(57)【要約】【課題】  複数のＣＰＵを搭載したプリンタ装置において、入力データ形式によるデータ処理負担の違いに対応し、処理の効率化を図る。【解決手段】  複数のＣＰＵを搭載するＰＤＬデータおよびラスタデータの双方を処理可能なプリンタ装置において、求められる処理能力に応じて使用するＣＰＵや周波数を切り替える制御を行う。【選択図】  図６
2007108861.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置から入力される画像情報を記録媒体上に出力するプリンタ装置において、
前記画像情報の入力形式を判定するデータ形式判定手段と、
前記画像情報に基づいて印刷用の画像形成データを生成するために用いられる複数の制御用プロセッサと、
前記制御用プロセッサの動作クロック信号の周波数を変更するための周波数変更手段と、
前記データ形式判定手段の判定結果に基づいて前記周波数変更手段の制御を行う制御手段とを備えたことを特徴とするプリンタ装置。
【請求項２】
前記画像情報の入力形式とは、ページ記述言語で記述されるか、あるいはラスタ形式のデータであるかのいずれかであることを特徴とする、請求項１に記載のプリンタ装置。
【請求項３】
前記データ形式判定手段の判定によって、入力される画像情報がページ記述言語で記述されたものであると判定された場合に、前記複数の制御用プロセッサの内、少なくとも一つの制御用プロセッサに対して供給される動作クロック信号の周波数を変更する制御を実行することを特徴とした、請求項１ないし２に記載のプリンタ装置。
【請求項４】
前記周波数変更手段は、少なくとも前記複数の制御用プロセッサの一つから制御可能であることを特徴とする、請求項１ないし３に記載のプリンタ装置。
【請求項５】
前記複数の制御用プロセッサの内、少なくとも一つを前記ページ記述言語で記述された画像情報の処理専用に割り当てることを特徴とする、請求項１ないし４に記載のプリンタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデータ処理回路を有するプリンタ装置に関わるもので、特に入力された画像情報に応じて効率的に電力を制御することが可能なプリンタ装置に関する。
【背景技術】
【０００２】
通常、プリンタ装置はパーソナルコンピュータ等のホスト機器から印刷用のデータを受信し、受信したデータをプリンタエンジン（記録媒体に対して物理的に画像形成を行う機構）で印刷可能な構成のデータ形式に変換するための処理を行い、変換後のデータをプリンタエンジンへ送出することによって印刷を実行している。
【０００３】
これらのプリンタ装置には、ホスト機器側で描画されたラスタイメージを受信して印刷を実行する形式のものと、ページ記述言語（以下ＰＤＬ）と呼ばれる印刷言語で記述された印刷データを受信し、これをプリンタ側で解釈、および描画して印刷を実行するもの、あるいはこれら双方のデータを印刷可能なものが存在する。
【０００４】
一般的に、ＰＤＬによって記述された印刷データを印刷可能なプリンタ装置は、ＰＤＬデータの解釈と、解釈されたＰＤＬデータに基づいた描画処理を実行することによってプリンタ内でラスタデータを生成するという処理を行うため、プリンタ側に高いデータ処理能力が要求されることが多い。加えて近年は、より高い印刷解像度と印刷速度が要求される傾向にある。以上のような要因から、プリンタ内部の回路は非常に高速で動作することが求められ、それに伴って消費される電力も非常に大きなものになりつつある。しかし一方では、環境問題を背景とした省電力への要求も年々高まってきており、装置が消費する消費電力を削減することが求められている。
【０００５】
上記のような、処理の高速化と省電力化という対立する要求を満たすために、印刷内容に応じてＣＰＵの負荷を適正に調整することにより省電力化したプリンタシステムとして、ページあるいはバンド単位で印刷時間を記録し、実際に記録された印刷時間とプリンタエンジンの速度との比較を行い、比較結果に応じてＣＰＵの動作周波数を切り替える方法が提案されている（例えば特許文献１参照）。
【０００６】
また一方で、プリンタに対する性能向上要求を満たすために複数のＣＰＵを搭載し、これら複数のＣＰＵによって処理を分担させる方法が提案されている（例えば特許文献２参照）。
【特許文献１】特開２００３−０９４７７３号公報
【特許文献２】特開平１１−２４９８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＰＤＬによって記述された印刷データを処理するためには、プリンタ側に高いデータ処理能力が必要とされるため、プリンタ側に複数のＣＰＵを持たせて特定のＣＰＵにＰＤＬ処理を分担させ、それ以外のＣＰＵには他の処理を割り当てる、という構成をとる場合がある。一方でラスタイメージを受信して印刷を行うプリンタでは、ＰＤＬデータを処理する場合ほどのデータ処理能力は要求されない場合が多い。しかしながら上述した従来技術に示すような構成では、こうした入力データによって異なるデータ処理能力の違いに対する対応と消費電力の削減という要求を、必ずしも満たしきれない場合があった。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、請求項１に記載のプリンタ装置は、ホスト装置から入力される画像情報を記録媒体上に出力するプリンタ装置であって、前記画像情報の入力形式を判定するデータ形式判定手段と、
前記画像情報に基づいて印刷用の画像形成データを生成するために用いられる複数の制御用プロセッサと、
前記制御用プロセッサの動作クロック信号の周波数を変更するための周波数変更手段と、
前記データ形式判定手段の判定結果に基づいて前記周波数変更手段の制御を行う制御手段とを備えたことを特徴とする。
【０００９】
前記課題を解決するため、請求項２に記載のプリンタ装置は、前記画像情報の入力形式が、ページ記述言語で記述されるか、あるいはラスタ形式のデータであるかのいずれかであることを特徴とする。
【００１０】
前記課題を解決するため、請求項３に記載のプリンタ装置は、前記データ形式判定手段の判定によって、入力される画像情報がページ記述言語で記述されたものであると判定された場合に、前記複数の制御用プロセッサの内、少なくとも一つの制御用プロセッサに対して供給される動作クロック信号の周波数を変更する制御を実行することを特徴とする。
【００１１】
前記課題を解決するため、請求項４に記載のプリンタ装置は、前記周波数変更手段が、少なくとも前記複数の制御用プロセッサの一つから制御可能であることを特徴とする。
【００１２】
前記課題を解決するため、請求項５に記載のプリンタ装置は、前記複数の制御用プロセッサの内、少なくとも一つを前記ページ記述言語で記述された画像情報の処理専用に割り当てることを特徴とする。
【発明の効果】
【００１３】
本発明は、以上で説明したような構成をとることにより、以下に示すような効果をもつ。
【００１４】
すなわち本発明によれば、複数のＣＰＵを搭載するＰＤＬデータおよびラスタデータの双方を処理可能なプリンタ装置において、求められる処理能力に応じて使用するＣＰＵや周波数を切り替える制御を行うことによって印刷処理を効率的に実行することが可能となり、それにより装置の低消費電力化を実現することが可能となる。
【発明を実施するための最良の形態】
【００１５】
（実施例１）
以下、本発明の実施例について、図面を参照しながら説明する。
【００１６】
ここでは本発明におけるプリンタ装置の一例として、多色のインク滴を用紙上に吐出することによって印刷を行うインクジェット記録方式を用いたプリンタを例に説明を行う。
【００１７】
図１は、本発明の実施形態におけるプリンタ装置（以下、プリンタ）の構成を示すブロック図である。
【００１８】
なお本実施例におけるプリンタは、ホストコンピュータから受信されるデータ形式として、ラスタデータおよびＰＤＬデータの双方に対応するものである。
【００１９】
図１においてプリンタ１００は、第１ＣＰＵ１０１、第２ＣＰＵ１０２の２つのＣＰＵを持つ。加えてＲＡＭ１０３、ＲＯＭ１０４、画像処理部１０５、操作部１０６、ＥＥＰＲＯＭ１０７、エンジンインターフェース１０８、プリントエンジン１０９、ホストインターフェース１１０、システムバスブリッジ１１１、周波数変更回路１１２、電源部１１３の各部によって構成され、周波数変更回路１１２および電源部１１３を除く各ブロックはシステムバスブリッジ１１１によって相互に接続されている。また、システムバスブリッジ１１１は、これら各ブロック間の接続を制御し、場合によっては必要となる調停制御を行う。
【００２０】
ここで、２つのＣＰＵの役割としては、第１ＣＰＵ１０１は主としてプリンタ１００全体の制御を司るものであり、後述のＲＯＭ１０４に格納されている動作制御プログラムを実行することにより、ホストコンピュータとの通信の制御、ホストコンピュータからの印刷データの受信処理、受信した印刷用データをプリンタエンジンで印刷可能な構成の出力データに変換するための画像処理部１０５の制御を行う。一方第２ＣＰＵ１０２は、ホストコンピュータから受信したデータがＰＤＬデータである場合に、受信したＰＤＬデータの解釈、および描画処理を行ってプリンタ内部でラスタデータを生成する処理を主として担当する。第１ＣＰＵ１０１と第２ＣＰＵ１０２間の通信は、システムバスブリッジ１１１上に存在する両ＣＰＵから書込み／読み出しが可能な相互通信用レジスタ（不図示）を介して実現される。第１ＣＰＵ１０１および第２ＣＰＵ１０２に関連する本発明に係わる処理内容に関しては、図を参照して後述する。
【００２１】
ＲＡＭ１０３は、第１ＣＰＵ１０１および第２ＣＰＵ１０２において実行される各種制御プログラムを実行する際のワークメモリ、ＰＤＬデータに基づく描画処理を行う際に生成される中間データの格納や印刷データのバッファメモリとしての機能、ホストコンピュータとの間で送受信される各種データ（印刷データや各種制御データ）を一時的に格納するためのバッファメモリとしての機能を持つ。
【００２２】
ＲＯＭ１０４は、第１ＣＰＵ１０１および第２ＣＰＵ１０２において実行される動作制御プログラムが格納される不揮発性のメモリであり、各ＣＰＵからの命令に従い、格納されている内容をシステムバスブリッジ１１１上へ出力する。また、ＰＤＬデータが文字データに関する描画コマンドを含む際に参照されるフォントデータ（文字のビットパターンもしくはアウトライン情報等）が格納される。
【００２３】
画像処理部１０５は、画像データに対する色空間処理や、ガンマ補正処理、誤差拡散法による量子化処理等を行い、プリンタエンジンが印刷可能な二値化データの生成を行う。ホストコンピュータから受信したラスタデータ、あるいはＰＤＬデータの解釈および描画処理によってプリンタ内部で生成されるラスタデータは、インク色毎のドットデータへと変換される。
【００２４】
操作部１０６は、電源のＯＮ／ＯＦＦを行うための電源ボタン、プリンタ１００とホストとの間の通信状態を切り替えるオンラインボタン、印刷を途中でキャンセルするためのキャンセルボタンや、各種設定メニューを呼び出すためのメニューボタン、メニュー選択のための十字カーソルボタン等のボタンと、メニュー表示のための液晶表示装置、状態表示のためのＬＥＤ等から構成される。
【００２５】
ＥＥＰＲＯＭ１０７は、プリンタ１００の動作状態や、各種の設定データを保持するために設けられている電気的に書き換え可能な不揮発性のメモリである。
エンジンインターフェース１０８は、プリントエンジン１０９とシステムバスブリッジ１１１とを接続し、両者間における各種コマンド、ステータス情報の送受信や、画像処理部１０５が生成するインク色毎のドットデータをプリントエンジン１０９に送信するために用いられる。
【００２６】
ホストインターフェース１１０は、プリンタ１００とホスト機器とを接続し、両者間の通信を実現する。すなわち、ホストインターフェース１１０は、ホストからの印刷データを第１ＣＰＵ１０１に対して渡したり、プリンタ１００のステータス情報をホスト装置へと送信したりするために用いられるもので、具体的には、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＩＥＥＥ１２８４、ＩＥＥＥ１３９４、ＩｒＤＡ等の各種インターフェース規格に則って構成される。
【００２７】
プリントエンジン１０９は、紙面に対して実際の印刷動作を行う記録ヘッド、およびインクタンク等のインク供給機構を搭載するキャリッジとその駆動機構、用紙の供給、搬送等を実現するための機構と、これらを制御する制御回路や各種センサ等によって構成される。
【００２８】
周波数変更回路１１２は、第１ＣＰＵ１０１、第２ＣＰＵ１０２のそれぞれに対して周波数可変のＣＰＵクロックを供給可能となっている。具体的には、入力される基準クロックから複数の異なる周波数のクロック信号を生成するＰＬＬ回路と、生成された複数のクロック信号の中から所望の周波数の信号を選択するセレクタ回路などから構成されるものである。このような構成を用いて各ＣＰＵへ供給するクロック周波数を状況に応じて切り替えることにより、装置の消費電力および処理を最適に制御することが可能となっている。周波数変更回路が出力するクロック信号の周波数は、例えば第１ＣＰＵ１０１に対しては３００ＭＨｚ、１００ＭＨｚ、第２ＣＰＵ１０２に対しては６００ＭＨｚ、２００ＭＨｚの各２段階で切り替えられるようになっており、少なくとも第２ＣＰＵ１０２に供給するクロック信号は停止可能に構成されている。また、周波数変更回路１１２は第１ＣＰＵ１０１からの命令によって出力する周波数を変更するように構成されている。
【００２９】
なお、上述の各ブロックはそれぞれ個別のＬＳＩ等によって構成しても、あるいは一部または全部のブロックをまとめて１個のＬＳＩとして実現してもよい。
【００３０】
電源部１１３は、交流電源から供給される電流を直流に変換する回路やバッテリ、ＤＣ／ＤＣコンバータ等の回路で概略構成され、上述の各ブロックが動作するのに必要となる電力を供給する。
【００３１】
図２は、本発明の実施形態におけるプリントエンジン１０９の概略構成を示すブロック図である。
【００３２】
図２において、プリントエンジン１０９はエンジン制御部２０１、ＲＡＭ２０２、ＲＯＭ２０３、紙搬送モータ制御回路２０４、紙搬送モータ２０５、紙搬送機構２０６、キャリッジモータ制御回路２０７、キャリッジモータ２０８、記録ヘッド制御回路２０９、記録ヘッド２１０の各部によって構成され、エンジンインターフェース１０８を介してシステムバスブリッジ１１１に対して接続されている。
【００３３】
次にプリントエンジン１０９の機能および動作概要について説明する。
【００３４】
エンジン制御部２０１は、プリントエンジン１０９全体の制御を行う部分であり、マイクロプロセッサやその他の周辺回路などから構成される。エンジン制御部２０１はＲＯＭ２０３に格納されている動作制御プログラムを実行することにより、システムバスブリッジ経由で受信した各種コマンド信号や画像情報の処理、図２で示す各ブロックに対するアクセス制御等を含めたプリントエンジン１０９全体の動作を制御する。またキャリッジモータ制御回路２０７を介してキャリッジモータ２０８を駆動し、キャリッジ２１１を移動させる。また、紙搬送モータ制御回路２０４を介して紙搬送モータ２０５を駆動し、搬送ローラ等の紙搬送機構２０６を動作させる。さらにエンジン制御部２０１は、ＲＯＭ２０３に格納されている各種情報に基づいて記録ヘッド制御回路２０９を制御して記録ヘッド２１０を駆動し、記録媒体上に画像の記録を行うように構成されている。
【００３５】
ＲＡＭ２０２は、エンジン制御部２０１において実行される制御プログラムを実行する際のワークメモリや、図１に示したシステム制御部１０１から受信した制御信号を格納、あるいはデータのバッファメモリとしての機能を持つ。
【００３６】
ＲＯＭ２０３は、エンジン制御部２０１において実行される動作制御プログラムが格納される不揮発性のメモリであり、エンジン制御部２０１からの命令に従い、格納されている内容をエンジン制御部２０１に対して出力する。
【００３７】
次に、本実施形態におけるプリンタ１００のＰＤＬ処理に関し、図３を用いて説明する。
【００３８】
図３は、ホストコンピュータから受信したデータがＰＤＬデータである場合の基本的なデータ処理フローを示す図である。ホストコンピュータから受信したＰＤＬデータを解釈した結果生成される中間データを基にそれをラスタイメージへ変換し、さらにプリントエンジンにおける画像形成に適したドットデータへと変換するものである。ここでいうＰＤＬデータとは、描画内容が記述された画像データであり、文字を表すフォントデータ、幾何学的な線画を表すベクタデータ、各種ビットマップ画像データなどに区分される。
【００３９】
ホストコンピュータから通信インターフェース１１０を介してＰＤＬデータが受信され、それらのデータは受信処理（３０１）によって受信バッファへと転送される（３０２）。次に、ＣＰＵ（本実施例では、第２ＣＰＵ１０２）が受信バッファ内のデータを順次読み出してＰＤＬデータの解析を実行し（３０３）、その結果としての中間データを生成する（３０４）。生成された中間データは中間データ格納メモリに格納される（３０５）。中間データ格納メモリには、通常1ページ分の中間データが格納される。次に、描画処理（３０６）によって、中間データ格納メモリに格納された中間データが順次読み出され、ラスタデータの生成が行われる。描画結果としてのラスタデータはラスタデータ格納メモリに一時的に格納される（３０７）。ＰＤＬデータの解析（３０３）からラスタデータ格納メモリにデータを格納するまでが、第２ＣＰＵ１０２によって処理される部分である。ラスタデータ格納メモリに記憶されたラスタデータは、印刷データ生成処理（３０８）によって必要な画像処理（色変換処理やハーフトーン処理など）を施された上で、最終的にプリントエンジンが印刷可能な各色１ｂｉｔの印刷データ（ドットデータ）に展開され、印刷データ格納メモリに格納され（３０９）、最終的にプリントエンジンへと転送されて（３１０）画像形成が行われる。なお、上記受信バッファ、中間データ格納メモリ、ラスタデータ格納メモリ、および印刷データ格納メモリは全てＲＡＭ１０３上の所定の領域を用いて実現される。
【００４０】
次に、本実施形態におけるプリンタ１００の動作を、図面を参照しながら説明する。
【００４１】
本実施例におけるプリンタ１００において、第１ＣＰＵ１０１および第２ＣＰＵ１０２へ供給するクロック周波数を状況に応じて切り替えることが可能な構成となっているが、初めに周波数を切り替える際の処理内容について説明する。
【００４２】
図４は、本実施形態における周波数変更処理のフローチャートであって、第１ＣＰＵ１０１が周波数変更要求を出し、自らの動作周波数を変更する場合の例である。
【００４３】
まず周波数変更要求が出されると、ステップＳ４０１において第１ＣＰＵ１０１がＲＡＭ１０３に対してアクセス中でないかを確認する。ここで、アクセスが終了している場合（ステップＳ４０１のＮ）はステップＳ４０２へと進み、アクセスが終了していない場合（ステップＳ４０１のＹ）はアクセスが終了するのを待つ。
【００４４】
次にステップＳ４０２において、第１ＣＰＵ１０１は周波数変更回路１１２に対して周波数を変更するよう命令を送り、供給される周波数を変更させる処理を行い、ステップＳ４０３へと進む。
【００４５】
ステップＳ４０３では、供給される周波数が安定するのを待つため所定の時間（例えば１０ｍｓｅｃ）の間第１ＣＰＵ１０１はＮＯＰ（Ｎｏ ＯＰｅｒａｔｉｏｎ）命令を実行するようにプログラムの処理を移し、ステップＳ４０４へと進む。
【００４６】
ステップＳ４０４では、第１ＣＰＵ１０１で実行される処理を元のプログラムに戻し、処理を再開させる。
【００４７】
以上、第１ＣＰＵ１０１が自らの動作周波数を切り替える処理について説明したが、第２ＣＰＵ１０２の動作周波数を切り替える場合もほぼ同様にして実現できる。この場合の処理内容を図５を用いて説明する。すなわち図５のステップＳ５０１において、第１ＣＰＵ１０１は第２ＣＰＵ１０２がメモリアクセスの最中か否かを確認する。これは、先述した相互通信用レジスタに書き込まれた第２ＣＰＵ１０２のステイタス情報を読み出すことによって確認する。
【００４８】
第２ＣＰＵ１０２がＲＡＭ１０３へのアクセスを実行中でなければ、ステップＳ５０２で第１ＣＰＵ１０１は周波数変更回路１１２に対して周波数変更命令を出し、第２ＣＰＵ１０２へ供給するクロック信号の周波数を変更させる処理を行う。
【００４９】
ステップＳ５０３では、第２ＣＰＵ１０２が所定時間ＮＯＰ命令を実行し、ステップＳ５０４において周波数変更前の処理を再開する。
【００５０】
次に、本実施形態におけるプリンタ１００がホストコンピュータから印刷データを受信した際に実行される処理内容に関して説明する。
図６は、本実施形態におけるプリンタ１００が、印刷データを受信した際に第１ＣＰＵ１０１および第２ＣＰＵ１０２に関して行う制御の内容を示すフローチャートである。
【００５１】
ここでは、プリンタ１００がスタンバイ状態にある場合を例に用いて説明する。プリンタ１００がスタンバイ状態にある場合、第１ＣＰＵ１０１は設定可能な最低周波数である１００ＭＨｚで動作しており、ホストコンピュータからの印刷要求を待ち受ける状態にある。なお第２ＣＰＵ１０２に関してはクロック信号の供給を停止している状態であるとする。
【００５２】
ここで、ステップＳ６０１においてホストコンピュータからの印刷要求が発生したか否かを判別し、ホストコンピュータから印刷要求があったと判定された場合（ステップＳ６０１のＹ）、ステップＳ６０２へと進む。印刷要求が無ければ（ステップＳ６０１のＮ）、印刷要求が発生するまでステップＳ６０１を繰り返す。
【００５３】
ステップＳ６０２では、ホストコンピュータから印刷データを受信し、受信データをＲＡＭ１０３上の受信バッファに格納する処理を行う。
【００５４】
次にステップＳ６０３において、第１ＣＰＵ１０１の動作周波数を上げる処理を実行する。第１ＣＰＵ１０１は、周波数変更回路１１２に対して周波数を変更するための命令を送り、供給されるクロック信号の周波数を上げる（ここでは３００ＭＨｚに変更する）よう要求する。
【００５５】
ステップＳ６０４では、第１ＣＰＵ１０１は受信データを解析することにより、ＰＤＬデータであるか、ラスタデータであるかを判断する処理を行う。受信データがいずれの形式のデータであるかは、例えば受信データのヘッダ情報としてホストコンピュータ側のプリンタドライバによって付加された情報にもとづいて判別を行う。ここで、受信したデータがＰＤＬデータである場合（ステップＳ６０４のＹ）は、ステップＳ６０５へ進み、ラスタデータである場合（ステップＳ６０４のＮ）は、第１ＣＰＵ１０１のみで印刷処理を実行し、ステップＳ６０８へと進む。
【００５６】
ステップＳ６０５では、第１ＣＰＵ１０１は第２ＣＰＵ１０２に対するクロック信号の供給を開始するよう、周波数変更回路１１２に対して命令を送り、第２ＣＰＵ１０２に対してクロック信号を供給させる。ここでは、６００ＭＨｚのクロックを供給させるものとする。クロック信号を供給された第２ＣＰＵ１０２は、受信したＰＤＬデータの解釈、および描画処理を行ってプリンタ内部でラスタデータを生成する処理の実行を開始する。
【００５７】
ステップＳ６０６では、ホストから受信したＰＤＬデータの描画処理が完了したか否かを判定する。描画処理が完了したと判定された場合（ステップＳ６０６のＹ）はステップＳ６０７へ進み、完了していないと判定された場合は処理が完了するまでステップＳ６０６を繰り返す。
【００５８】
ステップＳ６０７では、第２ＣＰＵ１０２の動作クロックを停止する処理を行う。ＰＤＬデータの処理には高いデータ処理能力が求められるが、ＰＤＬデータの描画処理が完了した時点でクロック信号の供給を停止することにより、無駄に電力が消費されることを防ぐことが出来る。なお、ここでクロック信号の供給を止めずに周波数を下げ（ここでは２００ＭＨｚが設定可能である）、残りの印刷処理を第１ＣＰＵ１０１と分担させるようにしてもよい。
【００５９】
ステップＳ６０８では、印刷処理が終了したか否かを判定する。ホストコンピュータから受信したデータの印刷が全て完了している場合（ステップＳ６０８のＹ）はステップＳ６０９へ進み、完了していなければステップＳ６０８を繰り返す。
【００６０】
ステップＳ６０９では、第１ＣＰＵ１０１の動作周波数を下げると共に第２ＣＰＵ１０２へのクロック信号の供給を停止し、スタンバイ状態へと移行して処理を終了する。
【００６１】
以上のように、本発明によれば、複数のＣＰＵを搭載するＰＤＬデータおよびラスタデータの双方を処理可能なプリンタ装置において、求められる処理能力に応じて使用するＣＰＵや周波数を切り替える制御を行うことにより、印刷処理を効率的に実行することが可能となり、それによって装置の低消費電力化を実現することが可能となる。
【００６２】
（実施例２）
以上の実施形態では、ＰＤＬデータの解釈、および描画処理を第２ＣＰＵ１０２が行う構成を用いて説明したが、これに関しては全てを第２ＣＰＵ１０２が行う必要は無く、これら処理フローの全部、もしくは一部（例えば描画処理の部分など）をいわゆるＡＳＩＣなど、専用のハードウェアとして用意された回路を用いて実行する構成であってもよい。同様に、ラスタデータに対して画像処理を行って各インク色のドットデータを生成する処理に関しても、例えば色変換処理やハーフトーン処理などの部分に関してはＡＳＩＣを用いて処理させるような構成であってもよい。また上記実施例では第１ＣＰＵ１０１と第２ＣＰＵ１０２という２つのＣＰＵが処理を分担する構成について説明したが、３つ以上のＣＰＵを持つシステムであってもよい。
【００６３】
また、上記の実施例では、２つのＣＰＵに供給可能なクロック信号の周波数は離散的な値をとるものとして説明したが、各ＣＰＵに対して供給するクロック信号の周波数は連続的な値をとりうるものとしてもよい。
【００６４】
また、上記実施例では、受信バッファ、中間データ格納メモリ、ラスタデータ格納メモリ、および印刷データ格納メモリは全てＲＡＭ１０３上の所定の領域を用いて実現されるものとして説明したが、本発明はこのようなメモリ構成に限定されるものではなく、例えばＰＤＬデータの処理（ＰＤＬデータの解釈および中間データの生成処理、描画処理）に関わるデータの格納用と、ＰＤＬデータの処理以外に関わるデータの格納用のメモリが独立した別メモリとなっているような構成でもよい。
【００６５】
また、上記の実施例ではＣＰＵ以外の各ブロックについての動作周波数に関しては特に言及していないが、ＣＰＵ以外の各ブロックに供給されるクロック信号についても変更可能な構成としておき、第１ＣＰＵ１０１もしくは第２ＣＰＵ１０２の周波数を変更する際に同時に周波数を変更するように構成してもよい。
【００６６】
なお、本発明は以上において説明した具体的な実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、様々に変更することが可能である。例えば上記実施例中では、ホストコンピュータから出力されるデータを記録するインクジェットプリンタを例に説明したが、本発明はこうした形態に限定されるものではなく、例えば電子写真方式のプリンタや、スキャナと一体に組み合わされた複写機、ファクシミリ等に対しても適用可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態における、プリンタ装置の構成を示すブロック図である。
【図２】本発明の実施形態における、プリントエンジン１０９の概略構成を示すブロック図である。
【図３】本発明の実施形態における、ホストコンピュータから受信したデータがＰＤＬデータである場合の基本的なデータ処理フローを示す図である。
【図４】本発明の実施形態における、第１ＣＰＵ１０１の動作周波数を切り替える場合の処理内容を示すフローチャートである。
【図５】本発明の実施形態における、第２ＣＰＵ１０２の動作周波数を切り替える場合の処理内容を示すフローチャートである。
【図６】本発明の実施形態における、プリンタ１００が印刷データを受信した際に実行される処理内容を示すフローチャートである。
【符号の説明】
【００６８】
１００  プリンタ
１０１  第１ＣＰＵ１０１
１０２  第２ＣＰＵ１０２
１０３  ＲＡＭ
１０４  ＲＯＭ
１０５  画像処理部
１０６  操作部
１０７  ＥＥＰＲＯＭ
１０８  エンジンインターフェース
１０９  プリントエンジン
１１０  ホストインターフェース
１１１  システムバスブリッジ
１１２  周波数変更回路
１１３  電源部
Ｓ４０１〜Ｓ４０４  処理ステップ
Ｓ５０１〜Ｓ５０４  処理ステップ
Ｓ６０１〜Ｓ６０９  処理ステップ
【図１】
2007108861.tif 000003
【図２】
2007108861.tif 000004
【図３】
2007108861.tif 000005
【図４】
2007108861.tif 000006
【図５】
2007108861.tif 000007
【図６】
2007108861.tif 000008