(57)【要約】【課題】      スイッチやフォトインタラプタを追加することのない回路構成によって、複数のインターロックスイッチの開閉状態を誤動作することなく検知すること。【解決手段】  画像形成装置は、第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、第２電源に電源を切り替えるための切替信号を生成する制御部と、制御部により生成された切替信号により第２電源から第２電源電圧を第２スイッチ側に供給させる電源切替回路と、第２電源より供給される第２電源電圧に基づき、第２スイッチの開閉状態を検知するための信号を出力する第２検知回路とを備えることを特徴とする。【選択図】  図１
2007155828.tif 000002
【特許請求の範囲】
【請求項１】
第１開閉機構の開閉に連動してＯＮ/ＯＦＦする第１スイッチと、第２開閉機構の開閉に連動してＯＮ/ＯＦＦし、当該第１スイッチと直列に接続する第２スイッチと、前記第１及び第２スイッチを介して画像形成手段を駆動させるための第１電源電圧を供給する第１電源と、前記第１スイッチの開閉状態を検知するための信号を出力する第１検知回路と、を有する画像形成装置であって、
前記第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、
前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２電源に電源を切り替えるための切替信号を生成する制御手段と、
前記制御手段により生成された切替信号により前記第２電源から前記第２電源電圧を前記第２スイッチ側に供給させる電源切替手段と、
前記第２電源より供給される前記第２電源電圧に基づき、前記第２スイッチの開閉状態を検知するための信号を出力する第２検知回路と、
を備えることを特徴とする画像形成装置。
【請求項２】
前記第２検知回路は、前記第２電源電圧に基づく電圧値をアナログ値からデジタル値に変換するアナログデジタル変換回路を含むことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記制御手段は、前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２スイッチの開閉状態を判定するための閾値を切り替えることを特徴とする請求項１または２に記載の画像形成装置。
【請求項４】
前記制御手段は、前記閾値と、前記第２検知回路から出力され、前記アナログデジタル変換回路によりデジタル値に変換された値との比較に基づいて、前記第２スイッチの開閉状態を判定することを特徴とする請求項１乃至３のいずれかに記載の画像形成装置。
【請求項５】
前記第１電源電圧の供給及び停止を制御するための第１電源制御素子を更に備え、
前記制御手段は、前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第１電源制御素子を制御して前記第１電源電圧の供給を停止させることを特徴とする請求項１に記載の画像形成装置。
【請求項６】
前記第２検知回路は、前記第２電源より供給される前記第２電源電圧を分圧するための抵抗値を制御するための切替素子を更に備え、
前記制御手段は、前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記切替素子の動作を制御することを特徴とする請求項１に記載の画像形成装置。
【請求項７】
第１開閉機構の開閉に連動してＯＮ/ＯＦＦする第１スイッチと、第２開閉機構の開閉に連動してＯＮ/ＯＦＦし、当該第１スイッチと直列に接続する第２スイッチと、前記第１及び第２スイッチを介して画像形成手段を駆動させるための第１電源電圧を供給する第１電源と、を有する画像形成装置であって、
前記第１スイッチ及び前記第２スイッチの開閉状態をそれぞれ検知するためのデジタル信号を出力する検知回路と、
前記第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、
前記検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２電源に電源を切り替えるための切替信号を生成する制御手段と、
前記制御手段により生成された切替信号により前記第２電源を制御して前記第２電源電圧を前記第２スイッチ側に供給させる電源切替手段と、を備え、
前記制御手段は、前記検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２スイッチの開閉状態を判定するための閾値を切り替え、
当該切り替えられた閾値と、前記検知回路からの出力信号との比較に基づいて、前記第２スイッチの開閉状態を判定することを特徴とする画像形成装置。
【請求項８】
前記第２電源は、前記第１電源電圧より低い電圧を供給するＦＥＴまたはレギュレータにより構成されることを特徴とする請求項１または７に記載の画像形成装置。
【請求項９】
第Ｎ開閉機構の開閉に連動してＯＮ/ＯＦＦし、第（Ｎ−１）スイッチと直列に接続する第Ｎスイッチ（Ｎは３以上の自然数）と、
前記第１電源電圧より低い第Ｎ電源電圧を供給することが可能な第Ｎ電源（Ｎは３以上の自然数）と、
前記制御手段により生成された切替信号により前記第Ｎ電源から前記第Ｎ電源電圧を前記第Ｎスイッチ側に供給させる第Ｎ電源切替手段（Ｎは３以上の自然数）と、
前記第Ｎ電源より供給される前記第Ｎ電源電圧に基づき、前記第Ｎスイッチの開閉状態を検知するための信号を出力する第Ｎ検知回路（Ｎは３以上の自然数）と、を更に備えることを特徴とする請求項１に記載の画像形成装置。
【請求項１０】
前記制御手段は、前記第１検知回路乃至第（Ｎ−１）検知回路（Ｎは３以上の自然数）のいずれかによる前記第１スイッチ乃至（Ｎ−１）スイッチ（Ｎは３以上の自然数）が開状態を示す検知結果に基づいて、前記第Ｎ電源に電源を切り替えるための切替信号を生成することを特徴とする請求項１または９に記載の画像形成装置。
【請求項１１】
第１開閉機構の開閉に連動してＯＮ/ＯＦＦする第１スイッチと、第２開閉機構の開閉に連動してＯＮ/ＯＦＦし、当該第１スイッチと直列に接続する第２スイッチと、前記第１及び第２スイッチを介して画像形成手段を駆動させるための第１電源電圧を供給する第１電源と、前記第１スイッチの開閉状態を検知するための信号を出力する第１検知回路と、前記第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、を有する画像形成装置の制御方法であって、
前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２電源に電源を切り替えるための切替信号を生成する制御工程と、
前記制御工程により生成された切替信号により前記第２電源から前記第２電源電圧を前記第２スイッチ側に供給させる電源切替工程と、
前記第２電源より供給される前記第２電源電圧に基づき、前記第２スイッチの開閉状態を検知するための信号を出力する第２検知工程と、
を備えることを特徴とする画像形成装置の制御方法。
【請求項１２】
第１開閉機構の開閉に連動してＯＮ/ＯＦＦする第１スイッチと、第２開閉機構の開閉に連動してＯＮ/ＯＦＦし、当該第１スイッチと直列に接続する第２スイッチと、前記第１及び第２スイッチを介して画像形成手段を駆動させるための第１電源電圧を供給する第１電源と、前記第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、を有する画像形成装置の制御方法であって、
前記第１スイッチ及び前記第２スイッチの開閉状態をそれぞれ検知するためのデジタル信号を出力する検知工程と、
前記検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２電源に電源を切り替えるための切替信号を生成する制御工程と、
前記制御工程により生成された切替信号により前記第２電源を制御して前記第２電源電圧を前記第２スイッチ側に供給させる電源切替工程と、を備え、
前記制御工程は、前記検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２スイッチの開閉状態を判定するための閾値を切り替え、
当該切り替えられた閾値と、前記検知回路からの出力信号との比較に基づいて、前記第２スイッチの開閉状態を判定することを特徴とする画像形成装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の開閉機構の開閉状態を誤動作することなく検知することが可能な画像形成装置及びその制御方法に関するものである。
【背景技術】
【０００２】
近年、複写機やプリンタで発生するジャム処理やカートリッジ交換等の保守作業の際に、ユーザは装置内部の給紙ローラなどの可動部や高圧電源装置などの高電圧部に直接手を触れてしまう恐れがある。そのため、保守作業中における画像形成装置への電力供給を強制的にオフにする対策が必要になってきている。
【０００３】
このような背景からユーザの安全性を確保するための安全装置を備えた画像形成装置が普及しつつある。筐体に設けられたドアカバーの開閉に連動して接点の開閉を行うことが可能なインターロックスイッチを用いて、ドアカバー開閉状態を検知して、装置内部の各部分への電力供給を制御する安全装置（インターロック回路）を備えたものが製品化されてきている。
【０００４】
例えば、特許文献１には、インターロックスイッチにドアカバーの開閉を検知する機能を持たせることにより、別途ドアカバー開閉を検知するスイッチやフォトインタラプタを使用しないドアカバー開閉検出装置が開示されている。
【０００５】
また、特許文献２には、複数のインターロックの状態変化をとらえることで、開閉状態を誤動作することなくドアカバーの開閉を検出する画像形成装置が開示されている。
【特許文献１】特許第３１７５４７１号公報
【特許文献２】特開２００３−３２０７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているスイッチやフォトインタラプタを使用しないカバー開閉検出装置では、１つのインターロックスイッチを複数の電源の遮断に用いており、回路を接続する束線が複雑になる問題があった。
【０００７】
また、特許文献２で開示されている画像形成装置では、電源オフ時にドアカバーが開かれていた場合に、次のドアカバー開閉動作が行なわれないと、ドアカバーの開閉状態を検出することができないという問題があった。
【０００８】
図１１に従来の画像形成装置におけるインターロック機構を制御するための回路構成の一例を示す。駆動系電源電圧に２４Ｖを用いており、その２４Ｖの出力電圧が、インターロックスイッチ１００、１０１を介して、高圧電源１０３、メインモータ１０４、定着モータ１０５、スキャナ１０６に供給されている。インターロックスイッチ１００及び１０１は、画像形成装置に設けられているドアカバーの開閉に連動するスイッチである。ここで、インターロックスイッチ１００は画像形成装置の前側に設けられているドアカバー（前ドアカバー）の開閉に連動して接点が開閉するスイッチとする。また、インターロックスイッチ１０１は画像形成装置の後側に設けられているドアカバー（後ドアカバー）の開閉に連動して接点が開閉するスイッチとする。前ドアカバーと後ドアカバーの何れかが開くことにより、高圧電源１０３、メインモータ１０４、定着モータ１０５、スキャナ１０６に電圧供給が遮断される構成になっている。そして、Ｖ１とＶ２の電圧を抵抗（２００、２０１、３００、３００１）で分圧した電圧値と、基準電圧をコンパレータ（３０６、３０７）により比較し、２つのインターロックスイッチ（１００、１０１）の開閉検知を行っている。
【０００９】
この回路において、インターロックスイッチ１００が閉じている場合、Ｖ１には２４Ｖが供給される。基準電圧より高い電圧がコンパレータ３０６に入力され、コンパレータ３０６はＨｉｇｈ信号（Ｈ）を出力する。一方、インターロックスイッチ１００が開いている場合は、Ｖ１には電圧は供給されず、コンパレータ３０６に入力される電圧は、基準電圧の方が高くなるため、コンパレータ３０６はＬｏｗ信号（Ｌ）を出力する。
【００１０】
同様に、インターロックスイッチ１０１が閉じている場合、Ｖ２には２４Ｖが供給される。基準電圧より高い電圧がコンパレータ３０７に入力され、コンパレータ３０７はＨｉｇｈ信号（Ｈ）を出力する。一方、インターロックスイッチ１０１が開いている場合、Ｖ２には電圧は供給されず、コンパレータ３０７に入力される電圧は、基準電圧の方が高くなるため、コンパレータ３０７はＬｏｗ信号（Ｌ）を出力する。
【００１１】
コンパレータ３０６、３０７の出力信号（信号１、信号２）はＣＰＵ１０２に入力される。ＣＰＵ１０２は、”Ｈ“レベルの信号が入力された場合、インターロックスイッチは閉状態、”Ｌ“レベルの信号が入力された場合、インターロックスイッチは開状態と判断する。図１２は、インターロックスイッチ１００、１０１の開閉状態と、コンパレータ３０６、３０７から出力される出力信号（１、２）の信号レベル（Ｈ、Ｌ）の組み合わせ（Ｎｏ.１〜４）を示す図である。
【００１２】
しかし、図１１に示す回路構成によると、インターロックスイッチ１００が開状態の場合（図１２のＮｏ.３、４）に、インターロックスイッチ１０１の開閉状態によらず、コンパレータ３０７の出力信号２は常に“Ｌ”となる。このため、インターロックスイッチ１０１の開閉状態を正しく検出することができないという問題がある。
【００１３】
図１１に示すように、複数のインターロックを接続した従来の画像形成装置では、スイッチやフォトインタラプタを使用しないで、駆動手段や画像形成手段の保護機能と複数のドアカバーの開閉検知を常時行うことは困難である。そのため、別途ドア開閉のみを検知するためのスイッチやフォトインタラプタが必要であった。
【００１４】
上記の課題に鑑みて、本発明は、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉検知を誤動作することなく監視可能な画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するべく、本発明に係る画像形成装置は、第１開閉機構の開閉に連動してＯＮ/ＯＦＦする第１スイッチと、第２開閉機構の開閉に連動してＯＮ/ＯＦＦし、当該第１スイッチと直列に接続する第２スイッチと、前記第１及び第２スイッチを介して画像形成手段を駆動させるための第１電源電圧を供給する第１電源と、前記第１スイッチの開閉状態を検知するための信号を出力する第１検知回路と、を有する画像形成装置であって、
前記第１電源電圧より低い第２電源電圧を供給することが可能な第２電源と、
前記第１検知回路による前記第１スイッチが開状態を示す検知結果に基づいて、前記第２電源に電源を切り替えるための切替信号を生成する制御手段と、
前記制御手段により生成された切替信号により前記第２電源から前記第２電源電圧を前記第２スイッチ側に供給させる電源切替手段と、
前記第２電源より供給される前記第２電源電圧に基づき、前記第２スイッチの開閉状態を検知するための信号を出力する第２検知回路と、
を備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉状態を誤動作することなく検知することが可能になる。
【発明を実施するための最良の形態】
【００１７】
（第１実施形態）
図１は、第１実施形態に係る画像形成装置におけるインターロック回路の構成を示す図である。図１に示す回路構成において、駆動系電源電圧（第１電源電圧）には２４Ｖが用いられている。駆動系電源電圧２４Ｖは、ダイオード１１２とインターロックスイッチ１００、１０１を介して、搬送部１５０、高圧電源１０３、メインモータ１０４、定着モータ１０５、スキャナ１０６に供給される。
【００１８】
インターロックスイッチ１００及び１０１は、画像形成装置に設けられている第１開閉機構（前ドア）と第２開閉機構（後ドア）の開閉に連動して接点が開閉するスイッチである。前ドアカバー（以下、単に「前ドア」）、後ドアカバー（以下、単に「後ドア」ともいう）の何れかが開くことにより、高圧電源１０３、メインモータ１０４、定着部１０５及びスキャナ１０６への電力供給が遮断される構成になっている。
【００１９】
本実施形態では、画像形成装置の筐体に設けられている保守用の開閉機構として、前ドアと後ドアの開閉状態の検知を例として説明しているが、本発明の趣旨は、この例に限定されるものでないことは言うまでもない。例えば、保守作業状態にあることを検知する構成に対して、本発明を適用することは可能である。複数の機構（ユニット）に対する保守作業状態を検知するものであれば、前ドア及び後ドアの開閉状態の検出に限定されるものではない。
【００２０】
ここで、高圧電源１０３は、直流電源２４Ｖをコロナ放電させるための直流高電圧(数ｋＶ)へ変換する電源部である。メインモータ１０４は、シート状の記録媒体（用紙）の搬送やドラムを駆動する。定着モータ１０５は、用紙に転写された画像を定着させるための熱ローラを駆動する。スキャナ１０６は、レーザ光を照射して静電潜像を形成するためのスキャナユニットである。サーミスタ１０７は、定着器に取り付けられており、その抵抗値をＣＰＵ１０２によって監視することで、ヒータの温度を検出している。
【００２１】
高圧電源１０３、メインモータ１０４、定着モータ１０５、スキャナ１０６及びサーミスタ１０７は、用紙上に画像を形成するための画像形成手段を構成し、電源電圧２４Ｖの供給により各部（１０３〜１０７）が駆動する。
【００２２】
ダイオード１１２は、２４Ｖの電圧供給が停止し、３.３Ｖが供給された場合に、逆流を防ぐためのものである。尚、３.３Ｖが供給される際に、２４Ｖ電源が常時供給されている構成であれば、ダイオード１１２はなくても構わない。
【００２３】
次に、インターロック回路の特徴を説明する。インターロックスイッチ１００が開閉される際に、接点Ｖ１に低電圧（図１では、例として、３．３Ｖを示す）の電源を供給することを特徴している。本実施形態におけるインターロック回路の構成では、インターロックスイッチ１００の開閉状態を表す信号１と、ＣＰＵ１０２から出力される切替信号とが電源切替部１０９に入力される。電源切替部１０９は信号１及び切替信号に基づいてＦＥＴ１１３のベース電圧を制御して、ＦＥＴ１１３のＯＮ/ＯＦＦを制御する。ＦＥＴ１１３がＯＮとなると、低電圧（３．３Ｖ）が後段のインターロックスイッチ１０１に供給される。
【００２４】
インターロックスイッチ１００が閉じている際には、駆動系電源電圧２４Ｖのほうが低電圧(３.３Ｖ)より高いために、ＦＥＴ１１３のＯＮ/ＯＦＦに関わらずインターロックスイッチ１０１には２４Ｖが供給される。ダイオード１１１は逆流を防ぐためのものである。ここでは、低電圧として３.３Ｖを示したが、本発明の趣旨は３．３Ｖに限定されるものではなく、回路の誤動作や安全性の面からより低い電圧でもよい。
【００２５】
図２は、図１のインターロック回路において、電源切替部１０９の回路構成の例を示す図である。図２の回路構成では、インターロックスイッチ１００の開閉状態を表す信号１は、電源切替部１０９に直接入力されるのではなく、一旦、ＣＰＵ１０２を介してＮＯＴ回路１１６に入力される。図２の回路構成によると、ＣＰＵ１０２から送信される切替信号と、ＮＯＴ回路１１６の出力信号とがＯＲ回路１１５に入力され、論理演算の結果によりＦＥＴ１１３のＯＮ/ＯＦＦを制御することができる。尚、電源切替部１０９の構成は、図２の例に限定されるものではなく、信号１及び切替信号に基づいてベース電圧を制御するための出力が得られる論理回路により構成することも可能である。
【００２６】
次に、インターロックスイッチ１００に連動して動作する前ドアの開閉検知方法を説明する。接点Ｖ０の電圧を抵抗２００(４７ＫΩ)と抵抗２０１(６.８ＫΩ)とで３Ｖ程度（以下、「３Ｖ」と示す）に分圧する。この電圧値と、例えば、２Ｖを基準電圧（抵抗２０２と抵抗２０３により分圧された電圧）とした電圧値とをコンパレータ１１０で比較して、インターロックスイッチ１００の開閉検知を行う。コンパレータ１１０のプラス入力側にはダイオード２０５、出力側には抵抗２０４が接続している。
【００２７】
このインターロック回路では、インターロックスイッチ１００が閉じている場合、接点Ｖ０、Ｖ１には２４Ｖが供給される。２４Ｖは、抵抗２００(４７ＫΩ)と抵抗２０１(６.８ＫΩ)とで３Ｖに分圧され、コンパレータ１１０に入力される。コンパレータ１１０は分圧された入力電圧３Ｖと基準電圧２Ｖとを比較して、入力電圧のほうが基準電圧より高いと判定すると、インターロックスイッチ１００が閉じた状態にあることを示すＨｉｇｈ（Ｈ）信号を出力する。
【００２８】
一方、インターロックスイッチ１００が開いた状態にある場合、接点Ｖ０、Ｖ１に電圧は供給されず、コンパレータ１１０に入力される入力電圧も０になる。この場合、入力電圧より基準電圧２Ｖの方が高くなるため、コンパレータ１１０は、インターロックスイッチ１００が開いた状態にあることを示すＬｏｗ（Ｌ）信号を出力する。
【００２９】
この出力信号（信号１）はＣＰＵ１０２に入力され、ＣＰＵ１０２は、信号１がＨｉｇｈ（Ｈ）またはＬｏｗ（Ｌ）のレベルを示す信号であることに基づいて画像形成装置の前ドアの開閉状態を判定することができる。すなわち、ＣＰＵ１０２は、信号１が”Ｈ“レベルを示す信号の場合、インターロックスイッチ１００は閉状態にあると判定し、信号１が”L“レベルを示す信号の場合、インターロックスイッチ１００は開状態にあると判定する。
【００３０】
更に、画像形成装置の後ドアの開閉と連動するインターロックスイッチ１０１の開閉を検知する方法を説明する。この場合は、インターロックスイッチ１００の開閉状態によって判断基準が異なるので、以下、インターロックスイッチ１００の開閉状態に従って説明する。
【００３１】
（インターロックスイッチ１００が閉状態の場合）
インターロックスイッチ１００が閉状態の場合、後段の回路にも２４Ｖが供給される。従って、インターロックスイッチ１０１の開閉状態によって、接点Ｖ２に供給される電圧が決定される。
【００３２】
インターロックスイッチ１０１が開状態の場合は、０Ｖが接点Ｖ２に供給される。また、インターロックスイッチ１０１が閉状態の場合は、２４Ｖが接点Ｖ２に供給される。接点Ｖ２に供給される２４Ｖは抵抗２０６(４７ＫΩ)と抵抗２０７(６.８ＫΩ)によって３Ｖ程度（以下、「３Ｖ」と示す）に分圧された後、アナログデジタル(Ａ/Ｄ)コンバータ１０８に入力され、Ａ/Ｄ変換される。このＡ/Ｄ変換により、開状態の場合は“０”に変換され、閉状態の場合は、”０”より大きな値に変換される。例えば、Ａ/Ｄコンバータ１０８が８ビットの場合には、“２５５”に近い値に変換されることになる。Ａ/Ｄコンバータ１０８の出力は信号２としてＣＰＵ１０２に入力される。ＣＰＵ１０２は、例えば、閾値を１２８にして、Ａ/Ｄコンバータ１０８から出力される信号２に基づいてインターロックスイッチ１０１の開閉状態を検知することができる。ＣＰＵ１０２による閾値の設定は、抵抗値のバラツキなどを考慮し、８ビットのコンバータならば、１〜２５４の範囲で選択することが可能である。
【００３３】
（インターロックスイッチ１００が開状態の場合）
インターロックスイッチ１００が開状態の場合、後段の回路には２４Ｖが供給されない。この場合、インターロックスイッチ１００の開状態を表す信号１とＣＰＵ１０２から出力される切替信号とが電源切替部１０９に入力され、第２の電源電圧として機能するＦＥＴ１１３はＯＮに制御される。ＦＥＴ１１３がＯＮに制御されたことにより、（３．３Ｖ−ＶＦ１（ダイオード１１１の順方向立ち上がり電圧））Ｖがインターロックスイッチ１０１側の回路に供給される。
【００３４】
インターロックスイッチ１０１が閉状態の場合、接点Ｖ２の電圧は、（３．３―ＶＦ１）Ｖになる。また、インターロックスイッチ１０１が開状態の場合、接点Ｖ２の電圧は０になる。この際、高圧電源１０３、メインモータ１０４、定着モータ１０５、スキャナ１０６に、（３．３―ＶＦ１）Ｖが供給されても、駆動電圧に満たないために、各要素が誤動作することはなく、ユーザの安全を保証できる回路構成になっている。また、ドア開閉検知は数百ms毎に検知すれば良いので、ドアの開閉検知のタイミングにあわせて、ＣＰＵ１０２及び電源切替部１０９は、ＦＥＴ１１３の動作を制御することも可能である。
【００３５】
接点Ｖ２の電圧は抵抗２０６及び抵抗２０７とで分圧され、Ａ/Ｄコンパレータ１０８に入力され、変換されたデジタル値によって、ＣＰＵ１０２はインターロックスイッチの開閉状態の判断することが可能である。
【００３６】
インターロックスイッチ１０１が開状態の場合、ＣＰＵ１０２はＡ/Ｄコンバータ１０８の出力として”０“を読み取ることが可能である。
【００３７】
また、インターロックスイッチ１０１が閉状態の場合、(３.３-ＶＦ１)Ｖを分圧した電圧値がデジタル変換しているため、ＣＰＵ１０２は“０”よりやや大きい値をデジタル変換された電圧値として読み取ることが可能である。例えば、ＶＦ１を０.７Ｖとすると、（３．３−０．７）＝２．６Ｖが接点Ｖ２に供給される。
【００３８】
２．６Ｖを分圧することで、２.６×(抵抗２０７(６.８ＫΩ)/（抵抗２０６（４７ＫΩ）＋抵抗２０７(６.８ＫΩ)）＝０．３３ＶがＡ/Ｄ変換される。８ビットのＡ/Ｄコンバータの場合、２５５×(０．３３/３．３)≒２６に変換される。
【００３９】
但し、Ａ/Ｄコンバータ１０８に設定されている閾値の値が２４Ｖを分圧し、デジタル値に変換したときの閾値（例えば１２８）と同一の場合、ＦＥＴ１１３から供給される電圧に基づくインターロックスイッチ１０１の開閉状態を正確に判定できない。このため、ＣＰＵ１０２は信号１がＬレベルの場合、Ａ/Ｄコンバータ１０８の閾値の切替、設定を行う。例えば、ＣＰＵ１０２は、インターロックスイッチの開閉を判定するための閾値を、閉状態のＡ／Ｄ変換値「２６」より低く設定することで、インターロック１０１の開閉状態を検知することが可能になる。
【００４０】
ここでは、Ａ/ＤコンバータのＭＡＸ値が３.３Ｖになるように設定したが、３.３Ｖに限るものではなく、ＣＰＵ１０２が５Ｖに駆動するのであれば、ＭＡＸ値を５Ｖに設定してもよい。
【００４１】
図３は、第1実施形態に係るインターロック回路における開閉検知動作の処理の流れを説明するフローチャートである。
【００４２】
ステップＳ１００において、ＣＰＵ１０２がドア開閉検知を開始する。
【００４３】
ステップＳ１０１において、まず前ドアの開閉検知を行うため、信号1がＨレベルかＬレベルかを検知する。コンパレータ１１０から出力される信号１Ｈレベルの場合（Ｓ１０１−ＹＥＳ）、処理をＳ１０２に進め、Ｌレベルの場合（Ｓ１０１−ＮＯ）、処理をステップＳ１０３に進める。
【００４４】
ステップＳ１０２において、ＣＰＵ１０２はＡ/Ｄコンバータ１０８から出力される信号２がＨレベルかＬレベルかを検知する。Ｈレベルの場合（Ｓ１０２−ＹＥＳ）、処理をステップＳ１０５に進め、ＣＰＵ１０２は前ドアが閉状態、後ドアも閉状態と検出する。
【００４５】
一方、ステップＳ１０２の判定で、信号２がＬレベルの場合（Ｓ１０２−ＮＯ）、処理をステップＳ１０６に進め、ＣＰＵ１０２は前ドアが閉状態、後ドアが開状態と検出する。
【００４６】
また、ステップＳ１０１の判定で、信号１がＬレベルの場合（Ｓ１０１−ＮＯ）、ステップＳ１０３に処理を進め、第２の電源電圧供給手段として機能するＦＥＴ１１３をＯＮに制御して、第２の電源電圧の供給（図１の場合、（３．３―ＶＦ１）Ｖ）を行う。
【００４７】
次に、ステップＳ１０４において、ＣＰＵ１０２がインターロックスイッチ１０１の開閉を判定するための閾値の切替、設定を行う。
【００４８】
ステップＳ１０７において、デジタル変換された値（信号２）と、設定した閾値と比較をする。デジタル変換された値が閾値より大きい場合（Ｓ１０７−ＹＥＳ）、処理をステップＳ１０８に進める。
【００４９】
ステップＳ１０８において、ＣＰＵ１０２は前ドアが開状態、後ドアが閉状態と検知する。一方、デジタル変換された値が閾値より小さい場合（Ｓ１０７−ＮＯ）、処理をステップＳ１０９に進め、ＣＰＵ１０２は、前ドアが開状態、後ドアも開状態と検知する。
【００５０】
その後、処理をステップＳ１１０に進め、ＣＰＵ１０２は切り替えられた閾値を元に戻し、ステップＳ１１１において、第２の電源電圧供給手段として機能するＦＥＴ１１３からの電圧供給を停止するように電源切替部１０９を制御する。
【００５１】
以上のように開閉検知ができた場合、ステップＳ１１２に進み処理を終了する。
【００５２】
以上説明したように、本実施形態によれば、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉状態を誤動作することなく検知することが可能になる。
【００５３】
また、ドアカバー開閉のみを検出するフォトインタラプタやスイッチなどを別途設けるスペースの確保が不要となり、画像形成装置の小型化、低コスト化が可能になる。
【００５４】
（第２実施形態）
次に、本発明の第２実施形態を説明する。図４は、第２実施形態に係るインターロック回路の構成を示す図であり、第１実施形態の構成（図１）と同一の構成要素には、同一の参照番号を付している。
【００５５】
第２実施形態では、ＣＰＵ１０２が出力するＯＮ/ＯＦＦ信号により、ＦＥＴ１１４を制御して２４Ｖ出力を供給したり、停止させることが可能になっている。尚、図４では、ＦＥＴ１１４と、電源切替部１０９への切替信号を別々の出力信号を使用しているが、共通の信号を使っても構わない。この構成により、２４Ｖ電源ラインと、３.３Ｖラインとを分離することが可能になる。
【００５６】
図５は、第２実施形態の係るインターロック回路における開閉検知動作の処理の流れを説明するフローチャートである。
【００５７】
ステップＳ２００において、ＣＰＵ１０２がドア開閉検知を開始する。
【００５８】
ステップＳ２０１において、まず前ドアの開閉検知を行うため、信号1がＨレベルかＬレベルかを検知する。コンパレータ１１０から出力される信号１Ｈレベルの場合（Ｓ２０１−ＹＥＳ）、処理をＳ２０２に進め、Ｌレベルの場合（Ｓ２０１−ＮＯ）、処理をステップＳ２０３に進める。
【００５９】
ステップＳ２０２において、ＣＰＵ１０２はＡ/Ｄコンバータ１０８から出力される信号２がＨレベルかＬレベルかを検知する。Ｈレベルの場合（Ｓ２０２−ＹＥＳ）、処理をステップＳ２０６に進め、ＣＰＵ１０２は前ドアが閉状態、後ドアも閉状態と検出する。
【００６０】
一方、ステップＳ２０２の判定で、信号２がＬレベルの場合（Ｓ２０２−ＮＯ）、処理をステップＳ２０７に進め、ＣＰＵ１０２は前ドアが閉状態、後ドアが開状態と検出する。
【００６１】
また、ステップＳ２０１の判定で、信号１がＬレベルの場合（Ｓ２０１−ＮＯ）、ステップＳ２０３に処理を進め、ＣＰＵ１０２は、第１の電源電圧供給手段として機能するＦＥＴ１１４をＯＦＦに制御する。
【００６２】
そして、ステップＳ２０４において、ＣＰＵ１０２は、第２の電源電圧供給手段として機能するＦＥＴ１１３をＯＮに制御する。ＦＥＴ１１３がＯＮに制御されることにより、第２の電源電圧として（３．３―ＶＦ１）Ｖをインターロックスイッチ１０１側に供給することが可能になる。
【００６３】
次にステップＳ２０５において、ＣＰＵ１０２がインターロックスイッチ１０１の開閉を判定するための閾値の切替、設定を行う。
【００６４】
ステップＳ２０８において、分圧された電圧値をデジタル変換した値（信号２）と、設定した閾値と比較をする。デジタル変換された値が閾値より大きい場合（Ｓ２０８−ＹＥＳ）、処理をステップＳ２０９に進める。
【００６５】
ステップＳ２０９において、ＣＰＵ１０２は前ドアが開状態、後ドアが閉状態と検知する。一方、デジタル変換された値が閾値より小さい場合（Ｓ２０８−ＮＯ）、処理をステップＳ２１０に進め、ＣＰＵ１０２は、前ドアが開状態、後ドアも開状態と検知する。
【００６６】
その後、処理をステップＳ２１１に進め、ＣＰＵ１０２は切り替えられた閾値を元に戻す。
【００６７】
ステップＳ２１２において、ＣＰＵ１０２は、第２の電源電圧供給手段として機能するＦＥＴ１１３からの電圧供給を停止（ＯＦＦ）するように電源切替部１０９を制御する。
【００６８】
そして、ステップＳ２１３において、ＣＰＵ１０２は、第１の電源電圧供給手段として機能するＦＥＴ１１４からの電圧供給を開始するようにＦＥＴ１１４をＯＮに制御する。  
その後、Ｓ２１１に進み、閾値を元に戻し、第２電源の供給の停止し(Ｓ２１２)、２４Ｖ電源の供給を開始する(Ｓ２１３)。
【００６９】
以上のように開閉検知ができた場合、ステップＳ２１４に進み処理を終了する。
【００７０】
（第２実施形態の変形例）
図８Ａは、図４に示すインターロック回路の変形例を示す図である。また、図８Ｂは、図８Ａの回路構成に基づいて、インターロックスイッチ１００、１０１の開閉状態を検知するための処理の流れを説明するフローチャートである。以下、両図を参照しつつ本例を説明する。図８Ａに示す回路構成では、インターロックスイッチ１０１側の回路構成は図４と共通であるが、インターロックスイッチ１００側の回路構成で、コンパレータ１１０を用いない点で図４と相違している。接点Ｖ０の電圧は抵抗２００と抵抗２０１により分圧され、その分圧された電圧がＡ/Ｄコンバータ１０８に入力される。分圧された電圧はデジタル値に変換され、ＣＰＵ１０２に入力される（信号１）。
【００７１】
ここで、ＣＰＵ１０２には、デジタル値に変換された信号１に基づいてインターロックスイッチ１００の開閉状態を検知するための第１閾値が設定され、入力された信号１と第１閾値の大小関係に基づいて、インターロックスイッチ１００の開閉状態を検知する。
【００７２】
ステップＳ８００において、ＣＰＵ１０２の制御の下、ドアの開閉検知処理が開始する。ステップＳ８０１において、ＣＰＵ１０２は、第１閾値とデジタル値に変換された信号１とを比較して、信号１が第１閾値より大きい場合は、インターロックスイッチ１００（前ドア）は閉状態にあると判定する（Ｓ８０２）。
【００７３】
接点Ｖ２の電圧は抵抗２０６と抵抗２０７により分圧され、その分圧された電圧がＡ/Ｄコンバータ１０８に入力される。分圧された電圧はデジタル値に変換され、ＣＰＵ１０２に入力される（信号２）。ＣＰＵ１０２には、デジタル値に変換された信号２に基づいてインターロックスイッチ１０１の開閉状態を検知するための第２閾値が設定されており、入力された信号２と第２閾値の大小関係に基づいて、インターロックスイッチ１００の開閉状態を検知する。
【００７４】
ステップＳ８０３において、ＣＰＵ１０２は、第２閾値とデジタル値に変換された信号２とを比較して、信号２が第２閾値より大きい場合は、インターロックスイッチ１０１（後ドア）は閉状態にあると判定する（Ｓ８０４）。
【００７５】
ステップＳ８０３の判定で、ＣＰＵ１０２は、信号２が第２閾値より小さい場合は、インターロックスイッチ１０１（後ドア）は開状態にあると判定する（Ｓ８０５）。
【００７６】
ステップＳ８０７において、第２の電源電圧供給手段として機能するＦＥＴ１１３をＯＮに制御して、第２の電源電圧の供給（図１の場合、（３．３―ＶＦ１）Ｖ）を行う。
【００７７】
ステップＳ８０８において、ＣＰＵ１０２がインターロックスイッチ１０１の開閉を判定するために、閾値の切替、設定を行う。ここで、ＦＥＴ１１４から供給される２４Ｖに対応した第２閾値から、ＦＥＴ１１３から供給される（３．３―ＶＦ１）Ｖに対応した第３閾値に閾値が切替、設定される。
【００７８】
ステップＳ８０９において、デジタル変換された値（信号２）と、設定した第３閾値と比較をする。デジタル変換された値が第３閾値より大きい場合（Ｓ８１０−ＹＥＳ）、処理をステップＳ８１０に進める。
【００７９】
ステップＳ８１０において、ＣＰＵ１０２は後ドアが閉状態と検知する。一方、デジタル変換された値が第３閾値より小さい場合（Ｓ８０９−ＮＯ）、処理をステップＳ８１１に進め、ＣＰＵ１０２は後ドアが開状態と検知する。
【００８０】
その後、処理をステップＳ８１２に進め、ＣＰＵ１０２は切り替えられた第３閾値を第２閾値に戻し、ステップＳ８１３において、第２の電源電圧供給手段として機能するＦＥＴ１１３からの電圧供給を停止するように電源切替部１０９を制御する。
【００８１】
そして、ステップＳ８１４で処理を終了する。
【００８２】
以上説明したように、本実施形態によれば、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉状態を誤動作することなく検知することが可能になる。
【００８３】
また、ドアカバー開閉のみを検出するフォトインタラプタやスイッチなどを別途設けるスペースの確保が不要となり、画像形成装置の小型化、低コスト化が可能になる。
【００８４】
（第３実施形態）
次に、本発明の第３実施形態を説明する。図６は、第３実施形態に係るインターロック回路の構成を示す図であり、第１実施形態の構成（図１）と同一の構成要素には、同一の参照番号を付している。
【００８５】
第３実施形態の回路構成では、図６に示すように、接点Ｖ２と接点Ｖ３の間に抵抗２０８とＦＥＴ２０９を並列に接続し、ＦＥＴ２０９のＯＮ/ＯＦＦを切り替えることにより、接点Ｖ３における電圧を切り替えることを特徴としている。
【００８６】
ＣＰＵ１０２は切替信号を出力し、この切替信号が電源切替部１０９及びＦＥＴ２０９のベースに入力される。ＦＥＴ２０９のベースに入力される切替信号に基づいて、ＣＰＵ１０２はＦＥＴ２０９のＯＮ、ＯＦＦを制御することができる。
【００８７】
ＦＥＴ２０９がＯＮの場合、抵抗２０６と抵抗２０７の比で接点Ｖ３の電圧が決定される。
【００８８】
つまり、接点Ｖ３の電圧＝接点Ｖ２の電圧×抵抗２０７の抵抗値/(抵抗２０６の抵抗値＋抵抗２０７の抵抗値)として求めることができる。
【００８９】
一方、ＦＥＴ２０９がＯＦＦの場合、接点Ｖ３の電圧は抵抗２０８、抵抗２０６と抵抗２０７との比の比で決定される。
【００９０】
この場合、接点Ｖ３の電圧＝接点Ｖ２の電圧×抵抗２０７の抵抗値/(抵抗２０８の抵抗値＋抵抗２０６の抵抗値＋抵抗２０７の抵抗値)として求めることができる。
【００９１】
第１、第２の実施形態では、第２の電源電圧として３.３Ｖを供給した場合、Ａ/Ｄコンバータ１０８に入力する電圧は０．３３Ｖ程度の低い電圧を示していた。一方、図６に示す構成を取ることによりＡ/Ｄコンバータ１０８に入力するＶ３における電圧を１Ｖ以上高くすることができるので、抵抗のばらつきや閾値の設定の影響を受けず、開閉検知を精度よく行うことが可能になる。
【００９２】
（第４実施形態）
図７は、本発明の第４実施形態に係るインターロック回路の構成を示す図であり、第２実施形態の構成（図４）と同一の構成要素には、同一の参照番号を付している。
【００９３】
第４実施形態の回路構成において電源切替部１０９は、回路構成としてコンパレータ１１７を備えている。図４の回路構成では、コンパレータ１１０から出力される信号１は、一旦、ＣＰＵ１０２に入力され、その入力信号に基づいてＣＰＵ１０２は切替信号を電源切替部１０９に対して出力する構成になっている。一方、図７の回路構成では、コンパレータ１１０から出力される信号１は、ＣＰＵ１０２に入力されると共にコンパレータ１１７にも入力される。コンパレータ１１７は、入力される信号１と、３．３Ｖを抵抗２１０及び抵抗２１１で分圧した基準電圧とを比較して、その比較に基づいてＦＥＴ１１３のＯＮ/ＯＦＦを制御する。
【００９４】
図７において、例えば、抵抗２１０と抵抗２１１をともに１ＫΩとし、コンパレータ１１７のマイナス側に１.５Ｖ（基準電圧）を入力する例を説明する。インターロックスイッチ１００が閉状態の場合、信号1はＨレベル(３.３Ｖ)になり、コンパレータ１１７は信号１が基準電圧より高いことを示すＨｉｇｈ（Ｈ）レベルの信号を出力する。この場合、ＦＥＴ１１３はＯＮしないため、ＦＥＴ１１３からの第２の電源電圧（３．３−ＶＦ１）Ｖは供給されない。一方、インターロックスイッチ１００が開状態の場合、信号１はＬｏｗ（Ｌ）レベルになり、コンパレータ１１７はＬレベルの信号を出力する。ＦＥＴ１１３はＬレベルの信号１に基づいて、ＯＮに制御されるので、インターロックスイッチ１０１側にＦＥＴ１１３から第２の電源電圧（３．３−ＶＦ１）Ｖが供給される。
【００９５】
この回路構成によれば、ＣＰＵ１０２を介さず（ＣＰＵ１０２の負荷を軽減しつつ）、インターロックスイッチ１００の開閉状態の検知と連動した第２の電源電圧供給手段の制御が可能になる。
【００９６】
（第５実施形態）
次に、本発明の第５実施形態を説明する。図９は、第５実施形態に係るインターロック回路の構成を示す図であり、第１実施形態の構成（図１）、第２実施形態の構成（図４）等と同一の構成要素には、同一の参照番号を付している。
【００９７】
第５実施形態は、第２の電源電圧供給手段として、電源ＩＣ１１８(レギュレータ)を利用したことを特徴とする。この回路構成をとることで、インターロックスイッチ１００が開状態のときのみ、電源ＩＣ１１８がＯＮされ、インターロックスイッチ１０１側の後段回路に電源を供給することが可能である。
【００９８】
また、図９の回路構成では、インターロックスイッチ１００の開閉状態を表す信号１をレギュレータ１１８のイネーブル信号として利用しているが、信号１を受信したＣＰＵ１０２がレギュレータ１１８に対してイネーブル信号を出力する構成でもよい。図９の回路構成により、上述の各実施形態と同様に、インターロックスイッチ１００、１０１の開閉検知が可能になる。
【００９９】
すなわち、本実施形態によれば、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉状態を誤動作することなく検知することが可能になる。
【０１００】
また、ドアカバー開閉のみを検出するフォトインタラプタやスイッチなどを別途設けるスペースの確保が不要となり、画像形成装置の小型化、低コスト化が可能になる。
【０１０１】
（第６実施形態）
次に、本発明の第６実施形態を説明する。図１０は、第６実施形態に係るインターロック回路の構成を示す図であり、第１実施形態の構成（図１）と同一の構成要素には、同一の参照番号を付している。この回路構成では、第２電源電圧供給手段として機能するＦＥＴ１１３の他に第３電圧供給手段として機能するＦＥＴ１２０が設けられている点で図１の回路構成と相違する。ここで、供給電圧の関係は２４＞Ｖａ≧Ｖｂ（Ｖ）である。
【０１０２】
更に、図１０の回路構成は第１実施形態における回路構成とは異なり、ドア開閉に連動して動作するスイッチが３つ設けられている。インターロックスイッチ１００とインターロックスイッチ１０１の開閉検知方法は、第１実施形態における処理の流れと同一なのでここでは説明を省略し、インターロックスイッチ１１９の開閉検知方法について、以下に説明する。
【０１０３】
（インターロックスイッチ１００、１０１が閉状態の場合）
インターロックスイッチ１００とインターロックスイッチ１０１がともに閉状態の場合、接点Ｖ２には電源電圧から供給される２４Ｖが供給される。インターロックスイッチ１１９の開閉状態によって、接点Ｖ３に供給される電圧が決定される。つまり、インターロックスイッチ１１９が開状態の場合、接点Ｖ３は０Ｖとなり、閉状態の場合、接点Ｖ３には２４Ｖが供給されることになる。接点Ｖ３における電圧が抵抗２１２及び抵抗２１３により分圧され、Ａ/Ｄコンバータ１１８によりアナログ値からデジタル値に変換される。Ａ/Ｄコンバータ１１８は、デジタル値に変換した値を信号３としてＣＰＵ１０２に出力する。ＣＰＵ１０２は、設定した閾値と、Ａ/Ｄコンバータ１１８から入力される信号３と、に基づいてインターロックスイッチ１１９の開閉状態を検知することができる。
【０１０４】
デジタル変換された値（信号３）が閾値より大きい場合、ＣＰＵ１０２はインターロックスイッチ１１９を閉状態と検知する。一方、デジタル変換された値（信号３）が閾値より小さい場合、ＣＰＵ１０２はインターロックスイッチ１１９を開状態と検知する。
【０１０５】
（インターロックスイッチ１００が開状態、１０１が閉状態の場合）
次に、インターロックスイッチ１００が開状態、インターロックスイッチ１０１が閉状態の場合について説明する。この場合は、第２の電源電圧供給手段として機能するＦＥＴ１１３から第２の電源電圧が供給される。これにより、接点Ｖ２の電圧は（Ｖａ―ＶＦ１（ダイオード１１１の立ち上がり電圧））Ｖとなる。また、インターロックスイッチ１１９の開閉状態によって、接点Ｖ３における電圧が決定される。インターロックスイッチ１１９が開状態の場合、接点Ｖ３の電圧は０Ｖとなり、閉状態の場合、接点Ｖ３における電圧は（Ｖａ―ＶＦ１）Ｖとなる。
【０１０６】
接点Ｖ３における電圧が抵抗２１２及び抵抗２１３により分圧され、Ａ/Ｄコンバータ１１８によりデジタル値に変換される。Ａ/Ｄコンバータ１１８は、デジタル値に変換した値を信号３としてＣＰＵ１０２に出力する。ＣＰＵ１０２は、インターロックスイッチ１００が開状態であることを示す信号１の入力に基づいて、Ａ/Ｄコンバータ１１８に対する閾値の切替、設定を行う。そして、ＣＰＵ１０２は、切替、設定した閾値と、Ａ/Ｄコンバータ１１８から入力される信号３と、に基づいてインターロックスイッチ１１９の開閉状態を検知する。
【０１０７】
デジタル変換された値（信号３）が切替設定された閾値より大きい場合、ＣＰＵ１０２はインターロックスイッチ１１９を閉状態と検知する。一方、デジタル変換された値（信号３）が切替設定された閾値より小さい場合、ＣＰＵ１０２はインターロックスイッチ１１９を開状態と検知する。
【０１０８】
開閉検知の後、ＣＰＵ１０２は、閾値の設定を切替前に戻し、ＦＥＴ１１３からの電圧供給を停止するように、電源切替部１０９を制御する。
【０１０９】
以上の処理は、図３のステップＳ１０４よりＳ１１１の処理に対応するものである。
【０１１０】
（インターロック１０１が開状態の場合）
次に、インターロックスイッチ１０１が開状態の場合について説明する。この場合、インターロックスイッチ１００の開閉状態にかかわらず、接点Ｖ３の電圧はＯＶとなる。すなわち、インターロックスイッチ１０１が開状態にある場合、接点Ｖ２における電圧は０Ｖとなり、Ａ/Ｄコンバータ１０８から出力される信号２は０となる。ＣＰＵ１０２に信号２として０が入力された場合、ＣＰＵ１０２は信号２が０であることに基づいてインターロックスイッチ１０１が開状態にあると判定し、ＦＥＴ１２０をＯＮ状態にするための切替信号を電源切替部１２２に出力する。
【０１１１】
切替信号に基づいてＦＥＴ１２０がＯＮ状態に制御されると、インターロックスイッチ１１９が閉状態で、接点Ｖ３の電圧は（Ｖｂ―ＶＦ２（ダイオード１２１の立ち上がり電圧））Ｖとなる。インターロックスイッチ１１９か開状態の場合、ＦＥＴ１２０がＯＮ状態であっても接点Ｖ３の電圧は０Ｖとなる。
【０１１２】
接点Ｖ３の電圧として０Ｖまたは（Ｖｂ−ＶＦ２）が、抵抗２１２及び抵抗２１３により分圧された、Ａ/Ｄコンバータ１１８に入力される。Ａ/Ｄコンバータ１１８の変換結果は信号３としてＣＰＵ１０２に入力される。
【０１１３】
ＣＰＵ１０２は、インターロックスイッチ１０１が開状態であることを示す信号２の入力に基づいて、Ａ/Ｄコンバータ１１８に対する閾値の切替、設定を行う。そして、ＣＰＵ１０２は、切替、設定した閾値と、Ａ/Ｄコンバータ１１８から入力される信号３と、に基づいてインターロックスイッチ１１９の開閉状態を検知する。
【０１１４】
デジタル変換された値（信号３）が切替設定された閾値より大きい場合、ＣＰＵ１０２はインターロックスイッチ１１９を閉状態と検知する。一方、デジタル変換された値（信号３）が切替設定された閾値より小さい場合、ＣＰＵ１０２はインターロックスイッチ１１９を開状態と検知する。
【０１１５】
開閉検知の後、ＣＰＵ１０２は、閾値の設定を切替前に戻し、ＦＥＴ１２０からの電圧供給を停止するように、電源切替部１２２を制御する。
【０１１６】
以上の処理は、図３のステップＳ１０４よりＳ１１１の処理に対応するものである。
【０１１７】
尚、本実施形態では３つのインターロックスイッチの開閉状態を検知する例を示したが、本発明の趣旨はこれに限定されるものではなく、Ｎ個（Ｎは３以上の自然数）のインターロックスイッチの開閉状態を検知することも可能である。
【０１１８】
この場合、画像形成装置は、図１の回路構成に対して、第Ｎ開閉機構の開閉に連動してＯＮ/ＯＦＦし、第（Ｎ−１）スイッチと直列に接続する第Ｎスイッチ（Ｎは３以上の自然数）を更に備える。また、画像形成装置は、第１電源電圧（２４Ｖ）より低い第Ｎ電源電圧を供給することが可能な第Ｎ電源を更に備える。ここで、供給電圧の関係は２４＞Ｖａ≧Ｖｂ・・・≧Ｖｎ−１≧Ｖｎ≧Ｖｎ＋１・・・（Ｖ）（ｎは３以上の自然数）である。
【０１１９】
また、画像形成装置は、制御部（ＣＰＵ１０２）により生成された切替信号により第Ｎ電源から第Ｎ電源電圧を第Ｎスイッチ側に供給させる電源切替部（Ｎは３以上の自然数）を更に備える。また、画像形成装置は、第Ｎ電源より供給される第Ｎ電源電圧に基づき、第Ｎスイッチの開閉状態を検知するための信号を出力する第Ｎ検知回路（Ｎは３以上の自然数）を更に備える。
【０１２０】
ここで、制御部（ＣＰＵ１０２）は、第１検知回路乃至第（Ｎ−１）検知回路のいずれかによる第１スイッチ乃至（Ｎ−１）スイッチが開状態を示す検知結果に基づいて、第Ｎ電源に電源を切り替えるための切替信号を生成する。
【０１２１】
以上説明したように、本実施形態によれば、スイッチやフォトインタラプタを追加することのない回路構成によって、複数の開閉機構の開閉状態を誤動作することなく検知することが可能になる。
【０１２２】
また、ドアカバー開閉のみを検出するフォトインタラプタやスイッチなどを別途設けるスペースの確保が不要となり、画像形成装置の小型化、低コスト化が可能になる。
【０１２３】
（他の実施形態）
なお、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給することによっても、達成されることは言うまでもない。また、システムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【０１２４】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１２５】
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。
【０１２６】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される。また、プログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態が実現される場合も含まれることは言うまでもない。
【図面の簡単な説明】
【０１２７】
【図１】第１実施形態に係る画像形成装置におけるインターロック回路の構成を示す図である。
【図２】図１のインターロック回路において、電源切替部の回路構成の例を示す図である。
【図３】第1実施形態に係るインターロック回路における開閉検知動作の処理の流れを説明するフローチャートである。
【図４】第２実施形態に係るインターロック回路の構成を示す図である。
【図５】第２実施形態の係るインターロック回路における開閉検知動作の処理の流れを説明するフローチャートである。
【図６】第３実施形態に係るインターロック回路の構成を示す図である。
【図７】第４実施形態に係るインターロック回路の構成を示す図である。
【図８Ａ】図４に示すインターロック回路の変形例を示す図である。
【図８Ｂ】図８Ａの回路構成に基づいて、インターロックスイッチの開閉状態を検知するための処理の流れを説明するフローチャートである。
【図９】第５実施形態に係るインターロック回路の構成を示す図である。
【図１０】第６実施形態に係るインターロック回路の構成を示す図である。
【図１１】従来の画像形成装置におけるインターロック機構を制御するための回路構成の一例を示す図である。
【図１２】従来の画像形性装置におけるインターロックスイッチの開閉状態と、コンパレータから出力される出力信号の組み合わせを示す図である。
【図１】
2007155828.tif 000003
【図２】
2007155828.tif 000004
【図３】
2007155828.tif 000005
【図４】
2007155828.tif 000006
【図５】
2007155828.tif 000007
【図６】
2007155828.tif 000008
【図７】
2007155828.tif 000009
【図８Ａ】
2007155828.tif 000010
【図８Ｂ】
2007155828.tif 000011
【図９】
2007155828.tif 000012
【図１０】
2007155828.tif 000013
【図１１】
2007155828.tif 000014
【図１２】
2007155828.tif 000015