(57)【要約】【課題】デジタイザを利用しないでパルスの立ち上がり時間の測定を行う。【解決手段】サンプリングヘッド１４により、高周波信号を等価サンプリングして低周波信号とし、第一コンパレータ１８Ｌは、低周波信号が第一閾値(VOL)を超えると第一信号を出力し、第二コンパレータ１８Ｈは、低周波信号が第二閾値(VOH)（第一閾値(VOL)よりも大きい）を超えると第二信号を出力する。EXORゲート２２は、第一信号および第二信号を入力とし、ANDゲート２６は、EXORゲート２２の出力とクロック信号との論理和を出力する。ANDゲート２６の出力をカウントすることにより、高周波信号の立ち上がり時間が測定できる。【選択図】図７
2007101293.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が第一閾値を超えると第一信号を出力する第一信号出力手段と、
入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する第二信号出力手段と、
前記第一信号が検出されてから、前記第二信号が検出されるまでの時間を測定する時間測定手段と、
を備えた信号測定装置。
【請求項２】
入力信号が第一閾値を超えると第一信号を出力する第一信号出力手段と、
入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する第二信号出力手段と、
前記第一信号が検出されている状態で前記第二信号が検出されなくなってから、前記第一信号が検出されなくなるまでの時間を測定する時間測定手段と、
を備えた信号測定装置。
【請求項３】
請求項１または２に記載の信号測定装置であって、
前記時間測定手段は、
前記第一信号および前記第二信号を入力とする排他的論理和(EXOR)ゲートと、
前記排他的論理和ゲートの出力およびクロック信号を入力とする論理和(AND)ゲートと、
前記論理和ゲートの出力を計数するカウンタと、
を有する信号測定装置。
【請求項４】
請求項３に記載の信号測定装置であって、
高周波信号を等価サンプリングして低周波信号を出力する等価サンプリング手段を備え、
前記低周波信号が前記入力信号であり、
前記等価サンプリングのサンプリングクロックが前記クロック信号である、
信号測定装置。
【請求項５】
請求項１または２に記載の信号測定装置であって、
前記第一信号および前記第二信号を受け、入力信号が正常に立ち上がりまたは立ち下りしたか否かを判定する判定手段を備えた信号測定装置。
【請求項６】
請求項５に記載の信号測定装置であって、
前記時間測定手段の測定結果を記録する記録手段を備え、
前記判定手段の判定結果に基づき、前記測定結果が記録される前記記録手段が決定される、
信号測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルスのTr/Tf（立ち上がり時間／立ち下がり時間）の測定に関する。
【背景技術】
【０００２】
従来より、高周波数のパルス信号をサンプリングヘッドにより低周波数のパルス信号に変換してから、デジタイザに取り込み、パルスを測定するテスタが知られている（例えば、特許文献１を参照）。
【０００３】
【特許文献１】特開２００２−１５６３８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このようなテスタを利用してパルスのTr/Tf（立ち上がり時間／立ち下がり時間）の測定を行おうとした場合、デジタイザ内のメモリに低周波数のパルス信号をデジタル化した信号を転送するためにかかる時間およびデジタル化した信号をCPUにより処理してTr/Tfを演算する時間が長くかかる。しかも、デジタイザは高価であり、またテスタ内にデジタイザを設置するための広いスペースが必要とされる。
【０００５】
このように、デジタイザを利用したパルスのTr/Tfの測定は時間、コストおよびスペースの点で問題がある。
【０００６】
そこで、本発明は、デジタイザを利用しないでパルスの立ち上がり時間Trまたはパルスの立ち下がり時間Tfの測定を行うことを課題とする。
【課題を解決するための手段】
【０００７】
本発明にかかる信号測定装置は、入力信号が第一閾値を超えると第一信号を出力する第一信号出力手段と、入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する第二信号出力手段と、前記第一信号が検出されてから、前記第二信号が検出されるまでの時間を測定する時間測定手段とを備えるように構成される。
【０００８】
上記のように構成された信号測定装置によれば、第一信号出力手段は、入力信号が第一閾値を超えると第一信号を出力する。第二信号出力手段は、入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する。時間測定手段は、前記第一信号が検出されてから、前記第二信号が検出されるまでの時間を測定する。
【０００９】
本発明にかかる信号測定装置は、入力信号が第一閾値を超えると第一信号を出力する第一信号出力手段と、入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する第二信号出力手段と、前記第一信号が検出されている状態で前記第二信号が検出されなくなってから、前記第一信号が検出されなくなるまでの時間を測定する時間測定手段とを備えるように構成される。
【００１０】
上記のように構成された信号測定装置によれば、第一信号出力手段は、入力信号が第一閾値を超えると第一信号を出力する。第二信号出力手段は、入力信号が前記第一閾値よりも大きい第二閾値を超えると第二信号を出力する。時間測定手段は、前記第一信号が検出されている状態で前記第二信号が検出されなくなってから、前記第一信号が検出されなくなるまでの時間を測定する。
【００１１】
また、本発明にかかる信号測定装置は、前記時間測定手段が、前記第一信号および前記第二信号を入力とする排他的論理和(EXOR)ゲートと、前記排他的論理和ゲートの出力およびクロック信号を入力とする論理和(AND)ゲートと、前記論理和ゲートの出力を計数するカウンタとを有するようにしてもよい。
【００１２】
また、本発明にかかる信号測定装置は、高周波信号を等価サンプリングして低周波信号を出力する等価サンプリング手段を備え、前記低周波信号が前記入力信号であり、前記等価サンプリングのサンプリングクロックが前記クロック信号であるようにしてもよい。
【００１３】
また、本発明にかかる信号測定装置は、前記第一信号および前記第二信号を受け、入力信号が正常に立ち上がりまたは立ち下りしたか否かを判定する判定手段を備えるようにしてもよい。
【００１４】
また、本発明にかかる信号測定装置は、前記時間測定手段の測定結果を記録する記録手段を備え、前記判定手段の判定結果に基づき、前記測定結果が記録される前記記録手段が決定されるようにしてもよい。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を参照しながら説明する。
【００１６】
図１は、本発明の実施形態にかかる信号測定装置１の構成を示す図である。信号測定装置１は、クロック信号源１０、パルサ１２、サンプリングヘッド（等価サンプリング手段）１４、オペアンプ１６、第一コンパレータ（第一信号出力手段）１８Ｌ、第二コンパレータ（第二信号出力手段）１８Ｈ、時間測定手段２０、ＣＰＵ（判定手段）３２、レジスタ（記録手段）３４を備える。信号測定装置１は、高周波信号（例えば、周期が100ns）を受け、Tr/Tf（立ち上がり時間／立ち下がり時間）の測定を行う。
【００１７】
クロック信号源１０は、クロック信号を出力する。クロック信号の周期は、高周波信号の周期よりもわずかに大きい。クロック信号の周期は、例えば、100.01 nsである。
【００１８】
パルサ１２は、クロック信号を受けて、パルス信号に変換して、サンプリングヘッド１４に与える。
【００１９】
サンプリングヘッド１４は、高周波信号を等価サンプリングして低周波信号を出力する。図２は、サンプリングヘッド１４の動作の説明図である。図２（ａ）は、高周波信号の波形を示す図である。高周波信号の周期は100nsであるものとする。図２（ｂ）は、パルサ１２の出力するパルス信号の波形を示す図である。図２（ｃ）に示すクロック信号（周期は100.01ns）と同期してパルス信号が出力されている。サンプリングヘッド１４は、パルス信号を受けた時点p,q,r,sで、高周波信号のレベルを測定して、図２（ｄ）に示すように出力する。ここで、等価サンプリングのサンプリングクロックがクロック信号（図２（ｃ）参照）であるといえる。また、図２（ｄ）に示すように、サンプリングヘッド１４の出力は、高周波信号よりも周波数が低い低周波信号であるといえる。
【００２０】
ここで、時点qにおける測定値は、時点p(t=0)から0.01ns(=100.01-100)経過した時点の信号のレベルであり、時点rにおける測定値は、時点p(t=0)から0.02ns経過した時点の信号のレベルであり、時点sにおける測定値は、時点p(t=0)から0.03ns経過した時点の信号のレベルであるといえる。このように、高周波信号の周期よりも長い周期のクロック信号に基づきサンプリングを行って、高周波信号のレベルを測定できる。これが等価サンプリングである。
【００２１】
オペアンプ１６は、サンプリングヘッド１４から低周波信号を正入力端子（＋）に受け、正入力端子（＋）に受けた信号の電圧から、負入力端子（−）に受けた信号の電圧を減じて増幅あるいは減衰して出力する。なお、出力は負入力端子（−）に接続されているので、オペアンプ１６はボルテージフォロワを構成し、低周波信号の電圧がオペアンプ１６以降に与えられることになる。
【００２２】
第一コンパレータ（第一信号出力手段）１８Ｌは、低周波信号をオペアンプ１６を介して受け、低周波信号（第一コンパレータ１８Ｌに入力される入力信号）の電圧が第一閾値（VOL）を超えると第一信号（Ａ）を出力する。第二コンパレータ（第二信号出力手段）１８Ｈは、低周波信号をオペアンプ１６を介して受け、低周波信号（第二コンパレータ１８Ｈに入力される入力信号）の電圧が第二閾値（VOH）を超えると第二信号（Ｂ）を出力する。なお、第二閾値（VOH）は、第一閾値（VOL）よりも大きい。
【００２３】
図３は、第一閾値および第二閾値の一例を説明するための図である。図３には高周波信号の波形が一周期分示してある。ここで、高周波信号の最低レベルからの高さが１０％の値が第一閾値（VOL）である。高周波信号の最低レベルからの高さが９０％の値が第二閾値（VOH）である。
【００２４】
時間測定手段２０は、第一信号（Ａ）が検出されてから、第二信号（Ｂ）が検出されるまでの時間（立ち上がり時間Tr）を測定する。さらに、時間測定手段２０は、第一信号（Ａ）が検出されている状態で第二信号（Ｂ）が検出されなくなってから、第一信号（Ａ）が検出されなくなるまでの時間（立ち下がり時間Tf）を測定する。
【００２５】
時間測定手段２０は、排他的論理和(EXOR)ゲート２２、アンプ２４、論理和(AND)ゲート２６およびカウンタ２８を有する。
【００２６】
図４は排他的論理和(EXOR)ゲート２２の入力と出力との関係を示す図である。排他的論理和(EXOR)ゲート２２は、第一信号（Ａ）および第二信号（Ｂ）を入力とする。すると、第一信号（Ａ）および第二信号（Ｂ）が０である場合、および１である場合の排他的論理和(EXOR)ゲート２２の出力は０である。第一信号（Ａ）が１であり、第二信号（Ｂ）が０である場合は、排他的論理和(EXOR)ゲート２２の出力は１である。なお、第一信号（Ａ）が０である場合は、高周波信号がVOL以下であり、VOHを超えることがないため、第二信号（Ｂ）が１であることはない。
【００２７】
アンプ２４は、クロック信号源１０からクロック信号を受け、増幅して論理和(AND)ゲート２６に与える。
【００２８】
論理和(AND)ゲート２６は、排他的論理和(EXOR)ゲート２２の出力およびクロック信号（アンプ２４を介して与えられる）を入力とする。すると、論理和(AND)ゲート２６は、排他的論理和(EXOR)ゲート２２の出力およびクロック信号が両方ともHighになっているときに信号を出力することになる。
【００２９】
カウンタ２８は、論理和(AND)ゲート２６の出力を計数する。カウンタ２８のカウント（計数）結果は、レジスタ（記録手段）３４に記録される。
【００３０】
ＣＰＵ（判定手段）３２は、第一信号（Ａ）および第二信号（Ｂ）を受け、入力信号（第一コンパレータ１８Ｌおよび第二コンパレータ１８Ｈに入力される低周波信号）が正常に立ち上がりまたは立ち下りしたか否かを判定する。この判定結果は、高周波信号が正常に立ち上がりまたは立ち下りしたか否かを示すものとなる。
【００３１】
図５は入力信号が正常に立ち上がりまたは立ち下りしたときの高周波信号の波形（図５（ａ））、排他的論理和(EXOR)ゲート２２の出力（図５（ｂ））、第一信号（Ａ）および第二信号（Ｂ）の値（図５（ｃ））を示す。
【００３２】
図５（ａ）を参照して、（１）入力信号が正常に立ち上がった場合は、排他的論理和(EXOR)ゲート２２の出力が０→１→０と変化し、第一信号（Ａ）および第二信号（Ｂ）の値は、(0,0)→(1,0)→(1,1)と変化する。ＣＰＵ３２は、第一信号（Ａ）および第二信号（Ｂ）の値が(0,0)→(1,0)→(1,1)と変化すれば、（１）入力信号が正常に立ち上がった、と判定する。
【００３３】
図５（ａ）を参照して、（２）入力信号が正常に立ち下がった場合は、排他的論理和(EXOR)ゲート２２の出力が０→１→０と変化し、第一信号（Ａ）および第二信号（Ｂ）の値は、(1,1)→(1,0)→(0,0)と変化する。ＣＰＵ３２は、第一信号（Ａ）および第二信号（Ｂ）の値が(1,1)→(1,0)→(0,0)と変化すれば、（２）入力信号が正常に立ち下がった、と判定する。
【００３４】
図６は入力信号が正常に立ち上がらないまたは立ち下がらないときの高周波信号の波形（図６（ａ））、排他的論理和(EXOR)ゲート２２の出力（図６（ｂ））、第一信号（Ａ）および第二信号（Ｂ）の値（図６（ｃ））を示す。
【００３５】
図６（ａ）を参照して、（３）入力信号が正常に立ち上がらない場合（信号のレベルがVOLを超えてから、VOHを超えないで、VOL未満となる）は、排他的論理和(EXOR)ゲート２２の出力が０→１→０と変化し、第一信号（Ａ）および第二信号（Ｂ）の値は、(0,0)→(1,0)→(0,0)と変化する。ＣＰＵ３２は、第一信号（Ａ）および第二信号（Ｂ）の値が(0,0)→(1,0)→(0,0)と変化すれば、（３）入力信号が正常に立ち上がらない、と判定する。
【００３６】
図６（ａ）を参照して、（４）入力信号が正常に立ち下がらない場合（信号のレベルがVOH未満となってから、VOL未満とならないで、VOHを超える）は、排他的論理和(EXOR)ゲート２２の出力が０→１→０と変化し、第一信号（Ａ）および第二信号（Ｂ）の値は、(1,1)→(1,0)→(1,1)と変化する。ＣＰＵ３２は、第一信号（Ａ）および第二信号（Ｂ）の値が(1,1)→(1,0)→(1,1)と変化すれば、（４）入力信号が正常に立ち下がらない、と判定する。
【００３７】
レジスタ（記録手段）３４は、時間測定手段２０の測定結果を記録する。レジスタ（記録手段）３４は、Trレジスタ３４ａ、Tfレジスタ３４ｂ、Tr-Errorレジスタ３４ｃ、Tf-Errorレジスタ３４ｄを有する。
【００３８】
ＣＰＵ３２が、時間測定手段２０のカウンタ２８の出力を、（１）入力信号が正常に立ち上がった、と判定した場合は、Trレジスタ３４ａに、（２）入力信号が正常に立ち下がった、と判定した場合は、Tfレジスタ３４ｂに、（３）入力信号が正常に立ち上がらない、と判定した場合は、Tr-Errorレジスタ３４ｃに、（４）入力信号が正常に立ち下がらないと判定した場合は、Tf-Errorレジスタ３４ｄに記録する。
【００３９】
次に、本発明の実施形態の動作を説明する。
【００４０】
図７は、入力信号が正常に立ち上がったときのタイムチャートである。図７（ａ）はサンプリングヘッド１４の出力波形、図７（ｂ）はクロック信号の波形、図７（ｃ）は第一コンパレータ１８Ｌが出力する第一信号の波形、図７（ｄ）は第二コンパレータ１８Ｈが出力する第二信号の波形、図７（ｅ）は排他的論理和(EXOR)ゲート２２の出力波形、図７（ｆ）はカウンタ２８の出力の説明図である。
【００４１】
高周波信号の立ち上がり時間Trは、高周波信号がVOLを超えてからVOHを超えるまでの時間である。図２を参照して説明したように、クロック信号１個につき、高周波信号においては0.01nsが経過することに相当する。そこで、図７（ａ）を参照して、立ち上がり時間Trは、0.01ns×3 = 0.03nsである。
【００４２】
サンプリングヘッド１４は高周波信号を受け、クロック信号（図７（ｂ）参照）に同期して、等価サンプリングを行い、低周波信号（図７（ａ）参照）を出力する。低周波信号（入力信号）はオペアンプ１６を介して第一コンパレータ１８Ｌおよび第二コンパレータ１８Ｈに与えられる。
【００４３】
低周波信号のレベルがVOL未満のときは、第一信号（図７（ｃ）参照）も第二信号（図７（ｄ）参照）も出力されない。すなわち、第一コンパレータ１８Ｌの出力も第二コンパレータ１８Ｈの出力もLowである。よって、排他的論理和(EXOR)ゲート２２の出力もLowである（図７（ｅ）参照）。
【００４４】
しかし、低周波信号のレベルがVOLを超えると、第一信号（図７（ｃ）参照）が出力される。すなわち、第一コンパレータ１８Ｌの出力がHighになる。第二信号（図７（ｄ）参照）はまだ出力されないので、排他的論理和(EXOR)ゲート２２の出力がHighとなる。ただし、排他的論理和(EXOR)ゲート２２の処理は低速であるため、第一コンパレータ１８Ｌの出力がHighになった瞬間よりもやや遅れて、第一コンパレータ１８Ｌの出力がHighになったことを検出し、排他的論理和(EXOR)ゲート２２の出力がHighになる（図７（ｅ）参照）。
【００４５】
やがて、低周波信号のレベルがVOHを超えると、第二信号（図７（ｄ）参照）も出力される。すなわち、第二コンパレータ１８Ｈの出力もHighになる。よって、排他的論理和(EXOR)ゲート２２の出力がLowになる。ただし、排他的論理和(EXOR)ゲート２２の処理は低速であるため、第二コンパレータ１８Ｈの出力がHighになった瞬間よりもやや遅れて、第二コンパレータ１８Ｈの出力がHighになったことを検出し、排他的論理和(EXOR)ゲート２２の出力がLowになる（図７（ｅ）参照）。
【００４６】
論理和(AND)ゲート２６は、排他的論理和(EXOR)ゲート２２の出力およびクロック信号（アンプ２４を介して与えられる）の論理和をとって出力する（図７（ｆ）参照）。カウンタ２８は、論理和(AND)ゲート２６の出力を計数する。図７（ｆ）の例でいえば、計数の結果は（クロック信号が）３個である。計数の結果は、第一信号が排他的論理和(EXOR)ゲート２２により検出されてから、第二信号が排他的論理和(EXOR)ゲート２２により検出されるまでの時間を測定したものといえる。図２を参照して説明したように、クロック信号１個につき、高周波信号においては0.01nsが経過することに相当するので、第一信号が検出されてから、第二信号が検出されるまでの時間は、0.01ns×3 = 0.03nsであることがわかる。これは、高周波信号の立ち上がり時間Tr=0.03nsと一致している。すなわち、時間測定手段２０のカウンタ２８は、第一信号が検出されてから、第二信号が検出されるまでの時間を測定することにより、高周波信号の立ち上がり時間Trを測定している。
【００４７】
第一信号（Ａ）および第二信号（Ｂ）の値が(0,0)→(1,0)→(1,1)と変化したことから、ＣＰＵ３２は、（１）入力信号が正常に立ち上がった、と判定する。よって、カウンタ２８による計数の結果は（（クロック信号が）３個）、Trレジスタ３４ａに記録される。
【００４８】
なお、（３）入力信号が正常に立ち上がらない場合（信号のレベルがVOLを超えてから、VOHを超えないで、VOL未満となる）も、図７（ｂ）〜（ｅ）の波形は同様である。ただし、第一信号（Ａ）および第二信号（Ｂ）の値が(0,0)→(1,0)→(0,0)と変化するため、ＣＰＵ３２は、（３）入力信号が正常に立ち上がらなかった、と判定する。よって、カウンタ２８による計数の結果は（（クロック信号が）３個）、Tr-Errorレジスタ３４ｃに記録される。
【００４９】
図８は、入力信号が正常に立ち下がったときのタイムチャートである。図８（ａ）はサンプリングヘッド１４の出力波形、図８（ｂ）はクロック信号の波形、図８（ｃ）は第一コンパレータ１８Ｌが出力する第一信号の波形、図８（ｄ）は第二コンパレータ１８Ｈが出力する第二信号の波形、図８（ｅ）は排他的論理和(EXOR)ゲート２２の出力波形、図８（ｆ）はカウンタ２８の出力の説明図である。
【００５０】
高周波信号の立ち下がり時間Tfは、高周波信号がVOH未満となってからVOL未満となるまでの時間である。図２を参照して説明したように、クロック信号１個につき、高周波信号においては0.01nsが経過することに相当する。そこで、図８（ａ）を参照して、立ち上がり時間Tfは、0.01ns×3 = 0.03nsである。
【００５１】
サンプリングヘッド１４は高周波信号を受け、クロック信号（図８（ｂ）参照）に同期して、等価サンプリングを行い、低周波信号（図８（ａ）参照）を出力する。低周波信号（入力信号）はオペアンプ１６を介して第一コンパレータ１８Ｌおよび第二コンパレータ１８Ｈに与えられる。
【００５２】
低周波信号のレベルがVOHを超えているときは、第一信号（図８（ｃ）参照）も第二信号（図８（ｄ）参照）も出力される。すなわち、第一コンパレータ１８Ｌの出力も第二コンパレータ１８Ｈの出力もHighである。よって、排他的論理和(EXOR)ゲート２２の出力はLowである（図８（ｅ）参照）。
【００５３】
しかし、低周波信号のレベルがVOH未満になると、第二信号（図８（ｄ）参照）が出力されなくなる。すなわち、第二コンパレータ１８Ｈの出力がLowになる。第一信号（図８（ｃ）参照）はまだ出力されているので、排他的論理和(EXOR)ゲート２２の出力がHighとなる。ただし、排他的論理和(EXOR)ゲート２２の処理は低速であるため、第二コンパレータ１８Ｈの出力がLowになった瞬間よりもやや遅れて、第二コンパレータ１８Ｈの出力がLowになったことを検出し（第二信号が検出されなくなる）、排他的論理和(EXOR)ゲート２２の出力がHighになる（図８（ｅ）参照）。
【００５４】
やがて、低周波信号のレベルがVOL未満になると、第一信号（図８（ｃ）参照）も出力されなくなる。すなわち、第一コンパレータ１８Ｌの出力もLowになる。よって、排他的論理和(EXOR)ゲート２２の出力がLowになる。ただし、排他的論理和(EXOR)ゲート２２の処理は低速であるため、第一コンパレータ１８Ｌの出力がLowになった瞬間よりもやや遅れて、第一コンパレータ１８Ｌの出力がLowになったことを検出し（第一信号が検出されなくなる）、排他的論理和(EXOR)ゲート２２の出力がLowになる（図８（ｅ）参照）。
【００５５】
論理和(AND)ゲート２６は、排他的論理和(EXOR)ゲート２２の出力およびクロック信号（アンプ２４を介して与えられる）の論理和をとって出力する（図８（ｆ）参照）。カウンタ２８は、論理和(AND)ゲート２６の出力を計数する。図８（ｆ）の例でいえば、計数の結果は（クロック信号が）３個である。計数の結果は、第一信号が排他的論理和(EXOR)ゲート２２により検出されている状態で第二信号が排他的論理和(EXOR)ゲート２２により検出されなくなってから、第一信号が排他的論理和(EXOR)ゲート２２により検出されなくなるまでの時間を測定したものといえる。図２を参照して説明したように、クロック信号１個につき、高周波信号においては0.01nsが経過することに相当するので、第一信号が検出されている状態で第二信号が検出されなくなってから、第一信号が検出されなくなるまでの時間は、0.01ns×3 = 0.03nsであることがわかる。これは、高周波信号の立ち下がり時間Tf=0.03nsと一致している。すなわち、時間測定手段２０のカウンタ２８は、第一信号が検出されている状態で第二信号が検出されなくなってから、第一信号が検出されなくなるまでの時間を測定することにより、高周波信号の立ち下がり時間Tfを測定している。
【００５６】
第一信号（Ａ）および第二信号（Ｂ）の値が(1,1)→(1,0)→(0,0)と変化したことから、ＣＰＵ３２は、（２）入力信号が正常に立ち下がった、と判定する。よって、カウンタ２８による計数の結果は（（クロック信号が）３個）、Tfレジスタ３４ｂに記録される。
【００５７】
なお、（４）入力信号が正常に立ち下がらない場合（信号のレベルがVOH未満となってから、VOL未満とならないで、VOHを超える）も、図８（ｂ）〜（ｅ）の波形は同様である。ただし、第一信号（Ａ）および第二信号（Ｂ）の値が(1,1)→(1,0)→(1,1)と変化するため、ＣＰＵ３２は、（４）入力信号が正常に立ち下がらなかった、と判定する。よって、カウンタ２８による計数の結果は（（クロック信号が）３個）、Tf-Errorレジスタ３４ｄに記録される。
【００５８】
本発明の実施形態によれば、デジタイザを使用しなくても、低コストかつ低速な第一コンパレータ１８Ｌ、第二コンパレータ１８Ｈおよび時間測定手段２０を使用することにより、パルスのTr/Tf（立ち上がり時間／立ち下がり時間）の測定を行うことができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態にかかる信号測定装置１の構成を示す図である。
【図２】サンプリングヘッド１４の動作の説明図である。
【図３】第一閾値および第二閾値の一例を説明するための図である。
【図４】排他的論理和(EXOR)ゲート２２の入力と出力との関係を示す図である。
【図５】入力信号が正常に立ち上がりまたは立ち下りしたときの高周波信号の波形（図５（ａ））、排他的論理和(EXOR)ゲート２２の出力（図５（ｂ））、第一信号（Ａ）および第二信号（Ｂ）の値（図５（ｃ））を示す図である。
【図６】入力信号が正常に立ち上がらないまたは立ち下がらないときの高周波信号の波形（図６（ａ））、排他的論理和(EXOR)ゲート２２の出力（図６（ｂ））、第一信号（Ａ）および第二信号（Ｂ）の値（図６（ｃ））を示す図である。
【図７】入力信号が正常に立ち上がったときのタイムチャートである。
【図８】入力信号が正常に立ち下がったときのタイムチャートである。
【符号の説明】
【００６０】
Ａ  第一信号
Ｂ  第二信号
VOL  第一閾値
VOH  第二閾値
１  信号測定装置
１０  クロック信号源
１２  パルサ
１４  サンプリングヘッド（等価サンプリング手段）
１６  オペアンプ
１８Ｌ  第一コンパレータ（第一信号出力手段）
１８Ｈ  第二コンパレータ（第二信号出力手段）
２０  時間測定手段
２２  排他的論理和(EXOR)ゲート
２４  アンプ
２６  論理和(AND)ゲート
２８  カウンタ
３２  ＣＰＵ（判定手段）
３４  レジスタ（記録手段）
３４ａ  Trレジスタ
３４ｂ  Tfレジスタ
３４ｃ  Tr-Errorレジスタ
３４ｄ  Tf-Errorレジスタ
【図１】
2007101293.tif 000003
【図２】
2007101293.tif 000004
【図３】
2007101293.tif 000005
【図４】
2007101293.tif 000006
【図５】
2007101293.tif 000007
【図６】
2007101293.tif 000008
【図７】
2007101293.tif 000009
【図８】
2007101293.tif 000010