(57)【要約】【課題】回路設計上の自由度を阻害することなく、高速度遮断器に対して自動再投入を禁止すべきか許可すべきかを正確に判定する。【解決手段】電源電圧状態検出手段２０は、電源電圧監視回路１５からの信号に基づき制御電源電圧が切れてからＣＰＵ電源電圧が完全に切れるまで僅かな期間に制御電源電圧の低下を一瞬検出する。正常終了ビット管理手段２１は、電源電圧状態検出手段２０から電圧低下検知信号Ｓ１を入力すると、データ記憶部１３Ａに対して正常終了ビット２２を書き込む。遮断器制御手段１９は、正常終了ビット管理手段２１から正常終了ビット２２の有無についての情報を入力することにより、高速度遮断器５の自動再投入が許可されるべき状態であるか否かを判別する。【選択図】図１
2007228749.tif 000002
【特許請求の範囲】
【請求項１】
制御電源電圧の状態変化を検出する電源電圧状態検出手段と、
前記電源電圧状態検出手段からの検出信号が高レベルから低レベルへ変化した場合に、主回路に対する電源の投入又は遮断を行う高速度遮断器の開放動作が正常に終了したことを示す正常終了ビットをデータ記憶部に書き込み、また、前記高速度遮断器の自動再投入が行われる前には前記データ記憶部に対する読込により正常終了ビットの有無を判別する正常終了ビット管理手段と、
前記電源電圧状態検出手段からの検出信号が低レベルから高レベルへ変化した場合に、前記正常終了ビット管理手段が前記正常終了ビットの有ることを判別していれば前記高速度遮断器に対する投入指令を出力し、一方、前記正常終了ビット管理手段が前記正常終了ビットの無いことを判別していれば、所定の手動操作信号の入力が有ったときのみ前記投入指令を出力する遮断器制御手段と、
を備えたことを特徴とする電気車制御装置。
【請求項２】
前記遮断器制御手段が前記正常終了ビット管理手段の判別に基づき投入指令を出力した後、前記正常終了ビット管理手段は前記データ記憶部から前記正常終了ビットをクリアするものである、
ことを特徴とする請求項１記載の電気車制御装置。
【請求項３】
前記遮断器制御手段が暴走状態であるか否かを監視する異常監視部を備えており、
前記異常監視部が前記暴走状態を判別し前記高速度遮断器を開放状態とした場合、前記正常終了ビット管理手段は前記正常終了ビットの書込を行わない、
ことを特徴とする請求項１又は２記載の電気車制御装置。
【請求項４】
前記遮断器制御手段、前記電源電圧状態検出手段、前記正常終了ビット管理手段、前記異常監視部、及びデータ記憶部は、ワンチップの基盤上に形成されたものである、
ことを特徴とする請求項１乃至３のいずれかに記載の電気車制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主回路に対する電源の投入又は遮断を行う高速度遮断器を有する電気車制御装置に関するものである。
【背景技術】
【０００２】
コンピュータシステムが異常状態に陥ったか否かを常時監視する手段としてウォッチドッグタイマがある。このウォッチドッグタイマが異常を検知した場合は、処理データのバックアップ後にコンピュータを初期化してプログラムを再スタートするなど所定の復旧動作が行われる（例えば特許文献１参照）。
【０００３】
電気車制御装置における高速度遮断器もマイクロコンピュータ（ＣＰＵ）により制御されており、したがって、このマイクロコンピュータの異常状態は上記のウォッチドッグタイマにより検知される構成となっている。
【０００４】
図４は電気車制御装置の主回路構成図であり、図５は図４におけるマイクロコンピュータ周りの構成を示すブロック図である。
【０００５】
図４において、架線１に接触しているパンタグラフ２と、レール３に接触している接地ブラシ４との間に直流電圧が印加される。そして、パンタグラフ２からの直流電力は、高速度遮断器５、断流器６、フィルタリアクトル７及びフィルタコンデンサ８で構成されるフィルタ回路を経由してインバータ装置９に出力される。インバータ装置９は、入力した直流電力を可変電圧可変周波数制御された交流電力に変換して主電動機１０に出力する。マイクロコンピュータ（ＣＰＵ）により構成されるインバータ制御装置１１は、このインバータ装置９に対する可変電圧可変周波数制御を行うが、また、高速度遮断器５の投入動作についても制御するようになっている。
【０００６】
図５において、インバータ制御装置１１を構成するマイクロコンピュータは、各構成部分がワンチップの基盤上に一括して配置されており、制御演算部１２、データ記憶部１３、及び異常監視部１４を有している。
【０００７】
制御演算部１２は、データ記憶部１３に格納されている制御データ、及び制御プログラム等を参照して電気車制御装置の各種制御に関する演算を実行するものである。但し、本明細書では、高速度遮断器５に対する制御を主として説明する。
【０００８】
異常監視部１４はウォッチドッグタイマにより構成されるものであり、制御演算部１２から所定周期毎に入力するクリア信号によりタイマのカウント動作をリセットするようになっている。そして、所定周期の間隔以上クリア信号の入力が無かったとき、つまり上記のリセットが行われなかったときに、制御演算部１２が暴走状態になっていると判定して初期化指令を出力し、制御演算部１２を初期状態に戻す。
【０００９】
電源電圧監視回路１５は、電気車制御装置の制御電源電圧を監視する監視する回路であり、その監視結果を制御演算部１２に出力する。電気車制御装置のシーケンスプログラムに基づく高速度遮断器５の開放は、この電源電圧監視回路１５が検出する制御電源電圧が低レベルにあることにより知ることができる。
【００１０】
運転台１６は運転士が操作する機器であり、制御演算部１２はこの運転台１６からの操作信号を入力した場合に高速度遮断器５に対して投入指令を出力するが、電源電圧監視回路１５からの監視結果に基づき制御電源電圧が高レベルにあることを検知した場合も高速度遮断器５に対して投入指令を出力する。
【００１１】
異常監視部１４が制御演算部１２に対して出力した初期化指令は、また保護検知論理回路１７に対しても出力される。保護検知論理回路１７は、この初期化指令の入力に基づき高速度遮断器５に対して開放指令を出力する。
【特許文献１】特開２０００−１７２５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のように、高速度遮断器５が開放されるのは、電源電圧監視回路１５が制御電源電圧が低レベルにあることを検出した場合、及び異常監視部１４が制御演算部１２を暴走状態と判定して初期化指令を出力した場合である。つまり、高速度遮断器５の開放動作について、制御演算部１２は直接的に関与していない。
【００１３】
これに対し、高速度遮断器５の投入は制御演算部１２からの投入指令に基づいている。そして、制御演算部１２が投入指令を出力するのは、電源電圧監視回路１５からの信号に基づき制御電源電圧が高レベルにあることを検出した場合、又は運転台１６からの操作信号を入力した場合である。つまり、高速度遮断器５の投入動作については制御演算部１２が必ず関与している。
【００１４】
図６は、高速度遮断器５の動作及びこれに関係する信号の変化の一例を示すタイムチャートである。すなわち、制御電源電圧が高レベルまで立ち上がった直後の時刻t1に操作信号が運転台１６から出力されると、これを受けて高速度遮断器５が投入され、また、時刻t2に異常監視部１４が初期化指令を出力すると、これを受けて高速度遮断器５が開放される。更に、時刻t3で操作信号が運転台１６から出力されると、これを受けて高速度遮断器５が再投入される。
【００１５】
この図６の場合は、運転台１６からの操作信号を制御演算部１２が入力した場合のみ、高速度遮断器５が投入されるように設定されている。したがって、制御演算部１２が暴走状態と判定されて高速度遮断器５が開放された後に、運転士の意思に反して高速度遮断器５が自動投入されてしまうようなことはない。
【００１６】
これに対し、制御電源電圧が高レベルにあることが検出された場合、及び運転台１６が操作信号を出力した場合の双方において高速度遮断器５が投入される設定をユーザ（鉄道会社）が望むことがある。
【００１７】
ところが、双方の場合に高速度遮断器５が適切なタイミングで投入されるように設定することは、必ずしも簡単なことではない。この事情を図７のタイムチャートを用いて説明する。
【００１８】
すなわち、図７において、制御演算部１２は、時刻t1に制御電源電圧が高レベルまで立ち上がったことを検知すると、直ちに高速度遮断器５を投入する。その後、時刻t2で異常監視部１４が初期化指令を出力すると、これを受けて高速度遮断器５が開放される。ここまでは、図６の場合とほぼ同様である。
【００１９】
しかし、時刻t3で初期化指令の出力がなくなると、この時刻t3直後における制御電源電圧は高レベルが維持されているので、初期化指令の出力がなくなることにより高速度遮断器５が自動投入されてしまうことになる。本来であれば、時刻t3よりもかなり後の時刻t4以降に、運転台１６からの操作信号に基づいて高速度遮断器５が投入されるべきであるのに対し、それ以前に既に高速度遮断器５が投入状態となってしまっている。つまり、異常監視部１４の異常判定に基づく開放が意味をなさないものとなっている。
【００２０】
そこで、図８に示すように、図５の構成に初期化指令保持回路１８を付加する構成も提案されている。この初期化指令保持回路１８は、異常監視部１４から初期化指令を入力すると、制御演算部１２が運転台１６からの操作信号に基づく投入指令を出力するまで自動再投入禁止指令を制御演算部１２に出力し続けるものである。
【００２１】
図９は、この構成における初期化指令保持回路１８の動作を示すフローチャートである。すなわち、初期化指令保持回路１８は、時刻t2で初期化指令を入力すると時刻T3で初期化指令がなくなった後も、制御演算部１２に対して自動再投入禁止指令を出力する。したがって、制御演算部１２は、この状態では制御電源電圧が高レベルに維持されているにもかかわらず高速度遮断器５を自動投入しまうことはない。そして、時刻t4になって運転台１６からの操作信号を入力すると、制御演算部１２はこの操作信号に基づき高速度遮断器５を投入する。
【００２２】
この図８の構成によれば、制御電源電圧が高レベルにあることが検出された場合、及び運転台１６が操作信号を出力した場合の双方において高速度遮断器５を適切なタイミングで投入する設定が可能となる。つまり、制御電源電圧が高レベルであっても現在高速度遮断器５が開放中であり、その開放の原因が異常監視部１４の初期化指令であるならば、制御演算部１２の自動再投入は禁止され、運転台１６からの操作信号を入力した場合のみ高速度遮断器５を投入することが許可されることになる。
【００２３】
しかしながら、この図８の構成は、ワンチップの基盤上に形成されたインバータ制御装置１１に対して、外部回路である初期化指令保持回路１８を外付けしたものであり、回路構成が複雑化すると共に、デジタル入力ピンをこの初期化指令保持回路１８のために１本割り当てなければならないという難点を有している。もともと入出力チャンネル数が少ないワンチップタイプのマイクロコンピュータにおいて、貴重なデジタル入力ピンをこのような初期化指令保持回路１８のために用いることは、回路設計上の自由度を大きく阻害する結果となる虞がある。
【００２４】
本発明は上記事情に鑑みてなされたものであり、回路設計上の自由度を阻害することなく、高速度遮断器に対して自動再投入を禁止すべきか許可すべきかを正確に判定することができる電気車制御装置を提供することを目的としている。
【課題を解決するための手段】
【００２５】
上記課題を解決するための手段として、請求項１記載の発明は、制御電源電圧の状態変化を検出する電源電圧状態検出手段と、前記電源電圧状態検出手段からの検出信号が高レベルから低レベルへ変化した場合に、主回路に対する電源の投入又は遮断を行う高速度遮断器の開放動作が正常に終了したことを示す正常終了ビットをデータ記憶部に書き込み、また、前記高速度遮断器の自動再投入が行われる前には前記データ記憶部に対する読込により正常終了ビットの有無を判別する正常終了ビット管理手段と、前記電源電圧状態検出手段からの検出信号が低レベルから高レベルへ変化した場合に、前記正常終了ビット管理手段が前記正常終了ビットの有ることを判別していれば前記高速度遮断器に対する投入指令を出力し、一方、前記正常終了ビット管理手段が前記正常終了ビットの無いことを判別していれば、所定の手動操作信号の入力が有ったときのみ前記投入指令を出力する遮断器制御手段と、を備えたことを特徴とする。
【００２６】
請求項２記載の発明は、請求項１記載の発明において、前記遮断器制御手段が前記正常終了ビット管理手段の判別に基づき投入指令を出力した後、前記正常終了ビット管理手段は前記データ記憶部から前記正常終了ビットをクリアするものである、ことを特徴とする。
【００２７】
請求項３記載の発明は、請求項１又は２記載の発明において、前記遮断器制御手段が暴走状態であるか否かを監視する異常監視部を備えており、前記異常監視部が前記暴走状態を判別し前記高速度遮断器を開放状態とした場合、前記正常終了ビット管理手段は前記正常終了ビットの書込を行わない、ことを特徴とする。
【００２８】
請求項４記載の発明は、請求項１乃至３のいずれかに記載の発明において、前記遮断器制御手段、前記電源電圧状態検出手段、前記正常終了ビット管理手段、前記異常監視部、及びデータ記憶部は、ワンチップの基盤上に形成されたものである、ことを特徴とする。
【発明の効果】
【００２９】
本発明によれば、回路設計上の自由度を阻害することなく、高速度遮断器に対して自動再投入を禁止すべきか許可すべきかを正確に判定することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を図に基づき説明する。図１は、本発明の実施形態に係る電気車制御装置の要部構成を示すブロック図である。なお、図５において既述した構成要素については重複した説明を省略する。
【００３１】
図１が図５と異なる点は、インバータ制御装置１１Aの制御演算部１２Aが、遮断器制御手段１９、電源電圧状態検出手段２０、及び正常終了ビット管理手段２１を有しており、また、データ記憶部１３Aには正常終了ビット２２が記憶されるようになっている点である。
【００３２】
電源電圧状態検出手段２０は、電源電圧監視回路１５からの信号に基づき制御電源電圧の状態を検出する手段である。通常、電気車制御装置の制御電源電圧は直流１００Ｖであり、マイクロコンピュータ(ＣＰＵ)の電源電圧は直流５Ｖである。そして、マイクロコンピュータであるインバータ制御装置１１Ａは、１００Ｖの直流電圧から５Ｖの直流電圧を生成する電源回路を有している。
【００３３】
１００Ｖの制御電源電圧が切れると５ＶのＣＰＵ電源電圧も切れるが、ＣＰＵ電源電圧は最後に切れるようになっている。つまり、制御電源電圧が切れてからＣＰＵ電源電圧が完全に切れるまで僅かな期間に、電源電圧状態検出手段２０は制御電源電圧の低下を一瞬検出することが可能である。この一瞬検出した電圧低下を、電源電圧状態検出手段２０は、電圧低下検知信号Ｓ１として正常終了ビット管理手段２１に出力するようになっている。また、電源電圧状態検出手段２０は、制御電源電圧の電圧状態(電圧が低レベルから高レベルへ変化した状態、あるいはその逆方向への変化状態、更に電圧が変化しない一定した状態等を含む)に関する検出信号を遮断器制御手段１９に出力するようになっている。
【００３４】
そして、正常終了ビット管理手段２１は、電源電圧状態検出手段２０から電圧低下検知信号Ｓ１を入力すると、ＣＰＵ電源電圧が切れるまでの僅かな時間に、データ記憶部１３Ａに対して正常終了ビット２２(例えば、「１」信号)を書き込むようになっている。また、正常終了ビット管理手段２１は、制御電源電圧が立ち上がった際には、データ記憶部１３Ａを読み出し、正常終了ビット２２が書き込まれているか否かについての情報を遮断器制御手段１９に出力するようになっている。
【００３５】
遮断器制御手段１９は、正常終了ビット管理手段２１から上記の正常終了ビット２２の有無についての情報を入力することにより、高速度遮断器５の自動再投入が許可されるべき状態であるか否かを判別するようになっている。
【００３６】
次に、図１の動作を図２のタイムチャート及び図３のフローチャートに基づき説明する。図２に示すように、時刻t1以前には制御電源電圧（１００Ｖ）及びＣＰＵ電源電圧（５Ｖ）はゼロであり、遮断器状態は「開放」となっている。この開放は電気車の前回の運転の正常終了に基づくものであるため、データ記憶部１３Ａには正常終了ビット２２が書き込まれている。
【００３７】
いま時刻t1になり、所定のシーケンスプログラムにより制御電源電圧及びＣＰＵ電源電圧が立ち上がったとする。すると、遮断器制御手段１９は、異常監視部１４から初期化指令が入力されていないこと、及び運転台１６から操作信号が入力されていないことを判別した後（ステップ１，２）、電源電圧状態検出手段２０からの信号により、制御電源電圧の状態に変化があったこと、及びその変化が低レベルから高レベルへの変化であることを判別する（ステップ３〜５）。
【００３８】
遮断器制御手段１９は、次いで、データ記憶部１３Ａに正常終了ビット２２が書き込まれているか否かを、正常終了ビット管理手段２１からの読み出し結果に基づき判別する（ステップ６）。この判別結果は「ＹＥＳ」であり、遮断器制御手段１９は高速度遮断器５に対して投入指令を出力する(ステップ７)。したがって、遮断器状態は「投入」となる。
【００３９】
また、これと共に、遮断器制御手段１９は、正常終了ビット管理手段２１に対して指示を出し、データ記憶部１３Ａの正常終了ビット２２をクリアさせるようにする(ステップ８)。この後、遮断器制御手段１９は、ステップ１〜３の処理を行うが、ステップ４の判別結果は「ＮＯ」となるので、しばらくはステップ１〜４の処理を繰り返す。
【００４０】
時刻t2になり、シーケンスプログラムにより制御電源電圧がダウンすると、これに続きＣＰＵ電源電圧もダウンする。遮断器制御手段１９は、電源電圧状態検出手段２０からの信号により、制御電源電圧の状態に変化があったこと、及びその変化が今度は高レベルから低レベルへの変化であることを判別する（ステップ３〜５）。つまり、ステップ５での判別結果は「ＮＯ」となる。
【００４１】
このとき、電源電圧状態検出手段２０は電圧低下検知信号Ｓ１を正常終了ビット管理手段２１に対して出力する。この電圧低下検知信号Ｓ１は、正常終了ビット管理手段２１に対する正常終了ビット書込指令として機能するものである。これにより、正常終了ビット管理手段２１は、データ記憶部１３Ａに正常終了ビット２２の書込を行う(ステップ９)。また、これと共に高速度遮断器５はシーケンスプログラムにより開放されるので遮断器状態は「開放」となる(ステップ１０)。この後、ステップ１〜４の処理が繰り返される。
【００４２】
時刻t3になり、シーケンスプログラムによって制御電源電圧及びＣＰＵ電源電圧が再度立ち上がると、遮断器制御手段１９は、前回と同様に、ステップ１，２で「ＮＯ」を判別した後、ステップ３の電圧状態検出に基づきステップ４，５で「ＹＥＳ」を判別し、更に、ステップ６で「ＹＥＳ」を判別した後、ステップ７，８の処理を行う。この後、ステップ１〜４の処理が繰り返される。
【００４３】
そして、時刻t4になり、異常監視部１４が制御演算部１２Aを暴走状態であると判定し、初期化指令を出力したとする(ステップ１)。すると、この初期化指令の入力に基づき保護検知論理回路１７が開放指令を高速度遮断器５に出力し、遮断器状態は「開放」となる(ステップ１０)。
【００４４】
この初期化指令は時刻t5以降になると消滅するが、ステップ４の判別が「ＮＯ」となるので、制御電源電圧が高レベルであるにもかかわらず、遮断器状態は「開放」状態が維持される。つまり、図７の時刻ｔ３直後のように、初期化指令が消滅した直後に遮断器状態が自動的に「投入」となってしまうことはない。
【００４５】
異常監視部１４が判定したＣＰＵの暴走状態は運転台１６の画面に表示されており、運転士はこの画面を見ながら手動操作により時刻t6に操作信号を出力する。すると、ステップ２での判別結果が「ＹＥＳ」となるので、正常終了ビットの有無についての判別を行うことなく直ちに遮断器制御手段１９は投入指令を高速度遮断器５に対して出力する(ステップ７)。この場合には、データ記憶部１３Ａに正常終了ビット２２が書き込まれている訳ではないので、ステップ８での処理が省略されてステップ１に戻る。
【００４６】
なお、図２のタイムチャートの例では、時刻t4での初期化指令に基づき遮断器状態が「開放」となり、その後に制御電源電圧がダウンすることなく時刻t6での操作信号に基づき遮断器状態が「投入」となっている。このとき、仮に、時刻t5〜t6間に制御電源電圧がダウンし、その後に制御電源電圧が入ったとしても、データ記憶部１３Ａに正常終了ビット２２が書き込まれていないのでステップ６の判別結果は「ＮＯ」となる。つまり、遮断器状態が「投入」となることはない。
【００４７】
上述したように、図１の構成では、電源電圧状態検出手段２０からの電圧低下検知信号に基づき正常終了ビット管理手段２１が正常終了ビット２２をデータ記憶部１３Ａに書き込み、遮断器制御手段１９は正常終了ビット管理手段２１による正常終了ビット２２の読み出しに基づき前回動作が正常に終了したか否かを判別している。したがって、高速度遮断器に対して自動再投入を禁止すべきか許可すべきかを正確に判定することができる。また、この構成はデータ記憶部１３Ａ内に正常終了ビット２２という僅かな情報の格納領域を要するだけであり、図８の構成のように外部回路を付加するわけではないため、デジタル入力ピンを使用する必要がない。したがって、回路設計上の自由度を阻害することもない。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る電気車制御装置の要部構成を示すブロック図。
【図２】図１の動作を説明するためのタイムチャート。
【図３】図１の動作を説明するためのフローチャート。
【図４】従来又は本発明に係る電気車制御装置の主回路構成図。
【図５】図４におけるマイクロコンピュータ周りの構成を示すブロック図。
【図６】図５の動作例を説明するためのタイムチャート。
【図７】図５の動作例を説明するためのタイムチャート。
【図８】図５に外部回路を付加した構成を示すブロック図。
【図９】図９の動作例を説明するためのタイムチャート。
【符号の説明】
【００４９】
１：架線
２：パンタグラフ
３：レール
４：接地ブラシ
５：高速度遮断器
６：断流器
７：フィルタリアクトル
８：フィルタコンデンサ
９：インバータ装置
１０：主電動機
１１，１１Ａ：インバータ制御装置
１２，１２Ａ：制御演算部
１３，１３Ａ：データ記憶部
１４：異常監視部
１５：電源電圧監視回路
１６：運転台
１７：保護検知論理回路
１８：初期化指令保持回路
１９：遮断器制御手段
２０：電源電圧状態検出手段
２１：正常終了ビット管理手段
２２：正常終了ビット
【図１】
2007228749.tif 000003
【図２】
2007228749.tif 000004
【図３】
2007228749.tif 000005
【図４】
2007228749.tif 000006
【図５】
2007228749.tif 000007
【図６】
2007228749.tif 000008
【図７】
2007228749.tif 000009
【図８】
2007228749.tif 000010
【図９】
2007228749.tif 000011