(57)【要約】【課題】  伝送路のノイズに対する誤り率が低い位相変調の復調装置は回路が複雑で高価である。【解決手段】  汎用マイコンの位相復調処理周期と搬送波周期を近似させ、連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合にはアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には復調処理を１マシンサイクル少なくし、逆に下位の規定値になった場合には１マシンサイクル多くすることにより搬送波位相に同期する位相同期処理とエッジ検出直後に搬送波を検波する同期検波処理を持つ位相復調処理を行う。【選択図】  図２
2007228203.tif 000002
【特許請求の範囲】
【請求項１】
位相変調信号を復調することにおいて、一波長の搬送波を復調するための複数のマシンサイクルからなる復調処理を搬送波の一周期に近似させ、この復調処理には連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合にはアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には前期復調処理を１マシンサイクル少なくし、逆に下位の規定値になった場合には１マシンサイクル多くすることにより搬送波位相に同期させる位相同期機能を有するPSK復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力線通信等における低速通信での位相変調信号の復調装置に関するものである。
【背景技術】
【０００２】
図３は2相位相復調部の一般的な概念図である。搬送波は３０１から入力され、２逓倍器３０６により搬送波の２倍の周波数に変換し、位相比較器３０７とローパスフィルタ３０８及びVCO３０５から構成されるPLL回路により搬送波の２倍の周波数に同期した基準信号を発生させる。この基準信号を分周期器３０４で１／２倍して掛算器３０２で同期検波する。検波された信号はデジタルデータ処理回路３０３により基準信号に同期してデジタルデータに変換する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
デジタル変調には位相変調（PSK）と振幅変調（ASK）及び周波数変調（FSK）があるが、位相変調は他の２者と比較して通信速度が速く、伝送路のノイズに対する誤り率が低い利点がある反面、回路が複雑で高価になる課題を持っている。近年ワンチップ化された専用集積回路が開発されているが、高価である。本発明は汎用マイコンによる位相変調波の復調を実現し、安価に位相変調信号による通信システムを実現可能とした。
【課題を解決するための手段】
【０００４】
位相変調信号を復調することにおいて、一波長の搬送波を復調するための複数のマシンサイクルからなる復調処理を搬送波の一周期に近似させ、この復調処理には連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合はアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には前期復調処理を１マシンサイクル少なくし、逆に下位の規定値になった場合には１マシンサイクル多くすることにより搬送波位相に同期する位相同期機能とエッジ検出直後に搬送波を検波する同期検波処理を待たせる。前述の処理を汎用マイコンで構成することにより安価な位相変調の復調装置を実現する。
【発明の効果】
【０００５】
伝送線路上のノイズに対し誤り率の低い位相変調信号の復調を比較的処理速度の遅い汎用小型マイコンにより構成できるため、位相変調通信装置を安価に提供できる。又、マイコンを応用機器のシステム制御用として共用できるため、更に安価な応用装置を実現できる。
【発明を実施するための最良の形態】
【０００６】
本発明の実施をするための最良の形態を具体的に示した実施例について、図とともに記載する。
【実施例１】
【０００７】
図１は本発明を用いた電力線通信送受信機の回路構成図である。電力線の通信信号はACコンセント１０１とバンドパスフィルター１０６及びスイッチ回路１０７を通りRFアンプ１０８及びリミッターアンプ１０９により増幅し、汎用マイコン３に内蔵されるアナログコンパレータ１０４に入力されてPSK復調を汎用マイコン３のプログラムにより行う。尚、汎用マイコン３のクロック精度は１マシンサイクルを搬送波信号周期の１／１６周期と±０．１％以下の精度で近似させている。
本実施例１での通信信号はスタート信号とアドレス信号、コマンド信号、ECC信号などのデータ信号により構成される２相位相変調信号（BPSK）である。  スタート信号は基準信号とこの信号に対し１８０°位相がずれた信号から構成されており、以降の説明には前者の基準信号をHigh、後者をLowと記述する。又、通信信号の１ビットはN個の搬送波により通信する。
図２は復調処理プログラムのフローチャートである。本処理の一周期は１６マシンサイクルとし、搬送波周期に近似している。
スタート信号処理２０１において、信号の有無判定と基準信号位相同期及びHighとLowの位相変化点よりN−3個の搬送波信号を受信し、その後請求項１の信号の復調処理を始める。
復調処理は汎用マイコン１０３に内臓されたアナログコンパレータ１０４の立ち上りと立下りの両エッジフラグを信号としている。処理の初めにエッジフラグクリア２０２においてフラグをクリアし、その後に続いて実行される進み位相フラグ判定２０３と同期位相フラグ判定２０４と遅れ位相フラグ判定２０５でエッジフラグ有無の判定及びエッジが検出されない場合の４種の判定により分岐処理を行う。尚エッジフラグクリア２０２から遅れ位相検出２０３までのマシンサイクル数は一周期のマシンサイクル数の半分以下でなければならない。分岐の直後に搬送波のHigh/Lowの判定をし、同期検波に当たるHigh数カウンタ（Cｈ）をインクリメントするHigh数加算２０７、２１０、２１２を行っている。その後、進み位相の場合は位相数加算２１２において位相数カウンタ（Cｐ）をインクリメントし、遅れ位相の場合は位相数減算２０８において位相カウンタ（Cp）をディクリーメントしている。その後、進み位相の場合は進み位相数２１３において位相数カウンタ（Cｐ）の数値が最大規定値（Cpmax）か、遅れ位相の場合は最小規定値（Cpmin）であるかの規定値判定を行っている。この規定値判定において位相数カウンタ（Cp）の数値がCpmax≦Cpの場合は搬送波位相に対して復調処理が進んでいるとして、１周期のマシンサイクル数を増加させて1６マシンサイクルとなる分岐処理ルート２１９を行い、逆に位相数カウンタ（Cp）の数値がCp≦Cpmin場合は搬送波位相に対して復調処理が遅れているとして、１周期のマシンサイクル数を減少させて1５マシンサイクルとなる分岐処理ルート２１６を行っている。マシンサイクルを増減した後には位相数カウンタ（Cp）をCpmaxとCpminの中間である初期値に戻している。エッジが検出され無かった場合はエッジ無しカウンタ（Cn）をインクリメントする。尚、処理ルート２１４、２１５、２１７、２１８の一周期のマシンサイクルは１６としている。
その後全ての分岐は統合され、波数カウンタ２２０において搬送波数をカウントする波数カウンタ（Cw）の判定を行い、N−3≦Cwの場合はビット判定２２１の分岐処理を行う。このビット判定２２１における通信データがHighかLowかの判定はCh＞（N−3−Cn）/2の場合にHighビットとして、逆の場合にはLowビットとして通信データのビットデータとして格納している。このビット判定と格納処理は搬送波３周期で行い、通信データ数が規定値になった場合、受信完了となる。
本位相復調はPLL回路を使用する従来のハード的復調回路と比較すると３種のエッジ検出窓が位相比較器、位相数カウンタ（Cp）がLPFに相当し、VCOをマイコンのクロック周波数を可変することなく、処理マシンサイクルを増減することにより実現しているのが特徴である。
【産業上の利用可能性】
【０００８】
火災報知システム、警報システム及び電気器具のコントロール装置などの電力線通信装置の分野に利用可能である。
【図面の簡単な説明】
【０００９】
【図１】実施例１の電力線通信における位相変調送受信装置のブロック図
【図２】実施例１の２相位相変調信号の復調方法を示すフローチャート
【図３】2相位相復調部の一般的な概念図
【符号の説明】
【００１０】
１０１  ACコンセント
１０２  電源回路
１０３  汎用マイクロコンピュータ
１０４  汎用マイクロコンピュータに内蔵されたアナログコンパレータ
１０５  送信用バッファーアンプ
１０６  バンドパスフィルター
１０７  スイッチ回路
１０８  RFアンプ
１０９  リミッターアンプ
２０１  スタート信号処理（信号有無判定、基準信号位相同期、High／Low間検出）
２０２  エッジフラグクリア
２０３  進み位相フラグ判定
２０４  同期位相フラグ判定
２０５  遅れ位相フラグ判定
２０６  エッジフラグ無検出数カウンタ（Cn）のインクリメント
２０７、２１０、２１１  High数カウンタ（Ch）
２０８  位相数カウンタ（Cｐ）のディクリーメント
２０９  位相数カウンタ（Cp）≦最小規定値（Cpmin）の判定
２１２  位相数カウンタ（Cｐ）のインクリーメント
２１３  最大規定値（Cpmax）≦位相数カウンタ（Cp）の判定
２１４  エッジ無検出ルート（１６マシンサイクル）
２１５  遅れ位相ルート（１６マシンサイクル）
２１６  遅れ位相規定値ルート（１７マシンサイクル）
２１７  同期位相ルート（１６マシンサイクル）
２１８  進み位相ルート（１６マシンサイクル）
２１９  進み位相規定値ルート（１５マシンサイクル）
２２０  N−3≦搬送波数カウンタ（Cw）の判定
２２１  ビットHigh/Low判定
２２２  ビットデータのメモリ収納
２２３  受信完了の判定
３０１  入力信号線路
３０２  乗算器
３０３  デジタルデータ処理回路
３０４  １／２分周回路
３０５  VCO （バリアブル  コントロール  オシレータ）
３０６  ２逓倍器
３０７  位相比較器
３０８  ローパスフィルタ
【図１】
2007228203.tif 000003
【図２】
2007228203.tif 000004
【図３】
2007228203.tif 000005