(57)【要約】【課題】半導体チップの側面とキャリア基板との間に隙間が発生することを防止しつつ、フェースダウン実装された半導体チップを封止できるようにする。【解決手段】キャリア基板１上に樹脂８ａ、８ｂをそれぞれ配置した後、半導体チップ５ａ、５ｂをキャリア基板１上にフェースダウン実装することにより、樹脂８ａ、８ｂにて半導体チップ５ａ、５ｂをキャリア基板１上にそれぞれ固着するとともに、突出電極７ａ、７ｂをランド３上に接合し、半導体チップ５ａ、５ｂの側面にはみ出した部分の樹脂８ａ、８ｂ全体を覆うように配された保護膜９を形成する。【選択図】図１
2007227609.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドが形成された半導体チップと、
前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、
前記半導体チップと前記キャリア基板との間に充填された樹脂と、
前記半導体チップの側面にはみ出した部分の前記樹脂全体を覆うように配された保護膜とを備えることを特徴とする半導体装置。
【請求項２】
電極パッドが形成された半導体チップと、
前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、
前記半導体チップと前記キャリア基板との間に充填された樹脂と、
前記樹脂が充填された前記キャリア基板の全面を覆うように配された保護膜とを備えることを特徴とする半導体装置。
【請求項３】
電極パッドが形成された半導体チップと、
前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、
前記半導体チップと前記キャリア基板との間に充填された樹脂と、
前記樹脂が充填された前記キャリア基板の全面および裏面を覆うように配された保護膜とを備えることを特徴とする半導体装置。
【請求項４】
前記保護膜の膜厚は５〜３０μｍの範囲内であることを特徴とする請求項１から３のいずれか１項記載の半導体装置。
【請求項５】
樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、
前記半導体チップの側面にはみ出した部分の前記樹脂全体が覆われるように配された保護膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、
前記半導体チップがフェースダウン実装されたキャリア基板上の全面を覆うように配された保護膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、
前記キャリア基板の裏面に形成されたランドをマスク材にてマスクする工程と、
前記半導体チップがフェースダウン実装されたキャリア基板上の全面および前記マスク材にてマスクされたキャリア基板の裏面を覆うように配された保護膜を形成する工程と、
前記マスク材を前記キャリア基板から除去する工程と、
前記ランド上に半田ボールを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体パッケージの封止方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、バンプ電極を介して基板上にフェースダウン実装された半導体チップの表面を封止するため、アンダーチップフィラーと呼ばれる樹脂を半導体チップとキャリア基板との間に充填する方法がある。
また、例えば、特許文献１には、特性の劣化を招くことなく、高密度実装を達成するために、配線基板に半導体チップをフェースダウン実装する時に、半導体チップの回路面と対向する位置に消失可能な犠牲層を設け、半導体チップを配線基板に実装した後に犠牲層を消失させて、半導体チップの回路面と配線基板との間に空隙を形成する方法が開示されている。
【特許文献１】特開２００１−６０６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の半導体装置では、アンダーチップフィラーの硬化収縮により半導体チップの側面とキャリア基板との間に隙間が発生するため、この隙間を介して水分が浸透し、半導体パッケージの信頼性を低下させるという問題があった。
そこで、本発明の目的は、半導体チップの側面とキャリア基板との間に隙間が発生することを防止しつつ、フェースダウン実装された半導体チップを封止することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、前記半導体チップと前記キャリア基板との間に充填された樹脂と、前記半導体チップの側面にはみ出した部分の前記樹脂全体を覆うように配された保護膜とを備えることを特徴とする。
【０００５】
これにより、半導体チップの側面と樹脂との間に隙間が生じた場合においても、半導体チップの側面と樹脂との間の隙間を保護膜にて塞ぐことができる。このため、半導体チップと樹脂との結合性を向上させることが可能となるとともに、樹脂が形成された半導体チップの側面を介して水分が浸透することを防止することが可能となり、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、前記半導体チップと前記キャリア基板との間に充填された樹脂と、前記樹脂が充填された前記キャリア基板の全面を覆うように配された保護膜とを備えることを特徴とする。
【０００７】
これにより、製造工程の煩雑化を抑制しつつ、半導体チップと樹脂との結合性を向上させることが可能となるとともに、半導体チップの側面と樹脂との間に隙間が生じた場合においても、樹脂が形成された半導体チップの側面を介して水分が浸透することを防止することが可能となり、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、電極パッドが形成された半導体チップと、前記電極パッド上に配置された突出電極を介して前記半導体チップがフェースダウン実装されたキャリア基板と、前記半導体チップと前記キャリア基板との間に充填された樹脂と、前記樹脂が充填された前記キャリア基板の全面および裏面を覆うように配された保護膜とを備えることを特徴とする。
【０００９】
これにより、製造工程の煩雑化を抑制しつつ、半導体チップと樹脂との結合性を向上させることが可能となるとともに、半導体チップの側面と樹脂との間に隙間が生じた場合においても、樹脂が形成された半導体チップの側面を介して水分が浸透することを防止することが可能となり、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記保護膜の膜厚は５〜３０μｍの範囲内であることを特徴とする。
これにより、キャリア基板上に保護膜を形成した場合においても、保護膜との熱膨張係数差に起因するキャリア基板の反りを抑制することが可能となるとともに、熱ストレスに起因する保護膜のクラックを防止することができる。また、保護膜にて半導体チップが覆われた場合においても、半導体チップに形成された識別マークの視認性を確保することができる。
【００１１】
また、本発明の一態様に係る半導体装置の製造方法によれば、樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、前記半導体チップの側面にはみ出した部分の前記樹脂全体が覆われるように配された保護膜を形成する工程とを備えることを特徴とする。
これにより、半導体チップの側面と樹脂との間に隙間が生じた場合においても、半導体チップの側面と樹脂との間の隙間を保護膜にて塞ぐことができ、樹脂が形成された半導体チップの側面を介して水分が浸透することを防止することを可能として、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【００１２】
また、本発明の一態様に係る半導体装置の製造方法によれば、樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、前記半導体チップがフェースダウン実装されたキャリア基板上の全面を覆うように配された保護膜を形成する工程とを備えることを特徴とする。
これにより、半導体チップの側面と樹脂との間に隙間が生じた場合においても、製造工程の煩雑化を抑制しつつ、半導体チップの側面と樹脂との間の隙間を保護膜にて塞ぐことができ、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【００１３】
また、本発明の一態様に係る半導体装置の製造方法によれば、樹脂を介してキャリア基板上に半導体チップをフェースダウン実装する工程と、前記キャリア基板の裏面に形成されたランドをマスク材にてマスクする工程と、前記半導体チップがフェースダウン実装されたキャリア基板上の全面および前記マスク材にてマスクされたキャリア基板の裏面を覆うように配された保護膜を形成する工程と、前記マスク材を前記キャリア基板から除去する工程と、前記ランド上に半田ボールを形成する工程とを備えることを特徴とする。
これにより、保護膜の位置決め作業を行うことなく、半導体チップの側面と樹脂との間の隙間を保護膜にて塞ぐことができ、製造工程の煩雑化を抑制しつつ、フェースダウン実装された半導体チップの信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【００１５】
図１（ａ）において、キャリア基板１には、複数の半導体チップ５ａ、５ｂを搭載する搭載領域が設けられている。そして、キャリア基板１の表面にはランド３が形成されるとともに、キャリア基板１の裏面にはランド２が形成され、キャリア基板１内には内部配線４が形成されている。また、半導体チップ５ａ、５ｂには電極パッド６ａ、６ｂがそれぞれ形成され、電極パッド６ａ、６ｂ上には突出電極７ａ、７ｂがそれぞれ形成されている。なお、キャリア基板１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極７ａ、７ｂとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
【００１６】
そして、半導体チップ５ａ、５ｂをキャリア基板１上にフェースダウン実装する場合、キャリア基板１上に樹脂８ａ、８ｂをそれぞれ配置する。ここで、樹脂８ａ、８ｂとしては、例えば、エポキシ樹脂などの熱硬化性樹脂を用いることができる。また、キャリア基板１上に樹脂８ａ、８ｂを配置する方法としては、フィルム状の樹脂８ａ、８ｂをキャリア基板１上に貼り付けるようにしてもよいし、粘性を有する樹脂８ａ、８ｂをキャリア基板１上に塗布するようにしてもよい。
【００１７】
次に、図１（ｂ）に示すように、半導体チップ５ａ、５ｂとキャリア基板１との位置決めを行った後、半導体チップ５ａ、５ｂをキャリア基板１上にフェースダウン実装することにより、樹脂８ａ、８ｂにて半導体チップ５ａ、５ｂをキャリア基板１上にそれぞれ固着するとともに、突出電極７ａ、７ｂをランド３上に接合する。なお、突出電極７ａ、７ｂをランド３上に接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。
【００１８】
次に、図１（ｃ）に示すように、半導体チップ５ａ、５ｂの側面にはみ出した部分の樹脂８ａ、８ｂ全体を覆うように配された保護膜９を形成する。なお、保護膜９は、半導体チップ５ａ、５ｂがフェースダウン実装されたキャリア基板１上の全面を覆うように配してもよいし、半導体チップ５ａ、５ｂがフェースダウン実装されたキャリア基板１上の表面全体だけでなく、キャリア基板１の裏面全体を覆うように配してもよい。だだし、キャリア基板１の裏面全体を保護膜９にて覆う場合、キャリア基板１の裏面のランド３上には保護膜９が付着しないようにすることが好ましい。この場合、マスキングテープなどのマスク材でランド３上を覆ってから、保護膜９を形成することができる。また、保護膜９としては、例えば、シランカップリング剤やシランカップリング剤との混合材、ポリイミドや防水性塗料などを用いることができる。なお、シランカップリング剤との混合材としては、感光性樹脂と混合された材料を用いるようにしてもよい。また、保護膜９の形成方法としては、半導体チップ５ａ、５ｂがフェースダウン実装されたキャリア基板１上に保護膜９をローラやブラシなどで塗布する方法の他、半導体チップ５ａ、５ｂがフェースダウン実装されたキャリア基板１を保護膜９の原料となる液体の中に浸漬するようにしてもよい。
【００１９】
また、保護膜９の膜厚は５〜３０μｍの範囲内であることが好ましい。これにより、キャリア基板１上に保護膜９を形成した場合においても、保護膜９との熱膨張係数差に起因するキャリア基板１の反りを抑制することが可能となるとともに、熱ストレスに起因する保護膜９のクラックを防止することができる。また、保護膜９にて半導体チップ５ａ、５ｂが覆われた場合においても、半導体チップ５ａ、５ｂに形成された識別マークの視認性を確保することができる。
【００２０】
次に、図１（ｄ）に示すように、キャリア基板１の裏面に設けられたランド２上に、キャリア基板１をマザー基板上に実装するための突出電極１０を形成する。なお、突出電極１０としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
次に、図１（ｅ）に示すように、突出電極１０が形成されたキャリア基板１を個々の半導体チップ５ａ、５ｂごとに切断することにより、半導体チップ５ａ、５ｂごとにキャリア基板１を分割する。
【００２１】
これにより、半導体チップ５ａ、５ｂの側面と樹脂８ａ、８ｂとの間に隙間が生じた場合においても、半導体チップ５ａ、５ｂの側面と樹脂８ａ、８ｂとの間の隙間を保護膜９にて塞ぐことができる。このため、半導体チップ５ａ、５ｂと樹脂８ａ、８ｂとの結合性を向上させることが可能となるとともに、樹脂８ａ、８ｂが形成された半導体チップ５ａ、５ｂの側面を介して水分が浸透することを防止することが可能となり、フェースダウン実装された半導体チップ５ａ、５ｂの信頼性を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２３】
１  キャリア基板、２、３  ランド、４  内部配線、５ａ、５ｂ  半導体チップ、６ａ、６ｂ  電極パッド、７ａ、７ｂ、１０  突出電極、８ａ、８ｂ  樹脂、９  保護膜
【図１】
2007227609.tif 000003