(57)【要約】【課題】昇圧時間を短時間とすることを可能とする昇圧回路及びそのような昇圧機能を備えたメモリ性液晶表示装置を提供することを目的とする。【解決手段】第１レベルを有する第１電源ライン（ＶＤＤ）と、第１レベルとは異なる第２レベルを有する第２電源ライン（ＶＳＳ）と、第１及び第２レベルとは異なる基準レベルを有する基準電源ライン（Ｖreg）と、複数の昇圧用コンデンサ（Ｃ１〜Ｃ４）と、非昇圧動作時に複数の昇圧用コンデンサの少なくとも１つを第１及び第２電源ライン間に接続して充電し、昇圧動作時に非昇圧動作時に充電されたコンデンサを含む複数の昇圧用コンデンサを第１電源ラインと基準電源ラインに並列に接続して充電し、充電された複数の昇圧用コンデンサを直列に接続して、基準レベルの整数倍又は整数分の１倍の電圧を発生させる制御部（３０）を有する昇圧回路（１）。【選択図】図１
2007267539.tif 000002
【特許請求の範囲】
【請求項１】
第１レベルを有する第１電源ラインと、
前記第１レベルとは異なる第２レベルを有する第２電源ラインと、
前記第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、
複数の昇圧用コンデンサと、
非昇圧動作時に前記複数の昇圧用コンデンサの少なくとも１つを前記第１及び第２電源ライン間に接続する第１のスイッチ群と、
昇圧動作時に非昇圧動作時に充電されたコンデンサを含む前記複数の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに並列に接続する第２のスイッチ群と、
並列接続によって充電された前記複数の昇圧用コンデンサを直列に接続する第３のスイッチ群と、
を有することを特徴とする昇圧回路。
【請求項２】
前記第１及び第２電源ライン間の電圧を利用して前記基準レベルの電圧を発生する定電圧回路を更に有する、請求項１に記載の昇圧回路。
【請求項３】
前記第１電源ライン又は前記第２電源ラインと、前記定電圧回路との間に配置された第４のスイッチを更に有する、請求項２に記載の昇圧回路。
【請求項４】
前記第１、第２及び第３のスイッチ群の開閉を制御し、前記複数の昇圧用コンデンサの直列接続時に、前記基準レベルの整数倍又は整数分の１倍の電圧を発生させる制御部を更に有する、請求項１〜３の何れか一項に記載の昇圧回路。
【請求項５】
前記制御部は、非昇圧時に前記第４のスイッチを開放するように制御する、請求項３に記載の昇圧回路。
【請求項６】
第１レベルを有する第１電源ラインと、
前記第１レベルとは異なる第２レベルを有する第２電源ラインと、
前記第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、
複数の昇圧用コンデンサと、
非昇圧動作時に前記複数の昇圧用コンデンサの少なくとも１つを前記第１及び第２電源ライン間に接続して充電し、昇圧動作時に非昇圧動作時に充電されたコンデンサを含む前記複数の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに並列に接続して充電し、充電された前記複数の昇圧用コンデンサを直列に接続して、前記基準レベルの整数倍又は整数分の１倍の電圧を発生させる制御部と、
を有することを特徴とする昇圧回路。
【請求項７】
前記第１及び第２電源ライン間の電圧を利用して前記基準レベルの電圧を発生する定電圧回路を更に有し、
前記制御部は、非昇圧動作時には前記定電圧回路の動作を停止するように制御する、請求項６に記載の昇圧回路。
【請求項８】
前記複数の昇圧用コンデンサは、第１の昇圧用コンデンサと第２の昇圧用コンデンサを含み、
前記制御部は、前記第１の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに接続して充電させながら、前記第２の昇圧用コンデンサを直列に接続して電圧を発生させる第１状態と、前記第２の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに接続して充電させながら、前記第１の昇圧用コンデンサを直列に接続して電圧を発生させる第２状態とを交互に発生するようにして、前記基準レベルの整数倍又は整数分の１倍の電圧を発生する昇圧動作を行う、請求項６又は８に記載の昇圧回路。
【請求項９】
前記制御部は、前記第１状態と第２状態とを交互に発生させる昇圧動作を、前記昇圧回路が電圧を供給する負荷の状態に応じて可変する、請求項８に記載の昇圧回路。
【請求項１０】
前記第１及び第２レベルを供給するための電源を更に有する、請求項１〜９の何れか一項に記載の昇圧回路。
【請求項１１】
前記電源は、発電手段及び蓄電手段を有する、請求項１０に記載の昇圧回路。
【請求項１２】
メモリ性液晶表示装置であって、
メモリ性液晶を用いた表示部と
第１レベルを有する第１電源ラインと、
前記第１レベルとは異なる第２レベルを有する第２電源ラインと、
前記第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、
第１の昇圧用コンデンサと、
第２の昇圧用コンデンサと、
非昇圧動作時に前記第１及び第２の昇圧用コンデンサの少なくとも１つを前記第１及び第２電源ライン間に接続して充電し、前記第１の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに接続して充電させながら、前記第２の昇圧用コンデンサを直列に接続して電圧を発生させる第１状態と、前記第２の昇圧用コンデンサを前記第１電源ラインと前記基準電源ラインに接続して充電させながら、前記第１の昇圧用コンデンサを直列に接続して電圧を発生させる第２状態とを交互に発生するようにして、前記基準レベルの整数倍又は整数分の１倍の電圧を発生する昇圧動作を行う制御部と、を有し、
前記制御部は、前記第１状態と第２状態とを交互に発生させる昇圧動作を、前記表示部の表示状態に応じて可変する、
ことを特徴とするメモリ性液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧回路及び昇圧回路を用いたメモリ性液晶表示装置に関する。
【背景技術】
【０００２】
従来、チャージポンプ方式と言われる、昇圧回路が知られている（例えば、特許文献１）。チャージポンプ方式の昇圧回路では、昇圧用のコンデンサを第１の電圧で充電し、充電されたコンデンサの接続を切換えて、第１の電圧以上の電圧を発生させるものである。
【０００３】
しかしながら、昇圧用のコンデンサをゼロから第１の電圧に充電させた上に、再度昇圧用のコンデンサの接続の切換えが必要なために、所望の電圧を得るために時間が必要となるという不都合があった。
【０００４】
また、複数の光学的な状態を有し、電圧を印加しなくても特定の状態を維持し続ける特性（メモリ特性）を有するメモリ性液晶を用いた液晶表示装置が知られている（例えば、特許文献２）。このような特性を利用し、メモリ性液晶表示装置では、表示動作中には、表示を変更する必要がある部分にのみ走査電極の駆動を行い、表示を変更する必要が無い部分については走査電極の駆動を行わないように制御することができ、消費電力を低く抑えることが可能である。
【０００５】
このため、メモリ性液晶装置を用いた昇圧回路は低消費電流化を行うため、間欠駆動をする必要があった。しかしながら、従来の昇圧回路は動作を停止すると、昇圧用コンデンサはコンデンサリーク等によって電位がほぼゼロの状態となるため、昇圧の立ち上がりに時間が必要となり、表示の書き換え動作もその分遅くなっていた。
【０００６】
【特許文献１】特許第３１５０１２７号公報
【特許文献２】特開平２−１３１２８６号公報（第１１、１２頁、第１２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、上記の不具合を解消することを可能とした昇圧回路及びそのような昇圧機能を備えたメモリ性液晶表示装置を提供することを目的とする。
【０００８】
また、本発明は、昇圧時間を短時間とすることを可能とする昇圧回路及びそのような昇圧機能を備えたメモリ性液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る昇圧回路は、第１レベルを有する第１電源ラインと、第１レベルとは異なる第２レベルを有する第２電源ラインと、第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、複数の昇圧用コンデンサと、非昇圧動作時に複数の昇圧用コンデンサの少なくとも１つを第１及び第２電源ライン間に接続する第１のスイッチ群と、昇圧動作時に非昇圧動作時に充電されたコンデンサを含む複数の昇圧用コンデンサを第１電源ラインと基準電源ラインに並列に接続する第２のスイッチ群と、並列接続によって充電された複数の昇圧用コンデンサを直列に接続する第３のスイッチ群を有することを特徴とする。
【００１０】
また、本発明に係る昇圧回路では、第１及び第２電源ライン間の電圧を利用して基準レベルの電圧を発生する定電圧回路を更に有することが好ましい。
【００１１】
さらに、本発明に係る昇圧回路では、第１電源ライン又は第２電源ラインと、定電圧回路との間に配置された第４のスイッチを更に有することが好ましい。
【００１２】
さらに、本発明に係る昇圧回路では、第１、第２及び第３のスイッチ群の開閉を制御し、複数の昇圧用コンデンサの直列接続時に、基準レベルの整数倍又は整数分の１倍の電圧を発生させる制御部を更に有することが好ましい。
【００１３】
さらに、本発明に係る昇圧回路では、制御部は、非昇圧時に前記第４のスイッチを開放するように制御することが好ましい。
【００１４】
上記課題を解決するために、本発明に係る昇圧回路は、第１レベルを有する第１電源ラインと、第１レベルとは異なる第２レベルを有する第２電源ラインと、第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、複数の昇圧用コンデンサと、非昇圧動作時に複数の昇圧用コンデンサの少なくとも１つを第１及び第２電源ライン間に接続して充電し、昇圧動作時に非昇圧動作時に充電されたコンデンサを含む複数の昇圧用コンデンサを第１電源ラインと基準電源ラインに並列に接続して充電し、充電された複数の昇圧用コンデンサを直列に接続して、基準レベルの整数倍又は整数分の１倍の電圧を発生させる制御部を有することを特徴とする。
【００１５】
また、本発明に係る昇圧回路では、第１及び第２電源ライン間の電圧を利用して基準レベルの電圧を発生する定電圧回路を更に有し、制御部は非昇圧動作時には定電圧回路の動作を停止するように制御することが好ましい。電力消費を極力抑えるためである。
【００１６】
さらに、本発明に係る昇圧回路では、複数の昇圧用コンデンサは、第１の昇圧用コンデンサと第２の昇圧用コンデンサを含み、制御部は、第１の昇圧用コンデンサを第１電源ラインと基準電源ラインに接続して充電させながら、第２の昇圧用コンデンサを直列に接続して電圧を発生させる第１状態と、第２の昇圧用コンデンサを第１電源ラインと基準電源ラインに接続して充電させながら、第１の昇圧用コンデンサを直列に接続して電圧を発生させる第２状態とを交互に発生するようにして、基準レベルの整数倍又は整数分の１倍の電圧を発生する昇圧動作を行うことが好ましい。
【００１７】
さらに、本発明に係る昇圧回路では、制御部は、第１状態と第２状態とを交互に発生させる昇圧動作を、昇圧回路が電圧を供給する負荷の状態に応じて可変することが好ましい。
【００１８】
さらに、本発明に係る昇圧回路では、第１及び第２レベルを供給するための電源を更に有することが好ましい。
【００１９】
さらに、本発明に係る昇圧回路では、電源は、発電手段及び蓄電手段を有することが好ましい。
【００２０】
本発明に係るメモリ性液晶表示装置は、メモリ性液晶を用いた表示部と第１レベルを有する第１電源ラインと、第１レベルとは異なる第２レベルを有する第２電源ラインと、第１及び第２レベルとは異なる基準レベルを有する基準電源ラインと、第１の昇圧用コンデンサと、第２の昇圧用コンデンサと、非昇圧動作時に第１及び第２の昇圧用コンデンサの少なくとも１つを第１及び第２電源ライン間に接続して充電し、第１の昇圧用コンデンサを第１電源ラインと基準電源ラインに接続して充電させながら、第２の昇圧用コンデンサを直列に接続して電圧を発生させる第１状態と、第２の昇圧用コンデンサを第１電源ラインと基準電源ラインに接続して充電させながら、第１の昇圧用コンデンサを直列に接続して電圧を発生させる第２状態とを交互に発生するようにして、基準レベルの整数倍又は整数分の１倍の電圧を発生する昇圧動作を行う制御部を有し、制御部は、第１状態と第２状態とを交互に発生させる昇圧動作を、表示部の表示状態に応じて可変することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、昇圧用のコンデンサを充電する前に、電池電圧によって所定レベルまでプレ充電しておくため、昇圧時間を短時間とすることが可能となった。
【００２２】
また、本発明によれば、メモリ性液晶表示装置の表示状態に応じて、昇圧動作を可変するようにしたので、必要十分な電力を発生することができるようになり、消費電力を軽減することが可能となった。
【発明を実施するための最良の形態】
【００２３】
以下図面を参照して、本発明に係る昇圧回路及び昇圧回路を備えるメモリ性液晶表示装置について説明する。
【００２４】
図１は、本発明に係る昇圧回路の概要を示した回路図である。
【００２５】
昇圧回路１は、電源２、昇圧回路１の制御を行うための制御部３０、電源電圧（ＶＳＳ）を利用して基準電圧（Ｖreg）を発生する定電圧回路３、ＧＮＤレベルに設定されたＶＤＤライン４、定電圧回路３が発生する定電圧（Ｖreg）ライン５、電源電圧（ＶＳＳ）ライン６、基準電圧の２倍のレベルに設定されたＶ２ライン７、基準電圧の３倍のレベルに設定されたＶ３ライン８、昇圧用のコンデンサＣ１〜Ｃ４、Ｖ３レベルの安定化用コンデンサＣ５、Ｖ２レベルの安定化用コンデンサＣ６、及びＶregレベルの安定化用のコンデンサＣ７、及び複数のスイッチ等から構成されている。
【００２６】
複数のスイッチには、ＶＤＤライン４とＣ１〜Ｃ４との接続を制御するためのスイッチＰ１〜Ｐ４、Ｖregライン５とＣ１〜Ｃ４及びＣ７との接続を制御するためのスイッチＡ１〜Ａ４、Ａ７、Ｓ１及びＳ３、ＶＳＳライン６とコンデンサＣ１〜Ｃ７及び定電圧回路３との接続を制御するためのスイッチＢ１〜Ｂ７及びＢｒ、Ｖ２ラインとコンデンサＣ１〜Ｃ４との接続を制御するためのスイッチＤ１、Ｄ３、Ｓ２及びＳ４、Ｖ３ラインとコンデンサＣ２及びＣ４との接続を制御するためのスイッチＤ２及びＤ４が含まれる。上記複数のスイッチは、制御部３０からの制御信号によって、後述するタイミングにしたがって、開閉が制御されるように構成されており、ＭＯＳＦＥＴ等の各種半導体素子によって構成される。
【００２７】
電源２は、乾電池又は蓄電池であって良い。電源２が、太陽電池などの発電手段で蓄電池を充電する場合、電源変動が大きいので結果的に表示に使用する昇圧電圧が変動してしまい、表示品質に悪影響が出る。そこで定電圧回路にて基準電圧を供給し、安定した昇圧電圧を作成し、表示品質を安定化している。
【００２８】
ＶＳＳライン６は、電源２の容量や充電状況によって、多少電圧レベルが変動することとなるが、Ｖregライン５は定電圧回路によって常に一定の電圧レベルが保持されることとなる。したがって、Ｖregライン５を基準に発生されるＶ２ライン７及びＶ３ライン８も常に一定の電圧レベルが維持されることとなる。Ｖregライン５、Ｖ２ライン７及びＶ３ライン８は、後述するメモリ性液晶表示装置における液晶パネル２０の駆動のための駆動回路と接続されている。
【００２９】
図２は、昇圧回路１のスイッチにおける開閉タイミングを示した図である。
【００３０】
図２（ａ）はスイッチＢ１〜Ｂ７の開閉タイミングを示し、図２（ｂ）はスイッチＢｒ及びＡ７の開閉タイミングを示し、図２（ｃ）はスイッチＰ１及びＰ２の開閉タイミングを示し、図２（ｄ）はスイッチＰ３及びＰ４の開閉タイミングを示し、図２（ｅ）はスイッチＳ３、Ｓ４、Ａ１、Ａ２、Ｄ３及びＤ４の開閉タイミングを示し、図２（ｆ）はスイッチＳ１、Ｓ２、Ａ３、Ａ４、Ｄ１及びＤ２の開閉タイミングを示している。制御部３０は、図２に示す開閉タイミングに従って、昇圧回路１に含まれるスイッチを制御して、昇圧動作を実行させる。
【００３１】
図２（ａ）〜図２（ｆ）において、「Ｈ」レベルの場合に各スイッチはＯＮ（通電）し、「Ｌ」レベルの場合に各スイッチはＯＦＦ（遮断）するように制御される。
【００３２】
図２おいて、時刻Ｔ０〜Ｔ１は昇圧回路１の初期動作を示しており、昇圧回路１の昇圧動作は時刻Ｔ１から開始されるものとする。昇圧動作では、時刻Ｔ１〜Ｔ２（又は時刻Ｔ３〜Ｔ４）の状態１と時刻Ｔ２〜Ｔ３（又はＴ４〜Ｔ５）の状態２とが繰り返し実行される。昇圧動作が再開される場合には、再度初期状態を経て状態１及び状態２が繰り返される昇圧動作が行われる。
【００３３】
図３は、初期状態における昇圧回路１の動作を説明するための図である。
【００３４】
図３は、図２における時刻Ｔ０〜Ｔ１における初期状態を示している。図３においては、説明を簡素化するために、時刻Ｔ０〜Ｔ１においてＯＦＦされているスイッチ等をスイッチＢｒを除き図２から省略して表示している。
【００３５】
図２（ａ）、（ｃ）及び（ｄ）に示すように、初期状態では、スイッチＢ１〜Ｂ７、Ｐ１〜Ｐ４のみがＯＮされているので、コンデンサＣ１〜Ｃ７は、ＶＤＤライン４とＶＳＳライン６間に並列に接続され、それぞれが電源２によって充電される。即ち、初期状態において、コンデンサＣ１〜Ｃ７は既にＶＳＳレベルに充電されることとなる。
【００３６】
また、図２（ｂ）に示すように、初期状態では、スイッチＢｒがＯＦＦとなるため、定電圧回路３は動作せずＶregライン６には電圧は発生していない。この場合、定電圧回路３を動作させないことで、初期状態の消費電力を削減することができる。
【００３７】
なお、図２において初期状態として示したＴ０〜Ｔ１の期間は、昇圧回路１が接続される負荷（例えば、メモリ性液晶表示装置の駆動装置）が休止している間の適当な時間を割り当てることができるので、負荷に応じて適切な期間を設定することができる。そういった意味で、図２に記載した時刻Ｔ０〜Ｔ１は一例であって、このような期間に限定されるものではない。
【００３８】
図４は、状態１における昇圧回路１の動作を説明するための図である。
【００３９】
図４は、図２における時刻Ｔ１〜Ｔ２又はＴ３〜Ｔ４における状態１を示している。図４においては、説明を簡素化するために、時刻Ｔ１〜Ｔ３又はＴ３〜Ｔ４においてＯＦＦされているスイッチ等を図２から省略して表示している。
【００４０】
状態１では、スイッチＳ１及びＤ１がＯＮして昇圧用のコンデンサＣ１がＶregライン６及びＶ２ライン７間に接続され、スイッチＳ２及びＤ２がＯＮして昇圧用のコンデンサＣ２がＶ２ライン７及びＶ３ライン８間に接続され、スイッチＰ３及びＡ３がＯＮして昇圧用のコンデンサＣ３がＶＤＤライン４及びＶregライン６間に接続され、スイッチＰ４及びＡ４がＯＮして昇圧用のコンデンサＣ４がＶＤＤライン４及びＶregライン６間に接続される。また、Ｖ３ライン８の安定化用のコンデンサＣ５はＶＤＤライン４及びＶ３ライン８間に接続され、Ｖ２ライン７の安定化用のコンデンサＣ６はＶＤＤライン４及びＶ２ライン７間に接続され、スイッチＡ７がＯＮしてＶregライン５の安定化用のコンデンサＣ７がＶＤＤライン４及びＶregライン５間に接続される。さらに、スイッチＢｒがＯＮして定電圧回路３に電圧が供給され、Ｖregライン５にＶregの電圧が供給される。
【００４１】
状態１において、安定化用のコンデンサＣ７、昇圧用のコンデンサＣ３及びＣ４は、ＶＤＤライン４及びＶregライン５間に接続されるため、Ｖregライン５の電圧に充電されることとなる。なお、初期状態直後は、充電電圧が、ＶＳＳライン６の電圧＞Ｖregライン５電圧となる。これは、定電圧回路３は昇圧コンデンサの充電電位方向の電源供給能力はあるが、放電電位方向の電源供給能力はほとんど有していないためである。したがって、初期状態は、ＶＳＳライン６の電圧レベルとなる。しかしながら、昇圧を繰り返すことによって電荷を消費するため徐々に定電圧回路３の出力レベルまで電圧が下がる。
【００４２】
また、昇圧用のコンデンサＣ１は、初期状態で蓄積した電荷を、Ｖregライン５を基準にしてＶ２ライン７に放電し、Ｖ２ライン７の電圧をＶregライン５の電圧の２倍に押し上げるように働く。なお、状態２の後に状態１となった場合には（例えば、時刻Ｔ３〜Ｔ４）では、昇圧用のコンデンサＣ１は、状態２で蓄積した電荷をＶregライン５を基準にしてＶ２ライン７に放電することとなる。昇圧用のコンデンサＣ１が放電した電荷は、安定化用のコンデンサＣ６に充電されるが、安定化用のコンデンサＣ６の静電容量は昇圧用のコンデンサＣ１の静電容量より十分に大きいため、すぐにはＶ２ライン７をＶregライン５の電圧の２倍にすることはできない。
【００４３】
さらに、昇圧用のコンデンサＣ２は、初期状態で蓄積した電荷を、Ｖ２ライン７を基準にしてＶ３ライン８に放電し、Ｖ３ライン８の電圧をＶregライン５の電圧の３倍に押し上げるように働く。なお、状態２の後に状態１となった場合には（例えば、時刻Ｔ３〜Ｔ４）では、昇圧用のコンデンサＣ２は、状態２で蓄積した電荷をＶregライン５を基準にしてＶ３ライン８に放電することとなる。昇圧用のコンデンサＣ２が放電した電荷は、安定化用のコンデンサＣ５に充電されるが、安定化用のコンデンサＣ５の静電容量は昇圧用のコンデンサＣ２の静電容量より十分に大きいため、すぐにはＶ３ライン８をＶregライン５の電圧の３倍にすることはできない。
【００４４】
図５は、状態２における昇圧回路１の動作を説明するための図である。
【００４５】
図５は、図２における時刻Ｔ２〜Ｔ３又はＴ４〜Ｔ５における状態２を示している。図５においては、説明を簡素化するために、時刻Ｔ２〜Ｔ３又はＴ４〜Ｔ５においてＯＦＦされているスイッチ等を図２から省略して表示している。
【００４６】
状態２では、スイッチＰ１及びＡ１がＯＮして昇圧用のコンデンサＣ１がＶＤＤライン４及びＶregライン６間に接続され、スイッチＰ２及びＡ２がＯＮして昇圧用のコンデンサＣ２がＶＤＤライン４及びＶregライン６間に接続され、スイッチＳ３及びＤ３がＯＮして昇圧用のコンデンサＣ３がＶregライン６及びＶ２ライン７間に接続され、スイッチＳ４及びＤ４がＯＮして昇圧用のコンデンサＣ４がＶregライン６及びＶ３ライン８間に接続される。また、Ｖ３ライン８の安定化用のコンデンサＣ５はＶＤＤライン４及びＶ３ライン８間に接続され、Ｖ２ライン７の安定化用のコンデンサＣ６はＶＤＤライン４及びＶ２ライン７間に接続され、スイッチＡ７がＯＮしてＶregライン５の安定化用のコンデンサＣ７がＶＤＤライン４及びＶregライン５間に接続される。さらに、スイッチＢｒがＯＮして定電圧回路３に電圧が供給され、Ｖregライン５にＶregの電圧が供給される。
【００４７】
状態２において、安定化用のコンデンサＣ７、昇圧用のコンデンサＣ１及びＣ２は、ＶＤＤライン４及びＶregライン５間に接続されるため、Ｖregライン５の電圧に充電されることとなる。
【００４８】
また、昇圧用のコンデンサＣ３は、状態１において蓄積した電荷を、Ｖregライン５を基準にしてＶ２ライン７に放電し、Ｖ２ライン７の電圧をＶregライン５電圧の２倍に押し上げるように働く。昇圧用のコンデンサＣ３が放電した電荷は、安定化用のコンデンサＣ６に充電されるが、安定化用のコンデンサＣ６の静電容量は昇圧用のコンデンサＣ３の静電容量より十分に大きいため、すぐにはＶ２ライン７をＶregライン５の電圧の２倍にすることはできない。
【００４９】
さらに、昇圧用のコンデンサＣ４は、状態１において蓄積した電荷を、Ｖ２ライン７を基準にしてＶ３ライン８に放電し、Ｖ３ライン８の電圧をＶregライン５の電圧の３倍に押し上げるように働く。昇圧用のコンデンサＣ４が放電した電荷は、安定化用のコンデンサＣ５に充電されるが、安定化用のコンデンサＣ５の静電容量は昇圧用のコンデンサＣ４の静電容量より十分に大きいため、すぐにはＶ３ライン８をＶregライン５の電圧の３倍にすることはできない。
【００５０】
制御部３０は、昇圧動作開始後（例えば、図２の時刻Ｔ１後）に、状態１及び状態２を繰り返し実行し、Ｖ２ライン７の電圧がＶregライン５の電圧の２倍となり、Ｖ３ライン８の電圧がＶregライン５の電圧の３倍となるように制御を行う。本例では、昇圧用のコンデンサＣ１及びＣ２のセットと、昇圧用のコンデンサＣ３及びＣ４のセットが、交互に動作するように構成したが、昇圧用のコンデンサのセットを１組だけでも、３組以上あっても良い。
【００５１】
ところで、昇圧回路１において、適切に昇圧が行われるようにするためには、昇圧動作開始前の総電荷量が昇圧動作開始後の総電荷量より小さいことが必要である。なお、昇圧動作開始前の総電荷量は、ＶＳＳ×（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６＋Ｃ７）によって求めることができ、昇圧動作開始後の総電荷量は、Ｖreg×Ｃ７＋Ｖ２×Ｃ６＋Ｖ３×Ｃ５によって求めることができる。さらに、電源２が太陽電池等によって充電される蓄電池の場合には、ＶＳＳは過充電防止電圧に設定されることが必要である。
【００５２】
本例において、ＶＳＳは２．７［Ｖ］、Ｖreg電圧は１．６６［Ｖ］、Ｖ２電圧は３．３２［Ｖ］、Ｖ３電圧は４．９８［Ｖ］に設定した。また、昇圧用のコンデンサＣ１〜Ｃ４の静電容量を０．０６８［μＦ］に、安定化用のコンデンサＣ５及びＣ６の静電容量を０．２２［μＦ］に、安定化用のコンデンサＣ７の静電容量を０．３３［μＦ］に設定した。しかしながら、上記は一例であって、他の適切な値に設定することも可能である。
【００５３】
図６は、昇圧回路の昇圧動作を説明するための図である。
【００５４】
図６において、曲線Ｌ１はＶregライン５の電圧の推移を示し、曲線Ｌ２はＶ２ライン７の電圧の推移を示し、曲線Ｌ３はＶ３ライン８の電圧の推移を示している。また、図６において、曲線Ｌ１１はＶＤＤ電圧からＶregライン５の電圧なるまでの推移の例を示し、曲線Ｌ１２はＶＤＤ電圧からＶ２ライン７の電圧なるまでの推移の例を示し、曲線Ｌ１３はＶＤＤ電圧からＶ３ライン８の電圧なるまでの推移の例を示している。
【００５５】
本発明に係る昇圧回路１では、昇圧動作開始時点（Ｔ１０）から前述した状態１及び状態２を繰り返し実行し、時刻Ｔ１１において、各ラインの電圧が、所望の電圧になるように設計されている。これに対して、ＶＤＤ電圧から昇圧動作が開始された場合には、昇圧動作開始時点（Ｔ１０）から、時刻Ｔ１２までの期間が必要となる。このような差が生じるのは、前述したように、昇圧回路１では、昇圧動作開始前の初期状態において、昇圧用のコンデンサが電源電圧ＶＳＳで充電されていることから、電源電圧を基準に所望の電圧に昇圧または降圧されることから、短時間で所望の電圧への昇圧を行うことが可能となる。
【００５６】
図７は、メモリ性液晶１０を用いたメモリ性液晶表示パネル２０の構成例を示す図である。
【００５７】
メモリ性液晶とは、複数の光学的な状態を有し、電圧を印加しなくても特定の状態を保持し続ける特性を有する液晶を言い、例えば強誘電性液晶やコレステリック液晶が該当する。
【００５８】
液晶パネル２０では、図７に示すように、偏光板１５（透過軸の方向をａ）及び反射型偏光板１６（透過軸の方向をｂ）を配置した。
【００５９】
また、第２の強誘電状態におけるメモリ性液晶１０の分子の長軸方向を透過軸ａ及び透過軸ｂと一致させるように配置した。さらに、第１の強誘電状態の場合の液晶分子の長軸方向を、図７に示されるように、液晶コーンに沿った他の位置とした。
【００６０】
反射型偏光板１６は、ポリエステル樹脂等の多層フィルムから構成され、それぞれ直交する透過軸ｂと反射軸を有し、透過軸に平行な振動面を有する直線偏光を透過し且つ反射軸に平行な振動面を有する直線偏光を反射する機能を有する。
【００６１】
図８は、本発明に係る液晶パネル２０の断面図及び補助光源６０を示す図である。
【００６２】
図８に示されるように、液晶パネル２０は、第１の透明ガラス基板１１ａ、第２の透明ガラス基板１１ｂ、第１の透明ガラス基板１１ａ上に設けられた走査電極（走査線）１３ａ、第２の透明ガラス基板１１ｂ上に設けられた信号電極（信号線）１３ｂ、走査電極１３ａ上に塗布され且つラビング処理された高分子配向膜１４ａ、信号電極１３ｂ上に塗布され且つラビング処理された高分子配向膜１４ｂ、シール部材１２、第１及び第２の透明ガラス基板１１ａ及び１１ｂの間に挟持されシール部材１２によって封入されたメモリ性液晶１０、第１の透明ガラス基板１１ａの外側に設けられた反射型偏光板１６、及び第２の透明ガラス基板１１ｂの外側に設けられた偏光板１５等から構成した。
【００６３】
液晶パネル２０の反射型偏光板１６の下部には、低消費電力と薄さを考慮して、有機ＥＬセルを発光素子として用いたバックライトを補助光源６０として配置した。なお、他の発光素子を用いた補助光源を用いることもできる。
【００６４】
図８では、便宜上５本の走査電極１３ａを示したが、本実施形態では、透明導電膜パターンにより構成した３３本の走査電極１３ａを液晶パネル２０の全体に渡って配置した。また。図８には明記されていないが、本実施形態では、透明導電膜パターンにより構成した３３本の信号電極１３ｂを、走査電極１３ａと直行するように液晶パネル２０の全体に渡って配置した。走査電極１３ａと信号電極１３ｂが交差する各ポイントが、液晶パネル２０の各画素（１０８９画素）となるように構成した。
【００６５】
メモリ性液晶１０としては、クラリアント社製の「Felix 501」を用い、第１及び第２の透明ガラス基板１１ａ及び１１ｂの間に約１．７μｍの厚さで挟持した。
【００６６】
図９は、液晶パネル２０におけるメモリ性液晶１０のスイッチングの一例を示す図である。
【００６７】
図９（ａ）は補助光源６０がＯＦＦしている状態を示し、図９（ｂ）は補助光源６０がＯＮしている状態を示している。また、それぞれのグラフの横軸は液晶パネル２０の走査電極１３ａを基準として、走査電極１３ａと信号電極１３ｂとの間に印加される印加電圧（Ｖ）（即ち、強誘電液晶１０に印加される印加電圧）を示し、縦軸は液晶パネル２０の光透過率を示している。
【００６８】
補助光源６０をＯＦＦした状態（図９（ａ）参照）では、印加電圧の極性を変化させて、メモリ性液晶１０を第１の強誘電状態に転移させた場合（メモリ性液晶１０の分子の長軸方向が、偏光板１５の透過軸ａ及び反射型偏光板１６の透過軸ｂの何れとも一致しない場合）、液晶分子の長軸方向が透過軸ａに対してある角度を持って傾くため、液晶パネル２０に入射した偏光板１５の透過軸ａと平行な振動面を有する光は、メモリ性液晶１０の複屈折性によって、反射型偏光板１６の透過軸ｂとほぼ垂直な振動面を有するようになり、反射型偏光板１６によって反射される（反射状態）。したがって、補助光源６０をＯＦＦした場合、第１の強誘電状態では、液晶パネル２０に入射した光が、反射型偏光板１６で反射されて、液晶パネル２０上では白表示（光透過率大）となる。
【００６９】
また、補助光源６０をＯＦＦした状態では、印加電圧の極性を変化させて、メモリ性液晶１０を第２の強誘電状態に転移させた場合、メモリ性液晶１０の分子の長軸方向が偏光板１５の透過軸ａ及び反射型偏光板１６の透過軸ｂと平行となるため、液晶パネル２０に入射した透過軸ａと平行な振動面を有する光は、液晶パネル２０を透過して（透過状態）、補助光源６０の表面から反射される。補助光源６０の表面は通常暗い青色等であるので、したがって、補助光源６０をＯＦＦした場合、第２の強誘電状態では、液晶パネル２０に入射した光が、補助光源６０の表面で反射されて、液晶パネル２０上では黒表示（光透過率小）となる。
【００７０】
このように、補助光源６０をＯＦＦした状態（図９（ａ）参照）では、メモリ性液晶１０に印加される電圧を（光透過率が増加し始める電圧値をＶａを越えて）増加させて、光透過率の増加が飽和する電圧値をＶｂ（正の閾値）以上とすると、その後電圧を印加せずとも（即ち、０Ｖ印加）強誘電液晶は第１の強誘電性状態を保持し、白表示を続けることとなる。同様に、メモリ性液晶１０に印加される電圧を（光透過率が減少し始める電圧値をＶｃを越えて）減少させて、光透過率の減少が飽和する電圧値をＶｄ（負の閾値）以下とすると、その後電圧を印加せずとも（即ち、０Ｖ印加）強誘電液晶は第２の強誘電性状態を保持し、黒表示を続けることとなる。なお、一方の強誘電状態から他方の強誘電状態に転移することを極性反転と言う。
【００７１】
補助光源６０をＯＮした状態（図９（ｂ）参照）では、印加電圧の極性を変化させて、メモリ性液晶１０を第１の強誘電状態に転移させた場合（メモリ性液晶１０の分子の長軸方向が、偏光板１５の透過軸ａ及び反射型偏光板１６の透過軸ｂの何れとも一致しない場合）、液晶分子の長軸方向が透過軸ａに対してある角度を持って傾くため、補助光源６０から液晶パネル２０に入射した反射型偏光板１６の透過軸ｂと平行な振動面を有する光は、メモリ性液晶１０の複屈折性によって、偏光板１５の透過軸ａとほぼ垂直な振動面を有するようになり、偏光板１５によって吸収される。したがって、補助光源６０をＯＮした場合、第１の強誘電状態では、補助光源６０からの光は、偏光板１５で吸収されて、液晶パネル２０上では黒表示（光透過率小）となる。
【００７２】
また、補助光源６０をＯＮした状態では、印加電圧の極性を変化させて、メモリ性液晶１０を第２の強誘電状態に転移させた場合、メモリ性液晶１０の分子の長軸方向が偏光板１５の透過軸ａ及び反射型偏光板１６の透過軸ｂと平行となるため、補助光源６０から液晶パネル２０に入射した透過軸ｂと平行な振動面を有する光は、液晶パネル２０を透過する（透過状態）。したがって、補助光源６０をＯＮした場合、第２の強誘電状態では、補助光源６０から液晶パネル２０に入射した光が、液晶パネル２０上で観測されて、液晶パネル２０上では白表示（光透過率大）となる。
【００７３】
このように、補助光源６０をＯＮした状態（図９（ｂ）参照）では、メモリ性液晶１０に印加される電圧を（光透過率が増加し始める電圧値をＶａを越えて）増加させて、光透過率の増加が飽和する電圧値をＶｂ（正の閾値）以上とすると、その後電圧を印加せずとも（即ち、０Ｖ印加）強誘電液晶は第１の強誘電性状態を保持し、黒表示を続けることとなる。同様に、メモリ性液晶１０に印加される電圧を（光透過率が減少し始める電圧値をＶｃを越えて）減少させて、光透過率の減少が飽和する電圧値をＶｄ（負の閾値）以下とすると、その後電圧を印加せずとも（即ち、０Ｖ印加）強誘電液晶は第２の強誘電性状態を保持し、白表示を続けることとなる。
【００７４】
図１０は、液晶表示装置１００の概略ブロック構成図を示す図である。
【００７５】
液晶表示装置１００は、昇圧回路１、液晶パネル２０、液晶パネル２０の表示を制御するための表示制御部２１、各走査電極（走査線）１３ａに電圧波形を印加するための走査駆動電圧波形発生回路２２、各信号電極（信号線）１３ｂに電圧波形を印加するための信号駆動電圧波形発生回路２３、液晶表示装置１００の全体制御を行うための制御部３０、時計動作を行うためのモータ等から構成される時計部３１、ＲＡＭ３２、ＲＯＭ３３、液晶パネルの反射型偏光板１６側に配置された補助光源６０、及び補助光源のＯＮ／ＯＦＦを制御するための補助光源制御部６１等から構成される。
【００７６】
制御部３０は、ＲＯＭ３３に予め記憶されたプログラムに従い、前述した昇圧回路１を制御し、制御部３０において計時した時刻情報等を用いて表示データを作成し、表示データに基づいて液晶パネル２０に時刻情報等表示されるように、表示制御部２１を制御する。
【００７７】
また、ユーザは、液晶表示装置１００の周囲が暗い場合等に、補助光源スイッチ６２をＯＮすると、制御部２１は、補助光源６１を制御して補助光源６０をＯＮさせるように制御を行う。なお、液晶表示装置１００は、腕時計の形状に構成したが、これに限定されるものではない。
【００７８】
図１１は、液晶パネル２０の一部の画素（３×３）を示した図である。
【００７９】
図１１では、３３本の走査線１３ａの内の３本のＸ１〜Ｘ３と、３３本の信号線１３ｂの内の３本のＹ１〜Ｙ３から構成される９個の画素（１，１）〜（３，３）を示す。
【００８０】
図１２は、図７に示す９個の画素の全てを書き換える場合（全体表示処理）に供給する駆動電圧波形の一例を示す図である。
【００８１】
図１２は、補助電源ＯＦＦの状態（図９（ａ）参照）を示している。また、図１２（ａ）〜図１２（ｆ）は、各走査線Ｘ１〜Ｘ３及び信号線Ｙ１〜Ｙ３へのリセット期間ＲＳとそれに引き続く３つの選択期間ｆ１〜ｆ３を含む１フレーム期間Ｆにおける印加電圧波形を示している。縦軸は昇圧回路１から供給される電圧（Ｖ）であり、横軸は時間（ｔ）を示す。
【００８２】
リセット期間ＲＳは、第１の期間ＲＳ１と第２の期間ＲＳ２から構成される。第１の期間ＲＳ１では、各走査線Ｘ１〜Ｘ３にはＶ３（例えば、−５Ｖ）が印加され、各信号線Ｙ１〜Ｙ３にはＶＤＤ（例えば、０Ｖ）が印加されるので、各画素の液晶には電位差Ｖ３（＜Ｖｄ）が発生し、各画素は第２の強誘電状態に反転されて黒表示となる。また、第２の期間ＲＳ２では、各走査線Ｘ１〜Ｘ３にはＶＤＤ（例えば、０Ｖ）が印加され、各信号線Ｙ１〜Ｙ３にはＶ３（例えば、−５Ｖ）が印加されるので、各画素の液晶には電位差−Ｖ３（＞Ｖｂ）が発生し、各画素は第１の強誘電状態に反転されて白表示となる。このように、リセット期間ＲＳでは一旦全ての画素が黒表示及び白表示をするように駆動されて、それ以前の履歴が消去される。
【００８３】
次の第１選択期間ｆ１は、第１の期間ｆ１１と第２の期間ｆ１２から構成される。
【００８４】
第１の期間ｆ１１では、走査線Ｘ１にはＶＤＤが印加され、走査線Ｘ２及びＸ３にはＶregが印加される。即ち、走査線Ｘ１が選択され、走査線Ｘ１のライン上の画素（１，１）、（１，２）及び（１，３）についての画素の書き換えが行われる。この時、信号線Ｙ１及びＹ２にはＶ３が印加されるので、画素（１，１）及び（１，２）には電位差Ｖ３（＜Ｖｄ）が発生し、第２の強誘電状態に反転されて黒表示となる。また、信号線Ｙ３にはＶregが印加されるので、画素（１，３）には電位差Ｖ２（＞Ｖｄ）が発生し、誘電状態は反転せず白表示のままである。
【００８５】
第２の期間ｆ１２では、走査線Ｘ１にはＶ３が印加され、信号線Ｙ１及びＹ２にはＶＤＤが印加されるので、画素（１，１）及び（１，２）には電位差Ｖ３（＜Ｖｄ）が発生し、第２の強誘電状態が維持されて黒表示となる。また、信号線Ｙ３にはＶ２が印加されるので、画素（１，３）には電位差Ｖ２（＞Ｖｄ）が発生し、第１の強誘電状態が維持されて白表示のままである。
【００８６】
第２選択期間ｆ２では、同様に、走査線Ｘ２が選択され、走査線Ｘ２のライン上の画素（２，１）、（２，２）及び（２，３）についての画素の書き換えが行われる。この時、信号線Ｙ１にはＶ３が印加されるので、画素（２，１）には電位差Ｖ３（＜Ｖｄ）が発生し、第２の強誘電状態に反転されて黒表示となる。また、信号線Ｙ２及びＹ３にはＶregが印加されるので、画素（２，２）及び（２，３）には電位差Ｖ２（＞Ｖｄ）が発生し、誘電状態は反転せず白表示のままである。
【００８７】
第２選択期間ｆ３では、同様に、走査線Ｘ３が選択され、走査線Ｘ３のライン上の画素（３，１）、（３，２）及び（３，３）についての画素の書き換えが行われる。この時、信号線Ｙ３にはＶ３が印加されるので、画素（３，３）には電位差Ｖ３（＜Ｖｄ）が発生し、第２の強誘電状態に反転されて黒表示となる。また、信号線Ｙ１及びＹ１にはＶregが印加されるので、画素（３，１）及び（３，２）には電位差Ｖ２（＞Ｖｄ）が発生し、誘電状態は反転せず白表示のままである。
【００８８】
図１３は、図１２に示す駆動電圧波形を印加した場合の表示状況を示す図である。
【００８９】
図１３に示すように、画素（１，１）、（１，２）、（２，１）及び（３，３）の４つの画素が黒表示となる。
【００９０】
図１２及び図１３では３×３画素について示したが、液晶パネル２０は３３×３３画素であるので、全体表示処理の場合、３３本の走査線１３ａを順次選択して全ての画素の書き換えが完了する。即ち、液晶パネル２０の１フレーム期間Ｆは、リセット期間ＲＳと３３の選択期間ｆ１〜ｆ３３から構成されることとなる。図１２に示す１つの動作を液晶に行わせるための印加パルス幅を「ｗ（μｓ）」とすると、液晶パネル２０において全体表示処理を行うためには、（１＋３３）×２×ｗ＝６８×ｗ（μｓ）だけの時間が必要となる。なお、リセット期間ＲＳでは、表示全体を完全に白表示又は黒表示にする必要があるので、リセット期間ＲＳに対応する印加パルス幅は１以上の値をとる。また、ｗは、後述するように、液晶パネル２０の周囲温度や印加電圧によって変動する。
【００９１】
このように、リセット動作を行うリセット期間ＲＳでは、全ての画素をリセットするために全ての走査線及び信号線に電圧が印加されるが、１フレーム期間内のリセット期間以外の期間（作画期間）では、書き換えが必要な画素に対応する走査線及び信号線に電圧が印加される。
【００９２】
図１４は、充電動作と表示動作との関係を示した図である。
【００９３】
図１４（ａ）は充電動作を示し、「Ｈ」が状態１を、「Ｌ」が状態２を示している。図１４（ｂ）は表示動作を示し、「Ｈ」が表示動作期間を、「Ｌ」が非表示動作期間を示している。
【００９４】
図１４において、時刻Ｔ２０〜Ｔ２１は、図２における時刻Ｔ０〜Ｔ１の初期状態に相当し、この期間に昇圧回路１はコンデンサＣ１〜Ｃ７を電源電圧ＶＳＳで充電する。また、時刻Ｔ２１〜Ｔ２２は待機中の期間であって、この期間に昇圧回路１は昇圧動作を開始して各電圧ラインが所定の電圧となるように、状態１と状態２の動作を繰り返し実行する。
【００９５】
時刻Ｔ２２〜Ｔ２３は休止期間であって、図１２のＲＳ１〜ＲＳ２間、ｆ１１〜ｆ１２間に相当し、全ての走査線１３ａ及び全て信号線１３ｂをＶＤＤ（ＧＮＤ）電位として、印加電荷量を極力小さくしている。また、休止期間では、昇圧回路１は状態１に設定されている。
【００９６】
時刻Ｔ２３〜Ｔ２４は、先の休止期間直後に相当し、作画動作（リセットを含む）のための充電を行う期間である。先の休止期間で電荷を放電したため、新たに作画を行うにあたり、電荷の消費量が多いので、この期間に最も電荷供給量が必要とされる。昇圧回路１は、休止期間直後のこの充電期間中において、状態２と状態１を繰り返し実行し、十分な電荷が供給されるように動作する。
【００９７】
時刻Ｔ２４〜Ｔ２５は、画素の状態保持に必要な電荷のみを供給すればよい。したがって、この期間では、リセット期間と比較して、多くの電荷供給量を必要としないので、昇圧回路１は、状態２と状態１とを繰り返し実行する周期が遅くなるように制御部３０によって制御される。このように、昇圧回路１が、表示状況（充電動作又は保持動作）に応じて制御部３０によって制御されることによって、必要な期間に必要な電荷が供給できるようになり、トータルとして電力消費量を低く抑えることが可能となる。以降は、この休止／充電／保持動作を繰り返し実行する。
【００９８】
このように、充電状態は、表示周期（休止期間、充電期間及び保持期間）と一致して動作する。即ち、昇圧回路１では、休止期間において、昇圧に用いられる汲み上げ用コンデンサＣ１〜Ｃ４の充電状態が状態１となるように、同期が取られている。また、最も電荷の移動が激しい期間が作画開始時の充電期間であることから、休止期間直後の充電期間では、昇圧動作（状態１及び状態２の繰り返し）を頻繁に行い、一定期間経った後に、昇圧動作周期が遅くなる又は停止するように制御している。なお、昇圧動作が停止される場合には、充分に充電されるので、昇圧回路１は、状態１に設定されることが好ましい。
【図面の簡単な説明】
【００９９】
【図１】本発明に係る昇圧回路の概要を示した回路図である。
【図２】昇圧回路１のスイッチにおける開閉タイミングを示した図である。
【図３】初期状態における昇圧回路１の動作を説明するための図である。
【図４】状態１における昇圧回路１の動作を説明するための図である。
【図５】状態２における昇圧回路１の動作を説明するための図である。
【図６】昇圧回路の昇圧動作を説明するための図である。
【図７】メモリ性液晶１０を用いたメモリ性液晶表示パネル２０の構成例を示す図である。
【図８】本発明に係る液晶パネル２０の断面図及び補助光源６０を示す図である。
【図９】液晶パネル２０におけるメモリ性液晶１０のスイッチングの一例を示す図である。
【図１０】液晶表示装置１００の概略ブロック構成図を示す図である。
【図１１】液晶パネル２０の一部の画素（３×３）を示した図である。
【図１２】携帯電話の認証ブロックにおける処理フローを示した図である。
【図１３】図１２に示す駆動電圧波形を印加した場合の表示状況を示す図である。
【図１４】充電動作と表示動作との関係を示した図である。
【符号の説明】
【０１００】
１    昇圧回路
２    電源
３    定電圧回路
４    ＶＤＤライン
５    Ｖregライン
６    ＶＳＳ
７    Ｖ２
８    Ｖ３
１０    メモリ性液晶
２０    液晶パネル
３０    制御部
【図１】
2007267539.tif 000003
【図２】
2007267539.tif 000004
【図３】
2007267539.tif 000005
【図４】
2007267539.tif 000006
【図５】
2007267539.tif 000007
【図６】
2007267539.tif 000008
【図７】
2007267539.tif 000009
【図８】
2007267539.tif 000010
【図９】
2007267539.tif 000011
【図１０】
2007267539.tif 000012
【図１１】
2007267539.tif 000013
【図１２】
2007267539.tif 000014
【図１３】
2007267539.tif 000015
【図１４】
2007267539.tif 000016