(57)【要約】【課題】精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供する。【解決手段】基板上にゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタ素子の製造方法において、ゲート絶縁層を形成する工程の後に、ゲート絶縁層の一部を、圧接部材をゲート絶縁層に接触させることにより、変形あるいは変質させる工程と、を含むことを特徴とする薄膜トランジスタの製造方法。【選択図】図３
2007250842.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタの製造方法において、
前記ゲート絶縁層を形成する工程の後に、
圧接部材を前記ゲート絶縁層に接触させることにより、前記ゲート絶縁層の一部を変形あるいは変質させる工程を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記ゲート絶縁層の一部を変形あるいは変質させる工程において、
圧接部材を加熱することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ゲート絶縁層上の変形あるいは変質させた部分に、半導体層を形成する工程を含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記半導体層をドット塗布法にて塗布することを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記半導体層を面状塗布法にて塗布した後、スキージを用いて前記半導体層の不要部分を除去することを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項６】
前記ゲート絶縁層上の変形あるいは変質させた部分に、導電層を形成する工程を含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項７】
前記導電層をドット塗布法にて塗布することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記導電層を面状塗布法にて塗布した後、スキージを用いて前記導電層の不要部分を除去することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項９】
前記基板上に複数の前記薄膜トランジスタを作成する場合において、
前記圧接部材は、
前記基板を所定の距離移動させる送り方向に対し直角に、列状に配列されていることを特徴とする請求項１乃至８の何れか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記圧接部材のゲート絶縁層と接触する部分はシリコンゴムで構成されていることを特徴とする請求項１乃至９の何れか一項に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記基板の上に前記ゲート電極、前記ゲート絶縁層の順に積層されている前記薄膜トランジスタの製造方法において、
前記圧接部材のゲート絶縁層と接触する部分に計測電極を設け、前記ゲート電極と前記計測電極間の静電容量を計測することを特徴とする請求項１乃至９の何れか一項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記ゲート電極と前記計測電極間の静電容量を計測した結果に基づいて、前記圧接部材により変形する前記ゲート絶縁層の厚みを制御することを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。またさらに情報化の進展に伴い、従来紙媒体で提供されていた情報が電子化されて提供される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある。
【０００３】
一般に平板型のディスプレイ装置においては液晶、有機ＥＬ、電気泳動などを利用した素子を用いて表示媒体を形成している。またこうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子として薄膜トランジスタ（ＴＦＴ）により構成されたアクティブ駆動素子を用いる技術が主流になっている。
【０００４】
ここでＴＦＴ素子は、通常、ガラス基板上に、主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）などの半導体薄膜や、ソース、ドレイン、ゲート電極などの金属薄膜を基板上に順次形成していくことで製造される。このＴＦＴを用いるフラットパネルディスプレイの製造には通常、ＣＶＤ、スパッタリングなどの真空系設備や高温処理工程を要する薄膜形成工程に加え、精度の高いフォトリソグラフィ法工程が必要とされ、設備コスト、ランニングコストの負荷が非常に大きい。さらに、近年のディスプレイの大画面化のニーズに伴い、それらのコストは非常に膨大なものとなっている。
【０００５】
近年、従来のＴＦＴ素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（例えば、特許文献１、非特許文献１参照）。この有機ＴＦＴ素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂基板を用いることができ、さらに、樹脂フィルムを基板として用いたフレキシブルなディスプレイが実現できると言われている（例えば、非特許文献２参照）。また、大気圧下で、印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイが実現できる可能性がある。
【０００６】
しかしながら、印刷や塗布などのウェットプロセスで製造では、パターンニングの精度が悪く、有機ＴＦＴ素子の性能ばらつきが大きくなりやすいという問題がある。
【０００７】
パターンニングの精度を改善する方法として、自己組織化単分子膜を絶縁膜表面のゲート電極投影領域に選択的に且つ高精細に配置させ、有機半導体膜の配向秩序を、ゲート電極投影領域外の光照射部分では向上せず、ゲート電極投影領域内のみ選択的に向上させる方法が提案されている（例えば、特許文献２参照）。
【０００８】
また、絶縁膜に光照射すると、光の当たった箇所の表面状態が変化し、表面エネルギーの潜像が形成される。露光済みの絶縁膜上に塗布材料を塗布すると、表面エネルギーに応じて塗布材料が弾かれたり、馴染んだりする性質を利用して、塗布材料が所望のパターンになるように、あらかじめ下地に表面エネルギーの潜像を形成しておく方法が提案されている（例えば、非特許文献３参照）。
【０００９】
これらの方法では、いずれも光照射が必要である。光照射を行うと、有機材料などで構成されてい基板や絶縁膜が劣化し、有機ＴＦＴ素子の信頼性が劣化する、という問題がある。
【００１０】
光照射を行わないパターンニング方法として、物理的に絶縁膜などを切断して、所望のパターンを得る方法が提案されている（例えば、特許文献３参照）。
【特許文献１】特開平１０−１９０００１号公報
【特許文献２】特開２００５−７９５６０号公報
【特許文献３】特表２００４−５１７７３７号公報
【非特許文献１】Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌ誌  ２００２年  第２号  ９９頁（レビュー）
【非特許文献２】ＳＩＤ‘０  Ｄｉｇｅｓｔ  Ｐ５７
【非特許文献３】ＡＭ−ＬＣＤ０４  Ｄｉｇｅｓｔ  ｏｆ  ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒ  Ｐ３７
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特表文献１で開示されている方法では、膜を切断する際に細かい切りくずが発生し、製造工程において歩留まりが低下するという課題がある。
【００１２】
本発明は、上記課題に鑑みてなされたものであって、光照射による劣化を生じることなく、精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
１．
基板の上に少なくともゲート電極、ゲート絶縁層、半導体層、ソース電極及びドレイン電極を有する薄膜トランジスタの製造方法において、
前記ゲート絶縁層を形成する工程の後に、
圧接部材を前記ゲート絶縁層に接触させることにより、前記ゲート絶縁層の一部を変形あるいは変質させる工程を含むことを特徴とする薄膜トランジスタの製造方法。
【００１４】
２．
前記ゲート絶縁層の一部を変形あるいは変質させる工程において、
圧接部材を加熱することを特徴とする１に記載の薄膜トランジスタの製造方法。
【００１５】
３．
前記ゲート絶縁層上の変形あるいは変質させた部分に、半導体層を形成する工程を含むことを特徴とする１に記載の薄膜トランジスタの製造方法。
【００１６】
４．
前記半導体層をドット塗布法にて塗布することを特徴とする３に記載の薄膜トランジスタの製造方法。
【００１７】
５．
前記半導体層を面状塗布法にて塗布した後、スキージを用いて前記半導体層の不要部分を除去することを特徴とする３に記載の薄膜トランジスタの製造方法。
【００１８】
６．
前記ゲート絶縁層上の変形あるいは変質させた部分に、導電層を形成する工程を含むことを特徴とする１に記載の薄膜トランジスタの製造方法。
【００１９】
７．
前記導電層をドット塗布法にて塗布することを特徴とする６に記載の薄膜トランジスタの製造方法。
【００２０】
８．
前記導電層を面状塗布法にて塗布した後、スキージを用いて前記導電層の不要部分を除去することを特徴とする６に記載の薄膜トランジスタの製造方法。
【００２１】
９．
前記基板上に複数の前記薄膜トランジスタを作成する場合において、
前記圧接部材は、
前記基板を所定の距離移動させる送り方向に対し直角に、列状に配列されていることを特徴とする１乃至８の何れか１項に記載の薄膜トランジスタの製造方法。
【００２２】
１０．
前記圧接部材のゲート絶縁層と接触する部分はシリコンゴムで構成されていることを特徴とする１乃至９の何れか一項に記載の薄膜トランジスタの製造方法。
【００２３】
１１．
前記基板の上に前記ゲート電極、前記ゲート絶縁層の順に積層されている前記薄膜トランジスタの製造方法において、
前記圧接部材のゲート絶縁層と接触する部分に計測電極を設け、前記ゲート電極と前記計測電極間の静電容量を計測することを特徴とする１乃至９の何れか一項に記載の薄膜トランジスタの製造方法。
【００２４】
１２．
前記ゲート電極と前記計測電極間の静電容量を計測した結果に基づいて、前記圧接部材により変形する前記ゲート絶縁層の厚みを制御することを特徴とする１１に記載の薄膜トランジスタの製造方法。
【発明の効果】
【００２５】
本発明によれば、精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供できる。
【発明を実施するための最良の形態】
【００２６】
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
【００２７】
本発明の製造方法によって得られる有機薄膜トランジスタ（以下有機ＴＦＴと記す。）は、基板上にゲート電極を有し、ゲート絶縁層を介して有機半導体層と接するソース電極とドレイン電極を有するボトムゲート型と、基板上に有機半導体層に接したソース電極とドレイン電極を有し、その上にゲート絶縁層を介してゲート電極を有するトップゲート型に大別される。ボトムゲート型とトップゲート型の具体的な素子の層構成の１例を図１、図２に示す。
【００２８】
図１は本発明に係わるボトムゲート型有機薄膜トランジスタ（以下ボトムゲート型有機ＴＦＴと記す。）の層構成の一例を示す断面図である。
【００２９】
基板１上にゲート電極７が設けられ、上層のゲート絶縁層８上の凹部には、有機半導体層２が形成されている。ゲート絶縁層８上には、有機半導体層２に接するように、ソース電極３とドレイン電極４が形成されている。
【００３０】
図２は本発明に係わるトップゲート型有機薄膜トランジスタ（以下トップゲート型有機ＴＦＴと記す。）の層構成の一例を示す断面図である。
【００３１】
基板１上に有機半導体層２と有機半導体層２に接合するソース電極３及びドレイン電極４が形成されている。さらに上層のゲート絶縁層８上の凹部には、ゲート電極７が設けられている。
【００３２】
図３は本発明に係わるボトムゲート型有機ＴＦＴの製造方法の第１の実施形態を説明する説明図である。図３（ｘ）〜図３（ｄ）は、基板１上に形成された有機ＴＦＴのチャネル部の断面を示している。図３を用いて、ゲート絶縁層８を変形させて凹部を設け、該凹部に有機半導体層２を形成する製造方法について順を追って説明する。
【００３３】
最初に、前工程について図３（ｘ）を用いて説明する。
【００３４】
導電性薄膜が形成された基板１上に感光性レジストを塗布後、形成しようとするゲート電極に対応したパターンを有するフォトマスクを介して露光、現像して、電極パターンのレジスト層を形成する。次に、基板１にエッチングを行って、ゲート電極７を形成する。
【００３５】
基板１としては特に材料を限定されないが、ＰＥＮ、ＰＥＳ、ＰＣ、ＴＡＣなどのフィルム基板が望ましい。導電性薄膜は、例えば、蒸着やスパッタリング、ＣＶＤ法等の方法を用いて、基板１上に導電性薄膜としてＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ａｇなどの低抵抗金属材料やこれら金属の積層構造、また、金属薄膜の耐熱性向上、支持基板１への密着性向上、欠陥防止のために他の材料のドーピングしたものを用いることができる。また、ＩＴＯ、ＩＺＯ、ＳｎＯ、ＺｎＯなどの透明電極を用いることもできる。
【００３６】
次に、工程Ｓ１〜Ｓ４を説明する。
Ｓ１・・・・・ゲート絶縁層８を形成する工程
Ｓ２・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程
Ｓ３・・・・・有機半導体層２を形成する工程
Ｓ４・・・・・ソース電極３、ドレイン電極４を形成する工程
以下、各工程について順に説明する。
【００３７】
Ｓ１・・・・・ゲート絶縁層８を形成する工程。
【００３８】
図３（ａ）に示すように、ゲート絶縁層８を形成する。
【００３９】
ゲート絶縁層８は、例えばスピンコート法で形成する。ゲート絶縁層８としては、特にフレキシブル性を確保するためには、アクリル系、ウレタン系、エポキシ系、ポリイミド系などの樹脂が望ましい。樹脂には、熱可塑性樹脂と熱硬化性樹脂があるが、いずれも用いることができる。一方、無機膜の絶縁膜などは、フレキシブル性に乏しく、また加工しにくいので、適さない。
【００４０】
Ｓ２・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程
図３（ｂ）に示すように、圧接部材４０をゲート絶縁層８に接触させて、ゲート絶縁層８の一部を変形あるいは変質させる。
【００４１】
圧接部材４０は、図３には図示せぬ駆動手段により図３（ｂ）の矢印方向に駆動され、ゲート絶縁層８に接触する。図３（ｂ）では、ゲート絶縁層８の圧接部材４０により圧接されたゲート絶縁層凹部８ａの部分の厚みが薄くなり、凹状になっている状態を図示している。後の工程で説明するように、ゲート絶縁層凹部８ａを設けることにより、液状の半導体材料をゲート絶縁層凹部８ａに塗布すれば、精度の高いパターン形状の有機半導体層２を形成できる。
【００４２】
図５は本工程に用いる製造装置の一例を説明する説明図である。基板１上に３×５の計１５の有機ＴＦＴを形成する例を示している。図５（ａ）は列状に配列された圧接部材４０を用いた場合、図５（ｂ）はローラ６２上に配列された圧接部材４０を用いた場合を説明する説明図である。
【００４３】
最初に図５（ａ）を用いて列状に配列された圧接部材４０を用いた場合について説明する。
【００４４】
図５（ａ）は、ステップＳ１の工程を終えた基板１が矢印Ｘ方向に送られている状態を示している。圧接部材４０ａ、４０ｂ、４０ｃは列状に配列されている。内部にＣＰＵを有する制御装置６０は、圧接部材駆動部６１を制御し、圧接部材４０ａ、４０ｂ、４０ｃ矢印Ｘで示すように、基板１に対して垂直方向に駆動する。
【００４５】
また、制御装置６０は、図示せぬ基板１の送り装置を制御する。制御装置６０は、基板１を所定量送ると一旦停止させる。次に、制御装置６０は、圧接部材駆動部６１を圧接部材４０ａ、４０ｂ、４０ｃを所定量基板１の方向に移動させて圧接し、ゲート絶縁層凹部８ａを形成する。
【００４６】
ゲート絶縁層凹部８ａが形成された後、制御装置６０の制御により、圧接部材駆動部６１は圧接部材４０ａ、４０ｂ、４０ｃを上昇させ、基板１の送り装置は所定量基板１を送る。
【００４７】
このようにして、ゲート絶縁層８の表面に３×５のゲート絶縁層凹部８ａが形成される。
【００４８】
図５（ｂ）も、ステップＳ１の工程を終えた基板１が矢印Ｘ方向に送られている状態を示している。圧接部材４０ａ、４０ｂ、４０ｃはローラー６２上に配列され、制御装置６０の制御により、圧接部材駆動部６１は基板１の送りと同期して回転する。圧接部材４０ａ、４０ｂ、４０ｃは、ゲート絶縁層８に圧接するような位置に配置されているので、ローラー６２が回転するとゲート絶縁層凹部８ａが形成される。
【００４９】
このようにして、ゲート絶縁層８の表面に３×５のゲート絶縁層凹部８ａが形成される。
【００５０】
圧接部材４０は特に素材や形状を限定されるものではないが、圧接部材４０のゲート絶縁層８に接触する部分は、鉄、アルミ、銀などの金属を用いることが望ましい。圧接部材４０が圧接する力量は、圧力が１×１０5Ｎ／ｍ2〜１×１０9Ｎ／ｍ程度が好適範囲である。この範囲より圧力が低すぎると、所望の変形を得ることが出来ない。一方、圧力が高すぎると、絶縁膜あるいは基板の破損が発生してしまう。
【００５１】
また、ゲート絶縁層８の材料が熱可塑性樹脂の場合は、圧接部材４０をヒータなどで加熱して圧接すると、熱により樹脂が柔らかくなり、容易に変形させることができる。例えば、常温では、１×１０8Ｎ／ｍ2程度の加圧が必要であるものが、１００℃に加熱すると、１×１０6Ｎ／ｍ2程度の軽い加圧で変形させることが出来るようになる
ゲート絶縁層８に用いる熱可塑性樹脂の例として、ポリアミック酸などを用いることができる。ポリアミック酸は加熱するとポリイミドに変化するので、加熱された部分が収縮し、容易に変形させることができる。
【００５２】
熱硬化性樹脂の場合は、圧接部材４０を加熱せず、圧力により変形させる。なお、熱可塑性樹脂の場合においても、圧接部材４０を加熱せずに圧接しても良い。
【００５３】
Ｓ３・・・・・有機半導体層２を形成する工程。
【００５４】
図３（ｃ）に示すように、圧接部材４０によりゲート絶縁層８の一部を変形あるいは変質させた部分に、既知の塗布方法、例えばドット塗布法や面状塗布法にて有機半導体材料をパターン塗布する。
【００５５】
図７は本発明に係わる塗布法を説明する説明図である。基板１上に３×５の計１５の有機ＴＦＴを形成する例を示している。図７（ａ）はドット塗布法、図７（ｂ）は面状塗布法を説明する説明図である。
【００５６】
最初に図７（ａ）を用いてドット塗布法について説明する
図７（ａ）はステップＳ２のゲート絶縁層８の一部を変形あるいは変質させる工程を終えた基板１が矢印Ｘ方向に送られている状態を示している。ゲート絶縁層８の表面には３×５のゲート絶縁層凹部８ａが設けられている。
【００５７】
５３は、基板１の送り方向と直角方向に設けられたドット塗布法に用いるヘッドアレイ５３であり、ヘッドアレイ５３には例えば３つの吐出ヘッド５３ａ、５３ｂ、５３ｃが配列されている。吐出ヘッド５３ａ、５３ｂ、５３ｃからは図７（ａ）の矢印に示すように、直下の対応する位置に送られてきたゲート絶縁層凹部８ａａに所定のタイミングで吐出ヘッド５３ａ、５３ｂ、５３ｃから液状の半導体材料を滴下する。ドット塗布法にはインクジェット法やディスペンサー法などがあるが何れを用いても良い。
【００５８】
図７（ａ）に図示するゲート絶縁層凹部８ａｂは、ゲート絶縁層凹部８ａａに半導体材料が滴下され、ゲート絶縁層凹部８ａｂが半導体材料で充填され、有機半導体層２が形成された状態を示している。このように、所望の形状に高精度で有機半導体層２を形成できる。
【００５９】
次に図７（ｂ）を用いて面状塗布法について説明する
図７（ｂ）もステップＳ２のゲート絶縁層８の一部を変形あるいは変質させる工程を終えた基板１が矢印Ｘ方向に送られている状態を示している。ゲート絶縁層８の表面には３×５のゲート絶縁層凹部８ａが設けられている。
【００６０】
５２は、基板１の送り方向と直角方向に設けられた面状塗布法に用いる面状塗布機５２であり、面状塗布機５２から図７（ｂ）に示すように基板１の送り方向と直角方向に液状の半導体材料が吐出される。面状塗布機５２の直下に、基板１が送られてくると、面状塗布機５２から吐出される半導体材料が、基板１の表面に塗布される。
【００６１】
スキージ５１は基板１の表面に当接するように配置され、基板１が送られてくると基板１の表面に塗布されている不要な半導体材料を掻き分けて除去する。このようにして、図７（ｂ）に図示するように、ゲート絶縁層凹部８ａｂに半導体材料が充填され、有機半導体層２を形成することができる。このように、所望の形状に高精度で有機半導体層２を形成できる。
【００６２】
有機半導体材料は、その材料について問わない。有機高分子材料はもちろんのこと、ペンタセンなどの低分子材料も使用可能である。
【００６３】
塗布できる材料の代表例としては、ポリ（３−ヘキシルチオフェン）などのポリチオフェン類、チオフェンの６量体を基本に側鎖を有するオリゴチオフェンなどの芳香族オリゴマー類、ペンタセンに置換基を持たせ溶解性を高めたペンタセン類、フルオレンとバイチオフェンとの共重合体（Ｆ８Ｔ２）、ポリチエニレンビニレンまたはフタロシアニンなどのいかなる可溶性の半導体でも使用できる。特にペンタセン類には６、１３−ビストリイソプロピルシリルエチニルペンタセン、６、１３−ビストリエチルシリルエチニルペンタセンを含むシリルエチニルペンタセンがある。これは特許文献として、米国特許６，６９０，０２９号明細書、非特許文献として、Ｊ．ＡＭ．ＣＨＥＭ．誌  ２００５年  １２７号  ４９８６頁−４９８７頁に開示されている半導体材料であり、ペンタセンに２つの置換基を設け、分子間の相互作用を制御し、高移動度を実現している材料である。
【００６４】
Ｓ４・・・・・ソース電極３、ドレイン電極４を形成する工程
図３（ｄ）に示すように、ソース電極３、ドレイン電極４を形成する。ソース電極３、ドレイン電極４は、例えば、金をスパッタにより成膜することにより形成する。なお、ここでは金を例示したが、特に金に材料を限定されることなく、白金、銀、銅、アルミニウム等種々の材料を用いることができる。または、塗布材料としてＰＥＤＯＴ／ＰＳＳに代表される導電性有機材料、金属ナノ粒子を分散させた塗布材料を用いることもできる。
【００６５】
このように、圧接部材４０を接触させて形成したゲート絶縁層凹部８ａに有機半導体材料を塗布して有機半導体層２を形成するので、有機半導体層２を劣化させることもないし、また製造工程で切りくず等発生することも無い。したがって、信頼性の高い有機ＴＦＴを製造することができる。また、圧接部材４０の先端形状により決定される形状に精度良くパターンニングすることが可能になる。
【００６６】
なお、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。
【００６７】
次に、ゲート絶縁層８の一部を変質させ、該変質部に有機半導体層２を形成する製造方法について図４を用いて説明する。
【００６８】
図４は本発明に係わるボトムゲート型有機ＴＦＴの製造方法の第２の実施形態を説明する説明図である。図４（ａ）〜図４（ｃ）は、基板１上に形成された有機ＴＦＴのチャネル部の断面を示している。
【００６９】
ステップＳ１のゲート絶縁層８を形成する工程までは図３と同じであるので、ステップＳ２のゲート絶縁層８の一部を変形あるいは変質させる工程から説明する。
【００７０】
Ｓ２・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程。
【００７１】
図４（ａ）は圧接部材４０をゲート絶縁層８の厚みを変えない程度の圧力で圧接し、ゲート絶縁層８の８ｂの部分を変質させ、ゲート絶縁層変質部８ｂとしている。
【００７２】
例えば、圧接部材４０をゲート絶縁層８の厚みを変えない程度の圧力で圧接し、ゲート絶縁層８の表面粗さを小さくして、ゲート絶縁層変質部８ｂとしても良い。後の工程で説明するように、圧接部材４０で圧接した部分に液状の半導体材料を塗布すると、表面粗さが大きい部分には広がらず、表面粗さが小さい部分の範囲に留まるので、所望の形状の有機半導体層２を形成できる。
【００７３】
また、圧接部材４０のゲート絶縁層８と接触する部分にシリコンゴムなどを用いて、ゲート絶縁層８の圧接部材４０と接触した部分の濡れ性を高くしても良い。後の工程で説明するように、圧接部材４０で圧接した部分に液状の半導体材料を塗布すると、濡れ性が低い部分には広がらず、濡れ性が高い部分の範囲に留まるので、所望の形状の有機半導体層２を形成できる。
【００７４】
なお、圧接部材４０がゲート絶縁層８と接触する量を変更することにより、図５で説明した製造装置を本工程に用いることができる。
【００７５】
Ｓ３・・・・・有機半導体層２を形成する工程。
【００７６】
圧接部材４０をゲート絶縁層８に接触させて変質させたゲート絶縁層変質部８ｂに、図７（ａ）で説明したドット塗布法により、液状の有機半導体材料をパターン塗布する。図４（ｂ）に示すように、滴下した有機半導体材料は表面張力によりゲート絶縁層変質部８ｂに留まり、所望のパターンの有機半導体層２を形成することができる。
【００７７】
Ｓ４・・・・・ソース電極３、ドレイン電極４を形成する工程
図３で説明した工程と同様であり、説明を省略する。
【００７８】
このように、圧接部材４０を接触させて形成したゲート絶縁層変質部８ｂに有機半導体材料を塗布して有機半導体層２を形成するので、有機半導体層２を劣化させることもないし、また製造工程で切りくず等発生することも無い。したがって、信頼性の高い有機ＴＦＴを製造することができる。また、圧接部材４０の先端形状により決定される形状に精度良くパターンニングすることが可能になる。
【００７９】
次に、図６を用いて、ゲート絶縁層８を変形させて凹部を設け、該凹部に導電層を形成しゲート電極７とする製造方法について順を追って説明する。
【００８０】
図６は本発明に係わるトップゲート型有機ＴＦＴの製造方法の一例を説明する説明図である。図６（ｘ）〜図６（ｄ）は、基板１上に形成された有機ＴＦＴのチャネル部の断面を示している。
【００８１】
最初に、前工程について図６（ｘ）を用いて説明する。
【００８２】
導電性薄膜が形成された基板１上に感光性レジストを塗布後、ソース電極３、ドレイン電極４のパターンを有するフォトマスクを介して露光、現像して、各電極パターンのレジスト層を形成する。次に、基板１にエッチングを行って、ソース電極３、ドレイン電極４を形成する。
【００８３】
基板１は図３で説明した材料と同じ材料を用いることができる。
【００８４】
次に、前工程以降の工程Ｓ１１〜Ｓ１４を説明する。
Ｓ１１・・・・・有機半導体層２を形成する工程
Ｓ１２・・・・・ゲート絶縁層８を形成する工程
Ｓ１３・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程
Ｓ１４・・・・・ゲート電極７（導電層）を形成する工程
以下、各工程について順に説明する。
【００８５】
Ｓ１１・・・・・有機半導体層２を形成する工程
ソース電極８、ドレイン電極９の間に前述の有機半導体材料を塗布して有機半導体層２を形成する。有機半導体層２を形成する方法は、例えばスピンコート法、インクジェット法、マイクロコンタクトプリント法など何れの方法でも可能である。
【００８６】
Ｓ１２・・・・・ゲート絶縁層８を形成する工程。
【００８７】
図６（ｂ）に示すように、ゲート絶縁層８を形成する。
【００８８】
図３のＳ１で説明した材料と製法を適用することができる。
【００８９】
Ｓ１３・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程。
【００９０】
圧接部材４０をゲート絶縁層８に接触させて、ゲート絶縁層８の一部を変形あるいは変質させる。図６（ｃ）ではゲート絶縁層凹部８ａを形成した例を示している。なお、図４で説明したように、ゲート絶縁層８の厚みを変えずにゲート絶縁層変質部８ｂを設けても良い。
【００９１】
Ｓ１４・・・・・ゲート電極７（導電層）を形成する工程
図６（ｄ）では、ゲート絶縁層凹部８ａにゲート電極７（導電層）を形成した状態を図示している。図７で説明した有機半導体材料の場合と同様に、ゲート絶縁層凹部８ａを形成した場合は、ドット塗布法や面状塗布法を用いて導電材料を塗布しゲート電極７（導電層）を形成することができる。
【００９２】
また、図６（ｄ）には図示せぬゲート絶縁層変質部８ｂを形成した場合は、ドット塗布法を用いて導電材料を塗布しゲート電極７（導電層）を形成することができる。
【００９３】
導電材料には、ＰＥＤＯＴ／ＰＳＳに代表される導電性有機材料の他、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｐｔ（白金）等の金属のナノ粒子をバインダー中に分散させた塗布材料を用いることもできる。
【００９４】
このように、圧接部材４０を接触させて形成したゲート絶縁層変質部８ｂに導電材料を塗布してゲート電極７（導電層）を形成するので、製造工程で切りくず等発生することも無い。したがって、信頼性の高い有機ＴＦＴを製造することができる。また、圧接部材４０の先端形状により決定される形状に精度良くパターンニングすることが可能になる。
【００９５】
なお、ここまで説明した工程は一例であり、本発明はこれらの工程に限定されるものではない。
【００９６】
次に、図８、図９、図１０を用いてゲート絶縁層凹部８ａの厚みｄを精度良く形成する製造方法を説明する。
【００９７】
図８は、ボトムゲート型有機ＴＦＴのゲート絶縁層凹部８ａの厚みｄを計測する方法を説明する説明図である。図８（ａ）は圧接部材４０がゲート絶縁層８に接触する前の状態、図８（ｂ）は圧接部材４０がゲート絶縁層８に厚みｄのゲート絶縁層凹部８ａを形成した状態である。なお、今までの説明と同じ構成要素には同番号を付し、説明を省略する。
【００９８】
最初に図８（ａ）について説明する。圧接部材４０には厚みｄを計測するための計測電極４１が先端部に設けられている。
【００９９】
図８（ｂ）は、圧接部材４０が所望の厚みｄになるまでゲート絶縁層８を押し込んでゲート絶縁層凹部８ａを形成した状態を示している。計測電極４１とゲート電極７の両電極間にゲート絶縁層８を挟んだ並行平板コンデンサ８０を構成している。
【０１００】
並行平板コンデンサ８０の静電容量Ｃは、式１で表される。
【０１０１】
［式１］Ｃ＝εＳ／ｄ
εは電極間に挟まれているゲート絶縁層８の誘電率、Ｓは計測電極４１とゲート電極７の面積、ｄはゲート絶縁層凹部８ａの厚みである。したがって、計測電極４１とゲート電極７により構成される並行平板コンデンサ８０の静電容量Ｃを求めれば、厚みｄを求めることができる。
【０１０２】
図９は、静電容量Ｃを計測しながら圧接部材４０を駆動し、所望の深さのゲート絶縁層凹部８ａを形成する制御を説明するブロック図である。
【０１０３】
なお、今までに説明した機能要素には同番号を付し、説明を省略する。
【０１０４】
制御装置６０はマイクロコンピュータ７０を有し、マイクロコンピュータ７０の厚み制御部６３は圧接部材４０の駆動などを制御している。静電容量計測部６２は、厚み制御部６３の指令により並行平板コンデンサ８０の静電容量を計測し、結果を厚み制御部６３に送信する。
【０１０５】
静電容量計測部６２には、例えば図５（ａ）で説明した列状に配列された圧接部材４０の先端の一つに設けられた計測電極４１と、基板１の対応する位置にあるゲート電極７から構成される並行平板コンデンサ８０が接続されている。
【０１０６】
静電容量Ｃは式２により計測できる。
【０１０７】
［式２］Ｃ＝ｉ×ｔ／Ｖ
ｉは並行平板コンデンサ８０に流入する電流、ｔは時間であり、Ｖは並行平板コンデンサ８０の電圧である。静電容量計測部６２は並行平板コンデンサ８０の両端を短絡した後、内部の定電流源により一定の電流ｉを時間ｔの間充電する。次に静電容量計測部６２は内部の電圧計で並行平板コンデンサ８０の電圧を計測し、静電容量Ｃを求め厚み制御部６３に送信する。
【０１０８】
図１０は圧接部材駆動部６１を自動制御し、所望の深さのゲート絶縁層凹部８ａを形成するフローチャートである。図１０においては、図５（ａ）で説明した基板１が所定の位置まで送られ、圧接部材駆動部６１が圧接部材４０の駆動を開始するところから説明する。
【０１０９】
Ｓ１０１：圧接部７０を所定量、基板１方向に駆動するステップである。
【０１１０】
厚み制御部６３は、圧接部材駆動部６１に指令し、圧接部材４０を所定量、基板１方向に駆動する。
【０１１１】
Ｓ１０２：静電容量Ｃを計測するステップである。
【０１１２】
厚み制御部６３は、静電容量計測部６２に指令し、並行平板コンデンサ８０の容量Ｃを計測させる。
【０１１３】
Ｓ１０３：静電容量Ｃが所定値Ｃｄ以上か、どうか判定するステップである。
【０１１４】
厚み制御部６３は、静電容量計測部６２が計測した静電容量Ｃが、所定値Ｃｄ以上か、どうか判定する。所定値Ｃｄは所望の厚みｄのときの静電容量である。
【０１１５】
静電容量Ｃが、所定値Ｃｄ以下の場合（ステップＳ１０３；Ｎｏ）、圧接部４０の駆動量が足らないので、ステップＳ１０１に戻り再度駆動する。
【０１１６】
静電容量Ｃが、所定値Ｃｄ以上の場合（ステップＳ１０３；Ｙｅｓ）、所望の厚みｄのゲート絶縁層凹部８ａが形成できたので、ステップＳ１０４に進む。
【０１１７】
Ｓ１０４：圧接部４０を初期位置に移動するステップである。
【０１１８】
厚み制御部６３は、圧接部材駆動部６１に指令し、圧接部材４０を基板１から離れる方向に、初期位置まで駆動する。
【０１１９】
以上で、基板１上に所望の厚みｄのゲート絶縁層凹部８ａを一列分、形成することができた。
【実施例】
【０１２０】
以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
【０１２１】
［実施例］
本実施例では、基板１として幅１５０ｍｍで厚み２００μｍのロール状フィルム基板を用い、基板１上にライン方向、送り方向とも１ｍｍ間隔で、１００×１００の計１００００の有機ＴＦＴを形成した。有機ＴＦＴの大きさは５０μｍ×２００μｍである。
【０１２２】
〔有機ＴＦＴの作製〕
図３で説明したＳ１〜Ｓ４の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
。
【０１２３】
基板１にはポリカーボネイト基板を用い、フォトリソグラフィック法でゲート電極を形成した。
【０１２４】
次に、工程Ｓ１〜Ｓ４を説明する。
【０１２５】
Ｓ１・・・・・ゲート絶縁層８を形成する工程
ゲート絶縁層８の材料として、熱可塑性を有するウレタン樹脂をジメチルホルムアミドで溶かした溶液を用い、基板１上にスピンコートにより１μｍの厚みで塗布する。スピンコート後、１５０℃で焼成し、ゲート絶縁層８の溶剤を飛ばした。
Ｓ２・・・・・ゲート絶縁層８の一部を変形あるいは変質させる工程
図５（ａ）に示す列状の圧接部材４０を１００℃に加熱してゲート絶縁層８を圧接した。圧接部材４０の材質は鉄であり、先端部の形状は５０μｍ×１６０μｍの長方形である。並行平板コンデンサ８０の静電容量Ｃを計測しながら圧接部材４０を駆動し、計測した静電容量Ｃが、厚みｄが０．５μｍのときの静電容量Ｃｄになるまで圧接部材４０を駆動した。
Ｓ３・・・・・有機半導体層２を形成する工程
形成されたゲート絶縁層凹部８ａに、ペンタセンをトルエンで溶かした溶液をドット塗布法により塗布し、塗布後溶媒成分を乾燥させた。
Ｓ４・・・・・ソース電極３、ドレイン電極４を形成する工程
ＰＥＤＯＴ／ＰＳＳを塗布し、ソース電極３、ドレイン電極４を形成した。
【０１２６】
このようにして作製した有機ＴＦＴは、高い精度で有機半導体層のパターンが形成することができた。また、有機ＴＦＴの移動度とＯＮ／ＯＦＦ電流比を評価したところ、十分な性能を有し、バラツキも少なかった。
【０１２７】
このように、本発明の実施例３では、ボトムゲート型有機ＴＦＴの製造工程Ｓ７において遮光層６とゲート電極７を電気的に接続し、導電性のある遮光層６を第２のゲート電極として機能させるので、高性能な有機ＴＦＴ素子を製造できる。
【０１２８】
以上、このように、精度の高いパターンニングを可能にする薄膜トランジスタの製造方法を提供することができる。
【図面の簡単な説明】
【０１２９】
【図１】本発明に係わるボトムゲート型有機薄膜トランジスタ（以下ボトムゲート型有機ＴＦＴと記す。）の層構成の一例を説明する説明図である。
【図２】本発明に係わるトップゲート型有機薄膜トランジスタ（以下トップゲート型有機ＴＦＴと記す。）の層構成の一例を説明する説明図である。
【図３】本発明に係わるボトムゲート型有機ＴＦＴの製造方法の第１の実施形態を説明する説明図である。
【図４】本発明に係わるボトムゲート型有機ＴＦＴの製造方法の第２の実施形態を説明する説明図である。
【図５】本発明に係わる塗布法を説明する説明図である。
【図６】本発明に係わるトップゲート型有機ＴＦＴの製造方法の一例を説明する説明図である。
【図７】本工程に用いる製造装置の一例を説明する説明図である。
【図８】ボトムゲート型有機ＴＦＴのゲート絶縁層凹部８ａの厚みｄを計測する方法を説明する説明図である。
【図９】静電容量Ｃを計測しながら圧接部材４０を駆動し、所望の深さのゲート絶縁層凹部８ａを形成する制御を説明するブロック図である。
【図１０】圧接部材駆動部６１を自動制御し、所望の深さのゲート絶縁層凹部８ａを形成するフローチャートである。
【符号の説明】
【０１３０】
１  基板
２  有機半導体層
３  ソース電極
４  ドレイン電極
７  ゲート電極
８  ゲート絶縁層
８ａ  ゲート絶縁層凹部
８ｂ  ゲート絶縁層変質部
４０  圧接部
６１  圧接部材駆動部
６２  静電容量計測部
【図１】
2007250842.tif 000003
【図２】
2007250842.tif 000004
【図３】
2007250842.tif 000005
【図４】
2007250842.tif 000006
【図５】
2007250842.tif 000007
【図６】
2007250842.tif 000008
【図７】
2007250842.tif 000009
【図８】
2007250842.tif 000010
【図９】
2007250842.tif 000011
【図１０】
2007250842.tif 000012