(57)【要約】【課題】  二次的作業が容易にでき、生産性の向上が図れる多層配線基板を提供する。【解決手段】  上下面に第１、第２配線２２、２３または第３、第４配線２４、２５がパターン形成された第１、第２コア基材２０、２１間に半導体チップ２７およびチップ部品２８がプリプレグ２６で覆われて搭載された多層配線基板１３であり、半導体チップ２７の下面が第２コア基材２１の第３配線２４に接合され、その上面が第１コア基材２０およびプリプレグ２６に設けられたくり抜き部３０に対応して外部に露出している。従って、くり抜き部３０を通して半導体チップ２７の上面を導電性部材３１によって第１コア基材２０の上面の第１配線２２と電気的に接続することができるので、半導体チップ２７がＳＯＩ構造であっても、半導体チップ２７のダイボンディング面２７ｂを容易に第１配線２２のグランド電極と電気的に接続することができる。【選択図】        図２
2007250931.tif 000002
【特許請求の範囲】
【請求項１】
表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された前記複数の絶縁層間に電子部品が搭載された多層配線基板であって、
前記電子部品に対応する箇所に、前記電子部品に対応する部分を外部に露出させるためのくり抜き部を設けたことを特徴とする多層配線基板。
【請求項２】
前記電子部品は、半導体チップであり、この半導体チップの一面が前記複数の絶縁層のいずれかの前記配線に接合され、他面が前記くり抜き部に対応して外部に露出し、この露出した前記半導体チップの他面が導電性部材によって前記くり抜き部が設けられた前記絶縁層の外表面の前記配線と電気的に接続されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記電子部品は、チップ部品であり、このチップ部品の一面が前記複数の絶縁層のいずれかの前記配線に接合され、この接合された前記配線の他面が前記くり抜き部に対応して外部に露出し、この露出した前記配線の他面に前記チップ部品と同じ機能のチップ部品が接合されていることを特徴とする請求項１に記載の多層配線基板。
【請求項４】
前記電子部品は、半導体チップとねじ孔を有する接続部品とであり、この接続部品の前記ねじ孔が前記くり抜き部に対応して外部に露出し、このくり抜き部を通して接続部材を固定するための固定ビスが前記接続部品の前記ねじ孔に螺合することを特徴とする請求項１に記載の多層配線基板。
【請求項５】
表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された前記複数の絶縁層間に電子部品が搭載された多層配線基板であって、
前記電子部品は少なくともセンサ素子であることを特徴とする多層配線基板。
【請求項６】
表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された前記複数の絶縁層間に電子部品が搭載された多層配線基板であって、
前記電子部品は、少なくとも半導体チップとアンテナとであることを特徴とする多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子腕時計や携帯電話機などの各種の電子機器に用いられる多層配線基板に関する。
【背景技術】
【０００２】
従来、電子腕時計などの電子機器においては、小型化、薄型化を図るために、電子部品を高密度に実装する多層配線基板が用いられている。このような多層配線基板は、特許文献１に記載されているように、表裏面に配線がパターン形成された基材を上下に対向させ、その間に半導体チップなどの電子部品を搭載し、この状態で上下に対向する基材間に絶縁性を有するプリプレグを介在させ、このプリプレグによって基材を上下に接合して積層させた構成のものがある。
【特許文献１】特開２００５−１０８８９８号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような従来の多層配線基板では、電子部品である半導体チップを搭載する場合、半導体チップの一面に設けられた多数のバンプ電極を一方の基材の配線に接合し、この状態で半導体チップを上下の基材間に挟み込んでいるため、例えば半導体チップがＳＯＩ（シリコン・オン・インシュレータ）構造であると、半導体チップの他面を多層配線基板の基準電位と電気的に接続して静電気対策を図る必要がある。
【０００４】
すなわち、ＳＯＩ構造の半導体チップは、支持基板上に絶縁層を形成し、この絶縁層上に単結晶シリコンの薄膜層を形成した構成であるから、静電気対策を図る必要があり、このため半導体チップの裏面、つまり多数のバンプ電極が設けられた表面と反対側のダイボンディング面を基材のグランド電極に接続する必要がある。
【０００５】
このようなＳＯＩ構造の半導体チップを多層配線基板に組み込む場合には、一方の基材の配線に半導体チップのバンプ電極を接合し、この状態で半導体チップを覆ってプリプレグを設けるときに、半導体チップの他面であるダイボンディング面に導通するバイヤホール（貫通孔に導電材を充填した部分）をプリプレグ中に設け、この状態で他方の基材を重ね合わせて接合しなければならないため、製造工程が煩雑になり、生産性が悪いという問題がある。
【０００６】
また、このような多層配線基板では、方位センサやアンテナなどの電子部品を搭載する場合、多層配線基板とは別に方位センサやアンテナなどの電子部品を部品ユニットとして製作し、この部品ユニットを多層配線基板に取り付けているため、その取付構造が複雑になるばかりか、電子部品が大型化し、これに伴って基板全体が大型化するという問題がある。
【０００７】
この発明が解決しようとする第１の課題は、二次的作業が容易にでき、生産性の向上を図ることができる多層配線基板を提供することである。
また、この発明の第２の課題は、電子部品をコンパトに組み込むことができると共に、基板全体の小型化を図ることができる多層配線基板を提供することである。
【課題を解決するための手段】
【０００８】
この発明は、上記課題を解決するために、次のような構成要素を備えている。
なお、各構成要素には、後述する各実施形態の項で説明される各要素に付されている図面の参照番号などを括弧と共に付す。
【０００９】
請求項１に記載の発明は、図１〜図５に示すように、表裏面に配線（第１〜第４配線２２〜２５）がパターン形成された複数の絶縁層（第１、第２コア基材２０、２１）が絶縁材（プリプレグ２６）を介して積層され、この積層された前記複数の絶縁層間に電子部品（半導体チップ２７、チップ部品２８、３７、接続部品４１）が搭載された多層配線基板であって、
前記電子部品に対応する箇所に、前記電子部品に対応する部分を外部に露出させるためのくり抜き部（３０、３６、４２）を設けたことを特徴とする多層配線基板である。
【００１０】
請求項２に記載の発明は、図１および図２に示すように、前記電子部品が、半導体チップ（２７）であり、この半導体チップの一面が前記複数の絶縁層（第１、第２コア基材２０、２１）のいずれかの前記配線（第２、第３配線２３、２４）に接合され、他面が前記くり抜き部（３０）に対応して外部に露出し、この露出した前記半導体チップの他面が導電性部材（３１）によって前記くり抜き部が設けられた前記絶縁層の外表面の前記配線（第１、第４配線２２、２５）と電気的に接続されていることを特徴とする請求項１に記載の多層配線基板である。
【００１１】
請求項３に記載の発明は、図３に示すように、前記電子部品が、チップ部品（２８）であり、このチップ部品の一面が前記複数の絶縁層（第１、第２コア基材２０、２１）のいずれかの前記配線（第２、第３配線２３、２４）に接合され、この接合された前記配線の他面が前記くり抜き部（３６）に対応して外部に露出し、この露出した前記配線の他面に前記チップ部品と同じ機能のチップ部品（３７）が接合されていることを特徴とする請求項１に記載の多層配線基板である。
【００１２】
請求項４に記載の発明は、図４および図５に示すように、前記電子部品が、半導体チップ（２７）とねじ孔（４１ａ）を有する接続部品（４１）とであり、この接続部品の前記ねじ孔が前記くり抜き部（４２）に対応して外部に露出し、このくり抜き部を通して接続部材（フレキシブル配線基板４４）を固定するための固定ビス（４３）が前記接続部品の前記ねじ孔に螺合することを特徴とする請求項１に記載の多層配線基板である。
【００１３】
請求項５に記載の発明は、図６および図７に示すように、表裏面に配線（第１〜第４配線２２〜２５）がパターン形成された複数の絶縁層（第１、第２コア基材２０、２１）が絶縁材（プリプレグ２６）を介して積層され、この積層された前記複数の絶縁層間に電子部品（磁気素子チップ５２）が搭載された多層配線基板であって、
前記電子部品が少なくともセンサ素子（磁気素子チップ５２）であることを特徴とする多層配線基板である。
【００１４】
請求項６に記載の発明は、図８〜図１０に示すように、表裏面に配線（第１〜第４配線２２〜２５）がパターン形成された複数の絶縁層（第１、第２コア基材２０、２１）が絶縁材（プリプレグ２６）を介して積層され、この積層された前記複数の絶縁層間に電子部品が搭載された多層配線基板であって、
前記電子部品は、少なくとも半導体チップ（２７）とアンテナ（６１）とであることを特徴とする多層配線基板である。
【発明の効果】
【００１５】
請求項１に記載の発明によれば、表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された複数の絶縁層間に電子部品が搭載された多層配線基板であって、電子部品に対応する箇所に、電子部品に対応する部分を外部に露出させるためのくり抜き部を設けたので、電子部品を基準電位と電気的に接続する場合、あるいは電子部品を追加する場合などの二次的作業が容易にでき、生産性の向上を図ることができる。
【００１６】
請求項２に記載の発明によれば、電子部品が、半導体チップであり、この半導体チップの一面が複数の絶縁層のいずれかの配線に接合され、他面がくり抜き部に対応して外部に露出し、この露出した半導体チップの他面が導電性部材によってくり抜き部が設けられた絶縁層の外表面の配線と電気的に接続されていることにより、半導体チップがＳＯＩ構造であっても、くり抜き部を通して半導体チップのダイボンディング面を導電性接着剤や半田などの導電性部材によって容易にグランド電極である配線と電気的に接続することができ、これにより確実に半導体チップの静電気対策を図ることができると共に、接続作業などの二次的作業が容易にでき、生産性の向上を図ることができる。
【００１７】
請求項３に記載の発明によれば、電子部品がチップ部品であり、このチップ部品の一面が複数の絶縁層のいずれかの配線に接合され、この接合された配線の他面がくり抜き部に対応して外部に露出し、この露出した配線の他面に前記チップ部品と同じ機能のチップ部品が接合されていることにより、くり抜き部を通して同じ機能のチップ部品を容易に追加することができ、これにより電子部品を簡単に増設することができるので、部品を増設する二次的作業が容易にでき、生産性の向上を図ることができる。
【００１８】
請求項４に記載の発明によれば、電子部品が半導体チップとねじ孔を有する接続部品とであり、この接続部品のねじ孔がくり抜き部に対応して外部に露出し、このくり抜き部を通して接続部材を固定するための固定ビスが接続部品のねじ孔に螺合することにより、フレキシブル配線基板などの接続部材を多層配線基板に取り付けるときに、予め多層配線基板に搭載された接続部品のねじ孔にくり抜き部を通して固定ビスを螺合させるだけで、簡単に接続部材を固定することができ、これにより外部部品と接続する二次的作業が容易にでき、生産性の向上を図ることができる。
【００１９】
請求項５に記載の発明によれば、表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された複数の絶縁層間に電子部品が搭載された多層配線基板であって、電子部品が少なくともセンサ素子であることにより、センサ素子を容易に且つコンパクトに組み込むことができると共に、基板全体の小型化をも図ることができる。
【００２０】
請求項６に記載の発明によれば、表裏面に配線がパターン形成された複数の絶縁層が絶縁材を介して積層され、この積層された複数の絶縁層間に電子部品が搭載された多層配線基板であって、電子部品が少なくとも半導体チップとアンテナとであることにより、半導体チップとアンテナとをコンパクトに組み込むことができるので、高密度実装を図ることができると共に、基板全体の小型化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
（実施形態１）
以下、図１および図２を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態１について説明する。
図１はこの発明を適用した電子腕時計の要部を示した拡大断面図、図２はその多層配線基板を示した要部の拡大断面図である。
【００２２】
この電子腕時計は、図１に示すように、腕時計ケース１を備えている。この腕時計ケース１の上部には、時計ガラス２が取り付けられており、この時計ガラス２の下面における外周部には、リング状に形成されたソーラーパネル３が設けられている。また、この腕時計ケース１の内部には、時計モジュール４が収納されており、この腕時計ケース１の下面には、裏蓋５が防水リング６を介して取り付けられている。
【００２３】
時計モジュール４は、図１に示すように、上部ハウジング７と下部ハウジング８とを備えている。上部ハウジング７の上方には、液晶表示パネル１０がインターコネクタ１１によって支持されており、この液晶表示パネル１０の下側に位置する上部ハウジング７の上面には、バックライトパネル１２が配置されている。また、上部ハウジング７と下部ハウジング８との間には、後述する多層配線基板１３が配置されている。
【００２４】
そして、これら上部ハウジング７と下部ハウジング８とは、図１に示すように、下部ハウジング８の下面に配置された地板１４によって多層配線基板１３を挟んだ状態で相互に取り付けられている。さらに、下部ハウジング８内には、電池１５が電池押え板１６によって押え付けられた状態で収納されており、この電池押え板１６の下面には、裏蓋５に設けられた圧電素子１７との導通を防ぐための絶縁シート１８が貼り付けられている。
【００２５】
この場合、ソーラーパネル３は、外部光を受光して起電力を発生するものであり、スプリングなどの接続部材（図示せず）によって多層配線基板１３と電気的に接続されている。液晶表示パネル１０は、時刻などの情報お電気光学的に表示するものであり、図１に示すように、インターコネクタ１１によって多層配線基板１３と電気的に接続されている。
【００２６】
バックライトパネル１２は、液晶表示パネル１０の裏面側を照明するものであり、ＥＬ素子（エレクトロ・ルミネッセンス素子）などの平面型の発光素子からなり、スプリングなどの接続部材（図示せず）によって多層配線基板１３と電気的に接続されている。電池１５は、時計モジュール４の回路全体に電源を供給するものであり、電極板（図示せず）によって多層配線基板１３と電気的に接続され、ソーラーパネル３で発電された電力で充電されるように構成されている。
【００２７】
ところで、多層配線基板１３は、図２に示すように、絶縁性材料からなる第１、第２コア基材２０、２１の各上下面にそれぞれ第１〜第４配線２２〜２５が形成され、これら第１、第２コア基材２０、２１がプリプレグ２６によって上下に積層され、この積層された第１、第２コア基材２０、２１間のプリプレグ２６中に半導体チップ２７およびチップ部品２８が搭載された構成になっている。
【００２８】
すなわち、上層側に位置する第１コア基材２０の上面には、図２に示すように、銅箔を所定形状にパターニングした第１配線２２が設けられており、その下面にも銅箔を所定形状にパターニングした第２配線２３が設けられている。この場合、第１コア基材２０には、ＢＶＨ（ブラインドバイヤホール）２９によって第１配線２２の一部と第２配線２３の一部とが電気的に接続されている。また、下層側に位置する第２コア基材２１の上面には、銅箔を所定形状にパターニングした第３配線２４が設けられており、その下面にも銅箔を所定形状にパターニングした第４配線２５が設けられている。この第２コア基材２１にも、図示しないが、第１コア基材２０と同様、ＢＶＨが設けられている。
【００２９】
プリプレグ２６は、熱硬化性樹脂を用いた半硬化状態の絶縁性接着剤であり、上層側の第１コア基材２０と下層側の第２コア基材２１とを接合して積層させるように構成されている。この場合、第１〜第４配線２２〜２５は、図示しないが、層間接続を必要とする箇所に設けられたＩＶＨ（インターステシャルバイヤホール）によって相互に電気的に接続されている。
【００３０】
チップ部品２８は、チップコンデンサやチップ抵抗などの電子部品であり、図２に示すように、下層側の第２コア基材２１の上面に設けられた第３配線２４に接合されている。また、半導体チップ２７は、ＳＯＩ（シリコン・オン・インシュレータ）構造のものであり、支持基板上に絶縁層が形成され、この絶縁層上に単結晶シリコンの薄膜層が形成され、この薄膜層に半導体デバイスが形成されていると共に、下面に多数のバンプ電極２７ａが形成され、このバンプ電極２７ａが下層側の第２コア基材２１の上面に設けられた第３配線２４に半田ボールなどによって接合されている。
【００３１】
この場合、半導体チップ２７は、その上面がダイボンディング面２７ｂになっている。この半導体チップ２７の上部側には、図２に示すように、くり抜き部３０が設けられている。このくり抜き部３０は、半導体チップ２７の上面であるダイボンディング面２７ｂからプリプレグ２６を介して上層側の第１コア基材２０の上面に亘って設けられ、これにより半導体チップ２７の上面であるダイボンディング面２７ｂを上層側の第１コア基材２０の上部側に露出させるように構成されている。
【００３２】
このくり抜き部３０内には、図２に示すように、導電性接着剤や半田などの導電性部材３１が充填されている。この場合、導電性部材３１は、くり抜き部３０から上層側の第１コア基材２０の上面に延出され、この延出された部分が第１コア基材２０の上面に設けられた第１配線２２に接合されている。これにより、半導体チップ２７は、その上面であるダイボンディング面２７ｂが導電性部材３１によって第１配線２２のグランド電極に接続されて基準電位と電気的に接続されている。
【００３３】
このような電子腕時計の多層配線基板１３によれば、半導体チップ２７とチップ部品２８とのうち、少なくとも半導体チップ２７に対応する箇所に、くり抜き部３０を設けたので、このくり抜き部３０によって半導体チップ２７の上面であるダイボンディング面２７ｂを上層側の第１コア基材２０の上部側に露出させることができ、これにより半導体チップ２７を基準電位と電気的に接続するときの二次的作業が容易にでき、生産性の向上を図ることができる。
【００３４】
すなわち、半導体チップ２７は、その下面のバンプ電極２７ａが下層側の第２コア基材２１の上面に設けられた第３配線２４に接合され、上面のダイボンディング面２７ｂがくり抜き部３０に対応して外部に露出しているので、第１、第２コア基材２０、２１を接合した後に、くり抜き部３０内に導電性部材３１を充填させることができると共に、露出した半導体チップ２７のダイボンディング面２７ｂを導電性部材３１によって上層側の第１コア基材２０の外表面の第１配線２２のグランド電極と電気的に接続することができる。
【００３５】
このため、半導体チップ２７がＳＯＩ構造であっても、くり抜き部３０を通して半導体チップ２７のダイボンディング面２７ｂを導電性部材３１によって容易に第１配線２２のグランド電極に接続して基準電位と電気的に接続することができ、これにより確実に半導体チップ２７の静電気対策を図ることができると共に、半導体チップ２７を基準電位に接続する二次的作業が容易にでき、生産性の向上を図ることができる。
【００３６】
（実施形態２）
次に、図３を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態２について説明する。なお、図１および図２に示された実施形態１と同一部分には同一符号を付して説明する。
この電子腕時計の多層配線基板３５は、半導体チップ２７とチップ部品２８とのうち、チップ部品２８に対応する箇所にくり抜き部３６を設け、このくり抜き部３６を通してチップ部品２８と同じ機能のチップ部品３７を設けた構成で、これ以外は実施形態１とほぼ同じ構成になっている。
【００３７】
すなわち、チップ部品２８は、実施形態１と同様、下層側の第２コア基材２１の上面に設けられた第３配線２４に接合されている。このチップ部品２８が接合された箇所に対応する下層側の第２コア基材２１には、図３に示すように、くり抜き部３６が設けられている。このくり抜き部３６は、チップ部品２８が接合された箇所の第３配線２４を下層側の第２コア基材２１の下側外部に露出させるように構成されている。
【００３８】
そして、露出した第３配線２４の下面には、図３に示すように、チップ部品２８と同じ機能のチップ部品３７が接合されている。この場合、チップ部品３７は、予め組み込まれた上側のチップ部品２８と同様、チップコンデンサやチップ抵抗などであり、予め組み込まれたチップ部品２８と同じものでも良いが、電気容量や電気抵抗などの異なるものであっても良い。また、半導体チップ２７は、実施形態１と同様、ＳＯＩ構造であっても良いが、必ずしもＳＯＩ構造である必要はない。
【００３９】
このような多層配線基板３５によれば、チップ部品２８が下層側の第２コア基材２１の上面に設けられた第３配線２４に接合され、このチップ部品２８が接合された箇所に対応する下層側の第２コア基材２１にくり抜き部３６が設けられているので、このくり抜き部３６によってチップ部品２８が接合された箇所の第２コア基材２１の第３配線２４を下側外部に露出させることができる。
【００４０】
このため、第１、第２コア基材２０、２１を接合した後に、くり抜き部３６に対応して外部に露出した第３配線２４の下面に、チップ部品２８と同じ機能のチップ部品３７を接合することができるので、くり抜き部３６を通してチップ部品３７を容易に追加することができ、これによりチップ部品３７を簡単に増設して電気容量や抵抗値を簡単に大きくすることができるので、チップ部品３７を増設する二次的作業が容易にでき、生産性の向上を図ることができる。
【００４１】
（実施形態３）
次に、図４および図５を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態３について説明する。この場合にも、図１および図２に示された実施形態１と同一部分に同一符号を付して説明する。
この電子腕時計の多層配線基板４０は、半導体チップ２７のほかに、接続部品４１を第１、第２コア基材２０、２１間に設け、この接続部品４１の上下に対応する箇所の第１、第２コア基材２０、２１にくり抜き部４２を設けた構成で、これ以外は実施形態１とほぼ同じ構成になっている。
【００４２】
すなわち、この接続部品４１は、図４および図５に示すように、固定ビス４３が螺合するねじ孔４１ａを有するナットであり、第１、第２コア基材２０、２１間に配置されている。第１、第２コア基材２０、２１には、図５に示すように、接続部品４１のねじ孔４１ａの上下面に対応してくり抜き部４２がそれぞれ設けられている。
【００４３】
固定ビス４３は、フレキシブル配線基板４４を多層配線基板４０に固定するためのものであり、フレキシブル配線基板４４の取付孔４４ａを通して接続部品４１のねじ孔４１ａに螺合することにより、フレキシブル配線基板４４を多層配線基板４０に対して固定する。この場合にも、半導体チップ２７は、実施形態１と同様、ＳＯＩ構造であっても良いが、必ずしもＳＯＩ構造である必要はない。
【００４４】
このような電子腕時計の多層配線基板４０によれば、第１、第２コア基材２０、２１の間にねじ孔４１ａを有する接続部品４１を設けると共に、第１、第２コア基材２０、２１にくり抜き部４２を接続部品４１のねじ孔４１ａに対応させて設けたので、接続部品４１のねじ孔４１ａの上下面を外部に露出させることができる。このため、第１、第２コア基材２０、２１を接合した後、フレキシブル配線基板４４を多層配線基板４０に取り付けるときに、固定ビス４３をフレキシブル配線基板４４の取付孔４４ａに挿入し、この状態でくり抜き部４２を通して固定ビス４３を接続部品４１のねじ孔４１ａに螺合させることにより、簡単にフレキシブル配線基板４４を多層配線基板４０に対して固定することができる。
【００４５】
すなわち、フレキシブル配線基板４４を多層配線基板４０に取り付ける場合、従来は、多層配線基板４０に貫通孔を設け、この貫通孔内にねじ孔を有する支柱を嵌着させ、この状態で多層配線基板の表面にフレキシブル配線基板４４を配置し、このフレキシブル配線基板の取付孔に固定ビスを挿入させて支柱のねじ孔に螺合させなければならないため、その取付作業が煩雑でかつ面倒であるのに対して、この実施形態３では、くり抜き部４２を通して固定ビス４３を接続部品４１のねじ孔４１ａに螺合させることができるので、フレキシブル配線基板４４を取り付ける二次的作業が容易にでき、生産性の向上をも図ることができる。
【００４６】
（実施形態４）
次に、図６および図７を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態４について説明する。この場合にも、図１および図２に示された実施形態１と同一部分に同一符号を付して説明する。
この電子腕時計の多層配線基板５０は、半導体チップ２７（図示せず）のほかに、方位センサ５１を搭載した構成で、これ以外は実施形態１とほぼ同じ構成になっている。
【００４７】
すなわち、この方位センサ５１は、図６に示すように、磁気素子チップ５２とコイル５３とを備え、多層配線基板５０の外周部に設けられた突起部５４に設けられている。この突起部５４は、方位センサ５１のボビンに相当する部分である。磁気素子チップ５２は、磁気を感知して方位を検出するＭＩ素子（磁気インピーダンス素子）であり、図７に示すように、多層配線基板５０の突起部５４における第１、第２コア基材２０、２１間に配置されて、下層側の第２コア基材２１の第３配線２４に接合されている。
【００４８】
コイル５３は、磁界を発生させるものであり、図６および図７に示すように、多層配線基板５０の突起部５４の外周面に巻き付けられて、コイル５３の端部５３ａが上層側の第１コア基材２０の第１配線２２に半田５５によって接続されている。これにより、方位センサ５１は、コイル５３に発生した磁界による磁気を磁気素子チップ５２で感知することにより、方位を検出するように構成されている。
【００４９】
このような電子腕時計の多層配線基板５０によれば、半導体チップ２７（図示せず）と共に多層配線基板５０に搭載される方位センサ５１が、多層配線基板５０の外周部に設けられた突起部５４における第１、第２コア基材２０、２１間に磁気素子チップ５２を設けると共に、この突起部５４の外周面にコイル５３を巻き付けた構成であるから、従来例のように予め方位センサを別部品として製作する必要がなく、磁気素子チップ５２を多層配線基板５０の突起部５４における第１、第２コア基材２０、２１間に設け、この状態で突起部５４の外周面にコイル５３を巻き付ければ良いので、方位センサ５１を容易に且つコンパクトに組み込むことができると共に、方位センサ５１および基板５０全体の小型化を図ることができる。
【００５０】
すなわち、この方位センサ５１は、磁気素子チップ５２としてＭＩ素子を用いているので、このＭＩ素子が素子基板上の磁性薄膜に流れる高周波電流を利用し、その抵抗値（インピーダンス）の変化から磁界を感知することができる。このため、ＭＲ素子（磁気抵抗素子）を用いた場合と比べて、１桁高い磁界検出感度が得られると共に、平均消費電力も７０％程度と少なくすることができる。また、磁界を発生させるコイル５３は、ＭＲ素子を用いた場合に２つ必要であるのに対して、この実施形態４のようにＭＩ素子を用いた場合には、コイルを１つに簡素化することができ、これにより方位センサ５１のサイズを従来のものよりも６０％程度まで小さくすることができる。
【００５１】
（実施形態５）
次に、図８〜図１０を参照して、この発明の多層配線基板を電子腕時計に適用した実施形態５について説明する。この場合にも、図１および図２に示された実施形態１と同一部分に同一符号を付して説明する。
この電子腕時計の多層配線基板６０は、半導体チップ２７のほかに、アンテナ６１を搭載した構成で、これ以外は実施形態１とほぼ同じ構成になっている。
【００５２】
この場合、半導体チップ２７は、図９に示すように、その上面にバンプ電極２７ａが設けられ、このバンプ電極２７ａが上層側の第１コア基材２０の下面に設けられた第２配線２３に接合されている。この半導体チップ２７が接合された上層側の第１コア基材２０の上面に設けられた第１配線２２には、図８に示すように、外部部品である液晶表示装置（図示せず）に接続される多数の接続電極２２ａが設けられている。この場合にも、半導体チップ２７は、実施形態１と同様、ＳＯＩ構造であっても良いが、必ずしもＳＯＩ構造である必要はない。
【００５３】
また、アンテナ６１は、図８および図９に示すように、下層側の第２コア基材２１の上面に第３配線２４と共に設けられている。すなわち、このアンテナ６１は、帯状に形成された銅箔の中間部にスリット孔６１ａを設けることにより、全体が細長いループ状に形成され、第１コア基材２０の上下面に設けられた第１、第２配線２２、２３と重なる位置に対応して設けられている。
【００５４】
また、このアンテナ６１には、無線式ＩＤ（ＲＦＩＤ）用のチップ部品６２が取り付けられている。このＲＦＩＤ用のチップ部品６２とアンテナ６１とによって無線モジュール６３を構成している。この無線モジュール６３は、電磁界を発生する外部機器のリーダライダ（図示せず）に腕時計を接近させると、リーダライダで発生した電磁界によってアンテナ６１に電磁誘導による電流が流れ、この電流によってリーダライドとの間でデータを送受信するように構成されている。
【００５５】
このような電子腕時計の多層配線基板６０によれば、上下面に第１、第２配線２２、２３がパターン形成された上層側の第１コア基材２０と、上下面に第３、第４配線２４、２５がパターン形成された第２コア基材２１との間に、半導体チップ２７とアンテナ６１とを搭載する際、半導体チップ２７を上層側の第１コア基材２０の第２配線２２に接合し、アンテナ６１を下層側の第２コア基材２１に第３配線２４と共に設け、この状態で第１コア基材２０と第２コア基材２１とを重ね合わせると、第１コア基材の第１、第２配線２２、２３と第２コア基材２１のアンテナ６１とを重ね合わせることができ、これによりコンパクトに組み込むことができるので、高密度実装を図ることができると共に、基板６０全体の小型化を図ることができる。
【００５６】
なお、上記実施形態１〜５では、この発明の多層配線基板を電子腕時計に適用した場合について述べたが、必ずしも電子腕時計である必要はなく、例えばトラベルウオッチ、目覚まし時計、置き時計、掛け時計などの各種の時計に適用することができるほか、携帯電話機やＰＤＡ（携帯情報端末機）などの電子機器にも広く適用することができる。
【図面の簡単な説明】
【００５７】
【図１】この発明の多層配線基板を電子腕時計に適用した要部の拡大断面図である。（実施形態１）
【図２】図１の多層配線基板の要部を示した拡大断面図である。
【図３】この発明の多層配線基板の要部を示した拡大断面図である。（実施形態２）
【図４】この発明の多層配線基板の要部を示した拡大断面図である。（実施形態３）
【図５】図４において第１、第２コア基材にくり抜き部を接続部品のねじ孔に対応させて設けた状態を示した拡大断面図である。
【図６】この発明の多層配線基板の要部を示した拡大平面図である。（実施形態４）
【図７】図６のＡ−Ａ矢視における拡大断面図である。
【図８】この発明の多層配線基板を示した拡大平面図である。（実施形態５）
【図９】図８のＢ部を拡大して示した図である。
【図１０】図８のＣ−Ｃ矢視における拡大断面図である。
【符号の説明】
【００５８】
１３、３５、４０、５０、６０  多層配線基板
２０、２１  第１、第２コア基材
２２〜２５  第１〜第４配線
２６  プリプレグ
２７  半導体チップ
２８、３７  チップ部品
３０、３６、４２  くり抜き部
３１  導電性部材
４１  接続部品
４１ａ  ねじ孔
５１  方位センサ
５２  方位素子チップ
５３  コイル
５４  突起部
６１  アンテナ
６２  無線式ＩＤ用のチップ部品
６３  無線モジュール
【図１】
2007250931.tif 000003
【図２】
2007250931.tif 000004
【図３】
2007250931.tif 000005
【図４】
2007250931.tif 000006
【図５】
2007250931.tif 000007
【図６】
2007250931.tif 000008
【図７】
2007250931.tif 000009
【図８】
2007250931.tif 000010
【図９】
2007250931.tif 000011
【図１０】
2007250931.tif 000012