(57)【要約】【課題】入力されたアナログ音声信号をパルス幅変調して電力増幅するＰＷＭアンプにおいて、高解像度の高域成分の再生と高効率の低域成分の再生を図り、サンプリング周波数の差で発生する混変調ノイズの削減を図る。【解決手段】クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力し音声信号から高域成分を抽出したものをパルス幅変調して電力増幅する高域用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記音声信号から低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとからなる音声増幅装置を提供する。【選択図】図１
2007243530.tif 000002
【特許請求の範囲】
【請求項１】
パルス発振器により基準クロックを生成し、音声信号の高域成分については前記基準クロックを用いたパルス幅変調により電力増幅し、前記音声信号の低域成分については前記基準クロックを分周したクロックを用いたパルス幅変調により電力増幅することを特徴とする音声増幅方法。
【請求項２】
クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力し音声信号から高域成分を抽出したものをパルス幅変調して電力増幅する高域用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記音声信号から低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとからなることを特徴とする音声増幅装置。
【請求項３】
クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力し音声信号から高域成分を抽出したものをパルス幅変調して電力増幅する高域用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記音声信号から低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとをＩＣ化した音声増幅装置。
【請求項４】
クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力しＬチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＬチャンネル用パルス幅変調アンプと、前記パルス発振器の出力をクロックパルスとして入力しＲチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＲチャンネル用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記Ｌチャンネルアナログ音声信号と前記Ｒチャンネルアナログ音声信号とを加算したものから低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとからなることを特徴とする音声増幅装置。
【請求項５】
クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力しＬチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＬチャンネル用パルス幅変調アンプと、前記パルス発振器の出力をクロックパルスとして入力しＲチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＲチャンネル用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記Ｌチャンネルアナログ音声信号と前記Ｒチャンネルアナログ音声信号とを加算したものから低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとをＩＣ化した音声増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ音声信号を電力増幅してパルス幅変調（以下ＰＷＭと略す）パルス信号に変換するＰＷＭアンプを用いた音声増幅装置に関し、高音質化及び高効率化の両立を図るための技術に関するものである。
【背景技術】
【０００２】
昨今のＡＶ機器は低消費電力化が望まれており、音声信号の電力増幅方式の一つとしてＰＷＭアンプを用いた音声増幅装置が知られている。このＰＷＭアンプを用いた音声増幅装置は、アナログ音声信号をその音声信号レベルに応じてパルス幅変調し、そのパルス幅変調されたパルス幅変調信号を積分することにより、電力増幅されたアナログ音声信号を出力し、その出力によりスピーカを駆動する。そして、このようなＰＷＭアンプをハイブリッドＩＣなどにより構成することでＰＷＭアンプをアナログアンプよりも小型化することも可能となり、ＡＶ機器の小型化目的としても着目されている。
【０００３】
図４は従来の一般的なＰＷＭアンプを用いた音声増幅装置の一例を示した図である。
【０００４】
以下、図４を参照しながら、従来の一般的なＰＷＭアンプについて、その動作を説明する。
【０００５】
三角波発生器５４は、入力されたクロックパルス（方形パルス信号）（ＴＰ２）を三角波信号（ＴＰ３）に変換し、パルス幅変調の基準周波数となるクロックパルスを生成する。
【０００６】
アナログ音声信号は、増幅器５１により所定の増幅度で増幅され（増幅アナログ音声信号（ＴＰ１））、レベル比較タイミング発生器５２に出力する。
【０００７】
レベル比較タイミング発生器５２は、三角波発生器５４より出力された三角波信号と、増幅器５１より出力された増幅アナログ音声信号とを比較し、ＭＯＳ−ＦＥＴ出力器５３の２つのＦＥＴが同時に導通状態にならないようにタイミング調整して、ＨあるいはＬの信号をＭＯＳ−ＦＥＴ出力器５３に対して出力する。
【０００８】
ＭＯＳ−ＦＥＴ出力器５３は、所定のパワーが得られるようにＨあるいはＬの信号を電圧上昇させ、ＰＷＭパルス信号（ＴＰ４）として出力する。
【０００９】
積分器５５は、インダクタとコンデンサで構成され、ＰＷＭアンプ５０から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分しアナログ音声信号に変換し、スピーカ５６を通じて音声として再生出力する。
【００１０】
図５には、図４で示したＴＰ１からＴＰ４の各信号の様子を示す。ＰＷＭパルス信号（ＴＰ４）は、三角波信号（ＴＰ３）が増幅アナログ音声信号（ＴＰ１）よりレベルが高ければＨ信号となり、三角波信号（ＴＰ３）の方が増幅アナログ音声信号（ＴＰ１）より低ければＬ信号となることを示す。
【００１１】
上記のように構成されたＰＷＭアンプ５０のＰＷＭパルス信号出力は数１０Ｖの電圧を持ったパルスであり、一方、入力されるアナログ音声信号は数１００ｍＶの信号と電圧差がある。このため、ＰＷＭパルス信号がアナログ音声信号に妨害を与え、歪み、残留ノイズの増加が発生するが、特許文献１の記載の通りハイブリッドＩＣ化、基板パターンの配置方式の工夫などで音質劣化を改善することができる。
【００１２】
図６はこの音質劣化を改善する従来のＰＷＭアンプを用いた音声増幅装置のブロック図である。
【００１３】
以下、図６を参照しながら、音質劣化を改善する従来のＰＷＭアンプを用いた音声増幅装置について説明する。
【００１４】
バンドパスフィルタ６０を通じて入力されたアナログ音声信号は、ＰＷＭドライバ６１の差動入力のオペアンプに入力されることでコモンモードとして入力信号にのったノイズが打ち消される。出力フィルタ６６を通じて、ＰＷＭアンプから音声出力され、スピーカ６７は、ＢＴＬ（Ｂｒｉｄｇｅｄ  Ｔｉｅｄ  Ｌｏａｄ）接続とされる。ＰＷＭドライバ６１と出力スイッチ器６２と負帰還器６３のハイブリッド化（ハイブリッドＩＣ６４）、ＰＷＭドライバ６１と出力スイッチ器６２（ＭＯＳ−ＦＥＴ６５が含まれる）の電源及びグランドの独立化、基板配線パターン長の最短化、基板パターンの左右対称配置化、金属カバーによる輻射ノイズの防止を図る構成とすることにより、スイッチングノイズの影響を低減でき、歪率の低減や消費電力の低減を図ることができる。
【００１５】
ところで、音声信号の電力増幅においては、高域は高解像度が、低域はハイパワー化が通常要求される。
【００１６】
高解像なＰＷＭアンプを実現するにはＰＷＭアンプのパルス幅変調の基準周波数となるクロックパルスの周波数をできるだけ高く設定し、サンプリング周波数を上げれば解決できる。しかし、スイッチング回数の増加によりスイッチングロスが発生し、効率は低下するため低域再生に要求されるハイパワーには対応できない問題があった。図７には、ＰＷＭアンプのサンプリング周波数と効率特性の概要を示している。図７に示したように、サンプリング周波数が高く（スイッチング周波数が高く）なれば、効率が減少する。
【００１７】
この問題の解決手段として、ＰＷＭアンプを２器使用したバイアンプ構成が用いられ、それぞれのＰＷＭアンプのパルス幅変調の基準周波数となるクロックパルスが変更されて使用される。
【特許文献１】特開２００４−５６１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、ＰＷＭアンプを用いてバイアンプを構成した際に、各ＰＷＭアンプのクロックパルス周波数の違いにより、各ＰＷＭアンプにおいて干渉が発生し、混変調ノイズが発生する。
【００１９】
図８は、ＰＷＭアンプと積分器とを一体化したＰＷＭアンプ処理ユニットが２個からなる従来のバイアンプ構成の音声増幅装置であり、ＰＷＭアンプ処理ユニット６８を高域増幅用とし、ＰＷＭアンプ処理ユニット６９を低域増幅用としてバイアンプ構成としている。
【００２０】
ＰＷＭアンプにおいて、そのクロックパルスの発振周波数には、さほど精度が要求されないことから、抵抗ＲとコンデンサＣにより安価に構成できるＲＣ発振器で構成される。しかしながら、ＲＣ発振器は抵抗ＲとコンデンサＣのバラツキ精度があるため発振周波数は数％程度の誤差のある周波数で発振する。
【００２１】
ここで、低域用ＰＷＭアンプ処理ユニットのクロックパルス周波数をｆSL、高域用ＰＷＭアンプ処理ユニットのクロックパルス周波数をｆSHとする。今、低域用ＰＷＭアンプ処理ユニットのクロックパルス周波数ｆSLは１２５ＫＨｚで発振させたものとし、高域用ＰＷＭアンプ処理ユニットのクロックパルス周波数ｆSHは５００ＫＨｚを目標として設定したもののＲＣ発振器のバラツキ精度のため５１０ＫＨｚの発振周波数となったものとする。
【００２２】
低域用発振周波数ｆSLの高調波の中に、その４倍の高調波成分５００ＫＨｚが発生し、電源、グランド、輻射などからのクロックパルスもれの影響があったとすると、ｆSH（５１０ＫＨｚ）−４＊ｆSL（４＊１２５ＫＨｚ）＝１０ＫＨｚの混変調ノイズが発生し、１０ＫＨｚの単一スペクトル信号が可聴帯域２０ＫＨｚ以内に折り返すため、折り返しノイズが発生する。図９には、折り返しノイズが発生している様子を示す。
【００２３】
本発明は、このような従来の課題を解決するものであり、ＰＷＭアンプを用いて、高域では高解像度であり、低域ではハイパワーなバイアンプの特徴を持ちながら、混変調ノイズが発生しない低コストな音声増幅装置を構成することを目的とする。
【課題を解決するための手段】
【００２４】
本発明は、上記目的を達成するために、パルス発振器により基準クロックを生成し、音声信号の高域成分については前記基準クロックを用いたパルス幅変調により電力増幅し、前記音声信号の低域成分については前記基準クロックを分周したクロックを用いたパルス幅変調により電力増幅する。
【００２５】
また、本発明は、クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力し音声信号から高域成分を抽出したものをパルス幅変調して電力増幅する高域用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記音声信号から低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとからなる。
【００２６】
さらに、本発明は、クロックパルスを生成して出力するパルス発振器と、前記パルス発振器の出力を分周する分周器と、前記パルス発振器の出力をクロックパルスとして入力しＬチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＬチャンネル用パルス幅変調アンプと、前記パルス発振器の出力をクロックパルスとして入力しＲチャンネルアナログ音声信号から高域成分を抽出したものをパルス幅変調して電力増幅するＲチャンネル用パルス幅変調アンプと、前記分周器の出力をクロックパルスとして入力し前記Ｌチャンネルアナログ音声信号と前記Ｒチャンネルアナログ音声信号とを加算したものから低域成分を抽出したものをパルス幅変調して電力増幅する低域用パルス幅変調アンプとからなる。
【発明の効果】
【００２７】
本発明のＰＷＭアンプを用いた音声増幅装置は、上記構成により、高域成分の電力増幅を高解像度に行うことができ、低域成分の電力増幅が高効率に行うことができるとともに、それぞれのＰＷＭアンプのクロックパルス周波数の差が原因となり生じる混変調ノイズを発生させないような音声増幅装置を簡単な回路構成で実現できるものである。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態におけるＰＷＭアンプを用いた音声増幅装置では、高域が高解像度かつ低域が高効率な電力増幅を可能とすると同時に、パルス発振器の出力とそれを分周したものをそれぞれ高域用、低域用のＰＷＭアンプの発振周波数として用いる構成により２つのＰＷＭアンプの発振誤差の影響を受けることがなくなり、その結果混変調ノイズが生じることがなくなる音声増幅装置である。
【００２９】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３０】
（実施の形態１）
本発明の実施の形態１におけるＰＷＭアンプを用いた音声増幅装置について、以下にその動作と各構成要素を詳しく説明する。図１は本発明の実施の形態１におけるＰＷＭアンプを用いた音声増幅装置の構成を示すブロック図である。
【００３１】
図１における本発明の実施の形態１におけるＰＷＭアンプを用いた音声増幅装置は、パルス発振器１７、ハイパスフィルタ１、第１のＰＷＭアンプ２、第１の積分器７、高域再生スピーカ８、ローパスフィルタ９、第２のＰＷＭアンプ１０、分周器１８、第２の積分器１５、低域再生スピーカ１６からなる。
【００３２】
パルス発振器１７は、発振により基準クロックパルスを生成し、第１の三角波発生器６と分周器１８に出力する。
【００３３】
分周器１８は、パルス発振器１７から出力されたパルスクロックを分周し、第２の三角波発生器１４に出力する。
【００３４】
（高域の増幅と再生）
まず、入力されたアナログ音声信号の高域の増幅と再生について説明する。
【００３５】
入力されたアナログ音声信号の高域の増幅と再生は、ハイパスフィルタ１、第１のＰＷＭアンプ２、第１の積分器７、高域再生用スピーカ８により行われる。
【００３６】
ハイパスフィルタ１は、入力されたアナログ音声信号から高域成分を抽出し、第１の増幅器３に出力する。
【００３７】
第１のＰＷＭアンプ２は、第１の増幅器３、第１の三角波発生器６、第１のレベル比較タイミング発生器４、第１のＭＯＳ−ＦＥＴ出力器５から構成される。
【００３８】
以下、第１のＰＷＭアンプ２の各構成について説明する。
【００３９】
第１の増幅器３は、ハイパスフィルタ１から出力されたアナログ音声信号の高域成分を入力とし所定の増幅度で増幅し、第１のレベル比較タイミング発生器４に出力する。
【００４０】
第１の三角波発生器６は、入力されたクロックパルスを三角波信号に変換し、第１のレベル比較タイミング発生器４に出力する。このクロックパルスは、パルス幅変調の基準周波数となる。
【００４１】
第１のレベル比較タイミング発生器４は、三角波発生器６より出力された三角波信号と、増幅器３により出力されたアナログ音声信号の高域成分を増幅したものとを比較し、三角波信号がアナログ音声信号の高域成分を増幅したものよりレベルが高ければＨ信号を、逆に三角波信号の方がアナログ音声信号の高域成分を増幅したものよりレベルが低ければＬ信号を出力する。その際に、第１のレベル比較タイミング発生器４は、ＭＯＳ−ＦＥＴ出力器５の２つのＦＥＴが同時に導通状態にならないようにタイミング調整して第１のＭＯＳ−ＦＥＴ出力器５にＨ信号またはＬ信号を出力する。
【００４２】
第１のＭＯＳ−ＦＥＴ出力器５は、第１のレベル比較タイミング発生器４から出力されたＨ信号またはＬ信号の出力信号を、所定のパワーが得られるように電圧上昇させたＰＷＭパルス信号を出力する。
【００４３】
第１の積分器７は、第１のＰＷＭアンプ２から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分することで音声再生のためのアナログ音声信号に変換する。
【００４４】
高域再生スピーカ８は、第１の積分器７から出力された音声再生のためのアナログ音声信号を入力し、音声として再生出力する。
【００４５】
（低域の増幅と再生）
続いて、入力されたアナログ音声信号の低域の増幅と再生について説明する。
【００４６】
入力されたアナログ音声信号の低域の増幅と再生は、ローパスフィルタ９、第２のＰＷＭアンプ１０、第２の積分器１５、低域再生用スピーカ１６により行われる。
【００４７】
ローパスフィルタ９は、入力されたアナログ音声信号から低域成分を抽出し、第２の増幅器１１に出力する。
【００４８】
第２のＰＷＭアンプ１０は、第２の増幅器１１、第２の三角波発生器１４、第２のレベル比較タイミング発生器１２、第２のＭＯＳ−ＦＥＴ出力器１３から構成される。第２のＰＷＭアンプ１０の各構成は、第２の増幅器１１に入力されるアナログ音声信号と、第２の三角波発生器１４に入力されるクロックパルスが異なる点を除いて、第１のＰＷＭアンプ２の構成と同様であるので内部の信号の処理の説明を省略する。
【００４９】
第２の増幅器１１には、ローパスフィルタ９から出力されたアナログ音声信号の低域成分を所定の増幅度で増幅し、第２のレベル比較タイミング発生器１２に出力する。
【００５０】
第２の三角波発生器１４は、分周器１８から入力されたクロックパルスを三角波信号に変換し、第２のレベル比較タイミング発生器１２に出力する。
【００５１】
以下、第２のＰＷＭアンプ１０からは、第１のＰＷＭアンプと同様に処理された、入力された音声信号の低域に対応するＰＷＭパルス信号が出力される。
【００５２】
第２の積分器１５は、第２のＰＷＭアンプ１０から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分することで音声再生のためのアナログ音声信号に変換する。
【００５３】
低域再生スピーカ１６は、第２の積分器１５から出力された音声再生のためのアナログ音声信号を入力し、音声として再生出力する。
【００５４】
図２を用いて、上記の構成とすることにより折り返し混変調ノイズが発生しない原理を説明する。
【００５５】
たとえば、パルス発振器１７の発振周波数を５００ＫＨｚとし、分周器１８では４分周するとする。パルス発振器１７の発振周波数５００ＫＨｚは、第１のＰＷＭアンプに供給され、パルス発振器１７の発振周波数５００ＫＨｚを４分周した周波数である１２５ＫＨｚが、第２のＰＷＭアンプに供給される。この状態で、電源、グランド、輻射などにより第１のＰＷＭアンプ２と第２のＰＷＭアンプ１０にもれが発生したものとしても、４倍の高調波による影響は、ｆSH（５００ＫＨｚ）−４＊ｆSL（４＊１２５ＫＨｚ）＝０ＫＨｚとなり、第１のＰＷＭアンプ２と第２のＰＷＭアンプ１０に使用するクロック間の誤差による混変調ノイズの発生はなくなる。そして、可聴帯域２０ＫＨｚ以内に折り返るノイズがなくなる。
【００５６】
以上のように本発明の実施の形態１におけるＰＷＭアンプを用いた音声増幅装置では、高域が高解像度かつ低域が高効率な電力増幅を可能としながら、パルス発振器の出力とそれを分周したものをそれぞれ高域用、低域用のＰＷＭアンプの発振周波数として用いる構成により２つのＰＷＭアンプの発振誤差の影響を受けることがなく、その結果混変調ノイズが可聴帯域へ折り返ることがなくなるものとすることができる。このため、ＰＷＭアンプを使用した音質の良いバイアンプシステムが実現できる。しかも、パルス発振器の共通化による個数の削減と、わずかに一つの分周器の追加のみであるため、回路規模も大幅に増加することがなくなり低コスト、低消費電力の音声増幅装置を実現できる。
【００５７】
また、パルス発振器１７、分周器１８、第１のＰＷＭアンプ２、第２のＰＷＭアンプ１０を一体としてハイブリッドＩＣとして構成してもよく、さらにはハイパスフィルタ１、ローパスフィルタ９などをも含めて一つのハイブリッドＩＣとして構成することもでき、その場合はより小型な音声増幅装置を実現できる。図１には、ハイブリッドＩＣの一例１０１を示している。
【００５８】
なお、ＰＷＭアンプの内部構成も、本発明の実施の形態１に限られるものではない。さらに、本発明の実施の形態１では、ＰＷＭアンプを例にとって説明したがパルス振幅変調（ＰＡＭ）、パルス密度変調（ＰＤＭ）などのその他のデジタルアンプに適応しても構わない。
【００５９】
（実施の形態２）
本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置では、Ｌチャンネル、Ｒチャンネルそれぞれの高域が高解像度でありかつ低域が高効率な電力増幅を可能とする３Ｄシステム構成でありながら、一つのパルス発振器の出力を、Ｌチャンネル、Ｒチャンネルそれぞれの高域用のＰＷＭアンプのクロックパルスとして供給し、かつ、同じパルス発振器の出力を分周したものを低域用のＰＷＭアンプのクロックパルスとして用いる構成により３つのＰＷＭアンプの発振誤差の影響を受けることがなくなり、その結果混変調ノイズが可聴帯域へ折り返ることがなくなるものである。
【００６０】
本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置について、以下にその動作と各構成要素を詳しく説明する。図３は、本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置の構成を示すブロック図である。
【００６１】
図３における本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置は、パルス発振器４３、加算器４１、ハイパスフィルタ１９、第１のＰＷＭアンプ２０、第１の積分器２５、Ｌチャンネル再生スピーカ２６、ハイパスフィルタ４５、第２のＰＷＭアンプ２７、第２の積分器３２、Ｒチャンネル再生スピーカ３３、ローパスフィルタ４２、分周器４４、第３のＰＷＭアンプ３４、第３の積分器３９、低域再生スピーカ４０からなる。
【００６２】
パルス発振器４３は、発振により基準クロックパルスを生成し、第１の三角波発生器２４、第２の三角波発生器３１、分周器４４に出力する。
【００６３】
分周器４４は、パルス発振器４３により供給されたパルスクロックを分周し、第３の三角波発生器３８に出力する。
【００６４】
加算器４１は、入力されたＬチャンネルのアナログ音声信号とＲチャンネルのアナログ音声信号を加算し、その結果をローパスフィルタ４２に出力する。
【００６５】
本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置は、入力されたＬチャンネルのアナログ音声信号の高域成分の増幅と再生は、ハイパスフィルタ１９、第１のＰＷＭアンプ２０、第１の積分器２５、Ｌチャンネル再生用スピーカ２６により行われる。
【００６６】
また、入力されたＲチャンネルのアナログ音声信号の高域成分の増幅と再生は、ハイパスフィルタ４５、第２のＰＷＭアンプ２７、第２の積分器３２、Ｒチャンネル再生用スピーカ３３により行われる。
【００６７】
さらに、入力されたアナログ音声信号のうち低域成分の増幅と再生は、ローパスフィルタ４２、第３のＰＷＭアンプ３４、第３の積分器３９、低域再生用スピーカ４０により行われる。
【００６８】
第１のＰＷＭアンプ２０は、第１の増幅器２１、第１の三角波発生器２４、第１のレベル比較タイミング発生器２２、第１のＭＯＳ−ＦＥＴ出力器２３から構成される。
【００６９】
第２のＰＷＭアンプ２７は、第２の増幅器２８、第２の三角波発生器３１、第２のレベル比較タイミング発生器２９、第２のＭＯＳ−ＦＥＴ出力器３０から構成される。
【００７０】
第１のＰＷＭアンプ２０、第２のＰＷＭアンプ２７は、第１の増幅器２１、第２の増幅器２８に入力されるアナログ音声信号と、第１の三角波発生器２４、第２の三角波発生器３１に入力されるクロックパルスが異なる点を除いて、本発明の実施の形態１に記載した第１のＰＷＭアンプと同様の構成であるので内部の信号の処理の説明を省略する。
【００７１】
（Ｌチャンネルの高域の増幅と再生）
第１の増幅器２１には、ハイパスフィルタ１９から出力されたＬチャンネルのアナログ音声信号の高域成分を所定の増幅度で増幅し、第１のレベル比較タイミング発生器２２に出力する。
【００７２】
第１の三角波発生器２４は、パルス発振器４３から入力されたクロックパルスを三角波信号に変換し、第１のレベル比較タイミング発生器２２に出力する。
【００７３】
以下、第１のＰＷＭアンプ２０からは、本発明の実施の形態１における第１のＰＷＭアンプと同様に処理され、入力されたＬチャンネルの音声信号の高域に対応するＰＷＭパルス信号が出力される。
【００７４】
第１の積分器２５は、第１のＰＷＭアンプ２０から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分することで音声再生のためのＬチャンネルのアナログ音声信号に変換する。
【００７５】
Ｌチャンネル再生スピーカ２６は、第１の積分器２５から出力された音声再生のためのＬチャンネルのアナログ音声信号を入力し、音声として再生出力する。
【００７６】
（Ｒチャンネルの高域の増幅と再生）
第２の増幅器２８には、ハイパスフィルタ４５から出力されたＲチャンネルのアナログ音声信号の高域成分を所定の増幅度で増幅し、第２のレベル比較タイミング発生器２９に出力する。
【００７７】
第２の三角波発生器３１は、パルス発振器４３から入力されたクロックパルスを三角波信号に変換し、第２のレベル比較タイミング発生器２９に出力する。
【００７８】
以下、第２のＰＷＭアンプ２７からは、本発明の実施の形態１に記載した第１のＰＷＭアンプと同様に処理され、入力されたＲチャンネルの音声信号の高域に対応するＰＷＭパルス信号が出力される。
【００７９】
第２の積分器３２は、第２のＰＷＭアンプ２７から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分することで音声再生のためのＲチャンネルのアナログ音声信号に変換する。
【００８０】
Ｒチャンネル再生スピーカ３３は、第２の積分器３２から出力された音声再生のためのＲチャンネルのアナログ音声信号を入力し、音声として再生出力する。
【００８１】
（低域の増幅と再生）
ローパスフィルタ４２は、加算器４１から出力されたアナログ音声信号から低域成分を抽出し、第３の増幅器３５に出力する。
【００８２】
第３のＰＷＭアンプ３４は、第３の増幅器３５、第３の三角波発生器３８、第３のレベル比較タイミング発生器３６、第３のＭＯＳ−ＦＥＴ出力器３７から構成される。第３のＰＷＭアンプ３４の各構成は、第３の増幅器３５に入力されるアナログ音声信号と、第３の三角波発生器３８に入力されるクロックパルスが異なる点を除いて、本発明の実施の形態１に記載した第２のＰＷＭアンプ１０の構成と同様であるので内部の信号の処理の説明を省略する。
【００８３】
第３の増幅器３５には、ローパスフィルタ４２から出力されたアナログ音声信号の低域成分を所定の増幅度で増幅し、第３のレベル比較タイミング発生器３６に出力する。
【００８４】
第３の三角波発生器３８は、分周器４４から入力されたクロックパルスを三角波信号に変換し、第３のレベル比較タイミング発生器３６に出力する。
【００８５】
以下、第３のＰＷＭアンプ３４からは、本発明の実施の形態１記載の第２のＰＷＭアンプと同様に処理された、入力された音声信号の低域に対応するＰＷＭパルス信号が出力される。
【００８６】
第３の積分器３９は、第３のＰＷＭアンプ３４から出力されたＰＷＭパルス信号を、その高域成分を除去した後に積分することで音声再生のためのアナログ音声信号に変換する。
【００８７】
低域再生スピーカ４０は、第３の積分器３９から出力された音声再生のためのアナログ音声信号を入力し、音声として再生出力する。
【００８８】
本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置では、Ｌチャンネル、Ｒチャンネルそれぞれの高域が高解像度でありかつ低域が高効率な電力増幅を可能とする３Ｄシステム構成でありながら、一つのパルス発振器の出力を、Ｌチャンネル、Ｒチャンネルの高域用のＰＷＭアンプのクロックパルスとして出力し、かつ、同じパルス発振器の出力を分周したものを低域用のＰＷＭアンプの発振周波数として用いる構成により３つのＰＷＭアンプの発振誤差の影響を受けることがなくなり、その結果混変調ノイズが可聴帯域へ折り返ることがなくなるものである。このため、ＰＷＭアンプを使用した音質の良い３Ｄシステムが実現できる。しかも、パルス発振器の共通化による個数の削減と、わずかに一つの分周器の追加のみであるため、回路規模も大幅に増加することがなくなり低コスト、低消費電力の音声増幅装置を実現できる。
【００８９】
また、パルス発振器４３、分周器４４、第１のＰＷＭアンプ２０、第２のＰＷＭアンプ２７、第３のＰＷＭアンプ３４を一体としてハイブリッドＩＣとして構成してもよく、さらには第１のハイパスフィルタ１９、第２のハイパスフィルタ４５、ローパスフィルタ４２、加算器４１などをも含めて一つのハイブリッドＩＣとして構成することもでき、その場合はより小型な音声増幅装置を実現できる。図３には、ハイブリッドＩＣの一例１０２を示している。
【００９０】
なお、ＰＷＭアンプの内部構成も、本発明の実施の形態２に限られるものではない。さらに、本発明の実施の形態２では、ＰＷＭアンプを例にとって説明したがパルス振幅変調（ＰＡＭ）、パルス密度変調（ＰＤＭ）などのその他のデジタルアンプにも適応しても構わない。
【産業上の利用可能性】
【００９１】
本発明に係る音声増幅方法及び音声増幅装置によれば、高域成分は高解像度でかつ低域成分は高効率な電力増幅の両立が図れ、同時に、サンプリング周波数の差で発生する混変調ノイズを発生しない音声信号の電力増幅することができ、しかも簡単な回路構成で可能となるなど、ＡＶ機器の音声増幅にはとりわけ有用である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１におけるＰＷＭアンプを用いた音声増幅装置の構成を示すブロック図
【図２】折り返し混変調ノイズが発生しない原理を説明する図
【図３】本発明の実施の形態２におけるＰＷＭアンプを用いた音声増幅装置の構成を示すブロック図
【図４】従来の一般的なＰＷＭアンプを用いた音声増幅装置の一例を示すブロック図
【図５】従来の一般的なＰＷＭアンプを用いた音声増幅装置の各部の動作波形を示す図
【図６】従来のＰＷＭアンプを用いた音声増幅装置のブロック図
【図７】ＰＷＭアンプのサンプリング周波数と効率特性の概要を示す図
【図８】ＰＷＭアンプと積分器とを一体化したＰＷＭアンプ処理ユニットが２個からなる従来のバイアンプ構成の音声増幅装置の構成を示すブロック図
【図９】従来のバイアンプ構成の音声増幅装置において折り返し混変調ノイズが発生する原理を説明する図
【符号の説明】
【００９３】
１  ハイパスフィルタ
２  第１のＰＷＭアンプ
３  第１の増幅器
４  第１のレベル比較タイミング発生器
５  第１のＭＯＳ−ＦＥＴ出力器
６  第１の三角波発生器
７  第１の積分器
８  高域再生スピーカ
９  ローパスフィルタ
１０  第２のＰＷＭアンプ
１１  第２の増幅器
１２  第２のレベル比較タイミング発生器
１３  第２のＭＯＳ−ＦＥＴ出力器
１４  第２の三角波発生器
１５  第２の積分器
１６  低域再生スピーカ
１７  パルス発振器
１８  分周器
１９  ハイパスフィルタ
２０  第１のＰＷＭアンプ
２１  第１の増幅器
２２  第１のレベル比較タイミング発生器
２３  第１のＭＯＳ−ＦＥＴ出力器
２４  第１の三角波発生器
２５  第１の積分器
２６  Ｌチャンネル再生スピーカ
２７  第２のＰＷＭアンプ
２８  第２の増幅器
２９  第２のレベル比較タイミング発生器
３０  第２のＭＯＳ−ＦＥＴ出力器
３１  第２の三角波発生器
３２  第２の積分器
３３  Ｒチャンネル再生スピーカ
３４  第３のＰＷＭアンプ
３５  第３の増幅器
３６  第３のレベル比較タイミング発生器
３７  第３のＭＯＳ−ＦＥＴ出力器
３８  第３の三角波発生器
３９  第３の積分器
４０  低域再生スピーカ
４１  加算器
４２  ローパスフィルタ
４３  パルス発振器
４４  分周器
４５  ハイパスフィルタ
５０  ＰＷＭアンプ
５１  増幅器
５２  レベル比較タイミング発生器
５３  ＭＯＳ−ＦＥＴ出力器
５４  三角波発生器
５５  積分器
５６  スピーカ
６０  バンドパスフィルタ
６１  ＰＷＭドライバ
６２  出力スイッチ器
６３  負帰還器
６４  ハイブリッドＩＣ
６５  ＭＯＳ−ＦＥＴ
６６  出力フィルタ
６７  スピーカ
６８  ＰＷＭアンプ処理ユニット
６９  ＰＷＭアンプ処理ユニット
１０１  ハイブリッドＩＣ
１０２  ハイブリッドＩＣ
【図１】
2007243530.tif 000003
【図２】
2007243530.tif 000004
【図３】
2007243530.tif 000005
【図４】
2007243530.tif 000006
【図５】
2007243530.tif 000007
【図６】
2007243530.tif 000008
【図７】
2007243530.tif 000009
【図８】
2007243530.tif 000010
【図９】
2007243530.tif 000011