(57)【要約】【課題】空孔を有する絶縁膜が充填されたトレンチを設けた半導体基板を備える半導体装置の製造方法において、該空孔の大きさや形状等のコントロールを実現する技術を提案する。【解決手段】半導体基板上にトレンチマスクを形成したうえで、単数又は複数の第一段階のトレンチを形成する工程と、前記第一段階のトレンチの側壁にシリコンの酸化を阻害する側壁マスクを形成する工程と、前記第一段階のトレンチの底壁を深さ方向に拡張した第二段階のトレンチを形成する工程と、前記第二段階のトレンチの内壁のうち前記側壁マスクに被覆されない部分を、前記半導体基板の表面に平行な方向と深さ方向とに拡張した第三段階のトレンチを形成する工程と、前記第三段階のトレンチの内壁を酸化する工程と、前記側壁マスク及び前記トレンチマスクを除去する工程と、前記第三段階のトレンチのトレンチ開口部を絶縁膜で閉塞する工程とを含む過程で半導体装置を製造する。【選択図】図４
2007273794.tif 000002
【特許請求の範囲】
【請求項１】
シリコンで成る半導体基板上にトレンチマスクを形成したうえで、単数又は複数の第一段階のトレンチを形成する工程と、
前記第一段階のトレンチの側壁にシリコンの酸化を阻害する側壁マスクを形成する工程と、
前記第一段階のトレンチの底壁を深さ方向に拡張した第二段階のトレンチを形成する工程と、
前記第二段階のトレンチの内壁のうち前記側壁マスクに被覆されない部分を、前記半導体基板の表面に平行な方向と深さ方向とに拡張した第三段階のトレンチを形成する工程と、
前記第三段階のトレンチの内壁を酸化する工程と、
前記側壁マスク及び前記トレンチマスクを除去する工程と、
前記第三段階のトレンチのトレンチ開口部を絶縁膜で閉塞する工程とを、
含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコンで成る半導体基板上にトレンチマスクを形成したうえで、単数又は複数の第一段階のトレンチを形成する工程と、
前記第一段階のトレンチの側壁にシリコンの酸化を阻害する側壁マスクを形成する工程と、
前記第一段階のトレンチの底壁を深さ方向に拡張した第二段階のトレンチを形成する工程と、
前記第二段階のトレンチの内壁のうち前記側壁マスクに被覆されない部分を、前記半導体基板の表面に平行な方向と深さ方向とに拡張した第三段階のトレンチを形成する工程と、
前記第三段階のトレンチの内壁を酸化する工程と、
前記側壁マスク及び前記トレンチマスクを除去する工程と、
前記半導体基板の表面に熱酸化処理又はＣＶＤ法による絶縁膜を形成して第三段階のトレンチのトレンチ開口部を閉塞する工程とを、
含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ構造を有する半導体基板を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置を構成する半導体基板にトレンチ構造を形成する技術が知られている。例えば、ＤＲＡＭのトレンチキャパシタ技術や、ＳＯＩウェハの素子分離のためのトレンチ技術、ＭＯＳＦＥＴのトレンチゲート技術などとして、種々検討されている。
【０００３】
上述のようなトレンチ構造を有する半導体基板を用いた半導体装置では、トレンチに充填された絶縁膜と半導体基板との熱膨張係数差で、トレンチに応力ストレスが発生して分離特性を悪化させたり、また、トレンチに充填された絶縁膜の誘電率が高いために寄生容量が大きくなり、ゲート配線遅延を生じたりするなどの不都合が生じていた。
そこで、これらの不都合を解消する半導体装置として、空孔を有する絶縁膜が充填されたトレンチを半導体基板に形成した半導体装置が提案されている（例えば、特許文献１）。
【０００４】
上述のように、空孔を有する絶縁膜にてトレンチが充填されることによって、該絶縁膜中における酸化膜等の固体絶縁物の割合が低減する。
これにより、絶縁膜と半導体基板との熱膨張係数差による応力ストレスを減じて、半導体基板の反りや結晶欠陥が入ることを防止できる。また、空孔（空気である場合）の比誘電率（＝１）は、酸化膜の比誘電率（≒４）より小さいため、酸化膜でトレンチを充填する場合と比較して、トレンチ内の絶縁膜の誘電率を低下させることができる。これにより、半導体装置におけるゲート配線遅延を防止し、また、高耐電圧を確保しつつ、トレンチ幅を縮小できる。
つまり、空孔を有する絶縁膜にてトレンチが充填されることによって、半導体基板におけるトレンチ形成面積比率を大きくできて、高耐電圧で通電時の損失が小さい（低オン抵抗）の半導体装置が実現可能となった。
【０００５】
上述のような、空孔を有する絶縁膜が充填されたトレンチ構造を備えた半導体基板を用いた半導体装置の製造方法として、以下のような方法が提案されている。
【０００６】
例えば、特許文献１の実施例８に示される方法では、図５に示すように、先ず、半導体基板２１にトレンチ２２・２２・・・が等ピッチで形成される（図５ａ）。このトレンチ２２・２２・・・に、ＣＶＤ法によりポリシリコン膜２３が形成される（図５ｂ）。続いて、トレンチ開口部の幅がトレンチ底部よりも狭くなる形状となるように、前記ポリシリコン膜２３が熱処理される（図５ｃ）。さらに、これが熱酸化処理されるとシリコンの体積が膨大し、トレンチ内部に空孔２４・２４・・・を残した状態でトレンチ開口部が酸化膜で閉じられた状態となり（図５ｄ）、空孔を有する絶縁膜が充填されたトレンチが半導体基板に形成される。
【０００７】
また、例えば、特許文献１の実施例１０に示される方法では、図６に示すように、先ず、熱酸化処理により表面に酸化膜が形成されたトレンチ３２・３２・・・が半導体基板３１に形成される（図６ａ）。そして、このトレンチ３２・３２・・・内に、空孔３４・３４・・・が残るようにＣＶＤ法による酸化膜３３が成膜され（図６ｂ）、更にエッチバック等の処理を経て（図６ｃ）、空孔を有する絶縁膜が充填されたトレンチが半導体基板に形成される（図６ｄ）。
【０００８】
上記のように、空孔を有する絶縁膜が充填されたトレンチを半導体基板に形成した半導体装置の製造方法が、多数提案されている。
しかし、上述したような製造方法では、絶縁膜に形成される空孔の大きさや形状がばらつき、空孔を確実にコントロールできるものではない。
【特許文献１】特開２００４−１５３１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明では、空孔を有する絶縁膜が充填されたトレンチを備える半導体基板を用いる半導体装置の製造方法であって、より狭い幅のトレンチで高耐電圧化を実現するとともに、絶縁膜に形成される空孔の大きさや形状等のコントロールを実現する技術を提案する。
【課題を解決するための手段】
【００１０】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【００１１】
即ち、請求項１においては、シリコンで成る半導体基板上にトレンチマスクを形成したうえで、単数又は複数の第一段階のトレンチを形成する工程と、前記第一段階のトレンチの側壁にシリコンの酸化を阻害する側壁マスクを形成する工程と、前記第一段階のトレンチの底壁を深さ方向に拡張した第二段階のトレンチを形成する工程と、前記第二段階のトレンチの内壁のうち前記側壁マスクに被覆されない部分を、前記半導体基板の表面に平行な方向と深さ方向とに拡張した第三段階のトレンチを形成する工程と、前記第三段階のトレンチの内壁を酸化する工程と、前記側壁マスク及び前記トレンチマスクを除去する工程と、前記第三段階のトレンチのトレンチ開口部を絶縁膜で閉塞する工程とを、含む半導体装置の製造方法である。
【００１２】
請求項２においては、シリコンで成る半導体基板上にトレンチマスクを形成したうえで、単数又は複数の第一段階のトレンチを形成する工程と、前記第一段階のトレンチの側壁にシリコンの酸化を阻害する側壁マスクを形成する工程と、前記第一段階のトレンチの底壁を深さ方向に拡張した第二段階のトレンチを形成する工程と、前記第二段階のトレンチの内壁のうち前記側壁マスクに被覆されない部分を、前記半導体基板の表面に平行な方向と深さ方向とに拡張した第三段階のトレンチを形成する工程と、前記第三段階のトレンチの内壁を酸化する工程と、前記側壁マスク及び前記トレンチマスクを除去する工程と、前記半導体基板の表面に熱酸化処理又はＣＶＤ法による絶縁膜を形成して第三段階のトレンチのトレンチ開口部を閉塞する工程とを、含む半導体装置の製造方法である。
【発明の効果】
【００１３】
本発明の効果として、以下に示すような効果を奏する。
【００１４】
本発明によれば、第一段階のトレンチ、第二段階のトレンチ、及び、第三段階のトレンチを加工する処理を調整することにより、絶縁膜に形成される空孔の大きさや形状等のコントロールを実現することができる。これにより、従来の手法と比較して、トレンチに充填される絶縁膜中の空孔の割合を大きくすることが可能となり、半導体基板により狭い幅のトレンチを形成することによって半導体装置の高耐電圧化を実現することができる。
【発明を実施するための最良の形態】
【００１５】
次に、発明の実施の形態を説明する。
図１は本発明の実施例に係る半導体基板の構成を示す断面図、図２は半導体基板にトレンチ構造を形成する流れ図、図３は半導体基板にトレンチ構造を形成する流れを説明する図、図４は半導体基板にトレンチ構造を形成する流れを説明する図である。
図５は従来の半導体基板にトレンチ構造を形成する流れを説明する図、図６は従来の半導体基板にトレンチ構造を形成する流れを説明する図である。
【００１６】
図１に示すように、本発明の実施例に係る半導体装置の製造方法が適用される半導体基板４８には、絶縁膜４２が充填されたトレンチ４１が形成される。該絶縁膜４２は、シリコン酸化膜やシリコン窒化膜等の固体絶縁物４３の内部に、単数又は複数の空孔４４・４４・・・を有して成るものである。
このような構成の半導体基板４８では、シリコン酸化膜やシリコン窒化膜等の固体絶縁物４３と、該固体絶縁物４３よりも比誘電率の高い空孔４４・４４・・・内の空気により、絶縁膜４２が構成されるため、シリコン酸化膜やシリコン窒化膜等の固体絶縁物のみで絶縁膜を構成する場合と比較して、絶縁膜の誘電率を低下させることができる。これにより、半導体基板４８を備えた半導体装置を高耐電圧化させるために必要なトレンチの幅を、該トレンチが固体絶縁物で充填された場合と比較して、低減させることができる。
【００１７】
続いて、半導体装置の製造方法（半導体基板４８にトレンチ構造を形成する方法）の流れを、図２を用いて説明する。
【００１８】
先ず、図３（ａ）に示すように、シリコンウエハである半導体基板４８上にトレンチマスク４９を形成する（トレンチマスク形成工程Ｓ１１）。
前記トレンチマスク４９は、後述する第一段階のトレンチ（溝）５１を形成する部分の半導体基板４８を露出させ、他の部分を覆うようなパターンのものである。該トレンチマスク４９は、例えば、シリコン窒化膜やシリコン酸化膜等にて構成することができる。
【００１９】
そして、上述のように半導体基板４８上にパターンニングされたトレンチマスク４９に沿って、単数又は複数の第一段階のトレンチ５１・５１・・・を形成する（第一段階のトレンチ形成工程Ｓ１２）。
第一段階のトレンチ５１は、図３（ｂ）に示すように、該トレンチマスク４９で覆われない部分の半導体基板４８をエッチング処理することにより形成される。エッチング処理の手法として、例えば、ドライエッチング処理の一種である反応性イオンエッチング処理や、ウェットエッチング処理等を採用することができる。
【００２０】
前記『第一段階のトレンチ５１』は、後述する第二段階のトレンチ５３及び第三段階のトレンチ５５を形成する際に、トレンチ開口部の詰まりを防止するために、また、第三のトレンチ５５のトレンチ開口部を閉塞するための足がかりとするために、設けられるものである。
つまり、図１に示す半導体基板４８に形成されたトレンチ４１に充填された絶縁膜４２において、第一段階のトレンチ５１は、空孔４４と半導体基板４８の表面との間の固体絶縁物４３の厚みＨ１を定める基準となるものである。よって、前記第一段階のトレンチ５１の深さＨ２は、その深さぶんの半導体基板４８が崩落しない程度の強度を有し、且つ、後述するトレンチ閉塞処理工程Ｓ１９で空孔４４と半導体基板４８の表面との間の固体絶縁物４３の厚みＨ１を与える程度の大きさとされる。但し、第一段階のトレンチ５１は、上記条件を満たす浅いトレンチとすることが、加工時間の短縮や、空孔４４をより大きく形成する上で、望ましい。
また、第一段階のトレンチ５１の溝幅は、後述するトレンチ閉塞処理工程Ｓ１９で閉塞可能な程度の大きさとされる。
【００２１】
続いて、前記第一段階のトレンチ５１の内壁にトレンチマスクを形成する（トレンチ内壁マスク形成工程Ｓ１３）。
図３（ｃ）に示すように、前記第一段階のトレンチ５１の内壁を覆うように設けられるトレンチマスク５２は、例えば、ＣＶＤ法によるシリコン窒化膜やシリコン酸化膜等、シリコンの酸化を阻害する膜とすることができる。
【００２２】
そして、第一段階のトレンチ５１の内壁に形成されたトレンチマスク５２のうち、底壁に堆積したトレンチマスクを除去する（トレンチ底壁マスク除去工程Ｓ１４）。
この工程においては、ドライエッチング処理等の、深さ方向のみエッチング処理する異方性エッチング処理を、トレンチマスク５２で被覆された第一段階のトレンチ５１に対して行う。
【００２３】
上記トレンチ内壁マスク形成工程Ｓ１３及びトレンチ底壁マスク除去工程Ｓ１４により、図３（ｄ）に示すように、第一段階のトレンチ５１は、底壁に半導体基板４８が露出した状態で、側壁がトレンチマスクで被覆されることとなる。以下、このトレンチ５１の側壁を被覆するトレンチマスク５２を、『側壁マスク５２ａ』と記載する。
【００２４】
続いて、前記第一段階のトレンチ５１の底壁を、深さ方向に掘り下げて拡張するエッチング処理を行って、第二段階のトレンチ５３を形成する（第二段階のトレンチ形成工程Ｓ１５）。
前記第二段階のトレンチ５３を形成するために、第一段階のトレンチ５１に対してドライエッチング処理等の異方性エッチング処理が行われる。このとき、前記第一段階のトレンチ５１のトレンチ開口部には、側壁マスク５２ａが形成されているので、第二段階のトレンチ５３を形成することにより発生する生成物により、トレンチ開口部が狭まったり詰まったりすることを防止することができる。
【００２５】
前記『第二段階のトレンチ５３』は、図３（ｅ）に示すように、前記第一段階のトレンチ５１を深さ方向にのみ拡張したものであり、該第二段階のトレンチ５３の深さは後述する第三段階のトレンチ５５の深さに基づいて決定される。第三段階のトレンチ５５の深さにより、絶縁膜４２に形成される空孔４４の深さ方向の大きさが定まるので、第二段階のトレンチ形成工程Ｓ１５においてエッチング処理を制御してトレンチの深さを調整することにより、絶縁膜４２に形成される空孔４４の深さ方向の大きさを調整することができる。
【００２６】
続いて、前記第二段階のトレンチ５３を、半導体基板４８の表面に平行な方向と深さ方向とに拡張するエッチング処理を行って、第三段階のトレンチ５５を形成する（第三段階のトレンチ形成工程Ｓ１６）。
前記第三段階のトレンチ５５を形成するために、ウェットエッチング処理やケミカルドライエッチング処理（ＣＤＥ）等の等方性エッチング処理が行われ、表面に平行な方向が所望の幅となるまでトレンチ内部が拡張される。
このとき、前記第二段階のトレンチ５３のトレンチ開口部には、側壁マスク５２ａが形成されているので、図４（ｆ）に示すように、トレンチ開口部５５ａの形状はそのままに、トレンチ内部５５ｂのみが等方向にエッチング処理される。この結果、第三段階のトレンチ５５は、トレンチ開口部５５ａの溝幅が狭く、トレンチ内部５５ｂの溝幅が広い形状のトレンチとなる。
【００２７】
前記第三段階のトレンチ５５のトレンチ内部５５ｂの形状により、半導体基板４８に設けられる絶縁膜４２に形成される空孔４４の形状が定まる。
すなわち、トレンチ形成工程Ｓ１６においてエッチング処理を制御することにより、第三段階のトレンチ５５のトレンチ内部５５ｂの溝幅を調整することができ、この結果、絶縁膜４２に形成される空孔４４の半導体基板４８の表面と略平行な方向の大きさを調整することができる。
【００２８】
なお、隣接する第三段階のトレンチ５５・５５間に残された半導体基板４８の幅は、後述する熱酸化処理工程で酸化可能な程度の厚みとなるように調整される。
【００２９】
上述のように、半導体基板４８に第三段階のトレンチ５５が形成されれば、図４（ｇ）に示すように、該第三段階のトレンチ５５の内壁（側壁及び底壁）を酸化する第一の熱酸化処理を行う（熱酸化処理工程Ｓ１７）。
この第一の熱酸化処理では、隣接する第三段階のトレンチ５５・５５間に残された半導体基板４８を完全に酸化する程度に、該第三段階のトレンチ５５の内部が酸化される。これにより、第三段階のトレンチ５５のトレンチ開口部５５ａの側壁は前記側壁マスク５２ａで被覆され、それ以外の第三段階のトレンチ５５内部は、第一の熱酸化処理により形成された酸化膜５６で被覆されることとなる。
【００３０】
そして、前記第三段階のトレンチ５５のトレンチ開口部５５ａの側壁を被覆している側壁マスク５２ａと、半導体基板４８の上面を被覆しているトレンチマスク４９を除去する（トレンチマスク除去工程Ｓ１８）。
トレンチマスク４９及び側壁マスク５２ａの除去は、ウエットエッチング処理等により行うことができる。図４（ｈ）に示すように、トレンチマスク４９及び側壁マスク５２ａが除去された半導体基板４８では、表面及び第三段階のトレンチ５５のトレンチ開口部５５ａにシリコンが表れ、第三段階のトレンチ５５のトレンチ内部５５ｂには酸化膜５６が表れる。そして、第三段階のトレンチ５５のトレンチ開口部５５ａには、半導体基板４８の表面に平行な方向にトレンチの内側へ突出している鍔状突出部が残る。
【００３１】
最後に、図４（ｉ）に示すように、前記第三段階のトレンチ５５のトレンチ開口部５５ａを絶縁膜で閉塞させる（トレンチ閉塞処理工程Ｓ１９）。
第三段階のトレンチ５５のトレンチ開口部を閉塞させるために、第二の熱酸化処理を行う。この第二の熱酸化処理を行うことによって、シリコンで成るトレンチ開口部の鍔状突出部が熱酸化されて体積が増大することにより、第三段階のトレンチ５５のトレンチ開口部が絶縁膜であるシリコン酸化膜で閉じられる。
また、第三段階のトレンチ５５のトレンチ開口部を閉塞させるために、常圧ＣＶＤ法やプラズマＣＶＤ法などの、被覆性の良くない（トレンチ開口部で詰まるような）、化学的膜形成手法を用いることもできる。この場合も、第三段階のトレンチ５５のトレンチ開口部が絶縁膜であるシリコン酸化膜やシリコン窒化膜で閉じられる。
【００３２】
上記Ｓ１１〜Ｓ１９の各工程を経ることによって、図１に示すように、半導体基板４８には、絶縁膜４２が埋め込まれたトレンチ４１が形成され、該絶縁膜４２の内部には、前記第三段階のトレンチ５５のトレンチ開口部５５ａが閉塞されて成る空孔４４が形成される。
上記構成の半導体基板４８において、トランジスタやダイオード等の素子を形成し、配線や保護膜を形成すれば半導体装置が完成する。
なお、前記半導体基板４８は、種々の半導体装置に組み込んで用いることができる。
【００３３】
上述の半導体基板にトレンチ構造を形成する方法によれば、第二段階のトレンチ５３、及び第三段階のトレンチ５５の形状を制御することにより、換言すれば、第二段階のトレンチ形成工程Ｓ１５と第三段階のトレンチ形成工程Ｓ１６においてエッチング処理を制御することにより、該半導体基板４８の絶縁膜４２に形成される空孔４４の大きさや形状を制御することができる。
従って、空孔４４を有する絶縁膜４２が充填されたトレンチ４１を備える半導体基板４８において、前記空孔４４の大きさや形状等を、確実にコントロールすることができる。
【００３４】
さらに、前記半導体基板４８の絶縁膜４２に形成される空孔４４・４４同士の間には、柱状の酸化膜が存在するために、この柱状の熱酸化膜の厚み等を調整することにより、半導体基板４８の絶縁膜４２の強度を調整することが可能である。よって、従来の手法と比較して、絶縁膜４２の強度を確保した上でトレンチに充填される絶縁膜中の空孔の割合を大きくすることが可能となり、より狭い幅のトレンチ構造を半導体基板４８に備えることによって、当該半導体基板４８を用いた半導体装置の高耐電圧化を実現することができる。
【００３５】
また、半導体基板４８に高アスペクト比（溝の深さ／溝幅）のトレンチ４１を形成する場合においても、第二段階のトレンチを形成して深さ方向にトレンチを拡張したうえで、第三段階のトレンチを形成して前記第二段階のトレンチを溝幅方向及び深さ方向に拡張するので、深いトレンチを形成しようとする際にトレンチが先窄まりの形状になってしまうという課題を解消することができる。
逆に、半導体基板４８に低アスペクト比のトレンチ４１を形成する場合には、絶縁膜４２の内部に幅広の空孔４４・４４・・・を形成すれば、絶縁膜４２を形成するために加工するトレンチの数を増大させる必要がなく、隣接するトレンチを広いピッチで形成できるので、加工が容易である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例に係る半導体基板の構成を示す断面図。
【図２】半導体基板にトレンチ構造を形成する流れ図。
【図３】半導体基板にトレンチ構造を形成する流れを説明する図。
【図４】半導体基板にトレンチ構造を形成する流れを説明する図。
【図５】従来の半導体基板にトレンチ構造を形成する流れを説明する図。
【図６】従来の半導体基板にトレンチ構造を形成する流れを説明する図。
【符号の説明】
【００３７】
４１  トレンチ
４２  絶縁膜
４３  固体絶縁物
４４  空孔
４８  半導体基板
５１  第一段階のトレンチ
５２ａ  側壁マスク
５３  第二段階のトレンチ
５５  第三段階のトレンチ
【図１】
2007273794.tif 000003
【図２】
2007273794.tif 000004
【図３】
2007273794.tif 000005
【図４】
2007273794.tif 000006
【図５】
2007273794.tif 000007
【図６】
2007273794.tif 000008