(57)【要約】      （修正有）【課題】放熱部材を担持した半導体チップと回路基板との正確な位置合わせを行う構造と方法を提供する。【解決手段】貫通孔１２Ｗを有し放熱部材となる支持体１２に孤立パターン１２Ｌを、支持体の表側からも裏側からも観察できるように形成する工程と、前記支持体に半導体素子１１を、孤立パターンを支持体の表側から観察することにより位置合わせし、半導体素子の裏側面を支持体の表側面に固定する工程と、支持体を反転させ、回路基板１３上に半導体素子が支持体の表側面に固定された状態で、半導体素子の表側面に形成された電極１１Ａが、回路基板上の配線パターン１３Ａにコンタクトするように実装する工程は、貫通孔を介して回路基板上に形成された対応する孤立パターン１３Ｌを支持体の裏側から観察し、支持体の貫通孔に対応して形成された孤立パターンと、回路基板上の孤立パターンとを、それぞれ位置合わせする工程を含む。【選択図】図２
2007250868.tif 000002
【特許請求の範囲】
【請求項１】
放熱部材を備えた半導体装置の製造方法であって、
前記放熱部材に、貫通孔を介して表裏から観察可能な第１のパターンを形成する工程と、
前記放熱部材に、前記第１のパターンに位置合わせして、半導体素子を固定する工程と、
配線パターンの形成された回路基板に、第２のパターンを形成する工程と、
前記半導体素子の固定された放熱部材と前記回路基板とを位置合わせして実装する工程と、を含み、
前記実装する工程は、前記貫通孔を介して、前記半導体素子の固定面の反対側から前記第１のパターンと第２のパターンとを観察する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のパターンおよび前記第２のパターンは、それぞれ、少なくとも３つ形成されてなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１のパターンを形成する工程は、前記貫通孔に対応する場所に前記第１のパターンの形成された透明フィルムを、前記放熱部材に貼り付けることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
放熱部材と、回路基板とによって挟持されてなる半導体素子を備え、
前記放熱部材は、前記半導体素子固定面から半体面まで貫通する貫通孔と、
前記貫通孔に対応する場所に第１のパターンの形成された透明フィルムと、を有することを特徴とする半導体装置。
【請求項５】
前記回路基板には、第２のパターンが形成されており、
前記第１のパターンと前記第２のパターンの位置関係が略一致することを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に半導体素子と回路基板を電気的に接続した半導体装置の製造方法に関する。
【背景技術】
【０００２】
最近の高性能半導体素子は、動作時に激しい発熱を生じ、このため、半導体素子を回路基板に実装して半導体装置を構成する場合、半導体素子に放熱部材を結合する必要がある。このような放熱部材は、一般に半導体素子（チップ）の裏側に設けられる。
【０００３】
そこで、このような放熱部材を設けられた半導体素子を回路基板上にフリップチップ法により実装して半導体装置を構成した場合、半導体素子が回路基板と放熱部材の間に挟持された構造が、半導体装置として得られる。
【０００４】
また、半導体素子を回路基板上に正確に位置決めする方法が提案されている（特許文献１〜３）。
【特許文献１】特開平７−２８３５９８号公報
【特許文献２】特開平１１−１０２９３２号公報
【特許文献３】特開２００１−２５７２３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方、このような最近の発熱量の大きい半導体素子は、微細化に対応して多数の入出力ピンを非常に細かいピッチで形成されており、このため半導体素子をフリップチップ法により回路基板上に実装しようとすると、回路基板上のパターンと半導体素子上の入出力ピンとを高い精度で位置合わせする必要がある。
【０００６】
ところが、上記のように半導体素子が回路基板と放熱部材に挟持される構造の半導体装置では、半導体素子上の大きな放熱部材がじゃまになり、半導体素子を回路基板に高い精度で位置合わせするのが困難になっている。
【課題を解決するための手段】
【０００７】
一の側面によれば本発明は、  放熱部材を備えた半導体装置の製造方法であって、前記放熱部材に、貫通孔を介して表裏から観察可能な第１のパターンを形成する工程と、前記放熱部材に、前記第１のパターンに位置合わせして、半導体素子を固定する工程と、配線パターンの形成された回路基板に、第２のパターンを形成する工程と、前記半導体素子の固定された放熱部材と前記回路基板とを位置合わせして実装する工程と、を含み、前記実装する工程は、前記貫通孔を介して、前記半導体素子の固定面の反対側から前記第１のパターンと第２のパターンとを観察する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【０００８】
他の側面によれば本発明は、放熱部材と、回路基板とによって挟持されてなる半導体素子を備え、前記放熱部材は、前記半導体素子固定面から半体面まで貫通する貫通孔と、前記貫通孔に対応する場所に第１のパターンの形成された透明フィルムと、を有することを特徴とする半導体装置を提供する。
【発明の効果】
【０００９】
本発明によれば、放熱部材となる支持部材が半導体素子上に固定され、さらに前記半導体素子が回路基板上にフェースダウン状態で実装されている状態であっても、支持部材上の孤立パターン、すなわち位置合わせマークを、前記支持部材の裏側面から観察することが可能であり、前記位置合わせマークを回路基板上の対応する孤立パターン、すなわち位置合わせマークに対して位置合わせすることにより、前記支持部材上の半導体素子を、前記回路基板に対して位置合わせすることが可能となる。その際、前記半導体素子および回路基板は、前記放熱部材上の同一の位置合わせマークに対して位置合わせされるため、半導体素子と回路基板の間においても、誤差の少ない正確な位置合わせが可能となる。その結果、発熱量が大きくまたピン密度の高い高性能半導体素子を、回路基板上に、確実かつ容易に実装することが可能になる。前記半導体素子は上記のように位置合わせされた後、前記回路基板に半田付けされてもよいが、本発明は特に、前記半導体素子の回路基板上への実装を、前記放熱部材のねじ止めにより着脱自在に行う構成において有効である。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の一実施形態による半導体装置１０全体の分解斜視図を示す。
【００１１】
図１を参照するに、半導体装置１０は放熱部材１２上に担持される半導体チップ１１を含み、前記半導体素子１１は配線パターン１３Ａが形成された回路基板１３上にフェースダウン状態で実装される。
【００１２】
図１の例では前記回路基板１３上には固定ねじ１３ａが形成されており、前記半導体チップ１１は前記回路基板１３に、前記放熱部材１２に担持された状態で、前記放熱部材１２を回路基板１３に、前記固定ねじ１３ａを使って固定することにより、はんだづけを行うことなく、着脱自在に実装される。このような着脱自在な実装の場合には、前記半導体チップ１１上の電極が前記回路基板１３上の配線パターン１３Ａに着脱自在にコンタクトされ、鉛フリーはんだを使って実装を行った場合に生じる熱応力やクラック発生の問題を回避することができる。ただし本発明は、このようなはんだづけを行わない着脱自在な実装に限定されるものではなく、半導体チップ１１を回路基板１３上の配線パターン１３Ａにはんだ付けにより実装する場合においても適用が可能である。
【００１３】
前記放熱部材１２には、前記固定ねじ１３ａに対応する開口部１２ａが形成されており、前記放熱部材１２を、前記固定ねじ１３ａが対応する開口部１２ａに挿通されるように装着し、さらにナット１２Ａにより固定することにより、放熱部材１２が回路基板１３に固定される。
【００１４】
本発明の半導体装置では、前記半導体チップ１１のフェースダウン実装面には、幅が例えば８０μmの電極が２００μmピッチで繰り返される高密度ランドグリッドアレイが形成されており、従って前記半導体チップ１１を前記回路基板１３上に実装する場合には、Ｘ，Ｙ方向にいずれも１０μm以下の精度で位置合わせできることが要求される。ところが、図１の構成では前記半導体チップ１１を実装する場合、半導体チップ１１は放熱部材１２の陰に隠れてしまうため、半導体チップ１１と回路基板１３とを直接に位置合わせすることができない。
【００１５】
半導体チップ１１を放熱部材１２に対して位置合わせしておき、前記放熱部材を回路基板１３に対して位置合わせすることは可能であるが、このような位置合わせでは誤差が蓄積し、所望の精度での位置合わせが困難である。
【００１６】
そこで本発明では前記回路基板１１上に位置合わせマーク１３Lを孤立パターンの形で形成し、さらに前記放熱部材１２上、前記位置合わせマーク１３Lを観察できるような位置に、貫通孔１２Ｗの形で、観察窓を形成する。さらに前記観察窓に、前記半導体チップ１１を前記放熱部材１２に固定する場合の位置合わせマークとなる孤立パターンを、透明な下地に保持して形成し、前記観察窓１２Ｗに形成された位置合わせマークを前記回路基板１３の形成された位置合わせマーク１３Ｌに対して位置合わせすることにより、前記半導体基板１１を前記回路基板１３に対して位置合わせする。
【００１７】
かかる構成では、半導体チップ１１は前記観察窓１２Ｗに形成された位置合わせマークに対して位置合わせされており、従って、前記観察窓１２Ｗの位置合わせマークと回路基板１３上の位置合わせマーク１３Ｌを位置合わせすることにより、前記半導体チップ１１と回路基板１３の間に直接的で高精度の位置合わせを行うことができる。
【００１８】
図２は、図１の主要部を示す断面図である。
【００１９】
図２を参照するに、前記半導体チップ１１は裏側面が前記放熱部材１２の表側面に、導電性の接着層１１Ｂにより固定されており、前記半導体チップ１１の表側面には、ランドグリッドアレイを構成する電極パターン１１Ａが形成されている。また前記放熱部材１２中には、前記観測窓を構成する貫通孔１２Ｗが、前記半導体チップ１１が装着される放熱部材１２の表側面から、これに対向する裏側面まで連続して形成されているのがわかる。
【００２０】
さらに前記放熱部材１２の表側面には透明フィルム１２Ｆが、前記チップ１１の前記放熱部材１２への接着部分を回避して形成されており、前記透明フィルム１２は、前記観察窓１２Ｗに対応する部分に、前記回路基板１３上の位置合わせパターン１３Ｌに対応した位置合わせパターン１２Ｌを担持している。
【００２１】
先にも述べたように前記半導体チップ１１は前記観察窓１２Ｗ上の位置合わせマーク１２Ｌに対して位置合わせされており、従って、前記位置合わせマーク１２Ｌを、前記放熱部材１２の裏面側から前記観察窓１２Ｗを介して前記回路基板１３を観察しながら、前記回路基板１３上の位置合わせマーク１３Ｌに対して位置合わせすることにより、前記半導体チップ１１Ｂを前記回路基板１３上の配線パターン１３Ａに対して、高い精度で位置合わせすることが可能になる。
【００２２】
図３は、前記透明フィルム１２Ｆの前記放熱部材１２への装着を示す。
【００２３】
図３を参照するに、透明フィルム１２Ｆは例えば厚さが１５μｍのポリイミドフィルムよりなり、前記半導体チップ１１の放熱部材１２への接着部分に対応してカットアウト１２Ｇが形成されている。また前記透明フィルム１２Ｆ上には片面にＣｕ箔などの金属箔が形成されており、これをフォトリソグラフィによりパターニングすることにより、前記位置合わせマーク１２Ｌが、孤立Ｃｕパターンの形で形成されている。
【００２４】
そこで、前記透明フィルム１２Ｆを前記放熱部材１２の表側面に貼り付けることにより、前記位置合わせマーク１２Ｌを前記貫通孔１２Ｗに対応して位置させることができる。
【００２５】
図４は、このようにして透明フィルム１２Ｆを装着された放熱部材１２上へのチップ１１の装着を、前記チップ１１の表側面から見た図である。
【００２６】
図４を参照するに、前記チップ１１は前記放熱部材１２のうち、前記フィルム１２Ｆ中のカットアウト１２Ｇにより露出された部分に前記接着剤層１１Ｂにより接着されるが、その際に前記接着剤層１１Ｂの硬化前に前記放熱部材１２および半導体チップ１１を前記表側から観察し、前記半導体チップ１１を、前記チップ１１の表側面に孤立パターンの形で形成された位置合わせマーク１１Ｌを使って、前記位置合わせマーク１２Ｌに対して位置合わせする。なお前記チップ１１上の位置合わせマークパターン１１Ｌとしては、前記電極１１Ａの一部を使うことも可能である。
【００２７】
次に図５の工程において前記放熱部材１１を裏返し、前記半導体チップ１１を前記図２で示したように、前記回路基板１３上の配線パターン１３Ａに実装する。その際、前記観察窓１２Ｗを介して前記回路基板１３表面の位置合わせマーク１３Ｌを観察し、前記位置合わせマーク１３Ｌが前記窓１２Ｗの位置合わせマーク１２Ｌに一致するように前記放熱部材１２と回路基板１３の位置関係を調整する。
【００２８】
かかる構成によれば、前記半導体チップ１１は放熱部材１２の陰に隠れて見えなくても、チップ１１と回路基板１３とを正確に位置合わせすることができる。
【００２９】
このように位置合わせされた状態で前記図１に示すナット１２Ａを固定することにより、前記半導体チップ１１は回路基板１３上に、前記放熱部材共々、しっかりと固定される。
【００３０】
また先にも述べたように、必要に応じて、位置合わせされた半導体チップ１１を回路基板１３にはんだリフローにより固定することも可能である。
【００３１】
なお上記の例では、位置合わせマーク１１Ｌ，１２Ｌあるいは位置合わせマーク１３Ｌとして、四つの孤立パターンを使ったが、最低で三つの孤立パターンがあれば、位置合わせは可能である。
【００３２】
このように本発明では、共通の位置合わせマーク１２Ｌに対して半導体素子１１の位置合わせおよび回路基板１３の位置合わせがなされるため精度が高く、本発明によれば、前記回路基板１３条の配線パターン１３Ａあるいは前記半導体チップ１１上の電極１１Ａのピッチが２００μｍからさらに縮小され、また個々の電極の大きさも８０μｍからさらに縮小されるような場合でも、所望の位置合わせを確実に行うことができる。
【００３３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態による半導体装置の全体を示す図である。
【図２】図２の半導体装置の一部を示す図である。
【図３】図１の半導体装置の組み立て工程の一部を示す図である。
【図４】図１の半導体装置の組み立て工程で実行される位置合わせ工程を示す図である。
【図５】図１の半導体装置の組み立て工程で実行される別の位置合わせ工程を示す図である。
【符号の説明】
【００３５】
１０  半導体装置
１１  半導体チップ
１１Ａ  電極
１１Ｂ  接着層
１１Ｌ，１２Ｌ，１３Ｌ  位置合わせマーク
１２  放熱部材
１２Ａ  ナット
１２Ｆ  透明フィルム
１２ａ  ねじ穴
１２Ｗ  観察窓
１３  回路基板
１３Ａ  配線パターン
１３ａ  固定ねじ
【図１】
2007250868.tif 000003
【図２】
2007250868.tif 000004
【図３】
2007250868.tif 000005
【図４】
2007250868.tif 000006
【図５】
2007250868.tif 000007