(57)【要約】【課題】低消費電力で、高速記録・消去が可能であり、且つ保存信頼性が良好である相変化型不揮発性メモリ素子を提供すること。【解決手段】素子構成層として少なくともＧｅ、Ｓｂ、Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記記録層組成におけるＧｅ原子が１０原子％以上であることを特徴とする相変化型不揮発性メモリ素子。【選択図】図１
2007250876.tif 000002
【特許請求の範囲】
【請求項１】
素子構成層として少なくともＧｅ、Ｓｂ、Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記記録層組成におけるＧｅ原子が１０原子％以上であることを特徴とする相変化型不揮発性メモリ素子。
【請求項２】
さらにＭｎまたはＴｅの少なくとも１種類の元素を含有することを特徴とする請求項１に記載の相変化型不揮発性メモリ素子。
【請求項３】
メモリセルを有する半導体メモリにおいて、１つのセルを構成する素子は、少なくとも１つの半導体素子と、請求項１又は２に記載の相変化不揮発性メモリ素子と、電源と、配線により構成され、前記相変化材料素子は、半導体素子と接地との間に配置されていることを特徴とする半導体メモリ。
【請求項４】
前記半導体素子はＭＯＳトランジスタであってワード線、ビット線がトランジスタのソース、ゲートにそれぞれ接続され、ＭＯＳトランジスタのドレインは相変化材料素子を介して接地されることを特徴とする請求項３に記載の半導体メモリ。
【請求項５】
アドレスバスとコントロールバス通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルは、請求項３又は４に記載の半導体メモリであることを特徴とするデータプロセシングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は相変化型不揮発性固体メモリ素子（相変化型不揮発性メモリ素子）に関するものであり、コンピュータの論理処理装置（ＣＰＵ等）や各種電子機器に用いられるメモリ装置に応用される。
【背景技術】
【０００２】
コンピュータの論理処理装置（ＣＰＵ等）や各種電子機器に用いられるメモリは、性能を高めるために高速スイッチング特性が要求されている。また、携帯機器用のメモリとして低消費電力設計を可能にする大容量メモリが求められている。このような状況から、ＤＲＡＭやフラッシュメモリなどの置き換えを狙った高速の新規不揮発性メモリとして相変化型メモリが研究されている。
【０００３】
例えば、特許文献１（特表平１１−５１４１５０号公報）、及び特許文献２（特表２００１−５０２８４８号公報）では、不揮発性メモリ用の材料として、ＧｅＳｂＴｅ系の構成元素からなる化合物が相変化型材料（相変化材料）として用いられており、相変化材料の結晶−アモルファス間での状態変化に基づく電気抵抗差を利用して情報が記録される。開示されている技術（米Ｏｖｏｎｙｘ社提案）によれば、一つのメモリセルは、ＧｅＳｂＴｅ系構成元素からなる相変化型メモリ材料と、抵抗およびスイッチングトランジスタが直列接続された構成となっており、メモリセルはマトリクス状にレイアウトされている。このメモリセルを構成する相変化材料をパルス電流により、結晶−アモルファス間での相状態を変化、制御して情報が記録される。ここで用いられているメモリ材料の構成元素組成としては、例えば、Ｇｅ（２２）Ｓｂ（２２）Ｔｅ（５６）を主体としたものが開示されている。すなわち、メモリ材料である化合物の組成式をＧｅ（ｚ）Ｓｂ（ｘ）Ｔｅ（ｙ）とすると、ＳｂとＴｅとの組成比（ｘ／ｙ）は、ｘ／ｙ＜１の化合物が用いられている。上記組成の化合物をメモリ材料として用いた場合、高速アクセス性、高密度の安定性メモリアレイが得られるなどの改善がなされる。
【０００４】
しかし、メモリのスイッチング速度は必ずしも十分でなく、さらに記録速度の改善が望まれており、特許文献３（特開２００３−１００９９１号公報）では、相変化材料にＳｂ／Ｔｅ比がＳｂ／Ｔｅ≧１であり、Ｓｂ，Ｔｅの他に３元素を含む材料を用いることによりスイッチング速度が向上するとしている。
特許文献４（特開２００５−５９２５８号公報）では、相変化材料が、ＳｅとＳｂとＴｅからなり、ＳｅとＴｅを所定割合とすることにより高速アクセスと低消費電力を可能としている。
【０００５】
一方、相変化不揮発性メモリ素子において、高速スイッチング可能な相変化材料はその結晶化速度が速いことから記録状態におけるアモルファスの保存安定性が悪い傾向がある。前記、特許文献３及び特許文献４では高速スイッチング材料における記録状態の保存信頼性についての記述は無い。
特許文献５（特開２００５−１１７０３１号公報）では、Ｔｅリッチであって、Ｇｅ、Ｓｂ、Ｔｅを主成分とする相変化材料に、Ｓｎ、Ｂｉ、Ｐｂを２〜７原子％含有し、更に、Ｂ、Ａｌ、Ｃ、Ｓｉを２〜１０原子％以上含有する不揮発性メモリ用の相変化膜としている。前記材料を用いることにより、抵抗値を変化させることなく低融点化できるため、消費電力の小さいメモリが実現可能だとしている。前記特許文献５では、高速スイッチングや、保存信頼性についての記述は無い。
【特許文献１】特表平１１−５１４１５０号公報
【特許文献２】特表２００１−５０２８４８号公報
【特許文献３】特開２００３−１００９９１号公報
【特許文献４】特開２００５−５９２５８号公報
【特許文献５】特開２００５−１１７０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記のような問題点に鑑みなされたもので、その目的は、低消費電力で、高速記録・消去が可能であり、且つ保存信頼性が良好である相変化型不揮発性メモリ素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題は、以下の本発明によって解決される。
（１）「素子構成層として少なくともＧｅ、Ｓｂ、Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、前記記録層組成におけるＧｅ原子が１０原子％以上であることを特徴とする相変化型不揮発性メモリ素子」、
（２）「さらにＭｎまたはＴｅの少なくとも１種類の元素を含有することを特徴とする前記第（１）項に記載の相変化型不揮発性メモリ素子」、
（３）「メモリセルを有する半導体メモリにおいて、１つのセルを構成する素子は、少なくとも１つの半導体素子と、前記第（１）項又は第（２）項に記載の相変化不揮発性メモリ素子と、電源と、配線により構成され、前記相変化材料素子は、半導体素子と接地との間に配置されていることを特徴とする半導体メモリ」、
（４）「前記半導体素子はＭＯＳトランジスタであってワード線、ビット線がトランジスタのソース、ゲートにそれぞれ接続され、ＭＯＳトランジスタのドレインは相変化材料素子を介して接地されることを特徴とする前記第（３）項に記載の半導体メモリ」、
（５）「アドレスバスとコントロールバス通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルは、前記第（３）項又は第（４）項に記載の半導体メモリであることを特徴とするデータプロセシングシステム」
【発明の効果】
【０００８】
本発明による相変化材料を相変化型不揮発性メモリ素子の記録層とすることによって、保存安定性を損なうことなく、記録時間（結晶化時間）の短縮による高速動作と、低消費電力と、保存安定性を兼ね備えた相変化型メモリ素子を実現できる。
また、本発明による相変化材料を相変化型不揮発性メモリ素子の記録層とすることによって、更に、消費電力が小さい相変化型メモリ素子（不揮発性）を実現できる。
また、半導体メモリは、半導体素子と接地との間に、前記相変化メモリ素子を配置することにより、高速動作と、低消費電力と、保存安定性を兼ね備えた半導体メモリを実現することができる。
さらに、アドレスバスとコントロールバス通じて、中央処理装置と直接連結される複数のメモリセルを有することを特徴とするデータプロセシングシステムにおいて、前記メモリセルが前記半導体メモリであることから、低消費電力でも高速動作が可能なデータプロセシングシステムを実現することができるという優れた効果を奏する。
【発明を実施するための最良の形態】
【０００９】
以下、本発明をさらに詳細に説明する。ただし、本発明はなんら実施の形態に限定されるものではない。
前記第（１）項の発明は、素子構成層として少なくともＧｅ、Ｓｂ、Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、記録層組成がＧｅ≧１０原子％であることを特徴とする相変化型不揮発性メモリ素子に関する。
【００１０】
「保存信頼性について」
表１に、セット状態に相当するアモルファスを８０℃に放置した場合に結晶化する時間を測定した結果を示す。結果の時間が長いほど記録状態の保存信頼性が優れることを表わしている。
【００１１】
【表１】
2007250876.tif 000003
（Ｉ）Ｓｂ：Ｓｎ＝６５：１３に固定し、Ｇｅの原子％を４〜１６まで変化させた場合
（II）[比較対照]Ｓｂ：Ｔｅ＝７０：３０に固定し、Ｇｅの原子％を０〜１６まで変化させた場合
（III）[比較対照]Ｓｂ：Ｔｅ＝８２：１８に固定し、Ｇｅの原子％を０〜１６まで変化させた場合
（IＶ）[比較対照]Ｇｅ２Ｓｂ２Ｔｅ５の場合。
（Ｖ）[比較対照]Ｓｅ２０Ｓｂ２０Ｔｅ６０の場合。
なお、（II）及び（III）は前述特許文献３における材料組成Ｓｂ／Ｔｅ＞１に相当、（IＶ）は特許文献１、特許文献２に代表される従来技術の材料、（Ｖ）は特許文献４の代表的材料である。
保存信頼性を考慮するとＧｅ原子が必須であり、Ｇｅ≧１０原子％とすることが望ましいことがわかる。
特許文献１、特許文献２に代表される従来技術の材料Ｇｅ２Ｓｂ２Ｔｅ５の場合は、Ｇｅ＝２２．２％であり保存信頼性は問題ない。
特許文献４の代表的材料Ｓｅ２０Ｓｂ２０Ｔｅ６０では、Ｇｅ原子を含有せず、アモルファスの結晶化時間が５０時間であり長期の保存には適さない。
【００１２】
「高速スイッチングについて」
表１の（Ｉ）、（III）、（IＶ）、（Ｖ）の材料について溶融再結晶化時間の測定結果を図１に示す。
特許文献３記載のレーザー印加パルスモードを参考にして（特許文献３記載のパルスモードは、相変化型記録層の結晶相が記録状態で、アモルファス相が未記録状態であるが、記録（結晶化）のパルス幅（Ｔｗ）と消去（アモルファス化）のパルス幅（Ｔｅ）を等しく採り、但し記録（結晶化）の際のパルス電流値(Ｉｗ)を、消去（アモルファス化）の際のパルス電流値(Ｉｅ)より大幅に高くした（Ｉｗ/Ｉｅの比が０．３〜０．８）モードである）、レーザービームで加熱し、相変化に伴う光学特性（反射光強度）の時間変化をフォトダイオードで検出して結晶化時間を求めた。
特許文献３に記載されている、Ｓｂ／Ｔｅ＞１組成でＧｅを添加すると結晶化時間が急激に上昇し、保存安定性が良好なＧｅ≧１０原子％の領域では、従来材料のＧｅ２Ｓｂ２Ｔｅ４と結晶化時間における差異がなくなる。
一方、Ｓｂ／Ｓｎの系では、Ｇｅを添加しても結晶化時間の上昇はわずかであり、保存安定性が良好なＧｅ≧１０原子％の領域においても、特許文献３のＧｅを含有しない場合の実施例と同程度であり、Ｇｅ２Ｓｂ２Ｔｅ５と比しては１／２００以下である。
【００１３】
「低消費電力について」
図２にＧｅ：Ｓｂ＝１７：８３に固定し、Ｓｎの原子％を０〜１３まで変化させた場合の融点の測定結果を示す。測定は粉末試料を使用し、窒素雰囲気中でＤＳＣ（Differential Scanning Calorimetry）を用いて行なった。昇温速度は１０℃／ｍｉｎとした。
図１から、Ｇｅ（ｘ）Ｓｂ（ｙ）に、Ｓｎ原子を１０％添加することで融点が１００℃以上減少する。溶融に必要な電流量が減少することにより低消費電力による記録が可能となる。
以上のことから、Ｇｅ、Ｓｂ、Ｓｎ元素を含有する相変化材料を相変化記録層として有する相変化型不揮発性メモリ素子であって、記録層組成がＧｅ≧１０原子％を満たすことで、保存信頼性と、高速スイッチングと、低消費電力とを兼ね備えた不揮発性メモリ素子を実現することができる。
【００１４】
前記第（２）項の発明は、前記第（１）項記載の相変化記録材料において、ＭｎまたはＴｅの少なくとも１種類の元素を含有することを併せて満たす。
表２に、Ｇｅ１３Ｓｂ７２．５Ｓｎ１４．５のＳｂ組成５％を、Ｍｎ、Ｔｅ、Ｉｎ及びＡｇで置き換えた場合の電気抵抗の相対値を示す。
【００１５】
【表２】
2007250876.tif 000004
Ｍｎ、Ｔｅ添加の場合は、抵抗値が上昇する。一方、比較として示したＩｎ、Ａｇでは抵抗値は減少している。Ｍｎ、Ｔｅ添加により、同一の電流でも発熱量が大きくなり、低消費電力での記録が可能となる。
【００１６】
前記第（３）項及び第（４）項の発明における、メモリセルの構成断面図の一例を図３に示す。
図３において、（３０１）は基板を示し、Ｓｉ基板、ＳＯＩ（Silicon on Insulator）基板などを用いることができる。基板（３０１）上にメモリを選択するためのトランジスタや素子分離のためのダイオードが形成されている。
（３０２）は素子分離領域を示し、シャロートレンチ素子分離法等により形成することができる。
（３０３）は選択トランジスタのソース領域、（３０４）は選択トランジスタのドレイン領域、（３０５）は選択トランジスタのゲート領域を示す。
（３１２）は層間絶縁層であり、基板（３０１）と下記に示す下部配線（３０６）及びデータライン（３０７）を分離する。絶縁層（３１２）を形成する材料としては、少なくともシリコン参加物を含み、ＴＥＯＳ（tetra ethyl orthosilicate）を用いたＣＶＤ法、ＵＳＧ（undoped silicate glass）、ＳＯＧ（spin on glass）、高密度プラズマＣＶＤ法による酸化物等を用いる。
（３０６）は下部配線を示し、Ａｌ、ＡｌＴｉ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕ、ＣｕＴｉ、Ａｇ、ＡｇＰｄなどの金属材料を用いて形成される。下部配線（３０６）はコンタクトホールが微細である場合、Ｗおよび、ＴｉＮ等をＣＶＤ法で形成して埋め込みプラグとする場合がある。
（３０７）はデータラインを示し、下部配線（３０６）と同様の材料で形成することができる。
（３１３）は層間絶縁膜であり、データライン（３０７）と下記に示す相変化記録層（３０９）を分離する。材料は層間絶縁層（３１２）と同様に、少なくともシリコン参加物を含み、ＴＥＯＳ（tetra ethyl orthosilicate）を用いたＣＶＤ法、ＵＳＧ（undoped silicate glass）、ＳＯＧ（spin on glass）、高密度プラズマＣＶＤ法による酸化物等を用いる。
（３０８）は下部電極を示す。微細孔として電流密度を高くして、相変化記録膜への加熱効率を高くすることができる。下部電極（３０８）は、Ｗ、ＷｘＳｉｙ、ＴｉｘＳｉｙ、ＴｉＮ等をＣＶＤ法で形成して埋め込みプラグとする。
（３０９）は相変化記録膜であり、Ｇｅ、Ｓｂ、Ｓｎ元素を含有する。Ｇｅの組成範囲は１０原子％以上が望ましく、１２原子％以上であれば更に望ましい。記録状態の保存安定性からは、１５原子％以上であることが最も望ましい。Ｓｂの組成比は５０原子％以上であることが望ましい。Ｓｂのさらに望ましい組成は５５原子％以上であり、高速スイッチングを広いマージンで実現できる。Ｓｎの組成比は１０原子％以上であることが望ましい。１０原子％以上、且つ１５原子％以下であることが更に望ましい。１０原子％＜Ｓｎ＜１５原子％を満たすことにより、低電流での記録をシェルフ特性を悪化させることなく実現することができる。更に、ＳｂとＳｎの比がＳｎ／（Ｓｂ＋Ｓｎ）＜０．１８を満たすことが最も望ましい。
（３１０）は上部電極層を示し、Ａｌ、ＡｌＴｉ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕ、ＣｕＴｉ、Ａｇ、ＡｇＰｄなどの金属材料の他、Ｔｉ、ＴｉＮ、ＴｉＷ、ＴｉＣ、ＴｉＳｉ、Ｗ、Ｗｓｉ等の高融点金属及びその化合物を用いることができる。
（３１４）は層間絶縁膜であり、上部配電極層（３１０）と上部配線層（３１１）を層間分離する。材料は層間絶縁層（３１２）と同様に、少なくともシリコン参加物を含み、ＴＥＯＳ（tetra ethyl orthosilicate）を用いたＣＶＤ法、ＵＳＧ（undoped silicate glass）、ＳＯＧ（spin on glass）、高密度プラズマＣＶＤ法による酸化物等を用いる。
（３１１）は上部配線層を示し、Ａｌ、ＡｌＴｉ、ＡｌＳｉ、ＡｌＳｉＣｕ、Ｃｕ、ＣｕＴｉ、Ａｇ、ＡｇＰｄなどの金属材料を用いて形成される。
（３１５）は保護層を示し、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２等の単体もしくは混合材料を用いる。
相変化型不揮発性メモリ素子の構成断面図の別の一例を図４に示した様に、下部電極（３０８）と、相変化記録層（３０９）の中間に、バリア層（４０１）を設けても良い。バリア層（４０１）は下部電極（３０８）と相変化材料からなる相変化記録層（３０９）の相互拡散を抑制するために設ける。バリア層（４０１）としては、ＴｉＮ、ＴｉＷ、ＴｉＣなどのＴｉ化合物を用いることができる。
このような構成の相変化型不揮発性メモリ素子とすることにより高速記録・消去が可能なメモリ素子が実現できる。
【実施例】
【００１７】
メモリ素子の動作解析をするために、特許文献４に記載されている構成を用いて行なった。解析に用いた素子構成断面を図５に示す。
ガラス基板（５０１）上に、第１電極（５０２）としてＡｌＴｉ薄膜を厚さ１００ｎｍ成膜した値後、フォトリソグラフィー法により電極形状に加工する。層間絶縁層（５０３）としてＳｉＯ２薄膜を２００ｎｍ成膜した後、フトリソグラフィー法により１μｍ径の第１スルーホール（５０４）を開口する。表３に示す材料の相変化記録膜（５０５）を厚さ２４０ｎｍ成膜する。フトリソグラフィー法により１μｍ径の第２スルーホール（５０６）を開口する。第２電極（５０７）としてＡｌＴｉ薄膜を厚さ１００ｎｍ成膜した後、フォトリソグラフィー法により電極形状に加工する。
【００１８】
【表３】
2007250876.tif 000005
図６に示す、メモリ素子（５ａ）の動作回路も特許文献４に示されている方法を用いた。各パルス発生回路（６０）、（６１）、（６２）、それぞれの出力がダイオード（６０ａ）、（６１ｂ）、（６２ｃ）を介してメモリ素子（５ａ）に接続され、メモリ素子（５ａ）の出力側が抵抗Ｒｄを介して接地される。メモリ素子（５ａ）の出力部は電流波形モニタに接続される。メモリ素子（５ａ）の入力部分は電圧波形モニタ及びＡ／Ｄコンバータに接続される。リードパルス発生回路（５２）の出力は抵抗（Ｒｃ）が接続され、その両端はＡ／Ｄコンバータへ接続される。ドレインが、抵抗（Ｒｃ）を介して接地されることにより、恰も実効パルスパワーが増加したと同様な効果を得ることができ、コントラストが増大する。
【００１９】
表４に、実施例１、２、比較例１、２において、結晶化及びアモルファス化時の電圧値、電流値、所要時間、消費電力を示す。
表５に、実施例１、２、比較例１、２において、６０℃に保管時にアモルファス状態の抵抗値が１０％減少するのに要する時間を示す。ここで、抵抗値が減少することはアモルファスが一部結晶化していることを示す。
【００２０】
【表４】
2007250876.tif 000006
【００２１】
【表５】
2007250876.tif 000007
【図面の簡単な説明】
【００２２】
【図１】Ｇｅ含有率と溶融再結晶化時間の関係を示す図である。
【図２】Ｓｎ含有率と融点の関係を示す図である。
【図３】本発明の相変化型不揮発性メモリ素子の構成断面図の一例示す図である。
【図４】本発明の相変化型不揮発性メモリ素子の構成断面図の他の例示す図である。
【図５】メモリ素子の動作解析をするため用いた素子構成断面を示す図である。
【図６】メモリ素子の動作回路を示す図である。
【符号の説明】
【００２３】
３０１    基板
３０２    素子分離領域
３０３    ソース領域
３０４    ドレイン領域
３０５    ゲート領域
３１２    層間絶縁層
３０６    下部配線
３０７    データライン
３０８    下部電極
３１０    上部電極層
３１１    上部配線層
３１４    層間絶縁膜
３１５    保護層
５０１    ガラス基板
５０２    第一電極
５０３    層間絶縁層
５０４    第１スルーホール
５０５    相変化記録膜
５０６    第２スルーホール
５０７    第２電極
５ａ    メモリ素子
５２    リードパルス発生回路
６０    パルス発生回路
６１    パルス発生回路
６２    パルス発生回路
６０ａ    ダイオード
６１ｂ    ダイオード
６２ｃ    ダイオード
Ｒｄ    抵抗
【図１】
2007250876.tif 000008
【図２】
2007250876.tif 000009
【図３】
2007250876.tif 000010
【図４】
2007250876.tif 000011
【図５】
2007250876.tif 000012
【図６】
2007250876.tif 000013