(57)【要約】【課題】記憶装置への集中アクセスを防止して、スループットの向上した半導体製造システムを提供することにある。【解決手段】記憶装置３０と、計算機２０と、半導体製造装置１０と、半導体検査装置６０と、制御装置７０とは、大量データ伝送の可能なＳＡＮ４０と、ＳＡＮよりも低速なＬＡＮ５０で接続される。制御装置７０は、計算機２０によって変換された半導体製造装置用のデータを、ＳＡＮ４０を介して、半導体製造装置１０に直接転送する。【選択図】図１
2007141883.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハやマスクのパターンの設計データを記憶する記憶装置と、
前記記憶装置に格納された前記設計データを読み出して、半導体製造装置用のデータに変換する計算機と、
前記計算機によって変換された半導体製造装置用のデータに基づいて、半導体ウエハやマスクのパターンを描画する半導体製造装置と、
前記半導体製造装置によって生成されたパターンを検査する半導体検査装置と、
前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置とにそれぞれ制御指令を出力して制御する制御装置と、
前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置と、前記制御装置とを接続し、大量データ伝送の可能な高速ネットワークと、
前記高速ネットワークに比べて低速であるとともに、前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置と、前記制御装置とを接続する汎用ネットワークとを備え、
前記制御装置は、前記計算機によって変換された半導体製造装置用のデータを、前記高速ネットワークを介して、前記半導体製造装置に直接転送することを特徴とする半導体製造システム。
【請求項２】
請求項１記載の半導体製造システムにおいて、
前記高速ネットワークと、前記半導体製造装置との間に接続され、前記高速ネットワークを介して、前記半導体製造装置に転送されるデータを一時的に保管するサーバを備えることを特徴とする半導体製造システム。
【請求項３】
請求項２記載の半導体製造システムにおいて、
前記サーバは複数台のサーバから構成され、それぞれのサーバが、前記高速ネットワークと前記半導体製造装置との間に並列に接続され、
前記制御装置は、それぞれの前記サーバの負荷率をチェックし、負荷率の小さいサーバを経由して前記半導体製造装置に製造装置用データを転送することを特徴とする半導体製造システム。
【請求項４】
請求項１記載の半導体製造システムにおいて、
前記計算機は複数台の計算機から構成され、それぞれの計算機が、前記高速ネットワークに接続され、
前記制御装置は、それぞれの前記計算機の負荷率をチェックし、負荷率の小さい計算機に設計データの変換処理を行わせることを特徴とする半導体製造システム。
【請求項５】
請求項１記載の半導体製造システムにおいて、
前記記憶装置は複数台の記憶装置から構成され、それぞれの記憶装置が、前記高速ネットワークに接続され、
前記制御装置は、それぞれの前記記憶装置の負荷率をチェックし、負荷率の小さい記憶装置に前記半導体検査装置のデータを書き込むことを特徴とする半導体製造システム。
【請求項６】
請求項１記載の半導体製造システムにおいて、
前記計算機は複数台の計算機から構成され、それぞれの計算機が、前記高速ネットワークに接続され、
前記制御装置は、それぞれの前記計算機のエラー率をチェックし、エラー率の小さい計算機に設計データの変換処理を行わせることを特徴とする半導体製造システム。
【請求項７】
請求項１記載の半導体製造システムにおいて、
前記記憶装置は複数台の記憶装置から構成され、それぞれの記憶装置が、前記高速ネットワークに接続され、
前記制御装置は、それぞれの前記記憶装置のエラー率をチェックし、エラー率の小さい記憶装置に前記半導体検査装置のデータを書き込むことを特徴とする半導体製造システム。
【請求項８】
請求項１記載の半導体製造システムにおいて、
前記高速ネットワークと、前記半導体検査装置との間に接続され、前記半導体検査装置から前記高速ネットワークを介して前記記憶装置に転送されるデータを一時的に保管するサーバを備えることを特徴とする半導体製造システム。
【請求項９】
請求項１記載の半導体製造システムにおいて、
前記高速ネットワークと、前記半導体製造装置との間、及び前記高速ネットワークと、前記半導体検査装置との間に接続される複数台のサーバを備えることを特徴とする半導体製造システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハやマスクのパターンを描画する半導体製造装置と、生成されたパターンを検査する半導体検査装置等がネットワーク接続された半導体製造システムに関する。
【背景技術】
【０００２】
最近の電子線描画装置等の半導体製造装置では、微細パターンの加工を行うようになり、それに伴って、データ量が増大してきている。そこで、例えば、特開平２００２−２５２１６１号公報に記載のように、データの記憶された記憶装置と製造装置を大容量データ転送の可能なストレージエリアネットワークにより接続し、記憶装置から製造装置にデータ転送し、一方、製造装置や検査装置をローカルエリアネットワークにより接続して、制御コマンド等の通信を行うことによりスループットを上げるものが知られている。
【０００３】
【特許文献１】特開平２００２−２５２１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、特開平２００２−２５２１６１号公報記載のものでは、記憶装置内には、予め描画用のデータが記憶されている。そして、この描画用のデータは、別途計算機等を用いて、半導体の設計情報の元となるＣＡＤデータから電子線描画装置独特の描画データフォーマットに変換し、さらにその描画データフォーマットで表現される図形データをさらに変換，補正等の処理を実行することで得られる。この処理後の描画用のデータは、オフライン等で記憶装置に記憶される。
【０００５】
ここで、本発明者らは、半導体製造システムに上述の電子計算機も組み込み、電子計算機によってＣＡＤデータから電子線描画装置独特の描画データフォーマットに変換し、さらにその描画データフォーマットで表現される図形データをさらに変換，補正等の処理を実行し、最終的に電子線を照射するところまでを逐次的連続して実行するシステムについて検討している。このようなシステムでは、ＣＡＤデータから描画用データへの変換は、マスクまたはウェハの全域について一度に変換するとデータ量が大きく成りすぎるため、マスクまたはウェハの一部のデータについて変換した後、変換したデータの分について電子線描画装置で描画し、描画している間に、次の一部のデータ変換行う等の処理が必要になる。そのため、ＣＡＤデータから描画用データに変換した後、一旦、記憶装置に記憶しておき、描画が終了すると、次のデータを記憶装置から読み出して、描画装置で描画するという処理が行われる。
【０００６】
このような処理では、記憶装置への大容量データの書き込みと記憶装置からの大容量データの読み出しが必要となり、記憶装置への集中アクセスによりスループットが低下するという問題があることが判明した。
【０００７】
そこで、本発明の目的は、記憶装置への集中アクセスを防止して、スループットの向上した半導体製造システムを提供することにある。
【課題を解決するための手段】
【０００８】
（１）上記目的を達成するために、本発明は、半導体ウエハやマスクのパターンの設計データを記憶する記憶装置と、前記記憶装置に格納された前記設計データを読み出して、半導体製造装置用のデータに変換する計算機と、前記計算機によって変換された半導体製造装置用のデータに基づいて、半導体ウエハやマスクのパターンを描画する半導体製造装置と、前記半導体製造装置によって生成されたパターンを検査する半導体検査装置と、前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置とにそれぞれ制御指令を出力して制御する制御装置と、前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置と、前記制御装置とを接続し、大量データ伝送の可能な高速ネットワークと、前記高速ネットワークに比べて低速であるとともに、前記記憶装置と、前記計算機と、前記半導体製造装置と、前記半導体検査装置と、前記制御装置とを接続する汎用ネットワークとを備え、前記制御装置は、前記計算機によって変換された半導体製造装置用のデータを、前記高速ネットワークを介して、前記半導体製造装置に直接転送するようにしたものである。  
かかる構成により、記憶装置への集中アクセスを防止して、スループットを向上し得るものとなる。
【０００９】
（２）上記（１）において、好ましくは、前記高速ネットワークと、前記半導体製造装置との間に接続され、前記高速ネットワークを介して、前記半導体製造装置に転送されるデータを一時的に保管するサーバを備えるようにしたものである。
【００１０】
（３）上記（２）において、好ましくは、前記サーバは複数台のサーバから構成され、それぞれのサーバが、前記高速ネットワークと前記半導体製造装置との間に並列に接続され、前記制御装置は、それぞれの前記サーバの負荷率をチェックし、負荷率の小さいサーバを経由して前記半導体製造装置に製造装置用データを転送するようにしたものである。
【００１１】
（４）上記（１）において、好ましくは、前記計算機は複数台の計算機から構成され、それぞれの計算機が、前記高速ネットワークに接続され、前記制御装置は、それぞれの前記計算機の負荷率をチェックし、負荷率の小さい計算機に設計データの変換処理を行わせるようにしたものである。
【００１２】
（５）上記（１）において、好ましくは、前記記憶装置は複数台の記憶装置から構成され、それぞれの記憶装置が、前記高速ネットワークに接続され、前記制御装置は、それぞれの前記記憶装置の負荷率をチェックし、負荷率の小さい記憶装置に前記半導体検査装置のデータを書き込むようにしたものである。
【００１３】
（６）上記（１）において、好ましくは、前記計算機は複数台の計算機から構成され、それぞれの計算機が、前記高速ネットワークに接続され、前記制御装置は、それぞれの前記計算機のエラー率をチェックし、エラー率の小さい計算機に設計データの変換処理を行わせるようにしたものである。
【００１４】
（７）上記（１）において、好ましくは、前記記憶装置は複数台の記憶装置から構成され、それぞれの記憶装置が、前記高速ネットワークに接続され、前記制御装置は、それぞれの前記記憶装置のエラー率をチェックし、エラー率の小さい記憶装置に前記半導体検査装置のデータを書き込むようにしたものである。
【００１５】
（８）上記（１）において、好ましくは、前記高速ネットワークと、前記半導体検査装置との間に接続され、前記半導体検査装置から前記高速ネットワークを介して前記記憶装置に転送されるデータを一時的に保管するサーバを備えるようにしたものである。
【００１６】
（９）上記（１）において、好ましくは、前記高速ネットワークと、前記半導体製造装置との間、及び前記高速ネットワークと、前記半導体検査装置との間に接続される複数台のサーバを備えるようにしたものである。
【発明の効果】
【００１７】
本発明によれば、記憶装置への集中アクセスを防止して、スループットを向上し得るものとなる。
【発明を実施するための最良の形態】
【００１８】
以下、図１及び図２を用いて、本発明の第１の実施形態による半導体製造システムの構成及び動作について説明する。  
最初に、図１を用いて、本実施形態による半導体製造システムの構成について説明する。  
図１は、本発明の第１の実施形態による半導体製造システムの構成を示すシステムブロック図である。
【００１９】
半導体製造装置１０と、複数の計算機２０Ａ，…，２０Ｎと、複数の記憶装置３０Ａ，…，３０Ｎと、半導体検査装置６０と、制御装置７０とは、それぞれ、大量データ伝送の可能な高速ネットワークであるストレージエリアネットワーク（ＳＡＮ）４０により接続されている。なお、半導体製造装置１０は、ＳＡＮ４０とは、複数のＰＣサーバ９０Ａ，…，９０Ｎを介して接続されている。
【００２０】
また、半導体製造装置１０と、複数の計算機２０Ａ，…，２０Ｎと、複数の記憶装置３０Ａ，…，３０Ｎと、半導体検査装置６０と、制御装置７０と、複数のＰＣサーバ９０Ａ，…，９０Ｎは、それぞれ、高速ネットワークに比べて低速な汎用ローカルエリアネットワーク（ＬＡＮ）５０により接続されている。
【００２１】
ＳＡＮ４０は大量データの転送に用いられ、ＬＡＮ５０はリアルタイム性の必要な制御情報の転送に用いられる。このように、大量データ転送にはＳＡＮ４０を用い、制御情報の転送にはＬＡＮ５０を用いるように、２つのネットワークに分けることにより、制御情報と大量データ分離することが可能となり、装置性能の低下を防ぐことができる。
【００２２】
半導体製造装置１０は、電子線描画装置や縮小投影露光装置などである。電子線描画装置は、露光部と、露光部を制御する制御部を備えている。電子線描画装置は、描画部と、描画部を制御する制御部を備えている。半導体検査装置６０は、観察部と、観察部を制御する制御部を備えている。
【００２３】
記憶装置３０Ａ，…，３０Ｎは、半導体の設計情報の元となるＣＡＤデータなどの設計データを記憶している。また、記憶装置３０Ａ，…，３０Ｎは、半導体検査装置６０の検査結果のデータが記憶される。計算機２０Ａ，…，２０Ｎは、記憶装置３０Ａ，…，３０Ｎに記憶された設計データを、半導体製造装置１０によって描画・露光するためのパターンデータ，すなわち、半導体製造装置用データに変換する。記憶装置３０は、半導体製造装置１０や半導体検査装置６０の共通の記憶装置として扱えることから、装置間のデータコピーなどのオーバヘッドを減らすことが可能となる。
【００２４】
制御装置７０は、半導体製造装置１０や、計算機２０Ａ，…，２０Ｎや、記憶装置３０Ａ，…，３０Ｎや、半導体検査装置６０などからなるシステム全体のシーケンスを制御する。ＰＣサーバ９０Ａ，…，９０Ｎは、ＳＡＮ４０を介して計算機２０Ａ，…，２０Ｎから転送される大量の半導体製造装置用データを一時的に保管し、半導体製造装置１０における所定の領域の描画や露光が終了すると、次の領域のデータを半導体製造装置１０に転送する。
【００２５】
システムを制御する制御情報は、ＬＡＮ５０を介して、半導体製造装置１０と、計算機２０Ａ，…，２０Ｎと、記憶装置３０Ａ，…，３０Ｎと、半導体検査装置６０と、制御装置７０との間に転送される。記憶装置３０Ａ，…，３０Ｎから計算機２０Ａ，…，２０Ｎに転送される大量の設計データや、計算機２０Ａ，…，２０ＮからＰＣサーバ９０Ａ，…，９０Ｎを介して半導体製造装置１０に転送される大量の半導体製造装置用データは、ＳＡＮ４０を介して転送される。
【００２６】
また、制御装置７０は、ＬＡＮ５０を介して、複数の計算機２０Ａ，…，２０Ｎと、複数の記憶装置３０Ａ，…，３０Ｎと、複数のＰＣサーバ９０Ａ，…，９０Ｎのそれぞれの中に備えられているＣＰＵの負荷率をチェックする。また、制御装置７０は、ＬＡＮ５０を転送されるデータの再送要求の信号を元に、エラー率をチェックする。例えば、記憶装置３０Ａ，…，３０Ｎのいずれかから、計算機２０Ａ，…，２０Ｎのいずれかに転送される設計データについてみると、例えば、計算機２０Ａ，…，２０Ｎから記憶装置３０Ａに対する再送要求の頻度が多いと、記憶装置３０Ａ若しくは記憶装置３０ＡとＳＡＮ４０の間の経路のエラー率が大と判断する。同様にして、計算機２０Ａ，…，２０Ｎのいずれかから、ＰＣサーバ９０Ａ，…，９０Ｎのいずれかに転送される設計データについてみると、例えば、ＰＣサーバ９０Ａ，…，９０Ｎから計算機２０Ａに対する再送要求の頻度が多いと、計算機２０Ａ若しくは計算機２０ＡとＳＡＮ４０の間の経路のエラー率が大と判断する。
【００２７】
ここで、ＳＡＮ４０の通信としては、ファイバ・チャネルなど高速通信媒体が用いられている。一方、半導体製造装置１０の内部処理は、処理の高速化を目的に並列パイプライン処理を行なうことが多い。つまり高速通信形態から並列独自データバスへの変換が必要となることがあり、ＰＣサーバ９０Ａ，…，９０Ｎは、ＳＡＮ４０と半導体製造装置１０との間のデータ形態変換用のインターフェスとして用いられる。サーバ９０により、半導体製造装置１０のデータ転送停止命令による転送データの一次保存、つまりバッファの役割りを果たすことができる。
【００２８】
さらに、複数台のＰＣサーバ９０Ａ，…，９０Ｎを用いることで、複数通信路によるデータ転送高速化と、データバッファ容量の拡大化、信頼性向上を図ることができる。
【００２９】
次に、図２を用いて、本実施形態による半導体製造システムに用いる制御装置の制御動作について説明する。  
図２は、本発明の第１の実施形態による半導体製造システムに用いる制御装置の制御動作を示すフローチャートである。
【００３０】
制御装置７０は、ＬＡＮ経由で計算機２０Ａ，…，２０Ｎのいずれかに制御指令を出力する。ここで、制御指令を出力する相手先の計算機２０Ａ，…，２０Ｎは、それぞれの計算機２０Ａ，…，２０ＮのＣＰＵの負荷率をチェックして、最も負荷率の小さい計算機とする。すなわち、計算機は前述したように設計データから半導体製造装置用データへの変換を行っている  場合にはＣＰＵの負荷率が高いため、この計算機は除外して、他のＣＰＵの負荷率の小さいＣＰＵを有する計算機に対して、制御指令を出力する。ここで、例えば、計算機２０Ａの負荷率が小さい場合、制御装置７０は、計算機２０Ａに対して、次にデータ変換処理を行う設計データを記憶した記憶装置（例えば、記憶装置３０Ａ）から設計データを読み出すように制御指令を出力する。
【００３１】
この制御指令に基づいて、ステップｓ１０において、計算機２０Ａは、記憶装置２０Ａから設計データを読み出す。
【００３２】
次に、ステップｓ２０において、計算機２０Ａは、読み出した設計データに対して、電子線描画装置等製造装置独特のデータフォーマットに変換し、さらにそのデータフォーマットで表現される図形データをさらに変換，補正等の処理をリアルタイムに実行して、製造装置用データを作成する。作成された製造装置用データは、計算機２０Ａの内部の一時格納記憶装置に格納される。
【００３３】
計算機２０Ａにおける変換処理が終了すると、終了通知が、ＬＡＮ５０経由で制御装置７０に通知される。制御装置７０は、複数のＰＣサーバ９０Ａ，…，９０ＮのＣＰＵの負荷率をチェックして、最も負荷率の小さいＰＣサーバ（例えば、ＰＣサーバ９０Ａ）を検出する。
【００３４】
そして、制御装置７０は、計算機２０Ａに対して、変換済みの製造装置用データを、ＳＡＮ及び空いているＰＣサーバ，即ち、ＰＣサーバ２０Ａ経由で、半導体製造装置１０に直接転送するよう制御指令を出力する。
【００３５】
そして、ステップｓ３０において、計算機２０Ａは、変換済みの製造装置用データを、ＳＡＮ及び空いているＰＣサーバ，即ち、ＰＣサーバ２０Ａ経由で、半導体製造装置１０に直接転送する。
【００３６】
なお、ＳＡＮ４０としては、図１に示するようなループ型の他に、ファイバ・チャンネルを用いて、このスイッチイングに複数のファブリックを用いるシステムとすることもできる。また、ファイバ・チャネルの代わりにｉＳＣＳＩを含むイーサネット（登録商標）などで接続することも可能である。
【００３７】
また、半導体製造装置１０と、ＳＡＮ４０とは、複数のＰＣサーバ９０Ａ，…，９０Ｎを介して接続されているが、半導体製造装置１０と、ＳＡＮ４０とを直接接続してもよいものである。
【００３８】
ここで、従来は、変換済みの製造装置用データは、一旦記憶装置に格納しており、半導体製造装置の描画処理等が終了すると、格納されている変換済みのデータを記憶装置から読み出すようにしているため、記憶装置に対するデータの書き込みとデータの読み出しが重畳する場合が発生し、記憶装置への集中アクセスによるスループット低下が生じていた。
【００３９】
それに対して、本実施形態では、変換済みの製造装置用データを記憶装置に格納することなく、直接、ＰＣサーバ２０経由で、半導体製造装置１０に転送するようにしているので、記憶装置への集中アクセスは回避でき、スループットを向上することができる。
【００４０】
また、本実施形態によれば、計算機を複数台備え、制御装置７０は、それぞれの計算機２０Ａ，…，２０Ｎの負荷率をチェックし、負荷率の小さい計算機２０Ａ，…，２０Ｎに設計データの変換処理を行わせるようにしているため、負荷を分散して、処理速度を速めることができる。また、制御装置７０は、それぞれの計算機２０Ａ，…，２０Ｎのエラー率をチェックし、エラー率の小さい計算機２０Ａ，…，２０Ｎに設計データの変換処理を行わせるようにすることで、経路のエラー上昇によるスループットの低下を防止して、信頼性を向上することができる。
【００４１】
また、本実施形態によれば、ＰＣサーバを複数台備え、制御装置７０は、それぞれのＰＣサーバ９０Ａ，…，９０Ｎの負荷率をチェックし、負荷率の小さいＰＣサーバ９０Ａ，…，９０Ｎを経由して半導体製造装置１０に製造装置用データを転送するようにしているため、負荷を分散して、転送速度を速めることができる。
【００４２】
さらに、本実施形態によれば、半導体検査装置６０のデータを記憶装置３０Ａ，…，３０Ｎに書き込む場合、制御装置７０は、記憶装置３０Ａ，…，３０Ｎの負荷率をチェックして、負荷率の小さい記憶装置に書き込むようにしており、これにより、書き込み時のスループットを向上することができる。
【００４３】
次に、図３を用いて、本発明の第２の実施形態による半導体製造システムの構成及び動作について説明する。本実施形態による半導体製造システムの構成は、図１に示したものと同様である。  
図３は、本発明の第２の実施形態による半導体製造システムの構成を示すシステムブロック図である。なお、図１と同一符号は、同一部分を示している。
【００４４】
本実施形態では、複数のＰＣサーバ９０Ａ，…，９０Ｎは、ＳＡＮ４０と製造装置１０とを接続するだけでなく、ＳＡＮ４０と半導体検査装置６０とを接続している。
【００４５】
半導体検査装置６０の観察部で得られた画像データは、複数のＰＣサーバ９０Ａ，…，９０Ｎのいずれか及びＳＡＮ４０を介して、記憶装置３０Ａ，…，３０Ｎのいずれかに転送される。これによって、画像データを高速転送できるし、また、ＰＣサーバをバッファとして用いることもできる。さらに、複数のＰＣサーバ９０Ａ，…，９０Ｎは並列接続されるため、データの転送系を２重化して信頼性を向上することができる。
【００４６】
このとき、制御装置７０は、複数のＰＣサーバ９０Ａ，…，９０Ｎの負荷率をチェックし、負荷率の小さいＰＣサーバ９０Ａ，…，９０Ｎを経由して記憶装置に画像データを転送するようにしているため、負荷を分散して、転送速度を速めることができる。
【００４７】
さらに、半導体検査装置６０の画像データを記憶装置３０Ａ，…，３０Ｎに書き込む場合、制御装置７０は、記憶装置３０Ａ，…，３０Ｎの負荷率をチェックして、負荷率の小さい記憶装置に書き込むようにしており、これにより、書き込み時のスループットを向上することができる。
【００４８】
また、複数のＰＣサーバ９０Ａ，…，９０Ｎは、半導体製造装置１０と、半導体検査装置６０とに共通に用いられるため、サーバの台数を減らすことができる。
【００４９】
また、半導体検査装置６０から記憶装置３０へのデータの流れと、記憶装置３０から半導体製造装置１０へのデータの流れの各時間ごとのデータ量などで切り替えを行いながらシステム全体のスループットおよび信頼性向上を図ることができる。
【００５０】
さらに、本発明の他の例としては、複数のＰＣサーバ９０Ａ，…，９０Ｎのエラー率を見て、そのエラー率の小さいＰＣサーバを選択するようにしてもよいものである。また、記憶装置やＰＣサーバの負荷率やエラー率の検出方法としては、記憶装置やＰＣサーバに汎用（制御）ＬＡＮを接続詞、エラー率ではなく、記憶装置やＰＣサーバから応答がない場合、応答のない記憶装置やＰＣサーバを不具合と判定して、他の記憶装置やＰＣサーバを選択するようにしてもよいものである。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態による半導体製造システムの構成を示すシステムブロック図である。
【図２】本発明の第１の実施形態による半導体製造システムに用いる制御装置の制御動作を示すフローチャートである。
【図３】本発明の第２の実施形態による半導体製造システムの構成を示すシステムブロック図である。
【符号の説明】
【００５２】
１０…半導体製造装置
２０Ａ，…，２０Ｎ…電子計算機
３０Ａ，…，３０Ｎ…共通記憶装置
４０…ストレージエリアネットワーク
５０…汎用ローカルエリアネットワーク
６０…半導体検査装置
７０…システム制御装置
９０Ａ，…，９０Ｎ…データ変換およびバッファ用サーバ
【図１】
2007141883.tif 000003
【図２】
2007141883.tif 000004
【図３】
2007141883.tif 000005