(57)【要約】【課題】  三つのバスマスタから特定のバススレーブへのアクセスを調停する際に、簡易な構成で適切な優先順位を決定して調停することができる画像形成装置を提供する。【解決手段】  三つのバスマスタからのアクセスを優先するか否かを設定する優先アクセス設定レジスタを設け、特定のバススレーブへのアクセスをシステムバスブリッジが調停する際に優先アクセス設定レジスタに設定された内容に応じてバスマスタの優先順位を切り替える構成とする。【選択図】  図１
2007108860.tif 000002
【特許請求の範囲】
【請求項１】
第一のバスマスタと第二のバスマスタと第三のバスマスタおよび少なくとも一つの他のバスマスタと、バススレーブとを有する画像形成装置において、
前記第一のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第一の優先設定手段と、
前記第二のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第二の優先設定手段と、
前記第三のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第三の優先設定手段と、
前記バススレーブへのアクセスを調停する際に、前記第一の優先設定手段による設定と前記第二の優先設定手段による設定と前記第三の優先設定手段による設定とを参照して前記バススレーブへのアクセスの優先順位を決定してバスアクセスを調停するバス調停手段とを備えたことを特徴とする画像形成装置。
【請求項２】
前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタを第二位の優先順位とし、前記第二のバスマスタを第三位の優先順位とし、前記他のバスマスタを第四位の優先順位としてバス調停することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタを第一位の優先順位とし、前記第二のバスマスタと前記第三のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする請求項２記載の画像形成装置。
【請求項４】
前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第二のバスマスタを第一位の優先順位とし、前記第一のバスマスタと前記第三のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする請求項２または請求項３記載の画像形成装置。
【請求項５】
前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタと前記第二のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする請求項２乃至請求項４のいずれか一項に記載の画像形成装置。
【請求項６】
前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタを第一位の優先順位とし、前記第二のバスマスタを第二位の優先順位とし、前記第三のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする請求項２乃至請求項５のいずれか一項に記載の画像形成装置。
【請求項７】
前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタを第二位の優先順位とし、前記第二のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする請求項２乃至請求項６のいずれか一項に記載の画像形成装置。
【請求項８】
前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第二のバスマスタを第二位の優先順位とし、前記第一のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする請求項２乃至請求項７のいずれか一項に記載の画像形成装置。
【請求項９】
前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタと前記第二のバスマスタと前記第三のバスマスタと前記他のバスマスタのすべてのバスマスタを同順位の優先順位としてバス調停することを特徴とする請求項２乃至請求項８のいずれか一項に記載の画像形成装置。
【請求項１０】
前記第一のバスマスタは、第一のＣＰＵであることを特徴とする請求項１乃至請求項９のいずれか一項に記載の画像形成装置。
【請求項１１】
前記第二のバスマスタは、第二のＣＰＵであることを特徴とする請求項１乃至請求項１０のいずれか一項に記載の画像形成装置。
【請求項１２】
前記第三のバスマスタは、二値画像データを画像形成エンジンに転送する画像形成エンジン制御ブロックであることを特徴とする請求項１０または請求項１１記載の画像形成装置。
【請求項１３】
前記バススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする請求項１２記載の画像形成装置。
【請求項１４】
熱エネルギーによりインクに状態変化を生起させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする請求項１乃至請求項１３のいずれか一項に記載の画像形成装置。
【請求項１５】
圧力発生素子を作動させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする請求項１乃至請求項１３のいずれか一項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像形成エンジンにより記録媒体に画像を形成する画像形成装置に関し、特に簡易な構成で画像形成エンジンへのデータ転送に伴うバスの調停を適切に行うことが可能な画像形成装置に関する。
【背景技術】
【０００２】
情報通信技術の急速な発達に伴い、パーソナルコンピュータ等の情報機器がオフィス用途および家庭用途ともに広く普及している。また、こうした機器の普及によって、出力装置としてのプリンタ装置の需要もますます増大してきている。なかでも複数色のインク液滴によって画像を形成するインクジェットプリンタ装置がさまざまな産業分野で、また家庭用途として利用されている。特に近年は、インクジェットプリンタ技術の高度化が進み、カラー写真のような高精細なカラー画像を出力可能なプリンタ装置や、Ａ０幅やＢ０幅の大型の記録媒体に出力可能なプリンタ装置が開発されている。
【０００３】
こうしたインクジェットプリンタ装置は、各色のインクを貯留するインクタンクからプリンタヘッドに供給されたインクを、プリンタヘッドに形成された多数の細孔（ノズル）から微小な液滴として吐出し、このプリンタヘッドを記録媒体に平行な一定方向（主走査方向）に往復運動させるとともに、記録媒体を、これを含む平面状で主走査方向と略直交する方向（副走査方向）へ移動させることにより、記録媒体上に画像を形成する。
【０００４】
インクジェットプリンタ装置では、接続されたパーソナルコンピュータやワークステーションなどのホスト装置から、たとえばＲＧＢ形式で表現された印刷用の画像データを受信し、受信したデータをプリンタのインク色の色空間に変換するなどの画像処理を行う。画像データは最終的にはプリンタヘッドのノズルからインク滴を吐出するか否かを表す二値のデータに変換されてプリンタ装置を構成するＲＡＭに格納される。プリンタ装置は、ＲＡＭから順次読み出した二値データを、プリンタヘッドの動作に同期してプリンタヘッドへ送信することで記録媒体上に画像を形成することが可能になる。
【０００５】
ところで、近年の微細加工技術の発達により、１インチワイドヘッドに各色１２８０個のノズルを設けたプリンタヘッドが実用化されるなど、プリンタヘッドの超多ノズル化が進んでいる。これにともない、プリンタ装置で扱う二値画像データのサイズがこれまで以上に大きくなるとともに、プリンタコントローラ装置からプリンタヘッドへのデータ転送速度もより高速化が要求され、二値画像データをＲＡＭから高速に読み出すことが必要になっている。
【０００６】
特に、一系統のＲＡＭを共有する構成のプリンタ装置では、ＣＰＵや画像処理ブロック、あるいは通信インターフェースブロックなどとエンジン制御ブロックとのアクセス競合が発生するため、バスアクセスの調停（アービトレーション）がますます重要になってきている。
【０００７】
そこで、特許文献１においては、特定のバスマスタデバイスが最優先でバス占有権を確保するために、データの必要の度合いに応じた優先レベルを持つＤＭＡ転送要求信号の発生が可能なバス制御方法が開示されている。
【特許文献１】特開平７−１３９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来例のバス制御方法では、各モジュールから複数の優先度レベルのバス要求を発行可能な構成とする必要があり、調停回路が複雑になるとともに回路規模が大きくなって、高速な動作ができないという問題が生じることになる。
【０００９】
そこで、本発明は上記従来例の問題点に鑑みてなされたもので、簡単な回路構成で適切な優先度を設定でき、高速にバスアクセスの調停動作を行うことのできる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１記載の画像形成装置では、第一のバスマスタと第二のバスマスタと第三のバスマスタおよび少なくとも一つの他のバスマスタと、バススレーブとを有する画像形成装置において、前記第一のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第一の優先設定手段と、前記第二のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第二の優先設定手段と、前記第三のバスマスタから前記バススレーブへのアクセスを優先するか否かを設定する第三の優先設定手段と、前記バススレーブへのアクセスを調停する際に、前記第一の優先設定手段による設定と前記第二の優先設定手段による設定と前記第三の優先設定手段による設定とを参照して前記バススレーブへのアクセスの優先順位を決定してバスアクセスを調停するバス調停手段とを備えたことを特徴とする。
【００１１】
また、上記目的を達成するために、請求項２記載の画像形成装置では、請求項１記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタを第二位の優先順位とし、前記第二のバスマスタを第三位の優先順位とし、前記他のバスマスタを第四位の優先順位としてバス調停することを特徴とする。
【００１２】
また、上記目的を達成するために、請求項３記載の画像形成装置では、請求項２記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタを第一位の優先順位とし、前記第二のバスマスタと前記第三のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする。
【００１３】
また、上記目的を達成するために、請求項４記載の画像形成装置では、請求項２または請求項３記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第二のバスマスタを第一位の優先順位とし、前記第一のバスマスタと前記第三のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする。
【００１４】
また、上記目的を達成するために、請求項５記載の画像形成装置では、請求項２乃至請求項４のいずれか一項に記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタと前記第二のバスマスタと前記他のバスマスタを第二位で同順位の優先順位としてバス調停することを特徴とする。
【００１５】
また、上記目的を達成するために、請求項６記載の画像形成装置では、請求項２乃至請求項５のいずれか一項に記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタを第一位の優先順位とし、前記第二のバスマスタを第二位の優先順位とし、前記第三のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする。
【００１６】
また、上記目的を達成するために、請求項７記載の画像形成装置では、請求項２乃至請求項６のいずれか一項に記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第一のバスマスタを第二位の優先順位とし、前記第二のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする。
【００１７】
また、上記目的を達成するために、請求項８記載の画像形成装置では、請求項２乃至請求項７のいずれか一項に記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とし、前記第三の優先設定手段により優先する設定とした場合に、前記第三のバスマスタを第一位の優先順位とし、前記第二のバスマスタを第二位の優先順位とし、前記第一のバスマスタと前記他のバスマスタを第三位で同順位の優先順位としてバス調停することを特徴とする。
【００１８】
また、上記目的を達成するために、請求項９記載の画像形成装置では、請求項２乃至請求項８のいずれか一項に記載の画像形成装置において、前記調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とし、前記第三の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタと前記第二のバスマスタと前記第三のバスマスタと前記他のバスマスタのすべてのバスマスタを同順位の優先順位としてバス調停することを特徴とする。
【００１９】
また、上記目的を達成するために、請求項１０記載の画像形成装置では、請求項１乃至請求項９のいずれか一項に記載の画像形成装置において、前記第一のバスマスタは、第一のＣＰＵであることを特徴とする。
【００２０】
また、上記目的を達成するために、請求項１１記載の画像形成装置では、請求項１乃至請求項１０のいずれか一項に記載の画像形成装置において、前記第二のバスマスタは、第二のＣＰＵであることを特徴とする。
【００２１】
また、上記目的を達成するために、請求項１２記載の画像形成装置では、請求項１０または請求項１１記載の画像形成装置において、前記第三のバスマスタは、二値画像データを画像形成エンジンに転送する画像形成エンジン制御ブロックであることを特徴とする。
【００２２】
また、上記目的を達成するために、請求項１３記載の画像形成装置では、請求項１２記載の画像形成装置において、前記バススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする。
【００２３】
また、上記目的を達成するために、請求項１４記載の画像形成装置では、請求項１乃至請求項１３のいずれか一項に記載の画像形成装置において、熱エネルギーによりインクに状態変化を生起させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする。
【００２４】
また、上記目的を達成するために、請求項１５記載の画像形成装置では、請求項１乃至請求項１３のいずれか一項に記載の画像形成装置において、圧力発生素子を作動させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする。
【発明の効果】
【００２５】
本発明によれば、三つのバスマスタブロックから特定のバススレーブブロックへのアクセスをそれぞれ優先するか否かの設定の組み合わせに応じて、特定のバススレーブブロックへのアクセスを適切な優先順位で調停することができ、簡易な構成で効率的なバスアクセスを行うことが可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００２６】
以下、本発明をインクジェット式プリンタの制御装置に適用した場合の好適な実施の形態について図面を参照して説明する。
【００２７】
図１は、本実施の形態に係るプリンタ制御装置の構成を示すブロック図である。プリンタ制御装置は、パーソナルコンピュータ等のホスト装置から印刷用のデータを受信し、受信したデータをプリンタヘッドで印刷可能な構成のデータに変換して出力する機能を提供するとともに、センサによるプリンタ装置の状態の監視の機能およびモータ等プリンタ装置を構成する部品の制御の機能を提供する。
図中の符号１００はプリンタ制御装置であり、二つのＣＰＵ（ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２）、画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、拡張バス回路部１０６、ＲＡＭコントローラ１０７、ＲＯＭコントローラ１０８を備えており、これらの各ブロックはそれぞれバスライン１１０ａ〜１１０ｈを介してシステムバスブリッジ１０９に接続されている。本実施の形態では、これらの回路ブロックはシステムＬＳＩとして一つのパッケージに封止されたプリンタ制御ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１１として実現されている。
【００２８】
また、プリンタ制御装置１００は、プリンタ制御ＡＳＩＣ１１１のほか機能拡張ユニットを接続する拡張スロット１１３、ＲＡＭ部１１５、およびＲＯＭ部１１７を備えている。この他プリンタ制御装置１００は、図示しない操作部および表示部等から構成される。
【００２９】
ＣＰＵ［Ａ］１０１は、プリンタ制御装置１００全体の制御を司るもので、ＲＯＭ部１１７またはＲＡＭ部１１５に格納された制御手順（プログラム）を順次読み出し実行することによって、ホスト装置との通信のための通信インターフェース部１０５の制御や通信プロトコルの解釈、ホスト装置から受信した画像データをエンジン制御部１０４で処理可能な構成のデータに変換するための画像処理部１０３の制御、画像処理部１０３で生成されたデータをプリンタヘッドで印刷可能な構成のデータに変換するためのエンジン制御部１０４の制御等を行う。
【００３０】
ＣＰＵ［Ｂ］１０２は、ＣＰＵ［Ａ］１０１と同様にプリンタ制御装置１００の制御を司る機能を備える。
【００３１】
画像処理部１０３は、ホスト装置から受信した印刷用データをエンジン制御部１０４で処理可能な構成の出力画像データに変換処理する機能を備えている。ホスト装置から送信される画像データは、たとえばＲＧＢ８ビット形式やＲＧＢ１０ビット形式のデータであり、画像処理部１０３は、このＲＧＢ形式のデータをインク色であるＣＭＹＫ形式等に色空間変換を行い、また８ビット形式や１０ビット形式のデータを二値化する機能を備えている。
【００３２】
エンジン制御部１０４は、画像処理部１０３で生成されたＣＭＹＫ等インク色の色空間で表現された二値データをプリンタヘッドで印刷可能な構成のデータに変換する機能、ＲＡＭ部１１５に格納された変換後のデータをプリンタヘッドへ出力する機能、およびプリンタエンジンを構成するモータの制御を行う。また、センサによりプリンタエンジンの状態を監視し適切に制御する機能を備える。
通信インターフェース部１０５は、パーソナルコンピュータやワークステーション等のホスト装置との間でデータの送受信を行う機能を備え、ホスト装置から受信した印刷用データを、ＲＡＭコントローラ１０７を介してＲＡＭ部１１５に格納する機能を備えている。通信インターフェース部１０５の通信方式としては、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）やＩＥＥＥ１３９４などの高速シリアル通信や、ＩＥＥＥ１２８４などのパラレル通信、あるいは１００ＢＡＳＥ−ＴＸ等のネットワーク通信などいずれの方式であってもよく、またこれらの複数の通信方式を有していてもよい。さらには、有線による通信方式に限らず、無線による通信方式であっても本発明を構成する。
【００３３】
拡張バス回路部１０６は、拡張スロット１１３に装着した機能拡張ユニットを制御する機能を備え、拡張バス１１２を介して機能拡張ユニットにデータを送信する制御および機能拡張ユニットが出力するデータを受信する制御を行う。拡張スロット１１３に装着される機能拡張ユニットとしては、ＵＳＢやＩＥＥＥ１３９４、ＩＥＥＥ１２８４、あるいはネットワーク通信などホスト装置との通信機能を提供する通信ユニットや、大容量記憶機能を提供するハードディスクドライブユニットなどが装着可能である。
【００３４】
画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、および拡張バス回路部１０６の各ブロックはそれぞれＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ、ダイレクトメモリアクセスコントローラ）を有し、ＲＡＭコントローラ１０７に対してメモリアクセス要求を発行する機能を備えている。各ブロックのＤＭＡＣは、メモリアクセス要求を発行する際にそれぞれのブロックに固有のマスタＩＤをメモリアクセス要求とともに発行する機能を備えており、ＲＡＭコントローラ１０７やシステムバスブリッジ１０９はマスタＩＤによってメモリアクセス要求を発行したブロックを識別することが可能である。
【００３５】
ＲＡＭコントローラ１０７は、ＲＡＭバス１１４を介して接続されたＲＡＭ部１１５の制御を行う機能を備えている。ＲＡＭコントローラ１０７は、ＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、およびＤＭＡＣを有する各回路ブロックからシステムバスブリッジ１０９を介して、ＲＡＭ部１１５への書き込み要求やＲＡＭ部１１５からの読み出し要求に応じて必要な制御信号を生成してＲＡＭ部１１５へのデータの書き込みならびにＲＡＭ部１１５からのデータの読み出しを行い、ＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、および各回路ブロックとの間でデータの中継を行う。
【００３６】
ＲＯＭコントローラ１０８は、ＲＯＭバス１１６を介して接続されたＲＯＭ部１１７の制御を行う機能を備えている。ＲＯＭコントローラ１０８は、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２からの読み出し要求に応じて必要な制御信号を生成して、予めＲＯＭ部１１７に格納された制御手順（プログラム）やデータを読み出し、システムバスブリッジ１０９を介してＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２に読み出した内容を送り返す。また、ＲＯＭ部１１７がフラッシュメモリ等の電気的に書き換え可能なデバイスで構成される場合には、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２からの書き込みコマンドに応じて制御信号を発生し、ＲＯＭ部１１７の内容を書き換える機能を備えている。
【００３７】
上述した各回路ブロックのうち、ＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、およびＤＭＡＣを有する画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、ならびに拡張バス回路部１０６はバスマスタブロックであり、ＲＡＭコントローラ１０７およびＲＯＭコントローラ１０８はバススレーブブロックである。
【００３８】
システムバスブリッジ１０９は、プリンタ制御ＡＳＩＣ１１１を構成する各回路ブロックについて、バスマスタブロックとバススレーブブロック間を接続する機能を備えるほか、複数のバスマスタブロックから同時にＲＡＭコントローラ１０７へのアクセス要求が発行された場合に、バス権を調停する機能を備えている。なお、バス権を調停する方法については、図面を参照して後述する。
【００３９】
また、システムバスブリッジ１０９は、バス権調停の際に特定のバスマスタブロックを優先するために図示しない優先アクセス設定レジスタを有している。
【００４０】
システムバスブリッジ１０９はクロスバスイッチ方式によって構成され、複数のバスマスタブロックがそれぞれ異なるバススレーブブロックへのアクセス要求を発行した場合には、アクセス要求に応じて同時に各バスマスタブロックとバススレーブブロック間を接続する。たとえば、ＣＰＵ［Ａ］１０１とＲＯＭコントローラ１０８との間のバスアクセスと、画像処理部１０３とＲＡＭコントローラ１０７との間のバスアクセスを同時に処理することが可能である。また、システムバスブリッジ１０９は、ＲＡＭコントローラ１０７に直近にアクセスしたバスマスタブロックのマスタＩＤを保持する図示しないマスタＩＤ保持レジスタを有している。なお、本実施の形態では、マスタＩＤ保持レジスタの初期値は０とする。
【００４１】
ＲＡＭ部１１５は、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭやＳＤＲ（Ｓｉｎｇｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭなどの同期ＤＲＡＭ等で構成され、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２が実行する制御手順の格納、画像処理回路部１０３において変換処理された出力データの一時的な記憶、通信インターフェース部１０５によりホスト装置から受信した印刷用データの一時的なバッファリング、外部バス１１２を介して接続された機能拡張ユニットとの間で受け渡しされるデータの一時的な保存、エンジン制御部１０４において生成された印刷データの記憶、およびＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２のワークメモリなどの機能を提供するメモリブロックである。
【００４２】
ＲＯＭ部１１７は、マスクＲＯＭやフラッシュメモリ等で構成され、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２が実行する制御手順およびプリンタ制御に必要なパラメータを格納する。ＲＯＭ部１１７がフラッシュメモリなど書き換え可能なデバイスで構成される場合には、制御手順やパラメータを書き換えることが可能である。
【００４３】
このほか、各回路ブロックは動作モード等を設定するレジスタを備え、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２は図示しないレジスタアクセスバスを介して各回路ブロックの動作モード等を設定することが可能である。
【００４４】
なお、本実施の形態に係るプリンタ制御装置１００のバスライン１１０ａ〜１１０ｈのデータバス幅は２５６ビットであり、ＲＡＭバス１１４のデータバス幅は６４ビット、ＲＯＭバス１１６のデータバス幅は８ビットであるとする。
【００４５】
次に、本発明の実施の形態に係るプリンタ制御装置のバスマスタブロックがアクセス要求とともに発行するマスタＩＤについて、図を参照して説明する。
【００４６】
図２は、プリンタ制御装置１００を構成するＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、および各バスマスタブロックのＤＭＡＣがＲＡＭコントローラ１０７を介してＲＡＭ部１１５にアクセス要求を発行する際、同時に出力するマスタＩＤを示したものである。
【００４７】
本実施の形態では、マスタＩＤは４ビットで構成され、各バスマスタブロックにはそれぞれ一つのマスタＩＤが割り当てられている。ＣＰＵ［Ａ］１０１のマスタＩＤは０ｂ０００１、ＣＰＵ［Ｂ］１０２のマスタＩＤは０ｂ００１０であり、画像処理部１０３のマスタＩＤは０ｂ００１１、エンジン制御部１０４のマスタＩＤは０ｂ０１００、通信インターフェース部１０５のマスタＩＤは０ｂ０１０１、外部バス回路部１０６のマスタＩＤは０ｂ０１１０である。
【００４８】
次に、本実施の形態に係るプリンタ制御装置において、特定のバスマスタブロックのアクセス優先度を高く設定した場合のシステムバスブリッジの調停方法について、図３および図４を参照しつつ説明する。
【００４９】
図３は、優先アクセス設定レジスタの構成を示すブロック図である。優先アクセス設定レジスタ３０１は、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７への優先アクセスを設定するＣＰＵ［Ａ］優先設定レジスタ３０２、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７への優先アクセスを設定するＣＰＵ［Ｂ］優先設定レジスタ３０３、エンジン制御部１０４からＲＡＭコントローラ１０７への優先アクセスを設定するエンジン優先設定レジスタ３０４で構成されている。複数のバスマスタブロックにより同時にＲＡＭコントローラ１０７へのアクセス要求が発行されたときは、これらの優先設定レジスタ３０２〜３０４に設定された値に応じて、システムバスブリッジ１０９がバス権調停時にＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２およびエンジン制御部１０４のいずれかからのアクセスを優先するか否かが制御される。
【００５０】
ＣＰＵ［Ａ］優先設定レジスタ３０２、ＣＰＵ［Ｂ］優先設定レジスタ３０３およびエンジン優先設定レジスタ３０４は、レジスタアクセスバスを介して接続されたＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２からの書き込み命令によって内容を書き換えることができるレジスタである。
【００５１】
図４は、優先アクセス設定レジスタ３０１に格納する値と、バス権調停時にＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２およびエンジン制御部１０４からのアクセスを優先するか否かの関係を表す図である。図４（ａ）において、ＣＰＵ［Ａ］優先設定レジスタ３０２の値が「０」のときは、ＣＰＵ［Ａ］１０１からのアクセスを優先せずに調停を行う。一方、ＣＰＵ［Ａ］優先設定レジスタ３０２の値が「１」のときは、ＣＰＵ［Ａ］１０２からのアクセスを優先してＲＡＭコントローラ１０７へのアクセスを調停する。
【００５２】
同様に、図４（ｂ）において、ＣＰＵ［Ｂ］優先設定レジスタ３０３の値が「０」のときは、ＣＰＵ［Ｂ］１０２からのアクセスを優先せずに調停を行い、ＣＰＵ［Ｂ］優先設定レジスタ３０３の値が「１」のときは、ＣＰＵ［Ｂ］１０２からのアクセスを優先してＲＡＭコントローラ１０７へのアクセスを調停する。また、図４（ｃ）において、エンジン優先設定レジスタ３０４の値が「０」のときは、エンジン制御部１０４からのアクセスを優先せずに調停を行い、エンジン優先設定レジスタの値３０４が「１」のときは、エンジン制御部１０４からのアクセスを優先してＲＡＭコントローラ１０７へのアクセスを調停する。
【００５３】
以下、本実施の形態に係るプリンタ制御装置おける優先アクセスを考慮した場合の動作を図５を参照しつつ説明する。
【００５４】
図５は、本実施の形態において複数のバスマスタブロックがＲＡＭコントローラ１０７にアクセス要求を発行した場合のシステムバスブリッジ１０９の調停動作手順を示すフローチャートである。
【００５５】
システムバスブリッジ１０９は複数のバスマスタブロックからＲＡＭコントローラ１０７へのアクセス要求を受信すると図５のフローチャートに従った調停動作を実行し、アクセスを許可するバスマスタを決定する。
【００５６】
すなわち、ステップＳ５０１でシステムバスブリッジ１０９は、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスが優先設定されているかどうか判定し、優先設定されている場合はステップＳ５０２へ進み、優先設定されていない場合はステップＳ５０４へ進む。優先設定の判定はエンジン優先設定レジスタ３０４の内容を参照し、値が「１」であれば優先設定されていると判断し、「０」であれば優先設定されていないと判断する。
【００５７】
次に、ステップＳ５０２でシステムバスブリッジ１０９は、受信した複数のアクセス要求の中にエンジン制御部１０４からのアクセス要求があるかどうか判定し、エンジン制御部１０４からのアクセス要求がある場合はステップＳ５０３へ進み、ない場合はステップＳ５０４へ進む。この判定はマスタＩＤによって行うことができ、アクセス要求の中にマスタＩＤが０ｂ０１００のものが含まれているかどうかによって判定する。
【００５８】
次に、ステップＳ５０３でシステムバスブリッジ１０９は、エンジン制御部１０４にバス権を付与してステップＳ５１４へ進む。
【００５９】
一方、エンジン制御部１０４の優先設定がされていない場合およびエンジン制御部１０４からのアクセス要求がない場合はステップＳ５０４で、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセスが優先設定されているかどうか判定し、優先設定されている場合はステップＳ５０５へ進み、優先設定されていない場合はステップＳ５０７へ進む。優先設定の判定はＣＰＵ［Ａ］優先設定レジスタ３０２の内容を参照し、値が「１」であれば優先設定されていると判断し、「０」であれば優先設定されていないと判断する。
【００６０】
次に、ステップＳ５０５でシステムバスブリッジ１０９は、受信した複数のアクセス要求の中にＣＰＵ［Ａ］１０１からのアクセス要求があるかどうか判定し、ＣＰＵ［Ａ］１０１からのアクセス要求がある場合はステップＳ５０６へ進み、ない場合はステップＳ５０７へ進む。この判定はマスタＩＤによって行い、アクセス要求の中にマスタＩＤ０ｂ０００１のものが含まれているかどうかによって判定する。
【００６１】
次に、ステップＳ５０６でシステムバスブリッジ１０９は、ＣＰＵ［Ａ］１０１にバス権を付与してステップＳ５１４へ進む。
【００６２】
また、ＣＰＵ［Ａ］１０１の優先設定がされていない場合およびＣＰＵ［Ａ］１０１からのアクセス要求がない場合はステップＳ５０７で、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスが優先設定されているかどうか判定し、優先設定されている場合はステップＳ５０８へ進み、優先設定されていない場合はステップＳ５１０へ進む。優先設定の判定はＣＰＵ［Ｂ］優先設定レジスタ３０３の内容を参照し、値が「１」であれば優先設定されていると判断し、「０」であれば優先設定されていないと判断する。
【００６３】
次に、ステップＳ５０８でシステムバスブリッジ１０９は、受信した複数のアクセス要求の中にＣＰＵ［Ｂ］１０２からのアクセス要求があるかどうか判定し、ＣＰＵ［Ｂ］１０２からのアクセス要求がある場合はステップＳ５０９へ進み、ない場合はステップＳ５１０へ進む。この判定はマスタＩＤによって行い、アクセス要求の中にマスタＩＤ０ｂ００１０のものが含まれているかどうかによって判定する。
【００６４】
次に、ステップＳ５０９でシステムバスブリッジ１０９は、ＣＰＵ［Ｂ］１０２にバス権を付与してステップＳ５１４へ進む。
【００６５】
エンジン制御部１０４、ＣＰＵ［Ａ］１０１、およびＣＰＵ［Ｂ］１０２がいずれも優先設定されていないか、または優先設定されていてもそのバスマスタブロックからのアクセス要求がない場合はステップＳ５１０以下で公平調停方式によりバス権を付与するバスマスタを選択する。
【００６６】
すなわち、ステップＳ５１０でシステムバスブリッジ１０９は、マスタＩＤ保持レジスタに保持されている保持マスタＩＤとアクセス要求を発行したバスマスタブロックのマスタＩＤを比較し、受信したアクセス要求のマスタＩＤがすべて保持マスタＩＤよりも小さいか等しい場合はステップＳ５１１へ進み、保持マスタＩＤよりも大きいマスタＩＤがある場合はステップＳ５１２へ進む。たとえば、マスタＩＤ保持レジスタに通信インターフェース部１０５のマスタＩＤである０ｂ０１０１が保持されている場合に、アクセス要求を発行したバスマスタブロックのマスタＩＤが０ｂ０００１、０ｂ００１０、および０ｂ０１００だけであればステップＳ５１１へ進む。
【００６７】
次に、ステップＳ５１１でシステムバスブリッジ１０９は、アクセス要求を発行したすべてのバスマスタブロックの中から最も小さいマスタＩＤを持つバスマスタブロックをバス権を与えるマスタとして選択し、ステップＳ５１３へ進む。
【００６８】
また、ステップＳ５１２でシステムバスブリッジ１０９は、アクセス要求を発行したバスマスタブロックのうち、保持マスタＩＤよりも大きいマスタＩＤを持つバスマスタブロックの中で最も小さいマスタＩＤを持つバスマスタブロックをバス権を与えるマスタとして選択し、ステップＳ５１３へ進む。
【００６９】
次に、ステップＳ５１３でシステムバスブリッジ１０９は、以下に示すマスタＩＤでマスタＩＤ保持レジスタの内容を更新する。すなわち、ステップＳ５１１またはステップＳ５１２で公平調停方法によってバス権を付与されたバスマスタブロックのマスタＩＤを新たな保持マスタＩＤとしてマスタＩＤ保持レジスタを更新する。
【００７０】
次に、ステップＳ５１４でシステムバスブリッジ１０９は、ステップＳ５０３、ステップＳ５０６、ステップＳ５０９、ステップＳ５１１、またはステップＳ５１２でバス権を付与したバスマスタブロックに対してＲＡＭコントローラ１０７との間のバスアクセスを実行する。
【００７１】
本実施の形態では、図５に示すフローチャートに従った処理をハードウエア記述言語（Ｈａｒｄｗａｒｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ；ＨＤＬ）によって記述し、論理合成を行うことで本調停動作を実行可能な論理回路を生成して当該論理回路によりシステムバスブリッジ１０９を構成する。
【００７２】
以下、本発明のプリンタ制御装置のバス権調停の優先順位について図面を参照して詳細に説明する。図６ないし図１３は、ＣＰＵ［Ａ］優先設定レジスタ３０２、ＣＰＵ［Ｂ］優先設定レジスタ３０３、およびエンジン優先設定レジスタ３０４の設定値と、ＲＡＭコントローラ１０６へのアクセス要求を調停する際の優先順位の関係を説明する図である。
【００７３】
図６は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「０」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「０」を書き込み、エンジン優先設定レジスタ３０４に値「０」を書き込んだ場合、すなわちＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、およびエンジン制御部１０４のいずれからもＲＡＭコントローラ１０７へのアクセスが優先設定されていない場合の優先順位を示した図である。この場合、ＲＡＭコントローラ１０７へのアクセス要求は、ＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、および外部バス回路部１０６はすべて同順位で公平調停方式により調停される。
【００７４】
図７は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「１」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「０」を書き込み、エンジン優先設定レジスタ３０４に値「０」を書き込んだ場合、すなわちＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセスを優先設定し、ＣＰＵ［Ｂ］１０２およびエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスは優先設定しない場合の優先順位を示した図である。この場合、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ｂ］１０２、画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で公平調停方式により調停される。
【００７５】
図８は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「０」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「１」を書き込み、エンジン優先設定レジスタ３０４に値「０」を書き込んだ場合、すなわちＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスを優先設定し、ＣＰＵ［Ａ］１０１およびエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスは優先設定しない場合の優先順位を示した図である。この場合、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ａ］１０１、画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で公平調停方式により調停される。
【００７６】
図９は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「０」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「０」を書き込み、エンジン優先設定レジスタ３０４に値「１」を書き込んだ場合、すなわちエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスを優先設定し、ＣＰＵ［Ａ］１０１およびＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスは優先設定しない場合の優先順位を示した図である。この場合、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ａ］１０１、ＣＰＵ［Ｂ］１０２、画像処理部１０３、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で公平調停方式により調停される。
【００７７】
図１０は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「１」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「１」を書き込み、エンジン優先設定レジスタ３０４に値「０」を書き込んだ場合、すなわちＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセスおよびＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスを優先設定し、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスを優先設定しない場合の優先順位を示した図である。この場合、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で調停され、画像処理部１０３、エンジン制御部１０４、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は三番目に高い優先順位で公平調停方式により調停される。
【００７８】
図１１は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「１」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「０」を書き込み、エンジン優先設定レジスタ３０４に値「１」を書き込んだ場合、すなわちＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセスおよびエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスを優先設定し、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスを優先設定しない場合の優先順位を示した図である。この場合、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で調停され、ＣＰＵ［Ｂ］１０２、画像処理部１０３、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は三番目に高い優先順位で公平調停方式により調停される。
【００７９】
図１２は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「０」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「１」を書き込み、エンジン優先設定レジスタ３０４に値「１」を書き込んだ場合、すなわちＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスおよびエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスを優先設定し、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセスを優先設定しない場合の優先順位を示した図である。この場合、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で調停され、ＣＰＵ［Ａ］１０１、画像処理部１０３、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は三番目に高い優先順位で公平調停方式により調停される。
【００８０】
図１３は、ＣＰＵ［Ａ］優先設定レジスタ３０２に値「１」を書き込み、ＣＰＵ［Ｂ］優先設定レジスタ３０３に値「１」を書き込み、エンジン優先設定レジスタ３０４に値「１」を書き込んだ場合、すなわちＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセス、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセスおよびエンジン制御部１０４からＲＡＭコントローラ１０７へのアクセスをいずれも優先設定した場合の優先順位を示した図である。この場合、エンジン制御部１０４からＲＡＭコントローラ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ［Ａ］１０１からＲＡＭコントローラ１０７へのアクセス要求は二番目に高い優先順位で調停され、ＣＰＵ［Ｂ］１０２からＲＡＭコントローラ１０７へのアクセス要求は三番目に高い優先順位で調停され、画像処理部１０３、通信インターフェース部１０５、および外部バス回路部１０６からＲＡＭコントローラ１０７へのアクセス要求は四番目に高い優先順位で公平調停方式により調停される。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態に係るプリンタ制御装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係るプリンタ制御装置においてバスマスタブロックが発行するマスタＩＤを説明する図である。
【図３】本発明の実施の形態に係るプリンタ制御装置の優先アクセス設定レジスタの構成を示すブロック図である。
【図４】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とバス調停方法の関係を説明する図であり、（ａ）はＣＰＵ［Ａ］優先設定レジスタを説明する図、（ｂ）はＣＰＵ［Ｂ］優先設定レジスタを説明する図、（ｃ）はエンジン優先設定レジスタを説明する図である。
【図５】本発明の実施の形態に係るプリンタ制御装置のＲＡＭコントローラへのアクセスを調停する動作の流れを示すフローチャートである。
【図６】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図７】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図８】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図９】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図１０】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図１１】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図１２】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【図１３】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とＲＡＭコントローラへのアクセスの調停における優先順位との関係を説明する図である。
【符号の説明】
【００８２】
１００  プリンタ制御装置
１０１  ＣＰＵ［Ａ］
１０２  ＣＰＵ［Ｂ］
１０３  画像処理部
１０４  エンジン制御部
１０５  通信インターフェース部
１０６  拡張バス回路部
１０７  ＲＡＭコントローラ
１０８  ＲＯＭコントローラ
１０９  システムバスブリッジ
１１０ａ〜１１０ｈ  バスライン
１１１  プリンタ制御ＡＳＩＣ
１１２  拡張バス
１１３  拡張スロット
１１４  ＲＡＭバス
１１５  ＲＡＭ部
１１６  ＲＯＭバス
１１７  ＲＯＭ部
３０１  優先アクセス設定レジスタ
３０２  ＣＰＵ［Ａ］優先設定レジスタ
３０３  ＣＰＵ［Ｂ］優先設定レジスタ
３０４  エンジン優先設定レジスタ
【図１】
2007108860.tif 000003
【図２】
2007108860.tif 000004
【図３】
2007108860.tif 000005
【図４】
2007108860.tif 000006
【図５】
2007108860.tif 000007
【図６】
2007108860.tif 000008
【図７】
2007108860.tif 000009
【図８】
2007108860.tif 000010
【図９】
2007108860.tif 000011
【図１０】
2007108860.tif 000012
【図１１】
2007108860.tif 000013
【図１２】
2007108860.tif 000014
【図１３】
2007108860.tif 000015