(57)【要約】【課題】フラッシュメモリカード実装方法の提供。【解決手段】本考案のフラッシュメモリカード実装方法は、保護膜を形成する手順を含まれ、該保護膜は電気回路を保護し、移動（ｍｏｖｅｍｅｎｔ）および後工程の射出成型における熱源の影響を受けないためである。射出成型によって、フラッシュメモリカードを実装するとき、該保護膜は電気回路板に備える電気回路に保護を提供する。射出成型の手順は基板を本体に実装するためのである。該保護膜は卵殻の内膜に似っており、射出によって成型するため、本考案の実装方法を卵殻インサート成型（ｅｇｇｓｈｅｌｌ  ｉｎｓｅｒｔ  ｍｏｄｌｉｎｇ，  ＥＳＩＭ）をいう。本考案は公知技術のチップオンボードと面実装技術の実装方法を確実に改善できる。【選択図】図３
2007160915.tif 000002
【特許請求の範囲】
【請求項１】
受動素子とチップをプリント基板表面に粘着、
ウエハーをチップにカット、
チップをプリント基板にマウント（ｍｏｕｎｔｉｎｇ）、
該チップをプリント基板に粘着し、
カットして、プリント基板の基板形状にし、
該受動素子と該チップを設ける基板上に保護膜を形成し、
基板と合わせて射出インサート成型し、一体構造とする、以上の手順を含まれる一種のフラッシュメモリカード実装方法。
【請求項２】
該保護膜は結合剤より構成することを特徴とする請求項１記載のフラッシュメモリカード実装方法。
【請求項３】
該保護膜は樹脂より構成することを特徴とする請求項１記載のフラッシュメモリカード実装方法。
【請求項４】
受動素子とチップをプリント基板表面に粘着、
該チップをプリント基板に粘着する、
該受動素子と該チップを設ける基板上に保護膜を形成し、
基板と合わせて射出インサート成型し、一体構造とする、以上の手順を含まれる一種のフラッシュメモリカード実装方法。
【請求項５】
該保護膜は結合剤より構成することを特徴とする請求項４記載のフラッシュメモリカード実装方法。
【請求項６】
該保護膜は樹脂より構成することを特徴とする請求項４記載のフラッシュメモリカード実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本考案はフラッシュメモリカード実装方法、特に射出インサート成型（ｉｎｓｅｒｔ  ｍｏｌｄｉｎｇ）によるフラッシュメモリカード実装方法に関わるものである。
【背景技術】
【０００２】
デジタルカメラ、携帯電話、ＰＤＡなどデジタル製品はますます普及し、消費者がフラッシュメモリカードに対する需要度も高い。現在、フラッシュメモリカードはコンパクトフラッシュ（登録商標）メモリカード（ＣｏｍＰａｃｔ  Ｆｌａｓｈ  Ｃａｒｄ，  ＣＦ）、スマートメディアカード（ＳｍａｒｔＭｅｄｉａ（登録商標）  Ｃａｒｄ，  ＳＭＣ）、マルチメディアカード（Ｍｕｌｔｉｍｅｄｉａ  Ｃａｒｄ，  ＭＭＣ）、セキュアデジタルカード（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ  Ｃａｒｄ，  ＳＤ  Ｃａｒｄ）、メモリスティックカード（Ｍｅｍｏｒｙ  Ｓｔｉｃｋ  Ｃａｒｄ，  ＭＳ）などが主流である。フラッシュメモリカードが大量に売られていることは実装業者にとって、フラッシュメモリカードの大きい市場が存在することを意味する。つまり、改良された経済的なフラッシュメモリカード実装方法は、生産競争力において、非常に重要な要因と言われている。
【０００３】
図１に示すものは、公知技術のチップオンボード（ｃｈｉＰ  ｏｎ  ｂｏａｒｄ，  ＣＯＢ）実装方法の表示図である。図１に示すとおり、受動素子をプリント基板（ＰＣＢ）に粘着する。そして、チップをカットした上、取り付け、ハンダ付け、もルード成型を経て、基板をカットして成型する。最後に、結合剤によりハウジングシェルをその上に固定するか、または超音波により、ハウジングシェルを基板に熱圧着する。
【０００４】
面実装技術（ＳＭＴ）は、一種の電気回路の実装方法であり、素子を直接プリント基板に装着するものである。業界において、面実装技術は線材による素子実装方法に代わって、電気回路板実装方法として、大量に使用している。図２に示すものは公知技術の面実装技術の実装方法である。図２に示すとおり、まず（ａ）受動素子をプリント基板に取り付けて、（ｂ）チップをプリント基板表面に粘着、（ｃ）結合剤によりシールおよび外部形状を形成、（ｄ）超音波により、ハウジングシェルをプリント基板に圧着する。
【０００５】
チップオンボードと面実装技術とも欠点が残る。それは基板またはプリント基板の縁のみがハウジングシェルに接着されることである。この種の粘着構造は、メモリカードを繰り返し挿抜した後、ハウジングシェルは基板またはプリント基板と分離（ｄｉｓｉｎｔｅｇｒａｔｅｄ）を引き起す。また、水あるいは湿気の浸入により、電気回路を破損する恐れがある。
【０００６】
その他の応用面において、本考案の実装方法は正しく前記の欠点を改良するためである。チップオンボードと面実装技術実装方法に対して、ハウジングシェルの成型およびハウジングシェルに対する超音波の熱圧着工程は、射出インサート成型によって、取り代わり、フラッシュメモリカードを一体構造（ｍｏｎｏｌｉｔｈｉｃ  ｓｔｒｕｃｔｕｒｅ）に実装し、前記した公知技術の実装方法の欠点を避ける。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本考案は前記した公知技術の欠点を克服できる。一種の保護膜（Ｐｒｏｔｅｃｔｉｖｅ  ｍｅｍｂｒａｎｅ）の実装構造およびその製造方法を提供することを本考案の主な目的とする。この保護膜により、該電気回路を保護し、射出インサート成型によって、フラッシュメモリカードをシールおよび実装する。
【０００８】
前記の目的を達成するため、本考案は射出インサート成型工程により該電気回路を保護する手段とする。本考案はさらに公知技術のチップオンボードと面実装技術の実装方法を改善できる。
【０００９】
公知技術の実装方法に対して、本考案のフラッシュメモリカード実装方法は、水気の浸入および繰り返し使用が構造に関する圧力の耐受力を優れている。さらに、実装方法の簡素化により、フラッシュメモリカードの生産コストを有効に軽減できる。
【課題を解決するための手段】
【００１０】
請求項１の発明は、受動素子とチップをプリント基板表面に粘着、
ウエハーをチップにカット、
チップをプリント基板にマウント（ｍｏｕｎｔｉｎｇ）、
該チップをプリント基板に粘着し、
カットして、プリント基板の基板形状にし、
該受動素子と該チップを設ける基板上に保護膜を形成し、
基板と合わせて射出インサート成型し、一体構造とする、以上の手順を含まれる一種のフラッシュメモリカード実装方法としている。
請求項２の発明は、該保護膜は結合剤より構成することを特徴とする請求項１記載のフラッシュメモリカード実装方法としている。
請求項３の発明は、該保護膜は樹脂より構成することを特徴とする請求項１記載のフラッシュメモリカード実装方法としている。
請求項４の発明は、受動素子とチップをプリント基板表面に粘着、
該チップをプリント基板に粘着する、
該受動素子と該チップを設ける基板上に保護膜を形成し、
基板と合わせて射出インサート成型し、一体構造とする、以上の手順を含まれる一種のフラッシュメモリカード実装方法としている。
請求項５の発明は、該保護膜は結合剤より構成することを特徴とする請求項４記載のフラッシュメモリカード実装方法としている。
請求項６の発明は、該保護膜は樹脂より構成することを特徴とする請求項４記載のフラッシュメモリカード実装方法としている。
【発明の効果】
【００１１】
本考案のフラッシュメモリカード実装方法は、水気の浸入および繰り返し使用が構造に関する圧力の耐受力を優れている。さらに、実装方法の簡素化により、フラッシュメモリカードの生産コストを有効に軽減できる。
【発明を実施するための最良の形態】
【００１２】
図３に示すものは、本考案の実施例１におけるフロー図である。本考案の実施例１は公知技術のチップオンボード実装方法に対する改良である。図３に示すとおり、本考案は以下の手順を含まれている。手順３０１、受動素子をプリント基板表面に粘着する。手順３０２、ウエハーをチップにカットする。手順３０３、チップをプリント基板にマウント（ｍｏｕｎｔ）する。手順３０４、チップをプリント基板にハンダ付け（ｓｏｌｄｅｒ）する。手順３０５、プリント基板下部および周りに成型された基板により、プリント基板底部の半分（ｂｏｔｔｏｍ  ｈａｌｆ）を占めるハウジングシェル（ｈｏｕｓｉｎｇ  ｓｈｅｌｌ）を形成する。手順３０６、該基板をカットする。本考案ここまでの工程は、公知技術のチップオンボード実装方法に同様である。
【００１３】
手順３０７、電気回路板（受動素子とチップを実装）の表面に保護膜を形成する。該保護膜は電気回路を保護し、移動（ｍｏｖｅｍｅｎｔ）および後工程の射出成型における熱源の影響を受けないためである。この保護膜は、いずれの粘性部材（樹脂また結合剤）を使用しても良い。また、この保護膜を形成する技術も特定する必要がない。薄膜層（塗布または印刷方法など）を形成するいずれの工法を使用しても良い。手順３０８、射出インサート成型によって、該基板を一体成型の構造体にシールする。該保護膜は卵殻の内膜に似っており、射出によって成型するため、本考案の実装方法を卵殻インサート成型（ｅｇｇｓｈｅｌｌ  ｉｎｓｅｒｔ  ｍｏｄｌｉｎｇ，  ＥＳＩＭ）をいう。
【００１４】
図４に示すものは、本考案の実施例２におけるフロー図である。本考案の実施例２は公知技術の面実装技術方法に対する改良である。図４に示すとおり、本考案は以下の手順を含まれている。手順４０１、受動素子をプリント基板表面に粘着する。手順４０２、チップをプリント基板表面に粘着する。本考案ここまでの工程は、公知技術の面実装技術方法に同様である。手順４０３、電気回路板表面に保護膜を形成する。手順４０４、射出インサート成型によって、この基板を一体成型の構造体にシールする。
【００１５】
以上の好ましい実施例により、本考案の射出インサート成型による保護膜を形成する実装方法は、公知技術のチップオンボードおよび面実装技術実装方法応用できる。
【図面の簡単な説明】
【００１６】
【図１】公知技術のチップオンボード実装方法の表示図である。
【図２】公知技術の面実装技術実装方法を示す図である。
【図３】本考案の実施例１におけるフロー図である。
【図４】本考案の実施例２におけるフロー図である。
【図１】
2007160915.tif 000003
【図２】
2007160915.tif 000004
【図３】
2007160915.tif 000005
【図４】
2007160915.tif 000006