(57)【要約】【課題】入力交流電圧が低下した場合でも故障しないスイッチング電源装置を提供する。【解決手段】このスイッチング電源装置では、入力交流電圧ＶＡＣが低下して昇圧チョッパ５１の出力電圧Ｖ８がしきい値電圧よりも低下すると、力率改善制御回路２２が力率改善回路５０を停止させ、入力交流電圧ＶＡＣが正常にもどると、力率改善回路５０が動作を開始する。したがって、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎは所定値以下の範囲で調整されるので、スイッチング素子５のオン時間Ｔｏｎが過大になってスイッチング素子５が破壊されることが防止される。【選択図】図１
2007267540.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、前記整流回路の出力電圧を直流電圧に変換する昇圧チョッパを含む力率改善回路とを備えたスイッチング電源装置において、
前記昇圧チョッパの出力電圧が予め定められたしきい値電圧よりも低下したことに応じて前記力率改善回路を非活性化させる制御回路を備えたことを特徴とする、スイッチング電源装置。
【請求項２】
前記力率改善回路は、前記昇圧チョッパを制御する力率改善ＩＣを含み、
前記制御回路は、前記昇圧チョッパの出力電圧が前記しきい値電圧よりも低下したことに応じて、前記力率改善ＩＣを非活性化させることを特徴とする、請求項１に記載のスイッチング電源装置。
【請求項３】
前記制御回路は、前記力率改善ＩＣの電源電圧を前記力率改善ＩＣの動作が停止するレベルまで低下させて前記力率改善ＩＣを非活性化させることを特徴とする、請求項２に記載のスイッチング電源装置。
【請求項４】
前記力率改善ＩＣは電源電圧を受ける電源端子対を有し、
前記制御回路は、前記電源端子対間に接続され、前記昇圧チョッパの出力電圧が前記しきい値電圧よりも低下したことに応じて導通するトランジスタを含むことを特徴とする、請求項３に記載のスイッチング電源装置。
【請求項５】
前記力率改善ＩＣは、短絡された場合に前記力率改善ＩＣを非活性化させる制御端子対を有し、
前記制御回路は、前記制御端子対間に接続され、前記昇圧チョッパの出力電圧が前記しきい値電圧よりも低下したことに応じて導通するトランジスタを含むことを特徴とする、請求項２に記載のスイッチング電源装置。
【請求項６】
交流電圧を整流する整流回路と、前記整流回路の出力電圧を直流電圧に変換する昇圧チョッパを含む力率改善回路とを備えたスイッチング電源装置において、
前記交流電圧が予め定められたしきい値電圧よりも低下したことに応じて前記力率改善回路を非活性化させる制御回路を備えたことを特徴とする、スイッチング電源装置。
【請求項７】
前記力率改善回路は、前記昇圧チョッパを制御する力率改善ＩＣを含み、
前記制御回路は、前記交流電圧が前記しきい値電圧よりも低下したことに応じて、前記力率改善ＩＣを非活性化させることを特徴とする、請求項６に記載のスイッチング電源装置。
【請求項８】
前記制御回路は、前記力率改善ＩＣの電源電圧を前記力率改善ＩＣの動作が停止するレベルまで低下させて前記力率改善ＩＣを非活性化させることを特徴とする、請求項７に記載のスイッチング電源装置。
【請求項９】
前記力率改善ＩＣは電源電圧を受ける電源端子対を有し、
前記制御回路は、前記電源端子対間に接続され、前記交流電圧が前記しきい値電圧よりも低下したことに応じて導通するトランジスタを含むことを特徴とする、請求項８に記載のスイッチング電源装置。
【請求項１０】
前記力率改善ＩＣは、短絡された場合に前記力率改善ＩＣを非活性化させる制御端子対を有し、
前記制御回路は、前記制御端子対間に接続され、前記交流電圧が前記しきい値電圧よりも低下したことに応じて導通するトランジスタを含むことを特徴とする、請求項７に記載のスイッチング電源装置。
【請求項１１】
前記力率改善回路は、前記交流電圧が正常値になったことに応じて起動することを特徴とする、請求項１から請求項１０までのいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はスイッチング電源装置に関し、特に、力率改善回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
図１３は、従来のスイッチング電源装置の構成を示す回路ブロック図である。図１３において、このスイッチング電源装置は、入力された交流電圧ＶＡＣを全波整流する全波整流回路１と、入力電力の力率を改善する力率改善回路５０と、力率改善回路５０から出力された直流電圧Ｖ８を所望の直流電圧ＶＤＣに変換する電圧変換回路５３とを備える。
【０００３】
力率改善回路５０は、起動抵抗素子２、コンデンサ３、昇圧チョッパ５１、および力率改善ＩＣ５２とを含み、昇圧チョッパ５１は、インダクタ４、スイッチング素子５、センス抵抗素子６、ダイオード７、平滑コンデンサ８、および抵抗素子９，１０を含む。交流入力電圧ＶＡＣは、全波整流回路１によって全波整流されて整流電圧Ｖｂｄになる（図３参照）。整流電圧Ｖｂｄが起動抵抗素子２を介して力率改善ＩＣ５２に与えられると、力率改善ＩＣ５２が動作を開始する。
【０００４】
力率改善ＩＣ５２は、スイッチング素子５に流れる電流Ｉｄ５をセンス抵抗素子６を介してモニタしながら、スイッチング素子５をオン／オフ制御する。スイッチング素子５がオンされるとインダクタ４にエネルギーが蓄えられ、スイッチング素子５がオフされるとインダクタ４に蓄えられたエネルギーがダイオード７を介して電圧変換回路５３に出力される。スイッチング素子５に流れる電流Ｉｄ５とインダクタ４に流れる電流ＩＬ４は、ピーク値が正弦波状に変化する三角波が高周波で繰り返す波形となるが、交流入力電流Ｉｉｎは正弦波状になる（図３参照）。これにより、入力電力の力率が改善される。力率改善回路５０の出力電圧Ｖ８は、抵抗素子９，１０で分圧されて電圧改善ＩＣに与えられる。電圧改善ＩＣ５０は、抵抗素子９，１０を介して検出される出力電圧Ｖ８が所望の電圧になるようにスイッチング素子５のオン時間を調整する。
【０００５】
電圧変換回路５３は、起動抵抗素子１１、スイッチング素子１２、センス抵抗素子１３、出力トランス１４、ダイオード１５，１６、インダクタ１７、平滑コンデンサ１８、抵抗素子１９，２０、出力電圧制御回路５４、およびＤＣ−ＤＣ制御ＩＣ５５を含む。力率改善回路５０の出力電圧Ｖ８が起動抵抗素子１１を介してＤＣ−ＤＣ制御ＩＣ５５に与えられると、ＤＣ−ＤＣ制御ＩＣ５５が動作を開始する。
【０００６】
ＤＣ−ＤＣ制御ＩＣ５５は、スイッチング素子１２に流れる電流をセンス抵抗素子１３を介してモニタしながら、スイッチング素子１２をオン／オフ制御する。スイッチング素子１２がオンされると、出力トランス１４の１次巻線Ｐ１に電流が流れて２次巻線Ｓ１に起電力が発生する。２次巻線Ｓ１に発生した電圧は、ダイオード１５およびインダクタ１７を通過し、コンデンサ１８で平滑化されて出力直流電圧ＶＤＣとなる。スイッチング素子１２がオフされると、インダクタ１７に蓄えられたエネルギーがダイオード１６を通過し、コンデンサ１８に蓄えられる。出力直流電圧ＶＤＣは、抵抗素子１９，２０で分圧されて出力電圧制御回路５４に与えられる。出力電圧制御回路５４は、抵抗素子１９，２０を介して検出した直流電圧ＶＤＣが所望の電圧になるようにＤＣ−ＤＣ制御ＩＣ５５を制御する。また、出力トランス１４の１次巻線Ｐ１に電流が流れると、別巻線Ｐ２にも電圧が発生する。この電圧は、整流されて力率改善ＩＣ５２およびＤＣ−ＤＣ制御ＩＣ５５の電源電圧Ｖｃとなる。
【０００７】
なお、この種のスイッチング電源装置は、たとえば特許文献１に開示されている。
【特許文献１】特開平５−１３７３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、力率改善ＩＣ５２はスイッチング周波数を変調して動作しており、スイッチング素子５のオン時間Ｔｏｎは次式（１）で表される。
Ｔｏｎ＝（２×Ｌ×Ｐ）÷（η×Ｖｉｎ２）  …（１）
ただし、Ｌはインダクタ４のインダクタンスであり、Ｐは昇圧チョッパ５１の出力電力であり、ηは効率であり、Ｖｉｎは入力電圧である。
【０００９】
この関係式（１）より、入力電圧Ｖｉｎが低下すると、スイッチング素子５のオン時間Ｔｏｎが長くなることが分かる。たとえば、正常動作中に入力電圧Ｖｉｎが１００Ｖから５０Ｖに低下するとオン時間Ｔｏｎは約４倍の長さになり、入力電圧Ｖｉｎが１００Ｖから３０Ｖに低下するとオン時間Ｔｏｎは約９倍の長さになる。
【００１０】
また、スイッチング素子５に流れるピーク電流は、インダクタ４に流れるピーク電流ＩＩＬＰと同じであるため、次式（２）で表すことができる。
ＩＬＰ＝（２×√２×Ｐ）÷（η×Ｖｉｎ）  …（２）
この関係式（２）より、入力電圧Ｖｉｎが低下すると、スイッチング素子５に流れる電流は大きくなることが分かる。たとえば、入力電圧Ｖｉｎが１００Ｖから５０Ｖに低下するとピーク電流ＩＬＰは約２倍の大きさになり、入力電圧Ｖｉｎが１００Ｖから３０Ｖに低下するとピーク電流ＩＬＰは約３倍になる。したがって、入力電圧Ｖｉｎが異常に低下した場合、スイッチング素子５の損失が増大し、スイッチング素子５の安全動作領域を超えてしまい、スイッチング素子５が破壊される。
【００１１】
また、交流電圧ＶＡＣの入力が瞬間停止した場合、昇圧チョッパ５１の出力電圧Ｖ８は徐々に低下する（図３参照）。しかし、力率改善ＩＣ５２の電源電圧Ｖｃが低下しない場合、力率改善ＩＣ５２は動作を続け、昇圧チョッパ５１の出力電圧Ｖ８を上昇させるためにスイッチング素子５のオン時間Ｔｏｎを最大にする。この状態で、交流電圧ＶＡＣの入力が正常に戻ると、スイッチング素子５の電流Ｉｄ５が異常に大きくなり（図３参照）、スイッチング素子５が破壊される。
【００１２】
それゆえに、この発明の主たる目的は、入力交流電圧が低下した場合でも故障しないスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１３】
この発明に係るスイッチング電源装置は、交流電圧を整流する整流回路と、整流回路の出力電圧を直流電圧に変換する昇圧チョッパを含む力率改善回路とを備えたスイッチング電源装置において、昇圧チョッパの出力電圧が予め定められたしきい値電圧よりも低下したことに応じて力率改善回路を非活性化させる制御回路を備えたことを特徴とする。
【００１４】
好ましくは、力率改善回路は、昇圧チョッパを制御する力率改善ＩＣを含み、制御回路は、昇圧チョッパの出力電圧がしきい値電圧よりも低下したことに応じて、力率改善ＩＣを非活性化させる。
【００１５】
また好ましくは、制御回路は、力率改善ＩＣの電源電圧を力率改善ＩＣの動作が停止するレベルまで低下させて力率改善ＩＣを非活性化させる。
【００１６】
また好ましくは、力率改善ＩＣは電源電圧を受ける電源端子対を有し、制御回路は、電源端子対間に接続され、昇圧チョッパの出力電圧がしきい値電圧よりも低下したことに応じて導通するトランジスタを含む。
【００１７】
また好ましくは、力率改善ＩＣは、短絡された場合に力率改善ＩＣを非活性化させる制御端子対を有し、制御回路は、制御端子対間に接続され、昇圧チョッパの出力電圧がしきい値電圧よりも低下したことに応じて導通するトランジスタを含む。
【００１８】
また、この発明に係る他のスイッチング電源装置は、交流電圧を整流する整流回路と、整流回路の出力電圧を直流電圧に変換する昇圧チョッパを含む力率改善回路とを備えたスイッチング電源装置において、交流電圧が予め定められたしきい値電圧よりも低下したことに応じて力率改善回路を非活性化させる制御回路を備えたことを特徴とする。
【００１９】
好ましくは、力率改善回路は、昇圧チョッパを制御する力率改善ＩＣを含み、制御回路は、交流電圧がしきい値電圧よりも低下したことに応じて、力率改善ＩＣを非活性化させる。
【００２０】
また好ましくは、制御回路は、力率改善ＩＣの電源電圧を力率改善ＩＣの動作が停止するレベルまで低下させて力率改善ＩＣを非活性化させる。
【００２１】
また好ましくは、力率改善ＩＣは電源電圧を受ける電源端子対を有し、制御回路は、電源端子対間に接続され、交流電圧がしきい値電圧よりも低下したことに応じて導通するトランジスタを含む。
【００２２】
また好ましくは、力率改善ＩＣは、短絡された場合に力率改善ＩＣを非活性化させる制御端子対を有し、制御回路は、制御端子対間に接続され、交流電圧がしきい値電圧よりも低下したことに応じて導通するトランジスタを含む。
【００２３】
また好ましくは、力率改善回路は、交流電圧が正常値になったことに応じて起動する。
【発明の効果】
【００２４】
この発明に係るスイッチング電源装置では、昇圧チョッパの出力電圧が予め定められたしきい値電圧よりも低下したことに応じて力率改善回路を非活性化させる。したがって、昇圧チョッパに含まれるスイッチング素子のオン時間は昇圧チョッパの出力電圧がしきい値電圧よりも低下した時の値以下の範囲で調整されるので、スイッチング素子のオン時間が過大になって装置が故障することが防止される。
【００２５】
また、この発明に係る他のスイッチング電源装置では、交流電圧が予め定められたしきい値電圧よりも低下したことに応じて力率改善回路を非活性化させる。したがって、昇圧チョッパに含まれるスイッチング素子のオン時間は交流電圧がしきい値電圧よりも低下した時の値以下の範囲で調整されるので、スイッチング素子のオン時間が過大になって装置故障することが防止される。
【発明を実施するための最良の形態】
【００２６】
[実施の形態１]
図１は、この発明の実施の形態１によるスイッチング電源装置の構成を示すブロック図である。図１において、このスイッチング電源装置が図１３で示した従来のスイッチング電源装置と異なる点は、電圧検出回路２１および力率改善制御回路２２が追加されている点である。電圧検出回路２１は、昇圧チョッパ５１の出力直流電圧Ｖ８を検出し、検出電圧を示す信号を力率改善制御回路２２に与える。力率改善制御回路２２は、電圧検出回路２１の出力信号で示される直流電圧Ｖ８が所定のしきい値電圧よりも低下したことに応じて力率改善回路５０の動作を停止させる。
【００２７】
入力交流電圧ＶＡＣが低下または瞬間停止すると、昇圧チョッパ５１の出力電圧Ｖ８が低下し、力率改善制御回路２２が電圧検出回路２１を介して昇圧チョッパ５１の出力電圧Ｖ８の低下を検知し、昇圧チョッパ５１の出力電圧Ｖ８がしきい値電圧よりも低下すると、力率改善制御回路２２が力率改善回路５０を停止させる。力率改善回路５０が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。入力交流電圧ＶＡＣが正常にもどると、力率改善回路５０が動作を開始し、これに応じて電圧変換回路５３が動作を開始し、２次側に所望の直流電圧ＶＤＣを出力する。
【００２８】
この実施の形態１では、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎは昇圧チョッパ５１の出力電圧Ｖ８がしきい値電圧よりも低下したときの値以下の範囲で調整されるので、スイッチング素子５のオン時間Ｔｏｎが過大になってスイッチング素子５が破壊され、スイッチング電源装置が故障することが防止される。
【００２９】
[実施の形態２]
図２は、この発明の実施の形態２によるスイッチング電源装置の構成を示す回路ブロック図である。図２において、このスイッチング電源装置が図１３で示した従来のスイッチング電源装置と異なる点は、抵抗素子２３，２４および力率改善制御回路２２が追加されている点である。抵抗素子２３，２４は、昇圧チョッパ５１の出力直流電圧Ｖ８を分圧して力率改善制御回路２２に与える。力率改善制御回路２２は、抵抗素子２３，２４からなる分圧回路を介して昇圧チョッパ５１の出力直流電圧Ｖ８を検知し、その電圧Ｖ８が所定のしきい値電圧よりも低下したことに応じて、力率改善ＩＣ５２の電源電圧Ｖｃ１を停止電圧レベルまで低下させ、力率改善ＩＣ５２の動作を停止させる。
【００３０】
なお、ダイオード２５およびコンデンサ２６は、出力トランス１４の別巻線Ｐ２に発生した電圧を整流および平滑化し、力率改善ＩＣ５２の電源電圧Ｖｃ１を生成するものである。また、ダイオード２７およびコンデンサ２８は、出力トランス１４の別巻線Ｐ２に発生した電圧を整流および平滑化し、ＤＣ−ＤＣ制御ＩＣ５５の電源電圧を生成するものである。
【００３１】
入力交流電圧ＶＡＣが低下または瞬間停止すると、図３に示すように、昇圧チョッパ５１の出力電圧Ｖ８が低下し、力率改善制御回路２２が抵抗素子２３，２４からなる分圧回路を介して昇圧チョッパ５１の出力電圧Ｖ８の低下を検知し、昇圧チョッパ５１の出力電圧Ｖ８がしきい値電圧（たとえば４０Ｖ）よりも低下すると、力率改善制御回路２２が電源電圧Ｖｃ１を停止電圧レベル以下に低下させて力率改善ＩＣ５２を停止させる。力率改善ＩＣ５２が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。
【００３２】
入力交流電圧ＶＡＣが正常にもどると、全波整流回路１の出力電圧Ｖｂｄがインダクタ４およびダイオード７を介して抵抗素子２３，２４に与えられ、抵抗素子２３，２４からなる分圧回路の出力電圧が上昇し、力率改善制御回路２２が力率改善ＩＣ５２の電源電圧Ｖｃ１を低下させる動作を停止する。また、起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２へ電源電圧Ｖｃ１が供給され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作を再開する。このとき、スイッチング素子５のオン時間Ｔｏｎが停止時のレベルに保持されているので、図３に示すように、スイッチング素子５に流れる電流Ｉｄ５Ｒが従来のように過大になることがない。力率改善回路５０が動作すると、電圧変換回路５３が動作し、２次側に所望の直流電圧ＶＤＣが出力される。
【００３３】
この実施の形態２でも、実施の形態１と同じ効果が得られる。
図４は、力率改善制御回路２２の具体例を示す回路ブロック図である。図４において、力率改善制御回路２２は、ＮＰＮバイポーラトランジスタ３１とダイオード３２を含む。
トランジスタ３１のエミッタは、力率改善ＩＣ５２の電源端子Ｔ１に接続され、そのコレクタは力率改善ＩＣ５２の接地端子Ｔ２に接続される。ダイオード３２のアノードは、トランジスタ３１のベースに接続され、そのカソードは抵抗素子２３，２４間のノードに接続される。なお、出力トランス１４の別巻線Ｐ２の一方端子はダイオード２５を介して力率改善ＩＣ５２の電源端子Ｔ１に接続され、その他方端子は接地端子Ｔ２に接続されている。コンデンサ２６は電源端子Ｔ１と接地端子Ｔ２の間に接続されている。起動抵抗素子２の一方電極は、全波整流回路１の出力電圧Ｖｂｄを受け、その他方電極は電源端子Ｔ１に接続されている。
【００３４】
たとえば、入力交流電圧ＶＡＣが低下もしくは、瞬間停止し、昇圧チョッパ５１の出力電圧Ｖ８が４０Ｖになったときに力率改善回路５０を停止させるものとする。通常動作時の力率改善ＩＣ５２の電源電圧Ｖｃ１が１５Ｖの場合、トランジスタ３１を導通させるにはトランジスタ３１のベース−コレクタ間電圧を１４Ｖ以下にする必要があるので、ダイオード３２の電圧降下が約１Ｖの場合、昇圧チョッパ５１の出力電圧Ｖ８が４０Ｖになったときにダイオード３２のカソードが１３Ｖになるように、抵抗素子２３，２４の抵抗値を調整する。入力交流電圧ＶＡＣが正常になると、昇圧チョッパ５１の出力ノードの電圧が上昇し、抵抗素子２３，２４間のノードの電圧が上昇し、トランジスタ３１とダイオード３２が非導通となる。起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２への電源電圧Ｖｃ１の供給が開始され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作し、電圧変換回路５３が動作し、２次側に所望の直流電圧が出力される。
【００３５】
[実施の形態３]
図５は、この発明の実施の形態３によるスイッチング電源装置の構成を示す回路ブロック図である。図５において、このスイッチング電源装置が図２で示したスイッチング電源装置と異なる点は、力率改善制御回路２２が力率改善制御回路３３で置換されている点である。力率改善ＩＣ５２は、オン／オフ端子Ｔ３を有し、オン／オフ端子Ｔ３が活性化状態（たとえばハイインピーダンス状態）にされると活性化され、オン／オフ端子Ｔ３が非活性化状態（たとえば「Ｌ」レベル）にされると非活性化される。力率改善制御回路３３は、抵抗素子２３，２４からなる分圧回路を介して昇圧チョッパ５１の出力直流電圧Ｖ８を検知し、その電圧Ｖ８が所定のしきい値電圧よりも低下したことに応じて、力率改善ＩＣ５２のオン／オフ端子Ｔ３を非活性化状態にし、力率改善ＩＣ５２の動作を停止させる。
【００３６】
入力交流電圧ＶＡＣが低下または瞬間停止すると、昇圧チョッパ５１の出力電圧Ｖ８が低下し、力率改善制御回路３３が抵抗素子２３，２４からなる分圧回路を介して昇圧チョッパ５１の出力電圧Ｖ８の低下を検知し、その電圧Ｖ８がしきい値電圧（たとえば４０Ｖ）よりも低下すると、力率改善制御回路３３がオン／オフ端子Ｔ３を非活性化状態にして力率改善ＩＣ５２を停止させる。力率改善ＩＣ５２が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。
【００３７】
入力交流電圧ＶＡＣが正常にもどると、全波整流回路１の出力電圧Ｖｂｄがインダクタ４およびダイオード７を介して抵抗素子２３，２４に与えられ、抵抗素子２３，２４からなる分圧回路の出力電圧が上昇し、力率改善制御回路３３が力率改善ＩＣ５２のオン／オフ端子Ｔ３を活性化状態にする。また、起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２へ電源電圧Ｖｃ１が供給され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作を再開する。このとき、スイッチング素子５のオン時間Ｔｏｎが停止時のレベルに保持されているので、スイッチング素子５に流れる電流Ｉｄ５Ｒが従来のように過大になることがない。力率改善回路５０が動作すると、電圧変換回路５３が動作し、２次側に所望の直流電圧ＶＤＣが出力される。
【００３８】
この実施の形態３でも、実施の形態１と同じ効果が得られる。
図６は、力率改善制御回路３３の具体例を示す回路ブロック図である。図６において、力率改善制御回路３３は、ＮＰＮバイポーラトランジスタ３４とダイオード３５を含む。
トランジスタ３４のエミッタは、力率改善ＩＣ５２のオン／オフ端子Ｔ３に接続され、そのコレクタは力率改善ＩＣ５２の接地端子Ｔ２に接続される。ダイオード３５のアノードは、トランジスタ３４のベースに接続され、そのカソードは抵抗素子２３，２４間のノードに接続される。力率改善ＩＣ５２のオン／オフ端子Ｔ３にはＩＣ５２内部から電源電圧Ｖｃ１が与えられ、オン／オフ端子Ｔ３がハイインピーダンス状態にされてオン／オフ端子Ｔ３が電源電圧Ｖｃ１に維持されている場合は力率改善ＩＣ５２が活性化され、オン／オフ端子Ｔ３が接地端子Ｔ２に接続されてオン／オフ端子Ｔ３が「Ｌ」レベルにされている場合は力率改善ＩＣ５２が非活性化される。
【００３９】
たとえば、入力交流電圧ＶＡＣが低下もしくは、瞬間停止し、昇圧チョッパ５１の出力電圧Ｖ８が４０Ｖになったときに力率改善回路５０を停止させるものとする。通常動作時の力率改善ＩＣ５２の電源電圧Ｖｃ１が１５Ｖの場合、トランジスタ３４を導通させるにはトランジスタ３４のベース−コレクタ間電圧を１４Ｖ以下にする必要があるので、ダイオード３５の電圧降下が約１Ｖの場合、昇圧チョッパ５１の出力電圧Ｖ８が４０Ｖになったときにダイオード３５のカソードが１３Ｖになるように、抵抗素子２３，２４の抵抗値を調整する。入力交流電圧ＶＡＣが正常になると、昇圧チョッパ５１の出力ノードの電圧が上昇し、抵抗素子２３，２４間のノードの電圧が上昇し、トランジスタ３４とダイオード３５が非導通となる。起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２への電源電圧Ｖｃ１の供給が開始され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作し、電圧変換回路５３が動作し、２次側に所望の直流電圧が出力される。
【００４０】
[実施の形態４]
図７は、この発明の実施の形態４によるスイッチング電源装置の構成を示すブロック図である。図７において、このスイッチング電源装置が図１３で示した従来のスイッチング電源装置と異なる点は、電圧検出回路３６および力率改善制御回路３７が追加されている点である。電圧検出回路３６は、入力されている交流電圧ＶＡＣを検出し、検出電圧を示す信号を力率改善制御回路３７に与える。力率改善制御回路３７は、電圧検出回路３６の出力信号で示される交流電圧ＶＡＣが所定のしきい値電圧よりも低下したことに応じて力率改善回路５０の動作を停止させる。
【００４１】
入力交流電圧ＶＡＣが低下または瞬間停止すると、力率改善制御回路３７が電圧検出回路３６を介して交流電圧ＶＡＣの低下を検知し、交流電圧ＶＡＣがしきい値電圧よりも低下すると、力率改善制御回路３７が力率改善回路５０を停止させる。力率改善回路５０が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。入力交流電圧ＶＡＣが正常にもどると、力率改善回路５０が動作を開始し、これに応じて電圧変換回路５３が動作を開始し、２次側に所望の直流電圧ＶＤＣを出力する。
【００４２】
この実施の形態４では、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎは入力交流電圧ＶＡＣがしきい値電圧よりも低下したときの値以下の範囲で調整されるので、スイッチング素子５のオン時間Ｔｏｎが過大になってスイッチング素子５が破壊され、スイッチング電源装置が故障することが防止される。
【００４３】
[実施の形態５]
図８は、この発明の実施の形態５によるスイッチング電源装置の構成を示す回路ブロック図である。図８において、このスイッチング電源装置が図１３で示した従来のスイッチング電源装置と異なる点は、ダイオード３８，３９、コンデンサ４０、抵抗素子４１，４２および力率改善制御回路３７が追加されている点である。
【００４４】
ダイオード３８は交流電圧ＶＡＣの一方入力端子とノードＮ４０との間に接続され、ダイオード３９は交流電圧ＶＡＣの他方入力端子とノードＮ４０との間に接続される。交流電圧ＶＡＣはダイオード３８，３９によって全波整流される。ノードＮ４０には、図９に示すような全波整流波形の電圧Ｖｄが現れる。コンデンサ４０は、ノードＮ４０と接地端子Ｔ２との間に接続される。抵抗素子４１，４２は、ノードＮ４０と接地端子Ｔ２との間に直列接続される。抵抗素子４１，４２間のノードＮ４１には、整流電圧Ｖｄをコンデンサ４０で平滑化し、抵抗素子４１，４２で分圧した直流電圧Ｖｄｃが現れる。交流電圧ＶＡＣがしきい値電圧になると、直流電圧Ｖｄｃが副しきい値電圧になる。直流電圧Ｖｄｃは、力率改善制御回路３７に与えられる。力率改善制御回路３７は、直流電圧Ｖｄｃが副しきい値電圧よりも低下したことに応じて、すなわち交流電圧ＶＡＣがしきい値電圧よりも低下したことに応じて力率改善ＩＣ５２の電源電圧Ｖｃ１を停止電圧レベルまで低下させ、力率改善ＩＣ５２の動作を停止させる。なお、ダイオード２５，２７およびコンデンサ２６，２８については、図２で説明した通りである。
【００４５】
入力交流電圧ＶＡＣが低下または瞬間停止すると、図９に示すように、直流電圧Ｖｄｃが低下し、力率改善制御回路３７が直流電圧Ｖｄｃの低下を検知し、直流電圧Ｖｄｃが副しきい値電圧（たとえば交流電圧ＶＡＣが３０ＶのときのＶｄｃ）よりも低下すると、力率改善制御回路３７が電源電圧Ｖｃ１を停止電圧レベル以下に低下させて力率改善ＩＣ５２を停止させる。力率改善ＩＣ５２が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。
【００４６】
入力交流電圧ＶＡＣが正常にもどると、直流電圧Ｖｄｃが上昇し、力率改善制御回路３７が力率改善ＩＣ５２の電源電圧Ｖｃ１を低下させる動作を停止する。また、起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２へ電源電圧Ｖｃ１が供給され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作を再開する。このとき、スイッチング素子５のオン時間Ｔｏｎが停止時のレベルに保持されているので、図５に示すように、スイッチング素子５に流れる電流Ｉｄ５Ｒが従来のように過大になることがない。力率改善回路５０が動作すると、電圧変換回路５３が動作し、２次側に所望の直流電圧ＶＤＣが出力される。
【００４７】
この実施の形態５でも、実施の形態４と同じ効果が得られる。
図１０は、力率改善制御回路３７の具体例を示す回路ブロック図である。図１０において、力率改善制御回路３７は、ＮＰＮバイポーラトランジスタ４３とダイオード４４を含む。トランジスタ４３のエミッタは、力率改善ＩＣ５２の電源端子Ｔ１に接続され、そのコレクタは力率改善ＩＣ５２の接地端子Ｔ２に接続される。ダイオード４４のアノードは、トランジスタ４３のベースに接続され、そのカソードはノードＮ４１に接続される。
【００４８】
たとえば、入力交流電圧ＶＡＣが低下もしくは、瞬間停止し、交流電圧ＶＡＣが３０Ｖになったときに力率改善回路５０を停止させるものとする。通常動作時の力率改善ＩＣ５２の電源電圧Ｖｃ１が１５Ｖの場合、トランジスタ４３を導通させるにはトランジスタ４３のベース−コレクタ間電圧を１４Ｖ以下にする必要があるので、ダイオード４４の電圧降下が約１Ｖの場合、交流電圧ＶＡＣが３０Ｖになったときに直流電圧Ｖｄｃが１３Ｖになるように、抵抗素子４１，４２の抵抗値を設定する。入力交流電圧ＶＡＣが正常になると、直流電圧Ｖｄｃが上昇し、トランジスタ４３とダイオード４４が非導通となる。起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２への電源電圧Ｖｃ１の供給が開始され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作し、電圧変換回路５３が動作し、２次側に所望の直流電圧が出力される。
【００４９】
[実施の形態６]
図１１は、この発明の実施の形態６によるスイッチング電源装置の構成を示す回路ブロック図である。図１１おいて、このスイッチング電源装置が図８で示したスイッチング電源装置と異なる点は、力率改善制御回路３７が力率改善制御回路４５で置換されている点である。力率改善制御回路４５は、直流電圧Ｖｄｃが副しきい値電圧よりも低下したことに応じて、力率改善ＩＣ５２のオン／オフ端子Ｔ３を非活性化状態にし、力率改善ＩＣ５２の動作を停止させる。
【００５０】
入力交流電圧ＶＡＣが低下または瞬間停止すると、直流電圧Ｖｄｃが低下し、力率改善制御回路４５が直流電圧Ｖｄｃの低下を検知し、直流電圧Ｖｄｃが副しきい値電圧よりも低下すると、力率改善制御回路４５が力率改善ＩＣ５２を停止させる。力率改善ＩＣ５２が停止すると、昇圧チョッパ５１に含まれるスイッチング素子５のオン時間Ｔｏｎの調整も停止される。したがって、スイッチング素子５のオン時間Ｔｏｎが無制限に長くなってスイッチング素子５が破壊されることが防止される。
【００５１】
入力交流電圧ＶＡＣが正常に戻ると、直流電圧Ｖｄｃが上昇し、力率改善制御回路４５が力率改善ＩＣ５２のオン／オフ端子Ｔ３を活性化状態にする。また、起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２へ電源電圧Ｖｃ１が供給され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作を再開する。このとき、スイッチング素子５のオン時間Ｔｏｎが停止時のレベルに保持されているので、スイッチング素子５に流れる電流Ｉｄ５Ｒが従来のように過大になることがない。力率改善回路５０が動作すると、電圧変換回路５３が動作し、２次側に所望の直流電圧ＶＤＣが出力される。
【００５２】
この実施の形態６でも、実施の形態４と同じ効果が得られる。
図１２は、力率改善制御回路４５の具体例を示す回路ブロック図である。図１２において、力率改善制御回路４５は、ＮＰＮバイポーラトランジスタ４６とダイオード４７を含む。トランジスタ４６のエミッタは、力率改善ＩＣ５２のオン／オフ端子Ｔ３に接続され、そのコレクタは力率改善ＩＣ５２の接地端子Ｔ２に接続される。ダイオード４７のアノードは、トランジスタ４６のベースに接続され、そのカソードはノードＮ４１に接続される。力率改善ＩＣ５２のオン／オフ端子Ｔ３にはＩＣ５２内部から電源電圧Ｖｃ１が与えられ、オン／オフ端子Ｔ３がハイインピーダンス状態にされてオン／オフ端子Ｔ３が電源電圧Ｖｃ１に維持されている場合は力率改善ＩＣ５２が活性化され、オン／オフ端子Ｔ３が接地端子Ｔ２に接続されてオン／オフ端子Ｔ３が「Ｌ」レベルにされている場合は力率改善ＩＣ５２が非活性化される。
【００５３】
たとえば、入力交流電圧ＶＡＣが低下もしくは、瞬間停止し、交流電圧ＶＡＣが３０Ｖになったときに力率改善回路５０を停止させるものとする。通常動作時の力率改善ＩＣ５２の電源電圧Ｖｃ１が１５Ｖの場合、トランジスタ４６を導通させるにはトランジスタ４６のベース−コレクタ間電圧を１４Ｖ以下にする必要があるので、ダイオード４７の電圧降下が約１Ｖの場合、交流電圧ＶＡＣが３０Ｖになったときにダイオード４７のカソードが１３Ｖになるように、抵抗素子４１，４２の抵抗値を調整する。入力交流電圧ＶＡＣが正常になると、直流電圧Ｖｄｃが上昇し、トランジスタ４６とダイオード４７が非導通となる。起動抵抗素子２から、あるいは先に動作している電圧変換回路５３の別巻線Ｐ２から、力率改善ＩＣ５２への電源電圧Ｖｃ１の供給が開始され、電源電圧Ｖｃ１が力率改善ＩＣ５２の動作開始電圧に達すると、力率改善回路５０が動作し、電圧変換回路５３が動作し、２次側に所望の直流電圧が出力される。
【００５４】
なお、以上の実施の形態１〜６では、ＤＣ−ＤＣ制御ＩＣ５５を用いたフォワード型の電圧変換回路５３を備えたスイッチング電源装置について説明したが、電圧変換回路としてＲＣＣフォワード型あるいはＲＣＣフライバック型の回路を備えたスイッチング電源装置でも同様の効果が得られることは言うまでもない。
【００５５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５６】
【図１】この発明の実施の形態１によるスイッチング電源装置の構成を示すブロック図である。
【図２】この発明の実施の形態２によるスイッチング電源装置の構成を示す回路ブロック図である。
【図３】図２に示したスイッチング電源装置の動作を示すタイムチャートである。
【図４】図２に示した力率改善制御回路の具体例を示す回路ブロック図である。
【図５】この発明の実施の形態３によるスイッチング電源装置の構成を示す回路ブロック図である。
【図６】図５に示した力率改善制御回路の具体例を示す回路ブロック図である。
【図７】この発明の実施の形態４によるスイッチング電源装置の構成を示すブロック図である。
【図８】この発明の実施の形態５によるスイッチング電源装置の構成を示す回路ブロック図である。
【図９】図８に示したスイッチング電源装置の動作を示すタイムチャートである。
【図１０】図８に示した力率改善制御回路の具体例を示す回路ブロック図である。
【図１１】この発明の実施の形態６によるスイッチング電源装置の構成を示す回路ブロック図である。
【図１２】図１１に示した力率改善制御回路の具体例を示す回路ブロック図である。
【図１３】従来のスイッチング電源装置の構成を示す回路ブロック図である。
【符号の説明】
【００５７】
１  全波整流回路、２，６，９〜１１，１３，１９，２０，２３，２４，４１，４２  抵抗素子、３，８，１８，２６，２８，４０  コンデンサ、４，１７  インダクタ、５，１２  スイッチング素子、７，１５，１６，２５，２７，３８，３９，４４，４７  ダイオード、１４  出力トランス、２１，３６  電圧検出回路、２２，３３，３７，４５  力率改善制御回路、Ｔ１  電源端子、Ｔ２  接地端子、Ｔ３  オン／オフ端子、３１，３４，４３，４６  トランジスタ、５０  力率改善回路、５１  昇圧チョッパ、５２  力率改善ＩＣ、５３  電圧変換回路、５４  出力電圧制御回路、５５  ＤＣ−ＤＣ制御ＩＣ。
【図１】
2007267540.tif 000003
【図２】
2007267540.tif 000004
【図３】
2007267540.tif 000005
【図４】
2007267540.tif 000006
【図５】
2007267540.tif 000007
【図６】
2007267540.tif 000008
【図７】
2007267540.tif 000009
【図８】
2007267540.tif 000010
【図９】
2007267540.tif 000011
【図１０】
2007267540.tif 000012
【図１１】
2007267540.tif 000013
【図１２】
2007267540.tif 000014
【図１３】
2007267540.tif 000015