(57)【要約】【課題】予めセラミック基板の作製時に形成した分割用の溝のみで、封止樹脂部には分割用の溝を設けていない場合でも、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割することができる半導体装置を提供する。【解決手段】セラミック基板７、表面実装部品（受動部品１、半導体素子３）、封止樹脂６を有する、個片に分割した半導体装置１１０において、製造過程では、セラミック基板は、表面及び裏面の両方に予め分割溝が設けられた多数個取り基板からなり、この基板上に表面実装部品が複数個搭載されて封止樹脂により一括封止され、その後、分割溝で分割されてセラミック基板の寸法の各個片に製造され、セラミック基板の表面側の端から表面実装部品の端までの最短距離をａ、セラミック基板の厚さをｂ、セラミック基板の表面及び裏面の分割溝の深さの合計をｃとした場合に、ａ≧２６９×ｃ／ｂ＋１５１、の関係が成り立つ構造である。【選択図】図２
2007250943.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板と、
前記セラミック基板上に搭載される表面実装部品と、
前記セラミック基板上に搭載された前記表面実装部品を封止する封止樹脂とを有し、
製造過程において、前記セラミック基板は、表面及び裏面の両方に予め各個片に分割するための分割溝が設けられた多数個取り基板からなり、前記多数個取り基板上に前記表面実装部品が複数個搭載されて前記封止樹脂により一括封止され、その後、前記分割溝で分割されて前記セラミック基板の寸法の各個片に製造され、
前記セラミック基板の表面側の端から前記表面実装部品の端までの最短距離をａ〔μｍ〕、前記セラミック基板の厚さをｂ〔μｍ〕、前記セラミック基板の表面及び裏面の分割溝の深さの合計をｃ〔μｍ〕とした場合に、ａ≧２６９×ｃ／ｂ＋１５１、の関係が成り立つ構造であることを特徴とする半導体装置。
【請求項２】
セラミック基板と、
前記セラミック基板上に搭載される表面実装部品と、
前記セラミック基板上に搭載された前記表面実装部品を封止する封止樹脂とを有し、
製造過程において、前記セラミック基板は、裏面のみに予め各個片に分割するための分割溝が設けられた多数個取り基板からなり、前記多数個取り基板上に前記表面実装部品が複数個搭載されて前記封止樹脂により一括封止され、その後、前記分割溝で分割されて前記セラミック基板の寸法の各個片に製造され、
前記セラミック基板の表面側の端から前記表面実装部品の端までの最短距離をａ〔μｍ〕、前記セラミック基板の厚さをｂ〔μｍ〕、前記セラミック基板の裏面の分割溝の深さをｃ〔μｍ〕とした場合に、ａ≧−１２０×ｃ／ｂ＋２５３、の関係が成り立つ構造であることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
かつ、０＜ｃ／ｂ＜２／３、の関係が成り立つ構造であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項記載の半導体装置において、
前記各個片に分割される時の前記封止樹脂の弾性率は、０．５ＧＰａ以上であることを特徴とする半導体装置。
【請求項５】
請求項１〜３のいずれか１項記載の半導体装置において、
前記各個片に分割される時の前記封止樹脂のビッカース硬さＨｖは、２．３以上であることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項記載の半導体装置において、
前記封止樹脂の材料は、エポキシ樹脂を主成分としたものであることを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項記載の半導体装置において、
前記表面実装部品は、コンデンサ、抵抗、フィルター、フェースアップ実装構造の半導体素子、フリップチップ実装構造の半導体素子、チップサイズパッケージを含めたボールグリッドアレー実装構造の半導体素子の少なくとも１つからなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、複数の表面実装部品を樹脂により一括封止を行い、個々のモジュールに分割する半導体装置の構造に関するもので、例えばこの半導体装置を組み込んだ携帯機器などに適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、携帯機器に組み込むための半導体装置では、セラミック基板上に表面実装部品を電気的に接続し、最後に、表面実装部品の保護と、モジュールの低背化、軽量化、小型化を目的に封止樹脂による一括封止を行い、個々のモジュールに分割した構造となっている。表面実装部品の接続には、コンデンサ、抵抗、フィルターなどの部品（ここでは受動部品と呼ぶ）の実装と、半導体素子のフェースアップ実装、もしくはフリップチップ実装、チップサイズパッケージ（ＣＳＰ）を含めたボールグリッドアレー（ＢＧＡ）実装をはんだなどの接続部材を用いて行っている。
【０００３】
この中で、個々のモジュールへの分割方法は、予めセラミック基板側に形成した分割用の溝と、ダイシング装置やレーザー切断装置などを用いて形成した封止樹脂側への分割溝と、この分割溝への機械的な負荷などにより、分割溝の周辺に実装された表面実装部品や電気配線や電極などが露出することなく安定的に分割する方法が、近年、行われ始めている。
【０００４】
一方で、この分割方法は、封止樹脂側への分割溝形成用として新たに高価な装置が必要となるため、低コスト化の観点からより簡便な分割技術が必要となった。そこで、封止樹脂側への分割溝形成用として新たに高価な装置を用いることなく、セラミック基板側に形成した分割用の溝の形状と機械的な負荷により、分割溝の周辺に実装された表面実装部品が露出することなく、高い位置精度で安定的に分割できる技術が必要となった。
【０００５】
例えば、特許文献１では、封止樹脂をシリコーン樹脂などの柔らかな樹脂によって一括封止を行うことと、予め封止樹脂部のみを区画ラインに沿って切断しておくことにより、一括封止後の多数個取り基板の分割を容易に行うことができることが示されている。
【０００６】
また、特許文献２では、予めガラスエポキシもしくはアルミナなどのベース基板の両側にカッターなどで形成された分割用のＶ溝を設けること、その分割溝の深さ寸法はベース基板の各々１／３程度であること、ベース基板の封止樹脂側に形成される分割溝深さは封止樹脂の厚みと略等しくなること、封止樹脂はエポキシ樹脂であることにより、封止樹脂の表面が平坦である半導体装置を簡単かつ低価格で製造できることが示されている。
【特許文献１】特開２００３−１１００８３号公報
【特許文献２】特開平１１−３１７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記従来技術では、多数個取り基板の分割を容易に行うために、予め封止樹脂部を区画ラインに沿って切断しておくことにより、分割溝の周辺に実装された表面実装部品や電気配線や電極などが露出することなく安定的に分割することが可能となるが、一方で高価な切断装置が必要となりコストが高くなるという問題があった。
【０００８】
また、予めガラスエポキシもしくはアルミナなどのベース基板の両側にカッターなどで形成された分割用のＶ溝を設けること、その両側に設けた分割溝の各々の深さ寸法はベース基板の各々１／３程度であること、ベース基板の封止樹脂側に形成される分割溝深さは封止樹脂の厚みと略等しくなること、封止樹脂はエポキシ樹脂であることなどにより、封止樹脂の表面が平坦である半導体装置を簡単かつ低価格で製造することは可能となるが、一方で分割した時の亀裂の進展方向がばらつき易く分割溝の周辺に実装された表面実装部品などが露出しまうという問題や、ベース基板の両側に設けた分割溝深さが各々１／３程度であるため、ベース基板のみの搬送工程などでベース基板が割れてしまうなど作業性にも問題があった。
【０００９】
そこで、本発明の目的は、予めセラミック基板の作製時に形成した分割用の溝のみで、封止樹脂部には分割用の溝を設けていない場合でも、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割することができる半導体装置を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、上記の目的を達成するために、セラミック基板と、セラミック基板上に搭載される表面実装部品と、セラミック基板上に搭載された表面実装部品を封止する封止樹脂とを有する半導体装置に適用される。製造過程において、セラミック基板は、表面及び裏面の両方に予め各個片に分割するための分割溝が設けられた多数個取り基板からなり、多数個取り基板上に表面実装部品が複数個搭載されて封止樹脂により一括封止され、その後、分割溝で分割されてセラミック基板の寸法の各個片に製造され、セラミック基板の表面側の端から表面実装部品の端までの最短距離をａ〔μｍ〕、セラミック基板の厚さをｂ〔μｍ〕、セラミック基板の表面及び裏面の分割溝の深さの合計をｃ〔μｍ〕とした場合に、ａ≧２６９×ｃ／ｂ＋１５１、の関係が成り立つ構造であることを特徴とする半導体装置である。
【００１３】
また、本発明は、製造過程において、セラミック基板は、裏面のみに予め各個片に分割するための分割溝が設けられた多数個取り基板からなり、多数個取り基板上に表面実装部品が複数個搭載されて封止樹脂により一括封止され、その後、分割溝で分割されてセラミック基板の寸法の各個片に製造され、セラミック基板の表面側の端から表面実装部品の端までの最短距離をａ〔μｍ〕、セラミック基板の厚さをｂ〔μｍ〕、セラミック基板の裏面の分割溝の深さをｃ〔μｍ〕とした場合に、ａ≧−１２０×ｃ／ｂ＋２５３、の関係が成り立つ構造であることを特徴とする半導体装置である。
【００１４】
また、本発明は、前項に記載の半導体装置において、かつ、０＜ｃ／ｂ＜２／３、の関係が成り立つ構造であることを特徴とする半導体装置である。
【００１５】
また、本発明は、前項に記載の半導体装置において、各個片に分割される時の封止樹脂の弾性率は、０．５ＧＰａ以上であることを特徴とする半導体装置である。
【００１６】
また、本発明は、前項に記載の半導体装置において、各個片に分割される時の封止樹脂のビッカース硬さＨｖは、２．３以上であることを特徴とする半導体装置である。
【００１７】
また、本発明は、前項に記載の半導体装置において、封止樹脂の材料は、エポキシ樹脂を主成分としたものであることを特徴とする半導体装置である。
【００１８】
また、本発明は、前項に記載の半導体装置において、表面実装部品は、コンデンサ、抵抗、フィルター、フェースアップ実装構造の半導体素子、フリップチップ実装構造の半導体素子、チップサイズパッケージを含めたボールグリッドアレー実装構造の半導体素子の少なくとも１つからなることを特徴とする半導体装置である。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
本発明によれば、予めセラミック基板の作製時に形成した分割用の溝のみで、封止樹脂部には分割用の溝を設けていない場合でも、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割することができるので、封止樹脂側への分割溝形成用として新たに高価な装置を用いることがないため、半導体装置のコストを低減することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
本発明の実施の形態において、半導体装置は、表面実装部品（例えば、コンデンサ、抵抗、フィルターなどの受動部品と、アンテナスイッチ、レシーバー、トランスミッター、パワーアンプ、フィルター、トランシーバーなどの半導体素子等）を電気的な接続部材を用いてセラミック基板上に実装し、さらに、セラミック基板上の表面実装部品及び電気的配線の保護を目的とした封止樹脂で構成され、この封止樹脂による一括封止後に個々のモジュール（個片）に分割されて製造される。
【００２３】
この半導体素子の材料には、一般的にＧａＡｓやＳｉが用いられ、封止樹脂の材料には、一般的に熱硬化型の封止樹脂が用いられている。また、セラミック基板の材料には、アルミナ、ムライト、窒化アルミニウム、ガラスセラミックス、フェライトや、これらを主材料とする混合物などが用いられている。
【００２４】
なお、本発明の対象としては、これらの構成を含むのはもちろん、他の基板や封止樹脂を組み合わせた場合にも適用可能である。
【００２５】
以下において、本発明の各実施の形態を詳細に説明する。
【００２６】
（実施の形態１）
図１〜図３は、本発明の実施の形態１を示す図であり、図１は一括封止した半導体装置の断面図、図２は個片に分割した半導体装置の断面図、図３は基板両側に分割溝を形成した場合の実測結果の特性図を示す。
【００２７】
図１に示すように、一括封止した半導体装置１００は、受動部品１、接続部材２、半導体素子３、接続部材４、ワイヤー５、封止樹脂６、セラミック基板７、分割溝８，９などからなり、受動部品１が電気的及び機械的な接続部材２を用いてセラミック基板７上の電極と接続固定を行い、半導体素子３はセラミック基板７上に接続部材４を用いて機械的に固定し、かつ電気的な接続にはＡｕなどのワイヤー５により半導体素子３の電極とセラミック基板７の電極を接続した構造となっている。さらに、受動部品１、半導体素子３、ワイヤー５などの保護を目的として、封止樹脂６により一括封止した構造となっている。この一括封止した半導体装置１００においては、セラミック基板７は多数個取り基板の寸法となっている。
【００２８】
この受動部品１と半導体素子３をセラミック基板７上に実装し、封止樹脂６により一括封止した半導体装置１００の構造において、図１は、封止樹脂６で封止するセラミック基板７の表面と裏面の両方に、一括封止した半導体装置１００を各個片に分割するための分割溝８，９を、予めセラミック基板７を作製する工程で設けた場合の構造である。ここで、高価な装置を用いて一括封止後の封止樹脂６の表面に分割溝を設けていない場合でも、分割溝９の周辺に実装された表面実装部品（図では受動部品１の例）が露出することなく、高い位置精度で安定的に分割できる構造とする必要がある。
【００２９】
そこで、一括封止した半導体装置１００を個片に分割して、図２に示すような個片に分割した半導体装置１１０を高い位置精度で安定的に得るために実測した結果が図３である。図３は、個片に分割したときのセラミック基板７の表面側の端から受動部品１の端までの最短距離（縦軸）と、セラミック基板７の表裏面の分割溝８，９の深さの合計／セラミック基板７の厚さ（横軸）との関係を示したものである。すなわち、個片に分割した時のセラミック基板７の表面側の端から受動部品１の端までの最短距離をａ〔μｍ〕、セラミック基板７の厚さをｂ〔μｍ〕、セラミック基板７の表裏面の分割溝８，９の深さの合計をｃ（＝ｃ1＋ｃ2）〔μｍ〕とした時に、ｙ＝２６９ｘ＋１５１（ｙ＝ａ、ｘ＝ｃ／ｂ）、で不良率が０％となることが分かった。そこで、ａ≧２６９×ｃ／ｂ＋１５１、を満足する位置に受動部品１を配置することで、高い位置精度で安定的に分割することができる。
【００３０】
さらに、セラミック基板７の分割溝８，９の深さは、０＜ｃ／ｂ＜２／３、とすることにより、一括封止前のセラミック基板７が割れることなく、安定して取り扱うことが可能となる。
【００３１】
ここで、図２に示した最短距離ａは、個片に分割した時のセラミック基板７の表面側の端から受動部品１の端までの最も短い距離としたが、半導体素子３がセラミック基板７の端に位置する場合にも同様に適用可能である。すなわち、最短距離ａは、個片に分割した時のセラミック基板７の表面側の端から受動部品１の端までの最も短い距離と、個片に分割した時のセラミック基板７の表面側の端から半導体素子３の端面までの最も短い距離と、個片に分割した時のセラミック基板７の表面側の端から半導体素子３の電極からセラミック基板７の電極までの電気的接続を行うワイヤー５の接続端までの最も短い距離の中から、一番短い距離を最短距離ａとすることが望ましい。また、封止樹脂６の厚さは、分割性の観点からセラミック基板７の厚さと同等以下であることが望ましい。
【００３２】
受動部品１を電気的及び機械的に接続固定するための接続部材２は、はんだ、もしくは、Ａｇなどの導電粒子と、エポキシ、アクリル、ポリエステルなどを主成分とする絶縁性接着剤を混合した導電性接着剤が望ましい。また、半導体素子３を機械的に固定するための接続部材４は、はんだや、導電性接着剤、絶縁性接着剤などが望ましい。
【００３３】
以上により、本実施の形態によれば、予めセラミック基板７の作製時に形成した分割溝８，９のみで、封止樹脂部には分割溝を設けていない場合でも、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割できる。よって、封止樹脂側への分割溝形成用として新たに高価な装置を用いることがないため、個片に分割した半導体装置１１０のコストを低減することができる。
【００３４】
（実施の形態２）
図４〜図６は、本発明の実施の形態２を示す図であり、図４は一括封止した半導体装置の断面図、図５は個片に分割した半導体装置の断面図、図６は基板片側に分割溝を形成した場合の実測結果の特性図を示す。
【００３５】
本実施の形態は、前記実施の形態１と比較して分割溝の形成が異なり、図４に示すように、一括封止した半導体装置１０１は、受動部品１、接続部材２、半導体素子３、接続部材４、ワイヤー５、封止樹脂６、セラミック基板７、分割溝８などからなり、セラミック基板７の裏面のみに、一括封止した半導体装置１０１を各個片に分割するための分割溝８を、予めセラミック基板７を作製する工程で設けた場合の構造である。この構造においても、高価な装置を用いて一括封止後の封止樹脂６の表面に分割溝を設けていない場合でも、分割溝９の周辺に実装された表面実装部品（図では受動部品１の例）が露出することなく、高い位置精度で安定的に分割できる構造とする必要がある。
【００３６】
そこで、一括封止した半導体装置１０１を個片に分割して、図５に示すような個片に分割した半導体装置１１０を高い位置精度で安定的に得るために実測した結果が図６である。図６は、個片に分割したときのセラミック基板７の表面側の端から受動部品１の端までの最短距離（縦軸）と、セラミック基板７の裏面の分割溝８の深さ／セラミック基板７の厚さ（横軸）との関係を示したものである。すなわち、個片に分割した時のセラミック基板７の表面側の端から受動部品１の端までの最短距離をａ〔μｍ〕、セラミック基板７の厚さをｂ〔μｍ〕、セラミック基板７の裏面の分割溝８の深さをｃ〔μｍ〕とした時に、ｙ＝−１２０ｘ＋２５３（ｙ＝ａ、ｘ＝ｃ／ｂ）、で不良率が０％となることが分かった。そこで、ａ≧−１２０×ｃ／ｂ＋２５３、を満足する位置に受動部品１を配置することで、高い位置精度で安定的に分割することができる。
【００３７】
さらに、セラミック基板７の分割溝８の深さは、０＜ｃ／ｂ＜２／３、とすることにより、一括封止前のセラミック基板７が割れることなく、安定して取り扱うことが可能となる。
【００３８】
図５に示した最短距離ａは、前記実施の形態１と同様に、個片に分割した時のセラミック基板７の表面側の端から受動部品１の端までの最も短い距離と、個片に分割した時のセラミック基板７の表面側の端から半導体素子３の端面までの最も短い距離と、個片に分割した時のセラミック基板７の表面側の端から半導体素子３の電極からセラミック基板７の電極までの電気的接続を行うワイヤー５の接続端までの最も短い距離の中から、一番短い距離を最短距離ａとすることが望ましい。また、封止樹脂６の厚さは、分割性の観点からセラミック基板７の厚さと同等以下であることが望ましい。
【００３９】
以上により、本実施の形態によれば、セラミック基板７の裏面のみに分割溝８を形成した場合でも、前記実施の形態１と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割できる。よって、封止樹脂側への分割溝形成用として新たに高価な装置を用いることがないため、個片に分割した半導体装置１１０のコストを低減することができる。
【００４０】
（実施の形態３）
図７は、本発明の実施の形態３を示す図であり、個片に分割する時の、不良率（縦軸）と封止樹脂の弾性率Ｅ（横軸）との関係の特性図を示す。
【００４１】
本実施の形態は、前記実施の形態１または２の一括封止した半導体装置１００，１０１の構造において、高価な装置を用いて一括封止後の封止樹脂６の表面に分割溝を設けていない場合でも、実装された表面実装部品（受動部品１、半導体素子３）が露出することなく、高い位置精度で、かつ安定的に分割するために、図７に示すように、不良率が０％となる弾性率Ｅの封止樹脂６を用いる場合である。すなわち、個片に分割する時の封止樹脂６の弾性率Ｅが０．５ＧＰａ以上となるような樹脂材料により、一括封止したことを特徴とする半導体装置の例である。この封止樹脂６の材料は、エポキシ樹脂を主成分とすることが望ましい。
【００４２】
例えば、室温で個片に分割を行う場合には、室温の封止樹脂６の弾性率が０．５ＧＰａ以上とする必要がある。ここで、図７に示した不良率は、分割した時に生じるセラミック基板７と封止樹脂６の端面部の界面剥離のことである。さらに、亀裂の進展方向のばらつきは、封止樹脂６の弾性率が０．５ＧＰａ以上において、有意差は見られず、良好な分割性であることを確認している。
【００４３】
以上により、本実施の形態によれば、弾性率が０．５ＧＰａ以上となるような封止樹脂６を用いる場合でも、前記実施の形態１及び２と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で、かつ安定的に分割でき、よって、個片に分割した半導体装置のコストを低減することができる。
【００４４】
（実施の形態４）
図８は、本発明の実施の形態４を示す図であり、個片に分割する時の、不良率（縦軸）と封止樹脂のビッカース硬さＨｖ（横軸）との関係の特性図を示す。
【００４５】
本実施の形態は、前記実施の形態１または２の一括封止した半導体装置１００，１０１の構造において、高価な装置を用いて一括封止後の封止樹脂６の表面に分割溝を設けていない場合でも、実装された表面実装部品（受動部品１、半導体素子３）が露出することなく、高い位置精度で、かつ安定的に分割するために、図８に示すように、不良率が０％となるビッカース硬さＨｖの封止樹脂６を用いる場合である。すなわち、個片に分割する時の封止樹脂６のビッカース硬さＨｖが２．３以上となるような樹脂材料により、一括封止したことを特徴とする半導体装置の例である。この封止樹脂６の材料は、エポキシ樹脂を主成分とすることが望ましい。
【００４６】
このビッカース硬さＨｖの測定条件は、ＪＩＳ  Ｚ２２４４（ＩＳＯ／ＤＩＳ６０５７―１）に準拠しており、具体的には試験温度を２３±５℃、試験力の負荷速度をビッカース圧子の押し込み深さ１０〜４０μｍに対して２〜８μｍ／ｓ、試験力の保持時間を１０ｓであり、測定ばらつきを考慮して各測定数は１０個以上とした。上記説明によれば、例えば室温で個片に分割を行う場合には、室温の封止樹脂６のビッカース硬さＨｖの値が２．３以上とする必要がある。ここで、図８に示した不良率は、分割した時に生じるセラミック基板７と封止樹脂６の端面部の界面剥離のことである。さらに、亀裂の進展方向のばらつきは、封止樹脂６のビッカース硬さＨｖが２．３以上において、有意差は見られず、良好な分割性であることを確認している。
【００４７】
以上により、本実施の形態によれば、ビッカース硬さＨｖが２．３以上となるような封止樹脂６を用いる場合でも、前記実施の形態１及び２と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で、かつ安定的に分割でき、よって、個片に分割した半導体装置のコストを低減することができる。
【００４８】
（実施の形態５）
図９及び図１０は、本発明の実施の形態５を示す図であり、図９は一括封止した半導体装置（実施の形態１対応）の断面図、図１０は一括封止した半導体装置（実施の形態２対応）の断面図を示す。
【００４９】
本実施の形態は、前記実施の形態１及び２と比較して半導体素子の種類が異なり、図９及び図１０に示すように、一括封止した半導体装置１０２，１０３は、受動部品１、接続部材２、封止樹脂６、セラミック基板７、分割溝（図９は８と９、図１０は８のみ）、ＦＣ（Ｆｌｉｐ  Ｃｈｉｐ）もしくはＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）１０、充填樹脂１１などからなり、セラミック基板７上に、受動部品１、ＦＣもしくはＣＳＰ１０を実装し、封止樹脂６により一括封止した構造において、受動部品１、ＦＣもしくはＣＳＰ１０を一括封止するための封止樹脂６と、ＦＣもしくはＣＳＰ１０の充填樹脂１１を同一樹脂により充填及び封止した構造の例である。ここで、封止樹脂６とは異なるアンダーフィルなどの新たな充填樹脂１１を用いた場合でも、適用可能である。
【００５０】
このように、一括封止した半導体装置１０２，１０３において、図９は前記実施の形態１に対応して、封止樹脂６で封止するセラミック基板７の表面と裏面の両方に分割溝８，９を設けた構造の例であり、図１０は前記実施の形態２に対応して、セラミック基板７の裏面のみに分割溝８を設けた構造の例である。
【００５１】
本実施の形態においても、前記実施の形態１及び２、さらに前記実施の形態３及び４と同様にして、一括封止した半導体装置１０２，１０３から個片に分割した半導体装置を高い位置精度で安定的に得ることができる。
【００５２】
以上により、本実施の形態によれば、セラミック基板７上に、受動部品１、ＦＣもしくはＣＳＰ１０を実装した場合でも、前記実施の形態１〜４と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割でき、よって、個片に分割した半導体装置のコストを低減することができる。
【００５３】
（実施の形態６）
図１１及び図１２は、本発明の実施の形態６を示す図であり、図１１は一括封止した半導体装置（実施の形態１対応）の断面図、図１２は一括封止した半導体装置（実施の形態２対応）の断面図を示す。
【００５４】
本実施の形態は、前記実施の形態１及び２と前記実施の形態５を組み合わせた構造であり、図１１及び図１２に示すように、一括封止した半導体装置１０４，１０５は、受動部品１、接続部材２、半導体素子３、接続部材４、ワイヤー５、封止樹脂６、セラミック基板７、分割溝（図１１は８と９、図１２は８のみ）、ＦＣもしくはＣＳＰ１０、充填樹脂１１などからなり、セラミック基板７上に、受動部品１、半導体素子３、ＦＣもしくはＣＳＰ１０を実装し、封止樹脂６により一括封止した構造において、受動部品１と半導体素子３を一括封止するための封止樹脂６と、ＦＣもしくはＣＳＰ１０の充填樹脂１１を同一樹脂により充填及び封止した構造の例である。ここで、封止樹脂６とは異なるアンダーフィルなどの新たな充填樹脂１１を用いた場合でも、適用可能である。
【００５５】
このように、一括封止した半導体装置１０４，１０５において、図１１は前記実施の形態１に対応して、封止樹脂６で封止するセラミック基板７の表面と裏面の両方に分割溝８，９を設けた構造の例であり、図１２は前記実施の形態２に対応して、セラミック基板７の裏面のみに分割溝８を設けた構造の例である。
【００５６】
本実施の形態においても、前記実施の形態１及び２、さらに前記実施の形態３及び４と同様にして、一括封止した半導体装置１０４，１０５から個片に分割した半導体装置を高い位置精度で安定的に得ることができる。
【００５７】
以上により、本実施の形態によれば、セラミック基板７上に、受動部品１、半導体素子３、ＦＣもしくはＣＳＰ１０を実装した場合でも、前記実施の形態１〜５と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割でき、よって、個片に分割した半導体装置のコストを低減することができる。
【００５８】
（実施の形態７）
図１３は、本発明の実施の形態７を示す図であり、一括封止した半導体装置の製造から個片に分割した半導体装置を製造するまでの断面図を示す。
【００５９】
本実施の形態は、前記実施の形態１に対応して、セラミック基板７上に各種の表面実装部品を実装してから、個々の半導体装置１１０に分割するまでの各工程を説明する。なお、前記実施の形態２〜６に対応した場合でも、同様にして製造することができる。
【００６０】
先ず、予め分割溝８，９を形成したセラミック基板７上に、受動部品１と、半導体素子３を実装する。この際に、受動部品１は、セラミック基板７上にはんだなどの接続部材２をスクリーン印刷法、もしくは塗布する方法により供給し、受動部品１を搭載してから所定の温度に加熱してはんだを溶融させて接続させる。
【００６１】
一方、半導体素子３は、半導体素子３を機械的に固定するための接続部材４をセラミック基板７上にスクリーン印刷法、もしくは塗布する方法により供給し、加熱などの方法により固定する。さらに、半導体素子３の電気的な接続は、セラミック基板７上の電極と半導体素子３の電極とをＡｕなどのワイヤー５を用いて行う。
【００６２】
ここで、半導体素子３やセラミック基板７の表面が有機物などにより汚染させている場合には、アルコールやアセトンなどによるウェット洗浄、もしくはドライ洗浄を行った後に接続することが望ましい。
【００６３】
次に、セラミック基板７上に実装した受動部品１、半導体素子３及び電気的配線を保護するために、封止樹脂６による一括封止を行う。封止樹脂６による一括封止は、先ず、印刷もしくは塗布する方法により封止樹脂６を供給し、所定の温度に加熱して封止樹脂６を硬化させる。
【００６４】
ここで、封止樹脂６の硬化前にはボイドを低減するために、加熱などの方法を用いて樹脂を低粘度化させる方法や、真空環境に置くことで脱泡する方法が望ましい。加えて、封止樹脂６を硬化させるための温度は、封止樹脂６の硬化時に生じる応力を極力低減するために、低温側と高温側の２段階の硬化プロセスを用いることが望ましい。
【００６５】
最後に、封止樹脂６による一括封止した半導体装置１００に対して、この半導体装置１００のセラミック基板７の裏面の分割溝８を主応力面とするような方向に引張応力を加える。例えば、矢印で示した方向に引張応力を加える方法などが望ましい。これにより、個片に分割した半導体装置１１０を簡便な方法で、かつ高い位置精度で分割することが可能となる。
【００６６】
以上により、本実施の形態によれば、一括封止した半導体装置の製造から個片に分割した半導体装置を製造するまでの工程において、前記実施の形態１〜６と同様に、分割した時の亀裂の進展方向のばらつきを抑制して高い位置精度で分割でき、よって、個片に分割した半導体装置のコストを低減することができる。
（実施の形態８）
図１４は、本発明の実施の形態８を示す図であり、個片に分割した半導体装置を携帯機器に実装した状態の概略図を示す。
【００６７】
本実施の形態は、前記実施の形態１〜７のようにして製造された、個片に分割した半導体装置１１０を携帯電話などの携帯機器１２０に実装した時の応用例である。
【００６８】
以上により、前記実施の形態１〜７のようにして製造された、個片に分割した半導体装置１１０は、携帯電話などの携帯機器１２０に適用することができる。
【００６９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７０】
例えば、表面実装部品の半導体素子としては、前記実施の形態の実装構造を含めて、フェースアップ実装、フリップチップ実装、ボールグリッドアレー実装などの種々の実装構造に広く適用可能である。
【産業上の利用可能性】
【００７１】
本発明は、複数の表面実装部品を樹脂により一括封止を行い、個々のモジュールに分割する半導体装置や、この半導体装置を組み込んだ携帯機器などに利用可能である。特に、セラミック基板上に受動部品と半導体素子を実装し、樹脂により封止したモジュールは、携帯機器の小型化、軽量化、低背化を実現する重要部品である。さらに、封止樹脂により一括封止した基板から個片のモジュールへと簡便な方法により分割できる技術は、低コスト化を実現する重要技術である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態１において、一括封止した半導体装置を示す断面図である。
【図２】本発明の実施の形態１において、個片に分割した半導体装置を示す断面図である。
【図３】本発明の実施の形態１において、基板両側に分割溝を形成した場合の実測結果を示す特性図である。
【図４】本発明の実施の形態２において、一括封止した半導体装置を示す断面図である。
【図５】本発明の実施の形態２において、個片に分割した半導体装置を示す断面図である。
【図６】本発明の実施の形態２において、基板片側に分割溝を形成した場合の実測結果を示す特性図である。
【図７】本発明の実施の形態３において、個片に分割する時の、不良率と封止樹脂の弾性率Ｅとの関係を示す特性図である。
【図８】本発明の実施の形態４において、個片に分割する時の、不良率と封止樹脂のビッカース硬さＨｖとの関係を示す特性図である。
【図９】本発明の実施の形態５において、一括封止した半導体装置（実施の形態１対応）を示す断面図である。
【図１０】本発明の実施の形態５において、一括封止した半導体装置（実施の形態２対応）を示す断面図である。
【図１１】本発明の実施の形態６において、一括封止した半導体装置（実施の形態１対応）を示す断面図である。
【図１２】本発明の実施の形態６において、一括封止した半導体装置（実施の形態２対応）を示す断面図である。
【図１３】本発明の実施の形態７において、一括封止した半導体装置の製造から個片に分割した半導体装置を製造するまでを示す断面図である。
【図１４】本発明の実施の形態８において、個片に分割した半導体装置を携帯機器に実装した状態を示す概略図である。
【符号の説明】
【００７３】
１…受動部品、２…接続部材、３…半導体素子、４…接続部材、５…ワイヤー、６…封止樹脂、７…セラミック基板、８…分割溝、９…分割溝、１０…ＦＣもしくはＣＳＰ、１１…充填樹脂、１００，１０１，１０２，１０３，１０４，１０５…一括封止した半導体装置、１１０…個片に分割した半導体装置、１２０…携帯機器。
【図１】
2007250943.tif 000003
【図２】
2007250943.tif 000004
【図３】
2007250943.tif 000005
【図４】
2007250943.tif 000006
【図５】
2007250943.tif 000007
【図６】
2007250943.tif 000008
【図７】
2007250943.tif 000009
【図８】
2007250943.tif 000010
【図９】
2007250943.tif 000011
【図１０】
2007250943.tif 000012
【図１１】
2007250943.tif 000013
【図１２】
2007250943.tif 000014
【図１３】
2007250943.tif 000015
【図１４】
2007250943.tif 000016