(57)【要約】【課題】半導体ウェハの不良原因を精度よく推定する。【解決手段】複数の半導体チップが形成された半導体ウェハの不良原因を解析する方法であって、半導体ウェハ上に形成された複数のテストパターンに電流を流して、２次元輝度画像を取得するステップ（Ｓ１００）と、２次元輝度画像に基づき、テストパターン毎にレベル付けを行うステップ（Ｓ１０４）と、各レベルに対応付けられたテストパターンの数量に応じて、当該半導体ウェハの不良原因が配線形成不良およびビア形成不良のいずれであるかを判断するステップ（Ｓ１１０〜Ｓ１１４）と、を含む。【選択図】図３
2007227481.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが形成された半導体ウェハの不良原因を解析する方法であって、
前記半導体ウェハ上に形成され、それぞれＴＥＧ（test element group）として機能する複数のテストパターンに電流を流して、前記テストパターン毎に、正常であれば電流が流れる経路と電流が流れない経路とのコントラストが生じる条件で２次元輝度画像を取得するステップと、
前記２次元輝度画像に不良箇所を示すスポットが含まれる前記テストパターンについて、当該２次元輝度画像に前記コントラストが含まれるか否かを判断し、前記コントラストが含まれる場合に、配線形成不良が不良原因である第１の不良グループに分類するとともに、前記コントラストが含まれない場合に、ビア形成不良が不良原因である第２の不良グループに分類するステップと、
前記第１の不良グループおよび前記第２の不良グループに分類された前記テストパターンの数量に応じて、当該半導体ウェハの不良原因が配線形成不良およびビア形成不良のいずれであるかを判断するステップと、
を含む不良原因解析方法。
【請求項２】
請求項１に記載の不良原因解析方法において、
前記半導体ウェハの不良原因を判断するステップにおいて、前記第１の不良グループに分類された前記テストパターンの数量が所定値以上の場合に、前記第２の不良グループに分類された前記テストパターンの数量に関わらず、当該半導体ウェハの不良原因が配線形成不良であると判断する不良原因解析方法。
【請求項３】
請求項２に記載の不良原因解析方法において、
前記複数のテストパターンに電流を流したときの抵抗値をそれぞれ前記２次元輝度画像に対応付けて取得するステップをさらに含み、
前記半導体ウェハの不良原因を判断するステップにおいて、前記第１の不良グループに分類された前記テストパターンの数量が所定値以上の場合に、当該第１の不良グループに分類された前記テストパターンの前記２次元輝度画像に含まれる前記スポットの数と、前記抵抗値との相関関係に応じて、当該半導体ウェハにおける配線形成不良の程度を判断する不良原因解析方法。
【請求項４】
請求項１から３いずれかに記載の不良原因解析方法において、
前記半導体ウェハの不良原因を判断するステップにおいて、前記第１の不良グループに分類された前記テストパターンの数量が所定値より少ない場合であって、前記複数のテストパターンにおける前記第２の不良グループに分類された前記テストパターンの数量が所定値以上の場合、当該半導体ウェハの不良原因が、ビア形成不良であると判断する不良原因解析方法。
【請求項５】
請求項１から４いずれかに記載の不良原因解析方法において、
前記複数のテストパターンは、配線長さが異なるテストパターンをそれぞれ複数含み、
前記複数のテストパターンに電流を流したときの抵抗値をそれぞれ前記２次元輝度画像に対応付けて取得するステップをさらに含み、
前記半導体ウェハの不良原因を判断するステップにおいて、前記半導体ウェハの不良原因がビア形成不良であると判断した場合に、前記配線長さと不良発生率との相関関係の有無を判断し、前記相関関係がある場合にビアと配線との接続不良が不良原因であると判断し、前記相関関係がない場合にビアの埋込不良が不良原因であると判断する不良原因解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良原因解析方法に関する。
【背景技術】
【０００２】
半導体装置の不良解析ツールとして、ＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）解析法が知られている。被試験デバイスにレーザービームを照射すると、エネルギーの一部が熱に変換され、その箇所の抵抗値が変化する。抵抗値の変化により、電流が変化する。このような電流変化を輝度変化として表示することで、ＯＢＩＲＣＨ電流の画像を得ることができる。電流変化量は、被照射箇所の抵抗の温度係数（ＴＣＲ：Temperature Coefficient Resistance）に依存し、電流変化が正の場合は輝度が明るく、負の場合は暗く表示される。配線やビアにボイドが存在する場合、加熱時に熱伝導が阻害されるため、電流変化量が減少するので暗く表示される。また、ビア底部等に高抵抗層が生じている場合、ＴＣＲが負となり、通常よりも明るく表示される。これにより、ボイドや低抵抗層の発生箇所を検出することができる。
【０００３】
しかし、従来のＯＢＩＲＣＨ解析法では、多層配線構造を有する半導体装置の不良箇所を３次元的に推定することは困難であった。たとえば、不良箇所がビア層に生じているのか配線層に生じているのかを判定することができなかった。不良箇所を３次元的に検出するためには、不良箇所の断面ＴＥＭ解析をおこなって不良部分の断面観察を行う方法がとられていた。微細な半導体装置を断面ＴＥＭ解析するためには高い位置精度が必要であり、半導体装置の微細化に伴い、解析が困難となっている。また、断面ＴＥＭ観察をする工数が必要となり、解析時間がかかるという問題もある。
【０００４】
特許文献１には、以下の半導体装置の検査方法が開示されている。まず、２端子抵抗測定法でチェーン抵抗Ｒを求めた後、レーザービームを走査しながらチェーンパターンでの電流波形を観測し、電流波形が正負に変化した回数から欠陥数ｘを求める。基板内任意箇所についてチェーン抵抗Ｒと欠陥数ｘを調べる。次いで、欠陥数ｘとチェーン抵抗Ｒの関係から、近似線Ｒ＝ｍｘ＋ｂを求める。切片ｂから無欠陥状態のチェーン抵抗が推定できる。さらに、傾きｍが大きいサンプルではビアホールの側壁に不具合があるために上面が平坦な形状のボイドが存在し、一方、傾きｍが小さいサンプルではＡｌを流動させるための温度や保持時間が不足し、流動途中でプロセスが終了したためにドーム形状のボイドが存在すると推定する。これにより、ＯＢＩＲＣＨ法に基づき、プラグ欠陥の発生原因を究明できるとされている。
【特許文献１】特開２０００−３１２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技術では、ビア形成不良しか判断することができていなかった。また、特許文献１に記載の技術では、任意のチェーンパターンをサンプルとして、近似線Ｒ＝ｍｘ＋ｂを求めている。そのため、精度のよい推定を行うことができなかった。
【課題を解決するための手段】
【０００６】
本発明によれば、
複数の半導体チップが形成された半導体ウェハの不良原因を解析する方法であって、
前記半導体ウェハ上に形成され、それぞれＴＥＧ（test element group）として機能する複数のテストパターンに電流を流して、前記テストパターン毎に、正常であれば電流が流れる経路と電流が流れない経路とのコントラストが生じる条件で２次元輝度画像を取得するステップと、
前記２次元輝度画像に不良箇所を示すスポットが含まれる前記テストパターンについて、当該２次元輝度画像に前記コントラストが含まれるか否かを判断し、前記コントラストが含まれる場合に、配線形成不良が不良原因である第１の不良グループに分類するとともに、前記コントラストが含まれない場合に、ビア形成不良が不良原因である第２の不良グループに分類するステップと、
前記第１の不良グループおよび前記第２の不良グループに分類された前記テストパターンの数量に応じて、当該半導体ウェハの不良原因が配線形成不良およびビア形成不良のいずれであるかを判断するステップと、
を含む不良原因解析方法が提供される。
【０００７】
ここで、配線形成不良は、配線パターン不良とすることができる。また、ビア形成不良は、ビアと配線との接続不良、またはビア埋込不良とすることができる。
【０００８】
本発明では、簡便に非破壊で不良原因を推定できる解析方法を提案する。そのために、テストパターンを２次元輝度画像に基づきグループに分類し、各グループに分類されたテストパターンの数量に応じて、不良発生部位を推定する。本発明者は、良品から不良品への電気特性の遷移を過渡現象と捕らえ、各現象が独立的に発生するということを前提に、各現象を類型化してレベル付けを行い、不良原因を解析した。
【０００９】
本発明によれば、２次元輝度画像の画像パターンに基づき、テストパターンをグループ分けして各グループに含まれる不良パターンの数量に応じて半導体ウェハの不良原因を判断するため、不良原因を精度よく推定することができる。
【発明の効果】
【００１０】
本発明によれば、非破壊で、半導体ウェハの不良原因を精度よく推定することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
本発明者は、一つの半導体ウェハに形成された複数のテストパターンそれぞれに電流を流して得られる２次元輝度画像に基づき、複数のテストパターンを複数のグループに分類し、各グループに分類されたテストパターンの数量に応じて、当該半導体ウェハの不良原因が配線形成不良およびビア形成不良のいずれであるかを判断する手法を見出した。
【００１３】
本実施の形態において、半導体ウェハには複数の半導体チップが形成される。また、半導体ウェハには、それぞれＴＥＧ（test element group）として機能する複数のテストパターンが形成される。複数のテストパターンは、各半導体チップに対応して設けられることができる。また、各半導体チップには、それぞれ、複数のテストパターンが設けられた構成とすることもできる。さらに、複数のテストパターンは、配線長さが異なるテストパターンをそれぞれ複数含むことができる。
【００１４】
図１は、ＯＢＩＲＣＨ法によりテストパターンの２次元輝度画像を取得する測定システム２００の構成を示す図である。
測定システム２００は、定電圧源２０１、検出器２０２、レーザ発生・走査部２０４、制御部２０６、および出力部２０８を含む。レーザ発生・走査部２０４は、半導体装置１００（テストパターン）の被観測領域を加熱するための赤外線レーザ２０４ａを発生および走査する。検出器２０２は、定電圧源２０１から半導体装置１００（テストパターン）の半導体基板１０２、配線１０４およびビア１０６を介して流れる電流出力を検出する。制御部２０６は、検出器２０２、レーザ発生・走査部２０４、および出力部２０８等を制御する。電流が流れている接続構造上に赤外線レーザ２０４ａを照射すると、赤外線レーザ２０４ａが照射された箇所で発生する熱により抵抗が増大し、その結果、出力電流が減少する。赤外線レーザ２０４ａの照射箇所と抵抗変化量ΔＲとを対応付けて取得することにより、電流の大きさに応じた明暗を画面上の対応する位置に表示することができる。これにより、電流経路が暗く表示され、他の領域と容易に識別することができる。
【００１５】
出力部２０８は、このような抵抗変化量を２次元輝度画像として表示する表示部とすることができる。また、電流経路にボイドや欠陥があると、その箇所の熱伝導率が正常箇所より小さくなるため、赤外線レーザ２０４ａの照射による温度上昇が大きくなる。そのため、その箇所が周囲よりさらに暗く表示される。また、ビア底部に高抵抗層ができた場合、その温度係数が通常と逆の符号となることが多い。ここで、ΔＲは抵抗の温度係数（ＴＣＲ：Temperature Coefficient Resistance)に依存する。そのため、このような不良箇所がＯＢＩＲＣＨ画像で明るく表示される。
【００１６】
図２は、以上のような測定システム２００により得られた２次元輝度画像を示す図である。ここでは、オープン不良を例として説明する。本実施の形態において、各テストパターンの２次元輝度画像は、以下の４つの画像パターンのいずれかに分類される。
【００１７】
画像パターン１は、電流パス領域と電流パス以外の領域とのコントラスト差を有するとともに、不良箇所を示すスポット（白いコントラスト）を含まない。このような画像パターンを与えるテストパターンは、テストパターン中に良好に電流が流れ、欠陥も存在しないと判断することができる。画像パターン１を与えるテストパターンは良品（レベル１）と判定される。
【００１８】
画像パターン２は、電流パス領域と電流パス以外の領域とのコントラスト差を有するとともに、電流パス領域中に不良箇所を示すスポットを含む。このような画像パターンを与えるテストパターンは、テストパターン中に電流が流れるが、欠陥が存在すると判断することができる。画像パターン２を与えるテストパターンは、レベル２と判定される。
【００１９】
画像パターン３は、電流パス領域と電流パス以外の領域とのコントラスト差がなく、電流パス領域中に不良箇所を示すスポットを含む。このような画像パターンを与えるテストパターンは、たとえば抵抗値が高い等により電流パスが良好に判別できず、また欠陥が存在すると判断することができる。画像パターン３を与えるテストパターンは、レベル２と判定されるテストパターンよりも不良レベルが高いと判断することができ、レベル３と判定される。
【００２０】
画像パターン４は、電流パス領域と電流パス以外の領域とのコントラスト差がなく、電流パス領域中に不良箇所を示すスポットも存在しない。このような画像パターンからは、不良原因を推定するための情報を得ることができない。画像パターン４を与えるテストパターンは、レベル４と判定される。
【００２１】
図３は、本実施の形態における半導体ウェハの不良原因を解析する手順を示すフローチャートである。
まず、半導体ウェハ上に形成された複数のテストパターンそれぞれに電流を流して、テストパターン毎に、正常であれば電流が流れる経路と電流が流れない経路とのコントラストが生じる条件で２次元輝度画像を取得する（Ｓ１００）。本実施の形態において、２次元輝度画像は、測定システム２００により、ＯＢＩＲＣＨ法を用いて取得することができる。また、各テストパターンの抵抗値を２次元輝度画像に対応付けて取得する（Ｓ１０２）。本実施の形態において、抵抗値も、測定システム２００により取得することができる。
【００２２】
ステップＳ１００で取得した２次元輝度画像の画像パターンに基づき、テストパターン毎にレベル付けを行う（Ｓ１０４）。
【００２３】
まず、解析対象の半導体ウェハのテストパターンに対応する２次元輝度画像すべてがレベル１か否かを判断する（Ｓ１０６）。ここで、すべてのテストパターンがレベル１の場合（Ｓ１０６のＹＥＳ）、この半導体ウェハは良品と判定される。
【００２４】
一方、ステップＳ１０６で、レベル１ではないテストパターンがある場合（Ｓ１０６のＮＯ）、解析対象の半導体ウェハのテストパターンに対応する２次元輝度画像すべてがレベル４か否かを判断する（Ｓ１０８）。ここで、すべてのテストパターンがレベル４の場合（Ｓ１０８のＹＥＳ）、これ以上の判定を行うことができず、判定不能とされる。
【００２５】
ステップＳ１０８で、レベル４ではないテストパターンがある場合（Ｓ１０８のＮＯ）、レベル２のテストパターンが含まれるか否かを判断する（Ｓ１１０）。レベル２のテストパターンが含まれる場合（Ｓ１１０のＹＥＳ）、ステップＳ１１２に進み、レベル２のテストパターンのビア抵抗が基準値よりも大きいか否かを判断する（Ｓ１１２）。この判断の詳細は後述する。ステップＳ１１２で、ビア抵抗が大きいと判断されなかった場合（Ｓ１１２のＮＯ）、この半導体ウェハの不良原因は、配線系（配線形成不良）で、配線エッジ不良（小）であると判断する（第１の不良原因）。
【００２６】
ステップＳ１１２で、ビア抵抗が大きいと判断された場合（Ｓ１１２のＹＥＳ）、この半導体ウェハの不良原因は、配線系で、配線エッジ不良（大）または光学補正不良（ＯＰＣ不良：Optical Proximity Correction）であると判断する（第２の不良原因）。
【００２７】
ステップＳ１１０で、レベル２のチップが含まれない場合（Ｓ１１０のＮＯ）、レベル３のテストパターン数が全テストパターン数に対して所定割合以上か否かを判断する（Ｓ１１３）。レベル３のテストパターン数が全テストパターン数に対して所定割合以上の場合、ステップＳ１１４に進み、レベル３のテストパターンのビア抵抗依存性があるか否かを判断する。レベル３の不良が支配的で、不良数とビア抵抗との相関関係がある場合は、配線端部とビアとの接続不良が不良原因だと判断することができる。一方、レベル３の不良が支配的で、不良数とビア抵抗との相関関係がない場合は、ビア埋設不良が不良原因だと判断することができる。この場合、不良が測定経路に対して大きな支障を与え、不良数と抵抗との相関関係は発生しないためである。ステップＳ１１４において、ビア抵抗依存性があると判断された場合（Ｓ１１４のＹＥＳ）、この半導体ウェハの不良原因は、ビア系で（ビア形成不良）、ビアと配線との接続不良であると判断する（第３の不良原因）。ステップＳ１１４の判断の詳細は後述する。
【００２８】
一方、ステップＳ１１４で、ビア抵抗依存性がないと判断された場合（Ｓ１１４のＮＯ）、この半導体ウェハの不良原因は、ビア系で、埋込不良であると判断する（第４の不良原因）。
【００２９】
一方、ステップＳ１１３で、レベル３のテストパターン数が全テストパターン数に対して所定割合以上でない場合（Ｓ１１３のＮＯ）、判定不能とされる。
以上のように、本実施の形態において、レベル２のテストパターンを、配線形成不良が不良原因である第１の不良グループに分類するとともに、レベル３のテストパターンを、ビア形成不良が不良原因である第２の不良グループに分類する。ついで、第１の不良グループに分類されたテストパターンがある場合、半導体ウェハの不良原因が配線形成不良であると判断する。一方、第１の不良グループに分類されたテストパターンがなく、第２の不良グループに分類されたテストパターンが所定割合以上存在する場合に、半導体ウェハの不良原因がビア形成不良であると判断する。
【００３０】
図４は、一般的なＴＥＧ（test element group）におけるビアチェーン抵抗と不良レベルとの関係の特徴的な傾向を、不良原因毎に示した図である。たとえば、不良原因がビア埋込不良の場合、ＴＥＧのビア単位当たりのビア抵抗が高く、ビア単位当たりの抵抗値に関わらず、不良レベルが高いと判断される。不良原因がビアと配線との接続不良の場合、ＴＥＧのビア単位あたりのビア抵抗が高く、ビア単位当たりの抵抗値が高くなるにつれ、不良レベルも高いと判断される。
【００３１】
また、不良原因が配線エッジ不良の場合、ＴＥＧのビア単位当たりのビア抵抗値が高くなるにつれ、不良レベルも高くなる。しかし、配線エッジ不良の場合、ビア単位当たりの抵抗値が高くなっても、クリティカルな不良とはならないこともあり、不良レベルはあまり高いとは判断されない。
【００３２】
本発明者は、このように、不良原因によって、ビア単位当たりの抵抗値と不良レベルとの関係が異なることを見出し、本発明に到達した。配線系の不良およびビア系の不良に関しては、不良の発生には特徴が多く存在する。図４を参照すると、不良の発生原因がビア系の場合、１つ当たりの不良が電気特性に与える影響が大きく、不良レベルが高い傾向があり、不良の発生原因が配線系の場合、１つ当たりの不良が電気特定に与える特性はそれほど大きくなく、不良レベルが低い傾向にある。このように、不良の場所に依存性した不良分布の特徴が理解できる。本発明者は、このような不良分布の傾向を捕らえることにより、主な不良の原因をモデル化した。
【００３３】
すなわち、半導体ウェハに形成された複数のテストパターンの中に、レベル２に分類されるものがある場合（図３のステップＳ１１０のＹＥＳ）、半導体ウェハの不良原因は、配線形成不良である蓋然性が高いことを見出した。一方、半導体ウェハに形成された複数のテストパターンの中に、レベル２に分類されるものがほとんどなく、レベル３に分類されるものがある割合以上存在する場合（図３のステップＳ１１３のＹＥＳ）、半導体ウェハの不良原因は、ビア形成不良である蓋然性が高いことを見出した。
【００３４】
さらに、本発明者は、テストパターンのビア単位当たりの抵抗依存性に応じて、より詳細な不良原因が推定できることを見出した。
【００３５】
図３のステップＳ１１２の判断は、以下のようにして行うことができる。まず、半導体ウェハに含まれる複数のテストパターンのうち、レベル２とされたテストパターンのビア抵抗値（ｏｈｍ）を横軸、各テストパターンの２次元輝度画像に含まれる不良箇所を示すスポット数を縦軸としたグラフを作成する。次いで、そのグラフの傾きが所定値以上か否かを判断する。グラフの傾きが所定値以上の場合、ビア抵抗が大きいと判断することができる。グラフの傾きが所定値より小さい場合、ビア抵抗が小さいと判断される。
【００３６】
図３のステップＳ１１４の判断は、以下のようにして行うことができる。レベル３のテストパターンについては、レベル２のテストパターンよりも、ビア抵抗依存性の有無を判断するのが困難である。本実施の形態において、レベル３のテストパターンのビア抵抗依存性の有無は、配線長さが異なるテストパターンを用いて行うことができる。すなわち、配線長さが異なるテストパターンに電流を流したときの抵抗値をそれぞれ取得し、配線長さと不良発生率との相関関係の有無を判断する。相関関係がある場合にビア抵抗依存性があると判断し、相関関係がない場合にビア抵抗依存性がないと判断する。
【実施例】
【００３７】
次に、具体例を用いて説明する。
３つの半導体ウェハ（ケースＡ、ケースＢ、およびケースＣ）について、各半導体ウェハに含まれる複数のテストパターンの測定結果を用いて、不良原因の推定を行った。
【００３８】
図５は、ケースＡ、ケースＢ、およびケースＣにそれぞれ含まれる複数のテストパターンのビア抵抗と累積確率との関係を示す図である。なお、各テストパターンについて得られた２次元輝度画像に基づき、ケースＡはレベル２およびレベル３のテストパターンを含み、レベル３のテストパターンが支配的であること、ケースＢはレベル２およびレベル３のテストパターンを含み、レベル２のテストパターンが支配的であることがわかった。また、ケースＣはレベル２のテストパターンを含まず、レベル３のテストパターンが所定割合以上含まれることがわかった。また、いずれのケースにも、レベル１の良品が含まれる。
【００３９】
図５から、良品（レベル１）と不良品（レベル２〜４）のビア抵抗のバラツキを理解することができる。ケースＡ、ケースＢ、およびケースＣのいずれにおいても、不良品の中に良品と同様のビア抵抗を有するテストパターンが存在する。このことから、ビア抵抗の測定結果だけでは良品と不良品の判定を正確に行えないことがわかる。また、ケースＡの不良品のビア抵抗はケースＢの不良品のビア抵抗よりもバラツキが大きく、不良レベルの高いテストパターンが多く含まれていることが理解できる。このことは、ケースＡにはレベル３のテストパターンが多く含まれるという２次元輝度画像に基づくレベル付けと一致する。また、図５（ｃ）から、ケースＣの不良品のビア抵抗のバラツキも大きいことが理解できる。これも、ケースＣにはレベル３のテストパターンが所定割合以上含まれるという２次元輝度画像に基づくレベル付けと一致する。
【００４０】
図６は、ケースＡ、ケースＢ、およびケースＣにそれぞれ含まれる複数のテストパターンのビア抵抗と、各テストパターンの不良数との関係を示す図である。ここで、不良数は、２次元輝度画像に含まれる不良箇所を示すスポット数のことである。
【００４１】
次に、図５および図６の結果に基づき、図３のフローチャートに沿って、ケースＡ、ケースＢ、およびケースＣの不良原因を推定する。
まず、ケースＡおよびケースＢは、レベル２のテストパターンが含まれることから、この半導体ウェハの不良原因は、配線系であると判断される。また、ケースＣは、レベル３のテストパターンが所定割合以上含まれるため、この半導体ウェハの不良原因は、ビア系であると判断される。
【００４２】
次に、図６（ａ）と図６（ｂ）を参照すると、図６（ｂ）のケースＢは、図６（ａ）のケースＡよりも、グラフの傾きが大きくなっている。すなわち、ケースＢの方が、ケースＡよりも配線エッジ不良が大きいことがわかる。
【００４３】
なお、図６に示したように、ケースＡ、ケースＢ、ケースＣのいずれも、レベル３のテストパターンは、不良数とビア抵抗との相関関係がないように見える。これは、レベル３のテストパターンについては、測定環境の劣化により感度が低下しているためと考えられる。つまり、レベル３のテストパターンについては、この方法では相関関係の有無を判断できないことがわかる。
【００４４】
本実施例において、ケースＣの半導体ウェハのテストパターンについて、配線長さが異なるテストパターン（それぞれ配線長さ５０ｎｍ、８０ｎｍ、１００ｎｍ、１２０ｎｍ、および１５０ｎｍ）を用いて、配線長さと不良発生率との相関関係を調べた。図７は、テストパターンの配線長さと不良の発生確率との関係を示す図である。配線長さが１００ｎｍ、１２０ｎｍとなるに従い、不良発生率が低減している。つまり、ケースＣでは、配線端部の後退現象等により、配線とビアとの接続不良が生じるためにレベル３のテストパターンが存在しているが、配線長さが長くなるにつれ、このような接続不良が解消され、不良発生率が低減したと考えられる。
【００４５】
実際の不良を観察した結果を図８〜図１０に示す。
図８は、ケースＡの半導体ウェハに形成された不良箇所を示す図である。図８（ａ）および図８（ｂ）は、レベル２のテストパターンの不良箇所を示す上面図である。ここでは、図中矢印で示した箇所に配線エッジ不良が見られる。図８（ｃ）は、レベル４のテストパターンの不良箇所を示す断面図である。図中破線で囲んだ箇所で切断が生じている。ケースＡの半導体ウェハについては、図８（ａ）および図８（ｂ）に示したような配線エッジ不良が不良原因の支配的要因であった。このように、図３のフローチャートに沿って判断したのと同様の不良原因が発生していることが示された。
【００４６】
図９は、ケースＢの半導体ウェハに形成された不良箇所を示す上面図である。図９（ａ）および図９（ｂ）レベル２のテストパターンの不良箇所を示す上面図である。ここでは、図中矢印で示した箇所に配線エッジ不良が見られる。ケースＢの半導体ウェハについては、配線エッジ不良が不良原因の支配的要因であった。
【００４７】
図１０は、ケースＣの半導体ウェハに形成された不良箇所を示す図である。図１０（ａ）は、レベル１の不良が発生していない状態を示す。図１０（ｂ）は、レベル３の配線とビアとの接続不良が発生している状態を示す。図１０（ｃ）は、レベル４の配線とビアとが完全に断線している状態を示す。ケースＣの半導体ウェハについては、ビアと配線との接続不良が不良原因の支配的要因であった。
【００４８】
以上のように本実施の形態における不良原因の解析方法によれば、２次元輝度画像の画像パターンに基づき、テストパターンを不良原因が異なるグループに分類する。このように分類した後に、各グループに分類されたテストパターンの数量に応じて不良の状況を判断するため、断面観察することなく不良原因を解析することができる。したがって、断面ＴＥＭによる不良解析の時間が省略できるとともに、半導体ウェハにおける不良原因の支配的要因を把握することができる。
【００４９】
なお、本実施の形態における不良原因の解析に用いるＴＥＧは、１万個以上の直列接続ビアチェーンとすることができる。また、ビア一個当たりの抵抗は１０ｏｈｍ程度とすることができる。このようなＴＥＧをテストパターンとして用いた場合に、良好に不良原因の解析を行うことができた。さらに、ＯＢＩＲＣＨ法では電流検出能力限界が１０ｎＡであるため、テストパターンは、２針法によるパッドとパッドの抵抗値であるＴＥＧ総抵抗が１００Ｍｏｈｍ以下となる構成であることが望ましい。また、ＴＥＧの配線幅は、欠陥が無視できない程度の１００ｎｍ以下とすることができる。
【００５０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００５１】
以上の実施の形態においては、オープン不良について説明したが、本発明は、ショート不良が生じた半導体チップが含まれる半導体ウェハの不良原因の解析にも適用することができる。
【００５２】
ショート不良の場合は、不良を発生するパスがランダムには発生することは少ない。図１１は、ショート不良の場合に、各テストパターンの２次元輝度画像に基づき、テストパターンをレベル付けした例を示す図である。レベル２の場合は、不良の分布はテストストラクチャーの端部に局在している。レベル３の場合は、ショート不良レベルが高くなると、テストパターン内部に電流パスが少なくなる。レベル４では、白いコントラストがなくなり、安定したパスがパッドを短絡する形で形成されている。
【００５３】
図１２は、ショート不良が生じた半導体ウェハの不良箇所を示す上面図である。図１２（ａ）、図１２（ｂ）、および図１２（ｃ）は、それぞれレベル１、レベル２、およびレベル３のテストパターンの不良箇所を示す。この事例でも、レベル３において、同一パターン領域で配線分離部不良が発生して、ショート不良が生じている。
【００５４】
この事例でも、オープン不良と同様にカテゴリー分けして不良数と分離することにより、配線不良とビアによるショート不良とが分離できる。このように、ショート不良においても、不良のカテゴリー分類が同じ指標でできることを示した。この方法を第１の実施例と組み合わせることにより、オープン不良とショート不良が混在した場合でも、オープン不良とショート不良の特徴から分離することが可能となり、従来の抵抗測定では不可能であった、オープン不良とショート不良の共存したビアチェーンの解析も可能となるメリットがある。
【００５５】
なお、以上の実施の形態において、ＯＢＩＲＣＨ法を例として説明したが、２次元輝度画像は、テストパターンに電子線を照射し、チャージアップ状態から不良箇所を決める電位コントラスト法を用いて取得することもできる。
【００５６】
本発明は、以下の態様も含む。
本発明によれば、半導体装置またはその製造プロセスをモニターする電気測定用パターン（テストパターン）の良品または不良品の判定方法において、複数の電気測定用パターンそれぞれの電気測定経路の２次元的な電気特性分布に基づき、前記複数の電気測定用パターンをカテゴリー分類し、各カテゴリー分けに対応した抵抗分布特性における不良個数依存性から３次元的な不良箇所を類推する判定方法が提供される。ここで、カテゴリーは、たとえば上記第１の不良グループおよび第２の不良グループとすることができる。不良個数依存性は、たとえば第１の不良グループの場合は不良箇所を示すスポットの数、第２の不良グループの場合は、テストパターン数全体に対する第２の不良グループに分類されたテストパターン数の割合とすることができる。
【００５７】
本発明の判定方法において、電気測定経路の２次元的な電気特性分布のイメージ表示方法としてＯＢＩＲＣＨ法を用いることができる。また、電気特性分布は、テストパターンの電流パス領域と電流パス領域外との平均電流変位量差の存在の有無とすることができ、当該有無を判定基準とすることができる。
【００５８】
本発明の判定方法において、評価に用いる電気特性評価パターンの総抵抗値が１００Ｍｏｈｍ以下とすることができる。
【００５９】
本発明の判定方法において、評価に用いる電気評価パターンは、直列に接続されたビアチェーンで構成することができる。
【図面の簡単な説明】
【００６０】
【図１】ＯＢＩＲＣＨ法によりテストパターンの２次元輝度画像を取得する測定システムの構成を示す図である。
【図２】図１に示した測定システムにより得られた２次元輝度画像を示す図である。
【図３】本発明の実施の形態における半導体ウェハの不良原因を解析する手順を示すフローチャートである。
【図４】一般的なＴＥＧ（test element group）におけるビアチェーン抵抗と不良レベルとの関係の特徴的な傾向を、不良原因毎に示した図である。
【図５】ケースＡ、ケースＢ、およびケースＣにそれぞれ含まれる複数のテストパターンのビア抵抗と累積確率との関係を示す図である。
【図６】ケースＡ、ケースＢ、およびケースＣにそれぞれ含まれる複数のテストパターンのビア抵抗と、各テストパターンの不良数との関係を示す図である。
【図７】テストパターンの配線長さと不良の発生確率との関係を示す図である。
【図８】ケースＡの不良を観察した結果を示す図である。
【図９】ケースＢの不良を観察した結果を示す図である。
【図１０】ケースＣの不良を観察した結果を示す図である。
【図１１】ショート不良の場合に、各テストパターンの２次元輝度画像に基づき、テストパターンをレベル付けした例を示す図である。
【図１２】ショート不良が生じた半導体ウェハの不良箇所を示す上面図である。
【符号の説明】
【００６１】
１００  半導体装置
１０２  半導体基板
１０４  配線
１０６  ビア
２００  測定システム
２０１  定電圧源
２０２  検出器
２０４  レーザ発生・走査部
２０４ａ  赤外線レーザ
２０６  制御部
２０８  出力部
【図１】
2007227481.tif 000003
【図２】
2007227481.tif 000004
【図３】
2007227481.tif 000005
【図４】
2007227481.tif 000006
【図５】
2007227481.tif 000007
【図６】
2007227481.tif 000008
【図７】
2007227481.tif 000009
【図８】
2007227481.tif 000010
【図９】
2007227481.tif 000011
【図１０】
2007227481.tif 000012
【図１１】
2007227481.tif 000013
【図１２】
2007227481.tif 000014