(57)【要約】【課題】オフ電流の小さい薄膜トランジスタの構造及びそれを用いた画質の良好な表示装置、並びに、表示装置の製造方法を提供する。【解決手段】薄膜トランジスタ構造は、絶縁性基板２０と、絶縁性基板２０上に設けられたゲート電極３０と、ゲート電極３０を被覆するように設けられたゲート絶縁膜４１と、ゲート絶縁膜４１の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層４２と、ｐ型又はｎ型アモルファスシリコン半導体層４２の直上に設けられた真性アモルファスシリコン半導体層４３と、各々、真性アモルファスシリコン半導体層４３に電気的に接続されたソース電極５０及びドレイン電極５１と、を備える。【選択図】図１
2007250663.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、
上記絶縁性基板上に設けられたゲート電極と、
上記ゲート電極を被覆するように設けられたゲート絶縁膜と、
上記ゲート絶縁膜の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層と、
上記ｐ型又はｎ型アモルファスシリコン半導体層の直上に設けられた真性アモルファスシリコン半導体層と、
各々、上記真性アモルファスシリコン半導体層に電気的に接続されたソース電極及びドレイン電極と、
を備えた薄膜トランジスタ構造。
【請求項２】
請求項１に記載された薄膜トランジスタ構造において、
上記真性アモルファスシリコン半導体層は、その厚さが３０ｎｍ以下である薄膜トランジスタ構造。
【請求項３】
絶縁性基板上にドライバが形成された薄膜トランジスタ基板を備えた表示装置であって、
上記ドライバは、ドライバ用薄膜トランジスタを含み、
上記ドライバ用薄膜トランジスタは、
上記絶縁性基板上に設けられたゲート電極と、
上記ゲート電極を被覆するように設けられたゲート絶縁膜と、
上記ゲート絶縁膜の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層と、
上記ｐ型又はｎ型アモルファスシリコン半導体層の直上に設けられた真性アモルファスシリコン半導体層と、
各々、上記真性アモルファスシリコン半導体層に電気的に接続されたソース電極及びドレイン電極と、
を有する表示装置。
【請求項４】
絶縁性基板上に画素用薄膜トランジスタとそれと同一構造のドライバ用薄膜トランジスタとが形成された薄膜トランジスタ基板を備えた表示装置の製造方法であって、
絶縁性基板上に、画素用薄膜トランジスタとドライバ用薄膜トランジスタとを同時に作り込む表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ構造、表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ等に使用されるトランジスタは、画素毎に付けられたスイッチング用の薄膜トランジスタと画面全体を制御する閾値電圧の振れ幅の低い薄膜トランジスタの２種類のトランジスタを必要とする。
【０００３】
このような画素スイッチとしては、少ない材料で製造でき、結晶系に比べ製造工程が低温であるため低コストで製造できるという利点から、特にアモルファスシリコン薄膜トランジスタが用いられている。アモルファスシリコン薄膜トランジスタは、一般的に、図５に示すように絶縁性基板上にゲート電極が形成され、その上にゲート絶縁膜、真性（ノンドープ）アモルファスシリコン膜及びｐ型又はｎ型アモルファスシリコン膜がこの順に成膜されている。そして、不要なアモルファスシリコン膜が部分除去された後に、ｐ型又はｎ型アモルファスシリコン膜にそれぞれソース電極及びドレイン電極が形成されることにより構成されているが、このような構成のアモルファスシリコン薄膜トランジスタには種々の問題がある。
【０００４】
まず、アモルファスシリコン薄膜トランジスタは、真性アモルファスシリコン膜を活性層として用いている。よってゲート電極上に電荷を発生させて良好な薄膜トランジスタ特性を得るため、図５のようにゲート電極とソース電極、及び、ゲート電極とドレイン電極をそれぞれオーバーラップさせる必要がある。ところが、このように各電極をオーバーラップさせると、それらの電極の間の寄生容量が大きくなる。従って、そのようなトランジスタを液晶表示装置等に用いると、信号遅延が大きくなるため画質の劣化が生じるという問題がある。
【０００５】
また、オーバーラップさせる領域が一定でなければならないが、これには高精度の位置決めが必要とされる。従って、加工精度によってはこの領域が変わるため寄生容量がばらつき、これによっても画質の劣化が生じるという問題もある。
【０００６】
さらに、アモルファスシリコン薄膜トランジスタは、正バイアスに対する閾値電圧の変動量が大きく、経時変化において駆動電流が減少してしまう。従って、このような薄膜トランジスタは画面制御（ドライバ）用のトランジスタ集積回路に用いることができない。このため、液晶ディスプレイ等に使用されるトランジスタを得るためには、図６に示すように、表示部（液晶パネル）のアモルファスシリコンに形成した画素用薄膜トランジスタに対し、閾値電圧の変動量の小さい単結晶シリコンに形成したドライバ用のトランジスタ集積回路を同一基板に貼り合わせるか又は接続するという方法が取られている。しかし、このような方法では、部品点数が多くになって液晶ディスプレイのコストを押し上げる要因になっていた。
【０００７】
また、アモルファスシリコンを用いたエンハンスメント型トランジスタ以外にも、液晶ディスプレイ等に使用されるトランジスタとして、非特許文献１に示すように、ＩＴＯ（インジウム・スズ酸化物）を活性層として用いたデプレッション型トランジスタを用いることもできる。このトランジスタは、図７に示すように、ゲート絶縁膜に強誘電体薄膜を用い、チャネル領域にＩＴＯよりなる酸化物導体を用いている。そして、これによれば、良好な薄膜トランジスタ特性を得ることができる、と記載されている。
【非特許文献１】Takaaki Miyasakao,Masaru Senoo,and Eisuke Tokumitsu 「Ferroelectric-gate thin-film transistors using indium-tin-oxide channel with large controllability」,APPLIED PHYSICS LETTERS 86,162902(2005)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このようなトランジスタは、ＩＴＯを活性層として用いているため、バックチャネルに当たる領域に欠陥準位が生じる。このため、オフ電流が大きくなり、液晶表示装置等に用いると表示媒体に印加されている電圧が維持できず、画質が低下してしまうという問題がある。
【０００９】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、オフ電流の小さいデプレッション型薄膜トランジスタの構造及びそれを用いた画質の良好な表示装置、並びに、表示装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る薄膜トランジスタ構造は、絶縁性基板と、絶縁性基板上に設けられたゲート電極と、ゲート電極を被覆するように設けられたゲート絶縁膜と、ゲート絶縁膜の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層と、ｐ型又はｎ型アモルファスシリコン半導体層の直上に設けられた真性アモルファスシリコン半導体層と、各々、真性アモルファスシリコン半導体層に電気的に接続されたソース電極及びドレイン電極と、を備えていることを特徴とする。
【００１１】
このような構成によれば、活性層である半導体層のチャネル側にｐ型又はｎ型アモルファスシリコン半導体層を積層し、且つ、バックチャネル側に真性アモルファスシリコン半導体層が積層されてなる、いわゆるデプレッション型薄膜トランジスタを得ることができる。このため、ゲート電圧により形成されるチャネル領域とソース電極領域およびドレイン電極領域を接続させるため、エンハンスメント型トランジスタでは必要となるゲート電極とソース電極およびドレイン電極のオーバーラップ領域が必要なくなる。従って、それらの電極間の寄生容量がほとんど発生しなくなるため、この薄膜トランジスタを表示装置に用いても、信号遅延による画質の劣化という問題が生じない。
【００１２】
また、上記のように各電極をオーバーラップさせる必要がないため、オーバーラップ領域の形成のための高精度な位置決めが必要とならず、オーバーラップ領域形成時の加工精度のばらつきによる画質の劣化の発生する問題がなくなり、加えて製造コストがより低くなる。
【００１３】
さらに、バックチャネルに当たる領域が真性アモルファスシリコン半導体層で形成されているため、そこに欠陥準位が生じない。このため、オフ電流が小さくなり、これを表示装置に用いても表示媒体に印加されている電圧を維持することができ、このようなトランジスタを用いた装置の性能がより向上する。
【００１４】
また、本発明に係る薄膜トランジスタ構造は、真性アモルファスシリコン半導体層の厚さが３０ｎｍ以下であってもよい。
【００１５】
このような構成によれば、ソース電極及びドレイン電極と、真性アモルファスシリコン半導体層とが直接接触する際に生じる直列抵抗を真性アモルファスシリコン半導体層の厚さを３０ｎｍ以下にすることで、より抵抗を減少させることができる。従って、薄膜トランジスタの性能が低くなるのを抑制することができる。
【００１６】
本発明に係る表示装置は、絶縁性基板上にドライバが形成された薄膜トランジスタ基板を備えた表示装置であって、ドライバは、ドライバ用薄膜トランジスタを含み、ドライバ用薄膜トランジスタは、絶縁性基板上に設けられたゲート電極と、ゲート電極を被覆するように設けられたゲート絶縁膜と、ゲート絶縁膜の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層と、ｐ型又はｎ型アモルファスシリコン半導体層の直上に設けられた真性アモルファスシリコン半導体層と、各々、真性アモルファスシリコン半導体層に電気的に接続されたソース電極及びドレイン電極と、を有することを特徴とする。
【００１７】
このような構成によれば、表示措置のドライバ用薄膜トランジスタについて、そのバックチャネルに当たる領域が真性アモルファスシリコン半導体層で形成されているため、そこに欠陥準位が生じない。このため、オフ電流が小さくなり、これを表示装置に用いても表示媒体に印加されている電圧を維持することができ、表示装置の画質が良好となる。
【００１８】
また、ドライバ用薄膜トランジスタが正バイアスを印加しない又は印加しても少量でよいため、閾値電圧の変動量を抑制することができる。従って、表示装置の画面制御用ドライバとして用いても経時変化において駆動電流の減少が抑制されるため、画素用の薄膜トランジスタと同一基板上に同一工程で作製することができる、いわゆるドライバ等のモノリシック化が可能となる。
【００１９】
本発明に係る表示装置の製造方法は、絶縁性基板上に画素用薄膜トランジスタとそれと同一構造のドライバ用薄膜トランジスタとが形成された薄膜トランジスタ基板を備えた表示装置の製造方法であって、絶縁性基板上に、画素用薄膜トランジスタとドライバ用薄膜トランジスタとを同時に作り込むことを特徴とする。
【００２０】
このような構成によれば、同一基板上に同一工程によって表示装置のドライバ用薄膜トランジスタと画素用薄膜トランジスタとを作製することができる。従って、アモルファスシリコン層を備えた薄型トランジスタによる表示装置のモノリシック化が可能となるため、製造コストを抑制することが可能となる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、オフ電流の小さいデプレッション型薄膜トランジスタの構造及びそれを用いた画質の良好な表示装置、並びに、表示装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態に係る薄膜トランジスタ１０、液晶表示装置及び液晶表示装置の製造方法を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００２３】
（薄膜トランジスタ１０の構成）
図１に、本実施形態に係る薄膜トランジスタ１０を示す。
【００２４】
薄膜トランジスタ１０は、絶縁性基板２０、絶縁性基板２０上に形成されたゲート電極３０、ゲート電極３０上に形成された積層構造体４０、積層構造体４０の最上層の真性アモルファスシリコン半導体層４３に接続されたソース電極５０及びドレイン電極５１及び保護膜６０で構成されている。
【００２５】
絶縁性基板２０は、高歪点ガラスであるバリウム−アルミノ硼珪酸ガラス、アルカリ土類−アルミノ硼珪酸ガラス、硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−アルミノ硼珪酸ガラス等で形成されている。
【００２６】
ゲート電極３０は、絶縁性基板２０上に形成され、所定のパターニングが施されている。ゲート電極３０は、Ｔｉ，ＴｉＮ，Ｍｏ，Ｔａ，ＴａＮ，Ａｌ等で形成されている。
【００２７】
積層構造体４０は、ゲート電極３０上に設けられており、最下層のゲート絶縁膜４１、中間層のｐ型又はｎ型アモルファスシリコン半導体層４２及び最上層の真性アモルファスシリコン半導体層４３により構成されている。
【００２８】
ゲート絶縁膜４１は、積層構造体４０の最下層に位置している。ゲート絶縁膜４１は、ゲート電極３０を覆うように形成されている。ゲート絶縁膜４１は、ＳｉＯ２やＳｉＮｘ等の無機系の絶縁膜や有機基を有する無機成分を主体とする絶縁材料（有機基を含むポリシロキサン等）からなる絶縁膜で形成されている。
【００２９】
ｐ型又はｎ型アモルファスシリコン半導体層４２は、積層構造体４０の中間層、すなわちゲート絶縁膜４１上に形成されている。ｐ型又はｎ型アモルファスシリコン半導体層４２は、その厚さは特に限定されないが、例えば１００ｎｍ程度となるように形成されている。ｐ型又はｎ型アモルファスシリコン半導体層４２は、不純物元素が水素化アモルファスシリコンにドープされて形成されている。ドープされる不純物元素としては、ｎ型アモルファスシリコン半導体層ではリン(Ｐ)が、ｐ型アモルファスシリコン半導体層ではホウ素（Ｂ）が、それぞれ用いられる。
【００３０】
真性アモルファスシリコン半導体層４３は、積層構造体４０の最上層、すなわちｐ型又はｎ型アモルファスシリコン半導体層４２上に形成されている。真性アモルファスシリコン半導体層４３は、不純物元素がドープされていない水素化アモルファスシリコンで構成されている。真性アモルファスシリコン半導体層４３は、その厚さは特に限定されないが、例えば３０ｎｍ以下となるように形成されている。真性アモルファスシリコン半導体層４３の厚さが３０ｎｍ以下に形成されていると、ソース電極５０及びドレイン電極５１と真性アモルファスシリコン半導体層４３とが直接接触する際に生じる直列抵抗を、より減少させることができる。これにより、薄膜トランジスタ１０の性能が低くなるのを抑制することができる。また、薄膜トランジスタ１０を液晶表示装置などの表示部に用いる場合には、図２に示すように、バックライト等からの光の照射によってもこのような直列抵抗を減少させることができ、トランジスタの性能を低下させることがない。
【００３１】
ソース電極５０及びドレイン電極５１は、それぞれ真性アモルファスシリコン半導体層４３上であって、且つ、ゲート電極３０とオーバーラップしないような位置に形成されている。すなわち、薄膜トランジスタ１０を表面から見たときに、ソース電極５０及びドレイン電極５１がゲート電極３０に重ならないように間隔を空けて挟むような位置に形成されている。ソース電極５０及びドレイン電極５１は、それぞれゲート電極３０と同様に、Ｔｉ，ＴｉＮ，Ｍｏ，Ｔａ，ＴａＮ，Ａｌ等で形成されている。
【００３２】
このように、薄膜トランジスタ１０は、活性層である半導体層のチャネル側にｐ型又はｎ型アモルファスシリコン半導体層４２を積層し、且つ、バックチャネル側に真性アモルファスシリコン半導体層４３が積層されている。すなわち、薄膜トランジスタ１０は、デプレッション型トランジスタを構成している。このため、ゲート電圧により形成されるチャネル領域とソース電極領域およびドレイン電極領域を接続させるため、エンハンスメント型トランジスタでは必要となるゲート電極とソース電極およびドレイン電極のオーバーラップ領域が必要なくなる。従って、それらの電極間の寄生容量がほとんど発生しなくなるため、この薄膜トランジスタ１０を表示装置に用いても、信号遅延による画質の劣化という問題が生じない。また、バックチャネルに当たる領域が真性アモルファスシリコン半導体層４３で形成されているため、そこに欠陥準位が生じない。このため、オフ電流が小さくなり、これを表示装置に用いても表示媒体に印加されている電圧を維持することができ、このようなトランジスタを用いた装置の性能がより向上する。
【００３３】
保護膜６０は、ＳｉＮｘ等からなり、ソース電極５０、ドレイン電極５１及び真性アモルファスシリコン半導体層４３上を覆うように形成されている。
【００３４】
（液晶表示装置７０の構成）
図３に示すように、本実施形態に係る液晶表示装置７０は、不図示のバックライトユニットに形成されて、薄膜トランジスタ基板８０に形成された表示部８１（液晶パネル）、並びに、周辺回路８２により構成されている。
【００３５】
薄膜トランジスタ基板８０には、画素領域がマトリクス状に配置された表示部８１（液晶パネル）と、表示コントローラ、ゲートドライバ及びデータドライバ等からなる周辺回路８２が形成されている。
【００３６】
表示部８１には、複数の画素用薄膜トランジスタ８５が各画素領域に形成されている。各画素用薄膜トランジスタ８５は、当該画素用薄膜トランジスタ８５のソース電極５０に接続されるソースバスラインによりデータドライバと接続され、当該画素用薄膜トランジスタ８５のゲート電極３０に接続されるゲートバスラインによりゲートドライバと接続されている。
【００３７】
また、画素用薄膜トランジスタ８５は、そのバックチャネルに当たる領域が真性アモルファスシリコン半導体層４３で形成されているため、そこに欠陥準位が生じない。このため、オフ電流が小さくなり、これを液晶表示装置７０に用いても表示媒体に印加されている電圧を維持することができ、液晶表示装置７０の画質が良好となる。
【００３８】
ドライバ用薄膜トランジスタ８６が正バイアスを印加しない又は印加しても少量でよいため、閾値電圧の変動量を抑制することができる。従って、液晶表示装置７０の画面制御用ドライバとして用いても経時変化において駆動電流の減少が規制されるため、画素用薄膜トランジスタ８５と同一基板上に同一工程で作製することができる、いわゆるドライバ等のモノリシック化が可能となる。
【００３９】
（液晶表示装置７０の製造方法）
次に、液晶表示装置７０の製造方法について説明する。
【００４０】
まず、ガラス基板等よりなる同一の絶縁性基板２０上に、画素用ゲート電極３０及びドライバ用ゲート電極３０となるＣｒ、Ｔａ、ＭｏＴａ、ＭｏＷ、Ｔｉ、ＴｉＮ、Ａｌ等の金属薄膜をスパッタ法により成膜する。スパッタ法は、溶融点の高い金属を放電電極として放電溶解させ、この溶融粒子を高速で吹き付けるものである。
【００４１】
次に、レジスト塗布、マスク露光、現像を行い、ドライエッチングまたはウェットエッチングにより不要部のエッチングを行い、その後レジストを剥離することで、ゲート電極パターンを形成する。
【００４２】
続いて、ゲート電極３０上を覆うように、ゲート絶縁膜４１としてＳｉＮXをプラズマＣＶＤ法で厚さが４００ｎｍ程度となるように成膜する。このＣＶＤ成膜は、真空を破らずに行えるため、半導体層とゲート絶縁膜４１の界面特性を良好に保つことができる。
【００４３】
次いで、ゲート絶縁膜４１の直上にｎ型アモルファスシリコン半導体層をプラズマＣＶＤ法で厚さが１００ｎｍ程度となるように成膜する。このとき、モノシランガス（ＳｉＨ4）に対して１体積％のホスフィン（ＰＨ3）を混合した混合ガスを高周波プラズマにより分解、成膜することで、リン（Ｐ）のドープを行う。これにより、ｎ型アモルファスシリコン半導体層が形成される。
【００４４】
また、ｐ型アモルファスシリコン半導体層を形成する場合は、リン（Ｐ）の代わりにホウ素（Ｂ）をドープする。ホウ素ドープは、モノシランガス（ＳｉＨ4）に対して１体積％のジボラン（Ｂ2Ｈ6）を混合した混合ガスを高周波プラズマにより分解、成膜することで行う。
【００４５】
次に、ｐ型又はｎ型アモルファスシリコン半導体層４２の直上に真性アモルファスシリコン半導体層４３として水素化アモルファスシリコンをプラズマＣＶＤ法で厚さが３０ｎｍ程度となるように成膜する。
【００４６】
続いて、真性アモルファスシリコン半導体層４３上であって、ゲート電極３０とオーバーラップしない領域で且つ薄膜トランジスタ１０の表面から見てゲート電極３０を挟み込むように、それぞれソース電極５０及びドレイン電極５１を形成する。これにより、ソース電極５０及びドレイン電極５１は、各々真性アモルファスシリコン半導体層４３に電気的に接続される。ここで、画素用ゲート電極３０には画素用ソース電極５０及びドレイン電極５１が、また、ドライバ用ゲート電極３０にはドライバ用ソース電極５０及びドレイン電極５１が、それぞれ挟み込むように形成されている。ソース電極５０及びドレイン電極５１は、それぞれＣｒ、Ｔａ、ＭｏＴａ、ＭｏＷ、Ｔｉ、ＴｉＮ、Ａｌ等の金属薄膜をスパッタ法によりそれぞれ成膜した後、ＢＣｌ3 ／Ｃｌ2 系ガスを用いたドライエッチングにて所定の形状にパターニングし、ソース電極５０、ドレイン電極５１及び配線パターンを形成する。このとき、ソース電極５０及びドレイン電極５１と、ゲート電極３０とをオーバーラップさせる必要がないため、オーバーラップ領域の形成のための高精度な位置決めが必要とならず、オーバーラップ領域形成時の加工精度のばらつきによる画質の劣化の発生する問題がなくなり、加えて製造コストがより低くなる。
【００４７】
次いで、保護膜６０を成膜する。そして、成膜した保護膜６０をエッチングによって所定の形状にパターニングすることにより、薄膜トランジスタ１０が完成する。
【００４８】
上記製造方法により、画素用薄膜トランジスタ８５とドライバ用薄膜トランジスタ８６は、薄膜トランジスタ１０として形成されると同時にソースバスラインおよびゲートバスラインにより接続され、薄膜トランジスタ基板８０が作製できる。さらに、この薄膜トランジスタ基板８０を用いることにより、液晶表示装置７０を作製する。
【００４９】
このように、同一基板上に同一工程によって液晶表示装置７０のドライバ用薄膜トランジスタ８６と画素用薄膜トランジスタ８５とを作製することができる。従って、アモルファスシリコン層を備えた薄膜トランジスタによる表示装置のモノリシック化が可能となるため、製造コストを抑制することが可能となる。
【００５０】
尚、本実施形態における薄膜トランジスタ１０は、積層構造体４０の最上層の真性アモルファスシリコン半導体層４３が中間層のｐ型又はｎ型アモルファスシリコン半導体層４２上をすべて覆っているが、これに限定されず、少なくともゲート電極３０上のすべての領域を覆っていればよい。すなわち、例えば図４のように、真性アモルファスシリコン半導体層４３がソース電極５０及びドレイン電極５１の下部領域まで延びておらず、ソース電極５０およびドレイン電極５１の下面がｐ型又はｎ型アモルファスシリコン半導体層４２に接続されている構造のものであってもよい。
【００５１】
また、表示装置としては、本実施形態ではＬＣＤ（liquid crystal display；液晶表示ディスプレイ）について示したが、有機ＥＬ（organic electroluminescence ）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又は、ＳＥＤ（surface-conduction electron-emitter display；表面電界放出ディスプレイ）等の表示装置であってもよい。
【００５２】
（作用効果）
次に、作用効果について説明する。
【００５３】
本発明に係る薄膜トランジスタ構造は、絶縁性基板２０と、絶縁性基板２０上に設けられたゲート電極３０と、ゲート電極３０を被覆するように設けられたゲート絶縁膜４１と、ゲート絶縁膜４１の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層４２と、ｐ型又はｎ型アモルファスシリコン半導体層４２の直上に設けられた真性アモルファスシリコン半導体層４３と、各々、真性アモルファスシリコン半導体層４３に電気的に接続されたソース電極５０及びドレイン電極５１と、を備えていることを特徴とする。
【００５４】
このような構成によれば、活性層である半導体層のチャネル側にｐ型又はｎ型アモルファスシリコン半導体層４２を積層し、且つ、バックチャネル側に真性アモルファスシリコン半導体層４３が積層されてなる、いわゆるデプレッション型薄膜トランジスタを得ることができる。このため、ゲート電極３０上に電荷を発生させるべくソース電極５０とゲート電極３０及びドレイン電極５１とゲート電極３０をそれぞれオーバーラップさせる必要がない。従って、それらの電極間の寄生容量がほとんど発生しなくなるため、この薄膜トランジスタ１０を表示装置に用いても、信号遅延による画質の劣化という問題が生じない。
【００５５】
また、上記のように各電極をオーバーラップさせる必要がないため、オーバーラップ領域の形成のための高精度な位置決めが必要とならず、オーバーラップ領域形成時の加工精度のばらつきによる画質の劣化の発生する問題がなくなり、加えて製造コストがより低くなる。
【００５６】
さらに、バックチャネルに当たる領域が真性アモルファスシリコン半導体層４３で形成されているため、そこに欠陥準位が生じない。このため、オフ電流が小さくなり、これを表示装置に用いても表示媒体に印加されている電圧を維持することができ、このようなトランジスタを用いた装置の性能がより向上する。
【００５７】
また、本発明に係る薄膜トランジスタ構造は、真性アモルファスシリコン半導体層４３の厚さが３０ｎｍ以下であってもよい。
【００５８】
このような構成によれば、ソース電極５０及びドレイン電極５１と、真性アモルファスシリコン半導体層４３とが直接接触する際に生じる直列抵抗を真性アモルファスシリコン半導体層４３の厚さを３０ｎｍ以下にすることで、より抵抗を減少させることができる。従って、薄膜トランジスタ１０の性能が低くなるのを抑制することができる。
【００５９】
本発明に係る表示装置は、絶縁性基板２０上にドライバが形成された薄膜トランジスタ基板８０を備えた表示装置であって、ドライバは、ドライバ用薄膜トランジスタ８６を含み、ドライバ用薄膜トランジスタ８６は、絶縁性基板２０上に設けられたゲート電極３０と、ゲート電極３０を被覆するように設けられたゲート絶縁膜４１と、ゲート絶縁膜４１の直上に設けられたｐ型又はｎ型アモルファスシリコン半導体層４２と、ｐ型又はｎ型アモルファスシリコン半導体層４２の直上に設けられた真性アモルファスシリコン半導体層４３と、各々、真性アモルファスシリコン半導体層４３に電気的に接続されたソース電極５０及びドレイン電極５１と、を有することを特徴とする。
【００６０】
このような構成によれば、ドライバ用薄膜トランジスタ８６のゲート電極に正バイアスを印加しない又は印加しても少量でよいため、閾値電圧の振れ幅を抑制することができる。従って、表示装置の画面制御用ドライバとして用いても経時変化において駆動電流の減少が抑制されるため、画素用の薄膜トランジスタと同一基板上に同一工程で作製することができる、いわゆるドライバ等のモノリシック化が可能となる。
【００６１】
本発明に係る表示装置の製造方法は、絶縁性基板２０上に画素用薄膜トランジスタ８５とそれと同一構造のドライバ用薄膜トランジスタ８６とが形成された薄膜トランジスタ基板８０を備えた表示装置の製造方法であって、絶縁性基板２０上に、画素用薄膜トランジスタ８５とドライバ用薄膜トランジスタ８６とを同時に作り込むことを特徴とする。
【００６２】
このような構成によれば、同一基板上に同一工程によって表示装置のドライバ用薄膜トランジスタ８６と画素用薄膜トランジスタ８５とを作製することができる。従って、アモルファスシリコン層を備えた薄膜トランジスタによる表示装置のモノリシック化が可能となるため、製造コストを抑制することが可能となる。
【産業上の利用可能性】
【００６３】
以上説明したように、本発明は、薄膜トランジスタ構造、表示装置及び表示装置の製造方法について有用である。
【図面の簡単な説明】
【００６４】
【図１】薄膜トランジスタ１０の断面図である。
【図２】表示装置のバックライトからの光の照射を受ける薄膜トランジスタ１０の断面図である。
【図３】液晶表示装置７０の平面図である。
【図４】ソース電極５０及びドレイン電極５１が側面で真性アモルファスシリコン半導体層４３に接続されている構造の薄膜トランジスタ１０の断面図である。
【図５】従来のアモルファスシリコン薄膜トランジスタの断面図である。
【図６】別工程で製造された画素用薄膜トランジスタとドライバ用トランジスタ集積回路とが同一基板に接続された従来の液晶表示装置の平面図である。
【図７】ＩＴＯを活性層として用いたデプレッション型トランジスタの断面図である。
【符号の説明】
【００６５】
１０  薄膜トランジスタ
２０  絶縁性基板
３０  ゲート電極
４０  積層構造体
４１  ゲート絶縁膜
４２  ｐ型又はｎ型アモルファスシリコン半導体層
４３  真性アモルファスシリコン半導体層
５０  ソース電極
５１  ドレイン電極
６０  保護膜
７０  液晶表示装置
８０  薄膜トランジスタ基板
８１  表示部
８２  周辺回路
８５  画素用薄膜トランジスタ
８６  ドライバ用薄膜トランジスタ                                          
【図１】
2007250663.tif 000003
【図２】
2007250663.tif 000004
【図３】
2007250663.tif 000005
【図４】
2007250663.tif 000006
【図５】
2007250663.tif 000007
【図６】
2007250663.tif 000008
【図７】
2007250663.tif 000009