(57)【要約】【課題】電流のリーク現象を低減可能な薄膜トランジスタアレイ基板を提供する。【解決手段】本発明は、基板と、複数の走査線と、複数のデータ線と、複数の画素とを備えた薄膜トランジスタアレイ基板である。このうち画素は薄膜トランジスタおよび画素電極とを備え、画素電極は薄膜トランジスタの上方に配置されるとともに電気的に接続されている。薄膜トランジスタは第１のゲートと、第１の絶縁層と、半導体層と、ソースと、ドレインと、第２の絶縁層と、少なくとも一つの第２のゲートとを備え、第２のゲートは半導体層上方の第２の絶縁層上に配置され、かつ第２のゲートは第１のゲートに電気的に接続されている。第２のゲートは薄膜トランジスタを介した電流のリーク現象を低減することができる。本発明はまた、この薄膜トランジスタアレイ基板を用いた電子インク表示装置を開示するものである。【選択図】図２Ｂ
2007273956.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されている複数の走査線および複数のデータ線と、
各画素が前記複数の走査線の一本と前記データ線の一本とに電気的に接続されており、各画素が薄膜トランジスタおよび前記薄膜トランジスタに電気的に接続されている画素電極を有し、かつ前記画素電極は薄膜トランジスタの上方に配置されている複数の画素と、を備えた薄膜トランジスタアレイ基板であって、
前記薄膜トランジスタは、
対応する前記走査線に電気的に接続されている第１のゲートと、
前記第１のゲートを覆う第１の絶縁層と、
前記第１のゲート上方の前記第１の絶縁層上に配置されている半導体層と、
前記半導体層上に配置されるとともに一部が半導体層を覆っているソースおよびドレインであり、かつ前記ソースは対応するデータ線に電気的に接続されており、前記ドレインは前記画素電極に電気的に接続されているソースおよびドレインと、
前記ソース、前記ドレインおよび前記半導体層を覆っている第２の絶縁層と、
前記半導体層上方の前記第２の絶縁層上に配置され、かつ前記第１のゲートに電気的に接続されている少なくとも一つの第２のゲートと、を備えた、ことを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記第１の絶縁層および前記第２の絶縁層が、前記第１のゲートの一部を露出させ、前記第２のゲートがこれを通じて前記第１のゲートに電気的に接続されている開口部を備えている、ことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記基板上に配置された複数の共通リード線を更に備えており、前記複数の共通リード線は前記複数の走査線に平行し、かつ隣接する前記複数の走査線の間に配置されている、ことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの群の一つから選ばれるものである、ことを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項５】
請求項１に記載の薄膜トランジスタアレイ基板と、
前記薄膜トランジスタアレイ基板の一方側に配置されている前面パネルと、を備えた電子インク表示装置であって、
前記前面パネルは、
封止カバーと、
前記封止カバーの下方に配置されている透明電極層と、
前記透明電極層と前記薄膜トランジスタアレイ基板との間に介在されている電子インク材料層と、を備えた、ことを特徴とする電子インク表示装置。
【請求項６】
前記第１の絶縁層および前記第２の絶縁層が、前記第１のゲートの一部を露出させ、前記第２のゲートがこれを通じて前記第１のゲートに電気的に接続されている開口部を備えている、ことを特徴とする請求項５に記載の電子インク表示装置。
【請求項７】
前記基板上に配置された複数の共通リード線を更に備えており、前記複数の共通リード線は前記複数の走査線に平行し、かつ隣接する前記複数の走査線の間に配置されている、ことを特徴とする請求項５に記載の電子インク表示装置。
【請求項８】
前記電子インク材料層は複数の電子インクビーズと透明流体とを備えており、前記複数の電子インクビーズは複数の暗色ビーズと複数の明色ビーズとを含み、かつ前記複数の暗色ビーズおよび前記複数の明色ビーズは各々異なる電気的性質を持ち前記透明流体中に分散されている、ことを特徴とする請求項５に記載の電子インク表示装置。
【請求項９】
前記複数の明色ビーズ、前記複数の暗色ビーズおよび前記透明流体は複数のマイクロカプセルまたは複数のマイクロカップ内に収容されている、ことを特徴とする請求項８に記載の電子インク表示装置。
【請求項１０】
前記電子インク材料層は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズを含んでいる、ことを特徴とする請求項５に記載の電子インク表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアレイ基板（ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）および表示装置（ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）に関し、かつ特に薄膜トランジスタアレイ基板（ＴＦＴ ａｒｒａｙ ｓｕｂｓｔｒａｔｅ）および電子インク表示装置（Ｅ−ｉｎｋ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）に関する。
【背景技術】
【０００２】
表示技術の急速な発展に伴い、数多くの新規な表示装置が絶えず開発されている。このうち、電子インク表示装置は消費電力が少なく、薄型で、寿命が長く、可撓性を持つなどの数々の長所を備え、発展する極めて高い潜在力を持っている。
電子インク表示装置は最初１９７０年代に開発されたものであり、帯電した複数のビーズを含み、このビーズの片面が白、もう一方の面が黒となっていることを特徴としている。電界が変化したとき、ビーズが上下に回動して、異なる色を表すものである。第二世代の電子インク表示装置は１９９０年代に進化したものであり、従来のビーズに代わってマイクロカプセル（ｍｉｃｒｏｃａｐｓｕｌｅｓ）を用いるとともに、着色されたオイル（ｏｉｌ）および帯電する白色粒子をマイクロカプセル内に充填していることを特徴としている。外部電界の制御により白色粒子を上下に泳動させるものであるが、このうち白色粒子が上向き（観察者に対して手前側方向）に泳動したときに白色となり、白色粒子が下向き（観察者に対して奥側方向）に泳動したときにオイルの色となって表示されるものである。
【０００３】
図１Ａは従来の電子インク表示装置を示す構造概略図である。図１Ｂは図１Ａの電子インク表示装置における薄膜トランジスタアレイ基板を示す平面図である。このうち図１Ａは図１ＢのＡ−Ａ’線の断面である。図１Ａおよび図１Ｂを同時に参照されたい。電子インク表示装置１０は、薄膜トランジスタアレイ基板２０と前面パネル３０とを備え、前面パネル３０は薄膜トランジスタアレイ基板２０の一方側に配置されている。
【０００４】
前面パネル３０は封止カバー３２と、透明電極層３４と、電子インク材料層３６とを備えている。この電子インク材料層３６は複数の電子インクビーズ３６ａを有し、しかも電子インク材料層３６は透明電極層３４と薄膜トランジスタアレイ基板２０との間に設けられている。
【０００５】
薄膜トランジスタアレイ基板２０は基板２１と、複数の走査線２２と、複数のデータ線２３と、複数の薄膜トランジスタ２４と、誘電層２５と、複数の画素電極２６とを備えている。このうち、走査線２２およびデータ線２３は基板２１にて複数の画素領域２１ａを画成しており、そして各薄膜トランジスタ２４は対応する画素領域２１ａ内に配置されているとともに、対応する走査線２２およびデータ線２３が電気的に接続されている。図１Ａに見られるように、薄膜トランジスタ２４はゲート２４ａと、ゲート絶縁層２４ｂと、半導体層２４ｃと、ソース２４ｄと、ドレイン２４ｅとを備えている。薄膜トランジスタ２４は半導体層２４ｃ下方に位置する単一のゲート２４ａを備えるのみであるため、この薄膜トランジスタ２４はボトムゲート型ＴＦＴ（ｂｏｔｔｏｍ ｇａｔｅ ＴＦＴ）とも呼ばれている。
【０００６】
図１Ａおよび図１Ｂを再度参照されたい。誘電層２５は前記走査線２２、データ線２３および薄膜トランジスタ２４を覆っており、かつ誘電層２５は、薄膜トランジスタ２４のドレイン２４ｅの一部を露出させる開口部Ｈを備えている。画素電極２６は誘電層２５上に配置されるとともに、画素電極２６は開口部Ｈを通じて薄膜トランジスタ２４に電気的に接続されている。これにより、走査線２２、データ線２３および薄膜トランジスタ２４を通じて画素電極２６にデータ電圧（ｄａｔａ ｖｏｌｔａｇｅ）を印加している。ただし、最良の開口率を得るために、画素電極２６は薄膜トランジスタ２４の上方に配置される、ということに注意されたい。
【０００７】
上記を受けて、画素電極２６にデータ電圧が印加されると、画素電極２６と薄膜トランジスタ２４との間に電界が発生し、電子インク材料層３６中の電子インクビーズ３６ａが駆動される。また、画面をリフレッシュする過程において、作動しない画素に対して、そのゲート２４ａおよび走査線２２に低いゲート電圧信号（ｌｏｗ ｇａｔｅ ｖｏｌｔａｇｅ、Ｖｇｌ）を印加して、薄膜トランジスタ２４をオフ状態としている。
【０００８】
上記から理解できるように、画素電極２６は薄膜トランジスタ２４の上方に対応して配置されているため、正のデータ電圧を印加したとき、画素電極２６は薄膜トランジスタ２４の他のゲートとして振る舞う。つまり、画素電極２６上の電荷により生じた電界は半導体層２４ｃ内の電荷の新たな分布を誘導し、半導体層２４ｃ内にチャネルを発生させてしまう。このように画素電極２６上の電荷が半導体層２４ｃを通じてリークして、電流がリークする現象が生じてしまう。よって、画素電極２６上に印加するデータ電圧が安定して維持されず、電子インク表示装置１０の品質の劣化を引き起こしていた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
これに鑑みて、本発明の目的は電流のリーク現象を低減可能な薄膜トランジスタアレイ基板を提供するものである。
本発明の他の目的は、前記薄膜トランジスタアレイ基板を用いて、表示品質を向上させる電子インク表示装置を提供するものである。
【課題を解決するための手段】
【００１０】
上記またはその他の目的を達成するために、本発明では、基板と、複数の走査線と、複数のデータ線と、複数の画素とを構造的に備えた薄膜トランジスタアレイ基板を開示している。走査線およびデータ線は基板上に配置されている。各画素は少なくとも一本の走査配線と少なくとも一本のデータ配線とに電気的に接続されており、各画素は薄膜トランジスタおよび薄膜トランジスタに電気的に接続されている画素電極を備え、かつ画素電極は薄膜トランジスタの上方に配置されている。このうち薄膜トランジスタは第１のゲートと、第１の絶縁層と、半導体層と、ソースと、ドレインと、第２の絶縁層と、少なくとも一つの第２のゲートとを備えている。第１のゲートは対応する走査線に電気的に接続されている。第１の絶縁層は第１のゲートを覆っている。半導体層は第１のゲート上方の第１の絶縁層上に配置されている。ソースおよびドレインは半導体層上に配置されるとともに一部が半導体層を覆っており、ソースは対応するデータ線に電気的に接続されている。第２の絶縁層はソース、ドレインおよび半導体層を覆っている。第２のゲートは半導体層上方の第２の絶縁層上に配置され、かつ第２のゲートは第１のゲートに電気的に接続されている。
【００１１】
本発明における一実施例に記述する薄膜トランジスタアレイ基板によれば、第１の絶縁層および第２の絶縁層が、第１のゲートの一部を露出させ、第２のゲートがこれを通じて第１のゲートに電気的に接続されている第１の開口部を備えている。
本発明における一実施例の記述によれば、薄膜トランジスタアレイ基板は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
【００１２】
本発明における一実施例に記述する薄膜トランジスタアレイ基板によれば、画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの一つから選ばれるものである。
本発明では、前記薄膜トランジスタアレイ基板と、前面パネルとを備えた電子インク表示装置を更に開示している。このうち、前面パネルは薄膜トランジスタアレイ基板の一方側に配置され、かつ封止カバーと、透明電極層と、電子インク材料層とを備えている。透明電極層は封止カバーの下方に配置され、そして電子インク材料層は透明電極層と薄膜トランジスタアレイ基板との間に介在されている。
【００１３】
本発明における一実施例に記述する電子インク表示装置によれば、第１の絶縁層および第２の絶縁層が、第１のゲートの一部を露出させ、第２のゲートがこれを通じて第１のゲートに電気的に接続されている第１の開口部を備えている。
本発明における一実施例の記述によれば、電子インク表示装置は、基板上に配置された複数の共通リード線を更に備えている。各共通リード線は走査線に平行し、かつ隣接する二本の走査線の間に配置されている。
【００１４】
本発明における一実施例に記述する電子インク表示装置によれば、画素電極の材質が酸化インジウムスズ、酸化インジウム亜鉛、金属およびその組み合わせのうちの一つから選ばれるものである。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料が複数の電子インクビーズと透明流体とを備えている。
【００１５】
本発明における一実施例に記述する電子インク表示装置によれば、前記電子インクビーズは複数の暗色ビーズと複数の明色ビーズとを含んでおり、前記複数の暗色ビーズおよび明色ビーズは透明流体中に分散され、かつ各々が異なる電気的性質を持っている。
本発明における一実施例に記述する電子インク表示装置によれば、前記暗色ビーズ、明色ビーズおよび透明流体を包み込む複数のマイクロカプセルを更に備えている。
【００１６】
本発明における一実施例に記述する電子インク表示装置によれば、前記暗色ビーズ、明色ビーズおよび透明流体を収容する複数のマイクロカップを更に備えている。
本発明における一実施例に記述する電子インク表示装置によれば、電子インク材料層は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズを含んでいる。
【発明の効果】
【００１７】
本発明にて開示する薄膜トランジスタアレイ基板上の薄膜トランジスタは、第１のゲートおよび第１のゲートに電気的に接続されている第２のゲートを備え、かつ第２のゲートは半導体層と画素電極との間に介在されている。よって、第２のゲートは画素電極上の電荷により生じた電界を遮蔽することができるので、半導体層中にチャネルが発生することはない。つまり、薄膜トランジスタのオン／オフ状態が画素電極の影響を受けることはなく、ひいては電流のリーク現象を低減することができる。また、画素電極が画素領域の範囲に対して薄膜トランジスタの上方に全般的に設けられたとしても、薄膜トランジスタの動作に影響はなく、ひいては画素の開口率を向上させることができる。また、本発明にて開示する薄膜トランジスタアレイ基板を用いて製造された電子インク表示装置は優れた表示品質を備えるものである。
本発明の上記およびその他目的、特徴および長所がより明確に理解できるように、下記にて好ましい実施例を明記するとともに、添付の図面に合わせて詳細な説明を下記のとおり行う。
【発明を実施するための最良の形態】
【００１８】
図２Ａにて本発明の好ましい実施例における薄膜トランジスタアレイ基板の平面図を示す。図２Ｂにて図２ＡにおけるＢ−Ｂ’線の断面概略図を示す。図２Ｃにて図２ＡにおけるＣ−Ｃ’線の断面概略図を示す。
図２Ａおよび図２Ｂを合わせて参照されたい。薄膜トランジスタアレイ基板１００は基板１１０と、複数の走査線１２０と、複数のデータ線１３０と、複数の画素１４０とを備えている。このうち、走査線１２０およびデータ線１３０は基板１１０上に配置されている。画素１４０は対応する走査線１２０および対応するデータ線１３０に電気的に接続されており、そして画素１４０は薄膜トランジスタ１４２および薄膜トランジスタ１４２に電気的に接続されている画素電極１４４を備え、かつ画素電極１４４は薄膜トランジスタ１４２の上方に配置されている。薄膜トランジスタ１４２は第１のゲート１４２ａと、第１の絶縁層１４２ｂと、半導体層１４２ｃと、ソース１４２ｄと、ドレイン１４２ｅと、第２の絶縁層１４２ｆと、少なくとも一つの第２のゲート１４２ｇとを備えている。第１のゲート１４２ａは対応する走査線１２０に電気的に接続されている。第１の絶縁層１４２ｂは第１のゲート１４２ａを覆っている。半導体層１４２ｃは第１のゲート１４２ａ上方の第１の絶縁層１４２ｂ上に配置されている。ソース１４２ｄおよびドレイン１４２ｅは半導体層１４２ｃ上に配置されるとともに一部が半導体層１４２ｃを覆い、そしてソース１４２ｄは対応するデータ線１３０に電気的に接続されている。第２の絶縁層１４２ｆはソース１４２ｄ、ドレイン１４２ｅおよび半導体層１４２ｃを覆っている。第２のゲート１４２ｇは半導体層１４２ｃ上方の第２の絶縁層１４２ｆ上に配置され、かつ第２のゲート１４２ｇは第１のゲート１４２ａに電気的に接続されている。
【００１９】
この薄膜トランジスタ１４２は第１のゲート１４２ａと第２のゲート１４２ｇとを備え、第２のゲート１４２ｇは半導体層１４２ｃと画素電極１４４との間に配置され、かつ第２のゲート１４２ｇは第１のゲート１４２ａに電気的に接続されていることに注意されたい。
【００２０】
第１のゲート１４２ａを第２のゲート１４２ｇに電気的に接続する方法については、下記に例示する。図２Ａおよび図２Ｃを同時に参照されたい。一実施例において、薄膜トランジスタ１４２の第１の絶縁層１４２ｂおよび第２の絶縁層１４２ｆは開口部Ｈ１を備えている。この開口部Ｈ１は第１のゲート１４２ａの一部を露出させる。この場合、第２のゲート１４２ｇは開口部Ｈ１を通じて第１のゲート１４２ａに電気的に接続することができる。当然のこと、本発明は上記した方式に限定されるものではなく、その他適切な方式で第１のゲート１４２ａと第２のゲート１４２ｇとを電気的に接続してもよい。
【００２１】
図２Ｂに示すように、第１のゲート１４２ａに電圧が印加されて薄膜トランジスタ１４２が導通すると、同時に第２のゲート１４２ｇ上にも第１のゲート１４２ａと同じ電圧が印加される。上記を受けて、薄膜トランジスタ１４２がオンされて画素電極１４４に正のデータ電圧が印加されるとき、第２のゲート１４２ｇが半導体層１４２ｃと画素電極１４４との間に配置されていることから、画素電極１４４上の電荷により生じた電界は第２のゲート１４２ｇにより遮蔽され、半導体層１４２ｃにチャネルが発生して電流のリーク現象が発生することはなくなる。言い換えれば、薄膜トランジスタ１４２のオン／オフ状態は画素電極１４４に影響されることなく、第１のゲート１４２ａに印加される電圧信号のみに関係するということである。
【００２２】
従来のものと比べて言うなれば、本発明における半導体層１４２ｃは画素電極１４４に影響されてチャネルが発生するということはないので、画素電極１４４上の電荷が半導体層１４２ｃを介してリークするということはなくなる。換言するならば、薄膜トランジスタアレイ基板１００は電流のリーク現象の発生を低減して、画素電極１４４上に印加されるデータ電圧を長時間保持することができるということである。また、薄膜トランジスタ１４２はダブルゲート構造であるため、画素電極１４４が画素領域１１０ａに対応する範囲に全般的に設けられても、画素電極１４４は薄膜トランジスタ１４２のオン／オフ状態に影響することはない。これにより、各画素１４０の開口率および表示面積を向上させることができる。
【００２３】
続いて図２Ａを参照されたい。一実施例において、基板１１０の材料は例えばガラス、石英またはその他適切な材料となっている。走査線１２０およびデータ線１３０の材料は金属、合金またはその他適切な導電性材料とすることができる。
好ましい実施例において、第１のゲート１４２ａおよび走査線１２０は同じ膜層となっている。第１の絶縁層１４２ｂおよび第２の絶縁層１４２ｆの材質は酸化シリコン、窒化シリコン、窒酸化シリコンまたはその他適切な誘電性材質とすることができる。半導体層１４２ｃの材質はアモルファスシリコン、ポリシリコンまたはその他適切な半導体層とすることができる。一実施例において、半導体層１４２ｃはチャネル層Ｌ１と、オーミックコンタクト層Ｌ２とを備え、オーミックコンタクト層Ｌ２はチャネル層Ｌ１と、ソース１４２ｄと、ドレイン１４２ｅとの間に介在されており、しかもオーミックコンタクト層Ｌ２の材料はドーピングされたアモルファスシリコンとすることができる。ソース１４２ｄおよびドレイン１４２ｅの材質は例えばクロム、アルミニウム合金またはその他適切な導電性材料であり、かつソース１４２ｄ、ドレイン１４２ｅおよびデータ線１３０は同じ膜層となっている。第２のゲート１４２ｇは金属、合金またはその他適切な導電性材料である。画素電極１４４の材質は酸化インジウムスズ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ，ＩＴＯ）、酸化インジウム亜鉛（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ，ＩＺＯ）、金属、上記材料の組合わせの一つまたはその他適切な導電性材料とすることができる。
【００２４】
また、各画素電極１４４がデータ電圧を保持する機能を高めるために、一実施例において、図２Ａに示す薄膜トランジスタアレイ基板１００は、基板１１０上に配置され、各々が走査線１２０と平行し、かつ隣接する走査線１２０の間に配置されている複数の共通リード線１６０を備えることができる。より詳しく言えば、各画素電極１４４と画素電極１４４下方に配置されている共通リード線１６０とで保持容量（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を構成し、各画素電極１４４上に印加されるデータ電圧の更なる安定化を図り、ひいては各画素１４０に優れた表示効果をもたらすことができる。ただし、その他実施例において、薄膜トランジスタアレイ基板はニーズに応じて共通リード線を備えなくてもよい。
【００２５】
上記をまとめると、本発明の薄膜トランジスタアレイ基板１００においては、その薄膜トランジスタ１４２はダブルゲート構造である。半導体層１４２ｃと画素電極１４４との間に配置されている第２のゲート１４２ｇは画素電極１４４上の電荷により生じた電界を遮蔽することができる。よって、半導体層１４２ｃは画素電極１４４の影響によってチャネルが発生することはない。つまり、画素電極１４４の電荷が、薄膜トランジスタ１４２のオフ設定時に半導体層１４２ｃを介してリークすることはないということである。したがって、本発明の薄膜トランジスタアレイ基板１００は、電流のリーク現象の発生を低減し、画素電極１４４上に印加される電圧がこれにより更に安定化され、しかも各画素１４０の開口率および表示面積を向上させることができるという長所を備えている。
【００２６】
前記薄膜トランジスタアレイ基板１００は電子インク表示装置を構成するのに用いることができる。図３Ａは本発明の好ましい実施例における電子インク表示装置を示す構造概略図である。図３Ａによれば、電子インク表示装置２００は前記薄膜トランジスタアレイ基板１００と前面パネル３００とを備え、前面パネル３００は薄膜トランジスタアレイ基板１００の一方側に配置されて、しかも前面パネル３００は封止カバー３１０と、透明電極層３２０と、電子インク材料層３３０とを備えている。透明電極層３２０は封止カバー３１０の下方に配置され、電子インク材料層３３０は透明電極層３２０と薄膜トランジスタアレイ基板１００との間に介在されている。
【００２７】
薄膜トランジスタアレイ基板１００における各々の構成要素については、上記したとおりなので、ここでは記述を省略する。ただし、図３Ａに示す電子インク表示装置２００は前記薄膜トランジスタアレイ基板１００を備え、とりわけその中における薄膜トランジスタ１４２はダブルゲート構造を備えていることに注意されたい。よって、半導体層１４２ｃと画素電極１４４との間に設けられている第２のゲート１４２ｇは画素電極１４４上の電荷により生じた電界を遮蔽することができ、半導体層１４２ｃは画素電極１４４の影響によってチャネルが発生することはない。つまり、画素電極１４４の電荷が、薄膜トランジスタ１４２のオフ設定時に半導体層１４２ｃを介してリークすることはないということであり、よって電流のリーク現象の発生を低減することができる。
【００２８】
電流のリーク現象を低減して、画素電極１４４上に印加される電圧が長時間保持されるので、各画素は安定的に表示することができる。そして、画素電極１４４が画素領域１１０ａに対応する範囲に全般的に設けられても、薄膜トランジスタ１４２の動作には影響はなく、ひいては各画素の開口率および表示面積を向上させることができる。
【００２９】
図３Ａを再度参照されたい。一実施例において、封止カバー３１０の材質はガラス、石英、アクリルまたはその他適切な材質とすることができる。透明電極層３２０の材質は例えば酸化インジウムスズ、酸化インジウム亜鉛またはその他導電性の透明材質である。
一実施例において、電子インク材料層３３０は、電子インクビーズの各々の一方の半分が明色で、他方が暗色であり、各々が異なる電気的性質を持つ複数の電子インクビーズ３３０ａを含んでいる。画素電極１４４と透明電極層３２０との間の電界が変化すると、電子インク材料層３３０内の電子インクビーズ３３０ａが駆動され、電子インク表示装置２００が画面を表示する。
【００３０】
電子インク材料層３３０は上記した種類に限定されるものではない。図３Ｂは他の実施例の電子インク表示装置を示す構造概略図である。この実施例の電子インク表示装置２００ａにおいては、電子インク材料層３３０’内には複数の暗色ビーズ３３０ａ’−１と、複数の明色ビーズ３３０ａ’−２と、透明流体３３０ａ’−３とが含まれている。このうち、これら暗色ビーズ３３０ａ’−１および明色ビーズ３３０ａ’−２は透明流体３３０ａ’−３内に分散され、かつ各々が異なる電気的性質を持っている。画素電極１４４と透明電極層３２０との間の電界が変化すると、暗色ビーズ３３０ａ’−１および明色ビーズ３３０ａ’−２が電界の方向に基づいて上向きまたは下向きに移動し、ひいては各画素が所望の画面を表示する。更に他の実施例においては、暗色ビーズ３３０ａ’−１、明色ビーズ３３０ａ’−２および透明流体３３０ａ’−３が複数のマイクロカプセル３３０ａ’中に包み込まれている。
【００３１】
他の実施例において、暗色ビーズ３３０ａ’−１、明色ビーズ３３０ａ’−２および透明流体３３０ａ’−３が複数のマイクロカップ（ｍｉｃｒｏｃｕｐ）内に収容されている。他の実施例において、暗色ビーズ３３０ａ’−１、明色ビーズ３３０ａ’−２および透明流体３３０ａ’−３は側面方向構造の制限を受けることなくアクティブ領域内で移動する。当然のこと、その他の実施例において、暗色ビーズ３３０ａ’−１、明色ビーズ３３０ａ’−２および透明流体３３０ａ’−３は各種異なる構造に合わせて配置することができる。上記を受けて、電子インク表示装置２００は前記薄膜トランジスタアレイ基板１００を使用して、優れた表示品質を持たせている。
【００３２】
上記をまとめると、本発明にて開示する薄膜トランジスタアレイ基板、電子インク表示装置は少なくとも下記のような特長を備えている。
（１）本発明の薄膜トランジスタアレイ基板における薄膜トランジスタは、ダブルゲート構造の作用により、所定のオフ期間にて薄膜トランジスタを介してリークするリーク電流を低減することができる。
（２）電流のリークが低減されるので、画素電極上に印加される電圧レベルがこれよって一層安定化する。
（３）画素電極が薄膜トランジスタを覆うように設けられていても、薄膜トランジスタの動作に影響はないので、本発明では各画素の開口率および表示面積を向上させることができる。
（４）本発明にて開示する薄膜トランジスタアレイ基板における電流のリークは小さいため、この薄膜トランジスタアレイ基板を用いて製造された表示装置は優れた表示品質を備えている。
【００３３】
確かに本発明では好ましい実施例を上記のように開示したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の主旨および範囲を逸脱することなく、数々の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来の電子インク表示装置を示す構造概略図である。
【図１Ｂ】図１Ａの電子インク表示装置における薄膜トランジスタアレイ基板を示す平面図であり、図１Ａは図１ＢのＡ−Ａ'線の断面である。
【図２Ａ】本発明の好ましい実施例における薄膜トランジスタアレイ基板を示す平面図である。
【図２Ｂ】図２ＡにおけるＢ−Ｂ'線の断面概略図である。
【図２Ｃ】図２ＡにおけるＣ−Ｃ'線の断面概略図である。
【図３Ａ】本発明の好ましい実施例における電子インク表示装置を示す構造概略図である。
【図３Ｂ】本発明の他の好ましい実施例における電子インク表示装置を示す構造概略図である。
【符号の説明】
【００３５】
１０，２００，２００ａ 電子インク表示装置、２０，１００ 薄膜トランジスタアレイ基板、２１，１１０ 基板、２１ａ，１１０ａ 画素領域、２２，１２０ 走査線、２３，１３０ データ線、２４，１４２ 薄膜トランジスタ、２４ａ ゲート、２４ｂゲート絶縁層、２４ｃ 半導体層、２４ｄ，１４２ｄ ソース、２４ｅ，１４２ｅ ドレイン、２５，１５０ 誘電層、２６，１４４ 画素電極、３０，３００ 前面パネル、３２，３１０ 封止カバー、３４，３２０ 透明電極層、３６，３３０，３３０' 電子インク材料層、３６ａ，３３０ａ 電子インクビーズ、１４０ 画素、１４２ａ 第１のゲート、１４２ｂ 第１の絶縁層、１４２ｃ 半導体層、１４２ｆ 第２の絶縁層、１４２ｇ 第２のゲート、１６０ 共通リード線、３３０ａ 'マイクロカプセル、３３０ａ'−１ 暗色ビーズ、３３０ａ'−２ 明色ビーズ、３３０ａ'−３ 透明流体、Ｈ 開口部、Ｈ１ 第１の開口部、Ｈ２ 第２の開口部、Ｌ１ チャネル層、Ｌ２ オーミックコンタクト層
【図１Ａ】
2007273956.tif 000003
【図１Ｂ】
2007273956.tif 000004
【図２Ａ】
2007273956.tif 000005
【図２Ｂ】
2007273956.tif 000006
【図２Ｃ】
2007273956.tif 000007
【図３Ａ】
2007273956.tif 000008
【図３Ｂ】
2007273956.tif 000009