(57)【要約】【課題】ダイオードを有するサンプリングヘッドにおけるＲＦ帯域とＩＦ帯域とを共に広くすることができないという現象に対処する。【解決手段】第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与えるバイアス電圧付与部１６と、負のバイアス電圧の大きさを制御するバイアス電圧制御部１５と、第一ダイオードＤ１のカソードに接続され、入力信号を受ける入力信号端子６１と、第三ダイオードＤ３のカソードに接続されるキャパシタンス要素Ｃと、第三ダイオードＤ３のカソードとキャパシタンス要素Ｃとの間に接続され、出力信号を出力する出力信号端子６６と、第一ダイオードＤ１のアノードに正のパルス信号を与える正パルス信号源６３ｐと、第二ダイオードＤ２のカソードに正のパルス信号と同期した負のパルス信号を与える負パルス信号源６３ｎとを有する。【選択図】図２
2007108039.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段と、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御手段と、
を備え、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
サンプリング制御装置。
【請求項２】
請求項１に記載のサンプリング制御装置であって、
前記入力信号通過部が、
第一ダイオードと、
前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、
前記第一ダイオードのアノードにアノードが接続された第三ダイオードと、
前記第三ダイオードのカソードにアノードが接続され、前記第二ダイオードのカソードにカソードが接続された第四ダイオードと、
を有し、
前記第一ダイオードのアノードに前記第一パルス信号が与えられ、
前記第二ダイオードのカソードに前記第二パルス信号が与えられ、
前記第一ダイオードのカソードに入力信号が与えられ、
前記キャパシタンス要素が、前記第三ダイオードのカソードに接続される、
サンプリング制御装置。
【請求項３】
請求項１に記載のサンプリング制御装置であって、
前記入力信号通過部が、
第一ダイオードと、
前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、
前記第一ダイオードのアノードに一端が接続された第一抵抗と、
前記第一抵抗の他端と、前記第二ダイオードのカソードとを接続する第二抵抗と、
を有し、
前記第一ダイオードのアノードに前記第一パルス信号が与えられ、
前記第二ダイオードのカソードに前記第二パルス信号が与えられ、
前記第一ダイオードのカソードに入力信号が与えられ、
前記キャパシタンス要素が、前記第一抵抗の他端に接続される、
サンプリング制御装置。
【請求項４】
請求項１ないし３のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧付与手段は、直流電圧源である、
サンプリング制御装置。
【請求項５】
請求項１ないし３のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧付与手段は、前記キャパシタンス要素の出力に前記バイアス電圧付与手段により与えられた値を加えて前記サンプリング装置に与える、
サンプリング制御装置。
【請求項６】
請求項１ないし５のいずれか一項に記載のサンプリング制御装置であって、
前記バイアス電圧制御手段は、前記サンプリング装置による前記入力信号のサンプリングを行う際に、
ＲＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを大きくし、
ＩＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを小さくする、
サンプリング制御装置。
【請求項７】
サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与工程と、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御工程と、
を備え、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
サンプリング制御方法。
【請求項８】
サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムであって、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムであり、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
プログラム。
【請求項９】
サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、
前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、
前記サンプリング装置は、
正のパルス信号を出力する正パルス信号源と、
前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、
入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、
前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、
を有する、
記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング回路に関する。
【背景技術】
【０００２】
従来より、ダイオードを有するサンプリングヘッドが知られている（例えば、特許文献１の図７を参照）。
【０００３】
図１４は、従来技術にかかるダイオードを有するサンプリングヘッドの構成を示す回路図である。アナログ端子１０１には、アナログ信号が与えられる。ここで、パルス端子１１１に正のパルスが入力され、かつ、パルス端子１１２に負のパルスが入力された時点で、ダイオードｄが導通する。この時、アナログ端子１０１に与えられたアナログ信号がダイオードｄを通って、キャパシタンスＣに与えられる。キャパシタンスＣは、与えられたアナログ信号の電圧に比例する電荷を蓄え、バッファアンプ１１０を介して出力する。
【０００４】
図１５は、従来技術にかかるダイオードを有するサンプリングヘッドによってアンダーサンプリングを行った場合のタイムチャートである。図１５（ａ）に示すようなＲＦ信号（アナログ信号）および図１５（ｃ）に示すようなパルス信号がサンプリングヘッドに与えられたとすると、図１５（ｂ）に示すようなＩＦ信号がサンプリングヘッドから出力される。なお、図１５（ｂ）に示すようなＩＦ信号は、ＲＦ信号の相似波形となる。
【０００５】
ここで、パルス信号が所定の電圧以上になると、ダイオードｄに印加される電圧と流れる電流との関係が線形となる。パルス信号が所定の電圧以上になる時間をτとすると、サンプリングヘッドのＲＦ帯域は0.38／τに近似できる。また、図１５（ｂ）に示すΔＶ（追従電圧）は、Ｉτ／Ｃである。ただし、Ｉはダイオードｄに流れる電流である。ΔＶが大きい程、サンプリングヘッドのＩＦ帯域が広くなる。すなわち、τが大きければＩＦ帯域が広くなり、τが小さければＲＦ帯域が広くなる。ここで、ＲＦ帯域を広くして精度の良いデータ（いわゆるチャンピオンデータ）を取得することを重視して、τを小さい値に固定し、ＲＦ帯域を広くするようにしている。
【０００６】
【特許文献１】特開平１１−３５５１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、τを小さい値で固定すればＲＦ帯域が広くなるもののＩＦ帯域が狭くなる。しかも、ＩＦ帯域が狭い場合は、ＲＦ信号の相似波形を完全に得るためには、多数の点をサンプリングしなければならず、サンプリングのスループットも悪くなる。
【０００８】
一方、τを大きい値で固定すればＩＦ帯域が広くなるもののＲＦ帯域が狭くなり、精度の良いデータを取得できなくなる。
【０００９】
そこで、本発明は、ダイオードを有するサンプリングヘッドにおけるＲＦ帯域とＩＦ帯域とを共に広くすることができないという現象に対処することを課題とする。
【課題を解決するための手段】
【００１０】
本発明にかかるサンプリング制御装置は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段と、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御手段と、を備え、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素と、を有するように構成される。
【００１１】
上記のように構成されたサンプリング制御装置によれば、バイアス電圧付与手段が、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与える。バイアス電圧制御手段が、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御する。
【００１２】
また、正パルス信号源が、正のパルス信号を出力する。負パルス信号源が、前記正のパルス信号と同期した負のパルス信号を出力する。入力信号通過部が、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる。キャパシタンス要素が、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力する。
【００１３】
また、本発明にかかるサンプリング制御装置は、前記入力信号通過部が、第一ダイオードと、前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、前記第一ダイオードのアノードにアノードが接続された第三ダイオードと、前記第三ダイオードのカソードにアノードが接続され、前記第二ダイオードのカソードにカソードが接続された第四ダイオードと、を有し、前記第一ダイオードのアノードに前記第一パルス信号が与えられ、前記第二ダイオードのカソードに前記第二パルス信号が与えられ、前記第一ダイオードのカソードに入力信号が与えられ、前記キャパシタンス要素が、前記第三ダイオードのカソードに接続されるようにしてもよい。
【００１４】
また、本発明にかかるサンプリング制御装置は、前記入力信号通過部が、第一ダイオードと、前記第一ダイオードのカソードにアノードが接続された第二ダイオードと、前記第一ダイオードのアノードに一端が接続された第一抵抗と、前記第一抵抗の他端と、前記第二ダイオードのカソードとを接続する第二抵抗と、を有し、前記第一ダイオードのアノードに前記第一パルス信号が与えられ、前記第二ダイオードのカソードに前記第二パルス信号が与えられ、前記第一ダイオードのカソードに入力信号が与えられ、前記キャパシタンス要素が、前記第一抵抗の他端に接続されるようにしてもよい。
【００１５】
また、本発明にかかるサンプリング制御装置は、前記バイアス電圧付与手段は、直流電圧源であるようにしてもよい。
【００１６】
また、本発明にかかるサンプリング制御装置は、前記バイアス電圧付与手段は、前記キャパシタンス要素の出力に前記バイアス電圧付与手段により与えられた値を加えて前記サンプリング装置に与えるようにしてもよい。
【００１７】
また、本発明にかかるサンプリング制御装置は、前記バイアス電圧制御手段が、前記サンプリング装置による前記入力信号のサンプリングを行う際に、ＲＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを大きくし、ＩＦ帯域を広くしたい場合は、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを小さくするようにしてもよい。
【００１８】
本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与工程と、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御工程と、を備え、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有するサンプリング制御方法である。
【００１９】
本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムであって、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムであり、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有するプログラムである。
【００２０】
本発明は、サンプリング装置に負のバイアス電圧および正のバイアス電圧を与えるバイアス電圧付与手段を有するサンプリング制御装置における処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であって、前記負のバイアス電圧の大きさおよび前記正のバイアス電圧の大きさを制御するバイアス電圧制御処理をコンピュータに実行させるためのプログラムを記録したコンピュータによって読み取り可能な記録媒体であり、前記サンプリング装置は、正のパルス信号を出力する正パルス信号源と、前記正のパルス信号と同期した負のパルス信号を出力する負パルス信号源と、入力信号と、前記正のパルス信号に前記負のバイアス電圧を加えた第一パルス信号と、前記負のパルス信号に前記正のバイアス電圧を加えた第二パルス信号とを受け、前記第一パルス信号の電圧が正であり、かつ前記第二パルス信号の電圧が負である間に前記入力信号を通過させる入力信号通過部と、前記入力信号通過部を通過した前記入力信号を受け、出力信号を出力するキャパシタンス要素とを有する記録媒体である。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２２】
第一の実施形態
図１は、本発明の第一の実施形態にかかるサンプリング制御装置１が使用される測定システムの構成を示す機能ブロック図である。測定システムは、サンプリング制御装置１、ＤＵＴ（Device Under Test：被測定物）２、スイッチ４、サンプリングヘッド（サンプリング装置）６、デジタイザ８を備える。
【００２３】
サンプリング制御装置１は、バイアス電圧記録部１２、コントローラ１４、バイアス電圧制御部１５、バイアス電圧付与部１６、校正信号出力部１８を有する。
【００２４】
バイアス電圧記録部１２は、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを記録する。負のバイアス電圧の大きさは、最低二種類（ΔV1、ΔV2、ただしΔV1＞ΔV2）を記録しておく。正のバイアス電圧の大きさは、最低二種類（ΔV1’、ΔV2’、ただしΔV1’＞ΔV2’）を記録しておく。
【００２５】
コントローラ１４は、ＤＵＴ２をサンプリングヘッド６に接続した場合は、バイアス電圧制御部１５を作動させる。しかも、バイアス電圧記録部１２から負のバイアス電圧の大きさの数値（例えば、ΔV1およびΔV2のうちのいずれか一方）を読み出して、バイアス電圧制御部１５に与える。さらに、バイアス電圧記録部１２から正のバイアス電圧の大きさの数値を読み出して（ΔV1が読み出されたときはΔV1’を、ΔV2が読み出されたときはΔV2’を読み出す）、バイアス電圧制御部１５に与える。コントローラ１４は、校正信号出力部１８をサンプリングヘッド６に接続した場合は、校正信号出力部１８を作動させる。
【００２６】
バイアス電圧制御部１５は、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを制御する。具体的には、コントローラ１４から送られてきた数値に負のバイアス電圧の大きさおよび正のバイアス電圧の大きさをあわせる。バイアス電圧制御部１５は、例えば、コントローラ１４から数値（デジタルデータである）を読み出す読出部分と、読み出した数値をアナログ信号に変換するＤ／Ａコンバータとを有する。このＤ／Ａコンバータにより出力されたアナログ信号をバイアス電圧付与部１６に与えることで、負のバイアス電圧の大きさおよび正のバイアス電圧の大きさを制御する。
【００２７】
バイアス電圧付与部１６は、サンプリングヘッド６に負のバイアス電圧を与え、さらに正のバイアス電圧を与える。なお、バイアス電圧付与部１６は、直流電圧源であり、負のバイアス電圧を出力する直流電圧源１６ａと、正のバイアス電圧を出力する直流電圧源１６ｂとを有する（図２参照）。
【００２８】
なお、正のバイアス電圧の大きさは、負のバイアス電圧の大きさと同じものとする。すなわち、ΔV1=ΔV1’かつΔV2=ΔV2’である。また、サンプリングヘッド６内部の部品の特性のばらつきの影響を解消するために、負のバイアス電圧の大きさと、正のバイアス電圧の大きさとを微調整して、わずかに異ならせることがある。しかし、バイアス電圧の大きさの微調整を行っても、負のバイアス電圧の大きさと正のバイアス電圧の大きさとは、ほぼ同じものである。よって、負のバイアス電圧の大きさと正のバイアス電圧の大きさとが同じものとして、説明を続ける。すなわち、ΔV1=ΔV1’かつΔV2=ΔV2’として説明を続ける。
【００２９】
校正信号出力部１８は、サンプリングヘッド６を校正するための校正信号を出力する。
【００３０】
ＤＵＴ（Device Under Test：被測定物）２は、測定システムにより測定される被測定物である。ＤＵＴ２から出力される信号が測定される。
【００３１】
スイッチ４は、ＤＵＴ２または校正信号出力部１８をサンプリングヘッド６に接続する。
【００３２】
サンプリングヘッド（サンプリング装置）６は、入力信号を受け、アンダーサンプリングを行い、出力信号を出力する。
【００３３】
図２は、本発明の第一の実施形態にかかるサンプリングヘッド６の構成を示す回路図である。サンプリングヘッド６は、キャパシタンス要素Ｃ、入力信号端子６１、抵抗６２、パルス信号源６３、キャパシタンス要素６４ｐ、６４ｎ、アンプ６５、出力信号端子６６、入力信号透過部６８を有する。
【００３４】
入力信号端子６１は、入力信号透過部６８に接続され、入力信号を受ける。入力信号は、ＤＵＴ２からの信号および校正信号出力部１８からの校正信号のいずれかである。
【００３５】
抵抗６２は、その一端が入力信号端子６１と入力信号透過部６８との間に接続される。しかも、抵抗６２の他端が接地される。なお、抵抗６２は例えば、50[Ω]である。
【００３６】
キャパシタンス要素Ｃは、その一端が入力信号透過部６８に接続される。しかも、キャパシタンス要素Ｃの他端が接地される。
【００３７】
パルス信号源６３は、正パルス信号源６３ｐおよび負パルス信号源６３ｎを有する。正パルス信号源６３ｐは、正のパルス信号を出力する。負パルス信号源６３ｎは、正のパルス信号と同期した負のパルス信号を出力する。
【００３８】
図４（ａ）は正パルス信号の波形図である。正パルス信号は、時間t1までは発生しないが（電圧＝０）、時間t1から時間t0にかけて電圧が０からVmaxまで線形的に上昇する。そして、時間t0から時間t2にかけて電圧がVmaxから０まで線形的に下降する。最後に、時間t2以降は電圧は０となる。
【００３９】
図４（ｂ）は負パルス信号の波形図である。負パルス信号は、時間t1までは発生しないが（電圧＝０）、時間t1から時間t0にかけて電圧が０から−Vmaxまで線形的に下降する。そして、時間t0から時間t2にかけて電圧が−Vmaxから０まで線形的に上昇する。最後に、時間t2以降は電圧は０となる。このように、負パルス信号の開始時点t1、頂点に達する時点t0および終了時点t2は、正パルス信号におけるものと同じであり、負パルス信号は正パルス信号と同期しているといえる。
【００４０】
キャパシタンス要素６４ｐは、一端がパルス信号源６３ｐに、他端が入力信号透過部６８およびバイアス電圧付与部１６（負のバイアス電圧を出力する直流電圧源１６ａ）に接続される。キャパシタンス要素６４ｎは、一端がパルス信号源６３ｎに、他端が入力信号透過部６８およびバイアス電圧付与部１６（正のバイアス電圧を出力する直流電圧源１６ｂ）に接続される。
【００４１】
アンプ６５は、キャパシタンス要素Ｃに蓄えられた電荷が放出されたものを増幅して出力する。
【００４２】
出力信号端子６６は、アンプ６５に接続され、出力信号を出力する。出力信号は、キャパシタンス要素Ｃに蓄えられた電荷が放出されたものである。キャパシタンス要素Ｃは、入力信号透過部６８を通過した入力信号を受け、出力信号を出力する。
【００４３】
入力信号透過部６８は、入力信号端子６１を介して入力信号を受ける。さらに、入力信号透過部６８は、キャパシタンス要素６４ｐおよびバイアス電圧付与部１６（負のバイアス電圧を出力する直流電圧源１６ａ）に接続されている。よって、入力信号透過部６８は、正のパルス信号に負のバイアス電圧を加えた信号（以下、「第一パルス信号」という）を受ける。また、入力信号透過部６８は、キャパシタンス要素６４ｎおよびバイアス電圧付与部１６（正のバイアス電圧を出力する直流電圧源１６ｂ）に接続されている。よって、入力信号透過部６８は、負のパルス信号に正のバイアス電圧を加えた信号（以下、「第二パルス信号」という）を受ける。しかも、入力信号透過部６８は、第一パルス信号の電圧が正であり、かつ第二パルス信号の電圧が負である間に、入力信号を通過させる。入力信号は、入力信号端子６１を通り、さらに入力信号透過部６８を通過して、キャパシタンス要素Ｃに到達する。
【００４４】
なお、このような入力信号透過部６８を実現するための回路は、色々なものが考えられる。例えば、ダイオードブリッジにより入力信号透過部６８を実現できる。
【００４５】
図１２は、ダイオードブリッジにより入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。入力信号透過部６８は、第一ダイオードＤ１、第二ダイオードＤ２、第三ダイオードＤ３、第四ダイオードＤ４を有する。
【００４６】
図３は、第一ダイオードＤ１に印加する電圧と流れる電流との関係を示す図である。アノードの電位のカソードの電位に対する電位差がV0未満の場合は、ほとんど電流が流れない。しかし、電位差がV0以上になると、動作抵抗が低くなり、アノードからカソードに電流が流れ、電流と電圧との関係が線形になる。なお、電位差がV0のときの電流をI0とする。また、このような第一ダイオードＤ１の特性は、第二ダイオードＤ２、第三ダイオードＤ３および第四ダイオードＤ４についても同様である。さらに、電位差V0は、GaAsを用いたダイオードの場合、0.7[V]である。
【００４７】
第二ダイオードＤ２は、そのアノードが、第一ダイオードＤ１のカソードに接続されている。第三ダイオードＤ３は、そのアノードが、第一ダイオードＤ１のアノードに接続されている。第四ダイオードＤ４は、そのアノードが、第三ダイオードＤ３のカソードに接続されている。なお、第四ダイオードＤ４のカソードが、第二ダイオードＤ２のカソードに接続されている。
【００４８】
入力信号端子６１および抵抗６２は、第一ダイオードＤ１のカソードに接続されている。よって、第一ダイオードＤ１のカソードに入力信号が与えられる。キャパシタンス要素Ｃは、その一端が第三ダイオードＤ３のカソードに接続されている。キャパシタンス要素６４ｐは、他端が第一ダイオードＤ１のアノードに接続されている。キャパシタンス要素６４ｎは、他端が第二ダイオードＤ２のカソードに接続されている。
【００４９】
なお、サンプリング制御装置１のバイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。
【００５０】
第一ダイオードＤ１のアノードには、キャパシタンス要素６４ｐを介して、正パルス信号が与えられる。ここで、第一ダイオードＤ１のアノードには負のバイアス電圧が与えられるので、第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧は、正パルス信号の電圧から負のバイアス電圧を減じたものとなる。
【００５１】
第二ダイオードＤ２のカソードには、キャパシタンス要素６４ｎを介して、負パルス信号に与えられる。ここで、第二ダイオードＤ２のカソードには正のバイアス電圧が与えられるので、第二ダイオードＤ２のカソードに与えられる信号（第二パルス信号）の電圧は、負パルス信号の電圧に正のバイアス電圧を加えたものとなる。
【００５２】
図５は、負のバイアス電圧を−ΔV1としたときの、第一ダイオードＤ１のアノードに与えられる電圧（図５（ａ））、第二ダイオードＤ２のカソードに与えられる電圧（図５（ｂ））を示す図である。
【００５３】
図５（ａ）に示すように、第一ダイオードＤ１のアノードに与えられる電圧は、時間t1までは−ΔV1であり、時間t1から時間t0にかけて電圧が−ΔV1からVmax−ΔV1まで線形的に上昇する。そして、時間t0から時間t2にかけて電圧がVmax−ΔV1から−ΔV1まで線形的に下降する。最後に、時間t2以降は電圧は−ΔV1となる。
【００５４】
図５（ｂ）に示すように、第二ダイオードＤ２のカソードに与えられる電圧は、時間t1まではΔV1であり、時間t1から時間t0にかけて電圧がΔV1からΔV1−Vmaxまで線形的に下降する。そして、時間t0から時間t2にかけて電圧がΔV1−VmaxからΔV1まで線形的に上昇する。最後に、時間t2以降は電圧はΔV1となる。
【００５５】
なお、入力信号透過部６８は他の回路によっても実現できる。図１３は、ダイオードと抵抗とによって、入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。入力信号透過部６８は、第一ダイオードＤ１、第二ダイオードＤ２、第一抵抗Ｒ１、第二抵抗Ｒ２を有する。
【００５６】
第一ダイオードＤ１および第二ダイオードＤ２は図１２に示すものと同様であり説明を省略する。第一抵抗Ｒ１はその一端に第一ダイオードＤ１のアノードが接続されている。第二抵抗Ｒ２は、第一抵抗Ｒ１の他端と、第二ダイオードＤ２のカソードとを接続する。
【００５７】
入力信号端子６１および抵抗６２は、第一ダイオードＤ１のカソードに接続されている。よって、第一ダイオードＤ１のカソードに入力信号が与えられる。キャパシタンス要素Ｃは、その一端が第一抵抗Ｒ１の他端に接続されている。キャパシタンス要素６４ｐは、他端が第一ダイオードＤ１のアノードに接続されている。キャパシタンス要素６４ｎは、他端が第二ダイオードＤ２のカソードに接続されている。
【００５８】
なお、サンプリング制御装置１のバイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。
【００５９】
第一ダイオードＤ１のアノードには、キャパシタンス要素６４ｐを介して、正パルス信号が与えられる。ここで、第一ダイオードＤ１のアノードには負のバイアス電圧が与えられるので、第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧は、正パルス信号の電圧から負のバイアス電圧を減じたものとなる。
【００６０】
第二ダイオードＤ２のカソードには、キャパシタンス要素６４ｎを介して、負パルス信号に与えられる。ここで、第二ダイオードＤ２のカソードには正のバイアス電圧が与えられるので、第二ダイオードＤ２のカソードに与えられる信号（第二パルス信号）の電圧は、負パルス信号の電圧に正のバイアス電圧を加えたものとなる。
【００６１】
デジタイザ８は、サンプリングヘッド６の出力する出力信号を受け、デジタル信号に変換して記録する。デジタイザ８は、クロック信号源８２、Ａ／Ｄ変換器８４、デジタル信号記録部８６を有する。
【００６２】
クロック信号源８２は、Ａ／Ｄ変換器８４およびパルス信号源６３において利用されるクロック信号を出力し、Ａ／Ｄ変換器８４およびパルス信号源６３に与える。
【００６３】
Ａ／Ｄ変換器８４は、アナログ信号であるサンプリングヘッド６の出力信号をデジタル信号に変換する。
【００６４】
デジタル信号記録部８６は、Ａ／Ｄ変換器８４の出力を記録する。
【００６５】
次に、第一の実施形態の動作を説明する。なお、入力信号透過部６８は、図１２に示すような構成をとっているものとして説明する。
【００６６】
まず、スイッチ４により、校正信号出力部１８をサンプリングヘッド６に接続する。そして、コントローラ１４により校正信号出力部１８を作動させる。校正信号出力部１８は、校正信号を出力する。校正信号は、スイッチ４を介して、サンプリングヘッド６に与えられる。サンプリングヘッド６の出力はＡ／Ｄ変換器８４によりデジタル信号に変換され、デジタル信号記録部８６に記録される。この記録内容に基づき、測定システムの校正を行う。なお、校正信号および校正の方法は、周知ゆえ説明を省略する。
【００６７】
次に、スイッチ４により、ＤＵＴ２をサンプリングヘッド６に接続する。すると、ＤＵＴ２から出力される信号（高周波のRF信号とする）が、スイッチ４を介して、入力信号端子６１に与えられる。
【００６８】
また、時間t1から時間t2にかけて（図４参照）、正パルス信号源６３ｐが正のパルス信号を第一ダイオードＤ１のアノードに与え、負パルス信号源６３ｎが負のパルス信号を第二ダイオードＤ２のカソードに与える。
【００６９】
図６は、バイアス電圧を全く考えない場合のダイオードＤ１〜Ｄ４が導通する時間を説明するための図である。図６を参照して、バイアス電圧を全く考えない場合の動作を説明する。
【００７０】
図６（ａ）は、第一ダイオードＤ１のアノードに与えられる電圧の波形図である。電圧がV0以上になっている時間がτ0である。図６（ｂ）は、第二ダイオードＤ２のカソードに与えられる電圧の波形図である。電圧が−V0以下になっている時間もτ0である。この時間τ0の間だけ、ダイオードＤ１〜Ｄ４が導通する。より正確には、第一ダイオードＤ１のアノードに与えられる電圧が正かつV0未満であり、しかも第二ダイオードＤ２のカソードに与えられる電圧が負かつ−V0を超えるものであるときも、ダイオードＤ１〜Ｄ４は導通している。このような場合は、図３を参照して説明したように、ダイオードＤ１〜Ｄ４にはほとんど電流が流れない。しかし、わずかながら電流は流れているので導通しているといえる。
【００７１】
ダイオードＤ１〜Ｄ４（入力信号透過部６８）が導通している間、入力信号端子６１に与えられたRF信号（入力信号）が、ダイオードＤ１〜Ｄ４を通って（入力信号透過部６８を通過して）、キャパシタンス要素Ｃに与えられる。キャパシタンスＣは、与えられたRF信号の電圧に比例する電荷を蓄え、アンプ６５を介して、出力信号端子６６に出力する。出力信号端子６６に出力された信号は、RF信号をダウンコンバートしたIF信号である。IF信号は、Ａ／Ｄ変換器８４によりデジタル信号に変換され、デジタル信号記録部８６に記録する。このようにして、RF信号をアンダーサンプリングしてIF信号を得ることができる。
【００７２】
図７は、RF信号（図７（ａ））、IF信号（図７（ｂ））および正のパルス信号（図７（ｃ））の波形図である。入力信号端子６１に与えられたRF信号は、正のパルス信号の電圧がV0以上になっている間に、キャパシタンス要素Ｃに与えられ、キャパシタンス要素ＣからIF信号が出力される。なお、正のパルス信号におけるパルスの間隔は、クロック信号源８２の出力するクロック信号により定められる。
【００７３】
ここで、アンダーサンプリングのＲＦ帯域は0.38／τ0に近似できる。また、図７（ｂ）に示すΔＶ（追従電圧）は、Ｉτ0／Ｃである。ただし、ＩはダイオードＤ１〜Ｄ４に流れる電流である。τ0が小さいほどＲＦ帯域が広くなりRF信号をより高精度に近似したIF信号を取得することができる。また、τ0が大きいほど、ΔＶ（追従電圧）が大きくなり、ＩＦ帯域が広くなる。しかも、サンプリングする点の個数を少なくできるので、サンプリングのスループットを高めることができる。
【００７４】
しかし、実際には、バイアス電圧を考慮する必要があるので、バイアス電圧を考えた場合の動作を説明する。
【００７５】
まず、コントローラ１４によりバイアス電圧制御部１５を作動させる。さらに、コントローラ１４は、バイアス電圧記録部１２から負のバイアス電圧の大きさの数値を読み出して、バイアス電圧制御部１５に与える。バイアス電圧制御部１５は、負のバイアス電圧の大きさを制御する。具体的には、コントローラ１４から送られてきた数値（例えば、ΔV1またはΔV2）に負のバイアス電圧の大きさをあわせる。なお、ΔV1＞ΔV2とする。
【００７６】
バイアス電圧付与部１６は、サンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧を与え、第二ダイオードＤ２のカソードに負のバイアス電圧と同じ大きさの正のバイアス電圧を与える。
【００７７】
図８は、バイアス電圧を考慮しないときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ａ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧の波形図（図８（ｂ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる信号（第一パルス信号）の電圧の波形図（図８（ｃ））である。
【００７８】
図８（ｂ）を参照して、負のバイアス電圧−ΔV1が与えられたときに、第一ダイオードＤ１のアノードに与えられる電圧がV0以上になっている時間はτ1である。図８（ａ）および図８（ｂ）を参照して、τ1＜τ0である。よって、負のバイアス電圧−ΔV1を与えた場合、バイアス電圧を与えない場合に比べて、ＲＦ帯域が広くなり、RF信号をより高精度に近似したIF信号を取得することができる。
【００７９】
図８（ｃ）を参照して、負のバイアス電圧−ΔV2が与えられたときに、第一ダイオードＤ１のアノードに与えられる電圧がV0以上になっている時間はτ2である。図８（ｂ）および図８（ｃ）を参照して、τ1＜τ2である。よって、負のバイアス電圧−ΔV2を与えた場合、負のバイアス電圧−ΔV1を与えた場合に比べて、ＩＦ帯域が広くなり、しかも、サンプリングする点の個数を少なくできるので、サンプリングのスループットを高めることができる。
【００８０】
ここで、図９および図１０を参照して、負のバイアス電圧が与えられたときのダイオードＤ１〜Ｄ４に印加される電圧と流れる電流の関係を説明する。
【００８１】
図９は、負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図９（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図９（ｂ））である。
【００８２】
第一ダイオードＤ１のアノードに与えられる電圧が−ΔV1の時点（点Ｈ）からキャパシタンス要素のホールドが開始する。第一ダイオードＤ１のアノードに与えられる電圧が０になるまでは、電流は負の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が０を超え、V0に達するまでは、電流は正の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が−ΔV1からV0に達するまでは、ダイオードＤ１〜Ｄ４の動作抵抗は大きい。
【００８３】
第一ダイオードＤ１のアノードに与えられる電圧がV0を超えると、電圧と電流との関係が線形になり、電流が大きくなる。すなわち、ダイオードＤ１〜Ｄ４の動作抵抗が小さい。そして、第一ダイオードＤ１のアノードに与えられる電圧が最大値をとる時点（点Ｓ）でサンプリングが行われる。
【００８４】
ここで、点Ｈの横軸の座標と点Ｓの横軸の座標との差I1が、キャパシタンス要素Ｃに蓄積される電流となる。
【００８５】
図１０は、負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図１０（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図１０（ｂ））である。
【００８６】
第一ダイオードＤ１のアノードに与えられる電圧が−ΔV2の時点（点Ｈ）からキャパシタンス要素のホールドが開始する。第一ダイオードＤ１のアノードに与えられる電圧が０になるまでは、電流は負の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が０を超え、V0に達するまでは、電流は正の値をとるが、絶対値は小さい。第一ダイオードＤ１のアノードに与えられる電圧が−ΔV2からV0に達するまでは、ダイオードＤ１〜Ｄ４の動作抵抗は大きい。
【００８７】
第一ダイオードＤ１のアノードに与えられる電圧がV0を超えると、電圧と電流との関係が線形になり、電流が大きくなる。すなわち、ダイオードＤ１〜Ｄ４の動作抵抗が小さい。そして、第一ダイオードＤ１のアノードに与えられる電圧が最大値をとる時点（点Ｓ）でサンプリングが行われる。
【００８８】
ここで、点Ｈの横軸の座標と点Ｓの横軸の座標との差I2が、キャパシタンス要素Ｃに蓄積される電流となる。
【００８９】
図９および図１０を参照すると、I1＜I2である。よって、負のバイアス電圧−ΔV2が与えられたときの方が、負のバイアス電圧−ΔV1が与えられたときの方よりも（ΔV2＜ΔV1）、キャパシタンス要素Ｃに蓄積される電流が大きいため、ＩＦ帯域が広くなることがわかる。
【００９０】
ここで、測定システムの利用者が、コントローラ１４に、ＲＦ帯域を広くしたいのか、またはＩＦ帯域を広くしたいのかを与えておく。そして、ＲＦ帯域を広くしたい場合は、コントローラ１４は、バイアス電圧記録部１２からΔV1を読み出して、バイアス電圧制御部１５に与える。また、ＩＦ帯域を広くしたい場合は、コントローラ１４は、バイアス電圧記録部１２からΔV2を読み出して、バイアス電圧制御部１５に与える。
【００９１】
第一の実施形態によれば、バイアス電圧制御部１５により、バイアス電圧付与部１６がサンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧−ΔV1を与えるようにすれば、サンプリングのＲＦ帯域を広くできる。また、バイアス電圧制御部１５により、バイアス電圧付与部１６がサンプリングヘッド６の第一ダイオードＤ１のアノードに負のバイアス電圧−ΔV2を与えるようにすれば、サンプリングのＩＦ帯域を広くできる。
【００９２】
このように、ＲＦ帯域を広くしたい場合（例えば、精度の良いデータ（いわゆるチャンピオンデータ）を取得したい場合）にも、ＩＦ帯域を広くしたい場合（例えば、サンプリングのスループットをよくしたい場合）にも、バイアス電圧の大きさを制御することにより対応できる。
【００９３】
第二の実施形態
第二の実施形態は、バイアス電圧付与部１６が第一の実施形態と異なる。
【００９４】
第二の実施形態にかかる測定システムの構成は第一の実施形態（図１参照）と同様である。よって、バイアス電圧記録部１２、コントローラ１４、バイアス電圧制御部１５、
校正信号出力部１８、ＤＵＴ２、スイッチ４およびデジタイザ８は第一の実施形態と同様であり説明を省略する。
【００９５】
図１１は、第二の実施形態にかかるサンプリングヘッド６、バイアス電圧制御部１５およびバイアス電圧付与部１６の構成を示す回路図である。
【００９６】
バイアス電圧付与部１６は、キャパシタンス要素Ｃの出力をアンプ６５を介して受ける。そして、キャパシタンス要素Ｃの出力にバイアス電圧付与部１６により与えられた値を加えて第一ダイオードＤ１のアノードおよび第二ダイオードＤ２のカソードに与える。
【００９７】
なお、サンプリングヘッド６の構成は第一の実施形態と同様であり説明を省略する。
【００９８】
次に、第二の実施形態の動作を説明する。
【００９９】
第二の実施形態の動作は、ほぼ第一の実施形態と同様である。ただし、バイアス電圧付与部１６が、キャパシタンス要素Ｃの出力をダイオードＤ１〜Ｄ４にフィードバックすることになる点が異なる。
【０１００】
第二の実施形態によれば、第一の実施形態と同様な効果を奏する。しかも、第二の実施形態によれば、キャパシタンス要素Ｃの出力をダイオードＤ１〜Ｄ４にフィードバックするため、入力信号端子６１に与えられる入力信号の電圧に関係なく、キャパシタンス要素Ｃのサンプル／ホールド時の動作電圧（図９（ｂ）および図１０（ｂ）の点Ｓ、点Ｈを参照）を一定に保つことができる。これにより、サンプル時のダイオードＤ１〜Ｄ４の動作抵抗が一定となり、ホールド時のドループ（リーク電流）を一定にすることができる。よって、低損失および低歪みが可能となる。
【０１０１】
なお、上記の実施形態において、ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、上記の各部分（例えば、バイアス電圧記録部１２、バイアス電圧制御部１５（のうちの読出部分）およびバイアス電圧付与部１６）を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の実施形態を実現できる。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第一の実施形態にかかるサンプリング制御装置１が使用される測定システムの構成を示す機能ブロック図である。
【図２】本発明の第一の実施形態にかかるサンプリングヘッド６の構成を示す回路図である。
【図３】第一ダイオードＤ１に印加する電圧と流れる電流との関係を示す図である。
【図４】正パルス信号の波形図（図４（ａ））および負パルス信号の波形図（図４（ｂ））である。
【図５】負のバイアス電圧を−ΔV1としたときの、第一ダイオードＤ１のアノードに与えられる電圧（図５（ａ））、第二ダイオードＤ２のカソードに与えられる電圧（図５（ｂ））を示す図である。
【図６】バイアス電圧を全く考えない場合のダイオードＤ１〜Ｄ４が導通する時間を説明するための図である。
【図７】RF信号（図７（ａ））、IF信号（図７（ｂ））および正のパルス信号（図７（ｃ））の波形図である。
【図８】バイアス電圧を考慮しないときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ａ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ｂ））、バイアス電圧付与部１６により負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形図（図８（ｃ））である。
【図９】負のバイアス電圧−ΔV1が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図９（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図９（ｂ））である。
【図１０】負のバイアス電圧−ΔV2が与えられたときの第一ダイオードＤ１のアノードに与えられる電圧の波形（図１０（ａ））、ダイオードＤ１〜Ｄ４に印加される電圧と流れる電流との関係を示す図（図１０（ｂ））である。
【図１１】第二の実施形態にかかるサンプリングヘッド６、バイアス電圧制御部１５およびバイアス電圧付与部１６の構成を示す回路図である。
【図１２】ダイオードブリッジにより入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。
【図１３】ダイオードと抵抗とによって、入力信号透過部６８を実現したときのサンプリングヘッド６の構成を示す回路図である。
【図１４】従来技術にかかるダイオードを有するサンプリングヘッドの構成を示す回路図である。
【図１５】従来技術にかかるダイオードを有するサンプリングヘッドによってアンダーサンプリングを行った場合のタイムチャートである。
【符号の説明】
【０１０３】
１  サンプリング制御装置
１２  バイアス電圧記録部
１４  コントローラ
１５  バイアス電圧制御部
１６  バイアス電圧付与部
２  ＤＵＴ（Device Under Test：被測定物）
４  スイッチ
６  サンプリングヘッド（サンプリング装置）
Ｄ１  第一ダイオード
Ｄ２  第二ダイオード
Ｄ３  第三ダイオード
Ｄ４  第四ダイオード
Ｃ  キャパシタンス要素
６１  入力信号端子
６３  パルス信号源
６３ｐ  正パルス信号源
６３ｎ  負パルス信号源
６６  出力信号端子
６８  入力信号透過部
８  デジタイザ
【図１】
2007108039.tif 000003
【図２】
2007108039.tif 000004
【図３】
2007108039.tif 000005
【図４】
2007108039.tif 000006
【図５】
2007108039.tif 000007
【図６】
2007108039.tif 000008
【図７】
2007108039.tif 000009
【図８】
2007108039.tif 000010
【図９】
2007108039.tif 000011
【図１０】
2007108039.tif 000012
【図１１】
2007108039.tif 000013
【図１２】
2007108039.tif 000014
【図１３】
2007108039.tif 000015
【図１４】
2007108039.tif 000016
【図１５】
2007108039.tif 000017