(57)【要約】【課題】ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法を提供する。【解決手段】引き上げ法により製造された半導体基体１１０における第１主面側に絶縁ゲートトランジスタ１３２を形成する絶縁ゲート型トランジスタ形成工程Ｓ１１０と、第２主面側から半導体基体１１０を薄型化する半導体基体薄型化工程Ｓ１２０と、半導体基体１１０の第２主面側にショットキ接合を形成するショットキ接合形成工程Ｓ１３０とを含むＩＧＢＴの製造方法において、４００〜５５０℃の温度範囲で半導体基体１１０の熱処理を行うことで酸素由来のサーマルドナーを５×１０13ｃｍ-3以上発生させる低温熱処理工程Ｓ１３４を含むことを特徴とするＩＧＢＴの製造方法。【選択図】図１
2007273647.tif 000002
【特許請求の範囲】
【請求項１】
引き上げ法により製造された半導体基体における第１主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記半導体基体における第２主面側から前記半導体基体を薄型化する半導体基体薄型化工程と、
前記半導体基体の第２主面側に整流性を有する接合を形成する整流性接合形成工程とをこの順序で含むＩＧＢＴの製造方法において、
４００〜５５０℃の温度範囲で前記半導体基体の熱処理を行うことで酸素由来のサーマルドナーを５×１０13ｃｍ-3以上発生させる低温熱処理工程を含むことを特徴とするＩＧＢＴの製造方法。
【請求項２】
請求項１に記載のＩＧＢＴの製造方法において、
前記絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で前記半導体基体の熱処理を行う高温熱処理工程を含み、
前記ＩＧＢＴの製造方法は、前記高温熱処理工程後に、酸素雰囲気下１１００℃を超える温度で前記半導体基体の熱処理を行う工程を含まないことを特徴とするＩＧＢＴの製造方法。
【請求項３】
請求項２に記載のＩＧＢＴの製造方法において、
前記高温熱処理工程は、チャネル拡散工程であることを特徴とするＩＧＢＴの製造方法。
【請求項４】
引き上げ法により製造された半導体層を有する半導体基体における第１主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、
前記半導体基体における第２主面側から前記半導体基体を薄型化する半導体基体薄型化工程と、
前記半導体基体の第２主面側に整流性を有する接合を形成する整流性接合形成工程とをこの順序で含むＩＧＢＴの製造方法において、
４００〜５５０℃の温度範囲で前記半導体基体の熱処理を行うことで酸素由来のサーマルドナーを発生させる低温熱処理工程を含むことを特徴とするＩＧＢＴの製造方法。
【請求項５】
請求項４に記載のＩＧＢＴの製造方法において、
前記低温熱処理工程においては、前記サーマルドナーを５×１０13ｃｍ-3以上発生させることを特徴とするＩＧＢＴの製造方法。
【請求項６】
請求項１〜５のいずれかに記載のＩＧＢＴの製造方法において、
前記絶縁ゲートトランジスタ形成工程を行う前における前記半導体基体又は前記半導体層における酸素濃度は、１×１０18〜２×１０18ｃｍ-3の範囲内にあることを特徴とするＩＧＢＴの製造方法。
【請求項７】
請求項１〜６のいずれかに記載のＩＧＢＴの製造方法において、
前記整流性を有する接合は、ショットキ接合であることを特徴とするＩＧＢＴの製造方法。
【請求項８】
請求項７に記載のＩＧＢＴの製造方法において、
前記低温熱処理工程は、バリア金属膜をシンターする工程であることを特徴とするＩＧＢＴの製造方法。
【請求項９】
請求項７又は８に記載のＩＧＢＴの製造方法において、
前記半導体基体薄型化工程においては、ポリッシング又はエッチングにより前記半導体基体の第２主面側を平坦化することを特徴とするＩＧＢＴの製造方法。
【請求項１０】
請求項１〜６のいずれかに記載のＩＧＢＴの製造方法において、
前記整流性を有する接合は、ｐｎ接合であることを特徴とするＩＧＢＴの製造方法。
【請求項１１】
請求項１〜７並びに９及び１０のいずれかに記載のＩＧＢＴの製造方法において、
前記低温熱処理工程は、エミッタ電極膜をシンターする工程であることを特徴とするＩＧＢＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴの製造方法に関する。
【背景技術】
【０００２】
ｐｎ接合からホールを注入する代わりにショットキ接合からホールを注入するＩＧＢＴが知られている（例えば、特許文献１及び特許文献２参照。）。図１０は、そのようなＩＧＢＴのうちノンパンチスルー型のＩＧＢＴ７００を説明するために示す図である。図１１は、そのようなＩＧＢＴのうちパンチスルー型のＩＧＢＴ８００を説明するために示す図である。図１２は、そのようなＩＧＢＴのうちパンチスルー型のＩＧＢＴ９００を説明するために示す図である。
【０００３】
ＩＧＢＴ７００は、図１０に示すように、ｎ−型半導体基板からなる半導体基体７１０と、半導体基体７１０の第１主面に形成されたｐ型ベース領域７１４と、ｐ型ベース領域７１４の表面に形成されエミッタ電極７２４に接続されたｎ＋型エミッタ領域７１６と、ｐ型ベース領域７１４の表面にゲート絶縁膜７１８を介して形成されたゲート電極７２０と、半導体基体７１０の第２主面に形成されバリア金属膜（図示せず。）を有するコレクタ電極７２６とを有する。なお、第１主面とはゲート電極が形成される側の面のことをいい、第２主面とはコレクタ電極が形成される側の面のことをいう。
【０００４】
ＩＧＢＴ８００及びＩＧＢＴ９００は、基本的にはＩＧＢＴ７００と同様の構造を有するが、半導体基体の構造がＩＧＢＴ７００の場合とは異なっている。すなわち、ＩＧＢＴ８００においては、図１１に示すように、半導体基体として、ｎ＋型半導体基板８１１及びｎ−型エピタキシャル層８１２からなる半導体基体８１０を用いており、ＩＧＢＴ９００においては、図１２に示すように、半導体基体として、ｎ−型半導体基板９１２の第２主面側にｎ型の不純物を拡散することによりｎ＋型拡散層９１１が形成された半導体基体９１０を用いている。ＩＧＢＴ８００の場合には、ｎ＋型半導体基板８１１がｎ＋型バッファ層となり、ＩＧＢＴ９００の場合には、ｎ＋型拡散層９１１がｎ＋型バッファ層となる。
【０００５】
ＩＧＢＴ７００、ＩＧＢＴ８００又はＩＧＢＴ９００によれば、ｐｎ接合からホールを注入するＩＧＢＴの場合と比較して、ホールの注入量が少ないため、ターンオフ時間を短縮してスイッチング速度を高速化することが可能となる。
【０００６】
【特許文献１】特公平４−３６５８４号公報 (図２)
【特許文献２】特開２００５−３２７７７０号公報 (図１２（ｄ）)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、ショットキ接合からホールを注入するＩＧＢＴにおいては、ホールの注入量を調整して所望のトランジスタ特性を得るためには、バリア金属のバリアハイトを調整するか、半導体基体における第２主面側から不純物拡散を行うことで半導体基体の第２主面側における不純物濃度を調整する必要がある。
【０００８】
しかしながら、前者においては、バリアハイトがバリア金属固有の値であるため、ホールの注入量を細かく調整することは容易ではないという問題がある。また、後者においては、半導体基体を薄型化した後に第２主面側から不純物拡散を行う必要があるため、製造コストを下げるのが容易ではないという問題がある。
なお、後者の問題は、ショットキ接合からホールを注入するＩＧＢＴの場合に限らず、ｐｎ接合からホールを注入するＩＧＢＴの場合にも同様に生ずる問題である。
また、これらの問題は、整流性を有する接合からホールを注入するＩＧＢＴの場合に限らず、整流性を有する接合から電子を注入するＩＧＢＴの場合にも同様に生ずる問題である。すなわち、整流性を有する接合から少数キャリアを注入するＩＧＢＴの場合全般に生ずる問題である。
【０００９】
そこで、本発明はこのような問題を解決するためになされたもので、ＩＧＢＴにおける少数キャリアの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明のＩＧＢＴの製造方法は、引き上げ法により製造された半導体基体における第１主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、前記半導体基体における第２主面側から前記半導体基体を薄型化する半導体基体薄型化工程と、前記半導体基体の第２主面側に整流性を有する接合を形成する整流性接合形成工程とをこの順序で含むＩＧＢＴの製造方法において、４００〜５５０℃の温度範囲で前記半導体基体の熱処理を行うことで酸素由来のサーマルドナーを５×１０13ｃｍ-3以上発生させる低温熱処理工程を含むことを特徴とする。
【００１１】
本発明のＩＧＢＴの製造方法においては、引き上げ法により製造された半導体基体を出発材料として用いるため、絶縁ゲートトランジスタ形成工程を行う前における半導体基体中には所定濃度の酸素が含まれている。また、絶縁ゲートトランジスタ形成工程にはチャネル拡散工程などの高温熱処理工程が含まれている。
従って、本発明のＩＧＢＴの製造方法においては、上記した高温熱処理工程中に酸素が外方拡散により取り除かれるために、高温熱処理工程後における半導体基体の両主面側（第１主面側及び第２主面側）には低酸素濃度部分が形成される。そして、これらの低酸素濃度部分のうち第２主面側における低酸素濃度部分は、その後の半導体基体薄型化工程で除去されるため、半導体基体薄型化工程後における第２主面側の酸素濃度は、出発材料としての半導体基体中に含有されている酸素濃度とほぼ同じ値になる。そして、低温熱処理工程で、半導体基体の第２主面側に存在する酸素の一部を５×１０13ｃｍ-3以上のサーマルドナーにすることで、半導体基体の第２主面側におけるｎ型不純物濃度を十分に高めること（又はｐ型不純物濃度を低めること）が可能となる。その結果、本発明のＩＧＢＴの製造方法によれば、半導体基体を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。
【００１２】
また、本発明のＩＧＢＴの製造方法によれば、低温熱処理工程における熱処理条件（温度、時間など。）を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、少数キャリアの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００１３】
従って、本発明のＩＧＢＴの製造方法は、ＩＧＢＴにおける少数キャリアの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００１４】
なお、本発明のＩＧＢＴの製造方法においては、出発材料の半導体基体として、予め酸素を外方拡散させることにより両主面側に低酸素濃度部分が形成された半導体基体を用いることもできる。この場合には、チャネル拡散工程などの高温熱処理工程で酸素の外方拡散を行う必要がなくなる。
【００１５】
また、本発明のＩＧＢＴの製造方法においては、低温熱処理工程は、絶縁ゲートトランジスタ形成工程後に行ってもよいし、絶縁ゲートトランジスタ形成工程中に行ってもよい。但し、後者の場合には、低温熱処理工程は、５５０℃以上の温度で半導体基体の熱処理を行う工程の後に行うことが好ましい。また、低温熱処理工程は、整流性接合形成工程前に行ってもよいし、整流性接合形成工程中に行ってもよいし、整流性接合形成工程後に行ってもよい。
【００１６】
（２）本発明のＩＧＢＴの製造方法においては、前記絶縁ゲートトランジスタ形成工程は、不活性雰囲気下１１００℃以上の温度で前記半導体基体の熱処理を行う高温熱処理工程を含み、前記ＩＧＢＴの製造方法は、前記高温熱処理工程後に、酸素雰囲気下１１００℃を超える温度で前記半導体基体の熱処理を行う工程を含まないことが好ましい。
【００１７】
このような方法とすることにより、高温熱処理工程中に酸素が外方拡散により十分に取り除かれるようになり、また、高温熱処理工程後に酸素が再び導入されることがなくなる。その結果、半導体基体の第２主面側にのみ所定濃度の酸素が存在する状態を実現することが可能となる。
【００１８】
（３）本発明のＩＧＢＴの製造方法においては、前記高温熱処理工程は、チャネル拡散工程であることが好ましい。
【００１９】
このような方法とすることにより、チャネル拡散工程を行う際に酸素の外方拡散を行うことが可能となるため、酸素を外方拡散するための特別の工程を新たに導入する必要もなくなる。
【００２０】
（４）本発明のＩＧＢＴの製造方法は、引き上げ法により製造された半導体層を有する半導体基体における第１主面側に絶縁ゲートトランジスタを形成する絶縁ゲートトランジスタ形成工程と、前記半導体基体における第２主面側から前記半導体基体を薄型化する半導体基体薄型化工程と、前記半導体基体の第２主面側に整流性を有する接合を形成する整流性接合形成工程とをこの順序で含むＩＧＢＴの製造方法において、４００〜５５０℃の温度範囲で前記半導体基体の熱処理を行うことで酸素由来のサーマルドナーを発生させる低温熱処理工程を含むことを特徴とする。
【００２１】
このため、本発明のＩＧＢＴの製造方法によれば、半導体基体として、引き上げ法により製造された半導体層を有する半導体基体（例えば、引き上げ法により製造された半導体基板からなる半導体層上に別の半導体層をエピタキシャル成長させた半導体基体（以下、エピタキシャル基板という。）。）を用いているため、半導体層中には所定濃度の酸素が含まれている。そして、低温熱処理工程で、半導体層中に所定濃度で存在する酸素の一部をｎ型のサーマルドナーにすることで、半導体基体の第２主面側におけるｎ型不純物濃度を高めること（又はｐ型不純物濃度を低めること）が可能となる。その結果、本発明のＩＧＢＴの製造方法によれば、半導体基体を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。
【００２２】
また、この場合、低温熱処理工程における熱処理条件（温度、時間など。）を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、少数キャリアの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００２３】
従って、本発明のＩＧＢＴの製造方法は、ＩＧＢＴにおける少数キャリアの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００２４】
（５）本発明のＩＧＢＴの製造方法において、前記低温熱処理工程においては、前記サーマルドナーを５×１０13ｃｍ-3以上発生させることが好ましい。
【００２５】
このような方法とすることにより、半導体基体の第２主面側におけるｎ型不純物濃度を十分に高めること（又はｐ型不純物濃度を低めること）が可能となる。
【００２６】
（６）本発明のＩＧＢＴの製造方法においては、前記絶縁ゲートトランジスタ形成工程を行う前における前記半導体基体又は前記半導体層における酸素濃度は、１×１０18〜２×１０18ｃｍ-3の範囲内にあることが好ましい。
【００２７】
このような方法とすることにより、低温熱処理工程中に、半導体基体の第２主面側に存在する酸素を、少数キャリアの注入量を調整するのに好適な不純物濃度（例えば、ＩＧＢＴがショットキ接合から少数キャリアを注入するタイプのＩＧＢＴである場合においてバリア金属が白金である場合は５×１０13〜３×１０14ｃｍ-3、バリア金属がＩｒである場合は５×１０14〜２×１０15ｃｍ-3、バリア金属がＡｌＳｉである場合は７×１０14〜４×１０15ｃｍ-3。）のサーマルドナーに変換することが可能になる。
【００２８】
（７）本発明のＩＧＢＴの製造方法においては、前記整流性を有する接合は、ショットキ接合であることが好ましい。
【００２９】
このような方法とすることにより、半導体基体中の酸素濃度又は半導体層中の酸素濃度を適切な値に選択するとともに、低温熱処理工程における熱処理の条件を適切な条件にすることにより、半導体基体における第２主面側の不純物濃度を適切な値にして、ショットキ接合からの少数キャリアの注入量を適切な値に調整することが可能となる。
【００３０】
（８）本発明のＩＧＢＴの製造方法においては、前記低温熱処理工程は、バリア金属膜をシンターする工程であることが好ましい。
【００３１】
このような方法とすることにより、バリア金属膜をシンターする工程を行う際に酸素をサーマルドナー化することが可能となるため、酸素をサーマルドナー化するための特別の工程を新たに導入する必要もなくなる。
【００３２】
バリア金属膜としては、例えば、Ｐｔ、Ｉｒ又はＡｌＳｉからなる膜を好適に用いることができる。
【００３３】
（９）本発明のＩＧＢＴの製造方法においては、前記半導体基体薄型化工程においては、ポリッシング又はエッチングにより前記半導体基体の第２主面側を平坦化することが好ましい。
【００３４】
このような方法とすることにより、半導体基体の第２主面とバリア金属膜との間に良好なショットキ接合を形成することが可能となる。
【００３５】
（１０）本発明のＩＧＢＴの製造方法においては、前記整流性を有する接合は、ｐｎ接合であることが好ましい。
【００３６】
このような方法とすることにより、半導体基体中の酸素濃度又は半導体層中の酸素濃度を適切な値に選択するとともに、低温熱処理工程における熱処理の条件を適切な条件にすることにより、半導体基体における不純物濃度を適切な値にして、ｐｎ接合からの少数キャリアの注入量を適切な値に調整することが可能となる。
【００３７】
（１１）本発明のＩＧＢＴの製造方法においては、前記低温熱処理工程は、エミッタ電極膜をシンターする工程であることが好ましい。
【００３８】
このような方法とすることにより、エミッタ電極膜をシンターする工程を行う際に酸素をサーマルドナー化することが可能となるため、酸素をサーマルドナー化するための特別の工程を新たに導入する必要もなくなる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明のＩＧＢＴの製造方法について、図に示す実施の形態に基づいて説明する。
【００４０】
［実施形態１］
実施形態１は、本発明のＩＧＢＴの製造方法を、ショットキ接合から少数キャリアとしてのホールを注入するタイプのＩＧＢＴに適用した場合を説明する実施形態である。
【００４１】
図１は、実施形態１に係るＩＧＢＴの製造方法を説明するために示すフローチャートである。図２及び図３は、実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。図２（ａ）〜図３（ｅ）は実施形態１に係るＩＧＢＴの製造方法における各工程を示す図である。図４は、実施形態１に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ１００を説明するために示す図である。図４（ａ）はＩＧＢＴ１００の断面図であり、図４（ｂ）は図４（ａ）のＡ１−Ａ２断面線に沿って半導体基体１１０の不純物濃度をプロットしたグラフである。図４（ｂ）中、破線は低温熱処理工程Ｓ１３４前における半導体基体１１０の不純物濃度を示し、実線は低温熱処理工程Ｓ１３４後における半導体基体１１０の不純物濃度を示す。
【００４２】
実施形態１に係るＩＧＢＴの製造方法は、図１に示すように、絶縁ゲートトランジスタ形成工程Ｓ１１０と、半導体基体薄型化工程Ｓ１２０と、ショットキ接合形成工程Ｓ１３０とをこの順序で含むＩＧＢＴの製造方法において、低温熱処理工程Ｓ１３４をさらに含むＩＧＢＴの製造方法である。
【００４３】
絶縁ゲートトランジスタ形成工程Ｓ１１０は、図２（ｂ）に示すように、引き上げ法により製造された半導体基体１１０（図２（ａ）参照）における第１主面側に絶縁ゲートトランジスタ１３２を形成する工程であって、不活性雰囲気下（例えば、Ｎ２ガス雰囲気。）１１００℃以上の温度で半導体基体１１０の熱処理を行うチャネル拡散工程Ｓ１１２（本発明の高温熱処理工程に相当。）を含む工程である。半導体基体１１０として、ＣＺ法により製造されたｎ−型シリコン基板を用いる。ｎ−型シリコン基板における酸素濃度は、１×１０18〜２×１０18ｃｍ-3の範囲内にある。
【００４４】
なお、第１主面とはゲート電極が形成される側の面のことをいい、第２主面とはコレクタ電極が形成される側の面のことをいう。
【００４５】
半導体基体薄型化工程Ｓ１２０は、図２（ｃ）に示すように、半導体基体１１０における第２主面側から半導体基体１１０を薄型化する工程である。半導体基体薄型化工程Ｓ１２０においては、ポリッシング又はエッチングにより半導体基体１１０の第２主面側を平坦化する。
【００４６】
ショットキ接合形成工程Ｓ１３０（本発明の整流性接合形成工程に相当。）は、図３（ｄ）及び図３（ｅ）に示すように、半導体基体１１０の第２主面側にショットキ接合を形成する工程であって、バリア金属膜形成工程Ｓ１３２と、低温熱処理工程Ｓ１３４とを含む工程である。バリア金属としては、Ｐｔ（白金）を用いる。
【００４７】
低温熱処理工程Ｓ１３４は、４００〜５５０℃の温度範囲で半導体基体１１０の熱処理を行うことで酸素由来のサーマルドナーを５×１０13ｃｍ-3以上発生させる工程である。例えば、４５０℃、１時間の条件で半導体基体１１０の熱処理を行うことで、サーマルドナーを１．３×１０14ｃｍ-3程度発生させることができる。
なお、実施形態１に係るＩＧＢＴの製造方法においては、低温熱処理工程Ｓ１３４は、バリア金属膜をシンターする工程である。
【００４８】
このような工程を含む、実施形態１に係るＩＧＢＴの製造方法においては、引き上げ法により製造された半導体基体１１０を出発材料として用いるため、絶縁ゲートトランジスタ形成工程Ｓ１１０を行う前における半導体基体１１０中には所定濃度の酸素が含まれている。また、絶縁ゲートトランジスタ形成工程Ｓ１１０にはチャネル拡散工程Ｓ１１２からなる高温熱処理工程が含まれている。
従って、実施形態１に係るＩＧＢＴの製造方法においては、チャネル拡散工程Ｓ１１２中に酸素が外方拡散により取り除かれるために、チャネル拡散工程Ｓ１１２後における半導体基体１１０の両主面側（第１主面側及び第２主面側）には低酸素濃度部分が形成される。そして、これらの低酸素濃度部分のうち第２主面側における低酸素濃度部分は、その後の半導体基体薄型化工程Ｓ１２０で除去されるため、半導体基体薄型化工程Ｓ１２０後における第２主面側の酸素濃度は、出発材料としての半導体基体１１０中に含有されている酸素濃度とほぼ同じ値になる。そして、低温熱処理工程Ｓ１３４で、半導体基体１１０の第２主面側に存在する酸素の一部を５×１０13ｃｍ-3以上のサーマルドナーにすることで、半導体基体１１０の第２主面側におけるｎ型不純物濃度を十分に高めることが可能となる。その結果、実施形態１に係るＩＧＢＴの製造方法によれば、半導体基体１１０を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。
【００４９】
また、実施形態１に係るＩＧＢＴの製造方法によれば、低温熱処理工程Ｓ１３４における熱処理条件（温度、時間など。）を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、少数キャリアとしてのホールの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００５０】
従って、実施形態１に係るＩＧＢＴの製造方法は、ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００５１】
また、実施形態１に係るＩＧＢＴの製造方法によれば、絶縁ゲートトランジスタ形成工程Ｓ１１０は、不活性雰囲気下１１００℃以上の温度で半導体基体１１０の熱処理を行うチャネル拡散工程Ｓ１１２を含み、チャネル拡散工程Ｓ１１２後に、酸素雰囲気下１１００℃を超える温度で半導体基体１１０の熱処理を行う工程を含まないため、チャネル拡散工程Ｓ１１２中に酸素が外方拡散により十分に取り除かれるようになり、また、チャネル拡散工程Ｓ１１２後に酸素が再び導入されることがなくなる。その結果、半導体基体１１０の第２主面側にのみ所定濃度の酸素が存在する状態を実現することが可能となる。
【００５２】
また、実施形態１に係るＩＧＢＴの製造方法においては、チャネル拡散工程Ｓ１１２を行う際に酸素の外方拡散を行うことが可能となるため、酸素を外方拡散するための特別の工程を新たに導入する必要もなくなる。
【００５３】
また、実施形態１に係るＩＧＢＴの製造方法においては、絶縁ゲートトランジスタ形成工程Ｓ１１０を行う前における半導体基体１１０における酸素濃度は、１×１０18〜２×１０18ｃｍ-3の範囲内にあるため、低温熱処理工程Ｓ１３４中に、半導体基体１１０における第２主面側に存在する酸素を、ホールの注入量を調整するのに好適な不純物濃度（例えば、５×１０13〜３×１０14ｃｍ-3。）のサーマルドナーに変換することが可能になる。
【００５４】
また、実施形態１に係るＩＧＢＴの製造方法においては、半導体基体１１０中の酸素濃度を適切な値にするとともに、低温熱処理工程Ｓ１３４における熱処理を適切な条件で行うことにより、半導体基体１１０における第２主面側の不純物濃度を適切な値にして、ショットキ接合からのホールの注入量を適切な値に調整することが可能となる。
【００５５】
また、実施形態１に係るＩＧＢＴの製造方法においては、低温熱処理工程Ｓ１３４は、バリア金属膜をシンターする工程であるため、バリア金属膜をシンターする工程を行う際に酸素をサーマルドナー化することが可能となるため、酸素をサーマルドナー化するための特別の工程を新たに導入する必要もなくなる。
【００５６】
また、実施形態１に係るＩＧＢＴの製造方法においては、半導体基体薄型化工程Ｓ１２０においては、ポリッシング又はエッチングにより半導体基体１１０を平坦化することとしているため、半導体基体１１０の第２主面とバリア金属膜との間に良好なショットキ接合を形成することが可能となる。
【００５７】
図５は、サーマルドナーにより導入される電子密度と飽和電圧（ＶＣＥ（ｓａｔ））との関係を示す図である。
図５からわかるように、バリア金属がＰｔである場合には、サーマルドナーにより導入される電子密度が５×１０13〜３×１０14ｃｍ-3の場合に、飽和電圧（ＶＣＥ（ｓａｔ））を所望の値に調整することが可能である。
【００５８】
なお、図５からわかるように、バリア金属がＩｒである場合には、サーマルドナーによりにより導入される電子密度が５×１０14〜２×１０15ｃｍ-3の場合に、飽和電圧（ＶＣＥ（ｓａｔ））を所望の値に調整することが可能であり、バリア金属がＡｌＳｉである場合には、サーマルドナーによりにより導入される電子密度が７×１０14〜４×１０15ｃｍ-3の場合に、飽和電圧（ＶＣＥ（ｓａｔ））を所望の値に調整することが可能である。
【００５９】
［実施形態２］
実施形態２は、実施形態１の場合と同様に、本発明のＩＧＢＴの製造方法を、ショットキ接合から少数キャリアとしてのホールを注入するタイプのＩＧＢＴに適用した場合を説明する実施形態である。
【００６０】
図６は、実施形態２に係るＩＧＢＴの製造方法を説明するために示すフローチャートである。
【００６１】
実施形態２に係るＩＧＢＴの製造方法は、基本的には実施形態１に係るＩＧＢＴの製造方法とよく似た製造方法であるが、低温熱処理工程の実施時期が実施形態１に係るＩＧＢＴの製造方法の場合と異なる。すなわち、実施形態２に係るＩＧＢＴの製造方法においては、図６に示すように、低温熱処理工程Ｓ２１４を、絶縁ゲートトランジスタ形成工程Ｓ２１０におけるチャネル拡散工程Ｓ２１２の後に行うこととしている。
【００６２】
このように、実施形態２に係るＩＧＢＴの製造方法は、低温熱処理工程の実施時期が実施形態１に係るＩＧＢＴの製造方法の場合とは異なるが、実施形態１に係るＩＧＢＴの製造方法の場合と同様に、低温熱処理工程Ｓ２１４を行うことで、半導体基体を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。また、低温熱処理工程Ｓ２１４における熱処理条件を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、ホールの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００６３】
従って、実施形態２に係るＩＧＢＴの製造方法は、ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００６４】
［実施形態３］
実施形態３は、本発明のＩＧＢＴの製造方法を、ｐｎ接合から少数キャリアとしてのホールを注入するタイプのＩＧＢＴに適用した場合を説明する実施形態である。
【００６５】
図７は、実施形態３に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ３００を説明するために示す図である。図７（ａ）はＩＧＢＴ３００の断面図であり、図７（ｂ）は図７（ａ）のＡ１−Ａ２断面線に沿って半導体基体３１０の不純物濃度をプロットしたグラフである。図７（ｂ）中、破線は低温熱処理工程前における半導体基体３１０の不純物濃度を示し、実線は低温熱処理工程後における半導体基体３１０の不純物濃度を示す。
【００６６】
実施形態３に係るＩＧＢＴの製造方法は、基本的には実施形態２に係るＩＧＢＴの製造方法とよく似た製造方法であるが、製造するＩＧＢＴの種類が実施形態２に係るＩＧＢＴの製造方法の場合と異なる。すなわち、実施形態３に係るＩＧＢＴの製造方法においては、図７に示すように、ｐｎ接合からホールを注入するタイプのＩＧＢＴを製造することとしている。このため、実施形態３に係るＩＧＢＴの製造方法においては、出発材料の半導体基体として、ｎ−型半導体基板の第２主面側からｐ型不純物を拡散することによりｐ＋型拡散層３１１が形成された半導体基体３１０を用いている。
【００６７】
このように、実施形態３に係るＩＧＢＴの製造方法は、製造するＩＧＢＴの種類が実施形態２に係るＩＧＢＴの製造方法の場合とは異なるが、実施形態２に係るＩＧＢＴの製造方法の場合と同様に、低温熱処理工程を行うことで、半導体基体３００を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。また、低温熱処理工程における熱処理条件を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、ホールの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００６８】
従って、実施形態３に係るＩＧＢＴの製造方法は、ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００６９】
［実施形態４］
実施形態４は、本発明のＩＧＢＴの製造方法を、エピタキシャル基板を出発材料として用いるＩＧＢＴの製造方法に適用した場合を説明する実施形態である。実施形態４においては、ショットキ接合から少数キャリアとしてのホールを注入するタイプのＩＧＢＴを製造する。
【００７０】
図８は、実施形態４に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ４００を説明するために示す図である。図８（ａ）はＩＧＢＴ４００の断面図であり、図８（ｂ）は図８（ａ）のＡ１−Ａ２断面線に沿って半導体基体４１０の不純物濃度をプロットしたグラフである。図８（ｂ）中、破線は低温熱処理工程前における半導体基体４１０の不純物濃度を示し、実線は低温熱処理工程後における半導体基体４１０の不純物濃度を示す。
【００７１】
実施形態４に係るＩＧＢＴの製造方法は、基本的には実施形態２に係るＩＧＢＴの製造方法とよく似た製造方法であるが、図８に示すように、出発材料の半導体基体としてエピタキシャル基板４１０（ｎ＋型半導体基板４１１＼ｎ−型エピタキシャル層４１２）を用いた点が実施形態２に係るＩＧＢＴの製造方法の場合と異なる。実施形態４に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ４００においては、ｎ−型エピタキシャル層４１２にはほとんど酸素が含まれないため、ｎ＋型半導体基板４１１のみでサーマルドナーが発生することとなる。
【００７２】
このように、実施形態４に係るＩＧＢＴの製造方法は、出発材料の半導体基体としてエピタキシャル基板を用いた点が実施形態２に係るＩＧＢＴの製造方法の場合とは異なるが、実施形態２に係るＩＧＢＴの製造方法の場合と同様に、低温熱処理工程を行うことで、エピタキシャル基板４１０（ｎ＋型半導体基板４１１）を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。また、低温熱処理工程における熱処理条件を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、ホールの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００７３】
従って、実施形態４に係るＩＧＢＴの製造方法は、ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００７４】
［実施形態５］
実施形態５は、本発明のＩＧＢＴの製造方法を、エピタキシャル基板を出発材料として用いるＩＧＢＴの製造方法に適用した場合を説明する実施形態である。実施形態５においては、ショットキ接合から少数キャリアとしてのホールを注入するタイプのＩＧＢＴを製造する。
【００７５】
図９は、実施形態５に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ５００を説明するために示す図である。図９（ａ）はＩＧＢＴ５００の断面図であり、図９（ｂ）は図９（ａ）のＡ１−Ａ２断面線に沿って半導体基体５１０の不純物濃度をプロットしたグラフである。図９（ｂ）中、破線は低温熱処理工程前における半導体基体５１０の不純物濃度を示し、実線は低温熱処理工程後における半導体基体５１０の不純物濃度を示す。
【００７６】
実施形態５に係るＩＧＢＴの製造方法は、基本的には実施形態３に係るＩＧＢＴの製造方法とよく似た製造方法であるが、図９に示すように、出発材料の半導体基体としてエピタキシャル基板５１０（ｐ＋型半導体基板５１１＼ｎ−型エピタキシャル層５１２）を用いた点が実施形態３に係るＩＧＢＴの製造方法の場合と異なる。このため、実施形態５に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ５００においては、ｎ−型エピタキシャル層５１２にはほとんど酸素が含まれないため、ｐ＋型半導体基板５１１のみでサーマルドナーが発生することとなる。
【００７７】
このように、実施形態５に係るＩＧＢＴの製造方法は、出発材料の半導体基体としてエピタキシャル基板を用いた点が実施形態３に係るＩＧＢＴの製造方法の場合とは異なるが、実施形態３に係るＩＧＢＴの製造方法の場合と同様に、低温熱処理工程を行うことで、エピタキシャル基板５１０（ｐ＋型半導体基板５１１）を薄型化した後に第２主面側から不純物拡散を行う必要がなくなるため、ＩＧＢＴを安価な製造コストで製造することが可能となる。また、低温熱処理工程における熱処理条件を調整することにより、サーマルドナーの発生量を細かく調整することができ、その結果、ホールの注入量を細かく調整して所望のＩＧＢＴ特性を容易に実現することが可能となる。
【００７８】
従って、実施形態５に係るＩＧＢＴの製造方法は、ＩＧＢＴにおけるホールの注入量を細かく調整することが容易で、かつ、ＩＧＢＴを安価な製造コストで製造することが可能なＩＧＢＴの製造方法となる。
【００７９】
以上、本発明のＩＧＢＴの製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８０】
(１)上記各実施形態においては、バリア金属としてＰｔを用いた場合を例にとって説明したが、本発明はこれに限定されるものではない。バリア金属として、Ｉｒ、ＡｌＳｉその他の金属を用いることができる。
【００８１】
（２）上記各実施形態においては、出発材料の半導体基体として、引き上げ法により製造された通常の半導体基体を用いるとともに、絶縁ゲートトランジスタ形成工程におけるチャネル拡散工程中に酸素を外方拡散させることとしているが、本発明はこれに限定されるものではない。出発材料の半導体基体として、引き上げ法により製造された半導体基体から予め酸素を外方拡散させることにより両主面側に低酸素濃度部分が形成された半導体基体を用いることもできる。この場合には、チャネル拡散工程などの高温熱処理工程で酸素の外方拡散を行う必要がなくなる。
【図面の簡単な説明】
【００８２】
【図１】実施形態１に係るＩＧＢＴの製造方法を説明するために示すフローチャートである。
【図２】実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。
【図３】実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。
【図４】実施形態１に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ１００を説明するために示す図である。
【図５】サーマルドナーにより導入される電子密度と飽和電圧（ＶＣＥ（ｓａｔ））との関係を示す図である。
【図６】実施形態２に係るＩＧＢＴの製造方法を説明するために示すフローチャートである。
【図７】実施形態３に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ３００を説明するために示す図である。
【図８】実施形態４に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ４００を説明するために示す図である。
【図９】実施形態５に係るＩＧＢＴの製造方法によって製造されたＩＧＢＴ５００を説明するために示す図である。
【図１０】従来のノンパンチスルー型のＩＧＢＴ７００を説明するために示す図である。
【図１１】従来のパンチスルー型のＩＧＢＴ８００を説明するために示す図である。
【図１２】従来のパンチスルー型のＩＧＢＴ９００を説明するために示す図である。
【符号の説明】
【００８３】
１００，３００，４００，５００，７００，８００，９００…ＩＧＢＴ、１１０，３１０，７１０，８１０，９１０…半導体基体、１１２，３１２，９１２…ｎ−型半導体基板、１１３，３１３…サーマルドナーが導入された領域、１１４，３１４，４１４，５１４，７１４，８１４，９１４…ｐ型ベース領域、１１６，３１６，４１６，５１６，７１６，８１６，９１６…ｎ＋型エミッタ領域、１１８，３１８，４１８，５１８，７１８，８１８，９１８…ゲート絶縁膜、１２０，３２０，４２０，５２０，７２０，８２０，９２０…ゲート電極、１２２，３２２，４２２，５２２，７２２，８２２，９２２…層間絶縁膜、１２４，３２４，４２４，５２４，７２４，８２４，９２４…エミッタ電極、１２６，３２６，４２６，５２６，７２６，８２６，９２６…コレクタ電極、１２８，３２８，４２８，５２８，７２８，８２８，９２８…ｎ＋型チャネルストッパ領域、１３０，３３０，４３０，５３０，７３０，８３０，９３０…絶縁膜、１３２，３３２，４３２，５３２，７３２，８３２，９３２…絶縁ゲートトランジスタ、３１１…ｐ＋型拡散層、４１０，５１０…エピタキシャル基板、４１１，８１１…ｎ＋型半導体基板、４１２，５１２，８１２…ｎ−型エピタキシャル層、５１１…ｐ＋型半導体基板、９１１…ｎ＋型拡散層
【図１】
2007273647.tif 000003
【図２】
2007273647.tif 000004
【図５】
2007273647.tif 000005
【図６】
2007273647.tif 000006
【図１０】
2007273647.tif 000007
【図１１】
2007273647.tif 000008
【図１２】
2007273647.tif 000009
【図３】
2007273647.tif 000010
【図４】
2007273647.tif 000011
【図７】
2007273647.tif 000012
【図８】
2007273647.tif 000013
【図９】
2007273647.tif 000014