(57)【要約】【課題】複数のバッファの挿入に起因する遅延の蓄積により、配線間で信号の伝搬上のタイミングが相違することがあった。【解決手段】並走しており、少なくとも一方の配線が曲折している２本の配線であって、当該曲折が、当該２本の配線間に生じるクロストークが前記少なくとも一方の配線が曲折していない前記２本の配線間に生じるであろうクロストークより小さくなるように規定されている前記２本の配線を含む。【選択図】図６
2007227427.tif 000002
【特許請求の範囲】
【請求項１】
並走しており、少なくとも一方の配線が曲折している２本の配線であって、当該曲折が
、当該２本の配線間に生じるクロストークが前記少なくとも一方の配線が曲折していない
前記２本の配線間に生じるであろうクロストークより小さくなるように規定されている前
記２本の配線を含むことを特徴とする半導体回路。
【請求項２】
並走する２本の配線を引き回す引回工程と、
前記２本の配線のうち少なくとも一方の配線を曲折させる曲折工程であって、前記曲折
を、当該曲折後の前記２本の配線間に生じるクロストークが前記曲折前の前記２本の配線
間に生じるクロストークより小さくなるように行う前記曲折工程と、を含むことを特徴と
する半導体回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上で並走する配線を有する半導体回路、及び、当該半導体回路の設計方
法に関する。
【背景技術】
【０００２】
図７に示されるように、半導体回路ＳＣ１００を設計するとき、基板ＳＢ１００上でト
ランジスタＴＲ１００〜ＴＲ４００を接続すべく、２本の配線Ｌ１００、Ｌ２００を、相
互に隣接して引廻し、即ち、並走させることがある。比較的長く並走する距離ｄ１００に
起因する、前記配線Ｌ１００、Ｌ２００間のクロストークの発生を低減すべく、換言すれ
ば、並走する距離を実質的に短縮すべく、図８に示されるように、一方の配線Ｌ２００の
途中にバッファＢＦ１００を挿入し、また、当該バッファＢＦ２００の後段にバッファＢ
Ｆ３００を挿入し、さらに、当該バッファＢＦ３００の後段にバッファＢＦ４００を挿入
する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、バッファＢＦ１００〜ＢＦ４００自身が遅延を有することから、上記し
たようにバッファＢＦ１００〜ＢＦ４００を挿入することにより、遅延が蓄積し、その結
果、配線Ｌ２００により伝搬すべき信号のタイミングが配線Ｌ１００により伝搬すべき信
号のタイミングに比して遅れ、これにより、前記信号間のタイミングを整合させることが
困難になるという問題があった。
【０００４】
また、バッファＢＦ１００〜バッファＢＦ４００のような多数のバッファＢＦの挿入に
より、前記配線Ｌ１００、Ｌ２００間のクロストークを低減することができても、代わり
に、例えば、バッファＢＦ２００、ＢＦ３００の挿入により新たに追加された配線Ｌ３０
０、Ｌ４００間で新たにクロストークが発生するおそれがあるという問題があった。
【課題を解決するための手段】
【０００５】
上記した課題を解決すべく、本発明に係る半導体回路は、並走しており、少なくとも一
方の配線が曲折している２本の配線であって、当該曲折が、当該２本の配線間に生じるク
ロストークが前記少なくとも一方の配線が曲折していない前記２本の配線間に生じるであ
ろうクロストークより小さくなるように規定されている前記２本の配線を含む。
【０００６】
また、本発明に係る半導体回路の設計方法は、並走する２本の配線を引き回す引回工程
と、前記２本の配線のうち少なくとも一方の配線を曲折させる曲折工程であって、前記曲
折を、当該曲折後の前記２本の配線間に生じるクロストークが前記曲折前の前記２本の配
線間に生じるクロストークより小さくなるように行う前記曲折工程とを含む。
【０００７】
上記した本発明に係る半導体回路及び半導体回路の設計方法によれば、前記並走する２
本の配線は、前記曲折後での前記２本の配線間のクロストークが、前記曲折前での前記２
本の配線間のクロストークより小さくなるように前記曲折を施されることから、前記２本
の配線が並走する距離を実質的に短縮し、これにより、従来のような多数のバッファを挿
入することと同様に、前記２本の配線間でのクロストークを低減することができ、加えて
、従来と異なり、前記多数のバッファの挿入により遅延が重畳される事態を回避すること
ができ、かつ、前記多数のバッファの挿入により新たに追加された配線間でクロストーク
が新たに発生する事態を回避することができる。
【発明を実施するための最良の形態】
【０００８】
本発明に係る半導体回路の設計方法の実施例について図面を参照して説明する。
【０００９】
《動作》
図１は、実施例の半導体回路の設計方法を示すフローチャートである。以下、実施例の
半導体回路の設計方法を図１のフローチャートに沿って説明する。
【００１０】
ステップＳ１０：図２に示されるように、予め作成した回路図（図示せず。）に従って
、基板ＳＢ１上に、複数のトランジスタＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４、．．．を配置
する。
【００１１】
ステップＳ２０：図３に示されるように、基板ＳＢ１上で、前記複数のトランジスタＴ
Ｒ１、ＴＲ２、ＴＲ３、ＴＲ４、．．．間で接続を行うべく、配線Ｌ１、Ｌ２、．．．を
引き回す。
【００１２】
ステップＳ３０：配線間のクロストークのエラー、即ち、配線間に生じる又は生じるお
それがあるクロストークが問題視される程度に大きい箇所を検出する。当該検出は、前記
半導体回路ＳＣ１に、例えば、当該半導体回路ＳＣ１の設計仕様に定められた入力信号や
クロック信号（図示せず。）を擬似的に入力することにより行われる。ここで、図４に示
されるように、配線Ｌ１、Ｌ２間で、クロストークのエラーが発生したことを想定する。
【００１３】
ステップＳ４０：図５に示されるように、並走する２本の配線Ｌ１、Ｌ２の長さｄ１、
ｄ２の長さを測定する。ここで、長さｄ１が「１００」であり、長さｄ２が「５０」であ
ることを想定する。
【００１４】
ステップＳ５０：前記長さｄ１、ｄ２が、経験的にクロストークのエラーが解消される
長さであるとして『曲折の設計ルール（経験則）』により規定される長さ（例えば、「４
０」）より大きいか否かを検証する。ここで、長さｄ１は「１００」であり、前記曲折の
設計ルールの「４０」より大きいことから、図６に示されるように、前記２本の配線Ｌ１
、Ｌ２のうちの一方の配線、例えば、配線Ｌ２について、前記長さｄ１に対応する線分を
２回曲折する。これにより、「１００」の長さｄ１に対応する配線Ｌ２の線分は、例えば
、長さ「３３」の線分、長さ「３５」の線分、長さ「３２」の線分に分割される。同様に
して、長さｄ２は「５０」であり、前記曲折のルールの「４０」より大きいことから、図
６に示されるように、「５０」である長さｄ２に対応する配線Ｌ２の線分は、例えば、長
さ「２８」の線分、及び長さ「２２」の線分に分割される。
【００１５】
《効果》
上記したように、実施例の半導体回路の設計方法では、クロストークのエラーが発生す
る、並走している２本の配線Ｌ１、Ｌ２のうちの配線Ｌ２について、曲折の設計ルールに
より定められた「４０」より大きい、「１００」の長さｄ１に対応する線分を曲折させる
ことにより、前記長さ「４０」未満の線分に分割し、同様にして、曲折の設計ルールによ
り定められた「４０」より大きい、「５０」の長さｄ２に対応する線分を曲折させること
により、前記長さ「４０」未満の線分に分割することから、従来と同様に、前記２本の配
線Ｌ１、Ｌ２間でのクロストークのエラーを低減することができ、さらに、従来と異なり
、複数のバッファの挿入により遅延が重畳する事態及び新たに追加された配線間にクロス
トークが発生する事態を避けることができる。
【００１６】
〈変形例〉
上記したように、一方の配線Ｌ２を曲折することに加えて、他方の配線Ｌ１をも曲折す
ることによっても、上記したと同様な効果を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】実施例の半導体回路の設計のフローチャート。
【図２】実施例の半導体回路でのトランジスタの配置を示す図。
【図３】実施例の半導体回路での配線の引廻しを示す図。
【図４】実施例のクロストークエラーが発生する配線を示す図。
【図５】実施例のクロストークエラーが発生する配線の長さを示す図。
【図６】実施例のクロストークエラーが発生する配線の曲折を示す図。
【図７】従来の半導体回路でのトランジスタの位置及び配線の引廻しを示す図。
【図８】従来の半導体回路での配線におけるバッファの挿入を示す図。
【符号の説明】
【００１８】
ＳＣ１…半導体回路、ＳＢ１…基板、ＴＲ１〜ＴＲ４…トランジスタ、Ｌ１、Ｌ２…配
線。
【図１】
2007227427.tif 000003
【図２】
2007227427.tif 000004
【図３】
2007227427.tif 000005
【図４】
2007227427.tif 000006
【図５】
2007227427.tif 000007
【図６】
2007227427.tif 000008
【図７】
2007227427.tif 000009
【図８】
2007227427.tif 000010