(57)【要約】【課題】高周波特性が良好であり、より小型化された高周波増幅器を提供することにある。【解決手段】高周波増幅器１０は、高周波トランジスタ１１と、高周波トランジスタ１１が実装される基板１２とを備えている。基板１２の表面には、高周波トランジスタ１１のソースリード端子１１ｃ、１１ｄと接続されるソース接続パッド１２ｃ、１２ｄが形成され、基板１２の底面にはグランド電極１３が形成されている。これにより、ソース接続パッド１２ｃ、１２ｄとグランド電極１３との間でバイパスコンデンサが構成されている。また、ソース接続パッド１２ｃ、１２ｄの長さＬ１は、高周波トランジスタ１１の動作周波数の波長λに対してλ／４に設定され、ソース接続パッド１２ｃ、１２ｄの先端Ｐ１は開放端となっている。【選択図】図２
2007243295.tif 000002
【特許請求の範囲】
【請求項１】
高周波トランジスタと、
前記高周波トランジスタのリード端子と接続された接続パッドを有する基板と、
一端が前記接続パッドに接続され、他端が接地されたバイアス抵抗と、
前記接続パッドと対向するように前記基板に設けられたグランド電極とを備え、
前記接続パッドと前記グランド電極との間でバイパスコンデンサが構成されていることを特徴とする高周波増幅器。
【請求項２】
前記接続パッドは、前記高周波トランジスタのソースリード端子と接続されたソース接続パッドであり、
前記バイアス抵抗は、前記ソース接続パッドに接続されたソース抵抗であることを特徴とする請求項１に記載の高周波増幅器。
【請求項３】
前記ソース接続パッドは、前記高周波トランジスタの動作周波数に対してλ／４の電気長を有し、前記ソースリード端子の先端に対応する前記ソース接続パッドの一方の端部は、開放端とされていることを特徴とする請求項２に記載の高周波増幅器。
【請求項４】
前記ソース抵抗は、前記高周波トランジスタの下部に設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の高周波増幅器。
【請求項５】
前記ソース抵抗の一端は、前記ソース接続パッドの他方の端部に接続されていることを特徴とする請求項４に記載の高周波増幅器。
【請求項６】
前記高周波トランジスタの下部に設けられ、前記基板を貫通して前記グランド電極に接続されたビアホール導体をさらに備え、
前記ソース抵抗の他端は、前記ビアホール導体に接続されていることを特徴とする請求項５に記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅器に関し、特に、高周波増幅器のバイパス構造に関するものである。
【背景技術】
【０００２】
ソース接地型の高周波増幅器としては、例えば特許文献１に開示されるものがある。この種の高周波増幅器では、図５に示すように、高周波トランジスタＴｒのドレインに供給されるバイアス電圧の負荷抵抗としてソース抵抗Ｒｓが設けられる。また、高周波トランジスタＴｒのゲートに入力された高周波信号成分が流れるルートを形成するため、ソース抵抗Ｒｓと並列にバイパスコンデンサＣｓが設けられる。
【０００３】
この高周波増幅器の実際の構造としては、図６及び図７に示すように、高周波回路基板１の表面に平板コンデンサ３が実装され、高周波トランジスタ２はこの平板コンデンサ３上に実装される。高周波トランジスタ２のソースリード端子２ｃ、２ｄは共に平板コンデンサ３上に半田付けされる。また、高周波回路基板１の表面には接続パッド１ａ、１ｂが形成され、その接続パッド１ａ、１ｂ上に半田付け等で高周波トランジスタ２のゲートリード端子２ａ及びドレインリード端子２ｂがそれぞれ接続される。これらのリード端子と接続された接続パッド１ａ、１ｂの先端には、インピーダンスを所定の値に調整するための整合回路が接続されており、高周波トランジスタ２のドレイン及びゲートは、この整合回路を介して他の回路に接続される。平板コンデンサ３の一端にはソース抵抗４が接続されており、ソース抵抗４の他端は接続パッド５及びスルーホール導体６を介して基板１の底面に形成されたグランド電極８に接続されている。また、平板コンデンサ３は基板１に形成されたスルーホール導体７を介してグランド電極８に接続されている。
【特許文献１】特許第２８７５３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述した従来の高周波増幅器においては、ソース抵抗４や平板コンデンサ３によって基板１上の実装領域が広く占有され、他の部品の実装領域を確保することができないため、高周波増幅器の小型化を阻む要因となっていた。また、動作周波数が十分に小さい場合には所望の特性を得ることができるものの、動作周波数が高くなり、平板コンデンサの大きさや接続パッドの大きさが動作周波数に対して無視できない場合には、不要なリアクタンス成分が付加され、所望の利得が得られないという問題もある。
【０００５】
したがって、本発明の目的は、高周波特性が良好であり、より小型化された高周波増幅器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、高周波トランジスタと、前記高周波トランジスタのリード端子と接続された接続パッドを有する基板と、一端が前記接続パッドに接続され、他端が接地されたバイアス抵抗と、前記基板から見て前記接続パッドとは反対側に設けられたグランド電極とを備え、前記接続パッドと前記グランド電極との間でバイパスコンデンサが構成されていることを特徴とする高周波増幅器によって達成される。
【０００７】
本発明において、前記接続パッドは、前記高周波トランジスタのソースリード端子と接続されたソース接続パッドであり、前記バイアス抵抗は、前記ソース接続パッドに接続されたソース抵抗であることが好ましい。これによれば、ソース接地型の高周波増幅器において本発明の作用効果を得ることができる。
【０００８】
本発明において、前記ソース接続パッドは、前記高周波トランジスタの動作周波数に対してλ／４の電気長を有し、前記ソースリード端子の先端に対応する前記ソース接続パッドの一方の端部は、開放端とされていることが好ましい。これによれば、ソース接続パッドのインピーダンスを無視してバイパス回路を構成することができ、高周波増幅器の設計が容易となる。
【０００９】
本発明において、前記ソース抵抗は、前記高周波トランジスタの下部に設けられていることが好ましく、前記ソース抵抗の一端は、前記ソース接続パッドの他方の端部に接続されていることが好ましい。また、前記高周波トランジスタの下部に設けられ、前記基板を貫通して前記グランド電極に接続されたビアホール導体をさらに備え、前記ソース抵抗の他端は、前記ビアホール導体に接続されていることが好ましい。これによれば、従来はソース抵抗が実装されていた基板表面の領域を他の部品の実装領域として使用することができ、高周波増幅器の小型化を図ることができる。
【００１０】
前記ソース抵抗は、前記基板の表面に形成された厚膜抵抗であってもよく、チップ抵抗であってもよい。厚膜抵抗の場合には、接続を確実にするため、その端部が前記ソース接続パッド及びグランド接続パッドと重なり合っていることが好ましい。また、チップ抵抗の場合には、前記基板上であって前記高周波トランジスタの実装位置の下方にキャビティを形成し、このキャビティ内にチップ抵抗が実装されることが好ましい。このようにすることで、高周波トランジスタの下部にソース抵抗を設けることができる。
【発明の効果】
【００１１】
本発明によれば、高周波特性が良好であり、より小型化された高周波増幅器を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１３】
図１は、本発明の第１の実施形態に係る高周波増幅器の基本構造を示す略平面図である。また、図２は図１のＡ−Ａ線に沿った高周波増幅器の断面図である。
【００１４】
図１及び図２に示すように、高周波増幅器１０は、高周波トランジスタ１１と、高周波トランジスタ１１が実装される基板１２とを備えている。基板１２の表面には、ゲート接続パッド１２ａ、ドレイン接続パッド１２ｂ及びソース接続パッド１２ｃ、１２ｄが設けられており、高周波トランジスタ１１のゲートリード端子１１ａ、ドレインリード端子１１ｂ及びソースリード端子１１ｃ、１１ｄはそれぞれ対応する接続パッド１２ａ乃至１２ｄに半田付け等により接続されている。
【００１５】
また、基板１２の底面にはグランド電極１３が設けられており、高周波トランジスタ１１の下部には、基板１２の表面に形成されたグランド接続パッド１４と、基板１２を貫通してグランド接続パッド１４とグランド電極１３とを接続するビアホール導体１５が設けられている。高周波トランジスタ１１の下部であって、ソース接続パッド１２ｃ、１２ｄとグランド接続パッド１４との間には、直流バイアス抵抗としてのソース抵抗１６ｃ、１６ｄがそれぞれ設けられている。つまり、ソース抵抗１６ｃの一端は、ソース接続パッド１２ｃの内側（高周波トランジスタ本体寄り）の端部に接続され、ソース抵抗１６ｃの他端は、グランド接続パッド１４を介してビアホール導体１５に接続されている。また、ソース抵抗１６ｄの一端は、ソース接続パッド１２ｄの内側の端部に接続され、ソース抵抗１６ｄの他端は、グランド接続パッド１４を介してビアホール導体１５に接続されている。
【００１６】
本実施形態の基板１２には、ＬＴＣＣ（Low Temperature Co-fired Ceramics）等の比較的高い誘電率を有する誘電体材料を用いることが好ましく、これにより、基板１２の表面に形成されたソース接続パッド１２ｃ、１２ｄと基板の底面に形成されたグランド電極１３との間でバイパスコンデンサが構成されている。また、ソース接続パッド１２ｃ、１２ｄの長さＬ１は、高周波トランジスタ１１の動作周波数の波長λに対してλ／４に設定され、ソース接続パッド１２ｃ、１２ｄの先端Ｐ１は開放端となっている。これにより、高周波トランジスタ１１から見てソース接続パッド１２ｃ、１２ｄは電気的に無視することができ、ソース接続パッド１２ｃ、１２ｄ及びソースリード端子１１ｃ、１１ｄがバイパスコンデンサに与える影響を排除することができる。
【００１７】
以上説明したように、本実施形態によれば、基板自身がバイパスコンデンサとして機能するので、基板上への平板コンデンサの実装が不要となる。特に、高周波トランジスタ１１のリードが接続されるソース接続パッド１２ｃ、１２ｄの長さをλ／４に設定し、且つその先端を開放端としているので、ソース接続パッド１２ｃ、１２ｄのインピーダンスを無視してバイパスコンデンサを構成することができ、バイパスコンデンサの設計が容易となる。また、ソース抵抗１６ｃ、１６ｄが高周波トランジスタ１１の下部に設けられているので、基板１２上の部品実装面積を縮小でき、高周波増幅器の小型化に寄与することができる。
【００１８】
図３は、本発明の第２の実施形態に係る高周波増幅器２０の構造を示す略断面図であり、上述した高周波増幅器１０の構造の具体例を示すものである。
【００１９】
図３に示すように、この高周波増幅器２０の特徴は、ソース抵抗として厚膜抵抗２１ｃ、２１ｄを用いている点にある。厚膜抵抗２１ｃ、２１ｄはスクリーン印刷等の手法により形成することができる。厚膜抵抗２１ｃ、２１ｄの表面は絶縁膜２２ｃ、２２ｄで覆われており、抵抗値の安定化が図られている。また、ソース接続パッド１２ｃ、１２ｄは、下地電極２３と高さ調整用電極２４の二層構造を有し、厚膜抵抗２１ｃ、２１ｄの一方の端部はソース接続パッド１２ｃ、１２ｄの下地電極２３とそれぞれ重なっており、他方の端部はグランド接続パッド１４とそれぞれ重なっている。高さ調整用電極２４は、下地電極２３の表面に形成されており、厚膜抵抗２１ｃ、２１ｄの端部と部分的に重なっている。そして、高周波トランジスタ１１のリード端子１１ｃ、１１ｄはこの二層構造のソース接続パッド１２ｃ、１２ｄの表面にそれぞれ形成されている。その他の構成については第１の実施形態と同様であるため、ここでの説明は省略する。
【００２０】
以上説明したように、本実施形態によれば、ソース抵抗として厚膜抵抗２１ｃ、２１ｄを使用し、ソース接続パッド１２ｃ、１２ｄを二層構造とし、厚膜抵抗２１ｃ、２１ｄの端部がソース接続パッド１２ｃ、１２ｄの各層の端部と重なり合うようにしたので、厚膜抵抗２１ｃ、２１ｄとソース接続パッド１２ｃ、１２ｄとの電気的接続を確実にすることができる。また、本実施形態によれば、第１の実施形態と同様、基板１２自身がバイパスコンデンサとして機能するので、基板１２上への平板コンデンサの実装が不要となる。また、高周波トランジスタ１１のソースリード端子と接続されたソース接続パッド１２ｃ、１２ｄの長さをλ／４に設定し、且つその先端を開放端としているので、ソース接続パッド１２ｃ、１２ｄのインピーダンスを無視してバイパスコンデンサを構成することができ、バイパスコンデンサの設計が容易となる。また、ソース抵抗２１ｃ、２１ｄが高周波トランジスタの下部に設けられているので、基板１２上の部品実装面積を縮小でき、高周波増幅器の小型化に寄与することができる。
【００２１】
図４は、本発明の第３の実施形態に係る高周波増幅器３０の構造を示す略断面図であり、上述した高周波増幅器１０の構造の他の具体例を示すものである。
【００２２】
図４に示すように、この高周波増幅器３０の特徴は、ソース抵抗としてチップ抵抗３１を用いている点にある。基板１２の表面であって高周波トランジスタ１１の実装位置の下方にはキャビティ３２が形成されており、チップ抵抗３１はこのキャビティ３２内に実装される。チップ抵抗３１の一端は内層パターン３３及びビアホール導体３４を介してソース接続パッド１２ｃ、１２ｄに接続され、他端はグランド接続パッド１４に接続される。その他の構成については第１の実施形態と同様であるため、ここでの説明は省略する。
【００２３】
以上説明したように、本実施形態によれば、既存のチップ抵抗３１を用いてソース抵抗を構成することができるので、抵抗値の決定が容易である。また、基板１２上にキャビティ３２を形成しているので、チップ抵抗３１の実装スペースを確保することができる。また、本実施形態によれば、第1の実施形態と同様、基板１２自身がバイパスコンデンサとして構成されているので、基板１２上への平板コンデンサの実装が不要となる。また、高周波トランジスタ１１のリード端子１１ｃ、１１ｄが接続されるソース接続パッド１２ｃ、１２ｄの長さをλ／４に設定し、且つその先端を開放端としているので、ソース接続パッドのインピーダンスを無視してバイパスコンデンサを構成することができ、バイパスコンデンサの設計が容易となる。また、ソース抵抗３１が高周波トランジスタの下部に設けられているので、基板１２上の部品実装面積を縮小でき、高周波増幅器の小型化に寄与することができる。
【００２４】
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
【００２５】
例えば、上述した高周波増幅器１０乃至３０に用いられる高周波トランジスタ１１は、２つのソース電極を備えているが、少なくとも１つ以上のソース電極を備えていればよいことはいうまでもない。
【００２６】
また、上述した高周波増幅器２０においては、厚膜抵抗の表面のみを絶縁膜で覆っているが、厚膜抵抗の上方を絶縁材料で完全に埋めることも可能である。また、同様に、高周波増幅器３０において、チップ抵抗が実装されたキャビティの内部を絶縁材料で完全に埋めることも可能である。
【００２７】
また、上記実施形態においては、基板１２として単層基板を用い、基板の底面にグランド電極を形成しているが、本発明はこれに限定されるものではなく、基板１２として多層基板を用い、多層基板の内層に形成されたグランド電極とソース接続パッドとの間でバイパスコンデンサを構成してもよい。つまり、バイパスコンデンサの一方の電極を構成するグランド電極の形成位置は基板の底面に限定されず、ソース接続パッドと対向するようにグランド電極が設けられていればどこでもよい。多層基板の内層に形成されたグランド電極を用いた場合には、バイパスコンデンサの電極間隔を十分に薄くすることができるので、小さな電極面積でより大容量のコンデンサを構成することができる。
【００２８】
また、上記実施形態においては、ソース接地型の高周波増幅器を例に挙げて説明したが、本発明はこのような場合に限定されるものではなく、ゲート接地型、或いはドレイン接地型の高周波増幅器にも適用することができる。
【００２９】
また、上記実施形態においては、接続パッドの長さをλ／４としているが、これらの長さは厳密である必要はなく、若干のばらつきは許容される。例えば、接続パッドの長さがλ／４から５％ずれたとしても、高周波トランジスタの利得の低下は２％程度に収まり、高周波回路の製造ばらつきとして許容される範囲内であることから、接続パッドの長さのばらつきは、少なくとも５％程度まで許容されるものであると言える。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の第１の実施形態に係る高周波増幅器１０の基本構造を示す略平面図である。
【図２】図２は図１のＡ−Ａ線に沿った高周波増幅器１０の断面図である。
【図３】図３は、本発明の第２の実施形態に係る高周波増幅器２０の構造を示す略断面図であり、高周波増幅器１０の構造の具体例を示すものである。
【図４】図４は、本発明の第３の実施形態に係る高周波増幅器３０の構造を示す略断面図であり、高周波増幅器１０の構造の他の具体例を示すものである。
【図５】図５は、ソース接地型の高周波増幅器の回路図である。
【図６】図６は、従来のソース接地型の高周波増幅器の構造を示す略外観斜視図である。
【図７】図７は、図６のＹ−Ｙ線に沿った高周波増幅器の略断面図である。
【符号の説明】
【００３１】
１    高周波回路基板
１ａ、１ｂ    接続パッド
２    高周波トランジスタ
２ａ    ゲートリード端子
２ｂ    ドレインリード端子
２ｃ、２ｄ    ソースリード端子
３    平板コンデンサ
４    ソース抵抗
５    接続パッド
６    スルーホール導体
７    スルーホール導体
８    グランド電極
１０    高周波増幅器
１１    高周波トランジスタ
１１ａ    ゲートリード端子
１１ｂ    ドレインリード端子
１１ｃ    ソースリード端子
１２    基板
１２ａ    ゲート接続パッド
１２ｂ    ドレイン接続パッド
１２ｃ、１２ｄ    ソース接続パッド
１３    グランド電極
１４    グランド接続パッド
１５    ビアホール導体
１６ｃ    ソース抵抗
１６ｄ    ソース抵抗
２０    高周波増幅器
２１ｃ、２１ｄ    厚膜抵抗（ソース抵抗）
２２ｃ、２２ｄ    絶縁膜
２３    下地電極
２４    高さ調整用電極
３０    高周波増幅器
３１    チップ抵抗（ソース抵抗）
３２    キャビティ
３３    内層パターン
３４    ビアホール導体
【図１】
2007243295.tif 000003
【図２】
2007243295.tif 000004
【図３】
2007243295.tif 000005
【図４】
2007243295.tif 000006
【図５】
2007243295.tif 000007
【図６】
2007243295.tif 000008
【図７】
2007243295.tif 000009