(57)【要約】【課題】ブレークダウン電流によるＩＧＢＴ素子の破壊を防止するする半導体装置を提供する。【解決手段】トレンチゲート構造のＩＧＢＴ素子を含む半導体装置１００であって、Ｎ導電型の半導体基板１０１の第１主面側表層に選択的に形成されたＩＧＢＴ素子のベース領域１０２と、ＩＧＢＴ素子を取り囲むように形成されたガードリング１１０との間に、ベース領域１０２を取り囲むように、ゲート電極１０４に対して電気的に独立したダミートレンチ１１１を設けた。そして、ダミートレンチ１１１に近接する、ガードリング１１０の端部１１０ａ及びゲートトレンチ１０３により区画された第ベース領域１０２の端部１０２ｃを、エミッタ電極１０６と電気的に接続し、ブレークダウン電流のキャリア回収領域とした。【選択図】図１
2007250672.tif 000002
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有する第１導電型の半導体基板と、
前記半導体基板の第１主面側表層に選択的に形成された第２導電型の第１半導体領域と、
前記第１主面より前記第１半導体領域を貫通し、底面が前記半導体基板に達するゲートトレンチと、
前記ゲートトレンチの底面及び側面上に形成されたゲート絶縁膜を介して、前記トレンチを埋めるゲート電極と、
前記ゲートトレンチの側面部位に隣接し、前記第１半導体領域内の第１主面側表層に選択的に形成された第１導電型の第２半導体領域と、
前記第２半導体領域に電気的に接続されたエミッタ電極と、
前記半導体基板の第２主面側に形成された第２導電型の第３半導体領域と、
前記第３半導体領域に電気的に接続されたコレクタ電極と、を含むＩＧＢＴ素子を備えた半導体装置であって、
前記半導体基板の第１主面側表層において、前記ＩＧＢＴ素子の形成領域周辺に前記ＩＧＢＴ素子よりも耐圧の低い低耐圧部が形成され、当該低耐圧部の周辺に、前記エミッタ電極と電気的に接続された第２導電型の第４半導体領域が形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板と前記第３半導体領域との間に、第１導電型の第５半導体領域が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の第１主面側表層に、前記第１半導体領域を取り囲むように選択的に形成され、前記ＩＧＢＴ素子への電界集中を抑制する電界集中抑制部を備え、
前記低耐圧部は、前記電界集中抑制部の形成領域と前記ＩＧＢＴ素子の形成領域との間に形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記電界集中抑制部は、前記半導体基板の第１主面側表層に形成された第２導電型のガードリングであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記低耐圧部は、前記ガードリングと前記第１半導体領域との間に、前記第１半導体領域を取り囲むように前記第１主面より形成され、前記ゲート電極に対して電気的に独立したダミートレンチであり、
前記ダミートレンチに近接する、前記ガードリングの端部及び前記ゲートトレンチにより区画された前記第１半導体領域の端部の少なくとも一方が、前記第４半導体領域として、前記エミッタ電極と電気的に接続されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ダミートレンチは、前記ゲートトレンチよりも深く形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ダミートレンチの底面角部の曲率半径が、前記ゲートトレンチの底面角部の曲率半径よりも小さいことを特徴とする請求項５又は請求項６に記載の半導体装置。
【請求項８】
前記ガードリングの端部と前記第１半導体領域の端部との間に、前記ガードリング及び前記第１半導体領域よりも浅く形成され、前記エミッタ電極と電気的に接続された第２導電型の第６半導体領域を備え、
前記ダミートレンチは、前記第１主面より前記第６半導体領域を貫通して底面が前記半導体基板に達するように形成されていることを特徴とする請求項５〜７いずれか１項に記載の半導体装置。
【請求項９】
前記低耐圧部は、前記ガードリングと前記第１半導体領域との間において、前記半導体基板の第１主面側表層に前記ガードリング及び前記第１半導体領域よりも深く形成され、前記エミッタ電極と電気的に接続された第２導電型の第７半導体領域であることを特徴とする請求項４に記載の半導体装置。
【請求項１０】
第１主面及び第２主面を有する第１導電型の半導体基板と、
前記半導体基板の第１主面側表層に選択的に形成された第２導電型の第１半導体領域と、
前記第１主面より前記第１半導体領域を貫通し、底面が前記半導体基板に達するゲートトレンチと、
前記ゲートトレンチの底面及び側面上に形成されたゲート絶縁膜を介して、前記トレンチを埋めるゲート電極と、
前記ゲートトレンチの側面部位に隣接し、前記第１半導体領域内の第１主面側表層に選択的に形成された第１導電型の第２半導体領域と、
前記第２半導体領域に電気的に接続されたエミッタ電極と、
前記半導体基板の第２主面側に形成された第２導電型の第３半導体領域と、
前記第３半導体領域に電気的に接続されたコレクタ電極と、を含むＩＧＢＴ素子を備えた半導体装置であって、
前記コレクタ電極と前記エミッタ電極との間に、前記ＩＧＢＴ素子よりも耐圧の低いツェナーダイオードを配置したことを特徴とする半導体装置。
【請求項１１】
前記ツェナーダイオードは、前記半導体基板上に形成された配線部の一部として構成されていることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記半導体基板と前記第３半導体領域との間に、第１導電型の第５半導体領域が形成されていることを特徴とする請求項１０又は請求項１１に記載の半導体装置。
【請求項１３】
前記半導体基板の第１主面側表層に、前記第１半導体領域を取り囲むように選択的に形成され、前記ＩＧＢＴ素子への電界集中を抑制する電界集中抑制部を備えることを特徴とする請求項１０〜１２いずれか１項に記載の半導体装置。
【請求項１４】
前記電界集中抑制部は、前記半導体基板の第１主面側表層に形成された第２導電型のガードリングであることを特徴とする請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ構造のＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を備えた半導体装置に関する。
【背景技術】
【０００２】
従来、所謂トレンチ構造のＩＧＢＴ素子を備えた半導体装置が知られている（例えば特許文献１参照）。
【０００３】
このようなトレンチ構造のＩＧＢＴは、所謂プレーナ構造のＩＧＢＴに比べて、チャネル密度を大きくする（すなわちエミッタ−コレクタ間の飽和電圧（オン電圧）を低くする）ことができるので、近年普及しつつある。
【特許文献１】特開２００１−３０８３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、一般に、ＩＧＢＴでは、高電流密度のターンオフ時にアバランシェ現象が発生しやすいということが周知であり、ブレークダウン電流によりＩＧＢＴ素子が破壊されるという問題がある。なかでも、上述したトレンチ構造のＩＧＢＴにおいては、構造上、ゲートトレンチ底面での電界集中が大きくなるため、例えばトレンチ底面に局所的にブレークダウン電流が集中し、ＩＧＢＴ素子を構成するゲート絶縁膜が破壊されやすいことが、本発明者によっても確認されている。
【０００５】
本発明は上記問題点に鑑み、ブレークダウン電流によるＩＧＢＴ素子の破壊を防止するする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成する為に請求項１に記載の発明は、第１主面及び第２主面を有する第１導電型の半導体基板と、半導体基板の第１主面側表層に選択的に形成された第２導電型の第１半導体領域と、第１主面より第１半導体領域を貫通し、底面が半導体基板に達するゲートトレンチと、ゲートトレンチの底面及び側面上に形成されたゲート絶縁膜を介して、トレンチを埋めるゲート電極と、ゲートトレンチの側面部位に隣接し、第１半導体領域内の第１主面側表層に選択的に形成された第１導電型の第２半導体領域と、第２半導体領域に電気的に接続されたエミッタ電極と、半導体基板の第２主面側に形成された第２導電型の第３半導体領域と、第３半導体領域に電気的に接続されたコレクタ電極と、を含むＩＧＢＴ素子を備えた半導体装置であって、半導体基板の第１主面側表層において、ＩＧＢＴ素子の形成領域周辺にＩＧＢＴ素子よりも耐圧の低い低耐圧部が形成され、当該低耐圧部の周辺に、エミッタ電極と電気的に接続された第２導電型の第４半導体領域が形成されていることを特徴とする。
【０００７】
このように本発明によれば、アバランシェ現象が発生しても、半導体基板の第１主面側表層において、ＩＧＢＴ素子の周辺に形成された低耐圧部にブレークダウン電流が集中する。そして、低耐圧部の周辺に形成された第４半導体領域を介してキャリアが排出される。したがって、ＩＧＢＴ素子の構成要素、特にゲートトレンチの底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【０００８】
請求項２に記載のように、半導体基板と第３半導体領域との間に、第１導電型の第５半導体領域が形成された構成としても良い。
【０００９】
第５半導体領域（所謂フィールドストップ層）をＩＧＢＴ素子の構成要素として備える場合、他のトレンチ構造（パンチスルー型、ノンパンチスルー型）に比べて、半導体装置の厚さを薄くすることができる。このような構造であっても、ブレークダウン電流によるＩＧＢＴ素子の破壊を防止することができる。
【００１０】
請求項３に記載のように、半導体基板の第１主面側表層に、第１半導体領域を取り囲むように選択的に形成され、ＩＧＢＴ素子への電界集中を抑制する電界集中抑制部を備え、低耐圧部は、電界集中抑制部の形成領域とＩＧＢＴ素子の形成領域との間に形成された構成を採用しても良い。
【００１１】
電界集中抑制部を備えると、半導体基板と第１半導体領域との間のＰＮ接合への逆バイアス印加により形成される空乏層が、ＩＧＢＴ素子の周辺へ広がるため、ＩＧＢＴ素子形成領域の端部における電界集中を抑制することができる。このように電界集中抑制部を備えた構成においては、電界集中抑制部の耐圧がＩＧＢＴ素子よりも高いので、電界集中抑制部の形成領域とＩＧＢＴ素子の形成領域との間に低耐圧部を形成することで、ブレークダウン電流によるＩＧＢＴ素子の破壊を防止することができる。
【００１２】
なお、電界集中抑制部としては、公知の構成を採用することができる。例えば請求項４に記載のように、半導体基板の第１主面側表層に形成された第２導電型のガードリングを採用することができる。
【００１３】
具体的には、請求項５に記載のように、低耐圧部は、ガードリングと第１半導体領域との間に、第１半導体領域を取り囲むように第１主面より形成され、ゲート電極に対して電気的に独立したダミートレンチであり、ダミートレンチに近接する、ガードリングの端部及びゲートトレンチにより区画された第１半導体領域の端部の少なくとも一方が、第４半導体領域として、エミッタ電極と電気的に接続された構成を採用しても良い。
【００１４】
このように、第２導電型のガードリングの端部と第２導電型の第１半導体領域の端部との間の領域は、第２導電型の領域が形成されていない分、ダミートレンチにおける電界集中が大きくなる（電界強度の等電位線の曲率半径が小さくなる）。したがって、ダミートレンチの構成がトレンチゲートと同様であり、ゲート電極に対して電気的に独立している点が異なるだけの違いであっても、ダミートレンチを低耐圧部とすることができる。
【００１５】
なお、請求項６に記載のように、ダミートレンチを、ゲートトレンチよりも深く形成すると、ダミートレンチにおける電界集中をより大きくする（電界強度の等電位線の曲率半径をより小さくする）ことができる。また、請求項７に記載のように、ダミートレンチの底面角部の曲率半径を、ゲートトレンチの底面角部の曲率半径よりも小さくしても、ダミートレンチにおける電界集中をより大きくする（電界強度の等電位線の曲率半径をより小さくする）ことができる。これらの構成によれば、ダミートレンチの耐圧をさらに低下させることができる。
【００１６】
また、請求項５〜７いずれか１項に記載の発明においては、請求項８に記載のように、ガードリングの端部と第１半導体領域の端部との間に、ガードリング及び第１半導体領域よりも浅く形成され、エミッタ電極と電気的に接続された第２導電型の第６半導体領域を備え、ダミートレンチは、第１主面より第６半導体領域を貫通して底面が半導体基板に達するように形成された構成としても良い。
【００１７】
この場合、第２導電型の第６半導体領域をガードリング及び第１半導体領域よりも浅く形成するので、第２導電型の第６半導体領域をガードリング及び第１半導体領域とほぼ同じ深さとする場合に比べて、ダミートレンチにおける電界集中が大きくなる（電界強度の等電位線の曲率半径が小さくなる）。したがって、ダミートレンチを低耐圧部とすることができる。また、ブレークダウン電流のキャリアを、ダミートレンチの一部が貫通配置された第６半導体領域にて効率よく回収することができる。
【００１８】
請求項９に記載のように、ガードリングと第１半導体領域との間において、半導体基板の第１主面側表層にガードリング及び第１半導体領域よりも深く形成され、エミッタ電極と電気的に接続された第２導電型の第７半導体領域を、低耐圧部としても良い。
【００１９】
このように、第２導電型の第７半導体領域をガードリング及び第１半導体領域よりも深く形成すると、第７半導体領域における電界集中を大きくする（電界強度の等電位線の曲率半径をより小さくする）ことができる。したがって、ブレークダウン電流によるＩＧＢＴ素子の破壊を防止することができる。
【００２０】
次に、請求項１０に記載のように、第１主面及び第２主面を有する第１導電型の半導体基板と、半導体基板の第１主面側表層に選択的に形成された第２導電型の第１半導体領域と、第１主面より第１半導体領域を貫通し、底面が半導体基板に達するゲートトレンチと、ゲートトレンチの底面及び側面上に形成されたゲート絶縁膜を介して、トレンチを埋めるゲート電極と、ゲートトレンチの側面部位に隣接し、第１半導体領域内の第１主面側表層に選択的に形成された第１導電型の第２半導体領域と、第２半導体領域に電気的に接続されたエミッタ電極と、半導体基板の第２主面側に形成された第２導電型の第３半導体領域と、第３半導体領域に電気的に接続されたコレクタ電極と、を含むＩＧＢＴ素子を備えた半導体装置であって、コレクタ電極とエミッタ電極との間に、ＩＧＢＴ素子よりも耐圧の低いツェナーダイオードを配置したことを特徴とする。
【００２１】
このように本発明によれば、アバランシェ現象が発生しても、ＩＧＢＴ素子よりも耐圧の低いツェナーダイオードにて先に降伏させるので、ＩＧＢＴ素子の構成要素、特にゲートトレンチの底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【００２２】
請求項１１に記載のように、ツェナーダイオードは、半導体基板上に形成された配線部の一部として構成、すなわちＩＧＢＴとツェナーダイオードを１チップ構成としても良い。
【００２３】
なお、請求項１２〜１４に記載の発明の作用効果は、それぞれ請求項２〜４に記載の発明の作用効果と同様であるので、その記載を省略する。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置の要部の概略構成を示す断面図である。また、図２は、半導体装置を構成する要素部分の配置関係を示した模式的な上面視平面図である。
【００２５】
図１に示すように、本実施形態に係る半導体装置は、トレンチゲート構造のＦＳ（フィールドストップ）型ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を備えた半導体装置１００である。先ず、ＩＧＢＴ素子形成領域について説明する。
【００２６】
ドリフト層となるＮ導電型（Ｎ−）の半導体基板１０１（ＦＺウエハ）の第１主面側表層には、ＩＧＢＴ素子の形成領域において、第１半導体領域であるＰ導電型（Ｐ）のベース領域１０２が選択的に形成されている。このベース領域１０２に、ＩＧＢＴ素子のチャネルが構成される。
【００２７】
また、ベース領域１０２には、半導体基板１０１の第１主面よりベース領域１０２を貫通し、底面が半導体基板１０１に達するゲートトレンチ１０３が選択的に形成されている。そして、トレンチ底面及び側面上に形成されたゲート絶縁膜（図示略）を介して、ゲートトレンチ１０３内に例えばポリシリコンが充填され、ゲート電極１０４が構成されている。
【００２８】
また、ベース領域１０２には、ゲートトレンチ１０３（ゲート電極１０４）の側面部位に隣接して、第１主面側表層に第２の半導体領域であるＮ導電型（Ｎ＋）のエミッタ領域１０５が選択的に形成されている。エミッタ領域１０５は例えばアルミニウム系材料を用いて構成されたエミッタ電極１０６と電気的に接続されている。
【００２９】
なお、本実施形態においては、図１に示すように、ゲートトレンチ１０３によって、ベース領域１０２が複数の領域１０２ａ〜１０２ｃに分断されている。ゲートトレンチ１０３で挟まれた領域のうち、間隔の狭い分断領域１０２ａは、当該分断領域１０２ａ内に形成されたエミッタ領域１０５とともに、エミッタ電極１０６に共通に接触している。すなわち、分断領域１０２ａは電位が固定される領域である。また、ゲートトレンチ１０３で挟まれた領域のうち、間隔の広い分断領域１０２ｂは、当該分断領域１０２ｂ内にエミッタ領域１０５が形成されておらず、エミッタ電極１０６が接触していない。すなわち、分断領域１０２ｂは電位が固定されない浮遊電位領域である。このような構成を採用することにより、キャリアの蓄積効果を高め、ドリフト層である半導体基板１０１のオン電圧を低減している。本実施系においては、図１に示すように、半導体基板１０１の主面側表層において、分断領域１０２ａ，１０２ｂが、交互に配置されている。
【００３０】
また、分断領域１０２ｃは、ゲートトレンチ１０３によって区画されたベース領域１０２の端部分断領域であり、当該端部分断領域１０２ｃ内にはエミッタ領域１０５が形成されていないものの、エミッタ電極１０６と電気的に接続されている。この端部分断領域１０２ｃが、本実施形態において、ブレークダウン電流のキャリアを排出するための第４半導体領域に相当する。
【００３１】
半導体基板１０１の第２主面側表層には、第３半導体領域であるＰ導電型（Ｐ＋）のコレクタ層１０７が形成されている。そして、コレクタ領域１０７は例えばアルミニウム系材料を用いて構成されたエミッタ電極１０８と電気的に接続されている。
【００３２】
また、本実施形態においては、図１に示すように、ドリフト層としての半導体基板１０１とコレクタ層１０７との間に、第５半導体領域であるＮ導電型（Ｎ）のフィールドストップ層１０９が形成されている。このようにトレンチゲート構造のＩＧＢＴ素子として、ＦＳ型ＩＧＢＴを採用すると、他のトレンチ構造（パンチスルー型、ノンパンチスルー型）に比べて、半導体装置１００の厚さを薄くすることができる。
【００３３】
次に、ＩＧＢＴ素子形成領域の周辺領域について説明する。図１，２に示すように、半導体基板１０１の周辺領域において、第１主面側表層には、ベース領域１０２を取り囲んで、電界集中抑制部としてのＰ導電型（Ｐ）のガードリング１１０が形成されている。このようにガードリング１１０を採用すると、半導体基板１０１とベース領域１０２との間のＰＮ接合への逆バイアス印加により形成される空乏層が、ＩＧＢＴ素子の周辺へ広がるため、ＩＧＢＴ素子形成領域の端部における電界集中を抑制することができる。なお、本実施形態においては、複数のガードリング１１０によってベース領域１０２を取り囲んでおり、各ガードリング１１０の深さをベース領域１０２と略同等としている。図２においては、便宜上、複数のガードリング１１０をまとめてガードリング形成領域としている。
【００３４】
また、本実施形態においては、複数のガードリング１１０のうち、ＩＧＢＴ素子形成領域に近い端部のガードリング１１０ａのみが、エミッタ電極１０６と電気的に接続されている。このガードリング１１０ａも、本実施形態において、ブレークダウン電流のキャリアを排出するための第４半導体領域に相当する。また、ガードリング１１０ａ以外のガードリング１１０は電気的に浮いた状態となっている。
【００３５】
そして、半導体基板１０１の第１主面側表層には、図１，２に示すように、ベース領域１０２（ＩＧＢＴ素子形成領域）の周辺であって、ガードリング１１０（ガードリング形成領域）との間の境界領域に、ＩＧＢＴ素子よりも耐圧の低い低耐圧部としてのダミートレンチ１１１が形成されている。すなわち、ダミートレンチ１１１の周辺に、第４半導体領域としての分断領域１０２ｃとガードリング１１０ａが配置されている。本実施形態に係るダミートレンチ１１１は、ゲートトレンチ１０３と同一の構成であり、その内部にゲート絶縁膜を介してポリシリコンが充填されている。しかしながら、ゲート電極１０４とは電気的に接続されておらず、浮いた状態となっている。このようなダミートレンチ１１１は、ゲートトレンチ１０３（ゲート電極１０４）と同時に形成することができる。
【００３６】
次に、低耐圧部としてのダミートレンチ１１１の効果について説明する。図１に示すように、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域（半導体基板１０１）は、第２導電型の領域が形成されていない。したがって、ＩＧＢＴ素子の構成要素、特にベース領域１０２に対して貫通形成されているゲートトレンチ１０３と比べて、ダミートレンチ１１１における電界集中が大きくなる（図２に示すように、電界強度の等電位線（２点鎖線）の曲率半径が小さくなる）。なお、耐圧としては、ＩＧＢＴ素子に対してガードリング１１０の耐圧は大きいため、半導体装置１００において、ＩＧＢＴ素子形成領域の周辺に形成されたダミートレンチ１１１が最も耐圧の低い部位となる。
【００３７】
したがって、コレクタ電極１０８とエミッタ電極１０６との間にバイアスし、図１に示すようにアバランシェ現象が発生しても、半導体基板１０１の第１主面側表層において、ＩＧＢＴ素子の周辺に形成されたダミートレンチ１１１にブレークダウン電流が集中する。そして、ダミートレンチ１１１の周辺に形成されたガードリング１１０ａと端部分断領域１０２ｃを介してキャリア（ホール）が排出される。このように本実施形態に係る半導体装置１００によれば、ＩＧＢＴ素子の構成要素、特にゲートトレンチ１０３の底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【００３８】
なお、本実施形態においては、ダミートレンチ１１１の構成をゲートトレンチ１０３と略同等とする例を示した。このような構成とすると、製造工程を簡素化することができる。しかしながら、ＩＧＢＴ素子よりも耐圧が低くなるのであれば、ダミートレンチ１１１の構成をゲートトレンチ１０３と異なるものとしても良い。例えば、ダミートレンチ１１１を、ゲートトレンチ１０３よりも深く形成すると、ダミートレンチ１１１における電界集中をより大きくする（電界強度の等電位線の曲率半径をより小さくする）ことができる。また、ダミートレンチ１１１の底面角部の曲率半径を、ゲートトレンチ１０３の底面角部の曲率半径よりも小さくしても、ダミートレンチ１１１における電界集中をより大きくする（電界強度の等電位線の曲率半径をより小さくする）ことができる。これらによって、ダミートレンチ１１１の耐圧をさらに低下させることができる。
【００３９】
また、本実施形態においては、図１、２に示すように、環状のダミートレンチ１１１を１つのみ形成する例を示した。しかしながら、ダミートレンチ１１１の形状は図２に示すように環状に限定されるものではない。例えば、図２に示す構成において、少なくとも一部にスリットを有し、非環状としても良い。また、その個数も１つの限定されるものではない。例えば、環状のダミートレンチ１１１を複数（幾重に）有する構成を採用することもできる。
【００４０】
（第２実施形態）
次に、本発明の第２実施形態を、図３に基づいて説明する。図３は、本発明の第２実施形態に係る半導体装置１００の要部の概略構成を示す断面図である。
【００４１】
第２実施形態に係る半導体装置１００は、第１実施形態に係る半導体装置１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００４２】
第１実施形態においては、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域（半導体基板１０１）には、第２導電型の領域が形成されておらず、この境界領域にダミートレンチ１１１が形成される例を示した。これに対し、本実施形態においては、図３に示すように、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域（半導体基板１０１）に、第６半導体領域として、ガードリング１１０ａ及び端部分断領域１０２ｃよりも浅く形成され、エミッタ電極１０６と電気的に接続されたＰ導電型（Ｐ）のキャリア回収領域１１２を有している。そして、ダミートレンチ１１１は、半導体基板１０１の第１主面よりキャリア回収領域１１２を貫通して底面が半導体基板１０１に達するように形成されている。
【００４３】
このようにガードリング１１０ａ及び端部分断領域１０２ｃよりも浅く、同一の導電型からなるキャリア回収領域１１２を形成した場合、境界領域に第２導電型の領域が形成されない場合より効果は薄まるものの、ダミートレンチ１１１における電界集中を大きくする（図３に示す電界強度の等電位線（２点鎖線）の曲率半径を小さくする）ことができる。
【００４４】
また、ダミートレンチ１１１がキャリア回収領域１１２に対して貫通配置されているので、第１実施形態に示す構成に比べて、ダミートレンチ１１１で降伏させたブレークダウン電流のキャリア（ホール）を効率よく排出することができる。
【００４５】
このように本実施形態に係る半導体装置１００によっても、ＩＧＢＴ素子の構成要素、特にゲートトレンチ１０３の底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【００４６】
（第３実施形態）
次に、本発明の第３実施形態を、図４に基づいて説明する。図４は、本発明の第３実施形態に係る半導体装置１００の要部の概略構成を示す断面図である。
【００４７】
第３実施形態に係る半導体装置１００は、第１，２実施形態に係る半導体装置１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００４８】
第１，２実施形態においては、低耐圧部として、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域に、ダミートレンチ１１１を形成する例を示した。これに対し、本実施形態においては、図４に示すように、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域に、第７半導体領域として、半導体基板の第１主面側表層にガードリング１１０ａ及びベース領域１０２よりも深く形成され、エミッタ電極１０６と電気的に接続されたＰ導電型（Ｐ）のウェル領域１１３を形成し、このウェル領域１１３を低耐圧部としている。
【００４９】
このように、ガードリング１１０ａ及びベース領域１０２と同一の導電型であるウェル領域１１３をガードリング１１０ａ及びベース領域１０２よりも深く形成すると、ウェル領域１１３における電界集中を大きくする（図４に示す電界強度の等電位線（２点鎖線）の曲率半径をより小さくする）ことができる。具体的には、ＦＳ型ＩＧＢＴにおいて深いウェル領域１１３を形成すると、ウェル領域１１３の底面と対向するフィールドストップ層１０９との距離が短くなる。したがって、バイアス時に、半導体基板１０１とベース領域１０２との間に構成されるＰＮ接合から広がる空乏層がフィールドストップ層１０９に達することで、ウェル領域１１３の電界集中が大きくなる。すなわち、ＩＧＢＴ素子よりも耐圧が低下する。
【００５０】
また、ウェル領域１１３で降伏させたブレークダウン電流のキャリア（ホール）を、ウェル領域１１３から効率よく排出することができる。
【００５１】
このように本実施形態に係る半導体装置１００によっても、ＩＧＢＴ素子の構成要素、特にゲートトレンチ１０３の底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【００５２】
（第４実施形態）
次に、本発明の第４実施形態を、図５に基づいて説明する。図５は、本発明の第４実施形態に係る半導体装置１００の要部の概略構成を示す断面図である。
【００５３】
第４実施形態に係る半導体装置１００は、第１〜３実施形態に係る半導体装置１００と共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。
【００５４】
第１〜第３実施形態においては、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとの間の境界領域に、低耐圧部を構成する例を示した。これに対し、本実施形態においては、コレクタ電極１０８とエミッタ電極１０６との間に、ＩＧＢＴ素子よりも耐圧の低いツェナーダイオード１１４を配置している。なお、図５において、符号１１５は、ＩＧＢＴ素子形成領域の周辺領域において、半導体基板１０１の第１主面表層に形成されたＮ導電型（Ｎ＋）のコンタクト領域であり、ツェナーダイオード１１４のカソードと電気的に接続されている。
【００５５】
このように本実施形態に係る半導体装置１００によれば、アバランシェ現象が発生しても、ＩＧＢＴ素子よりも耐圧の低いツェナーダイオード１１４にて先に降伏させるので、ＩＧＢＴ素子の構成要素、特にゲートトレンチ１０３の底面にブレークダウン電流が局所的に集中するのを防ぐことができる。すなわち、ＩＧＢＴ素子の破壊を防止することができる。
【００５６】
なお、本実施形態に係るツェナーダイオード１１４は、半導体基板１０１上に形成された配線部の一部として構成されている。すなわちＩＧＢＴ素子とツェナーダイオード１１４が１チップに集積されている。しかしながら、ツェナーダイオード１１４を別チップ（回路基板）に構成し、電気的に接続する構成としても良い。
【００５７】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００５８】
本実施形態においては、ＩＧＢＴ素子の構成例として、フィールドストップ層１０９を備えるＦＳ型のＩＧＢＴの例を示した。しかしながら、半導体装置１００が、他のトレンチ構造（パンチスルー型、ノンパンチスルー型）のＩＧＢＴ素子を含むものであっても、同様の効果を期待することができる。
【００５９】
本実施形態においては、ＩＧＢＴ素子形成領域の周辺に、電界集中抑制部としてガードリング１１０が形成される例を示した。しかしながら、電界集中抑制部はガードリングに限定されるものではない。それ以外の、接合終端における曲率部分の電界集中を改善する公知の構成（例えば、フィールドプレート構造、リサーフ構造等）を採用することもできる。
【００６０】
また、電界集中抑制部（ガードリング１１０）のない構成としても良い。ＩＧＢＴ素子形成領域の周辺に、ＩＧＢＴ素子、特にゲートトレンチ１０３よりも耐圧の低い低耐圧部が形成されれば良い。
【００６１】
また、本実施形態においては、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃを、キャリア回収用の第４半導体領域とする例を示した。しかしながら、端部のガードリング１１０ａとベース領域１０２の端部分断領域１０２ｃとは別に、ベース領域１０２と同一の導電型からなり、エミッタ電極１０６と電気的に接続される第４半導体領域を、ダミートレンチ１１１の周辺に設けても良い。
【００６２】
また、本実施形態においては、第１導電型をＮ導電型、第２導電型をＰ導電型とする例を示したが、第１導電型をＰ導電型、第２導電型をＮ導電型としても良い。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態に係る半導体装置の要部概略構成を示す断面図である。
【図２】半導体装置を構成する要素部分の配置関係を示した模式的な上面視平面図である。
【図３】本発明の第２実施形態に係る半導体装置の要部の概略構成を示す断面図である。
【図４】本発明の第３実施形態に係る半導体装置の要部の概略構成を示す断面図である。
【図５】本発明の第４実施形態に係る半導体装置の要部の概略構成を示す断面図である。
【符号の説明】
【００６４】
１００・・・半導体装置
１０１・・・半導体基板
１０２・・・ベース領域（第１半導体領域）
１０２ｃ・・・端部分断領域（第４半導体領域）
１０３・・・ゲートトレンチ
１０４・・・ゲート電極
１０５・・・エミッタ領域（第２半導体領域）
１０７・・・コレクタ層（第３半導体領域）
１０９・・・フィールドストップ層（第５半導体領域）
１１０・・・ガードリング（電界集中抑制部）
１１０ａ・・・端部のガードリング（第４半導体領域）
１１１・・・ダミートレンチ（低耐圧部）
【図１】
2007250672.tif 000003
【図２】
2007250672.tif 000004
【図３】
2007250672.tif 000005
【図４】
2007250672.tif 000006
【図５】
2007250672.tif 000007