(57)【要約】【課題】信頼度が高く、且つ合理化が可能な実装基板の検査方法及び実装基板を提供する。【解決手段】実装基板１の実装面に検査用パターン配線を設け、該検査用パターン配線に、ランド３上の溶融したはんだペースト６によって相対するランド３に短絡される検査用ランド４を設け、各ランド３と各ランド３に相対する各検査用ランド４との間を通電した時の電気抵抗値に基づいて、各端子８と各端子８に相対するランド３とのはんだ接合部１０の良否を判定した。これにより、各はんだ接合部１０の検査を１度に簡単に短時間で行うことが可能になり、検査工程を大幅に合理化することができる。また、検査のための装置を簡素に構成することができるため、装置及び検査の信頼度が高い。【選択図】図３
2007250660.tif 000002
【特許請求の範囲】
【請求項１】
端子にはんだバンプが形成された半導体装置を実装した実装基板の検査方法であって、
前記実装基板に検査用パターン配線を設け、該検査用パターン配線に、ランド上の溶融したはんだペーストによって相対するランドに短絡される検査用ランドを設け、
前記半導体装置の端子と該端子に相対するランドのはんだ接合部の良否を、前記ランドと該ランドに相対する前記検査用ランドとの間に通電した時の電気抵抗値に基づいて判定することを特徴とする実装基板の検査方法。
【請求項２】
端子にはんだバンプが形成された半導体装置を実装した実装基板であって、
実装面に検査用パターン配線を設け、該検査用パターン配線に、ランド上の溶融したはんだペーストによって相対するランドに短絡される検査用ランドを設けたことを特徴とする実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板の検査方法及び実装基板に関するもので、特に、端子にはんだバンプが形成された半導体装置を実装した実装基板における当該半導体装置の端子と該端子に相対するランドとのはんだ接合部を検査する方法、及び検査対象となる実装基板の構造に関する。
【背景技術】
【０００２】
例えば、フリップチップ（Flip Chip）は、半導体(IC)の上面に格子状に配列された端子の各々に球状のはんだ（以下、はんだバンプと称する）が形成され、反転されて実装基板上に搭載された後リフローされることにより、各端子が各端子に相対する実装基板のパターン配線に形成されたランドにはんだ接合される。上記フリップチップは、ワイヤボンディングによる実装と比較して基板実装面積の大幅な削減が可能であるため実装基板、延いては当該実装基板を搭載する電子機器を小型化することができると共に、信頼度及び生産性が極めて高い。ところで、上記フリップチップは、実装基板の更なる小型化への要求からはんだバンプの間隔が狭まる傾向にあり、フリップチップの端子と該端子に相対する実装基板のランドとのはんだ接合部(以下、単にはんだ接合部と称する)に、未はんだのボンディング欠陥を生じることがある。そこで、このような実装基板は、はんだ接合部の未はんだ欠陥の検査が従来から行われている。
【０００３】
一般に、未はんだ欠陥の検査として、外観を実体顕微鏡によって観察する外観検査、電気的導通検査、Ｘ線検査が知られている。このうち、外観検査では、外側に位置するはんだ接合部と比較して中央に位置するはんだ接合部の検査が極めて困難である。また、従来の電気的導通検査では、ロジックを組み合わせて検査を行うため、検査に多大な時間を必要とする。さらに、Ｘ線検査（例えば、特許文献１参照）では、検査対象となるはんだ接合部が検査装置の検査位置に位置決めされた後、当該はんだ接合部にＸ線が照射されて、当該はんだ接合部のＸ線透視画像データが作成される。そして、該作成されたＸ線透視画像データに基づいてマイクロコンピュータによって検査対象となるはんだ接合部の二次元画像データが作成され、該作成されたはんだ接合部の二次元データに基づいて検査用画像データが作成される。このように、Ｘ線検査では、処理に時間を要する画像処理が多く、例えば、数千個のはんだバンプを有するフリップチップの場合、画像処理に数分間要することがあり、生産性に問題がある。
【特許文献１】特開平１０−１７０４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで本発明は、上記事情に鑑みてなされたもので、第１の目的は、信頼度が高く、且つ合理化が可能な実装基板の検査方法を提供することにある。
また、第２の目的は、信頼度が高く、且つ検査の合理化が可能な実装基板を提供することにある。
【課題を解決するための手段】
【０００５】
上記第１の目的を達成するために、本発明のうち請求項１に記載の発明は、端子にはんだバンプが形成された半導体装置を実装した実装基板の検査方法であって、実装基板に検査用パターン配線を設け、該検査用パターン配線に、ランド上の溶融したはんだペーストによって相対するランドに短絡される検査用ランドを設け、半導体装置の端子と該端子に相対するランドのはんだ接合部の良否を、ランドと該ランドに相対する検査用ランドとの間に通電した時の電気抵抗値に基づいて判定することを特徴とする。
【０００６】
上記第２の目的を達成するために、本発明のうち請求項２に記載の発明は、端子にはんだバンプが形成された半導体装置を実装した実装基板であって、実装面に検査用パターン配線を設け、該検査用パターン配線に、ランド上の溶融したはんだペーストによって相対するランドに短絡される検査用ランドを設けたことを特徴とする。
【０００７】
したがって、請求項１及び２の発明では、半導体装置の端子と該端子に相対するランドとが正規にはんだ接合されている場合、ランド上の溶融したはんだペーストによってランドと該ランドに相対する検査用ランドとが短絡される。これにより、ランドと該ランドに相対する検査用ランドとの間に通電した時の電気抵抗値を測定することで、半導体装置の端子と該端子に相対するランドとのはんだ接合部の良否を判定することができる。
【発明の効果】
【０００８】
信頼度が高く、且つ合理化が可能な実装基板の検査方法及び実装基板を提供することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の一実施形態を図１〜図４に基づいて説明する。ここでは、フリップチップ２（Flip Chip）が表面実装される実装基板１、及び該フリップチップ２を表面実装した実装基板１の検査方法を説明する。本実装基板１は、基材１ａ(PWB)の表面(図１における上面)に、ランド３が形成された正規パターン配線と、検査用ランド４が形成された検査用パターン配線と、が設けられる。上記検査用ランド４は、相対する正規パターン配線の各ランド３の直近に設けられ、相対するランド３を囲繞するように環状に形成される。また、本実装基板１は、上記基材１ａの表面にソルダレジスト５（合成樹脂膜）が形成され、上記検査用ランド４がソルダレジスト５に対して突出される構造になっている。さらに、本実装基板１は、上記正規パターン配線の各ランド３に、メタルマスク或いは印刷によって塗布されたはんだペースト６が形成される。
【００１０】
上記フリップチップ２は、半導体７(IC)の上面(図１における下向きの面)に、格子状に配列された複数個の端子８が設けられ、各端子８には球状のはんだ９（以下、はんだバンプ９と称する）が形成される。そして、本実装基板１では、実装面に、フリップチップ２が上下を反転(Flip)されて搭載され、加熱炉でリフローされることにより、当該フリップチップ２の端子８に形成されたはんだバンプ９と正規パターン配線のランド３に形成されたはんだペースト６とが溶融される。これにより、溶融されたはんだバンプ９とはんだペースト６とがリフロー後に凝固してはんだ接合部１０が形成され、該はんだ接合部１０によって、フリップチップ２の各端子８と各端子８に相対する正規パターン配線の各ランド３とがはんだ接合される構造になっている。なお、本実装基板１では、フリップチップ２の端子８と該端子８に相対する正規パターン配線のランド３とが上記はんだ接合部１０によって正規に接合された状態で、図３に示されるように、流動したはんだペースト６によって、ランド３と該ランド３に相対する検査用ランド４とが短絡（接続）される構造になっている。
【００１１】
次に、本実装基板１の検査方法を説明する。まず、フリップチップ２（半導体装置）を実装した実装基板１が基板検査装置にセットされる。次に、該基板検査装置によって、正規パターン配線のランド３と該ランド３に相対する検査用パターン配線の検査用ランド４との間が通電されると共に、該通電時におけるランド３と該ランド３に相対する検査用ランド４との間の電気抵抗値が測定される。ここで、図３に示されるように、フリップチップ２の端子８と該端子８に相対するランド３とが、はんだ接合部１０によって正規に接合されている場合、溶融したはんだペースト６によって、ランド３と該ランド３に相対する検査用ランド４とが短絡（接続）されるため、この間（ランド３と該ランド３に相対する検査用ランド４との間）の電気抵抗値が０よりも大きい所定範囲の値になる。この場合、基板検査装置は、フリップチップ２の端子８と該端子に相対するランド３とが正規に接合されている（OK）と判定する。なお、上記基板検査装置は、測定子（通電子）が検査用パターン配線の所定位置に接触させる。
【００１２】
一方、図１に示されるように、図１における右から３番目の端子８に形成されたはんだバンプ９が規定よりも小さい場合（はんだの量が不足している場合）、図２及び図４に示されるように、当該端子８に相対するランド３（図２における右から３番目のランド３）に塗布されたはんだペースト６が十分に溶融しないため、当該ランド３と該ランド３に相対する検査用ランド４とが短絡（接続）されない。したがって、当該ランド３と該ランド３に相対する検査用ランド４との間の電気抵抗値が無限大になり、この場合、基板検査装置は、当該端子８と該端子８に相対するランド３とが正規に接合されていない（NG）と判定する。
【００１３】
なお、上記基板検査装置では、ランド３と該ランド３に相対する検査用ランド４との間の電気抵抗値が設定値外である場合にNGであると判定される。また、上記基板検査装置では、正規パターン配線の各ランド３と各ランド３に相対する検査用パターン配線の各検査用ランド４との間が同時に通電されると共に、各ランド３と該ランド３に相対する各検査用ランド４との間の電気抵抗値が同時に測定され、フリップチップ２の全ての端子８と該端子８に相対する実装基板１の各ランド３との全てのはんだ接合部１０の良否が1度に判定（検査）される。
【００１４】
この実施形態では以下の効果を奏する。
本実装基板１では、実装基板１の実装面に検査用パターン配線を設け、該検査用パターン配線に、ランド３上の溶融したはんだペースト６によって相対するランド３に短絡される検査用ランド４を設け、各ランド３と各ランド３に相対する各検査用ランド４との間を通電し、各ランド３と各ランド３に相対する各検査用ランド４との間の電気抵抗値に基づいて、フリップチップ２（半導体装置）の各端子８と各端子８に相対する各ランド３とのはんだ接合部１０の良否(OK/NG)を判定した。
【００１５】
したがって、本実装基板１の検査方法では、フリップチップ２(半導体装置)の各端子８と各端子８に相対する各ランド３との接合状態（はんだ接合部１０）の検査を１度に簡単に短時間で行うことが可能になる。
これにより、従来のＸ線検査のように画像処理に多大な時間をようすることがなく、検査工程を大幅に合理化することができる。また、検査のための装置を簡素に構成することができるため、装置及び検査の信頼度が高い。
また、本実装基板１では、正規パターン配線の形成と同時に検査用パターン配線を形成することができるので、コストアップが抑制されると共に生産性を損ねることがない。
また、本実装基板１では、ランド３、マスキングメタル、はんだペースト６の印刷条件等を従来のものが使用でき、さらに、Ｘ線検査のような複雑で高価な装置（Ｘ線を照射するための装置、画像処理装置等）を必要としないではんだ接合部１０の検査を行うので、設備コストを削減することができる。
【００１６】
なお、実施形態は上記に限定されるものではなく、例えば次のように構成してもよい。
本実施形態では、半導体装置としてフリップチップ２を挙げて説明したが、半導体装置は、例えば、CSP(Chip Size Package)であってもよい。
【図面の簡単な説明】
【００１７】
【図１】端子にはんだバンプが形成されたフリップチップが反転されて実装基板の実装面に搭載される状態を示す図である。
【図２】実装基板の実装面に表面実装されたフリップチップを示す図である。
【図３】フリップチップの端子と該端子に相対するランドとが正規に接合された状態を示す図である。
【図４】フリップチップの端子と該端子に相対するランドとが未はんだのボンディング欠陥の状態を示す図である。
【符号の説明】
【００１８】
１  実装基板、２  フリップチップ（半導体装置）、３  ランド、４  検査用ランド、５  ソルダレジスト、６  はんだペースト、７  半導体、８  端子、９  はんだバンプ、１０  はんだ接合部
【図１】
2007250660.tif 000003
【図２】
2007250660.tif 000004
【図３】
2007250660.tif 000005
【図４】
2007250660.tif 000006