(57)【要約】【課題】抵抗などの挿入による電力損失なしに、出力の高調波を減らし、接続した圧電素子の音鳴きを小さくすることができるとともに、電源電圧を昇圧する昇圧回路の出力初期時における出力電圧リプルを抑制することができる圧電素子の駆動回路を提供する。【課題の解決手段】電源電圧を昇圧する昇圧回路2で正弦半波波形の基準電圧に基づき生成された正弦半波波形の出力電圧によって圧電素子１を双方向に充放電する圧電素子1の駆動回路であって、昇圧回路2の昇圧動作をオンオフ動作で制御するスイッチング素子21と昇圧回路2の出力に基づいたフィードバック電圧と基準電圧とを比較した出力に基づいてスイッチング素子２１をオンオフ制御するスイッチング素子制御回路8を有し、このスイッチング素子制御回路8は、フィードバック電圧が基準電圧以上の場合に、その後の初回のスイッチング素子21のオン動作時間が2回目以降のオン動作時間よりも短くなるよう制御する。【選択図】図３
2007273895.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を昇圧する昇圧回路で正弦半波波形の基準電圧に基づき生成された正弦半波波形の出力電圧の供給によって、圧電素子を双方向に充放電する圧電素子の駆動回路であって、
前記昇圧回路の昇圧動作をオンオフ動作で制御するスイッチング素子と、前記昇圧回路の出力に基づいたフィードバック電圧と前記基準電圧とを比較した出力に基づいて前記スイッチング素子をオンオフ制御するスイッチング素子制御回路とを有し、
このスイッチング素子制御回路は、前記フィードバック電圧が前記基準電圧以上である場合にその後の初回の前記スイッチング素子のオン動作時間が２回目以降のオン動作時間よりも短くなるよう制御する
ことを特徴とする圧電素子の駆動回路。
【請求項２】
電源電圧を昇圧する昇圧回路で正弦半波波形の基準電圧に基づき生成された正弦半波波形の出力電圧の供給によって、圧電素子を双方向に充放電する圧電素子の駆動回路であって、
前記駆動回路は、前記昇圧回路の昇圧動作をオンオフ動作で制御するスイッチング素子と、正弦半波波形の基準電圧を生成する正弦半波生成回路と、前記昇圧回路で生成された正弦半波波形の出力電圧によって圧電素子の双方向充放電を行うＨブリッジ回路と、前記昇圧回路の出力に基づいたフィードバック電圧と前記正弦半波生成回路で生成した基準電圧とを比較して前記昇圧回路による生成電圧を前記正弦半波生成回路の正弦半波波形に沿って昇圧させるとともに、正弦半波波形のピーク時の電圧に達した時に前記昇圧を停止するよう制御する正弦半波立上り制御回路と、前記昇圧の停止後、前記昇圧回路の出力電圧を前記正弦半波波形の下降周期波形に沿って放電させるよう前記Ｈブリッジ回路を制御する正弦半波立下り制御回路と、前記正弦半波立上り制御回路の出力に基づいて、前記スイッチング素子を前記フィードバック電圧が前記基準電圧以上である場合にその後の初回のオン動作時は２回目以降のオン動作時よりも小さい時比率のパルス信号で短時間オン動作させるよう制御するスイッチング素子制御回路とを有する
ことを特徴とする圧電素子の駆動回路。
【請求項３】
スイッチング素子制御回路は、二つの異なる時比率のパルス信号を生成してこのパルス信号に基づく制御信号を出力する一方、前記フィードバック電圧が前記基準電圧以上であることを検知し正弦半波立上り制御回路からリセット信号が入力すると、前記スイッチング素子へそれをオンするための前記制御信号の出力を停止し、リセットが解除されると、前記スイッチング素子へそれをオンするため前記制御信号の出力を開始するもので、開始後の初回の出力は小さい時比率と同一時比率の制御信号であり、２回目以降の出力は大きい時比率と同一時比率の制御信号であることを特徴とする請求項２記載の圧電素子の駆動回路。
【請求項４】
Ｈブリッジ回路は、昇圧回路の出力端と低電位側電源との間に第１の接続点を介して直列に接続される第１のスイッチ素子及び第１の可変抵抗素子と、同じく昇圧回路の出力端と低電位側電源との間に第２の接続点を介して直列に接続される第２のスイッチ素子及び第２の可変抵抗素子とを有し、前記第１の接続点と前記第２の接続点との間に圧電素子を接続することを特徴とする請求項２記載の圧電素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ素子などの圧電素子の駆動回路に関する。
【背景技術】
【０００２】
従来の一般的な圧電素子の駆動回路、例えばＥＬ素子の駆動回路は、電源電圧を昇圧する昇圧回路と、昇圧回路の出力電圧を圧電素子に印加するためのＨブリッジ回路とを備えている（例えば特許文献１参照）。具体的な構成としては、例えば図５に示すように、昇圧回路Ｘ１は、電源端子ＶＤＤと電源端子ＶＳＳとの間にコイルＸ４とスイッチング素子Ｘ５とを直列に接続し、コイルＸ４とスイッチング素子Ｘ５との接続点にダイオードＸ６を接続してなり、スイッチング素子Ｘ５を間欠的にオンとすることにより、コイルＸ４に誘起電圧を発生させ、この誘起電圧をダイオードＸ６を介して出力するもので、ダイオードＸ６の出力ノードには容量Ｘ１１を設けている。
【０００３】
Ｈブリッジ回路Ｘ３は、ダイオードＸ６と電源端子ＶＳＳとの間に直列に接続したスイッチング素子Ｘ７，Ｘ８と、同じくダイオードＸ６と電源端子ＶＳＳとの間に直列に接続したスイッチング素子Ｘ９，Ｘ１０とを備え、スイッチング素子Ｘ７，Ｘ８の接続点とスイッチング素子Ｘ９，Ｘ１０の接続点との間にＥＬ素子Ｘ２を接続し、ＥＬ素子Ｘ２を双方向に充放電するものである。
【０００４】
ここで、両回路Ｘ１，Ｘ３の動作を図６のタイミングチャートを参照して説明する。まず、タイミングｔ０においてスイッチング素子Ｘ７，Ｘ１０をオンとしたうえで、スイッチング素子Ｘ５を間欠的にオンとする動作を開始させると、容量Ｘ１１の充電とともにＥＬ素子Ｘ２の充電が開始され、ＥＬ素子Ｘ２の端子間電圧は徐々に１００Ｖ程度まで昇圧される。
【０００５】
次に、タイミングｔ１において、スイッチング素子Ｘ７，Ｘ１０をオフとし、スイッチング素子Ｘ８，Ｘ９をオンとすると、ＥＬ素子Ｘ２の充電電圧はスイッチング素子Ｘ８側の端子側から放電されるとともにスイッチング素子Ｘ９側の端子側から充電される。
【０００６】
続いて、タイミングｔ２において、スイッチング素子Ｘ８，Ｘ９をオフとし、スイッチング素子Ｘ７，Ｘ１０をオンとすると、ＥＬ素子Ｘ２の充電電圧はスイッチング素子Ｘ１０側の端子側から放電されるとともにスイッチング素子Ｘ７側の端子側から充電される。
【０００７】
以上の動作を繰り返すことにより、ＥＬ素子Ｘ２は双方向に充放電される。なお、各スイッチング素子Ｘ５，Ｘ７，Ｘ８，Ｘ９，Ｘ１０としては、例えばバイポーラトランジスタ又はＭＯＳトランジスタが用いられる。
【０００８】
【特許文献１】米国特許第６５５５９６７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来技術の具体例として図５に示した回路では、電池電源（例えば３Ｖ）を８５〜１００Ｖ程度に昇圧し、その電圧をＨブリッジ回路Ｘ３を介して印加してＥＬ素子Ｘ２を交流駆動していた。圧電素子であるＥＬ素子Ｘ２は、電圧をかけると物理的に変形し、交流電圧をかけるとその周波数で振動するため音鳴きを発生する。特に矩形波を印加した場合には、その矩形波には基本波以外の高調波を含んでいるため、ＥＬ素子Ｘ２の音圧レベルは大きくなり、アプリケーションが携帯電話の場合は、この音鳴きが聞こえてしまうという問題点を有する。
【００１０】
図５に示す従来の回路では、音鳴き対策としてスイッチング素子Ｘ７，Ｘ８の接続点とＥＬ素子Ｘ２との間に抵抗を挿入し、印加される矩形波をなまらせてＥＬ素子Ｘ２に伝わるようになし、高調波を減らしている。しかし、この方法は抵抗での電力損失が発生し、効率が悪化するという欠点がある。すなわち、この駆動方式では効率と音鳴きとがトレードオフの関係にある。
【００１１】
本発明の第１の目的は、抵抗などの挿入による電力損失なしに、出力の高調波を減らし、接続した圧電素子の音鳴きを小さくすることができる圧電素子の駆動回路を提供するところにある。加えて、本発明の第２の目的は、電源電圧を昇圧する昇圧回路の出力初期時における出力電圧リプルを抑制することができる圧電素子の駆動回路を提供するところにある。
【課題を解決するための手段】
【００１２】
上記各目的を達成するために本発明の請求項１に係る圧電素子の駆動回路は、電源電圧を昇圧する昇圧回路で正弦半波波形の基準電圧に基づき生成された正弦半波波形の出力電圧の供給によって、圧電素子を双方向に充放電する圧電素子の駆動回路であって、前記昇圧回路の昇圧動作をオンオフ動作で制御するスイッチング素子と、前記昇圧回路の出力に基づいたフィードバック電圧と前記基準電圧とを比較した出力に基づいて前記スイッチング素子をオンオフ制御するスイッチング素子制御回路を有し、このスイッチング素子制御回路は、前記フィードバック電圧が前記基準電圧以上である場合にその後の初回の前記スイッチング素子のオン動作時間が２回目以降のオン動作時間よりも短くなるよう制御することを特徴とする。
【００１３】
上記各目的を達成するために本発明の請求項２に係る圧電素子の駆動回路は、  電源電圧を昇圧する昇圧回路で正弦半波波形の基準電圧に基づき生成された正弦半波波形の出力電圧の供給によって、圧電素子を双方向に充放電する圧電素子の駆動回路であって、前記駆動回路は、前記昇圧回路の昇圧動作をオンオフ動作で制御するスイッチング素子と、正弦半波波形の基準電圧を生成する正弦半波生成回路と、前記昇圧回路で生成された正弦半波波形の出力電圧によって圧電素子の双方向充放電を行うＨブリッジ回路と、前記昇圧回路の出力に基づいたフィードバック電圧と前記正弦半波生成回路で生成した基準電圧とを比較して前記昇圧回路による生成電圧を前記正弦半波生成回路の正弦半波波形に沿って昇圧させるとともに、正弦半波波形のピーク時の電圧に達した時に前記昇圧を停止するよう制御する正弦半波立上り制御回路と、前記昇圧の停止後、前記昇圧回路の出力電圧を前記正弦半波波形の下降周期波形に沿って放電させるよう前記Ｈブリッジ回路を制御する正弦半波立下り制御回路と、前記正弦半波立上り制御回路の出力に基づいて、前記スイッチング素子を前記フィードバック電圧が前記基準電圧以上である場合にその後の初回のオン動作時は２回目以降のオン動作時よりも小さい時比率のパルス信号で短時間オン動作させるよう制御するスイッチング素子制御回路とを有するものである。本発明において時比率とは、デューティ比とも称されるもので、パルス信号の１周期に占める「Ｈ」状態の割合をいい、例えば時比率６０％とは、１周期中の「Ｈ」状態の割合が６０％で、「Ｈ」対「Ｌ」の比が６対４のものをいう。
【００１４】
同じく上記各目的を達成するために本発明の請求項３に係る圧電素子の駆動回路は、請求項２の構成において、スイッチング素子制御回路は、二つの異なる時比率のパルス信号を生成してこのパルス信号に基づく制御信号を出力する一方、前記フィードバック電圧が前記基準電圧以上であることを検知し正弦半波立上り制御回路からリセット信号が入力すると、前記スイッチング素子へそれをオンするための前記制御信号の出力を停止し、リセットが解除されると、前記スイッチング素子へそれをオンするための前記制御信号の出力を開始するもので、開始後の初回の出力は小さい時比率と同一時比率の制御信号であり、２回目以降の出力は大きい時比率と同一の時比率の制御信号であることを特徴とする。
【００１５】
同じく上記各目的を達成するために本発明の請求項４に係る圧電素子の駆動回路は、請求項２記載の構成において、Ｈブリッジ回路は、昇圧回路の出力端と低電位側電源との間に第１の接続点を介して直列に接続される第１のスイッチ素子及び第１の可変抵抗素子と、同じく昇圧回路の出力端と低電位側電源との間に第２の接続点を介して直列に接続される第２のスイッチ素子及び第２の可変抵抗素子とを有し、前記第１の接続点と前記第２の接続点との間に圧電素子を接続するものである。
【発明の効果】
【００１６】
本発明に係る圧電素子の駆動回路によれば、圧電素子の充電電圧の立上り、及び該充電電圧の放電の立下り電位変化を正弦半波を基にして制御することにより、前記電位変化も正弦半波の上昇周期曲線及び下降周期曲線に沿った変化となるので、抵抗などの挿入による電力損失なしに、電位変化に起因した高調波を減らすことができ、接続した圧電素子の音鳴きを小さくすることができるという効果を奏する。また、昇圧回路の昇圧動作をオンオフ動作で制御するスイッチング素子を、前記昇圧回路で生成された正弦半波波形の出力電圧と正弦半波生成回路で生成した正弦半波波形の基準電圧とを比較した出力に基づいて、リセット後の初回のオン動作は２回目以降のオン動作よりも短い動作時間とすることにより、低電圧出力時の前記スイッチング素子のオン動作時間を短くして、出力電圧リプルを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施形態を添付図面に基づいて説明する。全体構成のブロック図である図１に示すように、圧電素子であるＥＬ素子１の駆動回路は、直流電源から入力された直流電圧を昇圧する動作を一定の時比率、換言するとデューティ比のパルス信号に基づくオンオフ動作で制御するスイッチング素子を有する昇圧回路２と、昇圧回路２の出力によりＥＬ素子１の端子間電圧の駆動に必要な電圧まで充電し、続いて充電した電圧を放電する動作を繰り返す制御回路とを有する。
【００１８】
制御回路は、正弦半波波形の基準電圧を生成する正弦半波生成回路３と、昇圧回路２の前記基準電圧に基づく正弦半波波形の出力電圧が供給されて圧電素子１の双方向充放電を行うＨブリッジ回路４と、前記昇圧回路２の出力電圧と正弦半波生成回路３で生成した基準電圧とを比較して前記昇圧回路２による生成電圧を前記正弦半波生成回路３の正弦半波波形に沿って昇圧させるとともに、正弦半波波形のピーク時の電圧に達した時に前記昇圧を停止するようスイッチング素子制御回路８を介して制御する正弦半波立上り制御回路５と、前記昇圧の停止後、前記昇圧回路２の出力電圧を前記正弦半波の下降周期波形に沿って放電させるよう前記Ｈブリッジ回路４を制御する正弦半波立下り制御回路６及びゲートロジック制御回路７とからなる。
【００１９】
本実施形態の回路構成における要部を示す図３で明らかなように、昇圧回路２は、直流電圧電源２２，コイル２３，ダイオード２４，容量素子２５，スイッチング素子たるスイッチトランジスタ２１からなる。このスイッチトランジスタ２１は、スイッチング素子制御回路８の出力でオンオフ動作のタイミングを制御され、このスイッチトランジスタ２１のオンオフ動作をもとに、前記コイル２３から前記ダイオード２４方向に流れる電流により後述の入力端子４９を昇圧していく。また、前記スイッチング素子制御回路８は、発振回路からなるもので、時比率、換言するとデューティ比、すなわち図４におけるＴ１／Ｔ、Ｔ２／Ｔが、それぞれ０．７５（７５％）と０．５（５０％）のパルス（以下それぞれＤ７５，Ｄ５０という。）を発生するクロック発生回路８１と、端子Ｄは高電位側電源と接続し、端子ＣＰにはクロック発生回路８１からＤ５０が入力するＤ−ＦＦ回路８２と、一方の入力端にはＤ−ＦＦ回路８２の出力Ｑが入力し、他方の入力端にはクロック発生回路８１からＤ７５が入力するＡＮＤ回路８３と、からなる。
【００２０】
さらに、Ｄ−ＦＦ回路８２のリセット端子Ｒは、正弦半波立上り制御回路５の一部を構成する比較回路５１の出力端と接続され、この比較回路５１のマイナス入力端には、昇圧回路２の出力電圧をフィードバックするよう構成している。また、前記比較回路５１のプラス入力端には、正弦半波生成回路３から基準電圧としての正弦半波電圧が入力するよう構成している。すなわち、比較回路５１は、基準電圧と昇圧回路２からフィードバックされた電圧とを比較し、フィードバック電圧が基準電圧以上であれば「Ｌ」を出力し、基準電圧に達しない場合には「Ｈ」を出力する。なお、クロック発生回路８１で生成されるＤ７５とＤ５０は、Ｄ７５の立下りとＤ５０の立上りが同期している（図４参照）。
【００２１】
Ｈブリッジ回路４は、入力端子４９と低電位側電源４７との間に第１の接続点４５を介して直列に接続される第１のスイッチ素子４１及び第１の可変抵抗素子４３と、同様に前記入力端子４９と低電位側電源４８との間に第２の接続点４６を介して直列に接続される第２のスイッチ素子４２及び第２の可変抵抗素子４４とを有し、第１の接続点４５と第２の接続点４６との間にＥＬ素子１が接続されている。なお、前記各スイッチ素子４１，４２は、ＰチャネルＭＯＳ型電界効果トランジスタからなり、前記各可変抵抗素子４３，４４は、ＮチャネルＭＯＳ型電界効果トランジスタからなる。そして、図３には示していないが、前記各スイッチ素子４１，４２のゲートは、ゲートロジック制御回路７に接続し、前記各可変抵抗素子４３，４４のゲートは、正弦半波立下り制御回路６に接続している。
【００２２】
次に、図２のタイミングチャートを参照しながら、上述した制御回路の動作タイミングを説明する。まず、タイミングｔ０においてＨブリッジ回路４の第１のスイッチ素子４１をオンにし、第２のスイッチング素子４２をオフにする。この時ゲートロジック制御回路７及び正弦半波立下り回路６により、前記Ｈブリッジ回路４の第１の可変抵抗素子４３を高抵抗、第２の可変抵抗素子４４を低抵抗に設定する。この状態で正弦半波生成回路３で生成される正弦半波波形の電圧を基準として、正弦半波立上り制御回路５の制御に基づくスイッチング素子制御回路８の制御によって、昇圧回路２は、コイル２３からダイオード２４方向に流れる電流により入力端子４９を昇圧し、正弦半波の上昇周期波形を増幅させた信号を入力端子４９に出力する。
【００２３】
この時、第２の接続点４６は、第２の可変抵抗素子４４が低抵抗なので、低電位側電源４８により図２のＯＵＴ２のように、ＧＮＤレベルの波形が出力される。一方、正弦半波立上り制御回路５は、図２のＯＵＴ１のように入力端子４９の電圧を正弦半波波形に沿って上昇させ、続いて正弦半波波形のピーク時の電圧に達した時（タイミングｔ１）に昇圧回路２による昇圧動作を停止させる。
【００２４】
ここで、この入力端子４９の電圧を正弦半波波形に沿って上昇させる、正弦半波立上り制御回路５の制御に基づくスイッチング素子制御回路８の動作を、図３及び図４を参照しながら、さらに詳細に説明する。図３に示すＤ−ＦＦ回路８２の端子Ｄは、高電位側電源に接続されているので常に「Ｈ」であり、出力Ｑは、リセット端子Ｒの入力となる比較回路５１の出力（ＣＯＭＰ＿ＯＵＴ）が「Ｌ」の時にリセットされて「Ｌ」となる。リセット状態が解除される（比較回路５１の出力が「Ｈ」になる）と（タイミングｔ１０）、その後Ｄ５０が「Ｌ」になったことを契機として（タイミングｔ１１）、出力Ｑは「Ｈ」に反転する。この時Ｄ７５は「Ｈ」状態にあるので、ＡＮＤ回路８３の出力は「Ｈ」となり、スイッチトランジスタ２１はオン動作する。続いて、Ｄ７５が立ち下がると（タイミングｔ１２）、ＡＮＤ回路８３の出力は「Ｌ」となり、スイッチトランジスタ２１はオフ動作する。このＤ７５の立下りタイミングは、Ｄ５０の立ち上がりと同期しているため、タイミングｔ１２では、同時にＤ５０は「Ｈ」へと変化する。この時のスイッチトランジスタ２１がオン動作している時間は、Ｄ５０が立ち下がってからＤ７５が立ち下がる（Ｄ５０が立ち上がる）までの時間となり、Ｄ５０の時比率で決定される。
【００２５】
比較回路５１の出力が「Ｌ」に反転して（タイミングｔ１３）、Ｄ−ＦＦ回路８２が再度リセット状態になると、出力Ｑは「Ｌ」となり、Ｄ７５の状態に関わりなくＡＮＤ回路８３の出力は「Ｌ」となって、スイッチトランジスタ２１はオフ状態を維持する。その後、リセット状態が解除されると（タイミングｔ１４）、前述と同様にして、Ｄ５０が「Ｌ」になったことを契機として（タイミングｔ１５）、出力Ｑは「Ｈ」に反転し、この時Ｄ７５は「Ｈ」状態にあるので、ＡＮＤ回路８３の出力は「Ｈ」となり、スイッチトランジスタ２１はオン動作する。続いて、Ｄ７５が立ち下がると（タイミングｔ１６）、ＡＮＤ回路８３の出力は「Ｌ」となり、スイッチトランジスタ２１はオフ動作する。このＤ７５の立下りタイミングは、Ｄ５０の立ち上がりと同期しているため、タイミングｔ１６では、同時にＤ５０は「Ｈ」へと変化する。この時のスイッチトランジスタ２１がオン動作している時間は、Ｄ５０が立ち下がってからＤ７５が立ち下がる（Ｄ５０が立ち上がる）までの時間となり、Ｄ５０の時比率で決定される。
【００２６】
そして、Ｄ−ＦＦ回路８２がリセットされない（昇圧回路２からのフィードバック電圧が基準電圧に達しない）限り、出力Ｑは「Ｈ」状態を維持するので、ＡＮＤ回路８３の出力は、Ｄ７５の状態によって決定される。すなわち、Ｄ７５が「Ｈ」状態になると、スイッチトランジスタ２１がオン動作し、Ｄ７５が「Ｌ」状態になると、スイッチトランジスタ２１がオフ動作する状態を繰り返すことになる。したがって、この時のスイッチトランジスタ２１がオン動作している時間は、Ｄ７５が立ち上がってから立ち下がるまでの「Ｈ」状態の時間となり、Ｄ７５の時比率で決定される。このため、スイッチトランジスタ２１がオン動作している時間は、リセット後の第１回目のオン動作時間が、第２回目以降のオン動作時間よりも短くなる。
【００２７】
このように、正弦半波波形のピークに達するまでの昇圧動作におけるスイッチングトランジスタ２１のオン、オフ動作において、リセット後（昇圧回路２からのフィードバック電圧が基準電圧以上の時）における１回目の動作を制御する信号の時比率を２回目以降の動作を制御する信号の時比率よりも小さく設定することにより、具体的には１回目の制御信号の時比率を５０％（０．５）、２回目以降の制御信号の時比率を７５％（０．７５）に設定し、前記１回目のオン動作時間を２回目以降のオン動作時間よりも短くして、低出力電圧時の出力電圧リプルを抑制することができる。
【００２８】
次に、正弦半波波形のピークに達し、昇圧動作を停止した後の制御動作を、再度、図２のタイミングチャート及び図１，図３の回路構成図に基づいて説明する。タイミングｔ１〜ｔ２において、正弦半波立下り制御回路６は、正弦半波の立下りを基準として、第１の可変抵抗素子４３の抵抗値を制御し、第１の接続点４５の放電による電圧の立ち下がりを制御する。この電圧の立ち下がりタイミングは、帰還信号ＦＢに示されるように、入力端子４９の電圧もモニターしながらの動作で、正弦半波の下降周期波形に沿っての波形での放電になり、図２のＯＵＴ１に示す波形となる。
【００２９】
このように、充電時はもとより放電による電圧の立下りタイミングが、矩形波ではなく、正弦半波の下降周期波形のようになっているため、高調波の発生が大幅に抑制される。そして、この充放電タイミングによって制御されるＥＬ素子１の音鳴きを小さくすることができる。
【００３０】
さらに続いて、タイミングｔ２において、Ｈブリッジ回路４の第１のスイッチ素子４１をオフにし、第２のスイッチング素子４２をオンにする。この時ゲートロジック制御回路７及び正弦半波立下り回路６により、前記Ｈブリッジ回路４の第１の可変抵抗素子４３を低抵抗、第２の可変抵抗素子４４を高抵抗に設定する。この状態で正弦半波生成回路３で生成される正弦半波波形の電圧を基準として、正弦半波立上り制御回路５の制御に基づくスイッチング素子制御回路８の制御によって、昇圧回路２は、コイル２３からダイオード２４方向に流れる電流により入力端子４９を昇圧し、正弦半波の上昇周期波形を増幅させた信号を入力端子４９に出力する。
【００３１】
この時の入力端子４９の電圧を正弦半波波形に沿って上昇させる、正弦半波立上り制御回路５の制御に基づくスイッチング素子制御回路８の動作は、タイミングｔ０からｔ１において上述した説明と同様であるので省略する。また、上述したのと同様に、正弦半波波形のピーク時の電圧に達した時（タイミングｔ３）に昇圧回路２の昇圧動作を停止する。なお、この時の第１の接続点４５は、第１の可変抵抗素子４３が低抵抗なので、低電位側電源４７により図２のＯＵＴ１のようにＧＮＤレベルの波形が出力される。
【００３２】
続いて、タイミングｔ３〜ｔ４において、正弦半波立下り制御回路７は、正弦半波の立下りを基準として、第２の可変抵抗素子４４の抵抗値を制御し、第２の接続点４６の放電による電圧の立ち下がりを制御する。この電圧の立下りタイミングは、帰還信号ＦＢに示されるように、入力端子４９の電圧もモニターしながらの動作で、正弦半波の下降周期波形に沿っての波形での放電になり、図２のＯＵＴ２に示す波形となる、以後のタイミングｔ４〜ｔ８において、上述のタイミングｔ０〜ｔ４と同様な動作を繰り返し行うことにより、ＥＬ素子１の両端子の電圧を制御してこれを発光させる。
【００３３】
このようにして本実施形態における圧電素子の駆動回路によれば、抵抗等の挿入による電力損失なしに、出力の高調波を減らすことができる。すなわち、ＥＬ素子１の充電電圧の立ち上がり及びこの充電電圧の放電の立ち下がりの電位変化を、正弦半波生成回路３が生成する正弦半波を基に制御しているため、この電位変化も正弦半波の上昇周期曲線及び下降周期曲線に沿った変化になるので、電位変化に起因した高調波を減少させることができ、駆動回路に接続されたＥＬ素子１の音鳴きを小さくすることができる。また、充電電圧の立上り電圧は、昇圧回路２のスイッチトランジスタ２１を制御して出力するので無駄な昇圧がなく、高効率化を実現できる。さらに、この立上り電圧における正弦半波の立上り過程早期における低電圧出力時には、リセット後の１回目のスイッチトランジスタ２１のオン時間を通常より短く設定することにより、出力電圧リプルをより一層抑制することができる。
【００３４】
なお、本発明は上述の実施形態に限定されるものではなく、例えば、昇圧回路としては上述した正の昇圧回路２のほか、負の昇圧回路、すなわち降圧回路にも適用可能である。また、クロック発生回路８１で生成するパルス信号の時比率は、互いに異なっていればよいもので、７５％と５０％に限定されるものではなく、昇圧ピーク電圧に合わせて大きい方の時比率を設定すればよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る圧電素子の駆動回路の全体構成を示すブロック図。
【図２】同じく駆動回路の動作を説明するタイミングチャート。
【図３】同じく要部の構成を示す回路図。
【図４】同じく充電電圧における正弦半波の立上り過程早期におけるスイッチング素子のオンオフ動作を説明するタイミングチャート。
【図５】従来技術に係る圧電素子の駆動回路を示す説明図。
【図６】同じく駆動回路の動作を説明するタイミングチャート。
【符号の説明】
【００３６】
１      ＥＬ素子
２      昇圧回路
３      正弦半波生成回路
４      Ｈブリッジ回路
５      正弦半波立上り制御回路
６      正弦半波立下り制御回路
７      ゲートロジック制御回路
８      スイッチング素子制御回路
２１      スイッチング素子
５１      比較回路
８１      クロック発生回路
８２      Ｄ−ＦＦ回路
８３      ＡＮＤ回路
【図１】
2007273895.tif 000003
【図２】
2007273895.tif 000004
【図３】
2007273895.tif 000005
【図４】
2007273895.tif 000006
【図５】
2007273895.tif 000007
【図６】
2007273895.tif 000008