(57)【要約】【課題】  フルブリッジ構成の駆動回路で圧電トランスを駆動して昇圧電圧を得、冷陰極管を点灯させる冷陰極管点灯回路において、冷陰極管の特性ばらつきに起因する管電流の波形の非対称性を補償すること。【解決手段】  第１および第２のハーフブリッジ（１１０，１２０）間で、駆動クロック（Ｐ−ｇａｔｅ１とＰ−ｇａｔｅ２，Ｎ−ｇａｔｅ１とＮ−ｇａｔｅ２）のデューティに意図的に差異を設け、冷陰極管に印加する正弦波の波形に非対称性を積極的に導入する。例えば、駆動クロック（Ｎ−ｇａｔｅ１）をローパスフィルタ１７０によって波形整形し、発振回路９０のデューティ設定端子Ｔ２の直流バイアスに重畳することによって、各ブリッジ（１１０，１２０）の駆動信号のデューティのバランスを意図的に崩す。【選択図】  図１
2007250399.tif 000002
【特許請求の範囲】
【請求項１】
一対の１次電極に印加される交流電圧を昇圧して２次電極から出力し、その昇圧電圧を冷陰極管に印加して点灯させる圧電トランスと、
この圧電トランスの前記一対の１次電極の各々を駆動する一組のハーフブリッジ回路を備えるフルブリッジ構成の駆動回路と、
このフルブリッジ構成の駆動回路を構成する各トランジスタをスイッチングするための駆動信号を生成すると共に、前記駆動信号のデューティを外部から設定するためのデューティ設定端子を備える発振回路と、
前記一組のハーフブリッジ回路間で前記駆動信号のデューティに意図的に差異を設けるためのデューティ調整信号を生成し、そのデューティ調整信号を、前記発振回路の前記デューティ設定端子に与えるデューティ調整回路と、
を有し、
前記デューティ調整信号による前記駆動信号のデューティ調整の結果として、前記ハーフブリッジ回路の各々を異なるオン／オフ期間で動作させ、これによって、前記冷陰極管の管電圧波形または管電流波形の非対称性を補償することを特徴とする冷陰極管点灯回路。
【請求項２】
前記一組のハーフブリッジ回路を備えるフルブリッジ構成の駆動回路は、
入力電源電圧と接地電位との間に直列に接続されると共に、前記圧電トランスの一方の１次電極に印加する電圧を出力する第１の電源側トランジスタおよび第１の接地側トランジスタと、を備える第１のハーフブリッジ回路と、
前記入力電源電位と接地電位との間に直列に接続されると共に、前記圧電トランスの他方の１次電極に印加する電圧を出力する第２の電源側トランジスタおよび第２の接地側トランジスタと、を備える第２のハーフブリッジ回路と、
前記第１の電源側トランジスタと第１の接地側トランジスタとの中点と、前記圧電トランスの前記一方の１次電極との間に介装されたインダクタと、
を有することを特徴とする冷陰極管点灯回路。
【請求項３】
請求項１または請求項２記載の冷陰極管点灯回路であって、
前記発振回路は、
駆動周期に同期した基準クロックおよび三角波を発生する電圧制御発振器と、
前記三角波と前記デューティ設定端子に与えられる前記デューティ調整信号とを比較して、比較結果に応じてパルス幅が調整されたパルスを出力する比較器と、
前記比較器から出力される前記パルスまたはそのパルスに基づいて作成されるパルスを、前記基準クロックに同期して、前記一組のハーフブリッジの各々の駆動のために分離するパルス分離用ゲート回路と、
を有することを特徴とする冷陰極管点灯回路。
【請求項４】
請求項１〜請求項３のいずれか記載の冷陰極管点灯回路であって、
前記発振回路の前記デューティ設定端子には、基本的なデューティを設定するための直流バイアスが印加されると共に、前記デューティ調整回路は、前記駆動周期に同期した交流信号を生成して前記直流バイアスに重畳し、これによって、前記駆動信号のデューティを変化させて、前記一組のハーフブリッジ回路を、互いに異なるオン／オフ期間で動作させることを特徴とする冷陰極管点灯回路。
【請求項５】
請求項４記載の冷陰極管点灯回路であって、
前記デューティ調整回路は、前記発振回路から出力される前記駆動信号のいずれか一つを、ローパスフィルタによって波形整形することによって、前記駆動周期に同期した交流信号を生成することを特徴とする冷陰極管点灯回路。
【請求項６】
請求項１または請求項２記載の冷陰極管点灯回路であって、
前記発振回路には、前記一組のハーフブリッジ回路の各々に対応して第１および第２の前記デューティ設定端子が設けられると共に、前記デューティ調整回路にて第１および第２の直流バイアスを個別に生成し、その第１および第２の直流バイアスを前記第１および第２のデューティ設定端子の各々に個別に印加することによって、前記一組のハーフブリッジ回路を、互いに異なるオン／オフ期間で動作させることを特徴とする冷陰極管点灯回路。
【請求項７】
請求項１〜請求項６のいずれか記載の冷陰極管点灯回路であって、
前記一組のハーフブリッジ回路うちの一方を構成する一つのトランジスタの駆動信号のデューティと、他方のハーフブリッジ回路を構成する、前記一方のハーフブリッジ回路の前記一つのトランジスタに対応するトランジスタの駆動信号のデューティとの差分は、±１％以下とすることを特徴とする冷陰極管点灯回路。
【請求項８】
請求項１〜請求項７のいずれか記載の冷陰極管点灯回路の前記一組のハーフブリッジ回路間の駆動信号のデューティを等しくした上で、上下が対称な正弦波を発生させ、その正弦波にて冷陰極管を駆動して点灯させ、冷陰極管の管電圧波形または管電流波形を観測してその管電圧波形または管電流波形の非対称性を、事前にあるいはリアルタイムで測定する第１のステップと、
前記デューティ調整回路から、前記発振回路の前記デューティ設定端子に前記デューティ調整信号を与え、前記一組のハーフブリッジ回路の各々を駆動する駆動信号のデューティを意図的に変化させ、前記冷陰極管を駆動するための正弦波に上下の非対称性を導入し、これによって、前記第１のステップにて測定された管電圧波形または管電流波形の非対称性を補償する第２のステップと、
を含むことを特徴とする冷陰極管点灯回路の調整方法。
【請求項９】
請求項１〜請求項７のいずれか記載の冷陰極管点灯回路と、この冷陰極管点灯回路により駆動される、バックライト光源としての冷陰極管と、液晶表示装置と、を搭載する液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フルブリッジ構成の駆動回路により圧電トランスの１次電極を駆動し、２次電極から昇圧された電圧を得て、その昇圧された電圧により冷陰極管を点灯させる冷陰極管点灯回路、冷陰極管点灯回路の調整方法および液晶パネルに関する。
【背景技術】
【０００２】
液晶パネルのバックライト光源としては、一般に冷陰極管が使用されている。冷陰極管を点灯する冷陰極管点灯回路としては、圧電トランスを用いて高電圧を発生させる回路がある。
【０００３】
圧電トランスは、１対の１次電極に交流の電圧が印加されると、圧電効果によりそれを昇圧して高電圧を２次電極から出力する。冷陰極管は圧電トランスから高電圧を印加されることにより点灯する。圧電トランスの昇圧比は、駆動信号の周波数に依存し、固有の共振周波数でピークとなる。これに伴い、冷陰極管点灯回路の電力効率も、ほぼこの共振周波数付近でピークとなる。このため、冷陰極管点灯回路では、冷陰極管に流れる管電流をフィードバックして圧電トランスの交流周波数を制御する。
【０００４】
圧電トランスを駆動する圧電トランス駆動回路としては、プッシュプル構成の駆動回路（例えば、特許文献１参照）と、フルブリッジ構成の駆動回路（例えば、特許文献２）が知られている。以下、具体的に説明する。
【０００５】
図１２は、プッシュプル構成の圧電トランス駆動回路の構成の一例（従来例）を示す回路図である。図示されるように、プッシュプル構成の圧電トランス駆動回路は、発振回路４００と、入力電源電圧Ｖ１０と接地電位間に直列に接続されたインダクタ（チョークコイル）Ｌ１およびスイッチングＮＭＯＳトランジスタＴｒ１と、入力電源電圧Ｖ１０と接地電位間に直列に接続されたインダクタ（Ｌ１，Ｌ２）とスイッチングＮＭＯＳトランジスタ（Ｔｒ１，Ｔｒ２：以下、単にトランジスタという）と、一対の１次電極（Ａ，Ｂ）および２次電極（Ｃ）を備える圧電トランス４１０と、冷陰極管４２０と、管電流（ＩＬａｍｐ）の電流値を検出するための電流／電圧変換抵抗Ｒ１０と、整流回路４３０と、整流回路４３０の出力電圧を所定の基準電圧Ｖｒｅｆと比較して、その差に応じた電圧信号（誤差信号）を発振回路４００に向けて出力する誤差増幅器４４０と、を含んで構成されている。
【０００６】
プッシュプル構成の圧電トランス駆動回路の動作を、図１３を適宜、参照しつつ簡単に説明する。なお、図１３は、図１２のプッシュプル構成の圧電トランス駆動回路の動作を説明するための、ゲート駆動信号ならびに圧電トランスの一対の１次電極の各々に印加される電圧の波形図である。
【０００７】
図１２において、発振回路４００から出力されるゲート駆動信号（ｇａｔｅ１，ｇａｔｅ２）のうち、ｇａｔｅ１がハイレベルとなると、トランジスタＴｒ１がオンしてインダクタＬ１に電流が流れ、充電される。次に、ゲート駆動信号（ｇａｔｅ２）がローレベルとなると、トランジスタＴｒ１がオフし、インダクタＬ１に充電されたエネルギーが圧電トランス４１０に放電される。
【０００８】
圧電トランス４１０の１次電極（Ａ）には、トランジスタｔｒ１のドレイン電圧（ｄｒａｉｎ１）が印加される。図１３に示されるように、このドレイン電圧（ｄｒａｉｎ１）は、山状の電圧波形となる。ドレイン電圧（ｄｒａｉｎ１）の波形は、チョークコイルの値（ｌ）と圧電トランスの容量（ｃ）と、駆動周波数（ｆ）とによって変化し、基本的に、共振条件（ｆ＝１／２π√ｌｃ：但し、ｌはチョークコイルの値、ｃは圧電トランスの容量））が満たされるとき、ドレイン電圧（ｄｒａｉｎ１）の波形は半正弦波となる。図１３に示されるとおり、ドレイン電圧（ｄｒａｉｎ２）も同様に、共振条件が満たされるときは、その波形が半正弦波となる。
【０００９】
このような正弦波を圧電トランス４１０の一対の１次電極（Ａ，Ｂ）の双方に加えることによって、圧電トランス４１０には、実質的に正弦波の信号（Ｖｉｎ）が入力されることになる。
【００１０】
次に、フルブリッジ構成の圧電トランス駆動回路の構成について説明する。
図１４はフルブリッジ構成の圧電トランス駆動回路の構成の一例を示す回路図である。フルブリッジ構成の圧電トランス駆動回路は、圧電トランス５１０の一対の１次電極（Ａ，Ｂ）の各々が、入力電源電圧（Ｖ１２またはＶ１３）と接地電位との間に直列に接続された電源側トランジスタ（Ｔｒ１またはＴｒ３）と接地側トランジスタ（Ｔｒ２またはＴｒ４）とからなるハーフブリッジ回路により駆動される点に特徴がある。また、プッシュプル型の駆動回路と異なり、フルブリッジ型の駆動回路は、インダクタＬ１は１個あればよい。このインダクタは、トランジスタＴｒ１，Ｔｒ２の共通接続点と、圧電トランス５１０の１次電極（Ａ）との間に介装（挿入）されている。
【００１１】
一組のハーフブリッジ回路の各々は、ＰＭＯＳトランジスタ（Ｔｒ１，Ｔｒ３：以下単に、トランジスタという）と、ＮＭＯＳトランジスタ（Ｔｒ２，Ｔｒ４：以下、単にトランジスタという）と、を含んで構成される。トランジスタＴｒ１〜Ｔｒ４の各々のゲートは、発振回路５００から出力される４つのゲート駆動信号（ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２）によって駆動される。
【００１２】
フルブリッジ構成の圧電トランスの駆動回路の動作を簡単に説明する。すなわち、４つのゲート駆動信号（ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２）によってハーフブリッジ回路の各々が駆動されることによって、各ハーフブリッジ回路のドレイン端子（ｄｒａｉｎ１，ｄｒａｉｎ２）には、各々、極性が異なる矩形波が発生し、ドレイン端子間（ｄｒａｉｎ１−ｄｒａｉｎ２）には、電源電圧Ｖ１２+Ｖ１３の振幅を持つ矩形波電圧が発生する。ここで、チョークコイルＬ１のインダクタンスと圧電トランス５１０の容量によりローパスフィルタが形成されており、ドレイン端子間に発生した矩形波電圧は、そのローパスフィルタによって正弦波に変換され、圧電トランス５１０の一対の１次電極（Ａ，Ｂ）に印加される（圧電トランス５１０へのＶｉｎの印加）。これによって、圧電トランス５１０が駆動され、２次電極（Ｃ）から昇圧された電圧が出力される。
図１５は、図１４に示される各ハーフブリッジ回路のドレイン端子（ｄｒａｉｎ１，ｄｒａｉｎ２）の電圧波形ならびに圧電トランスの駆動電圧（Ｖｉｎ）の波形の例を示す図である。各ドレイン端子（ｄｒａｉｎ１，ｄｒａｉｎ２）には、極性が異なる矩形波が同時に印加され、これによって、正弦波が発生しているのがわかる。
【００１３】
圧電トランス５１０の一対の１次電極に正弦波が印加されることにより、圧電トランス５１０の２次電極（Ｃ）から昇圧電圧が得られ、この昇圧電圧によって冷陰極管５２０が駆動される。冷陰極管５２０は、液晶パネルのバックライト光源部５１５として機能する
【００１４】
また、抵抗Ｒ１３ならびに整流回路５３０により管電流の平均電圧値（あるいはピーク値）を検出し、誤差増幅器５４０にて誤差を検出し、誤差信号は、発振回路５００の周波数制御端子Ｔ１１に帰還される。
【００１５】
発振回路５００は、周波数制御端子Ｔ１１と、デューティ設定端子Ｔ１２と、４つの出力端子（ゲート駆動信号ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２を出力する端子）を有する。周波数制御端子Ｔ１１は、発振周波数を制御するための制御電圧（誤差増幅器からの誤差信号）が入力される端子である。また、デューティ設定端子Ｔ１２は、発振周波数はそのままで、圧電トランスに印加される電圧（Ｖｉｎ）の大きさを増減させるために設けられている。
【００１６】
すなわち、デューティ設定端子Ｔ１２に与える電圧を調整することにより、発振回路５００から出力される４つのゲート駆動信号（ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２）に関して、デューティ（ハイ／ローの期間、あるいはその期間の比）を微調整することができる。図１６では、電圧Ｖ１１を、抵抗Ｒ１１，Ｒ１２で分圧して得られる電圧が、デューティ設定端子Ｔ１２に印加される。
【００１７】
図１６は、図１４の発振回路５００の内部の回路構成の一例を示す図である。図１６では、理解を容易とするために、各部の主要な信号波形を図中に併記してある。
【００１８】
発振回路５００は、その内部に、電圧制御発振器５０２と、電圧比較器５０３と、ゲート回路５０４，５０５と、タイミング調整回路５０６，５０７と、を有する。電圧制御発振器５０２は、周波数制御端子Ｔ１１に印加される電圧信号によって発振周波数が制御される電圧制御発振器（ＶＣＯ）であり、２つの出力端子（Ｔａ，Ｔｂ）をもつ。一方の出力端子Ｔａからは、駆動周波数の基準クロック（例えば、三角波を発生させるためのコンデンサの充放電を切り替えるために使用されるクロックである）が出力され、他方の出力端子Ｔｂからは、基準クロックに同期した三角波が出力される。
【００１９】
また、電圧比較器５０３は、ＶＣＯの出力端子Ｔｂから出力される三角波と、デューティ設定端子Ｔ１２から入力されるデューティ設定用の直流電圧とを比較して、その比較結果を示す信号を出力する。デューティ設定用の直流電圧のレベルが変化すると、電圧の比較結果を示すパルスの幅が変化する。したがって、電圧比較器５０３は出力されるパルスのパルス幅を調整するための回路として機能する。
【００２０】
ゲート回路５０４，５０５は、電圧比較器５０３から出力されるパルスを、２つのタイミング調整回路５０６，５０７に分配する働きをする。すなわち、ゲート回路５０４は、ＶＣＯ５０２の出力端子Ｔａから出力される基準クロックがハイレベルの期間において、電圧比較器５０３からのパルスを通過させ、ゲート回路５０５は、ＶＣＯ５０２の出力端子Ｔａから出力される基準クロックがローレベルのときに、電圧比較器５０３からのパルスを通過させる。タイミング調整回路５０６，５０７は、必要に応じて、入力されるパルスのタイミング調整を行う。このタイミング調整を行うことによって、例えば、ハーフブリッジ回路を構成する、電源電圧間に直列に接続されるトランジスタの同時オンを防止し、貫通電流（インラッシュカレント）を防止することができる。
【００２１】
図１７は、図１６に示される発振回路における主要な信号の波形およびタイミングを示す図である。図示されるように、三角波とデューティ設定端子Ｔ１２に印加される直流電圧との比較によってパルスが生成され、そのパルス幅（ハイレベルの期間）は、直流電圧のレベルが上昇すれば短くなり、直流電圧のレベルが低下すれば長くなる。
【００２２】
ゲート回路５０４，５０５によって、比較結果を示すクロック（パルス）を時分割で分配することによって、４つのゲート駆動信号（ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２）が生成される。図１７では、各ゲート駆動信号について、特別なタイミング調整を行わない場合の波形を示している。
【００２３】
この結果、図示されるように、各ハーフブリッジ回路の各ドレイン端子（ｄｒａｉｎ１，ｄｒａｉｎ２）には各々、電源電圧Ｖ１２，Ｖ１３を振幅とする矩形波電圧が発生し、この矩形波電圧がチョークコイルを介することで、圧電トランス５１０には、図１７の最下段に示されるような、実質的に正弦波とみなすことができる入力電圧Ｖｉｎが入力されることになる。
【００２４】
次に、プッシュプル構成の圧電トランス駆動回路と、フルブリッジ構成の圧電トランス駆動回路についての、駆動信号波形の上下の対称性について考察する。冷陰極管に流れる管電流の波形（管電流波形）は、上下対称であることが望ましく、上下の波高値に差が生じて非対称になると、冷陰極管にダメージを与える（具体的には、冷陰極管の短寿命化を招いたり、ダークスポットが発生したりする）恐れが生じる。プッシュプル構成の圧電トランス駆動回路は、特に、インダクタ（チョークコイル）を２個使用するため、そのインダクタの特性ばらつきに起因して、圧電トランスの駆動電圧の上下の波形に非対称性が生じる場合があり、昇圧電圧にも、その非対称性の影響が及ぶ場合がある。
【００２５】
これに対し、フルブリッジ構成の圧電トランス駆動回路は、プッシュプル構成の圧電トランス駆動回路に比べて電力効率が高く、かつ、インダクタ（チョークコイル）が一つでよいため、インダクタの特性ばらつきが問題とならず、圧電トランスの駆動電圧の波形の上下の対称性を高精度に確保することが可能である。
【００２６】
なお、冷陰極管の管電流の非対称性は、電流波形のプラス側の波高値のピーク値と、マイナス側の波高値のピーク値との差分を、管電流の実効値で除算した値（％）を指標として示すことができる。
【特許文献１】特開２００４−３９３３６号公報
【特許文献２】特開２００５−２６９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上記のとおり、冷陰極管に流れる管電流の波形（管電流波形）は、上下対称であることが望ましく、したがって、圧電トランス駆動回路の駆動電圧波形も同様に、上下対称であることが望ましく、そして、フルブリッジ回路は、駆動電圧波形の上下の対称性を高精度に確保することができる駆動回路として利用されている。
【００２８】
ところが、本発明の発明者の検討によると、液晶パネルの種類によっては、バックライト光源としての冷陰極管の管電流の上下の波形の非対称性が、かなり偏って生じる傾向がみられる場合があることがわかった。この場合の冷陰極管の管電流の非対称性は、液晶パネル側の種々の要因に起因して生じる。すなわち、バックライト光源の取り付け方や、使用される冷陰極管の特性のばらつき傾向等に起因して生じるものであり、圧電トランス駆動回路の駆動波形の非対称性とは何ら関係がない。例えば、液晶パネル全体の特性、例えば、反射板（リフレクタ）との間で形成される寄生容量が冷陰極管の管電圧または管電流の対称性に影響を及ぼすことがあり、このような液晶パネル固有の特性に起因して生じる管電圧や管電流の非対称性は、冷陰極管の特性とはまったく無関係に生じる。
【００２９】
したがって、圧電トランス駆動回路が高精度に対称性を確保した駆動電圧にて圧電トランスを駆動し、仮に理想的な昇圧電圧を得たとしても、負荷としての冷陰極管の側の特性に起因して対称性が崩されるのでは、結局のところ、冷陰極管の管電流の対称性を保てないことになる。すなわち、冷陰極管点灯回路の特性と液晶パネルの特性とが不整合であるがゆえに、管電圧または管電流の非対称性が生じる、ということである。従来、このような観点からの管電圧または管電流の非対称性の考察は、まったくなされていない。
【００３０】
上記のとおり、プッシュプル構成の駆動回路と異なり、フルブリッジ構成の駆動回路は、駆動電圧の対称性が高精度に保たれている。非対称性が生じる要因を強いて挙げるとすれば、ＭＯＳＦＥＴのオン／オフの遅延ばらつきが考えられるが、プッシュプル型の駆動回路におけるインダクタのばらつきに比べれば、そのばらつきの程度は非常に小さい。つまり、逆の見方をすれば、フルブリッジ構成の圧電トランスの駆動回路では、例えば、インダクタ（チョークコイル）の定数等を調整して、非対称性を改善するといったことはできない。
【００３１】
このように、液晶パネル側の特性に起因して冷陰極管の管電圧や管電流の対称性が悪化する場合に、冗長度の少ないフルブリッジ構成の圧電トランス駆動回路を使用した冷陰極管点灯回路では、有効な対策を立てることがむずかしい。つまり、特別な専用の回路構成を付加するようなことになると、回路の大型化、消費電力の増大、コスト上昇等を招くことになる。
【００３２】
本発明は、このような考察に基づいてなされたものであり、フルブリッジ構成の圧電トランス駆動回路を使用した冷陰極管点灯回路を使用し、かつ、冷陰極管の側の特性に起因して管電流の対称性が悪化する場合において、簡易な構成で、非対称性を改善し得る冷陰極管点灯回路ならびに冷陰極管点灯回路の調整方法を提供することを目的とする。
【課題を解決するための手段】
【００３３】
（１）本発明の冷陰極管点灯回路は、一対の１次電極に印加される交流電圧を昇圧して２次電極から出力し、その昇圧電圧を冷陰極管に印加して点灯させる圧電トランスと、この圧電トランスの前記一対の１次電極の各々を駆動する一組のハーフブリッジ回路を備えるフルブリッジ構成の駆動回路と、このフルブリッジ構成の駆動回路を構成する各トランジスタをスイッチングするための駆動信号を生成すると共に、前記駆動信号のデューティを外部から設定するためのデューティ設定端子を備える発振回路と、前記一組のハーフブリッジ回路間で前記駆動信号のデューティに意図的に差異を設けるためのデューティ調整信号を生成し、そのデューティ調整信号を、前記発振回路の前記デューティ設定端子に与えるデューティ調整回路と、を有し、前記デューティ調整信号による前記駆動信号のデューティ調整の結果として、前記フルブリッジを構成する各ハーフブリッジを異なるオン／オフ期間で動作させ、これによって、前記冷陰極管の管電圧波形または管電流波形の非対称性を補償することを特徴とする。
【００３４】
発振回路に備わっているデューティ設定端子（既存の端子）に着目し、このデューティ設定端子に、デューティ調整回路（本発明の新規な構成）から発生するデューティ調整信号を入力し、一組のハーフブリッジ回路間で意図的に駆動のバランスを崩して駆動波形に非対称性を積極的に導入し、これによって、液晶パネル側の管電圧または管電流波形の非対称性を相殺するものである。この構成によって、完成度が高いフルブリッジ構成の駆動回路において、駆動波形の特性を微調整するための余裕（一種の冗長性）を生じさせることができる。また、この構成は、発振回路の既存の端子を活用しており、かつ、デューティ調整回路としては、例えば、発振回路から出力される駆動信号のうちの一つを波形整形するローパスフィルタを使用することができ（あるいは、デューティ設定端子をもう一つ新設して、２つのハーフブリッジ回路のデューティを個別に管理する構成でもよく）、最小限の回路要素の追加ですむため、回路の複雑化、高コスト化、消費電流の増大の心配がなく、実現が容易である。本発明によって、液晶パネル側の事情で生じる管電圧や管電流のアンバランスを、冷陰極管点灯回路側で吸収し、両者の特性を整合させることが可能となる 。
【００３５】
（２）本発明の冷陰極管点灯回路の一態様は、前記一組のハーフブリッジ回路を備えるフルブリッジ構成の駆動回路は、入力電源電圧と接地電位との間に直列に接続されると共に、前記圧電トランスの一方の１次電極に印加する電圧を出力する第１の電源側トランジスタおよび第１の接地側トランジスタと、を備える第１のハーフブリッジ回路と、前記入力電源電位と接地電位との間に直列に接続されると共に、前記圧電トランスの他方の１次電極に印加する電圧を出力する第２の電源側トランジスタおよび第２の接地側トランジスタと、を備える第２のハーフブリッジ回路と、前記第１の電源側トランジスタと第１の接地側トランジスタとの中点と、前記圧電トランスの前記一方の１次電極との間に介装されたインダクタと、を有することを特徴とする。
【００３６】
フルブリッジ構成の駆動回路は、圧電トランスの一対の１次電極の各々を、電源電圧間に直列に接続されたトランジスタによって駆動する点に特徴があり、回路的なバランスがよく、そのバランスを意図的に崩すことは困難であるが、本発明によれば、完成度が高いフルブリッジ構成の駆動回路において、駆動波形の特性を微調整するための余裕を容易に生じさせることができる。
【００３７】
（３）本発明の冷陰極管点灯回路の他の態様は、前記発振回路は、駆動周期に同期した基準クロックおよび三角波を発生する電圧制御発振器と、前記三角波と前記デューティ設定端子に与えられる前記デューティ調整信号とを比較して、比較結果に応じてパルス幅が調整されたパルスを出力する比較器と、前記比較器から出力される前記パルスまたはそのパルスに基づいて作成されるパルスを、前記基準クロックに同期して、前記一組のハーフブリッジの各々の駆動のために分離するパルス分離用ゲート回路と、を有することを特徴とする。
【００３８】
デューティ設定端子から入力される電圧と、駆動周波数の三角波との電圧比較によって、パルス幅が調整され、かつ駆動周期に同期したパルスを生成すると共に、そのパルスを、駆動周期に同期した基準クロックを用いて交互に分配して、一組のハーフブリッジ回路の各々を駆動するための駆動パルス（駆動信号）を生成する構成を採用し、これによって、発振回路から出力され各駆動信号のデューティを調整可能としたものである。
【００３９】
（４）本発明の冷陰極管点灯回路の他の態様は、前記発振回路の前記デューティ設定端子には、基本的なデューティを設定するための直流バイアスが印加されると共に、前記デューティ調整回路は、前記駆動周期に同期した交流信号を生成して前記直流バイアスに重畳し、これによって、前記駆動信号のデューティを変化させて、前記一組のハーフブリッジ回路を、互いに異なるオン／オフ期間で動作させることを特徴とする。
【００４０】
デューティ調整回路から、駆動周期に同期した交流信号を生成し、この交流信号を、発振回路のデューティ設定端子に入力して、駆動信号のデューティを意図的に変化させるものである。
【００４１】
（５）本発明の冷陰極管点灯回路の他の態様は、前記デューティ調整回路は、前記発振回路から出力される前記駆動信号のいずれか一つを、ローパスフィルタによって波形整形することによって、前記駆動周期に同期した交流信号を生成することを特徴とする。
【００４２】
発振回路から出力される複数の駆動信号（パルス信号）のうちの一つを取り出して、ローパスフィルタでフィルタリングすることによって、駆動周期に同期した交流信号（緩やかな傾斜をもつ三角波）を生成するものである。この構成によって、デューティ調整信号としての、駆動周期に同期した交流信号を容易に（簡易な構成でもって）生成することができる。また、４つの駆動信号の内のどの信号をローパスフィルタに入力させるかを選択すること、あるいは、ローパスフィルタの時定数を調整すること、によって、一組のハーフブリッジ間のアンバランスの程度を調整することができる。
【００４３】
（６）本発明の冷陰極管点灯回路の他の態様は、前記発振回路には、前記一組のハーフブリッジ回路の各々に対応して第１および第２の前記デューティ設定端子が設けられると共に、前記デューティ調整回路にて第１および第２の直流バイアスを個別に生成し、その第１および第２の直流バイアスを前記第１および第２のデューティ設定端子の各々に個別に印加することによって、前記一組のハーフブリッジ回路を、互いに異なるオン／オフ期間で動作させることを特徴とする。
【００４４】
発振回路に２つのデューティ設定端子を設け、それらのデューティ設定端子の各々に、デューティ調整信号としての直流バイアスを個別に与えて、一組のハーフブリッジ回路間のバランスを意図的に崩し、冷陰極管側の特性に起因する管電流波形の非対称性を補償するようにしたものである。
【００４５】
（７）本発明の冷陰極管点灯回路の他の態様は、前記一組のハーフブリッジ回路うちの一方を構成する一つのトランジスタの駆動信号のデューティと、他方のハーフブリッジ回路を構成する、前記一方のハーフブリッジ回路の前記一つのトランジスタに対応するトランジスタの駆動信号のデューティとの差分は、±１％以下とすることを特徴とする。
【００４６】
冷陰極管の特性に起因して管電流の非対称性が悪化するといっても、その程度は、最大でも±１０％程度である。つまり、±１０％程度の非対称性の変動を吸収できる程度に、一組のハーフブリッジ間で、駆動信号のデューティをアンバランス化できればよいことになる。本発明の発明者のシミュレーション結果によれば、所定条件の下では、駆動信号のデューティの差分は、例えば±１％もあれば十分なことが判明しており、そのことを明らかとしたものである。
【００４７】
（８）本発明の冷陰極管点灯回路の調整方法は、前記一組のハーフブリッジ回路間の駆動信号のデューティを等しくした上で、上下が対称な正弦波を発生させ、その正弦波にて冷陰極管を駆動して点灯させ、冷陰極管の管電圧波形または管電流波形を観測してその管電圧波形または管電流波形の非対称性を、事前にあるいはリアルタイムで測定する第１のステップと、前記デューティ調整回路から、前記発振回路の前記デューティ設定端子に前記デューティ調整信号を与え、前記一組のハーフブリッジ回路の各々を駆動する駆動信号のデューティを意図的に変化させ、前記冷陰極管を駆動するための正弦波に上下の非対称性を導入し、これによって、前記第１のステップにて測定された管電圧波形または管電流波形の非対称性を補償する第２のステップと、を含むことを特徴とする。
【００４８】
液晶パネル等に組み込まれた状態の冷陰極管を実際に駆動し、管電流の上下の波形の非対称性の程度を（事前に、あるいは、リアルタイムで）測定した上で、その実際の管電流波形の上下の非対称性を補償するように、発振回路のデューティ調整端子を活用して駆動信号のデューティ調整を行い、一組のハーフブリッジ回路間で、必要最小度の範囲でバランスを意図的に崩し、管電流の非対称性を改善するものである。本発明によって、完成度が高いフルブリッジ構成の駆動回路において、駆動波形の特性を微調整するための余裕（一種の冗長性）を容易に生じさせることができ、実際に使用される冷陰極管との整合性を確保しやすくなる。
【００４９】
（９）本発明の液晶パネルは、請求項１〜請求項７のいずれか記載の冷陰極管点灯回路と、この冷陰極管点灯回路により駆動される、バックライト光源としての冷陰極管と、液晶表示装置と、を搭載することを特徴とする。
【００５０】
本発明の冷陰極管点灯回路と、この冷陰極管点灯回路によって駆動されて点灯する冷陰極管と、を搭載した液晶パネルは、管電流の非対称性が改善されているため、冷陰極管の長寿命化、ダークスポットの低減といった効果を得ることができる。
【発明の効果】
【００５１】
本発明によれば、発振回路のデューティ設定端子に、デューティ調整回路から発生するデューティ調整信号を入力し、一組のハーフブリッジ回路間で意図的に駆動のバランスを崩すことによって、冷陰極管側（液晶パネル側）の管電流波形の非対称性を相殺（補償）することができる。
【００５２】
また、本発明によって、完成度が高いフルブリッジ構成の駆動回路において、駆動波形の特性を微調整するための余裕（一種の冗長性）を容易に生じさせることができ、実際に使用される冷陰極管との整合性を確保しやすくなる。
【００５３】
また、本発明の冷陰極管点灯回路の構成は、発振回路に備わる既存の端子を活用しており、かつ、デューティ調整回路として簡単な構成のローパスフィルタを使用したり、あるいは、デューティ設定端子をもう一つ新設して、２つのハーフブリッジ回路のデューティを個別に管理したりすることによって、駆動信号のデューティを容易に変化させることができ、最小限の回路要素の追加ですむため、回路の複雑化、高コスト化、消費電流の増大の心配がなく、実現が容易である。
【００５４】
また、本発明の冷陰極管点灯回路と、この冷陰極管点灯回路によって駆動されて点灯する冷陰極管と、を搭載した本発明の液晶パネルは、管電流の非対称性が改善されているため、冷陰極管の長寿命化、ダークスポットの低減といった効果を得ることができる。
【００５５】
本発明によって、液晶パネル側の事情で生じる管電圧や管電流のアンバランスを、冷陰極管点灯回路側で吸収し、両者の特性を整合(マッチング)させることが可能となる。したがって、液晶パネル全体の特性、例えば、反射板（リフレクタ）との間で形成される寄生容量が冷陰極管の管電圧または管電流の非対称性を生じさせる場合でも、冷陰極管の点灯回路の特性の調整によってその非対称性を吸収できるようになり、したがって、液晶パネルの製造メーカに負担をかけることもなくなる。
【発明を実施するための最良の形態】
【００５６】
次に、本発明の実施形態について、図面を参照しながら説明する。
（第１の実施形態）
図１は、本発明の冷陰極管点灯回路の構成の一例（ローパスフィルタによりデューティ調整信号を生成する例）を示す図である。なお、図１の冷陰極管点灯回路、ならびに負荷としての冷陰極管は、液晶パネル（不図示）に搭載されているものとし、冷陰極管は液晶ディスプレイのバックライト光源１３５として機能するものとする。
【００５７】
図示されるように、冷陰極管点灯回路は、発振回路９０（周波数設定端子Ｔ１と、デューティ設定端子Ｔ２と、４つの駆動信号出力端子Ｔ５〜Ｔ８と、を備える）と、フルブリッジ構成の圧電トランス駆動回路（一組のハーフブリッジ回路１１０，１２０と、インダクタ（チョークコイル）Ｌ１と、を含んで構成される）と、圧電トランス１３０（一対の１次電極Ａ，Ｂと２次電極Ｃと備える）と、冷陰極管１４０と、管電流（ＩＬａｍｐ）を検出するための抵抗（管電流検出抵抗）Ｒ３と、整流回路（検波回路）１５０と、非反転端子に基準電圧Ｖｒｅｆが入力され、反転端子に整流回路１５０からの整流出力が入力される誤差増幅器（誤差アンプ）１６０と、デューティ調整回路として機能するローパスフィルタ１７０（抵抗Ｒ４と、容量Ｃ１とで構成される）と、電圧Ｖ１を抵抗分圧して、分圧電圧をデューティ設定端子Ｔ２に印加する分圧回路（直列接続された抵抗Ｒ１，Ｒ２で構成される）と、を有する。
【００５８】
フルブリッジ構成の圧電駆動回路では、圧電トランス１３０の一対の１次電極（Ａ，Ｂ）の各々が、入力電源電圧（Ｖ２またはＶ３）と接地電位との間に直列に接続された電源側トランジスタ（Ｔｒ１またはＴｒ３）と接地側トランジスタ（Ｔｒ２またはＴｒ４）とからなるハーフブリッジ回路により駆動される。また、プッシュプル型の駆動回路と異なり、フルブリッジ型の駆動回路は、インダクタ（チョークコイル）Ｌ１は１個あればよく、このインダクタＬ１は、トランジスタＴｒ１，Ｔｒ２の共通接続点と、圧電トランス１３０の１次電極（Ａ）との間に介装（挿入）されている。
【００５９】
一組のハーフブリッジ回路の各々は、ＰＭＯＳトランジスタ（Ｔｒ１，Ｔｒ３：以下単に、トランジスタという）と、ＮＭＯＳトランジスタ（Ｔｒ２，Ｔｒ４：以下、単にトランジスタという）と、を含んで構成される。トランジスタＴｒ１〜Ｔｒ４の各々のゲートは、発振回路９０ら出力される４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）によって駆動される。
【００６０】
４つのゲート駆動信号（ｐ−ｇａｔｅ１，ｎ−ｇａｔｅ１，ｐ−ｇａｔｅ２，ｎ−ｇａｔｅ２）によってハーフブリッジ回路の各々が駆動されることによって、各ハーフブリッジ回路のドレイン端子（ｄｒａｉｎ１，ｄｒａｉｎ２）には、各々、極性が異なる矩形波が発生し、ドレイン端子間（ｄｒａｉｎ１−ｄｒａｉｎ２）には、電源電圧Ｖ２+Ｖ３の振幅を持つ矩形波電圧が発生する。ここで、チョークコイルＬ１のインダクタンスと圧電トランス１３０の容量によりローパスフィルタが形成されており、ドレイン端子間に発生した矩形波電圧は、そのローパスフィルタによって正弦波に変換され、圧電トランス１３０の一対の１次電極（Ａ，Ｂ）に印加される（圧電トランス５１０へのＶｉｎの印加）。これによって、圧電トランス１３０が駆動され、２次電極（Ｃ）から昇圧された電圧が出力される。
【００６１】
この昇圧電圧によって冷陰極管１４０が駆動される。冷陰極管１４０は、液晶パネルのバックライト光源部１３５として機能する。
【００６２】
また、抵抗Ｒ３ならびに整流回路１５０により管電流の平均電圧値（あるいはピーク値）が検出され、誤差増幅器（誤差アンプ）１６０にて基準電圧Ｖｒｅｆとの誤差を検出し、誤差信号は、発振回路９０の周波数制御端子Ｔ１に帰還される。
【００６３】
発振回路９０は、周波数制御端子Ｔ１と、デューティ設定端子Ｔ２と、４つの出力端子Ｔ５〜Ｔ８（ゲート駆動信号Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２を出力する端子）を有する。
【００６４】
周波数制御端子Ｔ１は、発振周波数を制御するための制御電圧（誤差増幅器１６０からの誤差信号）が入力される端子である。また、デューティ設定端子Ｔ２は、発振周波数はそのままで、圧電トランスに印加される電圧（Ｖｉｎ）の大きさを増減させるために設けられている。
【００６５】
すなわち、デューティ設定端子Ｔ２に与える電圧を調整することにより、発振回路９０から出力される４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）に関して、デューティ（ハイ／ローの期間、あるいはその期間の比）を微調整することができる。
【００６６】
図１では、電圧Ｖ１を、抵抗Ｒ１，Ｒ２で分圧して得られる直流電圧（ＳＢ）が、デューティ設定端子Ｔ２に印加されると共に、デューティ調整回路として機能するローパスフィルタ１７０から出力される、駆動周期に同期した交流信号（ＳＡ）が、直流電圧（ＳＢ）に重畳される。
【００６７】
ローパスフィルタ１７０には、発振回路９０の出力端子Ｔ６から出力される駆動信号（ゲート駆動信号）Ｎ−ｇａｔｅ１が入力され、その結果、緩やかな傾斜をもって変化する駆動周期に同期した交流信号（三角波ＳＡ）を容易に作成することがきる。
【００６８】
この交流信号（ＳＡ）を発振回路９０のデューティ設定端子Ｔ２に重畳することによって、一組のハーフブリッジ回路１１０，１２０間で、駆動信号のデューティに差が生じ、これによって、圧電トランス１３０に供給される正弦波の上下（プラス側，マイナス側）の対称性を意図的に崩すことができる。そして、意図的に導入された駆動波形の非対称性が、冷陰極管１４０側の特性に起因して生じる管電流の非対称性に対して逆特性となっていれば、駆動波形の非対称性によって、冷陰極管の管電流の非対称性を打ち消すことができ、これによって、管電流の波形の上下の十分な対称性を担保することができる。
【００６９】
圧電トランス１３０に供給される正弦波の上下の対称性を崩す方向（非対称性の極性：すなわち、プラス側の波高値を高くするかマイナス側の波高値を高くするか、ということ）は、ローパスフィルタ１７０の入力として、どの駆動信号を選ぶか（例えば、Ｎ−ｇａｔｅ１，Ｎ−ｇａｔｅ２のどちらを選ぶか）によって選択することができ、正弦波の非対称性の程度は、ローパスフィルタ１７０の時定数を変化させることによって調整することができる（この点は、後述する）。
【００７０】
図２は、図１の発振回路の内部の回路構成の一例を示す図である。図２では、理解を容易とするために、各部の主要な信号波形を図中に併記してある。
【００７１】
発振回路９０は、その内部に、電圧制御発振器１０２と、電圧比較器１０３と、ゲート回路１０４，１０５と、タイミング調整回路１０６，１０７と、を有する。電圧制御発振器１０２は、周波数制御端子Ｔ１に印加される電圧信号によって発振周波数が制御される電圧制御発振器（ＶＣＯ）であり、２つの出力端子（Ｔａ，Ｔｂ）をもつ。
【００７２】
一方の出力端子Ｔａからは、駆動周波数の基準クロック（例えば、三角波を発生させるためのコンデンサの充放電を切り替えるために使用されるクロックである）が出力され、他方の出力端子Ｔｂからは、基準クロックに同期した三角波（Ｑ１）が出力される。
【００７３】
また、電圧比較器１０３は、電圧制御発振器（ＶＣＯ）１０２の出力端子Ｔｂから出力される三角波（Ｑ１）と、デューティ設定端子Ｔ２から入力される交流信号（ＳＡ：直流バイアスＳＢを基準として駆動周期に同期して電圧が変化する）の各電圧の大小を比較し、その比較結果を示す信号を出力する。
【００７４】
ここで、三角波Ｑ１と、交流信号（緩やかな傾斜をもつ三角波）ＳＡの山と山が重なる期間では、比較結果を示すパルスのパルス幅は短くなる傾向を示し、その逆に、三角波Ｑ１の山と交流信号ＳＡの谷が重なる期間では、比較結果を示すパルスのパルス幅は長くなる傾向を示す。この比較結果を示すパルスは、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）の作成の基礎となる信号であるため、上記のようにパルス幅に変化が生じると、そのパルス幅の変化がそのまま、上側のハーフブリッジ回路１１０の駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）と、下側のハーフブリッジ回路１２０の駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のデューティの差になって現れる。したがって、圧電トランス１３０の一対の１次電極（Ａ，Ｂ）に印加される正弦波の波高値に差が生じて、正弦波の上下の対称性が意図的に崩されることになる。
【００７５】
ゲート回路１０４，１０５は、電圧比較器１０３から出力されるパルスを、２つのタイミング調整回路１０６，１０７に分配する働きをする。すなわち、ゲート回路１０４は、電圧制御発振器（ＶＣＯ）１０２の出力端子Ｔａから出力される基準クロックがハイレベルの期間において、電圧比較器１０３からのパルスを通過させ、ゲート回路１０５は、電圧制御発振器（ＶＣＯ）１０２の出力端子Ｔａから出力される基準クロックがローレベルのときに、電圧比較器１０３からのパルスを通過させる。タイミング調整回路１０６，１０７は、必要に応じて、入力されるパルスのタイミング調整を行う。このタイミング調整を行うことによって、例えば、ハーフブリッジ回路を構成する、電源電圧間に直列に接続されるトランジスタ（Ｔｒ１とＴｒ２、Ｔｒ３とＴｒ４）の同時オンを防止し、貫通電流（インラッシュカレント）を防止することができる。
【００７６】
図３は、図２に示される発振回路における主要な信号の波形およびタイミングの一例（トランジスタの同時オンを防止するためのタイミング調整を行わない例）を示す図である。
【００７７】
図示されるように、電圧制御発振器１０２から出力される三角波と、デューティ設定端子Ｔ２に印加される、駆動周期に同期した交流信号（緩やかな傾斜の三角波とみることができる）との比較によってパルスが生成される。先に説明したように、三角波と交流信号の山と山が重なる期間（ｔ２〜ｔ３，ｔ７〜ｔ８）では、比較結果を示すパルスのパルス幅は短くなる傾向を示し、その逆に、三角波の山と交流信号の谷が重なる期間（ｔ５〜ｔ６，ｔ９〜ｔ１０）では、比較結果を示すパルスのパルス幅は長くなる傾向を示す。この結果、電圧比較結果を示すパルスの幅は、短、長、短、長・・・を繰り返すことになる。
【００７８】
そして、ゲート回路１０４，１０５によって、比較結果を示すパルスを時分割で交互に分配することによって、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）が生成される。図１３では、各ゲート駆動信号について、特別なタイミング調整を行わない場合の波形を示している。
【００７９】
ここで、Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１のハイレベルの期間の幅（パルス幅）に比べて、Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２のハイレベルの期間の幅（パルス幅）が長くなっているのは明らかであり、これによって、上側のハーフブリッジ回路１１０の駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）と、下側のハーフブリッジ回路１２０の駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のデューティに差が生じ、結果的に、圧電トランス１３０に印加される正弦波の上下の波高値に差が生じることになる。
【００８０】
圧電トランス１３０の１次電極（Ａ，Ｂ）には、図示されるような、ｄｒａｉｎ１，ｄｒａｉｎ２の各電圧が印加される。したがって、圧電トランス１３０には、図３の最下段に示されるような、実質的に正弦波とみなすことができる入力電圧Ｖｉｎが入力されることになる。
【００８１】
図４は、図２に示される発振回路における主要な信号の波形およびタイミングの一例（トランジスタの同時オンを防止するためのタイミング調整を行う例）を示す図である。
【００８２】
図４に示す信号波形は、基本的には、図３に示される信号波形と同じであるが、図４の場合、電源電圧間に直列に接続されているトランジスタＴｒ１とＴｒ２と、Ｔｒ３とＴｒ４の同時オンを防止するために、ハーフブリッジ回路１１０の駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）ならびに、ハーフブリッジ回路１２０の駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）に関して、立ち上がり，立ち下りに意図的にタイミング差（ｄ１）を設けている。このようなタイミング調整は、図２のタイミング調整回路１０６，１０７の動作により実現することが可能である。
【００８３】
具体的には、電圧比較器１０３の比較結果を示すパルスをｄ１だけ遅延させ、遅延前のパルスと、遅延後のパルスのアンドをとって、Ｎ−ｇａｔｅ１，Ｎ−ｇａｔｅ２を生成し、遅延前のパルスと遅延後のパルスのオアをとることによって、Ｐ−ｇａｔｅ１，Ｐ−ｇａｔｅ２を生成する、という処理（この処理と等価な処理）を実施することによって、Ｐ−ｇａｔｅ１とＮ−ｇａｔｅ１の立ち上がりと立ち下りに関して、あるいは、Ｐ−ｇａｔｅ２とＮ−ｇａｔｅ２の立ち上がりと立ち下りに関して、ｄ１のタイミング差を設けることができ、これによって、トランジスタＴｒ１とＴｒ２、あるいは、Ｔｒ３とＴｒ４の同時オンが確実に防止され、貫通電流による接地電位の揺れによる悪影響を回避することができる。
【００８４】
次に、図１の冷陰極管点灯回路における駆動信号のデューティの非対称性のシミュレーション結果について説明する。
【００８５】
図５は、図１の冷陰極管点灯回路における駆動信号のデューティの非対称性のシミュレーション結果（のデータ）を示す図であり、（ａ）は、駆動信号Ｎ−ｇａｔｅ１をローパスフィルタの入力としかつ、ローパスフィルタの抵抗値を５段階に変化させた場合のデューティ差と非対称性を対比して示す図であり、（ｂ）は、駆動信号Ｎ−ｇａｔｅ２をローパスフィルタの入力としかつ、ローパスフィルタの抵抗値を５段階に変化させた場合のデューティ差と非対称性を対比して示す図である。
【００８６】
また、図５におけるデューティ差は、駆動信号Ｐ−ｇａｔｅ１のデューティ（％：ハイレベル期間／駆動信号の１周期）と、駆動信号Ｐ−ｇａｔｅ２のデューティ（％：ハイレベル期間／駆動信号の１周期）の差分である。また、そのデューティ差に対応した非対称性（％）は、管電流を測定し、その管電流の上下の波高値のピーク値の差を電流の実効値で除算して求めた。
【００８７】
図５（ａ）に示すように、駆動信号Ｎ−ｇａｔｅ１をローパスフィルタの入力とした場合、ローパスフィルタ１７０の抵抗Ｒ４（図１参照）の抵抗値を、８２０ｋΩ，５１０ｋΩ，３９０ｋΩ，２００ｋΩ，１２０ｋΩと５段階に変化させると、駆動信号Ｐ−ｇａｔｅ１と駆動信号Ｐ−ｇａｔｅ２のデューティ差は、−０．６％，−０．８％，−１．０％，−２．０％，−３．７％と変化し、これに伴い、管電流の波形の上下の非対称性は、−８％，−１０％，−１３％，−２０％，−２５％と順次、拡大していく。
【００８８】
一方、図５（ｂ）に示すように、駆動信号Ｎ−ｇａｔｅ２をローパスフィルタ１７０の入力とした場合、ローパスフィルタ１７０の抵抗Ｒ４（図１参照）の抵抗値を、８２０ｋ，５１０ｋ，３９０ｋ，２００ｋ，１２０ｋと５段階に変化させると、駆動信号Ｐ−ｇａｔｅ１と駆動信号Ｐ−ｇａｔｅ２のデューティ差は、＋０．３％，＋０．５％，＋０．７％，＋１．９％，＋３．６％と変化し、これに伴い、管電流の波形の上下の非対称性は、＋６％，＋９％，＋１３％，＋２２％，＋５１％と順次、拡大していく。
【００８９】
図５（ａ），（ｂ）から明らかなように、デューティ調整回路（ローパスフィルタ１７０）から出力されるデューティ調整信号（駆動周期に同期した交流信号）の生成の基礎として、Ｎ−ｇａｔｅ１を用いるかＮ−ｇａｔｅ２を用いるか（あるいは、Ｐ−ｇａｔｅ１を用いるかＰ−ｇａｔｅ２を用いるか）を選択することによって、管電流の上下の非対称性の極性（プラスかマイナスか）を切り替えることができ、さらに、デューティ調整回路（ローパスフィルタ１７０）内の抵抗値（時定数）を調整することによって、非対称性の度合いを自由に変えることができる。ただし、冷陰極管の特性に起因して管電流の非対称性が悪化するといっても、その程度は、最大でも±１０％程度である。つまり、±１０％程度の非対称性の変動を吸収できる程度に、一組のハーフブリッジ間で、駆動信号のデューティをアンバランス化できればよいことになる。図５（ａ），（ｂ）のシミュレーション結果から見て、駆動信号のデューティの差分は、例えば±１％もあれば十分である、と考えられる。
【００９０】
デューティ調整信号（駆動周期に同期した交流信号）の生成の基礎として、Ｎ−ｇａｔｅ１／Ｎ−ｇａｔｅ２を選択する（Ｐ−ｇａｔｅ１／Ｐ−ｇａｔｅ２を選択する）ことによって、管電流の非対称性の極性が変わる理由は以下のとおりである。
【００９１】
すなわち、図３（Ｎ−ｇａｔｅ１を生成の基礎として使用した場合の各部のタイミングを示す図）で説明したように、Ｎ−ｇａｔｅ１を生成の基礎として使用した場合には、三角波と交流信号の山と山が重なる期間（ｔ２〜ｔ３，ｔ７〜ｔ８）では、比較結果を示すパルスのパルス幅は短くなる傾向を示し、その逆に、三角波の山と交流信号の谷が重なる期間（ｔ５〜ｔ６，ｔ９〜ｔ１０）では、比較結果を示すパルスのパルス幅は長くなる傾向を示し、この結果、電圧比較結果を示すパルスの幅は、短、長、短、長・・・を繰り返すことになり、そして、比較結果を示すパルスを時分割で交互に分配することによって、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）が生成され、この場合、駆動信号Ｐ−ｇａｔｅ１（Ｎ−ｇａｔｅ１）のハイレベルの期間の幅（パルス幅）に比べて、Ｐ−ｇａｔｅ２（Ｎ−ｇａｔｅ２）のハイレベルの期間の幅（パルス幅）が長くなり、したがって、Ｐ−ｇａｔｅ１のデューティからＰ−ｇａｔｅ２のデューティを減算すると、マイナス（−）の極性となる（図５（ａ））。
【００９２】
これに対し、デューティ調整信号（駆動周期に同期した交流信号）の生成の基礎として、Ｎ−ｇａｔｅ２を選択すると、デューティ調整回路（ローパスフィルタ１７０）から出力される交流信号は、図３に示される交流信号よりも位相が９０度ずれることになり、これに伴い、今度は、電圧比較結果を示すパルスの幅は、長、短、長、短・・・を繰り返すことになり、そして、比較結果を示すパルスを時分割で交互に分配することによって、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）が生成され、この場合、駆動信号Ｐ−ｇａｔｅ１（Ｎ−ｇａｔｅ１）のハイレベルの期間の幅（パルス幅）が、Ｐ−ｇａｔｅ２（Ｎ−ｇａｔｅ２）のハイレベルの期間の幅（パルス幅）よりも長くなり、したがって、Ｐ−ｇａｔｅ１のデューティからＰ−ｇａｔｅ２のデューティを減算すると、プラス（＋）の極性となる（図５（ｂ））。
【００９３】
また、ローパスフィルタ１７０の抵抗Ｒ４の値（あるいは、容量Ｃ１の値）を変化させると、デューティ調整信号としての交流信号の電圧変化の傾斜が変化し、三角波との交点が変化することから、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のハイレベルの期間の幅（パルス幅）が微調整され、これによって、Ｐ−ｇａｔｅ１とＰ−ｇａｔｅ２のデューティの差に変化が生じて、管電流の非対称性の程度が調整されることになる。
【００９４】
このように、本実施形態では、簡単な構成を用いて、管電流の非対称性の極性と度合いを、デューティ調整信号の生成の基礎とする駆動信号の選択と、ローパスフィルタの時定数の調整と、によって自由に設定することができる、という効果を得ることができる。これによって、完成度が高く、冗長性が少ないフルブリッジ構成の圧電トランス駆動回路を使用した場合であっても、液晶パネル側の事情に起因する管電流の波形の上下の非対称性を吸収し、補償することが可能となる。
【００９５】
図６（ａ），（ｂ）は、図５（ａ），（ｂ）の各々に示されるシミュレーション結果のうち、ローパスフィルタの抵抗値として２００ｋΩを使用した場合における、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）の電圧波形、圧電トランスの１次電極間に入力される正弦波（Ｖｉｎ）の電圧波形ならびに管電流（ＩＬａｍｐ）の波形を示す図である。
【００９６】
図６（ａ）では、デューティ調整信号の生成の基礎としてＮ−ｇａｔｅ１を使用しているため、先に説明したように、Ｐ−ｇａｔｅ１のデューティ（３０．２％）の方が、Ｐ−ｇａｔｅ２のデューティ（２８．２％）よりも大きくなり、図示されるような、Ｖｉｎ，Ｉｌａｍｐの波形が得られる。この場合、図５（ａ）に示したように、非対称性の極性はマイナスなる。
【００９７】
図６（ｂ）では、デューティ調整信号の生成の基礎としてＮ−ｇａｔｅ２を使用しているため、先に説明したように、Ｐ−ｇａｔｅ１のデューティ（２８．７％）の方が、Ｐ−ｇａｔｅ２のデューティ（３０．７％）よりも大きくなり、図示されるような、Ｖｉｎ，Ｉｌａｍｐの波形が得られる。この場合、図５（ｂ）に示したように、非対称性の極性はプラスとなる。
【００９８】
（第２の実施形態）
本実施形態では、発振回路に２つの独立したデューティ設定端子を設け、各々の端子に、個別にデューティ調整信号を入力し、上側のハーフブリッジ回路の駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）のデューティと、下側のハーフブリッジ駆動回路の駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のデューティとの間に意図的に差異を設け、これによって、管電流の波形を意図的に非対称化する例について説明する。
【００９９】
図７は、本発明の冷陰極管点灯回路の回路構成の他の例（発振回路に２つの独立したデューティ設定端子を設けた例）を示す回路図である。図７において、図１と共通する部分には同じ参照符号を付してある。
【０１００】
図７に示される冷陰極管点灯回路の特徴は、発振回路１００に、２つのデューティ設定端子（１），（２）（参照符号Ｔ３，Ｔ４）が設けられ、各々の端子（Ｔ３，Ｔ４）に、個別にデューティ調整信号（ＳＢ１，ＳＢ２）が入力されることである。その他の構成は、図１の冷陰極管点灯回路と同じである。
【０１０１】
デューティ設定端子Ｔ３に入力されるデューティ調整信号ＳＢ１は、電圧Ｖ３を、抵抗Ｒ４およびＲ５で分圧して得られる。同様に、デューティ設定端子Ｔ４に入力されるデューティ調整信号ＳＢ２は、電圧Ｖ４を、抵抗Ｒ６およびＲ７で分圧して得られる。抵抗分圧回路１７１，１７３は、デューティ調整回路（図１のローパスフィルタ１７０に相当する）ものである。
【０１０２】
図７の回路構成は、新たなデューティ設定端子の追加と、この端子に対応した抵抗分圧回路の追加と、発振回路１００の内部構成の若干の変更によって実現することができ、前掲の実施形態と同じく、実現が容易である。
【０１０３】
図８は、図７に示される発振回路の内部構成の一例を示す回路図である。図８において、図２と共通する部分には同じ参照符号を付してある。
【０１０４】
図示されるように、図８の発振回路では、２つの電圧比較器１０３ａ，１０３ｂが設けられている。電圧比較器１０３ａは、デューティ設定端子（１）（参照符号Ｔ３）に印加されるデューティ調整信号（直流バイアス）と、電圧制御発振器（ＶＣＯ）１０２の出力端子Ｔｂから出力される三角波との電圧比較を行う。同様に、電圧比較器１０３ｂは、デューティ設定端子（２）（参照符号Ｔ４）に印加されるデューティ調整信号（直流バイアス）と、電圧制御発振器（ＶＣＯ）１０２の出力端子Ｔｂから出力される三角波との電圧比較を行う。
【０１０５】
電圧比較器１０３ａから出力されるパルスはゲート回路１０４に入力され、電圧比較器１０３ｂから出力されるパルスはゲート回路１０５に入力される。ゲート回路１０４は、電圧制御発振器（ＶＣＯ）１０２の端子Ｔａから出力される基準クロックがハイレベルの期間において、電圧比較器１０３ｂから出力されるパルスを通過させ、ゲート回路１０５は、基準クロックがローレベルの期間において、電圧比較器１０３ｂから出力されるパルスを通過させる。タイミング調整回路１０６，１０７は、必要に応じて若干のタイミング調整を行った後、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）を生成する。
【０１０６】
上側のハーフブリッジ回路のゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）のデューティならびに下側のハーフブリッジ駆動回路のゲート駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のデューティは、各々、２つの電圧比較器１０３ａ，１０３ｂの出力パルスのパルス幅によって制御される。そして、２つの電圧比較器１０３ａ，１０３ｂの出力パルスのパルス幅は、デューティ設定端子（１），（２）（参照符号Ｔ３，Ｔ４）に印加される、デューティ調整信号としての直流バイアス（ＳＢ１，ＳＢ２）の電圧値によって自由に変更することができる。
【０１０７】
したがって、２つのデューティ設定端子（１），（２）に入力するデューティ調整信号のレベルを調整することによって、上側のハーフブリッジ回路の駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）のデューティと、下側のハーフブリッジ駆動回路の駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）のデューティとの間に意図的に差異を設けることができ、これによって、管電流の波形を意図的に非対称化することができる。
【０１０８】
図９は、図７および図８に示される冷陰極管点灯回路における主要な信号の波形とタイミングの一例（トランジスタの同時オンを防止するためのタイミング調整を行わない例）を示す図である。
【０１０９】
図示されるように、三角波が、デューティ設定端子（１），（２）に印加される直流電圧の各々と比較され、その比較結果を示すパルスが生成され、それらのパルスが、基準クロックに同期して分配され、これによって、ゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）とゲート駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）が生成される。そして、一組のハーフブリッジ回路が駆動される結果として、Ｄｒａｉｎ１，Ｄｒａｉｎ２が生成され、圧電トランス１３０の一対の１次電極に、実質的に正弦波とみなすことができるＶｉｎ（＝Ｄｒａｉｎ１−Ｄｒａｉｎ２）が入力され、圧電トランスによる昇圧が行われ、昇圧された電圧によって冷陰極管が点灯される。
【０１１０】
図１０は、図７および図８に示される冷陰極管点灯回路における主要な信号の波形とタイミングの他の例（トランジスタの同時オンを防止するためのタイミング調整を行う例）を示す図である。
【０１１１】
図１０に示す信号波形は、基本的には、図９に示される信号波形と同じであるが、図１０の場合、電源電圧間に直列に接続されているトランジスタＴｒ１とＴｒ２と、Ｔｒ３とＴｒ４の同時オンを防止するために、ゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１）ならびに、ゲート駆動信号（Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）に関して、立ち上がり，立ち下りに意図的にタイミング差（ｄ２）を設けている。このようなタイミング調整は、図８のタイミング調整回路１０６，１０７の動作により実現することが可能である。
【０１１２】
具体的には、電圧比較器１０３ａ，１０３ｂの比較結果を示すパルスを各々ｄ２だけ遅延させ、遅延前のパルスと、遅延後のパルスのアンドをとって、Ｎ−ｇａｔｅ１，Ｎ−ｇａｔｅ２を生成し、遅延前のパルスと遅延後のパルスのオアをとることによって、Ｐ−ｇａｔｅ１，Ｐ−ｇａｔｅ２を生成する、という処理（この処理と等価な処理）を実施することによって、Ｐ−ｇａｔｅ１とＮ−ｇａｔｅ１の立ち上がりと立ち下りに関して、あるいは、Ｐ−ｇａｔｅ２とＮ−ｇａｔｅ２の立ち上がりと立ち下りに関して、ｄ２のタイミング差を設けることができ、これによって、トランジスタＴｒ１とＴｒ２、あるいは、Ｔｒ３とＴｒ４の同時オンが確実に防止され、貫通電流による接地電位の揺れによる悪影響を回避することができる。
【０１１３】
（第３の実施形態）
本実施形態では、圧電トランスを駆動するハーフブリッジ回路において、入力電源電圧間に直列に接続される２つのトランジスタの双方を、ＮＭＯＳトランジスタとした例について説明する。
【０１１４】
図１１は、本発明の冷陰極管点灯回路の回路構成の他の例（ハーフブリッジ回路を構成する２つのトランジスタを共にＮＭＯＳトランジスタで構成した例）示す回路図である。図１１において、図１と共通する部分には同じ参照符号を付してある。
【０１１５】
図１１の特徴は、入力電源電圧間に直列に接続された２つのトランジスタ（Ｔｒ１０とＴｒ２０，Ｔｒ３０とＴｒ４０）が、共にＮＭＯＳトランジスタで構成されている点である。ＮＭＯＳトランジスタは、ＰＭＯＳトランジスタに比べて移動度が高く、高速なスイッチングが可能であるという利点があり、この点で、圧電トランス１３０の駆動性能を改善できる可能性がある。
【０１１６】
デューティ調整回路としてのローパスフィルタ１７０からデューティ調整信号を生成して、発振回路９０のデューティ設定端子Ｔ２に入力することによって、各ゲート駆動信号（Ｎ−ｇａｔｅ１−１，Ｎ−ｇａｔｅ１−２，Ｎ−ｇａｔｅ２−１，Ｎ−ｇａｔｅ２−２）に、デューティの変化を生じさせることができ、これによって、圧電トランス１３０に入力される正弦波の波形を積極的に非対称化できる点は、前掲の実施形態（図１）と同じである。ただし、２段のＮＭＯＳトランジスタを使用しているため、各ゲート駆動信号（Ｎ−ｇａｔｅ１−１，Ｎ−ｇａｔｅ１−２，Ｎ−ｇａｔｅ２−１，Ｎ−ｇａｔｅ２−２）の駆動波形やタイミングは、図１の回路の場合とは、若干異なる。
【０１１７】
以上、本発明を実施形態に基づいて説明したが、本発明はそれらの実施形態に限定されるものではなく、本発明の技術思想の範囲内において、種々、変形や応用が可能である。
すなわち、発振回路に備わるデューティ設定端子に着目し、この端子に、デューティ調整信号を入力して、駆動信号のデューティを変化させて駆動波形を積極的に非対称化するのであれば、デューティ調整信号の生成方法、生成されるデューティ調整信号の波形や特性は、特に問わない。
【０１１８】
また、以上の実施形態では、冷陰極管の管電流を測定し、基準値との誤差を検出して周波数設定端子にフィードバックしているが、圧電トランスの入力電圧に基づくフィードバックを行ってもよい。
【０１１９】
以上説明したように本発明によれば、一組のハーフブリッジ回路間で意図的に駆動のバランスを崩すことによって、冷陰極管側（液晶パネル側）の管電流波形の非対称性を相殺（補償）することができる。
【０１２０】
また、本発明によって、完成度が高いフルブリッジ構成の駆動回路において、駆動波形の特性を微調整するための余裕（一種の冗長性）を容易に生じさせることができ、実際に使用される冷陰極管との整合性を確保しやすくなる。
【０１２１】
また、本発明の冷陰極管点灯回路の構成は、発振回路に備わる既存の端子を活用しており、かつ、デューティ調整回路として簡単な構成のローパスフィルタを使用したり、あるいは、デューティ設定端子をもう一つ新設して、２つのハーフブリッジ回路のデューティを個別に管理したりすることによって、駆動信号のデューティを容易に変化させることができ、最小限の回路要素の追加ですむため、回路の複雑化、高コスト化、消費電流の増大の心配がなく、実現が容易である。
【０１２２】
また、本発明の冷陰極管点灯回路と、この冷陰極管点灯回路によって駆動されて点灯する冷陰極管と、を搭載した本発明の液晶パネルは、管電流の非対称性が改善されているため、冷陰極管の長寿命化、ダークスポットの低減といった効果が得られる。本発明によって、液晶パネル側の事情で生じる管電圧や管電流のアンバランスを、冷陰極管点灯回路側で吸収し、両者の特性を整合(マッチング)させることが可能となる。したがって、液晶パネル全体の特性、例えば、反射板（リフレクタ）との間で形成される寄生容量が冷陰極管の管電圧または管電流の非対称性を生じさせる場合でも、冷陰極管の点灯回路の特性の調整によってその非対称性を吸収できるようになる。
【０１２３】
上記の実施形態の説明では、主として、冷陰極管の管電流の非対称性について言及したが、管電圧が非対称である場合にも同様の問題（冷陰極管の短寿命化、ダークスポットの発生等）が生じることが知られており、したがって、本発明は、管電圧波形の非対称性の改善にも効果がある。
【図面の簡単な説明】
【０１２４】
【図１】本発明に係る冷陰極管点灯回路の構成の一例（ローパスフィルタによりデューティ調整信号を生成する例）を示す図である。
【図２】図１における発振回路の内部の回路構成の一例を示す図である。
【図３】図２に示される発振回路における主要な信号の波形およびタイミングの一例（トランジスタの同時オンを防止するためのタイミング調整を行わない例）を示す図である。
【図４】図２に示される発振回路における主要な信号の波形およびタイミングの他の例（トランジスタの同時オンを防止するためのタイミング調整を行う例）を示す図である。
【図５】図１の冷陰極管点灯回路における駆動信号のデューティの非対称性のシミュレーション結果（のデータ）を示す図であり、（ａ）は、駆動信号Ｎ−ｇａｔｅ１をローパスフィルタの入力としかつ、ローパスフィルタの抵抗値を５段階に変化させた場合のデューティ差と非対称性を対比して示す図であり、（ｂ）は、駆動信号Ｎ−ｇａｔｅ２をローパスフィルタの入力としかつ、ローパスフィルタの抵抗値を５段階に変化させた場合のデューティ差と非対称性を対比して示す図である。
【図６】（ａ），（ｂ）は、図５（ａ），（ｂ）の各々に示されるシミュレーション結果のうち、ローパスフィルタの抵抗値として２００ｋΩを使用した場合における、４つのゲート駆動信号（Ｐ−ｇａｔｅ１，Ｎ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ２）の電圧波形、圧電トランスの１次電極間に入力される正弦波（Ｖｉｎ）の電圧波形ならびに管電流（ＩＬａｍｐ）の波形を示す図である。
【図７】本発明に係る冷陰極管点灯回路の回路構成の他の例（発振回路に２つの独立したデューティ設定端子を設けた例）を示す回路図である。
【図８】図７に示される発振回路の内部構成の一例を示す回路図である。
【図９】図７および図８に示される冷陰極管点灯回路における主要な信号の波形とタイミングの一例（トランジスタの同時オンを防止するためのタイミング調整を行わない例）を示す図である。
【図１０】図７および図８に示される冷陰極管点灯回路における主要な信号の波形とタイミングの他の例（トランジスタの同時オンを防止するためのタイミング調整を行う例）を示す図である。
【図１１】本発明に係る冷陰極管点灯回路の回路構成の他の例（ハーフブリッジ回路を構成する２つのトランジスタを共にＮＭＯＳトランジスタで構成した例）示す回路図である。
【図１２】プッシュプル構成の圧電トランス駆動回路の構成の一例（従来例）を示す回路図である。
【図１３】図１２のプッシュプル構成の圧電トランス駆動回路の動作を説明するための、ゲート駆動信号ならびに圧電トランスの一対の１次電極の各々に印加される電圧の波形図である。
【図１４】フルブリッジ構成の圧電トランス駆動回路の構成の一例を示す回路図である。
【図１５】図１４に示される圧電トランスの１次電極の各々に印加される電圧（ｄｒａｉｎ１，ｄｒａｉｎ２）の電圧波形ならびに冷陰極管の管電流（出力電流Ｉｏｕｔ）の波形の例を示す図である。
【図１６】図１４の発振回路の内部の回路構成の一例を示す図である。
【図１７】図１６に示される発振回路における主要な信号の波形およびタイミングを示す図である。
【符号の説明】
【０１２５】
９０  発振回路
１１０，１２０  ハーフブリッジ回路
１３０  圧電トランス
１４０  冷陰極管
１５０  整流回路（検波回路）
１６０  誤差増幅器（誤差アンプ）
１７０  デューティ調整回路として機能するローパスフィルタ
Ｔ１  発振回路の周波数設定端子
Ｔ２  発振回路のデューティ設定端子
Ｔ５〜Ｔ８  ４つのゲート駆動信号を出力する出力端子
Ｐ−ｇａｔｅ１，Ｐ−ｇａｔｅ２，Ｎ−ｇａｔｅ１，Ｎ−ｇａｔｅ２  ゲート駆動信号（駆動信号）
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４  ハーフブリッジ回路を構成するスイッチングトランジスタ
Ｒ１，Ｒ２  分圧電圧をデューティ設定端子Ｔ２に印加するための抵抗
Ｒ３  管電流検出抵抗
Ｌ１  インダクタ（チョークコイル）
Ａ，Ｂ  圧電トランスの一対の１次電極
Ｃ  圧電トランスの２次電極
ＩＬａｍｐ  管電流
ｄｒａｉｎ１，ｄｒａｉｎ２  ハーフブリッジ回路のドレイン端子またはハーフブリッジ回路の駆動出力信号
Ｖｉｎ  圧電トランスの入力電圧（入力信号）
【図１】
2007250399.tif 000003
【図２】
2007250399.tif 000004
【図３】
2007250399.tif 000005
【図４】
2007250399.tif 000006
【図５】
2007250399.tif 000007
【図６】
2007250399.tif 000008
【図７】
2007250399.tif 000009
【図８】
2007250399.tif 000010
【図９】
2007250399.tif 000011
【図１０】
2007250399.tif 000012
【図１１】
2007250399.tif 000013
【図１２】
2007250399.tif 000014
【図１３】
2007250399.tif 000015
【図１４】
2007250399.tif 000016
【図１５】
2007250399.tif 000017
【図１６】
2007250399.tif 000018
【図１７】
2007250399.tif 000019