(57)【要約】【課題】金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置の性能を向上させる。【解決手段】金属酸化物膜３をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板１と金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜６が形成され、金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれている。【選択図】      図１
2007227945.tif 000002
【特許請求の範囲】
【請求項１】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれていることを特徴とする半導体装置。
【請求項２】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属酸化物膜及び前記金属、シリコン及び酸素を含む絶縁膜が非結晶膜であることを特徴とする半導体装置。
【請求項３】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属酸化物膜を構成する主たる金属元素と前記金属、シリコン及び酸素を含む絶縁膜を構成する主たる金属元素とが異なることを特徴とする半導体装置。
【請求項４】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属、シリコン及び酸素を含む絶縁膜を形成する工程と、前記金属、シリコン及び酸素を含む絶縁膜上に金属酸化物膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記金属、シリコン及び酸素を含む絶縁膜を形成する工程の後、前記金属酸化物膜を形成する工程の前に、前記金属、シリコン及び酸素を含む絶縁膜の結晶化温度よりも低く且つ前記金属酸化物膜の結晶化温度よりも高い温度で熱処理を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属酸化物膜を形成した後、酸化力の異なる複数種類のガスを含む雰囲気で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項７】
前記熱処理は、前記半導体基板と前記金属酸化物膜との境界領域のシリコンが酸化されず、前記金属酸化物膜に含まれる金属が酸化されるような条件で行われることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属、シリコン及び酸素を含む絶縁膜を形成した後、酸化力の異なる複数種類のガスを含む雰囲気で熱処理を行うことを特徴とする半導体装置の製造方法。
【請求項９】
前記熱処理は、前記半導体基板と前記金属、シリコン及び酸素を含む絶縁膜との境界領域のシリコンが酸化されず、前記金属、シリコン及び酸素を含む絶縁膜に含まれる金属が酸化されるような条件で行われることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、
半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、
前記シリコン酸化膜系絶縁膜上に金属膜を形成する工程と、
熱処理により前記シリコン酸化膜系絶縁膜と前記金属膜とを反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記金属、シリコン及び酸素を含む絶縁膜を形成する際に、前記金属、シリコン及び酸素を含む絶縁膜上に前記金属膜の一部を残置させることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、
前記シリコン酸化膜系絶縁膜上に第１の金属膜を形成する工程と、
熱処理により前記シリコン酸化膜系絶縁膜と前記第１の金属膜とを反応させて第１の金属膜を構成する金属元素、シリコン及び酸素を含む絶縁膜を形成する工程と、
前記熱処理の際に前記シリコン酸化膜系絶縁膜と反応せずに残置した前記第１の金属膜の一部を除去する工程と、
前記第１の金属膜の一部が除去された領域に前記第１の金属膜を構成する金属元素とは異なる金属元素で構成された第２の金属膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１３】
半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、
前記シリコン酸化膜系絶縁膜上に第１の金属膜を形成する工程と、
前記第１の金属膜の一部を除去する工程と、
前記第１の金属膜の一部が除去された領域に前記第１の金属膜を構成する金属元素とは異なる金属元素で構成された第２の金属膜を形成する工程と、
熱処理により、前記シリコン酸化膜系絶縁膜と前記第１の金属膜とを反応させて第１の金属膜を構成する金属元素、シリコン及び酸素を含む第１の絶縁膜を形成するとともに、前記シリコン酸化膜系絶縁膜と前記第２の金属膜とを反応させて第２の金属膜を構成する金属元素、シリコン及び酸素を含む第２の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１４】
金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた第１及び第２の領域を有し、前記第１及び第２の領域の金属、シリコン及び酸素を含む絶縁膜を構成する金属元素が同一であり、且つ、前記第１及び第２の領域の金属、シリコン及び酸素を含む絶縁膜の金属元素、シリコン及び酸素の組成比が互いに異なることを特徴とする半導体装置。
【請求項１５】
金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた第１の領域と、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた第２の領域とを有し、前記第１の領域の金属酸化物膜を構成する金属元素と前記第２の領域の金属、シリコン及び酸素を含む絶縁膜を構成する金属元素とが同一あることを特徴とする半導体装置。
【請求項１６】
ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、
前記第１の領域の半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、
前記第１の領域のシリコン酸化膜系絶縁膜上及び前記第２の領域の半導体基板上に金属酸化物膜を形成する工程と、
前記第２の領域の金属酸化物膜と前記半導体基板のシリコンとを熱処理によって反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１７】
ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、
半導体基板上又は半導体基板上に形成されたシリコン酸化膜系絶縁膜上に金属酸化物膜を形成する工程と、
前記第２の領域に形成された金属酸化物膜に選択的にシリコンを導入する工程と、
シリコンが導入された前記金属酸化物膜を熱処理によって金属、シリコン及び酸素を含む絶縁膜に変換する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１８】
ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、
半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、
前記シリコン酸化膜系絶縁膜上に金属酸化物膜を形成する工程と、
前記第２の領域に形成された前記シリコン酸化膜系絶縁膜に選択的に損傷を与える工程と、
損傷が与えられ前記シリコン酸化膜系絶縁膜と前記金属酸化物膜とを熱処理によって反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法、特に金属酸化物膜や金属珪酸化物膜をゲート絶縁膜に用いた半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＭＩＳＦＥＴの微細化に伴いゲート絶縁膜の薄膜化が要求されているが、従来より用いられているシリコン酸化膜やシリコン酸窒化膜では、ダイレクトトンネル電流の増加により、約２ｎｍで薄膜化の限界に達してしまう。
【０００３】
そこで、誘電率がシリコン酸化膜よりも高い金属酸化物膜や金属珪酸化物膜（金属シリケート膜）をゲート絶縁膜に用いることにより、実効膜厚を維持したまま、実際の膜厚（物理膜厚）を厚くして、リーク電流を抑制するという提案がなされている。
【０００４】
しかしながら、金属酸化物膜をゲート絶縁膜に用いた場合には、シリコン基板との間で良好な界面が得られ難いという問題がある。また、金属珪酸化物膜をゲート絶縁膜に用いた場合には、ある程度良好な界面が得られるが、金属酸化物膜に比べて誘電率が小さいという問題がある。
【０００５】
シリコン基板と金属酸化物膜との界面にシリコン酸窒化膜を形成するという方法も考えられるが、シリコン酸窒化膜の膜厚を１ｎｍ以下にすることは困難であり、ゲート絶縁膜の実効的な膜厚を薄くすることができない。
【０００６】
また、シリコン基板上に金属酸化物膜を形成した後、熱処理によってシリコン基板と金属酸化物膜との界面に金属珪酸化物膜を形成し、両者の積層構造にするという方法も考えられる。しかしながら、この場合には、両者の構成金属が必然的に同じものとなり、金属酸化物膜と金属珪酸化物膜との最適な組み合わせを得ることが難しいという問題がある。また、金属酸化物膜が結晶構造を有しているため、誘電率の結晶面方位依存性に起因して、局所的な実効膜厚がばらつくという問題もある。
【０００７】
一方、金属酸化物膜や金属珪酸化物膜はＣＶＤ法によって形成されることが多いが、ＣＶＤ法によって形成された金属酸化物膜は、化学量論的組成からずれた疎な膜になりやすいという問題がある。
【０００８】
また、同一の基板上にゲート絶縁膜厚の異なるＭＩＳＦＥＴを作製しようとした場合、通常は、全面に金属酸化物膜を形成した後、ゲート絶縁膜厚を薄くしようとする領域の金属酸化物膜を除去し、さらにその後、全面に金属酸化物膜を形成する、といった工程を行う必要がある。そのため、工程が複雑化し、生産性が悪化するといった問題が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、ゲート絶縁膜の薄膜化の限界に対して、シリコン酸化膜よりも誘電率の高い絶縁膜として、金属酸化物膜や金属珪酸化物膜を用いるという提案がなされているが、特性や生産性といった点で、多くの解決すべき課題が残されている。
【００１０】
本発明は上記従来の課題に対してなされたものであり、金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置において、特性や生産性の向上をはかることが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
第１の発明は、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、前記金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれていることを特徴とする。
【００１２】
第２の発明は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれていることを特徴とする。
【００１３】
第１及び第２の発明によれば、金属珪酸化物膜中にフッ素を含有させることにより、半導体基板を構成するシリコンと金属珪酸化物膜との界面に存在するタングリングボンドをフッ素によって終端させることができる。したがって、通常の金属珪酸化物膜よりも界面準位密度を低くすることができ、良好な界面特性を得ることが可能となる。
【００１４】
また、第１及び第２の発明によれば、金属珪酸化物膜中に窒素を含有させることにより、金属珪酸化物膜の誘電率を上げることができ、実効膜厚を薄くすることができる。また、例えば金属酸化物膜中の酸素欠損を補償するための酸化雰囲気でのアニールにおいて、半導体基板を構成するシリコンと金属珪酸化物膜との界面での酸化反応を抑制することができ、実効膜厚を薄くすることができるとともに、界面準位密度の低い良好な界面特性を得ることが可能となる。
【００１５】
このように、半導体基板と金属酸化物膜との間に、フッ素又は窒素の少なくとも一方が含まれた金属、シリコン及び酸素を含む絶縁膜を形成することにより、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚の低減及びリーク電流の低減をはかることができることは勿論、良好な界面特性を有する高性能のトランジスタを実現することが可能となる。
【００１６】
第３の発明は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属酸化物膜及び前記金属、シリコン及び酸素を含む絶縁膜が非結晶膜であることを特徴とする。
【００１７】
第４の発明は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板と前記金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜が形成され、前記金属酸化物膜を構成する主たる金属元素と前記金属、シリコン及び酸素を含む絶縁膜を構成する主たる金属元素とが異なることを特徴とする。
【００１８】
第５の発明は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属、シリコン及び酸素を含む絶縁膜を形成する工程と、前記金属、シリコン及び酸素を含む絶縁膜上に金属酸化物膜を形成する工程と、を有することを特徴とする。
【００１９】
第５の発明において、前記金属、シリコン及び酸素を含む絶縁膜を形成する工程の後、前記金属酸化物膜を形成する工程の前に、前記金属、シリコン及び酸素を含む絶縁膜の結晶化温度よりも低く且つ前記金属酸化物膜の結晶化温度よりも高い温度で熱処理を行うことが好ましい。
【００２０】
第３の発明によれば、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚の低減及びリーク電流の低減をはかることができるという基本的な効果が得られる他、金属酸化物膜及び金属、シリコン及び酸素を含む絶縁膜が非結晶膜であるため、誘電率の結晶面方位依存性に起因する局所的な実効膜厚のばらつきが低減され、しきい値電圧等のばらつきの少ない信頼性に優れたトランジスタを得ることできる。
【００２１】
第４の発明によれば、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚の低減及びリーク電流の低減をはかることができるという基本的な効果が得られる他、金属酸化物膜を構成する主たる金属元素と金属、シリコン及び酸素を含む絶縁膜を構成する主たる金属元素とが異なるため、それぞれに適した金属元素を選択することにより、安定な金属珪酸化物膜によって良好な界面特性を得ることができるとともに、金属酸化物膜として誘電率の高いものを用いることができ、優れた特性を有するトランジスタを得ることできる。
【００２２】
第５の発明によれば、従来のように、金属酸化物膜を形成した後に熱処理によって金属、シリコン及び酸素を含む絶縁膜を形成するのではなく、金属、シリコン及び酸素を含む絶縁膜を形成した後に金属酸化物膜を形成するので、金属酸化物膜の主たる構成金属元素と金属、シリコン及び酸素を含む絶縁膜の主たる構成金属元素とを容易に異ならせることができる。また、金属、シリコン及び酸素を含む絶縁膜を形成する工程の後、金属酸化物膜を形成する工程の前に、金属、シリコン及び酸素を含む絶縁膜の結晶化温度よりも低く且つ金属酸化物膜の結晶化温度よりも高い温度で熱処理を行うことにより、金属、シリコン及び酸素を含む絶縁膜並びに金属酸化物膜の非晶質膜を容易に得ることができる。
【００２３】
第６の発明は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属酸化物膜を形成した後、酸化力の異なる複数種類のガスを含む雰囲気で熱処理を行うことを特徴とする。
【００２４】
第６の発明において、前記熱処理は、前記半導体基板と前記金属酸化物膜との境界領域のシリコンが酸化されず、前記金属酸化物膜に含まれる金属が酸化されるような条件で行われることが好ましい。
【００２５】
第７の発明は、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上に金属、シリコン及び酸素を含む絶縁膜を形成した後、酸化力の異なる複数種類のガスを含む雰囲気で熱処理を行うことを特徴とする。
【００２６】
第７の発明において、前記熱処理は、前記半導体基板と前記金属、シリコン及び酸素を含む絶縁膜との境界領域のシリコンが酸化されず、前記金属、シリコン及び酸素を含む絶縁膜に含まれる金属が酸化されるような条件で行われることが好ましい。
【００２７】
第６及び第７の発明によれば、酸化力の異なる複数種類のガスを含む雰囲気で熱処理を行うことにより、半導体基板と金属酸化物膜との界面領域或いは半導体基板と金属、シリコン及び酸素を含む絶縁膜との界面領域にシリコン酸化膜を形成することなく、金属酸化物膜或いは金属、シリコン及び酸素を含む絶縁膜の組成を化学量論的組成に近づけることができ、緻密な金属酸化物膜或いは金属、シリコン及び酸素を含む絶縁膜を得ることができる。したがって、ゲート絶縁膜の実効膜厚の低減及びリーク電流の低減をはかることができ、優れた特性を有するトランジスタを得ることできる。
【００２８】
第８の発明は、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた半導体装置の製造方法であって、半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、前記シリコン酸化膜系絶縁膜上に金属膜を形成する工程と、熱処理により前記シリコン酸化膜系絶縁膜と前記金属膜とを反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、を有することを特徴とする。
【００２９】
第８の発明において、前記金属、シリコン及び酸素を含む絶縁膜を形成する際に、前記金属、シリコン及び酸素を含む絶縁膜上に前記金属膜の一部を残置させるようにしてもよい。
【００３０】
第９の発明に係る半導体装置の製造方法は、半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、前記シリコン酸化膜系絶縁膜上に第１の金属膜を形成する工程と、熱処理により前記シリコン酸化膜系絶縁膜と前記第１の金属膜とを反応させて第１の金属膜を構成する金属元素、シリコン及び酸素を含む絶縁膜を形成する工程と、前記熱処理の際に前記シリコン酸化膜系絶縁膜と反応せずに残置した前記第１の金属膜の一部を除去する工程と、前記第１の金属膜の一部が除去された領域に前記第１の金属膜を構成する金属元素とは異なる金属元素で構成された第２の金属膜を形成する工程と、を有することを特徴とする。
【００３１】
第１０の発明に係る半導体装置の製造方法は、半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、前記シリコン酸化膜系絶縁膜上に第１の金属膜を形成する工程と、前記第１の金属膜の一部を除去する工程と、前記第１の金属膜の一部が除去された領域に前記第１の金属膜を構成する金属元素とは異なる金属元素で構成された第２の金属膜を形成する工程と、熱処理により、前記シリコン酸化膜系絶縁膜と前記第１の金属膜とを反応させて第１の金属膜を構成する金属元素、シリコン及び酸素を含む第１の絶縁膜を形成するとともに、前記シリコン酸化膜系絶縁膜と前記第２の金属膜とを反応させて第２の金属膜を構成する金属元素、シリコン及び酸素を含む第２の絶縁膜を形成する工程と、を有することを特徴とする。
【００３２】
第８乃至第１０の発明によれば、熱処理によってシリコン酸化膜系絶縁膜と金属膜とを反応させて金属、シリコン及び酸素を含む絶縁膜を形成することにより、膜質に優れた誘電率の高い絶縁膜を得ることができる。また、熱処理の際に、金属、シリコン及び酸素を含む絶縁膜上に金属膜の一部を残置させることにより、残置した金属膜をゲート電極として用いることができ、製造工程の簡略化、生産性の向上をはかることができる。また、第９及び第１０の発明によれば、ゲート電極に異なった金属を用いたデュアルメタルトランジスタを容易に作製することができる。
【００３３】
第１１の発明に係る半導体装置は、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた第１及び第２の領域を有し、前記第１及び第２の領域の金属、シリコン及び酸素を含む絶縁膜を構成する金属元素が同一であり、且つ、前記第１及び第２の領域の金属、シリコン及び酸素を含む絶縁膜の金属元素、シリコン及び酸素の組成比が互いに異なることを特徴とする。
【００３４】
第１２の発明に係る半導体装置は、金属酸化物膜をゲート絶縁膜の少なくとも一部に用いた第１の領域と、金属、シリコン及び酸素を含む絶縁膜をゲート絶縁膜の少なくとも一部に用いた第２の領域とを有し、前記第１の領域の金属酸化物膜を構成する金属元素と前記第２の領域の金属、シリコン及び酸素を含む絶縁膜を構成する金属元素とが同一あることを特徴とする。
【００３５】
第１３の発明は、ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、前記第１の領域の半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、前記第１の領域のシリコン酸化膜系絶縁膜上及び前記第２の領域の半導体基板上に金属酸化物膜を形成する工程と、前記第２の領域の金属酸化物膜と前記半導体基板のシリコンとを熱処理によって反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、を有することを特徴とする。
【００３６】
第１４の発明は、ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、半導体基板上又は半導体基板上に形成されたシリコン酸化膜系絶縁膜上に金属酸化物膜を形成する工程と、前記第２の領域に形成された金属酸化物膜に選択的にシリコンを導入する工程と、シリコンが導入された前記金属酸化物膜を熱処理によって金属、シリコン及び酸素を含む絶縁膜に変換する工程と、を有することを特徴とする。
【００３７】
第１５の発明は、ゲート絶縁膜が互いに異なる第１及び第２の領域を有する半導体装置の製造方法であって、半導体基板上にシリコン酸化膜系絶縁膜を形成する工程と、前記シリコン酸化膜系絶縁膜上に金属酸化物膜を形成する工程と、前記第２の領域に形成された前記シリコン酸化膜系絶縁膜に選択的に損傷を与える工程と、損傷が与えられ前記シリコン酸化膜系絶縁膜と前記金属酸化物膜とを熱処理によって反応させて金属、シリコン及び酸素を含む絶縁膜を形成する工程と、を有することを特徴とする。
【００３８】
第１１及び第１２の発明によれば、第１の領域と第２の領域とで金属、シリコン及び酸素の組成比を異ならせることにより（第１２の発明では、第１の領域の金属酸化物膜のシリコンの組成比は実質的にゼロ）、第１の領域と第２の領域とで実効膜厚の異なったゲート絶縁膜構造を得ることができる。また、第１３乃至第１５の発明によれば、このような実効膜厚の異なったゲート絶縁膜構造を生産性よく容易に作製することができる。
【００３９】
なお、上記各発明において、金属、シリコン及び酸素を含む絶縁膜は、実質的には金属珪酸化物膜（金属シリケート膜）を指す。また、金属珪酸化物膜には、金属酸化物とシリコン酸化物が相分離して混合物となって存在している態様、金属、シリコン及び酸素が化合物として一様に存在している態様があるものとする。
【発明の効果】
【００４０】
本発明によれば、金属酸化物膜や金属珪酸化物膜をゲート絶縁膜に用いた半導体装置において、特性、信頼性、生産性等の向上をはかることが可能となる。
【発明を実施するための最良の形態】
【００４１】
（実施形態１）
以下、本発明の第１の実施形態を図面を参照して説明する。
【００４２】
（実施形態１（Ａ））
図１は、本発明の実施形態１（Ａ）に係る半導体装置の構成例を示した断面図である。
【００４３】
シリコン基板１上に、ゲート絶縁膜として、金属珪酸化物膜（金属シリケート膜、ここではジルコニウム珪酸化物膜）６及び金属酸化物膜３（ここではジルコニウム酸化物膜）が形成されており、金属酸化物膜３上には、ゲート電極として、チタン窒化膜４及びタングステン膜５が形成されている。
【００４４】
ジルコニウム珪酸化物膜６の膜厚は約１．５ｎｍ、ジルコニウム酸化物膜３の膜厚は約３ｎｍで、それぞれのシリコン酸化膜換算膜厚はいずれも約０．５ｎｍであり、実効的なゲート絶縁膜厚は約１ｎｍである。ゲート電極とシリコン基板１との間のジルコニウム珪酸化物膜６中には、微量のフッ素が含まれている。また、ゲート電極の幅は５０ｎｍ程度である。
【００４５】
ジルコニウム珪酸化物膜６に含まれるフッ素の量は、単位体積当たりの原子数が、１×１０19ｃｍ-3〜１×１０21ｃｍ-3であることが望ましい。特に、シリコン基板１との界面付近において、５×１０19ｃｍ-3〜５×１０20ｃｍ-3の濃度ピークを持つようにすることが望ましい。
【００４６】
なお、金属珪酸化物膜６としては、ジルコニウム珪酸化物膜の他、ハフニウム珪酸化物膜、ランタニウム珪酸化物膜、ガドリニウム珪酸化物膜、イットリウム珪酸化物膜、アルミニウム珪酸化物膜、チタニウム珪酸化物膜を用いてもよい。また、これらの金属元素（Ｚｒ，Ｈｆ，Ｌａ，Ｇｄ，Ｙ，Ａｌ，Ｔｉ）を２種類以上含む金属珪酸化物膜を用いてもよい。
【００４７】
また、金属酸化物膜３としては、ジルコニウム酸化物膜の他、タンタル酸化物膜、チタン酸化物膜、ランタン酸化物膜、ハフニウム酸化物膜、ガドリニウム酸化物膜、イットリウム酸化物膜、アルミニウム酸化物膜を用いてもよい。また、これらの金属元素（Ｚｒ，Ｔａ，Ｔｉ，Ｌａ，Ｈｆ，Ｇｄ，Ｙ，Ａｌ）を２種類以上含む金属酸化物膜を用いてもよい。
【００４８】
次に、図２（ａ）〜図４（ｉ）を参照して、本実施形態に係る半導体装置の製造方法を説明する。
【００４９】
まず、図２（ａ）に示すように、ＳＴＩ技術によって素子分離領域（図示せず）が形成されたシリコン基板１の表面に、熱酸化法により膜厚３ｎｍのシリコン酸化膜７を形成する。続いて、膜厚５０ｎｍのポリシリコン膜８及び膜厚３０ｎｍのシリコン窒化膜９を、ＬＰＣＶＤ法を用いて堆積する。
【００５０】
次に、図２（ｂ）に示すように、リソグラフィ技術及びＲＩＥ法を用いてシリコン窒化膜９及びポリシリコン膜８を選択的に除去し、ゲート電極が形成される予定領域にダミーゲートパターン１０を形成する。
【００５１】
次に、図２（ｃ）に示すように、１０００℃の熱酸化により、ポリシリコン膜８の側壁にシリコン酸化膜１１を形成する。その後、例えば、加速電圧１５ｋｅＶ、ドーズ量５×１０14ｃｍ-2の条件でＡｓのイオン注入を行い、ゲート電極に対して自己整合的にソース・ドレインのエクステンション領域１２を形成する。
【００５２】
次に、図３（ｄ）に示すように、例えば８００℃、１０秒のＲＴＡを行った後、全面に膜厚１０ｎｍのシリコン窒化膜１３及び膜厚５０ｎｍのシリコン酸化膜１４を、ＬＰＣＶＤ法を用いて堆積する。その後、エッチバックを行うことにより、シリコン酸化膜１４の側壁を形成する。
【００５３】
次に、図３（ｅ）に示すように、例えば、加速電圧３５ｋｅＶ、ドーズ量５×１０15ｃｍ-2の条件でＡｓのイオン注入を行い、引き続き１０３５℃、１０秒のＲＴＡを行うことにより、ソース・ドレイン拡散層１５が形成される。
【００５４】
次に、図３（ｆ）に示すように、全面に膜厚１００ｎｍのシリコン酸化膜１６を堆積し、続いてＣＭＰ法を用いて平坦化を行うことにより、ダミーゲートパターン１０の上部を露出させる。
【００５５】
次に、図４（ｇ）に示すように、ホット燐酸を用いてシリコン窒化膜９を除去し、続いてドライエッチングを用いてポリシリコン膜８を除去する。さらに、しきい値調整のためのチャネルイオン注入及び活性化アニールを行う。その後、シリコン酸化膜７を希弗酸溶液を用いて除去し、チャネル領域となるシリコン基板１の表面を露出させる。
【００５６】
次に、図４（ｈ）に示すように、塩化ジルコニウム（ＺｒＣｌ4 ）、テトラエトキシシラン（ＴＥＯＳ、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）及び、酸化剤であるＯ2 、Ｎ2 Ｏ、ＮＯ又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約１．５ｎｍのジルコニウム珪酸化物膜６を堆積する。続いて、８００℃、３０秒のアニールを行った後、塩化ジルコニウム（ＺｒＣｌ4 ）及び、酸化剤であるＯ2 、Ｎ2 Ｏ、ＮＯ又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約３ｎｍのジルコニウム酸化物膜３を堆積する。
【００５７】
次に、図４（ｉ）に示すように、全面に膜厚１０ｎｍのチタン窒化膜４及び膜厚１００ｎｍのタングステン膜５を堆積する。その後、加速電圧３０ｋｅＶ、ドーズ量１×１０15ｃｍ-2の条件でフッ素のイオン注入を行い、タングステン膜５の中にフッ素を導入する。
【００５８】
その後、ＣＭＰ法を用いて平坦化を行う。さらに、非酸化性の雰囲気（例えば、窒素或いはアルゴン雰囲気）で、５００℃〜６５０℃程度の温度でアニールを行う。このアニール処理により、タングステン膜５中に導入したフッ素が拡散し、シリコン基板１との界面に形成されたジルコニウム珪酸化物膜６中にフッ素が偏析する。
【００５９】
以上のようにして、図１に示したような構造が作製される。その後、通常の配線工程等を経て、トランジスタが完成する。
【００６０】
このように、本実施形態では、高誘電体膜である金属酸化物膜とチャネル領域となるシリコン基板との間の界面領域に、シリコン酸化膜及びシリコン酸窒化膜(ＳｉＯＮ膜）よりも誘電率の高い金属珪酸化物膜を形成することにより、界面領域におけるシリコン酸化膜換算膜厚を１ｎｍ以下にすることが可能になる。
【００６１】
また、金属珪酸化物膜中にフッ素を添加することにより、シリコン基板との界面に存在するタングリングボンドを終端させることができるため、通常の金属珪酸化物膜よりも界面準位密度が低くなり、良好な界面特性を実現することが可能となる。
【００６２】
したがって、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚を極薄化することが可能になるとともに、リーク電流が少なく且つ短チャンネル効果が抑制された高性能のトランジスタを実現することができる。
【００６３】
なお、本実施形態では、ゲート絶縁膜形成後に高温熱工程の無いダマシンゲートプロセスを用いた例を示したが、金属ゲート電極の代わりに多結晶シリコン膜をゲート電極とする、通常のトランジスタ形成プロセスを用いても、同様の効果を得ることが可能である。
【００６４】
また、本実施形態では、ゲート絶縁膜に金属酸化物膜及び金属珪酸化物膜の積層構造を用いたが、金属珪酸化物膜の単層膜を用い、この金属珪酸化物膜中にフッ素を含有させるようにしてもよい。
【００６５】
（実施形態１（Ｂ））
図５は、本発明の実施形態１（Ｂ）に係る半導体装置の構成例を示した断面図である。基本的な構造は、図１に示した実施形態１（Ａ）と類似しており、図１に示した構成要素に対応する構成要素には同一の参照番号を付している。
【００６６】
ジルコニウム珪酸化物膜６の膜厚は約１．５ｎｍ、ジルコニウム酸化物膜３の膜厚は約３ｎｍで、それぞれのシリコン酸化膜換算膜厚はいずれも約０．５ｎｍであり、実効的なゲート絶縁膜厚は約１ｎｍである。ゲート電極とシリコン基板１との間のジルコニウム珪酸化物膜６中には、微量の窒素が含まれている。また、ゲート電極の幅は５０ｎｍ程度である。
【００６７】
ジルコニウム珪酸化物膜６に含まれる窒素の量は、全原子数を面密度に換算して、１×１０14ｃｍ-2〜１×１０15ｃｍ-2であることが望ましい。特に、シリコン基板１との界面付近において濃度ピークを持つようにすることが望ましい。
【００６８】
なお、ジルコニウム珪酸化物膜６及びジルコニウム酸化物膜３の代わりに、実施形態１（Ａ）と同様、各種の金属珪酸化物膜及び金属酸化物膜を用いることも可能である。
【００６９】
次に、図６（ａ）〜図７（ｄ）を参照して、本実施形態に係る半導体装置の製造方法を説明する。なお、途中の工程（図４（ｇ）までの工程）までは実施形態１（Ａ）と同様であるため、ここではその後の工程について説明する。
【００７０】
図４（ｇ）に示した工程の後、図６（ａ）に示すように、露出したシリコン基板１の表面に、膜厚約０．７ｎｍのシリコン酸窒化膜１８を形成する。
【００７１】
次に、図６（ｂ）に示すように、塩化ジルコニウム（ＺｒＣｌ4 ）とＯ2 又はＨ2 Ｏとを用いたＬＰＣＶＤ法により、膜厚約１ｎｍのジルコニウム酸化物膜１９を堆積する。
【００７２】
続いて、図７（ｃ）に示すように、８００℃、３０秒の条件でアニールを行うことにより、溝の底面にのみ、膜厚約１．５ｎｍの窒素を含んだジルコニウム珪酸化物膜６が形成される。
【００７３】
次に、図７（ｄ）に示すように、塩化ジルコニウム（ＺｒＣｌ4 ）及び、酸化剤であるＯ2 、Ｎ2 Ｏ、ＮＯ又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約３ｎｍのジルコニウム酸化物膜３を堆積する。続いて、４００℃、３分の条件で、オゾン雰囲気にてアニールを行うことにより、成膜直後に存在するジルコニウム酸化物膜３中の酸素欠陥を補償する。
【００７４】
その後、全面に膜厚１０ｎｍのチタン窒化膜４及び膜厚１００ｎｍのタングステン膜５を堆積し、さらにＣＭＰ法を用いて平坦化を行う。このようにして、図５に示したような構造が作製される。その後、通常の配線工程等を経て、トランジスタが完成する。
【００７５】
このように、本実施形態においても、実施形態１（Ａ）と同様、金属酸化物膜とシリコン基板との間の界面領域に金属珪酸化物膜を形成することにより、界面領域におけるシリコン酸化膜換算膜厚を１ｎｍ以下にすることが可能になる。
【００７６】
また、金属珪酸化物膜中に窒素を添加することにより、金属珪酸化物膜自身の誘電率を上げることができる。その結果、ゲート絶縁膜の実効膜厚が薄くなり、トランジスタの性能を向上させることができる。また、金属珪酸化物膜中に窒素を添加することにより、金属酸化物膜中の酸素欠損を補償するための酸化雰囲気でのアニールにおいて、酸化剤による金属珪酸化物膜／シリコン界面での酸化反応を抑制することができる。その結果、ゲート絶縁膜の実効膜厚を薄くすることができるとともに、低温酸化工程での界面準位の増加を低く抑えることができ、良好な界面特性を実現することができる。
【００７７】
したがって、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚を極薄化することが可能になるとともに、リーク電流が少なく且つ短チャンネル効果が抑制された高性能のトランジスタを実現することができる。
【００７８】
なお、本実施形態では、ゲート絶縁膜に金属酸化物膜及び金属珪酸化物膜の積層構造を用いたが、金属珪酸化物膜の単層膜を用い、この金属珪酸化物膜中に窒素を含有させるようにしてもよい。また、ダマシンゲートプロセスに限らず、通常のトランジスタ形成プロセスに用いることも可能である。
【００７９】
（実施形態２）
以下、本発明の第２の実施形態を図面を参照して説明する。なお、図面については、第１の実施形態の説明に用いたものを援用することができるため、それらの図面を用いて説明を行う。
【００８０】
（実施形態２（Ａ））
図１は、本発明の実施形態２（Ａ）に係る半導体装置の構成例を示した断面図である。
【００８１】
シリコン基板１上に、ゲート絶縁膜として、金属珪酸化物膜（金属シリケート膜、ここではジルコニウム珪酸化物膜）６及び金属酸化物膜３（ここではタンタル酸化物膜）が形成されており、金属酸化物膜３上には、ゲート電極として、チタン窒化膜４及びタングステン膜５が形成されている。
【００８２】
ジルコニウム珪酸化物膜６の膜厚は約１．５ｎｍ、タンタル酸化物膜３の膜厚は約３ｎｍで、それぞれのシリコン酸化膜換算膜厚はいずれも約０．５ｎｍであり、実効的なゲート絶縁膜厚は約１ｎｍである。また、ゲート電極の幅は５０ｎｍ程度である。
【００８３】
なお、金属珪酸化物膜６としては、ジルコニウム珪酸化物膜の他、ハフニウム珪酸化物膜、ランタニウム珪酸化物膜、ガドリニウム珪酸化物膜、イットリウム珪酸化物膜、アルミニウム珪酸化物膜、チタニウム珪酸化物膜を用いてもよい。また、これらの金属元素を２種類以上含む金属珪酸化物膜を用いてもよい。
【００８４】
また、金属酸化物膜３としては、タンタル酸化物膜の他、チタン酸化物膜、ランタン酸化物膜、ハフニウム酸化物膜、ジルコニウム酸化物膜、ガドリニウム酸化物膜、イットリウム酸化物膜、アルミニウム酸化物膜を用いてもよい。また、これらの金属元素を２種類以上含む金属酸化物膜を用いてもよい。
【００８５】
次に、図２（ａ）〜図４（ｈ）を参照して、本実施形態に係る半導体装置の製造方法を説明する。
【００８６】
まず、図２（ａ）に示すように、ＳＴＩ技術によって素子分離領域（図示せず）が形成されたシリコン基板１の表面に、熱酸化法により膜厚３ｎｍのシリコン酸化膜７を形成する。続いて、膜厚５０ｎｍのポリシリコン膜８及び膜厚３０ｎｍのシリコン窒化膜９を、ＬＰＣＶＤ法を用いて堆積する。
【００８７】
次に、図２（ｂ）に示すように、リソグラフィ技術及びＲＩＥ法を用いてシリコン窒化膜９及びポリシリコン膜８を選択的に除去し、ゲート電極が形成される予定領域にダミーゲートパターン１０を形成する。
【００８８】
次に、図２（ｃ）に示すように、１０００℃の熱酸化により、ポリシリコン膜８の側壁にシリコン酸化膜１１を形成する。その後、例えば、加速電圧１５ｋｅＶ、ドーズ量５×１０14ｃｍ-2の条件でＡｓのイオン注入を行い、ゲート電極に対して自己整合的にソース・ドレインのエクステンション領域１２を形成する。
【００８９】
次に、図３（ｄ）に示すように、例えば８００℃、１０秒のＲＴＡを行った後、全面に膜厚１０ｎｍのシリコン窒化膜１３及び膜厚５０ｎｍのシリコン酸化膜１４を、ＬＰＣＶＤ法を用いて堆積する。その後、エッチバックを行うことにより、シリコン酸化膜１４の側壁を形成する。
【００９０】
次に、図３（ｅ）に示すように、例えば、加速電圧３５ｋｅＶ、ドーズ量５×１０15ｃｍ-2の条件でＡｓのイオン注入を行い、引き続き１０３５℃、１０秒のＲＴＡを行うことにより、ソース・ドレイン拡散層１５が形成される。
【００９１】
次に、図３（ｆ）に示すように、全面に膜厚１００ｎｍのシリコン酸化膜１６を堆積し、続いてＣＭＰ法を用いて平坦化を行うことにより、ダミーゲートパターン１０の上部を露出させる。
【００９２】
次に、図４（ｇ）に示すように、ホット燐酸を用いてシリコン窒化膜９を除去し、続いてドライエッチングを用いてポリシリコン膜８を除去する。さらに、しきい値調整のためのチャネルイオン注入及び活性化アニールを行う。その後、シリコン酸化膜７を希弗酸溶液を用いて除去し、チャネル領域となるシリコン基板１の表面を露出させる。
【００９３】
次に、図４（ｈ）に示すように、テトラターシャリブトキシジルコニウム（Ｚｒ（ｔ−ＯＣ4 Ｈ9 ）4 ）、テトラエトキシシラン（ＴＥＯＳ、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）及び、Ｏ2 又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約１．５ｎｍのジルコニウム珪酸化物膜６を堆積する。続いて、８００℃、３０秒のアニールを行った後、ペンタエトキシタンタリウム（Ｔａ（ＯＣ2 Ｈ5 ）5 ）及びＯ2 を用いたＬＰＣＶＤ法により、６００℃の温度で膜厚約３ｎｍのタンタル酸化物膜３を堆積する。
【００９４】
次に、図４（ｉ）に示すように、全面に膜厚１０ｎｍのチタン窒化膜４及び膜厚１００ｎｍのタングステン膜５を堆積し、さらにＣＭＰ法を用いて平坦化を行う。
【００９５】
以上のようにして、図１に示したような構造が作製される。その後、通常の配線工程等を経て、トランジスタが完成する。配線工程は通常５００℃以下で行われるため、タンタル酸化物膜３は非晶質状態を維持している。
【００９６】
このように、本実施形態では、高誘電体膜である金属酸化物膜とチャネル領域となるシリコン基板との間の界面領域に、シリコン酸化膜及びシリコン酸窒化膜(ＳｉＯＮ膜）よりも誘電率の高い金属珪酸化物膜を形成することにより、界面領域におけるシリコン酸化膜換算膜厚を１ｎｍ以下にすることが可能になり、また良好な界面特性を実現することが可能となる。
【００９７】
したがって、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚を極薄化することが可能になるとともに、リーク電流が少なく且つ短チャンネル効果が抑制された高性能のトランジスタを実現することができる。
【００９８】
また、従来のように、金属酸化物膜を形成した後に熱処理によってシリコン基板と金属酸化物膜との界面に金属珪酸化物膜を形成するのではなく、本実施形態では、金属珪酸化物膜を堆積した後に金属酸化物膜を堆積するので、金属酸化物膜の主たる構成金属元素と金属珪酸化物膜の主たる構成金属元素とを異ならせることができる。したがって、安定な金属珪酸化物膜により良好な界面特性を得ることができるとともに、誘電率の高い金属酸化物膜を金属珪酸化物膜上に形成することが可能である。
【００９９】
また、金属珪酸化物膜を堆積した後、金属珪酸化物膜の結晶化温度よりも低く且つ金属酸化物膜の結晶化温度よりも高い温度で熱処理を行い、その後に金属酸化物膜を堆積することにより、金属酸化物膜及び金属珪酸化物膜をともに非晶質にすることができる。したがって、誘電率の結晶面方位依存性に起因する局所的な実効膜厚のばらつきが低減され、しきい値電圧等のばらつきの少ない信頼性に優れたトランジスタを得ることできる。
【０１００】
なお、本実施形態においても、第１の実施形態と同様、金属珪酸化物膜中にフッ素及び窒素の少なくとも一方を添加するようにしてもよい。また、ダマシンゲートプロセスに限らず、通常のトランジスタ形成プロセスに用いることも可能である。ただし、この場合は、金属酸化物膜が結晶化することもある。
【０１０１】
（実施形態２（Ｂ））
図５は、本発明の実施形態２（Ｂ）に係る半導体装置の構成例を示した断面図である。基本的な構造は、図１に示した実施形態２（Ａ）と類似しており、図１に示した構成要素に対応する構成要素には同一の参照番号を付している。
【０１０２】
本実施形態では、金属酸化物膜３としてジルコニウム酸化物膜を、金属珪酸化物膜６としてジルコニウム珪酸化物膜を用いている。ジルコニウム珪酸化物膜６の膜厚は約１．５ｎｍ、ジルコニウム酸化物膜３の膜厚は約３ｎｍで、それぞれのシリコン酸化膜換算膜厚はいずれも約０．５ｎｍであり、実効的なゲート絶縁膜厚は約１ｎｍである。また、ゲート電極の幅は５０ｎｍ程度である。
【０１０３】
なお、ジルコニウム珪酸化物膜６及びジルコニウム酸化物膜３の代わりに、実施形態２（Ａ）と同様、各種の金属珪酸化物膜及び金属酸化物膜を用いることも可能である。
【０１０４】
次に、図６（ａ）〜図７（ｄ）を参照して、本実施形態に係る半導体装置の製造方法を説明する。なお、途中の工程（図４（ｇ）までの工程）までは実施形態２（Ａ）と同様であるため、ここではその後の工程について説明する。
【０１０５】
図４（ｇ）に示した工程の後、図６（ａ）に示すように、露出したシリコン基板１の表面に、膜厚約０．７ｎｍのシリコン酸窒化膜１８を形成する。
【０１０６】
次に、図６（ｂ）に示すように、テトラターシャリブトキシジルコニウム（Ｚｒ（ｔ−ＯＣ4 Ｈ9 ）4 ）及び、Ｏ2 又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約１ｎｍのジルコニウム酸化物膜１９を堆積する。
【０１０７】
続いて、図７（ｃ）に示すように、８００℃、３０秒の条件でアニールを行うことにより、溝の底面にのみ、膜厚約１．５ｎｍのジルコニウム珪酸化物膜６が形成される。
【０１０８】
次に、図７（ｄ）に示すように、テトラターシャリブトキシジルコニウム（Ｚｒ（ｔ−ＯＣ4 Ｈ9 ）4 ）及び、Ｏ2 又はＨ2 Ｏを用いたＬＰＣＶＤ法により、膜厚約３ｎｍのジルコニウム酸化物膜３を堆積する。
【０１０９】
その後、全面に膜厚１０ｎｍのチタン窒化膜４及び膜厚１００ｎｍのタングステン膜５を堆積し、さらにＣＭＰ法を用いて平坦化を行う。このようにして、図５に示したような構造が作製される。その後、通常の配線工程等を経て、トランジスタが完成する。配線工程は通常５００℃以下で行われるため、ジルコニウム酸化物膜３は非晶質状態を維持している。
【０１１０】
このように、本実施形態においても、実施形態２（Ａ）と同様、金属酸化物膜とシリコン基板との間の界面領域に金属珪酸化物膜を形成することにより、界面領域におけるシリコン酸化膜換算膜厚を１ｎｍ以下にすることが可能となり、また良好な界面特性を実現することが可能となる。
【０１１１】
したがって、金属酸化物膜及び金属珪酸化物膜からなるゲート絶縁膜の実効膜厚を極薄化することが可能になるとともに、リーク電流が少なく且つ短チャンネル効果が抑制された高性能のトランジスタを実現することができる。
【０１１２】
また、金属酸化物膜及び金属珪酸化物膜をともに非晶質にすることができるため、誘電率の結晶面方位依存性に起因する局所的な実効膜厚のばらつきが低減され、しきい値電圧等のばらつきの少ない信頼性に優れたトランジスタを得ることできる。
【０１１３】
なお、本実施形態においても、第１の実施形態と同様、金属珪酸化物膜中にフッ素及び窒素の少なくとも一方を添加するようにしてもよい。また、ダマシンゲートプロセスに限らず、通常のトランジスタ形成プロセスに用いることも可能である。ただし、この場合は、金属酸化物膜が結晶化することもある。
【０１１４】
（実施形態３）
以下、本発明の第３の実施形態を図面を参照して説明する。
【０１１５】
（実施形態３（Ａ））
図８（ａ）〜図１０（ｈ）は、本発明の実施形態３（Ａ）に係る半導体装置の製造方法を示した工程断面図である。
【０１１６】
まず、図８（ａ）に示すように、シリコン基板１０１にＡｓをイオン注入し、続いて熱拡散を行うことことにより、深さ１μｍ程度のＮ型領域１０２を形成する。
【０１１７】
次に、図８（ｂ）に示すように、所定の領域に膜厚６００ｎｍ程度のシリコン酸化膜を埋め込み、ＳＴＩ構造の素子分離領域１０３を形成する。
【０１１８】
次に、図８（ｃ）に示すように、膜厚１０ｎｍ程度の保護酸化膜１０４を形成する。続いて、トランジスタのしきい値電圧を調整するための不純物イオン１０５を注入する。
【０１１９】
次に、保護酸化膜１０４を剥離した後、図９（ｄ）に示すように、膜厚１ｎｍ程度のシリコン酸窒化膜(ＳｉＯＮ膜）１０６を形成する。引き続き、ＣＶＤ法等により、膜厚数ｎｍのＧｄＯx からなる金属酸化物膜（高誘電体膜）１０７を形成する。ＣＶＤ法等で形成された金属酸化物膜は、一般に化学量論的組成と異なった疎な膜である。そこで、金属酸化物膜１０７を化学量論的組成に近づけるために、酸化処理（熱処理）を行う。この酸化処理では、シリコン基板１０１表面のシリコンが酸化されず、金属酸化物膜１０７のみが選択的に酸化されるようにする。そのため、酸化力の異なる２種類のガスを含む雰囲気で熱処理を行う。具体的には、酸化剤である水蒸気（Ｈ2 Ｏ）と還元剤である水素（Ｈ2 ）を含む雰囲気で熱処理を行う。
【０１２０】
図１１は、シリコン及びガドリニウムの酸化における平衡水素・水蒸気分圧曲線である。シリコン酸化膜と金属酸化物膜との標準自由エネルギーが異なるため、水素と水蒸気の分圧比を適切に選択することにより、金属酸化物膜に対しては酸化性で、シリコン酸化膜に対しては還元性の雰囲気を形成することができる。Ｇｉｂｂｓ自由エネルギーに基づく熱力学的計算によれば、図１１のハッチングで示した領域で熱処理を行うことにより、シリコンは酸化されずガドリニウムのみを酸化することができる。
【０１２１】
上述したような条件で熱処理を行うことにより、界面領域にシリコン酸化膜を形成することなく、ＧｄＯx のみを化学量論的組成に近づけることができ、緻密な金属酸化物膜１０７を得ることが可能である。したがって、ゲート絶縁膜の物理的膜厚を増加させることなく、リーク電流の少ない優れた特性のゲート絶縁膜を得ることができる。なお、シリコン基板表面にシリコン酸化物が形成されている場合には、このシリコン酸化物を上記の熱処理によって還元することも可能である。
【０１２２】
次に、図９（ｅ）に示すように、ＣＶＤ法等を用いて膜厚１５０ｎｍの多結晶シリコン膜１０８を堆積する。続いて、フォトレジストをマスクとして多結晶シリコン膜１０８のエッチングを行い、所望のゲート形状を得る。
【０１２３】
次に、図９（ｆ）に示すように、ゲート電極（多結晶シリコン膜１０８）をマスクとして、加速電圧１０ｋｅＶ、ドーズ量５×１０14ｃｍ-2でＢＦ2 のイオン注入を行い、ソース・ドレインのエクステンション領域１０９（ＬＤＤ領域）を形成する。このエクステンション領域１０９は、ｐｎ接合電界を緩和してホットエレクトロン生成を抑制する効果がある。
【０１２４】
次に、図１０（ｇ）に示すように、ＬＰ−ＣＶＤ法等を用いて、ライナー層１１０となる膜厚１０ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）を堆積する。続いて、ＬＰ−ＣＶＤ法等により、膜厚５０ｎｍ程度のシリコン窒化膜（ＳｉＮ膜）１１１を堆積する。
【０１２５】
次に、図１０（ｈ）に示すように、ＲＩＥ法によりＳｉＮ膜１１１をエッチングし、ゲート側壁にのみＳｉＮ膜１１１を残す。ライナー層１１０は、ＲＩＥを行う際のエッチングストッパーの役割を果たす。その後、ソース・ドレインの高濃度拡散層を形成するために、加速電圧５ｋｅＶ、ドーズ量５×１０15ｃｍ-2でＢのイオン注入を行う。さらに、１０００℃で１０秒程度の活性化アニール処理を行う。その後、層間絶縁膜、コンタクト、上部配線等の形成を行う。
【０１２６】
（実施形態３（Ｂ））
図１２（ａ）〜図１３（ｆ）は、本発明の実施形態３（Ｂ）に係る半導体装置の製造方法を示した工程断面図である。
【０１２７】
まず、実施形態３（Ａ）と同様、シリコン基板１２１に素子分離領域１２２を形成する。その後、図１２（ａ）に示すように、将来ゲートを形成する領域にダミーゲート１２３を形成する。ダミーゲート１２３は、層間絶縁膜に対してエッチングの選択比が得られる構造であればどのような構造でもよいが、本実施形態では、以下のようにしてダミーゲート１２３を形成している。まず、膜厚数ｎｍの熱酸化膜１２４（シリコン酸化膜）を形成し、さらに多結晶シリコン膜１２５及びシリコン窒化膜（ＳｉＮ膜）１２６をＣＶＤ法により形成する。続いて、フォトレジストをマスクとして、ＳｉＮ膜１２６を所望の形状に加工する。フォトレジストを除去した後、ＳｉＮ膜１２６をマスクとして多結晶シリコン膜１２５及び熱酸化膜１２４をエッチングし、ダミーゲート１２３を形成する。
【０１２８】
次に、図１２（ｂ）に示すように、ダミーゲート１２３をマスクとして、加速電圧５ｋｅＶ、ドーズ量５×１０15ｃｍ-2でＢのイオン注入を行い、ソース・ドレインの高濃度拡散層１２７を形成する。
【０１２９】
次に、図１２（ｃ）に示すように、ＣＶＤ法により層間絶縁膜１２８を堆積する。さらに、ＣＭＰ法によって平坦化を行い、ダミーゲート１２３の上面を露出させる。
【０１３０】
次に、図１３（ｄ）に示すように、露出したダミーゲート１２３をウエットエッチング或いはドライエッチングによって除去する。
【０１３１】
次に、希フッ酸処理等の前処理を行った後、図１３（ｅ）に示すように、酸窒化等により膜厚１ｎｍ程度のシリコン酸窒化膜１２９を形成する。さらに、ＣＶＤ法等により膜厚数ｎｍのＧｄＯx から成る金属酸化物膜１３０を形成する。続いて、実施形態３（Ａ）と同様に、酸化力の異なる２種類のガスを含む雰囲気、具体的には水蒸気及び水素を含む雰囲気で熱処理を行う。これにより、実施形態３（Ａ）と同様、シリコン基板１２１表面のシリコンが酸化されず、金属酸化物膜１３０のみが選択的に酸化される。その結果、界面領域にシリコン酸化膜を形成することなく、ＧｄＯx のみを化学量論的組成に近づけることができ、緻密な金属酸化物膜１３０が得られる。したがって、ゲート絶縁膜の物理的膜厚を増加させることなく、リーク電流の少ない優れた特性のゲート絶縁膜を得ることができる。
【０１３２】
次に、図１３（ｆ）に示すように、アルミニウム等のゲート電極材料をＣＶＤ法により堆積し、続いてＣＭＰ法により平坦化を行うことにより、ゲート電極１３１が形成される。その後、コンタクト、上部配線等の形成を行う。
【０１３３】
以上、第３の実施形態について説明したが、本実施形態では以下のような変更が可能である。
【０１３４】
上述した実施形態では、酸化力の異なる２種類のガスを含む雰囲気として、水蒸気及び水素を含む雰囲気を例にあげて説明したが、一酸化炭素（ＣＯ）と二酸化炭素（ＣＯ）を含む雰囲気を用いて熱処理を行ってもよい。この場合、二酸化炭素が酸化剤として機能し、一酸化炭素が還元剤として機能する。
【０１３５】
また、上述した実施形態では、ゲート絶縁膜として、シリコン酸窒化膜及び金属酸化物膜の積層構造を例に説明したが、金属酸化物膜の代わりに金属珪酸化物膜を用いてもよい。また、ゲート絶縁膜として、金属酸化物膜或いは金属珪酸化物膜の単層膜を用いてもよい。さらに、金属珪酸化物膜上に金属酸化物膜を形成した積層構造であってもよい。これらの場合にも、酸化力の異なる２種類のガスを含む雰囲気で熱処理を行うことにより、緻密な金属酸化物膜或いは金属珪酸化物膜を得ることができる。
【０１３６】
また、上述した実施形態では、金属酸化物膜に含まれる金属元素としてガドリニウムを例に説明したが、金属酸化物膜或いは金属珪酸化物膜には、ジルコニウム、ガドリニウム、ハフニウム、ランタン、イットリウム、アルミニウム、チタンの中の少なくとも一つの金属元素が含まれていればよい。
【０１３７】
（実施形態４）
以下、本発明の第４の実施形態を図面を参照して説明する。
【０１３８】
（実施形態４（Ａ））
図１４（ａ）〜図１４（ｃ）は、本発明の実施形態４（Ａ）に係る半導体装置の製造方法を示した工程断面図である。
【０１３９】
まず、図１４（ａ）に示すように、シリコン基板２０１内に素子分離領域２０２を形成する。続いて、ドライ酸化法或いはウエット酸化法により、膜厚約２ｎｍのシリコン酸化膜２０３を形成する。さらに、メッキ法或いはスパッタ法により、金属膜２０４として膜厚１００ｎｍ程度のジルコニウム膜を形成する。メッキ法を用いる場合には、ジルコニウムのシード層を形成した後、硫酸ジルコニウム（Ｚｒ（ＳＯ4 ）2 ・４Ｈ2 Ｏ）水溶液中で電気分解を行うことによって、ジルコニウム膜２０４を形成する。メッキ法を用いることにより、ジルコニウム膜２０４を制御性及び生産性よく形成することができる。
【０１４０】
次に、図１４（ｂ）に示すように、不活性雰囲気にて、結晶化の起こらない程度の条件で熱処理を行う。熱処理を行うことで、シリコン酸化膜２０３とジルコニウム膜２０４との界面で酸化還元反応及び相互拡散が起こり、膜厚４ｎｍ程度（シリコン酸化膜換算膜厚１ｎｍ程度）のジルコニウム珪酸化物膜２０５が形成される。ジルコニウムは、わずかな酸素によって表面に酸化膜が形成され、強い酸化耐性を示すことが知られている（例えば、銅の第１イオン化電位ΔＥは７．７３（ｅＶ）程度であるのに対し、ジルコニウムは６．８４（ｅＶ）程度である）。したがって、ジルコニウム膜２０４の表面は空気中で容易に酸化され、ジルコニウム酸化物膜２０６が形成される。
【０１４１】
ジルコニウム膜２０４の表面がある程度酸化されると、それ以上酸化は進行せず、穏やかな条件下での熱処理においてジルコニウム膜２０４の内部は金属状態を保っている。したがって、内部に残っているジルコニウムをそのまま電極として用いてもよい。また、硫酸或いはフッ酸でジルコニウム酸化物膜２０６を除去し、さらに過酸化水素水等でジルコニウム膜２０４を除去し、残ったジルコニウム珪酸化物膜２０５上に新たに金属膜を形成してもよい。本実施形態では、ジルコニウム膜２０４を剥離せずに、そのまま電極として使用する場合について述べる。
【０１４２】
ジルコニウム珪酸化物膜２０５を形成した後、図１４（ｃ）に示すように、膜厚２００ｎｍ程度のキャップ絶縁膜であるシリコン窒化膜（ＳｉＮ膜）２０７を全面に形成する。その後、シリコン窒化膜２０７及びジルコニウム膜２０４等をゲート電極の形状にパターニングする。続いて、ゲート電極をマスクとして不純物のイオン注入を行い、注入された不純物の活性化を行って、ソース・ドレイン拡散層２１１を形成する。
【０１４３】
その後、スペーサーとなるＳｉＮ膜２０８を形成し、さらにＲＩＥにより基板表面を露出させる。続いて、ＢＰＳＧ成膜時のバリア及びＲＩＥ時のストッパーとなるライナーＳｉＮ膜２０９を１５ｎｍ程度形成する。続いて、ＢＰＳＧ膜２１０を成膜し、さらに８００℃、３０分のウエット酸化雰囲気下でＢＰＳＧ膜２１０の高密度化を行う。その後、ＣＭＰ法により、ＳｉＮ膜２０７〜２０９をストッパーにしてＢＰＳＧ膜２１０の平坦化を行い、トランジスタが完成する。
【０１４４】
このように、本実施形態によれば、シリコン酸化膜上にジルコニウム膜を形成し、熱処理によってシリコン酸化膜とジルコニウム膜とを反応させてジルコニウム珪酸化物膜を形成するので、膜質に優れた誘電率の高いジルコニウム珪酸化物膜をゲート絶縁膜として用いることができるとともに、熱処理後に残ったジルコニウム膜をそのままゲート電極として用いることができ、製造工程の簡略化、生産性の向上をはかることができる。
【０１４５】
（実施形態４（Ｂ））
図１５（ａ）〜図１６（ｅ）は、本発明の実施形態４（Ｂ）に係る半導体装置の製造方法を示した工程断面図である。本実施形態は、実施形態４（Ａ）で説明した方法を応用し、ゲート電極に異なる種類の金属を用いたデュアルメタルトランジスタを形成するものである。なお、図１４（ａ）〜図１４（ｃ）に示した実施形態４（Ａ）の構成要素と対応する構成要素については同一の参照番号を付している。
【０１４６】
まず、実施形態４（Ａ）と同様の工程により、シリコン酸化膜（図示せず）上にジルコニウム膜２０４を形成し、さらに熱処理によってシリコン酸化膜とジルコニウム膜２０４とを反応させることにより、図１５（ａ）に示すように、ジルコニウム珪酸化物膜２０５を形成する。
【０１４７】
次に、図１５（ｂ）に示すように、ジルコニウム膜２０４の一部を除去する。具体的には、ジルコニウム膜２０４を残置させる領域上にレジストパターンを形成し、このレジストパターンをマスクとして、硫酸或いはフッ酸によりジルコニウム酸化物膜２０６を除去し、さらに過酸化水素水等でジルコニウム膜２０４を除去する。その後、全面にジルコニウム以外の金属膜として、イットリウム膜２１２を１００ｎｍの膜厚で形成する。
【０１４８】
次に、図１５（ｃ）に示すように、ＣＭＰ法によって平坦化を行う。基板を大気中に取り出すことで、ジルコニウム膜２０４の表面にはジルコニウム酸化物膜２０６が、イットリウム膜２１２の表面にはイットリウム酸化物膜２１３が形成される。イットリウムの第１イオン化電位ΔＥは６．３８程度であり、ジルコニウムと同様に空気中で容易に酸化される。
【０１４９】
次に、図１６（ｄ）に示すように、キャップ絶縁膜であるシリコン窒化膜２０７を２００ｎｍの膜厚で形成する。その後、シリコン窒化膜２０７及びジルコニウム膜２０４、イットリウム膜２１２等をゲート電極の形状にパターニングする。
【０１５０】
その後、実施形態４（Ａ）と同様にして、ソース・ドレイン拡散層２１１、スペーサーＳｉＮ膜２０８、ライナーＳｉＮ膜２０９、ＢＰＳＧ膜２１０等を形成、図１６（ｅ）に示すような構造のトランジスタが完成する。
【０１５１】
本実施形態では、デュアルメタルトランジスタの製造に際し、実施形態４（Ａ）と同様、膜質に優れた誘電率の高い金属珪酸化物膜をゲート絶縁膜として用いることができとともに、製造工程の簡略化や生産性の向上をはかることが可能となる。
【０１５２】
（実施形態４（Ｃ））
図１７（ａ）〜図１７（ｅ）は、本発明の実施形態４（Ｃ）に係る半導体装置の製造方法を示した工程断面図である。本実施形態は、実施形態４（Ａ）で説明した方法を応用し、ゲート電極に異なる種類の金属を用いたデュアルメタルトランジスタを形成するものである。なお、図１４（ａ）〜図１４（ｃ）に示した実施形態４（Ａ）の構成要素と対応する構成要素については同一の参照番号を付している。
【０１５３】
まず、実施形態４（Ａ）と同様の工程により、図１７（ａ）に示すように、シリコン酸化膜２０３上にジルコニウム膜２０４を形成し、さらにジルコニウム膜２０４上にジルコニウム酸化物膜２０６を形成する。
【０１５４】
次に、図１７（ｂ）に示すように、ジルコニウム膜２０４の一部を除去する。具体的には、ジルコニウム膜２０４を残置させる領域上にレジストパターンを形成し、このレジストパターンをマスクとして、硫酸或いはフッ酸によりジルコニウム酸化物膜２０６を除去し、さらに過酸化水素水等でジルコニウム膜２０４を除去する。その後、全面にジルコニウム以外の金属膜として、イットリウム膜２１２を１００ｎｍの膜厚で形成する。
【０１５５】
次に、図１７（ｃ）に示すように、ＣＭＰ法によって平坦化を行う。その後、不活性雰囲気にて、結晶化の起こらない程度の条件で熱処理を行う。熱処理を行うことで、シリコン酸化膜２０３とジルコニウム膜２０４との界面、及びシリコン酸化膜２０３とイットリウム膜２１２との界面で、酸化還元反応及び相互拡散が起こり、それぞれ膜厚４ｎｍ程度（シリコン酸化膜換算膜厚１ｎｍ程度）のジルコニウム珪酸化物膜２０５及びイットリウム珪酸化物膜２１４が形成される。また、基板を大気中に取り出すことで、ジルコニウム膜２０４の表面にはジルコニウム酸化物膜２０６が、イットリウム膜２１２の表面にはイットリウム酸化物膜２１３が形成される。
【０１５６】
次に、図１８（ｄ）に示すように、キャップ絶縁膜であるシリコン窒化膜２０７を２００ｎｍの膜厚で形成する。その後、シリコン窒化膜２０７、ジルコニウム膜２０４及びイットリウム膜２１２等をゲート電極の形状にパターニングする。
【０１５７】
その後、実施形態４（Ａ）と同様にして、ソース・ドレイン拡散層２１１、スペーサーＳｉＮ膜２０８、ライナーＳｉＮ膜２０９、ＢＰＳＧ膜２１０等を形成、図１８（ｅ）に示すような構造のトランジスタが完成する。
【０１５８】
本実施形態でも、デュアルメタルトランジスタの製造に際し、実施形態４（Ａ）及び実施形態４（Ｂ）と同様、膜質に優れた誘電率の高い金属珪酸化物膜をゲート絶縁膜として用いることができとともに、製造工程の簡略化や生産性の向上をはかることが可能となる。
【０１５９】
なお、上述した実施形態４（Ａ）〜４（Ｃ）では、金属珪酸化物膜に含まれる金属元素としてジルコニウム及びイットリウムを例にあげて説明したが、金属珪酸化物膜には、ジルコニウム、ガドリニウム、ハフニウム、ランタン、イットリウム、アルミニウム、チタンの中の少なくとも一つの金属元素が含まれていればよい。
【０１６０】
また、上述した実施形態４（Ａ）〜４（Ｃ）では、ゲート絶縁膜としてシリコ金属珪酸化物膜の単層膜を用いた例について説明したが、金属珪酸化物膜上に金属酸化物膜を形成した積層構造であってもよい。この場合には、熱処理によって金属珪酸化物膜を形成した後、金属珪酸化物膜上の未反応の金属膜を除去し、その後に金属酸化物膜を形成すればよい。金属酸化物膜としては、上述した各種金属元素の少なくとも一つを含む膜でもよいし、タンタル酸化物膜やビスマス・ストロンチウム・チタン酸化物膜（ＢＳＴＯ）等でもよい。
【０１６１】
また、上述した実施形態４（Ａ）〜４（Ｃ）では、シリコン酸化膜上に金属膜を形成するようにしたが、シリコン酸化膜に限らずシリコン酸化膜系絶縁膜であればよく、例えばシリコン酸窒化膜(ＳｉＯＮ膜）上に金属膜を形成するようにしてもよい。
【０１６２】
さらに、ゲート電極に用いる金属についても種々変形可能であり、例えばタングステン膜を用いてもよく、さらにバリアメタルであるＴｉＮ膜とタングステン膜との積層構造にしてもよい。
【０１６３】
（実施形態５）
以下、本発明の第５の実施形態を図面を参照して説明する。
【０１６４】
（実施形態５（Ａ））
図１９（ａ）〜図１９（ｃ）は、本発明の実施形態５（Ａ）に係る半導体装置の製造方法を示した工程断面図である。
【０１６５】
まず、図１９（ａ）に示すように、シリコン基板３０１上に、厚さ１ｎｍ以下の極薄いシリコン酸化膜（ＳｉＯ2 膜）３０２を形成する。続いて、シリコン酸化膜３０２の一部を選択的に除去して、シリコン基板３０１上にシリコン酸化膜３０２の存在する領域と存在しない領域を形成する。その後、全面にＬａ，Ｈｆ，Ｚｒ，Ｇｄ等の金属を含む金属酸化物膜３０３を堆積する。
【０１６６】
次に、図１９（ｂ）に示すように、上述した構造を有する基板に対して熱処理を行う。この熱処理の条件を適当に選ぶことにより、シリコン酸化膜３０２を除去した領域では金属酸化物膜３０３とシリコン基板３０１のシリコンとが反応して金属珪酸化物膜３０４が形成され、シリコン酸化膜３０２を除去しなかった領域では金属酸化物膜３０３及びシリコン酸化膜３０２の積層膜が残る。
【０１６７】
次に、図１９（ｃ）に示すように、全面にＴｉＮ等からなるゲート電極用の電極膜３０５を形成し、さらにシリコン酸化膜３０２、金属酸化物膜３０３、金属珪酸化物膜３０４及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１６８】
（実施形態５（Ｂ））
図２０（ａ）〜図２０（ｃ）は、本発明の実施形態５（Ｂ）に係る半導体装置の製造方法を示した工程断面図である。
【０１６９】
まず、図２０（ａ）に示すように、実施形態５（Ａ）と同様にして、シリコン基板３０１上にシリコン酸化膜３０２及び金属酸化物膜３０３を形成する。
【０１７０】
次に、図２０（ｂ）に示すように、上述した構造を有する基板に対して熱処理を行う。この熱処理の条件を適当に選ぶ、例えば実施形態５（Ａ）で行った熱処理の温度よりも高い温度で熱処理を行うことにより、シリコン酸化膜３０２を除去した領域と除去しなかった領域とで、金属元素、酸素及びシリコンの組成比が異なった金属珪酸化物膜３０６及び３０７を形成することができる。形成された金属珪酸化物膜は、酸素濃度は金属珪酸化物膜３０７の方が金属珪酸化物膜３０６よりも高く、シリコン濃度は金属珪酸化物膜３０６の方が金属珪酸化物膜３０７よりも高くなる。
【０１７１】
次に、図２０（ｃ）に示すように、実施形態５（Ａ）と同様にして電極膜３０５を形成し、さらに金属珪酸化物膜３０６、３０７及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１７２】
（実施形態５（Ｃ））
図２１（ａ）〜図２１（ｃ）は、本発明の実施形態５（Ｃ）に係る半導体装置の製造方法を示した工程断面図である。
【０１７３】
まず、図２１（ａ）に示すように、実施形態５（Ａ）と同様にして、シリコン基板３０１上にシリコン酸化膜３０２及び金属酸化物膜３０３を形成する。このとき、金属酸化物膜３０３中の酸素濃度を化学量論比よりも低くしておく。
【０１７４】
次に、図２１（ｂ）に示すように、上述した構造を有する基板に対して熱処理を行う。熱処理の条件（加熱温度、加熱時間）、シリコン酸化膜の膜厚、金属酸化物膜の組成比等を適当に選ぶことにより、シリコン酸化膜３０２を除去した領域と除去しなかった領域とで、異なった絶縁膜構造にすることができる。シリコン酸化膜３０２を除去した領域では、金属酸化物膜３０３とシリコン基板３０１のシリコンとが反応してシリコン基板３０１の表面付近に金属珪酸化物膜３０８が形成され、金属珪酸化物膜３０８と金属酸化物膜３０３との積層構造になる。また、シリコン酸化膜３０２を除去しなかった領域では、金属酸化物膜３０３とシリコン酸化膜３０２とが反応して、化学量論比に近い組成の金属酸化物膜３０９が形成される。
【０１７５】
次に、図２１（ｃ）に示すように、実施形態５（Ａ）と同様にして電極膜３０５を形成し、さらに金属珪酸化物膜３０８、金属酸化物膜３０３、３０９及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１７６】
（実施形態５（Ｄ））
図２２（ａ）〜図２２（ｃ）は、本発明の実施形態５（Ｄ）に係る半導体装置の製造方法を示した工程断面図である。
【０１７７】
まず、図２２（ａ）に示すように、実施形態５（Ａ）と同様にして、シリコン基板３０１上にシリコン酸化膜３０２及び金属酸化物膜３０３を形成する。このとき、金属酸化物膜３０３中の酸素濃度を化学量論比よりも低くしておく。
【０１７８】
次に、図２２（ｂ）に示すように、上述した構造を有する基板に対して熱処理を行う。熱処理の条件（加熱温度、加熱時間）、シリコン酸化膜の膜厚、金属酸化物膜の組成比等を適当に選ぶことにより、シリコン酸化膜３０２を除去した領域と除去しなかった領域とで、異なった絶縁膜構造にすることができる。シリコン酸化膜３０２を除去した領域では、シリコン基板３０１の表面に近いほどシリコンの組成比が高い金属珪酸化物膜３１０が形成される。また、シリコン酸化膜３０２を除去しなかった領域では、化学量論比に近い組成の金属酸化物膜３１２が形成されるとともに、シリコン基板３０１の表面付近には金属珪酸化物膜３１１が形成される。
【０１７９】
次に、図２１（ｃ）に示すように、実施形態５（Ａ）と同様にして電極膜３０５を形成し、さらに金属珪酸化物膜３１０、３１１、金属酸化物膜３１２及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１８０】
（実施形態５（Ｅ））
図２３（ａ）〜図２３（ｃ）は、本発明の実施形態５（Ｅ）に係る半導体装置の製造方法を示した工程断面図である。
【０１８１】
まず、図２３（ａ）に示すように、シリコン基板３０１上に、Ｌａ，Ｈｆ，Ｚｒ，Ｇｄ等の金属を含む金属酸化物膜３１３を堆積する。続いて、フォトレジスト３１４をマスクとして、イオン注入法によりシリコンイオンを金属酸化物膜３１３中に導入する。このイオン注入の条件は、イオンの飛程が金属酸化物膜３１３中になるような条件とし、例えば金属酸化物膜３１３の厚さが３〜５ｎｍ程度の場合には加速電圧を０．５〜１ｋｅＶ程度に設定する。
【０１８２】
次に、図２３（ｂ）に示すように、フォトレジスト３１４をプラズマアッシング及び酸化性薬液による湿式処理によって除去した後、熱処理を行う。この熱処理により、金属酸化物膜３１３中にシリコンを導入した領域では、金属酸化物膜３１３が金属珪酸化物膜３１５（Ｌａ2 ＳｉＯ5   等）に変換される。シリコンを導入していない領域では、金属酸化物膜３１３がそのまま残置する。このようにシリコンイオンを金属酸化物膜３１３中に予め導入しておくことにより、熱処理の温度を実施形態５（Ａ）で行った熱処理の温度より低くしても、金属珪酸化物膜３１５を形成することが可能である。
【０１８３】
次に、図２３（ｃ）に示すように、実施形態５（Ａ）と同様にして電極膜３０５を形成し、さらに金属珪酸化物膜３１５、金属酸化物膜３１３及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１８４】
なお、上記の例ではシリコン基板３０１上に直接金属酸化物膜３１３を堆積するようにしたが、シリコン基板３０１上に薄いシリコン酸化膜を形成し、このシリコン酸化膜上に金属酸化物膜３１３を堆積するようにしてもよい。この場合、最終的に得られるゲート絶縁膜の構造は、イオン注入を行った領域及び行わなかった領域とも、シリコン酸化膜と金属酸化物膜３１３或いは金属珪酸化物膜３１５との積層膜となる。
【０１８５】
（実施形態５（Ｆ））
図２４（ａ）〜図２４（ｃ）は、本発明の実施形態５（Ｆ）に係る半導体装置の製造方法を示した工程断面図である。
【０１８６】
まず、図２４（ａ）に示すように、シリコン基板３０１上に、厚さ１ｎｍ以下の極薄いシリコン酸化膜３１６を形成する。続いて、シリコン酸化膜３１６上に、Ｌａ，Ｈｆ，Ｚｒ，Ｇｄ等の金属を含む金属酸化物膜３１７を堆積する。続いて、フォトレジスト３１８をマスクとして、ＡｒやＳｉ等のイオンのイオン注入法を行う。このイオン注入の条件は、イオンの飛程がシリコン酸化膜３１６中になるような条件にする。このイオン注入により、シリコン酸化膜３１６に意図的に損傷が与えられる。
【０１８７】
次に、図２４（ｂ）に示すように、フォトレジスト３１８を除去した後、熱処理を行う。この熱処理により、シリコン酸化膜３１６に損傷が与えられた領域では、金属酸化物膜３１７とシリコン酸化膜３１６とが反応して金属珪酸化物膜３１９が形成され、シリコン酸化膜３１６に損傷が与えられていない領域では、シリコン酸化膜３１６及び金属酸化物膜３１７の積層膜が残置する。シリコン酸化膜３１６に予め損傷を与えておくことにより、シリコンと酸素との結合が弱められているため、熱処理の温度を実施形態５（Ａ）で行った熱処理の温度より低くしても、金属珪酸化物膜３１９を形成することが可能である。
【０１８８】
次に、図２４（ｃ）に示すように、実施形態５（Ａ）と同様にして電極膜３０５を形成し、さらに金属珪酸化物膜３１９、金属酸化物膜３１７、シリコン酸化膜３１６及び電極膜３０５をパターニングする。このようにして、ゲート絶縁膜の実効的な膜厚が互いに異なったゲート電極構造が形成される。
【０１８９】
このように、本実施形態５によれば、ゲート絶縁膜に金属酸化物膜や金属珪酸化物膜を用いることにより、ゲート絶縁膜の実効的な膜厚を薄くすることができるとともに、ゲート絶縁膜の構造を複数の領域で異ならせることにより、各領域でのゲート絶縁膜の実効的な膜厚を異ならせることができる。
【０１９０】
なお、本実施形態５において、金属酸化物膜や金属珪酸化物膜には、Ａｌ，Ｓｎ，Ｓｃ，Ｔｉ，Ｓｒ，Ｙ，Ｚｒ，Ｂａ，Ｌａ，Ｇｄ，Ｈｆ，Ｔａの中の少なくとも一つの金属元素が含まれていればよい。ただし、シリコン酸化膜との反応によって金属酸化物膜や金属珪酸化物膜を形成する例では、Ｓｎ及びＴａはＳｉよりも還元性が弱いため、上述した金属元素のうちＳｎ及びＴａ以外の金属元素を用いることが好ましい。
【０１９１】
また、本実施形態５では、シリコン基板上に形成されるシリコン酸化膜系絶縁膜としてシリコン酸化膜を例に説明したが、シリコン酸化膜系絶縁膜としてシリコン酸窒化膜を用いるようにしてもよい。
【０１９２】
以上、本発明の実施形態１〜５を説明したが、本発明は上記各実施形態に限定されるものではない。例えば、上記各実施形態で示した構造や製造方法を適宜組み合わせることも可能である。その他、本発明はその趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【図面の簡単な説明】
【０１９３】
【図１】本発明の第１及び第２の実施形態に係る半導体装置の第１の例を示した断面図。
【図２】本発明の第１及び第２の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図３】本発明の第１及び第２の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図４】本発明の第１及び第２の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図５】本発明の第１及び第２の実施形態に係る半導体装置の第２の例を示した断面図。
【図６】本発明の第１及び第２の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図７】本発明の第１及び第２の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図８】本発明の第３の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図９】本発明の第３の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図１０】本発明の第３の実施形態に係る半導体装置の第１の例についてその製造工程の一部を示した工程断面図。
【図１１】本発明の第３の実施形態に係り、シリコン及びガドリニウムの酸化における平衡水素・水蒸気分圧曲線を示した図。
【図１２】本発明の第３の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図１３】本発明の第３の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図１４】本発明の第４の実施形態に係る半導体装置の第１の例についてその製造工程を示した工程断面図。
【図１５】本発明の第４の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図１６】本発明の第４の実施形態に係る半導体装置の第２の例についてその製造工程の一部を示した工程断面図。
【図１７】本発明の第４の実施形態に係る半導体装置の第３の例についてその製造工程の一部を示した工程断面図。
【図１８】本発明の第４の実施形態に係る半導体装置の第３の例についてその製造工程の一部を示した工程断面図。
【図１９】本発明の第５の実施形態に係る半導体装置の第１の例についてその製造工程を示した工程断面図。
【図２０】本発明の第５の実施形態に係る半導体装置の第２の例についてその製造工程を示した工程断面図。
【図２１】本発明の第５の実施形態に係る半導体装置の第３の例についてその製造工程を示した工程断面図。
【図２２】本発明の第５の実施形態に係る半導体装置の第４の例についてその製造工程を示した工程断面図。
【図２３】本発明の第５の実施形態に係る半導体装置の第５の例についてその製造工程を示した工程断面図。
【図２４】本発明の第５の実施形態に係る半導体装置の第６の例についてその製造工程を示した工程断面図。
【符号の説明】
【０１９４】
１…シリコン基板、３、１９…金属酸化物膜、４…チタン窒化膜、５…タングステン膜、６…金属珪酸化物膜、７、１１、１４、１６…シリコン酸化膜、８…ポリシリコン膜、９、１３…シリコン窒化膜、１０…ダミーゲートパターン、１２…エクステンション領域、１５…ソース・ドレイン拡散層、１８…シリコン酸窒化膜
１０１、１２１…シリコン基板、１０２…Ｎ型領域、１０３、１２２…素子分離領域、１０４…保護酸化膜、１０５…不純物イオン、１０６、１２９…シリコン酸窒化膜、１０７、１３０…金属酸化物膜、１０８、１２５…多結晶シリコン膜、１０９…エクステンション領域、１１０…ライナー層、１１１、１２６…シリコン窒化膜、１２３…ダミーゲート、１２４…熱酸化膜、１２７…ソース・ドレインの高濃度拡散層、１２８…層間絶縁膜、１３１…ゲート電極
２０１…シリコン基板、２０２…素子分離領域、２０３…シリコン酸化膜、２０４、２１２…金属膜、２０５、２１４…金属珪酸化物膜、２０６、２１３…金属酸化物膜、２０７、２０８、２０９…シリコン窒化膜、２１０…ＢＰＳＧ膜、２１１…ソース・ドレイン拡散層
３０１…シリコン基板、３０２、３１６…シリコン酸化膜、３０３、３０９、３１２、３１３、３１７…金属酸化物膜、３０４、３０６、３０７、３０８、３１０、３１１、３１５、３１９…金属珪酸化物膜、３０５…電極膜、３１４、３１８…フォトレジスト
【図１】
2007227945.tif 000003
【図２】
2007227945.tif 000004
【図３】
2007227945.tif 000005
【図４】
2007227945.tif 000006
【図５】
2007227945.tif 000007
【図６】
2007227945.tif 000008
【図７】
2007227945.tif 000009
【図８】
2007227945.tif 000010
【図９】
2007227945.tif 000011
【図１０】
2007227945.tif 000012
【図１１】
2007227945.tif 000013
【図１２】
2007227945.tif 000014
【図１３】
2007227945.tif 000015
【図１４】
2007227945.tif 000016
【図１５】
2007227945.tif 000017
【図１６】
2007227945.tif 000018
【図１７】
2007227945.tif 000019
【図１８】
2007227945.tif 000020
【図１９】
2007227945.tif 000021
【図２０】
2007227945.tif 000022
【図２１】
2007227945.tif 000023
【図２２】
2007227945.tif 000024
【図２３】
2007227945.tif 000025
【図２４】
2007227945.tif 000026