(57)【要約】【課題】バッテリ電源からの電圧供給が突然停止した場合にアナログ電圧を急速に低下させることができ、バッテリ電源が電圧を供給している間の無駄な消費電流を低減することができるようにする。【解決手段】バッテリ電源１０が電源を供給している間、コンパレータ７１は、ハイレベルの電圧を出力し、ｐＭＯＳトランジスタ７３はドレイン側の放電抵抗１２に電流を流さない。ユーザの誤操作によりバッテリ電源１０からの電源供給が突然遮断された場合、電流ミラーの第１配線９１に電流が流れることにより、第３平滑コンデンサ３１の放電を速め、ｐＭＯＳトランジスタ７３がドレイン側の放電抵抗１２に電流すようにする。その結果、第１平滑コンデンサ１３および第４平滑コンデンサ３２の電荷が速やかに放電され、アナログ電圧ＶＣＣが急速に低下する。【選択図】図３
2007228770.tif 000002
【特許請求の範囲】
【請求項１】
電圧が供給される装置を電圧供給遮断時に保護する保護装置であって、
外部に設けられた電源から供給される電圧を第１電圧に昇圧する昇圧回路と、
第１電圧を前記装置に供給するための第１電圧の出力端の近傍に設けられる平滑コンデンサと、
前記平滑コンデンサに蓄積された電荷を放電させる放電抵抗と、
外部に設けられた電源が電圧を供給しているときに、前記第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流さず、外部に設けられた電源が電圧供給を停止したときに、前記第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流す放電抵抗制御手段と、
外部に設けられた電源から電源を供給され、第１電圧よりも低い第２電圧を前記装置に供給し、外部に設けられた電源が電圧供給を停止して放電抵抗制御手段が放電抵抗に電流を流している間は、前記装置に対する第２電圧の供給を継続し、放電抵抗制御手段が放電抵抗に電流を流し終えた後に、前記装置に対する第２電圧の供給を停止する第２電圧供給制御手段とを備えた
ことを特徴とする保護装置。
【請求項２】
昇圧回路は、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線を介して前記外部に設けられた電源から電圧を供給され、
放電抵抗制御手段は、当該放電抵抗制御手段と外部に設けられた電源とを接続する電源配線の電位が所定電位より低下したときに、第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流し、
第２電圧供給制御手段は、電流ミラーを含み、
前記電流ミラーは、外部に設けられた電源が電圧供給を停止したときに平滑コンデンサから電流を流し、当該電流に伴って、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線から電流を流させて、当該電源配線の電位を低下させる
請求項１に記載の保護装置。
【請求項３】
第２電圧供給制御手段は、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線に接続された配線抵抗にエミッタおよびベースが接続されるｐｎｐ型トランジスタを備え、
前記ｐｎｐ型トランジスタは、前記電源配線から前記配線抵抗に電流が流されているときにコレクタから第２電圧を供給し、前記電源配線から前記配線抵抗に電流が流されなくなったときにコレクタからの第２電圧の供給を停止する
請求項２に記載の保護装置。
【請求項４】
放電抵抗制御手段は、
第１電圧の出力端と昇圧回路とを接続する配線と、放電抵抗とを接続させるＭＯＳトランジスタと、
放電抵抗制御手段と外部に設けられた電源とを接続する電源配線の電位が所定電位以上のときにＭＯＳトランジスタを導通状態とし、前記電源配線の電位が所定電位より低いときにＭＯＳトランジスタを非導通状態とする比較回路とを備えた
請求項２または３に記載の保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧が供給される装置を保護する保護装置に関し、特に、電圧の供給が突然断たれた場合に、電圧が供給される装置を保護する保護装置に関する。
【背景技術】
【０００２】
電圧が供給される装置に対して、２種類の電圧を供給する場合がある。例えば、各種液晶表示装置や有機ＥＬディスプレイ装置等のドライバＩＣに電圧を供給する場合、表示装置が備える電極に印加するための電圧と、表示装置を駆動するドライバＩＣ内部で制御信号として用いられる電圧とを供給する。以下、前者の電圧（電極に印加するための電圧）を、アナログ電圧と記すことにする。後者の電圧（ＩＣ内部で制御信号として用いられる電圧）を、ロジック電圧と記すことにする。
【０００３】
アナログ電圧は、ロジック電圧よりも高い。例えば、液晶表示装置のドライバＩＣに対しては、アナログ電圧として１５〜１６Ｖ程度の電圧を供給し、ロジック電圧として３Ｖ程度の電圧を供給する。また、例えば、有機ＥＬディスプレイ装置のドライバＩＣに対しては、アナログ電圧として２０Ｖ程度の電圧を供給し、ロジック電圧として３Ｖ程度の電圧を供給する。
【０００４】
図５は、ドライバＩＣに電圧を供給する従来の電圧供給回路の構成例を示す説明図である。バッテリ電源１００は、例えば、電池等の電源である。バッテリ電源１００は、ロジック電圧の出力端に接続され、バッテリ電源１００の電圧がロジック電圧としてドライバＩＣ（図５において図示せず。）に供給される。また、バッテリ電源１００は、ＤＣ−ＤＣ昇圧回路１０１に接続される。そして、ＤＣ−ＤＣ昇圧回路１０１は、アナログ電圧の出力端に接続される。ＤＣ−ＤＣ昇圧回路１０１は、バッテリ電源１００から供給される電圧を昇圧し、昇圧した電圧をアナログ電圧としてドライバＩＣ（図５において図示せず。）に供給する。
【０００５】
アナログ電圧の出力端には、第１平滑コンデンサ１０３および放電抵抗１０２が設けられる。また、ロジック電圧の出力端には、第２平滑コンデンサ１０４が設けられる。図５に示すように、第１平滑コンデンサ１０３および放電抵抗１０２は、並列に接続される。なお、図５において、三角形で示した記号は、接地されていることを示している。以下に示す他の図面においても同様である。
【０００６】
また、図５では、図示を省略しているが、ＤＣ−ＤＣ昇圧回路１０１の電圧入力端および電圧出力端にも平滑コンデンサが設けられる。
【０００７】
特許文献１には、昇圧回路、放電抵抗、平滑コンデンサを用いた電源の構成が示されている。
【０００８】
【特許文献１】特開２００５−１６８１１１号公報（段落００１２、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
正常に電源をオフとする操作が行われた場合、ドライバＩＣは、予め定められたシーケンスに従って、電源オフ時の動作を行う。
【００１０】
しかし、正常に電源をオフとする操作が行われずに、突然、バッテリ電源１００（図５参照。）からの電圧供給が停止してしまう場合がある。例えば、装置が電源オンの状態となっているときに、ユーザが電池を取り外してしまうと、突然、バッテリ電源１００からの電圧供給が停止してしまうことになる。また、例えば、パネルを取り外し可能な車載用カーオーディオシステムの電源がオンとなっているときに、ユーザがパネルを取り外してしまうと、バッテリ電源１００からの電圧供給が突然停止してしまうことになる。
【００１１】
このようにバッテリ電源１００からの電圧供給が突然停止してしまうと、ドライバＩＣ内部に異常な電流が流れてドライバＩＣが破壊されたり、期待していない異常な表示が表示装置に現れてしまうことがある。この原因を、図６を参照して説明する。
【００１２】
図６は、バッテリ電源１００からの電圧供給が突然停止したときにおけるアナログ電圧およびロジック電圧の変化を示す説明図である。図６において、破線はアナログ電圧の変化を示し、実線はロジック電圧の変化を示す。図６に示すように、ユーザによる電池の取り外し等が原因となり、バッテリ電源１００からの電圧供給が突然遮断されても、第１平滑コンデンサ１０３、第２平滑コンデンサ１０４（図５参照。）に電荷が蓄積されているため、アナログ電圧およびロジック電圧は緩やかに低下する。
【００１３】
また、ロジック電圧はアナログ電圧よりも低いので、ロジック電圧の方が先に０Ｖに近づく。ロジック電圧が０Ｖに近づくと、ドライバＩＣ内での論理値が不定状態になってしまう。換言すれば、ドライバＩＣ内で送受される各種制御信号のレベル（電圧レベル）が本来のレベルとは異なる不定なレベルになってしまう。また、このとき、アナログ電圧は十分に低下していない。その結果、ドライバＩＣ内部に異常な電流が流れてドライバＩＣが破壊されたり、期待していない異常な表示が表示装置に現れてしまったりする。
【００１４】
このような異常電流による装置の破壊や異常表示の発生を防止するためには、アナログ電圧を急速に低下させ、ロジック電圧が０Ｖに近づいたときに、アナログ電圧が十分に低下している状態にすればよい。放電抵抗１０２は、第１平滑コンデンサ１０３に蓄積されている電荷を放電させる。放電抵抗１０２として抵抗値の小さな抵抗を用いることにより、バッテリ電源１００からの電圧供給停止時のアナログ電圧低下を速めることことができる。しかし、放電抵抗１０２には、バッテリ電源１００が電圧を供給しているときにも、電流をグラウンドに流す。この電流は無駄な電流であり、放電抵抗１０２の抵抗値を小さくすると、バッテリ電源１００が電圧を供給している間の無駄な消費電流が増加してしまうことになる。従って、放電抵抗１０２の抵抗値は小さくすることができず、バッテリ電源１００からの電源が停止したときにはアナログ電圧は緩やかに減少し、上述のような異常電流による装置の破壊や異常表示が発生してしまう。
【００１５】
そこで、本発明は、バッテリ電源からの電圧供給が突然停止した場合にアナログ電圧を急速に低下させることができ、バッテリ電源が電圧を供給している間の無駄な消費電流を低減することができる保護装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の態様１は、電圧が供給される装置（例えばドライバＩＣ５０）を電圧供給遮断時に保護する保護装置であって、外部に設けられた電源（例えばバッテリ電源１０）から供給される電圧を第１電圧（例えばアナログ電圧ＶＣＣ）に昇圧する昇圧回路（例えばＤＣ−ＤＣ昇圧回路１１）と、第１電圧を装置に供給するための第１電圧の出力端の近傍に設けられる平滑コンデンサ（例えば第１平滑コンデンサ１３）と、その平滑コンデンサに蓄積された電荷を放電させる放電抵抗（例えば放電抵抗１２）と、外部に設けられた電源が電圧を供給しているときに、第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流さず、外部に設けられた電源が電圧供給を停止したときに、第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流す放電抵抗制御手段（例えば放電抵抗制御回路２１）と、外部に設けられた電源から電源を供給され、第１電圧よりも低い第２電圧（例えばロジック電圧ＶＤＤ）を装置に供給し、外部に設けられた電源が電圧供給を停止して放電抵抗制御手段が放電抵抗に電流を流している間は、装置に対する第２電圧の供給を継続し、放電抵抗制御手段が放電抵抗に電流を流し終えた後に、装置に対する第２電圧の供給を停止する第２電圧供給制御手段（例えば電源ライン遮断回路２２）とを備えたことを特徴とする保護装置を提供する。
【００１７】
本発明の態様２は、態様１において、昇圧回路が、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線（例えば、バッテリ電源１０とコンパレータ７１とを接続する配線）を介して外部に設けられた電源から電圧を供給され、放電抵抗制御手段が、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線の電位が所定電位（例えば電位Ｖ２）より低下したときに、第１電圧の出力端と昇圧回路とを接続する配線から放電抵抗に電流を流し、第２電圧供給制御手段は、電流ミラーを含み、その電流ミラーは、外部に設けられた電源が電圧供給を停止したときに平滑コンデンサから電流を流し、その電流に伴って、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線から電流を流させて、その電源配線の電位を低下させる保護装置を提供する。
【００１８】
本発明の態様３は、態様２において、第２電圧供給制御手段が、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線に接続された配線抵抗（例えば第２抵抗８４）にエミッタおよびベースが接続されるｐｎｐ型トランジスタ（例えばｐｎｐ型トランジスタ８８）を備え、ｐｎｐ型トランジスタが、その電源配線からその配線抵抗（例えば第２抵抗８４）に電流が流されているときにコレクタから第２電圧を供給し、その電源配線からその配線抵抗（例えば第２抵抗８４）に電流が流されなくなったときにコレクタからの第２電圧の供給を停止する保護装置を提供する。
【００１９】
本発明の態様４は、態様２または態様３において、放電抵抗制御手段が、第１電圧の出力端と昇圧回路とを接続する配線と、放電抵抗とを接続させるＭＯＳ（Metal Oxide Semiconductor ）トランジスタ（例えばｐＭＯＳトランジスタ７３）と、放電抵抗制御手段と外部に設けられた電源とを接続する電源配線の電位が所定電位以上のときにＭＯＳトランジスタを導通状態とし、その電源配線の電位が所定電位より低いときにＭＯＳトランジスタを非導通状態とする比較回路（例えばコンパレータ７１）とを備えた保護装置を提供する。
【発明の効果】
【００２０】
本発明によれば、外部に設けられた電源からの電圧供給が突然停止した場合に第１電圧を急速に低下させることができ、外部に設けられた電源が電圧を供給している間の無駄な消費電流を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の保護装置の実施の一形態を模式的に示す説明図である。保護装置１は、バッテリ電源１０およびドライバＩＣ５０に接続され、バッテリ電源１０から電圧を供給され、ドライバＩＣ５０にアナログ電圧およびロジック電圧を供給する。バッテリ電源１０は、例えば、電池等の電源である。
【００２２】
ドライバＩＣ５０は、例えば、有機ＥＬディスプレイ装置を駆動するドライバＩＣであるが、他の表示装置を駆動するドライバＩＣであってもよい。例えば、ＳＴＮモードの液晶表示装置やＴＦＴ液晶表示装置等の液晶表示装置を駆動するドライバＩＣであってもよい。また、本発明が適用可能な有機ＥＬディスプレイ装置や液晶表示装置は、例えば、携帯機器が備える表示装置であるが、カーオーディオシステムの表示装置のように携帯機器以外の装置が備える表示装置であってもよい。
【００２３】
アナログ電圧は、表示装置の電極に印加するための電圧であり、ロジック電圧は、ドライバＩＣ内で制御信号として用いられる電圧である。既に説明したように、アナログ電圧は、ロジック電圧よりも高い電圧である。
【００２４】
保護装置１は、バッテリ電源１０からの電圧供給が突然停止した場合であってもドライバＩＣ５０が破壊されたりしないように、ドライバＩＣ５０を保護する。
【００２５】
保護装置１は、バッテリ電源１０から供給される電圧をロジック電圧としてドライバＩＣ５０に供給する。また、保護装置１は、バッテリ電源１０から供給される電圧を昇圧し、昇圧後の電圧をアナログ電圧としてドライバＩＣ５０に供給する。以下、バッテリ電源１０が保護装置１に供給する電圧を外部ＶＤＤと記す。また、保護装置１がドライバＩＣ５０に供給するアナログ電圧をＶＣＣと記す。また、保護装置１がドライバＩＣ５０に供給するロジック電圧をＶＤＤと記す。
【００２６】
保護装置１は、ＤＣ−ＤＣ昇圧回路１１と、放電抵抗１２と、放電抵抗制御回路２１と、電源ライン遮断回路２２とを備える。また、保護装置１は、アナログ電圧ＶＣＣの出力端に第１平滑コンデンサ１３を備え、ロジック電圧ＶＤＤの出力端に第２平滑コンデンサ１４を備える。さらに、保護装置１は、ＤＣ−ＤＣ昇圧回路１１の電圧入力端に第３平滑コンデンサ３１を備え、ＤＣ−ＤＣ昇圧回路１１の電圧出力端に第４平滑コンデンサ３２を備える。
【００２７】
第１平滑コンデンサ１３の一方の電極は、保護装置１のアナログ電圧ＶＣＣ出力端の近傍に接続され、もう一方の電極は接地される。第１平滑コンデンサ１３は、保護回路１がドライバＩＣ５０にアナログ電圧ＶＣＣを供給している間に電荷を蓄積し、ドライバＩＣ５０への供給電圧（ＶＣＣ）を安定にする。同様に、第２平滑コンデンサ１４の一方の電極は、保護装置１のロジック電圧ＶＤＤ出力端の近傍に接続され、もう一方の電極は接地される。第２平滑コンデンサ１４は、保護回路１がドライバＩＣ５０にロジック電圧ＶＤＤを供給している間に電荷を蓄積し、ドライバＩＣ５０への供給電圧（ＶＤＤ）を安定にする。
【００２８】
ＤＣ−ＤＣ昇圧回路１１はバッテリ電源１０に接続され、ＤＣ−ＤＣ昇圧回路１１にはバッテリ電源１０から外部ＶＤＤが供給される。そして、ＤＣ−ＤＣ昇圧回路１１は、外部ＶＤＤを昇圧し、昇圧した電圧を出力する。この電圧がアナログ電圧ＶＣＣである。
【００２９】
第３平滑コンデンサ３１の一方の電極は、ＤＣ−ＤＣ昇圧回路１１とバッテリ電源１０とを接続する配線において、ＤＣ−ＤＣ昇圧回路１１の電圧入力端の近傍に接続される。第３平滑コンデンサ３１のもう一方の電極は接地される。第３平滑コンデンサ３１は、ＤＣ−ＤＣ昇圧回路１１に外部ＶＤＤが供給されている間に電荷を蓄積し、ＤＣ−ＤＣ昇圧回路１１に供給される電圧を安定にする。
【００３０】
第４平滑コンデンサ３２の一方の電極は、ドライバＩＣ５０へのアナログ電圧ＶＣＣの出力端と、ＤＣ−ＤＣ昇圧回路１１とを接続する配線において、ＤＣ−ＤＣ昇圧回路１１の電圧出力端の近傍に接続される。第４平滑コンデンサ３２のもう一方の電極は接地される。第４平滑コンデンサ３２は、ＤＣ−ＤＣ昇圧回路１１が昇圧した電圧を出力している間に電荷を蓄積し、ＤＣ−ＤＣ昇圧回路１１が出力する電圧を安定にする。
【００３１】
放電抵抗制御回路２１は、バッテリ電源１０、放電抵抗１２に接続される。また、放電抵抗制御回路２１は、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線にも接続されている。放電抵抗１２の一端は接地されている。放電抵抗１２は、第１平滑コンデンサ１３および第４平滑コンデンサ３２に蓄積されている電荷を短時間で放電可能な低抵抗の放電抵抗である。
【００３２】
ただし、放電抵抗制御回路２１は、放電抵抗制御回路２１自身とバッテリ電源１０とを接続する配線の電位が所定電位以上であるときには、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線と、放電抵抗１２とが非接続状態となるようにする。すなわち、バッテリ電源１０が外部ＶＤＤを供給している間は、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線は、放電抵抗１２に接続されない状態に保たれる。従って、放電抵抗１２として抵抗値の小さい抵抗を用いても、バッテリ電源１０が外部ＶＤＤを供給しているときに放電抵抗１２を流れる無駄な消費電流は発生しない。
【００３３】
放電抵抗制御回路２１は、放電抵抗制御回路２１自身とバッテリ電源１０とを接続する配線の電位が所定電位より低くなったときに、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線と、放電抵抗１２とを接続状態にし、第１平滑コンデンサ１３および第４平滑コンデンサ３２に蓄積されている電荷を急速に放電させる。すなわち、放電抵抗制御回路２１は、放電抵抗制御回路２１自身とバッテリ電源１０とを接続する配線の電位が所定電位より低くなったときに、アナログ電圧ＶＣＣを急速に低下させる。放電抵抗制御回路２１の詳細な回路構成については、図３を参照して後述する。
【００３４】
図１に示すように、放電抵抗制御回路２１とバッテリ電源１０とを接続する配線には、ＤＣ−ＤＣ昇圧回路１１の電圧入力端および電源ライン遮断回路２２の電圧入力端（外部ＶＤＤの入力端）も接続されている。従って、放電抵抗制御回路２１とバッテリ電源１０とを接続する配線には、第３平滑コンデンサ３１も接続される。
【００３５】
電源ライン遮断回路２２はバッテリ電源１０に接続され、電源ライン遮断回路２２には外部ＶＤＤが供給される。そして、電源ライン遮断回路２２は、保護装置１のロジック電圧出力端にも接続される。バッテリ電源１０が外部ＶＤＤを供給している間、電源ライン遮断回路２２はロジック電圧ＶＤＤをドライバＩＣ５０に供給する。
【００３６】
また、電源ライン遮断回路２２は、第４平滑コンデンサ３２および第１平滑コンデンサ１３にも接続されている。電源ライン遮断回路２２は、電流ミラーを備える。この電流ミラー（図１において図示せず。）は、バッテリ電源１０からの外部ＶＤＤの供給が突然停止した場合に、第４平滑コンデンサ３２および第１平滑コンデンサ１３に蓄積された電荷を用いて電流を流し、その電流に合わせて、第３平滑コンデンサ３１の電荷が放電されるように電流を流す。このように電流を流すことで、第３平滑コンデンサ３１の放電を速める。すなわち、放電抵抗制御回路２１とバッテリ電源１０とを接続する配線の電位の低下を速める。
【００３７】
電流ミラーによって、放電抵抗制御回路２１とバッテリ電源１０とを接続する配線の電位が所定電位より低くされると、放電抵抗制御回路２１が、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線と、放電抵抗１２とを接続状態にし、第１平滑コンデンサ１３および第４平滑コンデンサ３２に蓄積されている電荷を放電させる。
【００３８】
すなわち、電源ライン遮断回路２２は、バッテリ電源１０からの電圧供給停止後、第３平滑コンデンサ３１の放電を速めて、迅速に放電抵抗制御回路２１に、第１平滑コンデンサ１３および第４平滑コンデンサ３２が接続されている配線と、放電抵抗１２とを接続状態させる。よって、アナログ電圧ＶＣＣを急速に低下させることができる。
【００３９】
また、電源ライン遮断回路２２は、電流ミラーが第３平滑コンデンサ３１から電流を流している間はドライバＩＣ５０に対するロジック電圧供給を維持し、電流ミラーが第３平滑コンデンサ３１から電流を流せなくなるとドライバＩＣ５０に対するロジック電圧供給を停止する。電源ライン遮断回路２２の詳細な回路構成については、図３を参照して後述する。
【００４０】
図２は、バッテリ電源１０からの電圧供給が突然遮断されたときのアナログ電圧およびロジック電圧の変化を示す説明図である。図２において、破線はアナログ電圧の変化を示し、実線はロジック電圧の変化を示す。バッテリ電源１０からの電圧供給が突然遮断された後、電流ミラーが第３平滑コンデンサ３１から電流を流している間に、放電抵抗制御回路２１とバッテリ電源１０とを接続する配線の電位が所定電位より低くなり、放電抵抗制御回路２１は、アナログ電圧ＶＣＣを急速に低下させる（図２参照。）。そして、電流ミラーが第３平滑コンデンサ３１から電流を流している間、電源ライン遮断回路２２は、ドライバＩＣ５０に対するロジック電圧供給を維持する。電流ミラーが第３平滑コンデンサ３１から電流を流せなくなると、電源ライン遮断回路２２は、ロジック電圧の供給を停止する。電源ライン遮断回路２２がロジック電圧の供給を停止した後も、第２平滑コンデンサ１４には電荷が蓄積されているので、ドライバＩＣ５０にロジック電圧を供給できる。そして、ドライバＩＣ５０に供給されるロジック電圧は緩やかに低下する（図２参照。）。
【００４１】
図３は、保護装置１の構成を詳細に示す回路図である。図１に示す構成要素と同様の構成要素に関しては図１と同一の符号を付し、詳細な説明を省略する。
【００４２】
放電抵抗制御回路２１は、コンパレータ７１と、電源７２と、ｐＭＯＳ（P-channel Metal Oxide Semiconductor ）トランジスタ７３とを備える。
【００４３】
コンパレータ７１は、正側端子の電位が負側端子の電位以上であれば、ハイレベルの電圧を出力する。また、正側端子の電位が負側端子の電位よりも低くなると、ローレベルの電圧を出力する。コンパレータ７１の負側端子には、電源７２が接続されている。電源７２が接続されていることにより、コンパレータ７１の負側端子の電位は一定に保たれる。この負側端子の電位をＶ２とする。ただし、Ｖ２は、外部ＶＤＤよりも低い。
【００４４】
また、コンパレータ７１の正側端子は、バッテリ電源１０が接続される。コンパレータ７１の正側端子の電位をＶ１とする。コンパレータ７１の正側端子とバッテリ電源１０とを接続する配線（放電抵抗制御回路２１とバッテリ電源１０とを接続する配線）には、ＤＣ−ＤＣ昇圧回路１１の電圧入力端および電源ライン遮断回路２２の電圧入力端（後述する第２抵抗８４、図３参照。）も接続されている。従って、コンパレータ７１の正側端子とバッテリ電源１０とを接続する配線には、第３平滑コンデンサ３１も接続される。
【００４５】
コンパレータ７１の出力端は、ｐＭＯＳトランジスタ７３のゲートに接続されている。また、ｐＭＯＳトランジスタ７３のソースは、ＤＣ−ＤＣ昇圧回路１１とアナログ電圧の出力端とを接続する配線（すなわち、第１平滑コンデンサ１３および第４平滑コンデンサが接続されている配線）に接続される。ｐＭＯＳトランジスタ７３のドレインは、放電抵抗１２の一端に接続され、放電抵抗１２の他端は接地されている。
【００４６】
Ｖ１≧Ｖ２のとき、コンパレータ７１は、ハイレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。Ｖ１≧Ｖ２のときにコンパレータ７１が出力するハイレベルの電圧は、ｐＭＯＳトランジスタ７３のソース−ゲート間の電圧が閾値以下となり、ｐＭＯＳトランジスタ７３のソースとドレイン間には電流が流れなくなる電圧である。例えば、Ｖ１≧Ｖ２のときにコンパレータ７１が出力するハイレベルの電圧は、アナログ電圧ＶＣＣと等しい電圧である。Ｖ１≧Ｖ２のとき、コンパレータ７１は、そのようなハイレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。すると、ｐＭＯＳトランジスタ７３のソース−ゲート間の電圧が閾値以下となり、ｐＭＯＳトランジスタ７３のソースとドレイン間には電流が流れない。すなわち、第１平滑コンデンサ１３および第４平滑コンデンサが接続されている配線から放電抵抗１２に電流が流れない。
【００４７】
一方、Ｖ１＜Ｖ２のとき、コンパレータ７１は、ローレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。Ｖ１＜Ｖ２のときにコンパレータ７１が出力するローレベルの電圧は、ｐＭＯＳトランジスタ７３のソース−ゲート間の電圧が閾値を超え、ｐＭＯＳトランジスタ７３のソースとドレイン間に電流を流すことが可能な電圧である。Ｖ１＜Ｖ２のとき、コンパレータ７１は、そのようなローレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。すると、ｐＭＯＳトランジスタ７３のソース−ゲート間の電圧が閾値を超え、ｐＭＯＳトランジスタ７３のソースとドレイン間に電流を流すことが可能となる。
【００４８】
電源ライン遮断回路２２は、電流ミラーと、ｐｎｐ型トランジスタ８８とを備える。電流ミラーは、第１抵抗８３と、第２抵抗８４と、第３抵抗８５と、ベース同士が接続された２つのｎｐｎ型トランジスタ８１，８２を含む。
【００４９】
トランジスタ８１，８２のエミッタはいずれも接地される。一方のｎｐｎ型トランジスタ８１（以下、第１トランジスタと記す。）のコレクタには、第１抵抗８３の一端が接続され、第１抵抗８３の他端は、ＤＣ−ＤＣ昇圧回路１１の電圧出力端に接続される。以下、第１抵抗８３とＤＣ−ＤＣ昇圧回路１１とを接続する配線９１を第１配線９１と記す。また、第１トランジスタ８１のコレクタとベースは接続されている。
【００５０】
もう一方のｎｐｎ型トランジスタ（第２トランジスタ）８２のコレクタには、第３抵抗８５が接続され、さらに第３抵抗８５と直列に第２抵抗８４が接続される。第２抵抗８４の端部のうち、第３抵抗８５と接続されていない方の端部は、バッテリ電源１０に接続されている。以下、第２抵抗とバッテリ電源１０とを接続する配線９２を、第２配線９２と記す。第２配線９２には、第３平滑コンデンサ３１と、コンパレータ７１の正側端子も接続されている。
【００５１】
電流ミラーは、第１配線９１を流れる電流と等しい電流値の電流を第２配線に流す。
【００５２】
また、第２抵抗８４の端部のうち、第３抵抗８５と接続されている端部は、ｐｎｐ型トランジスタ８８のベースに接続される。第２抵抗８４のもう一方の端部は、ｐｎｐ型トランジスタ８８のエミッタに接続される。ｐｎｐ型トランジスタ８８のコレクタは、ロジック電圧ＶＤＤの出力端に接続される。  
【００５３】
ｐｎｐ型トランジスタ８８のベースに印加される電圧をＶＢとし、エミッタに印加される電圧をＶＥとする。ＶＢ≧ＶＥ−ＶＢＥという関係が満たされる場合には、ｐｎｐ型トランジスタ８８はエミッタに印加される電圧を、コレクタからロジック電圧として供給する。なお、ＶＢＥは、トランジスタの特性に応じた値であり、例えば、０．７Ｖである。ＶＢ≧ＶＥ−ＶＢＥという関係が満たされなくなると、ｐｎｐ型トランジスタ８８は電圧の供給を停止するオフ状態となる。
【００５４】
次に、バッテリ電源１０が電圧（外部ＶＤＤ）を供給しているときの保護装置１の状態について説明する。
【００５５】
バッテリ電源１０が外部ＶＤＤを供給しているとき、ＤＣ−ＤＣ昇圧回路１１は、外部ＶＤＤを昇圧する。そして、ＤＣ−ＤＣ昇圧回路１１は、昇圧した電圧をアナログ電圧ＶＣＣとして、アナログ電圧出力端を介して、ドライバＩＣ５０に供給する。このとき、第３平滑コンデンサ３１、第４平滑コンデンサ３２、および第１平滑コンデンサ１３に電荷が蓄積される。
【００５６】
また、コンパレータ７１の正側端子には、外部ＶＤＤが供給される。従って、Ｖ１＞Ｖ２となり、コンパレータ７１は、ハイレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。この結果、ｐＭＯＳトランジスタ７３は、第１平滑コンデンサ１３および第４平滑コンデンサが接続されている配線と、放電抵抗１２とを非接続状態にする。すなわち、第１平滑コンデンサ１３および第４平滑コンデンサが接続されている配線（ソース側の配線）からドレイン側の放電抵抗１２に電流が流れない状態となる。従って、バッテリ電源１０が外部ＶＤＤを供給しているとき、放電抵抗１２を流れる無駄な消費電流は発生しない。
【００５７】
また、電流ミラーの第１配線９１には、ＤＣ−ＤＣ昇圧回路１１から電流が流される。その結果、第２配線９２にも、第１配線９１を流れる電流と等しい電流値の電流が流れる。また、ｐｎｐ型トランジスタ８８のエミッタには、外部ＶＤＤが印加され、ＶＢ≧ＶＥ−ＶＢＥという関係が成立する。この結果、ｐｎｐ型トランジスタ８８のコレクタから、ロジック電圧の出力端を介して、ドライバＩＣ５０にロジック電圧ＶＤＤが供給される。このとき、第２平滑コンデンサ１４に電荷が蓄積される。
【００５８】
次に、ユーザの誤った操作によって、バッテリ電源１０が電圧の供給を突然停止したときの保護装置１の状態について説明する。
【００５９】
バッテリ電源１０が電圧の供給を停止した直後、第３平滑コンデンサ３１には電荷が蓄積された状態になっている。従って、バッテリ電源１０が電圧供給を停止しても、直ちにコンパレータ７１の正側端子の電位Ｖ１がＶ２より低くなるわけではない。
【００６０】
また、バッテリ電源１０が電圧の供給を停止した直後、第４平滑コンデンサ３２および第１平滑コンデンサ１３にも電荷が蓄積されている。従って、第４平滑コンデンサ３２および第１平滑コンデンサ１３に接続されている第１配線９１には、バッテリ電源１０からの電圧供給停止後も電流が流れる。すると、第２配線９２にも、第１配線９１を流れる電流と等しい電流が流れ、第３平滑コンデンサ３１に蓄積されていた電荷が減少する。その結果、コンパレータ７１の正側端子の電位Ｖ１が負側端子の電位Ｖ２よりも低くなる。
【００６１】
すると、コンパレータ７１は、ローレベルの電圧をｐＭＯＳトランジスタ７３のゲートに印加する。ｐＭＯＳトランジスタ７３は、ゲートにローレベルの電圧が印加されると、ソースからドレインに電流を流せる状態になり、第４平滑コンデンサ３２および第１平滑コンデンサ１３が接続されている配線から、抵抗値の低い放電配線に電流が流れ、第１平滑コンデンサ１３および第４平滑コンデンサ３２の電荷が速やかに放電される。第１平滑コンデンサ１３の電荷が速やかに放電されるので、アナログ電圧ＶＣＣも速やかに低下する。
【００６２】
このように、電流ミラーによって第２配線９２に電流を流して第３平滑コンデンサ３１の電荷を放電を速めることで、ｐＭＯＳトランジスタ７３の状態をソースからドレインに電流を流せる状態に速く変化させ、急速にアナログ電圧ＶＣＣを低下させる。
【００６３】
第２配線９２に電流が流されている間、ｐｎｐ型トランジスタ８８のエミッタには、未だ電圧が印加されている。その結果、ｐｎｐ型トランジスタ８８のコレクタからのロジック電圧の供給は維持される。
【００６４】
ｐＭＯＳトランジスタ７３のソース側からドレイン側の放電抵抗１２に電流が流れ、第１平滑コンデンサ１３および第４平滑コンデンサ３２の電荷が放電されると、第１配線９１に電流が流れなくなり、第２配線９２にも電流が流れなくなる。すると、ｐｎｐ型コンデンサ８８では、ＶＢ≧ＶＥ−ＶＢＥという関係が成立しなくなり、ｐｎｐ型コンデンサ８８は、コレクタからの電圧供給を停止する。すなわち、ロジック電源の出力端および第２平滑コンデンサは、電源ライン遮断回路２２と電気的に接続されていない状態になる。
【００６５】
このように、第１平滑コンデンサ１３および第４平滑コンデンサ３２の電荷が放電されてアナログ電圧ＶＣＣが低下するまで（第２配線９２に電流が流れなくなるまで）、電源ライン遮断回路２２のｐｎｐ型トランジスタ８８は、ロジック電圧の供給を維持する。そして、第１平滑コンデンサ１３および第４平滑コンデンサ３２の電荷が放電されてアナログ電圧ＶＣＣが低下すると（第２配線９２に電流が流れなくなると）、ｐｎｐ型コンデンサ８８は、コレクタからの電圧供給を停止する。
【００６６】
ｐｎｐコンデンサ８８がロジック電圧の供給を停止しても、第２平滑コンデンサ１４には電荷が蓄積されている。従って、その後もドライバＩＣ５０にはロジック電圧が供給される。ドライバＩＣ５０に供給されるロジック電圧は、第２平滑コンデンサ１４の放電とともに緩やかに低下する。
【００６７】
以上のように、バッテリ電源１０が電圧の供給を突然停止したとき、アナログ電圧ＶＣＣは速やかに低下する。そして、この間、電源ライン遮断回路２２のｐｎｐ型トランジスタ８８は、ロジック電圧の供給を維持する。また、アナログ電圧ＶＣＣが低下した後、ｐｎｐ型コンデンサ８８は、コレクタからの電圧供給を停止する。しかし、第２平滑コンデンサ１４には電荷が蓄積されているので、ドライバＩＣ５０に対するロジック電圧の供給は暫く維持できる。
【００６８】
よって、ドライバＩＣ５０内での論理値が不定になる前に、アナログ電圧を急速に低下させることができる。従って、ドライバＩＣ５０内での論理値が不定状態となっているときに、異常電流が流れて、ドライバＩＣ５０が破壊されてしまうということを防止できる。また、異常表示の発生を防止することができる。
【００６９】
また、バッテリ電源１０が電圧を供給しているときには、ｐＭＯＳトランジスタ７３は、ソースとドレインとの間で電流を流さない状態になっている。従って、バッテリ電源１０が電圧を供給しているときに、無駄な消費電流を低減させることができる。
【００７０】
図４は、各電圧の低下をシミュレートした結果を示す。図４では、アナログ電圧の変化を実線で示し、ロジック電圧の変化を破線で示している。また、外部ロジック電圧（バッテリ電源１０が供給する外部ＶＤＤ）の変化を長破線で示している。図４に示すように、外部ロジック電圧が突然低下すると、急速にアナログ電圧ＶＣＣが低下し、一方、ロジック電圧ＶＤＤの供給は維持され、ロジック電圧ＶＤＤは緩やかに低下することが確認できた。なお、本シミュレーションでは、放電抵抗１２の抵抗値を１０Ωとしている。
【産業上の利用可能性】
【００７１】
本発明は、液晶表示装置や有機ＥＬディスプレイ装置等の駆動ドライバの保護に適用することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の保護装置の実施の一形態を模式的に示す説明図。
【図２】バッテリ電源からの電圧供給が突然遮断されたときのアナログ電圧およびロジック電圧の変化を示す説明図。
【図３】保護装置の構成を詳細に示す回路図。
【図４】各電圧の低下をシミュレートした結果を示す説明図。
【図５】ドライバＩＣに電圧を供給する従来の電圧供給回路の構成例を示す説明図。
【図６】バッテリ電源からの電圧供給が突然停止したときにおける従来のアナログ電圧およびロジック電圧の変化を示す説明図。
【符号の説明】
【００７３】
１  保護装置
１０  バッテリ電源
１１  ＤＣ−ＤＣ昇圧回路
１２  放電抵抗
１３  第１平滑コンデンサ
１４  第２平滑コンデンサ
２１  放電抵抗制御回路
２２  電源ライン遮断回路
３１  第３平滑コンデンサ
３２  第４平滑コンデンサ
７１  コンパレータ
７２  電源
７３  ｐＭＯＳトランジスタ
８１，８２  ｎｐｎ型トランジスタ
８３〜８５  抵抗
８８  ｐｎｐ型トランジスタ
【図１】
2007228770.tif 000003
【図２】
2007228770.tif 000004
【図３】
2007228770.tif 000005
【図４】
2007228770.tif 000006
【図５】
2007228770.tif 000007
【図６】
2007228770.tif 000008