(57)【要約】【課題】支持体を用いた半導体装置の製造方法において、製造工程を複雑化させることなく、信頼性及び歩留まりの向上を図る。【解決手段】支持体８と半導体基板１とを貼りつける工程の前に、半導体基板１の表面を一部除去し、ダイシングラインＤＬに対応する位置に沿って溝部５を形成する。一連の加工をした後、ダイシングブレードやドライエッチングによって保護層２０，第２の絶縁膜１１，半導体基板１を順に除去して開口部２２（溶解剤供給経路）を形成する。開口部２２はその底部で溝部５と連通し、接着層７が当該開口部２２内において一部露出される。この時点で多数の半導体装置は個々の半導体チップに分割される。次に、開口部２２を介して溶解剤（例えばアルコールやアセトン）を露出された接着層７に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体８を剥離除去する。【選択図】図１２
2007273941.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面の一部を除去して溝部を形成する工程と、
前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記半導体基板の裏面から表面方向に前記半導体基板を一部除去し、前記溝部に到達する開口部を形成し、前記接着層を露出させる工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記接着層を露出させる工程において、ダイシングブレード，レーザー，またはエッチングのいずれかを用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記支持体を貼り付ける工程の後に、前記半導体基板の裏面を研削する工程を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
半導体基板の表面の一部を除去して溝部を形成する工程と、
前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、
前記溝部から前記接着層が露出されるまで前記半導体基板の裏面を研削して前記半導体基板を薄くする工程と、
前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記溝部を形成する工程は、前記半導体基板のダイシングラインの位置に沿って前記溝部が形成されるように行うことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記半導体基板の外周部を除いて前記溝部を形成することを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記支持体を貼り付ける工程の前に、
前記半導体基板の表面上に絶縁膜を介してパッド電極を形成する工程を有し、
前記支持体を貼り付ける工程の後に、
前記半導体基板の裏面から表面方向に前記半導体基板及び前記絶縁膜を一部除去して、前記パッド電極を露出させる工程と、
前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面上を被覆する保護膜を形成する工程と、を有することを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記パッド電極を形成する工程の後であって、前記支持体を貼り付ける工程の前に、
前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記電極接続層は、少なくともニッケル，金，バナジウム，スズ，銅，モリブデンのいずれかを含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記支持体を貼り付ける工程の後に、
前記半導体基板を裏面から表面方向に前記半導体基板を一部除去してビアホールを形成する工程と、
前記ビアホール内から前記半導体基板の裏面上に延在する配線層を形成する工程と、
前記配線層を含めた前記半導体基板の裏面上を被覆する保護膜を形成する工程と、を有することを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記支持体には、前記溶解剤を供給する経路が形成されていないことを特徴とする請求項１乃至請求項１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記支持体は剛性の基板であることを特徴とする請求項１乃至請求項１１のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、支持体を用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、実装密度を高めるために半導体チップの薄型化，小型化が要求されており、この要求を満たすためにもシリコン等の半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるため搬送が不可能になってしまう。そこで、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼りつけ、支持体の貼り付けられていない面をグラインダー等で研削することで薄型化することが一般的に行われている。
【０００３】
図２１，図２２は、従来の半導体装置の製造方法における支持体の剥離除去の工程の概略を示す断面図である。図２１に示すように、シリコン等から成る半導体基板２００の表面上にはアルミニウム等から成るパッド電極２０１がシリコン酸化膜等の第１の絶縁膜２０２を介して形成されている。また、パッド電極２０１の一部上はシリコン窒化膜等のパッシベーション膜２０３で被覆されている。さらに、半導体基板２００の表面上には、支持体としてのガラス基板２０４が接着層２０５を介して貼り付けられている。ここで、ガラス基板２０４には接着層２０５の溶解剤を供給するための貫通穴２０６が複数形成されているものとする。なお、ガラス基板２０４や金属や樹脂等から成る剛性の基板の代わりにフィルム状の保護テープを支持体として用いることもできる。
【０００４】
また、半導体基板２００を貫通し、その裏面からパッド電極２０１に到達するビアホール２０７が形成されている。このビアホール２０７の側壁及び半導体基板２００の裏面にはシリコン酸化膜等の第２の絶縁膜２０８が形成されている。
【０００５】
さらに、ビアホール２０７の中にはパッド電極２０１と電気的に接続されたバリア層２０９及び貫通電極２１０が形成され、半導体基板２００の裏面上には、当該貫通電極２１０と繋がった配線層２１１が延在している。そして、第２の絶縁膜２０８，配線層２１１，貫通電極２１０を被覆してソルダーレジスト等から成る保護層２１２が形成され、保護層２１２の所定領域は開口し当該開口部にボール状の導電端子２１３が形成されている。
【０００６】
そして、図２２に示すように、貫通穴２０６から接着層２０５の溶解剤（例えばアルコールやアセトン）を供給し、ガラス基板２０４を剥離除去する。その後、ダイシングブレードやレーザーを用いてダイシングラインＤＬに沿ってカットすることで個々の半導体チップに分割する。
【０００７】
また、ガラス基板２０４の替わりにフィルム状の保護テープを用いた場合には、ダイシング後、例えば粘着テープを用いて引き剥がすようにして保護テープ（支持体）を剥離させていた（特許文献２の図７等参照）。
【０００８】
上述した技術は、以下の特許文献に記載されている。
【特許文献１】特開２００５−１９１５５０号公報
【特許文献２】特開２００２−２７０６７６号公報
【特許文献３】特開２００１−１８５５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の半導体装置の製造方法では、支持体としてのガラス基板２０４に、接着層２０５の溶解剤が供給できる経路としての微細な貫通穴２０６や溝等を形成させていたため、製造工程が複雑になりコスト高になるという問題があった。また、このように溶解剤供給経路が形成された支持体を用いると、当該経路が形成された箇所からアウトガスの発生や腐食物質の浸入等、半導体装置の製造プロセスに悪影響を及ぼす場合がある。さらに、溶解剤供給経路を施す加工によって支持体の強度が低下し、支持体に機械的損傷が生じる場合がある。さらにまた、支持体をリサイクルする際に貫通穴２０６や溝といった溶解剤供給経路の金属汚染状況の検証が困難であった。
【００１０】
また、溶解剤供給経路が形成されたガラスや石英やセラミック，金属，樹脂等の剛性の支持体の替わりにフィルム状の保護テープを支持体として用いることもできるが、従来の保護テープの剥がし方法では、保護テープを剥離させる際に薄型化された半導体装置に機械的欠陥が生じるという問題があった。さらにまた、保護テープを支持体として用いた場合には製造プロセスにおいて保護テープの耐熱性を考慮しなければならないという問題もあった。
【００１１】
上記問題を解決する観点から本発明者は、溶解剤供給経路を支持体に形成することを要しない半導体装置の製造方法を着想するに至った。これは、図１に示すように、半導体基板１００の一方の面に接着層１０１を介してガラス基板等の支持体１０２を貼り付け、半導体基板１００に様々な加工を施す。次に、半導体基板１００の他方の面から半導体基板１００を一部除去することで接着層１０１を半導体基板１００側から露出させる開口部１０３を形成し、その後当該開口部１０３から溶解剤を供給することで半導体基板１００と支持体１０２を分離するというものである。
【００１２】
ただし、ここで開口部１０３を形成する際に例えばダイシングブレードを用いてカットすると、その刃が支持体１０２にまで到達して傷つけてしまい、支持体１０２のリサイクルができなくなるという問題が生じ得る。また、これとは逆に半導体基板１を十分にカットできない問題も生じ得る。従って、開口部１０３形成に係る様々なバリエーションを考える必要もあった。
【００１３】
本発明は以上の状況に鑑み、支持体を用いた半導体装置の製造工程を簡素化し、製造コストの低減，信頼性及び歩留まりを向上させることを目的とする。さらに、半導体装置の薄型化・小型化に適した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、半導体基板の表面の一部を除去して溝部を形成する工程と、前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、前記半導体基板の裏面から表面方向に前記半導体基板を一部除去し、前記溝部に到達する開口部を形成し、前記接着層を露出させる工程と、前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする。
【００１５】
また、本発明の半導体装置の製造方法は、半導体基板の表面の一部を除去して溝部を形成する工程と、前記溝部が形成された半導体基板の表面上に接着層を介して支持体を貼り付ける工程と、前記溝部から前記接着層が露出されるまで前記半導体基板の裏面を研削して前記半導体基板を薄くする工程と、前記接着層が露出された箇所から前記接着層を溶解させる溶解剤を供給することで、前記半導体基板から前記支持体を分離する工程と、を有することを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、前記溝部を形成する工程が、前記半導体基板のダイシングラインの位置に沿って前記溝部を形成するように行うことを特徴とする。
【００１７】
また、本発明の半導体装置の製造方法は、前記半導体基板の外周部を除いて前記溝部を形成することを特徴とする。
【００１８】
また、本発明の半導体装置の製造方法は、前記支持体を貼り付ける工程の前に、前記半導体基板の表面上に絶縁膜を介してパッド電極を形成する工程を有し、前記支持体を貼り付ける工程の後に、前記半導体基板の裏面から表面方向に前記半導体基板及び前記絶縁膜を一部除去して、前記パッド電極を露出させる工程と、前記露出されたパッド電極と電気的に接続された配線層を形成する工程と、前記配線層を含めた前記半導体基板の裏面上を被覆する保護膜を形成する工程と、を有することを特徴とする。
【００１９】
また、本発明の半導体装置の製造方法は、前記パッド電極を形成する工程の後であって、前記支持体を貼り付ける工程の前に、前記パッド電極上に、他の半導体装置の電極と接続するための電極接続層を形成する工程を有することを特徴とする。
【００２０】
また、本発明の半導体装置の製造方法は、前記支持体を貼り付ける工程の後に、前記半導体基板を裏面から表面方向に前記半導体基板を一部除去してビアホールを形成する工程と、前記ビアホール内から前記半導体基板の裏面上に延在する配線層を形成する工程と、前記配線層を含めた前記半導体基板の裏面を被覆する保護膜を形成する工程と、を有することを特徴とする。
【発明の効果】
【００２１】
本発明によれば、貫通穴や溝等の溶解剤供給経路を形成した支持体を用いる必要がないため、製造工程が簡略化され、コストを削減することができるとともに、当該溶解剤供給経路の存在に起因するアウトガスの発生や腐食物質の浸入といった影響を防止することができる。また、ダイシングブレードを用いて個々の半導体チップに分割した場合でも支持体を損傷させるおそれがない。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の第１の実施形態について図面を参照しながら説明する。図２〜図１３はそれぞれ製造工程順に示した断面図である。
【００２３】
まず、図２に示すように、その表面に不図示の電子デバイス（例えば、ＣＣＤや赤外線センサー等の受光素子や発光素子またはその他の半導体素子）が形成された半導体基板１を準備する。半導体基板１は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板１の表面に第１の絶縁膜２（例えば、熱酸化法やＣＶＤ法によって形成されたシリコン酸化膜やＢＰＳＧ膜）を例えば２μｍの膜厚に形成する。
【００２４】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜２上にパッド電極３を例えば１μｍの膜厚に形成する。パッド電極３は半導体基板１上の電子デバイスやその周辺素子と電気的に接続されている。
【００２５】
次に、半導体基板１の表面上に、パッド電極３の一部上あるいは全部を被覆するパッシベーション膜４（例えば、ＣＶＤ法によって形成されたシリコン窒化膜）を形成する。
【００２６】
次に、図３に示すように半導体基板１の表面の一部を除去し、溝部５を設ける。溝部５は後述するように溶解剤供給経路の一部となる部位であり、その深さは約１０μｍ以上であることが好ましい。
【００２７】
また、当該溝部５は、同図に示すようにダイシングラインＤＬに対応する位置に沿って設けることが好ましい。後述するように溝部５をダイシングラインＤＬに対応させることで、溶解剤供給経路の形成工程と、半導体チップの個片化の工程（いわゆるダイシング工程）とを同時に行うことが可能となるからである。図４（ａ），（ｂ）は溝部５が形成された半導体基板１の平面図である。
【００２８】
溝部５の形成は、いわゆるハーフエッチと呼ばれるものである。具体的には例えば不図示のレジスト層をマスクとしたエッチングによって半導体基板１を一部除去することで、図３（ａ）に示すような溝部５を形成する。
【００２９】
また、ダイシングブレードを用いて機械的に半導体基板１を一部除去することで、図３（ｂ）に示すような溝部５ａを形成することもできる。なお、ダイシングブレードを用いた場合に溝部５ａの断面は、図３（ｂ）に示すように刃の形状に対応した形状（半導体基板１の表面側の幅が若干拡がった形状）をしている。このように、半導体基板１の表面側の溝部の幅を拡くすることが、支持体を剥離する際に溶解剤を円滑に供給する上で好ましい。なお、溝部５の形成に際して等方性エッチング及び異方性エッチングを組み合わせた場合には、溝部５ｂの断面形状を図３（ｃ）に示すように半導体基板１の表面側が拡がり、裏面側に凸部を有したような形状とすることもできる。
【００３０】
ただし、図４（ａ）に示すように溝部５が半導体基板１の外周から露出していると、支持体を貼り付けた後に外部（半導体基板１の周辺部等）から溝部５を介して腐食性の物質（例えば、ウエットプロセスにおける薬液）が半導体基板１の内部に浸入し、悪影響を及ぼすおそれがある。そのため、図４（ｂ）に示すように半導体基板１の外周部６の所定の間隔（約３ｍｍ）を除く領域に溝部５を形成すること、つまり支持体を貼り付けた際に溝部５が外部に露出されないように加工することが好ましい。具体的には例えば、外周部６が除去されないようにレジスト層を形成し、当該レジスト層をマスクとして外周部６を除く領域に所望の溝部５を形成するためのエッチングを行う。かかる製造工程によれば、支持体を貼り付けた後であっても半導体基板１の外周部６が防護壁の役割を有するため、半導体基板１の表面は腐食物質の浸入から保護される。
【００３１】
次に、図５に示すようにパッド電極３を含む半導体基板１の表面上に、エポキシ樹脂，レジスト，アクリル等の接着層７を介して支持体８を貼り合わせる。接着層７の厚さは約８μｍ程度である。支持体８は、例えばフィルム状の保護テープでもよいが、ガラスや石英，セラミック，プラスチック，金属，樹脂等の剛性のある基板であることが、薄型化される半導体基板１を強固に支え、人手によらない搬送の自動化をする上で好ましい。
【００３２】
なお、支持体８に接着層７の溶解剤を供給するための経路（貫通穴や溝等）を加工形成する必要はない。従って以後のプロセスにおいて当該経路の存在によって従来あったアウトガスの発生や腐食物質の浸入といった悪影響を防止できる。また、支持体８に対しての加工が不要であるため、支持体８にかかるコストを削減することができる。
【００３３】
支持体８は、半導体基板１を支持すると共にその表面を保護する機能を有するものである。なお、支持体８は、半導体基板１と同サイズかあるいは若干（１ｍｍ〜４ｍｍ）程度大きいサイズのものを用いる。
【００３４】
次に、半導体基板１の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板１の厚さを所定の厚さ（例えば、５０μｍ程度）に薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板１の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
【００３５】
次に、半導体基板１の裏面上に選択的にレジスト層９を形成する。レジスト層９は、半導体基板１の裏面のうちパッド電極３に対応する位置に開口部を有している。次に、このレジスト層９をマスクとして半導体基板１をエッチングする。このエッチングにより、パッド電極５に対応する位置の半導体基板１を当該裏面から表面に至って貫通するビアホール１０が形成される。ビアホール１０の底部では第１の絶縁膜２が露出される。さらに、レジスト層９をマスクとしてエッチングを行い、当該露出された第１の絶縁膜２を除去する。なお、この第１の絶縁膜２のエッチング工程は、この段階では行わずに他のエッチング工程と同時に行われてもよい。
【００３６】
なお、図示はしないが、ビアホール１０は半導体基板１を当該裏面から表面に至って貫通していなくてもよく、半導体基板１の途中にその底部があってもよい。
【００３７】
次に、レジスト層９を除去した後、図６に示すようにビアホール１０内を含む半導体基板１の裏面の全面に第２の絶縁膜１１（例えば、ＣＶＤ法によって形成されたシリコン酸化膜やシリコン窒化膜）を形成する。
【００３８】
次に、図７に示すように第２の絶縁膜１１上にレジスト層１２を形成する。次に、図８に示すようにレジスト層１２をマスクとしてビアホール１０の底部の第２の絶縁膜１１をエッチングして除去する。なお、第２の絶縁膜１１が半導体基板１の裏面が一番厚く、ビアホール１０内の側壁、底部に向かうにしたがって薄く形成される傾向を利用して、マスクなしで当該エッチングを行うこともできる。マスクなしでエッチングすることで製造プロセスの合理化を図ることができる。
【００３９】
次に、図９に示すように、ビアホール１０を含む半導体基板１の裏面の第２の絶縁膜１１上にバリア層１３を形成する。さらに、バリア層１３上に不図示のシード層を形成する。ここで、上記バリア層１３は例えばチタン（Ｔｉ）層、チタンナイトライド（ＴｉＮ）層、タンタルナイトライド（ＴａＮ）層等から成る。また、上記シード層は、後述する配線層１５をメッキ形成するための電極となるものであり、例えば銅（Ｃｕ）等の金属から成る。これらの層は、スパッタ法やＣＶＤ法、その他の成膜方法によって形成される。
【００４０】
次に、ビアホール１０内を含むバリア層１３及び不図示のシード層上に、例えば電解メッキ法によって銅（Ｃｕ）から成る貫通電極１４及びこれと連続して接続された配線層１５を形成する。貫通電極１４及び配線層１５は、バリア層１３及び不図示のシード層を介してビアホール１０の底部で露出するパッド電極３と電気的に接続される。
【００４１】
なお、貫通電極１４はビアホール１０内に完全に充填されていなくてもよく、図１４に示すように不完全に充填されていてもよい。かかる構成によれば、貫通電極１４及び配線層１５の形成に必要な導電材料を節約するとともに、完全に充填された場合に比して貫通電極１４，配線層１５を短時間で形成することができるため、スループットが上昇する利点がある。
【００４２】
次に、図１０に示すように、半導体基板１の裏面の配線層１５上に配線パターン形成用のレジスト層１６を選択的に形成する。次に、レジスト層１６をマスクとして不要な部分の配線層１５及びシード層をエッチングして除去する。このエッチングにより、配線層１５が所定の配線パターンにパターニングされる。続いて、配線層１５をマスクとして半導体基板１の裏面に形成されたバリア層１３を選択的にエッチングして除去する。
【００４３】
なお、バリア層１３，シード層，貫通電極１４，配線層１５の形成は上記工程に限られない。例えば、半導体基板１の裏面上のうちバリア層１３やシード層，配線層１５を形成させない領域にレジスト層等を形成させ、その後このレジスト層等で被覆されていない領域にバリア層１３やシード層，配線層１５を形成させることでそのパターニングをしてもよい。かかる工程ではレジスト層１６は不要である。
【００４４】
次に、図１１に示すように、半導体基板１の裏面上に例えばソルダーレジストのような有機材料やシリコン窒化膜などの無機材料から成る保護層２０を形成する。保護層２０のうち、導電端子形成領域を開口させ、当該開口で露出する配線層１５上に例えばニッケル及び金等から成る金属層（不図示）を形成した後にハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることでボール状の導電端子２１を形成する。なお、導電端子２１の形成方法は、ディスペンサを用いてハンダ等から成るボール状端子等を塗布するいわゆるディスペンス法（塗布法）や電解メッキ法等で形成することもできる。
【００４５】
なお、実装形態に応じてボール状の端子を導電端子として形成させない場合もある。その場合には配線層１５あるいはニッケル及び金等の金属層（不図示）が露出された状態となり、これらの層が実装される際の導電端子となる。また、金属層の材質は、導電端子２１の材質に応じて適宜変更することができる。従って、ニッケル層と金層以外にチタン（Ｔｉ）層，タングステン（Ｗ）層，銅（Ｃｕ）層，スズ（Ｓｎ）層，バナジウム（Ｖ）層，ニッケルバナジウム（ＮｉＶ）層，モリブテン（Ｍｏ）層，タンタル（Ｔａ）層等で構成されていてもよく、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層，チタン層／ニッケル層／銅層，チタン層／ニッケル層／金層，チタン層／ニッケルバナジウム層／銅層等である。
【００４６】
次に、図１２に示すように半導体基板１を所定のダイシングラインＤＬに沿って一部除去し、接着層７を一部露出させる開口部２２（溶解剤供給経路）を形成する。開口部２２はその底部において溝部５と連通される。具体的には、例えばダイシングブレードを用いて保護層２０，第２の絶縁膜１１，半導体基板１を順に溝部５に到達するまで除去する。本実施形態では、溝部５の高さＸの分ダイシングブレードを半導体基板１の垂直方向に対して深く入り込ませる必要がないため、開口部２２の形成に際してダイシングブレードが支持体８に接触して損傷させるおそれはなくなる。
【００４７】
また、開口部２２の形成法はこれに限られず、例えば半導体基板１の裏面上にレジスト層（不図示）を形成させ、これをマスクとして、保護層２０，第２の絶縁膜９，半導体基板１を順にエッチングして除去することで開口部２２を形成してもよい。また、保護層２０のうち溝部５に対応する位置に開口を設け、保護層２０をマスクとして当該エッチングをすることもできる。さらに、レーザーによって開口部２２を形成してもよい。  
【００４８】
なお、エッチングにより開口部２２を形成した場合は、ダイシングブレードを用いる場合に比して開口の側壁（切断面）が機械的応力を受けないので、ダメージが少なく、切断面を滑らかに形成できるという利点や、クラック，チッピングを防止できる利点がある。
【００４９】
なお、開口部２２を形成し接着層７を一部露出させた後に、別工程のダイシングで半導体チップの個片化を行うこともできるが、２つの工程を同時に行うことが好ましい。つまり、溝部５及び開口部２２をダイシングラインＤＬに沿って形成させることで、両工程を同時に行うことが可能であり、製造工程が簡略化され、コストを低減できる。
【００５０】
次に、図１３に示すように、開口部２２を介して溶解剤２５（例えばアルコールやアセトン）を当該露出された接着層７に対して供給し、接着力を徐々に低下させることで半導体基板１から支持体８を剥離除去する。なお、既述のとおり本実施形態では開口部２２を形成させる際に支持体８を損傷させるおそれがないため、支持体８を回収し効率良く再利用することが可能である。
【００５１】
また、このように接着層７に対して直接溶解剤２５を供給して支持体８を剥離させることで、支持体８の剥離の際の負荷を少なくし、半導体装置に機械的欠陥が生じるという問題を低減させることができる。
【００５２】
以上の工程によって、半導体基板１の表面に形成されたパッド電極３からその裏面に設けられた導電端子２１に至るまでの配線がなされたチップサイズパッケージ型の半導体装置が完成する。この半導体装置を電子機器に組み込む際には、導電端子２１を回路基板上の配線パターンに実装することで外部回路と電気的に接続される。
【００５３】
なお、以下のように支持体を剥離除去することで半導体装置を製造することもできる。図１５に示すように、半導体基板１の表面の一部を除去し、ダイシングラインＤＬに対応する位置に沿ってハーフエッチし、溝部５０を設ける。溝部５０の深さは、半導体基板１の所望の厚さ、つまりバックグラインド時の半導体基板１の厚さに対応させ、例えば５０μｍ程度である。
【００５４】
次に、図１６に示すようにパッド電極３を含む半導体基板１の表面上に接着層７を介して支持体８を貼り合わせる。そして、半導体基板１の裏面に対して裏面研削装置を用いてバックグラインドを行い、半導体基板１の厚さを所定の厚さ（例えば、５０μｍ程度）に研削する。ここで、バックグラインドと同時に溝部５０から接着層７が露出される。以後の工程は既に説明したものとほぼ同様であり、ビアホールや配線層等を形成した後に溝部５０の接着層７を露出させ、当該露出した部位から溶解剤を供給し、支持体８を剥離除去することで個々の半導体装置が完成する。
【００５５】
本工程では、溝部５０の厚さをバックグラインド時の厚みに対応させ、バックグラインドと同時に接着層７を一部露出させていることが特徴である。かかる工程によれば、溶解剤供給経路を確保するための半導体基板１の除去がバックグラインドと同時になされるため、以後のダイシングブレードやエッチング等による半導体基板１の除去が不要となり、支持体８を損傷させるおそれがなくなる。また、接着層７を露出させる工程と、半導体チップの個片化を同時に行うことも可能であり、プロセスの合理化を図ることができる。
【００５６】
また、以上の工程によって製造された半導体装置を他の半導体装置と積層させる用途で用いる場合には、更に以下の工程を有する。つまり、支持体８を剥離させた後、半導体基板１の裏面に形成された電子デバイス等の素子を保護テープ等で保護しながら、パッド電極３上にニッケル（Ｎｉ）及び金（Ａｕ）等から成る電極接続層４０を形成させる。そして、図１７に示すように電極接続層４０を介して一方の半導体装置のパッド電極３と他の半導体装置の導電端子２１を接続させる。電極接続層４０が必要なのは、アルミニウム等から成るパッド電極３とハンダ等から成る導電端子２１は接合しにくいという理由や、積層の際に導電端子２１の材料がパッド電極３側に流入してくることを保護するという理由による。なお、図１７においては半導体基板１の裏面上に配線層１５が延在されていない構成を示している。
【００５７】
次に、本発明の第２の実施形態について図面を参照しながら説明する。第１の実施形態に係る半導体装置の製造方法において、完成した半導体装置を積層用として用いる場合には、既述のとおり完成後に積層に必要な電極接続層４０を形成させることが一般的である。しかしながら、半導体基板１は既に薄型化されているため、ハンドリング等の搬送の際に機械的欠陥が生じる可能性が高いという問題がある。また、半導体基板１表面のパッド電極３上にのみの加工であるため、当該加工の際に他の表面を保護する必要があるため、製造工程が複雑化し、製造コストが増大する。
【００５８】
そこで、本発明の第２の実施形態では、第１の実施形態の製造工程に加えて、さらに積層用の半導体装置の製造方法に適した製造工程を採用している。以下、詳細に説明する。なお、第１の実施形態と同様の構成については同一符号を用いており、その説明を簡略するか省略する。
【００５９】
まず、図１８に示すように、その表面に不図示の電子デバイスが形成された半導体基板１を準備する。そして、半導体基板１の表面に第１の絶縁膜２を形成する。次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜２上にパッド電極３を形成する。パッド電極３は、半導体基板１上の電子デバイスやその周辺素子と電気的に接続されている。次に、半導体基板１の表面上に、パッド電極３の一部上を被覆するパッシベーション膜４を形成する。なお、パッシベーション膜４上に、腐食対策等の観点からさらにポリイミド等の有機樹脂からなる絶縁膜を保護膜として形成させてもよい。
【００６０】
次に、図１９に示すように、パッド電極３上に電極接続層４０を形成する。電極接続層４０は、例えばニッケル（Ｎｉ）層４１と金（Ａｕ）層４２をこの順にして積層した層であり、レジスト層をマスクとしてこれらの金属を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
【００６１】
なお、電極接続層４０の材質は、導電端子２１の材質に応じて適宜変更することができる。つまり、ニッケル層４１と金層４２以外にチタン（Ｔｉ）層，タングステン（Ｗ）層，銅（Ｃｕ）層，スズ（Ｓｎ）層，バナジウム（Ｖ）層，ニッケルバナジウム（ＮｉＶ）層，モリブテン（Ｍｏ）層，タンタル（Ｔａ）層等で構成されていてもよく、パッド電極３と導電端子２１の電気的な接続を介在し、パッド電極３を保護する機能を有するのであればその材質は特に限定されず、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層，チタン層／ニッケル層／銅層，チタン層／ニッケル層／金層，チタン層／ニッケルバナジウム層／銅層等である。
【００６２】
次に、半導体基板１の表面上に、エポキシ樹脂等の接着層７を介して支持体８を貼り合わせる。以後の工程は、既述した第１の実施形態と同様であるため説明を省略する。
【００６３】
本発明の第２の実施形態によれば、第１の実施形態で得られた効果に加えて主として以下の効果を有する。すなわち、支持体８を貼り付ける工程の前であって、半導体基板１を薄型化する前に電極接続層４０を形成しているため、その形成工程においてハンドリング等の搬送が容易であり、機械的欠陥が防止される。
【００６４】
また、半導体基板１の裏面に配線層１５や導電端子２１等が形成される前の加工であるため、半導体基板１の裏面側の特別な保護が不要となり、製造工程が簡略化される。また、半導体装置の完成と同時に積層が可能な状態となるため作業性、効率がよい。さらにまた、パッド電極３に至る貫通電極１４の形成に際して、電極接続層４０はパッド電極３を半導体基板１の表面側から補強部材としても機能しているため、貫通電極１４の形成時にパッド電極３の抜けや破れ，撓み等の問題を防止できるという利点もある。
【００６５】
なお、以上の実施形態では、ボール状の導電端子２１を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置について説明したが、本発明はボール状の導電端子を有さないＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型やその他のＣＳＰ型，フリップチップ型の半導体装置に適用するものであっても構わない。
【００６６】
また、以上の実施形態ではいわゆる貫通電極型の半導体装置について説明したが、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。
【００６７】
例えば、本実施形態では半導体基板１の表面側（素子面側）に支持体８が貼り付けられていたが、図２０に示すように他方の面側（非素子面側）に支持体８を貼り付けることで所望の半導体装置を製造することも可能である。この半導体装置は、半導体基板１の表面側（素子面側）にパッド電極３，配線層１５，導電端子２１等が形成されている。この半導体装置を電子機器に組み込む際には、導電端子２１を回路基板上の配線パターンに実装することで外部回路と電気的に接続される。
【００６８】
また、図２０における支持体８を剥離除去した後に、以下の工程を行うこともできる。半導体基板１の裏面上であって、貫通電極１４に対応する位置の絶縁膜３０（例えば、ＣＶＤ法により形成されたシリコン酸化膜）を選択的に除去して開口させる。次に、当該開口内のバリア層１３上に電極接続層（例えば、ニッケル層と金層の積層）を例えばスパッタ法を利用して形成する。次に、当該電極接続層を介して貫通電極１４と他の半導体装置の電極を接続させ、半導体装置の積層を図ることも可能である。
【００６９】
あるいは、絶縁膜３０を選択的に除去した後に、当該開口内のバリア層１３を除去して貫通電極１４を半導体基板１の裏面側から露出させる。そして、不図示の電極接続層（例えばニッケル層と金層の積層）を貫通電極１４の露出面上に例えばメッキ法を利用して形成し、当該電極接続層を介して貫通電極１４と他の半導体装置の電接を接続させ、半導体装置の積層を図ることも可能である。
【００７０】
なお、図２０では、既に説明した構成と同様の構成については同一記号を付しており、その説明については省略する。このように、支持体８を半導体基板のいずれの面に貼り付けても構わない。本発明は、支持体を用いた半導体装置の製造方法に広く適用できるものである。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１４】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１５】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１６】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１７】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１８】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１９】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２０】本発明の実施形態に係る半導体装置の変更例を説明する断面図である。
【図２１】従来の半導体装置の製造方法を説明する断面図である。
【図２２】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００７２】
１  半導体基板    ２  第１の絶縁膜    ３  パッド電極    
４  パッシベーション膜    ５，５ａ，５ｂ  溝部    ６  （半導体基板の）外周部
７  接着層    ８  支持体    ９  レジスト層    １０  ビアホール    
１１  第２の絶縁膜    １２  レジスト層    １３  バリア層    １４  貫通電極
１５  配線層    １６  レジスト層    ２０  保護層    ２１  導電端子    
２２  開口部    ２５  溶解剤    ３０  絶縁膜    ４０  電極接続層    
４１  ニッケル層    ４２  金層    ５０  溝部    １００  半導体基板    
１０１  接着層    １０２  支持体    １０３  開口部    ２００  半導体基板
２０１  パッド電極    ２０２  第１の絶縁膜    ２０３  パッシベーション膜
２０４  ガラス基板    ２０５  接着層    ２０６  貫通穴    ２０７  ビアホール
２０８  第２の絶縁膜    ２０９  バリア層    ２１０  貫通電極  
２１１  配線層    ２１２  保護層    ２１３  導電端子  
ＤＬ  ダイシングライン
【図１】
2007273941.tif 000003
【図２】
2007273941.tif 000004
【図３】
2007273941.tif 000005
【図４】
2007273941.tif 000006
【図５】
2007273941.tif 000007
【図６】
2007273941.tif 000008
【図７】
2007273941.tif 000009
【図８】
2007273941.tif 000010
【図９】
2007273941.tif 000011
【図１０】
2007273941.tif 000012
【図１１】
2007273941.tif 000013
【図１２】
2007273941.tif 000014
【図１３】
2007273941.tif 000015
【図１４】
2007273941.tif 000016
【図１５】
2007273941.tif 000017
【図１６】
2007273941.tif 000018
【図１７】
2007273941.tif 000019
【図１８】
2007273941.tif 000020
【図１９】
2007273941.tif 000021
【図２０】
2007273941.tif 000022
【図２１】
2007273941.tif 000023
【図２２】
2007273941.tif 000024