(57)【要約】【課題】低電圧差動信号受信器及びそれの終端抵抗値の設定方法を提供する。【解決手段】低電圧差動信号受信器は、外部から提供される基準電圧を感知して第１信号を出力する第１受信部、抵抗制御コードに基づいて可変される可変終端抵抗部の両端に外部から提供される基準電流によって形成される電圧を感知して第２信号を出力する第２受信部を含む。低電圧差動信号受信器は、第１信号と第２信号とを比較してカウンタ制御信号を出力する比較部及びカウンタ制御信号に応答して可変終端抵抗部の抵抗値を変動させるための抵抗制御コードを可変終端抵抗に出力するアップ／ダウンカウンタ部を更に含む。アップ／ダウンカウンタ部は、可変終端抵抗部に抵抗制御コードを提供する。【選択図】    図２
2007028600.tif 000002
【特許請求の範囲】
【請求項１】
外部から提供される基準電圧を感知して第１信号を出力する第１受信部と、
抵抗制御コードに基づいて可変する可変終端抵抗部の両端に外部から提供される基準電流によって形成される電圧を感知して第２信号を出力する第２受信部と、
前記第１信号と第２信号とを比較してカウンタ制御信号を出力する比較部と、
前記カウンタ制御信号に応答して前記可変終端抵抗部の抵抗値を変動させるための前記抵抗制御コードを調節し、前記抵抗制御コードを前記可変終端抵抗部に出力するアップ／ダウンカウンタ部と、を含むことを特徴とする低電圧差動信号受信器。
【請求項２】
前記基準電圧は、低電圧信号の電圧レベルを有することを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項３】
前記基準電圧は、外部の電圧源から供給されることを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項４】
前記基準電圧を形成させ、前記第１受信部に提供する電圧源を更に含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項５】
前記基準電流は、前記基準電圧を前記可変終端抵抗部の希望する抵抗値に分けた大きさを有することを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項６】
前記基準電流は、外部の電流源から供給されることを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項７】
前記基準電流を形成させる電流源を更に含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項８】
前記第１受信部、前記第２受信部、前記可変終端抵抗部、前記比較部、及びアップ／ダウンカウンタ部は、単一チップ内に設置されることを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項９】
前記第１受信部から出力される前記第１信号と前記第２受信部から出力される前記第２信号とを加算して、前記第１信号及び第２信号の情報を含む第３信号を発生させ、前記第３信号を前記比較部に出力する加算部を更に含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１０】
前記比較部は、前記第２信号が前記第１信号より小さい場合には、前記アップ／ダウンカウンタが前記可変終端抵抗の両端の電圧が増加するように制御する第１カウンタ制御信号を生成し、また前記第２信号が前記第１信号より大きい場合には、前記アップ／ダウンカウンタが前記可変終端抵抗の両端の電圧が減少するよう制御する第２カウンタ制御信号を生成するように構成されることを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１１】
前記カウンタ制御信号は、前記第２信号が前記第１信号より小さい場合、前記抵抗制御コードを減少させるようにし、前記第２信号が前記第１信号より大きい場合、前記抵抗制御コードを増加させるようにすることを特徴とする請求項１０記載の低電圧差動信号受信器。
【請求項１２】
前記可変終端抵抗部は、相互並列に連結され、ゲート端に前記アップ／ダウンカウンタ部から印加される前記抵抗制御コードの各ビットに応答してそれぞれオン／オフされる複数のＭＯＳトランジスタを含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１３】
前記ＭＯＳトランジスタは、抵抗値が互いに異なることを特徴とする請求項１２記載の低電圧差動信号受信器。
【請求項１４】
前記抵抗制御コードが増加すると、前記可変終端抵抗部の抵抗値が小さくなり、前記抵抗制御コードが減少すると、前記可変終端抵抗部の抵抗値が大きくなることを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１５】
前記アップ／ダウンカウンタ部によって出力される抵抗制御コードを保存するラッチ部をさらに含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１６】
前記ラッチ部に保存される前記抵抗制御コードは、前記可変終端抵抗部の抵抗値が収斂されたときの抵抗制御コードであることを特徴とする請求項１５記載の低電圧差動信号受信器。
【請求項１７】
前記可変終端抵抗部を外部のコネクタに連結するための第１パッド及び第２パッドを更に含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項１８】
前記第２受信部を第２外部コネクタと連結し、前記第１パッド及び第２パッドとそれぞれ電気的に連結される第３パッド及び第４パッドが更に具備されることを特徴とする請求項１７記載の低電圧差動信号受信器。
【請求項１９】
前記第２受信部は、前記基準電流によって前記可変終端抵抗部と、第１パッド及び第２パッドの両端に形成される全体電圧を感知することを特徴とする請求項１７記載の低電圧差動信号受信器。
【請求項２０】
前記第１受信部を外部コネクタと連結するための第５パッド及び第６パッドを更に含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項２１】
基準電圧を感知する段階と、
基準電流に応答して可変終端抵抗の両端に形成される電圧を感知する段階と、
前記感知された基準電圧と前記可変終端抵抗の両端電圧とを比較して、前記可変終端抵抗の両端電圧が前記基準電圧に近接するように前記可変終端抵抗部の抵抗値を変動させる段階と、を含むことを特徴とする低電圧差動信号受信器の終端抵抗値の設定方法。
【請求項２２】
前記感知された基準電圧を用いて第１信号を出力する段階と、
前記感知された可変終端抵抗の両端電圧を用いて第２信号を出力する段階と、を更に含むことを特徴とする請求項２１記載の低電圧差動信号受信器の終端抵抗値の設定方法。
【請求項２３】
前記第１信号及び第２信号は、前記比較及び変動段階の前に加算されることを特徴とする請求項２２記載の低電圧差動信号受信器の終端抵抗値の設定方法。
【請求項２４】
前記基準電流は、前記基準電圧を前記可変終端抵抗の希望する抵抗値に分けた大きさを有する電流であることを特徴とする請求項２１記載の低電圧差動信号受信器の抵抗値の設定方法。
【請求項２５】
前記比較及び変動段階は、
前記感知された基準電圧と前記可変終端抵抗の両端電圧を比較する段階と、
前記比較の結果、前記可変終端抵抗の両端電圧が前記基準電圧より低いと、前記可変終端抵抗部の抵抗値が大きくなるように変動させ、前記比較の結果、前記可変終端抵抗の両端電圧が前記基準電圧より高いと、前記可変終端抵抗部の抵抗値が小さくなるように変動させる段階と、を含むことを特徴とする請求項２１記載の低電圧差動信号受信器の終端抵抗値の設定方法。
【請求項２６】
前記可変終端抵抗の両端電圧が前記基準電圧より低いと、前記可変終端抵抗を調整するための抵抗制御コードを減少させ、前記可変終端抵抗の両端電圧が前記基準電圧より高いと、前記抵抗制御コードを増加させる段階を更に含むことを特徴とする請求項２５記載の低電圧差動信号受信器の終端抵抗値の設定方法。
【請求項２７】
前記可変終端抵抗の両端電圧が前記基準電圧に収斂すると、抵抗制御コードを保存する段階を更に含むことを特徴とする請求項２１記載の低電圧差動信号受信器の終端抵抗値の設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧差動信号を形成するための終端抵抗をチップの内部に具備し、その終端抵抗の抵抗値を正確に設定できるようにする低電圧差動信号受信器、及びその終端抵抗値の設定方法に関する。
【背景技術】
【０００２】
一般的に、低電圧差動信号インタフェースシステムは、高速動作が可能であり、低い電流消費及び低い電磁干渉（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）特性を有する回路であって、半導体、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及び通信などの多様な応用分野で用いられている。
【０００３】
図１は、従来の低電圧差動信号インタフェースシステムの構成を示す回路図であって、特許文献１に開示された回路を簡略に示した回路図である。
図１に示したように、従来の低電圧差動信号インタフェースシステム１０は、第１信号（Ｖｉｎ１）とその第１信号の反転信号である第２信号（Ｖｉｎ２）とを送信して低電圧差動信号を形成させる低電圧差動信号ドライバ（ＬＶＤＳ  Ｄｒｉｖｅｒ）２０及び受信される信号の電圧差を感知して元の第１信号に復元する受信部３１が具備された低電圧差動信号受信器（ＬＶＤＳ  Ｒｅｃｅｉｖｅｒ）３０で構成される。
【０００４】
ここで、低電圧差動信号ドライバ２０と低電圧差動信号受信器３０とは、それぞれチップ形態で構成され、低電圧差動信号ドライバ２０と低電圧差動信号受信器３０との間には終端（Ｔｅｒｍｉｎａｔｉｏｎ）抵抗（ＲＬ）が外部素子の形態で設置される。
【０００５】
低電圧差動信号ドライバ２０は、回路に一定の電流、例えば、３．５ｍＡの電流を供給するための電流源２１と、四つのトランジスタ（Ｍ１０、Ｍ２０、Ｍ３０、Ｍ４０）、即ち、第１トランジスタ（Ｍ１０）、第２トランジスタ（Ｍ２０）、第３トランジスタ（Ｍ３０）、及び第４トランジスタ（Ｍ４０）で構成される。
【０００６】
その動作を説明すると、第１信号（Ｖｉｎ１）がローレベルであり、第２信号（Ｖｉｎ２）がハイレベルであると、第１トランジスタ（Ｍ１０）と第４トランジスタ（Ｍ４０）とがターンオンされ、終端抵抗（ＲＬ）には特定方向に電流が流れる。一方、第１入力信号（Ｖｉｎ１）がハイレベルであり、第２入力信号（Ｖｉｎ２）がローレベルであると、第２トランジスタ（Ｍ２０）と第３トランジスタ（Ｍ３０）とがターンオンされ、終端抵抗（ＲＬ）には前記とは反対方向に電流が流れる。
【０００７】
したがって、終端抵抗（ＲＬ）の両端には、低電圧差動信号が生成されるようになる。ここで、電流源２１によって発生される電流は３．５ｍＡであり、終端抵抗（ＲＬ）が１００Ωであるので、外部抵抗（ＲＬ）の両端電圧は、電流と抵抗との掛け値である３５０ｍＶになる。
【０００８】
前述したように、低電圧差動信号は低電圧差動受信器３０の前段に位置された終端抵抗（ＲＬ）にかかる両端間の電圧で決定され、一般的な場合３５０ｍＶの信号幅を有する。したがって、終端抵抗（ＲＬ）は、低電圧差動信号インタフェースシステム１０を構成するための必需的な要素と言える。
【０００９】
前述したように、従来は終端抵抗を外部素子の形態で構成している。なぜなら、終端抵抗を外部素子で構成する場合、信号の正確度を１％水準にすることができるが、終端抵抗をチップ内部にそのまま設置する場合、その正確度が２０％水準に落ちるためである。したがって、従来のチップの内部に集積する代わりに、チップの外部に終端抵抗を構成することが一般的である。
【００１０】
しかし、このように終端抵抗を外部素子で構成する場合、下記のような問題点を有する。
一番目は、外部素子の形態で構成された終端抵抗は、低電圧差動信号ドライバまたは低電圧差動信号受信器などのようにチップの内部に実現される素子でないため、インピーダンスマッチング、配線などの問題によって信号の正確性を低下させる。
【００１１】
外部終端抵抗を有するインタフェースシステムでは、低電圧自動信号受信器に印加される波形が歪曲される場合が頻繁に発生し、ジッタ（Ｊｉｔｔｅｒ）特性もよくない。
二番目は、生産工程において、外部素子である終端抵抗を一々ボード上に設置しなければならないので、設置過程が厳しく、コストもかかる。このようなことは、信号伝送チャンネル数が多くなるほど更に問題になる。
【００１２】
三番目は、終端抵抗の抵抗値が固定されているので、抵抗値を変化させる場合が発生すると、ボード上に設定されている各チャンネルの終端抵抗を一々解体した後、該当抵抗値を有する新しい終端抵抗に一々交替しなければならないという問題点がある。
【００１３】
このように、終端抵抗を外部抵抗の形態で設置すると、外部素子特性上必然的な性能の限界と、工程及びコストなどの側面から設置が容易でなく、抵抗値を変化させることもできないなどの様々な問題点が発生する。
したがって、終端抵抗を低電圧差動受信器チップの内部に具備すると、前記問題点の解消は、非常に容易であるが、終端抵抗を単にチップの内部に移して設置すると、前述したように、信号の正確度が非常に低下するため、従来にはこのような構成が実現できなかった。
【特許文献１】特開２００３−２９８３９５号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明はこのような問題点を解決するためのものであって、本発明の第１の目的は、低電圧差動信号を形成させるための終端抵抗をチップの内部に具備してその終端抵抗の抵抗値を正確に設定する低電圧差動信号受信器を提供することにある。
また、本発明の第２の目的は、低電圧差動信号受信器を用いてチップの内部に設置された終端抵抗の抵抗値を正確に設定する低電圧差動信号受信器の終端抵抗値の設定方法を提供することにある。
【課題を解決するための手段】
【００１５】
このような目的を達成するための本発明による低電圧差動信号受信器は、外部から提供される基準電圧を感知して第１信号を出力する第１受信部と、抵抗制御コードに基づいて可変する可変終端抵抗部の両端に外部から提供される基準電流によって形成される電圧を感知して第２信号を出力する第２受信部と、第１信号と第２信号とを比較してカウンタ制御信号を出力する比較部と、カウンタ制御信号に応答して可変終端抵抗部の抵抗値を変動させるための抵抗制御コードを調節し、抵抗制御コードを可変終端抵抗部に出力するアップ／ダウンカウンタ部で構成される。これらの要素は単一チップの内に設置することができる。
【００１６】
ここで、基準電圧は、低電圧信号の電圧レベルを有する電圧である。この基準電圧は、外部の電圧源を介して供給されるか、または、低電圧差動信号受信器の内部に設置された電圧源から供給される。
基準電流は、基準電圧を可変終端抵抗部の希望する抵抗値に分けた大きさを有する電流である。基準電流は、外部の電流源から供給されるか、または、低電圧差動受信器の内部に設定された電圧源から供給される。
【００１７】
一方、低電圧差動信号受信器は、第１受信部から出力される第１信号と第２受信部から出力される第２信号とを加算して、第１信号及び第２信号の情報を含む第３信号を発生させ、第３信号を比較部に出力する加算部を更に含む。
【００１８】
比較部は、第２信号が第１信号より小さい場合には、アップ／ダウンカウンタが可変終端抵抗の両端の電圧が増加するように制御する第１カウンタ制御信号を生成し、また第２信号が第１信号より大きい場合には、アップ／ダウンカウンタが可変終端抵抗の両端の電圧が減少するよう制御する第２カウンタ制御信号を生成するように構成する。
【００１９】
カウンタ制御信号は、第２信号が第１信号より小さい場合、抵抗制御コードを減少させるようにし、第２信号が第１信号より大きい場合、抵抗制御コードを増加させるようにする。
【００２０】
可変終端抵抗部は、相互並列に連結され、ゲート端にアップ／ダウンカウンタ部から印加される抵抗制御コードの各ビットに応答してそれぞれオン／オフされる複数のＭＯＳトランジスタで構成される。ここで、ＭＯＳトランジスタは、抵抗値が互いに異なる。ここで、抵抗制御コードが増加すると、可変終端抵抗部の抵抗値が小さくなり、抵抗制御コードが減少すると、可変終端抵抗部の抵抗値が大きくなる。
【００２１】
一方、低電圧差動信号受信器は、アップ／ダウンカウンタ部によって出力される抵抗制御コードを保存するラッチ部を更に含むことができる。ここで、ラッチ部に保存される抵抗制御コードは、可変終端抵抗部の抵抗値が収斂されたときの抵抗制御コードである。
【００２２】
また、低電圧差動信号受信器は、可変終端抵抗部を外部コネクタに連結するための第１パッド及び第２パッドを更に含む。ここで、第２受信部を第２外部コネクタと連結し、第１パッド及び第２パッドとそれぞれ電気的に連結される第３パッド及び第４パッドが更に具備される。この場合、第２受信部は、基準電流によって可変終端抵抗部と、第１パッド及び第２パッドの両端に形成される全体電圧を感知する。
【００２３】
一方、本発明の第２目的を達成するための低電圧差動信号受信器の終端抵抗値の設定方法は、基準電圧を感知する段階と、基準電流に応答して可変終端抵抗の両端に形成される電圧を感知する段階と、感知された基準電圧と可変終端抵抗の両端電圧とを比較して、可変終端抵抗の両端電圧が基準電圧に近接するように可変終端抵抗の値を変動させる段階と、を含む。
【００２４】
また、低電圧差動信号受信器の終端値の設定方法は、感知された基準電圧を用いて第１信号を出力する段階と、感知された可変終端抵抗の両端電圧を用いて第２信号を出力する段階と、を更に含むことができる。この場合には、第１信号及び第２信号は、比較及び変動段階の前に加算される。
【００２５】
一方、比較及び変動段階は、感知された基準電圧と可変終端抵抗の両端電圧とを比較する段階と、比較の結果、可変終端抵抗の両端電圧が基準電圧より低いと、可変終端抵抗部の抵抗値が大きくなるように変動させ、比較の結果、可変終端抵抗の両端電圧が基準電圧より高いと、可変終端抵抗部の抵抗値が小さくなるように変動させる段階と、を含む。
【００２６】
また、抵抗値の変動段階では、可変終端抵抗の両端電圧が基準電圧より低いと、可変終端抵抗を調整するための抵抗制御コードを減少させ、可変終端抵抗の両端電圧が基準電圧より高いと、抵抗制御コードを増加させる。
【００２７】
また、低電圧差動信号受信器の終端抵抗値の設定方法は、
可変終端抵抗の両端電圧が基準電圧に収斂すると、抵抗制御コードを保存する段階を更に含む。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明の望ましい実施例をより詳細に説明する。
【実施例１】
【００２９】
図２は、本発明の望ましい第１実施例による低電圧差動信号受信器の工程を示す回路図である。
図２を参照すると、本発明の望ましい第１実施例による低電圧差動信号受信器１００は、第１受信部１１０、第２受信部１２０、加算部１３０、比較部１４０、アップ／ダウンカウンタ部１５０、ラッチ部１６０、及び可変終端抵抗部１７０で構成され、単一チップ上に構成することができる。
【００３０】
第１受信部１１０は、外部の電圧源２１０によって提供される基準電圧（Ｖｒ）を感知してアナログ信号である第１差動信号（Ｒｘ１）を出力する機能を行う。
電圧源２００によって供給される基準電圧（Ｖｒ）は、理想的な場合の低電圧差動信号が有する電圧レベルを意味する。ここで、電圧源２１０は、図２のように外部チップ２００から提供することもできるが、低電圧差動信号受信器１００内に集積することもできるのは自明である。この場合、電圧源２１０は、システム電源を用いて基準電圧（Ｖｒ）を生成することができる。
【００３１】
第２受信部１２０は、外部の電流源２２０から提供される基準電流（Ｉｒ）によって可変終端抵抗部１７０の両端に形成される電圧（ＶＬ）を感知してアナログ信号である第２差動信号（Ｒｘ２）を出力する機能を果たす。
【００３２】
電流源２２０によって供給される基準電流（Ｉｒ）は、可変終端抵抗部１７０の抵抗値（ＲＬ）が理想的な場合、その可変終端抵抗部１７０の両端に形成される電圧（ＶＬ）が基準電圧（Ｖｒ）と同一であるようにする電流を意味する。即ち、可変終端抵抗部１７０の抵抗値（ＲＬ）が理想的な場合、基準電流（Ｉｒ）と可変終端抵抗部１７０の抵抗値（ＲＬ）の掛け値は基準電圧（Ｖｒ）と同一でなければならない。
【００３３】
ここで、電流源２２０は、図２でのように外部チップ２００に設置することもできるが、低電圧差動信号受信器１００内にも勿論設置することができる。この場合、電流源２２０は、システム電源を用いて基準電流（Ｉｒ）を生成することができる。
【００３４】
加算部１３０は、第１受信部１１０から出力される第１差動信号（Ｒｘ１）と第２受信部１２０から出力される第２差動信号（Ｒｘ２）の入力を受けて加算した後、アナログ信号である第３差動信号（Ｒｘ３）を出力する機能を果たす。ここで、第３差動信号（Ｒｘ３）は、第１差動信号（Ｒｘ１）と第２差動信号（Ｒｘ２）とを比較部１４０に入力するためのものであって、第１差動信号（Ｒｘ１）と第２差動信号（Ｒｘ２）の情報を含む。
【００３５】
比較部１４０は、加算部１３０から出力される第３差動信号（Ｒｘ３）の入力を受けて第１差動信号（Ｒｘ１）と第２差動信号（Ｒｘ２）とを比較して、カウンタ制御信号（ＣＣＳ）を出力する。ここで、カウンタ制御信号（ＣＣＳ）は、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より小さい場合、カウンタを減少させるようにし、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より大きい場合、カウンタを増加させるようにする信号である。
【００３６】
例えば、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より小さい場合、比較部１４０はカウンタ制御信号（ＣＣＳ）‘０’を出力し、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より大きい場合、比較部１４０はカウンタ制御信号（ＣＣＳ）‘１’を出力する。
【００３７】
アップ／ダウンカウンタ部１５０は、比較部１４０から出力されるカウンタ制御信号（ＣＳＳ）に応答して可変終端抵抗部１７０の抵抗値を調整するための抵抗制御コード（ＲＣＣ）を増加または減少して出力する機能を果たす。ここで、抵抗制御コード（ＲＣＣ）が増加すると、可変終端抵抗部１７０の抵抗値（ＲＬ）が小さくなり、抵抗制御コード（ＲＣＣ）が減少すると、可変終端抵抗部１７０の抵抗値（ＲＬ）は大きくなる。
【００３８】
例えば、入力されたカウンタ制御信号（ＣＣＳ）が‘０’である場合、アップ／ダウンカウンタ部１５０は、抵抗制御コード（ＲＣＣ）を１ビット減少させ、カウンタ制御信号（ＣＣＳ）が‘１’である場合、抵抗制御コード（ＲＣＣ）を１ビット増加させる。一方、アップ／ダウンカウンタ１５０の動作に必要なクロックはシステム内部のクロック（ＣＬＫ）を用いれば良い。
【００３９】
ラッチ部１６０は、アップ／ダウンカウンタ部１５０で設定された抵抗制御コード（ＲＣＣ）を保存する機能を行う。ここで、ラッチ部１６０に保存される抵抗制御コード（ＲＣＣ）は、可変終端抵抗部１７０の抵抗値（ＲＬ）が最適値に設定されたときの抵抗制御コード（ＲＣＣ）値である。これは、低電圧差動信号受信器１００の動作時に可変終端抵抗部１７０の抵抗値（ＲＬ）を設定動作なしにすぐ保存された最適の値に設定して用いることができるようにするためである。ラッチ部１６０に関わる動作は後に詳細に説明する。
【００４０】
可変終端抵抗部１７０は、アップ／ダウンカウンタ部１５０から印加される抵抗制御コード（ＲＣＣ）に応答して抵抗値（ＲＬ）が可変する。可変終端抵抗部１７０は、並列に連結された複数のトランジスタまたは抵抗及びスイッチで構成することができる。
【００４１】
図３は、このような可変終端抵抗部１７０の構成を示す回路図であって、可変終端抵抗部１７０が複数のトランジスタで構成された場合を示す。
図３を参照すると、可変終端抵抗部１７０は、相互並列に連結された三つのＭＯＳトランジスタ、即ち、第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）で構成される。
【００４２】
ここで、第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）は、アップ／ダウンカウンタ部１５０から印加される抵抗制御コード（ＲＣＣ）の上位ビット（ＣＴＬ１）、中間ビット（ＣＴＬ２）、及び下位ビット（ＣＴＬ３）によってオン／オフされる。例えば、抵抗制御コード（ＲＣＣ）が‘１０１’である場合、第１ＭＯＳトランジスタ（Ｍ１）と第３ＭＯＳトランジスタ（Ｍ３）はターンオンされ、第２ＮＭＯＳトランジスタ（Ｍ２）は、ターンオフされる。
【００４３】
可変終端抵抗部１７０の抵抗値（ＲＬ）は、三つのＭＯＳトランジスタ（Ｍ１，Ｍ２，Ｍ３）が全てターンオンされたときが最も小さいので、初期には三つのＭＯＳトランジスタ（Ｍ１，Ｍ２，Ｍ３）が全てターンオンされるように抵抗制御コード（ＲＣＣ）値が‘１１１’にセットされ、動作に応じて抵抗制御コード（ＲＣＣ）によって一つずつターンオフされ、抵抗値が徐々に増加して抵抗値に接近することが望ましい。即ち、抵抗制御コード（ＲＣＣ）が徐々に減少するようにする。
【００４４】
しかし、実施環境によっては、各ＭＯＳトランジスタ（Ｍ１，Ｍ２，Ｍ３）が抵抗制御コード（ＲＣＣ）の反転信号の入力を受けるようにすることもできるが、この場合は、抵抗制御コード（ＲＣＣ）が‘０００’にセットされた後、徐々に増加するようにしなければならない。
【００４５】
一方、三つのＭＯＳトランジスタ（Ｍ１，Ｍ２，Ｍ３）は、抵抗値によって大きさを変えて構成することができる。即ち、上位ビット（ＣＴＬ１）の制御を受ける第１ＭＯＳトランジスタ（Ｍ１）の抵抗値が最も大きく、第３ＭＯＳトランジスタ（Ｍ３）の抵抗値が一番小さく、第２ＭＯＳトランジスタ（Ｍ２）は二つのＭＯＳトランジスタが有する抵抗値の中間値を有するようにすることで可変終端抵抗部１７０の抵抗値（ＲＬ）を更に多様に調整することができる。
【００４６】
以上のような第１実施例の低電圧差動信号受信器１００の構成を通じて第２受信部１２０の入力端に内部抵抗で設定された可変終端抵抗部１７０の抵抗値（ＲＬ）を理想的な抵抗値に設定しうるハードウェア的な基盤を説明した。このような低電圧差動信号受信器１００は、以下の動作の説明でその効果が明確に示される。
【００４７】
図４は、図２に示した低電圧差動信号受信器１００の動作を説明するための流れ図である。
図４を参照すると、まず、電圧源２１０から基準電圧（Ｖｒ）が提供されると、第１受信部１１０はその基準電圧（Ｖｒ）を感知して（段階：Ｓ１）、第１差動信号（Ｒｘ１）を出力する。また、第２受信部１２０は、電流源２２０から提供される基準電流（Ｉｒ）によって可変終端抵抗部１７０の両端に形成された電圧（ＶＬ）を感知して（段階：Ｓ２）、第２差動信号（Ｒｘ２）を出力する。
【００４８】
第１受信部１１０と第２受信部１２０とによってそれぞれ出力された第１差動信号（Ｒｘ１）と第２差動信号（Ｒｘ２）とは、加算部１３０によって第３差動信号（Ｒｘ３）とに出力され、出力された第３差動信号（Ｒｘ３）は比較部１４０に入力される。
比較部１４０は、加算部１３０から出力される第３差動信号（Ｒｘ３）の入力を受けて第１差動信号（Ｒｘ１）と第２差動信号（Ｒｘ２）とを比較する（段階Ｓ３）。
【００４９】
ここで、二つの場合が存在する。一番目は、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より小さい場合であって、これは可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）より低いということを示す。
したがって、比較部１４０は、可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）に接近するよう可変終端抵抗部１７０の抵抗値（ＲＬ）を更に大きく調整するために、アップ／ダウンカウンタ部１５０に抵抗制御コード（ＲＣＣ）が減少するようにカウンタ制御信号（ＣＣＳ）‘０’を出力する（段階Ｓ４）。 
【００５０】
二番目は、第２差動信号（Ｒｘ２）が第１差動信号（Ｒｘ１）より電圧レベルが高い場合であって、これは可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）より高いことを示す。
したがって、比較部１７０は、可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）に接近するように可変終端抵抗部１７０の抵抗値（ＲＬ）を更に小さく調整するためにアップ／ダウンカウンタ部１５０に抵抗制御コード（ＲＣＣ）を増加させるようカウンタ制御信号（ＣＣＳ）‘１’を出力する（段階Ｓ６）。
【００５１】
その後、アップ／ダウンカウンタ部１５０は、比較部１４０から入力されるカウンタ制御信号（ＣＣＳ）が‘０’である場合、抵抗制御コード（ＲＣＣ）を１ビット減少させて可変終端抵抗部１７０に印加する。可変終端抵抗部１７０は、その抵抗制御コード（ＲＣＣ）に応答して抵抗値（ＲＬ）を増加させる（段階Ｓ５）。
【００５２】
また、アップ／ダウンカウンタ部１５０は、比較部１４０から入力されるカウンタ制御信号（ＣＳＳ）が‘１’である場合、抵抗制御コード（ＲＣＣ）を１ビット増加させて可変終端抵抗部１７０に印加する。可変終端抵抗部１７０は、その抵抗制御コード（ＲＣＣ）に応答して抵抗値（ＲＬ）を減少させる（段階Ｓ７）。
【００５３】
上述のループ（段階Ｓ１〜段階Ｓ７）が反復されると、可変終端抵抗部１７０の抵抗値（ＲＬ）が少しずつ変化して可変終端抵抗部１７０の両端電圧（ＶＬ）は、徐々に基準電圧（Ｖｒ）に近接しながら一定時間の経過後（段階Ｓ８）、ほぼ同一電圧に調整される。したがって、可変終端抵抗部１７０の抵抗値（ＲＬ）が理想的な最適の値に設定される。
【００５４】
ここで、ラッチ部１６０は、設定された可変終端抵抗部１７０の抵抗値（ＲＬ）を有するようにした抵抗制御コード（ＲＣＣ）、即ち、可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）に最も近接したときの抵抗制御コード（ＲＣＣ）を保存する（段階Ｓ９）。
ラッチ部１６０に保存された抵抗制御コード（ＲＣＣ）値は、低電圧差動信号受信器１００の動作時、可変終端抵抗１７０の抵抗値（ＲＬ）の設定動作無くすぐに保存された値を設定するのに用いることができる。
【００５５】
このような動作を通じて可変終端抵抗部１７０の抵抗値（ＲＬ）が調整されて理想的な値に設定されると、第２受信部１２０及び可変抵抗調整部１７０を用いて低電圧差動信号を用いた通信を行うことができる。
【００５６】
一方、可変終端抵抗１７０の抵抗値（ＲＬ）は、初期に最も小さい値を有するように設定しておくのが望ましい。このような場合、可変終端抵抗部１７０の抵抗値（ＲＬ）は、段階を経て徐々に増加した後、可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）とほぼ同一状態に到達する。
【００５７】
したがって、アップ／ダウンカウンタ部１７０から印加される抵抗制御コード（ＲＣＣ）が継続減少しながら、ある瞬間可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）とほぼ同一状態になると、抵抗制御コード（ＲＣＣ）が減少と増加とを反復する。
【００５８】
なぜなら、可変終端抵抗部１７０の両端電圧（ＶＬ）が基準電圧（Ｖｒ）に近接しても完全には等しくはならないためである。したがって、可変終端抵抗部１７０の抵抗値（ＲＬ）の設定のための時間は、抵抗制御コード（ＲＣＣ）が減少と増加とを反復する期間に十分到達することができるようにする時間以上だけは確保しなければならない。
【００５９】
前述した設定動作は、システムのパワーオン時やスリップモード時に一度ずつ行うことができ、設定動作を行わなくてもラッチ部１６０に保存された抵抗制御コード（ＲＣＣ）値をそのままローディングして用いることもできる。
【００６０】
以上のような第１実施例で終端抵抗を低電圧差動信号受信器の内部に設置し、終端抵抗の抵抗値を理想的な抵抗値に設定することができることを説明した。
【００６１】
しかし、実施環境によっては、低電圧差動信号受信器をチップ形態でパッケージ化することによって、パッドから発生するバンプ接触抵抗を無視できない場合が発生する。したがって、この場合には、そのパッドの抵抗を考慮しなければならない。
以下の第２実施例では、このようなパッドの抵抗を考慮した構成について説明する。
【実施例２】
【００６２】
図５は、本発明の望ましい第２実施例による低電圧差動信号受信器の構成を示す回路図である。
まず、図５に示した第１受信部３１０、第２受信部３２０、加算部３３０、比較部３４０、アップ／ダウンカウンタ部３５０、ラッチ部３６０、及び可変終端抵抗部３７０は、図２に示した第１受信部１１０、第２受信部１２０、加算部１３０、比較部１４０、アップ／ダウンカウンタ部１５０、ラッチ部１６０、及び可変終端抵抗部１７０とそれぞれ同一の機能を有する。しかし、パッケージ化によるパッドの抵抗を考慮するために可変終端抵抗部３７０及び第２受信部３２０との連結構造が異ならる。
【００６３】
図５を参照すると、第１受信部３１０を外部と連結するための第１パッド１及び第２パッド２によってそれぞれ抵抗値Ｒ１とＲ２が存在し、第２受信部３２０、及び可変終端抵抗部３７０を外部と連結するための第３パッド３、第４パッド４、第５パッド５、及び第６パッド６によってそれぞれ抵抗値Ｒ３、Ｒ４、Ｒ５、及びＲ６が存在する。
【００６４】
ここで、抵抗値Ｒ１とＲ２は、電圧源２１０から伝達される基準電圧（Ｖｒ）が第１受信部３１０に伝達される電圧パスに形成されるので、第１パッド１及び第２パッド２の抵抗値Ｒ１及びＲ２値は、基準電圧（Ｖｒ）に影響を及ぼさない。したがって、考慮しなくてもよい。
【００６５】
一方、可変終端抵抗部３７０は、電流源２２０から伝達される電流パス上に存在し、第２受信部３２０は、可変終端抵抗部３７０の両端に形成される電圧（ＶＬ）を感知するための電圧パス上に存在するための、可変終端抵抗部３７０のパッド（４，５）と第２受信部３２０のパッド（３，６）とをそれぞれ分離して並列に連結した。
【００６６】
即ち、可変終端抵抗部３７０を外部と連結するための第４パッド４及び第５パッド５が形成され、第２受信部３２０を外部と連結するための第３パッド３及び第６パッド６が存在する。
【００６７】
ここで、第４パッド４と第５パッド５の抵抗値Ｒ４及びＲ５は、電流パスに存在する抵抗であるので、その抵抗値Ｒ４及びＲ５が動作に影響を及ぼす。したがって、可変終端抵抗部３７０の両端にかかる電圧（ＶＬ）だけでなく、第４パッド４及び第５パッド５にかかる電圧（Ｖ４，Ｖ５）までも考慮しなければならない。即ち、第２受信部３２０で感知される電圧は、図５に示したように第４パッド４の両端電圧（Ｖ４）、可変終端抵抗部３７０の両端電圧（ＶＬ）、及び第５パッド５の両端電圧（Ｖ５）が加算されたトータル電圧（Ｖ４＋ＶＬ＋Ｖ５）になる。
【００６８】
一方、第２受信部３２０に連結された第３パッド３と第６パッド６の抵抗値Ｒ３及びＲ６は、電圧パスに存在する抵抗値であるので、それを考慮しなくてもよい。
したがって、第２受信部３２０は、外部の電流源２２０から提供される基準電流（Ｉｒ）によって可変終端抵抗部１７０、第４パッド４及び第５パッド５の両端にかかるトータル電圧（Ｖ４＋ＶＬ＋Ｖ５）を感知して形成される第２差動信号（ＲＸ２）を出力する。
【００６９】
このような構成により、パッケージ化の時に実際に数Ωから十数Ωまで至ることができるパッドの抵抗まで考慮された正確な終端抵抗の抵抗値を設定することができる。
【産業上の利用可能性】
【００７０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００７１】
【図１】従来の低電圧差動信号インタフェースシステムの構成を示す回路図である。
【図２】本発明の望ましい第１実施例による低電圧差動信号受信器の構成を示す回路図である。
【図３】図２に示した可変終端抵抗部の構成を示す回路図であって、可変終端抵抗部が複数のトランジスタで構成された場合を示す。
【図４】図２に示した低電圧差動信号受信器の動作を説明するための流れ図である。
【図５】本発明の望ましい第２実施例による低電圧差動信号受信器の構成を示す回路図である。
【符号の説明】
【００７２】
１００    低電圧差動信号受信器
１１０    第１受信部
１２０    第２受信部
１３０    加算部
１４０    比較部
１５０    アップ／ダウンカウンタ部
１６０    ラッチ部
１７０    可変終端抵抗部
２１０    電圧源
２２０    電流源
【図１】
2007028600.tif 000003
【図２】
2007028600.tif 000004
【図３】
2007028600.tif 000005
【図４】
2007028600.tif 000006
【図５】
2007028600.tif 000007