(57)【要約】      （修正有）【課題】一般的な検査装置（テスタ）を用いて、この装置からは入力することができない高周波信号（もしくは高速信号）を測定対象半導体集積回路装置に入力可能にし、出力電圧を高精度で測定可能にする。【解決手段】測定対象である半導体集積回路装置１２の信号入力点に接触させる第１のプローブ３、半導体集積回路装置１２の測定点に接触させる第２のプローブ４、テスト信号出力回路１３に接続するための入力端子２、第２のプローブと接続され半導体集積回路装置１２からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路５、入力信号変換回路５の出力が入力されテスタ１４よりも高い精度を有するアナログデジタル変換回路６、およびアナログデジタル変換回路６のデジタル出力が接続される出力端子７を備え、出力端子７はテスタ１４に接続され、入力端子２は第１のプローブ３に接続される。【選択図】図１
2007155531.tif 000002
【特許請求の範囲】
【請求項１】
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続され、テスト信号出力回路に接続するための入力端子と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、を備えることを特徴とするプローブカード。
【請求項２】
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続されているテスト信号出力回路と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、を備えることを特徴とするプローブカード。
【請求項３】
測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続されているテスト信号出力回路と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、第５の配線を介して前記テスト信号出力回路に接続され、前記テスト信号出力回路の出力を制御するための入力端子と、を備えることを特徴とするプローブカード。
【請求項４】
前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、
前記入力信号変換回路が、前記半導体集積回路装置の出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であることを特徴とするプローブカード。
【請求項５】
前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、
前記入力信号変換回路が、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であることを特徴とするプローブカード。
【請求項６】
前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、
前記入力信号変換回路が、積分回路であることを特徴とするプローブカード。
【請求項７】
前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、
前記入力信号変換回路が、前記半導体集積回路装置の出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路と、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路と、積分回路と、のうちの少なくとも２つの回路の直列接続で構成されていることを特徴とするプローブカード。
【請求項８】
（請求項８＋１０）
前記請求項１，２又は３に記載のプローブカードにおいて、
前記テスト信号出力回路が、発振回路であることを特徴とするプローブカード。
【請求項９】
（請求項１１＋１２＋１３）
前記請求項８に記載のプローブカードにおいて、
前記テスト信号出力回路の前記発振回路が、電圧制御型発振回路、又は位相ロックループを構成している発振回路、又は周波数逓倍回路であることを特徴とするプローブカード。
【請求項１０】
（請求項１４）
前記請求項８に記載のプローブカードにおいて、
前記テスト信号出力回路の前記発振回路が、前記発振回路の出力周波数を分周する１又は複数直列接続の分周回路を備えることを特徴とするプローブカード。
【請求項１１】
（請求項１５）
前記請求項１０に記載のプローブカードにおいて、
前記テスト信号出力回路の前記発振回路の出力信号又は前記１又は複数直列接続の分周回路の出力信号の内の１つを選択するための選択回路を有することを特徴とするプローブカード。
【請求項１２】
（請求項１６）
前記請求項８に記載のプローブカードにおいて、
前記テスト信号出力回路の前記発振回路が、前記発振回路の出力信号を入力してデータパターンを発生するデータパターン発生回路を備えることを特徴とするプローブカード。
【請求項１３】
（請求項１７）
前記請求項１２に記載のプローブカードにおいて、
前記テスト信号出力回路の前記データパターン発生回路が複数備えられ、該複数のデータパターン発生回路の内の１つの出力信号を選択するための選択回路を有することを特徴とするプローブカード。
【請求項１４】
（新規）
前記請求項１，４，５，６又は７に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、
前記プローブカードの前記入力端子に前記請求項１，８，９，１０，１１，１２又は１３に記載のテスト信号出力回路を接続し、前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする半導体集積回路装置テストシステム。
【請求項１５】
（新規）
前記請求項２，４，５，６，７，８，９，１０，１１，１２又は１３に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、
前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする半導体集積回路装置テストシステム。
【請求項１６】
（新規）
前記請求項３，４，５，６，７，８，９，１０，１１，１２又は１３に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、
前記プローブカードの前記入力端子に前記制御信号出力部を接続し、前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする半導体集積回路装置テストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置のテストを行うために使用するプローブカードおよびこのプローブカードを利用した半導体集積回路装置テストシステムに関する。
【背景技術】
【０００２】
近年、高速無線ＬＡＮ用のベースバンドＬＳＩ等、非常に高い精度での出力電圧値の変化を保証する必要があるアナログ信号出力端子を有する半導体集積回路装置の研究開発が活発に行なわれている。一方、一般的な半導体集積回路装置テストシステムとして広く使用されている一般的な半導体集積回路装置検査装置（以下、テスタと略記する）のテストヘッド内に内蔵されているコンパレータの入力比較精度は数十ｍＶ程度である。従って、アナログ信号出力端子の電圧出力が数ｍＶ以下の精度を必要とする場合には、一般的な半導体集積回路装置テストシステムによる半導体集積回路装置のテストができないという問題がある。
【０００３】
そのため、一般的な半導体集積回路装置テストシステムによるテストができないアナログ信号出力端子を有する半導体集積回路装置のテスト（正常動作の確認）を行う場合は、一般的な半導体集積回路装置テストシステムではなく、高精度なコンパレータを内蔵した特別な検査装置によりテストを行う必要があり、このため、検査装置の購入費用、保守費用等が増加することになり検査コストが高くなるという問題がある。
【０００４】
この問題を解決する方法として、高精度アナログデジタル変換器をパフォーマンスボード上に設置する方法が考えられるが、この方法に関しては、下記特許文献１に記載の類似の構成が開示されている。ただし、この特許文献１の目指すところは基本的には従来のテスタを利用し、パフォーマンスボード上に付加回路を設け、これを利用することによりテスタの多機能化を図る方法である。図１２に特許文献１に記載の構成を簡略化して示す。図１２において、２００はパフォーマンスボード、２０１，２０２はスイッチ、２０３はパラレル／シリアル変換器、２０４はアナログデジタル変換回路、２０５は演算器、２０６は被測定デバイスとしての半導体集積回路装置、２０７はテスタである。
【０００５】
この特許文献１においては、被測定デバイスである半導体集積回路装置２０６の一般的な直流電気特性の測定は、スイッチ２０１，２０２をテスタ２０７に直結の位置にセットしてテスタ２０７で測定し、また、スイッチ２０１、２０２をアナログデジタル変換器２０４及びパラレル／シリアル変換器２０３側にセットした場合は、例えば被測定デバイス２０６がデジタルアナログ変換器であって、その変換精度を測定する等の被測定デバイス２０６の動作精度測定等のテストを行う方法が開示されている。
【０００６】
この公知例においては、装置の多機能化を目指したもので、テスタ２０７の測定精度以上の高精度測定を目的としたものではないため、構成としてはテスタ２０７の入力側に接続するパフォーマンスボード２００に設置したアナログデジタル変換器２０４の使用を示唆しているが、高精度測定までは言及されていない。
【０００７】
図１２では、パフォーマンスボード２００上のスイッチ２０２及びアナログデジタル変換回路２０４の出力を（演算器２０５を介して）従来のテスタ２０７に接続する構成としている。
【０００８】
ここで、被測定デバイス２０６の出力はスイッチ２０２の共通端子に接続されており、スイッチ２０２の第１の端子はテスタ２０７に直接接続されており、第２の端子はアナログデジタル変換回路２０４に接続されそこで電圧測定を行い、（演算器２０５を介して）テスタ２０７によりその測定結果を表示させる方法となっている。
【特許文献１】特開平７−２４３８７５公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来技術による場合、以上に説明したように、一般的な半導体集積回路装置テストシステムによるテストができないアナログ信号出力端子を有する半導体集積回路装置のテストを行うためには、高精度なコンパレータを内蔵した特別な検査装置を用意しなければならず、これにより、検査装置の購入費用、保守費用等の検査コストの増加が避けられなかった。
【００１０】
本発明の目的は、極めて高い精度での電圧値の変化を保証する必要があるアナログ信号出力端子等を持つ半導体集積回路装置のテストを行うために、使用するテスタの測定精度よりもさらに向上した精度で被検査対象である半導体集積回路装置のアナログ信号出力レベルを検査することを可能にするプローブカードおよび半導体集積回路装置テストシステムを提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１にかかる発明のプローブカードは、測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続され、テスト信号出力回路に接続するための入力端子と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、を備えることを特徴とする。
請求項２にかかる発明のプローブカードは、測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続されているテスト信号出力回路と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、を備えることを特徴とする。
請求項３にかかる発明のプローブカードは、測定対象である半導体集積回路装置の良否判定のために該半導体集積回路装置の信号入力点に接触させる第１のプローブと、該半導体集積回路装置の測定点に接触させる第２のプローブと、前記第１のプローブと第１の配線を介して接続されているテスト信号出力回路と、前記第２のプローブと第２の配線を介して接続され、前記半導体集積回路装置からの入力信号を高精度測定が可能な信号に変換する入力信号変換回路と、電圧測定部であるテスタに接続するための出力端子と、前記入力信号変換回路の出力が第３の配線を介して入力されており、かつ前記テスタよりも高い精度を有するアナログデジタル変換回路と、該アナログデジタル変換回路のデジタル出力と前記出力端子を接続する第４の配線と、第５の配線を介して前記テスト信号出力回路に接続され、前記テスト信号出力回路の出力を制御するための入力端子と、を備えることを特徴とする。
請求項４にかかる発明は、前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、前記入力信号変換回路が、前記半導体集積回路装置の出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路であることを特徴とする。
請求項５にかかる発明は、前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、前記入力信号変換回路が、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路であることを特徴とする。
請求項６にかかる発明は、前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、前記入力信号変換回路が、積分回路であることを特徴とする。
請求項７にかかる発明は、前記請求項１及至３のいずれか１つに記載のプローブカードにおいて、前記入力信号変換回路が、前記半導体集積回路装置の出力信号の直流電圧レベルに予め定められた直流電圧を加算もしくは減算して出力するための電圧レベル変換回路と、インピーダンス不整合による波形歪みを除去するためのインピーダンス整合回路と、積分回路と、のうちの少なくとも２つの回路の直列接続で構成されていることを特徴とする。
請求項８にかかる発明は、前記請求項１，２又は３に記載のプローブカードにおいて、前記テスト信号出力回路が、発振回路であることを特徴とする。
請求項９にかかる発明は、前記請求項８に記載のプローブカードにおいて、前記テスト信号出力回路の前記発振回路が、電圧制御型発振回路、又は位相ロックループを構成している発振回路、又は周波数逓倍回路であることを特徴とする。
請求項１０にかかる発明は、前記請求項８に記載のプローブカードにおいて、前記テスト信号出力回路の前記発振回路が、前記発振回路の出力周波数を分周する１又は複数直列接続の分周回路を備えることを特徴とする。
請求項１１にかかる発明は、前記請求項１０に記載のプローブカードにおいて、前記テスト信号出力回路の前記発振回路の出力信号又は前記１又は複数直列接続の分周回路の出力信号の内の１つを選択するための選択回路を有することを特徴とする。
請求項１２にかかる発明は、前記請求項８に記載のプローブカードにおいて、前記テスト信号出力回路の前記発振回路が、前記発振回路の出力信号を入力してデータパターンを発生するデータパターン発生回路を備えることを特徴とする。
請求項１３にかかる発明は、前記請求項１２に記載のプローブカードにおいて、前記テスト信号出力回路の前記データパターン発生回路が複数備えられ、該複数のデータパターン発生回路の内の１つの出力信号を選択するための選択回路を有することを特徴とする。
請求項１４にかかる発明は、前記請求項１，４，５，６又は７に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、前記プローブカードの前記入力端子に前記請求項１，８，９，１０，１１，１２又は１３に記載のテスト信号出力回路を接続し、前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする。
請求項１５にかかる発明は、前記請求項２，４，５，６，７，８，９，１０，１１，１２又は１３に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする。
請求項１５にかかる発明は、前記請求項３，４，５，６，７，８，９，１０，１１，１２又は１３に記載のプローブカードを使用した半導体集積回路装置テストシステムであって、前記プローブカードの前記入力端子に前記制御信号出力部を接続し、前記プローブカードの前記出力端子に前記テスタを接続したことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、テスト対象としての半導体集積回路装置の信号入力点に対して、テスト信号出力回路より高周波信号（もしくは高速信号）をテスト信号として入力した状態で、その半導体集積回路装置のアナログ出力端子の出力電圧の測定を行うことができる。
また、制御信号出力部の出力を制御する（変化させる）ことにより、テスト信号出力回路から出力するテスト出力信号を制御（例えば、周波数を変える等）しながら半導体集積回路装置のアナログ出力端子の出力電圧の測定を行うことができる。
また、半導体集積回路装置のアナログ出力端子の出力電圧の測定精度を決定しているのは高精度アナログデジタル変換回路であり、電圧測定部であるテスタは単に高精度アナログデジタル変換回路の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、そのテスタとして特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することができる。
また、入力信号変換回路として電圧レベル変換回路を使用する場合は、半導体集積回路装置のアナログ出力端子の出力電圧を高精度アナログデジタル変換回路で処理可能な最適な電圧範囲となるようにレベル変換してその測定を行うことができる。
また、入力信号変換回路としてインピーダンス整合回路を使用する場合は、テスト対象である半導体集積回路装置の測定点と第２のプローブとの接続によるインピーダンス不整合や、第２のプローブと第２の配線の接続点でのインピーダンス不整合、高精度アナログデジタル変換回路の入力と第３の配線の接続点でのインピーダンス不整合等を抑制することができる。
また、入力信号変換回路として積分回路を使用する場合は、テスト対象である半導体集積回路装置の測定点から入力する入力信号の平均値の測定や高周波領域におけるノイズの影響の排除が可能となる。
また、テスト信号出力回路として、電圧制御型発振回路を使用する場合はそのテスト信号の周波数を制御可能となり、位相ロックループを構成する発振回路を使用する場合は特定の周波数にロックさせたテスト信号を出力させることが可能となり、周波数逓倍回路を使用する場合は任意倍数の周波数のテスト信号を出力させることが可能となり、分周回路を使用する場合は任意の倍数の逆数の周波数のテスト信号を出力させることが可能となり、データパターン発生回路を使用する場合は所定のデータパターンのテスト信号を出力させることが可能となる。
また、テスト信号出力回路としての発振回路がその発振周波数を分周する１又は複数の直列接続の分周回路を備え、それらの出力信号の内の１つを選択する選択回路を有する場合は、異なった複数の周波数の信号の内から任意の信号を出力させることができる。
また、テスト信号出力回路として複数のデータパターン発生回路を備え、それらの出力信号の内の１つを選択する選択回路を有する場合は、異なった複数のデータパターンの内から任意のデータパターンのテスト信号を出力させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面をもとに本発明の実施形態を説明する。なお、すべての図面において共通する部分には同一の番号を割り当て、重複説明を避ける。
【００１４】
（実施の形態１）
図１は、本発明による実施の第１の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、図１に示すように、被測定デバイスである半導体集積回路装置１２のアナログ出力端子を第２のプローブ４により検出し、この検出した電圧値を高精度測定が可能なように、あるいは目的に応じた測定が可能となるように入力信号変換回路５において入力信号を処理し、この処理された入力信号を入力信号変換回路６の出力側に接続されている高精度アナログデジタル変換回路６に入力してデジタル化し、デジタル化したデータを電圧測定部１４であるテスタに内蔵された電圧コンパレータにより論理“１”または論理“０”を判別して直列出力または並列出力のデジタルデータ系列として読み取り、このデジタルデータ系列を上記の電圧測定部１４（テスタ）内部でアナログ値に変換して上記電圧データを読み出し表示する構成を基本形としている。また、被測定デバイスである半導体集積回路装置１２の入力端子に対して、第１のプローブ３を介してテスト信号出力回路１３の出力信号を入力する構成としている。２は入力端子、７は出力端子、８は第１の配線、９は第２の配線、１０は第３の配線、１１は第４の配線である。
【００１５】
すなわち、本発明の構成によれば、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路１３より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００１６】
また、半導体集積回路装置１２のアナログ出力端子の出力電圧の測定精度を決定しているのは高精度アナログデジタル変換回路６であり、電圧測定部１４であるテスタは単に高精度アナログデジタル変換回路６の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することができる。
【００１７】
（実施の形態２）
図２は、本発明による実施の第２の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、図２に示すように、被測定デバイスである半導体集積回路装置１２のアナログ出力端子を第２のプローブ４により検出し、この検出した電圧値を高精度測定が可能なように、あるいは目的に応じた測定が可能となるように入力信号変換回路５において入力信号を処理し、この処理された入力信号を入力信号変換回路５の出力側に接続されている高精度アナログデジタル変換回路６に入力してデジタル化し、デジタル化したデータを電圧測定部１４であるテスタに内蔵された電圧コンパレ一タにより論理“１”または論理“０”を判別して直列出力または並列出力のデジタルデータ系列として読み取り、このデジタルデータ系列を上記の電圧測定部１４（テスタ）内部でアナログ値に変換して上記電圧データを読み出し表示する構成を基本形としている。また、被測定デバイスである半導体集積回路装置１２の入力端子に対して、第１のプローブ３を介してプローブカード１に内蔵されたテスト信号出力回路２１の出力信号を入力する構成としている。７は出力端子、２２は第１の配線、９は第２の配線、１０は第３の配線、１１は第４の配線である。
【００１８】
すなわち、本発明の構成によれば、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路２１より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００１９】
また、半導体集積回路装置１２のアナログ出力端子の出力電圧の測定精度を決定しているのは高精度アナログデジタル変換回路６であり、電圧測定部１４であるテスタは単に高精度アナログデジタル変換回路６の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することができる。
【００２０】
（実施の形態３）
図３は、本発明による実施の第３の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、図３に示すように、被測定デバイスである半導体集積回路装置１２のアナログ出力端子を第２のプローブ４により検出し、この検出した電圧値を高精度測定が可能なように、あるいは目的に応じた測定が可能となるように入力信号変換回路５において入力信号を処理し、この処理された入力信号を入力信号変換回路５の出力側に接続されている高精度アナログデジタル変換回路６に入力してデジタル化し、デジタル化したデータを電圧測定部１４であるテスタに内蔵された電圧コンパレータにより論理“１”または論理“０”を判別して直列出力または並列出力のデジタルデータ系列として読み取り、このデジタルデータ系列を上記の電圧測定部１４（テスタ）内部でアナログ値に変換して上記電圧データを読み出し表示する構成を基本形としている。また、被測定デバイスである半導体集積回路装置１２の入力端子に対して、第１のプローブ３を介してプローブカード１に内蔵されたテスト信号出力回路３２の出力信号を入力し、テスト信号出力回路３２の制御入力端子に対して、制御信号出力部３４の出力信号を入力する構成としている。３１は入力端子、７は出力端子、２２は第１の配線、９は第２の配線、１０は第３の配線、１１は第４の配線、３３は第５の配線である。
【００２１】
すなわち、本発明の構成によれば、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路３２より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができ、さらに制御信号出力部３４の出力を制御する（変化させる）ことによりテスト信号出力回路３２の出力信号を制御（例えば、周波数を変える等）しながら半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００２２】
また、半導体集積回路装置１２のアナログ出力端子の出力電圧の測定精度を決定しているのは高精度アナログデジタル変換回路６であり、電圧測定部１４であるテスタは単に高精度アナログデジタル変換回路６の出力デジタルレベルを読み取り、そのアナログ値を表示するのみであるため、特に高精度の測定器を必要とせず、一般に用いられているテスタをそのまま適用することができる。
【００２３】
（実施の形態４）
図４は、本発明による実施の第４の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としての電圧レベル変換回路４１と、高精度アナログデジタル変換回路６と、被測定デバイスである半導体集積回路装置１２の出力端子等の測定点に接続する第２のプローブ４と、電圧測定部１４となるテスタに接続するためのテストピンまたはテストパッド等測定点となり、かつプローブカード１の出力端子を形成している出力端子７と、被測定デバイスである半導体集積回路装置１２の入力端子等に接続する第１のプローブ３と、テスト信号出力回路１３に接続するためのテストピンまたはテストパッド等となり、かつプローブカード１の入力端子を形成している入力端子２と、該入力端子２と上記第１のプローブ３を接続する第１の配線８と、電圧レベル変換回路４１の入力端子と第２のプローブ４を接続するためのアナログ伝送用である第２の配線９と、電圧レベル変換回路４１の出力と高精度アナログデジタル変換回路６の入力との回路間接続用である第３の配線１０と、高精度アナログデジタル変換回路６の出力と電圧測定部１４に接続するための上記出力端子７とを接続するデジタルデータ伝送用の第４の配線１１を内蔵する。
【００２４】
電圧レベル変換回路４１は、第２のプローブ４と第２の配線９を介して被測定デバイスである半導体集積回路装置１２から入力される信号の電圧を高精度アナログデジタル変換回路６において処理可能な電圧範囲となるように、予め設定された直流電圧レベルの信号に変換して高精度アナログデジタル変換回路６に対して出力する。
【００２５】
電圧レベル変換回路４１としては、例えば、図８に示すようなエミッタフォロア回路等が適用できる。図８において、４１１は入力端子、４１２は出力端子、４１３はトランジスタ、４１４は抵抗、４１５は定電流源回路である。この場合、直流電圧の移動分（シフト電圧）はトランジスタ４１３の特性と定電流源回路４１５の電流値、及び抵抗４１４の抵抗値により設定すれば良い。また、電圧レベル変換回路４１としては、複数の電圧レベルに対応した回路を備え、入力電圧レベルに応じて切り替えて使用するよう構成しても良い。なお、ここで、電圧レベル変換回路４１でシフトされた直流電圧の移動分については、電圧測定部１４（テスタ）において高精度アナログデジタル変換回路６の出力にこの移動分の電圧を加算または減算して表示するか、あるいはデジタル演算器を備えておき、高精度アナログデジタル変換回路６の出力側のところでデジタル加算または減算して電圧測定部１４に送出しても良い。
【００２６】
高精度アナログデジタル変換回路６は、第３の配線１０を介して電圧レベル変換回路４１から入力される信号の電圧値をｎビット（ｎは２以上の整数）のデジタル信号に変換し、デジタルデータ伝送用である第４の配線１１及び出力端子７を経由して電圧測定部１４に接続されている。
【００２７】
電圧レベル変換回路４１の出力電圧及びこれをデジタル化した高精度アナログデジタル変換回路６の出力値は被測定デバイスである半導体集積回路装置１２の出力電圧で決定されているので、本実施の形態の半導体集積回路装置テストシステムにおいては、半導体集積回路装置１２の出力を一旦デジタル量に変換し、言わば間接的に被測定デバイスである半導体集積回路装置１２の出力電圧を測定している。これにより、測定精度は、電圧測定部１４の精度ではなく、電圧レベル変換回路４１の精度と高精度アナログデジタル変換回路６の精度により決定される。
【００２８】
従って、プローブカード１に搭載する電圧レベル変換回路４１の精度と高精度アナログデジタル変換回路６の精度を高くすることにより、特に精度が高くない通常のテスタを電圧測定部１４として使用することが可能となる。
【００２９】
また、高精度アナログデジタル変換回路６は、一般的に、入力可能な電圧値の範囲が限定されている（例えば０〜１Ｖ等）が、被測定デバイスである半導体集積回路装置１２の出力電圧が高精度アナログデジタル変換回路６の入力可能な電圧（フルスケール電圧）の範囲外にある場合でも、電圧レベル変換回路４１により直流電圧のレベルを変換して高精度アナログデジタル変換回路６で処理可能な範囲にすることにより高精度なテストを行うことができる。
【００３０】
なお、実施の形態１の場合と同様に、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路１３より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００３１】
また、本実施の形態の半導体集積回路装置テストシステムは、実施の形態１の入力信号変換回路５として電圧レベル変換回路４１を使用したものであるが、実施の形態２及び実施の形態３の入力信号変換回路５として同様に電圧レベル変換回路４１を使用することができる。
【００３２】
（実施の形態５）
図５は、本発明による実施の第６の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としてのインピーダンス整合回路５１と、高精度アナログデジタル変換回路６と、被測定デバイスである半導体集積回路装置１２の出力端子等の測定点に接続する第２のプローブ４と、電圧測定部１４となるテスタに接続するためのテストピンまたはテストパッド等測定点となり、かつプローブカード１の出力端子を形成している出力端子７と、被測定デバイスである半導体集積回路装置１２の入力端子等に接続する第１のプローブ３と、テスト信号出力回路１３に接続するためのテストピンまたはテストパッド等となり、かつプローブカード１の入力端子を形成している入力端子２と、該入力端子２と上記第１のプローブ３を接続する第１の配線８と、インピーダンス整合回路５１の入力端子と第２のプローブ４を接続するためのアナログ伝送用である第２の配線９と、インピーダンス整合回路５１の出力と高精度アナログデジタル変換回路６の入力との回路間接続用である第３の配線１０と、高精度アナログデジタル変換回路６の出力と電圧測定部１４に接続するための上記出力端子７とを接続するデジタルデータ伝送用の第４の配線１１を内蔵する。
【００３３】
インピーダンス整合回路６１は、テスト対象である半導体集積回路装置１２の出力端子とプローブカード１の接続によるインピーダンス不整合や、第２のプローブ４と配線９の接続点でのインピーダンス不整合、高精度アナログデジタル変換回路６の入力と配線９の接続点でのインピーダンス不整合等を抑制するためのものである。すなわち、測定する周波数帯域に対してこれらの接続点等でインピーダンスが整合するように抵抗網またはトランス等により構成される。これらの何れを採用するかは使用する周波数帯域その他測定目的に応じて決定される。
【００３４】
本実施の形態の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路６のデジタル信号出力を第４の配線１１と出力端子７を介して電圧測定部１４でモニタすることにより、インピーダンス整合回路５１の出力電圧の測定を行うことができる。インピーダンス整合回路５１の出力電圧は被測定デバイスである半導体集積回路装置１２の出力電圧で決定しているので、本実施の形態の半導体集積回路装置テストシステムにより、間接的に、被測定デバイスである半導体集積回路装置１２の出力電圧のテストを行うことができる。
【００３５】
ここにおいても、本実施の形態の半導体集積回路装置テストシステムにより半導体集積回路装置１２の出力電圧のテストを行う際の精度は、電圧測定部１４の精度ではなく、インピーダンス整合回路６１の精度と高精度アナログデジタル変換回路６の精度により決定される。従って、プローブカード１に搭載するインピーダンス整合回路５１と高精度アナログデジタル変換回路６の精度を高くすることにより、精度の低い一般用の電圧測定部１４を使用することができる。
【００３６】
特にテスト対象である半導体集積回路装置１２の出力電圧が高速で変化する場合、高精度アナログデジタル変換回路６の入力におけるインピーダンス不整合が大きいと高精度アナログデジタル変換回路６の入力においてノイズが発生しテスト精度が劣化するのに対して、プローブカード１にインピーダンス整合回路５１を搭載することにより、高精度アナログデジタル変換回路６の入力におけるインピーダンス不整合によるノイズ発生を低減できる。
【００３７】
なお、実施の形態１の場合と同様に、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路１３より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００３８】
また、本実施の形態の半導体集積回路装置テストシステムは、実施の形態１の入力信号変換回路５としてインピーダンス整合回路５１を使用したものであるが、実施の形態２及び実施の形態３の入力信号変換回路５として同様にインピーダンス整合回路５１を使用することができる。
【００３９】
（実施の形態６）
図６は、本発明による実施の第６の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としての積分回路６１と、高精度アナログデジタル変換回路６と、被測定デバイスである半導体集積回路装置１２の出力端子等の測定点に接続する第２のプローブ４と、電圧測定部１４となるテスタに接続するためのテストピンまたはテストパッド等測定点となり、かつプローブカード１の出力端子を形成している出力端子７と、被測定デバイスである半導体集積回路装置１２の入力端子等に接続する第１のプローブ３と、テスト信号出力回路１３に接続するためのテストピンまたはテストパッド等となり、かつプローブカード１の入力端子を形成している入力端子２と、該入力端子２と上記第第１のプローブ３を接続する第１の配線８と、積分回路６１の入力端子と第２のプローブ４を接続するためのアナログ伝送用である第２の配線９と、積分回路６１の出力と高精度アナログデジタル変換回路６の入力との回路間接続用である第３の配線１０と、高精度アナログデジタル変換回路６の出力と電圧測定部１４に接続するための上記出力端子７とを接続するデジタルデータ伝送用の第４の配線１１を内蔵する。
【００４０】
積分回路６１の使用により、入力信号の平均値測定あるいは高周波領域におけるノイズの影響の排除が可能となる。
【００４１】
本実施の形態の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路６のデジタル信号出力を第４の配線１１と出力端子７を介して電圧測定部１４でモニタすることにより、積分回路６１の出力電圧のテストを行うことができる。積分回路６１の出力電圧は被測定デバイスである半導体集積回路装置１２の出力電圧で決定しているので、本実施の形態の半導体集積回路装置テストシステムにより、間接的に、被測定デバイスである半導体集積回路装置１２の出力電圧のテストを行うことができる。
【００４２】
すなわち、本実施の形態の半導体集積回路装置テストシステムにより半導体集積回路装置１２の出力電圧のテストを行う際の精度は、電圧測定部１４の精度ではなく、積分回路６１の精度と高精度アナログデジタル変換回路６の精度により決定される。従って、プローブカード１に搭載する積分回路６１と高精度アナログデジタル変換回路６の精度を高くすることにより、通常のテスタのように比較的精度の低い電圧測定部１４を使用することができる。
【００４３】
なお、本実施の形態の半導体集積回路装置テストシステムにより半導体集積回路装置１２の出力電圧のテストを行う場合、積分回路６１を介しているため、半導体集積回路装置１２の出力電圧を直接モニタする場合と同様の瞬時値の測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置１２の出力電圧の平均値等を測定することができる。また、積分回路６１として高周波ノイズ除去用等としてローパスフィルタを使用することができる。
【００４４】
また、実施の形態１の場合と同様に、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路１３より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。また、本実施の形態の半導体集積回路装置テストシステムは、実施の形態１の入力信号変換回路５として積分回路６１を使用したものであるが、実施の形態２及び実施の形態３の入力信号変換回路５として同様に積分回路６１を使用することができる。
【００４５】
（実施の形態７）
図７は、本発明による実施の第７の形態である半導体集積回路装置テストシステムの構成を示す図である。この半導体集積回路装置テストシステムは、プローブカード１上に、入力信号変換回路としてインピーダンス整合回路７１と、電圧レベル変換回路７２と、積分回路７３とを直列接続した回路を使用し、高精度アナログデジタル変換回路６と、被測定デバイスである半導体集積回路装置１２の出力端子等の測定点に接続する第２のプローブ４と、電圧測定部１４となるテスタに接続するためのテストピンまたはテストパッド等測定点となり、かつプローブカード１の出力端子を形成している出力端子７と、被測定デバイスである半導体集積回路装置１２の入力端子等に接続する第１のプローブ３と、テスト信号出力回路１３に接続するためのテストピンまたはテストパッド等となり、かつプローブカード１の入力端子を形成している入力端子２と、該入力端子２と上記第１のプローブ３を接続する第１の配線８と、インピーダンス整合回路７１の入力端子と第２のプローブ４を接続するためのアナログ伝送用である第２の配線９と、積分回路７３の出力と高精度アナログデジタル変換回路６の入力との回路間接続用である第３の配線１０と、高精度アナログデジタル変換回路６の出力と電圧測定部１４に接続するための上記出力端子７とを接続するデジタルデータ伝送用の第４の配線１１と、インピーダンス整合回路７１の出力と電圧レベル変換回路７２の入力との回路間接続用である第６の配線７４と、電圧レベル変換回路７２の出力と積分回路７３の入力との回路間接続用である第７の配線７５を内蔵する。
【００４６】
インピーダンス整合回路７１は、電圧レベル変換回路７２の入力におけるインピーダンス不整合を抑制するものである。
【００４７】
電圧レベル変換回路７２は、第６の配線７４を介してインピーダンス整合回路７１から入力される信号の電圧をあらかじめ設定された直流電圧レベルを有する信号に変換して積分回路７３に対して出力する。
【００４８】
本実施の形態の半導体集積回路装置テストシステムは、高精度アナログデジタル変換回路６のデジタル信号出力を第４の配線１１と出力端子７を介して電圧測定部１４で測定することにより、積分回路７３の出力電圧のテストを行うことができる。積分回路７３の出力電圧は被測定デバイスである半導体集積回路装置１２の出力電圧で決定しているので、本実施の形態の半導体集積回路装置テストシステムにより、間接的に、被測定デバイスである半導体集積回路装置１２の出力電圧のテストを行うことができる。
【００４９】
これにより、本実施の形態の半導体集積回路装置テストシステムにより半導体集積回路装置１２の出力電圧のテストを行う際の精度は、電圧測定部１４の精度ではなく、インピーダンス変換回路７１の精度と電圧レベル変換回路７２の精度と積分回路７３の精度と高精度アナログデジタル変換回路６の精度により決定される。従って、プローブカード１に搭載するインピーダンス変換回路７１、電圧レベル変換回路７２、積分回路７３、及び、高精度アナログデジタル変換回路６の精度を所望の精度が得られるように設定しておくことにより、精度の低い電圧測定部１４を使用することが可能となる。
【００５０】
なお、本実施の形態の半導体集積回路装置テストシステムにより半導体集積回路装置１２の出力電圧のテストを行う場合、積分回路７３を介しているため、半導体集積回路装置１２の出力電圧を直接測定する場合と同様の瞬時値測定はできないが、あらかじめ設定された期間毎に半導体集積回路装置１２の出力電圧の平均値をテストすることができる。
【００５１】
また、インピーダンス変換回路７１の出力電圧が高精度アナログデジタル変換回路６の入力可能な電圧値の範囲外にある場合でも、電圧レベル変換回路７２により電圧値を変換して積分回路７３に入力することにより高精度なテストを行うことができる。この場合においても、電圧レベル変換回路７２でシフトした電圧値は電圧測定部でデジタルデータ読み取りの際に補正することができる。
【００５２】
さらに、インピーダンス整合回路７１を搭載することにより電圧レベル変換回路７２の入力におけるインピーダンス不整合等によるノイズ発生を低減できる。
【００５３】
なお、実施の形態１の場合と同様に、半導体集積回路装置１２の入力端子に対して、テスト信号出力回路１３より高周波信号（もしくは高速信号）を入力した状態で半導体集積回路装置１２のアナログ出力端子の出力電圧の測定を行うことができる。
【００５４】
また、本実施の形態の半導体集積回路装置テストシステムは、実施の形態１の入力信号変換回路５としてインピーダンス整合回路７１と電圧レベル変換回路７２と積分回路７３とを直列接続した回路を使用したものであるが、実施の形態２及び実施の形態３の入力信号変換回路５として同様にンピーダンス整合回路７１と電圧レベル変換回路７２と積分回路７３とを直列接続した回路を使用することができる。
【００５５】
なお、図７の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路７１と電圧レベル変換回路７２を入れ替えた構成でも、実施の形態７と同様の効果が得られる。また、図７の半導体集積回路装置テストシステムの構成を示す図における電圧レベル変換回路７２と積分回路７３を入れ替えた構成でも、実施の形態７と同様の効果が得られる。また、図７の半導体集積回路装置テストシステムの構成を示す図におけるインピーダンス変換回路７１、電圧レベル変換回路７２、及び、積分回路７３の内の１つを削除した構成でも、実施の形態４、実施の形態５、もしくは、実施の形態６と同様の効果が得られる。
【００５６】
（その他の実施の形態）
図９は、本発明に適用可能な周波数逓倍回路８０の構成例を示す図である。図９において、８１は分周器、８２は位相周波数比較器、８３はローパスフィルタ、８４はＶＣＯ回路である。特に、実施の形態３のテスト信号出力回路３２として、この周波数逓倍回路８０を適用した場合、制御信号出力部３４であるテスタからこの周波数逓倍回路８０の入力に対して低周波のクロック信号を出力することにより、周波数逓倍回路８０内の分周器８１の分周比（分周器８１に入力される信号の周波数を分周器８１の出力の周波数で割った値。分周比が２以上の整数値となるような分周器が一般的に使われる。）をＮとすると、制御信号出力部３４であるテスタから出力する低周波クロックのＮ倍の周波数のクロックを実施の形態３における被測定デバイスである半導体集積回路装置１２に入力した状態で、被測定デバイスである半導体集積回路装置の出力電圧の測定を行うことができる。
【００５７】
図１０は、本発明に適用可能な発振回路（出力周波数選択回路内蔵型）９０の構成例を示す図である。図１０において、９１は発振器、９２，９３は分周器、９４は選択回路である。特に、実施の形態３のテスト信号出力回路３２として、この発振回路９０を適用した場合、制御信号出力部３４であるテスタから、この発振回路９０の選択回路９４の制御入力に対して制御信号を出力することにより、発振回路９０内の分周器９２，９３の分周比（分周器に入力される信号の周波数を分周器の出力の周波数で割った値。分周比が２以上の整数値となるような分周器が一般的に使われる。）に応じた異なる周波数のクロックを実施の形態３における被測定デバイスである半導体集積回路装置１２に入力した状態で、被測定デバイスである半導体集積回路装置１２の出力電圧の測定を行うことができる。
【００５８】
図１１は、本発明に適用可能な発振回路（パターンデータ出力回路内蔵型）１００の構成例を示す図である。図１１において、１０１は発振器、１０２は擬似ランダムパターン発生回路Ａ、１０３は擬似ランダムパターン発生回路Ｂ、１０４は選択回路である。特に、実施の形態３のテスト信号出力回路３２として、この発振回路１００を適用した場合、制御信号出力部３４であるテスタからこの発振回路１００の選択回路１０４の制御入力に対して制御信号を出力することにより、図１１内の疑似ランダムパターン発生回路Ａ１０２，Ｂ１０３の仕様に応じた異なるパターンデータを実施の形態３における被測定デバイスである半導体集積回路装置１２に入力した状態で、被測定デバイスである半導体集積回路装置１２の出力電圧の測定を行うことができる。
【００５９】
なお、以上に説明した実施の形態において、高精度アナログデジタル変換回路６を制御する信号（クロック信号及び各種の設定を行うための信号等）を入力するための配線パターンをプローブカード１に内蔵し、一般的な半導体集積回路装置検査装置（テスタ）から入力することが可能である。また、インピーダンス変換回路５１，７１、電圧レベル変換回路７２、及び、積分回路６１，７３の他に、増幅回路等を挿入することが可能である。被測定デバイスである半導体集積回路装置１２が電流出力型のデジタルアナログ変換ＩＣのように電流出力を有し、その出力のテストを行う場合には、第２のプローブ４とインピーダンス変換回路５１，７１、電圧レベル変換回路７２、もしくは、積分回路６１，７３との間に、電流電圧変換回路を挿入することにより、同様の効果が得られる。なお、電圧レベル変換回路７２とインピーダンス変換回路５１，７１を一体化した回路を使用することが可能であり、電流電圧変換回路とインピーダンス変換回路５１，７１を一体化した回路を使用することも可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態１の半導体集積回路装置テストシステムの構成を示す図である。
【図２】本発明の実施の形態２の半導体集積回路装置テストシステムの構成を示す図である。
【図３】本発明の実施の形態３の半導体集積回路装置テストシステムの構成を示す図である。
【図４】本発明の実施の形態４の半導体集積回路装置テストシステムの構成を示す図である。
【図５】本発明の実施の形態５の半導体集積回路装置テストシステムの構成を示す図である。
【図６】本発明の実施の形態６の半導体集積回路装置テストシステムの構成を示す図である。
【図７】本発明の実施の形態７の半導体集積回路装置テストシステムの構成を示す図である。
【図８】図４の電圧レベル変換回路４１の構成例を示す図である。
【図９】図３のテスト信号出力回路３２に適用可能な周波数逓倍回路の構成例を示す図である。
【図１０】図３のテスト信号出力回路３２に適用可能な発振回路（出力周波数選択回路内蔵型）の構成例を示す図である。
【図１１】図３のテスト信号出力回路３２に発振回路（パターンデータ出力回路内蔵型）の構成例を示す図である。
【図１２】従来の半導体集積回路装置テストシステムの構成を示す図である。
【符号の説明】
【００６１】
１：プローブカード
２，３１：入力端子
３：第１のプローブ
４：第２のプローブ
５：入力信号変換回路
６：高精度アナログデジタル変換回路
７：出力端子
８，２２：第１の配線
９：第２の配線
１０：第３の配線
１１：第４の配線
１２：半導体集積回路装置
１３，２１，３２：テスト信号出力回路
１４：電圧測定部（テスタ）
３３：第５の配線
３４：制御信号出力部
４１：電圧レベル変換回路、４１１：入力端子、４１２：出力端子、４１３：トランジスタ、４１４：抵抗、４１５：定電流源回路
７２：電圧レベル変換回路
５１，７１：インピーダンス変換回路
６１，７３：積分回路
７４：第６の配線
７５：第７の配線
８０：周波数逓倍回路、８１：分周器、８２：位相周波数比較器、８３：ローパスフィルタ、８４：ＶＣＯ回路
９０：発振回路、９１：発振器、９２，９３：分周器、９４：選択回路
１００：発振回路、１０１：発振器、１０２：擬似ランダムパターン発生回路Ａ、１０３：擬似ランダムパターン発生回路Ｂ、１０４：選択回路
【図１】
2007155531.tif 000003
【図２】
2007155531.tif 000004
【図３】
2007155531.tif 000005
【図４】
2007155531.tif 000006
【図５】
2007155531.tif 000007
【図６】
2007155531.tif 000008
【図７】
2007155531.tif 000009
【図８】
2007155531.tif 000010
【図９】
2007155531.tif 000011
【図１０】
2007155531.tif 000012
【図１１】
2007155531.tif 000013
【図１２】
2007155531.tif 000014