(57)【要約】【課題】  ＶＣＯの制御端子側のインピーダンスを低くし、ＶＣＯの位相雑音特性の劣化を防ぎ、ＶＣＯの固体バラツキや温度変化に対して固有周波数を一定値に保つＶＣＯ駆動回路及び周波数シンセサイザを提供する。【解決手段】  粗調用周波数のデジタルデータをアナログ出力する粗調用ＤＡＣ４と、微調用周波数のデジタルデータをアナログ出力する微調用ＤＡＣ６と、粗調用ＤＡＣ４からの出力のノイズを除去してＶＣＯの制御端子への入力とする応答速度の遅いＬＰＦ５と、微調用ＤＡＣ６からの出力を電圧に変換し、信号の平滑化を行う応答速度の速いＬＰＦ７と、ＬＰＦ５の入力段とＬＰＦ７の入力段とを抵抗Ｒ6 で接続し、ＬＰＦ５の出力とＬＰＦ７の出力とをコンデンサＣ8 で容量結合し、ＬＰＦ７に電圧制御手段としての可変抵抗Ｒ4 を設けたＶＣＯ駆動回路及びそれを備えた周波数シンセサイザである。【選択図】        図２
2007228568.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器の制御端子に制御信号を入力するＶＣＯ駆動回路であって、
粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、
前記粗調用ＤＡＣからの出力のノイズを除去して前記電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、
前記微調用ＤＡＣからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第２のＬＰＦと、
前記第１のＬＰＦの入力段と前記第２のＬＰＦの入力段とを接続する抵抗と、
前記第１のＬＰＦの出力に前記第２のＬＰＦの出力が加算されるよう容量結合するコンデンサと、
前記第２のＬＰＦに設けられ、電圧を可変にする電圧制御手段とを有することを特徴とするＶＣＯ駆動回路。
【請求項２】
第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第２のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
前記第１のＬＰＦの入力段と前記第２のＬＰＦの入力段とを接続している抵抗の値は、前記第２のＬＰＦを構成する抵抗の値の総和より大きくし、
電圧制御手段は、可変抵抗で構成されていることを特徴とする請求項１記載のＶＣＯ駆動回路。
【請求項３】
電圧制御発振器の制御端子に制御信号を入力するＶＣＯ駆動回路であって、
粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、
粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、
微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、
前記粗調用ＤＡＣからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、
前記微調用ＤＡＣからの出力の電圧を分圧する分圧手段と、
前記第１のＬＰＦの入力段と前記分圧手段の入力段とを接続する抵抗と、
前記第１のＬＰＦからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第３のＬＰＦと、
前記第１のＬＰＦの出力に前記分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサと、
前記分圧手段に設けられ、電圧を可変にする電圧制御手段とを有することを特徴とするＶＣＯ駆動回路。
【請求項４】
第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
第３のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、
分圧手段は、抵抗と可変抵抗で構成され、
前記第１のＬＰＦの入力段と前記分圧手段の入力段とを接続している抵抗の値は、前記分圧手段を構成する抵抗の値の総和より大きいことを特徴とする請求項３記載のＶＣＯ駆動回路。
【請求項５】
制御回路は、電圧制御発振器の固体バラツキに対応して固有周波数を一定に保つためのＶＣＯ駆動回路における電圧制御手段の制御値を記憶しており、前記電圧制御手段に当該制御値を供給することを特徴とする請求項１乃至４のいずれか記載のＶＣＯ駆動回路。
【請求項６】
電圧制御発振器の近傍の温度を測定する温度測定手段を備え、
制御回路は、前記電圧制御発振器の温度変化に対応して固有周波数を一定に保つためのＶＣＯ駆動回路における電圧制御手段の制御値を記憶しており、前記温度測定手段から入力される温度の値に対して前記電圧制御手段に当該制御値を供給することを特徴とする請求項１乃至４のいずれか記載のＶＣＯ駆動回路。
【請求項７】
制御回路は、変動する温度の値に対して固有周波数を一定に保つための制御値をテーブルとして記憶するメモリを有することを特徴とする請求項６記載のＶＣＯ駆動回路。
【請求項８】
第１のＬＰＦの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、
前記スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする請求項１乃至７のいずれか記載のＶＣＯ駆動回路。
【請求項９】
スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行うことを特徴とする請求項８記載のＶＣＯ駆動回路。
【請求項１０】
所望の周波数を発振する電圧制御発振器と、
基準周波数を発振する基準周波数発振回路と、
前記発振された基準周波数を１／Ｍに分周する第１の分周器と、
前記電圧制御発振器の出力をフィードバックし、１／Ｎに分周する第２の分周器と、
請求項１乃至９のいずれか記載のＶＣＯ駆動回路とを有し、
前記ＶＣＯ駆動回路における制御回路は、前記第１の分周器からの信号と前記第２の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力することを特徴とする周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザのＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）を駆動する回路に係り、特に、ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つＶＣＯ駆動回路及びそれを用いた周波数シンセサイザに関する。
【背景技術】
【０００２】
標準信号発生器の一つとしてＰＬＬ（Phase Locked Loop）を応用した周波数シンセサイザがある。
［従来の周波数シンセサイザ：図１５］
従来の周波数シンセサイザについて図１５を使って説明する。図１５は、従来の周波数シンセサイザの概略構成図である。
従来の周波数シンセサイザは、図１５に示すように、基準周波数信号ｆref を発振する発振器２１と、その周波数信号を１／Ｍに分周する分周器２２と、分周器２２からの基準信号と分周器２７からの出力信号との位相を比較し、位相差信号を出力する位相比較器（ＰＬＬ ＩＣ）２３と、位相差をパルス幅の電圧で出力するチャージポンプ（Charge pump）２４と、チャージポンプ２４からの出力電圧を平滑化するＬＰＦ（Low Pass Filter）２５と、ＬＰＦ２５からの制御電圧によって周波数を変更して希望する周波数を発振するＶＣＯ２６と、ＶＣＯ２６からの出力周波数を分岐して入力し、１／Ｎに分周して位相比較器２３に出力する分周器２７とから基本的に構成されている。
【０００３】
尚、位相比較器２３は、ＰＬＬ ＩＣ によって実現される。また、分周器２２，２７は、通常カウンタが使用される。
また、一般に、ＬＰＦ２５には、ラグフィルタ、ラグリードフィルタが用いられる。
ラグフィルタは、抵抗ＲとコンデンサＣで構成したフィルタである。
ラグリードフィルタは、２つの抵抗Ｒと１つのコンデンサＣで構成したフィルタである。
【０００４】
図１５の周波数シンセサイザは、ＶＣＯ２６の位相を基準信号の位相に対して一定となるように位相比較器２３で位相差を検出してフィードバック制御を行うＰＬＬ発振器である。
通常、上記の構成を複数個用意して機器を構成するようになっている。
このような周波数シンセサイザの先行技術としては、例えば、特開２００４−２７４６７３号公報がある（特許文献１）。
【０００５】
また、特開平０５−９０９９３号公報には、ループフィルタを２個備え、出力高周波信号周波数の高速切り替えに際して、両者を交互に切り替えるＰＬＬ方式周波数シンセサイザ回路が記載されている（特許文献２）。
【０００６】
また、特開平１０−１７３５２１号公報には、通常のＶＣＯを使用し、外付け部品を削減すると共に、製造上のばらつきによりＶＣＯの発振周波数がずれても、引き込み動作を行えるようにすることを目的とし、位相比較器とループフィルタの間にマルチプレクサを挿入すると共に、基準クロックに基づきデューティの低いＰＷＭ−Ｌ信号とデューティの高いＰＷＭ−Ｈ信号を発生するＰＷＭ信号発生器と、基準クロックに基づいて分周信号周波数が所定周波数範囲内か否か判定し、判定結果に応じた切換信号をマルチプレクサに送出する周波数判定回路を設け、分周信号周波数が所定範囲内であれば位相比較器の出力を、所定範囲より高ければＰＷＭ−Ｌ信号を、低ければＰＷＭ−Ｈ信号をループフィルタに供給するＰＬＬ回路が記載されている（特許文献３）。
【０００７】
また、特開平１１−１８５３９５号公報には、温度によるＰＬＬロック外れを防止し、また基準電圧自体も位相誤差信号より細かな分解能で精度良く生成させることを目的とし、差動アンプの一方の入力には位相比較器における８ビットの位相誤差信号を入力し、他方の入力には１２ビットの分解能を持つ基準データをデータ変調回路で時間軸方向に変調して入力し、実質的に１２ビット分の分解能を持つ基準電圧に基づいて制御電圧を発生させるクロック再生用ＰＬＬ装置が記載されている（特許文献４）。
【０００８】
【特許文献１】特開２００４−２７４６７３号公報
【特許文献２】特開平０５−９０９９３号公報
【特許文献３】特開平１０−１７３５２１号公報
【特許文献４】特開平１１−１８５３９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の周波数シンセサイザでは、ＶＣＯ２６の制御端子に接続するチャージポンプ２４、ＬＰＦ２５等の駆動回路が高インピーダンスの場合、ＶＣＯ２６の位相雑音特性はオフセット周波数が数ｋＨｚ以下において劣化することがあるため、高インピーダンスでＶＣＯ２６を駆動した場合、ＰＬＬをかけても抑圧できないという問題点があった。
【００１０】
この場合、高インピーダンスとは数百Ωであるため、通常のラグリードフィルタで対処することはできないものとなっていた。
【００１１】
本発明は上記実情に鑑みて為されたもので、ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができるＶＣＯ駆動回路及び周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記従来例の問題点を解決するための本発明は、電圧制御発振器の制御端子に制御信号を入力するＶＣＯ駆動回路であって、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、微調用ＤＡＣからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第２のＬＰＦと、第１のＬＰＦの入力段と第２のＬＰＦの入力段とを接続する抵抗と、第１のＬＰＦの出力に第２のＬＰＦの出力が加算されるよう容量結合するコンデンサと、第２のＬＰＦに設けられ、電圧を可変にする電圧制御手段とを有することを特徴とする。
【００１３】
本発明は、上記ＶＣＯ駆動回路において、第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第２のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第１のＬＰＦの入力段と第２のＬＰＦの入力段とを接続している抵抗の値は、第２のＬＰＦを構成する抵抗の値の総和より大きくし、電圧制御手段は、可変抵抗で構成されていることを特徴とする。
【００１４】
本発明は、電圧制御発振器の制御端子に制御信号を入力するＶＣＯ駆動回路であって、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、微調用ＤＡＣからの出力の電圧を分圧する分圧手段と、第１のＬＰＦの入力段と分圧手段の入力段とを接続する抵抗と、第１のＬＰＦからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第３のＬＰＦと、第１のＬＰＦの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサと、分圧手段に設けられ、電圧を可変にする電圧制御手段とを有することを特徴とする。
【００１５】
本発明は、上記ＶＣＯ駆動回路において、第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第３のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、抵抗と可変抵抗で構成され、第１のＬＰＦの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きいことを特徴とする。
【００１６】
本発明は、上記ＶＣＯ駆動回路において、制御回路が、電圧制御発振器の固体バラツキに対応して固有周波数を一定に保つためのＶＣＯ駆動回路における電圧制御手段の制御値を記憶しており、電圧制御手段に当該制御値を供給することを特徴とする。
【００１７】
本発明は、上記ＶＣＯ駆動回路において、電圧制御発振器の近傍の温度を測定する温度測定手段を備え、制御回路が、電圧制御発振器の温度変化に対応して固有周波数を一定に保つためのＶＣＯ駆動回路における電圧制御手段の制御値を記憶しており、温度測定手段から入力される温度の値に対して電圧制御手段に当該制御値を供給することを特徴とする。
【００１８】
本発明は、上記ＶＣＯ駆動回路において、制御回路が、変動する温度の値に対して固有周波数を一定に保つための制御値をテーブルとして記憶するメモリを有することを特徴とする。
【００１９】
本発明は、上記ＶＣＯ駆動回路において、第１のＬＰＦの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行うことを特徴とする。
【００２０】
本発明は、上記ＶＣＯ駆動回路において、スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行うことを特徴とする。
【００２１】
本発明は、周波数シンセサイザにおいて、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を１／Ｍに分周する第１の分周器と、電圧制御発振器の出力をフィードバックし、１／Ｎに分周する第２の分周器と、上記ＶＣＯ駆動回路とを有し、ＶＣＯ駆動回路における制御回路が、第１の分周器からの信号と第２の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去して電圧制御発振器の制御端子への入力とする、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、微調用ＤＡＣからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性を有する第２のＬＰＦと、第１のＬＰＦの入力段と第２のＬＰＦの入力段とを接続する抵抗と、第１のＬＰＦの出力に第２のＬＰＦの出力が加算されるよう容量結合するコンデンサと、第２のＬＰＦに設けられ、電圧を可変にする電圧制御手段とを有するＶＣＯ駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができる効果がある。
【００２３】
本発明によれば、第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第２のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第１のＬＰＦの入力段と第２のＬＰＦの入力段とを接続している抵抗の値は、第２のＬＰＦを構成する抵抗の値の総和より大きくし、電圧制御手段は、可変抵抗で構成されている上記ＶＣＯ駆動回路としているので、微調用ＤＡＣの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【００２４】
本発明によれば、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性を有する第１のＬＰＦと、微調用ＤＡＣからの出力の電圧を分圧する分圧手段と、第１のＬＰＦの入力段と分圧手段の入力段とを接続する抵抗と、第１のＬＰＦからの出力信号を平滑化して電圧制御発振器の制御端子への入力とする第３のＬＰＦと、第１のＬＰＦの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサと、分圧手段に設けられ、電圧を可変にする電圧制御手段とを有するＶＣＯ駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができる効果がある。
【００２５】
本発明によれば、第１のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、第３のＬＰＦは、抵抗とコンデンサ、コイルとコンデンサ又は抵抗、コイルとコンデンサで構成され、分圧手段は、抵抗と可変抵抗で構成され、第１のＬＰＦの入力段と分圧手段の入力段とを接続している抵抗の値は、分圧手段を構成する抵抗の値の総和より大きくした上記ＶＣＯ駆動回路としているので、微調用ＤＡＣの電圧の直流成分が電圧制御発振器に影響を与えないようにできる効果がある。
【００２６】
本発明によれば、制御回路は、電圧制御発振器の固体バラツキ又は温度変化に対応して固有周波数を一定に保つためのＶＣＯ駆動回路における電圧制御手段の制御値を記憶しており、電圧制御手段に当該制御値を供給する上記ＶＣＯ駆動回路としているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を容易に一定値に保つことができる効果がある。
【００２７】
本発明によれば、第１のＬＰＦの入力段と出力段とを接続状態又は非接続状態とするスイッチを設け、スイッチが、電源投入時又は周波数可変時に、一時的にオンとなって接続状態として容量結合するコンデンサの充放電を行う上記ＶＣＯ駆動回路としているので、電源投入時又は周波数可変時に容量結合するコンデンサを瞬時に充放電することで、ロック時間を短縮できる効果がある。
【００２８】
本発明によれば、スイッチが、特定時間経過後にオフとなって非接続状態とし、充電されたコンデンサの放電を行う上記ＶＣＯ駆動回路としているので、通常の駆動制御を素早く実現できる効果がある。
【００２９】
本発明によれば、所望の周波数を発振する電圧制御発振器と、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を１／Ｍに分周する第１の分周器と、電圧制御発振器の出力をフィードバックし、１／Ｎに分周する第２の分周器と、上記ＶＣＯ駆動回路とを有し、ＶＣＯ駆動回路における制御回路が、第１の分周器からの信号と第２の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する周波数シンセサイザとしているので、電圧制御発振器の制御端子からみたインピーダンスを低くして、電圧制御発振器の位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができる効果がある。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係るＶＣＯ駆動回路は、ＶＣＯの制御端子に制御信号を入力するＶＣＯ駆動回路であって、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去してＶＣＯの制御端子への入力とする、低い周波数しか通過させない周波数通過特性（応答速度の遅い）を有する第１のＬＰＦと、微調用ＤＡＣからの出力を電圧に変換し、信号の平滑化を行う、高い周波数まで通過させる周波数通過特性（応答速度の速い）を有する第２のＬＰＦと、第１のＬＰＦの入力段と第２のＬＰＦの入力段とを接続する抵抗と、第１のＬＰＦの出力に第２のＬＰＦの出力が加算されるよう容量結合するコンデンサとを有し、第２のＬＰＦに電圧制御手段を設けたものであり、ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐことができ、更に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができるものである。
【００３１】
また、本発明の実施の形態に係るＶＣＯ駆動回路は、ＶＣＯの制御端子に制御信号を入力するＶＣＯ駆動回路であって、粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力する制御回路と、粗調用周波数のデジタルデータを入力し、アナログ信号を出力する粗調用ＤＡＣと、微調用周波数のデジタルデータを入力し、アナログ信号を出力する微調用ＤＡＣと、粗調用ＤＡＣからの出力のノイズを除去する、低い周波数しか通過させない周波数通過特性（応答速度の遅い）を有する第１のＬＰＦと、微調用ＤＡＣからの出力の電圧を分圧する分圧手段と、第１のＬＰＦの入力段と分圧手段の入力段とを接続する抵抗と、第１のＬＰＦからの出力信号を平滑化してＶＣＯの制御端子への入力とする第３のＬＰＦ（平滑化ＬＰＦ）と、第１のＬＰＦの出力に分圧手段で分圧された電圧が印加されるよう容量結合するコンデンサとを有し、分圧手段に電圧制御手段を設けたものであり、ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐことができ、更に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができるものである。
【００３２】
また、本発明の実施の形態に係る周波数シンセサイザは、所望の周波数を発振するＶＣＯと、基準周波数を発振する基準周波数発振回路と、発振された基準周波数を１／Ｍに分周する第１の分周器と、ＶＣＯの出力をフィードバックし、１／Ｎに分周する第２の分周器と、上記ＶＣＯ駆動回路とを有し、ＶＣＯ駆動回路における制御回路が、第１の分周器からの信号と第２の分周器からの信号を入力して比較し、両信号の差分に基づいて粗調用周波数のデジタルデータと微調用周波数のデジタルデータとを出力するものであり、ＶＣＯの制御端子からみたインピーダンスを低くできるため、ＶＣＯの位相雑音特性の劣化を防ぐことができ、更に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができるものである。
【００３３】
［周波数シンセサイザの概略構成：図１］
本発明の実施の形態に係る周波数シンセサイザについて図１を参照しながら説明する。図１は、本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
本発明の実施の形態に係る周波数シンセサイザ（本周波数シンセサイザ）は、図１に示すように、基準周波数ｆrefを発振する発振回路１と、その周波数を１／Ｍに分周する分周器（第１の分周器）２と、分周器２からの信号とＶＣＯ９からフィードバックされ、分周器１０により１／Ｎに分周された信号を比較して、その差分に基づいて粗調用データと微調用データを出力する制御回路３と、粗調用データをデジタル信号からアナログ信号に変換する粗調用ＤＡコンバータ（ＤＡＣ）４と、粗調用ＤＡＣ４からの信号について低周波を通過させるＬＰＦ（第１のＬＰＦ）５と、微調用データをデジタル信号からアナログ信号に変換する微調用ＤＡコンバータ（ＤＡＣ）６と、微調用ＤＡＣ６からの信号について低周波を通過させるＬＰＦ（第２のＬＰＦ）７と、両ＬＰＦ５，７からの信号を合成する合成器８と、合成器８からの信号の電圧に基づいて発振する電圧制御発振器（ＶＣＯ）９と、ＶＣＯ９からの出力を分岐して入力し、１／Ｎに分周して制御回路３に出力する分周器（第２の分周器）１０とを有する。
【００３４】
制御回路３は、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）又はＡＳＩＣ（Application Specific Integrated Circuit）等で構成され、粗調整を行うための周波数のデータを粗調用ＤＡＣ４に出力し、微調整を行うための周波数のデータを微調用ＤＡＣ６に出力する動作を行う。
つまり、粗調用の周波数データにより粗く周波数設定され、微調用の周波数データにより細かく周波数設定されるようになっており、粗調周波数電圧に微調周波数電圧を合成することでＶＣＯ９の制御電圧を素早く調整している。
【００３５】
ここで、制御回路３、粗調用ＤＡＣ４、ＬＰＦ５、微調用ＤＡＣ６、ＬＰＦ７、合成器８によってＶＣＯ駆動回路を構成しており、粗調用ＤＡＣ４が粗くＶＣＯ出力周波数電圧（粗調用周波数）を出力し、微調用ＤＡＣ６が微調用周波数電圧を出力して、合成器８において粗調用電圧に微調用電圧を合成することで、粗調用周波数電圧を微調用周波数電圧で調整し、その調整された制御電圧がＶＣＯ９に入力される。
つまり、微調用ＤＡＣ６、ＬＰＦ７、合成器８で全体のＰＬＬを構成している。
【００３６】
［ＶＣＯ駆動回路の具体的構成（第１のＶＣＯ駆動回路）：図２］
次に、上記ＶＣＯ駆動回路の具体的構成について図２を参照しながら説明する。図２は、本発明の第１の実施の形態に係るＶＣＯ駆動回路の構成図である。
本発明の第１の実施の形態に係るＶＣＯ駆動回路（第１のＶＣＯ駆動回路）は、図２に示すように、制御回路３と、制御回路３から粗調用周波数のデジタルデータを入力してアナログデータに変換する粗調用ＤＡＣ４と、粗調用ＤＡＣ４からの出力を数倍に増幅するオペアンプ１１と、制御回路３からの微調用周波数のデジタルデータを入力してパルス幅変調（ＰＷＭ：Pulse Width Modulation）するパルス幅変調回路（ＰＷＭ）１２と、パルス幅変調回路１２からのデジタルデータをアナログデータに変換する微調用ＤＡＣ６と、オペアンプ１１からの出力を平滑化するＬＰＦ５と、微調用ＤＡＣ６からの出力を平滑化するＬＰＦ７とを備え、粗調用周波数電圧と微調用周波数電圧を結合してＶＣＯ９に出力する合成手段が、抵抗Ｒ、コンデンサＣによって構成されている。
【００３７】
合成手段を具体的に説明すると、オペアンプ１１からの出力を粗調系ライン、微調用ＤＡＣ６からの出力を微調系ラインとすると、粗調系ラインには、抵抗Ｒ5 、ＬＰＦ５が直列に接続され、ＶＣＯ９の制御端子に入力している。
【００３８】
また、微調系ラインには、ＬＰＦ７、可変抵抗Ｒ4 が直列に接続され、可変抵抗Ｒ4 の終端は接地されている。
【００３９】
そして、粗調系ラインと微調系ラインは、抵抗Ｒ5 とＬＰＦ５との間の点と、微調用ＤＡＣ６とＬＰＦ７との間の点が抵抗Ｒ6 を介して接続され、更にＬＰＦ５とＶＣＯ９との間の点と、ＬＰＦ７と可変抵抗Ｒ4 との間の点がコンデンサＣ8 を介して結合している。
【００４０】
そして、可変抵抗Ｒ4 は、デジタルポテンショメータ等のデジタル信号によって可変可能な抵抗である。可変抵抗Ｒ4 の可変抵抗値は、制御回路３から制御されるようになっている。尚、可変抵抗Ｒ4 は、可変抵抗の値を可変にすることで電圧を制御するものであるから、電圧制御手段といえる。
【００４１】
第１のＶＣＯ駆動回路は、微調用ＤＡＣ６からの出力が電流出力型の構成である。つまり、粗調系ラインは電圧駆動であるが、微調系ラインにおいては、微調用ＤＡＣ６からの出力電流によって微調用周波数が調整される構成である。
粗調用ＤＡＣ４からの出力は、大まかなＶＣＯ出力周波数を決定するための電圧をＶＣＯ９の制御端子に与えるものである。
【００４２】
ＰＬＬとして、ＶＣＯ９を制御する電圧は、微調用ＤＡＣ６からのＰＷＭ信号の電流であり、このＰＷＭ信号が、ＬＰＦ７で平滑化され、オペアンプ１１で増幅された粗調用ＤＡＣ４からの出力にコンデンサＣ8 で結合して加算され、ＶＣＯ９の制御端子に印加される。
【００４３】
尚、ＬＰＦとしては、抵抗ＲとコンデンサＣの組み合わせであるＲＣフィルタ、コイルＬとコンデンサＣの組み合わせである抵抗ゼロのＬＣフィルタ、抵抗Ｒ、コイルＬとコンデンサＣを組み合わせたフィルタであってもよい。
【００４４】
微調用ＤＡＣ６の出力の直流成分により、微調用ＤＡＣ６の出力段における電圧Ｖ1 ＝（ＬＰＦ７の抵抗値＋Ｒ4 ）Ｉ（電流）であり、可変抵抗Ｒ4 の入力段における電圧Ｖ2 ＝Ｒ4 Ｉとなる。
微調用ＤＡＣ６の直流成分がＶＣＯ９の入力段の直流成分に影響を与えないようにするために、微調用ＤＡＣ６からの出力は、抵抗Ｒ6 を介して粗調用ＤＡＣ４からの出力に接続する。このとき、各抵抗の条件として、（ＬＰＦ７の抵抗値＋Ｒ4 ）≪Ｒ6 とする。抵抗Ｒ6 をＬＰＦ７の抵抗値＋Ｒ4 に比べて非常に大きくすることで、微調用ＤＡＣ６の直流成分は粗調用ＤＡＣ４の直流成分に影響を与えないことになる。
【００４５】
また、抵抗Ｒ6 を接続したことにより、ＶＣＯ制御端子に印加される粗調電圧は、オペアンプ１１からの出力電圧から抵抗Ｒ5 、Ｒ6 、ＬＰＦ７の抵抗値で分圧されるが、抵抗Ｒ6 の値が大きいため、ほぼ、｛Ｒ6 ／（Ｒ5 ＋Ｒ6 ）｝Ｖ（電圧）になる。
また、ＬＰＦ７の抵抗値は、微調用ＤＡＣ６の出力を電圧に変換するための抵抗であると共に、ＬＰＦ７のコンデンサＣを追加することで、ＰＷＭ信号を平滑化するＬＰＦとしても動作する。
【００４６】
ＶＣＯ制御端子に印加される電圧のノイズは、ＶＣＯ９の出力へのスプリアス（不要波）の原因になるため、ＬＰＦ５は、粗調用ＤＡＣ４の出力のノイズを除去するために、低い周波数しか通過させない周波数通過特性（応答速度の遅い）を有する時定数の大きいＬＰＦ（粗調用ＬＰＦ）である。これに対して、ＬＰＦ７及び可変抵抗Ｒ4 は、高い周波数まで通過させる周波数通過特性（応答速度の速い）を有する時定数の小さいＬＰＦ（微調用ＬＰＦ）ということになる。
【００４７】
広帯域なＶＣＯ９の制御電圧の範囲は、０〜２０Ｖ程度で、ＤＡＣの電源電圧以上が要求される場合があるため、オペアンプ１１で増幅することから、上記の時定数の大きいＬＰＦが必要である。
オペアンプ１１は、電圧を増幅するために使用するため、ＶＣＯ９の制御電圧が低いときは使用しなくてもよい。
【００４８】
第１のＶＣＯ駆動回路では、ＶＣＯの制御端子からみたインピーダンスは、コンデンサＣ8 と可変抵抗Ｒ4 で決まるため、可変抵抗Ｒ4 を小さくすることでインピーダンスを低くできる。ここで、可変抵抗Ｒ4 を数十とすることで、低インピーダンスとすることができ、ＶＣＯの位相雑音特性の劣化を防ぐことができる。
【００４９】
次に、第１のＶＣＯ駆動回路における特徴部分である可変抵抗Ｒ4 について具体的に説明する。
ＶＣＯ９の個体バラツキ等によってＶＣＯ９のＶF 感度Ｋv が変動する場合がある。可変抵抗Ｒ4 は、ＶＣＯ９からみたＶF 感度を一定に保つよう調整されることで、ＰＬＬをかけたときの固有周波数ｆn を一定に保つようにするものである。
可変抵抗Ｒ4 は、制御回路３からＶＣＯ９の固体バラツキや温度変化に応じて抵抗値（制御値）が制御されるようになっている。制御される抵抗値は、実験によってＶＣＯ９のＶF 感度が測定され、そのＶF 感度が一定となるよう設定される。
【００５０】
［第２のＶＣＯ駆動回路：図３］
更に、本発明の第２の実施の形態に係るＶＣＯ駆動回路について図３を参照しながら説明する。図３は、本発明の第２の実施の形態に係るＶＣＯ駆動回路の構成図である。
本発明の第２の実施の形態に係るＶＣＯ駆動回路（第２のＶＣＯ駆動回路）は、図３に示すように、基本的には第１のＶＣＯ駆動回路と同様であるが、制御回路３に接続する温度センサ１４を設け、当該温度センサ１４がＶＣＯ９の近傍に設けられている。
第２のＶＣＯ駆動回路では、温度センサによって温度を測定し、測定された温度の値をデジタルデータで制御回路３に出力する。尚、温度センサ１４を温度測定手段ということができる。
【００５１】
ＶＣＯ９は、温度変化によってＶＣＯ９のＶF 感度Ｋv が変動する場合がある。可変抵抗Ｒ4 は、図２と同様に、微調用ＤＡＣ６からみたＶF 感度を一定に保つよう調整することで、ＰＬＬをかけたときの固有周波数ｆn を一定に保つようにするものである。
【００５２】
［可変抵抗Ｒ4 とＶF 感度の関係：図４］
次に、可変抵抗Ｒ4 を可変とするとことで、微調用ＤＡＣ６の出力からみたＶF 感度を可変にする例について図４を参照しながら説明する。図４は、可変抵抗Ｒ4 とＶF 感度の関係を示す図である。
図４において、例えば、ＶＣＯ９のＶF 感度Ｋv が常温で３０ＭＨｚ／Ｖであると仮定し、微調用ＤＡＣ６の出力（１）が０〜０．８Ｖで制御されると仮定すると、第１の例［１］では、ＬＰＦ７の抵抗値＝１０、可変抵抗Ｒ4 ＝１０とした場合、微調用ＤＡＣ６の出力が０Ｖに制御すると、可変抵抗Ｒ4 のコンデンサＣ８側の端子にかかる電圧（２）は、０Ｖとなり、微調用ＤＡＣ６の出力が０．８Ｖに制御すると、電圧（２）は、０．２Ｖとなったとする。
【００５３】
従って、ＶＣＯ周波数の変化量は、ＶF 感度Ｋv 電圧（２）＝３０ＭＨｚ／Ｖ０．２Ｖ＝６．０ＭＨｚとなる。更に、微調用ＤＡＣ６の出力から見たＶF 感度は、３０ＭＨｚ／Ｖ（０．２Ｖ／０．８Ｖ）＝７．５ＭＨｚ／Ｖとなる。
【００５４】
また、第２の例［２］では、ＬＰＦ７の抵抗値＝１０、可変抵抗Ｒ4 ＝５とした場合、微調用ＤＡＣ６の出力が０Ｖに制御すると、可変抵抗Ｒ4 のコンデンサＣ８側の端子にかかる電圧（２）は、０Ｖとなり、微調用ＤＡＣ６の出力が０．８Ｖに制御すると、電圧（２）は、０．１１Ｖとなったとする。
【００５５】
従って、ＶＣＯ周波数の変化量は、ＶF 感度Ｋv 電圧（２）＝３０ＭＨｚ／Ｖ０．１１Ｖ＝３．３ＭＨｚとなる。更に、微調用ＤＡＣ６の出力から見たＶF 感度は、３０ＭＨｚ／Ｖ（０．１１Ｖ／０．８Ｖ）≒４．１ＭＨｚ／Ｖとなる。
【００５６】
［温度に対するＶF 感度及びＲ4 抵抗値の関係：図５］
以上の特性を踏まえ、第２のＶＣＯ駆動回路における制御方法について図５を参照しながら説明する。図５は、温度に対するＶF 感度及びＲ4 抵抗値の関係を示す図である。
図５に示すように、温度が上昇するにつれて実際のＶＣＯ９のＶF 感度はにぶくなっている。これに対して、可変抵抗Ｒ4 の抵抗値を温度上昇に対応させて徐々に上げることで、微調用ＤＡＣ６から見たＶF 感度を一定にできる。その結果、ＰＬＬ固有周波数ｆn も一定値に保つことができるものである。
【００５７】
つまり、予め、ＶＣＯ９のＶF 感度Ｋv の温度特性を測定して把握しておき、制御回路３内に設けたメモリ（例えば、ＲＯＭテーブル）に当該温度特性（温度に対するＶF 感度と対応する適正なＲ4 抵抗値の関係）をデータとして記憶しておき、温度センサ１４で検出された温度から、ＶＣＯ９から見たＶF 感度が目的のＶF 感度になるように、制御回路３がメモリを検索して対応する適正な抵抗値を読み込み、可変抵抗Ｒ4 の抵抗値（制御値）を設定する。
【００５８】
［ＶＣＯの位相雑音特性：図６］
第１及び第２のＶＣＯ駆動回路におけるＶＣＯの位相雑音特性を図６に示す。図６は、ＶＣＯの位相雑音特性を示す図である。図６では、横軸がオフセット周波数（離調周波数）を示し、縦軸が位相雑音を示しており、電圧感度が低いときと電圧感度が高いときとでは、その特性が異なっている。
【００５９】
［温度によるＶＣＯの位相雑音特性：図７，図８］
また、温度が低い場合のＶＣＯの位相雑音特性を図７に示し、温度が高い場合のＶＣＯの位相雑音特性を図８に示す。
例えば、常温（２５℃）の時、固有周波数が３０ｋＨｚであったとすると、温度が高くなった時は、図７に示すように、固有周波数は１８ｋＨｚになり、温度が低くなった時は、図８に示すように、固有周波数は４０ｋＨｚになる。図７，８において、横軸がオフセット周波数、縦軸が位相雑音である。
【００６０】
第１のＶＣＯ駆動回路によれば、ＶＣＯ９の固体バラツキを可変抵抗Ｒ4 で調整することで、ＶＣＯ９から見たＶF 感度を一定にでき、ＰＬＬ固有周波数ｆn も一定値に保つことができる効果がある。
【００６１】
第２のＶＣＯ駆動回路によれば、ＶＣＯ９の温度変化を可変抵抗Ｒ4 で調整することで、ＶＣＯ９から見たＶF 感度を一定にでき、ＰＬＬ固有周波数ｆn も一定値に保つことができる効果がある。
【００６２】
尚、第１のＶＣＯ駆動回路と第２のＶＣＯ駆動回路を一体にしたＶＣＯ駆動回路としてもよい。
また、第１のＶＣＯ駆動回路と第２のＶＣＯ駆動回路を備えたシンセサイザとすることで、ＰＬＬ固有周波数ｆn を一定値に保つことができ、安定性を確保できる効果がある。
【００６３】
［第３のＶＣＯ駆動回路：図９］
次に、本発明の第３の実施の形態に係るＶＣＯ駆動回路（第３のＶＣＯ駆動回路）について図９を参照しながら説明する。図９は、本発明の第３の実施の形態に係るＶＣＯ駆動回路の構成図である。
第３のＶＣＯ駆動回路は、図９に示すように、第１のＶＣＯ駆動回路に対して、抵抗Ｒ5 とＬＰＦ５との間の点とＬＰＦ５とＶＣＯ９との間の点とを接続するスイッチ１３が設けられ、制御回路３からの制御によりスイッチ１３の開閉が為される。
【００６４】
スイッチ１３が開となると上記２点は接続されない状態となり、コンデンサＣ8 にはＬＰＦ５を介して電荷が蓄積されることになり、スイッチ１３が閉となると上記２点が接続された状態となり、抵抗Ｒ5 の後段の電圧がＶＣＯ９の入力側に印加されることになり、コンデンサＣ8 に瞬時に電荷が蓄積されることになる。
【００６５】
スイッチ１３を設け、ＶＣＯ９への電圧印加の初期に瞬時（数μsec ）にオン（閉）とすることにより、応答時間を早くできるものである。
これは、粗調用ＤＡＣ４の出力は、時定数の大きいＬＰＦとなるため、ロック時間が遅くなってしまうため、ロック時間を短縮するために、スイッチ１３を設けている。
【００６６】
［第４のＶＣＯ駆動回路：図１０］
次に、本発明の第４の実施の形態に係るＶＣＯ駆動回路（第４のＶＣＯ駆動回路）について図１０を参照しながら説明する。図１０は、本発明の第４の実施の形態に係るＶＣＯ駆動回路の構成図である。
第４のＶＣＯ駆動回路は、図１０に示すように、第２のＶＣＯ駆動回路に対して、抵抗Ｒ5 とＬＰＦ５との間の点とＬＰＦ５とＶＣＯ９との間の点とを接続するスイッチ１３が設けられ、制御回路３からの制御によりスイッチ１３の開閉が為される。
スイッチ１３の動作は、第３のＶＣＯ駆動回路で説明したものと同様である。
【００６７】
［第５のＶＣＯ駆動回路：図１１］
次に、本発明の第５の実施の形態に係るＶＣＯ駆動回路（第５のＶＣＯ駆動回路）について図１１を参照しながら説明する。図１１は、本発明の第５の実施の形態に係るＶＣＯ駆動回路の構成図である。
第５のＶＣＯ駆動回路は、図１１に示すように、制御回路３から出力される粗調系ラインに、粗調用ＤＡＣ４と、オペアンプ１１と、抵抗Ｒ1 、ＬＰＦ５、ＬＰＦ１５が直列に接続され、ＶＣＯ９の制御端子に入力している。
【００６８】
そして、ＬＰＦ５とＬＰＦ１５の間にはコンデンサＣ3 の一端が接続され、他端は可変抵抗Ｒ4 を介して接地されている。
尚、ＬＰＦとしては、抵抗ＲとコンデンサＣの組み合わせであるＲＣフィルタ、コイルＬとコンデンサＣの組み合わせである抵抗ゼロのＬＣフィルタ、抵抗Ｒ、コイルＬとコンデンサＣを組み合わせたフィルタであってもよい。
【００６９】
制御回路３から出力される微調系ラインに、ＰＷＭ１２と、微調用ＤＡＣ６と、抵抗Ｒ5 、可変抵抗Ｒ4 が直列に接続され、可変抵抗Ｒ4 の終端は接地されている。
粗調系ラインの抵抗Ｒ1 とＬＰＦ５の間の点（３）と微調系ラインの微調用ＤＡＣ６と抵抗Ｒ5 との間の点（１）は、抵抗Ｒ6 を介して接続している。
また、粗調系ラインのＬＰＦ５とＬＰＦ１５の間の点（４）と微調系ラインの抵抗Ｒ5 と可変抵抗Ｒ4 との間の点（２）は、コンデンサＣ3 を介して結合している。
【００７０】
第５のＶＣＯ駆動回路は、微調用ＤＡＣ６の出力が電圧出力型の場合の構成である。つまり、粗調系ラインは電圧駆動であり、微調系ラインも電圧駆動で動作するものである。基本的動作原理は、第１のＶＣＯ駆動回路における電流出力型と同様である。
【００７１】
第５のＶＣＯ駆動回路は、粗調用ＤＡＣ４の出力が大まかなＶＣＯ出力周波数を決定し、微調用ＤＡＣ６の出力のＰＷＭ信号がＰＬＬを制御している。
微調用ＤＡＣ６の出力のＰＷＭ信号は、コンデンサＣ3 にて粗調用ＤＡＣ４の出力に加算される。
微調系ラインの微調用ＤＡＣ６の直流成分（１）が、粗調系ラインの（４）に影響しないように、抵抗Ｒ6 を接続している。特に、抵抗Ｒ5 ＋可変抵抗Ｒ4 の値に比べて、抵抗Ｒ6 の値を十分大きくすることで影響は少なくなるものである。
また、ＬＰＦ１５は、ＰＷＭ信号を平滑化するためのＬＰＦ（第３のＬＰＦ）である。
また、抵抗Ｒ1 及びＬＰＦ５は、粗調用ＤＡＣ４の出力のノイズを除去するための時定数の大きいＬＰＦである。
【００７２】
［第６のＶＣＯ駆動回路：図１２］
次に、本発明の第６の実施の形態に係るＶＣＯ駆動回路（第６のＶＣＯ駆動回路）について図１２を参照しながら説明する。図１２は、本発明の第６の実施の形態に係るＶＣＯ駆動回路の構成図である。
第６のＶＣＯ駆動回路は、図１２に示すように、第５のＶＣＯ駆動回路に対して、抵抗Ｒ1 とＬＰＦ５との間の点（３）とＬＰＦ５とＬＰＦ１５との間の点（４）とを接続するスイッチ１３が設けられ、制御回路３からの制御によりスイッチ１３の開閉が為される。
スイッチ１３の動作は、第３のＶＣＯ駆動回路で説明したものと同様である。
【００７３】
［第７のＶＣＯ駆動回路：図１３］
次に、本発明の第７の実施の形態に係るＶＣＯ駆動回路（第７のＶＣＯ駆動回路）について図１３を参照しながら説明する。図１３は、本発明の第７の実施の形態に係るＶＣＯ駆動回路の構成図である。
第７のＶＣＯ駆動回路は、図１３に示すように、第５のＶＣＯ駆動回路に対して、第２のＶＣＯ駆動回路と同様に、制御回路３に温度センサ１４を接続し、制御回路３内に温度に対するＶF 感度と対応する適正なＲ4 抵抗値の関係をデータとして記憶するメモリを設け、温度センサ１４で検出された温度から、微調用ＤＡＣ６から見たＶF 感度が目的のＶF 感度になるように、制御回路３がメモリを検索して対応する適正な抵抗値を読み込み、可変抵抗Ｒ4 の抵抗値（制御値）を設定するものである。
【００７４】
［第８のＶＣＯ駆動回路：図１４］
次に、本発明の第８の実施の形態に係るＶＣＯ駆動回路（第８のＶＣＯ駆動回路）について図１４を参照しながら説明する。図１４は、本発明の第８の実施の形態に係るＶＣＯ駆動回路の構成図である。
第８のＶＣＯ駆動回路は、図１４に示すように、第６のＶＣＯ駆動回路に対して、第２及び第７のＶＣＯ駆動回路と同様に、制御回路３に温度センサ１４を接続し、制御回路３内に温度に対するＶF 感度と対応する適正なＲ4 抵抗値の関係をデータとして記憶するメモリを設け、温度センサ１４で検出された温度から、微調用ＤＡＣ６から見たＶF 感度が目的のＶF 感度になるように、制御回路３がメモリを検索して対応する適正な抵抗値を読み込み、可変抵抗Ｒ4 の抵抗値（制御値）を設定するものである。
【産業上の利用可能性】
【００７５】
本発明は、ＶＣＯの制御端子からみたインピーダンスを低くして、ＶＣＯの位相雑音特性の劣化を防ぐと共に、ＶＣＯの固体バラツキや温度変化に対して、固有周波数を一定値に保つことができるＶＣＯ駆動回路及び周波数シンセサイザに好適である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施の形態に係る周波数シンセサイザの概略構成図である。
【図２】本発明の第１の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図３】本発明の第２の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図４】可変抵抗Ｒ4 とＶF 感度の関係を示す図である。
【図５】温度に対するＶF 感度及びＲ4 抵抗値の関係を示す図である。
【図６】ＶＣＯの位相雑音特性を示す図である。
【図７】温度が低い場合のＶＣＯの位相雑音特性を示す図である。
【図８】温度が高い場合のＶＣＯの位相雑音特性を示す図である。
【図９】本発明の第３の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１０】本発明の第４の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１１】本発明の第５の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１２】本発明の第６の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１３】本発明の第７の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１４】本発明の第８の実施の形態に係るＶＣＯ駆動回路の構成図である。
【図１５】従来の周波数シンセサイザの概略構成図である。
【符号の説明】
【００７７】
１…発振回路、  ２…分周器、  ３…制御回路、  ４…粗調用ＤＡＣ、  ５…ＬＰＦ、  ６…微調用ＤＡＣ、  ７…ＬＰＦ、  ８…合成器、  ９…電圧制御発振器（ＶＣＯ）、  １０…分周器、  １１…オペアンプ、  １２…パルス幅変調回路（ＰＷＭ）、  １３…スイッチ、  １４…温度センサ、  １５…ＬＰＦ、  ２１…発振器、  ２２…分周器、  ２３…位相比較器（ＰＬＬ ＩＣ）、  ２４…チャージポンプ、  ２５…ＬＰＦ、  ２６…ＶＣＯ、  ２７…分周器、
【図１】
2007228568.tif 000003
【図２】
2007228568.tif 000004
【図３】
2007228568.tif 000005
【図４】
2007228568.tif 000006
【図５】
2007228568.tif 000007
【図６】
2007228568.tif 000008
【図７】
2007228568.tif 000009
【図８】
2007228568.tif 000010
【図９】
2007228568.tif 000011
【図１０】
2007228568.tif 000012
【図１１】
2007228568.tif 000013
【図１２】
2007228568.tif 000014
【図１３】
2007228568.tif 000015
【図１４】
2007228568.tif 000016
【図１５】
2007228568.tif 000017