(57)【要約】【課題】従来、発振器用ＩＣは、ワイヤーボンディング実装用とフリップチップ実装用のそれぞれについて専用設計となるため、それぞれに対応した製品を同一の製造ラインで製造しようとした場合には、製造コストが嵩むと共に製造工期の長期化を招いていた。本発明は、製造コストを増大させることなく且つ製造工期の短縮化を図ることが可能な発振器用集積回路の製造方法を提供する。【解決手段】発振器用集積回路に関し、配線用マスク１層を変更するのみで、ワイヤーボンディング実装用のパッド配置と、フリップチップ実装用のパッド配置とを、選択可能に構成する。  具体的には、ＶＤＤ電位を供給する配線及びＧＮＤ電位を供給する配線の近傍に設けられる、ＶＤＤ及びＧＮＤ電位用として用いられる一対のパッドと、ＧＮＤ電位を供給する配線及びＶＤＤ電位を供給する配線とを、選択配線により接続する。【選択図】図１
2007227849.tif 000002
【特許請求の範囲】
【請求項１】
ＶＤＤ電位を供給する配線及びＧＮＤ電位を供給する配線の近傍に設けられ、ＶＤＤ電位用及びＧＮＤ電位用として用いられる一対の第一及び第二の２個のパッドを使用して、
Ｎ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線とを選択配線ａにより接続し、かつ、前記第二のパッドと前記ＶＤＤ電位を供給する配線とを前記選択配線ａと同一の配線工程により形成される選択配線ｂにより接続し、
Ｎ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線とを選択配線ｃにより接続し、かつ、前記第二のパッドと前記ＧＮＤ電位を供給する配線とを前記選択配線ｃと同一の配線工程により形成される選択配線ｄにより接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線とを選択配線ｅにより接続し、かつ、前記第二のパッドと前記ＶＤＤ電位を供給する配線とを前記選択配線ｅと同一の配線工程により形成される選択配線ｆにより接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線とを選択配線ｇにより接続し、かつ、前記第二のパッドと前記ＧＮＤ電位を供給する配線とを前記選択配線ｇと同一の配線工程により形成される選択配線ｈにより接続する
ことを特徴とする発振器用集積回路の製造方法。
【請求項２】
前記第一のパッド及び前記第二のパッドが配置されるそれぞれの領域の近傍に、静電気放電保護素子を設置し、
Ｎ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線とを、前記ＶＤＤ電位を供給する配線に向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｎ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第二のパッドと前記ＶＤＤ電位を供給する配線とを、前記ＶＤＤ電位を供給する配線に向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第二のパッドと前記ＧＮＤ電位を供給する配線とを、前記第二のパッドに向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線とを、前記第一のパッドに向かって順方向に設置された前記静電気放電保護素子を介して接続する
ことを特徴とする請求項１に記載の発振器用集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器用集積回路の製造方法に関し、詳しくは、最終のメタル配線工程における配線マスクを変更するのみで、ワイヤーボンディング実装用のパッド配置と、フリップチップ実装用のパッド配置とを選択可能に構成された発振器用集積回路の製造方法に関する。
【背景技術】
【０００２】
発振器用集積回路（発振器用ＩＣ）の電子部品用表面実装パッケージ（ＳＭＤパッケージ）への実装方法には、ワイヤーボンディング実装とフリップチップ実装の２種類が有る。
【０００３】
ワイヤーボンディング実装用のパッド（ＰＡＤ）配置を図５に、フリップチップ実装用のＰＡＤ配置を図６に示す。図５及び図６に示すように、ワイヤーボンディング実装用のＰＡＤ配置とフリップチップ実装用のＰＡＤ配置は、そのＰＡＤの配置を完全鏡面とするのではなく、ＶＤＤ（電源）とＧＮＤ（グランド） を入れ替えた配置となっている。
【０００４】
図７に、ＳＭＤパッケージの外部端子配列を示す。図７（ａ）は、ＳＭＤパッケージを表面から見た図、図７（ｂ）は裏面から見た図である。
【０００５】
発振器用ＩＣのＰＡＤ配置を、図５及び図６に示すように配置しておくことで、図８に示すように、ＳＭＤパッケージ基板内での配線引き回しの変更は必要となるが、少なくともＳＭＤ基板内で配線が交差するようなことは無くなる。そのため、基板内の配線層数を増やす必要は無い。
【０００６】
ワイヤーボンディング実装の場合は図５に示すＰＡＤ配置とし、フリップチップ実装の場合は図６に示すＰＡＤ配置とするために、従来は、ワイヤーボンディング実装用と、フリップチップ実装用とのそれぞれに、専用設計の発振器用ＩＣを準備して対応していた。
【特許文献１】特開２００１−１０２８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述する従来の場合は、発振器用ＩＣが、ワイヤーボンディング実装用とフリップチップ実装用のそれぞれについて専用設計となるため、それぞれに対応した製品を同一の製造ラインで製造しようとした場合には、製造コストが嵩むと共に製造工期の長期化を招いていた。
【０００８】
そこで本発明は、ワイヤーボンディング実装用とフリップチップ実装用のそれぞれの製品を同一の製造ラインで製造しようとした場合においても、製造コストを増大させることなく且つ製造工期の短縮化を図ることが可能な発振器用集積回路の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体集積回路の製造方法は以下のような特徴を有する。
［１］ＶＤＤ電位を供給する配線及びＧＮＤ電位を供給する配線の近傍に設けられ、ＶＤＤ電位用及びＧＮＤ電位用として用いられる一対の第一及び第二の２個のパッドを使用して、
Ｎ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線とを選択配線ａにより接続し、かつ、前記第二のパッドと前記ＶＤＤ電位を供給する配線（ガードリング）とを前記選択配線ａと同一の配線工程により形成される選択配線ｂにより接続し、
Ｎ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線（ガードリング）とを選択配線ｃにより接続し、かつ、前記第二のパッドと前記ＧＮＤ電位を供給する配線とを前記選択配線ｃと同一の配線工程により形成される選択配線ｄにより接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線（ガードリング）とを選択配線ｅにより接続し、かつ、前記第二のパッドと前記ＶＤＤ電位を供給する配線とを前記選択配線ｅと同一の配線工程により形成される選択配線ｆにより接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線とを選択配線ｇにより接続し、かつ、前記第二のパッドと前記ＧＮＤ電位を供給する配線（ガードリング）とを前記選択配線ｇと同一の配線工程により形成される選択配線ｈにより接続することを特徴とする発振器用集積回路の製造方法。
[２]前記第一のパッド及び前記第二のパッドが配置されるそれぞれの領域の近傍に、静電気放電保護素子を設置し、
Ｎ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第一のパッドと前記ＶＤＤ電位を供給する配線（ガードリング）とを、前記ＶＤＤ電位を供給する配線（ガードリング）に向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｎ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第二のパッドと前記ＶＤＤ電位を供給する配線（ガードリング）とを、前記ＶＤＤ電位を供給する配線（ガードリング）に向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、前記第二のパッドと前記ＧＮＤ電位を供給する配線（ガードリング）とを、前記第二のパッドに向かって順方向に設置された前記静電気放電保護素子を介して接続し、
Ｐ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、前記第一のパッドと前記ＧＮＤ電位を供給する配線（ガードリング）とを、前記第一のパッドに向かって順方向に設置された前記静電気放電保護素子を介して接続することを特徴とする請求項１に記載の発振器用集積回路の製造方法。
【発明の効果】
【００１０】
本発明によれば、ワイヤーボンディング実装用とフリップチップ実装用のそれぞれの製品を同一の製造ラインで製造しようとした場合においても、製造コストを増大させることなく且つ製造工期の短縮化を図ることが可能な発振器用集積回路の製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態の一例を説明する。
【００１２】
本発明に係る発振器用集積回路（発振器用ＩＣ）の製造方法は、配線用マスク１層を変更するのみで、ワイヤーボンディング実装用のパッド（ＰＡＤ）配置（図５参照）と、フリップチップ実装用のＰＡＤ配置（図６参照）とを選択可能、つまり、ＶＤＤ用のＰＡＤ位置と、ＧＮＤ用のＰＡＤ位置との入れ替えを可能とした製造方法である。
【００１３】
以下、配線用マスク１層を変更するのみで、ＶＤＤ用のＰＡＤ位置と、ＧＮＤ用のＰＡＤ位置との入れ替えを可能にする工程を、図を用いて説明する。なお、以下の記載においては、変更する配線用マスクが最上層のメタル配線用のマスクである場合について説明するが、変更する配線用マスクは、最上層のメタル配線用のマスクに限られるものではない。
【００１４】
但し、変更する配線用マスクを最上層のメタル配線用のマスクとすることで、ワイヤーボンディング実装用かフリップチップ実装用かの仕様が決定された後の製造工期が大きく短縮されるので、最上層のメタル配線用のマスクを、前記変更する配線用マスクとすることが好ましい。ここで、一般的なＣＭＯＳプロセスに於ける配線層としては、下層からポリシリコン配線、アルミ第１層配線、さらに多層アルミ配線プロセスではアルミ第２層以降がある。前記最上層のメタル配線とは、アルミ１層製品ではアルミ第１層配線、アルミ２層製品ではアルミ第２層配線をいう。
【００１５】
図１に、Ｎ型基板上に形成された発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す。図１（ａ）は仕様変更前におけるＰＡＤ配置と内部回路素子（図示せず）にＶＤＤ電位及びＧＮＤ電位を供給する配線とを示した図、図１（ｂ）は最上層のメタル配線工程を行うことでワイヤーボンディング実装用のＰＡＤ配置を形成した図、図１（ｃ）は最上層のメタル配線工程を行うことでフリップチップ実装用のＰＡＤ配置を形成した図である。
【００１６】
図１において、内部回路素子にＶＤＤ電位を供給する配線１は、ＰＡＤ外側のチップ周囲を囲うように配置してガードリング１ａを形成すると共に内部回路素子にＶＤＤ電位を供給するための配線１ｂを有する。また、内部回路素子にＧＮＤ電位を供給する配線２は、各ＰＡＤの内側で、前記配線１ｂの周囲を囲うようにコの字状に形成されている。なお、前記配線１の形状は特に制限されず、内部回路素子にＶＤＤ電位及びＧＮＤ電位が供給できる配置、及び、最上層のメタル配線工程によりＶＤＤ用のＰＡＤ位置と、ＧＮＤ用のＰＡＤ位置との入れ替えが可能なように配置されていれば、図１に示す例に限られない。
【００１７】
なお、基板電位を固定し、回路外部に由来する外来のノイズによる影響を少なくするため、基板がＮ型の場合はＶＤＤ電位によるガードリングを、逆に基板がＰ型の場合はＧＮＤ電位によるガードリングを、それぞれ設けるのが一般的である。
【００１８】
図１（ａ）は、パッドの仕様を変更する前の状態を示し、ＶＤＤ電位用及びＧＮＤ電位用として用いられる一対の第一のパッド（ＰＡＤ１）及び第二のパッド（ＰＡＤ２）は、各々、ＶＤＤ電位用及びＧＮＤ電位用に、または、ＧＮＤ電位用及びＶＤＤ電位用に、ワイヤーボンディング実装用とフリップチップ実装用の両ＰＡＤの配置に応じて使用される。
【００１９】
図１（ａ）に示す状態から、ワイヤーボンディング実装用のＰＡＤ配置を形成する場合、図１（ａ）中の第一のパッドであるＰＡＤ１がＧＮＤ用のパッドとなり、第二のパッドであるＰＡＤ２がＶＤＤ用のパッドとなる。
【００２０】
この場合、図１（ｂ）に示すように、最上層のメタル配線工程により、ＰＡＤ１とＧＮＤ電位を供給する配線２とを、選択配線５ａにより接続し、ＰＡＤ２とＶＤＤ電位を供給する配線１（ガードリング１ａ）とを、選択配線５ａと同一の配線工程により形成される選択配線５ｂにより接続する。これにより、ＰＡＤ１がＧＮＤ用のＰＡＤ、ＰＡＤ２がＶＤＤ用のＰＡＤとなり、ワイヤーボンディング実装用のＰＡＤ配置が形成される。
【００２１】
また、図１（ａ）に示す状態から、フリップチップ実装用のＰＡＤ配置を形成する場合、図１（ａ）中の第一のパッドであるＰＡＤ１がＶＤＤ用のパッドとなり、第二のパッドであるＰＡＤ２がＧＮＤ用のパッドとなる。
【００２２】
この場合、図１（ｃ）に示すように、最上層のメタル配線工程により、ＰＡＤ１とＶＤＤ電位を供給する配線１（ガードリング１ａ）とを選択配線５ｃにより接続し、ＰＡＤ２とＧＮＤ電位を供給する配線２とを、選択配線５ｃと同一の配線工程により形成される選択配線５ｄにより接続する。これにより、ＰＡＤ１がＶＤＤ用のＰＡＤ、ＰＡＤ２がＧＮＤ用のＰＡＤとなり、フリップチップ実装用のＰＡＤ配置が形成される。
【００２３】
図２は、Ｐ型基板上に形成された発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す図である。図１との違いは、ガードリング１ａがＧＮＤ電位を供給する配線１を形成し、配線２がＶＤＤ電位を供給する配線を形成していることである。
【００２４】
図２（ａ）に示す状態から、ワイヤーボンディング実装用のＰＡＤ配置を形成する場合、図２（ｂ）に示すように、最上層のメタル配線工程により、第一のパッドであるＰＡＤ１とＧＮＤ電位を供給する配線１（ガードリング１ａ）とを選択配線５ｅにより接続し、第二のパッドであるＰＡＤ２とＶＤＤ電位を供給する配線２とを、選択配線５ｅと同一の配線工程により形成される選択配線５ｆにより接続する。これにより、ＰＡＤ１がＧＮＤ用のパッド、ＰＡＤ２がＶＤＤ用のパッドとなり、ワイヤーボンディング実装用のパッド配置が形成される。
【００２５】
同様に、図２（ａ）に示す状態から、フリップチップ実装用のＰＡＤ配置を形成する場合、図２（ｃ）に示すように、最上層のメタル配線工程により、第一のパッドであるＰＡＤ１とＶＤＤ電位を供給する配線２とを選択配線５ｇにより接続し、第二のパッドであるＰＡＤ２とＶＤＤ電位を供給する配線１（ガードリング１ａ）とを選択配線５ｇと同一の配線工程により形成される選択配線５ｈにより接続する。これにより、ＰＡＤ１がＶＤＤ用のパッド、ＰＡＤ２がＧＮＤ用のパッドとなり、フリップチップ実装用のパッド配置が形成される。
【００２６】
また、本発明においては、ＶＤＤ用のパッド及びＧＮＤ用のパッドが配置されるそれぞれの領域の近傍に、静電気放電保護素子（ＥＳＤ保護素子）を形成する工程をさらに有することが好ましい。このＥＳＤ保護素子は、ＥＳＤサージを素早く引き込み、ＧＮＤ配線へと流すことで、内部回路素子をＥＳＤサージによる破壊から保護する素子であり、当該発明の発振器用ＩＣの製造方法に、この工程をさらに設けることが好ましい。
【００２７】
なお、ＥＳＤ保護素子の例としては、耐圧を調整したツェナーダイオードタイプの保護素子等が考えられる。このタイプの保護素子は、Ｐ＋高濃度拡散層とＮウェル間の接合をダイオードとして使用する。ダイオード部分のＮウェル濃度をイオン注入ドーズ量により調整して所望の耐圧を得る。なお、所望の耐圧としては、例えば、９〜１０Ｖに設定することが望ましい。
【００２８】
図３及び図４において、ワイヤーボンディング実装用のパッド配置の形成工程とフリップチップ実装用のパッド配置の形成工程は、図１及び図２で説明した工程と同じとすることができるので、説明は省略する。
【００２９】
まず、図３に示す場合のＥＳＤ保護素子の配線工程について説明する。ここでは、図３（ａ）に示すように、Ｎ型基板上に形成された発振器用ＩＣにおいては、ＰＡＤ１及びＰＡＤ２が配置される領域の近傍に、それぞれＥＳＤ保護素子６ａ、６ｂを、ＶＤＤ電位を供給する配線（ガードリング）に向かって順方向に形成しておく。図３に示すようなガードリング１ａがＶＤＤ電位を供給する配線となっている場合、ＥＳＤサージをグランド側に逃がすためには、ガードリング１ａとＧＮＤ用のパッドとを接続する必要がある。
【００３０】
図３（ｂ）に示すＮ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成するときは、ＥＳＤ保護素子６ａを介して第一のパッドであるＰＡＤ１とガードリング１ａを接続する必要がある。これは、最上層のメタル配線工程により、選択配線５ａ及び５ｂを形成するのと同時に、ＰＡＤ１とＥＳＤ保護素子６ａとを結線し、さらに、ＥＳＤ保護素子６ａとガードリング１ａとを結線することで行うことができる。これにより、ＥＳＤ保護素子を設けた発振器用ＩＣが製造される。
【００３１】
また、図３（ｃ）に示すＮ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成するときは、ＥＳＤ保護素子６ｂを介して第二のパッドであるＰＡＤ２とガードリング１ａを接続する必要がある。これは、最上層のメタル配線工程により、選択配線５ｃ及び５ｄを形成するのと同時に、ＰＡＤ２とＥＳＤ保護素子６ｂとを結線し、さらに、ＥＳＤ保護素子６ｂとガードリング１ａとを結線することで行うことができる。これにより、ＥＳＤ保護素子を設けた発振器用ＩＣが製造される。
【００３２】
次に、図４に示す場合のＰ型基板上に形成された発振器用ＩＣにおけるＥＳＤ保護素子の配線工程について説明する。この場合も、図３と同様に、図４（ａ）に示すように、ＰＡＤ１及びＰＡＤ２の配置される領域の近傍に、それぞれＥＳＤ保護素子６ａ、６ｂを、ＶＤＤ電位を供給する配線に向かって順方向に設置しておく。図４に示すようなガードリング１ａがＧＮＤ電位を供給する配線となっている場合、ＥＳＤサージをグランド側に逃がすためには、ＶＤＤ用ＰＡＤとガードリング１ａとを接続する必要がある。
【００３３】
図４（ｂ）に示すＰ型基板上に形成された発振器用ＩＣにおいてワイヤーボンディング実装用のパッド配置を形成する場合には、ＥＳＤ保護素子６ｂを介して第二のパッドであるＰＡＤ２とガードリング１ａを接続する必要がある。これは、最上層のメタル配線工程により、選択配線５ｅ及び５ｆを形成すると同時に、ＰＡＤ２とＥＳＤ保護素子６ｂとを結線し、さらに、ＥＳＤ保護素子６ｂとガードリング１ａとを結線することで行うことができる。これにより、ＥＳＤ保護素子を設けた発振器用ＩＣが製造される。
【００３４】
また、図４（ｃ）に示すＰ型基板上に形成された発振器用ＩＣにおいてフリップチップ実装用のパッド配置を形成する場合には、ＥＳＤ保護素子６ａを介してＰＡＤ１とガードリング１ａを接続する必要がある。これは、最上層のメタル配線工程により、選択配線５ｇ及び５ｈを形成すると同時に、ＰＡＤ１とＥＳＤ保護素子６ａとを結線し、さらに、ＥＳＤ保護素子６ａとガードリング１ａとを結線することで行うことができる。これにより、ＥＳＤ保護素子を設けた発振器用ＩＣが製造される。
【００３５】
以上、図３及び図４で説明したように、第一のパッドであるＰＡＤ１及び第二のパッドであるＰＡＤ２、つまり、ＶＤＤ用のパッド及びＧＮＤ用のパッドが配置されるそれぞれの領域の近傍に、ＥＳＤ保護素子を形成することで、配線用マスク１層を変更するのみで、ＥＳＤ保護素子を設けたワイヤーボンディング実装用のパッド配置の発振器用ＩＣと、ＥＳＤ保護素子を設けたフリップチップ実装用のパッド配置の発振器用ＩＣとの作り分けが可能となる。
【００３６】
以上のような構成とすることで、ワイヤーボンディング実装用とフリップチップ実装用のそれぞれの製品を同一の製造ラインで製造しようとした場合においても、製造コストを増大させることなく且つ製造工期の短縮化を図ることが可能となる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係るＮ型基板上に形成された発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す図である。
【図２】本発明に係るＰ型基板上に形成された発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す図である。
【図３】本発明に係るＮ型基板上に形成されたＥＳＤ保護素子を設けた発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す図である。
【図４】本発明に係るＰ型基板上に形成されたＥＳＤ保護素子を設けた発振器用ＩＣにおける、ワイヤーボンディング実装用とフリップチップ実装用との仕様変更の工程を示す図である。
【図５】ワイヤーボンディング実装用のパッド配置を示す図である。
【図６】フリップチップ実装用のパッド配置を示す図である。
【図７】電子部品用表面実装パッケージの外部端子配列を示す図である。
【図８】電子部品用表面実装パッケージ基板内での配線引き回しの様子を示す図である。
【符号の説明】
【００３８】
１，１ｂ，２  配線
１ａ  ガードリング
３，４  ＰＡＤ
５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ  選択配線
６ａ，６ｂ  ＥＳＤ保護素子
【図１】
2007227849.tif 000003
【図２】
2007227849.tif 000004
【図３】
2007227849.tif 000005
【図４】
2007227849.tif 000006
【図５】
2007227849.tif 000007
【図６】
2007227849.tif 000008
【図７】
2007227849.tif 000009
【図８】
2007227849.tif 000010