(57)【要約】【課題】逆並列に接続されたＩＧＢＴとダイオードの対を有し、低コスト・低損失な半導体装置を提供する。【解決手段】ＩＧＢＴのコレクタ電極とダイオードのカソード電極が結線され、ＩＧＢＴのエミッタ電極とダイオードのアノード電極が結線された半導体装置において、ＩＧＢＴのｐエミッタ層８とｎバッファ層７の接合の降伏電圧をＢＶｅｃとし、ダイオードが阻止状態から導通状態に移行する間に生じる順方向電圧降下をＶＦとしたとき、ダイオードに流れる電流が所定の電流値Ｉｄにおいて、ＶＦ＜ＢＶｅｃの関係を満足し、ＩＧＢＴのｎバッファ層７の最大のキャリア濃度より、ダイオードのｎカソード層１３の最大のキャリア濃度が高い。【選択図】図１
2007227412.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の絶縁ゲートバイポーラトランジスタとダイオードを有する半導体装置であって、
前記絶縁ゲートバイポーラトランジスタは、
第１のＦＺ結晶のシリコンから成り、一対の主表面を有し、第１の主表面に露出面を有し、
第１導電型の第１領域と、前記第１領域に隣接して形成され前記第１領域より低不純物濃度の第２導電型の第２領域と、前記第２領域に隣接して形成され第２の主表面に露出面を有する前記第２領域より低不純物濃度の第２導電型の第３領域と、前記第３領域の第２の主表面部に選択的に形成され前記第３領域より高不純物濃度の第１導電型の第４領域と、前記第４領域の第２の主表面側に選択的に形成され前記第４領域より高不純物濃度の第２導電型の第５領域から成る領域に形成され、
前記第３領域と前記第４領域と前記第５領域の前記第２の主表面における露出面上に絶縁膜を介して設けられた絶縁ゲート電極と、前記第１領域の露出面に低抵抗接触するコレクタ電極と、前記第４領域と前記第５領域を前記第２の主表面上で短絡するエミッタ電極を有し、
前記ダイオードは、
第２のＦＺ結晶のシリコンから成り、一対の主表面を有し、第３の主表面に露出面を有し、
第２導電型の第６領域と、前記第６領域に隣接して形成され前記第６領域より低不純物濃度の第２導電型の第７領域と、前記第７領域に隣接して形成され第４の主表面に露出面を有する前記第７領域より高不純物濃度の第１導電型の第８領域から成る領域に形成され、
前記第６領域に低抵抗接触するカソード電極と、前記第８領域に低抵抗接触するアノード電極を有し、
前記コレクタ電極と前記カソード電極が結線され、前記エミッタ電極と前記アノード電極が結線され、
前記絶縁ゲートバイポーラトランジスタの前記第１領域と前記第２領域の接合の降伏電圧をＢＶｅｃとし、前記ダイオードが阻止状態から導通状態に移行する間に生じる順方向電圧降下をＶＦとしたとき、前記ダイオードに流れる電流が所定の電流値Ｉｄにおいて、ＶＦ＜ＢＶｅｃの関係を満足し、
前記絶縁ゲートバイポーラトランジスタの前記第２領域の最大のキャリア濃度より、前記ダイオードの前記第６領域の最大のキャリア濃度が高いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタの前記第２領域の最大のキャリア濃度が３Ｅ１６ｃｍ-3以下であり、前記ダイオードの前記第６領域の最大のキャリア濃度が１Ｅ１７ｃｍ-3以上であることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタの前記第１領域と前記第２領域の間に、厚さが０．５μｍ以上、３μｍ以下で、キャリア濃度が１Ｅ１６ｃｍ-3以下の第２導電型の第９領域を有することを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記絶縁ゲートバイポーラトランジスタの前記第１領域と前記第２領域と前記第９領域のいずれかは、前記第１の主表面よりイオン注入を行い、前記第１の主表面にレーザを照射して形成されることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記ダイオードの前記第６領域と前記第７領域の間に、厚さが０．５μｍ以上、３μｍ以下で、キャリア濃度が１Ｅ１６ｃｍ-3以下の第２導電型の第１０領域を有することを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ダイオードの前記第６領域と前記第１０領域のいずれかは、前記第３の主表面よりイオン注入を行い、前記第３の主表面にレーザを照射して形成されることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置を用いたことを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の技術に関し、特に、絶縁ゲートバイポーラトランジスタとダイオードを逆並列に接続した半導体装置（以下ＩＧＢＴモジュールと記す）に適用して有効な技術に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、ゲート電極に加える電圧でコレクタ電極とエミッタ電極の間に流す電流を制御するスイッチング素子である。制御できる電力は、数十ワットから数十万ワットに及び、スイッチング周波数も数十ヘルツから百キロヘルツ超と幅広い。この特徴を生かして、エアコンや電子レンジなどの家庭用の小電力機器から、鉄道や製鉄所の圧延機駆動インバータなどの大電力機器まで広く使われている。
【０００３】
このＩＧＢＴは、通常、ＩＧＢＴモジュールの形で使用される。ＩＧＢＴモジュールは、逆並列に接続したＩＧＢＴとダイオードを一つのパッケージ内に組み込み、外部に電極端子を取り出した半導体装置であり、インバータ装置等で主に使われる。
【０００４】
図１０は、一般的なＩＧＢＴモジュールを使ったインバータ装置を示す。図１０において、１００ａ〜１００ｆはＩＧＢＴ、１０１ａ〜１０１ｆはダイオード、１１０はモータ、１２０は電源である。ＩＧＢＴモジュールとしては、一つのパッケージ内に、ＩＧＢＴとダイオードを一対だけ組み込んだもの、一相分の上アームと下アームを組み込んだもの、さらに３相分の上アームと下アームを組み込んだものが有り、用途により使い分けられている。インバータ装置の低損失化、低コスト化のためには、ＩＧＢＴモジュールの低損失化、低コスト化が必要である。
【０００５】
低損失化に関しては、近年、ＩＧＢＴのスイッチング損失低減のための改良が進んでいる。たとえば、スイッチング損失の主たる要因となるターンオフで、コレクタ電流が急峻に低下した後、なだらかに尾を引くように減少する電流（以下テール電流と記す）を低減させることなどが知られている。
【０００６】
低コスト化に関しては、ＩＧＢＴ、ダイオードの材料として、従来のエピタキシャル成長で形成された結晶ではなく、安価なＦＺ結晶を用いることが知られている。
【０００７】
上記のような、ＩＧＢＴの低コスト化・低損失化技術として、特許文献１に記載の従来技術のＩＧＢＴ構造を図１１に示す。本構造は、ＦＺ結晶のシリコン基板がｎ−ドリフト層１を形成し、ＦＺ結晶のシリコン基板の一方の表面にｎ-ドリフト層１より高不純物濃度のｐベース層２を選択的に形成し、さらにこのｐベース層２中の表面部にｐベース層２よりも高不純物濃度のｎソース層３を選択的に形成する。そして、ｎ-ドリフト層１とｎソース層３により挟まれたｐベース層２の表面部をチャネル領域として、この上部にゲート絶縁膜４、さらにその上部に絶縁ゲート電極５を配置し、ｐベース層２とｎソース層３に共通に接続するエミッタ電極６を形成する。次に、ＦＺ結晶のシリコン基板の他方の表面部にイオン注入することでｎバッファ層７を形成し、それより薄くイオン注入することで、ｐエミッタ層８を形成し、ｐエミッタ層８に接続するコレクタ電極９を有する構造となっている。
【０００８】
このＩＧＢＴは、ｐエミッタ層８をイオン注入により薄く形成することで、ｐエミッタ層８からのホールの注入を抑え、スイッチング時のターンオフ損失を低減できる。また、廉価なＦＺ結晶を用いるため低コストである。
【特許文献１】特開２００２−３１４０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、前述した従来技術のＩＧＢＴは、ＩＧＢＴチップをＩＧＢＴモジュールに組み込んだときに、以降に示す問題があることを本発明者は発見した。
【００１０】
図１２は、図１０のインバータ装置から、一対の逆並列に接続したＩＧＢＴとダイオードを抜き出したもので、ダイオードが阻止状態から導通状態に至るまでの過渡的な状態（フォワードリカバリ）を示している。フォワードリカバリ時には、ダイオードは定常的に電流を流している状態より大きな電圧降下ＶＦ（フォワードリカバリ電圧）を発生し、ＩＧＢＴにはエミッタ側の方がコレクタ側より高電位となる逆電圧が印加される。このとき、ＩＧＢＴの逆電圧印加時の耐圧である逆耐圧ＢＶｅｃがフォワードリカバリ電圧ＶＦよりも小さいと、ＩＧＢＴのｐエミッタ層とｎバッファ層の接合が降伏し、アバランシェ電流が流れ、ＩＧＢＴの損失が増加する。
【００１１】
図１１に示す上記背景技術のＩＧＢＴは、ｐエミッタ層とｎバッファ層をイオン注入で形成しているため、現状のイオン注入装置の打ち込み深さの限界から、最大でも３μｍ以内にｐエミッタ層とｎバッファ層が存在することとなる。従って、ｐエミッタ層とｎバッファ層の接合が急峻になり、逆耐圧が低くなるという問題がある。
【００１２】
そこで、本発明は、上述したような問題点を解決するためになされたものであり、逆並列に接続されたＩＧＢＴとダイオードの対を有し、低コスト・低損失な半導体装置を提供することを目的とするものである。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、少なくとも一対のＩＧＢＴとダイオードを有する半導体装置（ＩＧＢＴモジュール）に適用される。
【００１６】
ＩＧＢＴは、第１のＦＺ結晶のシリコンから成り、一対の主表面を有し、第１の主表面に露出面を有する。この絶縁ゲートバイポーラトランジスタは、第１導電型の第１領域と、第１領域に隣接して形成され第１領域より低不純物濃度の第２導電型の第２領域と、第２領域に隣接して形成され第２の主表面に露出面を有する第２領域より低不純物濃度の第２導電型の第３領域と、第３領域の第２の主表面部に選択的に形成され第３領域より高不純物濃度の第１導電型の第４領域と、第４領域の第２の主表面側に選択的に形成され第４領域より高不純物濃度の第２導電型の第５領域から成る領域に形成される。そして、このＩＧＢＴは、第３領域と第４領域と第５領域の第２の主表面における露出面上に絶縁膜を介して設けられた絶縁ゲート電極と、第１領域の露出面に低抵抗接触するコレクタ電極と、第４領域と第５領域を第２の主表面上で短絡するエミッタ電極を設けて構成される。
【００１７】
ダイオードは、第２のＦＺ結晶のシリコンから成り、一対の主表面を有し、第３の主表面に露出面を有する。このダイオードは、第２導電型の第６領域と、第６領域に隣接して形成され第６領域より低不純物濃度の第２導電型の第７領域と、第７領域に隣接して形成され第４の主表面に露出面を有する第７領域より高不純物濃度の第１導電型の第８領域から成る領域に形成される。そして、このダイオードは、第６領域に低抵抗接触するカソード電極と、第８領域に低抵抗接触するアノード電極を設けて構成される。
【００１８】
この半導体装置の構成において、コレクタ電極とカソード電極が結線され、エミッタ電極とアノード電極が結線され、ＩＧＢＴの第１領域と第２領域の接合の降伏電圧をＢＶｅｃとし、ダイオードが阻止状態から導通状態に移行する間に生じる順方向電圧降下をＶＦとしたとき、ダイオードに流れる電流が所定の電流値Ｉｄにおいて、ＶＦ＜ＢＶｅｃの関係を満足し、絶縁ゲートバイポーラトランジスタの第２領域の最大のキャリア濃度より、ダイオードの第６領域の最大のキャリア濃度を高くすればよい。
【００１９】
特に好適な構造は、ＩＧＢＴの第２領域の最大のキャリア濃度を３Ｅ１６ｃｍ-3以下とし、ダイオードの第６領域の最大のキャリア濃度を１Ｅ１７ｃｍ-3以上とすることで得られる。
【００２０】
さらに本発明の効果を高めるためには、ＩＧＢＴは、第１領域と第２領域の間に、厚さが０．５μｍ以上、３μｍ以下で、キャリア濃度が１Ｅ１６ｃｍ-3以下の第２導電型の第９領域を形成することが望ましい。また、ダイオードは、第６領域と第７領域の間に、厚さが０．５μｍ以上、３μｍ以下で、キャリア濃度が１Ｅ１６ｃｍ-3以下の第２導電型の第１０領域を形成することが望ましい。
【００２１】
製造方法に関しては、ＩＧＢＴの第１領域と第２領域と第９領域のいずれかは、第１の主表面よりイオン注入を行い、第１の主表面にレーザを照射して形成することが望ましい。また、ダイオードの第６領域と第１０領域のいずれかは、第３の主表面よりイオン注入を行い、第３の主表面にレーザを照射して形成することが望ましい。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２３】
本発明によれば、ＦＺ結晶を使用した低コスト・低損失なＩＧＢＴに逆電圧が印加されたときに、ＩＧＢＴが降伏してアバランシェ電流が流れるのを防ぎ、逆並列に接続されたＩＧＢＴとダイオードの対を有する半導体装置の低コスト・低損失化を達成することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１は、本発明を適用した一実施の形態の半導体装置（ＩＧＢＴモジュール）において、ＩＧＢＴとダイオードの断面構造と接続関係を示す。
【００２６】
本実施の形態の半導体装置は、一対のＩＧＢＴとダイオードを有して構成される。
【００２７】
ＩＧＢＴは、第１のＦＺ結晶のシリコンから成り、一対の主表面を有し、コレクタ電極側の第１の主表面に露出面を有する。なお、第２の主表面は、絶縁ゲート電極側である。
【００２８】
このＩＧＢＴは、ｐエミッタ層（第１領域）８と、ｐエミッタ層８に隣接して形成されｐエミッタ層８より低不純物濃度のｎバッファ層（第２領域）７と、ｎバッファ層７に隣接して形成され第２の主表面に露出面を有するｎバッファ層７より低不純物濃度のｎ-ドリフト層（第３領域）１と、ｎ-ドリフト層１の第２の主表面部に選択的に形成されｎ-ドリフト層１より高不純物濃度のｐベース層（第４領域）２と、ｐベース層２の第２の主表面側に選択的に形成されｐベース層２より高不純物濃度のｎソース層（第５領域）３から成る領域に形成される。
【００２９】
そして、このＩＧＢＴは、ｎ-ドリフト層１とｐベース層２とｎソース層３の第２の主表面における露出面上にゲート絶縁膜４を介して設けられた絶縁ゲート電極５と、ｐエミッタ層８の露出面に低抵抗接触するコレクタ電極９と、ｐベース層２とｎソース層３を第２の主表面上で短絡するエミッタ電極６を設けて構成される。
【００３０】
ダイオードは、第２のＦＺ結晶のシリコンから成り、一対の主表面を有し、カソード電極側の第３の主表面に露出面を有する。なお、第４の主表面は、アノード電極側である。
【００３１】
このダイオードは、ｎカソード層（第６領域）１３と、ｎカソード層１３に隣接して形成されｎカソード層１３より低不純物濃度のｎ-ドリフト層（第７領域）１０と、ｎ-ドリフト層１０に隣接して形成され第４の主表面に露出面を有するｎ-ドリフト層１０より高不純物濃度のｐアノード層（第８領域）１１から成る領域に形成される。
【００３２】
そして、このダイオードは、ｎカソード層１３に低抵抗接触するカソード電極１４と、ｐアノード層１１に低抵抗接触するアノード電極１２を設けて構成される。
【００３３】
この半導体装置の構成において、ＩＧＢＴのコレクタ電極９とダイオードのカソード電極１４が結線され、ＩＧＢＴのエミッタ電極６とダイオードのアノード電極１２が結線されている。
【００３４】
図２および図３は、本実施の形態の半導体装置において、ＩＧＢＴ、ダイオードの製造方法を示す。
【００３５】
まず、図２に沿ってＩＧＢＴの製造方法を下記に説明する。
【００３６】
（１）ＦＺ結晶のシリコン基板にｎ-ドリフト層１を形成する。
【００３７】
（２）次に、ＦＺ結晶のシリコン基板の表面にｎ-ドリフト層１より高不純物濃度のｐベース層２を選択的に形成し、さらにこのｐベース層２領域中の表面部にｐベース層２よりも高不純物濃度のｎソース層３を選択的に形成する。そして、ｎ-ドリフト層１とｎソース層３により挟まれたｐベース層２表面部をチャネル領域としてこの上部にゲート絶縁膜４、さらにその上部に絶縁ゲート電極５を配置し、ｐベース層２とｎソース層３に共通に接続するアルミニウムのエミッタ電極６を形成する。
【００３８】
（３）次に、ＦＺ結晶のシリコン基板の裏面を研削して所望の厚さにする。
【００３９】
（４）その後、ＦＺ結晶のシリコン基板の裏面よりリンまたはヒ素をイオン注入することでｎバッファ層７を形成する。
【００４０】
（５）その後、それより薄くボロンまたはＢＦ2をイオン注入することでｐエミッタ層８を形成し、イオン注入した不純物をアニ−ルして活性化する。
【００４１】
（６）そして、ｐエミッタ層８に接続するコレクタ電極９を形成する。
【００４２】
ここで、ｎバッファ層７とｐエミッタ層８のアニ−ル処理は、アルミニウムのエミッタ電極６の形成後となる。なぜならば、ＦＺ結晶のシリコン基板を研削した後はウェハが薄くなるため、フォトリソグラフィー工程でエミッタ電極６のパターンを形成することが不可能となるからである。
【００４３】
続いて、図３に沿ってダイオードの製造方法を下記に説明する。
【００４４】
（１）ＦＺ結晶のシリコン基板がｎ-ドリフト層１０を形成する。
【００４５】
（２）次に、ＦＺ結晶のシリコン基板の表面にｎ-ドリフト層１０より高不純物濃度のｐアノード層１１を形成し、ｐアノード層１１に接続するアルミニウムのアノード電極１２を形成する。
【００４６】
（３）次に、ＦＺ結晶のシリコン基板の裏面を研削して所望の厚さにする。
【００４７】
（４）その後、ＦＺ結晶のシリコン基板の裏面よりリンまたはヒ素をイオン注入することでｎカソード層１３を形成し、イオン注入した不純物をアニ−ルして活性化する。
【００４８】
（５），（６）そして、ｎカソード層１３に接続するカソード電極１４を形成する。
【００４９】
ここで、ｎカソード層１３のアニ−ル処理は、上述したＩＧＢＴの製造方法と同様で、アルミニウムのアノード電極１２の形成後となる。なぜならば、ＦＺ結晶のシリコン基板を研削後は、ウェハが薄くなるためフォトリソグラフィー工程でアノード電極のパターンを形成することが不可能となるからである。
【００５０】
以上に説明したＩＧＢＴとダイオードは、ＩＧＢＴのコレクタ電極９とダイオードのカソード電極１４が接続され、ＩＧＢＴのエミッタ電極６とダイオードのアノード電極１２が接続され、すなわち、ＩＧＢＴとダイオードは逆並列に接続される。
【００５１】
以下、本実施の形態の半導体装置について、本発明者が行った検討結果について述べる。
【００５２】
前述したように、図１２に示すダイオードのフォワードリカバリ時には、ダイオードは定常的に電流を流している状態より大きな電圧降下ＶＦ（フォワードリカバリ電圧）を発生し、ＩＧＢＴにはエミッタ側の方がコレクタ側より高電位となる逆電圧が印加される。このとき、ＩＧＢＴの逆電圧印加時の耐圧である逆耐圧ＢＶｅｃがフォワードリカバリ電圧ＶＦよりも小さいと、ＩＧＢＴのｐエミッタ層８とｎバッファ層７の接合が降伏し、アバランシェ電流が流れ、ＩＧＢＴの損失が増加する。この問題を防ぐためには、ＩＧＢＴとダイオードをＶＦ＜Ｂｖｅｃを満足する構造とすれば良い。
【００５３】
ＩＧＢＴの逆耐圧は、ｐエミッタ層８とｎバッファ層７の接合の降伏電圧と等しい。ここで、ｐエミッタ層８のキャリア濃度はｎバッファ層７と比較して十分高濃度であるため、逆電圧印加時には、空乏層は主にｎバッファ層７に伸びる。
【００５４】
従って、逆耐圧はｎバッファ層７のキャリア濃度に依存する。図４は、ＩＧＢＴのｎバッファ層７のキャリア濃度と逆耐圧ＢＶｅｃの関係を計算したものである。なお、キャリア濃度において、例えば「１Ｅ＋１６」は、「１Ｅ１６」、「１×１０16」と同じ値である。ｎバッファ層７の濃度はｎバッファ層７内で一定とした。図４より、ｎバッファ層７のキャリア濃度が高いほど、ｐエミッタ層８とｎバッファ層７の接合が急峻になり逆耐圧ＢＶｅｃが低下することが分かる。
【００５５】
図５は、ダイオードのｎカソード層１３のキャリア濃度とフォワードリカバリ電圧ＶＦの関係を示したものである。ｎカソード層１３のキャリア濃度はｎカソード層１３内で一定とした。ダイオード導通時には、ｎカソード層１３のキャリア濃度を高くすることでカソード電極１４側からの電子の注入が促進され、フォワードリカバリ電圧ＶＦが低減することが分かる。
【００５６】
以上より、ＶＦ＜ＢＶｅｃの条件を達成するためには、ダイオードのｎカソード層１３のキャリア濃度をＩＧＢＴのｎバッファ層７のキャリア濃度より大きくすることが望ましい。
【００５７】
上記のＶＦ＜ＢＶｅｃの条件を満たすための、ダイオード、ＩＧＢＴの好適な構造条件を下記に示す。
【００５８】
図５より、ダイオードのｎカソード層１３のキャリア濃度が１Ｅ１７ｃｍ-3以下でフォワードリカバリ電圧ＶＦが急増するので、ｎカソード層１３のキャリア濃度は１Ｅ１７ｃｍ-3以上であることが望ましい。そのときのフォワードリカバリ電圧ＶＦは２４Ｖである。
【００５９】
図４より、ＩＧＢＴのｎバッファ層７のキャリア濃度が３Ｅ１６ｃｍ-3以下であれば、逆耐圧ＢＶｅｃが２４Ｖ以上を満たすので、ｎバッファ層７のキャリア濃度は３Ｅ１６ｃｍ-3以下とすることが望ましい。
【００６０】
さらに、本発明の効果を向上するＩＧＢＴとダイオードの構造を図６と図７に示す。図６はＩＧＢＴの断面構造、図７はダイオードの断面構造をそれぞれ示す。
【００６１】
ＩＧＢＴの逆耐圧を向上するためには、ｐエミッタ層８とｎバッファ層７の接合を緩やかにすればよく、図６に示すように、ｎバッファ層７とｐエミッタ層８の間にｎバッファ層７より低濃度なｎ緩和層（第９領域）１５を挿入することが効果的である。本発明者の検討によれば、ｎ緩和層１５の厚さは０．５μｍ以上であれば安定して形成でき、逆耐圧向上の効果があることが分かった。しかし、現状のイオン注入装置の打ち込み深さの限界から、最大深さは３μｍ以下となる。
【００６２】
図８に、ｎ緩和層１５の厚さを０．５μｍとしたときの、逆耐圧ＢＶｅｃのｎ緩和層１５のキャリア濃度依存性を示す。本結果より、ｎ緩和層１５のキャリア濃度が１Ｅ１６ｃｍ-3以下で、逆耐圧向上効果が顕著であるので、ｎ緩和層１５の濃度は１Ｅ１６ｃｍ-3以下が望ましいことが分かる。
【００６３】
上記の構造において、ｎ緩和層１５をｐエミッタ層８とｎバッファ層７の間に形成するためには、下記の方法が考えられる。
【００６４】
ｎバッファ層７を２００ｋｅＶ以上の高エネルギーでリンをイオン注入し、ｐエミッタ層８と離して形成する。ｎバッファ層７内の、ｐエミッタ層８とｎバッファ層７の接合から０．５μｍの範囲に、ｎバッファ層７のｎ型のドナーを打ち消す濃度のｐ型のボロンをイオン注入し、低濃度のｎ緩和層１５を形成する。
【００６５】
ダイオードは、図７に示すように、ｎ-ドリフト層１０とｎカソード層１３の間に、ｎ-ドリフト層１０より高濃度かつｎカソード層１３より低濃度であるｎ緩和層（第１０領域）１６を挿入することが効果的である。理由を下記に示す。
【００６６】
ダイオードはｎ-ドリフト層１０が薄いと、逆バイアス印加時に、特許第３２４８３８３号公報に記載のように、アノード側ｐｎ接合より伸展する空乏層がｎカソード層１３にパンチスルーして急激にキャリアが掃き出され、急激に電流が遮断されるため、ノイズを発生することが知られている。
【００６７】
従って、ダイオードは同耐圧のＩＧＢＴよりｎ-ドリフト層１０を厚くしなければならない。ここで、図７に示すダイオードのように、ｎカソード層１３とｎ-ドリフト層１０の間にｎカソード層１３より低濃度のｎ緩和層１６を設けることで、ｎカソード層１３に急激にパンチスルーすることを防ぐことができる。そのためｎ-ドリフト層１０を薄くすることができ、フォワードリカバリ電圧ＶＦを低減できる。
【００６８】
本発明者の検討によれば、ｎ緩和層１６の厚さは０．５μｍ以上であれば安定して形成でき、逆バイアス印加時のノイズを低減できる。しかし、現状のイオン注入装置の打ち込み深さの限界から、最大深さは３μｍ以下となる。
【００６９】
ｎ緩和層１６のキャリア濃度は１Ｅ１６ｃｍ-3以下であれば、逆バイアス印加時のノイズが低減でき、ｎ-ドリフト層１０を薄くすることができ、フォワードリカバリ電圧ＶＦを低減できることを本発明者は見出した。
【００７０】
上記の構造において、ｎ緩和層１６をｎ-ドリフト層１０とｎカソード層１３の間に形成するためには、ｎ緩和層１６のイオン注入時のエネルギーをｎカソード層１３のそれより大きくすればよい。
【００７１】
上記のｎ緩和層１５を設けたＩＧＢＴと、ｎ緩和層１６を設けたダイオードを、図９に示すように組み合わせて使うことで、本発明の効果がさらに高まる。
【００７２】
さらに、本発明のＩＧＢＴとダイオードの製造方法の、イオン注入により形成された層をアニールして不純物を活性化する工程において、波長が２４０ｎｍ〜１０７０ｎｍかつ半値幅１００〜５００ｎｓのレーザをイオン注入層に照射することが有効である。その理由を以降に示す。
【００７３】
ＦＺ結晶を用いた本発明のＩＧＢＴの製造方法では、上述したようにｎバッファ層７、ｐエミッタ層８のアニール処理がアルミニウムのエミッタ電極６の形成後になるため、通常の炉体アニールでは温度を４５０℃以上上げることができない。
【００７４】
それ以上の温度ではアルミニウム電極のスパイクによる不良が発生する。しかし、４５０℃以下のアニールでは、例えばボロンをドーズ１Ｅ１５ｃｍ-2でイオン注入してアニールしたときの活性化率は２％以下と低い。
【００７５】
波長が２４０ｎｍ〜１０７０ｎｍかつ半値幅１００〜５００ｎｓのパルスレーザをイオン注入したｎバッファ層７、ｐエミッタ層８に照射するアニール方法を用いれば、他方の表面にあるエミッタ電極６の温度を上げることなくイオン注入層のみに熱履歴を与えることができ、ボロンをドーズ１Ｅ１５ｃｍ-2でイオン注入してアニールしたときの活性化率は６０％以上となる。
【００７６】
ＩＧＢＴのｎバッファ層７、ｐエミッタ層８を４５０℃以下でアニ−ルした場合は活性化率が低いため、逆電圧印加時のｐエミッタ層８とｎバッファ層７の接合のリーク電流が大きくなり、損失が増大する。上述した波長が２４０ｎｍ〜１０７０ｎｍかつ半値幅１００〜５００ｎｓのレーザでアニールした場合は活性化率が高くリーク電流が小さくなり、損失が低減するため、イオン注入したｎバッファ層７、ｐエミッタ層８にレーザを照射してアニールすることが望ましい。
【００７７】
ダイオードにおいては、ｎカソード層１３を４５０℃以下でアニールした場合は、活性化率が低く十分なキャリア濃度に達すことができないが、波長が２４０ｎｍ〜１０７０ｎｍかつ半値幅１００〜５００ｎｓのレーザを照射してアニールすることで、十分なキャリア濃度に達することができ、フォワードリカバリ電圧ＶＦを低減できる。
【００７８】
以上説明したように、本実施の形態の半導体装置によれば、ＦＺ結晶を使用した低コスト・低損失なＩＧＢＴに逆電圧が印加されたときに、ＩＧＢＴが降伏してアバランシェ電流が流れるのを防ぐことができる。この結果、逆並列に接続されたＩＧＢＴとダイオードの対を有する半導体装置の低コスト・低損失化を達成することができる。
【００７９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８０】
例えば、前記実施の形態では、１２００Ｖ耐圧のＩＧＢＴとダイオードにおいて、ＶＦ＜ＢＶｅｃとするための、ＩＧＢＴのｎバッファ層７、ｐエミッタ層８、ダイオードのｎカソード層１３の構造を検討しているが、本発明は、その他の耐圧６００Ｖから６．５ｋＶまでのＩＧＢＴとダイオードにも適用できる。なぜなら、ＩＧＢＴのｎバッファ層とｐエミッタ層、ダイオードのｎカソード層の条件は、耐圧に対する依存性は特にないからである。
【００８１】
また、本発明は、前記実施の形態の半導体装置（ＩＧＢＴモジュール）を用いた、図１０に示すようなインバータ装置などにも同様に適用可能である。
【産業上の利用可能性】
【００８２】
本発明は、半導体装置の技術に関し、特に、ＩＧＢＴとダイオードを逆並列に接続したＩＧＢＴモジュール、さらにＩＧＢＴモジュールを用いたインバータ装置などに利用可能である。
【図面の簡単な説明】
【００８３】
【図１】本発明を適用した一実施の形態の半導体装置において、ＩＧＢＴとダイオードの断面構造と接続関係を示す図である。
【図２】本発明を適用した一実施の形態の半導体装置において、ＩＧＢＴの製造方法（１）〜（６）を示す図である。
【図３】本発明を適用した一実施の形態の半導体装置において、ダイオードの製造方法（１）〜（６）を示す図である。
【図４】本発明を適用した一実施の形態の半導体装置において、ＩＧＢＴのｎバッファ層のキャリア濃度と逆耐圧の関係を示す図である。
【図５】本発明を適用した一実施の形態の半導体装置において、ダイオードのｎカソード層のキャリア濃度とフォワードリカバリ電圧の関係を示す図である。
【図６】本発明を適用した一実施の形態の半導体装置において、効果を向上するＩＧＢＴの断面構造を示す図である。
【図７】本発明を適用した一実施の形態の半導体装置において、効果を向上するダイオードの断面構造を示す図である。
【図８】本発明を適用した一実施の形態の半導体装置において、ＩＧＢＴのｎ緩和層のキャリア濃度と逆耐圧の関係を示す図である。
【図９】本発明を適用した一実施の形態の半導体装置において、ｎ緩和層を設けたＩＧＢＴとダイオードの断面構造と接続関係を示す図である。
【図１０】一般的なＩＧＢＴモジュールを使ったインバータ装置を示す図である。
【図１１】従来技術におけるＩＧＢＴの断面構造を示す図である。
【図１２】図１０の一対の逆並列に接続したＩＧＢＴとダイオードにおいて、ダイオードのフォワードリカバリ時の電流の流れを示す図である。
【符号の説明】
【００８４】
１…ｎ-ドリフト層、２…ｐベース層、３…ｎソース層、４…ゲート絶縁膜、５…絶縁ゲート電極、６…エミッタ電極、７…ｎバッファ層、８…ｐエミッタ層、９…コレクタ電極、１０…ｎ-ドリフト層、１１…ｐアノード層、１２…アノード電極、１３…ｎカソード層、１４…カソード電極、１５…ｎ緩和層、１６…ｎ緩和層、１００ａ〜１００ｆ…ＩＧＢＴ、１０１ａ〜１０１ｆ…ダイオード、１１０…モータ、１２０…電源。
【図１】
2007227412.tif 000003
【図２】
2007227412.tif 000004
【図３】
2007227412.tif 000005
【図４】
2007227412.tif 000006
【図５】
2007227412.tif 000007
【図６】
2007227412.tif 000008
【図７】
2007227412.tif 000009
【図８】
2007227412.tif 000010
【図９】
2007227412.tif 000011
【図１０】
2007227412.tif 000012
【図１１】
2007227412.tif 000013
【図１２】
2007227412.tif 000014