(57)【要約】      （修正有）【課題】基板上の歪み層の歪みを調節するプロセスを提供する。【解決手段】このプロセスは、歪みが調節される歪み層の１つ以上の領域を特定するステップと、このように特定された歪み層の領域の少なくとも１つに元素を注入するステップと、１つ以上の注入領域に注入によって生じた結晶欠陥を矯正するのに十分な長さの時間、維持された温度で基板および歪み層をアニールするステップとを含む事により歪みを局所的に調節する。【選択図】なし【特許請求の範囲】
【請求項１】
基板上の歪み層の歪みを調節するプロセスであって、
歪みが調節される前記歪み層の１つ以上の領域を特定するステップと、
高温にさらされているときに欠陥を矯正または低減するのに十分な量、前記歪み層の特定した領域の少なくとも１つの領域に元素を注入するステップと、
前記注入元素を含む前記歪み層の１つ以上の領域にある結晶欠陥を低減または矯正するのに十分な時間、ある温度まで加熱することによって、前記基板および前記歪み層をアニールするステップと、
を備えるプロセス。
【請求項２】
注入化学元素が、前記特定した領域の前記歪み状態をある程度まで修正するのに十分な量であるように、前記化学元素注入ステップが、前記特定した領域の深さに応じて適応された注入エネルギーを用いて実行される、請求項１に記載のプロセス。
【請求項３】
前記少なくとも１つの領域が、ラマン分光法またはＸ線回折によって特定される、請求項１に記載のプロセス。
【請求項４】
前記歪み調節が局所的である、請求項１に記載のプロセス。
【請求項５】
前記歪み層が、表面層である、請求項１に記載のプロセス。
【請求項６】
前記歪み層が、前記基板に埋め込まれる、請求項１に記載のプロセス。
【請求項７】
前記特定した領域が、前記歪み層の表面上の位置にある、請求項１に記載のプロセス。
【請求項８】
前記特定した領域が、前記歪み層の埋め込み領域の位置にある、請求項１に記載のプロセス。
【請求項９】
前記注入元素の少なくとも１つが、前記歪み層を形成する化学元素の少なくとも１つと一致する、請求項１に記載のプロセス。
【請求項１０】
前記歪み層が、２つの異なる元素からなり、前記注入元素が、前記２つの元素と同じであり、順次注入される、請求項１に記載のプロセス。
【請求項１１】
前記アニールステップが、８５０℃〜９５０℃の温度範囲内で実行される、請求項１に記載のプロセス。
【請求項１２】
前記アニールステップが、２〜４時間からなる持続時間、一定の温度で実行される、請求項１に記載のプロセス。
【請求項１３】
前記アニールステップが、３時間の持続時間、９００℃の一定の温度で、アルゴン下で実行される、請求項１に記載のプロセス。
【請求項１４】
前記歪み層にあるいくつかの領域を処理するために、前記注入ステップの後、前記アニールステップが連続して数回実行される、請求項１に記載のプロセス。
【請求項１５】
保護層を堆積することによって、前記歪み層を保護するステップをさらに備える、請求項１に記載のプロセス。
【請求項１６】
前記保護層が、５０〜１５０オングストロームの厚みを有する酸化物または窒化物の堆積物である、請求項１５に記載のプロセス。
【請求項１７】
前記保護層が、選択的に適用されるか、または不均一の厚みのものである、請求項１５に記載のプロセス。
【請求項１８】
歪み層および基板を備えるアニールされる構造体であって、アニール中、結晶欠陥を低減または矯正するように前記歪みが調節されるように、前記歪み層が、注入元素を含む１つ以上の領域を含む、構造体。
【請求項１９】
前記少なくとも１つの歪み層が、半導体材料で作られる、請求項１８に記載のアニールされる構造体を備えるウェハ。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、半導体材料で作られた基板の表面上または基板内の歪み層の歪みを調節するプロセスに関する。例えば、本発明は、半導体材料で作られた基板上の１つ以上の層にある歪みを局所的に調節するプロセスに関する。
【０００２】
本発明はまた、表面または埋め込み歪み層を有する半導体材料で作られた基板の表面の一部または表面全体上の歪みを調節するプロセスに関する。一般に、本発明は、半導体材料で作られた基板上のあらゆるタイプの歪み層に適用可能であり、層の表面またはこの層の深さ内の非均質の歪みに適用可能である。
【０００３】
本発明によるプロセスは、基板上のエピタキシによって得られた層にある歪みを局所的に調節するのに特に適している。本発明はまた、本発明によるプロセスによって得られることによって欠陥が減少した半導体材料で作られた基板上の歪み層に関する。最後に、本発明は、少なくとも１つのこのような層を備える半導体材料で作られたウェハに関する。
【０００４】
基板上の歪み層を使用することは、半導体構造内の電荷キャリアの移動度を高めることができるために特に魅力的である。当業者であれば、基板上の層内に歪みを作り出すいくつかの技術およびプロセスに精通している。例えば、エピタキシプランにおける基本メッシュパラメータと、シリコンのメッシュパラメータとが同じではない場合の基板上で、エピタキシによってシリコン層に歪みが形成されてもよい。このようなプロセスは、擬似格子整合エピタキシ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ  ｅｐｉｔａｘｙ）という名称でよく知られている。このプロセスでは、歪み層の表面は、基板の中心と縁との間で測定された最大歪みがおよそ１％の歪みに非均質性が存在することを示すように分析される。
【０００５】
このプロセスの場合、基板層の歪みのこのような非均質性の原因は、以下のものであり得る。
・固体基板上でエピタキシによって得られた擬似基板に使用される合金（例えば、ＳｉＧｅ）の組成の非均質性（エピタキシ中の擬似基板上での温度の均質性、リアクタでの一定のガス流量）、または
・熱処理による歪みの緩和（熱酸化、エピタキシ後の熱処理など）。
【０００６】
したがって、関係する層に要求される歪みを得るための既存のプロセスの精度は限られており、歪み層内での電荷の移動度を良好にするために、この精度を高めることが有益となる。
【０００７】
加熱ランプの温度およびリアクタの流量をさらに頻繁にチェックすることによって、既存のプロセスが改良され、これらの設備の精度も向上することは明らかである。別の可能性は、歪み層を作るための既知のプロセスの後に実行されるさらなる処理プロセスを提供することである。本発明の目的は、このようなプロセスを提供することである。
【発明の概要】
【０００８】
本発明は、基板上の歪み層にある歪みを調節するプロセスであって、歪みが調節される歪み層の１つ以上の領域を特定するステップと、高温にさらされているときに欠陥を矯正または低減するのに十分な量、歪み層の特定した領域の少なくとも１つの領域に元素を注入するステップと、注入元素を含む歪み層の１つ以上の領域にある結晶欠陥を低減または矯正するのに十分な時間、ある温度まで加熱することによって、基板および歪み層をアニールするステップとを含むプロセスに関する。化学元素注入ステップは、注入化学元素が、特定した領域の歪み状態をある程度まで修正するのに十分な量であるように、特定した領域の深さに応じて適応された注入エネルギーを用いて実行されることが有益である。また、少なくとも１つの領域は、ラマン分光法またはＸ線回折によって特定されることが好ましい。
【０００９】
ダメージから表面を保護するために元素が注入される基板の表面に、保護コーティングが与えられ得る。適切な保護層は、均一または不均一な厚みを有するか、選択的に適用可能な酸化物または窒化物の堆積物を含む。
【００１０】
本発明はまた、歪み層および基板を備えるアニールされる構造体であって、アニール中、結晶欠陥を低減または矯正するために歪みが調節されるように、歪み層が注入元素を含む１つ以上の領域を含む構造体に関する。この構造体は、少なくとも１つの歪み層が、半導体材料で作られるウェハに含まれることが好ましい。
【００１１】
本発明の他の特徴、目的、および利点は、非制限的な例として添付の図面を参照しながら以下の詳細な説明を読んだ後に明らかになるであろう。
【好ましい実施形態の詳細な説明】
【００１２】
本発明のプロセスは、
歪みが調節される歪み層の１つ以上の領域を特定するステップと、
このように特定された歪み層の領域の少なくとも１つに元素を注入するステップと、
注入領域に注入によって生じた結晶欠陥を矯正するのに十分な長さの時間、維持された温度で基板および歪み層をアニールするステップと
を実行することによって、基板上の歪み層にある歪みを調節する。
【００１３】
本発明によるプロセスは、１つ以上の好ましい特徴を有する。例えば、歪み調節は、必要に応じて、局所的なものとなり得、歪み層が表面層であろうと、他の層下に埋め込まれていようと達成され得る。このように、特定した領域は、歪み層の表面上または歪み層の埋め込み領域の位置にあり得る。
【００１４】
注入元素の性質は、望ましい特定の結果に応じて変動し得る。注入元素は、歪み層を形成する化学元素の少なくとも１つに一致し得る。例えば、歪みシリコンまたは歪みシリコンゲルマニウム層の場合、注入元素は、ケイ素であることが好ましい。シリコンゲルマニウム層のゲルマニウムの比率が、ケイ素の比率より高い場合、注入元素は、ゲルマニウムであり得る。
【００１５】
アニールステップは、２〜４時間の持続時間、８５０℃〜９５０℃の温度範囲内で実行されてもよい。好ましくは、アニールステップは、３時間の持続時間、９００℃の一定の温度でアルゴン下で実行される。
【００１６】
歪み層のいくつかの領域を処理するために、アニールステップに続く注入ステップは、数回実行され得る。歪み層の領域にある欠陥が矯正されることで、この層を、半導体応用で使用するのに非常に望ましいものにすることができる。このように、本発明のプロセスによって作られる歪み層は、半導体構造として、またはその半導体構造を含む半導体材料のウェハにおいて有益である。
【００１７】
このプロセスはまた、保護層を堆積することによって歪み層を保護するさらなるステップを含み得る。保護層は、注入ステップによるダメージまたは劣化から歪み層を保護する任意の材料の層であってもよい。有益な材料は、堆積によって形成される酸化物または窒化物を含む。特に、５０〜１５０オングストロームの厚みを有するオルトケイ酸テトラエチル（ＴＥＯＳ）堆積物が、この目的に適したものである。他の形態として、保護層に、任意の他の適合性のある酸化物または窒化物を使用できる。シラン類またはジクロロシラン類などの前駆体から形成されたものを含む他の堆積酸化物も使用できる。堆積物は、注入対象の領域のみを覆う必要がある。注入によって選択領域において歪みが調節された後、保護層は、必要に応じて、研磨によって、または他の選択除去技術によって除去され得る。
【００１８】
本発明の特定の目的は、基板内または基板上の１つ以上の歪み層にある歪みを調節することであることに留意されたい。本発明の範囲の歪み層は、基本メッシュパラメータが、所与の温度および圧力の条件下で、この材料の自然の基本メッシュパラメータと異なる結晶材料から形成された層を意味する。本発明の範囲内において、電荷の移動度がこの歪みに対して非常に感応性があるため、この歪みをわずかに調節することが目的である。関係する層の歪みレベルの精度は、超小型電子デバイスまたは光電子デバイスの性能を高める際の重要な要因の１つである。
【００１９】
したがって、本発明は、基板上の歪み層を製造するためのプロセスの終わりに使用され、歪みが調節される歪み層の領域が特定された後、化学元素を注入するステップの後に、熱処理ステップ（アニールステップとも呼ぶ）を備えるさらなるプロセスに関する。歪みが調節される歪み層の領域を特定するために、この歪みを測定する必要がある。これは、ラマン分光法やＸ線回折などの非破壊的計測プロセスを使用して行われる。これらの計測プロセスは、当業者には周知であるため、本明細書において、このようなプロセスについてさらに記載することは不要である。ラマンやＸ線の測定により、歪み値が得られる。この値を、層の正確な歪みターゲット値と比較した後、注入によって歪みを調節し、ターゲット値を正確に得ることができる。
【００２０】
処理される領域は、図１〜図３に示すように、層の表面上および／またはこの層の深さのある位置にある場合がある。同図は、基板１および基板１上の歪み層２から形成された半導体材料のウェハと、歪みの調節が必要な歪み層の領域２１、２２、２３、２４、２５、２６とを示す。一般に、処理される領域２１、２２、２３、２４、２５、２６は、ＸＹ平面において、および／または歪み層２の深さＺに従って規定される。
【００２１】
さらに正確に言えば、図１は、歪み層２の深さのある（すなわち、基板埋め込まれた）位置、言い換えれば、この層２の表面からゼロ以外の深さＺの位置にある２つの領域２１、２２を示す。図２は、２つの領域２３、２４を示し、その領域のうち、領域２３は、歪み層２の表面上の位置にあり、もう１つの領域２４は、この層の深さのある位置にある。図３は、歪みの調節が必要な歪み層２の２つの領域２５、２６を示し、１つの領域２５は、深さのある位置にあり、歪み層２の表面からゼロ以外のある深さＺで、歪み層２と交差するＸＹ平面の全表面を占める。
【００２２】
歪みは、化学元素を注入することによって調節される。歪みが調節される領域が特定されると、化学元素は、選択的に注入され得る。これは、多数の方法で達成され得る。注入デバイスは、これらの領域のみにわたって、選択的に位置決めされ得る。これは、注入が必要な領域にわたって注入器を適切に位置決めするために、基板、注入器、またはその両方のいずれかを移動させることによって達成され得る。
【００２３】
あるいは、注入すべき場所が分かれば、表面全体にわたって酸化物コーティングを与えて、選択的に注入することが可能であり、または、注入すべきエリアのみにコーティングを与えて注入元素に露出させるように、コーティングおよび注入元素を選択的に与えることもできる。これは、マスクを使用して行うことができ、このマスクは、歪みの調節が必要である適切な領域にのみ、最初にコーティング、次に化学元素が向けられるように、注入種に対して不透過性のものである。マスキング技術は、フォトリソグラフィで使用されるものを含む。マスクは、（１）良好な注入障壁を作り、（２）容易に除去可能である、任意の堆積される種で作られたものでなければならない。
【００２４】
別の可能性は、表面上に異なる厚みの酸化物を堆積することであり、注入される領域には、比較的厚みのある酸化物層が与えられ、他の表面エリアには、比較的薄い酸化物層が与えられる。二酸化ケイ素または窒化ケイ素が、この目的に有益である。
【００２５】
化学元素注入ステップは、注入する化学元素の投与量が、関係する歪み層の歪み状態を適度に修正するのに十分なものであるように実行されなければならない。注入エネルギーは、特定された領域の深さに応じて適応される。注入化学元素は、電気的に中性な元素、すなわち、原子または分子タイプの元素であってもよく、または、必要に応じて、帯電した元素、すなわち、イオンタイプの元素であってもよい。当業者であれば、特定の状況に最適な結果を生む種を決定するための慣例的なテストを実行可能である。注入元素は、関係する歪み層のターゲット領域の性質に応じて選択される。
【００２６】
ターゲット歪み層を形成する化学元素の１つに一致する注入元素を選択することが好ましい。例えば、シリコン歪み層にシリコンイオンを注入することが好ましい。同様に、ターゲット歪み層が、異なる性質のいくつかの元素から構成されていれば、ターゲット歪み層を形成する化学元素の少なくとも１つと性質が一致する元素を注入することが好ましい。例えば、シリコンおよびゲルマニウムから形成されたターゲット歪み層に、シリコン、ゲルマニウム、またはこれらの両方のいずれかを順次注入することが好ましい。したがって、異なる性質を有する２つの元素が、歪み層に順に注入されてもよい。
【００２７】
このような注入により、ターゲット層の歪み状態を修正することができる。ターゲット歪み層が圧縮状態にあれば、この圧縮状態の歪みは、元素の注入によって増大することになる。一方で、このターゲット歪み層が伸張状態にあれば、元素の注入により、注入状態が低減する。
【００２８】
典型的に、注入化学元素の投与量および注入エネルギーは、注入前におよそ１％の質量密度の変動を得るように決定される。例えば、原子タイプの化学元素で注入を行うシリコン歪み層の場合、１０〜１２ｋｅＶの注入エネルギーで、１ｅ１５〜２ｅ１５ａｔｏｍｓ／ｃｍ２の投与量を想定することが可能である。この場合、好ましくは、およそ１２ｋｅＶのエネルギーで、およそ２ｅ１５ａｔｏｍｓ／ｃｍ２の投与量が想定される。
【００２９】
上述した記載は、プロセスが適用される歪み層について言及したものであるが、本発明によるプロセスは、同じ基板上に配設されたいくつかの層、例えば、本発明の範囲内にあると想定され得るダブルＳＯＩタイプの多層構造体などに適用されてもよいことは明らかである。
【００３０】
図４は、基板１と、歪みの調節が必要な領域２７、２８、３１、３２を備えるいくつかの歪み層２、３とから形成された半導体材料で作られたウェハを示す。また、これらの領域２７、２８、３１、３２は、ＸＹ平面に規定され、および／または歪み層２の深さＺに応じて規定される。
【００３１】
層の唯一の重要な特徴は、層に歪みが形成されていることであり、この歪み層は、伸張状態または圧縮状態で歪みが形成されてもよく、ＳＭＡＲＴ−ＣＵＴ（登録商標）技術を利用したプロセスから発したものであってもよく、または非結晶のものであってもよく、この層の領域に応じて異なる性質の元素を含むものであってもよい。
【００３２】
本発明の範囲内において、層の所定領域の歪みは、マスクを使用することによって、または注入エネルギーおよび注入元素の投与量を変動させることによって、局所的に調節されてもよい。注入ステップは、同じ領域に１回または数回行われてもよい。また、注入ステップは、１つ以上の層の異なる領域の局所歪みを調節するように連続して数回行われてもよい。
【００３３】
アニールステップは、２〜４時間の持続時間中、中性の雰囲気下、または８５０℃〜９５０℃の温度範囲内で行われる。このアニールステップは、３時間の持続時間中、９００℃の一定の温度で、アルゴン下で行われることが好ましい。注入ステップおよびアニールステップの２つのステップを、一回または連続して数回、常に注入ステップから始めて行ってもよい。
【００３４】
注入ステップおよびアニールステップで使用されるプロセスは、それぞれ可逆的なものでなければならない。注入ステップが可逆的であるということは、言い換えれば、注入元素が通過するターゲット層または非ターゲット層の幾何学的構造が修正されないということである。例えば、ターゲット歪み層の結晶状態は、アニールステップにおいて回復できないように、このターゲット層のアモルファス状態に修正されてはならない。アニールステップが可逆的であるということは、言い換えれば、温度およびこの温度の保持時間が、相互拡散およびこのアニールステップに伴う他の現象を制限するような大きさでなければならないということである。
【実施例】
【００３５】
以下、本発明によるプロセスの実施方法の非制限的例について記載する。
【００３６】
シリコン層に引っ張り歪みを生じさせるためのプロセスが適用された後、応力が測定される。測定は、非破壊的なラマンまたはＸ線解説タイプの計測法を用いて行われ、この層の局所エリアに１６００ＭＰａの応力が得られた。この値は、最初に、５０〜１５０オングストローム（好ましくは、１００オングストローム）の厚みを有するＴＥＯＳ堆積物でシリコン層を保護することによって、１５００ＭＰａの最終値を与えるように、約１００ＭＰａだけ補正され、次いで、２ｅ１５ａｔｏｍｓ／ｃｍ２の投与量、１２ｋｅＶのエネルギーで注入ステップが実行され、上述したプロセスを用いて、アニールステップが実行される。
【００３７】
本発明は、上述した実施形態に限定されるものではなく、本発明の精神に合致する任意のプロセス、言い換えれば、関係する歪み層を歪み形成するプロセスを使用した後、１つ以上の歪み層の歪み、およびターゲット歪み層または各ターゲット歪み層の１つ以上の領域の歪みを調節するための任意のプロセスを含む範囲に及び得ることは明らかである。
【図面の簡単な説明】
【００３８】
【図１】歪みが調節される異なるタイプの領域を示す、基板および歪み層から形成された半導体材料のウェハの断面図を示す。
【図２】歪みが調節される異なるタイプの領域を示す、基板および歪み層から形成された半導体材料のウェハの断面図を示す。
【図３】歪みが調節される異なるタイプの領域を示す、基板および歪み層から形成された半導体材料のウェハの断面図を示す。
【図４】歪みが調節される異なるタイプの領域を示す、基板およびいくつかの歪み層から形成された半導体材料のウェハの断面図を示す。
【符号の説明】
【００３９】
１…基板、２…歪み層、２１，２２，２３，２４，２５，２６…歪み層の領域。
【図１】
2007227887.tif 000002
【図２】
2007227887.tif 000003
【図３】
2007227887.tif 000004
【図４】
2007227887.tif 000005
【外国語明細書】
2007227887000001.pdf