(57)【要約】【課題】  データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を提供する。【解決手段】  制御装置１００の一部もしくは全体を制御するＣＰＵ１０と、制御装置１００において使用するデータを一時的に記憶しておくＤＲＡＭ２４及びＦｅＲＡＭ２６を具備したメモリ部２０と、を備え、メモリ部２０は、制御装置１００において使用するデータのうち一部のデータをＦｅＲＡＭ２６に記憶させ、これ以外のデータをＤＲＡＭ２４に記憶させる。【選択図】  図１
2007148905.tif 000002
【特許請求の範囲】
【請求項１】
装置の一部もしくは全体を制御する制御部と、
前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、
前記メモリ部は、前記装置において使用するデータのうち一部のデータを前記不揮発性メモリに記憶させ、これ以外のデータを前記揮発性メモリに記憶させることを特徴とする制御装置。
【請求項２】
前記メモリ部は、前記メモリ部に割り当てられたアドレス空間のうち所定のアドレス空間に対するデータの書き込みを検出した場合にこのデータを前記不揮発性メモリに書き込むよう制御するアドレス検出部を更に備えることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記不揮発性メモリに記憶する前記一部のデータは前記制御部で使用するデータであることを特徴とする請求項１又は２に記載の制御装置。
【請求項４】
装置を制御するための第１のプログラムと、第１のプログラムを更新するための第２のプログラムとを格納した記憶部と、
前記プログラムを実行する制御部と、
前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、
前記第１のプログラムを更新する際、前記第２のプログラムを前記不揮発性メモリに保持し、前記制御部は前記不揮発性メモリに保持された第２のプログラムを読み出すことを特徴とする制御装置。
【請求項５】
無線信号を受信するアンテナと、
受信した無線信号をベースバンド信号に周波数変換する変換部と、
前記ベースバンド信号を復調する処理部と、
復調されたベースバンド信号をもとに、装置の一部もしくは全部を制御する制御部と、
前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、
前記メモリ部は、前記装置において使用するデータのうち一部のデータを前記不揮発性メモリに記憶させ、これ以外のデータを前記揮発性メモリに記憶させることを特徴とする携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置に関するものであり、特に電源消失時におけるデータのバックアップ機能を備えた制御装置および携帯端末に関する。
【背景技術】
【０００２】
データ処理を行う制御装置では、データ処理の途中で電源が切れてもデータ処理中のワークメモリのデータをバックアップし、データの消失を阻止することが要求される。制御装置で使用されるワークメモリは、動作速度や書き換え可能回数などの観点から、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）といった揮発性メモリが使用される。しかし、揮発性メモリは電源が切れると保持しているデータを消失する性質を持っている。
【０００３】
これに対し、特許文献１では、電圧検出回路によって電源電圧の低下を検出したときに、揮発メモリで構成したキャッシュメモリのデータを不揮発メモリであるフラッシュメモリに書き込むことによってデータを保持しておき、次の電源投入時にフラッシュメモリに保持されたデータをハードディスク装置へライトバックし、電源消失時のデータ状態に戻す、という方法を開示している。すなわち、この方法は電源が切れる状態が発生したときにフラッシュメモリへデータがバックアップされる。
【特許文献１】特開２００１−３４５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、フラッシュメモリへの書き込みに要する時間は、通常数μｓｅｃ以上と長く、キャッシュメモリのすべてのデータをフラッシュメモリへ書き込む前に電源がオフしてしまい、正常にデータを書き込むことができない、といった問題があった。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明のある態様は制御装置に関する。この装置は、装置の一部もしくは全体を制御する制御部と、前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、前記メモリ部は、前記装置において使用するデータのうち一部のデータを前記不揮発性メモリに記憶させ、これ以外のデータを前記揮発性メモリに記憶させる。
【０００７】
この態様によれば、電源が消失した際に保持しておきたいデータを初めから不揮発性メモリに直接記憶しておくことができるので、従来の電源電圧が低下したときに揮発性メモリから不揮発性メモリへのデータ書き込みを行う場合で問題となった、不揮発性メモリへのデータの書き込み動作が完了する前に電源が切れてしまうという問題を回避することができる。したがって、データ処理中に電源が消失してもデータの消失を確実に防止することが可能である。
【０００８】
また、不揮発性メモリに必要な容量は、電源が消失した際に保持しておきたいデータ分の容量だけで済み、くわえて、不揮発性メモリをそのまま装置のワークメモリとして使用するので、その分揮発性メモリの容量も少なくすることができ、装置のコスト及び消費電力を抑制することができる。
【０００９】
この態様において、前記メモリ部は、前記メモリ部に割り当てられたアドレス空間のうち所定のアドレス空間に対するデータの書き込みを検出した場合にこのデータを前記不揮発性メモリに書き込むよう制御するアドレス検出部を更に備えてもよい。これによれば、メモリ部に対して書き込みがあった場合に、そのアドレスから、電源が消失しても保持しておきたいデータの書き込みが否かを簡単に検出することができる。
【００１０】
また、前記不揮発性メモリに記憶する前記一部のデータは前記制御部で使用するデータであってもよい。これにより、電源が切れた後、次の電源投入の際に制御部で使用するデータを復元できるので、電源が切れる前のデータ処理を継続して行うことができる。
【００１１】
本発明の別の態様も制御装置に関する。この装置は、装置を制御するための第１のプログラムと、第１のプログラムを更新するための第２のプログラムとを格納した記憶部と、前記プログラムを実行する制御部と、前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、前記第１のプログラムを更新する際、前記第２のプログラムを前記不揮発性メモリに保持し、前記制御部は前記不揮発性メモリに保持された第２のプログラムを読み出す。
【００１２】
プログラムの更新を行う場合、更新用のプログラムである第２のプログラムは第１のプログラムとともに一旦記憶部から消去されるが、この態様によれば、第２のプログラムを不揮発性メモリにも保持しておく。これにより、電源消失時における第２のプログラムの消失を確実に防止し、再びプログラムの更新を実行することが可能である。また、第２のプログラムを揮発性メモリに格納することなく、不揮発性メモリに保持された第２のプログラムを読み出しながらプログラムの更新が行われるので、その分揮発性メモリの容量も少なくすることができ、装置のコスト及び消費電力を抑制することができる。
【００１３】
本発明の更に別の態様は携帯端末に関する。この端末は、無線信号を受信するアンテナと、受信した無線信号をベースバンド信号に周波数変換する変換部と、前記ベースバンド信号を復調する処理部と、復調されたベースバンド信号をもとに、装置の一部もしくは全部を制御する制御部と、前記装置において使用するデータを一時的に記憶しておく揮発性メモリ及び不揮発性メモリを具備したメモリ部と、を備え、前記メモリ部は、前記装置において使用するデータのうち一部のデータを前記不揮発性メモリに記憶させ、これ以外のデータを前記揮発性メモリに記憶させる。携帯端末は電池によって駆動することが多く、電池の消費によって処理中に電源が落ちることが多く発生するが、この態様によれば、端末の処理中に電源が消失してもデータの消失を確実に防止することができ、再度電源を立ち上げた際、電源が切れる直前の処理を継続して行うことが可能となる。
【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を得ることができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に係る制御装置１００のブロック構成を示した図である。この制御装置１００は、ＣＰＵ（Central Processing Unit）１０と、ハードディスク１２と、メモリ部２０とを備えている。また、メモリ部２０は、アドレス検出部２２と、ＤＲＡＭ（Dynamic Random Access Memory）２４と、ＦｅＲＡＭ（Ferroelectric Random Access Memory：強誘電体メモリ）２６とを備えている。
【００１７】
ＣＰＵ１０、ハードディスク１２、及びメモリ部２０は、バス３０に接続されており、バス３０を介してブロック間のデータの授受を行う。また、アドレス検出部２２、ＤＲＡＭ２４、及びＦｅＲＡＭ２６はバス３２に接続されており、バス３２を介してブロック間のデータの授受を行う。
【００１８】
ＣＰＵ１０は、プログラムにしたがって制御装置１００全体の制御及び演算を実行する。また、ＣＰＵ１０は、電源電圧を監視して、データ処理中に電源が消失したことを検出する機能も有する。ハードディスク１２は、ＣＰＵ１０を動作させるためのプログラムや、プログラムに使用するデータを格納する。なお、ハードディスクに代えてフラッシュメモリで構成してもよい。
【００１９】
メモリ部２０は、制御装置１００で使用するデータを一時的に保持するワークメモリとして使用される１つの仮想的なメモリであり、その実態はアドレス検出部２２、ＤＲＡＭ２４とＦｅＲＡＭ２６によって構成される。メモリ部２０に割り当てられたアドレス空間のうち、所定のアドレス空間はＣＰＵ１０のワークメモリとして用いられ、ＣＰＵ１０の演算に必要なデータや、演算の結果が、仮想的なメモリ部２０の所定のアドレス空間に書き込まれる。このＣＰＵ１０のワークメモリとして使用される所定のアドレス空間は、常に固定であってもよいし、プログラムによって変更可能としてもよい。
【００２０】
アドレス検出部２２は、メモリ部２０へのアクセスを監視し、メモリ部２０へのアクセスが発生した場合にどのアドレス空間へのアクセスが発生したかを判断する。そして、ＣＰＵ１０のワークメモリとして使用するアドレス空間へのアクセスを検出した場合、アドレス検出部２２は、バス３２を介してＦｅＲＡＭ２６に対してメモリアクセスを行うよう制御する。一方、ＣＰＵ１０のワークメモリとして使用するアドレス空間以外へのアクセスがあった場合、アドレス検出部２２は、バス３２を介してＤＲＡＭ２４に対してメモリアクセスを行うよう制御する。
【００２１】
すなわち、メモリ３２に格納されるデータのうち、ＣＰＵ１０のワークメモリとして使用されるアドレス空間のデータはＦｅＲＡＭ２６に直接格納され、それ以外のデータはＤＲＡＭ２４に直接格納される。したがって、電源が切れた場合であっても、ＣＰＵ１０で使用していたデータは消失することなくＦｅＲＡＭ２６に保持されることとなる。
【００２２】
なお、ＤＲＡＭ２４は動作速度および書き換え可能回数の観点から揮発性メモリであればよく、例えばＳＲＡＭ（Static Random Access Memory）によって構成されてもよい。また、ＦｅＲＡＭ２６は不揮発性メモリであればよく、例えばＭＲＡＭ（Magnetoresistive random access memory：磁気抵抗メモリ）によって構成されてもよい。
【００２３】
アドレス検出部２２には、バス３０とメモリ部２０の制御信号、アドレス信号、及びデータ信号が接続されており、アドレス検出部２２はメモリ部２０の制御信号を用いてメモリ部２０へのアクセスの有無を監視する。そして、メモリ部２０へのアクセスを検出した場合、アドレス信号の値からＣＰＵ１０のワークメモリとして使用されるアドレス空間へのアクセスか否かを判断する。なお、ＣＰＵ１０のワークメモリとして使用されるアドレス空間の情報は、ＣＰＵ１０からアドレス検出部３４に伝達される。
【００２４】
メモリ部２０へのアクセスがＣＰＵ１０のワークメモリとして使用されるアドレス空間へのアクセスであった場合、アドレス検出部２２はＦｅＲＡＭ２６用の制御信号、アドレス信号と、アクセスが書き込みの場合は書き込みデータ信号を生成し、バス３２を介してＦｅＲＡＭ２６に対してアクセスを行う。アクセスが読み出しの場合はＦｅＲＡＭ２６から読み出しデータを受け取り、この読み出しデータをバス３０のデータ信号に渡す。
【００２５】
一方、メモリ部２０へのアクセスがＣＰＵ１０のワークメモリとして使用されるアドレス空間以外へのアクセスであった場合、アドレス検出部２２はＤＲＡＭ２４用の制御信号、アドレス信号と、アクセスが書き込みの場合は書き込みデータ信号を生成し、バス３２を介してＤＲＡＭ２４に対してアクセスを行う。アクセスが読み出しの場合はＤＲＡＭ２４から読み出しデータを受け取り、この読み出しデータをバス３０のデータ信号に渡す。
【００２６】
斯かる構成に基づき、図３の制御装置１００の動作について説明する。ＣＰＵ１０はハードディスク１２に記憶されたプログラムを適宜ダウンロードし、このプログラムに従って制御装置１００全体の制御や各種演算を実行する。このとき、ＣＰＵ１０で使用するデータをハードディスク１２から読み出してＣＰＵ１０のワークメモリとして使用されるメモリ部２０の所定のアドレス空間に書き込む。また、ＣＰＵ１０の演算結果もメモリ部２０の所定のアドレス空間に書き込まれ、保持される。メモリ部２０には、その他制御装置１００が使用する様々なデータが一時的に格納される。
【００２７】
メモリ部２０へのデータの書き込みが発生すると、アドレス検出部２２はメモリ部２０への書き込み動作を検出し、そのデータの書き込みがＣＰＵ１０のワークメモリとして使用される所定のアドレス空間への書き込みか否かを判断する。そして、所定のアドレス空間への書き込みであると判断した場合、アドレス検出部２２によって、そのデータはＦｅＲＡＭ２６に書き込まれる。一方、そのデータの書き込みが所定のアドレス空間以外への書き込みであると判断した場合は、アドレス検出部２２によって、そのデータはＤＲＡＭ２４に書き込まれる。
【００２８】
データ処理中に電源が切れると、ＤＲＡＭ２４に書き込まれたデータは全て消失するが、ＦｅＲＡＭ２６に書き込まれたデータは消失しない。すなわち、ＣＰＵ１０の動作に必要なデータは電源が切れてもＦｅＲＡＭ２６にそのまま保持される。そして、次に電源が投入されたとき、ＣＰＵ１０はデータ処理中に電源が消失したことを検出すると、ＣＰＵ１０は、ＦｅＲＡＭ２６に保持されたデータを使用して、電源が切れる前の状態から引き続いて処理を続行する。
【００２９】
以上、本発明の実施の形態１に係る制御装置１００によれば、ＣＰＵ１０のデータ処理を継続して行うために必要なデータを不揮発性メモリであるＦｅＲＡＭ２６に保持し、それ以外のデータをＤＲＡＭ２４に保持する。すなわち、電源が消失した際にも保持しておきたいデータをＤＲＡＭ２４に一旦格納するのではなく、初めからＦｅＲＡＭ２６に直接格納する。
【００３０】
これにより、従来の電源電圧が低下したときに揮発性メモリから不揮発性メモリへのデータ書き込みを行う場合で問題となった、書き込み動作が完了する前に電源が切れてしまうという問題を回避することができる。したがって、データ処理中に電源が消失してもデータの消失を確実に防止することが可能である。
【００３１】
また、ＦｅＲＡＭ２６に必要な容量は、電源が消失した際に保持しておきたいデータ分の容量だけで済み、くわえて、ＦｅＲＡＭ２６をＣＰＵ１０のワークメモリとして使用するので、その分ＤＲＡＭ２４の容量も少なくすることができるので、コスト及び消費電力を抑制することができる。
【００３２】
（実施の形態２）
図２は、本発明の制御装置を適用したシステムである、実施の形態２に係る携帯端末２００の構成を示した図である。この携帯端末２００は、アンテナ２１０と、ＲＦインタフェース部２２０と、ベースバンド処理部２３０と、制御装置２４０を備えている。
【００３３】
アンテナ２１０は、無線区間を介して図示しない送信装置からの信号を受信する。ＲＦインタフェース部２２０は、アンテナ２１０において受信した無線周波数の信号をベースバンド信号に周波数変換する。ベースバンド処理部２３０はベースバンド信号を復調する。
【００３４】
制御装置２４０は、復調されたベースバンド信号及び内蔵されたプログラム（内蔵プログラム）を用いて携帯端末２００を制御することによりさまざまなアプリケーションを実現するものであり、制御装置２４０は実施の形態１の制御装置１００を適応したものである。ただし、制御装置１００のハードディスク１２はフラッシュメモリ４０に、ＤＲＡＭ２４はＳＲＡＭ４２に置き換えられている。制御装置２４０のその他のブロックは実施の形態１の制御装置１００と同じであり、同一の符号を付している。
【００３５】
内蔵されたプログラムは、制御装置２４０のフラッシュメモリ４０に格納されている。携帯端末２００は、システムの不具合の解消や機能追加を目的として、内蔵プログラムの更新をできるようになっている。このため、フラッシュメモリ４０には、通常の内蔵プログラム（システムプログラム）とは別に、システムプログラムの更新を行うための更新用プログラムが書き込まれている。
【００３６】
携帯端末２００の通常の動作時には、ＣＰＵ１０はシステムプログラムに従って携帯端末２００の制御を行う。このとき、携帯端末２００の制御装置２４０は、実施の形態１と同様の方法で、制御装置２４０で使用するワークデータをメモリ部２０に保存する。
【００３７】
この際、メモリ部２０へのアクセスがＣＰＵ１０にて使用されるデータを保存するためのアドレス空間、すなわちＣＰＵ１０のワークメモリとして使用されるアドレス空間に対するものである場合、アドレス検出部２２はＦｅＲＡＭ２６に対してアクセスを行うよう制御する。一方、メモリ部２０へのアクセスがＣＰＵ１０のワークメモリとして使用される以外のアドレス空間に対するものである場合、アドレス検出部２２はＳＲＡＭ４２に対してアクセスを行うよう制御する。
【００３８】
すなわち、メモリ部２０に格納されるデータのうち、ＣＰＵ１０のワークメモリとして使用されるアドレス空間のデータはＦｅＲＡＭ２６に直接格納され、それ以外のデータはＳＲＡＭ４２に直接格納される。したがって、電源が切れた場合であっても、ＣＰＵ１０で使用していたデータは消失することなくＦｅＲＡＭ２６に保持されることとなる。
【００３９】
一方、システムプログラムの更新時には、ＣＰＵ１０は更新用プログラムに従って、システムプログラムのデータの書換えを行う。以下、システムプログラム更新の手順について説明する。
【００４０】
まず、更新されたシステムプログラムの存在を示す信号が図示しない送信装置から送信され、携帯端末２００はアンテナ２１０でその信号を受信し、ＲＦインタフェース部２２０、ベースバンド処理部２３０を介して、制御装置２４０のＣＰＵ１０に伝達される。
【００４１】
ＣＰＵ１０は、その信号を受け取るとフラッシュメモリ４０の更新用プログラムを読み出して、メモリ部２０のＣＰＵ１０のワークメモリとして使用される所定のアドレス空間に更新用プログラムを書き込む。このとき、メモリ部２０のアドレス検出部２２は、メモリ部２０においてＣＰＵ１０のワークメモリとして使用されるアドレス空間に書き込みが発生したことを検出し、更新用プログラムの実態はメモリ部２０のＦｅＲＡＭ２６に書き込まれる。
【００４２】
更新用プログラムのすべてがメモリ部２０のＦｅＲＡＭ２６に書き込まれると、ＣＰＵ１０はＦｅＲＡＭ２６に格納された更新用プログラムを読み出し、この読み出した更新プログラムにしたがってシステムプログラムの更新作業を実施する。まずＣＰＵ１０はフラッシュメモリ４０のデータを一括消去する。このとき、フラッシュメモリ４０の更新用プログラムも一緒に消去される。次に、ＣＰＵ１０は、図示しない送信装置に対して更新されたシステムプログラムの送信要求を送出する。そして、更新されたシステムプログラムを受信し、ベースバンド処理部２３０で復調されたシステムプログラムをフラッシュメモリ４０に書き込む。すべてのシステムプログラムがフラッシュメモリ４０に書き込まれると、ＦｅＲＡＭ２６に格納された更新用プログラムがフラッシュメモリ４０に書き戻され、更新作業を終了する。
【００４３】
この更新作業の途中において電源が切れた場合、更新用プログラムは消失することなくＦｅＲＡＭ２６に保持される。そして、次の電源投入の際に、ＣＰＵ１０が更新作業の途中で電源が切れたことを検出すると、ＣＰＵ１０はＦｅＲＡＭ２６に格納された更新用プログラムにしたがって、再びシステムプログラムの更新作業を実施する。
【００４４】
以上、本実施の形態２に係る携帯端末２００によれば、ＣＰＵ１０のデータ処理を継続して行うために必要なデータを不揮発性メモリであるＦｅＲＡＭ２６に保持し、それ以外のデータをＤＲＡＭ２４に保持するので、本発明の実施の形態１に係る制御装置１００と同様の効果を得ることができる。特に、携帯端末２００は電池によって駆動することが多く、電池の消費によって処理中に電源が落ちることが頻発するが、この携帯端末２００によって、端末の処理中に電源が消失してもデータの消失を確実に防止することができる。したがって、再度電源を立ち上げた際、電源が切れる直前の処理を継続して行うことが可能となる。
【００４５】
また、システムプログラムの更新作業中に電源が切れた場合、前述のようにフラッシュメモリ４０に更新プログラムが存在しない状態になるが、携帯端末２００では更新作業開始時に更新用プログラムをＦｅＲＡＭ２６に格納しておくので、電源消失時において更新用プログラムの消失を確実に防止することが可能である。また、ＣＰＵ１０はＦｅＲＡＭ２６に格納された更新用プログラムを読み出してプログラムの更新を制御するので、その分ＳＲＡＭ４２の容量を少なくすることができ、制御装置２４０のコスト及び消費電力を抑制することができる。
【００４６】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４７】
例えば、本実施の形態ではＣＰＵ１０で電源が消失したことを検出するようにしたが、別途電源消失検出部を設けてもよい。この場合、ＣＰＵ１０は電源消失検出部から電源が消失した旨の情報を受け取ってもよい。
【００４８】
また、実施の形態２では携帯端末２００について述べたが、これに限るものではなく、例えば、デジタルテレビやパーソナルコンピュータといった、システムプログラムが更新されるようなシステムであれば適用可能である。この場合、実施の携帯２では、無線回線を介してシステムプログラムを更新する例を述べたが、有線回線を介してシステムプログラムを更新してもよい。もしくは、更新されたシステムプログラムが格納された光ディスクやメモリカードなどの記録媒体をシステムに挿入することにより、システムプログラムの更新が行われてもよい。
【図面の簡単な説明】
【００４９】
【図１】実施の形態１に係る制御装置１００の構成図である。
【図２】実施の形態２に係る携帯端末２００の構成図である。
【符号の説明】
【００５０】
１０  ＣＰＵ
１２  ハードディスク
２０  メモリ部
２２  アドレス検出部
２４  ＤＲＡＭ
２６  ＦｅＲＡＭ
３０、３２  バス
４０  フラッシュメモリ
４２  ＳＲＡＭ
１００  制御装置
２００  携帯端末
２１０  アンテナ
２２０  ＲＦインタフェース部
２３０  ベースバンド処理部 
２４０  制御装置
【図１】
2007148905.tif 000003
【図２】
2007148905.tif 000004