(57)【要約】      （修正有）【課題】セラミック電子部品の内部電極を形成するために用いられ、得られる内部電極層の薄層化が可能な導電体ペーストを提供すること。【解決手段】導電体粒子と、セラミック粉末からなる共材と、有機ビヒクルと、を含有し、この導電体ペースト膜をＳＥＭ観察して得られるＳＥＭ像において、次の（Ａ）および（Ｂ）を満足する導電体ペースト。（Ａ）２．２５μｍ×３μｍの面積を有する被測定領域に存在する導電体粒子の存在個数に関し、複数の前記被測定領域内に存在する導電体粒子の存在個数の平均値ｘと、標準偏差σとから算出される導電体粒子の分布のＣ．Ｖ．値が２０％以下である。（Ｂ）各導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離である最近接粒子間距離Ｄ１に関し、前記導電体粒子の平均粒子径Ｄ２との関係が、Ｄ１≦Ｄ２である最近接粒子間距離の割合が５０％以下である。【選択図】なし【特許請求の範囲】
【請求項１】
導電体粒子と、セラミック粉末からなる共材と、有機ビヒクルと、を含有する導電体ペーストであって、
前記導電体ペーストを、基板上に印刷法により形成し、乾燥して、導電体ペースト膜とした場合に、前記導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像において、下記（Ａ）および（Ｂ）を満足する導電体ペースト。
（Ａ）ＳＥＭ観察により得られる前記ＳＥＭ像において、２．２５μｍ×３μｍの面積を有する被測定領域に存在する導電体粒子の存在個数に関し、複数の前記被測定領域内に存在する導電体粒子の存在個数の平均値ｘと、存在個数の標準偏差σとから、下記式（１）に基づいて算出される導電体粒子の分布のＣ．Ｖ．値が２０％以下である。
Ｃ．Ｖ．値＝（存在個数の標準偏差σ／存在個数の平均値ｘ）×１００  …（１）
（Ｂ）ＳＥＭ観察により得られる前記ＳＥＭ像において、前記導電体ペースト膜を構成する各導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離で定義される、最近接粒子間距離に関し、前記最近接粒子間距離をＤ１、前記導電体粒子の平均粒子径をＤ２とした場合に、Ｄ１≦Ｄ２の関係を満足する最近接粒子間距離の割合が５０％以下である。
【請求項２】
前記導電体粒子の平均粒子径Ｄ２が０．０５〜０．５μｍである請求項１に記載の導電体ペースト。
【請求項３】
前記導電体粒子がＮｉまたはＮｉ合金を主成分とする請求項１または２に記載の導電体ペースト。
【請求項４】
請求項１〜３のいずれかに記載の導電体ペーストを用いて製造された内部電極層と、誘電体層と、を有するセラミック電子部品。
【請求項５】
前記内部電極層の厚みが、０．７μｍ以下である請求項４に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の内部電極を形成するために用いる導電体ペーストと、この導電体ペーストを用いて製造される積層セラミック電子部品と、に関する。
【背景技術】
【０００２】
セラミック電子部品としての積層セラミックコンデンサは、小型、大容量、高信頼性の電子部品として広く利用されており、１台の電子機器の中で使用される個数も多数にのぼる。
【０００３】
このような積層セラミックコンデンサは、チタン酸バリウムなどに代表されるセラミック粉末およびバインダを主成分とするセラミックグリーンシートに、内部電極形成用の導電体ペーストを所定パターンで印刷して積層した後、同時焼成して一体焼結させ、最後に外部電極を形成して製造される。
【０００４】
内部電極の導電材としては、一般にＰｄやＰｄ合金が用いられているが、Ｐｄは高価であるため、比較的安価なＮｉやＮｉ合金等の卑金属が使用されるようになってきている。内部電極の導電材として卑金属を用いる場合、大気中で焼成を行なうと内部電極が酸化してしまうという問題があるため、誘電体層と内部電極との同時焼成を、還元性雰囲気中で行なう必要がある。しかしながら、還元性雰囲気中で焼成すると、誘電体層が還元されてしまい、比抵抗が低くなってしまうという問題がある。このため、非還元性の誘電体材料が開発されている。
【０００５】
一方、ＮｉやＮｉ合金等の卑金属は、誘電体層を構成する誘電体粉末よりも低い温度で焼結してしまうという性質を有している。そのため、焼結温度の差異により、焼成時において熱収縮挙動差が生じてしまい、得られる焼結体中にクラックや層間剥離現象（デラミネーション）などの構造欠陥が発生してしまうという問題がある。そこで、このような問題を解決するために、内部電極を形成するための導電体ペーストに、共材として誘電体層と同種のセラミック粉末を添加し、誘電体層と内部電極層との間における熱収縮挙動差を抑制し、上記問題の解決を図っている。
【０００６】
また、近年、電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、積層セラミックコンデンサの小型化、大容量化が急速に進んでいる。この小型化、大容量化に対応するために、積層セラミックコンデンサには、誘電体層を薄層化することに加えて、内部電極層についても薄層化することが求められている。
【０００７】
内部電極層を薄層化するためには、導電体ペーストを薄層にて塗布あるいは印刷し、焼成前の電極ペースト膜を薄層で形成する必要がある。しかしながら、このように電極ペースト膜を薄層で形成しても、導電体ペースト中における、導電体粉末とセラミック粉末（共材）との分散性が十分でない等の理由により、次のような問題が発生していた。すなわち、焼成時に、Ｎｉ等の導導電体粒子同士が反応し、球状化してしまい、結果として焼成後の内部電極の厚みが厚くなってしまうという問題や、電極のライン性（電極被覆率）が悪化し、取得容量が低下するという問題が発生していた。そのため、積層セラミックコンデンサのさらなる小型化、大容量化の妨げとなっていた。
【０００８】
なお、内部電極形成用の導電体ペーストではないが、たとえば特許文献１では、誘電体層を形成するための誘電体ペースト中における誘電体原料の分散性を、ＥＰＭＡによる元素分析手法を用いて評価する方法が開示されている。
【０００９】
【特許文献１】特開２００４−２９７０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、このような実状に鑑みてなされ、セラミック電子部品の内部電極を形成するために用いられ、導電体粒子と、セラミック粉末からなる共材と、が高度に分散しており、得られる内部電極層の薄層化が可能な導電体ペースト、およびこの導電体ペーストを用いて製造され、内部電極層の薄層化されたセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明者等は、鋭意検討を行った結果、導電体粒子と、セラミック粉末からなる共材と、有機ビヒクルと、を含有する導電体ペーストにおいて、この導電体ペーストを成膜し、導電体ペースト膜とした場合における導電体粒子の分散度を、特定の２種類の観点から規定することにより、上記目的を達成できることを見出し、本発明を完成させるに至った。
【００１２】
すなわち、本発明によれば、導電体粒子と、セラミック粉末からなる共材と、有機ビヒクルと、を含有する導電体ペーストであって、
前記導電体ペーストを、基板上に印刷法により形成し、乾燥して、導電体ペースト膜とした場合に、前記導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像において、下記（Ａ）および（Ｂ）を満足する導電体ペーストが提供される。
（Ａ）ＳＥＭ観察により得られる前記ＳＥＭ像において、２．２５μｍ×３μｍの面積を有する被測定領域に存在する導電体粒子の存在個数に関し、複数の前記被測定領域内に存在する導電体粒子の存在個数の平均値ｘと、存在個数の標準偏差σとから、下記式（１）に基づいて算出される導電体粒子の分布のＣ．Ｖ．値が２０％以下である。
Ｃ．Ｖ．値＝（存在個数の標準偏差σ／存在個数の平均値ｘ）×１００  …（１）
（Ｂ）ＳＥＭ観察により得られる前記ＳＥＭ像において、前記導電体ペースト膜を構成する各導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離で定義される、最近接粒子間距離に関し、前記最近接粒子間距離をＤ１、前記導電体粒子の平均粒子径をＤ２とした場合に、Ｄ１≦Ｄ２の関係を満足する最近接粒子間距離の割合が５０％以下である。
【００１３】
上記（Ａ）は、導電体ペースト中における導電体粒子の全体的な分散度合い（マクロな分散度合い）を示す指標であり、一方、上記（Ｂ）は、各導電体粒子の１粒子単位の分散合い（ミクロな分散度合い）を示す指標である。そして、本発明においては、導電体ペーストを成膜し、導電体ペースト膜とした場合において、上記（Ａ）および（Ｂ）を満足させることにより、導電体粒子が高度に分散した導電体ペーストを提供することができる。そして、その結果、導電体ペースト膜を薄層で形成した場合においても、導電体粒子の偏在に起因する電極被覆率の低下や、共材の分散不良に起因する焼成時における導電体粒子の球状化を有効に防止することができ、焼成後の内部電極層厚みの薄層化を実現することができる。
【００１４】
上記（Ａ）は、たとえば、次の方法により測定することができる。
すなわち、まず、導電体ペースト膜をＳＥＭ観察することにより、倍率：１０，０００倍、範囲：９μｍ×１２μｍのＳＥＭ像を得る。そして、得られたＳＥＭ像を、２．２５μｍ×３μｍの面積を有する被測定領域に１６分割（＝縦４分割×横４分割）する。そして、１６分割した結果、得られた１６個の各被測定領域に存在する導電体粒子の存在個数を計測し、得られた結果から存在個数の平均値ｘと、存在個数の標準偏差σと、を求める。そして、これら平均値ｘと、標準偏差σと、から上記式（１）より、導電体粒子の分布のＣ．Ｖ．値を求めることができる。なお、本発明においては、このような１６分割した被測定領域についての測定を、１０視野（すなわち、１６×１０個の被測定領域）について行い、１０視野における測定結果の平均を算出し、Ｃ．Ｖ．値を求めることが好ましい。
【００１５】
また、上記（Ｂ）は、たとえば、次の方法により測定することができる。
すなわち、まず、導電体ペースト膜をＳＥＭ観察することにより、倍率：３０，０００倍、範囲：３μｍ×４μｍのＳＥＭ像を得る。そして、この３μｍ×４μｍのＳＥＭ像の範囲内に存在する、ある一つの導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離を測定し、これを最近接粒子間距離Ｄ１とする。次いで、この最近接粒子間距離Ｄ１と、導電体粒子の平均粒子径Ｄ２とを比較する。そして、最近接粒子間距離Ｄ１の測定、およびＤ１とＤ２との比較を、ＳＥＭ像の範囲内（３μｍ×４μｍの範囲内）に存在する、全ての導電体粒子について行い、Ｄ１≦Ｄ２の関係となっている最近接粒子間距離の割合を測定することにより、測定することができる。なお、本発明においては、Ｄ１≦Ｄ２の関係となっている最近接粒子間距離の割合の測定を、１０視野について行い、１０視野における測定結果の平均値を上記範囲とすることが好ましい。
【００１６】
なお、導電体粒子の平均粒子径Ｄ２は、たとえば、上記（Ｂ）と同様な条件により、導電体粒子をＳＥＭ観察し、得られたＳＥＭ像中に存在する各導電体粒子の粒子径を測定し、得られた結果を平均することにより求めることができる。具体的には、ＳＥＭ像中における各導電体粒子の投影面積より各導電体粒子の直径を求め、これを粒子径とし、得られた結果を平均することにより求めることができる。このようにして求められる前記導電体粒子の平均粒子径Ｄ２は、好ましくは０．０５〜０．５μｍである。また、前記導電体粒子は、ＮｉまたはＮｉ合金を主成分とするものであることが好ましい。
【００１７】
また、本発明によれば、上記いずれかの導電体ペーストを用いて製造された内部電極層と、誘電体層と、を有するセラミック電子部品が提供される。
好ましくは、前記内部電極層の厚みが、０．７μｍ以下に薄層化されている。
【００１８】
本発明に係るセラミック電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装チップ型電子部品（ＳＭＤ）などが例示される。
【発明の効果】
【００１９】
本発明によれば、基板上に成膜することにより、導電体ペースト膜とした場合に、この導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像において、上記（Ａ）および（Ｂ）を満足する導電体ペーストが提供される。上記（Ａ）は、導電体ペースト中における導電体粒子の全体的な分散度合い（マクロな分散度合い）を示す指標であり、一方、上記（Ｂ）は、各導電体粒子の１粒子単位での分散合い（ミクロな分散度合い）を示す指標である。
【００２０】
本発明では、導電体ペースト中における導電体粒子の分散度合いを、全体的な分散度合い（上記（Ａ））と、各導電体粒子の１粒子単位での分散合い（上記（Ｂ））との２つの指標に分けて評価し、これらを満足するものとしている。そのため、本発明の導電体ペーストは、導電体粒子と、セラミック粉末（共材）と、が高度に分散した構成を有することとなる。そして、その結果、導電体ペースト膜を薄層で形成した場合においても、導電体粒子の偏在に起因する電極被覆率の低下や、共材の分散不良に起因する焼成時における導電体粒子の球状化を有効に防止することができ、焼成後の内部電極層厚みの薄層化を実現することができる。
【００２１】
特に、全体的な分散度合い（上記（Ａ））を満足することにより、導電体ペーストを用いて形成される導電体ペースト膜中における導電体粒子の偏在化を防止することができ、そのため、導電体粒子が偏在することに起因する、焼成後の内部電極層の電極被覆率の低下を有効に防止することができる。さらに、各導電体粒子の１粒子単位での分散合い（上記（Ｂ））を満足することにより、セラミック粉末（共材）の分散不良に起因する焼成時における導電体粒子の球状化を防止することができ、焼成後の内部電極層の薄層化を実現することができる。
【００２２】
一方、従来においては、導電体ペースト中における導電体粒子等の分散性は、導電体ペースト膜の乾燥密度を測定する方法や、導電体ペーストについて、ＥＰＭＡにより元素分析する方法などにより行われていた。しかしながら、これらの方法では、導電体ペースト中における導電体粒子の分散状態を十分に把握することができなかった。そのため、導電体ペースト膜を薄層で形成すると、焼成時に、導導電体粒子同士が反応し、球状化してしまい、結果として焼成後の内部電極の厚みが厚くなってしまうという問題や、電極のライン性（電極被覆率）が悪化し、取得容量が低下するという問題が発生していた。
【００２３】
これに対して、本発明では、上記（Ａ）および（Ｂ）を満足させることにより、導電体粒子と、セラミック粉末（共材）と、が高度に分散した導電体ペーストを提供することができる。そして、このような本発明の導電体ペーストを用いることにより、セラミック電子部品の内部電極層の薄層化を実現することができ、小型、大容量化に対応可能なセラミック電子部品を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、
図２は本発明の一実施形態に係る導電体ペースト膜の導電体粒子の分布のＣ．Ｖ．値の測定方法を説明するための図、
図３は本発明の一実施形態に係る導電体ペースト膜の最近接粒子間距離の測定方法を説明するための図である。
【００２５】
積層セラミックコンデンサ
図１に示すように、本発明の一実施形態に係る積層セラミックコンデンサ１は、誘電体層２と内部電極層３とが交互に積層された構成のコンデンサ素子本体１０を有する。このコンデンサ素子本体１０の両側端部には、素子本体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。内部電極層３は、各側端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００２６】
コンデンサ素子本体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ、好ましくは０．６〜３．２ｍｍ）×横（０．３〜５．０ｍｍ、好ましくは０．３〜１．６ｍｍ）×厚み（０．１〜１．９ｍｍ、好ましくは０．３〜１．６ｍｍ）程度である。
【００２７】
誘電体層２
誘電体層２は、誘電体磁器組成物で構成される。
誘電体層２を構成する誘電体磁器組成物は、誘電体酸化物を含む主成分と、添加成分と、を含有していること好ましい。
【００２８】
主成分となる誘電体酸化物としては、組成式ＡＢＯ３  で表され、組成式中のＡサイトがＳｒ、ＣａおよびＢａから選ばれる少なくとも１つの元素で構成され、ＢサイトがＴｉおよびＺｒの少なくとも１つの元素で構成されているペロブスカイト型結晶構造を有する誘電体酸化物が好ましい。
【００２９】
本実施形態では、主成分となる誘電体酸化物としては、特に、主としてＡサイトをＢａで、ＢサイトをＴｉで構成されたチタン酸バリウム（より好ましくは、組成式Ｂａｍ  ＴｉＯ２＋ｍ  で表され、ｍが０．９９５≦ｍ≦１．０１０であり、ＢａとＴｉとの比が０．９９５≦Ｂａ／Ｔｉ≦１．０１０である）が好ましい。
【００３０】
また、添加成分としては、Ｍｇ，Ｓｒ，Ｙ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｙｂ，Ｖ，Ｍｏ，Ｚｎ，Ｃｄ，Ｓｎ，Ｗ，Ｍｎ，Ｃｒ，Ｓｉ，Ｃａ，Ｂａ，ＡｌおよびＰの酸化物から選ばれる１種類以上を含む添加成分が例示される。このような添加成分を用いることにより、主成分の誘電特性を劣化させることなく低温焼成が可能となる。そして、誘電体層２を薄層化した場合の信頼性不良を低減することができ、長寿命化を図ることができる。ただし、本発明では、誘電体層２の組成は、上記に限定されない。
【００３１】
図１に示す誘電体層２の積層数や厚み等の諸条件は、目的や用途に応じ適宜決定すればよいが、本実施形態では、誘電体層２の厚みは、１μｍ〜５０μｍ程度であり、好ましくは５μｍ以下、より好ましくは３μｍ以下に薄層化されている。
【００３２】
内部電極層３
内部電極層３は、後述する導電体ペーストを用いて形成される。
内部電極層３に含有される導電材は特に限定されないが、誘電体層２の構成材料が耐還元性を有するため、卑金属を用いることができる。導電材として用いる卑金属としては、Ｎｉ、Ｃｕ、Ｎｉ合金またはＣｕ合金が好ましく、特にＮｉまたはＮｉ合金が好ましい。内部電極層３の主成分をＮｉやＮｉ合金とした場合には、誘電体が還元されないように、低酸素分圧（還元雰囲気）で焼成することが好ましい。
本実施形態では、内部電極層３は、後述するような構成を有する導電体ペーストを用いて形成されるため、好ましくは０．７μｍ以下、より好ましくは０．６５μｍ以下に薄層化されている。なお、内部電極層３の厚みの下限は特に限定されないが、通常、０．２μｍ程度である。
【００３３】
外部電極４
外部電極４に含有される導電材は特に限定されないが、通常、ＣｕやＣｕ合金あるいはＮｉやＮｉ合金等を用いる。また、ＡｇやＡｇ−Ｐｄ合金等も、もちろん使用可能であり、さらに、本実施形態では、安価なＮｉ、Ｃｕや、これらの合金を用いることができる。
外部電極４の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度であることが好ましい。
【００３４】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態に係る積層セラミックコンデンサの製造方法について説明する。
本実施形態の積層セラミックコンデンサ１は、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または塗布して焼成することにより製造される。以下、製造方法について具体的に説明する。
【００３５】
誘電体ペーストの準備
（１）まず、焼成後に図１に示す誘電体層２を構成することになるセラミックグリーンシートを製造するための誘電体ペーストを準備する。
誘電体ペーストは、セラミック粉末と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。
【００３６】
セラミック粉末としては、上記した誘電体酸化物からなる誘電体原料（主成分原料）や各添加成分の酸化物や複合酸化物の他、焼成により酸化物や複合酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択して用いれば良く、これらは混合して用いても良い。セラミック粉末は、通常、平均粒子径が３．０μｍ以下、好ましくは０．１〜０．４μｍ程度の粉体として用いられる。なお、きわめて薄いセラミックグリーンシートを形成するためには、セラミックグリーンシート厚みよりも細かい粉体を使用することが望ましい。
【００３７】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００３８】
導電体ペーストの準備
（２）次に、焼成後に図１に示す内部電極層３となる電極ペースト膜を製造するための導電体ペーストを準備する。
本実施形態では、内部電極層３を形成するための導電体ペーストとして、導電体粒子と、セラミック粉末からなる共材と、有機ビヒクルと、を含有する導電体ペーストを用いる。
【００３９】
導電体粒子としては、特に限定されないが、Ｃｕ、Ｎｉおよびこれらの合金から選ばれる少なくとも１種で構成してあることが好ましく、より好ましくはＮｉまたはＮｉ合金で構成される。
【００４０】
ＮｉまたはＮｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される少なくとも１種の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ、Ｆｅ、Ｍｇなどの各種微量成分が０．１重量％程度以下含まれていてもよい。
【００４１】
このような導電体粒子としては、その形状に特に制限はないが、球状のものを用いることが好ましい。また、導電体粒子の平均粒子径Ｄ２は、好ましくは０．０５〜０．５μｍ、より好ましくは０．１〜０．４μｍである。焼成後の内部電極層３の薄層化を実現するため、その平均粒子径Ｄ２は上記範囲であることが好ましい。
【００４２】
本実施形態では、導電体粒子の平均粒子径Ｄ２は、たとえば、導電体ペーストを成膜し、導電体ペースト膜とし、この導電体ペースト膜をＳＥＭ観察することにより、得られたＳＥＭ像中に存在する各導電体粒子の粒子径を測定し、測定結果を平均することにより求めることができる。なお、本実施形態では、ＳＥＭ像中における各導電体粒子の投影面積より各導電体粒子の直径を求め、これを粒子径とすることができる。また、平均粒子径Ｄ２を求める際に使用するＳＥＭ像としては、特に限定されないが、たとえば、倍率：３０，０００倍、範囲：４μｍ×３μｍのＳＥＭ像を用いることができる。
【００４３】
共材は、セラミック粉末からなるものであれば何でも良く、特に限定されないが、上記誘電体ペーストに含まれるセラミック粉末と同様のものを用いることが好ましい。共材は、焼成過程において導電体粒子の焼結を抑制する作用を奏する。共材は、導電体ペースト中に、導電体粒子１００重量部に対して、好ましくは３〜４０重量部、より好ましくは５〜３０重量部で含まれる。共材の含有量が少なすぎると、導電体粒子の焼結抑制効果が低下し、誘電体層と内部電極層との収縮挙動差が大きくなってしまい、構造欠陥が発生し易くなるとともに、内部電極層の電極被覆率が低下し、取得容量が低下してしまう。一方で、共材量が多すぎても、内部電極層の電極被覆率が悪化しやすくなり、取得容量が低下してしまう。
【００４４】
また、共材の粒子径についても、特に限定はないが、その平均粒子径は、好ましくは０．００２〜０．２μｍ、より好ましくは０．００５〜０．１μｍである。共材の平均粒子径が小さすぎても、あるいは大きすぎても、導電体ペースト中における導電体粒子と共材との分散度が悪化してしまい、電極ペースト膜の薄層化、さらには内部電極層３の薄層化が困難となってしまう。
【００４５】
有機ビヒクルとしては、上記した誘電体ペーストと同様のものを使用すれば良い。
【００４６】
導電体ペーストは、上記した各成分をボールミルや３本ロールミルなどで混合し、スラリー化することにより形成することができる。
【００４７】
そして、本実施形態に係る導電体ペーストは、上記各成分を含有するとともに、基板上に印刷法により形成し、乾燥して、導電体ペースト膜とした場合に、形成された導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像において、下記の（Ａ）および（Ｂ）を満足するものである。
【００４８】
すなわち、
（Ａ）ＳＥＭ観察により得られるＳＥＭ像において、２．２５μｍ×３μｍの面積を有する被測定領域に存在する導電体粒子の存在個数に関し、複数の被測定領域内に存在する導電体粒子の存在個数の平均値ｘと、存在個数の標準偏差σとから、下記式（１）に基づいて算出される導電体粒子の分布のＣ．Ｖ．値が２０％以下である。
Ｃ．Ｖ．値＝（存在個数の標準偏差σ／存在個数の平均値ｘ）×１００  …（１）
（Ｂ）ＳＥＭ観察により得られるＳＥＭ像において、導電体ペースト膜を構成する各導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離で定義される、最近接粒子間距離に関し、前記最近接粒子間距離をＤ１、前記導電体粒子の平均粒子径をＤ２とした場合に、Ｄ１≦Ｄ２の関係を満足する最近接粒子間距離の割合が５０％以下である。
【００４９】
上記（Ａ）は、導電体ペーストを用いて形成される導電体ペースト膜中における導電体粒子の全体的な分散度合い（マクロな分散度合い）を示す指標であり、一方、上記（Ｂ）は、各導電体粒子の１粒子単位での分散合い（ミクロな分散度合い）を示す指標である。そして、本実施形態においては、導電体ペーストを成膜し、導電体ペースト膜とした場合において、上記（Ａ）および（Ｂ）を満足させることにより、ペースト中における導電体粒子と、共材と、を高度に分散させることができる。そのため、このような構成を有する導電体ペーストを用いることにより、焼成前の電極ペースト膜の厚みを薄層で形成しても、導電体粒子の偏在に起因する電極被覆率の低下や、共材の分散不良に起因する焼成時における導電体粒子の球状化を有効に防止することができ、その結果、焼成後の内部電極層厚みの薄層化を実現することができる。
【００５０】
上記（Ａ）は、次の方法により測定することができる。
すなわち、まず、導電体ペーストを用いて形成された導電体ペースト膜をＳＥＭ観察し、図２に示すような、倍率：１０，０００倍、範囲：９μｍ×１２μｍのＳＥＭ像を得る。そして、図２に示すように、得られたＳＥＭ像を、２．２５μｍ×３μｍの面積を有する被測定領域に１６分割（＝縦４分割×横４分割）する。なお、図２は、導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像を表した概略図であり、図２中においては、ＳＥＭ像を１６分割することにより得られた各被測定領域、および各被測定領域中に存在する導電体粒子を模式的に示した。
【００５１】
そして、ＳＥＭ像を１６分割した結果、得られた１６個の各被測定領域（図２中に示す２．２５μｍ×３μｍの領域）に存在する導電体粒子の存在個数を計測する。そして、図２に示すような１６分割した被測定領域についての測定を、１０視野（すなわち、１６×１０個の被測定領域）について行い、１０視野における測定結果より、導電体粒子の存在個数の平均値ｘと、標準偏差σを求め、上記式（１）より導電体粒子の分布のＣ．Ｖ．値を算出する。
【００５２】
このようにして測定される導電体粒子の分布のＣ．Ｖ．値は、２．２５μｍ×３μｍという特定の面積範囲を有する複数の被測定領域間における、導電体粒子の存在個数のバラツキを表す。このＣ．Ｖ．値が小さいほど、導電体粒子の存在個数のバラツキは小さくなる。すなわち、Ｃ．Ｖ．値が小さいほど、導電体ペースト中に、導電体粒子が均一に分散されていることとなる。本実施形態では、このようにして測定される導電体粒子の分布のＣ．Ｖ．値は、２０％以下であり、好ましくは１５％以下である。このＣ．Ｖ．値が大きすぎると、導電体ペーストを用いて形成される導電体ペースト膜中において導電体粒子が偏在していることとなってしまい、焼結後の内部電極層の電極被覆率が低下してしまう。
【００５３】
また、上記（Ｂ）は、たとえば、次の方法により測定することができる。
すなわち、まず、導電体ペーストを用いて形成された導電体ペースト膜をＳＥＭ観察し、図３に示すような、倍率：３０，０００倍、範囲：３μｍ×４μｍのＳＥＭ像を得る。図３は、導電体ペースト膜をＳＥＭ観察することにより得られるＳＥＭ像を表した概略図であり、図３中においては、３μｍ×４μｍの面積中に存在する導電体粒子を、符号３０ａ〜３０ｇでそれぞれ示した。
【００５４】
そして、得られたＳＥＭ像より、３μｍ×４μｍの面積中に存在する全ての導電体粒子３０ａ〜３０ｇについて、最近接粒子間距離Ｄ１を次の方法に従い測定する。なお、最近接粒子間距離Ｄ１とは、ある導電体粒子の中心から、最も近い距離に存在する他の導電体粒子の中心までの距離である。
【００５５】
具体的には、たとえば、図３における導電体粒子３０ａに関し、この導電体粒子３０ａから最も近い位置に存在する導電体粒子は、導電体粒子３０ｂとなり、そのため、導電体粒子３０ａの最近接粒子間距離Ｄ１は、導電体粒子３０ａ、３０ｂの各粒子の中心間の距離であるＤ１ａ−ｂとなる。
【００５６】
同様に、導電体粒子３０ｂについても、この導電体粒子３０ｂから最も近い位置に存在する導電体粒子は、導電体粒子３０ａとなる。そのため、導電体粒子３０ｂの最近接粒子間距離Ｄ１も、導電体粒子３０ａ、３０ｂの各粒子の中心間の距離であるＤ１ａ−ｂとなる。
【００５７】
また、導電体粒子３０ｅ、３０ｆ、３０ｇについては、導電体粒子３０ｅ、３０ｆは、互いに最も近い位置に存在するため、これら導電体粒子３０ｅ、３０ｆの最近接粒子間距離Ｄ１は、双方ともＤ１ｅ−ｆとなる。そして、その一方で、導電体粒子３０ｇに関しては、最も近い位置に存在する導電体粒子は、導電体粒子３０ｆとなるため、導電体粒子３０ｇの最近接粒子間距離Ｄ１は、Ｄ１ｆ−ｇとなる。すなわち、導電体粒子３０ｆ、３０ｇについては、最近接粒子間距離Ｄ１は、導電体粒子３０ｆについてはＤ１ｅ−ｆとなる一方で、導電体粒子３０ｇについてはＤ１ｆ−ｇとなる。
【００５８】
なお、図３に示す３μｍ×４μｍの面積中に存在する全ての導電体粒子３０ａ〜３０ｇに基づく最近接粒子間距離Ｄ１は、次のようになる。
導電体粒子３０ａ：Ｄ１ａ−ｂ
導電体粒子３０ｂ：Ｄ１ａ−ｂ
導電体粒子３０ｃ：Ｄ１ｃ−ｄ
導電体粒子３０ｄ：Ｄ１ｃ−ｄ
導電体粒子３０ｅ：Ｄ１ｅ−ｆ
導電体粒子３０ｆ：Ｄ１ｅ−ｆ
導電体粒子３０ｇ：Ｄ１ｆ−ｇ
【００５９】
そして、上記各導電体粒子３０ａ〜３０ｇにおける、最近接粒子間距離Ｄ１（すなわち、Ｄ１ａ−ｂ、Ｄ１ｃ−ｄ、Ｄ１ｅ−ｆ、Ｄ１ｆ−ｇの合計数４の最近接粒子間距離）と、導電体粒子の平均粒子径Ｄ２とを比較し、Ｄ１≦Ｄ２の関係となっている最近接粒子間距離の割合を求める。たとえば、図３中において、Ｄ１≦Ｄ２の条件を満たす最近接粒子間距離をＤ１ａ−ｂのみとした場合、すなわち、Ｄ１ｃ−ｄ、Ｄ１ｅ−ｆ、Ｄ１ｆ−ｇはＤ１≦Ｄ２とならないとした場合には、Ｄ１≦Ｄ２の関係である最近接粒子間距離の割合は、（１／４）×１００＝２５％となる。
なお、各最近接粒子間距離Ｄ１ａ−ｂ、Ｄ１ｃ−ｄ、Ｄ１ｅ−ｆ、Ｄ１ｆ−ｇは、得られたＳＥＭ像について、画像処理により、各導電体粒子の中心を座標化し、導電体粒子の中心の座標に基づいて、算出することができる。
【００６０】
このようにして求められるＤ１≦Ｄ２の関係となっている最近接粒子間距離の割合は、各導電体粒子の１粒子単位での分散合いを表す。すなわち、最近接粒子間距離が、Ｄ１≦Ｄ２の関係となると、極めて近い距離に導電体粒子同士が隣合って存在することとなる。そのため、このような関係となる最近接粒子間距離を有する導電体粒子間には共材が介在し難くなり、共材の添加効果である導電体粒子の焼結抑制効果が不十分となってしまう。そして、その結果、焼成時に、導電体粒子同士が反応し、球状化し易くなり、焼結後の内部電極のライン性（電極被覆率）が悪化してしまう。そのため、このようなＤ１≦Ｄ２の関係となっている最近接粒子間距離の割合は低いほど好ましい。本実施形態では、Ｄ１≦Ｄ２の関係である最近接粒子間距離の割合は、５０％以下であり、好ましくは４７％以下である。
なお、本実施形態では、図３に示す３μｍ×４μｍの面積についての最近接粒子間距離の割合の測定を、１０視野について行い、１０視野における結果を平均したものを上記範囲とすることが好ましい。
【００６１】
また、上記（Ａ）および（Ｂ）を評価する際における、導電体ペースト膜を形成するために用いる基板としては、ＰＥＴフィルムなどが挙げられる。また、乾燥温度については、７０〜１５０℃程度とし、形成する導電体ペースト膜の厚みは、５〜４０μｍ程度とする。
なお、ＳＥＭ像においては、導電体ペースト膜のうち、表面付近に存在する導電体粒子が観測されることとなるため、上記（Ａ）および（Ｂ）は、導電体ペースト膜のうち、その表面付近に存在する導電体粒子についての評価となる。
【００６２】
また、上記（Ａ）および（Ｂ）を満足する導電体ペーストを得る方法としては、特に限定されず、たとえば、用いる導電体粒子と、共材との粒子径の比を調整する方法や、ボールミルや３本ロールミルを使用して、導電体ペーストを構成する各成分を調製する際における混練条件や混練時間を調整する方法などが挙げられる。これらの方法は適宜組み合わせても良い。ただし、混練条件や混練時間を調整する方法を採用する場合には、混練時間を長くし過ぎると、導電体粒子がつぶれてしまい、所望の特性が得られなくなる場合がある。
【００６３】
セラミックグリーンシートの形成
（３）次に、上記にて作製した誘電体ペーストを用いて、ドクターブレード法などにより、キャリアシート上に、好ましくは０．５〜３０μｍ、より好ましくは０．５〜１０μｍ、さらに好ましくは０．５〜５μｍ程度の厚みで、セラミックグリーンシートを形成する。セラミックグリーンシートは、焼成後に図１に示す誘電体層２となる。
【００６４】
電極ペースト膜の形成
（４）次に、上記にて作製した導電体ペーストを用いて、キャリアシート上に形成されたセラミックグリーンシートの表面に、焼成後に図１に示す内部電極層３となる所定パターンの電極ペースト膜（内部電極パターン）を形成する。
【００６５】
本実施形態では、上記のよう構成を有する導電体ペーストを用いるため、電極ペースト膜の厚さは、好ましくは２．５μｍ以下と薄層化することができる。そして、電極ペースト膜の厚さを薄層化できることにより、焼成後の内部電極層３の厚みを薄層化することができる。
【００６６】
電極ペースト膜の形成方法は、層を均一に形成できる方法であれば特に限定されないが、本実施形態では、スクリーン印刷法が用いられる。
【００６７】
グリーンチップの作製、焼成など
（５）次に、以上のような、所定パターンの電極ペースト膜が表面に形成されたセラミックグリーンシートを複数積層して、グリーンチップを作製する。
そして、焼成前に、グリーンチップに脱バインダ処理を施す。脱バインダ処理条件としては、昇温速度：５〜３００℃／時間、保持温度：２００〜７００℃、特に３００〜６５０℃、保持時間：０．５〜２０時間、雰囲気：大気中または加湿したＮ２  とＨ２  との混合ガスとすることが好ましい。
【００６８】
次いで、脱バインダ処理を行ったグリーンチップについて、焼成および熱処理（アニール）を施す。
焼成は、昇温速度：５０〜５００℃／時間、保持温度：１０５０〜１３５０℃、保持時間：０．５〜８時間、冷却速度：５０〜５００℃／時間、雰囲気ガス：加湿したＮ２  とＨ２  との混合ガス等の条件とすることが好ましい。ただし、焼成時の雰囲気中の酸素分圧は、１０−２Ｐａ以下、特に１０−２〜１０−９Ｐａとすることが好ましい。
【００６９】
還元性雰囲気中で焼成した場合、コンデンサ素子本体には熱処理（アニール）を施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりＩＲ寿命を著しく長くすることができるので、信頼性が向上する。
【００７０】
このような焼成を行った後の熱処理は、保持温度または最高温度を、好ましくは９００℃以上、さらに好ましくは１０００〜１１００℃として行うことが好ましい。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０−３Ｐａ〜１Ｐａである。
【００７１】
上記のようにして得られたコンデンサ素子本体に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または塗布して焼成し、外部電極４を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したＮ２  とＨ２  との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、外部電極４表面に、めっき等により被覆層を形成する。
このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００７２】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【００７３】
たとえば、上述した実施形態では、本発明に係る電子部品として積層セラミックコンデンサを例示したが、本発明に係る電子部品としては、積層セラミックコンデンサに限定されず、本発明の誘電体磁器組成物で構成してある誘電体層を有するものであれば何でも良い。
【実施例】
【００７４】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００７５】
実施例１
誘電体ペーストの作製
ＢａＴｉＯ３  を主成分とする誘電体粉末と、有機バインダと、溶剤と、をボールミルで混練し、スラリー化して誘電体ペーストを得た。
【００７６】
導電体ペーストの作製
出発原料として、平均粒子径Ｄ２が０．１４μｍであるＮｉ粉末と、平均粒子径が０．０２３μｍであるＢａＴｉＯ３  を主成分とする共材と、有機バインダとしてのエチルセルロースと、溶剤としてのターピネオールと、を準備した。
そして、Ｎｉ粉末：４０重量部、共材として、平均粒子径が０．０５μｍの共材（誘電体粉末）：１０重量部、エチルセルロース樹脂：２重量部、ターピネオール：４８重量部を、それぞれ準備した。なお、共材としての誘電体粉末は、誘電体ペースト中に含有させた誘電体粉末と同様の組成を有するものを使用した。
【００７７】
導電体ペーストの評価
そして、このようにして作製した導電体ペーストを、ＰＥＴフィルム上に、印刷し、導電体ペースト膜とした。本実施例では、導電体ペースト膜を形成する際の乾燥温度を１００℃とし、乾燥後の厚みが１５μｍとなるように形成した。そして、得られた導電体ペースト膜について、ＳＥＭ観察によるＮｉ粒子の分布のＣ．Ｖ．値（上述した実施形態における（Ａ）に相当）、Ｄ１≦Ｄ２である最近接粒子間距離の割合（上述した実施形態における（Ｂ）に相当）をそれぞれ測定した。なお、これらは、上述した実施形態における方法で測定した。結果を表１に示す。
【００７８】
さらに、本実施例では、ＥＰＭＡによるＮｉ粒子のＣ．Ｖ．値、および導電体ペースト膜の乾燥密度についても、それぞれ測定した。なお、ＥＰＭＡによるＮｉ粒子のＣ．Ｖ．値は、ＥＰＭＡによるＮｉ元素の元素マッピングより、Ｎｉ元素の分布の平均値および標準偏差を求め、これらの結果に基づきＣ．Ｖ．値を算出した。また、導電体ペースト膜の乾燥密度は、導電体ペースト膜の厚みおよび乾燥重量を測定し、これらの結果に基づいて算出した。結果を表１に示す。
【００７９】
積層セラミックチップコンデンサ試料の作製
次いで、上記にて作製した誘電体ペーストと、導電体ペーストを用い、以下のようにして、図１に示す積層セラミックチップコンデンサ１を製造した。
【００８０】
まず、ＰＥＴフィルム上に誘電体ペーストをドクターブレード法により、所定厚みで塗布し、乾燥することで、乾燥後の厚みが３μｍのセラミックグリーンシートを形成した。
【００８１】
次に、得られたセラミックグリーンシートの上に、導電体ペーストをスクリーン印刷法により、所定パターンで形成し、所定パターンの電極ペースト膜を有するセラミックグリーンシートを得た。なお、本実施例では、グリーンシート上の導電体ペーストの付着量が０．８８ｍｇ／ｃｍ２となるように導電体ペーストを印刷した。
【００８２】
そして、電極ペースト膜を有するセラミックグリーンシートを複数枚積層し、次いで、得られた積層体の積層方向上面および下面に、保護用グリーンシート（内部電極層用ペーストを印刷しないもの）を積層、圧着して、グリーンチップを得た。
【００８３】
次に、得られた積層体を所定サイズに切断した後、脱バインダ処理、焼成及びアニールを下記の条件にて行い、焼結体を得た。
脱バインダは、保持温度：６００℃、保持時間：２時間、雰囲気ガス：加湿したＮ２  とＨ２  の混合ガス、酸素分圧：１０−１９Ｐａ、で行った。焼成は、保持温度：１２５０℃、保持時間：２時間、雰囲気ガス：加湿したＮ２  とＨ２  の混合ガス、酸素分圧：１０−７Ｐａ、で行った。アニール（再酸化）は、保持温度：１０００℃、保持時間：２時間、雰囲気ガス：加湿したＮ２  ガス、酸素分圧：１０−１Ｐａ、で行った。なお、脱バインダ、焼成およびアニール時の雰囲気ガスの加湿には、ウェッターを用いた。
次いで、チップ形状の焼結体の端面をバレル研磨した後、外部電極用ペーストを端面に塗布し、加湿したＮ２  ＋Ｈ２  雰囲気中において、８００℃にて１０分間焼成して外部電極を形成し、図１に示す構成の積層セラミックコンデンササンプルを得た。
【００８４】
コンデンサ試料のサイズは、縦２．０ｍｍ×横１．２５ｍｍ×高さ０．６５ｍｍであった。
【００８５】
コンデンサ試料の評価
得られたコンデンサ試料について、焼成後の内部電極層厚み、および電極被覆率を、以下の方法により、それぞれ測定した。
焼成後の内部電極層厚みは、まず、得られたコンデンサ試料を内部電極に垂直な面で切断し、その切断面を研磨し、その研磨面の複数箇所を金属顕微鏡で観察した。次に、金属顕微鏡で観察した画像についてデジタル処理を行うことにより焼結後の内部電極層の厚みを求めた。
また、電極被覆率は、上記と同様にして得られた研磨面について、内部電極層に電極途切れ部が全く無いとして仮定した場合に、内部電極層が誘電体層を被覆する理想面積を１００％とし、内部電極層が誘電体層を実際に被覆している面積の比率を計算することにより求めた。なお、被覆率は、視野１８０μｍ×１３５μｍについて測定したＳＥＭ写真２０枚を使用して求めた。
結果を表１に示す。
【００８６】
実施例２〜４、比較例１，２
導電体ペーストを調製するためのＮｉ粒子および共材として、表１に示す平均粒子径を有するＮｉ粒子および共材を使用した以外は、実施例１と同様にして、導電体ペーストおよび積層セラミックコンデンサ試料を作製した。そして、得られた導電体ペーストおよび積層セラミックコンデンサ試料について、実施例１と同様にして評価を行った。結果を表１に示す。
【００８７】
【表１】
2007227103.tif 000002
【００８８】
表１に示すように、ＳＥＭ観察によるＮｉ粒子の分布のＣ．Ｖ．値、およびＤ１≦Ｄ２であるＮｉ粒子の割合が本発明所定の範囲内にある導電体ペーストを使用した実施例１〜４においては、いずれも電極被覆率を高く保ちながら、焼成後の内部電極層厚みを０．７０μｍ以下と薄層化することができた。
【００８９】
一方、ＳＥＭ観察によるＮｉ粒子の分布のＣ．Ｖ．値、およびＤ１≦Ｄ２であるＮｉ粒子の割合がいずれも本発明の範囲外にある導電体ペーストを使用した比較例１においては、電極被覆率が悪化するとともに、内部電極層厚みも０．９２μｍと厚くなる結果となった。
また、Ｄ１≦Ｄ２であるＮｉ粒子の割合が本発明の範囲外にある導電体ペーストを使用した比較例２においては、ＥＰＭＡによるＣ．Ｖ．値も、電極ペースト膜の乾燥密度も実施例１と同程度であったにも拘わらず、電極被覆率が悪化するとともに、内部電極層厚みも０．７８μｍと厚くなる結果となった。
【図面の簡単な説明】
【００９０】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２は本発明の一実施形態に係る導電体ペースト膜の導電体粒子の分布のＣ．Ｖ．値の測定方法を説明するための図である。
【図３】図３は本発明の一実施形態に係る導電体ペースト膜の最近接粒子間距離の測定方法を説明するための図である。
【符号の説明】
【００９１】
１…  積層セラミックコンデンサ
１０…  コンデンサ素子本体
２…  誘電体層
３…  内部電極層
３０ａ〜３０ｇ…  導電体粒子
４…  外部電極
【図１】
2007227103.tif 000003
【図２】
2007227103.tif 000004
【図３】
2007227103.tif 000005