(57)【要約】【課題】Ｓｉ基板のＧａＮ系半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することが可能な半導体装置および半導体装置製造用基板並びにその製造方法を提供すること。【解決手段】本発明は、元素がイオン注入されたＳｉ基板（１０）と、Ｓｉ基板（１０）上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層（２０）と、半導体層（２０）上に設けられた電極（２２、２４、２６）と、を具備することを特徴とする半導体装置および半導体装置製造用基板並びにその製造方法である。【選択図】図２
2007273649.tif 000002
【特許請求の範囲】
【請求項１】
元素がイオン注入されたＳｉ基板と、
該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、
該半導体層上に設けられた電極と、を具備することを特徴とする半導体装置。
【請求項２】
前記半導体層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体装置は横型ＦＥＴまたはレーザであることを特徴とする請求項１記載の半導体装置。
【請求項５】
Ｓｉ基板に元素をイオン注入する工程と、
前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、
該半導体層上に電極を形成する工程と、を有する半導体装置の製造方法。
【請求項６】
前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つであることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記半導体層を成長する工程の前に、前記Ｓｉ基板を熱処理する工程を有することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記熱処理を行う工程と前記半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行われることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
元素がイオン注入されたＳｉ基板と、
該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、を具備することを特徴とする半導体装置製造用基板。
【請求項１０】
前記半導体層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなることを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１１】
前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つであることを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１２】
前記半導体層は前記Ｓｉ基板に接して設けられていることを特徴とする請求項９記載の半導体装置製造用基板。
【請求項１３】
Ｓｉ基板に元素をイオン注入する工程と、
前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、とを有する半導体装置製造用基板の製造方法。
【請求項１４】
前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つであることを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
【請求項１５】
前記半導体層を成長する工程の前に、前記Ｓｉ基板を熱処理する工程を有することを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
【請求項１６】
前記熱処理を行う工程と前記半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行われることを特徴とする請求項１３記載の半導体装置製造用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置製造用基板並びにその製造方法に関し、特に、Ｓｉ基板上に半導体層を設けた半導体装置および半導体装置製造用基板並びにその製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体、特に窒化ガリウム（ＧａＮ）を用いた半導体装置は、高周波かつ高出力で動作するパワー素子、短波長で発光する発光ダイオードやレーザーダイオードとして用いられている。これらの半導体装置のうち、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴ、発光装置として、垂直共振器面発光レーザ（ＶＣＳＥＬ）などレーザの開発が進められている。なお、ＧａＮ系半導体とは本来ＧａおよびＮを含む半導体であるが、ここでは、ＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体であり、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＧａＮとＡｌＮとの混晶であるＡｌＧａＮ、ＧａＮとＩｎＮとの混晶であるＩｎＧａＮ等である。
【０００３】
ＧａＮ系半導体を用いた半導体装置においては、Ｓｉ基板またはＧａＮ基板等の基板上にＭＯＣＶＤ（有機金属ＣＶＤ）法を用いＧａＮ系半導体層を成長する。非特許文献１には、ＧａＮ系半導体層を形成する際、基板にＧａやＡｌが拡散し基板のＧａＮ系半導体層付近がＰ型となることが開示されている。
【０００４】
特許文献１には、素子分離用酸化膜の下に不純物をイオン注入する技術が開示されている。
【特許文献１】特開２００３−６８７３８号公報
【非特許文献１】プラディープ  ラパジャゴパルら（Pradeep Rajagopal etal）、「シリコン上のＭＯＣＶＤ  ＡｌＧａＮ／ＧａＮ  ＦＥＴ  (MOCVD AlGaN/GaN HFETs on Si: Challenges and Issues)」、マテリアル  リサーチ  ソサイエティ  シンポジウム  プロシーディング(Materials Research Society Symposium Proceeding)、２００３年発行、７９８巻（Vol. 798）、Ｐ６１からＰ６６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１は従来のＧａＮ系半導体を用いたＨＥＭＴ（ＧａＮ系ＨＥＭＴ）を例に、ＧａＮ系半導体を用いた半導体装置における課題を説明するための図である。Ｓｉ（シリコン）基板１０上にＭＯＣＶＤ法を用いＡｌＮバッファ層１２、ＧａＮ電子走行層１４およびＡｌＧａＮ電子供給層１６がＧａＮ系半導体層２０として形成されている。ＧａＮ系半導体層２０上には、ソース電極２２、ドレイン電極２４およびゲート電極２６が形成されている。ＧａＮ系半導体層２０をＭＯＣＶＤ法により成長する際、ＭＯＣＶＤ装置のチャンバ内の内壁からＧａやＡｌ等が剥離しＳｉ基板１０に拡散する。これにより、Ｓｉ基板１０のＧａＮ系半導体層２０との界面付近に、Ｐ型拡散領域３０が形成されてしまう。図１の矢印のように、ソース電極２２とドレイン電極２４との間にP型拡散領域３０を介し電流が流れてしまう。
【０００６】
本発明は、上記課題に鑑みなされたものであり、基板のＧａＮ系半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することが可能な半導体装置および半導体装置製造用基板並びにその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、元素がイオン注入されたＳｉ基板と、該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、該半導体層上に設けられた電極と、を具備することを特徴とする半導体装置である。本発明によれば、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。
【０００８】
上記構成において、前記半導体層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなる構成とすることができる。この構成によれば、Ｇａ、ＡｌまたはＩｎがＰ型拡散領域を形成するため、イオン注入領域を設けることが特に有効である。
【０００９】
上記構成において、前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つである構成とすることができる。この構成によれば、軽いイオンのため容易にイオン注入領域を形成することができる。
【００１０】
上記構成において、前記半導体装置は横型ＦＥＴまたはレーザである構成とすることができる。
【００１１】
本発明は、Ｓｉ基板に元素をイオン注入する工程と、前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、該半導体層上に電極を形成する工程と、を有する半導体装置の製造方法である。本発明によれば、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。
【００１２】
上記構成において、前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つである構成とすることができる。この構成によれば、軽いイオンのため容易にイオン注入領域を形成することができる。
【００１３】
上記構成において、前記半導体層を成長する工程の前に、前記Ｓｉ基板を熱処理する工程を有する構成とすることができる。この構成によれば、イオン注入領域を形成する際に劣化した結晶性を回復させることができる。
【００１４】
上記構成において、前記熱処理を行う工程と前記半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行われる構成とすることができる。この構成によれば、熱処理後基板の表面が酸化することを抑制することができる。
【００１５】
本発明は、元素がイオン注入されたＳｉ基板と、該Ｓｉ基板上に設けられたＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層と、を具備することを特徴とする半導体装置製造用基板である。本発明に係る半導体装置製造用基板を用い半導体装置を製造することにより、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。
【００１６】
上記構成において、前記半導体層は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなる構成とすることができる。この構成によれば、Ｇａ、ＡｌまたはＩｎがＰ型拡散領域を形成するため、イオン注入領域を設けることが特に有効である。
【００１７】
上記構成において、前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つである構成とすることができる。この構成によれば、軽いイオンのため容易にイオン注入領域を形成することができる。
【００１８】
上記構成において、前記半導体層は前記Ｓｉ基板に接して設けられている構成とすることができる。この構成によれば、Ｐ型拡散領域の上部をイオン注入領域で補償させることができる。
【００１９】
本発明は、Ｓｉ基板に元素をイオン注入する工程と、前記Ｓｉ基板上にＭＯＣＶＤ法を用いＧａＮ、ＡｌＮおよびＩｎＮの少なくとも１つを含む半導体層を成長する工程と、とを有する半導体装置製造用基板の製造方法である。本発明に係る製造方法で製造された半導体装置製造用基板を用い半導体装置を製造することにより、Ｓｉ基板の半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することができる。
【００２０】
上記構成において、前記元素は、Ｏ、Ｆｅ、Ｚｎ、Ｓｉ、ＡｒおよびＢｅの少なくとも１つである構成とすることができる。この構成によれば、軽いイオンのため容易にイオン注入領域を形成することができる。
【００２１】
上記構成において、前記半導体層を成長する工程の前に、前記Ｓｉ基板を熱処理する工程を有する構成とすることができる。この構成によれば、イオン注入領域を形成する際に劣化した結晶性を回復させることができる。
【００２２】
上記構成において、前記熱処理を行う工程と前記半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行われる構成とすることができる。この構成によれば、熱処理後基板の表面が酸化することを抑制することができる。
【発明の効果】
【００２３】
本発明によれば、基板のＧａＮ系半導体層との界面付近に形成されたＰ型拡散領域を介し流れる電流を抑制することが可能な半導体装置および半導体装置製造用基板並びにその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施例を図面を参照に説明する。
【実施例１】
【００２５】
図２は実施例１に係る半導体装置の製造方法を示す図である。図２（ａ）を参照に、（１１１）面を主面とするＳｉ基板１０にイオン注入法を用い、不純物として酸素（Ｏ）をイオン注入する。イオン注入は例えば、イオン注入エネルギが１００ｋｅＶ、ドーズ量が８×１０１４ｃｍ−２の条件で行う。これにより、基板１０のＧａＮ系半導体層が形成されるべき表面に不純物としてＯがイオン注入されたイオン注入領域３２が形成される。このとき、イオン注入エネルギを高くしているため、Ｓｉ基板１０の表面での酸素濃度は低くなり、基板表面に酸化膜が形成されることはないと考えられる。
【００２６】
図２（ｂ）を参照に、Ｏがイオン注入されたＳｉ基板１０の表面を清浄化するため、例えば基板１０を緩衝フッ酸溶液に１分間浸漬し５分間水洗する。ＭＯＣＶＤ装置に導入する。例えば水素雰囲気で１０００℃の基板温度で１０分間保持し、イオン注入により劣化した結晶性の回復を行う。その後、ＭＯＣＶＤ装置内で連続して基板温度を１１５０℃とし、基板１０の［０００１］方向にＡｌＮバッファ層１２を３００ｎｍ成長する。その後、基板温度を１０５０℃とし、ＧａＮ電子走行層１４を１０００ｎｍ成長する。基板温度を１０５０℃とし、ＡｌＧａＮ電子供給層１６（ＡｌＮの組成比が０．３）を３０ｎｍ成長する。このように、基板１０のイオン注入領域３２上に、ＡｌＮバッファ層１２、ＧａＮ電子走行層１４およびＡｌＧａＮ電子供給層１６からなるＧａＮ系半導体層２０が形成される。以上により、半導体製造用基板が完成する。
【００２７】
図２（ｃ）を参照に、図２（ｂ）の半導体製造用基板を用い、ＧａＮ系半導体層２０上に、窒化シリコン膜２８を約２００ｎｍ形成する。窒化シリコン膜２８の所定領域を除去し、蒸着法およびリフトオフ法を用いＴｉ／Ａｕ膜またはＴｉ／Ａｌ膜からなるソース電極２２およびドレイン電極２４を形成する。また、ＧａＮ系半導体層２０上に、蒸着法およびリフトオフ法を用いＮｉ／Ａｕ膜またはＮｉ／Ａｌ膜からなるゲート電極２６を形成する。以上により、実施例１に係るＧａＮ系ＨＥＭＴが完成する。
【００２８】
実施例１に係る半導体装置によれば、不純物がイオン注入されたイオン注入領域３２がＭＯＣＶＤ法を用いＧａＮ系半導体層２０を形成する際に基板１０に導入されるＰ型拡散領域３０のアクセプタを補償する。図３は基板表面からの深さ方向に対する、Ｐ型拡散領域３０の拡散したアクセプタ濃度とイオン注入した不純物濃度を示した模式図である。図３のように、イオン注入領域３２の不純物濃度をＰ型拡散領域３０のアクセプタの少なくとも一部を補償するように設定することにより、Ｐ型拡散領域３０に起因したソース電極２２からドレイン電極２４へのリーク電流を低減させることができる。イオン注入の際のイオン注入エネルギおよびドーズ量は適宜選択することができるが、Ｐ型拡散領域３０のアクセプタを補償するためには不純物濃度として１×１０１７ｃｍ−３程度が好ましい。このため、ドーズ量は５×１０１３ｃｍ−２以上とすることが好ましい。また、Ｐ型拡散領域３０の深さと同程度である２μｍの深さまでイオン注入領域３２を形成するため、イオン注入エネルギが１００ｋｅＶ程度が好ましい。なお、Ｏ以外のイオンを注入する場合は、Ｏと同程度の不純物濃度および深さとなるようにイオン注入エネルギおよびドーズ量を選択することができる。
【００２９】
図４はソース・ドレイン間距離に対するソース・ドレイン耐圧を示した模式図である。イオン注入領域３２を形成しない従来のＨＥＭＴでは、ソース・ドレイン間距離によらずソース・ドレイン耐圧は一定である。一方、イオン注入領域３２を設けた実施例１では、ソース・ドレイン距離が長くなるとソース・ドレイン耐圧が向上する。従来例においては、Ｐ型拡散領域３０に起因したリーク電流によりソース・ドレイン耐圧が決まってしまうため、ソース・ドレイン間距離によらずソース・ドレイン耐圧は一定であるが、Ｐ型拡散領域３０に起因したリーク電流を抑制させた実施例１においては、ソース・ドレイン間距離を長くすると、ソース・ドレイン耐圧を向上させることができる。ソース・ドレイン間距離が１０μｍのＨＥＭＴにおいて、従来例においては、ソース・ドレイン耐圧は約２５０Ｖであったが、実施例では約５００Ｖとすることができた。さらに、従来例のＨＥＭＴは、Ｐ型拡散領域３０が導電性のため寄生容量が大きい。実施例１によれば、Ｐ型拡散領域３０を不活性化できるため寄生容量を削減することができる。従来例では寄生容量はゲート幅１ｍｍあたり約５ｐＦであったが、実施例１では約１ｐＦとすることができた。
【００３０】
図２（ａ）において、基板１０に不純物としてイオン注入する元素としては、Ｏ以外にもＰ型拡散領域３０のアクセプタを補償する深い準位を形成する不純物であれば良い。例えば、Ｆｅ、Ｗ、Ｓｎ、Ｋ、Ｃｕ、Ｇｅ，Ｓｒ、Ｈｇ、Ｍｏ、Ｎｉ、Ｖ、Ｃｏ、Ａｕ、Ｚｎ、Ｐｔ、Ｃｄ、Ａｇ、Ｍｎ、Ｓ、Ｂａ、ＣｓまたはＢｅ等がある。不純物を深くイオン注入するため、不純物は軽い元素が好ましい。よって、Ｏ以外にＦｅ、Ｚｎ、Ｂｅを用いることが好ましい。
【００３１】
また、ＳｉまたはＡｒをＳｉ基板１０に過剰にイオン注入するとＰ型キャリアの発生および走行を阻害するため、不純物としてＳｉまたはＡｒをイオン注入することもできる。これは、ＳｉをＳｉ基板１０にイオン注入すると、注入されたＳｉは、Ｓｉ結晶中の本来のＳｉと結合しようとするが、Ｓｉ結晶中の本来のＳｉは既に結合しているため、注入されたＳｉは結合することができない。そこで、多量のＳｉをＳｉ基板に注入すると、熱処理を行ってもＳｉ基板１０の結晶性は完全には回復されない。これにより、キャリアの走行を阻害する準位を形成することができると考えられる。Ｓｉ基板１０にＡｒを注入した場合も同様と考えられる。
【００３２】
図２（ｂ）のように、ＧａＮ系半導体層２０を成長する工程の前に、基板１０を熱処理することが好ましい。これにより、イオン注入領域３２の形成により劣化した基板１０表面の結晶性を回復することができる。よって、結晶性の良いＧａＮ系半導体層を形成することができる。なお、熱処理の温度および時間は適宜選択することができる。
【００３３】
また、熱処理を行う工程とＧａＮ系半導体層を成長する工程とは、ＭＯＣＶＤ装置内で連続して行うことが好ましい。これにより、熱処理後の基板表面が酸化されることを抑制することができる。
【００３４】
ＧａＮ系半導体層２０であるＧａＮ、ＡｌＮまたはＩｎＮを含む半導体層は、ＭＯＣＶＤ法を用い成長時に基板１０にIII属元素が拡散しＰ型拡散領域３０を形成する。よって、イオン注入領域３２を形成することが有効である。特に、ＧａＮ系半導体層が、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ、ＩｎＧａＮおよびＩｎＮの少なくとも１つからなる場合、Ｇａ、ＡｌまたはＩｎが基板１０にＰ型拡散層を形成する。よって、イオン注入領域３２を形成することが特に有効である。
【００３５】
さらに、ＧａＮ系半導体層２０はＳｉ基板１０のイオン注入領域３２に接して設けられている。これにより、Ｐ型拡散領域３０の上部をイオン注入領域３２で補償させることができる。
【００３６】
ＧａＮ系半導体層２０が形成された基板１０は半導体製造用基板として用いることができる。この半導体製造用基板を用いＧａＮ系ＨＥＭＴを製造することにより、基板１０のＧａＮ系半導体層２０との界面付近に形成されたＰ型拡散領域３０を介し流れる電流を抑制することができる。
【実施例２】
【００３７】
実施例２はＧａＮ系ＶＣＳＥＬ（垂直共振器面発光レーザ）の例である。図５において、Ｓｉ基板７８に、実施例１と同様にＯをイオン注入しイオン注入領域７９を形成する。その後、ＭＯＣＶＤ法を用いＧａＮ系半導体層として、ＧａＮ厚膜層８０、ＧａＮ系のバッファ層８１、ｎ型ＧａＮ層８２（グラッド層）、量子井戸構造のＩｎＧａＮ層８３（ＧａＮ系活性層）、電流制御層であるＡｌＧａＮ層８４(グラッド層)およびｐ型ＧａＮのコンタクト層８５を形成する。ｎ型ＧａＮ層８２までを素子分離のため除去する。窒化シリコン膜８７およびを形成し、ＧａＮ系半導体層上にｐ型オーミック電極８６ａを形成する。ポリイミド膜８８およびは配線層８９を形成する。基板７８のＧａＮ系半導体層と反対の面にｎ型オーミック電極８６ｂを形成する。このようにして、実施例２に係るＧａＮ系ＶＣＳＥＬが完成する。
【００３８】
実施例２によれば、ｐ型オーミック電極８６ａとｎ型オーミック電極８６ｂとに電圧が印加されｐ型オーミック電極８６ａからキャリアが注入されると、このキャリアはｐ型ＧａＮのコンタクト層８５、ＡｌＧａＮ層８４、ＩｎＧａＮ層８３、ｎ型ＧａＮ層８２中をドリフトして基板７８裏面に形成されたｎ型オーミック電極８６ｂに流れ込む。このとき、量子井戸構造のＩｎＧａＮ層８３からは量子効果に基づく電子正孔対の再結合により発光が生じ、この光が上方向から取り出される。すなわち、基板表面と垂直方向に光出力される。
【００３９】
実施例２のように、ＶＣＳＥＬにイオン注入領域７９を設けることにより、基板７８のＧａＮ厚膜層８０界面に形成されるＰ型拡散領域３０に起因するリーク電流を抑制することができる。このように、ＧａＮ系半導体層により形成される半導体装置は、横型ＦＥＴに限らず、ＶＣＳＥＬ等のレーザとすることもできる。また、横型ＦＥＴまたはレーザに限らず他の半導体装置であっても良い。その場合、ＧａＮ系半導体層上に形成される電極は、ソース電極、ドレイン電極等に限られず、その他の電極とすることもできる。この場合も電極間のリーク電流を抑制することができる。なお、横型ＦＥＴとは、ソース電極、ドレイン電極およびゲート電極が基板の表面側に形成されたＦＥＴである。
【００４０】
実施例１および実施例２はＳｉ基板の例であったが、基板の材料がＩＶ族単元素、ＩＶ族−ＩＶ族化合物である場合には同様の効果を発揮する。成長する半導体層がＩＩＩ−Ｖ族半導体層の場合、成長装置(例えばＭＯＣＶＤ）内にＩＩＩ族元素が残留することが多い。ＩＩＩ族元素はＩＶ族単元素、ＩＶ族−ＩＶ族化合物中ではＰ型アクセプタとなるためである。
【００４１】
以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００４２】
【図１】図１は従来例に係る半導体装置の課題を説明するための模式図である。
【図２】図２（ａ）からび図２（ｃ）は実施例１に係るＧａＮ系ＨＥＭＴの製造方法を示す断面図である。
【図３】図３は実施例１に係るＧａＮ系ＨＥＭＴの基板中の不純物濃度を示す図である。
【図４】図４は実施例１に係るＧａＮ系ＨＥＭＴのソース・ドレイン耐圧を示す図である。
【図５】図５は実施例２に係るＧａＮ系ＶＣＳＥＬの断面図である。
【符号の説明】
【００４３】
１０              基板
１２              ＡｌＮバッファ層
１４              ＧａＮ電子走行層
１６              ＡｌＧａＮ電子供給層
２０              ＧａＮ系半導体層
２２              ソース電極
２４              ドレイン電極
２６              ゲート電極
３０              Ｐ型拡散領域
３２              イオン注入領域
７８              基板
７９              イオン注入領域
８０              ＧａＮ厚膜層
８１              ＧａＮ系のバッファ層
８２              ｎ型ＧａＮ層
８３              量子井戸構造のＩｎＧａＮ層
８４              電流制御層であるＡｌＧａＮ層
８５              ｐ型ＧａＮのコンタクト層
８６ａ            ｐ型オーミック電極
８６ｂ            ｎ型オーミック電極
８８              ポリイミド膜
８９              配線層
【図１】
2007273649.tif 000003
【図２】
2007273649.tif 000004
【図３】
2007273649.tif 000005
【図４】
2007273649.tif 000006
【図５】
2007273649.tif 000007