(57)【要約】【課題】  空洞部内の残渣に起因したデバイス特性の劣化を防止できるようにした半導体基板の製造方法及び、半導体装置の製造方法を提供する。【解決手段】  Ｓｉ基板１上にＳｉＧｅ層を形成し、ＳｉＧｅ層よりもエッチングの選択比が小さなＳｉ層５をＳｉＧｅ層上に形成する。次に、Ｓｉ層５及びＳｉＧｅ層にＳｉ基板１を露出させる穴を形成し、穴が埋め込まれ且つＳｉ層５が覆われるようにして、Ｓｉ基板１上にＳｉＯ２膜１１を形成する。そして、ＳｉＯ２膜１１にＳｉＧｅ層３の端部の一部を露出させる開口面を形成する。次に、開口面を介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層５とＳｉ基板１との間に空洞部２１を形成する。さらに、開口面を介して空洞部２１内をＡＰＭ洗浄する。その後、空洞部２１内に埋め込み酸化膜３１を形成する。【選択図】  図４
2007035908.tif 000002
【特許請求の範囲】
【請求項１】
所定領域の半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層を前記半導体基材上で支持する支持体を当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、
前記支持体に前記第１半導体層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記第１半導体層の残渣を除去可能な条件で、前記開口面を介して前記第２半導体層と前記半導体基材との間を洗浄する工程と、
洗浄後の前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項２】
半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、
前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、
前記支持体に前記第１半導体層の端部の一部を露出させる開口面を形成する工程と、
前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記第１半導体層の残渣を除去可能な条件で、前記開口面を介して前記第２半導体層と前記半導体基材との間を洗浄する工程と、
洗浄後の前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項３】
前記第１半導体層はＳｉＧｅからなり、
前記第２半導体層と前記半導体基材との間を洗浄する工程では、
アンモニア水と過酸化水素水とを含む洗浄液を用いて前記第２半導体層と前記半導体基材との間を洗浄することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記アンモニア水と前記過酸化水素水とを含む前記洗浄液はＡＰＭ洗浄液であり、
前記第２半導体層と前記半導体基材との間を洗浄する工程では、
前記ＡＰＭ洗浄液を使用した洗浄処理と、ＨＰＭ洗浄液、ＦＰＭ洗浄液、ＳＰＭ洗浄液又はＤＨＦ洗浄液の何れか一を使用した洗浄処理と、を組み合わせて行うことを特徴とする請求項３に記載の半導体基板の製造方法。
【請求項５】
前記空洞部内に前記絶縁膜を形成した後で、
前記半導体基材の上方全面を平坦化処理して前記第２半導体層上から前記支持体を取り除く工程、を含むことを特徴とする請求項１から請求項４の何れか一項に記載の半導体基板の製造方法。
【請求項６】
請求項５に記載の半導体基板の製造方法を行って前記第２半導体層上から前記支持体を取り除いた後で、
前記第２半導体層にトランジスタを形成する工程、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法及び、半導体装置の製造方法に関し、特に、半導体基板にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を形成する技術に関する。
【背景技術】
【０００２】
現在、半導体分野では、集積回路の低消費電力化のためシリコン・オン・インシュレータ（ＳＯＩ）技術の開発が盛んである。ＳＯＩ基板を用いたデバイスでは、トランジスタが持つ寄生容量を大幅に削減できるため、従来のデバイスより高速で、且つ低消費電力の特性が得られることが知られている。
その一方で、ＳＯＩ基板は、ＳＩＭＯＸ法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている（バルク基板と比べて、通常、５〜１０倍程度である。）。また、ＳＯＩを用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なＳＯＩ構造を作製する方法が提案されている。
【０００３】
例えば、非特許文献１に開示されているＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉｌｉｃｏｎ  Ｉｓｌａｎｄｓ）技術は、上記提案されている方法の一つである。ＳＢＳＩ技術によれば、従来の半導体ラインで作製が可能で、なお且つ、バルク基板の所望とする領域のみＳＯＩ構造とすることが出来、安価で高性能なＳＯＩデバイスを実現可能とする技術である。
【０００４】
具体的な製造方法は、まず、Ｓｉ基板上にＳｉＧｅ層とＳｉ層とをエピタキシャル成長させる。次に、Ｓｉ層とＳｉＧｅ層とに支持体用の穴を形成する。そして、支持体としてシリコン酸化（ＳｉＯ２）膜あるいはシリコン窒化（Ｓｉ３Ｎ４）膜を成膜した後、支持体を素子領域の形にドライエッチし、連続してＳｉ層／ＳｉＧｅ層もドライエッチする。この状態でＳｉＧｅ層をフッ硝酸で選択的にエッチングすると、支持体にＳｉ層がぶらさがった形でＳｉ層の下に空洞部が形成される。その後、熱酸化により空洞部内をＳｉＯ２膜で埋めることでＳＯＩ構造となる。
【非特許文献１】Ｔ，Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎｓ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記ＳＢＳＩ技術を用いた方法では、ＳｉＧｅ層の選択的エッチング後に、Ｓｉの表面にＧｅが残渣することが確認されている。そして、ＳｉＧｅ層を選択的にエッチングした後でＳｉ基板の酸化を行うと、ＳｉＯ２膜中のＧｅはあたかも膜中からＳｉ側へ押し出されるように移動し、ＳｉＯ２膜とＳｉとの界面（以下、「ＳｉＯ２／Ｓｉ界面」という。）に集まってしまう傾向がある。
【０００６】
本発明者は、このようなＳｉＯ２／Ｓｉ界面でのＧｅの集中に着目してさまざまな実験を行った。そして、その実験の結果から、「空洞部内にＧｅを残渣させた状態でＳｉ基板を熱酸化するとデバイス特性が劣化しやすい」という今まで知られていなかった問題点に気が付いた。
以下、その実験の結果を図７〜図１０に示す。なお、この実験では、残渣Ｇｅを有するＳｉ基板の代わりに、Ｇｅを意図的に吸着させたウエーハ（以下、「Ｇｅ吸着ウエーハ」という。）を実験のサンプルとして使用した。
【０００７】
図７は、エピタキシャルＣＶＤ装置でＧｅＨ４ガスを流した時間に対するウエーハ表面のＧｅ吸着量を示す図である。図７の横軸は、ウエーハを収容したエピタキシャルＣＶＤ装置でＧｅＨ４ガスを流した時間（供給時間）を示す。また、縦軸は、ウエーハ表面のＧｅ吸着量（Ｇｅ密度）を示す。この実験では、ウエーハはシリコンであり、その温度として４００℃と４５０℃の２種類を設定した。図７に示すように、エピタキシャルＣＶＤ装置では、ＧｅＨ４ガスを流す時間が長いほど、また、ウエーハの温度が高いほど、その表面へのＧｅ吸着量が多くなる。
【０００８】
図８は、Ｇｅ吸着ウエーハを１０００℃、Ｏ２、１時間（ｈ）で処理し、ＳｉＯ２を形成したサンプルの、Ｇｅ密度に対するＳｉＯ２膜厚を示す図である。図８の横軸は、ウエーハ表面でのＧｅの吸着量（Ｇｅ密度）を示す。また、縦軸は、上記処理によってウエーハ表面に形成されたＳｉＯ２の膜厚を示す。さらに、図８中の点線は、Ｇｅが吸着していないウエーハ（リファレンス）の表面に形成されたＳｉＯ２の膜厚を示す。図８に示すように、ウエーハ表面にＧｅが吸着しているとＳｉＯ２が厚く形成され、Ｇｅ密度が大きくなるにしたがって、形成されるＳｉＯ２の膜厚も大きくなることがわかった。
【０００９】
この結果から、ＳＢＳＩ技術において、ＳｉＧｅ層の選択的エッチング後に空洞部内にＧｅが多く残渣していると、その後の酸化工程でＳｉＯ２が狙い値よりも厚く形成され、その厚く形成された分だけＳＯＩのボディが薄くなってしまう可能性がある、ということがわかった。
図９は、Ｇｅ吸着ウエーハを１０００℃、Ｏ２、１時間（ｈ）で処理し、ＳｉＯ２を形成したサンプルの、Ｇｅ密度に対するライフタイムを示す図である。図９の横軸は、ウエーハ表面でのＧｅの吸着量（Ｇｅ密度）を示す。また、縦軸は、上記処理後のＳｉ表面のライフタイムを示す。さらに、図９中の点線は、Ｇｅが吸着していないウエーハ（リファレンス）に上記処理を施した後のＳｉ表面のライフタイムを示す。図９に示すように、ウエーハ表面でのＧｅ密度が１０１３［ｃｍ−２］を上回ると、Ｓｉ表面のライフタイムが増加する（即ち、欠陥が増える）ことがわかった。
【００１０】
図１０は、Ｇｅ吸着ウエーハを１０００℃、Ｏ２、１時間（ｈ）で処理し、ＳｉＯ２を形成したサンプルの、Ｇｅ密度に対するＳｉＯ２／Ｓｉ界面準位密度を示す図である。図１０の横軸は、ウエーハ表面でのＧｅの吸着量（Ｇｅ密度）を示す。また、縦軸は、上記処理後のＳｉＯ２／Ｓｉ界面準位密度を示す。図１０に示すように、ウエーハ表面でのＧｅ密度が１０１３［ｃｍ−２］を上回ると、ＳｉＯ２／Ｓｉ界面準位密度が増加することがわかった。
【００１１】
図９及び図１０に示すように、ライフタイムや界面準位の値が高いと、デバイス特性が劣化してしまう（例えば、リーク電流が増大し、移動度が劣化し、ノイズが増大し、又は絶縁破壊耐圧が低下してしまう）おそれがある。
本発明は、このような実験結果に鑑みてなされたものであって、空洞部内の残渣に起因したデバイス特性の劣化を防止できるようにした半導体基板の製造方法及び、半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００１２】
〔発明１〕  上記目的を達成するために、発明１の半導体基板の製造方法は、所定領域の半導体基材上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層を前記半導体基材上で支持する支持体を当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、前記支持体に前記第１半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記第１半導体層の残渣を除去可能な条件で、前記開口面を介して前記第２半導体層と前記半導体基材との間を洗浄する工程と、洗浄後の前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とするものである。
【００１３】
ここで、「半導体基材」は例えばバルクのシリコン（Ｓｉ）基板であり、「所定領域」とは例えばトランジスタ等の素子を形成する領域（即ち、素子形成領域）のことである。また、「第１半導体層」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム（ＳｉＧｅ）層であり、「第２半導体層」は例えばエピタキシャル成長によって得られるＳｉ層である。ＳｉＧｅのエッチングには、例えばフッ硝酸を使用する。さらに、「空洞部内に絶縁膜を形成する工程」では、洗浄後の半導体基材を例えば熱酸化することによって、空洞部内に熱酸化膜を形成する。
発明１の半導体基材の製造方法によれば、空洞部内から第１半導体層の残渣が取り除かれた後で、この空洞部内に絶縁膜が形成されるので、第１半導体層の残渣に起因したデバイス特性の劣化を防止することができる。
【００１４】
〔発明２〕  発明２の半導体基板の製造方法は、半導体基材上に第１半導体層を形成する工程と、前記第１半導体層よりもエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、前記支持体に前記第１半導体層の端部の一部を露出させる開口面を形成する工程と、前記開口面を介して前記第１半導体層をエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記第１半導体層の残渣を除去可能な条件で、前記開口面を介して前記第２半導体層と前記半導体基材との間を洗浄する工程と、洗浄後の前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とするものである。ここで、「穴」は、例えば素子分離領域に形成する。
発明２の半導体基材の製造方法によれば、空洞部内から第１半導体層の残渣が取り除かれた後で、この空洞部内に絶縁膜が形成されるので、第１半導体層の残渣に起因したデバイス特性の劣化を防止することができる。
【００１５】
〔発明３〕  発明３の半導体基板の製造方法は、発明１又は発明２の半導体基板の製造方法において、前記第１半導体層はＳｉＧｅからなり、前記第２半導体層と前記半導体基材との間を洗浄する工程では、アンモニア水と過酸化水素水とを含む洗浄液を用いて前記第２半導体層と前記半導体基材との間を洗浄することを特徴とするものである。
このような構成であれば、空洞部内でのＧｅの残渣を十分少なくすることができるので、残渣Ｇｅに起因したデバイス特性の劣化を防止することができる。
【００１６】
〔発明４〕  発明４の半導体基板の製造方法は、発明３の半導体基板の製造方法において、前記アンモニア水と前記過酸化水素水とを含む前記洗浄液はＡＰＭ洗浄液であり、前記第２半導体層と前記半導体基材との間を洗浄する工程では、前記ＡＰＭ洗浄液を使用した洗浄処理と、ＨＰＭ洗浄液、ＦＰＭ洗浄液、ＳＰＭ洗浄液又はＤＨＦ洗浄液の何れか一を使用した洗浄処理と、を組み合わせて行うことを特徴とするものである。
【００１７】
ここで、「ＡＰＭ洗浄液」とは、ＮＨ４ＯＨと、Ｈ２Ｏ２と、Ｈ２Ｏとからなる洗浄液のことである。また、「ＨＰＭ洗浄液」とは、ＨＣｌと、Ｈ２Ｏ２と、Ｈ２Ｏとからなる洗浄液のことである。さらに、「ＦＰＭ洗浄液」とは、Ｈ２Ｏ２と、ＨＦとをＨ２Ｏで希釈した洗浄液のことである。また、「ＳＰＭ洗浄液」とは、Ｈ２ＳＯ４と、Ｈ２Ｏ２とからなる洗浄液のことである。さらに、「ＤＨＦ洗浄液」とは、ＨＦをＨ２Ｏで希釈した洗浄液のことである。
発明４の半導体基板の製造方法によれば、例えば図５から分かるように、残渣Ｇｅをより効果的に除去することができる。
【００１８】
〔発明５〕  発明５の半導体基板の製造方法は、発明１から発明４の何れか一の半導体基板の製造方法において、前記空洞部内に前記絶縁膜を形成した後で、前記半導体基材の上方全面を平坦化処理して前記第２半導体層上から前記支持体を取り除く工程、を含むことを特徴とするものである。
このような構成であれば、支持体下から第２半導体層の表面が露出するので、第２半導体層にトランジスタ等の素子を形成することが可能である。
【００１９】
〔発明６〕  発明６の半導体基板の製造方法は、発明５の半導体基板の製造方法を行って前記第２半導体層上から前記支持体を取り除いた後で、前記第２半導体層にトランジスタを形成する工程、を含むことを特徴とするものである。
このような構成であれば、上記半導体基板の製造方法が応用されるので、デバイス特性の良好な半導体装置を提供することができる。
本発明は、バルクの半導体基板の所望とする領域のみＳＯＩ構造を形成する、いわゆるＳＢＳＩ技術に適用して極めて好適である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照しながら説明する。
（１）実施例
図１（Ａ）、図２（Ａ）及び図３（Ａ）は、本発明の実施例に係る半導体装置の製造方法を示す平面図である。また、図１（Ｂ）は図１（Ａ）のＸ１−Ｘ１′矢視断面図であり、図１（Ｃ）は図１（Ａ）のＹ１−Ｙ１  ′矢視断面図である。さらに、図２（Ｂ）は図２（Ａ）のＸ２−Ｘ２′矢視断面図であり、図２（Ｃ）は図２（Ａ）のＹ２−Ｙ２  ′矢視断面図である。また、図３（Ｂ）は図３（Ａ）のＸ３−Ｘ３′矢視断面図であり、図３（Ｃ）は図３（Ａ）のＹ３−Ｙ３  ′矢視断面図である。さらに、図４（Ａ）〜（Ｃ）は、Ｘ３−Ｘ３′断面において、図３（Ｂ）以降の半導体装置の製造方法を示す断面図である。
【００２１】
図１（Ａ）〜（Ｃ）に示すように、まず始めに、バルクのシリコンウエーハであるＳｉ基板１上に、ＳｉＧｅ層３を形成し、その上にＳｉ層５を形成する。ＳｉＧｅ層３及びＳｉ層５は、それぞれエピタキシャル成長によって形成する。
次に、支持体用の穴ｈを形成する。即ち、図１（Ａ）〜（Ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、Ｓｉ層５とＳｉＧｅ層３とを順次パターニングして、Ｓｉ基板１の表面の一部を露出させる。この露出した部分が支持体用の穴ｈである。この穴ｈはトランジスタ等の素子を形成する領域の外側（即ち、素子分離領域）の一部に形成する。なお、Ｓｉ基板１の一部を露出させる場合、Ｓｉ基板１の表面でエッチングを止めるようにしても良いし、Ｓｉ基板１をオーバーエッチングしてＳｉ基板１に凹部を形成するようにしても良い。
【００２２】
次に、図２（Ａ）〜（Ｃ）に示すように、ＣＶＤなどの方法により、Ｓｉ基板１の上方全体に例えばＳｉＯ２膜１１を形成する。図２（Ｂ）に示すように、このＳｉＯ２膜１１は、支持体用の穴ｈや、Ｓｉ層５上だけでなく、ＳｉＧｅ層３及びＳｉ層５の側面にも形成される。この半導体装置の製造方法では、このＳｉＯ２膜１１が支持体であり、このＳｉＯ２膜１１によってＳｉ層５はＳｉ基板１上で支持される。
【００２３】
次に、図３（Ａ）〜（Ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、ＳｉＯ２膜１１と、Ｓｉ層５と、ＳｉＧｅ層３とを順次パターニングすることにより、ＳｉＯ２膜１１にＳｉＧｅ層３の側面の一部と、Ｓｉ層５の側面（端部）の一部とを露出させる開口面を形成する。このパターニングによって、Ｓｉ層５とＳｉＧｅ層３はトランジスタ等の素子を形成する領域（即ち、素子形成領域）のＳｉ基板１上にだけ残され、素子分離領域のＳｉ基板１上からは完全に取り除かれる。
【００２４】
なお、図３（Ａ）〜（Ｃ）に示すように、ＳｉＧｅ層３の側面の一部等を露出させる開口面は、素子形成領域の周縁の一部に沿って形成する。ＳｉＯ２膜１１の開口面を形成しない部分では、開口面の形成後もＳｉＯ２膜１１とＳｉＧｅ層３の側面及び、ＳｉＯ２膜１１とＳｉ層５の側面とが接している。そして、ＳｉＯ２膜１１はこの接している部分でＳｉ層５を支持し続けている。
【００２５】
次に、ＳｉＯ２膜１１に形成された開口面を介して、フッ硝酸等のエッチング液をＳｉＧｅ層３及びＳｉ層５に接触させることにより、ＳｉＧｅ層３をエッチングして除去する。これにより、図４（Ａ）に示すように、Ｓｉ基板１とＳｉ層５との間に空洞部２１を形成する。フッ硝酸を用いたウエットエッチングでは、ＳｉＧｅとＳｉとのエッチングの選択比は、例えば１００：１程度であるから、Ｓｉ層５をあまりエッチングすることなくＳｉＧｅ層３だけを選択的に取り除くことが可能である。
【００２６】
ところで、上記フッ硝酸を用いたエッチングでは、空洞部２１内にＧｅが残渣しやすい。このような残渣Ｇｅは、フッ硝酸によるＳｉＧｅ層３のエッチングを過剰に行う（即ち、オーバーエッチングを必要以上に長く行う）ことで取り除くことも可能であるが、その場合には、Ｓｉ層５やＳｉＯ２膜１１も必要以上に多く削られてしまうという弊害がある。
【００２７】
そこで、この実施例では、Ｓｉ基板１とＳｉ層５との間に空洞部２１を形成した後で、残渣Ｇｅの除去を目的として、Ｓｉ基板１を例えばウエットステーション内で洗浄処理する。この洗浄工程では、例えば、Ｈ２Ｏ２と、ＮＨ４ＯＨと、Ｈ２Ｏとを混合した洗浄液（即ち、ＡＰＭ洗浄液）を使用する。ＡＰＭ洗浄液の混合比及び温度については、その一例を後で示す（図６参照。）。
【００２８】
このように、Ｓｉ基板１にＡＰＭ洗浄を施し、開口面を介して空洞部２１内を洗浄することで、Ｓｉ層５やＳｉＯ２膜１１の削れといったような弊害を回避しつつ、空洞部２１内から残渣Ｇｅだけを良好に取り除くことができる。
なお、図４（Ａ）に示すように、ＳｉＧｅ層３を除去して空洞部２１を形成した後においても、ＳｉＯ２膜１１の開口面を形成していない部分ではＳｉ層５の側面は覆われたままであり、この覆われた部分でＳｉ層５はＳｉ基板１上で支持され、この状態を維持し続ける。
【００２９】
次に、Ｓｉ基板１を熱酸化する。このとき、Ｏ２等の酸化種は、ＳｉＯ２膜１１下から露出したＳｉ基板１の表面だけでなく、開口面を通って空洞部２１内にも到達する。従って、図４（Ｂ）に示すように、この空洞部２１内にもＳｉＯ２膜３１が形成される。以下で、この空洞部２１内に形成されたＳｉＯ２膜３１を埋め込み酸化膜という。なお、埋め込み酸化膜３１による空洞部２１内の埋め込みが十分でない場合には、熱酸化の後でＣＶＤなどの方法により空洞部２１内にＳｉＯ２膜等を堆積させるようにしても良い。また、空洞部２１内に埋め込み酸化膜３１を形成した後で、１０００℃以上の高温アニールを行うようにしても良い。これにより、埋め込み酸化膜３１をリフローさせることが可能となる。
【００３０】
次に、図４（Ｃ）に示すように、ＣＶＤなどの方法によりＳｉ基板１の上方全面に素子間分離用の絶縁膜３３を形成する。この絶縁膜３３は、例えばＳｉＯ２膜である。そして、ＣＭＰにより、Ｓｉ基板１の上方全面を平坦化処理し、Ｓｉ層５の上方から絶縁膜３３やＳｉＯ２膜１１を取り除く。これにより、Ｓｉ層５の上面が露出し、且つＳｉ層５が絶縁膜で素子分離された構造（即ち、ＳＯＩ構造）をバルクのＳｉ基板１に完成させることができる。
【００３１】
その後、例えばＳｉ層５の表面の熱酸化を行うことにより、Ｓｉ層５の表面にゲート絶縁膜（図示せず）を形成する。そして、ゲート絶縁膜が形成されたＳｉ層５上にゲート電極（図示せず）を形成する。また、このゲート電極等をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をＳｉ層５内にイオン注入することにより、ソース及びドレイン（図示せず）を形成し、ＳＯＩトランジスタを完成させる。
【００３２】
（２）Ｇｅ除去の検証実験
図５は、Ｇｅ吸着ウエーハを洗浄した後のウエーハ表面のＧｅ密度を示す図である。図５の横軸は、Ｇｅ吸着ウエーハに対して行った洗浄処理の種類を示す。また、図５の縦軸は、洗浄処理後まで残ったＧｅの吸着量（Ｇｅ密度）を示す。さらに、図５の点線は、洗浄処理前のウエーハ表面のＧｅ密度を示す。なお、図５に記載の洗浄処理Ａは、ＳＰＭとＤＨＦとを順番に行う連続処理のことである。また、洗浄処理Ｂは、ＳＰＭ、ＤＨＦ、ＡＰＭ、ＨＰＭ、ＤＨＦを順番に行う連続処理のことである。
【００３３】
図５から分かるように、ウエーハ表面に吸着したＧｅの除去には、ＡＰＭ洗浄、又は、ＡＰＭ洗浄を含む洗浄処理Ｂが特に有効であることがわかった。これらの洗浄処理によって、ウエーハ表面のＧｅ密度は、１０１２［ｃｍ−２］から１０１０［ｃｍ−２］以下まで低減される。このような実験結果から、図４（Ａ）において、Ｓｉ基板１にＡＰＭ洗浄、又は、ＡＰＭ洗浄を含む洗浄処理Ｂを行うことで、開口面を介して空洞部２１内から残渣Ｇｅを十分に取り除くことが可能であることがわかった。
【００３４】
図６は、Ｇｅ吸着ウエーハに対して行った洗浄処理の条件の詳細を示す図である。図６に示すように、この検証実験では、濃度３１％のＨ２Ｏ２と、濃度３０％のＮＨ４ＯＨと、Ｈ２Ｏとを混合した薬液を使用してＡＰＭ洗浄を行った。この薬液（即ち、ＡＰＭ洗浄液）の混合比は、Ｈ２Ｏ２：ＮＨ４ＯＨ：Ｈ２Ｏ＝４：１：５０である。また、このＡＰＭ洗浄液の温度については、６０℃を保つように温度制御を行った。（上述した実施例では、例えば、このような混合比及び温度のＡＰＭ洗浄液を使用して、空洞部２１形成後のＳｉ基板１を洗浄処理する）。
【００３５】
ＨＰＭ洗浄には、濃度３１％のＨ２Ｏ２と、濃度３６％のＨＣｌと、Ｈ２Ｏとを混合した薬液を使用した。この薬液（即ち、ＨＰＭ洗浄液）の混合比は、Ｈ２Ｏ２：ＨＣｌ：Ｈ２Ｏ＝１：１：５０である。また、このＨＰＭ洗浄液の温度については、６０℃を保つように温度制御を行った。
ＦＰＭ洗浄には、濃度３１％のＨ２Ｏ２と、濃度５０％のＨＦと、Ｈ２Ｏとを混合した薬液を使用した。この薬液（即ち、ＦＰＭ洗浄液）の混合比は、Ｈ２Ｏ２：ＨＦ：Ｈ２Ｏ＝１：１：２００である。また、このＦＰＭ洗浄液の温度については、６０℃を保つように温度制御を行った。
【００３６】
ＳＰＭ洗浄には、濃度９７％のＨ２ＳＯ４と、濃度３１％のＨ２Ｏ２とを混合した薬液を使用した。この薬液（即ち、ＳＰＭ洗浄液）の混合比は、Ｈ２ＳＯ４：Ｈ２Ｏ２＝４：１である。また、このＳＰＭ洗浄液の温度については、１２０℃を保つように温度制御を行った。
ＤＨＦ洗浄には、濃度５０％のＨＦと、Ｈ２Ｏとを混合した薬液を使用した。この薬液（即ち、ＤＨＦ洗浄液）の混合比は、ＨＦ：Ｈ２Ｏ＝１：２００である。ＤＨＦ洗浄液は発熱しないので、その温度については特に温度制御を行わなかった（「ＲＴ」は特に温度制御をしていないことを表す。）。
なお、図６において、「％」は重量パーセント濃度のことである。
【００３７】
（３）まとめ
このように、本発明の実施例によれば、空洞部２１内から残渣Ｇｅが十分に取り除かれた後で、この空洞部２１内に埋め込み酸化膜３１が形成される。従って、残渣Ｇｅに起因したデバイス特性の劣化（例えば、ＳｉＯ２膜／Ｓｉ界面での界面準位の増加によるリーク電流の増大、移動度の劣化、ノイズの増大、絶縁破壊耐圧の低下等）を防止することができる。また、残渣Ｇｅが十分取り除かれることによって、埋め込み酸化膜３１が意図せず厚く形成されてしまう等の不都合もなくなるので、ウエーハ面内や、ウエーハ間でのボディ（即ち、Ｓｉ層５）の厚さの均一化に貢献することができる。それゆえ、本発明の実施例によれば、デバイス特性の良好な半導体装置を提供することができる。
【００３８】
この実施例では、Ｓｉ基板１が本発明の「半導体基材」に対応し、ＳｉＧｅ層３が本発明の「第１半導体層」に対応している。また、Ｓｉ層５が本発明の「第２半導体層」に対応し、ＳｉＯ２膜１１が本発明の「支持体」に対応している。さらに、埋め込み酸化膜３１が本発明の「絶縁膜」に対応し、残渣Ｇｅが本発明の「第１半導体層の残渣」に対応している。
【００３９】
なお、この実施例では、フッ硝酸を用いたエッチングによってＳｉ基板１とＳｉ層５との間に空洞部３１を形成した後で、この空洞部３１内をＡＰＭ洗浄液で洗浄する場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、フッ硝酸によるエッチング工程の途中からＡＰＭ洗浄液による洗浄工程を徐々に始めるようにしても良いし、或いは、エッチング工程と洗浄工程とを交互に行うようにしても良い。このような構成であっても、空洞部２１内にＧｅを残渣させないようにすることができる。
【００４０】
また、この実施例では、空洞部３１内をＡＰＭ洗浄する場合について説明したが、本発明の洗浄条件はＡＰＭ洗浄に限られることはない。例えば、図５に示した洗浄処理Ｂで空洞部３１内を洗浄しても良い。ＨＰＭ洗浄、ＦＰＭ洗浄、ＳＰＭ洗浄又はＤＨＦ洗浄の何れか一と、ＡＰＭ洗浄とを組み合わせて行うことで、空洞部３１内から残渣Ｇｅを十分に取り除くことが可能である。
【００４１】
さらに、この実施例では、始めに、Ｓｉ基板１上の全面にＳｉＧｅ層３と、Ｓｉ層５とを順次エピタキシャル成長させる場合について説明した。しかしながら、これらの層は、Ｓｉ基板１上の全面ではなく、素子形成領域にのみ形成し、素子分離領域には形成しないようにしても良い。例えば、素子分離領域のＳｉ基板１表面をＳｉＯ２膜で覆った状態で、ＳｉＧｅ層３とＳｉ層５とを交互に選択エピタキシャル成長法により形成しても良い。このような構成であっても、Ｓｉ層５が覆われるようにしてＳｉ基板１上に支持体であるＳｉＯ２膜１１を形成することができ、このＳｉＯ２膜１１にＳｉＧｅ層３の側面の一部を露出させる開口面を形成することができる。従って、素子形成領域に空洞部２１を形成することが可能である。
【００４２】
また、本発明の実施例では、「半導体基材」の材質がＳｉで、「第１半導体層」の材質がＳｉＧｅで、「第２半導体層」の材質がＳｉの場合について説明した。しかしながら、これらの材質は上記に限られることはない。例えば、「半導体基材」の材質としては、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。また、「第１半導体層」の材質としては、Ｓｉ基板および第２半導体層よりもエッチングの選択比が大きな材質を用いることができる。例えば、「第１半導体層」および「第２半導体層」の材質として、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。
【図面の簡単な説明】
【００４３】
【図１】実施例に係る半導体装置の製造方法を示す図（その１）。
【図２】実施例に係る半導体装置の製造方法を示す図（その２）。
【図３】実施例に係る半導体装置の製造方法を示す図（その３）。
【図４】実施例に係る半導体装置の製造方法を示す図（その４）。
【図５】検証実験の結果を示す図。
【図６】洗浄液の混合比及びその温度を示す図。
【図７】課題に繋がる実験結果を示す図（その１）。
【図８】課題に繋がる実験結果を示す図（その２）。
【図９】課題に繋がる実験結果を示す図（その３）。
【図１０】課題に繋がる実験結果を示す図（その４）。
【符号の説明】
【００４４】
１  Ｓｉ基板、３  ＳｉＧｅ層、５  Ｓｉ層、１１  ＳｉＯ２膜（支持体）、２１  空洞部、３１  埋め込み酸化膜、３３  （素子間分離用の）絶縁膜、ｈ  穴
【図１】
2007035908.tif 000003
【図２】
2007035908.tif 000004
【図３】
2007035908.tif 000005
【図４】
2007035908.tif 000006
【図５】
2007035908.tif 000007
【図６】
2007035908.tif 000008
【図７】
2007035908.tif 000009
【図８】
2007035908.tif 000010
【図９】
2007035908.tif 000011
【図１０】
2007035908.tif 000012