(57)【要約】【課題】  増幅器の寄生インダクタンス成分による利得低下を抑制する。【解決手段】  増幅器１には、整合回路１１乃至１３、コンデンサＣ１、コンデンサＣ２、インダクタＬ１乃至Ｌ４、高周波トランジスタＴＲ１、高周波トランジスタＴＲ２、及び端子ＰＡＤ１乃至ＰＡＤ６が設けられている。コンデンサＣ１は高周波トランジスタＴＲ１のエミッタと端子ＰＡＤ３との間に設けられ、インダクタＬ１は端子ＰＡＤ３と低電位側電源Ｖｓｓの間に設けられ、インダクタＬ２は端子ＰＡＤ４と低電位側電源Ｖｓｓの間に設けられ、コンデンサＣ２は、高周波トランジスタＴＲ２のエミッタと端子ＰＡＤ５との間に設けられ、インダクタＬ３は端子ＰＡＤ５と低電位側電源Ｖｓｓの間に設けられ、インダクタＬ４は端子ＰＡＤ６と低電位側電源Ｖｓｓの間に設けられている。インダクタＬ１乃至Ｌ４はボンディングワイヤで構成されている。【選択図】  図１
2007228094.tif 000002
【特許請求の範囲】
【請求項１】
制御電極にＲＦ信号が入力され、高電位側電源側の第１の電極から増幅された信号を出力するトランジスタと、
一端が前記トランジスタの第２の電極に接続されるコンデンサと、
一端が第１の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、
一端が第２の端子を介して前記第２の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタと、
を具備することを特徴とする増幅器。
【請求項２】
制御電極にＲＦ入力信号が入力され、高電位側電源側の第１の電極から増幅された信号を出力する第１のトランジスタと、
一端が前記第１のトランジスタの第２の電極に接続される第１のコンデンサと、
一端が第１の端子を介して前記第１のコンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、
一端が第２の端子を介して前記第１のトランジスタの第２の電極と前記第１のコンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタと、
制御電極に前記第１のトランジスタから出力される信号が入力され、前記高電位側電源側の第１の電極から増幅された信号をＲＦ出力信号として出力する第２のトランジスタと、
一端が前記第２のトランジスタの第２の電極に接続される第２のコンデンサと、
一端が第３の端子を介して前記第２のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第３のインダクタと、
一端が第４の端子を介して前記第２のトランジスタの第２の電極と前記第２のコンデンサの間に接続され、他端が前記低電位側電源に接続される第４のインダクタと、
を具備することを特徴とする増幅器。
【請求項３】
制御電極にＲＦ入力信号が入力され、高電位側電源側の第１の電極から増幅された信号を出力する第１のトランジスタと、
一端が前記第１のトランジスタの第２の電極に接続される第１のコンデンサと、
一端が第１の端子を介して前記第１のコンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、
一端が第２の端子を介して前記第１のトランジスタの第２の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタと、
制御電極に前記第１のトランジスタから出力される信号が入力され、前記高電位側電源側の第１の電極から増幅された信号を出力する第２のトランジスタと、
一端が前記第２のトランジスタの第２の電極に接続される第２のコンデンサと、
一端が第３の端子を介して前記第２のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第３のインダクタと、
一端が第４の端子を介して前記第２のトランジスタの第２の電極と前記第２のコンデンサの間に接続され、他端が前記低電位側電源に接続される第４のインダクタと、
制御電極に前記第２のトランジスタから出力される信号が入力され、前記高電位側電源側の第１の電極から増幅された信号をＲＦ出力信号として出力する第３のトランジスタと、
一端が前記第３のトランジスタの第２の電極に接続される第３のコンデンサと、
一端が第５の端子を介して前記第３のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第５のインダクタと、
一端が第６の端子を介して前記第３のトランジスタの第２の電極と前記第３のコンデンサの間に接続され、他端が前記低電位側電源に接続される第６のインダクタと、
を具備することを特徴とする増幅器。
【請求項４】
前記インダクタは、複数個並列配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の増幅器。
【請求項５】
前記インダクタは、ボンディングワイヤから構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯や準マイクロ波帯などに使用される増幅器に関する。
【背景技術】
【０００２】
Ｌ帯、Ｓ帯などの周波数帯域で使用される携帯電話やＰＤＡ（Personal  Digital  Assistance）などの移動体機器には、種々の増幅器が使用されている。増幅器は、通常、高周波特性の優れたバイポーラトランジスタやＦＥＴ（Field  Effect  Transistor）を用い、１段或いは複数段から回路構成されている（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されている高周波用電力増幅器では、高周波トランジスタのエミッタ電極と回路基板に形成された接地電極としての低電位側電源とをボンディングワイヤで電気的に接続する。Ｌ帯、Ｓ帯などの高周波数帯域では、このボンディングワイヤは寄生インダクタンス成分として増幅器の利得を低下させる問題点がある。
【特許文献１】特開２００１−２３７６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、寄生インダクタンス成分による利得低下を抑制できる増幅器を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様の増幅器は、制御電極にＲＦ信号が入力され、高電位側電源側の第１の電極から増幅された信号を出力するトランジスタと、一端が前記トランジスタの第２の電極に接続されるコンデンサと、一端が第１の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、一端が第２の端子を介して前記第２の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタとを具備することを特徴とする。
【０００６】
本発明の他態様の増幅器は、制御電極にＲＦ入力信号が入力され、高電位側電源側の第１の電極から増幅された信号を出力する第１のトランジスタと、一端が前記第１のトランジスタの第２の電極に接続される第１のコンデンサと、一端が第１の端子を介して前記第１のコンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、一端が第２の端子を介して前記第１のトランジスタの第２の電極と前記第１のコンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタと、制御電極に前記第１のトランジスタから出力される信号が入力され、前記高電位側電源側の第１の電極から増幅された信号をＲＦ出力信号として出力する第２のトランジスタと、一端が前記第２のトランジスタの第２の電極に接続される第２のコンデンサと、一端が第３の端子を介して前記第２のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第３のインダクタと、一端が第４の端子を介して前記第２のトランジスタの第２の電極と前記第２のコンデンサの間に接続され、他端が前記低電位側電源に接続される第４のインダクタとを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、寄生インダクタンス成分による利得低下を抑制できる増幅器を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る増幅器について、図面を参照して説明する。図１は増幅器を示す回路図である。本実施例では、増幅器に高周波特性の優れたＨＢＴ（Heterojunction  Bipolar  Transistor）を用いている。
【００１０】
図１に示すように、増幅器１には、整合回路１１乃至１３、コンデンサＣ１、コンデンサＣ２、インダクタＬ１乃至Ｌ４、高周波トランジスタＴＲ１、高周波トランジスタＴＲ２、及び端子ＰＡＤ１乃至ＰＡＤ６が設けられ、２段構成の高周波用電力増幅器として動作する。ここで、高周波トランジスタＴＲ１及びＴＲ２には、ｆｔ（遮断周波数）、ｆｍａｘ（最大動作周波数）の優れたＮＰＮトランジスタからなるＧａＡｓ系ＨＢＴを用いている。
【００１１】
入力整合回路としての整合回路１１は、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Ｖｃｃと接地電位としての低電位側電源Ｖｓｓの間に設けられ、端子ＰＡＤ１から出力される高周波入力信号ＲＦｉｎを入力して高周波信号の基本周波数（ｆ０）に対してインピーダンス整合された信号を出力する。そして、入力段の高周波トランジスタＴＲ１のベース（制御電極）にバイアス電流を供給する。低電位側電源Ｖｓｓは、図示しない増幅器１の回路基板の接地電極に接続されている。
【００１２】
高周波トランジスタＴＲ１は、整合回路１１と段間整合回路としての整合回路１２の間に配置され、整合回路１１から出力される信号をベースに入力し、増幅した信号をコレクタ（第１の電極）から出力する。
【００１３】
コンデンサＣ１は、高周波トランジスタＴＲ１のエミッタ（第２の電極）と端子ＰＡＤ３との間に設けられ、接地用コンデンサとして機能する。端子ＰＡＤ３は、コンデンサＣ１とインダクタＬ１の間に設けられている。インダクタＬ１は、端子ＰＡＤ３と低電位側電源Ｖｓｓの間に設けられたボンディングワイヤで構成されている。端子ＰＡＤ４は、高周波トランジスタＴＲ１のエミッタとインダクタＬ２の間に設けられている。インダクタＬ２は、端子ＰＡＤ４と低電位側電源Ｖｓｓの間に設けられたボンディングワイヤで構成されている。
【００１４】
整合回路１２は、高周波トランジスタＴＲ１と高周波トランジスタＴＲ２の間に配置され、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Ｖｃｃと接地電位としての低電位側電源Ｖｓｓの間に設けられ、高周波トランジスタＴＲ２のコレクタから出力される高周波信号を入力してインピーダンス整合された信号を出力する。そして、高周波トランジスタＴＲ２のベースにバイアス電流を供給する。
【００１５】
高周波トランジスタＴＲ２は、整合回路１２と出力整合回路としての整合回路１３の間に配置され、整合回路１２から出力される信号をベース（制御電極）に入力し、増幅した信号をコレクタ（第１の電極）から出力する。
【００１６】
コンデンサＣ２は、高周波トランジスタＴＲ２のエミッタ（第２の電極）と端子ＰＡＤ５との間に設けられ接地用コンデンサとして機能する。端子ＰＡＤ５は、コンデンサＣ２とインダクタＬ３の間に設けられている。インダクタＬ３は、端子ＰＡＤ５と低電位側電源Ｖｓｓの間に設けられたボンディングワイヤで構成されている。端子ＰＡＤ６は、高周波トランジスタＴＲ２のエミッタとインダクタＬ４の間に設けられている。インダクタＬ４は、端子ＰＡＤ６と低電位側電源Ｖｓｓの間に設けられたボンディングワイヤで構成されている。
【００１７】
ここで、インダクタＬ２は高周波トランジスタＴＲ１のエミッタから低電位側電源Ｖｓｓに直流電流を流し、インダクタＬ４は高周波トランジスタＴＲ２のエミッタから低電位側電源Ｖｓｓに直流電流を流す役割をする。コンデンサＣ１及びＣ２は、例えば、フィールド上に形成されたＭＩＭ（Metal  Insulator  Metal）キャパシタから構成され、このＭＩＭキャパシタを構成するキャパシタ絶縁膜には、例えば、Ｐ−ＳｉＮ（プラズマ窒化シリコン）膜を用いている。インダクタＬ１乃至Ｌ４には、金（Ａｕ）ワイヤを用いているが、例えば、アルミニウム（Ａｌ）ワイヤなどを用いてもよい。
【００１８】
整合回路１３は、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Ｖｃｃと接地電位としての低電位側電源Ｖｓｓの間に設けられ、高周波トランジスタＴＲ２から出力される高周波信号を入力してインピーダンス整合された所望の出力特性を有する高周波出力信号ＲＦｏｕｔを端子ＰＡＤ２から出力する。なお、整合回路１１乃至１３は、それぞれ同一の高電位側電源Ｖｃｃに接続されているが、それぞれ異なる電圧を供給する高電位側電源に接続してもよい。
【００１９】
ここで、コンデンサＣ１、コンデンサＣ２、及びインダクタＬ１乃至Ｌ４は、増幅器１の高周波信号の基本周波数（ｆ０）での利得低下を抑制するために設けられたものであり、例えば、コンデンサＣ１及びＣ２の容量値をＣｒｆ、インダクタＬ１及びＬ３のインダクタンス値をＬｒｆ、インダクタＬ２及びＬ４のインダクタンス値をＬｄｃとし、
fo=1／{2×π×(Crf×Lrf)１／２}・・・・・・・・式（１）
1/2fo=2×π×{Crf×(Lrf+Ldc)}１／２・・・・・・式（２）
を満足するようにＣｒｆ、Ｌｒｆ、Ｌｄｃを設定する。１／２ｆｏとは高周波信号の基本周波数（ｆ０）の１／２である。
【００２０】
次に、式（１）及び式（２）を満足する条件の増幅器の周波数に対する利得特性について、図面を参照して説明する。図２は本実施例の増幅器の周波数に対する利得の関係を示す図、図中の実線（ａ）は本実施例の周波数と利得の関係を示し、図中の破線（ｂ）はボンディングワイヤなどの寄生インダクタンス成分のない場合の周波数と利得の関係を示し、図３は従来の増幅器の周波数に対する利得の関係を示す図、図中の実線（ａ）は従来の周波数と利得の関係を示し、図中の破線（ｂ）はボンディングワイヤなどの寄生インダクタンス成分のない場合の周波数と利得の関係を示す。ここで、従来の増幅器では、コンデンサＣ１及びＣ２とインダクタＬ２及びＬ４が設けられていない。
【００２１】
図２に示すように、本実施例では、増幅器１の高周波信号の基本周波数（ｆ０）での利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と略同一となる。また、１／２ｆｏでの利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と比較し、大きく減少している。
【００２２】
この理由は、コンデンサＣ１及びインダクタＬ１と、コンデンサＣ２及びインダクタＬ３とがそれぞれ基本周波数（ｆ０）において直列共振により高周波的に短絡状態となり高周波トランジスタＴＲ１及びＴＲ２のエミッタが理想的なエミッタ接地となるからである。また、インダクタＬ２及びＬ４がそれぞれ低電位側電源Ｖｓｓに直流電流を流すので、インダクタＬ２及びコンデンサＣ１と、インダクタＬ４及びコンデンサＣ２とがそれぞれ並列共振し、増幅器１の１／２ｆｏでの利得を大きく減少させることができる。この結果、高周波トランジスタＴＲ１及びＴＲ２の非線形動作時での発振現象を抑制することができる。
【００２３】
一方、図３に示すように、従来（コンデンサＣ１及びＣ２とインダクタＬ２及びＬ４がない場合）では、インダクタＬ１及びＬ３の寄生インダクタンス成分により増幅器１の高周波信号の基本周波数（ｆ０）での利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と比較して大幅に低下する。
【００２４】
ここで、増幅器１の高周波信号の基本周波数（ｆ０）が２ＧＨｚでの具体例として、例えば、Ｃｒｆが０．５ＰＦ、Ｌｒｆ及びＬｄｃが０．１ｎＨが得られる。この場合、コンデンサＣ１及びＣ２を構成するＭＩＭキャパシタの絶縁膜としてのＰ―ＳｉＮ膜の膜厚が、例えば、１００ｎｍとするとコンデンサＣ１及びＣ２の面積は、３７μｍ×３７μｍの大きさとなり、半導体集積回路で通常使用される端子（ボンディングＰａｄとも呼称される）の大きさよりも小さいことがわかる。また、例えば、１ｍｍ当たり１ｎＨの値を有するボンディングワイヤを用いた場合、ボンディングワイヤから構成されるインダクタＬ１乃至Ｌ４のワイヤ長さは略１００μｍとなり、半導体集積回路で通常使用されるワイヤボンディング条件内におさめることが可能となる。つまり、コンデンサＣ１及びＣ２とインダクタＬ１乃至Ｌ４を設けても増幅器１のチップ面積及び実装面積の上昇を抑制できる。
【００２５】
ここでは、増幅器１の利得を大きくするために２段構成にしている。また、各段の高周波トランジスタのエミッタと低電位側電源Ｖｓｓの間に、それぞれコンデンサとインダクタを設けているのは、各段ごとボンディングワイヤなどの寄生インダクタンス成分のない場合の基本周波数（ｆ０）での利得と同等にするためである。１段目或いは２段目のみ高周波トランジスタのエミッタと低電位側電源Ｖｓｓの間にコンデンサとインダクタを設けた場合、ボンディングワイヤなどの寄生インダクタンス成分のない場合の基本周波数（ｆ０）での利得と同等にできず、利得を最大にすることが困難となる。増幅器を３段構成にした場合でも、格段の高周波トランジスタのエミッタと低電位側電源Ｖｓｓの間にコンデンサとインダクタを設ける必要がある。３段構成の場合、２段構成の場合よりも利得が増加するが位相余裕が２段構成よりも低下する。そして、増幅器の利得を更に大きくするために、例えば、４段構成以上にすると位相余裕が極端に小さくなり発振しやすくなる。
【００２６】
なお、式（１）から周波数帯が上がるとＣｒｆ及びＬｒｆを大きくする必要があり、その場合、ＭＩＭキャパシタの面積が上昇し、且つボンディングワイヤが長くなり増幅器１のチップ面積や実装面積が大きくなる。一方、周波数帯が下がるとＣｒｆ及びＬｒｆを小さくする必要があり、その場合、ＭＩＭキャパシタの面積が小さくなり寄生容量との差が小さくなる。また、ボンディングワイヤが短くなりこのボンディングワイヤ以外の寄生インダクタンス成分との差が小さくなる。このため、０．５〜１．５ＧＨｚのＬ帯や２〜４ＧＨｚのＳ帯など（言い換えると準マイクロ波帯及びマイクロ波帯）の増幅器に好適であることがわかる。
【００２７】
上述したように、本実施例の増幅器では、整合回路１１乃至１３、コンデンサＣ１、コンデンサＣ２、インダクタＬ１乃至Ｌ４、高周波トランジスタＴＲ１、高周波トランジスタＴＲ２、及び端子ＰＡＤ１乃至ＰＡＤ６が設けられている。コンデンサＣ１は高周波トランジスタＴＲ１のエミッタと端子ＰＡＤ３との間に設けられ、インダクタＬ１は端子ＰＡＤ３と低電位側電源Ｖｓｓの間に設けられ、インダクタＬ２は端子ＰＡＤ４と低電位側電源Ｖｓｓの間に設けられ、コンデンサＣ２は、高周波トランジスタＴＲ２のエミッタと端子ＰＡＤ５との間に設けられ、インダクタＬ３は端子ＰＡＤ５と低電位側電源Ｖｓｓの間に設けられ、インダクタＬ４は端子ＰＡＤ６と低電位側電源Ｖｓｓの間に設けられている。インダクタＬ１乃至Ｌ４はボンディングワイヤで構成されている。
【００２８】
そして、コンデンサＣ１及びインダクタＬ１と、コンデンサＣ２及びインダクタＬ３とがそれぞれ基本周波数（ｆ０）において直列共振により高周波的に短絡状態となり高周波トランジスタＴＲ１及びＴＲ２のエミッタが理想的なエミッタ接地となる。また、インダクタＬ２及びＬ４がそれぞれ低電位側電源Ｖｓｓに直流電流を流すので、インダクタＬ２及びコンデンサＣ１と、インダクタＬ４及びコンデンサＣ２とがそれぞれ並列共振し、増幅器１の１／２ｆｏでの利得を大きく減少させる。
【００２９】
このため、基本周波数（ｆ０）での利得低下を抑制することができ、高周波トランジスタＴＲ１及びＴＲ２の非線形動作時での発振現象を抑制することができる。また、Ｌ帯やＳ帯などではコンデンサＣ１及びＣ２の容量値とインダクタＬ１乃至Ｌ４のインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。
【００３０】
なお、本実施例では、ＧａＡｓ系ＨＢＴを用いているが、ｆｔ、ｆｍａｘの優れたＳｉ系ＳｉＧｅ  ＨＢＴやＳｉＧｅＣ  ＨＢＴを用いてもよい。また、高周波Ｓｉバイポーラトランジスタを用いてもよい。また、ＬｒｆとＬｄｃを同一の値に設定しているが、必ずしも同一の値に設定しなくともよい。
【実施例２】
【００３１】
次に、本発明の実施例２に係る増幅器について、図面を参照して説明する。図４は増幅器を示す回路図である。本実施例では、利得低下を抑制するためのインダクタの本数を変更している。
【００３２】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３３】
図４に示すように、増幅器１ａには、整合回路１１乃至１３、コンデンサＣ１、コンデンサＣ２、インダクタＬ１ａ乃至Ｌ１ｃ、インダクタＬ２ａ乃至Ｌ２ｃ、インダクタＬ３ａ乃至Ｌ３ｃ、インダクタＬ４ａ乃至Ｌ４ｃ、高周波トランジスタＴＲ１、高周波トランジスタＴＲ２、及び端子ＰＡＤ１乃至ＰＡＤ６が設けられ、２段構成の高周波用電力増幅器として動作する。
【００３４】
インダクタＬ１ａ乃至Ｌ１ｃは、端子ＰＡＤ３と低電位側電源Ｖｓｓの間に並列接続されたボンディングワイヤで構成され、インダクタＬ２ａ乃至Ｌ２ｃは、端子ＰＡＤ４と低電位側電源Ｖｓｓの間に並列接続されたボンディングワイヤで構成され、インダクタＬ３ａ乃至Ｌ３ｃは、端子ＰＡＤ５と低電位側電源Ｖｓｓの間に並列接続されたボンディングワイヤで構成され、インダクタＬ４ａ乃至Ｌ４ｃは、端子ＰＡＤ６と低電位側電源Ｖｓｓの間に並列接続されたボンディングワイヤで構成されている。インダクタを３本並列配置した場合、１本配置と比較してインダクタンス値のバラツキを低減でき、低いインダクタンス値を精度よく実現できる。
【００３５】
ここで、インダクタＬ１ａ乃至Ｌ１ｃ、インダクタＬ２ａ乃至Ｌ２ｃ、インダクタＬ３ａ乃至Ｌ３ｃ、及びインダクタＬ４ａ乃至Ｌ４ｃには、金（Ａｕ）ワイヤを用いているが、例えば、アルミニウム（Ａｌ）ワイヤなどを用いてもよい。
【００３６】
上述したように、本実施例の増幅器では、整合回路１１乃至１３、コンデンサＣ１、コンデンサＣ２、インダクタＬ１ａ乃至Ｌ１ｃ、インダクタＬ２ａ乃至Ｌ２ｃ、インダクタＬ３ａ乃至Ｌ３ｃ、インダクタＬ４ａ乃至Ｌ４ｃ、高周波トランジスタＴＲ１、高周波トランジスタＴＲ２、及び端子ＰＡＤ１乃至ＰＡＤ６が設けられている。コンデンサＣ１は高周波トランジスタＴＲ１のエミッタと端子ＰＡＤ３との間に設けられ、インダクタＬ１ａ乃至Ｌ１ｃは端子ＰＡＤ３と低電位側電源Ｖｓｓの間に並列配置され、インダクタＬ２ａ乃至Ｌ２ｃは端子ＰＡＤ４と低電位側電源Ｖｓｓの間に並列配置されている。コンデンサＣ２は、高周波トランジスタＴＲ２のエミッタと端子ＰＡＤ５との間に設けられ、インダクタＬ３ａ乃至Ｌ３ｃは端子ＰＡＤ５と低電位側電源Ｖｓｓの間に並列配置され、インダクタＬ４ａ乃至Ｌ４ｃは端子ＰＡＤ６と低電位側電源Ｖｓｓの間に並列配置されている。インダクタＬ１ａ乃至Ｌ１ｃ、インダクタＬ２ａ乃至Ｌ２ｃ、インダクタＬ３ａ乃至Ｌ３ｃ、及びインダクタＬ４ａ乃至Ｌ４ｃはボンディングワイヤで構成されている。
【００３７】
そして、コンデンサＣ１及び並列配置されたインダクタＬ１ａ乃至Ｌ１ｃと、コンデンサＣ２及び並列されたインダクタＬ３ａ乃至Ｌ３ｃとがそれぞれ基本周波数（ｆ０）において直列共振により高周波的に短絡状態となり高周波トランジスタＴＲ１及びＴＲ２のエミッタが理想的なエミッタ接地となる。また、インダクタＬ２ａ乃至Ｌ２ｃ及びインダクタＬ４ａ乃至Ｌ４ｃがそれぞれ低電位側電源Ｖｓｓに直流電流を流すので、並列配置されたインダクタＬ２ａ乃至Ｌ２ｃ及びコンデンサＣ１と、並列配置されたインダクタＬ４ａ乃至Ｌ４ｃ及びコンデンサＣ２とがそれぞれ並列共振し、増幅器１の１／２ｆｏでの利得を大きく減少させる。
【００３８】
このため、基本周波数（ｆ０）での利得低下を抑制することができ、高周波トランジスタＴＲ１及びＴＲ２の非線形動作時での発振現象を抑制することができる。また、Ｌ帯やＳ帯などではコンデンサＣ１及びＣ２の容量値と、インダクタＬ１ａ乃至Ｌ１ｃ、インダクタＬ２ａ乃至Ｌ２ｃ、インダクタＬ３ａ乃至Ｌ３ｃ、及びインダクタＬ４ａ乃至Ｌ４ｃのインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。
【００３９】
なお、本実施例では、インダクタの本数を並列に３本配置しているが、２本或いは４本以上並列に配置してもよい。
【実施例３】
【００４０】
次に、本発明の実施例３に係る増幅器について、図面を参照して説明する。図５は増幅器を示す回路図である。本実施例では、増幅器に高周波特性の優れたＨＥＭＴ（High  Electron  Mobility  Transistor）を用いている。
【００４１】
図５に示すように、増幅器１ｂには、整合回路１１ａ、整合回路１２ａ、コンデンサＣ１、インダクタＬ１、インダクタＬ２、高周波トランジスタＴＲ１１、及び端子ＰＡＤ１乃至ＰＡＤ４が設けられ、１段構成の高周波用電力増幅器として動作する。
【００４２】
入力整合回路としての整合回路１１ａは、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、接地電位としての低電位側電源Ｖｓｓに接続され、端子ＰＡＤ１から出力される高周波入力信号ＲＦｉｎを入力して高周波信号の基本周波数（ｆ０）に対してインピーダンス整合された信号を出力する。端子ＰＡＤ１１から出力される直流バイアス電圧Ｖｇは、整合回路１１ａを介して高周波トランジスタＴＲ１１のゲート（制御電極）に入力される。低電位側電源Ｖｓｓは、図示しない増幅器１ｂの回路基板の接地電極に接続されている。
【００４３】
高周波トランジスタＴＲ１１は、整合回路１１ａと出力整合回路としての整合回路１２ａの間に配置され、整合回路１１ａから出力される信号をゲートに入力し、増幅した信号をドレイン（第１の電極）から出力する。コンデンサＣ１は、高周波トランジスタＴＲ１１のソース（第２の電極）と端子ＰＡＤ３との間に設けられ、接地用コンデンサとして機能する。
【００４４】
整合回路１２ａは、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Ｖｄｄと接地電位としての低電位側電源Ｖｓｓの間に設けられ、高周波トランジスタＴＲ１１から出力される高周波信号を入力してインピーダンス整合された所望の出力特性を有する高周波出力信号ＲＦｏｕｔを端子ＰＡＤ２から出力する。
【００４５】
上述したように、本実施例の増幅器では、整合回路１１ａ、整合回路１２ａ、コンデンサＣ１、インダクタＬ１、インダクタＬ２、高周波トランジスタＴＲ１１、及び端子ＰＡＤ１乃至ＰＡＤ４が設けられている。コンデンサＣ１は高周波トランジスタＴＲ１１のソースと端子ＰＡＤ３との間に設けられ、インダクタＬ１は端子ＰＡＤ３と低電位側電源Ｖｓｓの間に設けられ、インダクタＬ２は端子ＰＡＤ４と低電位側電源Ｖｓｓの間に設けられている。インダクタＬ１及びＬ２はボンディングワイヤで構成されている。
【００４６】
そして、コンデンサＣ１及びインダクタＬ１と、基本周波数（ｆ０）において直列共振により高周波的に短絡状態となり高周波トランジスタＴＲ１１のソースが理想的なソース接地となる。また、インダクタＬ２及びＬ４がそれぞれ低電位側電源Ｖｓｓに直流電流を流すので、インダクタＬ２及びコンデンサＣ１が並列共振し、増幅器１の１／２ｆｏでの利得を大きく減少させる。
【００４７】
このため、基本周波数（ｆ０）での利得低下を抑制することができ、高周波トランジスタＴＲ１１の非線形動作時での発振現象を抑制することができる。また、Ｌ帯やＳ帯などではコンデンサＣ１の容量値とインダクタＬ１及びＬ２のインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。
【００４８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００４９】
例えば、実施例３では、ＨＥＭＴを使用しているが、準マイクロ波帯やマイクロ波帯（０．５〜１．５ＧＨｚのＬ帯や２〜４ＧＨｚのＳ帯が更に好ましい）で動作するＳＯＩ（Silicon  on  Insulator）上に形成されたＭＩＳＦＥＴ(Metal  Insulator  Semiconductor  Field  Effect  Transistor)、ＭＯＳＦＥＴ(Metal  Oxide  Semiconductor  Field  Effect  Transistor)、静電誘導トランジスタ（ＳＩＴ  Static  Induction    Transistor）、或いはＧａＡｓ系のＭＥＳＦＥＴ（Metal   Semiconductor  Field  Effect  Transistor)などの高周波トランジスタを用いてもよい。
【００５０】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  ゲートにＲＦ信号が入力され、高電位側電源側のドレインから増幅された信号を出力するトランジスタと、一端が前記トランジスタのソースに接続されるコンデンサと、一端が第１の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、一端が第２の端子を介して前記トランジスタのソースと前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタとを具備する増幅器。
【００５１】
（付記２）  ベースにＲＦ入力信号が入力され、高電位側電源側のコレクタから増幅された信号を出力する第１のトランジスタと、一端が前記第１のトランジスタのエミッタに接続される第１のコンデンサと、一端が第１の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第１のインダクタと、一端が第２の端子を介して前記第１のトランジスタのエミッタと前記第１のコンデンサの間に接続され、他端が前記低電位側電源に接続される第２のインダクタと、ベースに前記第１のトランジスタから出力される信号が入力され、前記高電位側電源側のコレクタから増幅された信号をＲＦ出力信号として出力する第２のトランジスタと、一端が前記第２のトランジスタのエミッタに接続される第２のコンデンサと、一端が第３の端子を介して前記第２のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第３のインダクタと、一端が第４の端子を介して前記第２のトランジスタのエミッタと前記第２のコンデンサの間に接続され、他端が前記低電位側電源に接続される第４のインダクタとを具備する増幅器。
【００５２】
（付記３）  前記コンデンサは、フィールド上に形成され、キャパシタ絶縁膜にプラズマ窒化シリコン膜を用いたＭＩＭキャパシタから構成される付記１又は２に記載の増幅器。
【００５３】
（付記４）  前記インダクタは、ボンディングワイヤから構成される付記１乃至３のいずれかに記載の増幅器。
【００５４】
（付記５）  前記インダクタは、複数個並列配置されている付記１乃至４のいずれかに記載の増幅器。
【００５５】
（付記６）  基本周波数（ｆ０）は、Ｌ帯或いはＳ帯の帯域内にある付記１乃至５のいずれかに記載の増幅器。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例１に係る増幅器を示す回路図。
【図２】本発明の実施例１に係る増幅器の周波数に対する利得の関係を示す図。
【図３】本発明の実施例１に係る従来の増幅器の周波数に対する利得の関係を示す図。
【図４】本発明の実施例２に係る増幅器を示す回路図。
【図５】本発明の実施例３に係る増幅器を示す回路図。
【符号の説明】
【００５７】
１、１ａ、１ｂ  増幅器
１１、１１ａ、１２、１２ａ、１３  整合回路
Ｃ１、Ｃ２  コンデンサ
Ｌ１〜Ｌ４、Ｌ１ａ〜Ｌ１ｃ、Ｌ２ａ〜Ｌ２ｃ、Ｌ３ａ〜Ｌ３ｃ、Ｌ４ａ〜Ｌ４ｃ  インダクタ
ＲＦｉｎ  高周波入力信号
ＲＦｏｕｔ  高周波出力信号
ＰＡＤ１〜ＰＡＤ６、ＰＡＤ１１  端子
ＴＲ１、ＴＲ２、ＴＲ１１  高周波トランジスタ
Ｖｃｃ、Ｖｄｄ  高電位側電源
Ｖｇ  直流バイアス電圧
Ｖｓｓ  低電位側電源
【図１】
2007228094.tif 000003
【図２】
2007228094.tif 000004
【図３】
2007228094.tif 000005
【図４】
2007228094.tif 000006
【図５】
2007228094.tif 000007