(57)【要約】【課題】薄膜トランジスタに流れるチャネル電流のばらつきを低減する。【解決手段】ガラス基板５０上にシリコン酸化膜５１を介して、多結晶シリコン膜５２Ａが形成されている。多結晶シリコン膜５２Ａはガラス基板５０上のＸ方向に細長く延びている。多結晶シリコン膜５２Ａはゲート絶縁膜５３によって被覆され、このゲート絶縁膜５３を介して多結晶シリコン膜５２Ａにオーバーラップしたゲート層５４が配置されている。ゲート層５４の両端に隣接して多結晶シリコン膜５２Ａのソース領域５５及びドレイン領域５６が形成されている。ソース領域５５は、コンタクトＣ１を介して正電位ＰＶｄｄが供給されており、ドレイン領域５６はコンタクトＣ２を介して有機ＥＬ素子１４のアノードに接続されている。ゲート層５４は多結晶シリコン膜５２Ａ上をその延在方向であるＸ方向に対して斜めの方向に交差している。【選択図】図１
2007250936.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の一方向に延在した多結晶シリコン膜と、
前記多結晶シリコン膜を被覆するゲート絶縁膜と、
前記ゲート絶縁膜を介して前記多結晶シリコン膜にオーバーラップしたゲート層と、
前記ゲート層の両端に隣接して前記多結晶シリコン膜の中に形成されたソース領域及びドレイン領域とを備え、
前記ゲート層が前記多結晶シリコン膜の延在方向に対して斜めの方向に交差していることを特徴とする薄膜トランジスタ。
【請求項２】
前記ゲート層の延在方向と前記多結晶シリコン膜の延在方向の成す角度が４５度であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
基板上に非晶質シリコン膜を堆積する工程と、
前記非晶質シリコン膜にレーザーアニールを施して、多結晶シリコン膜とする工程と、
前記多結晶シリコン膜を前記基板の一方向に延在するような形状にパターニングする工程と、
前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記多結晶シリコン膜の延在方向に対して斜めの方向に交差するゲート層を形成する工程と、を備え、
前記多結晶シリコン膜の中にソース領域及びドレイン領域を形成する工程と、を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項４】
基板上にゲート層を形成する工程と、
前記ゲート層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記ゲート層上に非晶質シリコン膜を堆積する工程と、
前記非晶質シリコン膜にレーザーアニールを施して、多結晶シリコン膜とする工程と、
前記多結晶シリコン膜を前記基板の一方向に延在するような形状にパターニングする工程と、
前記多結晶シリコン膜の中にソース領域及びドレイン領域を形成する工程と、を備え、
前記ゲート層は、前記多結晶シリコン膜の延在方向に対して斜めの方向に交差するように形成されることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
前記ゲート層の延在方向と前記多結晶シリコン膜の延在方向の成す角度が４５度であることを特徴とする請求項３又は請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
基板上にマトリクス状に配置された複数の画素を備え、
各画素は、画素選択用薄膜トランジスタと、有機エレクトロルミネッセンス素子と、前記画素選択用薄膜トランジスタを通して供給される表示信号に応じて前記有機エレクトロルミネッセンス素子を駆動する駆動用薄膜トランジスタとを備え、
さらに前記駆動用薄膜トランジスタは、前記基板上の一方向に延在した第１の多結晶シリコン膜と、前記第１の多結晶シリコン膜の上層又は下層に第１のゲート絶縁膜を介してオーバーラップした第１のゲート層と、前記第１の多結晶シリコン膜の中に形成された第１のソース領域及び第２のドレイン領域とを備え、前記第１のゲート層が前記第１の多結晶シリコン膜の延在方向に対して斜めの方向に交差していることを特徴とする有機エレクトロルミネッセンス表示装置。
【請求項７】
前記第１のゲート層の延在方向と前記第１の多結晶シリコン膜の延在方向の成す角度が４５度であることを特徴とする請求項６に記載の有機エレクトロルミネッセンス表示装置。
【請求項８】
前記画素選択用薄膜トランジスタは、前記基板上の一方向に延在した第２の多結晶シリコン膜と、前記第２の多結晶シリコン膜の上層又は下層に第２のゲート絶縁膜を介してオーバーラップした第２のゲート層と、前記第２の多結晶シリコン膜の中に形成された第２のソース領域及び第２のドレイン領域とを備え、前記第２のゲート層が前記第２の多結晶シリコン膜の延在方向に対して斜めの方向に交差していることを特徴とする請求項６に記載の有機エレクトロルミネッセンス表示装置。
【請求項９】
前記第２のゲート層の延在方向と前記第２の多結晶シリコン膜の延在方向の成す角度が４５度であることを特徴とする請求項８に記載の有機エレクトロルミネッセンス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、有機エレクトロルミネッセンス表示装置に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス（Organic Electro Luminescence：以下、「ＥＬ」と略称する）素子を用いた有機ＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、有機ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略称する）を備えた有機ＥＬ表示装置が開発されている。
【０００３】
図１１に、有機ＥＬ表示パネル３００の等価回路図を示す。ゲート信号を供給する複数のゲート信号線１１がＹ方向に延びて配置され、表示信号Ｖｓｉｇを供給する複数のドレイン信号線１２がＸ方向に延びて配置されている。それらの両信号線の交差点に、画素がマトリクス状に配置されており、これらの画素が表示画面１０を形成している。
【０００４】
各画素は、画素選択用ＴＦＴ１３、有機ＥＬ素子１４及びこの有機ＥＬ素子１４を駆動する駆動用ＴＦＴ１５、表示信号Ｖｓｉｇを一時的に保持する保持容量１６を備えている。
【０００５】
画素選択用ＴＦＴ１３のゲートにはゲート信号線１１が接続されてゲート信号が供給され、そのドレインにはドレイン信号線１２が接続され、表示信号Ｖｓｉｇが供給される。画素選択用ＴＦＴ１３のソースは駆動用ＴＦＴ１５のゲートに接続されている。ゲート信号は垂直駆動回路３０から出力される。表示信号Ｖｓｉｇは水平駆動回路２０を通して供給される。
【０００６】
また、駆動用ＴＦＴ１５のソースには正電位ＰＶｄｄが供給されており、駆動用ＴＦＴ１５のソースは有機ＥＬ素子１４のアノードに接続されている。有機ＥＬ素子１４のカソードには負電位ＣＶが供給されている。
【０００７】
上述した構成の有機ＥＬ表示装置の動作を説明する。ゲート信号が一水平期間、ハイレベルになると、画素選択用ＴＦＴ１３がオンする。すると、ドレイン信号線１２から表示信号Ｖｓｉｇが画素選択用ＴＦＴ１３を通して、駆動用ＴＦＴ１５のゲートに印加される。
【０００８】
そして、そのゲートに供給された表示信号Ｖｓｉｇに応じて、駆動用ＴＦＴ１５のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ１５を通して有機ＥＬ素子１４に供給され、有機ＥＬ素子１４が点灯する。そのゲートに供給された表示信号に応じて、駆動用ＴＦＴ１５がオフ状態の場合には、駆動用ＴＦＴ１５には電流が流れないため、有機ＥＬ素子１４も消灯する。
【特許文献１】特開２００２−１７５０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した有機ＥＬ表示パネル３００においては、図１２に示すように、表示画面１０には横筋（画面Ｙ方向の筋模様）や縦筋（画面Ｘ方向の筋模様）が表示ムラとして現れるという問題があった。
【課題を解決するための手段】
【００１０】
本発明者は表示画面１０に横筋や縦筋が現れる原因は、有機ＥＬ素子１４を駆動している駆動用ＴＦＴ１５の駆動電流にばらつきがあること、また、そのような駆動電流のばらつきは、駆動用ＴＦＴ１５を形成する非晶質状態のシリコン膜を結晶化するときに用いるエキシマレーザー照射のエネルギーが、表示画面１０内でばらつくことにより生じることを見出した。
【００１１】
そこで、本発明は、エキシマレーザー照射のエネルギーが空間的にばらついても、駆動電流のばらつきを抑えたＴＦＴ、ＴＦＴの製造方法、さらにそのようなＴＦＴを用いた有機ＥＬ表示装置を提供するものである。
【００１２】
即ち、本発明の薄膜トランジスタは、基板と、前記基板上の一方向に延在した多結晶シリコン膜と、前記多結晶シリコン膜を被覆するゲート絶縁膜と、前記ゲート絶縁膜を介して前記多結晶シリコン膜にオーバーラップしたゲート層と、前記多結晶シリコン膜の中に形成されたソース領域及びドレイン領域とを備え、前記ゲート層が前記多結晶シリコン膜の延在方向に対して斜めの方向に交差していることを特徴とするものである。
【００１３】
また、本発明の薄膜トランジスタの製造方法は、基板上に非晶質シリコン膜を堆積する工程と、前記非晶質シリコン膜にレーザーアニールを施して、多結晶シリコン膜とする工程と、前記多結晶シリコン膜を前記基板の一方向に延在するような形状にパターニングする工程と、前記多結晶シリコン膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記多結晶シリコン膜の延在方向に対して斜めの方向に交差するゲート層を形成する工程と、を備え、前記多結晶シリコン膜の中にソース領域及びドレイン領域を形成する工程と、を備えることを特徴とするものである。
【００１４】
また、本発明の有機エレクトロルミネッセンス表示装置は、基板上にマトリクス状に配置された複数の画素を備え、各画素は、画素選択用薄膜トランジスタと、有機エレクトロルミネッセンス素子と、前記画素選択用薄膜トランジスタを通して供給される表示信号に応じて前記有機エレクトロルミネッセンス素子を駆動する駆動用薄膜トランジスタとを備え、さらに前記駆動用薄膜トランジスタは、前記基板上の一方向に延在した第１の多結晶シリコン膜と、前記第１の多結晶シリコン膜の上層又は下層に第１のゲート絶縁膜を介してオーバーラップした第１のゲート層と、前記第１の多結晶シリコン膜の中に形成された第１のソース領域及び第２のドレイン領域とを備え、前記第１のゲート層が前記第１の多結晶シリコン膜の延在方向に対して斜めの方向に交差していることを特徴とするものである。
【発明の効果】
【００１５】
本発明の薄膜トランジスタ及びその製造方法によれば、ゲート層が多結晶シリコン膜上を斜めの方向に交差しているので、非晶質シリコン膜を結晶化する際に用いられるエキシマレーザー照射のエネルギーが空間的にばらついても、薄膜トランジスタに流れる電流のばらつきを抑えることができる。
【００１６】
また、本発明の有機エレクトロルミネッセンス表示装置によれば、駆動電流のばらつきを抑えた駆動用薄膜トランジスタを用いているので、パネルに現れる横筋と縦筋の表示ムラを低減して、表示品位の向上を図ることができる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の第１の実施形態について図面を参照しながら説明する。まず、本発明の薄膜トランジスタの構造について説明する。図１は薄膜トランジスタの平面図、図３（ｂ）は、図１のＡ−Ａ線断面図である。
【００１８】
ガラス基板５０上にシリコン酸化膜５１を介して、多結晶シリコン膜５２Ａが形成されている。多結晶シリコン膜５２Ａはガラス基板５０上のＸ方向に細長く延びている。多結晶シリコン膜５２Ａはゲート絶縁膜５３によって被覆され、このゲート絶縁膜５３を介して多結晶シリコン膜５２Ａにオーバーラップしたゲート層５４が配置されている。ゲート層５４の両端に隣接して多結晶シリコン膜５２Ａのソース領域５５及びドレイン領域５６が形成されている。ソース領域５５は、コンタクトＣ１を介して正電位ＰＶｄｄが供給されており、ドレイン領域５６はコンタクトＣ２を介して有機ＥＬ素子１４のアノードに接続されている。そして、ゲート層５４は多結晶シリコン膜５２Ａ上をその延在方向であるＸ方向に対して斜めの方向に交差している。
【００１９】
多結晶シリコン膜５２Ａ中の結晶粒にはその大きさや形状にばらつきがあり、特に、多結晶シリコン層５２上にあるゲート層のエッジ部での結晶粒の大きさや形状のばらつきが薄膜トランジスタに流れるチャネル電流に大きく影響する。そのような結晶粒のばらつきは、非晶質シリコン膜を結晶化して多結晶シリコン膜５２Ａを生成する際に用いられるエキシマレーザーのエネルギーのばらつきに起因している。
【００２０】
そこで、本発明では、ゲート層５４が多結晶シリコン膜５２Ａ上を斜めの方向に交差するように、ゲート層５４をパターニングすることで、結晶粒の大きさ等のばらつきの電流に対する影響を平均化し、薄膜トランジスタに流れるチャネル電流のばらつきの低減を図っている。
【００２１】
次に、この薄膜トランジスタの製造方法について説明する。まず、図２（ａ）に示すように、ガラス基板５０上にシリコン酸化膜５１をプラズマＣＶＤ法により堆積し、さらにシリコン酸化膜５１上にプラズマＣＶＤ法により非晶質シリコン膜５２を約４３ｎｍの膜厚となるように堆積する。
【００２２】
この後、ガラス基板２０と共に非晶質シリコン膜５２を４３０℃（±２０℃）まで加熱し、１時間以上、この熱処理を継続する。この熱処理により、非晶質シリコン膜５２に１０％程度含まれていた水素が、１％以下に減少する。
【００２３】
そして、エキシマレーザーを非晶質シリコン膜５２に照射し、非晶質シリコン膜５２が融解するまで加熱する。このとき、非晶質シリコン膜５２に含まれる水素は成膜時に比べて大幅に減少されているため、シリコンの融解の際に、急激に膜外に放出されることはない。これにより、表面があれることなくシリコンが結晶化し、多結晶シリコン膜５２Ａとなる。
【００２４】
このときのエキシマレーザーの照射方法について、図４を参照して説明する。ガラス基板５０上に、複数の画素が、Ｘ方向及びＹ方向に配列されて成る表示画面１０により画素領域が画定されている。エキシマレーザーの１ショットの照射領域７０は図中の斜線で囲まれた長方形の領域で示されており、この中に複数の画素が含まれている。画素の構成は図１１を用いて説明したものと同じである。また、照射領域７０のＸ方向の幅Ｌは例えば６００μｍ程度である。
【００２５】
１ショットの照射後、照射領域７０は２０μｍ〜３５μｍだけＸ方向に移動され、そこでまた１ショットの照射が行われる。こうして、１ショットの照射と照射領域７０の移動をガラス基板５０の１つのエッジから他方のエッジまで繰り返すことで、ガラス基板５０上の非晶質シリコン膜５２の全体に亘ってエキシマレーザーの照射が行われる。それにより、ガラス基板５０上の非晶質シリコン膜５２を多結晶シリコン膜５２Ａにすることができる。
【００２６】
次に、図２（ｂ）に示すように、多結晶シリコン膜５２Ａを図１に示すような所定のパターンにエッチングする。次に、図２（ｃ）に示すように、ＣＶＤ法によりシリコン酸化膜から成るゲート絶縁膜５３を、多結晶シリコン膜５２Ａを覆って堆積する。その後、図３（ａ）に示すように、ゲート絶縁膜５３上にクロムやモリブデン等の高融点金属から成るゲート層５４を形成する。このとき、ゲート層５４は多結晶シリコン膜５２Ａ上をその延在方向であるＸ方向に対して斜めの方向に交差するように、フォトリソグラフィ法を用いてパターニングされる。
【００２７】
その後、図３（ｂ）に示すように、ゲート層５４をマスクとして、ボロン（Ｂ＋）等のＰ型不純物を多結晶シリコン膜５２Ａ中に高濃度にイオン注入し、ソース領域５５及びドレイン領域５６を形成する。ソース領域５５とドレイン領域５６の間のゲート層５４の直下の部分の多結晶シリコン膜５２Ａがチャネル領域５７となる。
【００２８】
次に、上述した薄膜トランジスタの構造及び製造方法から得られる効果について図１、図８を参照して詳しく説明する。
【００２９】
上述したように、非晶質シリコン膜５２はエキシマレーザーが照射されることにより結晶化される。しかしながら、エキシマレーザーは１ショット毎にエネルギー強度のばらつきがあり、また１ショットにおいても照射領域７０内のＸ方向及びＹ方向にエネルギー強度の空間的なばらつきが生じることは避けがたい。このため、多結晶シリコン膜５２Ａ上のＸ方向に沿ってエキシマレーザーのエネルギー分布が生じる。すると、図８の従来の薄膜トランジスタのようにゲート層５４Ａが多結晶シリコン膜５２Ａの延在方向（Ｘ方向）に対して直角に交差している場合には、図８の右側に示すエキシマレーザーのエネルギー強度分布上の一点であるゲート層５４のエッジＸ１（又は一点Ｘ２）においてＸ方向のエネルギーが決定されることになり、エネルギー強度分布の影響を受けやすい。
【００３０】
これに対して、本発明によれば、ゲート層５４が多結晶シリコン膜５２Ａの延在方向（Ｘ方向）に対して斜めに交差しているので、エネルギー分布上では図１のΔＬ１の幅の中で１ショット毎に異なる結晶粒径の多結晶シリコンを複数ショット分跨ぐことになり、チャネルの入口（ゲート層５４の多結晶シリコンと重なる部分）の結晶粒径の大きさが平均化されることになることから、これに伴って薄膜トランジスタのチャネル電流も平均化されることになる。図９は、筋模様点数と薄膜トランジスタのゲート形状との関係を示す図である。ここで、筋模様点数とは、有機ＥＬ表示パネル３００に発生する横筋の発生頻度を点数化したものであり、点数が多いほど横筋が多いことを表している。その平均値は従来の薄膜トランジスタは８６．５であり、本発明の薄膜トランジスタでは７８．６と減少している。
【００３１】
本発明のようにゲート層５４が多結晶シリコン膜５２Ａに対して斜めに交差するものでは、従来の薄膜トランジスタのようにゲート層５４Ａが多結晶シリコン膜５２Ａに対して直角に交差しているものに比して横模様の発生頻度は減少する。
【００３２】
また、レーザーのエネルギーの分布、ばらつきはＸ方向と直角なＹ方向にも生じるが、上述のゲート層５４の斜め配置は、レーザーのエネルギーのＹ方向の分布に対してもエネルギー強度の平均化の観点で効果がある。このようなレーザーのエネルギーのＹ方向の分布も考慮すると、ゲート層５４は多結晶シリコン膜５２Ａの延在方向（Ｘ方向）に対して４５度の角度で交差していることが好ましい。
【００３３】
したがって、このような薄膜トランジスタを有機ＥＬ表示パネル３００における駆動用ＴＦＴ１５として用いることにより、横筋（画面Ｙ方向の筋模様）や縦筋（画面Ｘ方向の筋模様）等の表示ムラの発生を抑止することができる。
【００３４】
次に、本発明の第２の実施形態について図面を参照しながら説明する。図５は本実施形態の薄膜トランジスタの平面図、図６（ｄ）は、図５のＢ−Ｂ線断面図である。
【００３５】
第１の実施形態は、多結晶シリコン膜５２Ａの上層にゲート層５４が配置された、トップゲート構造の薄膜トランジスタに関するものであるのに対して、本実施形態は、多結晶シリコン膜５２Ａの下層にゲート層５４Ｂが配置された、ボトムゲート構造の薄膜トランジスタに関するものである。ゲート層５４Ｂは多結晶シリコン膜５２Ａの下を斜めの方向に交差されている。
【００３６】
これにより、第１の実施形態と同様に、薄膜トランジスタのチャネル電流が均一化されるという効果を得ることができる。また、この薄膜トランジスタを有機ＥＬ表示パネル３００における駆動用ＴＦＴ１５として用いることにより、横筋（画面Ｙ方向の筋模様）や縦筋（画面Ｘ方向の筋模様）等の表示ムラの発生を抑止することができる。
【００３７】
次に、このボトムゲート構造の薄膜トランジスタの製造方法について説明する。まず、図６（ａ）に示すように、ガラス基板５０上にクロムやモリブデン等の高融点金属から成るゲート層５４Ｂを形成する。ゲート層５４Ｂは、後に上層に形成される多結晶シリコン膜５２Ａをその延在方向であるＸ方向に対して斜めの方向に交差するように、フォトリソグラフィ法を用いてパターニングされる。
【００３８】
その後、図６（ｂ）に示すように、ＣＶＤ法によりシリコン酸化膜から成るゲート絶縁膜５３を、ゲート層５４Ｂを覆って堆積し、さらにゲート絶縁膜５１上にプラズマＣＶＤ法により非晶質シリコン膜５２を約４３ｎｍの膜厚となるように堆積する。そして、エキシマレーザーを非晶質シリコン膜５２に照射することで、これを結晶化して多結晶シリコン膜５２Ａを形成する。エキシマレーザーの照射方法は第１の実施形態と全く同じである。
【００３９】
次に、図６（ｃ）に示すように、多結晶シリコン膜５２Ａを図５に示すような所定のパターンにエッチングする。次に、図６（ｄ）に示すように、多結晶シリコン膜５２Ａ上に、ゲート層５４Ｂと重ねてシリコン酸化膜からなるストッパ層５８を形成する。そして、このストッパ層５８をマスクとして、ボロン（Ｂ＋）等のＰ型不純物を多結晶シリコン膜５２Ａ中に高濃度にイオン注入し、ソース領域５５及びドレイン領域５６を形成する。ソース領域５５とドレイン領域５６の間の部分の多結晶シリコン膜５２Ａがチャネル領域５７となる。
【００４０】
次に、本発明の第３の実施形態について図７を参照しながら説明する。第１及び第２の実施形態の薄膜トランジスタは、有機ＥＬ表示パネル３００における駆動用ＴＦＴ１５として用いることができるものであるが、本実施形態の薄膜トランジスタは有機ＥＬ表示パネル３００における画素選択用ＴＦＴ１３に関するものである。
【００４１】
多結晶シリコン膜６０はガラス基板上のＹ方向に細長く延びている。多結晶シリコン膜６０はゲート絶縁膜によって被覆され、このゲート絶縁膜を介して多結晶シリコン膜６０にオーバーラップした２つのゲート層６１が配置されている。２つのゲート層６１はゲート信号線１１から分岐している。また、ゲート層６１の両端に隣接して多結晶シリコン膜６０のソース領域６２及びドレイン領域６３が形成されている。ソース領域６２は、コンタクトＣ３を介して、駆動用ＴＦＴ１５のゲート層５４に接続され、ドレイン領域５６はコンタクトＣ４を介してドレイン信号線１２に接続されている。
【００４２】
そして、ゲート層６１は多結晶シリコン膜６０上をその延在方向であるＹ方向に対して斜めの方向に交差している。これにより、図７中のΔＬ２の幅の中で、エキシマレーザーのエネルギー強度が平均化されるため、結晶粒の大きさ等のばらつきも平均化されることになり、第１及び第２の実施形態と同様に、薄膜トランジスタのチャネル電流も均一化される。
【００４３】
なお、本発明の薄膜トランジスタ及びその製造方法は、有機ＥＬ表示パネル３００における駆動用ＴＦＴ１５や画素選択用ＴＦＴ１３だけでなく、水平駆動回路２０や垂直駆動回路３０を構成するＴＦＴにも適用することができる。
【００４４】
また、薄膜トランジスタのチャネル毎に、照射されるレーザーのエネルギーのばらつきがあるために、チャネル長Ｌが長いほどレーザーのエネルギーのショット間のばらつきがより平均化されることから、そのエネルギーのばらつきを低減させるには有利である。即ち、例えば図１において、設計上のチャネル長はＬであるが、本発明のようにゲート層５４が多結晶シリコン膜５２Ａ上を斜めに交差するように配置することにより、レーザーの照射を受ける長さは、一方のΔＬ１だけ長くなるので、レーザーのエネルギーのばらつきを低減でき、筋模様の発生を抑制することができる。
【００４５】
図１０は、筋模様点数と薄膜トランジスタのチャネル長Ｌとの関係を示す図である。この図から明らかなように、薄膜膜トランジスタのチャネル長Ｌが長い方が、横筋模様の発生が減少する。即ち、チャネル長が短い場合を１とした場合、１．５倍のチャネル長の薄膜トランジスタである場合、筋模様点数の平均値が７８．６に減少した。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態に係る薄膜トランジスタを示す平面図である。
【図２】本発明の第１の実施形態に係る薄膜トランジスタの製造方法を示す断面図である。
【図３】本発明の第１の実施形態に係る薄膜トランジスタの製造方法を示す断面図である。
【図４】エキシマレーザーの照射方法を示す平面図である。
【図５】本発明の第２の実施形態に係る薄膜トランジスタを示す平面図である。
【図６】本発明の第２の実施形態に係る薄膜トランジスタの製造方法を示す断面図である。
【図７】本発明の第３の実施形態に係る薄膜トランジスタを示す平面図である。
【図８】従来の薄膜トランジスタを示す平面図である。
【図９】筋模様点数と薄膜トランジスタのゲート形状との関係を示す図である。
【図１０】筋模様点数と薄膜トランジスタのチャネル長Ｌとの関係を示す図である。
【図１１】有機ＥＬ表示パネルの等価回路図である。
【図１２】有機ＥＬ表示パネルに現れる横筋や縦筋の様子を示した図である。
【図１】
2007250936.tif 000003
【図２】
2007250936.tif 000004
【図３】
2007250936.tif 000005
【図４】
2007250936.tif 000006
【図５】
2007250936.tif 000007
【図６】
2007250936.tif 000008
【図７】
2007250936.tif 000009
【図８】
2007250936.tif 000010
【図９】
2007250936.tif 000011
【図１０】
2007250936.tif 000012
【図１１】
2007250936.tif 000013
【図１２】
2007250936.tif 000014