(57)【要約】【課題】位相補償回路を備えたＤＣ−ＤＣコンバータにおいて、安価な構成で、過大電流による制御ＩＣの破壊を防止でき、信頼性の高いものにする。【解決手段】コンパレータで三角波とエラーアンプＱ１の出力信号であるエラー信号とを比較して、エラー信号に応じたデューティ比のＰＷＭパルスを発生する。そして、このＰＷＭパルスによりＭＯＳトランジスタをオン、オフさせて直流電圧を発生し、負荷に供給する。また、スイッチＳＷ２，ＳＷ３により、ＤＣ−ＤＣコンバータの通常動作時はエラーアンプＱ１の入力側に接続された抵抗Ｒ３とコンデンサＣ３の位相補償回路の一端をエラーアンプＱ１の反転入力端子に接続し、負荷短絡（出力短絡）の検出時は接地側に接続する。【選択図】図１
2007228649.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧からのフィードバック信号と基準電圧を比較しエラー信号を生成するエラーアンプ、前記エラー信号と三角波もしくは鋸波とを比較してＰＷＭパルスを出力するコンパレータを備え、前記コンパレータから出力されたＰＷＭパルスによりスイッチング素子をオン、オフさせて直流電圧を発生するＤＣ−ＤＣコンバータであって、
前記エラーアンプへ入力される前記フィードバック信号の帰還回路に接続された位相補償回路を有するとともに、
前記出力電圧が供給される負荷の異常時に前記位相補償回路の一端の接続を前記エラーアンプの入力端子から接地側に切り換えるスイッチを有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記負荷の異常は負荷短絡であることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯端末等に使用される降圧型もしくは昇圧型のＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
スイッチング素子をオン（ＯＮ）、オフ（ＯＦＦ）させてＤＣ−ＤＣ（直流−直流）変換を行う降圧型もしくは昇圧型のＤＣ−ＤＣコンバータは、携帯端末等に広く利用されている（例えば、特許文献１参照）。図４はこのような一般的なＤＣ−ＤＣコンバータの回路構成例を示す図である。ここでは降圧型のＤＣ−ＤＣコンバータの例を示す。
【０００３】
このＤＣ−ＤＣコンバータは、出力電圧Ｖｏからのフィードバック信号と基準電圧発生器１からの基準電圧Ｖｒｅｆとの誤差を増幅するエラーアンプＱ１と、三角波発生器２からの三角波とエラーアンプＱ１の出力信号（エラー信号）とを比較し、その出力信号（エラー信号）に応じたデューティ（duty）比のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）パルスを出力するコンパレータＱ２を備え、コンパレータＱ２から出力されたＰＷＭパルスにより出力ＭＯＳドライバ３を介してスイッチング素子であるＰチャネルのＭＯＳトランジスタＴｒ１をオン、オフさせ、これにより発生した直流電圧を平滑して負荷に供給するものである。
【０００４】
上記エラーアンプＱ１及びコンパレータＱ２と、基準電圧発生器１、三角波発生器２及び出力ＭＯＳドライバ３は、３Ｖを発生する内部電源４とともに制御ＩＣ１０内に構成されている。ＭＯＳトランジスタＴｒ１には転流ダイオードＤ１及びインダクタであるコイルＬ１が接続され、コイルＬ１の反対側には平滑コンデンサＣ１が接続されている。そして、出力電圧Ｖｏが供給される負荷として、スイッチＳＷ１を介して負荷抵抗Ｒ１が接続されている。
【０００５】
また、出力電圧Ｖｏは抵抗Ｒａと抵抗Ｒｂによって分圧され、分圧された電圧がフィードバック信号として上記エラーアンプＱ１に入力され、基準電圧Ｖｒｅｆと比較される。さらに、エラーアンプＱ１の入出力間に抵抗Ｒ２とコンデンサＣ２の直列回路が位相補償回路として接続され、分圧用の抵抗Ｒａと並列に抵抗Ｒ３とコンデンサＣ３の直列回路が位相補償回路として接続されている。これらの位相補償回路は、ＤＣ−ＤＣコンバータの動作を安定にするために設けられている。
【０００６】
上記のように構成されたＤＣ−ＤＣコンバータは、エラーアンプＱ１において出力電圧Ｖｏからのフィードバック信号を基準電圧Ｖｒｅｆと比較し、その誤差電圧を増幅してエラー信号としてコンパレータＱ２に出力する。このとき、エラーアンプＱ１の出力(エラー信号)は、フィードバック信号が基準電圧Ｖｒｅｆよりも低い場合には増加する方向、逆に高い場合には減少する方向に制御される。そして、コンパレータＱ２はそのエラーアンプＱ１から出力されたエラー信号を三角波と比較し、出力ＭＯＳドライバ３にＰＷＭパルスを出力する。これにより、ＭＯＳトランジスタＴｒ１のオン、オフのデューティ比が制御され、出力電圧Ｖｏが制御される。なお、三角波発生器２から三角波を出力するとしたが、三角波の替わりに鋸波を出力するようにしてもよい。
【０００７】
実際ＤＣ−ＤＣコンバータにおいては、入力電圧Ｖｃｃや負荷電流Ｉｏが無視できない範囲で変動することも多い。また、フィードバックループを形成する部品の周波数特性によっては安定性に問題が生じることがある。これらに対し、出力電圧Ｖｏを安定に保つためにエラーアンプ周りとセンシング抵抗周りに位相補償回路を付加する場合がある（例えば、非特許文献１参照）。図４の回路では、エラーアンプＱ１の入出力間に抵抗Ｒ２とコンデンサＣ２の位相補償回路が接続され、センシング抵抗である抵抗Ｒａと並列に抵抗Ｒ３とコンデンサＣ３の位相補償回路が接続されている。
【０００８】
すなわち、エラーアンプＱ１は負帰還回路であるので位相が１８０度遅れており、出力側のコイルＬ１と平滑コンデンサＣ１によるＬＣフィルタの位相遅れとこのエラーアンプＱ１の位相遅れとが重なって３６０度の位相遅れが発生すると、出力電圧が発振することになる。そこで、エラーアンプＱ１の帰還回路にて位相補償を行うことで、出力電圧の発振を防止している。
【０００９】
また、センシング抵抗周りに位相補償回路を付加するのは、電圧モードの場合、エラーアンプＱ１の位相補償（遅れ補償）だけでは不十分な場合が多いためである。センシング抵抗の位相補償は部分的位相進み補償であり、図５に示すように一部の周波数領域の位相を進めることで、発振現象を改善する。図５はセンシング抵抗周りの位相補償回路の周波数特性を示す図であり、Ａは位相（Phase）[deg]、Ｂは利得（Gain）[dB]を示している。
【００１０】
ここで、上記のセンシング抵抗周りに位相補償回路がある場合、負荷短絡が発生すると位相補償回路のコンデンサＣ３に蓄積された電荷によってコンデンサＣ３の両端電圧が保持されるため、エラーアンプＱ１への入力端子ＩＮが負電圧になる。この制御ＩＣ１０の入力端子ＩＮには通常図６に示すように、ダイオードＤ２，Ｄ３からなる保護回路が設けられており、入力の正（＋）及び負（−）の過大電圧から保護しているが、ダイオードＤ２の接地（ＧＮＤ）側は実際には寄生トランジスタＴｒ２のエミッタと接続されているので、入力端子ＩＮが負電圧になると寄生トランジスタＴｒ２にバイアス電流が流れて寄生トランジスタＴｒ２がオンになる。このため、過大電流が寄生トランジスタＴｒ２に流れ、制御ＩＣ１０が破壊してしまう場合がある。
【００１１】
そこで、図７に示すような対策例が施されている。図７は上記の制御ＩＣ１０に過大電流が流れるのを防止する回路例を示す図である。この回路は、制御ＩＣ１０の外側で入力端子ＩＮと接地間に順方向電圧の低い（０．３Ｖ程度）ショットキーバリアダイオードＤ４を接続したものである。
【００１２】
上記の回路においては、負荷短絡が発生するとコンデンサＣ３に蓄積された電荷が放出されるが、制御ＩＣ１０内部の上記保護回路のダイオードＤ２の順方向電圧（０．６Ｖ程度）に対してショットキーバリアダイオードＤ４の順方向電圧の方が低いため、コンデンサＣ３の蓄積電荷はショットキーバリアダイオードＤ４によって放出される。そして、負電圧は０．６Ｖまで落ちないため、保護回路のダイオードＤ２はオンにならず、寄生トランジスタＴｒ２もオフのままとなり、過大電流が流れることはない。
【特許文献１】特開２００２−８４７４１号公報
【非特許文献１】三洋電機株式会社、“スイッチング電源の平滑コンデンサへの応用”、５．ＯＳ−ＣＯＮ時の設計例、[on line]、[平成１７年１２月７日検索]、インターネット〈ＵＲＬ：http://www.secc.co.jp/pdf/2005/oscon/j/j82.pdf〉
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記のような従来のＤＣ−ＤＣコンバータにおいては、外付け部品により過大電流に対する対策をしているため、部品点数及び部品レイアウトの増加によりコストアップになるという問題点がある。
【００１４】
本発明は、このような点に鑑みてなされたものであり、安価な構成で、過大電流による制御ＩＣの破壊を防止でき、信頼性の高いＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では上記課題を解決するために、出力電圧からのフィードバック信号と基準電圧を比較しエラー信号を生成するエラーアンプ、前記エラー信号と三角波もしくは鋸波とを比較してＰＷＭパルスを出力するコンパレータを備え、前記コンパレータから出力されたＰＷＭパルスによりスイッチング素子をオン、オフさせて直流電圧を発生するＤＣ−ＤＣコンバータであって、前記エラーアンプへ入力される前記フィードバック信号の帰還回路に接続された位相補償回路を有するとともに、前記出力電圧が供給される負荷の異常時に前記位相補償回路の一端の接続を前記エラーアンプの入力端子から接地側に切り換えるスイッチを有することを特徴とするＤＣ−ＤＣコンバータが提供される。
【００１６】
このようなＤＣ−ＤＣコンバータによれば、スイッチにより負荷の異常時に位相補償回路の一端の接続がエラーアンプの入力端子から接地側に切り換わるので、安価な構成で、過大電流による制御ＩＣの破壊を防止でき、信頼性の高いものとなる。
【発明の効果】
【００１７】
本発明のＤＣ−ＤＣコンバータは、スイッチにより負荷の異常時に位相補償回路の一端の接続が接地側に切り換わるので、安価な構成で、過大電流による制御ＩＣの破壊を防止でき、信頼性が高いという利点がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の第１の実施の形態のＤＣ−ＤＣコンバータの要部を示す回路図である。本実施の形態のＤＣ−ＤＣコンバータの全体構成については、図４と同様であり、コンパレータＱ２において、三角波とエラーアンプＱ１の出力信号であるエラー信号とを比較して、エラー信号に応じたデューティ比のＰＷＭパルスを発生する。そして、このコンパレータＱ２から出力されたＰＷＭパルスによりスイッチング素子であるＭＯＳトランジスタＴｒ１をオン、オフさせて直流電圧を発生し、その直流電圧を平滑して負荷に供給する。また、出力電圧Ｖｏのフィードバック信号の帰還回路であるエラーアンプＱ１の入力側に抵抗Ｒ３とコンデンサＣ３の位相補償回路を有し、出力電圧Ｖｏが供給される負荷の異常時にその位相補償回路の一端の接続をエラーアンプＱ１の入力端子から接地側に切り換えるスイッチＳＷ２，ＳＷ３を有している。このスイッチＳＷ２，ＳＷ３は、ＤＣ−ＤＣコンバータの通常動作時は上記位相補償回路の一端が接続される入力端子ＩＮとエラーアンプＱ１の反転入力端子を接続し、負荷短絡（出力短絡）の検出時は両者を接地側に接続する。
【００１９】
次に、上記のように構成されたＤＣ−ＤＣコンバータの制御動作について説明する。本実施の形態のＤＣ−ＤＣコンバータは、図４に示す回路に対して、エラーアンプＱ１と制御ＩＣ１０の入力端子ＩＮの間に二つのスイッチＳＷ２，ＳＷ３を追加した構成を有している。ここでは、入力端子ＩＮの電圧が例えば０．４Ｖ以下を過電流として検出する場合について説明する。
【００２０】
通常動作時（定常時）は安定して出力電圧Ｖｏを供給しているため、入力端子ＩＮの電圧は１Ｖ（基準電圧発生器１から出力されてエラーアンプＱ１の非反転入力端子に入力される基準電圧が１Ｖであり、この基準電圧に仮想短絡されるため）となる。負荷短絡が発生すると出力電圧および入力端子ＩＮの電圧は急激に低下し、上記の過電流を検出した時点（入力端子ＩＮの電圧＝０．４Ｖ）で、スイッチＳＷ２，ＳＷ３を接地側に切り換える。これにより、コンデンサＣ３に蓄積された電荷が接地側へ放出され、入力端子ＩＮのレベルが負電圧になることなく電荷を放出しきるので、入力端子ＩＮのレベルの最小値は０Ｖとなり、保護回路のダイオードＤ２，Ｄ３及び寄生トランジスタＴｒ２，Ｔｒ３は動作しない。
【００２１】
このように、本実施の形態のＤＣ−ＤＣコンバータは、センシング抵抗周りに位相補償回路がある回路で、出力が短絡した場合でも、スイッチＳＷ２，ＳＷ３により位相補償回路からの信号が接地側に切り換わるので、制御ＩＣ１０の入力端子ＩＮに負電圧が加わることなく、安価な構成で、過大電流による制御ＩＣ１０の破壊を防止でき、信頼性の高いものとなる。
【００２２】
なお、スイッチＳＷ３の切り換えは、ＭＯＳトランジスタＴｒ１の入力レベルを固定させる目的で行っているため、入力電圧Ｖｃｃ側へ切り換えるようにしてもよい。
図２は本実施の形態のスイッチＳＷ２，ＳＷ３の具体的構成例を示す回路図である。この回路では、入力端子ＩＮの電圧を単純にヒステリシス付きのコンパレータＱ３で判定して、ドライバ５を介してＮチャネルのＭＯＳトランジスタＴｒ５，Ｔｒ８からなるスイッチを動作させているので、ハンチング等の問題はない。コンパレータＱ３の基準電圧（Ｖ−）は図４の制御ＩＣ１０内の基準電圧発生器１からの１Ｖの基準電圧Ｖｒｅｆと抵抗から生成し、例えば立ち下がり時の閾値が０．３Ｖで、立ち上がり時の閾値が０．５Ｖになるように設定する。これは一例であり、絶対レベル及びヒステリシスレベルはハンチング等がなく安定に動作するように調整する。また、制御ＩＣ１０の入力端子ＩＮとエラーアンプＱ１を接続するスイッチは、電圧変化に対応できるようにＮチャネルのＭＯＳトランジスタＴｒ６，ＰチャネルのＭＯＳトランジスタＴｒ７及びインバータＱ４からなるトランスミッションゲート回路にしている。なお、図２ではダイオードＤ２，Ｄ３の図示を省略している。
【００２３】
図３は本発明の第２の実施の形態のＤＣ−ＤＣコンバータの要部を示す回路図である。本実施の形態は、制御ＩＣ１０がセンシング抵抗を内蔵している場合である。すなわち、制御ＩＣ１０内に出力電圧分圧用の抵抗Ｒａ，Ｒｂがあり、その接続点からエラーアンプＱ１にフィードバック信号が入力され、抵抗Ｒａと並列に位相補償回路である抵抗Ｒ３とコンデンサＣ３の直列回路が接続される構成となっている。そして、図１のスイッチＳＷ２に相当するスイッチＳＷ４によりＤＣ−ＤＣコンバータの通常動作時は上記位相補償回路からの信号をエラーアンプＱ１の反転入力端子に入力し、負荷短絡（出力短絡）の検出時は接地側に入力する。
【００２４】
本実施の形態においても、図１に示す回路と同様、負荷短絡が発生しても入力端子ＩＮが負電圧になることはなく、安価な構成で、過大電流による制御ＩＣ１０の破壊を防止でき、信頼性の高いものとなる。本実施の形態の場合、スイッチＳＷ４を接地側へ切り換えると、エラーアンプＱ１の入力は０Ｖ（出力の短絡電圧）に固定されるため、図１のスイッチＳＷ３に相当するものは必要ない。
【００２５】
なお、上記の各実施の形態では降圧型のＤＣ−ＤＣコンバータを示したが、昇圧型のＤＣ−ＤＣコンバータについても同様の作用効果が得られる。但し、昇圧型のＤＣ−ＤＣコンバータの場合、出力が短絡状態になると入力電圧Ｖｃｃ→コイル（インダクタ）→出力端子（短絡）の経路で短絡電流が流れ続ける。これが降圧型のＤＣ−ＤＣコンバータと異なる点である。コイルと出力端子との間にロードスイッチを設け、過電流検出時にロードスイッチをオフにする回路を追加した昇圧型のＤＣ−ＤＣコンバータでは、降圧型のＤＣ−ＤＣコンバータとほぼ同じ動作になる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態のＤＣ−ＤＣコンバータの要部を示す回路図である。
【図２】第１の実施の形態のスイッチの具体的構成例を示す回路図である。
【図３】本発明の第２の実施の形態のＤＣ−ＤＣコンバータの要部を示す回路図である。
【図４】一般的なＤＣ−ＤＣコンバータの回路構成例を示す図である。
【図５】センシング抵抗周りの位相補償回路の周波数特性を示す図である。
【図６】制御ＩＣの入力端子の保護回路を示す図である。
【図７】制御ＩＣに過大電流が流れるのを防止する回路例を示す図である。
【符号の説明】
【００２７】
１  基準電圧発生器
２  三角波発生器
３  出力ＭＯＳドライバ
４  内部電源
５  ドライバ
１０  制御ＩＣ
Ｃ１  平滑コンデンサ
Ｃ２，Ｃ３，  コンデンサ
Ｄ１  転流ダイオード
Ｄ２，Ｄ３  ダイオード
Ｌ１  コイル
Ｑ１  エラーアンプ
Ｑ２，Ｑ３  コンパレータ
Ｒ１  負荷抵抗
Ｒ２，Ｒ３，Ｒａ，Ｒｂ  抵抗
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４  スイッチ
Ｔｒ１，Ｔｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８  ＭＯＳトランジスタ
【図１】
2007228649.tif 000003
【図２】
2007228649.tif 000004
【図３】
2007228649.tif 000005
【図４】
2007228649.tif 000006
【図５】
2007228649.tif 000007
【図６】
2007228649.tif 000008
【図７】
2007228649.tif 000009