(57)【要約】【課題】可変抵抗材料を低温プロセスで形成可能とし、かつ電気パルス印加時の電流を低減する。【解決手段】基板４上に下部電極３が形成され、下部電極３上に可変抵抗薄膜２が形成され、可変抵抗薄膜２上に上部電極１が形成される。電源５は、上部電極１と下部電極３との間に所定の電圧を印加する。電源５によって所定の条件を満たす電圧が、上部電極１と下部電極２との間に印加されると、可変抵抗膜の抵抗値は、増加あるいは減少し、これにより、電気素子として、１ビットあるいは多ビットの情報を記憶することができる。可変抵抗薄膜２は、Ｆｅの酸化物を構成元素として含み、かつ、比抵抗が１００ｍΩｃｍ以上であり１０００Ωｃｍ以下である。【選択図】図１
2007273517.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間に接続される可変抵抗薄膜と、
を備え、
前記可変抵抗薄膜は、Feの酸化物を構成材料として含み、かつ、比抵抗が１００ｍΩｃｍ以上であり１０００Ωｃｍ以下であることを特徴とする電気素子。
【請求項２】
前記可変抵抗薄膜の膜厚は、２００ｎｍ以下であることを特徴とする請求項１に記載の電気素子。
【請求項３】
前記第１の電極および前記第２の電極のうち少なくとも１つは、Ag，Au，Pt，Ru，RuO２，Ir，IrO２のうちいずれかを用いて構成された電極であることを特徴とする請求項２に記載の電気素子。
【請求項４】
前記第１の電極と前記第２の電極との間に所定の電気的パルスを印加することにより抵抗値を変化させて、１ビットあるいは多ビットの情報を記憶することを特徴とする請求項３記載の電気素子。
【請求項５】
第１の電極を形成する工程と、
前記第１の電極上にＦｅの酸化物を構成材料として含む可変抵抗薄膜を形成する工程と、
前記可変抵抗薄膜を酸化する工程と、
前記可変抵抗薄膜上に第２の電極を形成する工程と、
を含むことを特徴とする電気素子の製造方法。
【請求項６】
前記可変抵抗薄膜の膜厚は、２００ｎｍ以下であることを特徴とする請求項５に記載の電気素子の製造方法。
【請求項７】
前記第１の電極および前記第２の電極のうち少なくとも１つは、Ag，Au，Pt，Ru，RuO２，Ir，IrO２のうちいずれかを用いて構成された電極であることを特徴とする請求項５記載の電気素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられる電気的パルスに応じてその抵抗値が変化する可変抵抗材料を用いた電気素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。こうした要求に対し、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Pr（１−Ｘ）CaＸMnO３(PCMO)、LaSrMnO３(LSMO)、GdBaCoＸOＹ(GBCO)など）を用いて不揮発性記憶素子を構成する技術が、特許文献１に開示されている。この特許文献１に開示された技術は、これらの材料（以下、可変抵抗材料と記す。）に所定の電気的パルスを与えてその抵抗値を増大もしくは減少させ、その結果変化した抵抗値を異なる数値の記憶に用いることにより、記憶素子として用いるというものである。
【０００３】
電気的パルスにより抵抗値が変化する材料としてペロブスカイト材料が特許文献１に開示されている。また、アモルファスカーボン膜の深いアクセプターレベルと浅いドナーレベルを用い、電荷注入により抵抗を変化させるメモリ素子が提案されている（非特許文献１）。
【０００４】
また、特許文献２には、アモルファス酸化物（例えば、Ti，V，Fe，Co，Y，Zr，Nb，Mo，Hf，Ta，W，Ge，Siの中から選ばれる１つ以上の元素の酸化物）にAgあるいはCuの電極を設けて電圧を印加することによって、電極材料であるAgあるいはCuをイオン化して薄膜中に拡散させ、アモルファス酸化物の抵抗値を変化させる不揮発性記憶素子に関する技術が開示されている。
【特許文献１】米国特許第6,204,139号明細書
【特許文献２】特開2004-342843号公報
【非特許文献１】J.Appl.Phys.,Vol.84,(1998),p5647
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような可変抵抗材料を用いた記憶素子を形成する際、ＣＭＯＳプロセスにおいて高温による破壊等を防ぐために、成膜時の基板温度は４５０℃以下であることが望ましい。しかし、ペロブスカイト構造を有する材料を成膜するためには、通常、成膜時に基板の温度を７００℃以上にする必要がある。
【０００６】
また、ペロブスカイト材料のような可変抵抗材料を記憶素子として利用する場合、所定の電気的パルスの印加したときに記憶素子に流れる電流は、省電力化の観点から、あるいは多数の記憶素子を同時に駆動する場合において、できるだけ小さいことが望ましい。
【０００７】
本発明は、可変抵抗材料を低温プロセスで形成可能とし、かつ電気パルスを印加したときに記憶素子に流れる電流を低減することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電気素子は、第１の電極と、第２の電極と、可変抵抗薄膜とを備え、可変抵抗薄膜は、第１の電極と第２の電極との間に接続される。可変抵抗薄膜は、Feの酸化物を構成材料として含み、比抵抗が１００ｍΩｃｍ以上であり１０００Ωｃｍ以下である。
【０００９】
好ましくは、上記可変抵抗薄膜の膜厚は、２００ｎｍ以下である。
【００１０】
好ましくは、上記第１の電極および上記第２の電極のうち少なくとも１つは、Ag，Au，Pt，Ru，RuO２，Ir，IrO２のうちいずれかを用いて構成された電極である。
【００１１】
好ましくは、上記電気素子は、上記第１の電極と上記第２の電極との間に所定の電気的パルスを印加することにより抵抗値を変化させて、１ビットあるいは多ビットの情報を記憶する。
【００１２】
本発明の電気素子の製造方法は、第１の電極を形成する工程と、前記第１の電極上にＦｅの酸化物を構成材料として含む可変抵抗薄膜を形成する工程と、前記可変抵抗薄膜を酸化する工程と、前記可変抵抗薄膜上に第２の電極を形成する工程を含む。
【００１３】
好ましくは、前記可変抵抗薄膜の膜厚は、２００ｎｍ以下である。
【００１４】
好ましくは、前記第１の電極および前記第２の電極のうち少なくとも１つは、Ag，Au，Pt，Ru，RuO２，Ir，IrO２のうちいずれかを用いて構成された電極である。
【００１５】
好ましくは、前記電気素子は、前記第１の電極と前記第２の電極との間に所定の電気的パルスを印加することによって、抵抗値を変化させて、１ビットあるいは多ビットの情報を記憶する。
【発明の効果】
【００１６】
本発明によれば、可変抵抗材料を低温プロセスで形成可能とし、かつ電気パルスを印加したときに記憶素子に流れる電流を低減することが可能となる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の実施の形態を図面を参照して詳しく説明する。
【００１８】
まず、本実施形態に用いられる電気素子の基本構成および基本特性について説明する。
【００１９】
電気素子の基本構成を図１に示す。電気素子では、基板４上に下部電極３が形成され、下部電極３上に可変抵抗薄膜２が形成され、可変抵抗薄膜２上に上部電極１が形成される。電源５は、上部電極１と下部電極３との間に所定の電圧を印加する。電源５によって所定の条件を満たす電圧が、上部電極１と下部電極２との間に印加されると、可変抵抗膜の抵抗値は、増加あるいは減少し、これにより、電気素子として、１ビットあるいは多ビットの情報を記憶することができる。例えば、ある閾値よりも大きな電圧値を有する電気的パルスが印加されると、電気素子の抵抗値が減少する。一方、その閾値よりも小さな電圧値を有する電圧（所定の条件を満たさない電圧）が印加されても、その電圧は、電気素子の抵抗変化に影響を及ぼさない（つまり、電気素子の抵抗値は変化しない）。
【００２０】
上部電極１および下部電極３に用いる材料は、例えば、Pt，Ru，Ir，Ag，Au，RuO２，IrO２が好ましい。ただし、可変抵抗薄膜２を形成する際に、通常、基板４が加熱されるので、下部電極３に用いる材料は、この加熱温度においても安定なものを用いた方が良い。
【００２１】
可変抵抗薄膜２の膜厚は、１μｍ以下であることが好ましい。可変抵抗薄膜２の膜厚を１μｍ以下にすれば、電気的パルスによって電気素子の抵抗値を変化させることが十分可能である。
【００２２】
さらに、可変抵抗薄膜２の膜厚は、２００ｎｍ以下であることが好ましい。製造プロセスにおいてリソグラフィーを行う場合、可変抵抗薄膜２の膜厚が薄いほど加工しやすいからである。また、可変抵抗薄膜２の膜厚が薄いほど、電気素子の抵抗値を変化させる電気的パルスの電圧値が低くてすむ。
【００２３】
本実施形態における可変抵抗薄膜２は、Feの酸化物を構成材料として含み、比抵抗が１００ｍΩｃｍ以上であり１０００Ωｃｍ以下である。
【実施例】
【００２４】
以下に、このような可変抵抗薄膜を用いる理由について、３つの電気素子（電気素子（Ａ），電気素子（Ｂ），電気素子（Ｃ））を例に挙げて説明する。
【００２５】
図１のように、基板４上にＰｔからなる下部電極３を形成した。次に、基板４を４００℃に加熱した状態でFe３O４をターゲットとしてスパッタリングを実行し、下部電極３上に可変抵抗薄膜２を形成した。
【００２６】
次に、上部電極を形成するにあたって、以下のようなことを行った。
【００２７】
＜比較例１＞
電気素子（Ａ）では、Ｐｔからなる上部電極１を可変抵抗薄膜２上に形成した。
【００２８】
＜実施例１＞
電気素子（Ｂ）では、可変抵抗薄膜２を、酸素プラズマ中で８０秒間保持し、これにより可変抵抗薄膜２を酸化して、その後、Ｐｔからなる上部電極１を可変抵抗薄膜２上に形成した。
【００２９】
＜比較例２＞
電気素子（Ｃ）では、可変抵抗薄膜２を、酸素プラズマ中で６００秒間保持し、これにより可変抵抗薄膜２を酸化して、その後、Ｐｔからなる上部電極１を可変抵抗薄膜２上に形成した。
【００３０】
なお、電気素子（Ａ）、（Ｂ）、（Ｃ）において、可変抵抗膜２および上部電極１は、フォトリソグラフィとドライエッチングによって、コンタクト部の大きさとして一辺が０．２μｍの矩形に形成した。
【００３１】
ここで、電気素子（Ａ），電気素子（Ｂ），電気素子（Ｃ）の各々の可変抵抗薄膜に対して４端子法で膜の比抵抗を測定した。
【００３２】
電気素子（Ａ），電気素子（Ｂ），電気素子（Ｃ）の各々の可変抵抗膜の比抵抗は、それぞれ１０ｍΩｃｍ、５Ωｃｍ、１０５Ωｃｍであった。
【００３３】
次に、上述のように作製した電気素子（Ａ），電気素子（Ｂ），電気素子（Ｃ）の各々に対して、２種類の電気的パルス（正極性パルスおよび負極性パルス）を交互に印加し、電気的パルスを１回印加するたびに電気素子の抵抗値を測定した。なお、正極性パルスは、上部電極１が下部電極３に対して「正」になる電気的パルスである。また、負極性パルスは、上部電極１が下部電極３に対して「負」になる電気的パルスである。また、ここでは、電気素子の抵抗値を求めるために、上部電極１と下部電極３との間に測定電圧（電気素子の抵抗変化に影響を及ぼさない電圧。ここでは、「０．０５Ｖ」）を印加した。つまり、測定電圧の電圧値と測定電圧印加時に流れる電流の電流値とを用いて電気素子の抵抗値を求めた。
【００３４】
＜電気素子（Ａ）の測定結果＞
正極性パルス：電圧値「＋２Ｖ」，パルス幅「１００ｎｓ」
負極性パルス：電圧値「−２Ｖ」，パルス幅「１００ｎｓ」
図２のように、電気素子（Ａ）の抵抗値は、負極性パルスを印加すると数ｋΩから数１００Ωへ減少し、正極性パルスを印加すると数１００Ωから数ｋΩへ増加した。電気的パルスの印加時に流れる電流は、約１０ｍＡであった。
【００３５】
＜電気素子（Ｂ）の測定結果＞
正極性パルス：電圧値「＋２Ｖ」，パルス幅「１００ｎｓ」
負極性パルス：電圧値「−２Ｖ」，パルス幅「１００ｎｓ」
図３のように、電気素子（Ｃ）の抵抗値は、負極性パルスを印加すると数１００ｋΩから数ｋΩへ減少し、正極性パルスを印加すると数ｋΩから数１００ｋΩへ増加した。電気的パルスの印加時に流れる電流は、約０．５ｍＡであった。
【００３６】
＜電気素子（Ｃ）の測定結果＞
正極性パルス：電圧値「＋４Ｖ」，パルス幅「１００ｎｓ」
負極性パルス：電圧値「−４Ｖ」，パルス幅「１００ｎｓ」
図４のように、電気素子（Ｃ）の抵抗値は、電気的パルスを印加しても、ほとんど変化しなかった。このように、電気素子（Ｃ）は、電気的パルスを印加しても、抵抗変化は生じなかった。
【００３７】
このように、電気素子（Ａ）、（Ｂ）は、数Ｖ程度の電気的パルスによって抵抗値が増加あるいは減少することがわかった。また、電気素子（Ａ）と比較すると、電気素子（Ｂ）は、電気的パルスの印加時に流れる電流が１／１０以下であることがわかった。
【００３８】
その他、様々な比抵抗を有する可変抵抗薄膜の電気素子を作製した同様の電気特性を評価した結果、比抵抗が１００ｍΩｃｍ以下では、電気パルス印加時に素子に流れる電流が１ｍＡを超え、消費電力の点において、実用上不適切であることがわかった。また、比抵抗が１０００Ωｃｍ以上では、電気パルスを印加しても、ほとんど素子に電流が流れず大きな抵抗変化を示さないことがわかった。
【００３９】
以上の実施例より、可変抵抗薄膜において、比抵抗が小さ過ぎると電気パルス印加時に大きな電流が流れるという問題があり、比抵抗が大き過ぎると抵抗変化が生じにくいことがわかった。
【産業上の利用可能性】
【００４０】
本発明の電気素子は、可変抵抗材料を低温プロセスで形成可能であり、かつ電気パルスを印加したときに記憶素子に流れる電流を低減することが可能であるので、不揮発性メモリ，その他可変抵抗素子等として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る電気素子の基本構成を示す図
【図２】比較例１の電気素子の抵抗変化を示すグラフ
【図３】実施例１の電気素子の抵抗変化を示すグラフ
【図４】比較例２の電気素子の抵抗変化を示すグラフ
【符号の説明】
【００４２】
１    上部電極
２    可変抵抗薄膜
３    下部電極
４    基板
５    電源
【図１】
2007273517.tif 000003
【図２】
2007273517.tif 000004
【図３】
2007273517.tif 000005
【図４】
2007273517.tif 000006