(57)【要約】【課題】本発明は、基準クロック信号を逓倍した高速クロック信号や温特の悪い素子を使用することなく、安価な回路構成で、より正確にパルス幅を測定できるパルス幅計測装置を提供する。【解決手段】入力されたパルス信号のパルス幅を基準クロック信号に基づいて計数する。基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成し、生成されたパルス信号を利用して、入力されたパルス信号のパルス幅の後端の変化点を検出する。変化点が検出されたときに生成されたパルス信号の位相データと計数された結果とを用いて、入力されたパルス信号のパルス幅を算出する。【選択図】図３
2007322232.tif 000002
【特許請求の範囲】
【請求項１】
入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、
前記入力されたパルス信号のパルス幅を基準クロック信号に基づいて計数する計数手段と、
前記基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、
前記生成されたパルス信号を利用して、前記入力されたパルス信号のパルス幅の後端の変化点を検出する検出手段と、
前記変化点が検出されたときに生成されたパルス信号の前記位相データを読み取る読取手段とを備え、
前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とするパルス幅計測装置。
【請求項２】
前記パルス信号生成手段は、前記基準クロックから前記位相データに応じてデューティ比の可変が可能なＰＷＭ信号を生成することを特徴とする請求項１記載のパルス幅計測装置。
【請求項３】
入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、
前記入力されたパルス信号のパルス幅を基準クロックに基づいて計数し、計数した結果を第１の記憶手段に記憶する第１のモードと、
前記入力されたパルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、
前記基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、
前記生成された有効信号の所定のクロック幅の範囲内で前記入力されたパルス信号のパルス幅の後端の変化点を、前記生成されたパルス信号を利用して検出する検出手段と、
前記変化点が検出されたときに生成されたパルス信号の前記位相データを第２の記憶手段に記憶する第２のモードとを備え、
前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とするパルス幅計測装置。
【請求項４】
前記パルス信号生成手段は、前記基準クロックから前記位相データに応じてデューティ比の可変が可能なＰＷＭ信号を生成することを特徴とする請求項３記載のパルス幅計測装置。
【請求項５】
入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、
前記入力されたパルス信号を所定時間遅延させた遅延パルス信号を生成する遅延パルス信号生成手段と、
前記入力されたパルス信号のパルス幅の先端に同期した同期クロック信号を生成する同期クロック信号生成手段と、
前記遅延パルス信号のパルス幅を前記同期クロック信号に基づいて計数し、計数した結果を第１の記憶手段に記憶する第１のモードと、
前記生成された遅延パルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、
前記同期クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、
前記生成された有効信号の所定のクロック幅の範囲内で前記遅延パルス信号のパルス幅の後端の変化点を、前記生成されたパルス信号を利用して検出する検出手段と、
前記変化点が検出されたときに生成されたパルス信号の前記位相データを第２の記憶手段に記憶する第２のモードとを備え、
前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とするパルス幅計測装置。
【請求項６】
前記パルス信号生成手段は、前記基準クロックから前記位相データに応じてデューティ比の可変が可能なＰＷＭ信号を生成することを特徴とする請求項５記載のパルス幅計測装置。
【請求項７】
入力された画像信号に応じて画素変調信号を生成し、前記画素変調信号に応じて複数のレーザビームを回転多面鏡にて像担持体上に走査して照射し、当該像担持体に画像情報を書き込んで可視像化し、その可視像を転写部材上に転写、定着して画像を形成する画像形成装置において、
前記レーザビームの副走査位置に応じたパルス信号を出力する副走査位置検出手段を有し、基準となるレーザビームに対応した前記副走査位置検出手段が出力する第１のパルス信号を入力し、当該第１のパルス信号のパルス幅の先端に同期した第１の同期クロック信号を生成する第１の同期クロック信号生成手段と、
前記第１のパルス信号のパルス幅を前記第１の同期クロック信号で計数する計数手段と、
前記第１の同期クロック信号で計数した結果を記憶する第１の記憶手段と、
前記第１の同期クロック信号と位相の異なる第２のパルス信号を、パルス幅を可変する位相データに基づいて生成する第２のパルス信号生成手段と、
前記生成された第２のパルス信号で前記第１のパルス信号のパルス幅の後端の変化点を検出する検出手段と、
前記変化点が検出されたときに生成された第２のパルス信号の前記位相データを記憶する第２の記憶手段と、
前記基準となるレーザビームに対する第１のパルス信号のパルス幅を測定して前記第１及び前記第２の記憶手段にそれぞれ記憶する第１のモードと、
前記第１と前記第２の記憶手段に記憶された測定結果に応じて基準となるレーザビーム以外の複数のレーザビームの副走査位置を調整する第２のモードとを有することを特徴とする画像形成装置。
【請求項８】
前記副走査位置検出手段は、前記レーザビームの副走査位置に応じてパルス幅が線形変化するパルス信号を出力することを特徴とする請求項７記載の画像形成装置。
【請求項９】
前記第２のパルス信号は、前記第１の同期クロック信号と同一周期のＰＷＭ信号であることを特徴とする請求項７又は８記載の画像形成装置。
【請求項１０】
前記第２のモードは、前記基準となるレーザビーム以外の被調整レーザビームで走査したときに前記副走査位置検出手段が出力する第３のパルス信号を前記第１の同期クロック信号生成手段に出力し、前記第３のパルス信号を前記第１の同期クロック信号で計数した値と前記第２のパルス信号で前記第３のパルス信号のパルス幅の後端の変化点を検出したときの位相データが、前記第１のモードでの前記第１の記憶手段に記憶された計数結果と前記第２の記憶手段に記憶された位相データに対して所定の差分値になるように前記被調整レーザの副走査位置を調整することを特徴とする請求項７乃至９のいずれか１項に記載の画像形成装置。
【請求項１１】
入力された画像信号に応じて画素変調信号を生成し、前記画素変調信号に応じて複数のレーザビームを回転多面鏡にて像担持体上に走査して照射し、当該像担持体に画像情報を書き込んで可視像化し、その可視像を転写部材上に転写、定着して画像を形成する画像形成装置において、
前記レーザビームの副走査位置に応じたパルス信号を出力する副走査位置検出手段を有し、基準となるレーザビームに対応した前記副走査位置検出手段が出力する第１のパルス信号を入力し、当該第１のパルス信号のパルス幅の先端に同期した第１の同期クロック信号を生成する第１の同期クロック生成手段と、
前記第１のパルス信号を所定時間遅延させ第２のパルス信号を生成する第２のパルス信号生成手段と、
前記第２のパルス信号のパルス幅を前記第１の同期クロックで計数する計数手段と、
前記第１の同期クロック信号で計数した結果を記憶する第１の記憶手段と、
前記第２のパルス信号のパルス幅を前記第１の同期クロック信号で計数し、計数した結果を前記第１の記憶手段に記憶する第１のモードと、
前記生成された第２のパルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、
前記第１の同期クロック信号と前記位相データとから第３のパルス信号を生成する第３のパルス信号生成手段と、
前記生成された有効信号の所定のクロック幅の範囲内で前記第２のパルス信号のパルス幅の後端の変化点を、前記生成された第３のパルス信号で検出する検出手段と、
前記変化点が検出されたときの前記位相データを記憶する第２の記憶手段と、
前記変化点が検出されたときに生成された第３のパルス信号の前記位相データを前記第２の記憶手段に記憶する第２のモードと、
前記第１のモードと前記第２のモードの結果に応じて基準となるレーザビーム以外の複数のレーザビームの副走査位置を調整する第３のモードとを有することを特徴とする画像形成装置。
【請求項１２】
前記副走査位置検出手段は、前記レーザビームの副走査位置に応じてパルス幅が線形変化するパルス信号を出力することを特徴とする請求項１１記載の画像形成装置。
【請求項１３】
前記第３のパルス信号は、ＰＷＭ信号であることを特徴とする請求項１１又は１２記載の画像形成装置。
【請求項１４】
前記第３のモードは、前記基準となるレーザビーム以外の被調整レーザビームで走査したときに前記副走査位置検出手段が出力する第４パルス信号を前記第１の同期クロック信号生成手段及び前記第２のパルス信号生成手段に出力し、前記第２のパルス信号生成手段で生成された第５のパルス信号を前記第１の同期クロック信号で計数した結果と前記第３のパルス信号で前記第５のパルス信号のパルス幅の後端の変化点を検出したときの位相データが、前記第１のモードでの前記第１の記憶手段に記憶された計数結果と前記第２のモードで前記第２の記憶手段に記憶された位相データに対して所定の差分値になるように前記被調整レーザの副走査位置を調整することを特徴とする請求項１１乃至１３のいずれ１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたパルス信号の時間幅（パルス幅）を計測するパルス幅計測装置と、マルチビームと副走査位置に応じて異なるパルス信号を出力する副走査位置検出器を有する光学走査装置及び画像形成装置に関する。
【背景技術】
【０００２】
入力されたパルス信号の時間幅（パルス幅）を計測する方法を図１２（ａ）及び図１２（ｂ）を参照して説明する。この方法は基準クロック信号を逓倍した高速クロック信号を用いてクロックの分解能を上げてパルス幅をカウントするものである。
【０００３】
図１２（ａ）において、１００１は基準クロック信号（ＣＬＫ）を入力して所定周波数にクロックを上げる逓倍回路である。１００２は、入力されたパルス信号（ＰＬＳ）の有効期間の間イネーブルされ、逓倍回路１００１が出力する逓倍クロック信号Ｓ１００１でカウントするカウンタである。このカウンタ１００２の出力（ＣＮＴ）が、入力されたパルス信号（ＰＬＳ）のパルス幅を表すカウント値となる。
【０００４】
例えば、基準クロック信号（ＣＬＫ）が１０ＭＨｚ、逓倍クロック信号Ｓ１００１が１００ＭＨｚに設定された場合、パルス信号（ＰＬＳ）が入力されたときにカウンタ１００２の出力（ＣＮＴ）が「３９Ｈ」（１０進数では「５７」）であった。この結果、パルス信号（ＰＬＳ）のパルス幅は、図１２（ｂ）に示すように、１００ＭＨｚ＝１０ｎｓであることから５７×１０ｎｓ＝５７０ｎｓということになる。当然、量子化誤差があるため、カウンタ１００２の出力（ＣＮＴ）が「３８Ｈ」（１０進数で「５６」）の場合もあるが、逓倍クロックを上げてカウントすることで量子化誤差を減らすことが可能になり、より正確にパルス幅を測定することができる。
【０００５】
しかしながら、上記従来のパルス幅計測方法では、実際にはパルス幅計測回路を構成する素子の速度的な限界により単純に逓倍クロックを上げてカウントすることは困難である。
【０００６】
次に、従来のアナログ電圧変換方式によるパルス幅計測方法を図１３（ａ）及び図１３（ｂ）を参照して説明する。
【０００７】
図１３（ａ）において、１１０１及び１１０２は入力されたパルス信号（ＰＬＳ）を積分するＲＣフィルタを構成している。１１０３は積分された面積部分（図１３（ｂ）の斜線部分）の電流のみを通過させるダイオードである。１１０４は該面積部分の電流値のピークをホールドするコンデンサである。１１０５はピークホールドされた電流のアナログ値をデジタル値に変換するＡ／Ｄ変換器である。
【０００８】
このように従来のアナログ電圧変換方式によるパルス幅計測方法では、入力されたパルス信号（ＰＬＳ）のパルス幅に比例した電圧値がピークホールドコンデンサ１１０４に充電されるため、パルス幅に応じた値がＡ／Ｄ変換器１１０５から出力される。このＡ／Ｄ変換器１１０５の分解能が高ければ、より正確にパルス幅が測定できる。
【０００９】
しかしながら、上記従来のアナログ電圧変換方式によるパルス幅計測では、実際にはＲＣフィルタやダイオードが温度特性を有するため、高性能なＡ／Ｄ変換器を使用しても正確なパルス幅の測定が困難である。
【００１０】
ところで、マルチビームを使用したレーザビームプリンタ等に適用される光学走査装置では、例えば、三角センサを２つ用いてその斜辺を互いに非平行になるように配置し、２つのレーザビームが斜辺間をそれぞれ通過する時間を計測し、その時間差から副走査方向の相対位置を検出し、各ビームの副走査ピッチを精密に調整する方法が提案されている（例えば、特許文献１参照）。この方法では、１つ目の三角センサに同期したクロック信号で２つ目の三角センサまでをカウントしてクロックの整数部分を計測し、それと同時に１つ目の三角センサに同期したクロック信号の遅延クロック信号を複数生成する。そして、１つ目の三角センサに同期したクロック信号が２つ目の三角センサに入った瞬間の、２つ目の三角センサに同期した遅延クロック信号を検出することでクロックの小数部分を計測している。
【特許文献１】特開平０７−２２８０００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に記載された方法では、パルス幅を正確に計測するために微小な同一遅延量の遅延クロック信号を多数生成しなくてはならず、且つそれぞれの位相を正確に揃える必要があることから回路の精度が要求され、コストアップに繋がっているという問題がある。
【００１２】
本発明は、上記問題に鑑みて成されたものであり、基準クロック信号を逓倍した高速クロック信号や温特の悪い素子を使用することなく、安価な回路構成で、より正確にパルス幅を測定できるパルス幅計測装置を提供することを目的とする。
【００１３】
また、本発明は、マルチビームを使用したレーザビームプリンタにおいても、各ビームの副走査ピッチを精密に測定することが可能な光学走査装置及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、請求項１記載のパルス幅計測装置は、入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、前記入力されたパルス信号のパルス幅を基準クロック信号に基づいて計数する計数手段と、前記基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、前記生成されたパルス信号を利用して、前記入力されたパルス信号のパルス幅の後端の変化点を検出する検出手段と、前記変化点が検出されたときに生成されたパルス信号の前記位相データを読み取る読取手段とを備え、前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とする。
【００１５】
上記目的を達成するために、請求項３記載のパルス幅計測装置は、入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、前記入力されたパルス信号のパルス幅を基準クロックに基づいて計数し、計数した結果を第１の記憶手段に記憶する第１のモードと、前記入力されたパルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、前記基準クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、前記生成された有効信号の所定のクロック幅の範囲内で前記入力されたパルス信号のパルス幅の後端の変化点を、前記生成されたパルス信号を利用して検出する検出手段と、前記変化点が検出されたときに生成されたパルス信号の前記位相データを第２の記憶手段に記憶する第２のモードとを備え、前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とする。
【００１６】
上記目的を達成するために、請求項５記載のパルス幅計測装置は、入力されたパルス信号のパルス幅を計測するパルス幅計測装置において、前記入力されたパルス信号を所定時間遅延させた遅延パルス信号を生成する遅延パルス信号生成手段と、前記入力されたパルス信号のパルス幅の先端に同期した同期クロック信号を生成する同期クロック信号生成手段と、前記遅延パルス信号のパルス幅を前記同期クロック信号に基づいて計数し、計数した結果を第１の記憶手段に記憶する第１のモードと、前記生成された遅延パルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、前記同期クロック信号と位相の異なるパルス信号を、パルス幅を可変する位相データに基づいて生成するパルス信号生成手段と、前記生成された有効信号の所定のクロック幅の範囲内で前記遅延パルス信号のパルス幅の後端の変化点を、前記生成されたパルス信号を利用して検出する検出手段と、前記変化点が検出されたときに生成されたパルス信号の前記位相データを第２の記憶手段に記憶する第２のモードとを備え、前記計数された結果と前記位相データに基づいて前記入力されたパルス信号のパルス幅を算出することを特徴とする。
【００１７】
上記目的を達成するために、請求項７記載の画像形成装置は、入力された画像信号に応じて画素変調信号を生成し、前記画素変調信号に応じて複数のレーザビームを回転多面鏡にて像担持体上に走査して照射し、当該像担持体に画像情報を書き込んで可視像化し、その可視像を転写部材上に転写、定着して画像を形成する画像形成装置において、前記レーザビームの副走査位置に応じたパルス信号を出力する副走査位置検出手段を有し、基準となるレーザビームに対応した前記副走査位置検出手段が出力する第１のパルス信号を入力し、当該第１のパルス信号のパルス幅の先端に同期した第１の同期クロック信号を生成する第１の同期クロック信号生成手段と、前記第１のパルス信号のパルス幅を前記第１の同期クロック信号で計数する計数手段と、前記第１の同期クロック信号で計数した結果を記憶する第１の記憶手段と、前記第１の同期クロック信号と位相の異なる第２のパルス信号を、パルス幅を可変する位相データに基づいて生成する第２のパルス信号生成手段と、前記生成された第２のパルス信号で前記第１のパルス信号のパルス幅の後端の変化点を検出する検出手段と、前記変化点が検出されたときに生成された第２のパルス信号の前記位相データを記憶する第２の記憶手段と、前記基準となるレーザビームに対する第１のパルス信号のパルス幅を測定して前記第１及び前記第２の記憶手段にそれぞれ記憶する第１のモードと、前記第１と前記第２の記憶手段に記憶された測定結果に応じて基準となるレーザビーム以外の複数のレーザビームの副走査位置を調整する第２のモードとを有することを特徴とする。
【００１８】
上記目的を達成するために、請求項１１記載の画像形成装置は、入力された画像信号に応じて画素変調信号を生成し、前記画素変調信号に応じて複数のレーザビームを回転多面鏡にて像担持体上に走査して照射し、当該像担持体に画像情報を書き込んで可視像化し、その可視像を転写部材上に転写、定着して画像を形成する画像形成装置において、前記レーザビームの副走査位置に応じたパルス信号を出力する副走査位置検出手段を有し、基準となるレーザビームに対応した前記副走査位置検出手段が出力する第１のパルス信号を入力し、当該第１のパルス信号のパルス幅の先端に同期した第１の同期クロック信号を生成する第１の同期クロック生成手段と、前記第１のパルス信号を所定時間遅延させ第２のパルス信号を生成する第２のパルス信号生成手段と、前記第２のパルス信号のパルス幅を前記第１の同期クロックで計数する計数手段と、前記第１の同期クロック信号で計数した結果を記憶する第１の記憶手段と、前記第２のパルス信号のパルス幅を前記第１の同期クロック信号で計数し、計数した結果を前記第１の記憶手段に記憶する第１のモードと、前記生成された第２のパルス信号のパルス幅と前記計数結果に応じた位置に所定のクロック幅を有する有効信号を生成する有効信号生成手段と、前記第１の同期クロック信号と前記位相データとから第３のパルス信号を生成する第３のパルス信号生成手段と、前記生成された有効信号の所定のクロック幅の範囲内で前記第２のパルス信号のパルス幅の後端の変化点を、前記生成された第３のパルス信号で検出する検出手段と、前記変化点が検出されたときの前記位相データを記憶する第２の記憶手段と、前記変化点が検出されたときに生成された第３のパルス信号の前記位相データを前記第２の記憶手段に記憶する第２のモードと、前記第１のモードと前記第２のモードの結果に応じて基準となるレーザビーム以外の複数のレーザビームの副走査位置を調整する第３のモードとを有することを特徴とする。
【発明の効果】
【００１９】
請求項１及び３記載の発明によれば、入力されたパルス信号のパルス幅の基準クロックに対する整数部分を求め、小数部分を１クロック内の位相データとして求めることにより、正確なパルス幅を測定することが可能になる。
【００２０】
請求項２、４、６、９及び１３記載の発明によれば、生成されたパルス信号がＰＷＭ（パルス幅変調）信号であることから、容易に多段階のパルス信号が生成できるため、簡単な回路構成で正確なパルス幅を測定することが可能になる。
【００２１】
請求項５記載の発明によれば、パルス信号生成手段によるパルス信号の生成に時間がかかる装置であっても、遅延パルス生成手段によって入力されたパルス信号を遅延させることが可能であるため、正確なパルス幅を測定することが可能になる。
【００２２】
請求項７、１０、１１及び１４記載の発明によれば、基準となるレーザを走査する位置を正確に把握することができ、その走査位置に応じて他の複数のレーザビームの走査位置を調整することが可能になる。
【００２３】
請求項８及び１２記載の発明によれば、レーザビームの走査位置に応じて出力するパルス信号のパルス幅が線形に変化する副走査位置検出装置が用いられるため、容易にレーザの走査位置が検出可能になる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００２５】
図１は、本発明の実施の形態における光学走査装置の一例の概略構成を示す図である。
【００２６】
図１において、光学走査装置１は、シリンドリカルレンズ１０と、ポリゴンミラー（回転多面鏡）１１と、ｆ−θレンズ１２と、反射ミラー１３と、走査位置検出センサ１４と、反射ミラー１６と、レーザ合成ユニット２とを備える。光学走査装置１は、例えば、マルチビームを使用したレーザビームプリンタ等の画像形成装置に搭載され、感光ドラム１７に対してレーザビーム１５を照射する。
【００２７】
レーザ合成ユニット２は、単ビームの半導体レーザ３，５と、コリメートレンズ７，８と、プリズム９とを備える。また、レーザ合成ユニット２は、ユニット回転駆動部１８により回転駆動可能に構成されている。レーザ合成ユニット２の回転軸は、ユニット自体の中心部にあって半導体レーザ３，５の各光軸と平行に設けられている。ユニット回転駆動部１８は、ビーム位置制御回路１９及びレーザ回転駆動回路２０とを備え、レーザ合成ユニット２の回転駆動を制御することにより、レーザビーム１５の感光ドラム１７への照射位置を制御する。
【００２８】
半導体レーザ３から出射されたレーザビームは、コリメートレンズ７、プリズム９及びシリンドリカルレンズ１０に入射してポリゴンミラー１１に到達する。ポリゴンミラー１１は、不図示のスキャナモータ（回転多面鏡駆動モータ）によって等角速度で回転している。
【００２９】
ポリゴンミラー１１に到達したレーザビームは、画像領域用のレーザビーム１５として偏光され、ｆ−θレンズ１２により感光ドラム１７の回転方向と直角方向に等速走査となるように変換されて、反射ミラー１６を経由して感光ドラム１７上に照射される。
【００３０】
一方、ポリゴンミラー１１により偏光された非画像領域用のレーザビーム４は、ｆ−θレンズ１２から出射された後、反射ミラー１３にて反射され、走査位置検出センサ１４に受光される。
【００３１】
半導体レーザ５から出射されたレーザビームは、コリメートレンズ８及びプリズム９に入射する。プリズム９において偏光されたレーザビームは、半導体レーザ３から出射されたレーザビームに対して予め設定されたビーム間隔で合成される。
【００３２】
半導体レーザ５から出射されたレーザビームは、シリンドリカルレンズ１０に入射し、ポリゴンミラー１１により非画像領域用のレーザビーム６として偏光され、ｆ−θレンズ１２に入射し、反射ミラー１３によって走査位置検出センサ１４に受光される。一方、画像領域用のレーザビームは、半導体レーザ１５として反射ミラー１６を経由して感光ドラム１７上に照射される。
【００３３】
図２は、図１における走査位置検出センサ１４の概略構成を示す図である。同図では、走査位置検出センサ１４により２本の走査線であるレーザビームの走査位置を検出する場合の一例を説明する。
【００３４】
図２において、走査位置検出センサ１４は、例えば、同一形状の２個のフォトセンサ（三角センサ）２１，２２を備える。フォトセンサ２１，２２は、走査線である２本のレーザビーム１，２（ＬＤ１，ＬＤ２）の走査方向に重ならないように、走査方向と略直角に間隔ｄだけ離して配置される。
【００３５】
フォトセンサ２１は、スポット２３を通過するレーザビーム１（ＬＤ１）の光出力のみを受光する。フォトセンサ２２は、スポット２４を通過するレーザビーム２（ＬＤ２）の光出力のみを受光する。フォトセンサ２１とフォトセンサ２２との間隔ｄが６００ｄｐｉ相当（４２．３３μｍ）とすると、レーザビームがフォトセンサ２１とフォトセンサ２２を横切る長さが同じになるように制御すれば、走査間隔は６００ｄｐｉになる。
【００３６】
図３は、図２の走査位置検出センサ１４に接続された走査位置検出回路の概略構成を示すブロック図である。なお、走査位置検出回路は、走査位置検出センサ１４と一体に構成されていても、別体に構成されていてもよい。
【００３７】
図３において、走査位置検出センサ１４内のフォトセンサ２１は、レーザビーム１（ＬＤ１）を受光すると出力電流信号Ｓ５０を出力する。出力電流信号Ｓ５０は、電流−電圧変換回路５０で出力電圧信号Ｓ５２に電圧変換され、増幅器５２に入力される。増幅器５２は任意のゲイン（利得）を有し、入力された出力電圧信号Ｓ５２を増幅して増幅信号Ｓ５５としてセレクタ５５に入力する。
【００３８】
一方、走査位置検出センサ１４内のフォトセンサ２２がレーザビーム２（ＬＤ２）を受光することにより出力した出力電流信号Ｓ５１は、電流−電圧変換回路５１及び増幅器５３により増幅信号Ｓ５６に変換された後にセレクタ５５に入力される。
【００３９】
セレクタ５５は、不図示のＣＰＵからのモード信号Ｓ５７を受信し、該モード信号Ｓ５７により指示された所定のモードに応じて、フォトセンサ２１からの増幅信号Ｓ５５又はフォトセンサ２２からの増幅信号Ｓ５６のいずれか一方を選択し、入力パルス信号Ｓ６１として時間計測回路５６に出力する。この所定のモードとは、基準となるレーザビーム１の時間幅（パルス幅）を計測するためのＬＤ１計測モードと、レーザビーム２のパルス幅を計測するためのＬＤ２計測モードである。
【００４０】
時間計測回路５６は、セレクタ５５から入力された入力パルス信号Ｓ６１のパルス幅を基準クロック信号Ｓ５８に基づいて計数し、当該パルス幅における整数部分（信号Ｓ６２）と小数部分（信号Ｓ６３）を不図示のＣＰＵへ出力する。時間計測回路５６に入力される信号Ｓ６０は、小数部分を計測するための平均化開始信号であり、不図示のＣＰＵから出力される。
【００４１】
不図示のＣＰＵは、基準となるレーザビーム１に対してパルス幅の計測を行い、計測結果である整数部分（信号Ｓ６２）と小数部分（信号Ｓ６３）を記憶して、モード信号Ｓ５７によりモードを切り替える。そして、レーザビーム２に対してパルス幅の計測を行い、この計測結果をレーザビーム１の計測結果と比較し、該レーザビーム１の計測結果と一致するようにレーザビーム２の走査線を調整する。
【００４２】
次に、本実施の形態におけるパルス幅計測方法を図４〜図６を参照して説明する。
【００４３】
図４は、図３の時間計測回路５６における入力パルス信号Ｓ６１のパルス幅の整数部分を計測する計測回路の一例を示す回路図である。図５は、図４に示す回路内の各信号のタイミングチャートである。図６は、入力パルス信号Ｓ６１のパルス幅の整数部分の計測タイミングの一例を示すタイミングチャートである。
【００４４】
図４において、６１は入力パルス信号Ｓ６１のパルス幅の先端（立ち上がり）に基準クロック信号Ｓ５８を同期させた同期クロック信号Ｓ６４を出力する同期クロックジェネレータである。６２は入力パルス信号Ｓ６１のパルス幅を保持したまま所定量「ｄｅｌａｙ」分だけ遅延させた遅延パルス信号Ｓ６５を出力する遅延素子である。６３は入力されたパルス信号のパルス幅の整数部分を計数するカウンタである。カウンタ６３は、入力パルス信号Ｓ６１が入力されるとクリアされ、遅延パルス信号Ｓ６５が入力されている間に同期クロック信号Ｓ６４でカウントし、カウントした結果（信号Ｓ６６）をカウント処理部６４へ出力する。
【００４５】
カウント処理部６４は、入力されたカウント結果（信号Ｓ６６）をラッチし、次に入力されたパルス信号をカウントした結果が前回のカウント結果（信号Ｓ６６）より小さければ、そのカウント値に更新する。そして、カウント処理部６４は、カウント結果（信号Ｓ６６）を入力パルス信号Ｓ６１のパルス幅の整数部分（信号Ｓ６２）として出力する。
【００４６】
このように図４に示す回路は、複数回入力されるパルス信号のパルス幅をカウントして最小のカウント値をラッチする。そして、不図示のＣＰＵは、この最小のカウント値を所定のタイミングで読み出す。ここで、最小のカウント値をラッチする理由について図６を参照して説明する。
【００４７】
図６には、入力パルス信号Ｓ６１に対応する遅延パルス信号Ｓ６５と、同期クロック信号Ｓ６４と、カウント結果Ｓ６６とが表されている。入力された入力パルス信号Ｓ６１のパルス幅が同期クロック信号Ｓ６４の６〜７クロック幅を有する場合、図６に示すように、７クロックカウントすることもあるが６クロックカウントされることもある。このことから、入力パルス信号Ｓ６１のパルス幅を複数回カウントし、そのうちの最小のカウント値が入力パルス信号Ｓ６１のパルス幅の整数部分と判断することができる。
【００４８】
次に、図３の時間計測回路５６における入力パルス信号Ｓ６１のパルス幅の小数部分を計測する方法を図７〜図９を参照して説明する。
【００４９】
図７は、図３の時間計測回路５６における入力パルス信号Ｓ６１のパルス幅の小数部分を計測する計測回路の一例を示す回路図である。図８は、図７に示す回路内の各信号のタイミングチャートである。図９は、小数部分の計測方法を説明するための図であり、（ａ）は遅延パルス信号Ｓ６５のパルス幅の後端（立ち下がり）を検出する方法を示し、（ｂ）は後述する小数部分検出結果を表す１と０の比率を示す。
【００５０】
図７において、７５はＣＰＵから入力された平均化開始信号Ｓ６０の波形の端部を検出し、同期クロック信号Ｓ６４に同期した１クロック幅のスタートトリガ信号Ｓ７６を生成するスタートトリガ生成部である。Ｓ７０は、上述した入力パルス信号Ｓ６１のパルス幅の先端から所定の遅延量「ｄｅｌａｙ」と整数部分（信号Ｓ６２）を加算した位置を起点として３クロック幅だけアクティブ（有効）となるイネーブル信号（有効信号）であり、不図示のシーケンスコントローラ（有効信号生成手段）から出力される。
【００５１】
８２は、入力されたイネーブル信号Ｓ７０に対して、順に１クロックアクティブ、１クロックネガティブ、１クロックアクティブとなるようなイネーブル信号Ｓ８１を出力する回路である。Ｓ７９は、不図示のシーケンスコントローラからの位相データを増加させると同期クロック信号Ｓ６４のパルス幅の後端から先端にパルス幅が増大するように変化する左成長ＰＷＭ信号である。位相データは、左成長ＰＷＭ信号Ｓ７９のパルス幅の先端位置を設定することが可能である。
【００５２】
７０は、入力されたイネーブル信号Ｓ８１と左成長ＰＷＭ信号Ｓ７９の論理積を演算し、波形の端部（エッジ）を検出するためのエッジ検出信号Ｓ８０を出力する論理素子である。７１，７２はエッジ検出信号Ｓ８０が入力されたときの遅延パルス信号Ｓ６５のパルス幅の後端が、後述する図９（ａ）に示すＨｉ（Ｈｉ判定領域にある）か、Ｌｏｗ（Ｌｏｗ判定領域にある）かを検出するためフリップフロップである。フリップフロップ７１，７２は、遅延パルス信号Ｓ６５とエッジ検出信号Ｓ８０の同期取りのために２段構成になっている。初段のフリップフロップ７１で信号Ｓ７１が出力され、次段のフリップフロップ７２で状態が確定し、後端状態信号Ｓ７２を出力する。
【００５３】
７３は、入力された後端エッジ検出信号Ｓ７３と後端状態信号Ｓ７２が共にイネーブルであるときにイネーブル信号を出力する論理素子である。７４は、入力された後端エッジ検出信号Ｓ７３と後端状態信号Ｓ７２が共にイネーブルであるときに、同期クロック信号Ｓ６４でカウントするカウンタであり、カウントした結果（信号Ｓ６３）を不図示のＣＰＵへ出力する。カウント結果（信号Ｓ６３）は、入力パルス信号のパルス幅の小数部分である。
【００５４】
７６は、上述した３クロック幅のイネーブル信号Ｓ７０の波形後端の１クロック分を検出する論理回路である。７７は、後述する平均処理イネーブル信号Ｓ７８がアクティブの間に後端エッジ検出信号Ｓ７３を出力する論理素子である。７８は、後端エッジ検出信号Ｓ７３が入力される回数をカウントする入力パルス数カウンタである。
【００５５】
７９は、入力パルス数カウンタ７８からのカウント値（信号Ｓ７４）と不図示のＣＰＵにより設定されたカウント値（信号Ｓ７５）とを比較し、これらが一致したときにフラグを立てるコンパレータである。８０は、入力される後端エッジ検出信号Ｓ７３を、コンパレータ７９が出力したフラグが立っているときに出力する論理素子である。
【００５６】
８１は、入力されるスタートトリガ信号Ｓ７６でＨｉになり、論理素子８０が出力する後端エッジ検出信号Ｓ７３とタイミング合わせした信号でＬｏｗになる平均処理イネーブル信号Ｓ７８を出力するＪＫフリップフロップである。
【００５７】
図７に示す回路の動作を図８のタイミングチャートに沿って説明する。
【００５８】
まず、不図示のＣＰＵからの平均化開始信号Ｓ６０がスタートトリガ生成部７５に入力されると、スタートトリガ信号Ｓ７６が生成され、ＪＫフリップフロップ８１から平均処理イネーブル信号Ｓ７８が生成される。
【００５９】
平均処理イネーブル信号Ｓ７８がアクティブの間、入力される遅延パルス信号Ｓ６５の波形の後端付近（整数部分の計測結果から得られた小数部分以降）に３クロック幅を有するイネーブル信号Ｓ７０が生成され、その区間内にエッジ検出信号である左成長ＰＷＭ信号Ｓ７９が不図示のシーケンスコントローラにより生成される。左成長ＰＷＭ信号Ｓ７９は、同期クロック信号Ｓ６４の変化点と位相の異なる変化点を有する。ここで生成されたパルス信号を使って遅延パルス信号Ｓ６５がＨｉかＬｏｗかをフリップフロップ７１，７２により検出する。この検出の結果、遅延パルス信号Ｓ６５がＨｉであれば、カウンタ７４でカウントアップする。つまり、カウンタ７４は、フリップフロップ７１，７２にエッジ検出信号Ｓ８０が入力されたときに遅延パルス信号Ｓ６５がＨｉである回数がカウントされることになる。
【００６０】
入力パルス数カウンタ７８は、平均処理イネーブル信号Ｓ７８がアクティブの間、入力パルス信号Ｓ６１を元に生成したＳ７０が入力される度にイネーブルになるため、入力パルス信号Ｓ６１が入力される回数をカウントしてカウント値とすることになる。このカウント値（信号Ｓ７４）は、不図示のＣＰＵにより設定されたカウント値（信号Ｓ７５）と一致するまでカウントアップされるため、設定されたカウント値（信号Ｓ７５）に対するカウンタ７４の出力（信号Ｓ６３）の比率（デューティ比）を見れば、左成長ＰＷＭ信号Ｓ７９の波形の変化点が遅延パルス信号Ｓ６５の波形の後端付近のどの位置にあるかを推測することができる。
【００６１】
つまり、図９（ａ）及び図９（ｂ）に示すように、設定されたカウント値に対してカウンタ７４の出力（信号Ｓ６３）の比率が高ければ高いほど左成長ＰＷＭ信号Ｓ７９が手前にある、即ち、左成長ＰＷＭ信号Ｓ７９の波形の立ち上がり点が図９（ａ）に示すＨｉ判定領域に近い位置にあることになる。一方、カウンタ７４の出力（信号Ｓ６３）の比率が低ければ低いほど左成長ＰＷＭ信号Ｓ７９は奥側にある、即ち、左成長ＰＷＭ信号Ｓ７９の波形の立ち上がり点が図９（ａ）に示すＬｏｗ判定領域に近い位置にあることになる。
【００６２】
このことから遅延パルス信号Ｓ６５のパルス幅の後端は、カウンタ７４の出力（信号Ｓ６３）の比率がほぼ５０％になる箇所であることがわかる。この左成長ＰＷＭ信号Ｓ７９のパルス幅の先端位置は、上述したように、不図示のシーケンスコントローラからの位相データで設定できるため、カウンタ７４の出力（信号Ｓ６３）の比率がほぼ５０％になるときの位相データを不図示のＣＰＵが読み取れば、入力パルス信号のパルス幅の小数部分を算出することができる。
【００６３】
例えば、基準クロック信号Ｓ５８のクロック周波数が５０ＭＨｚ、左成長ＰＷＭ信号Ｓ７９が８ｂｉｔ＝分解能２５６として、不図示のシーケンスコントローラからの位相データが「６０Ｈ」＝９６のときに、カウンタ７４の出力（信号Ｓ６３）の比率がほぼ５０％になったとする。このとき、左成長ＰＷＭ信号Ｓ７９の時間分解能は１／５０／２５６マイクロ秒＝７８．１２５ピコ秒となり、遅延パルス信号Ｓ６５のパルス幅の小数部分は７８．１２５×９６＝７．５ナノ秒ということになる。この結果、入力パルス信号のパルス幅の整数部分が６クロックとすると、入力パルス信号のパルス幅は、６／５０マイクロ秒＋７．５ナノ秒＝１２７．５ナノ秒と算出される。
【００６４】
次に、上述したパルス幅計測方法を用いた図１の光学走査装置の制御アルゴリズムを図１０及び図１１で説明する。
【００６５】
図１０及び図１１は、図１の光学走査装置における走査位置検出の制御アルゴリズムを示すフローチャートである。
【００６６】
図１０において、ＬＤ１計測モードでは、ＬＤ１を走査し、検出された入力パルス信号のパルス幅の整数部分を計測して記憶する（ステップＳ１０１）。次に、入力パルス信号のパルス幅の小数部分を計測して記憶し（ステップＳ１０２）、本処理を終了する。
【００６７】
図１１において、モード信号によりモードが切り替えられてＬＤ２計測モードになると、ＬＤ２を走査し、検出された入力パルス信号のパルス幅の整数部分を計測する（ステップＳ１１１）。次に、得られた計測結果である整数部分が上述した整数部分（信号Ｓ６２）と一致しているか否かを判断する（ステップＳ１１２）。この結果、信号Ｓ６２と一致しておらず、信号Ｓ６２の値より大きな値であれば、ＬＤ２の走査位置がＬＤ１の走査位置に近いことになるため、走査位置粗調整を行い、走査間隔を広げるようにＬＤ２の走査位置を補正する（ステップＳ１１３）。
【００６８】
一方、信号Ｓ６２の値より小さな値であれば、ＬＤ２の走査位置がＬＤ１の走査位置から遠いことになるため、走査位置粗調整を行い、走査間隔を狭めるようにＬＤ２の走査位置を補正する。このステップＳ１１１〜ステップＳ１１３は、ステップＳ１１２での判断が信号Ｓ６２と一致するか或いは１クロック分大きくなるまで繰り返される。
【００６９】
次に、ステップＳ１１４では、ＬＤ１計測時の左成長ＰＷＭ信号の位相データ（左エッジ位置指定データ）を設定し、ＬＤ２のパルス幅の小数部分を計測開始する（ステップＳ１１５）。このときの計測結果の比率がほぼ５０％、つまりＬＤ１計測時の小数部分のカウント値（信号Ｓ６３）に対して所定範囲内に入っているか否かを判断し（ステップＳ１１６）、粗調整時と同様に、一致するまでＬＤ２の走査位置を補正する（ステップＳ１１７）。そして、ステップＳ１１５〜ステップＳ１１７を繰り返し、ステップＳ１１６でＬＤ１計測時の小数部分のカウント値（信号Ｓ６３）に対して所定範囲内に入っていると判断されれば、全測定を終了して本処理を終了する。
【００７０】
上述した左成長ＰＷＭ信号Ｓ７９は、不図示のシーケンスコントローラにより生成される。このシーケンスコントローラは、一般的なレーザ駆動制御部に使われており、最近はデジタル処理で分解能１０ｂｉｔ以上という制御ＩＣも安く入手できるようになってきたため、安価でより正確なパルス幅の測定が可能になる。
【００７１】
上記実施の形態では、２ビーム光学装置に対して２つの走査位置検出センサを備える場合について説明したが、更に多ビーム光学装置においてもビーム数と同数の走査位置検出センサで同様の調整が可能になることがわかる。
【００７２】
また、多ビーム光学装置であっても１つの走査位置検出センサで同様の調整が可能になる。このことを図１４を用いて簡単に説明すると、基準となるレーザ（ＬＤ１）が走査位置検出センサ２１で検出されるクロックの整数部分、小数部分（両方をあわせて「Ｘ」とする）がわかれば、走査位置検出センサは一定の角度（ここでは「α」とする）を有する直角三角形であるため、他のレーザ（ＬＤ２）の走査位置を基準レーザから所定距離ｄになるようにするにはＬＤ１計測モードで算出されたＸから差分値ｄ＊ｔａｎα引いた、Ｘ−ｄ＊ｔａｎαになるようにＬＤ２の走査線を調整すればよいことがわかる。
【００７３】
従って、基準レーザ（ＬＤ１）の走査時間Ｘを計測できれば、他の複数のレーザの副走査ピッチ毎に所望の検出クロック数（整数部分及び小数部分を合わせて）を算出することができ、算出したクロック数になるように各走査線を調整すれば複数レーザの副走査ピッチを揃えることが可能になる。
【００７４】
本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給することによっても達成される。その場合、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行する。該記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００７５】
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク等を用いることができる。また、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ±Ｒ、ＤＶＤ−ＲＡＭ、ＤＶＤ±ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。また、プログラムコードをネットワークを介してダウンロードしてもよい。
【００７６】
コンピュータが読み出したプログラムコードを実行することにより、上述した実施の形態の機能が実現されるだけではない。すなわち、プログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【００７７】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態における光学走査装置の一例の概略構成を示す図である。
【図２】図１における走査位置検出センサ１４の概略構成を示す図である。
【図３】図２の走査位置検出センサ１４に接続された走査位置検出回路の概略構成を示すブロック図である。
【図４】図３の時間計測回路５６における入力パルス信号Ｓ６１のパルス幅の整数部分を計測する計測回路の一例を示す回路図である。
【図５】図４に示す回路内の各信号のタイミングチャートである。
【図６】入力パルス信号Ｓ６１のパルス幅の整数部分の計測タイミングの一例を示すタイミングチャートである。
【図７】図３の時間計測回路５６における入力パルス信号Ｓ６１のパルス幅の小数部分を計測する計測回路の一例を示す回路図である。
【図８】図７に示す回路内の各信号のタイミングチャートである。
【図９】小数部分の計測方法を説明するための図であり、（ａ）は遅延パルス信号Ｓ６５の波形の後端を検出する方法を示し、（ｂ）は検出時に使用されるパルス信号の比率を示す。
【図１０】ＬＤ１計測モードの制御アルゴリズムを示すフローチャートである。
【図１１】ＬＤ２計測モード及び調整モードの制御アルゴリズムを示すフローチャートである。
【図１２】従来のパルス幅計測方法を説明する図であり、（ａ）は基本回路図、（ｂ）は入出力信号波形である。
【図１３】従来のアナログ変換方式によるパルス幅計測方法を説明する図であり、（ａ）は基本回路図、（ｂ）は信号波形である。
【図１４】他の実施の形態における走査位置検出センサの概略構成を示す図である。
【符号の説明】
【００７９】
１  光学走査装置
２  レーザ合成ユニット
１４  走査位置検出センサ
１８  ユニット回転駆動部
２１，２２  フォトセンサ
５６  時間計測回路
６３  カウンタ
７５  スタートトリガ生成部
Ｓ６５  遅延パルス信号
Ｓ７５  左成長ＰＷＭ信号
７４  カウンタ
【図１】
2007322232.tif 000003
【図２】
2007322232.tif 000004
【図３】
2007322232.tif 000005
【図４】
2007322232.tif 000006
【図５】
2007322232.tif 000007
【図６】
2007322232.tif 000008
【図７】
2007322232.tif 000009
【図８】
2007322232.tif 000010
【図９】
2007322232.tif 000011
【図１０】
2007322232.tif 000012
【図１１】
2007322232.tif 000013
【図１２】
2007322232.tif 000014
【図１３】
2007322232.tif 000015
【図１４】
2007322232.tif 000016