(57)【要約】      （修正有）【課題】変形を防ぎ、歩留まりを向上させた回路基板及び半導体装置を提供する。【解決手段】表面に半導体素子１２が搭載され、裏面に裏面電極１１４が形成されてなる回路基板１１とを有し、少なくとも半導体素子１２が樹脂封止されてなる半導体装置において、回路基板１１の裏面電極１１４が形成されていない領域に、裏面電極１１４とほぼ同厚のソルダーレジスト１１８を形成するようにする。また回路基板１１の外周近傍に裏面電極１１４が形成されている場合には、裏面電極１１４によって囲まれる領域に部材を形成するようにする。また隣接する裏面電極１１４に挟まれる領域についてもソルダーレジスト１１８を形成するようにする。【選択図】図１Ｂ
2007250675.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が搭載されてなる回路基板であって、
裏面の一部の領域に電極が形成され、
裏面の前記裏面電極が形成されていない領域に、前記裏面電極とほぼ同厚の部材が形成されてなること
を特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記裏面電極は、当該回路基板の裏面の外周近傍に形成されており、
前記部材が、裏面の前記裏面電極よりも内周側の領域に形成されてなること
を特徴とする回路基板。
【請求項３】
請求項２に記載の回路基板であって、
複数の前記裏面電極が当該回路基板の裏面の外周に沿って形成されており、
前記部材が、隣接する前記裏面電極に挟まれる領域にも形成されてなること
を特徴とする回路基板。
【請求項４】
請求項１に記載の回路基板であって、
前記部材はソルダーレジスト又は導電体からなること
を特徴とする回路基板。
【請求項５】
半導体素子と、
前記半導体素子が搭載される回路基板と、
を有し、
前記回路基板の裏面に電極が形成され、
前記回路基板の裏面の前記裏面電極が形成されていない領域に、前記裏面電極とほぼ同厚の部材が形成されていること
を特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記半導体素子が樹脂封止されてなること
を特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置であって、
前記回路基板には、
当該回路基板の端面に開口し当該回路基板を貫通する複数の貫通孔と、
前記各貫通孔を塞ぐように形成されるボンディングパッドと、
が形成され、
前記電極と前記ボンディングパッドとを電気的に接続するボンディングワイヤーが設けられ、
前記半導体素子及び前記ボンディングワイヤーが樹脂封止されてなること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路基板及び半導体装置に関し、とくに回路基板の変形を防ぐための技術に関する。
【背景技術】
【０００２】
図７はトランスファモールド方式によって行われる半導体装置の樹脂封止工程の一例である。同図に示されるトランスファモールド装置７０は、半導体装置の製品外形に対応するキャビティ７１を構成する上下金型７２，７３と、エポキシ樹脂等のモールドレジン７４を加圧／溶融するプランジャ７５、モールドレジン７４の流路となるポット７６／ランナー７７／ゲート７８とを有している。
【０００３】
トランスファモールド方式によって行われる樹脂封止に際しては、まずトランスファモールド装置７０のキャビティ７１内に、半導体素子１２の搭載及びワイヤーボンディングが施された回路基板１１を固定する（図７（ａ））。次にプランジャ７５によってポット７６に充填されているモールドレジン７４を加圧／溶融し、溶融状態のモールドレジン７４をキャビティ７１に送り込む（図７（ｂ））。次にモールドレジン７４を所定時間高温（１７０〜１９０℃）に保って硬化させ（図７（ｃ））、モールドレジン７４の硬化後に、金型７２，７３から回路基板１１を取り外す（図７（ｄ））。最後に不要部分が除去されて、樹脂封止が完了する。
【特許文献１】特開平８−２５８６０号公報
【特許文献２】特開２００４−９６１３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記図７（ｂ）、（ｃ）に示す工程では、キャビティ７１に高圧充填されるモールドレジン７４によって、回路基板１１に高圧（例えば、６〜７ＭＰａ）が印加される。このため、回路基板１１が変形してしまうことがある。
【０００５】
すなわち、例えば、回路基板１１の裏面の側辺に沿ってのみ裏面電極が形成されている場合には、裏面電極が形成されていない部分と金型の間に空間ができてしまうため、モールドレジン７４から受ける圧力を、裏面電極の部分のみが支持することとなる。このため、例えば、電極が存在しない回路基板１１の中央部分が下に凸となるような形で回路基板１１が変形してしまう。ここでこのような回路基板１１の変形は、半導体装置１の製品外形の平坦性を損ない、製品の機能性や美感性を損なうこととなる。また、回路の断線や接続不良につながるおそれもあり、製造歩留まりにも影響する。
【０００６】
本発明は以上のような観点に基づいてなされたもので、回路基板の変形を防ぐことが可能な回路基板及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明のうちの主たる発明は、半導体素子が搭載されてなる回路基板であって、裏面の一部の領域に電極が形成され、裏面の前記裏面電極が形成されていない領域に、前記裏面電極とほぼ同厚の部材が形成されてなることとする。
【０００８】
このように、回路基板の裏面に、裏面電極と同厚の部材を形成するようにすることで、モールドレジン７４から受ける圧力が部材によっても支持されることとなる。このため、回路基板の変形を防ぐことができる。
【０００９】
また、本発明の主たる発明の他の一つは、上記回路基板であって、前記裏面電極は、当該回路基板の裏面の外周近傍に形成されており、前記部材が、裏面の前記裏面電極よりも内周側の領域に形成されてなることとする。
【００１０】
裏面電極が回路基板の外周近傍に形成された回路基板の場合には、例えば、このように裏面電極によって囲まれる裏面電極よりも内周側の領域に部材を形成するようにする。このような部分に部材を形成することで、モールドレジンから受ける圧力を部材によって確実に支持することができる。またモールドレジンから受ける圧力が分散され、回路基板が変形してしまうのを防ぐことができる。また裏面電極の部分にかかる圧力が緩和され、断線や接続不良を防ぐことができる。
【００１１】
また、本発明のうちの他の一つは、上記回路基板であって、複数の前記裏面電極が当該回路基板の裏面の外周に沿って形成されており、前記部材が、隣接する前記裏面電極に挟まれる領域にも形成されてなることとする。
【００１２】
このように、回路基板の裏面の外周に沿って複数の裏面電極が形成されている場合には、裏面電極よりも内側の領域だけでなく、隣接する裏面電極に挟まれる領域にも形成するようにする。そしてこのようにすることで、モールドレジン７４からの圧力を広域に分散させることができ、回路基板の変形や断線等も確実に防ぐことができる。
【００１３】
なお、上記部材は、例えば、ソルダーレジストや銅箔などの導電体である。これらによって部材を形成することで、ソルダーレジストや配線パターンの形成工程において、これらと一緒に上記部材を形成できるので、上記部材を容易に形成することができる。
【発明の効果】
【００１４】
本発明によれば、回路基板の変形を防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態につき詳細に説明する。図１Ａ乃至図１Ｃに本発明の一実施形態として説明する半導体装置１の構成を示している。図１Ａは、半導体装置１の表面側斜視図であり、図１Ｂは、半導体装置１を下面側斜視図である。図１Ｃは、半導体装置１の側面図である。図１Ｄは、図１ＡのＸ−Ｘ’線における半導体装置１の断面図である。これらの図に示すように、半導体装置１は略正方形状の扁平な回路基板１１と、回路基板１１の表面２に搭載される電子デバイスである扁平直方体状の半導体素子１２（ベアチップ）とを含んで構成されている。
【００１６】
半導体素子１２が搭載される回路基板１１は、エポキシやポリエステル、ポリイミド等の樹脂を素材とするリジッド配線基板又はフレキシブル基板（ＦＰＣ）等の有機基板である。なお、本発明は回路基板１１がセラミック配線基板、金属配線基板、又はＳｉからなる実装基板などの無機基板である場合にも適用することができる。また本実施形態で説明する回路基板１１は単層構造であるものとするが、回路基板１１は多層構造であってもよい。上記Ｓｉからなる実装基板は、例えば、フレキシブル基板の樹脂の代わりにＳｉを採用するもので、半導体素子１２と熱膨張係数が一致し、熱応力が少ないものである。
【００１７】
回路基板１１の表面２には、回路基板１１の端面１１２に沿って複数のボンディングパッド１１１が形成されている。ボンディングパッド１１１は、例えば、下層から順にＮｉ／Ａｕ等の導体を無電解メッキ又は電解メッキすることにより形成されている。
【００１８】
回路基板１１の端面１１２には、この端面１１２側に開口する複数の貫通孔１１３（Via Hall）が形成されている。図２Ａに貫通孔１１３の周辺部分の拡大斜視図を示している。同図に示すように、貫通孔１１３の回路基板１１に平行な断面は、回路基板１１の端面１１２から所定長さの直線部分を有する略半円状（長孔状）である。貫通孔１１３の内側面には、下層から順にＮｉ／Ａｕ等の導電体によるメッキが施され、これによりボンディングパッド１１１は、回路基板１１の裏面３に形成された裏面電極１１４に電気的に接続されている。
【００１９】
図１Ｂ乃至図１Ｄ、及び図３Ｂに示すように、回路基板１１の裏面３には、裏面電極１１４とほぼ同厚のソルダーレジスト１１８（部材）が、いずれの裏面電極１１４にも重ならないように、裏面電極１１４よりも内周側の正方形状の領域に形成されている。
【００２０】
ここでソルダーレジスト１１８は、半導体装置１の樹脂封止工程において回路基板１１の表面側から圧力が印加された場合に回路基板１１がその中央部分が下に凸となるように変形してしまうのを防ぐ役目を果たす。
【００２１】
すなわち、このような領域にソルダーレジスト１１８を形成しておくことで、トランスファモールド方式による樹脂封止に際し、モールドレジン（樹脂）から受ける圧力がソルダーレジスト１１８の部分によっても支持されることとなる。このため、モールドレジンから受ける圧力によって、回路基板１１が下に凸となるように変形してしまうのを防ぐことができる。また裏面電極１１４にかかる圧力が緩和されるため、断線や接続不良を防ぐことができる。
【００２２】
ソルダーレジスト１１８の素材は、例えば、エポキシ樹脂であり、例えば、整面工程や印刷工程（印刷、露光、現像）を経ることによって形成することができる。すなわち、ソルダーレジスト１１８は、一般的なソルダーレジストの形成工程において形成することができる。またソルダーレジスト１１８に代えて、銅箔などの導電体を形成するようにしてもよい。この場合には回路基板１１に設けられる配線パターンの形成工程において同時に形成することができる。
【００２３】
図３Ａに回路基板１１の平面図を示している。同図に示すように、回路基板１１の表面２の中央の領域には、回路基板１１に搭載される半導体素子１２の平面形状に合わせた形状の素子搭載領域１１５が設けられている。なお、素子搭載領域１１５は必ず設けられるわけではなく、半田による接続に代えて半導体素子１２の搭載領域に接着剤が塗布されることもある。また素子搭載領域１１５に代えて、導体による配線パターンが形成されることもある。
【００２４】
ボンディングパッド１１１は、素子搭載領域１１５の周囲に設けられている。また、同図に示すように、ボンディングパッド１１１は、回路基板１１の端面１１２とその面を一致させるとともに回路基板１１の表面２の貫通孔１１３が形成されている部分を塞ぐように形成された第１の領域１１１１と、回路基板１１の端面１１２と一致することなく半導体素子１２の縁に沿って延出して形成され、第１の領域１１１１に連続する第２の領域１１１２とを有している。
【００２５】
図３Ａにおいて、ボンディングパッド１１１の部分に表記されている破線は、第１の領域１１１１と第２の領域１１１２との境界を表している。第２の領域１１１２は、必要本数のボンディングワイヤー２０を接合可能な形状及び面積に設定されている。ボンディングパッド１１１は、以上の構成によってその全体が略Ｌ字状を呈している。なお、図３Ａに示すボンディングパッド１１１の形態は一例に過ぎず、第１の領域１１１１や第２の領域１１１２の形状や大きさは、同図に示したものに限られない。
【００２６】
ここでボンディングパッド１１１の端面が回路基板１１の端面１１２と一致していると、ダイシング時の外力等によりボンディングパッド１１１が剥がれ易くなり、また回路基板１１のダイシング時にボンディングワイヤー２０が切断されてしまう可能性がある。しかしながら本実施形態の半導体装置１では、上記のようにボンディングパッド１１１の端面１１２に接する部分を第１の領域１１１１のみとし、ボンディングパッド１１１の端面１１２に露出する部分が少ないので、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断等を防ぐことができる。具体的に説明すると、図３Ａに示すＬ字のボンディングパッド１１１は６つの側辺を有しているが、このうち半導体素子１２の外周側辺と平行で、回路基板１１の最も外周側に設けられている側辺が、半導体素子１２側に面するとともに半導体素子１２の外周側辺と平行に設けられている側辺の長に渡って設けられていない事が重要であり、これにより剥がれが生じやすいボンディングパッド１１の回路基板１１の端面に露出する部分が減って、ボンディングパッド１１１の剥がれやボンディングワイヤー２０の切断等を防ぐことができる。回路基板１１の表面２の角隅部にはインデックスマーク１１６が設けられている。
【００２７】
ボンディングワイヤー２０は、第２の領域１１１２に接合される。すなわち、貫通孔１１３の穿孔状態によっては、第１の領域１１１１にボンディングワイヤー２０を接合するための領域を確保することができないことがあるが、第２の領域１１１２を設けていることでボンディングワイヤーを接合するための領域が確実に確保される。また第２の領域１１１２にボンディングワイヤー２０を接合することで、表面の凹凸の影響などにより接合強度を充分確保できない可能性のある貫通孔１１３の直上にボンディングワイヤー２０を接合する必要がなく、ボンディングワイヤー２０をボンディングパッド１１１に確実に接合することができる。なお、別言すれば、第２の領域１１１２は、これに対応する電極パッド１２１とずれた位置に形成されており、ボンディングワイヤー２０が半導体素子１２の側辺に対して斜めに交叉する位置に形成されている。
【００２８】
図３Ｂに回路基板１１の裏面図を示している。回路基板１１の下面３の、ボンディングパッド１１１の第１の領域１１１１に対向する位置には、一部に切り欠きを有する略長方形状の複数の裏面電極１１４が設けられている。
【００２９】
なお、ソルダーレジストの形態は、図３Ｂに示すものに限られず、例えば、図３Ｃに示すように、隣接する裏面電極１１４の間の領域についてもソルダーレジスト１１８を形成するようにしてもよい。ソルダーレジスト１１８をこのような領域にも形成しておくことで、モールドレジンから受ける圧力をより一層分散させることができ、回路基板１１の変形をより確実に防ぐことができる。また裏面電極１１４にかかる圧力がさらに緩和されることとなるため、断線や接続不良をより確実に防ぐことができる。
【００３０】
以上に説明した構成によって、回路基板１１の端面には、ボンディングパッド１１１の第１の領域１１１１の断面、貫通孔１１３の内側面の断面、及び裏面電極１１４の断面が露出する。
【００３１】
ところで、回路基板１１は、例えば、複数の回路基板１１が形成された集合基板１１０から切り出されたものである。この場合の集合基板１１０の平面図を図４Ａに示している。同図に示すように、この例では隣接する位置に形成された回路基板１１のボンディングパッド１１１が連続して形成されている。また図４Ｂは、集合基板１１０の裏面図であるが、同図に示すように、隣接する位置に形成された回路基板１１の裏面電極１１４は連続している。このように、集合基板１１０の状態で隣接するボンディングパッド１１１や裏面電極１１４を連続して形成することで、回路パターンが簡素化され、パターン形成や貫通孔１１３の穿孔にかかる工数を減らすことができる。
【００３２】
一方、集合基板１１０自体は、例えば、複数の集合基板１１０が形成された連続回路基板１２０から切り出されたものである。図５に連続回路基板１２０の一例（平面図）を示している。連続回路基板１２０は、例えば、基板樹脂の片面又は両面に銅（Ｃｕ）箔（Resin Coated Copper Foil）をラミネートするラミネート工程、貫通孔１１３が形成される部分のフォトエッチング工程、レーザー光照射等による孔あけ工程、レーザー光照射やプラズマ等のドライデスミア処理あるいは化学的処理によるウェットデスミア処理による樹脂残渣工程、表面に銅（Ｃｕ）メッキ（無電解／電解）等の処理を行う導体層形成工程、フォトエッチングによりパターニングすることにより回路を形成する回路形成工程などの、各種の工程を経ることにより製造される。
【００３３】
一方、半導体素子１２の典型例は、半導体基板に、熱酸化法やＣＶＤ（Chemical Vapor Deposition）、スパッタ、リソグラフィ、不純物拡散等の各種前工程を行うことにより製造されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）である。しかしながら、ＣＭＯＳに限らず、半導体素子１２は、例えば、バイＣＭＯＳ、ＭＯＳ、リニア（バイポーラ）ＩＣ等の他の集積回路であってもよい。また半導体素子１２はトランジスタ、ダイオードなどのディスクリートな素子であってもよい。
【００３４】
半導体素子１２の上面には、その周辺縁部に沿って所定形状の複数の電極パッド１２１が形成されている。各電極パッド１２１は、各電極パッド１２１に近接する位置に形成されているボンディングパッド１１１と、Ａｕ／Ａｌなどの導体線を用いたワイヤーボンディングによって接続されている。なお、ワイヤーボンディングの方法としては、ボールボンディング（Ball Bonding）や超音波接合法などが用いられる。
【００３５】
ところで、配線されたボンディングワイヤー２０の曲率が大きいと、ボンディングワイヤー２０の不良が生じ易くなる。そこで本実施形態の半導体装置１では、ボンディングパッド１１１の領域のうち電極パッド１２１の直近ではなく、ボンディングワイヤー２０を電極パッド１２１の直近から斜めにずれた位置にある第２の領域１１１２に接合するようにしている。これによりボンディングワイヤー２０の曲率の増大を緩和してボンディングワイヤー２０の過剰変形を防ぐことができる。そしてこのことにより本実施形態の半導体装置１は、回路基板１１のサイズにより近いサイズの半導体素子１２をボンディングワイヤー２０の曲率を増大させることなく搭載することが可能となる。
【００３６】
半導体素子１２をＤＡＦ１３によって素子搭載領域１１５に接合する場合、ＤＡＦ１３としては、例えば、耐熱性及び接着強度を得るための熱硬化性樹脂としてエポキシ樹脂を７０〜８０％、保持力向上及びテープ製造の適正化を図るためのバインダー樹脂としてアクリルポリマーを１０〜１５％、ピックアップ性及びダイシング性を向上させるためのＵＶ硬化型樹脂としてアクリル樹脂を１０〜１５％を含む組成ものを用いる。
【００３７】
なお、半導体素子１２をＤＡＦ１３により素子搭載領域１１５に接合するようにした場合、半導体素子１２を回路基板１１に押圧した際に半導体素子１２の周囲に接着剤が流出するようなことが無く、ボンディングパッド１１１の汚染、ボンディングワイヤー２０の接合不良、ボンディングパッド間のショートといった前述の問題を生じない。また回路基板１１表面の状態は個体ごとに異なるため、液状（ペースト状）の接着剤を用いた場合には、接着剤の量のコントロールが難しいが、ＤＡＦ１３ではそのような問題も生じない。さらに、ＤＡＦ１３の厚みは通常は高精度で一定であるため、回路基板１１に接合された半導体素子１２に殆ど傾きが無く、各電極パッド１２１と各電極パッド１２１が接続されるボンディングパッド１１１との間の距離の精度が確保され、ワイヤーボンディングによる製品間のばらつきが抑えられる。
【００３８】
ＤＡＦ１３によって半導体素子１２を回路基板１１に接合する工程の一例を図６に示している。同図における（ａ）に示す工程では、ＤＡＦ１３（２０μｍ）を、複数の半導体素子１２が形成されたダイシング前の半導体基板１５の裏面に透明な基材１６（１００μｍ）とともに貼付している（貼付工程）。続く（ｂ）に示す工程では、ＤＡＦ１３にＵＶ照射を行って、ＤＡＦ１３の弾性率を向上させ、回路基板１１への接着性を向上させている。（ｃ）に示す工程では、ＤＡＦ１３及び基材１６とともに半導体基板１５をダイシングしている。なお、ＤＡＦ１３層が完全に切断されるようにするため、ダイシングはフルカットダイシングで行う。またピックアップ時にＤＡＦ１３を基材１６から剥がしやすくするためにダイシング深度は基材１６が２０〜３０μｍ切り込まれる程度としている。（ｄ）に示す工程では、ダイシング後の半導体素子１２をＤＡＦ１３ごと基材１６からピックアップし、例えば１２０℃に加温した回路基板１１上の素子搭載領域１１５に仮マウントしている。（ｅ）に示す工程では、半導体素子１２が仮マウントされた回路基板１１を例えば１６０℃に昇温（キュア処理）し、半導体素子１２を回路基板１１に接合している。
【００３９】
一方、半導体素子１２を接着剤によって素子搭載領域１１５に接合する場合には、半導体素子１２の素子搭載領域１１５への搭載は、例えば、導電性エポキシ樹脂や銀ペースト樹脂などからなる接着剤をシリンジのシャワーノズルからスポット状にディスペンス塗布し、次に半導体素子１２を搭載してスクラブすることにより接着剤を均一に広げ、その後、接着剤を加熱硬化する、といった工程により行われる。
【００４０】
なお、以上の工程を経て製造された回路基板１１、半導体素子１２、及びボンディングワイヤー２０の全体は、絶縁性樹脂の被覆工程を経て、エポキシ樹脂等の熱硬化性樹脂、又はポリイミド樹脂やポリフェニレンサルファイド等の熱可塑性樹脂によって樹脂封入される。樹脂封入は、例えば、トランスファモールド法やインジェクションモールド法等の金型モールド法、ポッティング法、シート接着法などによって行われる。なお、一般にはこのように樹脂封入が行われるが、樹脂封入は必ずしも行わなくてもよい。
【００４１】
ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【００４２】
例えば、回路基板１１の形状は、上述したものに限られず、ボンディングパッド１１１の第１の領域１１１１と第２の領域１１１２とが連続する部分に、図１Ａの破線円Ｃ１に示すように、第１の領域１１１１及び第２の領域１１１２の幅よりも細幅の括れを形成するようにしてもよい。このようにすることで、ボンディングパッド１１１とボンディングワイヤー２０を経路とする外部から半導体素子１２への水分の浸入を防ぐことができる。
【００４３】
また以上の実施形態では、ボンディングパッド１１１の第１の領域１１１１が回路基板１１の端面１１２に接していたが、例えば、図１Ａの破線円Ｃ２に示すように、第１の領域１１１１は必ずしも回路基板１１の端面１１２に接していなくてもよい。
【００４４】
また半導体素子１２の回路基板１１への実装形態は、フェイスアップ、フェイスダウンのいずれの形態であってもよい。
【図面の簡単な説明】
【００４５】
【図１Ａ】本発明の一実施形態として説明する半導体装置１の表面側斜視図である。
【図１Ｂ】本発明の一実施形態として説明する半導体装置１を裏面側斜視図である。
【図１Ｃ】本発明の一実施形態として説明する半導体装置１の側面図である。
【図２】本発明の一実施形態として説明する半導体装置１の貫通孔１１３周辺部分の拡大斜視図である。
【図３Ａ】本発明の一実施形態として説明する回路基板１１の平面図である。
【図３Ｂ】本発明の一実施形態として説明する回路基板１１の裏面図である。
【図３Ｃ】本発明の一実施形態として説明する回路基板１１の裏面図である。
【図４Ａ】本発明の一実施形態として説明する集合基板１１０の平面図である。
【図４Ｂ】本発明の一実施形態として説明する集合基板１１０の裏面図である。
【図５】本発明の一実施形態として説明する連続回路基板１２０の平面図である。
【図６】（ａ）〜（ｅ）は、本発明の一実施形態として説明する半導体素子１２を回路基板１１に接合する際の工程を示す図である。
【図７】（ａ）〜（ｄ）は、トランスファモールド方式による半導体装置の樹脂封止工程の一例を示す図である。
【符号の説明】
【００４６】
１  半導体装置
１１  回路基板
１１１  ボンディングパッド
１１１１  第１の領域
１１１２  第２の領域
１１３  貫通孔
１１４  裏面電極
１１５  素子搭載領域  
１１６  インデックスマーク
１１８  ソルダーレジスト
１２  半導体素子
１２１  電極パッド
１３  ＤＡＦ
１５  半導体基板
２０  ボンディングワイヤー
【図１Ａ】
2007250675.tif 000003
【図１Ｂ】
2007250675.tif 000004
【図１Ｃ】
2007250675.tif 000005
【図１Ｄ】
2007250675.tif 000006
【図２】
2007250675.tif 000007
【図３Ａ】
2007250675.tif 000008
【図３Ｂ】
2007250675.tif 000009
【図３Ｃ】
2007250675.tif 000010
【図４Ａ】
2007250675.tif 000011
【図４Ｂ】
2007250675.tif 000012
【図５】
2007250675.tif 000013
【図６】
2007250675.tif 000014
【図７】
2007250675.tif 000015