(57)【要約】【課題】ノイズを抑制した液晶パネルを提供する。【解決手段】順方向走査時には、ゲートドライバ26aのゲート端子Ｘa257をＴＦＴのオフ電圧に固定する。逆方向走査の際には、ゲートドライバ26bのゲート端子Ｘb0をＴＦＴのオフ電圧に固定する。走査線と接続していないゲート端子Ｘa257およびゲート端子Ｘb0に不必要な電圧が加わることを防止し、リプルを抑制でき、リプルに起因するノイズの発生を抑制できる。【選択図】図１
2007322495.tif 000002
【特許請求の範囲】
【請求項１】
複数段の走査線と、
これら走査線と交差して設けられた複数の信号線と、
これら走査線と信号線との交差位置のそれぞれに対応して設けられた画素電極と、
これら画素電極のそれぞれを駆動する複数のスイッチング素子と、
各スイッチング素子とこのスイッチング素子の隣接段の前記走査線との間に電気的に接続された補助容量と、
複数の出力端子を備え、これら出力端子の一部を介して前記スイッチング素子のオンオフを制御する走査信号を前記走査線に供給する複数の走査用ドライバとを具備し、
前記出力端子は、
前記走査線に電気的に接続される接続端子と、
隣接する前記走査用ドライバ側の端部近くに位置し、前記走査線に対して開放されたダミー端子とを有し、
走査時の前段側の前記走査用ドライバの前記ダミー端子は、前記走査時に前記スイッチング素子のオフ電圧に固定される
ことを特徴とした表示素子。
【請求項２】
複数段の走査線と、これら走査線と交差して設けられた複数の信号線と、これら走査線と信号線との交差位置のそれぞれに対応して設けられた画素電極と、これら画素電極のそれぞれを駆動する複数のスイッチング素子と、各スイッチング素子とこのスイッチング素子の隣接段の前記走査線との間に電気的に接続された補助容量と、複数の出力端子を備え、これら出力端子の一部を介して前記スイッチング素子のオンオフを制御する走査信号を前記走査線に供給する複数の走査用ドライバとを具備し、前記出力端子が、前記走査線に電気的に接続される接続端子と、隣接する前記走査用ドライバ側の端部近くに位置し、前記走査線に対して開放されたダミー端子とを有する表示素子の制御方法であって、
走査時に、前段側の前記走査用ドライバの前記ダミー端子を、前記スイッチング素子のオフ電圧に固定する
ことを特徴とした表示素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の端子を備え、これら端子を介して、スイッチング素子のオンオフを制御する走査信号を走査線に供給する複数の走査用ドライバを有する表示素子およびその制御方法に関する。
【背景技術】
【０００２】
従来、この種の表示素子としての液晶表示素子である液晶パネルは、アレイ基板と対向基板との間に液晶層を介在して形成され、平面四角形状の有効表示領域に、複数の画素がマトリクス状に配設されている。
【０００３】
これら画素は、アレイ基板に形成された透明電極である画素電極と、この画素電極を駆動させるスイッチング素子としての薄膜トランジスタ（ＴＦＴ）と、対向基板に形成された対向電極とを備えている。
【０００４】
各ＴＦＴは、アレイ基板上に格子状に形成された複数の走査線と信号線との交差部近傍にそれぞれ配置され、ゲート電極が走査線に、ソース電極が信号線に、ドレイン電極が画素電極に、それぞれ電気的に接続されている。
【０００５】
そして、各走査線は、アレイ基板上にて有効表示領域の外方に配置された走査用ドライバとしてのゲートドライバに電気的に接続され、各信号線は、アレイ基板上にて有効表示領域の外方に配置された信号用ドライバとしてのソースドライバに電気的に接続されており、ゲートドライバからの制御信号およびソースドライバからの画像信号によりＴＦＴが駆動されて、有効表示領域に画像が表示される。
【０００６】
このような液晶パネルにおいて、コントラストが良好で優れた表示品位を得るために、各スイッチング素子のドレイン線とこのスイッチング素子の前段、あるいは後段などの隣接段の走査線との間に補助容量を電気的に接続してその走査線の電圧変動を利用する、いわゆるＣＣ駆動をするものが知られている（例えば、特許文献１および２参照。）。
【特許文献１】特開平２−９１３号公報
【特許文献２】特開２００４−２０５６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＣ駆動方式の液晶パネルでは、前段、あるいは後段の走査線の電圧変動を利用する駆動原理上、最前段あるいは最後段にダミーの走査線が必要となる。そのため、各ゲートドライバにおいても、このダミーの走査線に対応する出力端子が必要となる。
【０００８】
しかしながら、ダミーの走査線は、有効表示領域全体の最前段と最後段とにそれぞれ形成されるものであるため、ダミーの走査線に対応するゲートドライバの出力端子は、複数のゲートドライバを並設した状態で、これらゲートドライバ間で走査線に対して開放されたダミー端子となるので、このようなダミー端子に電圧が加えられると、この電圧によって発生する不必要な電流により、ゲートドライバの他のゲート端子への電流が減少し、リプル（ノイズ）が発生しやすくなるという問題点を有している。
【０００９】
本発明は、このような点に鑑みなされたもので、ノイズの発生を抑制した表示素子およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、複数段の走査線と、これら走査線と交差して設けられた複数の信号線と、これら走査線と信号線との交差位置のそれぞれに対応して設けられた画素電極と、これら画素電極のそれぞれを駆動する複数のスイッチング素子と、各スイッチング素子とこのスイッチング素子の隣接段の前記走査線との間に電気的に接続された補助容量と、複数の出力端子を備え、これら出力端子の一部を介して前記スイッチング素子のオンオフを制御する走査信号を前記走査線に供給する複数の走査用ドライバとを具備し、前記出力端子は、前記走査線に電気的に接続される接続端子と、隣接する前記走査用ドライバ側の端部近傍に位置し、前記走査線に対して開放されたダミー端子とを有し、走査時の前段側の前記走査用ドライバの前記ダミー端子は、前記走査時に前記スイッチング素子のオフ電圧に固定されるものである。
【００１１】
そして、走査時の前段側に位置する走査用ドライバのダミー端子を、走査時にスイッチング素子のオフ電圧に固定する。
【発明の効果】
【００１２】
本発明によれば、走査線に接続されていないダミー端子に不必要な電圧が加わることを防止し、ノイズの発生を抑制できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態の表示素子の構成を図面を参照して説明する。
【００１４】
図１ないし図３において、１は表示素子としての液晶表示素子であるアクティブマトリクス型の液晶パネルで、この液晶パネル１は、アレイ基板３と、対向基板４と、これらアレイ基板３および対向基板４間に挟持されて保持された液晶層５とを有している。そして、この液晶パネル１の中央部には、画像表示が可能な有効表示領域である平面四角形状の表示エリア６が設けられている。この表示エリア６には、複数の画素7r，7b，7gが図１に示す縦方向および横方向のそれぞれに沿ったマトリクス状に配置されている。さらに、液晶パネル１は、アレイ基板３と対向基板４との間に、図示しない配向膜を介して液晶層５を保持した状態で、これらアレイ基板３と対向基板４とがシール剤８にて貼り合わされている。また、これらアレイ基板３および対向基板４それぞれの外側に位置する外表面には、互いの偏光軸が直交するように図示しない偏光板がそれぞれ配置されている。
【００１５】
アレイ基板３は、透光性を有する絶縁基板であり、一主面である内表面に、信号線11と走査線12とが互いに略直交するように配置されている。さらに、これら信号線11および走査線12にて仕切られて囲まれた各領域のそれぞれに表示エリア６の赤（Ｒ）、青（Ｂ）、緑（Ｇ）に対応する画素7r，7b，7gが位置している。また、これら画素7r，7b，7gのそれぞれは、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）15と、このＴＦＴ15に電気的に接続された画素電極16と、対向基板４に設けられた図示しない対向電極とを備えている。
【００１６】
信号線11は、画像データに対応した電圧である画像信号を供給するものである。
【００１７】
また、走査線12は、走査ラインに対して線順次走査をするために選択走査信号を供給する信号線であり、１本の補助容量用ダミーライン線12aと、１本のダミーライン線12bと、複数のゲート線12cとにより構成されている。本実施の形態において、補助容量用ダミーライン線12aは、例えば図１に示す最上段に位置し、ダミーライン線12bは、図１に示す最下段に位置している。また、これらダミーライン12a，12bのそれぞれは、ダミー画素7dを構成している。
【００１８】
そして、ＴＦＴ15は、そのゲート電極がゲート線12cに、ソース電極が信号線11に、ドレイン電極が画素電極16に、それぞれ電気的に接続され、ゲート線12cに入力された制御信号によりオンオフ制御され、信号線11に入力された画素信号を画素電極16に書き込むことにより、表示エリア６に所定の画像を表示可能となっている。
【００１９】
また、各ＴＦＴ15のドレイン電極と画素電極16との間には、補助容量18が電気的に接続されているとともに、ドレイン電極とゲート電極との間に寄生容量19が形成されている。
【００２０】
ここで、ＴＦＴ15のゲート電圧（選択走査電圧）を次のように定義する。すなわち、ＴＦＴ15がオンする電圧をオン電圧ＶDDとし、ＴＦＴ15がオフする電圧をオフ電圧ＶOFFとし、このオフ電圧ＶOFFよりさらに低い第１電圧を第１補償電圧ＶE-とし、ＴＦＴ15がオフ状態であり、オフ電圧ＶOFFより高い第２電圧を第２補償電圧ＶE+とする。走査線12の電圧は、これら電圧ＶDD，ＶOFF，ＶE-，ＶE+のいずれかに変化する。
【００２１】
第１補償電圧ＶE-は負側の電圧であり、第２補償電圧ＶE+は正側の電圧であって、これら補償電圧ＶE-，ＶE+は、ドレイン電位として信号線11から供給される信号電圧を補うもので、信号線11から供給される電圧振幅に対して、さらに広い範囲の信号電圧を液晶層５に印加することができる。なお、ＴＦＴ15は、走査線12の電圧が各補償電圧ＶE-，ＶE+と、第１補償電圧ＶE-のとき、いずれもオフ状態になっている。
【００２２】
さらに、ＴＦＴ15のドレイン電圧は、ＴＦＴ15がオン状態のときは、信号線11の電位と液晶層５の液晶容量Ｃおよび補助容量18とその充電時間とにより決定され、ＴＦＴ15がオフ状態のときは、液晶層５の液晶容量Ｃや、補助容量18および寄生容量19の容量比により決定される。
【００２３】
また、補助容量18は、液晶層５に蓄積された画像電圧の低下を抑制するために設けられたもので、ＴＦＴ15のドレイン電極と、このＴＦＴ15の隣接段のＴＦＴ15に電気的に接続された走査線12とを結合している。本実施の形態において、図２の最上段の補助容量18は、補助容量用ダミーライン線12aに電気的に接続され、他の補助容量18は、ゲート線12cに電気的に接続されている。
【００２４】
そして、画素7r，7b，7gは、これら画素7r，7b，7gに対応するＴＦＴ15のゲート電極が電気的に接続された走査線12、この走査線12に隣接する隣接段の走査線12、信号線11、液晶層５、および、補助容量18の各状態に依存し、これら画素7r，7b，7gで表示される画像は、ＴＦＴ15のドレイン電圧と対向電極の対向電圧との電位差である駆動電圧で決定される。
【００２５】
さらに、アレイ基板３は、表示エリア６から一側縁と両端縁とがそれぞれ突出し、この突出した一端縁と一側縁とが、それぞれ細長矩形状のＣＯＧ部としての額縁部であるＩＣ実装部21，22とされている。そして、これらＩＣ実装部21，22には、信号用ドライバとしての複数のソースドライバ25と、走査用ドライバとしての複数のゲートドライバ26とがそれぞれ実装されている。
【００２６】
各ソースドライバ25は、信号線11に所定の画像信号を入力するもので、細長四角形状に形成され、１つのソースドライバ25毎に複数の信号線11が電気的に接続されている。
【００２７】
各ゲートドライバ26は、走査線12に各種制御信号を入力するもので、細長四角形状に形成され、長手方向に互いに離間されて並設されている。また、１つのゲートドライバ26毎に、複数の走査線12が電気的に接続されている。
【００２８】
さらに、各ゲートドライバ26は、図４に示すように、走査タイミング信号を入力するクロック入力端子FX、走査方向切換信号を入力する切換入力端子RL、スタート信号およびパルス信号を入出力する信号入出力端子SL1，SL2，SR1，SR2、各種電圧ＶDD，ＶE+，ＶOFF，ＶE-などを印加する電圧入力端子V1，V2，V3，V4、および、出力端子としてのゲート端子Ｘnなどの端子がそれぞれ設けられている。
【００２９】
そして、各ゲートドライバ26の内部には、入力された各信号を論理演算するロジック部としてのロジック制御回路31、このロジック制御回路31にて論理演算された信号に基づき、ゲート端子Ｘnの選択信号などの各種信号を出力する双方向シフトレジスタ32、この双方向シフトレジスタ32から出力された信号を所定の電圧レベルにレベルシフトするレベルシフト回路33、および、双方向シフトレジスタ32から出力されレベルシフト回路33によりレベルシフトされた信号をゲート端子Ｘnへと出力する出力部としての４値出力バッファ34が設けられている。
【００３０】
ここで、走査タイミング信号は、走査線12（図２）の走査タイミングを指示するクロック信号であり、走査方向切換信号は、ゲートドライバ26による走査方向を順方向および逆方向に切り換える信号であり、スタート信号は、先頭のゲート端子Ｘ0をオンさせるタイミングを設定する信号であり、パルス信号は、ロジック制御回路31にて論理演算されることでゲート端子Ｘnの制御用の信号を生成するための信号である。
【００３１】
また、ゲート端子Ｘnは、図１および図２に示すように、走査線12の補助容量用ダミーライン線12a、ダミーライン線12b、あるいはゲート線12cに電気的に接続された接続端子Ｘcと、走査線12に対して開放されたダミー端子Ｘdとを備えている。
【００３２】
なお、本実施の形態では、便宜的に、ゲートドライバ26を２つとし、図１上側のゲートドライバ26をゲートドライバ26a、図１下側のゲートドライバ26をゲートドライバ26bとするとともに、これらゲートドライバ26a，26bのゲート端子Ｘnを、それぞれゲート端子Ｘan，Ｘbnとし、かつ、０≦ｎ≦２５７とする。
【００３３】
そして、ゲートドライバ26aのゲート端子Ｘa0〜Ｘa256は、補助容量用ダミーライン線12a、あるいはゲート線12cに電気的に接続された接続端子Ｘcの一部であり、ゲート端子Ｘa257は、走査線12に対して開放されたダミー端子Ｘdの一部である。
【００３４】
また、ゲートドライバ26bのゲート端子Ｘb0は、走査線12に対して開放されたダミー端子Ｘdの一部であり、ゲート端子Ｘb1〜Ｘb257は、ゲート線12c、あるいはダミーライン線12bに電気的に接続された接続端子Ｘcの一部である。
【００３５】
そして、ゲートドライバ26は、走査線12を、図１上側から図１下側へと順次走査する順方向走査と、図１下側から図１上側へと順次走査する逆方向走査とを交互に繰り返す、往復走査をするものであり、ソースドライバ25は、例えば１水平方向走査毎に液晶層５に印加する信号電圧の極性を反転させる。
【００３６】
次に、上記一実施の形態の動作を図５および図６などを参照しながら説明する。なお、図５および図６において示す各符号は、その符号の端子に対して入出力された電圧を示すものとする。
【００３７】
画像の表示の際には、ゲートドライバ26a，26bにより選択された走査線12を介して各ＴＦＴ15のゲート電極に選択走査電圧を供給するとともに、ソースドライバ25より各信号線11を介して各ＴＦＴ15のソース電極に画像データに対応した画像信号を供給する。
【００３８】
まず、順方向走査時には、ゲートドライバ26に入力される走査方向切換信号がＨレベルとなり、図５に示すように、スタート信号が信号入出力端子SL1に、パルス信号が信号入出力端子SL2に、それぞれ入力されると、ゲート端子Ｘa0に第１補償電圧ＶE-が印加され、スタート信号とパルス信号との論理演算により決定される時間Ｔ後に、この第１補償電圧ＶE-がオフ電圧ＶOFFへと上昇する。このとき、ゲート端子Ｘa0が接続されている補償容量用ダミーライン線12aには、ＴＦＴ15が接続されていないので、ＴＦＴ15のオン電圧ＶDDを印加する必要はない。
【００３９】
また、各種信号の入力後の走査タイミング信号の最初のタイミングで、ゲート端子Ｘa1にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘa1に第２補償電圧ＶE+が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第２補償電圧ＶE+がオフ電圧ＶOFFに低下する。
【００４０】
したがって、ゲート端子Ｘa1にゲート線12cを介してゲート電極が接続されたＴＦＴ15は、オン電圧ＶDDの印加に伴ってオンされ、液晶層５の液晶容量Ｃと補助容量18とが、信号線11から印加される電位まで充電されるため、信号線11から印加される電圧までドレイン電位が変化するとともに、このオン電圧ＶDDのオフによりＴＦＴ15がオフされてドレイン電位が降下し、さらに、ゲート端子Ｘa0に印加された第１補償電圧ＶE-がオフ電圧ＶOFFへと上昇することに伴って、この第１補償電圧ＶE-とオフ電圧ＶOFFとの差分、電圧が上昇する。
【００４１】
次いで、ゲート端子Ｘa1のオン電圧ＶDDのオフのタイミングで、ゲート端子Ｘa2にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘa2に第１補償電圧ＶE-が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第１補償電圧ＶE-がオフ電圧ＶOFFに上昇する。
【００４２】
したがって、ゲート端子Ｘa2にゲート線12cを介してゲート電極が接続されたＴＦＴ15は、オン電圧ＶDDの印加に伴ってオンされ、液晶層５の液晶容量Ｃと補助容量18とは、信号線11から印加される電位まで充電されるため、信号線11から印加される電圧までドレイン電位が変化するとともに、このオン電圧ＶDDのオフによりＴＦＴ15がオフされてドレイン電位が降下し、さらに、ゲート端子Ｘa1に印加された第２補償電圧ＶE+がオフ電圧ＶOFFへと降下することに伴って、この第２補償電圧ＶE+とオフ電圧ＶOFFとの差分、電圧が降下する。
【００４３】
以下、上記動作がゲート端子Ｘa255まで順次繰り返される。
【００４４】
さらに、ゲート端子Ｘa256にオン電圧ＶDDが印加されると、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘa256に第１補償電圧ＶE-が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第１補償電圧ＶE-がオフ電圧ＶOFFに上昇する。
【００４５】
このとき、ゲートドライバ26aは、ゲート端子Ｘa256のオン電圧ＶDDの印加と同じタイミングにおいて、信号入出力端子SR1，SR2からスタート信号およびパルス信号を次段のゲートドライバ26bへと出力し、ゲート端子Ｘa256のオン電圧ＶDDのオフのタイミングにて、ゲートドライバ26bのゲート端子Ｘb0に第１補償電圧ＶE-が印加される。すなわち、ゲートドライバ26aのゲート端子Ｘa256と、走査線12に対して開放されたゲートドライバ26bのゲート端子Ｘb0とに、第１補償電圧ＶE-が同時に印加される。
【００４６】
このとき、走査線12に対して開放されたゲート端子Ｘa257は、オフ電圧ＶOFFに固定され、電圧が変動しない。
【００４７】
さらに、ゲート端子Ｘa256のオン電圧ＶDDのオフのタイミングであるゲート端子Ｘb0の第１補償電圧ＶE-の印加のタイミングにおいて、ゲート端子Ｘb1にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘb1に第２補償電圧ＶE+が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第２補償電圧ＶE+がオフ電圧ＶOFFに低下する。
【００４８】
そして、以下、ゲートドライバ26bにおいても、上記ゲートドライバ26aと同様に線順次走査がなされる。
【００４９】
なお、ＴＦＴ15がオフ状態になってからも、その画像情報は次の画像情報が入力されるまでの１フィールド期間にわたって保持される。
【００５０】
一方、順方向走査の後、走査方向切換信号がＬレベルに設定されると、逆方向走査に切り換わる。この逆方向走査の場合には、上記順方向走査の場合と逆の順番で走査がなされる。
【００５１】
すなわち、図６に示すように、信号入出力端子SR1，SR2に各種信号が入力されると、ゲート端子Ｘb257に第２補償電圧ＶE+が印加され、スタート信号とパルス信号との論理演算により決定される時間Ｔ後に、この第２補償電圧ＶE+がオフ電圧ＶOFFへと降下する。このとき、ゲート端子Ｘb257が接続されているダミーライン線12bには、ＴＦＴ15が接続されていないので、ＴＦＴ15のオン電圧ＶDDを印加する必要はない。
【００５２】
また、各種信号の入力後の走査タイミング信号の最初のタイミングで、ゲート端子Ｘb256にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘb256に第１補償電圧ＶE-が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第１補償電圧ＶE-がオフ電圧ＶOFFに上昇する。
【００５３】
したがって、ゲート端子Ｘb256にゲート線12cを介してゲート電極が接続されたＴＦＴ15は、オン電圧ＶDDの印加に伴ってオンされ、液晶層５の液晶容量Ｃと補助容量18とが、信号線11から印加される電位まで充電されるため、信号線11から印加される電圧までドレイン電位が変化するとともに、このオン電圧ＶDDのオフによりＴＦＴ15がオフされてドレイン電位が降下し、さらに、ゲート端子Ｘb257に印加された第２補償電圧ＶE+がオフ電圧ＶOFFへと降下することに伴って、この第２補償電圧ＶE+とオフ電圧ＶOFFとの差分、電圧が降下する。
【００５４】
次いで、ゲート端子Ｘb256のオン電圧ＶDDのオフのタイミングで、ゲート端子Ｘb255にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘb255に第２補償電圧ＶE+が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第２補償電圧ＶE+がオフ電圧ＶOFFに降下する。
【００５５】
したがって、ゲート端子Ｘb255にゲート線12cを介してゲート電極が接続されたＴＦＴ15は、オン電圧ＶDDの印加に伴ってオンされ、液晶層５の液晶容量Ｃと補助容量18とは、信号線11から印加される電位まで充電されるため、信号線11から印加される電圧までドレイン電位が変化するとともに、このオン電圧ＶDDのオフによりＴＦＴ15がオフされてドレイン電位が降下し、さらに、ゲート端子Ｘb256に印加された第１補償電圧ＶE-がオフ電圧ＶOFFへと上昇することに伴って、この１第補償電圧ＶE-とオフ電圧ＶOFFとの差分、電圧が上昇する。
【００５６】
以下、上記動作がゲート端子Ｘb2まで順次繰り返される。
【００５７】
さらに、ゲート端子Ｘb1にオン電圧ＶDDが印加されると、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘb1に第２補償電圧ＶE+が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第２補償電圧ＶE+がオフ電圧ＶOFFに降下する。
【００５８】
このとき、ゲートドライバ26bは、ゲート端子Ｘb1のオン電圧ＶDDの印加と同じタイミングにおいて、信号入出力端子SL1，SL2からスタート信号およびパルス信号を次段のゲートドライバ26aへと出力し、ゲート端子Ｘb1のオン電圧ＶDDのオフのタイミングにて、ゲートドライバ26aのゲート端子Ｘa257に第２補償電圧ＶE+が印加される。すなわち、ゲートドライバ26bのゲート端子Ｘb1と、走査線12に対して開放されたゲートドライバ26aのゲート端子Ｘa257とに、第１補償電圧ＶE-が同時に印加される。
【００５９】
このとき、走査線12に対して開放されたゲート端子Ｘb0は、オフ電圧ＶOFFに固定され、電圧が変動しない。
【００６０】
さらに、ゲート端子Ｘb1のオン電圧ＶDDのオフのタイミングであるゲート端子Ｘa257の第２補償電圧ＶE+の印加のタイミングにおいて、ゲート端子Ｘa256にオン電圧ＶDDが印加され、このオン電圧ＶDDのオフのタイミングである次の走査タイミング信号のオンのタイミングで、ゲート端子Ｘa256に第１補償電圧ＶE-が印加され、さらに２クロック後の走査タイミング信号のオンのタイミングでこの第１補償電圧ＶE-がオフ電圧ＶOFFに上昇する。
【００６１】
そして、以下、ゲートドライバ26aにおいても、上記ゲートドライバ26bと同様に線順次走査がなされる。
【００６２】
さらに、逆方向走査が終了すると、走査方向切換信号がＨレベルに切り換わることで、再度順方向走査に切り換わる。
【００６３】
このようにして、全ての走査が終了するまで順方向走査および逆方向走査を繰り返す。
【００６４】
上述したように、ＣＣ駆動方式の液晶パネル１においては、隣接段の走査線12の電圧変動を利用するその駆動原理上、最前段、あるいは最後段の画素7r，7b，7gを駆動するために、ダミーライン線12a，12bが必要となるため、各ゲートドライバ26においても、ダミーライン線12a，12bに対応するゲート端子が必要となるから、ゲートドライバ26a，26bを用いると、ゲート端子Ｘa257，Ｘb0が、走査線12に対して開放されたダミー端子となってしまう。
【００６５】
そこで、上記一実施の形態では、走査時の前段側に位置するゲートドライバ26のダミー端子、すなわち、順方向走査の際には、ゲートドライバ26aのゲート端子Ｘa257を、逆方向走査の際には、ゲートドライバ26bのゲート端子Ｘb0を、それぞれ走査時にＴＦＴ15のオフ電圧ＶOFFに固定することで、後段のゲートドライバ26の接続端子、すなわち、順方向走査の際には、ゲートドライバ26bのゲート端子Ｘb1と、逆方向走査の際には、ゲートドライバ26aのゲート端子Ｘa256と、それぞれ同時に動作しないようにする構成とした。
【００６６】
この結果、走査線12に接続されていないダミー端子であるゲート端子Ｘa257、あるいはゲート端子Ｘb0に不必要な電圧が加わることを防止し、この不必要な電圧による不必要な電流の発生を防止してゲートドライバ26の電流を確保することでリプルを抑制でき、このリプルに起因するノイズの発生を抑制できる。
【００６７】
なお、上記一実施の形態において、ゲートドライバ26を３つ以上用いるものにも対応させて用いることができる。
【００６８】
また、液晶パネル１の走査方法としては、往復走査に限定されるものではない。
【００６９】
さらに、表示素子としては、液晶パネル１に限らず、他の様々な表示素子に対応させて用いることができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施の形態の表示素子を示す説明平面図である。
【図２】同上表示素子の一部を示す回路図である。
【図３】同上表示素子を示す説明断面図である。
【図４】同上表示素子の走査用ドライバを示すブロック図である。
【図５】同上表示素子の順方向走査時の動作を示すタイミングチャートである。
【図６】同上表示素子の逆方向走査時の動作を示すタイミングチャートである。
【符号の説明】
【００７１】
１    表示素子としての液晶パネル
11    信号線
12    走査線
15    スイッチング素子としての薄膜トランジスタ
16    画素電極
18    補助容量
26    走査用ドライバとしてのゲートドライバ
Ｘc   接続端子
Ｘd   ダミー端子
Ｘn   出力端子としてのゲート端子
【図１】
2007322495.tif 000003
【図２】
2007322495.tif 000004
【図３】
2007322495.tif 000005
【図４】
2007322495.tif 000006
【図５】
2007322495.tif 000007
【図６】
2007322495.tif 000008