(57)【要約】【課題】  簡単な構成でエラーレートを減少可能とする。【解決手段】  ＣＤ１から光ピックアップ３、ＲＦアンプ４、２値化回路６により再生した２値化ＲＦ信号からデータクロック再生用ＰＬＬ回路７により再生クロックを再生し、フレームシンク検出回路９によりフレームシンクを再生し、フレームシンク周波数制御用ＰＬＬ回路１０の位相比較回路１０ａにより再生フレームシンクと所定周波数の基準信号を位相・周波数比較し、ＬＰＦ１０ｂにより低域成分を抽出し、スピンドルサーボの周波数制御信号とする。データクロック再生用ＰＬＬ回路７のＬＰＦ７ｃの出力には再生クロックのジッタ成分が含まれているので、スピンドルサーボの位相制御信号とする。周波数制御信号と位相制御信号を回転制御信号作成回路１１で加算し、位相補償後、スピンドルモータ２のドライバ回路１２へ回転制御信号として出力する。【選択図】        図１
2007035172.tif 000002
【特許請求の範囲】
【請求項１】
ディスクを回転させるスピンドルモータと、
ディスクから同期信号を含む記録信号を読み取る信号読み取り手段と、
信号読み取り手段で読み取られた記録信号と電圧制御発振器の出力を位相比較する位相比較手段、位相比較手段の出力する位相誤差信号の低域成分を抽出し、電圧制御発振器に制御電圧として印加するＬＰＦを含むクロック再生用ＰＬＬ手段と、
信号読み取り手段で読み取られた記録信号中の同期信号を検出し、再生同期信号を出力する同期検出手段と、
再生同期信号を所定周波数の基準信号と位相比較または位相・周波数比較する位相比較手段、位相比較手段の出力する位相誤差または位相・周波数誤差の低域成分を抽出するＬＰＦとを含む再生同期信号周波数制御用ＰＬＬ手段と、
クロック再生用ＰＬＬ手段のＬＰＦ出力と再生同期信号周波数制御用ＰＬＬ手段のＬＰＦ出力を入力して回転制御信号を作成する回転制御手段と、
回転制御手段の回転制御信号に基づきスピンドルモータの回転駆動を行う駆動手段と、
を備えたことを特徴とするディスク再生装置のスピンドルモータ回転制御装置。
【請求項２】
ディスクを回転させるスピンドルモータと、
ディスクから同期信号を含む記録信号を読み取る信号読み取り手段と、
信号読み取り手段で読み取られた記録信号と電圧制御発振器の出力を位相比較する位相比較手段、位相比較手段の出力する位相誤差信号の低域成分を抽出し、電圧制御発振器に制御電圧として印加するＬＰＦを含むクロック再生用ＰＬＬ手段と、
信号読み取り手段で読み取られた記録信号中の同期信号を検出し、再生同期信号を出力する同期検出手段と、
再生同期信号を所定周波数の基準信号と位相比較または位相・周波数比較する位相比較手段、位相比較手段の出力する位相誤差または位相・周波数誤差の低域成分を抽出するＬＰＦとを含む再生同期信号周波数制御用ＰＬＬ手段と、
クロック再生用ＰＬＬ手段のＬＰＦ入力と再生同期信号周波数制御用ＰＬＬ手段のＬＰＦ出力を入力して回転制御信号を作成する回転制御手段と、
回転制御手段の回転制御信号に基づきスピンドルモータの回転駆動を行う駆動手段と、
を備えたことを特徴とするディスク再生装置のスピンドルモータ回転制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスク再生装置のスピンドルモータ回転制御装置に係り、とくに再生クロックと再生同期信号に基づき一定速回転制御を行うディスク再生装置のスピンドルモータ回転制御装置に関する。
【背景技術】
【０００２】
ディスク再生装置ではディスクを所定速度で回転するためスピンドルモータ回転制御装置が設けられている。例えば特許文献１では、図３に示す如く、ＣＤ再生中の微調スピンドルサーボ時は、ＣＤ２０にレーザビームを照射する光ピックアップ２１の検出信号に基づきＲＦ作成回路２２がＲＦ信号を作成し、位相比較回路２３、ＬＰＦ２４、電圧制御発振器（ＶＣＯ）２５がループ接続されたＰＬＬ回路２６によりデータ読み取り回路２７で用いる再生クロックを抽出する。再生クロックを分周回路２８で１／ｎの周波数に分周後、第１エラー信号生成回路２９で再生クロックの１／ｎ分周信号と周波数がｆ1 ＝４．３２１８／ｎ（ＭＨｚ）の第１基準クロックＳ１と比較して位相エラー信号ＰＥと速度エラー信号ＶＥ１を得、イコライザ回路３０でこれらのエラー信号を加算し、位相補償後、モータドライバ回路３１に入力してスピンドルモータ３２を駆動する。サーチ中の粗調スピンドルサーボ時は、ＲＦ信号からフレーム同期抜き取り回路３３で再生フレーム同期信号を抽出し、第２エラー信号生成回路３４で再生フレーム同期信号と周波数がｆ2 ＝７．３５（ｋＨｚ）の第２基準クロックＳ２と比較して速度エラー信号ＶＥ２を生成し、イコライザ回路３０で位相補償後、モータドライバ回路３１に入力してスピンドルモータ３２を駆動する。
【０００３】
ところで、上記した従来技術では微調サーボと粗調サーボのために第１、第２エラー信号生成回路が必要であり、回路部品点数が多くなる欠点があった。
また、ＣＤ２０の回転速度のジッタや光ピックアップ２１からＣＤ２０の信号面に照射されるレーザビームの収差の大小などに起因して再生クロックのエッジにはジッタ成分が生じるが、このジッタ成分に対して微調サーボが正確に応答できず、再生クロックを用いて再生した記録データのエラーレートが増大する欠点があった。具体的には、ｎ＝４として再生クロックが図４（ａ）の如くなり、エッジａ１、ａ５、ａ９ではジッタ成分が零であるが、エッジａ２、ａ３、ａ４で＋のジッタ成分が生じ、エッジａ６、ａ７、ａ８で−のジッタ成分が生じたとき（このときのＬＰＦ２４の出力は図４（ｂ）のＶｃの波形）、＋のジッタ成分が生じている期間Ａではスピンドルモータの回転速度を落とす必要があり、−のジッタ成分が生じている期間Ｂではスピンドルモータの回転速度を早める必要がある。けれども、再生クロックの分周がエッジａ１、ａ５、ａ９で実行されると、分周後の分周信号は図４（ｃ）の如くなり、このとき、例えば基準クロックＳ１（図４（ｄ））と位相比較した位相エラー信号ＰＥは図４（ｅ）の如くなって再生クロックに存在していたジッタ成分が反映されず、期間Ａ、Ｂともスピンドルモータの回転は変化しない。このため、再生クロックのジッタ成分がそのまま残ってしまう。
【０００４】
【特許文献１】特開平１０−３３００２１号公報の図５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記した従来技術の問題に鑑み、構成が簡単でエラーレートを減少できるディスク再生装置のスピンドル回転制御装置を提供することを、その目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明は、ディスクを回転させるスピンドルモータと、ディスクから同期信号を含む記録信号を読み取る信号読み取り手段と、信号読み取り手段で読み取られた記録信号と電圧制御発振器の出力を位相比較する位相比較手段、位相比較手段の出力する位相誤差信号の低域成分を抽出し、電圧制御発振器に制御電圧として印加するＬＰＦを含むクロック再生用ＰＬＬ手段と、信号読み取り手段で読み取られた記録信号中の同期信号を検出し、再生同期信号を出力する同期検出手段と、再生同期信号を所定周波数の基準信号と位相比較または位相・周波数比較する位相比較手段、位相比較手段の出力する位相誤差または位相・周波数誤差の低域成分を抽出するＬＰＦとを含む再生同期信号周波数制御用ＰＬＬ手段と、クロック再生用ＰＬＬ手段のＬＰＦ出力と再生同期信号周波数制御用ＰＬＬ手段のＬＰＦ出力を入力して回転制御信号を作成する回転制御手段と、回転制御手段の回転制御信号に基づきスピンドルモータの回転駆動を行う駆動手段と、を備えたことを特徴としている。
請求項２の発明は、ディスクから同期信号を含む記録信号を読み取る信号読み取り手段と、信号読み取り手段で読み取られた記録信号と電圧制御発振器の出力を位相比較する位相比較手段、位相比較手段の出力する位相誤差信号の低域成分を抽出し、電圧制御発振器に制御電圧として印加するＬＰＦを含むクロック再生用ＰＬＬ手段と、信号読み取り手段で読み取られた記録信号中の同期信号を検出し、再生同期信号を出力する同期検出手段と、再生同期信号を所定周波数の基準信号と位相比較または位相・周波数比較する位相比較手段、位相比較手段の出力する位相誤差または位相・周波数誤差の低域成分を抽出するＬＰＦとを含む再生同期信号周波数制御用ＰＬＬ手段と、クロック再生用ＰＬＬ手段のＬＰＦ入力と再生同期信号周波数制御用ＰＬＬ手段のＬＰＦ出力を入力して回転制御信号を作成する回転制御手段と、回転制御手段の回転制御信号に基づきスピンドルモータの回転駆動を行う駆動手段と、を備えたことを特徴としている。
【発明の効果】
【０００７】
本発明によれば、スピンドルサーボ回路の位相制御ループに再生クロックと基準信号との位相比較を行う位相比較回路を設けなくて済み、回路構成が簡単化する。また、再生クロックのエッジにジッタが生じたとき、確実にジッタ分を打ち消すスピンドルサーボが掛かるので、再生クロックを用いたデータ読み取りエラーレートを小さくできる。
【発明を実施するための最良の形態】
【０００８】
データクロック再生用ＰＬＬ回路のＬＰＦ出力または入力には再生クロックのジッタ成分が含まれている。よって、データクロック再生用ＰＬＬ回路のＬＰＦ出力または入力をスピンドルモータの位相制御信号としてスピンドルモータに対する回転制御信号作成回路に入力することで、簡単な構成により再生クロックに生じるジッタを抑圧でき、データ読み取りのエラーレートが減少する。
【実施例１】
【０００９】
図１は本発明の一実施例に係るＣＤプレーヤのスピンドルサーボ回路のブロック図である。
図１において、１はＣＤ（コンパクトディスク）、２はＣＤを一定の線速度で回転させるスピンドルモータ、３はＣＤの記録信号を読み取る光ピックアップ、４は光ピックアップ出力からＲＦ信号を作成するＲＦアンプ、５はＲＦ信号に対し波形整形を行うイコライザ回路、６はＲＦ信号の２値化を行う２値化回路、７は２値化ＲＦ信号からデータクロックを再生するデータクロック再生用ＰＬＬ回路であり、この内、７ａは２値化ＲＦ信号のクロック成分に追従した周波数及び位相で発振し、再生クロックを出力する電圧制御発振器、７ｂは２値化ＲＦ信号と再生クロックとを位相比較し、位相誤差信号（位相誤差に比例してパルス幅がＰＷＭ状に変化する信号）を出力する位相比較回路、７ｃは位相誤差信号の低域成分を抽出し、電圧制御発振器７ａへ制御電圧Ｖｃとして出力するＬＰＦである。制御電圧ＶｃはＦＳ（フルスケール；ここでは０〜＋Ｅとする）の範囲で可変し、２値化ＲＦ信号と再生クロックの位相が一致しているとき、制御電圧ＶｃはＦＳ／２となり電圧制御発振器７ａは一定の発振周波数となる。２値化ＲＦ信号に対し再生クロックの位相が進んで位相誤差が＋に大きくなると、制御電圧Ｖｃは大きくなり、電圧制御発振器７ａの発振周波数が下がって２値化ＲＦ信号と再生クロックの位相誤差が小さくなる。反対に、２値化ＲＦ信号に対し再生クロックの位相が遅れて位相誤差が−に大きくなると、制御電圧Ｖｃが小さくなり、電圧制御発振器７ａの発振周波数が上昇して２値化ＲＦ信号と再生クロックの位相誤差が小さくなる。この結果、データクロック再生用ＰＬＬ回路７により２値化ＲＦ信号に含まれるクロック成分に周波数と位相の同期した再生クロックが得られ、データ読み取り回路８へ出力される。データ読み取り回路８は２値化ＲＦ信号を再生クロックのタイミングでデータラッチしてＥＦＭデータの読み取りを行って出力する。
【００１０】
９は２値化ＲＦ信号からフレームシンクを検出し、再生フレームシンク信号を出力するフレームシンク検出回路、１０はフレームシンク検出回路で検出された再生フレームシンク信号が所定の一定周波数ｆ0 （ＣＤの場合、ｆ0 ＝７．３５ｋＨｚ。このときの２値化ＲＦ信号のクロック成分の周波数は４．３２１８ＭＨｚである）となるようにするためのフレームシンク周波数制御用ＰＬＬ回路であり、この内、１０ａは再生フレームシンク信号と周波数ｆ0 の基準クロックＳ０とを位相・周波数比較し、位相・周波数誤差信号を出力する位相比較回路（２π以上の位相差も検出可能な位相・周波数比較型）、１０ｂは位相・周波数誤差信号の低域成分を抽出するＬＰＦである。ＬＰＦ１０ｂの出力電圧ＶｆはＦＳ（フルスケール；ここでは０〜＋Ｅとする）の範囲で可変し、基準クロックＳ０と再生フレームシンク信号の位相・周波数が一致しているとき、出力電圧ＶｆはＦＳ／２となる。基準クロックＳ０に対し再生フレームシンク信号の位相・周波数が進んで位相・周波数誤差が＋に大きくなると、出力電圧Ｖｆは小さくなる。反対に、基準クロックＳ０に対し再生フレームシンク信号の位相・周波数が遅れて位相・周波数誤差が−に大きくなると、出力電圧Ｖｆが大きくなる。
【００１１】
１１は回転制御信号作成回路であり、データクロック再生用ＰＬＬ回路７のＬＰＦ７ｃの出力電圧Ｖｃをスピンドルモータ２の位相制御信号として入力し、フレームシンク周波数制御用ＰＬＬ回路１０のＬＰＦ１０ｂの出力電圧Ｖｆをスピンドルモータ２の速度制御信号として入力し、これら２つの信号を合成し、スピンドルモータ２を所定の一定線速度（約１．２ｍ／ｓ）で回転させるための回転制御信号を作成する。回転制御信号作成回路１１の内、１１ａは位相制御信号のゲインを調節する可変ボリューム、１１ｂは速度制御信号のゲインを調節する可変ボリューム、１１ｃ、１１ｄはバッファアンプ、１１ｅは位相制御信号と速度制御信号を加算する加算アンプ、１１ｆは加算アンプ出力の位相補償を行う位相補償回路であり、この位相補償回路１１ｆの出力が回転制御信号としてドライバ回路１２に出力される。ドライバ回路１２は回転制御信号に基づきスピンドルモータ２の回転駆動を行う。
【００１２】
上記の如く構成されたスピンドルサーボ回路において、ＣＤ１、光ピックアップ３、ＲＦアンプ４、イコライザ回路５、２値化回路６、データクロック再生用ＰＬＬ回路７、可変ボリューム１１ａ、バッファアンプ１１ｃ、加算アンプ１１ｅ、位相補償回路１１ｆ、ドライバ回路１２、スピンドルモータ２が位相制御ループを成す。また、ＣＤ１、光ピックアップ３、ＲＦ生成回路４、イコライザ回路５、２値化回路６、フレームシンク検出回路９、フレームシンク周波数制御用ＰＬＬ回路１０、可変ボリューム１１ｂ、バッファアンプ１１ｄ、加算アンプ１１ｅ、位相補償回路１１ｆ、ドライバ回路１２、スピンドルモータ２が速度制御ループを成す。
【００１３】
図２は再生クロックのジッタの変化とＬＰＦ７ｃの出力変化の関係を示す線図であり、以下、この図を参照して、上記した実施例の動作について説明する。
なお、位相制御信号と速度制御信号に対するゲインは可変ボリューム１１ａと１１ｂの調整により、良好な制御応答性及び制御安定性が得られるように調整済みとする。
起動直後（速度制御ループによる速度制御）
起動時、ＣＤ１の回転速度が零から立ち上がる際、線速度がデータクロック再生用ＰＬＬ回路７の引き込み開始条件（たとえば、１．２ｍ／ｓの８０％）に達するまではデータクロック再生用ＰＬＬ回路７はアンロック状態にある。
起動時、最初はフレームシンク検出回路９で検出される再生フレームシンク信号の周波数ｆが０≦ｆ＜＜ｆ0 であり、ＣＤ１の回転速度が零または零近くのときフレームシンク周波数制御用ＰＬＬ回路１０の位相比較回路１０ａは遅れの位相・周波数誤差を示す位相・周波数誤差信号を出力し、ＬＰＦ１０ｂからほぼ＋Ｅの速度制御信号が出力される。この速度制御信号は可変ボリューム１１ｂでゲイン調整後、バッファアンプ１１ｄ、加算アンプ１１ｅ、位相補償回路１１ｆを経てドライバ回路１２に回転制御信号として入力される。ドライバ回路１２からは大きな駆動電圧が出力され、スピンドルモータ２によりＣＤ１の回転が開始される。
【００１４】
ＣＤ１の回転が始まると、記録信号が光ピックアップ３により読み取られ、ＲＦアンプ４によりＲＦ信号が作成され、イコライザ回路５で波形整形後、２値化回路６により２値化ＲＦ信号が作成され、データクロック再生用ＰＬＬ回路７とフレームシンク検出回路９に入力される。フレームシンク検出回路９は２値化ＲＦ信号中のフレームシンクを検出し、再生フレームシンク信号を出力する。但し、ＣＤ１の回転速度が規定線速度に達するまでは、再生フレームシンク信号の周波数はｆ0 より小さく、フレームシンク周波数制御用ＰＬＬ回路１０の位相比較回路１０ａは遅れを示す位相・周波数誤差信号を出力するので、ＬＰＦ１０ｂからはＦＳ／２より大きい出力Ｖｆが継続し、ＣＤ１の回転速度が上昇していく。
【００１５】
データクロック再生（速度制御＋位相制御）
起動後、ＣＤ１の線速度が目標値の８０％を越えると、位相制御ループのデータクロック再生用ＰＬＬ回路７が引き込み動作を開始する。即ち、位相比較回路７ｂにより、それまでフリーラン周波数で発振中の電圧制御発振器７ａから出力された再生クロックと２値化ＲＦ信号のクロック成分との位相比較がされ、位相誤差信号が出力される。位相誤差信号はＬＰＦ７ｃにより低域成分が抽出され、制御電圧Ｖｃとして電圧制御発振器７ａに入力される。再生クロックの方が２値化ＲＦ信号より周波数が高く進みの位相誤差の場合、ＬＰＦ７ｃの出力がＦＳ／２より大きくなって再生クロックの周波数が下がる。再生クロックの方が２値化ＲＦ信号より周波数が低く遅れの位相誤差の場合、ＬＰＦ７ｃの出力がＦＳ／２より小さくなって再生クロックの周波数が上がり、再生クロックと２値化ＲＦ信号の周波数差が小さくなっていき、ロックレンジ内に入るとロックし、最終的に再生クロックの周波数が２値化ＲＦ信号のクロック成分の周波数と一致し、かつ、再生クロックの位相が２値化ＲＦ信号のクロック成分の位相と同期する。再生クロックはデータ読み取り回路８に出力されて、２値化ＲＦ信号からＥＦＭデータの読み取りが開始される。
【００１６】
但し、データクロック再生用ＰＬＬ回路７が引き込み動作開始後もＣＤ１の回転速度は前述した速度制御ループにより、再生フレームシンク周波数の目標値を７．３５ｋＨｚとした速度制御が継続している。速度制御により、ＣＤ１の回転速度が上がり過ぎ再生フレームシンク周波数が目標値を越えてｆ0 より大きくなると、位相比較回路１０ａは進みを示す位相・周波数誤差信号を出力してＬＰＦ１０ｂの出力電圧Ｖｆが小さくなり、ドライバ回路１２の駆動電圧が下がってＣＤ１の回転速度が減速する。減速で再生フレームシンク信号の周波数がｆ0 より下がると、位相比較回路１０ａは遅れを示す位相・周波数誤差信号を出力し、ＬＰＦ１０ｂの出力電圧Ｖｆは大きくなってドライバ回路１２の駆動電圧が上がりＣＤ１の回転速度が上がる。以上の動作を繰り返しながら再生フレームシンク周波数が７．３５ｋＨｚとなる線速度（約１．２ｍ／ｓ）にＣＤ１の回転速度が収束する。
従って、位相制御ループは最終的に、速度制御ループにより達成される再生フレームシンク周波数ｆ0 での２値化ＲＦ信号のクロック成分に同期した再生クロックを生成することになる。
【００１７】
同期中に、何らかの原因でＣＤ１の線速度が少し上がり（下がり）、２値化ＲＦ信号のクロック成分の位相が再生クロックより進んだ（遅れた）とき、位相比較回路７ｂから遅れ（進み）を示す位相誤差信号が出力され、ＬＰＦ７ｃの出力する制御電圧Ｖｃが少し小さく（大きく）なり、再生クロックの位相が進んで（遅れて）２値化ＲＦ信号のクロック成分との位相誤差が小さくなる。このとき、制御電圧Ｖｃが位相制御信号として、可変ボリューム１１ａ、バッファアンプ１１ｃを介して加算アンプ１１ｅにより速度制御ループ側の速度制御信号に加算されているため、スピンドルモータ２の回転速度が少し減少し（上昇し）、２値化ＲＦ信号のクロック成分の位相が遅れて（進んで）再生クロックの位相誤差が速やかに小さくなる。
【００１８】
また、同期中に何らかの原因でＣＤ１の線速度が上がり（下がり）、２値化ＲＦ信号のクロック成分の周波数がｆ0 より上がった（下がった）とき、位相比較回路１０ａから進み（遅れ）を示す位相・周波数誤差信号が出力されてＬＰＦ１０ｂの出力する速度制御信号が小さく（大きく）なるとともに、位相比較回路７ｂから遅れ（進み）を示す位相誤差信号が出力されてＬＰＦ７ｃの出力する位相制御信号が小さく（大きく）なり、ドライバ回路１２の駆動電圧が下がって（上がって）ＣＤ１の回転速度が減速（加速）し、２値化ＲＦ信号の周波数が下がり（上がり）、２値化ＲＦ信号の周波数が速やかにｆ0 に戻る。また、データクロック再生用ＰＬＬ回路７の働きにより、再生クロックの位相が２値化ＲＦ信号のクロック成分に同期する。
【００１９】
このように、ＣＤ１の線速度が変動して２値化ＲＦ信号と再生クロックの位相誤差が大きくなったり、再生フレームシンク周波数がｆ0 からずれても、位相制御ループと速度制御ループの働きにより、速やかに２値化ＲＦ信号と再生クロックの位相誤差が小さくなり、また再生フレームシンク周波数がｆ0 に戻る。そして位相制御ループの出力する位相制御信号はＬＰＦ７ｃの出力としたので、２値化ＲＦ信号のクロック成分と再生クロックの間の位相差にジッタが生じた場合でも、位相制御信号にジッタ分が反映されるため、ＣＤ１の回転速度が当該ジッタ分を打ち消すようにスピンドルサーボが掛かることになり、２値化ＲＦ信号に対する再生クロックの同期状態が良好に維持され、データ読み取り回路８での読み取りエラーレートが小さくなる。
【００２０】
再生クロックのジッタの抑圧
ＣＤ１の回転速度のジッタなどに起因して再生クロックのエッジには例えば図２（ａ）に示す如くジッタ成分が生じるが（図２（ａ）では、エッジｂ１、ｂ５、ｂ９ではジッタ成分が零であるが、エッジｂ２、ｂ３、ｂ４で＋のジッタ成分が生じ、エッジｂ６、ｂ７、ｂ８で−のジッタ成分が生じている）、このジッタ成分に対して位相制御ループが応答する。再生クロックのジッタ成分はＬＰＦ７ｃから出力される制御電圧Ｖｃの変化分に含まれており（図２（ｂ）参照）、位相制御ループにより、再生クロックに＋（−）のジッタが生じるときは制御電圧Ｖｃが大きく（小さく）なるので、ＣＤ１の回転速度が上がり（下がり）、２値化ＲＦ信号のクロック成分の位相が進み（遅れ）、再生クロックと２値化ＲＦ信号のクロック成分との位相差が小さくなる。この結果、再生クロックのジッタが抑圧され、データ読み取り時のエラーレートが小さくなる。
【００２１】
この実施例によれば、スピンドルサーボ回路の位相制御ループに再生クロックと基準クロックとの位相比較を行う位相比較回路を設けなくて済み、回路構成が簡単化する。また、再生クロックにジッタが生じたとき、ジッタ分を打ち消すスピンドルサーボが掛かるので、再生クロックを用いたデータ読み取り時のエラーレートを小さくできる。
【００２２】
なお、上記した実施例では、データクロック再生用ＰＬＬ回路のＬＰＦ出力をスピンドルサーボの位相制御信号としたが、位相誤差に応じてＰＷＭ状に変化するＬＰＦ入力をスピンドルサーボの位相制御信号とすることもできる。また、データクロック再生用ＰＬＬ回路の位相比較回路を位相・周波数比較型としても良く、フレームシンク周波数制御用ＰＬＬ回路の位相比較回路を、通常の位相比較型としても良い。
【産業上の利用可能性】
【００２３】
本発明は、ＣＤプレーヤ、ミニディスクシステム、ＤＶＤプレーヤ、ＤＶＤレコーダ等の種々のディスク再生装置に適用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係るＣＤプレーヤのスピンドルサーボ回路のブロック図である（実施例１）。
【図２】データクロック再生用ＰＬＬ回路での再生クロックのジッタの変化とＬＰＦの出力変化の関係を示す線図である。
【図３】従来のＣＤプレーヤのスピンドルサーボ回路を示すブロック図である。
【図４】従来の問題点の説明図である。
【符号の説明】
【００２５】
１  ＣＤ
２  スピンドルモータ
３  光ピックアップ
４  ＲＦアンプ
７  データクロック再生用ＰＬＬ回路
９  フレームシンク検出回路
１０  フレームシンク周波数制御用ＰＬＬ回路
１１  回転制御信号作成回路
１２  ドライバ回路
【図１】
2007035172.tif 000003
【図２】
2007035172.tif 000004
【図３】
2007035172.tif 000005
【図４】
2007035172.tif 000006