(57)【要約】【課題】酸化物半導体を用いた薄膜トランジスタにおいて酸化物半導体と絶縁層との良好な界面を有し、安定した高い薄膜トランジスタ特性を実現する。【解決手段】基板１上に少なくとも、ソース電極３と、ドレイン電極４と、チャネル領域を含む半導体層２と、ゲート絶縁膜５と、ゲート電極６とを有する薄膜トランジスタであって、半導体層が、酸化物半導体層であり、ゲート絶縁膜が、少なくともＯとＮとを含むアモルファスシリコンであり、且つ酸化物半導体層の界面側で酸素濃度が高く、ゲート電極側に向かって酸素濃度が減少するように、ゲート絶縁膜が膜厚方向で酸素濃度の分布を持つ。【選択図】図1
2007250982.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも、ソース電極と、ドレイン電極と、チャネル領域を含む半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記半導体層が、酸化物半導体層であり、
前記ゲート絶縁膜が、少なくともＯとＮとを含むアモルファスシリコンであり、且つ前記酸化物半導体層の界面側で酸素濃度が高く、ゲート電極側に向かって酸素濃度が減少するように、前記ゲート絶縁膜が膜厚方向で酸素濃度の分布を持つことを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層が、Ｉｎと、Ｚｎと、Ｏとを含む酸化物半導体層であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が、さらにＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Ｓｉ，Ｇｅのうちから選択される少なくとも１種を含み、
その抵抗値が１０１０Ω・ｃｍ未満であるアモルファス酸化物であることを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
表示素子の電極に、請求項１から３のいずれか１項に記載の薄膜トランジスタのソース又はドレイン電極が接続されている表示装置。
【請求項５】
前記表示素子がエレクトロルミネッセンス素子である、請求項４に記載の表示装置。
【請求項６】
前記表示素子が液晶セルである、請求項４に記載の表示装置。
【請求項７】
基板上に前記表示素子及び前記薄膜トランジスタが二次元的に複数配されている請求項４から６のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート絶縁膜として少なくともＯとＮとを含むアモルファスシリコンを用いた薄膜トランジスタ及び表示装置に関する。
【背景技術】
【０００２】
近年、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている（特許文献１）。
【０００３】
上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
【０００４】
さらには、ＺｎＯなどを用いた透明半導体を有する薄膜トランジスタにおいて絶縁層を２層構成とすることが開示されている（特許文献２）。ここでは、半導体界面側に酸化物（例えばＳｉＯ2）を用い、ゲート電極側に絶縁性の高いＳｉＮｘなどを用いることで、半導体層の結晶性の向上と半導体と絶縁膜との界面の欠陥準位の低減を図ることができるとされている。
【０００５】
また、非特許文献１には、インジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いる技術が開示されている。さらに室温でポリエチレン・テレフタレート（ＰＥＴ）フィルムなどの基板上に良好な電界効果移動度６−９cm2V-1s-1を示すフレキシブルで透明なＴＦＴを形成することが可能であると示されている。
【０００６】
さらに、非特許文献２では、a-IGZOをＴＦＴのチャネル層に用いた薄膜トランジスタの絶縁層にＳｉＯＮを用いることの記載がある。
【特許文献１】特開２００２−７６３５６号公報
【特許文献２】特開２００３−８６８０８号公報
【非特許文献１】Nature, 488, 432, (2004)
【非特許文献２】日経マイクロデバイス２００６年２月号第７４頁の表２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＺｎＯを主成分とした伝導性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生するため、電気伝導度を小さくすることが難しい。
【０００８】
アモルファスシリコンTFTのゲート絶縁膜として一般的にPFCVD法によるアモルファスシリコンナイトライド（SiNx）が用いられている。しかし、ＺｎＯを主成分とした伝導性透明酸化物を活性層とするＴＦＴにおいてゲート絶縁膜としてSiNxを用いると、ゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまう。この結果トランジスタのオン・オフ比を大きくすることが困難になる。その主な原因として、特許文献１にも述べられているように伝導性透明酸化物チャネル層とゲート絶縁膜の界面において、酸化物半導体から酸素が奪われるために、界面付近のZnO結晶性が低下することが挙げられる。
【０００９】
また、結晶性低下以外の問題として非特許文献１に記載されているようなインジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いた場合に以下の課題が存在する。即ち、伝導性透明酸化物チャネル層とゲート絶縁膜の界面における欠陥の生成によると考えられる電気伝導度の増大が発生する場合がある。この場合もゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現することが困難である。また、トランジスタのオン・オフ比を大きくすることも必ずしも容易ではない。
【００１０】
また、特許文献1に開示される半導体界面側に酸化物（例えばSiO2）を用い、ゲート電極側に絶縁性の高いＳｉＮｘなどを用い絶縁層を２層構成とすると、次のような課題があった。即ち、絶縁層内に界面を構成し、欠陥を生成するためＴＦＴ特性のヒステリシスの拡大やＴＦＴ特性の再現性に欠けるといった課題があった。さらには、低温にてフィルム上にTFTを形成し曲げ試験を行なった際、２層構成の絶縁層に界面欠陥が発生したと考えられるTFTの特性劣化が見られた。
【００１１】
さらには、Ａｌ２Ｏ３，Ｙ２Ｏ３，ＨｆＯ２などの酸化物の高誘電率絶縁膜を300℃以下の低温、もしくは室温で形成する際、これらの高誘電率絶縁膜は多結晶体となる。そしてその結晶方位や、多結晶粒径を均一にし、安定性や信頼性を向上することは困難を伴うものである。また、その多結晶構造は初期に膜厚方向に粒径が変化する部分が存在し、不均一になりやすい。その絶縁膜表面は粒径に応じた表面モルフォロジーを持つことになり、チャネル層とゲート絶縁膜の界面、もしくはゲート絶縁膜とゲート電極金属との界面が平坦ではなくなるという課題があった。
【００１２】
そこで、本発明の目的は、良好な酸化物半導体と絶縁層との界面を有する薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１３】
本発明者らは、透明酸化物半導体を用いたＴＦＴに関する研究開発を精力的に進めた結果、次の構成により、前記課題を解決できる次のような知見を得た。即ち、少なくともＯとＮとを含むアモルファスシリコンからなり、且つ酸化物半導体層の界面側で酸素濃度が高く、ゲート電極に向かって酸素濃度が減少するように、前記ゲート絶縁膜が膜厚方向で酸素濃度の分布を持つ絶縁膜を用いる構成である。このような絶縁膜を使用することにより、界面特性の良好な薄膜ＴＦＴを安定して作製することができる。
【００１４】
以下、具体的に本発明について説明する。
【００１５】
本発明の薄膜トランジスタは、基板上に少なくとも、ソース電極と、ドレイン電極と、チャネル領域を含む半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記半導体層が、酸化物半導体層であり、
前記ゲート絶縁膜が、少なくともＯとＮとを含むアモルファスシリコンであり、且つ前記酸化物半導体層の界面側で酸素濃度が高く、ゲート電極側に向かって酸素濃度が減少するように、前記ゲート絶縁膜が膜厚方向で酸素濃度の分布を持つことを特徴とする薄膜トランジスタである。
【発明の効果】
【００１６】
本発明によれば、酸化物半導体層と絶縁膜との良好な界面を有する薄膜トランジスタの提供が可能となる。
【発明を実施するための最良の形態】
【００１７】
本実施形態の薄膜トランジスタ（TFT）においては、ゲート絶縁膜材料として少なくともＯとＮとを含むアモルファスシリコン（a-SiOxNy：以後、アモルファスシリコンオキシナイトライドと記す）を用いている。
【００１８】
薄膜トランジスタのチャネル層としては、ＺｎＯやＩｎと、Ｚｎと、Ｏとを含む酸化物半導体を用いることが好ましい。そしてチャネル層は、Ｉｎと、Ｚｎと、Ｏと、それ以外に更にＧａ，Ａｌ，Ｆｅ，Ｓｎ，Ｍｇ，Ｃａ，Si，Geのうち少なくとも１種とを含み、その抵抗値が１０１０Ω・ｃｍ未満であるアモルファス酸化物を用いることが好ましい。チャネル層の抵抗値が１０１０Ω・ｃｍ以上に大きくなるとTFTとして機能させることが難しい。またさらに好ましくは103Ω・ｃｍ以上109Ω・ｃｍ未満である。アモルファス酸化物半導体層としてこの範囲の抵抗値を用いることで電界効果移動度１ｃｍ２／（Ｖ・秒）超の高い値を得られ、オン・オフ比を１０３超にすることができる。
【００１９】
本実施形態に係わる薄膜トランジスタの一例として、ボトムゲート構造の薄膜トランジスタの構成を図１に示す。基板１上にゲート電極６を設け、さらにゲート絶縁膜５、その上に酸化物半導体によるチャネル層２、ソース電極３、ドレイン電極４を設けることにより構成される。
【００２０】
ゲート絶縁膜５のa-SiOxNyはPECVD（プラズマＣＶＤ）法により３５０℃以下の比較的低温で作製可能であり、ガラス基板を基板１として用いることができる。
【００２１】
また、チャネル層２としてＩｎと、Ｚｎと、Ｏとを含むアモルファス酸化物を用いる場合、室温で作製することができるため、絶縁膜もスパッタ法を用いれば全ての成膜工程を室温で形成できる。また、基板としてプラスチック基板やプラスチックフィルムなどを用いることもできる。
（ゲート絶縁膜に関して）
a-IGZO薄膜を大面積成膜が可能なスパッタ法を用いて形成し、チャネル層に用い、PECVD法によるアモルファスシリコンナイトライド（SiNx）をゲート絶縁層として図1の構成とすると以下の問題が発生する場合がある。即ちゲート電極に負電圧を印加しても、ソース端子とドレイン端子間に大きな電流が流れてしまい、TFT動作をしない（Idがオフしない）状態になる場合がある。
【００２２】
本実施形態に係るゲート絶縁膜のa-SiOxNyは、酸化物半導体との界面で酸化物半導体から酸素を奪わないよう酸素濃度を高くしている。
【００２３】
さらにゲート絶縁膜の総合的な価値基準としては絶縁耐圧が高くかつ誘電率が高いことも併せて求められる。そこでゲート絶縁膜中の酸素濃度を一定にするよりも酸化物半導体との界面側の酸素濃度がゲート電極側に比べて高く分布させることが望ましい。そして、ゲート電極側に向かって酸素濃度が減少するようにする。こうすることで酸化物半導体界面から酸素が奪われることが、ほとんど無く、かつ、比誘電率、絶縁耐圧のいずれもa-SiO2より大きいアモルファスシリコンナイトライド（a-SiNx）の長所を取り入れることができる。酸素濃度の分布は例えば、図３や図５に示す分布のものを用いることができる。図３及び図５はアモルファスシリコンオキシナイトライド絶縁膜中の酸素濃度分布を示す図である。横軸は酸化物半導体との界面側からの深さ（高さ）を示し、縦軸は酸素濃度（任意単位；対数値）を示している。
【００２４】
また、本実施形態によれば、絶縁層は一層で構成されるため絶縁層内の欠陥生成も最低限に抑制することができる。また、絶縁層内の界面が無いため、低温にてフィルム上にTFTを形成し曲げ試験を行なった際のTFTの特性劣化が抑制できる。この結果、300℃以下、特に200℃以下の低温、さらには室温において絶縁層を形成する場合、例えば酸化物絶縁層であるa-SiO2とa-SiNxの積層構造による絶縁層に比べ、絶縁層内の欠陥密度に起因したヒステリシスを小さくすることが可能となる。したがって、TFT特性の再現性及び安定性についても向上できる。
【００２５】
a-SiOxNyの酸素濃度分布については、PECVDの作製条件である原料ガス流量比を変化させることにより酸化物半導体との界面側の酸素濃度を高くすることができる。また、スパッタ法によりスパッタガスの酸素濃度を変化させることにより絶縁膜中の酸素濃度に分布を持たせることができる。さらに、酸素濃度一定のa-SiOxNyもしくはa-SiNxを成膜した後に酸化処理を行なうことにより絶縁膜中の酸素濃度に分布を持たせることができる。こうして得られた絶縁膜は、アモルファス構造であるためその表面性は非常に平坦なものとなる。ゲート絶縁膜は下地の表面平坦性を引き継ぎ、図１に示す逆スタガ構造における絶縁層は基板の平坦性を維持する。
【００２６】
ゲート絶縁膜材料としてアモルファスシリコンオキシナイトライドを用いる効果は、ボトムゲート、トップゲートのいずれの構成においても有効である。トップゲート構造の例として図２にスタガ構造を示す。スタガ構造において平坦に形成されたチャネル層２上でも絶縁層はその平坦性を維持する。つまり、ゲート絶縁膜５とチャネル層（半導体層）２との界面は、その相対面積を最小に保ち、その界面の欠陥数を抑制することができる。また、アモルファス構造のため、多結晶構造における粒界が存在しない。一般に粒界には欠陥が生成されやすく、キャリアトラップとなり易い。また、ゲート絶縁膜における粒界はゲートリーク電流の起源となり易いがアモルファス構造の絶縁層を用いることでその抑制も可能である。これらの効果により、電子移動度の低下及びトランジスタ特性にヒステリシスを持つ課題を抑制することができる。
【００２７】
また、ゲート絶縁膜であるアモルファスシリコンオキシナイトライドに、炭素もしくはハロゲン元素が不純物として少量含まれることは、ＴＦＴ特性及び安定性には大きな影響をもたらさなかった。
（酸化物半導体について）
300℃以下で形成されるＺｎＯを主成分とする透明伝導性酸化物半導体多結晶薄膜、又は微結晶を含むＺｎＯを主成分とする透明伝導性酸化物半導体薄膜を、PFCVD法によるSiNx絶縁膜上に積層した場合、次の問題が発生する場合がある。即ち熱酸化ＳｉＯ2上に堆積した場合と比べて1〜3桁大きな電気導電率を示す場合があり、この場合TFTのオフ電流を小さくすることが難しい。上記透明伝導性酸化物半導体多結晶薄膜、もしくは透明伝導性酸化物半導体薄膜を、本実施形態によるアモルファスシリコンオキシナイトライド（a-SiOxNy）絶縁膜上に積層した。その結果、熱酸化ＳｉＯ2上に堆積した場合と同等の電気伝導度が得られた。
【００２８】
以上のように本実施形態のa-SiOxNy絶縁膜を用いた酸化物半導体TFTは、半導体層と絶縁層との界面における酸素欠陥の発生を抑制し、TFTのオフ電流を低減する効果を有する。
【００２９】
非特許文献１には、インジウム，ガリウム，亜鉛，酸素からなる透明アモルファス酸化物半導体膜（a-IGZO）をＴＦＴのチャネル層に用いる構成が開示されている。そして、室温でポリエチレン・テレフタレート（ＰＥＴ）フィルムなどの基板上に良好な電界効果移動度  ６−９cm2V-1s-1を示すフレキシブルで透明なＴＦＴを形成することが可能であると示されている。例えば、薄膜トランジスタとして、インジウム，ガリウム，亜鉛の組成比が1：1：1のアモルファス酸化物半導体層（a-IGZO薄膜）を大面積成膜が可能なスパッタ法を用いて形成する。そしてこのアモルファス酸化物半導体層を、本実施形態のアモルファスシリコンナイトライド（a-SiNx）絶縁層を用いた薄膜トランジスタに適用し、図1の構成とする。こうすることにより、トランジスタのオン・オフ比を１０5以上にすることも可能となる。その際、電界効果移動度は7cm2V-1s-1以上を示し、トランジスタ特性におけるヒステリシスの発生にも抑制効果をもつ。
【００３０】
これらの効果により本実施形態によれば、酸化物半導体を用いた薄膜トランジスタにアモルファスシリコンオキシナイトライドを絶縁層として用い、良好な酸化物半導体と絶縁層との界面を有する薄膜トランジスタを提供することができる。また、アモルファスシリコンオキシナイトライド絶縁層が酸化物半導体界面側で高い酸素濃度となる膜厚方向の分布を持つことで、より安定、且つ均一な薄膜トランジスタが供給可能となる。
【００３１】
上記の説明では、半導体層（チャネル層）としてＺｎＯを主成分として用いた透明伝導性酸化物半導体多結晶薄膜、もしくは微結晶を含むＺｎＯを主成分とする透明伝導性酸化物半導体薄膜を用いた例を説明している。さらにはIn−Ga−Zn-Ｏを含み構成されるアモルファス酸化物を用いた例を説明しているが、酸化物半導体層はこれらに限定されるものではない。
【００３２】
In−Ga−Zn-Ｏを含み構成されるアモルファス酸化物半導体層としては、Sn、In、Znの少なくとも１種類の元素を含み構成されるアモルファス酸化物を用いることが可能である。
【００３３】
更に、アモルファス酸化物の構成元素の少なくとも一部にSnを選択する場合、Snを、Sn1-xM4x（0<x<1、M4は、Snより原子番号の小さい４族元素のSi、GeあるいはZrから選ばれる。）に置換することもできる。
【００３４】
また、アモルファス酸化物の構成元素の少なくとも一部にInを選択する場合、Inを、In1-yM3y（0<y<1、M3は、Lu、またはInより原子番号の小さい３族元素のB、Al、Ga、あるいはYから選ばれる。）に置換することもできる。
【００３５】
また、アモルファス酸化物の構成元素の少なくとも一部にZnを選択する場合、Znを、Zn1-zM2z（0<z<1、M2は、Znより原子番号の小さい２族元素のMgあるいはCaから選ばれる。）に置換することもできる。
【００３６】
具体的に本実施形態に適用できるアモルファス材料は、Sn−In−Zn酸化物、In−Zn−Ga−Mg酸化物、In酸化物、In−Sn酸化物、In−Ga酸化物、In−Zn酸化物、Zn−Ga酸化物、Sn−In−Zn酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要は無い。なお、ZnやSnは、単独ではアモルファスを形成し難い場合があるが、Inを含ませることによりアモルファス相が形成され易くなる。例えば、In−Zn系の場合は、酸素を除く原子数割合が、Inが約２０原子％以上含まれる組成にするのがよい。Sn−In系の場合は、酸素を除く原子数割合が、Inが約８０原子％以上含まれる組成にするのがよい。Sn−In−Zn系の場合は、酸素を除く原子数割合が、Inが約１５原子％以上含まれる組成にするのがよい。
【００３７】
また、アモルファスは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。なお、本実施形態において、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
【００３８】
次に上記薄膜トランジスタの出力端子であるドレインに、有機又は無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【００３９】
たとえば図６に示すように、基体１１上に、上記非晶質酸化物半導体膜１２と、ソース電極１３と、ドレイン電極１４とゲート絶縁膜１５と、ゲート電極１６から構成されるＴＦＴを形成する。そして、ドレイン電極１４に、層間絶縁膜１７を介して電極１８が接続されており、電極１８は発光層１９と接し、さらに発光層１９が電極２０と接している。かかる構成により、発光層１９に注入する電流を、ソース電極１３からドレイン電極１４に非晶質酸化物半導体膜１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート６の電圧によって制御することができる。ここで、電極１８、発光層１９、電極２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
【００４０】
あるいは、図７に示すように、ドレイン電極１４が延長されて電極１８を兼ねており、これを高抵抗膜２１、２２に挟まれた液晶セルや電気泳動型粒子セル２３へ電圧を印加する電極１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル２３、高抵抗層２１及び２２、電極１８、電極２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１３からドレイン電極１４に非晶質酸化物半導体膜１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性皮膜中に封止したカプセルであるなら、高抵抗膜２１、２２は不要である。
【００４１】
上述の２例においてＴＦＴとしては、トップゲートのコプレナー型の構成で代表させたが、本発明は必ずしも本構成に限定されるものではない。例えば、ＴＦＴの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、スタガ型等他の構成も可能である。
【００４２】
また、上述の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、ＴＦＴの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。
【００４３】
さらに、上述の２例においては、表示素子に接続されるＴＦＴをひとつだけ図示したが、本発明は必ずしも本構成に限定されるものではない。例えば、図中に示したＴＦＴがさらに本発明による別のＴＦＴに接続されていてもよく、図中のＴＦＴはそれらＴＦＴによる回路の最終段であればよい。
【００４４】
ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明である必要がある。
さらに本実施形態のＴＦＴでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。
【００４５】
次に、ＥＬ素子（ここでは有機ＥＬ素子）と薄膜トランジスタを含む画素を二次元状に配置した表示装置について図８を用いて説明する。
【００４６】
図８において、８１は有機EL層８４を駆動するトランジスタであり、８２は画素を選択するトランジスタである。また、コンデンサ８３は選択された状態を保持するためのものであり、共通電極線８７とトランジスタ８２のソース部分との間に電荷を蓄え、トランジスタ８１のゲートの信号を保持している。画素選択は走査電極線８５と信号電極線８６により決定される。
【００４７】
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極８５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極８６を通してやはりパスル信号でトランジスタ８２へと印加されて画素が選択される。そのときトランジスタ８２がONとなり信号電極線８６とトランジスタ８２のソースの間にあるコンデンサ８３に電荷が蓄積される。これによりトランジスタ８１のゲート電圧が所望の電圧に保持されトランジスタ８１はONになる。この状態は次の信号を受け取るまで保持される。トランジスタ８１がONである状態の間、有機EL層８４には電圧、電流が供給され続け発光が維持されることになる。
【００４８】
この図８の例では１画素にトランジスタ２ヶコンデンサー１ヶの構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本発明の低温で形成でき透明のTFTであるIn-Ga-Zn-O系のTFTを用いることにより、有効なＥＬ素子が得られる。
【００４９】
次に本発明の実施例について図面を用いて説明する。
【実施例１】
【００５０】
本実施例では、ゲート絶縁膜であるアモルファスシリコンオキシナイトライドが、酸化物半導体界面側で高い酸素濃度となる膜厚方向の分布を持つ様に図１に示す逆スタガ（ボトムゲート）型MISFET素子を作製した。先ずガラス基板にフォトリソグラフィー法とリフトオフ法を用いTi10nm /Au100nmのゲート端子を形成した。さらにその上に、スパッタ法によりa-SiOxNyによる絶縁層を100nm形成した。その際、スパッタターゲットにはSi2N3ターゲットを用い、スパッタガスにAr/O2の混合ガスを用いた。その、Ar/O2の混合ガスの酸素濃度を変化させることにより絶縁膜中の酸素濃度に分布を持たせた。そして、その上に、室温においてスパッタ法でチャネル層として用いるアモルファス酸化物半導体膜を50nm形成した。フォトリソグラフィー法とドライエッチングを用いて図１に示す構成を形成した。最後にAu100nm/Ti5nmを電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりソース、ドレイン端子を形成した。こうして、図1に示す逆スタガ（ボトムゲート）型MISFET素子を完成した。その際のアモルファス酸化物半導体膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．００：０．９４：０．６５であった。このMISFET素子のＩ-Ｖ特性の特性評価の結果、電界効果移動度7 cm2/Vs、オン・オフ比106超であった。図４にその伝達特性を示す。図４はドレイン電流（ＩＤ；アンペア）−ゲート電圧（Ｖｇ；ボルト）特性を示す図である。この実施例で用いたアモルファスシリコンオキシナイトライドの膜厚方向の酸素濃度測定を行なった。その結果を図３に示す。
【００５１】
以上より、絶縁層に酸化物半導体界面側で高い酸素濃度となる膜厚方向の分布を持つアモルファスシリコンオキシナイトライド（a-SiOxNy）を用いたTFTを作製した。そして、このＴＦＴにより、オフ電流を低く抑え、トランジスタのオン・オフ比を拡大することが可能であることが判った。
【００５２】
（比較例）
比較例として絶縁層の酸素濃度が一定のアモルファスシリコンオキシナイトライド（a-SiOxNy）を用いた、図1に示す逆スタガ（ボトムゲート）型MISFET素子を作製した。先ずガラス基板上にフォトリソグラフィー法とリフトオフ法を用い膜厚100nmのNiゲート端子を形成した。さらにその上に、酸窒化シリコンターゲットを用いたスパッタ法によりa-SiOxNyによる絶縁層を100nm形成した。その際、一定流量比のAr/O2の混合ガスを用いた。尚、a-SiOxNyの成膜方法はPECVD法などでも良い。そして、さらにその上に、室温においてスパッタ法でチャネル層として用いるアモルファス酸化物半導体膜を50nm形成した。フォトリソグラフィー法とドライエッチングを用いて半導体層と絶縁層のアイソレーションを行なった。最後にAu100nm/Ti5nmを電子ビーム蒸着法により成膜し、フォトリソグラフィー法とリフトオフ法によりソース、ドレイン端子を形成した。こうして、図１に示す逆スタガ（ボトムゲート）型MISFET素子を完成した。その際のアモルファス酸化物半導体膜の金属組成比はＩｎ：Ｇａ：Ｚｎ＝１．００：０．９４：０．６５であった。このMISFET素子のＩ-Ｖ特性評価の結果、電界効果移動度7 cm2/Vs、オン・オフ比105超であった。
【００５３】
本実施例１において、オン・オフ比が比較例１よりも約1桁大きくなった理由は、主にオフ電流が抑制されたためである。
【実施例２】
【００５４】
本実施例では、図２に示すスタガ（トップゲート）型MISFET素子を作製した。まず、ガラス基板１上にTi5nm/Au40nmを積層し、フォトリソグラフィー法とリフトオフ法により、ドレイン端子４及びソース端子３を形成した。スパッタ法で、チャンネル層２として用いる厚さ30nmの金属組成比がIn : Ga : Zn = １．００：０．９４：０．６５となるアモルファスIn-Ga-Zn-O膜を形成した。さらにその上に、その上にスパッタ法によりa-SiOxNyによる絶縁層５を100nm形成した。その際、スパッタターゲットにはSi2N3ターゲットを用い、スパッタガスにAr/O2の混合ガスを用いた。その、Ar/O2の混合ガスの酸素濃度を変化させることにより絶縁膜中の酸素濃度が酸化物半導体界面側で高い酸素濃度となるように分布を持たせた。さらにその上にTi5nm/Au40nmを積層し、フォトリソグラフィー法とリフトオフ法により、ゲート端子６を形成した。
【００５５】
このMISFET素子のＩ-Ｖ特性評価の結果、電界効果移動度7 cm2/Vs、オン・オフ比106超であった。
【００５６】
以上より、スタガ（トップゲート）型MISFET素子においても、絶縁層に酸化物半導体界面側で高い酸素濃度となる膜厚方向の分布を持つアモルファスシリコンオキシナイトライド（a-SiOxNy）を用いたTFTを作製した。このＴＦＴはオフ電流を低く抑え、トランジスタのオン・オフ比を拡大することが可能であることが判った。
【実施例３】
【００５７】
本実施例では図７のＴＦＴを用いた表示装置について説明する。ＴＦＴの製造工程は実施例２と同様である。上記ＴＦＴにおいて、ドレイン電極をなすITO膜の島の短辺を100μmまで延長し、延長された90μmの部分を残し、ソース電極およびゲート電極への配線を確保した上で、ＴＦＴを絶縁層で被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。一方で、同じくプラスチック基板上にITO膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、上記ＴＦＴを形成した基板と5μmの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、ＴＦＴのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域のみ、光透過率が変化する。またその透過率は、ＴＦＴがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。かようにして、図７に対応した、液晶セルを表示素子とする表示装置を作成する。
【００５８】
本実施例において、ＴＦＴを形成する基板として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本ＴＦＴによって延長されたドレイン電極と上部のITO膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
【００５９】
また、本実施例において、ＴＦＴを複数隣接して形成して、たとえば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図６のＴＦＴとして、ＥＬ素子を駆動することもできる。たとえば、上述のITO膜をドレイン電極とするＴＦＴを用いる。そして、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
【実施例４】
【００６０】
実施例３の表示素子とＴＦＴとを二次元に配列させる。たとえば、実施例３の液晶セルやＥＬ素子等の表示素子と、ＴＦＴとを含めて約30μm×115μmの面積を占める画素を、短辺方向に40μmピッチ、長辺方向に120μmピッチでそれぞれ7425×1790個方形配列する。そして、長辺方向に7425個のＴＦＴのゲート電極を貫くゲート配線を1790本、1790個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から5μmはみ出した部分を短辺方向に貫く信号配線を7425本設ける。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせRGBが長辺方向に反復するカラーフィルタを表面に設ければ、約211 ppiでA4サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
【００６１】
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２ＴＦＴのうち第一ＴＦＴのゲート電極をゲート線に配線し、第二ＴＦＴのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にRGBで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
【００６２】
ここで、アクティブマトリクスを駆動するドライバ回路は、画素のＴＦＴと同じ本発明のＴＦＴを用いて構成しても良いし、既存のICチップを用いても良い。
【産業上の利用可能性】
【００６３】
本発明に係る薄膜トランジスタ（ＴＦＴ）は、ＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、プラスチックフィルムをはじめとするフレキシブル素材に低温でＴＦＴの全てのプロセスを形成することが可能であり、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【００６４】
【図１】アモルファスシリコンオキシナイトライドをゲート絶縁膜とした逆スタガ型TFTの構造図である。
【図２】アモルファスシリコンオキシナイトライドをゲート絶縁膜としたスタガ型TFTの構造図である。
【図３】アモルファスシリコンオキシナイトライド絶縁膜中の酸素濃度分布を示す図である。
【図４】実施例１で作製した逆スタガ型（ボトムゲート）MISFET素子の電流−電圧特性を示す図である。
【図５】アモルファスシリコンオキシナイトライド絶縁膜中の他の酸素濃度分布を示す図である。
【図６】本発明に係わる表示装置の一例の断面図である。
【図７】本発明に係わる表示装置の他の例の断面図である。
【図８】有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配置した表示装置の構成を示す図である。
【符号の説明】
【００６５】
１  基板
２  半導体層
３  ゲート絶縁膜
４  ゲート電極（ゲート端子）
５  ドレイン電極（ドレイン端子）
６  ソース電極（ソース端子）
【図１】
2007250982.tif 000003
【図２】
2007250982.tif 000004
【図３】
2007250982.tif 000005
【図４】
2007250982.tif 000006
【図５】
2007250982.tif 000007
【図６】
2007250982.tif 000008
【図７】
2007250982.tif 000009
【図８】
2007250982.tif 000010