(57)【要約】【課題】発光素子の経時劣化やドライブトランジスタの特性ばらつきを補正可能で、且つ画素回路の構成素子数を可能な限り少なくした表示装置を提供する。【解決手段】表示装置は、画素アレイ部１とスキャナ部４，５と信号部３とを含む。各画素２は、サンプリングトランジスタＴ１と画素容量Ｃ１とドライブトランジスタＴ５と発光素子ＥＬとドライブトランジスタＴ５を電源ラインＶＬに接続するスイッチングトランジスタＴ４とを含む。スキャナ部４，５は、第１走査線ＷＳ及び第２走査線ＤＳに夫々制御信号を出力し、サンプリングトランジスタＴ１及びスイッチングトランジスタＴ４をオンオフ制御して、ドライブトランジスタＴ５の閾電圧に対する依存性をキャンセルするため画素容量Ｃ１に補正をかける補正動作と、補正された画素容量Ｃ１に映像信号を書き込むサンプリング動作とを実行する。【選択図】図１４
2007148129.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、第１走査線及び第２走査線に制御信号を供給して順次行ごとに画素を走査し、
各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含み、
前記サンプリングトランジスタは、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記スイッチングトランジスタは、第２走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、
前記スキャナ部は、該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行することを特徴とする表示装置。
【請求項２】
前記信号部は、該補正動作と該サンプリング動作に合わせて、該映像信号を固定電位と信号電位との間で切り替え、以って該補正動作と該サンプリング動作に必要な電位を各画素に信号線を介して供給することを特徴とする請求項１記載の表示装置。
【請求項３】
前記信号部は、該補正動作に合わせて該固定電位を信号線に供給し、その後該サンプリング動作に合わせて該信号電位に切り替えることを特徴とする請求項２記載の表示装置。
【請求項４】
前記電源ラインは、該第１走査線及び第２走査線と並行して画素アレイ部に配されており、
前記スキャナ部は、該電源ラインを走査線と同様に走査する電源ラインスキャナを含んでおり、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給することを特徴とする請求項１記載の表示装置。
【請求項５】
前記電源ラインスキャナは、該補正動作が行われる期間に該電源ラインから供給する電源電位を、該発光期間に供給する通常の電源電位から切り替え、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給することを特徴とする請求項４記載の表示装置。
【請求項６】
前記スキャナ部は、当該画素の行に割り当てられた水平走査期間で該第１走査線及び第２走査線に夫々制御信号を出力し、以って該水平走査期間内で該補正動作と該サンプリング動作とを実行することを特徴とする請求項１記載の表示装置。
【請求項７】
画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線及び第２走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、
前記サンプリングトランジスタが、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、
前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、
前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記スイッチングトランジスタが、第２走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、
前記スキャナ部が、該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示するフラットパネル型の表示装置及びその駆動方法に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬ素子などの発光素子に通電する電気量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、発光素子の電流−電圧特性が経時的に劣化するため、この影響を受けて発光素子の輝度が変化してしまう。従来の画素回路は、発光素子の電流−電圧特性（Ｉ−Ｖ特性）の変動を吸収もしくは補正することが出来ず、解決すべき課題となっている。
【０００８】
より重要な問題は、ポリシリコンなどの半導体薄膜で形成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがあることである。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００９】
しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ従来の画素回路は構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。又従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため歩留りの低下を招いていた。
【課題を解決するための手段】
【００１０】
上述した従来の技術の課題に鑑み、本発明は発光素子の経時劣化やドライブトランジスタの特性ばらつきを補正可能で、且つ画素回路の構成素子数を可能な限り少なくしたアクティブマトリクス型の表示装置及びその駆動方法を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とスキャナ部と信号部とを含む。前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線及び第２走査線に制御信号を供給して順次行ごとに画素を走査する。各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む。前記サンプリングトランジスタは、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子は、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スイッチングトランジスタは、第２走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離す。前記スキャナ部は、該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行する。
【００１１】
具体的に前記信号部は、該補正動作と該サンプリング動作に合わせて、該映像信号を固定電位と信号電位との間で切り替え、以って該補正動作と該サンプリング動作に必要な電位を各画素に信号線を介して供給する。この場合前記信号部は、該補正動作に合わせて該固定電位を信号線に供給し、その後該サンプリング動作に合わせて該信号電位に切り替える。
【００１２】
前記電源ラインは、該第１走査線及び第２走査線と並行して画素アレイ部に配されており、前記スキャナ部は該電源ラインを走査線と同様に走査する電源ラインスキャナを含んでおり、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給する。この場合前記電源ラインスキャナは、該補正動作が行われる期間に該電源ラインから供給する電源電位を、該発光期間に供給する通常の電源電位から切り替え、以って該補正動作に必要な電位を各画素に該電源ラインをを介して供給する。好ましくは、前記スキャナ部は、当該画素の行に割り当てられた水平走査期間で該第１走査線及び第２走査線に夫々制御信号を出力し、以って該水平走査期間内で該補正動作と該サンプリング動作とを実行する。
【００１３】
又本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された走査線と列状に配された信号線と両者が交差する部分に配された行列状の画素とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線及び第２走査線に制御信号を供給して順次行ごとに画素を走査し、各画素は、サンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子と、該ドライブトランジスタを電源ラインに接続するスイッチングトランジスタとを含む表示装置の駆動方法であって、前記サンプリングトランジスタが、第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量が、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートとソース間に入力電圧を印加し、前記ドライブトランジスタが、該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタの閾電圧に対して依存性を有し、前記発光素子が、発光期間中該ドライブトランジスタから供給された出力電流により該映像信号の信号電位に応じた輝度で発光し、前記スイッチングトランジスタが、第２走査線から供給される制御信号に応じ導通して該発光期間中該ドライブトランジスタを電源ラインに接続し、非発光期間では非導通状態になって、該ドライブトランジスタを電源ラインから切り離し、前記スキャナ部が、該第１走査線及び第２走査線に夫々制御信号を出力し、該サンプリングトランジスタ及び該スイッチングトランジスタをオンオフ制御して、該出力電流の該閾電圧に対する依存性をキャンセルするため該画素容量に補正をかける補正動作と、補正された該画素容量に該映像信号の信号電位を書き込むサンプリング動作とを実行する。
【発明の効果】
【００１４】
本発明によれば、表示装置の画素アレイ部を線順次走査するスキャナ部は、各画素に含まれるサンプリングトランジスタとスイッチングトランジスタをオンオフ制御して、ドライブトランジスタの閾電圧補正動作と、映像信号サンプリング動作を実行している。この様に本表示装置は各画素に含まれるドライブトランジスタの閾電圧のばらつきを抑えることが出来るため、むらやざらつきのない均一な画質を得ることが出来る。また各画素に含まれる画素容量は、サンプリングされた映像信号の信号電位に応じてドライブトランジスタのゲートとソース間に入力電圧を印加している。画素容量によってドライブトランジスタのゲート／ソース間電圧は一定値に保たれているので、ドライブトランジスタは定電流源として動作し、発光素子に流れる電流は変化しない。よって発光素子のＩ−Ｖ特性が劣化しても、常に一定電流が流れ続け発光素子の輝度が変化することはない。この様にドライブトランジスタの特性ばらつきや発光素子のＩ−Ｖ特性の経時劣化に対処可能な画素回路は、サンプリングトランジスタとドライブトランジスタとスイッチングトランジスタと画素容量とで構成されている。本発明の表示装置に含まれる画素回路は３個のトランジスタと１個の容量素子からなり、計４個の素子で構成されている。本発明の画素回路は３個のトランジスタと１つの画素容量という少ない素子数で形成されているため、高精細化及び高歩留り化が期待できる。この結果本発明の表示装置はＲＧＢ３画素当り３本のゲートラインと３本の電源ラインで構成できるため、各画素に対して電源ライン及びゲートラインの占める割合を小さくすることができ、高精細化及び高歩留り化が期待できる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず本発明の背景を明らかにするため図１を参照してアクティブマトリクス型表示装置の一般的な構成を説明する。図示する様にこの表示装置は、画素アレイ１と水平セレクタ３とライトスキャナ４とで構成されている。画素アレイ１は１枚のパネルに集積形成される。水平セレクタ３とライトスキャナ４はパネルに内蔵される場合と外付けされる場合とがある。画素アレイ１は行状に配列した走査線ＷＳと列状に配列した信号線ＳＬと両者の交差部に配された画素回路２とで構成されている。走査線ＷＳはライトスキャナ４に接続されており、順次制御信号を出力して、画素回路２を行単位で順次選択する。水平セレクタ３は各信号線ＳＬに接続されており、選択された画素回路２に映像信号を書き込む。
【００１６】
図２は、図１に示した画素回路２の一例を示す回路図である。この画素回路２は最も単純な構成を有しており、２個のトランジスタＴ１，Ｔ５と１個の画素容量Ｃ１と１個の発光素子ＥＬとで構成されている。サンプリングトランジスタＴ１はＮチャネル型の薄膜トランジスタである。ドライブトランジスタＴ５はＰチャネル型の薄膜トランジスタである。画素容量Ｃ１は薄膜容量である。発光素子ＥＬは例えば有機ＥＬ薄膜を発光層とする２端子素子（ダイオード）である。これらの素子Ｔ１，Ｔ５，Ｃ１，ＥＬはパネルを構成する絶縁基板の上に集積形成される。
【００１７】
サンプリングトランジスタＴ１は信号線ＳＬとドライブトランジスタＴ５のゲートとの間に接続されている。サンプリングトランジスタＴ１のゲートは走査線ＷＳを介してライトスキャナ４に接続されている。ドライブトランジスタＴ５のゲートには、画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースは電源Ｖｃｃに接続されている。ドライブトランジスタＴ５のドレインは発光素子ＥＬのアノードに接続されている。発光素子ＥＬのカソードは接地されている。
【００１８】
サンプリングトランジスタＴ１は水平走査期間になるとライトスキャナ４から制御信号が印加され、導通状態になる。これによりサンプリングトランジスタＴ１は水平セレクタ３から信号線ＳＬに供給された映像信号をサンプリングし、画素容量Ｃ１に書き込む。ドライブトランジスタＴ５は画素容量Ｃ１に書き込まれた映像信号に応じてドレイン電流Ｉｄｓを発光素子ＥＬに供給する。これにより、発光素子ＥＬは映像信号に応じた輝度で発光する。
【００１９】
図２に示した方式では、ドライブトランジスタのゲート印加電圧Ｖｇｓを映像信号に応じて変化させることで、発光素子ＥＬに流れる出力電流Ｉｄｓをコントロールしている。本例ではＰチャネル型のサンプリングトランジスタＴ５のソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、前述の式１にしたがって動作する定電流源となる。即ちこのＰチャネル型のドライブトランジスタＴ５は、発光素子ＥＬ側に接続されたドレインの電位に依存することなく、常にゲートとソース間の電圧Ｖｇｓに従って一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。
【００２０】
図３は、発光素子ＥＬのＩ−Ｖ特性を示すグラフである。有機ＥＬ素子などによって代表される発光素子は、Ｉ−Ｖ特性が経時的に変化する傾向があり、実線が初期状態を表す一方点線が経時変化後のＩ−Ｖ特性を表している。グラフで電圧Ｖはアノード電圧である。図２と対応させると、このアノード電圧ＶはドライブトランジスタＴ５のドレイン電圧となっている。一方電流Ｉは、ドライブトランジスタＴ５から供給される出力電流Ｉｄｓである。前述したように、図２の画素回路２はドライブトランジスタＴ５がドレイン電圧に依存することなく、常に一定の出力電流Ｉｄｓを発光素子ＥＬに供給できる。したがって発光素子ＥＬのＩ−Ｖ特性が経時的に変化しても、この影響を受けることなく定電流を供給することが可能である。したがって、発光素子ＥＬには輝度の変化が生じにない。
【００２１】
図４は、従来の画素回路２の他の例を示す回路図である。理解を容易にするため、図２に示した先の従来例と対応する部分には対応する参照番号を付してある。異なる点は、ドライブトランジスタＴ５がＰチャネル型ではなくＮチャネル型となっていることである。この場合、ドライブトランジスタＴ５のソース側が発光素子ＥＬのアノード側と接続することになる。したがってソース電位が発光素子ＥＬのＩ−Ｖ特性の経時変化に影響を受けて変動することになる。発光素子の経時変化と共にゲート／ソース間電圧Ｖｇｓが変化してしまう。これにより発光素子ＥＬに流れる出力電流Ｉｄｓの量が変化し、発光輝度が変わってしまう。これに加え、ドライブトランジスタＴ５は個々の画素回路毎に閾電圧Ｖｔｈがばらついている。したがって、前述の式１に示すように、ドレイン電流ＩｄｓはＶｇｓやＶｔｈの変動によってばらつきが生じ、発光輝度が画素毎に変化してしまう。
【００２２】
発光素子の経時劣化やドライブトランジスタの特性ばらつきを補正する表示装置が出願人によって既に開発されており、その先行開発例を図５に示す。図示する様に本表示装置は、画素アレイ１と水平セレクタ３とライトスキャナ４とドライブスキャナ５と補正用スキャナ７と第２補正用スキャナ８とで構成されている。画素アレイ１はマトリクス状に配された画素回路２を含んでいる。図示を簡略化するため、１個の画素回路２を表してある。この画素回路２は５個のトランジスタＴ１ないしＴ５と１個の画素容量Ｃ１と１個の発光素子ＥＬとで構成されており、比較的素子数が多い。またこの画素回路２を駆動するラインは、走査線がＷＳ，ＤＳ，ＡＺ，ＡＺ２の４本、信号線ＳＬが１本、電源ラインがＶｃｃ，Ｖｓｓ，Ｖｏｆｓ，Ｖｃａｔの４本で、比較的多い。制御ラインは計９本もあり、画素の占める面積を圧迫している。なお走査線ＷＳはライトスキャナ４によって走査され、ＤＳはドライブスキャナ５によって走査され、ＡＺは補正用スキャナ７によって制御され、ＡＺ２は第２補正用スキャナ８によって制御される。信号線ＳＬには水平セレクタ３から入力信号（Ｖｓｉｇ）が供給される。本例は全てのトランジスタＴ１ないしＴ５がＮチャネル型である。中心となるドライブトランジスタＴ５のソースＳは発光素子ＥＬのアノードに接続されている。発光素子ＥＬのカソードはＶｃａｔに接続されている。ドライブトランジスタＴ５のドレインはスイッチングトランジスタＴ４を介してＶｃｃに接続している。スイッチングトランジスタＴ４のゲートは走査線ＤＳに接続している。ドライブトランジスタＴ５のゲートＧはサンプリングトランジスタＴ１を介して信号線ＳＬに接続している。サンプリングトランジスタＴ１のゲートは走査線ＷＳに接続している。ドライブトランジスタＴ５のゲートＧはスイッチングトランジスタＴ３を介してＶｏｆｓに接続している。スイッチングトランジスタＴ３のゲートは走査線ＡＺ２に接続している。ドライブトランジスタＴ５のゲートＧとソースＳの間には画素容量Ｃ１が接続されている。ドライブトランジスタＴ５のソースＳはスイッチングトランジスタＴ２を介してＶｓｓに接続している。スイッチングトランジスタＴ２のゲートは走査線ＡＺに接続している。
【００２３】
図６は、図５に示した画素回路２の動作説明に供するタイミングチャートである。時間軸Ｊに沿ってトランジスタＴ１ないしＴ４のオン／オフの変化を表している。Ｔ１ないしＴ４のオン／オフ制御は、それぞれ対応する走査線を介して対応するスキャナによって行われる。このタイミングチャートはドライブトランジスタＴ５のゲートＧとソースＳの電位変化も合わせて表してある。タイミングＪ１に入る前はトランジスタＴ４がオンしているため、発光素子ＥＬにはドライブトランジスタＴ５を介して出力電流が供給され発光状態にある。
【００２４】
タイミングＪ１になるとトランジスタＴ３がオンし、ドライブトランジスタＴ５のゲートＧがＶｏｆｓまで低下する。またスイッチングトランジスタＴ２がオンするため、ドライブトランジスタＴ５のソースＳはＶｓｓまで低下する。Ｖｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌよりも低いので、発光素子ＥＬには電流が流れず非発光期間に入る。またＶｏｆｓとＶｓｓの電位差はドライブトランジスタＴ５の閾電圧Ｖｔｈよりも大きい。この様に画素容量Ｃ１の両端の電位を設定することで、閾電圧補正動作の準備が行われる。
【００２５】
タイミングＪ２でスイッチングトランジスタＴ２がオフする。これによりドライブトランジスタＴ５のソースＳがＶｓｓから切り離され、上昇を始める。ドライブトランジスタＴ５から画素容量Ｃ１に電流が流れ込み、両端の電圧Ｖｇｓが丁度ドライブトランジスタＴ５の閾電圧Ｖｔｈに等しくなったところでカットオフする。この結果画素容量Ｃ１の両端にはドライブトランジスタＴ５の閾電圧Ｖｔｈに相当する電圧が書き込まれる。以上により閾値キャンセル動作が行われた。
【００２６】
タイミングＪ３でスイッチングトランジスタＴ４をオフしさらにタイミングＪ４でスイッチングトランジスタＴ３もオフする。この時点でトランジスタＴ１ないしＴ４は全てオフとなる。
【００２７】
タイミングＪ５でサンプリングトランジスタＴ１がオンし、信号線ＳＬから供給された映像信号ＶｓｉｇがドライブトランジスタＴ５のゲートＧに書き込まれる。当該画素回路２に割り当てられた水平走査期間（１Ｈ）が経過するタイミングＪ６でサンプリングトランジスタＴ１はオフする。この期間Ｊ５−Ｊ６で信号書き込みが行われた。
【００２８】
この後タイミングＪ７に進みスイッチングトランジスタＴ４がオンする。これによりドライブトランジスタＴ５は電源Ｖｃｃに接続されるので出力電流を供給する。この出力電流の値は画素容量Ｃ１に保持された入力電圧Ｖｇｓによって一定に制御される。ドライブトランジスタＴ５のソースＳの電位が上昇し始め、発光素子ＥＬの閾電圧Ｖｔｈｅｌを超えた時点で発光が始まる。ブートストラップ効果で、ソース電位の上昇に伴いこれと連動してドライブトランジスタＴ５のゲート電位も上昇する。ドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓは、常に画素容量Ｃ１によって一定に保持されている。
【００２９】
以下図７ないし図１３を参照して、図５及び図６に示した先行開発にかかる画素回路の動作を詳細に説明する。まず、発光素子ＥＬの発光状態は図７のようにスイッチングトランジスタＴ４のみがオンした状態である。この時ドライブトランジスタＴ５は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流ＩｄｓはドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて特性式１に示される値をとる。
【００３０】
次に非発光期間においてスイッチングトランジスタＴ３、スイッチングトランジスタＴ２をオンする。この時、ドライブトランジスタＴ５のゲート電圧はＶｏｆｓ、ソース電圧はＶｓｓという値に充電される。ドライブトランジスタＴ５のゲート／ソース間電圧はＶｏｆｓ−Ｖｓｓという値をとり、それに応じた電流Ｉｄｓ´がＶｃｃからＶｓｓに流れる。（図８）ここで、発光素子ＥＬを非発光とするために、発光素子ＥＬにかかる電圧Ｖｅｌを発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるようにＶｏｆｓとＶｓｓの電圧を設定する必要がある。また、スイッチングトランジスタＴ３、スイッチングトランジスタＴ２はどちらが先にオンしてもよい。
【００３１】
さらにスイッチングトランジスタＴ２をオフ状態とする（図９）。発光素子ＥＬの等価回路は図１０に示されるようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流は画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。この時発光素子のアノード電圧Ｖｅｌ（即ちドライブトランジスタのソース電圧）は時間と共に図１１のように上昇して行く。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００３２】
閾値キャンセル動作終了後スイッチングトランジスタＴ４、スイッチングトランジスタＴ３をオフする。スイッチングトランジスタＴ４をスイッチングトランジスタＴ３よりも先にオフすることでドライブトランジスタＴ５のゲート電圧の変動を抑えることが可能となる。次に、サンプリングトランジスタＴ１をオンしてドライブトランジスタＴ５のゲート電圧を信号電圧Ｖｓｉｇとする（図１２）。この時、ドライブトランジスタＴ５のゲート／ソース間電圧は画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ、ドライブトランジスタＴ５の寄生容量Ｃ２によって以下の式２のように決定される。しかし、発光素子容量Ｃｅｌは画素容量Ｃ１及び寄生容量Ｃ２に比べて大きいためにドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。但し簡便のため、Ｖｏｆｓ＝０とした場合である。
【数１】
2007148129.tif 000003
【００３３】
書き込みが終了した後にスイッチングトランジスタＴ４をオンしてドライブトランジスタＴ５のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧は一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図１３）。
【００３４】
本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【００３５】
ここでこの先行開発にかかる画素回路における電源ライン、ゲートラインについて考える。本画素回路ではＲＧＢトリオあたり電源ラインはＶｃｃ、Ｖｏｆｓ、Ｖｓｓ、Ｖｓｉｇの１２本、ゲートラインはＷＳ、ＡＺ、ＡＺ２、ＤＳの４本で構成されているため、画素に対して電源ライン、ゲートラインの占める割合が多い。ゆえにパネルの高精細化、高歩留まり化という点では難しい。
【００３６】
本発明では上記問題点を対策するために、図１４に示す回路構成をとる。本回路構成は１画素あたり３トランジスタと１容量で構成されており、電源ラインがＲＧＢトリオあたり３本のゲートライン、３本の電源ラインとなっている。
【００３７】
図示する様に本実施形態にかかる表示装置は、画素アレイ部１とスキャナ部と信号部とを含む。スキャナ部はライトスキャナ４とドライブスキャナ５と電源ラインスキャナ９とで構成されている。信号部は水平セレクタ３で構成されている。画素アレイ部１は、行状に配された走査線ＷＳ，ＤＳと列状に配された信号線ＳＬと両者が交差する部分に配された行列状の画素回路２とからなる。信号部を構成する水平セレクタ３は信号線ＳＬに映像信号Ｓｉｇを供給する。スキャナ部を構成するライトスキャナ４は第１走査線ＷＳに制御信号ＷＳを供給し、同じくスキャナ部に含まれるドライブスキャナ５は第２走査線ＤＳに制御信号ＤＳを供給し、以って順次行毎に画素回路２を走査する。各画素回路２は、サンプリングトランジスタＴ１と、これに接続する画素容量Ｃ１と、これに接続するドライブトランジスタＴ５と、これに接続する発光素子ＥＬと、ドライブトランジスタＴ５を電源ラインＶＬに接続するスイッチングトランジスタＴ４とを含む。サンプリングトランジスタＴ１は第１走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｓｉｇの信号電位Ｖｓｉｇを画素容量Ｃ１にサンプリングする。画素容量Ｃ１はサンプリングされた映像信号Ｓｉｇの信号電位Ｖｓｉｇに応じてドライブトランジスタＴ５のゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴ５は、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。この出力電流ＩｄｓはドライブトランジスタＴ５の閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬはドライブトランジスタＴ５のソースＳとカソード電位Ｖｃａｔの間に接続されており、発光期間中ドライブトランジスタＴ５から供給される出力電流Ｉｄｓにより映像信号Ｓｉｇの信号電位Ｖｓｉｇに応じた輝度で発光する。スイッチングトランジスタＴ４は、第２走査線ＤＳから供給される制御信号ＤＳに応じ導通して発光期間中ドライブトランジスタＴ５を電源ラインＶＬに接続し、非発光期間では非導通状態になってドライブトランジスタＴ５を電源ラインＶＬから切り離す。
【００３８】
本発明の特徴事項としてスキャナ部を構成するライトスキャナ４とドライブスキャナ５は、第１走査線ＷＳ及び第２走査線ＤＳにそれぞれ制御信号ＷＳ，ＤＳを出力し、サンプリングトランジスタＴ１及びスイッチングトランジスタＴ４をオンオフ制御して、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性をキャンセルするため画素容量Ｃ１に補正をかける補正動作と、補正された画素容量Ｃ１に映像信号Ｓｉｇの信号電位Ｖｓｉｇを書き込むサンプリング動作とを実行する。この場合、信号部を構成する水平セレクタ３は、この補正動作とサンプリング動作に合わせて、映像信号Ｓｉｇを固定電位Ｖｏｆｓと信号電位Ｖｓｉｇとの間で切換え、以って補正動作とサンプリング動作に必要な電位を各画素回路２に信号線ＳＬを介して供給する。具体的には、水平セレクタ３は、補正動作に合わせて固定電位Ｖｏｆｓを信号線ＳＬに供給し、その後サンプリング動作に合わせて信号電位Ｖｓｉｇに切換える。
【００３９】
電源ラインＶＬは第１走査線ＷＳ及び第２走査線ＤＳと並行して画素アレイ部１に配されている。前述したようにスキャナ部は、電源ラインＶＬを走査線ＷＳ，ＤＳと同様に走査する電源ラインスキャナ９を含んでおり、以って補正動作に必要な電位Ｖｃｃ，Ｖｓｓを各画素回路２に電源ラインＶＬを介して供給する。具体的には、この電源ラインスキャナ９は、補正動作が行われる期間に電源ラインＶＬから供給する電源電位Ｖｓｓを、発光期間に供給する通常の電源電位Ｖｃｃから切換え、以って補正動作に必要な電位を各画素回路２に電源ラインＶＬを介して供給している。本実施形態ではスキャナ部は、当該画素の行に割り当てられた水平走査期間で第１走査線ＷＳ及び第２走査線ＤＳにそれぞれ制御信号を出力し、以って水平走査期間内で前述した補正動作とサンプリング動作を実行している。
【００４０】
図１５は、図１４に示した表示装置の動作説明に供するタイミングチャートである。時間軸Ｊに沿ってサンプリングトランジスタＴ１及びスイッチングトランジスタＴ４のオンオフ変化を表してある。合わせて電源ラインＶＬに現れる電源電圧の変化と、信号線ＳＬに現れる信号電圧の変化も示してある。加えてドライブトランジスタＴ５のゲートＧとソースＳの電位変化も示してある。
【００４１】
図示する様にタイミングＪ１までとタイミングＪ８以降が発光期間であり、その間のタイミングＪ１〜Ｊ８までが非発光期間となっている。タイミングＪ４〜Ｊ５までの間が閾値キャンセル期間で閾電圧補正動作を行っている。またタイミングＪ６〜Ｊ７が信号書き込み期間で前述したサンプリング動作を行っている。加えてタイミングＪ１〜Ｊ４までが補正のための準備期間となっている。
【００４２】
まずタイミングＪ１でスイッチングトランジスタＴ４がオフする。これによりドライブトランジスタＴ５が電源電位Ｖｃｃから切り離されるので、そのゲートＧとソースＳの電位が低下する。ソースＳの電位は丁度発光素子ＥＬのカソード電位Ｖｃａｔに閾電圧Ｖｔｈｅｌを足したレベルになる。タイミングＪ２で電源電位がＶｃｃからＶｓｓに切換えられた後、タイミングＪ３でサンプリングトランジスタＴ１とスイッチングトランジスタＴ４がオンする。この時電源電位は引き続きＶｓｓで信号線ＳＬは所定の固定電位Ｖｏｆｓになっている。サンプリングトランジスタＴ１がオンすることでドライブトランジスタＴ５のゲートＧには固定電位Ｖｏｆｓが書き込まれる。またスイッチングトランジスタＴ４がオンすることで、ドライブトランジスタＴ５のソースＳはＶｓｓまで低下する。
【００４３】
この後タイミングＪ４で電源電圧がＶｓｓからＶｃｃに切換る。これによりドライブトランジスタＴ５から電流が画素容量Ｃ１に流れ込み、ソースＳの電位が上昇し始める。なおこの時点で発光素子ＥＬは逆バイアス状態にあるため、発光しない。ドライブトランジスタＴ５のゲートＧ／ソースＳ間電圧が丁度ＶｔｈになったところでドライブトランジスタＴ５がカットオフする。よって閾電圧Ｖｔｈに相当する電圧が画素容量Ｃ１に書き込まれる。
【００４４】
この後タイミングＪ５でスイッチングトランジスタＴ４がオフした後タイミングＪ６で信号線ＳＬが固定電位Ｖｏｆｓから信号電位Ｖｓｉｇに切換る。この時サンプリングトランジスタＴ１は引き続きオン状態なので、信号電位Ｖｓｉｇが閾電圧Ｖｔｈに足し込まれる形で画素容量Ｃ１に書き込まれる。タイミングＪ７でサンプリングトランジスタＴ１がオフし、信号書き込み動作が完了する。この後タイミングＪ８でスイッチングトランジスタＴ４がオンし、発光期間に入る。
【００４５】
以下図１６〜図２１を参照して、図１４及び図１５に示した本発明にかかる画素回路の動作を詳細に説明する。まず、発光素子ＥＬの発光状態は図１６に示すようにスイッチングトランジスタＴ４のみがオンした状態である。この時ドライブトランジスタＴ５は飽和領域で動作するように設計されているため、発光素子ＥＬに流れる電流値はドライブトランジスタＴ５のゲート／ソース間電圧Ｖｇｓに応じて特性式１に表される値をとる。
【００４６】
次に非発光期間においてスイッチングトランジスタＴ４をオフする（図１７）。スイッチングトランジスタＴ４をオフすることで電源電圧からカソードに電流が供給されなくなるので発光素子ＥＬは消光し、ドライブトランジスタＴ５のソース電圧はカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和、つまりＶｃａｔ＋Ｖｔｈｅｌという値となる。
【００４７】
その後電源電圧をＶｓｓ、信号電圧をＶｏｆｓとしてサンプリングトランジスタＴ１、スイッチングトランジスタＴ４をオンする（図１８）。サンプリングトランジスタＴ１をオンすることでドライブトランジスタＴ５のゲート電圧はＶｏｆｓという値に充電される。また、ＶｓｓがＶｃａｔ＋Ｖｔｈｅｌよりも小さいので、図中Ａ点がドライブトランジスタＴ５のソース電位となり、Ｂ点はドレインとなる。またＶｏｆｓ−ＶｓｓがドライブトランジスタＴ５の閾値電圧Ｖｔｈよりも大きいので、電流は図のように流れＢ点の電位はＶｓｓという値に充電される。ここでＶｓｓがカソード電圧Ｖｃａｔと発光素子ＥＬの閾値電圧Ｖｔｈｅｌの和Ｖｃａｔ＋Ｖｔｈｅｌよりも小さいので、つまりＶｓｓ≦Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは発光することはない。
【００４８】
この状態で更に電源電圧をＶｃｃとする（図１９）。この動作で図中Ｂ点は再びドライブトランジスタＴ５のソース電圧、Ａ点はドレイン電圧となる。発光素子ＥＬの等価回路は図に示されるようにダイオードＴｅｌと容量Ｃｅｌで表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流がドライブトランジスタＴ５に流れる電流よりもかなり小さい）である限り、ドライブトランジスタＴ５の電流は画素容量Ｃ１と発光素子容量Ｃｅｌを充電するために使われる。この時Ｖｅｌは時間と共に上昇して行く。一定時間経過後、ドライブトランジスタＴ５のゲート／ソース間電圧はＶｔｈという値をとる。この時、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００４９】
一定時間経過後スイッチングトランジスタＴ４をオフし、次に信号線をＶｓｉｇとしてドライブトランジスタＴ５のゲートに所望の信号電圧を書き込む（図２０）。この時、ドライブトランジスタＴ５のゲート／ソース間電圧は画素容量Ｃ１、発光素子ＥＬの寄生容量Ｃｅｌ、トランジスタＴ５の寄生容量Ｃ２によって先の式２のように決定される。しかし、発光素子容量Ｃｅｌは画素容量Ｃ１や寄生容量Ｃ２に比べて大きいためにドライブトランジスタＴ５のゲート／ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。
【００５０】
書き込みが終了した後にサンプリングトランジスタＴ１をオフ、スイッチングトランジスタＴ４をオンとしてドライブトランジスタのドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタＴ５のゲート／ソース間電圧は一定であるのでドライブトランジスタＴ５は一定電流Ｉｄｓ’’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’’という電流が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは発光する（図２１）。
【００５１】
本回路においても発光素子ＥＬは発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中Ｂ点の電位も変化する。しかしながら、ドライブトランジスタＴ５のゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。本発明における電源の値は二値である。これにより既存のゲートドライバが使用可能となり、低コスト化が実現できる。
【００５２】
本発明の変形例を図２２に示す。本変形例では上記実施形態とスイッチングトランジスタＴ４の動作タイミングが異なっている。本変形例ではスイッチングトランジスタＴ４の立ち上がり時間分だけ閾値補正期間のマージンを延ばすことができる。
【００５３】
本発明により、ドライブトランジスタの閾値バラツキを抑えることができるため、ムラ、ザラツキのない均一な画質を得ることができる。本発明により、電源は二値をもつパルスであるので既存のゲートドライバが使用可能であり、低コスト化が実現できる。本発明の画素回路は３つのトランジスタ、１つの画素容量という少ない素子数で形成されているため、高精細化、高歩留まり化が期待できる。本発明の画素回路はＲＧＢトリオあたり３本のゲートライン、３本の電源ラインから構成されているため、画素に対して電源及びゲートラインの占める割合を小さくすることができ、高精細化、高歩留まり化が期待できる。本発明により、ドライブトランジスタのゲート／ソース間電圧は一定値に保たれているので発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬのＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。
【図面の簡単な説明】
【００５４】
【図１】表示装置の一般的な構成を示すブロック図である。
【図２】表示装置の参考例を示す回路図である。
【図３】図２に示した表示装置の動作説明に供するグラフである。
【図４】表示装置の別の参考例を示す回路図である。
【図５】先行開発にかかる表示装置を示す回路図である。
【図６】図５に示した表示装置の動作説明に供するタイミングチャートである。
【図７】同じく図５に示した表示装置の動作説明に供する回路図である。
【図８】同じく動作説明に供する回路図である。
【図９】同じく動作説明に供する回路図である。
【図１０】同じく動作説明に供する回路図である。
【図１１】同じく動作説明に供するグラフである。
【図１２】同じく動作説明に供する回路図である。
【図１３】同じく動作説明に供する回路図である。
【図１４】本発明にかかる表示装置を示すブロック図である。
【図１５】図１４に示した表示装置の動作説明に供するタイミングチャートである。
【図１６】図１４に示した本発明にかかる表示装置の動作説明に供する画素回路図である。
【図１７】同じく動作説明に供する画素回路図である。
【図１８】同じく動作説明に供する画素回路図である。
【図１９】同じく動作説明に供する画素回路図である。
【図２０】同じく動作説明に供する画素回路図である。
【図２１】同じく動作説明に供する画素回路図である。
【図２２】本発明にかかる表示装置の変形例を示すタイミングチャートである。
【符号の説明】
【００５５】
１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、９・・・電源ラインスキャナ、Ｔ１・・・サンプリングトランジスタ、Ｔ４・・・スイッチングトランジスタ、Ｔ５・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃ１・・・画素容量
【図１】
2007148129.tif 000004
【図２】
2007148129.tif 000005
【図３】
2007148129.tif 000006
【図４】
2007148129.tif 000007
【図５】
2007148129.tif 000008
【図６】
2007148129.tif 000009
【図７】
2007148129.tif 000010
【図８】
2007148129.tif 000011
【図９】
2007148129.tif 000012
【図１０】
2007148129.tif 000013
【図１１】
2007148129.tif 000014
【図１２】
2007148129.tif 000015
【図１３】
2007148129.tif 000016
【図１４】
2007148129.tif 000017
【図１５】
2007148129.tif 000018
【図１６】
2007148129.tif 000019
【図１７】
2007148129.tif 000020
【図１８】
2007148129.tif 000021
【図１９】
2007148129.tif 000022
【図２０】
2007148129.tif 000023
【図２１】
2007148129.tif 000024
【図２２】
2007148129.tif 000025