(57)【要約】【課題】  特定のバスマスタから二つのバススレーブへのアクセスを調停する際に、簡易な構成で適切な優先順位を決定して調停することができる画像形成装置を提供する。【解決手段】  二つのバススレーブへのアクセスをそれぞれ優先するか否かを設定する優先アクセス設定レジスタを設け、それぞれのバススレーブへのアクセスをシステムバスブリッジが調停する際に優先アクセス設定レジスタに設定された内容に応じてバスマスタの優先順位を切り替える構成とする。【選択図】  図１
2007108859.tif 000002
【特許請求の範囲】
【請求項１】
第一のバスマスタおよび少なくとも一つの他のバスマスタと、第一のバススレーブおよび第二のバススレーブとを有する画像形成装置において、
前記第一のバスマスタから前記第一のバススレーブへのアクセスを優先するか否かを設定する第一の優先設定手段と、
前記第一のバスマスタから前記第二のバススレーブへのアクセスを優先するか否かを設定する第二の優先設定手段と、
前記第一のバススレーブへのアクセスを調停する際に前記第二の優先設定手段による設定を参照する第一のバス調停手段と、
前記第二のバススレーブへのアクセスを調停する際に前記第一の優先設定手段による設定を参照する第二のバス調停手段とを備えたことを特徴とする画像形成装置。
【請求項２】
前記第一のバス調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とした場合に、前記第一のバスマスタから前記第一のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも低い優先順位としてバス調停することを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記第二のバス調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタから前記第二のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも低い優先順位としてバス調停することを特徴とする請求項１または請求項２記載の画像形成装置。
【請求項４】
前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とした場合には、前記第一のバス調停手段は、前記第一のバスマスタと前記他のバスマスタのすべてのバスマスタを同一の優先順位で調停し、前記第二のバス調停手段は、前記第一のバスマスタと前記他のすべてのバスマスタを同一の優先順位で調停することを特徴とする請求項２または請求項３記載の画像形成装置。
【請求項５】
前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とした場合には、前記第一のバス調停手段は、前記第一のバスマスタから前記第一のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも高い優先順位としてバス調停し、前記第二のバス調停手段は、前記第一のバスマスタから前記第二のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも高い優先順位としてバス調停することを特徴とする請求項２乃至請求項４のいずれか一項に記載の画像形成装置。
【請求項６】
前記第一のバススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする請求項２乃至請求項５のいずれか一項に記載の画像形成装置。
【請求項７】
前記第二のバススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする請求項２乃至請求項６のいずれか一項に記載の画像形成装置。
【請求項８】
前記第一のバスマスタは、二値画像データを画像形成エンジンに転送する画像形成エンジン制御ブロックであることを特徴とする請求項２乃至請求項７のいずれか一項に記載の画像形成装置。
【請求項９】
熱エネルギーによりインクに状態変化を生起させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする請求項１乃至請求項８のいずれか一項に記載の画像形成装置。
【請求項１０】
圧力発生素子を作動させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする請求項１乃至請求項８のいずれか一項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像形成エンジンにより記録媒体に画像を形成する画像形成装置に関し、特に簡易な構成で画像形成エンジンへのデータ転送に伴うバスの調停を適切に行うことが可能な画像形成装置に関する。
【背景技術】
【０００２】
情報通信技術の急速な発達に伴い、パーソナルコンピュータ等の情報機器がオフィス用途および家庭用途ともに広く普及している。また、こうした機器の普及によって、出力装置としてのプリンタ装置の需要もますます増大してきている。なかでも複数色のインク液滴によって画像を形成するインクジェットプリンタ装置がさまざまな産業分野で、また家庭用途として利用されている。特に近年は、インクジェットプリンタ技術の高度化が進み、カラー写真のような高精細なカラー画像を出力可能なプリンタ装置や、Ａ０幅やＢ０幅の大型の記録媒体に出力可能なプリンタ装置が開発されている。
【０００３】
こうしたインクジェットプリンタ装置は、各色のインクを貯留するインクタンクからプリンタヘッドに供給されたインクを、プリンタヘッドに形成された多数の細孔（ノズル）から微小な液滴として吐出し、このプリンタヘッドを記録媒体に平行な一定方向（主走査方向）に往復運動させるとともに、記録媒体を、これを含む平面状で主走査方向と略直交する方向（副走査方向）へ移動させることにより、記録媒体上に画像を形成する。
【０００４】
インクジェットプリンタ装置では、接続されたパーソナルコンピュータやワークステーションなどのホスト装置から、たとえばＲＧＢ形式で表現された印刷用の画像データを受信し、受信したデータをプリンタのインク色の色空間（たとえばＣＭＹＫ）に変換するなどの画像処理を行う。画像データは最終的にはプリンタヘッドのノズルからインク滴を吐出するか否かを表す二値のデータに変換されてプリンタ装置を構成するＲＡＭに格納される。プリンタ装置は、ＲＡＭから順次読み出した二値データを、プリンタヘッドの動作に同期してプリンタヘッドへ送信することで記録媒体上に画像を形成することが可能になる。
【０００５】
ところで、近年の微細加工技術の発達により、１インチワイドヘッドに各色１２８０個のノズルを設けたプリンタヘッドが実用化されるなど、プリンタヘッドの超多ノズル化が進んでいる。これにともない、プリンタ装置で扱う二値画像データのサイズがこれまで以上に大きくなるとともに、プリンタヘッドへのデータ転送もより高速化が要求され、二値画像データをＲＡＭから高速に読み出すことが必要になっている。こうした高速なＲＡＭアクセスが必要なプリンタ装置では、独立した二系統のＲＡＭを備えた構成とする方式が提案されており、ＣＰＵや画像処理ブロック、あるいは通信インターフェースブロックなどとのアクセス競合を低減するプリンタ装置が実現されている。
【０００６】
また、特許文献１においては、特定のバスマスタデバイスが最優先でバス占有権を確保するために、データの必要の度合いに応じた優先レベルを持つＤＭＡ転送要求信号の発生が可能なバス制御方法が開示されている。
【特許文献１】特開平７−１３９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来例のバス制御方法では、各モジュールから複数の優先度レベルのバス要求を発行可能な構成とする必要があり、調停回路が複雑になるとともに回路規模が大きくなって、高速な動作ができないという問題が生じることになる。
【０００８】
また、上述した従来例のバス制御方法では二系統のＲＡＭを連携して調停動作を実現することができないといった問題点があった。
【０００９】
そこで、本発明は上記従来例の問題点に鑑みてなされたもので、二つのバススレーブブロックに対して簡単な回路構成で適切かつ合理的な優先度を設定でき、高速にバスアクセスの調停（アービトレーション）動作を行うことのできる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１記載の画像形成装置では、第一のバスマスタおよび少なくとも一つの他のバスマスタと、第一のバススレーブおよび第二のバススレーブとを有する画像形成装置において、前記第一のバスマスタから前記第一のバススレーブへのアクセスを優先するか否かを設定する第一の優先設定手段と、前記第一のバスマスタから前記第二のバススレーブへのアクセスを優先するか否かを設定する第二の優先設定手段と、前記第一のバススレーブへのアクセスを調停する際に前記第二の優先設定手段による設定を参照する第一のバス調停手段と、前記第二のバススレーブへのアクセスを調停する際に前記第一の優先設定手段による設定を参照する第二のバス調停手段とを備えたことを特徴とする。
【００１１】
また、上記目的を達成するために、請求項２記載の画像形成装置では、請求項１記載の画像形成装置において、前記第一のバス調停手段は、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先する設定とした場合に、前記第一のバスマスタから前記第一のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも低い優先順位としてバス調停することを特徴とする。
【００１２】
また、上記目的を達成するために、請求項３記載の画像形成装置では、請求項１または請求項２記載の画像形成装置において、前記第二のバス調停手段は、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先しない設定とした場合に、前記第一のバスマスタから前記第二のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも低い優先順位としてバス調停することを特徴とする。
【００１３】
また、上記目的を達成するために、請求項４記載の画像形成装置では、請求項２または請求項３記載の画像形成装置において、前記第一の優先設定手段により優先しない設定とし、前記第二の優先設定手段により優先しない設定とした場合には、前記第一のバス調停手段は、前記第一のバスマスタと前記他のバスマスタのすべてのバスマスタを同一の優先順位で調停し、前記第二のバス調停手段は、前記第一のバスマスタと前記他のすべてのバスマスタを同一の優先順位で調停することを特徴とする。
【００１４】
また、上記目的を達成するために、請求項５記載の画像形成装置では、請求項２乃至請求項４のいずれか一項に記載の画像形成装置において、前記第一の優先設定手段により優先する設定とし、前記第二の優先設定手段により優先する設定とした場合には、前記第一のバス調停手段は、前記第一のバスマスタから前記第一のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも高い優先順位としてバス調停し、前記第二のバス調停手段は、前記第一のバスマスタから前記第二のバススレーブへのアクセスの優先順位を前記他のバスマスタよりも高い優先順位としてバス調停することを特徴とする。
【００１５】
また、上記目的を達成するために、請求項６記載の画像形成装置では、請求項２乃至請求項５のいずれか一項に記載の画像形成装置において、前記第一のバススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする。
【００１６】
また、上記目的を達成するために、請求項７記載の画像形成装置では、請求項２乃至請求項６のいずれか一項に記載の画像形成装置において、前記第二のバススレーブは、同期ＤＲＡＭを制御するメモリコントローラであることを特徴とする。
【００１７】
また、上記目的を達成するために、請求項８記載の画像形成装置では、請求項２乃至請求項７のいずれか一項に記載の画像形成装置において、前記第一のバスマスタは、二値画像データを画像形成エンジンに転送する画像形成エンジン制御ブロックであることを特徴とする。
【００１８】
また、上記目的を達成するために、請求項９記載の画像形成装置では、請求項１乃至請求項８のいずれか一項に記載の画像形成装置において、熱エネルギーによりインクに状態変化を生起させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする。
【００１９】
また、上記目的を達成するために、請求項１０記載の画像形成装置では、請求項１乃至請求項８のいずれか一項に記載の画像形成装置において、圧力発生素子を作動させインク液滴を吐出してドットを形成することにより記録媒体に画像を形成することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、特定のバスマスタブロックから二つのバススレーブブロックへのアクセスをそれぞれ優先するか否かの設定の組み合わせに応じて、それぞれのバススレーブブロックへのアクセスを適切な優先順位で調停することができ、簡易な構成で効率的なバスアクセスを行うことが可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をインクジェット式プリンタの制御装置に適用した場合の好適な実施の形態について図面を参照して説明する。
【００２２】
図１は、本実施の形態に係るプリンタ制御装置の構成を示すブロック図である。プリンタ制御装置は、パーソナルコンピュータ等のホスト装置から印刷用のデータを受信し、受信したデータをプリンタヘッドで印刷可能な構成のデータに変換して出力する機能を提供するとともに、センサによるプリンタ装置の状態の監視の機能およびモータ等プリンタ装置を構成する部品の制御の機能を提供する。
図中の符号１００はプリンタ制御装置であり、ＣＰＵ１０１、画像処理部１０２、エンジン制御部１０３、通信インターフェース部１０４、拡張バス回路部１０５、二つのＲＡＭコントローラ（ＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７）、ＲＯＭコントローラ１０８を備えており、これらの各ブロックはそれぞれバスライン１１０ａ〜１１０ｈを介してシステムバスブリッジ１０９に接続されている。本実施の形態では、これらの回路ブロックはシステムＬＳＩとして一つのパッケージに封止されたプリンタ制御ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１１として実現されている。
【００２３】
また、プリンタ制御装置１００は、プリンタ制御ＡＳＩＣ１１１のほか機能拡張ユニットを接続する拡張スロット１１３、ＲＡＭ部Ａ１１５、ＲＡＭ部Ｂ１１７、およびＲＯＭ部１１９を備えている。この他プリンタ制御装置１００は、図示しない操作部および表示部等から構成される。
【００２４】
ＣＰＵ１０１は、プリンタ制御装置１００全体の制御を司るもので、ＲＯＭ部１１９またはＲＡＭ部Ａ１１５またはＲＡＭ部Ｂ１１７に格納された制御手順（プログラム）を順次読み出し実行することによって、ホスト装置との通信のための通信インターフェース部１０４の制御や通信プロトコルの解釈、ホスト装置から受信した画像データをエンジン制御部１０３で処理可能な構成のデータに変換するための画像処理部１０２の制御、画像処理部１０２で生成されたデータをプリンタヘッドで印刷可能な構成のデータに変換するためのエンジン制御部１０３の制御等を行う。
【００２５】
画像処理部１０２は、ホスト装置から受信した印刷用データをエンジン制御部１０３で処理可能な構成の出力画像データに変換処理する機能を備えている。ホスト装置から送信される画像データは、たとえばＲＧＢ８ビット形式やＲＧＢ１０ビット形式のデータであり、画像処理部１０２は、このＲＧＢ形式のデータをインク色であるＣＭＹＫ形式等に色空間変換を行い、また８ビット形式や１０ビット形式のデータを二値化する機能を備えている。
【００２６】
エンジン制御部１０３は、画像処理部１０２で生成されたＣＭＹＫ等インク色の色空間で表現された二値データをプリンタヘッドで印刷可能な構成のデータに変換する機能、ＲＡＭ部Ａ１１５やＲＡＭ部Ｂ１１７に格納された変換後のデータをプリンタヘッドへ出力する機能、およびプリンタエンジンを構成するモータの制御を行う。また、センサによりプリンタエンジンの状態を監視し適切に制御する機能を備える。
【００２７】
通信インターフェース部１０４は、パーソナルコンピュータやワークステーション等のホスト装置との間でデータの送受信を行う機能を備え、ホスト装置から受信した印刷用データを、ＲＡＭコントローラを介してＲＡＭ部Ａ１１５やＲＡＭ部Ｂ１１７に格納する機能を備えている。通信インターフェース部１０４の通信方式としては、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）やＩＥＥＥ１３９４などの高速シリアル通信や、ＩＥＥＥ１２８４などのパラレル通信、あるいは１００ＢＡＳＥ−ＴＸ等のネットワーク通信などいずれの方式であってもよく、またこれらの複数の通信方式を有していてもよい。さらには、有線による通信方式に限らず、無線による通信方式であっても本発明を構成する。
【００２８】
拡張バス回路部１０５は、拡張スロット１１３に装着した機能拡張ユニットを制御する機能を備え、拡張バス１１２を介して機能拡張ユニットにデータを送信する制御および機能拡張ユニットが出力するデータを受信する制御を行う。拡張スロット１１３に装着される機能拡張ユニットとしては、ＵＳＢやＩＥＥＥ１３９４、ＩＥＥＥ１２８４、あるいはネットワーク通信などホスト装置との通信機能を提供する通信ユニットや、大容量記憶機能を提供するハードディスクドライブユニットなどが装着可能である。
【００２９】
画像処理部１０２、エンジン制御部１０３、通信インターフェース部１０４、および拡張バス回路部１０５の各ブロックはそれぞれＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ、ダイレクトメモリアクセスコントローラ）を有し、メモリアクセス要求を発行する機能を備えている。各ブロックのＤＭＡＣは、メモリアクセス要求を発行する際にそれぞれのブロックに固有のマスタＩＤをメモリアクセス要求とともに発行する機能を備えており、ＲＡＭコントローラＡ１０６やＲＡＭコントローラＢ１０７およびシステムバスブリッジ１０９はマスタＩＤによってメモリアクセス要求を発行したブロックを識別することが可能である。
【００３０】
ＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７は、それぞれＲＡＭバスＡ１１４およびＲＡＭバスＢ１１６を介して接続されたＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７の制御を行う機能を備えている。ＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７は、ＣＰＵ１０１およびＤＭＡＣを有する各回路ブロックからシステムバスブリッジ１０９を介して、ＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７への書き込み要求やＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７からの読み出し要求に応じて必要な制御信号を生成してＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７へのデータの書き込みならびにＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７からのデータの読み出しを行い、ＣＰＵ１０１および各回路ブロックとの間でデータの中継を行う。
【００３１】
ＲＯＭコントローラ１０８は、ＲＯＭバス１１８を介して接続されたＲＯＭ部１１９の制御を行う機能を備えている。ＲＯＭコントローラ１０８は、ＣＰＵ１０１からの読み出し要求に応じて必要な制御信号を生成して、予めＲＯＭ部１１９に格納された制御手順（プログラム）やデータを読み出し、システムバスブリッジ１０９を介してＣＰＵ１０１に読み出した内容を送り返す。また、ＲＯＭ部１１９がフラッシュメモリ等の電気的に書き換え可能なデバイスで構成される場合には、ＣＰＵ１０１からの書き込みコマンドに応じて制御信号を発生し、ＲＯＭ部１１９の内容を書き換える機能を備えている。
【００３２】
上述した各回路ブロックのうち、ＣＰＵ１０１およびＤＭＡＣを有する画像処理部１０２、エンジン制御部１０３、通信インターフェース部１０４、ならびに拡張バス回路部１０５はバスマスタブロックであり、ＲＡＭコントローラＡ１０６、ＲＡＭコントローラＢ１０７、およびＲＯＭコントローラ１０８はバススレーブブロックである。
【００３３】
システムバスブリッジ１０９は、プリンタ制御ＡＳＩＣ１１１を構成する各回路ブロックについて、バスマスタブロックとバススレーブブロック間を接続する機能を備えるほか、複数の回路ブロックから同時に同じバススレーブブロックへのアクセス要求が発行された場合に、バス権を調停する機能を備えている。なお、バス権を調停する方法については、図面を参照して後述する。
【００３４】
また、システムバスブリッジ１０９は、バス権調停の際に特定のバスマスタブロックを優先するために図示しない優先アクセス設定レジスタを有している。
【００３５】
システムバスブリッジ１０９はクロスバスイッチ方式によって構成され、複数のバスマスタブロックがそれぞれ異なるバススレーブブロックへのアクセス要求を発行した場合には、アクセス要求に応じて同時に各バスマスタブロックとバススレーブブロック間を接続する。たとえば、画像処理部１０２とＲＡＭコントローラＡ１０６との間のバスアクセスと、エンジン制御部１０３とＲＡＭコントローラＢ１０７との間のバスアクセスを同時に処理することが可能である。また、システムバスブリッジ１０９は、それぞれのバススレーブブロックに直近にアクセスしたバスマスタブロックのマスタＩＤを保持する図示しないマスタＩＤ保持レジスタを有している。なお、本実施の形態では、マスタＩＤ保持レジスタの初期値は０とする。
【００３６】
ＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７は、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭやＳＤＲ（Ｓｉｎｇｌｅ  Ｄａｔａ  Ｒａｔｅ）型ＳＤＲＡＭなどの同期ＤＲＡＭ等で構成され、ＣＰＵ１０１が実行する制御手順の格納、画像処理回路部１０２において変換処理された出力データの一時的な記憶、通信インターフェース部１０４によりホスト装置から受信した印刷用データの一時的なバッファリング、外部バス１１２を介して接続された機能拡張ユニットとの間で受け渡しされるデータの一時的な保存、エンジン制御部１０３において生成された印刷データの記憶、およびＣＰＵ１０１のワークメモリなどの機能を提供するメモリブロックである。なお、これらの各機能はＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７の双方で提供する構成としても、いずれか一方のＲＡＭ部で提供する構成としてもよい。
【００３７】
ＲＯＭ部１１９は、マスクＲＯＭやフラッシュメモリ等で構成され、ＣＰＵ１０１が実行する制御手順およびプリンタ制御に必要なパラメータを格納する。ＲＯＭ部１１９がフラッシュメモリなど書き換え可能なデバイスで構成される場合には、制御手順やパラメータを書き換えることが可能である。
【００３８】
このほか、各回路ブロックは動作モード等を設定するレジスタを備え、ＣＰＵ１０１は図示しないレジスタアクセスバスを介して各回路ブロックの動作モード等を設定することが可能である。
【００３９】
なお、本実施の形態に係るプリンタ制御装置１００のバスライン１１０ａ〜１１０ｈのデータバス幅は２５６ビットであり、ＲＡＭバスＡ１１４およびＲＡＭバスＢ１１６のデータバス幅は３２ビット、ＲＯＭバス１１８のデータバス幅は８ビットであるとする。
【００４０】
次に、本発明の実施の形態に係るプリンタ制御装置において、システムバスブリッジを介してアクセスを行うバスマスタブロックとバススレーブブロックの組み合わせを、図を参照して説明する。
【００４１】
図２は、各バスマスタブロックがアクセス要求を発行する対象のバススレーブブロックを示した図である。
【００４２】
ＣＰＵ１０１は、ＲＡＭコントローラＡ１０６、ＲＡＭコントローラＢ１０７、およびＲＯＭコントローラ１０８に対してアクセス要求を発行する。また、画像処理部１０２、エンジン制御部１０３、通信インターフェース部１０４、および外部バス回路部１０５の各バスマスタブロックは、ＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７に対してアクセス要求を発行する。
【００４３】
システムバスブリッジ１０９は、ＲＡＭコントローラＡ１０６へのアクセス要求が複数のバスマスタブロックから同時に発生したときは調停を行い、アクセスを許可するバスマスタブロックを決定する。調停は公平調停方式によるほか、後述する優先アクセス設定レジスタの設定に応じてエンジン制御部１０３の優先度を高くして調停を行うことが可能である。なお、ＲＡＭコントローラＢ１０７へのアクセスについてもＲＡＭコントローラＡ１０６へのアクセスと同様に処理する。
【００４４】
次に、本発明の実施の形態に係るプリンタ制御装置のバスマスタブロックがアクセス要求とともに発行するマスタＩＤについて、図を参照して説明する。
【００４５】
図３は、プリンタ制御装置を構成するＣＰＵ１０１および各バスマスタブロックのＤＭＡＣがＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７を介してＲＡＭ部Ａ１１５およびＲＡＭ部Ｂ１１７にアクセス要求を発行する際、同時に出力するマスタＩＤを示したものである。
【００４６】
本実施の形態では、マスタＩＤは４ビットで構成され、各バスマスタブロックにはそれぞれ一つのマスタＩＤが割り当てられている。ＣＰＵ１０１のマスタＩＤは０ｂ０００１であり、画像処理部１０２のマスタＩＤは０ｂ００１０、エンジン制御部１０３のマスタＩＤは０ｂ００１１、通信インターフェース部１０４のマスタＩＤは０ｂ０１００、外部バス回路部１０５のマスタＩＤは０ｂ０１０１である。
【００４７】
以下、本実施の形態におけるシステムバスブリッジのバス権の調停方法について、図面を参照して説明する。
【００４８】
図４は、本実施の形態において優先設定のない複数のバスマスタブロックが同一のバススレーブブロックにアクセス要求を発行した場合のシステムバスブリッジの調停動作手順を示すフローチャートである。
【００４９】
システムバスブリッジ１０９は複数のバスマスタブロックからアクセス要求を受信すると図４のフローチャートに従った調停動作を実行し、アクセスを許可するバスマスタを決定する。
【００５０】
すなわち、ステップＳ４０１でシステムバスブリッジ１０９は、マスタＩＤ保持レジスタに保持されている保持マスタＩＤとアクセス要求を発行した複数のバスマスタブロックのマスタＩＤを比較し、受信したアクセス要求のマスタＩＤがすべて保持マスタＩＤよりも小さいか等しい場合はステップＳ４０２へ進み、保持マスタＩＤよりも大きいマスタＩＤがある場合はステップＳ４０３へ進む。たとえば、マスタＩＤ保持レジスタに通信インターフェース部１０４のマスタＩＤである０ｂ０１００が保持されている場合に、アクセス要求を発行したバスマスタブロックのマスタＩＤが０ｂ０００１、０ｂ００１０、および０ｂ００１１だけであればステップＳ４０２へ進む。
【００５１】
次に、ステップＳ４０２でシステムバスブリッジ１０９は、アクセス要求を発行したすべてのバスマスタブロックの中から最も小さいマスタＩＤを持つバスマスタブロックをバス権を与えるマスタとして選択し、ステップＳ４０４へ進む。
【００５２】
また、ステップＳ４０３でシステムバスブリッジ１０９は、アクセス要求を発行したバスマスタブロックのうち、保持マスタＩＤよりも大きいマスタＩＤを持つバスマスタブロックの中で最も小さいマスタＩＤを持つバスマスタブロックをバス権を与えるマスタとして選択し、ステップＳ４０４へ進む。
【００５３】
次に、ステップＳ４０４でシステムバスブリッジ１０９は、ステップＳ４０２またはステップＳ４０３で選択されたバスマスタブロックのアクセス要求に従って、バススレーブブロックとのバスアクセスを実行する。
【００５４】
本実施の形態では、図４に示すフローチャートに従った処理をハードウエア記述言語（Ｈａｒｄｗａｒｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ；ＨＤＬ）によって記述し、論理合成を行うことで本調停動作を実行可能な論理回路を生成して当該論理回路によりシステムバスブリッジ１０９を構成する。
【００５５】
次に、本実施の形態に係るプリンタ制御装置においてエンジン制御部のアクセス優先度を高く設定した場合のシステムバスブリッジの調停方法について、図５および図６を参照しつつ説明する。
【００５６】
図５は、優先アクセス設定レジスタの構成を示すブロック図である。優先アクセス設定レジスタ５０１は、ＲＡＭコントローラＡへの優先アクセスを設定する優先設定レジスタＡ５０２およびＲＡＭコントローラＢへの優先アクセスを設定する優先設定レジスタＢ５０３で構成されている。複数のバスマスタブロックにより同時にアクセス要求が発行されたときは、これらのレジスタに設定された値に応じて、システムバスブリッジ１０９がバス権調停時にエンジン制御部１０３からのアクセスを優先するか否かが制御される。
【００５７】
優先設定レジスタＡ５０２および優先設定レジスタＢ５０３は、レジスタアクセスバスを介して接続されたＣＰＵ１０１からの書き込み命令によって内容を書き換えることができるレジスタである。
【００５８】
図６は、優先アクセス設定レジスタ５０１に格納する値と、バス権調停時にエンジン制御部１０３からのアクセスを優先するか否かの関係を表す図である。図６（ａ）において、優先設定レジスタＡ５０２の値が「０」のときは、エンジン制御部１０３からのアクセスを優先せずに調停を行う。一方、優先設定レジスタＡ５０２の値が「１」のときは、エンジン制御部１０３からのアクセスを優先してＲＡＭコントローラＡ１０６へのアクセスを調停する。
【００５９】
ＲＡＭコントローラＢ１０７へのアクセスも同様に、図６（ｂ）に示した優先設定レジスタＢ５０３の内容によってエンジン制御部１０３からのアクセスを優先して調停を行う。
【００６０】
以下、本実施の形態に係るプリンタ制御装置における優先アクセスを考慮した場合の動作を図７および図８を参照しつつ説明する。
【００６１】
図７は、本実施の形態において複数のバスマスタブロックがＲＡＭコントローラＡ１０６にアクセス要求を発行した場合のシステムバスブリッジ１０９の調停動作手順を示すフローチャートであり、図８は、複数のバスマスタブロックがＲＡＭコントローラＢ１０７にアクセス要求を発行した場合の調停動作手順を示すフローチャートである。
【００６２】
システムバスブリッジ１０９は複数のバスマスタブロックからＲＡＭコントローラＡ１０６へのアクセス要求を受信すると図７のフローチャートに従った調停動作を実行し、アクセスを許可するバスマスタを決定する。
【００６３】
すなわち、ステップＳ７０１でシステムバスブリッジ１０９は、ＲＡＭコントローラＡ１０６への複数のアクセス要求の中にエンジン制御部１０３からのアクセス要求が含まれているかどうかを判断し、エンジン制御部１０３からのアクセスが含まれている場合はステップＳ７０２へ進み、含まれていない場合はステップＳ７０７へ進む。この判定はマスタＩＤによって行うことができ、アクセス要求の中にマスタＩＤが０ｂ００１１のものが含まれているかどうかによって判定する。
【００６４】
次に、ステップＳ７０２でシステムバスブリッジ１０９は、エンジン制御部１０３の優先度が設定されているかどうかを判定し、優先設定されている場合はステップＳ７０３へ進み、優先設定されていない場合はステップＳ７０４へ進む。優先設定されているかどうかは優先設定レジスタＡ５０２の内容を参照し、値が「１」であれば優先設定されていると判定する。
【００６５】
次に、ステップＳ７０３でシステムバスブリッジ１０９は、アクセス権を与えるマスタとしてエンジン制御部１０３を選択してステップＳ７１０へ進む。
【００６６】
一方、ＲＡＭコントローラＡ１０６の優先設定がされていない場合にはステップＳ７０４で、エンジン制御部１０３からＲＡＭコントローラＢ１０７への優先度が設定されているかどうかを判定し、優先設定されている場合はステップＳ７０５へ進み、優先設定されていない場合はステップＳ７０７へ進む。優先設定されているかどうかは優先設定レジスタＢ５０３の内容を参照し、値が「１」であれば優先設定されていると判定する。
【００６７】
次に、ステップＳ７０５でシステムバスブリッジ１０９は、エンジン制御部１０３以外にいくつのバスマスタブロックがＲＡＭコントローラＡ１０６へのアクセス要求を発行しているか判断し、一つの場合はステップＳ７０８へ進み、複数の場合はステップＳ７０６へ進む。
【００６８】
次に、ステップＳ７０６でシステムバスブリッジ１０９は、ＲＡＭコントローラＡ１０６へのアクセス要求を発行したバスマスタブロックのうち、エンジン制御部１０３以外のバスマスタブロックに対して図４のフローチャートで示した公平調停方法によってバス権を付与するバスマスタを特定し、ステップＳ７０９へ進む。
【００６９】
また、ステップＳ７０１でエンジン制御部１０３からのアクセス要求がない場合やステップＳ７０４で優先設定がされていない場合はステップＳ７０７でシステムバスブリッジ１０９は、アクセス要求を発行したすべてのマスタに対して図４のフローチャートで示した公平調停方法によってバス権を付与するバスマスタを特定し、ステップＳ７０９へ進む。
【００７０】
一方、ステップＳ７０５でエンジン制御部以外にアクセス要求を発行したバスマスタブロックが一つだけの場合はステップＳ７０８で、当該バスマスタブロックにバス権を付与してステップＳ７０９へ進む。
【００７１】
次に、ステップＳ７０９でシステムバスブリッジ１０９は、以下に示すマスタＩＤでマスタＩＤ保持レジスタの内容を更新する。すなわち、ステップＳ７０６またはステップＳ７０７で公平調停方法によってバス権を付与されたバスマスタブロックのマスタＩＤ、もしくはステップＳ７０８でバス権を付与されたバスマスタブロックのマスタＩＤを新たな保持マスタＩＤとしてマスタＩＤ保持レジスタを更新する。
【００７２】
次に、ステップＳ７１０でシステムバスブリッジ１０９は、ステップＳ７０３、ステップＳ７０６、ステップＳ７０７、またはステップＳ７０８でバス権を付与したバスマスタブロックに対してＲＡＭコントローラＡ１０６との間のバスアクセスを実行する。
【００７３】
システムバスブリッジ１０９は、ＲＡＭコントローラＢ１０７へのアクセス要求についても図７と同様に、図８に示したフローチャートに従ってバス権の調停を行う。
【００７４】
本実施の形態では、図４に示したフローチャートの場合と同様に、図７および図８に示すフローチャートに従った処理をハードウエア記述言語によって記述し、論理合成を行うことでエンジン制御部１０３の優先度を設定した場合の調停動作を実行可能な論理回路を生成して当該論理回路によりシステムバスブリッジ１０９を構成する。
【００７５】
以下、本発明のプリンタ制御装置のバス権調停の優先順位について図面を参照して詳細に説明する。図９ないし図１２は、優先設定レジスタＡ５０２および優先設定レジスタＢ５０３の設定値と、ＲＡＭコントローラＡ１０６およびＲＡＭコントローラＢ１０７へのアクセス要求を調停する際の優先順位の関係を説明する図である。
【００７６】
図９は、優先設定レジスタＡ５０２および優先設定レジスタＢ５０３に、ともに値「０」を書き込んだ場合、すなわちエンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセスおよびエンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセスともに優先設定されていない場合の優先順位を示した図である。この場合、エンジン制御部１０３からのアクセス要求は、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５と同順位で公平調停方式により調停される。
【００７７】
図１０は、優先設定レジスタＡ５０２に値「１」を書き込み、優先設定レジスタＢ５０３に値「０」を書き込んだ場合、すなわちエンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセスに対して優先設定した場合の優先順位を示した図である。この場合、エンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５は二番目の優先順位で公平調停方式により調停される。また、ＲＡＭコントローラＢ１０７へのアクセス要求は、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５が最も高い優先順位で公平調停方式により調停され、エンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセス要求は、二番目の優先順位で調停される。
【００７８】
図１１は、優先設定レジスタＡ５０２に値「０」を書き込み、優先設定レジスタＢ５０３に値「１」を書き込んだ場合、すなわちエンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセスに対して優先設定した場合の優先順位を示した図である。この場合、エンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５は二番目の優先順位で公平調停方式により調停される。また、ＲＡＭコントローラＡ１０６へのアクセス要求は、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５が最も高い優先順位で公平調停方式により調停され、エンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセス要求は、二番目の優先順位で調停される。
【００７９】
図１２は、優先設定レジスタＡ５０２および優先設定レジスタＢ５０３に、ともに値「１」を書き込んだ場合、すなわちエンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセスおよびエンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセスをともに優先設定した場合の優先順位を示す図である。この場合、エンジン制御部１０３からＲＡＭコントローラＡ１０６へのアクセス要求は最も高い優先順位で調停され、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５は二番目の優先順位で公平調停方式により調停される。また、エンジン制御部１０３からＲＡＭコントローラＢ１０７へのアクセス要求も最も高い優先順位で調停され、ＣＰＵ１０１、画像処理部１０２、通信インターフェース部１０４、外部バス回路部１０５は二番目の優先順位で公平調停方式により調停される。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態に係るプリンタ制御装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係るプリンタ制御装置においてバスマスタブロックがアクセスするバススレーブブロックを説明する図である。
【図３】本発明の実施の形態に係るプリンタ制御装置においてバスマスタブロックが発行するマスタＩＤを説明する図である。
【図４】本発明の実施の形態に係るプリンタ制御装置の公平調停方法の動作の流れを示すフローチャートである。
【図５】本発明の実施の形態に係るプリンタ制御装置のプリンタ制御装置の優先アクセス設定レジスタの構成を示すブロックである。
【図６】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの内容とバス調停方法の関係を説明する図であり、（ａ）は優先設定レジスタＡを説明する図、（ｂ）は優先設定レジスタＢを説明する図である。
【図７】本発明の実施の形態に係るプリンタ制御装置のＲＡＭコントローラＡへのアクセスを調停する動作の流れを示すフローチャートである。
【図８】本発明の実施の形態に係るプリンタ制御装置のＲＡＭコントローラＢへのアクセスを調停する動作の流れを示すフローチャートである。
【図９】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの設定内容とＲＡＭコントローラＡおよびＲＡＭコントローラＢへのアクセスを調停する際の優先順位との関係を説明する図である。
【図１０】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの設定内容とＲＡＭコントローラＡおよびＲＡＭコントローラＢへのアクセスを調停する際の優先順位との関係を説明する図である。
【図１１】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの設定内容とＲＡＭコントローラＡおよびＲＡＭコントローラＢへのアクセスを調停する際の優先順位との関係を説明する図である。
【図１２】本発明の実施の形態に係るプリンタ制御装置において優先アクセス設定レジスタの設定内容とＲＡＭコントローラＡおよびＲＡＭコントローラＢへのアクセスを調停する際の優先順位との関係を説明する図である。
【符号の説明】
【００８１】
１００  プリンタ制御装置
１０１  ＣＰＵ
１０２  画像処理部
１０３  エンジン制御部
１０４  通信インターフェース部
１０５  拡張バス回路部
１０６  ＲＡＭコントローラＡ
１０７  ＲＡＭコントローラＢ
１０８  ＲＯＭコントローラ
１０９  システムバスブリッジ
１１０ａ〜１１０ｈ  バスライン
１１１  プリンタ制御ＡＳＩＣ
１１２  拡張バス
１１３  拡張スロット
１１４  ＲＡＭバスＡ
１１５  ＲＡＭ部Ａ
１１６  ＲＡＭバスＢ
１１７  ＲＡＭ部Ｂ
１１８  ＲＯＭバス
１１９  ＲＯＭ部
５０１  優先アクセス設定レジスタ
５０２  優先設定レジスタＡ
５０３  優先設定レジスタＢ
【図１】
2007108859.tif 000003
【図２】
2007108859.tif 000004
【図３】
2007108859.tif 000005
【図４】
2007108859.tif 000006
【図５】
2007108859.tif 000007
【図６】
2007108859.tif 000008
【図７】
2007108859.tif 000009
【図８】
2007108859.tif 000010
【図９】
2007108859.tif 000011
【図１０】
2007108859.tif 000012
【図１１】
2007108859.tif 000013
【図１２】
2007108859.tif 000014