(57)【要約】【課題】総板厚の薄い半導体装置及びその製造方法の提供。【解決手段】外部接続用電極を備えた半導体構成体を有機基板に内蔵し、再配線化した半導体装置において、当該内蔵された半導体構成体の構成材たるシリコンが研磨処理により薄型化されている半導体装置；外部接続用電極を備えた半導体構成体を絶縁材に内蔵せしめて半導体構成体内蔵基材を得る工程と、当該半導体構成体内蔵基材を、半導体構成体の構成材たるシリコン側から研磨して薄型化する工程と、当該薄型化された半導体構成体基材に再配線化する工程とを有する半導体装置の製造方法。【選択図】図１
2007227834.tif 000002
【特許請求の範囲】
【請求項１】
外部接続用電極を備えた半導体構成体を絶縁材に内蔵し、再配線化した半導体装置において、当該内蔵された半導体構成体の構成材たるシリコンが研磨処理により薄型化されていることを特徴とする半導体装置。
【請求項２】
前記再配線化した半導体装置が、複数の外部接続用電極を備えた半導体構成体と、当該半導体構成体の側方に配置された絶縁材と、当該半導体構成体及び絶縁材の上層に設けられた絶縁層と、当該半導体構成体の外部接続用電極から上層の絶縁層を介して形成された再配線を備えていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記側方の絶縁材が補強材を含んでいることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
外部接続用電極を備えた半導体構成体を絶縁材に内蔵せしめて半導体構成体内蔵基材を得る工程と、当該半導体構成体内蔵基材を半導体構成体の構成材たるシリコン側から研磨して薄型化する工程と、当該薄型化された半導体構成体内蔵基材に再配線を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体装置の製造を、ベース材料に半導体構成体を搭載し、次いで、当該半導体構成体の側方に金属箔と絶縁材を配置し積層し、次いで、前記ベース材料を除去して半導体構成体内蔵基材とし、次いで、当該内蔵された半導体構成体の構成材たるシリコン側を研磨し、次いで、当該半導体構成体内蔵基材の上下に絶縁層を積層し、次いで、当該半導体構成体及び側方の絶縁材上に再配線を形成して行なうことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記半導体構成体の構成材たるシリコンの一部を、絶縁材表面から突出せしめて半導体構成体内蔵基材を得ることを特徴とする請求項４又は５記載の半導体装置の製造方法。
【請求項７】
前記半導体構成体の側方に配置された金属箔を、ベース材料と同時に除去することにより、半導体構成体の構成材たるシリコンの一部を絶縁材表面から突出せしめることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記金属箔の厚みを適宜選択することにより、半導体構成体の構成材たるシリコン側からの研磨量を調整することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記側方の絶縁材が補強材を含んでいることを特徴とする請求項４〜８の何れか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部接続用電極を備えた半導体構成体を有機基板に内蔵し、再配線化した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、電子機器の軽薄短小化が進み、機器に搭載される外部接続用電極を備えた半導体構成体を有機基板に内蔵し、細配線化した半導体装置が使用されている。ここに内蔵される半導体構成体は、一般に複数の外部接続用の接続パッドが形成されたベアの半導体装置の上面に封止材を設け、次いで、当該封止材の各接続パッドに対応する部分に開口部を形成し、次いで、当該開口部を介して各接続パッドに接続される再配線を形成し、次いで、各再配線の他の接続部に柱状の外部接続用電極を形成すると共に、絶縁樹脂で封止後、研磨にて外部接続用電極が露出するまで研磨し、次いで、露出した外部接続用電極にはんだを形成することによって製造されている（例えば、特許文献１参照）。
【０００３】
また、従来の半導体装置は斯かる半導体構成体を用いて製造されるが、以下、従来の半導体装置の製造方法を図３乃至図４に示した製造工程図を用いて具体的に説明する。尚、当該図３乃至図４において同じ部位については、各々の図への符号付けを省略した。
【０００４】
まず、キャリア付き銅箔ベース材料（以下「ベース材料」と表記する）３７に、銅ポスト３２、封止材３３及びシリコン３４を備えた半導体構成体３１を、接着層３５を介してボンダ装置にて搭載（仮配置）すると共に、絶縁材（埋め込み材）３６をパンチングプレス機にてパンチングし、半導体構成体３１にはめ込む窓抜きをした後、積層冶具を用いて、図３（ａ）に示したように、半導体構成体３１を搭載したベース材料３７に絶縁材（埋め込み材）３６をレイアップし、真空積層プレス機にて積層プレスを行い、図３（ｂ）に示したような構造体を得る。
【０００５】
次いで、前記積層プレスによって半導体構成体３１上にもフローした絶縁材（埋め込み材）３９（図３（ｂ）参照）を、研磨機にて表面研磨して図３（ｃ）に示したような構造体とした後、ベース材料３７のキャリアを剥ぎ、次いで、アルカリエッチャにて全面エッチング除去して図３（ｄ）に示したような半導体構成体内蔵基材４０を得る。
【０００６】
次いで、図４（ｇ）に示したように、前記半導体構成体内蔵基材４０の上下それぞれに絶縁層４１、導体層４２を形成した後、層間接続スルーホール４４形成、層間接続ビア４３形成、めっき（図示省略）形成、回路４５形成をして、図４（ｈ）に示したような半導体装置Ｐａ’を得る。
【０００７】
しかしながら、有機基板の中に半導体構成体を内蔵すると、半導体構成体の一部であるシリコンと、有機基板の一部である絶縁材とが線膨張係数が異なるため、熱工程などでクラックが生じやすいという問題があった。
【０００８】
それを避けるためには、外部接続用電極はある程度の高さが必要となり、これ以上半導体装置を薄くできないのが実状であった。
【０００９】
そこで、シリコンからなる半導体装置を小さくして、マトリクス状の狭ピッチ配線を形成し、外部接続用電極を形成し、絶縁樹脂で封止し、個片化した半導体構成体を有機基板に埋め込み再配線することでマザーボードに精度よく実装できる配線ピッチが可能となる半導体装置が提案されている（例えば，特許文献２参照）。
【００１０】
しかしながら、半導体構成体の上層に複数層の絶縁層を重ね、再配線を繰り返すとどうしても総板厚が厚くなるため、特に、携帯電話機器などのモバイル製品に適用しようとしても、厚み制限で採用されないという問題が発生していた。
【００１１】
一方、半導体構成体を薄くするとウエハーサイズの時点で反りが大きく発生するため、薄い半導体構成体を製造するのは困難である。また、薄い半導体構成体はハンドリングが難しく、割れ易いという難点がある。更に、薄い半導体構成体はマザーボード上への搭載も容易ではない。
【００１２】
また仮に、半導体構成体を薄くする為に外部接続用電極側を研磨すると、電極表面頭出しの為の研磨と異なり電極に強いストレスが掛かる為、電極がシリコン本体から断線してしまうかまたは電極自体が破損してしまう恐れがあった。また逆に、シリコン側を研磨する場合、絶縁材（埋め込み材）に埋め込まれたままの状態で研磨を行うと、硬度の異なるシリコンと絶縁材を同時に研磨することとなり、研磨ムラが発生するという問題があった。
【特許文献１】特開２００１−１６８１２８号公報
【特許文献２】特開２００４−２２１４１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記不具合を解消すべくなされたもので、その課題とするところは、総板厚の薄い半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明者は上記課題を解決するために種々検討を重ねた結果、上面に複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の側方に設けられた絶縁層とを有する半導体構成体内蔵基材の上下に、少なくとも１層の絶縁層と導体層が設けられた半導体装置において、前記半導体構成体の構成材たるシリコンを研磨して薄型化すれば、半導体構成体内蔵基材、従ってまた半導体装置の厚みを薄くできることを見い出し、本発明を完成したものである。
【００１５】
すなわち、請求項１に係る本発明は、外部接続用電極を備えた半導体構成体を絶縁材に内蔵し、再配線化した半導体装置において、当該内蔵された半導体構成体の構成材たるシリコンが研磨処理により薄型化されていることを特徴とする半導体装置により上記課題を解決したものである。
【００１６】
このように、本発明の半導体装置においては、内蔵されている半導体構成体が薄型化されているので、総板厚の薄い半導体装置となっている。
【００１７】
また、請求項２に係る本発明は、前記再配線化した半導体構成体が、複数の外部接続用電極を備えた半導体構成体と、当該半導体構成体の側方に配置された絶縁材と、当該半導体構成体及び絶縁材の上層に設けられた絶縁層と、当該半導体構成体の外部接続用電極から上層の絶縁層を介して形成された再配線を備えていることを特徴とする。
【００１８】
これにより、従来の半導体装置の製造方法に用いる材料の他に新規の材料を追加することがない、総板厚の薄い半導体装置となっている。
【００１９】
また、請求項３に係る本発明は、前記側方の絶縁材が補強材を含むことを特徴とする。
【００２０】
これにより、半導体装置に内蔵されている半導体構成体の構成材たるシリコンが研磨処理される際、半導体構成体が半導体装置から抜け落ちることがない、総板厚の薄い半導体装置となっている。
【００２１】
また、請求項４に係る本発明は、外部接続用電極を備えた半導体構成体を絶縁材に内蔵せしめて半導体構成体内蔵基材を得る工程と、当該半導体構成体内蔵基材を半導体構成体の構成材たるシリコン側から研磨して薄型化する工程と、当該薄型化された半導体構成体基材に再配線を形成する工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決したものである。
【００２２】
これにより、総板厚の薄い半導体装置を効率良く得ることができる。
【００２３】
また、請求項５に係る本発明は、前記半導体装置の製造を、ベース材料に半導体構成体を搭載し、次いで、当該半導体構成体の側方に金属箔と絶縁材を配置し積層し、次いで、前記ベース材料を除去して半導体構成体内蔵基材とし、次いで、当該内蔵された半導体構成体の構成材たるシリコン側を研磨し、次いで、当該半導体構成体内蔵基材の上下に絶縁層を積層し、次いで、当該半導体構成体及び側方の絶縁材上に再配線を形成して行なうことを特徴とする。
【００２４】
これにより、絶縁材表面から半導体構成体のシリコンの一部が突出している半導体構成体内蔵基材が効率良く得られる。
【００２５】
また、請求項６に係る本発明は、前記の製造方法において、前記半導体構成体の構成材たるシリコンの一部を、絶縁材表面から突出せしめて半導体構成体内蔵基材を得ることを特徴とする。
【００２６】
これにより、半導体構成体内蔵基材をシリコン側から容易に研磨し得、しかも研磨ムラが発生することもない。
【００２７】
また、請求項７に係る本発明は、前記の製造方法において、前記半導体構成体の側方に配置された金属箔を、ベース材料と同時に除去することにより、半導体構成体の構成材たるシリコンの一部を絶縁材表面から突出せしめることを特徴とする。
【００２８】
これにより、絶縁材表面から半導体構成体のシリコンの一部を突出させる際に、ベース材料を除去する工程と金属箔を除去する工程が同時に行えるため、絶縁材表面から半導体構成体のシリコンの一部が突出している半導体構成体内蔵基材が効率良く得られる。
【００２９】
また、請求項８に係る本発明は、前記の製造方法において、前記金属箔の厚みを適宜選択することにより、半導体構成体の構成材たるシリコン側からの研磨量を調整することを特徴とする。
【００３０】
これにより、半導体構成体内蔵基材の、従ってまた半導体装置の薄型化と機械強度を両立するための適当な厚みが得られる。
【００３１】
また、請求項９に係る本発明は、前記の製造方法において、前記側方の絶縁材が補強材を含んでいることを特徴とする。
【００３２】
これにより、半導体装置に内蔵されている半導体構成体の構成材たるシリコンが研磨処理される際、半導体構成体が半導体装置から抜け落ちることがなく、確実に研磨処理ができる。
【発明の効果】
【００３３】
本発明によれば、総板厚の薄い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３４】
以下本発明の実施の形態を、図１乃至図２に示した本発明の半導体装置の製造工程図を用いて説明する。尚、当該図１乃至図２において同じ部位については、各々の図への符号付けを省略した。
【００３５】
まず、ベース材料７に、銅ポスト２、封止材３及びシリコン４を備えた半導体構成体１を、接着層５を介してボンダ装置にて搭載すると共に、絶縁材（埋め込み材）６と銅箔８をパンチングプレス機にてパンチングし、半導体構成体１にはめ込む窓抜きをした後、積層冶具を用いて、図１（ａ）に示したように、半導体構成体１を搭載したベース材料７に銅箔８、絶縁材（埋め込み材）６の順にレイアップし、真空積層プレス機にて積層プレスを行い、図１（ｂ）に示すような構造体を得る。
【００３６】
尚、半導体装置に内蔵されている半導体構成体の構成材たるシリコンが研磨処理される際、半導体構成体が半導体装置から抜け落ちることがなく確実に研磨処理ができるように、前記絶縁材（埋め込み材）６には、補強材が含まれていることが望ましい。
【００３７】
また、前記補強材が含まれている絶縁材（埋め込み材）６は、基材としての汎用性、利便性、信頼性等を考慮して、ガラスクロス、ガラス繊維、アラミド繊維にエポキシ樹脂を含浸させたもの、無機フィラーをエポキシ樹脂を含浸させたもの等、補強が施された一般基材であることが望ましい。
【００３８】
次いで、前記積層プレスによって半導体構成体１上にもフローした絶縁材（埋め込み材）９（図１（ｂ）参照）を、研磨機にて表面研磨して図１（ｃ）に示したような構造体を得る。次いで、ベース材料７のキャリアを剥ぎ、次いで、アルカリエッチャにて全面エッチング除去して図１（ｄ）に示したような構造体とした後、更にベース材料７上部にあった銅箔８も全面エッチング除去して、接着層５及びシリコン４の一部が絶縁材（埋め込み材）９の表面から突出した、図１（ｅ）に示したような構造体を得る。
【００３９】
次いで、研磨機にて絶縁材（埋め込み材）９から突出している当該接着層５及びシリコン４を片面二軸表面研磨機やバックグラインダー等で表面研磨して図１（ｆ）に示したような半導体構成体内蔵基板１０を得る。
【００４０】
このとき、バフ研磨をする場合の条件として、使用するバフはダブルコアのセラミックホイールで番手が＃１８０、コンベア速度が１．０〜２．０ｍ／ｍｉｎ、バフの回転数が１７００〜１９００ｒｐｍ、オシレーションが４２０〜５００回／分の範囲とすることが望ましい。
【００４１】
また、バフが被研磨対象物に掛ける研磨圧は、研磨前の被研磨対象物の表面を基準とした研磨機の初期設定に対し、バフが被研磨対象物の表面に掛ける圧力に必要な電流値で表現され、その値は１〜１０Ａが望ましい。１Ａ以下では被研磨対象物の表面にキズをつける程度に留まり厚みを変化させるほどの研磨は難しく、逆に１０Ａ以上では被研磨対象物周辺の対象外部分も研磨してしまう場合がある。特に、被研磨対象物のシリコンを１０〜１００μｍ程度研磨する場合には、電流値が５〜８Ａの範囲が望ましい。
【００４２】
半導体構成体１の表裏面を除く四側面の少なくとも一部が埋め込み材９によって固定され、且つ、半導体構成体１の構成材たるシリコン４が絶縁材（埋め込み材）９から一部突起した状態において、研磨条件を前記とすることで、当該シリコン４側から破損することなく平坦に研磨でき、結果として、図１（ｆ）に示したように、従来より薄型化された半導体構成体内蔵基材１０が得られる。
【００４３】
次いで、図２（ｇ）に示したように、前記半導体構成体内蔵基材１０の上下それぞれに絶縁層１１、導体層１２を形成した後、図２（ｈ）に示したように、層間接続スルーホール１４形成、層間接続ビア１３形成、めっき（図示省略）形成、回路１５形成をして、従来より薄型化された半導体装置Ｐａを得る。
【実施例】
【００４４】
実施例１
図１乃至図２に示した半導体装置Ｐａの製造工程図に倣って、本発明の実施例を説明する。
【００４５】
予め次の材料を用意した。
ベース材料７としては、キャリアとして用いる厚み７０μｍの銅箔に、半導体構成体１を搭載するベース材料となる厚み９μｍの銅箔が密着したもの。
銅箔８としては、厚み３５μｍの銅箔。
埋め込み材６としては、日立化成工業株式会社製反り防止コアＭＣＬ−Ｅ−６７９Ｆ−０．１ｔ（厚み仕様１００μｍ）の上下各々に、日立化成工業株式会社製プリプレグＧＥＡ−６７９Ｆ−０．０８ｔ（厚み仕様８０μｍ）を合わせたもの。
接着層付き半導体構成体１としては、幅と奥行きが５．７５mm角で厚みが４００μｍのもの。
【００４６】
まず、ベース材料７に、銅ポスト２、封止材３及びシリコン４を備えた半導体構成体１を、接着層５を介してボンダ装置にて搭載すると共に、絶縁材（埋め込み材）６と銅箔８をパンチングプレス機にてパンチングし、半導体構成体１にはめ込む窓抜きをした。絶縁材（埋め込み材）はプリプレグ、反り防止コア、プリプレグの順に重ねてパンチングした。窓抜きのクリアランスは片側０．２mmとした。
【００４７】
次に、積層冶具を用いて、図１（ａ）に示すように、半導体構成体１を搭載したベース材料７に銅箔８、絶縁材（埋め込み材）６の順にレイアップし、真空積層プレス機にて積層プレスを行い、図１（ｂ）に示したような構造体を得た。
【００４８】
次いで、前記積層プレスによって半導体構成体１上にもフローした絶縁材（埋め込み材）９を片面二軸研磨機にて表面研磨した。ここで、研磨の条件は、コンベア速度２．０m／min、バフ回転数１８００rpm、オシレーション４６０回／分とした。研磨後、図１（ｃ）に示したような構造体を得た。
【００４９】
次いで、ベース材料７のキャリアを剥ぎ、短時間で全面エッチング可能なアルカリエッチャにてベース材料となる銅箔を全面エッチング除去した。ここで、エッチング条件は、コンベア速度０．８m／min、液温４５℃とした。エッチング後、図１（ｄ）に示したような構造体を得た。
【００５０】
続いて、更にベース材料７上部にあった銅箔８も、短時間で全面エッチング可能なアルカリエッチャにて全面エッチング除去した。ここで、エッチング条件は、コンベア速度０．８m／min、液温４５℃とし、全面エッチングされるまで流した。エッチング後、接着層５及びシリコン４の一部が絶縁材（埋め込み材）９の表面から突出した、図１（ｅ）に示した構造体を得た。
【００５１】
次いで、片面二軸研磨機で埋め込み材９から突出している当該接着層５及びシリコン４を表面研磨した。ここで、片側二軸研磨機の条件は、コンベア速度２．０m／min、バフ回転数１８００rpm、オシレーション４６０回／分で、バフは株式会社石井表記製のダブルコアを用いた。研磨後、図１（ｆ）に示したような従来より薄型化された半導体構成体内蔵基材１０を得た。
【００５２】
次いで、図２（ｇ）に示したように、前記半導体構成体内蔵基材１０の上下それぞれに絶縁層１１、導体層１２を形成した後、図２（ｈ）に示したように、層間接続スルーホール１４形成、層間接続ビア１３形成、めっき（図示省略）形成、回路１５形成をして、総厚み７６５μｍの半導体装置Ｐａを得た。
【００５３】
因に、図３乃至図４に示される従来の製造方法により製造された半導体装置Ｐａ’の総厚みは８００μｍであり、本発明の半導体装置Ｐａは従来より３５μｍ薄型化されている。
【００５４】
本発明を説明するに当たって、図１乃至図２を例にして説明したが、本発明の構成はこの限りでなく、またこの例により何ら制限されるものではなく、本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の製造方法を示す概略断面工程説明図。
【図２】図１に引き続く本発明の半導体装置の製造方法を示す概略断面工程説明図。
【図３】従来の半導体装置の製造方法を示す概略断面工程説明図。
【図４】図３に引き続く従来の半導体装置の製造方法を示す概略断面工程説明図。
【符号の説明】
【００５６】
１，３１：半導体構成体
２，３２：銅ポスト
３，３３：封止材
４，３４：シリコン（Ｓｉ）
５，３５：接着層
６，９，３６，３９：絶縁材（埋め込み材）
７，３７：キャリア付き銅箔ベース材料
８：銅箔
１０，４０：半導体構成体内蔵基材
１１，４１：絶縁層
１２，４２：導体層
１３，４３：層間接続ビア
１４，４４：層間接続スルーホール
１５，４５：回路（回路形成された導体層）
Ｐａ，Ｐａ’：半導体装置
【図１】
2007227834.tif 000003
【図２】
2007227834.tif 000004
【図３】
2007227834.tif 000005
【図４】
2007227834.tif 000006