(57)【要約】【課題】  半導体スイッチング素子の低損失化と、それを用いた電力変換装置の短絡耐量の確保とを両立する。【解決手段】  本発明の半導体スイッチング素子は、エミッタ側に電荷を蓄積し高伝導化を実現できるエミッタ構造をもち、かつコレクタ側に低スイッチング損失を実現する低注入のｐ層をもつＩＧＢＴ構造とし、コレクタ側のｐ層のキャリア濃度の最大値が、そのｐ層に隣接するｎ層のキャリア濃度の最大値の１０倍から１００倍である。【選択図】図１
2007243212.tif 000002
【特許請求の範囲】
【請求項１】
一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の
半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度
より低いキャリア濃度である第２導電形の第２の半導体領域と、前記第２の半導
体領域の上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度であ
る第２導電形の第３の半導体領域と、前記第３の半導体領域内に伸び前記第３の
半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第
４の半導体領域と、該第４の半導体領域内に位置する第１の導電形の第５の半導
体領域と、該第５の半導体領域内に位置する第２の導電形の第６の半導体領域と
、前記第３，第４，第５及び第６の半導体領域の上に形成されたゲート絶縁膜と
、該絶縁膜の上に形成されたゲート電極と、前記第５の半導体領域と第６の半導
体領域に接したエミッタ電極と、前記第１の半導体領域に接したコレクタ電極と
を備え、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領
域のキャリア濃度の最大値の１０倍から１００倍であることを特徴とする半導体
装置。
【請求項２】
請求項１において、前記第２の半導体領域のキャリア濃度の総和が１×１０12
cm-2から１×１０13cm-2であることを特徴とする半導体装置。
【請求項３】
請求項１および請求項２のいずれかにおいて、前記第１の半導体領域の厚さが
３μｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のいずれかにおいて、前記第１の半導体領域に接するコ
レクタ電極がその接触面領域でアルミニウムを含むことを特徴とする半導体装置
。
【請求項５】
一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の
半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度
より低いキャリア濃度である第２導電形の第２の半導体領域と、前記第２の半導
体領域上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である
第２導電形の第３の半導体領域と、前記第３の半導体領域内に伸び少なくとも２
種類の異なる隣り合う間隔で配置した複数個のＭＯＳ形トレンチゲートと、該
ＭＯＳ形トレンチゲート間にあって前記第３の半導体領域のキャリア濃度より高
いキャリア濃度である第１導電形の第４の半導体領域と、隣り合う間隔が狭い
ＭＯＳ形トレンチゲート間にあって前記第４の半導体領域内に位置するとともに
前記ＭＯＳ形トレンチゲートに接し第４の半導体領域のキャリア濃度より高いキ
ャリア濃度である第２導電形の第５の半導体領域と、前記第４の半導体領域と第
５の半導体領域に接したエミッタ電極と、前記第１の半導体領域に接したコレク
タ電極とを備え、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の
半導体領域のキャリア濃度の最大値の１０倍から１００倍であることを特徴とす
る半導体装置。
【請求項６】
請求項５において、隣り合う間隔が狭いＭＯＳ形トレンチゲート間にあって、
前記第３の半導体領域と前記第４の半導体領域内の間に位置するとともに前記
ＭＯＳ形トレンチゲートに接し、第３の半導体領域のキャリア濃度より高いキャ
リア濃度である第２導電形の第６の半導体領域を備えることを特徴とする半導体
装置。
【請求項７】
請求項５または請求項６のいずれかにおいて、前記第２の半導体領域のキャリ
ア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とする半導
体装置。
【請求項８】
請求項５から請求項７のいずれかにおいて、前記第１の半導体領域の厚さが３
μｍ以下であることを特徴とする半導体装置。
【請求項９】
請求項５から請求項８のいずれかにおいて、前記第１の半導体領域に接するコ
レクタ電極がその接触面領域でアルミニウムを含むことを特徴とする半導体装置
。
【請求項１０】
一対の直流端子と、交流出力の相数と同数の交流端子と、一対の直流端子間に
接続され、それぞれ電力半導体スイッチング素子と逆極性のダイオードの並列回
路とを２個直列接続した構成からなり、並列回路の相互接続点が異なる交流端子
に接続された交流出力の相数と同数のインバータ単位とを具備し、前記電力半導
体スイッチング素子が請求項１から請求項９の何れかに記載の半導体装置である
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置とそれを用いた電力変換装置に係り、特に電力用半導体装置の低損失，省エネルギーを実現し、電力変換装置の破壊耐量を向上する半導体素子構造に関する。
【背景技術】
【０００２】
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、ゲート電極に加える電圧でコレクタ電極とエミッタ電極の間に流す電流を制御するスイッチング素子である。制御できる電力は数十ワットから数十万ワットに及び、スイッチング周波数も数十ヘルツから百キロヘルツ超と幅広い。この特徴を生かして、エアコンや電子レンジなど家庭用の小電力機器から、鉄道や製鉄所の圧延機駆動インバータなど大電力機器まで広く使われている。
【０００３】
ＩＧＢＴの性能の中で最も重要なものの一つが損失である。近年注目されている２種類の低損失なＩＧＢＴ構造を示す。図９は、特開平１０−１７８１７４号公報に記載されている高電導なＩＧＢＴ１０である。コレクタ電極５００にｐ+ 層１０１が接し、ｐ+ 層１０１にｐ+ 層１０１よりキャリア濃度が低いｎ+ 層１１２が接する。ｎ+層１１２には、ほぼ均一なキャリア濃度を備えｎ+ 層１１２よりキャリア濃度が低いｎ- 層１１０が接しており、その表面には，複数個のｎ層１５０がｎ- 層１１０内に拡散されている。ｎ層１５０内にはｐ層１２０が形成され、ｐ層１２０内にはｎ+ 層１３０が形成されている。ｎ+ 層１３０，ｐ層１２０，ｎ層１５０，ｎ- 層１１０の表面には、ゲート絶縁膜３００，厚いゲート絶縁膜３０１，ゲート電極２００，絶縁膜４００からなるＭＯＳゲートが形成されている。ｐ層１２０の表面にはｐ+ 層１２１が形成され、ｐ+ 層１２１とｎ+ 層１３０はエミッタ電極６００に接している。
【０００４】
各電極は、コレクタ端子５０１，エミッタ端子６０１，ゲート端子２０１として、それぞれ電気的に導かれている。このＩＧＢＴは、ｐ層１２０の回りにｎ層１５０が形成されている。これにより、ＭＯＳゲートにより、ｎ- 層１１０中に流入した電子によってｐ+ 層１０１から注入したホールを、ｐ層１２０内へ流入しにくくし、ｎ- 層１１０内のキャリア濃度を高くする。その結果、ｎ- 層１１０が高伝導となり、低損失なＩＧＢＴを得ることができる。ｎ層を形成することによって、ノイズ誤動作の原因となるゲートの帰還容量が増えるが、部分的に厚くしたゲート絶縁膜３０１と併用して帰還容量を低減している。
【０００５】
図１０は、図９のｎ層１５０はないが、ｐ層１００とｎ層１１１のキャリア濃度を、それぞれ図９のｐ+ 層１０１やｎ+ 層１１２より低くし、ｐ層１００の厚さを薄くしたＩＧＢＴ構造の半導体装置２０である。このような構造は、ＩＳＰＳＤ(International Symposium on Power Semiconductor Devices and Ics)１９９６年、Proceedings 、３２７頁〜３３０頁に記載されている。この構造の半導体装置２０では、ｐ層１００のキャリア濃度を薄くし、そのキャリア濃度を低くして、ｐ層１００からのホールの注入を抑え、スイッチング時のターンオフ損失を低減できる。これにより、４.５ｋＶ の高電圧のＩＧＢＴにおいても損失の低減を可能にしている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術のＩＧＢＴには、以下に示す問題がある。
【０００７】
図１１は、ＩＧＢＴを搭載し、モータ９５０を駆動する電力変換装置の一例を示す。本願の発明者が、図９，図１０に示すＩＧＢＴを７０１，７０２，７０３，７０４，７０５，７０６のＩＧＢＴに適用し、それぞれダイオード７１１，７１２，７１３，７１４，７１５，７１６と逆並列に接続したモジュールとして、図１１に示す回路で動作試験した。図１２は、その動作試験の一例を示す。これは、短絡耐量試験と呼んでいるもので、例えばＩＧＢＴ７０１がオン状態の時、誤ってＩＧＢＴ７０１の出力端子が地絡し、電源電圧Ｖｃｃの端子の電位と短絡した場合を想定しており、電源電圧Ｖｃｃ全体がＩＧＢＴ７０１に印加され、ＩＧＢＴ７０１にゲート回路８０１からのゲート電圧で制限される飽和電流が流れた状態である。飽和電流は、ＩＧＢＴの定格電流の５〜１０倍であり、電力変換装置では過電流と判定し、時間ｔ後に電流を遮断する。従って、ＩＧＢＴとしては、時間ｔの間、電源電圧Ｖｃｃと飽和電流で発生するジュール熱に耐えながら、ＩＧＢＴのもつ寄生サイリスタがラッチアップしないようにしなければならない。
【０００８】
ところが、低損失化のために図９に示すＩＧＢＴのｎ層１５０のキャリア濃度を高くすると、図１２に示す短絡耐量が低下するという不具合が生じた。本願の発明者が解析した結果、ｎ層１５０のキャリア濃度を高くすると、図１３に示すように、ｎ層１５０とｐ層１２０からなるｐｎ接合の電界が強くなり、このｐｎ接合で破壊することが分かった。
【０００９】
一方、図１０のＩＧＢＴでは、低損失化のためにｐ層１００のキャリア濃度を低くしたり、ｐ層１００を薄くすると、この場合も短絡耐量が低下することが分かった。この原因を本願の発明者が解析すると、ｐ層１００のキャリア濃度低減等による低注入化によって、ｎ層１１１および、ｎ層１１１に近いｎ- 層１１０付近において、ホール濃度の低下が生じ、ｐ層１００とｎ層１１１からなるｐｎ接合の電界が強くなり、破壊することが分かった。
【００１０】
本発明の目的は、低損失を達成しながら、短絡耐量の大きなＩＧＢＴおよびそれを用いた電力変換装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、以下の構造を有する半導体装置およびそれを用いた電力変換装置にすれば良い。すなわち、一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、前記第２の半導体領域上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、前記第３の半導体領域内に伸び前記第３の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第４の半導体領域と、該第４の半導体領域内に位置する第１の導電形の第５の半導体領域と、該第５の半導体領域内に位置する第２の導電形の第６の半導体領域と、前記第３，第４，第５及び第６の半導体領域の表面上に形成されたゲート絶縁膜と、さらに該絶縁膜上に形成されたゲート電極と、前記第５の半導体領域と第６の半導体領域に接したエミッタ電極と、前記第１の半導体領域に接したコレクタ電極とを備え、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍とすれば良い。
【００１２】
また、トレンチゲートを有する半導体装置およびそれを用いた電力変換装置においては、一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、前記第２の半導体領域上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、前記第３の半導体領域内に伸び少なくとも２種類の異なる隣り合う間隔を有する複数個のＭＯＳ形トレンチゲートと、該ＭＯＳ形トレンチゲート間にあって前記第３の半導体領域のキャリア濃度より高いキャリア濃度である第１導電形の第４の半導体領域と、隣り合う間隔が狭いＭＯＳ形トレンチゲート間にあって前記第４の半導体領域内に位置するとともに前記ＭＯＳ形トレンチゲートに接し第４の半導体領域のキャリア濃度より高いキャリア濃度である第２導電形の第５の半導体領域と、前記第４の半導体領域と第５の半導体領域に接したエミッタ電極と、前記第１の半導体領域に接したコレクタ電極とを備え、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍とすれば良い。
【００１３】
さらに本発明の効果を高めるには、前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることが望ましい。また、前記第１の半導体領域の厚さが３μｍ以下であればさらに望ましく、さらには前記第１の半導体領域に接するコレクタ電極がその接触面領域でアルミニウムを含有すればより効果的である。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、高伝導のＩＧＢＴのエミッタ側とコレクタ側の電界強度を低減でき、またコレクタ側のｐ層からのホールの注入が少ないにもかかわらず、エミッタ側の電荷を蓄積する効果などにより、伝導度変調を促進できるため、半導体装置の低損失性と電力変換装置の短絡耐量時の破壊強度の向上を同時に達成できる。
【発明を実施するための最良の形態】
【００１５】
（実施例１）
図１は、本実施例の断面構造図を示す。図９，図１０と同じ構成要素には同一の符号を付けてある。図１の特徴は、エミッタ電極６００側はｎ層１５０等を有する図９の構造をもち、コレクタ電極５００側はキャリア濃度の低いｐ層１００等を有する図１０の構造を合わせ持つことである。本願の発明者が図１の構造での短絡時の電界を解析した結果を図２に示す。図１に示す構造とすることによって、図２に示すようにＩＧＢＴ内部の電界を、コレクタ側，エミッタ側の片方に偏ることなく、分散でき、電力変換装置の短絡耐量を十分確保できる。
【００１６】
図３は、ｐ層１００の最大キャリア濃度とｎ層１１１の最大キャリア濃度の比と、短絡耐量の関係を示す。この場合の短絡耐量は、短絡時にＩＧＢＴが破壊するまでの時間ｔを示す。図３よりこの比を約１０〜１００とすることが好ましいことが分かった。１０以下とすると、コレクタ側のｐｎ接合の電界が高くなり短絡破壊しやすくなり、比が１００を超えるとエミッタ側のｐｎ接合がアバランシェ降伏しやすくなり、短絡耐量が低下することが分かった。また、比が１００を超えると、ホールの注入が増えスイッチング損失も増加する。
【００１７】
さらに本実施例のＩＧＢＴの短絡耐量の向上効果を高めるには、前記第２の半導体領域であるｎ層１１１のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることが望ましい。つまり、低いキャリア濃度のｐ層１００を使うが、ある程度注入効率を確保するためには、ｎ層１１１の濃度を下げることが好ましい。しかし、あまりｎ層１１１の濃度を下げると、ｐ層１２０から広がる空乏層がｐ層１００にパンチスルーしやすくなるため、静的な耐圧の低下を招く。その結果、ｎ層１１１のキャリア濃度の総和（シートキャリア濃度）は、１×１０12cm-2から１×１０13cm-2とすることが良い。またｐ層１００の厚さは、３μｍ以下であればさらに望ましく、ｐ層１００が低キャリア濃度でもある程度の注入を確保でき、本発明の半導体装置１の構造として好ましい。本願の発明者が詳細に実験した結果、ｐ層の最大のキャリア濃度を４×１０16cm-3から４×１０17cm-3で厚さ２μｍ以下、ｎ層１１１の最大のキャリア濃度を１×１０15cm-3から１×１０16cm-3で厚さ３０μｍ以下にすることがより好ましく、半導体装置１を低損失にし、かつ電力変換装置の短絡耐量を強固にできる。
【００１８】
さらに、コレクタ電極５００に接するｐ層１００の表面濃度は、そのキャリア濃度が低いため、コレクタ電極５００に使う金属によっては接触抵抗が大きくなる。そこで、コレクタ電極にｐ形不純物を含む金属を適応すれば、ｐ層１００との接触抵抗を低減できる。本願の発明者が実験した結果、その接触面領域にアルミニウムをコレクタ電極５００の一部として使えば、低濃度のｐ層１００との電気的接触も問題なく、半導体装置の損失低減やこれを用いた電力変換装置の短絡耐量を確保出来る。
【００１９】
（実施例２）
図４は本実施例の平面図を示す。本実施例の半導体装置２の構造が図１と異なる点は、コレクタ電極５００とエミッタ電極６００が同一半導体表面に形成されていることである。ｎ- 層１１０は半導体基板１４０と絶縁膜４１０で電気的に分離されている。このような構造は、表面から電流を出し入れできるため、ほかの回路との電気的接続が容易であり、高電圧ＬＳＩなどに適用できる。もちろん、ｎ層１５０と低注入のｐ層１００，ｎ層１１１構造を設けることにより、半導体装置の低損失と電力変換装置の短絡耐量の両立ができる。なお、Ｃ−Ｄ間が単位セルであり、これを反転繰り返すことによりセル数を増やし、高出力化ができる。
【００２０】
（実施例３）
図５は本実施例の断面図を示す。本願の発明者が、本発明のコンセプトであるエミッタ側の電界とコレクタ側の短絡時の電界を均一化する構造として、他のエミッタ構造で検討した結果、特開２０００−４５０８１号公報や、ＩＳＰＳＤ  ２００１年、Proceedings 、４１７頁〜４２０頁に記載されている構造でも有効なことを確認した。図５において、エミッタ電極６００は隣り合うトレンチ形ＭＯＳゲート（ゲート電極２００，ゲート絶縁膜３００）間の距離が短い領域のｐ+ 層１２１とｎ+ 層１０３に電気的に接触している。この断面では、隣り合うトレンチ形ゲート間が広い部分の間にあるｐ層１２５は、絶縁膜４０１，４０２でエミッタ電極６００と絶縁分離され、ｐ層１２５はフローティング電位となっている。この結果、上記特開２０００−４５０８１号公報などでも述べているように、ｐ層１００から注入したホールの一部が、一旦ｐ層１２５に流れ込み、トレンチ形ＭＯＳゲートの底に沿うように流れ、ｐ層１２０，ｐ+ 層１２１，エミッタ電極６００へ流入する。その結果、このホールがバイポーラトランジスタのベース電流のような働きをし、トレンチ形ＭＯＳゲートの底部に形成された蓄積層から電子がｎ- 層１１０へ注入し、ｎ- 層１１０の伝導度変調が促進される。これにより半導体装置３が低損失化できる。
【００２１】
ところが、この構造ではｐ層１２０へ電流が集中し、ｐ層１２５がフローティングの電位であるため、ｐ層１２０とｎ- 層１１０からなるｐｎ接合の電界が短絡時に強くなり、破壊しやすいことが分かった。
【００２２】
そこで、低注入のコレクタ構造をもつコレクタ電極５００，ｐ層１００，ｎ層１１１を導入した本実施例の半導体装置３とすることで、実施例１の半導体装置１と同様の低損失な半導体装置、および短絡耐量の強い電力変換装置を得ることができる。また、実施例の半導体装置３ではトレンチ形ＭＯＳゲートの低部のゲート絶縁膜３００の電界を和らげるため、ゲート酸化膜の信頼性も向上する。
【００２３】
（実施例４）
図６は、本実施例の平面構造を示す。本実施例は図５の構造を高圧ＬＳＩに好適なコレクタ電極５００とエミッタ電極６００とが、同一表面上に形成された半導体装置４である。コレクタ側に面した領域にフローティングのｐ層１２５が形成されており、実施例３で述べた伝導度変調の向上効果が実現でき、高電圧ＬＳＩの高集積化ができる。また、本実施例ではｐ層１２５を設けることにより、ゲート絶縁膜３００に加わる電界、とくにコレクタ側の電界を緩和でき、ゲート絶縁膜３００の信頼性も向上する。
【００２４】
（実施例５）
図７に本実施例の断面図を示す。図７の半導体装置５は、図５に示す半導体装置３とほぼ同様の構造であるが、隣り合うトレンチ形ＭＯＳゲート間の距離が短い領域のｐ層１２０とｎ- 層１１０の間にｎ層１５１を設けた点が異なる。ｎ層１５１を設けたことにより、先に述べたＭＯＳゲート底部の蓄積層からの電子注入に加え、ホールの蓄積効果が重なり、さらにｎ- 層１１０の伝導度変調の向上効果が高まる。
【００２５】
しかし、ｎ層１５１を追加することによって、さらにｐ層１２０とｎ層１５１からなるｐｎ接合の電界強度が高くなり、短絡時に破壊しやすくなるが、図７に示すような低注入のコレクタ領域を有する本実施例の半導体装置５とすることによって、半導体装置の低損失性を損なうことなく、電力変換装置の短絡耐量を確保できる。
【００２６】
（実施例６）
図８に本実施例の断面図を示す。図８の半導体装置６は、図６に示す半導体装置４とほぼ同様の構造であるが、実施例５と同様に、隣り合うトレンチ形ＭＯＳゲート間の距離が短い領域のｐ層１２０とｎ- 層１１０の間にｎ層１５１を設けたことにより、ＭＯＳゲート底部の蓄積層からの電子注入に加え、ホールの蓄積効果が重なり、さらにｎ- 層１１０の伝導度変調の向上効果が高まる。
【００２７】
しかし、ｎ層１５１を追加することによって、さらにｐ層１２０とｎ層１５１からなるｐｎ接合の電界強度が高くなり、短絡時に破壊しやすくなる。図８に示すような低注入のコレクタ領域を有する半導体装置６とすることによって、半導体装置の低損失性を損なうことなく、電力変換装置の短絡耐量を確保できる。
【００２８】
（実施例７）
本実施例では、実施例１から実施例６のＩＧＢＴを前記図１１に示す電力変換装置のＩＧＢＴ７０１〜ＩＧＢＴ７０６として用いた。図１１において、符号７０１〜７０６はＩＧＢＴ、７１１〜７１６はダイオード、８０１〜８０６はゲート回路、９００はＰ端子、９０１はＮ端子、９１０はＵ端子、９１１はＶ端子、９１２はＷ端子、９５０はモータである。
【００２９】
本実施例の電力変換装置は、一対の直流端子であるＰ端子９００，Ｎ端子９０１と、交流出力の相数と同数の交流端子であるＵ端子９１０，Ｖ端子９１１，Ｗ端子９１２と、前記一対の直流端子間に接続され、それぞれ電力半導体スイッチング素子であるＩＧＢＴ７０１〜ＩＧＢＴ７０６と、逆極性のダイオード７１１〜ダイオード７１６の並列回路とを２個直列接続した構成からなり、並列回路の相互接続点が異なる交流端子に接続された交流出力の相数と同数のインバータ単位とを具備し、前記ＩＧＢＴ７０１〜ＩＧＢＴ７０６が実施例１から実施例６の何れかに記載のものである。
【００３０】
本実施例の電力変換装置は実施例１から実施例６のＩＧＢＴを用いているので、低損失であり、短絡耐量が大きい。
【図面の簡単な説明】
【００３１】
【図１】実施例１の断面構造図である。
【図２】実施例１の短絡時の電界強度分布である。
【図３】実施例１の構造と短絡耐量の関係を示す図である。
【図４】実施例２の断面構造図である。
【図５】実施例３の断面構造図である。
【図６】実施例４の断面構造図である。
【図７】実施例５の断面構造図である。
【図８】実施例６の断面構造図である。
【図９】第１の従来技術の断面構造図である。
【図１０】第２の従来技術の断面構造図である。
【図１１】電力変換装置の回路構成図である。
【図１２】短絡時の動作波形である。
【図１３】第１の従来技術の電界分布である。
【図１４】第２の従来技術の電界分布である。
【符号の説明】
【００３２】
１，２，３，４，５，６，１０，２０…半導体装置、１００…ｐ層、１０１，１２１…ｐ+ 層、１１１，１５０，１５１…ｎ層、１１２，１３０…ｎ+ 層、１１０…ｎ- 層、１２０…ｐ層、１４０…半導体基板、２００…ゲート電極、２０１…ゲート端子、３００…ゲート絶縁膜、３０１…厚いゲート絶縁膜、４００，４０１，４０２，４１０…絶縁膜、５００…コレクタ電極、５０１…コレクタ端子、６００…エミッタ電極、６０１…エミッタ端子、７０１〜７０６…ＩＧＢＴ、７１１〜７１６…ダイオード、８０１〜８０６…ゲート回路、９００…Ｐ端子、９０１…Ｎ端子、９１０…Ｕ端子、９１１…Ｖ端子、９１２…Ｗ端子、９５０…モータ。
【図１】
2007243212.tif 000003
【図２】
2007243212.tif 000004
【図３】
2007243212.tif 000005
【図４】
2007243212.tif 000006
【図５】
2007243212.tif 000007
【図６】
2007243212.tif 000008
【図７】
2007243212.tif 000009
【図８】
2007243212.tif 000010
【図９】
2007243212.tif 000011
【図１０】
2007243212.tif 000012
【図１１】
2007243212.tif 000013
【図１２】
2007243212.tif 000014
【図１３】
2007243212.tif 000015
【図１４】
2007243212.tif 000016
【手続補正書】
【提出日】平成19年5月18日(2007.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対の主表面を有する半導体基体と、
該基体内に位置する第１導電形の第１の半導体領域と、
前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第２の半導体領域と、
前記第２の半導体領域上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度である第２導電形の第３の半導体領域と、
前記第３の半導体領域内に伸び少なくとも２種類の異なる隣り合う間隔で配置した複数個のＭＯＳ形トレンチゲートと、
該ＭＯＳ形トレンチゲート間にあって前記第３の半導体領域のキャリア濃度より高いキャリア濃度である第１導電形の第４の半導体領域と、
隣り合う間隔が狭いＭＯＳ形トレンチゲート間にあって前記第４の半導体領域内に位置するとともに前記ＭＯＳ形トレンチゲートに接し第４の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第２導電形の第５の半導体領域と、
前記第４の半導体領域と第５の半導体領域に接したエミッタ電極と、
前記第１の半導体領域に接したコレクタ電極とを備え、
前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍から１００倍であり、
前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とする半導体装置。
【請求項２】
請求項１において、隣り合う間隔が狭いＭＯＳ形トレンチゲート間にあって、前記第３の半導体領域と前記第４の半導体領域内の間に位置するとともに前記ＭＯＳ形トレンチゲートに接し、第３の半導体領域のキャリア濃度より高いキャリア濃度である第２導電形の第６の半導体領域を備えることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２のいずれかにおいて、前記第１の半導体領域の厚さが３μｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１から請求項３のいずれかにおいて、前記第１の半導体領域に接するコレクタ電極がその接触面領域でアルミニウムを含むことを特徴とする半導体装置。
【請求項５】
一対の直流端子と、交流出力の相数と同数の交流端子と、一対の直流端子間に接続され、それぞれ電力半導体スイッチング素子と逆極性のダイオードの並列回路とを２個直列接続した構成からなり、並列回路の相互接続点が異なる交流端子に接続された交流出力の相数と同数のインバータ単位とを具備し、前記電力半導体スイッチング素子が請求項１から請求項４の何れかに記載の半導体装置であることを特徴とする電力変換装置。