(57)【要約】【課題】表示変動の発生を防止し、表示品位の向上したアクティブマトリクス型表示装置を提供する。【解決手段】マトリックス状に配列された複数の表示画素ＰＸを備えている。表示画素は、表示素子１６、制御電圧に応じた電流量を表示素子に出力する駆動トランジスタ２２、駆動トランジスタの制御端子、第１端子間に接続され制御電圧を保持する容量Ｃｓ、駆動トランジスタの制御端子、第２端子間に接続され、制御信号線Ｓａからの制御信号によりオン、オフ制御されるスイッチ２４、および制御信号線からの制御信号によりオン、オフ制御され信号線からの映像信号を取り込む画素スイッチ２０を有している。制御信号出力回路により、Ｍ行目の画素スイッチがオフした後、０．６μｓ以上の時間差の後に、Ｍ＋１行目の前記画素スイッチがオンされる。【選択図】    図２
2007101950.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の制御信号線と、前記表示画素の列毎に設けられた複数の信号線と、を備え、
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第１端子間に接続され前記制御電圧を保持する容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第２端子間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御されるスイッチ、およびトランジスタにより形成され前記駆動トランジスタの第２端子と前記信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を取り込む画素スイッチを有し、
Ｍ行目の前記画素スイッチをオフした後、０．６μｓ以上の時間差の後に、Ｍ＋１行目の前記画素スイッチをオンさせる制御信号出力回路を更に備えていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記時間差は、０．６μｓ以上、３μｓ以下に設定されている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記時間差は、０．９μｓ以上に設定されている請求項１又は２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記駆動トランジスタおよび前記スイッチは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記表示素子は、対向する電極間に有機発光層を備えた発光素子であることを特徴とする請求項１ないし４のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス（以下、ＥＬと称する）素子のような表示素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている（例えば、特許文献１）。
【０００４】
各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。各画素回路は、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続され薄膜トランジスタによって構成された駆動トランジスタ、および駆動トランジスタのゲート制御電圧を保持する保持容量を有している。画素スイッチは対応走査線から供給される走査信号に応答して導通し、対応信号線から供給される映像信号を取り込む。この映像信号に対応する駆動トランジスタのゲート、ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流量を有機ＥＬ素子に供給し、発光動作を行う。
【０００５】
有機ＥＬ素子は、ルミネセンス性有機化合物を含む薄膜である発光層をカソードおよびアノード間に挟持した構造を有し、発光層に電子および正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。そして、有機ＥＬ素子は、供給電流量に対応する輝度で発光し、１０Ｖ以下の印加電圧でも１００〜１０００００ｃｄ／ｍ２程度の輝度を得ることができる。
【特許文献１】米国特許第６，３７３，４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した表示装置において、各列の表示画素は、Ｍ行目の表示画素の画素スイッチがオンして駆動トランジスタのゲート、ソース間へ映像信号が供給され、一定期間後、Ｍ行目の画素スイッチがオフし、同時に、Ｍ＋１行目の表示画素の画素スイッチがオンする駆動方法が一般的に知られている。これにより、Ｍ行目の表示画素への映像信号の供給が終了し、Ｍ＋１行目の表示画素への映像信号供給が開始される。
【０００７】
しかしながら、Ｍ行目の画素スイッチのオフとＭ＋１行目の画素スイッチのオンとを同時に行うと、制御線と信号線との間の寄生容量により、Ｍ行目の画素スイッチのオフに影響が生じ、オフタイミングが遅れる場合がある。この場合、Ｍ行目の画素スイッチがオフされる前にＭ＋１行目の画素スイッチがオンされ、Ｍ行目の駆動トランジスタおよびＭ＋１行目の駆動トランジスタに同時に映像信号が供給される。この際、表示画素へ不所望な電流が有機ＥＬ素子に流れ、表示ムラ等の表示変動が発生することがある。
【０００８】
この発明は以上の点に鑑みなされたもので、その目的は、表示変動の発生を防止し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、マトリクス状に配列された複数の表示画素と、前記表示画素の行毎に設けられた複数の制御信号線と、前記表示画素の列毎に設けられた複数の信号線と、を備え、  
各表示画素は、表示素子、前記表示素子に接続され制御電圧に応じた電流量を前記表示素子に出力する駆動トランジスタ、前記駆動トランジスタの制御端子、第１端子間に接続され前記制御電圧を保持する容量、トランジスタにより形成され前記駆動トランジスタの制御端子、第２端子間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御されるスイッチ、およびトランジスタにより形成され前記駆動トランジスタの第２端子と前記信号線との間に接続されているとともに、前記制御信号線からの制御信号によりオン、オフ制御され前記信号線からの映像信号を取り込む画素スイッチを有し、  
Ｍ行目の前記画素スイッチをオフした後、０．６μｓ以上の時間差の後に、Ｍ＋１行目の前記画素スイッチをオンさせる制御信号出力回路を更に備えていることを特徴としている。
【発明の効果】
【００１０】
本発明によれば、Ｍ行目の画素スイッチをオフした後、０．６μｓ以上の時間差の後に、Ｍ＋１行目の画素スイッチをオンさせることにより、表示変動の発生を防止し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置について詳細に説明する。  
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１２】
有機ＥＬパネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１制御信号線Ｓｇａ（１〜ｍ）および第２制御信号線Ｓｇｂ（１〜ｍ）と、表示画素の列毎にそれぞれ接続されたｎ本の信号線Ｘ（１〜ｎ）、第１、第２制御信号線Ｓｇａ、Ｓｇｂを表示画素の行毎に順次駆動する制御信号出力回路１４、および複数の信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。
【００１３】
各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８により構成されている。図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。また、本実施形態において、画素回路を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１４】
駆動トランジスタ２２、第２スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｓｓと第２電圧電源線Ｖｄｄとの間で直列に接続されている。第１および第２電圧電源線Ｖｓｓ、Ｖｄｄは、例えば０Ｖおよび＋１０Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第２電圧電源線Ｖｄｄに接続され、有機ＥＬ素子１６は、一方の電極、ここではカソードが第１電圧電源線Ｖｓｓに接続されている。第２スイッチ２６は、ソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。また、第２スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２制御信号線Ｓｇｂに接続されている。
【００１５】
駆動トランジスタ２２は、映像信号に応じた大きさの電流を有機ＥＬ素子１６に出力する。第２スイッチ２６は、第２制御信号線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１６】
保持容量Ｃｓは、定電位端子、駆動トランジスタ２２の制御端子間、ここでは駆動トランジスタ２２のソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電圧を保持する。画素スイッチ２０は、対応する信号線Ｘと駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１制御信号線Ｓｇａに接続されている。画素スイッチ２０は、第１制御信号線Ｓｇａから供給される制御信号Ｓａに応答して対応信号線Ｘから映像信号を取り込む。
【００１７】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１制御信号線Ｓｇａに接続されている。第１スイッチ２４は、第１制御信号線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００１８】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、制御信号出力回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ制御信号出力回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００１９】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｎをアナログ形式に変換し電流信号として複数の信号線Ｘに並列的に供給する。制御信号出力回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される垂直走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ、Ｓｂを供給する。これにより、各第１、第２制御信号線Ｓｇａ、Ｓｇｂは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂにより駆動される。
【００２０】
図３に示すタイミングチャートを参照して、制御信号出力回路１４および信号線駆動回路１５の出力信号に基づく画素回路１８の動作について説明する。  
制御信号出力回路１４は、例えば、スタート信号とクロックとから各水平走査期間に対応した幅のパルスを生成し、そのパルスを制御信号Ｓａおよび制御信号Ｓｂとして出力する。
【００２１】
画素回路１８の動作は、映像信号書込み動作および表示動作に分けられる。図３の時点ｔ１１で、Ｍ行目の表示画素の制御信号ＳａＭ（Ｍ=1、２、・・・・）が画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベル、制御信号ＳｂＭが第２スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルとなる。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、第２スイッチ２６がオフ（非導通状態）となり、映像信号書込み動作が開始される。
【００２２】
Ｍ行目表示画素の映像信号書込み期間（ｔ１１〜ｔ１２）において、駆動トランジスタ２２はダイオード接続状態となり、また、画素スイッチ２０を通して対応信号線Ｘから映像信号ＤａｔａＮ（Ｎ＝１、２、・・・・）が取り込まれる。つまり、定電流源であるアナログ変換回路に接続された信号線Ｘおよび画素回路１８により、駆動トランジスタ２２のソース、ドレイン間に流れる電流が所望の定電流となるように設定される。そして、この電流量に対応した駆動トランジスタ２２のゲート制御電圧が保持容量Ｃｓに書き込まれる。
【００２３】
次に、時点ｔ１２では、制御信号ＳａＭがハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。
【００２４】
続いて、時点ｔ１３では、制御信号ＳｂＭがローレベルとなり、第２スイッチ２６がオンとなる。これにより、表示動作が開始する。表示期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧により、映像信号に対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、表示動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号ＳｂＭがオフ電位となるまで表示状態を維持する。
【００２５】
Ｍ行目の表示画素と同様に、Ｍ＋１行目の表示画素も制御信号ＳａＭ＋１および制御信号ＳｂＭ＋１に応じて映像信号書込み動作および表示動作を行う。すなわち、時点ｔ２１において、制御信号ＳａＭ＋１により画素スイッチ２０および第１スイッチ２４をオン状態とし、また、制御信号ＳｂＭ＋１により第２スイッチ２６をオフ状態として、映像信号書込み動作が開始される。時点ｔ２２では、制御信号ＳａＭ＋１によって画素スイッチ２０および第１スイッチ２４がオフに切換えられ、映像信号書込み動作が終了する。続いて、時点ｔ２３では、制御信号ＳｂＭ＋１がローレベルとなり、第２スイッチ２６がオンとなる。これにより、表示動作が開始する。
【００２６】
ここで、Ｍ行目の画素スイッチ２０がオフする時点ｔ１２と、Ｍ＋１行目の画素スイッチ２０をオンする時点ｔ２１とは同時ではなく、時間差ｔｄをもつように設定されている。すなわち、制御信号出力回路１４は、Ｍ行目の画素スイッチ２０をオフした後、時間差ｔｄの後に、Ｍ＋１行目の画素スイッチ２０をオンさせる制御信号を出力するように構成されている。時間差ｔｄは、０．６μｓ以上、例えば、１μｓに設定されている。
【００２７】
このように、Ｍ行目の画素スイッチ２０をオフした後、時間差ｔｄの後にＭ＋１行目の画素スイッチ２０をオンすることにより、制御信号線ＳｇａＭの配線負荷容量による制御信号ＳａＭオフ時に波形の鈍りが生じた場合でも、制御信号ＳａＭオンからオフへの移行期間が、制御信号ＳａＭ＋１のオン期間と重なることがなくなる。従って、信号線を介した容量カップリングに起因した電位変動がなくなり、所望の大きさの電流を有機ＥＬ素子１６に供給することができる。これにより、表示ムラ等の表示変動の発生を低減することができる。
【００２８】
本発明者は、Ｍ行目の画素スイッチ２０のオフとＭ＋１行目の画素スイッチ２０のオンとの時間差ｔｄを種々変更して表示不良の発生状況を調査した。ここでは、有機ＥＬ表示装置として、画面サイズ３．５インチ、画面解像度ＱＶＧＡの表示パネルを用いた。その調査結果を図４に示す。この図から分かるように、時間差ｔｄが０ないし０．５μｓの場合、表示画像に表示ムラ、すじ、グラデーション等が発生し、表示不良発生率は１００％となった。これに対して、時間差ｔｄを０．６μｓに設定すると、表示不良発生率が大幅に低減し、約２５％となった。また、時間差ｔｄを０．９μｓ以上とすることにより、表示不良発生率は０％となった。
【００２９】
以上のことから、制御信号Ｓａｍのオフ時と制御信号Ｓａｍ＋１のオン時の時間差ｔｄを０．６μｓ以上とすることにより、より好ましくは、０．９μｓ以上とすることにより、表示ムラ、すじ、グラデーション等の表示変動を低減し、表示品位の向上したアクティブマトリクス型有機ＥＬ表示装置が得られる。なお、画面サイズ、その他の仕様により異なるが、時間差ｔｄは３μｓ以下に設定されていることが望ましい。
【００３０】
上述した実施形態において、画素スイッチ２０および第１スイッチ２４を共通の第１制御信号線Ｓｇａおよび共通の制御信号Ｓａによりオン、オフ制御する構成としたが、これに限らず、図５に示すように、画素スイッチ２０および第１スイッチ２４を独立した第１制御信号線Ｓｇａ、第３制御信号線Ｓｇｃ、並びに独立した制御信号Ｓａ、Ｓｃにより別々に制御する構成としてもよい。この場合、画素スイッチ２０および第１スイッチ２４を必ずしも同時にオン、オフ制御する必要はなく、異なるタイミングでオン、オフ制御してもよい。
【００３１】
図５に示した実施形態において、他の構成は前述した実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、上記のように構成された実施形態においても、前述した実施形態と同様の作用効果を得ることができる。
【００３２】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３３】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００３４】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る有機ＥＬ表示装置の構成を示す回路図。
【図２】上記有機ＥＬ表示装置における表示画素の等価回路を示す図。
【図３】図２に示す表示画素の動作を説明するためのタイミングチャート。
【図４】Ｍ行目の表示画素オフとＭ＋１行目の表示画素オンとの時間差と、表示不良発生率との関係を示す図。
【図５】本発明の他の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す図。
【符号の説明】
【００３６】
１２…コントローラ、  １４…制御信号出力回路、
１５…信号線駆動回路、  １６…有機ＥＬ素子、  １８…画素回路、
２０…画素スイッチ、  ２２…駆動トランジスタ、
２４…第１スイッチ、  ２６…第２スイッチ、
ＰＸ…表示画素、  Ｖｄｄ…第１電圧電源線、  Ｖｓｓ…第２電圧電源線、
Ｓｇａ…第１制御信号線、  Ｓｇｂ…第２制御信号線、
Ｓｇｃ…第３制御信号線、  Ｘ…信号線、  Ｃｓ…保持容量。
【図１】
2007101950.tif 000003
【図２】
2007101950.tif 000004
【図３】
2007101950.tif 000005
【図４】
2007101950.tif 000006
【図５】
2007101950.tif 000007