(57)【要約】【課題】  Ｒ、Ｇ、Ｂ各々異なる波長の光であっても、発生されたキャリアを高い効率で光電変換することができる半導体装置及び半導体装置の製造方法を提供する。【解決手段】  ｐ型基板１の所定領域にｎ型ウェル２を形成して、ｐ型基板１とｎ型ウェル２との接合界面に生成される空乏層により、入射された光の光電変換を行う半導体装置において、光電変換を行う光の波長に応じて、ｎ型ウェル２の底部側に生成される空乏層Ｋ1の範囲が該波長の光の侵入深さの範囲内となる深さに、ｎ型ウェル２の底部側の接合界面Ｊ1を設け、ｎ型ウェル２の底部側に生成される空乏層Ｋ1の深さより深く、かつ、ｎ型ウェル２の側方に生成される空乏層Ｋ2、Ｋ3の幅より大きいトレンチ２２を、ｎ型ウェル２の側方の接合界面Ｊ2、Ｊ3を削除するように設け、トレンチ２２に絶縁層２１を埋め込む。【選択図】図５
2007227749.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型又はｐ型の何れか一方の半導体からなる基板の所定領域に、ｎ型又はｐ型の何れか他方の半導体からなるウェル領域を形成して、前記基板と前記ウェル領域との接合界面近傍に生成される空乏層により、入射された光の光電変換を行う半導体装置において、
光電変換を行う光の波長に応じて、平面上に前記ウェル領域を各々配置すると共に、前記ウェル領域の底部側に生成される空乏層の範囲が該波長の光の侵入深さの範囲内となる深さに、前記ウェル領域の底部側の接合界面を各々設け、
前記ウェル領域の底部側に生成される空乏層の深さより深く、かつ、前記ウェル領域の側方側に生成される空乏層の幅より大きい溝を、前記ウェル領域の側方側の接合界面を削除するように設け、
前記溝に絶縁物を埋め込んだことを特徴とする半導体装置。
【請求項２】
前記絶縁物を、酸化珪素又は低誘電率を有する珪素系絶縁化合物とすることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記光電変換を行う光の波長を、少なくとも、可視光の青、緑、赤の波長域とし、
前記基板をシリコンとする場合、可視光の青の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．３以上、０．５μｍ以下の範囲、望ましくは、０．４μｍとし、可視光の緑の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．７以上、０．９μｍ以下の範囲、望ましくは、０．８μｍとし、可視光の赤の波長域に対する前記ウェル領域の底部側の接合界面の深さを、２．３以上、２．５μｍ以下の範囲、望ましくは、２．４μｍとすることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
入射された光の光電変換を行う半導体装置の製造方法であって、
ｎ型又はｐ型の何れか一方の半導体からなる基板の所定領域に、ｎ型又はｐ型の何れか他方の半導体からなるウェル領域を形成する際、光電変換を行う光の波長に応じて、平面上に前記ウェル領域を各々配置すると共に、前記ウェル領域の底部に生成される空乏層の範囲が該波長の光の侵入深さの範囲内となる深さに、前記ウェル領域の底部側の接合界面を各々配置し、
前記ウェル領域の底部側に生成される空乏層の深さより深く、かつ、前記ウェル領域の側方側に生成される空乏層の幅より大きい溝を、前記ウェル領域の側方側の接合界面を削除するように形成し、
前記溝に絶縁物を埋め込むことを特徴とする半導体装置の製造方法。
【請求項５】
前記絶縁物を、酸化珪素又は低誘電率を有する珪素系絶縁化合物とすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記光電変換を行う光の波長を、少なくとも、可視光の青、緑、赤の波長域とし、
前記基板をシリコンとする場合、可視光の青の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．３以上、０．５μｍ以下の範囲、望ましくは、０．４μｍとし、可視光の緑の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．７以上、０．９μｍ以下の範囲、望ましくは、０．８μｍとし、可視光の赤の波長域に対する前記ウェル領域の底部側の接合界面の深さを、２．３以上、２．５μｍ以下の範囲、望ましくは、２．４μｍとすることを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに用いられる半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、例えば、１つのフォトダイオードを有するセルを、平面上に複数整列配置したものであり、通常、カラーフィルタやプリズムに入射光を入射して、赤色域（Ｒ域）、緑色域（Ｇ域）、青色域（Ｂ域）各々の波長の光に分光し、分光した光を同じ構造のセルに各々入射することにより、Ｒ、Ｇ、Ｂ各々の波長の光の入射強度を検出している。又、タイムシェアによりＲ、Ｇ、Ｂ各々の波長の光を同一セルに入射し、そのタイムシェア毎に、Ｒ、Ｇ、Ｂ各々の波長の光の入射強度を検出するものもある。
【特許文献１】特開平０４−０９９０６６号公報
【特許文献２】特開平０７−０３８１３６号公報
【特許文献３】特開２００４−０４０１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１に一般的なイメージセンサの１つのセルの構成を示す。
【０００４】
図１に示すように、イメージセンサの１つのセル（１つのフォトダイオード）は、Ｐ型基板１の所定領域に形成されたＮ型ウェル２と、素子間分離のため、Ｎ型ウェル２の上部周縁にＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されたフィールド酸化膜３と、Ｎ型ウェル２と電気的接続を取るための高濃度Ｎ型領域４と、フィールド酸化膜３の上層に形成された層間絶縁膜５と、層間絶縁膜５を貫通して形成され、高濃度Ｎ型領域４と接続される配線６と、層間絶縁膜５、配線６の上層に形成され、素子を保護する保護膜７を有するものである。なお、上記特許文献１のように、１つのセルの周囲をトレンチ絶縁層により、素子分離するものもある。上記構成のセルにおいては、Ｐ型基板１とＮ型ウェル２との接合界面Ｊ1〜Ｊ3の近傍に空乏層Ｋ1〜Ｋ3が生成されており、入射光９が入射された際、素子内部で吸収された光によりキャリア１０（電子−正孔対）が発生し、主に空乏層Ｋ1〜Ｋ3で発生したキャリア１０が、各々Ｐ型領域、Ｎ型領域へ移動することで電流が生じて、光電変換が行われることになる。
【０００５】
上述したように、光電変換には、主に空乏層Ｋ1〜Ｋ3で発生したキャリア１０が作用しており、光電変換の効率は、空乏層Ｋ1〜Ｋ3で発生したキャリア１０の量に左右される。従って、光電変換の効率を上げるには、キャリア１０が多く発生する領域の近傍に、空乏層Ｋ1〜Ｋ3、即ち、接合界面Ｊ1〜Ｊ3を配置することが望ましい。
【０００６】
一般的に、Ｐ型基板１を構成するシリコン等の材料に対して、光が侵入する深さには限界があり、又、光の波長によって、その侵入深さは変化する。ところが、従来のイメージセンサにおいては、同一構造のセルを用いて、つまり、拡散深さが同一のＮ型ウェル２を用いて、Ｒ、Ｇ、Ｂ各々異なる波長の光を検出しているため、Ｒ、Ｇ、Ｂ各々異なる波長の光に対して、必ずしも、最適な位置に接合界面Ｊ1が配置されていなかった。その結果、Ｒ、Ｇ、Ｂ各々異なる波長の光により発生されたキャリアが、効率よく光電変換されていなかった。
【０００７】
なお、この点については、上記引用文献２において、光の波長に応じて、ウェル領域の拡散深さを変化させることが示されているが、空乏層の幅（接合界面に垂直な方向の長さを空乏層の幅と規定する。）のことまでは考慮されておらず、ウェル領域の拡散深さが、キャリアが多く発生する領域と合致しているとは限らず、光電変換の効率の点では改善の余地があった。
【０００８】
又、図１に示すように、Ｐ型基板１とＮ型ウェル２との接合界面Ｊ1〜Ｊ3は、光の入射面に平行な接合界面Ｊ1と垂直な接合界面Ｊ2、Ｊ3から構成される。従って、接合界面Ｊ2、Ｊ3が生成する空乏層Ｋ2、Ｋ3は、Ｐ型基板１の深さ方向に、入射光９と略平行に配置された領域となり、光電変換に大きく寄与する領域と、全く寄与しない領域、つまり、素子の感度に大きく寄与する領域と、全く寄与しない領域を有することとなる。電気回路的機能を考えると、空乏層Ｋ1〜Ｋ3は、キャパシタＣ1〜Ｃ3として機能するため、素子感度に寄与しない空乏層を有することは、余分な寄生容量を有することになり、光電変換する際に、出力電圧の低下を招く原因となる。これは、上記素子構造において、電圧と容量の関係（Ｖ＝Ｑ／Ｃ）を考慮すると、容量Ｃが増えた場合、出力電圧Ｖが低下することから明らかである。従って、出力電圧Ｖを増加させるには、即ち、光電効率を増加させ、素子感度を増加させるには、電荷Ｑを大きくするか、又は、容量Ｃを小さくすることが望ましい。
【０００９】
このように、従来の構造のセルでは、空乏層の幅まで考慮して、接合界面の深さ位置を配置しておらず、そのため、異なる波長の光により発生されたキャリアを光電変換する効率の点では改善の余地があった。加えて、余分な容量を有するため、光電変換されても、出力電圧を向上させることができないという問題もあった。
【００１０】
なお、寄生容量を低減するという点では、上記特許文献３には、ウェル自体の構造を工夫する等の方法が示されているが、いずれも、ウェルの側方に形成される空乏層Ｋ2、Ｋ3の容量Ｃ2、Ｃ3について着目したものではない。特に、光電変換を効率的に行うには、底部側の空乏層Ｋ1を所定の深さに配置することが望ましいが、このような場合、側方の空乏層Ｋ2、Ｋ3の領域が大きくなると共に、空乏層Ｋ2、Ｋ3の容量Ｃ2、Ｃ3も大きくなり、効率的な光電変換を行う上では、大きな障害となる。
【００１１】
特に、現在、デジタルカメラ等の普及に伴い、より高解像度のイメージセンサ、つまり、高画素数のイメージセンサが求められているが、全体の大きさを変更せず、高画素数とするには、１つのセル当たりの面積は小さくせざるを得ず、セル面積は小さくても、高い光電効率を有するものが求められている。
【００１２】
本発明は上記課題に鑑みなされたもので、Ｒ、Ｇ、Ｂ各々異なる波長の光であっても、発生されたキャリアを高い効率で光電変換することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決する第１の発明に係る半導体装置は、
ｎ型又はｐ型の何れか一方の半導体からなる基板の所定領域に、ｎ型又はｐ型の何れか他方の半導体からなるウェル領域を形成して、前記基板と前記ウェル領域との接合界面近傍に生成される空乏層により、入射された光の光電変換を行う半導体装置において、
光電変換を行う光の波長に応じて、平面上に前記ウェル領域を各々配置すると共に、前記ウェル領域の底部側に生成される空乏層の範囲が該波長の光の侵入深さの範囲内となる深さに、前記ウェル領域の底部側の接合界面を各々設け、
前記ウェル領域の底部側に生成される空乏層の深さより深く、かつ、前記ウェル領域の側方側に生成される空乏層の幅より大きい溝を、前記ウェル領域の側方側の接合界面を削除するように設け、
前記溝に絶縁物を埋め込んだことを特徴とする。
【００１４】
上記課題を解決する第２の発明に係る半導体装置は、
上記第１の発明に記載の半導体装置において、
前記絶縁物を、酸化珪素又は低誘電率を有する珪素系絶縁化合物とすることを特徴とする。
【００１５】
上記課題を解決する第３の発明に係る半導体装置は、
上記第１又は第２の発明に記載の半導体装置において、
前記光電変換を行う光の波長を、少なくとも、可視光の青、緑、赤の波長域とし、
前記基板をシリコンとする場合、可視光の青の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．３以上、０．５μｍ以下の範囲、望ましくは、０．４μｍとし、可視光の緑の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．７以上、０．９μｍ以下の範囲、望ましくは、０．８μｍとし、可視光の赤の波長域に対する前記ウェル領域の底部側の接合界面の深さを、２．３以上、２．５μｍ以下の範囲、望ましくは、２．４μｍとすることを特徴とする。
【００１６】
上記課題を解決する第４の発明に係る半導体装置の製造方法は、
入射された光の光電変換を行う半導体装置の製造方法であって、
ｎ型又はｐ型の何れか一方の半導体からなる基板の所定領域に、ｎ型又はｐ型の何れか他方の半導体からなるウェル領域を形成する際、光電変換を行う光の波長に応じて、平面上に前記ウェル領域を各々配置すると共に、前記ウェル領域の底部に生成される空乏層の範囲が該波長の光の侵入深さの範囲内となる深さに、前記ウェル領域の底部側の接合界面を各々配置し、
前記ウェル領域の底部側に生成される空乏層の深さより深く、かつ、前記ウェル領域の側方側に生成される空乏層の幅より大きい溝を、前記ウェル領域の側方側の接合界面を削除するように形成し、
前記溝に絶縁物を埋め込むことを特徴とする。
【００１７】
上記課題を解決する第５の発明に係る半導体装置の製造方法は、
上記第４の発明に記載の半導体装置において、
前記絶縁物を、酸化珪素又は低誘電率を有する珪素系絶縁化合物とすることを特徴とする。
【００１８】
上記課題を解決する第６の発明に係る半導体装置の製造方法は、
上記第４又は第５の発明に記載の半導体装置において、
前記光電変換を行う光の波長を、少なくとも、可視光の青、緑、赤の波長域とし、
前記基板をシリコンとする場合、可視光の青の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．３以上、０．５μｍ以下の範囲、望ましくは、０．４μｍとし、可視光の緑の波長域に対する前記ウェル領域の底部側の接合界面の深さを、０．７以上、０．９μｍ以下の範囲、望ましくは、０．８μｍとし、可視光の赤の波長域に対する前記ウェル領域の底部側の接合界面の深さを、２．３以上、２．５μｍ以下の範囲、望ましくは、２．４μｍとすることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、波長が異なる入射光に対して、最適な深さの接合界面を形成するので、ウェル領域の底部側の空乏層の位置も最適な位置となり、波長が異なる入射光であっても、発生したキャリアを高効率で光電変換することができる。加えて、ウェル領域の側方側の接合界面、つまり、ウェル領域の側方側の空乏層を排除するので、素子自体の寄生容量を低減することができ、出力電圧を増大させると共に、素子間の分離も行うことができ、リーク電流を低減させることもできる。その結果、素子感度を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
イメージセンサのセルを構成するウェル領域において、ウェル領域の側面側の接合界面が生成する空乏層は、必ずしも、光電変換の向上に寄与しているとは限らず、むしろ、その寄生容量のため、光電変換の際、出力電圧を低減させており、より効率よく光電変換を行うには、側面側の空乏層を排除して、余分な寄生容量を低減することが望ましい。そこで、本発明に係る半導体装置は、ウェル領域における側面側の空乏層に着目し、その空乏層を排除して、余分な寄生容量を低減させて、素子の出力電圧を向上させるのである。
【００２１】
又、詳細は後述するが、主に光電変換に寄与する、ウェル領域の底部側の空乏層の深さ位置は、波長の異なる光が発生したキャリアを高効率で光電変換できる所定の深さに配置することが望ましい。そこで、本発明に係る半導体装置は、更に、ウェル領域における底部側の空乏層の深さ位置に着目し、その空乏層の深さ位置を最適な位置とする、つまり、底部側の接合界面の配置位置を適切な位置とすることにより、波長が異なる光により発生されたキャリアを、高効率で光電変換するものである。
【００２２】
以下、図２〜図５を参照して、本発明に係る半導体装置の実施形態を説明する。
【実施例１】
【００２３】
本実施例の半導体装置は、図２（ａ）に示すように、イメージセンサの１つのセル（１つのフォトダイオード）として、シリコン等からなるＰ型基板１の所定領域に形成されたＮ型ウェル２と、素子間分離のため形成された酸化膜等からなる絶縁層２１と、Ｎ型ウェル２と電気的接続を取るための高濃度Ｎ型領域４と、絶縁層２１、Ｎ型ウェル２の上層に形成された層間絶縁膜５と、層間絶縁膜５を貫通して形成され、高濃度Ｎ型領域４と接続される配線６と、層間絶縁膜５、配線６の上層に形成され、素子を保護する保護膜７を有する。なお、Ｐ型、Ｎ型は、上記組み合わせに限定されず、逆の構成としてもよい。
【００２４】
本実施例の半導体装置においては、絶縁層２１が、Ｎ型ウェル２の側方を囲むように、Ｎ型ウェル２と直接隣接して配置されており、絶縁層２１の底部の位置は、底部側の接合界面Ｊ1より深い位置に配置されている。又、この絶縁層２１は、Ｎ型ウェル２の側方側において、Ｐ型基板１等のＰ型領域との接合界面を形成しないようにしている。上記構成により、Ｎ型ウェル２の側方における容量Ｃ2、Ｃ3が、図１に示した素子構造では、空乏層Ｋ2、Ｋ3であったものが、本実施例の素子では、絶縁層２１の容量に置き換わることになる。
【００２５】
この絶縁層２１の容量は、空乏層Ｋ2、Ｋ3の容量より小さいものであり、図２（ｂ）に示すように、絶縁層２１の幅Ｗが大きくなればなるほど小さくなる。従って、絶縁層２１の幅Ｗを可能な限り大きくすれば、Ｎ型ウェル２の側方における容量Ｃ2、Ｃ3も可能な限り小さくすることができる。なお、絶縁層２１の幅Ｗは、１セル当たりの大きさにより、その上限値が規定される。なお、埋め込み絶縁層の素材としては、絶縁物である酸化珪素膜でもよいが、容量低減を考慮すると、図２（ｂ）に示すように、誘電率の低いＬｏｗ−ｋ素材（例えば、ポーラスＳｉＯ2、ＳｉＯＣ等の珪素系絶縁化合物）がより望ましい。Ｌｏｗ−ｋ素材を使用する場合、容量Ｃがより小さくなるため、同じ寄生容量とする場合、幅Ｗが小さくてもよく、セルの単位素子面積を小さくすることが可能となる。
【００２６】
ここで、空乏層の深さ位置、つまり、接合界面の深さ位置について、図３、図４を用いて説明する。
【００２７】
図３は、光の波長に対するシリコン基板の吸収係数の変化及び光の侵入深さを示すグラフである。図３では、左側の縦軸に吸収係数ａをとり、右側の縦軸に光の侵入深さ（１／ａ）をとって示している。なお、光の強度は、深さｘにおいて、ｅ-axで減少し、吸収係数ａの逆数（１／ａ）は、光の侵入深さを意味する。
【００２８】
図３からわかるように、Ｓｉ基板に侵入する光の侵入深さ（１／ａ）は、常温（３００ｋ）時において、Ｂ光（中心波長０．４５μｍ）は約１μｍ、Ｇ光（中心波長０．５３μｍ）は約２μｍ、Ｒ光（中心波長０．７μｍ）は約６μｍである。従って、空乏層Ｋ1の幅の範囲が光の侵入深さの範囲内となり、そして、光の強度の減少が６７％程度となる深さを考慮すると、接合界面Ｊ1を形成する深さは、Ｂ光に対しては約０．４μｍ、Ｇ光に対しては約０．８μｍ、Ｒ光に対しては約２．４μｍの位置となる。
【００２９】
以上のことから、接合界面Ｊ1を形成する際には、その深さ位置を、Ｂセルでは、０．３〜０．５μｍの範囲、望ましくは、０．４μｍに位置に、Ｇセルでは、０．７〜０．９μｍの範囲、望ましくは、０．８μｍに位置に、Ｒセルでは、２．１〜２．７μｍの範囲、望ましくは、２．４μｍに位置にすることが望ましい。このような位置に接合界面Ｊ1を形成することにより、光によるキャリアの発生場所の範囲と重なるように、接合界面Ｊ1を配置することになる。
【００３０】
従って、図２に示した半導体装置において、Ｒ、Ｇ、Ｂセル毎に接合界面Ｊ1の深さ位置が、上記の異なる深さに配置されており、異なる波長の光が発生したキャリアが高効率で光電変換できることになる。
【００３１】
次に、各波長の光に対して、接合界面Ｊ1を所定の深さ位置に形成する製造方法について、図４を用いて説明を行う。なお、図４においては、説明を簡単にするため、各Ｒ、Ｇ、Ｂセルに対応するＮ型ウェルを符号２B、２G、２Rで表し、例えば、絶縁層２１等の他の構成は省略する。
【００３２】
本実施例においては、異なる波長の光に対して、接合界面Ｊ1を所定の深さ位置に形成するため、各Ｒ、Ｇ、Ｂセルに対応して、所定量、所定種のイオンを注入し、拡散及び活性化を行うことにより、異なる最適な接合深さを有するＮ型ウェル２B、２G、２Rを、各々形成している。なお、本実施例の場合、一例として、Ｎ型ウェル２B、２G、２Rの順序、つまり、拡散深さが浅い方から深い方への順序で形成しているが、逆に、Ｎ型ウェル２R、２G、２Bの順序、つまり、拡散深さが深い方から浅い方への順序で行っても構わない。
【００３３】
最初に、Ｎ型ウェル２Bを形成する領域以外にイオンが注入されないように、他の領域のＰ型基板１の表面をレジスト１１でマスクした後、Ｎ型ウェル２Bを形成する領域に、所定量、所定種のイオン１２を注入し、拡散及び活性化を行う（図４（ａ）参照）。
【００３４】
次に、レジスト１１を除去した後、Ｎ型ウェル２Gを形成する領域以外にイオンが注入されないように、他の領域のＰ型基板１の表面をレジスト１３でマスクした後、Ｎ型ウェル２Gを形成する領域に、所定量、所定種のイオン１２を注入し、拡散及び活性化を行う（図４（ｂ）参照）。
【００３５】
次に、レジスト１３を除去した後、Ｎ型ウェル２Rを形成する領域以外にイオンが注入されないように、他の領域のＰ型基板１の表面をレジスト１５でマスクした後、Ｎ型ウェル２Rを形成する領域に、所定量、所定種のイオン１２を注入し、拡散及び活性化を行う（図４（ｃ）参照）。
【００３６】
最後に、レジスト１３を削除すると、図４（ｄ）に示すように、各ＲＧＢセルに応じて、各接合界面ＪB、ＪG、ＪRが所定の深さ位置に形成されることになり、各波長の侵入深さ限度より浅い位置に各空乏層ＫB、ＫG、ＫRが配置されることになる。そして、図４（ｅ）に示すように、これら素子部の表面に、層間絶縁膜５、保護膜７等を形成すると共に、電極、配線等を形成して、各空乏層ＫB、ＫG、ＫRの深さ位置が各々異なるＲＧＢセルを有するイメージセンサとなる。
【００３７】
なお、Ｎ型ウェル２のプロセス条件について説明をすると、Ｎ型ウェル２は、シリコンのＰ型基板１に、リン（Ｐ）がイオン注入されて形成されたものであり、注入量としては、２×１０12／ｃｍ2である。例えば、Ｎ型ウェル２の深さを１μｍとする場合、Ｎ型ウェル２における不純物濃度は、２×１０16／ｃｍ3となり、Ｎ型ウェル２の深さを２μｍとする場合、Ｎ型ウェル２における不純物濃度は、１×１０16／ｃｍ3となる。
【００３８】
続いて、Ｎ型ウェル２の形成後の本実施例の半導体装置の製造方法を、図５を用いて説明する。
【００３９】
図５（ａ）に示すように、最初に、Ｐ型基板１の所定領域に、所定量、所定種のイオンを注入し、拡散及び活性化することにより、Ｎ型ウェル２を形成する。このとき、図４で説明したように、Ｎ型ウェル２の底部側の接合界面Ｊ1の深さ位置を、ＲＧＢ各セルに応じて適切な深さ位置とする。そして、Ｎ型ウェル２の領域内に高濃度Ｎ領域４を形成する。この高濃度Ｎ型領域４は、Ｎ型ウェル２の領域の一部に更に高濃度のイオンを注入することにより形成されている。
【００４０】
図５（ａ）の状態では、図１と同様に、Ｎ型ウェルの側方には、Ｐ型基板１との接合界面Ｊ2、Ｊ3（空乏層Ｋ2、Ｋ3）が存在している。そこで、本実施例においては、Ｎ型ウェルの側方に空乏層Ｋ2、Ｋ3が生成されないようにするため、図５（ｂ）、（ｃ）に示すように、Ｎ型ウェルの側方の接合界面Ｊ2、Ｊ3（空乏層Ｋ2、Ｋ3）が存在する位置にトレンチ溝２２を形成して、接合界面Ｊ2、Ｊ3（空乏層Ｋ2、Ｋ3）を排除している。更に、そのトレンチ溝２２の内部に絶縁層２１を形成して、素子間分離を行うようにしている。このとき、素子間分離を確実に行うため、接合界面Ｊ1より深い位置までトレンチ溝２２を形成して、絶縁層２１を埋め込むことが望ましい。
【００４１】
なお、この絶縁層２１及びトレンチ溝２２の幅Ｗは、少なくとも、接合界面Ｊ2、Ｊ3が生成する空乏層Ｋ2、Ｋ3の幅より広くする必要がある。通常、空乏層の幅は、ＰＮ接合の濃度に依存し、ゼロバイアスのとき、高濃度の不純物同士が階段接合している場合は１μｍ程度、低濃度の不純物同士が階段接合している場合は１．５μｍ程度となる。従って、絶縁層２１及びトレンチ溝２２の幅Ｗは、少なくとも１μｍ、望ましくは、１．５μｍ以上とすればよい。更に、絶縁層２１及びトレンチ溝２２の深さＤは、Ｎ型ウェル２の接合界面Ｊ1の深さ位置、例えば、Ｒ光に対する深さ位置である２．４μｍを考慮し、生成される空乏層の幅１．５μｍをこの深さ位置に追加し、更に余裕を取るための深さを追加して、４．５μｍ程度が望ましい。
【００４２】
そして、図５（ｄ）に示すように、これらの素子部の表面に、層間絶縁膜５、配線６、保護膜７等を形成する。そして、これらの素子を、アレイとして平面上に整列配置することにより、イメージセンサを構成する各ＲＧＢセルを形成する。なお、本発明の半導体装置の場合、入射光を各波長Ｒ、Ｇ、Ｂに分光する分光部材（例えば、カラーフィルタ等）を、各セルの上方に必ずしも設ける必要はなく、省略してもよい。
【００４３】
このような構成を有するセルにおいては、光の波長に応じた位置にウェル領域の底部側の接合界面が形成されているので、入射光が入射された際には、異なる深さ位置の接合界面近傍に生成された空乏層に、より多くのキャリアが発生し、より多くのキャリアが光電変換されることになる。加えて、光電変換する際、余分な寄生容量が無いため、出力電圧を向上させることができる。その結果、入射光に対して、高効率の光電変換を達成することが可能となり、検出感度を向上させることができる。
【図面の簡単な説明】
【００４４】
【図１】イメージセンサの１つのセルの構成を示す図である。
【図２】本発明に係る半導体装置の一例を説明する構造図である。
【図３】Ｓｉ基板への光の侵入深さを示すグラフである。
【図４】図２に示した半導体装置におけるウェル構造の製造方法を説明する図である。
【図５】図２に示した半導体装置の製造方法を説明する図である。
【符号の説明】
【００４５】
１    Ｐ型基板
２、２B、２G、２R  Ｎ型ウェル
３    フィールド酸化膜
４    高濃度Ｎ領域
５    層間絶縁膜
６    配線
７    保護膜
９    入射光
１０  キャリア
１１、１３、１５  レジスト
１２  イオン
２１  絶縁層
２２  トレンチ
Ｃ1、Ｃ2、Ｃ3  容量
Ｊ1、Ｊ2、Ｊ3、ＪB、ＪG、ＪR  接合界面
Ｋ1、Ｋ2、Ｋ3、ＫB、ＫG、ＫR  空乏層
【図１】
2007227749.tif 000003
【図２】
2007227749.tif 000004
【図３】
2007227749.tif 000005
【図４】
2007227749.tif 000006
【図５】
2007227749.tif 000007