(57)【要約】【課題】  半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができるレーザダイオード駆動回路を提供する。【解決手段】  レーザ制御のための主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプ２３と、デューティ制御アンプ２３にデューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、デューティ制御アンプにおける主信号のデューティ比を０％に制御するデューティ制御信号を出力するＡＮＤゲート２２とを有する構成としている。【選択図】        図４
2007273722.tif 000002
【特許請求の範囲】
【請求項１】
レーザ制御のための主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
を有することを特徴とするレーザダイオード駆動回路。
【請求項２】
前記デューティ制御アンプの前段で、前記主信号を増幅するアンプを備えることを特徴とする請求項１記載のレーザダイオード駆動回路。
【請求項３】
前記デューティ制御アンプの後段で、前記主信号を増幅するアンプを備えることを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
【請求項４】
前記デューティ制御アンプは、前記主信号に前記デューティ制御信号を重畳して前記主信号のデューティ比を調整することを特徴とする請求項１から３のいずれか一項記載のレーザダイオード駆動回路。
【請求項５】
主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
を有することを特徴とする電子回路。
【請求項６】
レーザ制御のための主信号のデューティ比を制御するデューティ制御アンプに、レーザダイオードのシャットダウン信号に応じて、前記主信号のデューティ比を０％に制御するデューティ制御信号を入力するステップを有することを特徴とするレーザダイオード駆動回路の制御方法。
【請求項７】
シャットダウン信号に応じて、デューティ制御アンプに入力する主信号のデューティ比を０％に制御させるデューティ制御信号を、前記デューティ制御アンプに入力するステップを有することを特徴とするデューティ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザダイオード駆動回路（以下、簡単のためにＬＤ駆動回路と表記する）関する。特に、半導体レーザの発光を制御する電流を直接オン、オフして変調を行う直接変調用のＬＤ駆動回路に関する。
【背景技術】
【０００２】
半導体レーザは、様々な分野で用いられており、これを駆動する駆動回路の研究も盛んに行われている（例えば特許文献１参照）。図１には、半導体レーザの発光を制御する電流を直接オン、オフして変調を行う直接変調用のＬＤ駆動回路の一般的な構成を示す。直接変調用のＬＤ駆動回路は、図１に示すように複数段の差動アンプから構成され、デューティの可変機能や、レーザダイオードの出力をシャットダウンする出力断制御機能を実現していた。
【０００３】
図１に示す第１アンプ２がデューティ制御用のアンプであって、第２アンプ３がバッファアンプとして機能し、ＡＮＤゲート４の後段のアンプ５、６が増幅用のアンプとして機能する。
【０００４】
図２にＡＮＤゲート４の回路構成を示す。ＡＮＤゲート４は、半導体レーザをオン、オフさせる主信号を取り込む差動ＦＥＴ対７、８と、データクランプ用の差動ＦＥＴ対１０、１１と、差動ＦＥＴ対１０、１１の共通ソースの下に設けられ、電流源として機能するＦＥＴ１２とを有している。差動ＦＥＴ対１０、１１がクランプ回路９として機能する。
【０００５】
ところで、第１アンプ２では、半導体レーザのオンとオフとを制御する主信号に、この主信号のデューティ比を制御するデューティ制御信号を重畳している。主信号のデューティ比を変更するために、第１アンプ２の出力信号は、図３（Ｂ）のような信号となる。なお、図３（Ａ）が第１アンプ２に入力される前の主信号を示し、図３（Ｂ）が第１アンプ２の出力信号を示す。図３（Ｂ）に示すように、デューティ比制御後の主信号は、正転側の電圧レベルと、反転側の電圧レベルが一致しない不安定な信号となる。
近年では、動作電源として＋３．３Ｖ電源が用いられるようになってきており、低電圧化によって信号間のマージンが少なくなっている。このような状況下で、電圧レベルの一致しない信号を図２のＡＮＤゲート４に直接入力すると、ＡＮＤゲート４が誤動作し、正常に動作しなかったり、クランプ回路９の出力を一定に保つことができない事態が起こり得る。
【０００６】
そこで、従来のＬＤ駆動回路では、第１アンプ２とＡＮＤゲート４との間にバッファ用の第２アンプ３を介在させて、デューティ比を調整した主信号のレベルを調整した後に、ＡＮＤゲート４に入力していた。
【０００７】
【特許文献１】特開２００１−２４４５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように従来のＬＤ駆動回路は、信号レベル調整用のバッファアンプ（第２アンプ３）を追加しなければならず、消費電力が増えるという問題がある。
また、主信号にデューティ制御信号を重畳して主信号のデューティ比を調整する場合、主信号の振幅によってデューティ可変特性に差異が生じてしまう。例えば、主信号の振幅が大きいと、主信号にデューティ制御信号を重畳してデューティ比を調整しても、主信号のデューティ比の変動量は小さい。逆に主信号の振幅が小さい場合、主信号にデューティ制御信号を重畳してデューティ比を調整すると、主信号のデューティ比が大きく変わってしまうという課題もある。
さらに、信号レベル調整用のバッファアンプに利得をつけてアンプ段数を削減する（すなわち、バッファアンプ自体をドライバアンプと兼用させる）場合には、ＡＮＤゲート４のクランプ回路９は、第２アンプ３によって増幅された信号を十分にクランプする必要からトランジスタが大型化する。
【０００９】
本発明は上記事情に鑑みてなされたものであり、半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができるレーザダイオード駆動回路、電子回路、レーザダイオード駆動回路の制御方法及びデューティ制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
かかる目的を達成するために本発明のレーザダイオード駆動回路は、レーザ制御のための主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路とを有する構成としている。
従って、デューティ比を制御した後の主信号を、動作が不安定となる論理回路に入力する必要がなくなる。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。
【００１１】
上記レーザダイオード駆動回路において、前記デューティ制御アンプの前段で、前記主信号を増幅するアンプを備えるとよい。
従って、主信号の振幅を調整した後に主信号のデューティを制御するので、主信号の振幅の影響を受けずに主信号のデューティ比を制御することができる。
【００１２】
上記レーザダイオード駆動回路において、前記デューティ制御アンプの後段で、前記主信号を増幅するアンプを備えるとよい。
したがって、所望とする振幅の主信号を得ることができる。
【００１３】
上記レーザダイオード駆動回路において、前記デューティ制御アンプは、前記主信号に前記デューティ制御信号を重畳して前記主信号のデューティ比を調整するとよい。
【００１４】
本発明の電子回路は、主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路とを有する構成としている。
【００１５】
本発明のレーザダイオード駆動回路の制御方法は、レーザ制御のための主信号のデューティ比を制御するデューティ制御アンプに、レーザダイオードのシャットダウン信号に応じて、前記主信号のデューティ比を０％に制御するデューティ制御信号を入力するステップを有している。
【００１６】
本発明のデューティ制御方法は、シャットダウン信号に応じて、デューティ制御アンプに入力する主信号のデューティ比を０％に制御させるデューティ制御信号を、前記デューティ制御アンプに入力するステップを有している。
【発明の効果】
【００１７】
本発明によれば、半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができる。
【発明を実施するための最良の形態】
【００１８】
添付図面を参照しながら本発明の好適な実施例を説明する。
【実施例】
【００１９】
図４に本発明のＬＤ駆動回路の構成を示す。本実施例のＬＤ駆動回路２０は、半導体レーザのオンとオフとを制御する主信号を増幅する第１アンプ２１と、外部からデューティ制御信号と、シャットダウン信号（ＳＤ信号）とが入力され論理積演算を行うＡＮＤゲート２２と、第１アンプ２１とＡＮＤゲート２２の出力信号を入力してデューティ制御を行うデューティ制御アンプ２３と、増幅用に設けられた第２アンプ２４、第３アンプ２５とを有している。なお、図４に示すＬＤ駆動回路２０は、１つのＩＣチップ上に設けられており、外部からディーティ制御信号と、シャットダウン信号とを入力して動作する。
【００２０】
第１アンプ２１は、デューティ制御用のデューティ制御アンプ２３の前段で主信号を増幅する。デューティを調整する前に主信号の振幅をしておくことで、主信号の振幅の影響を受けずにデューティを制御することができる。
【００２１】
ＡＮＤゲート２２は、半導体レーザの出力をシャットダウンさせるシャットダウン信号が入力されると、半導体レーザの出力を制御するデューティ制御信号が後段の回路に出力されないように論理演算を行う。なお、本実施例では、シャットダウン信号はディジタル信号である。
【００２２】
デューティ制御アンプ２３は、第１アンプ２１によって増幅された主信号を入力する。またシャットダウン信号がＡＮＤゲート２２に入力されていない時に、ＡＮＤゲート２２から出力されるデューティ制御信号を入力する。デューティ制御アンプ２３は、入力した主信号にデューティ制御信号を重畳することで主信号のデューティ比を決定する。デューティ制御アンプ２３から出力される信号は、図３（Ｂ）に示すように正転側と反転側で電圧レベルに差のある信号となる。本実施例は、図４に示すように主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がない。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。なお、デューティ制御信号は、アナログ信号である。
【００２３】
第２アンプ２４と、第３アンプ２５は、デューティ制御後の信号のレベル調整や、増幅を行う。
【００２４】
図５にＡＮＤゲート２２と、デューティ制御アンプ２３の詳細な構成を示す。
ＡＮＤゲート２２は、デューティ制御信号を取り込む差動ＦＥＴ対３２、３４と、データクランプ用の差動ＦＥＴ対３６、３７と、差動ＦＥＴ対３６、３７の共通ソースの下に設けられ、電流源として機能するＦＥＴ３８とを有している。
同様にデューティ制御アンプ２３は、ＡＮＤゲート２２から出力されるデューティ制御信号を取り込む差動ＦＥＴ対４０、４３と、主信号を取り込む差動ＦＥＴ対４１、４４と、差動ＦＥＴ対４１、４４の共通ソースの下に設けられ、電流源として機能するＦＥＴ４５とを有している。
【００２５】
ＡＮＤゲート２２は、シャットダウン信号ＳＤが低レベル（以下、Ｌレベルという）、シャットダウン信号ＳＤの反転信号が高レベル（以下、Ｈレベルという）の場合、ＦＥＴ３６が導通し、ＦＥＴ３７が非導通となる。従って、ＦＥＴ３２、３４に入力されるデューティ制御信号の論理がそのままデューティ制御アンプ２３に出力される。すなわち、デューティ制御信号ＤｗがＨレベルで、デューティ制御信号Ｄｗの反転信号がＬレベルの場合、ＦＥＴ３２が導通し、ＦＥＴ３４が非導通となる。従って、デューティ制御アンプ２３のＦＥＴ４０にＨレベルのデューティ制御信号Ｄｗが供給され、ＦＥＴ４３にＬレベルの反転信号が供給される。逆に、デューティ制御信号ＤｗがＬレベルで、デューティ制御信号Ｄｗの反転信号がＨレベルの場合、デューティ制御アンプ２３のＦＥＴ４０にＬレベルのデューティ制御信号Ｄｗが供給され、ＦＥＴ４３にＨレベルの反転信号が供給される。
【００２６】
デューティ制御アンプ２３は、差動ＦＥＴ対４０、４３のゲートに共有されるデューティ制御信号を、差動ＦＥＴ対４１、４４のゲートに供給される主信号に重畳して、後段の第２アンプ２４に出力する。
【００２７】
また、シャットダウン信号ＳＤがＨレベルで、この信号の反転信号がＬレベルの場合、ＦＥＴ３６が非導通となり、ＦＥＴ３７が導通状態となる。従って、差動ＦＥＴ対３２、３４を流れる電流パスが閉じられ、外部より入力されたデューティ制御信号が次段のデューティ制御アンプ２３に出力されなくなる。ＦＥＴ４２にはＨレベル、ＦＥＴ４３にはＬレベルの信号が入力される。デューティ制御アンプ２３には、主信号のデューティ比を０％とする信号が入力されて、主信号に重畳するので、半導体レーザの出力がシャットダウンする。
【００２８】
このように本実施例は、シャットダウン信号に応じて、デューティ制御アンプ２３にデューティ制御信号を出力するか否かをＡＮＤゲート２２で制御するようにしたので、主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がなくなる。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。さらに、アンプによって増幅された信号をクランプする必要がないため、トランジスタを大型化する必要がない。また、主信号のデューティを制御した後に、動作が不安定となる論理演算回路を設ける必要がないので、信号レベル調整用のバッファアンプも必要ない。
【００２９】
また、主信号の振幅を第１アンプ２１で調整した後に、主信号のデューティを制御するので、主信号の振幅の影響を受けずにデューティを制御することができる。
【００３０】
次に、図６に示すフローチャートを参照しながら本実施例の構成を説明する。
ＬＤ駆動回路２０の外部からシャットダウン信号が入力されると（ステップＳ１／ＹＥＳ）、ＡＮＤゲート２２でデューティ制御信号が後段のデューティ制御アンプ２３に出力されないように制御し、主信号のデューティ比が０％となる信号を出力する（ステップＳ２）。主信号は第１アンプ２１で増幅後にデューティ制御アンプ２３に入力される。デューティ制御アンプ２３は、主信号のデューティ比を０％に変換して後段の第２アンプ２４に出力する（ステップＳ３）。また、シャットダウン信号が入力されない場合には（ステップＳ１／ＮＯ）、デューティ制御アンプ２３で主信号にデューティ制御信号を重畳してデューティ比を制御し、後段の第２アンプ２４に出力する（ステップＳ４）。
【００３１】
上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、上述した実施例では、デューティ制御アンプをＬＤ駆動回路の２段目のアンプとしているが、３段目のアンプにこのデューティ制御機能を持たせることもできる。なお、デューティ制御機能を持たせるアンプは、できるだけＬＤ駆動回路の前段側に配置した方が好ましい。後段側に行くに従って、ＦＥＴのゲートに加わる電圧が大きくなるため、ゲート幅が大きくなり、チップサイズが大きくなるからである。
また、上述した実施例では、レーザダイオードの発光を制御するレーザダイオード駆動回路に本発明を適用した場合を示したが、主信号のデューティを制御することでオンとオフとが切り替えられる電子回路においても十分適用可能である。
【図面の簡単な説明】
【００３２】
【図１】従来のＬＤ駆動回路の構成を示すブロック図である。
【図２】ＡＮＤゲートの構成を示す図である。
【図３】（Ａ）はデューティ比を調整する前の主信号の波形を示す図であり、（Ｂ）はデューティ比を調整した後の主信号の波形を示す図である。
【図４】本発明のＬＤ駆動回路の構成を示すブロック図である。
【図５】ＡＮＤゲートとデューティ制御アンプの構成を示す図である。
【図６】ＬＤ駆動回路の動作手順を示すフローチャートである。
【符号の説明】
【００３３】
２０  ＬＤ駆動回路
２１  第１アンプ
２２  ＡＮＤゲート
２３  デューティ制御アンプ
２４  第２アンプ
２５  第３アンプ
【図１】
2007273722.tif 000003
【図２】
2007273722.tif 000004
【図３】
2007273722.tif 000005
【図４】
2007273722.tif 000006
【図５】
2007273722.tif 000007
【図６】
2007273722.tif 000008
【手続補正書】
【提出日】平成19年7月19日(2007.7.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
レーザ制御のための主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
を有することを特徴とするレーザダイオード駆動回路。
【請求項２】
前記デューティ制御アンプの前段で、前記主信号を増幅するアンプを備えることを特徴とする請求項１記載のレーザダイオード駆動回路。
【請求項３】
前記デューティ制御アンプの後段で、前記主信号を増幅するアンプを備えることを特徴とする請求項１又は２記載のレーザダイオード駆動回路。
【請求項４】
前記デューティ制御アンプは、前記主信号に前記デューティ制御信号を重畳して前記主信号のデューティ比を調整することを特徴とする請求項１から３のいずれか一項記載のレーザダイオード駆動回路。
【請求項５】
主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、
前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路と、
を有することを特徴とする電子回路。
【請求項６】
デューティ制御信号に応じてレーザ制御のための主信号のデューティ比を制御するデューティ制御アンプに対し、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が前記主信号をデューティ０％とする値で、前記デューティ制御信号を入力するステップを有することを特徴とするデューティ制御方法。
【請求項７】
デューティ制御信号に応じて主信号のデューティ比を制御するデューティ制御アンプに対し、シャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が、前記主信号をデューティ０％とする値で前記デューティ制御信号を入力するステップを有することを特徴とするデューティ制御方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は上記事情に鑑みてなされたものであり、半導体レーザの出力シャットダウンと、出力デューティの制御とを安定して実現することができるレーザダイオード駆動回路、電子回路及びデューティ制御方法を提供することを目的とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
かかる目的を達成するために本発明のレーザダイオード駆動回路は、レーザ制御のための主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路とを有する構成としている。
従って、デューティ比を制御した後の主信号を、動作が不安定となる論理回路に入力する必要がなくなる。このため、半導体レーザの出力シャットダウンと、出力デューティの制御を安定して実現することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の電子回路は、主信号のデューティ比をデューティ制御信号に応じて制御するデューティ制御アンプと、前記デューティ制御アンプに前記デューティ制御信号を出力すると共に、シャットダウン信号に応じて、前記デューティ制御信号を制御し、前記デューティ制御アンプにおける前記主信号のデューティ比を０％に制御するデューティ制御信号を出力する論理回路とを有する構成としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明のデューティ制御方法は、デューティ制御信号に応じてレーザ制御のための主信号のデューティ比を制御するデューティ制御アンプに対し、レーザダイオードのシャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が前記主信号をデューティ０％とする値で、前記デューティ制御信号を入力するステップを有している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明のデューティ制御方法は、デューティ制御信号に応じて主信号のデューティ比を制御するデューティ制御アンプに対し、シャットダウン信号に応じて、前記デューティ制御アンプにおけるデューティ制御が、前記主信号をデューティ０％とする値で前記デューティ制御信号を入力するステップを有している。