(57)【要約】      （修正有）【課題】ＭＩＭキャパシタの対破壊電圧性を向上させる半導体装置を提供する。【解決手段】半導体基板上に第１の下部電極１２、第１の誘電体薄膜１３、第１の上部電極１４が積層されキャパシタが形成されている。第１の接地用電極１５および前記第１の上部電極１４とは配線用電極１６により相互に接続されている。前記半導体基板上には、前記第１の下部電極１２に接続された第２の下部電極１８が形成され、この第２の下部電極１８の表面の一部を覆い残部が露出するように第２の誘電体薄膜１３が積層される。この第２の誘電体薄膜上に第２の上部電極１７が積層形成される。この第２の上部電極１７にフレキシブル帯状導体１９の一端が接続される。このフレキシブル帯状導体１９の他端は前記第１の接地用電極１５に接続された第２の接地用電極２０に接続されている。【選択図】図１
2007273604.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の下部電極と、この第１の下部電極上に積層された第１の誘電体薄膜と、この誘電体薄膜上に積層形成された第１の上部電極と、この第１の上部電極に接続され、前記半導体基板上に形成された第１の接地用電極と、この第１の接地用電極および前記第１の上部電極とを相互に接続し、前記第１の誘電体薄膜に対向配置される配線用電極と、前記半導体基板上に形成され、前記第１の下部電極に接続された第２の下部電極と、この第２の下部電極の表面の一部を覆い残部が露出するように積層され第２の誘電体薄膜と、この第２の誘電体薄膜上に積層形成された第２の上部電極と、この第２の上部電極に一端が接続されたフレキシブル帯状導体と、このフレキシブル帯状導体の他端が接続されるとともに、前記第１の接地用電極に接続された第２の接地用電極と、を備え、前記フレキシブル帯状導体は、前記第２の下部電極上に空気層を介して配置され、前記第１の下部電極および前記第１の上部電極間に前記第１の誘電体薄膜の破壊電圧以上の高電圧が印加されたとき、静電エネルギーによって前記第２の下部電極に接触するとともに、前記高電圧が印加されなくなったとき、その弾性力により元の位置に復元することを特徴とする半導体装置。
【請求項２】
前記第１の接地用電極と第２の接地用電極とは、前記半導体基板上に形成された高抵抗層を介して相互に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体基板はＧａＡｓ基板であり、前記第１の誘電体薄膜はＳｉ３Ｎ４膜であることを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体を用いた特にモノリシック型マイクロ波集積回路からなる半導体装置に関する。
【背景技術】
【０００２】
従来、ＧａＡｓＦＥＴを能動素子とするモノリシック型マイクロ波集積回路（ＭＭＩＣ）上に、平行平板型のキャパシタ（ＭＩＭキャパシタ）を形成する場合、両電極間の層間膜として、Ｓｉ３Ｎ４等の誘電体膜が広く使われている。
【０００３】
しかしこのようなＭＩＭキャパシタ構造においては、実際の誘電体膜の膜質等により膜の破壊電圧が決まっているため、何らかの原因によりデバイスに破壊電圧以上の電圧が印加されてしまうと、ＭＩＭキャパシタがパンク破壊するという問題点があった。
【０００４】
またこれを回避しようと、より高い電圧まで耐え得る様な構造にしようとすると、誘電体の厚みを厚くするしかなく、この場合、単位面積当たりの容量値が低くなってしまう問題が発生する。
【０００５】
さらに、従来のＭＩＭキャパシタにおいては、その容量値を維持しつつ対破壊電圧性を向上させようとすると、ＭＩＭキャパシタの面積が広くなり、ＭＭＩＣの大型化につながってしまう。このため、実際には、ＭＭＩＣとしてのチップサイズに設計要求からくる上限があり、この範囲内に収まるようにＭＩＭキャパシタを設計せざるを得ない。したがって、対破壊電圧性に限界があるという問題点があった（特許文献１）。
【特許文献１】特開平１１−１５０４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、ＭＩＭキャパシタの面積を増大させることなく対破壊電圧性を向上させることが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による半導体装置は、半導体基板上に形成された第１の下部電極と、この第１の下部電極上に積層された第１の誘電体薄膜と、この誘電体薄膜上に積層形成された第１の上部電極と、この第１の上部電極に接続され、前記半導体基板上に形成された第１の接地用電極と、この第１の接地用電極および前記第１の上部電極とを相互に接続し、前記第１の誘電体薄膜に対向配置される配線用電極と、前記半導体基板上に形成され、前記第１の下部電極に接続された第２の下部電極と、この第２の下部電極の表面の一部を覆い残部が露出するように積層され第２の誘電体薄膜と、この第２の誘電体薄膜上に積層形成された第２の上部電極と、この第２の上部電極に一端が接続されたフレキシブル帯状導体と、このフレキシブル帯状導体の他端が接続されるとともに、前記第１の接地用電極に接続された第２の接地用電極と、を備え、前記フレキシブル帯状導体は、前記第２の下部電極上に空気層を介して配置され、前記第１の下部電極および前記第１の上部電極間に前記第１の誘電体薄膜の破壊電圧以上の高電圧が印加されたとき、静電エネルギーによって前記第２の下部電極に接触するとともに、前記高電圧が印加されなくなったとき、その弾性力により元の位置に復元することを特徴とするものである。
【発明の効果】
【０００８】
以上に述べたように本発明によるMMICにおいては、誘電体薄膜にサージ等により不慮の高電圧が印加される際、フレキシブル帯状導体がもつ静電エネルギーによって第２の下部電極に接触して印加電圧が接地される。この結果、MMICの設計パターンサイズを余り大きくする事無く、かつ、ＭＩＭキャパシタとしての特性を損なうことなく、不慮の高電圧印加によるキャパシタの破損を防ぐことが出来る。
【発明を実施するための最良の形態】
【０００９】
以下に本発明の実施形態について図面を参照して説明する。
【００１０】
図１(a)は、本発明の一実施形態であるＭＩＭキャパシタの構造を示す上面図である。また図１(b)は図１(a)のA−A’に沿う断面図である。さらに図１(c)は図１(a)のB-B’ に沿う断面図である。
【００１１】
本発明の一実施形態であるＭＩＭキャパシタは、図示のように、ＧａＡｓ基板１１上に第１の下部電極１２が形成され、その上に第１の誘電体膜１３が堆積されている。第１の誘電体膜１３上には第１の上部電極１４が形成され、この第１の上部電極１４は接地用引き出し電極１５にエアブリッジ配線１６により接続されている。
【００１２】
図１(c)は、上記ＭＩＭキャパシタと並行する形で形成されているシャント電極部の構成を示す断面図である。このシャント電極部分は、キャパシタとしての機能を有する第２の誘電体薄膜１３と、この上下に第２の上部電極１７および第２の下部電極１８が設けられる。ここで、第２の下部電極１８は、後述するように、第１の下部電極１２に接続されている。接地用引き出し電極１５と、第２の上部電極１７と接地用電極１５をつなぎ第２の下部電極１８に対向配置されるフレキシブル帯状導体１９とにより構成されている。第１の上部電極１４に並列して配置される第１の下部電極１２に並列して配置される  接地用引き出し電極１５はまた、接地用電極２０に接続されており、これと高抵抗層２１が接続されている。シャント電極部におけるフレキシブル帯状導体１９と第２の下部電極１７との間は空気を介して絶縁されており、且つ、同領域における第２の下部電極１８上の誘電体膜は除去された構造となっている。
【００１３】
図２〜図９は、このような構造のＭＩＭキャパシタをＧａＡｓ基板１１上に実現した半導体装置の製造方法を示す工程断面図である。この工程は、一般的なＭＭＩＣ上におけるＭＩＭキャパシタの形成に使用される工程を利用したものである。
【００１４】
まず図２（ａ）（ｂ）に示されるように、ＧａＡｓ基板１１上の一部に高抵抗層２１を、イオン注入方、または、メサエッチング方にて形成する。
【００１５】
次に図３（ａ）（ｂ）に示されるように、ＧａＡｓ基板１１の上面に、接地用電極２０として、例えばＮｉ／ＡｕＧｅを夫々、５０ｎｍ／２００ｎｍ蒸着し、リフトオフ後、窒素雰囲気中において４４０℃３分の熱処理を施すことにより形成する。
【００１６】
次に図４（ａ）（ｂ）に示されるように、ＧａＡｓ基板１１の上面に、第１の下部電極１２および第２の下部電極１８として例えばＡｕ／Ｐｔ／Ｔｉを夫々、５００ｎｍ／１０ｎｍ／００ｎｍ蒸着し、リフトオフを施すことにより形成する。ここで、第１の下部電極１２および第２の下部電極１８は一体のパターンとして形成され、互いに接続されている。
【００１７】
次に図５（ａ）（ｂ）に示されるように、誘電体膜１３としてプラズマＣＶＤ法により、Ｓｉ３Ｎ４膜を１００ｎｍの厚さで全面に堆積させる。図６（ａ）（ｂ）は、図５（ａ）（ｂ）で堆積された誘電体膜１３のうち、不必要部分をエッチングにより除去した図である。
【００１８】
次に、図７（ａ）（ｂ）に示されるように、ＭＩＭキャパシタ部の第１の上部電極１４およびシャンと部の第２の上部電極１７、第１、第２の下部電極１２，１８用の引き出し電極２２、及び接地電極２０の引き出し電極１５として、例えばＡｕ／Ｐｔ／Ｔｉを夫々、５００ｎｍ／１０ｎｍ／１０ｎｍ蒸着し、リフトオフを施すことにより形成する。
【００１９】
そして図８（ａ）（ｂ）に示されるように、エアブリッジ用アンダーレジスト２３を形成し、続いて、配線用電極１６、及び、フレキシブル帯状導体１９としてＡｕを１０００ｎｍ蒸着し、リフトオフを施すことにより形成する。
【００２０】
この際、エアブリッジの高さはＭＩＭキャパシタの第１および第２の下部電極１２、１８に対し、一例として１．０μｍの空間距離になるように形成する。
【００２１】
次に図９（ａ）（ｂ）に示されるように、ＧａＡｓ基板１１の裏面を１００μｍまで研磨し、接地電極下部にＲＩＥを用いて貫通孔２４を形成した後、裏面全体に接地用下部電極２５として例えばＡｕ／Ｔｉを夫々、１０００ｎｍ／１０ｎｍ蒸着することにより図１（ａ）に示す構造のＭＩＭキャパシタを完成する。
【００２２】
このような構造とすることにより、ＭＩＭキャパシタの第１及び第２の下部電極１２，１８に対し何らかの理由により過剰電圧が供給され、例えば１００Ｖまでドリフト上昇すると仮定した場合、例えば約５０Ｖを超える電圧がかかった時点で、第３図に見られるように、静電引力によりフレキシブル帯状導体１９が第２の下部電極１８に引き寄せられ接触２６する。
【００２３】
これにより、上記誘電体膜の破壊電圧は約８０Ｖであるため、同誘電体膜１３が破壊するまえに供給電圧が接地することにより、ＭＩＭキャパシタの破損を防ぐことが出来る。
【００２４】
この際、接触したフレキシブル帯状導体１９は、高抵抗層２１により、第２の下部電極１８へのアーク溶接から保護される。
【００２５】
そして、過剰電圧が切れた後は、フレキシブル帯状導体１９の復元力により同電極形状は元に戻るため、ＭＩＭキャパシタとしての機能は回復する。
【００２６】
また、上記の例における、上部電極の形状は一例であり、これに限定されない。
【００２７】
さらには、上記例においては上部電極が駆動する例で示したが、下部電極が駆動する形状においても同様である。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態である半導体装置の構造を示す図で、（ａ）は上面図、（ｂ）は（ａ）のA-A’に沿う断面図、（ｃ）は、（ａ）のB-B’ に沿う断面図である。
【図２】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図３】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図４】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図５】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図６】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図７】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図８】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図９】本発明の半導体装置の工程を示す図で、（ａ）は上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【図１０】本発明の一実施形態である半導体装置の動作を説明する図で、（ａ）上面図、（ｂ）は（ａ）のB-B’ に沿う断面図である。
【符号の説明】
【００２９】
１１：ＧａＡｓ基板、１２：第１の下部電極、１３：誘電体膜、１４：第１の上部電極、１５：接地電極の引き出し電極、１６：配線用電極、１７：第２の上部電極、１８：第２の下部電極、１９：フレキシブル帯状導体、２０：接地用電極、２１：高抵抗層、２２：下部電極の引き出し電極、２３：エアブリッジ様レジスト、２４：貫通孔、２５：接地用下部電極、２６：フレキシブル帯状導体１９と第２の下部電極１８の接触部
【図１】
2007273604.tif 000003
【図２】
2007273604.tif 000004
【図３】
2007273604.tif 000005
【図４】
2007273604.tif 000006
【図５】
2007273604.tif 000007
【図６】
2007273604.tif 000008
【図７】
2007273604.tif 000009
【図８】
2007273604.tif 000010
【図９】
2007273604.tif 000011
【図１０】
2007273604.tif 000012