(57)【要約】【課題】  効率よく多電源を生成することが可能であり、消費電力の削減が可能である多電源供給回路および多電源供給方法を提供すること。【解決手段】ＤＣＤＣコンバータ２からは供給電圧Ｖｂｂ０が出力される。リニアレギュレータＬＤＯ１、ＬＤＯ２の出力トランジスタＭ１、Ｍ２は、抵抗素子Ｒ１とＤＣＤＣコンバータ２との間の電力供給経路に直列接続されている。すなわち、リニアレギュレータＬＤＯ１とＬＤＯ２との間でバイアス電流経路が共通化され、当該経路が一つとされる。供給電圧Ｖｂｂ０を基準として、基準電圧ＧＮＤとの間の中間負電圧である供給電圧Ｖｂｂ１及びＶｂｂ２が、リニアレギュレータＬＤＯ１、ＬＤＯ２によって生成される。多電源供給回路１で消費されるバイアス電流は、リニアレギュレータの数に関わらず、バイアス電流ｉで一定とされる。【選択図】  図１
2007014176.tif 000002
【特許請求の範囲】
【請求項１】
所定電圧を生成する電圧発生部と、
少なくとも２つ以上のリニアレギュレータと、
前記リニアレギュレータの各々にバイアス電流を付与する抵抗素子とを備え、
前記リニアレギュレータに備えられる出力トランジスタが、前記抵抗素子と前記電圧発生部との間の電力供給経路に直列接続されることを特徴とする多電源供給回路。
【請求項２】
前記リニアレギュレータは、
前記出力トランジスタと、
該出力トランジスタの前記抵抗素子側の端子における電圧と参照電圧とが入力され、出力が前記出力トランジスタのゲートに入力される演算増幅器と
を備えることを特徴とする請求項１に記載の多電源供給回路。
【請求項３】
隣り合う前記出力トランジスタにおいて、前記電圧発生部側の前記出力トランジスタのサイズが、前記抵抗素子側の前記出力トランジスタのサイズ以上とされることを特徴とする請求項１に記載の多電源供給回路。
【請求項４】
前記電圧発生部は、スイッチングレギュレータまたはチャージポンプであることを特徴とする請求項１に記載の多電源供給回路。
【請求項５】
所定電圧を生成するステップと、
該所定電圧をリニアレギュレータを用いて２以上の異なる電圧値として出力するステップと、
全ての前記リニアレギュレータを経由する一のバイアス電流を生成するステップと
を備えることを特徴とする多電源供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多電源供給回路および多電源供給方法に関し、特に、効率よく多電源を生成することが可能であり、消費電力の削減が可能である多電源供給回路および多電源供給方法に関するものである。
【背景技術】
【０００２】
近年の携帯電子機器や半導体装置においては、省電力化が求められている一方、複雑化により使用する内部電源電圧が多電源化している。そしてこれら複数の電源電圧を効率よく発生させることが、半導体装置等の消費電流の削減の上でも重要になっている。
【０００３】
図３に示す先行特許文献１には、ＤＣ／ＤＣコンバータとシリーズレギュレータとの組み合わせを備える電子装置について開示されている。内部回路１０１がアクティブ状態のとき、電源制御部１１３はスイッチングレギュレータ１２０を動作させ、第３シリーズレギュレータ１６０に出力電源電圧Ｖｄｄｉを供給する。内部回路１０１がスタンバイ状態のとき、電源制御部１１３はスイッチングレギュレータ１２０を停止させると同時に第１シリーズレギュレータ１３０を動作させ、第３シリーズレギュレータ１６０に出力電源電圧Ｖｄｄｉを供給する。第３シリーズレギュレータ１６０は、出力電源電圧Ｖｄｄｉを内部電源電圧ＶｄｄＬに降圧する。
【０００４】
第１シリーズレギュレータ１３０は、電圧比較回路１３１と、その出力電圧で制御され、可変抵抗として動作するＰチャンネル型ＭＯＳＦＥＴ１３３、上記Ｐチャンネル型ＭＯＳＦＥＴ１３３のバイアス電流を流す抵抗１３６及びＮチャンネル型のスイッチＭＯＳＦＥＴ１３７と、Ｐチャンネル型のスイッチＭＯＳＦＥＴ１３５から構成される。
また同様にして、第３シリーズレギュレータ１６０は、Ｐチャンネル型ＭＯＳＦＥＴ１６３のバイアス電流を流す抵抗１６６及びＮチャンネル型のスイッチＭＯＳＦＥＴ１６７を備える。
【０００５】
信号Ｓ１１４がロウレベルのとき、ＭＯＳＦＥＴ１３７がオフ状態、ＭＯＳＦＥＴ１３５がオン状態、ＭＯＳＦＥＴ１３３がオフ状態とされ、第１シリーズレギュレータ１３０の出力がハイインピーダンス状態にされる。一方Ｓ１１４がハイレベルのときは、ＭＯＳＦＥＴ１３７がオン状態、ＭＯＳＦＥＴ１３５がオフ状態とされる。また第３シリーズレギュレータ１６０においても信号Ｓ１１６に応じて同様の動作が行われる。
【０００６】
尚、上記の関連技術として特許文献２乃至５が開示されている。
【特許文献１】特開２００１−２１１６４０号公報
【特許文献２】特開２００１−２３６１３１号公報
【特許文献３】特開平１０−２２５１０９号公報
【特許文献４】特開平１１−３５３０４０号公報
【特許文献５】特開２００４−１４７３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし図３に示す先行特許文献１では、第１シリーズレギュレータ１３０では抵抗１３６及びＭＯＳＦＥＴ１３７からなるバイアス電流経路が存在する。また第３シリーズレギュレータ１６０では、抵抗１６６及びＭＯＳＦＥＴ１６７からなるバイアス電流経路が存在する。すなわちシリーズレギュレータごとにバイアス電流を流す経路が存在する。すると、より多電源にするためにシリーズレギュレータ数を増やす場合には、レギュレータの増加に応じてバイアス電流経路が増加し、これらの経路増加に起因する消費電流の増加が無視できなくなるため問題である。
【０００８】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、効率よく多電源を生成することが可能であり、消費電力の削減が可能である多電源供給回路および多電源供給方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明に係る多電源供給回路は、所定電圧を生成する電圧発生部と、少なくとも２つ以上のリニアレギュレータと、リニアレギュレータの各々にバイアス電流を付与する抵抗素子とを備え、リニアレギュレータに備えられる出力トランジスタが、抵抗素子と電圧発生部との間の電力供給経路に直列接続されることを特徴とする。
【００１０】
電圧発生部は所定電圧を生成する。所定電圧は、電源電圧と逆極性の電圧である負電圧、または電源電圧を昇圧した電圧などが可能である。リニアレギュレータが少なくとも２つ以上備えられる。抵抗素子は、リニアレギュレータの各々にバイアス電流を付与する。リニアレギュレータの各々には、出力トランジスタが備えられる。
【００１１】
また本発明に係る多電源供給方法は、所定電圧を生成するステップと、該所定電圧をリニアレギュレータを用いて２以上の異なる電圧値として出力するステップと、全てのリニアレギュレータを経由する一のバイアス電流を生成するステップとを備えることを特徴とする。
【００１２】
所定電圧を生成するステップにより所定電圧が生成される。所定電圧は、リニアレギュレータを用いて２以上の異なる電圧値として出力される。このとき、全てのリニアレギュレータを経由する一のバイアス電流が生成され、当該バイアス電流によって全リニアレギュレータがバイアスされる。
【００１３】
多電源供給回路または多電源供給方法によって、負荷等に対して、複数レベルの電源が供給される。そして例えば、複数レベルの負電圧が供給される場合には、電圧発生部または所定電圧を生成するステップで発生される所定電圧は、供給される負電圧のうち最も大きい電圧とされる。そしてリニアレギュレータによって、所定電圧と接地電圧などの基準電圧との間の複数の中間負電位が生成されることで、複数レベルの負電圧が負荷等に供給される。
【００１４】
また同様に、複数レベルの正電圧が負荷等に供給される場合は、所定電圧は、供給される正電圧のうち最も大きい電圧とされる。この場合は、所定電圧は電源電圧を昇圧した電圧であってもよい。そしてリニアレギュレータによって、複数の中間正電位が生成され、負荷等に供給される。
【００１５】
リニアレギュレータを所定の性能で動作させ、出力電力を安定させるためには、各々のリニアレギュレータにバイアス電流を付与する必要がある。ここで例えばバイアス電流ｉが付与される場合を考える。リニアレギュレータごとにバイアス電流の経路が備えられる場合には、消費されるバイアス電流は、（リニアレギュレータ数）×（バイアス電流ｉ）となる。しかし本発明に係る多電源供給回路では、リニアレギュレータの出力トランジスタは、抵抗素子と電圧発生部との間の電力供給経路に直列接続されるため、全てのリニアレギュレータ間でバイアス電流経路が共通化され、当該経路が一つとされる。また本発明に係る多電源供給方法では、全てのリニアレギュレータを経由する一のバイアス電流が生成されるため、全リニアレギュレータ間でバイアス電流が共通とされる。これにより、リニアレギュレータの数に関わらず、消費されるバイアス電流をバイアス電流ｉとすることができる。よって多電源供給回路および多電源供給方法において、余分な消費電流を抑えることが可能である。
【００１６】
またリニアレギュレータの効率は、一般に、（出力電圧）÷（入力電圧）で表すことができる。すなわちリニアレギュレータの入出力電圧差が小さいほど、効率が高くなる。ここで例えば、複数のリニアレギュレータが電圧発生部に並列接続され、各リニアレギュレータの入力電圧が全て所定電圧で一定とされる場合を考える。このときリニアレギュレータの効率は、所定電圧（供給される正／負電圧のうち最も大きい電圧）と当該リニアレギュレータの出力電圧との差電圧によって定まる。
【００１７】
しかし本発明に係る多電源供給回路では、リニアレギュレータの出力トランジスタが直列接続されることで、電圧発生部側のリニアレギュレータの出力電圧が、抵抗素子側のリニアレギュレータの入力電圧とされる多段構成が形成されている。そして、リニアレギュレータの出力電圧は、所定電圧と基準電圧との中間電位である。よって、所定電圧―当該リニアレギュレータ出力電圧間の電位差に比して、前段のリニアレギュレータの出力電圧―当該リニアレギュレータ出力電圧間の電位差の方が、必ず小さくなる。これにより、２段目以降のリニアレギュレータの入出力電圧差を小さくでき、効率を高めることができるため、多電源供給回路の省電力化を図ることが可能となる。
【発明の効果】
【００１８】
本発明のリニアレギュレータを用いた多電源供給回路および多電源供給方法によれば、リニアレギュレータの数に関わらず、消費されるバイアス電流を一定とすることができるため、余分な消費電流を抑えることが可能となる。また電圧発生部側のリニアレギュレータの出力電圧が、抵抗素子側のリニアレギュレータの入力電圧とされる多段構成を有することで、２段目以降のリニアレギュレータの効率を高めることができ、省電力化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る多電源供給回路１について具体化した実施形態を、図１および図２に基づき図面を参照しつつ詳細に説明する。本発明に係る多電源供給回路１を図１に示す。多電源供給回路１からは、負荷となる半導体集積回路３に対して、複数の供給電圧Ｖｂｂ０乃至Ｖｂｂ２が供給される。
【００２０】
多電源供給回路１は、ＤＣＤＣコンバータ２、リニアレギュレータＬＤＯ１、ＬＤＯ２、抵抗素子Ｒ１、参照電圧生成部４を備える。ＤＣＤＣコンバータ２、リニアレギュレータＬＤＯ１、ＬＤＯ２からはそれぞれ供給電圧Ｖｂｂ０、Ｖｂｂ１、Ｖｂｂ２が出力され、負荷となる半導体集積回路３に入力される。半導体集積回路３はＰ型のシリコン基板からなり、ブロック３ａ、３ｂを備える。半導体集積回路３、ブロック３ａ、３ｂのＰ−ｗｅｌｌは、複数の異なる負電圧（電源電圧と逆極性の電圧）である供給電圧Ｖｂｂ０、Ｖｂｂ１、Ｖｂｂ２によってバイアスされる。
【００２１】
ＤＣＤＣコンバータ２は、制御部２ａ、スイッチ部２ｂ、コイルＬ１、コンデンサＣ１、ダイオードＤ１を備えるスイッチングレギュレータである。制御部２ａには、参照電圧Ｖｒｅｆ０およびＤＣＤＣコンバータ２の出力である供給電圧Ｖｂｂ０が入力される。そしてＤＣＤＣコンバータ２からは供給電圧Ｖｂｂ０が出力され、参照電圧生成部４、リニアレギュレータＬＤＯ１、半導体集積回路３にそれぞれ入力される。
【００２２】
参照電圧生成部４は、抵抗素子Ｒ２乃至Ｒ４が供給電圧Ｖｂｂ０と基準電圧ＧＮＤとの間に直列接続される構成を有する。抵抗素子Ｒ２乃至Ｒ４によって抵抗分圧が行われ、ノードＮ１からは参照電圧Ｖｒｅｆ１が出力され、ノードＮ２からは参照電圧Ｖｒｅｆ２が出力される。ここで抵抗素子Ｒ２乃至Ｒ４の抵抗値は、数百ｋΩ〜数ＭΩの高抵抗値に設定される。よって参照電圧生成部４における消費電流を数μＡ程度と低く抑えることが可能である。
【００２３】
リニアレギュレータＬＤＯ１は、出力トランジスタＭ１、演算増幅器ＯＡ１を備える。出力トランジスタＭ１のソース端子はＤＣＤＣコンバータ２に接続される。また出力トランジスタＭ１のドレイン端子は次段のリニアレギュレータＬＤＯ２に接続されると共に、半導体集積回路３のブロック３ａに接続される。そして出力トランジスタＭ１のドレイン端子の電圧は、供給電圧Ｖｂｂ１とされる。演算増幅器ＯＡ１の反転入力端子には、参照電圧生成部４から出力される参照電圧Ｖｒｅｆ１が入力され、非反転入力端子には、供給電圧Ｖｂｂ１がフィードバック入力される。演算増幅器ＯＡ１の出力端子は、出力トランジスタＭ１のゲートに接続される。
【００２４】
また同様にして、リニアレギュレータＬＤＯ２は出力トランジスタＭ２、演算増幅器ＯＡ２を備える。出力トランジスタＭ２のソース端子はリニアレギュレータＬＤＯ１に接続される。また出力トランジスタＭ２のドレイン端子は抵抗素子Ｒ１に接続されると共に、半導体集積回路３のブロック３ｂに接続される。そして出力トランジスタＭ２のドレイン端子の電圧は、供給電圧Ｖｂｂ２とされる。その他の構成は演算増幅器ＯＡ１と同様のため、ここでは説明を省略する。また隣り合う出力トランジスタＭ１、Ｍ２において、ＤＣＤＣコンバータ２側の出力トランジスタＭ１のサイズが、基準電圧ＧＮＤ側の出力トランジスタＭ２のサイズ以上とされる。
【００２５】
多電源供給回路１の作用を説明する。ＤＣＤＣコンバータ２では、フィードバックされる供給電圧Ｖｂｂ０に応じてスイッチ部２ｂのスイッチングデューティが調整されることにより、参照電圧Ｖｒｅｆ０にほぼ等しいレベルの供給電圧Ｖｂｂ０が出力される。供給電圧Ｖｂｂ０は、半導体集積回路３に供給される最も大きな負電圧である。ここで大元の電源供給源であるＤＣＤＣコンバータ２として、チャージポンプではなくスイッチングレギュレータを用いることにより、より高効率かつ高い電流供給能力を備えることが可能となる。またリニアレギュレータではなくスイッチングレギュレータを用いることにより、負電圧や、電源電圧を昇圧した供給電圧Ｖｂｂ０を発生させることが可能となる。
【００２６】
そして図２に示すように、供給電圧Ｖｂｂ０を基準として、基準電圧ＧＮＤとの間の中間負電圧である供給電圧Ｖｂｂ１及びＶｂｂ２が、リニアレギュレータＬＤＯ１、ＬＤＯ２によって生成される。
【００２７】
リニアレギュレータＬＤＯ１の出力トランジスタＭ１は、演算増幅器ＯＡ１によって制御され、可変抵抗として動作する。そしてリニアレギュレータＬＤＯ１から出力される供給電圧Ｖｂｂ１は、参照電圧生成部４から入力される参照電圧Ｖｒｅｆ１にほぼ等しいレベルに制御される。また同様にして、リニアレギュレータＬＤＯ２の出力トランジスタＭ２は、演算増幅器ＯＡ２によって制御され、供給電圧Ｖｂｂ２は参照電圧Ｖｒｅｆ２にほぼ等しいレベルに制御される。
【００２８】
ここでリニアレギュレータを所定の性能で動作させ、リニアレギュレータの出力電圧を安定させるためには、各々のリニアレギュレータにバイアス電流を流す必要がある。ここでまず比較として従来技術（図３）を説明する。図３では、第１シリーズレギュレータ１３０にはバイアス電流経路（抵抗１３６及びＭＯＳＦＥＴ１３７）が存在し、第３シリーズレギュレータ１６０にはバイアス電流経路（抵抗１６６及びＭＯＳＦＥＴ１６７）が存在する。すなわち、シリーズレギュレータ（リニアレギュレータ）ごとにバイアス電流の経路が備えられている。すると電子装置全体として消費されるバイアス電流は、（リニアレギュレータ数）×（バイアス電流ｉ）となる。そして発生させる中間電圧数が多くなり、リニアレギュレータ数が増加するほど、消費される総バイアス電流値が大きくなる。
【００２９】
一方、本発明の多電源供給回路１では、リニアレギュレータＬＤＯ１、ＬＤＯ２の出力トランジスタＭ１、Ｍ２は、抵抗素子Ｒ１とＤＣＤＣコンバータ２との間の電力供給経路に直列接続されている。するとリニアレギュレータＬＤＯ２のバイアス電流経路は抵抗素子Ｒ１とされ、リニアレギュレータＬＤＯ１のバイアス電流経路は抵抗素子Ｒ１とリニアレギュレータＬＤＯ２とされる。すなわち、リニアレギュレータＬＤＯ１とＬＤＯ２との間でバイアス電流経路が共通化され、当該バイアス電流経路が一つとされる。すると多電源供給回路１で消費されるバイアス電流は、リニアレギュレータの数に関わらず一定とされる。これにより、多電源供給回路１における余分な消費電流を抑えることが可能である。
【００３０】
またリニアレギュレータの効率は、一般に、（リニアレギュレータ出力電圧）÷（リニアレギュレータ入力電圧）で表すことができる。すなわちリニアレギュレータの入出力電圧差が小さいほど、リニアレギュレータの効率が高くなる。ここで比較として、ＤＣＤＣコンバータ２にリニアレギュレータＬＤＯ１、ＬＤＯ２が並列接続される場合を考える。このとき、リニアレギュレータＬＤＯ１、ＬＤＯ２の入力電圧は、共にＤＣＤＣコンバータ２の供給電圧Ｖｂｂ０で一定とされる。この場合、リニアレギュレータＬＤＯ１の効率は、供給される負電圧のうち最も大きい電圧である供給電圧Ｖｂｂ０と、当該リニアレギュレータＬＤＯ１から出力される供給電圧Ｖｂｂ１との差電圧ＶＤ１（図２）によって定まる。またリニアレギュレータＬＤＯ２の効率は、供給電圧Ｖｂｂ０と、当該リニアレギュレータＬＤＯ２から出力される供給電圧Ｖｂｂ２との差電圧ＶＤ２によって定まる。
【００３１】
しかし本発明では、出力トランジスタＭ１、Ｍ２が直列接続されることで、ＤＣＤＣコンバータ２側のリニアレギュレータＬＤＯ１の出力電圧が、抵抗素子Ｒ１側のリニアレギュレータＬＤＯ２の入力電圧とされる多段構成が形成されている。すると、リニアレギュレータＬＤＯ１から出力される供給電圧Ｖｂｂ１は、供給電圧Ｖｂｂ０と基準電圧ＧＮＤとの中間電位であることから、差電圧ＶＤ２（供給電圧Ｖｂｂ０とＶｂｂ２との差電圧）よりも、差電圧ＶＤ３（供給電圧Ｖｂｂ１とＶｂｂ２との差電圧）の方が必ず小さくなる。これにより、リニアレギュレータＬＤＯ２の効率を高めることができ、多電源供給回路の省電力化を図ることが可能となる。
【００３２】
またリニアレギュレータＬＤＯ１とＬＤＯ２との間で電流経路が共通化されている。よって抵抗素子Ｒ１とブロック３ｂとの合計電流が出力トランジスタＭ２に流れ込み、出力トランジスタＭ２とブロック３ａとの合計電流が出力トランジスタＭ１に流れ込む。すなわち、電流供給元であるＤＣＤＣコンバータ２に近い段の出力トランジスタほど、電流が多く流れることになる。ここで本発明に係る多電源供給回路１では、出力トランジスタＭ１のサイズが、出力トランジスタＭ２のサイズ以上とされており、ＤＣＤＣコンバータ２に近い段の出力トランジスタほど、トランジスタの電流供給能力が大きくされるように構成されている。よってこれにより、出力トランジスタの能力不足に起因して、多電源供給回路１の電力供給能力が不足する事態の発生を防止することができる。
【００３３】
以上詳細に説明したとおり、本実施形態に係る多電源供給回路は、複数のリニアレギュレータ間でバイアス電流経路が共通化され、当該経路が一つとされる。これにより、多電源供給回路で消費されるバイアス電流は、リニアレギュレータの数に関わらず一定値とされるため、多電源供給回路における余分な消費電流を抑えることが可能となる。
【００３４】
また本実施形態に係る多電源供給回路は、リニアレギュレータの出力トランジスタが直列接続されることで、電圧発生部側のリニアレギュレータの出力電圧が、抵抗素子側のリニアレギュレータの入力電圧とされる多段構成が形成されている。これにより、２段目以降のリニアレギュレータにおいては、入出力電圧間の差電圧を小さくすることができるため、当該リニアレギュレータの効率を高めることができ、多電源供給回路の省電力化を図ることが可能となる。
【００３５】
また本実施形態に係る多電源供給回路は、複数のリニアレギュレータ間で電流経路が共通化されており、電流供給元である電圧発生部に近い段の出力トランジスタほど、電流が多く流れる。そして電圧発生部に近い段の出力トランジスタほど、トランジスタの電流供給能力が大きくされるように構成されている。よってこれにより、出力トランジスタの能力不足に起因して、多電源供給回路１の電力供給能力が不足する事態の発生を防止することができる。
【００３６】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態では、ＤＣＤＣコンバータ２で生成される供給電圧Ｖｂｂ０は、負電圧（電源電圧と逆極性の電圧）としたが、この形態に限られず、正電圧であってもよく、また電源電圧を昇圧した電圧であってもよい。この場合においても、多電源供給回路１の構成は負電圧と同様のものが使用でき、電流向きが逆になる。そして正電圧と基準電圧との間の複数の中間正電位を生成し、負荷等に供給することが可能となる。なお得られた複数の中間正電位の使用例としては、半導体集積回路におけるＮ−ｗｅｌｌの基板バイアスに使用することが挙げられる。
【００３７】
また本実施形態ではリニアレギュレータを２つ備えるとしたが、この形態に限られない。さらに多数のリニアレギュレータを直列接続することにより、より多くのレベルの電源を供給することが可能であることは言うまでもない。そしてリニアレギュレータ数を多くするほど、リニアレギュレータ間のバイアス電流経路を共通化して一つとする本発明の効果が高くなり、さらに余分な消費電流を抑えることが可能とされる。
【００３８】
また本実施形態では、図１において、電圧発生部であるＤＣＤＣコンバータ２にはスイッチングレギュレータが用いられる形態を示したが、この形態に限られない。例えばチャージポンプを用いてもよく、同様の効果が得られることは言うまでもない。なおこの場合のチャージポンプには、リニアレギュレータＬＤＯ１、ＬＤＯ２、抵抗素子Ｒ１で消費される電流を十分に供給できる能力が備わっている必要がある。
【００３９】
なお、供給電圧Ｖｂｂ０は所定電圧の一例、ＤＣＤＣコンバータ２は電圧発生部のそれぞれ一例である。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る多電源供給回路１の回路図である。
【図２】供給電圧Ｖｂｂ０乃至Ｖｂｂ２と基準電圧ＧＮＤとの関係を示す図である。
【図３】従来技術に係る電子装置の要部ブロック図である。
【符号の説明】
【００４１】
１  多電源供給回路
２  ＤＣＤＣコンバータ
３  半導体集積回路
４  参照電圧生成部
ＧＮＤ  基準電圧
ＬＤＯ１、ＬＤＯ２  リニアレギュレータ
Ｍ１、Ｍ２  出力トランジスタ
ＯＡ１、ＯＡ２  演算増幅器
Ｖｂｂ０、Ｖｂｂ１、Ｖｂｂ２  供給電圧
Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２  参照電圧
【図１】
2007014176.tif 000003
【図２】
2007014176.tif 000004
【図３】
2007014176.tif 000005