(57)【要約】【課題】高誘電体膜と半導体基板の界面に形成されやすい界面反応層の形成を抑制しつつ、界面準位を低減することを可能にする。【解決手段】単結晶半導体基板１と、単結晶半導体基板に吸着した金属元素を含み、単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層２と、吸着層上に形成された誘電体膜３と、誘電体膜上に形成された電極４とを備え、吸着層を構成する金属元素の酸化物、単結晶半導体基板の元素の酸化物、および誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔＨａ、ΔＨｓ、ΔＨｄとしたとき、ΔＨａ≧ΔＨｄかつΔＨｓ≧ΔＨｄの関係を満足する金属元素で吸着層および誘電体膜が形成されている【選択図】図１
2007273531.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板と、
前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、
前記吸着層上に形成された誘電体膜と、
前記誘電体膜上に形成された電極と
を備え、
前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔＨａ、ΔＨｓ、ΔＨｄとしたとき、ΔＨａ≧ΔＨｄかつΔＨｓ≧ΔＨｄの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成されていることを特徴とする半導体装置。
【請求項２】
前記吸着層は、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｔｉ、Ｚｒ、Ｈｆの中から少なくとも一つの元素を含み、前記誘電体膜はＡｌ２Ｏ３またはＬｎＡｌＯ３（ここで、Ｌｎは、Ｓｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記吸着層はＴｉ、Ｂａ、Ｒａ、Ｚｒ、Ｈｆの中から少なくとも一つの元素を含み、前記誘電体膜はＺｒ２Ｈｆ２Ｏ７、Ｈｆ２Ａｌ２Ｏ７、およびＬｎ２Ｈｆ２Ｏ７（ここで、ＬｎはＳｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）のいずれかであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記吸着層はＴｉ、Ｂａ、Ｒａ、Ｚｒの中から少なくとも一つの元素を含み、前記誘電体膜はＺｒＯ２、Ｚｒ２Ａｌ２Ｏ７およびＬｎ２Ｚｒ２Ｏ７（ここで、ＬｎはＳｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）のいずれかであることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記吸着層を構成する金属元素はＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａから少なくとも１種類選択され、その面密度は前記半導体基板表面の原子の面密度の１／２であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記半導体基板の断面構造の単位胞の単位ベクトルを→ａ１、→ａ２とすると、前記吸着層の周期構造の単位胞は２×→ａ１、１×→ａ２を単位ベクトルとする特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
単結晶半導体基板表面に金属元素を供給するステップと、
前記単結晶半導体基板を加熱することより前記単結晶半導体基板表面の原子配列と整合した単一の原子配列をした吸着層を形成するステップと、
前記吸着層上に誘電体膜を形成するステップと、
前記誘電体膜上にゲート電極を形成するステップと、
を備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記金属元素はＳｒであり、
前記吸着層における単一の原子配列は、Ｓｒ／Ｓｉ（１００）２×１構造であり、
前記吸着層を形成するステップは、加熱温度を６５０℃以上８５０℃以下とすることにより、余分に供給したＳｒを前記半導体基板から脱離させるステップを備えていることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記誘電体膜を形成するステップは、基板温度が２００℃以上７００℃以下であり、酸素分圧１×１０−８ｔｏｒｒ以上１×１０−６ｔｏｒｒ以下の雰囲気で行うことを特徴とする請求項７又は８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属元素を半導体基板表面に吸着させた吸着層と、高誘電体膜との積層構造の絶縁膜を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＵＬＳＩ(Ultra Large Scale Integration)はその主要素子であるＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)の微細化により高速化及び低消費電力化を推し進めてきた。ＭＩＳＦＥＴの心臓部ともいえるゲート絶縁膜を薄膜化することで静電容量（以下、ゲート容量ともいう）を増大しＭＩＳＦＥＴの高性能化を担ってきた。しかしながら、これまで用いられてきた酸化ケイ素膜（ＳｉＯ２）は近年数ｎｍ程度まで極薄膜化されたことによって直接トンネル電流による漏れ電流が生じ、待機電力の散逸のために消費電力化及び高速化が困難になる問題が生じている。この直接トンネル電流を抑制しつつゲート容量を更に増加させるには、ゲート絶縁膜をＳｉＯ２より高い誘電率を持つ絶縁膜である高誘電体（ｈｉｇｈ−ｋ）膜を用いる必要がある。
【０００３】
これまで、高誘電体膜の候補としてチタン酸ストロンチウム（ＳｒＴｉＯ３（以下、ＳＴＯともいう））、酸化セリウム（ＣｅＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）などの酸化物や上記酸化物と窒素を混合させた酸窒化物、Ｓｉを混合させたシリケート等、様々な材料が検討されてきた。しかしながら、Ｓｉ基板上に高誘電体膜を成膜するとその大半は酸化物であるためにＳｉ基板と高誘電体膜の界面にＳｉＯ２膜もしくはシリケート膜といった低誘電率の界面反応層を形成しやすい。その結果、高誘電体膜と界面反応層との直列容量となりゲート容量が低下する問題が生じる。またＳｉ基板に高誘電体膜を直接接合できても界面に多量の欠陥が形成されて界面準位が増加し易いことが報告されている（例えば、非特許文献１参照）。界面準位はＭＩＳＦＥＴのチャネルを流れるキャリアを散乱し移動度の低下、つまりＭＯＳＦＥＴの高速化を妨げるため、できるだけ低減しなければならない。
【０００４】
以上より、高誘電体膜をＭＩＳＦＥＴのゲート絶縁膜に適用するためには
ａ）界面反応層を抑制することと、
ｂ）界面の欠陥を抑制し界面準位を低減すること、
が重要となる。
【０００５】
上記ａ）及びｂ）を実現するために、Ｓｉ基板と高誘電体膜の界面に金属吸着層を挿入する方法が提案されている。Si界面の結合手（以下ダングリングボンド）を金属吸着層で終端することによって、ＳｉＯ２膜又はシリケート膜といった界面反応層の形成を抑制しつつ界面準位を低減する方法であり、これまで以下のような提案がある。
【０００６】
R. A. MckeeらはＳｉ（１００）基板と高誘電体膜の界面に金属元素としてストロンチウム（Ｓｒ）の吸着層を形成する方法を提案している（例えば、非特許文献２、３参照）。吸着層はＳｒを基板温度６００℃にて１／４ＭＬ、続いて基板温度１５０℃にて３／８ＭＬを供給し形成している。ここで、ＭＬはモノレイヤーを表し、１ＭＬ＝６．８×１０−１４個／ｃｍ２に相当当する。高誘電体膜はＳＴＯ膜と酸化バリウムストロンチウム（ＢａＳｒＯ）の積層膜を用いることによって界面反応層の抑制に成功している。
【０００７】
しかしながら、従来用いられてきたＳｉＯ２膜の界面準位の値は１×１０１１ｅＶｃｍ−２よりも低いのに対して、この吸着層による界面準位は成膜直後で１×１０１２ｅＶ−１ｃｍ−２、フォーミングガスアニールを施しても１．３×１０１１ｅＶ−１ｃｍ−２程度までしか低減できていない。２価のＳｒでＳｉ基板表面のダングリングボンドを完全に終端するには１／２ＭＬ必要であるが、彼らは合計５／８ＭＬのＳｒを供給したために１／８ＭＬのＳｒが過剰となり、界面準位を低減できなかったと考えられる。
【０００８】
Y. LiangらはＳｉ（１００）基板に１／２ＭＬのＳｒを供給しＳｒ／Ｓｉ（１００）２×１構造の吸着層を形成する方法を提案している（例えば、非特許文献４参照）。しかしながら、彼らのＳｒ吸着層は酸素雰囲気に曝すことでＳｒシリケートが形成されている。彼らが述べているようにＳｒが１／２ＭＬよりも僅かでも増減すると完全にダングリングボンドを終端されずにＳｉ基板が酸化されたか、過剰にＳｒを供給したことによってＳｒ／Ｓｉ（１００）２×１構造以外のシリケート化し易い不安定な構造が局所的に形成されたためと考えられる。
【０００９】
清水らの特許では非金属シリサイドを１ＭＬ形成する方法が提案されている（例えば、特許文献１参照）。具体的な方法は金属元素をＳｉ表面に供給、必要に応じて加熱することでシリサイドを安定化させて界面準位を低減している。しかしながら、例えばＳ．Ｈｕらの報告によればＳｒシリサイド１ＭＬで２×１構造とｎ×２構造の２つの構造が形成される場合がある（例えば、非特許文献５参照）。２×１構造以外が形成された場合にはY. Liangらの報告にあるように耐酸化性が失われてシリケート化する、つまり界面反応層が形成される可能性がある（例えば、非特許文献４参照）。
【００１０】
H. LiらもY. Liangと同様にＳｒ吸着層であるＳｒ／Ｓｉ（１００）２×１構造を形成し、高誘電体膜のＳＴＯ膜をＳｉ基板に直接接合することに成功している（例えば、非特許文献６参照）。しかしながら、Ｓｒ吸着層を形成できたとしてもＳＴＯ膜の成膜温度と酸素分圧の制御しないとシリケート層が形成されると報告している。つまり界面反応層を抑制するには、なるべく低温、低酸素分圧で高誘電体膜を成膜する必要がある。低温、低酸素分圧での成膜は一般的に高誘電体膜に酸素欠損が容易に導入されやすく、絶縁性が劣化しやすい問題がある。
【非特許文献１】Y. Nishikawa, T. Yamaguchi, M. Yoshiki, H. Satake, and N. Fukushima, Appl. Phys. Lett. 81, 4386(2002)
【非特許文献２】S. Jeon, F.J. Walker, C. A. Billman, R. A. Mckee and H. Hwang, IEDM Tech. Dig.p955 (2002)
【非特許文献３】R. A. Mckee, F. J. Walker and M. F. Chisholm, Phys. Rev. Lett. 81, 3014(1998)
【非特許文献４】Y. Liang, S. Gan, and M. Engelhard, Appl. Phys. Lett. 79, 3591(2001)
【特許文献１】特開２００５−２９４５６４号公報
【非特許文献５】H. Li, X. Hu, Y. Wei, Z. Yu, X, Zhang, R. Droopad, A. A. Demkov, J. Edwards, Jr., K. Moore, W. Ooms, J. Kulik and P. Fejes, Appl. Phys. Lett. 93, 4521(2003)
【非特許文献６】X. Hu, Z. Yu, J. A. Curless, R. Droopad, K. Eisenbeiser, J. L. Edwards Jr., W.J. Ooms, D. Sarid, Appl. Surf. Sci. 181, 103(2001)
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここまでＳｒをＳｉ基板に供給してＳｒ／Ｓｉ（１００）２×１構造の吸着層を形成することにより、高誘電体膜とＳｉ界面に形成され易い界面反応層を抑制できる方法について述べてきた。
【００１２】
上記から分かることは、Ｓｒ／Ｓｉ（１００）２×１構造以外の構造が形成されないようにすることと、吸着層上に形成する誘電体膜についても工夫する必要があることが明らかとなった。
【００１３】
本発明は、上記事情を考慮してなされたものであって、高誘電体膜と半導体基板との界面に形成されやすい界面反応層の形成を抑制し、界面準位を低減することのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の第１の態様による半導体装置は、単結晶半導体基板と、前記単結晶半導体基板に吸着した金属元素を含み、前記単結晶半導体基板表面の原子配列と整合した単一の周期構造を有する吸着層と、前記吸着層上に形成された誘電体膜と、前記誘電体膜上に形成された電極とを備え、前記吸着層を構成する金属元素の酸化物、前記単結晶半導体基板の元素の酸化物、および前記誘電体膜を構成する金属元素の酸化物の単位酸素当たりの標準生成エンタルピーをそれぞれ、ΔＨａ、ΔＨｓ、ΔＨｄとしたとき、ΔＨａ≧ΔＨｄかつΔＨｓ≧ΔＨｄの関係を満足する金属元素で前記吸着層および前記誘電体膜が形成されていることを特徴とする。
【００１５】
なお、前記吸着層は、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｔｉ、Ｚｒ、Ｈｆの中から少なくとも一つの元素を含み、前記誘電体膜はＡｌ２Ｏ３またはＬｎＡｌＯ３（ここで、Ｌｎは、Ｓｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）であってもよい。
【００１６】
なお、前記吸着層はＴｉ、Ｂａ、Ｒａ、Ｚｒ、Ｈｆの中から少なくとも一つの元素を含み、前記誘電体膜はＺｒ２Ｈｆ２Ｏ７、Ｈｆ２Ａｌ２Ｏ７、およびＬｎ２Ｈｆ２Ｏ７（ここで、ＬｎはＳｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）のいずれかであってもよい。
【００１７】
なお、前記吸着層はＴｉ、Ｂａ、Ｒａ、Ｚｒの中から少なくとも一つの元素を含み、前記誘電体膜はＺｒＯ２、Ｚｒ２Ａｌ２Ｏ７およびＬｎ２Ｚｒ２Ｏ７（ここで、ＬｎはＳｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ）のいずれかであってもよい。
【００１８】
なお、前記吸着層を構成する金属元素はＭｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａから少なくとも１種類選択され、その面密度は前記半導体基板表面の原子の面密度の１／２であってもよい。
【００１９】
なお、前記半導体基板の断面構造の単位胞の単位ベクトルを→ａ１、→ａ２とすると、前記吸着層の周期構造の単位胞は２×→ａ１、２×→ａ２を単位ベクトルであってもよい。
【００２０】
また、本発明の第２の態様による半導体装置の製造方法は、単結晶半導体基板表面に金属元素を供給するステップと、前記単結晶半導体基板を加熱することより前記単結晶半導体基板表面の原子配列と整合した単一の原子配列をした吸着層を形成するステップと、前記吸着層上に誘電体膜を形成するステップと、前記誘電体膜上にゲート電極を形成するステップと、を備えたことを特徴とする。
【００２１】
なお、前記金属元素はＳｒであり、前記吸着層における単一の原子配列は、Ｓｒ／Ｓｉ（１００）２×１構造であり、前記吸着層を形成するステップは、加熱温度を６５０℃以上８５０℃以下とすることにより、余分に供給したＳｒを前記半導体基板から脱離させるステップを備えていてもよい。
【００２２】
なお、前記誘電体膜を形成するステップは、基板温度が２００℃以上７００℃以下であり、酸素分圧１×１０−８ｔｏｒｒ以上１×１０−６ｔｏｒｒ以下の雰囲気で行ってもよい。
【発明の効果】
【００２３】
本発明によれば、高誘電体膜と半導体基板の界面に形成されやすい界面反応層の形成を抑制しつつ、界面準位を低減することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり共通する部分には共通する参照符号を付す。
【００２５】
本発明者達は、従来の技術を鋭意検討した結果、界面反応層の形成を抑制し、かつ界面準位を低減するには、
ａ）半導体基板と誘電体膜との界面に単一の周期構造をもつ金属元素の吸着層を形成して界面反応層の形成を抑制し、
ｂ）吸着層の耐酸化性を維持できる成膜条件下において酸素欠損を形成し難い誘電体材料を選択してゲート絶縁膜に用いる
ことが必要であると考えた。
【００２６】
そこで、以下の実施形態では、上記ａ）、ｂ）が実現された例として説明する。
【００２７】
本発明の一実施形態によるＭＩＳＦＥＴの概略的な断面を図１に示す。本実施形態のＭＩＳＦＥＴは、図１に示すように、単結晶Ｓｉからなる半導体基板１上に形成された金属元素を吸着させた吸着層２と、吸着層２上に形成された誘電体膜３と、誘電体膜３上に形成されたゲート電極４と、ゲート電極４の両側の半導体基板１に形成されたソース／ドレイン領域５とを備えている。
【００２８】
吸着層２は単結晶半導体基板１の表面の原子配列と「整合」し単一の原子配列を有している。これにより半導体基板１のダングリングボンドを終端し、半導体基板１の酸化を抑制しつつ界面準位を低減することが可能となる。半導体基板の理想表面における２次元ブラベ格子の基本ベクトルを→ｅ１、→ｅ２とし、吸着層の２次元ブラベ格子の基本ベクトルを→ａ１、→ａ２とする。ここで、例えば記号「→ｅ１」はｅ１の上に矢印→が付いていることを表している。すると、「整合」とは
【数１】
2007273531.tif 000003
で表される行列Ｍの行列式が有理数であることをいう。また、吸着層２の構造は以下においてはウッドの表記法を用いてＡ／Ｍ（１００）ｍ×ｎ構造と表記する。この表記方法は行列Ｍの元素の単結晶半導体基板の（１００）基板表面にＡの元素が吸着し吸着層を形成していることと、その吸着層が理想表面の２次元ブラベ格子の基本ベクトルを→ｅ１、→ｅ２としたときにｍ×（→ｅ１）、ｎ×（→ｅ２）の基本ベクトルをもつ構造であることを示している。例えば、Ｓｉ（１００）単結晶基板を弗化水素酸処理して形成される水素終端面はＳｉ基板の理想表面と同じ周期をもつことからＨ／Ｓｉ（１００）１×１構造と表記される。
【００２９】
本実施形態においては、誘電体膜３は、吸着層２を構成する金属元素や半導体基板の元素の酸化物よりも高誘電体膜３を構成する金属元素の酸化物の方が酸化物単位酸素当たりにおける標準生成エンタルピーが同じまたは小さいとする。標準生成エンタルピーは酸化物の酸化、還元に必要な熱量を示しており、その値が小さい酸化物の方が酸化し易く還元され難いことを示している。つまり、本実施形態においては、誘電体膜３は半導体基板１や吸着層２の吸着元素よりも酸化し易い元素で構成された酸化物である。これにより、半導体基板１と吸着層２で構成された表面の耐酸化性を維持できる成膜条件、例えば半導体基板の温度が低く酸素分圧が低い酸素雰囲気で成膜したとしても酸素欠損が形成されにくく、絶縁性を維持することができる。
【００３０】
以上説明したことにより、本実施形態の半導体装置は、高誘電体膜と半導体基板の界面に形成されやすい界面反応層の形成を抑制しつつ、界面準位を低減することが可能となる。これにより、低消費電力かつ高速動作が可能なＭＩＳＦＥＴを得ることができる。
【００３１】
次に、本実施形態による半導体装置の製造方法を説明する。本実施形態のＭＩＳＦＥＴは、図１に示したように、吸着層２と高誘電体膜３との積層構造をゲート絶縁膜として有しているが、ゲート絶縁膜以外の構成は一般的なＭＩＳＦＥＴと同様の構造であった。このため、以下の製造方法の製造工程ではゲート絶縁膜のＳｉ基板への形成方法についてのみ記述する。
【００３２】
まず、吸着層の形成方法について記述し、続いて吸着層上に高誘電体膜を形成した場合を説明する。
【００３３】
（吸着層の形成方法１）
吸着層の形成方法の第１例として、金属元素としてＳｒを用い、Ｓｒ／Ｓｉ（１００）２×１構造の吸着層を形成する方法について説明する。Ｓｒの供給方法は分子線エピタキシー法（ＭＢＥ(Molecular Beam Epitaxy)法）を用いた。Ｓｒ／Ｓｉ（１００）２×１構造の成膜工程を図２（ａ）乃至図３（ｂ）を参照して説明する。
【００３４】
まず、ｐ型Ｓｉ（１００）基板１を弗化水素酸処理して最表面のダングリングボンドを水素で終端する（図２（ａ））。（図２（ａ））。次に到達真空度５×１０−１０ｔｏｒｒの成膜チャンバーに基板１を導入し４００℃以上６００℃以下で加熱することにより終端している水素１０をＳｉ基板１から脱離させ、Ｓｉ（１００）２×１構造１２を形成する（図２（ｂ））。Ｓｉ（１００）２×１構造１２は最表面の隣り合う２つのＳｉ原子のダングリングボンドが共有結合しダイマーを形成した構造であり、そのＳｉ（１００）基板上部から見た概略図を図４に示す。
【００３５】
次に、Ｓｒ金属の蒸発源であるクヌーセンセル（以下ｋセル）を用いてＳｉ（１００）２×１構造１２の表面にＳｒを１／２〜１０ＭＬ供給する（図２（ｃ））。１／２ＭＬ以上のＳｒを供給することでＳｉ（１００）２×１構造１２の表面を全面的にＳｒで覆うことができる。  次に、６５０℃以上かつＳｉの表面が解ける温度（１２１２℃）よりも低い温度で加熱することで、余分に供給した金属（Ｓｒ）１４ａをＳｉ基板から脱離させ（図３（ａ））、１／２ＭＬのＳｒで構成されたＳｒ／Ｓｉ（１００）２×１構造を有する吸着層２を形成することができる（図３（ｂ））。すなわち、吸着層を構成する金属元素Ｓｒは１／２ＭＬであるから、その面密度は３．４×１０−１４原子／ｃｍ２となり、これは、半導体基板表面のＳｉの面密度の１／２となる。Ｓｒ／Ｓｉ（１００）２×１構造２を基板上部から見た概略図を図５に示す。加えて上記の成膜方法の温度プログラムを図６に示す。
【００３６】
Ｓｒ／Ｓｉ（１００）２×１構造のみの単一構造であることは、ＲＨＥＥＤ(Reflection High Energy Electron Diffraction)やＳＴＭ(Scanning Tunneling Microscopy)などで確認できた。また、成膜チャンバーから取り出した後ではＳｒの量に関してはＩＣＰ−ＡＥＳ分析(Inductively Coupled Plasma Atomic Emission Spectrometry)による確認が可能であり、またＳｒ／Ｓｉ（１００）２×１構造に高誘電体膜を積層した場合、透過電子顕微鏡法によるＨＡＡＤＦ(High Angle Annular Dark Field)像を撮影することによって構造を確認できる。
【００３７】
背景技術においてY. LiangらはＳｒ／Ｓｉ（１００）２×１構造を形成しているが他の構造が形成されるためにシリケート層が形成され易いと述べた（非特許文献４、特許文献１参照）。彼らの方法ではＳｒ量が１／２ＭＬを厳密に供給する必要があるため、単一の構造を形成することが困難であった。
【００３８】
しかし、本実施形態ではＳｉ（１００）基板表面を十分に全面覆うことができるＳｒ量を低温で供給し、その後の加熱によって１／２ＭＬよりも過剰に供給したＳｒをＳｉ基板から脱離させることで自己整合したＳｒ吸着層を形成できる。また、この後に成膜する高誘電体膜との界面で形成され易い界面反応層を抑制できる安定なＳｒ／Ｓｉ（１００）２×１構造の単一の構造を形成できる。
【００３９】
（吸着層の形成方法２）
次に、吸着層の形成方法の第２の例として、吸着層の金属元素としてＢａを用い、Ｂａ／Ｓｉ（１００）２×１構造の吸着層を形成する方法について説明する。Ｂａ／Ｓｉ（１００）２×１構造を形成する方法には電子線蒸着法を用いる。
【００４０】
まず、弗化水素酸処理により最表面のダングリングボンドが水素終端されたｐ型Ｓｉ（１００）基板を到達真空度５×１０−１０ｔｏｒｒの成膜チャンバーに導入する。続いて、Ｓｉ基板を４００℃以上７００℃以下で加熱することにより終端している水素をＳｉ基板から脱離させ、Ｓｉ（１００）２×１構造を形成する。
【００４１】
次に、この構造にＢａ金属を電子線蒸着法によって供給し、Ｓｉ（１００）２×１構造の表面に１／２〜１０ＭＬ供給する。このＢａ量はＳｉ（１００）基板表面全面を覆う量である。続いて７００℃〜９００℃に基板温度を昇温することでＢａ／Ｓｉ（１００）２×１構造を形成することができる。この場合も、吸着層を構成する金属元素Ｂａは１／２ＭＬであるから、その面密度は３．４×１０−１４原子／ｃｍ２となり、これは、半導体基板表面のＳｉの面密度の１／２となる。
【００４２】
以上、Ｓｒと同じくＢａはアルカリ土類金属であり吸着構造は同じであることから、形成方法はほぼ同じである。
【００４３】
上記実施形態では吸着層としてＳｒ／Ｓｉ（１００）２×１構造やＢａ／Ｓｉ（１００）２×１構造を用いているが、Ｍｇ、Ｃａ、Ｒａも同様に１／２ＭＬ吸着させることでＳｉ（１００）表面のダングリングボンドを終端させることができる。またＭｇ、Ｃａ、ＲａもＳｉ（１００）面において２×１構造の安定な吸着層を形成することができる。この場合も、吸着層を構成する金属元素は１／２ＭＬであるから、その面密度は３．４×１０−１４原子／ｃｍ２となり、これは、半導体基板表面のＳｉの面密度の１／２となる。
【００４４】
今回、吸着層はＭＢＥ法及び電子線蒸着法を用いて形成したが、スパッタ法又はレーザーアブレーション法等でも上記と同様の成膜条件で形成することが可能で成膜方法に拠らないことを付記する。
【００４５】
（吸着層上の高誘電体膜の成膜例１）
吸着層上の高誘電体膜として、アルミン酸ランタン膜（ＬａＡｌＯ３：ＬＡＯ）を用い、吸着層としてＳｒ／Ｓｉ（１００）２×１構造を有する例を示す。ＬＡＯ膜はＬａ２Ｏ３とＡｌ２Ｏ３の単位酸素当たりにおける標準生成エンタルピーの値がＳｒＯやＳｉＯ２の値よりも小さいことから、ＬＡＯ膜は低温もしくは低酸素分圧の酸素雰囲気下でも酸素欠損が形成されにくく良好な絶縁性を維持することができる。ＬＡＯ膜はＳｒ吸着層と同様にＭＢＥ法にて成膜した。ＬＡＯ膜の成膜方法を以下に示す。Ｓｉ（１００）２×１構造を形成した後、基板温度を２００℃〜７００℃に設定しランタン金属（Ｌａ）及びアルミニウム金属（Ａｌ）のｋセルを用いてＬａ、Ａｌを酸素分圧１×１０−８ｔｏｒｒ〜１×１０−６ｔｏｒｒの酸素雰囲気中で供給することによりＬＡＯ膜を形成できる。ＬＡＯ膜の膜厚は２．８ｎｍ形成とし、最後に電子線蒸着法にてモリブデン電極（Ｍｏ）を形成した。ゲート電極とＳｉ基板間の容量−電圧測定（ＣＶ測定）を実施した結果、ＣＶ特性から見積もられた酸化膜換算膜厚(ＥＯＴ(Equivalent Oxide Thickness)）は０．５ｎｍと非常に薄い膜を形成できた。またＭＩＳＦＥＴを作製して界面準位を測定したところ、９．０×１０９ｅＶ−１ｃｍ−２とＳｉＯ２と同程度まで低減することができ、高移動度のＭＩＳＦＥＴを形成できた。加えて、断面ＴＥＭ観察によって界面反応層を有しないことを確認し、更にＴＥＭ／ＨＡＡＤＦ像においてＳｒ／Ｓｉ（１００）２×１構造の存在を確認できた。
【００４６】
以上ではＬＡＯ膜の成膜にＭＢＥ法を用いたが、吸着層の場合と同じくスパッタ法や電子線蒸着法、レーザーアブレーション法等を用いてもＬＡＯ膜を形成することは可能である。
【００４７】
（吸着層上の高誘電体膜の成膜例２）
次に、吸着層２としてＢａ／Ｓｉ（１００）２×１構造を、高誘電体膜３としてハフニウムアルミネート（ＨｆＡｌＯＮ）を用いた例を示す。まず、Ｓｉ基板上にＢａ／Ｓｉ（１００）２×１構造の吸着層を形成した後に基板温度を２００℃以上７００℃以下に設定し、Ｎ２及びＯ２の１：１の混合ガス（合計圧力：１×１０−８ｔｏｒｒ〜１×１０−６ｔｏｒｒ）を成膜チャンバーに導入した。次に３ｋｗのスパッタガンを用いてＨｆＡｌＯターゲットをスパッタリングすることでＨｆＡｌＯＮ膜をＳｉ基板に成膜した。ＨｆＡｌＯＮ膜を２．５ｎｍ形成し、Ｓｉ基板を成膜チャンバーから取り出した後に断面ＴＥＭ観察を行うことで、界面反応層が抑制されていることを確認した。この膜に電子線蒸着法にてＭｏ電極を形成したあとでＣＶ測定を実施した結果、見積もられた酸化膜換算膜厚（ＥＯＴ）は０．６ｎｍと非常に薄い膜を形成できた。また、界面準位は８．７×１０−９ｃｍ−２まで低減することができた。この方法で形成したゲート絶縁膜を用いたＭＩＳＦＥＴを形成したところ、非常に高移動度をもつ高速なＭＩＳＦＥＴを形成することができた。
【００４８】
（比較例１）
比較例１として、吸着層としてＳｒ／Ｓｉ（１００）２×１構造を、高誘電体膜としてＴｉＯ２膜を用いる。ＴｉＯ２膜の成膜はＭＢＥ法を用いた。Ｓｒ／Ｓｉ（１００）２×１構造は吸着層の形成方法１に示した方法と同じ方法を用いて形成する。ＴｉＯ２膜は基板温度２００℃以上４００℃以下において、チタン（Ｔｉ）金属の蒸発源を用いて１×１０−８〜１×１０−６ｔｏｒｒの酸素雰囲気中でＴｉＯ２膜をＳｒ／Ｓｉ（１００）２×１構造上に供給し１１．２ｎｍ成膜した。
【００４９】
このように形成された比較例においては、ＴＥＭ断面観察により界面反応層が抑制されていることを確認できた。しかしながら、電流−電圧測定（ＩＶ測定）を行なうと形成されたＴｉＯ２膜はリーク電流が非常に大きく良好な絶縁性を示さなかった。ＴｉＯ２膜は単位酸素当たりの標準生成エンタルピーが小さく、この成膜条件で十分に酸化されず、絶縁不良となったと考えられる。
【００５０】
（高誘電体膜との吸着層の組み合せの選択）
上記の例では吸着層の形成を２例示し、それに対して高誘電体膜の成膜を２例示したが、吸着層の金属元素と誘電体膜の組み合せは、標準生成エンタルピーの一覧を示す図７を参照して、以下のように決定することができる。
【００５１】
誘電体膜にＡｌ２Ｏ３又はＬｎ２Ｏ３、ＬｎＡｌＯ３（Ｌｎ＝Ｓｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を用いた場合には、吸着層と
してはＡｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｔｉ、Ｚｒ、Ｈｆの中から選択できる。
【００５２】
また、誘電体膜にＺｒＯ２又はＺｒ２Ａｌ２Ｏ７又はＬｎ２Ｚｒ２Ｏ７（Ｌｎ＝Ｓｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を用いた場合には、吸着層としてはＴｉ、Ｂａ、Ｒａ、Ｚｒを選択できる。
【００５３】
また、誘電体膜にＺｒ２Ｈｆ２Ｏ７又はＨｆ２Ａｌ２Ｏ７又はＬｎ２Ｈｆ  ２Ｏ７（Ｌｎ＝Ｓｃ、Ｙ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）を用いた場合には、吸着層としてはＴｉ、Ｂａ、Ｒａ、Ｚｒ、Ｈｆを選択できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態によるＭＩＳＦＥＴを示す断面図。
【図２】本発明の一実施形態による半導体装置の製造方法を示す断面図。
【図３】本発明の一実施形態による半導体装置の製造方法を示す断面図。
【図４】Ｓｉ（１００）２×１構造の最表面の隣り合う２つのＳｉ原子のダングリングボンドが共有結合しダイマーを形成した場合のＳｉ（１００）基板上部から見た概略図。
【図５】Ｓｒ／Ｓｉ（１００）２×１構造２を基板上部から見た概略図。
【図６】吸着層の成膜方法１の温度プログラムを示す図。
【図７】金属酸化物および誘電体の標準生成エンタルピーと、単位酸素当たりの標準生成エンタルピーを示す図。
【符号の説明】
【００５５】
１  単結晶半導体基板
２  吸着層
３  誘電体膜
４  電極
５  ソース・ドレイン
【図１】
2007273531.tif 000004
【図２】
2007273531.tif 000005
【図３】
2007273531.tif 000006
【図６】
2007273531.tif 000007
【図７】
2007273531.tif 000008
【図４】
2007273531.tif 000009
【図５】
2007273531.tif 000010