(57)【要約】【課題】素子電流の通電により劣化する半導体レーザを削減し、製造コストを低減させることが可能な半導体レーザの製造方法を提供すること。【解決手段】本発明は、リッジ部がＧａを含む化合物半導体層で形成された半導体レーザの製造方法において、半導体レーザの特性が素子電流の通電により劣化した後回復するまで、前記半導体レーザに前記素子電流を通電する工程（ステップ１２）を有することを特徴とする半導体レーザの製造方法である。【選択図】図６
2007250799.tif 000002
【特許請求の範囲】
【請求項１】
リッジ部がＧａを含む化合物半導体層で形成された半導体レーザの製造方法において、
前記半導体レーザの特性が素子電流の通電により劣化した後回復するまで、前記半導体レーザに前記素子電流を通電する工程を有することを特徴とする半導体レーザの製造方法。
【請求項２】
リッジ部がＧａを含む化合物半導体層で形成された半導体レーザの製造方法において、
前記半導体レーザに素子電流を通電する第１の通電工程と、
前記第１の通電工程後、所定の選別基準に満たない前記半導体レーザを選別する工程と、
前記所定の選別基準に満たない前記半導体レーザに対して再度素子電流を通電する第２の通電工程と、を有し、
前記第１および第２の通電工程を経た通電は、前記半導体レーザの特性が劣化した後これを回復させる通電であることを特徴とする半導体レーザの製造方法。
【請求項３】
前記素子電流を通電する工程、前記第１の通電工程および前記第２の通電工程の少なくとも１つの工程は、室温よりも高い温度に保持し行うことを特徴とする請求項１または２記載の半導体レーザの製造方法。
【請求項４】
前記Ｇａを含む化合物半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰのいずれかを含むことを特徴とする請求項１または２記載の半導体レーザの製造方法。
【請求項５】
前記半導体レーザは光ディスク光源用途であることを特徴とする請求項１または２記載の半導体レーザの製造方法。
【請求項６】
前記半導体レーザの前記特性は、前記半導体レーザの発振閾値電流であることを特徴とする請求項１または２記載の半導体レーザの製造方法。
【請求項７】
前記リッジ部の前記化合物半導体層の表面は、窒化シリコン膜、酸化シリコン膜および酸化窒化シリコン膜の少なくとも１つが形成された状態で、前記素子電流を通電する工程または前記第１の通電工程が行われることを特徴とする請求項１または２記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザの製造方法に関し、特に、素子電流を通電する工程を有する半導体レーザの製造方法に関する。
【背景技術】
【０００２】
近年、例えば光通信等や光記憶媒体装置の分野において、半導体レーザが用いられている。特に光記憶媒体装置（すなわち、ＣＤやＤＶＤ等の光ディスク装置）においては、記憶密度の増大に伴い可視光のように波長の短い半導体レーザが要求されている。波長の短い半導体レーザにはＡｌＩｎＧａＰ等のＧａを含む化合物半導体が用いられている。例えば、特許文献１には、側面がＡｌＧａＩｎＰであるリッジ構造を有する（つまりリッジ部を有する）半導体レーザ（従来例１）が開示されている。半導体レーザは、レーザ発光する層である活性層が、例えばｎ型クラッド層およびｐ型クラッド層に挟まれており、ｎ型クラッド層とｐ型クラッド層との間に電流（素子電流）を流すことにより、レーザ光を発光させる。半導体レーザには、短時間の使用で劣化する（初期不良）ものがある。そこで、半導体レーザを作製した後、各半導体レーザに高温で素子電流を通電し、劣化した半導体レーザを不良品とする半導体レーザの製造方法が行われている。
【０００３】
特許文献２においては、有機ＥＬ素子において、電界エージングや加熱エージングを行うことにより、輝度の修復を行う方法が開示されている。
【特許文献１】特開２００５−３１７５７２号公報
【特許文献２】特開２００１−１７６６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
素子電流を通電することで劣化する半導体レーザが多いと、製造コストの増大となる。そこで、本発明は、素子電流の通電により劣化する半導体レーザを削減し、製造コストを低減させることが可能な半導体レーザの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、リッジ部がＧａを含む化合物半導体層で形成された半導体レーザの製造方法において、前記半導体レーザの特性が素子電流の通電により劣化した後回復するまで、前記半導体レーザに前記素子電流を通電する工程を有することを特徴とする半導体レーザの製造方法である。本発明によれば、素子電流の通電により劣化する半導体レーザを削減し、製造コストを低減させることができる。
【０００６】
本発明は、リッジ部がＧａを含む化合物半導体層で形成された半導体レーザの製造方法において、前記半導体レーザに素子電流を通電する第１の通電工程と、前記第１の通電工程後、所定の選別基準に満たない前記半導体レーザを選別する工程と、前記所定の選別基準に満たない前記半導体レーザに対して再度素子電流を通電する第２の通電工程と、を有し、前記第１および第２の通電工程を経た通電は、前記半導体レーザの特性が劣化した後これを回復させる通電であることを特徴とする半導体レーザの製造方法である。本発明によれば、第１の通電工程で劣化しない半導体レーザに対しては第２の通電工程を行わない。よって、製造コストを削減することができる。
【０００７】
上記構成において、前記素子電流を通電する工程、前記第１の通電工程および前記第２の通電工程の少なくとも１つの工程は、室温よりも高い温度に保持し行う構成とすることができる。この構成によれば素子電流を通電する工程を短縮することができ、製造コストを低減させることができる。
【０００８】
前記Ｇａを含む化合物半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰのいずれかを含む構成とすることができる。また、上記構成において、前記半導体レーザは光ディスク光源用途である構成とすることができる。さらに、上記構成において、前記半導体レーザの前記特性は、前記半導体レーザの発振閾値電流である構成とすることができる。
【０００９】
上記構成において、前記リッジ部の前記化合物半導体層の表面は、窒化シリコン膜、酸化シリコン膜および酸化窒化シリコン膜の少なくとも１つが形成された状態で、前記素子電流を通電する工程または前記第１の通電工程が行われる構成とすることができる。
【発明の効果】
【００１０】
本発明によれば、素子電流の通電により劣化する半導体レーザを削減し、製造コストを低減させることが可能な半導体レーザの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
まず、リッジ部を有する半導体レーザについて説明する。図１は実施例１に係る半導体レーザの斜視図、図２（ａ）は図１のＡ−Ａ断面図、図２（ｂ）は図１のＢ−Ｂ断面図である。図１、図２（ａ）および図２（ｂ）を参照に、ｎ型ＧａＡｓ基板１０上に化合物半導体層２０としてｎ型クラッド層１２、活性層１４、ｐ型クラッド層１６およびｐ型コンタクト層１８が設けられている。
【００１２】
図２（ａ）を参照に、ｐ型ＧａＡｓコンタクト層１８およびｐ型ＡｌＧａＩｎＰクラッド層１６の一部が除去され窪み部３７が設けられ、窪み部３７の間にｐ型クラッド層１６の一部およびｐ型コンタクト層１８からなるリッジ部３６が設けられている。ｐ型グラット層１６上およびリッジ部３６の側面および上面には窒化シリコン膜２６が接して設けられている。窒化シリコン膜２６のｐ型コンタクト層１８上には開口部３８が設けられている。窒化シリコン膜２６上および開口部３８内には電極３２が設けられている。電極３２は開口部３８を介しｐ型コンタクト層１８とオーミック接触している。図２（ａ）および図２（ｂ）を参照に、化合物半導体層２０のＢ−Ｂ方向の端部には拡散領域３０が設けられている。
【００１３】
図２（ａ）を参照に、活性層１４は屈折率の低いｎ型ＡｌＧａＩｎＰクラッド層１２およびｐ型クラッド層１６に挟まれているため、化合物半導体層２０を伝搬する光は、活性層１４近傍に閉じ込められる。一方、リッジ部３６下の活性層１４近傍を伝搬する光に対する等価屈折率は、リッジ部３６両側の窪み部３７下の活性層１４近傍を伝搬する光に対する等価屈折率より大きい。このため、活性層１４近傍を伝搬する光はリッジ部３６下の活性層１４近傍に閉じ込められる。活性層１４近傍を伝搬する光を閉じ込める部分を導波路３４という。また、リッジ部３６は導波路３４を形成するための化合物半導体層２０に形成された凸部である。電極３２と基板１０との間に電流（素子電流）を流すことにより、活性層１４で発光した光は、前述のように導波路３４に閉じ込められる。図２（ｂ）を参照に、導波路３４内の光は化合物半導体層２０の両側の端面２７および２８で反射される。このようにして、導波路３４内で誘導放出された光はレーザ光として、端面２７から出力光として出射される。
【００１４】
図３は、上記半導体レーザに高温で素子電流を通電した場合の半導体レーザの発振閾値電流Ｉｔｈを時間に対し示した模式図である。理想的には半導体レーザＡのように素子電流を通電した場合も、閾値電流Ｉｔｈが変化しないことが望ましい。半導体レーザに素子電流を所定時間通電した後、閾値電流Ｉｔｈが所定範囲（例えば、図３のＵとＬの間の範囲）内、あるいは閾値電流Ｉｔｈの変化量が所定の範囲内の場合、半導体レーザは合格となる。例えば図３の半導体レーザＢの場合、所定時間Ｔ１経過後閾値電流Ｉｔｈは閾値電流Ｉｔｈの上限値Ｕを超えており不良品となる。例えば素子電流が１２０ｍＡ、温度が８０℃の条件で１〜３時間の素子電流の通電を行い、通電の前後で閾値電流Ｉｔｈを試験し、半導体レーザの良否判定を行っていた。
【００１５】
本発明者は、半導体レーザＣのように、素子電流の通電により大きく変化した閾値電流Ｉｔｈがその後通電を続けることにより再び戻る半導体レーザがあることを見出した。例えば図３において、半導体レーザＣは、時間Ｔ１の通電では閾値電流Ｉｔｈが上限値Ｕを越え不良品となる。しかし、その後通電を続けると、閾値電流Ｉｔｈは再び小さくなり、時間Ｔ２の通電では閾値電流Ｉｔｈは上限値Ｕを下回わる。このように、発明者は素子電流の通電により劣化した半導体レーザが、その後の通電により回復する現象を見出した。
【００１６】
図４（ａ）および図４（ｂ）は、半導体レーザの素子電流の通電前後の素子電流に対する光出力（光出力特性）を示した図である。実線は通電前の光出力特性、一点鎖線は、動作温度が７０℃、素子電流が１２０ｍＡで１０時間通電（通電１）した後の光出力特性、破線は、さらに動作温度が８０℃、素子電流が１２０ｍＡで５０時間通電（通電２）した後の光出力特性である。素子電流を大きくしていったとき、光出力が現れる素子電流が発振閾値電流Ｉｔｈである。なお、用いた半導体レーザのリッジ部３６の長さは２．８ｍｍ、幅は２μｍである。図４（ａ）を参照に、半導体レーザＢは、素子電流を通電する前の閾値電流Ｉｔｈ０に対し、通電１後の閾値電流Ｉｔｈ１が大きくなる。さらに、通電２後の閾値電流Ｉｔｈ２はＩｔｈ１とほとんど変わらない。このように半導体レーザＢは通電を続けても閾値電流の劣化は回復しない。一方、半導体レーザＣは、素子電流を通電する前の閾値電流Ｉｔｈ０に対し、通電１後のＩｔｈ１が大きくなる。しかし、通電２後のＩｔｈ２は小さくなり、半導体レーザの劣化が回復する。なお、図４（ａ）および図４（ｂ）では、通電１の温度は７０℃であったが、８０℃で行っても同様の結果が得られる。また、通電により劣化する半導体レーザを説明する特性として閾値電流Ｉｔｈを例に説明したが、光出力等の他の特性も同様に劣化しており、これらの特性で説明することもできる。
【００１７】
この現象のメカニズムは明確ではないが、例えば以下が考えられる。図５は図２（ａ）の半導体レーザのリッジ部３６周辺を示す断面図である。図２（ａ）と同じ部材は同じ符号を付し説明を省略する。図５を参照に、ｐ型ＡｌＧａＩｎＰクラッド層１６と窒化シリコン膜２６の界面には空乏層５０が形成される。このため、ｐ型クラッド層１６と窒化シリコン膜２６の界面には電流は流れ難い。ところが、窒化シリコン膜２６にはｐ型ＡｌＧａＩｎＰクラッド層１６のＧａが拡散し易い。そうすると、図５のようにＡｌＧａＩｎＰクラッド層１６の窒化シリコン膜２６との界面にＧａの欠陥が生じＶ族元素リッチの欠陥層５２が形成される。半導体レーザに素子電流を通電すると、欠陥層５２を介して、図５の矢印のように電流が流れてしまう。欠陥層５２に電流が流れると、リッジ部３６の側面の下で電流が広がってｐ型クラッド層１６内に流れていく。そうすると、見かけ上、電流が流れる面積が大きくなり、閾値電流Ｉｔｈが大きくなるものと考えられる。素子電流を通電すると、欠陥層５２を流れる電流が増加し、閾値電流が大きくなる。しかし、その後も欠陥層５２を介した通電を続けると、欠陥層５２の欠陥が回復し、欠陥層５２を介した電流が減少する。よって、閾値電流が回復するものと考えられる。
【００１８】
窒化シリコン膜２６にｐ型ＡｌＧａＩｎＰクラッド層１６のＧａが拡散し易いのは窒化シリコン膜２６中のＳｉがＧａを引き抜くためと考えられる。よって、窒化シリコン膜２６以外にも、酸化シリコン膜または酸化窒化シリコンであっても同様の現象が生じるものと考えられる。また、リッジ部３６を形成する化合物半導体層としてはＡｌＧａＩｎＰ層以外であってもＧａを含む化合物半導体層であれば同様の現象が生じるものと考えられる。
【実施例１】
【００１９】
図６は実施例１に係る半導体レーザの製造方法を示すフローチャートである。まず、半導体レーザを作製する（ステップＳ１０）。図７（ａ）から図７（ｄ）は半導体レーザの作製方法を示す図１のＡ−Ａ断面に相当する断面図である。
【００２０】
図７（ａ）を参照に、ｎ型ＧａＡｓ基板１０上に、ＭＯＣＶＤ法を用い、化合物半導体層２０として、ＡｌＧａＩｎＰ層からなるｎ型グラッド層１２、ＩｎＧａＰ／ＡｌＧａＩｎＰのＭＱＷ（多重量子井戸）からなる活性層１４、ＡｌＧａＩｎＰ層からなるｐ型クラッド層１６およびＧａＡｓ層からなるＺｎをドープしたｐ型コンタクト層１８を成長する。化合物半導体層２０内にＺｎ等を拡散させた拡散領域３０を形成する（図２（ｂ）を参照）。
【００２１】
図７（ｂ）を参照に、ｐ型コンタクト層１８上に接するように窒化シリコン膜２４を形成する。窒化シリコン膜２４上に、窪み部３７を形成するためのフォトレジスト４４を形成する。
【００２２】
図７（ｃ）を参照に、フォトレジスト４４をマスクに窒化シリコン膜２４を除去する。フォトレジスト４４を除去する。窒化シリコン膜２４をマスクにｐ型クラッド層１６に達するようにｐ型コンタクト層１８およびｐ型クラッド層１６の一部を除去する。これにより、化合物半導体層２０に窪み部３７と、窪み部３７に挟まれたリッジ部３６が形成される。
【００２３】
図７（ｄ）を参照に、窒化シリコン膜２４を除去する。ｐ型クラッド層１６の表面、リッジ部３６の側面およびｐ型コンタクト層１８の表面に接するように例えばプラズマＣＶＤ法を用い窒化シリコン膜２６を形成する。リッジ部３６の上面の窒化シリコン膜２６に開口部を設け、蒸着法またはスパッタ法を用い電極３２（コンタクト電極）をＴｉ、Ｍｏ、Ａｕを順に形成する。チップを壁割し端面２７、２８（図２（ｂ）参照）をコートする。以上により半導体レーザが作製される。
【００２４】
図６を参照に、作製された各半導体レーザを高温に保持し通電する（素子電流を通電する工程：ステップＳ１２）。通電は、図１の半導体レーザＣのように、半導体レーザの閾値電流Ｉｔｈ（特性）が素子電流の通電により劣化した後回復するまで、半導体レーザに素子電流を通電する。つまり、半導体レーザが素子電流の通電により劣化した後回復するように設定された条件で行う。半導体レーザの劣化の回復が観測された通電時間が６０時間であったため、通電は、例えば、動作温度が８０℃、素子電流が１２０ｍＡで６０時間行う。通電（ステップＳ１２）において劣化した半導体レーザを選別するために、半導体レーザの閾値電流Ｉｔｈ等の電気的、光学的な試験を行う（ステップＳ１４）。試験結果が所望の範囲内であれば試験はパスし半導体レーザは正常品と判定される（ステップＳ１８）。試験結果が所望の範囲外であれば試験はフェイルし半導体レーザは異常品と判定される（ステップＳ１６）。
【００２５】
実施例１によれば、図３で示した模式図の通電時間Ｔ１に相当する通電を行う場合、半導体レーザＢおよびＣが不良品となってしまう。一方、実施例１によれば、半導体レーザが素子電流の通電により劣化した後回復するように設定された条件で行う。つまり図３の通電時間Ｔ２に相当する通電を行う。これにより、半導体レーザＢは不良品となるものの、半導体レーザＣは正常品とすることができる。よって、素子電流の通電により劣化する半導体レーザを削減し、製造コストを低減させることが可能となる。
【実施例２】
【００２６】
実施例２は通電工程を２回行う例である。図８は実施例２に係る半導体レーザの製造方法を示すフローチャートである。図８を参照に、実施例１のステップＳ１０と同じように半導体レーザを作製する。作製された各半導体レーザを高温に保持し通電する（素子電流を通電する第１の通電工程：ステップＳ２２）。通電は、図３の通電時間Ｔ１のように、半導体レーザＢおよびＣが閾値電流Ｉｔｈの上限値Ｕを越えるような条件で行う。図３のように１０時間程度通電することで、半導体レーザの良否判定が確認できるため、通電は、例えば動作温度が７０℃、素子電流が１２０ｍＡで１０時間行う。第１の通電工程（ステップＳ２２）において劣化した半導体レーザを選別するために、実施例１のステップＳ１４と同じ試験を行う（ステップＳ２４）。試験にパスした半導体レーザはステップＳ３２に進み正常品と判定される。試験にフェイルした(所定の選別条件に満たない)半導体レーザはステップＳ２６に進む。つまり、所定の選別基準に満たない半導体レーザを選別する。
【００２７】
各半導体レーザを高温に保持し通電する（再度素子電流を通電する第２の通電工程：ステップＳ２６）。つまり、所定の選別条件に満たない半導体レーザに対し再度素子電流を通電する。第２の通電工程は、第１の通電工程において劣化した閾値電流Ｉｔｈが回復するように設定された条件で行う。言い換えれば、第１および第２の通電工程を経た通電は、半導体レーザの閾値電流Ｉｔｈ（特性）が劣化した後、これを回復させる通電である。つまり、図３において、通電時間としてＴ２−Ｔ１に相当する通電を行う。例えば、動作温度が８０℃、素子電流が１２０ｍＡで５０時間行う。実施例１のステップＳ１４と同じ試験を行う（ステップＳ２８）。試験にパスした半導体レーザは正常品と判定される（ステップＳ３２）。試験にフェイルした半導体レーザは不良品と判定される（ステップＳ３０）。
【００２８】
実施例２によれば、第２の通電工程（ステップＳ２６）は、第１の通電工程（スッテプＳ２２）において劣化した半導体レーザに対して行う。実施例１では全ての半導体レーザに対し、図３のＴ２に相当する長時間の通電を行う。そのため、ステップＳ１０において作製された半導体レーザの大部分が図３の半導体レーザＡのように通電工程で劣化しないものであった場合、製造コストが増大してしまう。そこで、実施例２によれば、第１の通電工程（ステップＳ２２）後の試験（ステップＳ２４）において、図３の半導体レーザＡは正常品として判定される（ステップＳ３２）。図３の半導体レーザＢおよびＣに対し第２の通電工程（ステップＳ２６）を行う。よって、通電試験時間の長い通電を行う半導体レーザの数を減らすことができる。このため、製造コストを削減することができる。
【００２９】
実施例１の通電工程（ステップＳ１２）、実施例２の第１の通電工程（ステップＳ２２）または第２の通電工程（ステップＳ２６）は、例えば動作温度が２５℃〜１００℃、通電の電流値が閾値電流Ｉｔｈの±５０％および通電時間が１時間〜５０時間で行うことができる。しかし、これらの値に限られず、半導体レーザが素子電流の通電により劣化した後回復するように任意に設定することができる。例えば、室温より高い温度に保持し通電を行うことにより、短い時間で半導体レーザＣの閾値電流を回復させることができる。
【００３０】
実施例１および２は、リッジ部３６の側面がＡｌＧａＩｎＰを含む化合物半導体層の例であったが、Ｇａを含む化合物半導体層であれば、図５の欠陥層５２と同様に、Ｇａの欠陥による欠陥層が形成される。よって、欠陥層を流れる電流が生じる。このような半導体レーザの製造方法に本発明を適用することにより実施例１および２と同様に製造コストを削減することができる。Ｇａを含む化合物半導体層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＧａＰ、ＧａＩｎＰおよびＡｌＧａＩｎＰの少なくとも１つを含む化合物半導体層とすることができる。このようなＧａを含む化合物半導体はＣＤやＤＶＤ等の光ディスクの光源として用いられる短波長の半導体レーザに多く用いられる。さらに、光ディスク光源用途の半導体レーザは、大量の半導体レーザの製造および製造コストの削減が強くが求められており、本発明の製造方法を適用することが特に有効である。
【００３１】
また、実施例１および２においては、リッジ部３６の表面に窒化シリコン膜２６が形成された状態で、通電工程（Ｓ１２またはＳ２２）が行われている。この膜は、窒化シリコン膜以外であっても、Ｇａを含む化合物半導体層のＧａが拡散する膜であれば、本発明の効果を奏することができる。よって、リッジ部３６の表面にはシリコンを有する窒化シリコン膜、酸化シリコン膜および酸化窒化シリコンの少なくとも１つが形成されていることが好ましい。
【００３２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３３】
【図１】図１は半導体レーザの斜視図である。
【図２】図２（ａ）および図２（ｂ）は半導体レーザの断面図である。
【図３】図３は本発明の原理を説明するための図である。
【図４】図４（ａ）および図４（ｂ）は通電前後の光出力−素子電流を示す図である。
【図５】図５は半導体レーザＣの推定される劣化のメカニズムを説明するための図である。
【図６】図６は実施例１に係る半導体レーザの製造方法を示すフローチャートである。
【図７】図７（ａ）から図７（ｄ）は実施例１に係る半導体レーザの製造工程を示す断面図である。
【図８】図８は実施例１に係る半導体レーザの製造方法を示すフローチャートである。
【符号の説明】
【００３４】
１０                ＧａＡｓ基板
１２                ｎ型クラッド層
１４                活性層
１６                ｐ型クラッド層
１８                ｐ型コンタクト層
２０                化合物半導体層
２６                窒化シリコン膜
３０                拡散領域
３２                電極
３４                導波路
３６                リッジ部
３７                窪み部
３８                開口部
５０                空乏層
５２                欠陥層
【図１】
2007250799.tif 000003
【図２】
2007250799.tif 000004
【図３】
2007250799.tif 000005
【図４】
2007250799.tif 000006
【図５】
2007250799.tif 000007
【図６】
2007250799.tif 000008
【図７】
2007250799.tif 000009
【図８】
2007250799.tif 000010
【手続補正書】
【提出日】平成19年4月6日(2007.4.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
図２（ａ）を参照に、ｐ型ＧａＡｓコンタクト層１８およびｐ型ＡｌＧａＩｎＰクラッド層１６の一部が除去され窪み部３７が設けられ、窪み部３７の間にｐ型クラッド層１６の一部およびｐ型コンタクト層１８からなるリッジ部３６が設けられている。ｐ型クラッド層１６上およびリッジ部３６の側面および上面には窒化シリコン膜２６が接して設けられている。窒化シリコン膜２６のｐ型コンタクト層１８上には開口部３８が設けられている。窒化シリコン膜２６上および開口部３８内には電極３２が設けられている。電極３２は開口部３８を介しｐ型コンタクト層１８とオーミック接触している。図２（ａ）および図２（ｂ）を参照に、化合物半導体層２０のＢ−Ｂ方向の端部には拡散領域３０が設けられている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図６を参照に、作製された各半導体レーザを高温に保持し通電する（素子電流を通電する工程：ステップＳ１２）。通電は、図３の半導体レーザＣのように、半導体レーザの閾値電流Ｉｔｈ（特性）が素子電流の通電により劣化した後回復するまで、半導体レーザに素子電流を通電する。つまり、半導体レーザが素子電流の通電により劣化した後回復するように設定された条件で行う。半導体レーザの劣化の回復が観測された通電時間が６０時間であったため、通電は、例えば、動作温度が８０℃、素子電流が１２０ｍＡで６０時間行う。通電（ステップＳ１２）において劣化した半導体レーザを選別するために、半導体レーザの閾値電流Ｉｔｈ等の電気的、光学的な試験を行う（ステップＳ１４）。試験結果が所望の範囲内であれば試験はパスし半導体レーザは正常品と判定される（ステップＳ１８）。試験結果が所望の範囲外であれば試験はフェイルし半導体レーザは異常品と判定される（ステップＳ１６）。