(57)【要約】【課題】  複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する際の複雑な制御を不要とし動作効率の良好な半導体メモリ装置等を提供する。【解決手段】  本発明の半導体メモリ装置は、独立に制御可能な複数のバンクに分割されたメモリアレイ１０とその周辺回路を備え、各バンクにはリフレッシュ対象の行アドレスを発生するリフレッシュカウンタ２４が設けられている。制御回路２０は、複数のバンクを任意の組合せで選択するためのバンク選択情報が付加されたリフレッシュ要求に応じて、バンク選択情報に基づき選択されたバンクに対するリフレッシュ動作を実行する一方、バンク選択情報に基づき選択されないバンクに対するリフレッシュ動作を実行しないように制御する。このようなリフレッシュ制御を行うことで、ビジー状態のバンクのリフレッシュを回避して毎回のリフレッシュ動作を迅速に完了させ、動作効率の向上を図ることができる。【選択図】  図１
2007035151.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ独立に制御可能な複数のバンクに分割されたメモリアレイを備え、当該メモリアレイに対するリフレッシュ動作を実行する半導体メモリ装置であって、
前記複数のバンクの各々に設けられ、リフレッシュ対象の行アドレスを発生するリフレッシュアドレス発生回路と、
前記複数のバンクの中から任意の組合せで選択されたバンクを示すバンク選択情報が付加されたリフレッシュ要求に応じて、前記バンク選択情報に基づき選択されたバンクに対する前記リフレッシュ動作を実行する一方、前記バンク選択情報に基づき選択されないバンクに対する前記リフレッシュ動作を実行しないように制御する制御回路と、
を備えることを特徴とする半導体メモリ装置。
【請求項２】
前記バンク選択情報は、Ｎ個のバンクの各々に対する選択の有無を含む２Ｎ通りの組合せに対応するＮビットの情報であることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
前記Ｎビットのバンク選択情報は、前記リフレッシュ要求の際に外部入力されるアドレスに含まれる所定のＮビットに割り当てられることを特徴とする請求項２に記載の半導体メモリ装置。
【請求項４】
前記リフレッシュ動作は、通常動作時に所定のリフレッシュインターバルで順次実行されるオートリフレッシュ動作であり、
前記バンク選択情報に基づき選択されたバンクに対応する前記リフレッシュアドレス発生回路は、前記リフレッシュインターバルごとに前記リフレッシュ対象の行アドレスを更新することを特徴とする請求項１から３のいずれかに記載の半導体メモリ装置。
【請求項５】
前記オートリフレッシュ動作を要求する２種のコマンドとして、前記バンク選択情報により選択されたバンクのオートリフレッシュ動作を要求するバンク選択オートリフレッシュコマンドと、全てのバンクのオートリフレッシュ動作を要求する通常オートリフレッシュコマンドが規定され、
前記制御回路は、前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュコマンドを判別し、要求された前記オートリフレッシュ動作を実行制御することを特徴とする請求項４に記載の半導体メモリ装置。
【請求項６】
前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュに対し、共通のオートリフレッシュコマンドが規定され、
前記制御回路は、前記バンク選択オートリフレッシュと前記通常オートリフレッシュを切り替え可能に設定する設定情報をモードレジスタに保持し、前記共通のオートリフレッシュコマンドが発行されたとき、前記モードレジスタに保持される前記設定情報に基づいて前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュコマンドのいずれであるかを判別することを特徴とする請求項５に記載の半導体メモリ装置。
【請求項７】
それぞれ独立に制御可能な複数のバンクに分割されたメモリアレイを備え、前記複数のバンクの中から選択されたバンクに対するリフレッシュ動作を実行制御する半導体メモリ装置を含むメモリシステムのリフレッシュ制御方法であって、
前記リフレッシュ動作を行う所定のタイミングで、前記複数のバンクの各々がビジー状態であるか否かを判断し、ビジー状態ではないバンクのみを示すバンク選択情報を決定し、当該決定されたバンク選択情報を付加してリフレッシュ要求を行い、
前記リフレッシュ要求を受けた前記半導体メモリ装置において、前記バンク選択情報に基づき選択されたバンクに対する前記リフレッシュ動作を実行する一方、前記バンク選択情報に基づき選択されないバンクに対する前記リフレッシュ動作を実行しないように制御する、
ことを特徴とするメモリシステムのリフレッシュ制御方法。
【請求項８】
前記バンク選択情報は、前記半導体メモリ装置のＮ個のバンクの各々に対する選択の有無を含む２Ｎ通りの組合せに対応するＮビットの情報であることを特徴とする請求項７に記載のメモリシステムのリフレッシュ制御方法。
【請求項９】
前記リフレッシュ動作は、通常動作時に所定のリフレッシュインターバルで順次実行されるオートリフレッシュ動作であり、前記バンク選択情報により選択されたバンクのオートリフレッシュ動作を要求するバンク選択オートリフレッシュコマンドが規定されていることを特徴とする請求項７又は８に記載のメモリシステムのリフレッシュ制御方法。
【請求項１０】
前記リフレッシュインターバルごとに、ビジー状態ではないバンクを選択して前記バンク選択情報を決定し、当該決定されたバンク選択情報が付加された前記バンク選択オートリフレッシュコマンドを発行することを特徴とする請求項９に記載のメモリシステムのリフレッシュ制御方法。
【請求項１１】
所定回数の前記リフレッシュインターバルを含む期間ごとに、前記選択オートリフレッシュコマンドに応じてバンクごとに実行されたオートリフレッシュ動作の実行回数が前記所定回数に不足する場合、少なくとも各バンクの不足回数分が充足される回数のオートリフレッシュ動作を実行制御することを特徴とする請求項１０に記載のメモリシステムのリフレッシュ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリアレイを複数のバンクに分割し、各バンクのリード動作やライト動作を独立に制御可能な半導体メモリ装置に関し、特に通常動作時に所定のリフレッシュインターバルで各バンクのオートリフレッシュ動作を実行可能に構成されたＤＲＡＭ（Dynamic Random Access Memory）等の半導体メモリ装置、及び、その半導体メモリ装置を含むメモリシステムに関するものである。
【背景技術】
【０００２】
一般にＤＲＡＭにおいてはメモリアレイを複数のバンクに分割し、ＤＲＡＭのリード動作やライト動作を各々のバンクに対して独立に制御できるように構成されている。例えば、ＤＲＡＭを４バンクで構成する場合、２ビットのバンクアドレスを付加して各種のコマンドを発行することにより、４バンクのうちの所望の１バンクのみを活性化してリード動作やライト動作を行うことができる。
【０００３】
一方、ＤＲＡＭのメモリセルに電荷として記憶されるデータを保持するために所定のリフレッシュ周期でリフレッシュ動作を実行する必要がある。一般に、通常動作時において所定のインターバルでリフレッシュカウンタによりカウントアップされる行アドレスを対象にリフレッシュを行うオートリフレッシュ機能が採用される。基本的に全てのバンクについてリフレッシュ動作に伴う制御は共通に行うことができ、全バンクに対して同時にリフレッシュ動作が実行される。例えば、リフレッシュ周期が６４ｍｓでワード線数が８１９２本であるとすると、７．８μｓのリフレッシュインターバルが経過する度に、全バンクに対するオートリフレッシュが繰り返し実行されることになる。
【０００４】
また、リフレッシュ動作を全てのバンクに対して同時に実行することは、リフレッシュ動作中のピーク電流の増大やバスの使用効率の低下などを招く可能性があることから、複数のバンクのうち一部のバンクのみを対象としてリフレッシュ動作を実行制御するＤＲＡＭが提案されている（例えば、特許文献１及び２参照）。
【０００５】
【特許文献１】特開２００１−３５１５２号公報
【特許文献２】特開平５−１５１７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＤＲＡＭに対する上記のオートリフレッシュは、リフレッシュ対象のバンクがリード動作やライト動作の実行中であるか否かを問わずリフレッシュインターバルのタイミングで実行する必要がある。しかし、リフレッシュ対象のバンクがアイドル状態であるときは直ちにリフレッシュ動作を開始できるのに対し、リフレッシュ対象のバンクがリード動作やライト動作によりビジー状態にあるときは、リフレッシュ動作に際して複雑な制御が求められる。ここで、ビジー状態とはバンクがアクティブ状態にあることを意味し、アイドル状態とはバンクが非アクティブ状態にあることを意味する。すなわち、リフレッシュ対象のバンクの動作を中断して速やかにプリチャージ動作を実行し、そのバンクをアイドル状態に移行させた後にリフレッシュ動作を実行し、リフレッシュ動作の完了後にバンクをアクティブ状態にして中断された動作を再開する手順で制御を行う。このような一連の手順は相当のクロック数を要し、リフレッシュインターバルが短いことを考えると処理時間が累積されて制御の負荷が増大する。しかも、全バンクのリフレッシュ動作を同時に実行する場合にビジー状態のバンクが一つでもあれば必要となる制御であり、全体的にかなり頻繁に上記の手順が実行されることになり、ＤＲＡＭの動作効率の低減を招くことが問題となる。
【０００７】
この点については、特許文献１、２に記載されているように複数のバンクのうち一部のバンクのみを対象としてリフレッシュ動作を実行する場合も、ビジー状態のバンクに対して上記の手順が求められる点で同様の問題がある。
【０００８】
そこで、本発明はこれらの問題を解決するためになされたものであり、複数のバンクに分割されたメモリアレイに対するリフレッシュ動作を実行する場合、ビジー状態にあるバンクに対する複雑な制御を不要とし、短時間でリフレッシュ動作を確実に完了させ、動作効率の良好な半導体メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の半導体メモリ装置は、それぞれ独立に制御可能な複数のバンクに分割されたメモリアレイを備え、当該メモリアレイに対するリフレッシュ動作を実行する半導体メモリ装置であって、前記複数のバンクの各々に設けられ、リフレッシュ対象の行アドレスを発生するリフレッシュアドレス発生回路と、前記複数のバンクの中から任意の組合せで選択されたバンクを示すバンク選択情報が付加されたリフレッシュ要求に応じて、前記バンク選択情報に基づき選択されたバンクに対する前記リフレッシュ動作を実行する一方、前記バンク選択情報に基づき選択されないバンクに対する前記リフレッシュ動作を実行しないように制御する制御回路を備えている。
【００１０】
このように、本発明の半導体メモリ装置によれば、メモリアレイのリフレッシュ動作を実行するとき、動作状態に応じてリフレッシュ対象とすべきバンクのみを自在に選択してリフレッシュ要求を行うことができる。リフレッシュ対象として選択されたバンクについては、行アドレス発生回路が発生する行アドレスのリフレッシュ動作が実行され、リフレッシュ対象として非選択のバンクについては、かかるリフレッシュ動作が実行されない。よって、リフレッシュ要求時に動作中のバンクをリフレッシュするときに必要となる制御（すなわち、バンクの動作をいったん中断してリフレッシュ後に再開するなどの一連の手順）が不要となり、毎回のリフレッシュ動作を迅速に完了させることで、半導体メモリ装置の動作効率を向上させることができる。
【００１１】
本発明の半導体メモリ装置において、前記バンク選択情報は、Ｎ個のバンクの各々に対する選択の有無を含む２Ｎ通りの組合せに対応するＮビットの情報としてもよい。
【００１２】
この場合、前記Ｎビットのバンク選択情報は、前記リフレッシュ要求の際に外部入力されるアドレスに含まれる所定のＮビットに割り当てることができる。
【００１３】
本発明の半導体メモリ装置において、前記リフレッシュ動作は、通常動作時に所定のリフレッシュインターバルで順次実行されるオートリフレッシュ動作であり、前記バンク選択情報に基づき選択されたバンクに対応する前記リフレッシュアドレス発生回路は、前記リフレッシュインターバルごとに前記リフレッシュ対象の行アドレスを更新するように構成してもよい。
【００１４】
本発明の半導体メモリ装置において、前記オートリフレッシュ動作を要求する２種のコマンドとして、前記バンク選択情報により選択されたバンクのオートリフレッシュ動作を要求するバンク選択オートリフレッシュコマンドと、全てのバンクのオートリフレッシュ動作を要求する通常オートリフレッシュコマンドを規定し、前記制御回路は、前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュコマンドを判別し、要求された前記オートリフレッシュ動作を実行制御するようにしてもよい。
【００１５】
この場合、前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュに対し、共通のオートリフレッシュコマンドを規定し、前記制御回路が、前記バンク選択オートリフレッシュと前記通常オートリフレッシュを切り替え可能に設定する設定情報をモードレジスタに保持し、前記共通のオートリフレッシュコマンドが発行されたとき、前記モードレジスタに保持される前記設定情報に基づいて前記バンク選択オートリフレッシュコマンドと前記通常オートリフレッシュコマンドのいずれであるかを判別するようにしてもよい。
【００１６】
上記課題を解決するために、本発明のメモリシステムのリフレッシュ制御方法は、それぞれ独立に制御可能な複数のバンクに分割されたメモリアレイを備え、前記複数のバンクの中から選択されたバンクに対するリフレッシュ動作を実行制御する半導体メモリ装置を含むメモリシステムのリフレッシュ制御方法であって、前記リフレッシュ動作を行う所定のタイミングで、前記複数のバンクの各々がビジー状態であるか否かを判断し、ビジー状態ではないバンクのみを示すバンク選択情報を決定し、当該決定されたバンク選択情報を付加してリフレッシュ要求を行い、前記リフレッシュ要求を受けた前記半導体メモリ装置において、前記バンク選択情報に基づき選択されたバンクに対する前記リフレッシュ動作を実行する一方、前記バンク選択情報に基づき選択されないバンクに対する前記リフレッシュ動作を実行しないように制御する。
【００１７】
本発明のメモリシステムの制御方法において、前記バンク選択情報は、前記半導体メモリ装置のＮ個のバンクの各々に対する選択の有無を含む２Ｎ通りの組合せに対応するＮビットの情報としてもよい。
【００１８】
本発明のメモリシステムの制御方法において、前記リフレッシュ動作は、通常動作時に所定のリフレッシュインターバルで順次実行されるオートリフレッシュ動作であり、前記バンク選択情報により選択されたバンクのオートリフレッシュ動作を要求するバンク選択オートリフレッシュコマンドを規定してもよい。
【００１９】
本発明のメモリシステムの制御方法において、前記リフレッシュインターバルごとに、ビジー状態ではないバンクを選択して前記バンク選択情報を決定し、当該決定されたバンク選択情報が付加された前記バンク選択オートリフレッシュコマンドを発行するようにしてもよい。
【００２０】
この場合、所定回数の前記リフレッシュインターバルを含む期間ごとに、前記選択オートリフレッシュコマンドに応じてバンクごとに実行されたオートリフレッシュ動作の実行回数が前記所定回数に不足する場合、少なくとも各バンクの不足回数分が充足される回数のオートリフレッシュ動作を実行制御するようにしてもよい。
【発明の効果】
【００２１】
本発明によれば、複数のバンクに分割されたメモリアレイを備える半導体メモリ装置に対するリフレッシュ動作は、複数のバンクの中から任意の組合せで選択されたバンクのみを対象として実行できるようにしたので、特定のバンクがリード動作やライト動作のためにビジー状態であるときは、リフレッシュ対象から除外することができる。よって、リフレッシュ時にバンクの動作をいったん停止して再開するまでの一連の手順が不要となり、毎回のリフレッシュ動作を速やかに完了させることができ、半導体メモリ装置の動作効率の向上を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図面を参照しながら説明する。本実施形態では、低消費電力化を目的とした長周期リフレッシュ動作を実行可能な構成を備えたＤＲＡＭ（Dynamic Random Access Memory）等の半導体メモリ装置を含むメモリシステムに対して本発明を適用する。ここでは、同期型のＤＲＡＭとして、４バンク構成のＤＤＲ−ＳＤＲＡＭ（Double Data Rate Synchronous DRAM）を用いる場合の構成を説明する。
【００２３】
図１は、本実施形態のＤＲＡＭの全体構成を示すブロック図である。図１に示すＤＲＡＭは、行方向の複数のワード線と列方向の複数のビット線がマトリクス状に配置され、複数のワード線と複数のビット線の交差部に形成された複数のメモリセルから構成されるメモリアレイ１０を備えている。メモリアレイ１０は、それぞれ独立に制御可能な記憶領域である４つのバンク（図中、バンク０、１、２、３として示す）に分割されている。これらの各バンクはいずれも同一サイズであり同一の構成を備えている。図１に示すＤＲＡＭは、メモリアレイ１０に加えて、行系回路１１、行アドレスラッチ１２、列系回路１３、制御回路２０、アドレスレジスタ２１、列アドレスラッチ２２、Ｉ／Ｏ回路２３、リフレッシュカウンタ２４、アドレスセレクタ２５を備えている。
【００２４】
上記の構成のうち、各バンク０〜３に対応するそれぞれのメモリアレイ１０に付随して、ワード線に接続されるワードドライバや行デコーダを含む４つの行系回路１１と、ビット線に接続されるセンスアンプや列デコーダを含む４つの列系回路１２が設けられる。また、各バンク０〜３に対応するメモリアレイ１０ごとに、行系回路１１において選択される行アドレスをラッチする４つの行アドレスラッチ１２が設けられる。また、各バンク０〜３ごとに４つのリフレッシュカウンタ２４と４つのアドレスセレクタ２５が設けられる。リフレッシュカウンタ２４は、本発明のリフレッシュアドレス発生回路として機能し、リフレッシュ対象となるワード線の行アドレスを順次カウントする。アドレスセレクタ２５は、リフレッシュカウンタ２４の出力と後述のアドレスレジスタ２１の出力を選択的に切り替え、行アドレスラッチ１２に送出する。
【００２５】
一方、ＤＲＡＭの共通の構成として、メモリアレイ１０に対するリード動作やライト動作及びリフレッシュ動作を制御する制御回路２０と、外部から入力される１３ビットのアドレスＡ＜０：１２＞及び２ビットのバンクアドレスＢＡ０、ＢＡ１を保持するアドレスレジスタ２１と、アドレスレジスタ２１に保持されるアドレスデータのうち列アドレスをラッチする列アドレスラッチ２２と、各メモリアレイ１０に対するアクセス時に外部との間で３２ビットのデータＤ＜０：３１＞の入力又は出力を制御するＩ／Ｏ回路２３を備えている。
【００２６】
制御回路２０には、外部のコントローラからＤＲＡＭに入力されるコマンドを判別するコマンドデコーダ２０１と、ＤＲＡＭの動作モードを設定するための設定情報を保持するモードレジスタ２０２ａ及び拡張モードレジスタ２０２ｂと、各々のバンク０〜３の動作状態を個別に制御するバンク制御部２０３が含まれる。制御回路２０は、ＤＲＡＭの動作を制御するための制御信号ＳＣを出力し、図示しない接続経路を経て各々の構成要素に制御信号ＳＣを供給する。また、アドレスレジスタ２１に保持されるアドレスデータは、必要に応じて制御回路２０に送られる。
【００２７】
制御回路２０には、同一周波数で互いに位相が逆の関係にあるクロックＣＫ及びクロック／ＣＫが入力される。ＤＤＲ−ＳＤＲＡＭの仕様では、このようなクロックＣＫ、／ＣＫのエッジを同期させることで高速な動作を可能としている。また、クロックＣＫ、／ＣＫの有効、無効を切り替える制御信号ＣＫＥが制御回路２０に入力される。
【００２８】
さらに、制御回路２０に対して外部から入力される制御信号としては、チップセレクト信号（／ＣＳ）、行アドレスストローブ信号（／ＲＡＳ）、列アドレスストローブ信号（／ＣＡＳ）、ライトイネーブル信号（／ＷＥ）がある。なお、記号／は、ローレベルの時に信号がアクティブとなることを意味する。ＤＲＡＭに対して発行されるコマンドは、上述の各制御信号の組合せパターンで規定されているので、コマンドデコーダ２０１が組合せパターンに基づきコマンドの種別を判別する。
【００２９】
図２は、本実施形態のＤＲＡＭで用いられる主要なコマンドの種類を示す図である。図２の例では、本実施形態のＤＲＡＭに対し通常動作時に発行される代表的なコマンドとして、本実施形態に特有のＤＲＦコマンドを含む８種のコマンドを示している。図２においては、各々のコマンドの機能に加え、制御信号の組合せパターンと、バンクアドレスＢＡ０、ＢＡ０及びアドレスＡ０〜Ａ１２の状態が示されている。
【００３０】
なお、実際には図２に示すコマンドの種類に限られず、ＤＲＡＭにおける各種機能を実行するための多様なコマンドが設定されている。また、通常動作時以外のデータ保持状態等で実行されるセルフリフレッシュやパワーダウンに関連するコマンドも設定されている。図２では、本実施形態の動作を理解するために有用なコマンドのみを示すものとする。
【００３１】
図２において、ＡＣＴコマンドは、選択バンクにおいて指定された行アドレスをアクティブ状態にする。ＲＥＡＤコマンドは、選択バンクにおいてアクティブ状態の行アドレス及び指定された列アドレスからバーストリードを開始する。ＷＲＩＴコマンドは、選択バンクにおいてアクティブ状態の行アドレス及び指定された列アドレスからバーストライトを開始する。ＰＲＥコマンドは、選択バンクに対するプリチャージ動作を実行する。なお、ＡＣＴコマンド、ＲＥＡＤコマンド、ＷＲＩＴコマンドでは、２ビットのバンクアドレスＢＡ０、ＢＡ１により４つのバンク０〜３のいずれかが選択される。
【００３２】
本実施形態におけるオートリフレッシュ機能に関連してＲＥＦコマンドとＤＲＦコマンドの２種が用意されている。ＲＥＦコマンドは、本発明の通常オートリフレッシュコマンドに相当し、４つのバンク０〜３の全てに対するオートリフレッシュ動作の実行を要求する。ＤＲＦコマンドは、本発明のバンク選択リフレッシュコマンドに相当し、４つのバンク０〜３の中から任意の組合せで選択されたバンクのオートリフレッシュ動作（以下、ダイレクトオートリフレッシュと呼ぶ）の実行を要求する。このダイレクトオードリフレッシュは本実施形態に固有の機能であり、具体的な動作については後述する。これらのＲＥＦコマンド及びＤＲＦコマンドは、それぞれ制御信号の組み合せパターンが共通のコマンドとして規定され、後述するように拡張モードレジスタの内容に応じて切り替え可能に設定されている。
【００３３】
ＭＲＳコマンドは、図１のモードレジスタ２０２ａに対し所望の設定情報をセットする。また、ＥＭＲＳコマンドは、図１の拡張モードレジスタ２０２ｂに対し所望の設定情報をセットする。ＭＲＳコマンド又はＥＭＲＳコマンドを発行する場合、バンクアドレスＢＡ０、ＢＡ１によって両者が区別されるとともに、アドレスＡ０〜Ａ１２を用いて設定情報が送出される。
【００３４】
図３には、ＭＲＳコマンド及びＥＭＲＳコマンドによってセットされるモードレジスタ２０２ａ及び拡張モードレジスタ２０２ｂの構成例を示している。図３に示すように、ＭＲＳコマンドによってセットされるモードレジスタ２０２ａには、例えば、／ＣＡＳレーテンシ（ＬＴＭＯＤＥ）、バースト長（ＢＬ）、バーストシーケンス（ＷＴ）などの設定情報などが格納される。また、ＥＭＲＳコマンドによってセットされる拡張モードレジスタ２０２ｂには、例えば、自動温度補償セルフリフレッシュ（ＡＴＣＳＲ）やパーシャルアレイセルフリフレッシュ（ＰＡＳＲ）に加えて、本実施形態のオートリフレッシュ機能に関するＤＲＦイネーブルＤＥが格納される。なお、ＤＲＦイネーブルＤＥ以外の設定情報についての説明は省略する。
【００３５】
図３に示すようにＤＲＦイネーブルは、拡張モードレジスタ２０２ｂにおいてＥＭＲＳコマンドに含まれるアドレスＡ３のビット位置に割り当てられる。データイネーブルＤＲＦが０か１かに応じて、オートリフレッシュ又はダイレクトオートリフレッシュの一方を設定することができる。すなわち、ＤＲＦイネーブルＤＥに０がセットされると（ディスエーブル）、ＲＥＦコマンドが設定される。一方、ＤＲＦイネーブルＤＥに１がセットされると（イネーブル）、ＤＲＦコマンドが設定される。このように、ＥＭＲＳコマンドを発行することにより、オートリフレッシュとダイレクトオートリフレッシュを選択的に設定することができる。
【００３６】
次に、本実施形態のダイレクトオートリフレッシュの動作について図４〜図６を参照しながら説明する。図４は、本実施形態のＤＲＡＭにおいてダイレクトオートリフレッシュを実行する場合の制御フローの具体例である。図５は、ダイレクトオートリフレッシュの実行時の動作波形の具体例である。図６は、ＤＲＦコマンドのバンク選択情報に基づくバンク選択の組合せを示す図である。
【００３７】
なお、図５においては、動作タイミングを規定するクロックＣＫ、／ＣＫを基準とし、外部コントローラにより発行されるコマンドと、バンクアドレス（ＢＡ：２ビットを重ねて表示）と、アドレス（ＡＤＤ：アドレスの各ビットを重ねて表示）と、データ入出力タイミングを規定するデータストローブＤＱＳ０〜３と、リード動作時のデータ出力ＤＱ（ｏｕｔ）と、ライト動作のデータ入力ＤＱ（ｉｎ）についての動作波形を所定範囲の時間軸上で示している。
【００３８】
図４に示す制御フローの開始に先立って、予めＥＭＲＳコマンドによりＤＲＦイネーブルに１がセットされ、ダイレクトオートリフレッシュが選択設定された状態にあるものとする。そして、通常動作時の所定のタイミングでバンク０〜３のいずれかを選択して、ライト動作又はリード動作を実行する（ステップＳ１１）。図５の動作波形の例では、サイクルＴ０でバンク０に対してＷＲＩＴコマンドが発行され、サイクルＴ２でバンク１に対してＷＲＩＴコマンドが発行されている。これによりライト動作が実行され、４ビットずつ全部で８ビットのデータ入力ｉｎ０〜ｉｎ７がＩ／Ｏ回路２３に取り込まれ、該当するアドレスに書き込まれる。
【００３９】
次に図４において、予め設定されたリフレッシュインターバルに達したことを検知する（ステップＳ１２）。一般にＤＲＡＭでは、メモリセルのリフレッシュを所定のリフレッシュ周期で行う必要があるが、リフレッシュカウンタ２４により順次カウントされる行アドレスに対応するワード線ごとのリフレッシュは、それぞれのリフレッシュ周期内では分散したタイミングで順番に実行される。例えば、リフレッシュ周期が６４ｍｓでワード線の本数が８１９２本であるとすると、６４ｍｓ／８１９２＝７．８μｓのリフレッシュインターバルでリフレッシュ動作が実行されることになる。ステップＳ１２では、前回のリフレッシュ動作のタイミングを起点に、リフレッシュインターバルが経過したタイミングを検知するものである。
【００４０】
次いで、外部コントローラではリフレッシュ要求に先立って、各バンク０〜３がそれぞれビジー状態にあるか、又はアイドル状態にあるかを判別する（ステップＳ１３）。すなわち、リード動作やライト動作の対象となったバンクは、一定の時間が経過するまでビジー状態を保つのでリフレッシュの対象として選択せず、それ以外のアイドル状態にあるバンクのみをリフレッシュの対象として選択するものである。外部コントローラは、直近のコマンド発行状況とそのタイミングに基づき、各バンク０〜３がビジー状態であるかアイドル状態であるかを判別することができる。
【００４１】
そして、ステップＳ１３の判別結果に基づき、ＤＲＦコマンドに付加される４ビットのバンク選択情報を決定する（ステップＳ１４）。図６に示すように、バンク選択情報はアドレスの下位４ビット（Ａ３〜Ａ０）に割り当てられ、Ａ３〜Ａ０を用いた１６通り全てのビットパターンについて、リフレッシュ対象として選択されるバンク（Ｒを表記）の組合せが異なっている。例えば、４つのバンク０〜３の中から、１バンクを選択するパターン（４通り）、２バンクを選択するパターン（６通り）、３バンクを選択するパターン（４通り）、４バンク全てを選択するパターン（１通り）が含まれる。このように、４つのバンク０〜３がどのような組合せでビジー状態／アイドル状態になったとしても、アイドル状態のバンクのみをＤＲＦコマンドのリフレッシュ対象として確実に選択可能となる。
【００４２】
続いて、ステップＳ１４のバンク選択情報を付加してＤＲＦコマンドを発行する（ステップＳ１５）。ＤＲＦコマンドの発行は、図２に示すように制御信号を組合せるとともに、アドレスの下位４ビットに所望のバンク選択情報をセットした状態で行われる。図５の例では、直近でバンク０及びバンク１のライト動作を実行しているので、バンク０、１がビジー状態、バンク２、３がアイドル状態となるので、バンク２、３をリフレッシュ対象とするために図６のＣ（Ｈ）がバンク選択情報としてセットされる。そして、サイクルＴ４において、アドレスの下位４ビットにＣ（Ｈ）をセットした状態で、ＤＲＦコマンドが発行されている。
【００４３】
ＤＲＦコマンドがコマンドデコーダ２０１により判別されると、バンク制御部２０３の制御により、アイドル状態のバンクについて各々のリフレッシュカウンタ２４のカウント値に応じたワード線のリフレッシュ動作が行われる（ステップＳ１６）。一方、バンク制御部２０３の制御により、ビジー状態のバンクについてのリフレッシュ動作は行われず、それまでのライト動作とリード動作を中断することなく継続することができる（ステップＳ１７）。
【００４４】
図５の例では、バンク２、３のリフレッシュ動作の実行中に、サイクルＴ６、Ｔ１０でバンク０に対してＲＥＡＤコマンドが発行され、サイクルＴ８、１２でバンク１に対してＲＥＡＤコマンドが発行されている。これによりリード動作が実行され、全部で１６ビットのデータ出力ｏ０〜ｏ１５がＩ／Ｏ回路２３を介して外部に出力される。
【００４５】
次に、ＤＲＦコマンドの発行からリフレッシュ動作が完了するまでに必要な時間ｔＲＦＣが経過したことを判断する（ステップＳ１８）。リフレッシュ動作が完了したバンクに対しては、後続の処理を施すことができる。図５の例では、時間ｔＲＦＣが１５サイクル相当だけ確保され、その後のサイクルＴ１９においてバンク３に対するＡＣＴコマンドが発行されている。以上のステップＳ１１〜Ｓ１８の処理は、リフレッシュインターバルが更新されるタイミングで毎回実行されることになる。
【００４６】
ここで、本実施形態のダイレクトオートリフレッシュの効果を旧来のオートリフレッシュと比較して説明するため、図７に旧来のオートリフレッシュを実行する場合の動作波形を比較例として示している。図７の比較例では、図５と同様、クロックＣＫ、／ＣＫとコマンド、バンクアドレス、データストローブＤＱＳ０〜３、データ出力ＤＱ（ｏｕｔ）、データ入力ＤＱ（ｉｎ）についての動作波形を示している。この場合は、予めＥＭＲＳコマンドによりＤＲＦイネーブルが０にセットされ、旧来のオートリフレッシュが選択設定された状態にあるものとする。
【００４７】
図７において、サイクルＴ０でバンク０に対してＷＲＩＴコマンドが発行されている。これにより、ライト動作が実行されてデータ入力ｉｎ０〜ｉｎ３が該当するアドレスに順次書き込まれる。このライト動作の途中のタイミングで、リフレッシュインターバルが到来する状況を考える。オートリフレッシュは４バンク同時に実行されるので、バンク０〜３の全てがアイドル状態であれば、直ちにリフレッシュ動作を実行することができる。しかし、図７の例では、バーストライトを実行中のバンク０はビジー状態にあるので、いったん書き込み対象データのライト動作の完了後、速やかにビジー状態からアイドル状態に移行させる必要がある。なお、図７において、ライト動作の代わりにリード動作を行う場合も同様である。
【００４８】
そのため、最後のデータ入力ｉｎ３の出力タイミングからライトリカバリー時間ｔＷＲが経過したサイクルＴ５でバンク０に対するＰＲＥコマンドが発行され、バンク０のプリチャージ動作が実行される。このとき、ＰＲＥコマンドの発行タイミングからバンク０が実際にアイドル状態になるには時間ｔＲＰを要する。よって、図７では、時間ｔＲＰが経過したサイクルＴ９においてＲＥＦコマンドが発行され、４つのバンク０〜３のリフレッシュ動作が実行される。
【００４９】
ＲＥＦコマンドの発行タイミングから、図５と同様の時間ｔＲＦＣが経過すると４つのバンク０〜３のリフレッシュ動作が完了する。続いてバンク０のライト動作を再開すべく、時間ｔＲＦＣが経過したサイクルＴ２４においてバンク０に対するＡＣＴコマンドが発行される。このＡＣＴコマンドの発行タイミングから後続の動作を開始するには時間ｔＲＣＤを要する。よって、図５では、時間ｔＲＣＤが経過したサイクルＴ２８においてバンク０に対するＷＲＩＴコマンドが発行され、これによりバーストトライトを継続することになる。
【００５０】
このように、ビジー状態のバンクが存在する状況でオートリフレッシュを実行するには、ｔＷＲ＋ｔＲＰ＋ｔＲＦＣ＋ｔＲＣＤだけの時間が必要となる。図７の比較例では、ｔＷＲ＝２サイクル、ｔＲＰ＝４サイクル、ｔＲＦＣ＝１５サイクル、ｔＲＣＤ＝４サイクルであるから、トータルで２５サイクルを要し、その分だけ他の処理に当てることができる時間を費やすことになる。これに対し、ダイレクトオートリフレッシュを実行する図５の例では、ビジー状態のバンクの動作を中断することなく、アイドル状態のバンクを対象として時間ｔＲＦＣだけオートリフレッシュ動作を実行するが、完了するまでに要する１５サイクルの時間内にはビジー状態のバンクに関する有効な処理を行うことができる。この場合は、ビジー状態のバンクについて不足するリフレッシュ回数を適宜のタイミングで実行すればよいので(詳しくは後述する)、動作効率を向上させることができる。
【００５１】
ここで、ダイレクトオートリフレッシュを採用する制御方法では、ＤＲＦコマンドの発行時点でビジー状態のバンクについてはリフレッシュ動作が実行されないが、少なくともリフレッシュ周期の要求は満たす必要がある。例えば、リフレッシュインターバル７．８μｓごとのリフレッシュ動作が何度か実行されないとしても、リフレッシュ回数が不足しているバンクについて所定のタイミング及び不足回数分のリフレッシュ動作を実行すれば、リフレッシュ周期６４ｍｓを超える事態にはならない。よって、以下の説明では、リフレッシュ回数が不足するバンクについて、所定のタイミングで必要な回数だけのリフレッシュ回数を充足する制御方法について説明する。
【００５２】
図８には、各々のバンクに対して不足リフレッシュ回数を充足する制御方法の具体例を示している。図８の例では、連続する８回のリフレッシュインターバルに続く９回目のリフレッシュインターバルを絶対最大インターバルと定義する。この絶対最大インターバルにおいては、予めビジー状態のバンクをプリチャージ動作によりアイドル状態に移行させた後に、それまでの８回のリフレッシュインターバルの間に各バンクのリフレッシュ回数が８回に満たない場合のリフレッシュ回数と、９回目のリフレッシュインターバルの１回とを併せた回数を不足リフレッシュ回数とみなし、各バンクでの不足リフレッシュ回数の最大値となる回数のリフレッシュ動作を実行するように制御を行う。
【００５３】
例えば、図８に示すように、１回目のリフレッシュインターバルでは、バンク０がビジー状態、バンク１、２、３がアイドル状態であるから、バンク選択情報をＥ（Ｈ）に設定してＤＲＦコマンドが発行される。以下、同様にバンク０〜３の状態に対応するバンク選択情報とともにＤＲＦコマンドが発行される。そして、絶対最大インターバルに達すると、バンク０については８回のうちアイドル状態が５回、ビジー状態が３回含まれるので、これに９回目の分を加えた不足リフレッシュ回数は４回となる。一方、バンク１、２、３については８回のうちアイドル状態が６回、ビジー状態が２回含まれるので、いずれも不足リフレッシュ回数は２回となり、これに９回目の分を加えた不足リフレッシュ回数は３回となる。よって、不足リフレッシュ回数の最大値はバンク０の４回となり、絶対最大インターバルの９回目において、各バンクに対して４回連続してリフレッシュ動作を実行すればよい。
【００５４】
不足リフレッシュ回数を充足するには、ＲＥＦコマンドとＤＲＦコマンドのいずれを用いてもよい。すなわち、ＲＥＦコマンドを用いる場合は。ＥＭＲＳコマンドにより拡張モードレジスタのＤＲＦイネーブルＤＥに０をセットした上で、ＲＥＦコマンドによりオートリフレッシュ動作を４回連続して実行すればよい。また、ＤＲＦコマンドを用いる場合、バンク選択情報を順に１（Ｈ）、Ｆ（Ｈ）、Ｆ（Ｈ）、Ｆ（Ｈ）と設定した状態でＤＲＦコマンドによりオートリフレッシュ動作を４回連続して実行すればよい。なお、バンク選択情報として１（Ｈ）を設定する順は問わず、例えば、Ｆ（Ｈ）、Ｆ（Ｈ）、Ｆ（Ｈ）、１（Ｈ）の順にしてもよい。このような制御を行うことにより、絶対最大インターバルではリフレッシュ回数の要求を満たしつつ、９回目のリフレッシュ回数に至るまでビジー状態のバンクのリフレッシュを実行しなくて済むので、ＤＲＡＭの動作効率を高めることができる。
【００５５】
ここで、図８に示すようなＤＲＦコマンドを用いる制御方法の効果を説明するための比較例として、図９に、旧来のＲＥＦコマンドのみを用いる制御方法を示している。図９の例では、連続する８回のリフレッシュインターバルにおける各バンクのビジー状態とアイドル状態が図８と同様に変化する場合を示している。図９では、オートリフレッシュの実行時に、図７の例のようにビジー状態のバンクをアイドル状態に移行させる制御を行わないことを前提とする。この場合、ビジー状態のバンクが１つでもあるとＲＥＦコマンドが発行されないため、８回のリフレッシュインターバルのうち、全バンクがアイドル状態となる５回目のリフレッシュインターバルでのみＲＥＦコマンドに基づくリフレッシュ動作が実行される。それ以外のリフレッシュインターバルは、不足リフレッシュ回数となるので、９回目の絶対最大インターバルにおいて併せて８回のリフレッシュ動作を連続して実行する必要がある。よって、同様の条件で絶対最大インターバルにおけるリフレッシュ回数が４回で済む本実施形態のダイレクトオートリフレッシュは、良好な動作効率を確保することができる。
【００５６】
上記の図８に示す制御方法では、周期的に絶対最大インターバルにおいて不足リフレッシュ回数を充足する場合を説明したが、かかる制御方法について変形例がある。具体的には、外部のコントローラが毎回のリフレッシュインターバルにおいて、ＤＲＦコマンドを用いて各バンクのビジー状態／アイドル状態に応じて実行されるリフレッシュ動作のうちの未実行回数をバンクごとにカウントし、特定のバンクで未実行回数が規定数に達したときに、図８の絶対最大インターバルの場合と同様の制御を行う。例えば、特定のバンクで未実行回数が８回に達したとき、その次のリフレッシュインターバルで９回連続してリフレッシュ動作を実行する。このような変形例を採用する場合、最大８回のリフレッシュインターバル相当の時間（６２．５μｓ）だけリフレッシュ動作が遅延する可能性があるが、これはリフレッシュ周期の６４ｍｓと比べて十分短く（約０．１％）誤差の範囲であり、データ保持特性には影響を与えることはない。
【００５７】
以上、本実施形態に基づき本発明について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態では４バンク構成のＤＲＡＭに対して本発明を適用する場合を説明したが、Ｎバンク構成のバンクに対しても本発明を適用することができる。この場合、Ｎバンクの選択の有無を含む２Ｎ通りの組合せでバンク選択情報を設定する必要がある。また例えば、本実施形態ではＤＲＦコマンドとＲＥＦコマンドを選択的に利用可能とする場合を説明したが、ＤＲＦコマンドのみを利用可能としてもよい。この場合、図６のバンク選択情報にＦ（Ｈ）を設定することにより、旧来のＲＥＦコマンドを置き換えることができる。また、本実施形態ではＤＲＦコマンドとＲＥＦコマンドを選択する場合、拡張モードレジスタのＤＲＦイネーブルＤＥを設定する場合を説明したが、図２において異なる制御信号の組み合わせでＤＲＦコマンドとＲＥＦコマンドを別々に規定してもよい。
【００５８】
また、本実施形態では、半導体メモリとしてのＤＲＡＭに対して本発明を適用する場合を説明したが、ＤＲＡＭ以外の他の半導体メモリに対しても本発明を適用することができる。さらに、半導体メモリを含むメモリシステムを構築する場合であっても本発明を適用することができる。
【図面の簡単な説明】
【００５９】
【図１】本実施形態のＤＲＡＭの全体構成を示すブロック図である。
【図２】本実施形態のＤＲＡＭで用いられる主要なコマンドの種類を示す図である。
【図３】ＭＲＳコマンド及びＥＭＲＳコマンドによってセットされるモードレジスタ及び拡張モードレジスタの構成例を示す図である。
【図４】本実施形態のＤＲＡＭにおいてダイレクトオートリフレッシュを実行する場合の制御フローの具体例である。
【図５】ダイレクトオートリフレッシュの実行時の動作波形の具体例である。
【図６】ＤＲＦコマンドのバンク選択情報に基づくバンク選択の組合せを示す図である。
【図７】旧来のオートリフレッシュを実行する場合の動作波形を本実施形態の比較例として示す図である。
【図８】各々のバンクに対して不足リフレッシュ回数を充足する制御方法の具体例を示す図である。
【図９】旧来のＲＥＦコマンドを用いて各々のバンクに対して不足リフレッシュ回数を充足する制御方法の具体例を示す図である。
【符号の説明】
【００６０】
１０…メモリアレイ（バンク０〜３）
１１…行系回路
１２…行アドレスラッチ
１３…列系回路
２０…制御回路
２１…アドレスレジスタ
２２…列アドレスラッチ
２３…Ｉ／Ｏ回路
２４…リフレッシュカウンタ
２５…アドレスセレクタ
２０１…コマンドデコーダ
２０２ａ…モードレジスタ
２０２ｂ…拡張モードレジスタ
２０３…バンク制御部
【図１】
2007035151.tif 000003
【図２】
2007035151.tif 000004
【図３】
2007035151.tif 000005
【図４】
2007035151.tif 000006
【図５】
2007035151.tif 000007
【図６】
2007035151.tif 000008
【図７】
2007035151.tif 000009
【図８】
2007035151.tif 000010
【図９】
2007035151.tif 000011