(57)【要約】【課題】検出感度を向上させる。【解決手段】上面の輪郭が略矩形状である四角枠状のフレーム部１２と、１又は２以上の機能素子１７を有している４つの梁部１６であって、第１側面及び第２側面に、主面及び主面１９ａに連接して、互いに対向している２つの側面１９ｂからなるくびれ部１９を有する梁部と、梁部によって、フレーム部の内側の領域に、可動に支持されており、中心部、及び中心部の周側に形成されている４つの角部それぞれに１つずつ接続されていて、フレーム部及び梁部とは非接触として設けられている突出部１４ｂを具えている可動部１４とを具えている。【選択図】図１
2007322188.tif 000002
【特許請求の範囲】
【請求項１】
上面の輪郭が略矩形状である四角枠状のフレーム部と、
１又は２以上の機能素子を有しており、前記フレーム部の各辺から、対向辺に向かってそれぞれ突出して設けられていて、第１側面及び当該第１側面に対向する第２側面、当該第１側面及び当該第２側面に挟まれている上面及び下面を有している４つの梁部であって、前記機能素子の位置に沿う前記第１側面及び前記第２側面に、主面及び当該主面に連接して、かつ前記上面から前記下面に至って互いに対向している２つの側面からなるくびれ部を有する前記梁部と、
前記梁部によって、前記フレーム体部の内側の領域に、可動に支持されており、中心部、及び中心部の周側に形成されている４つの角部それぞれに１つずつ接続されていて、前記フレーム部及び梁部とは非接触として設けられている突出部を有している可動部と
を具えていることを特徴とするＭＥＭＳデバイス。
【請求項２】
前記側面は、前記主面に直交する直交側面であることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記側面は、前記主面に対して鈍角をなして連接する傾斜側面であることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項４】
前記側面は、前記主面を画成する辺に対して凹状に連接する曲面状側面であることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項５】
前記機能素子をピエゾ抵抗素子として具える加速度センサであることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＥＭＳデバイスに関する。
【背景技術】
【０００２】
半導体微細加工技術を応用したマイクロマシニング技術を用いて、数百μｍ程度の微小構造体を製造する技術が発展してきている。例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等への応用が始まっている。
【０００３】
このような微小構造体は、従来の半導体製造プロセスにより製造することができるため、例えば信号処理系ＬＳＩと組み合わせて、単一のチップに集積することができる。
【０００４】
上述した微小構造体を含む、特定の機能を有するシステムが構築されているチップは、Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ：ＭＥＭＳ、又はＭｉｃｒｏ−Ｓｙｓｔｅｍ−Ｔｅｃｈｎｏｌｏｇｙ：ＭＩＳＴと称されている（以下、単にＭＥＭＳデバイスと称する。）。
【０００５】
このようなＭＥＭＳデバイスとしては、枠体に固定されている梁部及びこの梁部により支持される錘（マス）部を有する半導体加速度センサが知られている。この錘部は、外力（応力）を受けて運動する構成部分であるので、可動部とも称せられ、可動部と梁部とは、一体的な微小構造体として作り込まれている。
【０００６】
半導体加速度センサにおいて、その検出感度を高めるため、例えば錘部の質量を増加させる、梁部の剛性を低下させるといった種々の工夫がなされている。
【０００７】
例えば、耐衝撃性を向上させつつ、検出感度を向上させることを目的として、梁部と、錘部及び枠体の双方又はいずれか一方との連結部分近傍である梁部の一部領域の幅を連続的又は断続的に広くした半導体加速度センサが知られている（例えば、特許文献１を参照されたい。）。
【特許文献１】特開２００４−１７７３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来の半導体加速度センサの構成によれば、検出感度を向上させるために、錘部の質量を増加させたり、梁部の幅又は梁部の厚みを変更するといった本質的な設計変更を伴うものであり、結果として、製造コストが増大してしまう問題があった。
【０００９】
このように、可動部を備えるＭＥＭＳデバイスの可動部の本質的な設計変更を行うことなく、デバイスの検出感度を向上させるための技術が嘱望されている。
【課題を解決するための手段】
【００１０】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明のＭＥＭＳデバイスは、下記のような構成を有している。
【００１１】
すなわち、ＭＥＭＳデバイスは、上面の輪郭が略矩形状である四角枠状のフレーム部を具えている。
【００１２】
また、ＭＥＭＳデバイスは、１又は２以上の機能素子を有している。
【００１３】
さらに、ＭＥＭＳデバイスは、このフレーム部の各辺から、対向辺に向かってそれぞれ突出して設けられていて、第１側面及び当該第１側面に対向する第２側面、第１側面及び第２側面に挟まれている上面及び下面を有している４つの梁部を有している。
【００１４】
この梁部は、機能素子の位置に沿う第１側面及び第２側面に、主面及び主面に連接して、かつ上面から下面に至って互いに対向している２つの側面からなるくびれ部を有している。
【００１５】
可動部は、梁部によって、前記フレーム部の内側の領域に、可動に支持されており、中心部、及び中心部の周側に形成されている４つの角隅部それぞれに１つずつ接続されていて、フレーム部及び梁部とは非接触として設けられている突出部を有している。
【発明の効果】
【００１６】
この発明のＭＥＭＳデバイスの構成によれば、梁部は、この梁部の両側面であって機能素子形成領域に沿った一部分に１又は２以上のくびれ部を有している。従って、梁部の全長、幅、錘部の質量といった、可動部の本質的な構成を設計変更することなく、ＭＥＭＳデバイスの検出感度を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。
【００１８】
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、何らこれら好適例に限定されるものではない。
【００１９】
以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００２０】
まず、図１、図２及び図３を参照して、この発明のＭＥＭＳデバイスの構成例につき説明する。ここではＭＥＭＳデバイスである、いわゆるピエゾ素子を備えたピエゾ型３軸半導体加速度センサを例にとって説明する。
【００２１】
ここでいう半導体加速度センサとは、任意に設定された所定の加速度を計測することができる半導体素子である。
【００２２】
図１（Ａ）はこの発明の半導体加速度センサの表面側を示す、構成要素を説明するための概略的な平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図であり、及び図１（Ｃ）は図１（Ａ）のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【００２３】
図２は、半導体加速度センサの裏面側を示す、構成要素を説明するための概略的な平面図である。
【００２４】
図３（Ａ）は図１（Ａ）において点線で囲まれた領域Ｘを拡大して、くびれ部の構成例１を説明する部分拡大図であり、図３（Ｂ）はくびれ部の構成例２及び図３（Ｃ）はくびれ部の構成例３を示す部分拡大図である。
【００２５】
（第１の構成例）
この発明の半導体加速度センサ（以下、単に加速度センサとも称する。）は、梁部に検出感度を向上させるための構成であるくびれ部を有することを特徴としている。
【００２６】
この半導体加速度センサ１０は、表面側及び裏面側からみた、全体的な平面形状が略矩形のチップ１１に作り込まれている。
【００２７】
このチップ１１の裏面側の周縁に、フレーム部１２を具えている。このチップ１１のフレーム部１２の内側には、凹部１５が形成されている。
【００２８】
加速度センサ１０は、錘部とも称される可動部１４と、梁部１６とを含む微小構造体１３を備えている。
【００２９】
微小構造体１３は、可動部１４及び梁部１６に共通な第１半導体層２１を備えている。ここでは、この第１半導体層２１をシリコンで形成してあって、この第１半導体層を第１シリコン層２１と称する。
【００３０】
可動部１４は、さらに第１シリコン層２１の、加速度センサ１０の裏面側の部分的な表面領域上に、犠牲層部分２２ｂと、その上側に積層された第２半導体層部分２３ａとを有している。この第２半導体層部分２３ａはシリコンで形成してあって、この第２半導体層部分を第２シリコン層部分２３ａと称する。
【００３１】
なお、上述したフレーム部１２は、共通な第１シリコン層２１下に犠牲層部分２２ｂとさらにその下側に第２シリコン層部分２３ｂを積層して備えている。
【００３２】
可動部１４と梁部１６とは、共通な第１シリコン層２１によって、部分的に一体的につながって形成されていて、かつ、フレーム部１２と梁部１６は、同様に、共通な第１シリコン層２１によって、部分的に一体的につながって形成されている。この第１シリコン層２１のつながっている部分により、フレーム部１２は梁部１６を支持し、かつ、梁部１６は可動部１４を支持している。さらに、可動部１４は、これが受ける外力によって運動できるように構成する必要がある。そのために、可動部１４がフレーム部１２と直接的につながらないようにするため、及び梁部１６によって当該運動が抑制されないようにするために、可動部１４とフレーム部１２との間、及び梁部１６の、フレーム部１２及び可動部１４とのつながり部分を除いた梁部１６の側縁と可動部１４との間は、間隙５０を以って切り離してある。この間隙５０は、加速度センサ１０の表面側から第１シリコン層２１を貫通させて凹部１５にまで達して設けられている。
【００３３】
また、上述した説明からも明らかなように、可動部１４は、第１シリコン層２１の部分２１ａと、犠牲層部分２２ｂと、第２シリコン層部分２３ａとを有していて、一方、梁部１６は、第１シリコン層部分２１ｂを有しているが、犠牲層部分２２ｂ及び第２シリコン層部分２３ａを有していない。従って、可動部１４の犠牲層部分２２ｂ及び第２シリコン層部分２３ａは、錘の役割を果たしており、可動部１４の運動に慣性を与える作用を有する。一方、梁部１６は、細長かつ薄型の板状部であって、可動部１４の運動時に撓む可撓部である（詳細は後述する。）。
【００３４】
また、上述した凹部１５の底面は、第１シリコン層部分２１ｂの露出面１６ｃと第２シリコン層部分２３ａの露出面１４ｃを含み、露出面１６ｃは、フレーム部１２の表面から第１の深さａのところにあり、また、露出面１４ｃは、フレーム部１２の表面から第１の深さａよりも浅い第２の深さｂのところにある。
【００３５】
図１（Ａ）、（Ｂ）、（Ｃ）及び図２に示す構成例では、四角枠状のフレーム部１２の各辺の中心から内側に直角に突出した４つの部分からなる梁部１６が設けられている。
【００３６】
この４つの梁部１６の突出した４つの部分の先端側で、可動部１４の中心部１４ａを支持している。この可動部１４の中心部１４ａの平面的形状は四角形であって、梁部１６は、四角形の４辺の中央部分でそれぞれつながっている。
【００３７】
可動部１４の中心部１４ａの周側に存在する４つの角部には、フレーム部１２側に向かってそれぞれ突出した突出部１４ｂが設けられている。
【００３８】
すなわち、可動部１４の突出部１４ｂは、梁部１６によって、枠状のフレーム部１２の内側の領域に、可動に支持されており、フレーム部１２及び梁部１６とは非接触として設けられている。
【００３９】
梁部１６を構成している第１シリコン層２１、すなわち第１シリコン層部分２１ｂには、機能素子、例えばピエゾ抵抗素子１７が設計に応じた適当な個数で形成されている。この実施例ではＭＥＭＳデバイスを加速度センサ１０としているので、これらピエゾ抵抗素子１７を、測定目的とする加速度が測定できる好適な位置に設けておけばよい。
【００４０】
さらに図１に示す構成例では、ピエゾ抵抗素子１７のそれぞれには、後述する熱酸化膜３２を貫通するコンタクトホール３４を埋め込んで、信号を外部に出力するための配線３６が接続されている。配線３６は、例えば従来公知のアルミニウム（Ａｌ）等の材料を適用することができる。加速度センサ１０の最表面には、パッシベーション膜３８が設けられている。
【００４１】
また、フレーム部１２には、梁部１６のピエゾ抵抗素子１７と電気的に接続されている電極パッド１８が設けられている。この電極パッド１８は、この例ではパッシベーション膜３８に開口して、配線３６の一部を露出させて形成されている。
【００４２】
すなわち、加速度センサ１０は、凹部１５内に、可動部１４と、ピエゾ抵抗素子１７が作り込まれている梁部１６とを含む微小構造体１３を具えている。ピエゾ抵抗素子１７は、ＬＯＣＯＳ酸化膜２４により、互いに素子分離されている。
【００４３】
ここで、梁部１６の具体的構成例につき説明する。
【００４４】
図３（Ａ）に示すように、梁部１６は、第１側面１６ａとこの第１側面１６ａと対向している第２側面１６ｂとを有している。梁部１６は、これら第１側面１６ａ及び第２側面１６ｂに挟まれた上面１６ｃ及び下面１６ｄを有している。梁部１６の幅、すなわち上面１６ｃ及び下面１６ｄの幅ｗ１は、例えば８６μｍ程度である。
【００４５】
この発明の加速度センサ１０の梁部１６は、くびれ部１９を有している。
【００４６】
くびれ部１９は、この例ではピエゾ抵抗素子１７の延在長に実質的に等しい長さＬ１を有している。このくびれ部１９は、ピエゾ抵抗素子１７の延在長（Ｌ１）に合わせて、これと平行に対向する位置に設けられている。
【００４７】
くびれ部１９は、１個又は２個以上が、ピエゾ抵抗素子１７が梁部１６の上面１６ｃ及び下面１６ｄを画成する端縁の部分領域ごとに、すなわち、この例では２つのピエゾ抵抗素子１７それぞれの両側４箇所に設けられている。
【００４８】
このくびれ部１９の延在長及び位置はこの例に限られず、任意好適なものとすることができる。くびれ部１９の延在長及び位置は、例えば、検出感度を調節することを目的として、ピエゾ抵抗素子１７の延在長よりも長く又は短くすることができるし、また、その位置をピエゾ抵抗素子１７の側面側に一致させないものとすることができる。
【００４９】
図２にも示すように、くびれ部１９は、上面１６ｃから下面１６ｄに至って設けられている。すなわち、くびれ部１９は、第１側面１６ａ及び第２側面１６ｂに凹状のへこみとして設けられている。
【００５０】
すなわち、くびれ部１９は、へこみの底面であって、上面１６ｃから下面１６ｄに至る略長方形状の主面１９ａと、この例では主面１９ａに直交する方向に延在して、主面１９ａに連接する直交側面１９ｂａ（側面１９ｂ）とを有している。この直交側面１９ｂａが上面１６ｃ及び下面１６ｄに画成する長さＬ２は、既に説明したｗ１が８６μｍである場合には、好ましくは例えば１０μｍ程度とするのがよい。
【００５１】
ここで、ｗ１を８６μｍとし、Ｌ２を１０μｍとし、Ｌ１を６０μｍとした場合の検出感度のシミュレーション結果について説明する。
【００５２】
表１は、シミュレーションの結果を示す表である。
【００５３】
なお、このシミュレーションは、チップ１１の外周部を拘束し、可動部１４のＸ軸方向及びＺ軸方向にそれぞれ加速度１Ｇを印加する、有限要素法による数値解析シミュレーションとして行った。
【００５４】
【表１】
2007322188.tif 000003
【００５５】
この場合には、Ｘ軸方向及びＺ軸方向（図１を参照されたい。）についての検出感度を３０％以上向上させることができる。
【００５６】
（第２の構成例）
この第２の構成例は、主面１９ａに連接する側面１９ｂに特徴を有している。すなわち、側面１９ｂを傾斜側面１９ｂｂとする点を除き、既に説明した第１の構成例と何ら変わるところがないため、これ以外の構成については同一番号を付してその詳細な説明は省略する。
【００５７】
図３（Ｂ）に示すように、第２の構成例は、へこみの底面であって、上面１６ｃから下面１６ｄに至る略長方形状の主面１９ａと、主面１９ａに対して鈍角θをなして延在し、かつ主面１９ａに連接する傾斜側面１９ｂｂとを有している。
【００５８】
なお、この例では、へこみ部１９が第１及び第２側面１６ａ及び１６ｂに開口する面の面積、すなわち上面及び下面１６ｃ及び１６ｄの端縁に接する辺の長さはピエゾ抵抗素子１７の延在長（Ｌ１）と等しくしてある。
【００５９】
従って、この例の主面１９ａは、既に説明した第１の構成例のくびれ部１９の主面１９ａの面積よりも小さい面積を有している。
【００６０】
この傾斜側面１９ｂｂが主面１９ａに対してなす各度鈍角θは大きいほど耐衝撃性は向上する。
【００６１】
鈍角θは、梁部１６の全長及びピエゾ抵抗素子１７の大きさを考慮して、この発明の目的を損なわない範囲で、すなわち、検出感度を向上させ、かつ梁部の強度を確保できる範囲で任意好適なものとすることができる。
【００６２】
このような構成とすれば、検出感度を向上させることができる。また、梁部１６の強度をより効果的に確保し、耐衝撃性を効果的に増強することができる。
【００６３】
（第３の構成例）
この第３の構成例は、主面１９ａに連接する側面１９ｂに特徴を有している。すなわち、側面１９ｂを曲面状側面１９ｂｃとする点を除き、既に説明した第１の構成例と何ら変わるところがないため、これ以外の構成については同一番号を付してその詳細な説明は省略する。
【００６４】
図３（Ｃ）に示すように、第３の構成例は、へこみの底面であって、上面１６ｃから下面１６ｄに至る略長方形状の主面１９ａと、主面１９ａを画成する辺に対して凹状に連接する曲面状側面１９ｂｃとを有している。すなわち、曲面状側面１９ｂｃはいわゆるハーフパイプ状の曲面で構成されている。
【００６５】
この例においても、へこみ部１９が第１及び第２側面１６ａ及び１６ｂに開口する面の面積、すなわち上面及び下面１６ｃ及び１６ｄの端縁に接する辺の長さはピエゾ抵抗素子１７の延在長（Ｌ１）と等しくしてある。
【００６６】
この曲面状側面１９ｂｃの曲率は傾向としては曲率が大きいほど耐衝撃性は向上するが、梁部１６の全長及びピエゾ抵抗素子１７の大きさを考慮して、この発明の目的を損なわない範囲で、すなわち、検出感度を向上させ、かつ梁部の強度を確保できる範囲で任意好適なものとすることができる。
【００６７】
従って、この例の主面１９ａは、既に説明した第１の構成例のくびれ部１９の主面１９ａの面積よりも小さい面積を有している。
【００６８】
このような構成とすれば、検出感度を向上させることができるとともに、梁部１６の強度をより効果的に確保し、耐衝撃性を効果的に増強することができる。
【００６９】
次に、この半導体加速度センサ１０の動作について簡単に説明する。
【００７０】
半導体加速度センサ１０に加速度がかかると、可動部１４が変位する。すなわち、可動部１４を支持する梁部１６には、可動部１４の変位量に応じた大きさの撓みが発生する。この撓みの大きさを、梁部１６に設けられているピエゾ抵抗素子１７の電気的な抵抗値の変化量として計測する。計測された抵抗値の変化量は、ピエゾ抵抗素子１７と電気的に接続されている電極パッド１８を介して、半導体加速度センサ１０の外部の検出回路等に出力される。このようにして、半導体加速度センサ１０にかかる加速度が定量的に検出される。
【００７１】
（製造方法）
次に、この発明のＭＥＭＳデバイスの製造方法について図４から図７を参照して説明する。
【００７２】
既に説明した構成を有するＭＥＭＳデバイスの製造は、従来公知の方法により行うことができる。
【００７３】
なお、この発明の構成例の説明では、基板上に同時に形成される多数のＭＥＭＳデバイス（半導体素子）のうち、代表として１つのＭＥＭＳデバイスを図示して説明する。また、この説明では、ＭＥＭＳデバイスの例として、上述したピエゾ型の半導体加速度センサ１０の一構成例につき、その製造方法の一例を説明する。
【００７４】
図４（Ａ）、（Ｂ)及び（Ｃ）は、製造途中の半導体加速度センサを、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【００７５】
図５（Ａ）、（Ｂ）及び（Ｃ）は、図４（Ｃ）から続く模式的な図である。
【００７６】
図６（Ａ）、（Ｂ）及び（Ｃ）は、図５（Ｃ）から続く模式的な図である。なお、図６（Ｂ）において、図（Ｂａ）は、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。図（Ｂｂ）は、図（Ｂａ）と同じ時点での図１（Ａ）のＢ−Ｂ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【００７７】
図７（Ａ）及び（Ｂ）は、図６（Ｃ）から続く模式的な図である。なお、図７（Ａ）において、図（Ａａ）は、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。図（Ａｂ）は、図（Ａａ）と同じ時点での図１（Ａ）のＢ−Ｂ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【００７８】
はじめに、図４（Ａ)に示すように、第１の面２０ａと、この第１の面（表面とする。）２０ａと対向する第２の面（裏面とする。）２０ｂとを有する基板２０を準備する。この半導体基板２０は、好ましくは、上述した第１シリコン層２１、犠牲層２２及び第２シリコン層２３を積層してなる構成を有するＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェハとするのがよい。しかしながら、半導体基板２０は、これに限定されず、犠牲層を含む任意好適な基板を用いることができる。
【００７９】
図４（Ａ）に示すように、半導体基板２０には、予め、複数のチップ領域２０ｃを区画して設定しておく。このチップ領域２０ｃは、個片化によりＭＥＭＳデバイス１０となる領域である。
【００８０】
次いで、半導体基板２０のチップ領域２０ｃの内側に、その内周枠領域２０ｄを設定する。この内周枠領域２０ｄは、微小構造体１３が形成されず、後に枠（フレーム）としてＭＥＭＳデバイス１０の外形を画成する領域である。
【００８１】
すなわち、チップ領域２０ｃには、フレーム部１２が形成されるフレーム（内周枠）領域２０ｄと、可動部１４が形成される可動部形成予定領域１４Ｘと、梁部１６が形成される梁部形成予定領域１６Ｘが含まれている。
【００８２】
この梁部形成予定領域１６Ｘは、既に説明したくびれ部１９の輪郭を含んでいる。
【００８３】
次に、ＭＥＭＳデバイスの本質的な機能を奏する微小構造体を作り込む。この微小構造体は、可動部と、この可動部を支持する梁部とを含む構造を有している。
【００８４】
そのために、まず、図４（Ｂ)に示すように、この基板２０の第１シリコン層２１上、すなわち、第１の面２０ａ側に、常法に従って、パッド（Ｐａｄ）酸化膜２５及びシリコン窒化膜２６を形成する。
【００８５】
然る後、従来公知のホトリソグラフィ工程により、パッド酸化膜２５及びシリコン窒化膜２６をパターニングして所定のマスクパターンを形成する。このマスクパターンは後述するＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）酸化膜を形成するためのマスクパターンである。
【００８６】
図４（Ｃ）に示すように、常法に従ってＬＯＣＯＳ酸化膜２４を形成する。このＬＯＣＯＳ酸化膜２４は、後述するピエゾ抵抗素子１７を素子分離する。
【００８７】
次に、マスクパターンとして使用されたパッド酸化膜２５及びシリコン窒化膜２６を除去する。
【００８８】
次いで、常法に従って、機能素子であるピエゾ抵抗素子１７を形成する。
【００８９】
例えば、まず、図５（Ａ）に示すように、基板２０に、上述したＬＯＣＯＳ酸化膜２４をマスクとして、イオン注入を行う。このイオン注入工程は、従来公知のイオン注入装置を使用すればよい。常法に従い、ＬＯＣＯＳ酸化膜２４から露出する領域に、イオン３０として、Ｐ型不純物である例えばボロン（Ｂ)を、打ち込む。
【００９０】
次いで、常法に従って、打ち込まれたイオンの熱拡散工程を行って、ＬＯＣＯＳ酸化膜２４の下側の領域まで、注入されたイオンを拡散させる。
【００９１】
この熱拡散工程により、基板２０のＬＯＣＯＳ酸化膜２４から露出する領域には、熱酸化膜３２が形成される（図５（Ａ））。
【００９２】
このように、常法に従って、基板２０の所定の位置に、機能素子、すなわち加速度を検出するための素子であるピエゾ抵抗素子１７を作り込む。この実施例では梁部形成予定領域１６Ｘに、ピエゾ抵抗素子１７を作り込む。
【００９３】
次に、図５（Ｂ）に示すように、従来公知のホトリソグラフィ工程及びエッチング工程により、ピエゾ抵抗素子１７に電気的に接続するための熱酸化膜３２を貫通するコンタクトホール３４を形成する。
【００９４】
然る後、図５（Ｃ）に示すように、ＬＯＣＯＳ酸化膜２４及び熱酸化膜３２上に、例えば、コンタクトホール３４を埋め込む配線３６を、従来公知の形成工程により形成する。
【００９５】
この工程により、ピエゾ抵抗素子と配線３６とは電気的に接続される。また、配線３６は、デバイスの任意好適な位置、例えばフレーム部１２上にまで延在するように導出される。
【００９６】
次いで、図６（Ａ）に示すように、熱酸化膜３２の露出している領域（後述する可動部１４及び梁部１６の形成予定領域１４Ｘ及び１６Ｘ）を、常法に従って、除去する。
【００９７】
さらに、図６（Ｂｂ）に示すように、例えばシリコン窒化膜（Ｓｉ3Ｎ4）であるパッシベーション膜３８を、上述の熱酸化膜３２が除去された領域を除く基板２０上に、形成する。
【００９８】
パッシベーション膜３８は、後述する可動部形成予定領域１４Ｘが露出するパターンとして、従来公知のホトリソグラフィ工程及びエッチング工程により、パターニングされる。このパターニング時に、フレーム部１２に設けられたパッシベーション膜３８から、上述したピエゾ素子１７に接続されている配線３６の一部分を露出させて電極パッド１８を形成してもよい。
【００９９】
次いで、可動部１４及び梁部１６として完成していない前駆体を含む前駆微小構造体１３ａを形成する（図７参照。）。この前駆微小構造体１３ａは、犠牲層２２により固定されている微小構造体を含んでいる。前駆微小構造体１３ａは、基板２０の表面（２０ａ）側及び裏面（２０ｂ）側の第１及び第２シリコン層２１及び２３を、犠牲層２２をエッチングストッパ層として部分的にエッチングして間隙５０及び凹部１５を形成することにより得られる。
【０１００】
そのためには、例えば、まず、間隙５０を形成するために厚膜レジストによるマスクパターンを、従来公知のホトリソグラフィ工程、例えば、コンタクト露光工程又はプロジェクション露光工程により形成する（図示せず。）。
【０１０１】
このマスクパターンは、内周枠領域２０ｄの内側であって、可動部形成予定領域１４Ｘ及びくびれ部１９の輪郭（外形）を含む梁部形成予定領域１６Ｘ外の領域を開口させる。
【０１０２】
次いで、図６（Ｂｂ）に続く図６（Ｃ）に示すように、このマスクパターンをマスクとして、常法に従い、例えば、いわゆるＢｏｓｈ法による第１シリコン層２１の表面から、犠牲層であるＢＯＸ層２２の表面に達するまで、第１シリコン層２１のエッチングを行う。このエッチングは、例えば、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式で、材料としてＣ4Ｆ8を用いて側壁保護を行い、またエッチャントとしてＳＦ6を用いてエッチングを行う。このエッチングは、側壁保護工程とエッチング工程とを適宜繰り返すことにより、深堀エッチングを行うものとすればよい。
【０１０３】
すなわち、この例ではＢＯＸ層２２をエッチングストッパ層として使用してエッチングを行っている。
【０１０４】
従って、ＢＯＸ層２２は、この工程によっては除去されない。すなわち、可動部１４が形成される領域と梁部１６が形成される領域とは、ＢＯＸ層２２により接続されている。
【０１０５】
この間隙５０の形成により、可動部形成予定領域１４Ｘの第１シリコン層部分２１ａと、梁部形成予定領域１６Ｘの第１シリコン層部分２１ｂと、フレーム部１２の第１シリコン層部分２１ｃとが残存する。すなわち、梁部形成予定領域１６Ｘの第１シリコン層部分２１ｂには、くびれ部１９が形成される。
【０１０６】
次に、図７（Ａ）、すなわち図７（Ａａ）及び（Ａｂ）に示すように、第２シリコン層２３に対してエッチングを行って、ＢＯＸ層２２により固定されている未完成な可動部１４と未完成な梁部１６とを含む不可動な前駆微小構造体１３ａを完成させる。
【０１０７】
具体的には、例えば、基板２０を、第２の面２０ｂが上側になるように反転させ、基板２０の第２の面２０ｂ側から、上述と同様に厚膜レジストによるマスクパターンを、ホトリソグラフィ技術を用いて形成し、次いで上述と同様のＢｏｓｈ法によるエッチング工程を行うことにより、深堀加工すればよい。このエッチングは、フレーム部１２として残存させる内周枠領域２０ｄの内側の領域に対して行う。
【０１０８】
このとき、梁部形成予定領域１６Ｘについては、ＢＯＸ層２２に至るまで、ＢＯＸ層２２をエッチングストッパ層として、第２シリコン層２３に対して、エッチングを行う。また、可動部形成予定領域１４Ｘの第２シリコン層２３に対しては、第２シリコン層２３の厚みの一部分についてのみエッチングを行って露出面（底面）１４ｃを形成する。このとき、形成される凹部１５のフレーム部１２の頂面からの深さは、ＢＯＸ層２２の表面までの第１深さａと、第２シリコン層２３の被エッチング面までの第２深さｂとを有している。可動部１４の厚みは、第２シリコン層２３の被エッチング面までの第２深さｂを第１深さａから減じた厚みｃである。なお、第１深さａは、第２深さｂよりも大である。
【０１０９】
可動部形成予定領域１４Ｘの第２シリコン層部分２３ａに対するエッチングに際しては、第２シリコン層２３の厚さよりも薄く、かつ可動部１４が所定量の可動幅を確保できる任意好適な範囲に収まる程度にエッチング深さを調節してエッチングを行えばよい。
【０１１０】
このような工程により、半導体基板２０の裏面側に凹凸の底面を有する凹部１５が形成されることにより前駆微小構造体１３ａが形成される。このとき、梁部形成予定領域１６Ｘの第１シリコン層部分２１ｂは、ＢＯＸ層２２により裏打ちされることによりその強度が補強された状態であり、かつ梁部形成予定領域１６Ｘと可動部形成予定領域１４ＸとはＢＯＸ層２２により接続された状態である。すなわち、前駆微小構造体１３ａは、この時点では不可動の構造体である。
【０１１１】
次に、上述した前駆微小構造体１３ａを可動な微小構造体１３として完成させる。そのためには、犠牲層（ＢＯＸ層）２２のうち、凹部１５に露出している犠牲層部分２２ａを除去する。この犠牲層部分２２ａの除去により、第１シリコン層２１と残存している第２シリコン層部分２３ｂとの間に犠牲層部分２２ｂが残存する。その結果、梁部１６は、所定の加速度の計測ができる程度に撓み自在な状態になる。すなわち、この時点で初めて、微小構造体１３、すなわち、可動部１４及び梁部１６は可動な構造体となる。
【０１１２】
この工程は、具体的には、犠牲層２２の材料に応じた工程とすればよい。ただし、配線１６、ピエゾ抵抗素子１７等のその他の構成が奏する機能を損なわない工程とする必要がある。
【０１１３】
この例では犠牲層（ＢＯＸ層）２２は、シリコン酸化膜であるので、例えば、酢酸（ＣＨ3ＣＯＯＨ）／フッ化アンモニウム（ＮＨ3Ｆ）／フッ化水素アンモニウム（ＮＨ4Ｆ）（溶液）を任意好適な混合比（組成比）とした混合溶液をエッチャントとして、従来公知のウェットエッチング工程を実施すればよい。
【０１１４】
次に、図７（Ａ）に示したダイシングラインｄ、すなわちチップ領域２０ｃの境界線に沿って、研削して個片化する。この個片化工程は、従来公知のダイシング装置を用いて行うことができる。
【０１１５】
図７（Ｂ）に示すように、このようにして、１枚の半導体基板２０から複数個のＭＥＭＳデバイス（半導体加速度センサ）１０が完成する。
【図面の簡単な説明】
【０１１６】
【図１】（Ａ）は、ＭＥＭＳデバイスの一実施例である半導体加速度センサの表面側を示す平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口、（Ｃ）は、（Ａ）のＢ−Ｂ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【図２】ＭＥＭＳデバイスの一実施例である半導体加速度センサの裏面側を示す、構成要素を説明するための概略的な平面図である。
【図３】（Ａ）は図１（Ａ）において点線で囲まれた領域Ｘを拡大して、くびれ部の構成例１を説明する部分拡大図であり、（Ｂ）はくびれ部の構成例２、及び図３（Ｃ）はくびれ部の構成例３を示す部分拡大図である。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、製造途中の半導体加速度センサを、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、図４（Ｃ）から続く模式的な図である。
【図６】（Ａ）、（Ｂ）及び（Ｃ）は、図５（Ｃ）から続く模式的な図である。なお、図６（Ｂ）において、図（Ｂａ）は、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。図（Ｂｂ）は、図（Ｂａ）と同じ時点での図１（Ａ）のＢ−Ｂ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【図７】（Ａ）及び（Ｂ）は、図６（Ｃ）から続く模式的な図である。なお、図７（Ａ）において、図（Ａａ）は、図１（Ａ）のＡ−Ａ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。図（Ａｂ）は、図（Ａａ）と同じ時点での図１（Ａ）のＢ−Ｂ’で示した一点鎖線と同じ位置で切断した切り口を示す概略的な図である。
【符号の説明】
【０１１７】
１０：ＭＥＭＳデバイス（半導体加速度センサ）
１１：チップ
１２：フレーム部
１３：微小構造体
１３ａ：前駆微小構造体
１４：可動部（錘部）
１４ａ：中心部（可動部の）
１４ｂ：突出部（可動部の）
１４ｃ：第２シリコン層部分の露出面
１４Ｘ：可動部形成予定領域
１５：凹部
１６：梁部
１６ａ：第１側面
１６ｂ：第２側面
１６ｃ：上面
１６ｄ：下面
１６Ｘ：梁部形成予定領域
１６Ｙ：第１シリコン層部分の露出面
１７：機能素子（ピエゾ抵抗素子）
１８：電極パッド
１９：くびれ部
１９ａ：主面
１９ｂ側面
１９ｂａ：直交側面
１９ｂｂ：傾斜側面
１９ｂｃ：曲面状側面
２０：半導体基板（ＳＯＩウェハ）
２０ａ：第１の面
２０ｂ：第２の面
２０ｃ：チップ領域
２０ｄ：内周枠領域
２１：第１半導体層（第１シリコン層）
２１ａ、２１ｂ、２１ｃ：第１シリコン層部分
２２：犠牲層（ＢＯＸ層）
２２ａ、２２ｂ：犠牲層部分
２３：第２半導体層（第２シリコン層）
２３ａ、２３ｂ：第２シリコン層部分
２４：ＬＯＣＯＳ酸化膜
２５：パッド酸化膜
２６：シリコン窒化膜
３０：イオン
３２：熱酸化膜
３４：コンタクトホール
３６：配線
３８：パッシベーション膜
５０：間隙
【図１】
2007322188.tif 000004
【図２】
2007322188.tif 000005
【図３】
2007322188.tif 000006
【図４】
2007322188.tif 000007
【図５】
2007322188.tif 000008
【図６】
2007322188.tif 000009
【図７】
2007322188.tif 000010