(57)【要約】【課題】低電力消費、高セル密度、高速及び不揮発で、誤読み出しのない抵抗変化メモリ装置を提案する。【解決手段】本発明の例に関わる抵抗変化メモリ装置は、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録媒体１３と、記録媒体１３上に配置され、記録媒体１３の表面に対して垂直方向に電気伝導度が高いという異方性を有する異方性導電材料から構成される層１７とを備える。【選択図】図９
2007273618.tif 000002
【特許請求の範囲】
【請求項１】
電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録媒体と、前記記録媒体上に配置され、前記記録媒体の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料から構成される層とを具備することを特徴とする抵抗変化メモリ装置。
【請求項２】
前記異方性導電材料は、ＳＷＮＴ(single walled carbon nanotube)、ＭＷＮＴ（multi walled carbon nanotube）、K0.3MoO3及びK0.3RuO3のグループから選択される１つであることを特徴とする請求項１に記載の抵抗変化メモリ装置。
【請求項３】
前記異方性導電材料の厚さは、5nm〜15nmの範囲内の値に設定されることを特徴とする請求項１又は２に記載の抵抗変化メモリ装置。
【請求項４】
抵抗変化メモリ装置と、前記抵抗変化メモリ装置に対向して配置される導電性プローブとを具備し、
前記抵抗変化メモリ装置は、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録媒体と、前記記録媒体上に配置され、前記記録媒体の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料から構成される層とを有し、
前記導電性プローブを用いて、前記電流及びジュール熱の少なくとも１つを、前記異方性導電材料から構成される層を介して、前記記録媒体に与えることを特徴とする導電性プローブ装置。
【請求項５】
前記抵抗変化メモリ装置は、第１半導体チップ上に形成され、前記導電性プローブは、前記第１半導体チップに対向して配置される第２半導体チップ上に形成されるカンチレバーであることを特徴とする請求項４に記載の導電性プローブ装置。
【請求項６】
互いに交差する第１及び第２導電線と、前記第１及び第２導電線の間に接続されるメモリセルとを具備し、
前記メモリセルは、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録層と、前記記録層の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料から構成される層とのスタック構造を有する
ことを特徴とする抵抗変化メモリ装置。
【請求項７】
前記メモリセルは、前記電流によってジュール熱を発生するヒータ層をさらに有することを特徴とする請求項６に記載の抵抗変化メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリ装置(phase-change memory device)などの抵抗変化メモリ装置し、特に、導電性ナノプローブアレイ(conductive nano-probe array)及びＳＰＭ(scanning probe microscope)との結合により構成される記録／再生装置(recording/reproducing device)に使用される。
【背景技術】
【０００２】
ＨＤＤ(hard disk drive)などの磁気記録装置の容量の増大が限界に近づいている今、電力消費(power consumption)の削減、セルサイズの縮小、セル密度の向上、動作速度の高速化などを今後も継続して行うことを可能にするスケーラビリティのある代替物(substitute)が模索されている。
【０００３】
その代替物には、ＨＤＤの大容量性とＤＲＡＭの高速性、さらには、低コストで、かつ、最終製品への搭載が簡略であることが要求される。
【０００４】
そのような代替物の候補の一つに、記録媒体(recording medium)上に導電性ナノプローブアレイを配置したＭＥＭＳ(micro electro mechanical systems)メモリがある(例えば、特許文献１，２及び非特許文献１〜５を参照)。
【０００５】
ＭＥＭＳメモリのなかには、１００，０００を超える導電性ナノプローブを持つものや、ポリマー記録媒体を軟化させ、これに刻み(indent)を付けるために、加熱された導電性ＡＦＭプローブ先端(conductive AFM probe tip)を利用するものなどが知られている。
【０００６】
しかし、プローブを読み出し／書き込みデバイスとして使用する設計の全てにおいては、ビットサイズを最小に抑え、これによって記録密度を最大にするために、プローブ先端の鋭さが制限要因となる。
【０００７】
そこで、非特許文献１では、ＭＥＭＳプローブ／カンチレバーシステムを採用し、記録媒体とプローブとを１つのチップ上のシステム、即ち、ＳｏＣ(system on chip)とする。この場合、３０ｎｍという最小ビットサイズで、６００ギガビット／インチ２を超える記録密度を実現する。
【０００８】
これは、ミリピード(millipede)と呼ばれ、特に、電力消費の削減と動作速度の高速化に優れている。
【０００９】
また、非特許文献４では、ミリピードと同様に、記録媒体上に導電性ＡＦＭプローブアレイを配置する。この文献に開示される技術は、ポリマー記録媒体の代わりに、記録媒体として相変化材料を使用し、相変化材料の抵抗値の変化によりデータを記録し、読み出しは、導電性ＡＦＭプローブ先端と基板との間を流れる電流によりその抵抗値を検出することにより行う、というものである。
【００１０】
この場合、導電性ＡＦＭプローブには、相変化材料を電場又はジュール熱により相変化させるという機能が要求される。
【００１１】
しかし、相変化材料の相変化が不完全であると、“０”データの抵抗値と“１”データの抵抗値との差(margin)を十分に確保できず、誤ったデータの読み出し、という問題が発生する。
【特許文献１】特開２００４−３２６８８６号公報
【特許文献２】ＷＯ−２００４−９７８２２号パンフレット
【非特許文献１】“The “Millipede”-Nanotechnology Entering Data Storage”, IEEE TRANSACTIONS ON NANOTECHNOLOGY, VOL.1, No.1, MARCH, 2002, pg 39-55, P.Vettiger et al.
【非特許文献２】“Electrical probe storage using Joule heating in phase change media”, Applied Physics Letters, 85, (26), 2004, pg 6392-6394, S.Gidon et al.
【非特許文献３】“Minimal phase-change marks produced in amorphous Ge2Sb2Te5 films”, Japanese Journal of Applied Physics, 43, (6B), 2004, pg L818-L821, T.Gotoh et al.
【非特許文献４】“Nanometer-scale erasable recording using atomic force microscope on phase change media”, Japanese Journal of Applied Physics, 36, 1997, pg 523-525, H.Kado et al.
【非特許文献５】“Understanding the electro-thermal processes involved in probe storage on phase-change media”, Optical Data Storage, 2003, M.Armand et al.
【非特許文献６】“Growth process of vertically aligned single-walled carbon nanotubes”, Shigeo Maruyama *, Erik Einarsson, Yoichi Murakami, Tadao Edamura, Chemical Physics Letters 403, 320(2005).
【非特許文献７】“Creation of Highly Oriented Freestanding Carbon Nanotube Film by Subliminating Decomposition of Silicon Carbide Film”, T. Shimizu, Y. Ishikawa, M. Kusunoki, T. Nagano, and N. Shibata, Japanese Journal of Applied Physics 39, L1057(2000).
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の例では、低電力消費、高セル密度、高速及び不揮発で、誤読み出しのない抵抗変化メモリ装置を提案する。
【課題を解決するための手段】
【００１３】
本発明の例に関わる抵抗変化メモリ装置は、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録媒体と、記録媒体上に配置され、記録媒体の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料から構成される層とを備える。
【００１４】
本発明の例に関わる導電性プローブ装置は、抵抗変化メモリ装置と、抵抗変化メモリ装置に対向して配置される導電性プローブとを備える。抵抗変化メモリ装置は、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録媒体と、記録媒体上に配置され、記録媒体の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料から構成される層とを有する。そして、導電性プローブを用いて、電流及びジュール熱の少なくとも１つを、異方性導電材料から構成される層を介して、記録媒体に与える。
【００１５】
本発明の例に関わる抵抗変化メモリ装置は、互いに交差する第１及び第２導電線と、第１及び第２導電線の間に接続されるメモリセルとを備える。メモリセルは、電流及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料から構成される記録層と、記録層の表面に対して垂直方向に電気伝導度が高いという異方性を有する異方性導電材料から構成される層とのスタック構造を有する。
【発明の効果】
【００１６】
本発明の例によれば、低電力消費、高セル密度、高速及び不揮発で、誤読み出しのない抵抗変化メモリ装置を実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１８】
１．  概要  
本発明の例は、電流(電場)及びジュール熱の少なくとも１つによって抵抗値が変化する抵抗変化材料を記録媒体とする抵抗変化メモリ装置に関し、記録媒体上に、その表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する異方性導電材料からなる層(導電層)を配置した点に特徴を有する。
【００１９】
抵抗変化材料は、例えば、相変化材料であり、異方性導電材料は、例えば、基板面に対して軸方向が垂直に配向したＳＷＮＴ(single walled carbon nanotube)及びＭＷＮＴ（multi walled carbon nanotube）、K0.3MoO3、並びに、K0.3RuO3のうちの１つから構成される。異方性導電材料の厚さは、5nm〜15nmの範囲内の値に設定される。
【００２０】
そして、抵抗変化メモリ装置上に導電性ナノプローブを配置し、導電性プローブ装置を構成すれば、導電性ナノプローブを用いて、電流(電場)及びジュール熱の少なくとも１つを、異方性導電材料から構成される層を介して、抵抗変化材料からなる記録媒体に与え、セット(書き込み)／リセット動作を行うことができる。
【００２１】
また、抵抗変化メモリ装置の位置をＸ／Ｙスキャナーで制御し、導電性ナノプローブの位置をドライバで制御し、さらに、導電性ナノプローブをＳＰＭ(scanning probe microscope)などの測定装置に接続すれば、記録／再生装置が実現できる。
【００２２】
尚、ＳＰＭは、ＳＴＭ（scanning tunneling microscope）、ＡＦＭ（atomic force microscope）などの走査型プローブ顕微鏡の総称のことである。
【００２３】
２．  参考例  
まず、本発明の前提となる参考例を説明する。
【００２４】
参考例は、相変化メモリ装置及びそれを用いた記録／再生装置に関する。  
図１は、参考例に関わる記録／再生装置の概要を示している。
【００２５】
相変化メモリ装置１１の主な構成要素は、下部電極１２、下部電極１２上の相変化材料からなる記録媒体１３及び記録媒体１３上の導電層１４である。下部電極１２は、例えば、金属から構成され、記録媒体１３は、例えば、ＧＳＴ(Ge2Sb2Te5)から構成され、導電層１４は、例えば、薄い絶縁体から構成される。
【００２６】
導電性ＡＦＭ(conductive AFM)１５には、導電性プローブ１６が接続され、導電性プローブ１６は、２次元又は３次元の動作が可能となっている。
【００２７】
ここで、初期状態では、図２に示すように、記録媒体１３は、アモルファス(amorphous)であり、高抵抗値(high ρ)を有しているものとする。
【００２８】
セット(書き込み)プロセスでは、まず、アクセス動作により、導電性プローブ１６を駆動し、その先端(tip)を記録媒体１３の選択された番地の上部の導電層１４に接触させる。
【００２９】
この後、導電性ＡＦＭ１５を用いて、第１電流パルスを記録媒体の選択された番地に供給する。すると、図３に示すように、例えば、電子ｅ−が導電性プローブ１６の先端及び導電層を介して、記録媒体の選択された番地に移動し、その番地の温度を上昇させる。温度がガラス転移温度を超えると、図４に示すように、その番地は、結晶(crystalline)に変化し、低抵抗値(low ρ)となる。
【００３０】
リセットプロセスでは、まず、アクセス動作により、導電性プローブ１６を駆動し、その先端(tip)を記録媒体１３の選択された番地の上部の導電層１４に接触させる。
【００３１】
この後、導電性ＡＦＭ１５を用いて、第１電流パルスよりも大きな第２電流パルスを記録媒体の選択された番地に供給する。すると、図５に示すように、例えば、電子ｅ−が導電性プローブ１６の先端及び導電層を介して、記録媒体の選択された番地に移動し、その番地の温度を上昇させる。温度が記録媒体の融点を超えると、図６に示すように、その番地は、アモルファス(amorphous)に変化し、高抵抗値(high ρ)となる。
【００３２】
しかし、リセットプロセスでは、記録媒体１３の選択された番地の全てがアモルファス化されない。これは、導電性プローブ１６の先端に近い部分が他の部分よりも高温となる温度勾配に原因があると考えられるが、これをなくすことは困難である。
【００３３】
従って、図７に示すように、記録媒体１３の上部から見た場合に、リセットプロセスによりアモルファス化された番地の周囲には、円光(halo)状の低抵抗値(low ρ)の結晶部が残ることになる。
【００３４】
この場合、読み出し時に、その番地に読み出し電流を流そうとすると、図８に示すように、導電性プローブ１６の先端から放出される電子ｅ−は、低抵抗の結晶部に優先的に流れるため、その番地の正確な抵抗値を読み出すことができず、誤読み出しが発生する。
【００３５】
また、セットプロセスにより、この状態から、再び、その番地を結晶化しようとしても、読み出し時と同様、図８に示すように、導電性プローブ１６の先端から放出される電子ｅ−は、低抵抗の結晶部に優先的に流れるため、書き込みを繰り返して行うことができない、という問題が発生する。
【００３６】
３．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。  
以下の実施の形態では、抵抗変化メモリ装置の代表例である相変化メモリ装置及びそれを用いた記録／再生装置について説明する。
【００３７】
(1)   第１実施の形態  
A.  構造  
図９は、第１実施の形態に関わる記録／再生装置の概要を示している。
【００３８】
相変化メモリ装置１１の主な構成要素は、下部電極１２、下部電極１２上の相変化材料からなる記録媒体１３及び記録媒体１３上の導電層１４である。下部電極１２は、例えば、金属から構成され、記録媒体１３は、例えば、ＧＳＴ(Ge2Sb2Te5)から構成され、導電層１４は、異方性導電材料から構成される。
【００３９】
導電性ＡＦＭ１５には、導電性プローブ１６が接続され、導電性プローブ１６は、２次元又は３次元の動作が可能となっている。
【００４０】
ここで、異方性導電材料は、導電性プローブ１６の接触抵抗が低く、かつ、導電性プローブ１６の接触による磨耗が少ないフレキシブルな材料である。また、異方性導電材料は、記録媒体１３の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有する。
【００４１】
このような特徴を併せ持つ異方性導電材料の有力候補としては、例えば、ＳＷＮＴ、K0.3MoO3や、K0.3RuO3などがある。
【００４２】
例えば、ＳＷＮＴの場合、整列された多数の円筒状分子は、記録媒体１３の表面に対して垂直方向に配向されるため、その垂直方向における導電層１４の電気伝導度は、記録媒体１３の表面に対して水平方向における導電層１４の電気伝導度よりも十分に大きい。この場合、導電性プローブ１６から放出される電子は、円筒状分子の軌道に沿って流れるため、記録媒体１３の選択された番地の外にリーク電流が流れることがない。
【００４３】
従って、セット状態からリセット状態にするに当たって、記録媒体１３の選択された番地の周囲に、円光(halo)状の低抵抗値(low ρ)の結晶部が形成されたとしても、読み出し時、又は、再度の書き込み時に、電子が円光状の結晶部にリークすることはなく、誤読み出しの防止と書き込みの繰り返しを実現できる。
【００４４】
異方性導電材料の厚さは、以下の点を考慮して決定される。
【００４５】
・  導電性プローブ１６の接触による擦り切れによって記録媒体１３にダメージを与えない十分な厚さであること。
【００４６】
・  記録媒体１３の酸化や蒸発を防止するのに十分な厚さであること。
【００４７】
・  異方性導電材料の異方性が薄れ、記録媒体１３の選択された番地に隣接する番地に電流経路が発生しないように十分に薄いこと。
【００４８】
・  記録媒体１３と導電性プローブ１６との距離が熱的に離れ過ぎず、かつ、低電力消費を実現できるように十分に薄いこと。
【００４９】
以上の点を考慮すると、異方性導電材料の厚さは、5nm〜15nmの範囲内の値に設定することが好ましい。
【００５０】
B.  動作  
次に、図９の記録／再生装置の動作を説明する。
【００５１】
初期状態では、図１０に示すように、記録媒体１３は、アモルファス(amorphous)であり、高抵抗値(high ρ)を有しているものとする。
【００５２】
セット(書き込み)プロセスでは、まず、アクセス動作により、導電性プローブ１６を駆動し、その先端を記録媒体１３の選択された番地の上部の導電層１４に接触させる。
【００５３】
この後、導電性ＡＦＭを用いて、第１電流パルスを記録媒体の選択された番地に供給する。すると、図１１に示すように、例えば、電子ｅ−が導電性プローブ１６の先端及び導電層を介して、記録媒体の選択された番地に移動し、その番地の温度を上昇させる。温度がガラス転移温度を超えると、図１２に示すように、その番地は、結晶(crystalline)に変化し、低抵抗値(low ρ)となる。
【００５４】
リセットプロセスでは、まず、アクセス動作により、導電性プローブ１６を駆動し、その先端を記録媒体１３の選択された番地の上部の導電層１４に接触させる。
【００５５】
この後、導電性ＡＦＭを用いて、第１電流パルスよりも大きな第２電流パルスを記録媒体の選択された番地に供給する。すると、図１３に示すように、例えば、電子ｅ−が導電性プローブ１６の先端及び導電層を介して、記録媒体の選択された番地に移動し、その番地の温度を上昇させる。温度が記録媒体の融点を超えると、図１４に示すように、その番地は、アモルファス(amorphous)に変化し、高抵抗値(high ρ)となる。
【００５６】
ここで、参考例で説明したように、リセットプロセスでは、記録媒体１３の選択された番地の全てがアモルファス化されない。このため、図１５に示すように、記録媒体１３の上部から見た場合に、リセットプロセスによりアモルファス化された番地の周囲には、円光(halo)状の低抵抗値(low ρ)の結晶部が残る。
【００５７】
しかし、第１実施の形態では、参考例で示すような誤読み出しや、書き込みを繰り返して行えない、という問題が発生することはない。
【００５８】
なぜなら、読み出し時に、その番地に読み出し電流を流すと、図１６に示すように、導電性プローブ１６の先端から放出される電子ｅ−は、導電層１４を構成する異方性導電材料を経由して、その番地の高抵抗のアモルファス部に集中して流れるからである。
【００５９】
従って、その番地の正確な抵抗値を読み出すことができる。
【００６０】
また、セットプロセスにより、図１５に示す状態から、再び、その番地を結晶化しようとする場合にも、読み出し時と同様、図１６に示すように、導電性プローブ１６の先端から放出される電子ｅ−は、導電層１４を構成する異方性導電材料を経由して、その番地の高抵抗のアモルファス部に集中して流れるため、書き込みを繰り返して行うことができる。
【００６１】
C.  まとめ  
以上のように、第１実施の形態によれば、記録媒体を覆う層を異方性導電材料から構成することにより、低電力消費、高セル密度、高速及び不揮発で、読み出しマージンを大きくとれる相変化メモリ装置を実現できる。
【００６２】
(2)   第２実施の形態  
図１７は、第２実施の形態に関わる記録／再生装置の概要を示している。
【００６３】
本発明の例に関わる相変化メモリ装置１１は、半導体チップ２０Ａ上に形成され、Ｘ／Ｙスキャナー１８上に配置される。Ｘ／Ｙスキャナー１８は、相変化メモリ装置１１の位置を２次元で制御する。
【００６４】
相変化メモリ装置１１上には、これに対向するように、導電性プローブアレイとしてのカンチレバーアレイ１９を有する半導体チップ２０Ｂが配置される。相変化メモリ装置１１内の記録媒体は、カンチレバーアレイ１９に対応して複数のエリアに分けられている。複数のカンチレバー１９は、マルチプレクスドライバ２１，２２により駆動される。
【００６５】
読み出し／書き込み(セット)動作及びリセット動作は、複数のカンチレバー１９に対して同時に並行して行うこともできるし、カンチレバー１９ごとに行うこともできる。カンチレバーアレイ１９は、例えば、ＭＥＭＳ技術により形成することができる。
【００６６】
この記録／再生装置は、ミリピードに近似しているが、ミリピードに対して以下の優位点を有する。
【００６７】
記録媒体の選択された番地を相変化させるに当たって、カンチレバー１９からその番地に熱を伝導するだけではなく、さらに、その番地に電流を流しながら加熱するため、高速にセット／リセット動作を行うことができる。
【００６８】
また、異方性導電材料から構成される層のフレキシビリティにより、カンチレバー１９は、３次元で動作させる必要がない。即ち、カンチレバー１９は、常に、異方性導電材料から構成される層に接触した状態にしておき、アクセス動作は、マルチプレクスドライバ２１，２２により、カンチレバー１９を２次元で駆動すればよい。
【００６９】
従って、カンチレバー１９の駆動機構が簡略化され、製造コストの低下と共に、システムの微細化に貢献できる。
【００７０】
(3)   第３実施の形態  
第３実施の形態は、相変化メモリ装置を不揮発性半導体メモリとしてのＰＲＡＭ(phase-change random access memory)に適用した場合に関する。
【００７１】
A.  構造  
図１８は、クロスポイント型ＰＲＡＭを示している。
【００７２】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１は、Ｘ方向に延び、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１は、Ｙ方向に延びる。
【００７３】
ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１の一端は、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続される。
【００７４】
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒｉ−１，Ｒｉ，Ｒｉ＋１が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃｉ−１，Ｃｉ，Ｃｉ＋１が入力される。
【００７５】
メモリセル３３は、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１との交差部に配置される。いわゆるクロスポイント型セルアレイ構造である。
【００７６】
メモリセル３３には、記録／再生時における回り込み電流(sneak current)を防止するためのダイオード３４が付加される。
【００７７】
図１９は、メモリセルアレイの構造を示している。  
半導体チップ３０上には、ワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１とビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１が配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。
【００７８】
このようなクロスポイント型セルアレイ構造の特徴は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図２０及び図２１に示すように、メモリセル３３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
【００７９】
メモリセル３３は、例えば、図２２に示すように、相変化材料から構成される記録層(記録媒体)１３、異方性導電材料から構成される導電層１７及びヒータ層３５のスタック構造から構成される。
【００８０】
異方性導電材料は、記録層１３の表面に対して垂直方向の電気伝導度が前記垂直方向以外の方向における電気伝導度より高いという異方性を有するＳＷＮＴ、K0.3MoO3や、K0.3RuO3などから構成される。
【００８１】
ヒータ層３５は、電流が流れることによってジュール熱を発生する性質を有する材料から構成される。
【００８２】
そして、１つのメモリセル３３により１ビットデータが記憶される。また、ダイオード３４は、ワード線ＷＬｉとメモリセル３３との間に配置される。
【００８３】
尚、  記録層１３、導電層１７及びヒータ層３５の位置関係は、図２２に示す場合に限られない。
【００８４】
B.  動作  
図１８及び図１９を用いて記録／再生動作を説明する。  
ここでは、点線Ａで囲んだメモリセル３３を選択し、これについて記録／再生動作を実行するものとする。
【００８５】
セット(書き込み)動作は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて第１電流パルスを流せばよいため、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。ビット線ＢＬｊを固定電位（例えば、接地電位）とすれば、ワード線ＷＬｉに負の電位を与えればよい。
【００８６】
この時、点線Ａで囲まれた選択されたメモリセル３３では、電子ｅ−がワード線ＷＬｉから点線Ａで囲んだメモリセル３３を介してビット線ＢＬｊに移動するため、ヒータ層により記録媒体の温度が上昇する。そして、温度が、一定時間（典型的には100ns〜1μs程度）以上、ガラス転移温度を超えると、記録媒体は、結晶に変化し、低抵抗値となる。
【００８７】
リセット動作は、選択されたメモリセル３３に電圧を印加し、そのメモリセル３３内に電位勾配を発生させて第１電流パルスよりも大きな第２電流パルスを流せばよいため、セット動作と同様に、例えば、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に低い状態を作る。
【００８８】
この時、点線Ａで囲まれた選択されたメモリセル３３では、電子ｅ−がワード線ＷＬｉから点線Ａで囲んだメモリセル３３を介してビット線ＢＬｊに移動するため、ヒータ層により記録媒体の温度が上昇する。そして、温度が、記録媒体の融点を超えた後、電流が遮断され、さらに、熱が周囲に逃げることで急冷されると、記録媒体は、アモルファスに変化し、高抵抗値となる。
【００８９】
読み出し動作は、読み出し回路から選択されたメモリセル３３に読み出し電流を流せばよい。この時、読み出し電流は、異方性導電材料である導電層を介して流れるため、例えば、リセット状態において記録媒体が円光(halo)状の結晶部を有していても、その結晶部に集中して読み出し電流が流れることはないため、誤読み出しを防止できる。
【００９０】
尚、セット／リセット動作時には、非選択のワード線ＷＬｉ−１，ＷＬｉ＋１及び非選択のビット線ＢＬｊ−１，ＢＬｊ＋１については、全て同電位にバイアスしておくことが好ましい。
【００９１】
また、セット／リセット動作前のスタンバイ時には、全てのワード線ＷＬｉ−１，ＷＬｉ，ＷＬｉ＋１及び全てのビット線ＢＬｊ−１，ＢＬｊ，ＢＬｊ＋１をプリチャージしておくことが好ましい。
【００９２】
また、第１及び第２電流パルスは、ワード線ＷＬｉの電位がビット線ＢＬｊの電位よりも相対的に高い状態を作ることにより発生させてもよい。
【００９３】
読み出し動作に関しては、読み出し電流によって記録媒体としての相変化材料が相変化を起こさない程度の微小な値とすることが必要である。セット／リセット状態の抵抗値の差は、103Ω以上を確保できる。
【００９４】
C.  まとめ  
このように、本発明の例に関わる相変化メモリ装置は、不揮発性半導体メモリに適用することができ、その場合においても、誤読み出しの防止や、書き込みの繰り返しを可能にするなどの効果を得ることができる。
【００９５】
４．  むすび  
本発明の例によれば、低電力消費、高セル密度、高速及び不揮発で、読み出しマージンを大きくとれる抵抗変化メモリ装置を実現できる。
【００９６】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００９７】
【図１】参考例に関わる記録／再生装置を示す図。
【図２】相変化メモリ装置の初期状態を示す図。
【図３】相変化メモリ装置のセットプロセスでの状態を示す図。
【図４】相変化メモリ装置のセット状態を示す図。
【図５】相変化メモリ装置のリセットプロセスでの状態を示す図。
【図６】相変化メモリ装置のリセット状態を示す図。
【図７】リセット状態での円光状の結晶部を示す図。
【図８】相変化メモリ装置の読み出し／セットプロセスでの状態を示す図。
【図９】第１実施の形態に関わる記録／再生装置を示す図。
【図１０】相変化メモリ装置の初期状態を示す図。
【図１１】相変化メモリ装置のセットプロセスでの状態を示す図。
【図１２】相変化メモリ装置のセット状態を示す図。
【図１３】相変化メモリ装置のリセットプロセスでの状態を示す図。
【図１４】相変化メモリ装置のリセット状態を示す図。
【図１５】リセット状態での円光状の結晶部を示す図。
【図１６】相変化メモリ装置の読み出し／セットプロセスでの状態を示す図。
【図１７】第２実施の形態に関わる記録／再生装置を示す図。
【図１８】第３実施の形態に関わるＰＲＡＭを示す回路図。
【図１９】ＰＲＡＭのデバイス構造の例を示す図。
【図２０】ＰＲＡＭのデバイス構造の例を示す図。
【図２１】ＰＲＡＭのデバイス構造の例を示す図。
【図２２】メモリセル構造の例を示す図。
【符号の説明】
【００９８】
１１：  相変化メモリ装置、  １２：  下部電極、  １３：  記録媒体(相変化材料)、  １４：  導電層、  １５：  導電性ＡＦＭ、  １６：  導電性プローブ、  １７：  導電層(異方性導電材料)、  １８：  Ｘ／Ｙスキャナー、  １９：  カンチレバーアレイ、  ２０，３０：  半導体チップ、  ２１，２２：  マルチプレクスドライバ、  ３１：  ワード線ドライバ＆デコーダ、  ３２：  ビット線ドライバ＆デコーダ＆読み出し回路、  ３３：  メモリセル、  ３４：  ダイオード、  ３５：  ヒータ層。
【図１】
2007273618.tif 000003
【図２】
2007273618.tif 000004
【図３】
2007273618.tif 000005
【図４】
2007273618.tif 000006
【図５】
2007273618.tif 000007
【図６】
2007273618.tif 000008
【図７】
2007273618.tif 000009
【図８】
2007273618.tif 000010
【図９】
2007273618.tif 000011
【図１０】
2007273618.tif 000012
【図１１】
2007273618.tif 000013
【図１２】
2007273618.tif 000014
【図１３】
2007273618.tif 000015
【図１４】
2007273618.tif 000016
【図１５】
2007273618.tif 000017
【図１６】
2007273618.tif 000018
【図１７】
2007273618.tif 000019
【図１８】
2007273618.tif 000020
【図１９】
2007273618.tif 000021
【図２０】
2007273618.tif 000022
【図２１】
2007273618.tif 000023
【図２２】
2007273618.tif 000024