(57)【要約】      （修正有）【課題】半導体チップを搭載するための、配線層と、接着層と、絶縁層とをその順に積層し、配線層間を導電性のヴィアを介して配線回路を形成する多層回路配線板において、ヴィアへの応力集中が少ない多層回路配線板を提供する。【解決手段】表部の配線層及び底部の配線層間を導通するヴィア１２、１３を形成した表部の配線層、又は底部の配線層と、各々の絶縁層を挟んで向かい合う配線層の、ヴィア１２、１３の表部の直上、又は底部の直下と重なる位置に配線配置禁止領域１６、１７を設け、該配線配置禁止領域１６、１７は前記接着層及び絶縁層により補充して層構成した多層回路配線板１であって、前記配線配置禁止領域１６、１７が、ヴィア１２、１３の直径よりも大きくなるように形成した。【選択図】図１
2007035836.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを搭載するための、配線層と、接着層と、絶縁層とをその順に積層し、配線層間を導電性のヴィアを介して配線回路を形成する多層回路配線板において、
表部の配線層及び底部の配線層の層間を導通するヴィアを形成した表部の配線層、又は底部の配線層と、各々の絶縁層を挟んで向かい合う配線層の、ヴィアの表部の直上、又は底部の直下と重なる位置に配線配置禁止領域を設け、該配線配置禁止領域は前記接着層及び絶縁層により補充して層構成したことを特徴とする多層回路配線板。
【請求項２】
前記配線配置禁止領域が、ヴィアの直径よりも大なることを特徴とする請求項１記載の多層回路配線板。
【請求項３】
前記配線配置禁止領域が、ヴィア底部の直下の絶縁層を挟んで向かい合う配線層に設けることを特徴とする請求項１、又は２記載の多層回路配線板。
【請求項４】
配線層と絶縁層とをその順に積層し、配線層間を導電性のヴィアを介して配線回路を形成する多層回路配線板の、裏面の電極パッド上に半田ボールを装着して、表面の電極パッド上に半導体チップを搭載するＢＧＡ型半導体装置において、
前記請求項１乃至３のいずれか１項記載の多層回路配線板を用いたことを特徴とするＢＧＡ型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが搭載される多層回路配線板及びＢＧＡ型半導体装置に関する。
【背景技術】
【０００２】
半導体大規模集積回路（ＬＳＩ）等の半導体素子には、近年、動作速度がクロック周波数で１ＧＨｚに達するものが出現している。この様な高速半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が数千を越えることもある。
【０００３】
このような多端子数の半導体素子をプリント配線基板に実装するために、半導体素子とプリント基板の間には多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。多層回路配線板は、高密集した半導体素子の端子との接合に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを持っている。現在広く実用化されている多層回路配線板としては、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）等が挙げられる。
【０００４】
最近では、さらなる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層して多層回路配線板全体の厚さを薄くするとともに、層間接続長を短くすることにより高周波数に対応させたものも開発されてきている。
【０００５】
このような多層回路配線板の問題の一つとして、全体の厚さが薄いために反りが発生しやすい事がある。そのため、スティフナと呼ばれる補助板を多層回路配線板に貼り付け、反りの防止が図られている。
【０００６】
図２に、従来の多層回路配線板の実装時の構成例を示す。中央に、従来の多層回路配線板１があり、上面の電極パッド（図示せず）には、半導体チップ２が搭載され、半導体チップの端子（図示せず）と、前記電極パッドとが接続されている。半導体チップ２は、窓枠状のスティフナ４の開口部に配置され、該スティフナ４及びリッド５により保護されている。多層回路配線板の下面の電極パッド（図示せず）には、半田ボール３が配置され、該多層回路配線板の上下の電極パッドを介して、半導体チップの端子と、半田ボール３が導通されている。半田ボールが、プリント配線基板（図示せず）の入出端子に導通されて、ＢＧＡ型半導体装置は完成する。
【０００７】
図３は、従来の多層回路配線板の構造を示しており複数の配線層が絶縁層と接着層を挟んで積層されている。表面には接続端子の電極パッド１１が配置され、配線層間、例えば電極パッド１１と導体層１０にはヴィア１２，１３により導通接続される。一般的に、多層回路配線板１の上面に半導体チップが実装され、下面に多数の半田ボールがアレイ状に接続される。なお、図３の多層回路配線板の構造は、図上より（表面より）ソルダーレジスト層７／電極パッド１１／絶縁層８／接着層９／ヴィア１２／導体層１０／絶縁層８／接着層９／導体層１０／絶縁層８／導体層１０／接着層９／絶縁層８／導体層１０／ヴィア１３／接着層９／絶縁層８／電極パッド１１／ソルダーレジスト層７の１９層からなる構成である。なお、絶縁層８／接着層９は、層構成を示し、絶縁層８の上面（、又は下面に）に接着層９を形成したことを示している。
【０００８】
この状態で最終的に、裏面の電極パッド１１上に半田ボールを装着し、該半田ボール介
してプリント配線板（不図示）に実装される。多層回路配線板１の上側は半導体チップを中心にした金属及びシリコン系の部品が接続される。一方、下側はプリント配線基板の樹脂系の部品に接続される。そのため、多層回路配線板の上下面では、熱膨張係数の差は必ず存在し半導体チップ動作時と停止時とでは形状が異なる。即ち、多層回路配線板は温度変化に応じて圧縮、引張、剪断等の変形の影響を受ける。このような変形によって多層回路配線板内部の配線パターンに応力が発生する。この場合、配線パターンの層間の電気的接続を担っているヴィアに応力が集中しやすい問題がある。これは回路接続の信頼性上の問題となる。
【０００９】
ヴィアは、配線層を覆う絶縁層に数十ミクロンの穴を空けて、その穴内へ鍍金により形成する。ヴィア形成と同時に、絶縁層では、新たな配線層が作られる。このような作成法では、ヴィアと同時に作られる配線層とは不連続面が存在しない利点がある。しかし、ヴィア底部と既設配線層とは鍍金界面で接合、すなわち不連続面が存在する欠点があり、問題となる。金属疲労破壊は、金属表面の微小な亀裂から発生し破断に至る事は良く知られている。ヴィアでは鍍金界面にこのような亀裂が出来やすく、製作上注意すべきであると言われている。以下ヴィアの鍍金界面側をヴィア底部と呼ぶ。
【００１０】
以上記したようにヴィアは応力が集中し、且つ表面の微小な亀裂が出来やすい。疲労寿命を延ばし実使用に耐えるヴィアとする為には、製作上の最適化に加え、応力を軽減する構造が求められる。
【００１１】
ヴィアの応力軽減方法としては、絶縁層の物性を調整する方法が示されている。特許文献１、特許文献２は絶縁層の選択による対処であり、配線構造ではない。絶縁層は製造工程での適応性、電気的特性も満たす必要があり、物性上の制限を強めるのは対処法として有利ではない（特許文献１、特許文献２参照）。
【００１２】
ヴィア周辺には、配線となる金属と絶縁層をなす樹脂、及び接着層がある。弾性率を比較すれば絶縁層・接着層は金属よりも柔らかい。ヴィアに生じる応力を軽減するには絶縁層・接着層を低弾性率とする方法以外にも絶縁層を厚くすることも効果的と予想される。
【００１３】
しかしながら、多層回路配線板全面に亘り絶縁層・接着層を厚くすることは多層回路配線板の厚みと可撓性などの力学的特性を変えてしまう問題がある。ヴィア周辺の局所的領域のみで、絶縁層・接着層を厚く出来れば、特許文献１、特許文献２のように絶縁層・接着層に対して物性上の制限を加えずに、ヴィア応力軽減が可能となる。
【００１４】
以下に公知文献を記す。
【特許文献１】特開２００１−３６２５３号公報
【特許文献２】特開２００１−２９１８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、以上の事情に鑑みて考えられたものであり、その目的とするところは、半導体チップを搭載する導体層を有する複数のフイルムが接着層を介して積層してなる多層回路配線板において，ヴィアへの応力集中が少ない多層回路配線板を提供することである。
【課題を解決するための手段】
【００１６】
本発明の請求項１に係る発明は、半導体チップを搭載するための、配線層と絶縁層とをその順に積層し、配線層間を導電性のヴィアを介して配線回路を形成する多層回路配線板
において、表部の配線層及び底部の配線層間を導通するヴィアを形成した表部の配線層、又は底部の配線層と、各々の絶縁層を挟んで向かい合う配線層の、ヴィアの表部の直上、又は底部の直下と重なる位置に配線配置禁止領域を設け、該配線配置禁止領域は前記接着層及び絶縁層により補充して層構成したことを特徴とする多層回路配線板である。
【００１７】
本発明の請求項２に係る発明は、前記配線配置禁止領域が、ヴィアの直径よりも大なることを特徴とする請求項１記載の多層回路配線板である。
【００１８】
本発明の請求項３に係る発明は、前記配線配置禁止領域が、ヴィア底部の直下の絶縁層を挟んで向かい合う配線層に設けることを特徴とする請求項１、又は２記載の多層回路配線板である。
【００１９】
本発明の請求項４に係る発明は、配線層と絶縁層とをその順に積層し、配線層間を導電性のヴィアを介して配線回路を形成する多層回路配線板の、裏面の電極パッド上に半田ボールを装着して、表面の電極パッド上に半導体チップを搭載するＢＧＡ型半導体装置において、前記請求項１乃至３のいずれか１項記載の多層回路配線板を用いたことを特徴とするＢＧＡ型半導体装置である。
【００２０】
上記目的を実現するために、本発明の請求項１の発明では、ヴィア周辺の局所的領域に、配線層に配線配置禁止領域を設けることのより、ヴィアと積層方向に隣合う配線層との近接を避けるため、接着層を局所的に厚くして、ヴィアへの応力を軽減する方法である。
【００２１】
請求項２の発明では、配線配置禁止領域の大きさを規定している。
【００２２】
請求項３の発明では、配線配置禁止領域を主としてヴィア底部側に作成することを示している。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、多層回路配線板の層間ヴィアで積層方向に隣合うヴィアと配線層の相互作用が減少し、その結果、多層回路配線板内部の配線パターンの応力が低減され、信頼性の高い半導体装置を提供することが出来る。
【発明を実施するための最良の形態】
【００２４】
以下には本発明に係わる多層回路配線板及びＢＧＡ型半導体装置の実施例を、図面を元にに詳細に説明する。
【００２５】
図１は、本発明の多層回路配線板の側断面図であり、ＢＧＡ型半導体装置用の多層回路配線板である。
【００２６】
図１のＢＧＡ型半導体装置用の多層回路配線板の構造は、図上より（表面より）ソルダーレジスト層７／電極パッド１１／絶縁層８／接着層９／ヴィア１２／導体層１０／絶縁層８／接着層９／導体層１０／絶縁層８／導体層１０／接着層９／絶縁層８／導体層１０／ヴィア１３／接着層９／絶縁層８／電極パッド１１／ソルダーレジスト層７／半田ボール３の２０層からなる構成である。
【００２７】
本発明の多層回路配線板１の導体層１０は、全部で６層あり、それらの層間は絶縁性の樹脂層８と接着剤層９により構成されている。また、多層回路配線板の表裏面では、上面と下面の電極パッド１１以外の部分にはソルダーレジスト層７を形成した。
【００２８】
導体層間の導通のためにヴィア１２とヴィア１３が形成してある。各ヴィアの中心軸１
４、１５と中心を同じくして配線層の配線配置禁止領域１６，１７が設けられている。
前記配線配置禁止領域１６は、ヴィア１２を形成した底部の配線層と、絶縁層を挟んで向かい合う配線層の、底部の直下と重なる位置に設けている。同様に、配線配置禁止領域１７は、ヴィア１３を形成した底部の配線層と、絶縁層を挟んで向かい合う配線層の、底部の直下と重なる位置に設けている。配線配置禁止領域１６、１７の直径が、ヴィアの直径よりも大きくなるように領域を設定している。
【００２９】
多層回路配線板の裏面の電極パッド１１では、半田ボール３が装着されている。
【００３０】
本発明のＢＧＡ型多層回路配線板を用いた実装時の構成では、中央に、本発明の多層回路配線板１があり、上面の電極パッド（図示せず）には、半導体チップ２が搭載され、半導体チップの端子（図示せず）と、前記電極パッドとが接続されている。半導体チップ２は、窓枠状のスティフナ４の開口部に配置され、該スティフナ４及びリッド５により保護されている。多層回路配線板の下面の電極パッド（図示せず）には、半田ボール３が配置され、該多層回路配線板の上下の電極パッドを介して、半導体チップの端子と、半田ボール３が導通されている。半田ボールが、プリント配線基板（図示せず）の入出端子に導通されて、ＢＧＡ型半導体装置は完成する。本発明のＢＧＡ型多層回路配線板１の上側は半導体チップ２／スティフナ４／リッド５を中心にした金属及びシリコン系の部品が接続される。一方、下側はプリント配線基板の樹脂系の部品に接続される。一方、本発明の多層回路配線板の内部には、ヴィア１２，１３の底部の直下と重なる位置に配線配置禁止領域１６，１７設けている。多層回路配線板の上下面では、熱膨張係数の差、即ち、多層回路配線板は温度変化に応じて圧縮、引張、剪断等の変形の影響を前記配線配置禁止領域１６，１７の接着層９で吸収される。このような変形によって多層回路配線板内部の配線パターンに応力が、配線配置禁止領域１６，１７の接着層９で吸収され、配線パターンの層間の電気的接続を担っているヴィアに応力が緩和され、これは回路接続の信頼性が向上する。
【００３１】
以下に本発明の実施例を説明する。
【実施例１】
【００３２】
実施例１のＢＧＡ型多層回路配線板では、導体層１０は、１２μｍ厚さの銅箔を用いて形成した。絶縁樹脂層８は、１３μｍ厚さのポリイミド樹脂を用いた。接着剤層９は、１０μｍ厚さのエポキシ系樹脂を用いた。ヴィア１２，１３の直径の寸法は、直径５０μｍとした。配線配置禁止領域１６，１７の直径は１００μｍとした。なお、銅箔とポリイミド樹脂とエポキシ系樹脂とは、汎用のものを用いた（図１参照）。
【００３３】
以下に比較例として実施例２を実施した。
【実施例２】
【００３４】
実施例２のＢＧＡ型多層回路配線板では、導体層１０は、１２μｍ厚さの銅箔を用いて形成した。絶縁樹脂層８は、１３μｍ厚さのポリイミド樹脂を用いた。接着剤層９は、１０μｍ厚さのエポキシ系樹脂を用いた。ヴィア１２，１３の直径の寸法は、直径５０μｍとした。配線配置禁止領域１６，１７は設けなかった。なお、銅箔とポリイミド樹脂とエポキシ系樹脂とは、汎用のものを用いた（図３参照）。
【００３５】
実施例１と、実施例２の多層回路配線板を用意し半導体チップを搭載した後、プリント基板に実装した。実施例１の試料と、実施例２の試料は、温度サイクル試験を行い、断線に至るまでのサイクル数を記録した。与える温度変化は、低温―４０℃、高温１２５℃、各温度で３０分間保持し、低温から高温、及び高温から低温への温度変化に要する時間は５分間とした。温度サイクル試験は１０００回までの目標で実行した。その温度サイクル
試験の経過評価を行った。結果を表１に示す。
【００３６】
【表１】
2007035836.tif 000003
なお、中心軸間距離の異なる多層回路配線板が実装時に断線に至るまでのサイクル数。
【００３７】
表１に示すように、本発明の実施例１のサンプルでは、５９０サイクルまで断線せず、従来の実施例２のサンプルでは、４５１サイクルで断線した。本発明の積層方向に隣合うヴィアに対向して配線層に配線配置禁止領域を設けることで温度サイクル寿命が延びることが確認された。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例で用いた多層回路配線板の構造を示す側断面模式図。
【図２】従来の実装状態でのＢＧＡ型半導体装置の構成例を示す側断面模式図。
【図３】従来の多層回路配線板の構造を示す側断面模式図。
【符号の説明】
【００３９】
１…多層回路配線板
２…半導体チップ
３…半田ボール
４…スティフナ
５…リッド
６…接着剤層
７…ソルダーレジスト層
８…絶縁層（ポリイミド層）
９…接着層
１０…導体層（銅箔）
１１…電極パッド
１２…ヴィア
１３…ヴィア
１４…ヴィアの中心軸
１５…ヴィアの中心軸
１６…ヴィアに対応する配線層の配線配置禁止領域（配線配置禁止領域）
１７…ヴィアに対応する配線層の配線配置禁止領域（配線配置禁止領域）
【図１】
2007035836.tif 000004
【図２】
2007035836.tif 000005
【図３】
2007035836.tif 000006