(57)【要約】      （修正有）【課題】  高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器を提供する。【解決手段】  半導体装置１００は、第１導電型のワイドバンドギャップ半導体からなる半導体層３と、半導体層３の厚み方向に電荷キャリアを移動させる縦型電界効果トランジスタ１０２が形成されたトランジスタセル１０１Ｔと、半導体層３にショットキー電極９がショットキー接合されてなるショットキーダイオード１０３が形成されたダイオードセル３１と、を備え、半導体層３に、平面視において、仮想の境界ラインにより互いに交差する２方向に配列された４角形の複数のサブ領域１０１が区画され、かつサブ領域１０１の４つの隅部を切り欠くようにしてサブ領域１０１の残部からなるトランジスタセル１０１Ｔと切り欠かれた部分からなるダイオードセル３１とが区画されている。【選択図】  図１
2007035736.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のワイドバンドギャップ半導体からなる半導体層と、
前記半導体層の厚み方向に電荷キャリアを移動させる縦型の電界効果トランジスタが形成されたトランジスタセルと、
前記半導体層にショットキー電極がショットキー接合されてなるショットキーダイオードが形成されたダイオードセルと、を備え、
前記半導体層に、平面視において、仮想の境界ラインにより互いに交差する２方向に配列された４角形の複数のサブ領域が区画され、かつ前記サブ領域の４つの隅部を切り欠くようにして前記サブ領域の残部からなる前記トランジスタセルと前記切り欠かれた部分からなる前記ダイオードセルとが区画されている半導体装置。
【請求項２】
前記複数のサブ領域は、互いに直交する２方向にマトリクス状に配列されている請求項１記載の半導体装置。
【請求項３】
前記サブ領域の隅部は、直線的に切り欠かれている請求項１記載の半導体装置。
【請求項４】
前記ダイオードセルは、前記トランジスタセルとの境界線を４辺とする４角形に区画されている請求項３記載の半導体装置。
【請求項５】
前記ショットキー電極は、前記ダイオードセルのほぼ全域を占めるように４角形に形成されている請求項４記載の半導体装置。
【請求項６】
前記トランジスタセルは、前記境界ラインと前記ダイオードセルとの境界線を辺とする８角形に区画されている請求項４記載の半導体装置。
【請求項７】
前記電界効果トランジスタは、前記半導体層の表面に設けられた第２導電型のウェルと、前記ウェルの内側に設けられた第１導電型の領域と、前記ウェルおよび前記領域を除いた前記半導体層としてのドリフト領域と、前記領域および前記ウェルに接するように設けられた第１のソース／ドレイン電極と、前記ウェルに絶縁層を介して配設されたゲート電極と、前記ドリフト領域の裏面にオーミックに接続された第２のソース／ドレイン電極と、を有してなる請求項１記載の半導体装置。
【請求項８】
前記サブ領域の平面視における面積に対する前記トランジスタセルの平面視における面積の割合が０．５を超え、かつ０．９９以下である請求項１記載の半導体装置。
【請求項９】
前記サブ領域の平面視における面積に対する前記ダイオードセルの平面視における面積の割合が０．０１を超え、かつ０．５以下である請求項１記載の半導体装置。
【請求項１０】
交流駆動装置と、前記交流駆動装置のインバータ電源回路を構成する請求項１乃至９の何れかに記載の半導体装置と、を備え、
前記半導体装置がアームモジュールとして組み込まれている電気機器。
【請求項１１】
前記交流駆動装置内のインダクタンス負荷によって発生する逆起電力に基づいて前記電界効果トランジスタの寄生ダイオードおよび前記ショットキーダイオードに印加される電圧は、前記ショットキーダイオードの順方向に立ち上がり電圧より大きく、かつ前記寄生ダイオードの順方向の立ち上がり電圧より小さくして構成される請求項１０記載の電気機器。
【請求項１２】
前記交流駆動装置は、前記インバータ電源回路により駆動される交流モータである請求項１０記載の電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および電気機器に係り、更に詳しくは、各種の電気機器のインバータ制御に用いるパワー半導体装置の改良技術に関する。
【背景技術】
【０００２】
エネルギー損失低減の観点から既存のＳｉパワー電界効果トランジスタ（以下、「Ｓｉ−ＭＩＳＦＥＴ）という。）の限界を打破する半導体材料として、ワイドバンドギャップ半導体（例えば、炭化珪素；ＳｉＣ）が注目されている。
【０００３】
ＳｉＣ半導体からなるパワー電界効果トランジスタ（以下、「ＳｉＣ−ＭＩＳＦＥＴ」という。）のドリフト領域は、高バンドギャップであることから優れた高耐圧性能を有しており、このことが、一定耐圧を確保しつつ半導体装置の単位面積当たりのオン抵抗（Ｒｏｎ）の低下による導通損失の改善に重要な役割を果たすドリフト領域の薄膜化を可能ならしめている。
【０００４】
即ち、ＳｉＣ−ＭＩＳＦＥＴのオン抵抗は、ワイドバンドギャップ半導体を用いていることから、Ｓｉ−ＭＩＳＦＥＴのオン抵抗より遥かに小さく、このＳｉ−ＭＩＳＦＥＴのオン抵抗より一桁以上も抵抗値を下げたＳｉ−ＩＧＢＴのオン抵抗より下回ると期待され、これにより、これらの既存のスイッチング素子に比較してＳｉＣ−ＭＩＳＦＥＴは、そのオン動作時の発熱を抑えて導通損失を低く保てる。
【０００５】
また、こうしたＳｉＣ−ＭＩＳＦＥＴのスイッチング性能は、ユニポーラデバイスであるので、バイポーラデバイス（例えば、ＩＧＢＴ）に比べて、高速化に有利である。
【０００６】
しかしながら、ＳｉＣ−ＭＩＳＦＥＴであっても半導体装置内のＰ型領域とｎ型領域のＰＮ接合から構成される寄生ダイオードにより、逆バイアス時の寄生ダイオードのオン状態からＳｉＣ−ＭＩＳＦＥＴのオフへの切り替えにおける逆回復時間の遅れを伴う可能性がある。
【０００７】
例えば、スイッチング素子のターンオフ時にインダクタンス負荷により発生する逆起電力としてのプラス電圧が、ソース電極に印加された場合には、寄生ダイオードを介して少数キャリアとしての正孔がｎ型領域に注入され、逆回復時間の遅れをきたすことになる。
【０００８】
そこで、本件発明者等は以前に、ショットキーダイオードの半導体領域およびＭＩＳＦＥＴのドリフト領域をＳｉＣ材料により構成した上で、ショットキーダイオードおよびＭＩＳＦＥＴをワンチップとして組み込んだ半導体装置を開発した（特許文献１参照）。
【０００９】
この特許文献１に記載の半導体装置（以下、「従来の半導体装置」という。）によれば、隣接するＭＩＳＦＥＴのＰ型ウェルの間に存在するｎ型エピタキシャル成長層の表面に、ｎ型エピタキシャル成長層とショットキー接合する金属電極が配置されている。この従来の半導体装置は、ソース電極にプラス電圧が印加され、仮に少数キャリアとしての正孔がｎ型領域に注入される状況を想定しても、ソース電極にマイナス電圧が印加された瞬間にショットキーダイオードが速やかに少数キャリア（正孔）を吸い上げることができて、上記寄生ダイオードによる逆回復時間を短縮できる。
【００１０】
また、この従来の半導体装置では、ショットキーダイオードの順方向の立ち上がり電圧（１Ｖ程度）は、寄生ダイオード（ＰＮ接合）の順方向の立ち上がり電圧（３Ｖ）より低い。これにより、ソース電極にプラス電圧が印加された場合に、ショットキーダイオード（ショットキー電極はソース電極と同電圧）に優先的に順方向電流が流れ、その結果として、寄生ダイオードを介した少数キャリアの注入が発生しにくくなる。
【００１１】
更には、この従来の半導体装置は、ショットキーダイオードおよびＭＩＳＦＥＴをワンチップに集積可能であることから半導体装置の省スペース化も図れる。
【特許文献１】特開２００２−２０３９６７号公報（図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記従来の半導体装置を、具体的なインバータ電源回路（例えば、エアコンディショナーコンプレッサ等の３相モータ用のインバータ電源回路）を構成するスイッチング素子として使用する場合、こうしたスイッチング素子の実用化に向けて以下のような課題が顕在化してきた。
【００１３】
ショットキー接合の金属電極（ショットキー電極）の配置面積は、半導体装置のスイッチング高速化に大きな障害をもたらしはしないが、ＭＩＳＦＥＴ内に存在する寄生ダイオードおよびショットキーダイオードに順電圧が印加され両者に電流を流すような状況を勘案すれば、適切な通電能力確保の観点から重要な設計項目であると言える。
【００１４】
実際に、３相モータ用のインバータ電源回路に特許文献１に記載された技術を適用したところ、スイッチング素子ターンオフ時におけるインダクタンス負荷に基づく逆起電力をトリガーにして、ショットキー電極に集中する電流に起因した素子の破壊に至る可能性が見い出された。
【００１５】
また、特許文献１に記載のショットキー電極は、平面視において電界効果トランジスタ領域を囲むように細配線に結ばれた井桁状に配置されている。このため、半導体装置の製造途中において細配線の断線が誘発され易く、これが半導体装置の製造歩留の悪化要因となり得る。
【００１６】
本発明は、このような事情に鑑みてなされたものであり、高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明に係る半導体装置は、第１導電型のワイドバンドギャップ半導体からなる半導体層と、前記半導体層の厚み方向に電荷キャリアを移動させる縦型の電界効果トランジスタが形成されたトランジスタセルと、前記半導体層にショットキー電極がショットキー接合されてなるショットキーダイオードが形成されたダイオードセルと、を備え、前記半導体層に、平面視において、仮想の境界ラインにより互いに交差する２方向に配列された４角形の複数のサブ領域が区画され、かつ前記サブ領域の４つの隅部を切り欠くようにして前記サブ領域の残部からなる前記トランジスタセルと前記切り欠かれた部分からなる前記ダイオードセルとが区画されている装置である。
【００１８】
なお、前記複数のサブ領域は、互いに直交する２方向にマトリクス状に配列されても良い。
【００１９】
また、前記サブ領域の隅部を直線的に切り欠いても良い。
【００２０】
また、前記ダイオードセルは、前記トランジスタセルとの境界線を４辺とする４角形に区画されても良い。
【００２１】
この様に構成された半導体装置によれば、ワイドバンドギャップ半導体からなる電界効果トランジスタ（スイッチング素子）およびワイドバンドギャップ半導体を用いたショットキーダイオード（内蔵ダイオード）を使用していることから、既存のバイポーラデバイス（ＩＧＢＴ）に比べて高速化を実現できる。
【００２２】
また、ワイドバンドギャップ半導体からなる電界効果トランジスタのオン抵抗は、既存のスイッチング素子（Ｓｉ−ＭＩＳＦＥＴやＩＧＢＴ）に比較して充分に小さく、これにより、この電界効果トランジスタのオン動作時の発熱を抑えて導通損失を低く保てる。
【００２３】
更に、ショットキー電極が、ダイオードセルのほぼ全域を幅広に占有可能であることから、例えば、スイッチング素子ターンオフ時における、３相モータのインダクタンス負荷に基づく逆起電力をトリガーにして、ショットキーダイオードのショットキー電極に集中する電流に起因した素子の破壊に適切に対応可能である。このため、前記ショットキー電極は、望ましくは前記ダイオードセルのほぼ全域を占めるように４角形に形成されている。
【００２４】
なお、前記トランジスタセルは、前記境界ラインと前記ダイオードセルとの境界線を辺とする８角形に区画されても良い
ここで前記電界効果トランジスタは、前記半導体層の表面に設けられた第２導電型のウェルと、前記ウェルの内側に設けられた第１導電型の領域と、前記ウェルおよび前記領域を除いた前記半導体層としてのドリフト領域と、前記領域および前記ウェルに接するように設けられた第１のソース／ドレイン電極と、前記ウェルに絶縁層を介して配設されたゲート電極と、前記ドリフト領域の裏面にオーミックに接続された第２のソース／ドレイン電極と、を有してなるものであっても良い。
【００２５】
なお、この「ソース／ドレイン電極」との表記は、こうした電極をトランジスタのソース電極として機能させることもドレイン電極として機能させることも可能であることを意味するものである。
【００２６】
また、前記サブ領域の平面視における面積に対する前記トランジスタセルの平面視における面積の割合が０．５を超え、かつ０．９９以下であっても良い。言い換えると、前記サブ領域の平面視における面積に対する前記ダイオードセルの平面視における面積の割合が０．０１を超え、かつ０．５以下であっても良い。
【００２７】
前記サブ領域の平面視における面積に対する前記ダイオードセルの平面視における面積の割合を、０．０１（１％）および０．５（５０％）に設定した場合であっても、従来のＰＮ接合ダイオードを採用した半導体装置に比較して損失低減を図れることが実証される一方、この値が、０．０１以下の範囲では、ショットキーダイオードを流れる電流値がその許容電流値を超える可能性が高く、０．５を超える範囲では、電界効果トランジスタの面積占有率の減少によるオン抵抗増加の傾向が見られる。
【００２８】
また、本発明は、前記交流駆動装置のインバータ電源回路を構成する半導体装置、例えば、前記半導体装置がアームモジュールとして組み込まれている機器に適用することができる。
【００２９】
このような電気機器によれば、半導体装置の導通損失は電流に電圧を乗じた値（電流×電圧）に対応することから、従来のＰＮ接合ダイオードの順電圧に比べてショットキーダイオードの順電圧を低く保てることができることによって、半導体装置の損失が、ＰＮ接合ダイオードを採用した既存の半導体装置に比較して改善する。
【００３０】
更に、半導体装置のオン状態からオフ状態への切り替え速度が速く、これにより、スイッチング損失が低減可能である。
【００３１】
前記交流駆動装置内のインダクタンス負荷によって発生する逆起電力に基づいて前記電界効果トランジスタの寄生ダイオードおよび前記ショットキーダイオードに印加される電圧は、前記ショットキーダイオードの順方向に立ち上がり電圧より大きく、かつ前記寄生ダイオードの順方向の立ち上がり電圧より小さくして構成されても良い。
【００３２】
また、前記交流駆動装置の一例は、前記インバータ電源回路により駆動される交流モータであり、この交流モータにより、例えばエアコンディショナーのコンプレッサが駆動される。
【発明の効果】
【００３３】
本発明によれば、高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器が得られる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態について図面を参照して説明する。
【００３５】
図１は、本発明の実施の形態による半導体装置の一構成例を示した平面図である。また、図２は、図１のＡ−Ａ線に沿った部分の半導体装置の断面図である。以下の説明において、「ｎ」または「ｐ」は導電型を示し、これらを記した層や領域は、それぞれ電子または正孔がキャリアであることを意味する。また、「＋」は不純物濃度が高いこと、「−」は不純物濃度が低いことを意味する。
【００３６】
図１および図２に示す如く、半導体装置１００の平面視において、ＳｉＣ層３（半導体層）は、仮想の横境界ライン３０ａおよび縦境界ライン３０ｂからなる境界ライン３０により互いに交差（ここでは直交）する２方向にマトリクス状に均等（等面積）に区画された複数の４角形（ここでは正方形）のサブ領域１０１を配列して構成されている。
【００３７】
また、ＳｉＣ層３の厚み方向に電子を移動させる縦型の電界効果トランジスタ１０２（以下、「ＳｉＣ−ＭＩＳＦＥＴ１０２」という。；図２参照）が形成されたトランジスタセル１０１Ｔは、４角形（ここでは正方形）の複数のダイオードセル３１の領域を形成するように、サブ領域１０１の４隅部を切り欠く如く区画して構成され、かつＳｉＣ層３（ドリフト領域３ａ；図２参照）にショットキー接合したショットキー電極９が、このダイオードセル３１の中に配設されてなる。即ち、サブ領域１０１の４隅部を切り欠くようにして得られるサブ領域１０１の残部からなるトランジスタセル１０１Ｔと、切り欠かれた部分からなるダイオードセル３１とが、ＳｉＣ層３に区画されてなる。
【００３８】
なお、図１に２点鎖線を付して示した境界ライン３０は、特許請求の範囲や明細書の内容を説明し易くする趣旨から、互いに接触するサブ領域１０１の中央を通るように便宜上引いた仮想線であって、本技術を具現化した製品に実在するものでは無く、また、ＳｉＣ−ＭＩＳＦＥＴ１０２の形状に依存して、こうした境界ライン３０の図示も適宜、変更される。
【００３９】
但し、この様な仮想線でサブ領域１０１が区画されていたとしても、このサブ領域１０１は、サブ領域１０１毎にＳｉＣ−ＭＩＳＦＥＴ１０２が形成され、かつ図１から容易に理解されるとおり、その外延をゲート電極８の形状により特定可能である。
【００４０】
トランジスタセル１０１Ｔおよびダイオードセル３１の配置例としては、より詳しくは、図１の部分拡大図に示す如く、隣接するトランジスタセル１０１Ｔの間の境界ライン３０上の基点３２において隣接するトランジスタセル１０１Ｔ同士が、隣接するトランジスタセル１０１Ｔ間のダイオードセル３１を形成するように離間してなる。
【００４１】
隣接するトランジスタセル１０１Ｔは互いに、境界ライン３０上の基点３２から境界ライン３０に対して斜め直線逆方向（傾斜角：４５°）にサブ領域１０１Ｔを切り欠くように離間して構成される。よって、ダイオードセル３１は、トランジスタセル１０１Ｔとの境界線を４辺として、４つの基点３２を各々、４つの角とする矩形（正方形）に区画される。一方、トランジスタセル１０１Ｔは、ダイオードセル３１との境界線および仮想の境界ライン３０を各辺として、４つの仮想の境界ライン３０の各々に点在する２つの基点３２の各々を、８つの角とする８角形に区画される。
【００４２】
こうしたトランジスタセル１０１Ｔおよびダイオードセル３１の配置例により、ダイオードセル３１は、トランジスタセル１０１Ｔに囲まれて満遍なく均等に配置され得て、その結果、ダイオードセル３１のトータル占有表面積（ショットキーダイオード１０３を含む領域の表面積）が、トランジスタセル１０１Ｔのトータル占有表面積（ＳｉＣ−ＭＩＳＦＥＴ１０２を含む領域の表面積）に対して適正に調整されることになる。
【００４３】
より詳しくは、この半導体装置１００では、図１に示す如く、サブ領域１０１の幅寸法を「Ｌ」として、ダイオードセル３１の一辺の、境界ライン３０（図１では、横境界ライン３０ａ）の方向に平行な方向の幅寸法を「Ｓ」とした場合に、このＬとＳとの間の関係式が、後程述べる半導体装置１００の導通損失との兼ね合いからＬ／１０√２＜Ｓ≦Ｌ／２の範囲になるように、トランジスタセル１０１Ｔおよびダイオードセル３１の占有表面積の割合が設定されている。
【００４４】
ＳｉＣ−ＭＩＳＦＥＴ１０２は、トランジスタセル１０１Ｔの内部において、図１の部分拡大図および図２に示す如く、ＳｉＣ半導体からなるｎ+型の半導体基板２と、この半導体基板２の表面にエピタキシャル成長法により、所定の厚み（例えば１０μｍ）に形成されたｎ-型のＳｉＣ層３と、このＳｉＣ層３の表面の直下に設けられ、アルミニウムイオン等のアクセプタを注入した、平面視において８角形（図１の部分拡大図参照）のｐ型ウェル４と、ｐ型ウェル４の領域内に、窒素イオン等のドナーを注入した、平面視において８角形かつ環状（図１の部分拡大図参照）のｎ+型のソース領域５と、ＳｉＣ層３のソース領域５およびｐ型ウェル領域４以外の部分からなるドリフト領域３ａと、ｐ型ウェル４のソース領域５の外周の周囲に位置する部分である、平面視において８角形かつ環状（図１の部分拡大図参照）のチャネル領域４ｃと、チャネル領域４ｃを覆うと共にソース領域５の外周を跨ぎソース領域５の内側に延びるようにしてソース領域５の一部を覆って堆積された、ＳｉＯ2材料からなるゲート絶縁膜７と、このゲート絶縁膜７の表面全域にチャネル領域４ｃに対向するように形成された、アルミニウム金属（Ａｌ）からなるゲート電極８と、ｐ型ウェル４の中央部分（ソース領域５の中央開口部内に位置する部分）を覆うと共に、ソース領域５の内周を跨ぎソース領域５の内側に延びるようにしてソース領域５の一部を８角形かつ環状に覆い、平面視において８角形（図１の部分拡大図参照）のソース電極６と、ドレイン領域３ａの裏面にオーミックに接続するように半導体基板２の裏面全域に形成されたドレイン電極１０と、を有して構成されている。ドレイン電極１０およびソース電極６の材料としては、例えばニッケル金属（Ｎｉ）が用いられる。
【００４５】
なお、図１および図２から容易に理解されるとおり、多数のＳｉＣ−ＭＩＳＦＥＴ１０２が、ドリフト領域３ａおよびドレイン電極１０を共有してワンチップに集積化して並列配置されている。
【００４６】
ここで、ｎ+型のソース領域５からドレイン電極１０に向かう電子は、図２の点線矢印２０１で示す如く、ｐ型ウェル４の近傍においては横方向（水平方向）に移動する箇所が存在することから、こうした電子の移動スペース確保のため、ｐ型ウェル４の表面積は、サブ領域１０１の表面積よりも小さく構成されている。
【００４７】
また、ゲート絶縁膜７およびゲート電極８は、コンタクトホールＨ１、Ｈ２を除いてＳｉＣ層３の表面全域に形成される。一方、コンタクトホールＨ１は、トランジスタセル１０１Ｔ内に位置するようにゲート絶縁膜７に形成され、その中にソース電極６が設けられている。
【００４８】
ソース電極６およびドレイン電極１０と半導体（ＳｉＣ層３）との間は各々、ソース領域５およびｐ型ウェル４並びに半導体基板２によってオーミック接続されている。
【００４９】
ここで、ＳｉＣ層３（ＳｉＣのバンドギャップ：３．０２ｅＶ）は、シリコン半導体（バンドギャップ：１．１１ｅＶ）やＧａＡｓ半導体（バンドギャップ：１．４３ｅＶ）のバンドキャップよりも広いワイドバンドキャップ半導体から構成されている。
【００５０】
ワイドバンドギャップ半導体とは、半導体の性質を特徴づける材料パラメータであるエネルギーバンドギャップがシリコン半導体やＧａＡｓ半導体などのそれに比べて大きい半導体のことであり、本明細書においては例えば２ｅＶ以上のバンドギャップを有する半導体材料のことを総称していうこととする。
【００５１】
ワイドバンドギャップ半導体材料の例としては、ＳｉＣの他に、ＧａＮ（バンドギャップ：３．３９ｅＶ）またはＡｌＮ（バンドギャップ：６．３０ｅＶ）等のIII族窒化物、ダ
イヤモンドが挙げられる。
【００５２】
また、ショットキーダイオード１０３は、図２に示す如く、コンタクトホールＨ２が、ダイオードセル３１内に位置するようにゲート絶縁膜７に形成され、その中に、このダイオードセル３１のＳｉＣ層３（ドリフト領域３ａ）の表面全域を覆うように、図１に示した平面視において矩形（ここでは正方形）のＮｉからなるショットキー電極９（アノード側）を有して構成されている。なお、矩形のショットキー電極９は、電界集中回避の観点から角を丸めても良い。
【００５３】
ここで、ショットキー電極９からドレイン電極１０に向かう電流は、ダイオードセル３１の全域に亘って縦方向（垂直方向）に流れることから、ショットキー電極９の表面積は、ダイオードセル３１の表面積とほぼ等しく構成され、電流を充分に多く流せるようになっている。
【００５４】
勿論、ショットキー電極９の面積を更に稼ぐために、ショットキー電極９を、ダイオードセル３１に連なる４つの境界ライン３０の方向に沿ってこれらの境界ライン３０に対応するＳｉＣ層３の表面上に延在させても良く、複数の正方形のショットキー電極９が互いに、境界ライン３０に沿って配されたショットキー電極（不図示）を介して連結されても良い。
【００５５】
なお、上記ドレイン電極１０は、トランジスタセル１０１Ｔからダイオードセル３１を跨ぐようにしてダイオードセル３１に対向する半導体基板２の裏面に延びて設けられている。このドレイン電極１０を介して、ショットキーダイオード１０３のカソード側の半導体（ＳｉＣ層３）に電圧が印加される。
【００５６】
また、各ソース電極６同士の電気接続およびソース電極６とショットキー電極９との間の電気接続は、第１配線１１（例えば、適宜の層間絶縁層（不図示）と適宜のコンタクトホール（不図示）により構築される配線）を介してなされ、これらのソース電極６およびショットキー電極９には、半導体パッケージ（不図示）の適所に設けたソース端子Ｓを介して電源の接地電位（マイナス電圧）側に結線される。
【００５７】
即ち、ショットキー電極９は、この第１配線１１によりソース電極６と電気接続されている。
【００５８】
また、平面視において、コンタクトホールＨ１、Ｈ２（図２参照）の領域を除いてＳｉＣ層３の表面のほぼ全域に井桁状に形成されたゲート電極８は、ゲート配線１２（例えば、上記層間絶縁層と適宜のコンタクトホール（不図示）により構築される配線）と半導体パッケージの適所に設けたゲート端子Ｇと、を介して所定の制御信号電圧がソース電極６との間に印加される。
【００５９】
また、ドレイン電極１０は、半導体パッケージの適所に設けたドレイン端子Ｄを介して電源のスイッチング電圧（プラス電圧）側に結線される。
【００６０】
このような半導体装置１００のＳｉＣ−ＭＩＳＦＥＴ１０２においては、ゲート電極８にソース電極６に対してプラス電圧を印加することにより、チャネル領域４ｃに電子が引きつけられてその部分がｎ型に反転して、その結果、チャネルが形成され、これによりＳｉＣ−ＭＩＳＦＥＴ１０２がオンする。ソース領域５からチャネル領域４ｃおよびＳｉＣ層３を経てドレイン電極１０に向かう電子は、主に図２の点線矢印２０１で示した経路を移動することになり、その結果として、ドリフト電流がＳｉＣ層３の内部を縦方向に流れる。
【００６１】
また、ＳｉＣ−ＭＩＳＦＥＴ１０２に存在する寄生ダイオード（ｐ型ウェル４とｎ-型のＳｉＣ層３との間のＰＮ接合に基づくダイオード）およびショットキーダイオード１０３（ソース端子Ｓとドレイン端子Ｄとの間）に、例えば３相モータのインダクタンス負荷による逆起電力に基づく順電圧が印加された場合、ショットキーダイオード１０３の順方向立ち上がり電圧（１Ｖ程度）は、寄生ダイオード（ＰＮ接合）の順方向立ち上がり電圧（３Ｖ）より低いことから、ショットキーダイオード１０３に優先的に順方向電流を流してＳｉＣ層３への少数キャリア（正孔）注入を適切に回避可能になる。
【００６２】
同様の理由により、半導体装置１００にサージ電圧等の瞬間的過電圧が印加された際に、ショットキーダイオード１０３に過電圧によるリーク電流を優先的に流すことで過電圧を緩和させることが可能であり、その結果、ＳｉＣ−ＭＩＳＦＥＴ１０２の絶縁破壊を未然に防げる。
【００６３】
更に、サブ領域１０１の四隅を切り欠いた部分にダイオードセル３１（ショットキー電極９）を設ける構成を採用したことにより、以下に述べる如く、半導体装置１００の絶縁耐圧性能が改善する。
【００６４】
半導体基板２の表裏に設けられたソース電極６とドレイン電極１０の間に電圧を印加して、ＳｉＣ−ＭＩＳＦＥＴ１０２をオフ状態に保った場合には、半導体基板２の表面（ソース電極６）と裏面（ドレイン電極１０）の間に高電圧が印加された状態になる。このような状態で、高電圧に基づく絶縁破壊を起こさないことが、パワーデバイスの基本性能として要求されている。
【００６５】
ここで、仮に、仮想の横境界ライン３０ａと縦境界ライン３０ｂにより互いに交差する２方向にマトリクス状に区画された４角形の複数のサブ領域１０１を、上記ダイオードセル３１を設けること無く、トランジスタセル１０１Ｔとした場合であれば、上記高電圧印加の際に、サブ領域１０１の四隅部分、とりわけ横境界ライン３０ａと縦境界ライン３０ｂとの交差点近傍において高電圧に基づく電界集中が大きくなる。そして、この交差点近傍では、ドリフト領域３ａの表面にゲート絶縁膜７を介したゲート電極８が配置される構成であり、これにより、ゲート電極８との間で絶縁破壊し易い。つまり、この様な半導体装置の絶縁破壊は、縦および横境界ライン３０ｂ、３０ａの交差点近傍で起きることが多い。
【００６６】
これに比べて、本実施の形態による半導体装置１００は、以上に述べた如く、サブ領域１０１の四隅を切り欠いて、ここにショットキー電極９を導入して、絶縁破壊の発生し易い部分（交差点近傍）をショットキー電極９で覆って構成されている。このような構成により、この半導体装置１００は、ゲート電極８との間で絶縁破壊し難くなったため、絶縁耐圧をあげることができる。具体的には、本実施の形態による半導体装置１００によれば、サブ領域１０１の四隅を切り欠かずに、この部分をトランジスタセル１０１Ｔとした従来の半導体装置の絶縁耐圧（約６００Ｖ）よりも高い絶縁耐圧（約７００Ｖ）が得られた。
【００６７】
次に、本実施の形態による半導体装置１００の製造方法を、図２を参照して説明する。
【００６８】
但し、ここでは各製造工程途中の図示を省く。このため、本製造方法の説明に際しては、製造工程途中の各構成部分の参照符号の説明を便宜上、図２に示した完成品の符号により代用する。
【００６９】
まず、窒素濃度が３×１０18ｃｍ-3となるように窒素がドープされたｎ+型の４Ｈ−ＳｉＣ（０００１）Ｓｉ面の［１１−２０］方向４度オフカット面を有する半導体基板２が用意される。
【００７０】
次いで、この半導体基板２が洗浄された後に、上記オフカット面に、１．３×１０16ｃｍ-3濃度に調整された窒素ドープのｎ-型のエピタキシャル成長層としてのＳｉＣ層３が、ＣＶＤ法により厚み１０μｍに調整して成膜される。
【００７１】
そして、ＳｉＣ層３の表面の適所を開口するマスク（図示せず）を配置して、ＳｉＣ層３の表面に向けて３０〜７００ｋｅＶの範囲内の４段のイオンエネルギーを適宜選択して、２×１０14ｃｍ-2濃度のドーズ量でアルミニウムイオンが、開口を介して注入される。このイオン注入より、ＳｉＣ層３の表層に、深さ０．８μｍ程度のｐ型ウェル４が島状に形成される。
【００７２】
その後、ｐ型ウェル４の表面の適所を開口する別のマスク（図示せず）を用いて、ｐ型ウェル４に対して３０〜１８０ｋｅＶのエネルギーであって、１．４×１０15ｃｍ-2濃度のドーズ量で窒素イオンが注入され、ｎ+型のソース領域５が形成される。
【００７３】
続いて、この半導体基板２は、Ａｒ雰囲気に曝して１７００℃の温度に保って熱処理を約１時間に亘って施され、上記イオン注入領域が活性化される。
【００７４】
次に、この半導体基板２は、酸化処理炉内において１１００℃の温度に保って、３時間に亘ってウェット酸化される。この酸化処理により、ＳｉＣ層３の表面全域には、厚み４０ｎｍのシリコン酸化膜（最終的には、この膜は、ゲート絶縁膜７として機能する。）が形成される。
【００７５】
このシリコン酸化膜に、フォトリソグラフィー技術およびエッチング技術を用いてコンタクトホールＨ１、Ｈ２がパターニングして形成される。
【００７６】
そして、コンタクトホールＨ１の内側のＳｉＣ層３の表面に、Ｎｉからなるソース電極６が設けられ、半導体基板２の裏面に、Ｎｉからなるドレイン電極１０が設けられる。なお、このＮｉの層を堆積した後、適宜の熱処理が施され、これにより、上記電極６、１０と半導体（ＳｉＣ層３）との間が、ソース領域５およびｐ型ウェル４並びに半導体基板２を介してオーミック接続される。
【００７７】
また、シリコン酸化膜の表面には、Ａｌからなるゲート電極８およびゲート配線１２が選択的にパターニング形成されている。
【００７８】
更には、コンタクトホールＨ２の底に露出するＳｉＣ層３の表面には、Ｎｉからなるショットキー電極９が選択的にパターニング形成されている。
【００７９】
この様にして、半導体装置１００（７００Ｖ耐圧、３ｍｍ□において電流値２０Ａ定格）が得られる。
【００８０】
ここで、本実施の形態による半導体装置１００を、電気機器のパワーエレクトロニクス制御装置としてのインバータ電源回路に応用した例を述べる。
【００８１】
図３は、本実施の形態による半導体装置を、エアコンディショナー用コンプレッサの３相モータの駆動に適用したインバータモータ駆動系の一構成例を示した図である。
【００８２】
図３によれば、インバータモータ駆動系１０５は、３相インバータ電源回路１０６と、３相（交流）モータ１０７（交流駆動装置）と、を備えて構成されている。
【００８３】
３相インバータ電源回路１０６は、上記ＳｉＣ−ＭＩＳＦＥＴ１０２と上記ショットキーダイオード１０３とを逆並列に接続してなる回路をワンチップに集積して構成された６個の上段および下段のアームモジュール１００Ｈ、Ｌ（半導体装置）を有してなる。
【００８４】
より詳しくは、この３相インバータ電源回路１０６は、上段アームモジュール１００Ｈのソース端子Ｓ（図２参照）と、下段アームモジュール１００Ｌのドレイン端子Ｄ（図２参照）と、を上下２段に直列接続してなるアームモジュールの対１０８（以下、「相スイッチング回路１０８」という。）を、３個並列に接続して構成されている。
【００８５】
また、相スイッチング回路１０８の各々においては、上段アームモジュール１００Ｈのドレイン端子Ｄが、高電圧給電端子２１に接続され、下段アームモジュール１００Ｌのソース端子Ｓが、接地端子２２に接続されている。
【００８６】
また、上段アームモジュール１００Ｈのソース端子Ｓと下段アームモジュール１００Ｌのドレイン端子Ｄとを結線した結線部分（中点）１１０の各々が、３相モータ１０７の３つの入力端子２０の各々に接続されている。
【００８７】
なお、各上段および下段アームモジュール１００Ｈ、１００Ｌのゲート端子Ｇ（図２参照）は、適宜のインバータ用マイコンを含む制御回路（図示せず）に接続されている。
【００８８】
上記インバータモータ駆動系１０５では、相スイッチング回路１０８の各々に設けられた上段アームモジュール１００Ｈと下段アームモジュール１００Ｌのオンおよびオフのタイミングを調整することにより、相スイッチング回路１０８の各々の中点に相当する結線部分１１０の電圧を変調することが可能になる。
【００８９】
要するに、結線部分１１０の電圧は、下段アームモジュール１００Ｌをオンにして、かつ上段アームモジュール１００Ｈをオフにすれば、接地電位となり、下段アームモジュール１００Ｌをオフにして、かつ上段アームモジュール１００Ｈをオンにすれば、所定の高電圧になる。
【００９０】
こうすれば、上段および下段アームモジュール１００Ｈ、１００Ｌのオンまたはオフのスイッチング周波数に応じて、結線部分１１０を介して３相インバータ電源回路１０６により給電される３相モータ１０７の電源周波数を変えることが可能になり、３相モータ１０７のモータ回転速度が自在かつ連続的、しかも効率良く変えられるようになる。
【００９１】
この様なインバータモータ駆動系１０５によれば、ＳｉＣ−ＭＩＳＦＥＴ１０２（スイッチング素子）およびショットキーダイオード１０３（内蔵ダイオード）を使用していることから、既存のバイポーラデバイス（ＩＧＢＴ）に比べて高速化を実現できる。
【００９２】
よって、上段および下段アームモジュール１００Ｈ、１００Ｌのオンからオフへの切り替えが短時間に実行され、これにより、３相インバータ電源回路１０６の周波数上限値の制約が解消され、３相インバータ電源回路１０６のスイッチング損失が改善される。
【００９３】
具体的なデータの一例として、これらの上段および下段アームモジュール１００Ｈ、１００Ｌ（７００Ｖ耐圧、３ｍｍ□において電流値２０Ａ定格）における１００ｋＨｚの高周波スイッチング動作が確認され、この場合のスイッチング損失は５％以下であった。
【００９４】
また、ＳｉＣ−ＭＩＳＦＥＴ１０２のオン抵抗は、既存のスイッチング素子（Ｓｉ−ＭＩＳＦＥＴやＩＧＢＴ）に比較して充分に小さく、これにより、インバータモータ駆動系１０５におけるＳｉＣ−ＭＩＳＦＥＴ１０２のオン動作時の発熱を抑えて導通損失も低く保てる。
【００９５】
更に、上段および下段アームモジュール１００Ｈ、１００Ｌに内蔵するショットキーダイオード１０３では、ショットキー電極９が、ダイオードセル３１のほぼ全域を幅広に占有可能であることから、スイッチング素子ターンオフ時における、３相モータ１０７のインダクタンス負荷に基づく逆起電力をトリガーにして、ショットキー電極９に集中する電流に起因した素子の破壊に適切に対応可能である。
【００９６】
次に、上記幅寸法「Ｌ」および「Ｓ」を変更した際の、インバータモータ駆動系１０５の損失を検証した上段および下段アームモジュール１００Ｈ、１００Ｌの動作例を説明する。
【００９７】
（Ｓ＝Ｌ／１０√２の場合）
Ｓ＝Ｌ／１０√２の場合には、サブ領域１０１の平面視における面積に対するダイオードセル３１の平面視における面積の割合は、約０．０１である。
【００９８】
言い換えると、この場合には、サブ領域１０１の平面視における面積に対するトランジスタセル１０１Ｔの平面視における面積の割合は、約０．９９である。
【００９９】
上段および下段アームモジュール１００Ｈ、１００Ｌ（７００Ｖ耐圧、３ｍｍ□において電流値２０Ａ定格）におけるショットキーダイオード１０３の単位面積当たりのオン抵抗は、２ｍΩｃｍ2程度である。
【０１００】
また、ＳｉＣ−ＭＩＳＦＥＴ１０２のＰウェル４の真下に位置するＳｉＣ層３は、図２の点線矢印２０１で示す如く、通電領域として充分に機能しない一方、ショットキーダイオード１０３のショットキー電極９の真下に位置するＳｉＣ層３は、その全域に亘って通電領域として機能する。このため、ＳｉＣ−ＭＩＳＦＥＴ１０２の平均化した単位面積換算のオン抵抗は、ショットキーダイオード１０３のそれよりも約一桁大きい値（１０ｍΩ）を示すことになる。
【０１０１】
なお、ショットキー電極９とＳｉＣ層３との間の接触抵抗は、ショットキーダイオード１０３のオン抵抗に比べて約二桁程度小さく、この値を無視可能である。
【０１０２】
以上に述べたＳｉＣ−ＭＩＳＦＥＴ１０２およびショットキーダイオード１０３のオン抵抗からＳｉＣ−ＭＩＳＦＥＴ１０２およびショットキーダイオード１０３に流せる電流を見積もると、Ｓ＝Ｌ／１０√２（ダイオードセル３１の表面積：サブ領域１０１の表面積≒１：１００）に設定した場合、ショットキーダイオード１０３の順電圧Ｖfが、ショットキーバリアによる順方向の立ち上がり電圧（約１Ｖ）を含んで約３Ｖ程度であれば、ショットキーダイオード１０３には素子全体の電流密度換算で約２０Ａ／ｃｍ2の電流を流すことが可能になる。
【０１０３】
上記電圧値（３Ｖ）は、ＳｉＣ−ＭＩＳＦＥＴ１０２に内蔵されるＰＮ接合の寄生ダイオードに順方向に電流を流す際の最低の順電圧（即ちＰＮ接合の接合障壁による降下電圧）に相当する。このため、ショットキーダイオード１０３に順方向に電流を流す際にその順電圧Ｖfを３Ｖ以下に保てれば、ショットキーダイオード１０３に優先的に電流が流れることになる。
【０１０４】
このとき、上段および下段アームモジュール１００Ｈ、１００Ｌの導通損失は電流に電圧を乗じた値（電流×電圧）に対応することから、従来のＰＮ接合ダイオードの順電圧Ｖfに比べてショットキーダイオード１０３の順電圧Ｖfを低く保てることにより、上段および下段アームモジュール１００Ｈ、１００Ｌの損失が、ＰＮ接合ダイオードを採用した既存のアームモジュールに比較して改善すると期待される。
【０１０５】
より具体的には、Ｓ＝Ｌ／１０√２に設定した場合（ダイオードセル３１の表面積：サブ領域１０１の表面積≒１：１００）には、オフスピードが速くなることからスイッチング損失が減少して、ＰＮ接合ダイオードを採用した既存のアームモジュールに比較して約２％の損失低減が確認され、ショットキーダイオード１０３が僅かな割合（１％）を占めるものであってもインバータモータ駆動系１０５の損失改善効果が発揮される。
【０１０６】
但し、上段および下段アームモジュール１００Ｈ、１００Ｌの連続動作実験中に、上段および下段アームモジュール１００Ｈ、１００Ｌの発熱によるアームモジュール上段および下段１００Ｈ、１００Ｌの動作が安定しない場合があった。これは、ショットキーダイオード１０３を流れる電流値が上記許容電流値（２０Ａ／ｃｍ2）を超えたことに起因するものと推定される。このため、Ｓ＞Ｌ／１０√２に設定することが望ましい。
【０１０７】
（Ｓ＝Ｌ／２√５の場合）
Ｓ＝Ｌ／２√５の場合には、サブ領域１０１の平面視における面積に対するダイオードセル３１の平面視における面積の割合は、０．１である。
【０１０８】
言い換えると、この場合には、サブ領域１０１の平面視における面積に対するトランジスタセル１０１Ｔの平面視における面積の割合は、０．９０である。
【０１０９】
Ｓ＝Ｌ／２√５（ダイオードセル３１の表面積：サブ領域１０１の表面積≒１：１０）に設定した場合には、ショットキーダイオード１０３を流れる電流の許容値は、素子全体の電流密度換算で約２００Ａ／ｃｍ2であり、こうすれば、ショットキーダイオード１０３の電流許容量不足による不具合は解消される。この場合、ＰＮ接合ダイオードを採用したアームモジュールに比較して約５％の損失低減が確認され、インバータモータ駆動系１０５の充分な損失改善効果が発揮される。
【０１１０】
（Ｓ＝Ｌ／２の場合）
Ｓ＝Ｌ／２の場合には、サブ領域１０１の平面視における面積に対するダイオードセル３１の平面視における面積の割合は０．５である。
【０１１１】
言い換えると、この場合には、サブ領域１０１の平面視における面積に対するトランジスタセル１０１Ｔの平面視における面積の割合は０．５である。
【０１１２】
Ｓ＝Ｌ／２（ダイオードセル３１の表面積：サブ領域１０１の表面積＝５０：１００）に設定した場合には、ＰＮ接合ダイオードを採用したアームモジュールに比較して約１％の損失低減が確認され、ショットキーダイオード１０３が大きな割合（５０％）を占めるものであってもインバータモータ駆動系１０５の損失改善効果が発揮される。
【０１１３】
但しＳ＞Ｌ／２に設定されると、ＳｉＣ−ＭＩＳＦＥＴの面積占有率の減少によるオン抵抗の増加が見られ、却って上段および下段アームモジュール１００Ｈ、１００Ｌの損失の増加が懸念されることになる。
【０１１４】
更に、素子全体の電流密度換算でショットキー電極９に流れる電流が２００〜６００Ａ／ｃｍ2であれば安定動作が期待されるため、この面積の割合の望ましい範囲は、０．１〜０．３である。
【０１１５】
なお、Ｎチャネル型ＭＩＳＦＥＴを例にしてＳｉＣ−ＭＩＳＦＥＴを説明したが、ソース電極とドレイン電極を逆にしたＰチャネル型ＭＩＳＦＥＴでも本実施の形態による半導体装置１００（アームモジュール）を構築することができる。
【０１１６】
また、上記実施形態の説明においては、ゲート電極をアルミニウム金属にて構成した例について説明したが、これに代えて、ポリシリコンやモリブデン（Ｍｏ）にてゲート電極を構成してもかまわない。ポリシリコンゲート電極、モリブデンゲート電極にて構成した場合も、上述したものと同様の作用効果が得られる。
【産業上の利用可能性】
【０１１７】
本発明による半導体装置は、高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れており、例えば、電気機器の高速インバータ電源回路の用途に適用可能である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施の形態による半導体装置の一構成例を示した平面図である。
【図２】図１のＡ−Ａ線に沿った部分の半導体装置の断面図である。
【図３】本実施の形態による半導体装置を、３相モータの駆動に適用したインバータモータ駆動系の一構成例を示した図である。
【符号の説明】
【０１１９】
２                            半導体基板
３                            ＳｉＣ層
４                            Ｐウェル
４ｃ                          チャネル領域
５                            ソース領域
６                            ソース電極
７                            ゲート絶縁膜
８                            ゲート電極
９                            ショットキー電極
１０                          ドレイン電極
１１                          第１配線
１２                          ゲート配線
２０                          入力端子
２１                          高電圧給電端子
２２                          接地端子
１００                        半導体装置
１００Ｈ                      上段アームモジュール
１００Ｌ                      下段アームモジュール
１０１                        サブ領域
１０１Ｔ                      トランジスタセル
３０                          境界ライン
３０ａ                        横境界ライン
３０ｂ                        縦境界ライン
３１                          ダイオードセル
３２                          基点
１０２                        ＳｉＣ−ＭＩＳＦＥＴ
１０３                        ショットキーダイオード
１０５                        インバータモータ駆動系
１０６                        ３相インバータ電源回路
１０７                        ３相モータ
１０８                        相スイッチング回路
１１０                        結線部分
Ｇ                            ゲート端子
Ｓ                            ソース端子
Ｄ                            ドレイン端子
Ｈ１、Ｈ２                    コンタクトホール
【図１】
2007035736.tif 000003
【図２】
2007035736.tif 000004
【図３】
2007035736.tif 000005