(57)【要約】【課題】負荷変動により出力電圧が上昇した場合及び負荷変動により出力電圧が下降した場合の両方の過渡応答速度が速い直流安定化電源装置を提供する。【解決手段】入力電圧ＶINとグランド電圧ＶGNDとの間に直列に接続されるトランジスタＱ１及びＱ２と、トランジスタＱ１とトランジスタＱ２との間に設けられる電位ドロップ補償回路１と、トランジスタＱ１と電位ドロップ補償回路１との接続点に接続される出力端子Ｔ３と、出力端子Ｔ３から出力される電圧（ＶTT，ＶSENSE）に応じてトランジスタＱ１及びＱ２のオン／オフ制御を行う制御部とを備え、電位ドロップ補償回路１が、電位ドロップ補償回路１とトランジスタＱ２との接続点の電圧より大きい電圧を出力端子Ｔ３に供給することを特徴とする直流安定化電源装置。【選択図】図１
2007148599.tif 000002
【特許請求の範囲】
【請求項１】
第１直流電圧と前記第１直流電圧より小さい第２直流電圧との間に直列に接続されるハイサイドスイッチ素子及びローサイドスイッチ素子と、
前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間に設けられる電圧供給部と、
前記ハイサイドスイッチ素子と前記電圧供給部との接続点に接続される出力端子と、
前記出力端子から出力される電圧に応じて前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子のオン／オフ制御を行う制御部とを備え、
前記電圧供給部が、前記電圧供給部と前記ローサイドスイッチ素子との接続点の電圧より大きい電圧を前記出力端子に供給することを特徴とする直流安定化電源装置。
【請求項２】
一端に前記第２直流電圧が印加され他端が前記ローサイドスイッチ素子に接続されるワイヤと、
前記ワイヤの両端電位差を検出する電圧検出部とを備え、
前電圧供給部が、前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧と、前電圧供給部から前記出力端子に供給される電圧との差を、前記電圧検出部の検出結果に応じて可変する請求項１に記載の直流安定化電源装置。
【請求項３】
前電圧供給部が、トランジスタと、前記トランジスタのエミッタ電圧を抵抗分割する抵抗分割回路とを備え、
前電圧供給部から前記出力端子に供給される電圧が前記トランジスタのベース電圧となり、
前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧が前記抵抗分割回路の抵抗分割電圧となる請求項１に記載の直流安定化電源装置。
【請求項４】
前電圧供給部が、トランジスタと、前記トランジスタのエミッタ電圧を抵抗分割する抵抗分割回路とを備え、
前電圧供給部から前記出力端子に供給される電圧が前記トランジスタのベース電圧となり、
前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧が前記抵抗分割回路の抵抗分割電圧となり、
前記抵抗分割回路の抵抗分割比が前記電圧検出部の検出結果に応じて可変する請求項２に記載の直流安定化電源装置。
【請求項５】
請求項１〜４のいずれかに記載の直流安定化電源装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流シンク・ソース型の直流安定化電源装置に関するものである。
【背景技術】
【０００２】
メモリは種々の方法によってターミネーションされ（特許文献１参照）、その種々の方法の一つに直流安定化電源装置を用いてメモリをターミネーションする方法がある。かかる方法で用いられる電流シンク・ソース型の直流安定化電源装置について説明する。
【０００３】
DDR-SDRAM（Double Date Rate Synchronous Dynamic Random Access Memory）向けの従来の直流安定化電源装置に関するアプリケーション図を図６に示す。チップセット１１とDDR-SDRAM１２のバスラインとの間に直列抵抗ＲＳを設け、更にターミネーション用抵抗ＲＴをDDR-SDRAM１２のバスラインと従来の直流安定化電源装置１０のＶTT端子との間に設けている。電源電圧ＶDDは、従来の直流安定化電源装置１０のＶDD端子、チップセット１１、及びDDR-SDRAM１２に供給される。
【０００４】
また、電源電圧ＶDDは従来の直流安定化電源装置１０のＶIN端子にも供給され、従来の直流安定化電源装置１０の入力電圧ＶINとしても使用されている。
【０００５】
従来の直流安定化電源装置１０のＶSENSE端子は、ターミネーション用抵抗ＲＴと従来の直流安定化電源装置１０のＶTT端子との接続ノードに接続される。従来の直流安定化電源装置１０は、ＶIN端子に入力される電源電圧ＶDD（入力電圧ＶIN）をＶDD／２に変換してＶTT端子から出力する。ＶSENSE端子はターミネーション用抵抗ＲＴのＶTT端子側端部における電圧を検出する。従来の直流安定化電源装置１０は、ＶSENSE端子によって検出された電圧（センス電圧）に応じてＶTT端子から出力する電圧を安定化する。これにより、DDR-SDRAM１２のバスラインを伝送するデジタル信号の電圧変動による負荷変動が生じてもＶTT端子の出力電圧は高精度に一定値（ＶDD／２）に保たれる。
【０００６】
従来の直流安定化電源装置１０は、ＶDD端子に入力される電源電圧ＶDDから基準電圧ＶREFも生成する。従来の直流安定化電源装置１０のＶREF端子から出力される基準電圧ＶREFはチップセット１１及びDDR-SDRAM１２に供給される。
【０００７】
高速伝送が可能なDDR-SDRAMは、PC（Personal Computer）や光ディスク装置等の電子機器に使用されている。そして、当該電子機器の高速化・大容量化に伴って電子機器に搭載されるDDR-SDRAMの数量が増加している。また、今後、ハイビジョン放送の録画に対応するブルーレイディスク装置等では、画像処理を行う機会が飛躍的に増加するために、当該装置で使用されるDDR-SDRAMの数量が飛躍的に増すものと考えられる。
【０００８】
次に、従来の直流安定化電源装置１０の回路構成例について説明する。モノシリックＩＣで構成された従来の直流安定化電源装置１０の回路ブロック図を図７に示す。図７に示す従来の直流安定化電源装置１０は、オペアンプＯＰ１〜ＯＰ３と、抵抗Ｒ１及びＲ２と、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２と、パッドＰ１〜Ｐ６と、ワイヤＲＷ１〜ＲＷ６と、ＶIN端子Ｔ１と、ＶDD端子Ｔ２と、ＶTT端子Ｔ３と、ＶSENSE端子Ｔ４と、ＧＮＤ端子Ｔ５と、ＶREF端子Ｔ６とによって構成される。尚、抵抗Ｒ１の抵抗値と抵抗Ｒ２の抵抗値は同一値である。また、各パッドＰ１〜Ｐ６は、各ワイヤＲＷ１〜ＲＷ６によって、リードフレームである各端子（ＶIN端子Ｔ１、ＶDD端子Ｔ２、ＶTT端子Ｔ３、ＶSENSE端子Ｔ４、ＧＮＤ端子Ｔ５、及びＶREF端子Ｔ６）に接続される。
【０００９】
ＶDD端子Ｔ２に入力される電源電圧ＶDDは抵抗Ｒ１及びＲ２により抵抗分割され、その抵抗分割によって得られた電圧ＶDD／２が、オペアンプＯＰ１〜ＯＰ３の各非反転入力端子に供給される。ＶIN端子Ｔ１とＧＮＤ端子Ｔ５との間に、ＰＮＰトランジスタＱ１及びＮＰＮトランジスタＱ２が縦列接続され、ＰＮＰトランジスタＱ１とＮＰＮトランジスタＱ２との接続点にパッドＰ３及びワイヤＲＷ３を介してＶTT端子Ｔ３が接続される。ＰＮＰトランジスタＱ１のベースにはオペアンプＯＰ１の出力端子が接続され、ＮＰＮトランジスタＱ２のベースにはオペアンプＯＰ２の出力端子が接続される。また、オペアンプＯＰ１及びＯＰ２の各反転入力端子はパッドＰ４及びワイヤＲＷ４を介してＶSENSE端子Ｔ４に接続される。実使用時は、ＶTT端子Ｔ３とＶSENSE端子Ｔ４とがボード上で接続される（図１を参照）。
【００１０】
このような構成によると、オペアンプＯＰ１〜ＯＰ３の各非反転入力端子に電圧ＶDD／２が供給されるので、ＶTT端子Ｔ３から出力される電圧ＶTTとＶREF端子Ｔ６から出力される基準電圧ＶREFはともに一定値（ＶDD／２）になる。したがって、例えば電源電圧ＶDDが２．５［Ｖ］である場合、ＶTT端子Ｔ３から出力される電圧ＶTTとＶREF端子Ｔ６から出力される基準電圧ＶREFはともに１．２５［Ｖ］になる。
【特許文献１】特開２００４−６２７２５号公報（第８頁−第９頁）
【特許文献２】特開平５−５６６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、ＶTT端子Ｔ３とＶSENSE端子Ｔ４とがボード上で接続された状態における従来の直流安定化電源装置１０の出力電流−出力電圧特性を図８に示す。尚、図８は、電源電圧ＶDDが２．５［Ｖ］であり、出力電流ＩTTの許容最大値が±１０００［ｍＡ］である場合の出力電流−出力電圧特性図である。なお、出力電流ＩTTは、従来の直流安定化電源装置１０から負荷側へ向かう方向を正とし、負荷側から従来の直流安定化電源装置１０へ向かう方向を負としている。
【００１２】
負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から上昇して不感領域Ｖ１を越えた場合、出力電流ＩTTはシンク電流となり、負荷側から従来の直流安定化電源装置１０へ電流が吸い込まれる。反対に、負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から下降して不感領域Ｖ１を越えた場合、出力電流ＩTTはソース電流となり、従来の直流安定化電源装置１０から負荷側へ電流が掃き出される。これにより、負荷変動が生じても従来の直流安定化電源装置１０の出力電圧ＶTTは高精度に一定値（ＶDD／２）に保たれる。
【００１３】
過渡応答速度を速くする観点から、負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から上昇或いは下降して不感領域Ｖ１を越えると、出力電流ＩTTが許容最大値（図８では、出力電流ＩTTがシンク電流である場合＋１０００［ｍＡ］、出力電流ＩTTがソース電流である場合−１０００［ｍＡ］）まで一気に流れる出力電流−出力電圧特性に近いことが望ましい。
【００１４】
しかしながら、従来の直流安定化電源装置１０においては実際には図８に示すように、負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から上昇して不感領域Ｖ１を越えた場合、すなわち出力電流ＩTTがシンク電流になる場合の出力電圧ＶTTに対する出力電流ＩTTの変化率（ｄＩTT／ｄＶTT）は、負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から下降して不感領域Ｖ１を越えた場合、すなわち出力電流ＩTTがソース電流になる場合の出力電圧ＶTTに対する出力電流ＩTTの変化率（ｄＩTT／ｄＶTT）に比べて小さい。したがって、出力電流ＩTTがシンク電流になる場合は、出力電流ＩTTがソース電流になる場合に比べて過渡応答速度が遅い。
【００１５】
出力電流ＩTTがシンク電流になる場合、ＶTT端子Ｔ３からワイヤＲＷ３、パッドＰ３、ＮＰＮトランジスタＱ２、パッドＰ５、及びワイヤＲＷ５を経由してＧＮＤ端子Ｔ５に出力電流ＩTTが流れるため、パッドＰ５の電位は出力電流ＩTTの絶対値とワイヤＲＷ５の抵抗値との乗算値分だけＧＮＤ端子Ｔ５のグランド電位ＶGNDより上昇する。これにより、抵抗Ｒ１及びＲ２の抵抗分割点における電圧が上昇し、オペアンプＯＰ２はセンス電圧の電位上昇を感知しにくくなる。この結果、過渡応答速度が遅くなる。
【００１６】
一方、出力電流ＩTTがソース電流になる場合、入力電圧ＶINが印加されるＶIN端子Ｔ１からワイヤＲＷ１、パッドＰ１、ＰＮＰトランジスタＱ１、パッドＰ３、及びワイヤＲＷ３を経由してＶTT端子Ｔ３に出力電流ＩTTが流れるため、パッドＰ１の電位は出力電流ＩTTの絶対値とワイヤＲＷ１の抵抗値との乗算値分だけ入力電圧ＶINより下降する。しかしながら、パッドＰ２に印加される電圧は電源電圧ＶDDより下降していないので、オペアンプＯＰ１はセンス電圧の電位下降を感知しにくくならない。この結果、過渡応答速度が遅くならない。
【００１７】
このように出力電流ＩTTがシンク電流であるときの過渡応答特性と出力電流ＩTTがソース電流であるときの過渡応答特性とがアンバランスであることは、電流シンク・ソース型の直流安定化電源装置の特性上好ましくない。また、メモリをターミネーションするために電流シンク・ソース型の直流安定化電源装置を用いた場合、電流シンク・ソース型の直流安定化電源装置の過渡応答速度が遅いと、メモリのバスラインの信号反射を招きメモリの高速信号伝送品質の劣化を招くこととなる。
【００１８】
このような問題を解決するために、パッドＰ５−ＧＮＤ端子Ｔ５間にワイヤを複数本設け、パッドＰ５−ＧＮＤ端子Ｔ５間の抵抗を低下させるという対策が考えられるが、かかる対策を施すとＩＣ内のパッド占有面積の増大、ワイヤの材料費の増大、及び工数アップが起こり、製品価格が上昇してしまうという新たな問題が発生してしまう。
【００１９】
本発明は、上記の問題点に鑑み、負荷変動により出力電圧が上昇した場合及び負荷変動により出力電圧が下降した場合の両方の過渡応答速度が速い直流安定化電源装置及びこれを備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために本発明に係る直流安定化電源装置は、第１直流電圧と前記第１直流電圧より小さい第２直流電圧との間に直列に接続されるハイサイドスイッチ素子及びローサイドスイッチ素子と、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との間に設けられる電圧供給部と、前記ハイサイドスイッチ素子と前記電圧供給部との接続点に接続される出力端子と、前記出力端子から出力される電圧に応じて前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子のオン／オフ制御を行う制御部とを備え、前記電圧供給部が、前記電圧供給部と前記ローサイドスイッチ素子との接続点の電圧より大きい電圧を前記出力端子に供給する構成としている。
【００２１】
このような構成によると、直流安定化電源装置の出力電流がシンク電流であって、前記制御部が直流安定化電源装置の出力電圧の電位上昇を感知しにくくなる場合であっても、前記電圧供給部が、前記電圧供給部と前記ローサイドスイッチ素子との接続点の電圧より大きい電圧を前記出力端子に供給するので、過渡応答速度が遅くならない。これにより、負荷変動により出力電圧が上昇した場合及び負荷変動により出力電圧が下降した場合の両方の過渡応答速度を速くすることが可能となる。尚、前記電圧供給部の一例としては、前電圧供給部が、トランジスタと、前記トランジスタのエミッタ電圧を抵抗分割する抵抗分割回路とを備え、前電圧供給部から前記出力端子に供給される電圧が前記トランジスタのベース電圧となり、前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧が前記抵抗分割回路の抵抗分割電圧となる構成が挙げられる。
【００２２】
また、一端に前記第２直流電圧が印加され他端が前記ローサイドスイッチ素子に接続されるワイヤと、前記ワイヤの両端電位差を検出する電圧検出部とを備え、前電圧供給部が、前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧と、前電圧供給部から前記出力端子に供給される電圧との差を、前記電圧検出部の検出結果に応じて可変するようにしてもよい。
【００２３】
このような構成によると、前記ワイヤの仕様変更や抵抗値バラツキに対応することができる。尚、前記電圧供給部の一例としては、前電圧供給部が、トランジスタと、前記トランジスタのエミッタ電圧を抵抗分割する抵抗分割回路とを備え、前電圧供給部から前記出力端子に供給される電圧が前記トランジスタのベース電圧となり、前電圧供給部と前記ローサイドスイッチ素子との接続点の電圧が前記抵抗分割回路の抵抗分割電圧となり、前記抵抗分割回路の抵抗分割比が前記電圧検出部の検出結果に応じて可変する構成が挙げられる。
【００２４】
また、上記目的を達成するために本発明に係る電子機器は、上記いずれかの構成の直流安定化電源装置とを備える構成とする。
【発明の効果】
【００２５】
本発明に係る直流安定化電源装置によると、負荷変動により出力電圧が上昇した場合及び負荷変動により出力電圧が下降した場合の両方の過渡応答速度を速くすることができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施形態について図面を参照して以下に説明する。図１は、本発明に係る直流安定化電源装置の一構成例を示す回路ブロック図である。なお、図１において図７と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００２７】
図１に示す本発明に係る直流安定化電源装置は、図７に示す従来の直流安定化電源装置１０に電位ドロップ補償回路１を新たに設けた構成である。電位ドロップ補償回路１は、ＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点とＮＰＮトランジスタＱ２のコレクタとの間に設けられる。
【００２８】
電位ドロップ補償回路１の一構成例を図２に示す。電位ドロップ補償回路１の各端部の電圧は、ＶTT端子Ｔ３から出力される出力電流ＩTTがシンク電流である場合とソース電流である場合とで異なるが、図２ではＶTT端子Ｔ３から出力される出力電流ＩTTがシンク電流である場合の電圧を記載している。なお、ＲW3はワイヤＲＷ３（図１を参照）の抵抗値であり、ＲW5はワイヤＲＷ５（図１を参照）の抵抗値であり、ＶCはＮＰＮトランジスタＱ２（図１を参照）のコレクタ電圧である。
【００２９】
図２に示す電位ドロップ補償回路１は、バッファアンプＡ１と、電流パス用アンプＡ２と、電流源ＩＡと、ＰＮＰトランジスタＱＡと、抵抗ＲＡ及びＲＢとによって構成されている。バッファアンプＡ１の入力端と電流パス用アンプＡ２の入力端は、ＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点（図１を参照）に接続される。バッファアンプＡ１の出力端はＰＮＰトランジスタＱＡのベースに接続され、電流パス用アンプＡ２の出力端はＮＰＮトランジスタＱ２のコレクタ（図１を参照）、抵抗ＲＡの一端、及び抵抗ＲＢの一端に接続される。また、パッドＰ１（図１を参照）が電流源ＩＡを介して抵抗ＲＡの他端及びＰＮＰトランジスタＱＡのエミッタに接続され、パッドＰ５（図１を参照）が抵抗ＲＢの他端及びＰＮＰトランジスタＱＡのコレクタに接続される。
【００３０】
上記構成の電位ドロップ補償回路１では、出力電流ＩTTがシンク電流になっているときに以下の（１）式が成り立つ。なお、ＲAは抵抗ＲＡの抵抗値であり、ＲBは抵抗ＲＢの抵抗値であり、ＶBE(QA)はＰＮＰトランジスタＱＡのベース−エミッタ間電圧である。
【数１】
2007148599.tif 000003
【００３１】
上記（１）式から分かるように、上記構成の電位ドロップ補償回路１は、ＮＰＮトランジスタＱ２のコレクタ電圧ＶCより高い電圧をＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点に供給することができる。
【００３２】
ここで、ＶTT端子Ｔ３とＶSENSE端子Ｔ４とがボード上で接続された状態における図１に示す本発明に係る直流安定化電源装置の出力電流−出力電圧特性を図３に示す。尚、図３は、電源電圧ＶDDが２．５［Ｖ］であり、出力電流ＩTTの許容最大値が±１０００［ｍＡ］である場合の出力電流−出力電圧特性図である。なお、出力電流ＩTTは、図１に示す本発明に係る直流安定化電源装置から負荷側へ向かう方向を正とし、負荷側から図１に示す本発明に係る直流安定化電源装置へ向かう方向を負としている。
【００３３】
負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から上昇して不感領域Ｖ１を越えた場合、出力電流ＩTTはシンク電流となり、負荷側から図１に示す本発明に係る直流安定化電源装置へ電流が吸い込まれる。反対に、負荷変動により出力電圧ＶTTが一定値（ＶDD／２）から下降して不感領域Ｖ１を越えた場合、出力電流ＩTTはソース電流となり、図１に示す本発明に係る直流安定化電源装置から負荷側へ電流が掃き出される。これにより、負荷変動が生じても図１に示す本発明に係る直流安定化電源装置の出力電圧ＶTTは高精度に一定値（ＶDD／２）に保たれる。
【００３４】
出力電流ＩTTがシンク電流になる場合、ＶTT端子Ｔ３からワイヤＲＷ３、パッドＰ３、電位ドロップ補償回路１、ＮＰＮトランジスタＱ２、パッドＰ５、及びワイヤＲＷ５を経由してＧＮＤ端子Ｔ５に出力電流ＩTTが流れるため、パッドＰ５の電位は出力電流ＩTTの絶対値とワイヤＲＷ５の抵抗値との乗算値分だけＧＮＤ端子Ｔ５のグランド電位ＶGNDより上昇する。これにより、抵抗Ｒ１及びＲ２の抵抗分割点における電圧が上昇し、オペアンプＯＰ２はセンス電圧の電位上昇を感知しにくくなる。しかしながら、電位ドロップ補償回路１により、ＮＰＮトランジスタＱ２のコレクタ電圧ＶCより高い電圧がＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点に供給され、出力電圧ＶTTが大きくなるので、過渡応答速度が遅くならない。
【００３５】
一方、出力電流ＩTTがソース電流になる場合、入力電圧ＶINが印加されるＶIN端子Ｔ１からワイヤＲＷ１、パッドＰ１、ＰＮＰトランジスタＱ１、パッドＰ３、及びワイヤＲＷ３を経由してＶTT端子Ｔ３に出力電流ＩTTが流れるため、パッドＰ１の電位は出力電流ＩTTの絶対値とワイヤＲＷ１の抵抗値との乗算値分だけ入力電圧ＶINより下降する。しかしながら、パッドＰ２に印加される電圧は電源電圧ＶDDより下降していないので、オペアンプＯＰ１はセンス電圧の電位下降を感知しにくくならない。この結果、過渡応答速度が遅くならない。
【００３６】
このように図１に示す本発明に係る直流安定化電源装置では、負荷変動により出力電圧ＶTTが上昇して出力電流ＩTTがシンク電流になる場合でも負荷変動により出力電圧ＶTTが下降して出力電流ＩTTがソース電流になる場合でも過渡応答速度を速くすることができる。
【００３７】
次に、本発明に係る直流安定化電源装置の他の構成例について説明する。図４は、本発明に係る直流安定化電源装置の他の構成例を示す回路ブロック図である。なお、図４において図７と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３８】
図４に示す本発明に係る直流安定化電源装置は、図７に示す従来の直流安定化電源装置１０に電位ドロップ補償回路２、ＧＮＤ電位ドロップセンス回路３、ＧＮＤセンスパッドＰ７、及びワイヤＲＷ７を新たに設けた構成である。ＧＮＤセンスパッドＰ７は、ワイヤＲＷ７によって、リードフレームの一部を構成する端子Ｔ７に接続される。なお、ＧＮＤ端子Ｔ５とＧＮＤセンス端子Ｔ７とはショートされている。電位ドロップ補償回路２は、ＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点とＮＰＮトランジスタＱ２のコレクタとの間に設けられる。ＧＮＤ電位ドロップセンス回路３は、ＧＮＤセンスパッドＰ７からの入力信号に基づいてワイヤＲＷ５の両端電位差を検出し、その検出結果に応じた制御信号を電位ドロップ補償回路２に出力する。
【００３９】
電位ドロップ補償回路２の一構成例を図５に示す。電位ドロップ補償回路２の各端部の電圧は、ＶTT端子Ｔ３から出力される出力電流ＩTTがシンク電流である場合とソース電流である場合とで異なるが、図５ではＶTT端子Ｔ３から出力される出力電流ＩTTがシンク電流である場合の電圧を記載している。なお、図５において図２と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４０】
電位ドロップ補償回路２は、図２に示す電位ドロップ補償回路１の抵抗ＲＡをスイッチＳＷ１〜ＳＷ３及び抵抗ＲＡ１〜ＲＡ３から成る抵抗回路に置換した構成である。当該抵抗回路は、スイッチＳＷ１及び抵抗ＲＡ１からなる直列接続体と、スイッチＳＷ２及び抵抗ＲＡ２からなる直列接続体と、スイッチＳＷ３及び抵抗ＲＡ３からなる直列接続体とを並列接続した回路であって、スイッチＳＷ１〜ＳＷ３のオン／オフ切り替えに応じて合成抵抗値が可変する。スイッチＳＷ１〜ＳＷ３は、ＧＮＤ電位ドロップセンス回路３から出力される制御信号に基づいてオン／オフが切り替わる。
【００４１】
上記抵抗回路の合成抵抗値をＲA’とすると、上記構成の電位ドロップ補償回路２では、出力電流ＩTTがシンク電流になっているときに以下の（２）式が成り立つ。
【数２】
2007148599.tif 000004
【００４２】
上記（２）式から分かるように、上記構成の電位ドロップ補償回路２は、ＮＰＮトランジスタＱ２のコレクタ電圧ＶCより高い電圧をＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点に供給することができる。また、ＲA’が可変するので、ＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点に供給される電圧とＮＰＮトランジスタＱ２のコレクタ電圧ＶCとの差も可変する。
【００４３】
ワイヤＲＷ５の両端電位差が大きいほど、抵抗Ｒ１及びＲ２の抵抗分割点における電圧が上昇し、オペアンプＯＰ２はセンス電圧の電位上昇を感知しにくくなる（図４を参照）。したがって、ワイヤＲＷ５の両端電位差が大きいほどＲA’が大きくなりＰＮＰトランジスタＱ１のコレクタ及びパッドＰ３の接続点に供給される電圧とＮＰＮトランジスタＱ２のコレクタ電圧ＶCとの差が大きくなるように、ＧＮＤ電位ドロップセンス回路３から出力される制御信号に応じて電位ドロップ補償回路２内のスイッチＳＷ１〜ＳＷ３のオン／オフが切り替わるようにするとよい。
【００４４】
本発明に係る直流安定化電源装置は、例えばDDR-SDRAMをターミネーションするために用いることができる。DDR-SDRAMをターミネーションするために本発明に係る直流安定化電源装置を用いた場合のアプリケーションは、図６に示すアプリケーション図中の従来の直流安定化電源装置１０を本発明に係る直流安定化電源装置に置換した構成となる。かかる構成のアプリケーションは、PCや光ディスク装置等の電子機器に適用することができる。
【００４５】
本発明に係る直流安定化電源装置は負荷変動により出力電圧が上昇した場合でも負荷変動により出力電圧が下降した場合でも過渡応答速度が速いので、DDR-SDRAMをターミネーションするために本発明に係る直流安定化電源装置を用いることにより、メモリのバスラインの信号反射を低減することができ、DDR-SDRAMの高速信号伝送品質が向上する。
【図面の簡単な説明】
【００４６】
【図１】は、本発明に係る直流安定化電源装置の一構成例を示す回路ブロック図である。
【図２】は、図１に示す本発明に係る直流安定化電源装置が具備する電位ドロップ補償回路の一構成例を示す図である。
【図３】は、図１に示す本発明に係る直流安定化電源装置の出力電流−出力電圧特性を示す図である。
【図４】は、本発明に係る直流安定化電源装置の他の構成例を示す回路ブロック図である。
【図５】は、図４に示す本発明に係る直流安定化電源装置が具備する電位ドロップ補償回路の一構成例を示す図である。
【図６】は、従来の直流安定化電源装置に関するアプリケーション図である。
【図７】は、従来の直流安定化電源装置の一構成例を示す回路ブロック図である。
【図８】は、従来の直流安定化電源装置の出力電流−出力電圧特性を示す図である。
【符号の説明】
【００４７】
１、２    電位ドロップ補償回路
３    ＧＮＤ電位ドロップセンス回路
Ａ１    バッファアンプ
Ａ２    電流パス用アンプ
ＩＡ    電流源
ＯＰ１〜ＯＰ３    オペアンプ
Ｐ１〜Ｐ６    パッド
Ｐ７    ＧＮＤセンスパッド
Ｑ１、ＱＡ    ＰＮＰトランジスタ
Ｑ２    ＮＰＮトランジスタ
Ｒ１、Ｒ２、ＲＡ、ＲＡ１〜ＲＡ３、ＲＢ    抵抗
ＲＷ１〜ＲＷ７    ワイヤ
ＳＷ１〜ＳＷ３    スイッチ
Ｔ１    ＶIN端子
Ｔ２    ＶDD端子
Ｔ３    ＶTT端子
Ｔ４    ＶSENSE端子
Ｔ５    ＧＮＤ端子
Ｔ６    ＶREF端子
Ｔ７    ＧＮＤセンス端子
【図１】
2007148599.tif 000005
【図２】
2007148599.tif 000006
【図３】
2007148599.tif 000007
【図４】
2007148599.tif 000008
【図５】
2007148599.tif 000009
【図６】
2007148599.tif 000010
【図７】
2007148599.tif 000011
【図８】
2007148599.tif 000012