(57)【要約】【課題】外部電源を遮断することなく固体撮像装置を選択的に非動作モードにでき、消費電力の低減化及び迅速な動作モードへの移行を実現させる。【解決手段】撮像部と出力回路とが同一基板上に形成され、出力回路が、少なくとも定電流源４２を有する一つの増幅段と、この定電流源４２に流れる電流を制御する制御手段とを有する固体撮像装置において、制御手段を、正規のゲート電位Ｖｇｇを生成するゲート電位生成回路２４と、正規のゲート電位Ｖｇｇと接地電位とを選択的に切り換えるスイッチング回路５２とを有し、定電流源４２に与える電位を３値以上変化させ、かつ定電流源４２に流れる電流をオンオフ制御し、増幅段の動作停止時に定電流源４２に流れる電流を遮断するように構成する。【選択図】図３
2007028648.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記スイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインに前記正規のゲート電位が供給され、前記第２のアナログスイッチの共通のドレインに電源電圧が供給される
ことを特徴とする増幅回路。
【請求項２】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源を含む差動増幅回路に、差動回路の出力が供給され、
前記差動回路に接続されているスイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインにパルス発生回路からのパルス信号が供給され、前記第２のアナログスイッチの共通のドレインに接地電位が供給される
ことを特徴とする増幅回路。
【請求項３】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路は、正の電源ラインに２つの抵抗がそれぞれ並列に接続され、２つの前記抵抗の他端にそれぞれＮＰＮトランジスタのコレクタが接続され、２つの前記ＮＰＮトランジスタの各エミッタが共通とされ、
前記定電流源は、前記エミッタの共通接点と負の電源ライン間に接続されている
ことを特徴とする増幅回路。
【請求項４】
前記差動増幅回路の出力が、正入力側の前記ＮＰＮトランジスタのコレクタと、負入力側の前記ＮＰＮトランジスタのコレクタとから、それぞれ取り出されて次段に供給されるように構成されていることを特徴とする請求項３に記載の増幅回路。
【請求項５】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記定電流源は、ゲート電極が共通接続された２つのＰＮＰトランジスタを有して成り、
前記差動増幅回路は、正の電源ラインに、正入力側のＮＰＮトランジスタ及び負入力側のＮＰＮトランジスタの各コレクタが接続され、一方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する一方の前記ＰＮＰトランジスタのエミッタが接続され、他方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する他方の前記ＰＮＰトランジスタのエミッタが接続されている
ことを特徴とする増幅回路。
【請求項６】
前記差動増幅回路の出力が、一方の前記ＰＮＰトランジスタのコレクタと他方の前記ＮＰＮトランジスタのコレクタとから、それぞれ取り出されて次段に供給されるように構成されていることを特徴とする請求項５に記載の増幅回路。
【請求項７】
前記ゲート電位生成回路は、正の電源ラインと負の電源ライン間に直列に接続された２つの抵抗による抵抗分圧回路と、前記抵抗分圧回路からのゲート電位と正の電源電圧とを選択的に切り換える前記スイッチング回路が接続されて構成されていることを特徴とする請求項５に記載の増幅回路。
【請求項８】
前記スイッチング回路が、供給される制御信号のレベルに従って前記ゲート電位と正の電源電圧とを選択的に切り換えるように構成されていることを特徴とする請求項７に記載の増幅回路。
【請求項９】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側にダーリントン接続による２つのＮＰＮトランジスタが接続され、負入力側にダーリントン接続による２つのＮＰＮトランジスタが接続されて成る
ことを特徴とする増幅回路。
【請求項１０】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側のＮＰＮトランジスタ及び負入力側のトランジスタの各コレクタに、ゲインアップのためのＮＰＮトランジスタが直列接続され、２つの前記ＮＰＮトランジスタのゲート電極は共通とされている
ことを特徴とする増幅回路。
【請求項１１】
前記スイッチング回路を切り換えることにより、前記定電流源及び前記ゲインアップ用の２つのＮＰＮトランジスタに負の電源電位が印加されるように構成されていることを特徴とする請求項１０に記載の増幅回路。
【請求項１２】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記増幅段の初段に、駆動トランジスタ及び負荷トランジスタから成るソースフォロワ回路が設けられ、
前記ソースフォロワ回路の前記負荷トランジスタのゲートに、前記スイッチング回路の出力を供給するように構成されている
ことを特徴とする増幅回路。
【請求項１３】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記スイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインに前記正規のゲート電位が供給され、前記第２のアナログスイッチの共通のドレインに電源電圧が供給される
ことを特徴とする電子機器。
【請求項１４】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源を含む差動増幅回路に、差動回路の出力が供給され、
前記差動回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインにパルス発生回路からのパルス信号が供給され、前記第２のアナログスイッチの共通のドレインに接地電位が供給される
ことを特徴とする電子機器。
【請求項１５】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路は、正の電源ラインに２つの抵抗がそれぞれ並列に接続され、２つの前記抵抗の他端にそれぞれＮＰＮトランジスタのコレクタが接続され、２つの前記ＮＰＮトランジスタの各エミッタが共通とされ、
前記定電流源は、前記エミッタの共通接点と負の電源ライン間に接続されている
ことを特徴とする電子機器。
【請求項１６】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記定電流源は、ゲート電極が共通接続された２つのＰＮＰトランジスタを有して成り、
前記差動増幅回路は、正の電源ラインに、正入力側のＮＰＮトランジスタ及び負入力側のＮＰＮトランジスタの各コレクタが接続され、一方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する一方の前記ＰＮＰトランジスタのエミッタが接続され、他方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する他方の前記ＰＮＰトランジスタのエミッタが接続されている
ことを特徴とする電子機器。
【請求項１７】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側にダーリントン接続による２つのＮＰＮトランジスタが接続され、負入力側にダーリントン接続による２つのＮＰＮトランジスタが接続されて成る
ことを特徴とする電子機器。
【請求項１８】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側のＮＰＮトランジスタ及び負入力側のトランジスタの各コレクタに、ゲインアップのためのＮＰＮトランジスタが直列接続され、２つの前記ＮＰＮトランジスタのゲート電極は共通とされている
ことを特徴とする電子機器。
【請求項１９】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を有し、
前記増幅段の定電流源に流れる電流を制御する制御手段を有する電子機器において、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記増幅段の初段に、駆動トランジスタ及び負荷トランジスタから成るソースフォロワ回路が設けられ、
前記ソースフォロワ回路の前記負荷トランジスタのゲートに、前記正規のゲート電位を供給するように構成されている
ことを特徴とする電子機器。
【請求項２０】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記スイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインに前記正規のゲート電位が供給され、前記第２のアナログスイッチの共通のドレインに電源電圧が供給される
ことを特徴とする固体撮像装置。
【請求項２１】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源を含む差動増幅回路に、差動回路の出力が供給され、
前記差動回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインにパルス発生回路からのパルス信号が供給され、前記第２のアナログスイッチの共通のドレインに接地電位が供給される
ことを特徴とする固体撮像装置。
【請求項２２】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路は、正の電源ラインに２つの抵抗がそれぞれ並列に接続され、２つの前記抵抗の他端にそれぞれＮＰＮトランジスタのコレクタが接続され、２つの前記ＮＰＮトランジスタの各エミッタが共通とされ、
前記定電流源は、前記エミッタの共通接点と負の電源ライン間に接続されている
ことを特徴とする固体撮像装置。
【請求項２３】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記定電流源は、ベースが共通接続された２つのＰＮＰトランジスタを有して成り、
前記差動増幅回路は、正の電源ラインに、正入力側のＮＰＮトランジスタ及び負入力側のＮＰＮトランジスタの各コレクタが接続され、一方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する一方の前記ＰＮＰトランジスタのエミッタが接続され、他方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する他方の前記ＰＮＰトランジスタのエミッタが接続されている
ことを特徴とする固体撮像装置。
【請求項２４】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側にダーリントン接続による２つのＮＰＮトランジスタが接続され、負入力側にダーリントン接続による２つのＮＰＮトランジスタが接続されて成る
ことを特徴とする固体撮像装置。
【請求項２５】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側のＮＰＮトランジスタ及び負入力側のトランジスタの各コレクタに、ゲインアップのためのＮＰＮトランジスタが直列接続され、２つの前記ＮＰＮトランジスタのゲート電極は共通とされている
ことを特徴とする固体撮像装置。
【請求項２６】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記増幅段の初段に、駆動トランジスタ及び負荷トランジスタから成るソースフォロワ回路が設けられ、
前記ソースフォロワ回路の前記負荷トランジスタのゲートに、前記正規のゲート電位を供給するように構成されている
ことを特徴とする固体撮像装置。
【請求項２７】
入射光をその光量に応じた量の信号電荷に変換する光電変換部が複数配列された撮像部と、前記撮像部に蓄積された前記信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、
前記出力回路は、少なくとも定電流源を有する一つの増幅段と、前記増幅段の前記定電流源に流れる電流を制御する制御手段とを有し、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させ、かつ前記増幅段における定電流源に流れる電流をオンオフ制御し、前記増幅段の動作停止時に、前記定電流源に流れる電流を遮断する構成であり、
前記定電流源を含む差動増幅回路に、差動回路の出力が供給され、
前記差動回路に、前記出力回路のリセットゲートに供給されるリセットパルスの出力タイミングに同期した、パルス信号が印加される
ことを特徴とする固体撮像装置。
【請求項２８】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記スイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインに前記正規のゲート電位が供給され、前記第２のアナログスイッチの共通のドレインに電源電圧が供給される構成であり、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記定電流源に供給して、前記定電流源に電流を流すように制御し、
非動作モードでは、前記スイッチング回路により、前記電源電圧を前記定電流源に供給して、前記定電流源に流れる電流を遮断する
ことを特徴とする増幅装置の駆動方法。
【請求項２９】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記定電流源を含む差動増幅回路に、差動回路の出力が供給され、
前記差動回路に接続されているスイッチング回路が、第１のアナログスイッチ及び第２のアナログスイッチから成り、前記第１のアナログスイッチの共通のドレインにパルス発生回路からのパルス信号が供給され、前記第２のアナログスイッチの共通のドレインに接地電位が供給される構成であり、
動作モードでは、前記差動回路に前記パルス信号を供給し、
非動作モードでは、前記差動回路に前記接地電位を供給して、前記差動回路をオフ状態とする
ことを特徴とする増幅回路の駆動方法。
【請求項３０】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路は、正の電源ラインに２つの抵抗がそれぞれ並列に接続され、２つの前記抵抗の他端にそれぞれＮＰＮトランジスタのコレクタが接続され、２つの前記ＮＰＮトランジスタの各エミッタが共通とされ、前記定電流源は、前記エミッタの共通接点と負の電源ライン間に接続された構成であり、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記定電流源に供給し、
非動作モードでは、前記スイッチング回路により、負の電源電圧を前記定電流源に供給して前記定電流源に流れる電流を遮断する
ことを特徴とする増幅回路の駆動方法。
【請求項３１】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記定電流源は、ゲート電極が共通接続された２つのＰＮＰトランジスタを有して成り、
前記差動増幅回路は、正の電源ラインに、正入力側のＮＰＮトランジスタ及び負入力側のＮＰＮトランジスタの各コレクタが接続され、一方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する一方の前記ＰＮＰトランジスタのエミッタが接続され、他方の前記ＮＰＮトランジスタのエミッタに前記定電流源を構成する他方の前記ＰＮＰトランジスタのエミッタが接続されている構成であり、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記ＰＮＰトランジスタの前記ゲート電極に供給し、
非動作モードでは、前記スイッチング回路により、正の電源電圧を前記ＰＮＰトランジスタの前記ゲート電極に供給し、前記定電流源に流れる電流を遮断する
ことを特徴とする増幅回路の駆動方法。
【請求項３２】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側にダーリントン接続による２つのＮＰＮトランジスタが接続され、負入力側にダーリントン接続による２つのＮＰＮトランジスタが接続されて成る構成であって、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記定電流源に供給し、
非動作モードでは、前記スイッチング回路により、負の電源電圧を前記定電流源に供給して前記定電流源に流れる電流を遮断する
ことを特徴とする増幅回路の駆動方法。
【請求項３３】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記定電流源に接続して差動増幅回路が設けられ、
前記差動増幅回路が、正入力側のＮＰＮトランジスタ及び負入力側のトランジスタの各コレクタに、ゲインアップのためのＮＰＮトランジスタが直列接続され、２つの前記ＮＰＮトランジスタのゲート電極は共通とされている構成であり、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記定電流源及び前記ＮＰＮトランジスタの前記ゲート電極に供給し、
非動作モードでは、前記スイッチング回路により、負の電源電圧を前記定電流源及び前記ＮＰＮトランジスタの前記ゲート電極に供給して前記定電流源に流れる電流を遮断する
ことを特徴とする増幅回路の駆動方法。
【請求項３４】
少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、
前記定電流源に流れる電流を制御する制御手段を有する増幅回路を駆動する方法であって、
前記制御手段は、正規のゲート電位を生成するゲート電位生成回路と、前記ゲート電位生成回路からの前記正規のゲート電位と、前記増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、前記定電流源に与える電位を３値以上変化させる構成であり、
前記増幅段の初段に、駆動トランジスタ及び負荷トランジスタから成るソースフォロワ回路が設けられ、
前記ソースフォロワ回路の前記負荷トランジスタのゲートに、前記スイッチング回路の出力が供給される構成であり、
動作モードでは、前記スイッチング回路により、前記正規のゲート電位を前記定電流源及び前記負荷トランジスタのゲートに供給し、
非動作モードでは、前記スイッチング回路により、接地電位を前記定電流源及び前記負荷トランジスタのゲートに供給して前記定電流源に流れる電流を遮断する
ことを特徴とする増幅回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作停止時に外部電源を遮断することなく回路内部に流れる電流を変化（例えば遮断）させて回路動作を変化させることにより、回路の消費電力を低減する機能を有する増幅回路、およびこの増幅回路を備えた、電子機器や固体撮像装置に関する。また、増幅回路の駆動方法に関する。
【背景技術】
【０００２】
近時、ＶＴＲやビデオカメラ並びに携帯電話等の電子機器においては、いずれも小型化、多機能化、省電力化が強く求められるようになってきており、これらの要望を満たすために回路のＩＣ化やマイコンの組み込みによる多機能化が図られてきた。
【０００３】
その結果、一つの素子やＩＣで多彩な機能を持つものが増え、それに伴い電子機器自体の省電力化も進んできた。そして、更なる省電力化の要望が強まるにつれ、素子やＩＣの非動作時の消費電力に対しても注目されるようになってきた。
【０００４】
ここで、電子機器に組み込まれる回路、特に入力信号を所定のゲインにて増幅する増幅回路の構成を図１８に示す。この増幅回路は、例えばビデオカメラの撮像デバイスに組み込まれるもので、該撮像デバイスのイメージセンサに蓄積された信号電荷を電荷−電気信号変換して得られた電圧信号Ｖｉを増幅して撮像信号Ｓとして外部に出力する回路（イメージセンサの出力回路）である。
【０００５】
この増幅回路は、具体的には、図１８に示すように、イメージセンサからの電圧信号Ｖｉを所定のゲイン（≒１）で増幅する初段のソースフォロア回路１０１と、該初段のソースフォロア１０１の出力Ｖａを所定のゲイン（≒１）で増幅するボルテージフォロア回路１０２とが接続されて構成されている。
【０００６】
上記ボルテージフォロア回路１０２は、カレントミラー回路を用いた差動増幅回路１０３と、該差動増幅回路１０３の出力Ｖｂを所定のゲイン（≒１）で増幅して撮像信号Ｓとして出力端子φｏｕｔより出力する第１のソースフォロア回路１０４と、該第１のソースフォロア回路１０４の出力（撮像信号Ｓ）を所定のゲイン（≒１）で増幅して電圧信号Ｖｃとして上記差動増幅回路１０３に帰還させる第２のソースフォロア回路１０５とが接続されて構成されている。
【０００７】
上記初段のソースフォロア回路１０１は、電源ライン（電源電圧Ｖｄｄ）と接地間に、エンハンスメント型ＰＭＯＳトランジスタによる駆動トランジスタＴｒ５１と負荷トランジスタＴｒ５２とが直列に接続されて構成され、駆動トランジスタＴｒ５１のゲート電極にイメージセンサからの電圧信号Ｖｉが供給されるように配線接続されている。このソースフォロア回路１０１の出力Ｖａは両トランジスタＴｒ５１及びＴｒ５２の共通接点ａから取り出されるようになっている。
【０００８】
上記ボルテージフォロア回路１０２における差動増幅回路１０３は、電源ラインに２つのエンハンスメント型ＰＭＯＳトランジスタＴｒ５３及びＴｒ５４の各ドレインが共通に接続されて構成されたカレントミラー回路１０６と、該カレントミラー回路１０６の一方のＰＭＯＳトランジスタＴｒ５３のソースに直列に接続され、かつゲート電極に上記初段のソースフォロア回路１０１の出力Ｖａが供給される入力側のエンハンスメント型ＮＭＯＳトランジスタＴｒ５５と、カレントミラー回路１０６の他方のＰＭＯＳトランジスタＴｒ５４のソースに直列に接続され、かつゲート電極に第２のソースフォロア回路１０５の出力Ｖｃが供給される出力側のエンハンスメント型ＮＭＯＳトランジスタＴｒ５６と、これら２つのＮＭＯＳトランジスタＴｒ５５及びＴｒ５６における各エミッタの共通接点ｂと接地間にエンハンスメント型ＮＭＯＳトランジスタＴｒ５７による定電流源１０７とを有して構成されている。この差動増幅回路１０３の出力は、カレントミラー回路１０６の他方のＰＭＯＳトランジスタＴｒ５４と出力側のＮＭＯＳトランジスタＴｒ５６との接続点ｃより取り出されるようになっている。
【０００９】
第１のソースフォロア回路１０４は、電源ラインと接地間にエンハンスメント型ＮＭＯＳトランジスタによる駆動トランジスタＴｒ５８と負荷トランジスタＴｒ５９とが直列に接続されて構成され、駆動トランジスタＴｒ５８のゲート電極に上記差動増幅回路１０３の出力Ｖｂが供給されるように配線接続されている。この第１のソースフォロア回路１０４の出力は両トランジスタＴｒ５８及びＴｒ５９の共通接点ｄから出力端子φｏｕｔを通じて取り出されるようになっている。
【００１０】
第２のソースフォロア回路１０５は、電源ラインと接地間にエンハンスメント型ＰＭＯＳトランジスタによる駆動トランジスタＴｒ６０と負荷トランジスタＴｒ６１とが直列に接続されて構成され、駆動トランジスタＴｒ６０のゲート電極に上記第１のソースフォロア回路１０４の出力（撮像信号Ｓ）が供給されるように配線接続されている。この第２のソースフォロア回路１０５の出力Ｖｃは両トランジスタＴｒ６０及びＴｒ６１の共通接点ｅから取り出されて上記差動増幅回路１０３の出力側のＮＭＯＳトランジスタＴｒ５６に供給されるように配線接続されている。
【００１１】
そして、差動増幅回路１０３の定電流源１０７を構成するＮＭＯＳトランジスタＴｒ５７及び第１のソースフォロア回路１０４における負荷トランジスタＴｒ５９の各ゲート電極には、それぞれ第１のゲート電位Ｖｇｇ１（固定）が供給され、初段のソースフォロア回路１０１における負荷トランジスタＴｒ５２及び第２のソースフォロア回路１０５における負荷トランジスタＴｒ６１の各ゲート電極には、それぞれ第２のゲート電位Ｖｇｇ２（固定）が印加されるように配線接続されている。
【００１２】
第１のゲート電位Ｖｇｇ１は、図１９に示すように、電源ラインと接地間に直列に接続された２つのエンハンスメント型ＮＭＯＳトランジスタＴｒ６２及びＴｒ６３による抵抗分圧にて生成されるようになっている。これら２つのＮＭＯＳトランジスタＴｒ６２及びＴｒ６３はそれぞれゲート電極とドレインとが短絡されて負荷ダイオードとして機能している。
【００１３】
第２のゲート電位Ｖｇｇ２は、図２０に示すように、電源ラインと接地間に直列に接続された２つのエンハンスメント型ＰＭＯＳトランジスタＴｒ６４及びＴｒ６５による抵抗分圧にて生成されるようになっている。これら２つＰＭＯＳトランジスタＴｒ６４及びＴｒ６５はそれぞれゲート電極とドレインとが短絡されて負荷ダイオードとして機能している。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このように、従来の増幅回路においては、差動増幅回路の定電流源やソースフォロア回路の負荷トランジスタにそれぞれ固定電位を供給することによって、入力信号を増幅するようにしている。
【００１５】
図１８で示す増幅回路は、特にイメージセンサから出力される電圧信号Ｖｉを増幅するための増幅回路ではあるが、各種電子機器に組み込まれる増幅回路は、初段に定電流源を有する差動増幅回路が接続された演算増幅器にて構成される場合がほとんどである。これは、理想的な演算増幅器を例に挙げると、（１）増幅度が無限大であること、（２）帯域幅がＤＣから無限大周波数まであること、（３）入力インピーダンスが無限大であること、（４）出力インピーダンスがゼロであること、（５）雑音がなく、入力がゼロのとき出力もゼロになること、（６）深い負帰還が安定にかけられることなど、種々の利点があるからである。
【００１６】
上記演算増幅器による増幅回路は、ビデオカメラや携帯電話などの携帯用の電子機器のほか、ＶＴＲやカラーテレビジョンなどの据置型の電子機器など種々の電子機器に使用されている。
【００１７】
そして、例えばイメージセンサが組み込まれたビデオカメラにおいて、非動作時の消費電力をより小さくするためには、イメージセンサの出力回路や各種信号処理系に接続される外部電源を例えばスイッチング動作にて遮断することにより、イメージセンサの出力回路並びに信号処理系が完全に動かないようにすることにより可能となる。
【００１８】
しかし、外部電源を遮断した場合、次の動作時において外部電源を再度スイッチング動作によって接続するわけだが、この場合、外部電源を通じて供給される電源電圧が安定するまで待たなければならない上に、電源電圧が安定した後において行なわれるイメージセンサや各種信号処理系のセットアップ等が完了するまで待たなければならないという問題がある。
【００１９】
このように、従来のイメージセンサや、該イメージセンサと出力回路を組み込んだビデオカメラ、並びに信号増幅段に演算増幅器を用いた各種電子機器においては、非動作時の消費電力を低減するために外部電源を遮断するようにしているが、その後の動作時において、安定に動作が行なわれるまでに待機時間が必要となり、瞬時の使用に適さないという問題がある。この問題は、消費電力の低減化が急速に進みつつあるビデオカメラや携帯電話等のような携帯用の電子機器において、操作性の向上を図る上で大きなネックになる可能性がある。
【００２０】
本発明は、上記の課題に鑑みてなされたもので、その目的とするところは、外部電源を遮断することなく、消費電力の低減化を有効に図ることができ、次の動作に対して迅速に対応させることができる固体撮像装置を提供することにある。
【００２１】
また、本発明の他の目的は、外部電源を遮断することなく増幅段を非動作モードにすることができ、増幅回路を用いた各種電子機器の消費電力の低減化を図ることができると共に、電子機器を迅速に動作モードへ移行させることができる増幅回路を提供することにある。
【００２２】
また、本発明の他の目的は、外部電源を遮断することなく機器自体を非動作モードにすることができ、動作要求時に迅速に動作モードに移行させることができると共に、機器自体の低消費電力化を有効に図ることができる電子機器を提供することにある。
【課題を解決するための手段】
【００２３】
本発明に係る固体撮像装置は、入射光をその光量に応じた量の信号電荷に変換する光電変換部が多数配列された撮像部と、この撮像部に蓄積された信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路とが、同一基板上に形成された固体撮像装置において、出力回路に、少なくとも定電流源を有する一つの増幅段と、増幅段の定電流源に流れる電流を制御する制御手段とを設けて構成する。
そして、制御手段は、正規のゲート電位を生成するゲート電位生成回路と、このゲート電位生成回路からの正規のゲート電位と、増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、定電流源に与える電位を３値以上変化させ、かつ増幅段における定電流源に流れる電流をオンオフ制御し、増幅段の動作停止時に、定電流源に流れる電流を遮断する構成とする。
【００２４】
これにより、まず、被写体からの光が撮像部に入射されることにより、撮像部に配列された各光電変換部にてその入射光量に応じた量の信号電荷に変換される。
出力回路は、信号電荷をその電荷量に応じたレベルの電気信号に変換する。そして、同一基板上に固体撮像素子と共に形成された定電流源を有する増幅段において電気信号が所定のゲインにて増幅されて外部に出力されることとなる。
【００２５】
増幅段は、制御手段によってその定電流源に流れる電流が制御される。即ち、定電流源に流れる電流が変化されることによって、この増幅段から出力される増幅信号のレベルが変化し、入力信号に対する増幅信号のゲインが変化することとなる。これによって、この出力回路から出力される信号のダイナミックレンジを外部回路の入力ダイナミックレンジに整合させることが可能となり、出力回路から出力される電気信号のレベルを有効に外部回路に伝達させることができ、固体撮像装置の感度を高めることが可能となる。
【００２６】
そして、固体撮像装置の非動作モード（動作停止状態）においては、増幅段の定電流源に流れる電流が制御手段による電流制御にて遮断される。この場合、外部電源が接続された状態であっても、増幅段には入力信号の増幅に寄与する電流が流れなくなるため、この増幅段は実質的に動作停止状態となり、出力回路全体の回路動作が停止したことと等価になる。
【００２７】
その後に、再度動作モードに入る場合は、制御手段によって上記増幅段の定電流源に電流を流すように制御することにより、再び上記増幅段には入力信号の増幅に寄与する電流が流れることとなり、増幅段での入力信号に対する増幅動作が再開されることとなる。この場合、外部電源が接続された状態であるため、外部電源電圧が安定するまで、並びに素子自体のセットアップ等が完了するまで待つ必要はなく、固体撮像装置は迅速に動作モードと入ることとなる。
【００２８】
このように、本発明に係る固体撮像装置は、通常の動作モードにおいては、制御手段によって増幅段の定電流源に流れる電流を制御することによって、出力信号のダイナミックレンジを外部回路の入力ダイナミックレンジに合わせ込むことができ、非動作モードにおいては、制御手段によって増幅段の定電流源に流れる電流を遮断することにより、外部電源を接続した状態で出力回路自体の回路動作を停止状態にすることが可能となる。
【００２９】
その結果、外部電源を遮断することなく、消費電力の低減化を有効に図ることができ、次の動作に対して迅速に対応させることができる。
【００３０】
次に、本発明に係る増幅回路は、少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、定電流源に流れる電流を制御する制御手段を設けて構成する。
そして、制御手段は、正規のゲート電位を生成するゲート電位生成回路と、このゲート電位生成回路からの正規のゲート電位と、増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、定電流源に与える電位を３値以上変化させ、かつ増幅段における定電流源に流れる電流をオンオフ制御し、増幅段の動作停止時に、定電流源に流れる電流を遮断する構成とする。
【００３１】
これにより、まず、増幅段は、制御手段によってその定電流源に流れる電流が制御される。即ち、定電流源に流れる電流が変化されることによって、この増幅段から出力される増幅信号のレベルが変化し、入力信号に対する増幅信号のゲインが変化することとなる。これによって、この増幅回路から出力される信号のダイナミックレンジを次段回路の入力ダイナミックレンジに整合させることが可能となり、増幅回路から出力される電気信号のレベルを有効に次段回路に伝達させることができる。
【００３２】
そして、増幅回路の非動作モード（動作停止状態）においては、増幅段の定電流源に流れる電流が制御手段による電流制御にて遮断される。この場合、外部電源が接続された状態であっても、増幅段には入力信号の増幅に寄与する電流が流れなくなるため、この増幅段は実質的に動作停止状態となり、この増幅回路が組み込まれた電子機器の回路動作が停止したことと等価になる。
【００３３】
その後に、再度動作モードに入る場合は、制御手段によって増幅段の定電流源に電流を流すように制御することにより、再び増幅段には入力信号の増幅に寄与する電流が流れることとなり、増幅段での入力信号に対する増幅動作が再開されることとなる。この場合、外部電源が接続された状態であるため、外部電源電圧が安定するまで、並びに増幅回路が組み込まれた電子機器のセットアップ等が完了するまで待つ必要はなく、この増幅回路が組み込まれた電子機器は迅速に動作モードと入ることとなる。
【００３４】
このように、本発明に係る増幅回路は、通常の動作モードにおいては、制御手段によって増幅段の定電流源に流れる電流を制御することによって、出力信号のダイナミックレンジを次段回路の入力ダイナミックレンジに合わせ込むことができ、非動作モードにおいては、制御手段によって増幅段の定電流源に流れる電流を遮断することにより、外部電源を接続した状態でこの増幅回路が組み込まれた電子機器の信号処理動作を停止状態にすることが可能となる。
【００３５】
その結果、外部電源を遮断することなく増幅段を非動作モードにすることができ、増幅回路を用いた各種電子機器の消費電力の低減化を図ることができると共に、電子機器を迅速に動作モードへ移行させることができる。
【００３６】
次に、本発明に係る電子機器は、少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を具備した電子機器において、増幅段の定電流源に流れる電流を制御する制御手段を設けて構成する。
そして、制御手段は、正規のゲート電位を生成するゲート電位生成回路と、このゲート電位生成回路からの正規のゲート電位と、増幅段の定電流源に流れる電流を遮断するに必要な電位とを選択的に切り換えるスイッチング回路とを有し、定電流源に与える電位を３値以上変化させ、かつ増幅段における定電流源に流れる電流をオンオフ制御し、増幅段の動作停止時に、定電流源に流れる電流を遮断する構成とする。
【００３７】
これにより、まず、信号処理系における増幅段は、制御手段によってその定電流源に流れる電流が制御される。即ち、定電流源に流れる電流が変化されることによって、この増幅段から出力される増幅信号のレベルが変化し、入力信号に対する増幅信号のゲインが変化することとなる。これによって、この増幅段から出力される信号のダイナミックレンジを次段回路の入力ダイナミックレンジに整合させることが可能となり、増幅段から出力される電気信号のレベルを有効に次段回路に伝達させることができる。
【００３８】
そして、信号処理系の非動作モード（動作停止状態）においては、増幅段の定電流源に流れる電流が制御手段による電流制御にて遮断される。この場合、外部電源が接続された状態であっても、増幅段には入力信号の増幅に寄与する電流が流れなくなるため、この増幅段は実質的に動作停止状態となり、信号処理系全体の回路動作が停止したことと等価になる。
【００３９】
その後に、再度動作モードに入る場合は、制御手段によって増幅段の定電流源に電流を流すように制御することにより、再び増幅段には入力信号の増幅に寄与する電流が流れることとなり、増幅段での入力信号に対する増幅動作が再開されることとなる。この場合、外部電源が接続された状態であるため、外部電源電圧が安定するまで、並びに信号処理系が組み込まれた電子機器のセットアップ等が完了するまで待つ必要はなく、この信号処理系が組み込まれた電子機器は迅速に動作モードと入ることとなる。
【００４０】
このように、本発明に係る電子機器は、通常の動作モードにおいては、制御手段によって信号処理系における増幅段の定電流源に流れる電流を制御することによって、出力信号のダイナミックレンジを次段回路の入力ダイナミックレンジに合わせ込むことができ、非動作モードにおいては、制御手段によって増幅段の定電流源に流れる電流を遮断することにより、外部電源を接続した状態でこの信号処理系が組み込まれた電子機器の信号処理動作を停止状態にすることが可能となる。
【００４１】
その結果、外部電源を遮断することなく電子機器自体を非動作モードにすることができ、動作要求時に迅速に動作モードに移行させることができると共に、電子機器自体の低消費電力化を有効に図ることができる。
【発明の効果】
【００４２】
上述のように、本発明に係る固体撮像装置によれば、撮像部に蓄積された信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する出力回路に、少なくとも定電流源を有する一つの増幅段と、増幅段の定電流源に流れる電流を制御する制御手段とを設けるようにしたので、外部電源を遮断することなく、消費電力の低減化を有効に図ることができ、次の動作に対して迅速に対応させることができる。
【００４３】
また、本発明に係る増幅回路によれば、少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段と、定電流源に流れる電流を制御する制御手段を設けるようにしたので、外部電源を遮断することなく増幅段を非動作モードにすることができ、増幅回路を用いた各種電子機器の消費電力の低減化を図ることができると共に、電子機器を迅速に動作モードへ移行させることができる。
【００４４】
また、本発明に係る電子機器によれば、少なくとも定電流源を有し、かつ入力信号を所定のゲインにて増幅する増幅段が接続された信号処理系を具備した電子機器において、増幅段の定電流源に流れる電流を制御する制御手段を設けるようにしたので、外部電源を遮断することなく機器自体を非動作モードにすることができ、動作要求時に迅速に動作モードに移行させることができると共に、機器自体の低消費電力化を有効に図ることができる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明に係る固体撮像装置を例えばインターライン転送（ＩＴ）方式のイメージセンサが組み込まれた撮像デバイス（ＩＣ）に適用した実施の形態例（以下、単に実施の形態に係る撮像デバイスと記す）を図１〜図１３を参照しながら説明する。
【００４６】
この撮像デバイス１は、図１に示すように、各種のパルス信号を発生するパルス発生回路２と、イメージセンサ３と、出力回路４とが同一基板上に形成されて構成されるものである。この撮像デバイス１においては、上記パルス発生回路２、イメージセンサ３及び出力回路４に対して電源ラインＬｐ（電源電圧Ｖｄｄ）と接地ラインＬｇ（接地電位Ｖｓｓ）が配線される。
【００４７】
パルス発生回路２は、外部から結合キャパシタＣを介して入力された基準クロックＰｃに基づいてイメージセンサ３を駆動させるための転送パルス群や出力回路４の動作タイミングを決定させるための駆動パルス群を生成して出力する。
【００４８】
イメージセンサ３は、図２に示すように、入射光量に応じた量の電荷に光電変換する受光部１１が多数マトリクス状に配され、更にこれら多数の受光部１１のうち、列方向に配列された受光部１１に対して共通とされた垂直転送レジスタ１２が多数本、行方向に配列されたイメージ部（撮像部）１３を有する。
【００４９】
また、上記イメージ部１３に隣接し、かつ多数本の垂直転送レジスタ１２に対して共通とされた水平転送レジスタ１４が１本並設されている。
【００５０】
そして、イメージ部１３と水平転送レジスタ１４間には、イメージ部１３における垂直転送レジスタ１２の最終段に転送された信号電荷を水平転送レジスタ１４に転送するための２つの垂直−水平転送レジスタＶＨ１及びＶＨ２が多数の垂直転送レジスタ１２に対して共通に、かつそれぞれ並列に形成されている。これら２本の垂直−水平転送レジスタＶＨ１及びＶＨ２には、パルス発生回路２からそれぞれ垂直−水平転送パルスφＶＨ１及びφＶＨ２が供給されるようになっており、これら転送パルスφＶＨ１及びφＶＨ２の供給によって、垂直転送レジスタ１２からの信号電荷が水平転送レジスタ１４に転送されることになる。
【００５１】
また、上記水平転送レジスタ１４の最終段には、出力部１５が接続されている。この出力部１５は、水平転送レジスタ１４の最終段から転送されてきた信号電荷を電気信号（例えば電圧信号Ｖｉ）に変換する例えばフローティング・ディフュージョンあるいはフローティング・ゲート等で構成される電荷−電気信号変換部１６と、この電荷−電気信号変換部１６にて電圧信号Ｖｉへの変換が行われた後の信号電荷を、リセットパルスφＲＧの入力に従ってドレイン領域Ｄに掃き捨てるリセットゲートＲＧとを有して構成されている。なお、ドレイン領域Ｄには電源ラインＬｐを通じて電源電圧Ｖｄｄが印加されている。
【００５２】
出力回路４は、上記イメージセンサ３における電荷−電気信号変換部１６からの電圧信号Ｖｉを所定のゲインにて増幅する増幅回路を有して構成されている。
【００５３】
そして、パルス発生回路２から出力される垂直転送パルスφＶ１〜φＶ４がイメージセンサ３のイメージ部１３に供給されることにより、イメージ部１３における各垂直転送電極下のポテンシャル分布が順次変化し、これによって、信号電荷がそれぞれイメージ部１３における垂直転送レジスタ１２に沿って縦方向（水平転送レジスタ１４側）に転送されることになる。
【００５４】
また、イメージ部１３においては、受光部１１に蓄積されている信号電荷を垂直帰線期間において、まず、垂直転送レジスタ１２に読出し、その後の水平帰線期間において１行単位に水平転送レジスタ１４側に転送する。これによって、垂直転送レジスタ１２の最終段にあった信号電荷は、２つの垂直−水平転送レジスタＶＨ１及びＶＨ２を経て水平転送レジスタ１４に転送される。
【００５５】
次の水平走査期間において、水平転送レジスタ１４上に形成された例えば２層の多結晶シリコン層による水平転送電極への互いに位相の異なる２相の水平転送パルスφＨ１及びφＨ２（パルス発生回路２から出力される）の印加によって、信号電荷が順次出力部１５側の電荷−電気信号変換部１６に転送され、この電荷−電気信号変換部１６において電圧信号Ｖｉに変換されて、出力回路４における増幅回路を通じてその出力端子φｏｕｔより撮像信号Ｓとして取り出されることになる。
【００５６】
次に、本実施の形態に係る撮像デバイス１に組み込まれる出力回路４の具体的構成例を図３〜図１３を参照しながら説明する。
【００５７】
この出力回路４は、図３に示すように、電荷−電気信号変換部１６からの電圧信号Ｖｉを所定のゲイン（≒１）で増幅する初段のソースフォロア回路２１と、該初段のソースフォロア２１の出力Ｖａ中、イメージセンサ３の出力部１５におけるリセットパルスφＲＧのカップリング成分を除去する差動回路２２と、差動回路２２からの出力Ｖｂを所定のゲイン（≒１）で増幅して撮像信号Ｓとして出力するボルテージフォロア回路２３と、所定回路に第１のゲート電位Ｖｇｇ１を選択的に供給する第１のゲート電位生成回路２４と、別の所定回路に第２のゲート電位Ｖｇｇを選択的に供給する第２のゲート電位生成回路２５が接続されて構成されている。
【００５８】
上記ボルテージフォロア回路２３は、カレントミラー回路を用いた差動増幅回路３１と、該差動増幅回路３１の出力Ｖｃを所定のゲイン（≒１）で増幅して撮像信号Ｓとして出力端子φｏｕｔより出力する第１のソースフォロア回路３２と、該第１のソースフォロア回路３２の出力（撮像信号Ｓ）を所定のゲイン（≒１）で増幅して電圧信号Ｖｄとして上記差動増幅回路３１に帰還させる第２のソースフォロア回路３３とが接続されて構成されている。
【００５９】
上記初段のソースフォロア回路２１は、電源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、エンハンスメント型ＮＭＯＳトランジスタによる駆動トランジスタＴｒ１と負荷トランジスタＴｒ２とが直列に接続されて構成され、駆動トランジスタＴｒ１のゲート電極にイメージセンサ３における電荷−電気信号変換部１６からの電圧信号Ｖｉが供給されるように配線接続されている。このソースフォロア回路２１の出力Ｖａは両トランジスタＴｒ１及びＴｒ２の共通接点ａから取り出されるようになっている。
【００６０】
上記差動回路２２は、電源ラインＬｐと接地間にエンハンスメント型ＮＭＯＳトランジスタによる正入力側トランジスタＴｒ３と負入力側トランジスタＴｒ４とが直列に接続されて構成され、正入力側トランジスタＴｒ３のゲート電極に上記初段のソースフォロア回路２１の出力Ｖａが供給され、負入力側トランジスタＴｒ４のゲート電極にパルス発生回路２からのパルス信号Ｖｒｅｆ（リセットパルスφＲＧの出力タイミングに同期した所定振幅のパルス信号）が選択的に供給されるように配線接続されている。この差動回路２２の出力Ｖｂは両トランジスタＴｒ３及びＴｒ４の共通接点ｂを通じて取り出されるようになっている。
【００６１】
上記ボルテージフォロア回路２３における差動増幅回路３１は、電源ラインＬｐに２つのエンハンスメント型ＰＭＯＳトランジスタＴｒ５及びＴｒ６の各ドレインが共通に接続されて構成されたカレントミラー回路４１と、該カレントミラー回路４１の一方のＰＭＯＳトランジスタＴｒ５のソースに直列に接続され、かつゲート電極に上記差動回路２２の出力Ｖｂが供給される入力側のエンハンスメント型ＮＭＯＳトランジスタＴｒ７と、カレントミラー回路４１の他方のＰＭＯＳトランジスタＴｒ６のソースに直列に接続され、かつゲート電極に第２のソースフォロア回路３３の出力Ｖｄが供給される出力側のエンハンスメント型ＮＭＯＳトランジスタＴｒ８と、これらＮＭＯＳトランジスタＴｒ７及びＴｒ８における各エミッタの共通接点ｃと接地間にエンハンスメント型ＮＭＯＳトランジスタＴｒ９による定電流源４２とを有して構成されている。この差動増幅回路３１の出力Ｖｃは、カレントミラー回路４１の他方のＰＭＯＳトランジスタＴｒ６と出力側のＮＭＯＳトランジスタＴｒ８との接続点ｄより取り出されるようになっている。
【００６２】
第１のソースフォロア回路３２は、電源ラインＬｐと接地間にエンハンスメント型ＮＭＯＳトランジスタによる駆動トランジスタＴｒ１０と負荷トランジスタＴｒ１１とが直列に接続されて構成され、駆動トランジスタＴｒ１０のゲート電極に上記差動増幅回路３１の出力Ｖｃが供給されるように配線接続されている。この第１のソースフォロア回路３２の出力（撮像信号Ｓ）は両トランジスタＴｒ１０及びＴｒ１１の共通接点ｅから出力端子φｏｕｔを通じて取り出されるようになっている。
【００６３】
第２のソースフォロア回路３３は、電源ラインＬｐと接地間にエンハンスメント型ＰＭＯＳトランジスタによる駆動トランジスタＴｒ１２と負荷トランジスタＴｒ１３とが直列に接続されて構成され、駆動トランジスタＴｒ１２のゲート電極に上記第１のソースフォロア回路３２の出力（撮像信号Ｓ）が供給されるように配線接続されている。この第２のソースフォロア回路３３の出力Ｖｄは両トランジスタＴｒ１２及びＴｒ１３の共通接点ｆから取り出されて上記差動増幅回路３１における出力側のＮＭＯＳトランジスタＴｒ８のゲート電極に供給されるように配線接続されている。
【００６４】
そして、初段のソースフォロア回路２１の負荷トランジスタＴｒ２、差動増幅回路３１の定電流源４２を構成するＮＭＯＳトランジスタＴｒ９及び第１のソースフォロア回路３２における負荷トランジスタＴｒ１１の各ゲート電極には、第１のゲート電位生成回路２４からの第１のゲート電位Ｖｇｇ１がそれぞれ選択的に供給され、第２のソースフォロア回路３３における負荷トランジスタＴｒ１３のゲート電極には、第２のゲート電位生成回路２５からの第２のゲート電位Ｖｇｇ２が選択的に供給されるように配線接続されている。
【００６５】
第１のゲート電位生成回路２４は、電源ラインＬｐと接地間に直列に接続された２つのエンハンスメント型ＮＭＯＳトランジスタＴｒ１４及びＴｒ１５による抵抗分圧回路５１と、該抵抗分圧回路５１からの第１のゲート電位Ｖｇｇと接地電位Ｖｓｓとを選択的に切り換えるスイッチング回路５２が接続されて構成されている。なお、抵抗分圧回路５１を構成する２つのＮＭＯＳトランジスタＴｒ１４及びＴｒ１５はそれぞれゲート電極とドレインとが短絡されて負荷ダイオードとして機能している。
【００６６】
第２のゲート電位生成回路２５は、電源ラインＬｐと接地間に直列に接続された２つのエンハンスメント型ＰＭＯＳトランジスタＴｒ１６及びＴｒ１７による抵抗分圧回路５３と、該抵抗分圧回路５３からの第２のゲート電位Ｖｇｇ２と接地電位Ｖｓｓとを選択的に切り換えるスイッチング回路５４が接続されて構成されている。なお、上記抵抗分圧回路５３を構成する２つＰＭＯＳトランジスタＴｒ１６及びＴｒ１７はそれぞれゲート電極とドレインとが短絡されて負荷ダイオードとして機能している。
【００６７】
ところで、上記差動回路２２に対して印加されるパルス信号Ｖｒｅｆは、イメージセンサ３の出力部１５におけるリセットゲートＲＧに印加されるリセットパルスφＲＧの出力タイミングに同期し、かつ該リセットパルスφＲＧによるカップリング電位に相当する振幅のパルス信号とされている。また、このパルス信号Ｖｒｅｆの供給経路には、パルス発生回路２からの上記パルス信号Ｖｒｅｆと接地電位Ｖｓｓとを選択的に切り換えるスイッチング回路５５が接続されている。
【００６８】
第１のゲート電位生成回路２４におけるスイッチング回路５２は、例えば図４に示すように、図示しないシステムコントローラからのスイッチング制御信号ＳＷが供給される入力端子φｓｉに互いに直列に接続された２つのＣＭＯＳインバータ（第１及び第２のＣＭＯＳインバータ６１及び６２）と、２つのアナログスイッチ（第１及び第２のアナログスイッチ６３及び６４）にて構成される。
【００６９】
システムコントローラは、この本実施の形態に係る撮像デバイス１が組み込まれる例えばビデオカメラの信号処理系及び駆動系を制御するコントローラである。
【００７０】
ここで、上記システムコントローラの処理動作をスイッチング制御信号ＳＷの出力処理について言及して説明すると、まず、ビデオカメラに対して通常の動作モードを選択している場合、即ち、例えば被写体を撮像（撮影）している場合においては、このシステムコントローラから高レベルのスイッチング制御信号ＳＷが出力されることになる。
【００７１】
一方、このシステムコントローラにインターフェース回路を通じて接続されている操作パネルの操作キーのうち、パワーセーブモードを選択するための操作キーを操作者が操作したとき、又は操作者が各種操作キーへの操作を所定時間行なわないことに基づく内部タイマーからのタイムアップを示す内部割込み信号が入力されたときは、このシステムコントローラから低レベルのスイッチング制御信号ＳＷが出力されることになる。
【００７２】
つまり、上記システムコントローラから出力されるスイッチング制御信号ＳＷは、通常の動作モードにおいては高レベルとなり、パワーセーブモードにおいては低レベルとなる。
【００７３】
そして、上記第１のゲート電位生成回路２４におけるスイッチング回路５２の第１のアナログスイッチ６３は、ゲート電極に第１のＣＭＯＳインバータ６１の出力電位が供給されるエンハンスメント形ＰＭＯＳトランジスタＴｒ２１と、ゲート電極に第２のＣＭＯＳインバータ６２の出力電位が供給されるエンハンスメント形ＮＭＯＳトランジスタＴｒ２２とを有し、かつ各トランジスタＴｒ２１及びＴｒ２２の互いのソース及びドレインがそれぞれ共通とされて構成されており、各トランジスタＴｒ２１及びＴｒ２２の共通のドレインには抵抗分圧回路５１からの第１のゲート電位Ｖｇｇ１が印加されるように配線接続されている。
【００７４】
第２のアナログスイッチ６４は、ゲート電極に第１のＣＭＯＳインバータ６１の出力電位が供給されるエンハンスメント形ＮＭＯＳトランジスタＴｒ２３と、ゲート電極に第２のＣＭＯＳインバータ６２からの出力電位が供給されるエンハンスメント型ＰＭＯＳトランジスタＴｒ２４とを有し、かつ各トランジスタＴｒ２３及びＴｒ２４の互いのソース及びドレインがそれぞれ共通とされて構成されており、各トランジスタＴｒ２３及びＴｒ２４の共通のドレインには接地電位Ｖｓｓが印加されるように配線接続されている。
【００７５】
従って、システムコントローラから供給されるスイッチング制御信号ＳＷが高レベルである期間（通常の動作モードの期間）においては、第１のアナログスイッチ６３のＰＭＯＳトランジスタＴｒ２１及び第２のアナログスイッチ６４のＮＭＯＳトランジスタＴｒ２３における各ゲート電極に第１のＣＭＯＳインバータ６１からの低レベルの出力電圧が印加され、第１のアナログスイッチ６３のＮＭＯＳトランジスタＴｒ２２及び第２のアナログスイッチ６４のＰＭＯＳトランジスタＴｒ２４における各ゲート電極に第２のＣＭＯＳインバータ６２からの高レベルの出力電圧が印加されることから、この場合、第１のアナログスイッチ６３のみがオンとなり、このスイッチング回路５２の出力端子φｓｏからは、抵抗分圧回路５１からの第１のゲート電位Ｖｇｇ１が出力されることになる。
【００７６】
一方、システムコントローラから供給されるスイッチング制御信号ＳＷが低レベルである期間（パワーセーブモード）においては、上記とは反対に第２のアナログスイッチ６４のみがオンとなり、出力端子φｓｏからは接地電位Ｖｓｓが出力されることになる。
【００７７】
差動回路２２に接続されているスイッチング回路５５は、図５に示すように、上記図４にて示した第１のゲート電位生成回路２４におけるスイッチング回路５２とほぼ同じ構成を有するが、第１のアナログスイッチ６３の共通のドレインにパルス発生回路２からのパルス信号Ｖｒｅｆが供給される点で異なる。
【００７８】
従って、システムコントローラから供給されるスイッチング制御信号ＳＷが高レベルである期間（通常の動作モード）においては、第１のアナログスイッチ６３のみがオンとなり、出力端子φｓｏからはパルス発生回路２からのパルス信号Ｖｒｅｆが出力されることになる。一方、システムコントローラから供給されるスイッチング制御信号ＳＷが低レベルである期間（パワーセーブモード）においては、上記とは反対に第２のアナログスイッチ６４のみがオンとなり、出力端子φｓｏからは接地電位Ｖｓｓが出力されることになる。
【００７９】
第２のゲート電位生成回路２５におけるスイッチング回路５４は、例えば図６に示すように、上記図４にて示した第１のゲート電位生成回路２４におけるスイッチング回路５２とほぼ同じ構成を有するが、第１のアナログスイッチ６３の共通のドレインに抵抗分圧回路５３からの第２のゲート電位Ｖｇｇ２が供給され、第２のアナログスイッチ６４の共通のドレインに電源電圧Ｖｄｄが供給される点で異なる。
【００８０】
従って、システムコントローラから供給されるスイッチング制御信号ＳＷが高レベルである期間（通常の動作モード）においては、第１のアナログスイッチ６３のみがオンとなり、出力端子φｓｏからは抵抗分圧回路５３からの第２のゲート電位Ｖｇｇ２が出力されることになる。一方、システムコントローラから供給されるスイッチング制御信号ＳＷが低レベルである期間（パワーセーブモード）においては、上記とは反対に第２のアナログスイッチ６４のみがオンとなり、出力端子φｓｏからは電源電圧Ｖｄｄが出力されることになる。
【００８１】
次に、上記出力回路４を構成する各回路の信号処理動作を図７〜図１３を参照しながら順次説明する。
【００８２】
まず、初段のソースフォロア回路２１は、図７に示すように、通常の動作モードにおいては、負荷トランジスタＴｒ２のゲート電極にスイッチング回路５２を通じて第１のゲート電位Ｖｇｇ１が印加されることから、一般的なソースフォロア回路における回路動作が行なわれ、イメージセンサ３の出力部５における電荷−電気信号変換部１６からの電圧信号Ｖｉが所定ゲイン（≒１）にて増幅されて出力信号Ｖａとして出力端子φ１より出力される。
【００８３】
パワーセーブモードにおいては、負荷トランジスタＴｒ２のゲート電極にスイッチング回路５２の切換え動作によって接地電位Ｖｓｓが印加されることから、該負荷トランジスタＴｒ２はオフ状態となる。そのため、出力端子φ１に例えばＭＯＳトランジスタのゲート電極が接続されている場合などにおいては、該出力端子φ１には電源電圧Ｖｄｄが現れることになるが、ドレイン電流は流れないため、電力の消費は実質的にないものとなる。
【００８４】
次に、差動回路２２は、図８に示すように、通常の動作モードにおいては、負入力側トランジスタＴｒ４のゲート電極にスイッチング回路５５を通じてパルス発生回路２からのパルス信号Ｖｒｅｆが印加されることから、該パルス信号Ｖｒｅｆと正入力側トランジスタＴｒ３のゲート電極に印加されている初段のソースフォロア回路２１からの出力信号Ｖｉｎ（イメージセンサ３における電荷−電気信号変換部１６からの電圧信号Ｖｉと等価な信号）との差分Ｖｂが出力端子φ２より出力されることになる。
【００８５】
この場合、上記パルス信号Ｖｒｅｆは、図９に示すように、初段のソースフォロア回路２１からの出力信号Ｖａにおけるカップリング成分の出力タイミングに同期したパルス波形とされ、具体的には、カップリング成分の出力期間ｔｃに対応して高レベル、フィードスルー期間から信号成分の出力期間ｔｓにかけて低レベルとされたパルス波形とされている。
【００８６】
従って、上記差動回路２２にて両信号Ｖａ及びＶｒｅｆの差分がとられることにより、この差動回路２２の出力端子φ２からは、初段のソースフォロア回路２１からの出力信号Ｖａからカップリング成分のみがパルス信号Ｖｒｅｆの高レベル成分によって打ち消された波形の信号Ｖｂが出力されることになる。
【００８７】
一方、パワーセーブモードにおいては、負入力側トランジスタＴｒ４のゲート電極にスイッチング回路５５の切換え動作によって接地電位Ｖｓｓが印加されることから、該負入力側トランジスタＴｒ４はオフ状態となる。そのため、出力端子φ２に例えばＭＯＳトランジスタのゲート電極が接続されている場合などにおいては、該出力端子φ２には電源電圧Ｖｄｄが現れることになるが、ドレイン電流は流れないため、電力の消費は実質的にないものとなる。
【００８８】
次に、ボルテージフォロア回路２３については、第１及び第２のソースフォロア回路３２及び３３が共に入力信号をゲイン（≒１）にて増幅するバッファとして機能しているため、このボルテージフォロア回路２３は、図１０に示す回路と等価となる。
【００８９】
ここで、図１０に示すボルテージフォロア回路２３の入力端子φｉｎに供給される入力電圧（＝Ｖｂ）をＶｉｎ、出力端子φｏｕｔからの出力電圧（＝撮像信号Ｓ）をＶｏｕｔ、入力側トランジスタＴｒ７のエミッタ電流をＩ１  、出力側トランジスタのエミッタ電流をＩ２  、定電流源４２に流れる電流をＩＥ  、出力端子φｏｕｔ側に流れる電流を△Ｉとしたとき、これら入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは、以下の関係となる。
【００９０】
Ｖｉｎ  ＝ＶＴ  ・ｌｎＩ１  ………（１）
Ｖｏｕｔ＝ＶＴ  ・ｌｎＩ２  ………（２）
なお、Ｉ１  ＝（ＩＥ  ＋△Ｉ）／２，Ｉ２  ＝（ＩＥ  −△Ｉ）／２，ＶＴ  ＝ｋＴ／ｑ（熱電圧）である。
【００９１】
従って、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電位差△Ｖは、
△Ｖ＝ＶＴ  ［ｌｎＩ１  −ｌｎＩ２  ］
である。
【００９２】
また、出力端子φｏｕｔに流れる電流△Ｉと上記電位差△Ｖとの関係については、まず、
△Ｖ／ＶＴ  ＝ｌｎ（ＩＥ  ＋△Ｉ）／２−ｌｎ（ＩＥ  −△Ｉ）／２
＝ｌｎ（ＩＥ  ＋△Ｉ）−ｌｎ（ＩＥ  −△Ｉ）
であるから、｜△Ｉ｜≪ＩＥ  として展開すると、
△Ｖ／ＶＴ  ＝［ｌｎＩＥ  ＋△Ｉ／ＩＥ  ］−［ｌｎＩＥ  −△Ｉ／ＩＥ  ］
＝２△Ｉ／ＩＥ  
となる。これから、
△Ｉ＝（ＩＥ  ／２ＶＴ  ）・△Ｖ………（３）
という関係が成立する。
【００９３】
そして、通常の動作モードにおいては、定電流源４２を構成するＮＭＯＳトランジスタＴｒ９のゲート電極にスイッチング回路５２を通じて第１のゲート電位Ｖｇｇ１が印加されることから、定電流源４２に流れる電流ＩＥ  と上記電位差△Ｖ（入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電位差）にて決定される出力電圧Ｖｏｕｔ（（２）式参照）が出力端子φｏｕｔに現れ、出力電流△Ｉ（（３）式参照）が出力端子φｏｕｔから次段に流出することになる。
【００９４】
一方、パワーセーブモードにおいては、上記定電流源４２を構成するＮＭＯＳトランジスタＴｒ９のゲート電極にスイッチング回路５２の切換え動作によって接地電位Ｖｓｓが印加されて、該ＮＭＯＳトランジスタＴｒ９がオフ状態となるため、定電流源４２には電流ＩＥ  は流れず（即ち、ＩＥ  ＝０）、上記（３）式により出力端子φｏｕｔから電流△Ｉは流れないこととなる。従って、このパワーセーブモードにおいては、電力の消費は実質的にないものとなる。
【００９５】
次に、第１のソースフォロア回路３２は、図１１に示すように、初段のソースフォロア回路２１と同様に、通常の動作モードにおいては、負荷トランジスタＴｒ１１のゲート電極にスイッチング回路５２を通じて第１のゲート電位Ｖｇｇ１が印加されることから、一般的なソースフォロア回路における回路動作が行なわれ、差動増幅回路３１からの出力Ｖｃを所定ゲイン（≒１）にて増幅して撮像信号Ｓとして出力端子φｏｕｔより出力する。
【００９６】
パワーセーブモードにおいては、負荷トランジスタＴｒ１１のゲート電極にスイッチング回路５２の切換え動作によって接地電位Ｖｓｓが印加されることから、該負荷トランジスタＴｒ１１はオフ状態となる。そのため、出力端子φｏｕｔには電源電圧Ｖｄｄが現れることになるが、ドレイン電流は流れないため、電力の消費は実質的にないものとなる。
【００９７】
次に、第２のソースフォロア回路３３は、図１２に示すように、通常の動作モードにおいては、負荷トランジスタＴｒ１３のゲート電極にスイッチング回路５４を通じて第２のゲート電位Ｖｇｇ２が印加されることから、一般的なソースフォロア回路における回路動作が行なわれ、第１のソースフォロア回路３２からの出力信号（撮像信号Ｓ）を所定ゲイン（≒１）にて増幅して出力信号Ｖｄとして出力端子φ３より出力する。この出力信号Ｖｄは、前段の差動増幅回路３１における出力側トランジスタＴｒ８のゲート電極に供給される。
【００９８】
パワーセーブモードにおいては、負荷トランジスタＴｒ１３のゲート電極にスイッチング回路５４の切換え動作によって電源電圧Ｖｄｄが印加されることから、該負荷トランジスタＴｒ１３はオフ状態となる。これにより、出力端子φ３にドレイン電流は流れなくなるため、電力の消費は実質的にないものとなる。
【００９９】
このように、本実施の形態に係る撮像デバイスの出力回路４に組み込まれる出力回路４は、通常の動作モードにおいては、各ソースフォロア２１，３２及び３３の負荷トランジスタＴｒ２，Ｔｒ１１及びＴｒ１３にそれぞれ第１及び第２のゲート電位Ｖｇｇ１及びＶｇｇ２を印加し、差動回路２２の負入力側トランジスタＴｒ４にパルス信号Ｖｒｅｆを印加し、差動増幅回路３１の定電流源４２に第１のゲート電位Ｖｇｇ１を供給するようにしたので、各回路において通常の回路動作が行なわれ、該出力回路４の出力端子φｏｕｔからはイメージセンサ３から出力された電圧信号Ｖｉの増幅信号（撮像信号Ｓ）が出力されることとなる。
【０１００】
一方、パワーセーブモードにおいては、各ソースフォロア２１，３２及び３３の負荷トランジスタＴｒ２，Ｔｒ１１及びＴｒ１３にそれぞれ接地電位Ｖｓｓ及び電源電圧Ｖｄｄを印加し、差動回路２２の負入力側トランジスタＴｒ４に接地電位Ｖｓｓを印加し、差動増幅回路３１の定電流源４２に接地電位Ｖｓｓを供給するようにしたので、各回路において信号増幅のための電流は流れなくなり、各回路での電力の消費は実質的になくなる。
【０１０１】
従って、撮像デバイス１の非動作モード時に、外部電源（電源電圧Ｖｄｄ）の接続を遮断して撮像デバイス１を動作停止状態にするのではなく、外部電源を接続した状態で、しかも電力の消費が実質的に行なわれない状態で動作停止状態にすることができるため、非動作モードから再び動作モードにした場合に、外部電源電圧Ｖｄｄが安定するまで、並びにデバイス自体のセットアップ等が完了するまで待つ必要はなく、撮像デバイス１は迅速に動作モードと入ることとなる。
【０１０２】
なお、上記実施の形態に係る撮像デバイス１、特に上記出力回路４においては、通常の動作モードにおいて定電流源４２等に正規のゲート電位を与え、パワーセーブモードにおいて定電流源４２等にその電流を遮断するに必要な電位を与えるようにしたが、その他、通常の動作モードにおいて定電流源４２に与える電位を変化させて、該出力回路４から出力される撮像信号Ｓのダイナミックレンジを変化させるようにしてもよい。
【０１０３】
この場合、例えば第１のゲート電位生成回路２４についてみると、抵抗分圧回路５１から種々の電位を有する第１のゲート電位Ｖｇｇ１が生成されるように、例えば図１３に示すように、電源ラインＬｐにそれぞれ抵抗値の異なる抵抗Ｒ１〜Ｒ３を並列に接続し、各抵抗Ｒ１〜Ｒ３の他端にスイッチング回路７１の固定接点を接続し、該スイッチング回路７１の可動接点と接地間に抵抗Ｒを接続して抵抗分圧回路５１を構成する。そして、上記スイッチング回路７１の可動接点から出力Ｖｇｇ１を取り出すようにする。
【０１０４】
上記スイッチング回路７１の可動接点の制御は、例えば撮像デバイス１のテストモードにおいて、ビデオカメラの操作パネルに配された操作キーへの操作に基づいてシステムコントローラによって行なうようにしてもよい。このテストモードは、通常、オシロスコープ等を用いて撮像信号Ｓの波形を見ながら撮像デバイス１の特性を検査するが、この検査時において、出力回路４から出力される撮像信号Ｓのダイナミックレンジがビデオカメラの信号処理系の入力ダイナミックレンジに適合するように、操作パネルの操作キーを通じてスイッチング回路７１の可動接点を切換え操作すればよい。
【０１０５】
次に、本発明に係る増幅回路を各種電子機器の信号処理系に信号増幅用として組み込まれる演算増幅器に適用した実施の形態例（以下、単に実施の形態に係る増幅器と記す）について説明する。
【０１０６】
この本実施の形態に係る増幅器は、特に初段に接続される差動増幅回路に特徴がある。従って、ここでは、本実施の形態に係る増幅器の初段の差動増幅回路のいくつかの構成例について図１４〜図１７を参照しながら説明する。
【０１０７】
まず、第１の構成例は、図１４に示すように、２つのＮＰＮトランジスタＴｒ３１及びＴｒ３２による差動増幅回路であり、この差動増幅回路は、正の電源ラインに２つの抵抗Ｒ１及びＲ２（但し、Ｒ１＝Ｒ２）がそれぞれ並列に接続され、一方の抵抗Ｒ１の他端に例えば正入力（入力１）側のＮＰＮトランジスタＴｒ３１のコレクタが接続され、他方の抵抗Ｒ２の他端に負入力（入力２）側のＮＰＮトランジスタＴｒ３２のコレクタが接続されて構成されている。また、この差動増幅回路は、２つのＮＰＮトランジスタＴｒ３１及びＴｒ３２の各エミッタが共通とされ、この共通接点ｇと負の電源ライン間にＮＰＮトランジスタＴｒ３３による定電流源８１が接続され、この定電流源８１のゲート電極に所定のゲート電位Ｖｇｇ１を選択的に供給するゲート電位生成回路８２が接続されている。
【０１０８】
この差動増幅回路の出力は、正入力側トランジスタＴｒ３１のコレクタと負入力側トランジスタＴｒのコレクタからそれぞれ取り出されて、次段に供給されるようになっている。
【０１０９】
上記ゲート電位生成回路８２は、正の電源ラインと負の電源ライン間に直列に接続された２つの抵抗Ｒ１１及びＲ１２による抵抗分圧回路８３と、該抵抗分圧回路８３からのゲート電位Ｖｇｇ１と負の電源電圧（−Ｖ）とを選択的に切り換えるスイッチング回路８４が接続されて構成されている。このスイッチング回路８４は、電子機器の各種回路を駆動制御する図示しないシステムコントローラからのスイッチング制御信号ＳＷのレベルに従って上記ゲート電位Ｖｇｇ１と負の電源電圧（−Ｖ）とを選択的に切換えるように構成されている。
【０１１０】
そして、この差動増幅回路は、通常の動作モードにおいては、システムコントローラから例えば高レベルのスイッチング制御信号ＳＷが出力されることから、ゲート電位生成回路８２における抵抗分圧回路８３からのゲート電位Ｖｇｇ１がスイッチング回路８４を通じて定電流源８１に供給されることとなる。これにより、定電流源８１には規定の定電流が流れ、この差動増幅回路は、通常の回路動作を行うこととなる。
【０１１１】
一方、パワーセーブモードにおいては、システムコントローラから低レベルのスイッチング制御信号ＳＷが出力されることから、上記スイッチング回路８４を通じて負の電源電圧（−Ｖ）が出力され、定電流源８１に供給されることとなる。これにより、定電流源８１を構成するＮＰＮトランジスタＴｒ３３はオフ状態となり、各入力側のトランジスタＴｒ３１及びＴｒ３２においてコレクタ電流（エミッタ電流）は流れなくなる。その結果、次段での電流消費が行なわれなくなり、この差動増幅回路を初段に持つ演算増幅器は動作停止状態とされ、電力の消費は実質的になくなる。
【０１１２】
次に、第２の構成例は、２つのＰＮＰトランジスタＴｒ３４及びＴｒ３５によって定電流源９１が構成された差動増幅回路であり、この差動増幅回路は、正の電源ラインに正入力（入力１）側のＮＰＮトランジスタＴｒ３６及び負入力（入力２）側のＮＰＮトランジスタＴｒ３７の各コレクタが接続され、一方のＮＰＮトランジスタＴｒ３６のエミッタに定電流源９１を構成する一方のＰＮＰトランジスタＴｒ３４のエミッタが接続され、他方のＮＰＮトランジスタＴｒ３７のエミッタに定電流源９１を構成する他方のＰＮＰトランジスタＴｒ３５のエミッタが接続され、各ＰＮＰトランジスタＴｒ３４及びＴｒ３５のコレクタと負の電源ライン間にそれぞれ抵抗Ｒ１及びＲ２（但し、Ｒ１＝Ｒ２）が接続されて構成されている。また、この差動増幅回路は、２つのＰＮＰトランジスタＴｒ３４及びＴｒ３５の各ゲート電極が共通とされ、共通のゲート電極に所定のゲート電位Ｖｇｇ２を選択的に供給するゲート電位生成回路９２が接続されている。
【０１１３】
この差動増幅回路の出力は、一方のＰＮＰトランジスタＴｒ３４のコレクタと他方のＰＮＰトランジスタＴｒ３５のコレクタからそれぞれ取り出されて、次段に供給されるようになっている。
【０１１４】
上記ゲート電位生成回路９２は、正の電源ラインと負の電源ライン間に直列に接続された２つの抵抗Ｒ１３及びＲ１４による抵抗分圧回路９３と、該抵抗分圧回路９３からのゲート電位Ｖｇｇ２と正の電源電圧（＋Ｖ）とを選択的に切り換えるスイッチング回路９４が接続されて構成されている。このスイッチング回路９４は、電子機器の各種回路を駆動制御する図示しないシステムコントローラからのスイッチング制御信号ＳＷのレベルに従って上記ゲート電位Ｖｇｇ２と正の電源電圧（＋Ｖ）とを選択的に切換えるように構成されている。
【０１１５】
そして、この差動増幅回路は、通常の動作モードにおいては、システムコントローラから例えば高レベルのスイッチング制御信号ＳＷが出力されることから、ゲート電位生成回路９２における抵抗分圧回路９３からのゲート電位Ｖｇｇ２がスイッチング回路９４を通じて定電流源９１を構成する２つのＰＮＰトランジスタＴｒ３４及びＴｒ３５のゲート電極に供給されることとなる。これにより、各ＰＮＰトランジスタＴｒ３４及びＴｒ３５には規定のエミッタ電流が流れ、この差動増幅回路は、通常の回路動作を行うこととなる。
【０１１６】
一方、パワーセーブモードにおいては、システムコントローラから低レベルのスイッチング制御信号ＳＷが出力されることから、上記スイッチング回路９４を通じて正の電源電圧（＋Ｖ）が出力され、２つのＰＮＰトランジスタＴｒ３４及びＴｒ３５の各ゲート電極に供給されることとなる。これにより、上記２つのＰＮＰトランジスタＴｒ３４及びＴｒ３５はオフ状態となり、各入力側のトランジスタＴｒ３６及びＴｒ３７においてコレクタ電流（エミッタ電流）は流れなくなる。その結果、次段での電流消費が行なわれなくなり、この差動増幅回路を初段に持つ演算増幅器は動作停止状態とされ、電力の消費は実質的になくなる。
【０１１７】
次に、第３の構成例は、図１４で示す第１の構成例に係る差動増幅回路の正入力側にダーリントン接続による２つのＮＰＮトランジスタＴｒ３８及びＴｒ３９を接続し、負入力側にダーリントン接続による２つのＮＰＮトランジスタＴｒ４０及びＴｒ４１を接続した構成を有する。なお、この第３の構成例におけるゲート電位生成回路８１は、第１の構成例と同様のものが使用される。
【０１１８】
従って、この差動増幅回路は、通常の動作モードにおいては、定電流源８１に規定の定電流が流れることから、通常の回路動作を行うこととなる。一方、パワーセーブモードにおいては、定電流源８１を構成するＮＰＮトランジスタＴｒ３３がオフ状態となるため、次段での電流消費が行なわれなくなり、この差動増幅回路を初段に持つ演算増幅器は動作停止状態とされ、電力の消費は実質的になくなる。
【０１１９】
次に、第４の構成例は、図１４に示す第１の構成例に係る差動増幅回路において、正入力側トランジスタＴｒ３１及び負入力側トランジスタＴｒ３２の各コレクタにゲインアップのためのＮＰＮトランジスタＴｒ４２及びＴｒ４３をそれぞれ直列接続したスーパーゲイン構造の差動増幅回路である。そして、上記ゲインアップ用の２つのＮＰＮトランジスタＴｒ４２及びＴｒ４３のゲート電極は共通とされ、この共通のゲート電極に図１４に示す第１の構成例と同様のゲート電位生成回路８２が接続されている。
【０１２０】
この差動増幅回路は、通常の動作モードにおいては、定電流源８１及びゲインアップ用の２つのＮＰＮトランジスタＴｒ４２及びＴｒ４３に所定のゲート電位Ｖｇｇ１が印加されるため、定電流源８１に規定の定電流が流れ、またゲインアップ用の２つのＮＰＮトランジスタＴｒ４２及びＴｒ４３にもエミッタ電流（コレクタ電流）が流れることとなる。これにより、該差動増幅回路は通常の回路動作を行うこととなる。
【０１２１】
一方、パワーセーブモードにおいては、定電流源８１及びゲインアップ用の２つのＮＰＮトランジスタＴｒ４２及びＴｒ４３に負の電源電圧（−Ｖ）が印加されるため、定電流源８１を構成するＮＰＮトランジスタＴｒ３３並びに上記２つのＮＰＮトランジスタＴｒ４２及びＴｒ４３は共にオフ状態となり、各入力側のトランジスタＴｒ３１及びＴｒ３２においてコレクタ電流（エミッタ電流）は流れなくなる。その結果、次段での電流消費が行なわれなくなり、この差動増幅回路を初段に持つ演算増幅器は動作停止状態とされ、電力の消費は実質的になくなる。
【０１２２】
なお、ＭＯＳＦＥＴを用いた構成例については、図１０で示すものとほぼ同じであるため、ここではその説明を省略する。
【０１２３】
このように、本実施の形態に係る増幅器においては、少なくとも初段に接続される差動増幅回路の定電流源８１（又は９１）に流れる電流を制御して、通常の動作モードでは定電流源８１（又は９１）に規定のゲート電位Ｖｇｇ１（又はＶｇｇ２）を与え、パワーセーブモード（非動作モード）では定電流源８１（又は９１）に流れる電流を遮断するに必要な電位−Ｖ（又は＋Ｖ）を与えるようにしたので、特に非動作モードでの消費電力を大幅に低減させることができ、この本実施の形態に係る増幅器が組み込まれた信号処理系ひいては電子機器の消費電力を大幅に低減させることができる。
【０１２４】
そのため、電子機器、特にビデオカメラや携帯電話などの携帯用電子機器に組み込まれる信号処理系に本実施の形態に係る増幅器を使用することにより、非動作中でのバッテリーの消費が少なくなり、誤って電源をＯＮにしたまま持ち運んでいる場合などにおいて、気づいたときにはバッテリーが上がっている、というような不都合を回避することが可能となる。
【０１２５】
また、電子機器の非動作モード時に、外部電源の接続を遮断して電子機器を動作停止状態にするのではなく、外部電源を接続した状態で、しかも電力の消費が実質的に行なわれない状態で動作停止状態にすることができるため、非動作モードから再び動作モードにした場合に、外部電源電圧Ｖｄｄが安定するまで、並びに信号処理系のセットアップ等が完了するまで待つ必要はなく、電子機器は迅速に動作モードと入ることとなる。
【０１２６】
なお、上記実施の形態に係る増幅器においては、通常の動作モードにおいて定電流源８１等に正規のゲート電位Ｖｇｇ１を与え、パワーセーブモードにおいて定電流源８１等にその電流を遮断するに必要な電位−Ｖを与えるようにしたが、その他、通常の動作モードにおいて定電流源８１に与える電位を変化させて、該増幅回路から出力される信号の出力ダイナミックレンジを変化させるようにしてもよい。
【０１２７】
この場合、ゲート電位生成回路８２の構成を図１３に示す回路構成を採用することができる。そして、このゲート電位生成回路８２における上記スイッチング回路７１（図１３参照）の可動接点の制御は、例えば電子機器のテストモードにおいて、電子機器の操作パネルに配された操作キーへの操作に基づいてシステムコントローラによって行なうようにしてもよい。このテストモードは、通常、オシロスコープ等を用いて各処理回路の波形を見ながら出力信号の特性を検査するが、この検査時において、本実施の形態に係る増幅器から出力される増幅信号の出力ダイナミックレンジが次段に接続される回路の入力ダイナミックレンジに適合するように、操作パネルの操作キーを通じてスイッチング回路７１の可動接点を切換え操作すればよい。
【図面の簡単な説明】
【０１２８】
【図１】本発明に係る固体撮像装置を例えばインターライン転送（ＩＴ）方式のイメージセンサが組み込まれた撮像デバイス（ＩＣ）に適用した実施の形態例（以下、単に実施の形態に係る撮像デバイスと記す）の構成図である。
【図２】本実施の形態に係る撮像デバイスに組み込まれるイメージセンサの構成図である。
【図３】本実施の形態に係る撮像デバイスに組み込まれる出力回路（以下、単に実施の形態に係る出力回路と記す）の構成を示す回路図である。
【図４】本実施の形態に係る出力回路における第１のゲート電位生成回路のスイッチング回路を示す回路図である。
【図５】本実施の形態に係る出力回路における差動回路のスイッチング回路を示す回路図である。
【図６】本実施の形態に係る出力回路における第２のゲート電位生成回路のスイッチング回路を示す回路図である。
【図７】本実施の形態に係る出力回路における初段のソースフォロア回路を示す回路図である。
【図８】本実施の形態に係る出力回路における差動回路を示す回路図である。
【図９】本実施の形態に係る出力回路における差動回路の信号処理を示すタイミングチャートである。
【図１０】本実施の形態に係る出力回路におけるボルテージフォロア回路の等価回路を示す回路図である。
【図１１】本実施の形態に係る出力回路における第１のソースフォロア回路を示す回路図である。
【図１２】本実施の形態に係る出力回路における第２のソースフォロア回路を示す回路図である。
【図１３】本実施の形態に係る出力回路の第１のゲート電位生成回路における抵抗分圧回路の変形例を示す回路図である。
【図１４】本発明に係る増幅回路を各種電子機器の信号処理系に信号増幅用として組み込まれる演算増幅器に適用した実施の形態例（以下、単に実施の形態に係る増幅器と記す）の特に初段に接続される差動増幅回路の第１の構成例を示す回路図である。
【図１５】本実施の形態に係る増幅器の初段に接続される差動増幅回路の第２の構成例を示す回路図である。
【図１６】本実施の形態に係る増幅器の初段に接続される差動増幅回路の第３の構成例を示す回路図である。
【図１７】本実施の形態に係る増幅器の初段に接続される差動増幅回路の第４の構成例を示す回路図である。
【図１８】従来例に係る撮像デバイスに組み込まれる出力回路の構成を示す回路図である。
【図１９】従来例に係る出力回路の第１のゲート電位生成回路を示す回路図である。
【図２０】従来例に係る出力回路の第２のゲート電位生成回路を示す回路図である。
【符号の説明】
【０１２９】
１  撮像デバイス、２  パルス発生回路、３  イメージセンサ、４  出力回路、１３  イメージ部、１５  出力部、１６  電荷−電気信号変換部、２１  初段のソースフォロア回路、２２  差動回路、２３  ボルテージフォロア回路、２４  第１のゲート電位生成回路、２５  第２のゲート電位生成回路、３１  差動増幅回路、３２  第１のソースフォロア回路、３３  第２のソースフォロア回路、４１  カレントミラー回路、４２  定電流源、５１，５３  抵抗分圧回路、５２，５４，５５  スイッチング回路、８１，９１  定電流源
【図１】
2007028648.tif 000003
【図２】
2007028648.tif 000004
【図３】
2007028648.tif 000005
【図４】
2007028648.tif 000006
【図５】
2007028648.tif 000007
【図６】
2007028648.tif 000008
【図７】
2007028648.tif 000009
【図８】
2007028648.tif 000010
【図９】
2007028648.tif 000011
【図１０】
2007028648.tif 000012
【図１１】
2007028648.tif 000013
【図１２】
2007028648.tif 000014
【図１３】
2007028648.tif 000015
【図１４】
2007028648.tif 000016
【図１５】
2007028648.tif 000017
【図１６】
2007028648.tif 000018
【図１７】
2007028648.tif 000019
【図１８】
2007028648.tif 000020
【図１９】
2007028648.tif 000021
【図２０】
2007028648.tif 000022