(57)【要約】【課題】  一対の電極の高さを容易に揃えることが可能な構造の半導体装装置を提供する。【解決手段】  支持基板上に、第１導電型の半導体からなる第１の半導体層が形成されている。第１の半導体層の上に、第１導電型とは逆の第２導電型の半導体からなる第２の半導体層が形成されている。第２の半導体層の底面まで達し、第２の半導体層を、相互に分離された第１の領域と第２の領域とに区分する溝が形成されている。第２の半導体層の第１の領域上に第１の電極が形成され、第２の半導体層の第２の領域上から、溝の底面に表れた第１の半導体層の表面までを連続的に覆う第２の電極が形成されている。第１の半導体層及び第２の半導体層が、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成されている。第１の電極の、第２の半導体層に接する面と、第２の電極の、第１の半導体層及び第２の半導体層に接する面とが、同一の金属材料で形成されている。【選択図】  図１
2007227820.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、
前記支持基板上に形成され、第１導電型の半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成され、前記第１導電型とは逆の第２導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の底面まで達し、該第２の半導体層を、相互に分離された第１の領域と第２の領域とに区分する溝と、
前記第２の半導体層の第１の領域上に形成された第１の電極と、
前記第２の半導体層の第２の領域上から、前記溝の底面に表れた前記第１の半導体層の表面までを連続的に覆う第２の電極と
を有し、前記第１の半導体層及び第２の半導体層が、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成され、前記第１の電極の、前記第２の半導体層に接する面と、前記第２の電極の、前記第１の半導体層及び第２の半導体層に接する面とが、同一の金属材料で形成されている半導体装置。
【請求項２】
さらに、前記溝の底面に形成された凹部を有し、前記第２の電極が、前記凹部の内面を覆い、前記支持基板が、前記第１の半導体層及び第２の半導体層のバンドギャップに対応する波長の光に対して透明である請求項１に記載の半導体装置。
【請求項３】
前記第１の電極及び第２の電極の、前記第１の半導体層及び第２の半導体層に接触する面が、該第１の半導体層とオーミック接触する金属からなる領域と、該第２の半導体層とオーミック接触する他の金属からなる領域とを含む請求項１または２に記載の半導体装置。
【請求項４】
前記第１の電極の、前記第２の半導体層に接する面と、前記第２の電極の、前記第１の半導体層及び第２の半導体層に接する面とを形成する金属材料が、Ｒｈ及びＡｌを含む請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
支持基板上に、第１導電型の第１の半導体層を形成する工程と、
前記第１の半導体層の上に、前記第１導電型とは逆の第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層に、少なくとも該第２の半導体層の底面まで達する溝を形成し、該第２の半導体層を、相互に分離された第１の領域と第２の領域とに区分する工程と、
前記第２の半導体層の第１の領域の上に第１の電極を形成し、前記第２の領域の上面から前記溝の底面に露出している前記第１の半導体層の表面までを連続的に覆う第２の電極を形成する工程と
を有し、前記第１の電極及び第２の電極を形成する工程において、両者を同時に成膜する半導体装置の製造方法。
【請求項６】
前記第１の電極及び第２の電極を形成する工程が、
前記第１の半導体層及び第２の半導体層の一方にオーミック接触する金属を、露出表面全面を被覆しない厚さだけ堆積させる工程と、
その後、前記第１の半導体層及び第２の半導体層の他方にオーミック接触する他の金属を堆積させる工程とを含む請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の電極及び第２の電極を形成する工程が、
Ｒｈ層を堆積させる工程と、
前記Ｒｈ層の上にＡｌ層を堆積させる工程と、
前記第１の半導体層がｎ型である場合には前記第２の電極と第１の半導体層との接触部分を局所的にアニールし、前記第２の半導体層がｎ型である場合には前記第１の電極と前記第２の半導体層との接触部分を局所的にアニールすることによって、オーミック接触を得る工程と
を含む請求項５に記載の半導体装置の製造方法。
【請求項８】
さらに、前記溝の底面に凹部を形成する工程を含み、前記第２の電極を形成する工程において、該第２の電極が前記凹部の内面を覆うように該第２の電極を形成する請求項５〜７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に支持基板の一方の面上に一対の電極が形成された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図４に、特許文献１に開示された半導体発光素子の断面図を示す。サファイア基板１００の上に、ＧａＮバッファ層１０１、ｎ型ＧａＮ層１０２、ｎ型ＡｌＧａＮ層１０３、ＩｎＧａＮ層１０４、ｐ型ＡｌＧａＮ層１０５、ｐ型ＧａＮ層１０６がこの順番に積層されている。ｎ型ＡｌＧａＮ層１０３からｐ型ＧａＮ層１０６までの積層がメサ状にされ、そのメサの周囲にｎ型ＧａＮ層が露出している。メサの周囲のｎ型ＧａＮ層１０２の上面にｎ側電極１０７が形成され、ｐ型ＧａＮ層１０６の上面にｐ側電極１０８が形成されている。
【０００３】
電極１０７及び１０８をサブマウント基板に対向させて、半導体発光素子がサブマウント基板に実装される。このとき、電極１０７及び１０８が、サブマウント基板のボンディングパッドに接続される。ＩｎＧａＮ層１０４で発光した光が、サファイア基板１００を通って外部に放射される。
【０００４】
【特許文献１】特開２００３−３１８５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図４に示した半導体発光素子では、ｐ側電極１０８がメサの上面に形成され、ｎ側電極１０７がメサの周囲に配置される。このため、ｐ側電極１０８の上面とｎ側電極１０７の上面との高さが揃わない。この半導体発光素子をサブマウント基板にフリップチップボンディングするために、サブマウント基板側で、２つの電極の高さの相違を吸収する構造を採用しなければならない。
【０００６】
本発明の目的は、一対の電極の高さを容易に揃えることが可能な構造の半導体装装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
支持基板と、
前記支持基板上に形成され、第１導電型の半導体からなる第１の半導体層と、
前記第１の半導体層の上に形成され、前記第１導電型とは逆の第２導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の底面まで達し、該第２の半導体層を、相互に分離された第１の領域と第２の領域とに区分する溝と、
前記第２の半導体層の第１の領域上に形成された第１の電極と、
前記第２の半導体層の第２の領域上から、前記溝の底面に表れた前記第１の半導体層の表面までを連続的に覆う第２の電極と
を有し、前記第１の半導体層及び第２の半導体層が、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成され、前記第１の電極の、前記第２の半導体層に接する面と、前記第２の電極の、前記第１の半導体層及び第２の半導体層に接する面とが、同一の金属材料で形成されている半導体装置が提供される。
【０００８】
本発明の他の観点によると、
支持基板上に、第１導電型の第１の半導体層を形成する工程と、
前記第１の半導体層の上に、前記第１導電型とは逆の第２導電型の第２の半導体層を形成する工程と、
前記第２の半導体層に、少なくとも該第２の半導体層の底面まで達する溝を形成し、該第２の半導体層を、相互に分離された第１の領域と第２の領域とに区分する工程と、
前記第２の半導体層の第１の領域の上に第１の電極を形成し、前記第２の領域の上面から前記溝の底面に露出している前記第１の半導体層の表面までを連続的に覆う第２の電極を形成する工程と
を有し、前記第１の電極及び第２の電極を形成する工程において、両者を同時に成膜する半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
第１の電極及び第２の電極の双方の下に第２の半導体層が配置されているため、２つの電極の上面の高さを容易に揃えることができる。
【発明を実施するための最良の形態】
【００１０】
図１に、実施例による半導体発光装置の断面図を示す。サファイアのＣ面が露出した支持基板１の表面上にｎ型半導体層２が形成されている。ｎ型半導体層２の上に、ｐ型半導体層３が形成されている。ｎ型半導体層２及びｐ型半導体層３は、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成される。例えば、ＩｎｙＡｌ１−ｘ−ｙＧａｘＮ（ｘ＋ｙ≦１、０≦ｘ≦１、０≦ｙ≦１）で形成される。ｎ型半導体層２及びｐ型半導体層３は、有機金属化学気相堆積（ＭＯＣＶＤ）法により成膜される。
【００１１】
ｐ型半導体層３に、少なくともその底面まで達する溝８が形成されている。溝８は、ｐ型半導体層３を、相互に分離された第１の領域３ａと第２の領域３ｂとに区分する。第１の領域３ａは、第２の領域３ｂに比べて大きい。溝８の底面に露出したｎ型半導体層２の一部に、凹部９が形成されている。溝８及び凹部９は、フォトリソグラフィと、塩素ガスを用いた反応性イオンエッチング（ＲＩＥ）により形成される。
【００１２】
ｐ型半導体層３の第１の領域３ａの上に、ｐ側電極４が形成されている。第２の領域３ｂの上面から、その端面を経由して溝８の底面に露出しているｎ型半導体層２の表面までを、ｎ側電極５が覆う。ｎ側電極５は、凹部９の内面に接触している。ｐ側電極４はｐ型半導体層３の第１の領域３ａにオーミック接触し、ｎ側電極５は、溝８の底面及び凹部９の内面においてｎ型半導体層２にオーミック接触する。
【００１３】
ｐ側電極４の上にｐ側ボンディングパッド６が形成され、ｎ側電極５の上にｎ側ボンディングパッド７が形成されている。ボンディングパッド６及び７はＡｕ等で形成される。ｐ側電極４、ｎ側電極５、ｐ側ボンディングパッド６及びｎ側ボンディングパッド７は、リフトオフ法を利用した真空蒸着により形成される。
【００１４】
次に、図２Ａ及び図２Ｂを参照して、ｐ側電極４及びｎ側電極５の構造及び形成方法について説明する。
【００１５】
図２Ａに、ｐ側電極４の第１の構成例を示す。ｐ側電極４は、第１の領域３ａ側から順番に、Ｒｈ層４ＲとＡｌ層４Ａとが交互に４層ずつ積層された８層構造を有する。盆ディングパッド５は、Ｔｉ層５Ｔ、Ｐｔ層５Ｐ、及びＡｕ層５Ａが積層された３層構造を有する。第１層目のＲｈ層４Ｒから第４層目のＡｌ層４Ａまでの４層の各々の厚さは０．３ｎｍである。第５層目のＲｈ層４Ｒ及び第６層目のＡｌ層４Ａの各々の厚さは０．５ｎｍである。第７層目のＲｈ層４Ｒの厚さは２ｎｍであり、第８層目のＡｌ層４Ａの厚さは９８ｎｍである。第８層目のＡｌ層４Ａは、図１に示した第１の半導体層２と第１の領域３ａとの界面で発生した光を反射する反射電極として作用する。
【００１６】
Ｔｉ層５Ｔ及びＰｔ層５Ｐの各々の厚さは５０ｎｍであり、Ａｕ層５Ａの厚さは２００ｎｍである。ｎ側電極５は、ｐ側電極４と同一の積層構造を有する。これらの層は、真空蒸着により形成される。
【００１７】
一般に、Ｖ族元素としてＮを含むｐ型ＩＩＩ−Ｖ族化合物半導体にオーミック接触するｐ側電極材料としてＲｈが用いられ、ｎ型ＩＩＩ−Ｖ族化合物半導体にオーミック接触するｎ側電極材料としてＡｌが用いられる。
【００１８】
図２Ａに示した第１の構成例では、第１層目のＲｈ層４Ｒがｐ型半導体層３の第１の領域３ａに接触する。このため、ｐ側電極４をｐ型の第１の領域３ａにのオーミック接触させることができる。
【００１９】
また、第１の構成例では、第１層目のＲｈ層４Ｒから第６層目のＡｌ層４Ａまでの６層の各々の厚さが、０．３ｎｍ〜０．５ｎｍ程度であり、非常に薄い。このため、実際には、第１層目のＲｈ４Ｒが、図１に示した第１の領域３ａ及び第２の領域３ｂの上面、及び溝８及び凹部９の内面を隈なく被覆することはなく、第１層目のＲｈ層４Ｒを堆積した時点で、これらの表面が露出した領域がまだらに存在すると考えられる。その上に第２層目のＡｌ層４Ａを堆積させると、一部の領域において、第２層目のＡｌ層４Ａと、まだらに露出していた表面とが接触する。溝８及び凹部９の内面に露出していたｎ型半導体層２に、第２層目のＡｌ層４Ａが接触するため、ｎ側電極５をｎ型半導体層２にオーミック接触させることができる。
【００２０】
このように、ｐ側電極４及びｎ側電極５の、ｐ型半導体層３及びｎ型半導体層２に接触する面が、ｐ型半導体層３とオーミック接触する金属Ｒｈからなる領域と、ｎ型半導体層２とオーミック接触する他の金属Ａｌからなる領域とを含む。これにより、同一の電極構造を採用しても、ｐ型及びｎ型の両方の半導体層にオーミック接触させることが可能になる。
【００２１】
実際に、ｐ型半導体層３とｐ側電極４との接触抵抗は約９．４×１０−３Ωｃｍ２であり、ｎ型半導体層２とｎ側電極５との接触抵抗は約８．６×１０−５Ωｃｍ２であった。これにより、動作電圧３．４Ｖの青色発光ダイオードが実現された。この動作電圧は、図４に示した従来の素子と比べて遜色のないものである。ｐ型の第１の領域３ａにオーミック接触させることができる材料として、Ｒｈの代わりに、Ｐｔ、Ｉｒ、Ｐｄ等を用いてもよい。
【００２２】
図２Ｂに、ｐ側電極４の第２の構成例を示す。ｐ側電極４は、第１の領域３ａ側から順番に、厚さ１ｎｍのＲｈ層４Ｒと厚さ５００ｎｍのＡｌ層４Ａとが積層された２層構造を有する。ボンディングパッド５は、第１の構成例のものと同一の積層構造を有する。これらの層は、真空蒸着により形成される。ｎ側電極５も同様の積層構造を有する。
【００２３】
ｐ側電極４のＲｈ層４Ｒがｐ型の第１の領域３ａに接触する。このため、ｐ側電極４を形成した後、アニールを行わない状態で、ｐ側電極４と第１の領域３ａとの間の良好なオーミック接触が得られた。その接触抵抗は５×１０−３Ωｃｍ２であった。ｐ側電極４の、第１の領域３ａに接触する面のほぼ全領域にＲｈが露出しているため、第１の構成例に比べて、より低い接触抵抗が得られている。
【００２４】
ところが、この状態では、ｎ側電極５とｎ型半導体層２とはショットキ接触になり、良好なオーミック接触が得られない。ｎ側電極５を形成した後、所定の条件でアニールを行うことにより、オーミック接触を得ることができる。これは、Ａｌ層４２内のＡｌ原子がＲｈ層４Ｒ内を拡散してｎ型半導体層２まで達するためであると考えられる。例えば、アニール時間が２０秒の条件では、アニー無温度が１００℃、２００℃、及び３００℃のときにショットキ接触のままであった。アニール温度を４００℃以上にするとオーミック接触が得られた。アニール温度を４００℃、５００℃、及び６００℃としたときの接触抵抗は、それぞれ４．０×１０−５Ωｃｍ２、０．６３×１０−５Ωｃｍ２、１．８×１０−５Ωｃｍ２であった。
【００２５】
４００℃以上の温度でアニールを行うと、ｎ側電極５をｎ型半導体層２にオーミック接触させることができるが、逆に、アニールを行うことによりｐ側電極４とｐ型の第１の領域３ａとのオーミック接触が不良になり、ショットキ接触になってしまう傾向がある。従って、ｐ側電極４及びｎ側電極５を形成した後、ｎ側電極５とｎ型半導体層２とが接触する領域のみを局所的にアニールする必要がある。局所的なアニールとして、電極材料や半導体材料によって吸収される波長域のレーザを用いたレーザアニール等を採用することができる。例えば、Ｎｄ：ＹＡＧレーザ、ＣＯ２レーザ、Ａｒ＋レーザ、エキシマレーザ等を用いることができる。
【００２６】
上記実施例では、ｐ側電極４が配置されるｐ型半導体層３の第１の領域３ａの上面と、ｎ側電極５が配置される第２の領域３ｂの上面との高さが揃っている。このため、ｐ側電極４の上面とｎ側電極５の上面との高さ、及びｐ側ボンディングパッド６の上面とｎ側ボンディングパッド７の上面との高さを、容易に揃えることができる。
【００２７】
また、ｎ側電極５が、ｎ型半導体層２の表面に形成された凹部９の内面に接触するため、ｎ側電極５とｎ型半導体層２との接触面積を広くすることができる。このため、両者の接触抵抗を低減することが可能になる。
【００２８】
ｐ側電極４とｐ側ボンディングパッド６、及びｎ側電極５とｎ側ボンディングパッド７が、１回のフォトリソグラフィ工程に基づくリフトオフのみでパターニングされる。このため、フォトリソグラフィ工程を削減することができる。
【００２９】
図３に、図１に示した半導体発光装置をサブマウント基板に実装した状態の断面図を示す。図３に示したサブマウント基板の構造について説明する。シリコン基板２０の表面上に、酸化シリコン膜２１が形成されている。酸化シリコン膜２１の一部の領域上にｐ側電極層２２が形成され、他の領域上にｎ側電極層２３が形成されている。ｐ側電極層２２及びｎ側電極層２３は、例えばアルミニウム（Ａｌ）で形成される。
【００３０】
ｐ側電極層２２の上にｐ側接合用電極２４が形成され、ｎ側電極層２３の上にｎ側接合用電極２５が形成されている。接合用電極２４及び２５は、Ａｕ層とＳｎ層とが交互に積層された積層構造を有する。なお、接合用電極２４及び２５をＡｕＳｎ合金で形成してもよい。
【００３１】
半導体発光装置のｐ側ボンディングパッド６がｐ側接合用電極２４に接触し、ｎ側ボンディングパッド７がｎ側接合用電極２５に接触する。接触部分で共晶化させ、両者を電気的及び機械的に結合する。ｐ側ボンディングパッド６の上面とｎ側ボンディングパッド７の上面との高さが揃っているため、サブマウント基板側の接合用電極２４及び２５の微妙な高さ調整を行う必要がない。
【００３２】
ｐ側電極４としてＲｈとＡｌを用いると、ｐ側電極として実用化されているＮｉを用いた場合に比べて、高い反射率を得ることができる。半導体発光装置をフリップチップボンディングによりサブマウント基板に搭載し、透明な支持基板１を通して外部に光を取り出す場合、取り出し効率を高めることができる。
【００３３】
半導体発光装置に電流を流すと、ｐ型半導体層３の第１の領域３ａとｎ型半導体層２との間のｐｎ接合領域で発光が生じる。サファイアからなる支持基板１は、半導体層２及び３のバンドギャップに対応する波長の光に対して透明である。このため、発生した光は、支持基板１を通って外部に放射される。
【００３４】
上記実施例では、図１に示したｐ側電極４とｎ側電極５とを同時に成膜したが、別々に成膜してもよい。この場合には、リフトオフ法を利用した真空蒸着により一方の電極を形成した後、さらにリフトオフ法を利用した真空蒸着により他方の電極を形成する。別々に形成すると、フォトリソグラフィ及び成膜工程が増えるが、ｐ型半導体及びｎ型半導体の各々にオーミック接触しやすい最適の材料を選択することができる。
【００３５】
図１に示したｐ側電極４とｐ側ボンディングパッド６との間、及びｎ側電極５とｎ側ボンディングパッド７との間に、反射層を挿入してもよい。反射層は、ｐｎ接合部分で発光した光を支持基板１側に向けて反射し、出射効率を高める。反射層の材料として、例えば、Ａｌ、Ａｇ、Ｒｈ、Ｉｒ、Ｐｔ等を用いることができる。
【００３６】
上記実施例では、半導体発光装置をサブマウント基板に実装する場合を例にとって説明したが、他の半導体装置をサブマウント基板に実装する場合にも、上記実施例の構成を適用することができる。
【００３７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００３８】
【図１】実施例による半導体発光装置の断面図である。
【図２】（２Ａ）及び（２Ｂ）は、それぞれｐ側電極の第１の構成例及び第２の構成例を示す断面図である。
【図３】実施例による半導体発光装置をサブマウント基板に実装した状態の断面図である。
【図４】従来の半導体発光装置の断面図である。
【符号の説明】
【００３９】
１  支持基板
２  ｎ型半導体層
３  ｐ型半導体層
４  ｐ側電極
５  ｎ側電極
６  ｐ側ボンディングパッド
７  ｎ側ボンディングパッド
８  溝
９  凹部
２０  シリコン基板
２１  酸化シリコン膜
２２  ｐ側電極層
２３  ｎ側電極層
２４  ｐ側接合用電極
２５  ｎ側接合用電極
【図１】
2007227820.tif 000003
【図２】
2007227820.tif 000004
【図３】
2007227820.tif 000005
【図４】
2007227820.tif 000006