(57)【要約】【課題】ピエゾ抵抗素子と配線との接続抵抗の大きさとバラツキの低減を図った加速度センサおよびその製造方法を提供する。【解決手段】加速度センサが，第１の不純物濃度の第１の領域と，第１の不純物濃度より大きい第２の不純物濃度の第２の領域とを有する拡散層から構成されるピエゾ抵抗素子と，前記拡散層を被覆する絶縁層と，前記絶縁層上に配置される配線と，前記絶縁層を貫通して前記拡散層の第２の領域と前記配線とを電気的に接続する層間接続導体と，を具備する。【選択図】図４
2007322299.tif 000002
【特許請求の範囲】
【請求項１】
開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有し，かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と，
前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有し，第２の半導体材料から構成され，かつ前記第１の構造体に積層して配置される第２の構造体と，
前記接続部に配置され，かつ第１の不純物濃度の第１の領域と，前記第１の不純物濃度より大きい第２の不純物濃度の第２の領域とを有する拡散層から構成されるピエゾ抵抗素子と，
前記拡散層を被覆する絶縁層と，
前記絶縁層上に配置される配線と，
前記絶縁層を貫通して前記拡散層の高拡散領域と前記配線とを電気的に接続する層間接続導体と，
を具備することを特徴とする加速度センサ。
【請求項２】
前記第２の領域と前記層間接続導体の間に配置され，前記第２の領域への前記層間接続導体の構成材料の拡散を制限する拡散制限層
をさらに具備することを特徴とする請求項１記載の加速度センサ。
【請求項３】
前記拡散制限層がＴｉを有する
ことを特徴とする請求項２記載の加速度センサ。
【請求項４】
前記拡散制限層が複数の層を有する
ことを特徴とする請求項２記載の加速度センサ。
【請求項５】
前記配線が，ＡｌＮｄを含む
ことを特徴とする請求項１記載の加速度センサ。
【請求項６】
第1の半導体材料からなる第1の層，酸化物からなる第２の層，および第２の半導体材料からなる第３の層を有する半導体基板の前記第１の層に，第１の不純物濃度の第１の領域と，前記第１の不純物濃度より大きい第２の不純物濃度の第２の領域とを有する拡散層を形成するステップと，
前記第１の層上に絶縁層を形成するステップと，
前記絶縁層を貫通して前記拡散層に接続される層間接続導体を形成するステップと，
を具備することを特徴とする加速度センサの製造方法。
【請求項７】
前記第１の層をエッチングして，開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有する第１の構造体を形成するステップと，
前記第２の層をエッチングして，前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有する第２の構造体を形成するステップと，
をさらに具備することを特徴とする請求項６記載の加速度センサの製造方法。
【請求項８】
前記拡散層を形成するステップが，
前記第１の層に不純物を拡散させて，拡散領域を形成するステップと，
前記拡散領域の一部の表層を酸化するステップと，を有する
ことを特徴とする請求項６記載の加速度センサの製造方法。
【請求項９】
前記拡散層を形成するステップが，
前記拡散領域の一部の表層を酸化するステップに先だって，前記拡散領域の表層全体を酸化するステップをさらに有する
ことを特徴とする請求項８記載の加速度センサの製造方法。
【請求項１０】
前記拡散層を形成するステップが，
前記第１の層に不純物を拡散させて，拡散領域を形成するステップと，
前記拡散領域の一部に不純物を拡散するステップと，を有する
ことを特徴とする請求項６記載の加速度センサの製造方法。
【請求項１１】
拡散を制限する拡散制限層を前記開口内に形成するステップ，
をさらに具備することを特徴とする請求項６記載の加速度センサの製造方法。
【請求項１２】
前記拡散制限層がＴｉを有する
ことを特徴とする請求項１１記載の加速度センサの製造方法。
【請求項１３】
前記拡散制限層が複数の層を有する
ことを特徴とする請求項１１記載の加速度センサの製造方法。
【請求項１４】
ＡｌＮｄを含み，前記層間接続導体と接続される配線をさらに具備する
ことを特徴とする請求項６記載の加速度センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，加速度を検出する加速度センサおよびその製造方法に関する。
【背景技術】
【０００２】
半導体からなるトランスデューサ構造体を用い，ピエゾ抵抗素子で撓みを検出することで，加速度を測定する加速度センサの技術が開示されている（特許文献１参照）。
【特許文献１】特開２００３−３２９７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで，ピエゾ抵抗素子との電気的接続のために，加速度センサに配線が形成される。
しかしながら，ピエゾ抵抗素子と配線との接続抵抗が過大になったり，バラツキが生じたりする可能性があることが判った。
上記に鑑み，本発明はピエゾ抵抗素子と配線との接続抵抗の大きさとバラツキの低減を図った加速度センサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の一態様に係る加速度センサは，開口を有する固定部と，この開口内に配置され，かつ前記固定部に対して変位する変位部と，前記固定部と前記変位部とを接続する接続部と，を有し，かつ平板状の第１の半導体材料から一体的に構成される第１の構造体と，前記変位部に接合される重量部と，前記重量部を囲んで配置され，かつ前記固定部に接合される台座と，を有し，第２の半導体材料から構成され，かつ前記第１の構造体に積層して配置される第２の構造体と，前記接続部に配置され，かつ第１の不純物濃度の第１の領域と，前記第１の不純物濃度より大きい第２の不純物濃度の第２の領域とを有する拡散層から構成されるピエゾ抵抗素子と，前記拡散層を被覆する絶縁層と，前記絶縁層上に配置される配線と，前記絶縁層を貫通して前記拡散層の高拡散領域と前記配線とを電気的に接続する層間接続導体と，を具備することを特徴とする。
【０００５】
本発明の一態様に係る加速度センサの製造方法は，第1の半導体材料からなる第1の層，酸化物からなる第２の層，および第２の半導体材料からなる第３の層を有する半導体基板の前記第１の層に，第１の不純物濃度の第１の領域と，前記第１の不純物濃度より大きい第２の不純物濃度の第２の領域とを有する拡散層を形成するステップと，前記第１の層上に絶縁層を形成するステップと，前記絶縁層を貫通して前記拡散層に接続される層間接続導体を形成するステップと，を具備することを特徴とする。
【発明の効果】
【０００６】
本発明によれば，ピエゾ抵抗素子と配線との接続抵抗の大きさとバラツキの低減を図った加速度センサおよびその製造方法を提供できる。
【発明を実施するための最良の形態】
【０００７】
以下，図面を参照して，本発明の実施の形態を詳細に説明する。
図１は本発明の一実施形態に係る加速度センサ１００を表す斜視図である。また，図２は加速度センサ１００を分解した状態を表す分解斜視図である。図３は，加速度センサ１００の接続部（梁）上の配線を上面から見た状態を表す上面図である。図４は，加速度センサ１００を図３のＡ１−Ａ２に沿って切断した状態を表す一部断面図である。図５は，ピエゾ抵抗素子Ｒの近傍を表す断面図である。なお，見やすさおよび図４との対応関係を考慮し，図１〜図３において配線の図示を限定している。
【０００８】
加速度センサ１００は，互いに積層して配置される第１の構造体１１０，接合部１２０，第２の構造体１３０，および基体１４０を有する。なお，図２では，見やすさのために，接合部１２０の記載を省略している。
第１の構造体１１０，接合部１２０，第２の構造体１３０，基体１４０は，その外周が例えば，１ｍｍの辺の略正方形状であり，これらの高さはそれぞれ，例えば，３〜１２μｍ，０．５〜３μｍ，６００〜７２５μｍ，６００μｍである。
第１の構造体１１０，接合部１２０，第２の構造体１３０はそれぞれ，シリコン，酸化シリコン，シリコンから構成可能であり，シリコン／酸化シリコン／シリコンの３層構造をなすＳＯＩ（Silicon On Insulator）基板を用いて製造可能である。また，基体１４０は，例えば，ガラス材料で構成できる。
【０００９】
第１の構造体１１０は，外形が略正方形であり，固定部１１１，変位部１１２，接続部１１３から構成され，その上に配線構造１５０が配置される。第１の構造体１１０は，半導体材料の膜をエッチングして開口部１１５を形成することで，作成できる。
【００１０】
固定部１１１は，外周，内周（開口）が共に略正方形の枠形状の基板である。固定部１１１は，後述の台座１３１と形状が対応し，かつ接合部１２０によって台座１３１と接合される。
変位部１１２は，外周が略正方形の基板であり，固定部１１１の開口の中央近傍に配置される。
接続部（梁）１１３は略長方形の基板であり，固定部１１１と変位部１１２とを４方向（Ｘ正方向，Ｘ負方向，Ｙ正方向，Ｙ負方向）で接続する。
【００１１】
接続部１１３は，撓みが可能な梁として機能する。接続部１１３が撓むことで，変位部１１２が固定部１１１に対して変位可能である。具体的には，変位部１１２が固定部１１１に対して，Ｚ正方向，Ｚ負方向に直線的に変位する。また，変位部１１２は，固定部１１１に対してＸ軸およびＹ軸を回転軸とする正負の回転が可能である。即ち，ここでいう「変位」には，移動および回転（Ｚ軸方向での移動，Ｘ，Ｙ軸での回転）の双方を含めることができる。
【００１２】
変位部１１２の変位（移動および回転）を検知することで，Ｘ，Ｙ，Ｚの３軸方向の加速度を測定することができる。
接続部１１３上に，１２個のピエゾ抵抗素子Ｒ（Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４）が配置されている。このピエゾ抵抗素子Ｒは，抵抗の変化として接続部１１３の撓み（あるいは，歪み），ひいては変位部１１２の変位を検出するためのものである。
【００１３】
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が，接続部１１３上のＸ軸方向，Ｙ軸方向，Ｘ軸方向に一直線に並ぶように配置される。
なお，ピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｚ１〜Ｒｚ４は，接続部１１３によって配置が異なる。これはピエゾ抵抗素子Ｒによる接続部１１３の撓みの検出をより高精度化するためである。
【００１４】
３組のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４はそれぞれ，重量部１３２のＸ，Ｙ，Ｚ軸方向成分の変位を検出するＸ，Ｙ，Ｚ軸方向成分変位検出部として機能する。なお，４つのピエゾ抵抗素子Ｒｚ１〜Ｒｚ４は，必ずしもＸ軸方向に配置する必要はなく，Ｙ軸方向に配置してもよい。
【００１５】
これら各ピエゾ抵抗素子Ｒは，シリコンからなる接続部１１３の上面付近に形成されたＰ型もしくはＮ型の不純物ドープ領域（拡散層１１６）によって構成できる。拡散層１１６の一部に高拡散領域１１７が配置される。高拡散領域１１７は，拡散層１１６の他の領域に比べて，拡散材の濃度の高い領域であり，後述のコンタクトホール（開口）１５４の下に配置される。高拡散領域１１７に後述の配線１５６が電気的に接続されることで，配線１５６とピエゾ抵抗素子Ｒとの接続抵抗のバラツキを低減している。高拡散領域１１７によって，ピエゾ抵抗素子Ｒと配線層１５２との接続抵抗が低減される。即ち，接続抵抗のバラツキ，および接続抵抗の変化幅が低減する。
【００１６】
高拡散領域１１７は，拡散層１１６の他の領域の上部に配置される。これは，高拡散領域１１７の形成工程と密接な関係を有する。形成工程によっては，拡散層１１６の他の領域と高拡散領域１１７とを略同一層に配置することも可能である。この詳細は後述する。
【００１７】
ピエゾ抵抗素子Ｒの伸び（＋），縮み（−）の組み合わせと，その伸び縮みの量それぞれから，加速度の方向および量を検出することができる。ピエゾ抵抗素子Ｒの伸び，縮みは，ピエゾ抵抗素子Ｒの抵抗の変化として検出できる。
例えば，接続部１１３の構成材料の結晶面指数が｛100｝で，ピエゾ抵抗素子Ｒの長手方向での結晶方向が＜110＞の場合を考える。ここで，各ピエゾ抵抗素子ＲがシリコンへのＰ型不純物ドープによって構成されているとする。このときには，ピエゾ抵抗素子Ｒの長手方向での抵抗値は，伸び方向の応力が作用したときには増加し，縮み方向の応力が作用した場合には減少する。
なお，ピエゾ抵抗素子ＲをシリコンへのＮ型不純物ドープによって構成した場合には，抵抗値の増減が逆になる。
【００１８】
第１の構造体１１０上に配線構造１５０が配置される。
配線構造１５０は，絶縁層１５１，配線層１５２，保護層１５３の層構造をなす。
絶縁層１５１は，第１の構造体１１０と配線層１５２とを分離するための層である。絶縁層１５１には，ピエゾ抵抗素子Ｒと配線層１５２とを電気的に接続するためのコンタクトホール（開口）１５４が形成される。このコンタクトホール１５４は，高拡散領域１１７上に配置される。高拡散領域１１７によって，ピエゾ抵抗素子Ｒと配線層１５２との接続抵抗が低減される。即ち，接続抵抗のバラツキ，および接続抵抗の変化幅が低減する。
【００１９】
このコンタクトホール１５４には，層間接続導体１５５，およびバリアメタル１５９が配置される。即ち，コンタクトホール１５４の形成された領域では，高拡散領域１１７，バリアメタル１５９，層間接続導体１５５が順に積層される。
層間接続導体１５５は，拡散層１１６と配線１５６とを電気的に接続するための導体である。
【００２０】
バリアメタル１５９は，層間接続導体１５５と高拡散領域１１７との間に配置され，層間接続導体１５５と高拡散領域１１７の接続の信頼性を確保する。バリアメタル１５９の構成材料（例えば，Ａｌ）が高拡散領域１１７に拡散し，接続の信頼性が低下する可能性がある。即ち，この拡散にバラツキがあると，配線１５６とピエゾ抵抗素子Ｒとの接続抵抗にバラツキが生じる。バリアメタル１５９は，高拡散領域１１７への層間接続導体１５５の構成材料の拡散を制限する（拡散制限層として機能）。
【００２１】
バリアメタル１５９は，例えば，上層：ＴｉＮ［１５０ｎｍ］／下層：Ｔｉ［５０ｎｍ］の複数層構造とすることができる。
この場合，Ｔｉ層はコンタクト抵抗の低減およびＡｌの拡散制限に用いられる。即ち，高拡散領域１１７表面のシリコン酸化物がＴｉによって還元されることで，層間接続導体１５５と高拡散領域１１７のコンタクト抵抗が低減される。また，Ｔｉ層は高拡散領域１１７中のＳｉが層間接続導体１５５（Ａｌ）中に拡散するのを防止する。
一方，ＴｉＮ層は，Ｔｉと層間接続導体１５５の構成材料（例えば，Ａｌ）が反応してＡｌ３Ｔｉなどの化合物を形成するのを防止する。
なお，バリアメタル１５９として，ＴｉＮ／Ｔｉ以外に，Ｍｏ，Ｎｂ，Ｗを用いることができる。
【００２２】
配線層１５２には，配線１５６，およびボンディングパッド１５７のパターンが配置される。配線１５６は，層間接続導体１５５を介して，ピエゾ抵抗素子Ｒとボンディングパッド１５７とを電気的に接続する。
ボンディングパッド１５７は，加速度センサ１００と外部回路とを例えば，ワイヤボンディングで接続するための接続端子である。
層間接続導体１５５，配線１５６，およびボンディングパッド１５７は，同一の材料，即ち，Ｎｄを含有するＡｌからなる。これらが同一の材料からなるのは，この材料を堆積してパターニングすることで，形成されるためである。
【００２３】
この材料をＮｄ含有Ａｌとしているのは，層間接続導体１５５，配線１５６にヒロックが発生することを防止するためである。後述のように，配線層１５２の形成後に保護層１５３が形成される。この形成時の温度上昇によって，層間接続導体１５５，配線１５６にヒロックが発生し，ピエゾ抵抗素子Ｒとボンディングパッド１５７間の電気的接続が不良となるおそれがある。第１，第２の構造体１１０，１３０の作成時に，配線１５６のヒロックが原因で配線１５６に断線等の欠陥が生じる可能性がある。
ＡｌにＮｄを含有させることで（１．５〜１０ａｔ％），層間接続導体１５５，配線１５６へのヒロックの発生を防止し，接続信頼性を向上できる。
【００２４】
保護層１５３は，配線層１５２を外界から保護するための一種の絶縁層である。ボンディングパッド１５７と対応して，保護層１５３にパッド開口１５８が形成される。外部回路等とボンディングパッド１５７との接続のためである。
【００２５】
第２の構造体１３０は，外径が略正方形であり，台座１３１および重量部１３２（１３２a〜１３２ｅ），突出部１３４から構成される。第２の構造体１３０は，半導体材料の基板をエッチングして開口部１３３を形成することで，作成可能である。なお，台座１３１と，重量部１３２とは，互いに高さがほぼ等しく，また開口部１３３によって分離され，相対的に移動可能である。
【００２６】
台座１３１は，外周，内周（開口部１３３）が共に略正方形の枠形状の基板である。台座１３１は固定部１１１と対応した形状を有し，接合部１２０によって固定部１１１に接続される。
重量部１３２は，質量を有し，加速度によって力を受ける重錘，あるいは作用体として機能する。即ち，加速度が印加されると，重量部１３２の重心に力が作用する。
重量部１３２は，略直方体形状の重量部１３２a〜１３３ｅに区分される。中心に配置された重量部１３２aに４方向から重量部１３２ｂ〜１３２ｅが接続され，全体として一体的に変位（移動，回転）が可能となっている。即ち，重量部１３２aは，重量部１３２ｂ〜１３２ｅを接続する接続部として機能する。
【００２７】
重量部１３２ａは，変位部１１２と対応する略正方形の断面形状を有し，接合部１２０によって変位部１１２と接合される。この結果，重量部１３２に加わった加速度に応じて変位部１１２が変位し，その結果，加速度の測定が可能となる。
【００２８】
重量部１３２ｂ〜１３２ｅはそれぞれ，第１の構造体１１０の開口部１１５に対応して配置される。重量部１３２が変位したときに重量部１３２ｂ〜１３２ｅが接続部１１３に接触しないようにするためである（重量部１３２ｂ〜１３２ｅが接続部１１３に接触すると，加速度の検出が阻害される）。
【００２９】
重量部１３２ａ〜１３３ｅによって，重量部１３２を構成しているのは，加速度センサ１００の小型化と高感度化の両立を図るためである。加速度センサ１００を小型化（小容量化）すると，重量部１３２の容量も小さくなり，その質量が小さくなることから，加速度に対する感度も低下する。接続部１１３の撓みを阻害しないように重量部１３２ｂ〜１３２ｅを分散配置することで，重量部１３２の質量を確保している。この結果，加速度センサ１００の小型化と高感度化の両立が図られる。
【００３０】
突出部１３４は，重量部１３２と基体１４０との間に間隙（ギャップ）を確保し，重量部１３２の変位を可能にするためのものである。
突出部１３４は，台座１３１と一体的に構成され，外周，内周が共に略正方形の枠形状の基板である。突出部１３４の外周は，台座１３１の外周と一致し，突出部１３４の内周は，台座１３１の内周より大きい。
【００３１】
接合部１２０は，既述のように，第１，第２の構造体１１０，１３０を接続するものである。接合部１２０は，固定部１１１と台座１３１を接続する接合部１２１と，変位部１１２と重量部１３２ａを接続する接合部１２２に区分される。接合部１２０は，これ以外の部分では，第１，第２の構造体１１０，１３０を接続していない。接続部１１３の撓み，および重量部１３２ｂ〜１３２ｅの変位を可能とするためである。
なお，接合部１２１，１２２は，シリコン酸化膜をエッチングすることで構成可能である。
【００３２】
基体１４０は，第２の構造体１３０の突出部１３４と接合され，第１，第２の構造体１１０，１３０を支持するためのものであり，その上面に接合防止層１４１が配置される。
基体１４０は，例えば，ガラス材料からなり，略直方体の外形を有する。
基体１４０と突出部１３４は，例えば，陽極接合によって接続される。基体１４０と突出部１３４とを接触させて加熱した状態で，これらの間に電圧を印加することで，接合がなされる。
【００３３】
接合防止層１４１は，重量部１３２と基体１４０との接合を防止するためのものである。前述の陽極接合の際に，基体１４０に重量部１３２が接触することで，これらが接合され，加速度センサ１００が動作不良となる可能性がある。
突出部１３４の下面に対応する領域には，接合防止層１４１が配置されない。接合防止層１４１は突出部１３４を除いたその構成材料として，例えば，Ｃｒを用いることができる。
【００３４】
（変形例）
以上の加速度センサ１００では，配線構造１５０内の配線層１５２は単層である。配線１５６が互いに交差しないようにすることで，配線層１５２を単層とすることができる。
これに対して，配線層を多層とすることも可能である。
図６は，本発明の変形例に係る加速度センサ１００ａを切断した状態を表す一部断面図であり，図４と対応する。
加速度センサ１００ａの配線構造１５０ａは，絶縁層１５１，配線層１５２，絶縁層１５１ａ，配線層１５２ａ，保護層１５３の層構造をなす。即ち，加速度センサ１００の配線構造１５０に，絶縁層１５１ａ，配線層１５２ａが付加され，配線層１５１，１５１ａと配線が２層になっている。
【００３５】
絶縁層１５１ａは，配線層１５２，１５２ａを分離するための層である。絶縁層１５１ａには，必要に応じて，配線層１５２，１５２ａを電気的に接続するためのコンタクトホール（開口）が形成される。このコンタクトホールには，層間接続導体１５４が配置される。
【００３６】
配線層１５２ａには，配線１５６ａ，およびボンディングパッドのパターンが配置される。図６では，便宜的に配線層１５２にボンディングパッド１５７を配置している。しかし，ボンディングパッドを配線層１５２に配置せず，配線層１５２ａに配置することが可能である。この場合，配線１５６，１５６ａを介して，ピエゾ抵抗素子Ｒとボンディングパッドとが電気的に接続される。
このように，配線を多層化すると，配線１５６，１５６ａが平面上交差することを許容できて，配線の設計の自由度が向上する。
【００３７】
このように配線を多層化した場合でも，配線１５６ａ自体，配線１５６との層間接続導体，およびボンディングパッドを同一の材料，即ち，Ｎｄを含有するＡｌから構成することが好ましい。配線１５６ａ等へのヒロック発生の防止のためである。
本変形例は，配線を多層化したことを除き，第１の実施形態と本質的に異なるところがないので，他の説明を省略する。
【００３８】
（加速度センサ１００の動作）
加速度センサ１００による加速度の検出の原理を説明する。既述のように，接続部１１３には，合計１２個のピエゾ抵抗素子Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が配置されている。
【００３９】
図７Ａ〜図７Ｃはそれぞれ，ピエゾ抵抗素子Ｒの抵抗からＸ，Ｙ，Ｚの軸方向それぞれでの加速度を検出するための検出回路の構成例を示す回路図である。この検出回路では，Ｘ，Ｙ，Ｚの軸方向の加速度成分それぞれを検出するために，４組のピエゾ抵抗素子からなるブリッジ回路を構成し，そのブリッジ電圧を検出している。
【００４０】
これらのブリッジ回路では入力電圧Ｖｉｎ（Ｖｘ_ｉｎ，Ｖｙ_ｉｎ，Ｖｚ_ｉｎ）それぞれに対する出力電圧Ｖｏｕｔ（Ｖｘ_ｏｕｔ，Ｖｙ_ｏｕｔ，Ｖｚ_ｏｕｔ）の関係は以下の式（１）〜（３）で表される。
Ｖｘ_ｏｕｔ／Ｖｘ_ｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］    ……式（１）
Ｖｙ_ｏｕｔ／Ｖｙ_ｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］    ……式（２）
Ｖｚ_ｏｕｔ／Ｖｚ_ｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］    ……式（３）
【００４１】
加速度とピエゾ抵抗Rの伸び縮み量が比例し，さらにピエゾ抵抗素子Ｒの伸び縮の量と抵抗値Ｒの変化とが比例する。この結果，入力電圧に対する出力電圧の比（Ｖｘｏｕｔ／Ｖｘｉｎ，Ｖｙｏｕｔ／Ｖｙｉｎ，Ｖｚｏｕｔ／Ｖｚｉｎ）は加速度と比例し，Ｘ，Ｙ，Ｚ軸それぞれでの加速度を分離して測定することが可能となる。
【００４２】
（加速度センサ１００の作成）
加速度センサ１００の作成工程につき説明する。
図８は，加速度センサ１００の作成手順の一例を表すフロー図である。また，図９Ａ〜図９Ｓは，図４に対応し，図８の作成手順における加速度センサ１００の状態を表す断面図である。また，図１０Ａ〜図１０Ｈはそれぞれ，図９Ｄ〜図９Ｋに対応し，図８の作成手順におけるピエゾ抵抗素子Ｒの近傍の断面を拡大して表す拡大断面図である。
【００４３】
（１）半導体基板Ｗの用意（ステップＳ１１，および図９Ａ）
図９Ａに示すように，第１，第２，第３の層１１，１２，１３の３層を積層してなる半導体基板Ｗを用意する。
【００４４】
第１，第２，第３の層１１，１２，１３はそれぞれ，第１の構造体１１０，接合部１２０，第２の構造体１３０を構成するための層であり，ここでは，シリコン，酸化シリコン，シリコンからなる層とする。
シリコン／酸化シリコン／シリコンという３層の積層構造をもった半導体基板Ｗは，シリコン基板上にシリコン酸化膜を積層した基板と，シリコン基板とを接合後，後者のシリコン基板を薄く研磨することで作成できる（いわゆるＳＯＩ基板）。また，半導体基板Ｗは，シリコン基板上に，シリコン酸化膜，シリコン膜を順に積層することでも作成できる。
【００４５】
第２の層１２を第１，第３の層１１，１３とは異なる材料から構成しているのは，第１，第３の層１１，１３とエッチング特性を異ならせ，エッチングのストッパ層として利用するためである。第１の層１１に対する上面からのエッチング，および第３の層１３に対する下面からのエッチングの双方で，第２の層１２がエッチングのストッパ層として機能する。
なお，ここでは第１の層１１と第３の層１３とを同一材料（シリコン）によって構成するものとするが，第１，第２，第３の層１１，１２，１３のすべてを異なる材料によって構成しても良い。
【００４６】
（２）拡散マスク１４の形成（ステップＳ１２，および図９Ｂ）
第１の層１１上に拡散マスク１４を形成する。第１の層１１にピエゾ抵抗素子Ｒの拡散層１１６を形成するためである。
例えば，低圧ＣＶＤ（Low Pressure-Chemical Vapor Deposition）によって，第１の層１１上にＳｉＮ膜を積層し，レジストをマスクとしてＲＩＥ（Reactive Ion Etching）で開口を形成する。このようにして，第１の層１１上に開口１５を有する膜，即ち，拡散マスク１４が形成される。
【００４７】
（３）拡散層１１６の形成（ステップＳ１３，および図９Ｃ）
拡散マスク１４を用いて拡散層１１６のパターンを形成する。この形成は次のａ〜ｃのようにして行われる。
ａ．拡散マスク１４上に不純物層，例えば，Ｂを含有する層を形成する。例えば，スピンコートによって，Ｂを含有する層を形成できる。
ｂ．熱処理によって，不純物層に含まれる不純物，例えば，Ｂを第１の層１１内に拡散させ，拡散層１１６を形成する。例えば，１０００℃の熱処理によって，Ｂが熱拡散される。
ｃ．拡散マスク１４上の不純物層を除去する。例えば，フッ酸を用いて，Ｂの不純物層をエッチングする。
ｄ．上記ａ〜ｃでは熱拡散を用いて拡散層１１６を形成している。これに対して，熱拡散以外の手段，例えば，イオン打ち込みによって拡散層１１６を形成しても差し支えない。
【００４８】
（４）拡散マスク１４の除去（ステップＳ１４，図９Ｄ，および図１０Ａ）
拡散マスク１４を除去する。拡散マスク１４の構成材料がＳｉＮの場合，熱リン酸によって，これをエッチング，除去できる。この結果，第１の層１１が露出される。
【００４９】
（５）絶縁層・高拡散領域の形成（ステップＳ１５，および図９Ｅ〜図９Ｇ，図１０Ｂ〜図１０Ｄ）
絶縁層１５１および高拡散領域１１７を形成する。この形成は，例えば，以下１）〜３）のように実行される。
１）拡散層１１６の表層の酸化（図９Ｅ，および図１０Ｂ）。
拡散層１１６の表層を酸化し，酸化層１６を形成する。高拡散領域１１７での拡散材（例えば，Ｂ）の濃度を適正な値にするためである。
ステップＳ１３で形成される拡散層１１６は，その上下方向で不純物濃度分布がある。拡散層１１６の上方ほど濃度が高く，下方に行くに従って，不純物濃度が低くなる。これは，不純物の拡散方向が拡散層１１６の上方から下方に向かっていることに起因する。
【００５０】
拡散層１１６の表層（ボロンシリサイド層）では拡散材の濃度が高く，高拡散領域１１７として必ずしも適しない。ボロンシリサイド層を酸化して，拡散層１１６から除外する。即ち，拡散層１１６の表層が，酸化層１６に変換される。この酸化層１６は，絶縁性であることから，ピエゾ抵抗素子Ｒを実質的に構成しない。
【００５１】
２）酸化マスク１７の形成（図９Ｆ，および図１０Ｃ）。
酸化層１６上に酸化マスク１７を形成する。高拡散領域１１７を残すためである。酸化マスク１７は，拡散層１１６の酸化を制限するためのマスクである。酸化マスク１７で酸化が制限された領域が高拡散領域１１７として残る。
例えば，酸化層１６上に低圧ＣＶＤでＳｉＮ膜を形成し，レジストをマスクとしたＲＩＥによって，ＳｉＮの酸化マスク１７が形成される。
【００５２】
３）拡散層１１６の酸化の促進（図９Ｇ，および図１０Ｄ）
拡散層１１６の酸化を促進する。例えば，熱酸化によって拡散層１１６の酸化を促進し，酸化層１６の膜厚を増大させる。このとき，酸化マスク１６の下では拡散層１１６の酸化が制限される。この結果，酸化マスク１７の直下か否かによって，酸化後の拡散層１１６の厚さが異なる。後述のように，このことが拡散層１１６に不純物濃度が互いに異なる領域（高拡散領域１１７とそれ以外の領域）が配置されることに繋がる。
【００５３】
酸化マスク１７の直下では，拡散層１１６の酸化が制限され，拡散層１１６の厚さが維持される。一方，酸化マスク１７の直下以外では，酸化層１６（絶縁層１５１）が厚くなり，拡散層１１６の厚さが薄くなる。即ち，この領域では拡散層１１６の上層が酸化され，酸化層に転換する。このように酸化層１６が成長して絶縁層１５１となる。
この結果，酸化マスク１７の直下では，拡散層１１６が上方に突き出た形で残る。この突き出た部分が高拡散領域１１７である。既述のように，拡散層１１６の上下方向に拡散材の濃度分布が存在する。このため，拡散層１１６中の他の領域から上方に突き出た部分（高拡散領域１１７）は他の領域より拡散材の濃度が大きい（元の高い不純物濃度が維持されている）。一方，拡散層１１６中の他の領域では，ピエゾ抵抗素子Ｒに適した値に不純物濃度が調整される。
【００５４】
４）以上では，拡散層１１６の上下方向での拡散材の濃度分布を利用し，かつ拡散層１１６を酸化して拡散層１１６から除外することで，高拡散領域１１７を残している。このため，高拡散領域１１７は，拡散層１１６の他の領域に比べて上方に配置される。また，高拡散領域１１７の残存（および拡散層１１６の他の領域での不純物濃度の調整）と絶縁層１５１の形成とが同時並行的になされる。
【００５５】
他の手法で高拡散領域１１７を形成することも可能である。例えば，イオン打ち込みによって，高拡散領域１１７を形成しても良い。このようにすると，高拡散領域１１７と拡散層１１６の他の領域とを略同一層内に配置することができる。また，高拡散領域１１７と絶縁層１５１とを別個に形成することができる。即ち，イオンを局所的に打ち込むことで高拡散領域１１７を形成し，その後，ＣＶＤ等によって絶縁層１５１を形成する。
【００５６】
（６）コンタクトホール（開口）１５４の形成（ステップＳ１６，図９Ｈ，および図１０Ｅ）
絶縁層１５１にコンタクトホール（開口）１５４を形成する。即ち，酸化マスク１７およびその直下の絶縁層１５１を除去する。例えば，レジストをマスクとし熱リン酸によって，ＳｉＮの酸化マスク１７および絶縁層１５１を除去し，コンタクトホール（開口）１５４のパターンを形成できる。この結果，第１の層１１が露出される。
【００５７】
（７）バリアメタル１５９の形成（ステップＳ１７，図９Ｉ，および図１０Ｆ）
コンタクトホール（開口）１５４内にバリアメタル１５９を形成する。形成されるバリアメタル１５９は高拡散領域１１７と直接接触する。層間接続導体１５５の構成材料の拡散を制限して，層間接続導体１５５と高拡散領域１１７との電気的接続の信頼性を向上させるためである。
【００５８】
一例として，スパッタリングによって，上層：ＴｉＮ［１５０ｎｍ］／下層：Ｔｉ［５０ｎｍ］の２層の膜を形成し，コンタクトホール（開口）１５４以外の部分を除去する。例えば，レジストをマスクとするＲＩＥによってバリアメタル１５９のパターンを形成できる。
バリアメタル１５９が形成されたら，例えば，６００℃程度で半導体基板Ｗを熱処理する。拡散層１１６の高拡散領域１１７とバリアメタル１５９間をオーム性接触（オーミックコンタクト）させるためである。この熱処理は配線層１５２の形成前なので，配線１５６等のヒロックの原因となることがない。
【００５９】
ここで，バリアメタル１５９を用いずに，配線層１５２を形成することも可能である。但し，配線層１５２の形成後に半導体基板Ｗを，例えば，４００℃で熱処理する必要が生じる。高拡散領域１１７と配線層１５２とオーム性接触（オーミックコンタクト）させるためである。この場合，配線層１５２の形成後に熱処理がなされるので，配線１５６等にヒロックが発生する可能性がある。即ち，配線１５６等へのヒロックの発生の低減の観点からも，バリアメタル１５９を利用することが好ましい。
【００６０】
（８）配線１５６の形成（ステップＳ１８，図９Ｊ，および図１０Ｇ）
絶縁層１５１上に配線１５６を形成する。この形成は次のａ，ｂのようにして行われる。
ａ．第１の層１１上にＮｄを含むＡｌ層を形成する。例えば，スパッタリングによって，Ｎｄを含むＡｌを堆積できる。この堆積の結果，第１の層１１上に配線層１５２が，コンタクトホール１５４内に層間接続導体１５５が形成される。
この膜の構成材料として，Ｎｄを含むＡｌを用いているのは，後の熱処理時におけるヒロックの発生を防止するためである。
【００６１】
ｂ．配線層１５２をパターニングして，配線１５６，およびボンディングパッド１５７のパターンのパターンを形成する。例えば，レジストをマスクとしてウェットエッチングすることで，配線１５６，およびボンディングパッド１５７のパターンのパターンを形成できる。
【００６２】
ｃ．ここで，図６に示したように，配線層を多層とすることが可能である。この場合，次のような工程が付加される。
・配線層１５２上に絶縁層１５１ａを形成する。例えば，ＣＶＤにより配線層１５２上にＳｉＯ２の層を形成する。
・絶縁層１５１ａに第２のコンタクトホールのパターンを形成する。上下の配線層１５２，１５２ａ間での導通のためである。
・絶縁層１５１ａ上にＮｄを含むＡｌ層（配線層１５２ａ）を形成する。このとき，第２のコンタクトホール内に第２の層間接続導体が形成される。配線層を２層以上とする場合でも，その構成材料としてＮｄを含むＡｌを用いることがヒロック発生を防止する上で有効である。
・配線層１５２ａをパターニングして，配線１５６ａを形成する。この配線１５６ａは，第２の層間接続導体によって，配線１５６と接続される。
・以上は，配線層が２層の場合である。必要であれば，第３の絶縁層，第３の配線を追加して形成することで，配線層を３層以上とすることができる。
【００６３】
（９）保護層１５３の形成（ステップＳ１９，図９Ｋ，および図１０Ｈ）
配線層１５２上に保護層１５３を形成する。例えば，低圧ＣＶＤにより，ＳｉＮ層を堆積する。このとき，例えば，３５０℃程度に配線層１５２が加熱され，配線１５６にヒロックが発生する可能性がある。配線層１５２の構成材料をＮｄ含有Ａｌとすることで，ヒロックの発生が防止される。なお，この詳細は後述する。
【００６４】
（１０）パッド開口１５８の形成（ステップＳ２０，および図９Ｌ）
保護層１５３にパッド開口１５８を形成する。レジストをマスクとするＲＩＥによって，保護層１５３をエッチングしてパッド開口１５８を形成できる。
【００６５】
（１１）第１の構造体１１０の作成（第１の層１１のエッチング，ステップＳ２１，および図９Ｍ）
第１の層１１をエッチングすることにより，開口部１１５を形成し，第１の構造体１１０を形成する。即ち，第１の層１１に対して浸食性を有し，第２の層１２に対して浸食性を有しないエッチング方法を用いて，第１の層１１の所定領域（開口部１１５）に対して，第２の層１２の上面が露出するまで厚み方向にエッチングする。
【００６６】
第１の層１１の上面に，第１の構造体１１０に対応するパターンをもったレジスト層を形成し，このレジスト層で覆われていない露出部分を垂直下方に浸食する。このエッチング工程では，第２の層１２に対する浸食は行われないので，第１の層１１の所定領域（開口部１１５）のみが除去される。
図９Ｉは，第１の層１１に対して，上述のようなエッチングを行い，第１の構造体１１０を形成した状態を示す。
【００６７】
（１２）第２の構造体１３０の作成（第３の層１３のエッチング，ステップＳ２２，および図９Ｎ，図９Ｏ）
第２の構造体１３０は２段階に区分して作成される。
１）突出部１３４の形成（図９Ｎ）
第３の層１３の下面に，突出部１３４に対応するパターンをもったレジスト層を形成し，このレジスト層で覆われていない露出部分を垂直上方へと浸食させる。この結果，第３の層１３の下面に窪み（凹部）２１が形成される。この窪み２１の外周が突出部１３４である。
【００６８】
２）台座１３１および重量部１３２の形成（図９Ｏ）
第３の層１３の窪み２１をさらにエッチングすることにより，開口部１３３を形成し，第２の構造体１３０を形成する。即ち，第３の層１３に対して浸食性を有し，第２の層１２に対して浸食性を有しないエッチング方法により，第３の層１３の所定領域（開口部１３３）に対して，第２の層１２の下面が露出するまで厚み方向へのエッチングを行う。
【００６９】
第３の層１３の下面に，第２の構造体１３０に対応するパターンをもったレジスト層を形成する。窪み２１内のレジスト層で覆われていない露出部分を垂直上方へと浸食させる。このエッチング工程では，第２の層１２に対する浸食は行われないので，第３の層１３の所定領域（開口部１３３）のみが除去される。
【００７０】
図９Ｋは，第３の層１３に対して，上述のようなエッチングを行い，第２の構造体１３０を形成した状態を示す。
【００７１】
なお，上述した第１の層１１に対するエッチング工程（ステップＳ２０）と，第３の層１３に対するエッチング工程（ステップＳ２１）の順序は入れ替えることができる。いずれのエッチング工程を先に行ってもかまわないし，同時に行っても差し支えない。
【００７２】
（１３）接合部１２０の作成（第２の層１２のエッチング，ステップＳ２３，および図９Ｐ）
第２の層１２をエッチングすることにより，接合部１２０を形成する。即ち，第２の層１２に対しては浸食性を有し，第１の層１１および第３の層１３に対しては浸食性を有しないエッチング方法により，第２の層１２に対して，その露出部分から厚み方向および層方向にエッチングする。
【００７３】
以上の製造プロセスにおいて，第１の構造体１１０を形成する工程（ステップＳ２０）と，第２の構造体１３０を形成する工程（ステップＳ２１）では，次の２つの条件を満たすエッチング法を行う必要がある。
第１の条件は，各層の厚み方向への方向性を持つことである，第２の条件は，シリコン層に対しては浸食性を有するが，酸化シリコン層に対しては浸食性を有しないことである。第１の条件は，所定寸法をもった開口部や溝を形成するために必要な条件であり，第２の条件は，酸化シリコンからなる第２の層１２を，エッチングストッパ層として利用するために必要な条件である。
【００７４】
第１の条件を満たすエッチング方法として，誘導結合型プラズマエッチング法（ＩＣＰエッチング法：Inductively-Coupled Plasma Etching Method ）を挙げることができる。このエッチング法は，垂直方向に深い溝を掘る際に効果的な方法であり，一般に，ＤＲＩＥ（Deep Reactive Ion Etching ）と呼ばれているエッチング方法の一種である。
この方法では，材料層を厚み方向に浸食しながら掘り進むエッチング段階と，掘った穴の側面にポリマーの壁を形成するデポジション段階と，を交互に繰り返す。掘り進んだ穴の側面は，順次ポリマーの壁が形成されて保護されるため，ほぼ厚み方向にのみ浸食を進ませることが可能になる。
【００７５】
一方，第２の条件を満たすエッチングを行うには，酸化シリコンとシリコンとでエッチング選択性を有するエッチング材料を用いればよい。例えば，エッチング段階では，ＳＦ６ガス，およびＯ２ガスの混合ガスを，デポジション段階では，Ｃ４Ｆ８ガスを用いることが考えられる。
【００７６】
第２の層１２に対するエッチング工程（ステップＳ２２）では，次の２つの条件を満たすエッチング法を行う必要がある。第１の条件は，厚み方向とともに層方向への方向性をもつことであり，第２の条件は，酸化シリコン層に対しては浸食性を有するが，シリコン層に対しては浸食性を有しないことである。
第１の条件は，不要な部分に酸化シリコン層が残存して重量部１３２の変位の自由度を妨げることがないようにするために必要な条件である。第２の条件は，既に所定形状への加工が完了しているシリコンからなる第１の構造体１１０や第２の構造体１３０に浸食が及ばないようにするために必要な条件である。
【００７７】
第１，第２の条件を満たすエッチング方法として，バッファド弗酸（例えば，ＨＦ＝５．５ｗｔ％，ＮＨ４Ｆ＝２０ｗｔ％の混合水溶液）をエッチング液として用いるウェットエッチングを挙げることができる。
【００７８】
（１４）基体１４０の接合（ステップＳ２４，および図９Ｑ，図９Ｒ）
１）基体１４０への接合防止層１４１の形成（図９Ｑ）
基体１４０に接合防止層１４１を形成する。例えば，スパッタリングによって，基体１４０の上面にＣｒの層を形成する。さらに，レジストをマスクとするエッチングにより，突出部１３４の下面に対応するように，この層の外周を除去する。突出部１３４と基体１４０との接合を確保しつつ，重量部１３２と基体１４０との接合を防止するためである。
【００７９】
２）半導体基板Ｗと基体１４０の接合（図９Ｒ）
半導体基板Ｗと基体１４０とを接合する。基体１４０と突出部１３４それぞれの構成材料がガラスおよびＳｉの場合，陽極接合（静電接合ともいう）が可能となる。
基体１４０と突出部１３４とを接触させて加熱した状態で，これらの間に電圧を印加する。加熱によって基体１４０のガラスが軟化する。また，ガラス中に含まれる可動イオン（例えば，Ｎａイオン）の移動によって，基体１４０のガラスにナトリウム欠乏層が生成される。具体的には，可動イオンがガラス中を接合面と反対方向に移動してガラス表面に析出し，ガラス中の接合面近傍にナトリウム欠乏層が生成される。この結果，基体１４０と突出部１３４間に電気的二重層が発生し，その静電引力によりこれらが接合される。
このとき，接合防止層１４１が，基体１４０と重量部１３２間でのイオンの移動を制限する。この結果，基体１４０と重量部１３２間での接合が防止される。
【００８０】
（１５）半導体基板Ｗのダイシング（ステップＳ２５および図９Ｓ）
互いに接合された半導体基板Ｗおよび基体１４０にダイシングソー等で切れ込みを入れて，個々の加速度センサ１００に分離する。
【００８１】
（ヒロック発生防止の詳細）
以下，配線層１５２の構成材料をＮｄ含有Ａｌとすることによるヒロック発生防止の詳細を説明する。
ここでいうヒロックとは，配線１５６に形成される例えば，半球状の突起物をいう。配線１５６等が加熱されることで圧縮応力が発生する。この圧縮応力によって配線１５６等が塑性変形することで，ヒロックが発生する。
【００８２】
配線１５６にヒロックが発生すると，配線１５６上の保護層１５３に応力が印加される。そのため，保護層１５３が破壊されたり，強度が低下したりする可能性がある（例えば，保護層１５３にヒビが入る）。また，保護層１５３の強度が低下すると，その後の接合部１２０の作成のためのエッチング時に，保護層１５３による配線１５６の保護が不十分となる可能性がある。即ち，接合部１２０のエッチング材料によって，配線１５６がエッチングされて断線し，加速度センサ１００の動作不良を招くおそれがある。なお，第１，第２の構造体１１０，１３０等の作成時には，保護層１５３上にレジストを形成することで，配線１５６を保護することが可能である。
保護層１５３が破壊されたり，強度が低下したりしなくても，配線１５６が断線する可能性がある。即ち，ヒロックの発生によって，配線１５６が大きく変形して，断線する可能性がある。
【００８３】
保護層１５３を厚くすることで，その強度を増大し，ヒロック発生の影響を低減することも可能である。しかしながら，保護層１５３を厚くすると，保護層１５３の内部応力が加速度センサ１００に与える影響も増大する。
保護層１５３の膜厚を大きくすると，保護層１５３が形成されている第１の構造体１１０，特に，接続部（梁）１１３に撓みが発生する。この撓みは，加速度センサ１００による加速度の検出の障害となる可能性がある。
また，保護層１５３の膜厚を大きくすると，接続部（梁）１１３が実質的に厚くなり，かつ接続部（梁）１１３の表面とピエゾ抵抗素子Ｒとの距離が大きくなる。これらは，ピエゾ抵抗素子Ｒに印加される応力の低下，ひいては加速度センサ１０の感度の低下を招く原因となる。
【００８４】
本実施形態では，配線層１５２の構成材料にＮｄ含有Ａｌを用いることで，配線１５６へのヒロックの発生を防止し，保護層１５３の膜厚増大を不要としている。
配線１５６の構成材料が純Ａｌの場合，加熱による温度上昇により，配線１５６内の内部応力は引張応力から圧縮応力へと変化する。この圧縮応力がある値（ヒロック発生応力）より大きくなると，配線１５６の塑性変形が開始される。圧縮応力により配線１５６の構成原子が移動し（いわゆるクリープ），集まることで，ヒロックが形成される。
このヒロック発生応力は温度依存性があり，温度が高くなると小さくなる。また，ヒロック発生応力は，いわゆる降伏応力より大きい。即ち，圧縮応力が降伏応力を超えても直ちにヒロックが形成される訳ではない。
【００８５】
配線１５６の構成材料をＡｌＮｄ合金とすると，昇温時に配線１５６内のＮｄが再結晶化し析出する。この析出によって配線１５６の構造が再構成され，配線１５６内の内部応力が低減される。この結果，配線１５６内での圧縮応力によるヒロックの発生が防止される。
以上のように，ＡｌにＮｄを添加することで，昇温時にＮｄの再結晶化がなされ，内部応力が緩和されることで，配線層１５２へのヒロックの発生が防止される。
【００８６】
ＡｌへのＮｄの添加量は，２．０〜１０ａｔ％が好ましい。Ｎｄの添加量が小さいと，内部応力の緩和が不十分となり，ヒロックが発生する可能性がある。一方，Ｎｄの添加量が大きいと，配線１５６の内部抵抗が大きくなって，好ましくない。
【００８７】
配線１５６の構成材料をＡｌＮｄ合金とすることは，配線層を多層化したときにより有効である。
多層化した配線層でヒロックが発生すると，配線層間の絶縁膜，最外周の保護膜が破壊されたり，強度が低下したりする可能性がある。絶縁膜，保護膜の強度低下は，第１，第２の構造体１１０，１３０等の作成のためのエッチング時に，配線の保護が不十分となり，配線の断線，配線間の絶縁不良を招くおそれがある。例えば，上下の配線が交差している箇所で，ヒロックが発生すると，上下の配線間で絶縁不良が生じる可能性が大きい。
以上のように，配線１５６，１５６ａの構成材料をＡｌＮｄ合金とすることで，配線層の多層化に効果的に対応することが可能となる。
【００８８】
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
【図面の簡単な説明】
【００８９】
【図１】本発明の一実施形態に係る加速度センサを表す斜視図である。
【図２】図1の加速度センサを分解した状態を表す分解斜視図である。
【図３】図１の加速度センサを上面から見た状態を表す上面図である。
【図４】図１の加速度センサを切断した状態を表す一部断面図である。
【図５】図１の加速度センサのピエゾ抵抗素子の近傍を表す断面図である。
【図６】本発明の変形例に係る加速度センサを表す一部断面図である。
【図７Ａ】ピエゾ抵抗素子の抵抗からＸ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。
【図７Ｂ】ピエゾ抵抗素子の抵抗からＹ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。
【図７Ｃ】ピエゾ抵抗素子の抵抗からＺ軸方向での加速度を検出するための検出回路の構成例を示す回路図である。
【図８】加速度センサの作成手順の一例を表すフロー図である。
【図９Ａ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｂ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｃ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｄ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｅ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｆ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｇ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｈ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｉ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｊ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｋ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｌ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｍ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｎ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｏ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｐ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｑ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｒ】図８の作成手順における加速度センサの状態を表す断面図である。
【図９Ｓ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ａ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｂ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｃ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｄ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｅ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｆ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｇ】図８の作成手順における加速度センサの状態を表す断面図である。
【図１０Ｈ】図８の作成手順における加速度センサの状態を表す断面図である。
【符号の説明】
【００９０】
１００ 加速度センサ
１１０ 第１の構造体
１１１ 固定部
１１２ 変位部
１１３ 接続部
１１５ 開口部
１１６ 拡散層
１１７ 高拡散領域
１２０ 接合部
１２１ 接合部
１２２ 接合部
１３０ 第２の構造体
１３１ 台座
１３２（１３２a-１３３ｅ）   重量部
１３３ 開口部
１３４ 突出部
１４０ 基体
１４１ 接合防止層
１５０ 配線構造
１５１ 絶縁層
１５２ 配線層
１５３ 保護層
１５４ コンタクトホール
１５５ 層間接続導体
１５６ 配線
１５７ ボンディングパッド
１５８ パッド開口
１５９ バリアメタル
Ｒｘ１-Ｒｘ４，Ｒｙ１-Ｒｙ４，Ｒｚ１-Ｒｚ４ ピエゾ抵抗素子
【図１】
2007322299.tif 000003
【図２】
2007322299.tif 000004
【図３】
2007322299.tif 000005
【図４】
2007322299.tif 000006
【図５】
2007322299.tif 000007
【図６】
2007322299.tif 000008
【図７Ａ】
2007322299.tif 000009
【図７Ｂ】
2007322299.tif 000010
【図７Ｃ】
2007322299.tif 000011
【図８】
2007322299.tif 000012
【図９Ａ】
2007322299.tif 000013
【図９Ｂ】
2007322299.tif 000014
【図９Ｃ】
2007322299.tif 000015
【図９Ｄ】
2007322299.tif 000016
【図９Ｅ】
2007322299.tif 000017
【図９Ｆ】
2007322299.tif 000018
【図９Ｇ】
2007322299.tif 000019
【図９Ｈ】
2007322299.tif 000020
【図９Ｉ】
2007322299.tif 000021
【図９Ｊ】
2007322299.tif 000022
【図９Ｋ】
2007322299.tif 000023
【図９Ｌ】
2007322299.tif 000024
【図９Ｍ】
2007322299.tif 000025
【図９Ｎ】
2007322299.tif 000026
【図９Ｏ】
2007322299.tif 000027
【図９Ｐ】
2007322299.tif 000028
【図９Ｑ】
2007322299.tif 000029
【図９Ｒ】
2007322299.tif 000030
【図９Ｓ】
2007322299.tif 000031
【図１０Ａ】
2007322299.tif 000032
【図１０Ｂ】
2007322299.tif 000033
【図１０Ｃ】
2007322299.tif 000034
【図１０Ｄ】
2007322299.tif 000035
【図１０Ｅ】
2007322299.tif 000036
【図１０Ｆ】
2007322299.tif 000037
【図１０Ｇ】
2007322299.tif 000038
【図１０Ｈ】
2007322299.tif 000039