(57)【要約】【課題】ポップ音の発生を防止する。【解決手段】クロック回路２０からのクロック信号のエッジをエッジ検出回路２２によって検出する。そして、このエッジ検出回路２２によって検出したエッジの状態に応じてゲーティング回路２４におけるゲートを制御することでデューティー比が５０％でないＰＷＭキャリア信号が出力されることを確実に防止することができる。【選択図】図１
2007267203.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号を利用してスピーカをドライブするドライブ信号を生成する信号生成回路であって、
ＰＷＭキャリア周波数のＰＷＭキャリア信号を発生する信号発生回路と、
信号生成回路の動作を許可する許可信号が許可状態にある時に前記ＰＷＭキャリア信号を通過させるゲート回路と、
ゲート回路を通過したＰＷＭキャリア信号を用いて、入力オーディオ信号についてのＰＷＭ変調されたドライブ信号を生成するＰＷＭ変調回路と、
を含み、
前記ゲート回路は、前記許可信号が不許可状態から許可状態となった後、ＰＷＭキャリア信号のデューティー比が５０％でない信号の出力を禁止することを特徴とする信号生成回路。
【請求項２】
ＰＷＭ信号を利用してスピーカをドライブするドライブ信号を生成する信号生成回路であって、
ＰＷＭキャリア周波数のＰＷＭキャリア信号を発生する信号発生回路と、
信号生成回路の動作を許可する許可信号が許可状態にある時に前記ＰＷＭキャリア信号を通過させるゲート回路と、
ゲート回路を通過したＰＷＭキャリア信号を用いて、入力オーディオ信号についてのＰＷＭ変調されたドライブ信号を生成するＰＷＭ変調回路と、
を含み、
前記ゲート回路は、前記許可信号が許可状態から不許可状態となった後、ＰＷＭキャリア信号のデューティー比が５０％でない信号の出力を禁止することを特徴とする信号生成回路。
【請求項３】
請求項１または２に記載の信号生成回路において、
前記信号発生回路は、基準クロックを２分周してＰＷＭキャリア信号を発生し、
前記ゲート回路は、前記基準クロックにおけるエッジを検出し、そのエッジの検出状態に基づいて、ＰＷＭキャリア信号の通過を禁止することを特徴とする信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ信号を利用してスピーカをドライブするドライブ信号を生成する信号生成回路に関する。
【背景技術】
【０００２】
従来より、音声信号のアンプには、各種のものが知られているが、アンプの出力段においては、ＰＷＭ信号を利用するものがある。この方式では、ＰＷＭ周波数のＰＷＭキャリア信号に基づき三角波を形成すると共に、形成された三角波を利用し音声信号のレベルに応じてデューティー比が決定されたＰＷＭ変調波を形成する。そして、このＰＷＭ変調波を用いてドライバーを駆動して、スピーカへの出力を制御して音声信号に応じた音声をスピーカから出力する。
【０００３】
【特許文献１】特開平８−４６４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、音声信号のアンプにおいては、電源オン時などのアンプ立ち上がり時にスピーカに不要な電流が供給され、ポップ音が発生する。そこで、アンプの立ち上がり時には、ミュートを掛けポップ音を防止している。
【０００５】
しかし、上記のようなアンプにおいて、電源のオンオフ時においてポップ音が発生するという問題があった。
【課題を解決するための手段】
【０００６】
本発明は、ＰＷＭ信号を利用してスピーカをドライブするドライブ信号を生成する信号生成回路であって、ＰＷＭキャリア周波数のＰＷＭキャリア信号を発生する信号発生回路と、信号生成回路の動作を許可する許可信号が許可状態にある時に前記ＰＷＭキャリア信号を通過させるゲート回路と、ゲート回路を通過したＰＷＭキャリア信号を用いて、入力オーディオ信号についてのＰＷＭ変調されたドライブ信号を生成するＰＷＭ変調回路と、を含み、前記ゲート回路は、前記許可信号が不許可状態から許可状態となった後、ＰＷＭキャリア信号のデューティー比が５０％でない信号の出力を禁止することを特徴とする。
【０００７】
また、本発明は、ＰＷＭ信号を利用してスピーカをドライブするドライブ信号を生成する信号生成回路であって、ＰＷＭキャリア周波数のＰＷＭキャリア信号を発生する信号発生回路と、信号生成回路の動作を許可する許可信号が許可状態にある時に前記ＰＷＭキャリア信号を通過させるゲート回路と、ゲート回路を通過したＰＷＭキャリア信号を用いて、入力オーディオ信号についてのＰＷＭ変調されたドライブ信号を生成するＰＷＭ変調回路と、を含み、前記ゲート回路は、前記許可信号が許可状態から不許可状態となった後、ＰＷＭキャリア信号のデューティー比が５０％でない信号の出力を禁止することを特徴とする。
【０００８】
また、前記信号発生回路は、基準クロックを２分周してＰＷＭキャリア信号を発生し、前記ゲート回路は、前記基準クロックにおけるエッジを検出し、そのエッジの検出状態に基づいて、ＰＷＭキャリア信号の通過を禁止することが好適である。
【発明の効果】
【０００９】
本発明によれば、ＰＷＭキャリア信号として、デューティー比５０％の信号が必ず出力されるため、電源投入時および電源オフ時におけるスピーカからのポップ音の発生を防止することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１１】
図１には、実施形態に係る信号生成回路を含むスピーカ駆動回路の構成が示してある。音声信号は、アンバランス→バランス変換回路１０に入力され、ここで一対の音声信号（一方がＨｏｔ、他方がＣｏｌｄ）に変換される。Ｈｏｔと、Ｃｏｌｄは互いに逆相の音声信号である。
【００１２】
入力信号であるＨｏｔおよびＣｏｌｄは、それぞれ三角波生成＆入力加算回路１２ｈ，１２ｃに入力され、ここでデューティー比５０％のＰＷＭキャリア信号に基づいてそのＰＷＭキャリア信号の周波数（ＰＷＭキャリア周波数）で一定の増減をする三角波が発生されるとともに、この三角波に入力信号であるＨｏｔおよびＣｏｌｄがそれぞれ加算される。従って、ＤＣレベルが入力信号に応じて変化する三角波が三角波生成＆入力加算回路１２ｈ，１２ｃからそれぞれ出力される。
【００１３】
このようにして、三角波生成＆入力加算回路１２ｈ，１２ｃの出力はそれぞれシュミット回路１４ｈ，１４ｃに入力される。このシュミット回路１４ｈ，１４ｃは、入力信号を所定の基準電圧と比較してＨレベルまたはＬレベルを出力するものであり、このシュミット回路１４ｈ，１４ｃから入力信号のレベルに応じてデューティー比が決定されたＰＷＭ変調波がそれぞれ得られる。なお、入力信号であるＨｏｔと、Ｃｏｌｄは、逆相の信号であり、シュミット回路１４ｈ，１４ｃから出力される信号は、ＨレベルとＬレベルとが反転された互いに逆相の信号である。
【００１４】
そして、この互いに逆相のＰＷＭ変調信号がシュミット回路１４ｈ，１４ｃからドライバ１６ｈ，１６ｃに供給され、ドライバ１６ｈ，１６ｃには、スピーカ１８のＢＴＬ＋端およびＢＴＬ−端がそれぞれ接続されており、ＢＴＬ（Ｂｒｉｄｇｅｄ  Ｔｒａｎｓｌｅｓｓ）されている。そこで、ドライバ１６ｈ，１６ｃによってスピーカ１８がＢＴＬ駆動される。
【００１５】
そして、本実施形態において、ＰＷＭキャリア信号を生成するクロック回路２０が設けられている。このクロック回路は、例えばＣＲ発振回路などからなっており、ＰＷＭキャリア周波数の２倍の周波数のクロック信号ＣＫを生成出力する。なお、このクロック回路２０には、スタンバイ信号ＳＢが供給されており、クロック回路２０はスタンバイ信号ＳＢが解除状態のときにクロック信号ＣＫを出力する。
【００１６】
クロック回路２０において生成されたクロック信号出力であるクロック信号ＣＫは、エッジ検出回路２２に供給される。エッジ検出回路２２には、ミュート信号の反転信号である反転ミュート信号ＸＭＴも供給されており、エッジ検出回路２２は、クロック信号ＣＫの立ち上がりまたは立ち下がりエッジを反転ミュート信号ＸＭＴによって切り出し、これをラッチすることによってリセット信号ＲＴを生成する。
【００１７】
クロック回路２０からのクロック信号と、リセット信号ＲＴは、ゲーティング回路２４に供給される。ゲーティング回路２４は、クロック信号ＣＫを２分周してＰＷＭキャリア信号を生成すると共に、リセット信号ＲＴを利用して、ＰＷＭキャリア信号が必ず１周期分出力され、デューティー比５０％でないＰＷＭキャリア信号が出力されないようにゲートする。
【００１８】
図２には、エッジ検出回路２２およびゲーティング回路２４の構成例を示してある。反転ミュート信号ＸＭＴは、フリップフロップＦ１のＤ入力端に入力される。このフリップフロップＦ１のクロック入力端には、クロック信号ＣＫが入力され、リセット入力端Ｒには、スタンバイ信号ＳＢが入力されている。なお、スタンバイ信号ＳＢは、この実施形態の動作を開始する前にＨレベルからＬレベルとなり、動作期間中はＬレベルである。
【００１９】
フリップフロップＦ１のＱ出力端Ｑ１は、フリップフロップＦ２のＤ入力端に接続され、フリップフロップＦ２のクロック入力端にはクロック信号ＣＫが入力されている。フリップフロップＦ１の出力Ｑ１と、フリップフロップＦ２の反転出力ＸＱ２は、アンド回路Ａ１に入力され、フリップフロップＦ１の反転出力ＸＱ１と、フリップフロップＦ２の出力Ｑ２は、アンド回路Ａ２に入力される。
【００２０】
また、アンド回路Ａ１、Ａ２の出力は、ラッチ回路ＬＴに入力される。このラッチ回路ＬＴは、２つのノア回路ＮＡ１およびＮＡ２からなり、ノア回路ＮＡ１の出力がノア回路ＮＡ２の入力に、ノア回路ＮＡ２の出力がノア回路ＮＡ１の入力に戻されており、ノア回路ＮＡ１にアンド回路Ａ１の出力、ノア回路ＮＡ２にアンド回路Ａ２の出力が入力されている。なお、ノア回路ＮＡ２には、スタンバイ信号ＳＢも入力されている。
【００２１】
これらフリップフロップＦ１，Ｆ２、アンド回路Ａ１，Ａ２およびラッチ回路ＬＴがエッジ検出回路２２を構成している。
【００２２】
また、反転クロック信号ＸＣＫは、フリップフロップＦ３のクロック入力端に入力される。このフリップフロップＦ３のＤ入力端には、反転Ｑ出力が入力されており、反転Ｑ出力は、フリップフロップＦ４のクロック入力端に入力されている。フリップフロップＦ４のＤ入力端は電源電圧につり上げられており、Ｑ出力はアンド回路Ａ３に入力されている。また、アンド回路Ａ３には、フリップフロップＦ３のＱ出力も入力されており、このアンド回路Ａ３からゲートされたＰＷＭキャリア信号が出力される。
【００２３】
これらフリップフロップＦ３，Ｆ４、およびアンド回路Ａ３が、ゲーティング回路２４を構成している。
【００２４】
次に、エッジ検出回路２２およびゲーティング回路２４の動作について、図３に基づいて説明する。
【００２５】
また、スタンバイ信号ＳＢがＨレベルのときにフリップフロップＦ１，Ｆ２はリセットされＬレベルが取り込まれており、従ってラッチ回路ＬＴの出力であるリセット信号ＲＴはＨレベルになっている。また、フリップフロップＦ３，Ｆ４もリセットされている。この状態からスタンバイ信号ＳＢがＬレベルになり、以下の動作が開始される。
【００２６】
クロック信号ＣＫは、上述のようにＰＷＭキャリア信号の２倍の周波数の信号である。このクロック信号ＣＫの反転クロック信号ＸＣＫがフリップフロップＦ４のクロック入力に入力され、このフリップフロップＦ４は反転Ｑ出力がＤ入力に帰還されているため、このフリップフロップＦ４のＱ出力からは、クロック信号ＣＫが２分周された信号ＰＷＭＣＫとなる。
【００２７】
一方、フリップフロップＦ１は、反転ミュート信号ＸＭＴの立ち上がりをクロック信号ＣＫの次の立ち上がりで取り込み立ち上がり、Ｑ出力がＨレベルになる。このとき、フリップフロップＦ２の反転Ｑ出力はＨレベルであり、アンド回路Ａ１の出力であるアップエッジ信号ＵＥがＨレベルになる。そして、クロック信号ＣＫの次の立ち上がりによってフリップフロップＦ２がフリップフロップＦ１の出力と取り込んでＨレベルになり、反転Ｑ出力がＬレベルになってアップエッジＵＥが立ち下がる。このように、アンド回路Ａ１から出力されるアップエッジ信号ＵＥは、反転ミュート信号ＸＭＴが立ち上がった後のクロック信号ＣＫの立ち上がりからその次の立ち上がりまでの期間だけＨレベルになる。なお、フリップフロップＦ１，Ｆ２は、反転ミュート信号ＸＭＴがＨレベルの期間は、Ｈレベルを取り込んだ状態になっている。
【００２８】
反転ミュート信号ＸＭＴが立ち下がると、次のクロック信号ＣＫの次の立ち上がりでフリップフロップＦ１がこれを取り込み、Ｑ出力がＬレベルになる。このとき、フリップフロップＦ２のＱ出力はＨレベルであり、アンド回路Ａ２の出力であるダウンエッジ信号ＤＥがＨレベルになる。そして、クロック信号ＣＫの次の立ち上がりによってフリップフロップＦ２がフリップフロップＦ１の出力と取り込んでＬレベルになり、そのＱ出力がＬレベルになってアップエッジＵＥが立ち下がる。このように、アンド回路Ａ２から出力されるダウンエッジ信号ＵＥは、反転ミュート信号ＸＭＴが立ち下がった後のクロック信号ＣＫの立ち上がりからその次の立ち上がりまでの期間だけＨレベルになる。なお、フリップフロップＦ１，Ｆ２は、反転ミュート信号ＸＭＴがＬレベルの期間は、Ｌレベルを取り込んだ状態になっている。
【００２９】
また、スタンバイ信号ＳＢがＨレベルの期間および反転ミュート信号がＬレベルの期間は、フリップフロップＦ１，Ｆ２が両者ともＬレベルを取り込んでいる。このため、アンド回路Ａ１，Ａ２の出力は両方ともＬレベルとなっており、ラッチ回路ＬＴの出力であるリセット信号ＲＴはＨレベルになっている。なお、スタンバイ信号ＳＢがＨレベルの場合もこの状態で固定されている。
【００３０】
この状態で、スタンバイ信号ＳＢがＬレベルになると、フリップフロップＦ１，Ｆ２が動作可能な状態になり、上述のようにクロック信号ＣＫを取り込み、これによってアップエッジＵＥがＨレベルに変化する。このとき、ダウンエッジＤＥはＬレベルであり、ラッチ回路ＬＴの出力であるリセット信号ＲＴはＬレベルに変化する。そして、この状態は、アップエッジＵＥが立ち下がっても変化しない。
【００３１】
一方、上述のように反転ミュート信号ＸＭＴが立ち下がり、ダウンエッジＤＥが立ち上がると、ラッチ回路ＬＴの出力の出力であるリセット信号ＲＴはＨレベルに変化する。
【００３２】
ゲーティング回路２４のフリップフロップＦ３，Ｆ４は、リセット信号ＲＴがＨレベルの期間はリセット状態であり、Ｌレベルを取り込んでいる。リセット信号ＲＴがＬレベルになると、フリップフロップＦ３は、反転クロック信号ＸＣＫの立ち上がり（クロック信号の立ち下がり）毎に状態が変化する。従って、リセット信号ＲＴがＬレベルの後の最初の反転クロック信号ＸＣＫの立ち上がり（クロック信号ＣＫの立ち下がり）で、フリップフロップＦ３はＨレベルとなる。しかし、この状態では、フリップフロップＦ４はＬレベルのままであり、アンド回路Ａ３の出力であるＰＷＭキャリア信号は立ち上がらない。そして、次の反転クロック信号ＸＣＫの立ち上がり（クロック信号ＣＫの立ち下がり）によってフリップフロップＦ１がＬレベルを取り込むと、その反転Ｑ出力が立ち上がり、フリップフロップＦ４がＨレベルとなり、アンド回路Ａ３からはフリップフロップＦ３の出力がそのまま出力されることになる。
【００３３】
このように、反転ミュート信号ＸＭＴの立ち下がりの後の２度目のクロック信号ＣＫの立ち下がりからＰＷＭキャリア信号の出力が開始されるため、デューティー比が５０％でないＰＷＭキャリア信号が出力されることはない。
【００３４】
従って、デューティー比が５０％でないＰＷＭキャリア信号に基づく、スピーカのドライブにより発生するポップ音を確実に防止することができる。
【図面の簡単な説明】
【００３５】
【図１】実施形態の信号生成回路を含むスピーカ駆動回路の構成を示す図である。
【図２】エッジ検出回路およびゲーティング回路の構成を示す図である。
【図３】各種信号の波形を示す図である。
【符号の説明】
【００３６】
１０  バランス変換回路、１２ｈ，１２ｃ  入力加算回路、１４ｈ，１４ｃ  シュミット回路、１６ｈ，１６ｃ  ドライバ、１８  スピーカ、２０  クロック回路、２２  エッジ検出回路、２４  ゲーティング回路、Ａ１，Ａ２，Ａ３  アンド回路、Ｆ１，Ｆ２，Ｆ３，Ｆ４  フリップフロップ、ＮＡ１，ＮＡ２  ノア回路、ＬＴ  ラッチ回路。
【図１】
2007267203.tif 000003
【図２】
2007267203.tif 000004
【図３】
2007267203.tif 000005