(57)【要約】【課題】不純物による汚染を抑制することを可能としつつ、絶縁層上に配置された半導体層を形成する。【解決手段】ゲート電極７の側壁に配置されたサイドウォール１０を燐ガラスまたはシリコンナイトライドにて形成するとともに、ゲート電極７およびサイドウォール１０をマスクとして、不純物を単結晶半導体層３内にイオン注入することにより、サイドウォール１０の側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層１１ａ、１１ｂを形成するとともに、ソース／ドレイン層１１ａ、１１ｂが形成された単結晶半導体層３をアモルファス化し、ソース／ドレイン層１１ａ、１１ｂの熱処理を行うことにより、ソース／ドレイン層１１ａ、１１ｂを多結晶化する。【選択図】図２
2007227603.tif 000002
【特許請求の範囲】
【請求項１】
ＢＯＸ層上に形成された半導体層と、
前記半導体層に形成されるチャネル領域の側方または上方に設けられたゲッタリング層
とを備えることを特徴とする半導体装置。
【請求項２】
ＢＯＸ層上に形成された単結晶半導体層と、
前記単結晶半導体層に形成されたチャネル領域と、
前記チャネル領域の側方に形成され、不純物がドーピングされた多結晶半導体層からな
るソース／ドレイン層とを備えることを特徴とする半導体装置。
【請求項３】
ＢＯＸ層上に形成された単結晶半導体層と、
前記単結晶半導体層に形成されたチャネル領域と、
前記チャネル領域の側方に形成された多結晶半導体層からなるソース／ドレイン層と、
前記チャネル領域と前記ソース／ドレイン層との間に形成された単結晶半導体層からな
るＬＤＤ層とを備えることを特徴とする半導体装置。
【請求項４】
ＢＯＸ層上に形成された単結晶半導体層と、
前記半導体層に形成されたチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して配置されたゲート電極と、
前記ゲート電極の側壁に形成されたゲッタリング層とを備えることを特徴とする半導体
装置。
【請求項５】
単結晶半導体基板上にＢＯＸ層を介して形成された単結晶半導体層と、
前記単結晶半導体基板の裏面に形成されたゲッタリング層とを備えることを特徴とする
半導体装置。
【請求項６】
ＢＯＸ層を介して単結晶半導体層が設けられた半導体基板の裏面に多結晶半導体層を形
成する工程と、
前記単結晶半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記単結晶半導体層に不純物をイオン注入することによ
り、前記単結晶半導体層にＬＤＤ層を形成する工程と、
前記ゲート電極の側壁に少なくとも燐ガラスまたはシリコンナイトライドを含むサイド
ウォールを形成する工程と、
前記ゲート電極およびサイドウォールをマスクとして前記単結晶半導体層の深さ方向全
体に不純物をイオン注入することにより、前記単結晶半導体層がアモルファス化されたソ
ース／ドレイン層を形成する工程と、
前記ソース／ドレイン層の熱処理を行うことにより、前記ソース／ドレイン層を多結晶
化する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏ
ｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板上に形成されたＭＯＳトランジスタに適用して好適
なものである。
【背景技術】
【０００２】
ＳＯＩ基板上に形成されたＭＯＳトランジスタは、例えば、特許文献１に開示されてい
るように、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さい
などの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、
低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全
空乏モードで動作させるための研究が盛んに行われている。
【特許文献１】特開２００１−１４４１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のＳＯＩ層の形成方法では、イントリンジックあるいはエクストリ
ンジックゲッタリング層をＳＯＩ層に形成することができなかった。このため、従来のＳ
ＯＩ層は、アルカリ元素（ＮａやＫなど）や重金属元素（Ｆｅ、Ｎｉ、Ｃｕなど）に汚染
され易く、ＳＯＩトランジスタの電気的特性や信頼性を劣化させるという問題があった。
そこで、本発明の目的は、不純物による汚染を抑制することを可能としつつ、絶縁層上
に配置された半導体層を形成することが可能な半導体装置および半導体装置の製造方法を
提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、ＢＯＸ層
上に形成された半導体層と、前記半導体層に形成されるチャネル領域の側方または上方に
設けられたゲッタリング層とを備えることを特徴とする。
これにより、絶縁層上にチャネル領域を配置した場合においても、アルカリ元素や重金
属元素などの汚染物質をチャネル領域の周囲で捕獲させることができる。このため、ＢＯ
Ｘ層上に形成されたチャネル領域に汚染物質が侵入することを防止することができ、ＳＯ
Ｉトランジスタの電気的特性や信頼性を向上させることができる。
【０００５】
また、本発明の一態様に係る半導体装置によれば、ＢＯＸ層上に形成された単結晶半導
体層と、前記単結晶半導体層に形成されたチャネル領域と、前記チャネル領域の側方に形
成され、不純物がドーピングされた多結晶半導体層からなるソース／ドレイン層とを備え
ることを特徴とする。
これにより、絶縁層上にチャネル領域を配置した場合においても、アルカリ元素や重金
属元素などの汚染物質をソース／ドレイン層で捕獲させることができる。このため、ＢＯ
Ｘ層上に形成されたチャネル領域に汚染物質が侵入することを防止することができ、ＳＯ
Ｉトランジスタの電気的特性や信頼性を向上させることができる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、ＢＯＸ層上に形成された単結晶半導
体層と、前記単結晶半導体層に形成されたチャネル領域と、前記チャネル領域の側方に形
成された多結晶半導体層からなるソース／ドレイン層と、前記チャネル領域と前記ソース
／ドレイン層との間に形成された単結晶半導体層からなるＬＤＤ層とを備えることを特徴
とする。
【０００７】
これにより、絶縁層上にチャネル領域およびＬＤＤ層を配置した場合においても、アル
カリ元素や重金属元素などの汚染物質をソース／ドレイン層で捕獲させることが可能とな
るとともに、チャネル領域の界面の空乏層にグレインバウンダリや結晶欠陥が形成される
ことを防止することができる。このため、チャネル領域の結晶品質を劣化させることなく
、ＢＯＸ層上に形成されたチャネル領域に汚染物質が侵入することを防止することができ
、ＳＯＩトランジスタのソース／ドレイン層における電界を緩和しつつ、ＳＯＩトランジ
スタの電気的特性や信頼性を向上させることができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、ＢＯＸ層上に形成された単結晶半導
体層と、前記半導体層に形成されたチャネル領域と、前記チャネル領域上にゲート絶縁膜
を介して配置されたゲート電極と、前記ゲート電極の側壁に形成されたゲッタリング層と
を備えることを特徴とする。
これにより、絶縁層上にチャネル領域を配置した場合においても、アルカリ元素や重金
属元素などの汚染物質をサイドウォールで捕獲させること可能となる。このため、チャネ
ル領域の結晶品質を劣化させることなく、ＢＯＸ層上に形成されたチャネル領域に汚染物
質が侵入することを防止することができ、ＳＯＩトランジスタの電気的特性や信頼性を向
上させることができる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、単結晶半導体基板上にＢＯＸ層を介
して形成された単結晶半導体層と、前記単結晶半導体基板の裏面に形成されたゲッタリン
グ層とを備えることを特徴とする。
これにより、絶縁層上にチャネル領域を配置した場合においても、チャネル領域の裏面
側から侵入する汚染物質をゲッタリング層で捕獲させることができる。このため、ＢＯＸ
層上に形成されたチャネル領域に単結晶半導体基板の裏面側から汚染物質が侵入すること
を防止することができ、ＳＯＩトランジスタの電気的特性や信頼性を向上させることがで
きる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、ＢＯＸ層を介して単結晶
半導体層が設けられた半導体基板の裏面に多結晶半導体層を形成する工程と、前記単結晶
半導体層上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極をマス
クとして前記単結晶半導体層に不純物をイオン注入することにより、前記単結晶半導体層
にＬＤＤ層を形成する工程と、前記ゲート電極の側壁に少なくとも燐ガラスまたはシリコ
ンナイトライドを含むサイドウォールを形成する工程と、前記ゲート電極およびサイドウ
ォールをマスクとして前記単結晶半導体層の深さ方向全体に不純物をイオン注入すること
により、前記単結晶半導体層がアモルファス化されたソース／ドレイン層を形成する工程
と、前記ソース／ドレイン層の熱処理を行うことにより、前記ソース／ドレイン層を多結
晶化する工程とを備えることを特徴とする。
【００１１】
これにより、絶縁層上にチャネル領域を配置した場合においても、製図工程の煩雑化を
抑制しつつ、ソース／ドレイン層、サイドウォールおよび半導体基板の裏面側にゲッタリ
ング層を形成することができる。このため、アルカリ元素や重金属元素などの汚染物質が
ＢＯＸ層上に形成されたチャネル領域に侵入することを防止することができ、コストアッ
プを抑制しつつ、ＳＯＩトランジスタの電気的特性や信頼性を向上させることが可能とな
る。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しな
がら説明する。
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図であ
る。
【００１３】
図１（ａ）において、半導体基板１上には絶縁層２が形成され、絶縁層２上には単結晶
半導体層３が形成されている。また、半導体基板１の裏面にはゲッタリング層５が成膜さ
れている。なお、半導体基板１の裏面に成膜されたゲッタリング層５としては、ｎ型不純
物が高濃度にドーピングされた多結晶半導体層を用いることができる。ここで、半導体基
板１の裏面にゲッタリング層５を設けることにより、絶縁層２上にチャネル領域を配置し
た場合においても、チャネル領域の裏面側から侵入する汚染物質をゲッタリング層５で捕
獲させることができる。このため、ＢＯＸ層上に形成されたチャネル領域に半導体基板１
の裏面側から汚染物質が侵入することを防止することができ、ＳＯＩトランジスタの電気
的特性や信頼性を向上させることができる。
【００１４】
そして、結晶半導体層３は、素子分離層４にて水平面上で素子分離されている。なお、
半導体基板１および単結晶半導体層３の材質としては、例えば、Ｓｉ、ＳｉＧｅ、ＧａＡ
ｓ、ＩｎＰ、ＧａＰ、ＧａＮなどを用いることができ、絶縁層２としては、例えば、酸化
膜を用いることができる。また、絶縁層２上に半導体層３が形成された半導体基板１とし
ては、例えば、ＳＯＩ基板を用いることができ、ＳＯＩ基板としては、ＳＩＭＯＸ（Ｓｅ
ｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｇｅｎ）基板、貼り合わせ基板また
はレーザアニール基板などを用いることができる。また、半導体基板１以外にも、サファ
イア基板またはガラス基板などを用いるようにしてもよい。
【００１５】
次に、図１（ｂ）に示すように、単結晶半導体層３の熱酸化を行うことにより、単結晶
半導体層３上にゲート絶縁膜６を形成する。そして、ＣＶＤなどの方法により、ゲート絶
縁膜６が形成された単結晶半導体層３上に多結晶半導体層を形成する。そして、フォトリ
ソグラフィー技術およびエッチング技術を用いて多結晶半導体層をパターニングすること
により、単結晶半導体層３上にゲート電極７を形成する。なお、ゲート電極７の材質とし
ては、例えば、Ｓｉ、ＳｉＧｅの半導体、あるいは、金属やシリサイドなどを用いること
ができる。
【００１６】
次に、図１（ｃ）に示すように、ゲート電極７をマスクとして、Ａｓ、Ｐ、Ｓｂ、Ｂ、
ＢＦ2、Ｇａなどの不純物を単結晶半導体層３内にイオン注入することにより、ゲート電
極７の両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層８ａ、８ｂを単結
晶半導体層３に形成する。なお、ＬＤＤ層８ａ、８ｂは、単結晶半導体層３の深さ方向の
全体に分布させることができる。そして、ＬＤＤ層８ａ、８ｂが形成された単結晶半導体
層３上にシリコン酸化膜９をＣＶＤなどの方法にて成膜した後、燐ガラスまたはシリコン
ナイトライドをＣＶＤなどの方法にて成膜する。そして、ＲＩＥなどの異方性エッチング
を用いてシリコン酸化膜９および燐ガラスまたはシリコンナイトライドをエッチバックす
ることにより、ゲート電極７の側壁にシリコン酸化膜９を介して配置されたサイドウォー
ル１０を形成する。
【００１７】
ここで、サイドウォール１０を燐ガラスまたはシリコンナイトライドにて形成すること
により、絶縁層２上にチャネル領域を配置した場合においても、アルカリ元素や重金属元
素などの汚染物質をサイドウォール１０で捕獲させること可能となる。このため、チャネ
ル領域の結晶品質およびゲート絶縁膜を劣化させることなく、ＢＯＸ層上に形成されたチ
ャネル領域に汚染物質が侵入することを防止することができ、ＳＯＩトランジスタの電気
的特性や信頼性を向上させることができる。
【００１８】
次に、図２（ａ）に示すように、ゲート電極７およびサイドウォール１０をマスクとし
て、Ａｓ、Ｐ、Ｓｂ、Ｂ、ＢＦ2、Ｇａなどの不純物を単結晶半導体層３内にイオン注入
することにより、サイドウォール１０の側方にそれぞれ配置された高濃度不純物導入層か
らなるソース／ドレイン層１１ａ、１１ｂを形成するとともに、ソース／ドレイン層１１
ａ、１１ｂが形成された単結晶半導体層３をアモルファス化する。なお、ソース／ドレイ
ン層１１ａ、１１ｂは、単結晶半導体層３の深さ方向の全体に分布させることができる。
【００１９】
次に、図２（ｂ）に示すように、ソース／ドレイン層１１ａ、１１ｂの熱処理を行うこ
とにより、ソース／ドレイン層１１ａ、１１ｂを多結晶化するとともに、ソース／ドレイ
ン層１１ａ、１１ｂに注入された不純物を活性化する。
これにより、絶縁層３上にチャネル領域およびＬＤＤ層８ａ、８ｂを配置した場合にお
いても、アルカリ元素や重金属元素などの汚染物質をソース／ドレイン層１１ａ、１１ｂ
で捕獲させることが可能となるとともに、チャネル領域の界面の空乏層にグレインバウン
ダリや結晶欠陥が形成されることを防止することができる。このため、チャネル領域の結
晶品質を劣化させることなく、ＢＯＸ層上に形成されたチャネル領域に汚染物質が侵入す
ることを防止することができ、ＳＯＩトランジスタのソース／ドレイン層１１ａ、１１ｂ
における電界を緩和しつつ、ＳＯＩトランジスタの電気的特性や信頼性を向上させること
ができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２１】
１１  半導体基板、２  絶縁層、３  単結晶半導体層、４  素子分離層、５  酸化防止
膜、５  ゲッタリング層、６  ゲート絶縁膜、７  ゲート電極、８ａ、８ｂ  ＬＤＤ層、
９  シリコン酸化膜、１０  サイドウォール、１１ａ  ソース層、１１ｂ  ドレイン層
【図１】
2007227603.tif 000003
【図２】
2007227603.tif 000004