(57)【要約】【課題】実装面積低減や高密度実装を提供する多層基板には、中間層に打抜き部を設け回路素子を配置するものがある。しかし、打抜き部の深さは基板の厚さに対応するため、異なる深さの打抜き部を設けるには積層を増やさなければならない問題があった。【解決手段】本発明では、表面に導電箔を設けた第１基板１１の裏面の任意の位置を研削して任意の形状の研削凹部を形成し、両面に導電箔を設けた第２基板１２の表面の任意の位置に第２の回路パターン１８を形成し、第１基板１１と第２基板１２とを接着層１３により貼り合わせて中空部１４を形成し、第１基板１１および第２基板１２を貫通するスルーホール電極１５ａ、１５ｂを形成し、第１基板の表面および第２基板の裏面の導電箔に第１および第３の回路パターン１７、１９を形成し、中空部１４まで貫通する貫通孔１６を形成することで解決する。【選択図】図１
2007250608.tif 000002
【特許請求の範囲】
【請求項１】
表面に任意の第１の回路パターンを有し、裏面の任意の位置に研削凹部を設けた第１基板と、
両面に任意の第２の回路パターンおよび第３の回路パターンを有する第２基板と、
前記第１基板の裏面と前記第２基板の表面とを貼り合わせる接着層と、
前記第１基板の研削凹部と前記第２基板により形成される中空部と、
前記第１基板の表面に設けた第１の回路パターンと前記第２基板の両面に設けた第２の回路パターンおよび第３の回路パターンとを接続するスルーホール電極と、
前記第１基板の表面から前記中空部に設けた貫通孔とを具備することを特徴とする中空部を有する回路基板。
【請求項２】
前記第２基板の裏面の第３の回路パターンは、外部電極を構成することを特徴とする請求項１に記載の中空部を有する回路基板。
【請求項３】
前記中空部に対応する前記第２基板の表面の第２の回路パターンに回路素子を配置することを特徴とする請求項１に記載の中空部を有する回路基板。
【請求項４】
前記第１基板の表面の第１の回路パターンに回路素子を配置することを特徴とする請求項１に記載の中空部を有する回路基板。
【請求項５】
表面に導電箔を設けた第１基板を準備する工程と、
前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、
両面に導電箔を設けた第２基板を準備する工程と、
前記第２基板の予定の中空部に当接する前記導電箔に第２の回路パターンを形成する工程と、
前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成する工程と、
前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、
前記第１基板および第２基板の外側に面する前記導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程と、
前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とを具備することを特徴とする中空部を有する回路基板の製造方法。
【請求項６】
表面に導電箔を設けた第１基板を準備する工程と、
前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、
両面に導電箔を設けた第２基板を準備する工程と、
前記第２基板の表面に第２の回路パターンを形成する工程と、
前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成し、前記第２の回路パターンを中空部に配置する工程と、
前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、
前記第１基板の表面の導電箔および前記第２基板の裏面の導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程と、
前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とを具備することを特徴とする中空部を有する回路基板を用いた回路装置の製造方法。
【請求項７】
前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする請求項６に記載の中空部を有する回路基板を用いた回路装置の製造方法。
【請求項８】
前記回路素子は、半導体あるいはチップ部品を用いることを特徴とする請求項７に記載の中空部を有する回路基板を用いた回路装置の製造方法。
【請求項９】
前記第３の回路パターンは、外部電極として用いることを特徴とする請求項６に記載の中空部を有する回路基板を用いた回路装置の製造方法。
【請求項１０】
前記第２基板の表面に第２の回路パターンを形成する工程に続き、前記第２の回路パターン上に回路素子を配置する工程を具備することを特徴とする請求項６に記載の中空部を有する回路基板を用いた回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、その製造方法およびそれを用いた回路装置の製造方法に関し、特に、２つの基板を用いて中空部が構成された回路基板、その製造方法およびそれを用いた回路装置の製造方法に関するものである。
【背景技術】
【０００２】
図８にＩＣチップを基板の中に埋め込んだ高密度な実装基板が示されている。
【０００３】
この実装基板は第１の基板１００、第２の基板２００、第３の基板３００、ＩＣチップ４００、導電性接続部材５００および封止部材６００から構成される。第１の基板１００、第２の基板２００および第３の基板３００はプリント基板であり、所望の配線パターンが形成されている。第１の基板１００および第２の基板２００は貼り合わされ、一方の外表面にはＩＣチップ４００が収容可能な底面積および深さを有する凹部が形成される。ＩＣチップ４００は前記凹部に収容され、半田等の金属バンプよりなる導電性接続部材５００により凹部の底面と接続される。そして機械的強度を保持し、ＩＣチップ４００を保護するためにエポキシ樹脂等の封止部材６００により封止される。その後、第３の基板３００は前記凹部側に積層され、前記凹部を密封した多層のプリント基板が形成される（図８参照）。すなわち第１の基板１００、第２の基板２００および第３の基板３００からなる３層構造の貼り合わせ（積層）多層プリント基板において、中層の第２の基板２００のみに打抜き部７００を形成し、この打抜き部にＩＣチップ４００が埋め込まれている。
【０００４】
なお、図示はしないが、第１の基板１００と第２の基板２００との２層のみの場合は、凹部は開放された状態の多層のプリント基板が形成される。
【０００５】
特に、実装面積低減や高密度実装基板を提供するために多層の実装基板を作る場合が多く、その場合には、以下に述べる種々の問題点が発生する。
【特許文献１】特開平０９−３２１４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した実装基板では、以下のような問題点がある。
【０００７】
多層の実装基板は２枚以上の基板の積層により形成されるので、実装面積低減や高密度実装基板を提供するためには、積層した基板の一部に凹部を設けることによる回路素子の実装スペースの拡大が必要となる問題点がある。このために凹部の形成においては少なくとも２枚の基板が必要となり、凹部を密封する打抜き部の形成においては少なくとも３枚の基板が必要となるため、打抜き部を形成すると実装基板の小型化が困難になる。
【０００８】
また、凹部の深さは凹部を設ける基板の厚さに対応するので、一つの基板には深さの異なる凹部が形成できない問題点がある。このために大きさの異なる回路素子を凹部に収容するには、回路素子の最大の大きさに合わせて凹部を形成したり、積層した各基板に回路素子の各大きさに合わせて凹部の形成を行ったりするので、無駄なスペースの増加や積層基板の増加による大型化につながる。
【０００９】
更に、凹部は基板の除去により形成されるので、エッチングを行う場合にはマスクの形成やマスクの除去を行う工程が必要となる問題点がある。
【００１０】
更に、回路パターンは基板の両面に形成できるので、２層の実装基板における凹部に対応する領域だけを観察すると、第１の基板の表面と第１の基板の裏面との２面にしか回路パターンを形成できない問題点がある。
【００１１】
更に、凹部に配置した回路素子は封止部材により封止されるので、打抜き部を形成する場合には、第３の基板を積層する工程の前に凹部に配置した回路素子を封止する工程が必要となる問題点がある。
【００１２】
更に、第１の基板の両面に所望の回路パターンを形成し両面実装を行うため、打抜き部あるいは第１の基板の表面に回路素子を接続する場合には、半田等の熱処理で既に固着した回路素子の半田が溶けてしまう問題点がある。このために両面実装は構造が複雑で、かつ形成し難い。
【課題を解決するための手段】
【００１３】
本発明はかかる問題点に鑑みてなされ、表面に任意の第１の回路パターンを有し、裏面の任意の位置に研削凹部を設けた第１基板と、両面に任意の第２の回路パターンおよび第３の回路パターンを有する第２基板と、前記第１基板の裏面と前記第２基板の表面とを貼り合わせる接着層と、前記第１基板の研削凹部と前記第２基板により形成される中空部と、前記第１基板の表面に設けた第１の回路パターンと前記第２基板の両面に設けた第２の回路パターンおよび第３の回路パターンとを接続するスルーホール電極と、前記第１基板の表面から前記中空部に設けた貫通孔とを具備することにより解決するものである。
【００１４】
また、本発明では、前記第２基板の裏面の第３の回路パターンは、外部電極を構成することを特徴とする。
【００１５】
更に、本発明では、前記中空部に対応する前記第２基板の表面の第２の回路パターンに回路素子を配置することを特徴とする。
【００１６】
更に、本発明では、前記第１基板の表面の第１の回路パターンに回路素子を配置することを特徴とする。
【００１７】
第２に、表面に導電箔を設けた第１基板を準備する工程と、前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、両面に導電箔を設けた第２基板を準備する工程と、前記第２基板の予定の中空部に当接する前記導電箔に第２の回路パターンを形成する工程と、前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成する工程と、前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、前記第１基板および第２基板の外側に面する前記導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程と、前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とを具備することにより解決するものである。
【００１８】
第３に、表面に導電箔を設けた第１基板を準備する工程と、前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、両面に導電箔を設けた第２基板を準備する工程と、前記第２基板の表面に第２の回路パターンを形成する工程と、前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成し、前記第２の回路パターンを中空部に配置する工程と、前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、前記第１基板の表面の導電箔および前記第２基板の裏面の導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程と、前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とを具備することにより解決するものでもある。
【００１９】
また、本発明では、前述した工程に続き、前記第１の回路パターンに回路素子を配置する工程を具備することを特徴とする。
【００２０】
更に、本発明では、前記回路素子は、半導体あるいはチップ部品を用いることを特徴とする。
【００２１】
更に、本発明では、前記第３の回路パターンは、外部電極として用いることを特徴とする。
【００２２】
更に、本発明では、前記第２基板の表面に第２の回路パターンを形成する工程に続き、前記第２の回路パターン上に回路素子を配置する工程を具備することを特徴とする。
【発明の効果】
【００２３】
本発明に依れば、表面に任意の回路パターンを有し、裏面の任意の位置に研削凹部を設けた第１基板と、両面に任意の回路パターンを有する第２基板とを接着層で貼り合わせることにより中空部を有する回路基板が形成できる。
【００２４】
また、少なくとも２枚の基板のみで中空部を形成でき、実装基板の小型化を提供できる。そして中空部に対応した領域だけを観察すると、第１基板の表面、第２基板の表面および裏面の３面に回路パターンを形成することができる。
【００２５】
更に、本発明では、第１基板の裏面の任意の位置を研削して任意の形状の研削凹部を形成する工程により、異なる形状の研削凹部を容易に形成できる利点がある。そして、複数の研削凹部を一つの工程で形成できる利点もある。そのため大きさの異なる回路素子に対応した複数の研削凹部を、第１基板に同一の工程で複数形成でき、工程数の大幅な減少を実現できる。
【００２６】
更に、本発明では、第１の基板に設けられる研削凹部はすべてドリル、エンドミルあるいはリーマー加工などのＮＣ制御の機械的加工であるので、加工が容易にできる。
【００２７】
更に、本発明では、第１基板の表面の導電箔および第２基板の裏面の導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程により、第１基板の表面および第２基板の裏面に同時に回路パターンを形成できる利点がある。そのため第１の回路パターンおよび第３の回路パターンを別々に形成する場合に比べて工程が一つ省略でき、そしてこの工程に続き、第１の回路パターンに回路素子を配置する工程へと進むことができる。
【００２８】
更に、本発明では、中空部にも回路素子を設けることにより、高集積密度を実現できる利点がある。
【００２９】
更に、本発明では、第２基板の表面に第２の回路パターンを形成する工程に続き、第２の回路パターン上に回路素子を配置する工程を具備することで、中空部に多数の回路素子を実装できる。
【００３０】
更に、回路基板を半田付けする際のリフロー温度が２５０℃と高いので、中空部まで貫通する貫通孔を第１基板の表面から形成する工程を具備することにより、貫通孔をガス抜きの穴として利用できる利点がある。そして貫通孔を中空部への封止部材の注入孔としても利用できる。
【００３１】
更に、回路素子は第１基板の第１の回路パターンと第２基板の第３の回路パターンとの片面実装で配置されるので、両面実装の煩わしさが省ける。
【発明を実施するための最良の形態】
【００３２】
以下に、本発明における実施の形態について、図１乃至図７を参照にして詳細に説明する。
【００３３】
まず、図１は本発明の製造方法で完成した中空部を有する回路基板の断面図を示す。
【００３４】
中空部を有する回路基板１０は、第１基板１１、第２基板１２、接着層１３、中空部１４、スルーホール電極１５ａ、１５ｂ、および貫通孔１６ａ、１６ｂから構成される。
【００３５】
第１基板１１は、表面に導電箔２０を貼り付けたガラスエポキシ基板である。裏面の任意の位置には、ＮＣ工作機により研削された研削凹部が形成される。導電箔２０は、第１の回路パターン１７を有し、第１の回路パターンは露光現像、エッチングおよびレジスト層を剥離除去により形成される。
【００３６】
第２基板１２は、両面に導電箔２１、２２を貼り付けたガラスエポキシ基板である。導電箔２１、２２は、第２基板１２の予定の中空部に当接する位置に第２の回路パターン１８と、第２基板１２の裏面に第３の回路パターン１９を有する。なお、回路パターンの形成については上述しているので省略する。また、第１の回路パターン１７および第３の回路パターン１９は、同時に形成される。
【００３７】
接着層１３は、ガラスクロスにエポキシ系樹脂を半硬化させたスーパーボンディングシート（商品名）を用いる。
【００３８】
中空部１４は、第１基板１１の裏面に形成された研削凹部と、第２基板１２の表面とが接着層１３により貼り合わされて形成される空間である。中空部に当接する第２基板１２には、前述した第２の回路パターン１８が形成されている。
【００３９】
スルーホール電極１５ａ、１５ｂは、第１基板１１、第２基板１２および接着層１３を貫通するスルーホールを形成し、スルーホーメッキ処理を行った電極である。ここでは、図示したごとく、回路基板１０の両端に２つ形成される。スルーホール電極１５ａ、１５ｂは第１の回路パターン１７、第２の回路パターン１８および第３の回路パターン１９の所望個所を電気的に接続する。
【００４０】
貫通孔１６ａ、１６ｂは、第１基板１１の表面から中空部１４に対してＮＣ工作機で形成された穴である。
【００４１】
次に、図２は本発明の製造方法で完成した中空部を有する回路基板に回路素子を配置した回路装置を示す。図２（Ａ）は断面図であり、図２（Ｂ）は第１基板の上面図であり、図２（Ｃ）は第２基板の上面図であり、図２（Ｄ）は第２基板の底面図である。図３に示す回路は図２に示す中空部を有する回路基板を用いた回路装置に具体化されている。
【００４２】
図３に示す回路は発光ダイオード（ＬＥＤ）の点灯を制御する回路であり、ＩＣチップによって発生したＬＥＤの点灯を制御する制御信号は、抵抗Ｒ１を介してトランジスタＴｒのＯＮ／ＯＦＦを制御する。これによりトランジスタＴｒに直列に接続されたＬＥＤのＶｃｃから抵抗Ｒ２を介して流れる電流のＯＮ／ＯＦＦは制御される。トランジスタＴｒがＯＮになるとＬＥＤは点灯し、トランジスタＴｒがＯＦＦになるとＬＥＤは点灯しない。なお、コンデンサＣはＩＣチップに加えられる電圧を平衡化する。
【００４３】
図２（Ａ）では、第１の回路パターン１７にＩＣチップ、トランジスタＴｒおよびＬＥＤを配置し、中空部に当接する第２の回路パターン１８に抵抗Ｒ１、Ｒ２およびコンデンサＣを配置し、第３の回路パターン１９には外部電極を配置している。第１の回路パターン１７、第２の回路パターン１８、および第３の回路パターン１９は、スルーホール電極１５ａ、１５ｂ、１５ｃ、１５ｄを通じて電気的に接続している。
【００４４】
図２（Ｂ）では、第１基板の第１の回路パターン１７を示しており、斜線で表した部分が第１の回路パターンである。斜線に覆われた丸い穴はスルーホール電極１５ａ、１５ｂ、１５ｃ、１５ｄを示し、トランジスタの周辺にある丸い穴は貫通孔１６ａ、１６ｂを示している。なお、ＩＣチップ、トランジスタＴｒ、ＬＥＤは図３に示すものと一致している。
【００４５】
図２（Ｃ）では、第２基板の第２の回路パターン１８を示しており、斜線で表した部分が第２の回路パターンである。破線で囲った部分が中空部に当接しており、ここに回路素子が配置される。斜線に覆われた丸い穴はスルーホール電極１５ａ、１５ｂ、１５ｃ、１５ｄを示し、図２（Ｂ）と一致する部分はスルーホール電極により第１および第３の回路パターンと電気的に接続されていることを示している。なお、抵抗Ｒ１、Ｒ２およびコンデンサＣは図３に示すものと一致している。
【００４６】
図２（Ｄ）では、第２基板の第３の回路パターン１９を示しており、斜線で表した部分が外部電極である。斜線に覆われた丸い穴はスルーホール電極１５ａ、１５ｄを示し、第１および第２の回路パターンと電気的に接続されていることを示している。
【００４７】
また、本発明による中空部を有する回路基板の製造方法は、図４および図５に示すように、表面に導電箔を設けた第１基板を準備する工程と、前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、両面に導電箔を設けた第２基板を準備する工程と、前記第２基板の予定の中空部に当接する前記導電箔に回路パターンを形成する工程と、前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成する工程と、前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、前記第１基板および第２基板の外側に面する前記導電箔に回路パターンを形成する工程と、前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とから構成される。
【００４８】
図４（Ａ）では、第１基板１１の表面に銅などの導電箔２０を貼り付けたガラスエポキシ基板を用意する。導電箔２０は１８μｍの銅箔を用い、第１基板１１は０．３ｍｍの板厚のものを用いる。導電箔２０は回路素子を載置する第１の回路パターンを形成するために用いられる。なお、第１基板１１はガラスエポキシ樹脂以外でも、ＢＴレジン、コンポジット、ガラスポリイミド樹脂あるいは紙フェノール樹脂等のプリント基板材料の中から選択される。ＢＴレジンはＴ成分（トリアジン樹脂）を主成分とし、Ｂ成分（多官能マレイミド化合物）または他の改質用化合物より構成された高耐熱付加重合型熱硬化性樹脂の総称を言う。コンポジットは複数の基板材料を積層したものである。これらの基板材料はいずれも研削等の機械的加工ができる。また、ここでは表面のみに導電箔を貼り付けた第１基板を用いているが、両面に導電箔を貼り付けた基板を用いてもよい。
【００４９】
図４（Ｂ）では、中空部を形成するための研削凹部が、ＮＣ工作機を用いてドリル、エンドミル、あるいはルーターなどで、第１基板１１の裏面の任意の位置を研削して設けられる。ルーターによるザグリ加工は、第１基板（板厚は、０．３ｍｍ）の任意の位置に０．１５〜０．２０ｍｍの深さで研削凹部を形成する。なお、第１基板の板厚を選択することで研削凹部の深さを容易に選択できる。研削凹部は任意の形状で複数個形成してもよい。
【００５０】
図４（Ｃ）では、第２基板１２の両面に銅などの導電箔２１、２２を貼り付けたガラスエポキシ基板を用意する。導電箔２１、２２は１８μｍの銅箔を用い、第２基板１２は０．１ｍｍの板厚のものを用いる。導電箔２１、２２は回路素子を載置する回路パターンを形成するために用いられる。第２基板１２の予定の中空部に当接する導電箔２１には、第２の回路パターン１８が形成される。第２の回路パターン１８は、第２基板の導電箔２１上のレジスト層を露光現像し、残ったレジスト層をマスクとして導電箔２１をエッチングし、レジスト層を剥離除去して形成する。なお、導電箔２１が銅のときはエッチング溶液として塩化第２鉄を用いる。また、第２基板１２の裏面の導電箔２２はレジスト層で保護し、エッチングせずにそのまま残す。
【００５１】
図４（Ｄ）では、第１基板１１と第２基板１２とを約５０μｍの接着層１３により貼り合わせて中空部１４を形成する。接着層１３はガラスクロスにエポキシ系樹脂を半硬化させたスーパーボンディングシート（商品名）を用いる。
【００５２】
そして、第１基板１１と第２基板１２と接着層１３であるスーパーボンディングシートとを重ねて油圧プレス機で３〜５ＭＰａで加圧しながら、１６０〜１７０℃で１時間ほどアニールして接着層１３を本硬化させて第１基板１１と第２基板１２と約５０μｍの厚みの接着層１３で一体に接着して中空部１４を有する回路基板を完成させる。
【００５３】
図５（Ａ）では、スルーホール電極１５ａ、１５ｂを形成するためのスルーホール用貫通孔がＮＣ工作機を用いてドリル等で導電箔２０、２１、２２および第１基板１１および第２基板１２および接着層１３を貫通して開けられる。
【００５４】
図５（Ｂ）では、スルーホール用貫通孔にスルーホールメッキを用いてスルーホール電極１５ａ、１５ｂを形成する。第１基板１１および第２基板１２をパラジウム溶液に浸漬させ、両導電箔２０、２２を電極としてスルーホール用貫通孔の内壁に銅の電解メッキにより約２０μｍの膜厚のスルーホール電極１５ａ、１５ｂを形成する。
【００５５】
図５（Ｃ）では、第１基板１１および第２基板１２の外側に面する導電箔２０、２２をレジスト層で被覆し、第１基板の導電箔２０には第１の回路パターン１７のレジスト層を、第２基板の導電箔２２には第３の回路パターン１９のレジスト層を露光現像し、残ったレジスト層をマスクとして導電箔２０、２２を同時にエッチングする。この際に、中空部１４は第１基板１１と第２基板１２とを接着層１３により密閉されているので、エッチング溶液が中空部に侵入することはない。導電箔２０、２２が銅のときはエッチング溶液として塩化第２鉄を用いる。
【００５６】
その後、レジスト層を剥離除去し、新たなレジスト層を被覆して表面処理を行う第１の回路パターン１７および第３の回路パターン１９を露出させる。第１の回路パターン１７と第３の回路パターン１９の表面に３μｍのニッケル層と０．３μｍの金層を設けて、各電極の表面処理を行う。このニッケル層と金層により回路素子の固着、金属細線のボンディングあるいは半田付けが可能となる。
【００５７】
そして、中空部１４まで貫通する貫通孔１６ａ、１６ｂが、ＮＣ工作機を用いてルーターで第１基板１１の表面から形成される。貫通孔１６ａ、１６ｂはそれぞれ半径０．６ｍｍおよび半径１．２ｍｍである。なお、貫通孔の穴加工は、中空部１４上端で寸止めされる。貫通孔１６ａ、１６ｂにより中空部１４は、外気と連絡される。
【００５８】
最後に、本発明による中空部を有する回路基板を用いた回路装置の製造方法は、図６および図７に示すように、表面に導電箔を設けた第１基板を準備する工程と、前記第１基板の裏面の任意の位置を研削し、任意の形状の研削凹部を形成する工程と、両面に導電箔を設けた第２基板を準備する工程と、前記第２基板の表面に第２の回路パターンを形成する工程と、前記第１基板と前記第２基板とを接着層により貼り合わせて中空部を形成し、前記第２の回路パターンを中空部に配置する工程と、前記第１基板および第２基板を貫通するスルーホールを形成し、スルーホールメッキを行う工程と、前記第１基板の表面の導電箔および前記第２基板の裏面の導電箔に第１の回路パターンおよび第３の回路パターンを形成する工程と、前記中空部まで貫通する貫通孔を前記第１基板の表面から形成する工程とから構成される。
【００５９】
図６（Ａ）では、第１基板１１の表面に銅などの導電箔２０を貼り付けたガラスエポキシ基板を用意する。導電箔２０は１８μｍの銅箔を用い、第１基板１１は０．３ｍｍの板厚のものを用いる。導電箔２０は回路素子を載置する第１の回路パターンを形成するために用いられる。なお、詳細は図４（Ａ）で前述しているので省略する。
【００６０】
図６（Ｂ）では、中空部を形成するための研削凹部が、ＮＣ工作機を用いて、第１基板１１の裏面の任意の位置を研削して設けられる。ルーターによるザグリ加工は、第１基板（板厚は、０．３ｍｍ）の任意の位置に０．１５〜０．２０ｍｍの深さで研削凹部を形成する。なお、詳細は図４（Ｂ）で前述しているので省略する。
【００６１】
図６（Ｃ）では、第２基板１２の両面に銅などの導電箔２１、２２を貼り付けたガラスエポキシ基板を用意する。導電箔２１、２２は１８μｍの銅箔を用い、第２基板１２は０．１ｍｍの板厚のものを用いる。なお、詳細は図４（Ｃ）で前述しているので省略する。
【００６２】
図６（Ｄ）では、第２基板１２の予定の中空部に当接する導電箔２１に、第２の回路パターン１８が形成される。この工程に続き、第２の回路パターン１８に抵抗あるいはコンデンサ等の回路素子が配置される。なお、回路パターンの形成については、図４（Ｃ）で前述しているので省略する。
【００６３】
図６（Ｅ）では、第１基板１１と第２基板１２とを約５０μｍの接着層１３により貼り合わせて、中空部１４に回路素子を接続した回路基板を完成させる。なお、詳細は図４（Ｄ）で前述しているので省略する。
【００６４】
図７（Ａ）では、スルーホール電極１５ａ、１５ｂを形成するためのスルーホール用貫通孔がＮＣ工作機を用いて導電箔２０、２１、２２および第１基板１１および第２基板１２および接着層１３を貫通して開けられる。
【００６５】
図７（Ｂ）では、スルーホール用貫通孔にスルーホールメッキを用いてスルーホール電極１５ａ、１５ｂを形成する。なお、詳細は図５（Ｂ）で前述しているので省略する。
【００６６】
図７（Ｃ）では、第１基板１１および第２基板１２の外側に面する導電箔２０、２２に第１の回路パターン１７および第３の回路パターン１９を同時に形成する。なお、詳細は図５（Ｃ）で前述しているので省略する。
【００６７】
図７（Ｄ）では、ＮＣ工作機を用いて、第１基板の表面１１から中空部１４を貫通する貫通孔１６ａ、１６ｂが形成される。貫通孔１６ａ、１６ｂはそれぞれ半径０．６ｍｍおよび半径１．２ｍｍである。なお、詳細は図５（Ｃ）で前述しているので省略する。
【００６８】
図７（Ｅ）では、第１の回路パターン１７にＩＣチップ、トランジスタあるいはＬＥＤ等の回路素子が配置される。
【図面の簡単な説明】
【００６９】
【図１】本発明の製造方法で完成した中空部を有する回路基板の断面図である。
【図２】本発明の製造方法で完成した中空部を有する回路基板に回路素子を配置した回路装置の（Ａ）全体を示す断面図、（Ｂ）第１基板の上面図、（Ｃ）第２基板の上面図、（Ｄ）第２基板の底面図である。
【図３】本発明の製造方法で完成した中空部を有する回路基板に回路素子を配置した回路装置の回路図である。
【図４】（Ａ）〜（Ｄ）は、本発明による中空部を有する回路基板の製造方法を説明する断面図である。
【図５】（Ａ）〜（Ｃ）は、本発明による中空部を有する回路基板の製造方法を説明する断面図である。
【図６】（Ａ）〜（Ｅ）は、本発明による中空部を有する回路基板を用いた回路装置の製造方法を説明する断面図である。
【図７】（Ａ）〜（Ｅ）は、本発明による中空部を有する回路基板を用いた回路装置の製造方法を説明する断面図である。
【図８】従来の回路基板を説明する断面図である。
【符号の説明】
【００７０】
１０              回路基板
１１              第１基板
１２              第２基板
１３              接着層
１４              中空部
１５ａ、１５ｂ、１５ｃ、１５ｄ    スルーホール
１６ａ、１６ｂ    貫通孔
１７              第１の回路パターン
１８              第２の回路パターン
１９              第３の回路パターン
２０、２１、２２  導電箔
【図１】
2007250608.tif 000003
【図２】
2007250608.tif 000004
【図３】
2007250608.tif 000005
【図４】
2007250608.tif 000006
【図５】
2007250608.tif 000007
【図６】
2007250608.tif 000008
【図７】
2007250608.tif 000009
【図８】
2007250608.tif 000010