(57)【要約】【課題】  誘電体層及び内部電極層の厚さ並びに部品サイズに拘わらず、高い抗折強度を確保できる積層セラミックコンデンサを提供する。【解決手段】  複数の内部電極層１１ｂのうち積層方向両端に位置する２つの内部電極層１１ｂ１として実質的に酸化物化したものを用いることにより、酸化物化した内部電極層１１ｂ１の抗折強度が酸化物化していない残りの内部電極層１１ｂの抗折強度よりも格段高いことを利用して、積層セラミックコンデンサ１０それ自体の抗折強度を高めることができる。【選択図】  図２
2007035848.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とを交互に積み重ねた構成を備える積層セラミックコンデンサであって、
複数の内部電極層のうち積層方向両端に位置する２つの内部電極層を含む積層方向両側の１以上の内部電極層は実質的に酸化物化していて内部電極層として機能しておらず、酸化物化していない残りの内部電極層によって静電容量が定められている、
ことを特徴とする積層セラミックコンデンサ。
【請求項２】
誘電体層と内部電極層とを交互に積み重ねた構成を備える積層セラミックコンデンサの製造方法であって、
誘電体粉末を少なくとも含むセラミックスラリーを塗工し乾燥して未焼成誘電体層を作成するステップと、
金属粉末を少なくとも含む導電ペーストを未焼成誘電体層の表面に印刷して未焼成内部電極層を形成するステップと、
未焼成内部電極層が形成された未焼成誘電体層を積み重ね圧着して未焼成セラミックチップを得るステップと、
金属粉末を少なくとも含む導電ペーストを未焼成セラミックチップの表面に塗布して未焼成外部電極を形成するステップと、
未焼成外部電極を形成した後の未焼成セラミックチップを積層方向両端に位置する２つの未焼成内部電極層を含む積層方向両側の１以上の未焼成内部電極層が実質的に酸化物化する条件で焼成するステップとを備える、
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項３】
前記焼成ステップにおける焼成条件は、未焼成内部電極層に含まれる金属とその酸化物との平衡酸素分圧相当の酸素分圧を有する焼成雰囲気を含む、
ことを特徴とする請求項２に記載の積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体層と内部電極層とを交互に積み重ねた構成を備える積層セラミックコンデンサと、該積層セラミックコンデンサの製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層され内部電極層の端縁が相対する面に交互に露出した構造を有するセラミックチップと、内部電極層の露出端縁と導通するようにセラミックチップの相対する面に形成された１対の外部電極とを備える。
【０００３】
この積層セラミックコンデンサは、ＢａＴｉＯ3 等の誘電体粉末を少なくとも含むセラミックスラリーを塗工し乾燥して未焼成誘電体層を作成するステップと、Ｎｉ等の金属粉末を少なくとも含む導電ペーストを未焼成誘電体層の表面に印刷して未焼成内部電極層を形成するステップと、未焼成内部電極層が形成された未焼成誘電体層を積み重ね圧着して未焼成セラミックチップを得るステップと、Ｎｉ等の金属粉末を少なくとも含む導電ペーストを未焼成セラミックチップの表面に塗布して未焼成外部電極を形成するステップと、未焼成外部電極を形成した後の未焼成セラミックチップを焼成するステップとを経て製造されている。内部電極層を構成する金属が卑金属の場合には、特性調整のために焼成後のセラミックチップに再酸化処理と称される熱処理を行うステップが必要に応じて追加実施される。
【特許文献１】特開平８−１２４７８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
大容量化及び小型化が同時に求められている積層セラミックコンデンサにあっては、大容量化のために誘電体層及び内部電極層の厚さはμｍオーダーまで薄層化しており、また、小型化のために部品サイズは０６０３（長さ方向の基準値が０．６ｍｍで幅及び高さ寸法の基準値が０．３ｍｍ）や０４０２（長さ方向の基準値が０．４ｍｍで幅及び高さ寸法の基準値が０．２ｍｍ）と称されるサイズにまで至っている。
【０００５】
このような仕様の積層セラミックコンデンサは、前記の厚さ及びサイズが大きな積層セラミックコンデンサに比べて抗折強度は当然ながら低く、基板に実装する時や実装状態で応力が発生した時等において欠損や割れ等を生じる恐れがある。
【０００６】
本発明は前記事情に鑑みて創作されたもので、その目的とするところは、誘電体層及び内部電極層の厚さ並びに部品サイズに拘わらず、高い抗折強度を確保できる積層セラミックコンデンサと、該積層セラミックコンデンサを好適に製造できる積層セラミックコンデンサの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
前記目的を達成するため、本発明の積層セラミックコンデンサは、誘電体層と内部電極層とを交互に積み重ねた構成を備える積層セラミックコンデンサであって、複数の内部電極層のうち積層方向両端に位置する２つの内部電極層を含む積層方向両側の１以上の内部電極層は実質的に酸化物化していて内部電極層として機能しておらず、酸化物化していない残りの内部電極層によって静電容量が定められている、ことをその特徴とする。
【０００８】
この積層セラミックコンデンサによれば、複数の内部電極層のうち積層方向両端に位置する２つの内部電極層を含む積層方向両側の１以上の内部電極層として実質的に酸化物化したものを用いることにより、酸化物化した内部電極層の抗折強度が酸化物化していない残りの内部電極層の抗折強度よりも格段高いことを利用して、積層セラミックコンデンサそれ自体の抗折強度を高めることができる。
【０００９】
一方、本発明の積層セラミックコンデンサの製造方法は、誘電体層と内部電極層とを交互に積み重ねた構成を備える積層セラミックコンデンサの製造方法であって、誘電体粉末を少なくとも含むセラミックスラリーを塗工し乾燥して未焼成誘電体層を作成するステップと、金属粉末を少なくとも含む導電ペーストを未焼成誘電体層の表面に印刷して未焼成内部電極層を形成するステップと、未焼成内部電極層が形成された未焼成誘電体層を積み重ね圧着して未焼成セラミックチップを得るステップと、金属粉末を少なくとも含む導電ペーストを未焼成セラミックチップの表面に塗布して未焼成外部電極を形成するステップと、未焼成外部電極を形成した後の未焼成セラミックチップを積層方向両端に位置する２つの未焼成内部電極層を含む積層方向両側の１以上の未焼成内部電極層が実質的に酸化物化する条件で焼成するステップとを備える、ことをその特徴とする。
【００１０】
この積層セラミックコンデンサの製造方法によれば、前記の積層セラミックコンデンサを好適、且つ、的確に製造することができる。
【発明の効果】
【００１１】
本発明によれば、誘電体層及び内部電極層の厚さ並びに部品サイズに拘わらず、高い抗折強度を確保できる積層セラミックコンデンサと、該積層セラミックコンデンサを好適に製造できる積層セラミックコンデンサの製造方法を提供することができる。
【００１２】
本発明の前記目的とそれ以外の目的と、構成特徴と、作用効果は、以下の説明と添付図面によって明らかとなる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明を適用した積層セラミックコンデンサの斜視図、図２は図１のａ−ａ線断面図である。
【００１４】
図１に示した積層型セラミックコンデンサ１０は、直方体形状を成すセラミックチップ１１と、該セラミックチップ１１の長さ方向両端部に設けられた外部電極１２，１２とを備える。
【００１５】
セラミックチップ１１は、ＢａＴｉＯ3 等の誘電材料から成る誘電体層１１ａとＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る内部電極層１１ｂとを交互に積み重ねた構成を有し、内部電極層１１ｂの端縁はセラミックチップ１１の相対する面（長さ方向の端面）に交互に露出している。各外部電極１２はＮｉ，Ｃｕ，Ｓｎ等の卑金属材料から成る多層構造を備え、最も内側の層が内部電極層１１ｂの露出端縁と導通している。
【００１６】
複数の内部電極層１１ｂのうち積層方向両端に位置する２つの内部電極層１１ｂ１は、実質的に酸化物化していて内部電極層として機能していない。つまり、この積層セラミックコンデンサ１０にあっては、複数の内部電極層１１ｂのうち前記２つの内部電極層１１ｂ１を除く残りの内部電極層１１ｂによって静電容量が定められている。
【００１７】
以下に、前記積層セラミックコンデンサの好ましい製法例について説明する。
【００１８】
まず、ＢａＴｉＯ3 粉末と、該ＢａＴｉＯ3 粉末の重量に対して１０重量部となるように秤量した有機バインダー（ポリビニルブチラール）と、該ＢａＴｉＯ3 粉末の重量に対して１：１となるように秤量したエタノールを主成分とする有機溶剤とをボールミルで撹拌混合して、セラミックスラリーを作成する。
【００１９】
一方、Ｎｉ粉末と、該Ｎｉ粉末の重量に対して１０重量部となるように秤量したセルロース系バインダーと、該Ｎｉ粉末の重量に対して１：１となるように秤量したターピネオールを主成分とする有機溶剤とをボールミルで撹拌混合して、導電ペーストを作成する。
【００２０】
次に、前記セラミックスラリーをＰＥＴ等のフィルム上に所定厚さで塗工し乾燥して未焼成誘電体層を作成する。
【００２１】
次に、前記導電ペーストを未焼成誘電体層の表面に所定の厚さ，形状及びパターンで印刷して未焼成内部電極層を形成する。前記の未焼成誘電体層は複数個取りに対応した大きさを有するものであり、未焼成内部電極層は取り数に応じた数がマトリクス状に印刷される。
【００２２】
次に、未焼成内部電極層が形成された未焼成誘電体層を積み重ねて熱圧着し、得られた積層体を所定の位置及びサイズで分断して未焼成セラミックチップを得る。この未焼成セラミックチップの相対する面（長さ方向の端面）には未焼成内部電極層の端縁が交互に露出している。
【００２３】
次に、前記導電ペーストを未焼成セラミックチップの長さ方向の端面それぞれに塗布して未焼成外部電極を形成する。
【００２４】
次に、未焼成外部電極が形成された未焼成セラミックチップを、複数の未焼成内部電極層のうち積層方向両端に位置する２つの未焼成内部電極層が実質的に酸化物化する条件で焼成する。ここでは、焼成条件として通常の酸素分圧（ＰＰＯ2 ＜１０-9ａｔｍ≒１０-4Ｐａ）よりも高い酸素分圧、具体的にはＮｉ−ＮｉＯの平衡酸素分圧相当の酸素分圧（ＰＰＯ2 ＝１０-8ａｔｍ≒１０-3Ｐａ）を有する焼成雰囲気を採用し、該焼成雰囲気で１２６０℃で焼成する。これにより、未焼成内部電極層を含む未焼成セラミックチップと未焼成外部電極とが同時焼成される。
【００２５】
次に、焼成後のセラミックチップをＮ2 雰囲気で６００〜８００℃で再酸化処理を行って特性調整を行い、図１及び図２に示すような積層セラミックコンデンサを得る。
【００２６】
以上の製法により得た積層セラミック１０を積層方向で切断して切断面を研磨した後、該切断面におけるＯ2 の濃度分布をＥＰＭＡ（Ｅｌｅｃｔｒｏｎ  Ｐｒｏｂｅ  Ｍｉｃｒｏ  Ａｎａｌｙｚｅｒ）で調べたところ、積層方向両端に位置する２つの内部電極層１１ｂ１のＯ2 濃度は他の内部電極層１１ｂに比べて格段高く、該２つの内部電極層１１ｂ１は実質的に酸化物化していて内部電極層として機能しないことが確認された。
【００２７】
つまり、この積層セラミックコンデンサ１０にあっては、複数の内部電極層１１ｂのうち積層方向両端に位置する２つの内部電極層１１ｂ１は実質的に酸化物化していて内部電極層として機能しておらず、該２つの内部電極層１１ｂ１を除く残りの内部電極層１１ｂによって静電容量が定められていることになる。
【００２８】
また、前記２つの内部電極層１１ｂ１は実質的に酸化物化しているためその抗折強度は酸化物化していない残りの内部電極層１１ｂに比べて格段高い。
【００２９】
このように、前述の積層セラミックコンデンサ１０によれば、複数の内部電極層１１ｂのうち積層方向両端に位置する２つの内部電極層１１ｂ１として実質的に酸化物化したものを用いることにより、酸化物化した内部電極層１１ｂ１の抗折強度が酸化物化していない残りの内部電極層１１ｂの抗折強度よりも格段高いことを利用して、積層セラミックコンデンサ１０それ自体の抗折強度を高めることができる。依って、誘電体層１１ａ及び内部電極層１１ｂの厚さ並びに部品サイズが小さい場合でも積層セラミックコンデンサ１０に高い抗折強度を確保することができ、基板に実装する時や実装状態で応力が発生した時等でも該積層セラミックコンデンサ１０に欠損や割れ等の不具合を生じ難い。
【００３０】
一方、前述の積層セラミックコンデンサ１０の製造方法によれば、前記の積層セラミックコンデンサ１０を好適、且つ、的確に製造することができる。
【００３１】
また、未焼成外部電極が形成された未焼成セラミックチップを通常よりも高い酸素分圧を有する雰囲気で焼成しているので、未焼成誘電体層内におけるＢａＴｉＯ3 の粒成長を抑制して該粒成長を原因とした温度特性の低下や耐電圧性の低下等を防止することができる。
【００３２】
尚、前述の製法例では、Ｎｉ−ＮｉＯの平衡酸素分圧相当の酸素分圧（ＰＰＯ2 ＝１０-8ａｔｍ）を有する焼成雰囲気を用いて焼成することで実質的に酸化物化した２つの内部電極層１１ｂ１を得るようにしたが、昇温速度や降温速度等の焼成条件を調整したり、再酸化処理ステップを大気中で行うこと等によって、前記２つの内部電極層１１ｂ１の酸化物化をより的確に行うことができる。
【００３３】
また、前述の積層セラミックコンデンサ１０及びその製法例では、複数の内部電極層１１ｂのうち積層方向両端に位置する２つの内部電極層１１ｂ１を実質的に酸化物化させたが、積層方向両端に位置する２つの内部電極層１１ｂ１に加え、各々の内側に位置する２層目の内部電極層を実質的に酸化物化させたり、或いは、各々の内側に位置する２層目と３層目の内部電極層を実質的に酸化物化させるようにしてもよい。つまり、積層方向両端に位置する２つの内部電極層を含む積層方向両側の１以上の内部電極層を実質的に酸化物化させても前記同様の作用効果が得られる。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用した積層セラミックコンデンサの斜視図である。
【図２】図１に示した誘電体層内のグレイン配置形態を示す図である。
【符号の説明】
【００３５】
１０…積層型セラミックコンデンサ、１１…セラミックチップ、１１ａ…誘電体層、１１ｂ…内部電極層、１１ｂ１…積層方向両端に位置する２つの内部電極層。
【図１】
2007035848.tif 000003
【図２】
2007035848.tif 000004