(57)【要約】【課題】絶対位置検出の異常検出機能を備え短時間で高速応答可能な絶対位置検出器を提供する。【解決手段】検出データ有効処理部１０３は有効とした連続する検出素子の検出データをコードデータＣＳＧとしてコード比較部１０４へ送出する。絶対位置コード導出部１０１は有効ビット指令部１１０からの指令信号ＳＲＢを入力し、検出データ処理部１０２から出力される絶対位置データθに基づいて、且つ有効としたビットを指定する信号ＳＲＢに従って有効とすべき検出素子にて検出されるであろうコードに対応したコードデータＫＳＧを導出し、コード比較部１０４へ出力する。コード比較部１０４ではコードデータＣＳＧとコードデータＫＳＧを比較し一致及び不一致に関する情報を異常判定部１０５へ送出する。異常判定部１０５では、一致及び不一致に関する情報がある一定の条件を満たしていた場合に、絶対位置検出に異常が発生したことを示す信号ＥＲＲを出力する。【選択図】図１
2007322301.tif 000002
【特許請求の範囲】
【請求項１】
絶対位置コードパターンと、規則的な繰り返しパターンを有するインクリメンタルパターンとからなる被検出体と、
前記絶対位置コードパターンに対向して配設される複数の検出素子からなる絶対位置コードパターン検出素子群と、前記インクリメンタルパターンに対向して配設されるインクリメンタルパターン検出素子群とを備え、
初期状態或いは絶対位置データ要求信号入力時に、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データと、前記絶対位置コードパターン検出素子群から出力される絶対位置コード検出データとを結合して絶対位置データを出力し、それ以降の稼動時には、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって絶対位置データを出力する絶対位置検出器において、
初期状態或いは絶対位置データ要求信号入力時に絶対位置データを出力して以降、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって出力される前記絶対位置データに基づいて、前記絶対位置コードパターン検出素子群で検出するであろうコードに対応したコードを導出する絶対位置コード導出部と、
前記絶対位置コードパターン検出素子群の内、前記絶対位置コードを導出するために最低限必要な個数より少なく、且つ、測定軸方向に連続する検出素子の検出データを有効とする検出データ有効処理部と、
前記絶対位置コード導出部で導出したコードの内、前記検出データ有効処理部で有効とした検出データに相当するコードと前記検出データ有効処理部で有効とした検出素子群の検出データとを比較するコード比較部と、
前記コード比較部から出力される比較の結果が、一定の条件を満たす場合に、絶対位置検出異常が発生したことを判定する異常判定部とを備えたことを特徴とする絶対位置検出器。
【請求項２】
絶対位置コードパターンと、規則的な繰り返しパターンを有するインクリメンタルパターンとからなる被検出体と、
前記絶対位置コードパターンに対向して配設される複数の検出素子からなる絶対位置コードパターン検出素子群と、前記インクリメンタルパターンに対向して配設されるインクリメンタルパターン検出素子群とを備え、
初期状態或いは絶対位置データ要求信号入力時に、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データと、前記絶対位置コードパターン検出素子群から出力される絶対位置コード検出データとを結合して絶対位置データを出力し、それ以降の稼動時には、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって絶対位置データを出力する絶対位置検出器において、
初期状態或いは絶対位置データ要求信号入力時に絶対位置データを出力して以降、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって出力される前記絶対位置データに基づいて、前記絶対位置コードパターン検出素子群で検出するであろうコードに対応したコードを導出する絶対位置コード導出部と、
前記絶対位置コードパターン検出素子群の内、前記絶対位置コードを導出するために最低限必要な個数より少なく、且つ、測定軸方向に連続する検出素子の検出データを有効とする検出データ有効処理部と、
前記絶対位置コード導出部で導出したコードの内、前記検出データ有効処理部で有効とした検出データに相当するコードと前記検出データ有効処理部で有効とした検出素子群の検出データとを比較するコード比較部と、
前記コード比較部から出力される過去ｎ回分の比較の結果を記憶する記憶手段と、前記記憶手段に記憶された過去ｎ回分の比較の結果が一定条件を満たす場合に、絶対位置検出異常が発生したことを判定する異常判定部とを備えたことを特徴とする絶対位置検出器。
【請求項３】
請求項１または２に記載の絶対位置検出器において、
前記異常判定部は、
前記絶対位置コード導出部で導出したコードの内、前記検出データ有効処理部で有効とされた検出データに相当するコードと、測定軸方向に対して前記コードの前後１つ分ずつのビットが、すべて同じ値であった場合には、前記コード比較部から出力される比較の結果を表す値の重み付けを増加させて異常判定を行うことを特徴とする絶対位置検出器。
【請求項４】
請求項１または２に記載の絶対位置検出器において、
前記異常判定部は、
前記絶対位置コード導出部で導出したコードの内のある１つのビットについて、測定軸方向に対して前記ある１つのビットの前後１つ分ずつのビットが、前記ある１つのビットとすべて同じ値であった場合には、前記コード比較部で比較する前記ある１つのビットの比較の結果を表す値の重み付けを増加させて異常判定を行うことを特徴とする絶対位置検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、産業機械や工作機械等の分野で使用される絶対位置検出器に関し、特に、Ｍ系列コード等の絶対位置コードパターンから絶対位置を検出する際の検出異常判定に関するものである。
【背景技術】
【０００２】
従来、この分野の絶対位置検出器としては、絶対位置コードパターンにＭ系列コードがしばしば利用されている。図７は、従来の一回転絶対位置検出器の検出部を示す斜視図である。被検出体７０１は、Ｍ系列コードパターンをスリット状に構成したＭ系列コードトラック７０２と、明暗が交互に繰り返すインクリメンタルパターンをスリット状に構成したインクリメンタルコードトラック７０３とからなり、図示しない回転軸に固定され回転自在となっている。フォトダイオードのような受光素子からなる検出素子７０４ａ〜ｉには、Ｍ系列コードトラック７０２に対向して配設される検出素子７０４ａ〜ｅと、インクリメンタルコードトラック７０３に対向して配設される検出素子７０４ｆ〜ｉとがある。また、図示はしていないが、被検出体７０１を挟んで検出素子７０４ａ〜ｉの反対側に平行光を発する発光ユニットが配設されている。なお、検出素子７０４ａ〜ｉ及び発光ユニットは、図示しない固定側に固定されている。
【０００３】
Ｍ系列乱数は、公知のように、シフトレジスタを用いて生成される最大長の数列であり、ｎビットのシフトレジスタですべて０以外の２ｎ−１個の循環パターンが発生する。図７のように５ビットの場合、図８に示すようなシフトレジスタ８０２ａ〜ｅを用いた回路で、図９のようなコードが発生する。このようにしてできたＭ系列乱数は、２５−１個の相異なるコードの循環パターンであるので、Ｍ系列コードトラック７０２の平行光が透過しない部分を『０』、透過する部分を『１』として、隣接する５ビット分のパターンを読み取れば、そのパターンは円周上に１ケ所しか存在しないので、一回転を３１（＝２５−１）分割した内の何番目の位置かという情報Ｎを示すことができる。
【０００４】
インクリメンタルコードトラック７０３は、明暗が円周上に３１回繰り返すパターンとなっており、インクリメンタルコードトラック７０３に沿って配設された検出素子７０４ｆ〜ｉは、各々
【数１】
2007322301.tif 000003
ずつ間隔をあけて位置しており、検出素子７０４ｆは正弦正相信号ＳａＰ、検出素子７０４ｇは余弦負相信号ＣａＮ、検出素子７０４ｈは正弦負相信号ＳａＮ、検出素子７０４ｉは余弦正相信号ＣａＰを夫々出力する。図示しない検出信号処理部では、正相と負相とは電気的に差動になるよう接続されており、（ＳａＰ−ＳａＮ）及び（ＣａＰ−ＣａＮ）のように正弦信号同士、余弦信号同士を減算し、互いに直交する二相信号Ｓａ、Ｃａとする。この後、この二相信号をアナログ／ディジタル変換してディジタル信号Ｓｄ、Ｃｄとする。次に、オフセット成分を除去するなどの処理を行い、最終的に内挿処理をして、一回転を３１分割した中の絶対位置データθｏを出力する。
【０００５】
更に、一回転内の絶対位置を微細に算出するために、一回転を３１分割した内の何番目の位置かという情報Ｎと、一回転を３１分割した中の絶対位置データθｏとを
【数２】
2007322301.tif 000004
のように結合した一回転絶対位置データθとする。
【０００６】
さて、以上で示した検出処理は、絶対位置検出器が電源投入直後等の初期状態或いは絶対位置データ要求信号入力時にのみ行われるのが一般的である。それ以外（以降）の稼動時には、インクリメンタルコードトラック７０３を検出する検出素子７０４ｆ〜ｉの信号から算出されるθｏの増減変化をカウントしつつ、一回転絶対位置データθを検出し続ける。
【０００７】
しかしながら、θｏの増減変化をカウントしつつ、一回転絶対位置を検出し続ける方式においては、θｏの増減変化のカウントミスや、検出素子７０４ｆ〜ｉの検出信号にノイズ外乱等が混入したりした場合の異常検出ができない状態であった。このようなことを鑑みて、特許第３１１１５４６号にあるような異常検出方法が公知となっている。この技術に従えば、θｏの増減変化をカウントすることによって求められる一回転絶対位置に基づいて、Ｍ系列コードトラック７０２を検出する検出素子７０４ａ〜ｅの検出信号に対応したコードを発生させ、そのコードと、検出素子７０４ａ〜ｅにて実際に検出したコードとを比較することで異常検出を行っている。異常検出を行うことで、より信頼性の高い絶対位置検出器とすることができる。
【０００８】
昨今の絶対位置検出器を用いるサーボシステムにおいては、制御系ループの高速応答化が日進月歩で進み、絶対位置検出器にあっても、絶対位置データ要求信号を入力してから絶対位置データを出力するまでの時間に対して高速化の要求が強くなってきている。そのような中、特許文献１にあるような異常検出方法によれば、すべての検出素子群から検出信号を得、処理せねばならなかった。
【０００９】
【特許文献１】特許第３１１１５４６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上で示してきた従来の絶対位置検出器にあっては、電源投入直後等の初期状態或いは絶対位置データ要求信号入力時に絶対位置データを出力して以降、インクリメンタルコードトラック７０３を検出する検出素子７０４ｆ〜ｉの検出信号から得られるインクリメンタルデータをカウントすることで、絶対位置を検出し続けるタイプの場合、高速応答性は優れているものの、異常検出機能を備えていないため、位置検出器としての信頼性が低くなってしまっていた。また、この課題を補うために、特許文献１に示されているように、すべての検出素子群の検出信号を処理することで異常検出を行うことができるものの、検出素子群の検出に時間を要し、且つ、その検出信号処理に時間を要することとなってしまい、高速応答性を損なってしまっていた。
【００１１】
以上のような事情を鑑み、本発明は、異常検出機能を備えつつも高速応答が可能な絶対位置検出器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の絶対位置検出器は、上述の課題を解決するために、絶対位置コードパターンと、規則的な繰り返しパターンを有するインクリメンタルパターンとからなる被検出体と、前記絶対位置コードパターンに対向して配設される複数の検出素子からなる絶対位置コードパターン検出素子群と、前記インクリメンタルパターンに対向して配設されるインクリメンタルパターン検出素子群とを備え、初期状態或いは絶対位置データ要求信号入力時に、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データと前記絶対位置コードパターン検出素子群から出力される絶対位置コード検出データとを結合して絶対位置データを出力し、それ以降の稼動時には、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって絶対位置データを出力する絶対位置検出器であって、初期状態或いは絶対位置データ要求信号入力時に絶対位置データを出力して以降、前記インクリメンタルパターン検出素子群から出力されるインクリメンタル検出データをカウントすることによって出力される前記絶対位置データに基づいて前記絶対位置コードパターン検出素子群で検出するであろうコードに対応したコードを導出する絶対位置コード導出部と、前記絶対位置コードパターン検出素子群の内、前記絶対位置コードを導出するために最低限必要な個数より少なく、且つ、測定軸方向に連続する検出素子の検出データを有効とする検出データ有効処理部と、前記絶対位置コード導出部で導出したコードの内、前記検出データ有効処理部で有効とした検出データに相当するコードと前記検出データ有効処理部で有効とした検出素子群の検出データとを比較するコード比較部と、前記コード比較部から出力される比較の結果が、一定の条件を満たす場合に、絶対位置検出異常が発生したことを判定する異常判定部とを備えたものである。
【００１３】
また、本発明に係る絶対位置検出器の１つの態様では、異常判定の信頼性を向上させるために、前記コード比較部から出力される過去ｎ回分の比較の結果を記憶する記憶手段と、前記記憶手段に記憶された過去ｎ回分の比較の結果が一定条件を満たす場合に、絶対位置検出異常が発生したことを判定する異常判定部を備えたものである。
【００１４】
更には、本発明に係る絶対位置検出器の１つの態様では、前記絶対位置コード導出部で導出したコードの内、前記検出データ有効処理部で有効とした検出データに相当するコードと、測定軸方向に対して前記コードの前後１つ分ずつのビットが、すべて同じ値であった場合には、前記コード比較部から出力される比較の結果を表す値の重み付けを増加させて、異常判定の信頼性を向上させている。
【００１５】
或いは、本発明に係る絶対位置検出器の１つの態様では、前記絶対位置コード導出部で導出したコードの内のある１つのビットについて、測定軸方向に対して前記ある１つのビットの前後１つ分ずつのビットが、前記ある１つのビットとすべて同じ値であった場合には、前記コード比較部で比較する前記ある１つのビットの比較の結果を表す値の重み付けを増加させて異常判定を行うものである。
【発明の効果】
【００１６】
本発明の絶対位置検出器によれば、電源投入直後等の初期状態或いは絶対位置データ要求信号入力時に絶対位置データを出力して以降、インクリメンタルコードを検出して得られる検出データの増減変化をカウントして絶対位置を検出し続ける構成に加えて、検出異常を検知する構成が付加されているので、絶対位置検出器としての信頼性が高いものとすることができる。更に、検出異常を検知する構成において、絶対位置コードを検出する検出素子の内、１つ乃至すべてよりも少ない限定された検出素子の検出データがあればよいので、検出データの処理速度を高速化できる。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態（以下、実施形態とする）について、以下図面を用いて説明する。本実施形態は検出信号の異常判定に関するものであり、検出部の構成に関しては、従来の構成が使用できるので、従来の例として示した図７の一回転絶対位置検出器の検出部を使用して説明する。図１は、本実施形態における図７の検出素子７０４ａ〜ｉの検出信号の処理の一例を示す概略構成図である。インクリメンタルコードトラック７０３を検出する検出素子７０４ｆ〜ｉの検出信号が、カウンタ等よりなる検出データ処理部１０２にて絶対位置データθを出力するところまでは既に説明済みであるので、説明を省略する。異常判定処理部１１１を構成する絶対位置コード導出部１０１は、カウンタ等よりなる検出データ処理部１０２から絶対位置データθを入力した後、
【数３】
2007322301.tif 000005
なる演算を行い、この結果の整数部ｋを算出する。次に、図９に示す表の上からｋ番目の値を導出する。また他方で、絶対位置コード導出部１０１は、異常判定処理部１１１を構成する有効ビット指令部１１０から抽出すべきビットを指示する信号ＳＲＢを入力しており、この指示に従って、導出してきた５ビットのコードの内、指示されたビットのみ抽出し、異常判定処理部１１１を構成するコード比較部１０４へコードデータＫＳＧを出力する。わかりやすく数値で説明すると、仮に、θ＝２６７であり、ＳＲＢが５ビットの内、左から２番目、３番目、４番目を指示するものであったとする。すると、
【数４】
2007322301.tif 000006
となり、この整数部は『２３』となる。次に、図９の表の上から２３番目のビットデータ『００１１０』を導出する。抽出すべきビットが、左から２番目、３番目、４番目であるので、『０１１』を抽出する。
【００１８】
Ｍ系列コードトラック７０２を検出する検出素子７０４ａ〜ｅの検出信号は、異常判定処理部１１１を構成する検出データ有効処理部１０３へ送出される。検出データ有効処理部１０３は、一方で有効ビット指令部１１０から有効とすべきビットを指示する信号ＳＲＢを入力しており、これに従って検出素子７０４ａ〜ｅから有効とする検出データを選定する。上述の数値説明例の場合、検出素子７０４ｂ〜ｄの検出信号を有効とすることになる。検出データ有効処理部１０３は、選定した検出信号を二値化し、コード比較部１０４へコードデータＣＳＧとして出力する。コード比較部１０４では、コードデータＣＳＧとコードデータＫＳＧの各ビットの比較を行い、一致しないビット数を数値化して異常判定処理部１１１を構成する異常判定部１０５へ出力する。先程の数値説明例の場合、コード比較部１０４では、互いに３ビットずつのコードデータＣＳＧ、ＫＳＧを比較するので、すべて一致した場合には『００』を、１つだけ不一致の場合には『０１』を、２つ不一致の場合には『１０』を、すべて不一致の場合には『１１』を異常判定部１０５へ出力する。
【００１９】
本実施形態において、異常判定部１０５は、一定の条件を満たす場合に、絶対位置検出異常が発生したことを判定する。例えば、異常判定部１０５は、２つ以上不一致のデータ『１０』乃至は『１１』を入力したら、絶対位置検出異常が発生したと判定しても良いし、すべて不一致のデータ『１１』を入力した場合のみ絶対位置検出異常が発生したとしても良い。即ち、一定の条件とは、本実施形態に係る絶対位置検出器を取り扱う側が自由に設定できる領域であり、本実施形態が一意の条件に限定されるものではないということである。同様のことは、有効ビット指令部１１０の有効とする検出データについても、本実施形態に係る絶対位置検出器を取り扱う側が自由に設定できる領域である。いずれにしても、異常判定部１０５は、一定の条件を満たした場合のみ、絶対位置検出異常が発生したことを意味する信号ＥＲＲを出力する。
【００２０】
図２は、本実施形態の第１変形例に係る異常検出処理の構成を示す概略構成図であり、図１と同一構成要素には同一符号を付す。コード比較部１０４までの処理は図１の例と同様であるので、説明を省略する。コード比較部１０４で不一致のレベルを数値化されたデータは、記憶手段２０１へ出力される。記憶手段２０１では、過去ｎ回分の不一致のレベルを数値化されたデータを格納し、新たなデータを入力したら、ｎ回前のデータを消去するサイクルを設定されている。異常判定部２０２では、記憶手段２０１に格納されている過去ｎ回分のデータが、一定の条件を満たした場合に、絶対位置検出異常が発生したことを意味する信号ＥＲＲを出力する。ここでもわかりやすくするために、仮想的な数値で説明する。過去ｎ回分のｎを３とし、有効ビット指令部１１０は検出素子７０４ｃ、即ち左から３番目を有効とする指令信号ＳＲＢを発信しているものとする。すると、検出データ有効処理部１０３は、検出素子７０４ｃの検出値を二値化したコードデータＣＳＧをコード比較部１０４へ出力する。これとは別に、左から３番目のビットを指示する信号ＳＲＢを入力した絶対位置コード導出部１０１は、θから導出した５ビットのコードの左から３番目を抽出し、コードデータＫＳＧとしてコード比較部１０４へ出力する。コード比較部１０４では、互いに１ビットずつのコードデータＣＳＧ、ＫＳＧを比較し、一致の場合は『０』、不一致の場合は『１』を記憶手段２０１へ出力する。異常判定部２０２では、過去３回分のコード比較結果から異常判定を行う。ここで、先程と同義の説明をするが、異常判定部は、記憶手段に記憶された過去ｎ回分の比較の結果が一定条件を満たす場合に、絶対位置検出異常が発生したことを判定するとなっている。この一定の条件とは、第１変形例に係る絶対位置検出器を取り扱う側が自由に設定できる領域であって、例えば、過去３回分の比較結果の中に不一致を意味する『１』というデータが、２つ以上記憶されていた場合に絶対位置検出異常の判定を下しても良いし、同３つすべてが『１』の場合のみ絶対位置検出異常の判定を下しても良い。
【００２１】
また、別の手法として、記憶手段２０１が過去分の比較データを単純に記憶するのではない方法も説明する。例えば、検出データ有効処理部１０３で１ビット分のデータを処理するように選定されていたとする。ここで、コード比較部１０４において、比較の結果、不一致となった場合、不一致を示すデータ『１０』を記憶手段２０１へ出力する。逆に、一致となった場合、一致を示すデータ『０１』を記憶手段２０１へ出力する。記憶手段２０１では、不一致を示すデータ『１０』を入力したら、現在のデータに『１０』を二進数加算する処理を行い、一致を示すデータを入力したら現在のデータから『０１』を二進数減算する処理を行うものとする。但し、現在のデータが『００』の場合には減算処理を行わない。このように処理された現在のデータについて、異常判定部２０２は一定の条件を満たすか否かの判定を行う。つまり、現在のデータが一定の数値を超えたら絶対位置検出異常の発生を示す信号ＥＲＲを発生するというものである。この例においては、記憶手段２０１が単なる記憶手段機能だけでは実現し得ないので、簡単な加減計算のできる演算器が必要である。
【００２２】
このように記憶手段２０１を用いて、絶対位置検出異常の判定を行えば、過去分のデータを利用できることから、検出素子７０４ａ〜ｅの内、有効とする検出素子７０４ａ〜ｅを減らしても信頼性を維持できる。図３は、一回転絶対位置検出器の検出部の構成の一例を示す斜視図である。この例は、図７の光学式の検出原理と異なり、検出素子３０４ａ〜ｉに磁気抵抗素子を使用し、磁性材よりなるＭ系列コード板３０２及び検出用の歯車３０３の凹凸を検出するものである。図示したように、検出素子３０４ａ〜ｅは、図示はしていないがほぼ直方体形状のケースに内包されるため、平面上に配設されており、検出素子群の中央部から遠い位置に配設された検出素子は、Ｍ系列コード板３０２等との空隙量が広くなっており、検出感度が低い。このような構成においては、検出素子３０４ｃの検出データが最も信頼性が高い。この例で示す絶対位置検出器にあっては、異常検出を判定するために有効とする検出素子を検出感度の高いほぼ中央部に配設される１つに絞りたいところである。このような要求に、図２で示した構成は好適である。
【００２３】
次に本実施形態に係る第２変形例を図３及び図４を用いて説明する。図４は、第２変形例に係る絶対位置検出器の処理構成の一例を示す概略構成図であり、図３の同義を指す構成要素には同一符号を付す。また、図５は、検出素子３０４ｃの検出信号を一回転分示すグラフである。図５によれば、Ｍ系列コード板３０２の凸部を検出するときは、約３Ｖの電圧レベルを示し、同凹部を検出するときは、約２Ｖの電圧レベルを示している。この信号を検出データ有効処理部４０３にて二値化する際には、２．５Ｖにしきい値を設定し、しきい値より小さい場合は『０』、同大きい場合は『１』のようにする。このグラフによれば、Ｍ系列コード板３０２の凸部或いは凹部が比較的連続する領域において、電圧レベルが安定していることが分かる。これは即ち、凸部或いは凹部が比較的連続する領域にあっては、検出信号の信頼性が高いことを意味する。
【００２４】
検出データ有効処理部４０３は、有効ビット指令部４１０の指令信号ＳＲＢに従い、Ｍ系列コード板３０２を検出する検出素子３０４ａ〜ｅの検出信号の内、有効とする検出信号を選定する。選定した検出信号を二値化し、コードデータＣＳＧとしてコード比較部４０４へ送出する。これとは別に、有効ビット指令部４１０は、５ビットの検出信号の内、検出データ有効処理部４０３が選定した検出信号に対応するビットと、そのビットの測定軸方向に前後１ビットずつに対応するビットを指定する信号ＳＲＣを絶対位置コード導出部４０１へ送出する。絶対位置コード導出部４０１では、前述のようにθから５ビット分のコードを導出し、抽出すべきビットを指定する信号ＳＲＣに従って有効ビットを抽出する。抽出されたコードデータＫＳＨは、コード比較部４０４へ出力される。コード比較部４０４では、コードデータＫＳＨの一番左（先頭）と一番右（最後）のビットを除いたコードデータと、検出データ有効処理部４０３から入力したコードデータＣＳＧとを比較し、一致しないビットの数を算出する。次に、コードデータＫＳＨのビットデータが、すべて『０』或いはすべて『１』であるか否かを算出する。もし、すべて『０』或いはすべて『１』であったら、一致しないビットの数に重み付けを増加するために、係数ｑ（ｑ＞１）を乗算する。そうでない場合は、一致しないビットの数はそのままである。このようにして算出した一致しないビットの値は、異常判定部４０５へ送出される。異常判定部４０５では、入力した一致しないビットの値が一定条件を満たす場合に、絶対位置検出異常が発生したことを示す信号ＥＲＲを出力する。
【００２５】
上述の例に、若干アレンジを加え、実際の数値にて説明する。仮に、θ＝２００とし、重み付け増加の係数ｑを『２』とし、異常判定部４０５での異常発生を示す条件を『１１０１』以上とし、有効ビット指令部４１０の指令する有効ビットは、検出素子３０４ｃのみ、即ち左から３番目のみを有効とする。よって、指令信号ＳＲＣは、左から２番目、同３番目、同４番目を指令するものである。検出データ有効処理部４０３は、検出素子３０４ｃの検出信号を二値化し、コードデータＣＳＧとしてコード比較部４０４へ送出する。絶対位置コード導出部４０１では、
【数５】
2007322301.tif 000007
なる計算を行い、図９の表における上から１８番目の５ビットのコード『１１１１１』を導出し、ビット抽出を指定する信号ＳＲＣに従って、『１１１』なるコードデータＫＳＨを導出する。この『１１１』というコードデータＫＳＨは、コード比較部４０４へ送出される。
【００２６】
コード比較部４０４では、コードデータＫＳＨの一番左（先頭）と一番右（最後）のビットを除いたコードデータ『１』と、コードデータＣＳＧとを比較し、一致しているか否かを比較する。不一致の場合は二進数『０１００』を、一致の場合は二進数『０００１』という比較結果とする。次に、コードデータＫＳＨのビットデータが、すべて『０』或いはすべて『１』であるか否かを算出する。第２変形例においては、コードデータＫＳＨのすべてのビットが『１』であるので、比較結果を重み付け増加の係数ｑ倍する。ｑ＝２としているので、実際には比較結果を２倍する。すると、比較結果が不一致の場合は『１０００』に、一致の場合は『００１０』となる。この比較結果を、異常判定部４０５へ送出する。異常判定部４０５では、比較結果が二進数で『０１００』以上の数値の場合は、現在のデータに比較結果を加算する。逆に、比較結果が『０１００』より小さい場合には、現在のデータから比較結果を減算する。なお、減算処理は減算処理後の現在のデータが『００００』より小さくなるときには『００００』とする。このように処理された現在のデータが、『１１０１』以上となったら、異常判定部４０５は絶対位置検出異常が発生したものと判定を下し、信号ＥＲＲを出力する。この例にあっては、凸部或いは凹部が連続する領域を検出しているときの重み付けを、そうでないときの２倍にアップさせ、異常検出の精度を高めるものである。
【００２７】
重み付けを増加させるための係数ｑについて、上述までの例では、比較結果に対して係数ｑを乗算する場合について説明したが、これとは異なる方法として、次のような方法も一例として説明する。ｑ＝１として、コードデータＫＳＨのビットデータが、すべて『０』或いはすべて『１』であった場合には、比較結果にｑを加算する。このようにして重み付けを付加された比較結果が、異常判定部４０５にて一定の条件を満たせば異常の判定を行う。異常判定の判定基準となる一定の条件や、比較結果の一致或いは不一致の場合の値や、重み付けの係数の値とその付加の仕方等は、絶対位置検出器を使用する側で自由に取り決められるものである。
【００２８】
次に本実施形態に係る第３変形例を、図６を用いて説明する。図６は、アブソリュートリニアエンコーダの検出部の斜視図である。被検出体６０１は、規則的に明暗が繰り返すインクリメンタルトラック６０３と、不規則に明暗が配置されたアブソリュートトラック６０２からなり、図示しない固定側に固定されている。フォトダイオードのような受光素子からなる検出素子６０４ａ〜ｍは、被検出体６０１を挟んで反対に配置される図示しない発光ユニットの平行光を検出信号に変えて出力する。また、検出素子６０４ａ〜ｍと発光ユニットは、図示しない可動側に固定され、被検出体６０１の測定軸方向に可動自在となっている。有効ビット指令部では、検出素子６０４ｅ〜ｍの９ビット分の内、９ビットより少ないビット数を有効とする指令信号を、絶対位置コード導出部と検出データ有効処理部へ送出する。検出データ有効処理部では、指令された分の検出データを二値化し、コード比較部へ送出する。絶対位置コード導出部は、カウンタ等よりなる検出データ処理部から入力する絶対位置データθに基づいて、有効とされた検出素子６０４ｅ〜ｍに相当するビットを導出し、コード比較部へ送出する。コード比較部では、送られてきた２つのコードを比較し、一致或いは不一致の値を算出する。次に、絶対位置コード導出部から入力したコードの中のある１つのビットに対して、その前後１つ分ずつのビットが、ある１つのビットとすべて同じ値か否かを算出する。即ち、絶対位置コード導出部から入力したコードの中に、３つ連続して同じ値があるか否かを算出する。そして、３つ連続して同じ値が存在した場合には、その３つの連続する真ん中のビットについて、比較の結果で得られる値の重み付けを増加させる。このようにして算出された比較の結果の値を、異常判定部へ送出する。異常判定部では、比較の結果がある一定の条件を満たしていれば、異常が発生したものと判定し、絶対位置検出異常を示す信号ＥＲＲを出力する。
【００２９】
これもわかりやすくするために、仮想的な数値で説明する。有効ビット指令部は、検出素子６０４ｇ〜ｋ、即ち左から３番目、４番目、５番目、６番目、７番目を有効とし、検出データ有効処理部で有効とした検出素子６０４ｇ〜ｋで実際に得られた検出データ二値化後のコードが『００１０１』とし、絶対位置コード導出部が導出したコードが『１０１１１』であり、重み付け増加対象ビットの値は２倍に重み付けられるものとし、異常判定に係る一定の条件を二進数『１１』以上とする。コード比較部は、検出データ有効処理部から入力したコード『００１０１』と、絶対位置コード導出部から入力したコード『１０１１１』とを比較する。すると、不一致のビット数が２つ存在するので、二進数『１０』という値を算出する。次に、絶対位置コード導出部から入力したコード『１０１１１』の内、３つ同じ値が連続する部分があるか否かを算出する。而して、入力したコードの左から３番目、４番目、５番目が連続して『１』であり、これに該当する。よって、入力したコードの左から４番目のビットの比較結果に重み付け２倍を付加する。入力したコードの左から４番目同士を比較すると、不一致であるので、この部分の比較の結果は二進数で『１０』となる。これに、コードの左から１番目の不一致結果の値『０１』とを加算し、トータルの比較の不一致の結果は『１１』となる。コード比較部は、この比較の結果を、異常判定部へ送出する。異常判定部は、コード比較部から入力した不一致の値『１１』が、異常判定に係る一定の条件『１１』以上に合致するため、絶対位置検出異常の発生を意味する信号ＥＲＲを出力する。
【００３０】
以上、本実施形態および各変形例について説明したが、本発明はこれらだけに限定されるものではない。例えば、主に５ビットと９ビットのＭ系列コードを例に絶対位置コードを説明したが、ビット数やコード方式はこれに限定されるものではない。処理構成にしても、本実施形態等にて説明した構成に限定されるものではなく、検出素子群の内の限られた検出信号と、インクリメンタルデータをもとに検出している絶対位置データから相応するコードとを、比較、判定する構成であれば、須く本発明の絶対位置検出器とすることができる。また、本実施形態等ではコードの中に同じ値が連続する場合に、重み付けを増す処理を特徴としているが、逆に、コードの値が『０１０１０１』のように頻繁に変化する領域の重み付けを減らすような処理をしても、相対的にそうでない領域（同じ値が連続する領域）の重み付けを増すこととなるので、本実施形態等の絶対位置検出器となる。無論、異常判定とする一定の条件や重み付けの係数等についても、本実施形態等の中で説明したものに限定されるものではなく、本実施形態等の絶対位置検出器を利用する当事者が自由に設定できるものであり、本実施形態等の絶対位置検出器の範囲を限定するものではない。
【図面の簡単な説明】
【００３１】
【図１】本実施形態に係る絶対位置検出器の処理構成の一例を示す概略構成図である。
【図２】第１変形例に係る絶対位置検出器の処理構成の一例を示す概略構成図である。
【図３】一回転絶対位置検出器の検出部の構成を示す斜視図である。
【図４】第２変形例に係る絶対位置検出器の処理構成の一例を示す概略構成図である。
【図５】図３の検出素子３０４ｃの検出信号を一回転分示すグラフである。
【図６】アブソリュートリニアエンコーダの検出部の構成を示す斜視図である。
【図７】図３とは異なる一回転絶対位置検出器の検出部の構成を示す斜視図である。
【図８】５ビットのＭ系列コードを生成するシフトレジスタの構成を示す図である。
【図９】図８のシフトレジスタで生成される５ビットのＭ系列全コードを示す表である。
【符号の説明】
【００３２】
１０１，４０１  絶対位置コード導出部、１０２  検出データ処理部、１０３，４０３  検出データ有効処理部、１０４，４０４  コード比較部、１０５，２０２，４０５  異常判定部、１０６  内挿処理部、１０７  除算器、１０８ａ，１０８ｂ  減算器、１０９ａ，１０９ｂ  アナログ／ディジタル変換器、１１０，４１０  有効ビット指令部、１１１，２１１，４１１  異常判定処理部、２０１  記憶手段、３０４ａ〜ｉ  検出素子、６０４ａ〜ｍ，７０４ａ〜ｉ  検出素子、８０２ａ〜ｅ  シフトレジスタ。
【図１】
2007322301.tif 000008
【図２】
2007322301.tif 000009
【図３】
2007322301.tif 000010
【図４】
2007322301.tif 000011
【図５】
2007322301.tif 000012
【図６】
2007322301.tif 000013
【図７】
2007322301.tif 000014
【図８】
2007322301.tif 000015
【図９】
2007322301.tif 000016