(57)【要約】【課題】利用可能性が高いブリッジ配線を作成することができる半導体集積回路装置の設計方法を提供すること。【解決手段】改版対象層であるＬＢ層において配線が作成されていない空き領域を抽出し、空き領域間を接続するブリッジ配線ＢＤを作成するようにした。改版対象層であるＬＢ層において、配線が作成されていない空き領域に論理変更のための配線が作成され、その配線がブリッジ配線ＢＤと接続される。【選択図】図８
2007273847.tif 000002
【特許請求の範囲】
【請求項１】
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計方法であって、
前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線を空き領域間に作成したことを特徴とする半導体集積回路装置の設計方法。
【請求項２】
前記空き領域に接するネット数を抽出し、該ネット数に応じた本数の前記ブリッジ配線を作成した、ことを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項３】
前記ブリッジ配線は、前記第１の配線層に作成された配線と、該配線と前記第２の配線層の配線を接続するためのコンタクトと、から構成されたことを特徴とする請求項１又は２記載の半導体集積回路装置の設計方法。
【請求項４】
前記空き領域の枠に隣接する配線グリッドを起点とし、各起点について他の空き領域との間の接続経路をそれぞれ探索する工程と、
前記接続経路により接続される接続点の座標と配線長とを前記起点に対応づけてそれぞれ記憶する工程と、
前記接続点の座標と配線長とを読み出し、所定の優先順位に従って前記接続点間のブリッジ配線を作成する工程と、
を備えたことを特徴とする請求項１〜３のうちの何れか一項に記載の半導体集積回路装置の設計方法。
【請求項５】
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計装置であって、
前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線を空き領域間に作成したことを特徴とする半導体集積回路装置の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の設計方法及び設計装置に関するものである。
近年、半導体集積回路装置は、（ＬＳＩ）は大規模化・高集積化が進められ、多くの配線層を利用して素子が接続されている。そして、半導体集積回路装置の作成後、仕様の変更等により、回路を修正する必要が生じる場合がある。この回路修正は、半導体集積回路装置の作成に用いられるマスクを改版することにより行なわれることが多い。そして、少ないマスク層の改版により回路修正を行なうことが求められている。
【背景技術】
【０００２】
従来、半導体集積回路装置の回路修正をマスクの改版により行なう方法として、迂回配線（ダミー配線）を所定の配線層に予め挿入し、該迂回配線を利用することで、少ないマスク層の改版にて回路修正を行なう方法が開示されている（例えば、特許文献１，特許文献２参照）。
【特許文献１】特開平６−２１６２４７号公報
【特許文献２】特開２０００−２５２３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記の従来方法では、迂回配線の配置位置、長さを最適化する手段が開示されていないため、必ずしも配線修正に適した配線があるとは限らず、改版するマスクの数が増加する虞があった。
【０００４】
迂回配線の利用率を高めるために、空き領域に可能な限り迂回配線を挿入することが考えられる。しかしながら、利用した迂回配線において不要な配線部分が配線に付加されるため、その回路に対して大きな配線容量が付加されることになり、遅延が増大するため、迂回配線を利用することが難しいという問題があった。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、利用可能性が高いブリッジ配線を作成することができる半導体集積回路装置の設計方法及び設計装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明によれば、前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線が空き領域間に作成される。従って、必要とされる空き領域間にブリッジ配線が作成されるため利用度が高く、空き領域の全てにブリッジ配線を作成する場合に比べて作成されるブリッジ配線の配線長が短いため余分な配線容量が付加することがない。
【０００７】
請求項２に記載の発明によれば、前記空き領域に接するネット数が抽出され、該ネット数に応じた本数の前記ブリッジ配線が作成される。従って、必要な本数のブリッジ配線を作成することができる。
【０００８】
請求項３に記載の発明によれば、前記ブリッジ配線は、前記第１の配線層に作成された配線と、該配線と前記第２の配線層の配線を接続するためのコンタクトと、から構成される。従って、第２の配線層に配線を形成する、つまり第２の配線層のみを改版することで、論理接続を変更した半導体集積回路装置を作成することができる。
【０００９】
請求項４に記載の発明によれば、前記空き領域の枠に隣接する配線グリッドを起点とし、各起点について他の空き領域との間の接続経路をそれぞれ探索する工程と、前記接続経路により接続される接続点の座標と配線長とを前記起点に対応づけてそれぞれ記憶する工程と、前記接続点の座標と配線長とを読み出し、所定の優先順位に従って前記接続点間のブリッジ配線を作成する工程と、が備えられる。
【００１０】
請求項５に記載の発明によれば、前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線が空き領域間に作成される。従って、必要とされる空き領域間にブリッジ配線が作成されるため利用度が高く、空き領域の全てにブリッジ配線を作成する場合に比べて作成されるブリッジ配線の配線長が短いため余分な配線容量が付加することがない。
【発明の効果】
【００１１】
本発明によれば、利用可能性が高いブリッジ配線を作成することが可能な半導体集積回路装置の設計方法及び設計装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１は、半導体集積回路装置の配線処理，配線修正処理を実施するためのコンピュータシステムの概略構成図である。
【００１３】
このコンピュータ１１は、一般的なＣＡＤ（Computer Aided Design ）装置からなり、中央処理装置（以下、ＣＰＵという）１２、メモリ１３、磁気ディスク１４、表示装置１５、入力装置１６、及び外部記憶装置１７により構成され、それらはバス１８を介して相互に接続されている。
【００１４】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、半導体集積回路装置の配線処理，配線修正処理を実行する。メモリ１３には、各種処理を実現するために必要なプログラムとデータが格納され、このメモリ１３としては、通常、キャッシュ・メモリ，システム・メモリ，及びディスプレイ・メモリ等（図示略）を含む。
【００１５】
表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等（図示略）が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等（図示略）が用いられる。
【００１６】
磁気ディスク１４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等（図示略）を含む。この磁気ディスク１４には、半導体集積回路装置の配線処理，配線修正処理のためのプログラムデータ、ネットリストやレイアウトデータ等の各種データが格納されている。ＣＰＵ１２は、入力装置１６等による指示に応答して前記プログラム，データをメモリ１３へ転送し、それを逐次実行する。
【００１７】
ＣＰＵ１２が実行するプログラムデータは、記録媒体１９にて提供される。外部記憶装置１７は、使用される記録媒体１９に対応するものであり、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、外部記憶装置１７を介して記録媒体１９からプログラムデータを読み出し、それを磁気ディスク１４にインストールする。
【００１８】
記録媒体１９はコンピュータ読み取り可能な記録媒体であり、例えば、ＣＤＲＯＭ，ＤＶＤ等の光ディスク１９ａ、磁気テープ(MT)，フレキシブルディスク，光磁気ディスク(MO,MD,…)等の磁気媒体１９ｂが用いられる。尚、半導体メモリや外部接続されるハードディスク装置等が用いられても良い。この記録媒体１９に、上述のプログラムデータを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００１９】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムデータを記録した媒体、ディスク装置、通信媒体を介してコンピュータ１１が接続されるサーバ装置の記憶装置、等を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、いったん他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２０】
次に、半導体集積回路装置の配線処理，配線修正処理を説明する。
図２（ａ）は、半導体集積回路装置の初版レイアウトデータを作成する処理の一部フローチャートである。
【００２１】
ステップ２１において、図１のＣＰＵ１２は、メモリ１３又は磁気ディスク１４に記憶されたネットリストとライブラリデータに基づいて、半導体集積回路装置を構成するセルなどを配置し、セル間等を配線にて接続し、作成したレイアウトデータをメモリ１３又は磁気ディスク１４に記憶する。
【００２２】
ステップ２２において、ＣＰＵ１２は、半導体集積回路装置のレイアウトデータに対して、第１の配線層として所定の配線層に対してブリッジ配線を挿入し、挿入後のレイアウトデータを記憶する。半導体集積回路装置は多層配線構造であり、製造プロセスでは、アルミニウムや銅等の金属配線を形成するためのマスク、拡散層を形成するためのマスク、配線層間の絶縁層に開孔されたスルーホール（ビアとも呼ばれる）を介して配線層間等を接続するためのコンタクトを形成するためのマスク（スルーホールを形成するためのマスク）、等が使用される。ブリッジ配線は、所定の金属配線層に作成された未接続の配線、当該配線の配線層と他の配線層を接続するためのコンタクト、を含む。
【００２３】
ＣＰＵ１２は、第２の配線層として所定の改版対象層に対応する配線層にブリッジ配線を作成する。詳述すると、ＣＰＵ１２は、先ず、改版対象層において、配線が存在しない配線トラックを空き領域として抽出する。この時、空き領域に接するネット数と空き領域の面積がそれぞれ所定値を越える場合、その空き領域を複数の領域に分割し、分割数に応じた数のブリッジ配線を領域間に挿入する。そして、ＣＰＵ１２は、空き領域間の配線必要本数を、その空き領域に接するネットの種類数に基づいて決定する。
【００２４】
空き領域間の配線必要本数は、その領域に接する改版対象層の配線のネット全てを、他の空き領域を介して接続を変更したネットに接続するために必要な本数である。配線が存在しない配線トラック全てにブリッジ配線を作成した場合、その配線を利用したネットに対して、必要以上に配線容量が付加され、信号遅延時間、信号レベルが悪化する。また、メタルＥＣＯによる論理変更規模は、セルを実質的に追加・削除しない制限を考慮すると、回路全体の規模の０．０１パーセント程度に限られる。このため、空き領域間にブリッジ配線を作成するとともに、ブリッジ配線の本数をその空き領域に隣接するネットの数とすることで十分に対応が可能である。
【００２５】
次に、ＣＰＵ１２は、ブリッジ配線を挿入する配線層に存在する配線の座標値を、障害物データとして抽出する。
次に、ＣＰＵ１２は、空き領域の枠に隣接している配線グリッドを起点とし、他の空き領域との間の接続経路を探索する。この時、ＣＰＵ１２は、抽出した障害物データを用いて、最短な接続経路を探索する。そして、ＣＰＵ１２は、接続経路の配線により接続される配線トラックを接続点とし、最短な接続経路から配線長を決定し、テーブルに起点）に、接続点の座標値と配線長とを関連付けて格納する。テーブルは、例えばメモリ１３に記憶されている。
【００２６】
空き領域の枠に隣接している全ての配線グリッドについて接続点の座標値及び配線長をテーブルに格納すると、ＣＰＵ１２は、テーブル内のデータを、配線長をキーとして配線長の昇順にてソーティングする。
【００２７】
上記テーブルを全ての空き領域について作成すると、ＣＰＵ１２は、所定の優先順位に従ってブリッジ配線を作成する。
優先順位は、以下の通りである。
１：空き領域間の接続点で、距離が最も短い箇所を接続点とする配線。
２：改版対象層の配線方向と直交する方向（Ｙ軸）において、座標値が最大値・最小値となる箇所を接続点とする配線。
３：改版対象層の配線方向と平行な方向（Ｘ軸）において、座標値が最大値・最小値となる箇所を接続点とする配線。
４：配線長が短く、周囲に所定グリッド以上の配線トラックが存在する接続点に接続される配線。
【００２８】
ステップ２３において、ＣＰＵ１２は、ステップ２２において作成されたレイアウトデータに対して物理検証を実施する。物理検証において、ＣＰＵ１２は、配線幅、配線間隔、等の幾何的な設計ルールに従ってレイアウトデータの配線等が形成されているか否かをチェックする。
【００２９】
図２（ｂ）は、半導体集積回路装置のレイアウトデータを改版する修正処理のフローチャートである。
ステップ３１において、図１のＣＰＵ１２は、金属配線層の改版のみで論理変更が可能か否かを検討する。この検討の条件として、論理変更時に不要となるセルの実質的な削除を行わないこと、ＥＣセルの追加・変更・削除、それらを接続する配線を形成するメタル層の変更、がある。ＥＣセルは、回路変更などを見越して予め半導体集積回路装置に作られた予備のセル（冗長なセル）である。回路変更に応じて、冗長セルをネット中に追加する、使用していた論理セルと異なる論理の冗長セルを使用する（変更）、ネットの論理セルを使用しないように配線を形成する（削除）、ことが可能である。ＣＰＵ１２は、金属配線層の改版のみによる論理変更が可能な場合に次のステップに移行し、論理変更が不可能な場合に本処理を終了する。
【００３０】
ステップ３２において、ＣＰＵ１２は、論理変更を実施する。この時、メタルＥＣＯ（Engineering Change Order：ネットリストの変更に、金属配線のみの変更により対応すること）のためのネットリストを変更する。
【００３１】
ステップ３３において、ＣＰＵ１２は、ステップ３２にて作成したネットリストに基づいて、予め作成されたブリッジ配線を利用し、改版対象層においてメタルＥＣＯを実施する。改版対象層は、修正の内容に応じて設定される。この改版対象層が少なければ、回路修正した半導体集積回路装置を製造するために作成されるマスクの数が少なくなり、そのマスク作成に要する時間、コスト、等を削減することができる。
【００３２】
改版対象層は、予め作成されたブリッジ配線に応じて設定される。ＣＰＵ１２は、セルの追加・削除を行わない、つまり単なる結線のみ変更する場合、ブリッジ配線のコンタクトに接続可能な配線を形成する配線層を改版対象層に設定する。また、ＣＰＵ１２は、回路変更にＥＣセルの追加・変更・削除が伴う場合、そのＥＣセルを利用することにより修正が必要な配線層、及びそのＥＣセルをブリッジ配線と接続するために修正が必要な配線層を改版対象層に設定する。
【００３３】
例えば、ブリッジ配線がＬＣ層（金属配線層であり、半導体基板から上方に向かって３つめの層）とそのＬＣ層の配線と、その配線に接続されたコンタクトとから構成される場合、そのコンタクトによりＬＣ層の配線と接続される配線層（例えばＬＢ層）を改版対象層とする。ＥＣセルを使用するために変更が必要な配線層ＮＡ，ＬＡ，ＮＢと、ＥＣセルをブリッジ配線と接続するために修正が必要な配線層ＬＢとを、改版対象層とする。尚、配線層ＬＡは複数の金属配線のうちの最下層であり、配線層ＮＡは、配線層ＬＡの配線と拡散層を接続するコンタクトを形成するための層であり、配線層ＮＢは配線層ＬＢの配線と配線層ＬＡの配線とを接続するコンタクトを形成するための層である。
【００３４】
ＣＰＵ１２は、ステップ３２にて作成したネットリストに従って、設定した改版対象層について、配線やコンタクトなどの配線要素の追加・変更・削除をレイアウトデータに対して行い、改版後のレイアウトデータを記憶する。
【００３５】
次に、ステップ３４において、ＣＰＵ１２は、ブリッジ配線を利用し、タイミングＥＣＯを実施する。論理セルの追加・変更・削除により、ゲート遅延や配線遅延の増加・減少等により、動作タイミングが変化する。このため、タイミングの調整が必要なネットに対して、ブリッジ配線を利用してタイミング調整のための回路修正を行い、その修正後のレイアウトデータを記憶する。
【００３６】
ステップ３５において、ＣＰＵ１２は、回路修正されたレイアウトデータに対して、半導体集積回路装置のタイミング検証、物理検証を実施する。この検証においてエラーがない場合、ＣＰＵ１２は、修正処理を終了する。検証においてエラーが発生する場合、ステップ３１に移行し、修正処理を実行する。尚、発生するエラーに応じて、移行するステップを適宜変更してもよい。
【００３７】
次に、レイアウトの説明図を用いてステップ２２のブリッジ配線の挿入処理を説明する。
図３は、配置・配線処理終了後、つまり図２（ａ）のステップ２１において作成されたレイアウトデータ４１の一部拡大図である。尚、図３には、素子、ブリッジ配線を挿入する配線層（ＬＣ層）と改版対象層（ＬＢ層）の配線、及び素子と配線又は配線間を接続するコンタクトを示している。更に、図３において、図面縦方向がＬＢ層の配線方向であり、図面横方向がＬＣ層の配線方向である。
【００３８】
先ず、ＣＰＵ１２は、図４に示すように、ＬＢ層の配線に着目し、配線が存在していない配線トラックを空き領域として抽出する。尚、図４には、空き領域の配線トラックに黒丸を表示して領域を示している。そして、ＣＰＵ１２は、空き領域に接する配線のネットを抽出し、そのネットの種類に基づいて各空き領域間の配線必要本数を決定する。例えば、空き領域４２には配線Ｌ１〜Ｌ８が接し、図３を参照すると、配線Ｌ１と配線Ｌ２は同じネットであり、配線Ｌ６と配線Ｌ８は同じネットである。従って、空き領域４２に接するネットの種類は６種類となる。次に、ＣＰＵ１２は、図５に示すように、ブリッジ配線を挿入するＬＣ層に存在する配線の座標値を、障害物データとして抽出する。
【００３９】
次に、ＣＰＵ１２は、空き領域４２の枠に隣接している配線グリッドに着目する。本実施形態において、配線トラックは、テクノロジなどによって設定される間隔でマトリックス状に設定された配線グリッドと、その間隔の１／２の間隔で設定されたサブグリッドに設定されている。図６（ａ）には、現在着目としている空き領域の配線トラックを丸で囲んで示すとともに、着目する配線グリッドに十字をつけて示している。
【００４０】
そして、ＣＰＵ１２は、ブリッジ配線を配置するＬＣ層において、着目した配線グリッドの配線トラックと他の空き領域との間の接続経路を探索する。この時、先に抽出した障害物データに基づいて、ＬＣ層に存在する配線を避けて経路探索を行う。図６（ｂ）には、探索結果の接続経路Ｒ１〜Ｒ６を実線で示す。
【００４１】
ＣＰＵ１２は、上記の処理を他の空き領域についても実施する。その実施結果を図７に示す。尚、配線グリッドの数が配線必要本数より少ない場合、ＣＰＵ１２は、サブグリッドも利用して配線必要本数の接続経路を探索する。各空き領域間の接続経路がブリッジ配線の接続候補である。
【００４２】
ＣＰＵ１２は、接続経路に対し、所定の優先順位に基づいて、図８に示すように、ブリッジ配線ＢＤを作成す、このブリッジ配線を含むレイアウトデータ４３を記憶する。ブリッジ配線ＢＤは、ＬＣ層に作成された配線ＢＬと、その配線の端点に作成されたコンタクトＢＣからなる。図８には、作成したブリッジ配線にハッチングを付して示し、コンタクトを配線より小さな四角形にて示している。
【００４３】
上記のようにブリッジ配線が作成された半導体集積回路装置に対して、図９に示すように、セルＣ１の端子Ｔ１とセルＣ２の端子Ｔ２とを接続するメタルＥＣＯを行う。この時、ＣＰＵ１２は、ブリッジ配線を利用し、図９に実線で示す経路Ｒ１１に従って、ブリッジ配線を接続するように改版対象層であるＬＢ層に配線を作成する。
【００４４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）改版対象層であるＬＢ層において配線が作成されていない空き領域を抽出し、空き領域間を接続するブリッジ配線ＢＤを作成するようにした。改版対象層であるＬＢ層において、配線が作成されていない空き領域に論理変更のための配線が作成される。従って、必要とされる空き領域間にブリッジ配線を作成することで、ブリッジ配線の利用度が高い、つまり利用可能性が高いブリッジ配線を作成することができる。更に、空き領域間を接続するブリッジ配線ＢＤは、配線長が短いため、余分な配線容量が付加することがない。
【００４５】
（２）空き領域に接するネット数を抽出し、該ネット数に応じた本数のブリッジ配線ＢＤを作成するようにした。改版対象層であるＬＢ層の空き領域に形成される配線は、その空き領域に隣接する配線に接続されることが多い。従って、ネット数に対応した本数のブリッジ配線ＢＤを作成することで、必要な本数のブリッジ配線を作成することができる。
【００４６】
（３）ブリッジ配線ＢＤは、ＬＣ層に作成された配線ＢＬと、該配線ＢＬとＬＢ層の配線を接続するためのコンタクトＢＣと、から構成される。従って、ＬＢ層に配線を形成する、つまりＬＢ層のみを改版することで、論理接続を変更した半導体集積回路装置を作成することができる。
【００４７】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、ＬＢ層を改版対象層、ＬＣ層をブリッジ配線を作成する配線層としたが、それぞれの配線層を適宜変更しても良い。
【００４８】
・上記実施形態では、半導体集積回路装置の配線処理と修正処理とを同じコンピュータ１１にて行うよう説明したが、異なるコンピュータにてそれぞれの処理を行うようにしてもよい。
【００４９】
上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計方法であって、
前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線を空き領域間に作成したことを特徴とする半導体集積回路装置の設計方法。
（付記２）
前記空き領域に接するネット数を抽出し、該ネット数に応じた本数の前記ブリッジ配線を作成した、ことを特徴とする付記１記載の半導体集積回路装置の設計方法。
（付記３）
前記ブリッジ配線は、前記第１の配線層に作成された配線と、該配線と前記第２の配線層の配線を接続するためのコンタクトと、から構成されたことを特徴とする付記１又は２記載の半導体集積回路装置の設計方法。
（付記４）
前記空き領域の枠に隣接する配線グリッドを起点とし、各起点について他の空き領域との間の接続経路をそれぞれ探索する工程と、
前記接続経路により接続される接続点の座標と配線長とを前記起点に対応づけてそれぞれ記憶する工程と、
前記接続点の座標と配線長とを読み出し、所定の優先順位に従って前記接続点間のブリッジ配線を作成する工程と、
を備えたことを特徴とする付記１〜３のうちの何れか一に記載の半導体集積回路装置の設計方法。
（付記５）
レイアウトデータの所定の第１の配線層にブリッジ配線を作成する半導体集積回路装置の設計装置であって、
前記第１の配線層と異なる第２の配線層の配線が作成されていない空き領域を抽出し、各空き領域に応じた本数のブリッジ配線を空き領域間に作成したことを特徴とする半導体集積回路装置の設計装置。
（付記６）
前記空き領域に接するネット数を抽出し、該ネット数に応じた本数の前記ブリッジ配線を作成した、ことを特徴とする付記５記載の半導体集積回路装置の設計装置。
（付記７）
前記ブリッジ配線は、前記第１の配線層に作成された配線と、該配線と前記第２の配線層の配線を接続するためのコンタクトと、から構成されたことを特徴とする付記５又は６記載の半導体集積回路装置の設計装置。
（付記８）
前記空き領域の枠に隣接する配線グリッドを起点とし、各起点について他の空き領域との間の接続経路をそれぞれ探索する工程と、
前記接続経路により接続される接続点の座標と配線長とを前記起点に対応づけてそれぞれ記憶する工程と、
前記接続点の座標と配線長とを読み出し、所定の優先順位に従って前記接続点間のブリッジ配線を作成する工程と、
を備えたことを特徴とする請求項５〜７のうちの何れか一に記載の半導体集積回路装置の設計装置。
【図面の簡単な説明】
【００５０】
【図１】コンピュータシステムの概略構成図である。
【図２】（ａ）は設計処理の一部フローチャート、（ｂ）は改版処理のフローチャートである。
【図３】ブリッジ配線挿入処理の説明図である。
【図４】ブリッジ配線挿入処理の説明図である。
【図５】ブリッジ配線挿入処理の説明図である。
【図６】（ａ）（ｂ）はブリッジ配線挿入処理の説明図である。
【図７】ブリッジ配線挿入処理の説明図である。
【図８】ブリッジ配線の挿入結果の説明図である。
【図９】ブリッジ配線を利用した改版結果の説明図である。
【符号の説明】
【００５１】
ＢＤ  ブリッジ配線
ＢＬ  配線
ＢＣ  コンタクト
【図１】
2007273847.tif 000003
【図２】
2007273847.tif 000004
【図３】
2007273847.tif 000005
【図４】
2007273847.tif 000006
【図５】
2007273847.tif 000007
【図６】
2007273847.tif 000008
【図７】
2007273847.tif 000009
【図８】
2007273847.tif 000010
【図９】
2007273847.tif 000011