(57)【要約】【課題】個別の相補的コルピッツ発振器によるシングルエンド発振の制限を克服することが可能な差動相補的コルピッツ発振器を提供する。【解決手段】差動相補的コルピッツ発振器３００は、複数の相補的コルピッツ発振器３１０と、複数の相補的コルピッツ発振器３１０のソースノードに結合され、複数の相補的コルピッツ発振器３１０が差動発振を行うことを可能にするソース結合手段３２０と、を備えている。【選択図】図３
2007300597.tif 000002
【特許請求の範囲】
【請求項１】
複数の相補的コルピッツ発振器と、
前記複数の相補的コルピッツ発振器のソースノードに結合され、前記複数の相補的コルピッツ発振器が差動発振を行うことを可能にするソース結合手段と、
を備えていることを特徴とする差動相補的コルピッツ発振器。
【請求項２】
前記ソース結合手段は、ソース結合用インダクタであることを特徴とする請求項１に記載の差動相補的コルピッツ発振器。
【請求項３】
前記ソース結合用インダクタは、発振スイング時に位相雑音の特性低下を補償することを特徴とする請求項２に記載の差動相補的コルピッツ発振器。
【請求項４】
前記ソース結合手段は、抵抗、電流源、ＬＣ及びＲＬＣのいずれか一つであることを特徴とする請求項１に記載の差動相補的コルピッツ発振器。
【請求項５】
前記相補的コルピッツ発振器は、Ｎ−ＭＯＳＦＥＴ及びＰ−ＭＯＳＦＥＴを用いて構成されることを特徴とする請求項１に記載の差動相補的コルピッツ発振器。
【請求項６】
前記相補的コルピッツ発振器は、前記Ｎ−ＭＯＳＦＥＴのゲートと前記Ｐ−ＭＯＳＦＥＴのゲートとを接続し、前記Ｎ−ＭＯＳＦＥＴのドレインと前記Ｐ−ＭＯＳＦＥＴのドレインとを接続し、前記Ｎ−ＭＯＳＦＥＴ及び前記Ｐ−ＭＯＳＦＥＴのゲートとドレインとをインダクタを用いて並列に接続する第一増幅部を備えていることを特徴とする請求項５に記載の差動相補的コルピッツ発振器。
【請求項７】
前記相補的コルピッツ発振器は、
入力電圧により変化した発振周波数を、前記Ｎ−ＭＯＳＦＥＴ及び前記Ｐ−ＭＯＳＦＥＴのゲートに入力するキャパシタ部と、
前記第一増幅部から発振される周波数を増幅して出力する第二増幅部と、
をさらに備えていることを特徴とする請求項６に記載の差動相補的コルピッツ発振器。
【請求項８】
変圧器を備えた複数の相補的コルピッツ発振器と、
前記複数の相補的コルピッツ発振器のソースノードに結合され、前記複数の相補的コルピッツ発振器が差動発振を行うことを可能にするソース結合手段と、
を備えていることを特徴とする差動相補的コルピッツ発振器。
【請求項９】
前記ソース結合手段は、ソース結合用インダクタであることを特徴とする請求項８に記載の差動相補的コルピッツ発振器。
【請求項１０】
前記ソース結合用インダクタは、発振スイング時に位相雑音の特性低下を補償することを特徴とする請求項９に記載の差動相補的コルピッツ発振器。
【請求項１１】
前記ソース結合手段は、抵抗、電流源、ＬＣ及びＲＬＣのいずれか一つであることを特徴とする請求項８に記載の差動相補的コルピッツ発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動発振を可能とし、位相雑音特性を改善することが可能な差動相補的コルピッツ発振器に関する。
【背景技術】
【０００２】
一般的に、ＮＭＯＳ及びＰＭＯＳを用いた相補的コルピッツ発振器（complementary Colpitts oscillator）は、セルフバイアスをかけることができる。したがって、相補的コルピッツ発振器は、シンプルな回路構造を有しており、その雑音特性は、ネガティブＧｍ差動発振器（negative-Gm differential oscillator）よりも優れている（例えば、特許文献１参照）。
【０００３】
しかし、このような相補的コルピッツ発振器は、シングルエンド発振（single-ended oscillation）のみを行う。したがって、相補的コルピッツ発振器は、差動発振（differential oscillation）を必要とする集積回路に適用し難い。
そこで、複数の相補的コルピッツ発振器を結合することにより差動発振を誘導する差動発振用コルピッツ発振器（Colpitts oscillator for a differential oscillation）が開発されている。この例では、複数の相補的コルピッツ発振器からそれぞれの発振が出力される（例えば、非特許文献１参照）。
【０００４】
図１は、従来技術に係る差動発振用コルピッツ発振器の回路を説明するための図である。
【０００５】
図１に示すように、従来技術の差動発振用コルピッツ発振器は、ＮＭＯＳ及びＰＭＯＳを用いた二つの相補的コルピッツ発振器をたすきがけに結合されたトランジスタ対で結合することにより、差動発振を可能にしている。
【０００６】
特に、図１の差動発振用コルピッツ発振器は、Ｎ−ＭＯＳＦＥＴ及びＰ−ＭＯＳＦＥＴを、反対側の相補的コルピッツ発振器にたすきがけに結合することにより、差動発振を誘導している。この例では、Ｎ−ＭＯＳＦＥＴ及びＰ−ＭＯＳＦＥＴが相補的コルピッツ発振器を構成している。
【０００７】
しかし、従来技術の差動発振用コルピッツ発振器では、結合される相補的コルピッツ発振器の数に合わせてインダクタＬタンクの数が増えてしまう。したがって、集積回路のレイアウトが大きくなるという問題点がある。
【０００８】
また、従来技術の差動発振用コルピッツ発振器では、ＭＯＳＦＥＴは、比較的大きい発振スイング（oscillation swing）において線形モードで動作する。したがって、ＬＣ（link control）タンク回路の直交要素（quadrature（Q）-factor）が減り、位相雑音特性が低下するという問題点がある。
【０００９】
それゆえ、低雑音で差動発振を行うことができる差動相補的コルピッツ発振器が切に必要とされている。
【００１０】
【特許文献１】大韓民国特許第０３９９５８５号明細書
【非特許文献１】Choong−Yul Cha and Sang−Gug Lee，“Overcome the phase noise optimization limit of differential LC oscillator with asymmetric capacitance tank structure，”IEEE RFIC Symposium Digest of Papers，pp．583−586，June 2004．
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、前記した問題点を解決するために創案されたものであって、個別の相補的コルピッツ発振器によるシングルエンド発振の制限を克服することが可能な差動相補的コルピッツ発振器を提供することを目的とする。
【００１２】
また、本発明は、位相雑音特性を改善することが可能な差動相補的コルピッツ発振器を提供することを他の目的とする。
【００１３】
また、本発明は、レイアウトサイズを減らすことが可能な差動相補的コルピッツ発振器を提供することを他の目的とする。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明の差動相補的コルピッツ発振器は、複数の相補的コルピッツ発振器と、前記複数の相補的コルピッツ発振器のソースノードに結合され、前記複数の相補的コルピッツ発振器が差動発振を行うことを可能にするソース結合手段と、を備えていることを特徴とする。
【００１５】
前記ソース結合手段は、ソース結合用インダクタである構成であってもよい。この場合には、前記ソース結合用インダクタは、発振スイング時に位相雑音の特性低下を補償することが望ましい。
【００１６】
また、前記ソース結合手段は、抵抗、電流源、ＬＣ及びＲＬＣのいずれか一つである構成であってもよい。
【００１７】
前記相補的コルピッツ発振器は、Ｎ−ＭＯＳＦＥＴ及びＰ−ＭＯＳＦＥＴを用いて構成されてもよい。この場合には、前記相補的コルピッツ発振器は、前記Ｎ−ＭＯＳＦＥＴのゲートと前記Ｐ−ＭＯＳＦＥＴのゲートとを接続し、前記Ｎ−ＭＯＳＦＥＴのドレインと前記Ｐ−ＭＯＳＦＥＴのドレインを接続し、前記Ｎ−ＭＯＳＦＥＴ及び前記Ｐ−ＭＯＳＦＥＴのゲートとドレインとをインダクタを用いて並列に接続する第一増幅部を備えていることが望ましい。また、前記相補的コルピッツ発振器は、入力電圧により変化した発振周波数を、前記Ｎ−ＭＯＳＦＥＴ及び前記Ｐ−ＭＯＳＦＥＴのゲートに入力するキャパシタ部と、前記第一増幅部から発振される周波数を増幅して出力する第二増幅部と、をさらに備えていることが望ましい。
【００１８】
また、前記目的を達成するために、本発明の差動相補的コルピッツ発振器は、変圧器を備えた複数の相補的コルピッツ発振器と、前記複数の相補的コルピッツ発振器のソースノードに結合され、前記複数の相補的コルピッツ発振器が差動発振を行うことを可能にするソース結合手段と、を備えていることを特徴とする。
【００１９】
前記ソース結合手段は、ソース結合用インダクタである構成であってもよい。この場合には、前記ソース結合用インダクタは、発振スイング時に位相雑音の特性低下を補償することが望ましい。
【００２０】
また、前記ソース結合手段は、抵抗、電流源、ＬＣ及びＲＬＣのいずれか一つである構成であってもよい。
【発明の効果】
【００２１】
本発明によると、複数の相補的コルピッツ発振器を結合して差動発振を誘導することにより、個別の相補的コルピッツ発振器によるシングルエンド発振の制限を克服することが可能な差動相補的コルピッツ発振器を提供することができる。
【００２２】
また、本発明によると、相補的コルピッツ発振器を構成するＭＯＳＦＥＴの各ソースノードにソース結合用インダクタを結合することにより、位相雑音特性を改善することが可能な差動相補的コルピッツ発振器を提供することができる。
【００２３】
また、本発明によると、結合される相補的コルピッツ発振器の複数のＬタンクを一つの変圧器で置換して集積させることにより、レイアウトサイズを減らすことが可能な差動相補的コルピッツ発振器を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、添付された図面を参照して、本発明の典型的な実施形態に係る差動相補的コルピッツ発振器について説明する。同様の部分には同一符号を付し、重複する説明を省略する。以下の典型的な実施形態は、本発明を説明するための例示にすぎない。
【００２５】
図２は、本発明の典型的な実施形態に係る相補的コルピッツ発振器を説明するための図である。
【００２６】
図２（ａ）は、相補的コルピッツ発振器の回路を示す。
【００２７】
図２（ａ）に示すように、相補的コルピッツ発振器（complementary Colpitts oscillator）２００は、第一増幅部（first amplifier）２１０と、キャパシタ部（capacitor）２２０と、第二増幅部（second amplifier）２３０と、を備えている。
【００２８】
キャパシタ部２２０は、可変キャパシタＣｖ１を備えている。この例では、入力電圧Ｖｃによって総静電容量が変化し、可変キャパシタＣｖ１が発振周波数を変化させる。また、キャパシタ部２２０は、信号遮断用の抵抗Ｒ１１と、抵抗Ｒ１１にそれぞれ並列に接続されたキャパシタＣ２１，Ｃ２２と、を備えている。可変キャパシタＣｖ１及び抵抗Ｒ１１は直列に接続されており、可変キャパシタＣｖ１及びキャパシタＣ２１，Ｃ２２は並列に接続されている。また、可変キャパシタＣｖ１は、入力電圧Ｖｃに基づいて電界効果トランジスタ（ＦＥＴ）の静電容量を変化させることにより発振周波数を変化させる。
【００２９】
第一増幅部２０１は、相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２を備えている。この例では、相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２は、発振周波数を決定するときに、インダクタＬ１１とともに作用して用いられるキャパシタンスを提供する。また、相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２は、負性インピーダンスを生成する。相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のゲートは、キャパシタ部２２０の可変キャパシタＣｖ１の一端と互いに接続されており、これによりバイアス電流を共有する。また、第一増幅部２１０は、相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のドレイン及びゲートを並列なインダクタＬ１１を介して接続している。したがって、相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２は、ＤＣにおいてダイオード型構造を形成する。この例では、相補的ＭＯＳＦＥＴ  Ｍ１１はＮ−ＭＯＳＦＥＴであり、相補的ＭＯＳＦＥＴ  Ｍ１２はＰ−ＭＯＳＦＥＴである。
【００３０】
第二増幅部２３０は、第一増幅部２１０から生成される発振周波数をバッファリング／増幅して出力端Ｐｏに出力する。第二増幅部２３０は、第一増幅部２１０の相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のドレインのそれぞれと接続されたゲートを有する相補的ＭＯＳＦＥＴ  Ｍ１３，Ｍ１４を備えている。また、相補的ＭＯＳＦＥＴ  Ｍ１３，Ｍ１４のドレインは、インダクタＬ１２の一端に接続されている。相補的ＭＯＳＦＥＴ  Ｍ１３，Ｍ１４は、バイアス電流を共有しており、これによりインバータ増幅器を具現することができる。この例では、相補的ＭＯＳＦＥＴ  Ｍ１３はＮ−ＭＯＳＦＥＴであり、相補的ＭＯＳＦＥＴ  Ｍ１４はＰ−ＭＯＳＦＥＴである。インダクタＬ１２は、キャパシタＣ２３及び出力端Ｐｏに直列に接続することができる。
【００３１】
キャパシタＣ２２の抵抗Ｒ１１に結合されない側及び相補的ＭＯＳＦＥＴ  Ｍ１２，Ｍ１４のソースは、後記するソース結合用インダクタと互いに接続されていてもよい。キャパシタＣ２１の抵抗Ｒ１１に結合されない側及び相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１３のソースは、接地と互いに接続されていてもよい。
【００３２】
このように構成された相補的コルピッツ発振器２００の動作について、図２（ｂ）を参照して説明する。
【００３３】
図２（ｂ）は、第一増幅部を用いてシンプルに具現される相補的コルピッツ発振器の回路図である。
【００３４】
本発明の相補的コルピッツ発振器２００は、第一増幅部２１０のみを用いて発振器を具現することもできる。この場合、相補的コルピッツ発振器２００は、キャパシタンス及びインダクタＬ１１を用いてタンク回路Ｌタンクを具現することができる。この例では、キャパシタンスは、ダイオード構造で結合された第一増幅部２１０の相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のゲートに接続されている。また、インダクタＬ１１は、ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２に並列に接続されている。したがって、相補的コルピッツ発振器２００は、必要な受動素子を減らすことができる。
【００３５】
相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のゲートに接続されるキャパシタＣｇの静電容量は、入力電圧Ｖｃによって制御される。したがって、キャパシタＣｇにより出力される発振周波数も制御可能である。
【００３６】
相補的ＭＯＳＦＥＴ  Ｍ１１，Ｍ１２のドレインに接続されるキャパシタＣｄは、出力インピーダンス制御及びＤＣ遮断用として使用可能である。
【００３７】
本発明の差動相補的コルピッツ発振器は、シングルエンド出力のみが可能な相補的コルピッツ発振器２００を複数結合している。したがって、差動相補的コルピッツ発振器は、差動出力（differential output）を行うことができる。特に、本発明の差動相補的コルピッツ発振器は、複数（例えば二つ）の相補的コルピッツ発振器を結合し、ソース結合用インダクタを、結合された相補的コルピッツ発振器のソースノード（source node）に結合（カップリング）している。したがって、差動相補的コルピッツ発振器は、位相雑音特性を改善することができる。
【００３８】
図３は、本発明の典型的な実施形態に係る差動相補的コルピッツ発振器の構成を説明するための図である。
【００３９】
差動相補的コルピッツ発振器３００は、相補的コルピッツ発振器３１０と、ソース結合手段３２０と、を備えている。
【００４０】
相補的コルピッツ発振器３１０は、図２（ａ）に示すように、キャパシタ部２２０と、第一増幅部２１０と、第二増幅部２３０と、を備えている。したがって、相補的コルピッツ発振器３１０は、消費電力に比べて低い位相雑音及び大きい出力を生成することができる。また、相補的コルピッツ発振器３１０は、回路構成の改善を介して必要な受動素子を最小限に減らしている。したがって、相補的コルピッツ発振器３１０は、受動素子の寄生成分（parasitic component）による性能低下を防止する。
【００４１】
本発明の典型的な実施形態に係る差動相補的コルピッツ発振器３００は、複数の相補的コルピッツ発振器３１０を結合することにより、従来技術におけるシングルエンド発振の制限を克服しており、差動発振を行うことができる。
【００４２】
ソース結合手段３２０は、複数の相補的コルピッツ発振器のソースノードに結合（カップリング）されることにより、相補的コルピッツ発振器が差動発振することを可能にする。特に、ソース結合手段３２０は、相補的コルピッツ発振器をたすきがけに結合されたトランジスタ対（cross coupled transistor pair）で結合することにより、従来技術で生じる位相雑音特性の低下を補償して改善する。
【００４３】
ソース結合手段３２０として使用可能な素子としては、抵抗（resistor）、電流源（current source）、ＬＣ（Link Control）、ＲＬＣ（Radio Link Control）等が挙げられる。特に、典型的な本実施形態においては、ソース結合用インダクタをソースノードに結合（カップリング）する場合について説明する。
【００４４】
ソース結合手段３２０は、ソースノードに結合される。したがって、本発明の差動相補的コルピッツ発振器３００は、ＭＯＳＦＥＴによってＬＣタンク回路の直交要素（quadrature(Q)-factor）が減ること、及び、位相雑音特性が低下することを防ぐ。この例では、ＭＯＳＦＥＴは、比較的大きい発振スイング（oscillation swing）において線形モードで動作する。
【００４５】
さらに、典型的な本実施形態に係る差動相補的コルピッツ発振器３００は、複数の相補的コルピッツ発振器を結合することにより差動発振を行うことができる。また、差動相補的コルピッツ発振器３００は、複数の相補的コルピッツ発振器のソースノードにソース結合手段３２０を結合することにより位相雑音特性を改善することができる。
【００４６】
図４は、本発明の典型的な実施形態に係る差動相補的コルピッツ発振器の回路図である。
【００４７】
図４に示すように、本発明の典型的な実施形態に係る差動相補的コルピッツ発振器３００は、複数の相補的コルピッツ発振器３１０（図２（ｂ）参照）を結合している。また、差動相補的コルピッツ発振器３００は、ソース結合用インダクタＬｓを用いることにより、各ソース、すなわち相補的コルピッツ発振器３１０を構成する複数のＭＯＳＦＥＴの各ソースを接続する。
【００４８】
複数の相補的コルピッツ発振器３１０を結合する場合に、差動相補的コルピッツ発振器３００は、出力端のキャパシタＣｄを基準として対称となるように各相補的コルピッツ発振器３１０を結合する。また、差動相補的コルピッツ発振器３００は、各相補的コルピッツ発振器２００が発振を生成することができるようにすることにより、差動発振を出力する。
【００４９】
このような相補的コルピッツ発振器３１０の個別発振による位相雑音特性の低下を補償するため、差動相補的コルピッツ発振器３００は、ソース結合手段３２０、すなわちソース結合用インダクタＬｓを用いることにより相補的コルピッツ発振器３１０のソースノードを結合（カップリング）する。
【００５０】
図４における差動相補的コルピッツ発振器３００は、キャパシタＣｇ、Ｌタンク及びキャパシタＣｄが直列に接続されるように二つの相補的コルピッツ発振器３１０を結合している。また、差動相補的コルピッツ発振器３００は、ソース結合用インダクタＬｓをソースノードｎ１，ｎ２に結合している。
【００５１】
ソース結合用インダクタＬｓをソースノードｎ１，ｎ２に結合（カップリング）することよって、差動相補的コルピッツ発振器３００は、位相雑音特性を補償して改善することができる。この例では、位相雑音の低下は、ＬＣタンク回路の直交要素の減少により生じる。ＬＣタンク回路の直交要素の減少は、比較的大きい発振スイングにおいて線形モードで動作するＭＯＳＦＥＴにより生じる。
【００５２】
図４では、ソース結合手段３２０としてソース結合用インダクタＬｓを用いることに限定して説明している。しかし、抵抗（resistor）、電流源（current source）、ＬＣ及びＲＬＣのいずれか一つを用いることによりこれらをソースノードｎ１，ｎ２に結合（カップリング）することもできる。
【００５３】
このように、本発明の典型的な実施形態によると、複数の相補的コルピッツ発振器３１０を結合することにより差動発振が誘導される。したがって、個別の相補的コルピッツ発振器３１０によるシングルエンド発振の制限が克服される。また、相補的コルピッツ発振器３１０を構成するＭＯＳＦＥＴの各ソースノードにソース結合用インダクタＬｓを結合（カップリング）することにより、位相雑音特性が著しく改善される。
【００５４】
本発明の他の典型的な実施形態によると、差動相補的コルピッツ発振器は、変圧器（transformer）を備えており、複数の相補的コルピッツ発振器を結合している。したがって、差動相補的コルピッツ発振器は、位相雑音特性を改善しながら差動発振を誘導することができる。変圧器を備えた差動相補的コルピッツ発振器は、結合された相補的コルピッツ発振器を構成する各Ｌタンクを一つの変圧器に置換することにより具現される。したがって、集積回路のレイアウトのサイズを著しく減らすことができる。
【００５５】
図５は、本発明の他の典型的な実施形態に係る差動相補的コルピッツ発振器の回路図である。
【００５６】
図３に示すように、差動相補的コルピッツ発振器３００を構成する相補的コルピッツ発振器３１０は、Ｎ−ＭＯＳＦＥＴのゲート及びドレイン、またはＰ−ＭＯＳＦＥＴのゲート及びドレインを並列に接続するＬタンクを備えている。典型的な本実施形態に係る差動相補的コルピッツ発振器３００は、結合された複数の相補的コルピッツ発振器３１０のそれぞれのＬタンクを小さいサイズで設計可能な一つの変圧器に置換している。したがって、全体の回路レイアウトを減らすことができる。
【００５７】
一次巻線の両端に所定の入力信号が印加されると、変圧器は、電磁気誘導作用によって二次巻線で巻かれたコイル数に比例するレベルで出力信号を生成する。この例では、入力信号が入／出力される巻線は、相補的コルピッツ発振器３１０のＬタンクと同一の機能を行う。したがって、差動相補的コルピッツ発振器３００は、相補的コルピッツ発振器３１０のＬタンクを置換する変圧器を備えていることにより、素子数を減らしつつ差動発振を効率的に出力することができる。
【００５８】
図５では、相補的コルピッツ発振器３１０を構成するＮ−ＭＯＳＦＥＴ及びＰ−ＭＯＳＦＥＴのゲート及びドレインを変圧器とともに並列に接続する差動相補的コルピッツ発振器３００を説明している。また、図５における差動相補的コルピッツ発振器３００は、変圧器の巻線の両端にキャパシタＣｇ及びキャパシタＣｄを直列に接続している。また、図４の差動相補的コルピッツ発振器３００と同じように、図５の差動相補的コルピッツ発振器３００は、ソース結合用インダクタＬｓをソースノードｎ１，ｎ２に結合する。
【００５９】
ソース結合用インダクタＬｓをソースノードｎ１，ｎ２に結合（カップリング）することによると、差動相補的コルピッツ発振器３００は、位相雑音の特性低下を補償して改善することができる。この例では、位相雑音の低下は、ＬＣタンク回路の直交要素の減少により生じる。ＬＣタンク回路の直交要素の減少は、比較的大きい発振スイングにおいて線形モードで動作するＭＯＳＦＥＴにより生じる。
【００６０】
前記したように、ソース結合手段３２０は、ソース結合用インダクタＬｓ以外に、抵抗（resistor）、電流源（current source）、ＬＣ及びＲＬＣのいずれか一つを用いることによりこれらをソースノードｎ１，ｎ２に結合（カップリング）することもできる。
【００６１】
このように、差動発振は、複数の相補的コルピッツ発振器３１０を複数結合することにより誘導される。したがって、個別の相補的コルピッツ発振器３１０によるシングルエンド発振の制限が克服される。また、相補的コルピッツ発振器３１０を構成するＭＯＳＦＥＴの各ソースノードにソース結合用インダクタＬｓを結合（カップリング）することにより、位相雑音特性が著しく改善される。
【００６２】
特に、結合される相補的コルピッツ発振器３１０の複数のＬタンクが一つの変圧器に集積されることにより、レイアウトサイズを著しく減らすことができる。
【００６３】
低雑音で差動発振を行うことが可能な本発明の差動相補的コルピッツ発振器は、例えば、ＣＭＯＳ送受信機、ＶＣＯ／ＰＬＬ集積回路、光通信用クロック生成、ＨＥＭＴ（High-Electron-Mobility Transistor）、バイポーラー等、様々な電子回路に適用可能である。
【００６４】
以上、本発明の実施形態について説明したが、本発明は、前記実施形態に限定されず、本発明の要旨を逸脱しない範囲で適宜設計変更可能である。本発明の範囲は、特許請求の範囲及びその均等物により定義される。
【図面の簡単な説明】
【００６５】
【図１】従来技術に係る差動発振用コルピッツ発振器の回路を説明するための図である。
【図２】本発明の典型的な実施形態に係る相補的コルピッツ発振器を説明するための図である。
【図３】本発明の典型的な実施形態に係る差動相補的コルピッツ発振器の構成を説明するための図である。
【図４】本発明の典型的な実施形態に係る差動相補的コルピッツ発振器の回路図である。
【図５】本発明の他の典型的な実施形態に係る差動相補的コルピッツ発振器の回路図である。
【符号の説明】
【００６６】
３００  差動相補的コルピッツ発振器
３１０  相補的コルピッツ発振器
３２０  ソース結合手段
【図１】
2007300597.tif 000003
【図２】
2007300597.tif 000004
【図３】
2007300597.tif 000005
【図４】
2007300597.tif 000006
【図５】
2007300597.tif 000007