(57)【要約】 【課題】トランジスタの特性（Ｉｄ−Ｖｇ特性）にばらつきが生じる場合があった。【解決手段】酸化物膜を半導体層１１として有する電界効果型トランジスタであって、酸化物膜の中に、水素又は重水素が添加されたソース部位及びドレイン部位を有している。または、酸化物膜の中に、チャンネル部位１８とソース部位１６とドレイン部位１７とを有し、ソース部位とドレイン部位との水素又は重水素の濃度がチャンネル部位の水素又は重水素の濃度よりも大きい。ソース部位とドレイン部位が、ゲート絶縁層を介して配されるゲート電極と自己整合して配され、且つ、コプレーナ構造からなる構成をとることができる。【選択図】図１
2007250983.tif 000002
【特許請求の範囲】
【請求項１】
酸化物膜を半導体層として有する電界効果型トランジスタであって、
前記酸化物膜の中に、水素又は重水素が添加されたソース部位及びドレイン部位を有することを特徴とする電界効果型トランジスタ。
【請求項２】
酸化物膜を半導体層として有する電界効果型トランジスタであって、
前記酸化物膜の中に、チャンネル部位とソース部位とドレイン部位とを有し、
前記ソース部位と前記ドレイン部位との水素又は重水素の濃度が前記チャンネル部位の水素又は重水素の濃度よりも大きいことを特徴とする電界効果型トランジスタ。
【請求項３】
前記ソース部位と前記ドレイン部位が、ゲート絶縁層を介して配されるゲート電極と自己整合して配され、且つ、コプレーナ構造からなることを特徴とする請求項１又は２に記載の電界効果型トランジスタ。
【請求項４】
前記ソース部位もしくは前記ドレイン部位の抵抗率が、前記チャンネル部位の抵抗率の１/１０以下であることを特徴とする請求項１〜３のいずれか１項に記載の電界効果型トランジスタ。
【請求項５】
前記ソース部位もしくは前記ドレイン部位の抵抗率が、前記チャンネル部位の抵抗率の１/１０００以下であることを特徴とする請求項４に記載の電界効果型トランジスタ。
【請求項６】
前記酸化物膜がアモルファス構造をなすことを特徴とする請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【請求項７】
前記酸化物膜が、
[（Ｓｎ１−ｘＭ４ｘ）Ｏ２]ａ・[（Ｉｎ１−ｙＭ３ｙ）２Ｏ３]ｂ・[（Ｚｎ１−ｚＭ２ｚＯ）]ｃ  
[０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、かつ
ａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、
Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）]
で示されるアモルファス酸化物からなることを特徴とする請求項６に記載の電界効果型トランジスタ。
【請求項８】
前記酸化物膜がＩｎとＧａとＺｎを含有したアモルファス酸化物からなることを特徴とする請求項７に記載の電界効果型トランジスタ。
【請求項９】
表示素子の電極に、請求項１から８のいずれか１項に記載の電界効果型トランジスタの前記ソース部位又はドレイン部位が電気的に接続されている表示装置。
【請求項１０】
前記表示素子がエレクトロルミネッセンス素子である、請求項９に記載の表示装置。
【請求項１１】
前記表示素子が液晶セルである、請求項９に記載の表示装置。
【請求項１２】
基板上に前記表示素子及び前記電界効果型トランジスタが二次元的に複数配されている請求項９から１１のいずれか１項に記載の表示装置。
【請求項１３】
酸化物膜を半導体層として有する電界効果型トランジスタの製造方法であって、
基板上に前記酸化物膜を形成する工程と、
前記酸化物膜の一部に水素又は重水素を添加しソース部位およびドレイン部位を形成する工程と、を有することを特徴とする電界効果型トランジスタの製造方法。
【請求項１４】
酸化物膜を半導体層として有する電界効果型トランジスタの製造方法であって、
基板上に前記酸化物膜を形成する工程と、
前記酸化物膜上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極のパターンをマスクとして前記酸化物膜に水素又は重水素を添加することで、前記ゲート電極のパターンに対して自己整合したソース部位およびドレイン部位を前記酸化物膜の中に形成する工程と、
を有することを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物膜を半導体層として有する電界効果型トランジスタとその製造方法、及び表示装置に係わる。特に、表示デバイスなどに応用可能なトランジスタ特性を有する電界効果型トランジスタとその製造方法、及び表示装置に関する。
【背景技術】
【０００２】
電界効果型トランジスタ（Field Effect Transistor, FET）は、ゲート電極、ソース電極、及び、ドレイン電極を備えた３端子素子である。そして、電界効果型トランジスタは、ゲート電極に電圧を印加して、チャンネル層に流れる電流を制御し、ソース電極とドレイン電極間の電流を制御する機能を有する電子アクテイブ素子である。特に、チャンネル層として、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した薄膜を用いるFETは、薄膜FET（Thin Film Transistor, TFT）と呼ばれている。
【０００３】
上記ＴＦＴは、薄膜技術を用いているために、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子などのフラットパネル表示素子の駆動素子として広く使われている。すなわち、アクテイブ液晶表示素子（ALCD）では、ガラス基板上に作成したＴＦＴを用いて、個々の画像ピクセルのオン・オフが行われている。また、将来の高性能有機ＬＥＤディスプレイ（OLED）では、ＴＦＴによるピクセルの電流駆動が有効であると考えられている。さらに、画像全体を駆動・制御する機能を有するＴＦＴ回路を、画像表示領域周辺の基板上に形成した、より高性能の液晶表示デバイスが実現している。
【０００４】
ＴＦＴとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたMetal-Insulator-Semiconductor Field Effect Transistor (MIS−FET)素子である。ピクセル駆動用には、アモルファスシリコンＴＦＴが、画像全体の駆動・制御には、高性能な多結晶シリコンＴＦＴが実用化されている。
【０００５】
しかしながら、アモルファスシリコン、ポリシリコンＴＦＴは、デバイス作成に高温プロセスが不可欠で、プラスチック板やフィルムなどの基板上に作成することが困難である。
【０００６】
一方、近年、ポリマー板やフィルムなどの基板上に、ＴＦＴを形成し、LCDやOLEDの駆動回路として用いることで、フレキシブル・ディスプレイを実現しようとする開発が活発に行われている。プラスチックフィルム上などに成膜可能な材料として、低温で成膜でき、かつ電気伝導性を示す有機半導体膜が注目されている。
【０００７】
例えば、有機半導体膜としては、ペンタセンなどの研究開発が進められている。これらの有機半導体はいずれも芳香環を有し、結晶化した際の芳香環の積層方向で大きなキャリア移動度が得られる。例えば、ペンタセンを活性層として用いた場合、キャリア移動度は約0.5 cm2(Vs)-1程度であり、アモルファスSi-MOSFETと同等であることが報告されている。
【０００８】
しかし、ペンタセンなどの有機半導体は、熱的安定性が低く（＜150℃）、かつ毒性（発癌性）もあるとされており、実用的なデバイスは実現していない。
【０００９】
また、最近では、TFTのチャネル層に適用し得る材料として、酸化物材料が注目されてきている。
【００１０】
たとえば、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。上記薄膜は、比較的に低温で成膜でき、プラスチック板やフィルムなどの基板上に薄膜を形成することが可能である。しかし、ＺｎＯを主成分とする化合物は室温で安定なアモルファス相を形成することができず、多結晶相になるために、多結晶粒子界面の散乱により、電子移動度を大きくすることが困難である。また多結晶粒子の形状や相互接続が成膜方法により大きく異なるため、TFT素子の特性がばらついてしまう。
【００１１】
最近では、In-Ga-Zn-O系のアモルファス酸化物を用いた薄膜トランジスタが報告されている(非特許文献１)。このトランジスタは、室温でプラスチックやガラス基板への作成が可能である。さらには、電界効果移動度が６−９程度でノーマリーオフ型のトランジスタ特性が得られている。また、可視光に対して透明であるという特徴を有している。
【非特許文献１】K.Noumra et. al, Nature 432, 488 (2004)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明者らが、アモルファスＩｎ-Ｇａ-Ｚｎ-Ｏ系をはじめとする酸化物を用いた薄膜トランジスタを検討したところ、どのような組成や製造条件で作製するかにもよるが、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）にばらつきが生じる場合があった。
【００１３】
特性ばらつきは、例えばディスプレイの画素回路などに用いる場合に、駆動対象となる有機ＬＥＤや液晶などの動作にばらつきを生み、最終的にディスプレイの画像品位を落とすことにつながる。
【００１４】
そこで、本発明の目的は、上記特性ばらつきの低減を図ることを目的とする。
【００１５】
これらのばらつきの要因として、
１）ソース、ドレイン電極とチャンネルの間に生じる寄生抵抗や
２）ゲート、ソース、ドレインの位置関係のばらつき
があげられる。
【００１６】
そこで、本発明の第１の目的は、トランジスタのチャネルとソース、ドレイン電極の接続に工夫を加え、上記特性ばらつきを低減することにある。
【００１７】
さらに、本発明の第２の目的は、ゲート、ソース、ドレインの位置関係を、精度良く作成できる構成および製造方法を提供し、これにより、上記特性ばらつきを低減することにある。
【課題を解決するための手段】
【００１８】
本発明の電界効果型トランジスタは、酸化物膜を半導体層として有する電界効果型トランジスタであって、前記酸化物膜の中に、酸化物膜を半導体層として有する電界効果型トランジスタであって、
前記酸化物膜の中に、水素又は重水素が添加されたソース部位及びドレイン部位を有することを特徴とする電界効果型トランジスタである。
【００１９】
また本発明の電界効果型トランジスタは、酸化物膜を半導体層として有する電界効果型トランジスタであって、
前記酸化物膜の中に、チャンネル部位とソース部位とドレイン部位とを有し、
前記ソース部位と前記ドレイン部位との水素又は重水素の濃度が前記チャンネル部位の水素又は重水素の濃度よりも大きいことを特徴とする電界効果型トランジスタである。
【００２０】
本発明の表示装置は、本発明の電界効果型トランジスタを用いたものである。
【００２１】
本発明の電界効果型トランジスタの製造方法は、酸化物膜を半導体層として有する電界効果型トランジスタの製造方法であって、
基板上に前記酸化物膜を形成する工程と、
前記酸化物膜の一部に水素又は重水素を添加しソース部位およびドレイン部位を形成する工程とを有することを特徴とする電界効果型トランジスタの製造方法である。
【００２２】
また本発明の電界効果型トランジスタの製造方法は、酸化物膜を半導体層として有する電界効果型トランジスタの製造方法であって、
基板上に前記酸化物膜を形成する工程と、
前記酸化物膜上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極のパターンをマスクとして前記酸化物膜に水素又は重水素を添加することで、前記ゲート電極のパターンに対して自己整合したソース部位およびドレイン部位を前記酸化物膜の中に形成する工程と、
を有することを特徴とする電界効果型トランジスタの製造方法である。
【発明の効果】
【００２３】
本発明の電界効果型トランジスタによれば、チャンネル層（酸化物膜）の中に、水素又は重水素が添加されたソース部位、ドレイン部位を有している。又はチャンネル層（酸化物膜）の中に、水素又は重水素を含むチャンネル部位と、チャンネル部位に比べて水素濃度の大きなソース部位、ドレイン部位を有している。これによりチャンネル部位とソース、ドレイン電極の間で、安定な電気接続が可能となり、素子の均一性、信頼性が向上する。さらに、ソース、ドレインとチャンネルの間で、チャージがトラップされにくい良好な電気接続が実現できるため、ヒステリシスが小さく、安定性に優れた特性を有した電界効果型トランジスタを実現できる。
【００２４】
また、本発明では、上述の電界効果型トランジスタを作成するに際し、ゲート電極のパターンをマスクとして該酸化物膜に水素を添加する。これにより、ゲート電極のパターンに自己整合してソース部位およびドレイン部位を作成できるため、ゲート、ソース、ドレインの位置関係を精度良く作成できる。
【発明を実施するための最良の形態】
【００２５】
図１（ａ）、（ｂ）は本発明の電界効果型トランジスタの一実施形態の構成例を示す断面図である。図１（ａ）はトップゲート構造の例、図１（ｂ）は、ボトムゲート構造の例である。
【００２６】
図１（ａ）、（ｂ）において、１０は基板、１１はチャンネル層（酸化物薄膜）、１２はゲート絶縁層、１３はソース電極、１４はドレイン電極、１５はゲート電極、１６はソース部位、１７はドレイン部位、１８はチャンネル部位である。チャンネル層１１はソース部位１６、ドレイン部位１７、チャンネル部位１８を含んでいる。
【００２７】
図１（ａ）では半導体チャネル層11の上にゲート絶縁層12とゲート電極15とを順に形成しており、トップゲート構造となる。図１（ｂ）では、ゲート電極15の上にゲート絶縁膜12と半導体チャネル層11を順に形成しており、ボトムゲート構造となる。図１（ａ）においては、ソース部位、ドレイン部位が、それぞれソース電極、ドレイン電極を兼ねている。図１（ｂ）では、トランジスタのチャンネルとソース電極（ドレイン電極）は、ソース部位（ドレイン部位）を介して接続されている。
【００２８】
図１（ａ）、（ｂ）に示すように、本実施形態の電界効果型トランジスタ（Field Effect Transistor, FET）は、チャンネル層である酸化物半薄膜１１の中に、チャンネル部位１８とソース部位１６とドレイン部位１７を有している。そして、ソース部位１６、ドレイン部位１７は水素又は重水素が添加され、抵抗率が低減されている。チャンネル部位１８に水素又は重水素を含む場合、ソース部位１６とドレイン部位１７の水素又は重水素の濃度がチャンネル部位の水素又は重水素の濃度よりも大きくされる。なお、チャネル部位１８には積極的に水素又は重水素が添加される場合と積極的に添加しなくとも、水素が含まれる場合がある。後述するように、ソース部位は（ドレイン部位）は、水素又は重水素を添加することで電気伝導度を高めることができる。また、ソース部位は（ドレイン部位）は、水素又は重水素の濃度をチャネル部位の水素又は重水素の濃度よりも高めることで電気伝導度をチャンネル部位よりも大きくすることができる。このような構成により、チャンネルとソース（ドレイン）電極を信頼性が高く電気接続することが可能となり、ばらつきの小さい薄膜トランジスタを実現できる。
【００２９】
特に、本実施形態においては、酸化物膜中にソース部位、ドレイン部位を形成しているため、従来の酸化物膜上にソース電極、ドレイン電極を直接形成する構成に比べて、安定した電気接続が可能となる。
【００３０】
本実施形態において、電界効果型トランジスタの構成は、任意のトップ／ボトムゲート構造、スタガ／コプレーナ構造を用いることができるが、安定した電気接続の観点から図１に示すコプレーナ型の構造が好ましい。このようなコプレーナ型の構成とすることで、ソース、ドレイン電極とゲート絶縁層―チャンネル層界面が直接接続されるため、信頼性高い電気接続が可能である。
【００３１】
さらに、本実施形態のトランジスタは、ゲート電極とソース（ドレイン）部位が自己整合した構成からなることが好ましい。すなわち、後述するように、ゲート電極のパターンをマスクとして酸化物膜に水素を添加することで、ゲート電極のパターンに対して自己整合したソース部位およびドレイン部位を酸化物膜の中に形成する。
【００３２】
この自己整合的な手法を用いることで、ソース（ドレイン）部位とゲート電極の間の重なりが小さく、さらにこの重なりが均一なトランジスタを実現できる。この結果、ゲートとドレインのオーバーラップ部に形成されるトランジスタの寄生容量を小さく、さらには均一にすることができる。寄生容量が小さいために、高速動作が可能となる。また寄生容量が均一であるために、特性の均一性に優れたトランジスタを実現できる。
【００３３】
（ソース、ドレイン部位）
先述したように、ソース部位とドレイン部位は水素又は重水素を添加することで抵抗率が低減されている。本発明者は、アモルファスからなるIn-Ga-Zn-O薄膜に、水素（もしくは重水素）を添加することで酸化物薄膜の電気伝導度が大きくなることを見出した。そして、チャンネル部位１８に水素又は重水素が含まれるときには、ソース部位とドレイン部位の水素又は重水素の濃度はチャンネル部位の水素又は重水素の濃度よりも大きくされる。
【００３４】
図２は水素イオン注入量と抵抗率の関係の一例を示す特性図である。図２は、膜厚がおよそ５００nmのInGaZnO4薄膜に、水素をイオン注入した際の、イオン注入量に対する電気伝導率の変化を示している。横軸は、単位面積あたりの水素イオンの注入量の対数表示、縦軸は抵抗率の対数表示である。このように、アモルファス酸化物膜に水素を添加することで電気伝導度を制御することができる。
【００３５】
ソース部位とドレイン部位に水素又は重水素を添加することで抵抗率を電気伝導度を高めることができる。またチャンネル部位に水素又は重水素を含むときにはソース部位、ドレイン部位の水素濃度をチャンネル部位に比べて大きくすることで、ソース部位、ドレイン部位の電気伝導度をチャンネル部位より大きくすることができる。このようにチャンネルとほぼ同一の材料系でソース部位、ドレイン部位を構成することで、チャンネル部位とソース、ドレイン電極に良好な電気的な接続を実現できる。すなわち、ソース（ドレイン）電極は、ソース（ドレイン）部位を介して、チャンネルと接続されることで、良好な電気接続がなされる。
【００３６】
本実施形態において、ソース部位、ドレイン部位の抵抗率は、チャンネル部位の抵抗率より小さければ、特にこだわらない。より好ましくはソース部位、ドレイン部位の抵抗率が、チャンネル部位の抵抗率の1／１０以下であることが好ましい。さらにソース部位、ドレイン部位の抵抗率が、チャンネル部位の抵抗率の１/１０００以下となれば、ソース（ドレイン）部位をソース（ドレイン）電極として用いることが可能となる。
【００３７】
水素濃度の変化に対する抵抗率の変化量は、酸化物膜の組成や膜質などに依存するが、たとえば、１０００Ωｃｍ程度のIn-Ga-Zn-O系薄膜に、体積あたり1017(1/cm3)程度の水素イオンを注入することで数５０Ωｃｍ程度とすることができる。さらに、1019(1/cm3)程度の水素イオンを注入することで０．５Ωｃｍ程度とすることができる。ソース部位、ドレイン部位に添加する水素の濃度範囲は、酸化物膜の構成にも依存するが、１０１7以上とすることが好ましい。また、特に、１０１9／ｃｍ３程以上とすることで、ソース部位、ドレイン部位の電気伝導率が大きくなるため、これらをソース電極、ドレイン電極として用いることが可能となり、好ましい。
【００３８】
前述したように酸化物膜は、成膜条件に依存して、積極的に水素添加しなくとも、水素を含有している場合がある。したがって、チャネル部位には積極的に水素添加しなくとも水素を含有している場合がある。このような場合においても、この膜中にあらかじめ存在する水素量を超える水素量がソース部位、ドレイン部位に導入されるように、水素を後工程で添加することでソース部位、ドレイン部位を形成する。こうすることで、上述の構成および効果を実現できる。
【００３９】
他にも、酸化物膜中の水素量を局所的に減じることで、この部分をチャンネル部位としる手法も可能である。
【００４０】
水素濃度の測定は、ＳＩＭＳ（２次イオン質量分析）にて評価することができる。評価装置に依存するが、検知限界は１０１7／ｃｍ３程度である。検知限界以下においては、水素添加のプロセスパラメータ（後述の成膜時水素分圧やイオン注入量）に対する薄膜中の含有水素量の関係に線型性を仮定した外挿により間接的に算出することができる。
【００４１】
図１は、それぞれ単一のソース部位、ドレイン部位からなるが、図６のように、複数のソース部位16a,16b、複数のドレイン部17a,17bを配してもよい。ソース部位16a,16bはそれぞれ、異なる電気伝導率を有している。ドレイン部位17a,17bもそれぞれ、異なる電気伝導率を有している。チャンネル部位18、ソース部位16a,ソース部位16bの順番に電気伝導率が大きくなることが好ましい。またチャンネル部位18、ドレイン部位17a,ドレイン部位17bの順番に電気伝導率が大きくなることが好ましい。このような構成は、チャンネル部位18、ソース部位16a,ソース部位16bの順、水素イオン添加量をチャンネル部位18、ドレイン部位17a,ドレイン部位17bの順に水素添加量を増やせばよい。
【００４２】
（チャンネル層；酸化物膜）
チャンネル層（酸化物層）の材料は、酸化物であれば特にこだわらないが、大きな移動度をえることができるInやZn系の酸化物が挙げられる。また、チャンネル層はアモルファスの酸化物からなることがこのましい。以下に記すアモルファス酸化物膜に水素を添加することで、効果的に、電気伝導度を大きくすることができる。
【００４３】
特に、アモルファス酸化物からなるチャンネル層の構成成分は
[（Ｓｎ１−ｘＭ４ｘ）Ｏ２]ａ・[（Ｉｎ１−ｙＭ３ｙ）２Ｏ３]ｂ・[（Ｚｎ１−ｚＭ２ｚＯ）]ｃ  
ここで  ０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、
０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
かつａ＋ｂ＋ｃ＝１、
Ｍ４はＳｎより原子番号の小さい４族元素（Ｓｉ，Ｇｅ，Ｚｒ）、
Ｍ３は、Ｉｎより原子番号の小さい３族元素（Ｂ，Ａｌ，Ｇａ，Ｙ）又はＬｕ、
Ｍ２はＺｎより原子番号の小さな２族元素（Ｍｇ，Ｃａ）]で示される。
この中でも、特に、[（Ｉｎ１−ｙＧａｙ）２Ｏ３]ｂ・[（ＺｎＯ）]ｃ  
０≦ｙ≦１、０≦ｂ≦１、０≦ｃ≦１、
および
[ＳｎＯ２]ａ・[（Ｉｎ２Ｏ３）ｂ・[（ＺｎＯ）]ｃ  
ここで０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、
が好ましい。
【００４４】
たとえば、アモルファス酸化物膜は、ＳｎＯ２，Ｉｎ２Ｏ３及びＺｎＯを頂点とする３角形の内部に位置する一元系、二元系、又は三元系組成によって実現し得る。三元系組成の組成比によっては、ある組成比に範囲において結晶化する場合がある。たとえば、上記３種の化合物のうち二つを含む二元系組成（上記３角形の辺に位置する組成）のうち、Ｉｎ−Ｚｎ−Ｏ系では、Ｉｎが約８０原子％超含まれる組成、Ｓｎ−Ｉｎ−Ｏ系の場合には、Ｉｎが約８０原子％含まれる組成で、アモルファス膜を作成することができる。
【００４５】
さらには、ＩｎとＧａとＺｎを含有したアモルファス酸化物からなることが、特に、好ましい。
【００４６】
本発明者らはアモルファス酸化物をチャンネル層に適用した薄膜トランジスタを検討した。検討の結果、良好なＴＦＴ特性を得るためには、チャンネルに１０Ｓ／ｃｍ以下で0.000１Ｓ／ｃｍ以上の電気伝導度を有した半絶縁性のアモルファス酸化物膜をチャンネルに適用することが好ましいことが分かった。このような電気伝導度を得るためには、チャンネルの材料組成にも依存するが、１０１4〜１０１８／ｃｍ３程度の電子キャリア濃度を有したアモルファス酸化物膜を形成することが好ましい。
【００４７】
電気伝導度にして１０Ｓ／ｃｍ以上の場合、ノーマリーオフ・トランジスタを構成することができないし、また、オン・オフ比を大きくすることができない。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。
【００４８】
一方で、絶縁体、すなわち電気伝導度にして0.000１Ｓ／ｃｍ以下となると、オン電流を大きくすることができなくなる。極端な場合には、ゲート電圧の印加によっても、ソース・ドレイン電極間の電流がオン・オフせず、トランジスタ動作を示さない。  
【００４９】
たとえば、チャンネル層に適用する酸化物の電気伝導度を制御するためには、成膜時の酸素分圧を制御することで行うことができる。すなわち、酸素分圧を制御することで、主として薄膜中の酸素欠損量を制御し、これにより電子キャリア濃度を制御する。図９は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物薄膜をスパッタ法で成膜した際の、電気伝導度の酸素分圧依存性の一例を示す図である。実際に、酸素分圧を高度に制御することで、電子キャリア濃度が１０１4〜１０１８／ｃｍ３で半絶縁性を有したアモルファス酸化膜の半絶縁性膜を得ることができ、このような薄膜をチャンネル層に適用することで良好なＴＦＴを作成することができる。図９に示すように典型的には０．００５Ｐａ程度の酸素分圧で成膜することで、半絶縁性の薄膜を得ることができる。０．００１Ｐａ以下では絶縁となり、一方で０．０１Ｐａ以上では電気伝導度が高すぎ、トランジスタのチャンネル層としては不適合である。
【００５０】
また、成膜時の雰囲気の酸素分圧を変化させて、アモルファス酸化膜の電子キャリア濃度およびキャリア濃度を評価したところ、酸素分圧を上げることにより、キャリア濃度と電子移動度が共に増加する傾向がある。評価にはホール移動度測定を用いている。
【００５１】
通常の化合物では、キャリア濃度が増加するにつれて、キャリア間の散乱などにより、電子移動度は減少するが、本実施形態で用いたアモルファス酸化物では、電子キャリア濃度の増加とともに、電子移動度が増加する。その物理機構は明確でない。
【００５２】
ゲート電極に電圧を印加すると、上記アモルファス酸化物チャネル層に、電子を注入できるので、ソース・ドレイン電極間に電流が流れ、両電極間がオン状態になる。本実施形態によるアモルファス酸化膜は、電子キャリア濃度が増加すると、電子移動度が大きくなるので、トランジスタがオン状態での電流を、より大きくすることができる。すなわち、飽和電流及びオン・オフ比をより大きくすることができる。
【００５３】
（ゲート絶縁層）
本実施形態の電界効果型トランジスタにおいて、ゲート絶縁層12の材料は良好な絶縁性を有するものであれば、特にこだわらない。たとえば、ゲート絶縁層12としては、Ａｌ２Ｏ３、Ｙ２Ｏ３、又はＨｆＯ２の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物を用いることができる。これにより、ソース・ゲート電極間及びドレイン・ゲート電極間のリーク電流を約１０−７アンペヤにすることができる。
【００５４】
（電極）
ソース電極13、ドレイン電極14、ゲート電極15の材料は、良好な電気伝導性とソース部位１６、ドレイン部位１７への電気接続を可能とするものであれば特にこだわらない。たとえば、Ｉｎ２Ｏ３：Ｓｎ、ＺｎＯなどの透明導電膜や、Ａｕ、Ｐｔ、Ａｌ、Ｎｉなどの金属膜を用いることができる。
【００５５】
ゲート部位、ドレイン部位が、十分な電気伝導率を有する場合には、図１（a)のよう電極を省くことができる。
【００５６】
図１（ｂ）、図５（ａ）、図５（ｂ）は、ソース電極１３、ドレイン電極１４を配した構成例である。図５（ａ）は、図１（ａ）の構成の上に絶縁層１９を配し、ビアを介してソース電極、ドレイン電極を接続する構成である。
（基板）
基板１０としては、ガラス基板、プラスチック基板、プラスチックフィルムなどを用いることができる。
【００５７】
上述のチャンネル層、ゲート絶縁層は可視光に対して透明であるので、上述の電極及び基板の材料として透明な材料を用いれば、透明な薄膜トランジスタとすることができる。
（特性）
電界効果型トランジスタは、ゲート電極15、ソース電極13、及び、ドレイン電極14を備えた３端子素子である。また電界効果型トランジスタは、ゲート電極に電圧Ｖｇを印加して、チャンネルに流れる電流Ｉｄを制御し、ソース電極とドレイン電極間の電流Ｉｄを制御する機能を有する電子アクテイブ素子である。
【００５８】
図７に本実施形態の電界効果型トランジスタの典型的な特性を示す。ソース・ドレイン電極間に５V程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを印加を０Ｖと５Ｖの間でオン・オフすることで、ソース・ドレイン電極間の電流Ｉｄ（単位：μＡ）を制御する（オン・オフする）ことができる。図７（a)はさまざまなＶｇでのＩｄ−Ｖｄ特性、図７（ｂ）はＶｄ＝６ＶにおけるＩｄ−Ｖｇ特性（トランスファ特性）の例である。
（ヒステリシス）
図８を用いて、本実施形態の効果の一つであるヒステリシスの低減を説明する。ヒステリシスとは、ＴＦＴトランスファ特性の評価において、図８に示すようにＶｄを固定して、Ｖｇを掃引（上下）させた際に、Ｉｄが電圧上昇時と下降時で異なる値を示すことを言う。ヒステリシスが大きいと、設定したＶｇに対して得られるＩｄの値がばらついてしまうため、ヒステリシスが小さい素子が好ましい。
【００５９】
図８（a) と図８（ｂ）は、それぞれ、酸化物膜上にソース電極、ドレイン電極を直接形成する従来の構成の場合と、本実施形態の水素濃度が高いソース部位、ドレイン部位を配した構成の場合と、ＴＦＴトランスファ特性の一例を示している。従来の構成においては、図８（a)のようなヒステリシス特性を示すが、それに比べて、本実施形態の水素を添加したソース部位、ドレイン部位を配することで、図８（ｂ）のようにヒステリシスの小さい素子とすることができる。
【００６０】
水素を添加したソース部位、ドレイン部位を介して、チャンネルとソース（ドレイン）電極間を接続することで、接続部にトラップされる電荷量が減少し、ヒステリシスが低減されると考えられる。
【００６１】
(製造方法)
上述の電界効果型トランジスタの製造方法は、以下の方法で作成することができる。
【００６２】
すなわち、チャンネル層である酸化物膜を形成する工程と、酸化物膜の一部に水素を添加しソース部位およびドレイン部位を形成する工程を有した製造方法である。
【００６３】
あらかじめ、上述のチャンネル部位となるに好ましい抵抗値を有した酸化物膜を形成した後、その一部に水素を添加して、ソース部位とドレイン部位を形成する手法が好ましい。
【００６４】
他にも、あらかじめチャンネル部位となるに好ましい抵抗値よりやや小さい抵抗値を有した酸化物膜を形成した後、その薄膜の一部に対して水素濃度を減じせしめ、チャンネル部位を形成してもよい。前者の方が、水素濃度の制御がしやすい観点から好ましい。
【００６５】
酸化物薄膜の成膜法としては、スパッタ法（ＳＰ法）、パルスレーザー蒸着法（ＰＬＤ法）、及び電子ビーム蒸着法などの気相法を用いるのがよい。尚、気相法の中でも、量産性の点からは、ＳＰ法が適している。しかし、成膜法は、これらの方法に限られるのものではない。成膜時の基板の温度は意図的に加温しない状態で、ほぼ室温に維持することができる。
【００６６】
酸化物膜に水素を添加する方法としては、水素イオン注入や、水素プラズマ処理、水素雰囲気処理、隣接した水素含有膜からの拡散などの手法を用いることができる。この中でも、水素含有量の制御性の観点ではイオン注入の手法が好ましい。イオン注入の手法において用いるイオン種としては、H+イオン、H-イオン、D+イオン（重水素イオン）、H2+イオン（水素分子イオン）などを用いることができる。一方で、スループットの観点からは、水素プラズマ処理が好ましい。
【００６７】
たとえば、水素プラズマ処理は、平行平板型のプラズマＣＶＤ装置あるいはＲＩＥタイプのプラズマエッチング装置を用いて行なうことができる。
【００６８】
次に、本実施形態の自己整合（セルフアライン）プロセスについて説明する。
【００６９】
この手法は、ソース部位およびドレイン部位の作成に際し、チャンネル層の上方に配されたゲート電極のパターンをマスクとして、酸化物膜に水素を添加する。この方法では、ソース部位およびドレイン部位をそれぞれゲート電極に対して自己整合的に形成することができる。
【００７０】
図３を用い、図１に示すトップゲート型の薄膜トランジスタを例として本実施形態のセルフアライン工程を説明する。
【００７１】
先ず、基板１０上にチャンネル層１１である酸化物膜をパターニング形成する。次いでゲート絶縁層１２を堆積する。さらにゲート電極１５をパターニング形成する。さらに、水素添加工程として、水素イオン注入法や水素プラズマ処理などにより、ゲート電極をマスクとして水素酸化物薄膜に注入する（図３（a））ことで、ソース部位１６、ドレイン部位１７を形成する（図３（ｂ））。この後、水素量の均質化をはかるために、アニール処理を施してもよい。
【００７２】
このようにして、ゲート電極１５をマスクとして、チャンネル層１１中に水素を添加する自己整合的手法により、容易にコプレーナ型トランジスタを作成することができる。
【００７３】
このような手法を用いることで、ゲート電極とソース部位、ドレイン部位との間の重なりを小さくすることができる。この重なりはコンデンサ（寄生容量）として働くことで、トランジスタの高速動作を妨げる。さらには、この重なりがばらつくことで、トランジスタ特性がばらつくことになる。上述の自己整合的なプロセスを用いることで、ゲートとソース、ドレインのオーバーラップ部に形成されるトランジスタの寄生容量が小さく且つ均一にすることができる。結果として、駆動能力が高く、均一性に優れたトランジスタを作成することができる。
【００７４】
この手法を用いることで、ゲート、ソース、ドレインの位置関係を、誤差の生じやすいマスク合わせを用いることなく自動的に決定することができる。自己整合的な手法を用いることで、高度なマスクの位置合わせが必要なくなる。さらには、マスクの位置合わせの誤差を見込んだマスク合わせの余裕が不必要になり、デバイスの寸法を小さくすることができる。
【００７５】
さらには、この手法は低温プロセスでの実施が可能であるため、薄膜トランジスタをプラスチック板やフィルムなどの基板上に作成することができる。
【００７６】
さらに本実施形態では、エッチングプロセスやリフトオフプロセスの回数が少なく、ソース、ドレインを形成できるため、低コストなプロセスで安定性に優れた電極、半導体接続を実現できる。
【００７７】
上記電界効果型トランジスタの出力端子であるドレインに、有機又は無機のエレクトロルミネッセンス（ＥＬ）素子、液晶素子等の表示素子の電極に接続することで表示装置を構成することができる。以下に表示装置の断面図を用いて具体的な表示装置構成の例を説明する。
【００７８】
たとえば図１１に示すように、基体１１１上に、酸化物膜（チャネル層）１１２と、ソース電極１１３と、ドレイン電極１１４とゲート絶縁膜１１５と、ゲート電極１１６から構成される電界効果トランジスタを形成する。そして、ドレイン電極１１４に、層間絶縁膜１１７を介して電極１１８が接続されており、電極１１８は発光層１１９と接し、さらに発光層１１９が電極１２０と接している。かかる構成により、発光層１１９に注入する電流を、ソース電極１１３からドレイン電極１１４に酸化物膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれを電界効果トランジスタのゲート電極１１６の電圧によって制御することができる。ここで、電極１１８、発光層１１９、電極１２０は無機もしくは有機のエレクトロルミネッセンス素子を構成する。
【００７９】
あるいは、図１２示すように、ドレイン電極１１４が延長されて電極１１８を兼ねており、これを高抵抗膜１２１、１２２に挟まれた液晶セルや電気泳動型粒子セル１２３へ電圧を印加する電極１１８とする構成を取ることができる。液晶セルや電気泳動型粒子セル１２３、高抵抗層１２１及び１２２、電極１８、電極２０は表示素子を構成する。これら表示素子に印加する電圧を、ソース電極１１３からドレイン電極１１４に非晶質酸化物半導体膜１１２に形成されるチャネルを介して流れる電流値によって制御することが可能となる。したがってこれをＴＦＴのゲート電極１１６の電圧によって制御することができる。ここで表示素子の表示媒体が流体と粒子を絶縁性被膜中に封止したカプセルであるなら、高抵抗膜１２１、１２２は不要である。
【００８０】
上述の２例において電界効果型トランジスタとしては、トップゲートのコプレナー型の構成で代表させたが、本実施形態は必ずしも本構成に限定されるものではない。例えば、電界効果型トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、スタガ型等他の構成も可能である。
【００８１】
また、上述の２例においては、表示素子を駆動する一対の電極が、基体と平行に設けられた例を図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、電界効果型トランジスタの出力端子であるドレイン電極と表示素子の接続が位相幾何的に同一であれば、いずれかの電極もしくは両電極が基体と垂直に設けられていてもよい。
【００８２】
さらに、上述の２例においては、表示素子に接続される電界効果型トランジスタをひとつだけ図示したが、本実施形態は必ずしも本構成に限定されるものではない。例えば、図中に示した電界効果型トランジスタがさらに本実施形態による別の電界効果型トランジスタに接続されていてもよく、図中の電界効果型トランジスタはそれら電界効果型トランジスタによる回路の最終段であればよい。
【００８３】
ここで、表示素子を駆動する一対の電極が、基体と平行に設けられた場合、表示素子がＥＬ素子もしくは反射型液晶素子等の反射型表示素子ならば、いずれかの電極が発光波長もしくは反射光の波長に対して透明である必要がある。あるいは透過型液晶素子等の透過型表示素子ならば、両電極とも透過光に対して透明である必要がある。
【００８４】
さらに本実施形態の電界効果型トランジスタでは、全ての構成体を透明にすることも可能であり、これにより、透明な表示素子を形成することもできる。また、軽量可撓で透明な樹脂製プラスチック基板など低耐熱性基体の上にも、かかる表示素子を設けることができる。
【００８５】
次に、ＥＬ素子（ここでは有機ＥＬ素子）と電界効果型トランジスタを含む画素を二次元状に配置した表示装置について図１３を用いて説明する。
【００８６】
図１３において、１８１は有機EL層１８４を駆動するトランジスタであり、１８２は画素を選択するトランジスタである。また、コンデンサ１８３は選択された状態を保持するためのものであり、共通電極線１８７とトランジスタ１８２のソース部分との間に電荷を蓄え、トランジスタ１８１のゲートの信号を保持している。画素選択は走査電極線１８５と信号電極線１８６により決定される。
【００８７】
より具体的に説明すると、画像信号がドライバ回路（不図示）から走査電極１８５を通してゲート電極へパルス信号で印加される。それと同時に、別のドライバ回路（不図示）から信号電極１８６を通してやはりパスル信号でトランジスタ１８２へと印加されて画素が選択される。そのときトランジスタ１８２がONとなり信号電極線１８６とトランジスタ１８２のソースの間にあるコンデンサ１８３に電荷が蓄積される。これによりトランジスタ１８１のゲート電圧が所望の電圧に保持されトランジスタ１８１はONになる。この状態は次の信号を受け取るまで保持される。トランジスタ１８１がONである状態の間、有機EL層１８４には電圧、電流が供給され続け発光が維持されることになる。
【００８８】
この図１３の例では１画素にトランジスタ２ヶコンデンサー１ヶの構成であるが、性能を向上させるために更に多くのトランジスタ等を組み込んでも構わない。本質的なのはトランジスタ部分に本実施形態の低温で形成でき透明の電界効果型トランジスタであるIn-Ga-Zn-O系の電界効果トランジスタを用いることにより、有効なＥＬ素子が得られる。
【００８９】
次に本発明の実施例について図面を用いて説明する。
【実施例１】
【００９０】
本実施例では、図１（ａ）に示すコプレーナ型構造を有したトップゲート型ＴＦＴ素子を作製した例である。
【００９１】
製造方法において、図３に示す自己整合的な手法を適用した例である。
【００９２】
また、チャンネル層11にＩｎ−Ｇａ―Ｚｎ−Ｏ系のアモルファス酸化物を用い、ソース部位、ドレイン部位の形成には、水素のイオン注入の手法を用いている。
【００９３】
まず、ガラス基板10（コーニング社製1737）上にチャンネル層としてアモルファス酸化物膜11を形成する。本実施例では、アルゴンガスと酸素ガスと混合雰囲気中で高周波スパッタ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を形成する。
【００９４】
図１０に示すようなスパッタ成膜装置を用いている。図１０において、51は試料、52はターゲット、53は真空ポンプ、54は真空計、55は基板保持手段、56はそれぞれのガス導入系に対して設けられたガス流量制御手段、57は圧力制御手段、58は成膜室である。
【００９５】
すなわち、成膜室58と、成膜室内を真空排気するための真空ポンプ53と、酸化物膜を形成する基板を成膜室内に保持するための基板保持手段55と、基板保持手段に対向して配置された固体材料源（ターゲット）52とを有する。また、固体材料源から材料を蒸発させるためのエネルギー源(不図示の高周波電源)と成膜室内に酸素ガスを供給する手段を有する。
【００９６】
ガス導入系としては、アルゴン、酸素、アルゴンと酸素の混合ガス（Ar:O2=80:20）の３系統を有している。それぞれのガス流量を独立に制御可能とするガス流量制御手段56と、排気速度を制御するための圧力制御手段57により、成膜室内に所定のガス雰囲気を得ることができる。
【００９７】
本実施例では、ターゲット（材料源）としては、２インチサイズのＩｎＧａＯ３（ＺｎＯ）組成を有する多結晶焼結体を用い、投入ＲＦパワーは１００Wとしている。成膜時の雰囲気は、全圧0.5Paであり、その際ガス流量比としてＡｒ：Ｏ２＝100：1である。成膜レートは13nm/minである。また、基板温度は25℃である。
【００９８】
得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜であることがわかる。
【００９９】
さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約0.5 nmであり、膜厚は約60 nmであることが分かった。蛍光Ｘ線（XRF）分析の結果、薄膜の金属組成比はIn : Ga : Zn = 38 : 37 : 25であった。
【０１００】
また、電気伝導度で１０-2Ｓ/cm程度であり、電子キャリア濃度は４×１０16／ｃｍ３、電子移動度は、約２ｃｍ２／Ｖ・秒程度と見積もっている。
【０１０１】
また、光吸収スペクトルの解析から、作製したアモルファス酸化物膜の禁制帯エネルギー幅は、約3 eVである。
【０１０２】
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。ゲート絶縁膜は、Y2O3膜を電子ビーム蒸着法により成膜し、厚みは150nmである。またY2O3膜の比誘電率は約15である。
【０１０３】
さらに、フォトリソグラフィー法とリフトオフ法により、ゲート電極15を形成した。チャネル長は、４０μｍで、チャネル幅は、２００μｍである。電極材質はＡｕであり、厚さは30nmである。
【０１０４】
次に、アモルファス酸化物薄膜に水素（もしくは重水素）イオン注入を行い（図３（a））、チャンネル層中に、ソース部位、ドレイン部位を形成した（図３（ｂ））。イオン注入において、図に示すように水素イオンは、ゲート絶縁層を介してチャンネル層中に注入される。
【０１０５】
このような手法によって、ゲート電極がマスクとなり、ゲート電極のパターンに対応して、ソース部位、ドレイン部位が自己整合的に配置される。
【０１０６】
ここで、イオン注入に際し、イオン種としてH+(陽子)を用い加速電圧は20kVである。面積あたりのイオン照射量としては、1×1013〜1×1017(1/cm2)程度とすることができる。また、別途、同様に重水素D+のイオン注入した試料も用意している。
【０１０７】
水素含有量を評価するためにＳＩＭＳにより組成分析を行うと、1×1015 (1/cm2)のイオン照射を行った試料を薄膜中の水素濃度が2×１０19（１/ｃｍ３）程度である。これにより、たとえば1×1013(1/cm2)がイオン照射量の試料は水素濃度が検出限界以下で測定できないが、2×１０17（１/ｃｍ３）程度と見積もることができる。
【０１０８】
本実施例の薄膜トランジスタのソース部位、ドレイン部位には、水素イオン照射量が1×1016 (1/cm2)としている。水素濃度が２×１０20（１/ｃｍ３）程度と見積もられる。また、別途、用意した試料で、電気伝導度を評価すると、80Ｓ/cm程度である。本実施例においては、ソース部位、ドレイン部位の電気伝導率が十分に高いため、ソース電極、ドレイン電極は省略した図１（a)の構成を採用している。
【０１０９】
(比較例１)
比較例として、酸化物膜上にソース電極、ドレイン電極を直接形成する構成の素子を作成した。基板上にアモルファス酸化物層を形成後、ソース及びドレイン電極、ゲート絶縁層、ゲート電極をそれぞれパターニング形成することで作成できる。自己整合的な手法は用いていない。また、各層の形成は本実施例１に準じている。ソース及びドレイン電極には厚さ30nmのAu電極を用いている。
【０１１０】
ＴＦＴ素子の特性評価
図７に、室温下で測定したＴＦＴ素子の電流−電圧特性の一例を示す。図７（a)はＩｄ−Ｖｄ特性であり、図７（ｂ）はＩｄ−Ｖｇ特性である。図７（ａ）に示すように、一定のゲート電圧Vgを印加し、Ｖｄの変化に伴うソース−ドレイン間電流のＩｄのドレイン電圧Ｖｄ依存性を測定すると、Ｖｄ= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、Ｖｄ= 4 V印加時におけるゲート電圧VGの閾値は約-0.5 Vであった。また、Ｖｇ=10 V時には、Ｉｄ=1.0 × 10-5A程度の電流が流れた。
【０１１１】
トランジスタのオン・オフ比は、１０6超であった。また、出力特性から電界効果移動度を算出したところ、飽和領域において約8cm2(Vs)-1の電界効果移動度が得られた。作製した素子に可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
【０１１２】
また、同一基板上に作成された複数の素子を特性ばらつきを評価すると、本実施例においては、比較例に比べて、ばらつきが小さい。たとえば、オン電流のばらつきを評価すると、比較例では±１５％程度であるが、本実施例においては±１０％程度である。
【０１１３】
本実施例の電界効果型トランジスタは、チャンネル層（酸化物薄膜）の中に、チャンネル部位と、チャンネル部位に比べて水素濃度の大きなソース部位、ドレイン部位を有している。そのため、チャンネルとソース、ドレイン電極の間で、安定な電気接続が可能となり、素子の均一性、信頼性が向上していると考えられる。
【０１１４】
また、本実施例のＴＦＴは、比較例のＴＦＴに比べた所、ヒステリシスが小さい。図８には、本実施例と比較例のＩｄ−Ｖｇを図に記して比較している。図８（a)は比較例、図８（ｂ）は本実施例のＴＦＴ特性の一例である。このようにチャンネル層に水素を添加することで、ＴＦＴのヒステリシスを低減することができる。
【０１１５】
すなわち、本実施例では、ソース、ドレイン電極とチャンネルの間で、チャージがトラップされにくい良好な電気接続が実現できるため、ヒステリシスが小さい薄膜トランジスタを実現できる。
【０１１６】
次に、前述のトップゲート薄膜トランジスタの動特性を評価した。ソース、ドレイン間に５Vを印加し、ゲート電極に＋5Vおよび-5V の電圧を交互にパルス幅30μsec、周期30msecで切り替えて印加し、ドレイン電流の応答を測定した。本実施例においては、電流立ち上がりに優れ、さらに立ち上がり時間の素子間ばらつきが小さい。
【０１１７】
すなわち、本実施例において、自己整合的な手法により、ゲート、ソース、ドレインの位置関係を精度良く作成できたことで、高速動作が可能であるとともに、均一性が高い素子を実現できている。
【０１１８】
水素をイオン注入した場合と重水素をイオン注入した際で、特性に大きな差は見られていない。
【０１１９】
本実施例の比較的大きな電界効果移動度を有した電界効果型トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
【実施例２】
【０１２０】
本実施例において、その構成と製法は実施例１に準じているが、水素注入量を制御し、ソース部位、ドレイン部位の水素濃度が1×１０18（１/ｃｍ３）程度とした。
【０１２１】
本実施例においては、ソース部位とドレイン部位の電気伝導度が不十分であるため、実施例１と比べてややオン電流がやや小さい傾向がある。別途、用意した上記水素濃度の試料では、電気伝導度を評価すると、0.01Ｓ/cm程度である。
【０１２２】
このような比較的低い水素濃度をソース部位、ドレイン部位に適用する場合には、図５（ａ）に示すように、絶縁層１９とソース電極、ドレイン電極を付加することで、実施例１と同様に良好なトランジスタ特性を実現できる。ヒステリシス特性、均一性、高速動作性も良好である。
【実施例３】
【０１２３】
本実施例では、図１（ｂ）に示すコプレーナ型構造を有したボトムゲート型ＴＦＴ素子を作製した例である。
【０１２４】
図４に示す手法による製法を用いて作成する例である。自己整合的な手法は用いていない。
【０１２５】
また、Ｉｎ−Ｇａ―Ｚｎ−Ｏ系のアモルファス酸化物からなるチャンネル層の形成には、ＰＬＤ法を用い、ソース部位、ドレイン部位の形成には水素プラズマ処理を用いる。
【０１２６】
まず、フォトリソグラフィー法とリフトオフ法により、ガラス基板１０（コーニング社製1737）上に、ゲート電極15をパターニング形成した。電極材料はTaであり、厚さ50nmとした。
【０１２７】
次に、フォトリソグラフィー法とリフトオフ法により、ゲート絶縁層12をパターニング形成した。ゲート絶縁膜は、厚さ150nmのHfO2膜をレーザ蒸着法により成膜した。
【０１２８】
さらに、フォトリソグラフィー法とリフトオフ法により、チャンネル層であるＩｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜をパターニング形成した。
【０１２９】
KrFエキシマレーザーを用いたＰＬＤ法により、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。
【０１３０】
ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体をターゲットとして、Ｉｎ−Ｚｎ−Ｇａ−Ｏ系アモルファス酸化物膜を堆積させた。成膜時の酸素分圧は７Ｐａである。なおKrFエキシマレーザーのパワーは1.5×10-3mJ/cm2/pulse、パルス幅は20nsec、繰り返し周波数は10Hzである。また、基板温度は25℃である。
【０１３１】
蛍光Ｘ線（XRF）分析の結果、薄膜の金属組成比はIn : Ga : Zn = 0.97 :1.01: 4であった。さらに、分光エリプソ測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Rrms）は約0.6 nmであり、膜厚は約100 nmである。得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｇａ−Ｏ系膜はアモルファス膜である。
【０１３２】
次に、ゲート電極と同じパターンからなるレジストマスク20をパターニング形成した（図４（a））。
【０１３３】
その後、プラズマ処理装置を用い、チャンネル層であるアモルファスIn-Ga-Zn-O薄膜に対して水素プラズマ処理により水素添加を行う。水素プラズマ処理は、平行平板型のプラズマＣＶＤ装置あるいはＲＩＥタイプのプラズマエッチング装置を用いて行うことができる（図４（ｂ））。
【０１３４】
真空排気された装置内に処理の対象となる試料（前工程まで終了した基板）を収容した後、反応ガス導入口から水素を含むガスを導入すると共に、高周波電源（ＲＦ）により処理容器内に高周波を導入することによりプラズマを発生させることで行う。例えば、電極間隔を５ｃｍ、基板温度は１００°Ｃ、Ｈ2ガス流量を５００ｓｃｃｍ、チャンバー内圧を１Ｔｏｒｒとする。水素プラズマ処理を施した薄膜は、水素含有量が増加し、抵抗率が減少する。
【０１３５】
引き続きドレイン電極14及びソース電極13をパターニング形成した。各電極材質は、金であり、厚さは30nmである（図４（ｃ））。
【０１３６】
最後に、マスク２０をエッチング、図４（ｄ）に示す薄膜トランジスタとする。チャネル長は、５０μｍで、チャネル幅は１８０μｍである。
【０１３７】
(比較例２)
上述の水素プラズマ処理を行わない試料を用意した。すなわち、チャンネル層内は、膜全体にわたり水素濃度がほぼ均一であり、ソース部位、ドレイン部位を有していない。その他の構成、製法は、実施例２に準じている。
【０１３８】
ＴＦＴ素子の特性評価
本実施例の薄膜トランジスタは、Ｖｄ= 6 V程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。トランジスタのオン・オフ比は、１０6超であり、電界効果移動度は約7cm2(Vs)-1である。
【０１３９】
また、本実施例３のＴＦＴは、比較例２のＴＦＴに比べて、複数の素子を作成した際の特性ばらつきが小さい。また、ヒステリシス特性や高速動作性も良好である。
【０１４０】
本実施例の電界効果型トランジスタは、チャンネル層（酸化物薄膜）の中に、チャンネル部位と、チャンネル部位に比べて水素濃度の大きなソース部位、ドレイン部位を有しているため、チャンネルとソース、ドレイン電極の間で、安定な電気接続が可能となり、素子の均一性、信頼性が向上していると考えられる。
【０１４１】
本実施例の比較的大きな電界効果移動度を有した電界効果型トランジスタは、有機発光ダイオードを動作回路への利用などが期待できる。
【実施例４】
【０１４２】
本実施例は、プラスチック基板上に、図５（ｂ)に示すトップゲート型ＴＦＴ素子を作製した例である。
【０１４３】
基板として、ポリエチレン・テレフタレート（ＰＥＴ）フィルムを用いている。
【０１４４】
まず基板上にチャンネル層をパターニング形成する。
【０１４５】
また、本実施例では、チャンネル層成膜において、ターゲットとしては、２インチサイズのＩｎ2Ｏ３・ＺｎＯ組成を有する多結晶焼結体を用い、投入ＲＦパワーは１００Wとしている。成膜時の雰囲気は、全圧0.4Paであり、その際ガス流量比としてＡｒ：Ｏ２＝100：2である。成膜レートは12nm/minである。また、基板温度は25℃である。
【０１４６】
得られた膜に関し、膜面にすれすれ入射Ｘ線回折（薄膜法、入射角 0.5度）を行ったところ、明瞭な回折ピークは検出されず、作製したＩｎ−Ｚｎ−Ｏ系膜は、アモルファス膜である。また、蛍光Ｘ線（XRF）分析の結果、金属組成比はIn : Zn = １．１: ０．９である。
【０１４７】
次に、ゲート絶縁層とゲート電極を積層する。ゲート絶縁層とゲート電極は同一のパターンとして形成する。ゲート電極、はＩｎ２Ｏ３：Ｓｎからなる透明導電膜である。
【０１４８】
次に、実施例３と同様に水素プラズマ処理する。ゲート電極をマスクとして自己整合的に、ソース部位１６、ドレイン部位１７が形成される。
【０１４９】
さらに、ソース電極、ドレイン電極をパターニング形成する。ソース電極、ドレイン電極はＩｎ２Ｏ３：Ｓｎからなる透明導電膜とした。厚さは100nmである。
【０１５０】
ＴＦＴ素子の特性評価
ＰＥＴフィルム上に形成したＴＦＴの室温下で測定した。トランジスタのオン・オフ比は、１０３超である。また、電界効果移動度を算出したところ、約3cm2(Vs)-1の電界効果移動度である。また、素子の特性ばらつき、ヒステリシス特性、高速動作性は、実施例１と同程度に、良好である。
【０１５１】
ＰＥＴフィルム上に作成した素子を、曲率半径３０ｍｍで屈曲させ、同様のトランジスタ特性の測定を行ったが、トランジスタ特性に大きな変化は認められなかった。また、可視光を照射して同様の測定を行なったが、トランジスタ特性の変化は認められなかった。
本実施例で作成した薄膜トランジスタは可視光に対して透明であり、フレキシブルな基板上に形成されている。
【実施例５】
【０１５２】
本実施例では図１２の電界効果型トランジスタを用いた表示装置について説明する。上記電界効果型トランジスタにおいて、ドレイン電極をなすITO膜の島の短辺を100μmまで延長し、延長された90μmの部分を残し、ソース電極およびゲート電極への配線を確保した上で、ＴＦＴを絶縁層で被覆する。この上にポリイミド膜を塗布し、ラビング工程を施す。一方で、同じくプラスチック基板上にITO膜とポリイミド膜を形成し、ラビング工程を施したものを用意し、上記電界効果型トランジスタを形成した基板と5μmの空隙を空けて対向させ、ここにネマチック液晶を注入する。さらにこの構造体の両側に一対の偏光板を設ける。ここで、電界効果型トランジスタのソース電極に電圧を印加し、ゲート電極の印加電圧を変化させると、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域のみ、光透過率が変化する。またその透過率は、電界効果型トランジスタがオン状態となるゲート電圧の下ではソース−ドレイン間電圧によっても連続的に変化させることができる。かようにして、図１２に対応した、液晶セルを表示素子とする表示装置を作成する。
【０１５３】
本実施例において、ＴＦＴを形成する基板として白色のプラスチック基板を用い、ＴＦＴの各電極を金に置き換え、ポリイミド膜と偏光板を廃する構成とする。そして、白色と透明のプラスチック基板の空隙に粒子と流体を絶縁性皮膜にて被覆したカプセルを充填させる構成とする。この構成の表示装置の場合、本電界効果型トランジスタによって延長されたドレイン電極と上部のITO膜間の電圧が制御され、よってカプセル内の粒子が上下に移動する。それによって、透明基板側から見た延長されたドレイン電極領域の反射率を制御することで表示を行うことができる。
【０１５４】
また、本実施例において、電界効果型トランジスタを複数隣接して形成して、たとえば、通常の４トランジスタ１キャパシタ構成の電流制御回路を構成し、その最終段トランジスタのひとつを図１１のＴＦＴとして、ＥＬ素子を駆動することもできる。たとえば、上述のITO膜をドレイン電極とする電界効果型トランジスタを用いる。そして、ドレイン電極から延長されたITO膜の島の一部である30μm×90μmの領域に電荷注入層と発光層からなる有機エレクトロルミネッセンス素子を形成する。こうして、ＥＬ素子を用いる表示装置を形成することができる。
【実施例６】
【０１５５】
実施例５の表示素子と電界効果型トランジスタを二次元に配列させる。たとえば、実施例５の液晶セルやＥＬ素子等の表示素子と、電界効果型トランジスタとを含めて約30μm×115μmの面積を占める画素を、短辺方向に40μmピッチ、長辺方向に120μmピッチでそれぞれ7425×1790個方形配列する。そして、長辺方向に7425個の電界効果型トランジスタのゲート電極を貫くゲート配線を1790本、1790個のＴＦＴのソース電極が非晶質酸化物半導体膜の島から5μmはみ出した部分を短辺方向に貫く信号配線を7425本設ける。そして、それぞれをゲートドライバ回路、ソースドライバ回路に接続する。さらに液晶表示素子の場合、液晶表示素子と同サイズで位置を合わせRGBが長辺方向に反復するカラーフィルタを表面に設ければ、約211 ppiでA4サイズのアクティブマトリクス型カラー画像表示装置を構成することができる。
【０１５６】
また、ＥＬ素子においても、ひとつのＥＬ素子に含まれる２つの電界効果型トランジスタのうち第一電界効果型トランジスタのゲート電極をゲート線に配線し、第二電界効果型トランジスタのソース電極を信号線に配線し、さらに、ＥＬ素子の発光波長を長辺方向にRGBで反復させる。こうすることで、同じ解像度の発光型カラー画像表示装置を構成することができる。
【０１５７】
ここで、アクティブマトリクスを駆動するドライバ回路は、画素の電界効果型トランジスタと同じ本実施形態のＴＦＴを用いて構成しても良いし、既存のICチップを用いても良い。
【産業上の利用可能性】
【０１５８】
本発明の電界効果型トランジスタは、ＰＥＴフィルムをはじめとするフレキシブル素材上に形成することができる。すなわち、湾曲させた状態でのスイッチングが可能なうえ、波長400nm以上の可視光・赤外光に対して透明であるので、本発明の電界効果型トランジスタはＬＣＤや有機ＥＬディスプレイのスイッチング素子として応用することができる。また、フレキシブル・ディスプレイをはじめ、シースルー型のディスプレイ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【０１５９】
【図１】本発明の電界効果型トランジスタの構成例を示す断面図である。
【図２】水素を添加した際のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の抵抗率変化を示す図である。
【図３】本発明の自己整合的な手法を用いた電界効果型トランジスタの作成方法を示す図である。
【図４】本発明の電界効果型トランジスタの作成方法を示す図である。
【図５】本発明の電界効果型トランジスタの構成例を示す図である。
【図６】本発明の電界効果型トランジスタの構成例を示す図である。
【図７】本発明の電界効果型トランジスタのＴＦＴ特性を示すグラフである。
【図８】本発明の電界効果型トランジスタのヒステリシス特性を示すグラフである。
【図９】Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物膜の電気伝導率と成膜中の酸素分圧の関係を示すグラフである。
【図１０】アモルファス酸化物膜の製造装置を示す図である。
【図１１】本発明に係わる表示装置の一例の断面図である。
【図１２】本発明に係わる表示装置の他の例の断面図である。
【図１３】有機ＥＬ素子と薄膜トランジスタを含む画素を二次元状に配置した表示装置の構成を示す図である。
【符号の説明】
【０１６０】
１０  基板
１１  チャンネル層（酸化物薄膜）
１２  ゲート絶縁層
１３  ソース電極
１４  ドレイン電極
１５  ゲート電極
１６  ソース部位
１７  ドレイン部位
１８  チャンネル部位
【図１】
2007250983.tif 000003
【図２】
2007250983.tif 000004
【図３】
2007250983.tif 000005
【図４】
2007250983.tif 000006
【図５】
2007250983.tif 000007
【図６】
2007250983.tif 000008
【図７】
2007250983.tif 000009
【図８】
2007250983.tif 000010
【図９】
2007250983.tif 000011
【図１０】
2007250983.tif 000012
【図１１】
2007250983.tif 000013
【図１２】
2007250983.tif 000014
【図１３】
2007250983.tif 000015