(57)【要約】【課題】小さな回路規模で、フィルタの周波数特性を精度よく調整できる自動調整機能付きフィルタを実現する。【解決手段】基準信号発生器１０１から出力される基準信号を５次ＬＰＦ１０２と位相比較器１０３に入力し、位相比較器１０３にはさらに５次ＬＰＦ１０２の出力信号を入力する。フィルタ調整の開始時において、５次ＬＰＦ１０２の周波数特性は、その周波数特性が該フィルタの通過帯域となるように設定されている。また、位相比較器１０３は、上記基準信号と５次ＬＰＦ１０２の出力信号との位相差を検出し、５次ＬＰＦ１０２の周波数特性は、検出された位相差が減少する方向へ変化させられ、該位相差が０となった状態でその周波数特性が保持される。【選択図】図１
2007300226.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を発生する基準信号発生器と、
入力端子と出力端子とを有するフィルタと、
上記基準信号と上記フィルタの出力信号との位相差を検出する位相比較器と、
上記フィルタの周波数特性を制御するフィルタ特性制御部とを有しており、
上記フィルタ特性制御部は、上記フィルタの周波数特性が該フィルタの通過帯域となる初期状態から、上記位相比較器で検出される位相差が減少する方向へ変化させ、該位相差が０となった状態で該フィルタの周波数特性を保持する制御によって、フィルタの周波数特性を調整することを特徴とする自動調整機能付きフィルタ回路。
【請求項２】
上記フィルタは、入力されるビット信号に応じてその特性を変化させることが可能な素子を有しており、該素子の特性を調整することで該フィルタの周波数特性の調整が行われるものであると共に、
上記フィルタ特性制御部は、そのカウント値を上記ビット信号として上記素子に供給するカウンタであることを特徴とする請求項１に記載の自動調整機能付きフィルタ回路。
【請求項３】
上記素子は、入力されるビット信号に応じて容量値を変化させることが可能なキャパシタアレイであることを特徴とする請求項２に記載の自動調整機能付きフィルタ回路。
【請求項４】
上記フィルタの調整は、上記位相比較器による位相差検出を行う校正タームを、複数回繰り返すことで実行されるものであり、
上記カウンタのカウント値の更新は、各校正タームの終了時にのみ行われることを特徴とする請求項２に記載の自動調整機能付きフィルタ回路。
【請求項５】
上記位相比較器には、基準信号よりも９０°位相が遅れた信号が入力されることを特徴とする請求項１に記載の自動調整機能付きフィルタ回路。
【請求項６】
信号パルスの入力によって上記フィルタ調整が開始され、上記校正タームを所望の回数繰り返した後、通常動作に自動的に復帰することを特徴とする請求項４に記載の自動調整機能付きフィルタ回路。
【請求項７】
上記請求項１ないし６の何れかに記載の自動調整機能付きフィルタを備えていることを特徴とする受信チューナ。
【請求項８】
上記請求項７に記載の受信チューナを備えていることを特徴とする携帯端末。
【請求項９】
フィルタの周波数特性を調整する制御において、
上記フィルタの調整開始時は、上記フィルタの周波数特性が該フィルタの通過帯域となるように初期値を設定し、
上記周波数における位相を、増加、又は減少の一方向制御により、所望の値に制御することを特徴とするフィルタの自動調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子ばらつきや環境変化によるフィルタのカットオフ特性のばらつきを自動的に抑えるためのフィルタ自動調整回路、及びそれを用いたフィルタに関するものである。
【背景技術】
【０００２】
近年、ＴＶの受信チューナのＩＣ化が非常に盛んになってきている。このような受信チューナのＩＣ化は、携帯端末でのＴＶ受信を可能とするために必要となったものである。すなわち、携帯端末に受信チューナを搭載するには、受信チューナの小型化が必須であることから、そのＩＣ化が必須とされる。
【０００３】
図２０に、受信チューナの構成図を示す。この受信チューナは、アンテナ５０１、低雑音増幅器５０２、ミキサー５０３、ローパスフィルタ（ＬＰＦ）５０４、可変増幅器５０５、局部発振器５０６、デジタル部５０７を備えて構成されている。
【０００４】
上記受信チューナにおいて、ＬＰＦ５０４は、所望周波数の受信波（以下、所望波）の中から、該所望波と共に受信される妨害波を除去する機能を果たすものであり、チューナの受信特性にとって重要な回路である。上記妨害波を正確に除去するためには、ＬＰＦ５０４のカットオフ特性を高精度に設定することが重要である。しかしながら、ＬＰＦ５０４を構成する素子のばらつきや環境の変化によって、チップ毎にカットオフ特性もばらつき、場合によっては十分な妨害波除去ができなくなる。
【０００５】
特許文献１には、フィルタの出力の振幅検出によってフィルタの粗調整を行い、フィルタの入力と出力との位相差検出によってフィルタの微調整を行うことで、フィルタ調整を行うことが開示されている。図２１に特許文献１におけるフィルタ調整回路の概略構成を示す。このフィルタ調整回路は、基準信号発生器６０１、フィルタ６０２、振幅検出部６０３、位相比較部６０４、振幅判定ロジック回路６０５、およびアップダウンカウンタ６０６から構成される。
【０００６】
上記フィルタ調整回路における手法では、フィルタを構成する素子のばらつきによる振幅減衰やＱ値によっては、振幅検出が困難になるという振幅検出の欠点と、調整範囲が１８０°に限定されてしまうという位相検出の欠点をお互いに補うものとなっている。この手法により、フィルタの初期特性が大きくばらついても、正確に所望のフィルタ特性を得ることができる。
【特許文献１】特開２００５−１９７９７５号公報（平成２００５年７月２１日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１の手法では、振幅検出と位相検出との両方を行うので、振幅検出用の回路と位相検出用の回路とが必要であり、また、それぞれの回路は複雑な制御を必要とする。このため、上記フィルタ調整回路では、その回路規模が大きくなるといた問題が生じる。回路規模が大きくなることはチップ面積の増大を招き、コストの増大に繋がる。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、小さな回路規模で、フィルタの周波数特性を精度よく調整できる自動調整機能付きフィルタを実現することにある。
【課題を解決するための手段】
【０００９】
本発明に係る自動調整機能付きフィルタ回路は、上記課題を解決するために、基準信号を発生する基準信号発生器と、入力端子と出力端子とを有するフィルタと、上記基準信号と上記フィルタの出力信号との位相差を検出する位相比較器と、上記フィルタの周波数特性を制御するフィルタ特性制御部とを有しており、上記フィルタ特性制御部は、上記フィルタの周波数特性が該フィルタの通過帯域となる初期状態から、上記位相比較器で検出される位相差が減少する方向へ変化させ、該位相差が０となった状態で該フィルタの周波数特性を保持する制御によって、フィルタの周波数特性を調整することを特徴としている。
【００１０】
上記の構成によれば、上記フィルタの周波数特性は、初期状態において周波数特性が該フィルタの通過帯域となっており、この初期状態から位相比較器で検出される位相差が減少する方向へ変化させ、該位相差が０となった状態で該フィルタの周波数特性が保持される。
【００１１】
上記位相比較器では、上記基準信号と上記フィルタの出力信号との位相差を検出されるため、該位相差が０となった状態で該フィルタの周波数特性は、上記基準信号の周波数と一致する。すなわち、上記基準信号の周波数を、フィルタにおいて調整しようとする所望の周波数とすれば、素子のバラツキや環境変化に起因する周波数特性のバラツキが発生したとしても、フィルタの周波数特性を上記基準信号に一致させるのフィルタ調整が行える。
【００１２】
ここで、上記初期状態においてフィルタの周波数特性が該フィルタの通過帯域とすることで、基準信号がフィルタ内で減衰して位相比較が行えないという不具合が発生しない。また、この初期状態から位相比較器で検出される位相差が減少する方向へ変化させるため、一方向制御でのフィルタ調整が可能になり、簡素な制御で、フィルタ調整が可能になる。
【００１３】
また、上記自動調整機能付きフィルタ回路では、上記フィルタは、入力されるビット信号に応じてその特性を変化させることが可能な素子を有しており、該素子の特性を調整することで該フィルタの周波数特性の調整が行われるものであると共に、上記フィルタ特性制御部は、そのカウント値を上記ビット信号として上記素子に供給するカウンタである構成とすることができる。
【００１４】
また、上記素子は、入力されるビット信号に応じて容量値を変化させることが可能なキャパシタアレイである構成とすることができる。
【００１５】
上記の構成によれば、上記フィルタ調整を行うフィルタ特性制御部およびフィルタの具体的構成を提供できる。
【００１６】
また、上記自動調整機能付きフィルタ回路では、上記フィルタの調整は、上記位相比較器による位相差検出を行う校正タームを、複数回繰り返すことで実行されるものであり、上記カウンタのカウント値の更新は、各校正タームの終了時にのみ行われる構成とすることができる。
【００１７】
上記の構成によれば、上記校正タームの実施中に、上記カウント値の更新を行わないことにより、回路内部で信号のリンギングを起こして上記フィルタの動作が一時不安定になることを回避できる。すなわち、フィルタの動作の安定性を得ることができる。
【００１８】
また、上記自動調整機能付きフィルタ回路では、上記位相比較器には、基準信号よりも９０°位相が遅れた信号が入力される構成とすることができる。
【００１９】
上記の構成によれば、上記位相比較器への参照信号は、基準クロック信号よりも９０°遅れているので、位相比較器の位相検出範囲が、上記位相比較器には基準信号と同位相の信号を入力する場合に比べて、９０°広げることができる。これにより、初期時でのフィルタの位相特性が大きくばらついても正確にフィルタ調整を行うことが可能となる。
【００２０】
また、上記自動調整機能付きフィルタ回路では、信号パルスの入力によって上記フィルタ調整が開始され、上記校正タームを所望の回数繰り返した後、通常動作に自動的に復帰する校正とすることができる。
【００２１】
上記の構成によれば、フィルタ調整を開始するための信号パルスを入力するだけで、フィルタの特性が自動的に調整され、自動的に通常モードに復帰するという、フィルタ自動調整が実現できる。
【発明の効果】
【００２２】
本発明に係る自動調整機能付きフィルタ回路は、以上のように、基準信号を発生する基準信号発生器と、入力端子と出力端子とを有するフィルタと、上記基準信号と上記フィルタの出力信号との位相差を検出する位相比較器と、上記フィルタの周波数特性を制御するフィルタ特性制御部とを有しており、上記フィルタ特性制御部は、上記フィルタの周波数特性が該フィルタの通過帯域となる初期状態から、上記位相比較器で検出される位相差が減少する方向へ変化させ、該位相差が０となった状態で該フィルタの周波数特性を保持する制御によって、フィルタの周波数特性を調整する構成である。
【００２３】
それゆえ、上記初期状態においてフィルタの周波数特性が該フィルタの通過帯域とすることで、基準信号がフィルタ内で減衰して位相比較が行えないという不具合が発生しない。また、この初期状態から位相比較器で検出される位相差が減少する方向へ変化させるため、一方向制御でのフィルタ調整が可能になり、簡素な制御で、フィルタ調整が可能になる。
【発明を実施するための最良の形態】
【００２４】
本発明の一実施形態について図１ないし図１８に基づいて説明すると以下の通りである。先ずは、本実施の形態に係る自動調整機能付きローパスフィルタの概略構成を図１を参照して説明する。
【００２５】
図１に示す自動調整機能付きローパスフィルタは、基準信号発生器１０１、４ｂｉｔキャパシタアレイ付き５次ローパスフィルタ（以下、５次ＬＰＦと称する）１０２、位相比較器１０３、リセット機能つき４ｂｉｔ加算カウンタ（以下、ＣＡＬカウンタと称する）１０４、リセット機能つき４ｂｉｔ加算カウンタ（以下、タームカウンタと称する）１０５、リセット機能つき５ｂｉｔ加算カウンタ（以下、タイミングカウンタと称する）１０６、およびモード切替スイッチ１０７〜１１１を備えて構成されている。尚、以下の説明においては、ＣＡＬカウンタ１０４、タームカウンタ１０５、およびタイミングカウンタ１０６は、いずれも加算カウンタとしているが、減算カウンタを用いても同様の効果を得ることができる。
【００２６】
基準信号発生器１０１は、自動調整機能付きローパスフィルタにおいて所望されるカットオフ周波数に一致する周波数（ここでは、４．５ＭＨｚとする）の基準クロック信号を発生させる手段である。５次ＬＰＦ１０２は、上記周波数（すなわち、４．５ＭＨｚ）で位相が−３６０°回るように設計されている。また、５次ＬＰＦ１０２内部の４ｂｉｔキャパシタアレイはＣＡＬカウンタ１０４のカウント値によって制御される。
【００２７】
図２に４ｂｉｔキャパシタアレイの構成例を示す。図２の４ｂｉｔキャパシタアレイは、４つのキャパシタ１２１〜１２４を並列に有しており、各キャパシタ１２１〜１２４のそれぞれに対してＮ型トランジスタ１２５〜１２８を直列に接続した構成となっている。上記４ｂｉｔキャパシタアレイでは、Ｎ型トランジスタ１２５〜１２８を、ＣＡＬカウンタ１０４のカウント値を示す信号によってＯＮ／ＯＦＦ制御することにより、その容量値を変化させることができる。本実施の形態では、ＣＡＬカウンタの値が小さい場合は、４ｂｉｔキャパシタアレイの容量値は小さくなり、ＣＡＬカウンタ１０４の値が大きい場合は、４ｂｉｔキャパシタアレイの容量値は大きくなる。
【００２８】
上記自動調整機能付きローパスフィルタは、フィルタ調整開始信号の入力と共にフィルタの調整（以下、ＣＡＬモードと称する）が始まり、一定の時間が経過すると通常のフィルタ動作（以下、通常モードと称する）に復帰する。上記ＣＡＬモードと通常モードとの切り替えは、モード切替スイッチ１０７〜１１１のＯＮ／ＯＦＦ切替えによって行われる。
【００２９】
以下に、ＣＡＬモード時の動作について、図３のフローチャートを参照して詳細に説明する。また、図１におけるモード切替スイッチ１０７〜１１１は、ＣＡＬモード時の状態を示しており、ＣＡＬモードでは、切替スイッチ１０７〜１０９がＯＮ、切替スイッチ１１０，１１１がＯＦＦとなっている。
【００３０】
フィルタ調整開始信号が入力されると、モード切替スイッチ１０７〜１１１が図１に示す状態となりＣＡＬモードが開始される。ＣＡＬモードが開始されると、ＣＡＬカウンタ１０４、タームカウンタ１０５、及びタイミングカウンタ１０６が０にリセットされ、基準信号発生器１０１からは４．５ＭＨｚの基準クロック信号が５次ＬＰＦ１０２に入力される（Ｓ１）。
【００３１】
位相比較器１０３には基準信号発生器１０１からの基準クロック信号と５次ＬＰＦ１０２の出力信号とが入力される。位相比較器１０３はこれらの信号の位相比較を行い、５次ＬＰＦ１０２の出力と基準クロック信号との位相差が−３６０°以下であるか否かを確認する（Ｓ２）。
【００３２】
尚、ＣＡＬモードの開始時における５次ＬＰＦ１０２の回路定数（以下、５次ＬＰＦ１０２の初期値と称する）は、カットオフ周波数が基準クロック信号よりも充分に高くなるような値（素子のバラツキや環境変化に起因する周波数特性のバラツキが発生したとしても、カットオフ周波数が基準クロック信号よりも高くなるような値）に設定される。本実施の形態では、５次ＬＰＦ１０２の回路定数とは４ｂｉｔキャパシタアレイの容量値であり、この容量値はをＣＡＬモードの開始時において最小に設定される（ＣＡＬカウンタ１０４のデフォルトチが０に設定される）。
【００３３】
上記Ｓ２での位相比較の結果、５次ＬＰＦ１０２の出力と基準クロック信号との位相差が−３６０°以下の場合は、ＣＡＬカウンタ１０４の値はそのまま保持される（Ｓ３）。また、上記位相差が−３６０°より大きい場合は、ＣＡＬカウンタ１０４の値に１を加算する（Ｓ４）。
【００３４】
次に、タームカウンタ１０５のカウント値が１５であるか否かが確認される（Ｓ５）。この時、タームカウンタ１０５の値が１５でなければ、タームカウンタ１０５の値に１を加算し（Ｓ６）、位相比較に戻る（すなわち、Ｓ２へ戻る）。こうしてＳ２〜Ｓ６のターム(以下、ＣＡＬタームと称する)が、タームカウンタ１０５の値が１５になるまで繰り返される。
【００３５】
Ｓ５において、タームカウンタ１０５の値が１５になっていれば、フィルタ調整を終了する。すなわち、モード切替スイッチ１０７〜１１１のＯＮ／ＯＦＦが切り替えられ、ＣＡＬモードから通常モードへ移行する。ＣＡＬモードから通常モードへのモード移行時には、タームカウンタ１０５が停止され、ＣＡＬカウンタ１０４のカウント値が維持され、基準クロック信号がＯＦＦされる。
【００３６】
１回のＣＡＬタームの時間は、タイミングカウンタ１０６の最上位ｂｉｔの出力（以下、タイミングカウンタ１０６の出力と呼ぶ）で制御される。また、タイミングカウンタ１０６は、主に位相比較器１０３のＯＮ／ＯＦＦを制御している。
【００３７】
これは、位相比較を行う前に５次ＬＰＦ１０２の特性を安定させるため、かつ、位相比較器１０３において位相比較を行う十分な時間を与えるためである。タイミングカウンタ１０６の波形の概略を図４に示す。タイミングカウンタ１０６の出力がＨＩＧＨのときは、位相比較器１０３は位相比較は行わず、出力がＬＯＷの時のみ位相比較を行う。これによって、タイミングカウンタ１０６の出力がＨＩＧＨになっている間には、５次ＬＰＦ１０２を安定させ、その後、タイミングカウンタ１０６の出力がＬＯＷになってから位相比較を行う。
【００３８】
本実施の形態における５次ＬＰＦ１０２の場合、動作安定期間は３ｕｓｅｃ程度で十分である。また、位相比較期間は、動作安定期間に比べて非常に少ない時間でよいので、タイミングカウンタ１０６の出力がデューティ比５０％であるとすると、動作安定期間と位相比較期間とは等しいので、動作安定期間を決めれば、位相比較期間は特に考える必要はない。
【００３９】
本実施の形態では、タイミングカウンタ１０６の出力は、４．５ＭＨｚのクロック信号を３２分周したデューティ比５０％のクロック信号となっており、その周期は、
１／４．５×３２＝７．１１〔ｕｓｅｃ〕
であるので、動作安定期間および位相比較期間は、それぞれ３．５６ｕｓｅｃ程度であり、適切な時間になっている。
【００４０】
上記自動調整機能付きローパスフィルタでは、ＣＡＬカウンタ１０４の値が大きくなるに従い、５次ＬＰＦ１０２内部の４ｂｉｔキャパシタアレイの容量値が大きくなり、５次ＬＰＦ１０２の位相が遅れていく。したがって、ＣＡＬカウンタ１０４のデフォルト値（本実施の形態では０）を、素子ばらつきに依らず位相差が−３６０°以上のところに設定すれば、上記ＣＡＬタームを何回か繰り返すことで位相が遅れていき、位相差が初めて−３６０°以下になったところでＣＡＬカウンタ１０４の値は保持される。
【００４１】
本実施の形態の場合、４ｂｉｔキャパシタアレイを用いているので、ＣＡＬカウンタ１０４も４ｂｉｔであり、ＣＡＬカウンタ１０４のカウント値は０から１５の範囲で変化し、一回のＣＡＬタームでＣＡＬカウンタ１０４に加算される値は１である。したがって、ＣＡＬカウンタ１０４の値が一定の値に保持されるまでには、ＣＡＬタームは１６回あれば良い。
【００４２】
このようにＣＡＬカウンタ１０４にデフォルト値を設定することで、加算カウンタのみでフィルタの特性を調整することが可能である。また、上記のようにＣＡＬカウンタ１０４にデフォルト値を設定すると、素子ばらつきによらず、基準の周波数（本実施例では４．５ＭＨｚ）は通過帯域内にあるので、基準クロック信号がフィルタ内で減衰して、位相比較が行えないという問題も解消される。
【００４３】
次に、位相比較器１０３での位相比較の方法について詳細に説明する。位相比較は、基準クロック信号と５次ＬＰＦ１０２の出力信号との位相差が、−３６０°以下であるか、あるいは−３６０°より大きいかの２つの状態を検出できれば良い。したがって、位相比較器１０３は、デジタル的なロジックの回路でよく、アナログ的な動作は必要ないので、位相比較の出力の精度は考えなくて済む。
【００４４】
位相比較器１０３は、例えば図５に示すような回路構成で実現できる。図５に示す回路において、１３１，１３２はリセットフリップフロップ、１３３はＡＮＤ回路、１３４はＮＡＮＤ回路、１３５はＮＯＴ回路、１３６，１３６は定電流源、１３８，１３９，１４１はスイッチ、１４０はキャパシタ、１４２は電圧比較器である。図５は、ＰＬＬシンセサイザでよく知られている（位相比較器＋チャージポンプ）の構成と酷似している。本実施の形態では、チャージポンプの出力に、キャパシタ１４０、スイッチ１４１、電圧比較器１４２が接続されている。
【００４５】
なお、位相比較器１０３は、４．５ＭＨｚの基準クロック信号に対する５次ＬＰＦ１０２の出力信号が、−３６０°遅れたところを位相差ゼロとして検出する。したがって、位相比較器１０３が検出した位相差がゼロになるように５次ＬＰＦ１０２が調整されればよい。
【００４６】
図５に示す位相比較器１０３の回路における基本的な動作について説明する。位相比較器１０３のＩＮ１端子には５次ＬＰＦ１０２の出力信号が入力され、ＩＮ２端子には４．５ＭＨｚの基準クロック信号が入力される。そして、チャージポンプには、これらの信号の位相差に応じた電圧パルスが入力される。
【００４７】
４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号の位相が進んでいる時には、チャージポンプのＵＰ側スイッチ１３８がＯＮし、キャパシタ１４０に電荷が溜められる。この動作は、５次ＬＰＦ１０２の特性が変わらない限りは、４．５ＭＨｚの周期で繰り返される。キャパシタ１４０に電荷がたまり、チャージポンプの出力端の電圧が上昇し、電圧比較器１４２の参照電圧Ｖｒｅｆを超えると、電圧比較器１４２の出力がＬＯＷからＨＩＧＨに立ち上がる。
【００４８】
一方、４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号の位相が遅れている時には、チャージポンプのＤＯＷＮ側スイッチ１３９がＯＮし、キャパシタ１４０の電荷が放電されていく。
【００４９】
本実施の形態の位相比較器１０３には、リセット端子ＲＳが設けられており、リセット信号としてタイミングカウンタ１０６の出力が用いられる。これにより、各ＣＡＬタームの開始時には、ＵＰ側スイッチ１３４およびＤＯＷＮ側スイッチ１３５への入力電圧、及びチャージポンプの出力電圧は０Ｖになっている。したがって、位相比較開始時の電圧比較器１０３の出力は必ず０Ｖになっているので、４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号の位相が遅れている時には、電圧比較器１４２の出力はＬＯＷのまま固定となる。
【００５０】
一方、４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号の位相が進んでいる時には、電圧比較器１４２の出力がＬＯＷからＨＩＧＨに立ち上がる。図６に、４．５ＭＨｚ基準クロック信号に対して、５次ＬＰＦ１０２の出力信号が進んでいる場合のタイミングカウンタ１０６と電圧比較器１４２との時間波形を示す。図６では、ａ点で電圧比較器１４２の出力が立ち上がっている。この立ち上がりをＣＡＬカウンタ１０４のクロックに利用すると、１回のＣＡＬタームの途中で、ＣＡＬカウンタ１０４の値が１つ増え、５次ＬＰＦ１０２の容量値が変化し、５次ＬＰＦ１０２の特性が変化することになる。
【００５１】
上述の動作により、４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号の位相が進んでいる時にはＣＡＬカウンタ１０４の値を１つ上げ、遅れている時にはＣＡＬカウンタ１０４の値を現状のまま維持するというアルゴリズムが実現できる。
【００５２】
本実施の形態に係る自動調整機能付きローパスフィルタでは、ＣＡＬモードの位相比較は、位相の進み、又は遅れの２値を検出できればよいので、チャージポンプの電流量はそれほど精密にする必要はなく、チャージポンプの電流量のばらつきなどは検出精度に全く影響しない。フィルタ調整する上で、調整回路自身のばらつきを考慮する必要がないというのは、回路設計上の非常に大きなメリットである。
【００５３】
また、電圧比較器１４２は、その出力を安定させるために、ヒステリシス特性を持つ電圧比較器を用いている。ヒステリシス特性を持たない場合、入力が参照電圧付近になったときに、出力がＬＯＷ，ＨＩＧＨを繰り返し、ＣＡＬカウンタ１０４の値を１回のＣＡＬタームで２つ以上上げてしまう危険性がある。
【００５４】
また、５次ＬＰＦ１０２の特性の急激な変化は、回路内部で信号のリンギングを起こし、これによって５次ＬＰＦ１０２の動作が一時不安定になる恐れがある。したがって、５次ＬＰＦ１０２の安定性を考えると、一回のＣＡＬタームの中では、ＣＡＬカウンタ１０４の値は変えない方が望ましい。
【００５５】
図７に、５次ＬＰＦ１０２の安定性を考慮した位相比較器１０３の一例を示す。図７の回路は、図５の回路における電圧比較器１４２の出力にインバーター１４３を接続した構成である。
【００５６】
図８に、４．５ＭＨｚの基準クロック信号に対して５次ＬＰＦ１０２の出力信号が進んでいる場合の、タイミングカウンタ１０６と電圧比較器１４２との時間波形を示す。図７の回路構成では、４．５ＭＨｚの基準クロック信号に対してフィルタの出力信号が進んでいる場合、ａ’点で位相比較器１０３の出力がＨＩＧＨからＬＯＷに立ち下がるが、ここではＣＡＬカウンタ１０４の値は変化しない。その後、ＣＡＬタームが終わると同時に、位相比較器１０３の出力がＬＯＷからＨＩＧＨに立ち上がり、この時点でＣＡＬカウンタ１０４の値が１上がる。尚、４．５ＭＨｚの基準クロック信号に対して、５次ＬＰＦ１０２の出力信号が遅れている場合は、電圧比較器１４２の出力はＨＩＧＨのまま変化しない。
【００５７】
したがって、図７の構成にすると、１回のＣＡＬタームが終了した直後にのみ、ＣＡＬカウンタ１０４の値が更新されるので、１回のＣＡＬタームの中では５次ＬＰＦ１０２の特性は変化しない。したがって、５次ＬＰＦ１０２が常に安定した状態でフィルタ調整が行える。よって、図７の回路構成にすることで、安定で、かつ従来に比べて簡潔な構成でフィルタ調整が可能である。
【００５８】
フィルタ調整において、もう１つ考慮するべき項目としては、ＣＡＬカウンタ１０４がデフォルト値である時の、５次ＬＰＦ１０２の位相特性の許容範囲がある。本実施の形態の位相比較器１０３が検出できる範囲は精々３６０°であり、その範囲を超えると、検出結果が一周期単位でずれることになるため、所望の位相の検出ができなくなる。
【００５９】
また、本構成では、遅れ位相から進み位相に変化する境界を検出するアルゴリズムになっているので、ＣＡＬカウンタ１０４のデフォルトでは−３６０°の位相差に対して進み位相になることが必要である。したがって、ＣＡＬカウンタ１０４がデフォルトでの５次ＬＰＦ１０２の位相特性は、位相比較器１０３が位相検出できる範囲内にあり、かつ−３６０°に対して進み位相であることが必要である。また、−３６０°に対して遅れ位相側の位相検出は、精々キャパシタアレイの１変化分だけ検出できればよく、多くを検出する必要はない。
【００６０】
ここで、位相比較器１０３が検出できる最小の位相差について述べる。図９は、図１の自動調整機能付きローパスフィルタに図７の構成の位相比較器を用いた場合の、タイミングカウンタ１０６の立ち下がり付近における基準クロック信号、及びタイミングカウンタ１０６の時間波形である。
【００６１】
図９に示すように、タイミングカウンタ１０６の出力波形は、４．５ＭＨｚの基準クロック信号の立ち上がりに同期して立ち下がるので、４．５ＭＨｚの基準クロック信号は、必ずタイミングカウンタ１０６の立ち下りから１８０°遅れて立ち下がる。一方、５次ＬＰＦ１０２の出力信号は、タイミングカウンタ１０６の立ち下りから３６０°遅れ以内に立ち下がる。位相比較器１０３は５次ＬＰＦ１０２の出力信号の立ち下がりで位相比較を行うので、位相比較器１０３の位相検出範囲は−１８０°〜１８０°である。したがって、ＣＡＬカウンタ１０４のデフォルト状態において、−３６０°で位相差ゼロとしていることを考慮すると、５次ＬＰＦ１０２の出力信号と４．５ＭＨｚのクロック信号との位相差は、
（０°−３６０°）〜（１８０°−３６０°）＝−３６０°〜−１８０°
にあることが必要である。５次ＬＰＦ１０２における素子のばらつきが一般的な範囲であれば、ＣＡＬカウンタ１０４のデフォルト状態における上記位相差がこの範囲でも十分であることが多い。しかしながら、万一、デフォルトでの５次ＬＰＦ１０２の特性がこの範囲から外れると位相比較が正常に行われず、フィルタ調整ができなくなる。
【００６２】
図１０は、位相比較器１０３の検出範囲がより有効な範囲になるように構成された自動調整機能付きローパスフィルタの一例である。図１０の例では、基準信号発生器１０１とスイッチ１０７および１０８との間に９０°遅延器１１２が設けられている点でのみ図１の構成と異なっており、他は図１と同様の構成である。これにより、位相比較器１０３の参照信号として入力される基準クロック信号は、タイミングカウンタ１０６に入力される基準クロック信号に対して位相を９０°遅らせた信号となる。
【００６３】
図１１は、図１０の構成における、タイミングカウンタ１０６の立ち下がり付近における４．５ＭＨｚの基準クロック信号、位相比較器１０３への参照信号、及びタイミングカウンタ１０６の時間波形である。これにより、位相比較器１０３への参照信号は、基準クロック信号よりも９０°遅れているので、該参照信号は、必ずタイミングカウンタ１０６の立ち下りから２７０°遅れて立ち下がる。一方、５次ＬＰＦ１０２の出力信号は、図１の回路と同様にタイミングカウンタ１０６の立ち下りから３６０°遅れ以内に立ち下がる。したがって、位相比較器１０３の位相検出範囲は−９０°〜２７０°になり、ＣＡＬカウンタ１０４がデフォルトの状態において、−３６０°で位相差ゼロとしていることを考慮すると、５次ＬＰＦ１０２と４．５ＭＨｚのクロック信号の位相差は、
（０−３６０°）〜（２７０−３６０°）＝−３６０°〜−９０°
となり、図１の構成に比べて許容範囲を９０°広げることができる。これにより、ＣＡＬカウンタ１０４のデフォルト時でのフィルタの位相特性が大きくばらついても正確にフィルタ調整を行うことが可能となる。
【００６４】
次に、ＣＡＬモード開始から、ＣＡＬモード終了（通常モードに復帰）の自動制御について説明する。
【００６５】
ＣＡＬモードおよび通常モードの切替は、信号経路にあるスイッチによって制御されている。図１あるいは図１０の自動調整機能付きローパスフィルタにおいて、スイッチ１０７〜１０９をＳＷ１〜ＳＷ３とし、スイッチ１１０，１１１をＳＷ４，ＳＷ５とすれば、ＳＷ１〜ＳＷ３がＯＮ、ＳＷ４，ＳＷ５がＯＦＦのときにＣＡＬモードとなる。逆に、ＳＷ１〜ＳＷ３がＯＦＦ、ＳＷ４，ＳＷ５がＯＮのときに通常モードとなる。
【００６６】
本実施の形態に係る自動調整機能付きローパスフィルタでは、ＣＡＬＯＮ端子を設け、これによってスイッチの組合せを制御することができる。例えば、ＣＡＬＯＮ端子への入力がＨＩＧＨの場合、ＳＷ１〜ＳＷ３がＯＮ、ＳＷ４，ＳＷ５がＯＦＦになり、ＣＡＬＯＮ端子の入力がＬＯＷの場合、ＳＷ１〜ＳＷ３がＯＦＦ、ＳＷ４，ＳＷ５がＯＮになるようにロジックを組んでいる。すなわち、ＣＡＬＯＮ端子がＨＩＧＨの場合、ＣＡＬモードとなり、ＣＡＬＯＮ端子がＬＯＷの場合、通常モードとなる。この回路は、例えば図１２に示すように、ＮＯＴ回路１５１のみによる簡単なロジック回路で実現できる。
【００６７】
図１２のＣＡＬＯＮ端子はフィルタ調整開始信号によってＨＩＧＨになり、フィルタ調整終了信号によってＬＯＷになるように制御される。したがって、フィルタ調整開始信号とフィルタ調整終了信号とによってフィルタ調整時間が決められることになる。
【００６８】
上述のように、本実施の形態の自動調整機能付きローパスフィルタでは、ＣＡＬモードにおいてＣＡＬカウンタ１０４の値が一定の値に保持され、フィルタ調整が完了するには、ＣＡＬタームは１６回以上あれば良く、フィルタ調整時間としては、ＣＡＬターム１６回以上に相当する時間があればよい。本実施の形態では、タームカウンタ１０５でＣＡＬタームの回数をカウントし、１６回のＣＡＬタームの後、すなわち、タームカウンタ１０５の値が１５から０になったときのタイミングをフィルタ調整終了信号とした。これらの制御は、例えば、図１３のような回路で実現できる。
【００６９】
図１３に示す回路は、リセットフリップフロップ１６１，１６２、およびＮＡＮＤ回路１６３を備えて構成されている。ここで、フィルタ調整開始信号を開始パルスとし、フィルタ調整終了信号をタームカウンタ１０５の出力としてやると、図１３の回路の出力信号は、図１４に示すように、開始パルスの立下りから、タームカウンタ１０５の出力の立下りまでの間ＨＩＧＨを出力する。したがって、開始パルスの立下りからタームカウンタ１０５が１６回カウントされるまでＨＩＧＨを出力することになる。よって、図１３の出力信号は上述のＣＡＬＯＮ端子に入力する信号として最適である。
【００７０】
図１３に示す構成の回路を備えることで、本実施の形態に係る自動調整機能付きローパスフィルタでは、フィルタ調整開始信号を入力するだけで、フィルタの特性が自動的に調整され、自動的に通常モードに復帰するという、フィルタ自動調整が実現できる。
【００７１】
図１５は、上記の説明における、本発明のフィルタ自動調整方法の概念をローパスフィルタを例にとって示した図である。フィルタ自動調整は、その調整後にカットオフ周波数付近になるべき信号（すなわち、基準クロック信号）を位相比較の参照信号として用い、該参照信号と、該参照信号をフィルタの入力とした場合の該フィルタの出力信号との位相差で行う。
【００７２】
図１６は、(1) 回路定数を変更可能な素子の特性が設計値通りの場合、(2) 素子にバラツキがあり、回路定数が位相遅れ方向へズレた場合、(3) 素子にバラツキがあり、回路定数が位相進み方向へズレた場合、のそれぞれにおいて、周波数に対する位相の変化を示したグラフである。
【００７３】
上記グラフによれば、フィルタを構成する素子のバラツキや環境変化によって、フィルタ回路の特性が変化し、基準信号を入力したときのフィルタ回路の出力の位相が変化すしても、フィルタの通過帯域では位相が余り変化しない。したがって、素子の回路定数の変更によって、基準信号を入力したときのフィルタ回路の出力の位相が所望の値になるように変更でき、フィルタ回路の特性を所望の値に設定できる。
【００７４】
本発明のフィルタ自動調整では、調整開始時は必ず初期値から始まるようにする。また、この初期値は素子ばらつきに依らず、フィルタの通過帯域になるように設定する。例えば、フィルタがローパスフィルタで、その特性が可変容量で制御されている場合、調整開始時の初期値は、設定可能な最小のフィルタの容量値とすればよい。
【００７５】
このように設定することで、参照信号がフィルタ通過後に大きく劣化することはなく、正しく位相比較を行うことができる。また、参照信号の周波数は、最初は必ずフィルタの通過帯域にあり、その周波数をカットオフ周波数付近に調整するので、調整開始時の初期状態において、フィルタの位相は必ず調整すべき位相よりも進んでいる。
【００７６】
したがって、フィルタ調整は位相を遅らせる方向に調整していき、位相が目標となる位相よりも遅れたところでフィルタ調整を終了すればよい。上記の制御によって、一方向制御でフィルタ調整が可能になるので、簡素な制御でフィルタ調整が可能である。なお、もし、容量値を設定できる最小の値にしても、ローパスフィルタが阻止帯域であった場合、もともとこれ以上の調整は不可能であるため、初期値が最適な値となる。
【００７７】
尚、本実施の形態においては、本発明をローパスフィルタに適用した場合を例示しているが、本発明はハイパスフィルタにおいても適用可能である。本発明をハイパスフィルタにおいて適用する場合には、初期値におけるカットオフ周波数と基準信号の位相差との関係、並びに、位相の調整方法が、ローパスフィルタへの場合とそれぞれ逆転するだけであり、基本的な構成および調整方法はローパスフィルタの場合と同じである。
【００７８】
また、本発明は、フィルタ回路がアナログフィルタであるかデジタルフィルタであるか、次数、具体的な回路に拘らず、どのようなフィルタ回路に対しても、適用可能である。ただし、一般的にデジタルフィルタはばらつきに強く、アナログフィルタはばらつきに弱いため、本発明のフィルタ調整はアナログフィルタに対して大きな効果がある。
【００７９】
また、上記の説明においては、５次ＬＰＦ１０２は、４ｂｉｔキャパシタアレイを有しており、該４ｂｉｔキャパシタアレイの容量値を変化させることで、５次ＬＰＦ１０２の周波数特性が調整されるようになっている。すなわち、４ｂｉｔキャパシタアレイが、フ調整用のフィルタ特性を示す素子となっている。しかしながら、本発明において、フィルタ特性を制御するための素子は、このようなキャパシタアレイに限定されるものではなく、抵抗やトランジスタのような非線形素子であってもよい。
【００８０】
図１７は、本発明の自動調整機能付きローパスフィルタの図１および図１０とは異なる変形例を示す構成例である。図１７の自動調整機能付きローパスフィルタは、図１０の自動調整機能付きローパスフィルタにおいて、５次ＬＰＦ１０２の入力側に抵抗１１３および１１４が挿入された構成になっている。もちろん、図１の自動調整機能付きローパスフィルタにおいて、５次ＬＰＦ１０２の入力側に抵抗１１３および１１４が挿入する構成としてもよい。
【００８１】
図１７の構成においては、フィルタ調整時のフィルタの特性は、抵抗１１３を含む特性を示し、通常モードで使用するフィルタの特性は抵抗１１４を含む特性を示す。フィルタ調整時には、抵抗１１３の値によって周波数特性を任意に設定することができ、所望の周波数で位相が−３６０°になるように調整できる。したがって、通常モードで使用するフィルタの特性に依らず、フィルタ調整時の特性を決めることができるので、１つの基準クロック信号で様々なカットオフ周波数のフィルタに調整が可能である。
【００８２】
本発明に係る自動調整機能付きローパスフィルタの好適な使用例として、受信チューナＩＣが挙げられる。図１８は、本発明の受信チューナＩＣの一構成例である。
【００８３】
図１８に示す受信チューナＩＣは、電波を受信するアンテナ２０１、受信した希望波を増幅する低雑音増幅器２０２、希望波に対して周波数変換を行うミキサー２０３、不要な周波数帯域の信号を除去する自動調整機能付きローパスフィルタ２０４、周波数変換された希望波を所望のレベルに調節する可変増幅器２０５、周波数変換するための信号を発生させる局部発振器２０６、局部発振器を制御するデジタル部２０７から構成されている。上記受信チューナＩＣにおいては、自動調整機能付きローパスフィルタ２０４に本発明の自動調整機能付きローパスフィルタが用いられる。
【００８４】
上記受信チューナＩＣでは、局部発振器２０６を制御するデジタル部２０７は、周波数切替を行う時に、ストローブ信号というパルス信号を発しており、このパルス信号をフィルタ調整開始信号としてフィルタの調整を行う。従って、周波数を切り替える度にフィルタの特性が自動調整される。これによって、チューナの使用環境に応じてフィルタの特性が適切に調整され、チューナとして良好な受信感度を得ることができる。また、自動調整機能付きローパスフィルタが従来に比べて簡素になるので、チューナＩＣとしてのチップ面積が小さくなり、ＩＣの低コスト化にも効果がある。
【００８５】
また、本発明に係る受信チューナＩＣは、例えば携帯端末に搭載し、該携帯端末でのＴＶ受信を可能とするために好適に利用できる。図１９は、本発明の携帯端末の一構成例である。
【００８６】
図１９に示す携帯端末は、電波を受信するアンテナ２１１、本発明の受信チューナ２１２、受信した信号を復調する復調器２１３、復調した信号を画像データに変換する画像処理部２１４、画像を表示させる表示装置２１５から構成されている。上記携帯端末に本発明の受信チューナを搭載することによって、様々な環境においても安定した受信性能を保つことができるので、いつでもどこでも高質な映像を見ることが可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態を示すものであり、自動調整機能付きローパスフィルタの要部構成を示すブロック図である。
【図２】４ｂｉｔキャパシタアレイの構成例を示す回路図である。
【図３】上記自動調整機能付きローパスフィルタにおけるＣＡＬモードでの動作を示すフローチャートである。
【図４】タイミングカウンタの波形図である。
【図５】位相比較器の一構成例を示す回路図である。
【図６】図５の位相比較器を用いた場合のタイミングカウンタと電圧比較器との時間波形図である。
【図７】フィルタの安定性を考慮した位相比較器の構成例を示す回路図である。
【図８】図７の位相比較器を用いた場合のタイミングカウンタと電圧比較器との時間波形図である。
【図９】図１の動調整機能付きローパスフィルタに図７の構成の比較器を用いた場合の基準信号、及びタイミングカウンタの時間波形図である。
【図１０】本発明の一実施形態を示すものであり、位相許容範囲を広くした自動調整機能付きローパスフィルタの要部構成を示すブロック図である。
【図１１】図１０の構成における、基準信号、参照信号、及びタイミングカウンタの時間波形図である。
【図１２】ＣＡＬモード、通常モード切替機能の構成例を示す図である。
【図１３】ＣＡＬモード、通常モード切替信号発生回路の構成例を示す図である。
【図１４】図１３の回路の入出力の時間波形図である。
【図１５】本発明のフィルタ調整における概念を示すものであり、利得−周波数特性を示すグラフである。
【図１６】本発明のフィルタ調整における概念を示すものであり、位相−周波数特性を示すグラフである。
【図１７】本発明の一実施形態を示すものであり、自動調整機能付きローパスフィルタの要部構成を示すブロック図である。
【図１８】本発明の受信チューナＩＣの構成例を示すブロック図である。
【図１９】本発明の携帯端末の構成例を示すブロック図である。
【図２０】従来の受信チューナの構成例を示すブロック図である。
【図２１】従来のフィルタ調整手段の構成例を示すブロック図である。
【符号の説明】
【００８８】
１０１    基準信号発生器
１０２    ５次ＬＰＦ（フィルタ）
１０３    位相比較器
１０４    ＣＡＬカウンタ（フィルタ特性制御部、カウンタ）
１０５    タームカウンタ
１０６    タイミングカウンタ
１１２    ９０°遅延器
【図１】
2007300226.tif 000003
【図２】
2007300226.tif 000004
【図３】
2007300226.tif 000005
【図４】
2007300226.tif 000006
【図５】
2007300226.tif 000007
【図６】
2007300226.tif 000008
【図７】
2007300226.tif 000009
【図８】
2007300226.tif 000010
【図９】
2007300226.tif 000011
【図１０】
2007300226.tif 000012
【図１１】
2007300226.tif 000013
【図１２】
2007300226.tif 000014
【図１３】
2007300226.tif 000015
【図１４】
2007300226.tif 000016
【図１５】
2007300226.tif 000017
【図１６】
2007300226.tif 000018
【図１７】
2007300226.tif 000019
【図１８】
2007300226.tif 000020
【図１９】
2007300226.tif 000021
【図２０】
2007300226.tif 000022
【図２１】
2007300226.tif 000023