(57)【要約】【課題】従来の半導体装置では、高周波特性に優れた高耐圧ＮＰＮトランジスタが形成し難いという問題があった。【解決手段】本発明の半導体装置では、Ｐ型のシリコン基板３上にＮ型のエピタキシャル層４が形成されている。エピタキシャル層４には、ベース領域としてのＰ型の拡散層３１、３２と、コレクタ領域としてのＮ型の拡散層２７、２８、２９、３０と、エミッタ領域としてのＮ型の拡散層３５が形成されている。このとき、Ｐ型の拡散層３１、３２は二重拡散構造となり、ベース領域の表面及びその近傍領域の不純物濃度が高濃度となっている。この構造により、ＮＰＮトランジスタ２の耐圧特性を維持しつつ、高周波特性や電流増幅率を向上させることができる。【選択図】図１
2007227775.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層に形成され、ベース領域として用いられる一導電型の拡散層と、
前記一導電型の拡散層に形成され、エミッタ領域として用いられる第１の逆導電型の拡散層と、
前記半導体層に形成され、コレクタ領域として用いられる第２の逆導電型の拡散層とを有し、
前記一導電型の拡散層は、二重拡散構造であることを特徴とする半導体装置。
【請求項２】
前記一導電型の拡散層は、第１の一導電型の拡散層の形成領域に、第２の一導電型の拡散層が重畳して形成され、
前記第１の逆導電型の拡散層は、前記第２の一導電型の拡散層の形成領域に重畳して形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項３】
前記半導体層に形成され、コレクタ領域として用いられる第３の逆導電型の拡散層とを有し、
前記第３の逆導電型の拡散層の形成領域に、前記第２の逆導電型の拡散層及び前記第１の一導電型の拡散層が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２の一導電型の拡散層には、前記第１の逆導電型の拡散層を挟むように第３の一導電型の拡散層が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第２の逆導電型の拡散層は、前記第１の一導電型の拡散層を挟むように形成されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第２の一導電型の拡散層には、前記第１の逆導電型の拡散層の周囲に複数の第３の一導電型の拡散層が形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項７】
前記第２の逆導電型の拡散層は、前記第１の一導電型の拡散層の周囲に複数形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
半導体層を準備し、前記半導体層に少なくともＮチャネル型ＭＯＳトランジスタ及びＮＰＮトランジスタを形成する半導体装置の製造方法において、
前記半導体層にベース領域として用いられる第１の一導電型の拡散層を形成した後、前記第１の一導電型の拡散層の形成領域に、第２の一導電型の拡散層を重畳して形成する工程と、前記半導体層に前記Ｎチャネル型ＭＯＳトランジスタのバックゲート領域を形成する工程と、を共用工程で行い、
前記第２の一導電型の拡散層の形成領域にエミッタ領域として用いられる第１の逆導電型の拡散層を形成し、前記半導体層にコレクタ領域として用いられる第２の逆導電型の拡散層を形成することを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体層にコレクタ領域として用いられる第３の逆導電型の拡散層を形成した後、前記第３の逆導電型の拡散層に前記第２の逆導電型の拡散層及び前記第１の一導電型の拡散層を形成することを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの高周波特性や電流増幅率を向上させることを目的とする半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置及びその製造方法の一実施例として、下記のＮＰＮトランジスタが知られている。Ｐ型のシリコン半導体基板上にはＮ型のエピタキシャル層が形成されている。エピタキシャル層には、活性ベース領域を囲むように、その周囲に外部ベース領域が形成されている。外部ベース領域は、エピタキシャル層上に形成された外部ベース取り出し電極と接続している。そして、活性ベース領域にはエミッタ領域が形成され、エミッタ領域はエミッタ取り出し電極と接続している。また、エピタキシャル層にはコレクタ領域が形成されている。このとき、外部ベース取り出し電極中の不純物をエピタキシャル層へと拡散させ、外部ベース領域を形成する。また、外部ベース取り出し電極が開口する領域に、エピタキシャル層表面から不純物をイオン注入し、活性ベース領域を形成する。つまり、従来のＮＰＮトランジスタでは、外部ベース領域の内側に拡散深さの浅い活性ベース領域を形成することで、高周波特性の向上を実現している（例えば、特許文献１参照。）。
【０００３】
従来の半導体装置の一実施例として、下記のＮＰＮトランジスタが知られている。Ｐ型のシリコン半導体基板上にはＮ型のエピタキシャル層が形成されている。Ｐ型のシリコン半導体基板とＮ型のエピタキシャル層とに渡り、高濃度のＮ型の埋込拡散層が形成されている。そして、Ｎ型のエピタキシャル層には、内部ベース領域としての低濃度のＰ型の拡散層及びコレクタ領域としてのＮ型の拡散層とが形成されている。内部ベース領域としてのＰ型の拡散層には、外部ベース領域としての高濃度のＰ型の拡散層及びエミッタ領域としてのＮ型の拡散層が形成されている（例えば、特許文献２参照。）。
【特許文献１】特開平１０−３０３２０９号公報（第４−８頁、第１、１０−１２図）
【特許文献２】特開２０００−２６０８９１号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、高濃度であり、拡散深さの浅い活性ベース領域と重畳させるようにエミッタ領域を形成することでベース抵抗値が低減され、ＮＰＮトランジスタの高周波特性や電流増幅率を向上させている。しかしながら、高濃度であり、拡散深さの浅い活性ベース領域を形成することで、ＮＰＮトランジスタにおいて、所望の耐圧特性（ＶＣＥＯ（Ｖ））が得難いという問題がある。
【０００５】
また、従来の半導体装置では、内部ベース領域としての低濃度の拡散層に、外部ベース領域としての高濃度の拡散層及びエミッタ領域としての拡散層を形成している。つまり、低濃度の内部ベース領域としての拡散層を形成することで、ＮＰＮトランジスタの所望の耐圧特性（ＶＣＥＯ（Ｖ））を実現している。しかしながら、内部ベース領域としての拡散層は、低濃度であり、拡散深さも深く、ベース抵抗値が高くなり、ＮＰＮトランジスタの所望の高周波特性や電流増幅率が得難いという問題がある。
【課題を解決するための手段】
【０００６】
上述した各事情に鑑みて成されたものであり、本発明の半導体装置は、半導体層と、前記半導体層に形成され、ベース領域として用いられる一導電型の拡散層と、前記一導電型の拡散層に形成され、エミッタ領域として用いられる第１の逆導電型の拡散層と、前記半導体層に形成され、コレクタ領域として用いられる第２の逆導電型の拡散層とを有し、前記一導電型の拡散層は、二重拡散構造であることを特徴とする。従って、本発明では、ベース領域を二重拡散構造とすることで、半導体装置の耐圧特性を維持しつつ、高周波特性や電流増幅率を向上させることができる。
【０００７】
また、本発明の半導体装置は、前記一導電型の拡散層は、第１の一導電型の拡散層の形成領域に、第２の一導電型の拡散層が重畳して形成され、前記第１の逆導電型の拡散層は、前記第２の一導電型の拡散層の形成領域に重畳して形成されていることを特徴とする。従って、本発明では、ベース領域において、２つの拡散層が重畳する領域にエミッタ領域が形成されている。この構造により、半導体装置の耐圧特性を維持しつつ、高周波特性や電流増幅率を向上させることができる。
【０００８】
また、本発明の半導体装置は、前記半導体層に形成され、コレクタ領域として用いられる第３の逆導電型の拡散層とを有し、前記第３の逆導電型の拡散層の形成領域に、前記第２の逆導電型の拡散層及び前記第１の一導電型の拡散層が形成されていることを特徴とする。従って、本発明では、コレクタ領域での抵抗値を低減し、半導体装置の高周波特性や電流増幅率を向上させることができる。
【０００９】
また、本発明の半導体装置は、前記第２の一導電型の拡散層には、前記第１の逆導電型の拡散層を挟むように第３の一導電型の拡散層が形成されていることを特徴とする。従って、本発明では、ベース−エミッタ間の電流経路を短くし、ベース領域での抵抗値を低減することができる。
【００１０】
また、本発明の半導体装置は、前記第２の逆導電型の拡散層は、前記第１の一導電型の拡散層を挟むように形成されていることを特徴とする。従って、本発明では、エミッタ−コレクタ間の電流経路を短くし、コレクタ領域での抵抗値を低減することができる。
【００１１】
また、本発明の半導体装置の製造方法は、半導体層を準備し、前記半導体層に少なくともＮチャネル型ＭＯＳトランジスタ及びＮＰＮトランジスタを形成する半導体装置の製造方法において、前記半導体層にベース領域として用いられる第１の一導電型の拡散層を形成した後、前記第１の一導電型の拡散層の形成領域に、第２の一導電型の拡散層を重畳して形成する工程と、前記半導体層に前記Ｎチャネル型ＭＯＳトランジスタのバックゲート領域を形成する工程と、を共用工程で行い、前記第２の一導電型の拡散層の形成領域にエミッタ領域として用いられる第１の逆導電型の拡散層を形成し、前記半導体層にコレクタ領域として用いられる第２の逆導電型の拡散層を形成することを特徴とする。従って、本発明では、ベース領域として用いられる拡散層を共用工程で形成することで、マスク枚数を低減でき、製造コストを抑えることができる。
【００１２】
また、本発明の半導体装置の製造方法は、前記半導体層にコレクタ領域として用いられる第３の逆導電型の拡散層を形成した後、前記第３の逆導電型の拡散層に前記第２の逆導電型の拡散層及び前記第１の一導電型の拡散層を形成することを特徴とする。従って、本発明では、コレクタ領域での抵抗値を低減し、半導体装置の高周波特性や電流増幅率を向上させることができる。
【発明の効果】
【００１３】
本発明では、ベース領域が二重拡散構造として形成されている。この構造により、トランジスタの耐圧特性を維持しつつ、高周波特性や電流増幅率を向上させることができる。
【００１４】
また、本発明では、ドレイン領域としての拡散層に、ベース領域としての拡散層が形成されている。この構造により、コレクタ抵抗値を低減させ、トランジスタの高周波特性や電流増幅率を向上させることができる。
【００１５】
また、本発明では、エミッタ領域としての拡散層を挟むように、ベース引き出し領域としての拡散層が形成されている。この構造により、ベース抵抗値を低減させ、ＮＰＮトランジスタの電流増幅率を向上させることができる。
【００１６】
また、本発明では、ベース領域としての拡散層を挟むように、コレクタ領域としての拡散層が形成されている。この構造により、コレクタ抵抗値を低減させ、ＮＰＮトランジスタの高周波特性や電流増幅率を向上させることができる。
【００１７】
また、本発明では、ＮＰＮトランジスタのベース領域としての拡散層とＮチャネル型ＭＯＳトランジスタのバックゲート領域としての拡散層とを共用工程により形成する。この製造方法により、マスク枚数を低減でき、製造コストを抑えることができる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の一実施の形態である半導体装置について、図１〜図４を参照し、詳細に説明する。図１は、本実施の形態における半導体装置を説明するための断面図である。図２は、本実施の形態における半導体装置の遮断周波数（ｆＴ）とコレクタ電流（Ｉｃ）との関係を説明する図である。図３は、本実施の形態における半導体装置の電流増幅率（ｈｆｅ）とコレクタ電流（Ｉｃ）との関係を説明する図である。図４は、本実施の形態における半導体装置のコレクタ−エミッタ間電流（Ｉｃｅ）とコレクタ−エミッタ間電圧（Ｖｃｅ）との関係を説明する図である。
【００１９】
図１に示す如く、Ｎチャネル型ＭＯＳトランジスタ１及びＮＰＮトランジスタ２とが、同一のＰ型の単結晶シリコン基板３上に形成されている。尚、図示した断面では、Ｎチャネル型ＭＯＳトランジスタ１の一部を省略して示している。
【００２０】
次に、Ｎチャネル型ＭＯＳトランジスタ１は、主に、Ｐ型の単結晶シリコン基板３と、Ｎ型のエピタキシャル層４と、Ｎ型の埋込拡散層５と、バックゲート領域として用いられるＰ型の拡散層６、７、８、９と、ソース領域として用いられるＮ型の拡散層１０、１１と、ドレイン領域として用いられるＮ型の拡散層１２、１３と、ゲート電極１４、１５とから構成されている。
【００２１】
Ｎ型のエピタキシャル層４は、Ｐ型の単結晶シリコン基板３上に形成されている。
【００２２】
Ｎ型の埋込拡散層５は、基板３とエピタキシャル層４とに渡り、形成されている。尚、図１では、Ｎチャネル型ＭＯＳトランジスタ１の一部が図示されているが、Ｎ型の埋込拡散層５もその一部が図示されている。Ｎ型の埋込拡散層５は、Ｎチャネル型ＭＯＳトランジスタ１の形成領域に渡り形成されている。
【００２３】
Ｐ型の拡散層６、７、８、９が、エピタキシャル層４に形成されている。Ｐ型の拡散層６は、例えば、その表面の不純物濃度が１．０×１０１３〜１．０×１０１４（／ｃｍ２）程度、拡散深さが５〜６（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層７は、例えば、その表面の不純物濃度が１．０×１０１４〜１．０×１０１５（／ｃｍ２）程度、拡散深さが２〜４（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層８は、例えば、その表面の不純物濃度が１．０×１０１４〜１．０×１０１５（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層９は、例えば、その表面の不純物濃度が１．０×１０１５〜１．０×１０１６（／ｃｍ２）程度、拡散深さが０．５〜１．５（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層６、７、８、９は、バックゲート領域として用いられる。
【００２４】
Ｎ型の拡散層１０、１１が、Ｐ型の拡散層７に形成されている。Ｎ型の拡散層１０、１１は、ソース領域として用いられる。Ｎ型の拡散層１０、１１とＰ型の拡散層９とはソース電極２３に接続し、同電位となる。尚、Ｎ型の拡散層１０、１１は、Ｐ型の拡散層９の周囲に一環状に形成されている場合でも良い。
【００２５】
Ｎ型の拡散層１２、１３が、エピタキシャル層４に形成されている。Ｎ型の拡散層１２、１３はドレイン領域として用いられる。尚、図示していないが、Ｎ型の拡散層１２、１３は、Ｐ型の拡散層６を囲むように一環状に形成されている。
【００２６】
ゲート電極１４、１５は、ゲート酸化膜１６上面に形成されている。ゲート電極１４、１５は、例えば、ポリシリコン膜、タングステンシリサイド膜等により所望の膜厚となるように形成されている。そして、ゲート電極１４、１５下方に位置するＰ型の拡散層６、７が、チャネル領域として用いられる。尚、ゲート電極１４、１５は、一環状に形成されている場合でも良い。
【００２７】
Ｐ型の拡散層１７、１８が、エピタキシャル層４に形成されている。Ｐ型の拡散層１７、１８は、Ｐ型の拡散層６の周囲に一環状に形成されている。そして、Ｐ型の拡散層１７、１８は、フローティング拡散層として形成されている。Ｐ型の拡散層１７、１８は、絶縁層１９上に形成された配線層（図示せず）と容量結合することで、一定の電位が印加された状態となり、Ｎチャネル型ＭＯＳトランジスタ１の耐圧特性を向上させている。
【００２８】
絶縁層１９が、エピタキシャル層４上面に形成されている。絶縁層１９は、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜等により、形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層１９にコンタクトホール２０、２１が形成されている。尚、図示していないが、コンタクトホール２１は、Ｎ型の拡散層１３上に一環状に形成されている場合でもよく、個別に形成されている場合でもよい。
【００２９】
コンタクトホール２０、２１には、例えば、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るアルミ合金膜２２が選択的に形成され、ソース電極２３及びドレイン電極２４が形成されている。尚、図１に示した断面では、ゲート電極１４、１５への配線層は図示していないが、その他の領域で配線層と接続している。また、ドレイン電極２４は、Ｎ型の拡散層１３上に一環状に形成されている場合でもよく、個別に形成されている場合でもよい。
【００３０】
次に、ＮＰＮトランジスタ２は、主に、Ｐ型の単結晶シリコン基板３と、Ｎ型のエピタキシャル層４と、コレクタ領域として用いられるＮ型の埋込拡散層２５と、コレクタ領域として用いられるＮ型の拡散層２６、２７、２８、２９、３０と、ベース領域として用いられるＰ型の拡散層３１、３２、３３、３４と、エミッタ領域として用いられるＮ型の拡散層３５とから構成されている。
【００３１】
Ｎ型のエピタキシャル層４が、Ｐ型の単結晶シリコン基板３上に形成されている。尚、本実施の形態での基板３及びエピタキシャル層４が本発明の「半導体層」に対応する。そして、本実施の形態では、基板３上に１層のエピタキシャル層４が形成されている場合を示すが、この場合に限定するものではない。例えば、本発明の「半導体層」としては、基板のみの場合でも良く、基板上面に複数のエピタキシャル層が積層されている場合でも良い。また、基板は、Ｎ型の単結晶シリコン基板、化合物半導体基板でも良い。
【００３２】
Ｎ型の埋込拡散層２５が、基板３とエピタキシャル層４とに渡り形成されている。Ｎ型の埋込拡散層２５が、コレクタ領域として用いられる。
【００３３】
Ｎ型の拡散層２６が、エピタキシャル層４に形成されている。Ｎ型の拡散層２６は、コレクタ領域として用いられる。
【００３４】
Ｎ型の拡散層２７、２８、２９、３０が、Ｎ型の拡散層２６に形成されている。そして、Ｎ型の拡散層２７とＮ型の拡散層２９とは、二重拡散構造となるように形成されている。一方、Ｎ型の拡散層２８とＮ型の拡散層３０とは、二重拡散構造となるように形成されている。Ｎ型の拡散層２７、２８、２９、３０は、コレクタ領域として用いられる。そして、Ｎ型の拡散層２７、２９とＮ型の拡散層２８、３０とは、Ｐ型の拡散層３１を挟むように、Ｐ型の拡散層３１の両側に形成されている。
【００３５】
Ｐ型の拡散層３１、３２が、Ｎ型の拡散層２６に形成されている。Ｐ型の拡散層３１は、例えば、その表面の不純物濃度が１．０×１０１３〜１．０×１０１４（／ｃｍ２）程度、拡散深さが２〜４（μｍ）程度となる拡散条件により形成されている。Ｐ型の拡散層３２は、例えば、その表面の不純物濃度が１．０×１０１４〜１．０×１０１５（／ｃｍ２）程度、拡散深さが１〜３（μｍ）程度となる拡散条件により形成されている。そして、Ｐ型の拡散層３１、３２は、二重拡散構造であり、ベース領域として用いられる。
【００３６】
Ｐ型の拡散層３３、３４が、Ｐ型の拡散層３１とＰ型の拡散層３２とが重畳する領域に形成されている。Ｐ型の拡散層３３、３４は、ベース引き出し領域として用いられる。そして、Ｐ型の拡散層３３とＰ型の拡散層３４とは、Ｎ型の拡散層３５を挟むように、Ｎ型の拡散層３５の両側に形成されている。
【００３７】
Ｎ型の拡散層３５が、Ｐ型の拡散層３１とＰ型の拡散層３２とが重畳する領域に形成されている。Ｎ型の拡散層３５は、エミッタ領域として用いられる。
【００３８】
絶縁層１９が、エピタキシャル層４上面に形成されている。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングにより、絶縁層１９にコンタクトホール３６、３７、３８、３９、４０が形成されている。尚、コンタクトホール３６とコンタクトホール４０とは、一環状に形成されている場合でもよく、個別に形成されている場合でもよい。また、コンタクトホール３７とコンタクトホール３９とは、一環状に形成されている場合でもよく、個別に形成されている場合でもよい。
【００３９】
コンタクトホール３６、３７、３８、３９、４０には、アルミ合金、例えば、Ａｌ−Ｓｉ膜が選択的に形成され、コレクタ電極４１、４２、エミッタ電極４３及びベース電極４４、４５が形成されている。
【００４０】
図２では、ＮＰＮトランジスタ２のベース領域及びコレクタ領域の構造に応じた遮断周波数（ｆＴ）とコレクタ電流（Ｉｃ）との関係を図示している。
【００４１】
実線で示す構造において、ドレイン領域では、Ｎ型の拡散層２６は形成されてなく、Ｎ型の拡散層２７、２９またはＮ型の拡散層２８、３０のどちらか一方が形成されている。一方、ベース領域では、Ｐ型の拡散層３１に対し、ベース引き出し領域としてのＰ型の拡散層３３、３４のどちらか一方が形成されている。つまり、コレクタ領域がベース領域の片側にのみ形成され、ベース引き出し領域がエミッタ領域の片側にのみ形成されている構造である。
【００４２】
点線で示す構造において、ドレイン領域では、Ｎ型の拡散層２６は形成されてなく、Ｎ型の拡散層２７、２８、２９、３０が形成されている。一方、ベース領域では、Ｐ型の拡散層３１に対し、ベース引き出し領域としてのＰ型の拡散層３３、３４の両方が形成されている。つまり、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。この構造では、ベース−コレクタ間の距離が短くなり、コレクタ抵抗値を低減することができる。更に、エミッタ−ベース間の距離が短くなり、ベース抵抗値を低減することができる。
【００４３】
一点鎖線で示す構造において、ドレイン領域では、Ｎ型の拡散層２６が形成され、Ｎ型の拡散層２６に対し、Ｎ型の拡散層２７、２８、２９、３０が形成されている。一方、ベース領域では、Ｐ型の拡散層３１に対し、ベース引き出し領域としてのＰ型の拡散層３３、３４の両方が形成されている。つまり、Ｎ型の拡散層２６の形成領域において、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。この構造では、上述したように、コレクタ抵抗値及びベース抵抗値が低減され、更に、Ｎ型の拡散層２６によりコレクタ抵抗値を低減することができる。
【００４４】
二点鎖線で示す構造において、ドレイン領域では、Ｎ型の拡散層２６が形成され、Ｎ型の拡散層２６に対し、Ｎ型の拡散層２７、２８、２９、３０が形成されている。一方、ベース領域では、Ｐ型の拡散層３１、３２が二重拡散構造となるように形成され、Ｐ型の拡散層３１、３２に対しベース引き出し領域としてのＰ型の拡散層３３、３４の両方が形成されている。つまり、ベース領域を二重拡散構造とすることで、ベース領域の表面及びその近傍領域の不純物濃度が、高濃度領域となる。一方、エピタキシャル層４の深部に位置するベース領域の不純物濃度が、低濃度領域となる。そして、上述したように、Ｎ型の拡散層２６の形成領域において、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。この構造では、コレクタ抵抗値及びベース抵抗値が低減され、更に、Ｎ型の拡散層２６によりコレクタ抵抗値が低減する。また、Ｐ型の拡散層３２によりベース抵抗値が、更に、低減する。
【００４５】
図示したように、二点鎖線で示す構造では、実線で示す構造と比較して、例えば、コレクタ電流（Ｉｃ）が１．０×１０−５（Ａ）程度で、遮断周波数（ｆＴ）は１．８倍程度向上する。つまり、ベース領域を二重拡散構造とすることで、または、コレクタ領域としてのＮ型の拡散層２６に二重拡散構造のベース領域を形成することで、ＮＰＮトランジスタ２の高周波特性を向上させることができる。
【００４６】
図３では、ＮＰＮトランジスタ２のベース領域及びコレクタ領域の構造に応じた電流増幅率（ｈｆｅ）とコレクタ電流（Ｉｃ）との関係を図示している。
【００４７】
実線で示す構造では、図２の実線で示す構造で説明したように、コレクタ領域としてのＮ型の拡散層２６は形成されてなく、コレクタ領域がベース領域の片側にのみ形成され、ベース引き出し領域がエミッタ領域の片側にのみ形成されている構造である。
【００４８】
点線で示す構造では、図２の点線で示す構造で説明したように、コレクタ領域としてのＮ型の拡散層２６は形成されてなく、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。
【００４９】
三点鎖線で示す構造において、ドレイン領域ではＮ型の拡散層２６は形成されてなく、Ｎ型の拡散層２７、２９または、Ｎ型の拡散層２８、３０のどちらか一方が形成されている。一方、ベース領域ではＰ型の拡散層３１に対し、ベース引き出し領域としてのＰ型の拡散層３３、３４の両方が形成されている。つまりコレクタ領域がベース領域の片側にのみ形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。この構造では、エミッタ−ベース間の距離が短くなり、ベース抵抗値を低減することができる。
【００５０】
一点鎖線で示す構造では、図２の一点鎖線で示す構造で説明したように、ベース領域を二重拡散構造とすることで、ベース領域の表面及びその近傍領域の不純物濃度が、高濃度領域となる。一方、エピタキシャル層４の深部に位置するベース領域の不純物濃度が、低濃度領域となる。そして、Ｎ型の拡散層２６の形成領域において、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。
【００５１】
図示したように、三点鎖線で示す構造では、実線で示す構造と比較して、例えば、コレクタ電流（Ｉｃ）が１．０×１０−６（Ａ）程度で、電流増幅率（ｈｆｅ）は１５程度向上する。更に、一点鎖線で示す構造では、三点鎖線で示す構造と比較して、例えば、コレクタ電流（Ｉｃ）が１．０×１０−６（Ａ）程度で、電流増幅率（ｈｆｅ）は１５程度向上する。
【００５２】
また、点線で示す構造と三点鎖線で示す構造とを比較すると、コレクタ電流（Ｉｃ）が一定の範囲では、電流増幅率（ｈｆｅ）は、ほぼ一定の値を示している。このことから、ベース引き出し領域がエミッタ領域の両側に形成されている構造とすることで、電流増幅率（ｈｆｅ）を向上させることができる。
【００５３】
図４では、ＮＰＮトランジスタ２のコレクタ領域の構造に応じたコレクタ−エミッタ間電流（Ｉｃｅ）とコレクタ−エミッタ間電圧（Ｖｃｅ）との関係を図示している。
【００５４】
実線で示す構造では、図２の実線で示す構造で説明したように、コレクタ領域としてのＮ型の拡散層２６は形成されてなく、コレクタ領域がベース領域の片側にのみ形成され、ベース引き出し領域がエミッタ領域の片側にのみ形成されている構造である。
【００５５】
一点鎖線で示す構造では、図２の一点鎖線で示す構造で説明したように、Ｎ型の拡散層２６の形成領域において、コレクタ領域がベース領域の両側に形成され、ベース引き出し領域がエミッタ領域の両側に形成されている構造である。
【００５６】
図示したように、一点鎖線で示す構造では、実線で示す構造と比較して、Ｎ型の拡散層２６が形成されることでコレクタ抵抗が低減し、コレクタ−エミッタ間電流（Ｉｃｅ）は、若干、上昇する。しかしながら、Ｎ型の拡散層２６を形成した構造においても、コレクタ−エミッタ間耐圧（Ｖｃｅｏ）が劣化することを防止できる。
【００５７】
上述したように、本実施の形態では、ベース領域は、Ｐ型の拡散層３１、３２による二重拡散構造である。そして、Ｐ型の拡散層３１の表面及びその近傍領域の不純物濃度が高濃度となるように、Ｐ型の拡散層３２が形成されている。この構造により、ベース抵抗値を低減させ、ＮＰＮトランジスタ２の高周波特性や電流増幅率（ｈｆｅ）の向上を実現している。その一方で、エピタキシャル層４の深部まで拡散するＰ型の拡散層３１の不純物濃度を低濃度とすることで、ＮＰＮトランジスタ２の耐圧（Ｖｃｅｏ）特性の劣化を防止している。
【００５８】
また、コレクタ領域では、ＮＰＮトランジスタ２の形成領域に渡り、Ｎ型の拡散層２６が形成されている。この構造により、コレクタ抵抗値を低減させ、ＮＰＮトランジスタ２の高周波特性や電流増幅率（ｈｆｅ）の向上を実現している。その一方で、図４に示すように、ＮＰＮトランジスタ２の耐圧（Ｖｃｅｏ）特性の劣化を防止している。
【００５９】
尚、本実施の形態では、ベース領域が二重拡散構造で形成される場合について説明したが、この場合に限定するものではない。例えば、ベース領域が、３つ以上のＰ型の拡散層が重畳して形成される場合において、ベース領域の表面及びその近傍領域の不純物濃度が高濃度となり、エピタキシャル層深部での不純物濃度が低濃度となる構造であればよい。この構造においても、上述したＮＰＮトランジスタの特性を向上させることができる。
【００６０】
また、ドレイン領域としてのＮ型の拡散層が、ベース領域としてのＰ型の拡散層の両側に形成される場合について説明したが、この場合に限定するものではない。例えば、ドレイン領域としてのＮ型の拡散層が、ベース領域としてのＰ型の拡散層の周囲に一環状に形成されている場合でもよい。また、ドレイン領域としてのＮ型の拡散層が、ベース領域としてのＰ型の拡散層の周囲に複数形成されている場合でもよい。この構造とすることで、更に、コレクタ抵抗値が低減し、上述したＮＰＮトランジスタの特性を向上させることができる。
【００６１】
また、ベース引き出し領域としてのＰ型の拡散層が、エミッタ領域としてのＮ型の拡散層の両側に形成される場合について説明したが、この場合に限定するものではない。例えば、ベース引き出し領域としてのＰ型の拡散層が、エミッタ領域としてのＮ型の拡散層の周囲に一環状に形成されている場合でもよい。また、ベース引き出し領域としてのＰ型の拡散層が、エミッタ領域としてのＮ型の拡散層の周囲に複数形成されている場合でもよい。この構造とすることで、更に、ベース抵抗値が低減し、上述したＮＰＮトランジスタの特性を向上させることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６２】
次に、本発明の一実施の形態である半導体装置の製造方法について、図５〜図１４を参照し、詳細に説明する。図５〜図１４は、本実施の形態における半導体装置の製造方法を説明するための断面図である。
【００６３】
先ず、図５に示す如く、Ｐ型の単結晶シリコン基板３を準備する。基板３上にシリコン酸化膜４６を形成し、Ｎ型の埋込拡散層５、２５の形成領域上に開口部が形成されるように、シリコン酸化膜４６を選択的に除去する。そして、シリコン酸化膜４６をマスクとして用い、基板４の表面にＮ型不純物、例えば、アンチモン（Ｓｂ）を含む液体ソース４７を回転塗布法により塗布する。その後、アンチモン（Ｓｂ）を熱拡散し、Ｎ型の埋込拡散層５、２５を形成した後、シリコン酸化膜４６及び液体ソース４７を除去する。
【００６４】
次に、図６に示す如く、基板３上にシリコン酸化膜４８を形成し、シリコン酸化膜４８上にフォトレジスト４９を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層５０、５１が形成される領域上のフォトレジスト４９に開口部を形成する。その後、基板３の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧７０〜９０（ｋｅＶ）、導入量１．０×１０１４〜１．０×１０１５（／ｃｍ２）でイオン注入する。そして、フォトレジスト４９を除去し、熱拡散し、Ｐ型の埋込拡散層５０、５１を形成した後、シリコン酸化膜４８を除去する。
【００６５】
次に、図７に示す如く、基板３を気相エピタキシャル成長装置のサセプタ上に配置し、基板３上にＮ型のエピタキシャル層４を形成する。気相エピタキシャル成長装置は、主に、ガス供給系、反応炉、排気系、制御系から構成されている。本実施の形態では、縦型の反応炉を用いることで、エピタキシャル層の膜厚均一性を向上させることができる。このエピタキシャル層４の形成工程における熱処理により、Ｎ型の埋込拡散層５、２５及びＰ型の埋込拡散層５０、５１が熱拡散される。
【００６６】
次に、エピタキシャル層４上にシリコン酸化膜５２を形成し、シリコン酸化膜５２上にフォトレジスト５３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層１２、２６が形成される領域上のフォトレジスト５３に開口部を形成する。エピタキシャル層４の表面から、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧７０〜９０（ｋｅＶ）、導入量１．０×１０１２〜１．０×１０１３（／ｃｍ２）でイオン注入する。その後、リン（Ｐ）を熱拡散し、Ｎ型の拡散層１２、２６を形成した後、シリコン酸化膜５２を除去する。
【００６７】
次に、図８に示す如く、公知のフォトリソグラフィ技術を用い、エピタキシャル層４にＰ型の拡散層５４、５５を形成する。その後、エピタキシャル層４の所望の領域にＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）酸化膜５６、５７、５８を形成する。このとき、ＬＯＣＯＳ酸化膜５６、５７、５８の平坦部では、その膜厚が、例えば、３０００〜１００００Å程度となる。
【００６８】
次に、図９に示す如く、公知のフォトリソグラフィ技術を用い、エピタキシャル層４にＮ型の拡散層２７、２８を形成する。その後、エピタキシャル層４上にゲート酸化膜１６として用いるシリコン酸化膜を形成する。シリコン酸化膜上に、例えば、ポリシリコン膜、タングステンシリサイド膜を順次形成し、公知のフォトリソグラフィ技術を用い、ゲート電極１４、１５を形成する。そして、ゲート酸化膜１６として用いられるシリコン酸化膜上にフォトレジスト５９を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層６が形成される領域上のフォトレジスト５９に開口部を形成する。その後、エピタキシャル層４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧４０〜６０（ｋｅＶ）、導入量１．０×１０１３〜１．０×１０１４（／ｃｍ２）でイオン注入する。そして、フォトレジスト５９を除去し、熱拡散し、Ｐ型の拡散層６を形成する。
【００６９】
次に、図１０に示す如く、公知のフォトリソグラフィ技術を用い、エピタキシャル層４にＰ型の拡散層３１を形成する。その後、ゲート酸化膜１６として用いられるシリコン酸化膜上にフォトレジスト６０を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層７が形成される領域上のフォトレジスト６０に開口部を形成する。その後、エピタキシャル層４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧４０〜６０（ｋｅＶ）、導入量１．０×１０１４〜１．０×１０１５（／ｃｍ２）でイオン注入する。そして、フォトレジスト６０を除去し、熱拡散し、Ｐ型の拡散層７を形成する。
【００７０】
次に、図１１に示す如く、ゲート酸化膜１６として用いられるシリコン酸化膜上にフォトレジスト６１を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層８、３２が形成される領域上のフォトレジスト６１に開口部を形成する。その後、エピタキシャル層４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧４０〜６０（ｋｅＶ）、導入量１．０×１０１４〜１．０×１０１５（／ｃｍ２）でイオン注入する。そして、フォトレジスト６１を除去し、熱拡散し、Ｐ型の拡散層８、３２を形成する。
【００７１】
尚、Ｎチャネル型ＭＯＳトランジスタ１のバックゲート領域用のＰ型の拡散層８とＮＰＮトランジスタ２のベース領域用のＰ型の拡散層３２とを共用工程により形成することで、マスク枚数を低減できる等、製造コストを低減することができる。
【００７２】
次に、図１２に示す如く、ゲート酸化膜１６として用いられるシリコン酸化膜上にフォトレジスト６２を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層１０、１１、１３、２９、３０、３５が形成される領域上のフォトレジスト６２に開口部を形成する。そして、エピタキシャル層４の表面から、Ｎ型不純物、例えば、リン（Ｐ）を加速電圧９０〜１１０（ｋｅＶ）、導入量１．０×１０１５〜１．０×１０１６（／ｃｍ２）でイオン注入する。その後、フォトレジスト６２を除去し、熱拡散し、Ｎ型の拡散層１０、１１、１３、２９、３０、３５を形成する。
【００７３】
次に、図１３に示す如く、ゲート酸化膜１６として用いられるシリコン酸化膜上にフォトレジスト６３を形成する。そして、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層９、３３、３４が形成される領域上のフォトレジスト６３に開口部を形成する。その後、エピタキシャル層４の表面から、Ｐ型不純物、例えば、ホウ素（Ｂ）を加速電圧４０〜６０（ｋｅＶ）、導入量１．０×１０１５〜１．０×１０１６（／ｃｍ２）でイオン注入する。そして、フォトレジスト６３を除去し、熱拡散し、Ｐ型の拡散層９、３３、３４を形成する。
【００７４】
次に、図１４に示す如く、エピタキシャル層４上に絶縁層１９として、例えば、ＢＰＳＧ膜及びＳＯＧ膜等を堆積する。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３またはＣＦ４系のガスを用いたドライエッチングで、絶縁層１９にコンタクトホール２０、２１、３６、３７、３８、３９、４０を形成する。コンタクトホール２０、２１、３６、３７、３８、３９、４０には、例えば、Ａｌ−Ｓｉ膜、Ａｌ−Ｓｉ−Ｃｕ膜、Ａｌ−Ｃｕ膜等から成るアルミ合金膜を選択的に形成し、ソース電極２３、ドレイン電極２４、コレクタ電極４１、４２、エミッタ電極４３及びベース電極４４、４５を形成する。
【００７５】
尚、本実施の形態では、Ｎチャネル型ＭＯＳトランジスタ１のバックゲート領域としてのＰ型の拡散層８と、ＮＰＮトランジスタ２のベース領域としてのＰ型の拡散層３２とを共用工程で形成する場合について説明したが、この場合に限定するものではない。例えば、Ｐ型の拡散層８を形成する工程と、Ｐ型の拡散層３２を形成する工程とをそれぞれ専用工程とする場合でもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施の形態における半導体装置を説明する断面図である。
【図２】本発明の実施の形態における半導体装置の遮断周波数特性（ｆＴ）とコレクタ電流（Ｉｃ）との関係を説明する図である。
【図３】本発明の実施の形態における半導体装置の電流増幅率（ｈｆｅ）とコレクタ電流（Ｉｃ）との関係を説明する図である。
【図４】本発明の実施の形態における半導体装置のコレクタ−エミッタ間電流（Ｉｃｅ）とコレクタ−エミッタ間電圧（Ｖｃｅ）との関係を説明する図である。
【図５】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図９】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１０】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１１】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１２】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１３】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図１４】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００７７】
１  ＮＰＮトランジスタ
２  Ｎチャネル型ＭＯＳトランジスタ
３  Ｐ型の単結晶シリコン基板
４  Ｎ型のエピタキシャル層
２６  Ｎ型の拡散層
３１  Ｐ型の拡散層
３２  Ｐ型の拡散層
【図１】
2007227775.tif 000003
【図２】
2007227775.tif 000004
【図３】
2007227775.tif 000005
【図４】
2007227775.tif 000006
【図５】
2007227775.tif 000007
【図６】
2007227775.tif 000008
【図７】
2007227775.tif 000009
【図８】
2007227775.tif 000010
【図９】
2007227775.tif 000011
【図１０】
2007227775.tif 000012
【図１１】
2007227775.tif 000013
【図１２】
2007227775.tif 000014
【図１３】
2007227775.tif 000015
【図１４】
2007227775.tif 000016