(57)【要約】【課題】クロック信号の周波数を目標とする周波数（目標とする周波数のキャプチャレンジ）に安定して到達させることが可能な周波数制御装置を提供すること。【解決手段】周波数制御装置は、回転する光ディスクから読み取られた信号に基づきクロック信号を生成する生成手段と、前記生成手段により生成されたクロック信号のドリフト量を検出する検出手段と、前記検出手段により検出されたドリフト量に基づき前記クロック信号の周波数を補正する補正手段とを備えている。【選択図】      図１
2007035185.tif 000002
【特許請求の範囲】
【請求項１】
回転する光ディスクから読み取られた信号に基づきクロック信号を生成する生成手段と、
前記生成手段により生成されたクロック信号のドリフト量を検出する検出手段と、
前記検出手段により検出されたドリフト量に基づき前記クロック信号の周波数を補正する補正手段と、
を備えたことを特徴とする周波数制御装置。
【請求項２】
前記検出手段は、前記クロック信号の周波数を所定時間毎に検出し、前記クロック信号の周波数の変位に基づき前記ドリフト量を検出することを特徴とする請求項１に記載の周波数制御装置。
【請求項３】
前記補正手段は、前記クロック信号の周波数に対して、所定の周波数補正値と前記ドリフト量に対応する周波数補正値とを加算し、前記クロック信号の周波数を目標周波数へ向けて補正することを特徴とする請求項１に記載の周波数制御装置。
【請求項４】
前記補正手段は、前記クロック信号の周波数が目標周波数のキャプチャレンジに含まれるまで、前記クロック信号の周波数を補正し続けることを特徴とする請求項１に記載の周波数制御装置。
【請求項５】
回転する光ディスクから読み取られた信号に基づきクロック信号を生成し、
前記生成されたクロック信号のドリフト量を検出し、
前記検出されたドリフト量に基づき前記クロック信号の周波数を補正する、
ことを特徴とする周波数制御方法。
【請求項６】
前記クロック信号の周波数を所定時間毎に検出し、前記クロック信号の周波数の変位に基づき前記ドリフト量を検出することを特徴とする請求項５に記載の周波数制御方法。
【請求項７】
前記クロック信号の周波数に対して、所定の周波数補正値と前記ドリフト量に対応する周波数補正値とを加算し、前記クロック信号の周波数を目標周波数へ向けて補正することを特徴とする請求項５に記載の周波数制御方法。
【請求項８】
前記クロック信号の周波数が目標周波数のキャプチャレンジに含まれるまで、前記クロック信号の周波数を補正し続けることを特徴とする請求項５に記載の周波数制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクから信号を検出し、検出信号からクロック信号を生成し、このクロック信号に同期して検出信号からデジタルデータを再生する再生する光ディスク再生装置等に適用可能な上記のクロック信号の周波数を制御する周波数制御装置及び周波数制御方法に関する。
【背景技術】
【０００２】
光ディスクからデータを読み取り再生する光ディスク装置は、ＰＬＬ（Phase Locked Loop）回路を備え、光ディスクから信号を検出し、ＰＬＬ回路により検出信号からクロック信号を生成し、このクロック信号に同期して検出信号からデジタルデータを再生する。光ディスク装置では、上記のクロック信号をＰＬＬ回路の引き込み可能な周波数範囲（キャプチャレンジ）内に安定して収めるために、上記のクロック信号の周波数を制御する。
【０００３】
例えば、周波数誤差と位相誤差とを加算してキャプチャレンジを拡大し、クロック信号をＰＬＬ回路のキャプチャレンジ内に収める技術が開示されている（特許文献１、段落番号００９２、図１参照）。
【特許文献１】特開平１０−１０７６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記したキャプチャレンジ拡大技術をＨＤ−ＤＶＤのような高密度記録メディアに適用した場合、次のような問題が挙げられる。一つは、強い符号間干渉によって高精度の周波数検出ができないという問題である。もう一つは、ＰＬＬ回路による引き込み期間における周波数ドリフトが大きいという問題である。このような問題から、クロック信号の周波数を目標とする周波数（目標とする周波数のキャプチャレンジ）に安定して到達させるのが困難な場合がある。
【０００５】
本発明の目的は、上記課題を解決するためになされたものであり、クロック信号の周波数を目標とする周波数（目標とする周波数のキャプチャレンジ）に安定して到達させることが可能な周波数制御装置及び周波数制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
この発明の周波数制御装置及び周波数制御方法は、以下のように構成されている。
【０００７】
（１）この発明の周波数制御装置は、回転する光ディスクから読み取られた信号に基づきクロック信号を生成する生成手段と、前記生成手段により生成されたクロック信号のドリフト量を検出する検出手段と、前記検出手段により検出されたドリフト量に基づき前記クロック信号の周波数を補正する補正手段とを備えている。
【０００８】
（２）この発明の周波数制御方法は、回転する光ディスクから読み取られた信号に基づきクロック信号を生成し、前記生成されたクロック信号のドリフト量を検出し、前記検出されたドリフト量に基づき前記クロック信号の周波数を補正する。
【発明の効果】
【０００９】
本発明によれば、クロック信号の周波数を目標とする周波数（目標とする周波数のキャプチャレンジ）に安定して到達させることが可能な周波数制御装置及び周波数制御方法を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、本発明の実施形態について説明する。
【００１１】
図１は、本発明の一例の周波数制御装置を適用した光ディスク装置の概略構成を示すブロック図である。図１に示すように、光ディスク装置は、プリアンプ１、波形等化器２、Ａ／Ｄコンバータ３、オフセットゲインコントローラ４、トランスサーバフィルタ５、最尤復号器６、位相比較器７、ループフィルタ８、周波数誤差検出器９、周波数加算量調整器１０、ドリフト量検出器１１、Ｄ／Ａコンバータ１２、及び電圧制御発振機（ＶＣＯ）１３を備えている。
【００１２】
プリアンプ１は、回転する光ディスクＤから得られた光ディスク再生信号、つまり光ピックアップ等の再生手段により得られた光ディスク再生信号を増幅する。波形等化器２は、増幅された光ディスク再生信号の高域を強調するように補正する。波形等化手段２は、例えば、高次等リップルフィルタ等のブースト量とカットオフ周波数を任意に設定できるフィルタで構成される。Ａ／Ｄコンバータ３は、電圧制御発振機１３により生成されるクロック信号に基づき、波形等化器２から出力されるアナログ再生信号をデジタル再生信号に変換する。このＡ／Ｄコンバータ３により標本化された多ビットのデジタル再生信号は、オフセットゲインコントローラ４に入力される。
【００１３】
オフセットゲインコントローラ４は、デジタル再生信号に含まれるオフセット成分を補正するとともに、デジタル再生信号の振幅を調整し所要の値に一致させる。オフセットゲインコントローラ４の出力信号は、トランスバーサルフィルタ５、位相比較器７、及び周波数誤差検出器９に入力される。トランスバーサルフィルタ５は、所定のパーシャルレスポンス応答となるように、オフセットゲインコントローラ４の出力信号を等化する。
【００１４】
位相比較器７、ループフィルタ８、Ｄ／Ａコンバータ１２、及び電圧制御発振機１３により位相同期ループが構成される。位相比較器７は、オフセットゲインコントローラ４の出力信号から位相誤差を検出する。ループフィルタ８は、位相比較器７から出力される位相誤差信号を平滑化しＶＣＯ制御値を出力する。Ｄ／Ａコンバータ１２は、ＶＣＯ制御値を対応する電圧に変換する。電圧制御発振機１３は、出力された電圧に対応する周波数のＰＬＬクロック信号を出力する。
【００１５】
最尤復号器６は、上記の一連の動作により出力された、正規の位相でのパーシャルレスポンス等化波形を用いて、パーシャルレスポンスの型に応じて再生信号を復号する。例えば、最尤復号器６は、ビタビ復号器であってもよい。
【００１６】
周波数誤差検出器９は、オフセットゲインコントローラ４の出力信号から周波数誤差検出値と周波数誤差検出パルスを出力する。この周波数誤差検出器９、周波数加算量調節器１０、及びドリフト量検出器１１により周波数制御ループが構成される。この周波数制御ループにより、ＰＬＬクロック信号出力のためのキャプチャレンジ外からキャプチャレンジ内に周波数が制御される。
【００１７】
ここで、対象とする光ディスク媒体の記録データフォーマットには様々な形態が考えられる。例えば、特開２００４−３０３３４４号公報に開示されている記録データフォーマットが挙げられる。もちろん、本発明はこの記録フォーマットに限定される物ではなく、他の記録フォーマットの媒体にも応用することが可能である。特開２００４−３０３３４４号公報の光ディスクには、記録データはブロックと呼ぶ７７４６９バイト（９２９６２８チャネルビット）のデータを単位として、データが記録される。このブロックの先頭には、７１バイト（８５２チャネルビット）のＶＦＯ領域が設けられており、このＶＦＯ領域には、単一周期のデータが記録されている。さらに、ＶＦＯ領域に続くデータ領域には、８３２個のフレームが記録されている。１フレームは、９３バイト（１１１６チャネルビット）のデータにより構成される。個々のフレームの先頭２バイト（２４チャネルビット）には、ＳＹＮＣパターンと呼ばれるフレーム先頭を識別するための特殊なデータが記録されている。ＳＹＮＣパターンには最長マークあるいは最長スペースが含まれている。
【００１８】
次に、周波数誤差検出器９の詳細について説明する。周波数誤差検出器９は、オフセットゲインコントローラ４の出力信号から周波数誤差検出値と周波数誤差検出パルスを一定の間隔Δｔ毎に出力する。周波数誤差検出の方法には、例えば再生信号から最長マークあるいは最長スペースを検出し、最長マークあるいは最長スペースに要したクロック数と、予め光ディスクの規格で決められたマークあるいはスペースの最大長を比較する方法などがある。しかしながら、高密度光ディスクにおいては符号間干渉等の影響により検出誤差が生じ、目標周波数と周波数誤差検出値が０となる周波数との間にオフセットが生じることがある。ＰＬＬクロック信号の周波数が期待する周波数より高いと思われる場合には正の周波数誤差値を出力し、ＰＬＬクロック信号の周波数が期待する周波数より低いと思われる場合には負の周波数誤差値を出力する。
【００１９】
次に、ドリフト量検出器１１の詳細について説明する。ドリフト量検出器１１は、ループフィルタ８から出力されるＶＣＯ制御値を常に監視し、周波数検出パルスの発生タイミングでＶＣＯ制御値を記憶する。これにより、ドリフト量検出器１１は、連続する二つの周波数検出パルスの発生タイミングで取得した二つのＶＣＯ制御値の差分を周波数ドリフト量として出力する。例えば、周波数検出パルスの発生タイミングｔ１で取得したＶＣＯ制御値と、周波数検出パルスの発生タイミングｔ２で取得したＶＣＯ制御値との差分を周波数ドリフト量として出力する。
【００２０】
次に、周波数加算量調整器１０の詳細について説明する。周波数加算量調整器１０は、周波数誤差検出値、周波数誤差検出パルス、及び周波数ドリフト量に基づき、周波数補正値を出力する。
【００２１】
図２は、ドリフトが発生している場合に、ドリフト量検出結果に基づき補正されるＰＬＬクロック信号の遷移の一例を示す図である。図２を参照して、周波数誤差加算量調整器１０の動作を説明する。
【００２２】
時刻ｔ１では、周波数誤差値が負の値を示すために、ＰＬＬクロック信号の周波数に対して正の周波数補正量Δｆを加える。これにより、ＰＬＬクロック信号の周波数は、Δｆだけ高くなる。時刻ｔ２でも、同様に周波数誤差値が負の値を示すために、ＰＬＬクロック信号の周波数に対して正の周波数補正量Δｆを加える。これにより、ＰＬＬクロック信号の周波数は、Δｆだけ高くなる。
【００２３】
また、時刻ｔ２においては周波数誤差値が一定値より小さな値となったために、ＰＬＬクロック信号の位相引込みが開始される。位相引込み期間中に、ＰＬＬクロック信号の周波数がキャプチャレンジ外の場合、一定の方向にＰＬＬクロック信号の周波数ドリフトが生じることがある。図２に示す例では、ＰＬＬクロック信号の周波数が低くなる方向にドリフトが生じている。
【００２４】
時刻ｔ３では、ＰＬＬクロック信号の周波数に対して、予め決められた一定の周波数補正値Δｆと、ドリフト量検出器１１により検出されたドリフト量検出値に対応する周波数補正値Δｆｄとを加える。これにより、前回位相引込み開始時（時刻ｔ２）のＰＬＬクロック信号の周波数よりさらにΔｆ高い周波数から、ＰＬＬクロック信号の位相引込みが開始できる。
【００２５】
時刻ｔ４でも、ＰＬＬクロック信号の周波数に対して、予め決められた一定の周波数補正値Δｆと、ドリフト量検出器１１により検出されたドリフト量検出値に対応する周波数補正値Δｆｄとを加える。これにより、前回位相引込み開始時（時刻ｔ３）のＰＬＬクロック信号の周波数よりさらにΔｆ高い周波数から、ＰＬＬクロック信号の位相引込みが開始できる。その結果、ＰＬＬクロック信号の周波数が、ＰＬＬのキャプチャレンジ内に納まり、位相引込みが成功する。
【００２６】
周波数加算量調整器１０における周波数補正量算出方法は、ドリフト量検出器１１の出力が一定の値になるまで周波数誤差補正量を足し続けるフィードバックループ構成により実現するようにしても良い。この場合、一定の値に達した後で、補正量の足しこみを停止し、位相引込み動作を開始する。
【００２７】
あるいは、外部制御装置が、ドリフト量検出器１１に対して、位相引込み開始周波数に対応するＶＣＯ制御値をセットし、現在のＶＣＯ制御値がセットされたＶＣＯ制御値となるようにフィードバックする構成とし、この構成により周波数補正量算出方法を実現するようにしても良い。この場合、外部制御装置が、ＶＣＯ制御値を順次変更していくことでもＰＬＬのキャプチャレンジ内に位相引込み開始周波数を収めることが実現できる。
【００２８】
図３は、ドリフトが発生していない場合に、ドリフト量検出結果を利用せずに補正されるＰＬＬクロック信号の遷移の一例を示す図である。
【００２９】
周波数検出器の出力に基づき、ＰＬＬクロック信号の周波数は、目標周波数に向けて制御される。つまり、周波数検出器により検出されたＰＬＬクロック信号の周波数誤差量に基づき、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆが加算され、ＰＬＬクロック信号の周波数は、目標周波数に向けて制御される。
【００３０】
周波数検出器はオフセットを持つ場合がある。よって、目標周波数ｆ１と異なる周波数ｆ０で誤差０が示されてしまう場合がある。このような場合、ＰＬＬクロック信号の周波数に対して、周波数検出器により検出された周波数誤差量をそのまま加算する回路構成では、周波数ｆ０付近でＰＬＬクロック信号の周波数が制御され、ＰＬＬクロック信号の周波数は周波数ｆ１付近に到達せず、適切なＰＬＬキャプチャがなされないことがある。
【００３１】
このような不具合を解消するため、周波数誤差がある値に達するまで、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを加算し続ける、或いはＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを減算し続ける回路構成が採用される。所定の周波数補正値Δｆの値が大きすぎると、補正されたＰＬＬクロック信号の周波数がキャプチャレンジを飛び越してしまうことがある。よって、補正されたＰＬＬクロック信号の周波数がキャプチャレンジを飛び越してしまわないように、所定の周波数補正値Δｆの値が定められる。また、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを加算し続けた結果、ＰＬＬクロック信号の周波数が所定値を超えた場合には、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを減算する。逆に、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを減算し続けた結果、ＰＬＬクロック信号の周波数が所定値を超えた場合には、ＰＬＬクロック信号の周波数に対して所定の周波数補正値Δｆを加算する。このように加算から減算へ、或いは減算から加算へ加減算が切り替わる区間の間に、ＰＬＬクロック信号の周波数がＰＬＬのキャプチャレンジに入れば、ＰＬＬクロック信号の周波数をキャプチャすることができる。
【００３２】
具体的には、所定の周波数検出タイミングにおいて、周波数誤差の絶対値が所定の値よりも小さくなったら、ＰＬＬキャプチャが試行される。図３では、時刻ｔ２、時刻ｔ３、時刻ｔ４のタイミングでＰＬＬキャプチャが試行され、時刻ｔ４においてＰＬＬクロック信号の周波数が目標周波数のキャプチャレンジに収まり、ＰＬＬクロック信号の周波数がキャプチャされ周波数ｆ１にロックされている。
【００３３】
このように、図３に示すケースでは、ドリフトの発生が無いため、ドリフト量検出結果を利用せずに、ＰＬＬクロック信号の周波数を補正しても、ＰＬＬクロック信号の周波数を目標周波数に到達させることができる。
【００３４】
図４は、ドリフトが発生している場合に、ドリフト量検出結果を利用せずに補正されるＰＬＬクロック信号の遷移の一例を示す図である。
【００３５】
ＰＬＬキャプチャレンジ外で、ＰＬＬキャプチャを試行した場合、予期せぬ方向へ周波数がドリフトする場合がある。一般に、ドリフトする方向は波形歪などにより予測することが難しい。図４には、負の方向に周波数がドリフトするケースが示されている。時刻ｔ２においてＰＬＬクロックの周波数に対して周波数補正値Δｆを加算する。その結果、周波数誤差が所定の値よりも小さくなり、ＰＬＬキャプチャが試行される。しかし、ＰＬＬクロックの周波数には周波数補正値Δｆを超えるドリフトが発生している。このため、時刻ｔ３で再びＰＬＬクロックの周波数に対して周波数補正値Δｆを加算しても、ＰＬＬクロックの周波数を目標周波数ｆ１に近づけることができない。このような状態が続くと、ＰＬＬクロックの周波数を目標周波数ｆ１にキャプチャすることができない。
【００３６】
このような問題を回避するために、周波数補正値Δｆの値を大きくすることも考えられるが、周波数補正値Δｆの値を大きくし過ぎると、ＰＬＬクロックの周波数に対して周波数補正値Δｆを加算した結果、ＰＬＬクロックの周波数がＰＬＬキャプチャレンジを飛び越してしまう。
【００３７】
このように、図４に示すケースでは、ドリフトの発生が有るため、ドリフト量検出結果を利用せずに、ＰＬＬクロック信号の周波数を補正しても、ＰＬＬクロック信号の周波数を目標周波数に到達させることができない。特に、位相引込み期間におけるＰＬＬクロック信号の周波数ドリフトが大きい場合に、この傾向が顕著に表れてしまう。
【００３８】
図１及び図２を参照して説明した周波数誤差制御では、位相引込み再開時のＰＬＬクロック信号の周波数ドリフト分をキャンセルする（ＰＬＬクロック信号の周波数に対して、ドリフト量検出値に対応する周波数補正値Δｆｄを加算する）。これにより、ＨＤ−ＤＶＤのような高密度記録された光ディスクにおいても、安定した周波数誤差制御が可能になる。
【００３９】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００４０】
【図１】本発明の一例の周波数制御装置を適用した光ディスク装置の概略構成を示すブロック図である。
【図２】ドリフトが発生している場合に、ドリフト量検出結果に基づき補正されるＰＬＬクロック信号の遷移の一例を示す図である。
【図３】ドリフトが発生していない場合に、ドリフト量検出結果を利用せずに補正されるＰＬＬクロック信号の遷移の一例を示す図である。
【図４】ドリフトが発生している場合に、ドリフト量検出結果を利用せずに補正されるＰＬＬクロック信号の遷移の一例を示す図である。
【符号の説明】
【００４１】
１…プリアンプ、２…波形等化器、３…Ａ／Ｄコンバータ、４…オフセットゲインコントローラ、５…トランスサーバフィルタ、６…最尤復号器、７…位相比較器、８…ループフィルタ、９…周波数誤差検出器、１０…周波数加算量調整器、１１…ドリフト量検出器、１２…Ｄ／Ａコンバータ、１３…電圧制御発振機（ＶＣＯ）
【図１】
2007035185.tif 000003
【図２】
2007035185.tif 000004
【図３】
2007035185.tif 000005
【図４】
2007035185.tif 000006