(57)【要約】【課題】ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置を提供する。【解決手段】半導体基板１におけるＩＧＢＴの形成領域とダイオードの形成領域以外の領域（周辺部）において、主面側の表層部に、Ｐ導電型の第５半導体領域６が形成され、第１半導体領域２、第３半導体領域４および第５半導体領域６が、電気的に共通接続され、第５半導体領域６に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域７ａが形成され、第２半導体領域３、第４半導体領域５および第６半導体領域７ａが、電気的に共通接続されてなる半導体装置１００とする。【選択図】図１
2007227806.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
前記ＩＧＢＴの形成領域において、
前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
前記ダイオードの形成領域において、
前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、
前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。
【請求項２】
前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成され、
前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
前記ＩＧＢＴの形成領域において、
前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
前記ダイオードの形成領域において、
前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
前記第５半導体領域に対向して、裏面側の表層部に、Ｎ導電型の第６半導体領域が形成され、
前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。
【請求項４】
前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｎ導電型の第７半導体領域が形成され、
前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＰ導電型の第８半導体領域における電子の拡散長以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第６半導体領域が、前記第５半導体領域の直下に限定配置されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記第６半導体領域が、前記第２半導体領域と前記第４半導体領域を除いた前記半導体基板の全面に配置されてなることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項７】
前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置されてなることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項８】
ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、
前記ＩＧＢＴの形成領域において、
前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、
前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、
前記ダイオードの形成領域において、
前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、
前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、
前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、
前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。
【請求項９】
前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成され、
前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
ＩＧＢＴとダイオードが、同じＰ導電型の半導体基板に形成されてなる半導体装置であって、
前記ＩＧＢＴの形成領域において、
前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＮ導電型の第１半導体領域が形成され、
前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＮ導電型の第２半導体領域が形成され、
前記ダイオードの形成領域において、
前記半導体基板の主面側の表層部に、ダイオードのカソード領域となるＮ導電型の第３半導体領域が形成され、
前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのアノード領域となるＰ導電型の第４半導体領域が形成され、
前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、
前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、
主面側の表層部に、Ｎ導電型の第５半導体領域が形成され、
前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、
前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、
前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなることを特徴とする半導体装置。
【請求項１１】
前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｎ導電型の第７半導体領域が形成され、
前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＰ導電型の第８半導体領域における電子の拡散長以上であることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなることを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記第５半導体領域が、前記第３半導体領域より浅く形成されてなることを特徴とする請求項１乃至１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記第５半導体領域が、一部を重複して隣接する複数の拡散領域からなることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記第５半導体領域に、絶縁性を有するトレンチが形成されてなることを特徴とする請求項１乃至１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記第５半導体領域上に、絶縁膜を介して、前記ＩＧＢＴのゲート配線が配置されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記第５半導体領域上に、絶縁膜を介して、パッド電極が配置されてなることを特徴とする請求項１乃至１６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴとダイオードが、同じ半導体基板に形成されてなる半導体装置に関する。
【背景技術】
【０００２】
モータ等の負荷を駆動するためのインバータ回路は、直流と交流の交換機であり、直流電圧を交流電圧に変換して、負荷であるモータ等に給電する。誘導性のモータを駆動するためのインバータ回路は、例えば、スイッチング素子である絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ、Insulated Gate Bipolar Transistor）とフリーホイールダイオード（ＦＷＤ）で構成される。ここで、ＩＧＢＴは、スイッチング素子として用いられ、ＦＷＤは、ＩＧＢＴのオフ中にモータに流れる電流を迂回還流させ、モータを流れる電流自体がＩＧＢＴのスイッチングにより変化しないようにしている。より具体的には、直流電源とモータを繋ぎ、モータに電圧を印加していたＩＧＢＴがオフすると、モータを流れていた電流がモータのＬに蓄積されているエネルギーによりＦＷＤを通って直流電流を逆流し、モータは、逆の直流電圧が印加されているのと等価な状態となる。これによって、モータの電流はＩＧＢＴのスイッチングにより急激に遮断することがないため、直流電源からスイッチングにより実質的に交流電圧を給電することができる。インバータ回路は、この様な動作を行うため、当該ＩＧＢＴとは逆直列に、即ち、あるＩＧＢＴと対になる当該ＩＧＢＴに対して逆並列に接続されたＦＷＤを必要としている。
【０００３】
上記ＦＷＤとして用いるためのダイオードが、例えば、特開平９−２３２５９７号公報（特許文献１）、特開２０００−１１４５５０号公報（特許文献２）、特開２０００−４９３６０号公報（特許文献３）、特開２００２−２７０８５７号公報（特許文献４）および特開２０００−３４０８０６号公報（特許文献５）に開示されている。
【０００４】
図７は、特許文献１に開示されたダイオード８９の鳥瞰図である。
【０００５】
図７のダイオード８９では、ダイオードが阻止状態の時、ｎ−導電型の半導体層１４内に空乏層が広がるため電流は流れない。アノード電極１６にカソード電極１７に対し正の電圧が印加されるとき、ｐ＋導電型の半導体層１１から正孔が半導体層１４に注入されるので電流が流れる。また、ターミネーション部に部分的に設けられたｐ＋導電型の半導体層１２は、阻止状態のときに、ｐ＋導電型の半導体層１１とｎ−導電型の半導体層１４との接合Ｊ１から伸びる空乏層をダイオードの周辺部へ広げて、ターミネーション部との境界付近における電界集中を防止する。
【０００６】
ターミネーション領域は、アクティブ領域とＬ部を取り囲むように設けられる。絶縁膜１３（例えばＳｉＯ２膜）は、Ｌ部またはターミネーション部の表面付近に部分的に形成される。また、ｎ−導電型の半導体層１４のカソード側表面にはｎ＋導電型の半導体層１５があり、この半導体層１５とカソード電極１７が接触する。ｎ＋導電型の半導体層１５は、順方向電圧が印加されたときに、ｎ−導電型の半導体領域１４に電子を注入する。
【０００７】
図８は、上記したモータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。半導体装置９０は、ＩＧＢＴ９０ｉとダイオード９０ｄからなり、ＩＧＢＴ９０ｉとダイオード９０ｄが、逆並列に接続されている。
【０００８】
従来の半導体装置９０においては、特許文献１〜５にあるように、ＩＧＢＴ９０ｉとダイオード９０ｄが、それぞれ別の半導体基板（半導体チップ）に形成されていた。しかしながら、小型化のためには、ＩＧＢＴ９０ｉとダイオード９０ｄが同じ半導体基板に形成されてなることが好ましい。
【特許文献１】特開平９−２３２５９７号公報
【特許文献２】特開２０００−１１４５５０号公報
【特許文献３】特開２０００−４９３６０号公報
【特許文献４】特開２００２−２７０８５７号公報
【特許文献５】特開２０００−３４０８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図８の半導体装置９０におけるダイオード９０ｄを前述したインバータ回路のＦＷＤとして用いる場合には、ダイオードをオン状態からオフ状態に変更した場合における、当該ダイオードの逆回復時の電流波形が重要である。
【００１０】
図９（ａ）は、半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、図９（ｂ）は、電流波形の一例を示す図である。
【００１１】
図９（ａ）の測定回路図における半導体装置９０ａ，９０ｂは、図８に示す半導体装置９０と同じもので、半導体装置９０ａのＩＧＢＴ９０ａｉをスイッチング素子として用い、半導体装置９０ｂのＩＧＢＴを短絡してダイオード９０ｂｄを流れる電流Ｉｄの波形を測定している。
【００１２】
図９（ｂ）に示すように、半導体装置９０ａのＩＧＢＴ９０ａｉのＯＦＦ時には、半導体装置９０ｂのダイオード９０ｂｄに循環電流Ｉｉｆが流れる。半導体装置９０ａのＩＧＢＴ９０ａｉがＯＮされると、半導体装置９０ｂのダイオード９０ｂｄには、逆方向に瞬間的な電流が流れる。この逆方向に流れる電流のピーク値が、リカバリー電流Ｉｒｒと呼ばれる。又、逆回復時にはダイオードに電源電圧が印加されていき、この電圧と電流との積がリカバリーロスと呼ばれる。一般に、整流用ダイオードとしては、リカバリー電流Ｉｒｒが小さくて、逆回復時のリカバリーロスが小さく、逆回復時の電流の回復が緩やか（ソフトリカバリー）なダイオードが必要とされる。
【００１３】
そこで本発明は、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
請求項１に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第５半導体領域に対向して、裏面側の表層部に、Ｐ導電型の第６半導体領域が形成され、前記第２半導体領域、前記第４半導体領域および前記第６半導体領域が、電気的に共通接続されてなることを特徴としている。
【００１５】
上記半導体装置は、同じＮ導電型の半導体基板にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置である。
【００１６】
上記半導体装置における主面側の第５半導体領域は、例えば、ゲート配線やパッド電極の下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域は、第１半導体領域および第３半導体領域と電気的に共通接続される。このため、正規のダイオードの形成領域以外に、上記Ｐ導電型の第５半導体領とその下方にあるＮ導電型の半導体基板が、寄生ＰＮダイオードとして動作する。特に、第５半導体領域に対向する裏面側にＮ導電型の領域が形成されていると、上記寄生ＰＮダイオードによって、順方向動作時に第５半導体領域の下方の半導体基板に多量の正孔が注入され、これが逆方向動作時において正規ダイオードのリカバリー特性の大きな劣化要因となる。
【００１７】
そこで、上記半導体装置においては、主面側のＰ導電型の第５半導体領域に対向して、裏面側にＰ導電型の第６半導体領域を形成している。これによって、主面側の第５半導体領域の周りにおける上記寄生ＰＮダイオードに対して、裏面側の第６半導体領域の周りにおいて、逆向きの寄生ＰＮダイオードが配置される構成となる。これによって、上記寄生ＰＮダイオードの動作が抑制され、順方向動作時において第５半導体領域の下方の半導体基板への正孔の注入が抑制されるため、逆方向動作時において正規ダイオードのリカバリー特性の劣化を抑制することができる。
【００１８】
以上のようにして、上記半導体装置は、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置となっている。
【００１９】
また、上記半導体装置において、請求項２に記載のように、前記半導体基板の主面側の表層部に、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域を取り囲んで、Ｐ導電型の第７半導体領域が形成される場合には、前記第５半導体領域における前記第７半導体領域側の端部と、前記第５半導体領域へ接続する電極の端部との間の距離が、前記半導体基板からなるＮ導電型の第８半導体領域における正孔の拡散長以上であるように構成することが好ましい。
【００２０】
上記半導体装置においては、第７半導体領域を形成しない場合に較べて、ダイオードが阻止状態のときに空乏層が周辺部へ広がるため、電界集中が抑制される。また、上記端部間の距離をＮ導電型の第８半導体領域における正孔の拡散長以上とすることで、電流集中が緩和されて、第５半導体領域が上記電極と接続する端部での破壊が抑制される。
【００２１】
上記請求項１と２に記載の半導体装置は、Ｎ導電型の半導体基板に、Ｐ導電型の第１半導体領域をチャネル形成領域とするＮチャネルのＩＧＢＴとＰ導電型の第３半導体領域をアノードとするダイオードが形成された半導体装置である。一方、請求項３と４に記載の半導体装置は、Ｐ導電型の半導体基板に、Ｎ導電型の第１半導体領域をチャネル形成領域とするＰチャネルのＩＧＢＴとＮ導電型の第３半導体領域をカソードとするダイオードが形成された半導体装置である。請求項３と４に記載の半導体装置は、請求項１と２に記載の半導体装置における各領域の導電型を全て逆転した半導体装置であり、上記した請求項１と２に記載の半導体装置に対する効果の説明は、請求項３と４に記載の半導体装置にも同様に適用できることは言うまでもない。従って、請求項３と４に記載の半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
【００２２】
請求項５に記載のように、上記半導体装置においては、前記第６半導体領域が、前記第５半導体領域の直下に限定配置されてなるように構成することができる。また、請求項６に記載のように、前記第６半導体領域が、前記第２半導体領域と前記第４半導体領域を除いた前記半導体基板の全面に配置されてなるように構成することもできる。
【００２３】
請求項７に記載の発明は、上記半導体装置において、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置されてなることを特徴としている。これは、次の請求項８に記載の半導体装置の構成を、上記請求項１〜６に記載の半導体装置に適用したものであり、次の請求項８に記載の半導体装置において、その効果を説明する。
【００２４】
請求項８に記載の半導体装置は、ＩＧＢＴとダイオードが、同じＮ導電型の半導体基板に形成されてなる半導体装置であって、前記ＩＧＢＴの形成領域において、前記半導体基板の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型の第１半導体領域が形成され、前記第１半導体領域に対向して、前記半導体基板の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型の第２半導体領域が形成され、前記ダイオードの形成領域において、前記半導体基板の主面側の表層部に、ダイオードのアノード領域となるＰ導電型の第３半導体領域が形成され、前記第３半導体領域に対向して、前記半導体基板の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型の第４半導体領域が形成され、前記ＩＧＢＴの形成領域が、前記ダイオードの形成領域を取り囲んで、前記半導体基板に配置され、前記半導体基板における前記ＩＧＢＴの形成領域と前記ダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型の第５半導体領域が形成され、前記第５半導体領域が、前記ＩＧＢＴの形成領域を取り囲んで、前記半導体基板に配置され、前記第１半導体領域、前記第３半導体領域および前記第５半導体領域が、電気的に共通接続され、前記第２半導体領域と前記第４半導体領域が、電気的に共通接続されてなることを特徴としている。
【００２５】
上記半導体装置も、同じＮ導電型の半導体基板にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置である。
【００２６】
上記半導体装置における主面側の第５半導体領域は、前述したように、例えば、ゲート配線やパッド電極の下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域は、第１半導体領域および第３半導体領域と電気的に共通接続される。このため、正規のダイオードの形成領域以外に、上記Ｐ導電型の第５半導体領とその下方にあるＮ導電型の半導体基板が、寄生ＰＮダイオードとして動作する可能性があり、これが逆方向動作時においてダイオードのリカバリー特性の劣化要因となる。
【００２７】
そこで、上記半導体装置においては、ＩＧＢＴの形成領域を間に挟んで、主面側に形成されたＰ導電型の第５半導体領域とダイオードの形成領域とが、分離して半導体基板に配置されている。これによって、ダイオードの順方向動作時において、第５半導体領域の下方の半導体基板へ正孔が注入されても、ダイオードの逆方向動作時において、注入された正孔によるリカバリー特性への影響を抑制することができる。
【００２８】
以上のようにして、上記半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置となっている。
【００２９】
尚、請求項９に記載の半導体装置の効果については、請求項２に記載の半導体装置の効果と同様であり、その説明は省略する。
【００３０】
また、請求項１０と１１に記載の半導体装置は、請求項８と９に記載の半導体装置における各領域の導電型を全て逆転した半導体装置であり、上記した請求項８と９に記載の半導体装置に対する効果の説明は、請求項１０と１１に記載の半導体装置にも同様に適用できることは言うまでもない。従って、請求項１０と１１に記載の半導体装置も、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
【００３１】
上記半導体装置における第５半導体領域周りの寄生ＰＮダイオードは、ＥＳＤ（Electro Static Discharge）等のサージが印加された場合と同様に、リカバリー時の電流変化ｄＩ／ｄｔが過大になると破壊が起きる。従って、上記第５半導体領域周りの寄生ＰＮダイオードのサージに対する耐性を高めるためには、以下の構成とすることが好ましい。
【００３２】
すなわち、上記半導体装置において、請求項１２に記載のように、前記第５半導体領域が、前記第３半導体領域より低不純物濃度に形成されてなる構成とする。これによれば、第５半導体領域が第３半導体領域と同じ不純物濃度に形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００３３】
請求項１３に記載のように、前記第５半導体領域が、前記第３半導体領域より浅く形成されてなる構成としてもよい。これによっても、第５半導体領域が第３半導体領域と同じ深さに形成されてなる場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００３４】
請求項１４に記載のように、前記第５半導体領域が、一部を重複して隣接する複数の拡散領域からなる構成としてもよい。これによっても、第５半導体領域を一つの拡散領域で形成する場合に較べて、隣接する拡散領域の重複部分で抵抗が増大する。従って、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００３５】
請求項１５に記載のように、前記第５半導体領域に、絶縁性を有するトレンチが形成されてなる構成とする。これによっても、上記トレンチを形成しない場合に較べて、第５半導体領域を通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００３６】
前述したように、主面側の第５半導体領域は、Ｎ導電型の半導体基板との間にＰＮ接合を形成して、耐圧の向上に利用することができる。このため、請求項１６に記載のように、前記第５半導体領域上に、絶縁膜を介して、前記ＩＧＢＴのゲート配線が配置されてなる場合や、請求項１７に記載のように、前記第５半導体領域上に、絶縁膜を介して、パッド電極が配置されてなる場合に効果的である。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３８】
（第１の実施形態）
図１（ａ），（ｂ）は、本実施形態における半導体装置の一例で、それぞれ、半導体装置１００，１０１の模式的な断面図である。尚、図１（ａ），（ｂ）は、半導体装置１００，１０１の左端部構造を示した図であり、半導体装置１００，１０１の中央部では、ＩＧＢＴ形成部とダイオード形成部が、適宜繰り返し配置されている。また、半導体装置１００，１０１の右端部構造は、図１（ａ），（ｂ）の左右を反転した構造となっている。
【００３９】
図１（ａ），（ｂ）に示す半導体装置１００，１０１は、いずれも、ＩＧＢＴとダイオードが、同じＮ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。
【００４０】
半導体装置１００，１０１のＩＧＢＴの形成領域では、半導体基板１の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型（Ｐ）の第１半導体領域２が形成されている。また、第１半導体領域２に対向して、半導体基板１の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域３が形成されている。尚、半導体基板１の裏面側に形成されているＮ導電型（Ｎ）の半導体層１ａは、ＩＧＢＴのフィールドストップ層となっている。
【００４１】
半導体装置１００，１０１のダイオードの形成領域では、半導体基板１の主面側の表層部に、ダイオードのアノード領域となるＰ導電型（Ｐ）の第３半導体領域４が形成されている。また、第３半導体領域４に対向して、半導体基板１の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型（Ｎ＋）の第４半導体領域５が形成されている。
【００４２】
さらに、半導体装置１００，１０１の半導体基板１におけるＩＧＢＴの形成領域とダイオードの形成領域以外の領域（図の周辺部）において、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成されている。第５半導体領域６は、例えば、図に示すように絶縁膜１０を介して、ＩＧＢＴのゲート配線９ａやパッド電極９ｂの下に配置される領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して、耐圧の向上のために形成される領域である。第１半導体領域２、第３半導体領域４および第５半導体領域６は、図に示すように、電気的に共通接続される。半導体装置１００，１０１における第５半導体領域６は、第１半導体領域２および第３半導体領域４と同じ工程で形成された領域であり、第１半導体領域２および第３半導体領域４と同じ不純物濃度で、同じ深さに形成されている。
【００４３】
また、半導体装置１００，１０１では、半導体基板１の主面側の表層部に、第１半導体領域２、第３半導体領域４および第５半導体領域６を取り囲んで、Ｐ導電型（Ｐ）の第７半導体領域６ａが形成されている。第７半導体領域６ａは、第５半導体領域６と電気的に接続されておらず、電気的に浮いた状態となっている。この第７半導体領域６ａを形成することで、半導体装置１００，１０１では、第７半導体領域６ａを形成しない場合に較べてダイオードが阻止状態のときに空乏層が周辺部へ広がり、電界集中が抑制される。
【００４４】
図１（ａ），（ｂ）に示す半導体装置１００，１０１では、図７に示すダイオード８９と異なり、Ｐ導電型（Ｐ）の第５半導体領域６に対向して、裏面側の表層部に、Ｐ導電型（Ｐ＋）の第６半導体領域７ａ，７ｂが形成されている。尚、図１（ａ）の半導体装置１００では、第６半導体領域７ａが、第２半導体領域３と第４半導体領域５を除いた半導体基板１の全面に配置されており、図１（ｂ）の半導体装置１０１では、第６半導体領域７ｂが、第５半導体領域６の直下に限定配置されている。第２半導体領域３、第４半導体領域５および第６半導体領域７は、裏面側の電極８により、電気的に共通接続されている。
【００４５】
図１（ａ），（ｂ）に示す半導体装置１００，１０１は、いずれも、同じＮ導電型の半導体基板１にＩＧＢＴの形成領域とダイオードの形成領域が配置されており、ＩＧＢＴとダイオードが同じ半導体基板１に形成されてなる小型の半導体装置である。
【００４６】
図１（ａ），（ｂ）の半導体装置１００，１０１における主面側の第５半導体領域６は、前述したように、ゲート配線９ａやパッド電極９ｂの下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域６は、第１半導体領域２および第３半導体領域４と電気的に共通接続される。このため、図１（ａ）に示すように、正規のダイオードＤの形成領域以外に、Ｐ導電型の第５半導体領６とその下方にあるＮ導電型の半導体基板１が、寄生ＰＮダイオードＰＤａとして動作する。特に、図７のダイオード８９のように、第５半導体領域６に対向する裏面側にＮ導電型の領域が形成されていると、寄生ＰＮダイオードＰＤａによって、順方向動作時に第５半導体領域６の下方の半導体基板１に多量の正孔が注入され、これが逆方向動作時において正規ダイオードＤのリカバリー特性の大きな劣化要因となる。
【００４７】
そこで、図１（ａ），（ｂ）の半導体装置１００，１０１においては、主面側のＰ導電型の第５半導体領域６に対向して、裏面側にＰ導電型の第６半導体領域７ａ，７ｂを形成している。これによって、主面側の第５半導体領域６の周りにおける寄生ＰＮダイオードＰＤａに対して、裏面側の第６半導体領域７ａ，７ｂの周りにおいて、逆向きの寄生ＰＮダイオードＰＤｂが配置される構成となる。これによって、寄生ＰＮダイオードＰＤａの動作が抑制され、順方向動作時において第５半導体領域６の下方の半導体基板１への正孔の注入が抑制されるため、逆方向動作時において正規ダイオードＤのリカバリー特性の劣化を抑制することができる。
【００４８】
以上のようにして、図１（ａ），（ｂ）に示す半導体装置１００，１０１は、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
【００４９】
次に、図１（ａ），（ｂ）の半導体装置１００，１０１における第５半導体領域６周りの寄生ＰＮダイオードＰＤａは、ＥＳＤ（Electro Static Discharge）等のサージが印加された場合と同様に、リカバリー時の電流変化ｄＩ／ｄｔが過大になると破壊が起きる。従って、第５半導体領域６周りの寄生ＰＮダイオードＰＤａのサージに対する耐性を高めるためには、以下に示す構成の半導体装置とすることが好ましい。
【００５０】
図２（ａ），（ｂ）、図３および図４（ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０２〜１０６の模式的な断面図である。図２〜図４に示す半導体装置１０２〜１０６は、図１（ａ）に示した半導体装置１００の第５半導体領域６のみを変更したものであり、その他の部分の構造は、図１（ａ）の半導体装置１００と同様である。
【００５１】
図２（ａ）の半導体装置１０２では、第５半導体領域６ｂが、第３半導体領域４より低不純物濃度に形成されている。これにより、第５半導体領域６が第３半導体領域４と同じ不純物濃度に形成された図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｂを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００５２】
図２（ｂ）の半導体装置１０３では、第５半導体領域６ｃが、第３半導体領域４より浅く形成されている。これによっても、第５半導体領域６が第３半導体領域４と同じ深さに形成された図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｃを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００５３】
図３の半導体装置１０４では、第５半導体領域６ｄが、図に示すように、一部を重複して隣接する複数の拡散領域からなっている。これによっても、第５半導体領域６が一つの拡散領域で形成された図１（ａ）の半導体装置１００に較べて、隣接する拡散領域の重複部分で抵抗が増大する。従って、第５半導体領域６ｄを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００５４】
図４（ａ），（ｂ）の半導体装置１０５，１０６では、それぞれ、第５半導体領域６ｅ，６ｆに、絶縁性を有するトレンチｔｅ，ｔｆが形成されている。図４（ａ）の半導体装置１０５のトレンチｔｅは、基板面内の第５半導体領域６ｅの一部で、断面方向に第５半導体領域６ｅを突き抜けるように形成されている。図４（ｂ）の半導体装置１０６のトレンチｔｆは、断面方向で先端が第５半導体領域６ｅの中に留まるように形成されている。これらによっても、第５半導体領域６にトレンチを形成しない図１（ａ）の半導体装置１００に較べて、第５半導体領域６ｅ，６ｆを通過するキャリアの抵抗が増大するため、電流集中が緩和されて、サージに対する耐性が高められる。
【００５５】
図５は、別の半導体装置の例で、半導体装置１０７の模式的な断面図である。図５に示す半導体装置１０７は、図１（ａ）に示した半導体装置１００の第５半導体領域６の大きさを特定したものであり、その他の部分の構造は、図１（ａ）の半導体装置１００と同様である。
【００５６】
図５の半導体装置１０７では、図１（ａ）の半導体装置１００と同様にして、半導体基板１の主面側の表層部に、第１半導体領域２、第３半導体領域４および第５半導体領域６ｇを取り囲んで、Ｐ導電型（Ｐ）の第７半導体領域６ａが形成されている。図中に示した第５半導体領域６ｇにおける第７半導体領域６ａ側の端部ｅ１と、第５半導体領域６ｇへ接続する電極９ｃの端部ｅ２との間の距離Ｌが、半導体基板１からなるＮ導電型（Ｎ−）の第８半導体領域１ｂにおける正孔の拡散長以上となっている。例えば、距離Ｌを５０μｍ以上に設定し、より好ましくは、距離Ｌを１００μｍ以上に設定する。
【００５７】
図５の半導体装置１０７では、第７半導体領域６ａを形成しているため、第７半導体領域６ａを形成しない場合に較べて、前述したようにダイオードが阻止状態のときに空乏層が周辺部へ広がるため、電界集中が抑制される。また、上記端部ｅ１，ｅ２間の距離ＬをＮ導電型の第８半導体領域１ｂにおける正孔の拡散長以上とすることで、電流集中が緩和されて、第５半導体領域６ｇが電極９ｃと接続する端部ｅ２での破壊が抑制される。
【００５８】
以上の図１〜５に示した半導体装置１００〜１０７は、いずれも、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
【００５９】
（第２の実施形態）
第１実施形態の半導体装置は、ＩＧＢＴとダイオードが同じＮ導電型の半導体基板に形成されてなる半導体装置であって、ＩＧＢＴとダイオード以外の領域で、主面側の表層部に形成されたＰ導電型の第５半導体領域に対向して、裏面側の表層部にＰ導電型の第６半導体領域が形成されてなる半導体装置であった。本実施形態は、ＩＧＢＴ、ダイオードおよび第５半導体領域の基板面における配置が特定の関係にある半導体装置に関する。
【００６０】
図６は、本実施形態における半導体装置の一例で、半導体装置１０８の模式的な下面図である。尚、図６に示す半導体装置１０８の断面構造は、図１（ａ）に示す半導体装置１００の断面構造と同様であり、以下の半導体装置１０８に関する説明では、図６と共に、図１（ａ）の断面構造を参照している。
【００６１】
図６に示す半導体装置１０８も、図１（ａ）に示す半導体装置１００と同様に、ＩＧＢＴとダイオードが、同じＮ導電型（Ｎ−）の半導体基板１に形成されてなる半導体装置である。
【００６２】
半導体装置１０８のＩＧＢＴの形成領域では、図１（ａ）に示すように、半導体基板１の主面側の表層部に、ＩＧＢＴのチャネル形成領域となるＰ導電型（Ｐ）の第１半導体領域２が形成されている。また、第１半導体領域２に対向して、半導体基板１の裏面側の表層部に、ＩＧＢＴのコレクタ領域となるＰ導電型（Ｐ＋）の第２半導体領域３が形成されている。第２半導体領域３は、図１（ａ）に示すように、ＩＧＢＴの形成領域を示すものである。半導体装置１０８の第２半導体領域３（ＩＧＢＴの形成領域）は、図６において、一点鎖線と二点鎖線で挟まれた領域である。
【００６３】
半導体装置１０８のダイオードの形成領域では、図１（ａ）に示すように、半導体基板１の主面側の表層部に、ダイオードのアノード領域となるＰ導電型（Ｐ）の第３半導体領域４が形成されている。また、第３半導体領域４に対向して、半導体基板１の裏面側の表層部に、ダイオードのカソード領域となるＮ導電型（Ｎ＋）の第４半導体領域５が形成されている。第４半導体領域５は、図１（ａ）に示すように、正規のダイオードＤの形成領域を示すものである。半導体装置１０８の第４半導体領域５（ダイオードの形成領域）は、図６において、一点鎖線で囲まれた領域である。
【００６４】
従って、図６に示すように、半導体装置１０８では、ＩＧＢＴの形成領域（第２半導体領域３）が、ダイオードの形成領域（第４半導体領域５）を取り囲んで、半導体基板１に配置されている。
【００６５】
図６における二点鎖線の外側の領域は、半導体装置１０８におけるＩＧＢＴの形成領域とダイオードの形成領域以外の領域に相当し、ＩＧＢＴの形成領域（第２半導体領域３）を取り囲んでいる。このＩＧＢＴの形成領域とダイオードの形成領域以外の領域には、図１（ａ）に示すように、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成されている。従って、半導体装置１０８では、第５半導体領域６が、ＩＧＢＴの形成領域（第２半導体領域３）を取り囲んで、半導体基板１に配置されている。第１半導体領域２、第３半導体領域４および第５半導体領域６は、電気的に共通接続されている。
【００６６】
図６に示す半導体装置１０８では、Ｐ導電型（Ｐ）の第５半導体領域６に対向するＰ導電型（Ｐ＋）の第６半導体領域７ａが、第２半導体領域３と第４半導体領域５を除いた半導体基板１の裏面側の表層部におけるほぼ全面に配置されている。第２半導体領域３，第４半導体領域５および第６半導体領域７ａは、図１（ａ）に示すように、裏面側の電極８により、電気的に共通接続されている。
【００６７】
図６に示す半導体装置１０８も、同じＮ導電型の半導体基板１にＩＧＢＴの形成領域（第２半導体領域３）とダイオードの形成領域（第４半導体領域５）が配置されており、ＩＧＢＴとダイオードが同じ半導体基板１に形成されてなる小型の半導体装置である。
【００６８】
図６の半導体装置１０８における主面側の第５半導体領域６は、図１（ａ）に示すように、例えば、ゲート配線９ａやパッド電極９ｂの下方に配置するＰ導電型の領域で、Ｎ導電型の半導体基板１との間にＰＮ接合を形成して耐圧を向上するために配置される。しかしながら、この耐圧を向上するために配置される第５半導体領域６は、第１半導体領域２および第３半導体領域４と電気的に共通接続される。このため、正規のダイオードＤの形成領域以外に、Ｐ導電型の第５半導体領６とその下方にあるＮ導電型の半導体基板１が、寄生ＰＮダイオードＰＤａとして動作し、これが逆方向動作時において正規ダイオードＤのリカバリー特性の大きな劣化要因となる。
【００６９】
そこで、図６の半導体装置１０８においては、ＩＧＢＴの形成領域（第２半導体領域３）を間に挟んで、主面側に形成されたＰ導電型の第５半導体領域６と正規ダイオードＤの形成領域（第４半導体領域５）とが、分離して半導体基板１に配置されている。これによって、ダイオードの順方向動作時において、第５半導体領域６の下方の半導体基板１へ正孔が注入されても、正規ダイオードＤの逆方向動作時において、注入された正孔によるリカバリー特性への影響を抑制することができる。
【００７０】
以上のようにして、図６の半導体装置１０８も、ＩＧＢＴとダイオードＤが同じ半導体基板１に形成されてなる小型の半導体装置であって、ダイオードＤのリカバリー特性の劣化を抑制できる半導体装置となっている。
【００７１】
尚、図６に示す半導体装置１０８では、ＩＧＢＴの形成領域とダイオードの形成領域以外の領域において、主面側の表層部に、Ｐ導電型（Ｐ）の第５半導体領域６が形成され、第５半導体領域６に対向して、裏面側の表層部にＰ導電型（Ｐ＋）の第６半導体領域７ａが形成されていた。ダイオードＤのリカバリー特性の劣化を抑制するためには、実施形態１において説明したように、主面側のＰ導電型の第５半導体領域６に対向する第６半導体領域７ａは、Ｐ導電型であることが好ましい。しかしながら、図６のす半導体装置１０８では、ダイオードの形成領域と第５半導体領域６が、ＩＧＢＴの形成領域を間に挟んで分離されている。このため、ダイオードの形成領域と第５半導体領域６が十分に離れていれば、第５半導体領域６に対向する第６半導体領域は、Ｎ導電型であってもよい。
【００７２】
また、図６の半導体装置１０８においても、図２〜図５の半導体装置１０２〜１０７で説明した第５半導体領域６ｂ〜６ｇの各構造の効果が同様に得られることは、言うまでもない。
【００７３】
（その他の実施形態）
上記実施形態の図１〜図６に示した半導体装置１００〜１０８は、いずれも、Ｎ導電型の半導体基板に、Ｐ導電型の第１半導体領域２をチャネル形成領域とするＮチャネルのＩＧＢＴとＰ導電型の第３半導体領域４をアノードとするダイオードが形成された半導体装置である。一方、上記半導体装置１００〜１０８における各領域の導電型を全て逆転した半導体装置で、Ｐ導電型の半導体基板に、Ｎ導電型の第１半導体領域をチャネル形成領域とするＰチャネルのＩＧＢＴと、Ｎ導電型の第３半導体領域をカソードとするダイオードが形成された半導体装置についても、上記した半導体装置１００〜１０８において説明した効果が、同様に得られることは言うまでもない。従って、上記半導体装置１００〜１０８における各領域の導電型を全て逆転した半導体装置についても、ＩＧＢＴとダイオードが同じ半導体基板に形成されてなる小型の半導体装置であって、ダイオードのリカバリー特性の劣化を抑制できる半導体装置とすることができる。
【図面の簡単な説明】
【００７４】
【図１】（ａ），（ｂ）は、本発明の第１実施形態における半導体装置の一例で、それぞれ、半導体装置１００，１０１の模式的な断面図である。
【図２】（ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０２，１０３の模式的な断面図である。
【図３】別の半導体装置の例で、半導体装置１０４の模式的な断面図である。
【図４】（ａ），（ｂ）は、別の半導体装置の例で、それぞれ、半導体装置１０５，１０６の模式的な断面図である。
【図５】別の半導体装置の例で、半導体装置１０７の模式的な断面図である。
【図６】本発明の第２実施形態における半導体装置の一例で、半導体装置１０８の模式的な下面図である。
【図７】特許文献１に開示されたダイオード８９の鳥瞰図である。
【図８】モータ等の負荷を駆動するためのインバータ回路に用いられる、半導体装置９０の等価回路図である。
【図９】（ａ）は、半導体装置９０のダイオード９０ｄを流れる電流波形を測定評価するための回路図であり、（ｂ）は、電流波形の一例を示す図である。
【符号の説明】
【００７５】
１００〜１０８  半導体装置
１  半導体基板
２  第１半導体領域
３  第２半導体領域
４  第３半導体領域
５  第４半導体領域
６，６ｂ〜６ｇ  第５半導体領域
６ａ  第７半導体領域
７ａ，７ｂ  第６半導体領域
８  電極
９ａ  ゲート配線
９ｂ  パッド電極
１０  絶縁膜
Ｄ  （正規の）ダイオード
ＰＤａ，ＰＤｂ  寄生ＰＮダイオード
【図１】
2007227806.tif 000003
【図２】
2007227806.tif 000004
【図３】
2007227806.tif 000005
【図４】
2007227806.tif 000006
【図５】
2007227806.tif 000007
【図６】
2007227806.tif 000008
【図７】
2007227806.tif 000009
【図８】
2007227806.tif 000010
【図９】
2007227806.tif 000011