(57)【要約】【課題】複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するデジタル信号切換え装置において、切換えのつなぎ目部分でもこのステータス情報の連続性を保つ。【解決手段】切換え処理を施されたデジタル信号からステータス情報を抽出する抽出手段２１と、抽出手段２１によって抽出されたステータス情報を１ブロック分以上格納する格納手段２６と、切換え処理を施されたデジタル信号のステータス情報の位置に、格納手段２６に格納されたステータス情報をブロック単位で付加し直す付加手段２５，２７とを備える。【選択図】図６
2007300160.tif 000002
【特許請求の範囲】
【請求項１】
複数フレームを１ブロックとしたステータス情報がデータに付加されるフォーマットのデジタル信号が複数系統入力され、入力したデジタル信号に切換え処理を施して出力するデジタル信号切換え装置において、
切換え処理を施されたデジタル信号から前記ステータス情報を抽出する抽出手段と、
前記抽出手段によって抽出された前記ステータス情報を前記１ブロック分以上格納する格納手段と、
切換え処理を施されたデジタル信号の前記ステータス情報の位置に、前記格納手段に格納された前記ステータス情報を前記ブロック単位で付加し直す付加手段と
を備えたことを特徴とするデジタル信号切換え装置。
【請求項２】
請求項１に記載のデジタル信号切換え装置において、
前記抽出手段によって抽出された前記ステータス情報のエラーをチェックするチェック手段
をさらに備え、
前記付加手段は、前記チェック手段によってエラーが検知されなかった前記ステータス情報のみを付加する
ことを特徴とするデジタル信号切換え装置。
【請求項３】
請求項１に記載のデジタル信号切換え装置において、
入力したデジタル信号に対して、無信号の検出，エラーチェック，フォーマットチェックのうちの少なくとも１つの検査を行う検査手段と、
前記検査手段によって異常が検知されたデジタル信号をミュートするミュート手段と
をさらに備え、
前記付加手段は、前記検査手段によって異常が検知された後、異常が検知される前のデジタル信号から前記抽出手段によって抽出されて前記格納手段に格納された前記ステータス情報を前記フォーマットに従って出力させる
ことを特徴とするデジタル信号切換え装置。
【請求項４】
請求項３に記載のデジタル信号切換え装置において、
前記付加手段は、前記検査手段によって異常が検知されたことを示す情報を、前記フォーマットにおける、異常の有無を示す情報の位置に付加する
ことを特徴とするデジタル信号切換え装置。
【請求項５】
請求項１に記載のデジタル信号切換え装置において、
前記格納手段に、予め所定の内容の前記ステータス情報が前記１ブロック分格納されており、
前記付加手段は、デジタル信号が入力されない状態で、前記格納手段に格納された前記ステータス情報を前記フォーマットに従って出力させる
ことを特徴とするデジタル信号切換え装置。
【請求項６】
請求項１に記載のデジタル信号切換え装置において、
ＡＥＳ／ＥＢＵフォーマット，ＭＡＤＩ（Multichannel Audio Digital Interface）フォーマットのうちのいずれかのフォーマットのデジタルオーディオ信号が入力され、
前記ステータス情報は、チャンネルステータスビットによって構成される情報である
ことを特徴とするデジタル信号切換え装置。
【請求項７】
複数フレームを１ブロックとしたステータス情報がデータに付加されるフォーマットのデジタル信号が複数系統入力され、入力したデジタル信号に切換え処理を施して出力するデジタル信号切換え装置における切換え方法において、
入力したデジタル信号に切換え処理を施す第１のステップと、
前記第１のステップの切換え処理を施されたデジタル信号から前記ステータス情報を抽出する第２のステップと、
前記第２のステップで抽出した前記ステータス情報を前記１ブロック分以上格納する第３のステップと、
前記第１のステップの切換え処理を施されたデジタル信号の前記ステータス情報の位置に、前記第３のステップで格納した前記ステータス情報を前記ブロック単位で付加し直す第４のステップと
を有することを特徴とする切換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数系統の入力デジタル信号に切換え処理を施して出力する装置に関し、特に、複数フレームを１ブロックとしたステータス情報が付加されるデジタル信号を入出力するのに適したものに関する。
【背景技術】
【０００２】
放送業務用のオーディオ機器の一種に、デジタルオーディオルーターと呼ばれる切換え装置が存在する。デジタルオーディオルーターは、複数系統のデジタルオーディオ信号（マイクロホンや、マイクロホンを装備したビデオカメラ等からのデジタルオーディオ信号）を入力して、それらのデジタルオーディオ信号をそれぞれどの機器（ＶＴＲやオーディオミキサー等）に対して出力するかを切換える装置である。
【０００３】
デジタルオーディオルーターに求められる代表的な基本性能は、次の２つである。
（１）機器内部の処理遅延量が極力少ないこと。
（２）切換え後の出力信号が規格に準拠していること。
これらの要求を満たすべく、従来から、切換対象の入力デジタルオーディオ信号の位相を互いに揃えた後、フレーム単位で切換え処理を行うようにしたデジタルオーディオルーターが提案されている（例えば、特許文献１参照）。
【０００４】
図１は、この従来のデジタルオーディオルーターの構成例（単純化のために、入力・出力をそれぞれ２系統とした例）を示すブロック図である。また、図２は、図１のデジタルオーディオルーターの切換え動作時のタイミングチャートの一例である。なお、 図１には、放送業務分野で多用されているＡＥＳ／ＥＢＵ信号用のデジタルオーディオルーターを示しているが、このデジタルオーディオルーターについての説明を行う前に、ＡＥＳ／ＥＢＵフォーマットについて図３を用いて説明する。ＡＥＳ／ＥＢＵ信号は、フレーム０〜フレーム１９１の１９２個のフレームが１ブロックとなる。１つのフレームは、サブフレーム１及びサブフレーム２で構成される。
【０００５】
各サブフレームは、４ビットのプリアンブルと、４ビットの補助データまたはオーディオデータと、２０ビットのオーディオデータと、１ビットのバリディティビットＶと、１ビットのユーザービットＵと、１ビットのチャンネルステータスビットＣと、１ビットのパリティビットＰとの合計３２ビットで構成される。フレーム０のサブフレーム１，サブフレーム２のプリアンブルはそれぞれＺ，Ｙであり、フレーム１〜１９１のサブフレーム１，サブフレーム２のプリアンブルはそれぞれＸ，Ｙである。
【０００６】
各サブフレームのチャンネルステータスビットＣは、当該サブフレームで伝送されるオーディオチャンネルのステータス情報（周波数やオーディオデータのビット数やチャンネルモード等の情報）を表すためのビットであり、１ブロック（フレーム０〜フレーム１９１）分の合計１９２ビットで１まとまりのステータス情報が構成される。
【０００７】
図１に戻り、このデジタルオーディオルーターに入力した２系統のＡＥＳ／ＥＢＵ信号ＡＥＳＩ１，ＡＥＳＩ２（図２（ｂ），（ｃ）に示すように、通常は互いに位相が揃っていない信号）は、それぞれデコーダ５１（１），５１（２）でＮＲＺ(Non Return to Zero)信号に復調されて、位相補正用のＦＩＦＯメモリ５２（１），５２（２）に書き込まれる。
【０００８】
ＣＰＵ回路・機器内部タイミング信号発生回路５３からは、このデジタルオーディオルーターの内部で発生したタイミング信号（図２（ａ）のワードクロック）がＦＩＦＯメモリ５２（１），５２（２）にそれぞれ供給される。ＦＩＦＯメモリ５２（１），５２（２）からは、このタイミング信号に基づき、それぞれこのデジタルオーディオルーター内のフレーム位相（以下、機器内フレーム位相と呼ぶ）に同期してＮＲＺ信号ＮＲＺ１，ＮＲＺ２が読み出されてセレクター５４に送られる。これにより、セレクター５４には、図２（ｄ），（ｅ）に示すように互いにフレームの位相が揃えられたＮＲＺ信号ＮＲＺ１，ＮＲＺ２が入力する。
【０００９】
セレクター５４は、例えば２入力・２出力のマトリクススイッチである。ＣＰＵ回路・機器内部タイミング信号発生回路５３からは、機器内フレーム位相におけるフレームの境界部分で、セレクター５４に切換信号（図２（ｆ）が供給される。セレクター５４からは、この切換信号に基づいて切換え処理を施された２系統のＮＲＺ信号が、エンコーダ５５（１），５５（２）に送られる。
【００１０】
エンコーダ５５（１），５５（２）は、それぞれＣＰＵ回路・機器内部タイミング信号発生回路５３からのタイミング信号に基づいてＮＲＺ信号をＡＥＳ／ＥＢＵ信号ＡＥＳＯ１，ＡＥＳＯ２に変調して、このデジタルオーディオルーターから出力する。図２（ｇ）には、出力ＡＥＳ／ＥＢＵ信号ＡＥＳＯ１が、入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ２のフレーム１から入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ１のフレーム４に切換わった状態を示している。
【００１１】
【特許文献１】実開平４−６９９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、図１に示したデジタルオーディオルーターでは、フレーム単位でＡＥＳ／ＥＢＵ信号を切換えることができるが、ブロック（フレーム０〜フレーム１９１）単位で切換えを行うわけではないので、通常は図２（ｇ）にも示したように１ブロックの途中のフレームで切換えが行われる。そのため、チャンネルステータスビット（図３）によって示されるチャンネルステータス情報は、切換えによって途中で途切れてしまい、切換えのつなぎ目部分で不連続になってしまう。
【００１３】
このようにチャンネルステータス情報が不連続になると、デジタルオーディオルーターからのＡＥＳ／ＥＢＵ信号の出力先であるＶＴＲやオーディオミキサー等がチャンネルステータスビットＣ（図３）に組み込まれたＣＲＣコード（Cyclic Redundancy Check Code＝巡回符号）を用いてＣＲＣチェックを行った際に、ＣＲＣエラーすなわちチャンネルステータス情報にエラーを検知してしまう。そして、ＶＴＲやオーディオミキサーの機種によっては、チャンネルステータス情報のエラー検知時に音声を一定時間ミュートするものも存在している。そのため、そのようなＶＴＲやオーディオミキサーをデジタルオーディオルーターの後段に配置したシステムでは、デジタルオーディオルーターによる切換え時に、チャンネルステータス情報という付随的な情報の不連続性を原因として、本来のデータであるオーディオデータの一部が欠落してしまうという事態が発生することがあった。
【００１４】
なお、チャンネルステータスビットは、ＡＥＳ／ＥＢＵ信号以外に、ＡＥＳ／ＥＢＵ信号を２８系統（５６チャンネル）分シリアルに並列化させたフォーマットであるＭＡＤＩ（Multichannel Audio Digital Interface）においても各チャンネルに付加される。したがって、このＭＡＤＩフォーマットの信号を切換えるデジタルオーディオルーターにおいても、やはり切換え時にチャンネルステータス情報が不連続になってしまう。
【００１５】
本発明は、上述の点に鑑み、ＡＥＳ／ＥＢＵフォーマットやＭＡＤＩフォーマットにおけるチャンネルステータスビットのような、複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するデジタル信号切換え装置において、切換えのつなぎ目部分でもこのステータス情報の連続性を保つことを課題とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明は、複数フレームを１ブロックとしたステータス情報がデータに付加されるフォーマットのデジタル信号が複数系統入力され、入力したデジタル信号に切換え処理を施して出力するデジタル信号切換え装置において、切換え処理を施されたデジタル信号からステータス情報を抽出する抽出手段と、この抽出手段によって抽出されたステータス情報を１ブロック分以上格納する格納手段と、切換え処理を施されたデジタル信号のステータス情報の位置に、この格納手段に格納されたステータス情報をブロック単位で付加し直す付加手段とを備えたことを特徴とする。
【００１７】
また、本発明は、複数フレームを１ブロックとしたステータス情報がデータに付加されるフォーマットのデジタル信号が複数系統入力され、入力したデジタル信号に切換え処理を施して出力するデジタル信号切換え装置における切換え方法において、入力したデジタル信号に切換え処理を施す第１のステップと、この第１のステップの切換え処理を施されたデジタル信号からステータス情報を抽出する第２のステップと、この第２のステップで抽出したステータス情報を１ブロック分以上格納する第３のステップと、この第１のステップの切換え処理を施されたデジタル信号のステータス情報の位置に、この第３のステップで格納したステータス情報をブロック単位で付加し直す第４のステップとを有することを特徴とする。
【００１８】
本発明によれば、複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するデジタル信号切換え装置において、切換え処理を施されたデジタル信号からステータス情報が抽出されて１ブロック分以上格納される。そして、この格納されたステータス情報が、切換え処理を施されたデジタル信号にブロック単位で付加し直される。
【００１９】
これにより、切換え処理を施されたデジタル信号中のステータス情報が、切換えのつなぎ目部分でもブロック単位の連続性を保つように補正される。
【発明の効果】
【００２０】
本発明によれば、ＡＥＳ／ＥＢＵフォーマットやＭＡＤＩフォーマットにおけるチャンネルステータスビットのような、複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するデジタル信号切換え装置において、切換えのつなぎ目部分でもこのステータス情報の連続性を保つことができるという効果が得られる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をＡＥＳ／ＥＢＵ信号用のデジタルオーディオルーターに適用した例について、図面を用いて具体的に説明する。図４は、本発明を適用したデジタルオーディオルーター１を用いたシステムの全体構成例を示す図である。このデジタルオーディオルーター１は、入力・出力がそれぞれ１２８系統のデジタルオーディオルーターである。
【００２２】
例えば放送局において、放送局内外の多数のマイクロホンやビデオカメラ等（図示略）からそれぞれ出力された後ＡＥＳ／ＥＢＵフォーマットに変調されたオーディオ信号ＡＥＳの中から、セレクター２によって１２８系統のＡＥＳ／ＥＢＵ信号ＡＥＳＩ１〜ＡＥＳＩ１２８が選択され、これらのＡＥＳ／ＥＢＵ信号ＡＥＳＩ１〜ＡＥＳＩ１２８がデジタルオーディオルーター１に入力する。
【００２３】
デジタルオーディオルーター１から出力されたＡＥＳ／ＥＢＵ信号ＡＥＳＯ１〜ＡＥＳＯ１２８は、複数台のＶＴＲ３やオーディオミキサー４等に送られる。これらのＶＴＲ３やオーディオミキサー４では、入力したＡＥＳ／ＥＢＵ信号の記録やミキシングという本来の処理が行われるだけでなく、入力したＡＥＳ／ＥＢＵ信号から、デジタルオーディオルーター１と同期して動作するための基準信号を生成する処理が行われる。
【００２４】
図４には、代表的に上端のＶＴＲ３について、この動作基準信号の生成のための回路を示している。ＶＴＲ３に入力したＡＥＳ／ＥＢＵ信号は、受信復調用のＤＰＬＬ（ディジタルＰＬＬ）５に送られる。ＤＰＬＬ５では、ＡＥＳ／ＥＢＵ信号中の同期対象部分（プリアンブル（図３）中の３Ｔ区間）に同期した所定周波数（例えば１２８ｆｓ）のクロック信号が生成され、このクロック信号が後段の各回路に送られる。また、このクロック信号に基づいてＡＥＳ／ＥＢＵ信号がＮＲＺ(Non Return to Zero)信号に復調され、このＮＲＺ信号がシンクハント（Sync Hunt）回路６に送られる。
【００２５】
シンクハント回路６では、このＮＲＺ信号中のプリアンブルの先頭の位置から、ワードクロックと同一形状の動作基準信号が作成される。
【００２６】
なお、シンクハント回路６を経たＮＲＺ信号は、バリディティチェック回路７でパリティビットＰ（図３）をチェックされ、ＣＲＣ（巡回冗長検査）チェッカー８でエラーチェックされた後、図示しない後段の回路（ＶＴＲでは映像・音声の記録処理系の回路）に送られる。
【００２７】
次に、デジタルオーディオルーター１の構成について、図５を用いて説明する。デジタルオーディオルーター１に入力した１２８系統のＡＥＳ／ＥＢＵ信号ＡＥＳＩ１〜ＡＥＳＩ１２８（互いに位相が揃っていない信号）は、それぞれデコーダ１１（１）〜１１（１２８）に送られる。デコーダ１１（１）〜１１（１２８）は、入力したＡＥＳ／ＥＢＵ信号に対して、無信号の検出（ケーブルの断線等によってＡＥＳ／ＥＢＵ信号が突然入力されなくなったことの検出）や、パリティチェック，フォーマットチェック（ケーブルの状態の悪化等による伝送エラーのチェック）といった検査を行う。そして異常が検知されなかった場合には、ＡＥＳ／ＥＢＵ信号をＮＲＺ信号に復調して、位相補正用のＦＩＦＯメモリ１２（１）〜１２（１２８）に書き込む。他方、異常が検知された場合には、ＡＥＳ／ＥＢＵ信号をミュートする。
【００２８】
ＣＰＵ回路・機器内部タイミング信号発生回路１３からは、デジタルオーディオルーター１の内部で発生したタイミング信号（ワードクロック）がＦＩＦＯメモリ１２（１）〜１２（１２８）にそれぞれ供給される。ＦＩＦＯメモリ１２（１）〜１２（１２８）にＮＲＺ信号が書き込まれた場合（デコーダ１１（１）〜１１（１２８）で前述の異常が検知されなかった場合）、ＦＩＦＯメモリ１２（１）〜１２（１２８）からは、このタイミング信号に基づき、それぞれデジタルオーディオルーター１のフレーム位相（以下、機器内フレーム位相と呼ぶ）に同期してＮＲＺ信号ＮＲＺ１〜ＮＲＺ１２８が読み出されてセレクター１４に送られる。これにより、セレクター１４には、互いにフレームの位相が揃えられたＮＲＺ信号ＮＲＺ１〜ＮＲＺ１２８が入力する。
【００２９】
セレクター１４は、例えば１２８入力・１２８出力のマトリクススイッチであり、１２８本の入力信号線と１２８本の出力信号線との各交差箇所に設けられた接続スイッチ（半導体素子）のオン／オフにより、各ＮＲＺ信号ＮＲＺ１〜ＮＲＺ１２８に切換え処理を施す。ＣＰＵ回路・機器内部タイミング信号発生回路１３からは、機器内フレーム位相におけるフレームの境界部分で、セレクター１４に切換信号が供給される。セレクター１４からは、この切換信号に基づいて切換え処理を施された１２８系統のＮＲＺ信号が、出力処理回路１５（１）〜１５（１２８）に送られる。
【００３０】
図６は、各出力処理回路１５の構成を示すブロック図である。出力処理回路１５に入力したＮＲＺ信号からは、チャンネルステータス抜出し回路２１によってチャンネルステータスＣ（図３）を抜き出される。チャンネルステータス抜出し回路２１からは、このチャンネルステータスＣがチャンネルステータスデコーダー２２，ＣＲＣチェッカー（サブフレーム１用）２３，ＣＲＣチェッカー（サブフレーム２用）２４，メモリー２６にそれぞれ送られるとともに、チャンネルステータスＣ以外の部分のＮＲＺ信号がエンコーダ２７に送られる。
【００３１】
チャンネルステータスデコーダー２２は、１ブロック（フレーム０〜フレーム１９１）分の合計１９２ビットのチャンネルステータスＣから、チャンネルステータス情報を復元する。そしてそのチャンネルステータス情報のうち、チャンネルモードの情報と、プロ用の信号であるか非プロ用の信号であるかを示す情報とを、アドレス等制御信号生成回路２５に送る。
【００３２】
ＣＲＣチェッカー（サブフレーム１用）２３，ＣＲＣチェッカー（サブフレーム２用）２４は、それぞれ巡回冗長検査方式でサブフレーム１，サブフレーム２（図３）のチャンネルステータスＣのエラーチェックを行い、チェック結果を示す情報をアドレス等制御信号生成回路２５に送る。
【００３３】
メモリー２６には、それぞれ１ブロック分ずつのチャンネルステータスＣを格納するための複数のバンクが設けられている。それらのバンクには、予め、標準的なチャンネルステータス情報（例えば、周波数が４８ｋＨｚであり、オーディオデータのビット数が２４であり、チャンネルモードが２チャンネルモードであり、プロ用であること等）を表す１ブロック分ずつのチャンネルステータスＣが格納されている。
【００３４】
アドレス等制御信号生成回路２５は、メモリー２６に対するチャンネルステータスＣの書込み時や読出し時のアドレス制御等を行う回路である。書込み時に関しては、アドレス等制御信号生成回路２５は、チャンネルステータスデコーダー２２，ＣＲＣチェッカー（サブフレーム１用）２３及びＣＲＣチェッカー（サブフレーム２用）２４からの情報の内容に応じて、次の（ａ）〜（ｃ）のように場合分けした制御を行う。
【００３５】
（ａ）チャンネルステータスデコーダー２２から、シングルチャンネルモードであることを示す情報や、非プロ用の信号であることを示す情報が送られていない場合
この場合には、ＣＲＣチェッカー（サブフレーム１用）２３，ＣＲＣチェッカー（サブフレーム２用）２４の両方のチェック結果が正常であることを条件として、メモリー２６内の１つのバンクに、チャンネルステータス抜出し回路２１からのチャンネルステータスＣを、フレーム０（サブフレーム１のプリアンブルがＺのフレーム）のチャンネルステータスＣを先頭にして順次格納（前述の予め格納されているチャンネルステータスＣに上書き）させていく。ＣＲＣチェッカー２３，２４のいずれか一方でもチェック結果が異常であれば、そのブロックのチャンネルステータスＣはメモリー２６に格納させない。
【００３６】
（ｂ）チャンネルステータスデコーダー２２から、シングルチャンネルモードであることを示す情報が送られた場合
シングルチャンネルモードの場合には、サブフレーム１のみでオーディオデータが伝送され、サブフレーム２ではオーディオデータは伝送されないので、ＣＲＣチェッカー（サブフレーム１用）２３のチェック結果が正常であれば、メモリー２６内の１つのバンクに上記（ａ）の場合と同様にしてチャンネルステータスＣを格納させていく。
【００３７】
（ｃ）チャンネルステータスデコーダー２２から、非プロ用の信号であることを示す情報が送られた場合
非プロ用の信号にはチャンネルステータスにＣＲＣコードが付加されていないので、ＣＲＣチェッカー２３，２４のチェック結果とは無関係に、メモリー２６内の１つのバンクに上記（ａ）の場合と同様にしてチャンネルステータスＣを格納させていく。
【００３８】
このようにしてメモリー２６内の１つのバンクにチャンネルステータスＣを格納させていき、そのバンクに１ブロック分のチャンネルステータスＣが格納されると、アドレス等制御信号生成回路２５は、機器内フレーム位相に同期してそのバンクから１ブロック分のチャンネルステータスＣを読み出させるとともに、それ以降チャンネルステータス抜出し回路２１からメモリー２６に送られるチャンネルステータスＣを、メモリー２６内の別のバンクに同様にして格納させていく。以下、１ブロック分のチャンネルステータスＣがバンクに格納される毎に、同様の処理を繰り返していく。これにより、メモリー２６からはブロック単位のチャンネルステータスＣが読み出されていく。
【００３９】
このようにしてメモリー２６からブロック単位で読み出されるチャンネルステータスＣは、エンコーダ２７に送られる。エンコーダ２７は、チャンネルステータス抜出し回路２１から送られたＮＲＺ信号（チャンネルステータスＣ以外の部分のＮＲＺ信号）のチャンネルステータスＣの位置に、メモリー２６から読み出されたチャンネルステータスＣを付加し直す。また、先頭部分のチャンネルステータスＣ（フレーム０のチャンネルステータスＣ）を付加し直したフレームのサブフレーム１，サブフレーム２のプリアンブルをそれぞれＺ，Ｙとし、その他のフレームのサブフレーム１，サブフレーム２のプリアンブルをそれぞれＸ，Ｙとするように、プリアンブルも付加し直す。そして、ＣＰＵ回路・機器内部タイミング信号発生回路１３（図５）からのタイミング信号に基づいて、ＮＲＺ信号をＡＥＳ／ＥＢＵ信号に変調して出力する。
【００４０】
図５に示すように、各出力処理回路１５（１）〜１５（１２８）から出力されたＡＥＳ／ＥＢＵ信号ＡＥＳＯ１〜ＡＥＳＯ１２８は、デジタルオーディオルーター１からＶＴＲ３やオーディオミキサー４等（図４）に送られる。
【００４１】
次に、このデジタルオーディオルーター１の動作を、正常なＡＥＳ／ＥＢＵ信号が入力した場合と、入力ＡＥＳ／ＥＢＵ信号に異常が検知された場合と、最初からＡＥＳ／ＥＢＵ信号が入力していない場合とに場合分けして説明する。
【００４２】
〔正常なＡＥＳ／ＥＢＵ信号が入力した場合〕
最初に、正常なＡＥＳ／ＥＢＵ信号が入力した場合（デコーダ１１（１）〜１１（１２８）による無信号の検出，パリティチェック，フォーマットチェックで異常が検知されなかった場合）の動作について説明する。図７は、出力処理回路１５（１）から出力されるＡＥＳ／ＥＢＵ信号ＡＥＳＯ１が、入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ１から入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ２に切換わる場合の切換え動作のタイミングチャートの一例である。
【００４３】
ＡＥＳ／ＥＢＵ信号ＡＥＳＩ１，ＡＥＳＩ２（図７（ｂ），（ｃ）に示すように、通常は互いに位相が揃っていない信号）は、それぞれデコーダ１１（１），１１（２）でＮＲＺ信号に復調されて、位相補正用のＦＩＦＯメモリ１２（１），１２（２）に書き込まれる。
【００４４】
ＦＩＦＯメモリ１２（１），１２（２）からは、ＣＰＵ回路・機器内部タイミング信号発生回路１３からのタイミング信号（図７（ａ）のワードクロック）に基づき、それぞれデジタルオーディオルーター１のフレーム位相に同期してＮＲＺ信号ＮＲＺ１，ＮＲＺ２が読み出されてセレクター１４に送られる。これにより、セレクター１４には、図７（ｄ），（ｅ）に示すように互いにフレームの位相が揃えられたＮＲＺ信号ＮＲＺ１，ＮＲＺ２が入力する。
【００４５】
ＣＰＵ回路・機器内部タイミング信号発生回路１３からは、デジタルオーディオルーター１のフレーム位相におけるフレームの境界部分で、出力処理回路１５（１）に送るＮＲＺ信号をＮＲＺ１からＮＲＺ２に切換える切換信号（図７（ｆ）がセレクター１４に供給される。セレクター１４では、この切換信号に基づき、出力処理回路１５（１）に送るＮＲＺ信号を、ＮＲＺ１からＮＲＺ２に切換える。
【００４６】
これにより、出力処理回路１５（１）から出力されるＡＥＳ／ＥＢＵ信号ＡＥＳＯ１中のオーディオデータの部分は、図７（ｇ）に示すように、入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ２のフレーム１から入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ１のフレーム４に切換わる。
【００４７】
しかし、前述したような出力処理回路１５（１）内での処理により、ＡＥＳ／ＥＢＵ信号ＡＥＳＯ１には、機器内フレーム位相（図７（ｈ））に同期して、チャンネルステータスＣがブロック単位で付加し直されるとともにプリアンブルも付加し直される（図７（ｉ））。これにより、ＡＥＳ／ＥＢＵ信号ＡＥＳＯ１中のチャンネルステータスＣが、オーディオデータの切換えのつなぎ目部分でもブロック単位の連続性を保つように補正される。
【００４８】
図７にはデジタルオーディオルーター１内での切換え時の動作を示したが、デジタルオーディオルーター１の前段のセレクター２での選択が切換わった場合（入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ１や入力ＡＥＳ／ＥＢＵ信号ＡＥＳＩ２自体が別のＡＥＳ／ＥＢＵ信号に切換わった場合）でも、この出力処理回路１５（１）内での処理により、やはり、チャンネルステータスＣが、オーディオデータの切換えのつなぎ目部分でもブロック単位の連続性を保つように補正される。
【００４９】
このようにチャンネルステータスＣがブロック単位の連続性を保つので、デジタルオーディオルーター１からのＡＥＳ／ＥＢＵ信号の出力先であるＶＴＲ３やオーディオミキサー４（図４）がチャンネルステータスＣ（図３）に組み込まれたＣＲＣコードを用いてＣＲＣチェッカー（図４の上端のＶＴＲ３ではＣＲＣチェッカー８）でエラーチェックを行った際に、チャンネルステータスＣの不連続性を原因としてチャンネルステータス情報にエラーが検知されることはない。したがって、例えばＶＴＲ３やオーディオミキサー４がチャンネルステータス情報のエラー検知時に音声を一定時間ミュートするような機種のものである場合にも、デジタルオーディオルーター１による切換え時に、このミュートが実行されてオーディオデータの一部が欠落してしまうような事態を避けることができる。
【００５０】
なお、ＡＥＳ／ＥＢＵ信号に付加し直されるチャンネルステータスＣは、オーディオデータに対して１ブロック分余りの時間（メモリー２６に格納するための１ブロック分の時間＋出力処理回路１５（１）内での処理時間）だけ遅延することになるが、チャンネルステータス情報はリアルタイム性を要求されない情報なので、この程度の遅延は問題ない。
【００５１】
〔入力ＡＥＳ／ＥＢＵ信号に異常が検知された場合〕
次に、いずれかのデコーダ１１（１）〜１１（１２８）による無信号の検出，パリティチェック，フォーマットチェックで異常が検知された場合（ケーブルの断線等によってデジタルオーディオルーター１にＡＥＳ／ＥＢＵ信号が突然入力されなくなったり、ケーブルの状態の悪化等による伝送エラーが発生した場合）の動作について説明する。この場合には、異常を検知したデコーダ１１は前述のように入力ＡＥＳ／ＥＢＵ信号をミュートするので、それまでその入力ＡＥＳ／ＥＢＵ信号を出力していた出力処理回路１５には、セレクター１４からＮＲＺ信号が送られなくなる。
【００５２】
このとき、出力処理回路１５からＡＥＳ／ＥＢＵ信号が出力されなくなると、前述のように後段のＶＴＲ３やオーディオミキサー４では入力ＡＥＳ／ＥＢＵ信号から受信復調用のＤＰＬＬ（図４のＤＰＬＬ５）でクロック信号を生成しているので、このＤＰＬＬのロックが外れてしまう。そのため、ＶＴＲ３やオーディオミキサー４は、その後しばらくデジタルオーディオルーター１と同期して動作することができなくなってしまう。
【００５３】
そこで、各出力処理回路１５では、セレクター１４からＮＲＺ信号が送られなくなると、アドレス等制御信号生成回路２５が、それまで送られたＮＲＺ信号（すなわち異常が検知される前のＮＲＺ信号）からチャンネルステータス抜出し回路２１によって抽出されてメモリー２６に格納されたチャンネルステータスＣを、メモリー２６からブロック単位で読み出す。
【００５４】
エンコーダ２７は、メモリー２６から読み出されたチャンネルステータスＣを、次のような処理によってＡＥＳ／ＥＢＵ信号に変調して出力する。
・メモリー２６から読み出されたチャンネルステータスＣを、ＡＥＳ／ＥＢＵフォーマットにおけるチャンネルステータスＣの位置に付加する。
・先頭部分のチャンネルステータスＣ（フレーム０のチャンネルステータスＣ）を付加したフレームのサブフレーム１，サブフレーム２にプリアンブルとしてそれぞれＺ，Ｙを付加し、その他のフレームのサブフレーム１，サブフレーム２のプリアンブルにそれぞれＸ，Ｙを付加する。
・ＡＥＳ／ＥＢＵフォーマットにおけるバリディティビットＶ（図３）の位置に、‘１’（異常を示す値）を付加する。
【００５５】
これにより、デジタルオーディオルーター１にＡＥＳ／ＥＢＵ信号が突然入力されなくなったり、伝送エラーが発生した場合にも、デジタルオーディオルーター１からは、ＡＥＳ／ＥＢＵ信号（本来のオーディオデータは存在しないが、プリアンブルやチャンネルステータスＣやバリディティビットＶが存在するＡＥＳ／ＥＢＵ信号）が出力され続ける。したがって、後段のＶＴＲ３やオーディオミキサー４の受信復調用のＤＰＬＬのロックが外れることはないので、ＶＴＲ３やオーディオミキサー４は引き続きデジタルオーディオルーター１と同期して動作することができる。
【００５６】
また、バリディティビットＶが異常を示す値になるので、ＶＴＲ３やオーディオミキサー４は、バリディティチェック回路７（図３）によって異常の存在を確認することができる。したがって、入力したＡＥＳ／ＥＢＵ信号中のオーディオを、記録したりミキシングすることなく補間処理やミュート処理等を行うことが可能になる。
【００５７】
〔最初からＡＥＳ／ＥＢＵ信号が入力していない場合〕
次に、デジタルオーディオルーター１に最初からＡＥＳ／ＥＢＵ信号が入力していない場合の動作について説明する。この場合、各出力処理回路１５内のメモリー２６のバンクには、予め格納された１ブロック分ずつのチャンネルステータスＣ（標準的なチャンネルステータス情報を表すチャンネルステータスＣ）が、そのまま格納されている。アドレス等制御信号生成回路２５は、このチャンネルステータスＣを、メモリー２６からブロック単位で読み出す。
【００５８】
エンコーダ２７は、入力ＡＥＳ／ＥＢＵ信号に異常が検知された場合と同じ処理により、メモリー２６から読み出されたチャンネルステータスＣをＡＥＳ／ＥＢＵ信号に変調して出力する。
【００５９】
これにより、デジタルオーディオルーター１に最初からＡＥＳ／ＥＢＵ信号が入力していない場合にも、デジタルオーディオルーター１からは、ＡＥＳ／ＥＢＵ信号（本来のオーディオデータは存在しないが、プリアンブルやチャンネルステータスＣやバリディティビットＶが存在するＡＥＳ／ＥＢＵ信号）が出力される。したがって、後段のＶＴＲ３やオーディオミキサー４は、デジタルオーディオルーター１と同期して動作することができる。
【００６０】
また、バリディティビットＶが異常を示す値になるので、ＶＴＲ３やオーディオミキサー４は、バリディティチェック回路７（図３）によって異常の存在を確認することができる。したがって、入力したＡＥＳ／ＥＢＵ信号中のオーディオを、記録したりミキシングすることなく補間処理やミュート処理等を行うことが可能になる。
【００６１】
なお、以外の例では、入力・出力がそれぞれ１２８系統のデジタルオーディオルーターに本発明を適用しているが、どのような入出力系統数のデジタルオーディオルーターにも本発明を適用できることはもちろんである。
【００６２】
また、以外の例ではＡＥＳ／ＥＢＵ信号用のデジタルオーディオルーターに本発明を適用しているが、本発明は、ＡＥＳ／ＥＢＵ信号を２８系統（５６チャンネル）分シリアルに並列化させたフォーマットであるＭＡＤＩ（Multichannel Audio Digital Interface）のデジタルオーディオ信号を入出力するデジタルオーディオルーターにも適用することができる。さらに、本発明は、デジタルオーディオルーター以外のデジタル信号切換え装置であって、複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するものにも適用することができる。
【図面の簡単な説明】
【００６３】
【図１】従来のデジタルオーディオルーターの構成例を示す図である。
【図２】図１のデジタルオーディオルーターの切換え動作時のタイミングチャートの一例である。
【図３】ＡＥＳ／ＥＢＵフォーマットを示す図である。
【図４】本発明を適用したデジタルオーディオルーターを用いたシステムの全体構成例を示す図である。
【図５】本発明を適用したデジタルオーディオルーターの構成を示す図である。
【図６】出力処理回路の構成を示す図である。
【図７】図５のデジタルオーディオルーターの切換え動作時のタイミングチャートの一例である。
【符号の説明】
【００６４】
１  デジタルオーディオルーター、  １１（１）〜１１（１２８）  デコーダ、  １２（１）〜１２（１２８）  ＦＩＦＯメモリ、  １３  ＣＰＵ回路・機器内部タイミング信号発生回路、  １４  セレクター、  １５（１）〜１５（１２８）  出力処理回路、  ２１  チャンネルステータス抜出し回路、  ２２  チャンネルステータスデコーダー、  ２３  ＣＲＣチェッカー（サブフレーム１用）、  ２４  ＣＲＣチェッカー（サブフレーム２用）、  ２５  アドレス等制御信号生成回路、  ２６  メモリー、  ２７  エンコーダ
【図１】
2007300160.tif 000003
【図２】
2007300160.tif 000004
【図３】
2007300160.tif 000005
【図４】
2007300160.tif 000006
【図５】
2007300160.tif 000007
【図６】
2007300160.tif 000008
【図７】
2007300160.tif 000009
【手続補正書】
【提出日】平成19年5月24日(2007.5.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図４には、代表的に上端のＶＴＲ３について、この動作基準信号の生成のための回路を示している。ＶＴＲ３に入力したＡＥＳ／ＥＢＵ信号は、受信復調用のＤＰＬＬ（ディジタルＰＬＬ）５に送られる。ＤＰＬＬ５では、ＡＥＳ／ＥＢＵ信号中の同期対象部分（プリアンブル（図３））に同期した所定周波数（例えば１２８ｆｓ）のクロック信号が生成され、このクロック信号が後段の各回路に送られる。また、このクロック信号に基づいてＡＥＳ／ＥＢＵ信号がＮＲＺ（Non Return to Zero）信号に復調され、このＮＲＺ信号がシンクハント（Sync Hunt）回路６に送られる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
なお、以上の例では、入力・出力がそれぞれ１２８系統のデジタルオーディオルーターに本発明を適用しているが、どのような入出力系統数のデジタルオーディオルーターにも本発明を適用できることはもちろんである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
また、以上の例ではＡＥＳ／ＥＢＵ信号用のデジタルオーディオルーターに本発明を適用しているが、本発明は、ＡＥＳ／ＥＢＵ信号を２８系統（５６チャンネル）分シリアルに並列化させたフォーマットであるＭＡＤＩ（Multichannel Audio Digital Interface）のデジタルオーディオ信号を入出力するデジタルオーディオルーターにも適用することができる。さらに、本発明は、デジタルオーディオルーター以外のデジタル信号切換え装置であって、複数フレームを１ブロックとしたステータス情報が付加されたデジタル信号を入出力するものにも適用することができる。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2007300160.tif 000010
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2007300160.tif 000011