(57)【要約】【課題】  ボイドの発生が少なく、且つ硬化時間の短いフリップチップ実装用のアンダーフィル材を提供する。【解決手段】  （Ａ）エポキシ樹脂と、（Ｂ）平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシと、（Ｃ）１００℃で固体の塩基性硬化剤と、（Ｄ）無機フィラーとを含むアンダーフィル材を用いて、フリップチップ型半導体装置を作製する。前記多官能脂肪族エポキシの含有量は、前記エポキシ樹脂１００重量部に対して、５重量部以上４０重量部以下が好ましく、前記塩基性硬化剤は、アジンアダクトされたイミダゾールが好ましい。【選択図】  図１
2007056070.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）エポキシ樹脂と、
（Ｂ）平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシと、
（Ｃ）１００℃で固体の塩基性硬化剤と、
（Ｄ）無機フィラーと、
を含むことを特徴とするフリップチップ型半導体装置用アンダーフィル材。
【請求項２】
前記多官能脂肪族エポキシの含有量は、前記エポキシ樹脂１００重量部に対して、５重量部以上４０重量部以下である請求項１に記載のフリップチップ型半導体装置用アンダーフィル材。
【請求項３】
前記塩基性硬化剤は、アジンアダクトされたイミダゾール、あるいはさらにマイクロカプセルに充填されたポリアミン又はマイクロカプセルに充填されたイミダゾールを含む硬化剤である請求項１又は２に記載のフリップチップ型半導体装置用アンダーフィル材。
【請求項４】
請求項１〜３のいずれかに記載の前記アンダーフィル材を用いて半導体素子と基板とが接合されていることを特徴とするフリップチップ型半導体装置。
【請求項５】
主面に複数の電極を備えた基板を、５０℃以上１００℃以下に加熱する工程と、
加熱された前記基板の前記電極を、請求項１〜３のいずれかに記載の前記アンダーフィル材で覆う工程と、
複数のバンプを備えた半導体素子を、前記バンプが前記基板の前記電極と対峙するように位置合わせする工程と、
前記アンダーフィル材を２００℃以上２５０℃以下の温度に加熱して、前記半導体素子の前記バンプと前記基板の前記電極とを接合する工程と、
を含むことを特徴とするフリップチップ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板との接合に用いられるフリップチップ型半導体装置用アンダーフィル材、並びにそれを用いたフリップチップ型半導体装置及びそのフリップチップ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体素子を基板に実装して半導体装置を製造する分野では、半導体素子を高密度に実装する要求が高まっており、その要求を満たす方式としてフリップチップ実装方式が注目されている。これは、半導体素子（チップ）と基板との電気的接続をワイヤボンディングを介して達成する従来のフェイスアップ実装に代わるものであり、半導体素子をフェイスダウン実装し、半導体素子の回路面側に形成したバンプと配線基板の電極との間を電気的及び機械的に接続する方式である。
【０００３】
半導体素子に形成されるバンプは、ＬＳＩ回路を形成した側の面に、主に金属で形成した高さ数μｍから１００μｍの突起物であり、ＬＳＩ回路の規模に応じて、数個から数千個形成される。比較的バンプ設置数の多い半導体素子では、回路面側のほぼ全面にバンプが設置される。この場合には、バンプの金属としてはんだが使用される場合が多く、フリップチップ実装で半導体装置が形成される場合が多い。一方、比較的バンプ設置数が少ない半導体素子では、バンプは半導体素子の周辺部に設置されることが多い。この場合には、厚膜の金ピラーや金スタッドがバンプとして設置される。金ピラーは、基板側の電極上に被覆されたスズ膜との界面接合や超音波接合で接合されることが多く、金スタッドは熱圧接や超音波接合で基板側の電極と接合されることが多い。
【０００４】
上記各種のフリップチップ実装において、回路面の保護や、バンプ破断の抑制等のために、接着剤が使用されている。接着剤の使用形態としては、半導体素子と基板との間にアンダーフィル材として使用される場合（例えば、特許文献１参照。）と、半導体素子全体を覆う封止材として使用される場合（例えば、特許文献２参照。）とがある。
【０００５】
ここで、アンダーフィル材として使用する接着剤と、封止材として使用する接着剤とでは、望まれる特性が異なる場合が多い。封止材として使用する接着剤は、フリップチップ実装では、回路が形成されていない面を覆うことになるため、アンダーフィル材ほど回路保護機能は必要なく、また、熱サイクルに対するバンプ破壊防止機能も必要としない。
【０００６】
一方、アンダーフィル材として使用する接着剤では、回路を水分等から保護する機能、半導体装置が高温又は低温になった時に、例えばシリコン半導体素子（熱膨張率：３ｐｐｍ／℃）と、例えばガラスエポキシ基板（熱膨張率：１７ｐｐｍ／℃）との間の熱膨張率の差に起因するバンプ破壊を防止する機能、半導体素子と基板とを接着固定する機能等が望まれる場合が多い。さらに、実用上では、半導体素子の上面へのアンダーフィル材の這い上がりがないこと、アンダーフィル材の内部にボイドが発生しないこと、等の特性が重要である。
【０００７】
アンダーフィル材が使用される手順としては、半導体素子を基板上に接合した後にアンダーフィル材を半導体素子と基板との間に充填する場合と、基板上に先にアンダーフィル材を設置し、次いで半導体素子を基板にフリップチップ実装する場合とがある。アンダーフィル材を後から充填する方式（後入れ方式）は、半導体素子が既にバンプで接合されているため、アンダーフィル材はバッチで加熱硬化処理することが可能であり、短時間で硬化できることに対する要求はそれ程高いものではない。
【０００８】
これに対し、アンダーフィル材を先に基板上に設置し、次いで半導体素子を基板にフリップチップ実装する方式（先入れ方式）では、高温で半導体素子と基板とを接合する場合に、同時にアンダーフィル材を硬化させ、温度を下げる前にある程度硬化を進ませる必要がある。アンダーフィル材にこのような速硬化性を付与することにより、バンプが微細になり、アンダーフィル材を後から充填する方式では、半導体素子と基板との熱膨張率の差により、アンダーフィル材を硬化させるまでの間にバンプが破断してしまう場合や、熱圧接により半導体素子を実装する場合に使用できるようになる。
【０００９】
図２Ａ〜Ｃに従来の先入れ方式で半導体素子と基板とを接合する場合の工程断面図を示す。従来の先入れ方式では、先ず図２Ａに示すように、複数の電極２１が形成された基板２２の上に、アンダーフィル材２３を塗布する。この時点で基板２２は、例えば５０〜１００℃に加熱されている。次に、図２Ｂに示すように、基板２２の上に、複数のバンプ２４を形成した半導体素子２５を位置合わせする。最後に、図２Ｃに示すように、例えば２００〜２５０℃に加熱した半導体素子２５を基板２２に押圧して、電極２１とバンプ２４とを接合（熱圧接）する。
【００１０】
上記基板２２を予め５０〜１００℃に加熱しておくのは、最終的に半導体素子２５と基板２２とを熱圧接する際の温度（２００〜２５０℃）との温度差を小さくして、基板２２の熱膨張を小さくするためである。このため、アンダーフィル材２３は、基板２２の上に塗布した状態の５０〜１００℃の温度では硬化が進まず、粘度上昇もなく、その後に２００〜２５０℃に昇温した時には速やかに硬化する特性が望ましい。特に実用上は、一枚の基板上に複数の半導体素子を実装する場合が多く、基板に塗布した後の一定時間内での粘度の安定性は重要である。しかし、一般に速硬化性を有する接着剤に使用される硬化剤は、２５℃（室温）〜１００℃の温度範囲での反応性も高く、これらの温度で放置した場合には接着剤の粘度が上昇し、フリップチップ実装後にボイドが発生し易くなる、作業性が低下する、等の問題がある。
【特許文献１】特開２０００−２９７２０１号公報
【特許文献２】特開平７−１６５８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記問題を解決するため、５０〜１００℃の温度範囲で固形の硬化剤を使用した接着剤が種々提案されているが、例えば、固形の硬化剤を用いた場合は、接着剤の流動性が低下し、このためアンダーフィル材の内部にボイドを巻き込んだ状態で硬化する等の問題がある。ボイドが多数発生すると、半導体素子とアンダーフィル材又は基板とアンダーフィル材の剥離の起点となる問題や、ボイドに水分が溜まり、回路損傷の原因となる問題があり、アンダーフィル材はボイド発生の少ないことが、重要な特性である。
【００１２】
ボイドの発生要因は多岐にわたり一概に特定できるものではないが、先入れ方式で実装する場合は、アンダーフィル材側の要因としては、半導体素子表層の絶縁膜や基板の表層樹脂との濡れ性が悪い場合や、粘度が高過ぎて圧接時に半導体素子に押されて広がる際にボイドを巻き込む場合や、粘度が低すぎてボイドを残してしまう場合等があり、ボイドの発生が少なく、硬化時間も短い、先入れ方式用のアンダーフィル材が望まれている。
【００１３】
本発明は、上記要望に応えるもので、ボイドの発生が少なく、且つ硬化時間の短いフリップチップ実装用のアンダーフィル材を提供するもので、さらにそのアンダーフィル材を用いたフィリップチップ型半導体装置とその製造方法も提供する。
【課題を解決するための手段】
【００１４】
本発明のフリップチップ型半導体装置用アンダーフィル材は、（Ａ）エポキシ樹脂と、（Ｂ）平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシと、（Ｃ）１００℃で固体の塩基性硬化剤と、（Ｄ）無機フィラーとを含むことを特徴とする。
【００１５】
また、本発明のフリップチップ型半導体装置は、上記本発明のアンダーフィル材を用いて半導体素子と基板とを接合したことを特徴とする。
【００１６】
また、本発明のフリップチップ型半導体装置の製造方法は、主面に複数の電極を備えた基板を、５０℃以上１００℃以下に加熱する工程と、加熱された前記基板の前記電極を、上記本発明のアンダーフィル材で覆う工程と、複数のバンプを備えた半導体素子を、前記バンプが前記基板の前記電極と対峙するように位置合わせする工程と、前記アンダーフィル材を２００℃以上２５０℃以下の温度に加熱して、前記半導体素子の前記バンプと前記基板の前記電極とを接合する工程とを含むことを特徴とする。
【発明の効果】
【００１７】
本発明のフィリップチップ型半導体装置用アンダーフィル材によれば、ボイドの発生を少なくでき、且つ硬化時間も短くできる。また、本発明のフィリップチップ型半導体装置によれば、上記本発明のフィリップチップ型半導体装置用アンダーフィル材を用いているので、半導体素子と基板との接続信頼性を高めることができる。さらに、本発明のフィリップチップ型半導体装置の製造方法によれば、上記本発明のフィリップチップ型半導体装置を合理的に製造できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を説明する。
【００１９】
（実施形態１）
先ず、本発明のフリップチップ型半導体装置用アンダーフィル材の実施形態を説明する。本発明のフリップチップ型半導体装置用アンダーフィル材は、（Ａ）エポキシ樹脂と、（Ｂ）平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシと、（Ｃ）１００℃で固体の塩基性硬化剤と、（Ｄ）無機フィラーとを含む。
【００２０】
（Ａ）成分として用いられるエポキシ樹脂としては、例えば、液状タイプ又は固形タイプの、ビスフェノールＡ型エポキシ、ビスフェノールＦ型エポキシ、ナフタレン型エポキシ、臭素化エポキシ、フェノールノボラック型エポキシ、クレゾールノボラック型エポキシ、ビフェニル型エポキシ、シクロペンタジエン型エポキシ等及びこれらの混合物を用いることができる。これらの中でも、特にビスフェノール型エポキシ及びナフタレン型エポキシから選ばれる少なくとも１種のエポキシ樹脂が好ましい。これらは、接合信頼性が特に高いからである。また、上記エポキシ樹脂は、室温で液状タイプが好ましいが、室温で固形タイプであっても、これらの固形タイプと液状タイプとを混合して用いることなどにより、混合時に室温で液状であればよい。なお、本明細書では、室温とは、２５℃をいう。
【００２１】
上記エポキシ樹脂の硬化剤としては、１００℃で固体の塩基性硬化剤を使用する。１００℃で固体としたのは、これにより半導体素子と基板との最終加熱前の段階の基板の設定温度である１００℃以下、より具体的には例えば５０〜１００℃の温度範囲において硬化剤の反応を抑制し、アンダーフィル材の粘度の上昇を防止できるからである。また、塩基性硬化剤としたのは、塩基性硬化剤は酸無水物硬化剤より反応性が大きく、最終加熱の段階の設定温度である２００℃以上、より具体的には例えば２００〜２５０℃において通常２〜１０秒程度の短時間で硬化が可能となるからである。
【００２２】
（Ｃ）成分として用いられる１００℃で固体の塩基性硬化剤としては、アジンアダクトされたイミダゾールを使用できる。アジンアダクトされたイミダゾールとしては、例えば、２，４−ジアミノ−６−（２’−メチルイミダゾリル−（１’）)−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２’−ウンデシルイミダゾリル)−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２’−エチル−４−メチルイミダゾリル−（１’）)−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２’−メチルイミダゾリル−（１’）)−エチル−ｓ−トリアジン・イソシアヌル酸付加物、又はこれらの混合物等が使用できる。
【００２３】
上記１００℃で固体の塩基性硬化剤には、マイクロカプセルに充填されたポリアミン又はマイクロカプセルに充填されたイミダゾールをさらに加えて使用できる。マイクロカプセルの材料としては、１００℃を超え、２００℃未満で溶融する熱可塑性樹脂から形成できる。
【００２４】
上記マイクロカプセルに充填されるポリアミンとしては、例えば、イソホロンジアミン、Ｎ−アミノエチルピペラジン、３，９−ビス（３−アミノプロピル)−２，４，８，１０−テトラオキシスピロ−（５，５）−ウンデカンアダクト、ビス（４−アミノ−３−メチルシクロヘキシル)メタン、ｍ−キシレンジアミン、ジアミノジフェニルメタン、ｍ−フェニレンジアミン、ジアミノジフェニルスルホン、メンセンジアミン、ジエチレントリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、又はこれらの混合物等が使用できる。
【００２５】
また、上記マイクロカプセルに充填されるイミダゾールとしては、上述のアジンアダクトされたイミダゾール及びアジンアダクトされていないイミダゾールのいずれもが使用できる。
【００２６】
上記１００℃で固体の塩基性硬化剤の含有量は、上記エポキシ樹脂１００重量部に対して、１０重量部以上４０重量部以下であることが好ましい。この範囲内であれば、速硬化性を維持しつつ、１００℃以下におけるアンダーフィル材の粘度の上昇を防止できるかである。
【００２７】
（Ｄ）成分として用いられる無機フィラーは、アンダーフィル材と、半導体素子及び基板との熱膨張率の差を小さくするために添加される。無機フィラーとしは、シリカ、アルミナ、窒化硼素、窒化アルミニウム、窒化珪素等が使用できるが、平均粒子径０．５〜２０μｍのシリカ粉末及びアルミナ粉末から選ばれる少なくとも１種が好ましい。これらは、耐熱性がより高いからである。
【００２８】
アンダーフィル材における上記無機フィラーの含有量は、基板の材質、半導体素子の大きさ、バンプ数、バンプ径等に依存するため、特に限定されないが、アンダーフィル材の全重量に対して、１重量部以上７０重量部以下であることが好ましく、１重量部以上５０重量部以下がより好ましい。この範囲内であれば、接着性の低下がないからである。
【００２９】
上記エポキシ樹脂、上記１００℃で固体の塩基性硬化剤及び上記無機フィラーのみからアンダーフィル材を構成し、さらに上記無機フィラーの含有量が、アンダーフィル材の全重量に対して５０重量部を超えると、アンダーフィル材の粘度が上昇して、アンダーフィル材の流動性が低下し、ボイドが発生しやすくなる。そこで、本発明のアンダーフィル材では、さらに（Ｂ）成分として平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシを添加している。本明細書で平均分子量とは、重量平均分子量をいう。
【００３０】
上記平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシとしては、分子量２００以上の２官能脂肪族エポキシ、又は３官能脂肪族エポキシ、又はこれらの混合物を使用できる。上記多官能脂肪族エポキシを含むことにより、速硬化性や耐熱性等の信頼性は維持しつつ、アンダーフィル材の粘度を下げることが可能となり、ディスペンサーによる塗布が可能となる。また、アンダーフィル材の粘度の低下により流動性が高まるため、アンダーフィル材の内部にボイドを巻き込んでも、ボイドが抜けやすくなり、ボイドの発生を抑制できる。但し、分子量が２００未満であると、通常２００℃以上となる硬化時にエポキシの揮発に起因するボイドが発生しやすくなるため、分子量は２００以上であることが必要である。
【００３１】
上記平均分子量が２００以上で、室温で液状の２官能脂肪族エポキシ、３官能脂肪族エポキシとしては、例えば、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセントリグリシジルエーテル、ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、水添ビスフェノールＡジグリシジルエーテル等を使用できる。
【００３２】
上記多官能脂肪族エポキシの含有量は、上記エポキシ樹脂１００重量部に対して、５重量部以上４０重量部以下であることが好ましく、５重量部以上２０重量部以下がより好ましい。この範囲内であればボイドの発生をより効果的に抑制できるからである。
【００３３】
本発明のアンダーフィル材は、カップリング剤をさらに含むことが好ましい。これにより、アンダーフィル材に含まれる各成分の結合がより向上するからである。カップリング剤としては、例えば、シラン系カップリング剤、チタン系カップリング剤等を用いることができる。カップリング剤の添加量は、上記エポキシ樹脂１００重量部に対して、０．１重量部以上７重量部以下とすることができる。
【００３４】
（実施形態２）
次に、本発明のフリップチップ型半導体装置の実施形態を説明する。本発明のフリップチップ型半導体装置は、実施形態１の本発明のアンダーフィル材を用いて半導体素子と基板とが接合されている。これにより、接合部にボイドの発生がなく、半導体素子と基板との接続信頼性が高いフリップチップ型半導体装置を提供できる。
【００３５】
上記半導体素子は、半導体チップ、ウエハ等が該当し、上記基板は、配線基板等が該当する。
【００３６】
（実施形態３）
次に、本発明のフリップチップ型半導体装置の製造方法の実施形態を説明する。本発明のフリップチップ型半導体装置の製造方法は、主面に複数の電極を備えた基板を、５０℃以上１００℃以下に加熱する工程と、加熱された上記基板の上記電極を、実施形態１の本発明のアンダーフィル材で覆う工程と、複数のバンプを備えた半導体素子を、上記バンプが上記基板の上記電極と対峙するように位置合わせする工程と、上記アンダーフィル材を２００℃以上２５０℃以下の温度に加熱して、上記半導体素子の上記バンプと上記基板の上記電極とを接合する工程とを含む。これにより、実施形態２の本発明のフリップチップ型半導体装置を合理的に製造できる。
【００３７】
上記接合は、上記バンプと上記電極とを相互に押圧することにより行うことができる。この接合は、いわゆる熱圧接による接合であり、この方法では製造設備を簡略化できる。
【００３８】
また、上記接合は、上記バンプと上記電極とに超音波を印加して行うことができる。この接合は、いわゆる超音波接合による接合であり、この方法では接合部の信頼性をより高めることができる。
【００３９】
以下、本発明のフリップチップ型半導体装置とその製造方法の実施形態を図面に基き説明する。図１Ａ〜Ｄは、本発明のフリップチップ型半導体装置の製造方法の一例を示す工程断面図である。なお、図１Ａ〜Ｄでは、理解を容易にするため図面の一部を断面にしていない。
【００４０】
本実施形態の製造方法では、先ず図１Ａに示すように、５０〜１００℃に加熱された基板ステージ１１に基板１２を載置する。基板１２の主面には、複数の電極パッド１３が形成されている。次に、同じく図１Ａに示すように、基板１２の主面の中央部及び電極パッド１３を覆うように、実施形態１で説明した本発明のアンダーフィル材１４を塗布する。以上により、基板１２及びアンダーフィル材１４は、５０〜１００℃に加熱される。但し、この時点ではアンダーフィル材１４は硬化せず、粘度の上昇もほとんどない。
【００４１】
次に、図１Ｂに示すように、複数のバンプ１５を備えた半導体素子１６を、２００〜２５０℃に加熱されたボンディングヘッド１７に保持して、半導体素子１６のバンプ１５が、基板１２の電極パッド１３の真上で対峙するように位置合わせを行う。この時点で半導体素子１６も２００〜２５０℃に加熱されている。
【００４２】
次に、図１Ｃに示すように、半導体素子１６のバンプ１５と、基板１２の電極パッド１３とを相互に押圧しながら接合する。この際、加熱された半導体素子１６によってアンダーフィル材１４も２００〜２５０℃の温度に加熱されて直ちに硬化する。アンダーフィル材１４は、硬化する直前まで流動性を維持しているので、ボイドを発生させることなく硬化することができる。
【００４３】
以上により、図１Ｄに示すように、半導体素子１６が基板１２に熱圧接によりフリップチップ実装された本実施形態の半導体装置１８が完成する。本実施形態の半導体装置１８は、その接合部にボイドを含まないため、半導体素子１６と基板１２との接続信頼性が高い。
【００４４】
なお、図１Ａ〜Ｄでは、熱圧接による接合を説明したが、超音波接合の場合も超音波を印加する工程を除いて、図１Ａ〜Ｄの工程とほぼ同様の工程で行うことができる。
【実施例】
【００４５】
以下、実施例に基づき本発明を具体的に説明する。但し、本発明は、以下の実施例に限定されるものではない。
【００４６】
（実施例１）
＜アンダーフィル材の作製＞
ビスフェノールＡ型エポキシ（油化シェルエポキシ製の“エピコート８２８”）１５重量部、ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）８５重量部、室温で液状の２官能脂肪族エポキシ（共栄社化学製の“エポライト４００Ｐ”、平均分子量：約５５０）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾールＣ１１Ｚ−Ａ”、融点：約１８４℃）１５重量部、アルミナ粉末（アドマテックス製）６５重量部を混合、撹拌して、アンダーフィル材を作製した。
【００４７】
＜半導体装置の製造＞
半導体素子として、サイズが８．５×８．５ｍｍで周辺に約１２０個の金バンプを設置した素子を準備し、基板として、半導体素子の金バンプと同じ配置電極を有する４０×４０ｍｍのＢＴレジン基板を準備した。次に、基板の電極が設置されている部位に上記アンダーフィル材を塗布し、６０℃に設定したボンダ装置の基板ステージに設置した。約１０分間放置した後、ボンダ装置のチップ加熱ツールに半導体素子を保持し、フェイスダウンの半導体素子の金バンプと基板の電極との位置合わせを行い、アンダーフィル材の温度が２２０℃以上となる時間を５秒とする条件で加熱し、半導体素子を基板に接合して、フリップチップ型半導体装置を作製した。
【００４８】
＜接続部の評価＞
上記半導体装置の基板側の引き出し配線を用いて接合部の導通を試験した結果、全ての接合部について導通していることが確認できた。また、日立建機ファインテック製の超音波顕微鏡を用いて硬化したアンダーフィル材の内部のボイド面積比を測定した結果、アンダーフィル材の面積に対するボイドの面積は２％以下であった。
【００４９】
（実施例２）
実施例１の基板と同様の電極配置を２０パターン備えた基板を準備した。基板の半導体素子が搭載される位置２０箇所に、実施例１で作製したアンダーフィル材を塗布した。この基板を６０℃に設定したボンダ装置の基板ステージに設置した。約１５分間放置した後、基板上の各素子実装位置に、実施例１と同じ接合条件で、半導体素子を実装した。その後、
基板を半導体素子搭載部ごとにカットして、フリップチップ型半導体装置を作製した。
【００５０】
次に、実施例１と同様にして、接合部の導通を試験した結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例１と同様にして測定した結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は２％以下であった。
【００５１】
（実施例３）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の３官能脂肪族エポキシ（共栄社化学製の“エポライト１００ＭＦ”、平均分子量：約３００）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾール２ＭＺＡ−ＰＷ”、融点：約２４８℃）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）１重量部、シランカップリング剤（信越化学製の“ＫＢＭ８０３”）１重量部、アルミナ粉末（アドマテックス製）８５重量部を混合、撹拌して、アンダーフィル材を作製した。
【００５２】
次に、本実施例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、接合部の導通を試験した。その結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例１と同様にして測定した結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は１％以下であった。
【００５３】
（実施例４）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の３官能脂肪族エポキシ（共栄社化学製の“エポライト１００ＭＦ”、平均分子量：約３００）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾール２Ｅ４ＭＺ−Ａ”、融点：約２１５℃）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）１重量部、シランカップリング剤（信越化学製の“ＫＢＭ８０３”）１重量部、アルミナ粉末（アドマテックス製）８５重量部を混合、撹拌して、アンダーフィル材を作製した。
【００５４】
次に、本実施例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、接合部の導通を試験した。その結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例１と同様にして測定した結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は１％以下であった。
【００５５】
（実施例５）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の３官能脂肪族エポキシ（共栄社化学製の“エポライト１００ＭＦ”、平均分子量：約３００）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾール２ＭＺＡ−ＰＷ”）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）２重量部、アルミナ粉末（アドマテックス製）１３２重量部を混合、撹拌して、アンダーフィル材を作製した。
【００５６】
次に、本実施例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、接合部の導通を試験した。その結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例１と同様にして測定した結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は１％以下であった。
【００５７】
（実施例６）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の３官能脂肪族エポキシ（共栄社化学製の“エポライト１００ＭＦ”、平均分子量：約３００）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾール２ＭＺＡ−ＰＷ”）７．５重量部、マイクロカプセル型イミダゾール系硬化剤（旭化成製の“ノバキュアＨＸ３７２１”）７．５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）２重量部、アルミナ粉末（アドマテックス製）１３２重量部を混合、撹拌して、アンダーフィル材を作製した。
【００５８】
次に、本実施例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、接合部の導通を試験した。その結果、全ての接合部について導通を確認できた。また、ボイド面積比を実施例１と同様にして測定した結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は１％以下であった。
【００５９】
（実施例７）
アンダーフィル材の温度が２２０℃以上となる時間を２．５秒とした以外は、実施例６と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、接合部の導通を試験した。その結果、全ての接合部について導通を確認できた。
【００６０】
（比較例１）
ビスフェノールＡ型エポキシ（油化シェルエポキシ製の“エピコート８２８”）１５重量部、ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）８５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾールＣ１１Ｚ−Ａ”、融点：約１８４℃）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）２重量部、アルミナ粉末（アドマテックス製）１３２重量部を混合、撹拌して、多官能脂肪族エポキシを含まないアンダーフィル材を作製した。
【００６１】
次に、本比較例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、ボイド面積比を測定した。その結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は約７％であった。
【００６２】
（比較例２）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の脂肪族エポキシ（共栄社化学製の“エポライト４０Ｅ”、平均分子量：約１７０）１５重量部、アジンアダクトされたイミダゾール系硬化剤（四国化成製の“キュアゾールＣ１１Ｚ−Ａ”、融点：約１８４℃）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）２重量部、アルミナ粉末（アドマテックス製）１３２重量部を混合、撹拌して、アンダーフィル材を作製した。
【００６３】
次に、本比較例で作製した上記アンダーフィル材を用いた以外は、実施例２と同様にしてフリップチップ型半導体装置を作製し、実施例１と同様にして、ボイド面積比を測定した。その結果、すべてのサンプルでアンダーフィル材の面積に対するボイドの面積は約１０％であった。
【００６４】
（比較例３）
ビスフェノールＦ型エポキシ（大日本インキ化学工業製の“ＥＸＡ８３０ＬＶＰ”）１００重量部、室温で液状の脂肪族エポキシ（共栄社化学製の“エポライト４０Ｅ”、平均分子量：約１７０）１５重量部、室温で液状のイミダゾール系硬化剤（四国化成製の“キュアゾール２Ｅ４ＭＺ）１５重量部、シランカップリング剤（信越化学製の“ＫＢＭ４０３”）２重量部、アルミナ粉末（アドマテックス製）１３２重量部を混合、撹拌して、アンダーフィル材を作製した。
【００６５】
＜粘度上昇率の測定＞
実施例１〜６及び比較例１〜３で作製したアンダーフィル材を６０℃のプレート上に放置した場合の粘度上昇率を東機産業製のＥ型回転粘度計で測定した。その結果、実施例１〜６のアンダーフィル材では、いずれも１時間放置後の粘度上昇率は１０％以下であった。一方、比較例３のアンダーフィル材では約１６０％の粘度上昇率となった。
【００６６】
以上の実施例１〜７を含む本発明の実施形態に関し、さらに以下の付記を開示する。
【００６７】
（付記１）  （Ａ）エポキシ樹脂と、
（Ｂ）平均分子量が２００以上で、室温で液状の多官能脂肪族エポキシと、
（Ｃ）１００℃で固体の塩基性硬化剤と、
（Ｄ）無機フィラーと、
を含むことを特徴とするフリップチップ型半導体装置用アンダーフィル材。
【００６８】
（付記２）  前記多官能脂肪族エポキシの含有量は、前記エポキシ樹脂１００重量部に対して、５重量部以上４０重量部以下である付記１に記載のフリップチップ型半導体装置用アンダーフィル材。
【００６９】
（付記３）  前記塩基性硬化剤は、アジンアダクトされたイミダゾールである付記１又は２に記載のフリップチップ型半導体装置用アンダーフィル材。
【００７０】
（付記４）
前記塩基性硬化剤は、マイクロカプセルに充填されたポリアミン又はマイクロカプセルに充填されたイミダゾールをさらに含む付記３に記載のフリップチップ型半導体装置用アンダーフィル材。
【００７１】
（付記５）  前記塩基性硬化剤の含有量は、前記エポキシ樹脂１００重量部に対して、１０重量部以上４０重量部以下である付記１〜４のいずれかに記載のフリップチップ型半導体装置用アンダーフィル材。
【００７２】
（付記６）  前記無機フィラーは、シリカ粉末及びアルミナ粉末から選ばれる少なくとも１種である付記１〜５のいずれかに記載のフリップチップ型半導体装置用アンダーフィル材。
【００７３】
（付記７）  前記無機フィラーの含有量は、アンダーフィル材の全重量に対して、１重量部以上７０重量部以下である付記１〜６のいずれかに記載のフリップチップ型半導体装置用アンダーフィル材。
【００７４】
（付記８）  カップリング材をさらに含む付記１〜７のいずれかに記載のフリップチップ型半導体装置用アンダーフィル材。
【００７５】
（付記９）  付記１〜８のいずれかに記載の前記アンダーフィル材を用いて半導体素子と基板とが接合されていることを特徴とするフリップチップ型半導体装置。
【００７６】
（付記１０）  主面に複数の電極を備えた基板を、５０℃以上１００℃以下に加熱する工程と、
加熱された前記基板の前記電極を、付記１〜８のいずれかに記載の前記アンダーフィル材で覆う工程と、
複数のバンプを備えた半導体素子を、前記バンプが前記基板の前記電極と対峙するように位置合わせする工程と、
前記アンダーフィル材を２００℃以上２５０℃以下の温度に加熱して、前記半導体素子の前記バンプと前記基板の前記電極とを接合する工程と、
を含むことを特徴とするフリップチップ型半導体装置の製造方法。
【００７７】
（付記１１）  前記接合は、前記バンプと前記電極とを相互に押圧することにより行われる付記１０に記載のフリップチップ型半導体装置の製造方法。
【００７８】
（付記１２）  前記接合は、前記バンプと前記電極とに超音波を印加して行われる付記１０に記載のフリップチップ型半導体装置の製造方法。
【図面の簡単な説明】
【００７９】
【図１】Ａ〜Ｄは、本発明のフリップチップ型半導体装置の製造方法の一例を示す工程断面図である。
【図２】Ａ〜Ｃは、従来の先入れ方式で半導体素子と基板とを接合する方法を示す工程断面図である。
【符号の説明】
【００８０】
１１  基板ステージ
１２  基板
１３  電極パッド
１４  アンダーフィル材
１５  バンプ
１６  半導体素子
１７  ボンディングヘッド
１８  半導体装置
２１  電極
２２  基板
２３  アンダーフィル材
２４  バンプ
２５  半導体素子
【図１】
2007056070.tif 000003
【図２】
2007056070.tif 000004