(57)【要約】【課題】高いゲート耐圧、高いソース・ドレイン耐圧を有するとともに、低いオン抵抗を有した高耐圧ＭＯＳトランジスタを提供する。【解決手段】エピタキシャル・シリコン層２上には、ＬＯＣＯＳ膜４を介してゲート電極５が形成されている。ＬＯＣＯＳ膜４の左側にはＰ型の第１のドリフト層６が形成され、ゲート電極５を間に挟んでＬＯＣＯＳ膜４の右側のエピタキシャル・シリコン層２の表面には、第１のドリフト層６と対向してＰ＋型のソース層７が配置されている。第１のドリフト層６より深くエピタキシャル・シリコン層２の中に拡散され、第１のドリフト層６の下方からＬＯＣＯＳ膜４の左側下方へ延びるＰ型の第２のドリフト層９が形成されている。ＬＯＣＯＳ膜４の左端下方の第２のドリフト層９の下部には凹部Ｒが形成されている。【選択図】図１０
2007227747.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層上にフィールド絶縁膜を介して形成されたゲート電極と、第２導電型の第１のドリフト層と、前記ゲート電極を間に挟んで前記第１のドリフト層と対向して配置されたソース層と、前記第１のドリフト層より深く前記半導体層中に拡散され、前記第１のドリフト層の下方からフィールド絶縁膜の下方へ延びる第２導電型の第２のドリフト層とを備え、前記フィールド絶縁膜の端部の下方の前記第２のドリフト層の下部に凹部が形成されていることを特徴とする半導体装置。
【請求項２】
前記ゲート電極の一部上から前記第１のドリフト層の一部上に延びるフィールドプレートを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記フィールドプレートは第２層金属層からなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
第１のドリフト層は前記フィールド絶縁膜の端から離れて配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記フィールド絶縁膜の下部に接して前記半導体層より高濃度の第１導電型のチャネル不純物層が形成されていることを特徴とする請求項１、２、３、４のいずれかに記載の半導体装置。
【請求項６】
前記第1のドリフト層及び前記第２のドリフト層と接触したドレイン層を備えることを特徴とする請求項１、２、３、４、５のいずれかに記載の半導体装置。
【請求項７】
前記半導体層は、第２導電型の単結晶半導体基板上にエピタキシャル成長されたエピタキシャル半導体層であり、前記単結晶半導体基板と前記半導体層の界面に前記半導体層より高濃度の第１導電型の埋め込み半導体層が形成されていることを特徴とする請求項１、２、３、４、５、６のいずれかに記載の半導体装置。
【請求項８】
第１導電型の半導体層上にスリットを有する第２導電型の第２のドリフト層を形成する工程と、前記半導体層の表面にその端部が前記スリットに入るように、選択酸化法によりフィールド絶縁膜を形成する工程と、前記フィールド絶縁膜上にゲート絶縁膜を形成する工程と、前記第２のドリフト層を熱拡散することにより、前記第２のドリフト層の下方に前記スリットに対応した凹部を形成する工程と、前記第２のドリフト層の表面に第１のドリフト層を形成する工程と、前記ゲート電極を間に挟んで前記第１のドリフト層と対向する第２導電型のソース層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項９】
前記フィールド絶縁膜の下部に接して前記半導体層より高濃度の第１導電型のチャネル層を形成する工程を備えることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、高耐圧のＭＯＳトランジスタの構造及びその製造方法に関する。
【背景技術】
【０００２】
高耐圧ＭＯＳトランジスタは、高いソース・ドレイン耐圧、あるいは高いゲート耐圧を有しており、ＬＣＤドライバー等の各種ドライバーや電源回路等に広く用いられている。近年、高いソース・ドレイン耐圧と高いゲート耐圧とを併せ持つ高耐圧トランジスタが要望されている。そこで、本来はフィールド絶縁膜であるＬＯＣＯＳ膜（Local Oxidation Of Silicon）をゲート絶縁膜として用いてゲート耐圧を向上させるとともに、低濃度のドレイン層を設けることによりソース・ドレイン耐圧の向上が図られている。
【０００３】
高耐圧ＭＯＳトランジスタについては、特許文献１に記載されている。
【特許文献１】特開２００４−３９７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の高耐圧ＭＯＳトランジスタでは、２００Ｖ程度のゲート耐圧が得られるが、ドレイン側のＬＯＣＯＳ膜の端で電界集中が起こり、そこでＰＮ接合ブレークダウンが生じるため目標とするソース・ドレイン耐圧が得られないという問題があった。
【課題を解決するための手段】
【０００５】
そこで、本発明の半導体装置は、第１導電型の半導体層上にフィールド絶縁膜を介して形成されたゲート電極と、第２導電型の第１のドリフト層と、前記ゲート電極を間に挟んで前記第１のドリフト層と対向して配置されたソース層と、前記第１のドリフト層より深く前記半導体層中に拡散され、前記第１のドリフト層の下方からフィールド絶縁膜の下方へ延びる第２の導電型の第２のドリフト層とを備え、前記フィールド絶縁膜の端部の下方の前記第２のドリフト層の下部に凹部が形成されていることを特徴とするものである。
【発明の効果】
【０００６】
本発明によれば、約２００Ｖ程度のゲート耐圧、約２８０Ｖ程度の高いソース・ドレイン耐圧を有するとともに、低いオン抵抗を有した高耐圧ＭＯＳトランジスタを提供することができる。
【発明を実施するための最良の形態】
【０００７】
本発明の実施の形態による高耐圧ＭＯＳトランジスタの構造について、図１０を参照しながら説明する。Ｐ型の単結晶シリコン基板１上にＮ型のエピタキシャル・シリコン層２がエピタキシャル成長され、単結晶シリコン基板１とエピタキシャル・シリコン層２との界面にＮ＋型の埋め込みシリコン層３が形成されている。エピタキシャル・シリコン層２上には、約１０００ｎｍの膜厚を有するＬＯＣＯＳ膜４が形成され、このＬＯＣＯＳ膜４上にゲート電極５が形成されている。ＬＯＣＯＳ膜４の左側のエピタキシャル・シリコン層２の表面にはＰ型の第１のドリフト層（Ｐ＋Ｌ）６が形成され、ゲート電極５を間に挟んでＬＯＣＯＳ膜４の右側のエピタキシャル・シリコン層２の表面には、第１のドリフト層６と対向してＰ＋型のソース層（ＰＳＤ）７が配置されている。ソース層７の右側にはエピタキシャル・シリコン層２をソース電位に設定するためのＮ＋層（ＮＳＤ）８が形成されている。
【０００８】
また、第１のドリフト層６より深くエピタキシャル・シリコン層２の中に拡散され、第１のドリフト層６の下方からＬＯＣＯＳ膜４の左側下方へ延びるＰ型の第２のドリフト層（ＳＰ＋Ｌ）９が形成されている。ＬＯＣＯＳ膜４の左端下方の第２のドリフト層９の下部には凹部Ｒが形成されている。
【０００９】
また、この第２のドリフト層９と同時に形成され、ソース層７の下方からＬＯＣＯＳ膜４の右側下方へ延びる低濃度ソース層１０が形成されている。ＬＯＣＯＳ膜４の下方の第２のドリフト層９と低濃度ソース層１０との間には、ＬＯＣＯＳ膜４の下部に接してエピタキシャル・シリコン層２より高濃度のＮ型のチャネル不純物層（ＦＮ）１１が形成されている。
【００１０】
第１及び第２のドリフト層６，９の左側には、これらと接触してＰ型のドレイン層１２が形成されている。ドレイン層１２は３つのＰ型層（ＰＳＤ層、ＳＰ＋Ｄ層、Ｐ＋Ｄ層）からなり、表面のＰＳＤ層が最も高濃度であり、その下方のＳＰ＋Ｄ層が次に高濃度であり、その下方のＰ＋Ｄ層が最も低濃度である。このようにドレイン層１２に濃度勾配をつけることにより、ドレイン層１２の空乏層の拡がりを大きくして高耐圧化を図っている。
【００１１】
また、ゲート電極５を覆って、約１０００ｎｍの膜厚を有する第１の層間絶縁膜１３が形成され、ドレイン層１２のＰＳＤ層上の第１の層間絶縁膜１３にコンタクトホールＣＨ１が開口されている。このコンタクトホールＣＨ１を通して、ドレイン層１２のＰＳＤ層にコンタクトするアルミニウム等の第１層金属層からなるドレイン電極１４が形成されている。また、ソース層７及びＮ＋層８上の第１の層間絶縁膜１３にコンタクトホールＣＨ２が開口されている。このコンタクトホールＣＨ２を通して、ソース層７及びＮ＋層８にコンタクトするアルミニウム等の第１層金属層からなるソース電極１５が形成されている。
【００１２】
また、ゲート電極５の一部上から、第１の層間絶縁膜１３、及び約１０００ｎｍの膜厚を有する第２の層間絶縁膜１６を介して第１のドリフト層６上に延びたフィールドプレート１７が形成されている。フィールドプレート１７はアルミニウム等からなる第２層金属層で形成され、ソース電位に設定されている。フィールドプレート１７は第１及び第２のドリフト層６，９とエピタキシャル・シリコン層２との間の空乏層を拡大する働きをする。フィールドプレート１７を第２層金属層で形成するのは、第１層金属層で形成すると、ＬＯＣＯＳ膜４の端で電界集中が起こり、ソース・ドレイン耐圧が低下するからである。
【００１３】
上述の高耐圧ＭＯＳトランジスタは、ゲート絶縁膜として厚いＬＯＣＯＳ膜４を用いているので約２００Ｖという高いゲート耐圧を有する。また、低濃度ドレイン層を第１及び第２のドリフト層６，９の２層で形成しているので、トランジスタのオン抵抗を低減できる。
【００１４】
また、第２のドリフト層９の下部に凹部Ｒを形成したので、ＬＯＣＯＳ膜４の端下でのＰ型不純物濃度が局所的に低下するとともに、第２のドリフト層９の凹部Ｒとエピタキシャル・シリコン層２とのＰＮ接合面積も大きくなるので、ドレイン電圧が印加されたときに空乏層の広がりが大きくなる。これに加えてフィールドプレート１７による空乏層拡大の効果もある。この空乏層は、エピタキシャル・シリコン層２の中へも広がるが、単結晶シリコン基板１とエピタキシャル・シリコン層２との界面にＮ＋型の埋め込みシリコン層３が形成されているので、空乏層が単結晶シリコン基板１へ到達するのが防止される。これらの相乗効果により、約２８０Ｖという高いソース・ドレイン耐圧を得ることができる。第２のドリフト層９に凹部Ｒを形成したことにより、オン抵抗は少し高くなるが、それは許容できる程度であり、第２のドリフト層９の濃度を上げることにより補償することができる。
【００１５】
また、図１１に示すように、第１のドリフト層６をＬＯＣＯＳ膜４の左端から、オフセット長ＯＦだけ離して形成することにより、電界の高いＬＯＣＯＳ膜４の端でＰＮ接合ブレークダウンが起こるのを防止して、さらにソース・ドレイン耐圧を向上させることができる。
【００１６】
次に、図１０の高耐圧ＭＯＳトランジスタの製造方法について図面を参照しながら説明する。図１に示すように、Ｐ型の単結晶シリコン基板１の表面にＮ型不純物を高濃度にイオン注入し、その表面にＮ型のエピタキシャル・シリコン層２をエピタキシャル成長させる。すると、単結晶シリコン基板１とエピタキシャル・シリコン層２の界面にＮ＋型の埋め込みシリコン層３が形成される。エピタキシャル・シリコン層２の表面には熱酸化によるダミー酸化膜２０が形成される。
【００１７】
次に、イオン注入により、第２のドリフト層９、低濃度ソース層１０及びＮ型のチャネル不純物層１１を図１０に対応してそれぞれの領域に形成する。図２では、ホトレジスト層２１をマスクとしてボロン（B+）のイオン注入を行うことにより第２のドリフト層９、低濃度ソース層１０を形成する工程を示している。第２のドリフト層９をイオン注入で形成する際に、ホトレジスト片２１Ａを形成しておくことにより、そのホトレジスト片２１Ａの下方にそのホトレジスト幅に応じたスリットＳＬが形成される。チャネル不純物層１１はリン（P+）のイオン注入をdose量５×１０１５／ｃｍ２の条件で行うことにより形成される。
【００１８】
次に、図３に示すように、ホトレジスト層２１及びダミー酸化膜２０を除去した後に、選択酸化により、約１０００ｎｍの膜厚を有するＬＯＣＯＳ膜４を形成する。ＬＯＣＯＳ膜４の左端は第２のドリフト層９のスリットＳＬの中に入る。その後、９０ｎｍの膜厚を有するゲート酸化膜２２を形成する。そして、このＬＯＣＯＳ膜４上に約４００ｎｍの膜厚を有するゲート電極５を形成する。ゲート電極５はポリシリコン、高融点金属シリサイド等で形成される。
【００１９】
次に、図４に示すように、図１０のドレイン層１２の形成領域に対応する開口を有するホトレジスト層２３を形成する。このホトレジスト層２３をマスクとして、ボロン（B+）のイオン注入によりドレイン層１２のＰ＋Ｄ層を形成する。ボロン（B+）のdose量は約１×１０１３／ｃｍ２である。
【００２０】
次に、図５に示すように、ホトレジスト層２３を除去した後に、１１８０℃の温度で、Ｎ２雰囲気中で４時間の熱拡散を行う。これにより、第２のドリフト層９、チャネル不純物層１１及びＰ＋Ｄ層が深く拡散される。この熱拡散により、ボロンの横方向拡散が起こってスリットＳＬの幅が狭まっていき、最終的にはスリットＳＬの上部がボロンで埋められて、第２のドリフト層９の下部に凹部Ｒが形成される。
【００２１】
次に、図６に示すように、ホトレジスト層２４を形成し、このホトレジスト層２４をマスクとして、ボロン（B+）のイオン注入により、Ｐ＋Ｄ層の中にＳＰ＋Ｄ層を形成する。そして、ホトレジスト層２４を除去し、１０５０℃の温度で５時間の熱拡散を行う。次に、図７に示すように、ドレイン側に開口部を有するホトレジスト層２５を形成し、このホトレジスト層２５をマスクとして、ボロン（B+）のイオン注入により第２のドリフト層９の表面に第１のドリフト層６を形成する。
【００２２】
次に、図８に示すように、ホトレジスト層２５を除去した後に、Ｎ＋層８形成領域に対応した開口を有するホトレジスト層２６を形成し、このホトレジスト層２６をマスクとしてリン（P+）のイオン注入によりＮ＋層８を形成する。次に、図９に示すように、ドレイン層１２のＰＳＤ層の形成領域、ソース層７の形成領域に対応する開口を有するホトレジスト層２７を形成し、このホトレジスト層２７をマスクとしてボロン（B+）のイオン注入により、ドレイン層１２のＰＳＤ層、ソース層７を形成する。ボロン（B+）のdose量は約１×１０１５／ｃｍ２である。
【００２３】
次に、図１０に示すように、ゲート電極５を覆って、約１０００ｎｍの膜厚を有する第１の層間絶縁膜１３がＣＶＤにより形成され、ドレイン層１２のＰＳＤ層上の第１の層間絶縁膜１３、ゲート酸化膜２２にコンタクトホールＣＨ１がエッチングにより開口される。このコンタクトホールＣＨ１を通して、ドレイン層１２のＰＳＤ層にコンタクトするアルミニウム等の第１層金属層からなるドレイン電極１４が形成される。また、ソース層７及びＮ＋層８上の第１の層間絶縁膜１３、ゲート酸化膜２０にコンタクトホールＣＨ２がエッチングにより開口されている。このコンタクトホールＣＨ２を通して、ソース層７及びＮ＋層８にコンタクトするアルミニウム等の第１層金属層からなるソース電極１５が形成される。次に、全面に約１０００ｎｍの膜厚を有する第２の層間絶縁膜１６が形成される。さらに、ゲート電極５の一部上から、第１の層間絶縁膜１３、及び第２の層間絶縁膜１６を介して第１のドリフト層６の一部上に延びるフィールドプレート１７が形成される。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図９】本発明の実施の形態による半導体装置の製造方法を説明する断面図である。
【図１０】本発明の実施の形態による半導体装置を説明する断面図である。
【図１１】本発明の実施の形態による半導体装置を説明する断面図である。
【符号の説明】
【００２５】
１  単結晶シリコン基板      ２  エピタキシャル・シリコン層
３  埋め込みシリコン層      ４  ＬＯＣＯＳ膜          ５  ゲート電極
６  第１のドリフト層        ７  ソース層              ８  Ｎ＋層
９  第２のドリフト層      １０  低濃度ソース層      １１  チャネル不純物層
１２  ドレイン層            １３  第１の層間絶縁膜    １４  ドレイン電極
１５  ソース電極            １６  第２の層間絶縁膜
１７  フィールドプレート    ２０  ダミー酸化膜
２１，２３，２４，２５，２６，２７  ホトレジスト層
２１Ａ  ホトレジスト片      ２２  ゲート酸化膜
ＣＨ１，ＣＨ２  コンタクトホール
ＯＦ  オフセット長            Ｒ  凹部                  ＳＬ  スリット
【図１】
2007227747.tif 000003
【図２】
2007227747.tif 000004
【図３】
2007227747.tif 000005
【図４】
2007227747.tif 000006
【図５】
2007227747.tif 000007
【図６】
2007227747.tif 000008
【図７】
2007227747.tif 000009
【図８】
2007227747.tif 000010
【図９】
2007227747.tif 000011
【図１０】
2007227747.tif 000012
【図１１】
2007227747.tif 000013