(57)【要約】【課題】接続ヴィア数を減らさず、電源ＥＭエラーや電圧降下を発生させることなく、配線リソースを有効に活用できるようにし、配線混雑を回避し、さらにチップ面積を縮小する。【解決手段】内部に電源配線２または接地配線３を有し、デザインルールに違反する間隔にならないように配置されたスタンダードセル１群と、スタンダードセル１群の電源配線２同士または接地配線３同士を同一層で電気的に接続する電源接続配線４または接地接続配線５と、同一層の接続配線より上層に位置して立体的に交差するストラップ電源配線６またはストラップ接地配線７と、同一層の接続配線とストラップ配線との配線層間を電気的に接続するための層間配線８，９およびヴィア配列１０，１１とから構成され、電源接続構造または接地接続構造が、スタンダードセル１の内部の電源配線２または接地配線３に対して幅または高さが異なるように構成された異形の電源接続構造Ａまたは接地接続構造Ｂを有する。【選択図】図１
2007250933.tif 000002
【特許請求の範囲】
【請求項１】
内部に電源配線または接地配線を有し、デザインルールに違反する間隔にならないように配置されたスタンダードセル群と、
前記スタンダードセル群の前記電源配線同士または前記接地配線同士を同一層で電気的に接続する電源接続配線または接地接続配線と、
前記同一層の接続配線より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線と、
前記同一層の接続配線と前記ストラップ配線との配線層間を電気的に接続するための層間配線およびヴィア配列とから構成され、
前記電源接続構造または接地接続構造が、前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なるように構成された異形の電源接続構造または接地接続構造を有することを特徴とする半導体集積回路。
【請求項２】
前記異形の電源接続構造または接地接続構造が、前記スタンダードセル内部の電源配線または接地配線に対して片方の方向にのみ突き出している請求項１に記載の半導体集積回路。
【請求項３】
スタンダードセル群が内部にそれぞれ有する電源配線同士または接地配線同士を同一層で電気的に接続するための電源接続配線または接地接続配線を作成する工程と、
前記同一層の接続配線より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線を作成する工程と、
前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なる前記同一層の接続配線、前記層間配線および前記ヴィア配列の組み合わせからなる異形の電源接続構造または接地接続構造のフィラーセルを挿入する工程とを備えた半導体集積回路のレイアウト設計方法。
【請求項４】
スタンダードセル群が内部にそれぞれ有する電源配線同士または接地配線同士を同一層で電気的に接続するための電源接続配線または接地接続配線を作成する工程と、
前記同一層の接続配線より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線を作成する工程と、
前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なる前記同一層の接続配線、前記層間配線および前記ヴィア配列の組み合わせからなる異形の電源接続構造または接地接続構造のフィラーセルの配置を必要とする箇所について指示もしくは自動判断を行う工程と、
前記必要箇所のみに前記フィラーセルを選択的に挿入する工程とを備えた半導体集積回路のレイアウト設計方法。
【請求項５】
前記必要箇所のみに前記フィラーセルを選択的に挿入する工程に代えて、前記フィラーセルを挿入した後に前記必要箇所以外の領域から前記フィラーセルを選択的に削除する工程を備えた請求項４に記載の半導体集積回路のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の構造およびそのレイアウト設計方法にかかわり、特には、フロアプランの変更や電源ヴィアまたは接地ヴィアの削除を実施することなく、配線領域を有効に活用するための配線混雑回避の技術に関する。
【背景技術】
【０００２】
近年、半導体集積回路が様々な分野において利用されるようになり、製造コストを下げるためにＬＳＩの高集積化・小面積化が非常に重要視されている。そういった中で、ＬＳＩのチップ面積を決定しているレイアウト設計では、高集積化・小面積化を実現するために、敷き詰め率を高くしながらスタンダードセルの配置を実施するのが普通である。しかし、それに合わせて配線密度が上昇し、配線混雑が発生する。結果として、敷き詰め率がある程度高くなったところで、チップ面積の最小化に限界がでてくる。
【０００３】
図１１および図１２に従来の技術における電源配線および接地配線の接続構造を示す。図１１は平面図、図１２（ａ）は図１１におけるｉ−ｉ′線での断面図、図１２（ｂ）はii−ii′線での断面図、図１２（ｃ）はiii−iii′線での断面図、図１２（ｄ）はiv−iv′線での断面図である。
【０００４】
電源配線２と接地配線３を内部に有するスタンダードセル１が第１層においてデザインルールに違反する間隔にならないように配列されている。横方向で隣り合うスタンダードセル１の電源配線２同士が電源接続配線４を介して電気的に接続され、接地配線３同士が接地接続配線５を介して電気的に接続されている。第５層において電源接続配線４および接地接続配線５に直角に交差する状態でストラップ電源配線６とストラップ接地配線７とが配置されている。図１１では、ストラップ電源配線６とストラップ接地配線７は、一点鎖線で図示されている。第１層の電源接続配線４とこれに立体交差する第５層のストラップ電源配線６を電気的に接続するための層間電源配線８が３層分配置され、第１層の接地接続配線５とこれに立体交差する第５層のストラップ接地配線７を電気的に接続するための層間接地配線９も３層分配置されている。電源接続配線４と層間電源配線８とストラップ電源配線６とが電源ヴィア配列１０によって電気的に接続され、接地接続配線５と層間接地配線９とストラップ接地配線７とが接地ヴィア配列１１によって電気的に接続されている。
【０００５】
従来においては、このような構成で配線混雑が発生した場合は、層間配線およびヴィア配列を配線領域の必要な方向に削減するかまたは全て削除することで配線領域を確保し、配線混雑を回避するようにしている。
【０００６】
また、配線混雑を回避する別の方法として、ヴィアの最大電流密度に基づいて必要なヴィアの数を決定し、ヴィアの数を調整する方法も提案されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−６８３８３号公報（第３−６頁、第１−６図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の技術においては、配線リソースを増加させるには、層間配線およびヴィア配列を削減または全て削除する。すなわち、縦配線リソースを増加させる場合は横方向に削減または全て削除し、横配線リソースを増加させる場合は縦方向に削減または全て削除する。
【０００８】
しかし、このように削減または削除を行うと、電流の流れる経路が少なくなり、周囲の最大電流密度の上昇を招く。規定されている最大電流能力を超えると、結果的に電源エレクトロマイグレーション（ＥＭ）エラーとなってしまう。また、配線抵抗が高くなるので、電圧降下を引き起こす原因にもなる。さらに、微細プロセスでは最大電流能力や電圧降下の規定が厳しくなるため、今後微細化が進むにつれてより顕著な問題となってくる。
【０００９】
また、特許文献１で提案されているレイアウト設計手法では、配線混雑を起こしている領域で最大電流密度が高い場合は、少ないヴィアで構成されることはなく、配線混雑を回避できない。
【００１０】
本発明は、このような事情に鑑みて創作したものであり、接続ヴィア数を減らすことなく、また電源ＥＭエラーや電圧降下を発生させることなく、配線リソースを有効に活用できるようにし、配線混雑を回避することを目的としている。
【課題を解決するための手段】
【００１１】
本発明による半導体集積回路は、
内部に電源配線または接地配線を有し、デザインルールに違反する間隔にならないように配置されたスタンダードセル群と、
前記スタンダードセル群の前記電源配線同士または前記接地配線同士を同一層で電気的に接続する電源接続配線または接地接続配線と、
前記同一層の接続配線（電源接続配線・接地接続配線）より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線と、
前記同一層の接続配線（電源接続配線・接地接続配線）と前記ストラップ配線（ストラップ電源配線・ストラップ接地配線）との配線層間を電気的に接続するための層間配線およびヴィア配列とから構成され、
前記電源接続構造または接地接続構造が、前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なるように構成された異形の電源接続構造または接地接続構造を有することを特徴とするものである。
【００１２】
この構成は、接続ヴィア数を減らすことなく、他の配線リソースの配置にとって必要とされる方向および寸法に応じて、電源接続構造または接地接続構造（同一層の接続配線、層間配線およびヴィア配列）の形状を通常とは異なるものに変えたものである。これを異形の電源接続構造または接地接続構造と呼んでいる。この異形の電源接続構造または接地接続構造により、必要とされる方向にさらに配線領域を確保することができる。その結果、配線リソースを有効に活用でき、電源ＥＭエラーまたは電圧降下を発生させることなく、配線混雑を回避することができる。
【００１３】
上記の構成の半導体集積回路において、前記異形の電源接続構造または接地接続構造が、前記スタンダードセル内部の電源配線または接地配線に対して片方の方向にのみ突き出しているという態様がある。
【００１４】
同一層の接続配線、層間配線およびヴィア配列の突き出しについて、スタンダードセル内部の電源配線または接地配線に対して両方向に均等に突き出した場合には、横方向配線に対して配線自由度が制約を受ける度合いが高くなる。これに対して、同一層の接続配線、層間配線およびヴィア配列の突き出しを電源配線または接地配線に対して片方向にのみ限定すれば、隣接する行領域では異形の電源接続構造または接地接続構造の突き出しがなくなり、横方向配線に対して配線自由度をさらに増加させて、さらなる配線混雑回避が可能となる。
【００１５】
本発明による半導体集積回路のレイアウト設計方法は、
スタンダードセル群が内部にそれぞれ有する電源配線同士または接地配線同士を同一層で電気的に接続するための電源接続配線または接地接続配線を作成する工程と、
前記同一層の接続配線（電源接続配線・接地接続配線）より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線を作成する工程と、
前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なる前記同一層の接続配線、前記層間配線および前記ヴィア配列の組み合わせからなる異形の電源接続構造または接地接続構造のフィラーセルを挿入する工程とを備えたものである。
【００１６】
フィラーセルは、複数の構成要素をまとめて一体化した詰め物（フィラー：filler）のことであり、ここでは、同一層の接続配線、層間配線およびヴィア配列が一体化されている。
【００１７】
このようなレイアウト設計方法により、前記接続構造を備えたフィラーセルについて、必要な幅または高さの配線および必要な配列形状の種類を準備することで、上記の半導体集積回路の構成により得られる効果に加えて、配線混雑の回避をさらに容易に実現することができる。それは、同一層の接続配線、層間配線およびヴィア配列をフィラーセルにおいて一体化し、そのフィラーセルを挿入するので、同一層の接続配線、層間配線およびヴィア配列を個別に配置する場合に比べて、効率が高くなるからである。
【００１８】
また、本発明による半導体集積回路のレイアウト設計方法は、
スタンダードセル群が内部にそれぞれ有する電源配線同士または接地配線同士を同一層で電気的に接続するための電源接続配線または接地接続配線を作成する工程と、
前記同一層の接続配線より上層に位置して立体的に交差するストラップ電源配線またはストラップ接地配線を作成する工程と、
前記スタンダードセルの内部の前記電源配線または前記接地配線に対して幅または高さが異なる前記同一層の接続配線、前記層間配線および前記ヴィア配列の組み合わせからなる異形の電源接続構造または接地接続構造のフィラーセルの配置を必要とする箇所について指示もしくは自動判断を行う工程と、
前記必要箇所のみに前記フィラーセルを選択的に挿入する工程とを備えたものである。
【００１９】
あるいは、前記必要箇所のみに前記フィラーセルを選択的に挿入する工程に代えて、前記フィラーセルを挿入した後に前記必要箇所以外の領域から前記フィラーセルを選択的に削除する工程を備えたものでもよい。
【００２０】
このようなレイアウト設計方法により、ストラップ配線の下に前記接続構造を備えたフィラーセルを必要な箇所のみに挿入することが可能になり、これまで不必要であったフィラーセルが削除されることで、さらにスタンダードセルの配置領域および配線自由度を増加させることができ、さらなる配線混雑回避が可能となる。
【発明の効果】
【００２１】
本発明によれば、電源接続構造または接地接続構造（同一層の接続配線、層間配線およびヴィア配列）の形状を、他の配線リソースの配置にとって必要とされる方向および寸法に応じて通常とは異なるものに変えて、異形の電源接続構造または接地接続構造とするので、接続ヴィア数を減らすことなく、配線リソースを有効に活用でき、電源ＥＭエラーまたは電圧降下を発生させることなく、配線混雑を回避し、チップ面積削減を実現可能にする。
【発明を実施するための最良の形態】
【００２２】
以下、本発明にかかわる半導体集積回路の実施の形態を図面に基づいて詳細に説明する。
【００２３】
（実施の形態１）
図１および図２は本発明の実施の形態１における半導体集積回路の構成を示す。図１は平面図、図２（ａ）は図１におけるｉ−ｉ′線での断面図、図２（ｂ）はii−ii′線での断面図、図２（ｃ）はiii−iii′線での断面図、図２（ｄ）はiv−iv′線での断面図である。
【００２４】
図１および図２において、１はスタンダードセル、２はスタンダードセル１が内部に有する第１層の電源配線、３はスタンダードセル１が内部に有する第１層の接地配線である。複数のスタンダードセル１が横方向に沿って適宜の間隔をおいて配列されている。このような横方向に沿って配列されたスタンダードセル１群が縦方向においても並べて配列されている。スタンダードセル１群の縦横方向での隣接間隔は任意となっている。
【００２５】
また、４は横方向で隣り合うスタンダードセル１の電源配線２同士を第１層配線で電気的に接続した電源接続配線（接続配線の一つ）、５は横方向で隣り合うスタンダードセル１の接地配線３同士を第１層配線で電気的に接続した接地接続配線（接続配線の一つ）であり、電源接続配線４と接地接続配線５とは互いに平行に配置されている。６は第５層において電源接続配線４および接地接続配線５に直角に交差する状態で配置されたストラップ電源配線（ストラップ配線の一つ）、７は第５層において電源接続配線４および接地接続配線５に直角に交差する状態で配置されたストラップ接地配線（ストラップ配線の一つ）である。図１では、ストラップ電源配線６とストラップ接地配線７は、一点鎖線で図示されている。８は第１層の電源接続配線４とこれに立体交差する第５層のストラップ電源配線６を電気的に接続するための層間電源配線（層間配線の一つ）、９は第１層の接地接続配線５とこれに立体交差する第５層のストラップ接地配線７を電気的に接続するための層間接地配線（層間配線の一つ）である。本例では、層間電源配線８と層間接地配線９は、第２層、第３層および第４層に配置されている。１０は電源接続配線４と層間電源配線８とストラップ電源配線６を電気的に接続するための電源ヴィア配列（ヴィア配列の一つ）、１１は接地接続配線５と層間接地配線９とストラップ接地配線７を電気的に接続するための接地ヴィア配列（ヴィア配列の一つ）である。
【００２６】
図１、図２の構造を、従来の図１１、図１２と比べる。図１１、図１２の場合は、電源ヴィア配列１０、接地ヴィア配列１１はともに１行６列となっている。これに対して、図１、図２の場合は、電源ヴィア配列１０、接地ヴィア配列１１はともに３行２列となっている。接続ヴィア数はいずれの場合も“６”で同じであるが、配列の形状が互いに相違している。
【００２７】
すなわち、電源接続配線４および層間電源配線８は、ストラップ電源配線６に電源ヴィア配列１０を介して接続される部分の形状が他の部分に対して異形となっている。これが異形の電源接続構造Ａである。また、接地接続配線５および層間接地配線９は、ストラップ接地配線７に接地ヴィア配列１１を介して接続される部分の形状が他の部分に対して異形となっている。これが異形の接地接続構造Ｂである。
【００２８】
層間電源配線８および電源ヴィア配列１０がない図２（ｄ）の部分では、電源接続配線４の縦方向の幅は、スタンダードセル１における電源配線２と同幅である。これに対して、層間電源配線８および電源ヴィア配列１０がある図２（ｃ）の部分では、電源接続配線４および層間電源配線８の縦方向の幅は、スタンダードセル１における電源配線２よりも大きな幅となっている。つまり、縦方向において拡幅されている。
【００２９】
また、層間接地配線９および接地ヴィア配列１１がない図２（ｃ）の部分では、接地接続配線５の縦方向の幅は、スタンダードセル１における接地配線３と同幅である。これに対して、層間接地配線９および接地ヴィア配列１１がある図２（ｄ）の部分では、接地接続配線５および層間接地配線９の縦方向の幅は、スタンダードセル１における接地配線３よりも大きな幅となっている。つまり、縦方向において拡幅されている。
【００３０】
また、図２（ａ），（ｂ）に示すように、層間電源配線８と層間接地配線９の横方向の幅は図１２（ａ），（ｂ）に比べて小さくなっている。つまり、横方向において縮幅されている。
【００３１】
本実施の形態によれば、異形の電源接続構造Ａおよび接地接続構造Ｂを設けることにより、接続ヴィア数を変更することなく、他の配線リソースの配置にとって必要とされる方向および寸法に応じた配線領域を確保することが可能になる。その結果として、配線リソースを有効に活用でき、電源ＥＭエラーまたは電圧降下を発生させることなく、配線混雑を回避することができる。
【００３２】
なお、上記の構造において、異形の電源接続構造Ａ、接地接続構造Ｂの配置位置は、横方向において、上層のストラップ部分の中心に一致していなくてもよく、右または左のいずれか一方向にずれていてもかまわない。
【００３３】
また、上記の構造において、異形の電源接続構造Ａ、接地接続構造Ｂの各構成要素である第１層の接続配線、層間配線およびヴィア配列部分は、互いに、縦方向または横方向に対し相互の位置関係がずれていてもかまわない。
【００３４】
（実施の形態２）
本発明の実施の形態２は半導体集積回路のレイアウト設計方法にかかわり、実施の形態１の構造をフィラーセルを用いて実現するものである。フィラーセルというのは、詰め物としての機能を有するものであり、ここでは複数の構成要素を一体化したものに相当する。
【００３５】
図３（ａ）は電源用フィラーセル２１を示す平面図、図３（ｂ）は図３（ａ）におけるｉ−ｉ′線での断面図である。図３（ｃ）は接地用フィラーセル３１を示す平面図、図３（ｄ）は図３（ｃ）におけるii−ii′線での断面図である。
【００３６】
図３において、２１は詰め物としての機能を有する電源用フィラーセルである。この電源用フィラーセル２１は、スタンダードセル１の電源配線２とは幅が異なる第１層の電源接続配線２２、スタンダードセル１の接地配線３と幅が同じ第１層の接地接続配線２３、第５層のストラップ電源配線２４、電源接続配線２２とストラップ電源配線２４を電気的に接続するための層間電源配線２５および、電源接続配線２２と層間電源配線２５とストラップ電源配線２４を電気的に接続するための電源ヴィア配列２６から構成されている。電源用フィラーセル２１は、これら複数の構成要素を一体化したものに相当する。
【００３７】
３１も詰め物としての機能を有する接地用フィラーセルである。この接地用フィラーセル３１は、スタンダードセル１の接地配線３とは幅が異なる第１層の接地接続配線３２、スタンダードセル１の電源配線２と幅が同じ第１層の電源接続配線３３、第５層のストラップ接地配線３４、接地接続配線３２とストラップ接地配線３４を電気的に接続するための層間接地配線３５および、接地接続配線３２と層間接地配線３５とストラップ接地配線３４を電気的に接続するための接地ヴィア配列３６から構成されている。接地用フィラーセル３１は、これら複数の構成要素を一体化したものに相当する。
【００３８】
電源用フィラーセル２１において、その電源接続配線２２の縦方向での中心位置は、スタンダードセル１の電源配線２の幅範囲Ｗ２の中心位置と一致している。それは、電源用フィラーセル２１における電源接続配線２２が電源接続配線４に対して縦方向でその両側に均等に突き出すようにするためである。
【００３９】
また、接地用フィラーセル３１において、その接地接続配線３２の縦方向での中心位置は、スタンダードセル１の接地配線３の幅範囲Ｗ３の中心位置と一致している。それは、接地用フィラーセル３１における接地接続配線３２が接地接続配線５に対して縦方向でその両側に均等に突き出すようにするためである。
【００４０】
図３において、電源用フィラーセル２１の電源接続配線２２および層間電源配線２５の縦方向の幅が大きく、電源ヴィア配列２６の配列が３行２列となっていることと、接地用フィラーセル３１の接地接続配線３２および層間接地配線３５の縦方向の幅が大きく、接地ヴィア配列３６の配列が３行２列となっていることとが、実施の形態１での構造の工夫に対応している。
【００４１】
図４は本発明の実施の形態２におけるレイアウト設計方法の処理の手順を説明するフローチャートである。このレイアウト設計方法を実施した後の状態を図５に示す。図５において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、電源用フィラーセル２１および接地用フィラーセル３１が使用されている点である。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００４２】
本実施の形態における半導体集積回路のレイアウト設計方法の処理の手順を図４および図５を用いて説明する。
【００４３】
ステップＳ１において、電源用フィラーセル２１および接地用フィラーセル３１をライブラリとして入力する。
【００４４】
次いでステップＳ２において、スタンダードセル１群の配置領域に、スタンダードセル１の内部の電源配線２および接地配線３と同じ幅で第１層の電源接続配線４および接地接続配線５を作成する。
【００４５】
次いでステップＳ３において、第５層のストラップ電源配線６およびストラップ接地配線７を作成する。
【００４６】
次いでステップＳ４において、電源接続配線４をその上方で立体交差するストラップ電源配線６に接続するために電源用フィラーセル２１を挿入する。
【００４７】
また、ステップＳ５において、接地接続配線５をその上方で立体交差するストラップ接地配線７に接続するために接地用フィラーセル３１を挿入する。
【００４８】
なお、ステップＳ４とステップＳ５とは逆順でもかまわない。
【００４９】
このレイアウト設計方法のように、予め縦配線と横配線のリソース配分を考慮した電源構造または接地構造を有するフィラーセル２１，３１を用いることで、ステップＳ３で作成したストラップ配線からステップＳ２で作成した第１層の接続配線までの接続を実現すれば、実施の形態１と同様の効果をさらに容易に実現できる。
【００５０】
なお、上記の構造において、フィラーセルの配置位置は上層のストラップ部分の中心に一致していなくてもよく、右または左のいずれか一方向にずれていてもかまわない。また、フィラーセル内部における第１層の接続配線、層間配線およびヴィア配列部分、つまり各構成要素は、縦方向または横方向に対しそれぞれの位置関係がずれていてもかまわない。
【００５１】
（実施の形態３）
図６および図７は本発明の実施の形態３における半導体集積回路の構成を示す。図６、図７において、実施の形態１の図１、図２におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。図１、図２で説明した実施の形態１の場合には、異形の電源接続構造Ａは、電源接続配線４に対して縦方向でその両側に均等に突き出している。また、異形の接地接続構造Ｂも接地接続配線５に対して縦方向でその両側に均等に突き出している。
【００５２】
これに対して、図６、図７に示す本実施の形態の場合には、異形の電源接続構造Ａは、電源接続配線４に対して矢印Ｙ１で示すように縦方向で上側にのみ突き出し、異形の接地接続構造Ｂは、接地接続配線５に対して矢印Ｙ２で示すように縦方向で下側にのみ突き出す形態となっている。スタンダードセル１の横方向の並びの行において、異形の電源接続構造Ａの突き出し方向Ｙ１と異形の接地接続構造Ｂの突き出し方向Ｙ２とは、互いに向かい合わせとなっている。つまり、互いに接近する態様となっている。このことは、スタンダードセル１の横方向並び行の１つ飛びおきに成り立っている。結果として、その間の※印で示す１つ飛びおきの行では、異形の電源接続構造Ａおよび接地接続構造Ｂの突き出しはない。したがって、横方向配線に対し配線自由度を増加させることが可能となり、実施の形態１により得られる効果に加えて、さらなる配線混雑回避が可能となる。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００５３】
なお、上記の構造において、異形の電源接続構造Ａの突き出し方向を逆Ｙ１方向にするとともに、異形の接地接続構造Ｂの突き出し方向を逆Ｙ２方向にして、互いに離反する態様としてもよい。
【００５４】
また、異形の電源接続構造Ａおよび接地接続構造Ｂの配置位置は、横方向において、上層のストラップ部分の中心に一致していなくてもよく、右または左のいずれか一方向にずれていてもかまわない。さらに、異形の電源接続構造Ａおよび接地接続構造Ｂの個々の構成要素である第１層の接続配線、層間配線およびヴィア配列部分は、縦方向または横方向に対しそれぞれの位置関係がずれていてもかまわない。
【００５５】
（実施の形態４）
本発明の実施の形態４は半導体集積回路のレイアウト設計方法にかかわり、実施の形態３の構造をフィラーセルを用いて実現するものである。
【００５６】
図８（ａ）は電源用フィラーセル２１ａを示す平面図、図８（ｂ）は図８（ａ）におけるｉ−ｉ′線での断面図である。図８（ｃ）は接地用フィラーセル３１ａを示す平面図、図８（ｄ）は図８（ｃ）におけるii−ii′線での断面図である。
【００５７】
図８において、実施の形態２の図３におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。電源用フィラーセル２１ａは、スタンダードセル１の電源配線２の幅範囲Ｗ２に対して矢印Ｙ１のように縦方向で内側に突き出した第１層の電源接続配線２２ａおよび層間電源配線２５ａを備えている。また、接地用フィラーセル３１ａは、スタンダードセル１の接地配線３の幅範囲Ｗ３に対して矢印Ｙ２のように縦方向で内側に突き出した第１層の接地接続配線３２ａおよび層間接地配線３５ａを備えている。その他の構成については、実施の形態２と同様であるので、説明を省略する。
【００５８】
図９は本発明の実施の形態４におけるレイアウト設計方法の処理の手順を説明するフローチャートである。このレイアウト設計方法を実施した後の状態を図１０に示す。図１０において、実施の形態２の図５におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、電源用フィラーセル２１ａおよび接地用フィラーセル３１ａが使用されている点である。その他の構成については、実施の形態２と同様であるので、説明を省略する。
【００５９】
ステップＳ１１において、電源用フィラーセル２１ａおよび接地用フィラーセル３１ａをライブラリとして入力する。
【００６０】
次いでステップＳ１２において、スタンダードセル配置領域にスタンダードセル１が内部に有する電源配線２および接地配線３と同じ幅で電源接続配線４および接地接続配線５を作成する。
【００６１】
次いでステップＳ１３において、第５層のストラップ電源配線６およびストラップ接地配線７を作成する。
【００６２】
次いでステップＳ１４において、電源用フィラーセル２１ａと接地用フィラーセル３１ａの挿入について１つ飛ばしの行領域を指示する。この場合、電源接続配線２２ａの突き出し接続部分および接地接続配線３２ａの突き出し接続部分がその行領域の内側に向かうように配置を行う。すなわち、矢印Ｙ１と矢印Ｙ２のように向かい合わせとする。
【００６３】
次いでステップＳ１５において、電源接続配線４をその上方で立体交差するストラップ電源配線６に接続するために電源用フィラーセル２１ａを挿入する。
【００６４】
また、ステップＳ１６において、接地接続配線５をその上方で立体交差するストラップ接地配線７に接続するために接地用フィラーセル３１ａを挿入する。
【００６５】
次いでステップＳ１７において、ステップＳ１４で指示された行領域以外に存在するフィラーセル２１ａ，３１ａを削除する。
【００６６】
なお、ステップＳ１５とステップＳ１６とは逆順でもかまわない。
【００６７】
このレイアウト設計方法により、ストラップ配線の下にフィラーセルを必要な箇所のみに存在させることが可能になり、これまで不必要であったフィラーセルが削除されることで、実施の形態２により得られる効果に加えて、さらにスタンダードセルの配置領域を増加させることが可能になり、また横方向配線に対し配線自由度を増加させることが可能となるので、さらなる配線混雑回避ができる。
【００６８】
なお、上記の構造において、フィラーセル内部の突き出し部分の方向は上下反対であってもかまわない。また、フィラーセル２１ａ，３１ａの配置位置は上層のストラップ部分の中心に一致していなくてもよく、右または左のいずれか一方向にずれていてもかまわない。
【００６９】
また、上記の構造において、フィラーセル内部に有する第１層の接続配線、層間配線およびヴィア配列部分、つまり各構成要素は、縦方向または横方向に対しそれぞれの位置関係がずれていてもかまわない。
【００７０】
また、上記の構造において、Ｓ１１においてヴィア数は同じでかつ第１層の接続配線、層間配線およびヴィア配列がそれぞれ異なる形状のフィラーセルを複数種類ライブラリとして入力する工程と、Ｓ１４において前記フィラーセルが必要な箇所とその箇所でどのフィラーセルを挿入すれば最適な縦横リソース配分になるかを自動認識する工程と、次の工程において、Ｓ１４で認識した必要箇所に同じくＳ１４で認識した最適なフィラーセルを挿入する工程を備えた場合でも実現可能である。
【００７１】
なお、上記のいずれの実施の形態においても、それぞれの構造は、どの配線層を使用してもかまわない。また、電源配線または接地配線のどちらか片方のみの適用でも実現可能である。さらに、スタンダードセルの内部に有する第１層配線と異なる方向は幅または高さのどちらでも実現可能である。
【産業上の利用可能性】
【００７２】
本発明にかかる半導体集積回路の配線混雑回避構造とその設計方法は、スタンダードセルが内部に有する電源配線または接地配線の配線幅と異なった幅で電源接続を実現している構成を有し、配線混雑を回避し、チップ面積を縮小化しようとする全てのＬＳＩにおいて有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１における電源配線および接地配線の接続構造を示す平面図
【図２】本発明の実施の形態１における電源配線および接地配線の接続構造を示す断面図
【図３】本発明の実施の形態２におけるフィラーセルの電源配線および接地配線の構造を示す平面図と断面図
【図４】本発明の実施の形態２におけるフィラーセルを用いたレイアウト設計方法の処理の手順を示すフローチャート
【図５】本発明の実施の形態２におけるフィラーセルを用いた電源配線および接地配線の接続構造を示す平面図
【図６】本発明の実施の形態３における電源配線および接地配線の接続構造を示す平面図
【図７】本発明の実施の形態３における電源配線および接地配線の接続構造を示す断面図
【図８】本発明の実施の形態４におけるフィラーセルの電源配線および接地配線の構造を示す平面図と断面図
【図９】本発明の実施の形態４におけるフィラーセルを用いたレイアウト設計方法の処理の手順を示すフローチャート
【図１０】本発明の実施の形態４におけるフィラーセルを用いた電源配線および接地配線の接続構造を示す平面図
【図１１】従来の技術における電源配線および接地配線の接続構造を示す平面図
【図１２】従来の技術における電源配線および接地配線の接続構造を示す断面図
【符号の説明】
【００７４】
Ａ  異形の電源接続構造
Ｂ  異形の接地接続構造
１  スタンダードセル
２  電源配線
３  接地配線
４  電源接続配線
５  接地接続配線
６  ストラップ電源配線
７  ストラップ接地配線
８  層間電源配線
９  層間接地配線
１０  電源ヴィア配列
１１  接地ヴィア配列
２１，２１ａ  電源用フィラーセル
２２，２２ａ  電源接続配線
２３  接地接続配線
２４  ストラップ電源配線
２５，２５ａ  層間電源配線
２６  電源ヴィア配列
３１，３１ａ  接地用フィラーセル
３２，３２ａ  接地接続配線
３３  電源接続配線
３４  ストラップ接地配線
３５，３５ａ  層間接地配線
３６  接地ヴィア配列
【図１】
2007250933.tif 000003
【図２】
2007250933.tif 000004
【図３】
2007250933.tif 000005
【図４】
2007250933.tif 000006
【図５】
2007250933.tif 000007
【図６】
2007250933.tif 000008
【図７】
2007250933.tif 000009
【図８】
2007250933.tif 000010
【図９】
2007250933.tif 000011
【図１０】
2007250933.tif 000012
【図１１】
2007250933.tif 000013
【図１２】
2007250933.tif 000014