(57)【要約】【課題】高精度なデバイスプロセスを実現する半導体装置の製造方法、およびそれに用いるプラズマ処理装置を提供する。【解決手段】例えば、インピーダンス測定器をノードＮ１に接続し、マッチングボックス１５の経路を遮断した状態でチャンバ１０等を含むプラズマ処理装置を計測する。プラズマ処理装置は等価回路によって表現でき、この計測結果を用いて等価回路の各パラメータを算出する。算出した各パラメータの内、主にチャンバ１０に対応した容量パラメータＣ’が規格に適合するようにチャンバ１０の内壁関連の状態（例えば、チャンバ下部カバーリング１４ａやチャンバ下部カバー１１ａの寸法、材質等）を調整する。そして、この調整が行われた状態で半導体装置を製造する。なお、プラズマ処理装置に、予めチャンバ１０の内壁関連の状態を可変調整できる機能を設けておくことも可能である。【選択図】図１
2007227623.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）内部でプラズマを発生可能なチャンバと、前記チャンバ内に設けられ、高周波電源からの電力供給が可能な電極とを含み、前記チャンバの特性に対応する容量パラメータを含んだ等価回路によって電気的特性が表現されるプラズマ処理装置を用意する工程、
（ｂ）前記プラズマ処理装置にインピーダンス測定器を接続し、前記インピーダンス測定器による計測結果を用いて前記等価回路の前記容量パラメータの値を算出する工程、
（ｃ）同一機種となる複数の前記プラズマ処理装置に対して、予め共通に前記容量パラメータの規格値を設定する工程、
（ｄ）前記算出した前記容量パラメータの値と前記設定した前記容量パラメータの規格値とを比較し、良否判定を行う工程、
（ｅ）前記良否判定結果が否であった場合に、前記良否判定結果が良となるように前記チャンバの内壁関連の状態を調整する工程、
（ｆ）前記（ｅ）工程の完了後、前記プラズマ処理装置を用いて半導体装置のプラズマ処理を行う工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記プラズマ処理装置は、更に、
前記チャンバと前記電極との間の空間に設けられ、前記チャンバの内壁関連の部材となる疑似チャンバと、
前記疑似チャンバと前記電極との位置関係を調整する機構とを備え、
前記（ｅ）工程では、前記良否判定結果が良となるように前記疑似チャンバと前記電極との位置関係を調整する。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記プラズマ処理装置は、更に、
前記チャンバと前記電極との間の空間に設けられ、前記チャンバの内壁関連の部材となる疑似チャンバと、
前記疑似チャンバに接続され、電気的パラメータの可変調整機能を備えた補正回路とを備え、
前記（ｅ）工程では、前記良否判定結果が良となるように前記補正回路の前記可変調整機能を用いて調整を行う。
【請求項４】
内部でプラズマを発生可能なチャンバと、
前記チャンバ内に設けられ、高周波電源からの電力供給が可能な電極と、
前記チャンバと前記電極との間の空間に設けられた疑似チャンバと、
前記疑似チャンバと前記電極との位置関係を調整する機構とを有するプラズマ処理装置。
【請求項５】
内部でプラズマを発生可能なチャンバと、
前記チャンバ内に設けられ、高周波電源からの電力供給が可能な電極と、
前記チャンバと前記電極との間の空間に設けられた疑似チャンバと、
前記疑似チャンバに接続され、電気的パラメータの可変調整機能を備えた補正回路とを有するプラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法およびプラズマ処理装置に関し、特に、プラズマ処理装置のメンテナンスを含んだ半導体装置の製造方法およびそれに用いられるプラズマ処理装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開平１１−１２１４４０号公報（特許文献１）には、反応チャンバ内にプラズマを発生させるプラズマ発生回路中の電気的物理量を検出し、この検出した値と予め設定した値とを比較することでプラズマの発生状況を評価する方法が示されている。これによると、反応チャンバの洗浄や電極部品の交換などを行った後のプラズマ処理性能の評価を、時間的にもコスト的にも有効に行うことが可能となる。なお、電気的物理量としては、インピーダンス、電圧、電流、反射係数、電圧定在波比、入力電力、反射電力、有効電力、無効電力が挙げられている。
【０００３】
特開２００３−２８２５４２号公報（特許文献２）には、装置固有の高周波特性を検出し、その検出した高周波特性に基づいてプロセス性能を評価するプラズマ処理装置が示されている。具体的には、例えば、プラズマを発生させない条件で、ネットワークアナライザなどを用いて装置固有のインピーダンスを測定する。また、装置自体をキャパシタンスおよびインダクタンスを含む等価回路で表し、ネットワークアナライザなどによって装置の共振周波数特性などを評価することで、等価回路のキャパシタンス値およびインダクタンス値を算出し、装置内の異常箇所を特定する。
【特許文献１】特開平１１−１２１４４０号公報
【特許文献２】特開２００３−２８２５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、半導体装置の微細化が進み、益々高精度なデバイスプロセスが求められている。デバイスプロセスでは、成膜、エッチング、アッシングといった処理が繰り返し行われ、これらの処理において、様々なプラズマ処理装置が用いられる。プラズマ処理装置では、使用期間の経過に伴いチャンバ内に付着物が発生したり、各種部品が消耗・劣化すること等によってプラズマの発生性能に変化が生じることが知られている。このため、同一のプロセス条件では高精度なデバイスプロセスを維持できなくなるため、通常、チャンバ内の洗浄や各種部品の交換等といった所謂装置メンテナンスを定期的に行う必要がある。しかしながら、特許文献１，２にも記載されているように、この装置メンテナンスによっても、部品の取り付け状態などに依存してプラズマ発生状態が変化するため、所望のプラズマ発生状態となるように調整する作業に時間を要することになる。
【０００５】
一方、量産段階のデバイスプロセスでは、例えば、同一機種のプラズマ処理装置を複数用い、それぞれ同一プロセス条件を用いて処理を行うような場合が多く存在する。ところが、実使用上、仮に同一機種のプラズマ処理装置であっても、装置の組み立て状態等の微妙な違いによってプラズマの発生状態が異なる場合がある。すなわち、装置間に所謂装置機差が生じる場合がある。
【０００６】
このような問題の解決策として、特許文献１，２に述べたような技術を用いることが考えられる。特許文献１の技術を用いた場合、基本的に電源周波数のみのプラズマインピーダンスを測定することになる。しかしながら、例えば２台の装置が電源周波数において同一性能のように見えたとしても、装置状態が異なっていると高調波などの周波数帯においてインピーダンス性能が大きく異なることが考えられる。実際上、装置状態やプロセス性能の変化に伴いこのような周波数帯がプラズマ発生状態に影響してくることがあり、特許文献１の技術では、電源周波数のみでしか評価を行わないため、装置機差などの評価が不十分となる恐れがある。
【０００７】
特許文献２の技術を用いた場合、装置固有のインピーダンスを複数の周波数帯で測定し、装置を等価回路で表すことで装置状態の評価を行うため、高精度に装置状態を評価することができる。ただし、実際上、等価回路の評価を装置に反映させるにしても、具体的にどこをどのようにすればよいかを見つけ出すのは容易ではなく、この技術を用いた場合でも実質的には装置の調整作業に時間を費やすことになる。
【０００８】
また、特許文献１，２のいずれの技術を用いた場合でも、特に前述した装置間の機差をなくそうとすると実際上大変な作業を伴うことになる。これは、特に装置のどの部分がプラズマの発生状態に大きく影響するのかが明らかでないことが主な要因となっている。したがって、仮にプラズマの発生状態に大きく影響する装置内の部分を具体的に特定できれば、装置メンテナンス後の調整作業や装置間の機差の調整作業などが格段に容易となる。更には、装置間の機差や装置メンテナンス後の誤差自体をできるだけ発生させないという抜本的対策に繋げることもできる。
【０００９】
そこで、本発明の目的の一つは、このような問題等を鑑み、高精度なデバイスプロセスを実現する半導体装置の製造方法、およびそれに用いるプラズマ処理装置を提供することにある。本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明による半導体装置の製造方法は、装置特性を等価回路で表現可能なプラズマ処理装置を用いて半導体装置の処理を行うものである。ここで、プラズマ処理装置の等価回路は、主にチャンバに対応した容量パラメータや主にチャンバ内の電極に対応した容量パラメータなどを含んだものとなっている。このようなプラズマ処理装置を用いて半導体装置の処理を行う際は、まず、プラズマ処理装置にネットワークアナライザ等のインピーダンス測定器を接続してプラズマ処理装置のインピーダンス特性を評価し、更に周波数特性などの解析を加えることで前述した等価回路の容量パラメータの値を算出する。
【００１２】
次いで、この算出した値が予め定めておいた規格（規格値または規格値範囲）に適合するようにプラズマ処理装置の状態を調整する。この際に、プラズマ発生状態は前述したチャンバに対応した容量パラメータに大きな相関があることが実験結果によって明らかとなったため、この容量パラメータの規格を管理し、この容量パラメータが意味するチャンバの内壁関連の状態を調整すればよい。そして、この調整後に当該プラズマ処理装置を用いて半導体装置のプラズマ処理を行う。
【００１３】
このような製造方法を用いることで、例えば、装置メンテナンス前後などで通常起こり得るプラズマ発生状態の変化を大きく低減することができ、高精度なデバイスプロセスが実現可能となる。また、前述した規格を、同一機種のプラズマ処理装置に対して共通に定めておくことで、装置機差を大きく低減できるため、各半導体ウエハ毎のプロセスばらつきが低減でき、高精度なデバイスプロセスが実現できる。さらに、装置メンテナンス時に調整を行う箇所が比較的限定されているため、効率的に装置メンテナンスを行うことが可能となる。
【００１４】
また、前述したチャンバの内壁関連の状態の調整を更に容易にするためには、プラズマ処理装置に対して、チャンバの内壁関連の状態を可変調整する機能を持たせておくとよい。具体的には、例えば、チャンバと電極との間の空間に、チャンバに見立てた部材となる疑似チャンバを挿入し、この疑似チャンバと電極との位置関係を可変調整可能な構成にするとよい。また、例えば、この疑似チャンバに、リアクタンス成分の可変パラメータを備えた補正回路を接続し、この補正回路によるパラメータ調整によって疑似チャンバの電気的特性を補正するような構成にすることも可能である。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１６】
インピーダンス測定器等を用いて、プラズマ処理装置を表現した等価回路の各パラメータを計測および算出し、この各パラメータの内、主にチャンバに対応した容量パラメータが規格に適合するようにチャンバの内壁関連の状態を調整し、この調整が行われた状態で半導体装置のプラズマ処理を行うことで、高精度なデバイスプロセスが実現可能となる。
【発明を実施するための最良の形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１８】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１による半導体装置の製造方法において、それに用いるプラズマ処理装置の一例を示すものであり、（ａ）は、その模式的な構成例を示す装置断面図、（ｂ）は、その等価回路の一例を示す回路図である。図１（ａ）に示すプラズマ処理装置は、容量結合型又は平行平板型などと呼ばれており、ウエハ処理室となるチャンバ１０内に上部電極１２ａと下部電極１２ｂを備えている。上部電極１２ａには、高周波電源１６がマッチングボックス１５を介して接続される。下部電極１２ｂは、接地電圧ＧＮＤに接続される。下部電極１２ｂ、上部電極１２ａおよびチャンバ１０は、それぞれメタル素材で形成される。下部電極１２ｂは、絶縁部１３によってチャンバ１０と電気的に絶縁され、上部電極１２ａも、絶縁素材によってチャンバ１０と電気的に絶縁される。また、チャンバ１０は接地電圧ＧＮＤに接続される。
【００２１】
上部電極１２ａから下部電極１２ｂの間の部分とほぼ同じ高さに位置し、この部分の周りを取り囲むように存在するチャンバ１０の内壁には、例えばセラミック等の絶縁素材からなるチャンバ内壁カバー１４ｂが取り付けられる。一方、下部電極１２ｂより低い位置で、この部分の周りを取り囲むように存在するチャンバ１０の内壁には、例えばフッ素樹脂等の絶縁素材からなるチャンバ下部カバー１１ａが取り付けられる。なお、図示はしないが、図１（ａ）の構成を平面図で見ると、例えば円盤状に形成される上部電極１２ａおよび下部電極１２ｂの周りをリング（ドーナツ）状に形成されるチャンバ１０で取り囲んだような状態となる。
【００２２】
図１（ａ）では、上部電極１２ａから下部電極１２ｂの間の部分を囲むチャンバ１０と、下部電極１２ｂより低い位置の部分を囲むチャンバ１０とでは、平面図で見た場合のリング径が異なっている。このリング径の違いは、下部電極１２ｂとほぼ同じ高さの位置のチャンバ１０に、断面図として平坦な形状を持たせることで吸収される。そして、この箇所のチャンバ１０の内壁には、前述したチャンバ下部カバー１１ａが取り付けられ、さらにこのチャンバ下部カバー１１ａ上に、絶縁素材からなるチャンバ下部カバーリング１４ａが取り付けられる。また、ここでは、下部電極１２ｂの直下に位置するチャンバ１０の内壁に、例えばフッ素樹脂等の絶縁素材からなる下部電極カバー１１ｂが取り付けられている。
【００２３】
以上のような構成は、例えば、成膜を行うプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置や、エッチングを行うプラズマエッチング装置や、レジスト除去を行うプラズマアッシング装置など様々なプラズマ処理装置に適用される。また、高周波電源１６が接続される電極も、上部電極１２ａの場合に限らず、下部電極１２ｂの場合であってもよい。
【００２４】
次に、図１（ａ）のプラズマ処理装置の動作を簡単に説明すると、まず、チャンバ１０内を図示しない真空ポンプで排気し、その後、チャンバ１０内に各プロセスに応じたガスを流入し、高周波電源（例えば１３．５６ＭＨｚ）１６により上部電極１２ａにＲＦ信号などを印加することで、上部電極１２ａと下部電極１２ｂの間にプラズマが発生する。この際に、プラズマに対する電力供給効率を高めるため（高周波電源１６に反射波が戻らないようにするため）、マッチングボックス１５によって自動的にインピーダンス整合が行われる。そして、インピーダンス整合によって安定したプラズマを用いて、下部電極１２ｂ上に搭載した図示しない半導体ウエハ（半導体装置）に対し、所望の加工処理が行われる。
【００２５】
図１（ａ）のようなプラズマ処理装置の電気的特性は、図１（ｂ）に示すような等価回路で表現できる。図１（ｂ）の等価回路は、図１（ａ）におけるマッチングボックス１５より先のノードＮ１からチャンバ１０側を見た場合を表している。図１（ｂ）では、このノードＮ１とノードＮ２との間で直列に抵抗パラメータＲとインダクタパラメータＬが接続され、ノードＮ１と接地電圧ＧＮＤとの間に容量パラメータＣ１が接続され、ノードＮ２と接地電圧ＧＮＤとの間で並列に容量パラメータＣｇと容量パラメータＣ’が接続されている。Ｃｇは、上部電極１２ａと下部電極１２ｂとの間の容量成分を主とするものであり、Ｃ’は、チャンバ１０の容量成分を主とするものであり、Ｃ１は、装置のその他の容量成分である。
【００２６】
ここで、Ｃ２＝Ｃｇ＋Ｃ’とすると、前述した特許文献２の［０２２０］などにも記載されているように、図１（ａ）のノードＮ１に例えばネットワークアナライザを接続し、共振周波数の計測やその前後の周波数でのフィッティングを行うことで、図１（ｂ）の各パラメータＣ１，Ｃ２，Ｒ，Ｌの値を算出することができる。なお、図１（ｂ）の等価回路は、図１（ａ）のような装置での各種実測値と照合した結果、高精度に相関が取れることが本発明者等によって確認されている。
【００２７】
図２は、図１のプラズマ処理装置を用いて実験を行った結果を示すものであり、（ａ）は実験結果の一例を示すグラフ、（ｂ）は（ａ）の補足図である。本発明者等は、同一機種の３台のプラズマ処理装置（装置Ａ，装置Ｂ，装置Ｃ）で同一プロセスを用いて、それぞれ、図２（ｂ）に示すように、半導体基板ＳＵＢ上に形成されたタングステンプラグ（Ｗプラグ）のエッチバック工程を行った。この結果、図２（ａ）に示すように、装置Ｂ（条件Ａ），装置Ｃ（条件Ａ）では、Ｗプラグのリセス（図２（ｂ）参照）が所望の範囲となったが、装置Ａ（条件Ａ）では、リセスが大きく（過剰エッチングとなり）、所望の範囲に収まらない結果となった。
【００２８】
そこで、図１（ｂ）で説明したように、図１（ａ）のノードＮ１にネットワークアナライザを接続し、図１（ｂ）の等価回路の各パラメータを算出したところ、容量パラメータＣ２に大きな違い（すなわち装置機差）が見られた。今回の実験では、装置Ａ（条件Ａ）が３９２ｐＦ、装置Ｂ（条件Ａ），装置Ｃ（条件Ａ）が、それぞれ、３５９ｐＦ，３７７ｐＦである。ここで、容量パラメータＣ２（＝Ｃｇ＋Ｃ’）の内、容量パラメータＣｇは、電極間の容量値を主とし、最大でも数十ｐＦ程度の大きさと考えられる。仮にＣｇに対して直列接続の容量成分が加わった場合は、合成によって更に容量値が小さくなる。したがって、Ｃ２の違いは、Ｃｇに対して並列接続の容量成分となるＣ’の違いによって生じたものと言える。
【００２９】
そうすると、装置Ａにおける容量パラメータＣ’の大きさを下げることで、装置Ｂ，装置Ｃとの装置機差が低減し、これによって、前述したようなエッチバック工程でのリセスも所望の範囲に収めることができると予想される。そこで、装置Ａにおいて、容量パラメータＣ’が変動する装置箇所を調査したところ、図２（ａ）に示すように、例えば、図１（ａ）におけるチャンバ下部カバーリング１４ａやチャンバ下部カバー１１ａを変更することによってＣ’（Ｃ２）を下げることが可能であることが判明した。
【００３０】
図２（ａ）では、装置Ａの初期の条件（条件Ａとする）からチャンバ下部カバー１１ａを変更した条件（条件Ｂとする）と、チャンバ下部カバーリング１４ａとチャンバ下部カバー１１ａの両方を変更した条件（条件Ｃとする）により、容量パラメータＣ２の値を算出している。装置Ａ（条件Ｂ）において、フッ素樹脂からなるチャンバ下部カバー１１ａの厚みを減少させたところ、容量パラメータＣ２の値が若干下がったが、まだ不十分であった。装置Ａ（条件Ｃ）において、チャンバ下部カバー１１ａの材質をアルミニウムＡｌに変更し、更に、チャンバ下部カバーリング１４ａを取り外したところ、容量パラメータＣ２の値が低下し、３７５ｐＦとなった。そして、装置Ａ（条件Ｂ）でエッチバック工程を行った場合はリセスが所望の範囲外であったが、装置Ａ（条件Ｃ）でエッチバック工程を行った場合はリセスを所望の範囲内に収めることが可能となった。
【００３１】
以上のことから、例えば、同一機種の複数台のプラズマ処理装置に対して、容量パラメータＣ２（特に容量パラメータＣ’）の値を揃えれば、装置機差が低減可能になると考えられる。このＣ２の値を揃えるには、チャンバ１０の内壁関連の状態を変更すればよく、具体的には、例えばチャンバ内壁の部品の材料（メタル、誘電率の異なる絶縁物など）および／または寸法（長さ、厚さ）を変えたり、異なる材料を重ね合わせた構成を用いたりすればよい。更に他の方法として、詳細については図４〜図８で後述するが、予めプラズマ処理装置自体にチャンバ１０の内壁関連の状態を容易に可変調整可能にする機能を設けておくとよい。
【００３２】
また、プラズマ処理装置においては、初期状態で装置機差を揃えたとしても、実際上は、ウエハ処理が経過する毎に、チャンバ内の部品などが各装置毎に異なった状態に経時変化する恐れがある。そうすると、容量パラメータＣ２の値も変化し、再び装置機差が生じてしまう。したがって、定期的に装置メンテナンスを行って、容量パラメータＣ２の値を揃えるようにしておくことが望ましい。更に、抜本的には、プラズマ処理装置のチャンバ構成自体を容量パラメータＣ２が小さくなるような構成に設計しておくことが望ましい。これにより、経時的にも装置機差が生じ難くなると考えられ、プロセス精度の向上や装置メンテナンスの容易化などを図れる。
【００３３】
図３は、本発明の実施の形態１による半導体装置の製造方法において、その処理の一例を示すフロー図である。図３においては、まず、例えば図１（ａ）のようなプラズマ処理装置に対する装置メンテナンスを開始する（Ｓ３０１）。装置メンテナンスは、例えば、プラズマ処理装置に対して部品交換を行ったり、または新規に装置を導入する際などで行われる。部品交換を行った場合、部品の寸法や表面処理、または取り付け方の差などによって前述した容量パラメータＣ２の値が大きく変わってしまう恐れがある。また、新規に装置を導入した際には、容量パラメータＣ２の値が不明であり、既存の装置との間で同一のプラズマ特性を維持できるかが判らない。
【００３４】
そこで、プラズマ処理装置に対するインピーダンス測定を行い（Ｓ３０２）、次いで等価回路定数解析を行う（Ｓ３０３）。すなわち、図１（ａ）のノードＮ１などにネットワークアナライザを接続して、装置の固有インピーダンスの計測や、共振周波数の計測およびその前後の周波数でのフィッティングなどを行うことで、図１（ｂ）の等価回路の各パラメータ（Ｃ１，Ｃ２，Ｒ，Ｌ）の値を算出する。なお、この際には、装置の固有インピーダンスを高精度に計測するため、装置内にプラズマを発生させない条件で行うことが望ましい。
【００３５】
次いで、Ｓ３０４においては、例えば、同一機種のプラズマ処理装置に対して共通に容量パラメータＣ２の規格値を定めておき、Ｓ３０３で得たＣ２の算出値がこの規格値内であるかを判定する。規格値外であった場合は、図２で述べたようにＣ２に関連するチャンバ内壁の装置部品を調整し（Ｓ３０７）、その後、再度Ｓ３０２へ移行してインピーダンス測定を行う。つまり、容量パラメータＣ２が規格値内に収まるまで調整される。ただし、ここでの調整は、プラズマを発生させたり、実際にデバイスを評価したりするものではなく、調整箇所も比較的限定されているため効率的に行うことができる。容量パラメータＣ２が規格値内に収まったら、Ｓ３０５において、例えば実際のデバイスプロセスによって最終確認を行った後、Ｓ３０６において通常の製品処理（製造工程）を再開する。
【００３６】
以上、本実施の形態１による半導体装置の製造方法を用いることで、例えば、次のような効果を得ることができる。
【００３７】
（１）装置メンテナンスの際に、容量パラメータＣ２の値を揃えることによって、複数のプラズマ処理装置間における装置機差が低減可能になり、また、同一のプラズマ処理装置におけるメンテナンス前後でのプラズマ発生状態の変化を抑制することが可能となる。特に、チャンバ内壁の部品の材料や寸法などを変更することによって、容易に容量パラメータＣ２の値を揃えることができる。これらによって、特に量産ラインにおいて、各半導体ウエハに対するプラズマ処理状態を均一に保つことが可能となり、高精度なデバイスプロセスが実現可能となる。また、容量パラメータＣ２の値を揃えるという具体的な作業を行えばよいため、装置メンテナンスが容易となり、時間的またはコスト的に有益となる。
【００３８】
（２）予めプラズマ処理装置のチャンバ構成を容量パラメータＣ２が小さくなるように設計しておくことで、経時的なプラズマ発生状態の変化を抑制することが可能となる。これによって、高精度なデバイスプロセスが実現可能となる。
【００３９】
（実施の形態２）
図４は、本発明の実施の形態２によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。図４に示すプラズマ処理装置は、図１の構成例と異なり、Ｃ２調整部４７を備えていることが特徴となっている。それ以外の構成については図１の構成例と同様であるため、簡単に説明する。図４の構成例は、図１の構成例と同様に、チャンバ４０内に上部電極４２ａと下部電極４２ｂを備え、上部電極４２ａには、高周波電源４６がマッチングボックス４５を介して接続され、下部電極４２ｂは、接地電圧ＧＮＤに接続されている。下部電極４２ｂは、絶縁部４３によってチャンバ４０と電気的に絶縁され、上部電極４２ａも、絶縁素材によってチャンバ４０と電気的に絶縁される。なお、チャンバ４０は接地電圧ＧＮＤに接続される。
【００４０】
上部電極４２ａから下部電極４２ｂの間の部分とほぼ同じ高さに位置し、この部分の周りを取り囲むように存在するチャンバ４０の内壁には、チャンバ内壁カバー４４ｂが取り付けられる。一方、下部電極４２ｂの直下に位置するチャンバ４０の内壁には、下部電極カバー４１ｂが取り付けられ、この部分の周りを取り囲むように存在するチャンバ４０の内壁部分には、図１と異なり、Ｃ２調整部４７が設けられる。Ｃ２調整部４７は、例えば、下部電極４２ｂより低い位置の部分を囲むチャンバ４０の内壁と、上部電極４２ａまたは下部電極４２ｂとの相対的距離を擬似的に調整可能な構成となっている。
【００４１】
図４におけるＣ２調整部４７は、例えば、メタル素材からなる疑似チャンバ４０ａの内壁に、例えばフッ素樹脂等の絶縁素材からなるチャンバ下部カバー４１ａが取り付けられ、チャンバ下部カバー４１ａ上の一部に絶縁素材からなるチャンバ下部カバーリング４４ａが取り付けられた構成となっている。疑似チャンバ４０ａは、メタル素材からなる位置調整機構４７ａを介して接地電圧ＧＮＤに接続される。位置調整機構４７ａは、疑似チャンバ４０ａの内径（リング径）を調整する機能や、または、このリングの垂線方向に疑似チャンバ４０ａを移動させる機能を備える。すなわち、上部電極４２ａまたは下部電極４２ｂと疑似チャンバ４０ａとの位置関係を調整する機能を備える。この位置調整機構４７ａを用いて疑似チャンバ４０ａを移動させることにより、図１（ｂ）の容量パラメータＣ２の値を変化させることができる。なお、図４のＣ２調整部４７は、いわば、図１における下部電極１２ｂより下部を囲むチャンバ１０の内壁部分をそのまま移動可能にしたような構成である。
【００４２】
以上、本実施の形態２では、プラズマ処理装置内にＣ２調整部４７を設けることで、例えば装置メンテナンスなどの際に、各プラズマ処理装置または同一のプラズマ処理装置のメンテナンス前後において容易に図１（ｂ）の容量パラメータＣ２の値を揃えることが可能となる。これによって、装置機差やメンテナンス前後の装置状態変化に伴うプラズマ発生状態の相違を低減することができ、高精度なデバイスプロセスが実現可能となる。また、装置メンテナンスが格段に容易となり、時間的またはコスト的に有益となる。
【００４３】
（実施の形態３）
図５は、本発明の実施の形態３によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。図５に示すプラズマ処理装置は、図４の構成例とは異なるＣ２調整部５８と、Ｃ２補正回路５９を備えていることが特徴となっている。それ以外の構成については図４の構成例と同様であるため、簡単に説明する。図５の構成例は、図４の構成例と同様に、チャンバ５０内に上部電極５２ａと下部電極５２ｂを備え、上部電極５２ａには、高周波電源５６がマッチングボックス５５を介して接続され、下部電極５２ｂは、接地電圧ＧＮＤに接続されている。下部電極５２ｂは、絶縁部５３によってチャンバ５０と電気的に絶縁され、上部電極５２ａも、絶縁素材によってチャンバ５０と電気的に絶縁される。なお、チャンバ５０は接地電圧ＧＮＤに接続される。
【００４４】
上部電極５２ａから下部電極５２ｂの間の部分とほぼ同じ高さに位置し、この部分の周りを取り囲むように存在するチャンバ５０の内壁には、チャンバ内壁カバー５４ｂが取り付けられる。一方、下部電極５２ｂの直下に位置するチャンバ５０の内壁には、下部電極カバー５１ｂが取り付けられ、この部分の周りを取り囲むように存在するチャンバ５０の内壁部分には、図４と異なるＣ２調整部５８が設けられる。Ｃ２調整部５８は、例えば、下部電極５２ｂより低い位置を囲むチャンバ５０の一部分を、他のチャンバ５０から分離および独立させたような構成となっている。
【００４５】
図５におけるＣ２調整部５８は、例えば、メタル素材からなる疑似チャンバ５０ａの内壁に、例えばフッ素樹脂等の絶縁素材からなるチャンバ下部カバー５１ａが取り付けられ、チャンバ下部カバー５１ａ上の一部に絶縁素材からなるチャンバ下部カバーリング５４ａが取り付けられた構成となっている。疑似チャンバ５０ａは、Ｃ２補正回路５９に接続される。Ｃ２補正回路５９は、例えば、可変容量または可変インダクタなどを含み、Ｃ２調整部５８と接地電圧ＧＮＤとの間に所望の可変調整回路を付加するような機能を備えている。このＣ２補正回路５９において容量成分またはインダクタンス成分といったリアクタンスパラメータを調整することで、Ｃ２調整部５８のみを対象として、その構成から得られる固有パラメータに対して補正を行うことが可能となる。
【００４６】
以上、本実施の形態３では、プラズマ処理装置内にＣ２調整部５８およびＣ２補正回路５９を設けることで、例えば装置メンテナンスなどの際に、各プラズマ処理装置または同一のプラズマ処理装置のメンテナンス前後において容易に図１（ｂ）の容量パラメータＣ２の値を揃えることが可能となる。これによって、装置機差やメンテナンス前後の装置状態変化に伴うプラズマ発生状態の相違を低減することができ、高精度なデバイスプロセスが実現可能となる。また、装置メンテナンスが格段に容易となり、時間的またはコスト的に有益となる。
【００４７】
（実施の形態４）
図６は、本発明の実施の形態４によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。図６に示すプラズマ処理装置は、図４におけるＣ２調整部４７と、図５におけるＣ２補正回路５９とを兼ね備えたことが特徴となっている。それ以外の構成については図４等の構成例と同様であるため、簡単に説明する。図６の構成例は、図４等の構成例と同様に、チャンバ６０内に上部電極６２ａと下部電極６２ｂを備え、上部電極６２ａには、高周波電源６６がマッチングボックス６５を介して接続され、下部電極６２ｂは、接地電圧ＧＮＤに接続されている。下部電極６２ｂは、絶縁部６３によってチャンバ６０と電気的に絶縁され、上部電極６２ａも、絶縁素材によってチャンバ６０と電気的に絶縁される。なお、チャンバ６０は接地電圧ＧＮＤに接続される。
【００４８】
上部電極６２ａから下部電極６２ｂの間の部分とほぼ同じ高さに位置し、この部分の周りを取り囲むように存在するチャンバ６０の内壁には、チャンバ内壁カバー６４ｂが取り付けられる。一方、下部電極６２ｂの直下に位置するチャンバ６０の内壁には、下部電極カバー６１ｂが取り付けられ、この部分の周りを取り囲むように存在するチャンバ６０の内壁部分には、Ｃ２調整部６７が設けられる。このＣ２調整部６７は、図４のＣ２調整部４７と同様に、例えば、疑似チャンバ６０ａの内壁に、チャンバ下部カバー６１ａが取り付けられ、チャンバ下部カバー６１ａ上の一部にチャンバ下部カバーリング６４ａが取り付けられた構成となっている。疑似チャンバ６０ａは、図４と同様の位置調整機構６７ａを介して図５と同様のＣ２補正回路６９に接続される。
【００４９】
以上、本実施の形態４では、位置調整機構６７ａを用いて疑似チャンバ６０ａを移動させ、更に、Ｃ２補正回路６９を用いてＣ２調整部６７の固有パラメータに対して補正を行うことができる。したがって、例えば装置メンテナンスなどの際に、各プラズマ処理装置または同一のプラズマ処理装置のメンテナンス前後において容易または柔軟に図１（ｂ）の容量パラメータＣ２の値を揃えることが可能となる。これによって、装置機差やメンテナンス前後の装置状態変化に伴うプラズマ発生状態の相違を低減することができ、高精度なデバイスプロセスが実現可能となる。また、装置メンテナンスが格段に容易となり、時間的またはコスト的に有益となる。
【００５０】
（実施の形態５）
図７は、本発明の実施の形態５による半導体装置の製造方法を示すものであり、（ａ）は、その処理の一例を示すフロー図、（ｂ）は、（ａ）の処理で用いるプラズマ処理装置の模式的な構成例を示す装置断面図である。ここでの半導体装置の製造方法は、半導体装置の量産工程で用いられるものとする。図７（ａ）の処理フローで用いるプラズマ処理装置は、図７（ｂ）に示すように、図６に示した構成例に対して、そのマッチングボックス６５と上部電極６２ａの間のノードＮ１にネットワークアナライザ等のインピーダンス測定器７０を取り付けた構成となっている。ここでは、インピーダンス測定器７０による計測は、プラズマを発生させない状態で行い、計測を高精度に行うため上部電極６２ａに対するマッチングボックス６５ならびに高周波電源６６の接続を遮断した状態にしておく。なお、ここでは図６の構成例を用いる場合を例と説明するが、これに限らず図４または図５の構成例でも同様に適用可能である。
【００５１】
図７（ａ）においては、まず、図７（ｂ）のようなプラズマ処理装置に対して装置メンテナンスを開始する（Ｓ７０１）。装置メンテナンスでは、例えば、チャンバ６０内の洗浄や、場合によっては部品交換などが行われる。部品の交換や取り外しなどを行った場合、部品の寸法や表面処理、または取り付け方の差などによって図１（ｂ）で述べた容量パラメータＣ２の値が大きく変わってしまう恐れがある。そこで、プラズマ処理装置に対して、図７（ｂ）のような状態で、インピーダンス測定器７０を用いて計測を行い（Ｓ７０２）、次いで等価回路定数解析を行う（Ｓ７０３）。等価回路定数解析では、例えば、インピーダンス測定器７０を用いた共振周波数の計測およびその前後の周波数でのフィッティングなどを行うことで、容量パラメータＣ２の値を算出する。
【００５２】
次いで、Ｓ７０４においては、予めプロセス性能との相関をもとに容量パラメータＣ２の規格値を定めておき、Ｓ７０３で得た容量パラメータＣ２の算出値がこの規格値内であるかを判定する。規格値外であった場合は、図７（ｂ）の位置調整機構６７ａを用いてＣ２調整部６７の位置調整を行ったり、Ｃ２補正回路６９を用いてＣ２調整部６７のパラメータ（容量成分，インダクタンス成分）を調整する（Ｓ７０７）。調整作業完了後は、再度Ｓ７０２へ移行してインピーダンス測定を行う。つまり、容量パラメータＣ２が規格値内に収まるまで調整される。なお、ここでの調整は、プラズマを発生させたり、実際にデバイスを評価したりするものではなく、また簡単な作業で済むため短時間に行うことができる。容量パラメータＣ２が規格値内に収まったら、Ｓ７０５において、例えば実際のデバイスプロセスによって最終確認を行った後、Ｓ７０６において通常の製品処理（量産工程）を再開する。
【００５３】
以上、本実施の形態５では、装置メンテナンスの際に容量パラメータＣ２の値を規格値で管理しながら製品処理を行うことで、複数のプラズマ処理装置間における装置機差が低減可能になり、また、同一のプラズマ処理装置におけるメンテナンス前後でのプラズマ発生状態の変化を抑制することが可能となる。これらによって、量産ラインにおける各半導体ウエハに対するプラズマ処理状態を均一に保つことが可能となり、高精度なデバイスプロセスが実現可能となる。更に、容量パラメータＣ２を調整する際には、予めプラズマ処理装置内に容量パラメータＣ２を調整する機能を組み込んでいるため、調整作業を効率的に行うことが可能となる。
【００５４】
（実施の形態６）
図８は、本発明の実施の形態６による半導体装置の製造方法を示すものであり、（ａ）は、その処理の一例を示すフロー図、（ｂ）は、（ａ）の処理で用いるプラズマ処理装置の模式的な構成例を示す装置断面図である。ここでの半導体装置の製造方法は、半導体装置の量産工程で用いられるものとする。図８（ａ）の処理フローで用いるプラズマ処理装置は、図８（ｂ）に示すように、図６に示した構成例の上部電極６２ａへの接続ノードＮ１に対して方向性結合器８１が接続されている。この方向性結合器８１は、高周波電源６６およびマッチングボックス６５と上部電極６２ａとの間を伝送する電気信号を結合して、ネットワークアナライザ等のインピーダンス測定器８０に伝達する。これによって、ノードＮ１からチャンバ６０側を見たインピーダンスを、インピーダンス測定器８０によってオンラインで計測可能となる。なお、ここでは図６の構成例を用いる場合を例と説明するが、これに限らず図４または図５の構成例でも同様に適用可能である。
【００５５】
図８（ａ）の処理フローは、図８（ｂ）のようなプラズマ処理装置を用いて、そのチャンバ６０内で行われているデバイスプロセスをオンラインで監視するものとなっている。図８（ａ）においては、まず、デバイスプロセス内で、インピーダンス測定器８０を用いてインピーダンス計測を行い（Ｓ８０１）、その結果を制御コンピュータ（装置ＰＣ）などに送信し、装置ＰＣにより等価回路定数解析を行う（Ｓ８０２）。次いで、この等価回路定数解析で算出した容量パラメータＣ２の値が予め定めた値であるかを判定する（Ｓ８０３）。
【００５６】
すなわち、Ｓ８０１の際に、インピーダンス測定器８０によって計測されるインピーダンスは、プラズマのインピーダンスと装置のインピーダンスを含んだものとなる。ただし、この計測したインピーダンスが変動するのは、装置のインピーダンスが変動した場合であり、装置のインピーダンスの変動は、容量パラメータＣ２の値が変動したことに等しい。一方、理想的なプラズマ発生状態でのノードＮ１から見たインピーダンスの値および等価回路の各定数は、予め実際のデバイスプロセスを用いた実験によって定めておくことができる。したがって、Ｓ８０２の際には、この理想状態のインピーダンス値と計測したインピーダンス値との差分が全て容量パラメータＣ２によるものとして、このインピーダンスの差分からＣ２の変動量を算出し、Ｓ８０３において、この変動量の有無を判定する。
【００５７】
そして、容量パラメータＣ２に変動があった場合には、Ｓ８０５において、図８（ｂ）の位置調整機構６７ａを用いてＣ２調整部６７の位置調整を行ったり、Ｃ２補正回路６９を用いてＣ２調整部６７のパラメータ（容量成分，インダクタンス成分）を自動的に調整することで変動量をゼロにする。なお、このＳ８０５での処理は、デバイスプロセスの合間などで行う。これによって、各デバイスプロセス毎に、プラズマ処理装置が理想的な容量パラメータＣ２の値となるように初期設定される。また、Ｓ８０５において容量パラメータＣ２の調整幅が、予め定めた規格外であった場合は（Ｓ８０６）、装置における何らかの異常が考えられるため、エラーの通知や以降の製品処理の中止などを行う（Ｓ８０７）。一方、容量パラメータＣ２の調整幅が規格内であれば、次のデバイスプロセスの処理を継続する（Ｓ８０４）。
【００５８】
以上、本実施の形態６による半導体装置の製造方法を用いることで、例えば、次のような効果を得ることができる。
【００５９】
量産工程などにおける各デバイスプロセスでの容量パラメータＣ２の値をオンラインで監視し、各デバイスプロセス毎に、位置調整機構６７ａやＣ２補正回路６９を用いてＣ２の値を自動調整することによって、経時的なプラズマ発生状態の変動を抑えることができ、高精度なデバイスプロセスが実現可能となる。また、常にオンラインで監視を行っているため、プラズマ処理装置の状態を経時的に把握でき、装置メンテナンスを行う時期の判断などを効率的に行うことが可能となる。
【００６０】
なお、ここでは、方向性結合器８１を用いてプラズマ処理装置を監視する例を示したが、方向性結合器８１の代わりに切り替えスイッチなどを用いることも可能である。すなわち、切り替えスイッチによって、デバイスプロセスを行う際には、高周波電源６６側を上部電極６２ａに接続し、デバイスプロセスが終了した後は、インピーダンス測定器８０側を上部電極６２ａに接続する。この場合、デバイスプロセスの合間で、インピーダンス測定器８０によって、プラズマを発生させない状態での装置の固有インピーダンスを測定し、容量パラメータＣ２に変動があった場合には補正を行うといった処理となる。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明の半導体装置の製造方法は、特に、同一機種の複数のプラズマ処理装置が用いられる半導体装置の量産工程に適用して有益な技術であり、これに限らず、半導体装置に対するプラズマ処理状態を安定化させる技術として広く適用可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１による半導体装置の製造方法において、それに用いるプラズマ処理装置の一例を示すものであり、（ａ）は、その模式的な構成例を示す装置断面図、（ｂ）は、その等価回路の一例を示す回路図である。
【図２】図１のプラズマ処理装置を用いて実験を行った結果を示すものであり、（ａ）は実験結果の一例を示すグラフ、（ｂ）は（ａ）の補足図である。
【図３】本発明の実施の形態１による半導体装置の製造方法において、その処理の一例を示すフロー図である。
【図４】本発明の実施の形態２によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。
【図５】本発明の実施の形態３によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。
【図６】本発明の実施の形態４によるプラズマ処理装置において、その模式的な構成例を示す装置断面図である。
【図７】本発明の実施の形態５による半導体装置の製造方法を示すものであり、（ａ）は、その処理の一例を示すフロー図、（ｂ）は、（ａ）の処理で用いるプラズマ処理装置の模式的な構成例を示す装置断面図である。
【図８】本発明の実施の形態６による半導体装置の製造方法を示すものであり、（ａ）は、その処理の一例を示すフロー図、（ｂ）は、（ａ）の処理で用いるプラズマ処理装置の模式的な構成例を示す装置断面図である。
【符号の説明】
【００６４】
１０，４０，５０，６０  チャンバ
１１ａ，４１ａ，５１ａ，６１ａ  チャンバ下部カバー
１１ｂ，４１ｂ，５１ｂ，６１ｂ  下部電極カバー
１２ａ，４２ａ，５２ａ，６２ａ  上部電極
１２ｂ，４２ｂ，５２ｂ，６２ｂ  下部電極
１３，４３，５３，６３  絶縁部
１４ａ，４４ａ，５４ａ，６４ａ  チャンバ下部カバーリング
１４ｂ，４４ｂ，５４ｂ，６４ｂ  チャンバ内壁カバー
１５，４５，５５，６５  マッチングボックス
１６，４６，５６，６６  高周波電源
４７，５８，６７  Ｃ２調整部
４７ａ，６７ａ  位置調整機構
４０ａ，５０ａ，６０ａ  疑似チャンバ
５９，６９  Ｃ２補正回路
Ｃ１，Ｃ’，Ｃ２，Ｃｇ  容量パラメータ
Ｒ  抵抗パラメータ
Ｌ  インダクタパラメータ
ＳＵＢ  半導体基板
【図１】
2007227623.tif 000003
【図２】
2007227623.tif 000004
【図３】
2007227623.tif 000005
【図４】
2007227623.tif 000006
【図５】
2007227623.tif 000007
【図６】
2007227623.tif 000008
【図７】
2007227623.tif 000009
【図８】
2007227623.tif 000010