(57)【要約】【課題】正確にリアルタイムに同期を取ることができる通信同期装置を提供する。【解決手段】第２送信回路２に、第１送信回路１より入力した送信開始信号を折り返し第１送信回路１に出力するとともに、第２送信データ出力部１６に出力する送信開始信号処理部１５を備え、第１送信回路１に、送信開始信号を第２送信回路２に出力する送信開始信号出力部１１と、第２送信回路２から折り返し出力された送信開始信号を入力する送信開始信号入力部１２と、第２送信回路２から入力した送信開始信号の遅延時間から第２送信回路２の伝送遅延時間を演算し、送信開始信号の立ち上がりから第２送信回路２の伝送遅延時間だけ遅れて第１送信データ出力部１４にデータを出力するトリガを与える伝送時間演算調整部１３を備える。【選択図】図１
2007300278.tif 000002
【特許請求の範囲】
【請求項１】
送信開始信号を受けて送信データを出力する送信データ出力部を有する複数の送信回路を信号線で接続し、前記複数の送信回路から同期して送信データを出力する通信同期装置において、
第２送信回路に、第１送信回路より入力した送信開始信号を折り返し前記第１送信回路に出力するとともに、第２送信データ出力部に出力する送信開始信号処理部を備え、
第１送信回路に、前記送信開始信号を前記第２送信回路に出力する送信開始信号出力部と、
前記第２送信回路から折り返し出力された前記送信開始信号を入力する送信開始信号入力部と、
前記第２送信回路から入力した前記送信開始信号の遅延時間から前記第２送信回路の伝送遅延時間を演算し、前記送信開始信号の立ち上がりから前記第２送信回路の伝送遅延時間だけ遅れて前記送信開始信号を出力する伝送時間演算調整部を備えることを特徴とする通信同期装置。
【請求項２】
前記送信回路が３個以上ある場合は、前記第１送信回路から他の送信回路への往路通信線の長さを等しく接続し、前記他の送信回路から前記第１送信回路に折り返す復路通信線のうち最長のものを前記第１送信回路と接続することを特徴とする請求項１記載の通信同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の送信回路を持つ通信装置において送信データに同期性を持たせるようにした同期通信装置に関する。
【背景技術】
【０００２】
従来の、通信同期装置の例として、中央継電装置の内部に周期演算回路を設け、周期演算回路により各端末装置への信号の往復所要時間を求めて各装置に対するサンプリング信号の伝送遅延時間を算出し、各伝送遅延時間を考慮して中央継電装置から各端末装置に伝送するものがある（例えば、特許文献１参照、従来例１）。
図５は従来例１の通信同期装置を示すブロック図である。図５において、中央継電装置５１には、各端末装置５３に対応するコードを付したサンプリング信号を出力する出力部と、このサンプリング信号が出力されてから各端末装置５３で折り返されて戻ってくるまでの時間Ｔ’をコード別に計測するタイマ部と、周期Ｔｏで基準パルスを発生する基準パルス発生部と、（Ｔｏ−Ｔ’／２）＝Ｔの演算を行う演算部と、この基準パルスの発生時から演算部で算出した時間Ｔ経過後にそれぞれ対応するコードを付したサンプリング信号を出力するように制御するサンプリング信号制御部とを設け、端末装置５３には、対応する自コードの付されたサンプリング信号を受信したときには当該サンプリング信号を折り返す折り返し部を設け、端末装置５３は自コードの付されたサンプリング信号によりサンプリングを行うようにしたため、時間誤差のないサンプリングデータを中央継電装置内の情報処理装置は演算処理できる。
【０００３】
また、別の通信同期装置の例として、同期信号発生装置が複数のＣＮＣに同期信号を送り、各ＣＮＣ側からの返送信号から送信遅れ時間を測定し、同期信号の発生タイミングを調整し、各ＣＮＣ装置側への同期信号の到達時刻を一致させ、各ＣＮＣは調整された同期信号にしたがって、同期動作を行うものがある（例えば、特許文献２参照、実施例２）。
【特許文献１】特開平２−１７９２２１号公報（図１）
【特許文献２】特許第２８９８３８７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来例１の通信同期装置では、同期時間の計測に伝送路を用いるため、ＨＤＬＣ（Ｈｉｇｈ−ｌｅｖｅｌ  Ｄａｔａ  Ｌｉｎｋ  Ｃｏｎｔｒｏｌ  ｐｒｏｃｅｄｕｒｅ）フォーマット等を使用した際、５ビット連続したＨデータの後には、１ビット分のＬを入れるゼロインサーション処理によるフレーム長誤差や、端末切り替えに要する切り替え時間誤差が加味され、正確な同期をとることが困難であった。また、従来例２の通信同期装置では、遅れ時間の測定のため最初の1回目の通信では、同期がかからず、リアルタイム性に欠けるという問題があった。本発明は、このような問題点に鑑みてなされたものであり、正確にリアルタイムに同期を取ることができる通信同期装置を提供することを目的とする。  
【課題を解決するための手段】
【０００５】
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、送信開始信号を受けて送信データを出力する送信データ出力部を有する複数の送信回路を信号線で接続し、前記複数の送信回路から同期して送信データを出力する通信同期装置において、第２送信回路に、第１送信回路より入力した送信開始信号を折り返し前記第１送信回路に出力するとともに、第２送信データ出力部に出力する送信開始信号処理部を備え、第１送信回路に、前記送信開始信号を前記第２送信回路に出力する送信開始信号出力部と、前記第２送信回路から折り返し出力された前記送信開始信号を入力する送信開始信号入力部と、前記第２送信回路から入力した前記送信開始信号の遅延時間から前記第２送信回路の伝送遅延時間を演算し、前記送信開始信号の立ち上がりから前記第２送信回路の伝送遅延時間だけ遅れて第１送信データ出力部に前記送信開始信号を出力する伝送時間演算調整部を備えることを特徴とするものである。
また、請求項２に記載の発明は、請求項１に記載の通信同期装置において、前記送信回路が３個以上ある場合は、前記第１送信回路から他の送信回路への往路通信線の長さを等しく接続し、前記他の送信回路から前記第１送信回路に折り返す復路通信線のうち最長のものを前記第１送信回路と接続することを特徴とするものである。
【発明の効果】
【０００６】
請求項１に記載の発明によると、通信同期装置の第１送信回路に、第２送信回路から入力した送信開始信号の遅延時間から第２送信回路の伝送遅延時間を演算し、送信開始信号の立ち上がりから第２送信回路の伝送遅延時間だけ遅れて第１送信データ出力部に送信開始信号を出力する伝送時間演算調整部を備えるので、正確にリアルタイムに同期を取ることができる。
また、請求項２に記載の発明によると、送信回路が３個以上ある場合は、第１送信回路から他の送信回路への往路通信線の長さを等しく接続し、他の送信回路から第１送信回路に折り返す復路通信線のうち最長のものを第１送信回路と接続するので、３個以上の送信回路の同期を取ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００８】
図１は、本発明の第１実施例の通信同期装置のブロック図である。
図１において、１は第１送信回路であり図示しない送信データ格納レジスタに格納された送信データを第１送信データ出力部１４から第１送信データとして送信する。２は第２送信回路であり、第１送信回路１と同様に第２送信データ出力部１６から第２送信データを出力する。
第１送信回路１と第２送信回路２は往路信号線４１と復路信号線４２で接続される。
第１送信回路１には、送信開始信号を第２送信回路２に出力する送信開始信号出力部１１と、第２送信回路２から折り返された送信開始信号を入力する送信回路信号入力部１２と、折り返された送信回路信号の遅延時間を計測、演算し、第２送信回路の伝送遅延時間を求め、送信データの出力を伝送遅延時間に合わせて調整する伝送遅延時間演算調整部１３がある。
第２送信回路２には第１送信回路１から出力された送信開始信号をそのまま折り返し出力するとともに、送信データ出力部１６にも出力する送信開始信号処理部１５がある。
【０００９】
以下に同期動作の概要を説明する。
まず、送信開始信号出力部１１から第２送信回路の伝送遅延時間を計測するため、送信開始信号が送信開始信号処理部１５に出力される。送信開始信号処理部１５はその信号を折り返し送信開始信号入力部に出力する。送信開始信号がＨからＬに切り替わったときから、伝送遅延時間演算調整部１３で時間の計測を開始する。第２送信回路から送信開始信号のＬが入力されるまでの時間を計測し、計測された時間を１/２にし、第２送信回路２の伝送遅延時間を算出する。送信開始信号がＬからＨに切り替わったとき、伝送遅延時間演算調整部１３は算出した伝送遅延時間だけ通信開始信号を遅らせて送信データ出力部１４に出力する。一方第２送信回路は送信開始信号信号処理部１５で第１送信回路１から出力された送信回路信号をそのまま第２送信データ処理部１６に出力するので、第１送信データと第２送信データは同一時間に送信データ出力を開始し、同期が取れる。
【００１０】
次に、第１送信回路１、第２送信回路２の詳細を説明する。
図２は、第１実施例の第１送信回路、第２送信回路の例を示す図である。
なお、図２中の動作クロックＣＬＫは、往路信号線４１と復路信号線４２上に発生する信号遅延に比べて十分に小さい周波数である。
送信開始信号は、第１レジスタ２０の入力に接続され、第１レジスタ２０の出力は、第２レジスタ２１の入力、第１ＡＮＤ回路２２の一方の入力、第２ＡＮＤ回路２７の一方の入力、ＥＯＲ回路２３の一方の入力に接続されるとともに第２送信回路に出力される。第１ＡＮＤ回路２２の他方の入力には、第２レジスタ２１の負論理出力が接続され、第１ＡＮＤ回路２２の出力は、第２ｎビットアップカウンタ２９のクリア端子に接続されている。第２ＡＮＤ回路２７の他方の入力には比較器３０の出力が接続され、第２ＡＮＤ回路２７の出力は、第１送信データ格納レジスタ２８の入力に接続されている。
【００１１】
第１送信データ格納レジスタ２８は、第２ＡＮＤ回路２７の出力がＨレベルになると第1送信データを出力する。ＥＯＲ回路２３の他方の入力には、送信開始信号処理部１５から第1レジスタ出力が折り返されたＥＯＲ回路入力が接続され、ＥＯＲ回路２３の出力は、第１ｎビットアップカウンタ２４のイネーブル端子（ＥＮＡ）に接続されている。第１ｎビットアップカウンタ２４のリセット端子には、ＥＯＲ回路２３の出力が接続されている。第１ｎビットアップカウンタ２４は、ＥＯＲ回路２３の出力がＨレベル時の動作クロックＣＬＫ毎にアップカウントを行ない、ＥＯＲ回路２３の出力がＬレベル時は、Ｌレベルを出力する。第１ｎビットアップカウンタ２４の出力は、第３レジスタ２５の入力に接続され、第３レジスタ２５はＥＯＲ回路２３の出力の立下り毎に第１ｎビットアップカウンタ２４の値を出力する。第３レジスタ２５の出力は、１ビット右シフトレジスタ２６に接続され、１ビット右シフトレジスタ２６の出力は、比較器３０の一方の入力に接続される。第２ｎビットアップカウンタ２９の出力は、比較器３０の一方の入力に接続される。第２ｎビットアップカウンタ２９はＥＯＲ回路２３の出力がＨレベル時の動作クロックＣＬＫ毎にアップカウントを行う。
【００１２】
次に第２送信回路２を説明する。第２送信回路２内では、往路信号線４１と復路信号線４２が接続され、往路信号線からの送信開始信号を折り返す。さらに送信開始信号は第２送信データ格納レジスタ３１に出力される。第２送信データ格納レジスタ３１への信号がＨレベルになると、第２送信データが出力される。
なお、図１のブロック図に示した各処理部が該当する部分を図２に破線で示す。
【００１３】
次に図２に示した回路の動作の詳細を説明する。
図３は、第１実施例の第１送信回路１、第２送信回路２の動作のタイミングチャートである。  
送信開始信号は、図３に示されるように、初期値Ｈレベルで初期値後のＨレベルの区間（ｔ４からｔ６の区間）で送信を行うものとする。ｔ１で送信開始信号がＬレベルとなると、図２中の送信開始信号の第１レジスタ出力が遅延時間計測用として出力され、往路信号線４１、復路信号線４２を経由してＥＯＲ回路入力としてＥＯＲ回路２３にＬレベルが伝播する。この時間は図３中では、ｔ３−ｔ２で表され（ｔ３−ｔ２）/２は、第１送信回路１中の送信開始信号が第２送信回路２へ到達する遅延時間となる。すなわち、送信開始信号が第１送信回路１に入力されてから、第２送信回路２は（ｔ３−ｔ２）/２時間後に送信を開始する。ここで第１送信回路１の送信を（ｔ３−ｔ２）/２のタイミングで開始できれば、第１送信データと第２送信データは同期した動作となる。送信開始信号のＬ伝播がｔ２で第１レジスタ出力に到達し、ｔ３でＥＯＲ回路２３に入力されたとする。（ｔ３−ｔ２）の区間でＥＯＲ回路２３の出力は、Ｈレベルとなり、第１ｎビットアップカウンタ２４は該区間でイネーブル（ＥＮＡ）となり、クロックＣＬＫ毎にカウントアップを行う。時刻ｔ３となり、ＥＯＲ回路２３の入力がＬレベルになるとＥＯＲ回路２３の出力はＬレベルとなり、第１ｎビットアップカウンタ２４は動作を停止する。このときのカウンタの値が、値ｋｈ（１６進表示でｋ）であったとする。この値のクロックＣＬＫのｋｈ個分が送信開始信号の第１送信回路１と第２送信回路２間の往復の伝播遅延時間となる。この値ｋｈは、ＥＯＲ回路２３の立下り毎に第３レジスタ２５に格納され、１ビット右シフトレジスタ２６に転送される。１ビット右シフトレジスタ２６で値ｋｈを１ビット右シフトすると÷２の演算を行ったことになり、１ビット右シフトレジスタ２６は、値ｋｈ÷２を出力する。すなわち（ｔ３−ｔ２）/２の時間を演算したことになる。
【００１４】
この状態で、送信開始信号がＨになったとする。第１ＡＮＤ回路２２の出力には所定の区間でＨレベルが発生する。このＨレベルが第２ｎビットアップカウンタ２９のクリア端子に接続されているから、このＨレベルの区間で第２ｎビットアップカウンタ２９の出力にはＬが出力される。比較器３０の一方の端子には、１ビット右シフトレジスタ２６の出力が接続されており、値ｋｈ÷２が準備されている。第２ｎビットアップカウンタ２９は、第１ＡＮＤ回路２２の出力がＬレベルとなったときより、アップカウントを開始する。第２ｎビットアップカウンタ２９が値ｋｈ÷２になった時点（時刻ｔ５）で比較器２２の出力は、Ｈレベルとなり、同様に第２ＡＮＤ回路２７の出力も時刻ｔ５でＨレベルを出力する。このＨレベルを受けて第１送信データは出力を開始する。時刻ｔ５はｔ４を起点として（ｔ３−ｔ２）/２の所であり、第２送信データの出力タイミングと等価である。すなわち、第１送信データと第２送信データは同じタイミングで送信を開始する。以降上記と同様、送信開始信号の立下りより（ｔ３−t２）/２を演算し、第１送信データと第２送信データは同じタイミングで送信を開始させる。
このようにして、フレーム長誤差や、端末切り替えに要する切り替え時間誤差が加味されない正確な同期を行うことができる。また、送信開始信号を常に計測しているため、リアルタイムに上記演算が実施でき、往路信号線４１と復路信号線４２の温度変化や経年変化といった遅延変化要素に対応でき、常に正確にリアルタイムな同期が可能である。
【実施例２】
【００１５】
図４は、本発明の第２実施例の通信同期装置を示すブロック図である。
図４は、送信回路が３個以上ある場合の例である。
例えば、第１送信回路１と第２送信回路２の距離より、第１送信回路１と第３送信回路３との距離のほうが長く、より長い信号線で接続する必要がある場合、第１送信回路１と第２送信回路２を接続したときの送信開始信号の遅延時間より第１送信回路１と第３送信回路３を接続したときの送信開始信号の遅延時間が大きくなる。
この場合、遅延時間の大きい第１送信回路１と第３送信回路３の間を往路信号線４１ｂと復路信号線４２で接続し、第２送信回路には往路信号線４１ｂと同一長の往路信号線４１ａを接続すれば、第１送信データと第２送信データと第３送信データの送信開始タイミングを同じにすることができる。
送信回路が４個以上の場合も同様の考え方で、信号線を最長にする必要のあるものと第１送信回路について往路信号線と復路信号線を接続し、他の送信回路は、往路信号線の長さを最長のものに合わせ、往路信号線のみ接続することで同期を取ることができる。
動作は、第１の実施例と同じであり省略する。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施例の通信同期装置のブロック図
【図２】第１実施例の第１送信回路、第２送信回路の例を示す図
【図３】第１実施例の第１送信回路１、第２送信回路２の動作のタイミングチャート
【図４】本発明の第２実施例の通信同期装置を示すブロック図
【図５】従来例１の通信同期装置を示すブロック図
【符号の説明】
【００１７】
１  第１送信回路
２  第２送信回路  
１１  送信開始信号出力部
１２  送信開始信号入力部
１３  伝送遅延時間演算調整部
１４  第１送信データ出力部
１５、１７  送信開始信号処理部
１６  第２送信データ出力部
１８  第３送信データ出力部
２０  第１レジスタ
２１  第２レジスタ
２２  第１ＡＮＤ回路
２３  ＥＯＲ回路
２４  第１ｎビットアップカウンタ
２５  第３レジスタ
２６  １ビット右シフトレジスタ
２７  第２ＡＮＤ回路
２８  第１送信データ格納レジスタ
２９  第２ｎビットアップカウンタ
３０  比較器
３１  第２送信データ格納レジスタ
４１、４１ａ、４１ｂ  往路信号線
４２  復路信号線
５１  中央継電装置
５２  周期演算回路
５３  端末装置
【図１】
2007300278.tif 000003
【図２】
2007300278.tif 000004
【図３】
2007300278.tif 000005
【図４】
2007300278.tif 000006
【図５】
2007300278.tif 000007