(57)【要約】      （修正有）【課題】同一構造でありながら、それぞれの半導体素子間で異なった配線形成を実現でき、複数の同一構造の半導体素子を積層した半導体システムを、より現実的な構造で実現する。【解決手段】一の貫通電極１４と接続する多層金属配線層の金属配線と接続するパッド２１を、他の貫通電極の裏面取り出しパッド直上に形成する。この半導体素子１を積層することで積層半導体システムを実現する。下の半導体素子１の表面取り出しパッド２１と上の半導体素子１の裏面取り出しパッド２０とを接続電極１５を介して接合し、下の半導体素子１の貫通電極１４とこの貫通電極１４の直上部分にない上の半導体素子１の貫通電極１４とを導通状態とし、積層する度毎に段階的に半導体素子１の水平面方向に配線を延線する。複数の同一構造の半導体素子１を積層し、最下層の半導体素子１のバンプを外部入出力部として、各半導体素子に対して独立した信号のやり取りを行う。【選択図】図１
2007250561.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面から裏面までを貫通した貫通電極が複数形成され、当該貫通電極が半導体基板表面より上層の多層金属配線層に到達せずに形成されている半導体素子であって、
一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されていることを
特徴とする半導体素子。
【請求項２】
半導体基板の表面から裏面までを貫通した貫通電極が複数形成され、当該貫通電極が半導体基板表面より上層の多層金属配線層を貫通することなく形成されている半導体素子であって、
一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されていることを
特徴とする半導体素子。
【請求項３】
前記請求項１または２に記載の半導体素子において、
少なくとも一の貫通電極が本半導体装置内のトランジスタ等のスイッチ部と金属配線を介して接続していることを
特徴とする半導体素子。
【請求項４】
前記請求項１ないし３に記載の半導体素子において、
前記貫通電極が前記多層金属配線層の金属材料よりも高い融点の金属材料からなり、当該貫通電極と半導体基板間に絶縁膜が形成されていることを
特徴とする半導体素子。
【請求項５】
前記請求項１ないし３に記載の半導体素子について
前記貫通電極と半導体基板との間には絶縁材料は介在せず、貫通電極が半導体基板と反対の不純物をドープ、拡散して形成されることを
特徴とする半導体素子。
【請求項６】
前記請求項１ないし５に記載の同一構造の半導体素子を複数積層させ、当該半導体素子間を接続電極で接続することを
特徴とする半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層構造に適した半導体素子及び当該半導体素子を積層した半導体システムに関し、特に、半導体素子の貫通電極及び多層金属配線層の構造に関する。
【背景技術】
【０００２】
背景技術として、まず、積層無しの平面実装の場合（従来の一般的実装）の半導体システム（平面半導体システム）について説明する。この背景技術の平面半導体システムは、図１１に示すように、演算半導体素子３（CPU（Central Processing Unit）、MPU（Micro Processing Unit）、DSP（Digital Signal Processor）等）と論理半導体素子２（ASIC（Application Specific Integrated Circuit））と種々のメモリ素子１（複数）から構成される。例えば、４個のメモリ素子１は全く同一の物であり、４個を任意にメモリ素子１Ａ、メモリ素子１Ｂ、メモリ素子１Ｃ、メモリ素子１Ｄと並列に置いても全く動作に関係しない。メモリ素子１の信号は基本的に、チップ選択信号（CE）、アドレス信号（Ai）及び入出力信号（I/O）からなる。複数のメモリ素子１は、アドレス信号（Ai）が共通アドレス配線８で、入出力信号（I/O）が共通信号配線９で伝わり、チップ選択信号（CE）が個々に分かれたチップ選択信号配線４、５、６、７でメモリ素子１Ａ、メモリ素子１Ｂ、メモリ素子１Ｃ、メモリ素子１Ｄに入力されている。演算半導体素子３から、どのメモリ素子１を選択するかのチップ選択信号（CE）を送る（例えばメモリ素子１Ｂだけを選択するためにチップ選択信号（CE）をチップ選択信号配線５を介して送る）。次に（同時に）、メモリ素子１のどの場所（アドレス）かを選択するアドレス信号（Ai）を共通アドレス配線８で送るが、選択されたメモリ素子１Ｂだけが送られて来たアドレス信号（Ai）を取り込み、所定の場所（アドレス指定）に入出力信号（I/O）を共通信号配線９を介して書き込んだり、読み出したりする。選択されない他のメモリ素子１Ａ、メモリ素子１Ｃ、メモリ素子１Ｄの入力部にアドレス信号８（Ai）が伝わるものの、それを取り込むことはしない。以上のように、平面実装である背景技術の平面半導体システムは、全く同一の素子を複数個並べても、前記チップ選択信号（CE）によりメモリ素子１を選択することによって、任意のメモリ素子を選択することができる。
【０００３】
次に、背景技術となる平面実装でない３次元実装の場合の半導体システム（積層半導体システム）について説明する。この積層半導体システムは、前記平面半導体システムと異なり、貫通電極１４が低融点金属からなり配線層１８を形成後にしか形成することができずその結果貫通電極１４が垂直方向にしか形成することができず、同一の半導体素子を積層した場合にチップ選択信号（CE）の端子が縦一列に重なり、各々の半導体素子にチップ選択信号（CE）を伝えるのが、大変困難である。以下、より具体的に図１２に基づき詳述する。図１２に例示する積層半導体システムは本来は同一半導体素子で良い筈が、半導体素子１Ａが半導体素子１Ａへのチップ選択信号のための貫通電極、半導体素子１Ｂへのチップ選択信号のための貫通電極、半導体素子１Ｃへのチップ選択信号のための貫通電極及び半導体素子１Ｄへのチップ選択信号のための貫通電極の計４本の貫通電極を有し、半導体素子１Ｂが半導体素子１Ａへの選択信号のための貫通電極がなく３本の貫通電極を有し、半導体素子１Ｃがさらに半導体素子１Ｂへの選択信号のための貫通電極がなく２本の貫通電極を有し、半導体素子１Ｄがさらに半導体素子１Ｃへの選択信号のための貫通電極がなく１本の貫通電極を有する。すなわち、４つの半導体素子１はそれぞれ構造が異なる半導体素子１となっている。ここでの貫通電極の役割は、前記平面実装の場合のチップ選択信号配線４、５、６、７を担っている。
【０００４】
図１３に例示する積層半導体システムは、各半導体素子が４本の貫通電極を有して略構造が同一であるが、半導体素子１Ａにおいてはチップ選択信号（CE）の端子と半導体素子１Ａへの選択信号のための貫通電極１４とが結線し、半導体素子１Ｂにおいてはチップ選択信号（CE）の端子と半導体素子１Ｂへの選択信号のための貫通電極１４とが結線し、半導体素子１Ｃにおいてはチップ選択信号（CE）の端子と半導体素子Ｃへの選択信号のための貫通電極１４とが結線している構成である。すなわち、半導体素子１Ａ、半導体素子１Ｂ及び半導体素子１Ｃは一部であるがそれぞれ異なる構成となっている。これが、接続電極の形状のみ異なる構成であればよいが、半導体素子内の構造が異なり同一の半導体素子を用いることはできない。
【０００５】
前記図１２及び図１３の積層半導体システムに対して、構造が同一の半導体素子を積層した積層半導体システムについて特開２００２−５０７３５号公報に開示されるものがあり、以下図１４に基づき説明する。図１４に示すようにこの積層半導体システムの半導体素子は、少なくとも１つの貫通電極１４は、半導体素子の表裏面に対して斜めに交差する斜め貫通電極１４である構成である。この構造の半導体素子によれば、積層半導体システムを同一構造の半導体素子により構成することができ、別途引き回し用の配線を用いる必要がない。
【特許文献１】特開２００２−５０７３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記背景技術は以上のように構成されており、図１２及び図１３の積層半導体システムにおいては、同一の半導体素子を用いることができず製造コストを抑えることができず、製造プロセスも複雑となって製造時間も長くなるという課題を有する。
【０００７】
また、前記特開２００２−５０７３５号公報に係る積層半導体システムによれば、同一構造の半導体素子から構成することができ、前記異なる半導体素子も用いることで生じる課題を回避することができるものの、前記特開２００２−５０７３５号公報には、かかる構造の半導体素子を当業者が当該公報及び公報発行時の技術常識に基づいて当該半導体素子を作れるほど開示されておらず、結果的に依然として前記課題を解消するには至っていない。以下、この半導体素子が作れないことについて論証する。この積層半導体システムは、貫通電極を斜めに開口して積層するのであるが、物質に斜めの細孔を開口させるには、現在のエッチングの技術では到底不可能である。エッチングはプラズマエッチングが一般的に用いられるが、ウエハを斜めに配置すると電界が斜めになって均一な電界をかけることができず、エッチング孔が途中で曲がってしまい、エッチングを完了することができない。前記公報にはレーザー加工で開口すると記載しているが、半導体物質をレーザー等の物理力で開口すると、結晶構造が壊れてしまい、切り屑が付着して歩留まり得られない。また、１枚のウエハ上に数千の開口をするためには現実的ではない製造時間が掛る。さらにまた、斜め角度の精度とウエハの厚さとの関係があり、角度が狂ったりウエハ厚が異なると貫通電極裏面位置がずれ、半導体素子積層時に表面電極位置と裏面電極位置が一致せずにずれてしまう。
【０００８】
本発明は前記課題を解決するためになされたものであり、同一構造の半導体素子からなる積層半導体システムを、より現実的な構造な半導体素子により実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体素子は、半導体基板の表面から裏面までを貫通した貫通電極が複数形成され、当該貫通電極が半導体基板表面より上層の多層金属配線層に到達せずに形成されている半導体素子であって、一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されているものである。このように本発明においては、一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されているので、この半導体素子を積層することで積層半導体システムを実現でき、下の半導体素子の表面取り出しパッドと上の半導体素子の裏面取り出しパッドとが接続電極を介して接合し、下の半導体素子の貫通電極とこの貫通電極の直上部分にない上の半導体素子の貫通電極とが導通状態となって、すなわち、積層する度毎に段階的に半導体素子の水平面方向に配線を延線することができ、積層する半導体素子は同一構造でありながら、それぞれの半導体素子間で異なった配線形成を実現でき、具体的には、複数の同一構造の半導体素子を積層した場合に最下層の半導体素子のバンプを外部入出力部として積層した各半導体素子に対して独立した信号のやり取りを行うことができる。全てのパッドが前記関係を有して形成されていてもよいが、少なくとも１つのパッドが当該関係を有して形成されていればよい。多層金属配線層に到達せずにとは、完全に多層金属配線層に到達するものを排除するのではなく、おおよそ到達しない程度の意味である。これは貫通電極を形成する場合に若干多層金属配線層にまで貫通電極が形成されてしまう場合、また、冗長に貫通電極を形成する場合が想定されるからである。
【００１０】
また、本発明に係る半導体素子は、半導体基板の表面から裏面までを貫通した貫通電極が複数形成され、当該貫通電極が半導体基板表面より上層の多層金属配線層を貫通することなく形成されている半導体素子であって、一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されているものである。ここで、多層金属配線層を貫通することなくとは、従来の貫通電極とは異なり半導体素子を上面から下面まで貫通しているわけではないことを示す。
【００１１】
また、本発明に係る半導体素子は必要に応じて、少なくとも一の貫通電極が本半導体装置内のトランジスタ等のスイッチ部と金属配線を介して接続しているものである。このように本発明においては、少なくとも一の貫通電極が本半導体装置内のトランジスタ等のスイッチ部と金属配線を介して接続しているので、この半導体素子を積層させて金属配線を介して選択信号を送ることで積層された半導体素子のうち所望の半導体素子を選択状態とすることができる。
【００１２】
また、本発明に係る半導体システムは必要に応じて、前記貫通電極が前記多層金属配線層の金属材料よりも高い融点の金属材料からなり、当該貫通電極と半導体基板間に絶縁膜が形成されているものである。このような構造の半導体素子であるため、製造時間を短縮すると共に、歩留まり、コスト及び信頼性を改善し、半導体素子内のスペースを有効活用してチップ自体を小型にし、高速動作が可能であると共に、前記半導体素子の構成を実現することができる。
【００１３】
また、本発明に係る半導体素子は必要に応じて、前記貫通電極と半導体基板との間には絶縁材料は介在せず、貫通電極が半導体基板と反対の不純物をドープ、拡散して形成されるものである。このような構造の半導体素子であるため、十分な歩留まりを維持し、コスト上昇を抑え、信頼度を維持する新たな貫通電極構造を提供すると共に、前記半導体素子の構成を実現することができる。
【００１４】
また、本発明に係る半導体システムは必要に応じて、同一構造の前記半導体素子を複数積層させ、当該半導体素子間を接続電極で接続するものである。このように本発明においては、同一構造の前記半導体素子を複数積層させ、当該半導体素子間を接続電極で接続するので、同一構造の半導体素子を積層させて半導体システムを実現しており、同一ライン上で使用する半導体素子を生産でき製造コストを抑えることができ、さらに、異なる半導体素子がないため在庫管理が容易となる。また、半導体素子の貫通電極又は金属配線の配線構造だけでなく、接続電極の配設位置により所定の範囲で所望の回路構成を実現することができる。
【発明を実施するための最良の形態】
【００１５】
（本発明の第１の実施形態）
本発明の第１の実施形態に係る半導体システムについて図１ないし図５に基づき説明する。図１は本実施形態に係る半導体素子を３つ積層した半導体システムの断面図、図２は本実施形態に係る半導体素子を複数積層した半導体システムの断面図、図３ないし図５は本実施形態に係る半導体素子の製造方法の概要フローチャートである。
【００１６】
本実施形態に係る半導体システムを構成する半導体素子１は、半導体基板１０の表面から裏面までを貫通した貫通電極１４が複数形成され、この貫通電極１４が半導体基板１０の表面より上層の多層金属配線層１８に到達せずに形成され、一の貫通電極１４と接続する前記多層金属配線層１８の金属配線１８ａと接続するパッド２１が、他の貫通電極の裏面取り出しパッド２０直上に形成されている構成である。そして、かかる半導体素子を積層して半導体システムが構成されている。
【００１７】
この半導体素子１に、同一の半導体素子を裏面取り出しパッド２０に接続電極１５を配設した上で積層させることで、下の半導体素子の表面取り出しパッド２１と上の半導体素子の裏面取り出しパッド２０に配設された接続電極１５とが接合し、そして、下の半導体素子の貫通電極１４、多層金属配線層１８、接続電極１５、上の半導体素子の貫通電極１４、多層金属配線層１８及び接続電極１５が連接状態となって導通が可能となる。
【００１８】
図１においては、半導体素子に４つの貫通電極を設け、貫通電極１４Ａがトランジスタ１１と金属配線層１８のいずれかの配線を介して導通状態にする。次に、貫通電極１４Ｂと接続する金属配線１８ａと接続する表面取り出しパッド２１を、貫通電極１４Ａの裏面取り出しパッド２０直上に形成する。同様に、貫通電極１４Ｃと接続する金属配線１８ａと接続する表面取り出しパッド２１を、貫通電極１４Ｂの裏面取り出しパッド２０直上に形成し、さらに、貫通電極１４Ｄと接続する金属配線１８ａと接続する表面取り出しパッド２１を、貫通電極１４Ｃの裏面取り出しパッド２０直上に形成した。この半導体素子を、図１に示すように積層させることで、半導体素子１Ａの貫通電極１４Ｂが、金属配線１８ａ、接続電極１５を介し、さらに、半導体素子１Ｂの貫通電極１４Ａを介して半導体素子１Ｂのトランジスタ１１と導通状態となっている。また、半導体素子１Ａの貫通電極１４Ｃが、金属配線１８ａ、接続電極１５を介し、また、半導体素子１Ｂの貫通電極１４Ｂ、金属配線１８ａ、接続電極１５を介し、さらに、半導体素子１Ｃの貫通電極１４Ａを介して半導体素子１Ｃのトランジスタ１１と導通状態となっている。また、半導体素子１Ａの貫通電極１４Ｄが、金属配線１８ａ、接続電極１５を介し、また、半導体素子１Ｂの貫通電極１４Ｃ、金属配線１８ａ、接続電極１５を介し、さらに、半導体素子１Ｃの貫通電極１４Ｂ、金属配線１８ａを介し最上層の表面接続パッド２１と導通状態となっている。
【００１９】
図２は、図１が３つ半導体素子を積層させた半導体システムであるのに対し、Ｎ個の半導体素子１を積層させることに対応することができる半導体素子を２つ積層したものである。例えば、予め３２個の貫通電極１４を埋め込んでおき、半導体素子を４個重ねて使用する場合には４個の貫通電極１４を用い、残りの２８個は別用途に使用するか、使用することなく空きのままにしておく。８個の半導体素子１を重ねて使用する場合には２４個の空きが生じ、１６個の半導体素子１を重ねて使用する場合には１６個の空きが、３２個の半導体素子１まであれば対応することができる。以上の図１及び図２においては、図面の便宜上断面図垂直方向に多層金属配線層１８の金属配線１８ａを段々状に形成しているが断面図方向に段々状に形成してもよく、特に方向は限定されない。また、一方方向のみに金属配線が形成されていく必要もなく、一の方向に延出形成され、途中で他の金属配線を避けるために他方向に形成されてもよい。すなわち、金属配線１８ａの形成の自由度は非常に高く、図１及び図２に示すように、隣のパッドの直上にパッドが形成されていなくとも、さらに隣のパッドの直上であっても良く、特に制限はない。また、図１及び図２において、同一平面状上に貫通電極１４が形成されているが、これは説明の便宜のためであり、同一平面状に貫通電極１４が形成されていなくともよい。
【００２０】
上記半導体素子１の構成要素中、トランジスタ１１、接続電極１５は通常の半導体素子の製造方法により製造されるわけであるが、従来型の貫通電極と異なり、半導体基板のみを貫通し、配線層１８にはほとんど形成されていない。このように今まで従来型の貫通電極しか形成されていなかったのは、深孔への貫通電極金属１４（Cu）の融点が低いため、半導体基板１０の表面の結線金属形成後の孔開口プロセスとなるからである。また、このような従来型の貫通電極には以下のような課題があった。すなわち、従来構造の貫通電極半導体素子では、多層配線プロセス完成後に貫通電極孔を開口しており、半導体基板１０の貫通電極回りに基板−貫通電極間の絶縁膜を形成するには、熱酸化（１０００度Ｃ以上）が出来ない。その理由は金属配線１８ａ（Al、Cu等）の融点が低い（１０００度Ｃ以下）からである。従って、絶縁膜にはデポジション等のプロセスを使用せざる得なく、絶縁膜の膜質が悪くて歩留まり低下、コスト上昇、信頼度劣化の問題点が山積しているという課題を有する。また、従来の貫通電極孔開口エッチングプロセス工程では、半導体基板の表面に積層された厚い絶縁膜（SiO2）を開口してその下の半導体基板も開口エッチングする必要があった。エッチング時、絶縁膜のエッチングレートと半導体基板のエッチングレートが異なるために、エッチング側面形状が悪くなったり、孔径や深さの制御が大変難しくなり、歩留まり低下の原因となっているという課題を有する。また、従来の貫通電極半導体素子では、深孔への貫通電極金属（Cu）の融点が低いため、半導体基板の表面の結線金属形成後の孔開口プロセスとなるため、貫通電極部は他の配線領域として使えないデッドスペースとなり、チップ面積が必要以上に大きくなって肥大するという課題を有する。また、従来の貫通電極半導体素子では、貫通電極の基板表面側からの取り出し口が表面最上層となり、半導体基板上の配線、トランジスター（Tr.）１１への接続距離が長くなり、高速動作の妨げとなるという課題を有する。また、従来の貫通電極半導体素子では、貫通電極の基板表面側からの取り出し口を形成するために、新たに追加金属配線、追加絶縁膜及び追加保護絶縁膜の形成プロセスが追加で必要となり、製造工程が長くなると共に、歩留まり低下、コスト上昇及び信頼度劣化等の問題が生じているという課題を有する。また、従来の貫通電極半導体素子では、深孔開口プロセス及び孔への金属埋め込みメッキプロセスがあるため、孔の大きさ、形状は同じである必要が有り、断面積が異なったり、形状が異なったりした貫通電極を同時に形成することができなかったという課題を有する。
【００２１】
これらの課題に解決すべく、本願の発明者は、以下の半導体素子の製造方法を用いた。すなわち、本製造方法の特徴の１つは、半導体基板１０の開口エッチングプロセス処理は半導体基板１０上のトランジスター（Tr.）１１領域（ウェル、拡散、ゲート）形成前に行うことである。図３に示すように、半導体基板１０（Si）表面にエッチング防止膜４５（SiO2）を形成（酸化、デボ）し、その上から貫通電極ホトマスクによる露光、エッチングで貫通電極形成用パターンを形成する（エッチング防止膜開口部４６が形成される）。このとき、ホトマスクを用いることなく直接露光により同様に形成することができる。エッチング防止膜開口部４６を利用して半導体基板１０の該当部分をエッチングする。一般的にプラズマエッチングを用いるが、ウエットエッチングを用いてもよい。このエッチングを半導体基板１０裏面に貫通するまで行う。エッチング後洗浄し、酸素雰囲気下でSiを酸化させて、半導体基板１０の貫通電極孔の部分の内壁にSiO2を成長させる（温度は１０００度Ｃないし１２００度Ｃが一般的である）。このとき、酸素雰囲気下で酸化させるのではなく、ＣＶＤ（Chemical Vapor Deposition）等の気相成長法でSiO2等を成長させて絶縁膜３４を形成させてもよい。次に、貫通電極孔４７内に高融点金属を充填する。充填する手段はＣＶＤ、蒸着、メッキ等があるが、充填材料の特性によって最適な手法を選択する。例えば、ポリSiの場合にはＣＶＤが最適であるし、タングステンの場合はＣＶＤ若しくは蒸着が最適である。充填が終了すると、洗浄した後、通常の半導体工程を施せばよく、ウェル工程から開始する。最後に、半導体基板１０の裏面絶縁膜３８を形成して開口することでウエハが完成する。図１の接続電極１５は、組み立て前に装着するのが一般的であるが、ウエハが完成して、半導体素子にダイジングする前に接続電極１５を予め装着してもよい。また、接続電極１５は実装側に形成されていて、実装時に結果として半導体素子１の接続電極１５となる構成にすることもできる。
【００２２】
そして、製造された半導体素子の任意の場所に接続電極１５を設け積層することで本半導体システムは完成する。ただし、パッケージングするためのボンディング、モールド、マーキング等は別途必要である。また、当然ではあるが、前記貫通電極１４、多層金属配線層１８、接続電極１５は、必要に応じて形成することとなる。
【００２３】
このように本実施形態に係る半導体システムによれば、半導体基板１０の表面から裏面までを貫通した貫通電極１４が複数形成され、この貫通電極１４が半導体基板１０の表面より上層の多層金属配線層１８に到達せずに形成され、一の貫通電極１４と接続する前記多層金属配線層１８の金属配線１８ａと接続するパッド２１が、他の貫通電極１４の裏面取り出しパッド２０直上に形成されているので、この半導体素子１を積層することで、下の半導体素子１の表面取り出しパッド２１と上の半導体素子の裏面取り出しパッド２０に配設された接続電極１５とが接合し、下の半導体素子１の貫通電極１４とこの貫通電極１４の直上部分にない上の半導体素子１の貫通電極１４とが導通状態となって、すなわち、積層する度毎に段階的に半導体素子の水平面方向に配線を延線することができ、積層する半導体素子は同一構造でありながら、それぞれの半導体素子間で異なった配線形成を実現でき、具体的には、複数の同一構造の半導体素子を積層した場合に最下層の半導体素子のバンプを外部入出力部として積層した各基板に対して独立した信号のやり取りを行うことができる。
【００２４】
なお、前記貫通電極を形成する方法としては前記半導体素子の製造方法以外に、例えば、図４に示す製造方法を用いることができ、以下説明する。例えば、基板最終厚さが５０［μｍ］であれば、貫通電極の深さは５０［μｍ］以上あればよい。ここで、ウエハのプロセス処理時はウエハの強度の関係でウエハの厚さは２００〜５００［μｍ］程度必要とされる。そこで、貫通電極穴４７を深さ６０［μｍ］程度形成しかかる貫通電極穴４７に高融点金属を充填し、半導体基板表面プロセス処理完了後半導体基板表面を研削、エッチングして所望の厚さにすれば、高融点金属が表出し、結果的に貫通電極１４を形成することができる。このように貫通電極１４を形成することにより、貫通電極形成プロセス（特にエッチング部分）が容易となり、全体として製造コストを下げることができる。
【００２５】
また、同様に前記貫通電極を形成する方法としては、前記半導体素子の製造方法以外に、例えば、図５に示す製造方法を用いることができ、この方法によれば略同様の半導体素子１を形成することができるものの、若干の相違がある。その相違とは、貫通電極孔４７がゲート材料の配線の上部までを貫通し、貫通電極孔４７に充填した高融点金属が半導体基板１０の表面の多層金属配線層１８の下層の金属配線１８ａとして用いている部分が異なるからである。この半導体素子１の製造方法は、図５に示すように、半導体基板１０の貫通電極孔４７のための開口エッチングプロセス処理は、ゲート材料の配線を完成させた後に行い、貫通電極孔４７の形成後、半導体基板１０の貫通電極孔４７部分の内壁に絶縁膜３４を形成し、高融点金属を充填して行い、これ以降の処理は図３に示した前記第１の実施形態の製造方法と略同一である。ここで、金属配線１８ａを完成させた後に、貫通電極１４を形成する工程を行っており、貫通電極１４だけでなく半導体基板１０の表面に高融点金属が配設された状態となり、かかる高融点金属を金属配線１８ａとして用いることができる。
【００２６】
（本発明の第２の実施形態）
本発明の第２の実施形態について図６に基づいて説明する。図６は本実施形態に係る半導体素子を４つ積層した半導体システムの断面図である。
【００２７】
本実施形態に係る半導体システムは、前記第１の実施形態と同様に、半導体基板の表面から裏面までを貫通した貫通電極１４が複数形成され、当該貫通電極が半導体基板１０の表面より上層の多層金属配線層１８に到達せずに形成され、一の貫通電極１４と接続する前記多層金属配線層１８の金属配線１８ａと接続するパッド２１が、他の貫通電極１４の裏面取り出しパッド２１直上に形成された構成であって、さらに、複数の表面取り出しパッド２１及び裏面取り出しパッド２０が形成された貫通電極１４が形成された構成である。
【００２８】
図６に示すように半導体システムを構成し、貫通電極１４に対して２つの裏面取り出しパッド２０を形成し、接続電極１５の組み合せにより、任意の半導体素子１に信号を供給したり、単なる貫通するだけの電極等の用途に利用することができる。入力５０（Ａ）は貫通電極１４を通して半導体素子１Ａに入力される。入力５０（Ｂ）は半導体素子１Ａを貫通し、半導体素子１Ｂの入力に繋がれると同時に半導体素子１Ｂを貫通して半導体素子１Ｃの入力に繋がれる。入力５０（Ｃ）は半導体素子１Ａ、１Ｂを貫通し、半導体素子１Ｂから半導体素子１Ｃに接続する接続電極により分岐されて半導体素子１Ｃを貫通し、一方は半導体素子１Ｄの入力用貫通電極に片方は半導体素子１Ｃを貫通し、半導体素子１Ｄも貫通してさらに上層部の半導体素子に供給される。なお、入力５０（Ｃ）の裏面取り出し接続電極は図では１箇所にしてあるが、入力５０（Ａ）、入力５０（Ｂ）、入力５０（Ｃ）、入力５０（Ｄ）のいずれにおいても最初の接続電極は１個でも２個でも良い。次に、入力５０（Ｄ）は、縦にチップ１Ａ、１Ｂ、１Ｃ、１Ｄを貫通するだけの電極として用いている。以上の例題を示したが、本特許構造により接続電極の有無の組み合わせにより自由に任意のチップに信号を送り込む事が可能となる。
【００２９】
次に、本実施形態に係る半導体システムの形成動作であるが、前記第１の実施形態に係る半導体装置の製造方法を用いて同様に形成される。詳細に言えば、複数の裏面取り出しパッド２０を有する貫通電極１４は幅を広くして形成しているので、エッチング時のマスク形成が異なる。また、表面取り出しパッド２１及び裏面取り出しパッド２０を複数形成しているので、表面絶縁膜及び裏面絶縁膜の形成も異なる。
【００３０】
このように本実施形態に係る半導体システムによれば、半導体基板の表面から裏面までを貫通した貫通電極１４が複数形成され、当該貫通電極１４が半導体基板１０の表面より上層の多層金属配線層１８に到達せずに形成され、一の貫通電極１４と接続する前記多層金属配線層１８の金属配線１８ａと接続するパッド２１が、他の貫通電極１４の裏面取り出しパッド２１直上に形成された構成であって、さらに、複数の表面取り出しパッド２１及び裏面取り出しパッド２２が形成された貫通電極が形成されているので、同一構造の半導体素子を用いつつも適切な配線構成を行うことができるだけでなく、同一貫通電極１４を用いて複数の配線構成を行うことができ、複雑に貫通電極１４を複数形成するより容易に形成することができ、さらに、信号の反応性についても同一貫通電極１４から引き出しているので遅延も少なく好ましい。
【００３１】
（その他の実施形態）
なお、前記各実施形態に係る半導体システムを用いることにより、積層された半導体システムにおいて、全く同じ半導体素子１を積層しても、各々の半導体素子１に、自由に異なる信号を入力したり、出力したりすることが可能となり、例えば、メモリ素子８段積層の半導体システムを製造する場合、従来方式では８種類のメモリ素子（Ａ，Ｂ、Ｃ・・Ｈ）を設計・製造する必要が有ったが、例えば、このシステムを１００個量産するとすると、８種類をおのおの１００個ずつ揃える必要が有る。この時に何らかの事故で（歩留まりが悪いとか）Ｃチッフ゜が５０個しか調達できなかったら、システムは５０個しか製造できずに、残りの７品種各５０個、計３５０個は在庫となってしまう。しかしながら、本特許方式のように、全てが同一チップであれば、８［段］＊１００［セット］で800個のメモリを準備すればよくて、それが５０個不足しても、７５０個をセットに組むと９３セット完成できて、残りチップは6個で済む。このように、同一チップで積層が可能になると、設計・開発費用が少なくて済み、生産も簡易で迅速にでき、在庫も有効に活用することができる。
【００３２】
また、前記各実施形態に係る半導体システムにおいて、半導体素子の製造方法は図３ないし図５に示すものを説明したが、他に図７ないし図１０に示す製造方法をも提案することができるので、ここで各図毎に説明をする。なお、図７ないし図１０に示す貫通電極と前記各実施形態に係る貫通電極とは構成も異なり、前記各実施形態に係る貫通電極が高融点金属のみを成形したものであるのに対し、図７ないし図１０に示す貫通電極は半導体基板と反対の不純物をドープ、拡散して形成されるものであり金属を充填するものでもなく、また、貫通電極と半導体基板との間に絶縁層も存在しない。図７に示す方法は、まず、半導体基板１０の表面に拡散防止膜（SiO2）４５を形成（酸化、デポ）し、その上から貫通電極用ホトマスクによる露光、エッチングで、電極形成用パターンとし拡散防止膜開口部４６を形成する。この場合、ホトマスクを用いずに直接露光でも同じ効果が得られる。次に半導体基板１０（P型）と反対導電性（N型）となる不純物（砒素（As）、燐（P）等）をインプランテーション若しくはデポジションを行う。不純物インプランテーション（砒素の場合）はドーズ量１．０×E16〜E20［/cm2］程度が好ましい。これにより拡散防止膜開口４６から、基板に高濃度のN型不純物が添加する。次にこの不純物を深く拡散させるために、引き伸ばし拡散（熱拡散、ランプアニール等）を行う。拡散温度は９５０〜１２００［℃］程度が好ましい。この場合の拡散層の深さは、貫通電極の深さ（半導体基板１０の厚さ）以上が必要であり、半導体基板１０の裏側に達している事を特徴とする。このように貫通電極の深さが、貫通電極引き伸ばし拡散層時にすでに基板裏面に達するまで拡散すれば、ウエーハ完成後（基板プロセス処理後）の基板裏面エッチが不要となり、厚いウエーハのままでの貫通電極１４が得られる。その結果貫通電極１４のN型拡散層が形成される。ここで、拡散層の深さは引き延ばし拡散時間で制御可能である。この条件で形成したN型貫通電極の不純物濃度は１．０×E16〜E17［/cm3］となり、その抵抗値は数1O［hm］で充分電極として仕様に耐える。尚、ここで述べたドーズ量や拡散温度は使用する不純物、装置、電極抵抗、等の条件で大きく変わり得るため、一つの例題であり、他の条件でも可能であり、内容を限定するものではない。引き伸ばし拡散の後は通常の半導体プロセス工程と同じで、例えばCMOS工程の場合は、Well拡散から開始し、最上層金属配線、ボンヂングパッド用保護膜開口まで進む。
【００３３】
この図７に示す製造方法を示したが、貫通電極３１、３２、３３を引き伸ばし拡散を行うと、拡散の性質から、通常であれば深さと同じ距離だけ横方向にも拡散してしまう。すなわち最初から半導体基板厚さ（現状通常であれば約２００ないし６００［um］であるが、半導体基板厚さがこの範囲でなくとも本発明を適用することはできる）の裏側まで拡散させると、貫通電極３１、３２、３３の太さは約４００［um］以上になってしまう。最終製品の半導体基板厚さは５〜１５０［um］（現状この範囲が多いが、この範囲でなくとも本発明を適用することはできる。以下の数値も例示でありこれらに限定されない）である事より、貫通電極用拡散深さは、半導体基板最終厚さより深ければ良いわけである。例えば、半導体基板最終厚さが５０［um］であれば、貫通電極引き伸ばし拡散深さを６０［um］とすれば、貫通電極太さの最小は約１２０［um］まで細く出来る。引き伸ばし拡散以降のプロセス工程は半導体基板厚約２００［um］ないし６００［um］で行い、半導体基板表面プロセス処理完了後半導体基板裏面を研削、エッチして、所望の厚さとすれば、貫通電極１４を裏面から取り出すことができる。これにより、貫通電極の引き伸ばし拡散層の横方向の広がりを制限できて、チップ面積の縮小化が可能となると同時に拡散時間の短縮が計れて、コストが安くなる。このように後の工程で半導体基板裏面を研削、エッチし貫通電極を表出させるのが、図８に示す製造方法である。
【００３４】
次に、図９及び図１０に示す半導体素子の製造方法を説明するが、図７及び図８に示す製造方法により製造された半導体素子との構造的な相違点は、図９及び図１０は貫通電極中に高融点金属材料が形成されている点である。図９に示す製造方法は、半導体基板１０の表面に形成された拡散防止膜４５の拡散防止膜開口部４６から、半導体基板エッチングにより半導体基板１０に貫通電極穴４７を形成し、この貫通電極穴４７にＮ型拡散不純物を多量に含む高融点金属（ドープトポリシリコン等）４１を埋め込む。これを引き伸ばし拡散を行うとP型の半導体基板１０内に埋め込み金属の廻りにＮ型拡散層の貫通電極が形成される。以降は前記図７に示した半導体素子の製造方法と同様である。
【００３５】
図１０に示す半導体素子の製造方法は、貫通電極が、半導体基板１０の表面上に形成された拡散防止膜４５の拡散防止膜開口部４６を通して半導体基板１０を深さ方向にエッチングし、穴又は孔を形成し当該穴又は孔に拡散すべき不純物を注入し、熱拡散により不純物を拡散させて半導体基板１０と貫通電極との間にPN接合を形成し、拡散防止膜４５の拡散防止膜開口部４６から高融点金属材料４１を充填し表面を研磨（CMP等）して平らにする方法である。
また、背景技術で示した図１１においては、同一半導体素子としてメモリ半導体素子を用いて説明したが、本発明はメモリ半導体素子に限らない。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態に係る半導体素子を３つ積層した半導体システムの断面図である。
【図２】本発明の第１の実施形態に係る半導体素子を複数積層した半導体システムの断面図である。
【図３】本発明の第１の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図４】本発明の第１の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図５】本発明の第１の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図６】本発明の第２の実施形態に係る半導体素子を４つ積層した半導体システムの断面図である。
【図７】本発明のその他の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図８】本発明のその他の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図９】本発明のその他の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図１０】本発明のその他の実施形態に係る半導体素子の製造方法の概要フローチャートである。
【図１１】背景技術となるシステム構成ブロック図である。
【図１２】背景技術となる半導体素子を積層した半導体システムの断面図である。
【図１３】背景技術となる半導体素子を積層した半導体システムの断面図である。
【図１４】背景技術となる半導体素子を積層した半導体システムの断面図である。
【符号の説明】
【００３７】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ  半導体素子、メモリ半導体素子
２  論理半導体素子
３  演算半導体素子
４、５、６、７  チップ選択信号配線
８  共通アドレス配線
９  共通信号配線
１０  半導体基板
１１  トランジスタ
１２  ゲート、ゲートと同じ材料の配線
１３  ソース及びドレイン拡散層
１４  貫通電極
１５  接続電極
１６  半導体素子間接続領域
１７  半導体基板領域
１８  多層金属配線層と絶縁層からなる配線層
１８ａ  金属配線
１９  表面電極取り出し配線
２０  裏面取り出し電極
２１  表面取り出し電極
２２  貫通電極迂回配線
３１、３２、３３  拡散層貫通電極
３４  絶縁膜
３５、３６、３７  ウェル拡散層
３８  裏面絶縁膜
４０  ＰＮ接合
４１  高融点金属材料
４５  エッチング防止膜、拡散防止膜
４６  エッチング防止膜開口部、拡散防止膜開口部
４７  貫通電極孔、貫通電極穴
５０Ａ、５０Ｂ、５０Ｃ，５０Ｄ  入力部
【図１】
2007250561.tif 000003
【図２】
2007250561.tif 000004
【図３】
2007250561.tif 000005
【図４】
2007250561.tif 000006
【図５】
2007250561.tif 000007
【図６】
2007250561.tif 000008
【図７】
2007250561.tif 000009
【図８】
2007250561.tif 000010
【図９】
2007250561.tif 000011
【図１０】
2007250561.tif 000012
【図１１】
2007250561.tif 000013
【図１２】
2007250561.tif 000014
【図１３】
2007250561.tif 000015
【図１４】
2007250561.tif 000016