(57)【要約】【課題】  この発明は、解析用にパッドエリアを増やすことなくより多くの信号ラインを持つことで、所望の回路についてより詳細なエリアまでテストを可能にし、不良箇所の特定を容易にする半導体装置を提供する。【解決手段】  この発明による半導体装置のテスト方法は、異なる信号ライン１２、１３と接続される信号パッド１０、２０が積層構造に配置され、下層部に位置する信号パッド２０はテスト専用パッド部として用いられ、上層に位置する信号パッド１０と下層に位置する信号パッド２０との接続状態を切り替えて、それぞれの信号ライン１２、２２に連なる回路のテストを行う。【選択図】    図３
2007250949.tif 000002
【特許請求の範囲】
【請求項１】
異なる信号ラインと接続される信号パッド部が積層構造に配置され、前記下層部に位置する信号パッド部はテスト専用パッド部として用いられ、上層に位置する信号パッド部と下層に位置する信号パッド部との接続状態を切り替えて、それぞれの信号ラインに連なる回路のテストを行うことを特徴とする半導体装置のテスト方法。
【請求項２】
前記下層に位置する信号パッド部と上層の信号パッド部とを短絡して回路のテストを行うことを特徴とする請求項１に記載の半導体装置のテスト方法。
【請求項３】
前記信号パッド部と信号ラインとの間にヒューズ部材が設けられ、テストが行われない信号ラインのヒューズ部材を切断することを特徴とする請求項１または２に記載の半導体装置のテスト方法。
【請求項４】
前記下層に位置する信号パッド部と上層の信号パッド部とを短絡するとともに、テストが行われない信号ラインを切断して回路のテストを行うことを特徴とする請求項１に記載の半導体装置のテスト方法。
【請求項５】
上下方向に同じ位置にある信号パッドにそれぞれ接続される信号ラインを用いる回路は異なる電源ラインに接続されることを特徴とする請求項１または２に記載の半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置のテスト方法に係り、特に、半導体装置のチップ面積を大きくすることなく内部の回路のテストが行える半導体装置のテスト方法に関するものである。
【背景技術】
【０００２】
半導体装置は、高集積化が進むにつれて多ピン化してきている。ところで、大規模かつ複雑なＬＳＩ回路をテストするためのテストパターンの作成作業は、ＬＳＩの設計期間の大きな部分を占める。このため、評価技術として、テスト容易化設計（ＤＦＴ：Ｄｅｓｉｇｎ ｆｏｒ Ｔｅｓｔ）等の手法が確立されてきている。ＤＦＴ設計は、ＬＳＩ回路にできるだけ小規模のテスト回路を付加することによりそのテスト容易性を高め、テストパタンの作成期間やテストパターンサイズ、テスト時間、最終的な故障検出率を最適化するための技術である。このＤＦＴ設計等の手法により、少ないテストパターンで、より多くのエリアをテストできるように設計段階で考慮されている。しかしながら、不良発生時の解析では、不良箇所を特定するのが益々困難になってきている。
【０００３】
内部信号回路の動作をチェックするために、テスト専用のテストパッドを設けた半導体装置がある。このような半導体装置においては、一つの内部信号に対して、一つのテストパッドを設けているため、テストパッドが増加し、チップ面積増大の原因になる。
【０００４】
半導体チップのチップ面積の増大を防ぐために、半導体ウェハのダイシング領域にテスト専用パッドを配置することが提案されている（特許文献１参照）。
【特許文献１】特開２００１−３１３３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した特許文献１に記載のものにおいては、ダイシング領域に設けられているテスト用専用パッドはメインチップ内部の回路に連なる信号線と接続されている。このため、ダイシング時に信号ラインが露出することになり、信頼性に問題がある。
【０００６】
この発明は、上述した問題点を解消するためになされたものにして、解析用にパッドエリアを増やすことなくより多くの信号ラインを持つことで、所望の回路についてより詳細なエリアまでテストを可能にし、不良箇所の特定を容易にする半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００７】
この発明による半導体装置のテスト方法は、異なる信号ラインと接続される信号パッド部が積層構造に配置され、前記下層部に位置する信号パッド部はテスト専用パッド部として用いられ、上層に位置する信号パッド部と下層に位置する信号パッド部との接続状態を切り替えて、それぞれの信号ラインに連なる回路のテストを行うことを特徴とする。
【０００８】
前記下層に位置する信号パッド部と上層の信号パッド部とを短絡して、回路のテストを行えばよい。
【０００９】
また、この発明は、前記パッドと信号ラインとの間にヒューズ部材が設けられ、テストが行われない信号ラインのヒューズ部材を切断するように構成するとよい。
【００１０】
また、この発明は、前記下層に位置する信号パッド部と上層の信号パッド部とを短絡するとともに、テストが行われない信号ラインを切断して、回路のテストを行うように構成するとよい。
【００１１】
更に、この発明は、上下方向に同じ位置にある信号パッドにそれぞれ接続される信号ラインを用いる回路は異なる電源ラインに接続するように構成してもよい。
【発明の効果】
【００１２】
この発明によれば、異なる信号ラインにそれぞれ接続される信号パッド部を積層構造に配置することで、テスト専用パッドを設けるパッドエリアを増やすことなく、より多くの信号ラインを増やすことができる。その結果、チップ面積の増大を招くことなく、詳細なエリアまでテストが可能になり、不良の特定が容易に行える。そして、テスト専用の信号パッド部は、通常の信号パッド部の下層に配置しているため、信号パッド部のラフな加工で下層の信号ラインと接続することができる。
【００１３】
また、テストを行わない信号ラインを回路と切断してテストを行うことで、他の回路の影響を受けることなく、回路のテストを行うことができる。
【００１４】
また、上下方向に同じ位置にある信号パッドにそれぞれ接続される信号ラインを用いる回路は異なる電源ラインに接続することで、電源供給の有無を制御することで、特定回路のみの解析を行うことができる。
【発明を実施するための最良の形態】
【００１５】
この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、説明の重複を避けるためにその説明は繰返さない。
【００１６】
図１は、この発明における半導体装置の信号パッドと信号ラインとの関係を示す等価回路図である。
【００１７】
この発明は、異なる信号ライン１２、１３にそれぞれ接続される信号パッド１０、２０が積層構造に配置され、パッドに対する信号ラインの接続状態を切り替えてテストを行うものであるる。すなわち、信号ライン１２は回路１に繋がり、信号ライン２２は回路２に繋がっている。信号ライン１２は、上部の信号パッド１０と接続され、信号ライン２２は下層部に位置する信号パッド２０と接続される。信号パッド２０はテスト専用パッドとして機能する。上部の信号パッド１０は、テスト時と通常の使用時の両方に用いられる。
【００１８】
回路１のテストを行う時には、信号パッド１０にプローブを接触させ、信号パッド１０、切替部１１、信号ライン１２の経路となる。回路２のテストを行う時には、信号パッド２０、切替部２１、信号ライン２２の経路となる。
【００１９】
この図１においては、信号ラインの切替え動作の理解を容易にするため、平面的に記載しているが、実際の半導体装置では、異なる信号ライン１２、１３にそれぞれ接続される信号パッド１０、２０が積層構造に配置されている。そして、切替部１１、２１として別部材が存在するものではない。
【００２０】
解析等で回路２を詳細に調べたい時には、信号パッド２０にプローブを接触させる必要がある。しかし、信号パッド２０は信号パッド１０の下層に位置し、信号パッド１０と２０とは、通常使用時は絶縁状態にある。そこで、解析等で回路２を詳細に調べたい時には、信号パッド１０と信号パッド２０とを短絡させる。信号パッド１０と２０を短絡させるか否かで信号パッドに対する信号ライン１２または信号ライン２２との接続状態を切り替えるものである。
【００２１】
パッドに対する信号ライン１２または信号ライン２２との接続状態を切り替えにつき、図２及び図３を参照して説明する。図２及び図３はこの発明に用いられる半導体装置の構造を示す概略断面図であり、図２は、上層の信号パッド１０によるテスト時と通常の使用時の状態を示し、図３は、下層の信号パッド２０を用いたテスト時をそれぞれ示している。
【００２２】
図２に示すように、上層の信号パッド１０に信号ライン１２が接続され、この信号ライン１２が回路１に繋がっている。そして、多層配線技術で、信号パッド１０の下層に位置する箇所に信号パッド２０が配置される。信号パッド２０に信号ライン２２が接続され、この信号ライン２２が回路２に繋がっている。
【００２３】
通常のプロービングでは、プローブが上層の信号パッド１０に当接し、信号パッド１０と信号パッド２０とは非接続状態になっている。この状態では、回路１のテストが行える。
【００２４】
解析等により回路２をテストする場合には、信号パッド２０にプロービングさせる必要がある。上記のように、信号パッド１０と信号パッド２０とは非接続状態になっているので、信号パッド１０と信号パッド２０とを短絡させる。このため、図３に示すように、上層の信号パッド１０を例えばＦＩＢ（集束イオンビーム）を用いて、信号パッド１０とその下の絶縁層を除去して、信号パッド２０の表面を露出させ開口部を形成する。そして、金属化合物ガスを吹き付けながらＦＩＢを照射して、開口部にプラグ３０を形成して信号パッド１０と信号パッド２０とを短絡させる。これにより、プラグ３０部分または信号パッド１０にプローブを当接させることで、回路２に繋がる信号ライン２２へ接続させることができる。
【００２５】
上記した実施形態においては、回路２のテストの際に、回路１へも接続された状態になっている。回路によってはその影響が懸念される。そこで、図４に示す実施形態においては、回路１に繋がる信号ライン１２にヒューズ３１を設けている。そして、回路２の解析時には、このヒューズ３１を切断することで、回路１の影響を無くすことができる。このヒューズ３１としては、電気的に切断する電流ヒューズやレーザで溶断するメタルヒューズなどを用いれば良い。
【００２６】
また、ヒューズを用いなくても回路２のテスト時には、ＦＩＢ等により信号ライン１２を切断して、回路１への接続を切断するように構成しても良い。
【００２７】
回路１の影響を無くす別の方法としては、回路１と回路２に供給する電源ラインを分け、回路２の解析時には、回路１の電源ラインをオフ状態とすることで、回路１の影響を無くすことができる。
【００２８】
上述したように、異なる信号ライン１２、２２にそれぞれ接続される信号パッド１０、２０を積層構造に配置することで、テスト専用パッドを設けるパッドエリアを増やすことなく、より多くの信号ラインを増やすことができる。解析用の信号パッド２０は、通常の信号パッド１０の下層に配置しているため、信号パッド部１０のラフな加工で回路２に繋がる信号ライン２２と接続することができる。
【００２９】
図５ないし図８に従い、この発明の他の実施形態につき説明する。図５及び図６は、ある回路１に繋がった信号パッド部分を示す平面図、図７は、図６のａ−ａ線断面図、図８は、上層の信号パッドと下層の信号パッドを接続した状態を示す図６のａ−ａ線断面図である。
【００３０】
上層の信号パッド１０ａが信号ライン１２ａと接続され、信号ライン１２ａが回路１に繋がっている。この信号パッド１０ａも下層に別回路２に繋がる信号ライン２２ａと接続する信号パッド２０ａが配置されている。信号パッド２０ａは、この実施形態においては、信号ライン２２ａが信号パッド１０ａの下層部まで延出することにより形成されている。別々の信号ライン１２ａ、２２ａにそれぞれ接続する信号パッド１０ａと信号パッド２０ａが積層配置されていることにより、信号パッド１０ａにＦＩＢ加工を施すことにより、回路１から回路２への信号ラインを切り替えることができる。
【００３１】
通常のプロービングでは、プローブが上層の信号パッド１０ａに当接し、信号パッド２０ａとは非接続状態になっている。この状態では、回路１のテストが行える。
【００３２】
解析等により回路２をテストする場合には、信号パッド２０ａにプロービングさせる必要がある。信号パッド１０ａと信号パッド２０ａとは非接続状態になっているので、信号パッド１０ａと信号パッド２０ａとを短絡させる。具体的には、信号パッド１０ａから信号ライン１２ａの一部を含む領域３０ａ部分を下層の信号パッド２０ａを構成するメタルの表面が露出するまでＦＩＢにて削り取り、図６及び図７に示すように、開口部３２を設ける。このＦＩＢ加工は、信号パッド２０ａの表面を露出させると共に、回路１に繋がる信号ライン１２ａを切断する。
【００３３】
続いて、金属化合物ガスを吹き付けながらＦＩＢを照射して、図５の領域３０ｂ部分にメタル３３をデポジションする。このメタル３３により、図８に示すように、信号パッド１０ａと信号パッド２０ａを構成するメタル２２ａとが接続される。このようにして、信号パッド１０ａが下層の信号ライン２２ａと接続される。これにより、信号パッド１０にプローブを当接させることで、回路２に繋がる信号ライン２２へ接続させることができる。そして、ＦＩＢ加工により、回路１の信号ライン１２ａは切断されているので、回路２の解析時には、回路１の影響を無くすことができる。
【００３４】
上述した実施形態においては、２つの信号パッドを積層する構成について説明したが、２つ以上、３層、４層など２個以上の信号パッドを積層しても良い。そして、下層のパッドとの接続は、上記したＦＩＢ加工を必要な層まで順次行えば、それぞれの層におけるテストが行える。
【００３５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３６】
【図１】この発明における半導体装置の信号パッドと信号ラインとの関係を示す等価回路図である。
【図２】この発明に用いられる半導体装置の構造を示す概略断面図であり、上層の信号パッドによるテスト時と通常の使用時の状態を示している。
【図３】この発明に用いられる半導体装置の構造を示す概略断面図であり、下層の信号パッドを用いたテスト時を示している。
【図４】この発明に用いられる半導体装置の異なる実施形態の構造を示す概略断面図である。
【図５】この発明の他の実施形態を示し、ある回路に繋がった信号パッド部分を示す平面図である。
【図６】この発明の他の実施形態を示し、ある回路に繋がった信号パッド部分を示す平面図である。
【図７】図６のａ−ａ線断面図である。
【図８】上層の信号パッドと下層の信号パッドを接続した状態を示す図６のａ−ａ線断面図である。
【符号の説明】
【００３７】
１０  信号パッド
１２  信号ライン
２０  信号パッド
２２  信号ライン
【図１】
2007250949.tif 000003
【図２】
2007250949.tif 000004
【図３】
2007250949.tif 000005
【図４】
2007250949.tif 000006
【図５】
2007250949.tif 000007
【図６】
2007250949.tif 000008
【図７】
2007250949.tif 000009
【図８】
2007250949.tif 000010