(57)【要約】【課題】液晶表示装置等の表示駆動回路において、表示データをメモリに格納する際にデータ量を削減することでメモリサイズ低減による低コスト化を実現し、特定の表示画像での画質劣化も低減する。【解決手段】メモリ部１１２の入出力表示データであるＲＧＢデータ（ｄ１，ｄ２）に対し、フォーマット判断部１０２で、水平２画素の色差（Ｕ，Ｖ）差異情報と、レジスタ設定されるＵ差，Ｖ差の閾値との比較をもとに、メモリ１０６に格納するＹＵＶフォーマットをＡ又はＢから選択する。フォーマット変換部１１３でＡ又はＢのＹＵＶフォーマット変換したＹＵＶデータ・情報（ｄ３）をメモリ１０６に格納する。Ａ又はＢのＹＵＶフォーマットの選択は、色差差異情報が閾値と比べ小の場合はＹＵＶ４２２（Ｂ変換）とし、大の場合は各画素のＹ，Ｕ，Ｖの下位ビットを削減したもの（Ａ変換）とする。【選択図】図１
2007108439.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される第１のフォーマットの表示データを第２のフォーマットへ変換するデータ圧縮回路と、
前記第２のフォーマットの表示データを格納する記憶回路と、
前記第２のフォーマットの表示データを前記第１のフォーマットへ変換するデータ伸張回路と、
前記第１のフォーマットの表示データの示す複数の階調に対応する複数の電圧を生成する電圧生成回路と、
前記複数の電圧から前記第１のフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備え、
前記第１のフォーマットの表示データに応じた電圧を表示パネルの表示素子へ出力する表示駆動回路であって、
前記データ圧縮回路における変換による前記第２のフォーマットは、データ量の異なる複数の種類が存在し、前記第１のフォーマットの表示データにおける隣接する複数の画素の情報に応じて、前記複数の種類の第２のフォーマットからいずれかを選択し、選択した第２のフォーマットに変換された表示データを前記記憶回路に格納することを特徴とする表示駆動回路。
【請求項２】
外部から入力される第１のフォーマットの表示データを第２のフォーマットへ変換するデータ圧縮回路と、
前記第２のフォーマットの表示データを格納する記憶回路と、
前記第２のフォーマットの表示データを前記第１のフォーマットへ変換するデータ伸張回路と、
前記第１のフォーマットの表示データの示す複数の階調に対応する複数の電圧を生成する電圧生成回路と、
前記複数の電圧から前記第１のフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備え、
前記第１のフォーマットの表示データに応じた電圧を表示パネルの表示素子へ出力する表示駆動回路であって、
前記表示データの成分と比較する為の閾値の設定値を格納するレジスタ回路を備え、
前記データ圧縮回路における変換による前記第２のフォーマットは、データ量の異なる複数の種類が存在し、前記第１のフォーマットの表示データにおける隣接する複数の画素の情報と前記レジスタ回路に設定されている閾値との比較に応じて、前記複数の種類の第２のフォーマットからいずれかを選択し、選択した第２のフォーマットに変換された表示データを前記記憶回路に格納することを特徴とする表示駆動回路。
【請求項３】
請求項１または２に記載の表示駆動回路において、
前記第１のフォーマットはＲＧＢフォーマットであり、
前記第２のフォーマットはＹＵＶフォーマットであることを特徴とする表示駆動回路。
【請求項４】
請求項１または２に記載の表示駆動回路において、
前記第２のフォーマットはＹＵＶフォーマットであり、
前記データ圧縮回路は、前記表示データにおける隣接する複数の画素の色差差異情報に応じて、前記複数の種類のＹＵＶフォーマットから、前記記憶回路に格納する表示データのＹＵＶフォーマットを選択することを特徴とする表示駆動回路。
【請求項５】
請求項１記載の表示駆動回路において、
前記第２のフォーマットはＹＵＶフォーマットであり、
前記第１のフォーマットの表示データをもとに、前記表示データにおける隣接する複数の画素の色差差異情報を検出し、前記色差差異情報との大小関係を比較する為の閾値情報を用いて比較し、その結果をもとに前記複数の種類のＹＵＶフォーマットから前記記憶回路に格納する表示データのＹＵＶフォーマットを選択する回路を有し、
前記選択する回路で用いられる前記閾値情報は、当該表示駆動回路の内部に格納されていることを特徴とする表示駆動回路。
【請求項６】
請求項２記載の表示駆動回路において、
前記第２のフォーマットは、ＹＵＶフォーマットであり、
前記第１のフォーマットの表示データをもとに、前記表示データにおける隣接する複数の画素の色差差異情報を検出し、前記色差差異情報との大小関係を比較する為の閾値情報を用いて比較し、その結果をもとに前記複数の種類のＹＵＶフォーマットから前記記憶回路に格納する表示データのＹＵＶフォーマットを選択する回路を有し、
前記選択する回路で用いられる前記閾値情報は、前記レジスタ回路の設定値が入力されることを特徴とする表示駆動回路。
【請求項７】
請求項５または６に記載の表示駆動回路において、
前記閾値情報は、前記表示データにおける隣接する水平２画素のＵ成分の差を示す値及びＶ成分の差を示す値であり、
前記選択する回路は、前記表示データにおける隣接する水平２画素のＵ成分及びＶ成分の色差差異情報を検出し、検出した情報と前記閾値情報とを、前記Ｕ成分及びＶ成分のそれぞれについて比較し、それらの大小関係に応じて、前記記憶回路に格納する表示データのＹＵＶフォーマットを選択することを特徴とする表示駆動回路。
【請求項８】
請求項７記載の表示駆動回路において、
前記ＹＵＶフォーマットは、フレームを構成する水平及び垂直方向の画素における隣接する複数の画素においてＹ，Ｕ，Ｖ成分を表すデータをそれぞれ複数ビットで持つフォーマットであり、
前記複数の種類のＹＵＶフォーマットのうち、
第１のＹＵＶフォーマットは、前記隣接する水平２画素の各画素のＹ成分及びＵ成分及びＶ成分を表す各データビットの下位複数ビットを間引きしたデータを持つフォーマットであり、
第２のＹＵＶフォーマットは、
前記隣接する水平２画素の各画素のＹ成分のデータと、
前記各画素のＵ成分を平均化した成分のデータ及びＶ成分を平均化した成分のデータとを持つフォーマットであり、
前記第１と第２のＹＵＶフォーマットにおける選択では、前記Ｕ及びＶ成分の色差差異情報がともに前記閾値よりも小の場合は前記第２のＹＵＶフォーマットへの変換を選択し、前記Ｕ及びＶ成分の色差差異情報のいずれかが前記閾値よりも大の場合は前記第１のフォーマットへの変換を選択することを特徴とする表示駆動回路。
【請求項９】
請求項１または２に記載の表示駆動回路において、
前記記憶回路に格納する前記第２のフォーマットの表示データは、前記複数の種類の第２のフォーマットのうちから選択された第２のフォーマットを識別する為の情報と共に前記記憶回路に格納され、
前記データ伸長回路は、前記記憶回路に格納されている表示データを処理する際に、前記第２のフォーマットを識別する為の情報を参照して前記表示データの第２のフォーマットを認識することを特徴とする表示駆動回路。
【請求項１０】
請求項２記載の表示駆動回路において、
前記レジスタ回路における前記閾値の設定値は、当該表示駆動回路の外部から設定の変更が可能であることを特徴とする表示駆動回路。
【請求項１１】
外部から入力された表示データに応じた電圧を表示パネルへ出力する表示駆動回路であって、
外部からの第１のフォーマットの表示データを第２のフォーマットへ変換するための第１の変換回路と、
前記第１の変換回路からの前記第２のフォーマットの表示データを記憶するための記憶回路と、
前記記憶回路からの前記第２のフォーマットの表示データを前記第１のフォーマットへ変換するための第２の変換回路と、
複数の表示データに対応する複数の電圧を生成するための電圧生成回路と、
前記複数の電圧から、前記第２の変換回路からの前記第１のフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備え、
前記第１の変換回路は、前記第１または第２のフォーマットの表示データに応じて、複数の異なるデータ削減方法から、前記記憶回路へ格納する前記第２のフォーマットの表示データのデータ削減方法を選択し、選択されたデータ削減方法に従って前記第２のフォーマットの表示データを変換してデータ量を削減することを特徴とする表示駆動回路。
【請求項１２】
外部から入力された表示データに応じた電圧を表示パネルへ出力する表示駆動回路であって、
外部からのＲＧＢフォーマットの表示データをＹＵＶフォーマットへ変換するための第１の変換回路と、
前記第１の変換回路からの前記ＹＵＶフォーマットの表示データを記憶するための記憶回路と、
前記記憶回路からの前記第２のフォーマットの表示データを前記ＲＧＢフォーマットへ変換するための第２の変換回路と、
複数の表示データに対応する複数の電圧を生成するための電圧生成回路と、
前記複数の電圧から、前記第２の変換回路からの前記ＲＧＢフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備え、
前記第１の変換回路は、前記ＹＵＶフォーマットの表示データのＵ成分とＶ成分に応じて、複数のデータ圧縮方法から前記記憶回路へ格納する前記ＹＵＶフォーマットの表示データのデータ圧縮方法を選択し、選択されたデータ圧縮方法に従って前記ＹＵＶフォーマットの表示データを圧縮することを特徴とする表示駆動回路。
【請求項１３】
表示データを格納するメモリと前記メモリを制御するメモリ制御回路とを有し、前記表示データに応じた電圧によって表示パネルを駆動する表示駆動回路であって、
前記メモリ制御回路は、
入力されたＲＧＢフォーマットの表示データを、シリアル／パラレル変換して、ＹＵＶフォーマットの表示データに変換する処理と、
前記ＹＵＶフォーマットの表示データにおける隣接する複数の画素における色差差異情報と、設定されている閾値情報との比較判断により、その大小関係に応じて、複数の種類のフォーマット変換方法からいずれかを選択する処理と、
前記ＹＵＶフォーマットの表示データを、前記複数の種類のフォーマット変換方法に従ってそれぞれＹ’Ｕ’Ｖ’フォーマットにフォーマット変換する処理と、
前記それぞれのＹ’Ｕ’Ｖ’フォーマットに変換された表示データの出力を、前記フォーマット変換方法の選択に基づき切り替え、前記選択されたフォーマット変換方法に従って変換されたＹ’Ｕ’Ｖ’フォーマットの表示データを、そのフォーマットを識別する情報と共に前記メモリに格納する処理と、
前記メモリに格納されているＹ’Ｕ’Ｖ’フォーマットの表示データを、前記フォーマットを識別する情報に基づき認識して、前記表示パネルへ出力するためのＲＧＢフォーマットへ変換し、パラレル／シリアル変換して出力する処理とを行い、
前記複数の種類のフォーマット変換方法における変換後のフォーマットは、前記表示データにおける隣接する複数の画素のＹ，Ｕ，Ｖデータの下位ビットを削減する第１のフォーマットと、前記隣接する複数画素単位でＵ及び／又はＶデータを平均化する第２のフォーマットとを有することを特徴とする表示駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ型液晶等のアクティブ・マトリクス型表示装置に関し、特に、表示装置の表示駆動回路におけるメモリに格納する表示データの圧縮やデータフォーマットの選択や変換などの処理による、低コスト化、画質劣化削減・高画質化の技術に関する。
【背景技術】
【０００２】
ＴＦＴ型液晶等のアクティブ・マトリクス型表示装置において、特に携帯電話機等のモバイル向けのＬＣＤドライバ（駆動回路）については、静止画や待ち受け画面時にＣＰＵ（ＭＰＵ）−ＬＣＤドライバの間のデータ通信を無くすことによる低消費電力化を目的に、フレームメモリを内蔵したＬＣＤドライバが普及している。
【０００３】
前記静止画や待ち受け画面等においては、ＬＣＤドライバのフレームメモリにより１フレームデータを持つ事が可能となるので、フレームメモリから同じデータを読み出すことで、ＣＰＵとＬＣＤドライバとのデータ通信を行わないで表示する事が可能となる。
【０００４】
しかし、前記ＬＣＤドライバにフレームメモリを持つ場合、チップサイズが大きくなりコストが増加する。一方、市場では一般にシステムの低価格化の要求が進み、ＬＣＤドライバの省チップサイズ化が求められている。その為、フレームメモリを持つ場合によるコストの増加が無い又は少ないＬＣＤドライバが市場に求められている。
【０００５】
そこで、従来技術のＬＣＤドライバでは、表示データをＲＧＢ−ＹＵＶ変換（即ちＲＧＢフォーマットからＹＵＶフォーマットへ変換）し、特にＹＵＶ４２２フォーマットで表示データをメモリ（フレームメモリ）に格納する事により、換言すれば圧縮によるメモリ格納データ量の減少により、省チップサイズ化を実現している。なおＹは輝度、Ｕ，Ｖは色差を表す。
【０００６】
以下では、本発明との比較のために、従来の液晶表示装置（ＬＣＤ）における表示駆動の方式（システム及び方法）について簡単に説明する。従来方式では、液晶表示装置において、表示データをメモリに格納する前に、入力された表示ＲＧＢデータ２４ビットを、シリアル／パラレル変換し、パラレル化された水平２画素分のＲＧＢ２４ビット×２のデータをＹＵＶデータで変換し、ＹＵＶ４２２フォーマットに変換する。
【０００７】
ここで、前記ＹＵＶ４２２フォーマットとは、輝度（Ｙ）情報は１画素毎に情報を削減しないで持ち、色差（Ｕ，Ｖ）情報は水平２画素において平均化するフォーマットである。このＹＵＶ４２２フォーマットにおいて、水平２画素の色差（Ｕ，Ｖ）情報を平均化する理由としては、人間の目には画質劣化として判断されにくい視覚特性によるものである。
【０００８】
結果として、入力表示データは、水平２画素辺りの４８ビットであるのに対し、ＹＵＶ４２２フォーマットでは水平２画素辺り３２ビットとする事が可能となり、相対的にメモリに格納するデータ量を約３割削減できる。
【０００９】
また、表示データに対するＹＵＶ処理（ＹＵＶフォーマット変換処理）に関連して、特開２００３−１２３０６２号公報（特許文献１）及び特開２００５−０５５８２４号公報（特許文献２）が挙げられる。
【００１０】
特開２００３−１２３０６２号公報（特許文献１）では、ＬＣＤ制御部において、複数の異なるＹＵＶ−Ｙ’Ｕ’Ｖ’変換処理を行うテーブルを設けており、これらの変換テーブルの中からひとつを選択し、ＹＵＶ−Ｙ’Ｕ’Ｖ’変換処理を行う。これにより、表示画像に合ったＹＵＶ−Ｙ’Ｕ’Ｖ’変換を行い、その後ＹＵＶ−ＲＧＢ変換処理を行っている。
【００１１】
また、特開２００５−０５５８２４号公報（特許文献２）では、ＲＧＢデータをＹＵＶデータに変換し、変換されたＹＵＶフォーマットは輝度成分と色差成分に分けて、入力データの色空間の特性を考慮して、データ圧縮処理を行う。この時、輝度（Ｙ）データはハフマン符号化処理により可逆圧縮を実現し（即ちデータ依存で圧縮率変化）、色差（Ｕ，Ｖ）データは情報量を削減した後に量子化可逆圧縮を行う事で、表示データの情報量を少なくする事を実現している。
【特許文献１】特開２００３−１２３０６２号公報
【特許文献２】特開２００５−０５５８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、前記従来方式のメモリ格納データ圧縮の技術では、ＹＵＶ４２２フォーマットでは、水平２画素の色差（Ｕ，Ｖ）情報を平均化しているので、これら情報のデータ差異が大きくなるにつれて、元のデータとの誤差が大きくなり、画質劣化が顕著となる。
【００１３】
上記の画質劣化が顕著に見られる表示画像の例としては、ホワイトやグレー等の背景色の上にカラー文字／線などを表示させた場合が挙げられる。この場合、色差（Ｕ，Ｖ）データの誤差により、背景色とカラー文字／線の境界線において、色味の変化や滲みが発生する事が考えられる。
【００１４】
また、前記特開２００３−１２３０６２号公報（特許文献１）に関しては、複数のテーブルの選択については外部から設定するものであり、表示データを基にＹＵＶ−ＹＵＶ変換を行っていない為に、あらゆる表示データに関しては対応できない。また、複数のテーブルを持つことからチップサイズが増加することになる。
【００１５】
また、前記特開２００５−０５５８２４号公報（特許文献２）の場合においては、データに依存して圧縮率が変化する為に、メモリとして、圧縮率がワーストケースでのメモリサイズが必要となる。また、メモリにデータを格納する際の圧縮という観点については記載していない。
【００１６】
以上を踏まえ、本発明の目的は、液晶表示装置等の表示駆動回路において、表示データをメモリに格納する際に、ＹＵＶフォーマット等によりデータの圧縮（フォーマット変換）を行ってデータ量を削減することでメモリサイズ低減による低コスト化を実現すると共に、従来技術（従来ＹＵＶフォーマットによるメモリ圧縮方式）で課題であった特定の表示画像での画質劣化、例えばカラー文字／線などにおいて見られる滲み等の画質劣化を低減して高画質化を実現できる表示駆動回路の技術を提供することである。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明の表示駆動回路は、表示データを格納する為のメモリ（記憶回路）を内蔵などの形で有する表示装置用駆動装置に適用されるものであって、以下に示す技術的手段を備えることを特徴とする。
【００１８】
本表示駆動回路は、入力データをもとに、メモリに格納するデータをＹＵＶフォーマット等として圧縮する処理、換言すれば、表示データのフォーマット変換を行ってメモリ格納データ量を削減する処理を行う手段を備える。この手段は、例えばＲＧＢフォーマットからＹＵＶフォーマットへの変換（ＹＵＶ−Ｙ’Ｕ’Ｖ’フォーマット変換を含む）を行う、データ削減方法などのそれぞれ異なる複数の種類の変換を行う手段（フォーマット変換部１１３など）と、表示データ、特にその色差（Ｕ，Ｖ）情報・データに応じて、メモリに格納するフォーマットや変換の方法などを判断し前記複数の種類のうちから選択する手段（フォーマット判断部１１２など）とを備える。これら手段により、メモリ格納データ量を削減し、システム低コスト化と画質劣化削減の両方を実現するものである。
【００１９】
本発明では、例えば従来のＹＵＶ４２２フォーマット変換では、水平２画素の色差情報の差異が大きい表示画像おいて、色差データを平均化することにより、元の色差データとの誤差が大きくなることに着目した。本発明では、元（変換前）の隣接する複数の画素の色差差異情報が大きい場合には、その各画素のＹ，Ｕ，Ｖデータの下位複数ビットを削減（間引き）する事で、前記誤差が小さいＹＵＶフォーマットデータとなる。その結果、前記画質劣化を低減できる。
【００２０】
本発明の表示駆動回路は、詳しくは例えば以下の構成を有する。本表示駆動回路は、外部から入力される第１のフォーマットの表示データを第２のフォーマットへ変換するデータ圧縮回路と、第２のフォーマットの表示データを格納する記憶回路と、第２のフォーマットの表示データを第１のフォーマット（またはその他の第３のフォーマット）へ変換するデータ伸張回路と、第１のフォーマットの表示データの示す複数の階調に対応する複数の電圧（階調電圧）を生成する電圧生成回路と、前記複数の電圧から第１（または第３）のフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備え、表示データに応じた電圧を表示パネルの表示素子へ出力する回路である。そして、本回路は、前記データ圧縮回路における第２のフォーマットへの変換は、データ量などの異なる複数の種類が存在し、前記表示データにおける隣接する複数の画素の情報、特に一旦ＹＵＶ変換されたＹＵＶフォーマットの表示データにおける各画素の色差情報に応じて、前記複数の種類の第２のフォーマットからいずれかを選択し、選択した第２のフォーマットに変換された表示データを記憶回路に格納する。
【００２１】
本表示駆動回路は、さらに、前記選択のために前記表示データの画素の成分と比較する為の閾値（比較値、参照値）の設定値（それぞれＴｕ，Ｔｖとする）を格納するレジスタ回路を備える。第２のフォーマットへの変換は、表示データの画素の成分とレジスタ回路に設定される閾値との比較に応じて、その大小関係により、前記複数の種類からいずれかを選択する。レジスタ回路における閾値は、当該表示駆動回路の外部から設定の変更が可能であり、例えば複数値から選択可能とする。
【００２２】
本表示駆動回路では、入出力される表示データは例えばＲＧＢフォーマットのデータである。メモリに格納する表示データは、例えばＲＧＢ−ＹＵＶ変換あるいはＹＵＶ−Ｙ’Ｕ’Ｖ’変換された、ＹＵＶフォーマット（Ｙ’Ｕ’Ｖ’フォーマットを含む）のデータである。
【００２３】
また本回路は、メモリに格納するデータのＹＵＶフォーマットの選択において、ＹＵＶフォーマットのデータにおける隣接する複数の画素の情報、例えば水平２画素における色差差異情報に応じて、前記複数の種類のＹＵＶフォーマットから選択する。また本回路は、選択されたＹＵＶフォーマットへと変換されたデータを、選択されたフォーマット等を識別する情報（フォーマット情報）と共にメモリへ格納する。
【００２４】
また本回路では、例えば、前記第２のフォーマットであるＹＵＶフォーマットは、隣接する水平２画素においてＹ，Ｕ，Ｖ成分の情報・データ｛第１画素：Ｐ１（Ｙ１，Ｕ１，Ｖ１），第２画素：Ｐ２（Ｙ２，Ｕ２，Ｖ２）｝をそれぞれ持つ。本回路は、例えばＰ１のＹＵＶデータ（Ｙ１,Ｕ１,Ｖ１）及びＰ２のＹＵＶデータ（Ｙ２,Ｕ２,Ｖ２）をもとに、色差差異情報（|Ｕ１−Ｕ２|，|Ｖ１−Ｖ２|）を算出し、これらと、設定された色差差異情報に関する閾値（Ｔｕ，Ｔｖ）との比較を行い、その大小により、メモリに格納するデータのＹＵＶフォーマットを選択する。
【００２５】
また、前記複数の種類のフォーマットとして、例えば、第１（Ａ）のＹＵＶフォーマットでは、水平２画素の各画素（Ｐ１，Ｐ２）における輝度（Ｙ）及び色差（Ｕ，Ｖ）情報について下位複数ビットを削減（間引き）したフォーマットとする（Ｐ１：（Ｙ１／２ａ，Ｕ１／２ｂ，Ｖ１／２ｃ）、Ｐ２：（Ｙ２／２ａ，Ｕ２／２ｂ，Ｖ２／２ｃ）、但しａ，ｂ，ｃはそれぞれ１以上の整数）。また、第２（Ｂ）のＹＵＶフォーマットでは、輝度情報については各画素（Ｐ１，Ｐ２）の情報量を削減しないでそのままとし、色差情報については各画素の色差情報を平均化したもの（Ｐ１，Ｐ２ともに：（Ｕ１＋Ｕ２）／２，（Ｖ１＋Ｖ２）／２）としたフォーマット、例えばＹＵＶ４２２フォーマットと同じとする。
【００２６】
例えば、前記第１と第２のＹＵＶフォーマットにおける選択では、前記Ｕ，Ｖの色差差異情報がともに前記閾値よりも小の場合は前記第２のＹＵＶフォーマットを選択し、前記Ｕ，Ｖの色差差異情報のいずれかが前記閾値よりも大の場合は前記第１のフォーマットを選択する。
【００２７】
また例えば、本回路は、外部から入力された表示データに応じた電圧を表示パネルへ出力する表示駆動回路であって、外部からの第１のフォーマット（ＲＧＢフォーマット等）の表示データを第２のフォーマット（ＹＵＶフォーマット等）へ変換するための第１の変換回路と、第１の変換回路からの第２のフォーマットの表示データを記憶するための記憶回路と、記憶回路からの第２のフォーマットの表示データを第１のフォーマットへ変換するための第２の変換回路と、複数の表示データに対応する複数の電圧を生成するための電圧生成回路と、複数の電圧から第２の変換回路からの第１のフォーマットの表示データに応じた電圧を選択する電圧選択回路とを備える。そして、第１の変換回路は、第１または第２のフォーマットの表示データに応じて、複数の異なるデータ削減方法から、記憶回路へ格納する第２のフォーマットの表示データのデータ削減方法を選択し、選択されたデータ削減方法に従って第２のフォーマットの表示データを変換してデータ量を削減する。
【００２８】
また例えば、本回路は、第１の変換回路は、ＹＵＶフォーマットの表示データのＵ成分とＶ成分に応じて、複数のデータ圧縮方法から記憶回路へ格納するＹＵＶフォーマットの表示データのデータ圧縮方法を選択し、選択されたデータ圧縮方法に従ってＹＵＶフォーマットの表示データを圧縮する。
【００２９】
また例えば、本回路は、表示データを格納するメモリを制御するメモリ制御回路を有する。メモリ制御回路は、入力された第１のフォーマット（ＲＧＢフォーマット等）の表示データをメモリに格納する際に、第１のフォーマットの表示データをシリアル／パラレル変換して一旦第２のフォーマット（ＹＵＶフォーマット等）の表示データへ変換（ＲＧＢ−ＹＵＶ変換）する処理と、第２のフォーマットの表示データの隣接する複数の画素における色差情報と、設定されている閾値情報との比較判断をもとに、その大小関係に応じて、複数の種類のフォーマット変換方法（ＹＵＶ−Ｙ’Ｕ’Ｖ’変換等）からいずれかを選択する処理と、第２のフォーマットの表示データを複数の種類の第３のフォーマット（Ｙ’Ｕ’Ｖ’フォーマット等）にそれぞれ変換（ＹＵＶ−Ｙ’Ｕ’Ｖ’変換）する処理と、それぞれの変換後の第３のフォーマットの表示データの出力を、前記フォーマット変換方法の選択に基づき切り替え、選択された表示データの出力を、選択されたフォーマット等を識別する情報と共にメモリに格納する処理を行う。また、メモリ制御回路は、メモリに格納されている第３のフォーマットの表示データを表示パネルへ出力する際に、前記フォーマット等を識別する情報に基づき認識して、表示パネルへ出力するための第４のフォーマット（ＲＧＢフォーマット等）へ変換（Ｙ’Ｕ’Ｖ’−ＲＧＢ変換）し、パラレル／シリアル変換して出力する処理を行う。
【００３０】
前記複数の種類のフォーマット変換方法は、表示データにおけるＹ，Ｕ，Ｖデータの下位ビットを削減する１種類以上の第１（Ａ）の方法と、Ｕ及び／又はＶデータを隣接する複数の画素ごとに平均化する１種類以上の第２（Ｂ）の方法とを有する。前記フォーマット等の種類は、表示データにおける隣接する複数の画素の単位（水平２画素など）、Ｙ，Ｕ，Ｖデータの各ビットの削減量、複数の画素における平均化の仕方などの組み合わせによる。
【発明の効果】
【００３１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、液晶表示装置等の表示駆動回路において、表示データをメモリに格納する際にデータの圧縮（フォーマット変換）を行ってデータ量を削減することでメモリサイズ低減による低コスト化を実現すると共に、従来技術で課題であった特定の表示画像での画質劣化を低減して高画質化を実現できる。
【００３２】
特に、ＹＵＶフォーマットによるメモリに格納するデータ量を削減する事で低コスト化を実現でき、また自然画等において従来ＹＵＶフォーマットと同等の画質であり、かつ水平２画素の色差情報の差異が大きいカラー文字／線などの表示画像において滲み等が軽減され、高画質化を実現可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図１〜図９は、本実施の形態を説明するためのものである。
【００３４】
以下の実施の形態においては、本発明の表示駆動回路（表示装置用駆動装置）による表示装置の一例として、ノーマリ・ブラック方式で画像を表示する液晶表示装置を例として説明するが、その画素構造を変更することにより、ノーマリ・ホワイト方式で画像を表示する液晶表示装置にも適用可能であることは言うまでもない。
【００３５】
（実施の形態１）
本実施の形態１では、表示駆動回路においてメモリに格納する表示データをＹＵＶフォーマットに変換してフレームデータ量を圧縮する。これによりメモリサイズを削減し低コスト化を実現すると共に、メモリに格納されるＹＵＶフォーマット表示データは、表示データの色差（Ｕ，Ｖ）情報に基づき、従来のＹＵＶ４２２フォーマットと、水平２画素（Ｐ１，Ｐ２）の各画素のＹ，Ｕ，Ｖデータの下位ビットを削減（間引き）したＹＵＶフォーマットとから、入力表示データに対しデータ誤差量が少なくなるＹＵＶフォーマットを選択してフォーマット変換する。これにより、画質劣化が少ないメモリ格納データの圧縮を実現する。なお、表示データにおいて隣接する任意の水平２画素を、Ｐ１，Ｐ２と表している。
【００３６】
まず、図１（ａ），（ｂ）を用いて、本実施の形態１の表示駆動回路における、メモリ制御方法（メモリ格納データ処理方法）に関して説明する。図１（ａ）は、メモリとそのメモリ周辺の回路構成を含むメモリ部（メモリ処理部）１１２のブロック構成を示している。図１（ｂ）は、メモリ格納データ処理におけるフォーマット変換内容や選択条件等のフォーマット変換形式１１４について示す。
【００３７】
以下にメモリ部１１２の内部構成について説明する。本表示駆動回路におけるメモリ部１１２において、入力される表示データは２４ビット（＝８ビット×３）のＲＧＢデータ（ｄ１）であり、出力される表示データは２４ビット（＝８ビット×３）のＲＧＢデータ（ｄ２）である。メモリ１０６に格納されるデータは、フォーマット変換部１１３でＹＵＶフォーマット変換されたＹＵＶデータ及びフォーマット情報（ｄ３）である。
【００３８】
メモリ部１１２は、Ｓ／Ｐ変換部１００、ＹＵＶ変換部（ＲＧＢ−ＹＵＶ変換部）１０１、フォーマット判断部（メモリ格納データフォーマット判断部）１０２、フォーマット変換部（メモリ格納データフォーマット変換部）１１３、スイッチ部（２セレクタスイッチ）１０５、メモリ（表示データ格納メモリ）１０６、ＲＧＢ変換部（ＹＵＶ―ＲＧＢ変換部）１０７、Ｐ／Ｓ変換部１０８の各部（ブロック）を有する。フォーマット変換部１１３は、Ａ（第１）変換部（ＹＵＶデータのＡフォーマット変換部）１０３とＢ（第２）変換部（ＹＵＶデータのＢフォーマット変換部）１０４を有する。特に破線で示す１０１，１０２，１１３，１０５から成る部分は、メモリ格納データ圧縮部などと言い換えてもよい。また、フォーマット変換部１１３等は、データ量を減らす圧縮回路に相当する。ＲＧＢ変換部１０７は、前記圧縮回路に対応した、データ量を戻す伸長回路に相当する。
【００３９】
Ｓ／Ｐ変換部１００は、表示入力されたＲＧＢデータ（ｄ１）をシリアル−パラレル変換する回路である。ＹＵＶ変換部１０１は、Ｓ／Ｐ変換部１００でパラレル化された表示データをＲＧＢ−ＹＵＶ変換する回路である。ＹＵＶ変換部１０１は、ＲＧＢフォーマットからＹＵＶフォーマットへ変換された表示データを、後段のフォーマット判断部１０２及びフォーマット変換部１１３へ出力する。表示データにおける水平２画素（Ｐ１，Ｐ２）のＹＵＶ情報（Ｙ１，Ｕ１，Ｖ１），（Ｙ２，Ｕ２，Ｖ２）が、必要に応じて出力される。
【００４０】
フォーマット判断部１０２は、前記パラレル化及びＹＵＶ変換された水平２画素（Ｐ１，Ｐ２）のＹＵＶ情報における第一画素（Ｐ１）ＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）及び第二画素（Ｐ２）ＹＵＶデータ（Ｙ２，Ｕ２，Ｖ２）を元に、色差（Ｕ，Ｖ）情報の差異（|Ｕ１−Ｕ２|，|Ｖ１−Ｖ２|）を算出し、設定された、色差情報の差異に関する閾値（Ｕ差閾値：Ｔｕ，Ｖ差閾値：Ｔｖ）との比較を行い、メモリ１０６に格納する表示データのＹＵＶフォーマット、換言すればＹＵＶ−Ｙ’Ｕ’Ｖ’変換の種類を選択・決定する。フォーマット判断部１０２でのデータフォーマット判断結果を元に、スイッチ部１０５を切り替え制御する。
【００４１】
フォーマット判断部１０２に対しては、外部のＵ差閾値レジスタ１１０及びＶ差閾値レジスタ１１１から、Ｕ差閾値Ｔｕ及びＶ差閾値Ｔｖが設定される。
【００４２】
フォーマット変換部１１３では、入力ＹＵＶデータをもとに、ＹＵＶフォーマット変換として、Ａ変換部１０３及びＢ変換部１０４でそれぞれ異なるＹＵＶ−Ｙ’Ｕ’Ｖ’変換（Ａ変換及びＢ変換）が行われ、変換後のＹ’Ｕ’Ｖ’データが出力される。Ａ変換部１０３は、入力データである前記Ｐ１のＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）及びＰ２のＹＵＶデータ（Ｙ２，Ｕ２，Ｖ２）を、Ａフォーマット（前記下位ビットを間引きしたフォーマット）１０９−１に変換する。同様に、Ｂ変換部１０４は、同入力データをＢフォーマット（前記従来のＹＵＶ４２２フォーマット）１０９−２に変換する。
【００４３】
スイッチ部１０５は、フォーマット判断部１０２におけるデータフォーマット判断結果による切り替え制御に従い、フォーマット変換部１１３からのＹＵＶデータについて、Ａフォーマット１０９−１とＢフォーマット１０９−２のうちどちらかを選択するように、入出力を切り替える。
【００４４】
メモリ１０６は、スイッチ部１０５からの、前記選択されたＡまたはＢのＹＵＶフォーマットの表示データとそのＹＵＶフォーマット情報（ＹＵＶデータ・情報ｄ３）を格納する。ここで、ＹＵＶフォーマット情報は、選択フォーマット及びその内容を識別するための何らかの形式の情報であり、識別情報、Ｍｏｄｅビット等を含む。
【００４５】
ＲＧＢ変換部１０７は、メモリ１０６から出力されるＹＵＶフォーマットデータ及びＹＵＶフォーマット情報（識別情報、Ｍｏｄｅビット）を元に、メモリ１０６に格納されている対象表示データのＹＵＶフォーマットを認識し、ＹＵＶ−ＲＧＢ変換を行うための回路である。ＲＧＢ変換部１０７は、Ｍｏｄｅビット＝０の場合はＡ変換（Ａフォーマット１０９−１）と認識し、Ｍｏｄｅビット＝１の場合はＢ変換（Ｂフォーマット１０９−２）と認識する。Ｐ／Ｓ変換部１０８は、前記パラレル化されているＲＧＢ変換部１０７からのＲＧＢデータをパラレル−シリアル変換して出力する回路である。
【００４６】
なお、一旦ＲＧＢ−ＹＵＶ変換した表示データに対し、その内容に応じて、ＹＵＶフォーマット変換としてＹＵＶ−Ｙ’Ｕ’Ｖ’変換を施す処理形態であるが、これら２段階の処理を１つのブロックにまとめた形態等も可能である。
【００４７】
図１（ｂ）のフォーマット変換形式１１４の表において、Ａ変換、Ｂ変換のそれぞれについて、まず、切替条件は、フォーマット判断部１０２での判断及びスイッチ部１０５での切り替えの条件に相当する。Ｄａｔａは、フォーマット変換部１１３でのＹＵＶフォーマット変換後のＹＵＶデータフォーマットを示し、特に、表示データが水平２画素辺りで３２ビットの場合である。Ｍｏｄｅは、ＹＵＶフォーマット情報におけるＭｏｄｅビット値を示し、特に、水平２画素辺りで１ビットの場合である。
【００４８】
なお、各実施の形態において、Ａ変換等の各変換に付属する括弧内の記号「Ｘ−Ｙ」は、変換及び対応フォーマットの種別を示しており、その意味は、実施の形態Ｘにおける第Ｙの変換及びフォーマットを表している。
【００４９】
実施の形態１における第１のフォーマットであるＡフォーマット（１−１）１０９−１は、輝度情報（Ｙ）は（Ｐ１，Ｐ２）の各画素の下位２ビットを削減（間引き）したもの（６ビット）であり、色差情報（Ｕ，Ｖ）は各画素の下位３ビットを削減（間引き）したもの（５ビット）である（Ｙ１[７：２]＆Ｙ２[７：２]，Ｕ１[７：３]＆Ｕ２[７：３]，Ｖ１[７：３]＆Ｖ２[７：３]）。この結果、Ａフォーマット１０９−１では、水平２画素データで３２ビット有し、Ａフォーマット情報の１ビット（Ｍｏｄｅビット＝０）と合わせて、水平２画素辺り３３ビットが、メモリ１０６に格納されることになる。その為、入力表示データ４８ビット／２画素と比較して、約３割のデータ量削減を可能とする。
【００５０】
また、第２のフォーマットであるＢフォーマット（１−２）１０９−２は、輝度情報は（Ｐ１，Ｐ２）の各画素の情報量を削減しないでメモリ１０６に格納し（Ｙ１：８ビット，Ｙ２：８ビット）、色差情報は水平２画素の色差情報を平均化したものであり（（Ｕ１＋Ｕ２）/２：８ビット，（Ｖ１＋Ｖ２）/２：８ビット）、一般的なＹＵＶ４２２フォーマットと同じフォーマットとなる。Ｂフォーマット１０９−２は、Ａフォーマット１０９−１と同様に、水平２画素で３２ビットの状態であり、Ｂフォーマット情報の１ビット（Ｍｏｄｅビット＝１）と合わせて、水平２画素辺り３３ビットが、メモリ１０６に格納されることになる。その為、Ａ変換と同様に、入力表示データ４８ビット／２画素と比較して、約３割のデータ量削減を可能とする。
【００５１】
ここで、前記課題において述べた様に、メモリ１０６に格納されるＹＵＶフォーマットのデータは、元のＹＵＶデータとの誤差を小さくする為に、色差差異情報と閾値との比較に基づきフォーマット選択される。即ち、元の水平２画素の色差（Ｕ，Ｖ）情報の差が、ある閾値（Ｔｕ，Ｔｖ）以下の場合には、上記Ｂフォーマット１０９−２として、また、ある閾値（Ｔｕ，Ｔｖ）以上の場合には、上記Ａフォーマット１０９−１とするように、選択される。切替条件は、式で表せば、｜Ｕ１−Ｕ２｜≧Ｔｕ又は（or）｜Ｖ１−Ｖ２｜≧Ｔｖの場合はＡ変換であり、｜Ｕ１−Ｕ２｜＜Ｔｕかつ（＆）｜Ｖ１−Ｖ２｜＜Ｔｖの場合はＢ変換である。
【００５２】
前記色差（Ｕ，Ｖ）差異情報の閾値（Ｔｕ，Ｔｖ）の設定値は、Ｕ差閾値レジスタ１１０の設定と、Ｖ差閾値レジスタ１１１の設定によって変更可能である。
【００５３】
次に、図２には、Ｕ差閾値レジスタ１１０とＶ差閾値レジスタ１１１のレジスタ表（２００，２０１）を示している。本例では、Ｕ差|Ｕ１−Ｕ２|及びＶ差|Ｖ１−Ｖ２|の閾値（Ｔｕ，Ｔｖ）を、４，８，１６，３２の４つのモードから設定可能としている。それぞれの閾値に対応するレジスタ値は、２ビットにおける、００，０１，１０，１１である。
【００５４】
本レジスタ表における設定閾値に関して以下に説明する。まず、Ｕ，Ｖデータの範囲は８ビットによる−１２８〜＋１２８であり、差異データ範囲は０〜２５５となる。
【００５５】
前記Ａフォーマット１０９−１の場合、Ｕ，Ｖデータの下位３ビットを削減するので、圧縮復元によるＵ，Ｖデータ誤差が最大で７となると考えられる。またＹデータ誤差に関しては、下位２ビットを削減するので、最大で３となると考えられる。一方、Ｂフォーマット１０９−２（ＹＵＶ４２２フォーマット）のＵ，Ｖデータ誤差は、水平２画素の平均化とされる為、Ｕ，Ｖデータ誤差は最大で１２８となると考えられる。Ｙデータ誤差に関しては０である。
【００５６】
つまり、Ａフォーマット１０９−１の選択では、Ｕ，Ｖデータ誤差は８以下に抑えられるが、人間の視覚特性として誤差が見えやすいＹデータの誤差は最大で３となるのに対し、Ｂフォーマット１０９−２の選択では、Ｕ，Ｖデータの誤差は、設定された閾値が大きいほど誤差が大きくなるが（例えば閾値が８ならばＵ，Ｖの最大データ誤差は４となり、閾値が１６ならばＵ，Ｖの最大データ誤差は８となる）、Ｙデータ誤差は無い。
【００５７】
これらの事から、設定閾値は、Ｂフォーマット１０９−２を選択した場合におけるＵ，Ｖデータ誤差が、Ａフォーマット１０９−１のＵ，Ｖデータ誤差を越えない値であり、かつＡフォーマット選択条件を厳しくするように閾値は大きい値とするのが適切であると考えられる。よってこの場合には閾値は１６程度が最適だと考えられる。
【００５８】
しかしながら、データ圧縮時・データ伸張時におけるＹＵＶデータフォーマットの圧縮・伸張方法により、Ｕ，Ｖデータ誤差の最大値は変化するので、最適な閾値は１６に限られるものではない。また、ユーザとして従来のＹＵＶ４２２フォーマット処理での処理を増やしたい場合には、閾値を大きく３２と設定すればよい。
【００５９】
この様に、ＹＵＶフォーマットの選択の自由度を大きくする為に、閾値設定は上記の値１６の前後で複数設定できるようにしておく事が好ましい。
【００６０】
また、本例では、Ｕ差閾値レジスタ１１０、Ｖ差閾値レジスタ１１１ともに４つのモードで変更可能としたが、勿論このモード数は増減も可能である。また、レジスタ設定を行わず、閾値を固定として使用することも可能である。この場合、レジスタ設定は必要ない。
【００６１】
また、本実施の形態ではＲＧＢ入出力を１画素単位で処理する事を想定している為、Ｓ／Ｐ変換部１００とＰ／Ｓ変換部１０８を構成しているが、メモリ部１１２に入出力データを２画素単位で処理する場合には、これら変換部を削除しても、本発明の効果は同様に得られる。
【００６２】
次に、図３（ａ），（ｂ）において、二種類の表示画像を例に用いて、本実施の形態の表示駆動回路での処理の効果を具体的に示す。図３（ａ）に示す第１の例では、表示画像をＱＶＧＡ解像度、ＲＧＢ２４ビットとした場合に、ホワイトデータ（Ｒ＝255，Ｇ＝255，Ｂ＝255）と、マゼンタデータ（Ｒ＝255，Ｇ＝0，Ｂ＝255）とによる縦ストライプとした場合を例に挙げる。次に、図３（ｂ）に示す第２の例では、表示画像を同様にＱＶＧＡ解像度、ＲＧＢ２４ビットとした場合に、表示画像がホワイトデータ（Ｒ＝255，Ｇ＝255，Ｂ＝255）と、グレーデータ（Ｒ＝127，Ｇ＝127，Ｂ＝127）とによる縦ストライプとした場合を例に挙げる。以下データの括弧内は（Ｒ，Ｇ，Ｂ）または（Ｙ，Ｕ，Ｖ）の階調レベル値を示す。なお、上記縦ストライプは、水平方向で隣接する画素ごとに色が変わるものである。
【００６３】
まず、図３（ａ）に示す第１の例に関して説明する。データ圧縮（フォーマット変換）されない本来の表示データは、表示画像（ホワイト（白）とマゼンタ（Ｍ）のストライプ原画像）３０１である。
【００６４】
メモリ部１１２で表示画像３０１に対しデータ圧縮（フォーマット変換）を行った場合、まず図１で説明した通り、入力された２４ビットのＲＧＢデータ（ｄ１）は、まず、Ｓ／Ｐ変換部１００でパラレル変換され、その後ＹＵＶ変換部１０２でＹＵＶデータに変換される。この時、ホワイトデータのＹＵＶ情報（Ｙ１，Ｕ１，Ｖ１）は、（255，0，0）であり、マゼンタデータのＹＵＶ情報（Ｙ２，Ｕ２，Ｖ２）は、（105，84，106）となる。
【００６５】
ここで、従来方式の変換では、色差情報が平均化される為、輝度情報に関しては、Ｙ１＝255，Ｙ２＝105がメモリ１０６に格納されるが、色差情報は、Ｕ＝（0＋84）/2＝42，Ｖ＝（0＋106）/2＝53としてメモリ１０６に格納される。その結果、メモリ１０６から読み出されたＹＵＶデータがＲＧＢ変換された場合、ホワイトデータのＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）は、（255，42，53）とされる為、ＹＵＶ−ＲＧＢ変換計算によって変換されたＲＧＢデータは、計算上では、（Ｒ＝329，Ｇ＝202，Ｂ＝329）となる。ここで、Ｒデータ及びＢデータはオーバーフロー処理が行われるので、（Ｒ＝255，Ｇ＝202，Ｂ＝255）となる。同様に、マゼンタデータのＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）は、（105，42，53）とされる為、ＹＵＶ−ＲＧＢ変換計算によって変換されたＲＧＢデータは（179，52，179）となる。
【００６６】
以上の事から、従来方式の変換によるデータ圧縮後の表示画像３０２は、ホワイトデータに関しては、Ｇデータが５３階調ずれており、またマゼンタデータに関しては、Ｒデータが７６階調、Ｇデータが５２階調、Ｂデータが７６階調ずれている。その結果、ホワイトとマゼンタのストライプの表示データは、データ誤差により色バランスが崩れた、画質劣化が大きい事が分かる。
【００６７】
一方、本実施の形態における変換では以下である。表示画像３０１に対し、色差情報の差異によりＹＵＶフォーマットを選択するので、|Ｕ１−Ｕ２|＝84，|Ｖ１−Ｖ２|＝106となる事から、選択されるＹＵＶフォーマットは前記Ａフォーマット１０９−１となる。
【００６８】
Ａフォーマット１０９−１では、輝度情報に関しては下位２ビットが削減されるので、Ｙ１＝255/４≒63，Ｙ２＝105/４≒26（Ｙ１，Ｙ２ともに６ビット）とされてメモリ１０６に格納される。色差情報に関しては下位３ビットが削減されるので、Ｕ１＝0/8＝0，Ｖ１＝0/8＝0，Ｕ２＝84/8≒20，Ｖ２≒106/8≒13（Ｕ１，Ｖ１，Ｕ２，Ｖ２ともに５ビット）とされてメモリ１０６に格納される。この時、Ｍｏｄｅビット＝１が、Ａフォーマットデータとともに、メモリ１０６に格納される。
【００６９】
前記下位２ビット削減すなわち２ビット右シフトでは、元データを４で割った値の小数点を切捨てした値となり、同様に３ビット右シフトでは、元データを８で割った値の小数点を切捨てした値となる。これは、論理回路を変更することで小数点を四捨五入する構成も可能であるし、小数点を切り上げとする構成も可能である。
【００７０】
次に、メモリ１０６からＹＵＶデータとＭｏｄｅビットを読み出し、Ｍｏｄｅビット＝１である事から格納されているＹＵＶフォーマットがＡフォーマット１０９−１であることを認識する。Ａフォーマット１０９−１と認識されたＹＵＶデータは次のように伸張される。まずホワイトデータのＹＵＶデータに関しては、（Ｙ１×4＝252，Ｕ１×8＝0，Ｖ１×8＝0）となり、またマゼンタデータのＹＵＶデータに関しては、（Ｙ２×4＝104，Ｕ１×8＝80，Ｖ２×8＝104）となる。
【００７１】
最後に、ＲＧＢ変換部１０７によって変換されたＲＧＢデータは、ホワイトデータは（Ｒ＝252，Ｇ＝252，Ｂ＝252）となり、マゼンタデータは（Ｒ＝249，Ｇ＝2，Ｂ＝245）となる。
【００７２】
以上の事から、本実施の形態によるデータ圧縮後の表示画像３０３は、元のホワイトデータに関しては、Ｒデータ、Ｇデータ、Ｂデータが３階調ずつずれ、またマゼンタデータに関しては、Ｒデータが６階調、Ｇデータが２階調、Ｂデータが１０階調ずつずれる。この結果より、本実施の形態での変換においては、データ誤差による画質劣化が従来方式での変換と比べて少ない事がわかる。
【００７３】
次に、図３（ｂ）に示す第２の例に関して同様に説明する。まず、データ圧縮されない本来の表示データは、本来の表示画像（ホワイト（白）とグレーのストライプ原画像）３０４である。
【００７４】
メモリ部１１２で表示画像３０４に対しデータ圧縮を行った場合、従来方式の変換においては図３（ａ）に示す第１の例と同様に処理されるので、データ圧縮後の表示画像３０５は、ホワイトデータが（Ｒ＝255，Ｇ＝255，Ｂ＝255）となり、グレーデータは（Ｒ＝127，Ｇ＝127，Ｂ＝127）となる。以上のことから、第２の例においては、従来方式の変換において、画質劣化が無い映像を表示可能となる。
【００７５】
一方で、本実施の形態の変換においては、色差情報の差異よりＹＵＶフォーマットを選択するので、|Ｕ１−Ｕ２|＝０，|Ｖ１−Ｖ２|＝０となる事から、選択されるＹＵＶフォーマットは前記Ｂフォーマット１０９−２となる。
【００７６】
Ｂフォーマット１０９−２では、ＹＵＶ４２２フォーマット、つまり従来方式と同様のフォーマットでメモリ１０６に格納される。よって、従来方式と同様に、本実施の形態での変換におけるデータ圧縮後の表示画像３０６は、ホワイトデータが（Ｒ＝255，Ｇ＝255，Ｂ＝255）となり、グレーデータは（Ｒ＝127，Ｇ＝127，Ｂ＝127）となる。以上のことから、第２の例で、本実施の形態での変換において、従来方式の変換と同様に、画質劣化が無い映像を表示可能となる。
【００７７】
また、第２の例と同様な結果となる表示画像の例として、水平カラーグラデーションのテストパターン画像や、夕焼け等のカラーグラデーションを含む写真画像などがある。これらの表示画像の場合、色差差異情報が小さいことから、従来方式の変換においても画質劣化が少ないとされるが、本実施の形態においても従来と同等の画質が得られる。
【００７８】
次に、図４により、前述したメモリ部１１２を搭載した、本実施の形態における液晶表示装置の構成の一例を説明する。図４はその液晶表示装置を含む表示システムの構成を示す。本表示システムは、本実施の形態における液晶表示装置４００と、液晶表示装置４００全体を制御するデータ制御部であるＭＰＵ（マイクロプロセッサユニット）４１１とを有する。液晶表示装置４００には、各駆動回路には、ＭＰＵ４１１が接続されている。ＭＰＵ４１１は、液晶パネル４０１に画像を表示させるための各種処理や制御を行う。
【００７９】
液晶表示装置４００は、液晶パネル４０１、信号線駆動回路４０２、走査線駆動回路４０３、電源回路４０４から構成される。信号線駆動回路４０２は、メモリ部１１２を含む表示駆動回路であり、液晶パネル４０１のデータ線（信号線）に、表示データに対応した階調電圧を出力する。走査線駆動回路４０３は、液晶パネル４０１の走査線に、走査信号を印加する。電源回路４０４は、信号線駆動回路４０２と走査線駆動回路４０３に対し動作用電源を供給する。
【００８０】
信号線駆動回路４０２は、システムインタフェース（シリアルインタフェース）４０６、制御レジスタ部４０５、メモリ部１１２、階調電圧生成回路４０９、ＤＡＣ（ディジタル・アナログ・コンバータ）回路（デコード回路ともいう）４１０を含んで構成される。信号線駆動回路４０２等の各駆動回路は、ドライバＩＣ等とも言い換えられる。
【００８１】
図４中で、太い実線矢印は、表示データのバスラインである。メモリ部１１２に入出力されるのは、ＲＧＢフォーマットの表示データである。また、制御レジスタ部４０５には、レジスタアドレスまたはレジスタデータが入出力される。また、電源回路４０４からは、信号線駆動回路４０２及び走査線駆動回路４０３へ電源電圧が入力される。また階調電圧生成回路４０９からＤＡＣ回路４１０へ階調電圧が入力される。また、細い実線矢印は、走査線駆動回路４０３からの走査線、またはＤＡＣ回路４１０からのデータ線である。
【００８２】
システムインタフェース４０６は、ＭＰＵ４１１との間で表示データ及び制御用データのやり取りを行う。制御レジスタ部４０５は、システムインタフェース４０６より出力されたレジスタアドレスデータ、インデックスレジスタデータを受ける。制御レジスタ部４０５は、前記Ｕ差閾値レジスタ１１０及びＶ差閾値レジスタ１１１を含む。
【００８３】
メモリ部１１２は、メモリ制御部４０７と、それに接続される表示データ格納メモリ（ＲＡＭ）４０８とを有する。本表示データ格納メモリ４０８は、図１のメモリ１０６と対応しており、フレームメモリ、即ち主に液晶パネル４０１への表示フレームデータ格納用のメモリとして使用される。
【００８４】
メモリ制御部４０７は、表示データ格納メモリ４０８を制御する回路であり、システムインタフェース４０６より出力された表示データ（ＲＧＢフォーマット）を受ける。メモリ制御部４０７は、表示データ格納メモリ４０８に対しデータを読み書きすることにより前記図１（ａ）に示すようなメモリ１０６への表示データの格納を含む各処理を行い、表示データ（ＲＧＢフォーマット）をＤＡＣ回路４１０へ出力する。また、メモリ制御部４０７は、制御レジスタ部４０５からレジスタ値が入力される。表示データ格納メモリ４０８は、メモリ制御部４０７から書き込みにより出力される表示データを格納し、また、格納している表示データを、メモリ制御部４０７からの読み出しにより出力する。なお図１では一連の処理工程（１００〜１０８）を略順次に実行する形態を示しているが、図４のように表示データを処理工程に応じて表示データ格納メモリ４０８に対し随時格納して処理するようにしてもよい。
【００８５】
階調電圧生成回路４０９は、ＲＧＢ夫々８ビットに対応した、２５６階調の電圧レベルを生成し、その階調電圧をＤＡＣ回路４１０へ出力する。ＤＡＣ回路４１０は、表示データに順じて階調電圧生成回路４０９からの階調電圧を選択して液晶パネル４０１の信号線へ出力する為の回路である。
【００８６】
システムインタフェース４０６は、ＭＰＵ４１１が出力する表示データ及びインストラクションを受け、制御レジスタ部４０５へ出力する動作を行う。動作の詳細は、例えば６８系１６bitのバスインタフェースに準拠しており、チップ選択を示すＣＳ（Chip Select）信号、制御レジスタ部４０５のレジスタアドレスを指定するのかレジスタデータを指定するのかを選択するＲＳ（Register Select）信号、処理動作の起動を指示するＥ（Enable）信号、データの書き込み又は読み出しを選択するＷＲ（Write Read）信号、制御レジスタ４０５のアドレス又はデータの設定値であるＤＡＴＡ信号で構成される。
【００８７】
ここで、インストラクションとは、信号線駆動回路４０２、走査線駆動回路４０３、電源回路４０４の内部動作を決定するための情報でもあり、フレーム周波数、駆動ライン数、駆動電圧、階調電圧生成回路４０９におけるガンマ調整等の各種パラメータを含む。また、本実施の形態の特徴の１つである、Ｕ差閾値レジスタ１１０、Ｖ差閾値レジスタ１１１に関する情報も含む。そして、制御レジスタ部４０５は、前記インストラクションのデータを格納し、これを各駆動回路のブロックへ出力する。
【００８８】
なお、図１（ａ）のメモリ部１１２内の各処理は、専用回路として実装してもよいし、プログラムで処理する形に実装してもよい。
【００８９】
以上より、制御レジスタ４０５の各レジスタの設定値は、外部から独立に容易に変更可能となり、ＹＵＶ格納フォーマットの色差（Ｕ，Ｖ）情報の差異の閾値（Ｔｕ，Ｔｖ）を変更可能とする。
【００９０】
また、本実施の形態の構成では、信号線駆動回路４０２にフレームメモリとなる表示データ格納メモリ４０８を内蔵しているため、液晶パネル４０１への表示データが静止画である場合などには、メモリ部１１２とＤＡＣ回路４１０の間でデータ処理すれば済み、ＭＰＵ４１１からデータ処理する必要はない。
【００９１】
（実施の形態２）
次に、本発明の実施の形態２を、図５〜図７並びに前記図２，図４を用いて説明する。図５は、実施の形態２の表示駆動回路におけるメモリ部１１２−２のブロック構成を実施の形態１と同様に示している。図６（ａ），（ｂ）は、実施の形態２における二種類のメモリ格納データ処理におけるフォーマット変換内容や選択条件等について実施の形態１と同様に示す。図７（ａ），（ｂ）は、２つの表示画像の例における効果を実施の形態１と同様に示す。
【００９２】
実施例の形態２は、実施の形態１と同様に、水平２画素（Ｐ１，Ｐ２）の色差情報を元にメモリ１０６に格納するデータフォーマットを選択するメモリ圧縮方式（メモリ１０６に格納する表示データのデータ量を削減する方法及びその回路構成）である。そして本方式において、表示データの判断に従い選択されるデータフォーマットとして前記ＹＵＶ４２２フォーマットを有し、選択するデータフォーマットをＹＵＶ４２２フォーマットとしない場合には、輝度情報の削減量を少なくする事で画質劣化を低減する。これは、後述する、Ａ変換ではなくＢ変換またはＣ変換を選択することにより輝度情報の削減量を少なくすることに対応している。
【００９３】
実施の形態２の表示駆動回路における具体的な実現手段は以下である。実施の形態２では、メモリ１０６に格納されるＹＵＶフォーマットデータを、表示データの水平２画素の色差差異情報をもとに、ＹＵＶフォーマット（Ａ〜Ｄフォーマット）を選択する。その際の選択条件は、Ｕ，Ｖデータ差異が共に閾値（Ｔｕ，Ｔｖ）以上となる第１の選択条件と、Ｕデータ差異のみが閾値（Ｔｕ）以上となる第２の選択条件と、Ｖデータ差異のみが閾値（Ｔｖ）以上となる第３の選択条件と、Ｕ，Ｖデータ差異が共に閾値（Ｔｕ，Ｔｖ）よりも小さくなる第４の選択条件とで区分けしている。
【００９４】
第１の選択条件時は、色差情報（Ｕ，Ｖ）、輝度情報（Ｙ）の下位ビットを削減する。第２の選択条件時は、水平２画素のＶデータの差異が小さいことを利用し、Ｖデータを水平２画素で平均化し、メモリ１０６へ格納するＶデータ量を削減することで、輝度情報の削減量を減らす。第３の選択条件時は、水平２画素のＵデータの差異が小さいことを利用し、Ｕデータを水平２画素で平均化し、メモリ１０６へ格納するＵデータ量を削減することで、輝度情報の削減量を減らす。第４の選択条件時は、ＹＵＶ４２２フォーマットによってメモリ１０６に格納する。
【００９５】
以上の構成とする事で、実施の形態１の場合には前記第１の選択条件と同様に処理されていた前記第２と第３の選択条件が、実施の形態２では、Ｕ，Ｖ情報の誤差量を増やさず輝度情報の削減量を減らす選択条件となり、その結果実現可能となる。
【００９６】
次に、図５を用いて実施の形態２における表示駆動回路におけるメモリ制御及び処理方法に関して説明する。
【００９７】
メモリ部１１２−２は、実施の形態１の構成と比較して、入力ＲＧＢデータ（ｄ１）をパラレル化及びＹＵＶ変換した水平２画素分のＹＵＶデータを格納するＹＵＶフォーマットの選択を、Ａ変換〜Ｄ変換からの４選択とする事と、これに関連してメモリ１０６に格納するＹＵＶフォーマットデータの圧縮・伸張におけるＹＵＶフォーマット情報が２ビットとなる事とが異なる。
【００９８】
フォーマット変換部１１３−２は、Ａ〜Ｄフォーマットに対応する各変換を行うＡ変換部５０１〜Ｄ変換部５０４を有する。フォーマット判断部５００における判断時の条件は、図６に示す通りである。なお、実施の形態２におけるＡフォーマットは実施の形態１におけるＡフォーマットに相当し、実施の形態２におけるＤフォーマットは実施の形態１におけるＢフォーマットに相当する。実施の形態２におけるＢフォーマット及びＣフォーマットは、実施の形態２で追加したものである。
【００９９】
以下に実施の形態２でのメモリ部１１２−２の内部構成について説明する。メモリ部１１２−２では、Ｓ／Ｐ変換部１００とＹＵＶ変換部１０１とメモリ１０６とＰ／Ｓ変換部１０８に関しては実施の形態１と同様の構成である。
また、メモリ部１１２−２に閾値（Ｔｕ，Ｔｖ）を入力するＵ差閾値レジスタ１１０とＶ差閾値レジスタ１１１に関しても同様である。
【０１００】
その他の内部ブロックとして、メモリ格納データフォーマット判断部５００は、ＲＧＢ入力データをＳ／Ｐ変換部１００でパラレル化し、ＹＵＶ変換部１０１でＹＵＶデータとした水平２画素分の色差（Ｕ，Ｖ）情報に基づき、前記第１〜第４の選択条件からＡ〜Ｄ変換のうちいずれかを選択し、ＹＵＶフォーマット情報２ビットを出力する。
【０１０１】
Ａ変換部５０１は、前記ＲＧＢ入力データをパラレル化及びＹＵＶデータとした水平２画素分のＹＵＶデータを、メモリ１０６に格納する第１のＹＵＶフォーマット（Ａフォーマット）に変換する。同様に、Ｂ変換部５０２は、入力ＹＵＶデータを第２のＹＵＶフォーマット（Ｂフォーマット）に変換し、Ｃ変換部５０３は、入力ＹＵＶデータを第３のＹＵＶフォーマット（Ｃフォーマット）に変換し、Ｄ変換部５０４は、入力ＹＵＶデータを第４のＹＵＶフォーマット（Ｄフォーマット）に変換する。
【０１０２】
スイッチ部５０５は、フォーマット判断部５００から出力されたＹＵＶフォーマット情報を基に、Ａ変換部５０１〜Ｄ変換部５０４から出力された第１〜第４のＹＵＶフォーマットからいずれかを選択して出力する。
【０１０３】
ＲＧＢ変換部５０６は、メモリ１０６から出力されるＹＵＶフォーマットデータと２ビットのＹＵＶフォーマット情報とに基づき、ＹＵＶ−ＲＧＢ変換を行う。
【０１０４】
次に内部動作について説明する。実施の形態１と同様に、入力ＲＧＢデータは、Ｓ／Ｐ変換部１００において水平２画素分のデータにパラレル化され、ＹＵＶ変換部１０１において、ＲＧＢ−ＹＵＶ変換される。
【０１０５】
このＹＵＶ変換部１０１から出力された水平２画素分のＹＵＶデータの第１画素（Ｐ１）のＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）と第２画素（Ｐ２）のＹＵＶデータ（Ｙ２，Ｕ２，Ｖ２）の内、Ｐ１の色差情報（Ｕ１，Ｖ１）とＰ２の色差情報（Ｕ２，Ｖ２）が、フォーマット判断部５００に入力される。フォーマット判断部５００では、前記水平２画素分の色差差異情報を基にＭｏｄｅビットを選択・出力する。
【０１０６】
ここで、フォーマット判断部５００から出力されるＭｏｄｅビットに関して、Ｕ，Ｖデータ差異が共に閾値（Ｔｕ，Ｔｖ）以上となる前記第１の選択条件の場合には、Ｍｏｄｅビットを２’ｂ００とし、Ｕデータ差異のみが閾値(Ｔｕ)以上となる前記第２の選択条件の場合には、Ｍｏｄｅビットを２’ｂ０１とし、Ｖデータ差異のみが閾値（Ｔｖ）以上となる前記第３の選択条件の場合には、Ｍｏｄｅビットを２’ｂ１０とし、Ｕ，Ｖデータ差異が共に閾値（Ｔｕ，Ｔｖ））よりも小さくなる前記第４の選択条件の場合には、Ｍｏｄｅビットを２’ｂ１１とする。上記Ｍｏｄｅビット値に関しては、必要に応じて変更しても問題はない。
【０１０７】
また、前記ＹＵＶ変換部１０１から出力された水平２画素分のＹＵＶデータのＰ１のＹＵＶデータ（Ｙ１，Ｕ１，Ｖ１）とＰ２のＹＵＶデータ（Ｙ２，Ｕ２，Ｖ２）は、前記Ａ変換部５０１〜Ｄ変換部５０４にも入力される。
【０１０８】
フォーマット変換部１１３−２のＡ変換部５０１〜Ｄ変換部５０４において変換されるＹＵＶフォーマットに関して説明する。実施の形態２における各選択条件でのＹＵＶフォーマット変換の形式（方式）は、図６（ａ）に示す第１のフォーマット変換形式５０７と図６（ｂ）に示す第２のフォーマット変換形式５０８とに分けられる。本例では、これら２種類のフォーマット変換形式のうちどちらか一方を用いて処理を行う事とする。すなわち本表示駆動回路は、第１または第２のいずれかのフォーマット変換形式を実装した形態とする。他の形態としては、レジスタ設定などによりこれらフォーマット変換形式を選択可能な形態（両方のフォーマット変換形式を実装した形態）としても構わない。また、レジスタ設定はなく外部入力されるピン設定によりフォーマット変換形式を選択する形態としても構わない。
【０１０９】
まず、図６（ａ）の第１のフォーマット変換方式５０７を用いる場合について説明する。前記第１の選択条件、換言すると水平２画素の色差差異情報（|Ｕ１−Ｕ２|，|Ｖ１−Ｖ２|）が共に対応する閾値（Ｔｕ，Ｔｖ）以上となる条件でのフォーマット変換（Ａフォーマット）５０７−１では、実施の形態１におけるＢフォーマット１０９−２と同様に、輝度情報を各画素の下位２ビットを削減し、色差情報は各画素の下位３ビットを削減する（Ｙ１[７：２]＆Ｙ２[７：２]、Ｕ１[７：３]＆Ｕ２[７：３]、Ｖ１[７：３]＆Ｖ２[７：３]）。
【０１１０】
次に前記第２の選択条件、換言すると水平２画素のＵデータ差異情報（|Ｕ１−Ｕ２|）のみが閾値（Ｔｕ）以上となる条件の場合のフォーマット変換（Ｂフォーマット）５０７−２では、Ｖデータの差異（|Ｖ１−Ｖ２|）が小さい事から、Ｖデータは水平２画素を平均化したデータ（(Ｖ１＋Ｖ２)／２）を更に下位２ビット削減して６ビットとして格納する。Ｕデータの差異は大きい為、水平２画素の各画素において、下位３ビットを削減してメモリに格納する（Ｕ１[７：３]＆Ｕ２[７：３]）。輝度（Ｙ）データは、水平２画素の各画素において情報量を削減する事なく格納する（Ｙ１[７：０]＆Ｙ２[７：０]）。
【０１１１】
次に前記第３の選択条件、換言すると水平２画素のＶデータ差異情報（|Ｖ１−Ｖ２|）のみが閾値(Ｔｖ)以上となる条件の場合のフォーマット変換（Ｃフォーマット）５０７−３では、Ｕデータの差異（|Ｕ１−Ｕ２|）が小さい事から、Ｕデータは水平２画素を平均化したデータ（(Ｕ１＋Ｕ２)／２）を更に下位２ビット削減して６ビットとして格納する。Ｖデータの差異は大きい為、水平２画素の各画素において、下位３ビットを削減してメモリに格納する（Ｖ１[７：３]＆Ｖ２[７：３]）。輝度（Ｙ）データは、水平２画素の各画素において情報量を削減する事なく格納する（Ｙ１[７：０]＆Ｙ２[７：０]）。
【０１１２】
最後に前記第４の選択条件、換言すると水平２画素の色差差異情報（|Ｕ１−Ｕ２|，|Ｖ１−Ｖ２|）が共に対応する閾値（Ｔｕ，Ｔｖ）より小さくなる条件でのフォーマット変換（Ｄフォーマット）５０７−４は、実施の形態１におけるＹＵＶ４２２フォーマットと同様に、輝度情報を各画素は情報量を削減する事無く格納し（Ｙ１[７：０]＆Ｙ２[７：０]）、色差情報は水平２画素の平均化した値｛（Ｕ１＋Ｕ２）／２，（Ｖ１＋Ｖ２）／２｝となる。
【０１１３】
次に、図６（ｂ）の第２のフォーマット変換形式５０８を用いる場合の各フォーマット変換について説明する。まず前記第１の選択条件のフォーマット変換（Ａフォーマット）５０８−１と、第４の選択条件のフォーマット変換（Ｄフォーマット）５０８−４に関しては、前記第１のフォーマット変換形式５０７の場合（５０７−１，５０７−４）と同様である。
【０１１４】
次に前記第２の選択条件の場合のフォーマット変換（Ｂフォーマット）５０８−２では、Ｖデータの差異（|Ｖ１−Ｖ２|）が小さい事から、Ｖデータは水平２画素を平均化したデータ（(Ｖ１＋Ｖ２)／２）を更に下位２ビット削減して６ビットとして格納する。ここで、第１のフォーマット変換形式５０７との相違点として、輝度（Ｙ）データは、水平２画素の各画素において１ビット削減して格納し（Ｙ１[７：１]＆Ｙ２[７：１]）、その分Ｕデータはデータ格納量を増やす事が可能となり、Ｕデータは下位２ビットを削減してメモリ１０６に格納する（Ｕ１[７：２]＆Ｕ２[７：２]）。
【０１１５】
また、前記第３の選択条件の場合のフォーマット変換（Ｃフォーマット）５０８−３においても、前記第２の選択条件におけるフォーマット変換５０８−２と同じ考え方により、Ｕデータは水平２画素を平均化したデータ（(Ｕ１＋Ｕ２)／２）を更に下位２ビット削減して６ビットとして格納し、輝度（Ｙ）データは水平２画素の各画素において１ビット削減して格納し（Ｙ１[７：１]＆Ｙ２[７：１]）、その分Ｖデータは下位２ビットを削減してメモリ１０６に格納する（Ｖ１[７：２]＆Ｖ２[７：２]）。
【０１１６】
上記Ａ変換部５０１〜Ｄ変換部５０４において、上記２種類のフォーマット変換形式のどちらかによって変換されたＹＵＶフォーマットデータを、前記フォーマット判断部５００から出力されたＭｏｄｅビットに基づき選択し、ＹＵＶフォーマット情報であるＭｏｄｅビットと一緒にメモリ１０６に格納する（ｄ３）。
【０１１７】
この結果、実施の形態２における各選択条件でのＹＵＶフォーマットデータは、水平２画素で３２ビットであり、Ｍｏｄｅビット２ビットと合わせて、水平２画素辺り３４ビットがメモリ１０６に格納される。その為、入力表示データ４８ビット／２画素と比較して、約３割のデータ量削減を可能とする。
【０１１８】
次に、メモリ１０６から出力されたＹＵＶフォーマットデータとＭｏｄｅビットは、ＲＧＢ変換部５０６において、Ｍｏｄｅビットに基づきＹＵＶ−ＲＧＢ変換を行い、水平２画素分のＲＧＢデータを出力し、Ｐ／Ｓ変換部１０８においてシリアル化して１画素毎のＲＧＢデータを出力する（ｄ２）。
【０１１９】
以上のデータ処理手順により、入力ＲＧＢデータはＹＵＶ４２２フォーマットと同程度のメモリ圧縮率（約３割のデータ量を削減）を実現し、かつデータに基づいたＹＵＶフォーマットを選択する事で、従来のＹＵＶ４２２フォーマットのみでメモリ圧縮を行う場合に比べ、入出力データ誤差量を格段に減少できる。
【０１２０】
次に図７（ａ），（ｂ）を用いて、実施の形態２におけるメモリ圧縮方式による画質劣化低減の効果について説明する。図７（ａ）に示す第１の例では、表示画像を、ＱＶＧＡ解像度、ＲＧＢ２４ビットとした場合に、シアン（Ｃ）データ（Ｒ＝0，Ｇ＝199，Ｂ＝199）と、グリーン（緑）データ（Ｒ＝0，Ｇ＝252，Ｂ＝0）の縦ストライプの表示画像６００とした場合を例に挙げる。
【０１２１】
次に、図７（ｂ）に示す第２の例では、表示画像を、ＱＶＧＡ解像度、ＲＧＢ２４ビットとした場合に、イエロー（黄）データ（Ｒ＝153，Ｇ＝153，Ｂ＝0）と、グリーン（緑）データ（Ｒ＝0，Ｇ＝252，Ｂ＝0）の縦ストライプの表示画像６０５とした場合を例に挙げる。
【０１２２】
図７（ａ）に示す第１の例及び図７（ｂ）に示す第２の例では、判断に適用する閾値を、Ｕ差、Ｖ差ともに１６とした場合と、Ｕ差、Ｖ差ともに４とした場合とにおいて、ＹＵＶフォーマットの違いによる画質劣化の相違についても比較して示している。
【０１２３】
まず、図７（ａ）に示す第１の例に関して説明する。データ圧縮されない本来の表示データである表示画像６００に対し、従来方式のＹＵＶ４２２フォーマットによるデータ圧縮を行った場合、実施の形態１で説明したデータフローに従い、表示画像６０１が出力される。表示画像６０１に示すように、シアンデータは、（Ｒ＝0，Ｇ＝220，Ｂ＝94）となり、グリーンデータは、（Ｒ＝3，Ｇ＝228，Ｂ＝102）となる。
【０１２４】
よって、従来方式によるデータ圧縮後の表示画像６０１は、シアンデータは、Ｇデータが２１階調、Ｂデータが１０５階調ずれており、またグリーンデータに関しては、Ｒデータが３階調、Ｇデータが２４階調、Ｂデータが１０２階調ずれている。その結果、シアンとグリーンのストライプの表示画像はデータ誤差により色バランスが崩れて画質劣化が大きい事が分かる。
【０１２５】
一方、実施の形態２での第１及び第２のフォーマット変換形式（５０７，５０８）のそれぞれにより処理を行った場合、まず、水平２画素のＹＵＶデータが導き出され、１画素目は（Ｙ１，Ｕ１，Ｖ１）＝（139，33，−99）となり、２画素目は（Ｙ２，Ｕ２，Ｖ２）＝（147，−83，−105）となる。
【０１２６】
ここで、色差（Ｕ，Ｖ）データ差異が|Ｕ１−Ｕ２|＝116，|Ｖ１−Ｖ２|＝6となる事から、Ｕ差、Ｖ差の閾値をともに１６に設定した場合には、選択条件は、前記第２の選択条件となり、即ちＢ変換によるＢフォーマットが選択される。メモリ圧縮後の表示画像は、第１フォーマット変換形式５０７の表示画像６０２は、シアンデータ（Ｒ＝0，Ｇ＝199，Ｂ＝195）となり、グリーンデータは（Ｒ＝6，Ｇ＝245，Ｂ＝5）となり、第２のフォーマット変換形式５０８の表示画像６０３は、シアンデータ（Ｒ＝0，Ｇ＝198，Ｂ＝194）となり、グリーンデータは（Ｒ＝5，Ｇ＝244，Ｂ＝4）となる。
【０１２７】
以上より、第１のフォーマット変換形式５０７の場合には、シアンデータはＢデータが４階調のずれとなり、グリーンデータはＲデータが６階調、Ｇデータが７階調、Ｂデータが５階調のずれとなる。また、第２のフォーマット変換形式５０８の場合には、シアンデータはＧデータが１階調、Ｂデータが５階調のずれとなり、グリーンデータはＲデータが５階調、Ｇデータが８階調、Ｂデータが４階調のずれとなる。よって、閾値を１６とした場合において、いずれのフォーマット変換形式の場合にも、データ誤差が小さい事が分かる。
【０１２８】
一方、Ｕ差、Ｖ差の閾値をともに４とした場合には、選択条件は、前記第１の選択条件となり、即ちＡ変換によるＡフォーマットが選択される。よって、メモリ圧縮後の表示画像は、第１と第２のフォーマット変換形式（５０７，５０８）で共に、表示画像６０４となる。表示画像６０４で、シアンデータは（Ｒ＝0，Ｇ＝193，Ｂ＝192）となり、グリーンデータは（Ｒ＝0，Ｇ＝245，Ｂ＝2）となる。
【０１２９】
以上より、第１及び第２のフォーマット変換形式（５０７，５０８）では共に、シアンデータはＧデータが６階調、Ｂデータが７階調のずれとなり、グリーンデータはＧデータが７階調、Ｂデータが２階調のずれとなる。よって、閾値が４の場合においても、従来方式の変換と比べてデータ誤差が小さい事が分かる。
【０１３０】
次に、図７（ｂ）に示す第２の例に関して説明する。データ圧縮されない本来の表示データである表示画像６０５に対し、従来方式のＹＵＶ４２２フォーマットによるデータ圧縮を行った場合の表示画像６０６は、第１の例と同様に、原画像からデータ誤差量が多く画質劣化が大きい事が分かる。
【０１３１】
一方、実施の形態２での第１及び第２のフォーマット変換形式（５０７，５０８)のそれぞれで処理を行った場合、第１の例と同様なデータ計算による色差データ差異結果から、Ｕ差＝7，Ｖ差＝105である事が分かるので、Ｕ差、Ｖ差の閾値を共に１６にした場合には、選択条件は、前記第３の選択条件（Ｃ変換によるＣフォーマット）となる。
【０１３２】
その結果、第１のフォーマット変換形式５０７においては、表示画像６０７となり、第２のフォーマット変換形式５０８の場合においては表示画像６０８となり、第１の例と同様に、閾値を１６とした場合において、第１及び第２のフォーマット変換形式のいずれの場合にも、データ誤差が小さい事が分かる。
【０１３３】
また、Ｕ差、Ｖ差の閾値を共に４とした場合には、選択条件は、前記第１の選択条件（Ａ変換によるＡフォーマット）となる。その結果、第１と第２のフォーマット変換形式は共に表示画像６０９となるので、閾値を４とした場合においても第１の例と同様に従来方式の変換と比べて原画像とのデータ誤差は小さい。
【０１３４】
また、実施の形態２の表示駆動回路を含む液晶表示装置及び表示システムの構成は、図４と同様である。
【０１３５】
以上のように、実施の形態２においては、実施の形態１と同様に、従来のＹＵＶ４２２フォーマットによるメモリ圧縮方式と同程度の圧縮率が実現可能であり、また従来方式に比べ原画像とのデータ誤差は格段に小さい。
【０１３６】
（実施の形態３）
次に、本発明の実施の形態３を、図８並びに前記図２，図４を用いて説明する。図８（ａ）は、実施の形態３の表示駆動回路におけるメモリ部１１２−３のブロック構成を実施の形態１と同様に示している。図８（ｂ）は、実施の形態３におけるメモリ格納データ処理におけるフォーマット変換内容や選択条件等について実施の形態１と同様に示す。
【０１３７】
実施の形態１及び２においては選択するＹＵＶフォーマットデータを水平２画素分としていたのに対し、本実施の形態３では、選択するＹＵＶフォーマットデータを、隣接する水平４画素（Ｐ１〜Ｐ４とする）分として削減するデータ量を増やすことで、圧縮率を更に高めたＹＵＶフォーマット切り替えデータ圧縮方式とする。
【０１３８】
まず、図８を用いて本実施の形態３における表示駆動回路におけるメモリ制御及び処理方法に関して説明する。図８において内部構成を説明する。メモリ部１１２−３では、水平４画素の色差（Ｕ，Ｖ）情報をもとにメモリ１０６に格納するＹＵＶデータフォーマットを選択するメモリ圧縮方式の処理を行う。本方式において、選択するＹＵＶデータフォーマットは、隣接画素の色差（Ｕ，Ｖ）データ差異が小さい場合には、４画素分の色差（Ｕ，Ｖ）データを平均化したＹＵＶフォーマットとする。一般的に本フォーマットは、ＹＵＶ４１１フォーマットと呼ばれている。以下ではＹＵＶ４１１フォーマットと称する。また、上記ＹＵＶ４１１フォーマットの場合に色差（Ｕ，Ｖ）データの平均化によるデータ誤差が大きい場合には、色差データの平均化を、上記４画素の中で、色差データ差異が最も大きい隣接画素で左右２領域に分けて色差を平均化する事で、データ誤差量を小さくするＹＵＶデータフォーマットとする。
【０１３９】
具体的な実現手段を以下で説明する。なお、入力されるデータが２４ビットＲＧＢデータの場合で説明する。まず、メモリ１０６に格納されるＹＵＶフォーマットデータを、表示データの隣接水平４画素｛Ｐ１（Ｙ１，Ｕ１，Ｖ１）〜Ｐ４（Ｙ４，Ｕ４，Ｖ４）｝の色差差異情報（|Ｕ１―Ｕ２|，|Ｕ２―Ｕ３|，|Ｕ３―Ｕ４|，|Ｖ１―Ｖ２|，|Ｖ２―Ｖ３|，|Ｖ３―Ｖ４|）をもとにＹＵＶフォーマットを選択するものとする。
【０１４０】
上記選択の際の選択条件は、下記第１〜第４の選択条件で区分けする。第１の選択条件は、隣接Ｕデータ差異の内、|Ｕ１−Ｕ２|が最大Ｕデータ差異（Ｕ差max）となり、また隣接Ｖデータ差異の内、｜Ｖ１−Ｖ２｜が最大Ｖデータ差異（Ｖ差max）となり、かつ｜Ｕ１−Ｕ２｜，｜Ｖ１−Ｖ２｜共に閾値（Ｔｕ，Ｔｖ）以上であることである。第２の選択条件は、隣接Ｕデータ差異の内、|Ｕ２−Ｕ３|が最大Ｕデータ差異となり、また隣接Ｖデータ差異の内、｜Ｖ２−Ｖ３｜が最大Ｖデータ差異となり、かつ｜Ｕ２−Ｕ３｜，｜Ｖ２−Ｖ３｜共に閾値（Ｔｕ，Ｔｖ）以上であることである。
第３の選択条件は、隣接Ｕデータ差異の内、|Ｕ３−Ｕ４|が最大Ｕデータ差異となり、また隣接Ｖデータ差異の内、｜Ｖ３−Ｖ４｜が最大Ｖデータ差異となり、かつ｜Ｕ３−Ｕ４｜，｜Ｖ３−Ｖ４｜共に閾値（Ｔｕ，Ｔｖ）以上であることである。第４の選択条件は、上記４画素の隣接Ｕ差（|Ｕ１−Ｕ２|，|Ｕ２−Ｕ３|，|Ｕ３−Ｕ４|）、隣接Ｖ差（|Ｖ１−Ｖ２|，|Ｖ２−Ｖ３|，|Ｖ３−Ｖ４|）のすべてが、閾値（Ｔｕ，Ｔｖ）以下となることである。
【０１４１】
第１〜第３の選択条件時は、輝度データは上記４画素夫々の下位１ビットを削減し、色差（Ｕ，Ｖ）データは色差差異情報が最も大きい箇所、つまり、第１の選択条件：Ｐ１−Ｐ２間、第２の選択条件：Ｐ２−Ｐ３間、第３の選択条件：Ｐ３−Ｐ４間に対し、左画素領域と右画素領域に分けて、各領域で色差（Ｕ，Ｖ）を平均化したフォーマットとする。第４の選択条件時は、前記ＹＵＶ４１１フォーマットによりメモリ１０６に格納する。
【０１４２】
以上の構成とする事で、実施の形態１及び２と比較してＹＵＶ情報量が削減され、入力データに対して約５０％データ圧縮率を実現し、かつ実施の形態１及び２と同様に、色差情報により選択フォーマットを変更する事により、画質劣化を軽減する事が可能となる。
【０１４３】
メモリ部１１２−３において、入力データに対するＳ／Ｐ変換部７００は、入力データ１画素単位に対し、４画素が並列処理を行う為のパラレル化を行う。また、出力画素に対するＰ／Ｓ変換部７１１に関しても同様に、４画素データに対して１画素データ単位のシリアル化を行う。また、前記パラレル化された水平４画素分のＹＵＶデータは、フォーマット変換部１１３−３におけるＡ変換部７０２〜Ｄ変換部７０５において処理される。フォーマット変換部１１３−３では、図８（ｂ）に示す実施の形態３でのフォーマット変換形式７０６でＹＵＶ変換を行う。
【０１４４】
また、メモリ１０６に格納するＹＵＶデータフォーマットを入力されたフォーマット判断部７０１に関しては、前記第１〜第４の選択条件について判断・選択する。フォーマット判断部７０１から出力されるＭｏｄｅビットに関して、前記第１の選択条件の場合には、Ｍｏｄｅビットを２’ｂ００とし、前記第２の選択条件の場合には、Ｍｏｄｅビットを２’ｂ０１とし、前記第３の選択条件の場合には、Ｍｏｄｅビットを２’ｂ１０とし、前記第４の選択条件の場合には、Ｍｏｄｅビットを２’ｂ１０とする。
【０１４５】
図８（ｂ）において、Ａフォーマット７０７は、輝度情報を各画素の下位１ビットを削減し、色差（Ｕ，Ｖ）情報は、Ｐ１の下位３ビットを削減し、Ｐ２〜Ｐ４を平均化し、下位２ビットを削減するフォーマット（５０ビット／４画素）である。Ｂフォーマット７０８は、輝度情報を各画素の下位１ビットを削減し、色差（Ｕ，Ｖ）情報は、Ｐ１〜Ｐ２を平均化し下位３ビットを削減し、Ｐ３〜Ｐ４を平均化し下位３ビットを削減したフォーマット（４８ビット／４画素）である。Ｃフォーマット７０９は、輝度情報を各画素の下位１ビットを削減し、色差（Ｕ，Ｖ）情報は、Ｐ１〜Ｐ３を平均化し下位２ビットを削減し、Ｐ４の下位３ビットを削減したフォーマット（５０ビット／４画素）である。Ｄフォーマット７１０は、輝度情報を各画素は情報量を削減する事無く格納し、色差情報は水平４画素の平均化した値となる。
【０１４６】
その他のＹＵＶ変換部１０１、スイッチ部（４ＴＯ１セレクタスイッチ）５０５、メモリ１０６、ＲＧＢ変換部５０６に関しては、基本的に実施の形態１及び２において説明している機能と同一である。
【０１４７】
実施の形態３におけるレジスタ設定は図２に示したものと同様である。また、実施の形態３における液晶表示装置及び表示システム構成は、図４と同様である。また、本実施の形態３におけるＹＵＶフォーマット化される画素としては水平４画素に関して述べたが、この画素数を他の画素数とした形態であっても問題ない。
【０１４８】
以上説明した本実施の形態３におけるメモリ部１１２−３の構成とした場合、メモリ１０６に格納されるデータ量は入力データに対して、約５０％のデータ量とする事が可能であり、かつ入力データの圧縮・伸張におけるＹＵＶデータ誤差による画質劣化が少なくなるＹＵＶフォーマットを選択する事で低コスト化と高画質化の両立が可能となる。
【０１４９】
（実施の形態４）
次に、本発明の実施の形態４を、図９並びに前記図２，図４を用いて説明する。図９（ａ）は、実施の形態４の表示駆動回路におけるメモリ部１１２−４のブロック構成を実施の形態１と同様に示している。図９（ｂ）は、実施の形態４におけるメモリ格納データ処理におけるフォーマット変換内容や選択条件等について実施の形態１と同様に示す。
【０１５０】
実施の形態１及び２においては選択するＹＵＶフォーマットデータを水平２画素分としていたのに対し、実施の形態４では、選択するＹＵＶフォーマットデータを水平２画素（Ｐ１，Ｐ２）、垂直２画素（Ｐ３，Ｐ４）の合計４画素分（ブロック）として削減するデータ量を増やす。これにより、圧縮率を更に高めたＹＵＶフォーマット切り替えデータ圧縮方式とする。さらに水平２画素・垂直２画素としてブロック型ＹＵＶフォーマットとする事で、垂直方向の画質劣化を考慮して画質劣化を低減する。
【０１５１】
まず、図９を用いて本実施の形態４における表示駆動回路におけるメモリ制御及び処理方法に関して説明する。図９（ａ）において内部構成を説明する。実施の形態４におけるメモリ部１１２−４では、水平２画素及び垂直２画素の色差（Ｕ，Ｖ）情報をもとにメモリ１０６に格納するＹＵＶデータフォーマットを選択するメモリ圧縮方式の処理を行う。本方式において、選択するＹＵＶデータフォーマットは、隣接画素の色差（Ｕ，Ｖ）データ差異が小さい場合には、上記４画素分の色差（Ｕ，Ｖ）データを平均化したＹＵＶフォーマットとする。一般的に本フォーマットは、ＹＵＶ４２０フォーマットと呼ばれている。以下ではＹＵＶ４２０フォーマットと称する。また、上記ＹＵＶ４２０フォーマットの場合に色差（Ｕ，Ｖ）データの平均化によるデータ誤差が大きい場合には、色差データの平均化を、上記４画素の中で、色差データ差異が最も大きい隣接画素で左右２領域に分けて色差を平均化する事で、データ誤差量を小さくするＹＵＶデータフォーマットとする。
【０１５２】
具体的な実現手段を以下で説明する。なお、入力されるデータが２４ビットＲＧＢデータの場合で説明する。まず、メモリ１０６に格納されるＹＵＶフォーマットデータを、表示データの隣接４画素（Ｐ１（Ｙ１，Ｕ１，Ｖ１）〜Ｐ４（Ｙ４，Ｕ４，Ｖ４）のブロックの色差差異情報（|Ｕ１―Ｕ２|，|Ｕ２―Ｕ３|，|Ｕ３―Ｕ４|，|Ｖ１―Ｖ２|，|Ｖ２―Ｖ３|，|Ｖ３―Ｖ４|）をもとにＹＵＶフォーマットを選択するものとする。
【０１５３】
上記選択の際の選択条件は、下記第１〜第３の選択条件で区分けする。第１の選択条件は、隣接Ｕデータ差異の内、|Ｕ１−Ｕ２|もしくは|Ｕ３−Ｕ４|が最大Ｕデータ差異となり、また隣接Ｖデータ差異の内、｜Ｖ１−Ｖ２｜もしくは｜Ｖ３−Ｖ４｜が最大Ｖデータ差異となり、かつ｜Ｕ１−Ｕ２｜もしくは｜Ｕ３−Ｕ４｜，｜Ｖ１−Ｖ２｜もしくは｜Ｖ３−Ｖ４｜が閾値以上であることである。
【０１５４】
第２の選択条件は、隣接Ｕデータ差異の内、|Ｕ１−Ｕ３|もしくは|Ｕ２−Ｕ４|が最大Ｕデータ差異となり、また隣接Ｖデータ差異の内、|Ｖ１−Ｕ３|もしくは｜Ｖ２−Ｖ４｜が最大Ｖデータ差異となり、かつ｜Ｕ１−Ｕ３｜もしくは｜Ｕ２−Ｕ４｜，｜Ｖ１−Ｖ３｜もしくは｜Ｖ２−Ｖ４｜が閾値以上であることである。
【０１５５】
第３の選択条件は、上記４画素の隣接Ｕ差（|Ｕ１−Ｕ２|，|Ｕ１−Ｕ３|，|Ｕ２−Ｕ４|，｜Ｕ３−Ｕ４｜）、隣接Ｖ差（|Ｖ１−Ｖ２|，|Ｖ１−Ｖ３|，|Ｖ２−Ｖ４|，｜Ｖ３−Ｖ４｜）のすべてが、閾値よりも小さくなることである。
【０１５６】
第１の選択条件時は、輝度データは上記４画素夫々の下位１ビットを削減し、色差（Ｕ，Ｖ）データは色差差異情報が最も大きい箇所、つまり、Ｐ１−Ｐ２間もしくはＰ３−Ｐ４間に対し、左画素領域と右画素領域に分けて、各領域で色差（Ｕ，Ｖ）を平均化したフォーマットとする。第２の選択条件時は、輝度データは上記４画素夫々の下位１ビットを削減し、色差（Ｕ，Ｖ）データは色差差異情報が最も大きい箇所、つまり、Ｐ１−Ｐ３間もしくＰ２−Ｐ４間）に対し、上領域と下領域に分けて、各領域で色差（Ｕ，Ｖ）を平均化したフォーマットとする。第３の選択条件時は、上記ＹＵＶ４２０フォーマットによりメモリ１０６に格納する。
【０１５７】
以上の構成とする事で、実施の形態１及び２と比較してＹＵＶ情報量が削減され、入力データに対して約５０％データ圧縮率を実現し、かつ実施の形態１及び２と同様に、色差情報により選択フォーマットを変更する事により、画質劣化を軽減する事が可能となる。
【０１５８】
メモリ部１１２−４の構成において、入力データに対するＳ／Ｐ変換部８００は、入力データ１画素単位に対し、４画素が並列処理を行う為のパラレル化を行う。また、出力画素に対するＰ／Ｓ変換部８１０に関しても同様に、４画素データに対して１画素データ単位のシリアル化を行う。この時、入力データは垂直２ライン分データを連続で入力する為、メモリ部１１２−４に入力されるデータの前処理ではラインメモリが必要とされる。また、前記パラレル化された４画素分のＹＵＶデータは、フォーマット変換部１１３−４のＡ変換部８０２〜Ｃ変換部８０４において処理される。
【０１５９】
また、メモリ１０６に格納するＹＵＶデータフォーマットを入力されたフォーマット判断部８０１に関しては、上記第１〜第３の条件について判断・選択する。また、フォーマット判断部８０１から出力されるＭｏｄｅビットに関して、前記第１の選択条件の場合には、Ｍｏｄｅビットを２’ｂ００とし、前記第２の選択条件の場合には、Ｍｏｄｅビットを２’ｂ０１とし、前記第３の選択条件の場合には、Ｍｏｄｅビットを２’ｂ１０とする。
【０１６０】
図９（ｂ）で、Ａフォーマット８０６は、輝度情報を各画素の下位１ビットを削減し、色差（Ｕ，Ｖ）情報は、Ｐ１とＰ３を平均化し下位３ビットを削減し、Ｐ２とＰ４を平均化し下位３ビットを削減するフォーマットである。Ｂフォーマット８０７は、輝度情報を各画素の下位１ビットを削減し、色差（Ｕ，Ｖ）情報は、Ｐ１とＰ２を平均化し下位３ビットを削減し、Ｐ３とＰ４を平均化し下位３ビットを削減するフォーマットである。Ｄフォーマット８０８は、輝度情報を各画素は情報量を削減する事無く格納し、色差情報は４画素の平均化した値となる。
【０１６１】
その他のＹＵＶ変換部１０１、メモリ１０６、スイッチ部（３ＴＯ１スイッチ）８０９、ＲＧＢ変換部５０６に関しては、基本的に実施の形態１及び２において説明している機能と同一である。
【０１６２】
実施の形態４におけるレジスタ設定は図２に示したものと同様である。また、実施の形態４における液晶表示装置及び表示システム構成は、図４と同様である。また、本実施の形態４におけるＹＵＶフォーマット化される画素としては水平２画素及び垂直２画素の４画素のブロックに関して述べたが、この画素数を他の画素数とした形態であっても問題ない。
【０１６３】
以上説明した本実施の形態４におけるメモリ部１１２−４の構成とした場合、メモリ１０６に格納されるデータ量は入力データに対して、約５０％のデータ量とする事が可能であり、かつ入力データの圧縮・伸張におけるＹＵＶデータ誤差による画質劣化が少なくなるＹＵＶフォーマットを選択する事で低コスト化と高画質化の両立が可能となる。
【０１６４】
前述した各実施の形態では、液晶表示装置４００を前提に説明を行ったが、これに限られず、印加する電圧によって表示輝度を制御する他の表示デバイス、例えば有機ＥＬディスプレイ等にも適用可能である。また、各実施の形態では、説明を簡単にするため、液晶の駆動等で必要な極性反転駆動に関する概念を省いたが、コモン反転、列毎反転、ドット反転、コモン反転駆動といった各種方式へも容易に適用可能である。また、表示データのビット数をＲＧＢ夫々８ビットとなる形式としたが、これに限られない。さらに、各実施の形態では、ＹＵＶフォーマットの調整に関するＵ，Ｖ差閾値情報をレジスタ（１１０，１１１）に記憶させることを前提に説明したが、これに限られず、例えば端子設定（上記レジスタ無し）としてもよい。また、メモリ部１１２の構成は、ドライバ即ち信号線駆動回路４０２の内部に構成する事を前提にしているが、これに限られず、メモリ１０６を外部接続とした形態も可能である。例えばＭＰＵ４１１の内部に前記メモリ部１１２相当を構成しても構わない。また、ＭＰＵ４１１と信号線駆動回路４０２の間のブリッジチップを構成した場合において、前記ブリッジチップ内部に、上記メモリ相当を構成しても構わない。また、メモリに格納するデータのフォーマットをＹＵＶフォーマットとしたが、他のフォーマットでも適用可能である。
【０１６５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１６６】
本発明は、デジタル信号処理して表示を行うデジタル表示装置及びシステムに利用可能である。
【図面の簡単な説明】
【０１６７】
【図１】（ａ）は、本発明の実施の形態１の表示駆動回路におけるメモリ制御及び処理方法に関するブロック構成図であり、（ｂ）は、同回路におけるＹＵＶフォーマット変換について示す説明図である。
【図２】本発明の各実施の形態における、Ｕ差閾値レジスタ表及びＶ差閾値レジスタ表を示す図である。
【図３】（ａ），（ｂ）は、本発明の実施の形態１における、ＹＵＶフォーマットメモリ圧縮の表示画像の例における効果を示す説明図であり、（ａ）はホワイトとマゼンタのストライプの表示画像の画質劣化低減効果を示し、（ｂ）はホワイトとグレーのストライプの表示画像の画質劣化低減効果を示す。
【図４】本発明の一実施の形態における液晶表示装置及び表示システムの構成図である。
【図５】本発明の実施の形態２の表示駆動回路におけるメモリ制御及び処理方法に関するブロック構成図である。
【図６】（ａ），（ｂ）は、本発明の実施の形態２の表示駆動回路における２種類のＹＵＶ変換である第１及び第２のフォーマット変換形式を示す説明図である。
【図７】（ａ），（ｂ）は、本発明の実施の形態２における、ＹＵＶフォーマットメモリ圧縮の表示画像の例における効果を示す説明図であり、（ａ）はシアンとグリーンのストライプの表示画像の画質劣化低減効果を示し、（ｂ）はイエローとグリーンのストライプの表示画像の画質劣化低減効果を示す。
【図８】（ａ）は、本発明の実施の形態３の表示駆動回路におけるメモリ制御及び処理方法に関するブロック構成図であり、（ｂ）は、同回路におけるＹＵＶフォーマット変換を示す説明図である。
【図９】（ａ）は、本発明の実施の形態４の表示駆動回路におけるメモリ制御及び処理方法に関するブロック構成図であり、（ｂ）は、同回路におけるＹＵＶフォーマット変換を示す説明図である。
【符号の説明】
【０１６８】
１００…Ｓ／Ｐ変換部、１０１…ＹＵＶ変換部（ＲＧＢ−ＹＵＶ変換部）、１０２…メモリ格納データフォーマット判断部（フォーマット判断部）、１０３…Ａ変換部（ＹＵＶデータのＡフォーマット変換部）、１０４…Ｂ変換部（ＹＵＶデータのＢフォーマット変換部）、１０５…スイッチ部（２セレクタスイッチ）、１０６…メモリ（表示データ格納メモリ）、１０７…ＲＧＢ変換部（ＹＵＶ−ＲＧＢ変換部）、１０８…Ｐ／Ｓ変換部、１０９−１…Ａフォーマット、１０９−２…Ｂフォーマット、１１０…Ｕ差閾値レジスタ、１１１…Ｖ差閾値レジスタ、１１２，１１２−２，１１２−３，１１２−４…メモリ部（メモリ処理部）、１１３，１１３−２，１１３−３，１１３−４…メモリ格納データフォーマット変換部（フォーマット変換部）、１１４…フォーマット変換形式、２００…Ｕ差閾値レジスタ表、２０１…Ｖ差閾値レジスタ表、３０１…ホワイトとマゼンタのストライプ原画像、３０２…従来変換による表示画像、３０３…Ａ変換による表示画像、３０４…ホワイトとグレーのストライプ原画像、３０５…従来変換による表示画像、３０６…Ｂ変換による表示画像、４００…液晶表示装置、４０１…液晶パネル、４０２…信号線駆動回路、４０３…走査線駆動回路、４０４…電源回路、４０５…制御レジスタ部、４０６…システムインタフェース（シリアルインタフェース）、４０７…メモリ制御部、４０８…表示データ格納メモリ（ＲＡＭ）、４０９…階調電圧生成回路、４１０…ＤＡＣ回路（デコード回路）、４１１…ＭＰＵ、５００…フォーマット判断部、５０１…Ａ変換部、５０２…Ｂ変換部、５０３…Ｃ変換部、５０４…Ｄ変換部、５０５…４セレクタスイッチ、５０６…ＲＧＢ変換部（ＹＵＶ−ＲＧＢ変換部）、５０７…第１のフォーマット変換形式、５０７−１…Ａフォーマット、５０７−２…Ｂフォーマット、５０７−３…Ｃフォーマット、５０７−４…Ｄフォーマット、５０８…第２のフォーマット変換形式、５０８−１…Ａフォーマット、５０８−２…Ｂフォーマット、５０８−３…Ｃフォーマット、５０８−４…Ｄフォーマット、６００…シアンとグリーンのストライプ原画像、６０１…従来変換による表示画像、６０２…第１のフォーマット変換形式による表示画像（閾値＝１６の場合）、６０３…第２のフォーマット変換形式による表示画像（閾値＝１６の場合）、６０４…第１及び第２のフォーマット変換形式による表示画像（閾値＝４の場合）、６０５…イエローとグリーンのストライプ原画像、６０６…従来変換による表示画像、６０７…第１のフォーマット変換形式による表示画像（閾値＝１６の場合）、６０８…第２のフォーマット変換形式による表示画像（閾値＝１６の場合）、６０９…第１及び第２のフォーマット変換形式による表示画像（閾値＝４の場合）、７００…Ｓ／Ｐ変換部、７０１…フォーマット判断部、７０２…Ａ変換部、７０３…Ｂ変換部、７０４…Ｃ変換部、７０５…Ｄ変換部、７０６…フォーマット変換形式、７０７…Ａフォーマット、７０８…Ｂフォーマット、７０９…Ｃフォーマット、７１０…Ｄフォーマット、７１１…Ｐ／Ｓ変換部、８００…Ｓ／Ｐ変換部、８０１…フォーマット判断部、８０２…Ａ変換部、８０３…Ｂ変換部、８０４…Ｃ変換部、８０５…フォーマット変換形式、８０６…Ａフォーマット、８０７…Ｂフォーマット、８０８…Ｃフォーマット、８０９…３ＴＯ１セレクタスイッチ、８１０…Ｐ／Ｓ変換部。
【図１】
2007108439.tif 000003
【図２】
2007108439.tif 000004
【図４】
2007108439.tif 000005
【図５】
2007108439.tif 000006
【図６】
2007108439.tif 000007
【図８】
2007108439.tif 000008
【図９】
2007108439.tif 000009
【図３】
2007108439.tif 000010
【図７】
2007108439.tif 000011