(57)【要約】【課題】基板上にラテラル成長で帯状結晶シリコン膜を形成する際に当該帯状結晶の形成を阻害する凝集を阻止する。【解決手段】シリコン膜を形成する基板ＳＵＢ１に塗布型下地膜ＳＰＬを設けることで当該基板の凹部欠陥ＤＦを埋めて表面状態を改善し、この下地膜ＳＰＬ上にプレカーサ膜としてポリシリコン膜ＰＳＩを成膜する。ポリシリコン膜ＰＳＩに連続発振レーザ光ＬＬを照射しながら矢印Ｓ方向に走査してアニールを施し、帯状結晶の走査方向成長における当該基板面の状態に起因する凝集の発生を阻止する。【選択図】図１
2007141945.tif 000002
【特許請求の範囲】
【請求項１】
基板上に塗布型絶縁膜を含む下地層を形成する下地層形成工程と、
前記下地層の上に半導体層を形成する半導体層形成工程と、
前記半導体層に連続発振レーザ光を照射しながら走査することにより、該半導体層を帯状結晶からなる半導体層とする結晶化工程とを有することを特徴とする表示装置の製造方法。
【請求項２】
前記半導体層はシリコンを含むことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記下地層形成工程は、ポリシラザン膜を塗布し、塗布された前記ポリシラザン膜の表面を加湿し、加湿された前記ポリシラザン膜を焼成する焼成工程を含むことを特徴とする請求項１又は２に記載の表示装置の製造方法。
【請求項４】
前記下地層形成工程は、塗布型絶縁膜を形成する絶縁膜塗布工程と、堆積法により堆積型絶縁膜を形成する絶縁膜堆積工程とを含むことを特徴とする請求項１乃至３の何れかに記載の表示装置の製造方法。
【請求項５】
前記塗布型絶縁膜は、無機ポリマー材料、ポリシラザン、ポリシラン、シロキサン、又は二酸化シリコン系のスピン・オン・グラス材料のうちの何れかを用いた絶縁膜であることを特徴とする請求項１乃至４の何れかに記載の表示装置の製造方法。
【請求項６】
前記結晶化工程は、前記連続発振レーザ光の強度を時間的に変調しながら前記半導体層を照射して走査することにより、互いに分離された所定の領域に前記帯状の半導体結晶を形成する工程であることを特徴とする請求項１乃至５の何れかに記載の表示装置の製造方法。
【請求項７】
前記結晶化工程における前記連続発振レーザ光の走査は、当該連続発振レーザ光の前記半導体層上の照射スポット、又は前記基板の少なくとも一方の移動により行うことを特徴とする請求項１乃至６の何れかに記載の表示装置の製造方法。
【請求項８】
基板と、
半導体結晶と、
前記基板と前記半導体結晶との間に形成された塗布型絶縁膜を含む下地層と、を有することを特徴とする表示装置。
【請求項９】
前記半導体結晶が帯状結晶であることを特徴とする請求項８に記載の表示装置。
【請求項１０】
前記半導体結晶がシリコンを含むことを特徴とする請求項８又は９に記載の表示装置。
【請求項１１】
前記塗布型絶縁膜は、前記基板に近い側ではＳｉＯx1Ｎy1（但し、ｘ１＜ｙ１）であり、前記半導体結晶に近い側ではＳｉＯx2Ｎy2（但し、ｘ２＜ｙ２）であることを特徴とする請求項８又は９に記載の表示装置。
【請求項１２】
前記下地層は、前記塗布型絶縁膜と、堆積型絶縁膜とを含むことを特徴とする請求項８乃至１１の何れかに記載の表示装置。
【請求項１３】
前記塗布型絶縁膜は、無機ポリマー材料、ポリシラザン、ポリシラン、シロキサン、ＳｉＯ2系スピン・オン・グラス材料のうちの何れかを用いた絶縁膜であることを特徴とする請求項８乃至１２の何れかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法とこの製造方法で製造した表示装置に関し、特に絶縁基板に形成された半導体薄膜にレーザ光を照射して結晶化して得た高品質の半導体薄膜に薄膜トランジスタ等を作り込む際の歩留まりの向上に好適なものである。
【背景技術】
【０００２】
マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用いたアクティブ・マトリクス方式の表示装置（または、アクティブ・マトリクス型駆動方式の画像表示装置、あるいは単にディスプレイ装置とも称する）が広く使用されている。この種の画像表示装置の多くは、半導体膜としてシリコン膜を用いて形成した薄膜トランジスタ（ＴＦＴ）等のアクティブ素子で構成された多数の画素回路と駆動回路とを絶縁基板上に配置することで良質の画像を表示することができる。ここでは、上記アクティブ素子として、その典型例である薄膜トランジスタを例として説明する。
【０００３】
半導体膜としてこれまで一般的に用いられてきた非晶質シリコン半導体膜（アモルファスシリコン半導体膜）を用いた薄膜トランジスタでは、そのキャリア（電子またはホール）移動度に代表される薄膜トランジスタの性能に限界があるために、高速、高機能が要求される回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移動度の薄膜トランジスタの実現には、アモルファスシリコン膜（非晶質シリコン膜）又はポリシリコン膜（多結晶シリコン膜）に連続発振レーザを照射しながら走査するレーザアニールを施すことで、結晶がラテラル成長した帯状結晶のシリコン膜に改質し、この改質シリコン膜を用いて薄膜トランジスタを形成するのが有効である。
【０００４】
図１２は、連続発振レーザ光照射を使用するシリコン膜の帯状結晶化への改質方法の説明図である。図１２（ａ）は照射される半導体層を形成した絶縁基板の構成、図１２（ｂ）はレーザ光の照射で改質される状態を示す。薄膜トランジスタを作り込む薄膜トランジスタ基板とも称する一方の絶縁基板（ＳＵＢ1）にはガラスやプラスチック基板が用いられる。通常はカラーフィルタが形成される他方の絶縁基板（ＳＵＢ２）はカラーフィルタ基板とも称する。なお、以下では、絶縁基板を単に基板と称する場合もある。
【０００５】
図１２において、絶縁基板ＳＵＢ１上に下地膜ＳＰＬ（通常、ＳｉＮとＳｉＯ2の積層膜）を介して堆積したアモルファスシリコン膜又はポリシリコン膜（ここでは、ポリシリコン膜ＰＳＩとして説明する）に線状の連続発振レーザ光ＬＬを照射し、矢印で示したように一方向（Ｘ方向）に沿って照射位置を相対的に移動する走査でアニールすることによりアモルファスシリコン膜ＰＳＩを帯状結晶のシリコン膜ＳＰＳＩに改質する。
【０００６】
図１３は、連続発振レーザ光の照射で得られた帯状結晶のシリコン膜の結晶構造とこのシート膜に作り込む薄膜トランジスタの電極配置例を示す模式図である。帯状結晶のシリコン膜ＳＰＳＩでは、当該略帯状結晶シリコン膜の単結晶間に存在する粒界ＣＢが結晶成長方向（ラレラル方向）ＣＧＲに略同一方向となるように存在する。この結晶成長方向ＣＧＲと対向する位置にソース電極ＳＤ１とドレイン電極ＳＤ２がそれぞれ形成される。なお、ゲート電極ＧＴを仮想線で示した。こうして改質したシリコン膜ＳＰＳＩにエッチング、配線形成、イオン打ち込み等の種々の加工を施して、各々の画素部あるいは駆動部に薄膜トランジスタを有する回路を形成する。
【０００７】
ソース電極ＳＤ１とドレイン電極ＳＤ２とは、両電極の間に流れる電流（チャネル電流）Ｉｃｈの方向が結晶成長方向ＣＧＲと略平行となる方向に設定される。このように、結晶成長方向ＣＧＲと電流Ｉｃｈの方向を同一とすることにより、チャネルにおける電子の移動度を大きくすることができ、高速動作の薄膜トランジスタを構成できる。
【０００８】
この絶縁基板ＳＵＢ1を用いて液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス方式の表示装置を製造する。従来のエキシマレーザを用いたシリコン膜の改質では、レーザ光照射部には０．０５μｍ乃至０．５μｍ程度の結晶化した多数のシリコン粒子（ポリシリコン）がランダムに成長する。このようなポリシリコン膜からなるＴＦＴの電界効果移動度は、およそ３００ｃｍ2／Ｖ・ｓ以上となる。このような高品質な半導体薄膜を得る方法を開示したものとして、特許文献１、特許文献２などを挙げることができる。
【０００９】
【特許文献１】特開２００３−８６５０５号公報
【特許文献２】特開２００３−１２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のレーザ結晶化方法では、画像表示装置の製造に使用されるような大面積のガラス基板の全面に良質で均質な半導体薄膜を形成しようとすると、膜の不安定性や不均一性、あるいはレーザ照射条件の不安定、不均一性が要因のため、溶融シリコン中の凝集による膜の一部の剥がれが生じたり、ラテラルに充分成長し切れずに粒状の結晶が生成される、などの不具合が発生する。
【００１１】
特に、半導体薄膜の膜厚が２００ｎｍ以下と薄い場合、レーザ照射による熱が基板側に逃げてしまい、冷却による凝固が速く進み、ラテラル結晶が成長する前に結晶核が自然発生し、これが原因で大きな結晶粒が得られないことがあった。また、レーザ照射時間が長くなったり、レーザフルーエンスが過剰に与えられると、凝集が起こり易く、さらに下地膜に熱ストレスやダメージを与えてしまう。基板上の溶融シリコン膜の状態が基板の表面状態に大きく影響され、基板の表面に異物や研磨傷があると、シリコン膜がラテラル成長せずに、基板上で凝集してしまう。
【００１２】
図１４は、従来の基板表面に存在する凹部により凝集が生じる様子を説明する模式図である。特に、基板ＳＵＢ1がガラス基板の場合には、表面研磨時に発生する微小なクラックや傷が多数存在する。基板ＳＵＢ1には、該基板からのアルカリ元素、シリコン膜界面のダングリングボンド低減のために下地層ＳＰＬが形成されている。下地層ＳＰＬは、下からチッ化シリコン膜（ＳｉＮ）、酸化シリコン膜（ＳｉO2）をＣＶＤで連続成膜して形成される。
【００１３】
基板の表面欠陥には、上記の微小なクラックや傷の凹状欠陥ＤＦの外にも、異物の付着による凸状欠陥があるが、凸状欠陥の殆どは洗浄工程で除去できるため、残存する表面欠陥の多くは凹状欠陥ＤＦである。ＣＶＤによる下地層ＳＰＬは、基板の表面に忠実に成膜されるため、図１４（a）に示したように、下地層ＳＰＬは凹状欠陥ＤＦの形状に倣って形成される。
【００１４】
この下地層ＳＰＬの上に、先ず、アモルファスシリコン膜を成膜し、これをパルスレーザの照射でアニールし、結晶化したポリシリコン膜としたプレカーサ膜ＰＳＩを形成する。このプレカーサ膜ＰＳＩに連続発振レーザ光ＬＬを照射しながら一方向Ｓに走査するアニールを施すことで、プレカーサ膜ＰＳＩを当該走査方向Ｓ方向に沿った方向にラテラル成長した帯状シリコン結晶膜ＳＰＳＩに改質する。しかし、凹状欠陥ＤＦが存在すると、帯状シリコン結晶膜ＳＰＳＩのラテラル成長が途切れ、その後の連続発振レーザ光ＬＬの照射で溶融したシリコン膜が表面張力で凝集する。図１４（b）にこの様子を示す。凝集したシリコン膜はもはや帯状結晶状態を保持せず、この凝集Ｃ部分のシリコン膜は薄膜トランジスタの電流移動度の大きい活性層として機能しなくなる。
【００１５】
本発明は、上記した従来技術の課題に鑑みてなされたものであり、その目的は、表示装置の基板上にラテラル成長で帯状結晶シリコン膜を形成する際に当該帯状結晶の形成を阻害する凝集を阻止することで、高性能の表示装置を実現することにある。
【課題を解決するための手段】
【００１６】
本発明は、シリコン膜を形成する基板に塗布型下地膜を設けることで当該基板の表面状態を改善し、連続発振レーザ光を照射しながら走査してアニールを施し、帯状結晶の走査方向成長における当該基板面の状態に起因する凝集の発生を阻止する点を特徴とする。
【００１７】
本発明の構成の一例を列記すれば、以下のとおりである。まず、本発明による表示装置の製造方法については、
（１）、基板上に塗布型絶縁膜を含む下地層を形成する下地層形成工程と、前記下地層の上に半導体層を形成する半導体層形成工程と、前記半導体層に連続発振レーザ光を照射しながら走査するアニールを施すことにより、該半導体層を帯状結晶からなる半導体層とする結晶化工程とを有する。
【００１８】
（２）、前記半導体層の典型例としてはシリコンである。前記下地層形成工程としては、ポリシラザン膜を塗布し、塗布された前記ポリシラザン膜の表面を加湿し、加湿された前記ポリシラザン膜を焼成する焼成工程を含む。そして、前記下地層形成工程は、塗布型絶縁膜を形成する絶縁膜塗布工程と、堆積法により堆積型絶縁膜を形成する絶縁膜堆積工程とを含む。
【００１９】
（３）前記塗布型絶縁膜は、無機ポリマー材料、ポリシラザン、ポリシラン、シロキサン、又は二酸化シリコン系のスピン・オン・グラス材料のうちの何れかを用いる。
【００２０】
（４）前記結晶化工程では、前記連続発振レーザ光の強度を時間的に変調しながら前記半導体層を照射して走査することにより、互いに分離された所定の領域に前記帯状の半導体結晶を形成する。この結晶化工程における前記連続発振レーザ光の走査は、当該連続発振レーザ光の前記半導体層上の照射スポット、又は前記基板の少なくとも一方の移動により行う。
【００２１】
また、本発明による表示装置は、
（５）基板と、半導体結晶と、前記基板と前記半導体結晶との間に形成された塗布型絶縁膜を含む下地層とを有する。この半導体結晶は帯状結晶であり、典型的にはシリコンを含む。
【００２２】
（６）前記塗布型絶縁膜は、前記基板に近い側ではＳｉＯx1Ｎy1（但し、ｘ１＜ｙ１）であり、前記半導体結晶に近い側ではＳｉＯx2Ｎy2（但し、ｘ２＜ｙ２）である。
【００２３】
前記下地層は、前記塗布型絶縁膜と、堆積型絶縁膜とを含む。塗布型絶縁膜は、無機ポリマー材料、ポリシラザン、ポリシラン、シロキサン、ＳｉＯ2系スピン・オン・グラス材料のうちの何れかを用いた絶縁膜である。
【００２４】
なお、本発明は、上記の構成および後述する本発明の詳細な説明に記載の構成に限定されるものではなく本願の特許請求の範囲に記載された発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【００２５】
本発明の製造方法によれば、表示装置を構成するための基板の処理速度が大幅に向上する。表示装置の基板周辺回路部分に帯状結晶のシリコン膜を形成することで、必要とする高速動作かつ高集積度の駆動回路を有する表示装置を構成できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、ここでは半導体薄膜としては、主にシリコン（Ｓｉ）を用いることを想定しているが、Ｇｅ、ＳｉＧｅ、化合物半導体、カルコゲナイドなどの薄膜材料を用いても同様の効果がある。以下に示す実施の形態においては、一般的であるシリコンで説明する。また、本発明は、画像表示装置のためのガラス等の絶縁基板に形成された非晶質半導体膜あるいは多結晶半導体膜の改質に限るものではなく、他の基板例えばプラスチック基板やシリコンウエハ上に形成された同様の半導体膜の改質等にも同様に適用できる。
【００２７】
さらに、ここでは、使用するレーザとして、連続発振（ＣＷ）でＬＤ（レーザダイオード）励起Ｎｄ：ＹＶＯ4レーザの第二高調波固体レーザ（波長λ＝５３２ｎｍ）を用いることを想定しているが、アモルファスあるいはポリシリコンの半導体薄膜に対して吸収のある波長、２００ｎｍから７００ｎｍ  の領域の波長を有するレーザが望ましい。より具体的には、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザの第二高調波、第三高調波、第四高調波、などが適用可能であるが、出力の大きさ及び安定性を考慮すると、ＬＤ励起Ｎｄ：ＹＡＧレーザの第二高調波（波長λ＝５３２ｎｍ）あるいはＮｄ：ＹＶＯ4レーザの第二高調波が最も望ましい。またエキシマレーザ、Ａｒレーザ、半導体レーザ、固体パルスレーザ、などを用いても同様の効果が得られる。
【実施例１】
【００２８】
図１は、本発明の実施例１を説明する図１４と同様の模式図である。本実施例では、塗布型下地膜を用いる。すなわち、基板ＳＵＢ１の表面に絶縁膜を塗布して下地膜ＳＰＬとする。この下地膜ＳＰＬは、アルカリ金属成分を含まない酸化シリコンＳｉＯ2、又はチッ化シリコンＳｉＮを主成分とする膜である。材料としては、無機ポリマー材料が適しており、例えば、ＳｉＯ2ベースのシロキサン［ＳｉＨ（ＣＨ3）Ｏ］4、ポリシラン、ＳｉＮベースのポリシラザン（ＳｉＨ2ＮＨ）、などである。その他、アルカリ金属成分を含まない酸化シリコンＳｉＯ2系スピン・オン・グラス用材料であればどのようなものでも適用可能である。
【００２９】
上記の下地膜を塗布で形成することで、基板の表面に凹部があってもこれを埋めて、図１に示したように下地膜ＳＰＬの表面は自己整合的に平坦化される。平坦化された下地膜ＳＰＬの上にＣＶＤで      アモルファスシリコン膜を成膜する。このアモルファスシリコン膜にエキシマレーザ光を照射してポリシリコン膜ＰＳＩとする。このポリシリコン膜ＰＳＩをプレカーサ膜として、図１（a）に示したように、このプレカーサ膜に連続発振レーザ光ＬＬを照射しながら矢印Ｓで示した一方向に基板に対して相対的に走査する。
【００３０】
この連続発振レーザ光ＬＬの走査によるアニールでプレカーサ膜であるポリシリコン膜ＰＳＩの結晶粒は走査方向に沿ってラテラル成長し、図１３で説明したような帯状結晶のシリコン膜ＳＰＳＩに改質される。このとき、プレカーサ膜であるポリシリコン膜ＰＳＩの表面は平坦であるために安定してラテラル成長が継続し、溶融したシリコン膜に急激な表面張力の変化がなく、図１４に示されたような凝集は発生しない。
【００３１】
図２は、本発明の実施例１におけるレーザの走査速度とレーザパワーに対するレーザアニールマージンを説明する。図２は、エキシマレーザの照射でポリシリコンとしたプレカーサ膜に連続発振レーザを照射した場合の結晶状態を示すもので、横軸はレーザ走査速度Ｖ（ｍｍ／S）、縦軸は相対レーザパワーＰL（ａ．ｕ）である。図２中、曲線ａより下側は粒状結晶領域（ポリシリコン領域）、曲線ａより上側は連続発振レーザによるラテラル成長領域（帯状結晶領域）である。
【００３２】
曲線ｂは図１４で説明したＣＶＤによる絶縁膜を用いた従来の下地膜を有する基板にプレカーサ膜を成膜して連続発振レーザによるレーザアニールを施した場合のラテラル成長の上限、曲線ｃは塗布型絶縁膜を用いた本発明の実施例１の下地膜を有する基板にプレカーサ膜を成膜して連続発振レーザによるレーザアニールを施した場合のラテラル成長の上限を示す。そして、曲線ｃより上側は連続発振レーザを用いた場合の凝集の発生領域を示す。なお、ＣＶＤによる絶縁膜を用いた従来の下地膜にプレカーサ膜を成膜して連続発振レーザによるレーザアニールを施した場合の凝集の発生領域は曲線ｂより上側となる。
【００３３】
図２に示されたように、ＣＶＤによる絶縁膜を用いた従来の下地膜を有する基板にプレカーサ膜を成膜して連続発振レーザによるレーザアニールを施した場合は、基板表面に有する研磨傷等の欠陥がプレカーサ膜に反映しているため、連続発振レーザのパワーをかなり小さくしないと凝集が発生する。
【００３４】
これに対し、塗布型絶縁膜を下地膜とした場合には、ある程度レーザパワーを大きくしても凝集は発生し難い。図２では、このことを曲線ｂから曲線ｃ方向上方に向かう矢印Ａで示した。しかし、連続発振レーザのパワーが大き過ぎると上限である曲線ｃを通過して凝集が発生する。例えば、Ｖ＝５００mm/ｓのレーザ走査速度において、ＣＶＤによる絶縁膜を用いた従来の下地膜を有する基板にプレカーサ膜を成膜して連続発振レーザによるレーザアニールを施した場合に比較して、塗布型絶縁膜を下地膜とした場合には、曲線bと曲線ｃで囲まれたラテラル成長領域は１．５倍にレーザパワーマージンを拡大することができる。又は、レーザ光の走査速度をさほど速くしなくても、ラテラル成長をさせることが可能となる。
【００３５】
図３は、実施例１におけるレーザ光の幅（ビーム幅）とレーザパワーに対するレーザアニールマージン及びレーザの焦点深度の関係を説明する図である。図中、横軸はレーザ光のビーム幅Ｗb（μｍ）、縦軸の左は相対レーザパワー密度ＰL（ａ．ｕ）、縦軸の右は焦点深度ＦL（ａ．ｕ）である。また、曲線ａはＣＶＤ絶縁膜を下地膜としたときの連続発振レーザによるラテラル成長領域の下限、曲線ｂは同じくＣＶＤ絶縁膜を下地膜としたときの連続発振レーザによるラテラル成長領域の上限、曲線ｃは塗布型絶縁膜を下地膜としたときの連続発振レーザによるラテラル成長領域の上限、矢印Ｂは図２の矢印Ａと同様のラテラル成長領域の拡大を示す。曲線ａの下側は粒状結晶領域、曲線ｃよりも上側は凝集が発生する領域であり、直線Ｄは走査速度Ｖが３００ｍｍ／ｓの線を示す。
【００３６】
図３に示されたように、元々、レーザのビーム幅が狭く、ビーム滞在時間が短いほど凝集は発生し難く、ラテラル結晶成長領域を広くできるが、更に塗布型絶縁膜を用いることで、より高いレーザパワー、又は広いレーザビーム幅でもアニールプロセスマージンを広くできる。広いレーザビーム幅では、図３に示すように、深い焦点深度が得られる。従来のプロセスでは、凝集の発生を防止するためには、レーザ幅を３乃至４μm程度が理想的であるが、この場合、レーザの焦点深度がかなり浅くなり、平面にわたって基板走査の高い精度が必要になり、基板の板厚のばらつきが影響する可能性がある。これに対して、本発明の実施例によれば、レーザ幅を５乃至６μmにすることで、レーザの焦点深度が十分に深くなり、基板の板厚のばらつきにも十分に対応できるプロセスマージンを確保することができる。
【実施例２】
【００３７】
図４は、本発明の実施例２を説明する図１と同様の模式図である。本実施例ではプレカーサ膜の下地膜ＳＰＬを二層構成としたものである。先ず、ガラス基板ＳＵＢ１上に第１層ＳＰＬ１としてＳｉＮ膜を塗布により形成する。この第１層ＳＰＬ１の塗布には、ＳｉＮを主成分とするポリシラザンを用い、塗布後に窒素雰囲気中４５０℃乃至４９０℃で焼成してＳｉＮ膜とするのが好適である。この第１層ＳＰＬ１の上にＣＶＤによりＳｉＯ2膜とＳｉ膜を連続積層して第２層ＳＰＬ２とする。この後、プレカーサ膜に連続発振レーザを照射しながら走査してラテラル成長した帯状結晶のシリコン膜ＳＰＳＩを得る。実施例２によっても、実施例１と同様の効果を得ることができる。
【実施例３】
【００３８】
図５は、本発明の実施例３を説明する図１と同様の模式図である。本実施例ではプレカーサ膜の下地膜ＳＰＬを二層構成とした点は実施例２と同様であるが、第１層ＳＰＬ１としてＳｉＮ膜をＣＶＤにより形成し、その後にＳｉＯ2膜を塗布して第２層ＳＰＬ２とする。第２層ＳＰＬ２は、シロキサン又はＳｉＯ2系スピン・オン・グラス材料を用いる。また、この第２層ＳＰＬ２として、ＳｉＮを主成分とするポリシラザンを大気中または水蒸気雰囲気中４５０℃で焼成することで形成できるＳｉＯ2膜を用いてもよい。
【００３９】
実施例３では、第１層ＳＰＬ１がＣＶＤにより形成したＳｉＮ膜であるため、不純物のバリア性が非常に高く、２００ｎｍ程度の膜厚でも十分な不純物バリア性を発揮できる。この後、プレカーサ膜に連続発振レーザを照射しながら走査してラテラル成長した帯状結晶のシリコン膜ＳＰＳＩを得る。実施例３によっても、実施例１、実施例２と同様の効果を得ることができる。
【実施例４】
【００４０】
図６は、本発明の実施例４を説明するプロセス図であり、プレカーサ膜の下地膜ＳＰＬを二層構成とした点は実施例２、実施例３と同様であるが、第１層ＳＰＬ１と第２層ＳＰＬ２とも塗布型絶縁膜で形成した点が相違する。図６（a）に示したように、ガラス基板ＳＵＢ１上にポリシラザンを塗布する。このポリシラザンの塗布膜を図６（b）の如く加湿（Ｈ2Ｏ接触）することで、膜表面には酸素が供給され、水素と窒素と置換してシリコンＳｉと結合する。この加湿では拡散によって反応が進むため、通常は５分程度必要な加湿時間を２分程度で中断すると、膜厚方向の下層側には不純物バリアに適したＳｉＯxＮy（但し、ｙ>ｘ）の第１層ＳＰＬ１'が形成される。そして、上層側にはシリコン膜との清浄界面を形成するＳｉＯxＮy（但し、ｘ>ｙ）の第２層ＳＰＬ２'が形成される。これを以下のように表記することができる。すなわち、この塗布型絶縁膜は、基板に近い側ではＳｉＯx1Ｎy1（但し、ｘ１＜ｙ１）であり、半導体結晶に近い側ではＳｉＯx2Ｎy2（但し、ｘ２＜ｙ２）である。
【００４１】
この状態で窒素雰囲気中にて、４５０℃で焼成することで、図６（ｃ）に示したようにＳｉＮ膜の第１層ＳＰＬ１と、ＳｉＯ2膜の第２層ＳＰＬ２を一回の塗布工程で得られる。なお、図６では下地膜ＳＰＬを構成する第１層ＳＰＬ１と第２層ＳＰＬ２とが界面を接した２層として示しているが、実際には、酸素原子の拡散の分布を反映した膜組成となっており、下層からＳｉＮ膜が徐々にＳｉＯ2膜に傾斜変化したような組成がとなっている。この下地膜ＳＰＬの上にシリコン膜のプレカーサ膜を成膜して、連続発振レーザの照射と走査で改質されたラテラル成長した帯状のシリコン膜ＳＰＳＩを得る。
【００４２】
実施例４では、下地膜を単層で塗布したが、２回の塗布で下地膜を形成してもよい。この場合、第１の塗布層にはポリシラザンからなるＳｉＮ膜を、第２の塗布層にはポリシラザン又はシロキサン、その他ＳｉＯ2系無機ポリマーからなるＳｉＯ2膜を用いてもよい。このとき、２回の塗布を連続して実施した後、これを焼成することで下層のポリシラザンはそのままＳｉＮ膜とすることができる。実施例４によっても、実施例１乃至３と同様の効果を得ることができる。
【００４３】
以下、本発明を実施するための製造装置を構成するレーザ光照射装置および製造される表示装置の例について説明する。図７は、本発明に用いるレーザ光の照射装置例と基板上の改質された帯状結晶領域（高品質結晶化領域）の配置の説明図であり、レーザ光の照射装置と照射方法の一例を説明するための図である。図７（ａ）はレーザ光照射装置の構成図、図７（ｂ）は改質領域のレイアウトの一例を説明する平面図、図７（ｃ）は図７（ａ）における変調器（ＥＯあるいはＡＯモジュレータなど）への印加電圧とレーザ光の出力関係を時間軸で示した図である。
【００４４】
図７（ａ）に示されたように、このレーザ光照射装置では半導体のプリカーサ膜ＰＲＥ（実施例のＰＳＩに相当）を形成したガラス基板ＳＵＢ１をｘ−ｙ方向に駆動するステージＸＹＴ上に設置し、基準位置測定用カメラを用いて位置合わせを行う。基準位置測定信号ＬＥＣは制御装置ＣＲＬに入力され、駆動設備ＭＤに入力された制御信号ＣＳに基づいて照射位置の微調整を行い、所定の速度でステージＸＹＴを移動させて一方向に走査する。かかる走査に同期して照射設備ＬＵからレーザ光ＬＬをアモルファスシリコンまたはポリシリコン膜のプリカーサＰＲＥに照射して、略帯状結晶シリコン膜ＳＰＳＩに改質する。
【００４５】
照射設備ＬＵ内には一例として半導体ダイオード（ＬＤ）励起の連続発振（ＣＷ）固体レーザの発振器ＬＳ、発振器ＬＳからのレーザ光Ｌの出力を入力する光学系ＨＯＳ、反射ミラーＭＬ、集光レンズ系ＬＺを配置することにより、所望のビーム幅Ｗ、ビーム長さＮ、強度分布を有する照射レーザビームを形成できる。尚、光学系ＨＯＳは、ビーム整形器（ホモジナイザ）と、連続発振レーザを所定のパルス幅および／またはパルス間隔に時間変調する変調器（例えば、ＥＯあるいはＡＯモジュレータ等）とを有している。走査速度Ｖを低減すると、レーザのビーム幅Ｗが細いもの、例えば１０μｍ以下が必要となるが、これは主に集光レンズ系ＬＺによって実現できる。集光レンズ系ＬＺはなくても本発明を実施できるが、集光レンズ系ＬＺを挿入することで本発明をより容易に実現できる。
【００４６】
レーザ光ＬＬの照射時間、照射強度などは制御装置ＣＲＬで制御される。ラテラル結晶が形成される改質領域ＴＬの長さと間隔に対応して、パルス幅とパルス間隔を連動して変化させる。このようにして形成される改質領域ＴＬはタイル状に配置される場合があるので、前記したようにタイルＴＬと称する場合もある。
【００４７】
帯状結晶の半導体薄膜、すなわちラテラル成長結晶からなる改質領域ＴＬのレイアウトの一例を図７（ｂ）に示す。ここでは、１つの基板から複数のパネルＰＡＮを製造する場合を例にして説明する。改質領域ＴＬ内には、複数の薄膜トランジスタや回路が形成される。本例では、改質領域ＴＬの長さは、画像表示装置のパネルＰＡＮの１つ分の一辺の長さに相当する。例えば表示領域ＰＡＲの一辺が２．５インチのパネルＰＡＮであれば、最低２．５インチの長さであることが望ましいが、これ以下、あるいは以上の長さであってもよい。以下では、ｘ方向については、１つの改質領域ＴＬを１つのパネルＰＡＮ分の高性能回路領域ＣＣに対応させている。ｙ方向については、所定のオーバラップ領域幅ＯＬでオーバラップさせて必要な回路配置領域幅を確保する。もしくは改質領域ＴＬを所定の間隔（例えば５μｍ以下間隔）を置いて配置してもよい。このような配置は、連続発振レーザを例えばＥＯモジュレータあるいはＡＯモジュレータなどの変調器によりレーザ光のオン、オフを断続的に時間変調することにより実現される。
【００４８】
時間軸でのＥＯあるいはＡＯモジュレータへの印加電圧（制御電圧）とレーザ光の出力の関係は、図７（ｃ）の波形図に示されたように、印加電圧が高いとき（Ｖｏｎ）にレーザはオフ、低いときにオンになるように設定する。尚、図７（ｃ）の横軸は時間ｔ、縦軸は、上側の波形図が変調器（ＥＯ／ＡＯモジュレータ）への印加電圧（制御電圧）で、下側の波形図がレーザ出力である。このように設定すると、モジュレータへのダメージが少なく、オフ時の低ノイズ状態をレーザアニールに使うことができる。高性能回路領域ＣＣの長さに対して、パネルＰＡＮどうしの間隔は小さいので、レーザがオンの時間はオフの時間よりも長い。よってモジュレータへの電圧のオン時間とオフ時間の比（Ｔｏｎ／Ｔｏｆｆ）は０．１以下となる。
【００４９】
ここで、薄膜トランジスタの電流方向、あるいはソースとドレインを結ぶ方向と、改質領域ＴＬのｘ方向を平行にすると、薄膜トランジスタはさらに高性能となり、該トランジスタに流れる電流量が多い。これは、結晶粒がチャネル方向に延在する帯状結晶（疑似単結晶とも称する）で構成されるからである。前記した図１３がこれに対応した薄膜トランジスタの例である。
【００５０】
このように、基板に照射されるレーザ光として、入射された連続発振レーザを制御電圧に応じて時間変調して出射する変調器によって時間変調されたレーザ光を用い、変調器として、制御電圧が高い時には入射された連続発振レーザの強度をゼロまたは小さく変化させて出射し、制御電圧が低い時には入射された連続発振レーザの強度をほとんど変化させずに出射する変調器を用い、変調器によって時間ベースのパルス幅の方がパルス間隔より長くなるように時間変調したレーザ光を基板に照射することによって、変調器へのダメージが少なく、ノイズの少ないレーザ光でアニールが可能となる。
【００５１】
図８は、本発明の半導体膜に作り込んだ薄膜トランジスタの一例を説明する断面模式図である。ガラス基板ＳＵＢ１に前記した実施例の何れかで示した下地膜ＳＰＬを有し、その上に成膜したアモルファスシリコンあるいはポリシリコンのプレカーサに連続発振レーザを照射して改質した帯状結晶のシリコン膜ＳＰＳＩに２つの薄膜トランジスタが作り込まれている。
【００５２】
シリコン膜ＳＰＳＩの上にゲート絶縁膜ＧＩを介して二層の金属ゲート膜ＧＴ１，ＧＴ２からなるゲート電極が形成されている。Ｎ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＮＥが、Ｐ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＰＥが実施されている。この上に、スパッタリング法またはＣＶＤ法を用いて薄膜トランジスタのゲート電極となる上記した二層の金属ゲート膜ＧＴ１，ＧＴ２が形成されている。
【００５３】
Ｎ型の不純物Ｎがインプランテーションされ、Ｎ型薄膜トランジスタのソース・ドレイン領域ＮＳＤを形成している。金属ゲート膜ＧＴ２をマスクとしたインプランテーションＬＤＤがなされて、Ｎ型薄膜トランジスタのＬＤＤ領域ＮＬＤＤを形成している。Ｐ型薄膜トランジスタのソース・ドレイン形成領域にＰ型の不純物Ｐがインプランテーションされて、Ｐ型薄膜トランジスタのソース・ドレイン領域ＰＳＤが形成されている。
【００５４】
ＣＶＤ法等で形成された層間絶縁膜ＩＮＳ１を有し、この層間絶縁膜ＩＮＳ１とゲート絶縁膜ＧＩに形成したコンタクトホールを介してＮ型薄膜トランジスタとＰ型薄膜トランジスタの各ソース・ドレインＮＳＤ、ＰＳＤに配線用の金属層ＥＬが接続されている。この上に、層間絶縁膜ＩＮＳ２を有し、さらに保護絶縁膜ＰＡＳＳが形成されている。
【００５５】
図９は、本発明の表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。また、図１０は図９のＺ−Ｚ線方向で切断した断面図である。この液晶表示装置は前記した基板を用いて製造される。図９と図１０において、参照符号ＰＮＬは薄膜トランジスタ基板である一方の基板ＳＵＢ１とカラーフィルタ基板である他方の基板ＳＵＢ２の貼り合わせ間隙に液晶を封入した液晶セルで、その表裏に偏光板ＰＯＬ１，ＰＯＬ２が積層されている。また、参照符号ＯＰＳは拡散シートやプリズムシートからなる光学補償部材、ＧＬＢは導光板、ＣＦＬは冷陰極蛍光ランプ、ＲＦＳは反射シート、ＬＦＳはランプ反射シート、ＳＨＤはシールドフレーム、ＭＤＬはモールドケースである。
【００５６】
一方の基板ＳＵＢ１上には液晶配向膜層が形成され、これにラビング等の手法で配向規制力を付与する。画素領域ＡＲの周辺にシール剤を形成した後、同様に配向膜層を形成した他方の基板ＳＵＢ２を所定のギャップで対向配置させ、このギャップ内に液晶を封入し、シール剤の封入口を封止材で閉鎖する。こうして構成した液晶セルＰＮＬの表裏に偏光板ＰＯＬ１，ＰＯＬ２を積層し、導光板ＧＬＢと冷陰極蛍光ランプＣＦＬ等からなるバックライト等を光学補償部材ＯＰＳを介して実装することで液晶表示装置を製造する。なお、液晶セルの周辺に有する駆動回路にはフレキシブルプリント基板ＦＰＣ１，ＦＰＣ２を介してデータやタイミング信号が供給される。参照符号ＰＣＢは外部信号源と各フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２の間において、当該外部信号源から入力する表示信号を液晶表示装置で表示する信号形式に変換するタイミングコントローラ等が搭載されている。
【００５７】
この液晶表示装置は、その画素回路に前記した帯状結晶のシリコン薄膜トランジスタ回路を配置することで、電流駆動能力に優れることから高速動作に適している。さらに、閾値電圧のバラツキが小さいために画質の均一性に優れ液晶表示装置を安価に提供できる。
【００５８】
図１１は、本発明の表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。前記した各実施例の何れかの基板ＳＵＢ１に有する画素内の電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、例えば、画素内の電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。このような積層層を形成した基板ＳＵＢ１の画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。また、これらの代わりに、保護フィルムを用いても良い。
【００５９】
この有機ＥＬ表示装置は、その駆動回路領域ＤＤＲ、ＧＤＲに外部信号源からの表示用信号をプリント基板ＰＬＢで供給する。このプリント基板ＰＬＢにはインターフェース回路チップＣＴＬが搭載されている。そして、上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
【００６０】
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。この基板ＳＵＢ１は、このような要求を満たす高い性能を有している。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例１を説明する図１４と同様の模式図である。本実施例では、塗布型下地膜を用いる。
【図２】本発明の実施例１におけるレーザの走査速度とレーザパワーに対するレーザアニールマージンを説明する。
【図３】本発明の実施例１におけるレーザ光の幅（ビーム幅）とレーザパワーに対するレーザアニールマージン及びレーザの焦点深度の関係を説明する図である。
【図４】本発明の実施例２を説明する図１と同様の模式図である。
【図５】本発明の実施例３を説明する図１と同様の模式図である。
【図６】本発明の実施例４を説明するプロセス図である。
【図７】本発明に用いるレーザ光の照射装置例と基板上の改質された帯状結晶領域（高品質結晶化領域）の配置の説明図である。
【図８】本発明の半導体膜に作り込んだ薄膜トランジスタの一例を説明する断面模式図である。
【図９】本発明の表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。
【図１０】図９のＺ−Ｚ線方向で切断した断面図である。
【図１１】本発明の表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。
【図１２】連続発振レーザ光照射を使用するシリコン膜の帯状結晶化への改質方法の説明図である。
【図１３】連続発振レーザ光の照射で得られた帯状結晶のシリコン膜の結晶構造とこのシート膜に作り込む薄膜トランジスタの電極配置例を示す模式図である。
【図１４】従来の基板表面に存在する凹部により凝集が生じる様子を説明する模式図である。
【符号の説明】
【００６２】
ＳＵＢ１・・・・基板、ＳＰＬ・・・・下地層、ＤＦ・・・・凹状欠陥、ＴＬ・・・・改質領域、ＬＬ・・・・連続発振レーザ光、ＳＰＳＩ・・・・帯状結晶シリコン膜、ＰＳＩ・・・・ポリシリコン膜（プリカーサ膜）。
【図１】
2007141945.tif 000003
【図２】
2007141945.tif 000004
【図３】
2007141945.tif 000005
【図４】
2007141945.tif 000006
【図５】
2007141945.tif 000007
【図６】
2007141945.tif 000008
【図７】
2007141945.tif 000009
【図８】
2007141945.tif 000010
【図９】
2007141945.tif 000011
【図１０】
2007141945.tif 000012
【図１１】
2007141945.tif 000013
【図１２】
2007141945.tif 000014
【図１３】
2007141945.tif 000015
【図１４】
2007141945.tif 000016