(57)【要約】【課題】空間光変調機（ＳＯＭ）に適用されるデジタル／アナログコンバーティング装置に関する。【解決手段】高分解能を有するデジタル／アナログコンバーティング装置は、動作電圧Ｖｄ１、Ｖｄ２端の間に直列に連結された複数の抵抗Ｒ０〜Ｒ２５６を含み、上記動作電圧Ｖｄ１、Ｖｄ２を複数の抵抗を通じて複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞に分割する抵抗ストリング部１００と、デジタル信号に該当されるスイッチング信号を提供するデコーダ部２００と、上記デコーダ部２００のスイッチング信号に従い、分割される複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞のうち２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択するスイッチ部３００とを備え、上記２つの電圧は相互隣接する電圧であることを特徴とする。また、上記２つの電圧をＤＡ変換するＤＡ変換器をさらに含んでよい。【選択図】図３
2007228556.tif 000002
【特許請求の範囲】
【請求項１】
動作電圧端の間に直列に連結された複数の抵抗を含み、前記動作電圧を複数の抵抗を通じて複数の電圧に分割する抵抗ストリング部と、
デジタル信号に該当されるスイッチング信号を提供するデコーダ部と、
前記デコーダのスイッチング信号に従い、前記抵抗ストリング部によって分割される複数の電圧のうち２つの電圧を選択するスイッチ部と、
を具備することを特徴とする高分解能を有するデジタル／アナログコンバーティング装置。
【請求項２】
前記スイッチ部は、
前記抵抗ストリング部によって分割された複数の電圧のうち相互隣接する２つの電圧を選択することを特徴とする請求項１に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【請求項３】
前記デコーダ部は、
前記デジタル信号のうち上位ビットのデジタル信号に該当する第１スイッチング信号を提供する第１デコーダと、
前記デジタル信号のうち下位ビットのデジタル信号に該当する第２スイッチング信号を提供する第２デコーダと、
を含むことを特徴とする請求項１に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【請求項４】
前記スイッチ部は、
前記第１デコーダの第１スイッチング信号に従い、前記抵抗ストリング部によって分割された複数の電圧を既設定された電圧グループ別に選択する複数のグループスイッチを含む電圧グループ選択部と、
前記電圧グループ選択部によって選択されたグループの電圧の中で、前記第２デコーダの第２スイッチング信号に従い２つの電圧を選択する電圧選択部と、
を含むことを特徴とする請求項１に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【請求項５】
前記複数のグループスイッチ各々は、
前記抵抗ストリング部によって分割された複数の電圧の中で、相互重複されないよう該当電圧グループから既設定されたメイン電圧グループを選択するメインスイッチと、
前記該当電圧グループの最少電圧より１ステップ低い電圧を選択するサブスイッチと、
を含むことを特徴とする請求項４に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【請求項６】
前記デジタル／アナログコンバーティング装置は、
前記スイッチ部によって選択された２つの電圧をＤＡ変換するＤＡ変換器をさらに含むことを特徴とする請求項１乃至請求項５のいずれか一の請求項に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【請求項７】
前記ＤＡ変換器は、
前記スイッチ部によって選択された２つの電圧を２ビットデジタル信号に従いＤＡ変換する２ビットＤＡ変換器であることを特徴とする請求項６に記載の高分解能を有するデジタル／アナログコンバーティング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は空間光変調器（Ｓｐａｔｉａｌ  Ｏｐｔｉｃａｌ  Ｍｏｄｕｌａｔｏｒ、以下ＳＯＭと称する）に適用されるデジタル／アナログコンバーティング装置に関するものであり、特に低い分解能ＤＡＣ（例えば、８ビットＤＡＣ）を用いてそれ以上の高い分解能を提供できるようにすることにより、ＳＯＭ  ＩＣのサイズを著しく減らすことができ、また多数のチャネル駆動時に相対的に高速動作が可能な高分解能を有するデジタル／アナログコンバーティング装置に関する。なお、空間光変調器は、ＳＯＭの代わりにＳＬＭ（Ｓｐａｔｉａｌ  Ｌｉｇｈｔ  Ｍｏｄｕｌａｔｏｒ）と称することもある。
【背景技術】
【０００２】
一般的に、ＳＯＭ（Ｓｐａｔｉａｌ  Ｏｐｔｉｃａｌ  Ｍｏｄｕｌａｔｏｒ）ドライバＩＣは、ＳＯＭ素子を駆動するため使用される。このようなＳＯＭドライバＩＣの開発において、既存の一般的なＩＣの場合には図１に図示された通り、８ビット分解能（ｒｅｓｏｌｕｔｉｏｎ）ＤＡＣを用いて所望の階調から一つの電圧を出力する。
【０００３】
従来の８ビットデジタル／アナログコンバーティング装置について図１及び図２を参照して説明する。
【０００４】
図１は従来の８ビットデジタル／アナログコンバーティング装置の構成図であって、図１を参照すると、従来の８ビットデジタル／アナログコンバーティング装置は、動作電圧Ｖｄ１、Ｖｄ２端の間に直列に連結された複数の抵抗Ｒ０〜Ｒ２５６を含み、上記動作電圧Ｖｄ１、Ｖｄ２間電圧を複数の抵抗Ｒ０〜Ｒ２５６を通じて分割する抵抗ストリング部１０と、８ビットデジタル信号を該当アナログ信号へＤＡ変換するための制御を行うデコーダ部２０と、上記デコーダ部２０の制御に従い上記抵抗ストリング部１０によって分割される電圧ＶＲ＜０＞〜ＶＲ＜２５６＞を選択するスイッチ部３０を含む。
【０００５】
上記デコーダ部２０は、８ビットデジタル信号のうち上位４ビットデジタル信号を該当アナログ信号へＤＡ変換するための制御を行う第１デコーダ２１と、８ビットデジタル信号のうち下位４ビットデジタル信号を該当アナログ信号へＤＡ変換するための制御を行う第２デコーダ２２を含む。
【０００６】
上記８ビットＤＡ変換用スイッチ部３０は、上記第１デコーダ２１の制御に従い上記抵抗ストリング部１０によって分割される複数の電圧のうち既設定された個数だけの電圧を含む複数の電圧グループのうち一つの電圧グループを選択する電圧グループ選択部３１と、上記第２デコーダ２２の制御に従い上記電圧グループ選択部３１によって選択された電圧グループのうち一つの電圧Ｖｏｕｔを選択する電圧選択部３２を含む。
【０００７】
上記電圧グループ選択部３１は、上記第１デコーダ２１の制御に従い、上記複数の電圧グループのうち選択された一つの電圧グループに含まれる電圧を全て選択する複数のグループスイッチＧＳ１〜ＧＳ１６を含む。上記電圧選択部３２は、上記電圧グループ選択部３１の複数のグループスイッチＧＳ１〜ＧＳ１６の各対応位置別に共同連結される複数のスイッチＳＷ１〜ＳＷ１６を含み、この複数のスイッチＳＷ１〜ＳＷ１６のうち一つがオンになり上記選択された電圧グループのうち一つの電圧Ｖｏｕｔを選択する。
【０００８】
図２は図１の８ビットＤＡ変換用スイッチ部３０の構成図である。図２を参照すると、上記８ビットＤＡ変換用スイッチ部３０は、前述の複数のグループスイッチＧＳ１〜ＧＳ１６を含み、上記複数のグループスイッチＧＳ１〜ＧＳ１６各々は１６個のスイッチ、即ちＳＷ１〜ＳＷ１６、．．．、ＳＷ２０９〜ＳＷ２２４、ＳＷ２２５〜ＳＷ２４０及びＳＷ２４１〜ＳＷ２５６を含む。
【０００９】
このような従来のデジタル／アナログコンバーティング装置において、上記電圧グループ選択部３１が１６個のグループスイッチを含み、上記電圧選択部３２が１６個のスイッチを含む場合、２５６個のスイッチで２５６個の電圧のうち一つを選択することを可能とするために８ビット（２８＝２５６）ＤＡＣが構成される。
【００１０】
このような従来の８ビットデジタル／アナログコンバーティング装置のような構造を用いて８ビット以上、即ち１０ビットのＤ／Ａコンバーティング装置を実現しようとする場合、８ビットのＤＡＣ構造に比べ４倍の抵抗及びスイッチを含ませなければならず、これによって従来のＤ／Ａコンバーティング装置を利用するＳＯＭ  ＩＣのサイズが非常に大きくなる。そのためにチップサイズに制限を受けるＳＯＭ  ＩＣの場合には、従来のＤ／Ａコンバーティング装置が使用出来なくなる問題があり、また回路を構成することがより厳しく複雑になり、その分だけＳＯＭ  ＩＣの制作費用が高くなるという問題点がある。
【００１１】
さらに、従来のデジタル／アナログコンバーティング装置において、１０ビットのＤ／Ａコンバーティング装置を実現する場合、前述の通り１０ビットのＤ／Ａコンバーティング装置は８ビットの構造に比べ４倍程度に大きくなるため、歩留まりの面で不利であると同時にＳＯＭ  ＩＣの面積が大きくなるため寄生成分が増加し、これによって所望のＳＯＭ  ＩＣの良質の性能保障がさらに難しくなるという問題点がある。
【００１２】
即ち、従来のデジタル／アナログコンバーティング装置の構造を用いて１０ビット（１０２４レベル）の階調を有するドライバＩＣを実現しようとすると、抵抗ストリング部に抵抗の個数が計１０２５個使用される必要があり、このような抵抗の使用個数によってスイッチ部３０に使用されるスイッチの個数も１０２４個となる。これによると、従来の８ビットデジタル／アナログコンバーティング装置構造を用いて１０ビットＤＡＣを構成する場合、抵抗の数が計２５８個で、スイッチの数が計２５６個である８ビットＤＡＣに比べ、１０ビットＤＡ変換構造では、抵抗及びスイッチが各々４倍増加されることになり、これによって１０ビットのＤ／Ａコンバーティング装置を用いたＳＯＭ  ＩＣのサイズが非常に増加するという問題点がある。
【００１３】
さらに、ＩＣチップのサイズが４倍に増加する場合、一つのウェーハから作り出されるＩＣのチップ数が減り、生産性が落ち、これによって生産単価が上昇するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は上記の問題点を解決するため提案されたもので、その目的は、低い分解能ＤＡＣ（例えば、８ビットＤＡＣ）を用いて高い分解能を提供できるようにすることにより、ＳＯＭドライバＩＣのサイズを著しく減らすことができ、また多数のチャネル駆動時に相対的に高速動作が可能な高分解能を有するデジタル／アナログコンバーティング装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記の本発明の目的を達成するために、本発明の高分解能を有するデジタル／アナログコンバーティング装置は、動作電圧端の間に直列に連結された複数の抵抗を含み、上記動作電圧を複数の抵抗を通じて複数の電圧に分割する抵抗ストリング部と、デジタル信号に該当されるスイッチング信号を提供するデコーダ部と、上記デコーダのスイッチング信号に従い上記抵抗ストリング部によって分割される複数の電圧のうち２つの電圧を選択するスイッチ部と、を具備することを特徴とする。ここで、上記デジタル信号に該当されるスイッチング信号は、変換対象として入力されるデジタル信号に対応してデコーダに割当て設定されたデコーディング用コード情報に対応してデコーダから出力される信号に該当し、スイッチ部中のどのスイッチを駆動させるのか制御するための信号としてスイッチ部へ提供される。
【００１６】
上記スイッチ部は、上記抵抗ストリング部によって分割される複数の電圧のうち相互隣接する２つの電圧を選択することを特徴とする。
【００１７】
上記デコーダ部は、上記デジタル信号のうち上位ビットのデジタル信号に該当する第１スイッチング信号を提供する第１デコーダと、上記デジタル信号のうち下位ビットのデジタル信号に該当する第２スイッチング信号を提供する第２デコーダと、を含むことを特徴とする。
【００１８】
上記スイッチ部は、上記第１デコーダの第１スイッチング信号に従い上記抵抗ストリング部によって分割された複数の電圧を既設定された電圧グループ別に選択する複数のグループスイッチを含む電圧グループ選択部と、上記電圧グループ選択部によって選択されたグループの電圧のうち、上記第２デコーダの第２スイッチング信号に従い２つの電圧を選択する電圧選択部と、を含むことを特徴とする。
【００１９】
上記複数のグループスイッチ各々は、上記抵抗ストリング部によって分割された複数の電圧のうち、相互重複されないよう該当電圧グループから既設定されたメイン電圧グループを選択するメインスイッチと、上記該当電圧グループの最少電圧より１ステップ低い電圧を選択するサブスイッチと、を含むことを特徴とする。
【００２０】
上記デジタル／アナログコンバーティング装置は、上記スイッチ部によって選択された２つの電圧をＤＡ変換するＤＡ変換器をさらに含むことを特徴とする。
【００２１】
上記ＤＡ変換器は、上記スイッチ部によって選択された２つの電圧を２ビットデジタル信号に従いＤＡ変換する２ビットＤＡ変換器であることを特徴とする。
【発明の効果】
【００２２】
本発明によると、空間光変調器（Ｓｐａｔｉａｌ  Ｏｐｔｉｃａｌ  Ｍｏｄｕｌａｔｏｒ、以下、ＳＯＭと称する）に適用されるデジタル／アナログコンバーティング装置において、低い分解能ＤＡＣ（例えば、８ビットＤＡＣ）を用いて高い分解能を提供できるようにすることによって、ＳＯＭドライバＩＣのサイズを著しく減らすことができ、また多数のチャネル駆動時に相対的に高速動作が可能という効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好ましい実施例を添付の図面を参照して詳細に説明する。本発明を表す図面で実質的に同一の構成と機能を有している構成要素は同一符号を使用する。
【００２４】
図３は、本発明によるデジタル／アナログコンバーティング装置の構成図である。図３を参照すると、本発明によるデジタル／アナログコンバーティング装置は、抵抗ストリング部１００と、デコーダ部２００及びスイッチ部３００を含む。
【００２５】
上記抵抗ストリング部１００は、動作電圧Ｖｄ１、Ｖｄ２端の間に直列に連結された複数の抵抗を含み、上記動作電圧Ｖｄ１、Ｖｄ２を複数の抵抗を通じて複数の電圧に分割して上記スイッチ部３００へ提供する。例えば、８ビットＤＡ変換を実現するためには、動作電圧Ｖｄ１、Ｖｄ２端の間に直列に連結された２５７個の抵抗Ｒ０〜Ｒ２５６を含み、上記動作電圧Ｖｄ１、Ｖｄ２を上記２５７個の抵抗Ｒ０〜Ｒ２５６を通じて２５７個の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞に分割する。
【００２６】
上記デコーダ部２００は、デジタル信号に該当されるスイッチング信号としてデコーディングされたスイッチング信号を上記スイッチ部３００へ提供する。ここで、上記デジタル信号はアナログ信号に変換されたソース信号である。
【００２７】
より具体的には、上記デコーダ部２００は、上記デジタル信号のうち上位ビットのデジタル信号を該当第１スイッチング信号として提供する第１デコーダ２１０と、上記デジタル信号のうち下位ビットのデジタル信号を該当第２スイッチング信号として提供する第２デコーダ２２０を含む。
【００２８】
上記スイッチ部３００は、上記デコーダ部２００のスイッチング信号に従って制御され、上記抵抗ストリング部１００によって分割される複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞のうち２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択する。即ち所望の階調から２つの電圧を選択する。ここで、上記２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔは相互隣接する電圧である。
【００２９】
このようなスイッチ部３００については図３及び図４を参照して説明する。図４は、図３の８ビットＤＡ変換用スイッチ部の構成図である。図３及び図４を参照すると、上記スイッチ部３００が電圧グループ選択部３１０と電圧選択部３２０を含む場合、上記電圧グループ選択部３１０は、上記第１デコーダ２１０の第１スイッチング信号に従って制御され、上記抵抗ストリング部１００によって分割された複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞を既設定された電圧グループ別に選択する複数のグループスイッチＧＳ１０〜ＧＳ１６０を含む。言い換えると、第１デコーダ２１０は、上位４ビットのデジタル信号に対応して割当てられたデコードディング用コード情報を有し、このコード情報は電圧グループ選択部３１０のどのスイッチを駆動させるのか制御するための第１スイッチング信号として電圧グループ選択部３１０へ提供される。
【００３０】
上記電圧選択部３２０は、上記電圧グループ選択部３１０によって選択されたグループの電圧のうち、上記第２デコーダ２２０の第２スイッチング信号に従って制御され、同時に２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択する複数のスイッチ対ＳＰ１〜ＳＰ１６を含む。言い換えると、第２デコーダ２２０は、下位４ビットのデジタル信号に対応して割当てられたもう一つのデコードディング用コード情報を有し、前記下位ビットに係るコード情報は上記電圧選択部３２０のどのスイッチを駆動させるのか制御するための第２スイッチング信号として電圧選択部３２０へ提供される。
【００３１】
また、図４を参照すると、上記複数のグループスイッチＧＳ１０〜ＧＳ１６０各々は、上記抵抗ストリング部１００によって分割された複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞のうち、相互重複されないよう該当電圧グループから既設定されたメイン電圧を選択するメインスイッチＭ−ＳＷと、上記該当電圧グループの最少電圧より１ステップ低い電圧を選択するサブスイッチＳ−ＳＷを含む。
【００３２】
上記複数のスイッチ対ＳＰ１〜ＳＰ１６は、上記複数のグループスイッチＧＳ１０〜ＧＳ１６０の各対応位置別に共同連結される第１スイッチＭ−ＳＷと、上記第１スイッチＭ−ＳＷに連結された位置より１ステップ電圧低い各対応位置別に共同連結される第２スイッチＳ−ＳＷを含む。ここで、上記第１スイッチＭ−ＳＷは１６個のスイッチＳＷ１〜ＳＷ１６に該当或いは相当し、上記第２スイッチＳ−ＳＷはＳＷ０を始めとして上記ＳＷ１乃至ＳＷ１６に並列に追加連結されたスイッチＳＷ１ｐ〜ＳＷ１４ｐ、ＳＷ１５ｐに該当或いは相当している。
【００３３】
さらに図３を参照すると、本発明のデジタル／アナログコンバーティング装置は、上記スイッチ部３００によって選択された２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔをＤＡ変換するＤＡ変換器４００をさらに含むが、上記ＤＡ変換器４００は、上記スイッチ部３００によって選択された２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを２ビットデジタル信号に従いＤＡ変換する２ビットＤＡ変換器とすることが出来る。
【００３４】
以下、本発明の作用及び効果を添付の図面により詳細に説明する。本発明は、簡単な構造で１０ビットデジタル／アナログコンバーティング装置を実現しており、これは従来の８ビットデジタル／アナログコンバーティング装置に比べ大きくサイズを増加させず、４倍の分解能を奏することの出来るもので、例えば、先ず８ビットＤＡ変換構造において相互隣接する２個の電圧を選択して出力し、その次の２ビットＤＡ変換構造で隣接した２つの電圧を２ビットＤＡ変換して１０ビットＤＡ変換機能を実現することが出来る。
【００３５】
このような本発明については図３及び図４を参照して説明する。図３及び図４を参照して本発明のデジタル／アナログコンバーティング装置を説明すると、本発明のデジタル／アナログコンバータにおいて、抵抗ストリング部１００は、動作電圧Ｖｄ１、Ｖｄ２端の間に直列に連結された複数の抵抗Ｒ０〜Ｒ２５６を含み、上記動作電圧Ｖｄ１、Ｖｄ２を複数の抵抗Ｒ０〜Ｒ２５６を通じて複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞に各々分割する。
【００３６】
また、図３を参照すると、本発明のデコーダ部２００は、デジタル信号をスイッチング信号にデコーディングして上記スイッチ部３００へ提供するが、これについてより詳しく説明すると、上記デコーダ部２００の第１デコーダ２１０と第２デコーダ２２０を含む場合、上記第１デコーダ２１０は、上記デジタル信号のうち上位ビットのデジタル信号を該当する第１スイッチング信号にデコーディングして上記スイッチング部３００へ提供し、上記第２デコーダ２２０は上記デジタル信号のうち下位ビットのデジタル信号を該当する第２スイッチング信号にデコーディングして上記スイッチング部３００へ提供する。
【００３７】
この際、上記スイッチ部３００は、上記デコーダ部２００からのスイッチング信号に従って制御され、上記抵抗ストリング部１００によって分割された複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞のうち２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択する。この際、上記２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔは相互隣接する電圧である。
【００３８】
図３及び図４に示すように、上記スイッチ部３００が電圧グループ選択部３１０と電圧選択部３２０を含む場合において、上記デコーダ部２００からの第１及び第２スイッチング信号による上記スイッチ部３００の動作を説明する。
【００３９】
先ず、図３を参照すると、上記電圧グループ選択部３１０に含まれた複数のグループスイッチＧＳ１０〜ＧＳ１６０各々は、上記第１デコーダ２１０の第１スイッチング信号に従って制御され、上記抵抗ストリング部１００によって分割された複数の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞を既設定された電圧グループ別に選択する。
【００４０】
図３及び図４を参照すると、例えば、上記抵抗ストリング部１００で複数の抵抗Ｒ０〜Ｒ２５６を通じて２５７個の電圧ＶＲ＜０＞〜ＶＲ＜２５６＞を分割して供給する場合、第１グループスイッチＧＳ１０は上記第１乃至第１７電圧ＶＲ＜０＞〜ＶＲ＜１６＞を含む第１電圧グループを選択し、これと同様の方法で、第１４グループスイッチＧＳ１４０は上記第２０９乃至第２２５電圧Ｖ＜２０８＞〜Ｖ＜２２４＞を含む第１４電圧グループを選択し、第１５グループスイッチＧＳ１５０は上記第２２５乃至第２４１電圧ＶＲ＜２２４＞〜ＶＲ＜２４０＞を含む第１５電圧グループを選択し、そして第１６グループスイッチＧＳ１６０は上記第２４１乃至第２５７電圧ＶＲ＜２４０＞〜ＶＲ＜２５６＞を含む第１６電圧グループを選択する。
【００４１】
ここで、上記第１スイッチング信号が４ビットの‘１１１０’であれば、上記第１５電圧グループＶＲ＜２２４＞〜ＶＲ＜２４０＞を選択することが出来る。
【００４２】
また、上記複数のグループスイッチＧＳ１０〜ＧＳ１６０各々は、メインスイッチＭ−ＳＷとサブスイッチＳ−ＳＷを含む場合において、上記メインスイッチＭ−ＳＷは上記抵抗ストリング部１００によって分割された複数の電圧の中で、相互重複されないよう該当電圧グループから既設定されたメイン電圧グループを選択する。そして、上記サブスイッチＳ−ＳＷは、上記該当電圧グループの最少電圧より１ステップ低い電圧を選択する。
【００４３】
例えば、上記第２４１乃至第２５７電圧ＶＲ＜２４０＞〜ＶＲ＜２５６＞を含む電圧グループが選択される場合、上記第２４２乃至第２５７電圧ＶＲ＜２４１＞〜ＶＲ＜２５６＞は上記メインスイッチＭ−ＳＷによって選択され、上記第２４１電圧ＶＲ＜２４０＞は上記サブスイッチＳ−ＳＷによって選択される。
【００４４】
このような複数のグループスイッチＧＳ１０〜ＧＳ１６０の動作によって選択される電圧グループ各々は、各該当電圧グループのメイン電圧グループとそのメイン電圧グループの最少電圧より１ステップ低い電圧がさらに選択され出力される。
【００４５】
例えば、上記第１乃至第１７電圧ＶＲ＜０＞〜ＶＲ＜１６＞を含む電圧グループからは、メイン電圧グループＶＲ＜１＞〜ＶＲ＜１６＞以外に第１電圧ＶＲ＜０＞がさらに選択され、上記第２０９乃至第２２５電圧ＶＲ＜２０８＞〜ＶＲ＜２２４＞を含む電圧グループからはメイン電圧グループＶＲ＜２０９＞〜ＶＲ＜２２４＞以外に第２０９電圧ＶＲ＜２０８＞がさらに選択され、上記第２２５乃至第２４１電圧ＶＲ＜２２４＞〜ＶＲ＜２４０＞を含む電圧グループからはメイン電圧グループＶＲ＜２２５＞〜ＶＲ＜２４０＞以外に第２２５電圧ＶＲ＜２２４＞がさらに選択され、そして上記第２４１乃至第２５７電圧ＶＲ＜２４０＞〜ＶＲ＜２５６＞を含む電圧グループからはメイン電圧グループＶＲ＜２４１＞〜ＶＲ＜２５６＞以外に第２４１電圧ＶＲ＜２４０＞がさらに選択される。
【００４６】
このように各電圧グループから２つの電圧を選択する以外に電圧をさらに選択するのは、上記各電圧グループから選択された相互隣接する２つの電圧のうち一つの電圧を選択して出力するためである。
【００４７】
次に、図３を参照して上記電圧選択部３２０の動作について説明する。上記電圧選択部３２０は、上記電圧グループ選択部３１０によって選択された電圧グループに含まれる複数の電圧の中で、上記第２デコーダ２２０からの第２スイッチング信号に従って制御され、２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択する。
【００４８】
ここで、選択された上記２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔは上記抵抗ストリング部１００で相互隣接する抵抗によって分割された相互隣接する電圧である。
【００４９】
また、図４を参照すると、上記電圧選択部３２０が複数のスイッチ対ＳＰ１〜ＳＰ１６を含む場合、上記複数のスイッチ対ＳＰ１〜ＳＰ１６各々は上記電圧グループ選択部３１０によって選択されたグループの電圧の中で、上記第２デコーダ２２０の第２スイッチング信号に従って同時に２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔを選択する。
【００５０】
上記複数のスイッチ対ＳＰ１〜ＳＰ１６が第１スイッチＭ−ＳＷ（ＳＷ１〜ＳＷ１６）と第２スイッチＳ−ＳＷ（ＳＷ０〜ＳＷ１５ｐ）との相対応する各対を含む場合において、上記第１スイッチＭ−ＳＷは、各々上記複数のグループスイッチＧＳ１０〜ＧＳ１６０の各対応位置別に共同連結される電圧を選択する。即ち、上記第１６スイッチ対ＳＰ１６の第１スイッチＭ−ＳＷ（ＳＷ１６）は上記複数のグループスイッチＧＳ１０〜ＧＳ１６０の毎１６番目の位置に該当する電圧ＶＲ＜２５６＞、ＶＲ＜２４０＞、．．．ＶＲ＜１６＞を各々選択する。
【００５１】
次に、上記各スイッチ対ＳＰ１〜ＳＰ１６の第２スイッチＳ−ＳＷ（ＳＷ０〜ＳＷ１５ｐ）は、上記第１スイッチＭ−ＳＷに連結された位置より１ステップ電圧低い各対応位置別に共同連結される電圧を選択する。即ち、上記第１スイッチＭ−ＳＷによって、上記複数のグループスイッチＧＳ１０〜ＧＳ１６０の毎１６番目の位置に該当する電圧ＶＲ＜２５６＞、ＶＲ＜２４０＞、．．．ＶＲ＜１６＞が選択された場合、上記第２スイッチＳ−ＳＷ（ＳＷ１５ｐ）は１５番目の位置に該当する電圧ＶＲ＜２５５＞、ＶＲ＜２３９＞、．．．ＶＲ＜１５＞を選択する。
【００５２】
例えば、上記第１スイッチング信号が４ビットの‘１１１０’によって上記第１５電圧グループＶＲ＜２２４＞〜ＶＲ＜２４０＞が選択された場合に、上記第２スイッチング信号が４ビットの‘００１０’であれば上記第１５電圧グループＶＲ＜２２４＞〜ＶＲ＜２４０＞の中でＶＲ＜２２４＞を選択する。
【００５３】
一方、本発明によると、８ビットと類似なサイズで８ビット以上のＤＡＣ機能を遂行出来るが、例えば本発明の１０ビットＤＡＣ機能を説明すると、既存の２５６個の階調の間を各々４等分する方式を使用して、従来の８ビットＤＡＣ方式の一つの電圧を出力するのではなく、本発明では相互隣接した二つの電圧を出力する。
【００５４】
この際、上記２つの出力は所望の電圧が存在する抵抗熱において高い側の電圧と低い側の電圧を言う。この２つの電圧Ｖ１ｏｕｔ、Ｖ２ｏｕｔ間の電圧を４等分するためその次のブロックに２ビットＤＡ変換器４００を追加して使用することが出来る。
【００５５】
以上の本発明は、前述の実施例及び添付の図面によって限定されず特許請求範囲によって限定され、本発明の装置は本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能であることを本発明が属する技術分野において通常の知識を有している者において明らかである。
【図面の簡単な説明】
【００５６】
【図１】従来の８ビットデジタル／アナログコンバーティング装置の構成図である。
【図２】図１の８ビットＤＡＣスイッチの構成図である。
【図３】本発明によるデジタル／アナログコンバーティング装置の構成図である。
【図４】図３の８ビットＤＡＣスイッチの構成図である。
【符号の説明】
【００５７】
１００    抵抗ストリング部
２００    デコーダ部
２１０    第１デコーダ
２２０    第２デコーダ
３００    スイッチ部
３１０    電圧グループ選択部
３２０    電圧選択部
Ｒ０〜Ｒ２５６    抵抗
ＶＲ０＞〜ＶＲ２５６＞    分割電圧
ＧＳ１０〜ＧＳ１６０    グループスイッチ
Ｖ１ｏｕｔ、Ｖ２ｏｕｔ    出力電圧
Ｍ−ＳＷ    メインスイッチ
Ｓ−ＳＷ    サブスイッチ
ＳＰ１〜ＳＰ１６    スイッチ対
【図１】
2007228556.tif 000003
【図２】
2007228556.tif 000004
【図３】
2007228556.tif 000005
【図４】
2007228556.tif 000006