(57)【要約】      （修正有）【課題】半導体素子搭載用基板とプリント配線基板間の高周波伝送における反射による伝送損失を抑制する構造を提供する。【解決手段】パッド１４に隣接して配置される内部導体層６，１０のパッド対向位置に、パッド径以上の径をもった開口部２０、２１を形成し、この開口部内に他の導体と電気的に分離されて浮いた状態の導体１１Ａ、５Ａを形成した構造により、パッドと内層導体層との間に生じる容量結合を低減し、特性インピーダンスの不連続の度合いを抑えるようにした。【選択図】図１
2007227757.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に半導体素子を搭載し、他方の面に外部回路基板との接続用に設けられたパッドと、前記パッドに隣接して配置される内部導体層とを有した半導体素子搭載用基板であって、
前記内部導体層は前記パッドと対向する部分に開口部を有し、
前記パッドの径Ｗｐと、前記開口部の径Ｗｋとが、Ｗｋ≧Ｗｐの関係を有し、さらに、前記内部導体層の開口部内に他の導体と電気的に分離されて浮いた状態の導体が形成されている、
ことを特徴とする半導体素子搭載用基板。
【請求項２】
前記内部導体層の開口部に形成された浮いた状態の導体が複数設けられていることを特徴とする請求項１記載の半導体素子搭載用基板。
【請求項３】
前記内部導体層の開口部に形成された浮いた状態の導体１つの面積は１平方ｃｍ以下であることを特徴とする請求項１または２記載の半導体素子搭載用基板。
【請求項４】
前記パッドに隣接して配置される複数層の内部導体層のパッドと対向する部分に開口部を有し、各開口部に他の導体と電気的に分離されて浮いた状態の導体が形成されていることを特徴とする請求項１〜３のいずれか１項記載の半導体素子搭載用基板。
【請求項５】
前記半導体素子には高周波伝送用の半導体素子を含むことを特徴とする請求項１〜４のいずれか１項記載の半導体素子搭載用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ、ＩＣ等の半導体素子を搭載するための基板に関し、特にパッドの反射による伝送損失を抑制した高周波伝送用の半導体素子搭載用基板に関する。
【背景技術】
【０００２】
近年の情報機器の高速伝送化に伴い、信号周波数の高周波化や広帯域化が進み、信号の信頼性確保が厳しく問われるようになった。
一方、インターポーザとプリント配線基板の接続方法には主にＱＦＰ（Quad Flat Package）に代表されるワイヤーボンディング接続、ＰＧＡ（Pin Grid Array）接続、ＢＧＡ（Ball Grid Array）接続、ＬＧＡ（Land Grid Array）接続が使われている。
【０００３】
このうちワイヤーボンディング接続は、リードフレームとワイヤー部の誘導性に起因する高周波インピーダンスが無視できず、高周波信号の伝送特性の劣化をもたらす。
また、ＰＧＡ接続は、ＰＧＡのピンの受け皿としてプリント配線板にスルーホールを設けており、このスルーホールがスタブとなるため高周波信号伝送を困難なものにしている。
【０００４】
これに対して、ＢＧＡ接続やＬＧＡ接続は、ワイヤーボンディング接続に比べて誘導性に起因する高周波インピーダンスの影響は小さく、ＰＧＡ接続のようなスタブを形成する必要がない。そこで、近年では、ＢＧＡ接続やＬＧＡ接続を用いた実装方式が高周波信号伝送に用いられる主たる実装方式となっている。
しかし、ＢＧＡ接続やＬＧＡ接続であっても、その接続部はインターポーザやプリント配線基板上の配線のようにインピーダンスコントロールがされておらず、伝送路の反射点となっているのが現状である。
【０００５】
また、インターポーザに使用している材料は主にプラスチィックで、半導体チップのような半導体素子に比べ、温度変化による膨張もしくは収縮の度合いが大きい。
そのため、インターポーザ内では、半導体素子を実装した付近で熱膨張が抑制され、それ以外の個所との熱膨張の度合いが変わる。
例えば、熱サイクル試験で観測すると、高温で半導体素子実装側に反るような力が働き、低温でプリント配線板側に反るような力が働くため、ＢＧＡ接続等に使われるパッド部の接続強度がないと、剥がれやクラックが発生してしまう。
そこで、これを回避するために、パッド面積を広く取ることで接続強度を高める手法がとられている。
【０００６】
しかしながら、パッドは対向する導体面（例えば、グランド用導体面）との容量性結合によって、伝送線路の特性インピーダンスを局部的に低下させる原因となる。
具体的には、パッドと隣接する導体面の対向している面積をＳ、パッドと導体面間の間隔をｈ、パッドと導体面間の絶縁材料の比誘電率をεｒとおくと、パッドと隣接する導体面間に働く容量Ｃpは、次の式（１）で表され、特性インピーダンスＺ0が式（２）から導かれる。
【数１】
2007227757.tif 000003
このため、パッド部では他の部分より容量が大きくなるので、特性インピーダンスが他の部分より低くなっている。よって、パッド部はインピーダンス不連続部、つまりは信号伝送路の反射点となり、伝送特性の劣化をもたらしていることが分かる。
【０００７】
図３はこの問題を説明するために作成した、従来技術の半導体素子搭載用基板の例を示す図であり、図３（ａ）は断面図、図３（ｂ）は電源用導体層を示す平面図である。
図３（ａ）に示すように、この基板は、上下のソルダーレジスト１、１５の間に、導体２、４、６、９、１０、１４と絶縁材３、７、１２の各層を順次積層したものであり、グランド用導体２と信号用導体４によってＭＳＬ（マイクロストリップライン）を形成し、信号用導体４を信号用ビア８、信号用ランド９、信号用ビア１３を介してパッド１４に接続し、パッド１４を図示しない外部電気回路基板にはんだボールなどを利用して接続できるよう構成されている。また、図３（ｂ）に示すように、ランド９を設けた層には電源用導体１０が形成されており、パッド１４の上部に電気的に分離された状態で配置されている。
図４の実線１７は、図３に示す従来例の透過特性（伝送出力レベル（ｄＢ）と周波数（ＧＨｚ）の関係）を示している。
図示のように、高周波領域において伝送出力レベルが低下しており、パッド１４とその上部の導体（図３の例では電源用導体）１０との間で容量性結合を起こしていることが分かる。
【０００８】
そこで、このような従来技術の対策として、パッドと容量性結合を起こす導体面にパッド径より大きい開口部を設けることで、パッド部分の容量成分を低減させ、高周波信号伝送の反射による損失を抑制する方法も提案されている（例えば特許文献１参照）。
【特許文献１】特開２００２−２９９３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記従来技術（図３）で説明したように、ＢＧＡ実装等に用いるパッドと隣接する導体面との容量性結合は、伝送線路の特性インピーダンスを局部的に低下させる原因となる。その結果、高周波信号に対してパッド部分が反射点となり、伝送特性の劣化をもたらすという問題がある。
また、ＢＧＡはんだボール用パッドと容量性結合を起こす導体面に開口部を設ける方法は、パッド部の容量成分を低減することは可能であるが、銅ベタパターンに大きな開口部を設けると、開口部内に気泡が残り、リフロー時に気泡が膨れてしまうといった事情から、銅ベタパターンに大きな開口部を形成できないという問題があり、実際上、適応できない基板も存在するため、より有効な対策が求められる。
【００１０】
本発明は、上記問題点に鑑みて提案されたものであり，その目的は、半導体素子搭載用基板とプリント配線基板間の高周波伝送における反射による伝送損失を抑制することが可能な半導体素子搭載用基板を提供することにある。
【課題を解決するための手段】
【００１１】
上述の目的を達成するため、本発明の半導体素子搭載用基板は、一方の面に半導体素子を搭載し、他方の面に外部回路基板との接続用に設けられたパッドと、前記パッドに隣接して配置される内部導体層とを有した半導体素子搭載用基板であって、前記内部導体層は前記パッドと対向する部分に開口部を有し、前記パッドの径Ｗｐと、前記開口部の径Ｗｋとが、Ｗｋ≧Ｗｐの関係を有し、さらに、前記内部導体層の開口部内に他の導体と電気的に分離されて浮いた状態の導体が形成されていることを特徴とする。なお、開口部内に形成される浮いた状態の導体は、単数に限らず、複数であっても良い。また、複数層の内部導体層に開口部を設けて、それぞれに他の導体と電気的に分離されて浮いた状態の導体を形成するようにしても良い。さらに、１つの導体の面積は、１平方ｃｍ以下であることが好ましい。
【発明の効果】
【００１２】
本発明の半導体素子搭載用基板によれば、パッドに隣接して配置される内部導体層のパッド対向位置に、パッド径以上の径をもった開口部を形成し、この開口部内に他の導体と電気的に分離されて浮いた状態の導体を形成した構造により、パッドと内層導体層との間に生じる容量結合を低減し、特性インピーダンスの不連続の度合いを抑えることができる。これにより、パッド部分での反射による伝送損失を抑え、高周波信号伝送がより良好な半導体素子搭載基板を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態に係る半導体素子搭載用基板では、パッドに隣接して配置される内部導体層のパッド対向位置に、パッド径以上の径をもった開口部を形成し、この開口部内に他の導体と電気的に分離されて浮いた状態の導体を形成した構造により、パッドと内層導体層との間に生じる容量結合を低減し、特性インピーダンスの不連続の度合いを抑えるようにしたものである。
すなわち、パッドは対向する導体面と容量性結合を生じるが、対向する導体面がパッドと違う電位を持っている場合、パッドに流れる電流（電荷Ｑ＝ＣＶ）に大きく影響を及ぼす。そして、パッドとある電位を持った導体面の間に電気的に浮いた状態（他の導体と電気的に接続されていない状態）の導体がある場合、この浮いた状態の導体はパッドと安定した導体面間の電位分布に対応した電位となる、つまりはパッドに近い位置にある場合はパッドに近い電位を、安定した導体に近い位置にある場合は安定した導体の電位に近い電位を取ることになる。
【００１４】
したがって、パッドに対向する領域に浮いた状態の導体を配置することにより、パッド部の容量を低減することができ、他の部分との特性インピーダンスの不連続度合いを軽減し、伝送特性を向上できる。
また、開口部内に浮いた状態の導体を配置することにより、開口部内に気泡が残ることも防止でき、製造工程上の種々の制約をもった基板にも幅広く適応できる効果がある。
なお、この開口部内の浮いた状態の導体の面積が１平方ｃｍより大きくなると、この導体が安定した電位をもつようになり、本効果が低減してしまうため、導体の面積は１平方ｃｍ以下が好ましい。
【００１５】
以下、本発明の具体例を図面を参照して説明する。
図１は、本実施の形態による半導体素子搭載用基板の第１実施例を示す図であり、図１（ａ）は断面図、図１（ｂ）は電源用導体層の形状を示す平面図である。なお、図３に示した従来例と共通の構成要素については同一符号を付し、図３と異なる部分を中心に説明する。
図１において、最下層のパッド１４と隣接する上層には、電源用導体１０のための導体層（第３層）が形成され、この層に開口部２０が形成されている。この開口部２０は、パッド１４と同心円状に形成され、パッド１４より大きい径をもっている。なお、パッド１４と同等の径を有する開口部であってもよい。
そして、この開口部２０内に他の導体と電気的に分離されて浮いた状態の導体１１Ａを形成している。この導体１１Ａは、図１（ｂ）に示すように、ランド９を中心とした円環状に形成されている。
【００１６】
また、本例では、グランド用導体６を設けた導体層（第２層）にも開口部２１が形成され、この開口部２１内にも他の導体と電気的に分離されて浮いた状態の導体５Ａが形成されている。なお、この開口部２１及び導体５は、開口部２０及び導体１１の作用を強化するものであるので、大きさや形状等は任意であるものとする。
以上のような構成により、パッド１４と対向する安定した電位を持つ導体はグランド用導体２となり、パッド部の容量結合を低減する構造となっている。これにより、高周波伝送波形の劣化を抑制する構造となる。
【００１７】
図２は、本実施の形態による半導体素子搭載用基板の第２実施例を示す図であり、図２（ａ）は断面図、図２（ｂ）は電源用導体層の形状を示す平面図である。なお、図１に示した実施例と共通の構成要素については同一符号を付し、図１と異なる部分を中心に説明する。
本例では導体層に設けた開口部２０、２１内に複数の浮いた状態の導体１１Ｂ、５Ｂを配置したものである。各導体１１Ｂ、５Ｂは、それぞれ円形に形成され、１平方ｃｍ以下の面積を有し、開口部内にほぼ均等に分散配置されている。
このように浮いた状態の導体１１Ｂ、５Ｂを複数分散して配置し、各導体の面積を小さく抑えたことから、第１実施例に比して、さらに安定した特性を得ることが可能となる。
【００１８】
図４は本実施例の半導体素子搭載用基板による透過特性（伝送特性）を従来技術及び特許文献１に開示された基板の透過特性と対比して示す説明図であり、横軸に周波数（ＧＨｚ）、縦軸に透過出力レベル（ｄＢ）を示している。
図中の透過特性１６は、上述した第１実施例の半導体素子搭載用基板（図１）をプリント配線基板にＢＧＡ実装した評価基板の透過特性を示している。
また、透過特性１７は、上述した従来技術の半導体素子搭載用基板（図３）をプリント配線基板にＢＧＡ実装した評価基板の透過特性を示しており、透過特性１８は、特許文献１の半導体素子搭載用基板をプリント配線基板にＢＧＡ実装した評価基板の透過特性を示している。なお、それぞれの半導体素子搭載用基板の線路長は１５ｍｍ、プリント配線基板の線路長は１０ｍｍとして設計している。
この図４から分かるように、浮いた状態の導体を設けても、従来技術の半導体素子搭載用基板より伝送特性は大きく改善されており、浮いた状態の導体がない特許文献１の場合とほぼ同等の特性を得ることができる。したがって、特許文献１で説明した開口部の形成に制約を受ける基板においても、本発明を適用することにより、十分な特性の改善を実現でき、幅広い基板に適用できる点で本発明は優位性を有する。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態による半導体素子搭載用基板の第１実施例を示す図であり、図１（ａ）は断面図、図１（ｂ）は電源用導体層の形状を示す平面図である。
【図２】本発明の実施の形態による半導体素子搭載用基板の第２実施例を示す図であり、図２（ａ）は断面図、図２（ｂ）は電源用導体層の形状を示す平面図である。
【図３】従来技術による半導体素子搭載用基板の例を示す図であり、図３（ａ）は断面図、図３（ｂ）は電源用導体層の形状を示す平面図である。
【図４】本発明の実施例の半導体素子搭載用基板による透過特性を従来技術及び特許文献１に開示された基板の透過特性と対比して示す説明図である。
【符号の説明】
【００２０】
１、１５……ソルダーレジスト、２、６……グランド用導体、３、７、１２……絶縁材、４……信号用導体、５Ａ、５Ｂ、１１Ａ、１１Ｂ……他の導体と電気的に接続されていない導体、８、１３……信号用ビア、９……信号用ランド、１０……電源用導体、１４……パッド、２０、２１……開口部。
【図１】
2007227757.tif 000004
【図２】
2007227757.tif 000005
【図３】
2007227757.tif 000006
【図４】
2007227757.tif 000007