(57)【要約】【課題】動作範囲の広い増幅器を提供する。【解決手段】本発明の増幅器は、互いに直列接続された入力段１および入力段１の後段に配された出力段２と、出力段２からの出力信号Ｖｏｕｔｐ・Ｖｏｕｔｍを変換して入力段１の後段から出力段２の入力としてフィードバックするフィードバック段３と、を有し、入力段１、およびフィードバック段３は、それぞれＮＭＯＳトランジスタ４・５、１５・１６の差動対を備え、入力段１から入力された入力信号Ｖｉｎｐ・Ｖｉｎｍを増幅して出力段２から出力する増幅器において、入力段１およびフィードバック段３が同一の電流源２０を共用している。【選択図】図１
2007300437.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続された第１のトランスコンダクタンス段および該第１のトランスコンダクタンス段の後段に配された第２のトランスコンダクタンス段と、
該第２のトランスコンダクタンス段からの出力信号を変換して第２のトランスコンダクタンス段の入力としてフィードバックするフィードバックトランスコンダクタンス段と、を有し、
上記第１のトランスコンダクタンス段、および上記フィードバックトランスコンダクタンス段が、それぞれ第１のスイッチング素子の差動対を備え、第１のトランスコンダクタンス段から入力された入力信号を増幅して第２のトランスコンダクタンス段から出力する増幅器において、
上記第１のトランスコンダクタンス段および上記フィードバックトランスコンダクタンス段が同一の電流源を共用していることを特徴とする増幅器。
【請求項２】
上記フィードバックトランスコンダクタンス段は、上記第２のトランスコンダクタンス段からの上記出力信号としての電圧を電流に変換して上記第２のトランスコンダクタンス段の入力としてフィードバックすることを特徴とする請求項１に記載の増幅器。
【請求項３】
上記第２のトランスコンダクタンス段は、
第１のスイッチング素子の差動対と、
該第１のスイッチング素子の差動対の負荷としての一対の第２のスイッチング素子と、
上記第２のトランスコンダクタンス段からの出力のコモンモード電圧を一定にするコモンフィードバックと、を有していることを特徴とする請求項１または２に記載の増幅器。
【請求項４】
上記第１のトランスコンダクタンス段は、
該第１のトランスコンダクタンス段が備える差動対の負荷として一対の第２のスイッチング素子と、
上記第１のトランスコンダクタンス段からの出力のコモンモード電圧を一定にするコモンフィードバックと、を有していることを特徴とする請求項１または２に記載の増幅器。
【請求項５】
上記コモンフィードバックは、スイッチトキャパシタから成ることを特徴とする請求項３または４に記載の増幅器。
【請求項６】
上記コモンフィードバックは、第２のトランスコンダクタンス段の出力と一端が接続された抵抗と、
該抵抗の他端と非反転入力端子が接続されると共に、反転入力端子には基準電圧が印加される演算増幅器とから成ることを特徴とする請求項３または４に記載の増幅器。
【請求項７】
上記の請求項１ないし６のいずれか１項に記載の増幅器を備えていることを特徴とする電子機器。
【請求項８】
無線受信機であることを特徴とする請求項７に記載の電子機器。
【請求項９】
上記第１のトランスコンダクタンス段は、上記第１のスイッチング素子から成る差動対を複数有しており、
これら第１のトランスコンダクタンス段が有する第１のスイッチング素子は、それぞれの第１のスイッチング素子にスイッチが割り当てられており、これらのスイッチを介して上記差動対の負荷、および、電源電圧に接続されていることを特徴とする請求項８に記載の電子機器。
【請求項１０】
ラッチ回路をさらに備えたアナログデジタル変換器であることを特徴とする請求項７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器およびそれを備えた電子機器に関し、特に高速動作を可能にするために、２つの直列に接続したトランスコンダクタンス段を有する増幅器およびそれを備えた電子機器に関するものである。
【背景技術】
【０００２】
従来、電子回路装置内の駆動回路としては、高速に動作する増幅器が要求される場合がある。
【０００３】
例えば、P. Balmelli and Q. Huang “A 25MS/s 14b 200mW DS Modulator in 0.18 mm CMOS” ISSCC Digest of Technical Papers, pp.74-75, San Francisco , Feb. 2004.の論文（非特許文献１）に記載のΔΣＡＤ変換器では、受動素子を用いた加算器のゲイン補償のため、および、後段回路の駆動のために高速に動作する増幅器を使用している。
【０００４】
この増幅器は、図１０に示すように、アンプ２０１を有するトランスコンダクタンス段（入力段）２１０と、該トランスコンダクタンス段（ＴＣ）２１０の後段に配されアンプ２０２とフィードバック抵抗（フィードバック素子）２０３とから成るトランスインピーダンス段（出力段；ＩＣ）２１１と、を備えている。なお、同図に示す参照符号ｇｍ１および参照符号ｇｍ２は、それぞれアンプ２０１およびアンプ２０２のトランスコンダクタンスを示している。また、フィードバック抵抗２０３は、その両端がトランスコンダクタンス２０２の入出力部に接続されている。
【０００５】
図１０に示すこの増幅器は、２つのトランスコンダクタンス段２１０・２１１が直列接続されているため、高速動作が可能である。ところが、増幅器を構成する回路のゲインは、入力段２１０に使われるＭＯＳトランジスタのトランスコンダクタンスと出力段に使われるフィードバック抵抗２０３との積で決まるため、このフィードバック抵抗（フィードバック素子）２０３のばらつきにより、増幅器を構成する回路のゲインが影響を受けてしまうという問題がある。
【０００６】
一方で、この問題は、次に説明するように、フィードバック素子として、上記のフィードバック抵抗２０３の代わりにアンプを使用することにより、解決することができる。この例としては、S. Galal and B. Razavi, "10Gb/s Limiting Amplifier and Laser/Modulator Driver in 0.18um CMOS Technology," ISSCC Digest of Technical Papers, pp. 188-189, Feb. 2003.の論文（非特許文献２）に記載されている。この非特許文献２に記載の増幅器は、図１１・１２に示すように、入力段（初段）、出力段、およびフィードバック段を有している。なお図１１は、概略構成を示すブロック図であり、図１２は、図１１に示すブロックの内部を詳細に示す回路図である。
【０００７】
図１２に示すように、入力段および出力段は、抵抗を負荷として用いた差動対であり、フィードバック段は、入力段の負荷抵抗を負荷として共有している差動対である。入力段は、図１２に示すように、互いに並列に接続された一対のＮＭＯＳトランジスタ２２０・２２１と、一端がＮＭＯＳトランジスタ（ＭＯＳＦＥＴ）２２０のドレイン端子に接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗２２２と、一端がＮＭＯＳトランジスタ２２１のドレイン端子に接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗２２３と、一端がＮＭＯＳトランジスタ２２０・２２１のソース端子と接続される一方、他端がグランド２２４に接続された電流源２２５とを備えている。
【０００８】
また、ＮＭＯＳトランジスタ２２０のゲート端子には入力信号（入力電圧）Ｖｉｎｐが与えれ、ＭＯＳトランジスタ２２１のゲート端子には入力信号（入力電圧）Ｖｉｎｍが与えられている。なお、電流源２２５を流れる電流（テール電流ともいう）をＩ１とする。
【０００９】
また、出力段は、図１２に示すように、互いに並列に接続された一対のＮＭＯＳトランジスタ２２６・２２７と、一端がＮＭＯＳトランジスタ２２６のドレイン端子に接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗２２８と、一端がＮＭＯＳトランジスタ２２７のドレイン端子と接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗２２９と、一端がＮＭＯＳトランジスタ２２６・２２７のソース端子と接続される一方、他端がグランド２１９に接続された電流源２１８とを備えている。
【００１０】
ＮＭＯＳトランジスタ２２６のゲート端子には、ＮＭＯＳトランジスタ２２１・２３１のドレイン端子と抵抗２２３との間の電圧が入力される、またＮＭＯＳトランジスタ２２７のゲート端子には、ＮＭＯＳトランジスタ２２０・２３０のドレイン端子と抵抗２２２との間の電圧が入力される。
【００１１】
なお、ＭＯＳＦＥＴのゲート端子は、電気的にフローティングであるため、電流が入力されることは普通なく、上記のように電圧が入力される。
また、同図に示すように、ＮＭＯＳトランジスタ２２６のドレイン端子と抵抗２２８との間の電圧Ｖｏｕｔｍを出力電圧（出力信号）として取り出している一方、ＮＭＯＳトランジスタ２２７のドレイン端子と抵抗２２９との間の出力電圧（出力信号）Ｖｏｕｔｐとして取り出している。なお、電流源２２９を流れる電流（テール電流）をＩ２とする。
【００１２】
さらに、フィードバック段は、互いに並列に接続された一対のＮＭＯＳトランジスタ２３０・２３１と、一端がＮＮＭＯＳトランジスタ２３０・２３１のソース端子に接続される一方、他端がグランド２３２に接続された電流源２３３とを備えている。また、ＮＭＯＳトランジスタ２３０のゲート端子には出力電圧Ｖｏｕｔｍが与えられ、ＮＭＯＳトランジスタ２３１のゲート端子には出力電圧Ｖｏｕｔｐが与えられている。
【００１３】
ＮＭＯＳトランジスタ２３０のドレイン端子は、抵抗２２２と、ＮＭＯＳトランジスタ２３１のドレイン端子は、抵抗２２３とそれぞれ接続されている。
なお、電流源２３３を流れる電流（テール電流）をＩ３とする。
【００１４】
ここで、図１２に示す増幅器の入力電圧として、２×Ｖｉｎが与えられたとする。入力コモンモード電圧をＶｃｍとすると、入力段への入力信号Ｖｉｎｐ・Ｖｉｎｍは、それぞれ、Ｖｃｍ＋Ｖｉｎ・Ｖｃｍ−Ｖｉｎとなる。入力段のＮＭＯＳトランジスタ２２０・２２１のトランスコンダクタンスをｇｍとし、フィードバック段のＮＭＯＳトランジスタ２３０・２３１のトランスコンダクタンスをｇｍｆｂとする。この場合、入力段のＮＭＯＳトランジスタ２２０・２２１に流れる電流は、それぞれｇｍ×（Ｖｃｍ＋Ｖｉｎ）、ｇｍ（Ｖｃｍ−Ｖｉｎ）となる。一方、フィードバック段のＮＭＯＳトランジスタ２３０・２３１に流れる電流は、それぞれ、ｇｍｆｂ×Ｖｏｕｔｍ、ｇｍｆｂ×Ｖｏｕｔｐとなる。
【００１５】
増幅器のＤＣゲインは、入力段のトランスコンダクタンスとフィードバック段のトランスコンダクタンスとの比で決まるため、出力電圧Ｖｏｕｔｐ・Ｖｏｕｔｍは、それぞれ、Ｖｉｎｐ×ｇｍ／ｇｍｆｂ、Ｖｉｎｍ×ｇｍ／ｇｍｆｂとなる。従って、フィードバック段のＮＭＯＳトランジスタ２３０・２３１に流れる電流は、それぞれ、ｇｍ×（Ｖｃｍ−Ｖｉｎ）、ｇｍ（Ｖｃｍ＋Ｖｉｎ）となる。
【００１６】
それゆえ、同じノードに接続しているＮＭＯＳトランジスタ２２０およびＮＭＯＳトランジスタ２３０、ＮＭＯＳトランジスタ２２１およびＮＭＯＳトランジスタ２３１は、差動対と同様に差動の関係にある。
【００１７】
従って、増幅器への入力信号Ｖｉｎが変化した場合、入力段のＮＭＯＳトランジスタ２２０・２２１に流れる電流は、同じノードに接続されているフィードバック段のＮＭＯＳトランジスタ２３０・２３１に流れる電流と同じ値で変化する。
【非特許文献１】P. Balmelli and Q. Huang “A 25MS/s 14b 200mW DS Modulator in 0.18 mm CMOS” ISSCC Digest of Technical Papers, pp.74-75, San Francisco , Feb. 2004.の論文
【非特許文献２】S. Galal and B. Razavi, "10Gb/s Limiting Amplifier and Laser/Modulator Driver in 0.18um CMOS Technology," ISSCC Digest of Technical Papers, pp. 188-189, Feb. 2003.の論文
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、フィードバック段の電流源２３３を流れるテール電流Ｉ３が入力段の電流源２２５を流れるテール電流Ｉ１よりも小さい場合に、入力信号Ｖｉｎが大きくなると、フィードバック段のＮＭＯＳトランジスタ２３０・２３１のうち、片側のＭＯＳトランジスタを流れる電流は飽和し、入力段の電流変化と同じだけフィードバック段の電流を変化させることができない。つまり、フィードバック段の片側のＮＭＯＳトランジスタの電流がゼロになる。
【００１９】
この場合、フィードバック段の合計電流が電流源２３３により制限されているため、フィードバック段のＮＭＯＳトランジスタ２３０・２３１を流れる電流は、片側（一方）がゼロ、他方が電流源２３３に与えた電流となり、これ以上入力信号Ｖｉｎを大きくしても電流が変化しない。
【００２０】
つまり、フィードバック段がトランスコンダクタンス段として動作する動作範囲が狭く、この動作範囲以外では、フィードバック段は、トランスコンダクタンス段ではなく、単なる電流源として動作してしまうという問題があった。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、動作範囲の広い増幅器を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の増幅器は、上記課題を解決するために、互いに直列接続された第１のトランスコンダクタンス段および該第１のトランスコンダクタンス段の後段に配された第２のトランスコンダクタンス段と、該第２のトランスコンダクタンス段からの出力信号を変換して第２のトランスコンダクタンス段の入力としてフィードバックするフィードバックトランスコンダクタンス段と、を有し、上記第１のトランスコンダクタンス段、および上記フィードバックトランスコンダクタンス段が、それぞれ第１のスイッチング素子の差動対を備え、第１のトランスコンダクタンス段から入力された入力信号を増幅して第２のトランスコンダクタンス段から出力する増幅器において、上記第１のトランスコンダクタンス段および上記フィードバックトランスコンダクタンス段が同一の電流源を共用していることを特徴としている。
【００２３】
上記したように、従来の増幅器では、入力段のトランスコンダクタンス段およびフィードバック段のトランスコンダクタンス段（フィードバックトランスコンダクタンス段）とで別々の電流源が配されていた。そのため、上記の通り、入力段のトランスコンダクタンス段に入力する入力信号を大きくすると、フィードバックトランスコンダクタンス段の差動対のうち、一方のスイッチング素子が飽和して電流が流れなくなり、他方のスイッチング素子のみに電流が流れる。そのため、フィードバックトランスコンダクタンス段自体がトランスコンダクタンス段としての働きをせずに、単なる電流源として動作してしまう。
【００２４】
これに対して、上記構成によれば、入力段としての第１のトランスコンダクタンス段およびフィードバックトランスコンダクタンス段とで同一の電流源を共用している。従って、第１のトランスコンダクタンス段への入力信号を大きくして、フィードバックトランスコンダクタンス段における差動対の一方の第１のスイッチング素子が飽和しても他方の第１のスイッチング素子は、第１のトランスコンダクタンス段における一方の第１のスイッチング素子と差動対を構成するため、上記の入力信号の大きさに応じて流れる電流が変化する。そのため、動作範囲の広い増幅器を提供することができる。
【００２５】
また、本発明の増幅器では、上記フィードバックトランスコンダクタンス段は、上記第２のトランスコンダクタンス段からの上記出力信号としての電圧を電流に変換して上記第２のトランスコンダクタンス段の入力としてフィードバックすることが好ましい。
【００２６】
また、本発明の増幅器では、上記第２のトランスコンダクタンス段は、第１のスイッチング素子の差動対と、該第１のスイッチング素子の差動対の負荷としての一対の第２のスイッチング素子と、上記第２のトランスコンダクタンス段からの出力のコモンモード電圧を一定にするコモンフィードバックと、を有していることが好ましい。
【００２７】
トランスコンダクタンス段の負荷として抵抗を用いた場合、抵抗値のばらつきにより、出力コモンモード電圧が変化する。一般に、トランスコンダクタンス段のトランスコンダクタンスは、出力コモンモード電圧に依存して変化するため、ゲインがばらついてしまうという問題が発生する。これに対して、上記構成によれば、第２トランスコンダクタンス段は、第１のスイッチング素子の差動対と、該第１のスイッチング素子の差動対の負荷としての一対の第２のスイッチング素子と、上記第２のトランスコンダクタンス段からの出力のコモンモード電圧を一定にするコモンフィードバックとを有している。そのため、出力コモンモードを一定にすることができる。従って、ゲインのばらつきを防止することができる。
【００２８】
また、本発明の増幅器では、上記第１のトランスコンダクタンス段は、該第１のトランスコンダクタンス段が備える差動対の負荷として一対の第２のスイッチング素子と、上記第１のトランスコンダクタンス段からの出力のコモンモード電圧を一定にするコモンフィードバックと、を有していることが好ましい。
【００２９】
トランスコンダクタンス段の負荷として抵抗を用いた場合、抵抗値のばらつきにより、出力コモンモード電圧が変化する。一般に、トランスコンダクタンス段のトランスコンダクタンスは、出力コモンモード電圧に依存して変化するため、ゲインがばらついてしまうという問題が発生する。これに対して、上記構成によれば、第１のトランスコンダクタンス段の差動対の負荷として第２のスイッチング素子と、コモンフィードバックとを有している。そのため、出力コモンモードを一定にすることができる。従って、ゲインのばらつきを防止することができる。
【００３０】
また、本発明の増幅器では、上記のコモンフィードバックは、スイッチトキャパシタから成ることが好ましい。上記構成によれば、コモンフィードバックはスイッチトキャパシタから成るため、アンプなどを用いた場合に比して低消費電力化を図ることができる。
【００３１】
また、本発明の増幅器では、上記のコモンフィードバックは、第２のトランスコンダクタンス段の出力と一端が接続された抵抗と、該抵抗の他端と非反転入力端子が接続されると共に、反転入力端子には基準電圧が印加される演算増幅器とから成ることが好ましい。
【００３２】
上記構成によれば、演算増幅器を備えたコモンフィードバックを用いている。そのため、負荷容量を小さくすることができ、高速に動作させることができる。さらに、フィードバックトランスコンダクタンス段の入力信号のコモン電圧が一定になり、プロセスばらつきに対してロバストな増幅器を提供することができる。
【００３３】
また、本発明の電子機器は、上記のいずれかに記載の増幅器を備えていることが好ましい。
【００３４】
また、本発明の電子機器は、無線受信機であることが好ましい。
【００３５】
また、本発明の電子機器は、上記第１のトランスコンダクタンス段は、上記第１のスイッチング素子から成る差動対を複数有しており、これら第１のトランスコンダクタンス段が有する第１のスイッチング素子は、それぞれの第１のスイッチング素子にスイッチが割り当てられており、これらのスイッチを介して上記差動対の負荷、および、電源電圧に接続されていることが好ましい。
【００３６】
上記構成によれば、第１のスイッチング素子から成る差動対を複数有しており、それぞれの第１のスイッチング素子と負荷および電源電圧との間には、スイッチが設けられている。そのため、スイッチを適宜ＯＮ・ＯＦＦすることにより、ゲインを可変にすることができる。そのため、ゲインを変える必要がある無線受信機に対して好適に用いることができる。
【００３７】
また、本発明の電子機器は、ラッチ回路をさらに備えたアナログデジタル変換器であることが好ましい。
【００３８】
上記構成によれば、動作範囲の広い増幅器を備えたアナログデジタル変換器であるので、高速に動作させることができる。
【発明の効果】
【００３９】
本発明の増幅器は、以上のように、互いに直列接続された第１のトランスコンダクタンス段および該第１のトランスコンダクタンス段の後段に配された第２のトランスコンダクタンス段と、該第２のトランスコンダクタンス段からの出力信号を変換して第２のトランスコンダクタンス段の入力としてフィードバックするフィードバックトランスコンダクタンス段と、を有し、上記第１のトランスコンダクタンス段、および上記フィードバックトランスコンダクタンス段が、それぞれ第１のスイッチング素子の差動対を備え、第１のトランスコンダクタンス段から入力された入力信号を増幅して第２のトランスコンダクタンス段から出力する増幅器において、上記第１のトランスコンダクタンス段および上記フィードバックトランスコンダクタンス段が同一の電流源を共用している。
【００４０】
従って、動作範囲の広い増幅器を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００４１】
図１は、本実施の形態の増幅器の概略構成を示す回路図である。本実施の形態の増幅器は、２つのトンランスコンダクタント段を直列に接続して高速動作を実現した増幅器である。本実施の形態の増幅器は、図１に示すように、入力段（第１のトランスコンダクタンス段）１、出力段（第２のトランスコンダクタンス段）２、およびフィードバック段（フィードバックトランスコンダクタンス段）３を備えている。同図に示すように、入力段１は、抵抗を負荷として用いた差動対であり、出力段２は、ＰＭＯＳトランジスタを負荷とする差動対であり、フィードバック段３は、負荷のない差動対である。
【００４２】
入力段（初段）１は、互いに並列接続された一対のＮＭＯＳトランジスタ（第１のＭＯＳＦＥＴ；ＭＯＳ field effect transistor；第１のスイッチング素子）４・５と、一端がＮＭＯＳトランジスタ４のドレイン端子に接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗６と、一端がＭＯＳトランジスタ５のドレイン端子と接続される一方、他端が電源電圧Ｖｄｄに接続された抵抗７と、を備えている。
【００４３】
ＮＭＯＳトランジスタ４のゲート端子には入力電圧Ｖｉｎｐが印加されており、ＮＭＯＳトランジスタ５のゲート端子には入力電圧Ｖｉｎｍが印加されている。ＮＭＯＳトランジスタ４のソース端子およびＮＭＯＳトランジスタ５のソース端子は、互いに接続されている。ＮＭＯＳトランジスタ４・１５のドレイン電流によりＮＭＯＳトランジスタ４・１５と抵抗６との間に発生する電圧が後述する出力段のＮＭＯＳトランジスタ９のゲート端子に印加されている。
【００４４】
また、ＮＭＯＳトランジスタ５・１６のドレイン電流によりＮＭＯＳトランジスタ５・１６と抵抗７との間に発生する電圧が後述する出力段のＮＭＯＳトランジスタ８のゲート端子に印加されている。
【００４５】
出力段２は、互いに並列に接続された一対のＮＭＯＳトランジスタ８・９と、ＮＭＯＳトランジスタ（第１のＭＯＳＦＥＴ；第１のスイッチング素子）８・９から成る差動対の負荷として設けられた一対のＰＭＯＳトランジスタ（第２のＭＯＳＦＥＴ；第２のスイッチング素子）１０・１１と、電流源としてのＮＭＯＳトランジスタ１２と、コモンモードフィードバック（ＣＭＦＢ）１３とを備えている。
【００４６】
ＰＭＯＳトランジスタ１０は、ソース端子が電源電圧Ｖｄｄに接続される一方、ドレイン端子がＮＭＯＳトランジスタ８のドレイン端子と接続されている。また、ＰＭＯＳトランジスタ１１は、ソース端子が電源電圧Ｖｄｄに接続される一方、ドレイン端子がＮＭＯＳトランジスタ９のドレイン端子と接続されている。さらに、ＮＭＯＳトランジスタ８のソース端子およびＮＭＯＳトランジスタ９のソース端子は互いに接続されている。そして、電流源としてのＮＭＯＳトランジスタ１２は、ドレイン端子がＮＭＯＳトランジスタ４・５のソース端子に接続され、ソース端子がグランド１９に接続されている。このＮＭＯＳトランジスタ１２のゲート端子には、ＣＭＦＢ１３から所定の電圧が印加されている。
【００４７】
ＣＭＦＢ１３には、ＮＭＯＳトランジスタ８のドレイン電流によりＮＭＯＳトランジスタ８のドレイン端子とＰＭＯＳトランジスタ１０のドレイン端子との間に発生する出力電圧Ｖｏｕｔｍが与えられると共に、ＮＭＯＳトランジスタ９のドレイン電流によりＮＭＯＳトランジスタ９のドレイン端子とＰＭＯＳトランジスタ１１のドレイン端子との間に発生する出力電圧Ｖｏｕｔｐが与えられる。さらに、ＰＭＯＳトランジスタ１０のゲート端子およびＰＭＯＳトランジスタ１１のゲート端子には、それぞれ共通のバイアス電圧Ｖｂｉａｓが印加されている。なお、差動対の負荷は、抵抗の他、ダイオード接続されたＰＭＯＳでもよい。
【００４８】
フィードバック段３は、互いに並列に接続された一対のＮＭＯＳトランジスタ（第１のＭＯＳＦＥＴ；第１のスイッチング素子）１５・１６を備えている。ＮＭＯＳトランジスタ１５のゲート端子には上記の出力電圧Ｖｏｕｔｍが印加される一方、ＮＭＯＳトランジスタ１６のゲート端子には上記の出力電圧Ｖｏｕｔｐが印加される。また、ＮＭＯＳトランジスタ１５のソース端子およびＮＭＯＳトランジスタ１６のソース端子は、互いに接続されている。また、ＮＭＯＳトランジスタ１５のドレイン電流によりＮＭＯＳトランジスタ１５のドレイン端子側に発生した電圧が上記出力段２のＮＭＯＳトランジスタ９に印加されている。また、ＮＭＯＳトランジスタ１６のドレイン電流によりＮＭＯＳトランジスタ１６のドレイン端子側に発生した電圧が上記出力段２のＮＭＯＳトランジスタ８に印加されている。
【００４９】
ここで、特に、本実施の形態の増幅器では、図１に示すように、入力段１とフィードバック段３とで共通の電流源２０を設けている。つまり、入力段１とフィードバック段３とで１つの電流源２０を共用している。なお、本明細書では、電流源２０を入力段１の外側に設けると共に、フィードバック段３の外側に設けている。ところが、電流源２０の配置位置は、あくまで一例であり、入力段１またはフィードバック段３の内部に設けてもよい。この電流源２０は、一端がＮＭＯＳトランジスタ４・５のソース端子およびＮＭＯＳトランジスタ１５・１６のソース端子に接続され、他端がグランド２１に接続されている。
【００５０】
入力電圧（入力信号）Ｖｉｎｐ・Ｖｉｎｍを大きくすると、ＮＭＯＳトランジスタ１５のドレイン電流がゼロとなり、該ＮＭＯＳトランジスタ１５とドレイン端子およびソース端子が接続されたＮＭＯＳトランジスタ４のドレイン電流が一定となる。ところが、本実施の形態では、上記のように電流源２０を入力段１とフィードバック段３とで共用させているため、ＮＭＯＳトランジスタ５のドレイン電流の減少に伴い、ＮＭＯＳトランジスタ１６のドレイン電流が増加する。つまり、フィードバック段３が単なる電流源ではなくて、トランスコンダクタンス段として機能する。
【００５１】
換言すれば、入力段１およびフィードバック段３の出力信号は、出力電流の差（つまり、ＮＭＯＳトランジスタ５のドレイン電流とＮＭＯＳトランジスタ１６のドレイン電流との差）であるため、たとえＮＭＯＳトランジスタ４のドレイン電流およびＮＭＯＳトランジスタ１５のドレイン電流が一定であっても、フィードバック段３は、トランスコンダクタンス段として動作する。つまり、より幅広い範囲の入力信号Ｖｉｎｐ・Ｖｉｎｍにおいてもフィードバック段３をトランスコンダクタンス段として用いることができる。従って、従来の入力段とフィードバック段とで別々に電流源を設けていた増幅器に比べて動作範囲（入力信号の電圧範囲）を拡大することができる。
【００５２】
図２（ａ）〜（ｃ）は、図１に示す増幅器の動作のシミュレーション結果を示すグラフであり、図３（ａ）〜（ｃ）は、図１２に示す従来の増幅器の動作のシミュレーション結果を示す参考例としてのグラフである。
【００５３】
より詳細には、図２（ａ）は、入力段１への入力電圧（差動入力電圧）Ｖｉｎｐ・Ｖｉｎｍと時間との関係を示しており、図２（ｂ）は、出力段２からの出力電圧（差動出力電圧）Ｖｏｕｔｐ・Ｖｏｕｔｍと時間との関係を示しており、図２（ｃ）は、フィードバック段のＮＭＯＳトランジスタ１５・１６のそれぞれのドレイン電流と時間との関係を示している。なお、図２（ｃ）においてＮＭＯＳトランジスタ１５のドレイン電流を示す波形を一点鎖線で描き、ＮＭＯＳトランジスタ１６のドレイン電流を示す波形を実線にて描いている。
【００５４】
同じく、図３（ａ）は、入力段への入力電圧Ｖｉｎｐ・Ｖｉｎｍと時間との関係を示しており、図３（ｂ）は、出力電圧（差動出力電圧）Ｖｏｕｔｐ・Ｖｏｕｔｍと時間との関係を示しており、図３（ｃ）は、フィードバック段のＮＭＯＳトランジスタ１３０・１３１のそれぞれのドレイン電流と時間との関係を示している。なお、図３（ｃ）においてＮＭＯＳトランジスタ２３０のドレイン電流を示す波形を一点鎖線で描き、ＮＭＯＳトランジスタ２３１のドレイン電流を示す波形を実線にて描いている。
【００５５】
また、図２（ａ）および図３（ａ）では、縦軸が入力電圧（ｍＶ）であり、横軸が時間（μｓ）であり、図２（ｂ）および図３（ｂ）では、縦軸が出力電圧（Ｖ）であり、横軸が時間（μｓ）であり、図２（ｃ）および図３（ｃ）では、縦軸が電流（μＡ）であり、横軸が時間（μｓ）である。さらに、図１に示す増幅器と図１２に示す増幅器とで、電流源が生成する電流の値を同じにしている。より具体的には、図１に示す電流源２０が生成する電流を４００μＡとする一方、図１２に示す電流源２２５および電流源２３３が生成する合計の電流を同じく４００μｍとする。さらに、図１に示す増幅器および図１２に示す増幅器共に、電源電圧Ｖｄｄを１．８Ｖとした。
【００５６】
また、図１に示す増幅器および図１２に示す増幅器共に、入力電圧Ｖｉｎｐを＋１５ｍＶとし、Ｖｉｎｍを−１５ｍＶとした。また、図１に示す増幅器のゲインが約１０となるように、入力段１のＮＭＯＳトランジスタ４・５のサイズと、フィードバック段３のＮＭＯＳトランジスタ１５・１６とのサイズとのサイズ比を１０：１としている。また、図１２に示す増幅器もゲインが約１０となるように、入力段のＮＭＯＳトランジスタ２２０・２２１のサイズと、フィードバック段のＮＭＯＳトランジスタ２３０・２３１のサイズとのサイズ比を１０：１とすると共に、入力段のテール電流Ｉ１とフィードバック段のテール電流Ｉ３との電流比を１０：１（Ｉ１＝３６０μｍ、Ｉ３＝４０μｍ）としている。また、図１に示す増幅器および図１２に示す増幅器の負荷抵抗６・７、２２２・２２３の抵抗値を４．５ｋΩとした。
【００５７】
まず、図１２に示す増幅器の動作から図３（ａ）〜（ｃ）を用いて説明する。図３（ａ）に示すように時刻ｔ５・ｔ６・ｔ７・ｔ８において、入力電圧Ｖｉｎｐ・Ｖｉｎｍの電圧値の絶対値が最大となる。
【００５８】
このように入力電圧Ｖｉｎｐ・Ｖｉｎｍが±１５ｍＶに近くなると、図３（ｃ）に示すように、フィードバック段のＮＭＯＳトランジスタ２３０・２３１のドレイン電流がほぼ一定となり、増幅器の動作が開ループ動作となる。なお、図３（ｃ）にドレイン電流が一定となる時の電流値を破線にて示している。
【００５９】
従って、図３（ｂ）に示すように、出力電圧Ｖｏｕｔｐ・Ｖｏｕｔｍが急激に変化している。つまり、ゲインが急激に変化する。それゆえ、ドレイン電流が一定となっている時刻ｔ５〜ｔ８付近に入力した入力電圧Ｖｉｎｐ・Ｖｉｎｍによってフィードバック段をトランスコンダクタンス段として用いることができず、結果的に動作範囲（入力信号の電圧範囲）が狭くなってしまう。
【００６０】
次に、図１に示す増幅器の動作を図２（ａ）〜（ｃ）を用いて説明する。
【００６１】
図１（ａ）に示すように、時刻ｔ１・ｔ２・ｔ３・ｔ４において、入力電圧Ｖｉｎｐ・Ｖｉｎｍが最大となる。このように入力電圧Ｖｉｎｐ・Ｖｉｎｍが±１５ｍＶに近くなると、図１（ｃ）に示すように、ＮＭＯＳトランジスタ１５のドレイン電流がほぼ一定となる。ところが、上記した理由から、ＮＭＯＳトランジスタ１５と差動対を成すＮＭＯＳトランジスタ１６のドレイン電流は一定とならず、入力電圧Ｖｉｎｐ・Ｖｉｎｍが±１５ｍＶに近くになっても、ドレイン電流が変化する。そのため、図１（ｂ）に示すように、出力電圧Ｖｏｕｔｐ・Ｖｏｕｔｍの急激な変化がない。つまりゲインが急激に変化することがない。それゆえ、入力電圧Ｖｉｎｐ・Ｖｉｎｍが大きい場合でもあっても、フィードバック段をトランスコンダクタンス段として用いることができ、結果的に動作範囲（入力信号の電圧範囲）を広げることができる。
【００６２】
ところで、上記の図１では、出力段２の差動対の負荷として、抵抗ではなくて、ＰＭＯＳトランジスタ１０・１１を用いている。そのため、次の効果を奏する。
【００６３】
差動対の負荷として抵抗を用いた場合、抵抗値のばらつきにより、出力コモンモード電圧が変化する。一般に、ＮＭＯＳトランジスタ１０・１１のトランスコンダクタンスは、入力電圧Ｖｉｎｐ・Ｖｉｎｍの出力コモンモード電圧に依存して変化するため、出力コモンモード電圧の変化により、入力段１のトランスコンダクタンスとフィードバック段３のトランスコンダクタンスとの比により決まるゲインがばらついてしまう。
【００６４】
これに対して、図１に示す増幅器では、差動対の負荷として、ＰＭＯＳトランジスタ１０・１１を用いると共に、ＣＭＦＢ１３を用いている。従って、出力コモンモード電圧が一定になり、出力コモンモード電圧の変化によるゲインのばらつきを防止することができる。
【００６５】
さらに、上記の図１では、入力段１の差動対の負荷として、抵抗を設けているが、抵抗に限られず、出力段３と同様に、ＰＭＯＳトランジスタを負荷として設けてもよい。また、入力段１にも出力段３と同様に、ＣＭＦＢ１３を設けてもよい。
【００６６】
次に、上記のＣＭＦＢ１３の回路構成について図４を用いて説明する。なお、ＣＭＦＢ１３以外の構成については、既に述べた通りであるので、その説明を省略する。ＣＭＦＢ１３は、いわゆるスイッチトキャパシタにて構成されている。このスイッチトキャパシタは、図４に示すように、第１回路部２５および第２回路部２６を有しており、これらの第１回路部２５および第２回路部２６は、互いに接続されており、互いの回路部間の電圧が上記の、電流源としてのＮＭＯＳトランジスタ１２のゲート端子に印加されるようになっている。
【００６７】
第１回路部２５は、図４に示すように、第１のキャパシタ（Ｃ１）３１、第２のキャパシタ（Ｃ２）３３、スイッチ３７・３６、およびスイッチ４０・４１を有している。第１の回路部２５の構成について、より詳細に説明すると、出力電圧Ｖｏｕｔｐが第１のキャパシタ３１の一方側に印加されるようになっており、第１のキャパシタ３１の他方側は、スイッチ４０およびスイッチ４１を介してバイアス電位Ｖｂｉａｓ２と接続されている。さらに、第１のキャパシタ３１の一方側は、スイッチ３６およびスイッチ３７を介して基準電位Ｖｃｍと接続されていると共に、スイッチ３６を介して第２のキャパシタ３３の一方側と接続されている。さらに、第２のキャパシタ３３の一方側はスイッチ３７を介して基準電位Ｖｃｍと接続されている一方、他方側は、スイッチ４１を介してバイアス電位Ｖｂｉａｓ２と接続されていると共に、スイッチ４０を介して第１のキャパシタ３１の他方側と接続されている。
【００６８】
一方、第２の回路部２６は、図４に示すように、第１のキャパシタ（Ｃ１）３０、第２のキャパシタ（Ｃ２）３２、スイッチ３４・３５、スイッチ３８・３９を有している。第２の回路部２６の構成について、より詳細に説明すると、出力電圧Ｖｏｕｔｍは、第１のキャパシタ３０の一方側に印加されるようになっており、第１のキャパシタ３０の他方側は、スイッチ３８およびスイッチ３９を介してバイアス電位Ｖｂｉａｓ２と接続されている。さらに、第１のキャパシタの一方側はスイッチ３４およびスイッチ３５を介して基準電位Ｖｃｍと接続されていると共に、スイッチ３５を介して第２のキャパシタ３２の一方側と接続されている。さらに、第２のキャパシタ３２の一方側はスイッチ３４を介して基準電位Ｖｃｍと接続されている一方、他方側は、スイッチ３８を介してバイアス電位Ｖｂｉａｓ２と接続されていると共に、スイッチ３９を介して第１のキャパシタ３０の他方側と接続されている。
【００６９】
上記の構成によれば、増幅器の出力コモンモード電圧がＶｃｍとなるように、コモンモードフィードバックをかけることができる。さらに、図４に示すＣＭＦＢ１３によれば、アンプを用いていない分だけ、消費電力を下げることができる。
【００７０】
さらに、本実施の形態のＣＭＦＢ１３の回路構成は、上記した図４に示したものに限らず、図５に示すような構成でもよい。なお、図４の説明と同様に、ＣＭＦＢ１３以外の箇所についてはすでに説明したものと同様であるため、その説明を省略する。図５に示すＣＭＦＢ１３は、同図に示す通り、演算増幅器５０および互いに並列に配された抵抗５１・５２を備えている。
【００７１】
より詳細には、抵抗５１の一端には出力電圧Ｖｏｕｔｐが印加されており、他端は、抵抗５２の他端との接続を介して演算増幅器５０の非反転入力端子（＋）と接続されている。また、抵抗５２の一端には、出力電圧Ｖｏｕｔｍが印加されており、他端は、抵抗５１との接続を介して演算増幅器５０の非反転入力端子（＋）と接続されている。さらに、演算増幅器の反転入力端子（−）には、基準電圧Ｖｃｍが印加されている。そして、この演算増幅器５０の出力電圧が、電流源としてのＮＭＯＳトランジスタ１２のゲート端子に印加されるようになっている。
【００７２】
上記の構成によれば、増幅器の出力コモンモード電圧がＶｃｍとなるように、コモンモードフィードバックをかけることができる。さらに、このＣＭＦＢ１３は図４に示すＣＭＦＢ１３よりも高速で動作させることができる。
【００７３】
図６は、本実施の形態の増幅器を用いた無線受信機の概略構成を示すブロック図である。一般に、無線受信機は、通信に使う帯域を全てカバーする広帯域の増幅器を使用する場合がある。このような増幅器の例として、図６に示す、スーパーヘテロダイン受信機が挙げられる。このスーパーヘテロダイン受信機は、アンテナが受信した高周波信号を増幅するために、広帯域の増幅器を使用する必要がある。
【００７４】
本実施の形態の増幅器（高周波増幅器６１）を用いた無線受信機は、図６に示すように、アンテナ６０、高周波増幅器６１、ミキサ６２、局部発振器６３、中間周波増幅器６４、復調器６５をこの順で備えている。
【００７５】
アンテナ６０が外部から無線通信にて送られてきた信号を受信し、この信号を高周波増幅器６１に入力する。高周波増幅器６１は、アンテナ６０を介して外部から入力されてきた信号を増幅する低雑音増幅器であり、微弱な信号でも後段で発生する雑音の影響を抑えて受信できるようにする。ミキサ６２は、高周波増幅器６１からの出力と、局部発振器６３からの出力とを受け取り、これらの出力を、受信周波数に関係なく一定の低い周波数に変換する回路である。中間周波増幅器６４は、(i) 受け取った信号を復調可能なレベルまで増幅する機能、(ii) 隣接した不要信号を除去するためのフィルタ機能、(iii) 受け取った信号の強弱によって増幅率を可変して、無線受信機の出力を一定に保つ自動ゲイン制御としての機能などを有している。また、復調器６５は、受信する通信方式によって必要な復調機能を有している。
【００７６】
さらに、上記の無線受信機に用いられる高周波増幅器は、無線信号の電力に応じてゲインを変えることができる。図７は、このゲインを変えることができる増幅器（この増幅器を可変ゲイン増幅器と称することもある）を示す回路図である。
【００７７】
図７に示す増幅器は、図１に示した増幅器とは、入力段１の構成が異なっている。そのため、この入力段１の構成について説明する。なお、ここでは、図７に示す増幅器をゲインを変えることができる無線受信機に用いる例として説明しているが、図７に示す増幅器の用途は、無線受信機に限られるものではない。さらに、図１に示した増幅器を無線受信機に用いることもできる。また、図７の説明において、出力段２およびフィードバック段３は、すでに図１を用いて説明したものと同様であるため、その説明を省略する。
【００７８】
この入力段１は、図７に示すように、互いに並列に接続された一対の差動対としてのＮＭＯＳトランジスタ（第１のＭＯＳＦＥＴ；第１のスイッチング素子）７０・７１、７２・７３、７４・７５を３組備えている。さらに、これらのＮＭＯＳトランジスタ７０・７２・７４の各ドレイン端子と抵抗６との間には、それぞれスイッチ８０・８２・８４が設けられている。また、ＮＭＯＳトランジスタ７１・７３・７５の各ドレイン端子と抵抗７との間には、それぞれスイッチ８１・８３・８５が設けられている。
【００７９】
この図７に示す構成によれば、ＯＮ状態にしたスイッチ８０〜８５の数を変えることにより、トランスコンダクタンスを可変にでき、結果的に、ゲインを変えることができる。具体的には、ＯＮにしたスイッチ８０〜８５の数が多ければ多いほど、ゲインを大きくすることができる。なお、ここでは、入力段１におけるＮＭＯＳトランジスタの数を増やして、スイッチを設けることにより、トランスコンダクタンスを可変にして増幅器のゲインを可変にしたが、この構成に限らず、フィードバック段のトランスコンダクタンスを可変にして増幅器のゲインを可変にしてもよい。
【００８０】
また、本実施の形態の増幅器は、ＡＤＣ（アナログデジタル変換器）のプリアンプとして用いてもよい。
【００８１】
図８は、本実施の形態の増幅器をプリアンプとして用いたＡＤＣの概略構成を示すブロック図である。同図に示すように、ＡＤＣは、アナログ入力信号が入力される複数のプリアンプ（増幅器）９０と、それぞれのプリアンプ９０の後段に配され、デジタル出力信号を出力する複数のラッチ９１とを備えている。
【００８２】
プリアンプ９０は、ラッチ９１のオフセットによる性能劣化の軽減、およびキックバックノイズの軽減をする役割を有している。さらに、本実施の形態の増幅器をプリアンプとして用いることにより、高速に動作するＡＤＣを実現することができる。
【００８３】
図９は、プリアンプ９０およびラッチ９１の回路構成を示す回路図である。ここで、プリアンプ９０の回路図については、図１に示したものと同じであるため、その説明を省略する。ラッチ９１は、第３の回路部９２と該第３の回路部９２の後段に配された第４の回路部９３とから成っている。
【００８４】
第３の回路部９２は、出力電圧Ｖｏｕｔｐが入力され、互いに対向して配されたＮＭＯＳトランジスタ９３およびＰＭＯＳトランジスタ９４と、出力電圧Ｖｏｕｔｍが入力され、互いに対向して配されたＮＭＯＳトランジスタ９５およびＰＭＯＳトランジスタ９６と、を有している。ＮＭＯＳトランジスタ９３およびＮＭＯＳトランジスタ９５には、電圧φ１が印加されている。また、ＰＭＯＳトランジスタ９４およびＰＭＯＳトランジスタ９６は互いにゲート端子同士が接続されており、これらのゲート端子には、電圧φ２が印加されている。
【００８５】
一方、第４の回路部９３は、電源電圧Ｖｄｄにソース端子が接続されたＰＭＯＳトランジスタ１００と、互いに並列に配されこのＰＭＯＳトランジスタ１００のドレイン端子とソース端子が接続されたＰＭＯＳトランジスタ１０１・１０２と、これらのＰＭＯＳトランジスタ１０１・１０２のドレイン端子とドレイン端子が接続されたＮＭＯＳトランジスタ１０３・１０４と、これらＮＭＯＳトランジスタ１０３・１０４のソース端子とドレイン端子が接続され、ソース端子がグランド１０５に接続されたＮＭＯＳトランジスタ１０６と、を備えている。
【００８６】
さらに、上記のＰＭＯＳトランジスタ１００のゲート端子には、電圧φ１が印加される一方、ＮＭＯＳトランジスタのゲート端子には、電圧φ２が印加される。また、ＰＭＯＳトランジスタ１０１のゲート端子とＮＭＯＳトランジスタ１０３のゲート端子が互いに接続されている一方、ＰＭＯＳトランジスタ１０２のゲート端子とＰＭＯＳトランジスタ１０４のゲート端子が互いに接続されている。そして、ＰＭＯＳトランジスタ１０１のドレイン端子とＮＭＯＳトランジスタ１０３のドレイン端子との間に出力電圧Ｖｏｕｔｍが供給される一方、ＰＭＯＳトランジスタ１０１のゲート端子とＮＭＯＳトランジスタ１０３のゲート端子との間に出力電圧Ｖｏｕｔｐが供給される。また、ＰＭＯＳトランジスタ１０２のドレイン端子とＮＭＯＳトランジスタ１０４のドレイン端子との間に出力電圧Ｖｏｕｔｐが供給される一方、ＰＭＯＳトランジスタ１０２のゲート端子とＮＭＯＳトランジスタ１０４のゲート端子との間に出力電圧Ｖｏｕｔｍが供給される構成となっている。
【００８７】
なお、本発明の増幅器は、主に広帯域の信号を扱うようなアプリケーションに適用することができる。本発明の増幅器は、例えば、上記したような、(i) ＡＤＣに使用するコンパレータ・プリアンプ、(ii) 無線受信機の高周波増幅器に加えて、(iii) 高速データ伝送用のリミッテング・アンプにも用いることができる。
【００８８】
さらに、上記の説明では、スイッチング素子をＭＯＳＦＥＴとしているが、バイポーラトランジスタでもよい。つまり、バイポーラトランジスタをトランスコンダクタンスとして使用してもよい。
【００８９】
また、上記の説明では、差動対を構成するのは、全て、ＮＭＯＳトランジスタとしているが、ＰＭＯＳトランジスタにて差動対を構成してもよい。
【００９０】
また、本発明の増幅器は、直列接続された二つのトランスコンダクタンス段と、上記の二段目のトランスコンダクタンス段の出力電圧を電流に変換してフィードバックするフィードバックトランスコンダクタンス段から構成される増幅器において、上記直列接続されたトランスコンダクタンス段の一段目とフィードバックトランスコンダクタンス段が電流源を共有している。さらに、本発明の増幅器は、フィードバック段の入力信号を供給するトランスコンダクタンス段に対して、コモンモードフィードバックを用いることが好ましい。また、これらの増幅器を備えて成る電子機器も本発明に含まれる。
【００９１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９２】
本発明の増幅器は、広帯域の信号を扱うようなアプリケーションに適用可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施形態を示すものであり、本実施の形態の増幅器の概略構成を示す回路図である。
【図２】（ａ）〜（ｃ）は、図１に示す増幅器の動作のシミュレーション結果を示すグラフであり、（ａ）は、入力段への入力電圧と時間との関係を示すグラフであり、（ｂ）は、出力段からの出力電圧と時間との関係を示すグラフであり、（ｃ）は、フィードバック段のＮＭＯＳトランジスタのそれぞれのドレイン電流と時間との関係を示すグラフである。
【図３】（ａ）〜（ｃ）は、図１２に示す従来の増幅器の動作のシミュレーション結果を示す参考例としてのグラフであり、（ａ）は、入力段への入力電圧と時間との関係を示すグラフであり、（ｂ）は、出力電圧と時間との関係を示すグラフであり、（ｃ）は、フィードバック段のＮＭＯＳトランジスタのそれぞれのドレイン電流と時間との関係を示すグラフである。
【図４】本実施の形態にかかるものであり、ＣＭＦＢの回路構成を示す回路図である。
【図５】本実施の形態にかかるものであり、図４とは別のＣＭＦＢの回路構成を示す回路図である。
【図６】本実施の形態の増幅器を用いた無線受信機の概略構成を示すブロック図である。
【図７】図７に示す無線受信機に用いられる高周波増幅器の回路構成を示す回路図である。
【図８】本実施の形態の増幅器をプリアンプとして用いたＡＤＣの概略構成を示すブロック図である。
【図９】図８に示すプリアンプおよびラッチ回路の回路構成を示す回路図である。
【図１０】従来の増幅器を示すブロック図である。
【図１１】従来の増幅器を示すブロック図である。
【図１２】図１１に示す増幅器の回路構成を示す回路図である。
【符号の説明】
【００９４】
１          入力段（第１のトランスコンダクタンス段）
２          出力段（第２のトランスコンダクタンス段）
３          フィードバック段（フィードバックトランスコンダクタンス段）
４          ＮＭＯＳトランジスタ（第１のスイッチング素子）
５          ＮＭＯＳトランジスタ（第１のスイッチング素子）
８          ＮＭＯＳトランジスタ（第１のスイッチング素子）
９          ＮＭＯＳトランジスタ（第１のスイッチング素子）
１０        ＰＭＯＳトランジスタ（第２のスイッチング素子）
１１        ＰＭＯＳトランジスタ（第２のスイッチング素子）
１３        コモンフィードバック
１５        ＮＭＯＳトランジスタ（第１のスイッチング素子）
１６        ＮＭＯＳトランジスタ（第１のスイッチング素子）
２０        電流源（同一の電流源）
７０        ＮＭＯＳトランジスタ（第１のスイッチング素子）
７１        ＮＭＯＳトランジスタ（第１のスイッチング素子）
７２        ＮＭＯＳトランジスタ（第１のスイッチング素子）
７３        ＮＭＯＳトランジスタ（第１のスイッチング素子）
７４        ＮＭＯＳトランジスタ（第１のスイッチング素子）
７５        ＮＭＯＳトランジスタ（第１のスイッチング素子）
５１        抵抗
５２        抵抗
５０        演算増幅器
８０        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
８１        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
８２        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
８３        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
８４        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
８５        スイッチ（第１のスイッチング素子に割り当てられたスイッチ）
９１        ラッチ（ラッチ回路）
Ｖｏｕｔｐ  出力信号
Ｖｏｕｔｍ  出力信号
Ｖｉｎｐ  入力信号
Ｖｉｎｍ  入力信号
【図１】
2007300437.tif 000003
【図２】
2007300437.tif 000004
【図３】
2007300437.tif 000005
【図４】
2007300437.tif 000006
【図５】
2007300437.tif 000007
【図６】
2007300437.tif 000008
【図７】
2007300437.tif 000009
【図８】
2007300437.tif 000010
【図９】
2007300437.tif 000011
【図１０】
2007300437.tif 000012
【図１１】
2007300437.tif 000013
【図１２】
2007300437.tif 000014