(57)【要約】【課題】キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して効率的な充電を行うことを可能とする。【解決手段】所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置として、キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第１充電電流制御手段（２）と、並列モニタの耐電流値で充電電流を行う第２充電電流制御手段（３０）とを有し、並列モニタがバイパスを開始したことを検知すると、第２充電電流制御手段にて所定時間充電電流を制御し、その後、第１充電電流制御手段にて所定時間充電電流を制御する。【選択図】図５
2007228645.tif 000002
【特許請求の範囲】
【請求項１】
所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電源からパルス幅変調手段によりパルス幅変調して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置において、
前記キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第１充電電流制御手段と、前記並列モニタの耐電流値で充電電流を行う第２充電電流制御手段とを有し、前記並列モニタがバイパスを開始したことを検知すると、前記第２充電電流制御手段にて所定時間充電電流を制御し、その後、前記第１充電電流制御手段にて所定時間充電電流を制御することを特徴とするキャパシタ蓄電電源用充電装置。
【請求項２】
前記第２充電電流制御手段による所定時間の充電電流制御と、前記第１充電電流制御手段による所定時間の充電電流を制御とを交互に繰り返すことを特徴とする請求項１記載のキャパシタ蓄電電源用充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源のための充電装置に関する。
【背景技術】
【０００２】
複数の電気二重層キャパシタを直列接続して構成する高電圧大容量の蓄電電源装置においては、充放電量に応じて端子電圧が大きく変動する。したがって、二次電池のような定電圧充電を行うと効率が悪く、また、充電初期には大きな充電電流が流れ耐電流の問題が生じることもあって、定電流充電を行うことにより効率のよい充電を実現している。また、電気二重層キャパシタからなる蓄電電源では、直列接続した個々のキャパシタ間のバラツキによる問題を解決するため、各電気二重層キャパシタに所定の基準電圧で充電電流をバイパスして端子電圧（充電電圧）を制限する並列モニタが接続される。
【０００３】
並列モニタは、所定の基準電圧で充電電流をバイパスすることにより、充電電圧を所定値（耐電圧の範囲内）に制限し、充電電圧のバラツキを低減するものであるが、充電電圧の上昇とともに各電気二重層キャパシタの並列モニタが順次バイパス動作していくと、並列モニタでの電力損失が大きくなってしまう。並列モニタには耐電流上限値があるので、大電流で長時間のバイパス動作を回避させることが必要である。（例えば、非特許文献１、特許文献１参照）。
【非特許文献１】岡村廸夫著「電気二重層キャパシタと蓄電システム」１９９９年３月３１日初版第１刷、日刊工業新聞社発行、第１３５頁、第１４５頁〜第１５９頁
【特許文献１】特許第３３０６３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような並列モニタの概略について説明する。図９は並列モニタの回路構成の概略を示す図である。図９中、Ｃは電気二重層キャパシタ、ＣＭＰはコンパレータ、Ｄはダイオード、Ｔｒはトランジスタ、Ｖｒは設定電圧を示す。複数の大容量のキャパシタを組み合わせて蓄電装置を構成する際に不可欠な条件として、キャパシタの直列接続時に生ずる、負担電圧の均等化の問題がある。並列モニタは、蓄電装置を構成する直列接続された複数のキャパシタのそれぞれの端子間に接続され、各キャパシタの充電電圧を設定電圧と比較するコンパレータを有し、その設定電圧を越えると充電電流をバイパスしたり、満充電を検出し満充電信号を発信したりする電圧監視制御装置であり、キャパシタの耐電圧の範囲で最大限の充電が可能となるようにしている。例えば図９に示すようにコンパレータＣＭＰによってキャパシタＣの電圧を設定電圧Ｖｒと比較して監視し、キャパシタＣの電圧が設定電圧Ｖｒを越えるとトランジスタＴｒをオンにして充電電流をバイパスする。
【０００５】
以上のような並列モニタを備えた電気二重層キャパシタを直列接続してこのキャパシタに充電する充電装置について説明する。図１０は、並列モニタを備えた複数の電気二重層キャパシタの充電装置の概略を示す図である。図１０において、Ｃ１、Ｃ２、・・・Ｃｎは直列接続された電気二重層キャパシタ、それぞれの電気二重層キャパシタＣ１、Ｃ２、・・・Ｃｎに対して並列に接続されたＭ１、Ｍ２、・・・Ｍｎは並列モニタを、ＣＨは充電装置を示す。並列モニタＭ１、Ｍ２、・・・Ｍｎは、電気二重層キャパシタＣ１、Ｃ２、・・・Ｃｎのうちどれか一つのキャパシタが所定の電圧値となったとき、そのキャパシタにかかる電流をバイパスすると共に、所定の電圧値となったことを満充電信号として充電装置ＣＨに対して出力する。
【０００６】
並列モニタには定格電流値（耐電流上限値）があるので、電気二重層キャパシタＣ１、Ｃ２、・・・Ｃｎのうちどれか一つのキャパシタが所定の電圧値となり、電流をバイパスし始めたら、充電装置ＣＨは充電電流を並列モニタの耐電流値までを落とす。その値は例えば数Ａ程度であり、例えば１０〜６０Ａ程度である充電電流に比べてはるかに小さい。なお、並列モニタからは電流のバイパス開始に合わせて満充電信号が出力されるので、充電装置ＣＨは満充電信号を受信したら充電電流を並列モニタの耐電流値までを落とすようにする。
【０００７】
ところで、電気二重層キャパシタにはキャパシタ成分以外に内部抵抗成分があり、その成分がどれだけあるかはキャパシタ外部からはわからない。図１１は、電気二重層キャパシタの内部抵抗成分を含めた等価回路を示す。キャパシタはこのような内部抵抗成分を有するため、キャパシタの端子電圧が満充電電圧になったとしても実際には内部抵抗による電圧降下分を含んでいることになり、前記のように充電電流を耐電流値までを落としたとたんに（電圧降下が小さくなることによってＶｒが減少するので、端子電圧であるＶｒ＋Ｖｃは満充電電圧に達せず、）満充電信号が出力されなくなってしまうという問題点があった。この内部抵抗による電圧降下は電流値が大きいほど大きい。並列モニタからの満充電信号の出力に応じて充電電流を先の耐電流値までしぼると、見かけ上で満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタの耐電流値で少しずつ充電しなければならなくなることとなる。
【０００８】
電気二重層キャパシタを急速に充電するために、電流量が大きくすることが行われるが、上記のような問題のために、大きな電流で充電すると逆に、小さい電流で充電しなければならないキャパシタの容量が多く残って結局、充電時間が短縮できないという課題があった。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するものであって、請求項１に係る発明は、所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電源からパルス幅変調手段によりパルス幅変調して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置において、前記キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第１充電電流制御手段と、前記並列モニタの耐電流値で充電電流を行う第２充電電流制御手段とを有し、前記並列モニタがバイパスを開始したことを検知すると、前記第２充電電流制御手段にて所定時間充電電流を制御し、その後、前記第１充電電流制御手段にて所定時間充電電流を制御することを特徴とする。
【００１０】
また、請求項２に係る発明は、請求項１記載のキャパシタ蓄電電源用充電装置において、前記第２充電電流制御手段による所定時間の充電電流制御と、前記第１充電電流制御手段による所定時間の充電電流を制御とを交互に繰り返すことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタの耐電流値Ｉｓで少しずつ充電するということを避けることができ、キャパシタを効率的に充電することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照しつつ説明する。図１は本発明に係るキャパシタ蓄電電源用充電装置の実施の形態を示す図、図２は電流逓減充電（Ｖ−Ｉ制御）を説明する図である。図中、１は定電流信号発生回路、２は電流逓減信号発生回路、３は定電圧信号発生回路、４はＰＷＭ制御回路、５は充電電源、６は充電装置、７はキャパシタ蓄電電源、Ｄ１１、Ｄ２１、Ｄ３１はダイオード、Ｒは電流検出用抵抗、Ｖrefiは電流基準値設定回路、Ｖrefvは電圧基準値設定回路、Ｖoff-set はオフセット値設定回路、Ｉは充電電流、Ｖｃは充電電圧を示す。
【００１３】
図１に示す本実施形態に係るキャパシタ蓄電電源用充電装置は、充電電源５から充電装置６を通して複数の電気二重層キャパシタを直列接続したキャパシタ蓄電電源７を充電し蓄電するものである。キャパシタ蓄電電源７を構成する複数の電気二重層キャパシタのそれぞれは、充電電圧が所定の基準電圧まで増加すると充電電流をバイパスする、所謂並列モニタが並列接続される。そして、充電時において、それぞれの電気二重層キャパシタの充電電圧が不均等に充電されていっても、所定の基準電圧まで充電された電気二重層キャパシタの並列モニタから順次バイパス動作することにより、充電電流をバイパスして充電電圧を所定の基準電圧に制限する。したがって、最終的には電気二重層キャパシタの満充電電圧を所定の基準電圧として設定すると、各電気二重層キャパシタを満充電電圧に均等に充電することができる。
【００１４】
所定の基準電圧まで充電された電気二重層キャパシタの並列モニタが充電電流をバイパスするとき、その並列モニタでは、所定の基準電圧と充電電流、つまり、バイパス時の電圧と電流との積からなる電力が熱消費される。このことにより、並列モニタの動作時間が長いほど、またその数が多いほどキャパシタ蓄電電源７として電力損失、熱損失が大きくなる。その結果、並列モニタは、放熱効率を上げるため容量を大きくし構造的にも大型にしなければならなくなり、電力の無駄とともにスペースの無駄も大きくキャパシタ蓄電電源７の小型化が実現しにくくなる。そのため、本実施形態に係る充電装置５では、複数の電気二重層キャパシタのいずれかの並列モニタが動作する初期段階をキャパシタ蓄電電源７の充電電圧で判断し、充電電圧の増加に逆比例して充電電流を逓減させることで、並列モニタの小容量化、小型化を可能にする。
【００１５】
充電装置５は、充電電流Ｉを検出して電流基準値設定回路で設定された所定の電流基準値Ｖrefiと比較し、充電電流Ｉが一定になり（定電流充電）、所定電圧までキャパシタ蓄電電源７が充電されると、充電電圧の増加に逆比例して充電電流を逓減させる（電流逓減制御：Ｖ−Ｉ制御）ようにＰＷＭ（Ｐulse  Ｗidth  Ｍodulation ：パルス幅変調）制御する。そのための具体的な構成として、例えばＰＷＭ制御回路４、定電流信号発生回路１、電流逓減信号発生回路２、定電圧信号発生回路３、これら信号発生回路からの誤差増幅信号をＰＷＭ制御回路４に選択切り換え入力するためのダイオードＤ１１、Ｄ２１、Ｄ３１からなるオア論理回路等を備える。
【００１６】
定電流信号発生回路１は、充電回路に直列に挿入接続した電流検出用抵抗Ｒの端子間の電圧降下を充電電流Ｉの検出信号として取り出してこれを制御対象として入力し、コンパレータの基準値として電流基準値設定回路で設定されている電流基準値Ｖrefiと比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電流信号発生回路１から出力される誤差増幅信号は、入力される制御対象の充電電流Ｉが電流基準値Ｖrefiより小さければ出力値は大きくなり、充電電流Ｉが電流基準値Ｖrefiより大きければ出力値は小さくなる。ＰＷＭ制御回路４では、この誤差増幅信号を入力すると、充電電流Ｉが電流基準値Ｖrefiより小さいときは充電電流Ｉを大きくし、逆に充電電流Ｉが電流基準値Ｖrefiより大きいときは充電電流Ｉが小さくするように入力する誤差増幅信号の大きさに応じてパルス幅（デューティ比）を制御するので、結果として、電流基準値Ｖrefiに基づき充電電流Ｉが一定になるように充電電流を制御する、定電流充電の制御モードＣＣが実行される。
【００１７】
定電流信号発生回路１に対し、電流逓減信号発生回路２は、図２（ａ）に示すようにキャパシタ蓄電電源７の充電電圧Ｖｃの増加に逆比例して充電電流Ｉを小さくする電流基準値Ｖref(v-i)を発生させ、この電流基準値Ｖref(v-i)と制御対象の充電電流Ｉを比較して、その誤差増幅信号を出力するものである。電流基準値Ｖref(v-i)は、例えば図２（ａ）に示すようにキャパシタ蓄電電源７の充電電圧Ｖｃを反転させ（Ｖout ＝−Ｖin）、オフセット値Ｖoff-set で正値化（＝Ｖoff-set −Ｖin）することにより発生させる。したがって、ＰＷＭ制御回路４では、この誤差増幅信号を入力すると、キャパシタ蓄電電源７の充電電圧Ｖｃが小さいときには充電電流Ｉを大きくし、キャパシタ蓄電電源７の充電電圧Ｖｃが増加するとともにその増加に逆比例して充電電流Ｉを小さくするように充電電流を制御する、電流逓減（Ｖ−Ｉ）の制御モードＣＰ′が実行される。
【００１８】
定電圧信号発生回路３は、キャパシタ蓄電電源７の充電電圧Ｖｃを検出し、これを制御対象の充電電圧Ｖｃとして入力し電圧基準値設定回路で予め設定される電圧基準値Ｖrefvと比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電圧信号発生回路３から出力される誤差増幅信号は、入力される制御対象の充電電圧Ｖｃが電圧基準値Ｖrefvより小さければ出力値は大きくなり、充電電圧Ｖｃが電圧基準値Ｖrefvより大きければ出力値は小さくなる。ＰＷＭ制御回路４は、この誤差増幅信号を入力すると、充電電圧Ｖｃが電圧基準値Ｖrefvより小さいときは充電電流Ｉを大きくし、逆に充電電圧Ｖｃが電圧基準値Ｖrefvより大きいときは充電電流Ｉを小さくするように充電電流を制御する、定電圧充電の制御モードＣＶが実行される。
【００１９】
ダイオードＤ１１、Ｄ２１、Ｄ３１は、誤差増幅信号を出力する定電流信号発生回路１、電流逓減信号発生回路２、定電圧信号発生回路３のそれぞれから逆方向の極性でＰＷＭ制御回路４の入力に接続されているので、定電流信号発生回路１、電流逓減信号発生回路２、定電圧信号発生回路３の出力するそれぞれの誤差増幅信号のうち最も小さい誤差増幅信号をＰＷＭ制御回路４の入力とするオア論理回路を構成している。次に、図２（ｂ）を参照しつつこのオア論理回路により行われる充電モードの切り換え制御（ＣＣ→ＣＰ′→ＣＶ）について説明する。
【００２０】
まず、充電を開始する初期の段階では、ダイオードＤ１１がオン、ダイオードＤ２１、Ｄ３１がオフの状態で定電流充電の制御モードＣＣが実行される。すなわち、初期の段階でキャパシタ蓄電電源７の充電電圧Ｖｃが小さく、定電流信号発生回路１の出力する誤差増幅信号に基づきＰＷＭ制御回路４が定電流充電の制御モードＣＣを実行しているときには、電流逓減信号発生回路２、定電圧信号発生回路３においてはいずれも制御対象が、比較する基準値より小さく、大きい値の誤差増幅信号を出力しても、充電電流Ｉもキャパシタ蓄電電源７の充電電圧Ｖｃも大きくならず誤差増幅信号が上限値にはりついた状態になるから、ダイオードＤ２１、Ｄ３１が逆方向にバイアスされオフとなる。
【００２１】
次に、定電流充電を続けることによりキャパシタ蓄電電源７の充電電圧Ｖｃが増加してゆき、電流逓減信号発生回路２における電流基準値Ｖref(v-i)が徐々に小さくなって、電流基準値Ｖref(v-i)が定電流信号発生回路１の電流基準値Ｖrefiより小さくなると、電流逓減信号発生回路２から出力される誤差増幅信号が定電流信号発生回路１から出力される誤差増幅信号より小さくなる。ここから、定電流信号発生回路１の出力に接続されたダイオードＤ１１がオフになって、電流逓減信号発生回路２の出力に接続されたダイオードＤ２１がオンに切り換わり、キャパシタ蓄電電源７の充電電圧Ｖｃが増加するとともにその増加に逆比例して充電電流Ｉを小さくするように充電電流を制御する、電流逓減（Ｖ−Ｉ）の制御モードＣＰ′が実行される。この切り換えポイントを図２（ｂ）ではキャパシタ蓄電電源７の充電電圧ＶｃがＶstとなるポイントで表している。
【００２２】
さらに、キャパシタ蓄電電源７の充電電圧Ｖｃが増加してゆき、定電圧信号発生回路３における電圧基準値Ｖrefvより大きくなると、定電圧信号発生回路３から出力される誤差増幅信号が電流逓減信号発生回路２から出力される誤差増幅信号より小さくなり、電流逓減信号発生回路２の出力に接続されたダイオードＤ２１がオフになって、定電圧信号発生回路３の出力に接続されたダイオードＤ３１がオンに切り換わり、充電電圧Ｖｃを電圧基準値Ｖrefvより小さくするように充電電流を制御する、定電圧充電の制御モードＣＶが実行される。この切り換えポイントを図２（ｂ）ではキャパシタ蓄電電源７の充電電圧ＶｃがＶfuとなるポイントで表している。
【００２３】
次に、具体的な信号発生回路の構成について説明する。図３は定電流信号発生回路及び電流逓減信号発生回路の実施の形態を示す図、図４は電流逓減信号発生回路の他の実施形態を示す図、図５は基準値設定回路の実施の形態を示す図であり、１１、２１、２２は演算増幅器、２３は論理処理回路、７１は電気二重層キャパシタ、７２は並列モニタ、ＡＳ、ＡＳ１、ＡＳ１′はアナログスイッチ、Ｃ１１、Ｃ２１、Ｃｒ１はコンデンサ、Ｒ１１、Ｒ２１、Ｒ２２、Ｒ２３、Ｒｒ１は抵抗、Ｒｒｖ、Ｒｒｖ′は可変抵抗、＋Ｖはバイアス電源を示す。
【００２４】
図３において、定電流信号発生回路１は、演算増幅器１１において、その反転入力端子−に充電電流Ｉの検出信号を入力し、非反転入力端子＋に電流基準値Ｖrefiを入力して、反転入力端子−と出力端子との間にコンデンサＣ１１と抵抗Ｒ１１との直列回路を接続することにより誤差増幅回路を構成している。同様に、電流逓減信号発生回路２は、演算増幅器２１において、その反転入力端子−に充電電流Ｉの検出信号を入力し、非反転入力端子＋に電流基準値Ｖref(v-i)を入力して、反転入力端子−と出力端子との間にコンデンサＣ２１と抵抗Ｒ２１との直列回路を接続することにより誤差増幅回路を構成している。
【００２５】
また、電流基準値Ｖref(v-i)は、先に述べたようにキャパシタ蓄電電源７の充電電圧Ｖｃの増加に逆比例する値であり、例えば図３（ｂ）に示すように演算増幅器２２において、その反転入力端子−に抵抗Ｒ２２を介してキャパシタ蓄電電源７の充電電圧Ｖｃの検出信号を入力し、非反転入力端子＋にオフセット値Ｖoff-set を入力して、反転入力端子−と出力端子との間に抵抗Ｒ２３を接続することにより減算回路を構成している。この減算回路によればＶoff-set ＋（Ｖoff-set −Ｖｃ）Ｒ２３／Ｒ２２（ここで、Ｒ２３＝Ｒ２２とすると、２Ｖoff-set −Ｖｃ）の電流基準値Ｖref(v-i)が取り出され、Ｖoff-set を図２（ｂ）のＶstと一致する値に設定すると、キャパシタ蓄電電源７の充電電圧ＶｃがＶoff-set まで増加したとき、定電流信号発生回路１と電流逓減信号発生回路２の基準値が同値となるので、ここから電流逓減の制御モードに切り換わる設定となる。
【００２６】
図３に示す実施の形態は、一定になるように充電電流を制御する定電流信号発生回路１からの信号とキャパシタ蓄電電源７の充電電圧Ｖｃの増加に逆比例して小さくなるように充電電流を制御する電流逓減信号発生回路２からの信号とをダイオードＤ１１、Ｄ２１のオア論理回路で自動切り換えするものであるが、キャパシタ蓄電電源７の各電気二重層キャパシタに接続されている並列モニタの動作を条件に制御モードを切り換えるように構成した実施の形態を示したのが図４である。
【００２７】
図４に示す実施の形態では、電流逓減信号発生回路２における演算増幅器２１の出力とオア論理回路のダイオードＤ２１との間にアナログスイッチＡＳを直列に挿入し、論理処理回路２３の出力によりアナログスイッチＡＳを制御している。ここで、論理処理回路２３は、キャパシタ蓄電電源７の各電気二重層キャパシタ７１に接続されている並列モニタ７２の満充電信号Ｆを論理処理するものであり、例えばオア論理処理することにより、いずれかの１つの並列モニタ７２がオンになったことを条件としてアナログスイッチＡＳをオンにする。並列モニタ７２は、各キャパシタに並列に接続され、キャパシタの満充電を検出すると、充電電流をバイパスすることにより、電圧の上昇を抑えて初期化を行うと共に、満充電になると満充電電圧の判定により満充電信号Ｆを送出するものである。このような満充電信号Ｆをオア論理処理することにより、いずれか１つの並列モニタ７２がオンになるまでは、定電流充電を継続し、いずれか１つの並列モニタ７２がオンになった後は、図４（ｂ）に示すように充電電流を低減させると共に、電流逓減（Ｖ−Ｉ）の制御モードに切り換えるようにする。このようにしてさらに図２（ｂ）に示すＶstのポイント（オフセット値Ｖoff-set ）を小さめに設定しておくと、キャパシタ蓄電電源７の各電気二重層キャパシタ７１の充電電圧にバラツキが大きく、キャパシタ蓄電電源７の充電電圧Ｖｃが小さめで最初の並列モニタがバイパス動作すると、図４（ｂ）に示すイのタイミングで制御モードが切り換わり、バラツキが小さく、キャパシタ蓄電電源７の充電電圧Ｖｃが大きくなって最初の並列モニタがバイパス動作すると、図４（ｂ）に示すロのタイミングまで制御モードの切り換えを延ばし、充電効率を上げることができる。また、オンになった並列モニタ７２が所定数であることを判断してその条件によりアナログスイッチＡＳをオンにする論理処理回路２３の構成としてもよい。
【００２８】
次に、並列モニタから満充電信号Ｆが出力されたときに充電電流を並列モニタ７２の耐電流値までを落とすように制御する実施形態につき説明する。図５は、電流制限回路付き電流逓減信号発生回路の実施形態を示す図である。図５（ａ）に示す実施の形態では、先に説明した電流逓減信号発生回路２における演算増幅器２１の出力、又は各抵抗Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４およびトランジスタＴｒによって構成された定電流回路３０の出力を、論理回路３１からの信号で制御されるアナログスイッチＡＳによって、選択的にダイオードＤ２１に接続するようになっている。定電流回路３０の各抵抗Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４およびトランジスタＴｒの各値は、ダイオードＤ１１、Ｄ２１、Ｄ３１間でオア論理をとったときに最も小さくなるように設定されており、さらに、このときＰＷＭ制御回路４はダイオードＤ２１から逆方向の極性での入力によって、並列モニタ７２の耐電流値であるＩｓを生成するように設定されている。論理回路３１は、いずれかのキャパシタに接続される並列モニタ７２からの満充電信号Ｆを受けると、アナログスイッチＡＳをＴ１時間、定電流回路３０側に倒し、その後Ｔ２時間、電流逓減信号発生回路２側に倒すことを繰り返す構成となっている。このような構成をとるために、充電電圧Ｖｃと充電電流Ｉとの関係は、図５（ｂ）に示すように、論理回路３１が満充電信号Ｆを受信すると、Ｔ１時間にわたって電流Ｉｓが流れ、その次にＴ２時間にわたって電流逓減信号発生回路２によって制御される充電電流Ｉが流れ、その次にＴ１時間にわたって電流Ｉｓが流れる、という繰り返しとなる。このような充電電流のプロフィールとなる本実施形態によれば、キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタ７２の耐電流値Ｉｓで少しずつ充電するということを避けることができ、キャパシタを効率的に充電することができる。
【００２９】
図６は、電流制限回路付き電流逓減信号発生回路の論理回路３１の実施形態を示す図である。論理回路３１は、キャパシタに接続される並列モニタ７２からの満充電信号Ｆをオア処理し、この出力でタイマ回路１を駆動する。タイマ回路１はこれによって、アナログスイッチＡＳに対してＴ１時間にわたってＨｉｇｈ信号を出力すると共に、タイマ回路２にリセットをかけるようにされている。タイマ回路２は、Ｔ１＋Ｔ２時間後に、タイマ回路Ｔ１に対してリセットをかけるような構成となっており、これによってタイマ回路１は再びアナログスイッチＡＳに対してＴ１時間Ｈｉｇｈ信号を出力し、タイマ回路２にリセットをかける。アナログスイッチＡＳは、Ｈｉｇｈ信号を受けるとスイッチを定電流回路３０側に倒し、Ｌｏｗ信号を受けると、スイッチを電流逓減信号発生回路２側に倒すものとする。以上のように構成されているので、並列モニタ７２から満充電信号Ｆを受けると、論理回路３１が図６（ｂ）に示すように、アナログスイッチＡＳに対して、Ｔ１時間Ｈｉｇｈ信号を出力した後、Ｔ２時間Ｌｏｗ信号を出力する、という繰り返しとなる。
【００３０】
上記の各基準値設定回路は、周知の様々な回路で構成することができるが、例えば図５に示すように構成することができる。すなわち、図７（ａ）に示すように安定化されたバイアス電源＋Ｖを固定抵抗Ｒｒ１と可変抵抗Ｒｒｖとの分圧回路で分圧し、その分圧接続点から基準値Ｖｒｅｆを取り出し、可変抵抗Ｒｒｖにより所定の電圧に調整する。なお、コンデンサＣｒ１はノイズ対策用として可変抵抗Ｒｒｖに並列接続しているものである。また、図７（ｂ）に示すようにアナログスイッチＡＳ１を介して同様の回路を並列に接続してアナログスイッチＡＳ１のオン／オフにより基準値を切り換えられるようにしてもよいし、また、このような基準値の切り換えは、アナログスイッチＡＳ１′を介して可変抵抗Ｒｒｖと並列に可変抵抗Ｒｒｖ′を接続できるようにしてもよい。このように基準値の切り換えをアナログスイッチＡＳ１、ＡＳ１′により行うように構成した場合には、例えばこれを電流基準値設定回路Ｖrefiに採用すると、所定の条件により定電流充電の値を段階的に切り換えることができるので、先に説明した論理処理回路２３の出力信号を切り換え信号とすることにより、並列モニタ７２の動作に応じて定電流充電の充電電流を切り換えることができる。
【００３１】
図８はＰＷＭ制御されるスイッチングコンバータを備えた充電装置の実施の形態を示す図であり、６１は制御回路、６２は誤差信号発生回路、Ｃ１、Ｃ２はコンデンサ、Ｄはダイオード、Ｌはコイル、Ｒは電流検出抵抗、ＳＷ１、ＳＷ２はスイッチ素子、Ｉは充電電流、Ｖｃは充電電圧、Ｖｉは電源電圧を示す。
【００３２】
図８（ａ）に示す充電装置は、充電電源５とキャパシタ蓄電電源７との間に充電制御用のスイッチ素子ＳＷとチョークコイルＬを直列に接続し、これらの直列接続点に並列にダイオードＤを逆極性に接続するとともに、入力側及び出力側に並列にコンデンサＣ１、Ｃ２を接続して、ＰＷＭ信号によりスイッチ素子ＳＷをオン／オフして充電電流を供給する降圧タイプのスイッチングコンバータを備え、充電電流を検出するため電流検出用抵抗Ｒを直列に挿入接続している。また、図８（ｂ）に示す充電装置は、充電電源５とキャパシタ蓄電電源７との間に充電制御用のチョークコイルＬとスイッチ素子ＳＷ２を直列に接続し、これらの直列接続点に並列にスイッチ素子ＳＷ１を接続するとともに、入力側及び出力側に並列にコンデンサＣ１、Ｃ２を接続して、ＰＷＭ信号によりスイッチ素子ＳＷ１をオン／オフしスイッチ素子ＳＷ２をその逆相でオフ／オンして充電電流を供給する昇圧タイプのスイッチングコンバータを備え、充電電流を検出するため電流検出用抵抗Ｒを直列に挿入接続している。そして、ＰＷＭ制御回路６１がＰＷＭ信号をスイッチ素子ＳＷ、ＳＷ１、ＳＷ２を供給し、誤差信号発生回路６２がＰＷＭ制御回路６１に充電電流Ｉ、キャパシタ蓄電電源７の充電電圧Ｖｃ、基準値、オフセット値に基づき先に述べた誤差増幅信号を供給する。
【００３３】
なお、本発明は、上記の実施の形態に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、定電流充電ＣＣ、電流低減充電ＣＰ′、定電圧充電ＣＶの各制御モードを有し、それぞれ所定の条件で切り換えるようにしたが、定電流充電ＣＣ、電流低減充電ＣＰ′の制御モードを有するだけで、電流低減充電ＣＰ′で満充電まで充電し、或いは満充電電圧で充電を停止させるようにしてもよい。また、定電流信号発生回路や電流逓減信号発生回路等も図３に示す回路に限らず同等の代替する回路で適宜設計可能であることをいうまでもない。
【図面の簡単な説明】
【００３４】
【図１】本発明に係るキャパシタ蓄電電源用充電装置の実施の形態を示す図である。
【図２】電流逓減充電（Ｖ−Ｉ制御）を説明する図である。
【図３】定電流信号発生回路及び電流逓減信号発生回路の実施の形態を示す図である。
【図４】電流逓減信号発生回路の他の実施形態を示す図である。
【図５】電流制限回路付き電流逓減信号発生回路の実施形態を示す図である。
【図６】電流制限回路付き電流逓減信号発生回路の論理回路３１の実施形態を示す図である。
【図７】基準値設定回路の実施の形態を示す図である。
【図８】ＰＷＭ制御されるスイッチングコンバータを備えた充電装置の実施の形態を示す図である。
【図９】並列モニタの回路構成の概略を示す図である。
【図１０】並列モニタを備えた複数の電気二重層キャパシタの充電装置の概略を示す図である。
【図１１】電気二重層キャパシタの内部抵抗成分を含めた等価回路を示す。
【符号の説明】
【００３５】
１…定電流信号発生回路、２…電流逓減信号発生回路、３…定電圧信号発生回路、４…ＰＷＭ制御回路、５…充電電源、６…充電装置、７…キャパシタ蓄電電源、Ｄ１１、Ｄ２１、Ｄ３１…ダイオード、Ｒ…電流検出用抵抗、Ｖrefi…電流基準値設定回路、Ｖrefv…電圧基準値設定回路、Ｖoff-set …オフセット値設定回路、Ｉ…充電電流、Ｖｃ…充電電圧
【図１】
2007228645.tif 000003
【図２】
2007228645.tif 000004
【図３】
2007228645.tif 000005
【図４】
2007228645.tif 000006
【図５】
2007228645.tif 000007
【図６】
2007228645.tif 000008
【図７】
2007228645.tif 000009
【図８】
2007228645.tif 000010
【図９】
2007228645.tif 000011
【図１０】
2007228645.tif 000012
【図１１】
2007228645.tif 000013