(57)【要約】【課題】パラレル・ポート・コネクタを介して外部デバイスが電力を受ける。【解決手段】パラレル・ポート・コネクタ（４８）を介してパラレル・ポート・フロッピー・ドライブに電力を供給することを含むノートブック・コンピュータ（１０）。コンピュータ（１０）は、プリンタ又はフロッピー・ドライブのいずれがパラレル・ポート・コネクタ（４８）に接続されるかを検出する電力スイッチ回路（３０）を有する。フロッピー・ドライブ（２４）が接続される場合、パラレル・ポート・コネクタ（４８）を介して電力がイネーブルされる。プリンタが接続される場合は、パラレル・ポート・コネクタ（４８）を介して電力がディスエーブルされる。【選択図】図２
2007250004.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータ装置であって、
処理回路と、
信号を転送するための複数の入力／出力ピンを含み、前記処理回路に結合される入力／出力ポート・コネクタと、
前記入力／出力ポート・コネクタへのデータ・ドライブの接続を検出するデータ・ドライブ検出回路と、
前記検出回路の出力に応じて、検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給するための電力・イネーブル回路と、
を含むコンピュータ装置。
【請求項２】
請求項１に記載のコンピュータ装置であって、前記入力／出力ポート・コネクタがパラレル・ポート・コネクタであるコンピュータ装置。
【請求項３】
請求項１に記載のコンピュータ装置であって、オーバーヒーティングに応じて前記データ・ドライブへの電力をディスエーブルする熱保護回路を更に含むコンピュータ装置。
【請求項４】
コンピュータであって、
処理回路と、
接続されたデータ・ドライブ又はプリンタのいずれか一方に信号を転送するための複数の入力／出力ピンを有する、前記処理回路に結合されるパラレル・ポート・コネクタと、
データ・ドライブ又はプリンタのいずれが前記パラレル・ポート・コネクタに接続されているかを検出するためのデータ・ドライブ検出回路と、
前記検出回路の出力に応じて、検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給し、検出されたプリンタへの電力をディスエーブルする電力・イネーブル回路
とを含むコンピュータ。
【請求項５】
請求項４に記載のコンピュータであって、前記電力・イネーブル回路はトランジスタを含むコンピュータ。
【請求項６】
請求項４に記載のコンピュータであって、前記データ・ドライブ検出回路の出力に応じて、データ・ドライブが前記パラレル・ポート・コネクタに結合されるかどうかを表す信号を生成するロジックを更に含むコンピュータ。
【請求項７】
コンピュータ装置であって、
処理回路と、
信号を転送するための複数の入力／出力ピンを含み、前記処理回路に結合される入力／出力ポート・コネクタと、
前記入力／出力ポート・コネクタへのデータ・ドライブの接続の検出に応じて、前記入力／出力ポート・コネクタへのデータ・ドライブの接続を検出し、検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給するための電力スイッチ回路と、
を含むコンピュータ装置。
【請求項８】
請求項７に記載のコンピュータであって、前記電力スイッチ回路は、
接続されたデータ・ドライブ又はプリンタのいずれか一方に信号を転送するための複数の入力／出力ピンを有する、前記処理回路に結合されるパラレル・ポート・コネクタと、
前記入力／出力ポート・コネクタへのデータ・ドライブが接続されているかを検出するための検出回路と、
前記検出回路の出力に応じて、検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給する電力・イネーブル回路と、
を含むコンピュータ装置。
【請求項９】
請求項７に記載のコンピュータ装置であって、更に、
前記検出回路と前記電力・イネーブル回路に接続され、データ・ドライブが前記入力／出力ポート・コネクタに接続されるか又接続を解除されるとき、ＳＭＩを生成するロジック回路を有するコンピュータ装置。
【請求項１０】
コンピュータ装置であって、
処理回路と、
信号を転送するための複数の入力／出力ピンを含み、前記処理回路に結合される入力／出力ポート・コネクタと、
前記入力／出力ポート・コネクタへの外部装置の接続を検出するための電力スイッチ回路であって、前記外部装置が選択された種類であるとき前記複数の入力／出力ピンの１つをＶｃｃに接続し、他方を接地に接続し、前記外部装置が選択された種類でないとき前記複数の入力／出力ピンの前記１つ及び前記他方を接地に接続するための電力スイッチ回路と、
を含むコンピュータ装置。
【請求項１１】
請求項１０に記載のコンピュータ装置であって、前記電力スイッチ回路は、前記外部装置が検出されないとき前記複数の入力／出力ピンの前記１つ及び前記他方を浮遊とするコンピュータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的にコンピュータに関し、更に詳細には外部データ・ドライブ用のインテリジェント駆動回路を有するコンピュータに関連する。
【従来の技術及びその課題】
【０００２】
長年にわたり、ポータブル・コンピュータの大きさ及び重さが減少されてくるにつれて、ポータブル・コンピュータの人気が高まってきている。初期のポータブル・コンピュータは、運ぶことはできたため「かろうじて運搬可能な（ｌｕｇｇａｂｌｅ）」コンピュータとして知られていたが、デスクトップ・コンピュータと比較してわずかに小さく軽いだけであった。「ラップトップ」コンピュータは、より小型でより軽量であったが、回路の殆どが拡張ボードのオプションのないラップトップのマザーボードに設計される必要があったため、概して機能性や適応性に欠けていた。
【０００３】
「ノートブック」コンピュータは、ラップトップ・コンピュータに比べ、著しくより小型でより軽量である。これらのコンピュータは、ブリーフケースに入れ容易に運ぶことができる。デスクトップ・コンピュータとは異なり、ノートブック・コンピュータは一般に、付加メモリ以外の周辺機器用の内部バス・スロットを備えていない。ハードドライブ、シリアル及びパラレル・ポート、及び時にはモデムなどの多くの一般の周辺機器が、ノートブック・コンピュータのシステム・ボードに組込まれる。ネットワーク・インタフェース及びより高速のモデムなどの他の周辺機器は、外部接続可能な一つ又はそれ以上の周辺スロットを介してユーザに用いられ得る。過去に幾つかの専用スロットが用いられてきたが、周辺スロットを提供する殆どのノートブック・コンピュータは、一つ又はそれ以上のＰＣＭＣＩＡ（ＰＣカードとしても知られている）スロット、又はＰＣＭＣＩＡの後継であるカード・バス・スロット（ここでは総称して「周辺スロット」と呼ぶ）を用いている。
【０００４】
フロッピー（登録商標）・ドライブは特殊な問題を提起する。一般にフロッピー・ドライブは、プログラムをロードし、他のコンピュータで用いるためにデータを転送し、少量のデータをアーカイブするために主として用いられる。フロッピー・ドライブは頻繁には用いられないため、コンピュータのパラレル・ポートへのインタフェースを有するフロッピー・ドライブが用いられ得る。同様に、ＣＤ−ＲＯＭドライブやテープ・ドライブなどの他のデータ・ドライブも、コンピュータへ接続するためにパラレル・ポートを用いる。
【０００５】
パラレル・ポートを介してインタフェースするデータ・ドライブの一つの欠点は、ドライブの駆動に関係する。パラレル・ポートは、データ信号を含む低電圧レベル以外は、接続されるデバイスに電力を供給しない。従って、パラレル・ポートを介してインタフェースするデータ・ドライブは、典型的に、個別のポートを介してデータ・ドライブに接続されるＡＣ／ＤＣコンバータを用いる専用の電力供給源を有する。個別の電力供給源を用いることにより、外部データ・ドライブの携帯性が損なわれ不便になる。外部電力が必要な場合、ＡＣ電源が使えないか又は不便な場所に設置されている多くの状況において、データ・ドライブを作動できない。
【０００６】
別の設計により、データ信号及び電力の両方を供給する専用フロッピー・ポートが提供されるが、この設計には、付加するコネクタのコスト及び重量が加わり、フロッピー・ドライブのための専用インタフェースが必要となる。
【０００７】
従って、外部データ・ドライブがそれを介して電力を受けることのできる標準コネクタを有するコンピュータ装置がこの分野で必要とされている。
【課題を達成するための手段及び作用】
【０００８】
本発明は処理回路と、処理回路に結合される入力／出力ポートを有するコンピュータ装置を提供する。入力／出力ポートは信号を転送する複数の入力／出力ピンを有する。データ・ドライブ検出回路は、入力／出力ポート・コネクタへのデータ・ドライブの接続を検出し、電力スイッチ回路は検出されたデータ・ドライブを駆動するためピンの少なくとも一つに選択的に電力を供給する。
【０００９】
本発明は、従来技術に比べ著しい利点を提供する。第１に、コンピュータのパラレル・ポートは、付加的な電源又は個別のポートなく直接データ・ドライブを駆動することが可能である。第２に、この設計は現存のパラレル・ポート・データ・ドライブへの極く僅かな変更しか必要としない。現存のコンピュータ設計を、パラレル・ポートを介してデータ・ドライブに電力を供給するように、容易に適応させることができる。
【実施例】
【００１０】
本発明の一実施例を図面を参照して説明する。
本発明は図１から図５の図面を参照することによって最もよく理解される。同様の番号が別の図面の同様の要素に用いられている。
【００１１】
図１は、ＰＣＭＣＩＡ又はカード・バス・モデム、ネットワーク・インタフェース、ハード・ドライブ又はサウンド・カード等の２つの周辺機器を受ける２つの周辺機器用アッセンブリ１１を有するノートブック・コンピュータ装置１０の斜視図を示す。モジュラー・ベイ１２は、フロッピー・ドライブ、ハードディスク・ドライブ、ＣＤ−ＲＯＭ、光磁気ディスク（ＭＯ）、バッテリー、又はセルラー・テレコミュニケーション・デバイス等のより大きなデバイスに用いられる。コンピュータ装置１０は、コンピュータ電子機器が中に搭載されるメイン・ハウジング１６を有する。周辺機器用アッセンブリ１１は、そのハウジングを介しアクセスし得る。キーボード１８は、メイン・ハウジング１６の上部に配置される。好ましい実施例においてキーボード１８は、タッチパッド１９のようなポインティング・デバイスを有する。ディスプレイ２０は、メインハウジング１６に取付けられる。典型的に、ディスプレイ２０は、コンピュータ１０が使用されているときメインハウジング１６から折り開かれ、コンピュータ１０が使用されていないとき携帯できるようにメインハウジング１６と同一平面にたたまれるように、ヒンジでメインハウジング１６に取付けられる。マルチメディア・コンピュータ用に、メインハウジング１６にスピーカ２２が提供されて示されている。
【００１２】
フロッピー・ドライブ２４は、コンピュータ１０のパラレル・ポート（図示せず）に接続される。フロッピー・ドライブ２４は、コンピュータのパラレル・ポートを介してデータを受信及び送信できるタイプであり、そのようなドライブはノートブック・コンピュータの分野では典型的である。フロッピー・ドライブ２４は個別の電源を用いず、その電力をパラレル・ポートを介してノートブック・コンピュータのバッテリから受ける。本発明では、パラレル・ポート・フロッピー・ドライブと関連して説明するが、パラレル・ポートＣＤ−ＲＯＭ、高密度の取外し可能なディスク・ドライブ、及びパラレル・ポート・テープ・ドライブ等の他の種類のデータ・ドライブも、図３から図５に示される回路を用いてパラレル・ポートを介して電力を受けるように適応させることが可能である。
【００１３】
図１は特定のノートブック・コンピュータ設計を示すが、多くの変更が成され得ることに注意されたい。例えば、マウスやトラックボール又はインテグレイテッド・ジョイスティックなどの多くの異なるポインティング・デバイスが用いられ得る。当技術に習熟した者であれば周知である様に、スピーカ及びモジュラー・ベイなどの他の特性はオプションであり、本発明を実行するのに必ずしも必要ではない。
【００１４】
図２は、ＩＢＭ  ＰＣ互換のアーキテクチャ用のコンピュータ１０の基本的ブロック図を示す。電源２６（即ち、ポータブル・コンピュータ用バッテリー又はＡＣ／ＤＣコンバータ）は、処理回路２８、ディスプレイ２０、キーボード１８、及び電力スイッチ回路３０に結合される。処理回路２８は、ＣＰＵ（中央処理装置）３２、ＢＩＯＳ（ベイシック・インプット・アウトプット・システム）３４、メイン・メモリ３６、大型記憶装置３８、キーボード・インタフェース４０、ビデオ回路４２（フレーム・バッファを含む）、及び入力／出力回路４４を有する。処理回路２８の全体の設計は従来通りであり、当技術に習熟した者には周知な様に、処理回路の設計の詳細は変えることが可能である。入力／出力回路４４のパラレル・ポート・インタフェース４６は、外部デバイス４９への物理的接続を提供するパラレル・ポート・コネクタ４８に接続される。同様に、入力／出力回路４４のシリアル・ポート・インタフェース５０は、外部シリアル・デバイスへの物理的接続を提供するシリアル・ポート・コネクタ５２に接続される。電力スイッチ回路３０はパラレル・ポート・コネクタ４８及び電源２６に結合される。
【００１５】
動作において、パラレル・ポートは、（１）パラレル・ポートを介して電力を受けないプリンタ又は他のデバイスに、又は（２）パラレル・ポートを介して電力を受けることのできるフロッピー・ドライブ又は他のデータ・ドライブに結合され得る。デバイスがある場合は、どのデバイスがパラレル・ポートに接続されるかに応じて、電力スイッチ回路３０は、（１）パラレル・ポート・コネクタ４８を介して電力をディスエーブルするか、又は（２）パラレル・ポート・コネクタ４８の一つ又はそれ以上のパラレル・ポート・ピンを介して供給される電力をイネーブルする。
【００１６】
電力スイッチ回路３０のブロック図が図３に示されている。デバイス検出回路５４は、パラレル・ポート・コネクタ４８のピンＡ及びピンＢに結合される。デバイス検出回路５４の出力は、パワー・イネーブル回路５６及びロジック５８に結合される。パワー・イネーブル回路５６は、電源Ｖｃｃ及びピンＢに結合される。
【００１７】
動作において、デバイス検出回路は、ピンＡ及びピンＢ上の外部デバイス４９への接続に応じて、プリンタ又はフロッピーのどちらがパラレル・ポートに結合される（又はいずれも結合されない）かを検出する。フロッピー（又は他の同様に構成されたデータ・ドライブ）がパラレル・ポート・コネクタ４８に結合される場合、パワー・イネーブル回路５６はピンＢに電力を流す。プリンタがパラレル・ポート・コネクタ４８に接続される場合、パワー・イネーブル回路はピンＢへの電力をディスエーブルする。
【００１８】
好ましい実施例において、ピンＡはパラレル・インタフェース上のピン「２０」であり、ピンＢはパラレル・インタフェース上のピン「２４」である。パラレル・ポート・コネクタ４８にプラグされる外部デバイス２９がないとき、ピンＡ及びピンＢはどちらも浮遊する。プリンタがパラレル・ポート・コネクタ４８にプラグされるとき、ピンＡ及びピンＢはどちらもプリンタによって接地に結合される。以下に詳しく説明するように、図示された実施例のパラレル・ポート・コネクタ４８に接続されるパラレル・ポート・フロッピー・ドライブは、ピンＡを接地し、フロッピー・ドライブのパワー・レールをピンＢに結合する。
【００１９】
パラレル・ポート・コネクタのピン「２０」及び「２４」は、図示された実施例では電力スイッチ回路と共に用いられているが、パラレル・ポート・コネクタ４８に結合されるデバイスを識別するために他のピンを用いることもできる。
【００２０】
ロジック５８も、パラレル・ポート・コネクタ４８へのフロッピー・ドライブの接続を検出する。好ましい実施例において、ロジック５８は、フロッピー・ドライブがパラレル・ポート４８に接続されるか又はパラレル・ポート４８から接続を解除されるとき、必ずＳＭＩ（システム・マネジメント・インタラプト）を生成する。これにより、システムのオペレーティング・システムが現在のハードウェア構成を説明する構成情報を再算出することが可能になる。ＳＭＩ処理ルーティンは、典型的にシステムＢＩＯＳにセットされる。
【００２１】
図４は、好ましいレジスタ（抵抗）値を有する電力スイッチ回路３０の第１の実施例の略図を示す。ピンＡは演算増幅器（以下「オペ・アンプ」）６０の反転入力に結合される。ピンＡはプル・アップ・レジスタ６１（２  ＭΩ）を介してＶＣＣにも結合される。オペ・アンプ６０の非反転入力は、オペ・アンプ６２の反転入力と基準電圧Ｖｒｅｆ  とに結合される。Ｖｒｅｆ  は、プル・アップ・レジスタ６４（３３  ＫΩ）を介してＶｃｃに結合され、及びショットキー・ダイオード６６ａ及び６６ｂを介して接地に結合されるノードで生成される。従って、Ｖｒｅｆ  は約０．６−０．７ボルトである。オペ・アンプ６０及び６２の出力は、Ｎチャネル・トランジスタ６８のゲートとＶｃｃとの間に結合されるプル・アップ・レジスタ６９（１００  ＫΩ）と共に、Ｎチャネル・トランジスタ６８のゲートに結合される。Ｎチャネル・トランジスタ６８のソースは接地に結合され、Ｎチャネル・トランジスタ６８のドレインはＰチャネル・トランジスタ７０のゲートに結合される。Ｐチャネル・トランジスタ７０のゲートは更に、レジスタ７２（２  ＭΩ）を介しＰチャネル・トランジスタ７０のソースに、及びロジック５８に結合される。Ｐチャネル・トランジスタ７０のゲートの信号は、ＰＷＲＥＮ＃信号として示される。
【００２２】
Ｐチャネル・トランジスタ７０のソースは、電源（Ｖｃｃ）２８に更に結合される。Ｐチャネル・トランジスタ７０のドレインは、熱保護レジスタ（ＴＰＲ）７４の第１の端子に結合される。ＴＰＲ７４の第２の端子は、ピンＢに結合される。レジスタ７６（６８  ＫΩ）は電源２８に結合される第１の端子と、ピンＢに結合される第２の端子とを有する。ピンＢは、オペ・アンプ６２の非反転入力に更に結合される。
【００２３】
図４の回路の動作は、３つの起こり得る状態と関連して説明される。（１）パラレル・ポート・コネクタ４８に結合される外部デバイス２９がない。（２）フロッピー・ドライブがパラレル・ポート・コネクタ４８に結合される。（３）プリンタがパラレル・ポート・コネクタ４８に結合される。
【００２４】
パラレル・ポート・コネクタ４８に結合される外部デバイス２９がない第１のケースにおいて、パラレル・ポート・コネクタ４８のピンＡはプル・アップ・レジスタ６１を介してＶｃｃまで引き寄せられる。従って、反転入力は、非反転入力電圧（Ｖｒｅｆ  ）より高い電圧（Ｖｃｃ）を有し、オペ・アンプ６０はその出力をゼロボルトに保つ。結果として、Ｎチャネル・トランジスタ６８のゲートはゼロボルトに保たれ、それによりトランジスタ６８をオフにする。Ｎチャネル・トランジスタ６８がオフになると、Ｐチャネル・トランジスタ７０のゲートはプル・アップ・レジスタ７２を介してＶｃｃまで引き寄せられる。このため、Ｐチャネル・トランジスタ７０はオフにされ、約６８  ＫΩの高抵抗レベルを有するレジスタ７６を介する以外ピンＢからの電源２８の結合を解除する。しかし、ピンＢは浮遊しているため、電流はレジスタ７６を介して流れない。
【００２５】
フロッピー・ドライブ又は他の適切に構成されたデータ・ドライブがパラレル・ポート・コネクタ４８に結合される第２のケースにおいて、パラレル・ポート・コネクタ４８のピンＡはプル・アップ・レジスタ６１を介する電圧に打ち勝つフロッピー・ドライブ上の接地まで引き寄せられる。従って、反転入力は非反転入力より低い電圧を有し、オペ・アンプ６０は、それがＮチャネル・トランジスタ６８をオンにしないオープン・ドレイン・モードにある。ピンＢは、同等の抵抗（Ｒｉｆ）および静電容量（Ｃｉｆ）を有するフロッピー・ドライブのパワー・レールに結合される。レジスタ７６を介する電流は、オペ・アンプ６２の非反転入力での電圧がＶｒｅｆ  より大きいようにＣｉｆを充電する。従って、オペ・アンプ６２はオープン・ドレイン・モードにあり、Ｎチャネル・トランジスタのゲートはプル・アップ・レジスタ６９を介してＶｃｃまで引き寄せられる。
【００２６】
トランジスタ６８がイネーブルされると、Ｐチャネル・トランジスタ７０のゲートは接地まで引き上げられ、フロッピー・ドライブを駆動するためピンＢへトランジスタ７０のソースおよびドレインを介してＶｃｃを流すことが可能となる。ＴＰＲ７４は、過度の熱が発生した場合、電流の流れを止めるヒューズの役目をする。
【００２７】
プリンタがパラレル・ポート・コネクタ４８に結合される第３のケースの場合、ピンＡ及びピンＢはいずれも（通常の方法で）接地に接続される。そのため、ピンＡがオペ・アンプ６０をオープン・ドレイン出力にセットする一方、ピンＢはゼロボルトのままである（レジスタ７６を介する電流が接地されたピンＢを充電することができないため）。従って、Ｎチャネル・トランジスタ６８はオフにされ、Ｐチャネル・トランジスタ７０はそのゲートがレジスタ７２を介してＶｃｃまで引き寄せられるためオフにされる。トランジスタ７２がオフにされることにより、高抵抗レベルを有するレジスタ７６を介する以外、ピンＢは電源２８から結合を解除され、僅かな量（約０．０７ミリアンプ）の電流のみがピンＢへ流れるようになる。
【００２８】
レジスタ７６を介してプリンタへ流れる電流の量は小さいが、ノートブック・コンピュータのバッテリー寿命を伸ばすためには、この電流をなくすことが望ましい。図５は図４の回路と同じ電力スイッチ機能を行い、一方、パラレル・ポート・コネクタ４８がプリンタに接続される間電力消費を減少する回路を示す。
【００２９】
図説のため、図４の参照番号の多くが図５に取り入れられている。ピンＡはオペ・アンプ６０の非反転入力に結合される（図４では、ピンＡはオペ・アンプ６０の反転入力に結合されたことに注意されたい。）。ピンＡはプル・アップ・レジスタ６１を介してＶｃｃにも結合される。オペ・アンプ６０の反転入力は、オペ・アンプ６２の反転入力、及びプル・アップ・レジスタ６４を介してＶｃｃに結合され且つショットキー・ダイオード６６ａ及び６６ｂを介して接地に結合されるノードで生成される基準電圧Ｖｒｅｆ  に結合される。このため、Ｖｒｅｆ  は約０．６−０．７ボルトである。オペ・アンプ６０の出力は、プル・アップ・レジスタ８０（１００  ＫΩ）を介してＶｃｃに、及びＮチャネル・トランジスタ８２のゲートに結合される。Ｎチャネル・トランジスタ８２は、接地に接続されるソースと、及び、オペアンプ６２の出力とＮチャネル・トランジスタ６８のゲートとＶｃｃとの間に結合されるプル・アップ・レジスタ６９と共にＮチャネル・トランジスタ６８のゲートに結合されるドレインとを有する。Ｎチャネル・トランジスタ６８のソースは接地に結合され、Ｎチャネル・トランジスタ６８のドレインはＰチャネル・トランジスタ７０のゲートに結合される。Ｐチャネル・トランジスタ７０のゲートは、レジスタ７２を介しＰチャネル・トランジスタ７０のソースにも結合され、さらにロジック５８に結合される。Ｐチャネル・トランジスタ７０のゲートの信号は、ＰＷＲＥＮ＃信号として示される。
【００３０】
Ｐチャネル・トランジスタ７０のソースは、電源（Ｖｃｃ）２８にも結合される。Ｐチャネル・トランジスタ７０のドレインは、熱保護レジスタ（ＴＰＲ）７４の第１の端子に結合される。熱保護レジスタ（ＴＰＲ）７４の第２の端子はピンＢに結合される。オペ・アンプ６０の出力はキャパシタ８８（２．２  μＦ）を介してＰチャネル・トランジスタ８６のゲートに結合される。Ｐチャネル・トランジスタ８６のゲートはレジスタ９０（２．２  ＭΩ）を介してＰチャネル・トランジスタ８６のソースにも結合される。Ｐチャネル・トランジスタ８６のソースはＶｃｃにも結合される。レジスタ７６はＰチャネル・トランジスタ８６のドレインに結合される第１の端子と、ピンＢに結合される第２の端子を有する。ピンＢはオペ・アンプ６２の非反転入力にも接続される。
【００３１】
図５の回路の動作は３つの起こり得る状態と関連して説明される。（１）パラレル・ポート・コネクタ４８に結合される外部デバイス２９がない。（２）フロッピー・ドライブがパラレル・ポート・コネクタ４８に結合される。（３）プリンタがパラレル・ポート・コネクタ４８に結合される。
【００３２】
パラレル・ポート・コネクタ４８に結合される外部デバイス２９がない第１のケースにおいて、ピンＡはプル・アップ・レジスタ６１を介してＶｃｃまで引きあげられる。オペ・アンプ６０の非反転入力はＶｃｃであるため、Ｖｒｅｆ  に接続されるオペ・アンプ６０の反転入力での電圧より高く、オペ・アンプ６０の出力はオープン・ドレインであり、Ｎチャネル・トランジスタ８２のゲートはＶｃｃまで引き寄せられる。トランジスタ８２はイネーブルされ、トランジスタ６８のゲートは接地まで引き寄せられ、トランジスタ６８をオフにする。同様にＰチャネル・トランジスタ７０は、そのゲートがレジスタ７２を介してＶｃｃまで引き寄せられるためオフにされる。Ｐチャネル・トランジスタ８６もオフにされる。
【００３３】
従って、Ｐチャネル・トランジスタ７０またはＰチャネル・トランジスタ８６のいずれかを介して流す適当な電流がない。さらに、Ｐチャネル・トランジスタ８６がこの状況でイネーブルされたとしても、この地点でピンＢに結合されるデバイスはなく、そのためＰチャネル・トランジスタ８６を介して流し得る電流はない。
【００３４】
フロッピー・ドライブがパラレル・ポート・コネクタ４８に結合される第２のケースにおいて、ピンＡは接地に結合され、それにより非反転入力が反転入力より低い電圧であるため、オペ・アンプ６０からゼロボルト出力が生成される。結果として、Ｎチャネル・トランジスタ８２はオフにされる。トランジスタ８６（Ｖｃｃであり得る）のゲートとオペ・アンプ６０（ゼロボルトである）の出力との間に結合されるキャパシタ８８は、その端子を通ってＶｃｃの電位までオーバータイム充電される。充電の速度は、レジスタ９０及びキャパシタ８８の値によって調整され得る。
【００３５】
キャパシタ８８が充電される間、Ｐチャネル・トランジスタ８６のゲートは接地からＶｃｃに転移する。従って、フロッピー・ドライブがパラレル・ポート・コネクタ４８に接続されるときＰチャネル・トランジスタ８６は内的にイネーブルされ、そのゲートがトランジスタ８６のスレッショルド電圧内の電圧に達するとオフにされる。Ｐチャネル・トランジスタ８６がオンにされると、電流はレジスタ７６を介してピンＢに流れ、ピンＢをＶｒｅｆ  より高い電圧まで充電し、オペ・アンプ６２の出力をオープン・ドレイン・モードにする（ｐｌａｃｅ  ）。Ｎチャネル・トランジスタ６８のゲートはＶｃｃまで引き寄せられ、それによりトランジスタ６８をイネーブルする。トランジスタ６８はＰチャネル・トランジスタ７０のゲートを接地まで引き寄せ、電流がＰチャネル・トランジスタ７０を介してピンＢへ流れるようにする。このためフロッピー・ドライブは、Ｐチャネル・トランジスタ７０を介して駆動され得る。
【００３６】
キャパシタ８８が充電された後、Ｐチャネル・トランジスタ８６はオフにされる。Ｐチャネル・トランジスタ７０がオンになった後Ｐチャネル・トランジスタ８６がオフである限り、電源自体はピンＢをＶｃｃより上に保つため、Ｐチャネル・トランジスタ７０は電源からピンＢへ電流を流し続ける。
【００３７】
プリンタがパラレル・ポート・コネクタ４８に結合される場合、ピンＡ及びピンＢの両方が接地まで引き寄せられる。フロッピー・ドライブの場合と同じく、接地されたピンＡはトランジスタ８２をオフにし、キャパシタ８８に充電させる。キャパシタ８８が充電すると、Ｐチャネル・トランジスタ８６がイネーブルされるが、ピンＢが接地であるため、ピンＢをＶｒｅｆ  より上の電圧に充電することはできない。したがって、オペ・アンプ６２の出力はゼロボルトのままであり、Ｎチャネル・トランジスタ６８及びＰチャネル・トランジスタ７０をオフに保つ。キャパシタ８８が所定の電位まで充電された後、Ｐチャネル・トランジスタ８６がオフになるとき、電流はＰチャネル・トランジスタ８６を介してストップされる。そのため、ピンＢへ流れる電流はなくなる。
【００３８】
従って、フロッピー・ドライブ又はプリンタなどのデバイスへの接続に応じ、図５の回路は、ピンＢへ電流を流すためにタイミング回路を用いる。そのデバイスが適切に構成されたピンＢを有するフロッピー・ドライブである場合、電流はＶｒｅｆ  を越える電圧までピンＢを充電し、Ｐチャネル・トランジスタ７０をオンにし、デバイスを駆動する。そのデバイスがプリンタであり、ピンＢが接地される場合、所定の時間（例えば１０秒）後にタイミング回路はオフになり、デバイスに電流は流れなくなる。充電時間は式Ｔ＝１．６１×Ｒ×Ｃによって決定され得、ここでＲはレジスタ９０の値で単位はオーム、Ｃはキャパシタ８８の値で単位はファラッドである。
【００３９】
本発明の詳細な説明が或る例示用の実施例に関してなされたが、これらの実施例の種々の変形及び他の実施例は、この技術の分野の習熟者に想起され得る。例えば、Ｎチャネル・トランジスタは、ＮＰＮトランジスタ、ＪＦＥＴ（接合電界効果）トランジスタ、又はＢＪＴ（バイポーラ接合）トランジスタで置き換えてもよい。Ｐチャネル・トランジスタ及び関連するレジスタは、ハイブリッドＭＯＳＦＥＴトランジスタ（テキサス・インスツルメンツ・インコーポレイテッド製のＴＰＳ２０１２０など）又はＰＮＰトランジスタを用いて置換され得る。キャパシタ８８、Ｐチャネル・トランジスタ８６及びレジスタ９０を含むタイミング回路は、低インピーダンス・コイルを有するリレー、低イネーブルを有するフォト・スイッチなどの多数のタイミング回路で置き換えられ得る。本発明は、特許請求の範囲を越えることなく、あらゆる変形又は他の実施例を包含する。
【００４０】
以上の説明に関して更に次の項を開示する。
（１）  コンピュータ装置であって、
処理回路と、
信号を転送するための複数の入力／出力ピンを含み、前記処理回路に結合される入力／出力ポート・コネクタと、
前記入力／出力ポート・コネクタへのデータ・ドライブの接続を検出するデータ・ドライブ検出回路と、
検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給するための電力スイッチ回路と、
を含むコンピュータ装置。
【００４１】
（２）  第１項に記載のコンピュータであって、前記データ・ドライブ検出回路は、
第１のピン上の所定の信号を検出する回路と、
前記第１のピン上の前記所定の信号の検出に応じて第２のピンに電流を供給する回路と、
前記第２のピン上の電圧に応じて所定の出力を生成する回路と、
を含むコンピュータ。
（３）  第１項に記載のコンピュータであって、前記所定の信号は接地電圧信号であるコンピュータ。
（４）  第１項に記載のコンピュータであって、前記第２のピンは、プリンタが前記入力／出力ポートに接続される場合は接地に、前記入力／出力ポートがデータ・ドライブに結合される場合はロードに接続されるコンピュータ。
（５）  第１項に記載のコンピュータであって、前記入力／出力ポート・コネクタがパラレル・ポート・コネクタであるコンピュータ。
（６）  第２項に記載のコンピュータであって、前記データ・ドライブ検出回路は、更に前記第２のピンへの電流をディスエーブルする回路を含むコンピュータ。
（７）  第６項に記載のコンピュータであって、電流をディスエーブルする前記回路は、所定時間後に前記第２のピンへの電流をディスエーブルする回路を含むコンピュータ。
（８）  第１項に記載のコンピュータであって、オーバーヒーティングに応じて前記データ・ドライブへの電力をディスエーブルする熱保護回路を更に含むコンピュータ。
【００４２】
（９）  コンピュータであって、
処理回路と、
接続されたデータ・ドライブ又はプリンタのいずれか一方に信号を転送するための複数の入力／出力ピンを有する、前記処理回路に結合されるパラレル・ポート・コネクタと、
データ・ドライブ又はプリンタのいずれが前記パラレル・ポート・コネクタに接続されているかを検出するためのデータ・ドライブ検出回路と、
検出されたデータ・ドライブを駆動するため前記ピンの一つに選択的に電力を供給し、検出されたプリンタへの電力をディスエーブルする電力スイッチ回路
とを含むコンピュータ。
【００４３】
（１０）  第９項に記載のコンピュータであって、前記データ検出回路は、前記第１のピン及び基準電圧に結合される第１の演算増幅器と、第２のピン及び前記基準電圧に結合される第２の演算増幅器とを含み、前記第１の演算増幅器の出力は前記第１のピンが所定の電圧に結合されているかどうかに応じ、前記第２の演算増幅器の出力は前記第２のピンが電圧レールに結合されているかどうかに応答するコンピュータ。
（１１）  第１０項に記載のコンピュータであって、前記データ・ドライブ検出回路は、前記第２のピンに電流を供給するための回路を更に含むコンピュータ。
（１２）  第１１項に記載のコンピュータであって、前記第２のピンに電流を供給するための回路は、所定時間の期間、前記第２のピンに電流を供給するための回路を含むコンピュータ。
（１３）  第９項に記載のコンピュータであって、前記電力スイッチ回路はトランジスタを含むコンピュータ。
（１４）  第９項に記載のコンピュータであって、前記データ・ドライブ検出回路の出力に応じて、データ・ドライブが前記パラレル・ポート・コネクタに結合されるかどうかを表す信号を生成するロジックを更に含むコンピュータ。
（１５）  複数のピンを有する入力／出力ポート・コネクタに結合されるデバイスに選択的に電力を供給する回路であって、
前記入力／出力ポート・コネクタへの前記デバイスの接続を検出するためのデバイス検出回路と、
前記入力／出力ポート・コネクタの第１のピンに結合されるパワー・レールを前記デバイスが有するかどうかを判定するためのデバイス識別回路と、
前記デバイス識別回路に応じてデバイスを駆動するため前記第１のピンに選択的に電力を供給するための電力スイッチ回路
とを含む回路。
（１６）  第１５項に記載の電力供給回路であって、前記デバイス検出回路は、第２のピン上の接地信号に応答する回路を含む電力供給回路。
（１７）  第１５項に記載の電力供給回路であって、前記識別回路は、前記第１のピンがパワー・レールに結合されるかどうかに応じて識別信号を生成するための回路を含む電力供給回路。
（１８）  第１７項に記載の電力供給回路であって、識別信号を生成するため前記回路は、前記第１のピンに電流を供給するための回路を含む電力供給回路。
（１９）  第１７項に記載の電力供給回路であって、識別信号を生成するため前記回路は、所定の期間、前記第１のピンに電流を供給する回路を含む電力供給回路。
（２０）  第１５項に記載の電力供給回路であって、前記電力スイッチ回路は、前記識別信号に応じて前記第１のピンに電流を流すための回路を含む電力供給回路。
（２１）  第１８項に記載の電力供給回路であって、前記電力スイッチ回路は、前記識別信号によって駆動される制御ゲートを有するトランジスタを含む電力供給回路。
【００４４】
（２２）  複数のピンを有する入力／出力ポート・コネクタに結合されるデバイスに電力を供給する方法であって、
入力／出力ポート・コネクタへのデバイスの接続を検出し、
前記入力／出力ポート・コネクタの第１のピンに結合されるパワー・レールをデバイスが有するかどうかを判定し、
前記判定工程に応じて、デバイスを駆動するため前記第１のピンに電源を結合する
工程を含む方法。
（２３）  第２２項に記載の方法であって、前記検出工程は、第２のピンが接地に接続されるかどうかを検出する工程を含む方法。
（２４）  第２２項に記載の方法であって、前記判定工程は、第１のピンがパワー・レール結合されるかどうかに応じて識別信号を生成する工程を含む方法。
（２５）  第２４項に記載の方法であって、前記生成工程は、前記第１のピンに電流を供給する工程を含む方法。
（２６）  第２４項に記載の方法であって、前記生成工程は、所定の時間の期間、前記第１のピンに電流を供給する工程を含む方法。
（２７）  第２２項に記載の方法であって、前記結合工程は、前記識別信号に応じて第１のピンに電源を結合する工程を含む方法。
【００４５】
（２８）  パラレル・ポート・コネクタ４８を介してパラレル・ポート・フロッピー・ドライブに電力を供給することを含むノートブック・コンピュータ１０。コンピュータ１０は、プリンタ又はフロッピー・ドライブのいずれがパラレル・ポート・コネクタ４８に接続されるかを検出する電力スイッチ回路３０を有する。フロッピー・ドライブ２４が接続される場合、パラレル・ポート・コネクタ４８を介して電力がイネーブルされる。プリンタが接続される場合は、パラレル・ポート・コネクタ４８を介して電力がディスエーブルされる。
【図面の簡単な説明】
【００４６】
【図１】外部データ・ドライブに結合されるコンピュータの斜視図。
【図２】図１のコンピュータのブロック図。
【図３】図２の電力スイッチ回路のブロック図。
【図４】入力／出力ポートを介して外部データ・ドライブを駆動する回路の第１の実施例の略図。
【図５】入力／出力ポートを介して外部データ・ドライブを駆動する回路の第２の実施例の略図。
【符号の説明】
【００４７】
１０  コンピュータ
２４  フロッピー・ドライブ
３０  電力スイッチ回路
４８  パラレル・ポート・コネクタ
【図１】
2007250004.tif 000003
【図２】
2007250004.tif 000004
【図３】
2007250004.tif 000005
【図４】
2007250004.tif 000006
【図５】
2007250004.tif 000007