(57)【要約】【課題】過大な電流を流すことなく、電源電圧によらず安全に高速スイッチ動作の可能な電流スイッチ回路を提供する。【解決手段】トランスファーゲート５を介してゲート間が接続されたＮＭＯＳトランジスタ２，３からなるカレントミラー回路１ａに、定電流を供給するＰＭＯＳトランジスタ１２，１３とＮＰＮトランジスタ１４と抵抗１６，１７からなるカレントミラー回路１ｂを接続する。カレントミラー回路１ａから電流出力を得るためトランスファーゲート５を導通する際に、抵抗１７を短絡するＮＭＯＳトランジスタ１８を、このゲートに接続したコンデンサ１０と抵抗１９の時定数に基づいた所定の時間のみ導通してカレントミラー回路１ａに供給の定電流を通常時より大きい値とし、高速かつ安全なスイッチ動作を行う。【選択図】図１
2007228357.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラー回路を構成する複数のトランジスタのゲート間を導通または遮断するスイッチ回路と、前記スイッチ回路の導通開始後に所定の時間だけ前記カレントミラー回路の基準電流を所定の値だけ増加させる制御手段とを備えたことを特徴とする電流スイッチ回路。
【請求項２】
前記制御手段は、カレントミラー回路に基準電流を供給する定電流回路と、基準電圧を印加する複数の抵抗と、前記複数の抵抗の一部を短絡する補助スイッチと、スイッチ回路の導通開始に同期して前記補助スイッチを導通し、所定の時間経過後に前記補助スイッチを遮断する駆動回路とからなることを特徴とする請求項１記載の電流スイッチ回路。
【請求項３】
前記駆動回路は、コンデンサと抵抗からなる直列回路で構成し、スイッチ回路の導通開始を受けて前記コンデンサと抵抗との時定数に基づき所定の時間を得ることを特徴とする請求項２記載の電流スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に用いる電流スイッチ回路であり、特に高速でスイッチング動作が可能な電流スイッチ回路に関するものである。
【背景技術】
【０００２】
従来のこの種の電流スイッチ回路には、図３に示したようなものがある。図３は特許文献１に開示されている電流スイッチ回路を示す回路図である。図３において、カレントミラー回路１ａを構成するＮＭＯＳトランジスタ２およびＮＭＯＳトランジスタ３のゲート間はスイッチ回路であるトランスファーゲート５により接続されている。
【０００３】
トランスファーゲート５において、非反転入力端子である第１端子５ａの入力信号Ｖinがハイレベル、反転入力端子である第２端子５ｂの入力信号Ｖinがロウレベルの時にトランスファーゲート５がオンして導通状態となり、ＮＭＯＳトランジスタ２，３のゲート間を接続する。また、ＮＭＯＳトランジスタ４がオンからオフに、かつインバータ回路１１の出力がロウレベルからハイレベルとなり、定電流源６より得られる定電流Ｉｏの一部のトランスファーゲート５からの電流と、コンデンサ１０を経たインバータ回路１１からの電流が重畳されカレントミラー回路１ａを構成するＮＭＯＳトランジスタ３のゲートに加わり、ゲート電圧が速やかに上昇する。このことによりＮＭＯＳトランジスタ３は高速にオン状態にすることができる。
【０００４】
また、第１端子５ａの入力信号Ｖinがロウレベル、第２端子５ｂの入力信号Ｖinがハイレベルの時に、トランスファーゲート５は開放状態となり、ＮＭＯＳトランジスタ４がオンして、ＮＭＯＳトランジスタ３がオフとなる。ＮＭＯＳトランジスタ４の電流ドライブ能力を大きくすることにより、ＮＭＯＳトランジスタ３のゲート入力容量およびコンデンサ１０の電荷を急速に放電でき、ＮＭＯＳトランジスタ３は高速にオフ状態とすることができる。以上のように、高速な電流スイッチ動作が可能である。
【特許文献１】特開２００２−２３２２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような構成の電流スイッチ回路は、電源端子８に印加される電源電圧が高いと、ＮＭＯＳトランジスタ３をオン状態とする場合、コンデンサ１０を経たインバータ回路１１からの電流が、ＮＭＯＳトランジスタ３のゲートとトランスファーゲート５を経てＮＭＯＳトランジスタ２のゲートに流れ過ぎ、ＮＭＯＳトランジスタ２，３のゲート電圧が高速に上昇する。
【０００６】
図４には、図３における第１端子５ａがロウレベルからハイレベルに変化した時刻を「０」とした時からの時間変化を横軸とし、ＮＭＯＳトランジスタ２，３に流れる出力電流Ｉoutの電流量を縦軸としたグラフを示している。このように、ＮＭＯＳトランジスタ２，３のゲート電圧が高速に上昇して、ＮＭＯＳトランジスタ２，３に過大な電流が流れるという課題を有している。
【０００７】
本発明は、前記背景技術の問題を解決することに指向するものであり、ＮＭＯＳトランジスタ２，３に過大な電流を流すことなく、電源電圧によらず安全に高速スイッチ動作の可能な電流スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る電流スイッチ回路は、カレントミラー回路を構成する複数のトランジスタのゲート間を導通または遮断するスイッチ回路と、スイッチ回路の導通開始後に所定の時間だけカレントミラー回路の基準電流を所定の値だけ増加させる制御手段とを備えたことを特徴とする。
【０００９】
また、電流スイッチ回路における制御手段は、カレントミラー回路に基準電流を供給する定電流回路と、基準電圧を印加する複数の抵抗と、複数の抵抗の一部を短絡する補助スイッチと、スイッチ回路の導通開始に同期して補助スイッチを導通し、所定の時間経過後に補助スイッチを遮断する駆動回路とからなること、さらに、駆動回路は、コンデンサと抵抗からなる直列回路で構成し、スイッチ回路の導通開始を受けてコンデンサと抵抗との時定数に基づき所定の時間を得ることを特徴とする。
【００１０】
前記構成によれば、カレントミラー回路の出力端子側のトランジスタを導通させる際に、電源電圧に関係なく、設定可能な所定の時間のみ設定可能な電流値だけ基準電流を増加することができ、これにより高速かつ安全なスイッチング動作を行うことができる。
【発明の効果】
【００１１】
本発明によれば、スイッチング動作の際にカレントミラー回路の基準電流を増加させることにより、出力トランジスタを高速かつ安全にオン状態とすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施の形態における電流スイッチ回路を示す回路図である。ここで、前記従来例を示す図３において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示し、以下の各図においても同様とする。
【００１４】
図１に示すように、カレントミラー回路１ａにおいては、ドレインとゲート間が接続されたＮＭＯＳトランジスタ２とＮＭＯＳトランジスタ３とのゲート間が、スイッチ回路であるトランスファーゲート５を介して接続されている。トランスファーゲート５の第１端子５ａの入力信号Ｖinがハイレベル、第２端子５ｂの入力信号Ｖinがロウレベルの時に、トランスファーゲート５は導通状態となってＮＭＯＳトランジスタ２，３のゲート間を接続する。さらに、ＮＭＯＳトランジスタ３のゲートには、このＮＭＯＳトランジスタ３のゲート−ソース間を接続するＮＭＯＳトランジスタ４のドレインが接続されている。
【００１５】
また、図１において、トランスファーゲート５の第２端子５ｂには、入力信号Ｖinを反転するインバータ回路１１の出力およびＮＭＯＳトランジスタ４のゲートが接続される。ＮＭＯＳトランジスタ２には後述するカレントミラー回路１ｂからの定電流Ｉｏが常時流されている。すなわち、トランスファーゲート５の導通時には定電流Ｉｏが出力電流Ｉoutとして出力端子７に流れる。
【００１６】
定電流回路として機能するカレントミラー回路１ｂは、定電流Ｉｏを出力するＰＭＯＳトランジスタ１２と、ＰＭＯＳトランジスタ１２とともにソースを電源端子８に接続したＰＭＯＳトランジスタ１３と、ＰＭＯＳトランジスタ１２のゲートとＰＭＯＳトランジスタ１３のゲートおよびドレインにコレクタを接続したＮＰＮトランジスタ１４と、ＮＰＮトランジスタ１４のエミッタ−接地間に直列に接続した抵抗１６と抵抗１７から構成される。
【００１７】
ＮＰＮトランジスタ１４のベースは基準電圧端子１５に接続されて基準電圧Ｖrefが印加され、ＮＰＮトランジスタ１４と抵抗１６，１７によりＰＭＯＳトランジスタ１２，１３に流れる定電流Ｉｏを決定している。また、補助スイッチとして機能するＮＭＯＳトランジスタ１８のドレインとソースは抵抗１７の両端に接続されており、ＮＭＯＳトランジスタ１８のゲートにはコンデンサ１０と抵抗１９のそれぞれの一端が接続され駆動回路を構成している。そして、コンデンサ１０の他端は第１端子５ａに接続され、抵抗１９の他端は接地されている。
【００１８】
以上のように構成された本実施の形態における電流スイッチ回路について、その動作を、図１を参照しながら説明する。なお、説明の簡易化のため、カレントミラー回路を構成する各トランジスタサイズは等しい、すなわち、各カレントミラー回路のミラー比は１であるものとする。
【００１９】
初期値としてトランスファーゲート５が導通しておりＮＭＯＳトランジスタ３がオン状態の場合について考える。その状態からスイッチング動作の制御信号として入力端子となる第１端子５ａにロウレベルの電圧が印加された瞬間にトランスファーゲート５はオフ状態となり、ＮＭＯＳトランジスタ２とＮＭＯＳトランジスタ３のゲート間が切り離される。さらに、ＮＭＯＳトランジスタ４がオンとなり、ＮＭＯＳトランジスタ３のゲートはロウレベル（接地電位）に変化するため、ＮＭＯＳトランジスタ３はオフとなる。ＮＭＯＳトランジスタ４の電流ドライブ能力を大きくすることにより、ＮＭＯＳトランジスタ３のゲート入力容量を急速に放電でき、ＮＭＯＳトランジスタ３は高速にオフ状態とすることができる。
【００２０】
次に、トランスファーゲート５の第１端子５ａの入力信号Ｖinがハイレベルとなった場合の動作を、図２を用いて説明する。図２には、図１における第１端子５ａがロウレベルからハイレベルに変化した時刻を「０」とした時からの時間変化を横軸とし、ＮＭＯＳトランジスタ２，３に流れる出力電流Ｉoutの電流量を縦軸としたグラフを示している。
【００２１】
スイッチング動作の制御信号として第１端子５ａにハイレベルの電圧が印加されると、トランスファーゲート５は開放状態から導通状態となり、ＮＭＯＳトランジスタ２とＮＭＯＳトランジスタ３のゲート間が接続される。同時にＮＭＯＳトランジスタ４がオフしてカレントミラー回路１ａが形成される。
【００２２】
また、第１端子５ａからコンデンサ１０を介して抵抗１９に電流が流れ、ＮＭＯＳトランジスタ１８のゲート電圧が速やかに上昇する。このＮＭＯＳトランジスタ１８のゲート電圧が上昇することにより、ＮＭＯＳトランジスタ１８はオンする。このときカレントミラー回路１ｂにおいて、抵抗１６と抵抗１７とで形成されていた直列抵抗値が抵抗１７のみの抵抗値に変化し、ＰＭＯＳトランジスタ１２，１３に流れる電流がＩｏからＩ１（Ｉｏ＜Ｉ１）に増加する。この増加に伴い、カレントミラー回路１ａにおいてＮＭＯＳトランジスタ２，３に流れる電流もＩｏからＩ１に増加する。このことにより、ＮＭＯＳトランジスタ３のゲート電圧が速やかに上昇し、ＮＭＯＳトランジスタ３は高速にオン状態とすることができる。
【００２３】
定電流Ｉ１は前述のようにカレントミラー回路１ｂにおいて、基準電圧ＶrefとＮＰＮトランジスタ１４および抵抗１６によって設定されており、各カレントミラー回路にとって過大な電流とはならない。
【００２４】
一方、コンデンサ１０の充電に伴い、コンデンサ１０を介して抵抗１９に流れる電流は減少するとともに、ＮＭＯＳトランジスタ１８のゲート電圧は減少し、やがてＮＭＯＳトランジスタ１８はオフする。ＮＭＯＳトランジスタ１８がオフ状態になると、ＰＭＯＳトランジスタ１２，１３とＮＭＯＳトランジスタ２，３に流れる電流はＩ１からＩｏに落ち着いていく。すなわち、コンデンサ１０と抵抗１９との時定数によって定電流Ｉ１が流れている期間（所定の時間）は設定可能である。
【００２５】
以上のように、ＮＭＯＳトランジスタ３のオン状態は、定電流Ｉ１の設定とコンデンサ１０と抵抗１９との時定数の設定によって、過大な電流を流すことなく、かつ高速に行うことが可能となる。
【産業上の利用可能性】
【００２６】
本発明に係る電流スイッチ回路は、スイッチング動作の際にカレントミラー回路の基準電流を増加させることにより、出力トランジスタを高速かつ安全にオンさせることができ、半導体集積回路に用いる高速なスイッチング動作が可能な電流スイッチ回路として有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態における電流スイッチ回路を示す回路図
【図２】本実施の形態における電流スイッチ回路の動作図
【図３】従来の電流スイッチ回路を示す回路図
【図４】従来の電流スイッチ回路の動作図
【符号の説明】
【００２８】
１ａ，１ｂ  カレントミラー回路
２，３，４，１８  ＮＭＯＳトランジスタ
５  トランスファーゲート
５ａ  第１端子
５ｂ  第２端子
６  定電流源
７  出力端子
８  電源端子
１０  コンデンサ
１１  インバータ回路
１２，１３  ＰＭＯＳトランジスタ
１４  ＮＰＮトランジスタ
１５  基準電圧端子
１６，１７，１９  抵抗
【図１】
2007228357.tif 000003
【図２】
2007228357.tif 000004
【図３】
2007228357.tif 000005
【図４】
2007228357.tif 000006