(57)【要約】      （修正有）【課題】半導体チップの電極パッドと突起電極の接合時におけるインナーリードへの応力集中を軽減して、インナーリードの断線を抑制したテープ配線基板およびその製造方法ならびに半導体装置を提供する。【解決手段】可撓性の絶縁性基材１と、絶縁性基材上に設けられ、半導体チップが実装される領域４に整列して配置された端部によりインナーリード２を形成する複数本の導体配線と、各インナーリードに設けられた突起電極３とを備え、半導体チップの電極パッドと突起電極を接合することにより、半導体チップをフェイスダウンボンディングよって実装できるように構成される。整列した各インナーリードのうち、列の端部に配置された複数本のインナーリードに形成された突起電極３ａ〜３ｃは、内側のインナーリードから最端列のインナーリードになるのに従い徐々に長くなっている。【選択図】図１
2007141969.tif 000002
【特許請求の範囲】
【請求項１】
可撓性の絶縁性基材と、
前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、
前記各インナーリードに設けられた突起電極とを備え、
前記半導体チップの電極パッドと前記突起電極を接合することにより、前記半導体チップをフェイスダウンボンディングによって実装するように構成されたテープ配線基板において、
前記整列した各インナーリードのうち、列の端部に配置された複数本の前記インナーリードに形成された前記突起電極は、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっていることを特徴とするテープ配線基板。
【請求項２】
整列した前記インナーリードの最端列から少なくとも３本の前記インナーリードに形成された前記突起電極の長さが、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっている請求項１に記載のテープ配線基板。
【請求項３】
可撓性の絶縁性基材と、
前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、
前記各インナーリードに設けられた突起電極とを備え、
前記半導体チップの電極パッドと前記突起電極を接合することにより、前記半導体チップをフェイスダウンボンディングによって実装するように構成されたテープ配線基板において、
前記インナーリード間の最小ピッチに対して所定割合以上大きい疎ピッチで前記インナーリードが配列された疎ピッチ部を有し、
前記疎ピッチ部の前記インナーリードに形成された前記突起電極の長さが、前記最小ピッチで配列された前記インナーリードに形成された前記突起電極の長さよりも長いことを特徴とするテープ配線基板。
【請求項４】
前記疎ピッチ部の前記インナーリードは、前記最小ピッチの１．５倍以上のピッチで配列されている請求項３に記載のテープ配線基板。
【請求項５】
最長の前記突起電極の長さが、最短の前記突起電極の長さの２倍以上である請求項１〜４のいずれか１項に記載のテープ配線基板。
【請求項６】
可撓性の絶縁性基材上に複数本の導体配線を設け、その端部を半導体チップが実装される領域に整列配置してインナーリードを形成させる工程と、
前記絶縁性基材の前記導体配線が設けられた面にフォトレジストを形成する工程と、
前記フォトレジストに開口部を形成して前記開口部中に前記インナーリードの一部を露出させる工程と、
前記露出した前記インナーリードの一部に金属めっきを施して突起電極を形成する工程と、
前記フォトレジストを除去する工程とを有するテープ配線基板の製造方法において、
前記配列された各インナーリードのうち、列の端部に配置された複数本の前記インナーリードに対応する前記フォトレジストの前記開口部を、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなるように形成することを特徴とするテープ配線基板の製造方法。
【請求項７】
可撓性の絶縁性基材上に複数本の導体配線を設け、その端部を半導体チップが実装される領域に整列配置してインナーリードを形成させる工程と、
前記絶縁性基材の前記導体配線が設けられた面にフォトレジストを形成する工程と、
前記フォトレジストに開口部を形成して前記開口部中に前記インナーリードの一部を露出させる工程と、
前記露出した前記インナーリードの一部に金属めっきを施して突起電極を形成する工程と、
前記フォトレジストを除去する工程とを有するテープ配線基板の製造方法において、
一部の前記インナーリードを、前記インナーリード間の最小ピッチに対して所定割合以上大きい大ピッチで配列し、
前記大ピッチで配列した前記インナーリードに対応する前記フォトレジストの前記開口部の長さを、前記最小ピッチで配列した前記インナーリードに対応する前記開口部の長さよりも長くすることを特徴とするテープ配線基板の製造方法。
【請求項８】
可撓性の絶縁性基材と、前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、前記各インナーリードに設けられた突起電極と、前記突起電極が配置された領域に実装された前記半導体チップとを備え、前記半導体チップの電極パッドと前記突起電極が接合された半導体装置において、
前記突起電極は、その長手方向において、対応する前記電極パッドの少なくとも外側に向かう側では前記電極パッドを越えて延在していることを特徴とする半導体装置。
【請求項９】
前記半導体チップの四隅に配置された前記電極パッドに対応する前記突起電極は、その長手方向において、前記電極パッドの少なくとも外側に向かう側で前記電極パッドを越えて延在している請求項８に記載の半導体装置。
【請求項１０】
可撓性の絶縁性基材と、前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、前記各インナーリードに設けられた突起電極と、前記突起電極が配置された領域に実装された前記半導体チップとを備え、前記半導体チップの電極パッドと前記突起電極が接合された半導体装置において、
前記半導体チップの端部に配置された複数の前記電極パッドに対応する複数の前記突起電極の長手方向における長さは、前記電極パッドの長手方向の長さよりも長く、かつ内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっていることを特徴とするテープ半導体装置。
【請求項１１】
整列した前記インナーリードの最端列から少なくとも３本の前記インナーリードに形成された前記突起電極の長さが前記電極パッドの長さよりも長く、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっている請求項１０に記載の半導体装置。
【請求項１２】
可撓性の絶縁性基材と、前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、前記各インナーリードに設けられた突起電極と、前記突起電極が配置された領域に実装された前記半導体チップとを備え、前記半導体チップの電極パッドと前記突起電極が接合された半導体装置において、
前記インナーリード間の最小ピッチに対して所定割合以上大きい疎ピッチで前記インナーリードが配列された疎ピッチ部を有し、
前記疎ピッチ部の前記インナーリードに形成された前記突起電極は、長手方向の長さが対応する前記電極パッドの長手方向の長さよりも長く、少なくとも対応する前記電極パッドの外側において前記電極パッドを越えて延在していることを特徴とする半導体装置。
【請求項１３】
前記疎ピッチ部の前記インナーリードは、前記最小ピッチの１．５倍以上のピッチで配列され、前記突起電極の長さが最小ピッチ部の前記突起電極の長さより長く形成されている請求項１２に記載の半導体装置。
【請求項１４】
前記半導体チップの電極パッドの導体部は突起を形成している請求項８〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記電極パッドの前記突起を形成している導体部は、ニッケル、銅、アルミ、金、銀、パラジウム、または錫を主成分とする材料からなる単層体あるいは複層体あるいは合金体により形成される請求項１４に記載の半導体装置。
【請求項１６】
前記半導体チップの最端部の前記電極パッドと前記突起電極との接合部において、前記突起電極が前記インナーリードの長手方向に沿って前記電極パッドの端縁から少なくとも外側に３０μｍ以上延在している請求項８〜１３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テープ配線基板のように、柔軟な絶縁性の基材上に導体配線を設けて構成された配線基板、その製造方法、およびそれを用いた半導体装置に関する。
【背景技術】
【０００２】
テープ配線基板を使用したパッケージモジュールの一種として、ＣＯＦ（Chip On Film）が知られている。ＣＯＦは、柔軟な絶縁性のテープ配線基板の上に半導体チップが実装され、樹脂で封止することにより実装部が保護された構造を有する。テープ配線基板は、主たる要素として、絶縁性のフィルム基材とその面上に形成された多数本の導体配線を含む。フィルム基材としては一般的にポリイミドが、導体配線としては銅が使用される。必要に応じて導体配線上には、金属めっき被膜および絶縁樹脂であるソルダーレジストの層が形成される。
【０００３】
ＣＯＦの主要な用途は、液晶パネル等の表示パネル駆動用ドライバーの実装である。その場合、テープ配線基板上の導体配線は、出力信号用外部端子を形成する第１群と、入力信号用外部端子を形成する第２群に分けて配置され、両群の導体配線間に半導体素子が実装される。テープ配線基板上の導体配線における半導体チップとの接続端部であるインナーリードが、突起電極を介して半導体素子上の電極パッドと接続される。一方の群の導体配線における出力信号用外部端子を形成するアウターリードボンディング部は、表示パネルの周縁部に形成された電極に接続され、他方の群の導体配線における入力信号用外部端子を形成するアウターリードボンディング部は、マザー基板の端子に接続される。
【０００４】
上述のようなテープ配線基板の一例が、特許文献１に記載されている。特許文献１に記載されたテープ配線基板について、図８および図９を参照して説明する。図８は、テープ配線基板における半導体チップ実装部を含む要部領域を示す平面図である。図９は、図８におけるＣ−Ｃ線に沿った断面図である。但し、半導体チップは図９にのみ示す。
【０００５】
１は、可撓性で絶縁性のテープ基板の一部を示す。テープ基板１上には、導体配線の先端部により形成された複数本のインナーリード２が、整列して配置されている。各インナーリード２の端部には、突起電極３が形成されている。４は半導体チップ実装部を示し、突起電極３の配列に整合させて設定される。図９に示すように、半導体チップ５の電極パッド１０には、チップ側突起電極１１が形成されている。１２はパッシベーション、１３は封止樹脂である。
【０００６】
このテープ配線基板によると、半導体チップ５の電極パッド１０に形成されたチップ側突起電極１１と、インナーリード２の先端部に形成された突起電極３とを接合する構造を用いることにより、接続信頼性を向上させることができる。
【特許文献１】特開２００３−２４３４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の構成のテープ配線基板においては、テープ配線基板に半導体チップ５を実装する際に、加熱加圧、または超音波振動を印加してチップ側突起電極１１と突起電極３の接合を行う。ところが、実装時に印加される応力は、接合部直下のインナーリード２と突起電極３の界面に集中して、インナーリード２の断線が発生し易い。特に、半導体チップ４の端に位置する電極パッド１０や、疎ピッチの電極パッド９部では、そのようなインナーリード２の断線が発生しやすい傾向がある。
【０００８】
従って本発明は、半導体チップの電極パッドと突起電極の接合時におけるインナーリードへの応力集中を軽減して、インナーリードの断線を抑制することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のテープ配線基板は、可撓性の絶縁性基材と、前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、前記各インナーリードに設けられた突起電極とを備え、前記半導体チップの電極パッドと前記突起電極を接合することにより、前記半導体チップをフェイスダウンボンディングによって実装するように構成される。
【００１０】
上記目的を達成するために、本発明の第１の構成のテープ配線基板は、前記整列した各インナーリードのうち、列の端部に配置された複数本の前記インナーリードに形成された前記突起電極は、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっていることを特徴とする。
【００１１】
本発明の第２の構成のテープ配線基板は、前記インナーリード間の最小ピッチに対して所定割合以上大きい疎ピッチで前記インナーリードが配列された疎ピッチ部を有し、前記疎ピッチ部の前記インナーリードに形成された前記突起電極の長さが、前記最小ピッチで配列された前記インナーリードに形成された前記突起電極の長さよりも長いことを特徴とする。
【００１２】
本発明のテープ配線基板の製造方法は、可撓性の絶縁性基材上に複数本の導体配線を設け、その端部を半導体チップが実装される領域に整列配置してインナーリードを形成させる工程と、前記絶縁性基材の前記導体配線が設けられた面にフォトレジストを形成する工程と、前記フォトレジストに開口部を形成して前記開口部中に前記インナーリードの一部を露出させる工程と、前記露出した前記インナーリードの一部に金属めっきを施して突起電極を形成する工程と、前記フォトレジストを除去する工程とを有する。
【００１３】
上記目的を達成するために、本発明の第１の構成のテープ配線基板の製造方法は、前記配列された各インナーリードのうち、列の端部に配置された複数本の前記インナーリードに対応する前記フォトレジストの前記開口部を、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなるように形成することを特徴とする。
【００１４】
本発明の第２の構成のテープ配線基板の製造方法は、一部の前記インナーリードを、前記インナーリード間の最小ピッチに対して所定割合以上大きい大ピッチで配列し、前記大ピッチで配列した前記インナーリードに対応する前記フォトレジストの前記開口部の長さを、前記最小ピッチで配列した前記インナーリードに対応する前記開口部の長さよりも長くすることを特徴とする。
【００１５】
本発明の半導体装置は、可撓性の絶縁性基材と、前記絶縁性基材上に設けられ、半導体チップが実装される領域に整列して配置された端部によりインナーリードを形成する複数本の導体配線と、前記各インナーリードに設けられた突起電極と、前記突起電極が配置された領域に実装された前記半導体チップとを備え、前記半導体チップの電極パッドと前記突起電極が接合されている。
【００１６】
上記目的を達成するために、本発明の第１の構成の半導体装置は、前記突起電極が、その長手方向において、対応する前記電極パッドの少なくとも外側に向かう側では前記電極パッドを越えて延在していることを特徴とする。
【００１７】
本発明の第２の構成の半導体装置は、前記半導体チップの端部に配置された複数の前記電極パッドに対応する複数の前記突起電極の長手方向における長さが、前記電極パッドの長手方向の長さよりも長く、かつ内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっていることを特徴とする。
【００１８】
本発明の第３の構成の半導体装置は、前記インナーリード間の最小ピッチに対して所定割合以上大きい疎ピッチで前記インナーリードが配列された疎ピッチ部を有し、前記疎ピッチ部の前記インナーリードに形成された前記突起電極は、長手方向の長さが対応する前記電極パッドの長手方向の長さよりも長く、少なくとも対応する前記電極パッドの外側において前記電極パッドを越えて延在していることを特徴とする。
【発明の効果】
【００１９】
本発明のテープ配線基板によれば、半導体チップの電極パッドよりもインナーリード上の突起電極のサイズを大きくすることで、インナーリード上の突起電極の端縁を電極パッドとの接合部の位置からずらすことが可能となり、接合時の応力集中を軽減でき、インナーリードの断線を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
本発明の第１の構成のテープ配線基板において、整列した前記インナーリードの最端列から少なくとも３本の前記インナーリードに形成された前記突起電極の長さが、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっている構成とすることができる。
【００２１】
本発明の第２の構成のテープ配線基板において、前記疎ピッチ部の前記インナーリードは、前記最小ピッチの１．５倍以上のピッチで配列されている構成とすることができる。
【００２２】
以上のいずれかの構成のテープ配線基板において、最長の前記突起電極の長さが、最短の前記突起電極の長さの２倍以上であることが好ましい。
【００２３】
本発明の第１の構成の半導体装置において、前記半導体チップの四隅に配置された前記電極パッドに対応する前記突起電極は、その長手方向において、前記電極パッドの少なくとも外側に向かう側で前記電極パッドを越えて延在している構成とすることができる。
【００２４】
本発明の第２の構成の半導体装置において、整列した前記インナーリードの最端列から少なくとも３本の前記インナーリードに形成された前記突起電極の長さが前記電極パッドの長さよりも長く、内側の前記インナーリードから最端列の前記インナーリードになるのに従い徐々に長くなっている構成とすることができる。
【００２５】
本発明の第３の構成の半導体装置において、前記疎ピッチ部の前記インナーリードは、前記最小ピッチの１．５倍以上のピッチで配列され、前記突起電極の長さが最小ピッチ部の前記突起電極の長さより長く形成されている構成とすることができる。
【００２６】
以上のいずれかの構成の半導体装置において、前記半導体チップの電極パッドの導体部は突起を形成していることが好ましい。
【００２７】
また、前記電極パッドの前記突起を形成している導体部は、ニッケル、銅、アルミ、金、銀、パラジウム、または錫を主成分とする材料からなる単層体あるいは複層体あるいは合金体により形成されることが好ましい。
【００２８】
また、前記半導体チップの最端部の前記電極パッドと前記突起電極との接合部において、前記突起電極が前記インナーリードの長手方向に沿って前記電極パッドの端縁から少なくとも外側に３０μｍ以上延在していることが好ましい。
【００２９】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（実施の形態１）
図１は実施の形態１におけるテープ配線基板の要部の構造を示す平面図であり、テープ配線基板表面側から見た平面図である。
【００３０】
図１において、１は可撓性で絶縁性のテープ基材の要部を示す。テープ基材１上には、複数本の導体配線が設けられ、その端部がインナーリード２を形成している。各インナーリード２には、突起電極３が設けられている。インナーリード２は、半導体チップ実装部４に整列して配置され、突起電極３は半導体チップの電極パッド（図示せず）と対向するように配置されている。
【００３１】
インナーリード２の長手方向における突起電極３の長さは、半導体チップ実装部４の端部の所定の範囲に配列された端部列６と、中央部に配列された列とで異なる。すなわち、半導体チップ実装部４の中央部においては、突起電極３は短く形成されている。それに対し、端部列６の３本のインナーリード２に形成された突起電極３ａ〜３ｃは、内側のインナーリード２から最端列のインナーリード２になるのに従い徐々に長くなっている。端部列６すなわち長くする突起電極の個数は３個に限らず、他の条件に合わせて適宜設定される。
【００３２】
図２は、図１のテープ配線基板の製造方法を示す。（ａ１）〜（ｅ１）は平面図、（ａ２）〜（ｅ２）は対応する断面図である。
【００３３】
まず、図２（ａ１）、（ａ２）に示すように、テープ基材１上の半導体チップ実装部４にインナーリード２を形成する。一般にインナーリード２は銅箔をテープ基材１に積層したものをエッチング法などにて形成されることが多い。材料としては、銅が一般的であるが、それ以外の導電体を用いることもできる。
【００３４】
次に（ｂ１）、（ｂ２）に示すように、インナーリード２を形成済みのテープ基材１に突起電極形成用のフォトレジスト層７を形成する。
【００３５】
次に（ｃ１）、（ｃ２）に示すように、レジスト層７に対して、フォトリソグラフィ法により所望の位置に突起電極形成のための開口部８パターニングを行い、インナーリード２の配線を一部露出させる。開口部８は、半導体チップ実装部４の四隅に近づくに従って、形成される突起電極３のインナーリード２の長さ方向のサイズ（長さ）が徐々に大きくなるように形成する。すなわち、突起電極３の長さが、半導体チップの電極パッドの少なくとも外側に向かう側で電極パッドを越えて延在し、その延在する長さが半導体チップ実装部４の四隅に近づくに従って徐々に長くなっていくように、開口部８をパターニングする。図には、最端部の長さを最短の長さの２倍とした場合を示す。また、半導体チップ実装部４の四隅から３列内側のインナーリード２に対応する開口部８について長さを変化させた場合示す。それらの設定は、他の条件に応じて適宜変更可能である。
【００３６】
次に（ｄ１）、（ｄ２）に示すように、電解メッキ法や無電解メッキ法等により、インナーリード２における開口部８に露出した部分に、導体からなる突起電極３を形成する。突起電極３の素材としては、銅、ニッケル、銀、金、パラジウム、錫などを主成分とする材料からなる単層体あるいは複層体あるいは合金体により形成されることが好ましい。
【００３７】
インナーリード２上の突起電極３の形成方法は電解メッキ法に限られず、例えば、突起電極３を形成したい場所にフォトレジスト層を形成し、露出したインナーリード２をハーフエッチングすることによって突起電極３を形成することも可能である。
【００３８】
次に（ｅ１）、（ｅ２）に示すように、フォトレジスト層７を除去することで、半導体チップ実装部４の四隅から３列内側のインナーリード２から、突起電極３サイズが徐々に長くなったテープ配線基板が完成する。
【００３９】
以上のように突起電極を形成したテープ配線基板に、半導体チップを実装した半導体装置の平面図を図３に示し、図３におけるＢ−Ｂ線に沿った断面を図４に示す。なお、図の理解し易さを考慮して、図３における半導体チップ５は破線で示すが、その電極パッド１０は実線で示す。
【００４０】
図４に示すように、半導体チップ５の表面に形成された電極パッド１０には、チップ側突起電極１１が形成されている。電極パッド１０としては、アルミを主成分とする材料が一般的であるが、銅などの導体を用いることもできる。図４の構成では、電極パッド１０表面にチップ側突起電極１１が形成されていることが好ましいが、チップ側突起電極１１が無い構造にすることも可能である。チップ側突起電極１１は、ニッケル、銅、アルミ、金、銀、パラジウム、錫などを主成分とする材料からなる単層体あるいは複層体あるいは合金体により形成されることが好ましい。チップ側突起電極１１の形成方法としては、無電解メッキ法や電解メッキ法を用いることができるが、蒸着法やスパッタ法などによっても形成可能である。
【００４１】
半導体チップ５の電極パッド１０とテープ配線基板のインナーリード２とは、チップ側突起電極１１と突起電極３を介して接合されている。図３に示すように、半導体チップ５の四隅においては、中央部の突起電極３よりも突起電極３ａ〜３ｃの長さが長い。すなわち、電極パッド１０の少なくとも外側に向かう側で電極パッド１０を越えて延在し、その延在する長さが、半導体チップ５の端に行くに従い、より長くなっている。半導体チップ５の最端部の電極パッド１０と突起電極３ｃとの接合部において、突起電極３ｃがインナーリード２の長手方向に沿って電極パッド１０の端縁から少なくとも外側に３０μｍ以上延在していることが望ましい。
【００４２】
半導体チップ５とテープ配線基板を接合する方法としては、加圧加熱法や超音波接合法などを用いることができる。
【００４３】
さらに半導体チップ５とテープ配線基板との間には封止樹脂１３が充填されている。これにより接合強度を補完することが可能となる。
【００４４】
以上の構成により、半導体チップを突起電極付のテープ配線基板に実装する際のインナーリードの断線を防止できる。
（実施の形態２）
図５は、実施の形態２における半導体装置の構造を示し、テープ配線基板表面側から見た平面図である。なお、図の理解し易さを考慮して、半導体チップ５を破線で示す。図５において、図３の半導体装置の要素と同一の要素については、同一の参照符号を付して、説明の繰り返しを省略する。
【００４５】
本実施の形態の半導体装置では、半導体チップ５の電極パッド１０と突起電極３ｄとの接合部において、突起電極３ｄがインナーリード２の長手方向に沿って電極パッド１０の端縁を越えて延在している。半導体チップ５の最端部の電極パッド１０と突起電極３ｄとの接合部において、突起電極３ｄがインナーリード２の長手方向に沿って電極パッド１０の端縁から少なくとも外側に３０μｍ以上延在していることが望ましい。
【００４６】
半導体チップ３とテープ配線基板を接合する方法としては、加圧加熱法や超音波接合法などを用いることができる。テープ基板の製造方法としては、実施の形態と同様の方法を用いることができる。
（実施の形態３）
図６は、実施の形態３におけるテープ配線基板の構造を示し、テープ配線基板の表面側から見た平面図である。図７は、図６のテープ配線基板に半導体チップを実装した半導体装置の平面図である。なお、図の理解し易さを考慮して、半導体チップ５を破線で示す。
【００４７】
本実施の形態におけるテープ配線基板は、疎ピッチ部９を有する。疎ピッチ部９では、インナーリード２間の最小ピッチに対して所定割合以上大きいピッチでインナーリード２ａが配列されている。疎ピッチ部９のインナーリード２ａに形成された突起電極３ｅの長さは、最小ピッチで配列されたインナーリード２に形成された突起電極３の長さよりも長い。
【００４８】
疎ピッチ部９では、半導体チップ５をテープ配線基板に実装する時に、半導体チップ５の電極パッド１０と突起電極との接合部において応力が集中しやすくなり、インナーリード２ａの断線が発生しやすい。そこで疎ピッチ部９の突起電極３ｅの長さを、インナーリード２ａの長手方向に沿って電極パッド１０の端縁を越えて、少なくとも外側に向かった側に３０μｍ以上延在させている。ピッチの大きさが最小ピッチの１．５倍以上の場合においては、突起電極を長く形成することにより断線を軽減することによる効果がある。
【００４９】
半導体チップ３とテープ配線基板を接合する方法としては、加圧加熱法や超音波接合法などを用いることができる。テープ基板の製造方法としては、実施の形態と同様の方法を用いることができる。
【００５０】
以上の実施の形態のように、テープ配線基板および半導体装置において、半導体チップの電極パッドよりもインナーリード上の突起電極のサイズを大きくすることで、インナーリードと突起電極との界面を接合部の位置からずらすことが可能となる。それにより、半導体チップのテープ配線基板への接合時のインナーリードでの応力集中を緩和でき、インナーリードの断線を抑制することが可能となる。これにより、製造歩留まりの高い半導体装置を提供できる。
【産業上の利用可能性】
【００５１】
本発明のテープ配線基板によれば、半導体チップを実装する際のインナーリードに対する突起電極からの応力集中によるインナーリードの断線が緩和され、電極パッドのピッチなどに制約を持たない実装形態を実現できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１におけるテープ配線基板の構造を示す平面図
【図２】（ａ１）〜（ｅ１）は同テープ配線基板の製造方法を示す平面図、（ａ２）〜（ｅ２）は断面図
【図３】本発明の実施の形態１における半導体装置の構造を示す平面図
【図４】同半導体装置のＢ−Ｂ線に沿った断面図
【図５】本発明の実施の形態２における半導体装置の構造を示す平面図
【図６】本発明の実施の形態３におけるテープ配線基板の構造を示す平面図
【図７】本発明の実施の形態３における半導体装置の構造を示す平面図
【図８】従来例のテープ配線基板の構造を示す平面図
【図９】従来例の半導体装置の構造を示す断面図
【符号の説明】
【００５３】
１    テープ基材
２、２ａ    インナーリード
３、３ａ〜３ｅ    突起電極
４    半導体チップ実装部
５    半導体チップ
６    端部列
７    フォトレジスト層
８    開口部
９    疎ピッチ部
１０  電極パッド
１１  チップ側突起電極
１２  パッシベーション
１３  封止樹脂
【図１】
2007141969.tif 000003
【図２】
2007141969.tif 000004
【図３】
2007141969.tif 000005
【図４】
2007141969.tif 000006
【図５】
2007141969.tif 000007
【図６】
2007141969.tif 000008
【図７】
2007141969.tif 000009
【図８】
2007141969.tif 000010
【図９】
2007141969.tif 000011