(57)【要約】【課題】共通電位を第１の基板側から第２の基板側に供給する液晶表示装置において、その信頼性を向上させると共に狭額縁化を図る。【解決手段】第１の基板１０側に形成された透明電極パッド１６は、コンタクトホールＨ１を通して保持容量線ＳＬと接続され、平坦化膜１５上を垂直駆動回路１０２上に重畳するように延在している。垂直駆動回路１０２上に重畳する透明電極パッド１６は、同径もしくは略同径のスペーサ粒子１８及び導電粒子１９を含むシール樹脂３０を介して、第２の基板２０の対向電極２１と接続されている。即ち、第１及び第２の基板１０，２０は、シール樹脂３０により、同一箇所で貼りあわされると共に、電気的に良好に接続される。これにより、液晶表示装置の信頼性が向上すると共に、その狭額縁化を図ることができる。【選択図】  図３
2007108453.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と第２の基板の間に液晶が封止されてなる液晶表示装置において、
前記第１の基板上に配置された複数の表示画素を含む画素領域と、前記画素領域に隣接して配置された駆動回路と、共通電位が供給され各表示画素の保持容量の容量電極を形成する保持容量線と、前記保持容量線を被覆する絶縁膜と、前記絶縁膜に開口されたコンタクトホールを介して前記保持容量線と接続され、前記駆動回路と重畳する位置に至るまで前記絶縁膜上に延在する第１の透明電極と、前記第２の基板の前記第１の基板と対向する表面に形成された第２の透明電極と、を備え、
前記第１の透明電極及び第２の透明電極は、スペーサ粒子及び導電粒子を含み前記画素領域の周囲に形成されたシール樹脂を介して電気的に接続されていることを特徴とする液晶表示装置。
【請求項２】
前記シール樹脂の一部は、前記第１の透明電極上もしくは第２の透明電極上のうち前記駆動回路と重畳する領域に形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記導電粒子の粒径は、前記スペーサ粒子の粒径と等しいか、前記スペーサ粒子の粒径よりも０．１μｍ〜０．２μｍ大きいことを特徴とする請求項１又は請求項２に記載の液晶表示装置。
【請求項４】
前記保持容量線は、前記画素領域に隣接して配置され、かつ前記画素領域内に至るまで延在していることを特徴とする請求項１、２、３のいずれかに記載の液晶表示装置。
【請求項５】
前記第１の基板上に、前記共通電位が供給される端子と、前記端子と接続された共通電位線とが配置されており、前記保持容量線は、前記共通電位線を介して前記端子と接続されていることを特徴とする請求項１、２、３、４のいずれかに記載の液晶表示装置。
【請求項６】
前記第１の透明電極と前記第２の透明電極のいずれか一方、もしくは両者は、ＩＴＯからなることを特徴とする請求項１、２、３、４、５のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にＴＦＴ基板上に形成された対極パッド部とＴＦＴ基板に対向するＣＦ基板上に形成された対向電極とを電気的に接続する接続構造を有した液晶表示装置に関する。
【背景技術】
【０００２】
従来より、アクティブマトリクス駆動の液晶表示装置においては、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が形成されたＴＦＴ基板と、対向電極及びカラーフィルタが形成されたＣＦ基板とが、シール樹脂を介して接着されている。ＴＦＴ基板、ＣＦ基板、及びシール樹脂で囲まれた空間には液晶が封入されている。対向電極には共通電位Ｖｃｏｍ（対極電位）を与える必要があるが、ＣＦ基板側には端子部が無いため、ＣＦ基板側から対向電極に共通電位Ｖｃｏｍを供給することができない。
【０００３】
そこで、ＴＦＴ基板の端部上で共通電位Ｖｃｏｍが供給される共通電位線と接続された電極からなる対極パッド部を形成し、この対極パッド部と対向電極とを有機樹脂に混合された導電粒子を介して電気的に接続していた。
【０００４】
次に、対極パッド部を有した従来例に係る液晶表示装置について図面を参照して説明する。図４は、従来例に係る液晶表示装置の平面図である。また、図５は、図４のＹ−Ｙ線に沿った断面図である。
【０００５】
図４に示すように、ＴＦＴ基板である第１の基板１０上の略中央に、マトリクス状に配置された不図示の複数の表示画素を含む画素領域１０１が配置されている。その画素領域１０１の周囲の第１の基板１０上には、不図示の走査線及びデータ線を介して各表示画素と接続された垂直駆動回路１０２及び水平駆動回路１０３等の駆動回路が配置されている。さらに、第１の基板１０の額縁（即ち、画素領域１０１が形成されていない第１の基板１０の端部の領域）には、４つの対極パッド部１０４が配置されている。
【０００６】
各対極パッド部１０４は、後述するように、ＣＦ基板である第２の基板２０の対向電極２１に接続されるように構成されている。また、各対極パッド部１０４の間は共通電位線ＣＯＭ２によって接続されており、共通電位線ＣＯＭ２は、画素領域１０１に隣接して配置された端子部１０５の中の１つの端子１０５Ａに接続されている。従って、この端子１０５Ａに共通電位Ｖｃｏｍを印加すれば、対極パッド部１０４を介して第２の基板２０の対向電極２１に共通電位Ｖｃｏｍを供給することができる。
【０００７】
次に、対極パッド部１０４の詳細について説明する。図５に示すように、第１の基板１０上に、不図示のＴＦＴのバッファ膜１１及びゲート絶縁膜１３を介して、共通電位線ＣＯＭ２と接続された電極１０４Ｅが形成されている。そして、その電極１０４Ｅ及び垂直駆動回路１０２を覆うように層間絶縁膜１４及び平坦化膜１５が形成されている。さらに、層間絶縁膜１４及び平坦化膜１５に開口されたコンタクトホールＨ２を介して、電極１０４Ｅと接続された例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる透明電極パッド１１６が形成されている。
【０００８】
ここで、第１及び第２の基板１０，２０上の透明電極パッド１１６が形成されていない領域に設けられたシール領域には、両基板を貼りあわせるためのスペーサ粒子１１８を含むシール樹脂１３０が形成され、それより内側の空間で液晶ＬＣが封止されている。また、透明電極パッド１１６と対向電極２１とが重畳する領域には、導電粒子１１９を含む有機樹脂１４０が形成されている。そして、透明電極パッド１１６と対向電極２１とは、コンタクトホールＨ２内に存在する導電粒子１１９を介して電気的に接続される。
【０００９】
なお、この種の液晶表示装置については特許文献１に記載されている。
【特許文献１】特開２００２−２２９０５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記液晶表示装置では、対極パッド部１０４と、シール樹脂１３０の形成領域（即ち第１及び第２の基板１０，２０のシール領域）とは、平面的に重畳させることなく別々の領域に配置されていた。そのため、第１の基板１０の額縁を広く設ける必要が生じるため、いわゆる狭額縁化が阻害されていた。
【００１１】
また、コンタクトホールＨ２内の透明電極パッド１１６上の導電粒子１１９は、コンタクトホールＨ２の開口部から突出する程度の粒径を有している。即ち、その粒径はシール領域のスペーサ粒子の粒径よりも著しく大きい。そのため、導電粒子１１９がコンタクトホールＨ２の外の透明パッド電極１１６上に乗り上げた場合、透明電極パッド１１６と対向電極２１との接続不良が生じる場合があった。結果として、液晶表示装置の信頼性が低下していた。
【課題を解決するための手段】
【００１２】
そこで、本発明は、液晶表示装置の信頼性を向上させると共に、その狭額縁化を図るものである。
【００１３】
本発明は、第１の基板と第２の基板の間に液晶が封止されてなる液晶表示装置において、第１の基板上に配置された複数の表示画素を含む画素領域と、画素領域に隣接して配置された駆動回路と、共通電位が供給され各表示画素の保持容量の容量電極を形成する保持容量線と、保持容量線を被覆する絶縁膜と、絶縁膜に開口されたコンタクトホールを介して保持容量線と接続され、駆動回路と重畳する位置に至るまで絶縁膜上に延在する第１の透明電極と、第２の基板の第１の基板と対向する表面に形成された第２の透明電極と、を備え、第１の透明電極及び第２の透明電極は、スペーサ粒子及び導電粒子を含み画素領域の周囲に形成されたシール樹脂を介して電気的に接続されていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、共通電位線が供給され画素領域の周囲に形成された保持用容量線と対電極とを、シール領域のみにより電気的に接続することができる。即ち、従来例のような対極パッド部を第１の基板の額縁に設ける必要がない。また、上記シール領域は、駆動回路と重畳する領域に形成することが可能となる。そのため、液晶表示装置の狭額縁化を図ることができる。
【００１５】
また、駆動回路と重畳する領域の第１の透明電極の近傍では、液晶に対する駆動回路からの電磁干渉を軽減することができる。その結果、上記電磁干渉を起因とする液晶の表示品位の劣化を、駆動回路が第１の透明電極に覆われていない場合に比して軽減することができる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の液晶表示装置の実施形態について図面を参照しながら説明する。最初に、第１及び第２の基板１０，２０の全体構成について、図１の平面図を参照して説明する。なお、図１では、図４及び図５に示したものと同様の構成要素については、同一の符号を付して説明を行う。
【００１７】
即ち、第１の基板１０の中央もしくは略中央に、画素領域１０１が配置され、その周囲の第１の基板１０上には、不図示の走査線及びデータ線を介して画素領域１０１と接続された垂直駆動回路１０２及び水平駆動回路１０３等の駆動回路が配置されている。また、第１の基板１０の額縁（即ち、画素領域１０１が形成されていない第１の基板１０の端部）には、外部回路から供給される信号の入力端子を備えた端子部１０５が配置されている。その入力端子の１つである端子１０５Ａには、共通電位Ｖｃｏｍが供給される。この端子１０５Ａは、第１の基板１０上に形成された共通電位線ＣＯＭ１と接続されている。
【００１８】
また、第１の基板１０上には、画素領域１０１を囲むようにして保持容量線ＳＬが形成されている。保持容量線ＳＬは、共通電位線ＣＯＭ１を介して端子１０５Ａと接続されており、共通電位Ｖｃｏｍが供給される。また、保持容量線ＳＬは、不図示の各表示画素に延びるようにして分岐されており、各表示画素の不図示の保持容量の容量電極を形成している。なお、この保持容量線ＳＬは、後述するように、画素領域１０１の周囲において、コンタクトホールＨ１を通して、第１の透明電極である透明電極パッド１６を介して、第２の透明電極である第２の基板２０の対向電極２１と電気的に接続される。なお、対向電極２１は、端子部１０５を除く第２の基板の全面もしくは略全面に形成されている。
【００１９】
次に、画素領域１０１の複数の表示画素の詳細について図面を参照して説明する。図２は、画素領域１０１の複数の表示画素の１０１Ａのうち、その１つを示すものである。
【００２０】
図２に示すように、ガラス基板等の絶縁基板からなる第１の基板１０（即ちＴＦＴ基板）上に、例えばプラズマＣＶＤにより、ＳｉＯ２膜等の絶縁膜からなるバッファ膜１１が形成される。このバッファ膜１１上には、例えばアモルファスシリコン膜が５０ｎｍ程度の厚さに形成されて、さらにレーザーアニール等の加熱処理により結晶化したポリシリコン膜が形成される。このポリシリコン膜は所定のパターンにパターニングされてＴＦＴの能動層１２となる。ただし能動層１２は、上記ポリシリコン膜に限定されるものではない。
【００２１】
この能動層１２を被覆するように、例えばプラズマＣＶＤにより、ＳｉＯ２膜等からなるゲート絶縁膜１３が形成されている。能動層１２上には、ゲート絶縁膜１３を介してゲート電極Ｇが形成されると共に、ゲート電極Ｇと隣接して、ゲート絶縁膜１３を介して保持容量線ＳＬが形成されている。即ち、上記保持容量は、能動層１２、ゲート絶縁膜１３（即ち容量絶縁膜）、及び保持容量線ＳＬによって形成される。ゲート電極Ｇ及び保持容量線ＳＬは例えば、クロムもしくはモリブデンからなる。
【００２２】
そして、このゲート電極Ｇ及び保持容量線ＳＬを被覆するように、例えばプラズマＣＶＤにより、ＳｉＯ２膜及びＳｉＮＸの積層膜等からなる層間絶縁膜１４が形成されている。ＴＦＴのソース１２ｓ及びドレイン１２ｄ上の層間絶縁膜１４にはコンタクトホールが開口され、それらのコンタクトホールを通してソース１２ｓ、ドレイン１２ｄにそれぞれコンタクトするソース電極Ｓ及びドレイン電極Ｄが形成されている。ソース電極Ｓ及びドレイン電極Ｄは、例えばアルミニウム系金属膜（Ｍｏ膜及びＡｌＮｄ膜の積層膜等）からなる。
【００２３】
そして、層間絶縁膜１４上に積層して、例えば感光性有機材料からなる平坦化膜１５が形成される。ソース電極Ｓ上の平坦化膜１５にはコンタクトホールが開口される。そして、このコンタクトホールを介してソース電極Ｓに接続され、かつ平坦化膜１５上に延びる画素電極１７が形成されている。
【００２４】
一方、第１の基板１０に対向して、ガラス基板等の絶縁基板からなる第２の基板２０（即ちＣＦ基板）が配置されている。第１の基板１０に対向する第２の基板２０の表面の全面もしくは略全面には、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる対向電極２１が形成されている。そして、第１の基板１０と第２の基板２０とは、不図示のシール樹脂により貼り合わされ、それらの基板の間に液晶ＬＣが封止されている。
【００２５】
次に、画素領域１０１の周囲に形成された保持容量線ＳＬ近傍の構造について、図３を参照して説明する。図３は、図１のＸ−Ｘ線に沿った断面図である。なお、図３では、保持容量線ＳＬと、それに隣接した垂直駆動回路１０２が示されているが、本実施形態は、それ以外の駆動回路、例えば水平駆動回路１０３が保持容量線ＳＬに隣接して形成されている場合においても、図３と同様の構成を有する。
【００２６】
図３に示すように、画素領域１０１の周囲の第１の基板１０上に、バッファ膜１１及びゲート絶縁膜１３を介して、保持容量線ＳＬが形成されている。また、保持容量線ＳＬに隣接して、垂直駆動回路１０２（もしくはその他の駆動回路）が形成されている。保持容量線ＳＬ及び垂直駆動回路１０２上には、それらを覆うようにして、層間絶縁膜１４及び平坦化膜１５がこの順で形成されている。保持容量線ＳＬ上に位置する層間絶縁膜１４及び平坦化膜１５にはコンタクトホールＨ１が設けられている。そして、このコンタクトホールＨ１を通して保持容量線ＳＬと接続され、平坦化膜１５上に延びる透明電極パッド１６（即ち第１の透明電極）が形成されている。ここで、平坦化膜１５上に延びる透明電極パッド１６は、垂直駆動回路１０２等の駆動回路と重畳する位置に至るまで延在する。
【００２７】
また、画素領域１０１上の平坦化膜１５上には、透明電極パッド１６と同様の材料からなる画素電極１７が形成されている。透明電極パッド１６及び画素電極１７は、例えばＩＴＯからなる。
【００２８】
一方、第１の基板１０に対向して、第２の基板２０（即ちＣＦ基板）が配置されている。第１の基板１０に対向する第２の基板２０の表面の全面もしくは略全面には、例えばＩＴＯからなる対向電極２１（即ち第２の透明電極）が形成されている。そのため、透明電極パッド１６と対向電極２１とは、互いに対向する位置関係にある。
【００２９】
そして、第１の基板１０と第２の基板２０とは、シール樹脂３０により貼り合わされ、それらの基板の間に液晶ＬＣが封入される。シール樹脂３０は、最初に透明パッド電極１６上に形成されるか、もしくは、対向電極２１上に形成される。また、シール樹脂３０の少なくとも一部は、垂直駆動回路１０２等の駆動回路と重畳する領域に形成されることが好ましい。
【００３０】
このシール樹脂３０は、スペーサ粒子１８及び導電粒子１９を含む有機樹脂からなる。導電粒子１９は、球形樹脂に金等がコーティングされたコンタクト材である。また、導電粒子１９の粒径は、スペーサ粒子１８の粒径と等しいか、スペーサ粒子１８の粒径よりも０．１μｍ〜０．２μｍ大きいことが好ましい。
【００３１】
この導電粒子１９を介して、第１の基板１０の透明電極パッド１６と第２の基板２０の対向電極２１とが電気的に接続される。これにより、保持容量線ＳＬ、透明電極パッド１６を介して、第１の基板１０側から第２の基板２０側に対して共通電位Ｖｃｏｍが供給される。即ち、上記接続箇所は、従来例にみられたような対極パッド部としての機能を果たす。このように、透明電極パッド１６と対向電極２１との接続箇所は、シール領域兼対極パッド領域となる。
【００３２】
上記構成により、従来例の対極パッド部と同等の機能を含むシール領域兼対極パッド領域を、垂直駆動回路１０２等の駆動回路に重畳して、その形成位置に依存することなく形成することができる。即ち、従来例にみられたような対極パッド部を垂直駆動回路１０２等の駆動回路に隣接して形成しなくともよい。その結果、液晶表示装置の狭額縁化を図ることが可能となる。
【００３３】
また、垂直駆動回路１０２等の駆動回路を重畳するように覆う領域の透明電極パッド１６の近傍では、その透明電極パッド１６と対向する対向電極２１との電位が等しいことにより生じる電磁的な遮蔽効果により、液晶ＬＣに対する上記駆動回路からの電磁干渉を軽減することができる。その結果、上記電磁干渉を起因とする液晶ＬＣの表示品位の劣化を、上記駆動回路が透明電極パッド１６に覆われていない場合に比して軽減することができる。
【００３４】
また、上記構成によれば、スペーサ粒子１８と導電粒子１９の粒径は、同径もしくは略同径であるため、従来例にみられたような粒径の差異を起因とする第１及び第２の基板１０，２０の電気的な接続不良を回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る液晶表示装置の平面図である。
【図２】本発明の実施形態に係る液晶表示装置の画素領域の中の一表示画素の断面図である。
【図３】図１のＸ−Ｘ線に沿った断面図である。
【図４】従来例に係る液晶表示装置の平面図である。
【図５】図３のＹ−Ｙ線に沿った断面図である。
【符号の説明】
【００３６】
１０  第１の基板        １１  バッファ膜          １２  能動層
１３  ゲート絶縁膜      １４  層間絶縁膜          １５  平坦化膜
１６  透明電極パッド    １７  画素電極            １８  スペーサ粒子
１９  導電粒子          ２０  第２の基板          ２１  対向電極
１０１  画素領域        １０１Ａ  表示画素
１０２  垂直駆動回路    １０３  水平駆動回路
１０４  対極パッド部    １０５  端子部            １０５Ａ  端子
ＬＣ  液晶              ＳＬ  保持容量線
ＣＯＭ１，ＣＯＭ２  共通電位線
Ｓ    ソース電極        Ｄ    ドレイン電極          Ｇ    ゲート電極
Ｈ１，Ｈ２  コンタクトホール
【図１】
2007108453.tif 000003
【図２】
2007108453.tif 000004
【図３】
2007108453.tif 000005
【図４】
2007108453.tif 000006
【図５】
2007108453.tif 000007