(57)【要約】【課題】コンデンサの数を削減する。【解決手段】昇圧回路１の出力電圧Ｖ４、バッファ回路ＢＦ１の出力電圧Ｖ１、バッファ回路ＢＦ２の出力電圧Ｖ０、およびＧＮＤを用いる。出力端子２〜６を設け、出力端子３と４の間にコンデンサＣ２を接続し、出力端子４と５の間にコンデンサＣ３を接続する。あるフレームでは、電圧Ｖ４を出力端子２に接続し、電圧Ｖ１を出力端子３に接続し、電圧Ｖ０を出力端子４に接続し、出力端子５を前記ＧＮＤに接続する。次のフレームでは、電圧Ｖ４を出力端子３に接続し、電圧Ｖ１とＶ０はどこにも接続せず、出力端子６をＧＮＤに接続する。【選択図】図１
2007148043.tif 000002
【特許請求の範囲】
【請求項１】
Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０，ＧＮＤ（Ｖ４＞Ｖ３＞Ｖ２＞Ｖ１＞Ｖ０＞ＧＮＤ）の電圧を発生する液晶駆動電圧発生回路において、
前記電圧Ｖ４を発生する第１の電圧発生手段と、前記電圧Ｖ１および前記電圧Ｖ０を発生する第２の電圧発生手段と、第１、第２、第３、第４および第５の出力端子と、前記第２の出力端子と前記第３の出力端子の間に接続された第１のコンデンサと、前記第３の出力端子と前記第４の出力端子の間に接続された第２のコンデンサとを備え、
第１のタイミングにおいて、前記第１の電圧発生手段の出力電圧Ｖ４を前記第１の出力端子に接続し、前記第２の電圧発生手段の出力電圧Ｖ１を前記第２の出力端子に接続し、前記第２の電圧発生手段の出力電圧Ｖ０を第３の出力端子に接続し、前記第４の出力端子を前記ＧＮＤに接続し、
第２のタイミングにおいて、前記第１の電圧発生手段の出力電圧Ｖ４を前記第２の出力端子に接続し、前記第５の出力端子を前記ＧＮＤに接続し、
前記第１のタイミングと前記第２のタイミングを交互に繰り返すことを特徴とする液晶駆動電圧発生回路。
【請求項２】
請求項１に記載の液晶駆動電圧発生回路において、
前記第１の電圧発生手段を入力電圧を昇圧する昇圧回路で構成し、前記第２の電圧発生手段を該入力電圧を分圧する回路で構成したことを特徴とする液晶駆動電圧発生回路。
【請求項３】
請求項１に記載の液晶駆動電圧発生回路において、
前記第１の電圧発生手段を入力電圧を昇圧する昇圧回路で構成し、前記第２の電圧発生手段を該昇圧回路の出力電圧Ｖ４を分圧する回路で構成したことを特徴とする液晶駆動電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＡＴＰ駆動法に対応した液晶駆動電圧を発生する回路に関するものである。
【背景技術】
【０００２】
液晶表示パネルは複数の走査電極（コモン電極）と該走査電極と直交するよう配置される複数の信号電極（セグメント電極）との間に液晶素子を挟持した構造であり、その駆動は、走査電極を１個つづ順次選択して所定の電圧を印加する線順次駆動法においては、選択行の走査電極を一定電圧に保つＡＰＴ（Alto Pleshko Technique）駆動法や、フレーム毎に選択行の走査電極の電圧を変化させるＩＡＰＴ（Improved APT）駆動法がある。ＩＡＰＴ駆動法は、ＡＰＴ駆動法のほぼ半分の耐圧レベルで液晶セルを駆動できる利点がある。
【０００３】
図３はＩＡＰＴ駆動法による走査電圧（実線）と信号電圧（破線）の波形を示す図であり、負極性駆動を行うフレームではその走査電圧がＶ０に設定され、正極性駆動を行うフレームではその走査電圧がＶ３に設定される。負極性駆動と正極性駆動はフレーム毎に切り替えられる。信号電圧は、負極性駆動ではＧＮＤとＶ１の間で電圧が変化し、正極性駆動ではＶ２とＶ４の間で電圧が変化する。このように、ＩＡＰＴ駆動法によれは、負極性駆動と正極性駆動のために、ＧＮＤ，Ｖ０，Ｖ１，Ｖ２，Ｖ３，Ｖ４の６種類の駆動電圧が必要となる。
【０００４】
図４はこのような駆動電圧を発生する液晶駆動電圧発生回路の構成を示すブロック図である。液晶駆動用としては１０Ｖ〜２０Ｖ、さらには１００Ｖ程度の高い電圧が必要とされ、これをバッテリから供給することは不可能であるため、液晶駆動回路には昇圧回路が内蔵されている。１１はこのような昇圧回路（例えば、特許文献１参照）であり、入力電圧（例えば、電源電圧）ＶＬＣＤを昇圧して高電圧ＶＨを生成している。抵抗Ｒ１１〜Ｒ１４はこの高電圧ＶＨを分圧する分圧回路を構成し、抵抗Ｒ１５〜Ｒ１７は入力電圧ＶＬＣＤを分圧する分圧回路を構成する。ＢＦ１１〜ＢＦ１５はそれぞれの分圧電圧を安定化させるバッファ回路、Ｃ１１は昇圧電圧ＶＨの保持用のコンデンサ、Ｃ１２は分圧電圧Ｖ４の保持用のコンデンサ、Ｃ１３は分圧電圧Ｖ３の保持用のコンデンサ、Ｃ１４は分圧電圧Ｖ２の保持用のコンデンサ、Ｃ１５は分圧電圧Ｖ１の保持用のコンデンサ、Ｃ１６は分圧電圧Ｖ０の保持用のコンデンサである。
【特許文献１】特開２００２−２９７１０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、昇圧回路１１には入力電圧ＶＬＣＤのｎ倍の電圧を得るためには、通常ではｎ−１個の昇圧用のコンデンサが必要となり、これにコンデンサＣ１１〜Ｃ１６も必要となるので、例えば７倍昇圧の場合では、昇圧用に６個、保持用に６個が必要で、合計で１２個ものコンデンサが必要となる。
【０００６】
また、昇圧回路１１に使用されるコンデンサや保持用のコンデンサの値は、大きな液晶表示パネルを駆動する際には大きな電流供給能力が必要となるで、μＦ〜数十μＦ単位の大きな値となり、チップコンデンサが必要となり、部品や実装のためのコストが高くなるという問題がある。
【０００７】
さらに、高い昇圧電圧ＶＨから電流を供給するので消費電力が増大し、また各電圧Ｖ４〜Ｖ０のレベル毎にバッファ回路ＢＦ１１〜ＢＦ１５を使用するのでそのオフセット補正の制御が難しく、色ズレの原因となる場合があり、さらにバッファ回路の数が５個も必要となって回路規模が大きくなる等の問題もある。
【０００８】
本発明の目的は、コンデンサの数を減らすことによって、上記した問題を一挙に解決した液晶表示駆動回路を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決解決するために、本発明は、Ｖ４，Ｖ３，Ｖ２，Ｖ１，Ｖ０，ＧＮＤ（Ｖ４＞Ｖ３＞Ｖ２＞Ｖ１＞Ｖ０＞ＧＮＤ）の電圧を発生する液晶駆動電圧発生回路において、前記電圧Ｖ４を発生する第１の電圧発生手段と、前記電圧Ｖ１および前記電圧Ｖ０を発生する第２の電圧発生手段と、第１、第２、第３、第４および第５の出力端子２〜６と、前記第２の出力端子３と前記第３の出力端子４の間に接続された第１のコンデンサＣ２と、前記第３の出力端子４と前記第４の出力端子５の間に接続された第２のコンデンサＣ３とを備え、第１のタイミングにおいて、前記第１の電圧発生手段の出力電圧Ｖ４を前記第１の出力端子２に接続し、前記第２の電圧発生手段の出力電圧Ｖ１を前記第２の出力端子３に接続し、前記第２の電圧発生手段の出力電圧Ｖ０を第３の出力端子４に接続し、前記第４の出力端子５を前記ＧＮＤに接続し、第２のタイミングにおいて、前記第１の電圧発生手段の出力電圧Ｖ４を前記第２の出力端子３に接続し、前記第５の出力端子６を前記ＧＮＤに接続し、前記第１のタイミングと前記第２のタイミングを交互に繰り返すことを特徴とする。
ここで、前記第１の電圧発生手段を入力電圧ＶＬＣＤを昇圧する昇圧回路１で構成し、前記第２の電圧発生手段を該入力電圧ＶＬＣＤを分圧する回路で構成してもよい。
また、前記第１の電圧発生手段を入力電圧ＶＬＣＤを昇圧する昇圧回路１で構成し、前記第２の電圧発生手段を該昇圧回路１の出力電圧Ｖ４を分圧する回路で構成してもよい。
【発明の効果】
【００１０】
本発明によれば、第１および第２のコンデンサを正極性駆動用と負極性駆動用の電圧供給用に共用するので、コンデンサの数やバッファ回路の数を大幅に削減することができ、回路規模を大幅に小型化できる。また、第１の電圧発生手段で供給する電圧をＶ４のみとするときは、その電流供給能力を大幅に削減することができ、その電圧を保持するコンデンサの容量も小さくでき、チップ上に形成可能な大きさにできる。さらに、第１および第２のコンデンサが保持すべき電圧は低電圧であり、低耐圧ですみ小型化できる。さらに、第１のタイミングと第２のタイミングの切り替えでは、ＧＮＤ−Ｖ０−Ｖ１の電位関係をそのままＶ２−Ｖ３−Ｖ４の電位関係に移行させるため、同一階調を得やすくなる。
【発明を実施するための最良の形態】
【００１１】
図１は本発明の液晶駆動電圧発生回路の１つの実施例を示す図である。１は昇圧回路であり、入力電圧ＶＬＣＤから昇圧電圧Ｖ４を生成する。抵抗Ｒ１〜Ｒ３は入力電圧ＶＬＣＤを分圧して電圧Ｖ０とＶ１を生成する分圧回路を構成する。ＢＦ１，ＢＦ２は分圧で得た電圧Ｖ０，Ｖ１の安定化を図るバッファ回路である。Ｃ１は昇圧電圧Ｖ４の保持用のコンデンサ、Ｃ２は電圧Ｖａの保持用のコンデンサ、Ｃ３は電圧Ｖｂの保持用のコンデンサであり、Ｃ２＝Ｃ３である。また、ＳＷ１〜ＳＷ６はスイッチ、２、３，４，５，６は出力端子である。なお、ここでは昇圧回路１からは電圧Ｖ４のみを取り出すので、バッファ回路は使用していない。
【００１２】
さて、図１の液晶駆動電圧発生回路のスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ５をオンさせ、スイッチＳＷ２，ＳＷ６をオフさせると、図２(a)に示す接続回路となり、出力端子２にＶ４、出力端子３にＶ１、出力端子４にＶ０、出力端子５にＧＮＤが出力する。よってこの場合は、図３に示した負極性駆動用として機能する。このとき、コンデンサＣ２にはＶａ「＝Ｖ１−Ｖ０」の電圧が充電され、コンデンサＣ３にはＶｂ「＝Ｖ０−ＧＮＤ」の電圧が充電される。なお、Ｖａ＝Ｖｂである。
【００１３】
一方、スイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ５をオフさせ、スイッチＳＷ２，ＳＷ６をオンさせると、図２(b)に示す接続回路となり、出力端子３にＶ４、出力端子４にＶ３、出力端子５にＶ２、出力端子６にＧＮＤが出力する。よってこの場合は、図３に示した正極性駆動用として機能する。このとき、電圧Ｖ３はＶ３＝Ｖ４−Ｖａとして与えられ、電圧Ｖ２はＶ２＝Ｖ４−（Ｖａ＋Ｖｂ）として与えられる。スイッチＳＷ１〜ＳＷ６はフレーム毎に切り替えられるので、コンデンサＣ２，Ｃ３による電圧Ｖ３，Ｖ２の電圧供給は十分に行われる。
【００１４】
以上により、昇圧回路以外に必要なコンデンサの数が、図４の回路の６個に対して３個に削減でき、また、バッファ回路も図４の回路の５個に対して２個に削減でき、回路規模を大幅に小型化できる。さらに、昇圧回路１により供給する電圧はＶ４のみであり、昇圧回路１の電流供給能力を大幅に削減することができ、コンデンサＣ１の容量も図４のコンデンサＣ１１の容量に比較して小さくでき、チップ上に形成可能な大きさにできる。さらに、コンデンサＣ２，Ｃ３が保持すべき電圧Ｖａ，Ｖｂは、Ｖａ＝Ｖ１−Ｖ０、Ｖｂ＝Ｖ０−ＧＮＤであり、図４の回路の電圧Ｖ１、Ｖ２，Ｖ３と比較して低電圧であり、低耐圧ですみ小型化できる。さらに、フレームの切り替え時にＧＮＤ−Ｖ０−Ｖ１の電位関係をそのままＶ２−Ｖ３−Ｖ４の電位関係に移行させるため、フレームが切り替わっても同一階調を得やすくなる。
【００１５】
なお、以上説明した液晶駆動電圧発生回路では、電圧Ｖ１，Ｖ０を入力電圧ＶＬＣＤを分圧して生成したが、この電圧Ｖ１，Ｖ０は昇圧回路１で昇圧した電圧Ｖ４を分圧して生成してもよいことは勿論である。
【図面の簡単な説明】
【００１６】
【図１】本発明の液晶駆動電圧発生回路の１つの実施例の回路図である。
【図２】図１の液晶駆動電圧発生回路の負極性駆動時の接続回路(a)と正極性駆動時の接続回路(b)の回路図である。
【図３】液晶駆動用の走査電圧と信号電圧の波形図である。
【図４】従来の液晶駆動電圧発生回路の回路図である。
【符号の説明】
【００１７】
１，１１：昇圧回路
２〜６：出力端子
【図１】
2007148043.tif 000003
【図２】
2007148043.tif 000004
【図３】
2007148043.tif 000005
【図４】
2007148043.tif 000006