(57)【要約】【課題】製造工程を簡素化することができるキャパシタの製造方法を提供する。【解決手段】本発明に係るキャパシタ１００の製造方法は，基体１の上方に下部電極４を形成する工程と、下部電極の上方に誘電体層５を形成する工程と、誘電体層の上方に上部電極６を形成する工程と、少なくとも誘電体層および上部電極をパターニングする工程と、少なくとも誘電体層および上部電極を被覆するようにバリア層１４を形成する工程と、バリア層を被覆するように、バリア層のヤング率よりも小さいヤング率を有する保護層１２を形成する工程と、上部電極の上方に位置するバリア層が露出するように保護層を除去する工程と、上部電極が露出するまでバリア層をエッチバックする工程と、を含み、保護層を除去する工程は、誘電体層の側方に位置するバリア層の側方に保護層が残るように行われ、バリア層を除去する工程は，誘電体層の側方に位置するバリア層が残るように行われる。【選択図】図１
2007250997.tif 000002
【特許請求の範囲】
【請求項１】
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、
少なくとも前記誘電体層および前記上部電極をパターニングする工程と、
少なくとも前記誘電体層および前記上部電極を被覆するようにバリア層を形成する工程と、
前記バリア層を被覆するように、該バリア層のヤング率よりも小さいヤング率を有する保護層を形成する工程と、
前記上部電極の上方に位置する前記バリア層が露出するように前記保護層を除去する工程と、
前記上部電極が露出するまで前記バリア層をエッチバックする工程と、を含み、
前記保護層を除去する工程は、前記誘電体層の側方に位置する前記バリア層の側方に前記保護層が残るように行われ、
前記バリア層を除去する工程は、前記誘電体層の側方に位置する前記バリア層が残るように行われる、キャパシタの製造方法。
【請求項２】
請求項１において、
前記保護層を除去する工程は、エッチバックにより行われる、キャパシタの製造方法。
【請求項３】
請求項１において、
前記保護層を除去する工程は、ＣＭＰ（chemical mechanical polishing）により行われる、キャパシタの製造方法。
【請求項４】
請求項１において、
前記保護層を除去する工程は、ＣＭＰを行った後に、エッチバックすることにより行われる、キャパシタの製造方法。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記保護層を形成する工程は、ＣＶＤ（chemical vapor deposition）法またはＳＯＧ（spin on glass）法を用いて行われる、キャパシタの製造方法。
【請求項６】
基体と、
前記基体の上方に形成された下部電極と、
前記下部電極の上方に形成された誘電体層と、
前記誘電体層の上方に形成された上部電極と、
前記基体の上方に形成された第１部分、および、前記誘電体層の側面に接する第２部分からなるバリア層と、
前記バリア層の第１部分の上方であって、前記バリア層の第２部分の側方に形成された保護層と、を含み、
前記バリア層のヤング率は、前記保護層のヤング率よりも大きく、
前記上部電極の上面のうちの少なくとも一部は露出している、キャパシタ。
【請求項７】
請求項６において、
前記バリア層の第２部分の前記上部電極と接している側面の上端は、前記上部電極の上面よりも下に位置している、キャパシタ。
【請求項８】
請求項６または７において、
前記バリア層は、水分および水素のうちの少なくとも一方をバリアする、キャパシタ。
【請求項９】
請求項６乃至８のいずれかにおいて、
前記バリア層は、酸化アルミニウムからなり、
前記保護層は、酸化シリコンからなる、キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタおよびその製造方法に関する。
【背景技術】
【０００２】
キャパシタの誘電体層に用いられるＰＺＴなどは、水分を吸収することにより絶縁破壊を起こすことがある。このため、キャパシタは、水分バリア層により被覆されている場合がある。特に、酸化アルミニウム（Ａｌ２Ｏ３）などは良好な水分バリア性を有することが、例えば特開２００５−１７８２９３号公報などに開示されている。
【特許文献１】特開２００５−１７８２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、製造工程を簡素化することができるキャパシタの製造方法、および、該製造方法によって得られるキャパシタを提供することにある。
【課題を解決するための手段】
【０００４】
本発明に係るキャパシタの製造方法は、
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、
少なくとも前記誘電体層および前記上部電極をパターニングする工程と、
少なくとも前記誘電体層および前記上部電極を被覆するようにバリア層を形成する工程と、
前記バリア層を被覆するように、該バリア層のヤング率よりも小さいヤング率を有する保護層を形成する工程と、
前記上部電極の上方に位置する前記バリア層が露出するように前記保護層を除去する工程と、
前記上部電極が露出するまで前記バリア層をエッチバックする工程と、を含み、
前記保護層を除去する工程は、前記誘電体層の側方に位置する前記バリア層の側方に前記保護層が残るように行われ、
前記バリア層を除去する工程は、前記誘電体層の側方に位置する前記バリア層が残るように行われる。
【０００５】
このキャパシタの製造方法では、前記バリア層をエッチバックして前記上部電極を露出させることができ、かつ、前記誘電体層の側壁に前記バリア層を残して、前記誘電体層を保護することができる。即ち、このキャパシタの製造方法では、例えば、リソグラフィ工程を行ってレジストパターンを形成した後に、該レジストパターンをエッチングマスクとして、上部電極上のバリア層を除去するようなことを行う必要がない。従って、このキャパシタの製造方法によれば、製造工程を簡素化することができる。
【０００６】
本発明に係るキャパシタの製造方法において、
前記保護層を除去する工程は、エッチバックにより行われることができる。
【０００７】
本発明に係るキャパシタの製造方法において、
前記保護層を除去する工程は、ＣＭＰ（chemical mechanical polishing）により行われることができる。
【０００８】
本発明に係るキャパシタの製造方法において、
前記保護層を除去する工程は、ＣＭＰを行った後に、エッチバックすることにより行われることができる。
【０００９】
本発明に係るキャパシタの製造方法において、
前記保護層を形成する工程は、ＣＶＤ（chemical vapor deposition）法またはＳＯＧ（spin on glass）法を用いて行われることができる。
【００１０】
本発明に係るキャパシタは、
基体と、
前記基体の上方に形成された下部電極と、
前記下部電極の上方に形成された誘電体層と、
前記誘電体層の上方に形成された上部電極と、
前記基体の上方に形成された第１部分、および、前記誘電体層の側面に接する第２部分からなるバリア層と、
前記バリア層の第１部分の上方であって、前記バリア層の第２部分の側方に形成された保護層と、を含み、
前記バリア層のヤング率は、前記保護層のヤング率よりも大きく、
前記上部電極の上面のうちの少なくとも一部は露出している。
【００１１】
本発明に係るキャパシタにおいて、
前記バリア層の第２部分の前記上部電極と接している側面の上端は、前記上部電極の上面よりも下に位置していることができる。
【００１２】
本発明に係るキャパシタにおいて、
前記バリア層は、水分および水素のうちの少なくとも一方をバリアすることができる。
【００１３】
本発明に係るキャパシタにおいて、
前記バリア層は、酸化アルミニウムからなり、
前記保護層は、酸化シリコンからなることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
【００１５】
１．  まず、本実施形態に係るキャパシタ１００について、図１を参照しながら説明する。図１は、本実施形態に係るキャパシタ１００を模式的に示す断面図である。
【００１６】
キャパシタ１００は、基体１と、基体１上に形成された下部電極４と、下部電極４上に形成された誘電体層５と、誘電体層５上に形成された上部電極６と、バリア層１４と、保護層１２と、を含む。キャパシタ１００は、さらに、上部電極６と電気的に接続されている配線層２０を有することができる。下部電極４、誘電体層５、および上部電極６は、図１に示すように、柱状の堆積体（以下「柱状部」という）３０を構成することができる。
【００１７】
基体１としては、例えば、半導体基板、樹脂基板などを用途に応じて任意に用いることができ、特に限定されない。下部電極４および上部電極６としては、例えば、Ｉｒ、Ｐｔなどの高融点金属やその酸化物などを用いることができる。誘電体層５としては、例えば、チタン酸ジルコン酸鉛（Ｐｂ(Ｚｒ，Ｔｉ)Ｏ３：ＰＺＴ）、ニオブ酸チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ，Ｎｂ）Ｏ３）（以下「ＰＺＴＮ」という）などを用いることができる。下部電極４の膜厚は、例えば２００ｎｍ、誘電体層５の膜厚は、例えば１μｍ、上部電極６の膜厚は、例えば１５０ｎｍとすることができる。
【００１８】
上部電極６の上面のうちの少なくとも一部は、図１に示すように、露出している。図示の例では、上部電極６の上面の一部は、配線層２０により覆われており、それ以外の部分が露出している。
【００１９】
バリア層１４は、図１に示すように、基体１の上面上に形成された第１部分１４ａ、および、誘電体層５の側面に接する第２部分１４ｂからなる。バリア層１４の第１部分１４ａおよび第２部分１４ｂは、Ｌ字状の断面形状を構成することができる。バリア層１４の第２部分１４ｂは、バリア層１４の第１部分１４ａの上に設けられている。バリア層１４の第２部分１４ｂの上端は、基体１を基準として、例えば、上部電極６の上面と同じ高さに位置していることができる。バリア層１４の第２部分１４ｂの下端は、基体１を基準として、例えば、バリア層１４の第１部分１４ａの上面と同じ高さに位置していることができる。バリア層１４の第１部分１４ａは、下部電極４の側面の一部を被覆している。バリア層１４の第２部分１４ｂは、下部電極４の側面の一部、誘電体層５の側面、および、上部電極６の側面を被覆している。バリア層１４は、例えば、水分および水素のうちの少なくとも一方をバリアすることができる。バリア層１４は、例えば酸化アルミニウム（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）、酸化ジルコニウム（ＺｒＯ２）、酸化チタンなどからなることができる。
【００２０】
バリア層１４のヤング率は、保護層１２のヤング率よりも大きい。例えば、バリア層１４がＡｌ２Ｏ３からなる場合には、バリア層１４のヤング率は、約２００ＧＰａであり、保護層１２がＳｉＯ２からなる場合には、保護層１２のヤング率は、約７０ＧＰａである。
【００２１】
保護層１２は、図１に示すように、バリア層１４の第１部分１４ａの上面上であって、バリア層１４の第２部分１４ｂの側方に形成されている。保護層１２およびバリア層１４は、柱状部３０に対して、いわゆるサイドウォールを構成することができる。保護層１２は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）などからなることができる。
【００２２】
配線層２０は、図１に示すように、上部電極６の一部分と接していることができる。配線層２０は、例えば、上部電極６の上面、バリア層１４の第２部分１４ｂの上面、保護層１２の側面、バリア層１４の第１部分１４ａの側面、および、基体１の上面の上に形成されていることができる。即ち、配線層２０は、上部電極６上から、バリア層１４および保護層１２により構成されるサイドウォールの斜面に沿って形成されて、基体１上に引き出されていることができる。配線層２０としては、例えばアルミニウムなどを用いることができる。
【００２３】
２．  次に、本実施形態に係るキャパシタ１００の製造方法について、図面を参照しながら説明する。図２〜図７は、本実施形態に係るキャパシタ１００の一製造工程を模式的に示す断面図である。
【００２４】
（１）まず、基体１上に下部電極４、誘電体層５、上部電極６を順次積層する。下部電極４および上部電極６は、例えば、スパッタ法、蒸着法などにより形成されることができる。誘電体層５が例えばＰＺＴＮからなるように形成する場合には、誘電体層５は、Ｐｂ、Ｚｒ、Ｔｉ、Ｎｂを含むゾルゲル溶液を、例えばスピンコート法などを用いて、下部電極４上に塗布することにより形成されることができる。
【００２５】
次に、図２に示すように、例えば、上部電極６、誘電体層５、および下部電極４をパターニングして所望の形状に加工する。これにより、基体１上に柱状部３０が形成される。
【００２６】
（２）次に、図３に示すように、下部電極４、誘電体層５、および上部電極６、即ち、柱状部３０を被覆するように、バリア層１４を形成する。バリア層１４は、例えば、スパッタ法、化学気相成長（ＣＶＤ）法などにより形成されることができる。バリア層１４の膜厚としては、例えば６０ｎｍ程度とすることができる。
【００２７】
（３）次に、図４に示すように、バリア層１４を被覆するように、保護層１２を形成する。ここでは、保護層１２が酸化シリコンからなる場合について説明する。保護層１２は、トリメトキシシラン（ＴＭＳ）を用いて形成されることが好ましい。保護層１２は、例えばＣＶＤ法により形成されることができる。ＣＶＤ法としては、例えば、プラズマソース側とバイアス側の両方にＲＦ（radio frequency）を印加する２周波プラズマＣＶＤ法を用いることができる。また、ＣＶＤ法としては、例えば、プラズマソース側のみにＲＦを印加する１周波プラズマＣＶＤ法を用いることができる。また、保護層１２は、例えば、１周波プラズマＣＶＤ法により形成された第１層と、その上に２周波プラズマＣＶＤ法により形成された第２層との２層構造であることもできる。ＣＶＤ法に用いられる酸化剤としては、例えば、酸素（Ｏ２）、一酸化二窒素（Ｎ２Ｏ）などを挙げることができる。プラズマソース側の電力としては、例えば３００Ｗ程度とすることができ、バイアス側の電力としては、例えば３００Ｗ程度とすることができる。
【００２８】
トリメトキシシラン（ＴＭＳ：（ＣＨ３Ｏ）３ＳｉＨ）における１分子当りの炭素原子（Ｃ）と水素原子（Ｈ）の数は、酸化シリコン膜の形成に一般的に用いられているテトラエトキシシラン（ＴＥＯＳ：（Ｃ２Ｈ５Ｏ）４Ｓｉ）に比べ、約半分である。このため、ＴＭＳを用いることにより、ＣＶＤプロセス中の水素の発生が抑えられるとともに、ＴＥＯＳと比較してＴＭＳは分解されやすく、低温（室温〜３５０℃）で良質な保護層１２を得ることができる。即ち、ＴＭＳを用いた保護層１２の形成プロセスは、ＴＥＯＳを用いた形成プロセス（形成温度４００℃以上）に比べて、低水素量、低温で行うことができるため、水素がバリア層１４を介して誘電体層５へ拡散するのを、より確実に抑えることができる。従って、ＴＭＳを用いることにより、誘電体層５への還元反応によるプロセスダメージを低減させつつ、良質な保護層１２を得ることができる。特に、誘電体層５としてＰＺＴＮを用い、ＴＭＳを用いて保護層１２を形成すると、誘電体層５にほとんどダメージが入らない。
【００２９】
本工程において成膜される保護層１２の膜厚としては、例えば６００ｎｍとすることができる。なお、保護層１２は、例えばＳＯＧ（spin on glass）法などにより成膜されることもできる。
【００３０】
（４）次に、必要に応じて熱処理を行うことができる。熱処理の条件としては、例えば、６００℃、５分間などとすることができる。
【００３１】
（５）次に、図５に示すように、上部電極６の上面上に位置するバリア層１４ｃの上面が露出するように保護層１２を除去する。本工程は、誘電体層５の側方に位置するバリア層１４ｂの側方に保護層１２が残るように行われる。本工程では、基体１の上面上に位置するバリア層１４ａの上面の一部が露出するように保護層１２は除去されることができる。即ち、本工程後において、基体１の上面上に位置するバリア層１４ａの上面のうち、露出していない部分は、残存した保護層１２により覆われている。本工程は、例えば、保護層１２が、バリア層１４ａの上面上、バリア層１４ｂの側面上、および、バリア層１４ｃの側面上に残るように行われることができる。なお、バリア層１４ａ，１４ｂ，１４ｃは、図５に示すように、連続している。
【００３２】
保護層１２は、例えば、エッチバックにより除去されることができる。この場合には、例えばエッチング時間などを調整することにより、誘電体層５の側方に位置するバリア層１４ｂの側方に保護層１２を残すことができる。エッチバックされる膜厚は、例えば６００ｎｍとすることができる。エッチバックは、例えば、ドライエッチングなどにより行われることができる。ドライエッチングとしては、例えば、ＣＨＦ３とＯ２の混合ガスを用いたＲＩＥ（reactive ion etching）などを挙げることができる。
【００３３】
また、保護層１２は、例えば、ＣＭＰ（chemical mechanical polishing）により除去されることもできる。この場合、本工程後の保護層１２は、例えば図６に示すような断面形状を有することができる。また、保護層１２は、例えば、ＣＭＰを行った後に、エッチバックを行って除去されることもできる。この場合、本工程後の保護層１２は、例えば図５に示すような断面形状を有することができる。なお、以下では、本工程後の保護層１２の断面形状が、図５に示すようなものとなった後の工程について説明するが、以下の場合に限定されるわけではない。
【００３４】
（６）次に、図７に示すように、上部電極６の上面が露出するまでバリア層１４をエッチバックする。本工程のエッチバックは、誘電体層５の側方に位置するバリア層１４ｂが残るように行われる。本工程では、柱状部３０の側壁のバリア層１４ｂは、保護層１２により保護されているため、エッチングされずに残存することができる。そして、柱状部３０の側壁のバリア層１４ｂは、本工程のエッチバックによるダメージを受けずに良好なバリア性を保持することができる。バリア層１４のエッチバックは、例えば、ドライエッチングなどにより行われることができる。ドライエッチングには、例えば、ＢＣｌ３とＣｌ２の混合ガスをＩＣＰ（induction coupled plasma）などの高密度プラズマにしたものを用いることができる。バリア層１４のエッチバックは、例えば、ウェットエッチングなどにより行われることもできる。
【００３５】
（７）次に、図１に示すように、配線層２０を形成する。配線層２０は、例えばスパッタ法などにより形成されることができる。配線層２０は、公知の方法によりパターニングされ、所望の領域に形成されることができる。
【００３６】
（８）以上の工程によって、図１に示すように、本実施形態に係るキャパシタ１００を形成することができる。
【００３７】
３．  本実施形態に係るキャパシタ１００の製造方法では、バリア層１４をエッチバックして上部電極６の上面を露出させて、配線層２０と上部電極６とを接続することができ、かつ、誘電体層５の側壁にバリア層１４を残して、誘電体層５を保護することができる。即ち、本実施形態では、例えば、リソグラフィ工程を行ってレジストパターンを形成した後に、該レジストパターンをエッチングマスクとして、上部電極上のバリア層を除去するようなことを行う必要がない。従って、本実施形態に係るキャパシタ１００の製造方法によれば、製造工程を簡素化することができる。また、例えば上述したようなリソグラフィ工程を行う場合には、特にデバイスが微細化されると、レジストパターンの位置合わせなどが困難な場合がある。これに対し、本実施形態によれば、このようなリソグラフィ工程を行わずに上部電極６の上面を露出させて、配線層２０と上部電極６とを接続することができ、かつ、誘電体層５の側壁にバリア層１４を残すことができるため、デバイスの微細化に容易に対応することができる。
【００３８】
また、例えば、上述したようなレジストパターンを形成して上部電極上のバリア層を除去するような場合では、レジストパターンの位置合わせマージンなどを考慮すると、上部電極上のバリア層をすべて除去することは困難な場合がある。これに対し、本実施形態によれば、上部電極６上のバリア層１４をエッチバックによりすべて除去することができ、上部電極６の上面のすべてを露出させることができる。即ち、本実施形態では、ヤング率の大きな酸化アルミニウムなどからなるバリア層１４を上部電極６の上面上からすべて除去することができる。これにより、例えば、キャパシタ１００を圧電素子に適用して駆動させる際に、上部電極６や誘電体層５を振動させ易くすることができる。つまり、本実施形態によれば、圧電素子に適用されたキャパシタ１００の変位量を大きくすることができ、良好な圧電特性を有するキャパシタ１００を提供することができる。
【００３９】
また、本実施形態に係るキャパシタ１００の製造方法によれば、バリア層１４を厚く成膜しなくても、バリア層１４のエッチバック工程において、柱状部３０の側壁のバリア層１４ｂは、保護層１２により保護されているため、エッチングされずに残存することができる。即ち、本実施形態によれば、所望のバリア性を確保しつつ、バリア層１４を薄くすることができる。これにより、生産性の向上および生産コストの低減を図ることができる。特に、バリア層１４の形成工程では、成膜速度を遅くすると良質な膜を得ることができるため、本実施形態のようにバリア層１４を薄くすることができると、所望のスループットを確保しつつ、良質なバリア層１４を得ることができる。また、バリア層１４を構成する酸化アルミニウムなどは難エッチング材料であるが、本実施形態のようにバリア層１４を薄くすることができると、バリア層１４のエッチバック工程において、バリア層１４を均一にエッチングすることが容易となる。
【００４０】
また、本実施形態に係るキャパシタ１００では、図１に示すように、上部電極６と接続された配線層２０と、下部電極４との間に、絶縁性の保護層１２およびバリア層１４が設けられている。このように２層構造の絶縁層が配線層２０と下部電極４とを絶縁しているため、例えば１層構造の絶縁層で絶縁しているような場合に比べ、本実施形態に係るキャパシタ１００によれば、配線層２０と下部電極４との間の絶縁性を向上させることができる。
【００４１】
また、本実施形態に係るキャパシタ１００では、図１に示すように、上部電極６の上面のうちの少なくとも一部が露出しており、ヤング率の大きな酸化アルミニウムなどからなるバリア層１４が上部電極６の上面のうちの少なくとも一部には形成されていない。これにより、例えば、キャパシタ１００を圧電素子に適用して駆動させる際に、上部電極６や誘電体層５を振動させ易くすることができる。つまり、本実施形態によれば、良好な圧電特性を有するキャパシタ１００を提供することができる。
【００４２】
４．  次に、本実施形態に係るキャパシタおよびその製造方法の変形例について、図面を参照しながら説明する。なお、上述したキャパシタ１００およびその製造方法（以下「キャパシタ１００の例」という）と異なる点について説明し、同様の点については説明を省略する。
【００４３】
（１）まず、第１の変形例について説明する。図８は、本変形例に係るキャパシタ１２０を模式的に示す断面図である。
【００４４】
キャパシタ１００の例では、上部電極６の側面すべてがバリア層１４の第２部分１４ｂにより覆われている場合について説明したが、本変形例のように、上部電極６の側面のうちの少なくとも一部がバリア層１４の第２部分１４ｂにより覆われていないことができる。図示の例では、上部電極６の側面のうち、上側がバリア層１４の第２部分１４ｂにより覆われておらず、下側がバリア層１４の第２部分１４ｂにより覆われている。言い換えるならば、図示の例では、バリア層１４の第２部分１４ｂの上部電極６と接している側面の上端が、基体１を基準として、上部電極６の上面よりも下に位置していることができる。本変形例によれば、上部電極６が露出している面積（上部電極６がバリア層１４により覆われていない面積）が、キャパシタ１００の例よりも大きくなるため、上部電極６と配線層２０との密着性を向上させることができる。
【００４５】
本変形例に係るキャパシタ１２０は、例えば、キャパシタ１００の例におけるバリア層１４をエッチバックする工程（図７参照）において、バリア層１４の第２部分１４ｂの側面の上端の位置が上部電極６の上面よりも下になるまでエッチバックを行うことにより形成されることができる。
【００４６】
（２）次に、第２の変形例について説明する。図９は、本変形例に係るキャパシタ１４０を模式的に示す断面図である。
【００４７】
キャパシタ１００の例では、柱状部３０の側壁にバリア層１４および保護層１２の２層構造の絶縁層を設ける場合について説明したが、本変形例のように、保護層１２を除去して、柱状部３０の側壁にバリア層１４だけの１層構造の絶縁層を設けることができる。本変形例に係るキャパシタ１４０は、例えば、キャパシタ１００の例におけるバリア層１４をエッチバックする工程（図７参照）の後に、残存している保護層１２を除去することにより形成されることができる。保護層１２の除去は、例えば、ウェットエッチングなどにより行われることができる。また、本変形例に係るキャパシタ１４０は、例えば、キャパシタ１００の例におけるバリア層１４をエッチバックする工程において、バリア層１４とともに側壁の保護層１２をエッチングすることにより形成されることもできる。この場合には、エッチング時間などを調整することにより、柱状部３０の側壁の保護層１２をすべて除去して、柱状部３０の側壁のバリア層１４を除去せずに残すことができる。
【００４８】
（３）なお、上述した変形例は一例であって、これらに限定されるわけではない。
【００４９】
５．  上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【００５０】
例えば、上述した本発明の実施形態に係るキャパシタは、種々の圧電素子（例えば、インクジェットプリンタ等に用いられるインクジェット式記録ヘッド、アクチュエータ等）や、種々の強誘電素子（例えば、強誘電体メモリ等）などに適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本実施形態に係るキャパシタを模式的に示す断面図。
【図２】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図３】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図４】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図５】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図６】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図７】本実施形態に係るキャパシタの一製造工程を模式的に示す断面図。
【図８】本実施形態に係るキャパシタの変形例を模式的に示す断面図。
【図９】本実施形態に係るキャパシタの変形例を模式的に示す断面図。
【符号の説明】
【００５２】
１  基体、４  下部電極、５  誘電体層、６  上部電極、１２  保護層、１４  バリア層、１４ａ  第１部分、１４ｂ  第２部分、２０  配線層、３０  柱状部、１００、１２０，１４０  キャパシタ
【図１】
2007250997.tif 000003
【図２】
2007250997.tif 000004
【図３】
2007250997.tif 000005
【図４】
2007250997.tif 000006
【図５】
2007250997.tif 000007
【図６】
2007250997.tif 000008
【図７】
2007250997.tif 000009
【図８】
2007250997.tif 000010
【図９】
2007250997.tif 000011