(57)【要約】【課題】入力スイッチのアクティブレベルがハイ／ロー何れであっても使用でき、しかも、使用時に動作設定用の選択信号を入力する必要のないスイッチ信号入力装置を提供する。【解決手段】入力ＩＣ６には、入力スイッチ４のオン時に入力端子Ｔｉに印加される電圧から入力スイッチのアクティブレベル（ハイｏｒロー）を判定するアクティブ判定回路２０が設けられ、ＥＣＵ２の起動直後には、入力切換回路３０が、入力端子Ｔｉをアクティブ判定回路２０に接続する。また、アクティブ判定回路２０から判定信号Ｖｏ１又はＶｏ２が出力されると、入力切換回路３０は、入力端子Ｔｉに腐食防止回路１０を接続する。すると、腐食防止回路１０は、判定信号Ｖｏ１又はＶｏ２に応じて、入力スイッチ４に接点腐食防止用の電流を流す定電流回路１２又は１４を選択し、一定時間だけ動作させることにより、入力スイッチ４の接点に形成された酸化被膜を除去し、接点を活性化させる。【選択図】図１
2007250392.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側に接続された正極側電源ライン又は直流電源の負極側に接続された負極側電源ラインに一端が接続された入力スイッチの他端が接続され、該入力スイッチがオン状態にあるときに、前記正極側電源ライン又は負極側電源ラインの電位に対応したハイ又はローレベルの電位に固定される入力端子と、
該入力端子の電位を、前記入力スイッチのオン／オフ状態を表す信号として、後段の回路へ出力する信号入力ラインと、
該信号入力ラインに接続され、前記入力スイッチがオン状態であるとき、予め設定された腐食防止期間の間、前記入力端子を介して前記入力スイッチに接点腐食防止用の電流を流し、前記入力スイッチの接点から汚れを除去する腐食防止回路と、
を備えたスイッチ信号入力装置であって、
前記入力端子の電位に基づき、前記入力スイッチは、一端が前記正極側電源ラインに接続されたアクティブハイの入力スイッチであるか、或いは、一端が前記負極側電源ラインに接続されたアクティブローの入力スイッチであるかを判定するアクティブ判定回路と、
当該装置への電源投入直後には、前記入力端子を前記アクティブ判定回路に接続し、該アクティブ判定回路により前記入力スイッチのアクティブレベルが判定されると、前記アクティブ判定回路と前記入力端子との接続を遮断して、前記入力端子に前記信号入力ラインを接続する入力切換回路と、
を備え、前記腐食防止回路には、
前記信号入力ラインを前記正極側電源ラインに接続することにより、アクティブローの入力スイッチに接点腐食防止用の電流を流す第１通電回路と、
前記信号入力ラインを前記負極側電源ラインに接続することにより、アクティブハイの入力スイッチに接点腐食防止用の電流を流す第２通電回路と、
前記アクティブ判定回路により前記入力スイッチがアクティブローの入力スイッチであると判定されると、前記腐食防止期間の間、前記第１通電回路を動作させ、前記アクティブ判定回路により前記入力スイッチがアクティブハイの入力スイッチであると判定されると、前記腐食防止期間の間、前記第２通電回路を動作させる駆動回路と、
を備えたことを特徴とするスイッチ信号入力装置。
【請求項２】
前記アクティブ判定回路には、前記アクティブレベルの判定が完了すると、その後、当該スイッチ信号入力装置がリセットされるまで、判定結果の出力を保持する保持回路が設けられていることを特徴とする請求項１に記載のスイッチ信号入力装置。
【請求項３】
前記アクティブ判定回路は、
前記入力スイッチがオフ状態であるとき、前記入力端子の電位が前記正極側電源ラインの電位と前記負極側電源ラインの電位との間の中間電位となるよう、前記入力端子に電圧を印加する第１電圧印加手段と、
前記正極側電源ラインの電位と前記中間電位との間に設定された第１基準電位と、前記入力端子の電位とを比較し、該入力端子の電位が第１基準電位よりも高い場合に、前記入力端子にアクティブハイの入力スイッチが接続されていると判定する第１比較器と、
前記中間電位と前記負極側電源ラインの電位との間に設定された第２基準電位と、前記入力端子の電位とを比較し、該入力端子の電位が第２基準電位よりも低い場合に、前記入力端子にアクティブローの入力スイッチが接続されていると判定する第２比較器と、
を備えたことを特徴とする請求項１又は請求項２に記載のスイッチ信号入力装置。
【請求項４】
前記アクティブ判定回路において、
前記入力切換回路から第１比較器に至る信号経路には、当該経路を流れる電流方向を、入力切換回路から第１比較器に向かう一方向に規制する第１ダイオードを設け、
前記入力切換回路から第２比較器に至る信号経路には、当該経路を流れる電流方向を、第２比較器から入力切換回路に向かう一方向に規制する第２ダイオードを設け、
前記第１電圧印加手段を、前記第１ダイオードと前記第１比較器との間の信号経路、及び、前記第２ダイオードと前記第２比較器との間の信号経路に、それぞれ、電圧を印加するよう構成すると共に、
前記第１基準電位には、前記入力端子にアクティブローの入力スイッチが接続され、前記入力端子と前記正極側電源ラインとの間に電気負荷が接続された状態で、前記入力スイッチがオフ状態にあるときに、前記第１ダイオードと前記第１比較器との間の信号経路に生じる電位よりも高く、且つ、前記正極側電源ラインから前記第１ダイオードの順方向電圧を減じた電位よりも低い電位を設定し、
前記第２基準電位には、前記入力端子にアクティブハイの入力スイッチが接続され、前記入力端子と前記負極側電源ラインとの間に電気負荷が接続された状態で、前記入力スイッチがオフ状態にあるときに、前記第２ダイオードと前記第２比較器との間の信号経路に生じる電位よりも低く、且つ、前記負極側電源ラインの電位に前記第２ダイオードの順方向電圧を加えた電位よりも高い電位を設定してなることを特徴とする請求項３に記載のスイッチ信号入力装置。
【請求項５】
前記入力切換回路には、
前記アクティブ判定回路により前記入力スイッチのアクティブレベルが判定されて、前記アクティブ判定回路と前記入力端子との接続を遮断すると、その後、予め設定された遅延時間が経過してから、前記入力端子に前記信号入力ラインを接続させる遅延回路が設けられていることを特徴とする請求項１〜請求項４の何れかに記載のスイッチ信号入力装置。
【請求項６】
前記アクティブ判定回路による前記アクティブレベルの判定結果と、前記遅延時間内に前記入力切換回路から出力される信号とに基づき、前記入力スイッチの種別を識別可能なパルス信号を生成し、該パルス信号を前記信号入力ラインから後段の回路へと出力させるスイッチ入力判定回路を設けたことを特徴とする請求項５に記載のスイッチ信号入力装置。
【請求項７】
前記スイッチ入力判定回路は、
前記入力スイッチがオフ状態であるときに前記信号入力ラインが前記正極側電源ラインの電位と前記負極側電源ラインの電位との間の中間電位となるよう、前記信号入力ラインに電圧を印加する第２電圧印加手段と、
前記信号入力ラインの電位と第３基準電位とを比較し、前記信号入力ラインの電位が第３基準電位よりも大きいときにハイレベルのパルス信号を出力する第３比較器と、
前記アクティブ判定回路にて前記入力スイッチがアクティブローの入力スイッチであると判定されるまでは、前記第３基準電位を、前記第２電圧印加手段の電圧印加により設定される中間電位よりも高く前記正極側電源ラインの電位よりも低い電位に設定し、前記アクティブ判定回路にて前記入力スイッチがアクティブローの入力スイッチであると判定されると、前記第３基準電位を、前記第２電圧印加手段の電圧印加により設定される中間電位よりも低く前記負極側電源ラインの電位よりも高い電位に変更する基準電位変更手段と、
を備えたことを特徴とする請求項６に記載のスイッチ信号入力装置。
【請求項８】
前記入力切換回路は、
前記アクティブ判定回路により前記入力端子にアクティブローの入力スイッチが接続されていると判定されたときに、前記信号入力ラインを入力端子に接続する第１スイッチと、
該第１スイッチを介して前記入力端子と前記信号入力ラインとの間に形成される信号経路上に設けられ、当該経路を流れる電流方向を、前記信号入力ラインから前記入力端子に向かう一方向に規制する第３ダイオードと、
前記アクティブ判定回路により前記入力端子にアクティブハイの入力スイッチが接続されていると判定されたときに、前記信号入力ラインを入力端子に接続する第２スイッチと、
該第２スイッチを介して前記入力端子と前記信号入力ラインとの間に形成される信号経路上に設けられ、当該経路を流れる電流方向を、前記入力端子から前記信号入力ラインに向かう一方向に規制する第４ダイオードと、
を備えたことを特徴とする請求項７に記載のスイッチ信号入力装置。
【請求項９】
請求項６〜請求項８の何れかに記載のスイッチ信号入力装置を備え、該スイッチ信号入力装置からの入力信号に基づき、入力スイッチのオン／オフ状態を判定して、制御対象を制御する制御装置であって、
前記スイッチ信号入力装置から入力されるパルス信号のパルス幅を計時し、該パルス幅と前記遅延時間とを比較することで、前記入力スイッチのアクティブレベルを判定する判定手段を備え、
前記判定手段により前記アクティブレベルが判定された後、その判定結果と前記スイッチ信号入力装置から入力される入力信号の信号レベルとに基づき、入力スイッチのオン／オフ状態を判定することを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一端が電源ラインを介して直流電源の正極側又は負極側に接続された入力スイッチの他端に接続される入力端子を備え、この入力端子の電位を入力スイッチのオン／オフ状態を表す信号として後段の回路に出力するスイッチ信号入力装置、及びこの入力装置を備えた制御装置に関する。
【背景技術】
【０００２】
従来より、自動車等に搭載されて各種制御を行う電子制御装置には、制御対象の動作状態を検出するセンサやスイッチ類から信号を取り込むための各種入力装置が設けられており、このうち、機械的に開閉されるスイッチから信号を取り込むスイッチ信号入力装置には、スイッチに接点に大電流を流して、スイッチの接点に形成された酸化被膜を破壊することにより、接点の腐食を防止する腐食防止回路が設けられている。
【０００３】
例えば、図９に示すように、一端が電源ライン（正極側電源ライン）を介して直流電源の正極側に接続された入力スイッチ９２の他端に入力端子Ｔｉが接続されて、その入力スイッチ９２のオン／オフ状態を表すスイッチ信号を電子制御装置（ＥＣＵ）９０内の制御回路（ＣＰＵ）に出力するスイッチ信号入力装置（入力ＩＣ）８０には、入力端子Ｔｉを、直流電源の負極側に接続されたグランドライン（負極側電源ライン）に接地する接地抵抗Ｒａと、入力抵抗Ｒｂを介して入力端子Ｔｉに接続され、その接続点の電位と基準電位Ｖｒａとを比較することで、入力端子Ｔｉに電源電圧ＶＢが印加されているか否か（つまり、入力スイッチ９２がオン状態であるか否か）を判定する比較器８２に加えて、比較器８４、ワンショットパルス発生回路８６、ダイオードＤａ、及びＮＰＮトランジスタＴｒａからなる腐食防止回路が設けられている。
【０００４】
そして、この腐食防止回路においては、ダイオードＤａのアノードが入力端子Ｔｉに接続され、ダイオードＤａのカソードがＮＰＮトランジスタＴｒａのコレクタに接続され、ＮＰＮトランジスタＴｒａのエミッタがグランドラインに接地されており、比較器８４が、入力抵抗Ｒｂからの入力電位と基準電位Ｖｒｂとを比較することにより、入力スイッチ９２がオン状態になったか否かを判定し、比較器８４にて入力スイッチ９２がオン状態になったと判断されると、ワンショットパルス発生回路８６が、その後一定時間、ＮＰＮトランジスタＴｒａのベースにハイレベルの信号を出力して、ＮＰＮトランジスタＴｒａをオンさせる。
【０００５】
従って、図９に示した腐食防止回路によれば、入力スイッチ９２がオフ状態からオン状態に切り換えられた直後に、一定時間だけ、ダイオードＤａ及びトランジスタＴｒａを介して入力スイッチ９２の他端をグランドラインに接地して、入力スイッチ９２に大電流を流し、入力スイッチ９２の接点に形成された酸化被膜を破壊することができる。
【０００６】
ところで、図９に示したスイッチ信号入力装置８０は、一端が正極側電源ラインに接続され、オン状態であるときに入力端子Ｔｉに電源電圧ＶＢを印加する、所謂アクティブハイの入力スイッチ９２からスイッチ信号を取り込むためのものであり、所謂アクティブローの入力スイッチからスイッチ信号を取り込むのに使用することはできない。
【０００７】
つまり、アクティブローの入力スイッチは、一端が負極側電源ライン（一般にグランドライン）に接続され、オン状態であるときに入力端子Ｔｉの電位をローレベルにする（一般に入力端子Ｔｉをグランドラインに接地する）ものであるため、この種の入力スイッチからスイッチ信号を取り込むスイッチ信号入力装置には、入力スイッチがオン状態になった直後に、一定時間だけ、入力端子Ｔｉに電源電圧ＶＢを印加して、正極側電源ラインから入力スイッチに電流を流し込むように構成された腐食防止回路を設ける必要があり、図９に示したスイッチ信号入力装置を使用することはできないのである。
【０００８】
このため、電子制御装置の設計時には、入力端子に接続する入力スイッチの種類に応じて、装置内に組み込むスイッチ信号入力装置の種類を決定しなければならず、その設計作業が面倒になるという問題があった。
【０００９】
一方、こうした問題を防止するために、スイッチ信号入力装置に上述した２種類の腐食防止回路を組み込むことで、アクティブレベルの異なる入力スイッチ間で、スイッチ信号入力装置の共用化を図ることが提案されている（例えば特許文献１等参照）。
【特許文献１】特許第３６２５４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記提案のスイッチ信号入力装置は、予め２種類の腐食防止回路を組み込んでおき、使用時に、何れの腐食防止回路を動作させるのかを、外部から入力する選択信号によって切り換えることができるようにしたものであるため、アクティブレベルが異なる２種類の入力スイッチの何れを接続しても、スイッチ信号入力装置としての機能を実現することはできるものの、スイッチ信号入力装置を実際に使用する際には、外部から、入力端子に接続した入力スイッチの種類に応じた選択信号を入力する必要があり、電子制御装置には、その選択信号を入力するための部品や回路を別途設ける必要があった。
【００１１】
本発明は、こうした問題に鑑みなされたものであり、入力端子に接続される入力スイッチのアクティブレベルがハイ／ロー何れであっても使用することができ、しかも、使用時に入力スイッチの種類に応じて動作設定用の選択信号を入力する必要のないスイッチ信号入力装置、及び制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
かかる目的を達成するためになされた請求項１に記載のスイッチ信号入力装置には、アクティブ判定回路と入力切換回路とが備えられている。そして、当該装置への電源投入直後には、入力切換回路が、入力端子をアクティブ判定回路に接続し、アクティブ判定回路は、入力端子の電位に基づき、入力端子に接続された入力スイッチは、一端が正極側電源ラインに接続されたアクティブハイの入力スイッチであるか、或いは、一端が負極側電源ラインに接続されたアクティブローの入力スイッチであるかを判定する。
【００１３】
また、入力切換回路は、アクティブ判定回路により入力スイッチのアクティブレベルが判定されると、アクティブ判定回路と入力端子との接続を遮断し、入力端子を、信号入力ラインに接続する。
【００１４】
この信号入力ラインは、入力端子の電位を、入力スイッチのオン／オフ状態を表す信号として、後段の回路へ出力するためのものであり、腐食防止回路が設けられている。
そして、この腐食防止回路においては、アクティブ判定回路により入力スイッチがアクティブローの入力スイッチであると判定されると、駆動回路が、第１通電回路を動作させて、信号入力ラインを正極側電源ラインに接続することにより、アクティブローの入力スイッチに接点腐食防止用の電流を流し、逆に、アクティブ判定回路により入力スイッチがアクティブハイの入力スイッチであると判定されると、駆動回路が、第２通電回路を動作させて、信号入力ラインを負極側電源ラインに接続することにより、アクティブハイの入力スイッチに接点腐食防止用の電流を流す。
【００１５】
従って、本発明のスイッチ信号入力装置によれば、腐食防止回路において第１通電回路を動作させるか、或いは第２通電回路を動作させるかを切り換えるために、従来装置のように、装置外部から選択信号を入力する必要がなく、入力端子に接続される入力スイッチのアクティブレベルがロー／ハイの何れであっても、そのまま使用することができる。
【００１６】
よって、本発明のスイッチ信号入力装置によれば、入力スイッチからのスイッチ信号に基づき制御対象を制御する電子制御装置に組み込むことで、その電子制御装置の設計作業を簡単にすることができ、その製造コストを低減することが可能となる。
【００１７】
ここで、本発明において、アクティブ判定回路が入力端子の電位に基づき入力スイッチのアクティブレベルを判定できるのは、入力スイッチがオン状態になると、入力端子の電位が正極側電源ライン又は負極側電源ラインに対応した電位に固定されるからであるが、アクティブ判定回路による判定結果が一旦確定した後、入力スイッチがオフ状態になったときには、何らかの原因でアクティブ判定回路からの出力が変化することも考えられる。そして、このようにアクティブ判定回路からの出力が変化すると、腐食防止回路の駆動回路が、その変化に応じて第１通電回路若しくは第２通電回路を再び動作させてしまうことがある。
【００１８】
そこで、本発明のスイッチ信号入力装置には、請求項２に記載のように、アクティブ判定回路に保持回路を設け、当該装置への電源投入後にアクティブ判定回路が入力スイッチのアクティブレベルを一旦判定すると、その後、当該装置がリセットされるまで、保持回路によって、その判定結果の出力を保持することが望ましい。
【００１９】
そして、このようにすれば、スイッチ信号入力装置への電源投入後に、腐食防止回路内の第１通電回路や第２通電回路が交互に動作してしまうのを防止し、入力端子に接続された入力スイッチのオン／オフ状態を表すスイッチ信号を、安定して後段の回路へ出力することができる。
【００２０】
また次に、アクティブ判定回路において、入力端子の電位から入力スイッチのアクティブレベルを正確に判定できるようにするには、アクティブ判定回路を請求項３に記載のように構成するとよい。
【００２１】
すなわち、請求項３に記載のスイッチ信号入力装置において、アクティブ判定回路には、入力スイッチがオフ状態であるときの入力端子の電位が正極側電源ラインの電位と負極側電源ラインの電位との間の中間電位となるよう、入力端子に電圧を印加する第１電圧印加手段が設けられており、その入力端子の電位が、正極側電源ラインの電位と中間電位との間の第１基準電位よりも高くなると、第１比較器が、入力端子にアクティブハイの入力スイッチが接続されていると判定し、逆に、入力端子の電位が、中間電位と負極側電源ラインの電位との間の第２基準電位よりも低くなると、第２比較器が、入力端子にアクティブローの入力スイッチが接続されていると判定する。
【００２２】
このため、請求項３に記載のスイッチ信号入力装置によれば、アクティブ判定回路において、入力スイッチがオン状態であるときに、この入力スイッチを介して入力端子に正又は負極側電源ラインに電圧が印加されていること（換言すれば入力スイッチのアクティブレベル）を、入力端子の電位から正確に判定することができることになり、その判定結果に従い、腐食防止回路を適正に動作させて、入力スイッチの接点から酸化被膜等の汚れを除去し、接点を活性化することができる。
【００２３】
ところで、例えば、入力スイッチが電気負荷へ電源供給を行うか否かを切り換える電源スイッチである場合には、入力端子に、入力スイッチと電気負荷とが接続されることになる。具体的には、入力スイッチがアクティブローの入力スイッチである場合には、入力端子に、一端が正極側電源ラインに接続された電気負荷の他端が接続され、逆に、入力スイッチがアクティブハイの入力スイッチである場合には、入力端子に、一端が負極側電源ライン（グランドライン等）に接続された電気負荷の他端が接続されることになる。
【００２４】
そして、このように、入力端子に電気負荷が接続されている場合に、アクティブ判定回路内の各比較器を入力切換回路を介して入力端子に直接接続するようにすると、入力スイッチがアクティブローでオフ状態であるときには、正極側電源ラインから電気負荷を介して各比較器の入力側へと電流が流れ、各比較器の入力電位が中間電位よりも高くなるため、第１比較器にてアクティブハイの入力スイッチが接続されていると誤判定されることが考えられる。
【００２５】
また、同様に、入力スイッチがアクティブハイでオフ状態であるときには、各比較器の入力側から電気負荷を介して負極側電源ラインへと電流が流れ、各比較器の入力電位が中間電位よりも低くなるため、第２比較器にてアクティブローの入力スイッチが接続されていると誤判定されることも考えられる。
【００２６】
このため、請求項３に記載のスイッチ信号入力装置において、こうした誤判定を防止するには、アクティブ判定回路を、請求項４に記載のように構成するとよい。
すなわち、請求項４に記載のスイッチ信号入力装置においては、アクティブ判定回路内の入力切換回路から第１比較器に至る信号経路には、この信号経路を流れる電流方向を入力切換回路から第１比較器に向かう一方向に規制する第１ダイオードを設け、同じく入力切換回路から第２比較器に至る信号経路には、この信号経路を流れる電流方向を第２比較器から入力切換回路に向かう一方向に規制する第２ダイオードを設け、第１電圧印加手段を、第１ダイオードと前記第１比較器との間の信号経路、及び、前記第２ダイオードと前記第２比較器との間の信号経路に、それぞれ、電圧を印加するよう構成している。
【００２７】
このため、請求項４に記載のスイッチ信号入力装置において、入力端子に接続された入力スイッチがアクティブローの入力スイッチであり、入力端子と正極側電源ラインとの間に電気負荷が接続されている場合、入力スイッチがオフ状態であれば、第１比較器の信号経路に、正極側電源ラインから第１ダイオードを介して電流が流れることから、第１比較器の入力電位は、正極側電源ラインの電位から電気負荷の内部抵抗ｒと第１ダイオードの順方向電圧（一般にＶｆ＝０．７Ｖ）とで決まる電圧を減じた電位Ｖｘ１（＞中間電位）となる。
【００２８】
これに対し、第２比較器の信号経路には、第２ダイオードが設けられているため、アクティブローの入力スイッチがオフ状態であっても、入力スイッチから第２比較器側に電流が流れるのが阻止され、第２比較器の入力電位は、中間電位に保持される。
【００２９】
また、入力端子に接続されたアクティブローの入力スイッチがオン状態になると、第１比較器の入力電位は、第１ダイオードにより中間電位に保持され、第２比較器の入力電位は、第２比較器の信号経路から第２ダイオード及び入力スイッチを介して負極側電源ラインに電流が流れることから、負極側電源ラインの電位に第２ダイオードの順方向電圧Ｖｆを加えた電位となる。
【００３０】
一方、入力端子に接続された入力スイッチがアクティブハイの入力スイッチであり、入力端子と負極側電源ラインとの間に電気負荷が接続されている場合、入力スイッチがオフ状態であれば、第２比較器の信号経路から第１ダイオードを介して電流が流れることから、第２比較器の入力電位は、負極側電源ラインの電位に電気負荷の内部抵抗ｒと第２ダイオードの順方向電圧Ｖｆとで決まる電圧を加えた電位Ｖｘ２（＜中間電位）となる。
【００３１】
これに対し、第１比較器の信号経路には、第１ダイオードが設けられているため、アクティブハイの入力スイッチがオフ状態であっても、第１比較器の信号経路から電気負荷に電流が流れるのが阻止され、第１比較器の入力電位は、中間電位に保持される。
【００３２】
また、入力端子に接続されたアクティブハイの入力スイッチがオン状態になると、第２比較器の入力電位は、第２ダイオードにより中間電位に保持され、第１比較器の入力電位は、正極側電源ラインから入力スイッチ及び第１ダイオードを介して第１比較器の信号経路に電流が流れることから、正極側電源ラインの電位から第１ダイオードの順方向電圧Ｖｆを減じた電位となる。
【００３３】
そこで、更に、請求項４に記載のスイッチ信号入力装置においては、第１比較器の第１基準電位Ｖｒ１には、入力端子にアクティブローの入力スイッチと電気負荷とが接続されていて入力スイッチがオフ状態にあるときに第１ダイオードと第１比較器との間の信号経路に生じる電位Ｖｘ１よりも高く、しかも、正極側電源ラインの電位ＶＢから第１ダイオードの順方向電圧Ｖｆを減じた電位「ＶＢ−Ｖｆ」よりも低い電位「（ＶＢ−Ｖｆ）＞Ｖｒ１＞Ｖｘ１」を設定し、第２比較器の第２基準電位Ｖｒ２には、入力端子にアクティブハイの入力スイッチと電気負荷とが接続されていて入力スイッチがオフ状態にあるときに第２ダイオードと第２比較器との間の信号経路に生じる電位Ｖｘ２よりも低く、しかも、負極側電源ラインの電位ＶＧに第２ダイオードの順方向電圧Ｖｆを加えた電位「ＶＧ＋Ｖｆ」よりも高い電位「Ｖｘ２＞Ｖｒ２＞（ＶＧ＋Ｖｆ）」を設定するようにしている。
【００３４】
このため、請求項４に記載のスイッチ信号入力装置によれば、入力スイッチと共に電気負荷が入力端子に接続されても、アクティブ判定回路において、入力端子に接続された入力スイッチのアクティブレベルを正確に判定できるようになる。
【００３５】
次に、請求項５に記載のスイッチ信号入力装置は、請求項１〜請求項４の何れかに記載の装置において、アクティブ判定回路により入力スイッチのアクティブレベルが判定されてアクティブ判定回路と入力端子との接続を遮断すると、その後、予め設定された遅延時間が経過してから、入力端子に信号入力ラインを接続させる遅延回路を、入力切換回路に設けたことを特徴としている。
【００３６】
従って、このスイッチ信号入力装置によれば、当該装置への電源投入後に入力スイッチがオン状態となり、アクティブ判定回路にて入力スイッチのアクティブレベルが判定されてから、遅延時間が経過するまでの間、信号入力ラインから後段の回路に入力端子の電位に応じた信号が出力されるのを阻止できる。このため、その遅延時間が経過する迄の間に、信号入力ラインから後段の回路に、アクティブ判定回路による判定結果を表す信号を出力することで、後段の回路側にも、入力スイッチのアクティブレベルを通知することができるようになる。
【００３７】
そして、この場合、特に、請求項６に記載のように、アクティブ判定回路によるアクティブレベルの判定結果と、遅延時間内に入力切換回路から出力される信号とに基づき、入力スイッチの種別を識別可能なパルス信号を生成し、そのパルス信号を信号入力ラインから後段の回路へと出力させるスイッチ入力判定回路を設けるようにすれば、後段の回路側では、このスイッチ入力判定回路から入力されるパルス信号に基づき、入力スイッチのアクティブレベルを簡単に判定することができるようになる。
【００３８】
なお、この請求項６に記載のスイッチ信号入力装置において、スイッチ入力判定回路は、請求項７に記載のように、入力スイッチがオフ状態であるときに信号入力ラインが正極側電源ラインの電位と負極側電源ラインの電位との間の中間電位となるよう、信号入力ラインに電圧を印加する第２電圧印加手段と、信号入力ラインの電位と第３基準電位とを比較し、信号入力ラインの電位が第３基準電位よりも大きいときにハイレベルのパルス信号を出力する第３比較器と、アクティブ判定回路にて入力スイッチがアクティブローの入力スイッチであると判定されるまでは、第３基準電位を、第２電圧印加手段の電圧印加により設定される中間電位よりも高く正極側電源ラインの電位よりも低い電位に設定し、アクティブ判定回路にて入力スイッチがアクティブローの入力スイッチであると判定されると、第３基準電位を、第２電圧印加手段の電圧印加により設定される中間電位よりも低く負極側電源ラインの電位よりも高い電位に変更する基準電位変更手段と、から構成するとよい。
【００３９】
つまり、請求項７に記載のスイッチ信号入力装置においては、入力スイッチがアクティブローの入力スイッチである場合、入力スイッチがオン状態となって、アクティブ判定回路がその入力スイッチのアクティブレベルを判定すると、第３基準電位が中間電位よりも高い電位から中間電位よりも低い電位に変更されることから、第３比較器からの出力はハイレベルとなるが、その後、遅延回路による遅延時間が経過すると、信号入力ラインが入力端子に接続されることから、第３比較器の入力電位は、負極側電源ラインに対応したローレベルとなり、第３比較器からの出力はローレベルとなる。
【００４０】
このため、入力スイッチがアクティブローである場合には、アクティブ判定回路が入力スイッチの種別を判定してから、遅延回路の遅延時間で決まる一定時間だけ、後段の回路にハイレベルのパルス信号が入力され、その後は、入力スイッチのオン／オフ状態に応じて信号入力レベルが変化するスイッチ信号が、後段の回路に入力されることになる。
【００４１】
一方、入力スイッチがアクティブハイの入力スイッチである場合には、入力スイッチがオン状態となって、アクティブ判定回路がその入力スイッチのアクティブレベルを判定しても、第３基準電位は中間電位よりも高い電位に保持されることから、第３比較器からの出力はローレベルに保持され、その後、遅延時間が経過して、信号入力ラインが入力端子に接続されて、第３比較器への入力が、入力スイッチのオン／オフ状態に応じたハイ／ロー何れかの信号レベルに変化すると、後段の回路へもその信号レベルの変化に対応したハイ／ロー何れかの信号（つまりスイッチ信号）が入力されることになる。
【００４２】
従って、請求項７に記載のスイッチ信号入力装置によれば、入力端子に接続された入力スイッチがアクティブローの入力スイッチである場合に限って、アクティブ判定回路にて入力スイッチのアクティブレベルが判定された直後に、一定パルス幅のパルス信号が後段の回路に出力されることになり、後段の回路側では、起動後にスイッチ信号入力装置から入力されるパルス信号のパルス幅から、入力スイッチがアクティブローであるかアクティブハイであるかを正確に判定することができるようになる。
【００４３】
次に、請求項８に記載のスイッチ信号入力装置は、請求項７に記載の装置において、入力切換回路に、アクティブ判定回路により入力端子にアクティブローの入力スイッチが接続されていると判定されたときに信号入力ラインを入力端子に接続する第１スイッチと、この第１スイッチを介して入力端子と信号入力ラインとの間に形成される信号経路上に設けられ、この信号経路を流れる電流方向を、信号入力ラインから入力端子に向かう一方向に規制する第３ダイオードと、アクティブ判定回路により入力端子にアクティブハイの入力スイッチが接続されていると判定されたときに信号入力ラインを入力端子に接続する第２スイッチと、この第２スイッチを介して入力端子と信号入力ラインとの間に形成される信号経路上に設けられ、この信号経路を流れる電流方向を、入力端子から信号入力ラインに向かう一方向に規制する第４ダイオードと、を設けたことを特徴とする。
【００４４】
この請求項８に記載のスイッチ信号入力装置は、第３ダイオードと第４ダイオードとを用いて、入力切換回路からスイッチ入力判定回路に至る信号経路を流れる電流方向を、入力スイッチのアクティブレベルに応じて規制することで、入力スイッチと共に電気負荷が入力端子に接続されたときにでも、スイッチ入力判定回路内の第３比較器にて、スイッチ信号がローレベルであるかハイレベルであるかを正確に判定できるようにしたものである。
【００４５】
つまり、入力スイッチがアクティブローの入力スイッチであるときには、第１スイッチがオン状態、第２スイッチがオフ状態となるため、入力スイッチがオフ状態であれば、第３ダイオードにより、正極側電源ラインから電気負荷を介してスイッチ入力判定回路へと電流が流れるのが阻止され、第３比較器の入力電位は中間電位に保持される。
【００４６】
これに対し、入力スイッチがオン状態であれば、第３ダイオード及び入力スイッチを介して、スイッチ入力判定回路側から負極側電源ラインに電流が流れ、第３比較器の入力電位が、負極側電源ラインの電位に第３ダイオードの順方向電圧Ｖｆを加えた電位まで低下する。
【００４７】
また、入力スイッチがアクティブハイの入力スイッチであるときには、第１スイッチがオフ状態、第２スイッチがオン状態となるため、入力スイッチがオフ状態であれば、第４ダイオードにより、スイッチ入力判定回路側から電気負荷を介して負極側電源ラインへと電流が流れるのが阻止され、第３比較器の入力電位は中間電位に保持される。
【００４８】
これに対して、入力スイッチがオン状態であれば、入力スイッチ及び第４ダイオードを介して、正極側電源ラインからスイッチ入力判定回路へと電流が流れ込み、第３比較器の入力電位が、正極側電源ラインの電位から第４ダイオードの順方向電圧Ｖｆを減じた電位まで上昇する。
【００４９】
従って、請求項８に記載のスイッチ信号入力装置によれば、入力スイッチのアクティブレベルがロー／ハイの何れであっても、入力スイッチがオフ状態であれば、第３比較器の入力電位は中間電位に保持され、入力スイッチがオン状態になると、第３比較器の入力電位が、入力スイッチのアクティブレベルに応じて、正極側電源ライン又は正極側電源ラインと略同じ（詳しくはダイオードの順方向電圧Ｖｆだけ高いか低い）電位となり、入力端子に電気負荷が接続されている場合であっても、第３比較器において、入力スイッチのオン／オフ状態を正確に判定して、後段の回路に正確な判定結果を出力することができるようになるのである。
【００５０】
次に、請求項６〜請求項８に記載のスイッチ信号入力装置によれば、入力スイッチがアクティブローの入力スイッチであるときに限って、後段の回路に、遅延回路の遅延時間で決定される一定パルス幅のパルス信号を出力するように構成されていることから、このスイッチ信号入力装置を各種電子制御装置に組み込み、その制御装置にて、このスイッチ信号入力装置からの入力信号に基づき入力スイッチのオン／オフ状態を判定して、制御対象を制御するようにする際には、制御装置を、請求項９に記載のように構成するとよい。
【００５１】
すなわち、請求項９に記載の制御装置には、スイッチ信号入力装置から入力されるパルス信号のパルス幅を計時し、その計時したパルス幅と上述した遅延時間とを比較することで、入力スイッチのアクティブレベルを判定する判定手段が設けられており、この判定手段によりアクティブレベルが判定されてから、その判定結果とスイッチ信号入力装置から入力される入力信号の信号レベルとに基づき、入力スイッチのオン／オフ状態を判定して、制御対象を制御するようにされている。
【００５２】
従って、この制御装置によれば、制御装置側で、入力スイッチのアクティブレベルを簡単且つ正確に自動判定できることになり、従来のように、制御装置の製造時等に、入力スイッチの種別を制御用パラメータの一つとして制御装置に教示する必要がないため、その製造工程を簡単にして、製造コストを低減することができる。
【発明を実施するための最良の形態】
【００５３】
以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
図１は第１実施形態のスイッチ信号入力装置全体の構成を表す構成図である。
【００５４】
図１に示すように、本実施形態のスイッチ信号入力装置は、自動車に搭載される電子制御装置（ＥＣＵ）２の回路基板に、制御演算用のマイクロコンピュータ（ＣＰＵ）８等と共に組み付けられ、入力端子Ｔｉに接続された入力スイッチ４のオン／オフ状態を表すスイッチ信号をＣＰＵ８に入力するものであり、入力ＩＣ６として構成されている。
【００５５】
なお、入力端子Ｔｉに接続可能な入力スイッチ４は、接点の一方が車両のシャーシ（グランドライン、つまり負極側電源ライン）を介して車載バッテリの負極に接続されたアクティブローの入力スイッチ４Ｌと、接点の一方が電源ライン（つまり、正極側電源ライン）を介して車載バッテリの正極側に接続されたアクティブハイの入力スイッチ４Ｈとの何れかである。また、ＥＣＵ２のグランドラインは、端子Ｔｇを介して車両のシャーシ（つまり車載バッテリの負極）に接続されており、ＥＣＵ２には、電源ラインを介して車載バッテリの正極側から電源電圧ＶＢが供給される。
【００５６】
図１に示すように、スイッチ信号入力装置としての入力ＩＣ６は、腐食防止回路１０と、アクティブ判定回路２０と、入力切換回路３０とから構成されている。
アクティブ判定回路２０は、入力端子Ｔｉの電位に基づき、入力端子Ｔｉに接続された入力スイッチがアクティブローの入力スイッチ４Ｌであるか、アクティブハイの入力スイッチ４Ｈであるかを判定するためのものであり、その判定結果を、腐食防止回路１０に出力することにより、腐食防止回路１０を、入力スイッチ４Ｌ用の腐食防止回路として動作させるか、入力スイッチ４Ｈ用の腐食防止回路として動作させるかを切り換える。
【００５７】
また、入力切換回路３０は、ＥＣＵ２へ電源が投入されてから、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが判定される迄の間は、双方向スイッチ３１をオンして、入力端子Ｔｉにアクティブ判定回路２０を接続し、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが判定されると、双方向スイッチ３１をオフし、双方向スイッチ３２をオンすることにより、入力端子Ｔｉからアクティブ判定回路２０を切り離し、入力端子Ｔｉに腐食防止回路１０を接続する。
【００５８】
また、腐食防止回路１０は、スイッチ信号をＣＰＵ８に出力する信号入力ライン上に設けられており、入力スイッチ４の接点が閉じられているときに（つまり入力スイッチ４がオン状態であるときに）、予め設定された一定時間（腐食防止期間）だけ入力スイッチ４の接点に大電流を流して、接点から酸化被膜等の汚れを除去するためのものである。
【００５９】
以下、これら各回路について詳細に説明する。
図１に示すように、アクティブ判定回路２０には、入力端子Ｔｉに電源電圧ＶＢを分圧して印加するための分圧用の抵抗Ｒ１、Ｒ２と、非反転入力端子が抵抗Ｒ３を介して入力端子Ｔｉに接続され、その入力端子Ｔｉの電位と反転入力端子に印加された第１基準電位Ｖｒ１とを比較する比較器２２と、反転入力端子が抵抗Ｒ４を介して入力端子Ｔｉに接続され、その入力端子Ｔｉの電位と非反転入力端子に印加された第２基準電位Ｖｒ２とを比較する比較器２４とが設けられている。
【００６０】
そして、第１基準電位Ｖｒ１は、抵抗Ｒ１、Ｒ２による分圧電圧（本実施形態ではＶＢ／２）と電源電圧ＶＢとの間の電位（例えばＶＢ・３／４）に設定されており、第２基準電位Ｖｒ２は、抵抗Ｒ１、Ｒ２による分圧電圧「ＶＢ／２」とグランド電位との間の電位（例えばＶＢ・１／４）に設定されている。
【００６１】
このため、アクティブ判定回路２０においては、入力スイッチ４がオフ状態で、その接点が開いているときには、図２（ａ）、（ｂ）に示すように、入力スイッチ４がアクティブロー／アクティブハイの何れであっても、比較器２２、２４の入力電位が、第１電圧印加手段としての抵抗Ｒ１、Ｒ２にて生成される中間電位ＶＢ／２となり、各比較器２２、２４からの出力は共にローレベルになる。
【００６２】
一方、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されている状態で、ＥＣＵ２への電源供給が開始され（時点ｔ１）、その後、入力スイッチ４Ｈの接点が閉じられると（時点ｔ２）、図２（ａ）に示すように、比較器２２、２４の入力電位が電源ラインの電位ＶＢとなって、第１比較器としての比較器２２から、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されていることを表すハイレベルの判定信号Ｖｏ１が出力される。
【００６３】
また、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されている状態で、ＥＣＵ２への電源供給が開始され（時点ｔ１）、その後、入力スイッチ４Ｌの接点が閉じられると（時点ｔ２）、図２（ｂ）に示すように、比較器２２、２４の入力電位がグランドラインの電位ＶＧとなって、第２比較器としての比較器２４から、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されていることを表すハイレベルの判定信号Ｖｏ２が出力される。
【００６４】
次に、各比較器２２、２４の出力は、それぞれ、抵抗Ｒ５、Ｒ６を介して電源ラインにプルアップされており、更に、比較器２２の出力には、カソードが比較器２２の非反転入力端子に接続されたダイオードＤ１のアノードが接続されている。
【００６５】
このため、ＥＣＵ２への電源投入後に、入力端子Ｔｉに接続されたアクティブハイの入力スイッチ４Ｈの接点が一度閉じられ（つまり入力スイッチ４Ｈが一旦オン状態になり）、比較器２２からハイレベルの判定信号Ｖｏ１が出力されると、その後、入力スイッチ４Ｈがオフ状態になっても（図２（ａ）に示す時点ｔ３参照）、比較器２２がリセットされてその出力がローレベルになるまでは、比較器２２の非反転入力端子の電位がハイレベルに固定され、比較器２２からの出力がハイレベルに保持されることになる。
【００６６】
また次に、比較器２４の出力には、抵抗Ｒ７を介して、エミッタ接地されたＮＰＮ型のトランジスタＴｒ１のベースが接続されている。また、トランジスタＴｒ１のコレクタは、抵抗Ｒ８を介して、比較器２４の反転入力端子に接続されている。
【００６７】
このため、ＥＣＵ２への電源投入後に、入力端子Ｔｉに接続されたアクティブローの入力スイッチ４Ｌの接点が一度閉じられ（つまり、入力スイッチ４Ｌが一旦オン状態になり）、比較器２４からハイレベルの判定信号Ｖｏ２が出力されると、その後、入力スイッチ４Ｌがオフ状態になっても（図２（ｂ）に示す時点ｔ３参照）、比較器２４がリセットされてその出力がローレベルになるまでは、比較器２４の反転入力端子が、抵抗Ｒ８及びトランジスタＴｒ１を介してグランドラインに接地され、比較器２４からの出力がハイレベルに保持されることになる。
【００６８】
なお、本実施形態において、ダイオードＤ１、トランジスタＴｒ１、抵抗Ｒ７、Ｒ８は、本発明の保持回路に相当する。
次に、比較器２２の出力端子、及び、比較器２４の非反転入力端子には、これら各端子側をアノードとしてダイオードＤ２、Ｄ３がそれぞれ接続されており、このダイオードＤ２、Ｄ３のカソードは、パワーオンリセット回路９内に設けられたトランジスタＴｒ２のコレクタに接続されている。
【００６９】
パワーオンリセット回路９は、ＥＣＵ２に組み込まれて、ＥＣＵ２への電源投入直後に、ＣＰＵ８を始めとするＥＣＵ２内の各部を初期化するためのものであり、ＥＣＵ２への電源投入後に電源ラインから抵抗Ｒ１１を介して充電されるコンデンサＣ４と、このコンデンサＣ４への充電電圧と基準電位Ｖｒ０とを比較することにより、ＥＣＵ２への電源投入後、コンデンサＣ４への充電電圧が基準電位Ｖｒ０に達するまでの判定時間の間、ハイレベルの信号を出力する比較器５２と、比較器５２の出力と電源ラインとの間に設けられた抵抗Ｒ１２と、比較器５２の出力とトランジスタＴｒ２のベースとの間に設けられた抵抗Ｒ１３と、から構成されている。また、トランジスタＴｒ２は、ＮＰＮ型のトランジスタであり、そのエミッタはグランドラインに接地されている。
【００７０】
従って、ＥＣＵ２への電源投入直後には、トランジスタＴｒ２が、コンデンサＣ４の充電に要する一定時間だけオン状態となって、各比較器２２、２４の出力がグランドラインに接地され、各比較器２２、２４がリセットされることになる。
【００７１】
次に、入力切換回路３０には、上述した２つの双方向スイッチ３１、３２に加えて、アクティブ判定回路２０から腐食防止回路１０に至る判定信号Ｖｏ１、Ｖｏ２の伝送経路から各判定信号Ｖｏ１、Ｖｏ２を取り込み、これら各判定信号Ｖｏ１、Ｖｏ２の論理和をとるＯＲゲート３３と、ＯＲゲート３３からの出力を反転して双方向スイッチ３１の駆動信号として出力するインバータ（否定回路）３４と、ＯＲゲート３３からの出力を予め設定された遅延時間Ｔｄだけ遅延させて双方向スイッチ３２の駆動信号として出力する遅延回路３５と、が設けられている。
【００７２】
そして、ＥＣＵ２への電源投入直後には、アクティブ判定回路２０から出力される判定信号Ｖｏ１、Ｖｏ２が共にローレベルとなるため、ＯＲゲート３３の出力もローレベルとなるが、双方向スイッチ３１には、このローレベルの信号を反転したものが駆動信号として入力されることから、ＥＣＵ２への電源投入直後には、双方向スイッチ３１がオン状態となって、入力端子Ｔｉは、アクティブ判定回路２０に接続されることになる。
【００７３】
また、ＥＣＵ２への電源投入後、アクティブ判定回路２０の動作によって入力スイッチ４のアクティブレベルが判定されると、その判定結果に応じて、判定信号Ｖｏ１、Ｖｏ２の何れかがハイレベルとなるため、ＯＲゲート３３の出力もハイレベルとなり、双方向スイッチ３１がオフ状態となって、アクティブ判定回路２０が入力端子Ｔｉから切り離される。
【００７４】
一方、入力端子Ｔｉと腐食防止回路１０とを接続する双方向スイッチ３２には、遅延回路３５を介して、ＯＲゲート３３からの出力が駆動信号として入力されることから、双方向スイッチ３２は、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが判定された後、所定の遅延時間Ｔｄが経過してから、オン状態となり、入力端子Ｔｉに腐食防止回路１０が接続されることになる。
【００７５】
次に、腐食防止回路１０には、一端が信号入力ラインに接続されると共に他端が双方向スイッチ１１を介して電源ラインに接続され、双方向スイッチ１１のオン時にアクティブローの入力スイッチ４Ｌに接点腐食防止用の電流を流す定電流回路１２と、一端が信号入力ラインに接続されると共に他端が双方向スイッチ１３を介してグランドラインに接地され、双方向スイッチ１３のオン時にアクティブハイの入力スイッチ４Ｈに接点腐食防止用の電流を流す定電流回路１４とが設けられている。
【００７６】
なお、本実施形態では、双方向スイッチ１１と定電流回路１２とが本発明の第１通電回路に相当し、双方向スイッチ１３と定電流回路１４とが本発明の第２通電回路に相当する。
【００７７】
また、腐食防止回路１０には、これら２つの定電流回路１２、１４の何れか一方を選択的に動作させる駆動回路として、２つのＡＮＤゲート１７、１８が設けられている。そして、これら各ＡＮＤゲート１７、１８は、一方の入力端子に判定信号Ｖｏ２又はＶｏ１を受け、他方の入力端子にパルス発生回路５０から所定の腐食防止期間だけ出力されるパルス信号を受け、各入力端子が共にハイレベルであるときに、双方向スイッチ１１又は１３に駆動信号（ハイレベル）を出力する。
【００７８】
次に、パルス発生回路５０は、２つのＡＮＤゲート５２、５４と、ＯＲゲート５６と、ワンショットパルス発生回路５８とから構成されている。
そして、ＡＮＤゲート５２の一方の入力端子には、信号入力ラインが接続され、他方の入力端子には、判定信号Ｖｏ１の伝送経路が接続されている。従って、ＡＮＤゲート５２からは、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続され（Ｖｏ１：ハイレベル）、しかも、その入力スイッチ４Ｈがオン状態で信号入力ラインに電源ラインが接続（信号入力ライン：ハイレベル）されているときに、ハイレベルの信号が出力されることになる。
【００７９】
また、ＡＮＤゲート５４の一方の入力端子には、信号入力レベルを反転する反転回路を介して信号入力ラインが接続され、他方の入力端子には、判定信号Ｖｏ２の伝送経路が接続されている。従って、ＡＮＤゲート５４からは、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続され（Ｖｏ２：ハイレベル）、しかも、その入力スイッチ４Ｌがオン状態で信号入力ラインがグランドラインに接地（信号入力ライン：ローレベル）されているときに、ハイレベルの信号が出力されることになる。
【００８０】
そして、これら各ＡＮＤゲート５２、５４の出力は、ＯＲゲート５６の２つの入力端子にそれぞれ接続されており、ワンショットパルス発生回路５８は、このＯＲゲート５６からの出力がハイレベルになったときに、所定の腐食防止期間だけパルス信号（ハイレベル）を出力する。
【００８１】
従って、パルス発生回路５０からは、アクティブ判定回路２０にてアクティブレベルが判定された直後や入力スイッチ４がオフ状態からオン状態に切り換えられたときに、一定パルス幅のパルス信号（ハイレベル）が出力されることになる。
【００８２】
このため、腐食防止回路１０においては、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続され、その入力スイッチ４Ｌがオン状態であるときに、一定時間（腐食防止期間）だけ、ＡＮＤゲート１７からの出力がハイレベルとなり、双方向スイッチ１１がオンして、定電流回路１２が動作することになり、入力スイッチ４Ｌには、その動作期間中に接点腐食防止用の電流が流れて、接点に付着した酸化被膜等の汚れが除去されることになる。
【００８３】
また、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されているときには、その入力スイッチ４Ｈがオン状態であるときに、一定時間（腐食防止期間）だけＡＮＤゲート１８からの出力がハイレベルとなり、双方向スイッチ１３がオンして、定電流回路１４が動作することになり、入力スイッチ４Ｈには、その動作期間中に接点腐食防止用の電流が流れて、接点に付着した酸化被膜等の汚れが除去されることになる。
【００８４】
このように、本実施形態の入力ＩＣ６は、アクティブ判定回路２０にて、入力スイッチ４のアクティブレベルを判定し、その判定結果に基づき、腐食防止回路１０側で第１通電回路としての定電流回路１２を動作させるか、或いは第２通電回路としての定電流回路１４を動作させるかを切り換えるように構成されている。
【００８５】
このため、従来のように、腐食防止回路１０の動作を切り換えるための選択信号（入力スイッチ４のアクティブレベルに対応した信号）を、入力ＩＣ６の外部から入力する必要がなく、選択信号を入力するための部品や回路をＥＣＵ２に組み込む必要がない。従って、ＥＣＵ２の構成を簡単にして、その製造コストを低減することができる。
【００８６】
また、アクティブ判定回路２０は、入力スイッチ４のアクティブレベルを判定して、判定信号Ｖｏ１又はＶｏ２を出力すると、保持回路としてのダイオードＤ１若しくはトランジスタＴｒ１を介して、その出力を保持するように構成されていることから、例えば、入力スイッチがオフしたときにアクティブ判定回路２０からの出力が変化してしまう、といったことを防止し、アクティブレベル判定後の入力ＩＣ６の動作を安定化することができる。
【００８７】
次に、腐食防止回路１０には、入力端子ＴｉからＣＰＵ８に至る信号入力ラインを入力端子Ｔｉ側とＣＰＵ８側とに分断する形でスイッチ入力判定回路（以下、ＳＷ入力判定回路とも記載する）６０が設けられている。
【００８８】
このＳＷ入力判定回路６０は、入力端子Ｔｉ側の信号入力ラインが双方向スイッチ３２を介して入力端子Ｔｉに接続されているときに、信号入力ラインの電位から入力スイッチ４のオン／オフ状態を表すスイッチ信号を生成して、ＣＰＵ８に出力するためのものであり、図３に示すように構成されている。
【００８９】
すなわち、ＳＷ入力判定回路６０は、入力端子Ｔｉ側の信号入力ラインに電源電圧ＶＢを分圧して印加する分圧用の抵抗Ｒ２１、Ｒ２２と、非反転入力端子に入力端子Ｔｉ側の信号入力ラインが接続され、出力端子にＣＰＵ８側の信号入力ラインが接続された比較器６１と、電源電圧ＶＢを分圧する３つの抵抗Ｒ２３、Ｒ２４、Ｒ２５と、この３つの抵抗Ｒ２３〜Ｒ２５のうち、一端がグランドラインに接続された抵抗Ｒ２５に対して並列に接続され、抵抗Ｒ２５の両端を短絡するためのトランジスタＴｒ３と、このトランジスタＴｒ３のベースに判定信号Ｖｏ２の伝送経路を接続する抵抗Ｒ２６と、比較器６１の出力を電源ラインに接続する抵抗Ｒ２７と、から構成されている。
【００９０】
そして、比較器６１の反転入力端子は、上記３つの抵抗Ｒ２３〜Ｒ２５の内、一端が電源ラインに接続された抵抗Ｒ２３と、抵抗Ｒ２３、Ｒ２５に挟まれた抵抗Ｒ２４との間に接続されている。なお、トランジスタＴｒ３は、ＮＰＮ型であり、コレクタが抵抗Ｒ２４と抵抗Ｒ２５との接続点に接続され、エミッタがグランドラインに接地されている。
【００９１】
このように構成されたＳＷ入力判定回路６０においては、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されていれば、トランジスタＴｒ３がオフ状態に保持されるが、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されていれば、図４（ａ）、（ｂ）に示すように、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが判定された直後に、トランジスタＴｒ３がオフ状態からオン状態に切り換えられる。
【００９２】
そして、トランジスタＴｒ３がオフ状態であれば、比較器６１の反転入力端子には、抵抗Ｒ２３の抵抗値と抵抗Ｒ２４及びＲ２５の合成抵抗値とで決定される電圧「ＶＢ・（Ｒ２４＋Ｒ２５）／（Ｒ２３＋Ｒ２４＋Ｒ２５）」が印加されることから、比較器６１は、この電圧を基準電位Ｖｒ３として、入力端子Ｔｉの電位がこの基準電位Ｖｒ３よりも大きいか否かを判定し、その判定結果をスイッチ信号としてＣＰＵ８に出力することになる（図４（ａ）の時点ｔ１−ｔ２の区間、図４（ｂ）の時点ｔ１−ｔ１′の区間、参照）。
【００９３】
また、トランジスタＴｒ３がオン状態になれば、比較器６１の反転入力端子には、抵抗Ｒ２３の抵抗値と抵抗Ｒ２４の抵抗値とで決定される電圧「ＶＢ・Ｒ２４／（Ｒ２３＋Ｒ２４）」が印加されることから、比較器６１は、この電圧を基準電位Ｖｒ３として、入力端子Ｔｉの電位がこの基準電位Ｖｒ３よりも大きいか否かを判定し、その判定結果をスイッチ信号としてＣＰＵ８に出力することになる（図４（ａ）の時点ｔ２以降の区間、図４（ｂ）の時点ｔ１′以降の区間、参照）。
【００９４】
なお、抵抗Ｒ２３、Ｒ２４、Ｒ２５の抵抗値は、トランジスタＴｒ３がオフ状態であるときには、基準電位Ｖｒ３が、分圧抵抗Ｒ２１、Ｒ２２により生成される中間電圧「ＶＢ／２」よりも高い電位（例えば、３×ＶＢ／４）となり、トランジスタＴｒ３がオン状態であるときには、基準電位Ｖｒ３が、中間電圧「ＶＢ／２」よりも低い電位（例えば、ＶＢ／４）となるように設定されている。
【００９５】
この結果、入力端子Ｔｉに接続された入力スイッチ４の種類にかかわらず、ＳＷ入力判定回路６０からＣＰＵ８には、入力端子Ｔｉに接続された入力スイッチ４のオン／オフ状態に応じてハイ／ロー２段階に変化するスイッチ信号が出力されることになる。
【００９６】
ところで、ＣＰＵ８側で、このスイッチ信号から、入力スイッチ４のオン／オフ状態を検知するには、スイッチ信号の何れの信号レベルが、入力スイッチ４のオン状態を表すアクティブレベルであるのかを識別する必要がある。
【００９７】
そして、この識別のためには、例えば、アクティブ判定回路２０から出力される判定信号Ｖｏ１、Ｖｏ２の一方（若しくは両方）をＣＰＵ８に別途入力するようにしてもよいのであるが、このようにするには、入力ＩＣ６及びＣＰＵ８に判定信号入出力用の端子を設ける必要があり、従来のＣＰＵを利用することができなくなってしまう。
【００９８】
しかし、本実施形態では、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されているときには、入力切換回路３０の遅延回路３５による遅延時間Ｔｄを利用して、ＳＷ入力判定回路６０から略一定パルス幅のパルス信号（ハイレベル）をＣＰＵ８に出力させることができ、ＣＰＵ８側では、このパルス信号が入力されたか否かによって、入力端子Ｔｉに接続された入力スイッチ４の種別を識別することができるようになる。
【００９９】
以下、この理由について説明する。
まず、本実施形態では、入力切換回路３０が、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが判定されると、双方向スイッチ３１を速やかにオフし、双方向スイッチ３２については、その後所定の遅延時間Ｔｄが経過してからオンするように構成されている。
【０１００】
このため、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されているときに、ＳＷ入力判定回路６０内で基準電位Ｖｒ３がアクティブロー用に切り換えられるタイミング（図４（ａ）に示す時点ｔ２、図４（ｂ）に示す時点ｔ１′）は、入力切換回路３０内で双方向スイッチ３２がオン状態に切り換えられるタイミング（図４（ａ）、（ｂ）に示す時点ｔ４）よりも、遅延時間Ｔｄだけ早くなり、その遅延時間Ｔｄの間は、ＳＷ入力判定回路６０から、必ずハイレベルのスイッチ信号が出力されることになる（図４（ａ）の時点ｔ２−ｔ４の区間、図４（ｂ）の時点ｔ１′−ｔ４の区間、参照）。
【０１０１】
また、アクティブ判定回路２０は、入力スイッチ４がオン状態であるときに入力スイッチ４のアクティブレベルを判定して、判定信号Ｖｏ１、Ｖｏ２の何れかをハイレベルにするので、遅延回路３５の遅延時間Ｔｄを短時間に設定すれば、双方向スイッチ３２がオンされるときには、入力スイッチ４が必ずオン状態となるようにすることができる。
【０１０２】
そして、このように入力スイッチ４がオン状態であるときに双方向スイッチ３２がオンするように遅延時間Ｔｄを設定すれば、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されているときにＳＷ入力判定回路６０から最初に出力されるハイレベルのスイッチ信号は、遅延時間Ｔｄを越えてハイレベルになることはなく、遅延時間Ｔｄの経過後、必ずローレベルとなる（図４（ａ）、（ｂ）の時点ｔ４以降の区間参照）。
【０１０３】
なお、図４（ａ）は、入力スイッチ４Ｌの接点が開いた状態（つまりオフ状態）でＥＣＵ２へ電源が投入されたときのＳＷ入力判定回路６０の動作を表し、図４（ｂ）は、入力スイッチ４Ｌの接点が閉じた状態（つまりオン状態）でＥＣＵ２へ電源が投入されたときのＳＷ入力判定回路６０の動作を表しているが、この図から明らかなように、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されている場合には、電源投入時の接点の開閉状態にかかわらず、ＣＰＵ８にには、電源投入後に必ず一定パルス幅のパルス信号がスイッチ信号として入力されることになる。
【０１０４】
従って、本実施形態の入力ＩＣ６によれば、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されているときに、ＳＷ入力判定回路６０から一定パルス幅のパルス信号（ハイレベル）を出力して、ＣＰＵ８に対し入力スイッチ４の種別を通知することができ、ＣＰＵ８側では、そのパルス信号を利用して、入力端子Ｔｉに接続された入力スイッチ４の種別を識別することができるようになるのである。
【０１０５】
なお、本実施形態においては、ＳＷ入力判定回路６０内の抵抗Ｒ２１及びＲ２２が、本発明の第２電圧印加手段に相当し、比較器６１が本発明の第３比較器に相当し、基準電位Ｖｒ３が本発明の第３基準電位に相当し、トランジスタＴｒ３が本発明の基準電位変更手段に相当する。
【０１０６】
ところで、上記のように、ＣＰＵ８において、入力端子Ｔｉに接続された入力スイッチ４のアクティブレベルを判定するには、パワーオンリセット回路９から出力される図示しないリセット信号によってＣＰＵ８が再起動されたときに実行する初期化処理の一つとして、図５に示すアクティブレベル判定処理を実行するようにすればよい。
【０１０７】
すなわち、このアクティブレベル判定処理は、本発明の制御装置における判定手段に相当する処理であり、このアクティブレベル判定処理では、まず、Ｓ１１０（Ｓはステップを表す）にて、ＳＷ入力判定回路６０からのスイッチ信号の入力レベルＶｉｎを読み込み、Ｓ１２０にて、その入力レベルＶｉｎがハイレベルであるか否かを判定し、入力レベルＶｉｎがハイレベルでなければ、再度Ｓ１１０に移行する、といった手順で、ＳＷ入力判定回路６０からハイレベルのスイッチ信号が入力されるのを待つ。
【０１０８】
そして、Ｓ１２０にて、スイッチ信号の入力レベルＶｉｎがハイレベルであると判断されると、続くＳ１３０にて、計時用カウンタＣＮＴによる計時を開始した後、Ｓ１４０にて、ＳＷ入力判定回路６０からのスイッチ信号の入力レベルＶｉｎを読み込み、Ｓ１５０にて、その入力レベルＶｉｎがローレベルに反転したか否かを判定する。
【０１０９】
次に、Ｓ１５０にて、スイッチ信号の入力レベルＶｉｎがローレベルに反転していないと判定されると、Ｓ１６０に移行して、カウンタＣＮＴによる計時時間Ｔｈを読み込み、続くＳ１７０にて、計時時間Ｔｈが遅延回路３５による遅延時間Ｔｄを越えているか否かを判定し、計時時間Ｔｈが遅延時間Ｔｄを越えていなければ、再度Ｓ１４０に移行する。
【０１１０】
また、Ｓ１７０にて、カウンタＣＮＴによる計時時間Ｔｈが遅延時間Ｔｄを越えたと判定された場合には、入力端子Ｔｉにはアクティブハイの入力スイッチ４Ｈが接続されており、この入力スイッチ４Ｈがオフされたものと判断できるので、Ｓ１８０に移行して、ＳＷ入力判定回路６０から入力されるスイッチ信号のアクティブレベルはハイレベルであること（ハイアクティブ）をメモリに記憶し、当該処理を終了する。
【０１１１】
一方、Ｓ１５０にて、スイッチ信号の入力レベルＶｉｎがローレベルに反転したと判定された場合には、スイッチ信号がハイレベルになった時間が、遅延時間Ｔｄを越えておらず、入力端子Ｔｉにはアクティブローの入力スイッチ４Ｌが接続されていると判断できるので、Ｓ１９０に移行して、ＳＷ入力判定回路６０から入力されるスイッチ信号のアクティブレベルはローレベルであること（ローアクティブ）をメモリに記憶し、当該処理を終了する。
【０１１２】
以上のように、ＣＰＵ８が、起動直後にアクティブレベル判定処理を実行して、スイッチ信号のアクティブレベルをメモリに記憶するようにすれば、その後、ＣＰＵ８が通常制御に移行した際に、スイッチ信号の入力レベルとメモリに記憶したアクティブレベルとから、入力スイッチ４がオン状態かオフ状態かを正確に識別して、そのオン／オフ状態に応じた制御を正確に実行することができるようになる。
【０１１３】
そして、本実施形態の入力ＩＣ６によれば、入力スイッチ４のアクティブレベルをＣＰＵ８に通知するために、専用の信号経路を設ける必要がないので、ＣＰＵ８（延いてはＥＣＵ２）のコストアップを招くことなく、ＣＰＵ２にて、入力スイッチ４のオン／オフ状態に応じた制御を実行させることができる。
［第２実施形態］
ところで、例えば、入力スイッチ４が電気負荷へ電源供給を行うか否かを切り換える電源スイッチである場合には、図６に示すように、入力端子Ｔｉに、入力スイッチ４と電気負荷とが接続されることになるが、上記実施形態の入力ＩＣ６において、入力端子Ｔｉに電気負荷が接続されると、入力スイッチ４の接点が開いているとき（つまり入力スイッチ４がオン状態であるとき）に、アクティブ判定回路２０を介して電気負荷に電流が流れてしまい、アクティブ判定回路２０にて、入力スイッチ４のアクティブレベルが誤判定されることが考えられる。
【０１１４】
つまり、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されている場合には、図６（ａ）に示すように、電気負荷は入力端子Ｔｉとグランドラインとの間に設けられることになるため、入力スイッチ４Ｈのオフ時には、アクティブ判定回路２０側から電気負荷へと電流が流れ、比較器２２、２４の入力電位が、抵抗Ｒ１、Ｒ２の抵抗値で決定される中間電位「ＶＢ／２」よりも小さくなって、入力スイッチ４Ｈとは対応しない比較器２４の出力Ｖｏ２がハイレベルになってしまうことが考えられる。
【０１１５】
また、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されている場合には、図６（ｂ）に示すように、電気負荷は電源ラインと入力端子Ｔｉとの間に設けられることになるため、入力スイッチ４Ｌのオフ時には、電気負荷が接続された外部の電源ラインからアクティブ判定回路２０へと電流が流れ、比較器２２、２４の入力電位が、抵抗Ｒ１、Ｒ２の抵抗値で決定される中間電位「ＶＢ／２」よりも大きくなって、入力スイッチ４Ｌとは対応しない比較器２２の出力Ｖｏ１がハイレベルになってしまうことが考えられる。
【０１１６】
また、入力端子Ｔｉに電気負荷が接続されている場合、仮に、アクティブ判定回路２０にて入力スイッチ４のアクティブレベルが正確に判定されたとしても、その後、入力切換回路３０を介して、入力端子Ｔｉの接続先が、アクティブ判定回路２０から腐食防止回路１０側に切り換えられると、入力スイッチ４がオフ状態になったときに、上記と同様に、ＳＷ入力判定回路６０を介して電気負荷に電流が流れ、比較器６１の入力電位が中間電位「ＶＢ／２」から大きくずれることから、特に入力スイッチ４がアクティブローである場合に、比較器６１からの出力が、入力スイッチ４のオン／オフ状態に応じて変化しなくなることが考えられる。
【０１１７】
そこで、こうした問題を防止するためには、アクティブ判定回路２０及び入力切換回路３０を、それぞれ、図７に示すように構成するとよい。
以下、これら各回路の構成及び動作について説明する。なお、図７は第２実施形態のスイッチ信号入力装置（入力ＩＣ６）の構成を表す構成図であり、特にアクティブ判定回路２０及び入力切換回路３０の詳細を表している。
【０１１８】
本実施形態のアクティブ判定回路２０は、基本的な構成は第１実施形態のものと同じであり、異なる点は、次の通りである。
すなわち、本実施形態のアクティブ判定回路２０においては、比較器２２の非反転入力端子を入力端子Ｔｉに接続する経路上に、抵抗Ｒ３に代えて、入力端子Ｔｉ側をアノード、比較器２２側をカソードとしてダイオードＤ４が設けられており、また、比較器２４の反転入力端子を入力端子Ｔｉに接続する経路上には、抵抗Ｒ４に代えて、比較器２４側をアノード、入力端子Ｔｉ側をカソードとしてダイオードＤ５が設けられている。
【０１１９】
このため、入力端子Ｔｉと比較器２２との間の経路では、電流方向が入力端子Ｔｉから比較器２２に向かう一方向に規制され、入力端子Ｔｉと比較器２４との間の経路では、電流方向が比較器２４から入力端子Ｔｉに向かう一方向に規制されることになる。
【０１２０】
また、本実施形態のアクティブ判定回路２０においては、入力端子Ｔｉに電源電圧を分圧した電圧ＶＢ／２を直接印加する分圧用の抵抗Ｒ１、Ｒ２に代えて、ダイオードＤ４と比較器２２との間の経路、及びダイオードＤ５と比較器２４との間の経路に、それぞれ、分圧電圧ＶＢ／２を印加するための抵抗Ｒ３１、Ｒ３２及びＲ３３、Ｒ３４が設けられている。
【０１２１】
そして、アクティブハイ判定用の比較器２２の基準電位Ｖｒ１（第１基準電位）には、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌと電気負荷とが接続され、入力スイッチ４Ｌがオフ状態になっているときに、比較器２２の非反転入力端子に生じると想定される電位Ｖｘ１（例えば、ＶＢ・７／８：図８（ｂ）参照）よりも高く、電源ラインの電位ＶＢからダイオードＤ４の順方向電圧Ｖｆ（約０．７Ｖ）を減じた電位「ＶＢ−Ｖｆ」よりも低い電位「（ＶＢ−Ｖｆ）＞Ｖｒ１＞Ｖｘ１」が設定されている。
【０１２２】
また、アクティブロー判定用の比較器２４の基準電位Ｖｒ２（第２基準電位）には、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈと電気負荷とが接続され、入力スイッチ４Ｈがオフ状態になっているときに、比較器２４の反転入力端子に生じると想定される電位Ｖｘ２（例えば、ＶＢ・１／８：図８（ａ）参照）よりも低く、グランドラインの電位ＶＧにダイオードＤ４の順方向電圧Ｖｆ（約０．７Ｖ）を加えた電位「ＶＧ＋Ｖｆ」よりも高い電位「Ｖｘ２＞Ｖｒ２＞（ＶＧ＋Ｖｆ）」が設定されている。
【０１２３】
従って、本実施形態のアクティブ判定回路２０によれば、図８（ｂ）に示すように、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌと電気負荷とが接続されていて、入力スイッチ４Ｌの接点が開いている場合に、ダイオードＤ４に電流が流れて、第１比較器２２の非反転入力端子が中間電位「ＶＢ／２」よりも高い電位Ｖｘ１になったとしても、第１基準電位Ｖｒ１はこの電位Ｖｘ１よりも高い電位に設定されていることから、第１比較器２２から、入力スイッチ４がアクティブハイであることを表すハイレベルの判定信号Ｖｏ１が出力されるのを防止できる。
【０１２４】
また、この場合、入力スイッチ４Ｌの接点が閉じられると、第２比較器２４の非反転入力端子がグランド電位ＶＧにダイオードＤ５の順方向電圧Ｖｆを加えた電位になるが、基準電位Ｖｒ２はこの電位よりも高い電位に設定されていることから、第２比較器２４から出力される判定信号Ｖｏ２はハイレベルとなり、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されていることが正確に判定されることになる。
【０１２５】
また、図８（ａ）に示すように、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈと電気負荷とが接続されていて、入力スイッチ４Ｈの接点が開いている場合に、ダイオードＤ５に電流が流れて、第２比較器２４の反転入力端子が中間電位「ＶＢ／２」よりも低い電位Ｖｘ２になったとしても、第２基準電位Ｖｒ２はこの電位Ｖｘ２よりも低い電位に設定されていることから、第２比較器２４から、入力スイッチ４がアクティブローであることを表すハイレベルの判定信号Ｖｏ２が出力されるのを防止できる。
【０１２６】
また、この場合、入力スイッチ４Ｈの接点が閉じられると、第１比較器２２の非反転入力端子が電源ラインからダイオードＤ４の順方向電圧Ｖｆを減じた電位になるが、基準電位Ｖｒ１はこの電位よりも低い電位に設定されていることから、第１比較器２２から出力される判定信号Ｖｏ１はハイレベルとなり、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されていることが正確に判定されることになる。
【０１２７】
よって、本実施形態のアクティブ判定回路２０によれば、入力スイッチ４と共に電気負荷が入力端子Ｔｉに接続された場合であっても、その入力スイッチ４のアクティブレベルを正確に判定することができるようになる。
【０１２８】
なお、本実施形態のアクティブ判定回路２０において、ダイオードＤ４は本発明の第１ダイオードに相当し、ダイオードＤ５は本発明の第２ダイオードに相当し、抵抗Ｒ３１〜Ｒ３４は、本発明の第１電圧印加手段に相当する。
【０１２９】
次に、本実施形態の入力切換回路３０は、第１実施形態の入力切換回路３０に対して、双方向スイッチ３７と２つのダイオードＤ６、Ｄ７を追加することにより構成されている。
【０１３０】
すなわち、本実施形態の入力切換回路３０においては、入力端子Ｔｉと腐食防止回路１０とを接続する双方向スイッチ３２に対して、ダイオードＤ６が直列に接続され、これら双方向スイッチ３２とダイオードＤ６との直列回路に対して、双方向スイッチ３７とダイオードＤ７との直列回路が並列に接続されている。
【０１３１】
またダイオードＤ６は、双方向スイッチ３２を通過する電流の方向を、腐食防止回路１０側から入力端子Ｔｉ側への一方向に規制するよう、腐食防止回路１０側をアノード、入力端子Ｔｉ側をカソードとして、双方向スイッチ３２に直列に接続されている。
【０１３２】
また、ダイオードＤ７は、双方向スイッチ３７を通過する電流の方向を、入力端子Ｔｉ側から腐食防止回路１０側への一方向に規制するよう、入力端子Ｔｉ側をアノード、腐食防止回路１０側をカソードとして、双方向スイッチ３７に直列に接続されている。
【０１３３】
そして、双方向スイッチ３２に駆動信号（ハイレベル）を入力する遅延回路３５には、入力端子Ｔｉにアクティブローの入力スイッチ４Ｌが接続されているときにアクティブ判定回路２０から出力される判定信号Ｖｏ２（ハイレベル）が入力され、双方向スイッチ３２は、この遅延回路３５にて遅延された判定信号Ｖｏ２（ハイレベル）によりＯＮ状態に切り換えられる。
【０１３４】
また、双方向スイッチ３７には、入力端子Ｔｉにアクティブハイの入力スイッチ４Ｈが接続されているときにアクティブ判定回路２０から出力される判定信号Ｖｏ１（ハイレベル）が直接入力され、双方向スイッチ３７は、この判定信号Ｖｏ１（ハイレベル）によりオン状態に切り換えられる。
【０１３５】
このように構成された本実施形態の入力切換回路３０においては、アクティブローの入力スイッチ４Ｌと電気負荷とが入力端子Ｔｉに接続されている場合、アクティブ判定回路２０からの判定信号Ｖｏ２により、双方向スイッチ３２がＯＮ状態となるが、この双方向スイッチ３２には、ダイオードＤ６が直列接続されているため、入力スイッチ４Ｌがオフ状態であるときに、外部の電源ラインから電気負荷を通って腐食防止回路１０側に電流が流れることはなく、ＳＷ入力判定回路６０内の比較器６１の入力電位を中間電位ＶＢ／２に保持できる。このため、入力スイッチ４Ｌのオフ時に、ＳＷ入力判定回路６０からハイレベルの信号が出力されるのを防止できる。
【０１３６】
また、入力スイッチ４Ｌがオン状態になったときには、ダイオードＤ６を介して、腐食防止回路１０側から入力スイッチ４Ｌを通ってグランドラインへと電流が流れることから、比較器６１の入力電位は、図４に示したようにグランドラインの電位ＶＧとはならず、グランドラインの電位ＶＧにダイオードＤ６の順方向電圧Ｖｆを加えた値となるが、この電位は基準電位Ｖｒ３に比べて極めて小さいことから、ＳＷ入力判定回路６０内の比較器６１にて、入力スイッチ４Ｌのオン／オフ状態が誤判定されることはない。
【０１３７】
一方、アクティブハイの入力スイッチ４Ｈと電気負荷とが入力端子Ｔｉに接続されている場合、アクティブ判定回路２０からの判定信号Ｖｏ１により、双方向スイッチ３７がＯＮ状態となるが、この双方向スイッチ３７には、ダイオードＤ７が直列接続されているため、入力スイッチ４Ｈがオフ状態であるときに、腐食防止回路１０側から電気負荷を通ってグランドラインへと電流が流れることはなく、ＳＷ入力判定回路６０内の比較器６１の入力電位は中間電位ＶＢ／２に保持される。
【０１３８】
また、入力スイッチ４Ｈがオン状態になったときには、外部の電源ラインから入力スイッチ４Ｈ、ダイオードＤ７を通って腐食防止回路１０へと電流が流れることから、比較器６１の入力電位は、電源ラインの電位ＶＢからダイオードＤ７の順方向電圧Ｖｆを減じた値となるが、この電位はアクティブハイの入力スイッチ４Ｈに対する基準電位Ｖｒ３に比べて充分大きいことから、ＳＷ入力判定回路６０内の比較器６１にて、入力スイッチ４Ｈのオン／オフ状態が誤判定されることはない。
【０１３９】
よって、本実施形態の入力切換回路３０によれば、入力端子Ｔｉに入力スイッチ４と共に電気負荷が接続された場合であっても、腐食防止回路内のＳＷ入力判定回路６０に対して、入力スイッチ４のオン／オフ状態を表すスイッチ信号を正確に生成させることができる。
【０１４０】
なお、本実施形態の入力切換回路３０において、双方向スイッチ３２は本発明の第１スイッチに相当し、ダイオードＤ６は本発明の第３ダイオードに相当し、双方向スイッチ３７は本発明の第２スイッチに相当し、ダイオードＤ７は本発明の第４ダイオードに相当する。
【０１４１】
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内にて、種々の態様を採ることができる。
例えば、上記実施形態では、自動車に搭載される電子制御装置に入力ＩＣとして組み込まれるスイッチ信号入力装置について説明したが、本発明は、接点を有する入力スイッチに接続されて、その入力スイッチのオン／オフ状態を表すスイッチ信号を後段の回路に出力する装置であれば、どのような装置であっても上記実施形態と同様に適用して、同様の効果を得ることができる。
【図面の簡単な説明】
【０１４２】
【図１】第１実施形態のスイッチ信号入力装置全体の構成を表す構成図である。
【図２】アクティブ判定回路の動作を説明するタイムチャートである。
【図３】スイッチ入力判定回路の構成を表す回路図である。
【図４】入力スイッチがアクティブローであるときに生成されるパルス信号の説明図である。
【図５】ＣＰＵにて実行されるアクティブレベル判定処理を表すフローチャートである。
【図６】入力端子に外部負荷が接続された場合の問題点を説明する説明図である。
【図７】第２実施形態のスイッチ信号入力装置全体の構成を表す構成図である。
【図８】第２実施形態において入力端子に外部負荷が接続された場合の動作を表す説明図である。
【図９】従来のスイッチ信号入力装置の構成を表す回路図である。
【符号の説明】
【０１４３】
２…電子制御装置（ＥＣＵ）、４，４Ｈ，４Ｌ…入力スイッチ、６…スイッチ信号入力装置（入力ＩＣ）、８…マイクロコンピュータ（ＣＰＵ）、９…パワーオンリセット回路、１０…腐食防止回路、１１，１３…双方向スイッチ、１２，１４…定電流回路、１７，１８…ＡＮＤゲート、２０…アクティブ判定回路、２２…第１比較器、２４…第２比較器、３０…入力切換回路、３１，３２，３７…双方向スイッチ、３３…ＯＲゲート、３４…インバータ、３５…遅延回路、３６…双方向スイッチ、３７…双方向スイッチ、５０…パルス発生回路、５２，５４…ＡＮＤゲート、５２…比較器、５６…ＯＲゲート、５８…ワンショットパルス発生回路、６０…スイッチ入力判定回路（ＳＷ入力判定回路）、６１…比較器、Ｄ１〜Ｄ７…ダイオード、Ｔｒ１〜Ｔｒ３…トランジスタ。
【図１】
2007250392.tif 000003
【図２】
2007250392.tif 000004
【図３】
2007250392.tif 000005
【図４】
2007250392.tif 000006
【図５】
2007250392.tif 000007
【図６】
2007250392.tif 000008
【図７】
2007250392.tif 000009
【図８】
2007250392.tif 000010
【図９】
2007250392.tif 000011