(57)【要約】【課題】薄膜トランジスタがゲート電極に正バイアスが印加され続ける時に閾値電圧が増大するという従来の問題を解決するマルチチャネル薄膜トランジスタ構造を提供する。【解決手段】マルチチャネル薄膜トランジスタ構造は、第１の導電層、絶縁層、半導体層及び第２の導電層を備える。第１の導電層は、基板上に配置され、ゲート電極１２２を有する。絶縁層は、第１の導電層上を覆う。半導体層は、ゲート電極１２２の上方にある絶縁層上に配置され、複数の島状半導体層１４２を有する。第２の導電層は、絶縁層及び半導体層上に配置され、ソース電極１５２及びドレイン電極１５４を有する。島状半導体層１４２は、それぞれ一方の端部がソース電極１５２と電気的に接続され、他方の端部がドレイン電極１５４と電気的に接続されている。【選択図】図１
2007300060.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、ゲート電極を有する第１の導電層と、
第１の導電層上を覆う絶縁層と、
ゲート電極の上方にある絶縁層上に形成され、複数の島状半導体層を有する半導体層と、  絶縁層及び半導体層上に形成され、ソース電極及びドレイン電極を有する第２の導電層とを備え、
島状半導体層は、それぞれ一方の端部がソース電極と電気的に接続され、他方の端部がドレイン電極と電気的に接続されていることを特徴とする、マルチチャネル薄膜トランジスタ構造。
【請求項２】
島状半導体層は、チャネル幅Ｗ及びチャネル長Ｌを有し、チャネル幅Ｗが全て同じ幅でなくともよいことを特徴とする、請求項１に記載のマルチチャネル薄膜トランジスタ構造。
【請求項３】
半導体層は、島状半導体層と電気的に接続された接続構造を有することを特徴とする、請求項１に記載のマルチチャネル薄膜トランジスタ構造。
【請求項４】
ソース電極及びドレイン電極の一方がＵ字状構造を有し、他方がＵ字状構造の中に形成された突起部を有し、突起部とＵ字状構造の間に、島状半導体層が２組配列されていることを特徴とする、請求項１に記載のマルチチャネル薄膜トランジスタ構造。
【請求項５】
基板上に形成されたレジスト層と、
レジスト層及び基板上に形成され、ソース電極及びドレイン電極を有する第１の導電層と、
レジスト層及び第１の導電層上に形成され、一方の端部がソース電極と電気的に接続され、他方の端部がドレイン電極と電気的に接続された複数の島状半導体層を有する半導体層と、
半導体層及び第１の導電層上を覆う絶縁層と、
絶縁層上に形成され、島状半導体層の上方に形成されたゲート電極を有する第２の導電層と
を備えることを特徴とする、マルチチャネル薄膜トランジスタ構造。
【請求項６】
島状半導体層は、チャネル幅Ｗ及びチャネル長Ｌを有し、チャネル幅Ｗが全て同じ幅でなくともよいことを特徴とする、請求項５に記載のマルチチャネル薄膜トランジスタ構造。
【請求項７】
半導体層は、島状半導体層と電気的に接続された接続構造を有することを特徴とする、請求項５に記載のマルチチャネル薄膜トランジスタ構造。
【請求項８】
ソース電極及びドレイン電極の一方がＵ字状構造を有し、他方がＵ字状構造の中に形成された突起部を有し、突起部とＵ字状構造の間に、島状半導体層が２組配列されていることを特徴とする、請求項５に記載のマルチチャネル薄膜トランジスタ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ構造に関し、特にマルチチャネル薄膜トランジスタ構造に関する。
【背景技術】
【０００２】
現在の表示装置の技術は、駆動方式によりパッシブ（passive）マトリクス型とアクティブ（active）マトリクス型の二種類に分けられる。そして、アクティブマトリクス型表示装置には、一般に各画素のスイッチング素子として薄膜トランジスタが用いられる。そして、この薄膜トランジスタのゲート電極には、正バイアスを印加し続けるか、高いデューティサイクル（duty cyrcle）を有する正バイアスを印加しなければならないため、薄膜トランジスタに閾値電圧（Ｖｔｈ）のシフト（shift）が発生し、駆動電流を低減させて表示装置の品質が下がることがあった。
【０００３】
例えば、有機発光ダイオード（Organic Light Emitting Diode：ＯＬＥＤ）表示装置及び高分子発光ダイオード（Polymer Light Emitting Diode：ＰＬＥＤ）表示装置の画素構造には、通常、スイッチング薄膜トランジスタ（switching TFT）及び駆動薄膜トランジスタ（driving TFT）が必要であった。スイッチング薄膜トランジスタは、画像情報を蓄積容量に入力するときのスイッチ及びアドレスとして用いられ、駆動薄膜トランジスタは、有機発光ダイオード素子の駆動に用いられる。駆動薄膜トランジスタのゲート電極は、正バイアスが印加され続けられるため、チャネル層と絶縁層の間の界面（interface）が劣化し、閾値電圧の増大が発生しやすかった。有機発光ダイオードは、電流駆動素子の一種であるため、有機発光ダイオード素子を流れる電流がその発光強度を決定した。駆動薄膜トランジスタの閾値電圧を増大させると、有機発光ダイオード素子を流れる電流が減って有機発光ダイオード素子の輝度を下げ、有機発光ダイオード表示装置の表示品質に悪影響を与えることがあった。
【０００４】
また、上述の薄膜トランジスタの閾値電圧のシフト現象は、表示装置の表示品質に重大な影響を与えることがあった。そのため、薄膜トランジスタに閾値電圧のシフトが発生することを防ぐ薄膜トランジスタ構造が望まれていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、薄膜トランジスタがゲート電極に正バイアスが印加され続ける時に閾値電圧が増大するという従来の問題を解決するマルチチャネル薄膜トランジスタ構造を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、基板上に形成され、ゲート電極を有する第１の導電層と、前記第１の導電層上を覆う絶縁層と、前記ゲート電極の上方にある前記絶縁層上に形成され、複数の島状半導体層を有する半導体層と、前記絶縁層及び前記半導体層上に形成され、ソース電極及びドレイン電極を有する第２の導電層とを備え、前記島状半導体層は、それぞれ一方の端部が前記ソース電極と電気的に接続され、他方の端部が前記ドレイン電極と電気的に接続されていることを特徴とするマルチチャネル薄膜トランジスタ構造に関する。
【０００７】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記島状半導体層は、チャネル幅Ｗ及びチャネル長Ｌを有し、前記チャネル幅Ｗが全て同じ幅でなくともよいことを特徴とする。
【０００８】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記半導体層は、前記島状半導体層と電気的に接続された接続構造を有することを特徴とする。
【０００９】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記ソース電極及び前記ドレイン電極の一方がＵ字状構造を有し、他方が前記Ｕ字状構造の中に形成された突起部を有し、前記突起部と前記Ｕ字状構造の間に、前記島状半導体層が２組配列されていることを特徴とする。
【００１０】
本発明の一態様は、基板上に配置されたレジスト層と、前記レジスト層及び前記基板上に形成され、ソース電極及びドレイン電極を有する第１の導電層と、前記レジスト層及び前記第１の導電層上に形成され、一方の端部が前記ソース電極と電気的に接続され、他方の端部が前記ドレイン電極と電気的に接続された複数の島状半導体層を有する半導体層と、前記半導体層及び前記第１の導電層上を覆う絶縁層と、前記絶縁層上に形成され、前記島状半導体層の上方に形成されたゲート電極を有する第２の導電層とを備えることを特徴とするマルチチャネル薄膜トランジスタ構造に関する。
【００１１】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記島状半導体層は、チャネル幅Ｗ及びチャネル長Ｌを有し、前記チャネル幅Ｗが全て同じ幅でなくともよいことを特徴とする。
【００１２】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記半導体層は、前記島状半導体層と電気的に接続された接続構造を有することを特徴とする。
【００１３】
本発明の一態様は、マルチチャネル薄膜トランジスタ構造であって、前記ソース電極及び前記ドレイン電極の一方がＵ字状構造を有し、他方が前記Ｕ字状構造の中に形成された突起部を有し、前記突起部と前記Ｕ字状構造の間に、前記島状半導体層が２組配列されていることを特徴とする。
【発明の効果】
【００１４】
本発明のマルチチャネル薄膜トランジスタ構造は、互いに並列接続された複数のチャネルが形成された島状半導体構造を有するため、島状半導体構造のＷ／Ｌが小さい。そのため、マルチチャネル薄膜トランジスタのゲート電極に正バイアスが長時間印加された状態でも、閾値電圧のシフト量を従来のものよりも小さくすることができる。
【００１５】
また、本発明のマルチチャネル薄膜トランジスタ構造は、ボトムゲート型ＴＦＴ構造及びトップゲート型ＴＦＴ構造に適用することができる上、アモルファスシリコンで島状半導体構造を形成することができる。
【発明を実施するための最良の形態】
【００１６】
（第１実施形態）
図１及び図２を参照する。図１は、本発明の第１実施形態によるボトムゲート型ＴＦＴ構造を示す模式図である。図２は、図１の線Ａ−Ａ’に沿った断面図である。図１及び図２に示すように、薄膜トランジスタ１００は、有機発光ダイオード表示装置又は高分子発光ダイオード表示装置の駆動薄膜トランジスタである。この薄膜トランジスタ１００は、第１の導電層１２０、絶縁層１３０、半導体層１４０及び第２の導電層１５０を含む。第１の導電層１２０は、基板１１０上に形成され、ゲート電極１２２を有する。第１の導電層１２０上は絶縁層１３０により覆われる。半導体層１４０は、ゲート電極１２２の上方にある絶縁層１３０上に形成され、この半導体層１４０は、複数の島状半導体層１４２を有する。第２の導電層１５０は、絶縁層１３０及び半導体層１４０上に形成され、この第２の導電層１５０は、ソース電極１５２及びドレイン電極１５４を有する。半導体層１４０と第２の導電層１５０の間にはオーミックコンタクト層１４５（例えばｎ型不純物層）が形成されている。島状半導体層１４２は、一方の端部がソース電極１５２と電気的に接続され、他方の端部がドレイン電極１５４と電気的に接続されている。
【００１７】
薄膜トランジスタ１００の基板１１０は、ガラスなどからなる。第１の導電層１２０は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、アルミニウム合金、又はこれらの組み合わせからなる。絶縁層１３０は窒化ケイ素などからなり、半導体層１４０はアモルファスシリコンなどからなり、第２の導電層１５０は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、又はこれらの組み合わせからなる。ゲート電極１２２、島状半導体層１４２、ソース電極１５２及びドレイン電極１５４は、複数のフォトリソグラフィ工程により形成されてもよい。
【００１８】
薄膜トランジスタ１００のチャネル構造は、並列接続された複数の島状半導体層１４２により形成される。この島状半導体層１４２は、それぞれチャネル幅Ｗ及びチャネル長Ｌを有し、チャネル幅とチャネル長との比はＷ／Ｌである。一般にチャネル長とチャネル幅の総和が等しい状態では、並列接続された島状半導体層１４２が多いほど、各島状半導体層１４２の電流がより均一に分配され、島状半導体層１４２に劣化現象が発生することを防ぐことができる。つまり、島状半導体層１４２のチャネル幅が小さいほど、薄膜トランジスタ１００における閾値電圧のシフト現象を改善することができる。しかし、チャネル幅が小さすぎる場合、島状半導体層１４２の製作は困難となる。本実施形態の薄膜トランジスタ１００は、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌ（例えば約７／４）が同じである５つの島状半導体層１４２を有する。これら島状半導体層１４２のチャネル幅Ｗの総和とチャネル長Ｌの比は約３５／４である。ここで注意しなければならないことは、これら島状半導体層１４２は様々なチャネル幅とチャネル長の比Ｗ／Ｌを有することができるという点である。つまり、これら島状半導体層１４２は、同じチャネル長Ｌを有し、異なるチャネル幅Ｗを有してもよい。
【００１９】
（第２実施形態）
図３及び図４を参照する。図３は、本発明の第２実施形態によるトップゲート型ＴＦＴ構造を示す模式図である。図４は、図３の線Ｂ−Ｂ’に沿った断面図である。図３及び図４に示すように、薄膜トランジスタ２００は、レジスト層２１０、第１の導電層２２０、半導体層２３０、第１の絶縁層２４０及び第２の導電層２５０を含む。レジスト層２１０は、基板１１０上に形成され、レジスト層２１０はレジスト構造２１２を有する。第１の導電層２２０は、レジスト層２１０及び基板１１０上に形成され、第１の導電層２２０は、ソース電極２２２及びドレイン電極２２４を有する。半導体層２３０は、レジスト層２１０及び第１の導電層２２０上に形成され、複数の島状半導体層２３２を有する。この島状半導体層２３２は、それぞれ一方の端部がソース電極２２２と電気的に接続され、他方の端部がドレイン電極２２４と電気的に接続されている。半導体層２３０及び第１の導電層２２０上は、第１の絶縁層２４０により覆われている。第１の絶縁層２４０上にはゲート電極２５２を有する第２の導電層２５０が形成され、ゲート電極２５２は島状半導体層２３２の上方に形成されている。薄膜トランジスタ２００は、例えば第１の導電層２２０と半導体層２３０の間に配置されたオーミックコンタクト層２４５と、第２の絶縁層２６０とを有する。第２の絶縁層２６０は、第２の導電層２５０及び第１の絶縁層２４０上を覆う。
【００２０】
薄膜トランジスタ２００の基板１１０は、ガラスなどからなる。第１の導電層２２０は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、アルミニウム合金、又はこれらの組み合わせからなる。半導体層２３０はアモルファスシリコンからなる。第１の絶縁層２４０及び第２の絶縁層２６０は窒化ケイ素などからなる。第２の導電層２５０は、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、又はこれらの組み合わせからなる。オーミックコンタクト層２４５は、例えばｎ型不純物層である。レジスト構造２１２は、樹脂（resin）、Ｃｒ、Ｗ、Ｔａ、Ｔｉ、Ｍｏ、又はこれらの組み合わせからなる。
【００２１】
（第３実施形態）
図５は、本発明の第３実施形態による薄膜トランジスタ構造を示す模式図である。本実施形態は、図２に示すようにボトムゲート型ＴＦＴ構造に形成したり、図４に示すようにトップゲート型ＴＦＴ構造に形成したりしてもよい。本実施形態の薄膜トランジスタのソース構造及びドレイン構造は、上述の実施形態と異なり、特殊な形状をしている。図５に示す薄膜トランジスタ３００は、ボトムゲート型ＴＦＴ構造であり、この薄膜トランジスタ３００は、ゲート電極３３０、複数の島状半導体層３４０、ソース電極３１０及びドレイン電極３２０を含む。ソース電極３１０はＵ字状構造を有し、ドレイン電極３２０は、Ｕ字状構造の中に配置された突起部３２２を有する。島状半導体層３４０は、例えば突起部３２２とＵ字状構造の間に２組を配列する方式で配置されている。さらに詳細には、第１組の島状半導体層３４０ａは、突起部３２２及びソース電極の一方の端部３１２と電気的に接続され、第２組の島状半導体層３４０ｂは、突起部３２２及びソース電極の他方の端部３１４と電気的に接続されている。本実施形態の薄膜トランジスタ３００には、島状半導体層３４０が２列配置されているため、同一の薄膜トランジスタ構造の中にさらに多くの島状半導体層３４０を配置することにより、各島状半導体層３４０の電流を均一に分配し、薄膜トランジスタ３００の閾値電圧のシフト現象を改善することができる。
【００２２】
（第４実施形態）
図６は、本発明の第４実施形態による薄膜トランジスタ構造を示す模式図である。本実施形態は、図２に示すようにボトムゲート型ＴＦＴ構造に形成したり、図４に示すようにトップゲート型ＴＦＴ構造に形成したりすることができる。図６に示す薄膜トランジスタ４００はトップゲート型ＴＦＴ構造であり、この薄膜トランジスタ４００は、ゲート電極２５２、複数の島状半導体層２３２、ソース電極２２２及びドレイン電極２２４を含む。薄膜トランジスタ４００の半導体層は、複数の島状半導体層２３２の他に接続構造４０１を含み、少なくとも２つの島状半導体層２３２が電気的に接続されているが、この接続構造の幅ｄは、島状半導体層２３２の幅Ｄよりも小さい。この薄膜トランジスタ４００の構造は、同様に各島状半導体層２３２の電流を均一に分配し、薄膜トランジスタ４００の閾値電圧のシフト現象を改善することができる。
【００２３】
ここで注意しなければならないことは、本発明の薄膜トランジスタ構造は、有機発光ダイオード表示装置及び高分子発光ダイオード表示装置の駆動薄膜トランジスタに適用することができる以外に、常に正バイアスが印加され続けたり高いデューティサイクルを有する正バイアスが印加されたりする薄膜トランジスタのゲートにも適用することができる点である。例えば、アモルファスシリコン薄膜トランジスタによりガラス基板上に直接製作された駆動回路は、本発明の薄膜トランジスタ構造により薄膜トランジスタの閾値電圧のシフト現象を改善することができる。
【００２４】
上述したことから分かるように、本発明のマルチチャネル薄膜トランジスタ構造は、以下の長所を備える。
（１）マルチチャネル薄膜トランジスタ構造は、互いに並列接続された複数のチャネルが形成された島状半導体構造を有するため、ゲート電極に正バイアスが長時間印加された状態であっても閾値電圧のシフト量は増大することがない。
（２）マルチチャネル薄膜トランジスタ構造は、島状半導体層を２列配置した構造にすることにより、各半導体の島状半導体構造に流れる電流を均一に分配し、薄膜トランジスタの閾値電圧のシフト現象を改善することができる。
（３）マルチチャネル薄膜トランジスタ構造は、ボトムゲート型ＴＦＴ構造やトップゲート型ＴＦＴ構造に適用することができる上、アモルファスシリコンで島状半導体構造を形成することができるため、応用範囲が広い。
【００２５】
当該施術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本出願による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態によるボトムゲート型ＴＦＴ構造を示す模式図である。
【図２】図１の線Ａ−Ａ’に沿った断面図である。
【図３】本発明の第２実施形態によるトップゲート型ＴＦＴ構造を示す模式図である。
【図４】図３の線Ｂ−Ｂ’に沿った断面図である。
【図５】本発明の第３実施形態による薄膜トランジスタ構造を示す模式図である。
【図６】本発明の第４実施形態による薄膜トランジスタ構造を示す模式図である。
【符号の説明】
【００２７】
１００  薄膜トランジスタ
２００  薄膜トランジスタ
３００  薄膜トランジスタ
４００  薄膜トランジスタ
１１０  基板
１２０  第１の導電層
２２０  第１の導電層
１２２  ゲート電極
２５２  ゲート電極
３３０  ゲート電極
【００２８】
１３０  絶縁層
１４０  半導体層
２３０  半導体層
１４２  島状半導体層
２３２  島状半導体層
１４５  オーミックコンタクト層
２４５  オーミックコンタクト層
１５０  第２の導電層
２５０  第２の導電層
【００２９】
１５２  ソース電極
２２２  ソース電極
３１０  ソース電極
１５４  ドレイン電極
２２４  ドレイン電極
３２０  ドレイン電極
２１０  レジスト層
２１２  レジスト構造
２４０  第１の絶縁層
２６０  第２の絶縁層
【００３０】
３１２  ソース電極の一方の端部
３１４  ソース電極の他方の端部
３２２  突起部
３４０  島状半導体層
３４０ａ  島状半導体層
３４０ｂ  島状半導体層
４０１  接続構造
【図１】
2007300060.tif 000003
【図２】
2007300060.tif 000004
【図３】
2007300060.tif 000005
【図４】
2007300060.tif 000006
【図５】
2007300060.tif 000007
【図６】
2007300060.tif 000008