(57)【要約】【課題】ＭＥＭＳ素子の製造過程におけるスティッキングの発生を抑制して、ＭＥＭＳ素子またはＭＥＭＳ素子を含む半導体装置の歩留まりを向上させる。【解決手段】ＭＥＭＳ素子１を、基板２と、基板２の主面上に形成された絶縁膜３と、絶縁膜３の上部に形成された静止状態の時に基板２の主面に対して非平面的な凸形状となる変形可能な構造体４と、構造体４上の一部に絶縁膜５を介して形成された電極６とから構成することにより、製造工程におけるスティッキングの発生を抑制する。【選択図】図１
2007160435.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面上に形成された第１絶縁膜と、
前記第１絶縁膜上に一部が固定され、静止状態の時に前記半導体基板の主面に対して非平面的な凸形状となる変形可能な構造体と、
前記構造体上の一部に第２絶縁膜を介して形成された第１電極とを含む素子を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記構造体が前記半導体基板の主面に対して垂直方向に移動可能に構成されていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、前記素子は上層配線と下層配線とを電気的に接続する配線間の結合スイッチとして機能することを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、前記構造体と一体化して動作する信号線が前記第２絶縁膜と前記第１電極との間に形成されていることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記構造体が前記半導体基板の主面に対して垂直方向に移動可能に構成されていることを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置において、前記構造体をプローブ記録素子の記録端子部のプローブ可動体の主体とし、前記第１電極を記録メディアに形成された記録ドットに接して記録信号を伝達する接点とし、前記信号線を介して前記記録ドットに記録信号を伝達することを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、前記記録ドットはカルコゲナイド系相変化材料により構成されることを特徴とする半導体装置。
【請求項８】
半導体基板の主面上に形成された第１絶縁膜と、
前記第１絶縁膜上の中央部に形成された第２電極と、
前記第１絶縁膜上に周辺部分が固定され、静止状態の時に前記半導体基板の主面に対して非平面的な凸形状となる変形可能な構造体と、
前記構造体上の一部に形成された第１電極とを含む素子を有することを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、前記素子の動作時に、前記構造体は前記半導体基板の主面に対して非平面的な凹形状とはならないことを特徴とする半導体装置。
【請求項１０】
請求項８記載の半導体装置において、前記構造体が振動することにより、前記素子がセンサとして機能することを特徴とする半導体装置。
【請求項１１】
請求項８記載の半導体装置において、前記素子は、第１電極と第２電極との間に高周波電圧を印加して前記構造体を振動させることにより超音波が発生する面容量型超音波素子であることを特徴とする半導体装置。
【請求項１２】
以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板上に第１絶縁膜および第１犠牲膜を順次形成する工程、
（ｂ）前記第１犠牲膜上にレジストパターンを形成する工程、
（ｃ）前記レジストパターンの表面を上に凸の弓なり形状に加工する工程、
（ｄ）前記工程（ｃ）の後、前記レジストパターンをマスクとして前記第１犠牲膜をエッチングして、その表面が上に凸の弓なり形状の第１犠牲膜パターンを形成する工程、
（ｅ）前記工程（ｄ）の後、前記レジストパターンを除去する工程、
（ｆ）前記工程（ｅ）の後、前記第１犠牲膜パターン上に導体膜を形成し、前記導体膜をパターニングして構造体を形成する工程、
（ｇ）前記工程（ｆ）の後、前記第１犠牲膜パターンを除去する工程、
（ｈ）前記工程（ｇ）の後、前記構造体上の一部に第２絶縁膜を介して第１電極を形成する工程。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、前記工程（ｃ）では、前記レジストパターンに熱処理が施されることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１２記載の半導体装置の製造方法において、前記導体膜は多結晶シリコン膜であることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１２記載の半導体装置の製造方法において、前記工程（ｈ）において、さらに以下の工程を含むことを特徴とする半導体装置の製造方法；
（ｈ１）前記第２絶縁膜上に導体膜からなる信号線を形成する工程、
（ｈ２）前記信号線上の中央部に前記第１電極を形成する工程。
【請求項１６】
上層配線と下層配線とを電気的に接続する配線間の結合スイッチとして機能する素子の製造を含む半導体装置の製造方法であって、以下の工程を有することを特徴とする半導体装置の製造方法；
（ａ）半導体基板の主面上に第１絶縁膜および第１犠牲膜を順次形成する工程、
（ｂ）前記第１犠牲膜上にレジストパターンを形成する工程、
（ｃ）前記レジストパターンの表面を上に凸の弓なり形状に加工する工程、
（ｄ）前記工程（ｃ）の後、前記レジストパターンをマスクとして前記第１犠牲膜をエッチングして、その表面が上に凸の弓なり形状の第１犠牲膜パターンを形成する工程、
（ｅ）前記工程（ｄ）の後、前記レジストパターンを除去する工程、
（ｆ）前記工程（ｅ）の後、前記第１犠牲膜パターン上に導体膜を形成し、前記導体膜をパターニングして構造体を形成する工程、
（ｇ）前記工程（ｆ）の後、前記構造体を覆う第２犠牲膜を形成する工程、
（ｈ）前記工程（ｇ）の後、前記構造体を囲んで前記構造体の領域を規定する第３絶縁膜を形成する工程、
（ｉ）前記構造体の中央部の上に位置する前記第３絶縁膜の一部に穴を形成し、前記穴の内部に導体膜からなる接点部を形成する工程、
（ｊ）前記工程（ｉ）の後、前記第１および第２犠牲膜を除去する工程、
（ｋ）前記工程（ｊ）の後、前記接点部に電気的に接続する第１配線を形成する工程。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、前記構造体が前記下層配線の一部であり、前記第１配線が前記上層配線の一部であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６記載の半導体装置の製造方法において、前記工程（ｆ）は、さらに以下の工程を有することを特徴とする半導体装置の製造方法；
（ｆ１）前記構造体上に第２絶縁膜を形成する工程、
（ｆ２）前記第２絶縁膜上の一部に第２配線を形成する工程。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、前記第２配線が前記下層配線の一部であり、前記第１配線が前記上層配線の一部であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ＭＥＭＳ（Micro-Electro-Mechanical Systems）素子を含む半導体装置およびその製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体プロセス技術およびマイクロマシニング技術（いわゆるＭＥＭＳ技術）の進展により、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路とＭＥＭＳ素子とが融合した新機能デバイスが普及しつつある。例えば物理センサにおいては、周辺ロジック部を半導体プロセス技術で製造したＣＭＯＳ回路で構成し、センサ可動部をＭＥＭＳ技術で製造したＭＥＭＳ素子で構成するセンサＬＳＩ（Large Scale Integration）混載型デバイスがある。
【０００３】
例えばアンモニウム水酸化物、アルカノールアミン、フッ化アミンおよびフッ化水素酸のうち少なくとも１つを溶解助剤とし、溶解助剤を０．１〜２ｍｏｌ％の濃度範囲で添加した二酸化炭素からなる超臨界液体によって、構造体が形成された表面を処理する表面処理方法が開示されている（例えば特許文献１参照）。
【０００４】
また、半導体基板（以下、単に基板という）の上に一部が固定されて配置されたアクチュエータなどの可動部と、基板上に可動部に近設された制御電極などの構造体と、少なくとも可動部と構造体との表面に形成されたフルオロカーボンからなる被膜とを備えたＭＥＭＳ素子が開示されている（例えば特許文献２参照）。
【０００５】
また、加速度センサの固定電極と可動電極とが相対向する表面のうち、少なくともいずれか一方の表面に凹部の幅が０．０１μｍ以上０．１μｍ以下の凹凸を多数形成することにより、固定電極と可動電極との間の接触面積を小さくし、またシリコン表面の疎水性を強くすることにより、プロセス中および使用中両方のスティッキングを生じにくくする技術が開示されている（例えば特許文献３参照）。
【０００６】
また、犠牲層をポリシリコン膜上に形成し、犠牲層を蒸気層エッチング方法で除去し、残留物の発生を防止すると共に、犠牲層除去による空間に上部構造体が沈没して発生する固着現象を防止する技術が開示されている（例えば特許文献４参照）。
【特許文献１】特開２００５−３４８４３号公報
【特許文献２】特開２００４−１３０４４９号公報
【特許文献３】特開平１１−３４０４７７号公報
【特許文献４】特開平１０−１０７３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記センサＬＳＩ混載型デバイスを製造する際、センサ可動部における半導体ウエハの表面に対する水平方向の加工精度は半導体プロセスの加工精度で実現することができる。しかしながら、センサ可動部における半導体ウエハの表面に対する垂直方向の加工に関しては、犠牲膜を除去して空洞を作るというＭＥＭＳ技術特有の製造過程により、半導体プロセス技術を用いた製造では起こりえなかった以下のような課題が存在する。
【０００８】
ＭＥＭＳ素子の製造過程では、アクチュエータ（ＭＥＭＳ素子をオン・オフする機構）の３次元構造の製作にウエットエッチング法またはドライエッチング法を採用している。いずれのエッチング法であってもエッチング液による処理または液体洗浄などにより、アクチュエータが液体中に浸漬される状態となる。このため、液体を除去する乾燥工程などにおいて、アクチュエータと基板との間に残留する液体の表面張力によりアクチュエータが基板に引き寄せられて、アクチュエータの中央部と基板とが接触することがある。残留していた液体が完全に乾燥除去された後もアクチュエータと基板とが接触したままの状態となり、ＭＥＭＳ素子は動作不良を起こす。この現象はスティッキング（固着）と呼ばれ、スティッキングを解消する手段は未だ確立されておらず、ＭＥＭＳ素子の致命的な不良要因となっている。
【０００９】
本発明の目的は、ＭＥＭＳ素子の製造過程におけるスティッキングの発生を抑制して、ＭＥＭＳ素子またはＭＥＭＳ素子を含む半導体装置の歩留まりを向上させることのできる技術を提供する。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による半導体装置は、基板上に形成された絶縁膜と、絶縁膜上に一部が固定され、静止状態の時に基板に対して非平面的な凸形状となる変形可能な構造体と、構造体上の一部に絶縁膜を介して形成された電極とからなるＭＥＭＳ素子を含むものである。
【００１３】
本発明による半導体装置の製造方法は、基板上に第１絶縁膜および犠牲膜を順次形成する工程と、犠牲膜上にレジストパターンを形成した後、熱処理を施して上記レジストパターンの表面を上に凸の弓なり形状に加工する工程と、上記レジストパターンをマスクとして犠牲膜をエッチングし、その表面が上に凸の弓なり形状の犠牲膜パターンを形成する工程と、上記レジストパターンを除去した後、犠牲膜パターン上に形成した導体膜を加工して構造体を形成する工程と、犠牲膜パターンを除去した後、構造体上の一部に第２絶縁膜を介して電極を形成する工程とを有するものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
ＭＥＭＳ素子の製造過程におけるスティッキングの発生が抑制できるので、ＭＥＭＳ素子またはＭＥＭＳ素子を含む半導体装置の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１６】
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
本実施の形態１によるＭＥＭＳ素子の要部断面図を図１に示す。
【００１９】
ＭＥＭＳ素子１は、半導体基板（以下、基板という）２と、基板２の主面上に形成された絶縁膜３と、絶縁膜３の上部に形成された静止状態の時に基板２の主面に対して非平面的な凸形状となる変形可能な構造体４とを有し、さらに構造体４の上部には絶縁膜５を介して電極６が設けられている。このように、静止状態の時に構造体４を基板２の主面に対して非平面的な凸形状とすることにより、絶縁膜３と構造体４との間のギャップが狭くても、製造過程におけるスティッキングを抑制することができる。
【００２０】
次に、本実施の形態１によるＭＥＭＳ素子において、スティッキングを抑制する効果が得られる理由を図２〜図４を用いて詳細に説明する。
【００２１】
図２は両端が固定された梁を側面から見た模式図である。図２（ａ）は力が働かない初期状態の場合の梁の形状、図２（ｂ）は力が働いた場合の梁の形状である。
【００２２】
内部応力、熱応力または重力などの力が一切かかっていない場合、両端が固定された初期状態の梁は、図２（ａ）の破線で表されるまっすぐな棒形状Ａ１となる。
【００２３】
ここで、梁が張られた方向（以下、水平方向と記す）に端点から加重が加わったり、または梁の置かれた環境温度の変化によって梁の内部に水平方向の力が発生するなど、梁に対して何らかの力が働いた場面を想定する。力の大きさｆが弱い時には、梁は水平方向にのみ圧縮されるような形状変化を起こす。しかし、力の大きさｆが一定値を超えた時点で梁の形状は急激に変化し、図２（ｂ）の実線で表される弓なり形状となる。この現象は座屈変形と呼ばれ、梁の長さが梁の断面積寸法に比べて大きい時に起こる。
【００２４】
梁の両端が固定されており、梁の内部に加わる力の上記水平方向と直交する方向（以下、垂直方向と記す）の分布に異方性がない場合には、座屈によって上に凸形状Ａ２となるか、下に凸形状Ａ３となるかを予測することができない。すなわち、座屈による梁の変形の方向を制御したい場合には、梁の内部応力を予め与えておくまたは変形させたくない方向に支持棒を設けておくなどの対策が必要となる。
【００２５】
図３（ａ）は両端が固定された梁を側面から見た模式図であり、梁の中央地点に対して垂直方向に荷重Ｆを外部から加えた場合の梁の形状である。図３（ｂ）は同図（ａ）の梁の中央地点に対して垂直方向に加えた荷重Ｆと梁の垂直方向の変形量ｚとの関係を計算によって求めた結果を示すグラフ図であり、荷重Ｆおよび梁の垂直方向の変形量ｚは任意の単位で示している。また、図３（ａ）に記した中央地点Ｍ０，Ｍ１，Ｍ２と図３（ｂ）に記した中央地点Ｍ０，Ｍ１，Ｍ２とが対応する。
【００２６】
初期状態の梁には内部応力、熱応力または重力などの力が一切かかっていないものとすると、両端が固定された初期状態の梁は、図３（ａ）の破線で表されるまっすぐな棒形状Ｂ１となる。しかし、梁の中央地点に対して垂直方向の加重Ｆを外部の下方向から加えていくと、梁は変形して上に凸形状Ｂ２となり、さらに加重Ｆを大きくすると上に凸形状Ｂ２よりも屈曲率の大きい上に凸形状Ｂ３へと変形する。
【００２７】
図３（ｂ）に示すように、梁の中央地点Ｍ０，Ｍ１，Ｍ２に作用する力が弱い場合には、中央地点Ｍ０から中央地点Ｍ１への変位のように梁の動きは非線形的である。しかし、梁の中央地点Ｍ０，Ｍ１，Ｍ２に作用する力が強い場合には、中央地点Ｍ１から中央地点Ｍ２への変位のように梁の動きは線形的である。すなわち、両端が固定された梁の垂直方向の動きを利用するＭＥＭＳ素子の可動部では、作用する力の種類に依らず、作用する力の大きさに依存して非線形効果を狙った駆動範囲と線形効果を狙った駆動範囲とが存在することになる。なお、図３（ａ）では、梁は模式的に線で表したが、例えば複数の材料の組合せによるマルチモルフ構造でも同様のことが言える。
【００２８】
図４は両端が固定され、温度Ｔ０において初期内部応力がゼロではなく、長さが断面積寸法に比べて大きい梁を側面から見た模式図である。
【００２９】
図４に示すように、温度Ｔ０における梁の内部応力はゼロではないため、梁は上に撓んだ凸形状Ｃ１となっている。いま、梁の置かれた環境温度が上記温度Ｔ０よりも高いＴ１となったとすると、梁を形成している材料の熱膨張により、撓みが増長する方向に働き、梁の形状が変化し、例えば上に凸形状Ｃ１よりも屈曲率の大きい上に凸形状Ｃ２となる。このように、予め梁が撓んだ形状となっていれば、外力または温度変化による熱膨張効果などの座屈を起こす荷重が梁に加わった場合には、変位する方向を制御することができる。
【００３０】
なお、一度変位した方向から逆の方向に梁を撓ませるためには、付加的な機械的な作用が必要となり、変形量が大きければ大きいほど元の形状に戻すために必要となる力は大きくなる。つまり、両端が固定された梁の構造においては、初期内部応力などの梁の内部に作用する力がない場合、（１）座屈を起こす作用力が働くと変位方向が一意的ではない、（２）座屈を起こす作用力の大きさによって、変位量が作用力に非線形に依存する領域と変位量が作用力に線形に依存する領域とが存在する、（３）変位量が大きいほど、梁を元の位置に戻すために必要な力が大きい、と言える。
【００３１】
従って、前記図１のＭＥＭＳ素子１のように、予め基板２の主面に対して非平面的な凸形状の構造体４を形成しておけば、平面的な形状の構造体と比べて、基板２側に構造体４が近づくためには大きな力を構造体４の中央部に加えることが必要となる。ＭＥＭＳ素子１の製造過程では、犠牲膜を除去する際の構造体４と絶縁膜３との間に残留する液体の表面張力により、スティッキングの不良が起こるのであるから、基板２側に構造体４を近づけるのに相対的に大きな力が必要となる本発明の構造（例えば前記図１のＭＥＭＳ素子１の構造）を用いれば、スティッキングを抑制することができる。
【００３２】
次に、本実施の形態１によるＭＥＭＳ素子の製造方法を図５〜図１０に示すＭＥＭＳ素子の要部断面図を用いて工程順に説明する。
【００３３】
まず、図５に示すように、基板２の主面上に絶縁膜３を堆積し、さらにその絶縁膜３上に犠牲膜７を堆積する。犠牲膜７は、例えばＣＶＤ（Chemical Vapor Deposition）法により堆積したシリコン酸化膜を用いる。続いて、図６に示すように、犠牲膜７上にフォトリソグラフィ法により犠牲膜７を加工するためのレジストパターン８を形成する。
【００３４】
次に、図７に示すように、レジストパターン８に熱処理を施し、レジストパターン８の表面をなだらかにして上に凸の弓なり形状とする。この時、レジストパターン８が完全には溶融せず、適度な粘性を保ったまま表面エネルギーの再配分によりリフローを起こせる程度の温度および時間を用いて熱処理は施こされる。この熱処理の温度および時間は、レジストターン８の種類および大きさに依存する。例えば熱処理温度１５０℃程度、熱処理時間２分程度によりレジストパターン８の表面をなだらかに変形させることができる。
【００３５】
次に、図８に示すように、その表面が上に凸の弓なり形状のレジストパターン８をマスクにして構造体４の表面形状を決める犠牲膜７のエッチングを行う。なお、そのエッチングに際してはマスクとなるレジストパターン８と被エッチング材である犠牲膜７とのエッチング選択比を選ぶことによって、レジストパターン８のなだらかな表面形状を、どの程度下地の犠牲膜７の表面形状に転写するかを決めることができる。例えばレジストパターン８の厚さと下地の犠牲膜７の厚さとの比が１：１であれば、基板２の主面に対して垂直方向のエッチング選択比を１：１と設定することで、レジストパターン８のなだらかな表面形状をそのまま犠牲膜７へ転写することができる。このようなエッチング法を採用することにより、なだらかな表面形状を持つ犠牲膜パターン７ａを得ることができる。
【００３６】
次に、図９に示すように、レジストパターン８を除去した後、構造体４となる導体膜を形成し、フォトリソグラフィ法により導体膜を加工するためのレジストパターンを形成する。続いてこのレジストパターンをマスクとして導体膜をエッチングすることにより構造体４を形成する。本実施の形態１では、上記導体膜に、例えばＣＶＤ法により堆積した厚さ５００ｎｍ程度の多結晶シリコン膜を用いる。
【００３７】
次に、図１０に示すように、犠牲膜パターン７ａをウエットエッチング法で除去し、水洗した後、乾燥する。これにより、基板２の主面に対してなだらかな非平面的な凸形状の構造体４を得ることができる。前述したように、このような基板２の主面に対して非平面的な凸形状の構造体４は、基板２の主面に対して平面的な形状の構造体に比べると、構造体４の中央部を基板２側へ引き寄せるのに必要な作用力が大きくなる。従って、水洗時に構造体４と絶縁膜３との間に表面張力を持った液体が入り込んだとしても、構造体４と絶縁膜３との間のスティッキングを抑制することができる。その後、構造体４のほぼ中央部の上に絶縁膜５を介して電極６を形成することにより、前記図１に示した本実施の形態１によるＭＥＭＳ素子１が略完成する。
【００３８】
なお、本実施の形態１では、基板２の主面に対して非平面的な凸形状の構造体４を製造する方法として、レジストパターン８の熱処理によるリフローを用いたが、所望の形状を得るための製造工程は前述した方法に限定されるものではない。例えばフォトリソグラフィ法を用いた犠牲膜７の加工を多段階に行い、犠牲膜７の肩の部分にテーパをつける方法、またはフォトリソグラフィ法に用いるガラスマスクに代えてグレイスケールマスクを用いる方法等を適用することができる。
【００３９】
このように、本実施の形態１によれば、構造体４の形状を基板２の主面に対して非平面的な凸形状とすることにより、基板２側へ構造体４が引き寄るには相対的に大きな力が必要となるので、ＭＥＭＳ素子１の製造過程におけるスティッキングによる不良の発生を抑制することができて、ＭＥＭＳ素子１の製造歩留まりが向上する。また、特殊な溶媒、溶剤を使用することなく既存の半導体プロセス技術により製造できるので、安価にＭＥＭＳ素子１を製造することができる。また、構造体４のヒンジ部分がなだらかとなるので、特定箇所への応力集中または特定箇所への電界集中が回避できて、構造体４の経年劣化による機械的な不良破壊または電気的な不良破壊を制御することができる。
【００４０】
（実施の形態２）
本発明の実施の形態２によるＭＥＭＳ素子をＬＳＩ配線間の結合スイッチとして利用した半導体装置の製造方法を図１１〜図２４に示す半導体装置の要部断面図を用いて工程順に説明する。なお、ＬＳＩデバイスとしてＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスを例示し、以下の説明では、ｐチャネル型の電界効果トランジスタをｐＭＩＳと略し、ｎチャネル型の電界効果トランジスタをｎＭＩＳと略す。また、本実施の形態２では、ＬＳＩ配線間の結合スイッチを単に結合スイッチと言う。
【００４１】
まず、図１１に示すように、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ、以下、基板という）９を用意する。次に、素子分離領域に絶縁膜からなる分離部１０を形成した後、基板９に不純物をイオン注入してｐウエル１１およびｎウエル１２を形成する。ｐウエル１１にはｐ型の導電性を示す不純物（例えばボロン）をイオン注入し、ｎウエル１２にはｎ型の導電性を示す不純物（例えばリンまたはヒ素）をイオン注入する。
【００４２】
次に、ｎＭＩＳおよびｐＭＩＳを構成するゲート絶縁膜１３、ゲート電極１４およびキャップ絶縁膜１５を形成し、さらにゲート電極１４の側壁にサイドウォール１６を形成する。続いて、ゲート電極１４の両側のｐウエル１１にｎ型の導電性を示す不純物（例えばリンまたはヒ素）をイオン注入し、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域１７をゲート電極１４およびサイドウォール１６に対して自己整合的に形成する。同様に、ゲート電極１４の両側のｎウエル１２にｐ型の導電性を示す不純物（例えばフッ化ボロン）をイオン注入し、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域１８をゲート電極１４およびサイドウォール１６に対して自己整合的に形成する。
【００４３】
次に、基板９上に層間絶縁膜１９ａおよびキャップ絶縁膜１９ｂを形成した後、レジストパターンをマスクとしたエッチングによりキャップ絶縁膜１９ｂおよび層間絶縁膜１９ａを順次加工して接続孔２０を形成する。この接続孔２０はｎ型半導体領域１７またはｐ型半導体領域１８上などの必要部分に形成する。続いて、接続孔２０の内部に、例えばタングステンを主導体とするプラグ２１を形成する。
【００４４】
次に、図１２に示すように、基板９上に犠牲膜７を堆積し、さらにこの犠牲膜７を加工するためのレジストパターン８をフォトリソグラフィ法により形成する。レジストパターン８は、結合スイッチのギャップに相当する領域のみに形成される。
【００４５】
次に、図１３に示すように、レジストパターン８に熱処理を施して、レジストパターン８を上に凸の弓なり形状とする。熱処理の条件は、用いるレジストの粘性またはレジストパターン８の体積を考慮して決められる。本実施の形態２では、結合スイッチの寸法として、長さが数μｍ、幅がスイッチ接点部分の大きさ程度、厚さがＬＳＩ配線の膜厚程度を想定しており、典型的な半導体プロセス技術で用いられるレジスト材料を用いる。従って、レジストパターン８の熱処理条件として、温度１５０℃程度、時間２分程度を採用した。結合スイッチの大きさまたはスイッチ接点の許容電力量が本実施の形態２と異なる場合は、結合スイッチの寸法およびギャップが変わることになるので、レジストパターン８の熱処理条件は適宜変更しなければならない。
【００４６】
次に、図１４に示すように、レジストパターン８をマスクとして、犠牲膜７を異方性ドライエッチング法により加工する。異方性ドライエッチング法を用いてレジストパターン８の形状を犠牲膜７に転写する際、レジストパターン８の厚さと被加工材料である犠牲膜の厚さとが同じであれば、レジストパターン８と犠牲膜７のエッチング選択比を１：１に設定すると、原理的にはレジストパターン８の加工形状をそのまま下地の犠牲膜７に転写することができる。レジストパターン８の厚さがａ（ｎｍ）、犠牲膜７の厚さがｂ（ｎｍ）であれば、レジストパターン８と犠牲膜７のエッチング選択比をａ：ｂに設定すると、原理的にはレジストパターン８の加工形状をそのまま下地の犠牲膜７に転写することができる。本実施の形態２では、犠牲膜７にシリコン酸化膜系の絶縁膜を想定している。Ｃ４Ｆ８ガス系を用いたドライエッチング法では、半導体プロセス技術で一般的に用いられているレジスト材料とシリコン酸化膜系の絶縁膜のエッチング選択比は制御しやすい。本実施の形態２では、Ｃ４Ｆ８ガスにＯ２ガスを添加することによりレジストパターン８と犠牲膜７との選択比を調整した。これにより、上に凸の弓なり形状のレジストパターン８を犠牲膜７に転写することができる。
【００４７】
次に、図１５に示すように、基板９上に金属膜を堆積した後、レジストパターンをマスクとしたエッチングにより結合スイッチの構造体４を形成する。この金属膜は結合スイッチの本体材料であると同時に、基板９上に形成されたプラグ２１等に接続する配線４Ｌを構成する。構造体４および配線４Ｌは、例えばアルミニウムを主導体とする導体膜からなる。
【００４８】
次に、図１６に示すように、基板９上に犠牲膜２２を堆積し、その表面を平坦化した後、レジストパターン２３をマスクとして犠牲膜２２をエッチングし、結合スイッチの構造体４が動作する空間を規定するためのスペース２４を形成する。
【００４９】
次に、図１７に示すように、レジストパターン２３を除去した後、スペース２４の内部を含む基板９上に、第１キャップ膜２５を堆積する。第１キャップ膜２５は、例えばシリコン窒化膜を例示することができる。続いて、レジストパターン２６をマスクとして第１キャップ膜２５をエッチングし、結合スイッチの構造体４と上層の配線とを接続するための接点部分となる穴２７を第１キャップ膜２５の一部に形成する。穴２７を形成する際には、犠牲膜２２でエッチングが止まるようにエッチング条件は設定される。
【００５０】
次に、図１８に示すように、レジストパターン２３を除去した後、穴２７の内部を含む基板９上に第２キャップ膜２８を堆積して、結合スイッチの構造体４と上層の配線とを接続するための接点２９を形成する。第２キャップ膜２８は、例えばアルミニウムを主導体とする金属膜を例示することができる。
【００５１】
次に、図１９に示すように、基板９上にレジストパターン３０を形成する。このレジストパターン３０は、第１キャップ膜２５および第２キャップ膜２８の一部に、犠牲膜パターン７ａおよび犠牲膜２２を除去するための穴を形成するために形成される。
【００５２】
次に、図２０に示すように、レジストパターン３０をマスクとしたエッチングにより、第１キャップ膜２５および第２キャップ膜２８の一部に穴３１を形成する。続いて、図２１に示すように、その穴３１を介してウエットエッチング法または等方性ドライエッチング法により犠牲膜パターン７ａおよび犠牲膜２２を除去し、構造体４が動作するギャップ３２ａ，３２ｂを形成する。犠牲膜パターン７ａおよび犠牲膜２２を除去した後に基板９に施される純粋洗浄工程またはリンス工程の途中で、構造体４とその下地のキャップ絶縁膜１９ｂとの間に液体が入り込む。しかし、結合スイッチの構造体４の形状を下地のキャップ絶縁膜１９ｂに対して非平面的な凸形状としたことにより、周辺物体との間に入り込んだ液体の表面張力に反発する力が、平面的な形状の構造体の場合よりも強くなるので、本実施の形態２の結合スイッチは、平面的な形状の構造体を有する結合スイッチよりも製造過程におけるスティッキングを抑制することができる。
【００５３】
次に、図２２に示すように、穴３１の内部を含む基板９上に第３キャップ膜３３を堆積して、第１キャップ膜２５および第２キャップ膜２８に形成された穴３１を塞ぐ。第３キャップ膜３３は、例えばアルミニウムを主導体とする金属膜を例示することができる。第２キャップ膜２８および第３キャップ膜３３を金属膜とすることにより、上層の配線に接続するプラグを兼ねることができる。
【００５４】
次に、図２３に示すように、レジストパターンをマスクとしたエッチングにより、第３キャップ膜３３および第２キャップ膜２８を順次加工した後、基板９上に層間絶縁膜３４を堆積し、さらにレジストパターン３５をマスクとしたエッチングにより、層間絶縁膜３４に接続孔３６を形成する。
【００５５】
次に、図２４に示すようにレジストパターン３５を除去し、さらに接続孔３６の内部を含む基板９上に、例えばアルミニウムを主導体とする金属膜を堆積した後、レジストパターンをマスクとしたエッチングにより、この金属膜を加工して配線３７を形成する。以上の工程により、本実施の形態２による結合スイッチを備える半導体装置が略完成する。この後、さらに、上層の配線を形成することができる。
【００５６】
本実施の形態２では、結合スイッチの製造過程において、第３キャップ膜３３により穴２７を塞ぐ工程では、第３キャップ膜３３の堆積方法にも依存するが、第３キャップ膜３３は結合スイッチが常温環境に置かれた際に負圧となる程度の圧力で塞がれる。結合スイッチは構造体４に電流が流れる際のジュール熱による熱膨張により、基板９の主面に対して垂直方向に構造体４が変位する機構であるから、負圧の狭いギャップ３２ａ，３２ｂが熱だめとして機能し、周囲の材料への熱の拡散を抑えつつ、ジュール熱を構造体４の動作に効率良く返還することができる。
【００５７】
なお、本実施の形態２では、変位を起こす構造体４の材料は単一の膜により構成したが、より大きな変位量を得る目的の場合または製造工程の複雑さを許容しても効率的に変位量を得る目的の場合は、複数の膜の熱膨張係数の違いを利用したバイモルフ機構の構造体としてもよい。その際、基板９に対して非平面的な凸形状の構造体４を形成する工程は、基板９に近い側の層に適用すればよいが、上層に堆積する膜の内部応力によって犠牲膜を除去した後の構造体の形状が目的の形状とは異なるのは望ましくない。このため、静止状態の構造体の形状に注意して、複数の膜を堆積する際の条件を決めなくてはいけない。
【００５８】
このように、本実施の形態２によれば、ＬＳＩ配線の結合スイッチとして用いられるＭＥＭＳ素子においてスティッキングの発生が抑制できるので、ＭＥＭＳ素子をＬＳＩ配線間の結合スイッチとして搭載する半導体装置の歩留まりが向上する。
【００５９】
（実施の形態３）
本発明の実施の形態３によるＬＳＩ配線間の結合スイッチの動作方法について図２５および図２６を用いて説明する。
【００６０】
図２５に、ＭＥＭＳ素子をＬＳＩ配線間の結合スイッチとして利用した半導体装置の要部断面図を示す。
【００６１】
結合スイッチは、構造体４と信号が伝達する配線４１とが絶縁膜４２によって分離された構造を有している。配線４１は、例えば多結晶シリコン膜、絶縁膜４２は、例えばシリコン窒化膜からなる。犠牲膜の除去方法または構造体４の製造方法は前述した実施の形態２に準ずる。結合スイッチは、構造体４の内部に電流が流れる際のジュール熱による熱膨張により、基板９の表面に対して垂直方向のみに選択的に構造体４が変位する機械的な機構である。構造体４の変形によって、第２キャップ膜２８と配線４１とが接点２９を介して電気的に接続する。
【００６２】
図２６に、前記図２５に示した結合スイッチを用いて上層の配線と下層の配線とを接続した結線の模式図を示す。点線で囲まれた領域はそれぞれ結合スイッチＳＷａ，ＳＷｂ，ＳＷｃに相当する。さらに、下層の配線Ｌ１は前記図２５における基板９に近い側の配線４１であり、上層の配線Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃは下層の配線Ｌ１よりも上側に形成された前記図２５における第２キャップ膜２８、第３キャップ膜３３および配線３７である。ここで、下層の配線Ｌ１から上層の配線Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃへ信号を伝達する場合を考える。
【００６３】
下層の配線Ｌ１から上層の配線Ｌ２ａへ選択的に信号を伝達させる際には、まず下層の配線Ｌ１にＧＮＤ信号を与えて構造体４ａの可動部前後に電位差を与える。これにより、構造体４ａ本体の抵抗に応じた電流が構造体４ａに流れてジュール熱が発生し、構造体４ａ自身が温まり、材料の熱膨張効果により結合スイッチＳＷａが動作して構造体４ａが前記図２５における接点２９と接触して結合スイッチＳＷａがオン状態となる。こうして下層の配線Ｌ１の信号Ｖｄｄが上層の配線Ｌ２ａに対してのみに接点２９を介して伝達される。
【００６４】
同様に、下層の配線Ｌ１から上層の配線Ｌ２ｂへ選択的に信号を伝達させる際には、まず下層の配線Ｌ１にＧＮＤ信号を与えて構造体４ｂの可動部前後に電位差を与える。これにより、構造体４ｂ本体の抵抗に応じた電流が構造体４ｂに流れてジュール熱が発生し、構造体４ｂ自身が温まり、材料の熱膨張効果により結合スイッチＳＷｂが動作して構造体４ｂが接点２９と接触して結合スイッチＳＷｂがオン状態となる。こうして下層の配線Ｌ１の信号Ｖｄｄが上層の配線Ｌ２ｂに対してのみに接点２９を介して伝達される。
【００６５】
同様に、下層の配線Ｌ１から上層の配線Ｌ２ａ，Ｌ２ｃへ同時に信号を伝達させる際には、配線Ｌ１にＧＮＤ信号を与えて２つの構造体４ａ，４ｃの可動部前後に並列に電位差を与える。これにより、それぞれの構造体４ａ，４ｃ本体の抵抗に応じた電流が構造体４ａ，４ｃに流れてジュール熱が発生し、構造体４ａ，４ｃ自身が温まり、材料の熱膨張効果により結合スイッチＳＷａ，ＳＷｃが動作して構造体４ａ，４ｃが接点２９と接触して結合スイッチＳＷａ，ＳＷｃがオン状態となる。こうして下層の配線Ｌ１の信号Ｖｄｄが上層の配線Ｌ２ａ，Ｌ２ｃに対して同時に接点２９を介して伝達される。
【００６６】
（実施の形態４）
本発明の実施の形態４によるＭＥＭＳ素子により構成した記録端子部を備えるプローブ記録素子を図２７〜図２９を用いて説明する。
【００６７】
プローブ記録素子の記録端子部の基本的な構造を以下に説明する。図２７（ａ）はプローブ記録素子の記録端子部を記録ドットに接する側から見た上面図、図２７（ｂ）は同図（ａ）のＡ−Ａ′線に沿った記録端子部の要部断面図である。
【００６８】
半導体基板５０上に所望のトランジスタ（例えばＣＭＯＳデバイス）５１が形成され、さらにそのトランジスタの上層には絶縁膜５２が形成されている。絶縁膜５２上には、前述した実施の形態１で説明した製造方法により、ＭＥＭＳ素子の可動部が動作する空間であるギャップ５３が形成されており、そのギャップ５３を挟んでプローブ記録素子の記録端子部のプローブ可動体の主体およびヒータとして機能する金属膜５４が形成されている。さらに金属膜５４上には、絶縁膜５５および記録信号の伝達を担う金属材料からなる信号線５６が下層から順次形成されている。プローブ可動体が最も大きく変位する中央部には記録ドットと接して記録信号を伝達するための金属接点５７が信号線５６上に形成されている。
【００６９】
図２８はプローブ記録素子を含むシステム全体の概略図である。システムはプローブ記録素子５８を動作させる制御回路を有しており、プローブ記録素子５８と同じ製造過程で製造された半導体基板５９と、プローブ記録素子５８と異なる製造過程で製造されたＸＹステージ６０とを張り合わせて記録動作させる機構となっている。半導体基板５９にはプローブ記録素子５８が搭載され、ＸＹステージ６０には記録ドットがパターニングされた記録メディア６１が搭載されている。なお、図２８には１４個のプローブ記録素子５８を記載したが、実際のシステムでは、１つの基板５９に、例えば平面の一辺が１０〜２０μｍ程度の矩形に形成されたプローブ記録素子５８が１０３個程度配置されており、また、１つの記録メディア６１には、例えば１０６個程度の記録ドットが配置されている。
【００７０】
図２９はプローブ記録素子の記録端子部と記録ドットとが接する箇所の拡大模式図である。
【００７１】
所望の記録ドット６２にデータを記録する際には、以下のような手順で信号の伝達を行う。まず、金属膜５４に電流を流してジュール熱を発生させ、熱膨張を利用してプローブ可動体５４ａを下方向（図２９中の矢印の方向）へ動作させ、金属接点５７を記録ドット６２と接触させる。この時、プローブ可動体５４ａの動作範囲は、作用力に対して線形な変位を示す範囲で利用し、基板５０側に非線形なラッチングを起こさない範囲で使用する。
【００７２】
その後、プローブ可動体５４ａと一体化して動作している信号線５６を介して、記録ドット６２に記録信号を伝達させる。ここでは、記録信号は電圧であり、記録ドット６２のメディア搭載面６３をグランド接続しておくことによって、信号線５６から記録ドット６２を介してメディア搭載面６３に電流経路が形成され、この時に発生したジュール熱により記録ドット６２を構成している結晶材料の相転移が起こり、記録ドット６２の持つ抵抗値が数桁変化する。この動作がデータの記録に相当する。発生したジュール熱が所望の記録ドット６２の隣の記録ドット６２に伝達しないように、メディア搭載面６３上の記録ドット６２は、熱伝達係数の小さな分離膜６４により区切られている。
【００７３】
記録ドット６２に記録したデータを再生する際には、以下のような手順で信号の伝達を行う。まず、金属膜５４に電流を流してジュール熱を発生させ、熱膨張を利用してプローブ可動体５４ａを下方向（図２９中の矢印の方向）に動作させ、金属接点５７を記録ドット６２と接触させる。この時、プローブ可動体５４ａの動作範囲は、作用力に対して線形な変位を示す範囲で利用し、基板５０側に非線形なラッチングを起こさない範囲で使用する。
【００７４】
その後、プローブ可動体５４ａと一体化して動作している信号線５６を介して、記録ドット６２に記録信号を伝達させる。ここでは、記録信号は電圧であり、記録ドット６２のメディア搭載面６３をグランド接続しておくことによって、信号線５６から記録ドット６２を介してメディア搭載面６３に電流経路が形成される。この時に記録ドット６２に流れ込む電流量を計測し、記録ドット６２の持つ抵抗値を測定することによりデータを再生する。再生の際に、信号線５６から印加する電圧値は、記録時の電圧値より小さいものであり、記録ドット６２の結晶状態を変化させない程度の電圧値である。
【００７５】
本実施の形態４では、記録または再生の原理の説明に、電圧を印加することで記録ドット６２内にジュール熱が発生して結晶が相転移を起こし、結晶の抵抗値が変化するカルコゲナイド系相変化材料を用いたが、これに限定されるものではない。プローブ記録素子の記録または再生の原理は、電流もしくは電圧を印加することによって記録または再生が出来る原理であれば、どのような原理を適用しても構わない。
【００７６】
このように、本実施の形態４では、プローブ記録素子の記録端子部のプローブ可動体５４ａに、非平面的な凸形状を採用すると、片持ち梁ではなくリボン状のプローブ記録素子を歩留まり良く製造できるようになる。これにより、信号線５６がリボン状のプローブ記録素子の上を往復する必要がなくなり、プローブ記録素子の高集積化が図れる。
【００７７】
図３０は前記図２９のＢ−Ｂ′線に沿った要部平面図であり、プローブ記録素子の配列とメディア搭載面との関係を示す。但し、一部の絶縁膜や信号線の上層の配線は省略する。図３０中の点線で囲まれた領域は、１つのプローブ記録素子が平面的に走査して記録または再生を行うメディア走査範囲６５である。リボン状のプローブ記録素子を高集積に配列することで、１つのプローブ記録素子あたりのメディア走査範囲６５を狭くできることから、データの並列処理により転送速度または記録速度の向上を図ることができる。
【００７８】
（実施の形態５）
本発明の実施の形態５によるＭＥＭＳ技術を用いて製造された面容量型超音波素子の基本的な構造と動作を図３１および図３２を用いて説明する。
【００７９】
図３１は面容量型超音波素子の要部上面図、図３２は前記図３１のＣ−Ｃ′に沿った面容量型超音波素子の要部断面図である。この面容量型超音波素子の電極とギャップ構造は、上面から見た時に円形もしくは多角形の構造をしている。本実施の形態５において犠牲膜の表面をなだらかな凸形状とする工程は、ブリッジ構造を持つ構造体以外に、面容量型超音波素子のような周辺を固定された面構造を持つ構造体にも適用することができる。
【００８０】
面容量型超音波素子は、半導体基板７０上に形成された絶縁膜７１と、その上に形成された素子の動作を規定する下部電極７２と、下部電極７２上にギャップ７３を介して形成された超音波を発生する膜状の構造体７４と、さらに構造体７４上に形成された素子の動作を規定する上部電極７５とから構成されている。
【００８１】
ギャップ７３は、例えば以下の製造方法により形成することができる。まず、下部電極７２上に犠牲膜を堆積した後、熱処理または同等の手段を施したレジストパターンをマスクとしたエッチングにより、この犠牲膜の表面をなだらかな上に凸の弓なりに加工する。続いて、犠牲膜の上層に超音波を発生する膜状の構造体７４を形成した後、犠牲膜を図３１に示した穴７６を通してウエットエッチング法または等方性ドライエッチング法によって除去し、面容量型超音波素子の可動部が動作する空間であるギャップ７３を形成する。犠牲膜をエッチングするための穴７６は、面容量型超音波素子１個当たり複数個備えられ、狭いギャップ７３であってもエッチング溶剤等が入り込みやすくなっている。
【００８２】
面容量型超音波素子を動作させるには、上部電極７５と下部電極７２との間に高周波電圧を印加し、膜状の構造体７４を起振して線形な変形が起きる範囲で動作させ、半導体基板７０の表面に対して垂直方向を進行方向とする超音波を発生させる。この時の上部電極７５と下部電極７２との間に印加する電圧の周波数に面容量型超音波素子の構造に起因する固有振動数近くの周波数を選び、構造の共振現象を利用すると、入力電圧に対して超音波の強度を効率よく発生することができる。また、上部電極７５と下部電極７２との間に印加する電圧の値は、１個の面容量型超音波素子に配置することを許される電極面積と、ギャップ７３に相当する電極間の距離に依存して決まるが、面容量型超音波素子が、例えば直径５０μｍ程度の膜状の面構造の場合、ピーク間で５０〜１５０Ｖ程度の範囲の電圧が印加される。
【００８３】
面容量型超音波素子は発生させる超音波周波数の要請により、面容量型超音波素子の動作を規定する上部電極７５および下部電極７２の大きさを広げることができず、電極間の距離に相当するギャップ７３を狭くすることにより、低電圧駆動の面容量型超音波素子が得られる。具体的には１００Ｖ以下の電圧で動作させるためには、膜状の面構造の直径が５０μｍ程度に対して、ギャップ７３の距離は１００ｎｍ程度となり、この素子構造の場合、アスペクト比（高さ／幅）は１／５００となる。しかし、前述した実施の形態１のＭＥＭＳ技術を用いることにより、狭いギャップ７３のＭＥＭＳ構造を歩留まり良く製造することができ、さらに、製造工程数を増加させることなくスティッキングを抑制する効果を得ることができる。
【００８４】
なお、犠牲膜の表面をなだらかな凸形状としたことにより、面容量型超音波素子の動作時には構造体７４は両端を繋いだ面よりも下に下がることはない。このため、上部電極７５と下部電極７２との間の距離が遠くなり、動作電圧が高くなる。しかし、上部電極７５と下部電極７２との間の距離が１％離れる方向にシフトした場合の動作電圧のシフトはおよそ１％程度であり、面容量型超音波素子の製造歩留まりの向上の効果の方が高いと考えられる。
【００８５】
また、ＭＥＭＳ技術を用いて製造される面容量型超音波素子の利点として、例えば非接触の診断装置の入力デバイスとして用いた場合に、面容量型超音波素子をアレイ化することで、超音波によるトモグラフィ像を平面的な機械的なスキャニング作業することなく容易に二次元化できることが挙げられる。一の面容量型超音波素子が入力の一の走査線に相当すると考えると、数百個の面容量型超音波素子をアレイ化することにより画像診断装置として十分に足りうる情報を得ることができる。また、一の走査線に相当する面容量型超音波素子自体もアレイ化、例えば３６行３６列のマトリックス配列として製造することにより、画像診断装置の信頼性がより高まり、また入力信号を高い信頼度で得ることができる。いずれの方法も１０３〜１０５個程度の面容量型超音波素子を配列する必要があることから、面容量型超音波素子の製造歩留まりの向上が望まれるが、前述した実施の形態１のＭＥＭＳ技術による製造工程を用いることにより、面容量型超音波素子の製造歩留まりの向上が見込める。
【００８６】
また、ＭＥＭＳ技術を用いて製造される面容量型超音波素子は、実際に利用する過程において疲労破壊が起こる。破壊原因として、膜状の構造体の支持部分への機械的応力集中による膜の破壊または膜状の構造体の支持部分への電界集中による膜の電気的破壊などが考えられる。しかし、前述した実施の形態１のＭＥＭＳ技術による製造工程を用いれば、構造体の応力が集中する箇所を基板に対して非平面的な凸形状に形成することができて、動作時の不良破壊を抑制する効果が見込めるので、信頼性の高い面容量型超音波素子を得ることができる。
【００８７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８８】
本発明は、ＭＥＭＳ技術により製造されたデバイスを含む半導体装置に幅広く利用することができる。
【図面の簡単な説明】
【００８９】
【図１】実施の形態１によるＭＥＭＳ素子の要部断面図である。
【図２】（ａ）は初期状態の両端が固定された梁を側面から見た模式図、（ｂ）は両端が固定された梁の座屈による変位方向を側面から見た模式図である。
【図３】（ａ）は両端が固定された梁の作用力による変位方向を側面から見た模式図、（ｂ）は同図（ａ）の梁の中央地点に対して垂直方向に加えた荷重と梁の変形量との関係を計算によって求めた結果を示すグラフ図である。
【図４】両端が固定された梁の熱膨張による変位方向を側面から見た模式図である。
【図５】実施の形態１によるＭＥＭＳ素子の製造工程中の要部断面図である。
【図６】図５に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図７】図６に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図８】図７に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図９】図８に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１０】図９に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１１】実施の形態２によるＭＥＭＳ素子をＬＳＩ配線間の結合スイッチとして利用した半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１３】図１２に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１４】図１３に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１５】図１４に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１６】図１５に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１７】図１６に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１８】図１７に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図１９】図１８に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２０】図１９に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２１】図２０に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２２】図２１に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２３】図２２に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２４】図２３に続く、ＭＥＭＳ素子の製造工程中の要部断面図である。
【図２５】実施の形態３によるＭＥＭＳ素子をＬＳＩ配線間の結合スイッチとして利用した半導体装置の要部断面図である。
【図２６】図２５に示した結合スイッチを用いて上層の配線と下層の配線とを接続した結線の模式図である。
【図２７】（ａ）は実施の形態４によるプローブ記録素子の記録端子部を記録ドットに接する側から見た上面図、（ｂ）は同図（ａ）のＡ−Ａ′線に沿った要部断面図である。
【図２８】実施の形態４によるプローブ記録素子を含むシステム全体の概略図である。
【図２９】実施の形態４によるプローブ記録素子の記録端子部と記録ドットとが接する箇所の拡大模式図である。
【図３０】図２９のＢ−Ｂ′線に沿った要部平面図である。
【図３１】実施の形態５による面容量型超音波素子の要部上面図である。
【図３２】図３１のＣ−Ｃ′に沿った面容量型超音波素子の要部断面図である。
【符号の説明】
【００９０】
１  ＭＥＭＳ素子
２  半導体基板
３  絶縁膜
４  構造体
４ａ，４ｂ，４ｃ  構造体
４Ｌ  配線
５  絶縁膜
６  電極
７  犠牲膜
７ａ  犠牲膜パターン
８  レジストパターン
９  半導体基板
１０  分離部
１１  ｐウエル
１２  ｎウエル
１３  ゲート絶縁膜
１４  ゲート電極
１５  キャップ絶縁膜
１６  サイドウォール
１７  ｎ型半導体領域
１８  ｐ型半導体領域
１９ａ  層間絶縁膜
１９ｂ  キャップ絶縁膜
２０  接続孔
２１  プラグ
２２  犠牲膜
２３  レジストパターン
２４  スペース
２５  第１キャップ膜
２６  レジストパターン
２７  穴
２８  第２キャップ膜
２９  接点
３０  レジストパターン
３１  穴
３２ａ，３２ｂ  ギャップ
３３  第３キャップ膜
３４  層間絶縁膜
３５  レジストパターン
３６  接続孔
３７  配線
４１  配線
４２  絶縁膜
５０  半導体基板
５１  トランジスタ
５２  絶縁膜
５３  ギャップ
５４  金属膜
５４ａ  プローブ可動体
５５  絶縁膜
５６  信号線
５７  金属接点
５８  プローブ記録素子
５９  半導体基板
６０  ＸＹステージ
６１  記録メディア
６２  記録ドット
６３  メディア搭載面
６４  分離膜
６５  メディア走査範囲
７０  半導体基板
７１  絶縁膜
７２  下部電極
７３  ギャップ
７４  構造体
７５  上部電極
７６  穴
Ａ１  棒形状
Ａ２，Ａ３  凸形状
Ｂ１  棒形状
Ｂ２，Ｂ３  凸形状
Ｃ１，Ｃ２  凸形状
Ｌ１  下層の配線
Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ  上層の配線
ＳＷａ，ＳＷｂ，ＳＷｃ  結合スイッチ
【図１】
2007160435.tif 000003
【図２】
2007160435.tif 000004
【図３】
2007160435.tif 000005
【図４】
2007160435.tif 000006
【図５】
2007160435.tif 000007
【図６】
2007160435.tif 000008
【図７】
2007160435.tif 000009
【図８】
2007160435.tif 000010
【図９】
2007160435.tif 000011
【図１０】
2007160435.tif 000012
【図１１】
2007160435.tif 000013
【図１２】
2007160435.tif 000014
【図１３】
2007160435.tif 000015
【図１４】
2007160435.tif 000016
【図１５】
2007160435.tif 000017
【図１６】
2007160435.tif 000018
【図１７】
2007160435.tif 000019
【図１８】
2007160435.tif 000020
【図１９】
2007160435.tif 000021
【図２０】
2007160435.tif 000022
【図２１】
2007160435.tif 000023
【図２２】
2007160435.tif 000024
【図２３】
2007160435.tif 000025
【図２４】
2007160435.tif 000026
【図２５】
2007160435.tif 000027
【図２６】
2007160435.tif 000028
【図２７】
2007160435.tif 000029
【図２８】
2007160435.tif 000030
【図２９】
2007160435.tif 000031
【図３０】
2007160435.tif 000032
【図３２】
2007160435.tif 000033
【図３１】
2007160435.tif 000034