(57)【要約】【課題】極低周波数から高周波数帯域までの広い周波数範囲の信号を二値化することができ、且つ、小型化が可能なセンサ信号処理装置を提供する。【解決手段】増幅器において、センサからの信号と比較電圧との差をセンサの振幅値に対し動作限界を超える差動利得で増幅し、その増幅後の出力がその出力である交流信号の振幅中心を挟んだ所定振幅領域内にあるか否かを判定し、その領域から外れると、比較電圧を増幅器の出力に近づく方向に変更することにより、センサのオフセット値を自動調整することができる第１二値化処理回路１００と、ＡＣカップリング方式の第２二値化処理回路２００とを備え、出力切り替え回路３００により、２つの二値化処理回路１００、２００から出力される所定時間内のパルス数を判断し、パルス数が少ないときは第１二値化処理回路１００の二値化信号を出力し、パルス数が多いときは第２二値化処理回路２００の二値化信号を出力する。【選択図】図１
2007155443.tif 000002
【特許請求の範囲】
【請求項１】
センサからの交流信号を二値化信号にして出力するセンサ信号処理装置であって、
前記センサの振幅値に対し動作限界を超える差動利得を有し、前記センサからの信号と比較電圧との差を増幅して出力する増幅器と、
その増幅器の出力が、その増幅器の出力である交流信号での振幅中心を挟んだ所定振幅領域内にあるか否かを判定して、その領域から外れると、前記比較電圧を増幅器の出力に近づく方向に変更する比較電圧変更手段と、
前記増幅器の出力信号と閾値とを比較して、その大小関係により第１の二値化信号を出力する第１二値化手段とを備えた第１二値化処理回路と、
前記センサからの交流信号から交流成分を取り出すハイパスフィルタと、
そのハイパスフィルタからの出力信号と閾値とを比較して、その大小関係により第２の二値化信号を出力する第２二値化手段とを備えた第２二値化処理回路と、
前記第１の二値化信号の所定時間内のパルス数が所定値以下である場合には、その第１の二値化信号を出力する一方で、前記第２の二値化信号の所定時間内のパルス数が所定値よりも大きい場合には、その第２の二値化信号を出力する出力切り替え手段と
を、含むことを特徴とするセンサ信号処理装置。
【請求項２】
前記出力切り替え手段は、前記第１の二値化信号のパルス数が１０００パルス／秒以下である場合に第１の二値化信号を出力することを特徴とする請求項１に記載のセンサ信号処理装置。
【請求項３】
前記ハイパスフィルタに備えられるコンデンサが集積回路に内蔵されていることを特徴とする請求項１または２に記載のセンサ信号処理装置。
【請求項４】
前記比較電圧変更手段は、
計数回路と、
その計数回路によるカウント値に応じた前記比較電圧を設定するデジタルアナログ変換回路と、
所定周波数のクロック信号を発生するクロック発生回路と、
前記増幅器の出力が交流信号での振幅中心を挟んだ所定振幅領域から外れると、前記クロック発生回路において発生したクロック信号に同期して、前記計数回路のカウント値を変更するカウント値変更手段と
を備えたものであることを特徴とする請求項１乃至３のいずれかに記載のセンサ信号処理装置。
【請求項５】
前記出力切り替え手段は、前記比較電圧変更手段に備えられているクロック発生回路からのクロック信号に基づいて時間を計測することを特徴とする請求項４に記載のセンサ信号処理装置。
【請求項６】
前記比較電圧変更手段に備えられているクロック発生回路とは別の第２クロック発生回路を備え、
前記出力切り替え手段は、その第２クロック発生回路からのクロック信号に基づいて時間を計測することを特徴とする請求項４に記載のセンサ信号処理装置。
【請求項７】
前記増幅器には、バッファ回路を介して前記センサからの交流信号が入力され、且つ、前記ハイパスフィルタにもそのバッファ回路を介して前記センサからの交流信号が入力されるようになっていることを特徴とする請求項１乃至６のいずれかに記載のセンサ信号処理装置。
【請求項８】
前記第１二値化手段および前記第２二値化手段として、切り替えスイッチを介して前記増幅器の出力信号および前記ハイパスフィルタからの出力信号が選択的に入力される１つの二値化手段を備えていることを特徴とする請求項１乃至７のいずれかに記載のセンサ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＲＥセンサやイメージセンサ等からの交流のセンサ信号を二値化信号にして出力するセンサ信号処理装置に関するものである。
【背景技術】
【０００２】
センサからの交流信号を二値化信号にして出力するセンサ信号処理装置は、エンジンの回転速度の検出などに用いられる。そのセンサ信号処理装置として、ＡＣカップリング方式の装置が知られている。この方式の装置は、センサからの交流信号から、ハイパスフィルタを用いて直流成分を除去して交流成分のみを取り出し、取り出した交流成分を所定の閾値と比較することにより、センサ信号を二値化する方式である。
【０００３】
ＡＣカップリング方式の装置では、センサ信号から直流成分すなわちオフセットを除去して交流成分のみを取り出して二値化するため、オフセットに影響されず、また比較的広い周波数帯の信号を二値化できる。
【０００４】
また、別の方式のセンサ信号処理装置として、特許文献１に記載のものがある。特許文献１に記載の装置は、以下の（Ａ）〜（Ｃ）を備えたものである。すなわち、特許文献１のセンサ信号処理装置は、（Ａ）センサからの交流信号の振幅値に対し動作限界を越える差動利得を有し、同センサ信号と比較電圧との差を増幅して出力する増幅器と、（Ｂ）前記増幅器の出力が、当該増幅器の出力である交流信号での振幅中心を挟んだ所定振幅領域内にあるか否か判定して、当該領域から外れると、前記比較電圧を増幅器の出力に近づく方向に変更する比較電圧変更手段と、（Ｃ）前記増幅器の出力信号と閾値とを比較して、その大小関係により２値化信号を出力する２値化手段とを備えたものである。
【０００５】
上記比較電圧はオフセット値と考えることもでき、増幅器からの出力が所定振幅領域を外れたことに基づいてそのオフセット値が自動調整されるので、センサのオフセットに影響されることなく、交流信号を二値化することができる。
【特許文献１】特開平８−１９３８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、回転速度の検出において０回転から回転速度を検出することが望まれているなど、センサ信号処理装置も、０Ｈｚまたはそれに極めて近い周波数の信号を二値化することが望まれている。その一方で、高周波数帯の信号処理も必要である。すなわち、極低周波数から高周波数までの広い範囲の信号を二値化することができるセンサ信号処理装置が望まれている。
【０００７】
ここで、前述のＡＣカップリング方式は比較的広い周波数域の信号を二値化することができるので、ＡＣカップリング方式の処理装置の二値化可能下限を極低周波数とすることが考えられる。しかし、ＡＣカップリング方式の処理装置によって極低周波数の信号を二値化しようとする場合、たとえば、二値化可能下限を１Ｈｚに設定しようとすると、フィルタによって除去する周波数を１Ｈｚ以下にする必要がある。すなわち、式１から算出されるカットオフ周波数ｆｃを１Ｈｚよりも小さくしなければならない。そのため、容量の大きいコンデンサが必要となる。
（式１）  ｆｃ＝１／（２πＲＣ）
たとえば、相当に大きな５００００ｋΩの抵抗を用いたとしても、１μＦ程度の容量のコンデンサが必要となってしまう。このような容量のコンデンサを半導体チップに乗せることは極めて困難であり、コンデンサをチップに対して外付けしなければならいことになる。コンデンサを外付けする場合、コスト的に不利であるばかりでなく、接着の必要性があることから、信頼性の面でも劣る。
【０００８】
一方、特許文献１の方式のセンサ信号処理装置は、ハイパスフィルタを必要としないことから、装置を大型化することなく、０Ｈｚに極めて近い極低周波数の信号を二値化できる。そこで、特許文献１の方式の処理装置を用いて高周波数帯の信号も二値化することが考えられる。
【０００９】
しかし、特許文献１の方式のセンサ信号処理装置は、増幅器において、センサからの交流信号を動作限界を越える差動利得で増幅する必要があり、増幅率が高いために高周波数帯の信号を処理する場合には、耐ノイズ性が問題となる。また、オフセット値を自動調整しており、その調整のために処理時間が必要であることから、高周波信号を二値化処理する場合には、オフセット値の調整が追従しなくなる恐れがある。
【００１０】
本発明は、この事情に基づいて成されたものであり、その目的とするところは、０Ｈｚに近い極低周波数から高周波数帯域までの広い周波数範囲の信号を二値化することができ、且つ、小型化が可能なセンサ信号処理装置を提供することにある。
【課題を解決するための手段】
【００１１】
その目的を達成するための請求項１記載の発明は、センサからの交流信号を二値化信号にして出力するセンサ信号処理装置であって、（１−１）前記センサの振幅値に対し動作限界を超える差動利得を有し、前記センサからの信号と比較電圧との差を増幅して出力する増幅器と、（１−２）その増幅器の出力が、その増幅器の出力である交流信号での振幅中心を挟んだ所定振幅領域内にあるか否かを判定して、その領域から外れると、前記比較電圧を増幅器の出力に近づく方向に変更する比較電圧変更手段と、（１−３）前記増幅器の出力信号と閾値とを比較して、その大小関係により第１の二値化信号を出力する第１二値化手段と、を備えた第１二値化処理回路と、（２−１）前記センサからの交流信号から交流成分を取り出すハイパスフィルタと、（２−２）そのハイパスフィルタからの出力信号と閾値とを比較して、その大小関係により第２の二値化信号を出力する第２二値化手段とを備えた第２二値化処理回路と、（３）前記第１の二値化信号の所定時間内のパルス数が所定値以下である場合には、その第１の二値化信号を出力する一方で、前記第２の二値化信号の所定時間内のパルス数が所定値よりも大きい場合には、その第２の二値化信号を出力する出力切り替え手段とを、含むことを特徴とする。
【００１２】
この請求項１に記載のセンサ信号処理装置によれば、第１二値化処理回路と第２二値化処理回路とを備えており、第１二値化処理回路は、フィルタによって低周波成分を除去してしまわないので、極低周波数の信号を二値化することができるという特徴を有している。また、第２二値化処理回路は、ハイパスフィルタによって交流成分を取り出して、その交流成分に基づいて二値化信号を生成する、所謂ＡＣカップリング方式の二値化処理回路であるので、高周波信号を精度よく二値化することができるという特徴を有している。そして、本発明のセンサ信号処理装置は、出力切り替え手段により、所定時間内のパルス数が所定値以下のときは、極低周波数の信号を二値化することができる第１二値化処理回路からの二値化信号を出力し、所定時間内のパルス数が所定よりも大きいときは、高周波信号を精度よく二値化することができる第２二値化処理回路からの二値化信号を出力するようにしている。そのため、極低周波数から高周波数帯域までの広い周波数範囲の信号を精度よく二値化することができる。加えて、所謂ＡＣカップリング方式の回路である第２二値化処理回路は、低周波数の信号を二値化するために用いないことから、第２二値化処理回路のハイパスフィルタは比較的容量の小さなコンデンサを用いることができる。そのため、このセンサ信号処理装置は、全体として小型化が可能であり、チップ化することもできる。
【００１３】
ここで、前記出力切り替え手段は、たとえば、請求項２に記載のように、前記第１の二値化信号のパルス数が１０００パルス／秒以下である場合に第１の二値化信号を出力するようにする。
【００１４】
このようにすれば、ハイパスフィルタのカットオフ周波数は、１０００Ｈｚより少し小さい程度の比較的高い周波数で十分であるので、そのハイパスフィルタに備えられるコンデンサの容量および大きさを十分に小さくすることができる。
【００１５】
このようにハイパスフィルタのコンデンサを小型化できるので、請求項１、２のセンサ信号処理装置は、請求項３記載のように、そのコンデンサを集積回路に内蔵することができる。
【００１６】
また、好ましくは、請求項４記載のように、前記比較電圧変更手段は、計数回路と、その計数回路によるカウント値に応じた前記比較電圧を設定するデジタルアナログ変換回路と、所定周波数のクロック信号を発生するクロック発生回路と、前記増幅器の出力が交流信号での振幅中心を挟んだ所定振幅領域から外れると、前記クロック発生回路において発生したクロック信号に同期して、前記計数回路のカウント値を変更するカウント値変更手段とを備えたものである。
【００１７】
このようにして比較電圧変更手段を構成すれば、比較電圧変更手段がデジタル処理回路にて構成されることになるので、その構成が簡単になる。
【００１８】
さらに、請求項４のように比較電圧変更手段を構成する場合、請求項５記載のように、前記出力切り替え手段は、前記比較電圧変更手段に備えられているクロック発生回路からのクロック信号に基づいて時間を計測することが好ましい。このようにしてクロック発生回路を共用すれば、製造コストを低減することができる。
【００１９】
ただし、請求項６記載のように、前記比較電圧変更手段に備えられているクロック発生回路とは別の第２クロック発生回路を備え、前記出力切り替え手段は、その第２クロック発生回路からのクロック信号に基づいて時間を計測するようにしてもよい。
【００２０】
また、好ましくは、請求項７記載のように、前記増幅器には、バッファ回路を介して前記センサからの交流信号が入力され、且つ、前記ハイパスフィルタにもそのバッファ回路を介して前記センサからの交流信号が入力されるようにする。このようにバッファ回路を共用すれば、製造コストを低減することができる。
【００２１】
また、好ましくは、請求項８記載のように、前記第１二値化手段および前記第２二値化手段として、切り替えスイッチを介して前記増幅器の出力信号および前記ハイパスフィルタからの出力信号が選択的に入力される１つの二値化手段を備える。このようにして、二値化手段を共用することによっても、製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を、図面に基づいて説明する。図１は、本発明のセンサ信号処理装置１０の回路構成を示す図である。このセンサ信号処理装置１０は、エンジンの回転速度検出のために用いられ、センサとして、ＭＲＥセンサ１２を備えている。
【００２３】
このＭＲＥセンサ１２は、ギヤ１１と一対のＭＲ素子１３Ａ、１３Ｂとからなる。ギヤ１１はシャフト１４に固定されて一体回転する。このシャフト１４はエンジンの出力軸（クランク軸）と駆動連結されている。なお、シャフト１４はエンジンの出力軸の１／２の速度で回転する。
【００２４】
一対のＭＲ素子１３Ａ、１３Ｂは、所定の空隙（エアギャップ）をおいてギヤ１１に対向配置されている。このＭＲ素子１３Ａ、１３Ｂは、５ボルトの電源ＶＤＤに対し直列に接続され、可変分圧回路（ブリッジ）を構成している。そして、ＭＲ素子１３Ａ，１３Ｂは、ギヤ１１の回転に伴う磁界方向の変化に応じて抵抗値を変化させる。その結果、ＭＲ素子１３Ａ，１３Ｂの中点１６の電圧が変化し、この中点電位がセンサ信号として出力される。このセンサ信号は交流信号であり、１０ｍＶ〜５０ｍＶの範囲内で変化する。即ち、最もギヤ１１の歯が接近した状態では５０ｍＶ程度の出力となり、最もギヤ１１の歯と離間した状態では１０ｍＶ程度の出力となる。
【００２５】
このように構成したＭＲＥセンサ１２には、第１二値化処理回路１００と第２二値化処理回路２００とが互いに並列に接続されている。さらに、第１二値化処理回路１００および第２二値化処理回路２００は、出力切り替え手段として機能する出力切り替え回路３００に接続されている。
【００２６】
出力切り替え回路３００は、第１二値化処理回路１００の出力を最終出力とするか、第２二値化処理回路２００の出力を最終出力とするかを切り替える回路であり、第１、第２パルス数カウンタ３０１、３０２、２つのスイッチ３０３、３０４、および、切り替え制御回路３０５から構成されている。
【００２７】
第１二値化処理回路１００には、第１パルス数カウンタ３０１および第１スイッチ３０３がその順に接続されている。一方、第２二値化処理回路２００には、第２パルス数カウンタ３０２およびスイッチ３０４がその順に接続されている。
【００２８】
切り替え制御回路３０５は、第２二値化処理回路２００に備えられているクロック発生ＣＲ発振回路１１９（図２参照）からのクロック信号に基づいて時間を計測しつつ、所定時間内に第１パルス数カウンタ３０１によって計数されるパルス数および所定時間内に第２パルス数カウンタ３０２によって計数されるパルス数をそれぞれ判定し、所定時間（ここでは１秒間）のパルス数が、所定値（ここでは１０００、すなわち１０００Ｈｚ）以下である場合には、第１スイッチ３０３をオン状態とするとともに、第２スイッチ３０４をオフ状態とする一方で、所定時間内のパルス数が所定値よりも大きい場合には、第１スイッチ３０３をオフ状態とするとともに、第２スイッチ３０４をオン状態とする。
【００２９】
上記第１二値化処理回路１００の構成を図２に示す。中点１６にはオペアンプ１０６が接続され、オペアンプ１０６の出力は負帰還がかけられている。このオペアンプ１０６よりなるバッファ回路にてセンサ出力がインピーダンス変換される。オペアンプ１０６の出力端子は抵抗１０７（本実施例では１ＫΩ）を介してオペアンプ１０８の反転入力端子に接続されている。オペアンプ１０８の出力は抵抗１０９（本実施例では５００ＫΩ）を介して負帰還がかけられている。そのため、オペアンプ１０８の差動利得は５００倍である。また、オペアンプ１０８は、電源電圧ＶＤＤとして５ボルトを使用しており、アンプ出力下限が０ボルトであるとともにアンプ出力上限が４ボルトとなっており、０ボルトから４ボルトの範囲で出力される。
【００３０】
このように、オペアンプ１０８には、センサからの交流信号の振幅値（４０ｍＶ）に対し動作限界（下限０ボルト，上限４ボルト；振幅値４ボルト）を越える差動利得（５００倍）を有するものが用いられている。そして、オペアンプ１０８は、センサ信号と後述する基準電圧（比較電圧）ＶＳとの差を増幅して出力する。
【００３１】
このオペアンプ１０８の出力端子は、抵抗１１０を介して上限検出用コンパレータ１１１の非反転入力端子に接続されるとともに、抵抗１１２を介して下限検出用コンパレータ１１３の非反転入力端子に接続されている。
【００３２】
また、５ボルトの電源ＶＤＤに対し抵抗１１４，１１５，１１６が直列に接続されている。抵抗１１４と１１５との間の接続点ｉは上限検出用コンパレータ１１１の反転入力端子と接続されている。つまり、上限検出用コンパレータ１１１は、オペアンプ１０８の出力電圧と接続点ｉでの分圧電圧（＝３．５ボルト）とを比較する。また、抵抗１１５と１１６との間の接続点ｊは下限検出用コンパレータ１１３の反転入力端子と接続されている。つまり、下限検出用コンパレータ１１３は、オペアンプ１０８の出力電圧と接続点ｊでの分圧電圧（＝０．５ボルト）とを比較する。
【００３３】
また、上限検出用コンパレータ１１１の出力端子はオアゲート１１７の一方の入力端子と接続されている。また、下限検出用コンパレータ１１３の出力端子はインバータ１１８を介してオアゲート１１７の他方の入力端子と接続されている。オアゲート１１７の出力端子はクロック発生ＣＲ発振回路１１９のイネーブル端子と接続されている。
【００３４】
クロック発生ＣＲ発振回路１１９はオアゲート１１７からＨレベルの信号が入力されると能動状態になり、クロック信号をアップダウンカウンタ１２０に出力する。アップダウンカウンタ１２０は上限検出用コンパレータ１１１の出力端子と接続され、上限検出用コンパレータ１１１からＨレベル信号が入力されているときに、カウント値をアップ動作する。また、上限検出用コンパレータ１１１からＨレベル信号が入力されていないときに、カウント値をダウン動作する。
【００３５】
アップダウンカウンタ１２０とデジタルアナログ変換回路１２１とはビット毎の信号線にて接続されている。そして、アップダウンカウンタ１２０のカウント値に応じた信号がデジタルアナログ変換回路１２１に送られ、デジタルアナログ変換回路１２１はアップダウンカウンタ１２０のカウント値に応じた電圧を基準電圧ＶＳとしてオペアンプ１０８の非反転入力端子に出力する。
【００３６】
また、オペアンプ１０８の出力端子は抵抗１２２を介して、コンパレータ１２３の非反転入力端子に接続されている。コンパレータ１２３の出力は抵抗１２４（本実施例では１００Ω）を介して正帰還がかけられている。
【００３７】
また、５ボルトの電源ＶＤＤに対し抵抗１２５、１２６が直列に接続されている。抵抗１２５と１２６との間の接続点ｋはコンパレータ１２３の反転入力端子と接続され、接続点ｋでの分圧電圧（＝２．０ボルト）がコンパレータ１２３の閾値として設定される。
【００３８】
なお、上限検出用コンパレータ１１１の出力は抵抗１２７（本実施例では１００Ω）を介して正帰還がかけられるとともに、下限検出用コンパレータ１１３の出力は抵抗１２８（本実施例では１００Ω）を介して正帰還がかけられている。
【００３９】
なお、本実施形態では、上限検出用コンパレータ１１１、下限検出用コンパレータ１１３、クロック発生ＣＲ発振回路１１９、アップダウンカウンタ１２０、デジタルアナログ変換回路１２１にて比較電圧変更手段１３０が構成され、アップダウンカウンタ１２０にて計数回路が、上限検出用コンパレータ１１１、下限検出用コンパレータ１１３、クロック発生ＣＲ発振回路１１９にてカウント値変更手段が構成されている。また、抵抗１２２、オペアンプ１２３、抵抗１２４、１２５、１２６にて第１二値化手段１３２が構成されている。
【００４０】
次に、第２二値化処理回路２００の構成を説明する。第２二値化処理回路２００の構成を図３に示す。中点１６にオペアンプ２０１の非反転入力端子が接続され、オペアンプ２０１の出力は負帰還がかけられている。このオペアンプ２０１よりなるバッファ回路にてセンサ出力がインピーダンス変換される。
【００４１】
オペアンプ２０１の出力端子には、ハイパスフィルタ２０２が接続されている。ハイパスフィルタ２０２は、コンデンサ２０３と抵抗２０４とによって構成されており、そのコンデンサ２０３の容量および抵抗２０４の抵抗値を調整することにより、カットオフ周波数ｆｃが１０００Ｈｚより少し小さい周波数（たとえば９００Ｈｚ）とされている。
【００４２】
コンデンサ２０３は、バッファ回路であるオペアンプ２１０の非反転入力端子に接続されている。このオペアンプ２１０の出力端子は、抵抗２１１を介してオペアンプ２１２の反転入力端子に接続されている。上記抵抗２１１、オペアンプ２１２、およびそのオペアンプ２１２の出力端子と反転入力端子とに接続される抵抗２１３によって増幅回路２１４が構成されている。また、オペアンプ２１２の非反転入力端子には、抵抗２０８、２０９によって生成される分圧電圧が入力される。
【００４３】
上記オペアンプ２１２の出力端子は、抵抗２０５を介してコンパレータ２０６の非反転入力端子に接続されている。コンパレータ２０６の出力は抵抗２０７（本実施例では１００Ω）を介して正帰還がかけられている。
【００４４】
また、５ボルトの電源ＶＤＤに対し抵抗２０８、２０９が直列に接続されている。抵抗２０８と２０９との間の接続点ｍはコンパレータ２０６の反転入力端子と接続され、接続点ｍでの分圧電圧（＝２．５ボルト）がコンパレータ２０６の閾値として設定される。
【００４５】
そして、コンパレータ２０６は、ハイパスフィルタ２０２によって直流成分が除去されたセンサ出力と上記閾値とを比較して、その大小関係に基づいて第２の二値化信号を出力する。なお、抵抗２０５、コンパレータ２０６、抵抗２０７、２０８、２０９にて第２二値化手段２１６が構成される。
【００４６】
次に、第１二値化処理回路１００の作用を、図４に従って説明する。図４には、オペアンプ１０６の出力（センサ出力）と、オペアンプ１０８の出力と、上限検出用コンパレータ１１１の出力と、インバータ１１８の出力と、オアゲート１１７の出力と、クロック発生ＣＲ発振回路１１９の出力と、デジタルアナログ変換回路１２１の出力（基準電圧ＶＳ）と、コンパレータ１２３の出力とを示す。
【００４７】
センサ出力が上昇する状態では、オペアンプ１０８の出力が下降する。このオペアンプ１０８の出力は、下限検出用コンパレータ１１３において下限電圧値ＢＳ（＝０．５ボルト）と比較され、オペアンプ１０８の出力が下限電圧値ＢＳを下回ると（図４のｔ１のタイミング）、下限検出用コンパレータ１１３の出力がＬレベルとなって、それがインバータ１１８で反転することによってＨレベルの信号がオアゲート１１７に入る。そのため、オアゲート１１７からクロック発生ＣＲ発振回路１１９に信号が入力される。この信号入力によりクロック発生ＣＲ発振回路１１９からアップダウンカウンタ１２０にクロック信号が出力される。このとき、アップダウンカウンタ１２０には、上限検出用コンパレータ１１１からＬレベルの信号が入力されているので、カウント値が「１」ダウンする。その結果、デジタルアナログ変換回路１２１の出力である基準電圧ＶＳが所定電圧分だけ下がる。よって、オペアンプ１０８の出力が０．５ボルト上がり、１ボルトとなる。
【００４８】
同様の動作が、図４のｔ２においても行われる。そして、図４のｔ３〜ｔ４の期間においてはオペアンプ１０８の出力が下限電圧値ＢＳを下回り、下限検出用コンパレータ１１３の出力は常にＬレベルとなるので、インバータ１１８の出力は常にＨレベルとなる。そのため、クロック発生ＣＲ発振回路１１９から所定時間毎にアップダウンカウンタ１２０にクロック信号が出力され、アップダウンカウンタ１２０によるカウント値のダウン動作が連続的に行われ、基準電圧ＶＳも連続的に低下する。
【００４９】
一方、センサ出力が増加から減少に転じ、センサ出力が下降する状態においては、オペアンプ１０８の出力は上昇する。この出力が上限検出用コンパレータ１１１において上限電圧値ＰＳ（＝３．５ボルト）と比較され、オペアンプ１０８の出力が上限電圧値ＰＳを越えると（図４のｔ５のタイミング）、上限検出用コンパレータ１１１の出力がＨレベルとなるので、オアゲート１１７を介してクロック発生ＣＲ発振回路１１９に信号が出力される。この信号入力によりクロック発生ＣＲ発振回路１１９からアップダウンカウンタ１２０にクロック信号が出力される。このとき、アップダウンカウンタ１２０には、上限検出用コンパレータ１１１からＨレベルの信号が入力されているので、カウント値が「１」アップする。その結果、デジタルアナログ変換回路１２１の出力である基準電圧ＶＳが所定電圧分だけ上がる。よって、オペアンプ１０８の出力が０．５ボルト下がり、３ボルトとなる。
【００５０】
同様の動作が、図４のｔ６、ｔ７においても行われる。そして、図４のｔ８〜ｔ９の期間においてはオペアンプ１０８の出力が上限電圧値ＰＳを越え、上限検出用コンパレータ１１１の出力は常にＨレベルとなり、クロック発生ＣＲ発振回路１１９から所定時間毎にアップダウンカウンタ１２０にクロック信号が出力され、アップダウンカウンタ１２０によるカウント値のアップ動作が行われ、基準電圧ＶＳも上昇する。
【００５１】
そして、コンパレータ１２３では、オペアンプ１０８の出力と閾値電圧（＝２ボルト）とが比較される。その大小関係により、コンパレータ１２３からは、図４のｔ１０、ｔ１１、ｔ１２、ｔ１３のタイミングにて出力が反転した第１の二値化信号が出力される。
【００５２】
なお、図４において、ｔ２１〜ｔ２２、ｔ２３〜ｔ２４、ｔ２５〜ｔ２６、ｔ２７〜ｔ２８の期間は、オペアンプ１０８の出力が動作限界の上限或いは下限に張り付いた状態となる。
【００５３】
このように、第１二値化処理回路１００では、オペアンプ１０８の出力が所定振幅領域（０．５〜３．５Ｖ）を外れると、基準電圧ＶＳがオペアンプ１０８の出力に近づく方向に変更されるので、ＭＲＥセンサ１２のオフセット値に影響されずに、高精度にセンサ信号を二値化することができ、また、第２二値化処理回路２００と異なり、低周波成分を除去していないので、極低周波数の信号でも確実に二値化することができる。
【００５４】
この第１二値化処理回路１００から出力される第１の二値化信号は、第１パルス数カウンタ３０１に入力されて、そこでパルス数が計数される。一方、第２二値化処理回路２００から出力される第２の二値化信号は、第２パルス数カウンタ３０２に入力されて、そこでパルス数が計数される。そして、前述のように、切り替え制御回路３０５により、1秒間のパルス数が１０００以下のときは第１スイッチ３０３がオン状態とされて、最終出力として第１の二値化信号が出力される一方、1秒間のパルス数が１０００よりも大きいときは第２スイッチ３０４がオン状態とされて、最終出力として第２の二値化信号が出力される。
【００５５】
以上、説明した本実施形態のセンサ信号処理装置１０は、第１二値化処理回路１００と第２二値化処理回路２００とを備えており、第１二値化処理回路１００は、フィルタによって低周波成分を除去してしまわないので、極低周波数の信号を二値化することができる。一方で、第２二値化処理回路２００は、ハイパスフィルタ２０２によって交流成分を取り出して、その交流成分に基づいて二値化信号を生成する、所謂ＡＣカップリング方式の二値化処理回路であるので、高周波信号を精度よく二値化することができる。そして、出力切り替え回路３００により、１秒間のパルス数が１０００パルス以下のときは、極低周波数の信号を二値化することができる第１二値化処理回路１００からの第１の二値化信号を出力し、１秒間のパルス数が１０００よりも大きいときは、高周波信号を精度よく二値化することができる第２二値化処理回路２００からの第２の二値化信号を出力するようにしている。そのため、極低周波数から高周波数帯域までの広い周波数範囲の信号を精度よく二値化することができる。加えて、所謂ＡＣカップリング方式の回路である第２二値化処理回路２００は、低周波数の信号を二値化するために用いないことから、第２二値化処理回路２００のハイパスフィルタ２０２は比較的容量の小さなコンデンサを用いることができる。
【００５６】
そのため、このセンサ信号処理装置１０は、全体として小型化が可能であるため、一つのＩＣチップとして構成されている。
【００５７】
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、次の実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００５８】
たとえば、前述の実施形態では、ハイパスフィルタ２０２として、コンデンサ２０３および抵抗２０４のみからなる単純な一次形のものを用いていたが、たとえば、二次形のハイパスフィルタを用いるなど、他の形式のハイパスフィルタを用いても良い。
【００５９】
また、前述の実施形態の第１二値化処理回路１００は、アップダウンカウンタ１２０のカウント数に基づいて基準電圧ＶＳを変更するデジタル処理形式の回路であったが、第１二値化処理回路として、特許文献１の第１実施例に示されるようなアナログ方式の処理回路を用いることもできる。
【００６０】
また、図５に示すようにセンサ信号処理装置４００を構成することにより、第１二値化処理回路と第２二値化処理回路において、バッファ回路（オペアンプ）１０６、二値化手段４０２、パルス数カウンタ４０４を共用化することもできる。なお、二値化手段４０２、パルス数カウンタ４０４は、いずれも、前述の実施形態の第１二値化手段１３２（または第２二値化手段２１６）、および第１パルス数カウンタ３０１（または第２パルス数カウンタ３０２）と同じ構成である。この場合、二値化手段４０２が第１および第２二値化手段として機能する。
【００６１】
図５のセンサ信号処理装置４００においては、切り替え制御回路４０６は、第２クロック発生回路４０７からのクロック信号に基づいて時間を計測しつつ、所定時間内にパルス数カウンタ４０４によって計数されるパルス数を判定し、所定時間（たとえば１秒）のパルス数が所定値（たとえば１０００、すなわち１０００Ｈｚ）以下である場合には、切り替えスイッチ４０８を第１端子４１０側とする一方、所定時間内のパルス数が所定値よりも大きい場合には、切り替えスイッチ４０８を第２端子４１２側とする。
【図面の簡単な説明】
【００６２】
【図１】本発明のセンサ信号処理装置１０の回路構成を示す図である。
【図２】図１の第１二値化処理回路１００の構成を示す図である。
【図３】図１の第２二値化処理回路２００の構成を示す図である。
【図４】図１の第１二値化処理回路１００内の信号波形を例示する図である。
【図５】図１とは別のセンサ信号処理装置４００の構成を示す図である。
【符号の説明】
【００６３】
１０：センサ信号処理装置
１２：ＭＲＥセンサ
１００：第１二値化処理回路
１０６：オペアンプ（バッファ回路）
１０８：オペアンプ（増幅器）
１１１：上限検出用コンパレータ
１１３：下限検出用コンパレータ
１１９：クロック発生ＣＲ発振回路（カウント値変更手段）
１２０：アップダウンカウンタ（計数回路）
１２１：デジタルアナログ変換回路
１３０：比較電圧変更手段
１３２：第１二値化手段
２００：第２二値化処理回路
２０２：ハイパスフィルタ
２１６：第２二値化手段
３００：出力切り替え回路（出力切り替え手段）
４００：センサ信号処理装置
４０２：二値化手段（第１、第２二値化手段）
４０７：第２クロック発生回路
４０８：切り替えスイッチ
【図１】
2007155443.tif 000003
【図２】
2007155443.tif 000004
【図３】
2007155443.tif 000005
【図４】
2007155443.tif 000006
【図５】
2007155443.tif 000007