(57)【要約】【課題】ＦｅＲＡＭの耐湿性を向上させる。【解決手段】パッド６を利用したプローブ試験後、保護膜７の開口に設けられたパッド６と、そのパッド６から保護膜７の開口外周部までを被覆するように、金属膜９を形成する。そして、その金属膜９上に金属バンプ１０を形成する。金属膜９は、第１，第２の金属膜９ａ，９ｂの２層構造とし、下層側は主に保護膜７との密着性を、また、上層側は主に金属バンプ１０との密着性を、それぞれ考慮して材質を選択する。さらに、所望の膜質や膜厚の金属膜９が得られるように、その成膜条件を設定する。これにより、パッド６やその周辺からの強誘電体キャパシタ４への水分等の浸入を防ぎ、浸入後の水分等に起因した電位反転異常の発生を効果的に抑制することが可能になる。【選択図】図１
2007273676.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に絶縁層を介して配設された機械的損傷を有する電極パッドと、
前記電極パッドを被覆する導電膜と、
前記導電膜に接続された外部接続端子と、
を具備することを特徴とする半導体装置。
【請求項２】
前記導電膜は、複数の導電層からなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記導電膜は、バンプであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記導電膜は、前記電極パッドの周囲にある絶縁層上に延在して配設されてなることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記導電膜に接続される前記外部接続端子は、バンプまたはワイヤであることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記電極パッドは、導電層を介して前記半導体基板上に配設された強誘電体容量素子に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
半導体基板上に電極パッドを形成する工程と、
前記電極パッドにプローブを接触させる工程と、
前記電極パッドを被覆して導電膜を形成する工程と、
前記導電膜に外部接続用端子を接続する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項８】
前記電極パッドの周囲にある絶縁層上に延在して前記導電膜を形成する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記導電膜上に、バンプまたはワイヤを接続する工程を有することを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
半導体基板と、
前記半導体基板上に絶縁層を介して配設された機械的損傷を有する電極パッドと、
前記電極パッドを被覆する導電膜と、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に強誘電体キャパシタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
記憶用容量素子として強誘電体容量素子（強誘電体キャパシタ）を用いた強誘電体メモリ（Ferro-electric Random Access Memory，ＦｅＲＡＭ）素子は、高速動作が可能であって、低消費電力であり、更に書き込み／読み出し耐久性に優れる等の特徴を有する不揮発性メモリ装置である。
【０００３】
このようなＦｅＲＡＭ素子の製造工程に於いては、通常、導通試験や強誘電体の電位反転試験等が行われ、異常の有無が検査されている。
一方、当該強誘電体キャパシタは、外部から侵入する水分や水素（「水分等」という。）によって劣化し易いという性質を有している。
【０００４】
この為、強誘電体キャパシタを酸化アルミニウム膜等で覆い、ＦｅＲＡＭ素子の形成工程並びに形成後に水分等が強誘電体キャパシタへ到達するのをブロックする構造等が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００５−２６８６１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
通常、ＦｅＲＡＭ素子の製造過程に於ける導通試験や強誘電体の電位反転試験等には、最終的に金属ワイヤ或いは金属バンプが接続される外部接続用の電極パッドが利用され、そのような電極パッドに所定のプローブを接触させて、強誘電体キャパシタの電位反転等の所定の試験が行われる。
【０００６】
ところが、このようにしてプローブ試験を行うと、プローブとの接触によって電極パッドに機械的損傷を生じてしてしまう場合がある。そして、プローブ試験後には、そのような損傷のある電極パッドにも、損傷の無い電極パッドと同様に、金属ワイヤ等が接続される。
【０００７】
図１４はＦｅＲＡＭ素子に於いて、プローブ試験後の電極パッドに、金属ワイヤを接続した状態を模式的に示す。
図１４に於いて、ＦｅＲＡＭ素子２００は、半導体基板２０１上に形成された層間絶縁膜２０２内に、下部電極２０３ａ、強誘電体膜２０３ｂおよび上部電極２０３ｃの積層体からなる強誘電体キャパシタ２０３が形成されている。
【０００８】
尚、当該半導体基板２０１に形成されたトランジスタなどの能動素子、容量素子などの受動素子並びに層間絶縁膜２０２内に配設された他の配線層については、図示することを省略している。
【０００９】
当該強誘電体キャパシタ２０３は、半導体基板２０１を用いて形成されているトランジスタ（図示せず）に電気的に接続されると共に、その上部電極２０３ｃに接続された接続ビア２０４を介して電極パッド２０５に電気的に接続されている。電極パッド２０５は、その上に形成されている保護膜２０６に設けられた開口から部分的に露出した状態になっている。
【００１０】
ＦｅＲＡＭ素子２００に対するプローブ試験は、このような電極パッド２０５を利用して行われる。
即ち、これらの電極パッド２０５にプローブを接触させ、全体的な導通のほか、強誘電体キャパシタ２０３の電位反転等が検査される。このようなプローブ試験の際には、プローブが接触した結果、図示されるように、電極パッド２０５に凹部２０７ａおよび／或いは凸部２０７ｂが形成されてしまう。
【００１１】
そして、プローブ試験後には、その電極パッド２０５に、外部基板等へ接続するための金属ワイヤ２０８が接続される。
しかし、電極パッド２０５に凹部２０７ａおよび／或いは凸部２０７ｂが形成されると、金属ワイヤ２０８を接続した際に、その凹部２０７ａが一部露出するか、金属ワイヤ２０８と電極パッド２０５との間に空隙が生ずる場合がある。
【００１２】
凹部２０７ａが電極パッド２０５を貫通して層間絶縁膜２０２にまで達する程である場合には、全部あるいは一部が露出する凹部２０７ａ、或いは金属ワイヤ２０８と電極パッド２０５との間の空隙を通して、層間絶縁膜２０２内に水分等が浸入する。
【００１３】
そして、浸入した水分等が強誘電体キャパシタ２０３まで達すると、その電位反転に異常が発生する可能性が高まり、ＦｅＲＡＭ素子２００が誤動作してしまう恐れがある。
尚、此処ではＦｅＲＡＭ素子を例にして述べたが、このような外部からの水分等の浸入は、電極パッドを備えた半導体装置であれば同様に発生し得る。例えば、損傷した電極パッドを介して内部に浸入した水分等によって配線材料のマイグレーションが発生し易くなる等の問題がある。
【００１４】
本発明はこのような点に鑑みてなされたものであり、耐湿性が高く、信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では上記課題を解決するために、半導体基板と、前記半導体基板上に絶縁層を介して配設された機械的損傷を有する電極パッドと、前記電極パッドを被覆する導電膜と、前記導電膜に接続された外部接続端子と、を具備することを特徴とする半導体装置が提供される。
【００１６】
このような半導体装置によれば、導電膜が、電極パッドを被覆するように形成されるため、たとえ導電膜形成前に電極パッドに機械的損傷があるような場合であっても、その電極パッドからの水分等の浸入が防止されるようになる。
【００１７】
また、本発明では、半導体基板上に電極パッドを形成する工程と、前記電極パッドにプローブを接触させる工程と、前記電極パッドを被覆して導電膜を形成する工程と、前記導電膜に外部接続用端子を接続する工程と、を具備することを特徴とする半導体装置の製造方法が提供される。
【００１８】
このような半導体装置の製造方法によれば、プローブを接触させた後、その電極パッドを被覆するように導電膜を形成し、その導電膜に外部接続用端子が接続される。これにより、プローブ接触後に電極パッドに機械的損傷があっても、その電極パッドからの水分等の浸入が防止されるようになる。
【発明の効果】
【００１９】
本発明では、機械的損傷を有する電極パッドを導電膜で被覆するようにした。これにより、電極パッドからの水分等の浸入を防ぎ、浸入後の水分等に起因した異常の発生を効果的に抑制し、耐湿性が高く、信頼性の高い半導体装置を実現することが可能になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を、ＦｅＲＡＭ素子を例に、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００２１】
図１は、第１の実施の形態に於けるＦｅＲＡＭ素子の要部断面を模式的に示す。
図１に示すＦｅＲＡＭ素子１は、半導体基板２上に形成された酸化シリコン（ＳｉＯ2）等の層間絶縁膜３内に、白金（Ｐｔ）等の下部電極４ａ、チタン酸ジルコン酸鉛（ＰＺＴ）等の強誘電体膜４ｂ、および酸化イリジウム（ＩｒＯ2）等の上部電極４ｃの積層体からなる強誘電体キャパシタ４を具備している。
【００２２】
当該ＦｅＲＡＭ素子１に於いて、強誘電体キャパシタ４は、半導体基板２を用いて形成されているトランジスタ（図示せず）に電気的に接続される。当該トランジスタに接続された導電プラグの直上に強誘電体キャパシタ４を配設してその下部電極４ａと導電プラグを直接接続する、所謂スタックドキャパシタ構造が適用されている。
【００２３】
強誘電体キャパシタ４は、その上部電極４ｃに接続された接続ビア５を介して、アルミニウム（Ａｌ）等の電極パッド６に電気的に接続されている。当該電極パッド６は、その上に形成されている窒化シリコン（ＳｉＮ）等の絶縁性の保護膜７に設けられた開口内に選択的に露出している。
【００２４】
尚、当該半導体基板２に形成されたトランジスタなどの能動素子、容量素子などの受動素子並びに層間絶縁膜３内に配設された他の配線層については、図示することを省略している。
【００２５】
この状態に於いてプローブ試験を行った場合、プローブとの接触により、当該電極パッド６に凹部８ａおよび／或いは凸部８ｂなどの機械的損傷を生じてしまう。
この第１の実施の形態にあっては、当該プローブ試験後、金属ワイヤ或いは金属バンプなどの外部接続端子の形成前に、電極パッド６の表面および当該電極パッド６の周囲に於ける保護膜７の開口外周部の領域を、第１，第２の金属膜９ａ，９ｂで構成される２層構造の金属膜９によって被覆する。
【００２６】
そして、当該金属膜９が形成された電極パッド６上に、外部基板等との接続に用いる金属バンプ１０を形成する。
当該金属バンプ１０は、例えば、金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、Ａｌを用いて形成される。当該金属バンプ１０は、また、例えば、鉛（Ｐｂ）、Ｓｎ、インジウム（Ｉｎ）を含む合金を用いて形成され得る。
【００２７】
尚、金属膜９上には、金属バンプ１０に代え、金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃｕ）等を用いて金属ワイヤを接続する構成を採ることもできる。
前記電極パッド６の表面と保護膜７の開口外周部までの領域を被覆する金属膜９を２層構造とした場合、下層側の第１の金属膜９ａは、特にその導電性および保護膜７との密着性を考慮してその材質を選択する。導電性および保護膜７との密着性が良好な金属としては、例えば、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）等が挙げられる。
【００２８】
一方、上層側の第２の金属膜９ｂは、特に導電性および金属バンプ１０との密着性を考慮してその材質を選択する。導電性および金属バンプ１０との密着性が良好な金属としては、例えば、Ｐｄ、Ｃｕ、Ｎｉ、Ａｕ等が挙げられる。
【００２９】
このように電極パッド６の表面と保護膜７の開口外周部までの領域を金属膜９によって被覆することにより、プローブ試験後に電極パッド６に凹部８ａおよび／或いは凸部８ｂが形成されている場合にも、当該金属膜９によってそのような部分からの水分等の浸入を防ぐことができる。更に、金属バンプ１０の形成後に、金属バンプ１０と電極パッド６との間に空隙が生じるような場合にも、金属膜９によってそのような部分からの水分等の浸入を防ぐことができる。
【００３０】
続いて、上記のような構成を有するＦｅＲＡＭ素子１の形成フローの一例について説明する。尚、ここでは、金属膜９の形成以降のフローを中心に説明する。
第１の実施の形態のＦｅＲＡＭ素子形成フローを、図２に示す。
【００３１】
ＦｅＲＡＭ素子１の電極パッド６上に金属膜９を形成するに当たり、まず、プローブ試験前のＦｅＲＡＭ素子１の所定の基本構造を形成する。
即ち、所謂ウェハープロセスを適用して、半導体基板の一方の主面にトランジスタなどの能動素子を、また当該半導体基板上の多層配線層中に半導体強誘電体キャパシタなどを形成する。そして当該多層配線層上に前記トランジスタ、強誘電体キャパシタなどに電気的に接続された電極パッドを形成（ステップＳ１）した後、当該電極パッドを含む半導体基板上を被覆する保護膜を形成（ステップＳ２）し、当該保護膜に電極パッドに達する開口を形成する（ステップＳ３）。
【００３２】
尚、これらの工程は、当該半導体基板に形成された複数個の半導体素子（ＦｅＲＡＭ素子）それぞれに対して同時になされる。
かかる状態に於いて、前記半導体素子の前記電極パッドに対して針状のプローブを接触させ、所望の試験を行う（ステップＳ４）。
【００３３】
当該プローブの接触により、電極パッドには機械的損傷が付されてしまう。
本実施例にあっては、当該電極パッド上を含めて、第１の金属膜９ａを全面に形成し（ステップＳ５）、更にその上に第２の金属膜９ｂを形成する（ステップＳ６）。
【００３４】
ここで、第１，第２の金属膜９ａ，９ｂは、スパッタリング法を用いて、１５０℃〜２２０℃以下の温度で成膜する。２２０℃を上回る成膜温度では、強誘電体キャパシタ４に書き込まれているメモリデータが消失してしまう可能性があり、また、１５０℃を下回る成膜温度では、膜厚の均一性に優れた緻密な膜が形成されずに、水分等が透過しやすいポーラスな膜が形成される可能性が高くなるためである。このような温度範囲で成膜を行うことにより、強誘電体キャパシタ４のメモリデータを保持しつつ、第１，第２の金属膜９ａ，９ｂの膜厚均一性および良好な膜質を確保することが可能になる。
【００３５】
また、当該第１，第２の金属膜９ａ，９ｂは、その合計膜厚が２００ｎｍ以上になるように成膜する。これにより、例えば、プローブ試験後に生じる凹部８ａが断面逆テーパー形状、すなわち電極パッド６側から見て抉れたようになっている場合であっても、そのような部分を第１，第２の金属膜９ａ，９ｂによって被覆することができる。また、成膜温度を前述の如く１５０℃〜２２０℃の範囲とすると、このように断面逆テーパー形状となっているような部分にも、第１，第２の金属膜９ａ，９ｂが良好な膜質で形成される。
【００３６】
また、電極パッド６の凹部８ａと凸部８ｂの段差が比較的大きな場合、例えば１μｍ以上の段差があるような場合であっても、このように第１，第２の金属膜９ａ，９ｂの合計膜厚を２００ｎｍ以上とすることにより、電極パッド６を効果的に被覆することができる。
【００３７】
前記第１，第２の金属膜９ａ，９ｂの成膜後、当該金属膜９ａ，９ｂの選択エッチングを行ってそれらをパターニングし（ステップＳ７）、電極パッド６を被覆する金属膜９を形成する。
【００３８】
その際、金属膜９の端部が保護膜７上に延在するようにパターニングし、金属膜９の保護膜７を被覆している部分の長さが１μｍ以上、好ましくは５μｍ程度となるようにする。１μｍを下回る場合には、下層側の第１の金属膜９ａと保護膜７との間に一定以上の密着力が確保できず、金属膜９が剥離し易くなってしまう。
【００３９】
また、保護膜７を被覆する部分の長さの上限は、形成するＦｅＲＡＭ１のサイズ（電極パッド６間の距離）を考慮して設定すればよい。保護膜７を被覆する部分の長さを１μｍ以上とすることにより、電極パッド６を被覆する金属膜９の剥離が抑制される。
【００４０】
なお、エッチングによるパターニングの際には、通常、パターンエッジでサイドエッチングが発生して、マスクの転写パターン（レジストパターン）よりも小さな寸法で金属膜９が形成され易い。更に、第１，第２の金属膜９ａ，９ｂの積層膜に対してエッチングを行った際には、下層側の第１の金属膜９ａのサイドエッチング量の方が大きくなる傾向がある。従って、このようなサイドエッチングの発生を考慮して、保護膜７を被覆する部分の長さが１μｍ以上となるように、第１，第２の金属膜９ａ，９ｂのパターニングを行う。
【００４１】
このようにして金属膜９を形成した後、その上に金属バンプ１０を形成する（ステップＳ８）。
金属バンプ１０は、例えば、比較的大きな断面略楕円形状の下段部と、その上に突起状に設けられた上段部からなる、いわゆる２段形状バンプとすることができる。２段形状バンプは、通常のワイヤボンディングの要領で金属膜９に金属ワイヤを接続した後にその金属ワイヤを引きちぎる、あるいは引きちぎった後にさらにそれを所定のツールで叩き上段部をより小さくするなどの手法で形成することが可能である。
【００４２】
なお、このステップＳ７の段階で、金属膜９上に金属バンプ１０に代えて金属ワイヤを接続しても構わない。当該金属ワイヤは、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等を用いて形成することができる。
【００４３】
以上の製造プロセスフローにより、ＦｅＲＡＭ素子１が形成される。
このように、第１の実施の形態にあっては、保護膜７に形成された開口内に表出し、プローブを用いた試験の際損傷が与えられた電極パッド６、および当該電極パッド６から保護膜７の開口外周部までの領域を、金属膜９で被覆し、その上に金属バンプ１０を形成する。
【００４４】
これにより、電極パッド６に凹部８ａおよび／或いは凸部８ｂが形成されている場合や、電極パッド６と金属バンプ１０との間に空隙ができる場合に、金属膜９によって内部への水分等の浸入を防ぐことができる。
【００４５】
このようにして耐湿性を向上させることにより、強誘電体キャパシタ４への水分等の到達を効果的に抑制することができ、電位反転異常等の発生を抑えて、信頼性の高いＦｅＲＡＭ素子１を実現することができる。
【００４６】
次に、第２の実施の形態について説明する。
図３は、第２の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す。尚、図３に於いては、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４７】
第２の実施の形態のＦｅＲＡＭ素子２０にあっては、保護膜７に形成された開口内に表出し、プローブを用いた試験の際損傷が与えられた電極パッド６上、および電極パッド６から保護膜７の開口外周部までを被覆する金属膜９上に、表面が平坦な金属バンプ２１が形成されている。
【００４８】
このような構成を有するＦｅＲＡＭ素子２０は、電極パッド６を利用したプローブ試験後、前記電極パッド６上に第１，第２の金属膜９ａ，９ｂからなる金属膜９を形成し、金属バンプ２１となる材料を所定の膜厚で全面に成膜し、これを所定の金属膜９上に残すようにパターニングして形成される。
【００４９】
金属バンプ２１の材料の成膜には、電解めっき法等の液相成長法、或いはスパッタリング法等の物理蒸着堆積（Physical Vapor Deposition，ＰＶＤ）法を適用することができる。また、金属バンプ２１の形成時には、その形成位置の保護膜７の開口が完全に被覆されるようにする。
【００５０】
このように、金属膜９上に、表面が平坦な金属バンプ２１を配設することにより、電極パッド６とその周辺を金属膜９と金属バンプ２１によって完全に被覆することができる。従って、プローブ試験後に電極パッド６に凹部８ａや凸部８ｂが形成されている場合に、水分等の浸入を防ぐことができ、耐湿性が高く、信頼性の高いＦｅＲＡＭ素子２０を実現することができる。
【００５１】
尚、金属バンプ２１の平面形状は特に限定されず、例えば円形状或いは矩形状とすることができる。
次に、第３の実施の形態について説明する。
【００５２】
図４は、第３の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す。尚、図４に於いては、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５３】
第３の実施の形態のＦｅＲＡＭ素子３０は、保護膜７に形成された開口内に表出し、プローブを用いた試験の際損傷が与えられた電極パッド６上、および当該電極パッド６から保護膜７の開口外周部までを被覆する金属膜９上にはんだバンプ３１が形成されている。
【００５４】
当該ＦｅＲＡＭ素子３０は、電極パッド６を利用したプローブ試験後、前記電極パッド６上に第１，第２の金属膜９ａ，９ｂからなる金属膜９を形成し、めっき法或いは印刷法を用いて、断面略半円状のはんだバンプ３１を形成することにより形成される。
【００５５】
はんだバンプ３１には、例えば、錫（Ｓｎ）を主成分とする合金のほか、鉛（Ｐｂ）やインジウム（Ｉｎ）を含む合金を用いることができる。はんだバンプ３１は、その形成位置の保護膜７の開口が完全に被覆されるように形成される。
【００５６】
このように、電極パッド６とその周辺を、金属膜９とはんだバンプ３１によって被覆することにより水分等の浸入を防ぎ、耐湿性が高く、もって信頼性の高いＦｅＲＡＭ素子３０が実現される。
【００５７】
次に、第４の実施の形態について説明する。
図５は、第４の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す。尚、図５に於いては、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５８】
第４の実施の形態のＦｅＲＡＭ素子４０は、保護膜７に形成された開口内に表出し、プローブを用いた試験の際損傷が与えられた電極パッド６、および当該電極パッド６から保護膜７の開口外周部までを被覆する金属膜９の端部を、絶縁膜４１により被覆している。
【００５９】
また、この第４の実施の形態のＦｅＲＡＭ素子４０では、電極パッド６を利用したプローブ試験後、電極パッド６および当該電極パッド６から保護膜７の開口外周部までを被覆する金属膜９を形成し、当該金属膜９に、前記第１の実施の形態で述べた金属バンプ１０に代え、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等から成る金属ワイヤ４２を接続している。
【００６０】
このように、金属膜９の端部を被覆する絶縁膜４１は、当該金属膜９が保護膜７から剥離するのを抑制する剥離抑制膜として機能する。当該絶縁膜４１により金属膜９の端部を被覆する際には、絶縁膜４１によって金属膜９の端部がそのエッジから長さ１μｍ以上被覆されるように、絶縁膜４１を形成することが好ましい。絶縁膜４１が金属膜９の端部をこの程度被覆すると、金属膜９の保護膜７からの剥がれが効果的に抑制される。
【００６１】
当該絶縁膜４１としては、ポリイミド、エポキシ樹脂、フェノール樹脂等の材料を用いることができる。これらの樹脂を主成分とする材料は、強誘電体キャパシタ４のメモリデータの保持が可能な２２０℃以下の温度で硬化させることが可能である。更に、これらの樹脂を主成分とする材料は、保護膜７との密着性も良好である。
【００６２】
従って、このような樹脂を用いた絶縁膜４１によって金属膜９の端部を被覆することにより、強誘電体キャパシタ４のメモリデータを保持しつつ、金属膜９の剥離をより効果的に抑制することが可能になる。また、このような絶縁膜４１は、ＦｅＲＡＭ素子４０を樹脂封止する際、封止用樹脂との密着力を強化する役割も果たす。
【００６３】
なお、金属膜９上には、金属ワイヤ４２に代えて、上記第１，第２，第３の実施の形態で述べた金属バンプ１０，２１およびはんだバンプ３１を形成することも可能である。ただし、その場合は、その金属バンプ１０等が部分的に表面から突出するように、すなわちその金属バンプ１０等を介して実装可能なように、金属バンプ１０のサイズ（高さ）および／或いは絶縁膜４１の膜厚が適切となるように調整される。
【００６４】
次に、第５の実施の形態について説明する。
図６は、第５の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す。尚、図６に於いては、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６５】
第５の実施の形態のＦｅＲＡＭ素子５０は、前記金属膜９に代えて、２層構造の金属バンプ５１によって電極パッド６および電極パッド６から保護膜７の開口外周部までを被覆している。
【００６６】
また、第５の実施の形態のＦｅＲＡＭ素子５０では、封止樹脂との密着力を強化するため、金属バンプ５１の形成領域外にの絶縁層７の表面に、ポリイミド等の絶縁膜５２を配設している。
【００６７】
本実施の態様５に於ける金属バンプ５１は、電極パッド６を利用したプローブ試験後、まず無電解めっき法によってニッケル（Ｎｉ）層５１ａを形成し、当該ニッケル（Ｎｉ）層５１ａ上に無電解めっき法により金（Ａｕ）層５１ｂを形成することによって形成される。
【００６８】
当該金属バンプ５１の表面は、ほぼ平坦面を有する。
この時、その前処理としてジンケート処理を行い、アルミニュウム（Ａｌ）等からなる電極パッド６とめっき液が接触する部分に亜鉛（Ｚｎ）を均一に析出させておき、その後、ニッケル（Ｎｉ）などの金属を無電解めっき法によって成長させる。これにより、膜質の良好な金属バンプ５１を形成することができる。
【００６９】
無電解めっき法を用いて、電極パッド６上および当該電極パッド６から保護膜７の開口外周部に金属バンプ５１を形成する際には、金属バンプ５１の膜厚（保護膜７上に延在した部分の膜厚）が１μｍ〜１２μｍの範囲となるようにすることが好ましい。１μｍを下回る場合には、ＦｅＲＡＭ素子５０の構成にもよるが、金属バンプ５１がＦｅＲＡＭ素子５０の表面から突出しなかったり、突出量が小さくその実装が困難に難しくなったりする。
【００７０】
このような問題が生じない場合には、１μｍを下回るような膜厚で金属バンプ５１を形成してもよい。また、金属バンプ５１の膜厚を１２μｍ以下に設定するのは、１２μｍを上回る場合、無電解めっき法による金属膜の成長過程で発生する応力の影響が大きくなり、成長過程あるいは成長後にその金属膜が剥離する等の不具合が生じ易いことによる。
【００７１】
このように金属バンプ５１でパ電極ッド６とその周辺を完全に被覆することにより、水分等の浸入を効果的に防止することができる。
次に、第６の実施の形態について説明する。
【００７２】
図７は、第６の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す。なお、図７に於いても、前記図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００７３】
当該第６の実施の形態のＦｅＲＡＭ素子６０にあっては、電極パッド６を表出した開口とその外周部を除く保護膜７上に有機系絶縁膜６１が配設され、電極パッド６を利用したプローブ試験後、金属膜９が電極パッド６上から保護膜７上、更には絶縁膜６１上に延在して形成される。
【００７４】
また、この第６の実施の形態のＦｅＲＡＭ素子６０では、金属膜９に、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）等を用いて金属ワイヤ６２を接続している。
前記絶縁膜６１としては、強誘電体キャパシタ４のメモリデータの保持が可能な２２０℃以下の温度で硬化させることができる材料、例えばポリイミド、エポキシ樹脂、或いはフェノール樹脂等を主成分とする有機材料が用いられる。
【００７５】
前述のように、金属膜９は、保護膜７や金属ワイヤ６２との密着性等を考慮し、その第１，第２の金属膜９ａ，９ｂの各材質が選択される。ここで、第１の金属膜９ａに用いることのできるチタン（Ｔｉ）或いはクロム（Ｃｒ）は、窒化シリコン（ＳｉＮ）等の無機系材料からなる保護膜７上よりも、ポリイミド等を用いた有機系の絶縁膜６１上の方が、強い密着力を示す傾向がある。
【００７６】
従って、第１の金属膜９ａの材質に応じ、図７に示したように金属膜９が絶縁膜６１上にまで延在する構成とすることにより、絶縁膜６１が金属膜９の剥離抑制膜として機能し、当該金属膜９の剥離を防止することができる。また、絶縁膜６１は、ＦｅＲＡＭ素子６０を封止する際、封止樹脂との密着力を強化する役割も果たす。
【００７７】
金属膜９を絶縁膜６１の端部まで延在させ、当該絶縁膜６１に乗り上げて形成する際には、金属膜９によって絶縁膜６１の端部がそのエッジから幅１μｍ以上被覆されるように、金属膜９を形成することが好ましい。これにより、金属膜９の絶縁膜６１からの剥離が効果的に防止・抑制される。
【００７８】
なお、かかるＦｅＲＡＭ素子６０を形成する場合には、電極パッド６および保護膜７を形成してその保護膜７に電極パッド６に達する開口を形成した後に、まず全面に有機系の絶縁膜６１を形成して所定形状にパターニングする。
【００７９】
その後、全面に第１，第２の金属膜９ａ，９ｂを形成し、所定形状にパターニングして、図７に示すパターンを有する金属膜９を形成する。
また、金属膜９上には、金属ワイヤ６２に代えて、上記第１乃至第３の実施の形態で述べた金属バンプ１０，２１或いははんだバンプ３１を形成することも可能である。ただし、その場合は、当該金属バンプ１０等が封止樹脂から部分的に突出するように、その金属バンプ１０等のサイズ（高さ）や、絶縁膜６１および金属膜９の膜厚を適切に調整する必要がある。
【００８０】
以上、第１〜第６の実施の形態について説明したが、金属膜９或いは金属バンプ５１は、電極パッド６に凹部８ａや凸部８ｂが形成されていない場合や、電極パッド６と保護膜７の間に隙間１１が存在しないような場合にも、適用可能である。
【００８１】
以下に、上述のような構成を有するＦｅＲＡＭ素子が収容されるパッケージ構造について例示する。
当該パッケージ構造の一つを、第７の実施の形態として説明する。
【００８２】
図８は、第７の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図８に於いて、前記実施の態様に於いて示した要素と同一の要素については同一の符号を付して、その説明の詳細は省略する。また、図８では、電極パッド６に形成される凹凸について、その図示を省略する。
【００８３】
当該第７の実施の形態のパッケージ構造７０にあっては、前記第１の実施の形態に於けるＦｅＲＡＭ素子１を、インターポーザ（支持基板・配線基板などとも称される）７１上にフリップチップ（フェイスダウン）法により実装し、エポキシ樹脂等の封止樹脂７２により封止した構造を有する。
【００８４】
前記インターポーザ７１は、ガラスエポキシ等の絶縁性基板７１ａ，７１ｂの表面および／或いは内部に、配線（図示せず）、電極パッド７１ｃおよび接続ビア７１ｄを形成して構成されている。
【００８５】
電極パッド７１ｃは、ＦｅＲＡＭ素子１の金属バンプ１０に対応する位置に形成されている。また、接続ビア７１ｄは、その一端が直接或いは配線を介して電極パッド７１ｃに接続され、他端が絶縁性基板の電極パッド７１ｃ形成面側と反対側の面に露出している。
【００８６】
そして、その接続ビア７１ｄの他端には、このパッケージ構造７０の外部接続用端子として、はんだボール７３が配設されている。
このような実施の形態７に於けるパッケージ構造７０を用いれば、高耐湿性で電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子１を備える、高性能の半導体装置が実現可能になる。
【００８７】
なお、ここでは、インターポーザ７１に上記第１の実施の形態のＦｅＲＡＭ素子１を実装する場合を例にして述べたが、上記第２，第３，第５の実施の形態のＦｅＲＡＭ素子２０，３０，５０についても同様に実装し、同様のパッケージ構造を形成することが可能である。
【００８８】
また、第４の実施の形態のＦｅＲＡＭ素子４０についても、金属ワイヤ４２を金属バンプ１０等に変更して同様に実装し、同様のパッケージ構造を形成することが可能である。
次に、他のパッケージ構造を、第８の実施の形態として説明する。
【００８９】
図９は、第８の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図９では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図９では、図１に示した電極パッド６に形成される凹凸については、その図示を省略している。
【００９０】
当該第８の実施の形態のパッケージ構造８０にあっては、上記第１の実施の形態の金属バンプ１０を金属ワイヤ１０ａに代えたＦｅＲＡＭ素子１ａを、通常のフェイスアップ方式により搭載し、その電極パッド部とインターポーザ８１上の電極パッドとの間をワイヤボンディングによって接続し、これらをエポキシ樹脂等の封止樹脂８２で封止した構造を有する。
【００９１】
インターポーザ８１は、ガラスエポキシ等の絶縁性基板８１ａ，８１ｂに、その層間に形成された配線８１ｃ、および一端が配線８１ｃに接続された接続ビア８１ｄを形成した構成を有し、接続ビア８１ｄの他端には、このパッケージ構造８０の外部接続用端子として、はんだボール８３が形成されている。
【００９２】
当該実施の形態８に於けるパッケージ構造８０にあっては、インターポーザ８１上に搭載されたＦｅＲＡＭ素子１ａの電極パッド６と、当該インターポーザ８１の電極パッド８１ｅとが、金属ワイヤ１０ａにより接続され、封止樹脂８２で封止されて構成される。
【００９３】
このようなパッケージ構造８０を用いれば、高耐湿性を有し且つ電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子１ａを備える、高性能の半導体装置が形成される。
【００９４】
なお、ここでは、インターポーザ８１上に、前記第１の実施の形態に示したＦｅＲＡＭ素子１に於ける金属バンプ１０を金属ワイヤ１０ａに代えて実装する場合を例に掲げたが、上記第４の実施の形態のＦｅＲＡＭ素子４０についても同様に実装し、同様のパッケージ構造を形成することができる。
【００９５】
次に、他のパッケージ構造を、第９の実施の形態として説明する。
図１０は、第９の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図１０に於いては、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図１に示した電極パッド６の凹凸については、その図示を省略している。
【００９６】
当該第９の実施の形態のパッケージ構造９０にあっては、上記第１の実施の形態のＦｅＲＡＭ素子１を、例えばインターポーザ９１にバンプ接合によって実装し、それらの間にエポキシ樹脂等のアンダーフィル材９２を充填した構造を有している。
【００９７】
当該インターポーザ９１は、ガラスエポキシ等の絶縁性基板９１ａ，９１ｂに、ＦｅＲＡＭ素子１の金属バンプ１０と接続される電極パッド９１ｃ、および一端がその電極パッド９１ｃと第１の接続ビア９１ｄおよび配線９１ｅを介して接続された第２の接続ビア９１ｆを有する。
【００９８】
当該第２の接続ビア９１ｆは、他端がＦｅＲＡＭ素子１の実装面側に露出し、この他端部に外部接続用端子としてはんだボール９３が配設されている。
このようなパッケージ構造９０を用いれば、高耐湿性で電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子１を備える、高性能の半導体装置が実現可能になる。
【００９９】
なお、ここでは、インターポーザ９１にＦｅＲＡＭ素子１を実装する場合を例にして述べたが、上記第２，第３，第５の実施の形態に於けるＦｅＲＡＭ素子２０，３０，５０についても同様に実装し、同様のパッケージ構造を形成することができる。
【０１００】
また、上記第４，第６の実施の形態のＦｅＲＡＭ素子４０，６０についても、金属ワイヤ４２，６２を金属バンプ１０等に変更して実装し、同様のパッケージ構造を形成することができる。
【０１０１】
次に、他のパッケージ構造を、第１０の実施の形態として説明する。
図１１は、第１０の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図１１では、図１および図７に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、前記図７に示した電極パッド６の凹凸については、その図示を省略している。
【０１０２】
当該第１０の実施の形態のパッケージ構造１００にあっては、上記第６の実施の形態の金属ワイヤ６２を金属バンプ６２ａに代えたＦｅＲＡＭ素子６０ａを、インターポーザ１０１にバンプ接続によって実装し、エポキシ樹脂等の封止樹脂１０２で封止した構造を有している。
【０１０３】
インターポーザ１０１は、ガラスエポキシ等の絶縁性基板１０１ａ，１０１ｂに、電極パッド１０１ｃおよび接続ビア１０１ｄを形成した構成を有する。電極パッド１０１ｃは、ＦｅＲＡＭ素子６０ａの金属バンプ６２ａに対応する位置に形成されている。また、接続ビア１０１ｄは、その一端が電極パッド１０１ｃに接続され、その他端には外部接続用端子としてはんだボール１０３が配設されている。
【０１０４】
このようなパッケージ構造１００を用いれば、高耐湿性で電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子６０ａを備える、高性能の半導体装置が実現される。
次に、他のパッケージ構造を、第１１の実施の形態として説明する。
【０１０５】
図１２は、第１１の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図１２では、図１および図７に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図７に示した電極パッド６の凹凸については、その図示を省略している。
【０１０６】
当該第１１の実施の形態のパッケージ構造１１０にあっては、上記第６の実施の形態のＦｅＲＡＭ素子６０を、例えばインターポーザ１１１にワイヤボンディングによって実装し、それをエポキシ樹脂等の封止樹脂１１２で封止した構造を有している。
【０１０７】
インターポーザ１１１は、ガラスエポキシ等の絶縁性基板１１１ａ，１１１ｂに、その層間に形成された配線１１１ｃ、および一端が配線１１１ｃに接続された接続ビア１１１ｄを形成した構成を有している。接続ビア１１１ｄの他端には外部接続用端子としてはんだボール１１３が形成されている。
【０１０８】
当該実施の形態１１に於けるパッケージ構造１１０は、インターポーザ１１１上に配置されたＦｅＲＡＭ素子６０の電極パッド６と、配線１１１ｃを基板１１１ａから部分的に露出させたインターポーザ１１１の電極パッド１１１ｅとが、金属ワイヤ６２で接続され、封止樹脂１１２で封止されて構成される。
【０１０９】
このようなパッケージ構造１１０を用いれば、高耐湿性で電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子６０を備える、高性能の半導体装置が実現される。
次に、更に他のパッケージ構造を、第１２の実施の形態として説明する。
【０１１０】
図１３は、当該第１２の実施の形態に於けるパッケージ構造の要部断面を模式的に示す。
なお、図１３では、図１および図６に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図６に示した電極パッド６の凹凸については、その図示を省略している。
【０１１１】
当該第１２の実施の形態のパッケージ構造１２０にあっては、前記第５の実施の形態のＦｅＲＡＭ素子５０を、例えばインターポーザ１２１にワイヤボンディングによって実装し、それをエポキシ樹脂等の封止樹脂１２２で封止した構造を有している。
【０１１２】
インターポーザ１２１は、ガラスエポキシ等の絶縁性基板１２１ａ，１２１ｂに、その層間に形成された配線１２１ｃ、および一端が配線１２１ｃに接続された接続ビア１２１ｄを形成した構成を有している。接続ビア１２１ｄの他端には外部接続用端子としてはんだボール１２３が配設されている。
【０１１３】
当該実施の形態１２に於けるパッケージ構造１２０は、インターポーザ１２１上に配置されたＦｅＲＡＭ素子５０の金属バンプ５１と、配線１２１ｃを基板１２１ａから部分的に露出させたインターポーザ１２１の電極パッド１２１ｅとが、金属ワイヤ１２４で接続され、封止樹脂１２２で封止されて構成される。
【０１１４】
このようなパッケージ構造１２０を用いれば、高耐湿性で電位反転異常等が効果的に抑制された高信頼性のＦｅＲＡＭ素子５０を備える、高性能の半導体装置が実現できる。
以上のように、本発明にあっては、ＦｅＲＡＭ素子の電極パッドと、当該電極パッドから保護膜の開口外周部までを金属膜等の導電膜によって被覆する。
【０１１５】
これにより、その電極パッドを利用してプローブ試験が行われるなどして、当該電極パッドが損傷した場合であっても、当該電極パッドを導電膜で被覆することにより、損傷部分からの水分等の浸入を防ぐことが可能になる。これにより、高耐湿性を有しもって高信頼性を有する半導体素子が実現される。
【０１１６】
また、当該半導体素子をインターポーザ等の外部基板に実装した際、前記導電膜を介して電極パッドに金属バンプ或いは金属ワイヤを接続することにより、高い耐湿性を有しもって高い信頼性を有する半導体装置が実現される。
【０１１７】
なお、以上の説明では、ＦｅＲＡＭ素子、および当該ＦｅＲＡＭ素子を搭載した半導体装置を例にして述べたが、上記の構成およびその形成方法は、電極パッドを有する種々の半導体装置に同様に適用可能である。
【０１１８】
（付記１）  半導体基板と、
前記半導体基板上に絶縁層を介して配設された機械的損傷を有する電極パッドと、
前記電極パッドを被覆する導電膜と、
前記導電膜に接続された外部接続端子と、
を具備することを特徴とする半導体装置。
【０１１９】
（付記２）  前記導電膜は、複数の導電層からなることを特徴とする付記１記載の半導体装置。
（付記３）  前記導電膜の最下層は、前記絶縁膜と密着可能な材質であることを特徴とする付記２記載の半導体装置。
【０１２０】
（付記４）  前記導電膜の最上層は、前記パッドと電気的に接続される部材が密着可能な材質であることを特徴とする付記２記載の半導体装置。
（付記５）  前記導電膜は、バンプであることを特徴とする付記１記載の半導体装置。
【０１２１】
（付記６）  前記パッドは、凹部を有していることを特徴とする付記１記載の半導体装置。
（付記７）  前記導電膜は、前記電極パッドの周囲にある絶縁層上に延在して配設されてなることを特徴とする付記１記載の半導体装置。
【０１２２】
（付記８）  前記導電膜に接続される前記外部接続端子は、バンプまたはワイヤであることを特徴とする付記１記載の半導体装置。
（付記９）  前記電極パッドは、導電層を介して前記半導体基板上に配設された強誘電体容量素子に接続されていることを特徴とする付記１記載の半導体装置。
【０１２３】
（付記１０）  半導体基板上に電極パッドを形成する工程と、
前記電極パッドにプローブを接触させる工程と、
前記電極パッドを被覆して導電膜を形成する工程と、
前記導電膜に外部接続用端子を接続する工程と、
を具備することを特徴とする半導体装置の製造方法。
【０１２４】
（付記１１）  前記導電膜を形成する工程においては、
前記導電膜を複数層で形成することを特徴とする付記１０記載の半導体装置の製造方法。
【０１２５】
（付記１２）  前記電極パッドの周囲にある絶縁層上に延在して前記導電膜を形成する工程を有することを特徴とする付記１０記載の半導体装置の製造方法。
（付記１３）  前記電極パッドの周囲にある絶縁層上を少なくとも１μｍ被覆するように、前記導電膜を形成することを特徴とする付記１２記載の半導体装置の製造方法。
【０１２６】
（付記１４）  前記電極パッドの周囲にある絶縁層上と前記導電膜の端部とに跨って、前記導電膜の端部の剥離を抑制する剥離抑制膜を形成する工程を有することを特徴とする付記１０記載の半導体装置の製造方法。
【０１２７】
（付記１５）  前記導電膜上に、バンプまたはワイヤを接続する工程を有することを特徴とする付記１０記載の半導体装置の製造方法。
（付記１６）  前記導電膜を形成する工程においては、
前記導電膜として、バンプを形成することを特徴とする付記１０記載の半導体装置の製造方法。
【０１２８】
（付記１７）  半導体基板と、
前記半導体基板上に絶縁層を介して配設された機械的損傷を有する電極パッドと、
前記電極パッドを被覆する導電膜と、
を具備することを特徴とする半導体装置。
【図面の簡単な説明】
【０１２９】
【図１】第１の実施の形態に於けるＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図２】第１の実施の形態のＦｅＲＡＭ素子形成フローを示す図である。
【図３】第２の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図４】第３の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図５】第４の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図６】第５の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図７】第６の実施の形態のＦｅＲＡＭ素子の要部断面を模式的に示す図である。
【図８】第７の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図９】第８の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図１０】第９の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図１１】第１０の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図１２】第１１の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図１３】第１２の実施の形態に於けるパッケージ構造の要部断面を模式的に示す図である。
【図１４】ＦｅＲＡＭ素子に於いて、プローブ試験後の電極パッドに、金属ワイヤを接続した状態を模式的に示す図である。
【符号の説明】
【０１３０】
１，１ａ，２０，３０，４０，５０，６０，６０ａ  ＦｅＲＡＭ素子
２  半導体基板
３  層間絶縁膜
４  強誘電体キャパシタ
４ａ  下部電極
４ｂ  強誘電体膜
４ｃ  上部電極
５  接続ビア
６，７１ｃ，８１ｅ，９１ｃ，１０１ｃ，１１１ｅ，１２１ｅ  電極パッド
７  保護膜
８ａ  凹部
８ｂ  凸部
９  金属膜
９ａ，５１ａ  第１の金属膜
９ｂ，５１ｂ  第２の金属膜
１０，２１，５１，６２ａ  金属バンプ
１０ａ，４２，６２，１２４  金属ワイヤ
３１  はんだバンプ
４１，５２，６１  絶縁膜
７０，８０，９０，１００，１１０，１２０  パッケージ構造
７１，８１，９１，１０１，１１１，１２１  インターポーザ
７１ａ，７１ｂ，８１ａ，８１ｂ，９１ａ，９１ｂ，１０１ａ，１０１ｂ，１１１ａ，１１１ｂ，１２１ａ，１２１ｂ  基板
７１ｄ，８１ｄ，１０１ｄ，１１１ｄ，１２１ｄ  接続ビア
７２，８２，１０２，１１２，１２２  封止樹脂
７３，８３，９３，１０３，１１３，１２３  はんだボール
８１ｃ，９１ｅ，１１１ｃ，１２１ｃ  配線
９１ｄ  第１の接続ビア
９１ｆ  第２の接続ビア
９２  アンダーフィル材
【図１】
2007273676.tif 000003
【図２】
2007273676.tif 000004
【図３】
2007273676.tif 000005
【図４】
2007273676.tif 000006
【図５】
2007273676.tif 000007
【図６】
2007273676.tif 000008
【図７】
2007273676.tif 000009
【図８】
2007273676.tif 000010
【図９】
2007273676.tif 000011
【図１０】
2007273676.tif 000012
【図１１】
2007273676.tif 000013
【図１２】
2007273676.tif 000014
【図１３】
2007273676.tif 000015
【図１４】
2007273676.tif 000016