(57)【要約】【課題】チャージポンプ回路に流れる突入電流を制限し、保護回路が作動開始する出力電流値を正確に設定することによって、電流変動の大きい負荷に対する電源供給を行うことができると共に電源電圧の変動による影響を受けないようにすることができ、負荷が接地電圧に短絡された場合にシステムの安全性を保証することができる、チャージポンプ回路を使用した電源供給回路及び該電源供給回路を構成する定電圧回路を得る。【解決手段】チャージポンプ回路３の入力電源として定電圧回路２を備え、該定電圧回路２に電流制限回路部２２を備えると共に、チャージポンプ回路３の出力端ＣＰＯＵＴが接地電圧に短絡した場合に作動する短絡保護回路部２３を、チャージポンプ回路３の入力電源である定電圧回路２に備えるようにした。【選択図】図１
2007035068.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路で生成して出力される所定の電圧を負荷に供給する電源供給回路において、
直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路を備え、
該定電圧回路は、
前記直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路部と、
該定電圧回路部から出力される電流が所定値ｉａを超えないように該定電圧回路部に対して出力電流の制限を行う電流制限回路部と、
を有することを特徴とする電源供給回路。
【請求項２】
チャージポンプ回路で生成して出力される所定の電圧を負荷に供給する電源供給回路を構成し、直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路において、
前記直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路部と、
該定電圧回路部から出力される電圧値が所定の定電圧Ｖａから低下するにしたがって同時に低下するように、定電圧回路部から出力される電流を制限し、該定電圧回路部の出力電圧が定電圧Ｖａのときの該電流制限値が所定値ｉｃとなり、定電圧回路部の出力電圧が接地電圧のときの該電流制限値が所定値ｉｂとなるフの字特性を有する短絡保護回路部と、
を有することを特徴とする定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路を使用した電源供給回路及び該電源供給回路を構成する定電圧回路に関し、特に、消費電流の変動が大きい負荷に使用する際の信頼性を向上させることができると共に電源電圧の変動の影響を受けにくくすることができ、負荷が接地電圧に短絡された場合にシステムの安全性を保証することができる、チャージポンプ回路を使用した電源供給回路及び該電源供給回路を構成する定電圧回路に関するものである。
【背景技術】
【０００２】
電源電圧より高い電圧を必要とする場合は、電源供給回路として、主にインダクタンスを利用したＤＣ−ＤＣコンバータが使用されている。ＤＣ−ＤＣコンバータは、任意の電圧を発生させることができ、しかも消費電流の大きい負荷に効率よく電力を供給できるため、多くの用途に使用されている。しかし、ＤＣ−ＤＣコンバータは、トランスやコイル等の部品が必要なため、小型化を図ることが困難であり、ＤＣ−ＤＣコンバータのすべてを半導体集積回路に集積することができなかった。
【０００３】
そのため、比較的消費電流の小さい負荷に電源を供給する場合には、小型化が可能で高効率なチャージポンプ回路が電源供給回路に使用されていた。しかし、チャージポンプ回路は、直流電源からの電源電圧で充電したコンデンサの電圧を加算して昇圧するため、チャージポンプ回路の出力電圧は電源電圧に大きく依存する。また、直流電源に電池を使用した場合は、電池電圧の低下に伴って、チャージポンプ回路の出力電圧は、電池電圧の低下電圧に昇圧倍率を乗じた電圧分低下するため、急速に低下するという問題があった。
【０００４】
また、前述したようにチャージポンプ回路は、比較的消費電流の小さい負荷に使用されており、しかも、コンデンサに充電した電荷を負荷に供給するため、負荷への過電流に対する保護回路は設けられていなかった。更に、チャージポンプ回路には比較的大きな容量のコンデンサで構成されているため、電源オン時に大きな突入電流が発生するという問題があった。
【０００５】
このような、突入電流を抑制する方法としては、図９に示すように、直流電源１１０とチャージポンプ回路１０２の入力端との間に抵抗１０１を挿入して電源の出力インピーダンスを大きくし、大きな突入電流が流れないようにする方法があった。しかし、このような方法では、抵抗１０１に常時電流が流れるため、抵抗１０１による電圧降下が発生し、チャージポンプ回路１０２の出力電圧ＣＰＯＵＴが所定の電圧まで上昇せず、更に、抵抗１０１によって電力変換効率の低下を招く等の問題があった。
【０００６】
このような問題を改善する方法として、図１０で示すような電源供給回路があった（例えば、特許文献１参照。）。図１０で示すように、コンデンサの充電時にオンするスイッチ手段にＰチャネル形ＭＯＳトランジスタ１１１を使用し、該Ｐチャネル形ＭＯＳトランジスタ１１１のゲートに、チャージポンプ回路の出力電圧を反転した電圧に応じた電圧を印加している。このため、チャージポンプ回路の電圧が低い場合は、Ｐチャネル形ＭＯＳトランジスタ１１１のインピーダンスが大きいため、大きな突入電流が流れることを防止することができる。
【０００７】
また、チャージポンプ回路の電圧が上昇するにしたがって、Ｐチャネル形ＭＯＳトランジスタ１１１のインピーダンスが小さくなり、チャージポンプ回路の出力電圧が所定値に達するまでに、Ｐチャネル形ＭＯＳトランジスタ１１１は完全にオンするようにしている。このことから、図９のような抵抗１０１を挿入することによる電力ロスも小さくすることができる。
【特許文献１】特開平１０−１４２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図１０の電源供給回路では、チャージポンプ回路の出力電圧が小さいときは、コンデンサへの充電電流が小さいため、チャージポンプ回路の立ち上がり時間が長くなるという問題が考えられる。また、出力端からの過電流や負荷短絡等でチャージポンプ回路の出力電圧が低下した場合は、Ｐチャネル形ＭＯＳトランジスタ１１１から流れる電流が小さくなるが、どの程度の負荷電流でＰチャネル形ＭＯＳトランジスタ１１１の出力電流が減少し始めるかが分からないため、電流変動の大きい負荷に使用し難いという問題が考えられる。更に、チャージポンプ回路の出力電圧が、電源電圧に大きく依存するという問題は依然解決されていない。
【０００９】
本発明は、このような問題を解決するためになされたものであり、チャージポンプ回路に流れる突入電流を制限し、保護回路が作動開始する出力電流値を正確に設定することによって、電流変動の大きい負荷に対する電源供給を行うことができると共に電源電圧の変動による影響を受けないようにすることができる、チャージポンプ回路を使用した電源供給回路及び該電源供給回路を構成する定電圧回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る電源供給回路は、チャージポンプ回路で生成して出力される所定の電圧を負荷に供給する電源供給回路において、
直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路を備え、
該定電圧回路は、
前記直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路部と、
該定電圧回路部から出力される電圧値が所定の定電圧Ｖａから低下するにしたがって同時に低下するように、定電圧回路部から出力される電流を制限し、該定電圧回路部の出力電圧が定電圧Ｖａのときの該電流制限値が所定値ｉｃとなり、定電圧回路部の出力電圧が接地電圧のときの該電流制限値が所定値ｉｂとなるフの字特性を有する短絡保護回路部と、
を有するものである。
【００１１】
また、この発明に係る定電圧回路は、チャージポンプ回路で生成して出力される所定の電圧を負荷に供給する電源供給回路を構成し、直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路において、
前記直流電源から供給される電源電圧Ｖｅから所定の定電圧Ｖａを生成して前記チャージポンプ回路に出力する定電圧回路部と、
該定電圧回路部から出力される電圧値が所定の定電圧Ｖａから低下するにしたがって同時に低下するように、定電圧回路部から出力される電流を制限し、該定電圧回路部の出力電圧が定電圧Ｖａのときの該電流制限値が所定値ｉｃとなり、定電圧回路部の出力電圧が接地電圧のときの該電流制限値が所定値ｉｂとなるフの字特性を有する短絡保護回路部と、
を有するものである。
【発明の効果】
【００１２】
本発明の電源供給回路及び定電圧回路によれば、直流電源とチャージポンプ回路の間に、電流制限回路部及び／又はフの字特性を持った短絡保護回路部を備えた定電圧回路を配置したことから、チャージポンプ回路に大きな突入電流が流れることを防止することができ、チップ面積の大きな制御素子や、電流容量の大きいリードワイヤ等が不要となり、ＩＣ化を容易に行うことができる。同時に、チャージポンプ回路の出力端に接続された負荷が接地電圧に短絡したときのチャージポンプ回路に対する過電流保護を可能にすることができる。
【００１３】
また、チャージポンプ回路の出力端に接続された負荷が接地電圧に短絡したときに、チャージポンプ回路をバイパスするスイッチング回路を設けるようにしたことから、負荷短絡時に定電圧回路の短絡保護回路部を有効に作動させることができ、チャージポンプ回路の出力端に接続された負荷が接地電圧に短絡した際に、該負荷を形成する素子等の破壊を防止することができる。
【００１４】
具体的には、スイッチング回路をダイオードからなるようにしたことから、簡単な回路で、負荷短絡時に定電圧回路の短絡保護回路部を有効に作動させることができる。
【００１５】
また、スイッチング回路をなすダイオードにショットキバリアダイオードを使用するようにしたことから、チャージポンプ回路の出力端が接地電圧に短絡したときに、定電圧回路の短絡保護回路部をより有効に作動させることができる。
【００１６】
一方、チャージポンプ回路の出力電圧を検出して、チャージポンプ回路の出力電圧が所定値以下になるとチャージポンプ回路をバイパスするトランジスタをオンさせるようにした。このことから、チャージポンプ回路の出力端が接地電圧に短絡したときに、定電圧回路の出力電圧を更に低下させることができると共に、トランジスタがオンするときのチャージポンプ回路の出力電圧を任意に設定することができる。
【００１７】
また、チャージポンプ回路の出力端が接地電圧に短絡されたときの定電圧回路の出力電圧よりも小さい所定の定電圧を、チャージポンプ回路をバイパスするトランジスタの制御信号入力端に出力するようにした。このことから、簡単な回路で、チャージポンプ回路の出力端が接地電圧に短絡したときに、定電圧回路の出力電圧を更に低下させることができる。
【発明を実施するための最良の形態】
【００１８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源供給回路の例を示した概略のブロック図である。
図１における電源供給回路１は、電池等の直流電源１０から入力端ＩＮに入力された電源電圧Ｖｅから所定の定電圧Ｖａを生成して出力端ＯＵＴから出力電圧Ｖｏとして出力する定電圧回路２と、該定電圧回路２から入力端ＣＰＩＮに入力された出力電圧Ｖｏを昇圧して出力端ＣＰＯＵＴから出力するチャージポンプ回路３とで構成されている。チャージポンプ回路３の出力端ＣＰＯＵＴには、負荷１１が接続されている。
【００１９】
定電圧回路２は、入力端ＩＮに入力された電源電圧Ｖｅから所定の定電圧Ｖａを生成して出力端ＯＵＴから出力電圧Ｖｏとして出力する定電圧回路部２１と、出力端ＯＵＴから出力される電流ｉｏが所定値ｉａを超えないように定電圧回路部２１に対して出力電流ｉｏの制限を行う電流制限回路部２２と、定電圧回路部２１から出力される電圧値が所定の定電圧Ｖａから低下するにしたがって同時に低下するように、定電圧回路部２１から出力される電流を制限し、定電圧回路部２１の出力電圧が定電圧Ｖａのときの該電流制限値が所定値ｉｃとなり、定電圧回路部２１の出力電圧が接地電圧のときの該電流制限値が所定値ｉｂとなるフの字特性を有する短絡保護回路部２３とを備えている。
【００２０】
定電圧回路部２１は、ゲート電圧に応じて出力端ＯＵＴから出力される電流を制御するＰチャネル形ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと呼ぶ）からなる出力制御用トランジスタ３１と、該出力制御用トランジスタ３１の動作制御を行う誤差増幅器３２と、所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路３３と、出力電圧Ｖｏを分圧する抵抗３４及び抵抗３５の直列回路と、コンデンサ３６とで構成されている。誤差増幅器３２は、出力電圧Ｖｏが抵抗３４と抵抗３５で分圧された電圧Ｖｄの基準電圧Ｖｒに対する誤差を増幅し出力して出力制御用トランジスタ３１の動作制御を行う。出力制御用トランジスタ３１のドレイン電圧はコンデンサ３６で安定化され、出力端ＯＵＴから定電圧Ｖａの出力電圧Ｖｏが出力される。
【００２１】
電流制限回路部２２は、ＰＭＯＳトランジスタ４１〜４３と、Ｎチャネル形ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）４４，４５と、抵抗４６とで構成されている。電源電圧Ｖｅと接地電圧との間には、ＰＭＯＳトランジスタ４１，４２及びＮＭＯＳトランジスタ４４が直列に接続されており、ＮＭＯＳトランジスタ４４及び４５は、カレントミラー回路を形成している。ＰＭＯＳトランジスタ４１のゲートは、誤差増幅器３２の出力端に接続されており、ＰＭＯＳトランジスタ４２のゲートは、後述する短絡保護回路部２３における演算増幅器５４の出力端に接続されている。また、電源電圧Ｖｅと接地電圧との間には、抵抗４６とＮＭＯＳトランジスタ４５が直列に接続されており、該接続部はＰＭＯＳトランジスタ４３のゲートに接続されている。ＰＭＯＳトランジスタ４３は、電源電圧Ｖｅと出力制御用トランジスタ３１のゲートとの間に接続されている。
【００２２】
一方、短絡保護回路部２３は、ＰＭＯＳトランジスタ５１，５２と、演算増幅器５３，５４と、抵抗５５とで構成され、演算増幅器５３の非反転入力端には所定のオフセット電圧が設けられており、該オフセット電圧によって所定の電流値ｉｂが決まる。ＩＣ化した場合における該オフセット電圧の実現方法としては、演算増幅器５３において、差動入力に使用するトランジスタのサイズが異なるようにしたり、該トランジスタのドレイン抵抗の値を変えたりすることで、容易に実現することができる。
【００２３】
電源電圧Ｖｅと接地電圧との間には、ＰＭＯＳトランジスタ５１，５２及び抵抗５５が直列に接続されており、ＰＭＯＳトランジスタ５１のゲートは、誤差増幅器３２の出力端に接続され、ＰＭＯＳトランジスタ５２のゲートは、演算増幅器５４の出力端に接続されている。演算増幅器５３において、非反転入力端はＰＭＯＳトランジスタ５２と抵抗５５との接続部に接続されて抵抗５５の両端電圧Ｖ１が入力され、反転入力端には分圧電圧Ｖｄが入力されている。演算増幅器５３の出力端は、出力制御用トランジスタ３１のゲートに接続されている。
【００２４】
また、演算増幅器５４において、非反転入力端には出力電圧Ｖｏが入力され、反転入力端にはＰＭＯＳトランジスタ５１のドレイン電圧が入力されている。演算増幅器５４は、ＰＭＯＳトランジスタ５１のドレイン電圧が出力電圧Ｖｏと同じになるように、ＰＭＯＳトランジスタ４２及び５２の動作制御を行う。ここで、ＰＭＯＳトランジスタ５２に対するＰＭＯＳトランジスタ４２のゲートサイズの比が、ＰＭＯＳトランジスタ５１に対するＰＭＯＳトランジスタ４１のゲートサイズの比と同じになるように各ＰＭＯＳトランジスタを形成する。このようにすることにより、演算増幅器５４は、ＰＭＯＳトランジスタ４２の動作制御を行って、ＰＭＯＳトランジスタ４１のドレイン電圧を出力電圧Ｖｏと同じになるようにすることができる。
【００２５】
このような構成において、電流制限回路部２２及び短絡保護回路部２３の動作例について説明する。
まず、電流制限回路部２２において、ＰＭＯＳトランジスタ４１のゲートは、出力制御用トランジスタ３１のゲートと共通接続されている。このため、ＰＭＯＳトランジスタ４１は、出力制御用トランジスタ３１から出力される電流に比例した電流をＰＭＯＳトランジスタ４２を介してカレントミラー回路の入力側トランジスタをなすＮＭＯＳトランジスタ４４に出力する。
【００２６】
このことから、出力制御用トランジスタ３１から出力される電流に応じた電流が抵抗４６に流れ、電源電圧Ｖｅから該抵抗４６による電圧降下した電圧がＰＭＯＳトランジスタ４３のゲートに入力される。ＰＭＯＳトランジスタ４３がオンすると、出力制御用トランジスタ３１のゲート電圧が上昇し、定電圧回路部２１からの出力電流ｉｏが所定の電流値ｉａを超えないように制限される。定電圧回路２が定電圧回路部２１と電流制限回路部２２とで構成されている場合は、出力電圧Ｖｏと出力電流ｉｏとの関係は、図２で示すようになる。
【００２７】
次に、短絡保護回路部２３において、ＰＭＯＳトランジスタ５１のゲートは、出力制御用トランジスタ３１のゲートと共通接続されている。このため、ＰＭＯＳトランジスタ５１は、出力制御用トランジスタ３１から出力される電流に比例した電流をＰＭＯＳトランジスタ５２を介して抵抗５５に出力する。演算増幅器５３は、電圧Ｖ１が分圧電圧Ｖｄ以上になる、すなわち出力電流ｉｏが所定の電流値ｉｃ以上になると、出力制御用トランジスタ３１のゲート電圧を上昇させて出力電流ｉｏを低下させると共に出力電圧Ｖｏを低下させ、分圧電圧Ｖｄが電圧Ｖ１と同じになるように出力制御用トランジスタ３１の動作制御を行う。定電圧回路２が定電圧回路部２１と短絡保護回路部２３とで構成されている場合は、出力電圧Ｖｏと出力電流ｉｏとの関係は、図３で示すようなフの字特性になる。
【００２８】
また、定電圧回路２が、図１で示すように定電圧回路部２１、電流制限回路部２２及び短絡保護回路部２３で構成されている場合は、短絡保護回路部２３が作動を開始する電流値ｉｃを、電流制限回路部２２の制限電流値ｉａよりもやや大きくなるように設定することにより、出力電圧Ｖｏと出力電流ｉｏとの関係は、図４で示すような特性になる。図４から分かるように、最初に電流制限回路部２２が作動し、定電圧回路部の出力電圧Ｖｏが、短絡保護回路部２３のフの字特性のカーブと交わるところから、短絡保護回路部２３が作動するようになる。出力電圧Ｖｏが０Ｖになっても、出力端ＯＵＴからは、演算増幅器５３の入力オフセット電圧で決まる電流ｉｂが出力電流ｉｏとして流れる。
【００２９】
次に、図５は、図１のチャージポンプ回路３の回路例を示した図である。
図５において、チャージポンプ回路３は、定電圧回路２から入力された電圧Ｖｏを１.５倍に昇圧して出力するチャージポンプ回路部６１と、所定の周波数（１００ｋＨｚ〜１ＭＨｚ）のクロック信号ＣＬＫを生成して出力するクロック信号発生回路部６２と、該クロック信号発生回路部６２から入力されたクロック信号ＣＬＫを基にしてチャージポンプ回路部６１の昇圧動作の制御を行う制御回路部６３とを備えている。
【００３０】
チャージポンプ回路部６１は、同じ容量の２個のコンデンサ（以下、フライバックコンデンサと呼ぶ）ＦＣ１，ＦＣ２と、チャージポンプ回路部６１の出力電圧を安定化させるコンデンサ（以下、キャッチアップコンデンサと呼ぶ）Ｃ１と、ＰＭＯＳトランジスタからなる第１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイッチ素子ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ及び第４スイッチ素子ＳＷＤとを備えている。更に、チャージポンプ回路部６１は、ＮＭＯＳトランジスタからなる第５スイッチ素子ＳＷＥと、入力された制御信号Ｓ６に応じて切り換わる切り換えスイッチＳＷＦとを備えている。
【００３１】
第１スイッチ素子ＳＷＡ１，ＳＷＡ２の各ゲートには、制御回路部６３からの制御信号Ｓ１がそれぞれ入力され、第２スイッチ素子ＳＷＢ１，ＳＷＢ２の各ゲートには、制御回路部６３からの制御信号Ｓ２がそれぞれ入力されている。また、第３スイッチ素子ＳＷＣのゲートには、制御回路部６３からの制御信号Ｓ３が入力され、第４スイッチ素子ＳＷＤのゲートには、制御回路部６３からの制御信号Ｓ４が入力され、切り換えスイッチＳＷＦには、制御回路部６３からの制御信号Ｓ６が入力されている。
【００３２】
制御回路部６３は、クロック信号ＣＬＫがハイ（Ｈｉｇｈ）レベルである状態ａでは、制御信号Ｓ１，Ｓ２，Ｓ５，Ｓ６をそれぞれハイレベルにし、制御信号Ｓ３，Ｓ４をロー（Ｌｏｗ）レベルにしている。このような状態では、第１スイッチ素子ＳＷＡ１，ＳＷＡ２及び第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれオフして遮断状態であり、第３スイッチ素子ＳＷＣ、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれオンして導通状態である。更に、切り換えスイッチＳＷＦは、第３スイッチ素子ＳＷＣにおいてサブストレートゲート（バックゲート）をソースに接続する。このような状態ａでは、直列に接続された各フライバックコンデンサＦＣ１，ＦＣ２が入力された電圧Ｖｏで充電されるため、各フライバックコンデンサＦＣ１，ＦＣ２は電圧Ｖｏの１／２の電圧にそれぞれ充電される。
【００３３】
次に、制御回路部６３は、クロック信号ＣＬＫがローレベルに立ち下がると、直ちに、制御信号Ｓ３及びＳ４をハイレベルに立ち上げると共に制御信号Ｓ５及びＳ６をローレベルに立ち下げて、状態ｂに遷移させる。状態ａから状態ｂに遷移すると、第３スイッチ素子ＳＷＣ、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれオフして遮断状態になる。同時に、切り換えスイッチＳＷＦは、第３スイッチ素子ＳＷＣのサブストレートゲートをドレインに接続する。状態ｂでは、すべてのスイッチ素子はオフして遮断状態になることから、フライバックコンデンサＦＣ１，ＦＣ２は、それぞれ電圧Ｖｏの１／２の電圧に充電されたままである。
【００３４】
次に、制御回路部６３は、クロック信号ＣＬＫがローレベルに立ち下がってから、所定時間ｔ１後に制御信号Ｓ２を立ち下げて、状態ｃに遷移させる。状態ｂから状態ｃに遷移すると、第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれオンして導通状態になる。状態ｃでは、第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれオンし、他のスイッチ素子はそれぞれオフとなり、フライバックコンデンサＦＣ１，ＦＣ２の各高電位側がそれぞれ出力端ＣＰＯＵＴに接続される。このとき、キャッチアップコンデンサＣ１の電圧が電圧Ｖｏよりも大きい場合、第４スイッチ素子ＳＷＤのドレイン電圧はソース電圧よりも大きくなるが、第４スイッチ素子ＳＷＤのサブストレートゲートはドレイン側に接続されているため、第４スイッチ素子ＳＷＤの寄生ダイオードを介して電流が流れることはない。
【００３５】
また、第３スイッチ素子ＳＷＣにおいて、ドレイン電圧はキャッチアップコンデンサＣ１の電圧と等しくなり、ソース電圧はキャッチアップコンデンサＣ１の電圧よりもＶｏ／２低下した電圧になる。このため、第３スイッチ素子ＳＷＣにおいて、ドレイン電圧がソース電圧よりも大きくなるが、切り換えスイッチＳＷＦによって、第３スイッチ素子ＳＷＣのサブストレートゲートをドレイン側に接続しているため、第３スイッチ素子ＳＷＣの寄生ダイオードを介して電流が流れることはない。
【００３６】
また、制御回路部６３は、状態ｃに遷移してから所定時間ｔ２後に制御信号Ｓ１を立ち下げて、状態ｄに遷移させる。状態ｃから状態ｄに遷移すると、第１スイッチ素子ＳＷＡ１，ＳＷＡ２がそれぞれオンして導通状態になる。状態ｄでは、第１スイッチ素子ＳＷＡ１，ＳＷＡ２及び第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれオンし、第３スイッチ素子ＳＷＣ、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれオフしている。
【００３７】
このため、各フライバックコンデンサＦＣ１，ＦＣ２の低電位側が入力端ＣＰＩＮに接続される。このことから、各フライバックコンデンサＦＣ１，ＦＣ２の高電位側の電圧は、それぞれ電圧Ｖｏの１.５倍の電圧になる。該電圧でキャッチアップコンデンサＣ１は充電され、キャッチアップコンデンサＣ１の電圧も電圧Ｖｏの１.５倍の電圧まで上昇する。
【００３８】
次に、制御回路部６３は、クロック信号ＣＬＫがハイレベルに立ち上がると、直ちに、制御信号Ｓ１及びＳ２をハイレベルに立ち上げて、状態ｅに遷移させる。状態ｄから状態ｅに遷移すると、第１スイッチ素子ＳＷＡ１，ＳＷＡ２及び第２スイッチ素子ＳＷＢ１，ＳＷＢ２がそれぞれオフして遮断状態になる。状態ｅでは、すべてのスイッチ素子はオフし、フライバックコンデンサＦＣ１，ＦＣ２は、キャッチアップコンデンサＣ１に電荷を供給したため、充電電圧が電圧Ｖｏの１／２の電圧よりも低下している。
【００３９】
次に、制御回路部６３は、クロック信号ＣＬＫがハイレベルに立ち上がってから、所定時間ｔ３後に制御信号Ｓ４を立ち下げると共に制御信号Ｓ５及びＳ６をそれぞれ立ち上げて、状態ｆに遷移させる。状態ｅから状態ｆに遷移すると、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれオンして導通状態になる。また、切り換えスイッチＳＷＦは、第３スイッチ素子ＳＷＣのサブストレートゲートをソースに接続する。
【００４０】
状態ｆでは、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥがそれぞれオンすることで、フライバックコンデンサＦＣ１の高電圧側は電圧Ｖｏと同電圧になるため、逆にフライバックコンデンサＦＣ１の低電圧側はＶｏ／２よりも少し高い電圧になる。また、フライバックコンデンサＦＣ２は、低電圧側は接地電圧になるため、逆に高電圧側はＶｏ／２よりも少し低い電圧になる。このことから、第３スイッチ素子ＳＷＣのソース電圧はドレイン電圧より高くなるため、第３スイッチ素子ＳＷＣのサブストレートゲートは、切り換えスイッチＳＷＦによってドレイン側からソース側に切り換えて接続され、第３スイッチ素子ＳＷＣの各寄生ダイオードによる無効電流の発生を防止すると同時に、サブストレートゲートをベースとする寄生トランジスタを介して流れる無効電流の発生を防止する。
【００４１】
また、制御回路部６３は、状態ｆに遷移してから所定時間ｔ４後に制御信号Ｓ３を立ち下げて、状態ａに遷移させる。状態ｆから状態ａに遷移すると、第３スイッチ素子ＳＷＣがオンして導通状態になる。
【００４２】
チャージポンプ回路部６１は、定電圧回路２から入力される電圧Ｖｏで比較的容量の大きいコンデンサを充電するため、電源投入時に大きな突入電流が発生する。該突入電流は、チャージポンプ回路部６１の第１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイッチ素子ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ、第４スイッチ素子ＳＷＤ及び第５スイッチ素子ＳＷＥ、定電圧回路２の出力制御用トランジスタ３１、並びにコンデンサを接続する端子のリードワイヤにも流れるため、これらの素子の電流許容量を大きくする必要があった。しかし、電流許容量を大きくするには素子のサイズを大きくする必要があり、ＩＣ化を図る場合にはチップ面積が大きくなり、コストアップの要因となる。
【００４３】
そこで、本第１の実施の形態１における電源供給回路は、チャージポンプ回路３の入力電源として定電圧回路２を備え、該定電圧回路２に電流制限回路部２２を備えることにより、突入電流を低減させ、各素子のサイズを大きくすることなく、ＩＣ化を図ることができる。更に、チャージポンプ回路３の出力端ＣＰＯＵＴが接地電圧に短絡した場合においても、入力電源である定電圧回路２に短絡保護回路部２３を備えることにより、第１スイッチ素子ＳＷＡ１，ＳＷＡ２、第２スイッチ素子ＳＷＢ１，ＳＷＢ２、第３スイッチ素子ＳＷＣ、第４スイッチ素子ＳＷＤ、第５スイッチ素子ＳＷＥ及び定電圧回路２の出力制御用トランジスタ３１等を大電流から保護することができる。
【００４４】
第２の実施の形態．
前記第１の実施の形態で示したチャージポンプ回路３の場合、チャージポンプ回路部６１の各スイッチ素子はＭＯＳトランジスタで構成されているため、寄生ダイオードが形成されている。例えば、第２スイッチ素子ＳＷＢ１と第４スイッチ素子ＳＷＤには、図５の点線で示すような寄生ダイオードＤ１及びＤ２が対応して形成されている。このため、負荷１１が短絡した場合等において、チャージポンプ回路３の出力端ＣＰＯＵＴが接地電圧になったときでも、定電圧回路２から出力電圧Ｖｏが入力されており寄生ダイオードＤ１及びＤ２を介して電流が流れる。
【００４５】
このことから、負荷短絡時における定電圧回路２の出力電圧Ｖｏは、寄生ダイオードＤ１の順方向電圧ＶＦ１と寄生ダイオードＤ２の順方向電圧ＶＦ２とを加算した電圧に、短絡電流×(ＲＦ１＋ＲＦ２＋配線抵抗)で算出される電圧を加えた電圧になり、２Ｖ程度までしか下がらない。なお、ＲＦ１は寄生ダイオードＤ１の直流抵抗成分であり、ＲＦ２は寄生ダイオードＤ２の直流抵抗成分である。このように、負荷短絡時に定電圧回路２の出力電圧Ｖｏがこのような電圧までしか低下しないと、短絡保護回路部２３が十分に作用せず、定電圧回路２から大きな電流が流れ続けるという問題が発生する。そこで、短絡保護回路部２３を有効に働かせるために、負荷短絡時に定電圧回路２の出力電圧Ｖｏを０Ｖ近くまで低下させるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
【００４６】
図６は、本発明の第２の実施の形態における電源供給回路の例を示した図である。なお、図６では、図１と同じものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図６における図１との相違点は、定電圧回路２の出力端ＯＵＴとチャージポンプ回路３の出力端ＣＰＯＵＴとの接続制御を行うスイッチング回路７０を設けたことにあり、これに伴って、図１の電源供給回路１を電源供給回路１ａにしたことにある。
【００４７】
スイッチング回路７０は、チャージポンプ回路３の入力端ＣＰＩＮから出力端ＣＰＯＵＴの方向が順方向になるようにチャージポンプ回路３に並列に接続されたダイオード７１からなる。なお、ダイオード７１を、ゲートとソース、又はゲートとドレインが接続されたＭＯＳトランジスタで形成するようにしてもよく、ダイオードの特性を有する回路で形成するようにしてもよい。
【００４８】
チャージポンプ回路３の出力電圧が、該チャージポンプ回路３の入力電圧である定電圧回路２の出力電圧Ｖｏよりも低下した場合は、ダイオード７１を介して電流が流れ、チャージポンプ回路３の入力電圧と出力電圧との差が小さくなるようにする。このようにすることで、スイッチング回路７０は、出力端ＣＰＯＵＴが０Ｖまで低下した場合に、定電圧回路２の出力電圧Ｖｏも０Ｖ近辺まで低下させることができる。このため、定電圧回路２内の短絡保護回路部２３を有効に働かせることができる。
【００４９】
すなわち、チャージポンプ回路３の出力電圧が、該チャージポンプ回路３の入力電圧である定電圧回路２の出力電圧Ｖｏよりもダイオード７１の順方向電圧ＶＦ７１以上低下した場合は、ダイオード７１がオンする。このため、チャージポンプ回路３の出力端ＣＰＯＵＴが短絡されて０Ｖになった場合、定電圧回路２の出力電圧Ｖｏはダイオード７１の順方向電圧ＶＦ７１だけになるため、短絡保護回路部２３が作動し定電圧回路２から大きな電流が流れ続けることを防止する。なお、ダイオード７１には、より順方向電圧の小さいショットキバリアダイオードを使用することにより、更に短絡保護回路部２３の働きが強くなり、出力端ＣＰＯＵＴが接地電圧に短絡した際に、定電圧回路２から出力される電流を小さくすることができる。
【００５０】
図７は、本発明の第２の実施の形態における電源供給回路の他の例を示した図である。なお、図７では、図６と同じものは同じ符号で示し、ここではその説明を省略すると共に図６との相違点のみ説明する。
図７のスイッチング回路８０は、ＮＭＯＳトランジスタ８１、コンパレータ８２、定電圧発生回路８３、及び抵抗８４，８５で構成されており、ダイオード７１の代わりにＮＭＯＳトランジスタ８１を使用し、チャージポンプ回路３の出力電圧に対してＮＭＯＳトランジスタ８１がオンする電圧を任意に設定できるようにした。
【００５１】
スイッチング回路８０において、チャージポンプ回路３の入力端ＣＰＩＮと出力端ＣＰＯＵＴの両端にＮＭＯＳトランジスタ８１が接続され、ＮＭＯＳトランジスタ８１のゲートはコンパレータ８２の出力端に接続されている。一方、出力端ＣＰＯＵＴと接地電圧との間には、抵抗８４と抵抗８５の直列回路が接続され、チャージポンプ回路３の出力電圧を抵抗８４，８５で分圧した電圧がコンパレータ８２の反転入力端に入力される。また、コンパレータ８２の非反転入力端には、定電圧発生回路８３からの定電圧Ｖｒ１が入力され、定電圧Ｖｒ１は、出力電圧Ｖｏよりも小さい電圧に設定されている。
【００５２】
このような構成において、出力端ＣＰＯＵＴの電圧が低下して、抵抗８４及び８５で分圧した電圧が定電圧Ｖｒ１よりも小さくなると、コンパレータ８２の出力端はローレベルからハイレベルに立ち上がり、ＮＭＯＳトランジスタ８１がオンする。このように、スイッチング回路８０は、チャージポンプ回路３の出力端ＣＰＯＵＴが短絡したときに、定電圧回路２の出力電圧Ｖｏを更に低下させることができ、しかも、ＮＭＯＳトランジスタ８１がオンするときのチャージポンプ回路３の出力電圧を任意に設定することができる。
【００５３】
ここで、図７のＮＭＯＳトランジスタ８１のゲートに、所定の定電圧を入力するようにしてもよく、このようにした場合、図７のスイッチング回路８０は、図８のようになる。なお、図８では、図７と同じものは同じ符号で示している。
図８において、スイッチング回路８０は、ＮＭＯＳトランジスタ８１と定電圧発生回路８７とで構成されており、定電圧発生回路８７は所定の定電圧Ｖｒ２を生成してＮＭＯＳトランジスタ８１のゲートに出力する。定電圧Ｖｒ２は、定電圧回路２の出力電圧ＶｏにＮＭＯＳトランジスタ８１のしきい値電圧を加えた値よりも小さい電圧に設定されており、出力端ＣＰＯＵＴの電圧が低下して定電圧Ｖｒ２よりも小さくなると、ＮＭＯＳトランジスタ８１はオンする。
【００５４】
このように、本第２の実施の形態における電源供給回路は、出力端ＣＰＯＵＴが接地電圧に短絡されたときに、定電圧回路２の出力電圧Ｖｏを低下させるスイッチング回路を設けるようにした。このことから、負荷短絡時において、定電圧回路２の出力電圧Ｖｏを低下させることができ、短絡保護回路部２３を作動させて定電圧回路２から大きな電流が流れ続けないようにすることができる。
【００５５】
なお、第２の実施の形態では、説明を分かりやすくするため、スイッチング回路をチャージポンプ回路３の外部に接続した例を用いて説明したが、これは一例であり、本発明はこれに限定するものではなく、チャージポンプ回路３内にスイッチング回路を設けるようにしてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態における電源供給回路の例を示した概略のブロック図である。
【図２】図１の電流制限回路部２２の動作例を示した図である。
【図３】図１の短絡保護回路部２３の動作例を示した図である。
【図４】図１の電流制限回路部２２及び短絡保護回路部２３が共に作動した場合の動作例を示した図である。
【図５】図１のチャージポンプ回路３の回路例を示した図である。
【図６】本発明の第２の実施の形態における電源供給回路の例を示した概略のブロック図である。
【図７】本発明の第２の実施の形態における電源供給回路の他の例を示した概略のブロック図である。
【図８】本発明の第２の実施の形態における電源供給回路の他の例を示した概略のブロック図である。
【図９】従来の電源供給回路の例を示した概略のブロック図である。
【図１０】従来の電源供給回路の他の例を示した回路図である。
【符号の説明】
【００５７】
１，１ａ  電源供給回路
２  定電圧回路
３  チャージポンプ回路
１０  直流電源
１１  負荷
２１  定電圧回路部
２２  電流制限回路部
２３  短絡保護回路部
７０，８０  スイッチング回路
【図１】
2007035068.tif 000003
【図２】
2007035068.tif 000004
【図３】
2007035068.tif 000005
【図４】
2007035068.tif 000006
【図５】
2007035068.tif 000007
【図６】
2007035068.tif 000008
【図７】
2007035068.tif 000009
【図８】
2007035068.tif 000010
【図９】
2007035068.tif 000011
【図１０】
2007035068.tif 000012