(57)【要約】      （修正有）【課題】シリコン基板に一体化され、量子効率が改良された光検知器（例えば近赤外の光検知器）を得る。【解決手段】Ｓｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁の製造方法には、下層のシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程を含んでいる。そして、シリコン（１１０）層面に平行なマスク側壁によってシリコン（１１０）層をマスキングし、そのマスクされていない部分を除去するためにシリコン（１１０）層をエッチングし、垂直シリコン（１１１）側壁を有するパターン形成されたシリコン（１１０）層を残す。その後、マスクを除去し、パターン形成されたシリコン（１１０）層上にＳｉＧｅ含有層を成長させ、光検知器を製造する。【選択図】図３
2007300095.tif 000002
【特許請求の範囲】
【請求項１】
下層のシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程と、
シリコン（１１１）層面に平行なマスク側壁によって上記シリコン（１１０）層をマスキングする工程と、
上記シリコン（１１０）層をエッチングする工程であって、そのマスクされていない部分を除去し、パターン形成されたシリコン（１１０）層を残す工程と、
マスクを除去する工程と、
パターン形成されたシリコン（１１０）層上にＳｉＧｅ含有層を成長させる工程と、
光検知器を製造する工程と、を含んでいるＳｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁の製造方法。
【請求項２】
上記シリコン（１１０）層を準備する工程は、バルクシリコン（１１０）基板を準備する工程を含んでいる請求項１に記載の製造方法。
【請求項３】
上記シリコン（１１０）層を準備する工程は、その上にシリコン（１１０）最上シリコン層を有するＳＯＩウェハーを準備する工程を含んでいる請求項１に記載の製造方法。
【請求項４】
上記シリコン（１１０）層をマスキングする工程は、フォトレジストおよびハードマスクから成る一群のマスキングから選ばれた１つのマスキングによって、上記シリコン（１１０）層をマスキングおよびパターンニングする工程を含んでいる請求項１に記載の製造方法。
【請求項５】
上記シリコン（１１０）層をエッチングする工程は、選択的ウェットエッチングプロセスによるエッチングする工程を含んでいる請求項１に記載の製造方法。
【請求項６】
上記シリコン（１１０）層をエッチングする工程は、ＲＩＥプロセスによってエッチングする工程と、さらにシリコン（１１１）面より速くシリコン（１１０）面をエッチングする選択的ウェットエッチングによって上記シリコン（１１０）層をエッチングし、シリコン（１１１）側壁を有するパターン形成されたシリコン（１１０）表面を残す工程とを含んでいる請求項１に記載の製造方法。
【請求項７】
下層のシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程と、
シリコン（１１１）層面に平行なマスク側壁によって上記シリコン（１１０）層をマスキングする工程と、
上記シリコン（１１０）層をエッチングする工程であって、そのマスクされていない部分を除去し、パターン形成されたシリコン（１１０）層を残す工程と、
マスクを除去する工程と、
パターン形成されたシリコン（１１０）層上にＳｉＧｅ含有層を成長させる工程と、
光検知器を製造する工程とを含み、
上記シリコン（１１０）層を準備する工程は、バルクシリコン（１１０）基板を準備する工程、またはシリコン（１１０）最上シリコン層を有するＳＯＩウェハーを準備する工程を含んでいる、Ｓｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁の製造方法。
【請求項８】
上記シリコン（１１０）層をマスキングする工程は、フォトレジストおよびハードマスクから成る一群のマスキングから選ばれた１つのマスキングによって、上記シリコン（１１０）層をマスキングおよびパターンニングする工程を含んでいる請求項７に記載の製造方法。
【請求項９】
上記シリコン（１１０）層をエッチングする工程は、選択的ウェットエッチングプロセスによってエッチングする工程を含んでいる請求項７に記載の製造方法。
【請求項１０】
上記シリコン（１１０）層をエッチングする工程は、ＲＩＥプロセスによってエッチングする工程と、さらにシリコン（１１１）面より速くシリコン（１１０）面をエッチングする選択的ウェットエッチングによって上記シリコン（１１０）層をエッチングし、シリコン（１１１）側壁を有するパターン形成されたシリコン（１１０）表面を残す工程とを含んでいる請求項７に記載の製造方法。
【請求項１１】
下層のシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程と、
シリコン（１１１）層面に平行なマスク側壁によって上記シリコン（１１０）層をマスキングする工程と、
上記シリコン（１１０）層をエッチングする工程であって、そのマスクされていない部分を除去し、パターン形成されたシリコン（１１０）層を残す工程と、
マスクを除去する工程と、
パターン形成されたシリコン（１１０）層上にＳｉＧｅ含有層を成長させる工程と、
光検知器を製造する工程とを含み、
上記シリコン（１１０）層をエッチングする工程は、ＲＩＥプロセスによってエッチングする工程と、さらにシリコン（１１１）面より速くシリコン（１１０）面をエッチングする選択的ウェットエッチングによって上記シリコン（１１０）層をエッチングし、シリコン（１１１）側壁を有するパターン形成されたシリコン（１１０）表面を残す工程とを含んでいる、Ｓｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁の製造方法。
【請求項１２】
上記シリコン（１１０）層を準備する工程は、バルクシリコン（１１０）基板を準備する工程を含んでいる請求項１１に記載の製造方法。
【請求項１３】
上記シリコン（１１０）層を準備する工程は、その上にシリコン（１１０）最上シリコン層を有するＳＯＩウェハーを準備する工程を含んでいる請求項１１に記載の製造方法。
【請求項１４】
上記シリコン（１１０）層をマスキングする工程は、フォトレジストおよびハードマスクから成る一群のマスキングから選ばれた１つのマスキングによって、上記シリコン（１１０）層をマスキングおよびパターンニングする工程を含んでいる請求項１１に記載の製造方法。
【請求項１５】
上記シリコン（１１０）層をエッチングする工程は、選択的ウェットエッチングプロセスによってエッチングする工程を含んでいる請求項１１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検知器に関するものであり、特に、シリコン基板に一体化された近赤外光検知器に関する。
【背景技術】
【０００２】
近赤外の光検知器、すなわち、０．７μｍから２μｍの波長の光検知器は、例えば、光ファイバー通信やセキュリティ用途やマシンビジョンおよび暗視イメージングなど、多くの用途を有する。III−Ｖ化合物半導体はシリコンベースの対応する部分を覆って優れた光学性能を提供するが、シリコンベース材料と現在のシリコンＩＣ技術との互換性は、安価かつ小型そして高度に集積された光学システムの製造の可能性を提供する。以下の参考文献は、本発明のさらなる背景を提供する。
〔非特許文献１〕
Maiti et al., Strained Silicon Heterostructures: Materials and Devices, Chapter 10: Si/SiGe Optoelectronics, The Institution of Electrical Engineer, 2001
〔非特許文献２〕
Murtaza et al., Room Temperature Electroabsorption in GexSi1-x PIN photodiode, IEEE Trans. on Electron devices, 2297-2300, Vol.41, No.12, 1994
〔非特許文献３〕
Tashiro et el., A Selective Epitaxial SiGe/Si planner photodetector for Si-Based OEICs, IEEE Trans. on Electron Devices, 545-550, Vol.44, No.4, 1997
〔非特許文献４〕
Vonsovici et al. Room Temperature Photocurrent spectroscopy of SiGe/Si p-i-n Photodiodes Grown by Selective Epitaxy, IEEE Trans. on Electron Devices, 538-542, Vol.45, No.2, 1998
〔非特許文献５〕
Jones et al., Fabrication and Modeling of Gigahertz Photodetectors in Heteroepitaxial Ge-on-Si using Graded Buffer Layer Deposited by Low Energy Plasma Enhanced CVD, IEDM, 2002
シリコンフォトダイオードは、その低暗電流、およびシリコンＩＣ技術との互換性に起因して、可視光用の光検知器として広く用いられている。シリコン処理におけるＳｉ１−ｘＧｅｘ（ＳｉＧｅ）合金の使用は、０．８μｍから１．６μｍの波長における光検出動作を可能にする。
【０００３】
ＳｉＧｅ合金は、純粋なシリコンより大きな格子定数を有しており、それ故、シリコン上のＳｉＧｅのエピタキシャル成長は臨界厚さを有しており、それを超えるとフィルムはは転移核生成によって縮小し始める。上記ＳｉＧｅの臨界厚さはゲルマニウム濃度およびデバイスプロセス温度に依存する。（Houghton， Strain relaxation kinetics in Si1-xGex/Si heterostructures, J.Appl.Phys.Vol.780, No.4, 1991）
高ゲルマニウム濃度および高デバイスプロセスによって、臨界厚さはより小さくなる。一般的な方法では、上記ＳｉＧｅの臨界厚さは、数百オングストロームから最大数千オングストロームの範囲にある。上記ＳｉＧｅの厚さが成長して、一旦その臨界厚さを超えると、ＳｉＧｅにおける格子欠陥は避けられない。格子欠陥を含んでいるＳｉＧｅ上に形成された赤外線光検知器は、高暗電流を有し、電子ノイズを引き起こすことになる。
【０００４】
量子効率は、入射光子ごとに生成される電子正孔対の数であり、光検知器の感度用のパラメータである。量子効率は、
η＝（Ｉｐ／ｑ）／（Ｐｏｐ／ｈν）      （１）
のように定義される。ここで、Ｉｐは光周波数νにおける入射光子パワーＰｏｐの吸収によって光生成された電流であり、ｑは電子電荷であり、ｈはプランク定数である。
【０００５】
量子効率を決定する１つの主要な要因は吸収係数αである。シリコンは約１．１μｍのカットオフ波長を有し、カットオフ波長を超えて１．２μｍまでの波長に対しては透明である。ＳｉＧｅ吸収限界は、ゲルマニウムのモル比率の増加とともに赤にシフトする。図１は、ＳｉＧｅ吸収限界を示す図である。ＳｉＧｅ合金の上記吸収係数は小さく、上記臨界厚さは吸収層の厚さを制限する。ＳｉＧｅベースの光検知器の主要な目的は、高量子効率、および既存の電子技術との融合を達成することにある。
【０００６】
光学距離を増加させて量子効率を改良するための１つの方法は、光がヘテロ接合（ＳｉＧｅ／Ｓｉ）界面に平行に伝播するように光検知器の端を光で照射することである。しかしながら、この方法はデバイスが画像検出に用いられることを許容しない。エッチングされたシリコン構造の側壁上に欠陥のない歪ＳｉＧｅフィルム、またはＳｉＧｅ／Ｓｉ多層構造を成長させることは、「Lee et al., Surface-Normal Optical Path Structure for Infrared Photodetection, U.S. Patent Publication No. 2005/0136637-A1」（２００６年６月２５日公開）および、「Tweet et al., Vertical Optical Path Structure for Infrared Photodetection, U.S. Patent Publication No. 2005/0153474-A1」（２００５年７月１４日公開）によって開示されている。上記２つの先行技術文献に記載されている技術を組み込んでいるデバイスにおいては、上記デバイスの照射はシリコン基板に対して通常であるが、光学距離を増加させるために光はヘテロ接合界面に平行に進む。それゆえ、２次元のＩＲ画像検出は、薄いＳｉＧｅ、またはＳｉＧｅ／Ｓｉフィルム厚さ内において達成される可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
高品質で、欠陥のない歪ＳｉＧｅフィルムの製造は、欠陥のないシリコン表面上における成長を要求する。しかしながら、図２を参照すると、通常、シリコンの反応性イオンエッチング（ＲＩＥ）によって、一般的に１０に示されるように側壁が傾斜し、そして、一般的に１２に示されるように側壁の表面の近傍において結晶品質が粗悪になり、ＲＩＥによりエッチングされた側壁の近傍において損傷を受けたシリコンの領域が形成される。また、その表面は、たいてい、かなり粗い。理想的には、これらの欠陥は、他の面をエッチングするのに比べて、ゆっくりと所望の側壁結晶面をエッチングする選択的エッチングを用いて取り除かれる。様々な種類のシリコンデバイス製造用に、ウェハー表面に平行な（００１）面を有するシリコン基板が最も一般的に用いられる。この基板におけるトレンチのエッチングは、ウェハーの方位回転に応じて、側壁を（１１０）面または（１００）面に対して平行にする。これらの側壁のより垂直な形成は、（１１０）または（１００）面を、それぞれ、他の面に比べてよりゆっくりとエッチングする選択的エッチングを要求する。しかしながら、そのようなエッチングプロセスは、先行技術において知られていない。代わりに、（１１１）面を他の面に比べてかなりゆっくりとエッチングする周知の選択的エッチングがある。
【０００８】
この問題を回避する方法の１つは、基板を、ウェハー表面に平行なシリコン（１１０）面を有するものに変更することである。（Liu et al, Multi-Fin Double-Gate MOSFET Fabricatd by using(110)-Oriented SOI wafers and Orientation-Dependent Etching, Electrochemical Society Proceedings vol.2003-06, 566(2003）参照）そして、側壁面は、シリコン（１１１）、または他の関連する等価な直交面であってもよい。リュー等は、垂直側壁をエッチングするために、２．３８％のテトラメチルアンモニウム水酸化物（ＴＭＡＨ）溶液を用い、シリコン・オン・インシュレータのウェハー上の矩形断面にシリコンフィン構造を形成する。そして、これらは、シリコン−ＦＩＮＦＥＴ（フィンフィールドイフェクトトランジスタ）デバイスを製造するために用いられる。リュー等は、ＴＭＡＨがシリコン（１１１）面に比べて２３から２５倍速く（１１０）面をエッチングすることを報告している。加えて、ＲＩＥの代わりに選択的ウェットエッチングの利用によって、結晶シリコンは側壁表面において損傷を受けない。
【課題を解決するための手段】
【０００９】
Ｓｉ／ＳｉＧｅ光検知器用のシリコン（１１０）基板上の垂直側壁を製造する方法は、基礎となるシリコンウェハー表面に対してシリコン（１１０）面が平行であるシリコン（１１０）層を準備する工程を含んでいる。そして、シリコン（１１１）層面に平行な側壁マスクによって上記シリコン（１１０）層をマスキングし、そのマスクされていない部分を除去するために上記シリコン（１１０）層をエッチングし、パターン形成されたシリコン（１１０）層を残す。最後に、マスクが除去され、ＳｉＧｅ含有層がパターン形成されたシリコン（１１０）層上に成長する。そして光検出装置が完成する。
【００１０】
シリコン基板に一体化された光検知器（例えば近赤外の光検知器）の量子効率を改良することが本発明の目的である。本発明の他の目的は、光検知器（例えば近赤外の光検知器など）用に歪ＳｉＧｅおよび／またはＳｉＧｅ／Ｓｉ多層構造が成長する垂直側壁を製造するためにシリコン（１１０）基板および選択的化学エッチングの利用方法を提供することである。
【００１１】
この概要および本発明の目的は、本発明の本質を素早く理解できるように説明される。より詳細な本発明の理解は、図面とともに、本発明の好ましい実施の形態の下記詳細な説明を参照することによって得られる。
【発明を実施するための最良の形態】
【００１２】
本発明の目的は、シリコン基板に一体化された光検知器（例えば近赤外の光検知器）の量子効率を改良することである。これは、ほぼ垂直な側壁を有するシリコン構造および低結晶欠陥を提供し、低欠陥ひずみのエピタキシャルＳｉＧｅおよび／またはＳｉＧｅ／Ｓｉ多層の側壁上の成長を可能にすることによって行われる。そうすることによって、光の吸収のための光学距離は、ＳｉＧｅフィルム厚さではなく、側壁の高さによって決定される。このようにして、光検知器の量子効率は改善される。
【００１３】
前述したとおり、シリコン構造をエッチングするために反応性イオンエッチング（ＲＩＥ）を用いることによって、エッチング表面は粗く、損傷をうけた側壁は許容できないほど大きな傾斜を有する。容易に利用可能な選択的エッチングプロセスは、シリコン（００１）基板上のこの状況を改善しない。本発明は、光検出装置（例えば近赤外光検出装置など）用の歪ＳｉＧｅおよび／またはＳｉＧｅ／Ｓｉ多層構造を成長させる垂直側壁を製造するためにシリコン（１１０）基板および選択的化学エッチングを用いる。
【００１４】
今、図３を参照すると、本発明の方法は、一般的に１４に表されており、通常ウェハーの形での基板の準備１６を含んでいる。開始の基板は、ウェハー表面に平行なシリコン（１１０）面を有している。上記基板は、１８のバルクシリコン（１１０）ウェハーであってもよいし、あるいは、最上シリコンがウェハー表面に平行な（１１０）面を有するシリコン・オン・インシュレータ（ＳＯＩ）ウェハー（ここでは２０のＳＯＩ（１１０）ウェハーとして参照される）であってもよい。後者の場合、堆積したＳｉＧｅフィルムの光学距離が平面基板上の通常の堆積によって達成される光学距離（すなわち臨界厚さ）より長くなるように、最上シリコンは十分に厚い（例えば０．１ミクロンから１．０ミクロン、あるいはそれ以上）必要がある。ここで注意すべきことは、最上シリコンがウェハー表面に平行な（１１０）面を有することのみが必要であるということである。例えばSmart cut（登録商標）やEltran（登録商標）などのウェハーボンディング技術が用いられた場合、埋没酸化物（ＢＯＸ）の下のシリコン基板は通常の（１００）配向性を有していてもよい。この手順は、シリコン（１００）基板を利用するより安価になる可能性がある。
【００１５】
２２において、垂直シリコン面の形成に備えて、フォトレジスト、あるいは、例えばＣＶＤ堆積ＳｉＯ２などのハードマスクパターンが何らかの最新技術の方法によって製造される。図４に示されるように、フォトレジスト、あるいは、ハードマスクの側壁がシリコン（１１１）または等価な面に平行であることが重要であり、シリコン（１１０）基板２４はその上にマスク材２６を有する。マスク側壁は、シリコン（１１１）面に平行である。図５は、シリコン基板３０と、その上のＢＯＸ層３２と、最上シリコン（１１０）層３４とを備えているＳＯＩ（１１０）ウェハー２８を示している。マスク材２６は、この場合もやはりマスク側壁がシリコン（１１１）に平行になるように、最上シリコン層３４上に形成される。そして、シリコン（１１１）側壁を有する垂直シリコン面は、２つの方法のうち１つによって製造され得る。
【００１６】
（ウェットエッチングのみ）
３６において、（１１１）面をほとんどエッチングすることなく、（１１０）面をエッチングして、マスクされていないシリコン（１１０）層の部分を除去するために、例えば、２．３８％のテトラメチルアンモニウム水酸化物（ＴＭＡＨ）溶液などの選択的化学反応が用いられる。それから、マスクが除去される。この溶液は、シリコン（１１０）を、シリコン（１１１）をエッチングするより約２３から２５倍速くエッチングし、図６や図７に示されるように、側壁の傾斜は垂直から４％、すなわち、８６°の側壁となる。側壁の高さは、バルクシリコン（１１０）ウェハーに対するエッチング時間によって決定される（図６）。ＳＯＩ（１１０）の場合（図７）、エッチングはＢＯＸにおいて止まるため、側壁高さは最上シリコンの厚さによって決定される。この方法の有利な点は、側壁表面に沿って結晶格子に対する損傷がほとんど、あるいは、全くないことである。不利な点は、側壁角度がエッチングの選択性（すなわち、選択性がより高くなれば、側壁はより垂直になる）によって直接制限されることである。
【００１７】
（反応性イオンエッチング（ＲＩＥ）と、それに続く選択的ウェットエッチング）
３８において、ＲＩＥは、マスクされていないシリコン（１１０）層を異方性エッチングするために用いられる（図８および図９）。そして、フォトレジストまたはハードマスクパターンを保ったままにして、短い選択的ウェットエッチングは、（１１１）をほとんどエッチングすることなく、（１１０）をエッチングするのに用いられる（図１０および図１１）。その後、マスクが除去される。この方法の有利な点は、より垂直な側壁となる、すなわち、９０°に近づく。不利な点は、側壁近傍の結晶損傷が除去される必要があることである。これは、例えば、薄い熱酸化物を成長させてＨＦエッチングによって除去する技術、および／またはエッチングされたシリコン基板をアニールして損傷領域を再結晶化する技術などのいくつかの技術によって行われる。
【００１８】
いずれにしても、結果として生じる側壁の高さは、用途の必要に応じて調整されてもよい。一般的に、０．１ミクロンから１．０ミクロン、あるいはそれ以上の高さの側壁は製造可能である。そして、４０において、５％〜１００％のゲルマニウム含有量を有する歪ＳｉＧｅフィルムまたはＳｉＧｅ／Ｓｉ多層構造は、これらのパターン形成されて残っているシリコン（１１０）構造において、エピタキシャリーに成長可能である。そして、４２において、非選択的エピタキシーについては上記のLee等によって、選択的エピタキシー、すなわち、酸化物上や窒化物上ではなくシリコン上のエピタキシャル成長については上記のTweet等によって述べられているように、光検知器の製造に用いられる。
【００１９】
上述したように、Ｓｉ／ＳｉＧｅ光検知器用の（１１０）シリコン基板上の垂直側壁の製造方法が開示されてきた。添付の特許請求の範囲において規定されているように、そのさらなる変形と改良が本発明の範囲内においてなされることが理解されるであろう。
【図面の簡単な説明】
【００２０】
【図１】様々なＳｉＧｅサンプルに対する正規化された光電流スペクトルを示す図である。
【図２】ＲＩＥエッチングされたシリコン構造の概略側面図である。
【図３】本発明の方法のブロック図である。
【図４】バルクシリコン（１１０）基板の使用を示す図である。
【図５】ＳＯＩ基板の使用を示す図である。
【図６】選択的ウェットエッチングの後にマスク材を除去した状態のバルクシリコン（１１０）基板を示す図である。
【図７】選択的ウェットエッチングの後にマスク材を除去した状態のＳＯＩ基板を示す図である。
【図８】異方性ＲＩＥエッチングの後のバルクシリコン（１１０）基板を示す図である。
【図９】異方性ＲＩＥエッチングの後のＳＯＩ基板を示す図である。
【図１０】異方性ＲＩＥエッチングおよび選択的ウェットエッチングの後にマスク材を除去した状態のバルクシリコン（１１０）基板を示す図である。
【図１１】異方性ＲＩＥエッチングおよび選択的ウェットエッチングの後にマスク材を除去した状態のＳＯＩ基板を示す図である。
【図１】
2007300095.tif 000003
【図２】
2007300095.tif 000004
【図３】
2007300095.tif 000005
【図４】
2007300095.tif 000006
【図５】
2007300095.tif 000007
【図６】
2007300095.tif 000008
【図７】
2007300095.tif 000009
【図８】
2007300095.tif 000010
【図９】
2007300095.tif 000011
【図１０】
2007300095.tif 000012
【図１１】
2007300095.tif 000013