(57)【要約】【課題】温度変動およびプロセス変動に対する伝達コンダクタンスの変動を低減し得る電圧制御電流源と、前記電圧制御電流源を用いて温度変動およびプロセス変動に対しても安定した利得特性が得られる可変利得増幅器を提供する。【解決手段】電圧制御電流源回路１と、電圧制御電流源回路の伝達コンダクタンスを可変するための制御電圧を発生する制御電圧発生回路２と、温度依存性を有する電流とプロセス依存性を有する電圧を組み合わせて発生させた温度とプロセス依存性を有した電圧を制御電圧発生回路に基準電圧として供給する基準電圧発生回路８、８´とを具備する。【選択図】    図１
2007228399.tif 000002
【特許請求の範囲】
【請求項１】
温度依存性を有する第１の電流源と、
プロセス依存性を有する第１の電圧源と、
前記第１の電流源の電流と第１の電圧源の電圧を用いて温度依存性とプロセス依存性を有する第２の電圧に変換する第１の信号変換手段と、
前記第２の電圧を基準に用いて、伝達コンダクタンスを制御する第１の制御信号を第２の制御信号に変換する第２の信号変換手段と、
前記第２の制御信号に応じて、伝達コンダクタンスが制御される電圧制御電流源回路と、
を具備することを特徴とする電圧制御電流源。
【請求項２】
前記第１の電流源は正の温度依存性を有する電流を生成し、
前記第１の電圧源は正もしくは負のプロセス依存性を有する電圧を出力し、
前記第１の信号変換手段は、前記第１の電圧源の出力電圧に対して、前記第１の電流源の電流に依存する電流を抵抗により電圧に変換した電圧を加算もしくは減算し、正もしくは負の温度依存性と正もしくは負のプロセス依存性を有する電圧を出力することを特徴とする請求項１記載の電圧制御電流源。
【請求項３】
前記第１の電流源は、前記正の温度依存性を有する電流が流れる第１のＭＯＳトランジスタを有し、
前記第１の電圧源は、利得γを有する増幅器を出力段に具備し、
前記第１の信号変換手段は、前記第１の電圧源の出力電圧が正極入力端子に入力し、負極入力端子と出力端子との間に前記抵抗が接続された演算増幅器と、前記演算増幅器の負極入力端子と接地電位ノードもしくは電源電位ノードとの間に挿入され、前記第１のＭＯＳトランジスタにカレントミラー接続され、前記第１のＭＯＳトランジスタの電流に対してα倍の電流が流れる第２のＭＯＳトランジスタとを具備し、
前記γ、α、抵抗の値により前記第１の信号変換手段の電圧出力の特性を調整可能であることを特徴とする請求項２記載の電圧制御電流源。
【請求項４】
前記第２の信号変換手段は高電位側および低電位側に基準端子をそれぞれ有し、
前記第１の信号変換手段は、前記第２の信号変換手段の高電位側の基準端子および低電位側の基準端子に対応して２組設けられており、前記第２の信号変換手段の高電位側の基準端子および低電位側の基準端子には互いに独立した前記第２の電圧が入力されることを特徴とする請求項２記載の電圧制御電流源。
【請求項５】
請求項１乃至４のいずれかに記載の電圧制御電流源として差動型の電圧制御電流源が用いられ、当該電圧制御電流源の差動電流出力ノードに接続された負荷回路を具備することを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に内蔵される電圧制御電流源およびそれを用いた可変利得増幅器に係り、特に温度依存性やプロセス依存性を補償する回路に関するもので、半導体集積回路に使用されるものである。
【背景技術】
【０００２】
一般に、半導体集積回路に内蔵され、入力電圧に応じた電流を出力する電圧制御電流源は、その伝達コンダクタンスGmが温度依存性やプロセス依存性を有している。この電圧制御電流源を増幅器等に用いた場合、温度変動やプロセス変動によってGmが変動するので、増幅器の利得も変動してしまうという問題がある。
【０００３】
なお、特許文献１の温度補償を施した増幅器には、利得の温度依存性をなくする点が開示されている。また、特許文献２の温度補償回路及び可変利得増幅回路には、可変利得増幅器の利得特性の温度変化を小さくする点が開示されている。また、特許文献３の定電圧発生回路には、十分に小さな参照電圧を発生することが可能な回路構成が開示されている。しかし、この定電圧発生回路は、出力回路の基準電位が固定されているので、基準電位が変動すると出力電圧が揺れるおそれがある。
【特許文献１】特開２０００−２４４２５０号公報
【特許文献２】特開２００２−１４１７５３号公報
【特許文献３】特開２０００−１７２３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は前記した従来の問題点を解決すべくなされたもので、温度変動およびプロセス変動に対する伝達コンダクタンスの変動を低減し得る電圧制御電流源および温度変動およびプロセス変動に対しても安定した利得特性が得られる可変利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電圧制御電流源は、温度依存性を有する第１の電流源と、プロセス依存性を有する第１の電圧源と、前記第１の電流源の電流と第１の電圧源の電圧を用いて温度依存性とプロセス依存性を有する第２の電圧に変換する第１の信号変換手段と、前記第２の電圧を基準に用いて、伝達コンダクタンスを制御する第１の制御信号を第２の制御信号に変換する第２の信号変換手段と、前記第２の制御信号に応じて、伝達コンダクタンスが制御される電圧制御電流源回路とを具備する。
【０００６】
本発明の可変利得増幅器は、本発明の電圧制御電流源の電圧制御電流源回路として差動電流出力型の電圧制御電流源を用い、前記電圧制御電流源の差動電流出力ノードに接続された負荷回路を具備する。
【発明の効果】
【０００７】
本発明によれば、温度変動およびプロセス変動に対する伝達コンダクタンスの変動を低減し得る電圧制御電流源を提供することができる。また、本発明によれば、温度変動およびプロセス変動に対しても安定した利得特性が得られる可変利得増幅器を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【０００９】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る伝達コンダクタンス可変機能を有した電圧制御電流源およびそれを用いた可変利得増幅器の基本構成を示すブロック図である。電圧制御電流源回路１と、この電圧制御電流源回路１の伝達コンダクタンスGmを可変するためのGm制御電圧を発生するGm制御電圧発生回路２と、基準電圧発生回路８、８´とにより電圧制御電流源９が構成されている。さらに、電圧制御電流源９の電圧制御電流源回路１に負荷回路４が接続されることによって可変利得増幅器（VGA）１０が構成されている。
【００１０】
基準電圧発生回路８、８´は、温度依存性を有する電流とプロセス依存性を有する電圧を組み合わせて発生させた温度依存性とプロセス依存性を有した電圧VC、VC´をGm制御電圧発生回路２に基準電圧として供給する。
【００１１】
本例では、基準電圧発生回路８は、温度依存性を有する第１の電流源５と、プロセス依存性を有する第１の電圧源６と、第１の電流源５の電流と第１の電圧源６の電圧を用いて温度依存性とプロセス依存性を有する第２の電圧VCに変換し、基準電圧入力端子VREFHに供給する信号変換手段７とを有する。信号変換手段７は、第１の電流源５の電流を電圧に変換する第１の電流／電圧変換回路と、この第１の電流／電圧変換回路の出力電圧と第１の電圧源６の出力電圧とを加算して第２の電圧VCを生成する電圧加算器とからなる。さらに、上記構成と同様に、基準電圧発生回路８´は、温度依存性を有する第１の電流源５´と、プロセス依存性を有する第１の電圧源６´と、第１の電流源５´の電流と第１の電圧源６´の電圧を用いて温度依存性とプロセス依存性を有する第２の電圧VC´に変換し、基準電圧入力端子VREFLに供給する信号変換手段７´とを有する。
【００１２】
また、本例では、Gm制御電圧発生回路２は、１つの制御信号入力端子VGA<N:0>と、２つの基準電圧入力端子(VREFH、VREFL)とを有し、高電位側の基準電圧入力VREFH_Cと低電位側の基準電圧入力VREFL_Cとを独立に制御することが可能な構成を有する。これにより、Gm制御電圧発生回路２は、基準電圧発生回路８、８´から出力される電圧VC、VC´を基準に用いて、電圧制御電流源回路１のGmを制御するための可変利得信号であり制御信号入力端子（VGA<N:0>）に入力される第１の制御信号を第２の制御信号Ｖctrl_Cに変換する第２の信号変換手段として機能する。また、本例では、電圧制御電流源回路１は、差動型回路が用いられており、差動入力電圧端子INP、INNと、制御信号入力端子Ｖctrlと、差動電流出力端子IOUTP、IOUTNとを有する。
【００１３】
図２は、図１に示した電圧制御電流源回路１、Gm制御電圧発生回路２および負荷回路４の一具体例を示す回路図である。本例では、Gm制御電圧発生回路２は、ディジタルコード入力VGA<N:0>をデコードするデコーダ２１と、基準電圧入力端子VREFHに入力される高位の基準電圧と基準電圧入力端子VREFLに入力される低位の基準電圧との間に直列接続されたＮ個の抵抗Ｒと、スイッチＳ群とから構成され、ディジタル/アナログ変換器として動作する。基準電圧入力端子VREFHとVREFLとの間の電圧をＮ個の抵抗Ｒで2N+1等分し、ディジタルコード入力VGA<N:0>に応じたアナログ電圧を出力する。
【００１４】
また、本例では、電圧制御電流源回路１は、４個のＭＯＳ型のトランジスタ(M1〜M4)と、１個の電流源I1とで構成される。ＮＭＯＳトランジスタM1とM2は、各ソースが共通接続されて電流源I1に接続され、各ゲートには動作状態が常に線形領域になるようなゲートバイアス電圧Vicmを中心に+vin/2あるいは-vin/2の差動入力信号INP、INNがそれぞれ対応される。ＮＭＯＳトランジスタM1とM2の各ドレインにはＮＭＯＳトランジスタM3、M4のソースが接続される。ＮＭＯＳトランジスタM3、M4は、各ゲートが共通に接続され、常に飽和領域で動作するようなゲート電圧Vctrlが印加されている。ＮＭＯＳトランジスタM3、M4の各ドレインは差動電流出力端子IOUTP、IOUTNにそれぞれ接続されている。
【００１５】
また、本例では、負荷回路４では、電圧制御電流源回路１の差動電流出力端子IOUTP、IOUTNに負荷抵抗RL1、RL2が接続されており、負荷抵抗RL1、RL2と差動電流出力端子IOUTP、IOUTNの接続ノードが可変利得増幅器（VGA）１０の差動電圧出力端子OUTP、OUTNとなっている。
【００１６】
図１および図２に示した構成において、Gm制御電圧発生回路２は、基準電圧発生回路８で発生される２つの電圧VC、VC´が２つの基準電圧VREFH_C、VREFL_Cとして基準電圧入力端子VREFH、VREFLに入力されることにより、温度依存性とプロセス依存性を有した電圧Ｖctrl_Cが第１の制御信号VGA<N:0>に応じて発生される。このように温度依存性やプロセス依存性を有したGm制御電圧Ｖctrl_Cが電圧制御電流源回路１のGm制御端子Ｖctrlに入力され、電圧制御電流源回路１のGmが制御される。この場合、電圧制御電流源回路１自身のGmの温度依存性やプロセス依存性がGm制御電圧Ｖctrl_Cの温度依存性やプロセス依存性によって補償されるように、第１の電流源５、５´の電流Ｉt、Ｉt´と第１の電圧源６、６´の電圧Ｖp、Ｖp´を信号変換手段７、７´で調整し、基準電圧VREFH_C、VREFL_Cを発生する。
【００１７】
ここで、図１に示した可変利得増幅器（VGA）１０の利得Ａvを考察する。可変利得増幅器１０の差動電圧入力端子間の電圧をvin、負荷抵抗RL1、RL2の値をRL、差動電圧出力端子間の電圧をvoutで表わすと、
vout＝−Gm・RL・vin      ……(1)
であり、
Ａv＝vout／vin＝−Gm・RL      ……(2)
である。ここで、Gmは、制御電圧(Vctrl_C)、温度(Temperature)、プロセス変動（Vth変動）等で決定され、
Gm＝ｆ（Vctrl_C;Temperature;Vth;etc)      ……(3)
で表される。上式(3)から、利得Ａvは、制御電圧(Vctrl_C)や温度やプロセスに対する依存性を有していることが分かる。
【００１８】
図３は、図１中に示した可変利得増幅器１０の特性を回路シミュレータでシミュレーションした結果の一例を示している。図３において、横軸は利得制御信号であるディジタルコード入力VGA<N:0>（ここではN=5)、縦軸はVGAの差動利得Gain(Diff)を表している。図３から、温度、プロセス、抵抗等をばらつかせても可変利得増幅器１０の可変利得特性が安定していることが分かる。
【００１９】
即ち、第１の実施形態における電圧制御電流源９によれば、Gmの温度依存性とプロセス依存性を補償し、温度依存性やプロセス依存性の少ない安定したGm可変機能を実現することができる。また、第１の実施形態における可変利得増幅器１０によれば、利得の温度依存性とプロセス依存性を補償し、温度変動およびプロセス変動に対しても安定した利得特性を実現することができる。
【００２０】
＜第１の電流源５、５´の一具体例＞
図４（ａ）は、図１中に示した温度依存性を有する第１の電流源５、５´の一具体例を示す回路図である。この電流源は、ＭＯＳ型のトランジスタM5〜M10と抵抗Ｒ1で構成されている。即ち、ドレイン・ゲート相互が接続されたＰＭＯＳトランジスタM8に対して、ＰＭＯＳトランジスタM7、M9がカレントミラー接続されている。ＰＭＯＳトランジスタM7に直列に抵抗Ｒ1およびＮＭＯＳトランジスタM5が接続されており、ＰＭＯＳトランジスタM8に直列にＮＭＯＳトランジスタM8が接続されており、ＰＭＯＳトランジスタM9に直列にＮＭＯＳトランジスタM10 が接続されている。そして、ＮＭＯＳトランジスタM5のゲートはＰＭＯＳトランジスタM7のソースに接続されており、ＮＭＯＳトランジスタM5のドレインにＮＭＯＳトランジスタM6のゲートが接続されている。ＮＭＯＳトランジスタM10のドレイン・ゲート相互が接続されており、ＰＭＯＳトランジスタM7、M8、M9のカレントミラー比が全て等しいと仮定すると、全てのトランジスタには等しい電流Ｉtaが流れる。
【００２１】
ＮＭＯＳトランジスタM5、M6は、W/L比(W:ゲート幅、L:ゲート長)がN:1に設定されており、弱反転領域で動作し、抵抗R1の両端に発生する電圧Ｖx1は以下のように表される。なお、ＰＭＯＳトランジスタM7、M8、M9のW/L比は全て等しく設定されている。
【００２２】
Ｖx1=Ｖgs(M5)−Ｖgs(M6)
=ＶT・ｌn(N)      ……(4)
ここで、ＶTは熱電圧であり、ＶT=ｋ・Ｔ／ｑ（ｋはボルツマン定数、Ｔは温度、ｑは素電荷量）である。ある所定温度Ｔ0での熱電圧をＶT0とし、周囲の温度Ｔと所定温度Ｔ0との温度変化、例えば差分をΔTとおくと、ＶT=ＶT0（１+ΔT／Ｔ0）と表され、この電流源に流れる電流Ｉtaは以下のように表される。
【００２３】
Ｉta=Ｖx1／Ｒ1
=ＶT・ｌn(N)／Ｒ1=（ＶT0・ｌn(N)／Ｒ1）（１+ΔT／Ｔ0）      ……(5)
上式(5)から、図４（ａ）中のＰＭＯＳトランジスタM7、M8、M9に流れる電流Ｉtaは、温度が高いほど電流が増加するので、正の温度依存性を有することが分かる。
【００２４】
＜第１の電流源５、５´の他の具体例＞
図４（ｂ）は、図１中に示した温度依存性を有する第１の電流源５、５´の他の具体例を示す回路図である。この電流源は、図４（ａ）を参照して前述した電流源と比べて、抵抗Ｒ1が省略され、ＮＭＯＳトランジスタM5のドレイン・ゲート相互が接続され、ＮＭＯＳトランジスタM5に対してＮＭＯＳトランジスタM6がカレントミラー接続され、ＮＭＯＳトランジスタM6のソースと接地ノードとの間に抵抗Ｒ2が接続されている点が異なる。この電流源の動作原理については説明を省略するが、図４（ａ）を参照して前述した電流源と同様に正の温度依存性を有する電流源として動作する。
【００２５】
＜第１の電流源５、５´のさらに他の具体例＞
図４（ｃ）は、図１中に示した温度依存性を有する第１の電流源５、５´のさらに他の具体例を示す回路図である。この電流源は、図４（ｂ）を参照して前述した電流源と比べて、ＮＭＯＳトランジスタM5のソースと接地ノードとの間にダイオードD1が順方向に挿入され、ＮＭＯＳトランジスタM6のソースに一端が接続されている抵抗Ｒ2の他端と接地ノードとの間にダイオードD2が順方向の向きで挿入された点が異なる。この電流源の動作原理については説明を省略するが、図４（ａ）を参照して前述した電流源と同様に正の温度依存性を有する電流源として動作する。
【００２６】
図４（ｄ）は、図４（ａ）〜（ｃ）に示した各電流源の電流・温度特性を示す。ここで、I0は、図４（ａ）に示した電流源の所定温度Ｔ0での電流を表しており、I0＝ＶT0・ｌn(N)／Ｒ1である。
【００２７】
＜第１の電圧源６、６´の一具体例＞
図５（ａ）は、図１中に示したプロセス依存性を有する第１の電圧源６、６´の一具体例を示す回路図である。この電圧源は、ＭＯＳ型のトランジスタM23と、電流源I2と、利得γの増幅器６１とで構成されている。即ち、電流源I2とＮＭＯＳトランジスタM23とが直列に接続されており、ＮＭＯＳトランジスタM23のドレイン・ゲート相互が共通接続され、さらに増幅器６１の入力端子に接続されている。
【００２８】
上記したように図５（ａ）に示した電圧源は、プロセス変動（Vth変動）に対して正の依存性を有する第１の電圧Ｖpaを増幅器６１から出力する。
【００２９】
＜第１の電圧源６、６´の他の具体例＞
図５（ｂ）は、図１および図２中に示したプロセス依存性を有する第１の電圧源６、６´の他の具体例を示す回路図である。この電圧源は、ＭＯＳ型のトランジスタM24と、電流源I3と、利得γの増幅器６１で構成されている。即ち、ＰＭＯＳトランジスタM24と電流源I3とが直列に接続されており、ＰＭＯＳトランジスタM24のゲートにプロセス依存性のない所定の電圧Ｖyが入力される。そして、ＰＭＯＳトランジスタM24のソースと電流源I3との接続ノードは増幅器６１の入力端子に接続されている。
【００３０】
上記したように図５（ｂ）に示した電圧源は、プロセス変動（Vth変動）に対して負の依存性を有する第１の電圧Ｖpbを増幅器６１から出力する。
【００３１】
図５（ａ）および図５（ｂ）に示した第１の電圧源６ａ、６ｂは、製造目標中央値でのスレッショルド電圧をＶth0、プロセス変動（例えば差分）をΔth、スレッショルドＶthをＶth0＋Δthと表わすと、出力電圧Ｖpa、Ｖpbは以下のように表される。
【００３２】
Ｖpa＝γ・（２・Ｉ2／β23）1/2＋γＶth
＝γ・（２・Ｉ2／β23）1/2＋γＶth0＋γΔＶth
＝Ｖpa0＋γΔＶth      ……(6)
Ｖpb＝γＶy−γ・（２・Ｉ3／β24）1/2−γＶth
＝γＶy−γ・（２・Ｉ3 ／β24）1/2−γＶth0−γΔＶth
＝Ｖpb0−γΔＶth      ……(7)
ここで、β23＝（μn・Ｃox・Ｗ23）／Ｌ23
β24＝（μn・Ｃox・Ｗ24）／Ｌ24
で表され、μnは電子の移動度、Ｃoxはゲート酸化膜厚、Ｗ23はトランジスタM23のゲート幅、Ｗ24はトランジスタM24のゲート幅、Ｌ23はトランジスタM23のゲート長、Ｌ24はトランジスタM24のゲート長をそれぞれ表している。但し、電流源I2、I3は、β23、β24の温度依存性を補償するような温度依存性を有した電流値に設定されているので、温度による出力電圧の変動は無視している。
【００３３】
したがって、前式(6)から、プロセス変動（Ｖth変動）が製造目標中央値Ｖth0に対して高い場合は、その分だけ出力電圧Ｖpaが高く出力されるので、正のプロセス依存性を有していることが分かる。
【００３４】
図５（ｃ）は、図５（ａ）に示した電圧源の出力電圧対温度特性を示す。ここで、Ｖpa0＝γ・（２・Ｉ2／β23）1/2＋γＶth0とした。式(7)から、出力電圧Ｖpbは、プロセス変動ΔＶthが製造目標中央値Ｖth0に対して高い場合は出力電圧はその分低く出力されることから、負のプロセス依存性（Ｖth依存性）を有していることが分かる。
【００３５】
図５（ｄ）は、図５（ｂ）に示した第１の電圧源６ｂの出力電圧対Ｖth特性を示す。ここで、Ｖpb0＝γＶy−γ・（２・Ｉ3／β24）1/2−γＶth0とした。
【００３６】
図５（ａ）または図５（ｂ）に示した第１の電圧源６ａ、６ｂによれば、正もしくは負のプロセス依存性を有した電圧源を実現できる。
【００３７】
＜第１の信号変換手段７、７’の一具体例＞
図６（ａ）は、図１中に示した信号変換手段７、７´中の電流／電圧変換回路と電圧加算器の一具体例を示す回路図である。この信号変換手段は、演算増幅器７１と、抵抗R4と、電流源I4とから構成される。即ち、演算増幅器７１の出力端子VOUTAと負極（−）入力端子Dの間に抵抗R4が接続され、且つ、（−）入力端子Dに電流源I4の一端が接続されている。この構成により、演算増幅器７１の出力端子VOUTA から抵抗R4、電流源I4を介して接地電位GNDに電流Itが流れる。
【００３８】
図６（ｂ）は、図１中に示した信号変換手段７、７´中の電流／電圧変換回路と電圧加算器の他の具体例を示す回路図である。この信号変換手段は、演算増幅器７２と、抵抗R5と、電流源I5とから構成される。即ち、演算増幅器７２の出力端子VOUTBと負極（−）入力端子Eの間に抵抗R5が接続され、且つ、（−）入力端子Eに電流源I5の一端が接続されている。この構成により、電源AVDDから抵抗R5を介して演算増幅器７２の出力端子VOUTBに電流Itが流れる。
【００３９】
図６（ａ）または図６（ｂ）において、演算増幅器７１、７２の正極（＋）入力端子を電圧加算器の入力電圧VPとし、電流源I4、I5を電流／電圧変換回路の入力電流Itとすると、演算増幅器の仮想接地特性により（−）入力端子D、Eは入力電圧VPとほぼ等しい電圧となる。これにより、演算増幅器７１の出力端子VOUTAにはVPを基準に、抵抗R4と電流Itとの積で表される電圧が加算された電圧が発生し、演算増幅器７２の出力端子VOUTBにはVPを基準に、抵抗R5と電流Itとの積で表される電圧が減算された電圧が発生する。よって、出力端子VOUTA、VOUTBの電圧は以下のように表される。
【００４０】
VOUTA=VP+R4・It      ……(8)
VOUTB=VP-R5・It      ……(9)
上記したように図６（ａ）または図６（ｂ）に示した信号変換手段７ａ、７ｂによれば、第１の入力電圧に第１の入力電流が抵抗で変換された第２の電圧を加算もしくは減算された第３の電圧を発生する回路を実現できる。
【００４１】
＜基準電圧発生回路８の一具体例＞
図７は、図１中に示した基準電圧発生回路８の一具体例を示す回路図である。図８は、図７に示した基準電圧発生回路８の出力電圧VCOUTの温度・プロセス依存性を示している。図７の基準電圧発生回路８は、温度依存性を有する電流源５として図４（ａ）、（ｂ）、（ｃ）を参照して前述した電流源のいずれかを使用している。また、プロセス依存性を有する電圧源６として図５（ａ）を参照して前述した正のプロセス依存性を有する電圧源、もしくは図５（ｂ）を参照して前述した負のプロセス依存性を有する電圧源を使用している。また、信号変換手段（電流／電圧変換回路と電圧加算器）７として図６（ａ）を参照して前述した信号変換手段を使用している。
【００４２】
ここで、図６（ａ）に示した信号変換手段中の電流源I4に相当するものとしてＮＭＯＳトランジスタM25を使用し、このトランジスタM25のゲートを前述した電流源５のトランジスタM10のゲートに共通に接続し、トランジスタM10とM25とでカレントミラー回路を構成する。このカレントミラー回路のカレントミラー比は1:αに設定されている。したがって、トランジスタM25には、トランジスタM10に流れる温度依存性を有した電流It1をα倍した電流αIt1が流れる。
【００４３】
このような基準電圧発生回路８の出力電圧VCOUTは、前式(5)、(6)、(7)より以下のように導かれる。
【００４４】
It1＝ＶT・ln(N)／R1
＝（ＶT0・ln(N)／R1）・（1＋ΔＴ／Ｔ0）      ……(10)
VP＝Ｖpa0±γΔＶth      ……(11)
VCOUT＝VP＋R4・αIt1
＝Ｖpa0＋αＶT0・ln(N)・R4／R1
＋（αＶT0・ln(N)・R4／R1）・（ΔＴ／Ｔ0）±γΔＶth      ……(12)
上式(12)中の第１項のＶpa0＋αＶT0・ln(N)・R4／R1の項は基準電圧VREFを表しており、第２項の＋（αＶT0・ln(N)・R4／R1）（ΔＴ／Ｔ0）は正の温度依存性を表しており、第３項の±γΔＶthの項は正もしくは負のプロセス依存性を表している。即ち、上式(12)は、基準電圧VREFを中心に、正の温度依存性を有し、正もしくは負のプロセス依存性を有した電圧VCOUTを出力することを表している。また、上式(12)から、出力電圧VCOUTは、２つの抵抗R1、R4の割り算R4/R1で表されるが、半導体プロセス上、一対の抵抗の抵抗比の精度が高いので、抵抗値の製造ばらつきに対してR4/R1は影響を受け難いという特徴を有する。
【００４５】
即ち、上記したように図７に示した基準電圧発生回路８によれば、図８に示すように、所定の電圧を基準に、正の温度依存性を有し、正のプロセス依存性もしくは負のプロセス依存性を有した電圧VCOUTを発生する回路を実現することができる。
【００４６】
＜基準電圧発生回路８の他の具体例＞
図９は、図１中に示した基準電圧発生回路８の他の具体例を示す回路図である。図１０は、図９に示した基準電圧発生回路８の出力電圧VCOUTの温度・プロセス依存性を示している。図９の基準電圧発生回路は、温度依存性を有する電流源５として図４（ａ）、（ｂ）、（ｃ）を参照して前述した電流源のいずれかを使用し、プロセス依存性を有する電圧源６として図５（ａ）を参照して前述した正のプロセス依存性を有する電圧源、もしくは図５（ｂ）を参照して前述した負のプロセス依存性を有する電圧源を使用し、信号変換手段（電流／電圧変換回路と電圧加算器）７として図６（ｂ）を参照して前述した信号変換手段を使用している。
【００４７】
ここで、図６（ｂ）に示した信号変換手段７中の電流源I5に相当するものとしてＰＭＯＳトランジスタM26を使用し、このトランジスタM26のゲートを前述した電流源５のトランジスタM8のゲートと共通に接続してカレントミラー回路を構成し、トランジスタM8とM26のカレントミラー比を1:αに設定している。したがって、トランジスタM26には、トランジスタM8に流れる温度依存性を有した電流It1をα倍した電流αIt1が流れる。
【００４８】
このような基準電圧発生回路８の出力電圧VCOUTは、前式(12)に準じて、以下のように導かれる。
【００４９】
VCOUT＝VP＝R5・αIt1
＝Ｖpb0＋αＶT0・ln(N)・R5／R1
−（αＶT0・ln(N)・R5／R1）・（ΔＴ／Ｔ0）±γΔＶth      ……(13)
上式(13)中の第１項のＶpb0＋αＶT0・ln(N)・R5／R1の項は基準電圧VREFを表しており、第２項の−（αＶT0・ln(N)・R5／R1）（ΔＴ／Ｔ0）は負の温度依存性を表しており、第３項の±γΔＶthの項は正もしくは負のプロセス依存性を表している。即ち、上式(13)は、基準電圧VREFを中心に、負の温度依存性を有し、正もしくは負のプロセス依存性を有した電圧を出力することを表している。また、上式(13)から、出力電圧VCOUTは、２つの抵抗R1、R5の割り算R5/R1で表されるが、半導体プロセスでは、一対の抵抗の抵抗比の精度が高いので、抵抗値の製造ばらつきに対してR5/R1は影響を受け難いという特徴を有する。
【００５０】
即ち、上記したように図９に示した基準電圧発生回路８によれば、図１０に示すように、所定の電圧を基準に、負の温度依存性を有し、正のプロセス依存性もしくは負のプロセス依存性を有した電圧VCOUTを発生する回路を実現することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係る伝達コンダクタンス可変機能を有した電圧制御電流源およびそれを用いた可変利得増幅器の基本構成を示すブロック図。
【図２】図１に示した電圧制御電流源回路、Gm制御電圧発生回路および負荷回路の一具体例を示す回路図。
【図３】図１中に示した可変利得増幅器の特性をシミュレーションした結果の一例を示す特性図。
【図４】図１中に示した温度依存性を有する第１の電流源の複数の具体例を示す回路図および電流・温度特性を示す特性図。
【図５】図１中に示したプロセス依存性を有する第１の電圧源の複数の具体例を示す回路図および出力電圧対温度特性を示す特性図。
【図６】図１中に示した信号変換手段における電流／電圧変換回路と電圧加算器の複数の具体例を示す回路図。
【図７】図１中に示した基準電圧発生回路の一具体例を示す回路図。
【図８】図７に示す基準電圧発生回路の出力電圧温度・プロセス依存性を示す特性図。
【図９】図１中に示した基準電圧発生回路の他の具体例を示す回路図。
【図１０】図９に示す基準電圧発生回路の出力電圧温度・プロセス依存性を示す特性図。
【符号の説明】
【００５２】
１…電圧制御電流源回路、２…Gm制御電圧発生回路、４…負荷回路、５、５´…第１の電流源、６、６´…第１の電圧源、７、７´…第１の信号変換手段、８、８´…基準電圧発生回路、９…電圧制御電流源、１０…可変利得増幅器。
【図１】
2007228399.tif 000003
【図２】
2007228399.tif 000004
【図３】
2007228399.tif 000005
【図４】
2007228399.tif 000006
【図５】
2007228399.tif 000007
【図６】
2007228399.tif 000008
【図７】
2007228399.tif 000009
【図８】
2007228399.tif 000010
【図９】
2007228399.tif 000011
【図１０】
2007228399.tif 000012