(57)【要約】【課題】導電膜、半導体膜及び絶縁膜を有する半導体装置の製造方法において、絶縁膜の形成時に、簡易な方法で絶縁膜の膜密度を制御する。【解決手段】  ゲート絶縁膜１０４を形成する工程は、ポリシランを含む液体材料を塗布する工程と、液体材料を塗布後、第１の熱処理を行う工程と、第１の熱処理の後、第２の熱処理を行う工程を備え、第１の熱処理は、窒素存在下で１５０℃〜２５０℃の温度で行う。また、層間絶縁膜１０６を形成する場合には、第１の熱処理は、窒素存在下で１００℃〜２００℃の温度で行う。【選択図】図２
2007250954.tif 000002
【特許請求の範囲】
【請求項１】
導電膜、半導体膜及び絶縁膜を有する半導体装置の製造方法において、
前記絶縁膜を形成する工程は、
ポリシランを含む液体材料を塗布する工程と、
前記液体材料を塗布後、第１の熱処理を行う工程と、
前記第１の熱処理の後、第２の熱処理を行う工程を備え、
前記第１の熱処理は、窒素存在下で１００℃〜３００℃の温度で行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁膜はゲート絶縁膜であり、
前記第１の熱処理は、窒素存在下で１５０℃〜２５０℃の温度で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の熱処理は、酸素濃度１ｐｐｍ以下で行うことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の熱処理は、１０分間〜６０分間の範囲で行うことを特徴とする請求項１から請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２の熱処理は、大気中で、２００℃〜５００℃の温度で行うことを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第２の熱処理は、１０分間〜６０分間の範囲で行うことを特徴とする請求項１から請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１の熱処理によって形成された膜に含有される酸素とシリコンの比率が、膜厚方向に一定であることを特徴とする請求項１から請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法を含む電気光学装置の製造方法。
【請求項９】
請求項１から請求項７のいずれかに記載の半導体装置の製造方法を含む電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法に関するものである。
【背景技術】
【０００２】
特許文献１などにも開示されているように、高次シラン化合物を用いて良質なシリコン酸化膜を形成する方法が知られている。高次シラン化合物は、ケイ素を含むポリマーであり、非酸化雰囲気中で焼成すると良質なシリコン膜が得られる。さらに、ポリマーが完全にシリコンになる前に酸化雰囲気中で焼成すると良質なシリコン酸化膜が得られる。
【０００３】
【特許文献１】特開２００３−３１３２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
同じシリコン酸化膜でも、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜として用いる場合と、配線間の層間絶縁膜として用いる場合とでは、求められる膜密度、誘電率等が異なる。
【０００５】
そこで、本発明は、絶縁膜の形成時に、簡易な方法で絶縁膜の膜密度を制御することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、導電膜、半導体膜及び絶縁膜を有する半導体装置の製造方法において、前記絶縁膜を形成する工程は、ポリシランを含む液体材料を塗布する工程と、前記液体材料を塗布後、第１の熱処理を行う工程と、前記第１の熱処理の後、第２の熱処理を行う工程を備え、前記第１の熱処理は、窒素存在下で１００℃〜３００℃の温度で行うものである。
このように前記第１の熱処理における焼成条件を制御することにより、簡易な方法で絶縁膜の膜密度を制御することができる。
【０００７】
前記絶縁膜がゲート絶縁膜である場合には、前記第１の熱処理は、窒素存在下で１５０℃〜２５０℃の温度で行うことが望ましい。
【０００８】
また、前記第１の熱処理は、酸素濃度１ｐｐｍ以下で行うことが望ましい。
また、前記第１の熱処理は、１０分間〜６０分間の範囲で行うことが望ましい。
【０００９】
また、前記第２の熱処理は、大気中で、２００℃〜５００℃の温度で行うことが望ましい。
また、前記第２の熱処理は、１０分間〜６０分間の範囲で行うことが望ましい。
また、前記第１の熱処理によって形成された膜に含有される酸素とシリコンの比率が、膜厚方向に一定であることが好ましい。
【００１０】
本発明の半導体装置の製造方法は、電気光学装置や電子機器の製造方法に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、本発明の半導体装置を駆動回路等に適用した装置などをいう。また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。
実施の形態１．
図１は、ＴＦＴ（半導体装置）１００の構造を模式的に示す図である。図に示すように、基板１０１上に下地絶縁膜１０２が形成され、その上にシリコン層１０３が形成されている。シリコン層１０３は、不純物が高濃度にドーピングされたソース領域１０３Ｓ、ドレイン領域１０３Ｄ、及びそれらの間のチャネル領域１０３Ｃを有する。
このような基板１０１には、ガラス基板、石英基板、シリコン基板等を用いることができる。
シリコン層１０３の上にはゲート絶縁膜１０４が形成され、更にその上にゲート電極１０５が形成される。ゲート電極１０５の上には層間絶縁膜１０６が形成されている。
【００１２】
層間絶縁膜１０６及びその下のゲート絶縁膜１０４に形成された開口部を介して、透明導電膜からなる画素電極１０７がドレイン領域１０３Ｄに接続され、ソース線１０８がソース領域１０３Ｓに接続される。そして、最上層には保護膜（パッシベーション絶縁膜）１０９が形成されている。なお、下地絶縁膜１０２は基板１０１からの汚染を防ぎ、シリコン層１０３が形成される表面状態を整えることができるが、省略されることもある。また、保護膜１０９は、ＴＦＴの形態に応じて省略されることもある。
なお、ＴＦＴ１００の構造は図１に示したものに限られず、基板１０１上にゲート電極１０５が形成され、ゲート電極１０５上にゲート絶縁膜１０４が形成され、ゲート絶縁膜１０４上にシリコン層１０３が形成される、いわゆるボトムゲート型の構造であってもよい。
【００１３】
図２は、実施の形態１による、ＴＦＴ１００の製造方法を説明する図である。
まず、図２（Ａ）に示すように、基板１０１上にシリコン層１０３を形成する。シリコン層１０３の形成には、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、液相成長法、塗布法などの方法が用いられる。これらに、フォトリソグラフィ技術によるパターニングや、イオンドーピング法などの公知の技術を組み合わせて用いて形成することができる。なお、ここでは下地絶縁膜１０２は省略している。
【００１４】
次に、ゲート絶縁膜１０４の形成方法について説明する。
まず、図２（Ｂ）に示すように、シリコン層１０３の上にスピンコート法などを用いて高次シラン化合物を含有する液体材料を塗布する。
高次シラン化合物とは、一般式ＳｉｎＸｍ（ｍ＝ｎ、ｍ＝２ｎ−２、またはｍ＝２ｎ）で表されるモノマーであり、ｎが５以上の整数を表すものである。例えば、１個の環系を有するものとしてシクロペンタシラン、シリルシクロペンタシラン、シクロヘキサシラン、シリルシクロヘキサシラン、シクロヘプタシランが、具体的には２個の環系を有するものとして１、１’−ビスシクロブタシラン、１、１’−ビスシクロペンタシラン、１、１’−ビスシクロヘキサシラン、１、１’−ビスシクロヘプタシラン、１、１’−シクロブタシリルシクロペンタシラン、１、１’−シクロブタシリルシクロヘキサシラン、１、１’−シクロブタシリルシクロヘプタシラン、１、１’−シクロペンタシリルシクロヘキサシラン、１、１’−シクロペンタシリルシクロヘプタシラン、１、１’−シクロヘキサシリルシクロヘプタシラン、スピロ［２、２］ペンタシラン、スピロ［３、３］ヘプタタシラン、スピロ［４、４］ノナシラン、スピロ［４、５］デカシラン、スピロ［４、６］ウンデカシラン、スピロ［５、５］ウンデカシラン、スピロ［５、６］ドデカシラン、スピロ［６、６］トリデカシランが挙げられる。
【００１５】
高次シラン化合物を含有する液体材料とは、液体状の高次シラン化合物そのものである溶液のほか、高次シラン化合物を溶媒に溶解した溶液を含む。この溶媒とは、本発明で使用する溶媒としては、ケイ素化合物を溶解し溶媒と反応しないものであれば特に限定されないが、具体例として、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒の他、ジプロピルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系溶、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、アセトニトリル、ジメチルスルホキシド、クロロホルムなどの極性溶媒を挙げることができる。このうち、紫外線で分解されないものが好ましい。
ここでは、高次シラン化合物の溶液に紫外線を照射することによって、モノマーの分子量が増加してポリマー（ポリシラン）が生成される。このポリシランを含む溶液を塗布し、塗布膜１０４ａを形成する。
【００１６】
次に、第１の焼成（第１の熱処理）を行う。第１の焼成は、酸素濃度１ｐｐｍ以下の窒素存在下で、温度２５０℃で６０分焼成することにより行う。第１の焼成の条件は、温度の範囲は１５０℃〜２５０℃、時間は１０分間〜６０分間とすることが望ましい。第１の焼成により、溶液中に残っていたモノマーが蒸発し、図２（Ｃ）に示すように、ポリシラン膜１０４ｂが形成される。
【００１７】
第１の焼成を行うことにより、シリコンの３次元ネットワークが形成される。焼成温度によって、シリコンの３次元ネットワークの密度が決定される。焼成温度を高くすると、形成されるシリコンの３次元ネットワークの密度が高くなる。
【００１８】
次に、第２の焼成（第２の熱処理）を行う。第２の焼成は、大気中で、温度４５０℃で３０分焼成することにより行う。第２の焼成の条件は、温度の範囲は２００℃〜５００℃、時間は１０分間〜６０分間とすることが望ましい。第２の焼成により、図２（Ｄ）に示すように、ポリシラン膜１０４ｂが酸化シリコン膜（ＳｉＯ２膜）となり、ゲート絶縁膜１０４が形成される。
【００１９】
ここで、第１の焼成においてシリコンの３次元ネットワークの密度が高く形成されているほど、密度の高い膜（誘電率の高い膜）を形成することができる。ＴＦＴ１００のゲート絶縁膜１０４に対しては高い耐圧性が要求されるため、密度の高い膜を形成する必要がある。そこで、第１の焼成では、１５０℃〜２５０℃の高めの温度で焼成する。
【００２０】
図３は、第１の焼成における焼成温度とリーク電流の関係を示す図である。図中のグラフは、ポリシランを含む液体材料を用いて膜厚１００ｎｍに形成した絶縁膜のリーク電流を水銀プローブ法により測定した結果を示している。図中、破線で示すグラフは、１００℃で３０分間焼成した場合の結果、実線で示すグラフは２００℃で３０分間焼成した場合の結果である。それぞれの条件について３つの実験データを示している。
【００２１】
図３に示すように、１００℃で焼成したものの方が、２００℃で焼成したものに比べリーク電流が大きく耐圧性が高い。このことから、ゲート絶縁膜のように高い耐圧性が要求される絶縁膜を形成する場合には、２００℃以上の温度で第１の焼成を行うことが望ましい。
【００２２】
また、図４（Ａ）〜図４（Ｄ）は、第１の焼成の条件と、形成される絶縁膜の組成の関係を示す図である。図中のグラフは、ガラス基板上に絶縁膜を形成し、膜厚方向に沿ったシリコン（Ｓｉ）と酸素（Ｏ）の含有量の比をＸ線光電子分光分析法により測定した結果を示したものである。図４（Ａ）は、第１の焼成を２００℃、３０分の条件で行った場合、図４（Ｂ）は、第１の焼成を３００℃、１０分の条件で行った場合、図４（Ｃ）は、第１の焼成を３００℃、３０分の条件で行った場合、図４（Ｄ）は、第１の焼成を３５０℃、１０分の条件で行った場合の結果を示している。第２の焼成は、すべて酸素雰囲気下で４５０℃、６０分の条件で行っている。なお、深さ（Ｄｅｐｔｈ）０（ｎｍ）が絶縁膜の表面であり、膜厚方向に沿って数値が大きくなっている。また、図４（Ｂ）〜図４（Ｄ）に示すグラフでは、図中のＸ点より左側が形成された絶縁膜の層であり、Ｘ点より右側がガラス基板の層である。
【００２３】
図４（Ａ）〜図４（Ｄ）を比較すると、図４（Ａ）に示すグラフでは、膜厚方向全体にわたってシリコンと酸素の比が約１：２になっており、ＳｉＯ２が均一に形成されていることが分かる。一方、図４（Ｂ）〜図４（Ｄ）に示すグラフでは、表面付近ではシリコンと酸素の比が約１：２になっているが、深くなるに従って酸素の比率が下がってくるのが分かる。このように、第１の焼成が過剰になると、ポリシラン膜１０４ｂが完全にシリコンになってしまい、第２の焼成でＳｉＯ２膜が形成されにくくなる。そのため、酸素の組成比率が低くなる。
【００２４】
次に、フォトリソグラフィ技術によるパターニング等によりゲート電極１０５を形成した後、層間絶縁膜１０６を形成する。層間絶縁膜１０６もゲート絶縁膜１０４と同様に、高次シラン化合物を含有する液体材料を用いて形成することができる。層間絶縁膜１０６の場合には、ゲート絶縁膜１０４と違い低い誘電率が要求されるため、第１の焼成の温度を１００℃〜２００℃の比較的低い温度とする。この条件では、第１の焼成によるシリコンの３次元ネットワークの形成が不十分なので、膜密度の低い（誘電率の低い）膜を形成することができる。なお、第２の焼成の条件は、ゲート絶縁膜１０４と同様とすることができる。
【００２５】
画素電極１０７、ソース線１０８、及び保護膜１０９は、フォトリソグラフィ技術によるパターニング等の公知技術によって形成することができる。
【００２６】
以上のように、実施の形態１によれば、ＴＦＴ１００の絶縁膜を、高次シラン化合物を含有する液体材料を塗布する工程と、酸素濃度１ｐｐｍ以下の窒素存在下で行う第１の焼成工程と、酸素存在下で行う第２の焼成工程によって形成し、さらに、第１の焼成の温度を調節することで、誘電率の異なる絶縁膜を形成することができる。
【００２７】
電気光学装置
図５は、本発明による電気光学装置の例である有機ＥＬ装置１０の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ１００（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
【００２８】
電子機器
図６は、本発明による電子機器の例を示した図である。
図６（Ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００２９】
図６（Ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。
【００３０】
図６（Ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３１】
図６（Ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。
【００３２】
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。
【図面の簡単な説明】
【００３３】
【図１】図１は、ＴＦＴの構造を模式的に示す図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明の実施の形態１による、ＴＦＴの製造方法を説明する図である。
【図３】図３は、第１の焼成における焼成温度とリーク電流の関係を示す図である。
【図４】図４（Ａ）〜図４（Ｄ）は、第１の焼成の条件と、形成される絶縁膜の組成の関係を示す図である。
【図５】本発明による電気光学装置の例である有機ＥＬ装置の回路図である。
【図６】本発明による電子機器の例を示した図である。
【符号の説明】
【００３４】
１００  ＴＦＴ、１０１  基板、１０２  下地絶縁膜、１０３  シリコン層、１０３Ｓ  ソース領域、１０３Ｄ  ドレイン領域、１０３Ｃ  チャネル領域、１０４  ゲート絶縁膜、１０４ａ  塗布膜、１０４ｂ  ポリシラン膜、１０５  ゲート電極、１０６  層間絶縁膜、１０７  画素電極、１０８  ソース線、１０９  保護膜
【図１】
2007250954.tif 000003
【図２】
2007250954.tif 000004
【図３】
2007250954.tif 000005
【図４】
2007250954.tif 000006
【図５】
2007250954.tif 000007
【図６】
2007250954.tif 000008