(57)【要約】【課題】  スイッチング開始時に突入電流による連続モードへの移行を抑制し、かつ、迅速に通常の動作状態に到達できるスイッチング回路およびそれを備えたスイッチング電源装置を提供する。【解決手段】  制限部１０は、出力開始指令が与えられると、所定の期間だけ演算増幅器ＯＰ１から受けた制御指令に代えて、制限電圧Ｖｌｉｍを演算増幅器ＯＰ２へ出力する。すると、演算増幅器ＯＰ２は、演算増幅器ＯＰ１から出力される制御指令にかかわらず、制限電圧Ｖｌｉｍに応じた一定のデューティー比をもつパルス信号を出力する。その結果、インダクタンス素子Ｌ１における過大なエネルギーの蓄積が抑制され、「連続モード」への移行を防止できる。【選択図】        図１
2007028732.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給されるエネルギーを蓄積するインダクタンス素子と、
前記電源から前記インダクタンス素子へのエネルギー供給回路を断続し、前記インダクタンス素子におけるエネルギーの蓄積と放出とを繰返させるスイッチング部と、
前記インダクタンス素子から放出されるエネルギーに応じた電圧を出力するキャパシタと、
前記キャパシタから出力される電圧値を帰還させ、設定値と一致するように指令を与える帰還部と、
前記帰還部から指令を受けて、前記スイッチング部へ断続指令を与える断続指令生成部と、
前記スイッチング部が前記エネルギー供給回路の断続を開始するときに、前記インダクタンス素子におけるエネルギー蓄積期間の比率を所定の値に制限する制限部とを備える、スイッチング回路。
【請求項２】
前記制限部は、外部から出力開始指令を受けた後の一定期間において、前記帰還部から出力される指令に代えて所定の制限値を前記断続指令生成部へ与える、請求項１に記載のスイッチング回路。
【請求項３】
前記制限部は、前記キャパシタから出力される電圧値が所定の値以下となる期間において、前記帰還部からの指令に代えて所定の制限値を前記断続指令生成部へ与える、請求項１に記載のスイッチング回路。
【請求項４】
請求項１〜３のいずれか１項に記載のスイッチング回路は、正電圧の電源を受けて、より高い電圧を出力する、昇圧型のスイッチング回路である。
【請求項５】
請求項１〜３のいずれか１項に記載のスイッチング回路は、正電圧の電源を受けて、負電圧を出力する、負昇圧型のスイッチング回路である。
【請求項６】
電源と接地電位との間に接続されるインダクタンス素子およびスイッチング素子の直列回路と、
前記直列回路における前記インダクタンス素子と前記スイッチング素子との接続点にその一端が接続される整流素子と、
前記整流素子の他端と前記接地電位との間に接続され、昇圧電圧を出力するキャパシタと、
前記スイッチング素子を駆動し、前記インダクタンス素子に流れる電流を制御して所定の昇圧電圧を負荷へ出力する駆動回路と、
昇圧動作を開始するときに、前記インダクタンス素子に電流が流れる期間の比率を所定の値に制限する制限部とを備える、スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チョッパ型のスイッチング回路およびそれを備えたスイッチング電源装置に関し、特に起動時の突入電流を抑制するチョッパ型のスイッチング回路およびそれを備えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
携帯電話機などの電子機器においては、内部の集積回路や表示用のバックライトなどを駆動するために必要な電圧は、電源である乾電池や二次電池（リチウム・イオン電池、ニッケル水素電池など）の出力電圧に比較して高い場合が多い。そこで、トランジスタなどのスイッチング素子を用いて、インダクタンス素子に蓄積した電気エネルギーをキャパシタへ転送することにより、出力電圧を高めるチョッパ型のスイッチング回路が用いられる。
【０００３】
チョッパ型のスイッチング回路では、オン期間中に電源側から供給されるエネルギーがインダクタンス素子に蓄積され、オフ時間中にその蓄積されたエネルギーが整流ダイオードを介してキャパシタへ転送される。この過程が繰返されることで、キャパシタに蓄積されるエネルギーが増大し、入力電圧に比較して出力電圧を高めることができる。
【０００４】
このようなチョッパ型のスイッチング回路では、オン期間の長さに応じて、インダクタンス素子に蓄積されるエネルギーの量は変化する。すなわち、オン期間が長いほど多くのエネルギーが蓄積されることになる。そのため、１周期内に占めるオン期間の比率は、デューティー比と称され、このデューティー比により昇圧動作の程度が示される。
【０００５】
昇圧比に対してデューティー比が高い場合には、蓄積されたエネルギーの転送が完了する前に、新たなエネルギーが蓄積され、インダクタンス素子を連続的に電流が流れる「連続モード」へ移行してしまう。直流に対するインダクタンス素子のインピーダンスは、その導体の抵抗成分しか生じないので、電源側からインダクタンス素子に対して突入電流が生じる。そのため、インダクタンス素子に過大なエネルギーが蓄積され、その結果、インダクタンス素子やスイッチング素子が破損するおそれがある。
【０００６】
そこで、スイッチングの開始時にインダクタンス素子に流れる電流を抑制する、いわゆるソフトスタートが行なわれる。たとえば、特許文献１には、スイッチングの開始時においてデューティー比を徐々に大きくするソフトスタート回路が開示されている。
【特許文献１】特開平５−８３９３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、デューティー比を徐々に大きくするソフトスタートでは、昇圧比に応じてその起動時間を設定する必要があった。また、一般的にその起動時間は長く、通常の出力状態となるまでに長時間を要するといった問題点があった。
【０００８】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、スイッチング開始時に突入電流による連続モードへの移行を抑制し、かつ、迅速に通常の動作状態に到達できるスイッチング回路およびそれを備えたスイッチング電源装置を提供することである。
【課題を解決するための手段】
【０００９】
この発明によれば、電源から供給されるエネルギーを蓄積するインダクタンス素子と、インダクタンス素子電源からインダクタンス素子インダクタンス素子へのエネルギー供給回路を断続し、インダクタンス素子インダクタンス素子におけるエネルギーの蓄積と放出とを繰返させるスイッチング部と、インダクタンス素子インダクタンス素子から放出されるエネルギーに応じた電圧を出力するキャパシタと、インダクタンス素子キャパシタから出力される電圧値を帰還させ、設定値と一致するように指令を与える帰還部と、インダクタンス素子帰還部から指令を受けて、インダクタンス素子スイッチング部へ断続指令を与える断続指令生成部と、インダクタンス素子スイッチング部がインダクタンス素子エネルギー供給回路の断続を開始するときに、インダクタンス素子インダクタンス素子におけるエネルギー蓄積期間の比率を所定の値に制限する制限部とを備えるスイッチング回路である。
【００１０】
好ましくは、制限部は、外部から出力開始指令を受けた後の一定期間において、帰還部から出力される指令に代えて所定の制限値を断続指令生成部へ与える。
【００１１】
好ましくは、制限部は、キャパシタから出力される電圧値が所定の値以下となる期間において、帰還部からの指令に代えて所定の制限値を断続指令生成部へ与える。
【００１２】
好ましくは、上述のスイッチング回路は、正電圧の電源を受けて、より高い電圧を出力する、昇圧型のスイッチング回路である。
【００１３】
好ましくは、上述のスイッチング回路は、正電圧の電源を受けて、負電圧を出力する、負昇圧型のスイッチング回路である。
【００１４】
また、この発明によれば、電源と接地電位との間に接続されるインダクタンス素子およびスイッチング素子の直列回路と、直列回路におけるインダクタンス素子とスイッチング素子との接続点にその一端が接続される整流素子と、整流素子の他端と接地電位との間に接続され、昇圧電圧を出力するキャパシタと、スイッチング素子を駆動し、インダクタンス素子に流れる電流を制御して所定の昇圧電圧を負荷へ出力する駆動回路と、昇圧動作を開始するときに、インダクタンス素子に電流が流れる期間の比率を所定の値に制限する制限部とを備えるスイッチング電源装置である。
【発明の効果】
【００１５】
この発明によれば、スイッチング部がエネルギー供給回路の断続を開始すると、制限部がインダクタンス素子に対するエネルギー蓄積期間の比率を所定の値に制限する。そのため、スイッチング開始時におけるインダクタンス素子への突入電流を抑制できるので、連続モードへの移行を防止し、かつ、迅速に通常の動作状態に到達できるスイッチング回路およびそれを備えたスイッチング電源装置を実現できる。
【発明を実施するための最良の形態】
【００１６】
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
【００１７】
［実施の形態１］
図１は、実施の形態１に従うスイッチング電源回路１０１の概略構成図である。
【００１８】
図１を参照して、スイッチング電源回路１０１は、電源ノード２から受けた正電圧をより高い電圧に変換して出力する昇圧型の直流チョッパ回路である。そして、スイッチング電源回路１０１は、インダクタンス素子Ｌ１と、トランジスタＱ１と、ダイオードＤ１と、キャパシタＣ１と、分圧抵抗Ｒ１，Ｒ２と、演算増幅器ＯＰ１，ＯＰ２と、発振器（ＯＳＣ）４と、制限部１０とからなる。
【００１９】
なお、スイッチング電源回路１０１において、インダクタンス素子Ｌ１およびキャパシタンスＣ１を除く部分を１つの集積回路装置として構成することもできる。
【００２０】
インダクタンス素子Ｌ１の一端は、電源ノード２と接続され、電流が通過することにより電磁エネルギーを自己に蓄える。
【００２１】
トランジスタＱ１は、ＮＭＯＳトランジスタなどからなり、スイッチング部として機能する。そして、トランジスタＱ１は、インダクタンス素子Ｌ１の他端と基準電位との間に接続され、演算増幅器ＯＰ２からの信号に応じて、電源ノード２からインダクタンス素子Ｌ１を介して接地電位へ流れる電流を断続する。
【００２２】
ダイオードＤ１は、インダクタンス素子Ｌ１およびトランジスタＱ１の接続点と、キャパシタＣ１との間に介挿され、いわゆる整流ダイオードとして機能する。すなわち、ダイオードＤ１は、インダクタンス素子Ｌ１側からキャパシタＣ１側へのみ電流を通過させ、その逆方向の電流を遮断する。
【００２３】
キャパシタＣ１は、出力端子と基準電位との間に介挿され、電源ノード２からインダクタンス素子Ｌ１およびダイオードＤ１を介して供給される電力を蓄えるとともに、外部の負荷へその電力を出力する。
【００２４】
分圧抵抗Ｒ１およびＲ２は、出力端子と接地電位との間に直列に介挿され、出力電圧をその抵抗値に応じた比に分圧し、演算増幅器ＯＰ１へ出力する。なお、演算増幅器ＯＰ１へ与えられる帰還電圧Ｖｆｂは、出力電圧Ｖｏｕｔ×Ｒ２／（Ｒ１＋Ｒ２）となる。なお、出力電圧Ｖｏｕｔを演算増幅器ＯＰ１へ直接与えることができる場合には、分圧抵抗Ｒ１およびＲ２を省略してもよい。
【００２５】
演算増幅器ＯＰ１は、帰還部として機能し、帰還電圧Ｖｆｂと設定電圧Ｖｒｅｆとの偏差を演算し、その偏差がゼロになるように、すなわち出力電圧Ｖｏｕｔが設定電圧Ｖｒｅｆに応じた値と一致するように制御指令を出力する。
【００２６】
発振器４は、外部から出力開始指令を受けると、所定の周波数をもつ基準波（三角波または鋸波）を発生し、演算増幅器ＯＰ２へ出力する。
【００２７】
演算増幅器ＯＰ２は、断続指令生成部として機能し、発振器４から受けた基準波と演算増幅器ＯＰ１から受けた制御指令とを比較し、所定のデューティー比をもつ断続指令（パルス信号）を生成し、トランジスタＱ１へ出力する。
【００２８】
制限部１０は、外部から出力開始指令を受けた後、所定の期間だけ、演算増幅器ＯＰ１から出力される制御指令を一定電圧にクランプし、その信号電圧を演算増幅器ＯＰ２へ出力する。そして、制限部１０は、タイマ６と、スイッチ部８とからなる。
【００２９】
タイマ６は、出力開始指令を受けると、所定の期間だけ、オン信号を出力する。
スイッチ部８は、演算増幅器ＯＰ１の出力部と、演算増幅器ＯＰ２の入力部との間に接続され、タイマ６からオン信号を受けると、回路を閉路し、制限電圧Ｖｌｉｍを与える。
【００３０】
以下、スイッチング電源回路１０１の動作について説明する。
トランジスタＱ１は、演算増幅器ＯＰ２から出力されるパルス信号を受けて回路を断続する。
【００３１】
トランジスタＱ１がオンとなる期間においては、電源ノード２から供給される電流には、トランジスタＱ１を介して基準電位へ流入する経路と、ダイオードＤ１を介して負荷側へ供給される経路とが存在する。ここで、電流がインダクタンス素子Ｌ１を通過することで、インダクタンス素子Ｌ１に電流に応じた電磁エネルギーが蓄積される。よって、トランジスタＱ１がオンとなる期間は、インダクタンス素子Ｌ１におけるエネルギーの蓄積期間である。また、電源ノード２からインダクタンス素子Ｌ１およびトランジスタＱ１を介して基準電位へ流れる経路は、インダクタンス素子Ｌ１に対するエネルギー供給回路である。
【００３２】
次に、トランジスタＱ１がオフとなる期間においては、電源ノード２から供給される電流は、すべてダイオードＤ１を介して負荷側へ供給される。ところで、インダクタンス素子Ｌ１に蓄積された電磁エネルギーが減少するため、インダクタンス素子Ｌ１を流れる電流も減少する。そして、その電磁エネルギーの減少分が、負荷側へ放出される。よって、トランジスタＱ１がオフとなる期間は、インダクタンス素子Ｌ１におけるエネルギーの放出期間である。
【００３３】
このように、トランジスタＱ１がオンオフを繰返すことにより、インダクタンス素子Ｌ１におけるエネルギーの蓄積と放出とが繰返され、インダクタンス素子Ｌ１から負荷側へエネルギーが転送される。さらに、キャパシタＣ１は、その転送されたエネルギーを蓄積し、電源ノード２からの入力電圧に重畳して外部へ出力する。
【００３４】
したがって、電源ノード２の入力電圧Ｖｉｎに対する出力電圧Ｖｏｕｔの比（昇圧比）は、インダクタンス素子Ｌ１のエネルギー蓄積期間とエネルギー放出期間、すなわちトランジスタＱ１のオン期間の比率（デューティー比）に応じて決まる。
【００３５】
そこで、断続指令生成部である演算増幅器ＯＰ２は、演算増幅器ＯＰ１から受けた制御指令に応じてパルス信号のデューティー比を変化させ、たとえば、出力電圧Ｖｏｕｔが設定電圧Ｖｒｅｆに応じた値より低い場合には、演算増幅器ＯＰ２はデューティー比を大きくする。
【００３６】
ところで、出力開始指令を受けて、トランジスタＱ１がスイッチング動作を開始した直後において、出力電圧Ｖｏｕｔは、入力電圧ＶｉｎからダイオードＤ１による電圧降下分を除いた電圧となる。そのため、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎとほぼ等しく、帰還電圧Ｖｆｂと設定電圧Ｖｒｅｆとの偏差が大きくなる。そのため、演算増幅器ＯＰ２から出力されるパルス信号のデューティー比も大きくなる。
【００３７】
また、直流に対するインダクタンス素子のインピーダンスは、その導体の抵抗成分しか生じないので、トランジスタＱ１がスイッチングを開始した直後には、電源ノード２からインダクタンス素子Ｌ１に対して突入電流が生じる。そのため、インダクタンス素子Ｌ１は、過大なエネルギーを蓄積する。
【００３８】
このように、インダクタンス素子Ｌ１に過大なエネルギーが蓄積された状態で、デューティー比が高い場合には、その蓄積されたエネルギーのすべてが放出される前に、新たなエネルギーが蓄積されてしまう。その結果、インダクタンス素子を連続的に電流が流れる「連続モード」へ移行するおそれがある。
【００３９】
そこで、制限部１０は、出力開始指令が与えられると、所定の期間だけ演算増幅器ＯＰ１から受けた制御指令に代えて、制限電圧Ｖｌｉｍを演算増幅器ＯＰ２へ出力する。すると、演算増幅器ＯＰ２は、演算増幅器ＯＰ１から出力される制御指令にかかわらず、制限電圧Ｖｌｉｍに応じた一定のデューティー比をもつパルス信号を出力する。その結果、インダクタンス素子Ｌ１における過大なエネルギーの蓄積が抑制され、「連続モード」への移行を防止できる。
【００４０】
図２は、出力開始指令を受けた直後におけるスイッチング電源回路１０１の各部の時間波形を示す図である。
【００４１】
図２（ａ）は、制御部１０が機能する場合における出力電圧Ｖｏｕｔである。
図２（ｂ）は、演算増幅器ＯＰ２へ入力される信号である。
【００４２】
図２（ｃ）は、制限部１０が機能しない場合における演算増幅器ＯＰ２から出力されるパルス信号である。
【００４３】
図２（ｄ）は、制限部１０が機能しない場合におけるインダクタンス素子電流ＩＬである。
【００４４】
図２（ｅ）は、制限部１０が機能する場合における演算増幅器ＯＰ２から出力されるパルス信号である。
【００４５】
図２（ｆ）は、制限部１０が機能する場合におけるインダクタンス素子電流ＩＬである。
【００４６】
図２（ａ）を参照して、スイッチング電源回路１０１は、出力開始指令を受けると、トランジスタＱ１のスイッチング動作を開始し、徐々に出力電圧Ｖｏｕｔを上昇させる。
【００４７】
図２（ｂ）を参照して、出力開始指令を受けた直後においては、帰還電圧Ｖｆｂと設定電圧Ｖｒｅｆとの偏差が大きく、演算増幅器ＯＰ１から出力される制御指令は大きい。その後、出力電圧Ｖｏｕｔの上昇に伴い、演算増幅器ＯＰ１から出力される制御指令は減少していく。
【００４８】
図２（ｂ）および図２（ｃ）を参照して、演算増幅器ＯＰ２は、演算増幅器ＯＰ１から出力される制御指令と、発振器４から出力される基準波（鋸波）とを比較し、制御指令が高い期間においてオンとなるようなパルス信号を生成する。そのため、制限部１０が機能しない場合には、出力開始指令を受けた直後において、デューティー比が大きくなる。
【００４９】
図２（ｄ）を参照して、トランジスタＱ１は、デューティー比が大きいパルス信号が与えられるため、オン期間が長くなり、出力開始信号を受けた直後からインダクタンス素子電流ＩＬは急激に増加する。パルス信号のオフ期間において、インダクタンス素子電流ＩＬは一旦減少するが、完全にゼロとなるまでに次のオン期間が生じる。よって、インダクタンス素子電流ＩＬは、さらに増加を続け、最終的には「連続モード」へ移行してしまう。
【００５０】
再度、図２（ｂ）を参照して、制限部１０は、出力開始指令を受けると、所定の期間（Ｔ１）において、演算増幅器ＯＰ１の制御指令に代えて、制限電圧Ｖｌｉｍを演算増幅器ＯＰ２へ出力する。
【００５１】
図２（ｂ）および図２（ｅ）を参照して、演算増幅器ＯＰ２は、制限部１０から出力される制限電圧Ｖｌｉｍと、発振器４から出力される基準波とを比較してパルス信号を生成する。そのため、演算増幅器ＯＰ２が出力するパルス信号のデューティー比は、制限電圧Ｖｌｉｍに応じた一定値となる。
【００５２】
図２（ｆ）を参照して、トランジスタＱ１は、制限電圧Ｖｌｉｍに応じた一定のデューティー比をもつパルス信号が与えられるため、オン期間におけるインダクタンス素子電流ＩＬの増加が抑制され、また、オフ期間におけるインダクタンス素子電流ＩＬはほぼゼロとなる。
【００５３】
したがって、「連続モード」に移行することなく、出力電圧Ｖｏｕｔは徐々に上昇する。また、デューティー比が一定に維持されるので、インダクタンス素子Ｌ１からキャパシタＣ１へ一定のエネルギーの転送が継続される。よって、出力電圧Ｖｏｕｔは、一定の比率をもって上昇できる。よって、「連続モード」に移行することなく、出力電圧Ｖｏｕｔを迅速に上昇させることができる。
【００５４】
なお、制限電圧Ｖｌｉｍは、昇圧比に応じて、最適な値が決定される。
この発明の実施の形態１によれば、出力開始指令を受けて、トランジスタがインダクタンス素子のエネルギー供給回路の断続を開始すると、制限部が所定の期間にわたって、デューティー比を一定値に制限する。そのため、インダクタンス素子におけるエネルギー蓄積期間の比率が所定の値に制限され、スイッチング開始時のインダクタンス素子への突入電流を抑制できる。また、インダクタンス素子から一定のエネルギーが放出されるので、出力電圧が一定の比率で上昇する。よって、連続モードへの移行を防止し、かつ、迅速に通常の動作状態に到達できるスイッチング電源回路およびそれを備えたスイッチング電源装置を実現できる。
【００５５】
［実施の形態２］
図３は、この発明の実施の形態２に従うスイッチング電源回路１０２の概略構成図である。
【００５６】
図３を参照して、スイッチング電源回路１０２は、実施の形態１に従うスイッチング電源回路１０１において、制限部１０を制限部２０に代えたものである。
【００５７】
制限部２０は、帰還電圧Ｖｆｂを制限設定電圧Ｖｌｉｍ＿ｒｅｆと比較し、帰還電圧Ｖｆｂが制限設定電圧Ｖｌｉｍ＿ｒｅｆ以下となる期間において、演算増幅器ＯＰ１から出力される制御指令に代えて、制限電圧Ｖｌｉｍを演算増幅器ＯＰ２へ出力する。そして、制限部２０は、演算増幅器ＯＰ３と、トランジスタＱ２とからなる。
【００５８】
演算増幅器ＯＰ３は、帰還電圧Ｖｆｂを受け、制限設定電圧Ｖｌｉｍ＿ｒｅｆと比較する。そして、演算増幅器ＯＰ３は、帰還電圧Ｖｆｂが制限設定電圧Ｖｌｉｍ＿ｒｅｆ以下である期間だけオン信号を出力する。
【００５９】
トランジスタＱ２は、演算増幅器ＯＰ１の出力部と、演算増幅器ＯＰ２の入力部との間に接続され、演算増幅器ＯＰ３からオン信号を受けると活性化して制限電圧Ｖｌｉｍを与える。
【００６０】
その他については、実施の形態１と同様であるので、詳細な説明は繰返さない。
図４は、出力開始指令を受けた直後におけるスイッチング電源回路１０２の各部の時間波形を示す図である。
【００６１】
図４（ａ）は、帰還電圧Ｖｆｂである。
図４（ｂ）は、演算増幅器ＯＰ２へ入力される信号である。
【００６２】
図４（ｃ）は、制限部２０が機能しない場合における演算増幅器ＯＰ２から出力されるパルス信号である。
【００６３】
図４（ｄ）は、制限部２０が機能する場合における演算増幅器ＯＰ２から出力されるパルス信号である。
【００６４】
図４（ｅ）は、制限部２０が機能する場合におけるインダクタンス素子電流ＩＬである。
【００６５】
図４（ａ）を参照して、出力電圧Ｖｏｕｔの上昇に比例して、帰還電圧Ｖｆｂも上昇する。
【００６６】
図４（ｂ）および図４（ｃ）を参照して、演算増幅器ＯＰ２は、演算増幅器ＯＰ１から出力される制御指令と、発振器４から出力される基準波（鋸波）とを比較し、制御指令が高い期間においてオンとなるようなパルス信号を生成する。そのため、制限部２０が機能しない場合には、出力開始指令を受けた直後においては、デューティー比が大きくなる。
【００６７】
図４（ｂ）および図４（ｄ）を参照して、制限部２０は、帰還電圧Ｖｆｂが制限設定電圧Ｖｌｉｍ＿ｒｅｆ以下である期間において、制限電圧Ｖｌｉｍを演算増幅器ＯＰ２へ出力する。そのため、出力開始指令を受けた直後の出力電圧Ｖｏｕｔが低い期間（制限期間）においては、演算増幅器ＯＰ２は、制限部２０から出力される制限電圧Ｖｌｉｍと、発振器４から出力される基準波とを比較してパルス信号を生成する。よって、演算増幅器ＯＰ２が出力するパルス信号のデューティー比は、制限電圧Ｖｌｉｍに応じた一定値となる。
【００６８】
その後、出力電圧が上昇し、帰還電圧Ｖｆｂが制限設定電圧Ｖｌｉｍ＿ｒｅｆを超過すると、演算増幅器ＯＰ３は、トランジスタＱ２をオフにして、制限電圧Ｖｌｉｍの出力を中止する。すると、演算増幅器ＯＰ２は、本体の帰還電圧Ｖｆｂに基づいて、パルス信号を生成する。
【００６９】
図４（ｅ）を参照して、制限期間中においては、制限電圧Ｖｌｉｍに応じた一定のデューティー比をもつパルス信号がトランジスタＱ１へ与えられるため、オン期間におけるインダクタンス素子電流ＩＬの増加が抑制され、また、オフ期間におけるインダクタンス素子電流ＩＬはゼロまで減少する。
【００７０】
したがって、「連続モード」に移行することなく、出力電圧Ｖｏｕｔを迅速に上昇させることができる。
【００７１】
この発明の実施の形態２によれば、帰還電圧、すなわち出力電圧が所定の制限設定電圧以下である期間において、制限部がデューティー比を一定値に制限する。そのため、インダクタンス素子におけるエネルギー蓄積期間の比率が所定の値に制限され、出力開始指令を受けた直後などの出力電圧が低い状態におけるインダクタンス素子への突入電流を抑制できる。また、出力先が軽負荷であった場合などにおいて、出力電圧が短時間で上昇した場合でも、制限部は、デューティー比の制限を解除する。そのため、デューティー比を過剰に制限することがない。よって、連続モードへの移行を防止し、かつ、迅速に通常の動作状態に到達できるスイッチング電源回路およびそれを備えたスイッチング電源装置を実現できる。
【００７２】
［その他の実施例］
図５は、その他の実施例に従うスイッチング電源回路１０３の概略構成図である。
【００７３】
図５を参照して、スイッチング電源回路１０３は、電源ノード２から受けた正電圧を負電圧に変換して出力する負昇圧型の直流チョッパ回路である。そして、スイッチング電源回路１０３は、実施の形態１に従うスイッチング電源回路１０１において、トランジスタＱ１をトランジスタＱ３に代え、かつ、インダクタンス素子Ｌ１の接続位置を変え、ダイオードＤ１の接続方向を変えたものである。
【００７４】
インダクタンス素子Ｌ１の一端は、基準電位と接続される。
トランジスタＱ３は、ＰＭＯＳトランジスタなどからなり、スイッチング部として機能する。そして、トランジスタＱ３は、電源ノード２と基準電位との間にインダクタンス素子Ｌ１と直列に接続され、演算増幅器ＯＰ２から信号に応じて、電源ノード２からインダクタンス素子Ｌ１を介して接地電位へ流れる電流を断続する。
【００７５】
ダイオードＤ１は、インダクタンス素子Ｌ１およびトランジスタＱ１の接続点と、キャパシタＣ１との間に介挿され、いわゆる整流ダイオードとして機能する。すなわち、ダイオードＤ１は、キャパシタＣ１側からインダクタンス素子Ｌ１側へのみ電流を通過させ、その逆方向の電流の流れを遮断する。
【００７６】
その他については、実施の形態１と同様であるので、詳細な説明は繰返さない。
スイッチング電源回路１０３は、実施の形態１に従うスイッチング電源回路１０１と同様に、トランジスタＱ３が基準電位からインダクタンス素子Ｌ１を介して電源ノードに至るエネルギー供給回路を断続することにより、インダクタンス素子Ｌ１におけるエネルギーの蓄積および放出が繰返されて負昇圧動作が行なわれる。
【００７７】
さらに、帰還部である演算増幅器ＯＰ１および断続指令生成部である演算増幅器ＯＰ２は、実施の形態１と同様に構成されるので、制限部１０を同様の個所に配置し、出力開始指令を受けた直後のデューティー比を抑制することができる。
【００７８】
図６は、その他の実施例に従うスイッチング電源回路１０４の概略構成図である。
図６を参照して、スイッチング電源回路１０４は、実施の形態２に従うスイッチング電源回路１０２を負昇圧型の直流チョッパ回路に適用したものである。上述の図５に示すスイッチング電源回路１０３と同様に、電源ノード２から受けた正電圧を負電圧に変換して出力する。
【００７９】
また、帰還部である演算増幅器ＯＰ１および断続指令生成部である演算増幅器ＯＰ２は、実施の形態２と同様に構成されるので、制限部２０を同様の個所に配置し、出力開始指令を受けた直後のデューティー比を抑制することができる。
【００８０】
その他については、上述したので詳細な説明は繰返さない。
なお、実施の形態１および２においては、演算増幅器ＯＰ１からの制御指令に代えて、所定の制限電圧を与える構成について説明したが、この構成に限られることはない。たとえば、演算増幅器ＯＰ２のパルス信号に代えて、所定のデューティー比をもつパルス信号を直接トランジスタＱ１へ与える構成としてもよい。
【００８１】
また、制限電圧をＶｌｉｍとして表現したが、Ｄｉ（デジタル信号入力部）などを用いたクランプ回路や、演算増幅器ＯＰ１の出力よりもインピーダンスの低い抵抗をつなぐように構成してもよい。さらに、図１に示すスイッチング電源回路１０１および図５に示すスイッチング電源回路１０３において、制限電圧Ｖｌｉｍを印加する場合には、演算増幅器ＯＰ１の動作を停止するようにしてもよい。
【００８２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８３】
【図１】実施の形態１に従うスイッチング電源回路１０１の概略構成図である。
【図２】出力開始指令を受けた直後におけるスイッチング電源回路１０１の各部の時間波形を示す図である。
【図３】この発明の実施の形態２に従うスイッチング電源回路１０２の概略構成図である。
【図４】出力開始指令を受けた直後におけるスイッチング電源回路１０２の各部の時間波形を示す図である。
【図５】その他の実施例に従うスイッチング電源回路１０３の概略構成図である。
【図６】その他の実施例に従うスイッチング電源回路１０４の概略構成図である。
【符号の説明】
【００８４】
２  電源ノード、４  発振器、６  タイマ、８  スイッチ部、１０，２０  制限部、１０１，１０２，１０３，１０４  スイッチング電源回路、Ｃ１  キャパシタ、Ｄ１  ダイオード、ＩＬ  インダクタンス素子電流、Ｌ１  インダクタンス素子、ＯＰ１，ＯＰ２，ＯＰ３  演算増幅器、Ｑ１，Ｑ２，Ｑ３  トランジスタ、Ｒ１，Ｒ２  分圧抵抗、Ｖｆｂ  帰還電圧、Ｖｉｎ  入力電圧、Ｖｌｉｍ  制限電圧、Ｖｌｉｍ＿ｒｅｆ  制限設定電圧、Ｖｏｕｔ  出力電圧、Ｖｒｅｆ  設定電圧。
【図１】
2007028732.tif 000003
【図２】
2007028732.tif 000004
【図３】
2007028732.tif 000005
【図４】
2007028732.tif 000006
【図５】
2007028732.tif 000007
【図６】
2007028732.tif 000008