(57)【要約】【課題】  コネクタ面積増大に伴う低抵抗化の効果を損なわずに、高信頼性を実現する。【解決手段】  半導体装置に設置される半導体素子は、ゲート電極８及びソース電極１５１を有し、各電極は絶縁層１２１によって囲まれている。ソース電極１５１のように表面電極を複数の電極片に分割することにより、半導体素子に加わる応力を各分割された表面電極間に分散することができる。【選択図】  図５
2007035913.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子を載置するように構成され外部への出力のための端子を備えたリードフレームと、
前記半導体素子の表面電極と前記リードフレームを電気的に接合するコネクタと
を備えた半導体装置であって、
前記表面電極は複数の電極片に分割され、該複数の電極片が１つの前記コネクタに接続されるように構成された
ことを特徴とする半導体装置。
【請求項２】
前記複数の電極片を仕切るよう前記電極片の間に介在された仕切層を更に備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記仕切層は、メッシュ又はストライプ形状に成形され、前記複数の電極片は前記仕切層によって分割されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記仕切層は絶縁体から構成されるものであることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記仕切層は、ポリイミドから構成されるものであることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の電極とリードフレームをコネクタで接続する半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置は、半導体素子とこれを設置するためのリードフレームを有し、従来はこの半導体素子とリードフレームをＡｌやＡｕ等から成るボンディングワイヤにより接合していた。しかし、半導体装置の低抵抗化の要請により、組み立て材料であるボンディングワイヤ部分の抵抗も無視できなくなってきている（特許文献１参照）。このため、ボンディングワイヤに代わり、平板状に成形された金属製のコネクタにより半導体素子とリードフレームを接続する方法が用いられるようになってきている。また、この方法を用いた際、コネクタと接する半導体素子の表面電極面積を大きくすることによって、半導体装置の更なる低抵抗化を図ることができる。
【０００３】
このように、半導体表面電極面積を増大させ、金属製のコネクタとの接続面積を増大させることで、半導体装置における抵抗を低減することができる。しかしながら、半導体装置は、表面電極材と半導体基材（例えばシリコン）、複数の電極材の場合は表面電極材料間、電極材と接するコネクタ等、線膨張係数の異なる材料の接合体であることから、半導体装置の温度変化に対し、表面電極面積が大きくなると、表面電極終端部に発生する熱応力が増大する。これにより、温度サイクル試験などの信頼性評価において電気特性上の性能劣化を引き起こし、電気的特性が安定しない等の問題が生じている。
【０００４】
また、表面電極面積の増大に伴い、温度変化を伴わなくとも、半導体装置の製造時に表面電極の残留応力によりウェーハが反って従来の装置では搬送できない、製造時の温度ストレスでも半導体の電気的特性を劣化させる等の問題点があった。このように、従来技術では低抵抗かつ高信頼性の両立を実現することは困難であった。
【特許文献１】特開２００４−１１１７４５号公報、段落００１２〜００１４、図１〜図４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、表面電極面積増大に伴う低抵抗化の効果を損なわずに、高信頼性を実現する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体素子と、前記半導体素子を載置するように構成され外部への出力のための端子を備えたリードフレームと、前記半導体素子の表面電極と前記リードフレームを電気的に接合するコネクタとを備えた半導体装置であって、前記表面電極は複数の電極片に分割され、該複数の電極片が１つの前記コネクタに接続されるように構成されたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、表面電極面積増大に伴う低抵抗化の効果を損なわずに、高信頼性を実現する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して、本発明の実施の形態を説明する。図１は、本発明の実施形態に係る半導体装置１００の構成を示す上面図である。図２は、同じく図１のＣ−Ｃ’面における断面図である。この実施形態では、半導体装置１００は、一例としてＴＯ−２２０パッケージの表面側にソース、裏面側にドレインが形成された縦型のＭＯＳＦＥＴである。半導体素子１とリードフレーム２とが、ソース側コネクタ３及びゲート側コネクタ４によって電気的に接合されている。半導体素子１には、ソース電極７とゲート電極８が配されている。また半導体素子１，リードフレーム２，ソース側コネクタ３及びゲート側コネクタ４の間の各接合部は、半田９によって接着されている。またソース側コネクタ３はリードフレーム２が有するリードフレーム端子２ａに、ゲート側コネクタ２ｂはリードフレーム２が有するリードフレーム端子２ｂにそれぞれ接続されている。
【０００９】
次に同装置の形成工程の一例を説明する。まず、リードフレーム２のダイパッド２ｃ上に半田９を用いて半導体素子１をマウントして、リードフレーム２とドレインを接続する。次にリードフレーム端子２ａをソース側コネクタ３を介してソース電極７に半田９を用いて接合する。同様に、リードフレーム端子２ｂをゲート側コネクタ４を介してゲート電極６に半田９を用いて接合する。更に、モールド樹脂１０で全体を封止後リードカットし、半導体装置１００を得る。
【００１０】
次に、同装置の半導体素子１が有するソース電極７について以下説明する。図３は、従来の半導体素子１の構成を示す上面図である。図４は、同じく図３におけるＤ−Ｄ’面での断面図である。半導体素子１のソース電極７は、Ａｌ電極１３の上にＮｉ電極１４が配され、さらにその上にＡｕ電極１５がメッキされている。また、表面電極であるＮｉ電極１４及びＡｕ電極１５は絶縁層１２によって囲まれている。
【００１１】
図５は、本発明の第１の実施形態である半導体素子１の構成を示す上面図である。図６は、同じく図５におけるＥ−Ｅ’面での断面図である。従来の構成との相違点は、表面電極であるＮｉ電極１４１及びＡｕ電極１５１が、メッシュ状に形成された仕切層としての絶縁層１２１によって複数の電極片に分割されている点である。絶縁層１２１は、熱膨張係数に優れた材質であれば様々なものが利用できるが、例えばポリイミド等が好適である。また、熱膨張係数に優れた材質である限りにおいて、仕切層として導電性のものを用いても差し支えない。
【００１２】
このように、表面電極であるＮｉ電極１４１及びＡｕ電極１５１を仕切層である絶縁層１２１によって分割することにより、温度変化に対する応力が、分割された各電極間の絶縁層に分散され、従来起こっていた電極内の温度差による熱ひずみが減少し、温度サイクル試験などの信頼性レベルが向上させることができる。
【００１３】
また、半導体装置製作時に発生する熱応力も低減され、電気的特性の劣化を防ぐことも可能となる。
【００１４】
更に、分割された個々の電極片の表面積は従来の表面電極の面積より小さいため、従来に比べ表面電極の反りを軽減することが可能となった。また、個々の分割された電極片の表面積を合計した全体の表面電極面積は、従来の表面電極面積とほぼ等しいため、従来の表面電極面積増大に伴う低抵抗性を十分に備えている。
【００１５】
図７及び図８は、本実施形態の性能評価として行ったシミュレーション結果である。図７は、本実施形態に従った半導体装置，従来の表面電極が小さいタイプの半導体装置，従来の表面電極が大きいタイプの半導体装置における電流と各半導体装置の消費電力との関係である。これによると、従来の表面電極が大きいタイプと本実施形態が、従来の表面電極が小さいタイプと比較し消費電力が小さいことがわかる。また、本実施形態における消費電力は従来の表面電極が大きいタイプと比較するとわずかに大きくなっているが、これは各電極間に仕切層を設置するため、仕切層の分だけ従来の表面電極が大きいタイプに比べ表面電極面積が小さくなるためである。
【００１６】
図８は、本実施形態に従った半導体装置及び従来の表面電極が大きいタイプの半導体装置における、温度サイクル試験時の初期リーク電流とリーク電流との関係を示すグラフである。温度サイクル試験は、半導体装置を製品として実装する際の温度サイクルを想定し、温度を繰り返し負荷することによって半導体装置のリーク電流の変化を調べるものである。温度を負荷する前の初期リーク電流を横軸に、温度サイクルを負荷していったときのリーク電流を縦軸にとっている。これによると、従来の表面電極が大きいタイプは、温度サイクルの回数が多くなるに従いリーク電流が大きくなっていくが、本実施形態では、温度サイクルを負荷していってもリーク電流が変化しない。この結果から、本実施形態は低抵抗性を保持しながら、高信頼性を実現することが可能であることがわかる。
【００１７】
次に、本発明の実施例における製造方法を説明する。従来の半導体装置の製造方法は、Ａｌ電極１３上全面にポリイミド膜１２を堆積し、マスクパターンを用いてポリイミド膜１２をエッチング後、メッキ等でＮｉ電極１４及びＡｕ電極１５を形成する。本実施形態は、この従来の半導体素子製造過程において、マスクパターンを変更するだけで本実施例を実現することが可能であり、生産手順や生産コストを付加せずに実施することが可能である。
【００１８】
また、他の実施例として、図９及び図１０の様に絶縁層１２をストライプ形状にしたり、図１１及び図１２のように他材料による仕切層を設置せず、表面電極１４４，１５４を複数の電極片に分割形成するだけでもよい。例えば、電極１４４，１５４をＡｌ電極１３上全面に形成した後、これをマスクパターンを用いてエッチングして分割を行うことができる。
【００１９】
本実施例では、半導体表面電極部はメッキにてＮｉ電極及びＡｕ電極を形成しているが、スパッタや蒸着などの製造方法を用いても、半導体表面電極部を形成することが可能である。
【００２０】
また、本実施例では接着材料として半田を用いたが、導電性硬化材料を用いることも可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明のひとつの実施形態に係る半導体装置の全体構造を示す上面図である。
【図２】同装置の断面図である。
【図３】同装置における従来の半導体素子の構造を示す上面図である。
【図４】同装置の図３におけるＤ−Ｄ’面の断面図である。
【図５】同装置における本発明の第１の実施形態に係る半導体素子の構成を示す上面図である。
【図６】同装置における図５のＥ−Ｅ’面の断面図である。
【図７】電流と消費電力との関係を示すグラフである。
【図８】温度サイクル試験における初期リーク電流とリーク電流の関係を示すグラフである。
【図９】本発明の他の実施の形態を示す上面図である。
【図１０】本発明の更に他の実施の形態を示す上面図である。
【図１１】本発明の更に他の実施の形態を示す上面図である。
【図１２】同装置における図１１のＦ−Ｆ’面の断面図である。
【符号の説明】
【００２２】
１…半導体素子、２…リードフレーム、３…ソース側コネクタ、４…ゲート側コネクタ、７…ソース電極、８…ゲート電極、９…半田、１０…モールド樹脂、１２，１２１，１２２，１２３，１２４…絶縁層、１３…Ａｌ電極、１４，１４１，１４４…Ｎｉ電極、１５，１５１，１５２，１５３，１５４…Ａｕ電極。
【図１】
2007035913.tif 000003
【図２】
2007035913.tif 000004
【図３】
2007035913.tif 000005
【図４】
2007035913.tif 000006
【図５】
2007035913.tif 000007
【図６】
2007035913.tif 000008
【図７】
2007035913.tif 000009
【図８】
2007035913.tif 000010
【図９】
2007035913.tif 000011
【図１０】
2007035913.tif 000012
【図１１】
2007035913.tif 000013
【図１２】
2007035913.tif 000014