(57)【要約】【課題】単位時間当たりの電流供給量を増大させ、能力の向上を図かったTFTにより構成される周辺回路部及び画素部よりなるアクティブマトリクス基板を提供し、これにより電子機器の小型化、及び省電力化を実現する。【解決手段】  表示画素がマトリクス状に配置された画素部と、該画素部を駆動するための回路を有する周辺回路部が、基板上に配置されたアクティブマトリクス基板であって、該周辺回路部は、nチャネル型TFT（薄膜トランジスタ）群及び／又はpチャネル型TFT群を備え、前記nチャネル型TFT群及びpチャネル型TFT群の少なくともいずれか一方は、2以上の閾値が異なる同型のTFTから構成することにより実現を図る。【選択図】  図１
2007101757.tif 000002
【特許請求の範囲】
【請求項１】
表示画素がマトリクス状に配置された画素部と、
前記画素部を駆動するための回路を有する周辺回路部とが基板上に配置された、アクティブマトリクス基板であって、
前記周辺回路部は、nチャネル型TFT（薄膜トランジスタ）群及び／又はpチャネル型TFT群を備え、
前記nチャネル型TFT群及びpチャネル型TFT群の少なくともいずれか一方は、2以上の閾値が異なる同型のTFTを含むアクティブマトリクス基板。
【請求項２】
請求項１記載のアクティブマトリクス基板において、
2以上の閾値が異なる同型のTFT中の一のTFTの閾値は、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトしたものであるアクティブマトリクス基板。
【請求項３】
請求項１或いは請求項２記載のアクティブマトリクス基板において、
周辺回路部が、電源回路及び／又はレベルシフト回路を備え、
電源回路及びレベルシフト回路の少なくともいずれか一方は、2以上の閾値が異なる同型のTFT中のその他のTFTに対して、電流が流れる方向のバイアスの逆側に閾値をシフトしたTFTを有するアクティブマトリクス基板。
【請求項４】
請求項３記載のアクティブマトリクス基板において、
前記一のTFTの閾値が0Ｖの近傍であるアクティブマトリクス基板。
【請求項５】
請求項２記載のアクティブマトリクス基板において、
電源回路及びレベルシフト回路を備え、
電源回路における、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトした一のTFTの閾値よりも、
レベルシフト回路における、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトした一のTFTの閾値のシフト量が少ないアクティブマトリクス基板。
【請求項６】
請求項１から請求項５までのいずれか１項に記載のアクティブマトリクス基板において、
周辺回路部にリーク電流遮断手段を備えたアクティブマトリクス基板。
【請求項７】
請求項１から請求項６までのいずれかのアクティブマトリクス基板において、
TFTがLDD（Lightly Doped Drain）領域を備えるアクティブマトリクス基板。
【請求項８】
請求項１から請求項７までのいずれかのアクティブマトリクス基板を用いた表示パネルを有する表示モジュール。
【請求項９】
請求項８の表示モジュールを搭載した表示装置。
【請求項１０】
請求項８の表示モジュールを搭載した情報処理装置。
【請求項１１】
請求項８の表示モジュールを搭載した移動体通信装置。
【請求項１２】
請求項８の表示モジュールを搭載したアミューズメント機器。
【請求項１３】
シリコン層内に正孔を増加させる効果を有する不純物、及び／又はシリコン層内に電子を増加させる効果を有する不純物をドーピングする工程と、
不純物のドーピングを遮断するマスク及び／又は不純物のドーピングを遮断するゲートにより、正孔及び/または電子を増加させる不純物濃度を2以上の値に制御する工程と、
を含む、請求項１から請求項７までのいずれかのアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、TFT（Thin Film Transistor：薄膜トランジスタ）を搭載したアクティブマトリクス（Active Matrix）基板及びその製造方法に関する。
【背景技術】
【０００２】
TFT（薄膜トランジスタ）を搭載したアクティブマトリクス基板は、表示装置等に利用されている。また、表示装置は、携帯電話、携帯情報端末、携帯ゲーム機、DVDプレイヤー、ノートPC、PCモニター或いはTV等の情報機器やアミューズメント機器等に幅広く使用されている。当該表示装置の中で代表的なものであるTFT液晶表示装置（LCD: Liquid Crystal Display）は、マトリクス配列された各画素電極を駆動するために、相互に直交配列された複数の走査信号線とデータ信号線との各交点にTFTが形成され、このTFTが前記走査信号線からの選択信号によってONされている期間だけデータ信号線からの階調信号をサンプルホールド用のコンデンサに蓄積し、そのコンデンサの端子間電圧を画素電極に印加することによって画像表示を行う。また、時間軸方向に連続する画像信号を所定の周期で離散化して、空間的な一次元方向に並べ替えて、階調信号として前記データ信号線へ出力するために、駆動回路を必要とする。
【０００３】
近年、TFTのチャネル層として多結晶シリコンを用いることによって、画素部、及び駆動回路を含む周辺回路部を同一基板（モノリシック基板）上に形成した回路一体型のTFT液晶表示装置が開発されている。このように画素部と周辺回路部を同一基板（モノリシック基板）上に一体形成することにより、製造コストの削減、モジュールの小型化が実現される。
【０００４】
通常、これらの周辺回路部を構成する回路には、リーク電流が流れ消費電力が上昇することを防ぐため、エンハンスメント型TFTが使用されている。特に低消費電力化を図る必要のあるモバイル機器においては、エンハンスメント型TFTを採用することが一般的になっている。図１は、同一基板上に画素部及び周辺回路部を形成したアクティブマトリクス基板の概略構成図である（詳細は、発明を実施するための最良の形態の中で記述する。）
特許文献１には、前記のエンハンスメント型TFTにより、回路を構成したモノリシック基板が開示されている。
【特許文献１】特開平９−１４６１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、TFT液晶表示装置を構成する周辺回路部の中で、高出力が要求される電源回路等においては、エンハンスメント型TFTを採用すると、必要な出力電流が確保できない、動作マージンが小さい等の動作効率上の問題が存在した。また、動作効率の悪さをカバーするためには、回路サイズを大きくする必要があり、これは基板サイズの大型化を招来し、画素部と周辺部を同一基板（モノリシック基板）上に一体形成する障害となっていた。
そこで、本発明では周辺回路部を構成する回路サイズの増大を招来することなく、素子の能力を向上させ、小型で動作マージンの大きいモノリシック基板に形成されたアクティブマトリクス基板を提供することを目的とする。なお、特許文献１には、これらの特定の回路に関する課題及び、その解決方法については、記載されていない。
【課題を解決するための手段】
【０００６】
上記課題に鑑み、本発明は、表示画素がマトリクス状に配置された画素部と、該画素部を駆動するための回路を有する周辺回路部が、基板上に配置されたアクティブマトリクス基板であって、該周辺回路部は、nチャネル型TFT（薄膜トランジスタ）群及び／又はpチャネル型TFT群を備え、前記nチャネル型TFT群及びpチャネル型TFT群の少なくともいずれか一方は、2以上の閾値が異なる同型のTFTから構成する。
【０００７】
従来、アクティブマトリクス基板上の周辺回路において、同型のTFTは閾値が同一であることが通常であったが、異なる閾値に制御することにより、TFTの単位時間当たりの電流供給量を増大させ、能力の向上を図ることが可能である。
【０００８】
また、前記の2以上の閾値が異なる同型のTFT中の一のTFTの閾値は、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトさせる。
【０００９】
TFTのチャネル部に、電子を増加させる効果を有する不純物、或は正孔を増加させる効果を有する不純物をドーピングすることにより、制御することが可能となる。
【００１０】
また、前記周辺回路部が、電源回路及び／又はレベルシフト回路を備える場合において、電源回路及びレベルシフト回路の少なくともいずれか一方は、2以上の閾値が異なる同型のTFT中のその他のTFTに対して、電流が流れる方向のバイアスの逆側に閾値をシフトする。
【００１１】
これにより、電源回路においては、より高い電圧を供給することを可能とし、要求される能力に合わせてTFTのサイズを大きくする必要がなくなるので、周辺回路部の小型化を可能とし、画素部と周辺部を同一基板（モノリシック基板）上に一体形成することを容易にする。レベルシフト回路においては、入力信号（電圧）の振幅が小さい場合でも、充分な動作マージンの確保が可能となる。また同時に、一定の入力信号（電圧）から、より多くの電流を発生させ、トランジスタとしての能力を高めることが可能となる。
【００１２】
また、前記周辺回路部が、同じく電源回路及び／又はレベルシフト回路を備える場合において、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトした一のTFTの閾値を0の近傍とする。
【００１３】
理論上は、一のTFTの閾値をその他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトする値が大きい方が、能力を向上できるはずであるが、実際には閾値をあまり小さくすればリーク電流が大きくなるため、閾値は0近傍が最適な値となることをシミュレーション等で特定するができた。
【００１４】
さらに、前記周辺回路部が、電源回路及びレベルシフト回路を備える場合において、電源回路における、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトした一のTFTの閾値よりも、レベルシフト回路における、その他のTFTの閾値に対して電流が流れる方向のバイアスの逆側にシフトした一のTFTの閾値のシフトを少なくする。
【００１５】
前記周辺回路部が、電源回路及びレベルシフト回路を同時に備える場合において、より効率の良い、回路を設計することを可能とする。
【００１６】
また、上記したいずれかの周辺回路部に、リーク電流遮断手段を備え、閾値の制御によりTFTの能力を高めた上で、リーク電流の発生を抑え、周辺回路の省電力化を図ることを可能とする。
【００１７】
さらに、リーク電流遮断手段にエンハンスメント型TFTを採用すれば、アクティブマトリクス基板のモノリシック化を容易にする。
【００１８】
また、上記したいずれかの周辺回路部を構成するTFTがLDD（Lightly Doped Drain）領域を備え、TFTの能力を高めた上で、TFTの信頼性を高めることが可能となる。
【００１９】
また、前記周辺回路を備えるアクティブマトリクス基板から構成される表示モジュールにより、周辺回路部及び画素部が同一のアクティブマトリクス基板、即ち表示パネルに一体形成された、電子機器の小型化、及び省電力化に寄与する表示モジュールを実現することが可能となる。
【００２０】
さらに、前記表示モジュールを映像表示装置、情報処理装置、アミューズメント機器、移動体通信装置及びその他電子機器に搭載することにより、これらの電子機器の小型化、及び省電力化を実現することが可能となる。
【００２１】
また、上記したいずれのアクティブマトリクス基板も、シリコン層内に正孔を増加させる効果を有する不純物、及び／又はシリコン層内に電子を増加させる効果を有する不純物をドーピングする工程と、不純物のドーピングを遮断するマスク及び／又は不純物のドーピングを遮断するゲートにより、正孔及び/または電子を増加させる不純物濃度を2以上の値に制御する工程とを用いて、製造することが可能である。
【発明を実施するための最良の形態】
【００２２】
（実施の形態１：構成）
以下、本発明の実施の形態１として、ディクソン型電源回路に本発明を適応した場合を例にして説明する。この説明はまず図１に基づいてアクティブマトリクス基板の構成を説明した後、図２の回路図に基づきディクソン型の電源回路について説明する。なお、ディクソン型電源回路は、周辺回路部の一部を形成する回路であり、各回路に必要な電源を供給するために用いられるもので、外部からの電源電圧よりも高い電圧を各回路に供給するものである。
【００２３】
図１は表示パネルを構成するアクティブマトリクス基板の構成を示す概略ブロック図である。本アクティブマトリクス基板上には、表示画素がマトリクス状に配置された画素部１１、及び画素部１１を駆動するための周辺回路部１２が配置されている。
【００２４】
画素部１１には、それぞれの表示画素に電圧を印加するために、各画素をスイッチングするTFTが配置されている。また、周辺回路部１２は電源回路１２１、レベルシフト回路１２２及び１２３、画素部１１を水平方向に制御する駆動回路１２４、及び画素部を垂直方向に制御する駆動回路１２５から構成されるが、これらにもスイッチングを行うためのTFTが用いられている。電源回路１２１は、外部からの電源電圧をレベルシフト回路１２２、１２３で必要とされる電圧まで昇圧して、レベルシフト回路１２２、１２３に供給する。
【００２５】
図２の回路図は、直列接続された2個のpチャネル型トランジスタT1及びT2、キャパシタCkから構成されるディクソン型電源回路の構成例を示している。キャパシタCkの容量は、数pFから数nFである。1段目のトランジスタT1のソース端子及びドレイン端子の中の一方の端子（pチャネル型トランジスタでは、ソース端子及びドレイン端子のうちその時点で電位の高い方の端子がソース端子と定義される。以下、ソース端子及びドレイン端子を区別して呼ばない。）は、ノードN1を経由して、電源の出力端子Vdd（以下、例として設定値を3Vとして説明するが、本発明の適用が3Vに限定されるわけではない。）に結線されており、もう一方の端子及びゲート端子G1はノードN2に結線されている。
【００２６】
また、ノードN2にはキャパシタCkの一端が結線され、キャパシタCkの他端には入力信号INを印加する。さらに、ノードN2には2段目のトランジスタT2の一方の端子が結線されている。トランジスタT2のもう一方の端子及びゲート端子G2は、ノードN3に結線され、ノードN3には、安定化容量としてのキャパシタCsと、表示パネル中の電流を模式化した抵抗Rsが結線されている。キャパシタCs及び抵抗Rsには、ノードN3から、出力電圧Voutを印加する。ここで、安定化容量のキャパシタCsは、本構成例のように回路からの出力を電源として使用するためには、電位変動を抑える必要があり、数μオーダーの大きい容量となる。また、抵抗Rsは、回路に流れる電流を抵抗に置き換えたものである。
ここで、図７、図８を用いて、ＴＦＴのゲート電圧−ドレイン電流の特性について説明する。図７(Ａ)はnチャネル型TFTのゲート電圧−ドレイン電流特性図である。nチャネル型TFTにおいての、エンハンスメント型TFTは、一般的には閾値Vthが正（Vth＞０Ｖ）のTFTをいう。図７(Ａ)のゲート電圧VgsがVthより小さい領域を弱反転領域といい、この領域では、ドレイン電流Idsはゲート電圧Vgsに対して指数関数的に増加する。それに対して、ゲート電圧VgsがVthより大きい領域を強反転領域といい、この領域において、ゲート電圧とドレイン電流の関係は、
飽和領域      Ids＝(βn／2)(Vgs−Vth)2           (Vds＞Vgs−Vth)    式1
線形領域    Ids＝βn[(Vgs−Vth)Vds−(1／2)Vds2]  (Vds＜Vgs−Vth) 式２
で表される。但し、本発明においては説明の都合上、電流が流れる方向のバイアス側に閾値をシフトしたTFTをエンハンスメント型TFTということにする。
【００２７】
一方、nチャネル型TFTにおいての、デプレッション型TFTは、一般的には閾値Vthが負（Vth＜０Ｖ）のTFTをいい、そのゲート電圧−ドレイン電流特性図は図７(Ａ)に示されるように、エンハンスメント型TFTの特性図を−Vgsの方向にシフトしている。これは、エンハンスメント型TFTの閾値を、電流が流れる方向のバイアスの逆側にシフトすることにより実現している。また、同じゲート電圧Vgsにより得られるドレイン電流Idsは、デプレッション型TFTの方が大きい。従って、高出力電流が要求される電源回路においては、同じ入力電圧に対してより大きな出力電流が得られ、デプレッション型TFTを採用する方が有利となる。但し、閾値Vthが正（Vth＞０Ｖ）の場合においても、エンハンスメント型に対し、電流が流れる方向のバイアスの逆側にシフトする事より、同様の効果が得られる。このため、本発明においては説明の都合上、エンハンスメント型TFTに対し、電流が流れる方向のバイアスの逆側に閾値をシフトしたTFTをデプレッション型TFTということにする。
【００２８】
pチャネル型TFTのゲート電圧−ドレイン電流特性図について、図８(Ａ)で説明する。pチャネル型TFTの特性は閾値の絶対値が同じ場合、前記した図７(Ａ)のnチャネル型TFTの特性と、座標軸の原点に対して対称となる。図８(Ａ)に示されるpチャネル型TFTにおいて、エンハンスメント型TFTは、一般的には閾値Vthが負（Vth＜０）のTFTをいい、デプレッション型TFTは、一般的には閾値Vthが正（Vth＞０）のTFTをいう。但し、本発明においては説明の都合上、以後電流が流れる方向のバイアス側に閾値をシフトしたTFTをエンハンスメント型TFTといい、エンハンスメント型TFTに対し、電流が流れる方向のバイアスの逆側に閾値をシフトしたTFTをデプレッション型TFTということにする。
次に、ディクソン型電源回路の動作について説明する。なお、以下にはPチャネル型トランジスタを用いた場合を例に説明する。初期状態において、キャパシタCkの一端には入力信号IN がLowの状態で、VφL(0V)の電圧が掛かり、他端にはノードN1、トランジスタT1及びノードN2を経由して、電源電圧Vdd(3V)により電荷が供給され、一定時間の経過後にキャパシタCkのノードN2側の電位はVdd＋Vth(V)の電位となる。この状態において、ノードN2の電位もVdd＋Vth(V)であり、ノードN3側の端子及びゲート端子G2は、Vdd＋2Vth(V)の電位となっている。
この状態で、キャパシタCkの一端の入力信号INをHighに遷移させ、電位をVφH(3V)に上げると、入力信号INが結線されている側のキャパシタCkの電位は、VφL(0V)からVφH(3V)に遷移する。この変化により、ノードN2に結線している側のキャパシタCkの電位は、VφH(3V)上がりVdd＋VφH＋Vth(V)となり、トランジスタT2のノードN2側の端子の電圧もVdd＋VφH＋Vth(V)となる。これにより、トランジスタT2のゲート電圧Vgs2はVdd＋2Vth−(Vdd＋VφH＋Vth)=−(VφH−Vth)となり、エンハンスメント型TFTではVth＜０、VφHは3Vであるので、T2のＯＮするための電圧Vgs2-Vth=−(VφH−Vth)-Vth=- VφH<0と負の値となる（pチャネル型トランジスタT1,T2がＯＮするための条件は、ＯＮするための電圧Vgs-Vthが、マイナス電位となる）。この結果、トランジスタT2はON状態となり、トランジスタT2のN2側の端子から、チャネルを経由してN3側の端子にドレイン電流が流れる。
【００２９】
本回路でのトランジスタの接続方式ではVds＝Vgsとなり、|Vds|＞|Vgs|−|Vth|を満たし飽和領域の式１が適用されるため、ドレイン電流はIds＝（βn／2）（Vgs−Vth）2であり、これにより、キャパシタCsに電荷を供給する。ノードN3、キャパシタCs及びRsの電位Voutは、CsとCkの容量分圧及びRｓへ流れる電流により決まり、Vdd＋2Vth +Ck/(Ck+Cs)×VφH-IRsに上がる。ここで、Ck/(Ck+Cs)×VφH > IRsである。ノードN2の電位は、ノードN3へ電流が流れていくため、電圧が下がっていき、ノードN3よりVth分だけ高いVdd＋Vth +Ck/(Ck+Cs)×VφH-IRsの電位で安定する。
【００３０】
これにより、トランジスタT1のＯＮするための電圧Vgs1-VthはVdd＋Vth +Ck/(Ck+Cs)×VφH-IRs-Vdd-Vth ＝Ck/(Ck+Cs)×VφH > 0となり、トランジスタT1はOFF状態となり、ドレイン電流Ids1を遮断し、トランジスタT1はノードN1の電流が電源電圧Vdd側に逆流することを防ぐ逆流防止弁の役割を担う。
【００３１】
この状態で再び、キャパシタCkの一端の入力信号INをLow(VφL(0V))に戻すと、入力信号INが結線されている側のキャパシタCkの電位が、VφH(3V)からVφL(0V)に遷移する。この変化により、ノードN2に結線している側のキャパシタCkの電位は、VφH(3V)下がりVdd＋Vth +Ck/(Ck+Cs)×VφH-IRs- VφH (V)となり、トランジスタT2のノードN2側の端子の電位もVdd＋Vth +Ck/(Ck+Cs)×VφH-IRs- VφH (V)となる。これにより、トランジスタT1のＯＮするための電圧Vgs1-VthはVdd＋Vth +Ck/(Ck+Cs)×VφH-IRs- VφH -Vdd-Vth= Ck/(Ck+Cs)×VφH-IRs- VφH (V) < 0の負の値となり、トランジスタT1はON状態となる。
【００３２】
これにより、キャパシタCKには、ノードN1、トランジスタT1及びノードN2を経由して、電源電圧Vdd(3V)により電荷が再び供給され、ノードN2はVdd＋Vth +Ck/(Ck+Cs)×VφH-IRs- VφHの下線部がVddで補充され消えるので、Vdd＋Vthで安定する。逆に、トランジスタT2のＯＮするための電圧Vgs2-Vthは、Vdd＋2Vth+Ck/(Ck+Cs)×VφH-IRs-(Vdd＋Vth)-Vth=Ck/(Ck+Cs)×VφH-IRs(V) > 0と正の値となり、OFF状態となっている。
【００３３】
そして再び、キャパシタCkの一端の入力信号INをHighに遷移させ、電位をVφH(3V)に上げると、トランジスタT1がOFF、トランジスタT2がONとなり、キャパシタCKに蓄積された電荷が、キャパシタCsに供給され、Ck/(Ck+Cs)×VφH-IRs(V)だけ電位が上昇する。
【００３４】
上記の説明のように、本実施の形態のディクソン型電源回路においては、入力信号INのON（3V）とOFF（0V）を繰り返す事により、3Vの外部電圧をVdd＋VφH＋2Vthに昇圧し、安定化容量キャパシタCsを経由して、表示パネル中の電流を模式化した抵抗Rsに電源を供給することを目的とする。ここで、能力の向上を図りより多くの電流を供給するためには、前記したドレイン電流Ids2＝(βn／2)(Vgs2−Vth)2に示されるように、閾値Vthを小さくすること（デプレッション型ＴＦＴを用いること）、すなわち閾値Vthを電流が流れる方向のバイアスの逆側にシフトすることにより可能となる。また、これにより、供給電圧Vdd＋VφH＋2Vthも大きくなる。そこで、本電源回路においては、他の周辺回路部に使用されているTFTに比べて、閾値Vthを電流が流れる方向のバイアスの逆側にシフトしたTFTを使用する。
【００３５】
ここに記載している例は、説明を簡単にするために理想的な動作について記載しており、トランジスタのON抵抗や周波数成分等による損失は考慮していないが、実際はそれらの原因により、上記した分より効率が下がる。
【００３６】
（実施の形態１：作用及び効果）
上記のように、電源回路に用いる回路は、他の周辺回路に使用されているTFTに比べて、閾値の小さいTFTを使用すれば、単位時間当たりの電流供給量が増大し、能力の向上を図ることができる。また、供給電圧Vdd＋VφH＋2Vthも低下分の2Vthを小さくでき、より高い電圧を供給することが可能となる。
【００３７】
一方、ゲート電圧とドレイン電流の関係式１  Ids2＝(βn／2)(Vgs2−Vth)2に示されるように、能力の向上は定数βnを大きくすることによっても達成可能であるが、これはTFTのサイズを拡大する等を意味し、実現するためには回路サイズを大きくする必要がある。これは基板サイズの大型化を招来し、画素部と周辺部を同一基板（モノリシック基板）上に一体形成する障害となる。
【００３８】
さらに、閾値の値としては、図８(Ａ)の特性図及び式１から、閾値をより小さくすれば、能力を向上できるはずであるが、実際には閾値をあまり小さくすれば、リーク電流が大きくなるため、閾値は0近傍が最適な値となる。図３に示されるように、閾値が0近傍の場合に、効率が最大となる。図３において、出力電圧が5V以上になる、デプレッション側でのｐチャネル型TFTが+0.5、ｎチャネル型TFTが-0.5まで、エンハンスメント側でのｐチャネル型TFTが-1、ｎチャネル型TFTが+1までの閾値のバラツキであれば、それほど効率は落ちない。
【００３９】
図３は、閾値に対する、出力電圧のシミュレーション結果であり、出力電圧が高いほど効率が良い事を示す図である。即ち、図８(Ａ、Ｂ)に示されるように、ゲート電圧Vgsが掛かっていないOFF状態（Vgs＝0）において、ドレイン電流Idsが多少増加するが、ON状態のドレイン電流の増加分の方が大きくなるため、ON/OFF比（ON電流−OFF電流）が最大となり効率も最大となる。
【００４０】
本発明は実施の形態に示したディクソン型電源回路に限定されず、Switched Capacitor型電源回路、或いはDouble Charge型電源回路等の他の電源回路、及びその他の高出力電流が要求される回路に適用可能である。また、本発明は、TFTの種類も、本実施の形態に示したpチャネル型TFTに限定されず、nチャネル型TFTにも適用可能である。
【００４１】
（実施の形態２：構成）
以下、本発明の実施の形態２につき、４石型レベルシフト回路を例にして、図４(A)の回路図に基づき説明する。なお、実施の形態１に記載したアクティブマトリクス基板のレベルシフト回路に関する改良であり、アクティブマトリクス基板として見た場合、その他の構成は同様であるので説明は省略する。
【００４２】
レベルシフト回路は、入力信号の振幅を目的の回路を駆動するために必要なレベルまで上げるものである。例えば、一般的に液晶パネルは交流駆動させる必要があるため、それを駆動させるドライバーが必要とするレベルまで入力の振幅を上げる必要がある。
【００４３】
図１の表示パネルを構成するアクティブマトリクス基板の構成を示す概略ブロック図において、レベルシフト回路１２２及び１２３の働きは、電源回路１２１からの入力信号を駆動回路１２４及び１２５を駆動するために必要とされるレベルまで上げて、駆動回路１２４及び１２５に供給するというものである。このレベルシフト回路の具体例を、本実施の形態では、その中4個のトランジスタから構成される４石型レベルシフト回路を例として詳細に説明する。
【００４４】
図４(A)の回路図は、2個のpチャネル型トランジスタT1とT4、及び2個のnチャネル型トランジスタT2とT3から構成される、４石型レベルシフト回路の構成例を示している。pチャネル型トランジスタとnチャネル型トランジスタが使用されるが、nチャネル型トランジスタの方は能力の高いものが必要とされる。本回路への入力としては、電源電圧VccがノードN1を経由して、トランジスタT1及びT4のソース端子に印加され、入力信号INがトランジスタT2のゲート端子G2に、入力信号INの反転信号INBがトランジスタT3のゲート端子G3に入力される。出力としては、出力信号VoutがノードN4から出力される。GNDは、ノードN3を経由して、トランジスタT1及びT4のソース端子に印加される。そして、ノードN2とpチャネル型トランジスタG4のゲートが接続され、ノードN4とpチャネル型トランジスタG2とが接続されている。
【００４５】
ここで、Pチャネル型トランジスタT1,T4の閾値は、他の周辺回路に使われている閾値と同じで例えばVth>-5Vである。また、Nチャネル型トランジスタT2,T3の閾値は、他の周辺回路部に使われているものより、電流が流れる方向のバイアスの逆側にシフトしたTFTであり、たVth<3Vにより構成されている（他の周辺部に使われているｎチャネル型トランジスタの閾値はVth<5Vである）。
【００４６】
次に、４石型レベルシフト回路の動作について説明する。初期状態では入力信号INはLOW（以下、例としてLOWの設定値を0Vとして説明するが、本発明の適用が0Vに限定されるわけではない。）で、その電位はVφL(0V)となっている。この入力信号INのVφL(0V)は、nチャネル型トランジスタT2のゲート端子G2に印加される。
【００４７】
この状態でnチャネル型トランジスタのノードN3側の端子の電位は、ノードN3が接地されていることから0VとなりOFF状態である。一方、入力反転信号INBはHIGH（以下、例としてHIGHの設定値を3Vとして説明するが、本発明の適用が3Vに限定されるわけではない。）で、その電位はVφH(3V)となっており、この入力反転信号INBのVφH(3V)がnチャネル型トランジスタT3のゲート端子G3に印加されるので、nチャネル型トランジスタT3は、ON状態となる（nチャネル型トランジスタT2,T3がＯＮするための条件は、ＯＮするための電圧Vgs-Vthが、プラス電位となる）。
【００４８】
これにより、接地されたノードN3の0Vの電位がnチャネル型トランジスタT3のチャネルを経由して、ノードN4に伝えられる。さらに、この0Vの電位はpチャネル型トランジスタT1のゲート端子G1に印加される。一方、トランジスタT1のノードN1側の端子には、電源電圧Vcc（以下、例として設定値を5Vとして説明するが、本発明の適用が5Vに限定されるわけではない。）がノードN1を経由して印加されているので、トランジスタT1のＯＮするための電圧Vgs-Vthは0−5-Vth＝−5-Vth＜0 （pチャネル型トランジスタT1,T2がONする条件として、Vgs-Vthがマイナス電位となる）となり、トランジスタT1はON状態となる。これにより、電源電圧Vccの5VがノードN1及びトランジスタT1のチャネルを経由してノードN2に伝えられる。さらに、この5Vの電位がpチャネル型トランジスタT4のゲート端子G4に印加される。これにより、トランジスタT4のノードN1側の端子には、ノードN1を経由して、電源電圧Vccの5Vが印加され、トランジスタT4のＯＮするための電圧Vgs4-Vthは5−5-Vth＝0-Vth＞0となり、トランジスタT4はOFF状態となる。電源電圧Vccの5Vはもう一方のノードN4側の端子には伝えられない。よって、ノードN4から、トランジスタT3から伝えれる0Vが、出力電圧Voutとして出力される。
【００４９】
ここで、入力信号INをVφH(3V)に切り替えると、nチャネル型トランジスタT2はゲート端子G2にVφH(3V)が印加され、ON状態となり（INBはVφL(0V)となるため、トランジスタT3はOFFとなる）、接地されているノードN3の0VをノードN2を経由して、pチャネル型トランジスタT4のゲート端子G4に印加する。この時nチャネル型トランジスタT2は、pチャネル型トランジスタT１から伝えられる電源電圧Vccの5Vに抗ってノードN2に0Vを伝える必要があり、このため能力の高いものが必要とされる。pチャネル型トランジスタT4は、ゲート端子G4に0Vが印加されると、ノードN1側の端子に5Vが印加されていることから、ＯＮするための電圧Vgs4-Vthは0−5-Vth＝−5V-Vth＜0で、ON状態となり、ノードN4には、電源電圧Vddの5Vが伝えられ、この5Vが出力電圧Voutとして出力される。また、ノードN4からは、pチャネル型トランジスタT1のゲート端子G1にも、5Vが伝えられ、これによりトランジスタT1はOFF状態となり、ノードN2の電圧は0Vとなる。
【００５０】
以上のように、入力信号INをVφL(0V)、VφH(3V)、VφL(0V)、VφH(3V)と図４(C)の下図のように順次切り替えることにより、各トランジスタのON、OFFが切り替わり、出力電圧Voutとして昇圧された0V、5V、0V、5Vの信号が出力される。
【００５１】
ここで、nチャネル型トランジスタT2或いはT3をONさせるためには、ゲート端子G2或いはG3に閾値Vthよりも高い電圧を掛ける必要があり、充分な動作マージンを考慮するためには、閾値Vthを他の周辺回路部に使われているものより、電流が流れる方向のバイアスの逆側にシフトしたTFTを使うのが望ましい。また、前記したように、nチャネル型トランジスタT2或いはT3は、pチャネル型トランジスタT1或いはT4に抗って動作することが必要なため、一定のゲート電圧Vgｓからより多くのドレイン電流Idsを発生させる必要があり、この点からも電流が流れる方向のバイアスの逆側にシフトしたTFTを使う必要がある。
【００５２】
次に、図４(B)に示すインバータ回路について説明する。本インバータ回路は、入力信号INから入力反転信号INBを生成する回路である。本回路は、pチャネル型トランジスタT5と、nチャネル型トランジスタT6から構成される。本回路への入力としては、電源電圧VLDが、トランジスタT5のソース端子に印加され、入力信号INがトランジスタT5のゲート端子G5、及びトランジスタT6のゲート端子G6に入力される。GNDは、トランジスタT6のソース端子に印加される。出力信号INBが、ノードN6から出力される。ノードN6はトランジスタT5,T6のドレイン端子と繋がっている。
【００５３】
インバータ回路の動作について説明する。初期状態では入力信号INはLOW（以下、例としてLOWの設定値を0Vとして説明するが、本発明の適用が0Vに限定されるわけではない。）で、その電位はVφL(0V)となっている。この入力信号INのVφL(0V)は、入力信号INがトランジスタT5のゲート端子G5、及びトランジスタT6のゲート端子G6に印加される。この状態で、トランジスタT5のソース端子には、電源電圧VLD（以下、例として設定値を3Vとして説明するが、本発明の適用が3Vに限定されるわけではない。）が印加されているので、トランジスタT5のＯＮするための電圧Vgs-Vthは0−3-Vth＝−3-Vth < 0（T5がONする条件として、Vgs-Vthがマイナス電位となる）となり、トランジスタT5はON状態となる。（T5は、閾値Vthを他の周辺回路部に使われているものより、電流が流れる方向のバイアスの逆側にシフトしたPチャネル形TFTでありVth>-3Vである）これにより、電源電圧VLDの3VがノードN6に伝えられ、トランジスタT6のノードN6側の端子の電位は3Vとなる。また、トランジスタT6のＯＮするための電圧Vgs-Vthは0-0-Vth＝0-Vth < 0（T6がONする条件として、Vgs-Vthがプラス電位となる）となることから、トランジスタT6はOFF状態となる。(T6は、閾値Vthを他の周辺回路部に使われているものより、電流が流れる方向のバイアスの逆側にシフトしたNチャネル型TFTでありVth<3Vである)これにより、ノードN6より入力反転信号INBとして、3Vが出力される。
【００５４】
この状態において、入力信号INをHIGH（以下、例としてHIGHの設定値を3Vとして説明するが、本発明の適用が3Vに限定されるわけではない。）に遷移させる。このときINの電位VφH(3V)は、トランジスタT5及びT6のゲート端子G5及びG6に印加される。この状態で、トランジスタT5のＯＮするための電圧Vgs-Vthは3−3-Vth＝0-Vth > 0となり、トランジスタT5はOFF状態となり、電源電圧VLDの3VはノードN6に伝えられない。また、トランジスタT6のＯＮするための電圧Vgs-Vthは3−0-Vth＝3-Vth > 0となることから、トランジスタT6はON状態となる。これにより、トランジスタT6の一方の端子が接地されていることから、ノードN6の電位は0Vとなり、入力反転信号INBとして、0Vが出力される。より入力反転信号INBとして、0Vが出力される。
【００５５】
以上のように、入力信号INをVφL(0V)、VφH(3V) 、VφL(0V)と切り替えることにより、入力反転信号INBは、3V、0V、3Vの反転信号が出力される。この状態は、図４(C)に示される。
【００５６】
（実施の形態２：作用及び効果）
本実施の形態のように、他の周辺回路に使用されているTFTに比べて、閾値の小さいTFTを使用すれば、本回路のように入力信号（電圧）の振幅が小さい場合でも、充分な動作マージンの確保が可能となる。また同時に、一定の入力信号（電圧）から、より多くの電流を発生させ、トランジスタとしての能力を高めることが可能となる。
また、図４(B)のインバータ回路の例に示されるように、閾値の小さなTFTを使用することにより、低い電圧での駆動が可能となる。即ち、電源電圧VLDを下げることが可能となる。その結果として、消費電力Ｐは、回路の周波数：ｆ(Hz)、容量：Ｃ（F)、電圧：Ｖ（V）により、Ｐ＝ｆＣＶ２と表されることから、省電力化を図ることが可能となる。
【００５７】
その閾値の値としては、図７(A)の特性図及び式１及び式２から、閾値をより小さくすれば、能力を向上できるはずであるが、実際には実施の形態１と同様に閾値をあまり小さくすれば、リーク電流が大きくなるため、閾値は0Ｖ近傍が望ましい値となる。
【００５８】
さらに、図５に示すように、実際シミュレーション掲載により、より効果の高い閾値は約0.2Vで、OVより若干大きい値であることを確かめることができた。以下に具体的に説明する。
【００５９】
図５は、ｎチャネル型TFTを例として、横軸に閾値Vth(V)、縦軸に入力信号INをHIGHにした場合の出力電圧Voutの立上がり遅延時間である「レベルシフト回路閾値依存」をとり、閾値Vth(V)を変動させた場合の「レベルシフト回路閾値依存」の値をシミュレーション計算し、プロットしたものである。これにより、閾値が0より若干大きい値（約0.2V）のときに、出力電圧Voutの立上がり遅延時間が最も小さくなり、効率が良いことを確かめることができた。
【００６０】
また、本発明は実施の形態に示した４石型レベルシフト回路に限定されず、６石型レベルシフト回路、インバータ型レベルシフト回路、或いはソースフォロワ−型レベルシフト回路等の他のレベルシフト回路に適用でき、またインバータ回路等の低電圧駆動回路にも適用可能である。
【００６１】
（実施の形態３：構成）
エンハンストメント型TFTにより構成されるリーク遮断手段付ディクソン型電源回路につき、図６の回路図に基づき説明する。なお、実施の形態１に記載したアクティブマトリクス基板とは電源を変更したものであり、アクティブマトリクス基板として見た場合、その他の構成は同様であるので説明は省略する。
【００６２】
本リーク遮断手段付ディクソン型電源回路は、図１の表示パネルを構成するアクティブマトリクス基板の構成を示す概略ブロック図において、周辺回路部１２において、図２のディクソン型電源回路と同様の働きをする。
【００６３】
図６の回路では、図２のディクソン型電源回路に対して、エンハンストメント型TFT T4と比較器により構成されるリーク電流遮断手段を設けている。比較器は、通常は−2V（例として、−2Vとして説明するが、本発明の適用が−2Vに限定されるわけではない。）を出力するが、キャパシタCsに充分な電荷が蓄えられ、電圧が一定値5V（例として、5Vとして説明するが、本発明の適用が5Vに限定されるわけではない。）を超えた場合に、電荷の供給を止めるような3V（例として、3Vとして説明するが、本発明の適用が3Vに限定されるわけではない。）の電圧を出力するものである。エンハンスメント型TFT T4は、比較器からの出力信号を受け、回路を遮断し、外部からの電源供給を遮断するものである。
【００６４】
次に、本リーク遮断手段付ディクソン型電源回路の働きについて説明する。実施の形態１：構成において説明したように、ノードN3からは電荷が供給され、安定化容量Csに蓄えられる。比較器の入力端子はノードN5を経由して、安定化容量Csに結線されているため、比較器の入力電圧は、安定化容量と同一である。比較器は、安定化容量Csに蓄えられる電荷がオーバーフローするのを防ぐために設けられるが、安定化容量Csに電荷を蓄えている状態、すなわち電圧が5Vを下回っている状態においては、−2Vを出力する。この出力値−2Vは、エンハンストメント型pチャネルトランジスタT4（以下、トランジスタT4と称する）のゲート端子G4に印加される。トランジスタT4のノードN4側の端子には、電源電圧Vddの3Vが印加されているので、トランジスタT4のＯＮするための電圧Vgs4-Vthは−2−3-Vth＝−5V-Vth < 0（Pチャネル型トランジスタT4の閾値は、他の周辺回路に使われている閾値と同じでVth>-5Vである）となり、トランジスタT4はONの状態で継続して電源を供給する。
【００６５】
一方、安定化容量Csに充分な電荷が蓄えられ、ノードN5の電位が5Vを超え、比較器への入力信号inも5Vを超えた場合には、出力信号outに3Vが出力される。この出力値3Vは、トランジスタT4のゲート端子G4に印加される。トランジスタT4のノードN4側の端子には、電源電圧Vddの3Vが印加されているので、トランジスタT4のＯＮするための電圧Vgs4-Vthは3−3-Vth＝0-Vth > 0となり、トランジスタT4はOFF状態となり、電源の供給を停止する。このトランジスタT4は、ゲート電圧Vgs4が3Vの場合に、きっちり回路を遮断し、電流の供給をストップする必要があるため、エンハンスメント型のTFTを採用することが重要となる。なお、本実施の形態は、実施の形態１の変形例として記載したが、本実施の形態と実施の形態２とを併せて用いることもできる。
【００６６】
（実施の形態３：作用及び効果）
本実施の形態のように、閾値の制御によりデプレッション型のTFTを採用し回路を効率化した上で、リーク電流遮断手段を設ければ、TFTの能力を高めた上で、回路の省電力化を図ることも可能となる。さらに、リーク電流遮断手段にエンハンスメント型TFTを採用すれば、基板のモノリシック化に有効となる。同様にレベルシフト回路でも、電流遮断スイッチにエンハンスメント型TFTを使うことで、動作しない場合の消費電力を抑えることができる。
【００６７】
（実施の形態４：構成）
実施の形態４においては、上記の各実施の形態に記載したTFTの構造をより具体的に説明する。図９（A）及び図９(B)は、本発明のアクティブマトリクス基板上に形成されたnチャネル型TFTの概略断面図である。図９(A)及び図９(B)では、ガラス基板９１上に、TFT（Thin Film Transistor：薄膜トランジスタ）が一つ形成された実施の形態を示しているが、実際には同一ガラス基板上に多くのTFTが形成され、これにより画素部及び周辺回路部を形成する。TFTは、ガラス基板９１の一面上でシリコンより成るチャネル９２を介して、同じくシリコンより成るソース９３及びドレイン９４が相対する。これらのチャネル９２、ソース９３及びドレイン９４のガラス基板９１に接する面と相対する面は、絶縁性を有する材料から成るゲート絶縁膜９５を介して、金属より成るゲート９６と相対している。nチャネル型TFTにおいては、ソース９３及びドレイン９４は電子を多く含む「n+」領域で構成され、チャネル９２は、図９(A)に示すエンハンスメント型においては、電気的に中性或は少し正孔を含む「P-」領域で構成され、図９(B)に示すデプレッション型においては、エンハンスメント型よりも多く電子を含む構成である（図は、説明を分りやすくするために「n-」としている）。
【００６８】
また、図１０(A)及び図１０(B)は、本発明のアクティブマトリクス基板上に形成されたｐチャネル型TFTの概略断面図である。図９(A)及び図９(B)のnチャネル型TFTとの相違点は、ソース１０３及びドレイン１０４が正孔を多く含む「p+」領域で構成される点、及び、チャネル１０２が、図１０(A)に示すエンハンスメント型においては、電気的に中性或は少し電子を含む「n-」領域で構成され、図１０(B)に示すデプレッション型においては、エンハンスメント型よりも多く正孔を含む構成である点である(同様に、説明を分りやすくするために「p-」としている)。
【００６９】
図１１は本発明のアクティブマトリクス基板上に形成されたLDD（Lightly Doped Drain）領域を備えるnチャネル型TFTの概略断面図である。本実施の形態であるLDD領域を備えるnチャネル型TFTは、チャネル１１２とドレイン１１４との間に「n-」で示される、電子を若干多く含む「n-」領域１１８を設けることが特徴である。図１１は、さらに、ソース１１３とチャネル１１２との間にも、「n-」領域１１７を設けている構成例である。
【００７０】
また、LDD領域を備えるTFTは、nチャネル型に限定されず、pチャネル型においても、チャネルとドレインの間、及び／又は、ソースとチャネルの間に、正孔を若干多く含む「p-」領域を設けることにより形成できる。
【００７１】
（実施の形態４：作用及び効果）
本実施の形態のように、チャネル領域の正孔或いは電子の濃度を変える事により、同一基板上で、エンハンスメント型とデプレッション型を作り分ける事が可能となる。また、ソース及び/またはドレインとチャネルの間に、「n-」領域、或いは「p-」領域を設けることにより、TFTの信頼性を高めることが可能となる。本発明は、前記信頼性を高めるために使用されるLDD（Lightly Doped Drain）領域を備えるTFTおいても、適用することが可能である。
【００７２】
（実施の形態５：構成）
次に、実施の形態５として、上記した各実施の形態に記載したアクティブマトリクス基板を表示モジュール化した場合の例について説明する。図１２は、本発明の実施の形態５に係る図であり、上記したアクティブマトリクス基板から構成される表示パネルを有する携帯電話用液晶表示モジュールの概略斜視図である。前記表示モジュールは、電子ディスプレイを搭載する携帯電話の一部品として用いられるものである。表示パネル１２１は、薄板状の表示装置であり、本実施の形態の液晶表示装置の他では、ＥＬ等がその代表例として挙げられるが、もちろんこれらに限定されるものではない。携帯電話用液晶モジュールを例として取り上げているが、本発明の用途が携帯電話用に限定される訳ではない。
【００７３】
前記表示モジュールは、表示パネル１２１、筐体１２２、FPC（Flexible Printed Circuit）１２３、及びコネクタ１２４から形成されている。筐体１２２は、樹脂で形成されており、開口を有する有底箱体形状をしており、表示モジュールは筐体１２２を介して電子機器に装着される。また、表示パネル１２１の裏面側は筐体１２２の底と対向して配置され、締結手段や係止手段により固定されている。また、表示パネル１２１は、電気配線が印刷されたフレキシビリティを有するフィルム状のFPC１２３、及び前記FPC１２３の先端に取り付けられたコネクタ１２４により、携帯電話の制御部に電気的に接続される。
【００７４】
この表示パネル１２１としては図１に示したものを用いることができる。表示画素がマトリクス状に配置された画素部１１、及び前記画素部を駆動するための周辺回路部１２が基板状に配置されている。前記画素部１１には、それぞれの表示画素に電圧を印加するために、TFTが用いられている。また、前記周辺回路部は電源回路１２１、レベルシフト回路１２２、画素部を水平方向に制御する駆動回路１２３、及び画素部を垂直方向に制御する駆動回路１２４から構成されるが、こちらにもTFTが用いられている。本発明においては、前記周辺回路部は、2以上の閾値が異なる同型のTFTから構成されている。
【００７５】
（実施の形態５：作用及び効果）
本発明によりTFTの能力を高めることにより、回路サイズを抑えることができるので、アクティブマトリクス基板上の周辺回路部の面積を抑えることが可能となる。これにより、一定の画面サイズを確保しながら電子機器の小型化された表示モジュールを形成することができる。
【００７６】
（実施の形態６：構成）
図１３は、本発明の実施の形態５に係る表示モジュールを搭載した表示装置の一例である映像表示装置の概略ブロック図である。映像表示装置としては、TV受像機などが代表的な例である。
【００７７】
この映像表示装置は、制御部１３１、表示部１３２、及び音声出力部１３３から形成され、放送インフラからの映像・音声信号１３４は、信号の種類毎に制御部１３１に入力される。
【００７８】
映像信号１３４１は、制御部の映像処理部１３１１に入力され、映像装置の性能や特性に合わせて処理される。同様に、音声信号１３４２は、制御部１３１の音声処理部１３１２に入力され、映像装置の性能や特性に合わせて処理される。処理された映像信号は、表示部１３２に伝達される。表示部１３２は、表示制御部１３２１及び表示手段１３２２から構成され、本発明におけるアクティブマトリクス基板から構成される表示モジュールに相当するものである。表示制御部１３２１は周辺回路部に相当するものであり、前記映像処理部１３１１で処理された映像信号を表示手段１３２２で駆動するための信号に変換して、表示手段１３２２に伝達するものである。表示手段１３２２は画素部、バックライト等に相当するものであり、伝達された信号により映像を表示する。
【００７９】
（実施の形態６：作用及び効果）
本発明によりTFTの能力を高めることにより、回路サイズを抑えることができるので、アクティブマトリクス基板上の周辺回路部の面積を抑えることが可能となる。これにより、これにより、映像表示装置の当該部分の小型化を可能とする。
【００８０】
（実施の形態７：構成）
図１４は、本発明の実施の形態７に係る表示モジュールを搭載する情報処理装置の概略ブロック図である。情報処理装置としては、パソコン、PDA（Personal Digital Assistant）などが代表的な例である。
【００８１】
この情報処理装置は、制御部１４１、表示部１４２、入力部１４３及び情報記録部１４４から形成され、インターネット情報信号１４５は、制御部１４１に入力される。
【００８２】
情報信号１４５は、制御部の情報処理部１４１１に入力され、情報処理装置の性能や特性に合わせて処理される。処理された情報信号は、表示部１４２に伝達される。表示部１４２は、表示制御部１４２１及び表示手段１４２２から構成され、本発明におけるアクティブマトリクス基板から構成される表示モジュールに相当するものである。表示制御部１４２１は周辺回路部に相当するものであり、前記情報処理部１４１１で処理された情報信号を表示手段１４２２で駆動するための信号に変換して、表示手段１４２２に伝達するものである。表示手段１４２２は画素部、バックライト等に相当するものであり、伝達された情報を表示する。
【００８３】
入力部１４３は、入力制御部１４３１、及び入力手段１４３２から構成される。入力手段１４３２は、パソコンのキーボードなど、情報処理装置を操作するための情報の入力、或は、文字等の情報を入力するために使用される。前記の入力情報は、入力制御部１４３１にて、情報処理装置に利用できる情報に変換され、制御部１４１に伝達される。
【００８４】
情報記録部１４４は、インターネットからの外部情報や、入力部からの入力情報を自動的に、或は使用者の操作により、内部に記憶する。
【００８５】
（実施の形態７：作用及び効果）
本発明によりTFTの能力を高めることにより、回路サイズを抑えることができるので、アクティブマトリクス基板上の周辺回路部の面積を抑えることが可能となる。これにより、電子機器の小型化、及び低い電源電圧での駆動が可能となることから省電力化に寄与する表示パネルを実現することが可能となる。
【００８６】
（実施の形態８：構成）
図１５は、本発明の実施の形態７に係る表示モジュールを搭載する移動体通信装置の概略ブロック図である。表示モジュールを搭載する移動体通信装置の概略ブロック図である。情報処理装置としては、各種方式の携帯電話、簡易携帯電話（PHS：Personal Handyphone System）などが代表的な例である。
【００８７】
この移動体通信装置は、制御部１５１、表示部１５２、入力部１５３、通信部１５４、及び情報記録部１５５から形成され、通信部１５４を除いた構成は、実施の形態７の情報処理装置と同様である。
【００８８】
通信部１５４は、アンテナである無線通信部１５４１、及び通信制御部１５４２から形成される。通話やインターネットなどの無線情報信号は無線通信部１５４１で受け、通信制御部に伝えられ、情報処理装置に利用できる情報に変換され、制御部に伝達される。
【００８９】
通信部以外の部分の機能と働きは、情報処理装置と該当部分と同様であるため、説明を省略する。
【００９０】
（実施の形態８：作用及び効果）
本発明によりTFTの能力を高めることにより、回路サイズを抑えることができるので、アクティブマトリクス基板上の周辺回路部の面積を抑えることが可能となる。特に、移動体通信装置はその用途から小型化が重要とされるため、大きなメリットが得られる。
【００９１】
（実施の形態９：構成）
図１６は、本発明の実施の形態９に係る2以上の閾値が異なる同型のTFTから成るアクティブマトリクス基板の製造方法を示す概略断面図である。なお、本図は、左からエンハンスメント型Ｎチャネル型ＴＦＴ、デプレッション型Ｎチャネル型ＴＦＴ、デプレッション型Ｐチャネル型ＴＦＴ、エンハンスメント型Ｐチャネル型ＴＦＴを並べて示しているが、各TFTの製造方法を判りやすく説明するために４つ並べた場合について記載しているにすぎない。
【００９２】
図１６(Ａ)は、ＴＦＴのベースとなるガラス基板上に形成された４つの島状のシリコン層及びゲート絶縁物により構成されるもの（以下、「島状シリコン」と呼ぶ。）に対して、上方から、シリコン層中に正孔を増加させる効果を有する不純物をドーピングする工程の概略図である。シリコン層の上部は、電気的な絶縁性を有するゲート絶縁膜で覆われており、ゲート絶縁膜は不純物を透過させる。４つの島状シリコンの中の２つ（デプレッション型Ｎチャネル型ＴＦＴに対するものと、エンハンスメント型Ｐチャネル型ＴＦＴもの）は、不純物のドーピングを遮断するマスクで覆っている。
【００９３】
図１６(Ｂ)は、（Ａ）の工程により、マスクで覆っていなかった２つの島状シリコンは、少し正孔を含む「ｐ-」状態となり、マスクで覆っていた２つの島状シリコンは、少し電子を含む「ｎ-」状態を維持している状態を示している。
【００９４】
図１６(Ｃ)は、（Ｂ）の状態において、各シリコン層のゲート絶縁膜上にゲートを形成した後マスクをして、上方から、シリコン層中に電子を増加させる効果を有する不純物をドーピングする工程の概略図である。また、４つの島状シリコンの中の２つの島状シリコン（デプレッション型Ｐチャネル型ＴＦＴに対するものと、エンハンスメント型Ｐチャネル型ＴＦＴに対するもの）は、不純物のドーピングを遮断するマスクで覆っている。マスクで覆っていない２つの島状シリコンにおいては、ゲートがマスクの効果を有するため、ゲートが形成されていない部分にのみ、ドーピングの効果が及び、シリコン層中に電子を多く含む状態となる。
【００９５】
図１６(Ｄ)は、（Ｃ）の工程後に、（Ｃ）の工程でマスクしていた２つの島状シリコン（デプレッション型Ｐチャネル型ＴＦＴに対するものと、エンハンスメント型Ｐチャネル型ＴＦＴに対するもの）にのみ、シリコン層中に正孔を増加させる効果を有する不純物をドーピングする工程の概略図である。
【００９６】
図１６(Ｅ)は、（Ａ）から（Ｄ）の工程を経た後の状態を示している。左の２つの島状シリコンは、Ｎチャネル型ＴＦＴを形成し、チャネル部が正孔を含む「Ｐ−」シリコン層の方はエンハンスメント型Ｎチャネル型ＴＦＴを、チャネル部が電子を含む「Ｎ−」シリコン層の方はデプレッション型Ｎチャネル型ＴＦＴを形成している。
【００９７】
右の２つの島状シリコンは、Ｐチャネル型ＴＦＴを形成し、チャネル部が正孔を含む「Ｐ−」シリコン層の方はデプレッション型Ｐチャネル型ＴＦＴを、チャネル部が電子を含む「Ｎ−」シリコン層の方はエンハンスメント型Ｐチャネル型ＴＦＴを形成している。
【００９８】
上記説明は、あくまでも一例であり、（Ａ）時に正孔を少し含む「p-」シリコン層に、上方から、シリコン層中に電子を増加させる効果を有する不純物をドーピングしても同様の事が可能である。また、Ｎチャネル、Ｐチャネル各々に別のマスクを用いて制御する方法でも同様の事が可能である。また実施の形態４に記載したように、ＬＤＤを付加する工程を加えても良い。
【００９９】
なお、図１７は、電極などが施されたTFTの概略断面図を示している。
【０１００】
（実施の形態９：作用及び効果）
マスクを使用し、電子及び正孔を増加させる効果を有する不純物をドーピングする工程により、同一アクティブマトリクス基板上に、2以上の閾値が異なる同型のTFTを形成することが可能である。
【産業上の利用可能性】
【０１０１】
本発明は、TFT（Thin Film Transistor：薄膜トランジスタ）を搭載したアクティブマトリクス（Active Matrix）基板に適用可能である。また、TFTを搭載したアクティブマトリクス基板は、PCモニター、TVやDVDプレイヤー等の表示装置、PC、ノートPC、PDA等の情報処理装置、携帯電話等の移動体通信装置、携帯ゲーム機等のアミューズメント機器等に幅広く使用されている。
【図面の簡単な説明】
【０１０２】
【図１】同一基板上に画素部及び周辺回路部を形成したアクティブマトリクス基板の概略構成図である
【図２】本発明の実施の形態１に係るディクソン型電源回路である。
【図３】本発明の実施の形態１に係る閾値に対する出力電圧のシミュレーション結果である。
【図４】本発明の実施の形態２に係る４石型レベルシフト回路である。
【図５】本発明の実施の形態２に係る「レベルシフト回路閾値依存」値のシミュレーション結果である。
【図６】本発明の実施の形態３に係るリーク遮断手段付ディクソン型電源回路である。
【図７】本発明の実施の各形態に係るエンハンスメント型、及びデプレッション型のnチャネル型TFTのゲート電圧−ドレイン電流特性図である。
【図８】本発明の実施の各形態に係るエンハンスメント型、及びデプレッション型のpチャネル型TFTのゲート電圧−ドレイン電流特性図である。
【図９】本発明の実施の各形態に係るアクティブマトリクス基板上に形成されたnチャネル型TFTの概略断面図である。
【図１０】本発明の実施の各形態に係るアクティブマトリクス基板上に形成されたｐチャネル型TFTの概略断面図である。
【図１１】本発明の実施の各形態に係るアクティブマトリクス基板上に形成されたLDD（Lightly Doped Drain）領域を備えるnチャネル型TFTの概略断面図である。
【図１２】本発明の実施の形態５に係るアクティブマトリクス基板から構成される表示パネルを有する携帯電話用液晶表示モジュールの概略斜視図である。
【図１３】本発明の実施の形態６に係る表示モジュールを搭載する映像表示装置の概略ブロック図である。
【図１４】本発明の実施の形態７に係る表示モジュールを搭載する情報処理装置の概略ブロック図である。
【図１５】本発明の実施の形態８に係る表示モジュールを搭載する移動体通信装置の概略ブロック図である。
【図１６】本発明の実施の形態９に係る2以上の閾値が異なる同型のTFTから成るアクティブマトリクス基板の製造方法の概略断面図である。
【図１７】本発明の実施の各形態に係る電極などが施されたTFTの概略断面図である。
【符号の説明】
【０１０３】
１１  画素部
１２  周辺回路部
１２１  電源回路
１２２  レベルシフト回路
１２３  レベルシフト回路
１２４  画素部を水平方向に制御する駆動回路
１２５  画素部を水平方向に制御する駆動回路
【図１】
2007101757.tif 000003
【図２】
2007101757.tif 000004
【図３】
2007101757.tif 000005
【図４】
2007101757.tif 000006
【図５】
2007101757.tif 000007
【図６】
2007101757.tif 000008
【図７】
2007101757.tif 000009
【図８】
2007101757.tif 000010
【図９】
2007101757.tif 000011
【図１０】
2007101757.tif 000012
【図１１】
2007101757.tif 000013
【図１２】
2007101757.tif 000014
【図１３】
2007101757.tif 000015
【図１４】
2007101757.tif 000016
【図１５】
2007101757.tif 000017
【図１６】
2007101757.tif 000018
【図１７】
2007101757.tif 000019