(57)【要約】【課題】消費電力を削減できる画像表示装置を提供する。【解決手段】レベルシフタ群３４へ供給するイネーブル信号を増幅するためのレベルシフタ３５のイネーブル信号に、発振回路２５のパルスを利用して、レベルシフタのトータルの消費電力を削減する。画像表示装置の一方の基板上に薄膜トランジスタによって形成された、発振回路、第１のレベルシフタ３５、及び第２の複数のレベルシフタ群３４を具備し、複数のレベルシフタは、該レベルシフタの消費電力を削減するためのシャットダウン機能を備える。第１のレベルシフタは、発振回路の出力パルスによってシャットダウン機能が制御され、第２のレベルシフタ群は、第１のレベルシフタの出力パルスに従ってシャットダウン機能が制御される構成とする。【選択図】図２
2007322649.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、薄膜トランジスタを用いて形成され、マトリクス状に配置された複数の画素回路と、
前記複数の画素回路へ画像信号を伝えるための複数のデータ線と、
前記データ線と交差し、前記複数の画素回路へ走査パルスを伝えるための複数のゲート線と、
前記データ線および前記ゲート線を駆動するための駆動回路とを具備した画像表示装置であって、
前記基板上に薄膜トランジスタを用いて形成された発振回路と、
薄膜トランジスタを用いて形成された複数のレベルシフタとを具備して成り、
前記複数のレベルシフタは、該レベルシフタ自体の消費電力を削減するためのシャットダウン機能をそれぞれが具備し、
前記複数のレベルシフタは第１のレベルシフタと第２のレベルシフタ群とで構成され、
前記第１のレベルシフタの前記シャットダウン機能は前記発振回路の出力パルスにより制御され、
前記第２のレベルシフタ群の前記シャットダウン機能は前記第１のレベルシフタの出力信号により制御されることを特徴とする画像表示装置。
【請求項２】
請求項１において、
前記基板上に薄膜トランジスタを用いて形成され、前記発振回路の出力パルスを分周する分周回路を具備し、
前記分周回路は、前記発振回路の出力パルスの整数倍の長さの周期を持つ複数の交流電圧を前記画素回路に供給することを特徴とする画像表示装置。
【請求項３】
請求項２において、
前記分周回路は、複数の二分周回路とセレクタ回路により構成され、前記発振回路の出力パルスの周期の２のべき乗倍の長さの周期を持つ複数の交流電圧を前記画素回路に供給することを特徴とする画像表示装置。
【請求項４】
請求項１において、
前記基板と透明基板との１対の基板間に液晶材料が挟持され、
前記複数の画素回路は、前記液晶材料に電圧が印加されることにより、前記１対の基板で反射する光の光量または前記１対の基板を透過する光の光量を制御することを特徴とする画像表示装置。
【請求項５】
請求項４において、
前記画素回路は、少なくとも１ビットの記憶量を持ったスタティック・メモリを具備し、記憶した論理状態によって、スタティック・メモリに供給される複数の交流電圧のうちの１つを選択して前記液晶材料に印加することを特徴とする画像表示装置。
【請求項６】
請求項１において、
前記第１のレベルシフタおよび前記第２のレベルシフタ群は、外部から供給される低電圧の信号を高電圧の信号に電圧増幅することを特徴とする画像表示装置。
【請求項７】
請求項１において、
前記発振回路の出力パルスに従って前記第１のレベルシフタの出力信号をラッチするラッチ回路を具備し、前記第２のレベルシフタ群は、前記第１のレベルシフタの出力信号に代えて前記ラッチ回路の出力信号により前記シャットダウン機能が制御されることを特徴とする画像表示装置。
【請求項８】
請求項７において、
前記駆動回路は、前記第２のレベルシフタ群の出力信号によって制御されることを特徴とする画像表示装置。
【請求項９】
請求項７において、
前記ラッチ回路の出力信号を、より低電圧振幅に減衰させて外部に出力するための第３のレベルシフタをさらに具備して成ることを特徴とする画像表示装置。
【請求項１０】
請求項１において、
前記第１のレベルシフタおよび第２のレベルシフタ群は、少なくとも１つの薄膜トランジスタと少なくとも１つの抵抗配線からなるゲート接地増幅回路によって構成され、
前記薄膜トランジスタのゲート電極の電圧を制御することにより前記薄膜トランジスタのドレイン電流が制限されることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置およびその駆動回路に係り、特に液晶表示装置とその駆動回路に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶ディスプレイを代表とするアクティブマトリクス型ディスプレイは、画素毎に薄膜トランジスタ（以下、ＴＦＴと略す）を形成し、表示情報を画素毎に記憶して画像を表示する。アモルファスシリコン膜にレーザアニールを行うことによって多結晶化し、移動度を１００ｃｍ２／Ｖ・ｓ程度に高めたポリシリコン膜を利用して形成されたＴＦＴは、ポリシリコンＴＦＴと呼ばれる。このポリシリコンＴＦＴで構成した回路は、最大数ＭＨｚから数十ＭＨｚの信号で動作するため、画素のみならず、映像信号を発生するデータドライバや、走査を行うゲートドライバなどの駆動回路を、液晶表示装置などの基板上に画素を構成するＴＦＴと同一プロセスで形成することができる。
【０００３】
透過型液晶ディスプレイは、バックライトの透過光の透過率を制御することで表示を行うのに対して、反射型液晶ディスプレイは、画素の中に外光を反射する反射電極を持っており、画素に入ってくる太陽光や部屋の照明光の反射率を制御して表示を行うために、バックライトが不要である。
【０００４】
また、透過と反射の機能を兼ね備えた液晶ディスプレイは半透過型液晶ディスプレイと呼ばれる。反射型液晶ディスプレイ、あるいは、バックライトを点灯していない場合の半透過型液晶ディスプレイでは、一般的にバックライトを点灯する必要がある透過型に比べて消費電力が格段に少ないことが特徴である。
【０００５】
この低消費電力の特徴をさらに際立たせる液晶ディスプレイとして、画素メモリ内蔵型液晶ディスプレイがある。画素にメモリを内蔵していない通常の液晶ディスプレイでは、画素内でキャパシタに電荷を一時的に保持して液晶に印加する電圧を保持しているので、静止画像を表示する場合においても、定期的に電圧を上書き（リフレッシュ）してやる必要がある。
【０００６】
したがって、動画、静止画のいずれを表示している場合でも、画素にデータ信号を転送するデータ線を常時数１０ｋＨｚ程度で駆動しなくてはならないので、データ線およびそれを駆動するデータドライバで多くの電力を消費していた。静止画を表示することに重点をおいた画素メモリ内蔵型液晶ディスプレイでは、各画素内にスタティック・メモリを内蔵しているために、静止画を表示する場合にはリフレッシュ動作が不要になるので、データ線およびデータドライバで消費する電力を完全にカットすることができる。
【０００７】
図１２に、従来のメモリ内蔵型ディスプレイの構成を示す。ガラス基板１０１上に薄膜トランジスタを用いて画素回路１０２がマトリクス状に配列されている。図１２では説明を簡単にするために縦２×横２に配列された画素回路１０２を記載しているが、実際の列数、行数ともに１００以上あることが一般的である。
【０００８】
画素回路１０２は、ゲート線からの走査パルスに同期して、データ線からの画像信号をサンプリングするスタティック・メモリ１０４、スタティック・メモリ１０４の記憶状態に対応した交流電圧を表示部の液晶素子ＬＣに印加するためのセレクタ１０５から構成されている。また、ガラス基板１０１上には、薄膜トランジスタを用いて発振回路（ＯＳＣ）１０３およびバッファ回路１０８が配置されており、発振回路１０３およびバッファ回路１０８は、交流電圧ＶＬＣａおよびＶＬＣｂを全ての画素回路１０２に供給している。方形波電圧ＶＬＣａおよびＶＬＣｂは通常３０〜６０Ｈｚ程度の方形波電圧であり、互いに逆相になっている。
【０００９】
スタティック・メモリ１０４のゲート入力Ｇはゲート線ＧＬ１〜ＧＬ２に、データ入力Ｄはデータ線ＤＬ１〜ＤＬ２に接続されている。データ線ＤＬ１〜ＤＬ２にはデータドライバ１０６が、ゲート線ＧＬ１〜ＧＬ２にはゲートドライバ１０７が接続されている。
【００１０】
データドライバ１０６には、ディスプレイ外部から画像信号がシリアルに入力され（Ｓｉｇ＿ＩＮ）、それを一時的に記憶して、各データ線ＤＬ１〜ＤＬ２にパラレルに出力する機能を持っている。ゲートドライバ１０７は、データドライバ１０６の出力ＤＬ１〜ＤＬ２の信号タイミングに同期したパルスを、ゲート線ＧＬ１〜ＧＬ２に順次出力することによって、データ線ＤＬ１〜ＤＬ２上に発生した画像信号を書き込むべき横一行の画素回路１０２を指定する。
【００１１】
スタティック・メモリ１０４は、接続するゲート線に供給された走査パルスによって、接続するデータ線の画像信号を読み込む。スタティック・メモリの１ビットの記憶状態によってセレクタ１０５は供給された方形波電圧ＶＬＣａかＶＬＣｂを選択し、液晶素子ＬＣに供給する。
【００１２】
たとえば、ノーマリホワイト（印加交流電圧が小さいときに明表示となる）表示になる液晶とそれに必要な光学的構造を用いた場合を想定する。
【００１３】
セレクタ１０５が電圧ＶＬＣａを選択したときには液晶素子ＬＣを挟持する２つの電極には同相の電圧が印加されるので、印加される交流電圧は０Ｖになり、液晶素子ＬＣは白表示となる。逆にセレクタ１０５が電圧ＶＬＣｂを選択したときには液晶素子ＬＣを挟持する２つの電極には逆相の電圧が印加されるので、印加される交流電圧は高くなり、黒表示となる。メモリ内蔵型液晶表示装置のより詳細な説明は、特許文献１および特許文献２に記載されている。
【００１４】
スタティック・メモリ１０４の記憶状態によって、各画素の白表示／黒表示を決定することができるので、画像の書き換えが発生しない静止画を表示している時間に、データドライバ１０６およびゲートドライバ１０７の動作を停止することができる。これにより、データ線ＤＬ１〜ＤＬ２、ゲート線ＧＬ１〜ＧＬ２を駆動するための駆動回路消費電力を全てカットすることができるので、メモリ内蔵型液晶表示装置では、通常の液晶表示装置に比べて、静止画表示時の消費電力を大幅に削減することができる。
【００１５】
ところで、一般的には、薄膜トランジスタで形成した回路の電源電圧は、単結晶シリコンで形成したＬＳＩなどのそれに比べて高い。そのため、ガラス基板１０１上に薄膜トランジスタを用いた複数のレベルシフタ（ＬＳ）１０９を配置することが必要となる場合がある。レベルシフタ１０９は、画像表示装置の外部にあるＬＳＩから供給される小振幅な電圧信号を、大振幅な電圧信号に電圧増幅し、データドライバ１０６およびゲートドライバ１０７へ駆動信号を供給する。
【００１６】
図１３にシャットダウン機能を持ったレベルシフト回路を示す。ｎチャネルＴＦＴ１１１と負荷抵抗１１２によって、ゲート接地増幅回路が構成されている。ＶＤＤはプラス側の電源を表している。ＴＦＴ１１１のゲートには、ＴＦＴ１１１のオン／オフ状態を制御するためのイネーブル信号ＥＮＢが入力される。イネーブル信号ＥＮＢがＴＦＴ１１１をオン状態にするほど十分に高い電圧の時には、ＴＦＴ１１１には電圧増幅動作を行うのに十分なドレイン電流が流れるため、小振幅な信号Ｌ−Ｓｉｇは大振幅な信号Ｓｉｇに増幅される。
【００１７】
一方、イネーブル信号ＥＮＢがＴＦＴ１１１をオフ状態にするほど十分に低い電圧の時には、ＴＦＴ１１１に流れるドレイン電流がほぼ０になるので、図１３のレベルシフタは増幅動作をしない代わりに消費電力をほぼ０にすることができる。言い換えるならば、レベルシフタはシャットダウンされる。
【００１８】
図１４に階層構造をもったレベルシフタ群の従来の回路構成を示す。常時動作しているレベルシフタ（ＬＳ’）１２１の出力は、レベルシフタ群１２２のイネーブル入力に接続されている。レベルシフタ１２１は、入力される小振幅なイネーブル信号Ｌ−ＥＮＢを、大振幅なイネーブル信号ＥＮＢに増幅する。その大振幅なイネーブル信号ＥＮＢは、レベルシフタ群１２２の動作状態／シャットダウン状態を決定する。レベルシフタ群１２２は、イネーブル信号ＥＮＢが有効なときに、小振幅な信号Ｌ−Ｓｉｇ１〜Ｌ−Ｓｉｇ５を、大振幅な信号Ｓｉｇ１〜Ｓｉｇ５に増幅し、そうでないときには、レベルシフタ群１２２の増幅動作を停止する。この構成によって、レベルシフタ群１２２を動作する必要がないときには、小振幅なイネーブル信号Ｌ−ＥＮＢによって、レベルシフタ群１２がシャットダウンされるため、レベルシフタ群１２２の消費電力を削減することができる。このような階層構造をもったレベルシフタ群の回路構成に関する、より詳細な説明は特許文献３に記載されている。
【００１９】
【特許文献１】特開平８−１９４２０５号公報
【特許文献２】特開平８−２８６１７０号公報
【特許文献３】国際公開第ＷＯ／０３−０３６６０６号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００２０】
画像表示装置が搭載されるアプリケーションがバッテリーの電力で駆動される場合、画像表示装置の消費電力は小さいことが好ましい。特に、低消費電力を特長としているメモリ内蔵型ディスプレイでは、レベルシフタ１０９での消費電力を削減することが重要になる。図１２に示した従来のメモリ内蔵型液晶表示装置において、スタティック・メモリ１０４が情報を保持し、画像表示装置が静止画を表示している場合、データドライバ１０６およびゲートドライバ１０７は停止状態にあるので、レベルシフタ１０９は消費電力を削減するために全てシャットダウンされるべきである。
【００２１】
図１３に示したシャットダウン機能を持ったレベルシフタでは、ＥＮＢ信号に従ってＴＦＴ１１１がオフになり、ドレイン電流がカットされることで、レベルシフタの消費電力をほぼ０にすることができる。しかしながら、ＴＦＴ１１１のオン／オフ制御をするためには、イネーブル信号ＥＮＢは大振幅な信号でなくてはならない。
【００２２】
図１５にＴＦＴのゲート電圧Ｖｇｓとドレイン電流Ｉｄの関係を簡単な模式図で示す。ＴＦＴは、ゲート電圧Ｖｇｓによって、３つの状態を示し、Ｖｇｓが小さい順に、遮断領域（ａ）、サブスレッショルド領域（ｂ）、オーバースレッショルド領域（ｃ）の状態を示す。遮断領域（ａ）では、ドレイン電流Ｉｄはほぼ０に近い。一方、オーバースレッショルド領域（ｃ）では、ドレイン−ソース間電圧に比例した比較的大きいドレイン電流Ｉｄが流れる。サブスレッショルド領域（ｂ）では、その２つの状態の遷移期間であり、Ｖｇｓが増加するとＩｄは指数的に増大する。ＴＦＴ１１１がオン状態とオフ状態になるためには、ＥＮＢ信号の電圧振幅は、遮断領域（ａ）とオーバースレッショルド領域（ｃ）の間を変化できるほどＶｇｓが大きな振幅Ａである必要がある。
【００２３】
通常、薄膜トランジスタのサブスレッショルド領域は３Ｖ程度と、単結晶シリコントランジスタのそれより数倍大きいため、ＥＮＢ信号は３Ｖ以上の大振幅な信号でなくてはならない。したがって、画像表示装置に３Ｖ以下の小振幅な信号がイネーブル信号として供給される場合には、イネーブル信号を大振幅な信号に増幅するためのレベルシフタが別に必要になる。
【００２４】
図１４では、小振幅なイネーブル信号Ｌ−ＥＮＢを大振幅なイネーブル信号ＥＮＢに増幅するためのレベルシフタ１２１が示されている。レベルシフタ１２１で増幅されたイネーブル信号ＥＮＢによってレベルシフタ群１２２のシャットダウン制御がなされる。しかしながら、レベルシフタ群１２２はＬ−ＥＮＢ信号によってシャットダウンすることができるが、レベルシフタ１２１は常時動作しなくてはならないので、レベルシフタ１２１で電力を常時消費する問題が発生する。
【００２５】
そこで、本発明の目的は全てのレベルシフタ群をシャットダウンでき、消費電力をトータルとしてさらに低減可能な画像表示装置を提供することにある。
【課題を解決するための手段】
【００２６】
本明細書において開示される発明のうち代表的手段の一例を示せば下記の通りである。すなわち、本発明に係る画像表示装置は、基板上に、薄膜トランジスタを用いて形成され、マトリクス状に配置された複数の画素回路と、前記複数の画素回路へ画像信号を伝えるための複数のデータ線と、前記データ線と交差し、前記複数の画素回路へ走査パルスを伝えるための複数のゲート線と、前記データ線および前記ゲート線を駆動するための駆動回路とを具備した画像表示装置であって、
前記基板上に薄膜トランジスタを用いて形成された発振回路と、薄膜トランジスタを用いて形成された複数のレベルシフタとを具備して成り、前記複数のレベルシフタは、該レベルシフタ自体の消費電力を削減するためのシャットダウン機能をそれぞれが具備し、前記複数のレベルシフタは第１のレベルシフタと第２のレベルシフタ群とで構成され、前記第１のレベルシフタの前記シャットダウン機能は前記発振回路の出力パルスにより制御され、前記第２のレベルシフタ群の前記シャットダウン機能は前記第１のレベルシフタの出力信号により制御されることを特徴とする。
【発明の効果】
【００２７】
レベルシフタ群へ供給するイネーブル信号を増幅するためのレベルシフタのイネーブル信号に発振回路のパルスを利用するため、レベルシフタのトータルの消費電力を削減できる。画素回路の書き換えに必要な消費電力が低減できるので、画像表示装置の低消費電力化に効果がある。特に反射型液晶表示装置や半透過型液晶表示装置など、動作電力の多くが回路動作のために消費される画像表示装置において、消費電力低減の効果が得られやすい。さらに、本発明に係る画像表示装置を搭載した電子装置の消費電力を抑えることができ、付随バッテリーの稼働時間を長くする効果が得られる。
【発明を実施するための最良の形態】
【００２８】
本発明に係る画像表示装置の好適な実施例について、以下、添付図面を参照しながら詳細に説明する。
【実施例】
【００２９】
図１に、本発明の画像表示装置の構造を分解斜視図で示す。ガラス基板１の表面には、ＴＦＴを用いて形成された画素回路ＰＸがマトリクス状に配列され、その周囲には、同じくＴＦＴを用いて形成された駆動回路２が形成されている。ガラス基板１は低温ポリシリコン製造プロセスで一般的に用いられる基板であるが、表面の絶縁性が得られるならば基板の材料はガラスに限定されるものではない。ガラス基板１にはフィルム状基板３が貼り付けられており、外部からの電圧信号および駆動回路動作に必要な電圧はフィルム状基板３を通して供給される。
【００３０】
各画素回路ＰＸにオーバーラップして、表示電極４が形成され、表示電極４は画素回路ＰＸ出力と接続されている。ガラス基板１は、厚さ数μｍの液晶材料（不図示）を挟んで、もう１枚のガラス基板１１と張り合わされる。液晶の厚さは、球状のビーズ（不図示）をガラス基板１上に散布することで一定に保つことができる。ガラス基板１１の下側の表面には、透明電極１２が形成されており、この透明電極１２と、各画素回路ＰＸの表示電極４の間に液晶を挟持することによって、液晶素子ＬＣが形成される。透明電極１２はガラス基板１上に設けられた接続端子５と接続することで、駆動回路２から電圧が供給される。そして、透明電極１２と表示電極４に挟まれることで形成された液晶素子ＬＣには、透明電極１２−表示電極４間の電圧が印加される。
【００３１】
ガラス基板１１の内側表面にあって張り合わせたときに表示電極４と重なる位置には、開口部１３が設けられている。開口部１３以外の領域には遮光層が塗布されており、開口部１３以外の領域で光が透過しないようにしてある。表示電極４はアルミニウムなどの金属で形成されており、開口部１３を抜けて紙面上方向から入射される光を反射する。また、開口部１３に赤、緑、青それぞれのカラーフィルタ（不図示）を設けた場合には、画像表示装置はカラー表示が可能になる。ガラス基板１１のガラス基板１と反対側の表面には偏光板１４および位相差板１５が貼り付けられている。偏光板１４および位相差板１５の役割は、液晶素子ＬＣに異なる振幅を持った交流電圧が印加されたときに、光の反射率の比が大きく異なるようにして、それぞれ明るい表示、暗い表示として目視されるようにすることである。
【００３２】
図２に、ガラス基板１上に形成された画素回路および駆動回路の構成を示す。複数の画素回路ＰＸはマトリクス状に配置され、複数のデータ線ｄ１〜ｄ３が複数の画素回路ＰＸを紙面縦方向に互いに接続するために配置され、複数のゲート線ｇ１〜ｇ３が複数の画素回路ＰＸを紙面横方向に互いに接続するために配線されている。図２では、説明を簡単にするために、データ線の本数が３本、ゲート線の本数が３本、画素回路ＰＸの個数が３×３＝９個で記載してあるが、実際の画像表示装置ではそれらの数は縦横ともに数１００以上あり、例えば画像表示装置がカラー表示で解像度がＶＧＡである場合、データ線の本数は６４０×３（赤、緑、青の３色）＝１９２０本、ゲート線の本数が４８０本、画素回路ＰＸの個数は６４０×３×４８０＝９２１６００となる。
【００３３】
画素回路ＰＸは、データ線からの画像データをゲート線からの走査パルスに同期して記憶するスタティック・メモリ２１と、スタティック・メモリ２１の記憶状態に対応した交流電圧を表示部の液晶素子ＬＣに印加するためのセレクタ２２とから構成されている。
【００３４】
セレクタ２２が接続される液晶素子ＬＣの一方の電極には、表示電極４（図２には不図示）が使われている。また、液晶素子ＬＣのもう一方の電極には透明電極１２が使われている。
【００３５】
駆動回路２は、発振回路（ＯＳＣ）２５、分周回路（ＤＩＶ）２６、バッファアンプ２７、シフトレジスタ３１、３２、サンプリング回路３３、およびレベルシフタ回路３０で構成されている。シフトレジスタ３１は一般的な液晶表示装置のゲートドライバ回路に相当し、シフトレジスタ３２とサンプリング回路３３は一般的な液晶表示装置のデータドライバ回路に相当する回路である。発振回路２５の出力信号は、分周回路２６、レベルシフタ３５およびラッチ３６に供給される。信号ＩＮＴＣＫは、一定周期を持ったパルス波形である。分周回路２６は信号ＩＮＴＣＫを分周して、信号ＩＮＴＣＫの整数倍の周期を持った方形波をバッファアンプ２７に供給する。バッファアンプは、互いに逆相の方形波ＶＬＣａ、ＶＬＣｂを発生して、全ての画素回路ＰＸに供給する。方形波電圧ＶＬＣａは、接続端子５を通して透明電極１２にも供給される。
【００３６】
レベルシフタ回路３０は、レベルシフタ群３４、レベルシフタ３５、ラッチ３６、レベルシフタ（ＬＳ＿ＤＮ）３７で構成されている。レベルシフタ群３４は、画像表示装置に入力される小振幅な信号Ｌ−ＧＳＴ、Ｌ−ＧＣＫ、Ｌ−ＨＳＴ、Ｌ−ＨＣＫ、Ｌ−ＤＴの振幅を増幅し、シフトレジスタ３１、３２およびサンプリング回路３３に大振幅の信号を供給する。
【００３７】
シフトレジスタ３１は、ＧＳＴおよびＧＣＫ信号を入力として、ゲート線ｇ１〜ｇ３に走査パルスを出力する。シフトレジスタ３２は、ＨＳＴおよびＨＣＫ信号を入力として、サンプリング回路３３に順次サンプリングパルスを出力し、そのサンプリングパルスに同期して、サンプリング回路３３は、画像信号である信号データを各データ線にサンプリングする。レベルシフタ３５は小振幅な信号Ｌ−ＥＮＢを増幅し、ラッチ３６に供給する。ラッチ３６の出力は大振幅なＥＮＢ信号としてレベルシフタ群３４に供給され、レベルシフタ群３４のシャットダウン機能を制御する。
【００３８】
発振回路２５の出力信号ＩＮＴＣＫはレベルシフタ３５に供給され、レベルシフタ３５のシャットダウン機能を制御する。ＥＮＢ信号はレベルシフタ３７によって小振幅な信号に減衰され、信号Ｌ−ＥＮＢＯとして出力される。駆動回路２および画素回路ＰＸの電源電圧として、プラス側の電源電圧ＶＤＤとマイナス側の接地電圧ＧＮＤ（０Ｖ）が画像表示装置の外部から供給されている。
【００３９】
図３に、レベルシフタ３０の詳細な回路図を示す。レベルシフタ群３４およびレベルシフタ３５は、ＴＦＴ４１と抵抗配線４２で構成されるゲート接地増幅回路と、インバータ４３で構成されている。レベルシフタ群３４は、代表として、Ｌ−ＧＳＴとＬ−ＧＣＫ信号を増幅するためのレベルシフタの回路構成だけ記述されているが、残りのレベルシフタもこれらに並列に接続され、かつ同様な回路構成をしている。
【００４０】
ラッチ３６はネガティブエッジトリガ型・Ｄフリップフロップで構成され、発振回路２５の出力信号ＩＮＴＣＫの立下りのタイミングで入力Ｄの信号をラッチし、信号ＥＮＢに入力Ｄの値を反映する。レベルシフタ回路３７は、インバータ４７、４８および抵抗配線４５、４６で構成され、大振幅な信号である信号ＥＮＢを、小振幅な信号である信号Ｌ−ＥＮＢＯとして減衰させて出力する。
【００４１】
図４に、図３に示したレベルシフタ回路の動作波形を示す。大振幅な信号のハイレベル電圧は駆動回路の電源電圧ＶＤＤとして、小振幅な信号のハイレベル電圧は電圧ＶＨ（ここで、０Ｖ、ＶＨ、ＶＤＤの関係は、０Ｖ＜ＶＨ＜ＶＤＤ）として記載されている。信号ＩＮＴＣＫは、発振回路２５が発生するパルス幅ｔＰＷのパルスが、周期Ｔで現れるパルス波形である。
【００４２】
画像表示装置の静止画表示期間ＴＤＩＳＰは、信号Ｌ−ＥＮＢにより決定され、信号Ｌ−ＥＮＢがハイレベル電圧ＶＨに保たれているときに静止画表示期間となる。信号Ｌ−ＥＮＢが電圧ＶＨの場合に信号ＩＮＴＣＫにパルスが現れたとき、レベルシフタ３５は信号Ｌ−ＥＮＢを電圧増幅し、そして、信号ＩＮＴＣＫのパルスの立下りで、ラッチ３６はそれを記憶し、信号ＥＮＢには０Ｖが出力される。信号ＩＮＴＣＫが０Ｖの間は、ラッチ３６はＥＮＢの状態を保持し続け、レベルシフタ群３４内のＴＦＴ４１はオフ状態になっているので、レベルシフタ群３４では消費電力はほぼ０になっている。
【００４３】
画像表示装置の画像書き換えを行う画像書換え期間ＴＲＷでは、始めに信号Ｌ−ＥＮＢを０Ｖにする（時刻ｔ１）。信号Ｌ−ＥＮＢを０Ｖにしてから、信号ＩＮＴＣＫの最初のパルスの立下りで、信号ＥＮＢが電圧ＶＤＤになる（時刻ｔ２）。すると、レベルシフタ群３４内のＴＦＴ４１がオン状態になるので、レベルシフタ群３４は増幅動作ができる状態となる。同時に、信号ＥＮＢの電圧ＶＤＤは、レベルシフタ回路３７によって減衰され、信号Ｌ−ＥＮＢＯに電圧ＶＨが出力される。この動作で、画像表示装置の外部にレベルシフタ群３４が増幅動作できる状態となったことが通知される。信号Ｌ−ＥＮＢＯが電圧ＶＨになったことを受けて、シフトレジスタ３１、３２およびサンプリング回路３３を駆動するための信号Ｌ−ＧＳＴ、Ｌ−ＧＣＫ、Ｌ−ＨＳＴ、Ｌ−ＨＣＫ、Ｌ−ＤＴを入力すると、レベルシフタ群３４によって、信号ＧＳＴ、ＧＣＫ、ＨＳＴ、ＨＣＫ、ＤＴに増幅される。
【００４４】
なお、図４では小振幅な信号から大振幅な信号にレベルシフトされる信号の代表として、信号Ｌ−ＧＳＴ、Ｌ−ＧＣＫ、ＧＳＴ、ＧＣＫの波形のみが記載されている。信号Ｌ−ＥＮＢＯが電圧ＶＨである期間にレベルシフタ群３４に入力された信号のみが電圧増幅され、たとえば、Ｌ−ＧＣＫの波形のように、信号Ｌ−ＥＮＢＯが０Ｖの期間にも信号が入力されていても、その期間では電圧増幅されない。
【００４５】
書き換え動作を終了して、再び静止画表示期間に戻る際には、Ｌ−ＥＮＢを電圧ＶＨにする（時刻ｔ３）。そして、信号ＩＮＴＣＫの最初のパルスの立下りで信号ＥＮＢが０Ｖになる（時刻ｔ４）。すると、レベルシフタ群３４内のＴＦＴ４１がオフ状態になるので、レベルシフタ群３４で消費される電力は０になる。
【００４６】
画像書き換え期間ＴＲＷにおいては、電源ＶＤＤからレベルシフタ回路３０に供給される電源電流ＩＬＳは、レベルシフタ群３４の増幅動作によって多く流れる。一方、静止画表示期間ＴＤＩＳＰにおいては、レベルシフタ群３４がシャットダウンされ、レベルシフタ群３４には消費電流が発生しない。また、レベルシフタ３５には、ｔＰＷの間だけ、増幅動作するために消費電流が発生するが、その他の時間では消費電流は発生しない。したがって、消費電流の削減が要求される静止画表示期間においては、レベルシフタ３５の消費電流は、常時動作する場合に比べてｔＰＷ／Ｔ倍になるため、ｔＰＷを短くすればするほどレベルシフタ３５の消費電流は削減される。たとえば、Ｔ＝１ｍｓ、ｔＰＷ＝１μｓとすれば、レベルシフタ３５の消費電流は常時動作している場合に比べて１／１０００になる。
【００４７】
図５に、シフトレジスタ３１、３２の回路図を示す。シフトレジスタ３１は、ポジティブエッジトリガ型・Ｄフリッププロップ５１を出力Ｇ１〜Ｇ３の数だけ直列に接続することで構成される。シフトレジスタ３２も同様に、ポジティブエッジトリガ型・Ｄフリップフロップ５２を出力Ｈ１〜Ｈ３の数だけ直列に接続することで構成される。
【００４８】
図６に、図２に示した信号のうち画像書き換え動作に関係する動作波形を示す。記号Ｈはハイレベル（電圧ＶＤＤ）状態であり、Ｌはローレベル（電圧０Ｖ）の状態を表している。この波形による動作の前提として、図４の動作波形によって、レベルシフタ群３４が増幅動作可能な状態にあるものとする。
【００４９】
信号ＤＴには、図２に示した３×３のマトリクス状に配列された画素回路ＰＸに対応した２値のデジタルデータＤ１〜Ｄ９がシーケンシャルに並んでいる。信号ＤＴのデータＤ１〜Ｄ９に同期して、シフトレジスタ３２の入力ＨＣＫにクロック波形を、ＨＳＴにスタートパルスを入力することで、シフトレジスタ３２の出力Ｈ１〜Ｈ３にパルスが順次発生する。また、ＨＳＴに入力される信号に同期して、シフトレジスタ３１の入力ＧＣＫにクロック波形を、ＧＳＴにスタートパルスを入力することで、シフトレジスタ３１の出力Ｇ１〜Ｇ３に信号ＨＳＴのスタートパルスの周期と同じ時間幅を持ったパルスが、順次発生する。
【００５０】
時刻ｔ０１では、ゲート線ｇ１がハイレベルになり、図２の最上行の画素回路ＰＸのスタティック・メモリ２１がそれらに接続される各データ線の電圧の読み込みを開始する。
【００５１】
出力Ｈ１〜Ｈ３のパルスによって、サンプリング回路３３はデータＤ１〜Ｄ３をデータ線ｄ１〜ｄ３にサンプリングする（時刻ｔ１１、ｔ１２、ｔ１３）。サンプリングされたデータＤ１〜Ｄ３は、データ線ｄ１〜ｄ３が持つ寄生容量によってサンプリング後も保持される。
【００５２】
時刻ｔ０２では、ゲート線ｇ１がローレベルになり、図２の最上行の画素回路ＰＸのスタティック・メモリ２１のそれぞれの状態がデータＤ１〜Ｄ３の値として確定する。また、時刻ｔ０２では、ゲート線ｇ２がハイレベルになり、中央行の画素回路ＰＸのスタティック・メモリ２１がそれらに接続される各データ線の電圧の読み込みを開始する。
【００５３】
時刻ｔ０３では、サンプリング回路３３の同様な動作によって、中央行の画素回路ＰＸのスタティック・メモリ２１のそれぞれの状態がデータＤ４〜Ｄ６の値として確定する。
さらに時刻ｔ０４では、同様な動作によって、最下行の画素回路ＰＸのスタティック・メモリ２１のそれぞれの状態がデータＤ７〜Ｄ９の値として確定する。
【００５４】
以上の動作によって、全ての画素回路ＰＸ内のスタティック・メモリの状態が書き換えられる。その後、図４に示した動作波形によって、画像表示装置は消費電力を削減した静止画表示期間ＴＤＩＳＰに移行することができる。
【００５５】
図７に、発振回路２５の回路図を示す。発振回路２５は、インバータ６１〜６３、キャパシタＣ１、抵抗Ｒ１で構成されるＣＲ発振回路（ＣＲ＿ＯＳＣ）と、インバータ６４〜６６、ＡＮＤゲート６７、キャパシタＣ２、抵抗Ｒ２で構成される微分回路（ＤＩＦＦ＿ＣＫＴ）によって構成される。ＣＲ発振回路は周期Ｔをもった方形波を発生し、微分回路はその方形波を周期Ｔ、パルス幅ｔＰＷを持ったパルス波形に変換してＩＮＴＣＫに出力する。
【００５６】
周期Ｔ≒２．２・Ｃ１・Ｒ１であり、パルス幅ｔＰＷ≒Ｃ２・Ｒ２である。例えば、Ｃ１・Ｒ１＝４５０・Ｃ２・Ｒ２となるように、Ｃ１、Ｒ１、Ｃ２、Ｒ２を設定することで、ＩＮＴＣＫ出力にはパルス幅ｔＰＷ≒１／１０００Ｔとなるパルス波形が発生する。例えば、Ｃ１＝１０ｐＦ、Ｒ１＝４５ＭΩ、Ｃ２＝１ｐＦ、Ｒ２＝１ＭΩとすることで、ＩＮＴＣＫ出力には、周期Ｔ≒１ｍｓ、パルス幅ｔＰＷ≒１μｓのパルス波形が発生する。
【００５７】
図８に、分周回路２６およびバッファアンプ２７の回路図を示す。バッファアンプ２７は、バッファ７５とインバータ７６で構成され、分周回路２６は、二分周回路７１が複数回路直列に接続されることによって構成される。二分周回路７１のそれぞれは、ネガティブエッジトリガ型・Ｄフリップフロップ７２とインバータ７３によって構成される。１回路分の二分周回路７１によって、入力信号は２倍の周期の信号に分周されて出力されるため。ｎ回路直列接続された二分周回路７１によって、入力信号ＩＮＴＣＫは、ＩＮＴＣＫの周期Ｔの２のｎ乗の周期を持つ方形波に分周される。
【００５８】
例えば、周期Ｔ＝１ｍｓでｎ＝５の場合、分周された信号の周波数ｆＤＩＶ＝３１．２５Ｈｚとなり。液晶交流化に使用する電圧ＶＬＣａおよびＶＬＣｂにとって都合の良い周波数とすることができる。また、さらなる電力削減のために、液晶交流電圧ＶＬＣａおよびＶＬＣｂの周波数ｆＬＣを低減する場合には、さらに二分周回路７１の段数を延長し、セレクタ７４を設けることによって、用途に応じて異なる周期の方形波の周波数を選択して出力することができる。
【００５９】
図９に、バッファアンプ２７から出力される電圧ＶＬＣａおよびＶＬＣｂの電圧波形を示す。電圧ＶＬＣａおよびＶＬＣｂは、周期ＴＬＣで極性が切り替わる方形波である。電圧ＶＬＣｂは電圧ＶＬＣａの反転信号である。周期ＴＬＣは、分周回路２６の出力方形波の周波数ｆＤＩＶで決まり、ＴＬＣ＝１／（２・ｆＤＩＶ）となる。
【００６０】
図１０に、画素回路ＰＸを構成するスタティック・メモリ２１とセレクタ２２の回路図を示す。スタティック・メモリ２１は、データ線のデータをラッチするためのｎチャネルＴＦＴ８１と、メモリ本体を構成するｎチャネルＴＦＴ８２、８３、ｐチャネルＴＦＴ８４、８５で構成される。セレクタ２２は、ｎチャネルＴＦＴ８６、８７、ｐチャネルＴＦＴ８８、８９で構成される。
【００６１】
画像書き換え期間ＴＲＷにおいては、ゲート線に接続した端子Ｇに走査パルスが供給された瞬間にＴＦＴ８１がオン状態になり、データ線が接続された端子Ｄに入力される２値のデジタル画像信号に従って、ＴＦＴ８２〜８５で構成されるメモリの状態が更新される。静止画表示期間ＴＤＩＳＰにおいては、ＴＦＴ８２〜８５で構成されるメモリの状態によって、ＴＦＴの８６および８８、あるいは、ＴＦＴ８７および８９のどちらかのペアがオン状態になる。
【００６２】
ＴＦＴ８６および８８がオン状態のときは、液晶素子ＬＣの両端の電極には同じ電圧波形ＶＬＣａが供給されるために、液晶素子ＬＣに印加される交流電圧は０Ｖとなり、液晶素子ＬＣは白表示として目視される。一方、ＴＦＴ８７および８９がオン状態のときは、液晶素子ＬＣの両端の電極には互いに逆相の電圧波形ＶＬＣａおよびＶＬＣｂが供給されるために、液晶素子ＬＣに印加される交流電圧はＶＤＤとなり、液晶素子ＬＣは黒表示として目視される。
【００６３】
図１に示した本発明の実施例は、液晶材料の光学特性を利用して画像を表示する液晶表示装置として記載されているが、液晶材料以外の光学特性を利用して表示を行う画像表示装置であってもかまわない。また、図２に示した画素回路および駆動回路は、基板上に発光素子を形成した自発光型ディスプレイを駆動することも可能である。
【００６４】
図１１は、本発明の実施例を適用したモバイル用電子機器を示している。モバイル用電子機器９１には、本発明の画像表示装置９０の他に、アンテナ９２、マイク９３、スピーカ９４、撮像素子９５、オーディオ再生ボタン９６を装備している。また、モバイル用電子機器９１には、電力を供給するためのバッテリー９７が内蔵されている。本発明の画像表示装置９０は、静止画を表示しているときのレベルシフタ回路の電力を削減することができるために、モバイル用電子機器９１の消費電力が低減され、バッテリー９７の稼働時間を長くすることができるか、あるいは、バッテリー９７を小型化することでモバイル用電子機器９１のサイズを小さくすることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の画像表示装置の構造を示す分解斜視図。
【図２】ガラス基板１上に形成された画素回路および駆動回路の構成を示す図。
【図３】レベルシフタ３０の詳細な回路図。
【図４】図３に示したレベルシフタ回路の動作波形図。
【図５】シフトレジスタ３１、３２の回路図。
【図６】図２に示した信号のうち画像書き換え動作に関係する信号の動作波形図。
【図７】発振回路２５の回路図。
【図８】分周回路２６およびバッファアンプ２７の回路図。
【図９】バッファアンプ２７から出力される電圧ＶＬＣａおよびＶＬＣｂの電圧波形図。
【図１０】画素回路ＰＸを構成するスタティック・メモリ２１とセレクタ２２の回路図。
【図１１】本発明の実施例を適用したモバイル用電子機器を示す図。
【図１２】従来のメモリ内蔵型ディスプレイの構成を示す図。
【図１３】シャットダウン機能を持ったレベルシフト回路を示す図。
【図１４】階層構造をもったレベルシフタ群の従来の回路構成を示す図。
【図１５】ＴＦＴのゲート電圧Ｖｇｓとドレイン電流Ｉｄの関係を示した模式図。
【符号の説明】
【００６６】
１，１１…ガラス基板、２…駆動回路、３…フィルム状基板、４…表示電極、５…接続端子、１２…透明電極、１３…開口部、１４…偏光板、１５…位相差板、２１…スタティック・メモリ、２２…セレクタ、２５…発振回路、２６…分周回路、２７…バッファアンプ、３０…レベルシフタ回路、３１、３２…シフトレジスタ回路、３３…サンプリング回路、３４…レベルシフタ群、３５…レベルシフタ、３６…ラッチ（ネガティブエッジ型・Ｄフリップフロップ）、３７…レベルシフタ、４１…ＴＦＴ、４２…抵抗配線、４３…インバータ、４５、４６…抵抗配線、４７、４８…インバータ、５１、５２…ポジティブエッジ型・Ｄフリップフロップ、６１〜６６…インバータ、６７…ＡＮＤゲート、７１…二分周回路、７２…ネガティブエッジ型・Ｄフリップフロップ、７３インバータ、７４…セレクタ、７５…バッファ、７６…インバータ、８１〜８９…ＴＦＴ、９０…画像表示装置、９１…モバイル用電子機器、９２…アンテナ、９３…マイク、９４…スピーカ、９５…撮像素子、９６…オーディオ再生ボタン、９７…バッテリー、１０１…ガラス基板、１０２…画素回路、１０３…発振回路、１０４…スタティック・メモリ、１０５…セレクタ、１０６…データドライバ、１０７…ゲートドライバ、１０８…バッファアンプ、１０９…レベルシフタ、１１１…ＴＦＴ、１１２…負荷抵抗、１２１…レベルシフタ、１２２…レベルシフタ群、ＧＬ１〜ＧＬ２、ｇ１〜ｇ３…ゲート線、ＤＬ１〜ＤＬ２、ｄ１〜ｄ３…データ線、ＬＣ…液晶素子、ＰＸ…画素回路。
【図１】
2007322649.tif 000003
【図２】
2007322649.tif 000004
【図３】
2007322649.tif 000005
【図４】
2007322649.tif 000006
【図５】
2007322649.tif 000007
【図６】
2007322649.tif 000008
【図７】
2007322649.tif 000009
【図８】
2007322649.tif 000010
【図９】
2007322649.tif 000011
【図１０】
2007322649.tif 000012
【図１１】
2007322649.tif 000013
【図１２】
2007322649.tif 000014
【図１３】
2007322649.tif 000015
【図１４】
2007322649.tif 000016
【図１５】
2007322649.tif 000017