(57)【要約】      （修正有）【課題】大気中で安定かつ実用的な半導体特性を有し、またアンバイポーラー特性を有する電界効果トランジスタを提供する事。【解決手段】絶縁体層４と、それにより隔離されたゲート電極５及びその絶縁体層４に接するように設けられたソース電極１とドレイン電極３を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層２−１及び電子輸送型の半導体層２−２の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタ。【選択図】図１
2007273594.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタ。
【請求項２】
電子輸送特性を有する請求項１に記載の電界効果トランジスタ。
【請求項３】
アンバイポーラー特性を有する請求項１または請求項２に記載の電界効果トランジスタ。
【請求項４】
第１層および第２層として形成する半導体層の厚さが、それぞれ最小値で１ｎｍ、最大値でソース電極及びドレーン電極の厚さの約５０％であることを特徴とする請求項１に記載の電解効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関する。更に詳しくは、本発明は絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタに関する。
【背景技術】
【０００２】
電界効果トランジスタは、一般に、基板上の半導体材料にソース電極、ドレイン電極、及びこれらの電極と絶縁体層を介してのゲート電極等を設けた構造を有しており、論理回路素子として集積回路に使用されるほか、スイッチング素子などにも幅広く用いられている。現在、電界効果トランジスタには、シリコンを中心とする無機系の半導体材料が使われており、特にアモルファスシリコンを用いて、ガラスなどの基板上に作成された薄膜トランジスタがディスプレイ等に利用されている。このような無機の半導体材料を用いた場合、電界効果トランジスタの製造時に高温や真空で処理する必要があり、高額な設備投資や、製造に多くのエネルギーを要するため、コストが非常に高いものとなっている。又、これらにおいては電界効果トランジスタの製造時に高温に曝されるために基板にはフィルムやプラスチックのような耐熱性が十分でない基板を利用する事が出来ず、その応用が制限されている。
【０００３】
これに対して、電界効果トランジスタの製造時に高温での処理を必要としない有機の半導体材料を用いた電界効果トランジスタの研究、開発が行われている。有機材料を用いることにより、低温プロセスでの製造が可能になり、基板の選択が容易になる。その結果、フレキシブル性に優れ、且つ軽量で、壊れにくい電界効果トランジスタの作成が可能になる。また電界効果トランジスタの作成工程において、溶液の塗布、インクジェットなどによる印刷等の手法を採用する事により、大面積の電界効果トランジスタを低コストで製造できる可能性がある。また有機の半導体材料用の化合物としては、様々なものが選択可能であり、その特性を活かした、これまでに無い機能の発現が期待されている。
有機化合物を半導体材料として用いた例としては、これまで各種の検討がなされており、例えばペンタセン、チオフェン又はこれらのオリゴマーやポリマーを利用したものが正孔輸送型（Ｐ型）特性を有する材料としてすでに知られている（特許文献１及び２参照）。ペンタセンは５個のベンゼン環が直線状に縮合したアセン系の芳香族炭化水素であり、これを半導体材料として用いた電界効果トランジスタは、現在実用化されているアモルファスシリコンに匹敵する電荷の移動度（キャリア移動度）を示すことが報告されている。しかしその性能は使用する環境により動作しなくなるなど安定性に問題がある。特に大気中で半導体特性を測定すると、酸素や水分等の影響により大きくキャリア移動度が低下してしまうため、真空下での測定が必要であった。また実用上、信頼性確保のためには高価なパッシベーション技術を使用するなどコストの上昇が問題となっていた。またチオフェン系の化合物を用いた場合においても同様の問題点があり、それぞれ実用性の高い材料とは言いがたい現状である。そのため大気中で安定な材料の開発や大気中で安定な素子構造の開発が望まれている。
また電子輸送型（Ｎ型）特性を有する有機半導体材料としてはフッ素化ペンタセンやフッ素化フタロシアニン、Ｃ６０、ペリレンテトラカルボン酸無水物及びそのイミド誘導体、ナフタレンテトラカルボン酸無水物及びそのイミド誘導体、ジシアノピラジノキノキサリン誘導体などが挙げられる。しかしこのＮ型有機半導体材料はＰ型材料に比べ、まだ研究開発が遅れており、その種類が限られており、総じてキャリア移動度が低く、化合物自体のコストや安定性などにも問題が多く残っている。より良好な特性のＮ型有機半導体が得られれば、Ｐ型有機半導体との組み合わせにおいて、回路設計の自由度が向上し、より小型で低消費電力の有機電子回路（相補型集積回路：ＣＭＯＳ）の実用化の可能性が高くなるため、この開発も重要である。
【０００４】
一方、同一素子上で、ゲート電圧の極性を変えることにより、Ｎ型でもＰ型でも駆動するアンバイポーラー型電界効果トランジスタが注目されている。この実現により上記のＰ型とＮ型を別々に組み合わせるよりも、非常に簡便にＣＭＯＳ回路の作製が可能となり、その他の応用にも道が開けてくると考えられる。
特許文献４にはカーボンナノチューブなどからなる薄膜トランジスタが開示されている。
また特許文献５には有機導電材料層を含む電界効果型トランジスタが開示されている。
従来、アンバイポーラー型電界効果トランジスタの作製には、上記のペンタセンとフッ素化ペンタセンを用いたり、ペンタセンとＣ６０を用いたり、フタロシアニンとフッ素化フタロシアニンを用いて、それぞれを積層や混合する報告がなされている。（非特許文献１及び非特許文献２、非特許文献３、非特許文献４参照）また単一の材料を用いて、仕事関数の低いカルシウムを電極に用いる事などにより、アンバイポーラー型電界効果トランジスタが作製出来ることが示されている。
また非特許文献５にはペンタセン層とＣ６０層を層構造として有する電界効果トランジスタが開示されている。
しかしこれらの素子は、Ｎ型、Ｐ型の両極性とも、またはどちらかの極性が実用的な水準の移動度をしていない事や、大気中での測定時には特性が急激に落ちてしまう。そのためにも大気中でも使用できる実用的なアンバイポーラー型電界効果トランジスタの開発が望まれている。
【０００５】
【特許文献１】特開２００１−９４１０７号
【特許文献２】特開平６−１７７３８０号
【特許文献３】特開２００５−１５０４１０号
【特許文献４】特開２００６−４９５７７号
【非特許文献１】J.AM.CHEM.SOC.  2004, 126, 8138-8140
【非特許文献２】APPL.PHYS.LETT. 86, 253505 (2005)
【非特許文献３】APPL.PHYS.LETT. 87, 093507 (2005)
【非特許文献４】Proceedings of SPIE-The International Society for Optical Engineering (2005), 5940(Organic Field-Effect Transistors IV) 209-218.
【非特許文献５】APPL.PHYS.LETT. 85, 4765 (2004)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は実用的な水準の電荷移動度を有し、大気中での安定性に優れた電界効果トランジスタを提供し、さらにアンバイポーラー特性を有する電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者等は、上記課題を解決すべく鋭意検討の結果、絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタにより、大気中で安定かつ実用的な半導体特性を有し、またアンバイポーラー特性を有することを見出し、本発明を完成させるに至った。
【０００８】
即ち、本発明の構成は以下の通りである。
（１）絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に、、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタ、
（２）
電子輸送特性を有する（１）に記載の電界効果トランジスタ、
（３）
アンバイポーラー特性を有する（１）または（２）に記載の電界効果トランジスタ、
（４）
第１層および第２層として形成する半導体層の厚さが、それぞれ最小値で１ｎｍ、最大値でソース電極及びドレーン電極の厚さの約５０％であることを特徴とする請求項１に記載の電解効果トランジスタ。
【発明の効果】
【０００９】
本発明により、大気中で安定かつ実用的な半導体特性を有する電界効果トランジスタが得られ、またアンバイポーラー特性を有する電界効果トランジスタを提供する事が出来た。
【発明を実施するための最良の形態】
【００１０】
本発明を詳細に説明する。
本発明はボトムコンタクト型構造の電極基板上に、、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする電界効果トランジスタである。
正孔輸送型の半導体層に使用される半導体材料の説明をする。本半導体層は正孔輸送型（Ｐ型）の半導体として機能し、これに用いられる材料としては、正孔を輸送する材料であれば特に制限されないが、ペンタセンが最も好ましい。用いうる一般的なＰ型の有機半導体材料を例示すると、低分子系材料として、ペンタセン及びその誘導体、アントラセン誘導体、チオフェンの誘導体（例えばチオフェンのオリゴマー、チオフェンとフェニレンのオリゴマー、ベンゾチオフェンやベンゾジチオフェンの誘導体など）やそのセレン類縁体、ポルフィリン誘導体、フタロシアニン誘導体、アントラジチオフェン誘導体、ナフトチオフェン誘導体などが挙げられる。高分子材料としてはポリチオフェン誘導体、ポリチエニレンビニレン誘導体、チオフェン−フルオレンのコポリマー、フェニレン−ビニレンのコポリマーなどが挙げられる。
好ましい物として、ペンタセン及びその誘導体やチオフェン誘導体オリゴマー、及びその誘導体、ポリチオフェンの誘導体、フェニレン−ビニレンのコポリマーなどが挙げられる。更に好ましくはペンタセン及びその誘導体が挙げられる。また正孔輸送する材料は一般的にその材料のイオン化ポテンシャルがパラメーター値が重要である。本発明に使用する材料のイオン化ポテンシャルは測定装置ＡＣ−１（理研計器）による測定にて、一般的には５．６ｅＶ以下好ましくは５．３ｅＶ以下が望ましい。
使用される電子輸送型（Ｎ型）半導体材料の説明をする。電子輸送型（Ｎ型）の半導体材料としては、電子を輸送する材料であれば特に制限されないが、一般的なＮ型の有機半導体材料で良い、例示をするとナフタレン誘導体（ナフタレンテトラカルボン酸無水物やそのイミド化物など）、ペリレン誘導体（ペリレンテトラカルボン酸無水物（ＰＴＣＤＡ）やそのイミド化物（ＰＴＣＤＩ）、ビスベンゾイミダゾール誘導体（ＰＴＣＢＩ）など）、ペンタセンのフッ素化物、フタロシアニンのフッ素化物、オリゴチオフェンのフッ化アルキル誘導体、フラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質が挙げられる。またこれらフラーレン等の好ましくはフラーレン類及びカーボンナノチューブ、カーボンナノホーンなどのかご状炭素ナノ物質やペリレン誘導体が挙げられる。さらに好ましくはＣ６０やＣ７０などのフラーレンが挙げられる。
【００１１】
次に、本発明の電界効果トランジスタ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、以下ＦＥＴと略することがある）は、半導体に接して２つの電極（ソース電極及びドレイン電極）があり、その電極間に流れる電流を、ゲート電極と呼ばれるもう一つの電極に印加する電圧で制御するものである。
【００１２】
一般に、電界効果トランジスタはゲート電極が絶縁膜で絶縁されている構造（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＭＩＳ構造）がよく用いられる。絶縁膜に金属酸化膜を用いるものはＭＯＳ構造と呼ばれる。他には、ショットキー障壁を介してゲート電極が形成されている構造（ＭＥＳ）のものもあるが、有機半導体材料を用いたＦＥＴの場合、ＭＩＳ構造がよく用いられる。
【００１３】
以下、図を用いて本発明の電界効果トランジスタについてより詳細に説明するが、本発明はこれら構造には限られない。
図１に、本発明のボトムコンタクト型の電界効果トランジスタの模式図を示す。本模式図においては半導体層が３層の積層構造を有する場合を例示した。１がソース電極、２−１が半導体第１層、２−２が半導体第２層、２−３が半導体第３層、３がドレイン電極、４が絶縁体層、５がゲート電極、６が基板をそれぞれ表す。尚、各層や電極の配置は、素子の用途により適宜選択できる。
【００１４】
各態様例における各構成要素につき説明する。
基板６は、その上に形成される各層が剥離することなく保持できることが必要である。例えば樹脂板やフィルム、紙、ガラス、石英、セラミックなどの絶縁性材料、金属や合金などの導電性基板上にコーティング等により絶縁層を形成した物、樹脂と無機材料など各種組合せからなる材料等が使用しうる。使用しうる樹脂フィルムの例としては、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリアミド、ポリイミド、ポリカーボネート、セルローストリアセテート、ポリエーテルイミドなどが挙げられる。樹脂フィルムや紙を用いると、素子に可撓性を持たせることができ、フレキシブルで、軽量となり、実用性が向上する。基板の厚さとしては、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。  
【００１５】
ソース電極１，ドレイン電極３，ゲート電極５には導電性を有する材料が用いられる。例えば、白金、金、銀、アルミニウム、クロム、タングステン、タンタル、ニッケル、コバルト、銅、鉄、鉛、錫、チタン、インジウム、パラジウム、モリブデン、マグネシウム、カルシウム、バリウム、リチウム、カリウム、ナトリウム等の金属及びそれらを含む合金；ＩｎＯ2、ＺｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性酸化物；ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレン、ポリジアセチレン等の導電性高分子化合物；シリコン、ゲルマニウム、ガリウム砒素等の半導体；カーボンブラック、フラーレン、カーボンナノチューブ、グラファイト等の炭素材料等が使用しうる。また、導電性高分子化合物や半導体にはドーピングが行われていても良い。その際のドーパントとしては、例えば、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、リチウム、ナトリウム、カリウム等の金属原子等が用いられる。また、上記材料にカーボンブラックや金属粒子などを分散した導電性の複合材料も用いられる。  これらの材料は電極の仕事関数を変化させる事が出来、電子及び正孔の移動度の調整する事が可能になる。
またソースとドレイン電極間の距離（チャネル長）が素子の特性を決める重要なファクターとなるが、通常１００μｍ以下、好ましくは５０μｍ以下であり、ソースとドレイン電極間の幅（チャネル幅）は通常２０００μｍ以下、好ましくは１０００μｍ以下となる。またこのチャネル幅は電極の構造がくし型の構造になる時などは、さらに長いチャネル幅を形成しても良い。
ソース及びドレイン電極それぞれの構造（形）について説明する。ソースとドレイン電極の構造はそれぞれ同じであっても、異なっていても良い。ボトムコンタクト構造を有するため、一般的にはリソグラフィー法を用いて作成し、直方体に形成するのが好ましい。電極の長さは前記のチャネル幅と同じでよい。電極の幅は特に規定は無いが、安定してできる範囲で素子の面積を小さくするために短い方が好ましい。通常は１０００μｍ以下で好ましくは５００μｍ以下である。電極の厚さは、通常１ｎｍ〜１μｍであり、好ましくは５ｎｍ〜０．５μｍであり、より好ましくは１０ｎｍ〜０．２μｍである。
各電極１、３、５には配線が連結されているが、配線も電極とほぼ同様の材料により作製される。
【００１６】
絶縁体層４としては絶縁性を有する材料が用いられる。例えば、ポリパラキシリレン、ポリアクリレート、ポリメチルメタクリレート、ポリスチレン、ポリビニルフェノール、ポリアミド、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体；二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物；ＳｒＴｉＯ3、ＢａＴｉＯ3等の強誘電性酸化物；窒化珪素、窒化アルミニウム等の窒化物；硫化物；フッ化物などの誘電体、あるいは、これら誘電体の粒子を分散させたポリマー等が使用しうる。絶縁体層４の厚さは、材料によって異なるが、通常０．１ｎｍ〜１００μｍ、好ましくは０．５ｎｍ〜５０μｍ、より好ましくは５ｎｍ〜１０μｍである。
【００１７】
半導体層の材料としては前記した通り、正孔輸送型（Ｐ型）材料と電子輸送型（Ｎ型）材料が用いられ、各々の材料が積層構造をとる。電界効果トランジスタの特性を改善したり他の特性を付与するために、必要に応じて他の半導体材料や各種添加剤が混合や積層されていても良い。例えば積層構造の層のうちの一層がＰ型材料とＮ型材料の混合であったり、Ｐ型とＰ型、Ｎ型とＮ型材料をそれぞれ混合した膜であっても良い。
本発明のトランジスタにおいては、正孔輸送型の半導体層及び電子輸送型の半導体層の少なくとも２層を含み、かつ該半導体層が少なくとも３層またはそれ以上積層されている事を特徴とする。
積層するように形成する本発明の各半導体層の厚さは、必要な機能を失わない範囲で、薄いほど好ましい。所定以上の厚さがあれば素子の特性は半導体層の厚さに依存しない一方、厚さが厚くなると漏れ電流が増加してくることもあるためである。必要な機能を示すために、通常、１ｎｍ〜１０μｍ、好ましくは５ｎｍ〜５μｍ、より好ましくは１０ｎｍ〜３μｍである。それぞれの厚さは必要な機能を失わない範囲で任意に調整できる。各層の厚さは通常０．５ｎｍ〜１０μｍで好ましくは１ｎｍ〜３μｍである。またこれの材料の混合比率や厚さを調整する事で、電子及び正孔の移動度が変化すると考えられ、良好な特性を有する電界効果トランジスタが得られる。
本発明の電界効果トランジスタにおいては、ソース電極及びドレイン電極の厚さの範囲においてｐ型及びｎ型の少なくとも２層の半導体層を形成し得ることが好ましい。また第１層として形成する半導体層の厚さは上記の要件を満たせば特に制限されないが、好ましくは最小値でおよそ１ｎｍ、最大値では該電極の厚さの約５０％程度、より好ましくは最小値で１ｎｍ、最大値では該電極の厚さの約４０％程度、さらに好ましくは最小値で５ｎｍ、最大値では該電極の厚さの約３０％程度である。
すなわち該電極の厚さが４０ｎｍと仮定した場合について、より具体的に述べると、ｐ型及びｎ型の各半導体層の厚さは好ましくは１ｎｍ〜２０ｎｍ程度、より好ましくは１ｎｍ〜１６ｎｍ程度、さらに好ましくは５ｎｍ〜１２ｎｍ程度である。
積層する半導体層の各厚さが、必要な機能を失わない範囲でソース電極及びドレイン電極の厚さよりも充分に薄い場合には、それら各半導体の層をソース電極及びドレイン電極の厚さの範囲で多層構造とすることが容易である。少なくとも積層された半導体層のうちの第１層及び第２層が該電極の厚さの範囲に形成されていれば、第３層以降に積層される各層は必ずしも該電極の厚さの範囲に形成されていなくとも良い。例えば該電極の厚さが４０ｎｍであり、半導体層の厚さが５ｎｍの場合には、理論上、該電極の厚さの範囲に積層しうる半導体層は８層となる。
ソース電極及びドレイン電極の厚さについて特に制限は無いが、おおよそ１０〜５００ｎｍ、好ましくは２０〜２００ｎｍ、更に好ましくは３０〜１００ｎｍである。
半導体を積層する順番は特に規定は無く、Ｐ型が先でもＮ型が先でも良いが、通常は絶縁層にＰ型半導体材料が接するように先に積層するほうが好ましい。３層以上積層する場合の順番についても特に規定は無いが、３層型の場合、Ｐ型−Ｎ型−Ｐ型の順番、Ｎ型−Ｐ型−Ｎ型の順番、Ｐ型−Ｎ型−Ｎ型の順番、Ｐ型−Ｐ型−Ｎ型の順番、Ｐ型−（Ｐ型とＮ型の混合層）型−Ｐ型の順番やＮ型−（Ｐ型とＮ型の混合層）型−Ｎ型の順番などが挙げられる。４層型の場合はＰ型−Ｎ型−Ｐ型−Ｎ型の順番、Ｎ型−Ｐ型−Ｎ型−Ｐ型の順番、Ｐ型−Ｐ型−Ｎ型−Ｐ型の順番、Ｐ型−（Ｐ型とＮ型の混合層）型−Ｎ型−Ｎ型の順番などのバリエーションが挙げられる。上記したように５層以上でももちろん良い。層数が多いと膜の大気中の安定性などの信頼性が向上する傾向にある。
なお図１においては便宜上、２−１で表される半導体第１層のみがソース及びドレイン電極に接しているように描写されているが、本発明においては２−２及び２−３で表される半導体第２層及び第３層についても該電極に直接接触していることも考えられ、これは上記のように３層以上の半導体層が積層構造を形成している場合であっても同様である。
【００１８】
本発明の電界効果トランジスタには各層の間や素子の外面に必要に応じて他の層を設けることができる。例えば、半導体層上に直接または他の層を介して、保護層を形成すると、湿度や酸素などの外気の影響を小さくすることができ、また、素子のＯＮ／ＯＦＦ比を上げることが出来るなど、電気的特性を安定化できる利点もある。
保護層の材料としては特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく用いられ、特に、酸素や水分の透過率や吸水率の小さな樹脂（ポリマー）が好ましい。近年、有機ＥＬディスプレイ用に開発されている保護材料も使用が可能である。保護層の厚さは、その目的に応じて任意の厚さを採用できるが、通常１００ｎｍ〜１ｍｍである。
【００１９】
また半導体が積層される基板または絶縁体層上などに表面処理を行うことにより、素子の特性を向上させることが可能である。例えば基板表面の親水性／疎水性の度合いを調整することにより、その上に成膜される膜の膜質を改良しうる。特に、有機半導体材料は分子の配向など膜の状態によって特性が大きく変わることがある。そのため、基板表面処理によって、基板とその後に成膜される半導体層との界面部分の分子配向が制御され、キャリア移動度等の特性が改良されるものと考えられる。このような基板処理としては、例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等による疎水化処理、塩酸や硫酸、酢酸等による酸処理、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等によるアルカリ処理、オゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュア・ブロジェット膜の形成処理、その他の絶縁体や半導体の薄膜の形成処理、機械的処理、コロナ放電などの電気的処理、又繊維等を利用したラビング処理等が挙げられる。
【００２０】
これらの態様において各層を設ける方法としては、例えば真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等が適宜採用できる。
【００２１】
次に、本発明に係る電界効果トランジスタの製造方法について、図２に基づき以下に説明する。なお図２は模式図であり、一例として半導体層が３層からなるものを挙げた。
（基板及び基板処理）
基板６上に必要な層や電極を設けることで作製される（図２（１）参照）。基板としては上記で説明したものを用いうる。この基板上に前述の表面処理などを行う事も可能である。基板６の厚さは、必要な機能を妨げない範囲で薄い方が好ましい。材料によっても異なるが、通常１μｍ〜１０ｍｍであり、好ましくは５μｍ〜５ｍｍである。又、必要により、基板に電極の機能を持たせるようにしてもよい。
【００２２】
（ゲート電極の形成）
基板６上にゲート電極５を形成する（図２（２）参照）。電極材料としては上記で説明したものが用いられる。 電極膜を成膜する方法としては、各種の方法を用いることが出来、例えば真空蒸着法、スパッタ法、塗布法、熱転写法、印刷法、ゾルゲル法等が採用される。成膜時又は成膜後、所望の形状になるよう必要に応じてパターニングを行うのが好ましい。パターニングの方法としても各種の方法を用いうるが、例えばフォトレジストのパターニングとエッチングを組み合わせたフォトリソグラフィー法等が挙げられる。又、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれら手法を複数組み合わせた手法を利用し、パターニングすることも可能である。ゲート電極５の厚さは、材料によっても異なるが、通常０．１ｎｍ〜１０μｍであり、好ましくは０．５ｎｍ〜５μｍであり、より好ましくは１ｎｍ〜３μｍである。又、ゲート電極と基板を兼ねる場合は上記の厚さより大きくてもよい。
【００２３】
（絶縁体層の形成）
ゲート電極５上に絶縁層４を形成する（図２（３）参照）。絶縁体材料としては上記で説明したもの等が用られる。絶縁体層４を形成するにあたっては各種の方法を用いうる。例えばスピンコーティング、スプレーコーティング、ディップコーティング、キャスト、バーコート、ブレードコーティングなどの塗布法、スクリーン印刷、オフセット印刷、インクジェット等の印刷法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法などのドライプロセス法が挙げられる。その他、ゾルゲル法やアルミニウム上のアルマイト、シリコンの熱酸化膜のように金属上に酸化物膜を形成する方法等が採用される。  
尚、絶縁体層と半導体層が接する部分においては、両層の界面で半導体分子を良好に配向させるために、絶縁体層に所定の表面処理を行うことができる。表面処理の手法は、基板の表面処理と同様のものが用いうる。絶縁体層４の厚さは、その機能を損なわない範囲で薄い方が好ましい。通常０．１ｎｍ〜１００μｍであり、好ましくは０．５ｎｍ〜５０μｍであり、より好ましくは５ｎｍ〜１０μｍである。
【００２４】
（ソース電極及びドレイン電極の形成）
ソース電極１及びドレイン電極３の形成方法等はゲート電極５の場合に準じて形成することが出来る（図２（４）参照）。  
【００２５】
（半導体層の形成）
半導体材料としては上記で説明したような材料が使用される。半導体層を成膜するにあたっては、各種の方法を用いることが出来る。スパッタリング法、ＣＶＤ法、分子線エピタキシャル成長法、真空蒸着法等の真空プロセスでの形成方法と、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、スピンコート法等の塗布法、インクジェット法、スクリーン印刷法、オフセット印刷法、マイクロコンタクト印刷法などの溶液プロセスでの形成方法に大別される。以下、半導体層の形成方法について詳細に説明する。
【００２６】
まず、材料を真空プロセスによって成膜し半導体層を得る方法について説明する。
前記半導体材料をルツボや金属のボート中で真空下、加熱し、蒸発した半導体材料を基板（絶縁体層、ソース電極及びドレイン電極の露出部）に付着（蒸着）させる方法（真空蒸着法）が好ましく採用される。この際、真空度は、通常１．０×１０-1Ｐａ以下、好ましくは１．０×１０-4Ｐａ以下である。また、蒸着時の基板温度によって半導体層、ひいては電界効果トランジスタの特性が変化するので、注意深く基板温度を選択するのが好ましい。蒸着時の基板温度は通常、０〜２００℃、好ましくは１０〜１５０℃である。また、蒸着速度は、通常０．００１ｎｍ／秒〜１０ｎｍ／秒であり、好ましくは０．０１ｎｍ／秒〜１ｎｍ／秒である。本発明においては前記の通り、第１層として形成する半導体層の厚さは、最大でも電極を完全に被覆しない厚さとすることが必要である。ソース電極及びドレイン電極の厚さにより適宜、各半導体層の厚さを決めればよい。
尚、半導体層形成のための材料を加熱、蒸発させ基板に付着させる方法に代えて、加速したアルゴン等のイオンを材料ターゲットに衝突させて材料原子を叩きだし基板に付着させるスパッタリング法を用いてもよい。また積層構造の電界効果トランジスタはそれぞれ順次に各々の材料を加熱、蒸発させることにより得られる。
【００２７】
本発明における有機半導体材料は、このような真空プロセスが好ましく用いうる。このような真空プロセスには、やや高価な設備が必要であるというものの、成膜性が良く均一な膜が得られやすいという利点がある。
【００２８】
次に、半導体材料を溶液プロセスによって成膜し半導体層を得る方法について説明する。この方法では、前記材料を溶媒に溶解又は分散し、基板（絶縁体層、ソース電極及びドレイン電極の露出部）に塗布する。塗布の方法としては、キャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、さらにはこれらの手法を複数組み合わせた方法を採用しうる。更に、塗布方法に類似した方法として水面上に形成した単分子膜を基板に移し積層するラングミュアプロジェクト法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入する方法等も採用出来る。この方法により形成される半導体層の厚さについても前記と同様である。しかし積層構造とするためには、それぞれの材料の溶媒への溶解度の問題や積層時に、先に出来た膜が後から成膜する材料の溶液に浸食されてしまう事もあり、最適化が必要となる。
半導体層を形成するに当たり、このような溶液プロセスを用いると、比較的安価な設備で、大面積の電界効果トランジスタを製造できるという利点がある。
【００２９】
このように形成された半導体層（図２（５）参照）は、後処理によりさらに特性を改良することが可能である。例えば、加熱処理により、成膜時に生じた膜中の歪みを緩和することができ、特性の向上や安定化を図ることができる。さらに、酸素や水素等の酸化性あるいは還元性の気体や液体にさらすことにより、酸化あるいは還元による特性変化を誘起することもできる。これは例えば膜中のキャリア密度の増加あるいは減少の目的で利用することができる。
【００３０】
また、ドーピングと呼ばれる手法おいて、微量の元素、原子団、分子、高分子を半導体層に加えることにより、特性を変化させることができる。例えば、酸素、水素、塩酸、硫酸、スルホン酸等の酸、ＰＦ5、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等をドーピングすることが出来る。これは、半導体層に対して、これらのガスを接触させたり、溶液に浸したり、電気化学的なドーピング処理をすることにより達成できる。これらのドーピングは膜の形成後でなくても、材料合成時に添加したり、溶液からの作製プロセスでは、その溶液に添加したり、前駆体膜の段階で添加することができる。また蒸着時に添加する材料を共蒸着したり、膜形成時の雰囲気に混合したり、さらにはイオンを真空中で加速して膜に衝突させてドーピングすることも可能である。
これらのドーピングの効果は、キャリア密度の増加あるいは減少による電気伝導度の変化、キャリアの極性の変化（ｐ型、ｎ型）、フェルミ準位の変化等が挙げられる。この様なドーピングは半導体素子では良く利用されているものである。
【００３１】
（保護層）
半導体層上に保護層７を形成すると、外気の影響を最小限にでき、又、電界効果トランジスタの電気的特性を安定化できるという利点がある（図２（６）参照）。保護層材料としては前記のものが使用される。
保護層７の厚さは、その目的に応じて任意の厚さを採用できるが、通常１００ｎｍ〜１ｍｍである。
保護層を成膜するにあたっては各種の方法を採用しうるが、保護層が樹脂からなる場合は、例えば、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法などが挙げられる。成膜後に架橋処理を行ってもよい。保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法等の真空プロセスでの形成方法や、ゾルゲル法等の溶液プロセスでの形成方法も用いることができる。
本発明の電界効果トランジスタにおいては半導体層上の他、各層の間にも必要に応じて保護層を設けることが出来る。それらの層は電界効果トランジスタの電気的特性の安定化に役立つ。
【００３２】
本発明によれば、主に有機材料を半導体材料として用いているため比較的低温プロセスでの製造が可能である。従って、高温にさらされる条件下では使用できなかったプラスチック板、プラスチックフィルム等フレキシブルな材質も基板として用いることができる。その結果、軽量で柔軟性に優れた壊れにくい素子の製造が可能になり、ディスプレイのアクティブマトリクスのスイッチング素子等として利用することができる。ディスプレイとしては、例えば液晶ディスプレイ、高分子分散型液晶ディスプレイ、電気泳動型ディスプレイ、ＥＬディスプレイ、エレクトロクロミック型ディスプレイ、粒子回転型ディスプレイ等が挙げられる。また、本発明の電界効果トランジスタは塗布法あるいは印刷プロセスでの製造が可能であることから、大面積ディスプレイの製造にも適している。
【００３３】
本発明の電界効果トランジスタは絶縁体層と、それにより隔離されたゲート電極及びその絶縁体層に接するように設けられたソース電極とドレイン電極を有するボトムコンタクト型構造の電極基板上に正孔輸送型及び電子輸送型の半導体を積層させることにより、既存の半導体材料の大気中での安定性の向上が図ることが出来、また移動度などの半導体特性を向上させることが出来る。このため保護材などのコストの低下や、既存材料の活用を図る事が出来るために開発にかける投資なども少なくてすむため、有機トランジスタの実用化のために重要な技術となる。また長期間にわたって安定な電気特性を有し、安定性が高く寿命が長い電子回路が得られるという利点がある。
本発明の電界効果トランジスタは、アンバイポーラー型の半導体特性を有する事も出来るために、簡便にＣＭＯＳ回路形成出来る可能性がある。Ｎ型とＰ型の半導体材料を別々にパターンニングすることでＣＭＯＳ回路の作製は可能であるが、製造プロセスが煩雑となり、コストも高いものになってしまうが、本発明の電界効果トランジスタにより非常にコストが安くなる可能性がある。これを利用する事でメモリー回路素子、信号ドライバー回路素子、信号処理回路素子などのデジタル素子やアナログ素子としても利用できる。さらにこれらを組み合わせることによりＩＣカードやＩＣタグの作製が可能となる。更に、本発明の電界効果トランジスタは化学物質等の外部刺激によりその特性に変化を起こす可能性があり、ＦＥＴセンサーとしての利用も可能である。
【実施例】
【００３４】
以下、実施例及び比較例を挙げて本発明を更に詳細に説明するが、本発明はこれらの例に限定されるものではない。実施例中、部は特に指定しない限り質量部を、また％は質量％をそれぞれ表す。
【００３５】
実施例１
ヘキサメチルジシラザン処理を行った３００ｎｍのＳｉＯ2熱酸化膜付きｎドープシリコンウェハー（面抵抗０．０２Ω・ｃｍ以下）上にレジスト材料を塗布、露光パターニングし、ここにクロムを１ｎｍ、さらに金を４０ｎｍ蒸着した。次いでレジストを剥離して、ソース電極（１）及びドレイン電極（３）を形成させた（チャネル長２５μｍ×チャネル幅４ｍｍ×１９個であるくし型電極）。この電極の設けられたシリコンウェハーを真空蒸着装置内に設置し、装置内の真空度が１．０×１０-3Ｐａ以下になるまで排気した。抵抗加熱蒸着法によって、半導体第１層（２−１）としてペンタセンを５ｎｍの厚さに、次いで半導体第２層（２−２）としてＣ６０を５ｎｍの厚さに、さらに半導体第３層（２−３）としてペンタセンを７０ｎｍの厚さに室温（２５℃）にて蒸着し、積層された半導体層を形成して本発明の電界効果トランジスタを得た。本実施例における電界効果トランジスタにおいては、熱酸化膜付きｎドープシリコンウェハーにおける熱酸化膜が絶縁層（４）の機能を有し、ｎドープシリコンウェハーが基板（６）及びゲート層（５）の機能を有している（図１を参照）。
【００３６】
半導体特性の測定方法
得られた電界効果トランジスタを真空プローバー内に設置し、真空ポンプで約５×１０-３Ｐａに減圧し、半導体パラメーターアナライザー４１５５Ｃ（Ａｇｉｌｅｎｔ社製）を用いて半導体特性を測定した。半導体特性はゲート電圧を１０Ｖから−１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を１０Ｖから−１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた正孔移動度は２．７×１０-2 ｃｍ2／Ｖｓであった。逆にゲート電圧を−１０Ｖから１００Ｖまで１０Ｖステップで走査し、又ドレイン電圧を−１０Ｖから１００Ｖまで走査し、ドレイン電流−ドレイン電圧を測定した。その結果、電流飽和が観測され、その飽和領域から求めた電子移動度は８．１×１０-2ｃｍ2／Ｖｓであり、アンバイポーラー特性の発現が観測された。また同じトランジスタを大気中で測定した場合の正孔移動度は５．６ｘ１０-2ｃｍ2／Ｖｓとなった。
なお以下の実施例および比較例においても特に断りの無い限り、半導体特性は上記の方法に従って測定した。
【００３７】
実施例２
実施例１において、半導体第１層としてペンタセンを１０ｎｍ、半導体第２層としてＣ６０を１０ｎｍ、さらに半導体第３層としてペンタセンを６０ｎｍに積層した以外は実施例１と同様にして、本発明の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示し、その正孔移動度は４．８×１０-2 ｃｍ2／Ｖｓ、電子移動度は２．６×１０-2ｃｍ2／Ｖｓであった。
【００３８】
比較例１
実施例１において、半導体第１層としてペンタセンを３０ｎｍの厚さに、次いで半導体第２層としてＣ６０を３０ｎｍの厚さに積層し、２層構造とした以外は実施例１と同様にして、比較用の電界効果トランジスタを作製した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示し、その正孔移動度は０．２４ｃｍ2／Ｖｓ、電子移動度は９．３×１０-5ｃｍ2／Ｖｓであった。
【００３９】
比較例２
実施例１において、半導体第１層としてペンタセンを７０ｎｍの厚さに蒸着し、単層構造とした以外は実施例１と同様にして、比較用の電界効果トランジスタを作成した。半導体特性を測定した結果、電流飽和が観測され、得られた電圧電流曲線より、本トランジスタはアンバイポーラー型の特性を示さず、その正孔移動度は５．６×１０-2 ｃｍ2／Ｖｓであったものの、電子移動測定において飽和電流は観測されなかった。
【００４０】
実施例１及び２は、電極基板上にｐ型半導体層（ペンタセンの層）、ｎ型半導体層（フラーレンＣ６０）及びｐ型半導体層（ペンタセンの層）の３層を、比較例１は同様にｐ型半導体層（ペンタセンの層）及びｎ型半導体層（フラーレンＣ６０）の２層を、また比較例２は電極基板上にｐ型半導体層（ペンタセンの層）のみを１層形成させた構造を有する。
得られたトランジスタついての半導体特性の測定結果より明らかなように、半導体層が１層である比較例２のトランジスタは、アンバイポーラー型の特性を示さず、また減圧下ではｐ型半導体として動作するものの大気中ではトランジスタとしての性能を示さないことが確認された。
一方、比較例１の半導体層が２層構造のトランジスタについてはアンバイポーラー特性を示したが、電子移動度については減圧下においても９．３ｘ１０-5ｃｍ2／Ｖｓと低い値であった。
これに対して本発明の実施例１及び２のトランジスタは、いずれも３層構造であり、かつ第１層の厚さがソース及びドレイン電極の厚さに対してそれぞれ１２．５％及び２５％のものである。これらはアンバイポーラー特性を示すと共に、実施例１に示すように大気中でも安定に動作し、さらに電子移動度において実施例１が８．１ｘ１０-2ｃｍ2／Ｖｓ、実施例２が２．７ｘ１０-2ｃｍ2／Ｖｓの値を示した。これらの値と上記比較例１の値、すなわち９．３ｘ１０-5ｃｍ2／Ｖｓとの比較により本発明のトランジスタは比較例１のトランジスタよりも２９０〜８７０倍もの優れた電子移動度を示し、極めて優れた半導体特性を有することが判る。
【図面の簡単な説明】
【００４１】
【図１】本発明のボトムコンタクト型の電界効果トランジスタの構造例を示す概略図である。
【図２】本発明の電界効果トランジスタを製造する為の工程の概略図である。
【図３】図２の工程の概略図の続きである。
【符号の説明】
【００４２】
図１〜図３おいて同じ名称には同じ番号を付すものとする。
１ソース電極
２−１半導体第１層
２−２半導体第２層
２−３半導体第３層
３ドレイン電極
４絶縁体層
５ゲート電極
６基板
７保護層
【図１】
2007273594.tif 000003
【図２】
2007273594.tif 000004
【図３】
2007273594.tif 000005