(57)【要約】【課題】オペアンプを用いずに個別素子を用いてオールパス９０度遅相段又は９０度進相段を形成し、使用可能な周波数帯域を高めたアクティブインダクタを提供する。【解決手段】入力端子１（１）と個別素子で構成される１次のオールパス形９０度遅相段３と位相反転増幅段４とからなり、入力端子１（１）に供給した信号を１次のオールパス形９０度遅相段３に入力し、その出力に得られた９０度遅相信号を次続の位相反転増幅段４に入力して位相反転増幅し、その位相反転増幅段４の出力を入力端子１（１）に帰還結合させる構成を備え、１次のオールパス形９０度遅相段３の入力端３ｉから位相反転増幅段４の出力端４ｏまでの信号利得が１になるように位相反転増幅段４の負荷抵抗４（２）の抵抗値を調整して、入力端子１（１）からアクティブインダクタ内部を見たときに等価インダクタを示す構成にした。【選択図】図１
2007300538.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と個別素子で構成される１次のオールパス形９０度遅相段と位相反転増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度遅相段に入力し、その出力に得られた９０度遅相信号を次続する前記位相反転増幅段に入力して位相反転増幅し、その位相反転増幅段の出力信号を前記入力端子に帰還結合さる構成を備え、前記１次のオールパス形９０度遅相段の入力端から前記位相反転増幅段の出力端までの信号利得が１になるように前記位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されていることを特徴とするアクティブインダクタ。
【請求項２】
入力端子と個別素子で構成される１次のオールパス形９０度遅相段と位相反転増幅段と同相増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度遅相段に入力し、その出力に得られた９０度遅相信号を次続する前記位相反転増幅段に入力して位相反転増幅し、その位相反転増幅段の出力信号を前記同相増幅段に供給し、前記同相増幅段の出力信号を前記入力端子に帰還結合さる構成を備え、前記１次のオールパス形９０度遅相段の入力端から前記同相増幅段の出力端までの信号利得が１になるように前記位相反転増幅段の負荷抵抗及び前記同相増幅段の負荷抵抗を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されていることを特徴とするアクティブインダクタ。
【請求項３】
入力端子と個別素子で構成される１次のオールパス形９０度進相段と従属接続された第１及び第２の位相反転増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度進相段に入力し、その出力に得られた９０度進相信号を次続する前記第１の位相反転増幅段に入力して位相反転増幅し、前記第１の位相反転増幅段の出力信号を前記第２の位相反転増幅段に供給し、前記第２の位相反転増幅段の出力信号を前記入力端子に帰還結合させる構成を備え、前記１次のオールパス形９０度進相段の入力端から前記第２の位相反転増幅段の出力端までの信号利得が１になるように前記第２の位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されていることを特徴とするアクティブインダクタ。
【請求項４】
入力端子と第１の位相反転増幅段と個別素子で構成される１次のオールパス形９０度進相段と第２の位相反転増幅段とからなり、前記入力端子に供給した信号を前記第１の位相反転増幅段に入力して位相反転増幅し、前記第１の位相反転増幅段の出力信号を前記１次のオールパス形９０度進相段に入力し、その出力に得られた９０度進相信号を次続する前記第２の位相反転増幅段に入力して位相反転増幅し、前記第２の位相反転増幅段の出力信号を前記入力端子に帰還結合させる構成を備え、前記第１の位相反転増幅段の入力端から前記第２の位相反転増幅段の出力端までの信号利得が１になるように主として前記第２の位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されていることを特徴とするアクティブインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブインダクタに係り、特に、キャパシタまたはインダクタ、抵抗、トランジスタ等の個別素子で構成したオールパス形９０度進相器またはオールパス形９０度遅相器を用い、１端が接地されたインダクタ素子を構成したアクティブインダクタに関する。
【背景技術】
【０００２】
一般に、集中定数形フィルタにおいては、そのカットオフ周波数やその帯域幅等を変化させるときに、集中定数形フィルタに使用されているキャパシタの容量値及び／またはインダクタのインダクタンス値を変化させる必要があり、しかも、そのカットオフ周波数やその帯域幅を連続可変させる場合には、キャパシタの容量値及び／またはインダクタのインダクタンス値をそれぞれ決められた範囲内で可変できるような構成にすることが必要である。
【０００３】
集中定数形フィルタにおいて、フィルタのカットオフ周波数や帯域幅を連続可変にする場合にインダクタのインダクタンス値を変化させるときは、集中定数形フィルタ内にそれぞれ所定のインダクタンス値を有する複数個のインダクタを接続配置し、複数のインダクタの中の一つまたはそれ以上を選択接続するインダクタ接続切替手段を併用することにより、そのインダクタンス値を必要な値になるように設定するようにするか、または、インピーダンス変換器（ＧＩＣ）を用いて希望するインダクタンス値が得られるようにしている。
【０００４】
この場合に用いられるインピーダンス変換器（ＧＩＣ）は、２つのオペアンプと直列接続された５個のインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４、Ｚ５とを組み合わせることによって構成しているもので、その入力インピーダンスＺが、Ｚ＝Ｚ１・Ｚ３・Ｚ５／（Ｚ２・Ｚ４）となることを利用して、例えば、インピーダンス素子Ｚ４をキャパシタとし、他の全てのインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ５を抵抗とすれば、入力インピーダンスＺがインダクタンス値となるアクティブインダクタを得ることができるものである。そして、インピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ５からなる抵抗のいずれか一つまたはそれ以上の抵抗値を変化させれば、アクティブインダクタのインダクタンス値の大きさを変化させることができる。
【０００５】
ところで、予め必要とするインダクタンス値を有する固定インダクタを複数個用意しておくインダクタンス値の調整手段は、常時、全てのインダクタを用いるものではないため、インダクタの使用効率が悪いだけでなく、インダクタは本来的に比較的大きな容積を有するだけでなく、比較的高価なものであるため、必要とする容積占有率やコスト効率が悪く、急に用意してあるインダクタンス値と異なるインダクタンス値のインダクタが必要になったときには、そのインダクタンス値調整を行う際に間に合わないことがある。
【０００６】
一方、インピーダンス変換器を用いて構成する集中定数形フィルタは、一応、集中定数形フィルタとしての回路構成を簡素化することができるものの、インピーダンス変換器として、２つのオペアンプと直列接続された５個のインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４、Ｚ５とを組み合わせたものを使用しているので、その回路構成の簡素化の度合いが不十分であり、より回路構成を簡素化したインピーダンス変換器の出現が要望されている。
【０００７】
このようなインダクタンス値の調整時の不便さを克服するため、本出願人は、抵抗値を可変することにより、その抵抗値に比例したインダクタンス値を直ちに得ることができるアクティブインダクタを既に提案しており、特願２００６−０３９４６８号として特許出願している。
【０００８】
この場合、特願２００６−０３９４６８号に係るアクティブインダクタは、以下のような考え方に基づいて構成されている。すなわち、アクティブインダクタを構成するには、その入力端子に入力信号電圧が供給されたとき、入力端子にその入力信号電圧に対して９０度遅相した入力信号電流が流れるようにすればよいことから、インダクタの入力端子に入力信号電圧を印加したとき、その入力信号電圧に対して９０度進相させた信号、すなわち９０度進相信号を形成し、形成した９０度進相信号を入力端子からアクティブインダクタの内部へ入力信号電流として引き込ませることによってアクティブインダクタを得ているものである。
【特許文献１】特願２００６−０３９４６８号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記特願２００６−０３９４６８号に係るアクティブインダクタは、このような入力信号電圧及び入力信号電流の形態を得るために、オペアンプを用いたオールパス９０度進相器を用いて実現しているものであるが、オペアンプの特性は、よく知られているように、使用周波数によってその特性が変化するものが多く、低周波帯域の周波数信号が用いられたときには、多くのものがその性能を十分に発揮して帯域内の全周波数信号に対して所要の信号利得を得ることができるが、高周波帯域の周波数信号が用いられたときには、多くのものが高周波になればなるほどその信号利得が減少し、例えば、使用周波数が１０ＭＨｚ帯になると、満足に使用できるものはその数がかなり少なくなり、使用周波数が数１００ＭＨｚ帯になると、満足に使用できるものは殆どなくなってしまうというのが実情である。
【００１０】
このような理由から、前記特願２００６−０３９４６８号に係るアクティブインダクタは、ＵＨＦ帯域の周波数信号に対してその使用が制限されるのは勿論のこと、ＶＨＦ帯域の周波数信号に対してもその使用が大きく制限されることになり、超高周波帯域用フィルタ等においては、その使用が難しいものである。
【００１１】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、オペアンプを用いずに個別素子を用いて１次のオールパス形９０度遅相段または９０度進相段を形成したことにより、使用可能な周波数帯域を高めることを可能にしたアクティブインダクタを提供するを提供することにある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明によるアクティブインダクタは、入力端子と個別素子で構成される１次のオールパス形９０度遅相段と位相反転増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度遅相段に入力し、その出力に得られた９０度遅相信号を次続する前記位相反転増幅段に入力して位相反転増幅し、その位相反転増幅段の出力信号を前記入力端子に帰還結合さる構成を備え、前記１次のオールパス形９０度遅相段の入力端から前記位相反転増幅段の出力端までの信号利得が１になるように前記位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されている第１の構成手段を備える。
【００１３】
また、前記目的を達成するために、本発明によるアクティブインダクタは、入力端子と個別素子で構成される１次のオールパス形９０度遅相段と位相反転増幅段と同相増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度遅相段に入力し、その出力に得られた９０度遅相信号を次続する前記位相反転増幅段に入力して位相反転増幅し、その位相反転増幅段の出力信号を前記同相増幅段に供給し、前記同相増幅段の出力信号を前記入力端子に帰還結合さる構成を備え、前記１次のオールパス形９０度遅相段の入力端から前記同相増幅段の出力端までの信号利得が１になるように前記位相反転増幅段の負荷抵抗及び前記同相増幅段の負荷抵抗を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されている第２の構成手段を備える。
【００１４】
さらに、前記目的を達成するために、本発明によるアクティブインダクタは、入力端子と個別素子で構成される１次のオールパス形９０度進相段と従属接続された第１及び第２の位相反転増幅段とからなり、前記入力端子に供給した信号を前記１次のオールパス形９０度進相段に入力し、その出力に得られた９０度進相信号を次続する前記第１の位相反転増幅段に入力して位相反転増幅し、前記第１の位相反転増幅段の出力信号を前記第２の位相反転増幅段に供給し、前記第２の位相反転増幅段の出力信号を前記入力端子に帰還結合させる構成を備え、前記１次のオールパス形９０度進相段の入力端から前記第２の位相反転増幅段の出力端までの信号利得が１になるように前記第２の位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されている第３の構成手段を備える。
【００１５】
また、前記目的を達成するために、本発明によるアクティブインダクタは、入力端子と第１の位相反転増幅段と個別素子で構成される１次のオールパス形９０度進相段と第２の位相反転増幅段とからなり、前記入力端子に供給した信号を前記第１の位相反転増幅段に入力して位相反転増幅し、前記第１の位相反転増幅段の出力信号を前記１次のオールパス形９０度進相段に入力し、その出力に得られた９０度進相信号を次続する前記第２の位相反転増幅段に入力して位相反転増幅し、前記第２の位相反転増幅段の出力信号を前記入力端子に帰還結合させる構成を備え、前記第１の位相反転増幅段の入力端から前記第２の位相反転増幅段の出力端までの信号利得が１になるように主として前記第２の位相反転増幅段の負荷抵抗値を調整することにより、前記入力端子からアクティブインダクタ内部を見たときに等価インダクタを示すように構成されている第４の構成手段を備える。
【００１６】
そして、前記第１乃至第４の構成手段に係るアクティブインダクタは、次のような原理に基づいて構成されたものである。すなわち、インダクタは、入力信号電圧の位相に対して入力信号電流の位相が９０度遅れているものであることから、これらの入力信号電圧及び入力信号電流の位相状態と同じ位相状態を示すアクティブインダクタを、キャパシタまたはインダクタ、抵抗、トランジスタからなる個別素子を用いて構成した１次のオールパス形９０度遅相段または１次のオールパス形９０度進相段と、それに付随する一つの増幅段または複数の増幅段とを用いて得ているものである。
【００１７】
この場合、第１の構成手段に係るアクティブインダクタは、それぞれ従属接続した、入力信号を９０度遅相させる１次のオールパス形９０度遅相段と単一の位相反転増幅段とを備えるもので、単一の位相反転増幅段の出力端に得られた出力信号を入力端子に帰還結合することによって前述のようなアクティブキャパシタを得ているものであり、また、第２の構成手段に係るアクティブキャパシタは、それぞれ従属接続した、入力信号を９０度遅相させる１次のオールパス形９０度遅相段と単一の位相反転増幅段及び単一の同相増幅段とを備えるもので、単一の同相増幅段の出力端に得られた出力信号を入力端子に帰還結合することによって前述のようなアクティブインダクタを得ているものである。
【００１８】
さらに、第３の構成手段に係るアクティブインダクタは、それぞれ従属接続した、入力信号を９０度進相させる１次のオールパス形９０度進相段と第１及び第２の位相反転増幅段とを備えるもので、第２の位相反転増幅段の出力端に得られた出力信号を入力端子に帰還結合することによって前述のようなアクティブインダクタを得ているものであり、また、第４の構成手段に係るアクティブインダクタは、それぞれ従属接続した、第１の位相反転増幅段と入力信号を９０度遅相させる１次のオールパス形９０度進相段と第２の位相反転増幅段とを備えるもので、第２の位相反転増幅段の出力端に得られた出力信号を入力端子に帰還結合することによって前述のようなアクティブインダクタを得ているものである。
【発明の効果】
【００１９】
以上、詳細に述べたように、本発明によるアクティブインダクタによれば、個別素子であるキャパシタまたはインダクタと、抵抗と、トランジスタとを用いて構成した１次のオールパス形９０度遅相段または１次のオールパス形９０度進相段と、単純な構成の位相反転増幅段またはそれぞれ単純な構成の位相反転増幅段及び同相増幅段とを用いてアクティブインダクタを構成するようにしたので、１次のオールパス形９０度進相段にオペアンプを用いて構成したこの種のアクティブインダクタと比べてその使用可能な周波数帯域を高くすることができるとともに、その回路構成を既知のこの種のアクティブインダクタに比べて、また、オペアンプを用いたこの種のアクティブインダクタと比べても、その回路構成を大幅に簡素化することができるもので、それによって製造コストを安価にすることができ、アクティブインダクタとしての占有容積の小さいアクティブインダクタを得ることができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。
【００２１】
図１は、本発明によるアクティブインダクタの第１の実施の形態に係るもので、その要部構成を示す回路図である。
【００２２】
図１に示されるように、この第１の実施の形態に係るアクティブインダクタは、一対の入力端子１（１）、１（２）と、結合コンデンサ２と、１次のオールパス形９０度遅相段３と、位相反転増幅段４と、信号帰還路５と、直流電源６とを備えている。そして、一対の入力端子１（１）、１（２）は、一方の入力端子１（１）が結合コンデンサ２を通して１次のオールパス形９０度遅相段３の入力端３ｉに接続され、他方の入力端子１（２）が接地接続されている。１次のオールパス形９０度遅相段３は、その出力端３ｏが位相反転増幅段４の入力端４ｉに接続され、位相反転増幅段４は、その出力端４ｏが信号帰還路５を通して１次のオールパス形９０度遅相段３の入力端３ｉ及び一方の入力端子１（１）に接続される。
【００２３】
この場合、１次のオールパス形９０度遅相段３は、トランジスタ３（１）と、直列コンデンサ３（２）と、直列抵抗３（３）と、コレクタ抵抗３（４）と、エミッタ抵抗３（５）と、ベースバイアス抵抗３（６）と、結合コンデンサ３（７）という個別素子によって構成されている。そして、トランジスタ３（１）は、コレクタが直列コンデンサ３（２）を通して１次のオールパス形９０度遅相段３の出力端３ｏに接続されるとともに、コレクタ抵抗３（４）を通して直流電源６に接続され、エミッタが直列抵抗３（３）を通して１次のオールパス形９０度遅相段３の出力端３ｏに接続されるとともに、エミッタ抵抗３（５）を通して接地接続され、ベースが結合コンデンサ３（７）を通して１次のオールパス形９０度遅相段３の入力端３ｉに接続されるとともに、ベースバイアス抵抗３（６）を通して直流電源６に接続される。
【００２４】
また、位相反転増幅段４は、エミッタ接地トランジスタ４（１）と、コレクタ負荷抵抗４（２）とによって構成される。そして、エミッタ接地トランジスタ４（１）は、コレクタが出力端４ｏを通して信号帰還路５に接続されるとともに、コレクタ負荷抵抗４（２）を通して直流電源６に接続され、エミッタが直接接地され、ベースが位相反転増幅段４の入力端４ｉに接続される。なお、エミッタ接地トランジスタ４（１）は、１次のオールパス形９０度遅相段３のエミッタ抵抗３（５）及び直列抵抗３（３）がそのベースバイアス抵抗を兼用している。
【００２５】
１次のオールパス形９０度進相段３は、コレクタ抵抗３（４）の抵抗値とエミッタ抵抗３（５）の抵抗値とが等しくなるように選択しており、その入力端３ｉから出力端３ｏまでの信号利得が１になるように設定している。また、位相反転増幅段４は、エミッタ接地トランジスタ４（１）のコレクタ負荷抵抗４（２）の抵抗値を通常の抵抗値に比べて極端に低い抵抗値、例えば１オーム前後の抵抗値になるように選択し、それによって入力端４ｉから出力端４ｏまでの信号利得を１に設定している。このため、１次のオールパス形９０度遅相段３の入力端３ｉから位相反転増幅段４の出力端４ｏまでの信号利得も１に設定される。
【００２６】
前記構成によるアクティブインダクタは、次のように動作する。
【００２７】
一対の入力端子１（１）、１（２）間に高周波信号が供給されると、その高周波信号は、結合コンデンサ２を通して１次のオールパス形９０度遅相段３の入力端３ｉに供給される。このとき、１次のオールパス形９０度遅相段３は、トランジスタ３（１）と、同じ抵抗値を有するコレクタ抵抗３（４）及びエミッタ抵抗３（５）からなるコレクタ−エミッタ信号分割回路、及び、直列コンデンサ３（２）と直列抵抗３（３）とからなる遅相回路によって、その出力端３ｏに入力高周波信号と同じ信号レベル（信号利得１）で、入力高周波信号に対して９０度遅相した９０度遅相信号が形成され、その９０度遅相信号が次続の位相反転増幅段４に供給される。位相反転増幅段４は、供給された９０度遅相信号をエミッタ接地トランジスタ４（１）によって同じ信号レベル（信号利得１）で位相反転増幅し、コレクタに９０度進相信号を形成する。この９０度進相信号は、出力端４ｏから信号帰還路５を通して入力高周波信号レベルと同じ信号レベルで１次のオールパス形９０度遅相段３の入力端３ｉ及び入力端子１（１）に供給される。かかる構成手段を備えることにより、入力端子１（１）からアクティブインダクタ内部を見たとき、９０度遅相信号が入力端子１（１）に流入することと等価な信号状態になり、入力端子１（１）、１（２）間に等価インダクタが形成される。
【００２８】
以下、入力端子１（１）、１（２）間にアクティブインダクタ（等価インダクタ）が形成される経緯を数式を併用して説明する。
【００２９】
入力端子１（１）に流入した高周波信号電流は、位相反転増幅段４の出力端４ｏを通してコレクタ負荷抵抗４（２）とエミッタ接地トランジスタ４（１）の内部抵抗（コレクタ・エミッタ通路）の双方に流れる。このとき、コレクタ負荷抵抗４（２）の抵抗値は、１次のオールパス形９０度遅相段３の入力端３ｉから位相反転増幅段４の出力端４ｏまでの信号利得が１になるように極めて小さい抵抗値、例えば１オーム前後の抵抗値に設定しているので、エミッタ接地トランジスタ４（１）の内部抵抗に比べてコレクタ負荷抵抗４（２）の抵抗値が極端に小さくなるという関係が成立ち、入力端子１（１）に流入した高周波信号電流の殆どがコレクタ負荷抵抗４（２）を通して流れる。
【００３０】
１次のオールパス形９０度遅相段３は、高周波信号利得が１であるとき、信号伝達関数Ｈ1 （ｓ）は、よく知られているように、次式（１）で表される。
【数１】
2007300538.tif 000003
【００３１】
前式（１）において、ｓはラプラス変換子であり、Ｃ0 、Ｒ0 は進相回路を構成する直列コンデンサ３（２）の容量値と直列抵抗３（３）の抵抗値である。
【００３２】
次段の位相反転増幅段４は、高周波信号利得が１であるとき、１次のオールパス形９０度遅相段３の入力端３ｉから位相反転増幅段４の出力端４ｏまでの信号伝達関数は、式（１）で表される信号伝達関数Ｈ1 （ｓ）を位相反転したものとなる。
【００３３】
このとき、式（１）において、Ｒ0 ＝（１／ωＣ0 ）となる周波数において、１次のオールパス形９０度遅相段３は、入力信号を９０度遅相させた９０度遅相信号を発生させ、その９０度遅相信号が次段の位相反転増幅段４に供給されて位相反転増幅されると、その出力信号は９０度進相信号になる。この９０度進相信号を信号帰還路５を通して入力端子１（１）に供給すると、９０度進相信号によって入力信号電流を吸い込む状態になるが、これを入力端子１（１）からアクティブインダクタ内部を見れば、入力端子１（１）に供給される高周波信号電圧に対して９０度位相の遅れた高周波信号電流が流れ込むことになる。
【００３４】
ここで、入力端子１（１）に印加された高周波信号電圧をｅとし、位相反転増幅段４のコレクタ負荷抵抗４（２）の抵抗値をＲ4 、コレクタ負荷抵抗４（２）に流れる電流をｉとすれば、電流ｉは、次式（２）によって表される。
【数２】
2007300538.tif 000004
【００３５】
この式（２）から、入力端子１（１）から見たアクティブインダクタの入力インピーダンス（ｅ／ｉ）を求めると、式（２）を変形することにより式（３）として表される。
【数３】
2007300538.tif 000005
【００３６】
式（３）に示すように、得られるアクティブインダクタ（等価インダクタ）は、インダクタ成分を表す（ｓＣ0 Ｒ0 Ｒ4 ／２）と微小抵抗成分を表す（Ｒ4 ／２）との和によって示された複合インダクタンス値となる。
【００３７】
次に、図２は、本発明によるアクティブインダクタの第２の実施の形態に係るもので、その要部構成を示す回路図である。この第２の実施の形態に係るアクティブインダクタは、第１の実施の形態に係るアクティブインダクタと比べると、１次のオールパス形９０度遅相段３の構成の一部及び位相反転増幅段４の構成の一部がそれぞれ異なっているだけで、１次のオールパス形９０度遅相段３及び位相反転増幅段４を除いたその他の構成は同じである。なお、図２において、図１に図示された構成要素と同じ構成要素については同じ記号を付している。
【００３８】
すなわち、第２の実施の形態に係る１次のオールパス形９０度遅相段３は、トランジスタ３（１）と、コレクタ抵抗３（４）と、エミッタ抵抗３（５）と、ベースバイアス抵抗３（６）と、結合コンデンサ３（７）とを備える他に、直列インダクタ３（８）と直列抵抗３（９）とを備えており、全て個別素子によって構成されているものであり、機能的に第１の実施の形態に係る１次のオールパス形９０度遅相段３と同じ機能を果たしているものである。そして、直列インダクタ３（８）はトランジスタ３（１）のエミッタと出力端３ｏとの間に接続され、直列抵抗３（９）はトランジスタ３（１）のコレクタと出力端３ｏとの間に接続されており、第１の実施の形態に係る１次のオールパス形９０度遅相段３における直列コンデンサ３（２）及び直列抵抗３（３）の接続状態に比べてその接続位置が逆になっている。
【００３９】
また、第２の実施の形態に係る位相反転増幅段４は、エミッタ接地トランジスタ４（１）と、極めて小さい抵抗値のコレクタ抵抗４（２）とを備える他に、ベースバイアス抵抗４（３）と結合コンデンサ４（４）とを備えており、機能的に第１の実施の形態に係る位相反転増幅段４と同じ機能を果たしているものである。そして、ベースバイアス抵抗４（３）はエミッタ接地トランジスタ４（１）のベースと直流電源６との間に接続され、結合コンデンサ４（４）はエミッタ接地トランジスタ４（１）のベースと入力端４ｉとの間に接続されているものである。
【００４０】
第２の実施の形態に係るアクティブインダクタの動作は、前述の第１の実施の形態に係るアクティブインダクタの動作と殆ど同じであるので、第２の実施の形態に係るアクティブインダクタの動作については、これ以上の説明は省略する。この場合においても、入力端子１（１）に印加された高周波信号電圧をｅとし、１次のオールパス形９０度遅相段３の直列インダクタ３（８）のインダクタンス値をＬ0 、直列抵抗３（９）の抵抗値をＲ0 、位相反転増幅段４のコレクタ負荷抵抗４（２）の抵抗値をＲ4 、コレクタ負荷抵抗４（２）に流れる電流をｉとすれば、その入力インピーダンス（ｅ／ｉ）は、式（４）のように表される。
【数４】
2007300538.tif 000006
【００４１】
式（４）に示すように、得られるアクティブインダクタ（等価インダクタ）は、等価インダクタ成分を表す（ｓＬ0 Ｒ4 ／２Ｒ0 ）と微小抵抗成分を表す（Ｒ4 ／２）との和によって示された複合インダクタンス値となる。
【００４２】
次いで、図３は、本発明によるアクティブインダクタの第３の実施の形態に係るもので、その要部構成を示す回路図である。この第３の実施の形態に係るアクティブインダクタは、第１の実施の形態に係るアクティブインダクタと比べると、位相反転増幅段７の出力側に同相増幅段８が従属接続され、同相増幅段８の出力端に信号帰還路５が接続されている点でその構成が異なっているだけで、それ以外の構成は第１の実施の形態に係るアクティブインダクタの構成と同じである。なお、図３において、図１に図示された構成要素と同じ構成要素については同じ記号を付している。
【００４３】
第３の実施の形態に係る位相反転増幅段７は、エミッタ接地トランジスタ７（１）と、コレクタ負荷抵抗７（２）とを備えており、コレクタ負荷抵抗７（２）の抵抗値が第１の実施の形態に係るコレクタ負荷抵抗４（２）の抵抗値よりも高い値に設定されている点を除けば、第１の実施の形態に係る位相反転増幅段４の構成と同じであって、その機能も信号利得が１以上である点を除けばその機能も殆ど同じである。また、第３の実施の形態に係る同相増幅段８は、エミッタホロワトランジスタ８（１）と、通常の抵抗値に比べてかなり低い抵抗値、例えば１オーム前後の抵抗値を有するエミッタ負荷抵抗８（２）と、ベースバイアス抵抗８（３）と、結合コンデンサ８（４）とを備えている。そして、エミッタホロワトランジスタ８（１）は、エミッタがエミッタ負荷抵抗８（２）を通して接地接続されるとともに、出力端８ｏを通して信号帰還路５に接続され、コレクタが直接直流電源６に接続され、ベースがベースバイアス抵抗８（３）を通して直流電源６に接続されるとともに、結合コンデンサ８（４）を通して入力端８ｉに接続される。
【００４４】
第３の実施の形態においては、コレクタ負荷抵抗７（２）の抵抗値及びエミッタ負荷抵抗８（２）の抵抗値をそれぞれ適宜選択することにより、位相反転増幅段４と同相増幅段８との総合信号利得を１に設定し、同相増幅段８のエミッタ負荷抵抗８（２）の抵抗値を１オーム前後の値に設定して、位相反転増幅段４及び同相増幅段８によって第１の実施の形態に係る位相反転増幅段４の機能と同じ機能を持たせている。そして、この第３の実施の形態に係るアクティブインダクタの動作も、前述の第１の実施の形態に係るアクティブインダクタの動作と殆ど同じであるので、第３の実施の形態に係るアクティブインダクタの動作については、これ以上の説明は省略する。
【００４５】
そして、第３の実施の形態においては、前述の場合と同様に、１次のオールパス形９０度遅相段３の直列コンデンサ３（２）の容量値をＣ0 、直列抵抗３（３）の抵抗値をＲ0 、同相増幅段８のエミッタ負荷抵抗８（２）の抵抗値をＲ8 とすれば、得られるアクティブインダクタ（等価インダクタ）は、インダクタ成分を表す（ｓＬ0 Ｒ8 ／２Ｒ0 ）と微小抵抗成分を表す（Ｒ8 ／２）との和によって示された複合インダクタンス値となる。
【００４６】
続いて、図４は、本発明によるアクティブインダクタの第４の実施の形態に係るもので、その要部構成を示す回路図である。この第４の実施の形態に係るアクティブインダクタは、第１の実施の形態に係るアクティブインダクタと比べると、１次のオールパス形９０度遅相段３の代わりに１次のオールパス形９０度進相段９を用い、それに関連して単独の位相反転増幅段４を用いる代わりに従属接続された第１の位相反転増幅段１０及び第２の位相反転増幅段１１を用いている。なお、図４において、図１に図示された構成要素と同じ構成要素については同じ記号を付している。
【００４７】
この場合、１次のオールパス形９０度進相段９は、トランジスタ９（１）と、直列コンデンサ９（２）と、直列抵抗９（３）と、コレクタ抵抗９（４）と、エミッタ抵抗９（５）と、ベースバイアス抵抗９（６）と、結合コンデンサ９（７）という個別素子によって構成されているもので、トランジスタ９（１）は、コレクタが直列抵抗９（３）を通して１次のオールパス形９０度進相段９の出力端９ｏに接続されるとともに、コレクタ抵抗９（４）を通して直流電源６に接続され、エミッタが直列コンデンサ９（２）を通して１次のオールパス形９０度進相段９の出力端９ｏに接続されるとともに、エミッタ抵抗９（５）を通して接地接続され、ベースが結合コンデンサ９（７）を通して１次のオールパス形９０度進相段９の入力端９ｉに接続されるとともに、ベースバイアス抵抗９（６）を通して直流電源６に接続される。
【００４８】
また、第１の位相反転増幅段１０は、エミッタ接地トランジスタ１０（１）と、コレクタ負荷抵抗１０（２）と、ベースバイアス抵抗１０（３）と、結合コンデンサ１０（４）とを備え、エミッタ接地トランジスタ１０（１）は、コレクタが出力端１０ｏに接続されるとともに、コレクタ負荷抵抗１０（２）を通して直流電源６に接続され、エミッタが接地接続され、ベースがベースバイアス抵抗１０（３）を通して直流電源６に接続されるとともに、結合コンデンサ１０（４）を通して入力端１０ｉに接続される。
【００４９】
さらに、第２の位相反転増幅段１１は、エミッタ接地トランジスタ１１（１）と、コレクタ負荷抵抗１１（２）と、ベースバイアス抵抗１１（３）と、結合コンデンサ１１（４）とを備え、エミッタ接地トランジスタ１１（１）は、コレクタが出力端１１ｏを通して信号帰還路５に接続されるとともに、コレクタ負荷抵抗１１（２）を通して直流電源６に接続され、エミッタが接地接続され、ベースがベースバイアス抵抗１１（３）を通して直流電源６に接続されるとともに、結合コンデンサ１０（４）を通して入力端１１ｉに接続される。
【００５０】
この第４の実施の形態に係るアクティブインダクタにおいては、第１の位相反転増幅段１０のコレクタ負荷抵抗１０（２）及び第２の位相反転増幅段１１のコレクタ負荷抵抗１１（２）の各抵抗値の設定は、始めに第２の位相反転増幅段１１のコレクタ負荷抵抗１１（２）の抵抗値を通常の抵抗値に比べて極端に低い抵抗値、例えば１オーム前後の抵抗値になるように設定した後、第１の位相反転増幅段１０のコレクタ負荷抵抗１０（２）の抵抗値を、第１の位相反転増幅段１０と第２の位相反転増幅段１１との総合信号利得が１になるような抵抗値に設定する。
【００５１】
この第４の実施の形態に係るアクティブインダクタは、１次のオールパス形９０度遅相段３の代わりに１次のオールパス形９０度進相段９を用い、１次のオールパス形９０度進相段９の出力端９ｏに９０度進相信号を導出したことにより、その９０度進相信号を第１の位相反転増幅段１０及び第２の位相反転増幅段１１により２度位相反転増幅し、第２の位相反転増幅段１１の出力端１１ｏに９０度進相信号を出力するようにしているもので、基本的な動作は、既に述べた第１乃至第３の形態に係るアクティブインダクタの動作と同じであるので、第４の実施の形態に係るアクティブインダクタの動作については、これ以上の説明は省略する。
【００５２】
そして、第４の実施の形態に係るアクティブインダクタは、１次のオールパス形９０度進相段９で得られた９０度進相信号を第１の位相反転増幅段１０及び第２の位相反転増幅段１１によって総合信号利得１で位相反転増幅しているもので、信号利得１を設定する際に、コレクタ負荷抵抗１１（２）の抵抗値の調整設定だけでなく、コレクタ負荷抵抗１０（２）の抵抗値の調整設定も行っているので、第２の位相反転増幅段１１のコレクタ負荷抵抗１１（２）の抵抗値を設定する際の設定自由度が比較的高くなり、それによりコレクタ負荷抵抗１１（２）の抵抗値Ｒ11をかなり低い値に設定することが可能になるので、得られるアクティブインダクタ（等価キャパシタ）の微小抵抗成分を表す（Ｒ11／２）をより小さくし、微小抵抗成分の少ない複合インダクタンス値を得ることができる。
【００５３】
続く、図５は、本発明によるアクティブインダクタの第５の実施の形態に係るもので、その要部構成を示す回路図である。この第５の実施の形態に係るアクティブインダクタは、第４の実施の形態に係るアクティブインダクタと比べると、１次のオールパス形９０度進相段９の後段に従属接続された第１の位相反転増幅段１０及び第２の位相反転増幅段１１を用いる代わりに、１次のオールパス形９０度進相段９の前段に第１の位相反転増幅段１０を接続配置し、１次のオールパス形９０度進相段９の後段に第２の位相反転増幅段１１を接続配置しているもので、それ以外の構成は第４の実施の形態に係るアクティブインダクタの構成と同じである。なお、図５において、図４に図示された構成要素と同じ構成要素については同じ記号を付している。
【００５４】
すなわち、この第５の実施の形態に係るアクティブインダクタは、第１の位相反転増幅段１０の出力側に１次のオールパス形９０度進相段９が接続され、その１次のオールパス形９０度進相段９の出力側に第２の位相反転増幅段１１が接続されているもので、第１の位相反転増幅段１０、１次のオールパス形９０度進相段９それに第２の位相反転増幅段１１の各構成は、第４の実施の形態に係る第１の位相反転増幅段１０、１次のオールパス形９０度進相段９それに第２の位相反転増幅段１１の構成と同じである。そして、第５の実施の形態に係るアクティブインダクタの動作は、高周波信号を９０度進相させる前に位相反転増幅している点で、高周波信号を９０度進相させた後で位相反転増幅している第４の実施の形態に係るアクティブインダクタの動作と若干異なっているものの、基本的な動作において第４の形態に係るアクティブインダクタの動作と同じである。このため、第５の実施の形態に係るアクティブインダクタの動作についても、これ以上の説明は省略する。
【００５５】
ところで、この第５の実施の形態に係るアクティブインダクタも、前述の第４の実施の形態に係るアクティブインダクタと同様に、第１の位相反転増幅段１０及び第２の位相反転増幅段１１によって信号利得１で位相反転増幅しているもので、信号利得１を設定する際に、コレクタ負荷抵抗１１（２）の抵抗値の調整設定だけでなく、コレクタ負荷抵抗１０（２）の抵抗値の調整設定も行っているので、第２の位相反転増幅段１１のコレクタ負荷抵抗１１（２）の抵抗値を設定する際の設定自由度が比較的高くなり、それによりコレクタ負荷抵抗１１（２）の抵抗値Ｒ11をかなり低い値に設定することが可能になり、その結果、得られるアクティブインダクタ（等価インダクタ）の微小抵抗成分を表す（Ｒ11／２）をより小さくし、微小抵抗成分の少ない複合インダクタンス値を得ることができる。
【００５６】
次いで、図６は、本発明によるアクティブインダクタの第６の実施の形態に係るもので、その要部構成を示す回路図である。この第６の実施の形態に係るアクティブインダクタは、第５の実施の形態に係るアクティブインダクタと比べると、コレクタ−エミッタ分割回路を備える１次のオールパス形９０度進相段９を用いる代わりに、コレクタ−エミッタ分割回路を備えていない１次のオールパス形９０度進相段１２を用いている点でその内部回路が若干異なっているだけであって、それ以外の構成は第５の実施の形態に係るアクティブインダクタの構成と同じである。なお、図６において、図５に図示された構成要素と同じ構成要素については同じ記号を付している。
【００５７】
すなわち、この第６の実施の形態に係る１次のオールパス形９０度進相段１３は、エミッタ接地トランジスタ１２（１）と、直列インダクタ１２（２）と、直列抵抗１２（３）と、コレクタ抵抗１２（４）と、直流阻止コンデンサ１２（５）と、ベースバイアス抵抗１２（６）と、結合コンデンサ１２（７）という個別素子によって構成されているもので、トランジスタ１２（１）は、コレクタが直列インダクタ１２（２）を通してその出力端１２ｏに接続されるとともに、コレクタ抵抗１２（４）を通して直流電源６に接続され、エミッタが直接接地接続され、ベースが直流阻止コンデンサ１２（５）及び直列インダクタ１２（２）を通して出力端１２ｏに接続されるとともに、ベースバイアス抵抗１２（６）を通して直流電源６に接続され、また、結合コンデンサ１２（７）を通して入力端１２ｉに接続される。
【００５８】
そして、１次のオールパス形９０度遅相段１２は、エミッタ接地トランジスタ１２（１）を用い、そのコレクタとベースに進相回路を構成する直列インダクタ１２（２）と直列抵抗１２（３）とを接続したことにより、進相回路の出力から入力高周波信号を９０度進相した９０度進相信号を出力させることができるもので、その機能は第４または第５の実施の形態に係る１次のオールパス形９０度遅相段９の機能と殆ど同じである。そして、第６の実施の形態に係るアクティブインダクタの基本的な動作は、第５の形態に係るアクティブインダクタの動作と同じであるので、第６の実施の形態に係るアクティブインダクタの動作についても、これ以上の説明は省略する。
【００５９】
この第６の実施の形態に係るアクティブインダクタにおいても、前述の第４または第５の実施の形態に係るアクティブインダクタと同様に、第１の位相反転増幅段１０及び第２の位相反転増幅段１１によって総合信号利得１で位相反転増幅しているもので、信号利得１を設定する際に、コレクタ負荷抵抗１１（２）の抵抗値の調整設定だけでなく、コレクタ負荷抵抗１０（２）の抵抗値の調整設定も行っているので、第２の位相反転増幅段１１のコレクタ負荷抵抗１１（２）の抵抗値を設定する際の設定自由度が比較的高くなり、それによりコレクタ負荷抵抗１１（２）の抵抗値Ｒ11をかなり低い値に設定することが可能になり、それにより、得られるアクティブインダクタ（等価インダクタ）の微小抵抗成分を表す（Ｒ11／２）をより小さくし、微小抵抗成分の少ない複合インダクタンス値を得ることができる。
【００６０】
また、前記第１乃至第６の実施の形態に係るアクティブインダクタは、いずれも、得られるインダクタ成分の中に、１次のオールパス形９０度遅相段３の遅相回路、１次のオールパス形９０度進相段９、１２の進相回路にそれぞれ用いられている直列抵抗３（３）、９（３）、１２（３）の抵抗値Ｒ0 を含んでいるので、直列抵抗３（３）、９（３）、１２（３）を可変抵抗によって構成すれば、その可変抵抗の調整によって抵抗値Ｒ0 を変化させることにより、その抵抗値Ｒ0 の変化に比例したインダクタンス値が得られる可変インダクタとして機能させることができる。
【図面の簡単な説明】
【００６１】
【図１】本発明によるアクティブインダクタの第１の実施の形態に係るもので、その要部構成を示す回路図である。
【図２】本発明によるアクティブインダクタの第２の実施の形態に係るもので、その要部構成を示す回路図である。
【図３】本発明によるアクティブインダクタの第３の実施の形態に係るもので、その要部構成を示す回路図である。
【図４】本発明によるアクティブインダクタの第４の実施の形態に係るもので、その要部構成を示す回路図である。
【図５】本発明によるアクティブインダクタの第５の実施の形態に係るもので、その要部構成を示す回路図である。
【図６】本発明によるアクティブインダクタの第６の実施の形態に係るもので、その要部構成を示す回路図である。
【符号の説明】
【００６２】
１（１）、１（２）  入力端子
２  結合コンデンサ
３  １次のオールパス形９０度遅相段
４、７  位相反転増幅段
５  信号帰還路
６  直流電源
８  同相増幅段
９、１２  １次のオールパス形９０度進相段
１０  第１の位相反転増幅段
１１  第２の位相反転増幅段
【図１】
2007300538.tif 000007
【図２】
2007300538.tif 000008
【図３】
2007300538.tif 000009
【図４】
2007300538.tif 000010
【図５】
2007300538.tif 000011
【図６】
2007300538.tif 000012