(57)【要約】【課題】ＩＣチップの位置ズレの検出精度の向上を図ると共に、ズレ量をも検出し得る検出装置、検出対象となる回路基板及びＩＣチップを提供する【解決手段】回路基板２０にＩＣチップ３０を実装する際に、複数の実装用パッド２１ａ〜２１ｊと複数の端子３１ａ〜３１ｊとの間の位置ズレを、実装用パッドの周辺に設けられた位置ズレ検出用パッド２２ａ〜２２ｄ及び２３ａ〜２３ｄを用いて検出する検出装置１である。検出装置１は、検出部２と演算部５とを備えている。検出部２は、位置ズレ検出用パッドと、実装用パッドの接続対象となる端子との間に交流電流を流し、これらの間の静電容量を検出する。演算部５は、検出部２が検出した静電容量に基づいて、実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、更に、位置ズレの量も算出する。【選択図】図１
2007273566.tif 000002
【特許請求の範囲】
【請求項１】
回路基板にＩＣチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、
検出部と、演算部とを備え、
前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、
前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする検出装置。
【請求項２】
前記演算部が、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出する請求項１に記載の検出装置。
【請求項３】
前記回路基板において、前記実装用パッドと、前記位置ズレ検出用パッドとが、前記位置ズレ検出用パッドを被覆する絶縁膜によって絶縁されている請求項１に記載の検出装置。
【請求項４】
前記回路基板において、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されており、
前記検出部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、それらが隣接している前記実装用パッドの接続対象となっている前記端子との間の静電容量を検出し、
前記演算部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用パッドと前記一の実装用パッドの接続対象となっている端子との距離を算出し、前記二以上の位置ズレ検出用パッドそれぞれ毎に算出した前記距離を用いて、前記一の実装用パッドと、それの接続対象となっている端子との間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する請求項１に記載の検出装置。
【請求項５】
前記回路基板において、二以上の実装用パッドが前記二以上の位置ズレ検出用パッドによって囲まれており、
前記演算部が、前記二以上の位置ズレ検出用パッドによって囲まれた前記実装用パッドそれぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ＩＣチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出する請求項４に記載の検出装置。
【請求項６】
回路基板にＩＣチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記ＩＣチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、
検出部と、演算部とを備え、
前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、
前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする検出装置。
【請求項７】
前記演算部が、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出する請求項６に記載の検出装置。
【請求項８】
前記ＩＣチップにおいて、一の端子を囲むように二以上の位置ズレ検出用端子が配置されており、
前記検出部が、前記二以上の位置ズレ検出用端子それぞれ毎に、それらが隣接している前記端子の接続対象となっている前記実装用パッドとの間の静電容量を検出し、
前記演算部が、前記二以上の位置ズレ検出用端子それぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用端子と前記一の端子の接続対象となっている実装用パッドとの距離を算出し、前記位置ズレ検出用端子毎に算出した前記距離を用いて、前記一の端子と、それの接続対象となっている実装用パッドとの間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する請求項６に記載の検出装置。
【請求項９】
前記ＩＣチップにおいて、二以上の端子が二以上の位置ズレ検出用端子によって囲まれており、
前記演算部が、二以上の位置ズレ検出用端子によって囲まれた前記端子それぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ＩＣチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出する請求項６に記載の検出装置。
【請求項１０】
ＩＣチップが実装される回路基板であって、
前記ＩＣチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、
前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする回路基板。
【請求項１１】
一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されている請求項１０に記載の回路基板。
【請求項１２】
二以上の実装用パッドが、二以上の位置ズレ検出用パッドによって囲まれている請求項１１に記載の回路基板。
【請求項１３】
回路基板に実装されるＩＣチップであって、
前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とするＩＣチップ。
【請求項１４】
一の端子を囲むように二以上の位置ズレ検出用端子が配置されている請求項１３に記載のＩＣチップ。
【請求項１５】
二以上の端子が、二以上の位置ズレ検出用端子によって囲まれている請求項１４に記載のＩＣチップ。
【請求項１６】
上記請求項６〜９のいずれかに記載の検出装置を内部に備えている請求項１３に記載のＩＣチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップを回路基板に実装する際に生じる位置ズレを検出する検出装置、検出対象となる回路基板及びＩＣチップに関する。
【背景技術】
【０００２】
近年、ＩＣチップの回路基板への実装においては、ＩＣチップの小型化や、実装密度の向上の点から、ワイヤーを用いないフリップチップ方式の採用が増加している。フリップチップ方式においては、ＩＣチップの端子は、回路基板に設けられた実装用パッドに接続される。
【０００３】
また、このフリップチップ方式を採用した場合は、電気的検査や外観検査によっては検出できない程度のＩＣチップの位置ズレが問題となる。このような位置ズレは、製品出荷時においては問題を生じさせないが、その後の経年変化によって電気的な不良を生じさせる可能性を有している。
【０００４】
このため、従来から、ＩＣチップの位置ズレの検出が行われている（例えば、特許文献１参照。）。図１１は、従来の位置ズレ検出機能を備えた回路基板の一部を示す図であり、図１１（ａ）は平面図、図１１（ｂ）は断面図である。図１１（ａ）では、ＩＣチップ８３については外形及び端子のみが示されている。また、ＩＣチップ８３の端子にはハッチングが施されている。
【０００５】
図１１（ａ）に示すように、回路基板８０には、ＩＣチップ８３の実装用パッド８１ａ〜８１ｈが、ＩＣチップ８３の端子８４ａ〜８４ｈに対応して設けられている。また、図１１（ｂ）に示すように、ＩＣチップ８３の端子８４ａ〜８４ｈは配線８５に設けられた半田バンプである。更に、ＩＣチップ８３の回路基板８０への実装は、これらの間に、粘着性を備えた異方導電膜８６を配置し、その状態でこれらを加熱及び加圧することによって行われる。この加熱及び加圧により、端子８４ａ〜８４ｈと実装用パッド８１ａ〜８１ｈとは、異方導電膜８６中の導電粒子（図示せず）によって電気的に接続される。また、ＩＣチップ８３は、異方導電膜８６によって回路基板８０に接着される。
【０００６】
また、図１１（ａ）に示すように、回路基板８０において、４隅の位置にあるパッド（８１ａ、８１ｄ、８１ｅ、８１ｈ）の傍には、位置ズレ検出パッド８２ａ〜８２ｄが設けられている。更に、実装用パッド８１ａ〜８１ｈ、及び位置ズレ検出パッド８２ａ〜８２ｄは、検出装置（図示せず）に接続される。検出装置は、パッドと位置ズレ検出パッドとの間で導通が得られると、ＩＣチップ８３に位置ズレが生じていると判定する。
【０００７】
例えば、図１１に示すように、ＩＣチップ８３の各端子８４ａ〜８４ｈそれぞれは、対応する実装用パッド８１ａ〜８１ｈに電気的に接続されているが、ＩＣチップ８３には位置ズレが生じているとする。このとき、ＩＣチップ８３の位置ズレにより、実装用パッド８１ｅと位置ズレ検出パッド８２ｃとの間は端子８４ｅとによって導通される。検出装置は、この導通を検出することにより、ＩＣチップ８３に位置ズレが生じていると判定する。
【０００８】
また、近年、ＩＣチップの端子数は年々増加し、更に端子間ピッチは年々狭小化していることから、位置ズレ検出においては、検出精度の向上が求められている。図１１（ａ）及び図１１（ｂ）に示した従来の位置ズレ検出において検出精度の向上を図るためには、回路基板において実装用のパッドと位置ズレ検出パッドとの間隙を狭める必要がある。
【特許文献１】特開昭６１−１７５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１１（ｂ）に示した半田バンプ（ＩＣチップ８３の端子）は、通常、メッキやスクリーン印刷によって形成されるため、半田バンプの形成精度の向上には限界がある。また、半田バンプは、ＩＣチップ実装時の加熱及び加圧によって変形するが、変形量は温度や圧力によって大きく変動する。よって、半田バンプの位置や、大きさ、変形後の寸法等を制御することは困難である。このため、実装用のパッドと位置ズレ検出パッドとの間隙を狭めても、実際には、位置ズレの検出精度はそれ程向上しないと考えられる。
【００１０】
また、実装用のパッドと位置ズレ検出パッドとの間隙を狭めたことにより、ＩＣチップに位置ズレが生じていないにも拘わらず、半田バンプが位置ズレ検出パッドに接触してしまう事態も生じる。この場合、検出装置は不良品であると判定してしまうため、本来ならば位置ズレの無い良品が不良品として除外されてしまう。この結果、歩留まりが低下し、製造コストの上昇を招いてしまう。
【００１１】
また、図１１（ａ）及び図１１（ｂ）に示した従来の位置ズレ検出では、ＩＣチップの端子と位置ズレ検出パッドとの間が導通しているか、導通していないかしか判断できず、ＩＣチップのズレ量がどの程度であるか計測することは不可能である。このため、位置ズレを検出しても、このことをＩＣチップ実装用のマウンターに反映することが難しく、位置ズレの解消が図れない。
【００１２】
本発明の目的は、上記問題を解消し、ＩＣチップの位置ズレの検出精度の向上を図ると共に、ズレ量をも検出し得る検出装置、検出対象となる回路基板及びＩＣチップを提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明における第１の検出装置は、回路基板にＩＣチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。
【００１４】
また、上記目的を達成するために本発明における第２の検出装置は、回路基板にＩＣチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記ＩＣチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。
【００１５】
更に、上記目的を達成するために本発明における回路基板は、ＩＣチップが実装される回路基板であって、前記ＩＣチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする。
【００１６】
また、上記目的を達成するために本発明におけるＩＣチップは、回路基板に実装されるＩＣチップであって、前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とする。
【発明の効果】
【００１７】
本発明における検出装置では、回路基板の位置ズレ検出用のパッドとＩＣチップの端子との間の静電容量、又はＩＣチップの位置ズレ検出用端子と回路基板の実装用パッドとの間の静電容量が検出される。また、これらの静電容量は、位置ズレの大きさに応じて変化し、静電容量と位置ズレ量との間には一定の関係がある（図４参照）。
【００１８】
このため、本発明における検出装置は、静電容量の大きさから位置ズレの発生を検出する。本発明における検出装置によれば、従来に比べて高い精度でＩＣチップの位置ズレを検出できる。また、本発明の検出装置によれば、静電容量の大きさから、位置ズレの量を算出でき、どの程度の位置ズレが発生しているかも分かる。
【発明を実施するための最良の形態】
【００１９】
本発明における第１の検出装置は、回路基板にＩＣチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。
【００２０】
上記第１の検出装置においては、前記演算部は、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出するのが良い。この場合、位置ズレの量の算出精度を高めることができる。
【００２１】
上記第１の検出装置では、前記回路基板において、前記実装用パッドと、前記位置ズレ検出用パッドとが、前記位置ズレ検出用パッドを被覆する絶縁膜によって絶縁されているのが良い。この場合、位置ズレ検出用パッドとＩＣチップの端子との間の静電容量を増加させることができるため、安定した位置ズレ検出を行うことができ、更に検出精度の向上を図ることができる。また、検出部が流す交流電流の周波数を下げることができるため、検出部のコストダウンを図ることもできる。
【００２２】
上記第１の検出装置においては、前記回路基板において、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されており、前記検出部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、それらが隣接している前記実装用パッドの接続対象となっている前記端子との間の静電容量を検出し、前記演算部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用パッドと前記一の実装用パッドの接続対象となっている端子との距離を算出し、前記二以上の位置ズレ検出用パッドそれぞれ毎に算出した前記距離を用いて、前記一の実装用パッドと、それの接続対象となっている端子との間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する態様とするのが好ましい。この態様では、位置ズレの方向を検出できるため、検出結果を実装機にフィードバックすることによって、実装機における実装誤差の抑制を図ることができる。
【００２３】
上記態様においては、前記回路基板において、二以上の実装用パッドが前記二以上の位置ズレ検出用パッドによって囲まれており、前記演算部が、前記二以上の位置ズレ検出用パッドによって囲まれた前記実装用パッドそれぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ＩＣチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出するのが好ましい。この態様では、ＩＣチップの回転ズレについても実装機にフィードバックすることができる。
【００２４】
また、本発明における第２の検出装置は、回路基板にＩＣチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ＩＣチップの複数の端子との間の位置ズレを、前記ＩＣチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。
【００２５】
上記第２の検出装置においても、前記演算部は、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出するのが良い。この場合も、位置ズレの量の算出精度を高めることができる。
【００２６】
上記第２の検出装置では、前記ＩＣチップにおいて、一の端子を囲むように二以上の位置ズレ検出用端子が配置されており、前記検出部が、前記二以上の位置ズレ検出用端子それぞれ毎に、それらが隣接している前記端子の接続対象となっている前記実装用パッドとの間の静電容量を検出し、前記演算部が、前記二以上の位置ズレ検出用端子それぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用端子と前記一の端子の接続対象となっている実装用パッドとの距離を算出し、前記位置ズレ検出用端子毎に算出した前記距離を用いて、前記一の端子と、それの接続対象となっている実装用パッドとの間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する態様とするのが好ましい。この態様では、位置ズレの方向を検出できるため、検出結果を実装機にフィードバックすることによって、実装機における実装誤差の抑制を図ることができる。
【００２７】
上記態様においては、前記ＩＣチップにおいて、二以上の端子が二以上の位置ズレ検出用端子によって囲まれており、前記演算部が、二以上の位置ズレ検出用端子によって囲まれた前記端子それぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ＩＣチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出するのが好ましい。この態様では、ＩＣチップの回転ズレについても実装機にフィードバックすることができる。
【００２８】
更に、本発明における回路基板は、ＩＣチップが実装される回路基板であって、前記ＩＣチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする。
【００２９】
上記本発明における回路基板においては、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されている態様とできる。また、二以上の実装用パッドが、二以上の位置ズレ検出用パッドによって囲まれている態様とすることもできる。
【００３０】
また、本発明におけるＩＣチップは、回路基板に実装されるＩＣチップであって、前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とする。
【００３１】
上記本発明におけるＩＣチップにおいては、一の端子を囲むように二以上の位置ズレ検出用端子が配置されている態様とすることができる。また、二以上の端子が、二以上の位置ズレ検出用端子によって囲まれている態様とすることもできる。更に、上記本発明におけるＩＣチップは、上記本発明における検出装置を内部に備えている態様であっても良い。
【００３２】
（実施の形態１）
以下、本発明の実施の形態１における検出装置、回路基板、及びＩＣチップについて、図１〜図７を参照しながら説明する。図１は、本発明の実施の形態１における検出装置の概略構成を示すブロック図である。図２は、図１に示した回路基板の一部分を示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）中の切断線Ａ−Ａ´に沿って切断して得られた断面図である。図１及び図２（ａ）において、ＩＣチップ３０は、その外形及び端子のみが示されている。
【００３３】
また、図３は、図１に示した直流抵抗検出部の具体構成の一例を示す回路図である。図４は、回路基板の位置ズレ検出用のパッドとＩＣチップの端子との間の静電容量の変化を示す図である。図５（ａ）は、図１に示した静電容量検出部の具体構成の一例を示す回路図であり、図５（ｂ）は、図５（ａ）中に示した整流回路の一例を示す回路図である。
【００３４】
図１に示す検出装置１は、回路基板２０上にＩＣチップ３０を実装する実装工程で用いられる。図１に示すように、本実施の形態１では、回路基板２０は、複数の実装用パッド２１ａ〜２１ｊを備えている。図２（ａ）及び（ｂ）に示すように、回路基板２０は、絶縁膜２５が設けられたベース基板２４を備えており、実装用パッド２１ａ〜２１ｊは絶縁膜２５上に設けられている。ベース基板２４としては、ガラス基板、シリコン基板等が挙げられる。
【００３５】
また、本実施の形態１では、ＩＣチップ３０は、複数の実装用パッド２１ａ〜２１ｊそれぞれに接続される複数の端子３１ａ〜３１ｊを備えている。更に、図２（ｂ）に示すように、本実施の形態１においても、ＩＣチップ３０の端子３１ａ〜３１ｊは、背景技術において図１１（ｂ）に示した例と同様に、配線３２に設けられた半球状の半田バンプである。ＩＣチップ３０と回路基板２０とは、これらの間に介在する異方導電膜３３によって、互いに接着されている。
【００３６】
また、図１に示すように、実装用パッド２１ａ〜２１ｊのうち、実装用パッド２１ａ及び２１ｊの周辺には、位置ズレ検出用パッドが設けられている。具体的には、実装用パッド２１ａの周辺には、これを囲むように４つの位置ズレ検出用パッド２２ａ〜２２ｄが配置されている（図２（ａ）参照）。同様に、実装用パッド２１ｊの周辺にも、これを囲むように４つの位置ズレ検出用パッド２３ａ〜２３ｄが配置されている。
【００３７】
検出装置１は、これらの位置ズレ検出用パッドを用いて、回路基板２０の実装用パッド２１ａとＩＣチップ３０の端子３１ａとの間の位置ズレ、及び回路基板２０の実装用パッド２１ｊとＩＣチップ３０の端子３１ｊとの間の位置ズレを検出する。本実施の形態１において、位置ズレとは、ＩＣチップ３０の端子が、対応する実装用パッド上の基準位置からズレていることをいう。また、本実施の形態１では、基準位置は、半田バンプの頂点を通る軸が実装用パッドの接触面の中止を通る法線と一致する位置に設定されている。基準位置は特に限定されるものではない。
【００３８】
このように、本実施の形態１における検出装置１も、図１１を用いて説明した従来の検出装置と同様に、実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて位置ズレの検出を行っている。また、本実施の形態１においても、検出装置１による位置ズレの検出は、電気的検査で問題が生じなかった場合に行われる。但し、本実施の形態１における検出装置１は、位置ズレの検出に加えて、位置ズレの量の算出、及び位置ズレ方向の検出も行うことができる。この点について、以下に説明する。
【００３９】
図１に示すように、検出装置１は、検出部２と、演算部５とを備えている。本実施の形態１では、検出部２は、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の直流抵抗を検出する直流抵抗検出部３と、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の静電容量を検出する静電容量検出部４とを備えている。また、検出装置１は、演算部５の指示に応じて回路の切替を行う第１の切替回路９及び第２の切替回路１１も備えている。
【００４０】
第１の切替回路９は、切替スイッチ１０ａ及び１０ｂを備えている。スイッチ１０ａは、演算部５の指示に応じて、位置ズレ検出用パッド２２ａ〜２２ｄのいずれかを、第２の切替回路１１に接続する。同様に、スイッチ１０ｂも、演算部５の指示に応じて、位置ズレ検出用パッド２３ａ〜２３ｄのいずれかを第２の切替回路１１に接続する。
【００４１】
第２の切替回路１１は、演算部５の指示に応じて、切替スイッチ１０ａが選択した位置ズレ検出用パッドと端子３１ａとの組み合わせ、及び切替スイッチ１０ｂが選択した位置ズレ検出用パッドと端子３１ｊとの組み合わせのうち、どちらかを選択する。更に、第２の切替回路１１は、選択した方を、演算部５の指示に応じて、直流抵抗検出部３及び静電容量検出部４のうちのいずれかに接続する。また、第２の切替回路１１は、スイッチ１２ａ〜１２ｆを備えており、これらのスイッチ１２ａ〜１２ｆによって上記の選択及び接続を行っている。
【００４２】
また、本実施の形態では、先ず、位置ズレ検出用パッド２２ａ〜２２ｄと端子３１ａとの全ての組合せ、及び位置ズレ検出用パッド２３ａ〜２３ｄと端子３１ｊとの全ての組合せについて、直流抵抗検出部３によって直流抵抗の検出が行われる。その後、これらの組合せについて、静電容量検出部４による静電容量の検出が行われる。但し、直流抵抗がゼロとなる組合せについては、端子と位置ズレ検出用パッドとの間に静電容量が発生しないため、静電容量の検出は実施されない。この場合は、大きな位置ズレが生じていると判断される。
【００４３】
直流抵抗検出部３は、位置ズレ検出用パッドと端子との間に直流電圧を印加し、それによってこれらの間の直流抵抗を検出している。このとき、端子への直流電圧の印加は、端子が電気的に接続されている実装用パッドを介して行われている。例えば、図２（ａ）に示すように、端子３１ａが位置ズレ検出用パッド２２ａ〜２２ｄのいずれとも接触してない場合は、これらの間は導通していないため、直流抵抗検出部３は直流抵抗を検出する。直流抵抗の値は、端子３１ａが位置ズレ検出用パッドに近づくほど小さな値となる。また、端子３１ａがいずれかの位置ズレ検出用パッドに接触すると、この位置ズレ検出用パッドと端子３１ａとの間は導通しているため、直流抵抗は０（ゼロ）となる。
【００４４】
ここで、直流抵抗検出部３の具体的な回路構成の一例について説明する。図３に示すように、ＩＣチップの端子と位置ズレ検出用パッドとが直流抵抗検出部３に接続されると、ＩＣチップの端子と位置ズレ検出用パッドとの間に生じる抵抗ＲXは、抵抗１３に直列に接続される。更に、抵抗ＲXと抵抗１３との直列回路は、抵抗１４と基準抵抗１５との直列回路に対して並列に接続され、両直列回路の両端には直流電源によって直流電圧が印加される。また、図３に示すように、抵抗ＲXと抵抗１３との間から分岐した分岐配線１６と、抵抗１４と基準抵抗１５との間から分岐した分岐配線１７とは、差分増幅器１８の入力端子に接続される。更に、抵抗１３の抵抗値と抵抗１４の抵抗値とは同じである。
【００４５】
直流電圧が印加されると、差分増幅器１８は、基準抵抗１５と抵抗ＲXとの差に応じたアナログ信号を出力する。このアナログ信号は、Ａ／Ｄ変換回路１９によってデジタル信号に変換され、演算部５に入力される。なお、基準抵抗１５の抵抗値ＲSは、ＩＣチップ３０の端子と実装用パッドとの間で位置ズレが生じていない場合の両者間の抵抗値に設定されている。
【００４６】
演算部５は、Ａ／Ｄ変換回路１９によってデジタル信号が入力されると、このデジタル信号の出力値に基づいて、位置ズレ検出用パッドと端子との間の位置ズレの状態を判断する。例えば、このデジタル信号の出力値が０（ゼロ）より大きい場合は、演算部５は位置ズレが生じていると判断する。また、演算部５は、デジタル信号の出力値が基準抵抗１５の抵抗値ＲSと同値である場合は、両者間が導通していると判断する。
【００４７】
また、静電容量検出部４は、導通していない位置ズレ検出用パッドと端子との間の静電容量を検出する。本実施の形態１では、静電容量検出部４は、位置ズレ検出用パッド２２ａ〜２２ｄと端子３１ａとの間に、交流電圧を印加し、これらの間に形成された静電容量Ｃ1〜Ｃ4（図２（ａ）参照）を検出する。また、静電容量検出部４は、位置ズレ検出用パッド２３ａ〜２３ｄと端子３１ｊとの間にも交流電圧を印加し、これらの間に形成された静電容量も検出する。更に、静電容量検出部４は、検出した静電容量に関する情報を演算部５に出力する。なお、端子３１ａへの交流電圧の印加は、実装用パッド２１ａを介して行われており、端子３１ｊへの交流電圧の印加は、実装用パッド２１ｊを介して行われている。
【００４８】
ここで、図４を用いて、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の距離（位置ズレの量）と、これらの間の静電容量との関係について説明する。図４に示すように、静電容量は、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の距離に対して、一定の関係を持っている。即ち、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の距離が小さいほど、両者間の静電容量が大きくなり、両者間のインピーダンスは小さくなる。一方、ＩＣチップ３０の端子と位置ズレ検出用パッドとの間の距離が大きいほど、両者間の静電容量は小さくなり、両者間のインピーダンスは大きくなる。
【００４９】
よって、例えば、図２（ａ）に示す静電容量Ｃ1〜Ｃ4が分かれば、位置ズレ検出用パッド２２ａ〜２２ｄそれぞれと端子３１ａとの距離が分かる。更に、これらの距離を用いれば端子３１ａが基準位置からどちらの方向にどの程度ズレているかを把握することができる。このため、本実施の形態１では、演算部５は、静電容量検出部４から出力された情報に基づいて、位置ズレの検出、検出した位置ズレの量の算出、更には位置ズレの方向の検出を行っている。
【００５０】
また、本実施の形態１において、静電容量検出部４の具体的な回路構成としては、図５に示す回路構成が挙げられる。図５（ａ）に示すように、ＩＣチップの端子と位置ズレ検出用パッドとを静電容量検出部４に接続すると、これの間の静電容量ＣXは抵抗４１に直列に接続される。更に、静電容量ＣXと抵抗４１との直列回路は、抵抗４２と基準容量４３との直列回路に対して並列に接続され、両直列回路の両端には交流電源によって交流電圧が印加される。
【００５１】
また、図５（ａ）に示すように、静電容量ＣXと抵抗４１との間から分岐した分岐配線４４と、抵抗４２と基準容量４３との間から分岐した分岐配線４５とは、それぞれ整流回路４６を介して、差分増幅器４７の入力端子に接続されている。更に、抵抗４１の抵抗値と抵抗４２の抵抗値とは同じである。なお、図５（ｂ）に示すように、整流回路４６は、分岐配線４４又は４５上に設けられた整流用のダイオード４６ａと、分岐配線４４又は４５から分岐した配線に設けられた抵抗４６ｂと、別の位置から分岐した別の配線に設けられた容量４６ｃとで構成されている。
【００５２】
従って、交流電圧が印加されると、静電容量ＣXの大きさに応じた電圧信号と、基準容量４３の大きさ（ＣS）に応じた電圧信号とが、差分増幅器４７に入力される。そして、差分増幅器４７は、両者の差に応じて電圧レベルが変化するアナログ信号を出力する。また、基準容量４３の容量値ＣSは、ＩＣチップ３０の端子と実装用パッドとの間で位置ズレが生じていない場合の両者間の静電容量に設定されている。従って、差分増幅器４７が出力するアナログ信号の電圧レベルは、端子の基準位置からのズレ量を特定している。このアナログ信号は、Ａ／Ｄ変換回路４８によってデジタル信号に変換され、演算部５に入力される。
【００５３】
このとき、デジタル信号の出力値が０（ゼロ）より大きい場合は、静電容量ＣXが基準容量４３の容量値ＣSよりも大きく、端子の位置が基準位置からズレていることを意味するため、演算部５は位置ズレが生じていると判断する。
【００５４】
また、演算部５のメモリ６には、Ａ／Ｄ変換回路４８が出力するデジタル信号の出力値と、ＩＣチップ３０の端子の基準位置からの距離との関係を特定するマップや数式が格納されている。このため、演算部５は、デジタル信号の出力値をマップや数式に当てはめることによって、検出対象の端子が接続された実装用パッドから検出対象の位置ズレ検出用パッドに向かう方向における、端子の基準位置からの位置ズレの量を特定する。
【００５５】
また、このマップや数式は、本実施の形態１では、予め実験によって求められる。具体的には、実装用パッドに電極を配置し、各位置ズレ検出用パッドの方向について、電極の位置を段階的にずらしながら、デジタル信号を出力させる。そして、出力値を記録し、記録した値から近似曲線を求めれば上記の数式を得ることができる。また、記録した値を電極の位置と関連付けてメモリ６に格納すれば、上記のマップを得ることができる。実験によって得られたマップや数式は、入力装置７を用いてメモリ６に入力されている。
【００５６】
なお、マップや数式は、回路基板の設計データから演算によって求めることもできる。但し、回路基板における寄生容量等の影響を考慮でき、検出精度の向上を図り得る点からは、実験によって求めるのが好ましい。
【００５７】
よって、図５に示した静電容量検出部４を用いることで、演算部５は、端子３１ａ及び３１ｊそれぞれについて、実装用パッドを中心とした４方向における、基準位置からの位置ズレの量を特定する。また、演算部５は、方向毎の位置ズレの量をベクトル合成することで、端子３１ａ及び３１ｊの位置ズレの方向を検出し、検出した方向における位置ズレの量を算出する。更に、本実施の形態１では、演算部５は、検出した位置ズレの方向や算出した位置ズレの量を、表示装置８に表示する。
【００５８】
このように、本実施の形態１における検出装置１（図１参照）を用いれば、従来と異なり、静電容量に基づいて、位置ズレの量を測定することができる。また、検出された静電容量の大きさから、端子と位置ズレ検出用パッドとの間に位置ズレが生じているかどうかを即座に判断できるため、検出装置１によれば、従来に比べて検出精度の向上を図ることもできる。更に、検出精度の向上のために両者の間の隙間を狭める必要もない。
【００５９】
また、本実施の形態１では、位置ズレの方向を検出するため、ＩＣチップの端子について４方向における位置ズレ量を特定しているが、これに限定されるものではない。位置ズレの方向の特定は、２方向以上において位置ズレ量が特定されれば良い。例えば、図２（ａ）の例において、実装用パッド２１ａに対して位置ズレ検出用パッド２２ａと２２ｂ、２２ｂと２２ｃ、２２ｃと２２ｄ、又は２２ａと２２ｄのみが配置された態様であっても良い。これらの場合であっても、直交する二方向の位置ズレ量が特定できるため、ベクトル合成による位置ズレ方向の特定は可能である。但し、検出精度の向上の点からは、位置ズレ検出用パッドの個数は多い方が良いと考えられる。
【００６０】
また、本実施の形態１では、実装用パッド２１ａ及び２１ｊの二箇所において、位置ズレの方向が検出され、更に位置ズレの量が算出されている。このため、演算部５は、各箇所の位置ズレの方向及び量から、ＩＣチップ３０に回転ズレが生じているかどうかを判定することができる。
【００６１】
具体的には、演算部５は、各箇所の位置ズレの方向及び量を対比し、両者が一致していない場合は、ＩＣチップ３０に回転ズレが生じていると判断する。回転ズレが生じている場合は、演算部５は、ベクトル合成等によって回転ズレの量（回転角）θも算出する（図１参照）。なお、回転ズレとは、ＩＣチップ３０の厚み方向に沿った軸を回転軸とした回転によって生じたズレをいう。
【００６２】
また、本実施の形態１における検出装置が検出した位置ズレの方向、量、回転ズレは、ＩＣチップを実装するマウンター（実装機）にフィードバックするのが好ましい。この態様によれば、マウンターによる位置ズレの解消を図ることができ、ＩＣチップの実装精度を高めることができる。
【００６３】
また、本実施の形態１においては、検出対象となる回路基板は、図１に示したものに限定されるものではない。図６は、本実施の形態１における検出装置が検出対象とする回路基板の他の例を示す平面図であり、図６（ａ）及び（ｂ）はそれぞれ異なる例を示している。なお、図６（ａ）及び（ｂ）において、ＩＣチップは、図１で示したものと同様のものであり、外形のみを示している。
【００６４】
図６（ａ）に示す回路基板５０においては、実装用パッド５１ａ〜５１ｊのうち、実装用パッド５１ｅの周囲にのみ位置ズレ検出用パッド５２ａ〜５２ｄが配置されている。また、図６（ｂ）に示す回路基板５３では、実装用パッド５１ａ〜５１ｊのうち、四隅に位置する実装用パッド５１ａ、５１ｅ、５１ｆ、及び５１ｊの近傍に、それぞれ一つずつ位置ズレ検出用パッド５４〜５７が配置されている。図６（ａ）及び（ｂ）に示した態様では、回転ズレは検出できないが、それ以外の位置ズレは検出できる。このような態様は、回転ズレが問題とならない、小さな正方形状のＩＣチップを実装する回路基板において、コスト増加を抑制でき、有効である。
【００６５】
また、本実施の形態１における検出装置は、例えば、回路基板が、表示パネルを構成するアクティブマトリクス基板であり、ＩＣチップが、アクティブ素子を駆動するドライバＩＣである場合に有効である。図７は、回路基板がアクティブマトリクス基板である例を示す斜視図である。
【００６６】
図７に示す表示装置は、液晶表示装置である。液晶表示装置は、液晶表示パネル６３と、それを照明するバックライト装置６９とを備えている。バックライト装置６９は、導光板６６と、蛍光管６７と、ランプリフレクタ６８とで構成されている。また、液晶表示パネル６３は、アクティブマトリクス基板６０と、対向基板６２との間に液晶層６１を挟みこんで構成されている。アクティブマトリクス基板６０の表示領域には、アクティブ素子（ＴＦＴ）と画素電極とで構成された画素（図示せず）がマトリクス状に配置されている。
【００６７】
アクティブマトリクス基板６０の表示領域の周辺の領域には、ゲートドライバＩＣ６４と、ソースドライバＩＣ６５とが実装されている。これらのドライバＩＣは、他のＩＣチップに比べて細長い形状であるため、回転ズレが生じると、その後に接続不良が生じやすい特性を備えている。このため、本実施の形態１における検出装置による位置ズレの検出が特に有効となる。
【００６８】
（実施の形態２）
次に、本発明の実施の形態における検出装置、回路基板、及びＩＣチップについて、図８及び図９を参照しながら説明する。図８は、本発明の実施の形態２における検出装置の概略構成を示すブロック図である。図９は、図８に示した回路基板の一部分を示す図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）中の切断線Ｂ−Ｂ´に沿って切断して得られた断面図である。図８及び図９（ａ）において、ＩＣチップは、その外形及び端子のみが示されている。
【００６９】
本実施の形態２においては、検出対象となる回路基板２７の構成が実施の形態１において図２に示した回路基板２０の構成と異なっている。本実施の形態２においては、図９（ｂ）に示すように、実装用パッド２１ａと位置ズレ検出用パッド２２ａ〜２２ｄとは、位置ズレ検出用パッド２２ａ〜２２ｄを被覆する絶縁膜２６によって絶縁されている。図９（ｂ）には示していないが、実装用パッド２１ｊと位置ズレ検出用パッド２３ａ〜２３ｄも絶縁膜２６によって絶縁されている。
【００７０】
また、本実施の形態２では、位置ズレ検出用パッド２２ａ〜２２ｄ及び２３ａ〜２３ｄは、ＩＣチップ３０の端子との間で導通しない。よって、図９（ｂ）に示すように、位置ズレ検出用パッド２２ａ〜２２ｄは、上方からみたときに、その縁部が実装用パッド２１ａの縁部と重なるように配置される。更に、図８に示すように、本実施の形態２における検出装置２８は、実施の形態１において図１に示した検出装置１と異なり、検出部２は静電容量検出部４のみを備えている。なお、上述した点以外については、本実施の形態２における検出装置、回路基板、及びＩＣチップは、実施の形態１に示したものと同様に構成されている。
【００７１】
このように本実施の形態２によれば、位置ズレ検出用パッドと端子との間の絶縁を確保しつつ、両者間の距離を近づけることができる。例えば、回路基板２７が図７に示したアクティブマトリクス基板の場合であれば、絶縁膜２６の厚みは数百μｍ以下となる。このため、実施の形態１に比べて、両者間の静電容量を増加させることができるので、安定した検出と検出精度の向上とが図られる。また、静電容量の増加により、静電容量検出部４が印加する交流の周波数を下げることができるので、静電容量検出部のコストダウンを図ることもできる。
【００７２】
また、本実施の形態２においては、位置ズレ検出用パッド２２ａ〜２２ｄ及び２３ａ〜２３ｄが外部から隠れるため、ＩＣチップ３０の実装時において半田不良が生じる可能性を少なくすることもできる。
【００７３】
ところで、本実施の形態１及び２においては、回路基板に位置ズレ検出用パッドが設けられている例について説明しているが、本発明は、これに限定されるものではない。本発明においては、ＩＣチップに位置ズレ検出用の端子が設けられていても良い。図１０は、位置ズレ検出用端子を備えたＩＣチップを示す平面図である。図１０においては、ＩＣチップ７０の実装面が図示されている。
【００７４】
図１０に示すように、ＩＣチップ７０は、図１及び図８に示されたＩＣチップと同様に、実装面に複数の端子７１ａ〜７１ｊを備えている。但し、図１０の例では、ＩＣチップ７０は、端子７１ａの周囲に位置ズレ検出用端子７２ａ〜７２ｄを備え、端子７１ｊの周囲に位置ズレ検出用端子７３ａ〜７３ｄを備えている。位置ズレ検出用端子７２ａ〜７２ｄ及び７３ａ〜７３ｄも半田バンプによって形成されている。
【００７５】
このように、図１０の例では、回路基板の役割とＩＣチップの役割とが、実施の形態１及び２に示した例と比べて逆転している。よって、図１０に示したＩＣチップ７０に接続された検出装置（図示せず）は、ＩＣチップ７０の端子が接続されている実装用パッドと位置ズレ検出用端子との間について、静電容量の検出を行う。この場合においても、位置ズレの検出、位置ズレ方向の検出、及び位置ズレ量の算出が可能である。また、この場合においては、検出装置がＩＣチップに組み込まれた態様であっても良い。
【産業上の利用可能性】
【００７６】
以上のように、本発明における検出装置によれば、ＩＣチップを回路基板に実装する際の位置ズレの検出及び位置ズレ量の算出を行うことができる。本発明における検出装置は、ＩＣチップが実装された回路基板を備える機器全ての製造や検査に利用でき、産業上の利用可能性を有するものである。
【図面の簡単な説明】
【００７７】
【図１】図１は、本発明の実施の形態１における検出装置の概略構成を示すブロック図である。
【図２】図２は、図１に示した回路基板の一部分を示す図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）中の切断線Ａ−Ａ´に沿って切断して得られた断面図である。
【図３】図３は、図１に示した直流抵抗検出部の具体構成の一例を示す回路図である。
【図４】図４は、回路基板の位置ズレ検出用のパッドとＩＣチップの端子との間の静電容量の変化を示す図である。
【図５】図５（ａ）は、図１に示した静電容量検出部の具体構成の一例を示す回路図であり、図５（ｂ）は、図５（ａ）中に示した整流回路の一例を示す回路図である。
【図６】図６は、本実施の形態１における検出装置が検出対象とする回路基板の他の例を示す平面図であり、図６（ａ）及び（ｂ）はそれぞれ異なる例を示している。
【図７】図７は、回路基板がアクティブマトリクス基板である例を示す斜視図である。
【図８】図８は、本発明の実施の形態２における検出装置の概略構成を示すブロック図である。
【図９】図９は、図８に示した回路基板の一部分を示す図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）中の切断線Ｂ−Ｂ´に沿って切断して得られた断面図である。
【図１０】図１０は、位置ズレ検出用端子を備えたＩＣチップを示す平面図である。
【図１１】図１１は、従来の位置ズレ検出機能を備えた回路基板の一部を示す図であり、図１１（ａ）は平面図、図１１（ｂ）は断面図である。
【符号の説明】
【００７８】
１、２８  検出装置
２  検出部
３  直流抵抗検出部
４  静電容量検出部
５  演算部
６  メモリ
７  入力装置
８  表示装置
９  第１の切替回路
１０ａ、１０ｂ  切替スイッチ
１１  第２の切替回路
１２  スイッチ
１３、１４、４１、４２、４６ｂ  抵抗
１５  基準抵抗
１６、１７、４４、４５  分岐配線
１８、４７  差分増幅器
１９、４８  Ａ／Ｄ変換回路
２０、２７、５０、５３  回路基板
２１ａ〜２１ｊ、５１ａ〜５１ｊ  実装用パッド
２２ａ〜２２ｄ、２３ａ〜２３ｄ、５２ａ〜５２ｄ、５４〜５７  位置ズレ検出用パッド
２４  ベース基板
２５、２６  絶縁膜
３０、７０  ＩＣチップ
３１ａ〜３１ｊ、７１ａ〜７１ｊ  端子
３２  配線
３３  異方導電膜
４３  基準容量
４６  整流回路
４６ａ  整流ダイオード
４６ｃ  容量
６０  アクティブマトリクス基板
６１  液晶層
６２  対向基板
６３  液晶表示パネル
６４  ゲートドライバＩＣ
６５  ソースドライバＩＣ
６６  導光板
６７  蛍光管
６８  ランプリフレクタ
６９  バックライト
７２ａ〜７２ｄ、７３ａ〜７３ｄ  位置ズレ検出用端子
【図１】
2007273566.tif 000003
【図２】
2007273566.tif 000004
【図３】
2007273566.tif 000005
【図４】
2007273566.tif 000006
【図５】
2007273566.tif 000007
【図６】
2007273566.tif 000008
【図７】
2007273566.tif 000009
【図８】
2007273566.tif 000010
【図９】
2007273566.tif 000011
【図１０】
2007273566.tif 000012
【図１１】
2007273566.tif 000013