(57)【要約】【課題】異なる電源電位をそれぞれ別々の電源線で供給したのでは、電源線の配線本数が多くなってしまう。【解決手段】駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現した上で、１本の電源線２３を兼用して３種類の電源電位Ｖｃｃ／Ｖｓｓ／Ｖｏｆｓを選択的に供給することで、電源線の配線本数を削減する。【選択図】図１０
2007108380.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して第２の電源電位、当該第２の電源電位よりも低い第３の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第２の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第１の駆動手段と、
前記電気光学素子の非発光期間において前記電源線に前記所定の電位が供給されているときに前記第２スイッチングトランジスタを導通状態にする第２の駆動手段と、
前記電気光学素子の発光期間と前記電源線に前記所定の電位が供給されている期間に前記第１スイッチングトランジスタを導通状態にする第３の駆動手段と、
前記電源線に前記第３の電源電位が供給されている期間において前記第２スイッチングトランジスタが非導通状態にあるときに前記第３スイッチングトランジスタを導通状態にする第４の駆動手段と
を具備することを特徴とする表示装置。
【請求項２】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第１スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第１ステップと、
前記非発光期間に入った後に前記電源線の電位を第２の電源電位から当該第２の電源電位よりも低い第３の電源電位に切り替える第２ステップと、
前記電源線の電位が前記第３の電源電位のときに前記第３スイッチングトランジスタを導通状態にする第３ステップと、
前記第３スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記第３の電源電位から所定の電位に切り替える第４ステップと、
前記電源線の電位が前記所定の電位のときに前記第２スイッチングトランジスタを導通状態にする第５ステップと、
前記第２スイッチングトランジスタの導通期間内において前記第１スイッチングトランジスタを導通状態にする第６ステップと、
前記第２スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第２電源電位に切り替える第７ステップと、
前記非発光期間において前記電源線の電位が前記第２電源電位のときに前記サンプリングトランジスタを導通状態にする第８ステップと
を有することを特徴とする表示装置の駆動方法。
【請求項３】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
所定の電位と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して第２の電源電位および当該第２の電源電位よりも低い第３の電源電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第２の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第１の駆動手段と、
前記電気光学素子の発光期間と前記非発光期間内で前記電源線に前記第２の電源電位が供給されている一定の期間に前記第１スイッチングトランジスタを導通状態にする第２の駆動手段と、
前記非発光期間内において前記電源線に前記第２の電源電位が供給されている期間および前記第１スイッチングトランジスタが導通状態にある期間に前記第２スイッチングトランジスタを導通状態にする第３の駆動手段と、
前記電源線に前記第３の電源電位が供給されている期間において前記第２スイッチングトランジスタが導通状態にあるときに前記第３スイッチングトランジスタを導通状態にする第４の駆動手段と
を具備することを特徴とする表示装置。
【請求項４】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
所定の電位と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第１スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第１ステップと、
前記非発光期間に入った後に前記第２スイッチングトランジスタを導通状態にする第２ステップと、
前記第２スイッチングトランジスタが導通状態になった後に前記電源線の電位を第２の電源電位から当該第２の電源電位よりも低い第３の電源電位に切り替える第３ステップと、
前記電源線の電位が前記第３の電源電位のときに前記第３スイッチングトランジスタを導通状態にする第４ステップと、
前記第３スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記第３の電源電位から前記第２の電源電位に切り替える第５ステップと、
前記電源線の電位が前記第２の電源電位のときに前記第１スイッチングトランジスタを導通状態にする第６ステップと、
前記第１スイッチングトランジスタが非導通状態になった後に前記第２スイッチングトランジスタを非導通状態にする第７ステップと、
前記第２スイッチングトランジスタが非導通状態になった後に前記サンプリングトランジスタを導通状態にする第８ステップと
を有する表示装置の駆動方法。
【請求項５】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
第３の電源電位と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して前記第３の電源電位よりも高い第２の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第２の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第１の駆動手段と、
前記非発光期間において前記電源線に前記所定の電位が供給されているときに前記第２スイッチングトランジスタを導通状態にする第２の駆動手段と、
前記電気光学素子の発光期間に前記第１スイッチングトランジスタを導通状態にするとともに、前記電源線に前記所定の電位が供給されている期間において前記第２スイッチングトランジスタが導通状態にあるときに前記第１スイッチングトランジスタを導通状態にする第３の駆動手段と、
前記電源線に前記第３の電源電位が供給されている期間において前記第２スイッチングトランジスタが導通状態にあるときに前記第３スイッチングトランジスタを導通状態にする第４の駆動手段と
を具備することを特徴とする表示装置。
【請求項６】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記電源線と前記駆動トランジスタのゲートとの間に接続された第２スイッチングトランジスタと、
第３の電源電位と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第１スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第１ステップと、
前記非発光期間に入った後に前記電源線の電位を前記第３の電源電位よりも高い第２の電源電位から所定の電位に切り替える第２ステップと、
前記電源線の電位が前記所定の電位のときに前記第２スイッチングトランジスタを導通状態にする第３ステップと、
前記第２スイッチングトランジスタの導通期間において前記第３スイッチングトランジスタを導通状態にする第４ステップと、
前記第２スイッチングトランジスタの導通期間内であって前記第３スイッチングトランジスタが非導通状態になった後に前記第１スイッチングトランジスタを導通状態にする第５ステップと、
前記第１スイッチングトランジスタが非導通状態になった後に前記第２スイッチングトランジスタを非導通状態にする第６ステップと、
前記第２スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第２の電位に切り替える第７ステップと、
前記電源線の電位が前記第２の電位に切り替わった後に前記サンプリングトランジスタを導通状態にする第８ステップと
を有する表示装置の駆動方法。
【請求項７】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続された第２スイッチングトランジスタと、
第３の電源電位と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる画素アレイ部と、
前記電源線に対して前記第３の電源電位よりも高い第２の電源電位および所定の電位を選択的に供給する電源供給手段と、
前記電気光学素子の非発光期間において前記電源線に前記第２の電源電位が供給されているときに前記サンプリングトランジスタを導通状態にする第１の駆動手段と、
前記非発光期間において前記電源線に前記所定の電位が供給されているときに前記第２スイッチングトランジスタを導通状態にする第２の駆動手段と、
前記電気光学素子の発光期間に前記第１スイッチングトランジスタを導通状態にするとともに、前記電源線に前記所定の電位が供給されている期間において前記第２スイッチングトランジスタが導通状態にあるときに前記第１スイッチングトランジスタを導通状態にしかつ前記第２スイッチングトランジスタが非導通状態になった後に前記第１スイッチングトランジスタを非導通状態にする第３の駆動手段と、
前記電源線に前記第３の電源電位が供給されている期間において前記第２スイッチングトランジスタが導通状態にあるときに前記第３スイッチングトランジスタを導通状態にする第４の駆動手段と
を具備することを特徴とする表示装置。
【請求項８】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端にソースが接続されたＮチャネル型の薄膜トランジスタからなる駆動トランジスタと、
データ線と前記駆動トランジスタのゲートとの間に接続され、前記データ線から輝度情報に応じた入力信号を取り込むサンプリングトランジスタと、
電源線と前記駆動トランジスタのドレインとの間に接続された第１スイッチングトランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続された第２スイッチングトランジスタと、
第３の電源電位と前記駆動トランジスタのソースとの間に接続された第３スイッチングトランジスタと、
前記駆動トランジスタのゲートとソースとの間に接続されたキャパシタと
を有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第１スイッチングトランジスタを非導通状態にして前記電気光学素子の発光期間から非発光期間に移行させる第１ステップと、
前記非発光期間に入った後に前記電源線の電位を前記第３の電源電位よりも高い第２の電源電位から所定の電位に切り替える第２ステップと、
前記電源線の電位が前記所定の電位のときに前記第２スイッチングトランジスタを導通状態にする第３ステップと、
前記第２スイッチングトランジスタの導通期間において前記第３スイッチングトランジスタを導通状態にする第４ステップと、
前記第２スイッチングトランジスタの導通期間内に前記第１スイッチングトランジスタを導通状態にし、前記第２スイッチングトランジスタの導通期間が経過した後に前記第１スイッチングトランジスタを非導通状態にする第５ステップと、
前記第１スイッチングトランジスタが非導通状態になった後に前記電源線の電位を前記所定の電位から前記第２の電位に切り替える第６ステップと、
前記電源線の電位が前記第２の電位に切り替わった後に前記サンプリングトランジスタを導通状態にする第７ステップと
を有する表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素回路が行列状（マトリクス状）に配置されてなる表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、電気光学素子として、電流値に応じて発光輝度が変化するいわゆる電流駆動型の発光素子、例えば有機ＥＬ(electro luminescence) 素子を含む画素回路が行列状に多数配置されてなる有機ＥＬ表示装置が開発され、商品化が進められている。有機ＥＬ表示装置は、有機ＥＬ素子が自発光素子であることから、液晶セルを含む画素回路によって光源（バックライト）からの光強度を制御する液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、応答速度が速い等の特長を持っている。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、発光素子に流れる電流を、当該発光素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
【０００４】
能動素子として薄膜トランジスタ（以下、「ＴＦＴ」と記述する）を用いた画素回路において、当該ＴＦＴとしてＮチャネル型のトランジスタを用いることができれば、ＴＦＴの作成に当たって、従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。そして、ａ−Ｓｉプロセスを用いることで、ＴＦＴ基板の低コスト化を図ることができる。
【０００５】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間が経過すると劣化（経時劣化）する。Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子を電流駆動するＴＦＴ（以下、「駆動ＴＦＴ」と記述する）のソースが有機ＥＬ素子に接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動ＴＦＴのゲート・ソース間電圧Ｖｇｓが変化し、その結果有機ＥＬ素子の発光輝度も変化する。
【０００６】
このことについてより具体的に説明する。駆動ＴＦＴのソース電圧は、当該駆動ＴＦＴと有機ＥＬ素子との動作点で決まる。有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動ＴＦＴと有機ＥＬ素子との動作点が変動してしまうために、駆動ＴＦＴに同じゲート電圧を印加したとしても、駆動ＴＦＴのソース電圧が変化する。これにより、駆動ＴＦＴのソース・ゲート間電圧Ｖｇｓが変化し、当該駆動ＴＦＴに流れる電流値が変化するために、有機ＥＬ素子に流れる電流値も変化し、その結果有機ＥＬ素子の発光輝度が変化する。
【０００７】
また、Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動ＴＦＴの閾値電圧Ｖｔｈが経時的に変化したり、当該閾値電圧Ｖｔｈが画素ごとに異なったりする。駆動ＴＦＴの閾値電圧Ｖｔｈが異なると、駆動ＴＦＴに流れる電流値にバラツキが生じるために、駆動ＴＦＴに同じゲート電圧を印加しても、有機ＥＬ素子の発光輝度が変化する。
【０００８】
従来は、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動ＴＦＴの閾値電圧Ｖｔｈが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動ＴＦＴのＶｔｈ変動に対する補償機能を画素回路の各々に持たせる構成を採っていた（例えば、特許文献１参照）。この特許文献１に係る従来技術について以下に説明する。
【０００９】
【特許文献１】特開２００４−３６１６４０号公報
【００１０】
図４５は、従来例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本従来例に係るアクティブマトリクス型表示装置は、電流駆動型の発光素子、例えば有機ＥＬ素子を含む画素回路１０１が行列状に多数配置されてなる画素アレイ部１０２を有している。ここでは、図面の簡略化のために、ある１つの画素回路１０１についてその具体的な回路構成を示している。
【００１１】
この画素アレイ部１０２において、画素回路１０１の各々に対して各行毎に走査線１０３、第１，第２駆動線１０４，１０５およびオートゼロ線１０６がそれぞれ配線され、また各列毎にデータ線１０７が配線されている。この画素アレイ部１０２の周囲には、走査線１０３を駆動する書き込み走査回路１０８と、第１，第２駆動線１０４，１０５を駆動する第１，第２駆動走査回路１０９，１１０と、オートゼロ線１０６を駆動するオートゼロ回路１１１と、輝度情報に応じたデータ信号をデータ線１０７に供給するデータ線駆動回路１１２とが配置されている。
【００１２】
画素回路１０１は、有機ＥＬ素子２０１と、駆動トランジスタ２０２、キャパシタ（保持容量）２０３，２０４、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０６〜２０９を構成素子として有している。駆動トランジスタ２０２、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０４〜２０９としては、例えばＮチャネル型の電界効果ＴＦＴ（薄膜トランジスタ）が用いられている。以下、駆動トランジスタ２０２、サンプリングトランジスタ２０５およびスイッチングトランジスタ２０６〜２０９を、駆動ＴＦＴ２０２、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０６〜２０９と記述するものとする。
【００１３】
有機ＥＬ素子２０１は、カソード電極が接地電位ＧＮＤに接続されている。駆動ＴＦＴ２０２は、有機ＥＬ素子２０１を発光駆動するトランジスタであり、ソースが有機ＥＬ素子２０１のアノード電極に接続されてソースフォロア回路を形成している。キャパシタ２０３は保持容量であり、一端がＴＦＴ駆動２０２のゲートに、他端が駆動ＴＦＴ２０２のソースと有機ＥＬ素子２０１のアノード電極との接続ノードＮ１０１にそれぞれ接続されている。
【００１４】
サンプリングＴＦＴ２０５は、一端がデータ線１０７に、他端が駆動ＴＦＴ２０２のゲートに、ゲートが走査線１０３にそれぞれ接続されている。キャパシタ２０４は、一端がノードＮ１０４に、他端が駆動ＴＦＴ２０２のゲートとキャパシタ２０３の一端との接続ノードＮ１０２にそれぞれ接続されている。スイッチングＴＦＴ２０６は、ドレインが接続ノードＮ１０１に、ソースが電源電位Ｖｓｓにそれぞれ接続されている。
【００１５】
スイッチングＴＦＴ２０７は、ドレインが正側電源電位Ｖｃｃに、ソースが駆動ＴＦＴ２０２のドレインに、ゲートが第２駆動線１０５にそれぞれ接続されている。スイッチングＴＦＴ２０８は、一端が駆動ＴＦＴ２０２のドレインとスイッチングＴＦＴ２０７のソースとの接続ノードＮ１０３に、他端が接続ノードＮ１０２に、ゲートがオートゼロ線１０６にそれぞれ接続されている。スイッチングＴＦＴ２０９は、一端が所定電位Ｖｏｆｓに、他端がノードＮ１０４に、ゲートがオートゼロ線１０６にそれぞれ接続されている。
【００１６】
続いて、上記構成の画素回路１０１をマトリクス状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置の回路動作について、図４６のタイミングチャートを用いて説明する。
【００１７】
図４６には、ある行の画素回路１０１を駆動する際に、書き込み走査回路１０８から走査線１０３を介して画素回路１０１に与えられる書き込み信号ＷＳ、第１，第２駆動走査回路１０９，１１０から第１，第２駆動線１０４，１０５を介して画素回路１０１に与えられる第１，第２駆動信号ＤＳ１，ＤＳ２およびオートゼロ回路１１１からオートゼロ線１０６を介して画素回路１０１に与えられるオートゼロ信号ＡＺのタイミング関係を示している。
【００１８】
通常の発光状態では、書き込み走査回路１０８から出力される書き込み信号ＷＳ、第１駆動走査回路１０９から出力される駆動信号ＤＳ１およびオートゼロ回路１１１から出力されるオートゼロ信号ＡＺが“Ｌ”レベルにあり、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｈ”レベルにあるために、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０６，２０８，２０９はオフした状態にあり、スイッチングＴＦＴ２０７がオンした状態にある。
【００１９】
このとき、駆動ＴＦＴ２０２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、有機ＥＬ素子２０１には駆動ＴＦＴ２０２から、下記の式（１）で与えられる一定電流Ｉｄｓが供給される。
Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）2   …（１）
ここで、Ｖｔｈは駆動ＴＦＴ２０２の閾値電圧、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。
【００２０】
次に、スイッチングＴＦＴ２０７がオンした状態で第１駆動走査回路１０９から出力される駆動信号ＤＳ１およびオートゼロ回路１１１から出力されるオートゼロ信号ＡＺが共に“Ｈ”レベルになり、スイッチングＴＦＴ２０６，２０８，２０９がオン状態となる。これにより、有機ＥＬ素子２０１のアノード電極には電源電位Ｖｓｓが印加され、駆動ＴＦＴ２０２のゲートには電源電位Ｖｃｃが印加される。
【００２１】
この際、電源電位Ｖｓｓが有機ＥＬ素子２０１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）と有機ＥＬ素子２０１の閾値電圧Ｖｔｈｅｌとの和（Ｖｃａｔ＋Ｖｔｈｅｌ）よりも小さいのであれば、有機ＥＬ素子２０１は非発光状態となり、非発光期間に入る。以下、Ｖｓｓ≦Ｖｃａｔ＋Ｖｔｈｅｌとし、ＶｓｓはＧＮＤレベルであるとする。このとき、スイッチングＴＦＴ２０６，２０８がオンすることで、ゲート・ソース間電圧Ｖｇｓに応じた一定電流Ｉｄｓは、Ｖｃｃ→スイッチングＴＦＴ２０７→駆動ＴＦＴ２０２→ノードＮ１０１→スイッチングＴＦＴ２０２→Ｖｓｓの経路を通って流れる。
【００２２】
次に、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｌ”レベルになることで、スイッチングＴＦＴ２０７がオフ状態となり、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈをキャンセル（補正）する閾値キャンセル期間に入る。このとき、駆動ＴＦＴ２０２は、ゲートとドレインがスイッチングＴＦＴ２０８を介して接続されているために飽和領域で動作する。また、駆動ＴＦＴ２０２のゲートには、キャパシタ２０３，２０４が並列に接続されているために、駆動ＴＦＴ２０２のゲート・ソース間の電圧Ｖｇｓは、時間の経過とともに緩やかに減少してゆく。
【００２３】
そして、一定期間が経過した後、駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓは当該駆動ＴＦＴ２０２の閾値電圧Ｖｔｈとなる。このとき、キャパシタ２０４には（Ｖｏｆｓ−Ｖｔｈ）の電圧が、キャパシタ２０３にはＶｔｈの電圧がそれぞれ充電される。その後、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０７がオフし、スイッチングＴＦＴ２０６がオンした状態において、オートゼロ回路１１１から出力されるオートゼロ信号ＡＺが“Ｈ”レベルから“Ｌ”レベルに遷移すると、スイッチングＴＦＴ２０８，２０９がオフ状態となり、閾値キャンセル期間の終了となる。このとき、キャパシタ２０４には（Ｖｏｆｓ−Ｖｔｈ）の電圧が、キャパシタ２０３にはＶｔｈの電圧がそれぞれ保持される。
【００２４】
次に、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０８，２０９がオフし、スイッチングＴＦＴ２０６がオン、スイッチングＴＦＴ２０７がオフした状態で、書き込み走査回路１０８から出力される書き込み信号ＷＳが“Ｈ”レベルになると、この書き込み期間では、サンプリングＴＦＴ２０５がオン状態となり、データ線１０７を通して与えられる入力信号電圧Ｖｉｎの書き込み期間となる。サンプリングＴＦＴ２０５がオンすることで、当該ＴＦＴ２０５の一端、キャパシタ２０４の一端およびＴＦＴ２０９のソースの接続ノードＮ１０４に入力信号電圧Ｖｉｎを取り込み、当該接続ノードＮ１０４の電圧変化量ΔＶを、キャパシタ２０４を介して駆動ＴＦＴ２０２のゲートにカップリングさせる。
【００２５】
このとき、駆動ＴＦＴ２０２のゲート電圧Ｖｇは閾値電圧Ｖｔｈという値であり、カップリング量ΔＶはキャパシタ２０３の容量値Ｃ１、キャパシタ２０４の容量値Ｃ２および駆動ＴＦＴ２０２の寄生容量値Ｃ３によって下記の式（２）のように決定される。
ΔＶ＝｛Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）｝・（Ｖｉｎ−Ｖｏｆｓ）…（２）
【００２６】
したがって、キャパシタ２０３，２０４の容量値Ｃ１，Ｃ２を駆動ＴＦＴ２０２の寄生容量値Ｃ３に比べて十分大きく設定すれば、駆動ＴＦＴ２０２のゲートへのカップリング量ΔＶは、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈの影響を受けずに、キャパシタ２０３，２０４の容量値Ｃ１，Ｃ２のみによって決定される。
【００２７】
書き込み走査回路１０８から出力される書き込み信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、サンプリングＴＦＴ２０５がオフすることで、入力信号電圧Ｖｉｎの書き込み期間が終了する。この書き込み期間の終了後、サンプリングＴＦＴ２０５およびスイッチングＴＦＴ２０８，２０９がオフした状態で第１駆動走査回路１０９から出力される駆動信号ＤＳ１が“Ｌ”レベルになることで、スイッチングＴＦＴ２０６がオフ状態となり、その後、第２駆動走査回路１１０から出力される駆動信号ＤＳ２が“Ｈ”レベルになることで、スイッチングＴＦＴ２０７がオン状態となる。
【００２８】
スイッチングＴＦＴ２０７がオンすることで、駆動ＴＦＴ２０２のドレイン電位が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓが一定であるために、駆動ＴＦＴ２０２は一定電流Ｉｄｓを有機ＥＬ素子２０１に供給する。このとき、接続ノードＮ１０１の電位は、有機ＥＬ素子２０１に一定電流Ｉｄｓが流れる電圧Ｖｘまで上昇し、その結果、有機ＥＬ素子２０１は発光する。
【００２９】
上述した一連の動作を行う画素回路１０１においても、有機ＥＬ素子２０１は発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、接続ノードＮ１０１の電位も変化する。
【００３０】
しかしながら、駆動ＴＦＴ２０２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子２０１に流れる電流値は変化しない。したがって、有機ＥＬ素子２０１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子２０１の発光輝度が変化することはない。また、閾値キャンセル期間におけるスイッチングＴＦＴ２０８の作用により、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを有機ＥＬ素子２０１に流すことができるために、高画質の画像を得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
上述したように、従来技術では、画素回路１０１の各々に、有機ＥＬ素子２０１のＩ−Ｖ特性の変動に対する補償機能および駆動ＴＦＴ２０２の閾値電圧Ｖｔｈの変動に対する補償機能を持たせたことで、有機ＥＬ素子２０１のＩ−Ｖ特性が経時劣化したり、駆動ＴＦＴ２０２の閾値電圧Ｖｔｈが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子２０１の発光輝度を一定に保つことができるが、その反面、画素回路１０１の各々が６個のトランジスタ２０２，２０５〜２０９と２個のキャパシタ２０３，２０４とで構成されており、構成素子数が多いという欠点がある。
【００３２】
そこで、本発明は、有機ＥＬ素子等の電気光学素子の特性変動に対する補償機能と、当該電気光学素子を駆動するＴＦＴのＶｔｈ変動（画素ごとのバラツキ）に対する補償機能とを、より少ない構成素子数で画素回路の各々に持たせた上で、画素回路の配線本数の削減を可能にした表示装置および表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００３３】
上記目的を達成するために、本発明では、駆動トランジスタ、サンプリングトランジスタおよび第１乃至第３スイッチングトランジスタの５個のトランジスタと１個のキャパシタとで画素回路の各々を構成する。そして、個々のトランジスタの駆動タイミングを工夫することで、電気光学素子の特性変動に対する補償機能と、電気光学素子を駆動する駆動トランジスタの閾値変動に対する補償機能とを実現する。また、画素回路に供給する複数種類の電源電位を適宜組み合わせて、１本の電源線で複数の電源電位を選択的に画素回路に供給する。
【発明の効果】
【００３４】
本発明によれば、画素回路のより少ない構成素子数で、電気光学素子の特性変動に対する補償機能と、電気光学素子を駆動する駆動トランジスタの閾値変動に対する補償機能とを実現できる。また、電源線の配線本数を削減できることで、配線の占める割合を小さく抑えることができるために、高精細化や高歩留まり化を図る上で有利となる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３６】
先ず、本願出願人によって特願２００４−１６４６８１号明細書にて提案済みの先願に係る画素回路、即ち有機ＥＬ素子の特性変動に対する補償機能と、駆動ＴＦＴのＶｔｈ変動（画素ごとのバラツキ）に対する補償機能とを、より少ない構成素子数で実現した画素回路について参考例として説明する。
【００３７】
［参考例］
図１は、本参考例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本参考例に係るアクティブマトリクス型表示装置は、電流値に応じて発光輝度が変化する電気光学素子、例えば有機ＥＬ素子３１を含む画素回路１１が行列状（マトリクス状）に２次元配置されてなる画素アレイ部１２を有している。ここでは、図面の簡略化のために、ある１つの画素回路１１についてその具体的な回路構成を示している。
【００３８】
この画素アレイ部１２において、画素回路１１の各々に対して各行毎に走査線１３、駆動線１４および第１，第２オートゼロ線１５，１６がそれぞれ配線され、また各列毎にデータ線１７が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１８と、駆動線１４を駆動する駆動走査回路１９と、第１，第２オートゼロ線１５，１６を駆動する第１，第２オートゼロ回路２０，２１と、輝度情報に応じたデータ信号をデータ線１７に供給するデータ線駆動回路２２とが配置されている。
【００３９】
本例では、書き込み走査回路１８および駆動走査回路１９が画素アレイ部１２を挟んで一方側（例えば、図の右側）に配置され、その反対側に第１，第２オートゼロ回路２０，２１が配置された構成となっている。ただし、これらの配置関係は一例に過ぎず、これに限定されるものではない。また、書き込み走査回路１８、駆動走査回路１９および第１，第２オートゼロ回路２０，２１は、スタートパルス信号ｓｐに応答して動作を開始し、クロックパルスｃｋに同期して書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２を適宜出力する。
【００４０】
（画素回路）
画素回路１１は、有機ＥＬ素子３１に加えて、駆動トランジスタ３２、サンプリングトランジスタ３３、スイッチングトランジスタ３４〜３６およびキャパシタ（保持容量）３７を回路の構成素子として有する構成となっている。すなわち、本参考例に係る画素回路１１は、５個のトランジスタ３２〜３６と１個のキャパシタ３７とからなり、図４５の従来例に係る画素回路１０１に比べて、トランジスタ数およびキャパシタ数が１個ずつ少ない回路構成となっている。
【００４１】
この画素回路１１において、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６として、Ｎチャネル型のＴＦＴ（薄膜トランジスタ）が用いられている。以下、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６を、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６と記述するものとする。
【００４２】
有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【００４３】
スイッチングＴＦＴ３４は、ドレインが第２の電源電位（本例では、正側電源電位Ｖｃｃ）に、ソースが駆動ＴＦＴ３２のドレインに、ゲートが駆動線１４にそれぞれ接続されている。スイッチングＴＦＴ３５は、ドレインが所定の電位Ｖｏｆｓに、ソースがサンプリングＴＦＴ３３のドレイン（駆動ＴＦＴ３２のゲート）に、ゲートが第１オートゼロ線１５にそれぞれ接続されている。
【００４４】
スイッチングＴＦＴ３６は、ドレインが駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１に、ソースが第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）にそれぞれ接続されている。なお、第３の電源電位Ｖｓｓとして、負の電源電位を用いることも可能である。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【００４５】
上述した接続関係にて各構成素子が接続されてなる画素回路１１において、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン（導通）状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、オン状態になることにより、電源電位Ｖｃｃから駆動ＴＦＴ３２に電流を供給する。
【００４６】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、適宜オン状態になることにより、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。
【００４７】
この画素回路１１では、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いたレベルよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。
【００４８】
続いて、上記構成の画素回路１１を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置の回路動作について、図２のタイミングチャートおよび図３〜図８の動作説明図を用いて説明する。
【００４９】
図２には、ある行の画素回路１１を駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１に与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１に与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１に与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。
【００５０】
ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図３〜図８の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。
【００５１】
（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図３に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３４がオンした状態にある。このとき、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、スイッチングＴＦＴ３４を通して駆動ＴＦＴ３２から、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。
【００５２】
（非発光期間）
スイッチングＴＦＴ３４がオンした状態において、時刻ｔ１で第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が共に“Ｈ”レベルになることで、図４に示すように、スイッチングＴＦＴ３５，３６がオン状態となる。スイッチングＴＦＴ３５，３６は、どちらが先にオンしても良い。これにより、駆動ＴＦＴ３２のゲートにはスイッチングＴＦＴ３５を介して所定の電位Ｖｏｆｓが印加され、有機ＥＬ素子３１のアノード電極にはスイッチングＴＦＴ３６を介して電源電位Ｖｓｓが印加される。
【００５３】
このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は非発光状態となる。したがって、有機ＥＬ素子３１には電流が流れず、非発光状態になる。また、駆動ＴＦＴ３２は、そのゲート・ソース間電圧ＶｇｓがＶｏｆｓ−Ｖｓｓという値をとる。これにより、当該値、即ちＶｏｆｓ−Ｖｓｓに応じた電流Ｉｄｓ′が、図４に点線で示す経路、即ちＶｃｃ→スイッチングＴＦＴ３３→駆動ＴＦＴ３２→ノードＮ１１→スイッチングＴＦＴ３４→Ｖｓｓの経路を通って流れる。
【００５４】
（閾値キャンセル期間）
時刻ｔ２で第２オートゼロ回路２１から出力されるオートゼロ信号ＡＺ２が“Ｌ”レベルになることで、図５に示すように、スイッチングＴＦＴ３５がオフ状態となり、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセル（補正）する閾値キャンセル期間に入る。
【００５５】
スイッチングＴＦＴ３５がオフ状態になることで、駆動ＴＦＴ３２を流れる電流Ｉｄｓの電流路が遮断される。ここで、有機ＥＬ素子３１は、図６に等価回路で示すように、ダイオード３１Ａとキャパシタ３１Ｂで表される。そして、有機ＥＬ素子３１に印加される電圧Ｖｅｌが、先述したように、Ｖｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子３１のリーク電流が駆動ＴＦＴ３２を流れる電流よりもかなり小さい）の関係にある限り、駆動ＴＦＴ３２を流れる電流はキャパシタ３７とキャパシタ３１Ｂとを充電する。
【００５６】
このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧Ｖｅｌは、図９に示すように、時間が経過するにつれて徐々に上昇する。一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓがちょうど閾値電圧Ｖｔｈになったところで、駆動ＴＦＴ３２はオン状態からオフ状態になる。そして、Ｎ１１−Ｎ１２間の電位差Ｖｔｈは、閾値キャンセル（補正）用の電位としてキャパシタ３７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。
【００５７】
その後、スイッチングＴＦＴ３４，３５がオンし、スイッチングＴＦＴ３６がオフした状態で、駆動走査回路１９から出力される駆動信号ＤＳが時刻ｔ３で、第１オートゼロ回路２０から出力されるオートゼロ信号ＡＺ１が時刻ｔ４で順に“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングＴＦＴ３４，３５が順にオフ状態となり、閾値キャンセル期間の終了となる。このとき、スイッチングＴＦＴ３４がスイッチングＴＦＴ３５よりも先にオンすることで、駆動ＴＦＴ３２のゲート電圧の変動を抑えることが可能となる。
【００５８】
（書き込み期間）
次に、スイッチングＴＦＴ３４，３５，３６がオフした状態から、時刻ｔ５で書き込み走査回路１８から出力される書き込み信号ＷＳが“Ｈ”レベルになることで、サンプリングＴＦＴ３３がオン状態となり、入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。
【００５９】
このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。
【００６０】
ここで、キャパシタ３７の容量値をＣ１、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値をＣｅｌ、駆動ＴＦＴ３２の寄生容量値をＣ２とすると、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、下記の式（３）で与えられる値となる。
Ｖｇｓ＝｛Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ  …（３）
【００６１】
一般に、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値Ｃｅｌは、キャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きい。したがって、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。
【００６２】
そして、時刻ｔ６で書き込み走査回路１８から出力される書き込み信号ＷＳが“Ｈ”レベルから“Ｌ”レベルに遷移し、サンプリングＴＦＴ３３がオフすることで、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。
【００６３】
（発光期間）
この書き込み期間の終了後、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ７で駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルになることで、図８に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。
【００６４】
スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。
【００６５】
有機ＥＬ素子３１に電流が流れると、当該有機ＥＬ素子３１において電圧降下が生じるために、ノードＮ１１の電位が上昇する。これに連動してノードＮ１２の電位も上昇するために、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはノードＮ１１の電位上昇に関わらず、常にＶｓｉｇ＋Ｖｔｈに維持される。その結果、有機ＥＬ素子３１は、入力信号電位Ｖｓｉｇに応じた輝度で発光を続けることになる。
【００６６】
上述した参考例に係る画素回路１１においても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。
【００６７】
また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。
【００６８】
ここで、参考例に係る画素回路１１において、電源線の配線本数に着目すると、電源電位Ｖｃｃ、電源電位Ｖｓｓおよび所定の電位Ｖｏｆｓをそれぞれ供給する３本の電源線が必要である。そして、隣接する３個の画素回路をＲ（赤），Ｇ（緑），Ｂ（青）に対応させて、当該３個の画素回路を１表示単位としたカラー表示装置を考えた場合に、参考例に係る画素回路１１では、１表示単位あたり、データ線１７を含めて１２本（＝４本×３）の配線が必要となる。
【００６９】
このように、１表示単位あたりの配線本数が多いと、画素アレイ部１２と共にその周辺の駆動回路１８〜２２を同一の基板上に一体形成してなる表示パネルにおいて、配線の占める割合が非常に大きくなるために、表示パネルの高精細化や高歩留まり化を図る上で不利となる。
【００７０】
そこで、本発明は、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを、より少ない構成素子数（５個のトランジスタ３２〜３６と１個のキャパシタ３７）で実現した画素回路を行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、１表示単位あたりの配線本数を削減することで、表示パネルの高精細化や高歩留まり化を図るようにしている。以下に、その具体的な４つの実施形態について説明する。
【００７１】
［第１実施形態］
図１０は、本発明の第１実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置は、電流値に応じて発光輝度が変化する電気光学素子、例えば有機ＥＬ素子３１を含む画素回路１１Ａが行列状に２次元配置されてなる画素アレイ部１２を有している。
【００７２】
ここでは、図面の簡略化のために、ある１つの画素回路１１Ａについてその具体的な回路構成を示している。また、画素回路１１Ａが５個のトランジスタ３２〜３６と１個のキャパシタ３７からなる点で、参考例に係る画素回路１１と同じであることから、同等部分には同一符号を付して示している。
【００７３】
画素回路１１Ａの各々に対して各行毎に走査線１３、駆動線１４、第１，第２オートゼロ線１５，１６および電源線２３がそれぞれ配線され、また各列毎にデータ線１７が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１８と、駆動線１４を駆動する駆動走査回路１９と、第１，第２オートゼロ線１５，１６を駆動する第１，第２オートゼロ回路２０，２１と、輝度情報に応じたデータ信号をデータ線１７に供給するデータ線駆動回路２２と、電源線２３に対して後述する３種類の電源電位を選択的に供給する電源供給回路２４とが配置されている。
【００７４】
ここで、書き込み走査回路１８が特許請求の範囲における第１の駆動手段に相当し、駆動走査回路１９が特許請求の範囲における第３の駆動手段に相当し、第１オートゼロ回路２０が特許請求の範囲における第２の駆動手段に相当し、第２オートゼロ回路２１が特許請求の範囲における第４の駆動手段に相当する。
【００７５】
本例では、書き込み走査回路１８および第１，第２オートゼロ回路２０，２１が画素アレイ部１２を挟んで一方側（例えば、図の左側）に配置され、その反対側に駆動走査回路１９および電源供給回路２４が配置された構成となっている。ただし、これらの配置関係は一例に過ぎず、これに限定されるものではない。また、書き込み走査回路１８、駆動走査回路１９および第１，第２オートゼロ回路２０，２１は、スタートパルス信号ｓｐに応答して動作を開始し、クロックパルスｃｋに同期して書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２を適宜出力する。
【００７６】
画素回路１１Ａにおいて、有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【００７７】
スイッチングＴＦＴ３４は、電源線２３と駆動ＴＦＴ３２のドレインとの間に接続され、ゲートが駆動線１４に接続されている。スイッチングＴＦＴ３５は、電源線２３とサンプリングＴＦＴ３３のドレイン（駆動ＴＦＴ３２のゲート）との間に接続され、ゲートが第１オートゼロ線１５に接続されている。
【００７８】
スイッチングＴＦＴ３６は、駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１と電源線２３との間に接続され、ゲートが第２オートゼロ線１６に接続されている。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【００７９】
ここで、電源供給回路２４からは電源線２３に対して、第２の電源電位Ｖｃｃ（本例では、正の電源電位）と、当該第２の電源電位よりも低い第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）と、所定の電位Ｖｏｆｓ（本例では、第２の電源電位Ｖｃｃと第３の電源電位Ｖｓｓとの間の電位）とが選択的に供給される。
【００８０】
上述した接続関係にて各構成素子が接続されてなる画素回路１１Ａにおいて、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン（導通）状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、電源供給回路２４から電源線２３に電源電位Ｖｃｃが供給されているときにオン状態になることで、電源線２３から駆動ＴＦＴ３２に電流を供給する。
【００８１】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、電源供給回路２４から電源線２３に所定の電位Ｖｏｆｓ／電源電位Ｖｓｓが供給されているときに適宜オン状態になることで、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。
【００８２】
この画素回路１１Ａでは、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｓｓよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｓｓのレベル関係となっている。
【００８３】
続いて、上記構成の画素回路１１Ａを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、本発明に係る駆動方法による駆動の下に実行される回路動作について、図１１のタイミングチャートおよび図１２〜図１８の動作説明図を用いて説明する。
【００８４】
図１１には、ある行の画素回路１１Ａを駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１Ａに与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１Ａに与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１Ａに与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに電源線２３の電位、駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。
【００８５】
ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図１２〜図１８の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。
【００８６】
（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図１２に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３４がオンした状態にある。
【００８７】
このとき、電源線２３には電源供給回路２４から電源電位Ｖｃｃが供給されている。すなわち、電源線２３の電位が電源電位Ｖｃｃになっている。また、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、電源線２３からスイッチングＴＦＴ３４および駆動ＴＦＴ３２を通して、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。
【００８８】
（非発光期間）
次に、時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルになることで、図１３に示すように、スイッチングＴＦＴ３４がオフする。これにより、駆動ＴＦＴ３２を流れる一定電流Ｉｄｓの電流路が遮断されるために、有機ＥＬ素子３１には電流が流れず、当該有機ＥＬ素子３１は消光する（非発光状態となる）。このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧は、有機ＥＬ素子３１のカソード電圧Ｖｃａｔと当該有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌの和、即ちＶｃａｔ＋Ｖｔｈｅｌになる。
【００８９】
次に、時点ｔ２で電源線２３の電位が電源電位Ｖｓｓに切り替わり、しかる後時点ｔ３で第２オートゼロ信号ＡＺ２が“Ｈ”レベルになることで、図４６に示すように、スイッチングＴＦＴ３６がオンする。これにより、電源線２３からスイッチングＴＦＴ３６を通してノードＮ１１に電源電位Ｖｓｓが与えられる。このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は逆バイアス状態となる。したがって、有機ＥＬ素子３１には電流が流れないために、当該有機ＥＬ素子３１は消光状態（非発光状態）を維持する。
【００９０】
次いで、時点ｔ４で第２オートゼロ信号ＡＺ２が“Ｈ”レベルから“Ｌ”レベルに遷移し、続いて時点ｔ５で電源線２３の電位が電源電位Ｖｓｓが所定の電位Ｖｏｆｓに切り替わる。次に、時点ｔ６で第１オートゼロ信号ＡＺ１が“Ｈ”レベルになることで、スイッチングＴＦＴ３５がオンする。これにより、図１５に示すように、電源線２３からスイッチングＴＦＴ３５を通して所定の電位Ｖｏｆｓが駆動ＴＦＴ３２のゲートに与えられる。
【００９１】
ここで、スイッチングＴＦＴ３５がオンする前の駆動ＴＦＴ３２のゲート電圧をＶｇ１、キャパシタ３６の容量値をＣ１、駆動ＴＦＴ３２の寄生容量値をＣ２、有機ＥＬ素子３１の寄生容量値をＣｅｌとすると、駆動ＴＦＴ３２のゲートに所定の電位Ｖｏｆｓが与えられることで、ノードＮ１１、即ち駆動ＴＦＴ３２のソースには、キャパシタ３６によるカップリングにより、下記の式（３）で与えられるカップリンク量Ｖｃｏが入ることになる。
【００９２】
Ｖｃｏ＝｛（Ｃ１＋Ｃ２）／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｏｆｓ−Ｖｇ１）  …（４）
また、駆動ＴＦＴ３２のソース電圧Ｖｇｓは、下記の式（４）で与えられる値となる。
Ｖｇｓ＝｛（Ｃ１＋Ｃ２）／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｏｆｓ−Ｖｇ１）＋Ｖｓｓ  …（５）
【００９３】
（閾値キャンセル期間）
スイッチングＴＦＴ３５がオンした状態において、時点ｔ７で駆動信号ＤＳが“Ｈ”レベルになることで、図１６に示すように、スイッチングＴＦＴ３４がオンする。このとき、上記カップリング量Ｖｃｏを加味した上で、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが当該駆動ＴＦＴ３２の閾値電圧Ｖｔｈよりも大ならば、駆動ＴＦＴ３２がオン状態になるために、電源線２３→スイッチングＴＦＴ３４→駆動ＴＦＴ３２→ノードＮ１１→キャパシタ３６の経路（図１６に一点鎖線で示す経路）で電流が流れる。
【００９４】
ここで、有機ＥＬ素子３１は、図１６に等価回路で示すように、ダイオード３１Ａとキャパシタ（寄生容量）３１Ｂで表される。そして、有機ＥＬ素子３１に印加される電圧Ｖｅｌが、先述したように、Ｖｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子３１のリーク電流が駆動ＴＦＴ３２を流れる電流よりもかなり小さい）の関係にある限り、駆動ＴＦＴ３２を流れる電流は、キャパシタ３７とキャパシタ３１Ｂとを充電する。
【００９５】
このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧Ｖｅｌは、図１９に示すように、時間が経過するにつれて初期ソース電圧から徐々に上昇する。一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓがちょうど閾値電圧Ｖｔｈになったところで、駆動ＴＦＴ３２はオフ状態になる。
【００９６】
そして、Ｎ１１−Ｎ１２間の電位差Ｖｔｈは、閾値キャンセル（補正）用の電位としてキャパシタ３７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。その後、時点ｔ８で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングＴＦＴ３４がオフ状態となり、閾値キャンセル期間の終了となる。
【００９７】
（書き込み期間）
時点ｔ９で第１オートゼロ信号ＡＺ１が“Ｌ”レベルになり、次いで時点ｔ１０で電源線２３の電位が所定の電位Ｖｏｆｓが電源電位Ｖｃｃに切り替わる。そして、時点ｔ１１で書き込み信号ＷＳが“Ｈ”レベルになることで、サンプリングＴＦＴ３３がオン状態となり、階調に応じた所望の電圧値の入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、図１７に示すように、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。
【００９８】
このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。
【００９９】
このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、下記の式（６）で与えられる値となる。
Ｖｇｓ＝｛Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｓｉｇ−Ｖｏｆｓ）＋Ｖｔｈ  …（６）
【０１００】
一般に、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値（寄生容量値）Ｃｅｌは、キャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きい。したがって、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。そして、時刻ｔ１２で書き込み信号ＷＳが“Ｌ”レベルになることで、サンプリングＴＦＴ３３がオフし、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。
【０１０１】
（発光期間）
この書き込み期間の終了後、スイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ１３で駆動信号ＤＳが“Ｈ”レベルになることで、図１８に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。
【０１０２】
有機ＥＬ素子３１に電流が流れると、当該有機ＥＬ素子３１において電圧降下が生じるために、ノードＮ１１の電位が上昇する。これに連動してノードＮ１２の電位も上昇するために、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはノードＮ１１の電位上昇に関わらず、常にＶｓｉｇ＋Ｖｔｈに維持される。その結果、有機ＥＬ素子３１は、入力信号電位Ｖｓｉｇに応じた輝度で発光を続けることになる。
【０１０３】
本画素回路１１Ａにおいても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。
【０１０４】
また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。
【０１０５】
上述したように、本実施形態に係る画素回路１１Ａおよび当該画素回路１１Ａを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置によれば、前述した参考例に係る有機ＥＬ表示装置の場合と同様に、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現できる。
【０１０６】
そして、電源電位Ｖｃｃ、電源電位Ｖｓｓおよび所定の電位Ｖｏｆｓを画素回路１１Ａに供給する電源線として１本の電源線２３を兼用し、これら３種類の電源電位Ｖｃｃ／Ｖｓｓ／Ｖｏｆｓの供給を電源供給回路２４による制御の下に適宜切り替えることで、参考例に係る有機ＥＬ表示装置の場合に比べて電源線の配線本数を削減できる。すなわち、１つの画素回路１１Ａについて、参考例に係る有機ＥＬ表示装置では、電源電位Ｖｃｃ、電源電位Ｖｓｓ、所定の電位Ｖｏｆｓの各電源線の計３本の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では、電源線２３の１本の配線で済む。
【０１０７】
ここで、隣接する３個の画素回路をＲ，Ｇ，Ｂに対応させて、当該３個の画素回路を１表示単位としたカラー表示装置を考えた場合に、電源線について１表示単位あたり、参考例に係る有機ＥＬ表示装置では９本（＝３本×３）の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では３本（＝１本×３）の配線で済む。このように、配線の本数を削減できることで、表示パネルにおいて、配線の占める割合を小さく抑えることができるために、表示パネルの高精細化や高歩留まり化を図る上で有利となる。
【０１０８】
また、閾値キャンセル期間（閾値補正期間）を、参考例に係る有機ＥＬ表示装置では、第２オートゼロ信号ＡＺ２と駆動信号ＤＳとによって決定していたのに対して、本実施形態に係る有機ＥＬ表示装置では、駆動信号ＤＳのみ（即ち、スイッチングＴＦＴ３４のオン／オフ）で決定するようにしている。そのため、閾値キャンセル期間が受ける駆動線１４の配線抵抗や寄生容量等に起因する駆動信号ＤＳの波形なまりの影響を小さく抑えることができるために、表示パネルの大型化、高精細化に有利となる。
【０１０９】
ここで、上記構成の画素回路１１Ａにおいて、スイッチングＴＦＴ３５をオフした時点ｔ９から書き込みを開始する時点ｔ１１までの時間について考える。
【０１１０】
スイッチングＴＦＴ３４のオフ時のリーク電流が大きいと、当該リーク電流が駆動ＴＦＴ３２に流れ、さらに有機ＥＬ素子３１に流れることで、スイッチングＴＦＴ３４がオフする時点ｔ８から書き込みを開始する時点ｔ１１までの期間において駆動ＴＦＴ３２のソース電圧が上昇し、時点ｔ９から時点ｔ１１までの期間において駆動ＴＦＴ３２のゲート電圧が上昇してしまう。そして、そのリーク電流の大小によって信号電圧Ｖｓｉｇを書き込む前に、駆動ＴＦＴ３２のゲート電圧にバラツキが生じ、有機ＥＬ素子３１の発光輝度がばらつくために、均一な画質を得ることができない。
【０１１１】
ところが、本実施形態に係る駆動タイミングでは、スイッチングＴＦＴ３４がオフする時点ｔ８から書き込みを開始する時点ｔ１１までの期間が、前述した参考例に係る駆動タイミング（図２を参照）における同じ期間、即ちスイッチングＴＦＴ３４がオフする時刻ｔ３から書き込みを開始する時点ｔ５までの期間に比べて非常に短くなっているために、その分だけスイッチングＴＦＴ３４のオフ時のリーク電流が有機ＥＬ素子３１に流れる時間を短くできる。
【０１１２】
一般に、スイッチングＴＦＴ３４のオフ時のリーク電流によって駆動ＴＦＴ３２のゲート電圧およびソース電圧が上昇する量は、リーク電流が流れる時間に比例して大きくなることから、スイッチングＴＦＴ３４のオフ時のリーク電流が有機ＥＬ素子３１に流れる時間を短くできることで、スイッチングＴＦＴ３４のリーク電流による駆動ＴＦＴ３２のソース電圧の変動を小さく抑えることができるために、画像ムラの無い均一な画質を得ることができる。
【０１１３】
一方、駆動ＴＦＴ３２のゲート電圧のバラツキについては、電源線２３の電位を所定の電位Ｖｏｆｓから電源電位Ｖｃｃに切り替えるタイミングを、書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングｔ４の後に設定するとともに、スイッチングＴＦＴ３５を駆動する第１オートゼロ信号ＡＺ１が“Ｈ”レベルから“Ｌ”レベルに遷移するタイミングを、書き込み信号ＷＳが“Ｌ”レベルから“Ｈ”レベルに遷移するタイミングｔ４の後に設定する、即ち第１オートゼロ信号ＡＺ１のアクティブ期間と書き込み信号ＷＳのアクティブ期間とをオーバーラップさせた駆動タイミングとする。
【０１１４】
このように、第１オートゼロ信号ＡＺ１と書き込み信号ＷＳとのアクティブ期間をオーバーラップさせ、書き込み信号ＷＳが“Ｈ”レベルになる信号電圧Ｖｓｉｇの書き込み前に、第１オートゼロ信号ＡＺ１の“Ｌ”レベル期間を無くすことで、駆動ＴＦＴ３２のゲート電圧は書き込み動作まで所定の電位Ｖｏｆｓに維持されたままとなる。これにより、スイッチングＴＦＴ３４のリーク電流によって駆動ＴＦＴ３２のゲート電圧が変動することが無くなるために、画像ムラの無い均一な画質を得ることができる。
【０１１５】
［第２実施形態］
図２０は、本発明の第２実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置において、画素回路１１Ｂが５個のトランジスタ３２〜３６と１個のキャパシタ３７からなる点で、参考例に係る画素回路１１と同じであることから、同等部分には同一符号を付して示している。
【０１１６】
画素回路１１Ｂの各々に対して各行毎に走査線１３、駆動線１４、第１，第２オートゼロ線１５，１６および電源線２３がそれぞれ配線され、また各列毎にデータ線１７が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１８と、駆動線１４を駆動する駆動走査回路１９と、第１，第２オートゼロ線１５，１６を駆動する第１，第２オートゼロ回路２０，２１と、輝度情報に応じたデータ信号をデータ線１７に供給するデータ線駆動回路２２と、電源線２３に対して後述する２種類の電源電位を選択的に供給する電源供給回路２４とが配置されている。
【０１１７】
ここで、書き込み走査回路１８が特許請求の範囲における第１の駆動手段に相当し、駆動走査回路１９が特許請求の範囲における第２の駆動手段に相当し、第１，第２オートゼロ回路２０，２１が特許請求の範囲における第３，第４の駆動手段に相当する。
【０１１８】
また、書き込み走査回路１８、駆動走査回路１９、第１，第２オートゼロ回路２０，２１および電源供給回路２４の動作や画素アレイ部１２に対する配置関係については、第１実施形態に係る有機ＥＬ表示装置の場合と同じである。
【０１１９】
画素回路１１Ｂにおいて、有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【０１２０】
スイッチングＴＦＴ３４は、電源線２３と駆動ＴＦＴ３２のドレインとの間に接続され、ゲートが駆動線１４に接続されている。スイッチングＴＦＴ３５は、所定の電位ＶｏｆｓとサンプリングＴＦＴ３３のドレイン（駆動ＴＦＴ３２のゲート）との間に接続され、ゲートが第１オートゼロ線１５に接続されている。
【０１２１】
スイッチングＴＦＴ３６は、駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１と電源線２３との間に接続され、ゲートが第２オートゼロ線１６に接続されている。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【０１２２】
ここで、電源供給回路２４からは電源線２３に対して、第２の電源電位Ｖｃｃ（本例では、正の電源電位）と、当該第２の電源電位よりも低い第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）とが選択的に供給される。
【０１２３】
上述した接続関係にて各構成素子が接続されてなる画素回路１１Ｂにおいて、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、電源供給回路２４から電源線２３に電源電位Ｖｃｃが供給されているときにオン状態になることで、電源線２３から駆動ＴＦＴ３２に電流を供給する。
【０１２４】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、適宜オン状態になることにより、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。このとき、電源線２３には電源供給回路２４から電源電位Ｖｓｓが供給されている。
【０１２５】
この画素回路１１Ｂでは、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｓｓよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｓｓのレベル関係となっている。
【０１２６】
続いて、上記構成の画素回路１１Ｂを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、本発明に係る駆動方法による駆動の下に実行される回路動作について、図２１のタイミングチャートおよび図２２〜図２７の動作説明図を用いて説明する。
【０１２７】
図２１には、ある行の画素回路１１Ｂを駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１Ｂに与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１Ｂに与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１Ｂに与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに電源線２３の電位、駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。
【０１２８】
ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図２２〜図２７の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。
【０１２９】
（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図２２に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３３がオンした状態にある。
【０１３０】
このとき、電源線２３には電源供給回路２４から電源電位Ｖｃｃが供給されている。すなわち、電源線２３の電位が電源電位Ｖｃｃになっている。また、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、電源線２３からスイッチングＴＦＴ３４および駆動ＴＦＴ３２を通して、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。
【０１３１】
（非発光期間）
次に、時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルになることで、図２３に示すように、スイッチングＴＦＴ３４がオフする。これにより、駆動ＴＦＴ３２を流れる一定電流Ｉｄｓの電流路が遮断されるために、有機ＥＬ素子３１には電流が流れず、当該有機ＥＬ素子３１は消光する（非発光状態となる）。このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧は、有機ＥＬ素子３１のカソード電圧Ｖｃａｔと当該有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌの和、即ちＶｃａｔ＋Ｖｔｈｅｌになる。
【０１３２】
時点ｔ２で第１オートゼロ信号ＡＺ１が“Ｈ”レベルになり、スイッチングＴＦＴ３５がオンすることで、図２４に示すように、駆動ＴＦＴ３２のゲートにスイッチングＴＦＴ３５を通して所定の電位Ｖｏｆｓが与えられる。次に、時点ｔ３で電源線２３の電位が電源電位Ｖｃｃから電源電位Ｖｓｓに切り替わり、その後時点ｔ４で第２オートゼロ信号ＡＺ２が“Ｈ”レベルになり、スイッチングＴＦＴ３６がオンすることで、図２４に示すように、電源線２３からスイッチングＴＦＴ３６を通してノードＮ１１に電源電位Ｖｓｓが与えられる。このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は逆バイアス状態となり、消光状態（非発光状態）を維持する。
【０１３３】
その後、時点ｔ５で第２オートゼロ信号ＡＺ２が“Ｌ”レベルになり、スイッチングＴＦＴ３６がオフする。次いで、時点ｔ６で電源線２３の電位が電源電位Ｖｓｓから電源電位Ｖｃｃに切り替わる。
【０１３４】
（閾値キャンセル期間）
そして、時点ｔ７で駆動信号ＤＳが“Ｈ”レベルになることで、スイッチングＴＦＴ３４がオンする。このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが当該駆動ＴＦＴ３２の閾値電圧Ｖｔｈよりも大ならば、駆動ＴＦＴ３２がオン状態になるために、図２５に示すように、電源線２３→スイッチングＴＦＴ３４→駆動ＴＦＴ３２→ノードＮ１１→キャパシタ３６の経路（図中、一点鎖線で示す経路）で電流が流れ、閾値キャンセル（閾値補正）動作が開始される。
【０１３５】
ここで、有機ＥＬ素子３１がダイオード３１Ａとキャパシタ３１Ｂで表されるために、有機ＥＬ素子３１に印加される電圧Ｖｅｌが、先述したように、Ｖｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子３１のリーク電流が駆動ＴＦＴ３２を流れる電流よりもかなり小さい）の関係にある限り、駆動ＴＦＴ３２を流れる電流は、キャパシタ３７とキャパシタ３１Ｂとを充電する。
【０１３６】
このとき、駆動ＴＦＴ３２のソース電圧Ｖｅｌは、時間が経過するにつれて初期ソース電圧から徐々に上昇する（図１９を参照）。一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓがちょうど閾値電圧Ｖｔｈになったところで、駆動ＴＦＴ３２はオフ状態になる。
【０１３７】
そして、Ｎ１１−Ｎ１２間の電位差Ｖｔｈは、閾値キャンセル（補正）用の電位としてキャパシタ３７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。その後、時点ｔ８で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングＴＦＴ３４がオフ状態となり、閾値キャンセル期間の終了となる。その後、時点ｔ９で第１オートゼロ信号ＡＺ１が“Ｌ”レベルになり、スイッチングＴＦＴ３５がオフする。
【０１３８】
（書き込み期間）
時点ｔ１０で書き込み信号ＷＳが“Ｈ”レベルになり、サンプリングＴＦＴ３３がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、図２６に示すように、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。
【０１３９】
このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。
【０１４０】
このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、先述した式（６）で与えられる値となる。一般に、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値Ｃｅｌは、キャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きい。したがって、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。そして、時刻ｔ１１で書き込み信号ＷＳが“Ｌ”レベルになることで、サンプリングＴＦＴ３３がオフし、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。
【０１４１】
（発光期間）
この書き込み期間の終了後、スイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ１２で駆動信号ＤＳが“Ｈ”レベルになることで、図２７に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。
【０１４２】
本画素回路１１Ｂにおいても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。
【０１４３】
また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。
【０１４４】
上述したように、本実施形態に係る画素回路１１Ｂおよび当該画素回路１１Ｂを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置によれば、前述した参考例に係る有機ＥＬ表示装置の場合と同様に、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現できる。
【０１４５】
そして、電源電位Ｖｃｃおよび電源電位Ｖｓｓを画素回路１１Ｂに供給する電源線として１本の電源線２３を兼用し、これら２種類の電源電位Ｖｃｃ／Ｖｓｓの供給を電源供給回路２４による制御の下に適宜切り替えることで、参考例に係る有機ＥＬ表示装置の場合に比べて電源線の配線本数を削減できる。すなわち、１つの画素回路１１Ｂについて、参考例に係る有機ＥＬ表示装置では、電源電位Ｖｃｃ、電源電位Ｖｓｓ、所定の電位Ｖｏｆｓの各電源線の計３本の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では、所定の電位Ｖｏｆｓを供給する電源線と電源線２３の２本の配線で済む。
【０１４６】
ここで、隣接する３個の画素回路をＲ，Ｇ，Ｂに対応させて、当該３個の画素回路を１表示単位としたカラー表示装置を考えた場合に、電源線について１表示単位あたり、参考例に係る有機ＥＬ表示装置では９本（＝３本×３）の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では６本（＝２本×３）の配線で済む。このように、配線の本数を削減できることで、表示パネルにおいて、配線の占める割合を小さく抑えることができるために、表示パネルの高精細化や高歩留まり化を図る上で有利となる。
【０１４７】
また、本実施形態に係る有機ＥＬ表示装置においても、閾値キャンセル期間を、駆動信号ＤＳのみ（即ち、スイッチングＴＦＴ３４のオン／オフ）で決定するようにしていることから、閾値キャンセル期間が受ける駆動線１４の配線抵抗や寄生容量等に起因する駆動信号ＤＳの波形なまりの影響を小さく抑えることができるために、表示パネルの大型化、高精細化に有利となる。
【０１４８】
さらに、本実施形態に係る有機ＥＬ表示装置でも、スイッチングＴＦＴ３４がオフする時点ｔ８から書き込みを開始する時点ｔ１０までの期間が、前述した参考例に係る駆動タイミング（図２を参照）における同じ期間、即ちスイッチングＴＦＴ３４がオフする時刻ｔ３から書き込みを開始する時点ｔ５までの期間に比べて非常に短くなっているために、その分だけスイッチングＴＦＴ３４のオフ時のリーク電流が有機ＥＬ素子３１に流れる時間を短くできる。これにより、スイッチングＴＦＴ３４のリーク電流による駆動ＴＦＴ３２のソース電圧の変動を小さく抑えることができるために、画像ムラの無い均一な画質を得ることができる。
【０１４９】
また、駆動ＴＦＴ３２のゲート電圧のバラツキについても、スイッチングＴＦＴ３５を駆動する第１オートゼロ信号ＡＺ１が“Ｌ”レベルになるタイミングを、書き込み信号ＷＳが“Ｈ”レベルになるタイミングｔ４の後に設定する、即ち第１オートゼロ信号ＡＺ１のアクティブ期間と書き込み信号ＷＳのアクティブ期間とをオーバーラップさせた駆動タイミングに設定し、書き込み信号ＷＳが“Ｈ”レベルになる信号電圧Ｖｓｉｇの書き込み前に、第１オートゼロ信号ＡＺ１の“Ｌ”レベル期間を無くすことで、駆動ＴＦＴ３２のゲート電圧は書き込み動作まで所定の電位Ｖｏｆｓに維持されたままとなり、スイッチングＴＦＴ３４のリーク電流によって駆動ＴＦＴ３２のゲート電圧が変動することが無くなるために、画像ムラの無い均一な画質を得ることができる。さらに、本発明では電源ラインが２値をもつので、既存のゲートドライバや垂直スキャナを用いることができ、低コスト化が実現可能である。
【０１５０】
［第３実施形態］
図２８は、本発明の第３実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係るアクティブマトリクス型表示装置において、画素回路１１Ｃが５個のトランジスタ３２〜３６と１個のキャパシタ３７からなる点で、参考例に係る画素回路１１と同じであることから、同等部分には同一符号を付して示している。
【０１５１】
画素回路１１Ｃの各々に対して各行毎に走査線１３、駆動線１４、第１，第２オートゼロ線１５，１６および電源線２３がそれぞれ配線され、また各列毎にデータ線１７が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１８と、駆動線１４を駆動する駆動走査回路１９と、第１，第２オートゼロ線１５，１６を駆動する第１，第２オートゼロ回路２０，２１と、輝度情報に応じたデータ信号をデータ線１７に供給するデータ線駆動回路２２と、電源線２３に対して後述する３種類の電源電位を選択的に供給する電源供給回路２４とが配置されている。
【０１５２】
ここで、書き込み走査回路１８が特許請求の範囲における第１の駆動手段に相当し、駆動走査回路１９が特許請求の範囲における第３の駆動手段に相当し、第１オートゼロ回路２０が特許請求の範囲における第２の駆動手段に相当し、第２オートゼロ回路２１が特許請求の範囲における第４の駆動手段に相当する。
【０１５３】
また、書き込み走査回路１８、駆動走査回路１９、第１，第２オートゼロ回路２０，２１および電源供給回路２４の動作や画素アレイ部１２に対する配置関係については、第１実施形態に係る有機ＥＬ表示装置の場合と同じである。
【０１５４】
画素回路１１Ｃにおいて、有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【０１５５】
スイッチングＴＦＴ３４は、電源線２３と駆動ＴＦＴ３２のドレインとの間に接続され、ゲートが駆動線１４に接続されている。スイッチングＴＦＴ３５は、電源線２３とサンプリングＴＦＴ３３のドレイン（駆動ＴＦＴ３２のゲート）との間に接続され、ゲートが第１オートゼロ線１５に接続されている。ここで、電源線２３には、電源供給回路２４から第２の電源電位Ｖｃｃ（本例では、正の電源電位）と、所定の電位Ｖｏｆｓとが選択的に供給される。
【０１５６】
スイッチングＴＦＴ３６は、駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１と第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）との間に接続され、ゲートが第２オートゼロ線１６に接続されている。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【０１５７】
上述した接続関係にて各構成素子が接続されてなる画素回路１１Ｃにおいて、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、電源供給回路２４から電源線２３に電源電位Ｖｃｃが供給されているときにオン状態になることで、電源線２３から駆動ＴＦＴ３２に電流を供給する。
【０１５８】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、適宜オン状態になることで、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。このとき、電源線２３には電源供給回路２４から所定の電位Ｖｏｆｓが供給されている。
【０１５９】
この画素回路１１Ｃでは、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｓｓよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｓｓのレベル関係となっている。
【０１６０】
続いて、上記構成の画素回路１１Ｃを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、本発明に係る駆動方法による駆動の下に実行される回路動作について、図２９のタイミングチャートおよび図３０〜図３５の動作説明図を用いて説明する。
【０１６１】
図２９には、ある行の画素回路１１Ｃを駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１Ｃに与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１Ｃに与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１Ｃに与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに電源線２３の電位、駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。
【０１６２】
ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図３０〜図３５の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。
【０１６３】
（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図３０に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３３がオンした状態にある。
【０１６４】
このとき、電源線２３には電源供給回路２４から電源電位Ｖｃｃが供給されている。すなわち、電源線２３の電位が電源電位Ｖｃｃになっている。また、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、電源線２３からスイッチングＴＦＴ３４および駆動ＴＦＴ３２を通して、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。
【０１６５】
（非発光期間）
次に、時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルになることで、図３１に示すように、スイッチングＴＦＴ３４がオフする。これにより、駆動ＴＦＴ３２を流れる一定電流Ｉｄｓの電流路が遮断されるために、有機ＥＬ素子３１には電流が流れず、当該有機ＥＬ素子３１は消光する（非発光状態となる）。このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧は、有機ＥＬ素子３１のカソード電圧Ｖｃａｔと当該有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌの和、即ちＶｃａｔ＋Ｖｔｈｅｌになる。
【０１６６】
時点ｔ２で電源線２３の電位が電源電位Ｖｃｃから所定の電位Ｖｏｆｓに切り替わり、次いで時点ｔ３で第１オートゼロ信号ＡＺ１が“Ｈ”レベルになり、スイッチングＴＦＴ３５がオンすることで、図３２に示すように、電源線２３から所定の電位ＶｏｆｓがスイッチングＴＦＴ３５を介して駆動ＴＦＴ３２のゲートに与えられる。
【０１６７】
続いて、時点ｔ４で第２オートゼロ信号ＡＺ２が“Ｈ”レベルになり、スイッチングＴＦＴ３６がオンすることで、図３２に示すように、電源電位ＶｓｓがスイッチングＴＦＴ３６を通してノードＮ１１、即ち駆動ＴＦＴ３２のソースに与えられる。このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は逆バイアス状態となり、消光状態を維持する。その後、時点ｔ５で第２オートゼロ信号ＡＺ２が“Ｌ”レベルになり、スイッチングＴＦＴ３６がオフする。
【０１６８】
（閾値キャンセル期間）
そして、時点ｔ６で駆動信号ＤＳが“Ｈ”レベルになることで、スイッチングＴＦＴ３４がオンする。このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが当該駆動ＴＦＴ３２の閾値電圧Ｖｔｈよりも大ならば、駆動ＴＦＴ３２がオン状態になるために、図３３に示すように、電源線２３→スイッチングＴＦＴ３４→駆動ＴＦＴ３２→ノードＮ１１→キャパシタ３６の経路（図中、点線で示す経路）で電流が流れ、閾値キャンセル（閾値補正）動作が開始される。
【０１６９】
ここで、有機ＥＬ素子３１がダイオード３１Ａとキャパシタ３１Ｂで表されるために、有機ＥＬ素子３１に印加される電圧Ｖｅｌが、先述したように、Ｖｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子３１のリーク電流が駆動ＴＦＴ３２を流れる電流よりもかなり小さい）の関係にある限り、駆動ＴＦＴ３２を流れる電流は、キャパシタ３７とキャパシタ３１Ｂとを充電する。
【０１７０】
このとき、駆動ＴＦＴ３２のソース電圧Ｖｅｌは、時間が経過するにつれて初期ソース電圧から徐々に上昇する（図１９を参照）。一定時間が経過し、ノードＮ１１とノードＮ１２との間の電位差、即ち駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓがちょうど閾値電圧Ｖｔｈになったところで、駆動ＴＦＴ３２はオフ状態になる。
【０１７１】
そして、Ｎ１１−Ｎ１２間の電位差Ｖｔｈは、閾値キャンセル（補正）用の電位としてキャパシタ３７に保持される。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌとなっている。その後、時点ｔ７で駆動信号ＤＳが“Ｈ”レベルから“Ｌ”レベルに遷移することで、スイッチングＴＦＴ３４がオフ状態となり、閾値キャンセル期間の終了となる。
【０１７２】
その後、時点ｔ８で第１オートゼロ信号ＡＺ１が“Ｌ”レベルになり、スイッチングＴＦＴ３５がオフする。続いて、時点ｔ９で電源線２３の電位が所定の電位Ｖｏｆｓから電源電位Ｖｃｃに切り替わる。
【０１７３】
（書き込み期間）
時点ｔ１０で書き込み信号ＷＳが“Ｈ”レベルになり、サンプリングＴＦＴ３３がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、図３４に示すように、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。
【０１７４】
このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。
【０１７５】
このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、先述した式（６）で与えられる値となる。一般に、有機ＥＬ素子３１のキャパシタ３１Ｂの容量値Ｃｅｌは、キャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きい。したがって、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。そして、時刻ｔ１１で書き込み信号ＷＳが“Ｌ”レベルになることで、サンプリングＴＦＴ３３がオフし、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。
【０１７６】
（発光期間）
この書き込み期間の終了後、スイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ１２で駆動信号ＤＳが“Ｈ”レベルになることで、図３５に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。
【０１７７】
本画素回路１１Ｃにおいても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。
【０１７８】
また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。
【０１７９】
上述したように、本実施形態に係る画素回路１１Ｃおよび当該画素回路１１Ｃを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置によれば、前述した参考例に係る有機ＥＬ表示装置の場合と同様に、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現できる。
【０１８０】
そして、電源電位Ｖｃｃおよび所定の電位Ｖｏｆｓを画素回路１１Ｃに供給する電源線として１本の電源線２３を兼用し、これら２種類の電源電位Ｖｃｃ／Ｖｏｆｓの供給を電源供給回路２４による制御の下に適宜切り替えることで、参考例に係る有機ＥＬ表示装置の場合に比べて電源線の配線本数を削減できる。すなわち、１つの画素回路１１Ｃについて、参考例に係る有機ＥＬ表示装置では、電源電位Ｖｃｃ、電源電位Ｖｓｓ、所定の電位Ｖｏｆｓの各電源線の計３本の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では、電源電位Ｖｓｓを供給する電源線と電源線２３の２本の配線で済む。
【０１８１】
ここで、隣接する３個の画素回路をＲ，Ｇ，Ｂに対応させて、当該３個の画素回路を１表示単位としたカラー表示装置を考えた場合に、電源線について１表示単位あたり、参考例に係る有機ＥＬ表示装置では９本（＝３本×３）の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では６本（＝２本×３）の配線で済む。このように、配線の本数を削減できることで、表示パネルにおいて、配線の占める割合を小さく抑えることができるために、表示パネルの高精細化や高歩留まり化を図る上で有利となる。
【０１８２】
また、本実施形態に係る有機ＥＬ表示装置においても、閾値キャンセル期間を、駆動信号ＤＳのみ（即ち、スイッチングＴＦＴ３４のオン／オフ）で決定するようにしていることから、閾値キャンセル期間が受ける駆動線１４の配線抵抗や寄生容量等に起因する駆動信号ＤＳの波形なまりの影響を小さく抑えることができるために、表示パネルの大型化、高精細化に有利となる。
【０１８３】
さらに、有機ＥＬ素子３１の消光をスイッチングＴＦＴ３４のオフで決定しているために、電源線２３から電源電位Ｖｓｓの電源線に電流が流れることがない。電源電位Ｖｓｓの電源線に電流が流れないことで、レイアウト上当該電源線の配線幅を細くすることができるために、より高精細化・高歩留まり化が可能になる。さらに、本発明では電源ラインが２値をもつので、既存のゲートドライバや垂直スキャナを用いることができ、低コスト化が実現可能である。
【０１８４】
また、本実施形態に係る有機ＥＬ表示装置でも、スイッチングＴＦＴ３４がオフする時点ｔ７から書き込みを開始する時点ｔ１０までの期間が、前述した参考例に係る駆動タイミング（図２を参照）における同じ期間、即ちスイッチングＴＦＴ３４がオフする時刻ｔ３から書き込みを開始する時点ｔ５までの期間に比べて非常に短くなっているために、その分だけスイッチングＴＦＴ３４のオフ時のリーク電流が有機ＥＬ素子３１に流れる時間を短くできる。これにより、スイッチングＴＦＴ３４のリーク電流による駆動ＴＦＴ３２のソース電圧の変動を小さく抑えることができるために、画像ムラの無い均一な画質を得ることができる。
【０１８５】
また、駆動ＴＦＴ３２のゲート電圧のバラツキについても、スイッチングＴＦＴ３５を駆動する第１オートゼロ信号ＡＺ１が“Ｌ”レベルになるタイミングを、書き込み信号ＷＳが“Ｈ”レベルになるタイミングｔ４の後に設定する、即ち第１オートゼロ信号ＡＺ１のアクティブ期間と書き込み信号ＷＳのアクティブ期間とをオーバーラップさせた駆動タイミングに設定し、書き込み信号ＷＳが“Ｈ”レベルになる信号電圧Ｖｓｉｇの書き込み前に、第１オートゼロ信号ＡＺ１の“Ｌ”レベル期間を無くすことで、駆動ＴＦＴ３２のゲート電圧は書き込み動作まで所定の電位Ｖｏｆｓに維持されたままとなり、スイッチングＴＦＴ３４のリーク電流によって駆動ＴＦＴ３２のゲート電圧が変動することが無くなるために、画像ムラの無い均一な画質を得ることができる。
【０１８６】
［第４実施形態］
図３６は、本発明の第４実施形態に係るアクティブマトリクス型有機ＥＬ表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。本実施形態に係る有機ＥＬ表示装置は、第３実施形態に係る有機ＥＬ表示装置とは、５個のトランジスタ３３〜３６と１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現しつつ、２種類の電源電位Ｖｃｃ／Ｖｏｆｓの供給を適宜切り替えることによって電源線２３を共用するという基本的な構成については同じであり、画素回路の具体的な回路構成およびそれに伴う回路動作が若干相違している。
【０１８７】
本実施形態に係る画素回路１１Ｄにおいて、有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ソースがデータ線１７に、ドレインが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【０１８８】
スイッチングＴＦＴ３４は、電源線２３と駆動ＴＦＴ３２のドレインとの間に接続され、ゲートが駆動線１４に接続されている。スイッチングＴＦＴ３５は、駆動ＴＦＴ３２のゲートと当該駆動ＴＦＴ３２のソース（スイッチングＴＦＴ３４のソース）との間に接続され、ゲートが第１オートゼロ線１５に接続されている。ここで、電源線２３には、電源供給回路２４から第２の電源電位Ｖｃｃ（本例では、正の電源電位）と、所定の電位Ｖｏｆｓとが選択的に供給される。
【０１８９】
スイッチングＴＦＴ３６は、駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１と第３の電源電位Ｖｓｓ（本例では、Ｖｓｓ＝ＧＮＤ）との間に接続され、ゲートが第２オートゼロ線１６に接続されている。キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のドレインとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【０１９０】
上述した接続関係にて各構成素子が接続されてなる画素回路１１Ｄにおいて、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン状態となることにより、データ線１７を通して供給される入力信号電圧Ｖｓｉｇをサンプリングする。このサンプリングされた信号電圧Ｖｓｉｇは、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、電源供給回路２４から電源線２３に電源電位Ｖｃｃが供給されているときにオン状態になることで、電源線２３から駆動ＴＦＴ３２に電流を供給する。
【０１９１】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧Ｖｓｉｇに応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５，３６は、適宜オン状態になることで、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。このとき、電源線２３には電源供給回路２４から所定の電位Ｖｏｆｓが供給されている。
【０１９２】
この画素回路１１Ｄでは、正常な動作を保証するための条件として、第３の電源電位Ｖｓｓは、所定の電位Ｖｏｆｓから駆動ＴＦＴ３２の閾値電圧Ｖｔｈを差し引いた電位よりも低く設定されている。すなわち、Ｖｓｓ＜Ｖｏｆｓ−Ｖｔｈのレベル関係となっている。また、有機ＥＬ素子３１のカソード電圧Ｖｃａｔ（本例では、接地電位ＧＮＤ）に有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌに加えたレベルは、電源電位Ｖｓｓよりも高く設定されている。すなわち、Ｖｃａｔ＋Ｖｔｈｅｌ＞Ｖｓｓのレベル関係となっている。
【０１９３】
続いて、上記構成の画素回路１１Ｄを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置において、本発明に係る駆動方法による駆動の下に実行される回路動作について、図３７のタイミングチャートおよび図３８〜図４４の動作説明図を用いて説明する。
【０１９４】
図３７には、ある行の画素回路１１Ｄを駆動する際に、書き込み走査回路１８から走査線１３を介して画素回路１１Ｄに与えられる書き込み信号ＷＳ、駆動走査回路１９から駆動線１４を介して画素回路１１Ｄに与えられる駆動信号ＤＳおよび第１，第２オートゼロ回路２０，２１から第１，第２オートゼロ線１５，１６を介して画素回路１１Ｄに与えられる第１，第２オートゼロ信号ＡＺ１，ＡＺ２のタイミング関係、ならびに電源線２３の電位、駆動ＴＦＴ３２のゲート電圧およびソース電圧の変化をそれぞれ示している。
【０１９５】
ここで、書き込み信号ＷＳ、駆動信号ＤＳおよび第１，第２オートゼロ信号ＡＺ１，ＡＺ２は、“Ｈ”レベルの状態がアクティブ状態、“Ｌ”レベルの状態が非アクティブ状態とする。また、図３８〜図４４の動作説明図では、図面の簡略化のために、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６についてはスイッチのシンボルを用いて図示するものとする。
【０１９６】
（発光期間）
通常の発光状態では、書き込み走査回路１８から出力される書き込み信号ＷＳおよび第１，第２オートゼロ回路２０，２１から出力される第１，第２オートゼロ信号ＡＺ１，ＡＺ２が“Ｌ”レベルにあり、駆動走査回路１９から出力される駆動信号ＤＳが“Ｈ”レベルにあるために、図３８に示すように、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３５，３６はオフした状態にあり、スイッチングＴＦＴ３３がオンした状態にある。
【０１９７】
このとき、電源線２３には電源供給回路２４から電源電位Ｖｃｃが供給されている。すなわち、電源線２３の電位が電源電位Ｖｃｃになっている。また、駆動ＴＦＴ３２は、飽和領域で動作するように設計されているために定電流源として動作する。その結果、電源線２３からスイッチングＴＦＴ３４および駆動ＴＦＴ３２を通して、有機ＥＬ素子３１に対して先述した式（１）で与えられる一定電流Ｉｄｓが供給される。
【０１９８】
（非発光期間）
次に、時刻ｔ１で駆動信号ＤＳが“Ｌ”レベルになることで、図３９に示すように、スイッチングＴＦＴ３４がオフする。これにより、駆動ＴＦＴ３２を流れる一定電流Ｉｄｓの電流路が遮断されるために、有機ＥＬ素子３１には電流が流れず、当該有機ＥＬ素子３１は消光する。このとき、ノードＮ１１の電位、即ち駆動ＴＦＴ３２のソース電圧は、有機ＥＬ素子３１のカソード電圧Ｖｃａｔと当該有機ＥＬ素子３１の閾値電圧Ｖｔｈｅｌの和、即ちＶｃａｔ＋Ｖｔｈｅｌになる。
【０１９９】
時点ｔ２で電源線２３の電位が電源電位Ｖｃｃから所定の電位Ｖｏｆｓに切り替わり、次いで時点ｔ３で第１オートゼロ信号ＡＺ１が“Ｈ”レベルになり、スイッチングＴＦＴ３５がオンすることで、図４０に示すように、駆動ＴＦＴ３２のゲートとドレインが接続される。これにより、キャパシタ３７→スイッチングＴＦＴ３５→駆動ＴＦＴ３２→ノードＮ１１の経路（図中、点線で示す経路）で電流が流れる。これにより、駆動ＴＦＴ３２のゲート電圧は時間が経過するにつれて緩やかに下降してゆく。そして、一定時間が経過後、駆動ＴＦＴ３２のゲート電圧はＶｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈという値になる。
【０２００】
次に、時点ｔ４で第２オートゼロ信号ＡＺ２が“Ｈ”レベルになり、スイッチングＴＦＴ３６がオンすることで、図４１に示すように、電源電位ＶｓｓがスイッチングＴＦＴ３６を通してノードＮ１１、即ち駆動ＴＦＴ３２のソースに与えられる。このとき、先述したように、Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌの関係にあるために、有機ＥＬ素子３１は逆バイアス状態となり、消光状態を維持する。
【０２０１】
ここで、駆動ＴＦＴ３２のゲート・ソース間にはキャパシタ３７が接続されているために、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは一定に保たれている。よって、駆動ＴＦＴ３２のソースが電源電位Ｖｓｓになることで、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはＶｓｓ＋Ｖｔｈという値となる。その後、時点ｔ５で第２オートゼロ信号ＡＺ２が“Ｌ”レベルになり、スイッチングＴＦＴ３６がオフする。
【０２０２】
（閾値キャンセル期間）
次に、時点ｔ６で駆動信号ＤＳが“Ｈ”レベルになり、スイッチングＴＦＴ３４がオンすることで、図４２に示すように、電源線２３から所定の電位ＶｏｆｓがスイッチングＴＦＴ３４，３５を通して駆動ＴＦＴ３２のゲートに与えられる。そして、駆動ＴＦＴ３２のゲート電圧がＶｓｓ＋ＶｔｈからＶｏｆｓに変化することで、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、下記の式（７）で与えられる値となる。
Ｖｇｓ＝｛Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）｝
・（Ｖｏｆｓ−Ｖｓｓ−Ｖｔｈ）＋Ｖｔｈ  …（７）
【０２０３】
このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが当該駆動ＴＦＴ３２の閾値電圧Ｖｔｈよりも大ならば、駆動ＴＦＴ３２がオン状態になるために、図４２に示すように、電源線２３→スイッチングＴＦＴ３４→駆動ＴＦＴ３２→ノードＮ１１→キャパシタ３６の経路（図中、点線で示す経路）で電流が流れ、閾値キャンセル（閾値補正）動作が開始される。一定時間が経過し、駆動ＴＦＴ３２のソース電圧がＶｏｆｓ−Ｖｔｈとなった後、時刻ｔ７で第１オートゼロ信号ＡＺ１が“Ｌ”レベルとなり、スイッチングＴＦＴ３５がオフすることで、閾値キャンセル期間の終了となる。
【０２０４】
次いで、時刻ｔ８で駆動信号ＤＳが“Ｌ”レベルとなることで、スイッチングＴＦＴ３４がオフする。スイッチングＴＦＴ３４がオフすることで、駆動ＴＦＴ３２に電流が流れなくなり、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが確定する。その後、時刻ｔ９で電源線２３の電位が所定の電位Ｖｏｆｓから電源電位Ｖｃｃに切り替わる。
【０２０５】
（書き込み期間）
時点ｔ１０で書き込み信号ＷＳが“Ｈ”レベルになり、サンプリングＴＦＴ３３がオン状態となることで、階調に応じた所望の電圧値の入力信号電圧Ｖｓｉｇの書き込み期間に入る。この書き込み期間では、図４３に示すように、入力信号電圧ＶｓｉｇがサンプリングＴＦＴ３３によってサンプリングされ、キャパシタ３７に書き込まれる。
【０２０６】
このとき、信号電圧Ｖｓｉｇは、キャパシタ３７に保持されている閾値電圧Ｖｔｈに足し込まれる形で保持される。その結果、駆動ＴＦＴ３２の閾値電圧Ｖｔｈのバラツキが常にキャンセルされた形となる。すなわち、キャパシタ３７にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、当該閾値電圧Ｖｔｈのバラツキのキャンセル（補正）、即ち閾値キャンセルが行われることになる。
【０２０７】
このとき、駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓは、キャパシタ３７の容量値Ｃ１、駆動ＴＦＴ３２の寄生容量値Ｃ２、有機ＥＬ素子３１の寄生容量値Ｃｅｌにより、先述した式（６）で与えられる値となる。一般に、有機ＥＬ素子３１の寄生容量値Ｃｅｌがキャパシタ３７の容量値Ｃ１および駆動ＴＦＴ３２の寄生容量値Ｃ２に比べて大きいために、駆動ＴＦＴ３２のゲート・ソース間電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。そして、時刻ｔ１１で書き込み信号ＷＳが“Ｌ”レベルになることで、サンプリングＴＦＴ３３がオフし、入力信号電圧Ｖｓｉｇの書き込み期間が終了する。
【０２０８】
（発光期間）
この書き込み期間の終了後、スイッチングＴＦＴ３５，３６がオフした状態において、時刻ｔ１２で駆動信号ＤＳが“Ｈ”レベルになることで、図４４に示すように、スイッチングＴＦＴ３４がオン状態となり、発光期間に入る。スイッチングＴＦＴ３４がオンすることで、駆動ＴＦＴ３２のドレイン電圧が電源電位Ｖｃｃまで上昇する。駆動ＴＦＴ３２のゲート・ソース間電圧Ｖｇｓが一定であるので、駆動ＴＦＴ３２は一定電流Ｉｄｓ”を有機ＥＬ素子３１に供給する。このとき、有機ＥＬ素子３１のアノード電圧Ｖｅｌは、有機ＥＬ素子３１に一定電流Ｉｄｓ”が流れる電圧Ｖｘまで上昇する。その結果、有機ＥＬ素子３１は発光動作を開始する。
【０２０９】
本画素回路１１Ｄにおいても、有機ＥＬ素子３１の発光時間が長くなると、当該有機ＥＬ素子３１のＩ−Ｖ特性が変化してしまう。そのため、有機ＥＬ素子３１のアノード電極と駆動ＴＦＴ３２のソースとの接続ノードＮ１１の電位も変化する。しかしながら、駆動ＴＦＴ３２のゲート・ソース間電位Ｖｇｓが一定値に保たれているために、有機ＥＬ素子３１に流れる電流は変化しない。したがって、有機ＥＬ素子３１のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続けるために、有機ＥＬ素子３１の発光輝度が変化することはない（有機ＥＬ素子３１の特性変動に対する補償機能）。
【０２１０】
また、入力信号電圧Ｖｓｉｇが書き込まれる前に駆動ＴＦＴ３２の閾値電圧Ｖｔｈをあらかじめキャパシタ３７に保持しておくことで、閾値キャンセル期間におけるスイッチングＴＦＴ３４〜３６およびキャパシタ３７の作用により、駆動ＴＦＴ３２の閾値電圧Ｖｔｈをキャンセルし、当該閾値電圧Ｖｔｈのバラツキの影響を受けない一定電流Ｉｄｓを常に有機ＥＬ素子３１に流すことができるために、高画質の画像を得ることができる（駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能）。
【０２１１】
上述したように、本実施形態に係る画素回路１１Ｃおよび当該画素回路１１Ｃを行列状に２次元配置してなるアクティブマトリクス型有機ＥＬ表示装置によれば、前述した参考例に係る有機ＥＬ表示装置の場合と同様に、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６の５個のトランジスタと１個のキャパシタ３７という少ない構成素子数で、有機ＥＬ素子３１の特性変動に対する補償機能と、駆動ＴＦＴ３２のＶｔｈ変動に対する補償機能とを実現できる。
【０２１２】
そして、電源電位Ｖｃｃおよび所定の電位Ｖｏｆｓを画素回路１１Ｃに供給する電源線として１本の電源線２３を兼用し、これら２種類の電源電位Ｖｃｃ／Ｖｏｆｓの供給を電源供給回路２４による制御の下に適宜切り替えることで、参考例に係る有機ＥＬ表示装置の場合に比べて電源線の配線本数を削減できる。すなわち、１つの画素回路１１Ｃについて、参考例に係る有機ＥＬ表示装置では、電源電位Ｖｃｃ、電源電位Ｖｓｓ、所定の電位Ｖｏｆｓの各電源線の計３本の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では、電源電位Ｖｓｓを供給する電源線と電源線２３の２本の配線で済む。
【０２１３】
ここで、隣接する３個の画素回路をＲ，Ｇ，Ｂに対応させて、当該３個の画素回路を１表示単位としたカラー表示装置を考えた場合に、電源線について１表示単位あたり、参考例に係る有機ＥＬ表示装置では９本（＝３本×３）の配線が必要であったのに対して、本実施形態に係る有機ＥＬ表示装置では６本（＝２本×３）の配線で済む。このように、配線の本数を削減できることで、表示パネルにおいて、配線の占める割合を小さく抑えることができるために、表示パネルの高精細化や高歩留まり化を図る上で有利となる。
【０２１４】
また、本実施形態に係る有機ＥＬ表示装置においても、閾値キャンセル期間を、駆動信号ＤＳのみ（即ち、スイッチングＴＦＴ３４のオン／オフ）で決定するようにしていることから、閾値キャンセル期間が受ける駆動線１４の配線抵抗や寄生容量等に起因する駆動信号ＤＳの波形なまりの影響を小さく抑えることができるために、表示パネルの大型化、高精細化に有利となる。
【０２１５】
さらに、本実施形態に係る有機ＥＬ表示装置でも、スイッチングＴＦＴ３４がオフする時点ｔ７から書き込みを開始する時点ｔ１０までの期間が、前述した参考例に係る駆動タイミング（図２を参照）における同じ期間、即ちスイッチングＴＦＴ３４がオフする時刻ｔ３から書き込みを開始する時点ｔ５までの期間に比べて非常に短くなっているために、その分だけスイッチングＴＦＴ３４のオフ時のリーク電流が有機ＥＬ素子３１に流れる時間を短くできる。これにより、スイッチングＴＦＴ３４のリーク電流による駆動ＴＦＴ３２のソース電圧の変動を小さく抑えることができるために、画像ムラの無い均一な画質を得ることができる。
【０２１６】
また、駆動ＴＦＴ３２のゲート電圧のバラツキについても、スイッチングＴＦＴ３５を駆動する第１オートゼロ信号ＡＺ１が“Ｌ”レベルになるタイミングを、書き込み信号ＷＳが“Ｈ”レベルになるタイミングｔ４の後に設定する、即ち第１オートゼロ信号ＡＺ１のアクティブ期間と書き込み信号ＷＳのアクティブ期間とをオーバーラップさせた駆動タイミングに設定し、書き込み信号ＷＳが“Ｈ”レベルになる信号電圧Ｖｓｉｇの書き込み前に、第１オートゼロ信号ＡＺ１の“Ｌ”レベル期間を無くすことで、駆動ＴＦＴ３２のゲート電圧は書き込み動作まで所定の電位Ｖｏｆｓに維持されたままとなり、スイッチングＴＦＴ３４のリーク電流によって駆動ＴＦＴ３２のゲート電圧が変動することが無くなるために、画像ムラの無い均一な画質を得ることができる。さらに、本発明では電源ラインが２値をもつので、既存のゲートドライバやVスキャナを用いることができ、低コスト化が実現可能である。
【０２１７】
上述したように、本実施形態に係る有機ＥＬ表示装置は、第３実施形態に係る有機ＥＬ表示装置とは、画素回路１１Ｄの具体的な回路構成およびそれに伴う回路動作が若干相違しているのみであり、それ以外の構成については基本的に同じである。したがって、基本的に、第３実施形態に係る有機ＥＬ表示装置と同様に作用効果を得ることができる。
【０２１８】
なお、上記各実施形態では、画素回路１１の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、電流値に応じて発光輝度が変化する電流駆動型の発光素子を用いた表示装置全般に適用可能である。
【０２１９】
また、上記実施形態においては、画素回路１１を構成する駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６としてＮチャネル型のＴＦＴを用いた場合を例に挙げて説明したが、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６については、必ずしもＮチャネル型のＴＦＴである必要はない。
【図面の簡単な説明】
【０２２０】
【図１】本発明の参考例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図２】参考例に係る画素回路の回路動作を説明するためのタイミングチャートである。
【図３】参考例に係る画素回路の動作説明図（その１）である。
【図４】参考例に係る画素回路の動作説明図（その２）である。
【図５】参考例に係る画素回路の動作説明図（その３）である。
【図６】参考例に係る画素回路の動作説明図（その４）である。
【図７】参考例に係る画素回路の動作説明図（その５）である。
【図８】参考例に係る画素回路の動作説明図（その６）である。
【図９】参考例に係る画素回路の動作説明に供する特性図である。
【図１０】本発明の第１実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図１１】第１実施形態に係る画素回路の回路動作を説明するためのタイミングチャートである。
【図１２】第１実施形態に係る画素回路の動作説明図（その１）である。
【図１３】第１実施形態に係る画素回路の動作説明図（その２）である。
【図１４】第１実施形態に係る画素回路の動作説明図（その３）である。
【図１５】第１実施形態に係る画素回路の動作説明図（その４）である。
【図１６】第１実施形態に係る画素回路の動作説明図（その５）である。
【図１７】第１実施形態に係る画素回路の動作説明図（その６）である。
【図１８】第１実施形態に係る画素回路の動作説明図（その７）である。
【図１９】第１実施形態に係る画素回路の動作説明に供する特性図である。
【図２０】本発明の第２実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図２１】第２実施形態に係る画素回路の回路動作を説明するためのタイミングチャートである。
【図２２】第２実施形態に係る画素回路の動作説明図（その１）である。
【図２３】第２実施形態に係る画素回路の動作説明図（その２）である。
【図２４】第２実施形態に係る画素回路の動作説明図（その３）である。
【図２５】第２実施形態に係る画素回路の動作説明図（その４）である。
【図２６】第２実施形態に係る画素回路の動作説明図（その５）である。
【図２７】第２実施形態に係る画素回路の動作説明図（その６）である。
【図２８】本発明の第３実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図２９】第３実施形態に係る画素回路の回路動作を説明するためのタイミングチャートである。
【図３０】第３実施形態に係る画素回路の動作説明図（その１）である。
【図３１】第３実施形態に係る画素回路の動作説明図（その２）である。
【図３２】第３実施形態に係る画素回路の動作説明図（その３）である。
【図３３】第３実施形態に係る画素回路の動作説明図（その４）である。
【図３４】第３実施形態に係る画素回路の動作説明図（その５）である。
【図３５】第３実施形態に係る画素回路の動作説明図（その６）である。
【図３６】本発明の第４実施形態に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図３７】第４実施形態に係る画素回路の回路動作を説明するためのタイミングチャートである。
【図３８】第４実施形態に係る画素回路の動作説明図（その１）である。
【図３９】第４実施形態に係る画素回路の動作説明図（その２）である。
【図４０】第４実施形態に係る画素回路の動作説明図（その３）である。
【図４１】第４実施形態に係る画素回路の動作説明図（その４）である。
【図４２】第４実施形態に係る画素回路の動作説明図（その５）である。
【図４３】第４実施形態に係る画素回路の動作説明図（その６）である。
【図４４】第４実施形態に係る画素回路の動作説明図（その７）である。
【図４５】従来例に係るアクティブマトリクス型表示装置および当該表示装置に用いられる画素回路の構成を示す回路図である。
【図４６】従来例に係る画素回路の回路動作を説明するためのタイミングチャートである。
【符号の説明】
【０２２１】
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…画素回路、１２…画素アレイ部、１３…走査線、１４…駆動線、１５…第１オートゼロ線、１６…第２オートゼロ線、１７…データ線、１８…書き込み走査回路、１９…駆動走査回路、２０…第１オートゼロ回路、２１…第２オートゼロ回路、２２…データ線駆動回路、３１…有機ＥＬ素子、３２…駆動ＴＦＴ、３３…サンプリングＴＦＴ、３４〜３６…スイッチングＴＦＴ、３７…キャパシタ
【図１】
2007108380.tif 000003
【図２】
2007108380.tif 000004
【図３】
2007108380.tif 000005
【図４】
2007108380.tif 000006
【図５】
2007108380.tif 000007
【図６】
2007108380.tif 000008
【図７】
2007108380.tif 000009
【図８】
2007108380.tif 000010
【図９】
2007108380.tif 000011
【図１０】
2007108380.tif 000012
【図１１】
2007108380.tif 000013
【図１２】
2007108380.tif 000014
【図１３】
2007108380.tif 000015
【図１４】
2007108380.tif 000016
【図１５】
2007108380.tif 000017
【図１６】
2007108380.tif 000018
【図１７】
2007108380.tif 000019
【図１８】
2007108380.tif 000020
【図１９】
2007108380.tif 000021
【図２０】
2007108380.tif 000022
【図２１】
2007108380.tif 000023
【図２２】
2007108380.tif 000024
【図２３】
2007108380.tif 000025
【図２４】
2007108380.tif 000026
【図２５】
2007108380.tif 000027
【図２６】
2007108380.tif 000028
【図２７】
2007108380.tif 000029
【図２８】
2007108380.tif 000030
【図２９】
2007108380.tif 000031
【図３０】
2007108380.tif 000032
【図３１】
2007108380.tif 000033
【図３２】
2007108380.tif 000034
【図３３】
2007108380.tif 000035
【図３４】
2007108380.tif 000036
【図３５】
2007108380.tif 000037
【図３６】
2007108380.tif 000038
【図３７】
2007108380.tif 000039
【図３８】
2007108380.tif 000040
【図３９】
2007108380.tif 000041
【図４０】
2007108380.tif 000042
【図４１】
2007108380.tif 000043
【図４２】
2007108380.tif 000044
【図４３】
2007108380.tif 000045
【図４４】
2007108380.tif 000046
【図４５】
2007108380.tif 000047
【図４６】
2007108380.tif 000048