(57)【要約】【課題】被試験巻線内部の微小な絶縁不良部分を検知することのできる巻線試験装置を提供する。【解決手段】被試験巻線Ｍにパルス電圧を印加するパルス電圧印加回路２と、被試験巻線Ｍが装着される試験用回路３と、試験用回路Ｍから入力する信号を絶縁し、インピーダンス変換した信号を出力するオペアンプ４３と、オペアンプ４３から出力された信号をデジタル信号に変換するＡ／Ｄコンバータ４４とを有し、変換されたデジタル信号が被試験巻線Ｍの状態を判定するために供される巻線試験装置１であって、オペアンプ４３とＡ／Ｄコンバータ４４との間に、抵抗Ｒ１．Ｒ２とコンデンサＣ１とを含み、試験用回路３に生じる共振振動電圧を示す信号を遅延させることにより、被試験巻線Ｍ内部における欠陥に対応したスパイク信号を検出するためのスパイク信号検出用フィルタ回路６０を設けた。【選択図】図１
2007108057.tif 000002
【特許請求の範囲】
【請求項１】
被試験巻線にパルス電圧を印加するパルス電圧印加手段と、
前記被試験巻線が装着される試験用回路と、
前記試験用回路から入力する信号を絶縁し、インピーダンス変換した信号を出力する絶縁手段と、
この絶縁手段から出力された信号をデジタル信号に変換する信号変換手段とを有し、
前記信号変換手段で変換されたデジタル信号が前記被試験巻線の状態を判定するために供される巻線試験装置であって、
前記絶縁手段と前記電圧変換手段との間に、抵抗とコンデンサとを有するフィルタ回路を含み、前記試験用回路に生じる共振振動電圧を示す信号を遅延させることにより、前記被試験巻線内部における欠陥に対応したスパイク状の電圧変動信号を検出するためのスパイク信号検出用フィルタ回路を設けたことを特徴とする巻線試験装置。
【請求項２】
前記スパイク信号検出用フィルタ回路に含まれる前記フィルタ回路は、抵抗とコンデンサとによる遅れ要素が多次であることを特徴とする請求項１に記載の巻線試験装置。
【請求項３】
前記スパイク信号検出用フィルタ回路は、
前記抵抗とコンデンサとを有するフィルタ回路を含み、前記絶縁手段から出力された信号のうち、前記スパイク状の電圧変動信号の波形を整形する第１の波形整形回路と、
前記第１の波形整形回路から出力する信号と、前記絶縁手段から出力された信号とを加算する加算回路と、
を備えることを特徴とする請求項１または請求項２に記載の巻線試験装置。
【請求項４】
前記スパイク信号検出用フィルタ回路は、前記絶縁手段から出力された信号のうち、前記共振振動電圧を示す信号の波形を整形する第２の波形整形回路をさらに備え、
前記加算回路は、前記第１の波形整形回路から出力する信号と、前記第２の波形整形回路から出力する信号とを加算することを特徴とする請求項３に記載の巻線試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス電圧を印加することにより、巻線を備える巻線部品を試験する巻線試験装置に関する。
【背景技術】
【０００２】
巻線を備える巻線部品には、インダクタ、変圧器、磁界発生用コイル等が挙げられ、このような巻線部品は、モータやＣＲＴ（Cathode Ray Tube）など数多くの電子・電気機器に搭載されており、交換不要の長寿命部品として認識されている。このような巻線部品を搭載した電子・電気機器が動作不良を起こして簡単には修理できないときに、巻線部品の不良が原因となっている場合がある。電子・電気機器に搭載する前から、巻線部品の内部に、例えば、絶縁不良部分がもともと存在していた場合、次のような過程を経て巻線部品の不良が生じる。ここで、絶縁不良部分とは、巻線部品の長期使用によって巻線部品の不良を誘発する絶縁低下を起こすような部分をいう。すなわち、この巻線部品が搭載されている電子・電気機器の電源をオン／オフすると、巻線部品に急激な電圧変動が加わり、巻線部品の絶縁不良部分に小さなスパークが瞬間的に発生する。このように電源のオン／オフによりスパークが発生する状態で、電子・電気機器を長期間使用し続けると、巻線部品の絶縁不良部分がスパークによって徐々に劣化していき、ついには巻線部品そのものに不良が生じる。その結果、巻線部品が搭載されている電子・電気機器が動作不良を起こすこととなる。
【０００３】
そこで、従来、電子・電気機器に搭載する前に、巻線部品に不具合があるか否かを検知するために、被試験巻線に高電圧インパルス（パルス電圧）を印加して、当該被試験巻線に生じる電圧の波形から、当該被試験巻線の状態、つまり、被試験巻線の良否を判定するための巻線試験装置（高圧インパルス印加形巻線試験装置）が知られている（例えば、特許文献１、非特許文献１参照）。
【０００４】
従来の巻線試験装置の一例を図７に示す。図７は、従来の巻線試験装置の構成を示すブロック図である。図７に示すように、従来の巻線試験装置１０１は、パルス電圧印加回路１０２と、試験用回路１０３と、共振振動電圧測定用回路１０４と、巻線良否判定装置１０５とを備え、試験対象となる被試験巻線Ｍの状態（良否）を判定するものである。
【０００５】
パルス電圧印加回路１０２は、高圧電源発生回路１２１から供給する電荷を、高圧コンデンサ１２２に充電し、この充電した電荷をスイッチ回路（サイリスタ等）１２３で導通することにより、高電圧インパルス（パルス電圧）を発生するものである。
試験用回路１０３は、浮遊容量Ｃｓと抵抗値とを有し、被試験巻線Ｍが接続される。被試験巻線Ｍが接続された試験用回路１０３は、インダクタンス（Ｌ）、静電容量（Ｃｓ）、抵抗値（Ｒ）で構成されるＬＣＲ回路となる。したがって、高電圧インパルスが印加されたときに、被試験巻線Ｍには、被試験巻線ＭのインダクタンスＬと浮遊容量の静電容量Ｃｓとに基づく共振周波数で振動しながら徐々に減衰していく電圧（共振振動電圧）が生じる。
【０００６】
共振振動電圧測定用回路１０４は、共振振動電圧を、高圧用コンデンサ１４１と低圧用コンデンサ１４２とによって分圧し、分圧された共振振動電圧を示す信号をオペアンプ１４３によってインピーダンス変換し、Ａ／Ｄコンバータ１４４によってデジタル信号に変換するものである。このデジタル信号に変換された信号（共振振動電圧）は、巻線良否判定装置１０５に入力して被試験巻線Ｍの状態判定に供される。
巻線良否判定装置１０５は、被試験巻線Ｍに不具合がある場合に、被試験巻線Ｍのインダクタンスが正常値から異常値に変化し、それに応じて共振周波数や減衰状態も変化する結果、共振振動電圧が変化するという現象を判定原理として、入力デジタル信号に基づいて、被試験巻線Ｍの良否を判定する。
【特許文献１】実用新案登録２５９１９６６号公報（段落００１８、００１９、図１）
【非特許文献１】井上修和、他１名、「低圧小型モータコイル用レヤーショート試験器の開発」、三菱電線工業時報、第96号、平成12年２月、ｐ．26−30
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の巻線試験装置１０１では、被試験巻線Ｍに不具合がある場合に、インダクタンスが変化するという現象を判定原理としているので、インダクタンスが変化しない程度の微小な絶縁不良部分が被試験巻線Ｍに存在している場合、共振周波数や減衰状態が変化しないことになる。したがって、この被試験巻線（巻線部品）を将来劣化させる要因となる絶縁不良部分を検知することが困難であるという問題がある。
【０００８】
本発明は、以上のような問題点に鑑みてなされたものであり、被試験巻線内部の微小な絶縁不良部分を検知することのできる巻線試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、前記目的を達成するために創案されたものであり、まず、請求項１記載の巻線試験装置は、被試験巻線にパルス電圧を印加するパルス電圧印加手段と、前記被試験巻線が装着される試験用回路と、前記試験用回路から入力する信号を絶縁し、インピーダンス変換した信号を出力する絶縁手段と、この絶縁手段から出力された信号をデジタル信号に変換する信号変換手段とを有し、前記信号変換手段で変換されたデジタル信号が前記被試験巻線の状態を判定するために供される巻線試験装置であって、前記絶縁手段と前記信号変換手段との間に、抵抗とコンデンサとを含み、前記試験用回路に生じる共振振動電圧を示す信号を遅延させ、前記被試験巻線内部における欠陥に対応したスパイク状の信号を検出するスパイク信号検出用フィルタ回路を設ける構成とした。
【００１０】
かかる構成によれば、巻線試験装置は、パルス電圧印加手段によって、被試験巻線にパルス電圧を印加する。ここで、試験用回路は、配線間に所定の抵抗と浮遊容量とを有しており、試験用巻線と共に、ＲＬＣ回路を形成する。また、パルス電圧は、コンデンサ等によって充電された電荷を瞬時に解放した際に、衝撃的に印加される電圧（高電圧インパルス）のことである。被試験巻線に電流を流した場合、最初は（測定初期時）、被試験巻線のインピーダンス値は低いが、被試験巻線に流れる電流に比例して試験用回路（ＲＬＣ回路）内における共振等により被試験巻線のインピーダンス値が高くなり、共振振動電圧を示す信号（共振周波数を有する信号）が発生する。また、被試験巻線内部に欠陥（絶縁不良部分）がある場合に、微小なスパーク等が発生し、このスパーク等に対応したスパイク状の電圧変動信号が、共振振動電圧を示す信号の立ち上がりと同時に発生する。
【００１１】
そして、巻線試験装置は、スパイク信号検出用フィルタ回路によって、被試験巻線内部における欠陥に対応したスパイク状の電圧変動信号を共振振動電圧を示す信号の立ち上がりと分離区別して検出するために、試験用回路に生じる共振振動電圧を示す信号を遅延させる。このスパイク信号検出用フィルタ回路は、抵抗とコンデンサとを有するフィルタ回路を含んでいる。これにより、共振振動電圧を示す信号は、その立ち上がりが、フィルタ回路の抵抗値とコンデンサの容量値で定まる時定数に依存した時間だけ遅延する。一方、被試験巻線内部における欠陥に対応したスパイク状の電圧変動信号は、フィルタ回路による影響をほとんど受けずに通過する。その結果、共振振動電圧を示す信号が立ち上がりにおいて、スパイク状の電圧変動信号から分離されることとなる。ここで、スパイク信号検出用フィルタ回路のフィルタ回路に含まれるコンデンサの容量を大きくすると、共振振動電圧を示す信号がより大きく減衰する。この場合には、共振振動電圧を示す信号の立ち上がり時において、共振振動電圧を示す信号とスパイク状の電圧変動信号とをより明確に分離することができる。つまり、信号の立ち上がり時において、共振振動電圧を示す信号の波形と、スパイク状の電圧変動信号の波形との開きが大きくなる。ここで、スパイク信号検出用フィルタ回路の前段に絶縁手段が介在するので、試験用回路に形成されるＲＬＣ回路のＬＣＲ固有値が変わって共振周波数が変わったとしても、スパイク信号検出用フィルタ回路に含まれるＲＣ回路に影響を及ぼすことがなく、相互干渉が防止される。この絶縁手段は、高入力インピーダンスを低出力インピーダンスに変換するインピーダンス変換手段であり、例えば、オペアンプから構成される。
そして、巻線試験装置は、信号変換手段によって、スパイク信号検出用フィルタ回路を通過した信号をデジタル信号に変換する。その結果、このデジタル信号において、共振振動電圧を示す信号の立ち上がり時点において、スパイク状の電圧変動信号が分離検出された場合に、被試験巻線の状態を否（不良）と判定することができる。
【００１２】
また、請求項２に記載の巻線試験装置は、請求項１に記載の巻線試験装置において、前記スパイク信号検出用フィルタ回路に含まれる前記フィルタ回路は、抵抗とコンデンサとによる遅れ要素が多次であることを特徴とする。
【００１３】
かかる構成によれば、巻線試験装置では、スパイク信号検出用フィルタ回路に含まれる前記フィルタ回路は、抵抗とコンデンサとによる遅れ要素の次数が大きいほど、すなわち、フィルタ回路に含まれるコンデンサの合計容量が大きいほど、共振振動電圧を示す信号がより大きく減衰することになる。
【００１４】
また、請求項３に記載の巻線試験装置は、請求項１または請求項２に記載の巻線試験装置において、前記スパイク信号検出用フィルタ回路が、第１の波形整形回路と、加算回路とを備える構成とした。
【００１５】
かかる構成によれば、巻線試験装置では、スパイク信号検出用フィルタ回路は、第１の波形整形回路によって、前記絶縁手段から出力された信号のうち、前記スパイク状の電圧変動信号の波形を整形する。ここで、第１の波形整形回路は、前記抵抗とコンデンサとを有するフィルタ回路を含み、例えば、絶縁手段から入力する共振振動電圧を示す信号を遅延させると共に減衰させてカットし、スパイク状の電圧変動信号のみをピークホールドして波形が矩形となるようにバンド幅を強調するための各種回路素子から構成される。そして、スパイク信号検出用フィルタ回路は、加算回路によって、前記第１の波形整形回路から出力する信号と、前記絶縁手段から出力された信号とを加算する。そして、この加算された信号は、前記信号変換手段に入力される。これによれば、スパイク状の電圧変動信号の波形を整形して、波形整形前の信号と加算するので、この加算された信号に基づく信号パターン（波形）において、スパイク状の電圧変動信号の波形が強調される。このように、矩形電圧に整形することにより、後段の信号変換手段においてスパイク状の電圧変動信号が変換漏れすることを防ぐことができる。
【００１６】
また、請求項４に記載の巻線試験装置は、請求項３に記載の巻線試験装置において、前記スパイク信号検出用フィルタ回路は、第２の波形整形回路をさらに備え、前記加算回路は、前記第１の波形整形回路から出力する信号と、前記第２の波形整形回路から出力する信号とを加算することを特徴とする。
【００１７】
かかる構成によれば、巻線試験装置では、スパイク信号検出用フィルタ回路は、第２の波形整形回路によって、前記絶縁手段から出力された信号のうち、前記共振振動電圧を示す信号の波形を整形する。ここで、第２の波形整形回路は、例えば、絶縁手段から入力する信号からノイズ成分（スパイク状の微小な電圧変動信号、共振信号に含まれる高周波成分）をカットし、第１の波形整形回路から出力されるスパイク状の電圧変動信号と同レベルの電圧値となるように信号レベルを調整して、共振信号を強調するための各種回路素子から構成される。そして、スパイク信号検出用フィルタ回路は、加算回路によって、前記第１の波形整形回路から出力する信号と、前記第２の波形整形回路から出力する信号とを加算する。そして、この加算された信号は、前記信号変換手段に入力される。これによれば、スパイク状の電圧変動信号と、共振振動電圧を示す信号とが、それぞれ独立した波形整形回路によって、波形を整形された後に加算されるので、この加算された信号に基づく信号パターン（波形）から不要なノイズ成分が除去される。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、発生させたパルス電圧を被試験巻線に印加したときに生じる共振振動電圧を示す信号を遅延させることができるので、被試験巻線内部に微小な絶縁不良部分が存在する場合、共振振動電圧を示す信号が立ち上がり時点で同時に発生するスパイク状の電圧変動信号を、共振振動電圧を示す信号から分離でき、被試験巻線の状態を否（不良）と判定することができる。したがって、被試験巻線内部の微小な絶縁不良部分を検知できるので、巻線部品の品質を向上させることができる。その結果、この巻線部品を搭載する電子・電気機器の不具合の原因の１つを除去し、電子・電気機器の安定な動作に寄与することができる。
【００１９】
請求項２に記載の発明によれば、遅れ要素の次数を大きくすると、共振振動電圧を示す信号とスパイク状の電圧変動信号とをより明確に分離することができる。
【００２０】
請求項３または請求項４に記載の発明によれば、スパイク状の電圧変動信号の波形が強調されるので、波形表示が改善される。その結果、良否判定の精度が向上する。
【発明を実施するための最良の形態】
【００２１】
次に、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
[巻線試験装置の構成]
図１は巻線試験装置のブロック図である。この図１に示すように、巻線試験装置１は、被試験巻線Ｍの状態を判定する（良否を判別する）ための試験を行うもので、パルス電圧印加回路２と、試験用回路３と、共振振動電圧測定用回路４と、巻線良否判定装置５とを備えている。
【００２２】
パルス電圧印加回路（パルス電圧印加手段）２は、被試験巻線Ｍに高電圧インパルス（パルス電圧）を印加するものであり、高圧電源発生回路２１と、高圧コンデンサ２２と、スイッチ回路２３とを備えている。
【００２３】
高圧電源発生回路２１は、高圧コンデンサ２２に電荷を充電するためのものである。この高圧電源発生回路２１では、一般的なコイルの絶縁試験が可能な程度（通常、数ｋＶ）の高い電圧が用いられている。
【００２４】
高圧コンデンサ２２は、高圧電源発生回路２１から入力される電荷を充電して、スイッチ回路２３のスイッチ作用（ゲート制御）によって、充電した電荷を瞬時に放出することで、高電圧インパルスを発生させるものである。
【００２５】
スイッチ回路２３は、高圧コンデンサ２２に充電されている電荷をスイッチ作用（ゲート制御）によって、瞬時に放出させるものである。なお、スイッチ回路２３として、アノード、カソード、ゲートそれぞれの端子を備えたサイリスタを図示したが、これは一例であって、ＭＯＳＦＥＴなどの他の素子で構成してもよい。
【００２６】
なお、パルス電圧印加回路２から発生される１回の高電圧インパルスによって、高圧コンデンサ２２に充電されている電荷および印加されていた充電電圧は０になる。このため、高圧コンデンサ２２は、高電圧インパルスの休止期間中に、高圧電源発生回路２１から絶えず電荷が充電されるようにしておけば、連続的な高電圧インパルスの発生（パルス動作）が可能である。
【００２７】
試験用回路３は、被試験巻線Ｍが装着される回路である。この試験用回路３は、配線間に所定の抵抗と浮遊容量Ｃｓとを有している。また、被試験巻線Ｍは、例えば、インダクタ、変圧器、磁界発生用コイル等である。
【００２８】
共振振動電圧測定用回路４は、パルス電圧印加回路２から高電圧インパルスが被試験巻線Ｍに印加されている際に被試験巻線Ｍの端子間に、被試験巻線Ｍのインダクタンスと試験用回路３の浮遊容量Ｃｓとに依存した共振周波数で振動する電圧（共振振動電圧）を測定するための回路である。この共振振動電圧測定用回路４は、図１に示すように、高圧用コンデンサ４１と、低圧用コンデンサ４２と、オペアンプ４３と、Ａ／Ｄコンバータ４４と、スパイク信号検出用フィルタ回路６０とを備える。
【００２９】
高圧用コンデンサ４１と、低圧用コンデンサ４２とは、分圧器を構成し、共振振動電圧を所定比で分圧するものであり、それぞれがこの分圧比に応じた静電容量を有している。
【００３０】
オペアンプ（絶縁手段、インピーダンス変換手段ともいう）４３は、試験用回路３から入力する信号（分圧された共振振動電圧を示す信号）を絶縁し、インピーダンス変換した信号を出力し、正確に後段のＡ／Ｄコンバータ４４に伝達するためのものである。
【００３１】
Ａ／Ｄコンバータ（信号変換手段）４４は、スパイク信号検出用フィルタ回路６０を通過した信号（オペアンプ４３から出力された信号）をデジタル信号に変換するものである。このＡ／Ｄコンバータ４４でデジタル信号に変換された信号は、巻線良否判定装置５に入力して被試験巻線Ｍの状態判定に供される。
【００３２】
スパイク信号検出用フィルタ回路６０は、オペアンプ４３と、Ａ／Ｄコンバータ４４との間に挿入された、コンデンサＣ１と抵抗Ｒ１，Ｒ２との組み合わせによるフィルタ回路（遅延回路）である。このスパイク信号検出用フィルタ回路６０は、ノイズであるスパイク状の電圧変動信号（以下、スパイク信号という）をそのまま通過させ、かつ、分圧された共振振動電圧を示す信号（以下、共振信号という）の立ち上がりを遅延させて、Ａ／Ｄコンバータ４４に出力する。なお、スパイク信号の周波数は、共振周波数に比較して極めて高いものである。
【００３３】
巻線良否判定装置５は、入出力インターフェース、記憶装置、演算装置を有する専用マイクロコントローラ、マイクロコンピュータもしくはコンピュータによって実現される。この巻線良否判定装置５は、Ａ／Ｄコンバータ４４から入力するデジタル信号に基づいて、被試験巻線Ｍの状態（良否）を判定するものである。ここで、被試験巻線Ｍの状態を否と判定する基準は、被試験巻線Ｍ内部に微小な絶縁不良部分が存在することに対応付けられている。巻線良否判定装置５は、例えば、スパイク信号検出用フィルタ回路６０の時定数で定められる期間内に、共振信号を示す電圧値よりも大きな電圧値（スパイク信号を示す電圧値）を検出した場合に、被試験巻線Ｍの状態を否と判定する。なお、巻線良否判定装置５が図示しない表示装置に測定波形を表示することにより、測定波形を観測した使用者が巻線の良否を判定するようにしてもよい。
【００３４】
[巻線試験装置の動作]
次に、図２を参照（適宜図１参照）して、巻線試験装置１の動作について説明する。図２は、図１に示した巻線試験装置の動作を示すフローチャートである。まず、巻線試験装置１は、パルス電圧印加回路２によって、高電圧インパルスを被試験巻線Ｍに印加する（ステップＳ１）。
【００３５】
被試験巻線Ｍに高電圧インパルスを印加した場合、最初は（測定初期時）、被試験巻線Ｍのインピーダンス値は低いが、被試験巻線Ｍに流れる電流に比例して試験用回路３内における共振等により被試験巻線Ｍのインピーダンス値が高くなる。そして、被試験巻線Ｍの端子間に、被試験巻線Ｍのインダクタンスと試験用回路３の浮遊容量Ｃｓとに依存した共振周波数で振動する電圧（共振振動電圧）が生じる。また、被試験巻線Ｍに微小な絶縁不良部分が存在する場合に、高電圧インパルスが印加されると、被試験巻線Ｍの絶縁不良部分にスパークが発生する。そして、スパークが原因となってスパイク信号が発生する。
【００３６】
そして、巻線試験装置１は、共振振動電圧測定用回路４によって、被試験巻線Ｍの端子間電圧を分圧した共振振動電圧を測定する（ステップＳ２）。具体的には、共振振動電圧測定用回路４のスパイク信号検出用フィルタ回路６０は、分圧された共振振動電圧を示す信号（共振信号）の立ち上がりを遅延させて、Ａ／Ｄコンバータ４４に出力する。ここで、スパイク信号が発生している場合、スパイク信号検出用フィルタ回路６０は、スパイク信号をほとんど遅延させることなく出力する。
【００３７】
そして、巻線試験装置１は、巻線良否判定装置５によって、Ａ／Ｄコンバータ４４から入力するデジタル信号に基づいて、被試験巻線Ｍの状態（良否）を判定し、判定結果を図示しない表示装置に出力する（ステップＳ３）。
【００３８】
この巻線試験装置１によれば、高電圧インパルスを被試験巻線Ｍに印加したときに、スパイク信号検出用フィルタ回路６０によって、スパイク信号にほとんど影響を及ぼすことなく、被試験巻線Ｍの端子間電圧に対応した共振信号を遅延させることができるので、共振信号の立ち上がり時に、スパイク信号を検出した場合に、被試験巻線Ｍの状態を否（不良）と判定することができる。つまり、スパイク信号に対応した被試験巻線Ｍの微小な絶縁不良部分を検出することができる。
【００３９】
以上、本発明の実施形態について説明したが、本発明は前記実施形態には限定されない。例えば、本実施形態では、スパイク信号検出用フィルタ回路６０をコンデンサＣ１と抵抗Ｒ１，Ｒ２とを組み合わせた構成として説明したが、図３に示すように変形してもよい。図３は、図１に示した巻線試験装置のスパイク信号検出用フィルタ回路の変形例を示す図であって、（ａ）はオペアンプ側の抵抗を除去した場合、（ｂ）はコイルをさらに含む場合、（ｃ）は２次のフィルタである場合を示している。
【００４０】
図３の（ａ）に示すように、スパイク信号検出用フィルタ回路６０ａは、スパイク信号検出用フィルタ回路６０からオペアンプ４３（図１参照）側の抵抗（Ｒ１）を除去したものである。
【００４１】
図３の（ｂ）に示すように、スパイク信号検出用フィルタ回路６０ｂは、スパイク信号検出用フィルタ回路６０において抵抗Ｒ１に直列にコイルＬ１を接続し、Ａ／Ｄコンバータ４４（図１参照）側の抵抗（Ｒ２）を除去したものである。なお、コイルＬ１を抵抗Ｒ１に対して並列に接続するようにしてもよい。
【００４２】
図３の（ｃ）に示すように、スパイク信号検出用フィルタ回路６０ｃは、スパイク信号検出用フィルタ回路６０（図１参照）において抵抗Ｒ２に対して並列にコンデンサＣ２を接続し、このコンデンサＣ２を接地したものである。すなわち、スパイク信号検出用フィルタ回路６０ｃは、２次のフィルタである。同様に、コンデンサを追加した多次のフィルタを構成するようにしてもよい。この場合、隣接したコンデンサの間に、抵抗Ｒ１，Ｒ２に直列となるようにして抵抗を挿入して構成する。これによれば、次数が大きいほど、共振信号がより大きく減衰するので、共振信号の立ち上がり時において、共振信号とスパイク信号とを明確に分離することができる。
【００４３】
また、本実施形態では、スパイク信号検出用フィルタ回路６０を、コンデンサと抵抗を組み合わせたフィルタ回路（遅延回路）として説明したが、図４に示すように、それ以外の回路をも含んだ構成としてもよい。図４は、信号パターンの表示を改善する場合のスパイク信号検出用フィルタ回路の構成例を示すブロック図である。
【００４４】
スパイク信号検出用フィルタ回路７０は、信号パターンの表示を改善するために、図４に示すように、最適な波形整形を行う波形整形回路としてのスパイク信号強調回路７１及びノイズ除去回路７２と、これらの出力を加算する加算回路７３とを備える。
【００４５】
スパイク信号強調回路（第１の波形整形回路）７１は、抵抗とコンデンサとを含む回路であって、オペアンプ４３（図１参照）から出力された信号のうち、スパイク信号の波形を整形して強調する波形整形回路であって、図４に示すように、フィルタ回路（遅延回路）７４と、オフセット回路７５と、ピークホールド回路７６と、バンド幅強調回路７７とを備える。
【００４６】
フィルタ回路（遅延回路）７４は、例えば、本発明の特徴であるコンデンサと抵抗を組み合わせたフィルタ回路（遅延回路）を含み、オペアンプ４３（図１参照）から出力された共振信号を遅延させてオフセット回路７５に出力するものである。
【００４７】
オフセット回路７５は、例えば、ＭＯＳＦＥＴなどを含んで構成され、フィルタ回路７４により減衰した共振信号を所定のオフセットレベルでカットするものである。このオフセット回路７５は、フィルタ回路７４から出力される信号にスパイク信号が含まれる場合に、共振信号を除去して、スパイク信号だけをピークホールド回路７６に出力する。
【００４８】
ピークホールド回路７６は、例えば、コンパレータ、ダイオード、ホールド用コンデンサなどを含んで構成され、オフセット回路７５から入力するスパイク信号中のもっとも大きい値を一定時間ホールド（保持）し、バンド幅強調回路７７に出力するものである。
【００４９】
バンド幅強調回路７７は、例えば、ＭＯＳＦＥＴなどを含んで構成され、ピークホールド回路７６から入力するスパイク信号の波形のエッジを整形し、バンド幅を強調して加算回路７３に出力するものである。
【００５０】
ノイズ除去回路（第２の波形整形回路）７２は、オペアンプ４３（図１参照）から出力された信号からノイズを除去して、共振信号の波形を整形する波形整形回路であって、低レベルノイズ除去用フィルタ回路７８と、レベル調整回路７９とを備える。
低レベルノイズ除去用フィルタ回路７８は、例えば、一般的なローパスフィルタ回路を含み、オペアンプ４３（図１参照）から出力された共振信号の高周波成分をカットしてレベル調整回路７９に出力するものである。
【００５１】
レベル調整回路７９は、例えば、オペアンプを使った増幅器などから構成され、低レベルノイズ除去用フィルタ回路７８から入力する共振信号の最大値を、バンド幅強調回路７７の出力する信号の最大値と同レベルになるように調整して加算回路７３に出力するものである。
【００５２】
加算回路７３は、例えば、オペアンプなどから構成され、バンド幅強調回路７７から出力されるスパイク信号と、レベル調整回路７９から出力される共振信号とを加算してＡ／Ｄコンバータ４４（図１参照）に出力するものである。
【００５３】
スパイク信号検出用フィルタ回路７０によれば、共振信号及びスパイク信号の波形を整形して強調できるので、良否判定の精度を向上させることができる。また、共振信号及びスパイク信号の信号パターン（波形）を図示しない表示装置に出力した場合に、この加算された信号に基づく信号パターン（波形）から、不要なノイズ成分が除去されて、波形表示が改善される。これにより、巻線試験装置１の使用者が波形を観測することで容易に被試験巻線Ｍの良否を判定できる。その結果、巻線試験装置１の巻線良否判定装置５（図１参照）における良否判定を省略した構成が可能となる。
【００５４】
なお、オペアンプ４３（図１参照）から出力された信号のノイズが少ない場合には、ノイズ除去回路（第２の波形整形回路）７２を省略してもよい。この場合には、加算回路７３は、バンド幅強調回路７７から出力されるスパイク信号と、オペアンプ４３（図１参照）から出力された信号とを加算してＡ／Ｄコンバータ４４（図１参照）に出力する。
【実施例】
【００５５】
次に、本発明の効果を確認した実施例について説明する。
本実施形態の巻線試験装置１（図１参照）を用いて、被試験巻線Ｍとして、リッツ線を使用した扁平形ブラウン管用偏向コイル（以下、単に偏向コイルという）を使用した場合に、被試験巻線Ｍの良否判定結果と、実際の良否状態とを比較した。ここで、リッツ線とは、複数の細いエナメル線を撚り合せて束にした導線である。
【００５６】
[偏向コイルの接触／絶縁判定試験]
巻線試験装置１（図１参照）を用いて、被試験巻線Ｍに印加する高圧インパルス（パルス電圧）を２ｋＶ（ｐ−ｐ）として、偏向コイルの接触／絶縁判定試験を行い、従来の巻線試験装置１０１（図７参照）による試験結果と比較した。この場合、スパイク信号検出用フィルタ回路６０は、コンデンサＣ１の容量値が１２ｎＦ、抵抗Ｒ１，Ｒ２の抵抗値が５００Ωとして、オペアンプ４３の動作を安定にするためにオペアンプ４３の出力側に５００Ωの抵抗を接続して接地した。
【００５７】
図５は、測定に用いた偏向コイルの外観図であって、（ａ）は良品、（ｂ）は不良品を示している。図５の（ａ）に示すように、良品である被試験巻線Ｍ1では、絶縁テープ５０１の上でコイルの引出線５０２が折り曲げられている。この被試験巻線Ｍ1は、コイルの絶縁が確保されている。
【００５８】
また、図５の（ｂ）に示すように、不良品である被試験巻線Ｍ2では、絶縁テープ５０１から僅かにずれた箇所の上でコイルの引出線５０２が折り曲げられている。この被試験巻線Ｍ2は、引出線５０２が短絡（ショート）している（レヤーショートしている）。なお、測定に際して、見た目では良否が分からない偏向コイルも用意された。すなわち、絶縁テープ５０１が取り付けられていないものも含めて複数サンプル用意された。
【００５９】
接触／絶縁判定試験の結果として、測定初期時に、Ａ／Ｄコンバータ４４（１４４）（図１（図７）参照）に入力する信号を測定した信号パターン（波形）について図６を参照して説明する。図６は、巻線試験装置により測定された信号パターンを示す図であって、（ａ）は比較例（良状態）、（ｂ）は比較例（不良状態）、（ｃ）は実施例（良状態）、（ｄ）は実施例（不良状態）を示している。なお、図６において、時間軸である横軸の１目盛り（実線間）は１μｓである。
【００６０】
まず、比較例である従来の巻線試験装置１０１（図７参照）による試験結果を説明する。良品である被試験巻線Ｍ1（図５の（ａ）参照）を使用した場合（良状態の場合）、図６の（ａ）に示すように、共振信号は、急激な立ち上がり波形６１１を有し、最大値に達した後、単調減少波形６１２を経て振動波形となる。
【００６１】
次に、不良品である被試験巻線Ｍ2（図５の（ｂ）参照）を使用した場合（不良状態の場合）、図６の（ｂ）に示すように、共振信号は、急激な立ち上がり波形６２１を有し、最大値に達した後、単調減少波形６２２を経て振動波形となる。このとき、微小な絶縁不良部分に起因したスパイク信号が発生していたとしても、スパイク信号の波形は、共振信号の急激な立ち上がり波形６２１に紛れ込んでしまい、識別することが困難である。つまり、従来の巻線試験装置１０１（図７参照）では、図６の（ａ）と（ｂ）とを比較するだけでは、被試験巻線Ｍ2に微小な絶縁不良部分が存在していてもそれを検知することは困難である。
【００６２】
次に、実施例である巻線試験装置１（図１参照）による試験結果を説明する。良品である被試験巻線Ｍ1（図５の（ａ）参照）を使用した場合（良状態の場合）、図６の（ｃ）に示すように、共振信号は、スパイク信号検出用フィルタ回路６０（図１参照）によって、立ち上がりがゆっくりとしたものとなり、立ち上がり時の波形６３１は山なりの形状となる。この立ち上がり時の波形６３１は、図６の（ａ）に示した急激な立ち上がり波形６１１を示す信号が遅延されたことを示している。なお、この立ち上がり時の波形６３１は、最大値に達した後、単調減少波形６３２を経て振動波形となる。
【００６３】
一方、不良品である被試験巻線Ｍ2（図５の（ｂ）参照）を使用した場合（不良状態の場合）、スパイク信号検出用フィルタ回路６０は、共振信号を遅延させることにより、スパイク信号と共振信号とを分離する。このため、図６の（ｄ）に示すように、共振信号の波形６４１のほかに、測定を初めてすぐに、スパイク信号の波形６４３が発生する。なお、立ち上がり時の波形６４１は、最大値に達した後、単調減少波形６４２を経て振動波形となる。
【００６４】
このスパイク信号の波形６４３は、被試験巻線Ｍ2（図５の（ｂ）参照）にスパーク等が原因で微小な絶縁不良部分に起因したスパイク状の電圧変動が生じていることを示している。つまり、本実施形態の巻線試験装置１（図１参照）では、図６の（ｃ）と（ｄ）とを比較するだけで、被試験巻線Ｍ2（図５の（ｂ）参照）に微小な絶縁不良部分が存在していることを容易に検知することができる。
【００６５】
接触／絶縁判定試験の結果、巻線試験装置１を用いて、被試験巻線Ｍとして、リッツ線を使用した偏向コイルの場合に、従来の巻線試験装置１０１では対象とすることが困難であったリッツ線を使用したコイルの良否（レヤーショートしているか否か）を容易に判定することができた。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態に係る巻線試験装置の構成を示すブロック図である。
【図２】図１に示した巻線試験装置の動作を示すフローチャートである。
【図３】図１に示した巻線試験装置のスパイク信号検出用フィルタ回路の変形例を示す図であって、（ａ）はオペアンプ側の抵抗を除去した場合、（ｂ）はコイルをさらに含む場合、（ｃ）は２次のフィルタである場合を示している。
【図４】信号パターンの表示を改善する場合のスパイク信号検出用フィルタ回路の構成例を示すブロック図である。
【図５】測定に用いた偏向コイルの外観図であって、（ａ）は良品、（ｂ）は不良品を示している。
【図６】巻線試験装置により測定された信号パターンを示す図であって、（ａ）は比較例（良状態）、（ｂ）は比較例（不良状態）、（ｃ）は実施例（良状態）、（ｄ）は実施例（不良状態）を示している。
【図７】従来の巻線試験装置の構成を示すブロック図である。
【符号の説明】
【００６７】
１      巻線試験装置
２      パルス電圧印加回路（パルス電圧印加手段）
２１    高圧電源発生回路
２２    高圧コンデンサ
２３    スイッチ回路
３      試験用回路
４      共振振動電圧測定用回路
４１    高圧用コンデンサ
４２    低圧用コンデンサ
４３    オペアンプ（絶縁手段）
４４    Ａ／Ｄコンバータ（信号変換手段）
５      巻線良否判定装置
６０（６０ａ，５０ｂ，６０ｃ），７０  スパイク信号検出用フィルタ回路
７１    スパイク信号強調回路
７２    ノイズ除去回路
７３    加算回路
７４    フィルタ回路
７５    オフセット回路
７６    ピークホールド回路
７７    バンド幅強調回路
７８    低レベルノイズ除去用フィルタ回路
７９    レベル調整回路
Ｍ      被試験巻線
Ｃｓ    浮遊容量
Ｃ１，Ｃ２  コンデンサ
Ｒ１，Ｒ２  抵抗
Ｌ１    コイル
【図１】
2007108057.tif 000003
【図２】
2007108057.tif 000004
【図３】
2007108057.tif 000005
【図４】
2007108057.tif 000006
【図５】
2007108057.tif 000007
【図６】
2007108057.tif 000008
【図７】
2007108057.tif 000009