(57)【要約】【課題】この発明は、デバイス間で送受信されるパケットデータの暗号化を行なうことが可能な情報処理装置及びその制御方法を提供することを目的としている。【解決手段】第１のデバイス（２４，２６）のトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第１の暗号復号手段（３６）と、第２のデバイス（２６，２４）のトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第２の暗号復号手段（３６）と、第１及び第２のデバイス（２４，２６）間で暗号化によるパケットデータの通信が要求されたとき、第１及び第２のデバイス（２４，２６）でそれぞれ第１及び第２の暗号復号手段（３６）が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせる制御手段（２３）とを備える。【選択図】    図７
2007300370.tif 000002
【特許請求の範囲】
【請求項１】
シリアルバスインターフェースで接続された第１及び第２のデバイスを備えた情報処理装置であって、
前記第１のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第１の暗号復号手段と、
前記第２のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第２の暗号復号手段と、
前記第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されたとき、前記第１及び第２のデバイスでそれぞれ前記第１及び第２の暗号復号手段が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせる制御手段とを具備することを特徴とする情報処理装置。
【請求項２】
前記制御手段は、前記第１及び第２のデバイスのうちいずれか一方のデバイスから選択されたバーチャルチャンネルに備えられている暗号復号手段でパケットデータを暗号化して出力させ、他方のデバイスから選択されたバーチャルチャンネルに備えられている暗号復号手段で暗号化パケットデータの復号化を行なわせることを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記第１及び第２の暗号復号手段で暗号化の対象となるパケットデータは、ＴＬＰのDataフィールドであることを特徴とする請求項１記載の情報処理装置。
【請求項４】
前記第１及び第２の暗号復号手段で暗号化の対象となるパケットデータは、ＴＬＰのMemoryトランザクションであることを特徴とする請求項１記載の情報処理装置。
【請求項５】
前記制御手段は、前記第１及び第２のデバイス間における各暗号復号手段を有効にするための認証機構を制御するために管理パケットを使用することを特徴とする請求項１記載の情報処理装置。
【請求項６】
前記制御手段は、前記第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されていないとき、前記第１及び第２のデバイスでそれぞれ前記第１及び第２の暗号復号手段が備えられていないバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの通信を行なわせることを特徴とする請求項１記載の情報処理装置。
【請求項７】
前記シリアルバスインターフェースがPCI Expressに相当することを特徴とする請求項１記載の情報処理装置。
【請求項８】
シリアルバスインターフェースで接続された第１及び第２のデバイスを備えた情報処理装置の制御方法であって、
前記第１のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに第１の暗号復号手段を備えるとともに、前記第２のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに第２の暗号復号手段を備え、
前記第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されたとき、前記第１及び第２のデバイスでそれぞれ前記第１及び第２の暗号復号手段が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせることを特徴とする情報処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＰＣ（personal computer）等のような情報処理装置及びその動作を制御する制御方法に関する。
【背景技術】
【０００２】
周知のように、近年、例えばＰＣ等のような情報処理装置においては、PCI Expressと称される第３世代汎用Ｉ／Ｏ相互接続インターフェースが採用されている。このPCI Expressは、リンクと称される通信路を介してデバイス間を相互接続するための規格であり、PCI SIG（peripheral component interconnect special interest group）によって規定されている。
【０００３】
ところで、PCI Expressの規格においては、デバイス間のデータの伝送はパケットを用いて実行される。しかしながら、PCI Express Base Specification Revision 1．1に定義されている技術では、デバイス間で送受信されるパケット（Ordered-set／DLLP／TLP）の構成フォーマットは定義されているが、データセキュリティ（データの暗号化）については定義されていない。
【０００４】
特許文献１には、マルチプロセッサシステムにおいて、アプリケーションの起動に応じて動的に論理的なチャンネルを割り当てて、暗号化されたデータ通信を行なうようにした構成が開示されている。
【特許文献１】特開２００２−２１５４８０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、この発明は上記事情を考慮してなされたもので、デバイス間で送受信されるパケットデータの暗号化を行なうことが可能な情報処理装置及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る情報処理装置は、シリアルバスインターフェースで接続された第１及び第２のデバイスを備えたものを対象としている。そして、第１のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第１の暗号復号手段と、第２のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに備えられる第２の暗号復号手段と、第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されたとき、第１及び第２のデバイスでそれぞれ第１及び第２の暗号復号手段が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせる制御手段とを備えるようにしたものである。
【０００７】
また、この発明に係る情報処理装置の制御方法は、シリアルバスインターフェースで接続された第１及び第２のデバイスを備えた情報処理装置を制御する方法を対象としている。そして、第１のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに第１の暗号復号手段を備えるとともに、第２のデバイスのトランザクション層に定義された複数のバーチャルチャンネルのいずれかに第２の暗号復号手段を備え、第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されたとき、第１及び第２のデバイスでそれぞれ第１及び第２の暗号復号手段が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせるようにしたものである。
【発明の効果】
【０００８】
上記した発明によれば、第１及び第２のデバイス間で暗号化によるパケットデータの通信が要求されたとき、第１及び第２のデバイスでそれぞれ第１及び第２の暗号復号手段が備えられたバーチャルチャンネルを選択し、その選択されたバーチャルチャンネル間でパケットデータの暗号化による通信を行なわせるようにしたので、シリアルバスインターフェースで接続されたデバイス間で送受信されるパケットデータの暗号化を行なうことが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明する情報処理装置として、バッテリ駆動可能なノートブック型のＰＣ１１の外観を示している。
【００１０】
このＰＣ１１は、ＰＣ本体１２とディスプレイユニット１３とから構成されている。ディスプレイユニット１３には、ＬＣＤ（liquid crystal display）からなる表示装置が組み込まれており、そのＬＣＤの表示画面１４がディスプレイユニット１３のほぼ中央に位置されている。
【００１１】
ディスプレイユニット１３は、ＰＣ本体１２に対して開放位置と閉塞位置との間を回動自在に取り付けられている。ＰＣ本体１２は、薄い箱形の筐体を有しており、その上面にはパワーボタン１５、ＬＥＤ（light emitting diode）表示部１６、キーボード１７、タッチパッド１８、左右２つのボタン１９，２０等が配置されている。
【００１２】
図２は、上記ＰＣ１１の信号処理系を示している。このＰＣ１１は、内蔵バッテリ２１を備えており、外部電源（ＡＣ電源）に接続されていない状態においては、内蔵バッテリ２１からの電力によって動作する。また、ＡＣアダプタ２２がＰＣ１１に接続されている状態、つまり、外部電源（ＡＣ電源）にＰＣ１１が接続されている状態においては、ＰＣ１１は外部電源（ＡＣ電源）によって動作する。さらに、外部電源によって内蔵バッテリ２１の充電が行なわれる。
【００１３】
このＰＣ１１は、図２に示すように、ＣＰＵ（central processing unit）２３、Root Complex２４、主メモリ２５、グラフィックスコントローラ（end point）２６、上記表示装置（ＬＣＤ）２７、PCIデバイス群２８、PCI Expressデバイス群２９、ＨＤＤ（hard disk drive）３０、ＢＩＯＳ−ＲＯＭ３１、エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２、電源コントローラ（ＰＳＣ）３３、上記パワーボタン１５、キーボード（ＫＢ）１７、タッチパッド１８等を備えている。
【００１４】
Root Complex２４、グラフィックスコントローラ（end point）２６及びPCI Expressデバイス群２９は、それぞれPCI Express規格に準拠したデバイスである。そして、Root Complex２４とグラフィックスコントローラ（end point）２６との間の通信は、Root Complex２４とグラフィックスコントローラ（end point）２６との間に配設されたPCI Expressリンク３４を介して実行される。
【００１５】
Root Complex２４とPCI Expressデバイス群２９との間の通信は、Root Complex２４とPCI Expressデバイス群２９との間に配設されたPCI Expressリンク３５を介して実行される。各PCI Expressリンク３４，３５は、それぞれシリアルバスインターフェースから構成される通信路であり、アップストリームレーン及びダウンストリームレーンを含んでいる。
【００１６】
ＣＰＵ２３は、ＰＣ１１の動作を制御するプロセッサであり、ＨＤＤ３０から主メモリ２５にロードされる各種プログラム（オペレーティングシステム、アプリケーションプログラム）を実行する。
【００１７】
また、ＣＰＵ２３は、ＢＩＯＳ−ＲＯＭ３１に格納されたＢＩＯＳ（basic input output system）も実行する。このＢＩＯＳは、ハードウェアを制御するためのプログラムである。また、ＢＩＯＳは、PCI Express規格で規定されたＡＳＰＭ（active state power management）機能の実行を、ＰＣ１１の動作モードに応じて動的に許可または禁止するためのＳＭＩ（system management interrupt）ルーチンを有している。
【００１８】
ＡＳＰＭ機能は、上述したように、例えPCI Express規格に対応するデバイスが動作状態（Ｄ０ステート）であっても、そのデバイスが接続されたリンクをローパワーステート（スタンバイステート）に設定することが可能な通信路制御機能である。リンクを介して相互接続された２つのデバイスのそれぞれはＡＳＰＭ機能を有しており、リンクがアイドル状態であるか否かに応じて、リンクの状態を動作ステートと当該動作ステートよりも低消費電力のスタンバイステートとの間で遷移させることができる。この遷移は、ハードウェアによって自動的に実行される。
【００１９】
Root Complex２４は、ＣＰＵ２３のローカルバスとグラフィックスコントローラ（end point）２６との間を接続するブリッジデバイスである。また、Root Complex２４は、PCI Expressリンク３４を介してグラフィックスコントローラ（end point）２６との通信を実行する機能も有している。
【００２０】
グラフィックスコントローラ（end point）２６は、ＰＣ１１のディスプレイモニタとして使用される表示装置（ＬＣＤ）２７を制御する表示コントローラである。
【００２１】
エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２は、電力管理のためのエンベデッドコントローラと、キーボード（ＫＢ）１７及びタッチパッド１８を制御するためのキーボードコントローラとが集積された１チップマイクロコンピュータである。
【００２２】
このエンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２は、ユーザによるパワーボタン１５の操作に応じて、電源コントローラ（ＰＳＣ）３３と共同して、ＰＣ１１をパワーオン／パワーオフする機能を有している。さらに、エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２は、ＰＣ１１に対するＡＣアダプタ２２の接続及び取り外しを検出する機能も有している。
【００２３】
ＡＣアダプタ２２の接続及び取り外しのイベントが発生したとき、エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２は、電力管理イベントの発生をＢＩＯＳに通知するために割り込み信号（ＩＮＴＲ）を発生する。この割り込み信号（ＩＮＴＲ）の発生に応答して、Root Complex２４は、ＣＰＵ２３に割り込み信号（ＳＭＩ）を発生する。ＣＰＵ２３は、ＳＭＩに応答して、ＢＩＯＳのＳＭＩルーチンを実行する。なお、エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）３２からＣＰＵ２３に直接的にＳＭＩを供給するようにしても良いものである。
【００２４】
図３は、PCI Express規格にそれぞれ準拠した２つのデバイス間の接続構成を示している。ここでは、２つのデバイスとして、Root Complex２４（第１のデバイス）とグラフィックスコントローラ（end point）２６（第２のデバイス）との接続構成を例にして説明する。
【００２５】
すなわち、PCI Express規格では、対向する２つのデバイス２４，２６に対して、両者間の物理的接続を制御し管理するためのPhysical Layer２４ａ，２６ａと、両者間のデータの保全性を制御し管理するためのDataLink Layer２４ｂ，２６ｂと、メモリに対する読み出しや書き込み等のトランザクションを制御し管理するためのTransaction Layer２４ｃ，２６ｃとが定義されている。なお、各デバイス２４，２６には、それぞれ、内部ロジックとTransaction Layer２４ｃ，２６ｃとのインターフェースを制御し管理するための内部バス制御回路２４ｄ，２６ｄが設けられているが、これらの内部バス制御回路２４ｄ，２６ｄについては、PCI Express規格の範囲外である。
【００２６】
そして、２つのデバイス２４，２６の対向する各Layer（２４ａ，２６ａ）、（２４ｂ，２６ｂ）、（２４ｃ，２６ｃ）間において、それぞれ、規格でフォーマットを定められたパケットを送受信することによりデータの受け渡しが行なわれる。対向する各Layer（２４ａ，２６ａ）、（２４ｂ，２６ｂ）、（２４ｃ，２６ｃ）間で送受信されるパケットは、以下の３種類である。
【００２７】
すなわち、Physical Layer２４ａ，２６ａ間で物理接続の管理及び制御を行なうために送受信を行なうOrdered-setと、DataLink Layer２４ｂ，２６ｂ間でデータの保全性を確保するために送受信を行なうＤＬＬＰ（datalink layer packet）（図４参照）と、デバイス２４，２６間のデータの送受信を行なうＴＬＰ（transaction layer packet）(図５参照)とである。
【００２８】
そして、ＴＬＰにより送受信されるデータは、次のように細分化される。すなわち、対向デバイスの制御信号や映像データ等のストリームデータ（信号）を送受信するMemoryトランザクション（read／write）と、主に対向デバイスの制御信号を送受信するＩ／Ｏトランザクション（read／write）と、PC12．x／PCI−X／PCI Expressで定義されたPCI／PCI Express準拠の制御情報の送受信を行なうConfigurationトランザクションと、割り込み、エラー情報、Slot管理、パワー制御等の管理情報の送受信を行なうMessageトランザクションとである。Configurationトランザクション及びMessageトランザクションについては、デバイス２４，２６間及びPCI Express階層の管理及び制御情報の送受信に使用される。
【００２９】
ここで、先に述べたように、Root Complex２４とグラフィックスコントローラ（end point）２６とは、PCI Expressリンク３４を介して相互接続されている。このPCI Expressリンク３４は、Root Complex２４とグラフィックスコントローラ（end point）２６との間をpoint to point形式で接続するシリアルバスインターフェースである。
【００３０】
すなわち、このPCI Expressリンク３４は、Root Complex２４からグラフィックスコントローラ（end point）２６の方向に情報を伝送するための差動信号線対３４ａと、グラフィックスコントローラ（end point）２６からRoot Complex２４の方向に情報を伝送するための差動信号線対３４ｂと、Physical Layer２４ａ，２６ａ間でOrdered-setを送受信するための信号線対と、DataLink Layer２４ｂ，２６ｂ間でＤＬＬＰを送受信するための信号線対と、Transaction Layer２４ｃ，２６ｃ間及び内部バス制御回路２４ｄ，２６ｄ間でＴＬＰを送受信するための信号線対とを備えている。
【００３１】
ここで、上記Ordered-set及びＤＬＬＰについては、デバイス２４，２６間のローカルな通信に使用される。これら２種類のパケットについては、ユーザが任意に設定したデータを付加することはできず、データフォーマットはPCI Express規格により厳密に規定されている。
【００３２】
一方、ＴＬＰについて、そのパケットフォーマットはPCI Express規格により厳密に規定されているが、パケット内に付加するデータペイロードについては、データ長以外は規定されていない。このため、物理レーン上で、第３者が容易にデータペイロードに記載された内容を見ることができる。現状のPCI Express規格においては、データの機密性については定義されていない。
【００３３】
そこで、この実施の形態では、デバイス２４，２６に、新たに暗号化手段と復号化手段とを備えるようにしている。すなわち、PCI Express規格では、図６に示すように、各デバイス２４，２６のTransaction Layer２４ｃ，２６ｃに、最大で８チャンネルまでのVirtual Channel ０〜７を実装することが定義されている。
【００３４】
このうち、Virtual Channel ０は全てのデバイスに要求され、他のVirtual Channel １〜７については、デバイス毎に任意に実装することが可能となっている。そして、この実施の形態では、各デバイス２４，２６の有するVirtual Channel １〜７のいずれか（複数でも可）に暗号・復号回路３６を実装するようにしている。
【００３５】
ここで、上記したＴＬＰの種別のうち、Ｉ／Ｏ、Configuration及びMessage（一部除く）の各トランザクションは、デフォルトのVirtual Channel ０のみを使用することと定められている。一方、Memoryトランザクションについては、ユーザ（アプリケーションソフト）の指定により、使用するVirtual Channel １〜７を任意に選択することができる。
【００３６】
このため、ＴＬＰのうちＩ／Ｏ、Configuration及びMessage（一部除く）の各トランザクションは、図６に破線で示すように、暗号・復号回路３６が実装されていないデフォルトのVirtual Channel ０を介して、Root Complex２４とグラフィックスコントローラ（end point）２６との間で送受信される。
【００３７】
また、ＴＬＰのうちMemoryトランザクションについては、図７に実線で示すように、ユーザ（アプリケーションソフト）が暗号・復号回路３６の実装されたVirtual Channel ｎ（ｎは１〜７）を使用することを指定した場合、そのVirtual Channel ｎを通過する際に暗号化処理が施される。そして、この暗号化されたパケットがDataLink Layer及びPhysical Layerを介して対向デバイス２４または２６に出力される。
【００３８】
対向デバイス２４または２５では、暗号化されたMemoryトランザクションを、暗号・復号回路３６が実装されたVirtual Channel ｎによって復号化処理を施し、元のMemoryトランザクションを取得する。
【００３９】
なお、暗号・復号回路３６が実装されたVirtual Channel ｎによってデータの暗号化処理が実施されるのは、図５に示したＴＬＰのDataフィールドのみである。ＴＬＰのその他のフィールド及びOrdered-set／ＤＬＬＰは、暗号化の対象とならない。
【００４０】
図８は、上述した暗号化及び復号化を行なうために用いられる管理パケット３７，３８を示している。この管理パケット３７，３８は、双方のデバイス［Root Complex２４及びグラフィックスコントローラ（end point）２６］のVirtual Channel ｎに実装されている暗号・復号回路３６を有効にするための認証機構を制御するために使用する。なお、管理パケット３７，３８は、PCI Express規格では定義されておらず、この実施の形態によりデータセキュリティ機構を実現するため新規に定義するパケットである。
【００４１】
ここにおいて、図９は、ユーザ（アプリケーションソフト）の指定により、パケットに暗号化または復号化処理を施す場合と施さない場合との処理動作をまとめたフローチャートを示している。すなわち、処理が開始（ステップＳ１）されると、ＣＰＵ２３は、ステップＳ２で、ユーザ（アプリケーションソフト）がパケットに暗号化または復号化処理を施すことを指定したか否かを判別する。
【００４２】
パケットに暗号化または復号化処理を施すことが指定されたと判断された場合（ＹＥＳ）、ＣＰＵ２３は、ステップＳ３で、そのパケットを暗号・復号回路３６が実装されたVirtual Channel ｎによって暗号化または復号化し、処理を終了（ステップＳ５）する。
【００４３】
また、上記ステップＳ３でパケットに暗号化または復号化処理を施すことが指定されていないと判断された場合（ＮＯ）、ＣＰＵ２３は、ステップＳ４で、そのパケットを暗号・復号回路３６が実装されていないVirtual Channel ｎによって処理し、処理を終了（ステップＳ５）する。
【００４４】
次に、図１０は、暗号・復号回路３６の認証の初期化を行なう処理動作をまとめたフローチャートを示している。この処理動作は、デバイス同士が接続されることにより開始（ステップＳ６）される。すると、ＣＰＵ２３は、ステップＳ７で、PCI Express規格で定義された初期化の動作を実行する。
【００４５】
そして、PCI Express規格に準拠した初期化が完了し、デバイス間の通信経路が確立されると、ＣＰＵ２３は、ステップＳ８で、デバイス間で暗号・復号回路３６を有効とするために、デバイス間の暗号・復号回路３６を実装したVirtual Channel ｎの初期化（認証）を実行して、処理を終了（ステップＳ９）する。
【００４６】
ステップＳ８の初期化処理は、上位ソフトウェアの介在なしに、実装されたハードウェアが、PCI Express規格準拠の初期化が完了したことを自動的に検知し、それに続けて実行される。そして、暗号・復号回路３６を実装したVirtual Channel ｎの初期化（認証）が完了すると、その旨が上位ソフトウェアに通知される。
【００４７】
上記した管理パケット３７，３８は、暗号・復号回路３６を実装したVirtual Channel ｎを有効とするための処理に使用される新規に定義するパケットである。暗号・復号回路３６を実装したVirtual Channel ｎの初期化時及び再認証（後述）時にデバイス間の通信に使用され、デバイス間において制御情報等を送受信することにより、両デバイスに実装される、暗号・復号回路３６を実装したVirtual Channel ｎの認証・鍵交換等を行ない、データセキュリティの確立を行なっている。
【００４８】
図１１は、デバイス間の再認証を行なう場合の処理動作をまとめたフローチャートを示している。このデバイス間の再認証は、デバイス間において初期化処理により通信経路が確立され、また、データセキュリティ機構の初期化も完了しデータのセキュリティを保障された通信が確立された通信経路において、何らかの理由により、デバイス間の再認証が必要となった場合に行なわれる処理である。
【００４９】
初期化処理と同様に新規に定義する管理パケット３６，３７をデバイス間で送受信することにより実現される。この再認証処理も実装したハードウェアにより自動的に実行される。
【００５０】
すなわち、処理が開始（ステップＳ１０）されると、ＣＰＵ２３は、ステップＳ１１で、デバイス間の再認証処理が実行されたか否かを判別し、実行されないと判断された場合（ＮＯ）、処理を終了（ステップＳ１３）する。また、上記ステップＳ１１でデバイス間の再認証処理が実行されたと判断された場合（ＹＥＳ）、ＣＰＵ２３は、ステップＳ１２で、デバイス間の暗号・復号回路３６を実装したVirtual Channel ｎの再認証処理を実行して、処理を終了（ステップＳ１３）する。
【００５１】
再認証が必要となる状況として以下の場合がある。すなわち、デバイス間のデータセキュリティを確保するため、一定期間毎に再認証を行ないデバイス間の暗号アルゴリズムや暗号・復号化鍵の更新を行なう場合、または、通信経路が不安定となり、デバイス間の通信経路の再構築（PCI Express規格準拠）が実行されたことに伴ない、デバイス間に再認証が必要となった場合である。
【００５２】
以上により、シリアルバスインターフェースで接続されているデバイス間で送受信されるパケットデータの暗号化行なうことが可能となる。
【００５３】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００５４】
【図１】この発明の実施の形態を示すもので、バッテリ駆動可能なノートブック型のＰＣの外観を説明するために示す斜視図。
【図２】同実施の形態におけるＰＣの信号処理系を説明するために示すブロック構成図。
【図３】同実施の形態におけるＰＣ内の２つのデバイス間についてPCI Express規格に準拠した接続構成を説明するために示す図。
【図４】同実施の形態におけるPCI Express規格のDataLink Layer間でデータの保全性を確保するために送受信を行なうＤＬＬＰを説明するために示す図。
【図５】同実施の形態におけるPCI Express規格のTransaction Layer間及び内部バス制御回路間でデータの送受信を行なうＴＬＰを説明するために示す図。
【図６】同実施の形態におけるＰＣ内の２つのデバイス間について暗号化を行なわないデータ通信動作を説明するために示す図。
【図７】同実施の形態におけるＰＣ内の２つのデバイス間について暗号化を行なうデータ通信動作を説明するために示す図。
【図８】同実施の形態におけるＰＣ内の２つのデバイス間について暗号化を行なうデータ通信の管理パケットを説明するために示す図。
【図９】同実施の形態におけるＰＣ内で暗号化または復号化を行なわないデータ通信動作と行なうデータ通信動作とを説明するために示すフローチャート。
【図１０】同実施の形態におけるＰＣ内で暗号・復号回路を実装したVirtual Channel ｎの初期化動作を説明するために示すフローチャート。
【図１１】同実施の形態におけるＰＣ内で暗号・復号回路を実装したVirtual Channel ｎの再認証動作を説明するために示すフローチャート。
【符号の説明】
【００５５】
１１…ＰＣ、１２…ＰＣ本体、１３…ディスプレイユニット、１４…表示画面、１５…パワーボタン、１６…ＬＥＤ表示部、１７…キーボード、１８…タッチパッド、１９，２０…ボタン、２１…内蔵バッテリ、２２…ＡＣアダプタ、２３…ＣＰＵ、２４…Root Complex、２５…主メモリ、２６…グラフィックスコントローラ（end point）、２７…表示装置、２８…PCIデバイス群２８、２９…PCI Expressデバイス群、３０…ＨＤＤ、３１…ＢＩＯＳ−ＲＯＭ、３２…エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）、３３…電源コントローラ（ＰＳＣ）、３４，３５…PCI Expressリンク、３６…暗号・復号回路、３７，３８…管理パケット。
【図１】
2007300370.tif 000003
【図２】
2007300370.tif 000004
【図３】
2007300370.tif 000005
【図４】
2007300370.tif 000006
【図５】
2007300370.tif 000007
【図６】
2007300370.tif 000008
【図７】
2007300370.tif 000009
【図８】
2007300370.tif 000010
【図９】
2007300370.tif 000011
【図１０】
2007300370.tif 000012
【図１１】
2007300370.tif 000013