(57)【要約】【課題】チップ積層体を搭載した半導体加速度センサの小型化を図ると共に、センサチップの支持部の剛性を向上させる手段を提供する。【解決手段】半導体加速度センサが、縁部に複数のパッドが形成されたパッド形成面を有し、このパッド形成面のパッドの中央側の領域に矩形の枠状突起が形成されたセンサチップと、接続端子が形成された端子形成面を有し、センサチップのパッドが端子形成面側から視認可能な平面形状を有する制御チップとを備え、センサチップの枠状突起に制御チップの端子形成面と反対側の面を接合する。【選択図】        図２
2007322191.tif 000002
【特許請求の範囲】
【請求項１】
縁部に複数のパッドが形成されたパッド形成面を有し、該パッド形成面の前記パッドの中央側の領域に、矩形の枠状突起が形成されたセンサチップと、
接続端子が形成された端子形成面を有し、前記センサチップのパッドが前記端子形成面側から視認可能な平面形状を有する制御チップとを備え、
前記センサチップの枠状突起に、前記制御チップの端子形成面と反対側の面を接合したことを特徴とする半導体加速度センサ。
【請求項２】
請求項１において、
前記枠状突起上に、前記制御チップの接続端子が形成されていることを特徴とする半導体加速度センサ。
【請求項３】
縁部に複数のパッドが形成されたパッド形成面を有するセンサチップと、
接続端子が形成された端子形成面を有し、前記センサチップのパッドが、前記端子形成面側から視認可能な平面形状を有する制御チップとを備え、
前記センサチップのパッド形成面に、前記制御チップの端子形成面と反対側の面を接着剤により接合したことを特徴とする半導体加速度センサ。
【請求項４】
請求項１ないし請求項３のいずれか一項において、
前記制御チップが、前記センサチップのパッドに内接する矩形形状より小さい平面形状であることを特徴とする半導体加速度センサ。
【請求項５】
請求項１ないし請求項３のいずれか一項において、
前記制御チップが、前記センサチップのパッドが視認可能な貫通穴を有することを特徴とする半導体加速度センサ。
【請求項６】
請求項１ないし請求項３のいずれか一項において、
前記制御チップが、前記センサチップのパッドが視認可能な切欠部を有することを特徴とする半導体加速度センサ。
【請求項７】
請求項１ないし請求項６のいずれか一項において、
前記前記センサチップのパッド形成面の反対側の面に、裏板を接合したことを特徴とする半導体加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車や航空機等の輸送機器等に搭載されてその加速度や衝突等の測定に用いられる半導体加速度センサに関する。
【背景技術】
【０００２】
従来の半導体加速度センサは、縁部に複数の接続端子が形成された端子形成面を有する制御チップの端子形成面に、複数のパッドおよび可動部が形成されたパッド形成面の反対側の面に３つの突起を形成した静電容量型のセンサチップを、制御チップの接続端子が視認可能な状態で突起を制御チップの端子形成面に当接させ、フィルム状接着剤により接合してチップ積層体を形成し、その制御チップの端子形成面の反対側の面を、中間段部を有する有底のケースの底面に接着剤により接合し、中間段部に設けた内部端子と制御チップの接続端子との間、および制御チップの接続端子とセンサチップのパッドとの間をワイヤにより電気的に接続してケースの開口部を蓋で覆い、パッケージングした半導体加速度センサの小型化を図っている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−３２３５１４号公報（主に第３頁段落００２０−００４２、第１図、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来の技術においては、制御チップ上にセンサチップを積層してチップ積層体を形成しているため、制御チップの端子形成面の接続端子をセンサチップに覆われた領域に設けることができず、センサチップのパッド数に較べて接続端子数が多い制御チップの小型化が困難になり、パッケージサイズが大型化するという問題がある。
また、制御チップ上にセンサチップのパッド形成面の反対側の面を接合しているため、印加された加速度による静電容量の変化を検出するための可動部の支持部の剛性が不足し、加速度の測定感度の低下や、パッケージ内の温度変化に伴う支持部の反り等に起因する温度ドリフトの要因になるという問題がある。
【０００４】
このことは、ピエゾ素子を利用して加速度を検出するセンサチップにおいても同様である。
本発明は、上記の問題点を解決するためになされたもので、チップ積層体を搭載した半導体加速度センサの小型化を図ると共に、センサチップの支持部の剛性を向上させる手段を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するために、半導体加速度センサが、縁部に複数のパッドが形成されたパッド形成面を有し、該パッド形成面の前記パッドの中央側の領域に、矩形の枠状突起が形成されたセンサチップと、接続端子が形成された端子形成面を有し、前記センサチップのパッドが前記端子形成面側から視認可能な平面形状を有する制御チップとを備え、前記センサチップの枠状突起に、前記制御チップの端子形成面と反対側の面を接合したことを特徴とする。
【発明の効果】
【０００６】
これにより、本発明は、センサチップの可撓部等の可動部を支持する支持部の剛性を高めることができ、センサチップに印加された加速度を感度よく測定することができると共に、センサチップと制御チップの搭載面積をセンサチップの平面形状による面積とすることができ、半導体加速度センサのパッケージサイズの小型化を図ることができるという効果が得られる。
【発明を実施するための最良の形態】
【０００７】
以下に、図面を参照して本発明による半導体加速度センサの実施例について説明する。
【実施例１】
【０００８】
図１は実施例１の半導体加速度センサの上面を示す説明図、図２は実施例１の半導体加速度センサの断面を示す説明図、図３は実施例１のセンサチップの上面を示す説明図、図４は実施例１のセンサチップの断面を示す説明図である。
なお、図１は蓋を除いた状態で示し、図２は図１のＡ−Ａ断面線に沿った断面、図４は図３のＢ−Ｂ断面線に沿った断面で示してある。
【０００９】
図１、図２において、１は半導体加速度センサである。
２はケースであり、中間段部３が形成された凹部４を有するセラミックス等で製作された升状部材であって、その中間段部３の段差面３ａには、中間段部３を段差面３ａから凹部４の深さ方向に貫通する導電性を有するプラグ５によりケース２の裏面２ｂに形成された外部に信号を取出すための外部端子６と電気的に接続する内部端子７が複数設けられている。
【００１０】
９はセンサチップであり、互いに直交するＸ軸、Ｙ軸、Ｚ軸からなる３軸の加速度成分を測定素子としてのピエゾ素子１０を利用して出力するセンサチップである。
図３、図４において、１１は支持部であり、センサチップ９の縁部に形成されたシリコン（Ｓｉ）からなる矩形の枠体であって、その内側には十字型に配置された薄いシリコンで形成された可撓部１２に釣り下げられた重錘部１３が揺動可能に収容されている。
【００１１】
また、支持部１１の４つ辺にそれぞれ支持された可撓部１２には、それぞれピエゾ素子１０が形成されており、このピエゾ素子１０が形成された面と同じ側の支持部１１の対向する２辺のそれぞれの面にはアルミニウム（Ａｌ）等の導電材料で形成されたパッド１５が形成されている（このパッド１５が形成された２辺を含む支持部１１の全ての面をセンサチップ９のパッド形成面９ａという。）。
【００１２】
上記の各可撓部１２に形成されたピエゾ素子１０は、支持部１１に形成された所定のパッド１５とそれぞれ内部接続されている。
これにより、センサチップ９に印加された加速度による重錘部１３の揺動により可撓部１２に生じた変形によるピエゾ素子１０の伸縮が圧力信号としてパッド１５から出力される。
【００１３】
１８は枠状突起であり、可撓部１２とこれに釣り下げられた重錘部１３とで形成される可動部の周囲を囲うように、センサチップ９のパッド形成面９ａのパッド１５の中央側の領域に形成された矩形の突出部である。
図１、図２において、２０はＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等の制御チップであり、図示しない制御チップ２０の内部回路の所定の部位とそれぞれ電気的に接続する複数の接続端子２１が一方の面に形成されており（この接続端子２１が形成された制御チップ２０の面を端子形成面２０ａという。）、センサチップ９から出力された圧力信号を電圧信号等に変換して出力する機能を有している。
【００１４】
また、制御チップ２０は、センサチップ９の縁部に形成されたパッド１５に内接する矩形形状より小さく、枠状突起１８の外形形状より大きい矩形の平面形状（端子形成面２０側から見た形状、つまり図１に示す形状をいう。）を有しており、その端子形成面２０ａと反対側の面（裏面２０ｂという。）が、両面接着テープ等の接着フィルム２２により枠状突起１９の上面に、センサチップ９のパッド１５が端子形成面２０ａ側から視認可能に接合される。
【００１５】
更に、本実施例の制御チップ２０の接続端子２１は、制御チップ２０がセンサチップ９上に接合されたときに、枠状突起１８の上方の位置となるように形成されている。
２３はワイヤであり、金（Ａｕ）等の導電材料で形成された金属細線であって、ケース２の中間段部３の段差面３ａに形成された内部端子７と制御チップ２０の接続端子２１との間、および制御チップ２０の接続端子２１とセンサチップ９のパッド１５との間を電気的に接続する機能を有している。
【００１６】
２５は接着層であり、比較的弾性に富んだ接着剤により１０〜２０μｍ程度の厚さに形成され、ケース２の凹部４の底面と、センサチップ９の支持部１１のパッド形成面９ａと反対側の面（センサチップ９の裏面９ｂという。）とを接合する。
２７は蓋であり、セラミックスや金属、樹脂材料等の薄板で製作された板状部材であって、ケース２の側板の上面に接着剤やロウ材等の接合部材２８で接合されており、これにより形成される空間に、センサチップ９上に制御チップ２０を接合したチップ積層体等を収容して外部からの塵埃等の侵入を防止する。
【００１７】
上記の構成の半導体加速度センサ１の製造方法について、Ｐで示す工程に従って以下に説明する。
工程Ｐ１、枠状突起１８を設けた複数のセンサチップ９を形成した半導体ウェハを個片に分割してセンサチップ９を形成する一方、複数の制御チップ２０を形成した半導体ウェハの裏面に接着フィルム２２を貼り付け、これを個片に分割して裏面２０ｂに接着フィルム２２を貼り付けた制御チップ２０を形成する。
【００１８】
また、インサート成形等により、外部端子６およびこれにプラグ５を介して電気的に接続された内部端子７を中間段部３に形成したケース２を形成する。
工程Ｐ２、ケース２の凹部４の底面の中央部に、接着剤によりセンサチップ９の裏面９ｂを接着し、接着層２５により凹部４の底面にセンサチップ９を接合する。
工程Ｐ３、センサチップ９の接合後に、制御チップ２０の裏面２０ｂに貼り付けられた接着フィルム２２により制御チップ２０をセンサチップ９の枠状突起１８上に位置決めして貼り付け、センサチップ９上に制御チップ２０を接合したチップ積層体を形成する。
【００１９】
工程Ｐ４、凹部４の底面にチップ積層体を接合したケース２の裏面２ｂをワイヤボンダのボンディングステージ上に設置し、ボンディングツールを用いてワイヤ２３によりケース２の中間段部３の段差面３ａに形成された内部端子７と制御チップ２０の接続端子２１との間、および制御チップ２０の接続端子２１とセンサチップ９のパッド１５との間を電気的に接続する。
【００２０】
工程Ｐ５、ワイヤボンディング工程の終了後に、ケース２の側板の上面に接合部材２８により蓋２７を接合し、蓋２７とケース２とにより形成される空間に、センサチップ９上に制御チップ２０を接合したチップ積層体等を封止する。
このようにして図１、図２に示す本実施例の半導体加速度センサ１が製造され、その半導体加速度センサ１は、センサチップ９の支持部１１のパッド形成面９ａに形成された枠状突起１５が接着フィルム２２により制御チップ２０の裏面２０ｂに接合されているので、可撓部１２等の可動部を支持する支持部１１の剛性が高まり、センサチップ９に印加された加速度を感度よく測定することができると共に、パッケージ内の温度変化に伴う支持部１１の反り等を防止してセンサチップ９の圧力信号の温度ドリフトを抑制することができる。
【００２１】
また、可撓部１２の厚さ、長さ、幅により決定される可撓性に対する重錘部１３の質量等の力学的な諸元を基に主に大きさが決定されるるセンサチップ９に対して、高集積化等により小型化が容易な制御チップ２０をセンサチップ９上に積層するので、センサチップ９と制御チップ２０とを積層したチップ積層体の搭載面積をセンサチップ９の平面形状による面積とすることができ、制御チップ上にセンサチップを接合したチップ積層体に較べて、半導体加速度センサ１のパッケージサイズの小型化を図ることが可能になると共に、センサチップ９のパッド１５の数に較べて数が多い制御チップ２０の接続端子２１をセンサチップ９の制約を受けず形成することができ、制御チップ２０の更なる小型化や高集積化を容易に図ることができる。
【００２２】
更に、上記工程Ｐ４のワイヤボンディング工程において、センサチップ９上に接合された本実施例の制御チップ２０は、センサチップ９のパッド１５が端子形成面２０ａ側から視認可能なように小型化されているので、センサチップ９のパッド１５と制御チップ２０の接続端子２１との間をワイヤ２３により容易に接続することができる他、制御チップ２０の接続端子２１は、センサチップ９の枠状突起１８上の位置に形成されているので、ワイヤ２３の接続端子２１へのボンディング時の衝撃による制御チップ２０の変形を防止することができると共に、センサチップ９への衝撃を低減することができる。
【００２３】
以上説明したように、本実施例では、縁部に複数のパッドが形成されたセンサチップのパッド形成面のパッドの中央側の領域に矩形の枠状突起を設け、この枠状突起上に、センサチップのパッドが端子形成面側から視認可能な平面形状を有する制御チップの裏面を接合したことによって、センサチップの可撓部等の可動部を支持する支持部の剛性を高めることができ、センサチップに印加された加速度を感度よく測定することができると共に、センサチップと制御チップの搭載面積をセンサチップの平面形状による面積とすることができ、半導体加速度センサのパッケージサイズの小型化を図ることができる。
【００２４】
また、制御チップの接続端子を、センサチップの枠状突起上に形成するようにしたことによって、ワイヤボンディング工程におけるワイヤの接続端子へのボンディング時の衝撃による制御チップの変形を防止することができると共に、センサチップへの衝撃を低減することができる。
【実施例２】
【００２５】
図５は実施例２の半導体加速度センサの上面を示す説明図、図６は実施例２の半導体加速度センサの断面を示す説明図である。
なお、図５は蓋を除いた状態で示し、図６は図５のＣ−Ｃ断面線に沿った断面で示してある。
また、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
【００２６】
本実施例の制御チップ２０は、図５、図６に示すようにセンサチップ９と同じ平面形状を有しており、そのセンサチップ９のパッド１５を覆う領域には、パッド１５が端子形成面２０ａ側から視認可能なように貫通穴３１が形成されている。
また、センサチップ９の枠状突起１８と制御チップ２０の裏面２０ｂとの接合は、真空圧着法により行われる。
【００２７】
本実施例の枠状突起１８のパッド形成面９ａからの高さは、重錘部１３の過大な揺動、特に上下方向の揺動による可撓部１２の過大な撓みにより可撓部１２が破損しない程度の隙間Ｓａを可撓部１２の上面と制御チップ２０の裏面２０ｂとの間に形成するように設定され、接着層２５の厚さは、同様の隙間Ｓｂを重錘部１３の下面と凹部４の底面と間に形成するように設定されている。
【００２８】
本実施例の接着層２５の厚さおよび枠状突起１８の高さは、それぞれ１０〜２０μｍ程度に設定されている。
上記の構成の半導体加速度センサ１の製造方法について、ＰＡで示す工程に従って以下に説明する。
工程ＰＡ１、センサチップ９のパッド１５の形成位置に貫通穴３１を設けた複数の制御チップ２０を形成した半導体ウェハ、および枠状突起１８を設けた複数のセンサチップ９を形成した半導体ウェハを形成し、制御チップ２０を形成した半導体ウェハの裏面に、貫通穴３１の位置にパッド１５の位置を合わせたセンサチップ９を形成した半導体ウェハの枠状突起１８を真空圧着法により接合し、接合した２枚の半導体ウェハを同時に個片に分割して、貫通穴３１を形成した制御チップ２０の裏面２０ｂにセンサチップ９の枠状突起１９を接合したチップ積層体を形成する。
【００２９】
また、実施例１の工程Ｐ１と同様にして、ケース２を形成する。
工程ＰＡ２、ケース２の凹部４の底面の中央部に、実施例１の工程Ｐ１と同様にして、チップ積層体のセンサチップ９の裏面９ｂを接着し、センサチップ９上に制御チップ２０を接合したチップ積層体を接着層２５により凹部４の底面に接合する。
工程ＰＡ３、実施例１の工程Ｐ４と同様にして、ワイヤボンダを用いてワイヤ２３により内部端子７と接続端子２１との間、および接続端子２１とパッド１５との間を電気的に接続する。
【００３０】
工程ＰＡ４、ワイヤボンディング工程の終了後に、実施例１の工程Ｐ５と同様にして、蓋２７をケース２に接合して、その空間にセンサチップ９上に制御チップ２０を接合したチップ積層体等を封止する。
このようにして図５、図６に示す本実施例の半導体加速度センサ１が製造され、その半導体加速度センサ１は、センサチップ９の支持部１１のパッド形成面９ａに形成された枠状突起１５が真空圧着法により制御チップ２０の裏面２０ｂに接合されているので、上記実施例１と同様に、センサチップ９の支持部１１の剛性を高めて、測定感度の向上効果や温度ドリフトの抑制効果を得ることができる。
【００３１】
また、センサチップ９と同じ大きさを有する制御チップ２０をセンサチップ９上に積層するので、上記実施例１と同様に、チップ積層体の搭載面積をセンサチップ９の平面形状による面積とすることができ、半導体加速度センサ１のパッケージサイズの小型化を図ることが可能になると共に、接続端子２１の数が多い制御チップ２０の更なる高集積化を容易に図ることができる。
【００３２】
更に、半導体ウェハの製造工程において、貫通穴３１を設けた複数の制御チップ２０を形成した半導体ウェハと、貫通穴３１の位置にパッド１５の位置を合わせたセンサチップ９を形成した半導体ウェハとを接合するので、センサチップ９と制御チップ２０の電気的な検査を同時に行うことが可能になり、センサチップ９や制御チップ２０の製造における検査工程を簡素化することができる他、半導体ウェハの製造工程で、接合した２枚の半導体ウェハを個片に分割して貫通穴３１を形成した制御チップ２０をセンサチップ９上に接合したチップ積層体を予め形成しておくことができ、半導体加速度センサ１の組立工程を簡素化してその組立コストを削減することができる。
【００３３】
更に、本実施例の半導体加速度センサ１は、真空圧着法により制御チップ２０の裏面２０ｂを接合した枠状突起１８の高さと、センサチップ９の裏面９ｂを凹部４の底面に接合する接着層２５の厚さとにより、重錘部１３と可撓部１２で構成されるセンサチップ９の可動部の上下にそれぞれ所定の隙間Ｓａ、隙間Ｓｂが形成されているので、可撓部１２の撓み量を制限することができ、加速度測定における可撓部１２の破損を防止することができると共に、半導体ウェハの製造工程において制御チップ２０がセンサチップ９の可撓部１２を覆った状態のチップ積層体が形成されるので、チップ積層体の搬送時や、ケース２内への設置時に、他の部位への衝突等による外力から可撓部１２を保護してその破損等を防止することができる。
【００３４】
更に、上記工程ＰＡ３のワイヤボンディング工程において、センサチップ９上に接合された本実施例の制御チップ２０はセンサチップ９のパッド１５が貫通穴３１により端子形成面２０ａ側から視認可能なように形成されているので、センサチップ９のパッド１５と制御チップ２０の接続端子２１との間をワイヤ２３により容易に接続することができる他、実施例１と同様に、センサチップ９の枠状突起１８上に位置する制御チップ２０の接続端子２１により、制御チップ２０の変形の防止効果やセンサチップ９への衝撃の低減効果を得ることができる。
【００３５】
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、制御チップにセンサチップのパッドが視認可能な貫通穴を形成したことによって、制御チップを形成した半導体ウェハを、センサチップを形成した半導体ウェハ上に半導体ウェハの製造工程において接合することができ、センサチップと制御チップの電気的な検査を同時に行うことが可能になり、センサチップや制御チップの製造における検査工程を簡素化することができる他、貫通穴を設けた制御チップを有するチップ積層体を半導体ウェハの製造工程において予め形成しておくことができ、半導体加速度センサの組立工程を簡素化することができる。
【実施例３】
【００３６】
図７は実施例３の半導体加速度センサの上面を示す説明図、図８は実施例３の半導体加速度センサの断面を示す説明図である。
なお、図７は封止樹脂を除いた状態で示し、図８は図７のＤ−Ｄ断面線に沿った断面で示してある。
また、上記実施例１および実施例２と同様の部分は、同一の符号を付してその説明を省略する。
【００３７】
本実施例の半導体加速度センサ１は、図７、図８に示すように、上記実施例２と同様の制御チップ２０とセンサチップ９と真空圧着法により接合したチップ積層体を備えているが、以下の点が相違している。
図８において、３５は裏板としてのガラス板であり、センサチップ９の支持部１１の裏面９ｂに陽極接合法等により接合され、その裏面３５ｂが接着層２５によりケース２の凹部４の底面に接合される。これによりチップ積層体がガラス板３５を介してケース２に固定される。
【００３８】
３６は封止層であり、ケース２の凹部４とチップ積層体の外形面との間に注入された絶縁性を有する熱硬化性のエポキシ樹脂等の封止樹脂を加熱硬化させて形成され、ワイヤ２３を半導体加速度センサ１の実装時の外力から保護すると共に、外部の湿度等からチップ積層体を保護する機等を有している。
本実施例の枠状突起１８のパッド形成面９ａからの高さは、実施例２と同様に可撓部１２の上面と制御チップ２０の裏面２０ｂとの間に隙間Ｓａを形成するように設定され、ガラス板３５の上面と重錘部１３の下面との間には、図８に示すように支持部１１の高さを高くする等により隙間Ｓａと同様の隙間Ｓｃが形成されている。
【００３９】
本実施例の隙間Ｓａおよび隙間Ｓｃは、それぞれ１０〜２０μｍ程度となるように形成されている。
上記の構成の半導体加速度センサ１の製造方法について、ＰＢで示す工程に従って以下に説明する。
工程ＰＢ１、実施例２の工程ＰＡ２と同様にして貫通穴３１を設けた制御チップ２０を形成した半導体ウェハの裏面に、センサチップ９を形成した半導体ウェハを真空圧着法により接合し、そのセンサチップ９を形成した半導体ウェハの裏面にガラス板３５を陽極接合法により接合し、接合した２枚の半導体ウェハをガラス板３５とともに同時に個片に分割して、制御チップ２０の裏面２０ｂに、裏面９ｂにガラス板３５を接合したセンサチップ９の枠状突起１９を接合したチップ積層体を形成する。
【００４０】
また、実施例１の工程Ｐ１と同様にして、ケース２を形成する。
工程ＰＢ２、ケース２の凹部４の底面の中央部に、実施例１の工程Ｐ１と同様にして、チップ積層体のセンサチップ９の裏面９ｂに接合されたガラス板３５の裏面３５ａを接着し、ガラス板３５を接合したセンサチップ９上に制御チップ２０を接合したチップ積層体を接着層２５により凹部４の底面に接合する。
【００４１】
工程ＰＢ３、実施例１の工程Ｐ４と同様にして、ワイヤボンダを用いてワイヤ２３により内部端子７と接続端子２１との間、および接続端子２１とパッド１５との間を電気的に接続する。
工程ＰＢ４、ワイヤボンディング工程の終了後に、ケース２の凹部４とチップ積層体の外形面との間に封止樹脂を注入し、これを加熱硬化させてケース２の凹部４内に設置されたセンサチップ９上に制御チップ２０を接合したチップ積層体等を封止する封止層３６を形成する。
【００４２】
このとき、本実施例のセンサチップ９の可動部は、制御チップ２０とガラス板３５により密封されているので、センサチップ９の可動部に封止樹脂が流入することはない。
また、チップ積層体等は、封止層３６によりケース２の凹部４に封止されるので、蓋２７の接合は省略される。
このようにして図７、図８に示す本実施例の半導体加速度センサ１が製造され、その半導体加速度センサ１は、センサチップ９の支持部１１のパッド形成面９ａに形成された枠状突起１５が真空圧着法により制御チップ２０の裏面２０ｂに接合され、センサチップ９の裏面９ｂが陽極接合法によりガラス板３５で接合されているので、センサチップ９の支持部１１の剛性を更に高めて、測定感度の向上効果や温度ドリフトの抑制効果を更に高めることが可能になる。
【００４３】
また、本実施例のセンサチップ９の可動部１２は、制御チップ２０とガラス板３５により密封されているので、組立工程におけるピエゾ素子１０への水分の浸入を排除することができ、蓋２７に対して比較的安価な封止樹脂を用いてチップ積層体を封止することが可能になり、蓋２７の接合を省略して半導体加速度センサ１の高さの低減を図ることができる。
【００４４】
更に、本実施例の半導体加速度センサ１は、実施例２と同様に、センサチップ９の可動部の上下にそれぞれ所定の隙間Ｓａ、隙間Ｓｃが形成されているので、加速度測定における可撓部１２の破損を防止することができる。
その他の作用は、上記実施例２と同様であるのでその説明を省略する。
以上説明したように、本実施例では、上記実施例２と同様の効果に加えて、センサチップの裏面にガラス板を接合するようにしたことによって、センサチップの支持部の剛性を更に高めて、測定感度の向上効果や温度ドリフトの抑制効果を更に高めることができると共に、センサチップの可動部を制御チップとガラス板とにより密封することができ、組立工程におけるピエゾ素子への水分の浸入を排除して封止樹脂によりチップ積層体を封止することが可能になり、蓋の接合を省略して半導体加速度センサの高さの低減を図ることができる。
【００４５】
なお、本実施例においては、裏板はガラス板であるとして説明したが、支持部の裏面に接合する裏板は前記に限らず、シリコン板や金属板等であってもよい。
【実施例４】
【００４６】
図９は実施例４の半導体加速度センサの上面を示す説明図、図１０は実施例４の半導体加速度センサの断面を示す説明図である。
なお、図９は蓋を除いた状態で示し、図１０は図９のＥ−Ｅ断面線に沿った断面で示してある。
また、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
【００４７】
本実施例の制御チップ２０は、図９、図１０に示すようにセンサチップ９と同じ平面形状を有しており、そのセンサチップ９のパッド１５を覆う領域には、パッド１５が端子形成面２０ａ側から視認可能なように切欠部４１が形成されている。
また、センサチップ９の枠状突起１８と制御チップ２０の裏面２０ｂとの接合は、真空圧着法により行われる。
【００４８】
本実施例の枠状突起１８のパッド形成面９ａからの高さは、上記実施例２と同様に可撓部１２の上面と制御チップ２０の裏面２０ｂとの間に隙間Ｓａを形成するように設定され、接着層２５の厚さは、重錘部１３の下面と凹部４の底面と間に隙間Ｓｂを形成するように設定されている。
本実施例の接着層２５の厚さおよび枠状突起１８の高さは、それぞれ１０〜２０μｍ程度に設定されている。
【００４９】
上記の構成の半導体加速度センサ１の製造方法について、ＰＣで示す工程に従って以下に説明する。
工程ＰＣ１、隣合うセンサチップ９の両方のパッド１５の形成位置に、実施例２の隣合う貫通穴３１を接続した大きな貫通穴、つまり隣合うセンサチップ９の両方のパッド１５を含む領域に大きな貫通穴を設けた複数の制御チップ２０を形成した半導体ウェハ、および枠状突起１８を設けた複数のセンサチップ９を形成した半導体ウェハを形成し、制御チップ２０を形成した半導体ウェハの裏面に、大きな貫通穴の位置に隣合うセンサチップ９の両方のパッド１５の位置を合わせたセンサチップ９を形成した半導体ウェハの枠状突起１８を真空圧着法により接合し、接合した２枚の半導体ウェハを同時に個片に分割して、制御チップ２０の裏面２０ｂにセンサチップ９の枠状突起１９を接合したチップ積層体を形成する。
【００５０】
このとき、制御チップ２０を形成した半導体ウェハの大きな貫通穴が分断されて、センサチップ９のパッド１５が端子形成面２０ａ側から視認可能な切欠部４１が制御チップ２０に形成される。
また、実施例１の工程Ｐ１と同様にして、ケース２を形成する。
工程ＰＣ２、ケース２の凹部４の底面の中央部に、実施例１の工程Ｐ１と同様にして、チップ積層体のセンサチップ９の裏面９ｂを接着し、センサチップ９上に制御チップ２０を接合したチップ積層体を接着層２５により凹部４の底面に接合する。
【００５１】
工程ＰＣ３、実施例１の工程Ｐ４と同様にして、ワイヤボンダを用いてワイヤ２３により内部端子７と接続端子２１との間、および接続端子２１とパッド１５との間を電気的に接続する。
工程ＰＣ４、ワイヤボンディング工程の終了後に、実施例１の工程Ｐ５と同様にして、蓋２７をケース２に接合して、その空間にセンサチップ９上に制御チップ２０を接合したチップ積層体等を封止する。
【００５２】
このようにして図９、図１０に示す本実施例の半導体加速度センサ１が製造され、その半導体加速度センサ１は、センサチップ９の支持部１１のパッド形成面９ａに形成された枠状突起１５が真空圧着法により制御チップ２０の裏面２０ｂに接合されているので、上記実施例１と同様に、センサチップ９の支持部１１の剛性を高めて、測定感度の向上効果や温度ドリフトの抑制効果を得ることができる。
【００５３】
また、センサチップ９と同じ大きさを有する制御チップ２０をセンサチップ９上に積層するので、上記実施例１と同様に、チップ積層体の搭載面積をセンサチップ９の平面形状による面積とすることができ、半導体加速度センサ１のパッケージサイズの小型化を図ることが可能になると共に、接続端子２１の数が多い制御チップ２０の更なる高集積化を容易に図ることができる。
【００５４】
更に、半導体ウェハの製造工程において、大きな貫通穴を設けた複数の制御チップ２０を形成した半導体ウェハと、大きな貫通穴の位置に隣合うセンサチップ９の両方のパッド１５の位置を合わせたセンサチップ９を形成した半導体ウェハとを接合するので、センサチップ９と制御チップ２０の電気的な検査を同時に行うことが可能になり、センサチップ９や制御チップ２０の製造における検査工程を簡素化することができる他、半導体ウェハの製造工程で、接合した２枚の半導体ウェハを個片に分割するときに大きな貫通穴を分断して切欠部４１を形成した制御チップ２０をセンサチップ９上に接合したチップ積層体を予め形成しておくことができ、半導体加速度センサ１の組立工程を簡素化してその組立コストを削減することができる。
【００５５】
更に、本実施例の半導体加速度センサ１は、真空圧着法により制御チップ２０の裏面２０ｂを接合した枠状突起１８の高さと、センサチップ９の裏面９ｂを凹部４の底面に接合する接着層２５の厚さとにより、重錘部１３と可撓部１２で構成されるセンサチップ９の可動部の上下にそれぞれ所定の隙間Ｓａ、隙間Ｓｂが形成されているので、可撓部１２の撓み量を制限することができ、加速度測定における可撓部１２の破損を防止することができると共に、半導体ウェハの製造工程において制御チップ２０がセンサチップ９の可撓部１２を覆った状態のチップ積層体が形成されるので、チップ積層体の搬送時や、ケース２内への設置時に、他の部位への衝突等による外力から可撓部１２を保護してその破損等を防止することができる。
【００５６】
更に、上記工程ＰＣ３のワイヤボンディング工程において、センサチップ９上に接合された本実施例の制御チップ２０は、センサチップ９のパッド１５が切欠部４１により端子形成面２０ａ側から視認可能なように形成されているので、センサチップ９のパッド１５と制御チップ２０の接続端子２１との間をワイヤ２３により容易に接続することができる他、実施例１と同様に、センサチップ９の枠状突起１８上に位置する制御チップ２０の接続端子２１により、制御チップ２０の変形の防止効果やセンサチップ９への衝撃の低減効果を得ることができる。
【００５７】
以上説明したように、本実施例では、上記実施例１と同様の効果に加えて、制御チップにセンサチップのパッドが視認可能な切欠部を形成したことによって、制御チップを形成した半導体ウェハに大きな貫通穴を設け、これをセンサチップを形成した半導体ウェハ上に半導体ウェハの製造工程において接合することができ、センサチップと制御チップの電気的な検査を同時に行うことが可能になり、センサチップや制御チップの製造における検査工程を簡素化することができる他、切欠部を設けた制御チップを有するチップ積層体を半導体ウェハの製造工程において予め形成しておくことができ、半導体加速度センサの組立工程を簡素化することができる。
【実施例５】
【００５８】
図１１は実施例５の半導体加速度センサの上面を示す説明図、図１２は実施例５の半導体加速度センサの断面を示す説明図である。
なお、図１１は蓋を除いた状態で示し、図１２は図１１のＦ−Ｆ断面線に沿った断面で示してある。
また、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
【００５９】
本実施例の制御チップ２０は、図１１、図１２に示すように、実施例１と同様に小型化された平面形状を有しており、センサチップ９のパッド１５が端子形成面２０ａ側から視認可能なように形成されている。
また、本実施例のセンサチップ９のパッド形成面９ａには、枠状突起１８が設けられておらず、制御チップ２０の裏面２０ｂとの接合は、パッド形成面９ａの制御チップ２０の４隅となる位置に点付けされた接着剤４５により行われる。
【００６０】
本実施例の接着層２５の厚さは、１０〜２０μｍ程度に形成されている。
上記の構成の半導体加速度センサ１の製造方法について、ＰＤで示す工程に従って以下に説明する。
工程ＰＤ１、複数のセンサチップ９を形成した半導体ウェハを個片に分割してセンサチップ９を形成する一方、複数の制御チップ２０を形成した半導体ウェハを個片に分割して制御チップ２０を形成する。
【００６１】
また、実施例１の工程Ｐ１と同様にして、ケース２を形成する。
工程ＰＤ２、実施例１の工程Ｐ１と同様にして、ケース２の凹部４の底面の中央部に、接着層２５によりセンサチップ９の裏面９ｂを接合する。
工程ＰＤ３、センサチップ９の接合後に、センサチップ９のパッド形成面９ａの制御チップ２０の４隅となる位置に接着剤４５を点付けし、制御チップ２０を位置決めしてその裏面２０ｂをセンサチップ９のパッド形成面９ａ上に貼り付け、センサチップ９上に制御チップ２０を接合したチップ積層体を形成する。
【００６２】
工程ＰＤ４、実施例１の工程Ｐ４と同様にして、ワイヤボンダを用いてワイヤ２３により内部端子７と接続端子２１との間、および接続端子２１とパッド１５との間を電気的に接続する。
工程ＰＤ５、ワイヤボンディング工程の終了後に、実施例１の工程Ｐ５と同様にして、蓋２７をケース２に接合して、その空間にセンサチップ９上に制御チップ２０を接合したチップ積層体等を封止する。
【００６３】
このようにして図１１、図１２に示す本実施例の半導体加速度センサ１が製造され、その半導体加速度センサ１は、センサチップ９の支持部１１のパッド形成面９ａが接着剤４５により制御チップ２０の裏面２０ｂに接合されているので、可撓部１２等の可動部を支持する支持部１１の剛性が高まり、センサチップ９に印加された加速度を感度よく測定することができると共に、パッケージ内の温度変化に伴う支持部１１の反り等を防止してセンサチップ９の圧力信号の温度ドリフトを抑制することができる。
【００６４】
また、実施例１と同様に、力学的な諸元を基に主に大きさが決定されるるセンサチップ９に対して、小型化が容易な制御チップ２０をセンサチップ９上に積層するので、実施例１と同様に、チップ積層体の搭載面積をセンサチップ９の平面形状による面積とすることができ、半導体加速度センサ１のパッケージサイズの小型化を図ることが可能になると共に、接続端子２１の数が多い制御チップ２０の更なる小型化や高集積化を容易に図ることができる。
【００６５】
更に、センサチップ９に枠状突起を形成する必要がないので、センサチップ９の製造コストを削減することが可能になる。
更に、上記工程ＰＤ４のワイヤボンディング工程において、実施例１と同様に本実施例の制御チップ２０は小型化されているので、センサチップ９のパッド１５と制御チップ２０の接続端子２１との間をワイヤ２３により容易に接続することができる。
【００６６】
以上説明したように、本実施例では、縁部に複数のパッドが形成されたセンサチップのパッド形成面に、センサチップのパッドが端子形成面側から視認可能な平面形状を有する制御チップの裏面を接着剤により接合したことによって、センサチップの可撓部等の可動部を支持する支持部の剛性を高めることができ、センサチップに印加された加速度を感度よく測定することができると共に、センサチップと制御チップの搭載面積をセンサチップの平面形状による面積とすることができ、半導体加速度センサのパッケージサイズの小型化を図ることができる。
【００６７】
なお、上記各実施例においては、センサチップのパッドは、センサチップの支持部の対向する２辺に設けるとして説明したが、センサチップのパッドを設ける位置は前記に限らず、センサチップの支持部の全ての辺または３辺に設けるようにしてもよい。この場合に上記の貫通穴や切欠部はセンサチップのパッドに対応する位置に設けるようにする。
また、上記各実施例のセンサチップと制御チップの接合方法や、ガラス板の接合等の各要素は、それぞれの実施例に示したセンサチップや制御チップの平面形状等にのみ限定されることなく、適宜に組合せが可能である。
【図面の簡単な説明】
【００６８】
【図１】実施例１の半導体加速度センサの上面を示す説明図
【図２】実施例１の半導体加速度センサの断面を示す説明図
【図３】実施例１のセンサチップの上面を示す説明図
【図４】実施例１のセンサチップの断面を示す説明図
【図５】実施例２の半導体加速度センサの上面を示す説明図
【図６】実施例２の半導体加速度センサの断面を示す説明図
【図７】実施例３の半導体加速度センサの上面を示す説明図
【図８】実施例３２の半導体加速度センサの断面を示す説明図
【図９】実施例４の半導体加速度センサの上面を示す説明図
【図１０】実施例４の半導体加速度センサの断面を示す説明図
【図１１】実施例５の半導体加速度センサの上面を示す説明図
【図１２】実施例５の半導体加速度センサの断面を示す説明図
【符号の説明】
【００６９】
１    半導体加速度センサ
２    ケース
２ｂ、９ｂ、２０ｂ、３５ｂ  裏面
３    中間段部
３ａ  段差面
４    凹部
５    プラグ
６    外部端子
７    内部端子
９    センサチップ
９ａ  パッド形成面
１０  ピエゾ素子
１１  支持部
１２  可撓部
１３  重錘部
１５  パッド
１８  枠状突起
２０  制御チップ
２０ａ  端子形成面
２１  接続端子
２２  接着フィルム
２３  ワイヤ
２５  接着層
２７  蓋
２８  接合部材
３１  貫通穴
３５  ガラス板
３６  封止層
４１  切欠部
４５  接着剤
【図１】
2007322191.tif 000003
【図２】
2007322191.tif 000004
【図３】
2007322191.tif 000005
【図４】
2007322191.tif 000006
【図５】
2007322191.tif 000007
【図６】
2007322191.tif 000008
【図７】
2007322191.tif 000009
【図８】
2007322191.tif 000010
【図９】
2007322191.tif 000011
【図１０】
2007322191.tif 000012
【図１１】
2007322191.tif 000013
【図１２】
2007322191.tif 000014