(57)【要約】【課題】高精度の小型で安価な半導体チップを製造することができる半導体チップの製造方法を提供することを課題とする。【解決手段】ウエハに拡散、蒸着等を行って半導体素子を形成し（ステップＳ１）、更に、アルミニウム膜の蒸着・加工を行う（ステップＳ２）。そして、半導体素子を構成する出力部の抵抗値ＲＡを測定する（ステップＳ３）。更に、測定された抵抗値ＲＡに基づいて最適なマスクを選定する（ステップＳ４）。また、層間絶縁膜を形成する（ステップＳ６）。そして、スルーホールを形成し（ステップＳ６）、選定したマスクを用いて第２アルミニウム膜の蒸着・加工を行う（ステップＳ７）。ステップＳ７では、出力部に定電圧を印加する基準電圧部におけるいくつかの抵抗間を互いに接続配線することにより、出力部に印加される基準電圧を調整する。このように、製品製造プロセスの完了後ではなく、製品製造プロセスの途中で調整を行っている。【選択図】図２
2007227478.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧が印加されると定電流を出力する出力部と、複数の抵抗部を備え、入力された電圧を分圧して前記出力部へ前記基準電圧を印加する基準電圧部と、をウエハに形成する第１工程と、
前記出力部の抵抗値を測定する測定工程と、
前記抵抗値に応じてた複数種のマスクを用意しておき、前記抵抗値に基づいて複数種の前記マスクから最適なマスクを選択する選択工程と、
選択した前記マスクを用いて前記基準電圧を調整する第２工程と、
を行うことを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流を出力する出力部を半導体素子上に形成する半導体チップの製造方法に関する。
【背景技術】
【０００２】
拡散処理などを行った半導体素子上に配線（主としてアルミ配線）を形成し、裁断して半導体チップを形成することが広く行われている。この拡散処理では、Ｐ型、Ｎ型半導体を製造するために、通常、イオン注入による不純物の添加後に熱拡散処理で不純物を拡散させている。
【０００３】
ところで、半導体素子では、抵抗等の絶対精度が良くないというデメリットがあることが知られている。特に上記の熱拡散処理を行った場合、個々の半導体素子の抵抗にばらつきが生じ易いので、この傾向が顕著に見られる。
【０００４】
このため、半導体素子を用いた半導体回路で高精度の特性を得るためには、半導体素子を用いてチップを形成した後、このチップに対する調整行為を行うこと、又は、他の部品をチップに外付けで設けることが必要となっている。
【０００５】
例えば、定電流を得るためには、定電圧回路で生成した電圧と抵抗とで一定の電流を得ている。そして、半導体素子の場合、バンドギャップリファレンス電圧のように安定した定電圧（定電位）が生成可能であることが周知である。しかし、拡散でバラツキが生じるので、抵抗については絶対精度を得ることができない。このため、オンチップ上での調整を行ったり、精度の良い外付け抵抗を用いたりする必要がある。
【０００６】
オンチップ上での調整としては、レーザートリミング（レーザー光により抵抗の形状等を加工して回路特性を微調整する方法）やヒューズなどによって回路をオープンとする調整や、ツェナーザップトリミングによって回路をショートさせる調整を行うことが考えられる。しかし、このような調整を行った場合、経年変化による劣化によって、オープンとした部分が再接続することやショートさせたものが再断線するおそれがある。また、このような調整行為を行うことにより、チップコストの増大を招く。
【０００７】
また、オンチップ上での調整として選択パッドによる調整を行う場合、ロジック回路及び選択パッドをチップ上に設けるため、チップサイズが大きくなる。このことを例を挙げて説明する。
【０００８】
図４には、従来のチップ（半導体チップ）７０の一例の模式的な平面図が示されている。このチップ７０は、領域別に様々な回路を構成し、それぞれの回路が別々の機能を有している。図４に示したチップ７０の構成は、電流調整部８０、出力部８２、選択パッド９６、及び、図示しない電流供給回路、定電圧回路等の複数の機能部７４に分類されている。
【０００９】
ここで、基準電圧ＶＡを利用する出力部８２において、この基準電圧ＶＡによって流れる電流値が、出力部８２の抵抗部１０８の抵抗値ＲＡによって変化するため、出力部８２に印加される基準電圧を調整する必要がある。このため、電流調整部８０を基準電圧部７９とロジック回路部８１とで構成し、図５に示すように、ロジック回路部８１を構成する選択制御部８３によって基準電圧部７９の各抵抗部９８の両端の短絡、開放を制御することにより、基準電圧部７９の各抵抗の両端を短絡するか否かの処理を行っている。
【００１０】
このように、選択パッド９６による調整を行う場合、チップ７０の電流調整部８０には基準電圧部７９の他にロジック回路部８１、選択パッド９６が存在する。このため、チップ７０のサイズが大きくなるので、チップコストが増大し、また、パッドの配置位置の制約によりチップレイアウトを行う上で大きな制約が生じる。
【００１１】
また、外付け抵抗を用いた場合には、製品サイズが大きくなり、コストが増大する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記事実を考慮して、高精度の小型で安価な半導体チップを製造することができる半導体チップの製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、基準電圧が印加されると定電流を出力する出力部と、複数の抵抗部を備え、入力された電圧を分圧して前記出力部へ前記基準電圧を印加する基準電圧部と、をウエハに形成する第１工程と、前記出力部の抵抗値を測定する測定工程と、前記抵抗値に応じてた複数種のマスクを用意しておき、前記抵抗値に基づいて複数種の前記マスクから最適なマスクを選択する選択工程と、選択した前記マスクを用いて前記基準電圧を調整する第２工程と、を行うことを特徴とする。
【００１４】
上記の配線は、アルミニウム膜をパターンニングすることによって形成されることが多い。
【００１５】
請求項１に記載の発明では、このように、製品製造プロセスの完了後ではなく、拡散工程の終了後などの製品製造プロセスの途中で、上記の測定工程、選択工程、及び、第２工程を行っている。従って、製品仕様に要求される定電流精度を簡易な手法で満たすことができ、高精度の小型で安価な半導体チップを製造することができる。
【００１６】
なお、一例として、上記第１工程では、半導体チップ全般の配線のために第１のアルミニウム膜の蒸着、加工工程を行い、上記第２工程では、上記第１のアルミニウム膜の蒸着・加工工程とは別に設定される短絡専用の第２のアルミニウム膜の蒸着・加工工程を行うことによって、上記基準電圧を調整する場合もある。
【発明の効果】
【００１７】
本発明は上記構成としたので、高精度の小型で安価な半導体チップを製造することができる。
【発明を実施するための最良の形態】
【００１８】
以下、実施形態を挙げ、図１〜図３を参照しつつ、本発明の実施の形態について説明する。
【００１９】
図１は、本発明の一実施形態に係るチップ（半導体チップ）１０の模式的な平面図である。チップ１０は、領域別に様々な回路を構成し、それぞれの回路が別々の機能を有している。
【００２０】
図１に示したチップ１０の領域は、基準電圧部２０、出力部２２、及び、図示しない電流供給回路、定電圧回路等の複数の機能部１２に分類される。
【００２１】
上記のチップ１０の製造工程は、前工程と後工程とに分類される。
【００２２】
前工程では、シリコンウエハに酸化膜を形成し、フォトレジスト膜を形成して露光処理、現像処理を行い、エッチング処理を行う。そして、不純物を注入し、アルミ配線を形成する。
【００２３】
後工程では、前工程を終えたシリコンウエハをダイシングし、ワイヤボンディングによって配線を行う。
【００２４】
以下、チップ１０を製造することを図２のフローチャートを用いて説明する。なお、以下のチップ製造工程に関しては、本発明に関する部分を主として説明し、それ以外の周知技術については必要に応じて記載する程度にとどめる。
【００２５】
本実施形態では、ウエハに拡散処理などを施して半導体素子を形成する（ステップＳ１）。拡散処理としては熱拡散で処理することが多い。更に、アルミニウム膜を成膜してエッチングで加工することにより配線を形成する（ステップＳ２）。この結果、基準電圧部２０、出力部２２、及び、その他の機能部が形成される。基準電圧部２０には複数の抵抗部２８が形成されている。
【００２６】
この後、素子特性の測定を行う。この測定では、出力部２２を構成する抵抗部３８（図３参照）の抵抗値ＲＡを測定しておく（ステップＳ３）。抵抗値ＲＡの測定では、出力部２２に基準電圧ＶＡを印加したときに流れる電流値Ｉを測定して、以下の（１）式によって求める。
【００２７】
ＲＡ＝ＶＡ／Ｉ            （１）
この（１）式は単純なオームの法則に基づく式である。
【００２８】
また、求められた抵抗値ＲＡに基づいて、予め準備しておいた複数種のマスクのうちから最適なマスクを選択する（ステップＳ４）。そして、層間絶縁膜の形成（ステップＳ５）、スルーホールの形成（ステップＳ６）、アルミニウム膜（第２アルミニウム膜）の蒸着、加工（パターンニング）を行って基準電圧部２０における特定のいくつかの抵抗間を互いに接続配線することにより（ステップＳ７）、基準電圧部２０から出力部２２に印加される基準電圧ＶＡを調整する。その際には、ステップＳ４で選択したマスクを用いて行う。
【００２９】
このようにして基準電圧ＶＡを調整することによって、出力部２２に流れる定電流Ｉの精度を目標とする精度にまで高めることができる。
【００３０】
なお、図３では、このステップＳ７による基準電圧部２０の抵抗部２８の接続をスイッチとして表現しており、スイッチＯＮでは抵抗がショートしていて接続されていないことを表している。抵抗部２８の抵抗値は、互いに同一であってもよいし、互いに異なっていてもよい。抵抗部２８の配置は直列に限らず、種々変更してもよい。
【００３１】
本実施形態では、このように、製品製造プロセス（チップ１０の製造プロセス）の完了後ではなく、拡散工程の終了後などの製品製造プロセスの途中で、上記のように、抵抗値ＲＡを測定し、最適なマスクを選定し、抵抗部２８のうちいくつかを短絡させることにより、出力部２２に印加される基準電圧ＶＡを調整している。
【００３２】
これによって、抵抗値ＲＡのバラツキによらず、出力部２２に流れる定電流の電流値Ｉの精度を、目標とする精度にまで高めることができる。従って、簡易な手法で製品仕様を満足させることができ、高精度で安価なチップ１０を製造することができる。
【００３３】
また、図３に示すように、電流調整部の構成を基準電圧部２０のみとすることができるとともに、選択パッドを設けないチップ１０とすることができる。よって、従来例（図４、図５参照）に比べ、大幅に小型化された最適なサイズのチップ１０とすることができる。なお、基準電圧部２０、出力部２２、及び、複数の機能部１２の配置位置は適宜変更され得るので、チップ１０の縦長さと横長さの比を適宜変更することができる。
【００３４】
また、抵抗値ＲＡの調整のための加工工程を従来工程に新たに追加する必要がなく、しかも上記のように小型化されたチップ１０とすることができるので、低コスト化を図ることができる。
【００３５】
なお、抵抗値ＲＡを確認可能なプロセスモニタをウエハ上に配置することにより、基準電圧ＶＡの調整をしたい半導体素子そのものの抵抗特性を測定しなくても済むようにしてもよい。
【００３６】
また、本実施形態では、ステップＳ７で、アルミニウム膜（第２アルミニウム膜）の蒸着、加工（パターンニング）を行って基準電圧部２０における特定のいくつかの抵抗間を互いに接続配線することにより基準電圧ＶＡの調整を行っているが、本発明では、基準電圧ＶＡの調整を行うこととしては接続配線することに限らず、抵抗の形成等による他の調整を行う場合もあり得る。
【００３７】
以上、実施形態を挙げて本発明の実施の形態を説明したが、上記実施形態は一例であり、要旨を逸脱しない範囲内で種々変更して実施できる。また、本発明の権利範囲が上記実施形態に限定されないことは言うまでもない。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態の実施例で、チップの構成要素が減少したことによってチップが小型化されたことを示す模式的な平面図である。
【図２】本発明の一実施形態で行う工程を示す説明図である。
【図３】本発明の一実施形態で、基準電圧部の調整によってチップの定電流精度が満たされていることを示す説明図である。
【図４】従来のチップの一例を示す模式的な平面図である。
【図５】従来で、チップの定電流精度を満たすことを示す説明図である。
【符号の説明】
【００３９】
１０  チップ（半導体チップ）
２０  基準電圧部
２２  出力部
２８  抵抗部
７０  チップ（半導体チップ）
７９  基準電圧部
８２  出力部
９８  抵抗部
【図１】
2007227478.tif 000003
【図２】
2007227478.tif 000004
【図３】
2007227478.tif 000005
【図４】
2007227478.tif 000006
【図５】
2007227478.tif 000007