(57)【要約】【課題】本発明はイオン注入により不純物領域を形成する工程を含む半導体装置の製造方法に関し、微細な不純物領域の形成を容易にすることができると共にイオン注入毎に膜除去を行う必要がなく工数の削減を図ることを課題とする。【解決手段】シリコン基板１０に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、前記シリコン基板１０上にイオン注入防止材料膜２０を形成する工程と、このイオン注入防止材料膜２０上にホトレジスト１４を形成する工程と、イオン注入箇所が開口するようにホトレジスト１４をパターニングする工程と、前記イオン注入箇所のイオン注入防止材料膜２０をイオン注入に適した膜厚まで除去する工程と、前記シリコン基板１０に前記ホトレジスト１４及びイオン注入防止材料膜２０をマスクとしてイオン注入を行う工程とを有する。【選択図】図３
2007273588.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜を前記エッチングストッパ膜が露出するまで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所が開口するように前記第１のホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所よりも広く開口するように前記第１のホトレジストをパターニングする工程と、
前記第１のホトレジストをマスクとして前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記基板は、予め段差部が形成されたイオン注入防止材料膜が形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係り、特にイオン注入により不純物領域を形成する工程を含む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来では、イオン注入防止材料膜としてホトレジストが使用されている。イオン注入を行う箇所が開口するようにホトレジストをホトリソグラフィーによりパターニングして、イオン注入により不純物領域を形成する。また、他のイオン注入防止材料膜としてはタングステン、チタンなどの金属材料、窒化シリコン、酸化シリコンなどのシリコン化合物、の使用が提案されている（特許文献１参照）。
【０００３】
図１及び図２は、従来の一例であるイオン注入防止材料膜（半導体装置の製造方法）を用いたイオン注入方法を示している。図１（Ａ）は、素子分離２が形成されると共に、その上面に犠牲酸化膜３が形成されたシリコン基板１を示している。このシリコン基板１の上面には、図１（Ｂ）に示すように、イオン注入防止材料膜としてホトレジスト４が形成される。従来では、このホトレジスト４は、500〜2000nmの膜厚で形成されていた。
【０００４】
続いて、図１（Ｃ）に示すように、ホトレジスト４のイオン注入を行う箇所に開口部５が形成されるようホトレジスト４をホトリソグラフィーによりパターニングする。そして、図１（Ｄ）に示すようにイオン注入を行うことにより、ホトレジスト４の開口部５と対向する位置に不純物領域６を形成する。
【０００５】
一方、図２（Ａ）は、素子分離２が形成されると共に、その上面に犠牲酸化膜３及びイオン注入防止材料膜としての金属膜７が積層されたシリコン基板１を示している。金属膜７はタングステン，チタンなどの金属材料よりなるが、窒化シリコン，酸化シリコンなどのシリコン化合物を非金属材料を用いることも可能である。
【０００６】
このシリコン基板１の上面には、図２（Ｂ）に示すように、ホトレジスト４が形成される。続いて、図２（Ｃ）に示すように、ホトレジスト４のイオン注入を行う箇所に開口部５が形成されるようホトレジスト４をホトリソグラフィーによりパターニングする。続いて図２（Ｄ）に示すように、金属膜７のイオン注入を行う箇所にホトレジスト４をマスクとして開口部８を形成する。そして、図２（Ｅ）に示すようにイオン注入を行うことにより、金属膜７の開口部８と対向する位置に不純物領域６を形成する。
【特許文献１】特開平０３−０２３６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のイオン注入方法では、次のような問題があった。例えば、イオン注入深さを必要とする高エネルギー注入において、図１に示すようなホトレジスト４のみを不純物注入防止膜として用いた場合、ホトレジスト４の膜厚を厚くしなければならない。また、近年では半導体集積回路の集積度を大きくする必要があり、このためには活性領域を縮小する必要がある。よって、ホトレジスト４をパターニングする際、開口部５のアスペクト比が大きくなり、ホトリソグラフィーによるシリコン基板１上への転写難度が大きく、不純物領域及び深さの精度の低下を招くという問題点が生じる。
【０００８】
一方、図２を用いて説明したイオン注入防止材料膜として、タングステン，チタンなどの金属材料よりなる金属膜７を使用した場合には、金属材料とシリコン化合物の膨張係数の差によりシリコンウエハに欠陥が生じるおそれがある。
【０００９】
これに対し、金属膜７に代えて窒化シリコン，酸化シリコンなどのシリコン化合物を用いた場合にはこのような欠陥は発生しないが、イオン注入のたびに膜除去を行う必要があり工数が増加してしまう。また、膜除去するときにシリコン基板１の表面に損傷を与えて所望の素子の特性を得られないおそれもある。
【００１０】
本発明は上記の点に鑑みてなされたものであり、微細な不純物領域の形成を容易にすることができると共にイオン注入毎に膜除去を行う必要がなく工数の削減を図りうる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１２】
請求項１記載の発明は、
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とするものである。
【００１３】
また、請求項２記載の発明は、
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜を前記エッチングストッパ膜が露出するまで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とするものである。
【００１４】
また、請求項３記載の発明は、
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所が開口するように前記第１のホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とするものである。
【００１５】
また、請求項４記載の発明は、
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所よりも広く開口するように前記第１のホトレジストをパターニングする工程と、
前記第１のホトレジストをマスクとして前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とするものである。
【００１６】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記基板は、予め段差部が形成されたイオン注入防止材料膜が形成されていることを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、ホトレジストの膜厚を薄くすることができるので、イオン注入防止材料膜を精度良く形成することができる。また、イオン注入毎に下地イオン注入防止材料膜除去を行う必要がないため少ない工数でイオン注入を行うことができる。また、イオン注入防止材料膜の膜厚を任意に変化させることができるため、一度のイオン注入で異なる深さの不純物領域を形成することができる。更に、ウエハ表面を露出することなく複数のイオン注入を行うことができるため、ウエハ表面に損傷を与えて素子の特性を悪化させない。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００１９】
図３は、本発明の第１実施例である半導体装置の製造方法を示している。尚、以下説明する各実施例では、半導体装置の製造方法の内、シリコン基板１０の所定位置にイオン注入することによりＮ型ウェル１６（Ｎ型不純物領域）或いはＰ型ウェル２６（Ｐ型不純物領域）を形成するイオン注入方法について説明するものとする。
【００２０】
第１実施例に係るイオン注入方法では、先ず公知の技術を用いてシリコン基板１０に各トランジスタを分離するための溝型素子分離１２を形成する。続いて、素子分離１２が形成されたシリコン基板１０の上面に、5〜20nm程度の膜厚を有した犠牲酸化膜（図示せず）を形成する。更に、犠牲酸化膜の上面に、イオン注入防止材料膜２０として機能する酸化シリコン膜を500〜1000nm程度の厚さで堆積する。このイオン注入防止材料膜２０は、表面保護膜としても機能する。図３（Ａ）は、イオン注入防止材料膜２０が形成されたシリコン基板１０を示している。尚、犠牲酸化膜１３の形成は省略してもよい。
【００２１】
続いて、シリコン基板１０に形成されたイオン注入防止材料膜２０の上面に、ホトレジスト１４を200〜500nm程度の膜厚で形成する。このホトレジスト１４は、後述するイオン注入防止材料膜２０のエッチング時においてはエッチングマスクとして機能し、またＮ型ウェル１６を注入するときにおいてはイオン注入を防止する機能を奏する。
【００２２】
続いて、図３（Ｃ）に示すように、ホトレジスト１４のイオン注入を行う箇所に開口部１５が形成されるよう、ホトレジスト１４をホトリソグラフィーによりパターニングする。次に、開口部１５が形成されたホトレジスト１４をマスクとして、イオン注入防止材料膜２０をイオン注入に適した膜厚までエッチングにより除去する。
【００２３】
このエッチング方法としては、例えばフッ化炭素系ガスを用いたドライエッチング、または例えば弗酸を用いたウェットエッチングを用いることができる。また、本実施例では、Ｎ型ウェル１６が形成される箇所のイオン注入防止材料膜２０の膜厚が、5〜100nm程度の膜厚になるまでエッチングで除去される。これにより、図３（Ｄ）に示すように、イオン注入防止材料膜２０のイオン注入を行う箇所に開口部１８が形成される。
【００２４】
上記のようにホトレジスト１４に開口部１５が、イオン注入防止材料膜２０に開口部１８が形成されると、このホトレジスト１４及びイオン注入防止材料膜２０をマスクとしてイオン注入が行われる。本実施例では、燐イオンを注入し、これによりシリコン基板１０の開口部１５，１８と対向する位置にＮ型ウェル１６が形成される。
【００２５】
本実施例では、ホトレジスト１４とイオン注入防止材料膜２０の二つの部材が、イオン注入するときのマスクとして機能する。このため、イオン注入深さを必要とする高エネルギー注入においても、従来のようにイオン注入のマスクをホトレジスト４のみで実施していた方法に比べ、ホトレジスト１４の膜厚を薄くすることができるため、微細な活性領域を高精度に形成することが可能となる。
【００２６】
尚、本実施例によればホトレジスト１４の膜厚は薄くなるため、ホトレジスト１４の材質としてはイオン注入防止材料膜２０（酸化シリコン膜）とのエッチング選択比が大きい材料を選択することが望ましく、またエッチング条件はホトレジスト１４とイオン注入防止材料膜２０（酸化シリコン膜）とのエッチング選択比が大きい条件を選択することが望ましい。
【００２７】
次に、本発明の第２実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。尚、本実施例の説明に用いる図４において、図３に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。
【００２８】
第２実施例に係るイオン注入方法では、溝型素子分離１２が形成されたシリコン基板１０の上面に、5〜20nm程度の膜厚を有した犠牲酸化膜１３を形成する。続いて、この犠牲酸化膜１３の上面に、例えば窒化シリコンよりなるエッチングストッパ膜２１を30〜100nmの膜厚で形成する。更に、このエッチングストッパ膜２１の上面に、酸化シリコン膜を500〜1000nm程度の厚さで堆積させてイオン注入防止材料膜２０を形成する。図４（Ａ）は、イオン注入防止材料膜２０が形成された状態のシリコン基板１０を示している。
【００２９】
続いて、図４（Ｂ）に示すように、イオン注入防止材料膜２０の上面にホトレジスト１４を200〜500nm程度の膜厚で形成する。次に、図４（Ｃ）に示すように、ホトレジスト１４のイオン注入を行う箇所に開口部１５が形成されるよう、ホトレジスト１４をホトリソグラフィーによりパターニングする。次に、開口部１５が形成されたホトレジスト１４をマスクとして、イオン注入防止材料膜２０をエッチングにより除去する。
【００３０】
このエッチング方法としては、例えばフッ化炭素系ガスを用いたドライエッチング、または例えば弗酸を用いたウェットエッチングを用いることができる。また、本実施例ではこのフッ化炭素系ガスを用いたドライエッチングでは除去されない材料よりエッチングストッパ膜２１が形成されている。よって、イオン注入防止材料膜２０が除去され、エッチングストッパ膜２１が露出した状態でエッチングは終了する。図４（Ｄ）は、イオン注入防止材料膜２０がエッチングにより除去され、これにより平面視で開口部１５と同一形状の開口部１８が形成された状態を示している。
【００３１】
上記のようにホトレジスト１４に開口部１５が、イオン注入防止材料膜２０に開口部１８が形成されると、このホトレジスト１４及びイオン注入防止材料膜２０をマスクとしてイオン注入が行われ、シリコン基板１０の開口部１５，１８と対向する位置にＮ型ウェル１６が形成される。
【００３２】
本実施例においても、ホトレジスト１４とイオン注入防止材料膜２０の二つの部材が、イオン注入するときのマスクとして機能する。このため、イオン注入深さを必要とする高エネルギー注入においても、従来のようにイオン注入のマスクをホトレジスト４のみで実施していた方法に比べ、ホトレジスト１４の膜厚を薄くすることができるため、微細な活性領域を高精度に形成することが可能となる。また、エッチングストッパ膜２１は、シリコン基板１０の表面を保護する機能を奏するため、犠牲酸化膜１３のみによるシリコン基板１０の表面保護に比べ、より確実にシリコン基板１０の表面を保護することができる。
【００３３】
次に、本発明の第３実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。尚、本実施例の説明以下の説明に用いる各図において、図３及び図４に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。
【００３４】
本実施例に係るイオン注入方法は、ホトレジスト１４に開口部１５を形成し、イオン注入防止材料膜２０に開口部１８を形成するまでの工程（図３（Ａ）〜（Ｄ）に示す工程）は、第１実施例に係るイオン注入方法と同一である。図５（Ａ）は、第１実施例に係るイオン注入装置の説明に用いた図３（Ｄ）と同一である。本実施例では、この図５（Ａ）に示す以降の工程が第１実施例に係るイオン注入方法と異なっている。
【００３５】
図５（Ａ）に示すシリコン基板１０に対し、本実施例では、先ずホトレジスト１４（第１のホトレジスト）を除去する処理を行う。このホトレジスト１４の除去は、例えば酸素系ガスを用いたアッシングまたは例えば過酸化水素と硫酸の混合液を用いたウェットエッチングにより行うことができる。図５（Ｂ）は、ホトレジスト１４が除去された状態を示している。この時、シリコン基板１０上には、イオン注入防止材料膜２０のみが形成された状態となっている。
【００３６】
続いて、イオン注入防止材料膜２０が形成されたシリコン基板１０の上部には、図５（Ｃ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト２２（第２のホトレジスト）が形成される。ここで形成されるホトレジスト２２の膜厚は任意に設定することが可能であり、よってイオン注入条件により決定することができる。
【００３７】
続いて、ホトレジスト２２のイオン注入を行う箇所（イオン注入防止材料膜２０に形成されている開口部１８）に開口部２３が形成されるよう、ホトレジスト２２をホトリソグラフィーによりパターニングする。図５（Ｄ）は、ホトレジスト２２に開口部２３が形成された状態を示している。この開口部２３を形成することにより、イオン注入防止材料膜２０のＮ型ウェル１６の形成位置と対向する位置は露出した状態となる。
【００３８】
上記のようにホトレジスト２２に開口部２３が形成されると、イオン注入防止材料膜２０及びホトレジスト２２をマスクとしてイオン注入が行われ、シリコン基板１０の開口部１８，２３と対向する位置にＮ型ウェル１６が形成される。
【００３９】
本実施例に係るイオン注入方法によれば、前記した実施例に係る効果に加え、ホトレジスト２２の膜厚は任意に設定することが可能であるため、イオン注入深さ（イオン注入のエネルギー）に応じて、イオン注入を防止するマスク（イオン注入防止材料膜２０とホトレジスト２２）の厚さを調整することが可能となる。
【００４０】
次に、本発明の第４実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００４１】
本実施例に係るイオン注入方法は、基本的には図５を用いて説明した第３実施例に係るイオン注入方法と同じ工程を有している。しかしながら、第３実施例ではイオン注入防止材料膜２０に形成された開口部１８がＮ型ウェル１６の形成領域に対応した大きさとされていたのに対し、本実施例では開口部１８の大きさ（図６（Ｄ）に矢印Ｗ１で示す）はＮ型ウェル１６の形成領域（図６（Ｄ）に矢印Ｗ２で示す）よりも広く設定されている点で相違する（Ｗ１>Ｗ２）。以下、具体的な注入方法について説明する。
【００４２】
本実施例においても、ホトレジスト１４に開口部１５を形成し、イオン注入防止材料膜２０に開口部１８を形成するまでの工程（図３（Ａ）〜（Ｄ）に示す工程）は、第１実施例に係るイオン注入方法と同一である。本実施例では、図６（Ａ）に示すシリコン基板１０に対しアッシングまたはウェットエッチングを行い、ホトレジスト１４（第１のホトレジスト）を除去する。これにより、シリコン基板１０は、図６（Ｂ）に示すように、イオン注入防止材料膜２０のみがシリコン基板１０上に形成された状態となる。
【００４３】
続いて、イオン注入防止材料膜２０が形成されたシリコン基板１０の上部には、図６（Ｃ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト１４（第２のホトレジスト）が形成される。
【００４４】
続いて、図６（Ｄ）に示すように、ホトレジスト２２のイオン注入を行う箇所に開口部１８Ａを形成する。この開口部１８Ａは、ホトレジスト２２をホトリソグラフィーによりパターニングすることにより形成される。この際、開口部１８Ａの大きさＷ２はＮ型ウェル１６の形成領域に対応した大きさとされており、開口部１８の大きさＷ１よりは狭くなっている（Ｗ１>Ｗ２）。
【００４５】
上記のようにホトレジスト２２に開口部１８Ａが形成されると、イオン注入防止材料膜２０及びホトレジスト２２をマスクとしてイオン注入が行われ、シリコン基板１０の開口部１８Ｂと対向する位置にＮ型ウェル１６が形成される。
【００４６】
本実施例のように、イオン注入防止材料膜２０に形成される開口部１８と、ホトレジスト２２に形成される開口部１８Ａは、必ずしも同じ大きさにする必要はなく、異なる大きさとすることが可能である。本実施例の構成によれば、イオン注入防止材料膜２０に開口部１８を形成する際に用いるマスク（パターニング用のマスク）を、開口部１８よりも狭いＮ型ウェル１６を形成する場合には共用することができる。即ち、開口部１８をＮ型ウェル１６の広さと同一とした場合には、Ｎ型ウェル１６の広さに応じて多数のパターニング用マスクが必要となるが、本実施例ではその数を低減することができる。
【００４７】
次に、本発明の第５実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００４８】
本実施例に係るイオン注入方法は、基本的には図６を用いて説明した第４実施例に係るイオン注入方法と同じ工程を有している。しかしながら、第４実施例ではイオン注入処理を行う前にイオン注入防止材料膜２０の膜厚を調整する処理は行わないのに対し、本実施例では開口部１８Ａから露出したイオン注入防止材料膜２０をパターニングすることにより、開口部１８を形成したときのイオン注入防止材料膜２０の膜厚（予備膜厚）に対し、イオン注入を行うときのイオン注入防止材料膜２０の膜厚をイオン注入に適した膜厚まで薄くしたことを特徴とするものである。以下、具体的な注入方法について説明する。
【００４９】
本実施例においても、ホトレジスト１４に開口部１５を形成し、イオン注入防止材料膜２０に開口部１８を形成し、その後にホトレジスト１４をアッシングにより除去するまでの工程（図３（Ａ）〜（Ｄ）及び図６（Ａ），（Ｂ）に示す工程）は、第４実施例に係るイオン注入方法と同一である。
【００５０】
図７（Ａ）は、ホトレジスト１４をアッシングにより除去されたシリコン基板１０を示している。この状態において、イオン注入防止材料膜２０には開口部１８が形成されており、この開口部１８の底部には所定の膜厚（以下、この膜厚を予備膜厚という）を有した部分が残された状態となっている。
【００５１】
続いて、イオン注入防止材料膜２０が形成されたシリコン基板１０の上部には、図７（Ｂ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト１４（第２のホトレジスト）が形成される。
【００５２】
続いて、図７（Ｃ）に示すように、ホトレジスト２２のイオン注入を行う箇所に開口部１８Ａを形成する。この開口部１８Ａは、ホトレジスト２２をホトリソグラフィーによりパターニングすることにより形成する。この際、開口部１８Ａの大きさＷ２はＮ型ウェル１６の形成領域に対応した大きさとされており、開口部１８の大きさＷ１よりは狭くなっている（Ｗ１>Ｗ２）。
【００５３】
上記のようにホトレジスト２２に開口部１８Ａが形成されると、例えばフッ化炭素系ガスを用いたドライエッチングまたは例えば弗酸を用いたウェットエッチングにより、Ｎ型ウェル１６を形成をする箇所の上部におけるイオン注入防止材料膜２０（酸化シリコン膜）を10nm程度になるまで除去する。
【００５４】
これにより、イオン注入防止材料膜２０のＮ型ウェル１６が形成される位置には段差部２４が形成される。この段差部２４が形成されると、その後にイオン注入防止材料膜２０及びホトレジスト２２をマスクとしてイオン注入が行われ、シリコン基板１０の開口部１８，２３と対向する位置にＮ型ウェル１６が形成される。
【００５５】
本実施例によれば、前記した第４実施例の効果に加え、イオン注入防止材料膜２０に段差部２４が形成されるため、この段差部２４の厚さ制御を行うことにより、Ｎ型ウェル１６を精度よく形成することができる。特に、本実施例では、段差部２４はイオン注入を行う直前の工程で形成されるため、その膜厚精度は高い。このため、イオン注入において形成されるＮ型ウェル１６の精度を高めることができる。
【００５６】
尚、ホトレジスト２２は段差被覆率の大きい材料が望ましい。また、Ｎ型ウェル１６を形成する近傍においてはホトレジスト２２は開口部１８内にも位置し膜厚が厚くなるため、未露光部が溶解するネガレジストの使用が望ましい。
【００５７】
次に、本発明の第６実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。尚、以下説明する第６実施例以降の各実施例では、シリコン基板１０の図中左側に位置する１対の素子分離１２間にＰ型ウェル２６を形成する方法について説明するものとする。
【００５８】
図８（Ａ）は、図３（Ａ）〜（Ｄ）を用いて説明した第１実施例に係るイオンの注入方法によりイオン注入防止材料膜２０に開口部１８を形成し、その後にホトレジスト１４をアッシングにより除去した状態を示している。尚、図３（Ｅ）に示すように、シリコン基板１０にＮ型ウェル１６が形成されている場合においても、以下説明する実施例は適用可能なものである。
【００５９】
第８実施例に係るイオン注入方法では、先ずシリコン基板１０に形成されているイオン注入防止材料膜２０の上面に、図８（Ｂ）に示すように、ホトレジスト１４を200〜500nm程度の膜厚で形成する。このホトレジスト１４は、後述するイオン注入防止材料膜２０のエッチング時においてはエッチングマスクとして機能し、またＰ型ウェル２６を注入するときにおいてはイオン注入を防止する機能を奏する。
【００６０】
続いて、図８（Ｃ）に示すように、ホトレジスト１４のイオン注入を行う箇所に開口部２５が形成されるよう、ホトレジスト１４をホトリソグラフィーによりパターニングする。次に、開口部２５が形成されたホトレジスト１４をマスクとして、イオン注入防止材料膜２０をイオン注入に適した膜厚までエッチングにより除去する。
【００６１】
このエッチング方法としては、例えばフッ化炭素系ガスを用いたドライエッチング、または例えば弗酸を用いたウェットエッチングを用いることができる。また、本実施例においても、Ｐ型ウェル２６が形成される箇所のイオン注入防止材料膜２０の膜厚が、5〜100nm程度の膜厚になるまでエッチングで除去される。これにより、図８（Ｄ）に示すように、イオン注入防止材料膜２０のイオン注入を行う箇所に開口部２７が形成される。
【００６２】
上記のようにホトレジスト１４に開口部２５が、イオン注入防止材料膜２０に開口部２７が形成されると、このホトレジスト１４及びイオン注入防止材料膜２０をマスクとしてイオン注入が行われる。本実施例では、砒素イオンを注入し、これによりシリコン基板１０の開口部２５，２７と対向する位置にＰ型ウェル２６が形成される。
【００６３】
本実施例では、前記した第１実施例の効果に加え、予めシリコン基板１０にイオン注入防止材料膜２０が形成されているため、これを利用してＰ型ウェル２６の形成処理を行うことができる。このため、イオン注入毎にイオン注入防止材料膜２０の膜除去を行う必要がなく工数の削減をすることができ、またシリコン基板１０の表面を露出することなく複数のイオン注入を行うことができるため、シリコン基板１０の表面に損傷を与えて素子の特性を悪化させることを防止できる。
【００６４】
尚、本実施例においても、第１実施例と同様にホトレジスト１４の膜厚は薄くなるため、ホトレジスト１４の材質としてはイオン注入防止材料膜２０（酸化シリコン膜）とのエッチング選択比が大きい材料を選択することが望ましく、またエッチング条件はホトレジスト１４とイオン注入防止材料膜２０（酸化シリコン膜）とのエッチング選択比が大きい条件を選択することが望ましい。
【００６５】
次に、本発明の第７実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００６６】
図９（Ａ）は、図４（Ａ）〜（Ｄ）を用いて説明した第２実施例に係るイオンの注入方法によりイオン注入防止材料膜２０に開口部１８を形成し、その後にホトレジスト１４をアッシングにより除去した状態を示している。尚、図４（Ｅ）に示すように、シリコン基板１０にＮ型ウェル１６が形成されている場合においても、以下説明する実施例は適用可能なものである。
【００６７】
第７実施例に係るイオン注入方法では、溝型素子分離１２，犠牲酸化膜１３，イオン注入防止材料膜２０（開口部１８が形成されている）が形成されたシリコン基板１０の上面に、図９（Ｂ）に示すように、ホトレジスト１４を200〜500nm程度の膜厚で形成する。次に、図９（Ｃ）に示すように、ホトレジスト１４のイオン注入を行う箇所に開口部２５が形成されるよう、ホトレジスト１４をホトリソグラフィーによりパターニングする。次に、開口部２５が形成されたホトレジスト１４をマスクとして、イオン注入防止材料膜２０をエッチングにより除去する。
【００６８】
このエッチング方法としては、第２実施例と同様に例えばフッ化炭素系ガスを用いたドライエッチング、または例えば弗酸を用いたウェットエッチングを用いることができる。また、本実施例ではこのフッ化炭素系ガスを用いたドライエッチングでは除去されない材料よりエッチングストッパ膜２１が形成されている。よって、イオン注入防止材料膜２０が除去され、エッチングストッパ膜２１が露出した状態でエッチングは終了する。図９（Ｄ）は、イオン注入防止材料膜２０がエッチングにより除去され、これにより平面視で開口部２５と同一形状の開口部２７が形成された状態を示している。
【００６９】
上記のようにホトレジスト１４に開口部２５が、イオン注入防止材料膜２０に開口部２７が形成されると、このホトレジスト１４及びイオン注入防止材料膜２０をマスクとしてイオン注入が行われ、シリコン基板１０の開口部２５，２７と対向する位置にＰ型ウェル２６が形成される。
【００７０】
本実施例においても、前記した第２実施例の効果に加え、予めシリコン基板１０にイオン注入防止材料膜２０が形成されているため、これを利用してＰ型ウェル２６の形成処理を行うことができるため、工数の削減をすることができる。また、シリコン基板１０の表面を露出することなく複数のイオン注入を行うことができるため、シリコン基板１０の表面に損傷を与えて素子の特性を悪化させることを防止できる。
【００７１】
次に、本発明の第８実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００７２】
第８実施例に係るイオン注入方法では、先ずシリコン基板１０に形成されているイオン注入防止材料膜２０の上面に、図１０（Ｂ）に示すように、イオン注入防止材料膜２８を形成する。このイオン注入防止材料膜２８の膜厚は、例えば50〜200nmとされている。
【００７３】
このイオン注入防止材料膜２８は、平坦度を向上させるために段差被覆率の大きい材料が選定されている。具体的には、イオン注入防止材料膜２８として、例えば珪素化合物を有機溶剤に溶解したものを焼きしめて形成される酸化シリコン膜(以下SOG膜と称する)を用いる。このＳＯＧ膜よりなるイオン注入防止材料膜２８は、イオン注入防止材料膜２０上に形成され、またその表面の平坦化が行われる。図１０（Ｂ）は、シリコン基板１０上にイオン注入防止材料膜２８が形成された状態を示している。
【００７４】
続いて、このイオン注入防止材料膜２８上にホトレジスト１４が形成されると共に、図１０（Ｃ）に示すように、ホトレジスト１４のイオン注入を行う箇所に開口部２５が形成されるよう、ホトレジスト１４をホトリソグラフィーによりパターニングする。次に、開口部２５が形成されたホトレジスト１４をマスクとして、イオン注入防止材料膜２８及びイオン注入防止材料膜２０のパターニングを行う。このパターニングは、例えばフッ化炭素系ガスを用いたドライエッチングまたは例えば弗酸を用いたウェットエッチングを用い、イオン注入防止材料膜２０のＰ型ウェル２６を形成する箇所の上の膜厚が、イオン注入条件を加味した任意の膜厚となるまで行われる。
【００７５】
上記のようにホトレジスト１４に開口部２５が、イオン注入防止材料膜２８に開口部２７が形成されると、このホトレジスト１４及びイオン注入防止材料膜２８をマスクとしてイオン注入が行われる。本実施例でも砒素イオンを注入し、これによりシリコン基板１０の開口部２５，２７と対向する位置にＰ型ウェル２６が形成される。
【００７６】
本実施例では、イオン注入防止材料膜２８として段差被覆率の大きい材料を用いているため、ホトレジスト１４のパターニングの精度を向上させて、不純物領域の深さの精度を向上させることが可能となる。尚、SOG膜よりなるイオン注入防止材料膜２８の平坦化させる方法として、50〜200nm過剰に形成した後に、例えば酸化シリコンスラリーを用いた化学的機械的研磨を行うこととし、これによりイオン注入防止材料膜２８及びホトレジスト１４の表面の平坦度を更に向上させてもよい。また、使用するホトレジスト１４は膜厚の薄いものを使用するために、イオン注入防止材料膜２８（酸化シリコン膜）とのエッチング選択比が大きい材料を、エッチング条件はホトレジスト１４とイオン注入防止材料膜２８（酸化シリコン膜）とのエッチング選択比が大きい条件を選択することが望ましい。
【００７７】
次に、本発明の第９実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００７８】
前記した第８実施例では、イオン注入防止材料膜２８をパターニングするのに用いたホトレジスト１４をそのままＰ型ウェル２６を形成するためのマスクとしても用いた例を示したが、Ｐ型ウェル２６の注入条件によってはホトレジスト１４をそのまま用いることができない場合がある。本実施例では、このような場合におけるイオンの注入方法に関するものである。
【００７９】
図１１（Ａ）は、第８実施例で示した図１０（Ｄ）と等価の図である。この状態より本実施例では、イオン注入防止材料膜２８上のホトレジスト１４を、例えば酸素系ガスを用いたアッシングまたは過酸化水素と硫酸の混合液を用いたウェットエッチングにより除去する。図１１（Ｂ）は、ホトレジスト１４を除去した状態を示している。この時、シリコン基板１０上には、イオン注入防止材料膜２８のみが形成された状態となっている。
【００８０】
続いて、イオン注入防止材料膜２８が形成されたシリコン基板１０の上部には、図１１（Ｃ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト２２（第２のホトレジスト）が形成される。ここで形成されるホトレジスト２２の膜厚は任意に設定することが可能であり、よってイオン注入条件により決定することができる。
【００８１】
続いて、ホトレジスト２２のイオン注入を行う箇所（イオン注入防止材料膜２８に形成されている開口部２７）に開口部２３が形成されるよう、ホトレジスト２２をホトリソグラフィーによりパターニングする。図１１（Ｄ）は、ホトレジスト２２に開口部２３が形成された状態を示している。この開口部２３を形成することにより、イオン注入防止材料膜２０のＰ型ウェル２６の形成位置と対向する位置は露出した状態となる。
【００８２】
上記のようにホトレジスト２２に開口部２３が形成されると、イオン注入防止材料膜２８及びホトレジスト２２をマスクとしてイオン注入が行われ、シリコン基板１０の開口部２３，２７と対向する位置にＰ型ウェル２６が形成される。
【００８３】
本実施例に係るイオン注入方法によれば、前記した実施例に係る効果に加え、ホトレジスト２２の膜厚は任意に設定することが可能であるため、イオン注入深さ（イオン注入のエネルギー）に応じて、イオン注入を防止するマスク（イオン注入防止材料膜２０とホトレジスト２２）の厚さを調整することが可能となる。また、イオン注入防止材料膜２８に開口部２７を形成するために用いるホトレジスト１４と、イオン注入時に使用するホトレジスト２２を異なる材料とすることができるため、イオン注入条件に適合したホトレジスト２２を選定することが可能となる。
【００８４】
次に、本発明の第１０実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００８５】
本実施例においても、イオン注入防止材料膜２８に開口部２７を形成するために用いるホトレジスト１４と、イオン注入時に使用するホトレジスト２２を異なる材料としたことを特徴とするものである。
【００８６】
図１２（Ａ）は、第８実施例で示した図１０（Ｄ）と等価の図である。この状態より本実施例においても、イオン注入防止材料膜２８上のホトレジスト１４を、例えば酸素系ガスを用いたアッシングまたは過酸化水素と硫酸の混合液を用いたウェットエッチングにより除去する。図１２（Ｂ）はホトレジスト１４を除去した状態を示しており、この状態ではシリコン基板１０上にイオン注入防止材料膜２８のみが形成されている。
【００８７】
続いて、イオン注入防止材料膜２８が形成されたシリコン基板１０の上部には、図１２（Ｃ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト２２（第２のホトレジスト）が形成される。
【００８８】
続いて、図１２（Ｄ）に示すように、イオン注入防止材料膜２８のイオン注入を行う箇所に開口部１８Ｂを形成する。この開口部１８Ｂは、イオン注入防止材料膜２８をホトリソグラフィーによりパターニングすることにより形成される。この際、開口部１８Ｂの大きさＷ２はＰ型ウェル２６の形成領域に対応した大きさとされており、開口部２７の大きさＷ３よりは狭くなっている（Ｗ３>Ｗ２）。
【００８９】
上記のようにイオン注入防止材料膜２８に開口部１８Ｂが形成されると、イオン注入防止材料膜２８及びホトレジスト２２をマスクとしてイオン注入が行われ、シリコン基板１０の開口部１８Ｂと対向する位置にＰ型ウェル２６が形成される。
【００９０】
本実施例の構成によれば、前記した第４実施例と同様にイオン注入防止材料膜２８に開口部２７を形成するのに用いるパターニング用マスクの数を低減することができる。また、第９実施例と同様に、イオン注入防止材料膜２８に開口部２７を形成するために用いるホトレジスト１４と、イオン注入時に使用するホトレジスト２２を異なる材料とすることができるため、イオン注入条件に適合したホトレジスト２２を選定することが可能となる。
【００９１】
次に、本発明の第１１実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００９２】
本実施例では、イオン注入防止材料膜２０に段差を形成することにより、注入深さの異なる不純物領域２６，３１を形成することを特徴とするものである。図１３（Ａ）は、シリコン基板１０上に開口部２９が形成されたイオン注入防止材料膜２０と、開口部２５が形成されたホトレジスト１４とが積層された状態を示している。この状態より、先ずイオン注入防止材料膜２０上のホトレジスト１４を、例えば酸素系ガスを用いたアッシングまたは過酸化水素と硫酸の混合液を用いたウェットエッチングにより除去する。図１３（Ｂ）はホトレジスト１４を除去した状態を示しており、この状態ではシリコン基板１０上にイオン注入防止材料膜２０のみが形成されている。
【００９３】
ここで、イオン注入防止材料膜２０の形状に注目すると、開口部２９の形成位置におけるイオン注入防止材料膜２０の膜厚Ｈ１は、開口部２９が形成されていない位置におけるイオン注入防止材料膜２０の膜厚Ｈ２に対して薄くなっている（Ｈ１<Ｈ２）。よって、イオン注入防止材料膜２０は、開口部２９の形成位置と他の部分との間に段差が形成された構成とされている。
【００９４】
続いて、イオン注入防止材料膜２０が形成されたシリコン基板１０の上部には、図１３（Ｃ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト２２（第２のホトレジスト）が形成される。
【００９５】
続いて、図１２（Ｄ）に示すように、イオン注入防止材料膜２８のイオン注入を行う箇所に開口部３０を形成する。この開口部３０は、イオン注入防止材料膜２８をホトリソグラフィーによりパターニングすることにより形成される。この際、開口部３０はイオン注入防止材料膜２０の膜厚がＨ１である部分と対向する位置においては全てが除去され、イオン注入防止材料膜２０の膜厚がＨ２である部分については一部が除去される。これにより、イオン注入防止材料膜２０の膜厚がＨ２である部分には、所定形状のホトレジスト２２（特に、図中に符号２２Ａで示す）が形成される。
【００９６】
上記のようにホトレジスト２２に開口部３０が形成されると、ホトレジスト２２及びイオン注入防止材料膜２０をマスクとしてイオン注入が行われ、シリコン基板１０のイオン注入防止材料膜２０の膜厚がＨ１である領域にはＰ型ウェル２６が形成され、イオン注入防止材料膜２０の膜厚がＨ２である領域でホトレジスト２２が形成されていない領域にはＰ型ウェル３１が形成される。このイオン注入防止材料膜２０の膜厚（Ｈ１，Ｈ２）の相違より、Ｐ型ウェル３１の深さはＰ型ウェル２６よりも浅くなっている。このＰ型ウェル３１は、ホトレジスト２２Ａの形成位置にゲートを形成することにより、ソース，ドレインとして機能させることも可能である。このように本実施例によれば、１回のイオン注入処理により、深さの異なるＰ型ウェル２６，３１を形成することが可能となる。
【００９７】
次に、本発明の第１２実施例に係る半導体装置の製造方法（イオンの注入方法）について説明する。
【００９８】
本実施例に係るイオンの注入方法は、基本的には前記した第１０実施例に係るイオンの注入方法と同一である。しかしながら、第１０実施例で示したイオン注入防止材料膜２０は段差部が１段であったのに対し、本実施例ではイオン注入防止材料膜２０に複数の段差部３３，３４を形成したことを特徴とするものである。
【００９９】
図１４（Ａ）に示すシリコン基板１０は、第１１実施例の説明で用いた図１３（Ｂ）と等価の状態であり、シリコン基板１０上にイオン注入防止材料膜２０のみが形成されている。よって、開口部２９の形成位置におけるイオン注入防止材料膜２０の膜厚Ｈ１は、開口部２９が形成されていない位置におけるイオン注入防止材料膜２０の膜厚Ｈ２に対して薄くなっており（Ｈ１<Ｈ２）、よって開口部２９の形成位置と他の部分との間に段差が形成された構成とされている。
【０１００】
続いて、イオン注入防止材料膜２０が形成されたシリコン基板１０の上部には、図１４（Ｂ）に示すように、新たにイオン注入条件を加味した膜厚（例えば、200〜500nm）のホトレジスト２２（第２のホトレジスト）が形成される。
【０１０１】
続いて、図１４（Ｃ）に示すように、イオン注入防止材料膜２８のイオン注入を行う箇所に開口部３０を形成する。この時、開口部３０はイオン注入防止材料膜２０の膜厚がＨ２である領域の一部に形成される。
【０１０２】
このように開口部３０が形成されると、この開口部３０が形成されたホトレジスト２２をマスクとして、イオン注入防止材料膜２０に対し、例えばフッ化炭素系ガスを用いたドライエッチングまたは例えば弗酸を用いたウェットエッチングが実施され、Ｐ型ウェル３６を形成する所定箇所の上のイオン注入防止材料膜２０（酸化シリコン膜）をイオン注入条件を加味した任意の膜厚になるまで除去する。これにより、イオン注入防止材料膜２０には、図１４（Ｄ）に示すように膜厚Ｈ３を有した段差部３３が形成される。
【０１０３】
続いて、開口部３２が形成されているホトレジスト２２をアッシングにより除去する。図１５（Ａ）は、ホトレジスト２２を除去したシリコン基板１０を示している。同図に示すように、イオン注入防止材料膜２０は、膜厚がＨ１である開口部２９の形成位置、膜厚がＨ３の段差部３３の形成位置、および膜厚がＨ２の領域の３つの高さの異なる面を有した構造とされている。
【０１０４】
この図１４（Ｂ）〜図１５（Ａ）に示す工程を繰り返し実施することにより、イオン注入防止材料膜２０に複数の段差部を形成することができる。本実施例では図１４（Ｂ）〜図１５（Ａ）に示す工程を２回繰り返し実施することにより、図１５（Ｂ）に示すように、膜厚がＨ１である開口部２９の形成領域、膜厚がＨ３の段差部３３の形成領域、膜厚がＨ４の段差部３４の形成領域、および膜厚がＨ２の領域の３つの高さの異なる面をイオン注入防止材料膜２０に形成した構造とした。
【０１０５】
続いて、上記のように形成されたイオン注入防止材料膜２０及びホトレジスト２２をマスクとしてイオン注入が行われ、これによりシリコン基板１０には、深さの異なるＰ型ウェル２６，３６，３７，３８が形成される。このように、本実施例によっても、１回のイオン注入処理により、深さの異なるＰ型ウェル２６，３６，３７，３８を形成することが可能となる。よって、少ない工程で異なる深さを有するＰ型ウェル２６，３６，３７，３８（不純物領域）を有する複雑な構成の半導体装置を容易に製造することができる。また、シリコン基板１０の表面を露出することなく複数のイオン注入を行うことができるため、シリコン基板１０の表面に損傷を与えて素子の特性を悪化させることを防止できる。
【０１０６】
以上の説明に関し、更に以下の項を開示する。
（付記１）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記２）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜を前記エッチングストッパ膜が露出するまで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記３）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所が開口するように前記第１のホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記４）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所よりも広く開口するように前記第１のホトレジストをパターニングする工程と、
前記第１のホトレジストをマスクとして前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記５）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上に第１のホトレジストを形成する工程と、
イオン注入箇所よりも広く開口するように前記第１のホトレジストをパターニングする工程と、
前記第１のホトレジストをマスクとして前記イオン注入防止材料膜を予備膜厚まで除去する工程と、
前記第１のホトレジストを除去する工程と、
前記イオン注入防止材料膜上に第２のホトレジストを形成する工程と、
前記イオン注入箇所が開口するように前記第２のホトレジストをパターニングする工程と、
パターニングされた前記第２のホトレジストをマスクとして前記イオン注入防止材料膜を前記予備膜厚よりも薄いイオン注入に適した膜厚まで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記６）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上に高段差被覆率材料からなるイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する工程と、
イオン注入箇所が開口するように前記ホトレジストをパターニングする工程と、
前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記７）
半導体基板に不純物領域をイオン注入方法によって選択的に形成する半導体装置の製造方法において、
前記半導体基板上にイオン注入防止材料膜を形成する工程と、
前記イオン注入防止材料膜上にホトレジストを形成する第１工程と、イオン注入箇所が開口するように前記ホトレジストをパターニングする第２工程と、前記イオン注入箇所の前記イオン注入防止材料膜をイオン注入に適した膜厚まで除去する第３工程を、複数の前記イオン注入箇所に実施することにより、前記イオン注入防止材料膜に段差部を形成する工程と、
前記半導体基板にイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
（付記８）
前記基板は、予め段差部が形成されたイオン注入防止材料膜が形成されていることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
（付記９）
前記イオン注入防止材料膜は、シリコン化合物または金属材料であることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１０７】
【図１】図１は、従来の一例である半導体装置の製造方法を説明するための図である（その１）。
【図２】図２は、従来の一例である半導体装置の製造方法を説明するための図である（その２）。
【図３】図３は、本発明の第１実施例である半導体装置の製造方法を説明するための図である。
【図４】図４は、本発明の第２実施例である半導体装置の製造方法を説明するための図である。
【図５】図５は、本発明の第３実施例である半導体装置の製造方法を説明するための図である。
【図６】図６は、本発明の第４実施例である半導体装置の製造方法を説明するための図である。
【図７】図７は、本発明の第５実施例である半導体装置の製造方法を説明するための図である。
【図８】図８は、本発明の第６実施例である半導体装置の製造方法を説明するための図である。
【図９】図９は、本発明の第７実施例である半導体装置の製造方法を説明するための図である。
【図１０】図１０は、本発明の第８実施例である半導体装置の製造方法を説明するための図である。
【図１１】図１１は、本発明の第９実施例である半導体装置の製造方法を説明するための図である。
【図１２】図１２は、本発明の第１０実施例である半導体装置の製造方法を説明するための図である。
【図１３】図１３は、本発明の第１１実施例である半導体装置の製造方法を説明するための図である（その１）。
【図１４】図１４は、本発明の第１２実施例である半導体装置の製造方法を説明するための図である（その１）。
【図１５】図１５は、本発明の第１２実施例である半導体装置の製造方法を説明するための図である（その２）。
【符号の説明】
【０１０８】
１０  シリコン基板
１２  素子分離
１３  犠牲酸化膜
１４  ホトレジスト
１５  開口部
１６  Ｎ型ウェル
１８，１８Ａ，１８Ｂ  開口部
２０  イオン注入防止材料膜
２１  エッチングストッパ膜
２２  ホトレジスト
２３  開口部
２４，３３，３４  段差部
２６，３１，３６  Ｐ型ウェル
２７，２９，３０，３２  開口部
２８  イオン注入防止材料膜
【図１】
2007273588.tif 000003
【図２】
2007273588.tif 000004
【図３】
2007273588.tif 000005
【図４】
2007273588.tif 000006
【図５】
2007273588.tif 000007
【図６】
2007273588.tif 000008
【図７】
2007273588.tif 000009
【図８】
2007273588.tif 000010
【図９】
2007273588.tif 000011
【図１０】
2007273588.tif 000012
【図１１】
2007273588.tif 000013
【図１２】
2007273588.tif 000014
【図１３】
2007273588.tif 000015
【図１４】
2007273588.tif 000016
【図１５】
2007273588.tif 000017