(57)【要約】【課題】拡散層とゲート電極との合わせずれ量を電気的に測定し、高精度に且つ迅速に評価できるようにする。【解決手段】半導体装置のマスクの合わせずれ量を評価する半導体評価装置は、半導体基板に選択的に形成された半導体領域Ｒ１と、該半導体領域Ｒ１の上にゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部ＧＥｘ及びＹ軸方向に配置された第２のゲート部ＧＥｙが互いに交差した交差部を有する平面十字型のゲート電極ＧＥ１と、第１の半導体領域Ｒ１におけるゲート電極ＧＥ１の下側部分を除く領域に形成され、ゲート電極ＧＥ１によって４つの拡散領域に区画された不純物拡散層Ｄ１とを有している。【選択図】図１
2007300046.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造時の露光工程におけるマスクの合わせずれ量を評価する半導体評価装置であって、
半導体基板に選択的に形成された第１の半導体領域と、
前記第１の半導体領域の上に第１のゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型の第１のゲート電極と、
前記第１の半導体領域における前記第１のゲート電極の下側部分を除く領域に形成され、前記第１のゲート電極によって４つの拡散領域に区画された第１の不純物拡散層とを備えていることを特徴とする半導体評価装置。
【請求項２】
前記第１の半導体領域の外側に形成され、前記第１の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された複数の測定用パッドをさらに備えていることを特徴とする請求項１に記載の半導体評価装置。
【請求項３】
前記第１の不純物拡散層の各拡散領域のうち前記第１のゲート部を挟んで隣接し且つＹ軸の正方向側の２つの拡散領域は、ソース端子と接続され、
前記第１の不純物拡散層の各拡散領域のうち前記第１のゲート部を挟んで隣接し且つＹ軸の負方向側の２つの拡散領域は、ドレイン端子と接続されることを特徴とする請求項１又は２に記載の半導体評価装置。
【請求項４】
前記第１のゲート電極は、前記交差部の中心位置が前記第１の半導体領域の中心位置からずれていることを特徴とする請求項１〜３のいずれか１項に記載の半導体評価装置。
【請求項５】
前記半導体基板に前記第１の半導体領域と素子分離領域により絶縁されて形成され、前記第１の半導体領域と同一の平面形状を有する第２の半導体領域と、
前記第２の半導体領域の上に第２のゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第３のゲート部及びＹ軸方向に配置された第４のゲート部が互いに交差した交差部を有し、前記第１のゲート電極と同一の平面形状を有する平面十字型の第２のゲート電極と、
前記第２の半導体領域における前記第２のゲート電極の下側部分を除く領域に形成され、前記第２のゲート電極によって４つの拡散領域に区画されると共に前記第１の不純物拡散層と同一の導電型を有する第２の不純物拡散層とをさらに備え、
前記第１の不純物拡散層における前記第１のゲート部を挟んで隣接する４つの拡散領域のうちのＸ軸の負方向側で且つＹ軸の正方向側の拡散領域と、前記第２の不純物拡散層における前記第３のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の負方向側で且つＹ軸の負方向側の拡散領域とはソース端子と接続され、
前記第１の不純物拡散層における前記第１のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の正方向側で且つＹ軸の正方向側の拡散領域と、前記第２の不純物拡散層における前記第３のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の正方向側で且つＹ軸の負方向側の拡散領域とはドレイン端子と接続されていることを特徴とする請求項１に記載の半導体評価装置。
【請求項６】
前記第１の不純物拡散層における前記第１のゲート部を挟んで隣接する４つの拡散領域のうちＹ軸の負方向側の拡散領域と、前記第２の不純物拡散層における前記第３のゲート部を挟んで隣接する４つの拡散領域のうちＹ軸の正方向側の拡散領域とは電気的にフローティング状態とされていることを特徴とする請求項５に記載の半導体評価装置。
【請求項７】
前記第１のゲート電極及び前記第２のゲート電極は、ぞれぞれの交差部の中心位置が前記第１の半導体領域及び前記第２の半導体領域の各中心位置からそれぞれ同一方向に且つ等しい分量だけずれていることを特徴とする請求項５又は６に記載の半導体評価装置。
【請求項８】
前記半導体領域の外側に形成され、前記第１の不純物拡散層の各拡散領域及び前記第２の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された論理回路と、
前記論理回路と配線を介してそれぞれ電気的に接続された複数の測定用パッドとをさらに備えていることを特徴とする請求項５〜７のいずれか１項に記載の半導体評価装置。
【請求項９】
半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法であって、
前記半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型のゲート電極と、前記半導体領域における前記ゲート電極の下側部分を除く領域に形成され、前記ゲート電極によって４つの拡散領域に区画された不純物拡散層とを備えており、
前記ゲート電極の交差部の中心位置を前記半導体領域の中心位置から第１のずらし量だけずらす工程（ａ）と、
前記工程（ａ）よりも後に、前記不純物拡散層の４つの拡散領域のうち、前記第１のゲート部又は前記第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第１のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第２のトランジスタとし、前記第１のトランジスタの第１の電気的特性と前記第２のトランジスタの第２の電気的特性とをそれぞれ測定する工程（ｂ）と、
前記第１の電気的特性と前記第２の電気的特性との第１の差分を算出する工程（ｃ）と、
前記工程（ｂ）よりも後に、前記ゲート電極の交差部の中心位置を前記半導体領域の中心位置から第２のずらし量だけずらす工程（ｄ）と、
前記工程（ｄ）よりも後に、前記不純物拡散層の４つの拡散領域のうち、前記第１のゲート部又は前記第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第３のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第４のトランジスタとし、前記第３のトランジスタの第３の電気的特性と前記第４のトランジスタの第４の電気的特性をそれぞれ測定する工程（ｅ）と、
前記第３の電気的特性と前記第４の電気的特性との第２の差分を算出する工程（ｆ）と、
前記第１の差分及び第１のずらし量と前記第２の差分及び第２のずらし量とから、前記マスクの実際の合わせずれ量を求める関係式を導出する工程（ｇ）と、
前記関係式を用いて、前記マスクの実際の合わせずれ量を求める工程（ｈ）とを備えていることを特徴とする評価方法。
【請求項１０】
半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法であって、
前記半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型の第１のゲート電極と、前記半導体領域における前記ゲート電極の下側部分を除く領域に形成され、前記ゲート電極によって４つの拡散領域に区画された不純物拡散層とを備えており、
前記不純物拡散層の４つの拡散領域のうち、前記第１のゲート部又は前記第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第１のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第２のトランジスタとし、前記ゲート電極を所定量だけずらした際の前記第１のトランジスタの第１の電気的特性と前記第２のトランジスタの第２の電気的特性との第１の差分をシミュレーションすることにより、前記マスクの実際の合わせずれ量を求める関係式を導出する工程（ａ）と、
前記工程（ａ）よりも後に、前記不純物拡散層の４つの拡散領域のうち、前記第１のゲート部又は前記第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第３のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第４のトランジスタとし、前記第３のトランジスタの第１の電気的特性と前記第４のトランジスタの第２の電気的特性をそれぞれ測定する工程（ｂ）と、
前記第１の電気的特性と前記第２の電気的特性との第２の差分を算出する工程（ｃ）と、
前記第２の差分を前記関係式に適用することにより、前記マスクの実際の合わせずれ量を求める工程（ｄ）とを備えていることを特徴とする評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造工程におけるマスクの合わせずれ量を電気的に評価する半導体評価装置及びそれを用いた評価方法に関する。
【背景技術】
【０００２】
近年の大規模集積回路（Large Scale Integrated Circuit：ＬＳＩ）の高性能化及び高集積化に伴ない、半導体基板上に形成される素子のパターン寸法及びライン同士の間隔がますます微細化し且つ狭小化している。これらの微細パターンは、リソグラフィ工程において複数のマスクを用いて半導体基板上に転写される。ところが、複数のマスクを用いることにより、各マスクレイヤ間において、マスクの合わせずれが生じる。合わせずれが規格値よりも大きい場合は、ショート又はオープン不良が発生して製造歩留まりの低下等を引き起こす。また、合わせずれが規格値に収まる場合であっても、トランジスタ特性を変動させる原因となり、回路特性の不良等を引き起こす。特に、スタティックランダムアクセスメモリ（Static Random Access Memory:ＳＲＡＭ）は、各社がコスト競争力を高めるために、１データ当たりのパターン面積（セル面積）を最小化している上に、ＳＲＡＭセル内のトランジスタ特性がばらつくと特性不良を引き起こすため、マスクの合わせずれ量を正確に把握し、合わせずれによるトランジスタの特性変動に対してマージンを持つ設計をすることが重要である。
【０００３】
従来、マスクの合わせずれの評価は半導体チップの隅部等に配置された平面四角形状等の平面パターンを有する合わせずれ評価パターンを用いて光学的な手法により評価している。この際、従来の手法では、評価コストを抑えるために、通常は全ウエハを評価することなくスポット的に、例えば、１ロットに２５枚のウエハを含む場合には、そのうちの最初に処理する１ウエハだけの評価を行なっている。従来の光学的な合わせずれの評価手法は、評価したいマスク工程の直後でしか評価を行なうことができず、該マスク工程を過ぎると後からは評価することができない。従って、例えば不良が多発したウエハの原因の解析を行なう際に、合わせずれによる不良か否かを解析することができない。また、従来の合わせずれの評価パターンは半導体チップの４つの隅部に配置されるため、チップのより内側部分に生じる合わせずれを評価することができない。
【０００４】
これらの光学的な合わせずれ評価手法の課題、すなわち、後追い解析ができない、また半導体チップの任意の位置で評価できないという課題を解決するために、合わせずれ量を電気的に評価する手法がいくつか提案されている。これらは、主に、拡散層とコンタクトとの合わせずれ、ゲート電極とコンタクトとの合わせずれ又は金属配線とヴィアとの合わせずれを評価する手法であり、トランジスタ特性に大きな影響を与える拡散層とゲート電極との合わせずれ量を電気的に評価する手法に関する報告はほとんどなされていない。
【０００５】
拡散層とゲート電極との合わせずれ量を電気的に評価する手法には、例えば、下記の非特許文献１に報告されている。ここでは、測定精度は３σ（σは標準偏差）で６．５ｎｍであり、光学的な手法が３σで３ｎｍ程度であることを考えると十分な精度とはいえない。さらに、従来は、縦方向の合わせずれ量と横方向の合わせずれ量とを評価するには、縦方向の合わせずれ評価パターンと横方向の合わせずれ評価パターンとを別々に容易する必要がある。このように、方向によって評価パターンのレイアウトが異なると、評価素子の電気的特性が異なるおそれがあり、１種類の評価パターンで縦方向と横方向とを同時に測定できることが望ましい。
【０００６】
電気的に測定可能な合わせずれ評価パターンは、Test Element Group（ＴＥＧ）と呼ばれる一連のテスト素子群と共にウエハ上のスクライブレーン等に配置され、不良解析を始め、製造工程のモニタ並びに製造技術及び設計の完成度を向上する目的で用いられる。電気的特性の測定はテスタのスイッチ機能又はオンチップ回路を利用して行なうため、光学的な方法と比べて評価時間が短いという利点もある。
【非特許文献１】IEEE Trans. on Semiconductor Manufacturing, Vol. 15, p.108-117, (2002)
【非特許文献２】IEEE J. Solid-State Circuits, Vol. 24, p.1433-1440, (1989)
【非特許文献３】Data Reduction and Error Analysis, McGraw-Hill, p.109-110, (2003)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、拡散層とゲート電極との合わせずれ量を電気的に評価することは半導体装置の歩留まりを向上させる上で重要ではあるものの、前記従来の電気的な評価方法は、測定精度が不十分であったり、縦方向と横方向との合わせずれを同一のパターンで評価することができないという問題がある。
【０００８】
本発明は、前記従来の問題を解決し、その目的は、拡散層とゲート電極との合わせずれ量を電気的に測定し、高精度に且つ迅速に評価できるようにすることにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は、ゲート電極パターンとして、縦方向と横方向とを同一のパターン、すなわち平面十字型状のゲート電極を用いる構成とする。
【００１０】
具体的に、本発明に係る半導体評価装置は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を評価する半導体評価装置を対象とし、半導体基板に選択的に形成された第１の半導体領域と、第１の半導体領域の上に第１のゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型の第１のゲート電極と、第１の半導体領域における第１のゲート電極の下側部分を除く領域に形成され、第１のゲート電極によって４つの拡散領域に区画された第１の不純物拡散層とを備えていることを特徴とする。
【００１１】
本発明の半導体評価装置によると、半導体基板に選択的に形成された第１の半導体領域と、該第１の半導体領域の上に形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部を有し、第１の半導体領域に形成された第１の不純物拡散層を４つの拡散領域に区画する平面十字型の第１のゲート電極とを備えているため、例えば第１のゲート電極をＹ軸方向にずらすと、４つの拡散領域のうちＹ軸方向に隣接する２組のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）からなるトランジスタの互いのゲート幅が異なるようになる。このゲート幅が互いに異なる２組のトランジスタの電気的特性の差分と第１のゲート電極のずらし量との相関関係からマスクの合わせずれ量を評価することができる。従って、ウエハ又はチップ上の任意の位置で、縦方向と横方向との合わせずれを同一のパターンで高精度に且つ迅速に評価することができる。
【００１２】
なお、第１の不純物拡散層の平面形状は重要ではなく、平面十字型の第１のゲート電極によって４つのトランジスタが形成されればよい。
【００１３】
さらに、電気的特性の差分は一組の拡散層、十字型ゲート電極内のＭＩＳＦＥＴに限らず、異なる十字型ゲート電極によって形成されるＭＩＳＦＥＴ間であってもよい。
【００１４】
また、トランジスタの極性は、電子をキャリアとするＮチャネル型ＭＩＳＦＥＴでもよく、正孔をキャリアとするＰチャネル型ＭＩＳＦＥＴのいずれでもよい。
【００１５】
本発明の半導体評価装置は、半導体領域の外側に形成され、第１の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された複数の測定用パッドをさらに備えていることが好ましい。
【００１６】
また、本発明の半導体評価装置において、第１の不純物拡散層の各拡散領域のうち第１のゲート部を挟んで隣接し且つＹ軸の正方向側の２つの拡散領域は、ソース端子と接続され、第１の不純物拡散層の各拡散領域のうち第１のゲート部を挟んで隣接し且つＹ軸の負方向側の２つの拡散領域は、ドレイン端子と接続されることが好ましい。
【００１７】
本発明の半導体評価装置において、第１のゲート電極は、交差部の中心位置が第１の半導体領域の中心位置からずれていることが好ましい。
【００１８】
本発明の半導体評価装置は、半導体基板に第１の半導体領域と素子分離領域により絶縁されて形成され、第１の半導体領域と同一の平面形状を有する第２の半導体領域と、第２の半導体領域の上に第２のゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第３のゲート部及びＹ軸方向に配置された第４のゲート部が互いに交差した交差部を有し、第１のゲート電極と同一の平面形状を有する平面十字型の第２のゲート電極と、第２の半導体領域における第２のゲート電極の下側部分を除く領域に形成され、第２のゲート電極によって４つの拡散領域に区画されると共に第１の不純物拡散層と同一の導電型を有する第２の不純物拡散層とをさらに備え、第１の不純物拡散層における第１のゲート部を挟んで隣接する４つの拡散領域のうちのＸ軸の負方向側で且つＹ軸の正方向側の拡散領域と、第２の不純物拡散層における第３のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の負方向側で且つＹ軸の負方向側の拡散領域とはソース端子と接続され、第１の不純物拡散層における第１のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の正方向側で且つＹ軸の正方向側の拡散領域と、第２の不純物拡散層における第３のゲート部を挟んで隣接する４つの拡散領域のうちＸ軸の正方向側で且つＹ軸の負方向側の拡散領域とはドレイン端子と接続されていることが好ましい。
【００１９】
このようにすると、第１の半導体領域及びその上に配置位置がずらされた平面十字型の第１のゲート電極からなる２組のトランジスタの電気的特性を直接に測定すると、２組のトランジスタ間にリーク電流等が生じて電気的特性の精度が低下するおそれがある。本発明においては、第１のゲート電極及び第１の半導体領域と同一の平面形状を有する第２のゲート電極及び第２の半導体領域をさらに備えているため、測定対象とする２組のトランジスタを、例えば第１のゲート電極及び第２のゲート電極を共にＹ軸の正方向に同量だけずらすと、第１の半導体領域における第１のゲート電極の第２のゲート部を挟むＹ軸の正方向側の拡散領域からなる１つのトランジスタと、第２の半導体領域における第２のゲート電極の第３のゲート部を挟むＹ軸の負方向側の拡散領域からなる１つのトランジスタとを測定することにより、第１の半導体領域及び第１のゲート電極からなる２組のトランジスタを測定する場合と等価な測定を、リーク電流等の不具合を生じることなく行なうことできる。
【００２０】
第２のゲート電極及び第２の不純物拡散層を備えている場合に、第１の不純物拡散層における第１のゲート部を挟んで隣接する４つの拡散領域のうちＹ軸の負方向側の拡散領域と、第２の不純物拡散層における第３のゲート部を挟んで隣接する４つの拡散領域のうちＹ軸の正方向側の拡散領域とは電気的にフローティング状態とされていることが好ましい。
【００２１】
第２のゲート電極及び第２の不純物拡散層を備えている場合に、第１のゲート電極及び第２のゲート電極は、ぞれぞれの交差部の中心位置が第１の半導体領域及び第２の半導体領域の各中心位置からそれぞれ同一方向に且つ等しい分量だけずれていることが好ましい。
【００２２】
第２のゲート電極及び第２の不純物拡散層を備えている場合に、本発明の半導体評価装置は、半導体領域の外側に形成され、第１の不純物拡散層の各拡散領域及び第２の不純物拡散層の各拡散領域とコンタクト及び配線を介してそれぞれ電気的に接続された論理回路と、論理回路と配線を介してそれぞれ電気的に接続された複数の測定用パッドとをさらに備えていることが好ましい。
【００２３】
本発明に係る第１の評価方法は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法を対象とし、半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型のゲート電極と、半導体領域におけるゲート電極の下側部分を除く領域に形成され、ゲート電極によって４つの拡散領域に区画された不純物拡散層とを備えており、ゲート電極の交差部の中心位置を半導体領域の中心位置から第１のずらし量だけずらす工程（ａ）と、工程（ａ）よりも後に、不純物拡散層の４つの拡散領域のうち、第１のゲート部又は第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第１のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第２のトランジスタとし、第１のトランジスタの第１の電気的特性と第２のトランジスタの第２の電気的特性とをそれぞれ測定する工程（ｂ）と、第１の電気的特性と第２の電気的特性との第１の差分を算出する工程（ｃ）と、工程（ｂ）よりも後に、ゲート電極の交差部の中心位置を半導体領域の中心位置から第２のずらし量だけずらす工程（ｄ）と、工程（ｄ）よりも後に、不純物拡散層の４つの拡散領域のうち、第１のゲート部又は第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第３のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第４のトランジスタとし、第３のトランジスタの第３の電気的特性と第４のトランジスタの第４の電気的特性をそれぞれ測定する工程（ｅ）と、第３の電気的特性と第４の電気的特性との第２の差分を算出する工程（ｆ）と、第１の差分及び第１のずらし量と第２の差分及び第２のずらし量とから、マスクの実際の合わせずれ量を求める関係式を導出する工程（ｇ）と、関係式を用いて、マスクの実際の合わせずれ量を求める工程（ｈ）とを備えていることを特徴とする。
【００２４】
第１の評価方法によると、第１のずらし量及び第２のずらし量を設定して少なくとも２回の電気的測定を行ない、測定された電気的特性の差分とずらし量とからマスクの実際の合わせずれ量を求める関係式を導出する。このため、ウエハ又はチップ上の任意の位置において、縦方向と横方向との合わせずれを同一のパターンで高精度に且つ迅速に評価することができる。
【００２５】
本発明に係る第２の評価方法は、半導体装置の製造時の露光工程におけるマスクの合わせずれ量を半導体評価装置を用いて行なう評価方法を対象とし、半導体評価装置は、半導体領域の上にゲート絶縁膜を介在させて形成され、Ｘ軸方向に配置された第１のゲート部及びＹ軸方向に配置された第２のゲート部が互いに交差した交差部を有する平面十字型の第１のゲート電極と、半導体領域におけるゲート電極の下側部分を除く領域に形成され、ゲート電極によって４つの拡散領域に区画された不純物拡散層とを備えており、不純物拡散層の４つの拡散領域のうち、第１のゲート部又は第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第１のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第２のトランジスタとし、ゲート電極を所定量だけずらした際の第１のトランジスタの第１の電気的特性と第２のトランジスタの第２の電気的特性との第１の差分をシミュレーションすることにより、マスクの実際の合わせずれ量を求める関係式を導出する工程（ａ）と、工程（ａ）よりも後に、不純物拡散層の４つの拡散領域のうち、第１のゲート部又は第２のゲート部を挟んで対向する２つの拡散領域を含むトランジスタを第３のトランジスタとし、残りの２つの拡散領域を含むトランジスタを第４のトランジスタとし、第３のトランジスタの第１の電気的特性と第４のトランジスタの第２の電気的特性をそれぞれ測定する工程（ｂ）と、第１の電気的特性と第２の電気的特性との第２の差分を算出する工程（ｃ）と、第２の差分を関係式に適用することにより、マスクの実際の合わせずれ量を求める工程（ｄ）とを備えていることを特徴とする。
【００２６】
第２の評価方法によると、ゲート電極を所定量だけずらした際の第１のトランジスタの第１の電気的特性と第２のトランジスタの第２の電気的特性との第１の差分をシミュレーションにより、マスクの実際の合わせずれ量を求める関係式をあらかじめ導出するため、その後、少なくとも１回の測定（実測）を行ない、その測定値である第２の差分を関係式に適用するだけで、マスクの実際の合わせずれ量を容易に求めることができる。
【発明の効果】
【００２７】
本発明に係る半導体評価装置及びそれを用いた評価方法によると、ウエハ上又はチップ上の任意の位置において、半導体装置の活性領域となる半導体領域とゲート電極との合わせずれ量を電気的に高精度に且つ迅速に評価することができるため、不良解析を始め、製造工程のモニタ並びに製造技術及び設計の完成度を向上することができる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
本発明の第１の実施形態に係る半導体評価装置及びそれを用いた評価方法について図面を参照しながら説明する。
【００２９】
図１は本発明の第１の実施形態に係る半導体評価装置の平面構成を示している。図１に示すように、第１の実施形態に係る半導体評価装置は、例えばシリコン（Ｓｉ）からなる半導体基板（図示せず）の上部に選択的に形成された素子分離領域１０に囲まれてなり、半導体基板であって活性領域となる平面四角形状の半導体領域Ｒ１と、該半導体領域Ｒ１の上にゲート絶縁膜（図示せず）を介在させて形成され、Ｘ軸方向に配置された第１のゲート部ＧＥｘ及びＹ軸方向に配置された第２のゲート部ＧＥｙが互いに交差した交差部を有する平面十字型のゲート電極ＧＥ１と、半導体領域Ｒ１におけるゲート電極ＧＥ１の下側部分を除く領域（ゲート電極ＧＥ１の側方に位置する領域）に形成され、ソース・ドレイン領域となる４つの拡散領域からなる不純物拡散層Ｄ１とを有している。なお、半導体領域Ｒ１の平面形状は必ずしも四角形に限定する必要はない。
【００３０】
図１においては、４つのＭＩＳＦＥＴが形成される。例えば、第１のゲート部ＧＥｘに対してＹ軸の正方向側のＭＩＳＦＥＴのゲート幅及びゲート長は、（Ｗｌ１，Ｌｇ１）であり、第１のゲート部ＧＥｘに対してＹ軸の負方向側のＭＩＳＦＥＴのゲート幅及びゲート長は、（Ｗｌ２，Ｌｇ１）である。また、第２のゲート部ＧＥｙに対してＸ軸の正方向側のＭＩＳＦＥＴのゲート幅及びゲート長は、（Ｗｔ２，Ｌｇ２）であり、第２のゲート部ＧＥｙに対してＸ軸の負方向側のＭＩＳＦＥＴのゲート幅及びゲート長は、（Ｗｔ１，Ｌｇ２）である。
【００３１】
ゲート電極ＧＥ１は、互いに交差する第１のゲート部ＧＥｘ及び第２のゲート部ＧＥｙの各端部にゲートコンタクトＧＣ１が形成されており、図示しない金属配線を介して金属パッドと接続されている。測定時には、外部の測定装置から金属パッド及び金属配線を介して各ゲートコンタクトＧＣ１にゲート電圧が印加される。なお、ゲートコンタクトＧＣ１は、第１のゲート部ＧＥｘ及び第２のゲート部ＧＥｙのうちのいずれか一方のみに設けてもよい。
【００３２】
ソース・ドレイン領域となる各不純物拡散層Ｄ１には、各拡散領域ごとにコンタクトＤＣ１、ＤＣ２、ＤＣ３、ＤＣ４が形成されており、各コンタクトＤＣ１〜ＤＣ４は金属配線により金属パッドＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４にそれぞれ接続されている。各金属パッドＭＰ１〜ＭＰ４にはソース電圧若しくはドレイン電圧が印加されるか、又は電気的に接続されないフローティング状態とされる。
【００３３】
第１の実施形態においては、図１に示すようなゲートパターンを有する半導体評価装置に対して、ゲート電極ＧＥ１を半導体領域Ｒ１の中心位置からＸ軸方向、Ｙ軸方向又はこれらを合成した斜め方向にΔＷをｎ通り（但し、ｎは２以上の整数）にずらしたｎ個の半導体評価装置を用意する。例えば、Ｙ軸方向にΔＷ＝−７０ｎｍ〜７０ｎｍまでの１０ｎｍごとにゲート電極ＧＥ１をずらした１５パターンを用意する。このとき、Ｗ＝Ｗｌ１＋Ｗｌ２とすると、各パターンのトランジスタサイズ（ゲート幅，ゲート長）は、（Ｗ／２＋ΔＷ，Ｌｇ１）、（Ｗ／２−ΔＷ，Ｌｇ１）、（Ｗｔ２，Ｌｇ２）及び（Ｗｔ１，Ｌｇ２）となる。
【００３４】
以下、前記のようなゲート電極ＧＥ１が１５通りにずれたパターンを有する複数の半導体評価装置を用いた評価方法を図２のフローチャートを参照しながら説明する。
【００３５】
まず、図２に示す工程ＳＴ０１に示すように、Ｙ軸方向の合わせずれ量を評価する場合は、第１のゲート部ＧＥｘを挟んで対向する２つのトランジスタ、すなわちトランジスタサイズが（Ｗ／２＋ΔＷ，Ｌｇ１）及び（Ｗ／２−ΔＷ，Ｌｇ１）の第１のトランジスタ及び第２のトランジスタを測定する。ここで、トランジスタサイズが（Ｗ／２＋ΔＷ，Ｌｇ１）の第１のトランジスタを測定する場合は、金属パッドＭＰ１をソース端子（又はドレイン端子）と接続し、金属パッドＭＰ２をドレイン端子（又はソース端子）と接続する。このとき、金属パッドＭＰ４は金属パッドＭＰ１と同電位とするか又はフローティングとし、金属パッドＭＰ３は金属パッドＭＰ２と同電位とするか又はフローティングとする。また、トランジスタサイズが（Ｗ／２−ΔＷ，Ｌｇ１）の第２のトランジスタを測定する場合も第１のトランジスタと同様に接続する。
【００３６】
このときの各トランジスタのドレイン飽和電流は、式（１）及び（２）で表わされる。
【００３７】
Ｉｄｓａｔ（Ｗ／２＋ΔＷ）＝ｉｄｓａｔ・Ｗ／２＋ｉｄｓａｔ・ΔＷ＋δ  …（１）  Ｉｄｓａｔ（Ｗ／２−ΔＷ）＝ｉｄｓａｔ・Ｗ／２−ｉｄｓａｔ・ΔＷ＋δ’…（２）
ここで、左辺はゲート幅Ｗの関数であり、ｉｄｓａｔは単位ゲート幅当たりのドレイン飽和電流を表わし、δ，δ’は、半導体領域Ｒ１におけるゲート電極ＧＥ１の交差部の下側の領域を流れる微小電流を表わす。
【００３８】
次に、工程ＳＴ０２に示すように、ΔＷに関するドレイン飽和電流の感度を上げるため、式（１）及び（２）のドレイン飽和電流の差分を取ると、式（３）となる。
【００３９】
ΔＩｄｓａｔ（ΔＷ）＝Ｉｄｓａｔ（Ｗ／２＋ΔＷ）−Ｉｄｓａｔ（Ｗ／２−ΔＷ）
≒２ｉｄｓａｔ・ΔＷ  …（３）
ここで、微小電流の差分δ−δ’は０と近似した。
【００４０】
次に、工程ＳＴ０３及び図３に示すように、１５通りのずらし量ΔＷとドレイン飽和電流の差分ΔＩｄｓａｔとをプロットする。
【００４１】
式（３）から、マスクの合わせずれ量が０であるならば、ΔＷ＝０のときΔＩｄｓａｔ＝０となるはずである。しかしながら、実際の製造プロセスにはマスクの合わせずれ、すなわち、素子分離領域１０に囲まれた活性領域となる半導体領域Ｒ１の設計パターンを有する一のマスクと、ゲート電極ＧＥ１の設計パターンを有する他のマスクとの位置合わせを行なう際に合わせずれが生じてしまうため、図３に示すように、ΔＩｄｓａｔとΔＷとがなす実測値である直線１は原点を通過しない。この原点からのずれ、すなわちΔＩｄｓａｔとΔＷとがなす直線のΔＷ軸の切片が合わせずれ量となる。ここで、図３に示す破線２は、ΔＩｄｓａｔとΔＷとの関係の設計値を表わしている。
【００４２】
第１の実施形態においては、トランジスタの電気的特性にドレイン飽和電流Ｉｄｓａｔを用いているが、トランジスタの電気的特性はドレイン飽和電流に限定する必要はなく、線形領域のドレイン電流やその他の電気的特性を用いても、合わせずれの評価を行なうことができる。
【００４３】
次に、工程ＳＴ０４に示すように、ゲート電極ＧＥ１のずらし量ΔＷとドレイン飽和電流の差分ΔＩｄｓａｔとの関係から、ずらし方向（図１のＹ軸方向）の切片（図３のＸ切片）を算出する。
【００４４】
ΔＩｄｓａｔ＝Ａ・ΔＷ＋Ｂ（但し、Ａ，Ｂは定数）の関係があるとすると、マスクの合わせずれ量Ｘは、式（４）から求めることができる。
【００４５】
合わせずれ量Ｘ＝−Ｂ／Ａ  …（４）
次に、工程ＳＴ０５に示すように、図３のＸ切片をマスクの合わせずれ量とする。
【００４６】
このように、第１の実施形態においては、平面十字型のゲート電極ＧＥ１を半導体領域Ｒ１の中心位置からのずれ量を互いに異ならせた複数の評価用パターンを用意することにより、１つのゲート電極ＧＥ１のずれ量と４つのＭＩＳＦＥＴの電気的特性の差分との相関関係から、マスクの合わせずれ量を評価することができる。
【００４７】
その上、ゲート電極ＧＥ１に平面十字型のゲートパターンを用いていることにより、Ｘ軸方向及びＹ軸方向のマスクの合わせずれ量を同時に評価することがでりきる。
【００４８】
以下、マスクの合わせずれ量Ｘの測定精度を見積もる。不純物ゆらぎによる各ΔＩｄｓａｔのばらつきを示す標準偏差σΔＩｄｓａｔは、式（５）で表わされる。
【００４９】
σＩｄｓａｔ＝√２・Ｐ／√（Ｌｇ・Ｗ）  …（５）
ここで、Ｐは飽和電流のＰｅｌｇｒｏｍ係数（例えば、非特許文献２を参照。）である。
【００５０】
回帰直線ΔＩｄｓａｔ＝Ａ・ΔＷ＋ＢにおけるΔＷ方向の切片の標準偏差σｘは、式（６）となる。
【００５１】
σｘ2＝σＡ2／Ｂ2＋Ａ2・σＢ2／Ｂ4  …式（６）
ここで、σＡ，σＢはそれぞれ傾きＡ及び切片Ｂの標準偏差であり、式（７）、（８）及び（９）で表わせる（例えば、非特許文献３を参照。）。
【００５２】
σＡ＝σΔＩｄｓａｔ・√（Σｘ2／Δ）  …（７）
σＢ＝σΔＩｄｓａｔ・√（Ｎ／Δ）  …（８）
Δ＝Ｎ・Σｘ2−（Σｘ）2  …（９）
ここで、Ｎは回帰直線を求める際に用いたデータの組数（ΔＷ，ΔＩｄｓａｔ）である。上記の式を用いると、例えばＷ／Ｌｇ＝１／０．７μｍのトランジスタを用いた場合、３σで３ｎｍの測定精度を実現することができる。
【００５３】
なお、第１の実施形態においては、データの組数Ｎを１５としたが、これに限られない。例えば、データの組数Ｎは２以上であればよく、より好ましくは３以上であればよい。
【００５４】
前述した非特許文献１には、Ｗ／Ｌｇ＝０．８／２．４μｍのトランジスタを用い、３σで６．５ｎｍと報告されている。その上、不純物ゆらぎによるドレイン飽和電流Ｉｄｓａｔのばらつきを考慮していないため、報告されている値以上に誤差が大きいことが予想される。さらに、非特許文献１の評価方法では、縦（Ｙ軸）方向の評価パターンと横（Ｘ軸）方向の評価パターンとのパターン形状が異なっているため、応力又は光近接効果等の影響によって縦方向の評価パターンと横方向の評価パターンとの電気的特性が異なるおそれがある。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５６】
図４は本発明の第２の実施形態に係る半導体評価装置を用いた評価方法のフローを表わしている。
【００５７】
まず、図４に示す工程ＳＴ１０において、図５に示す実際（仕上がり時）のずれ量Ｘとドレイン飽和電流の差分ΔＩｄｓａｔとの関係（直線３）を導出する。
【００５８】
第２の実施形態においては、実際のずれ量Ｘとドレイン飽和電流の差分ΔＩｄｓａｔとの関係を表（テーブル）形式又は関数として導出する。具体的には、図１に示す半導体評価装置において、ゲート幅（例えばＷｌ１）を変化させたトランジスタに対して、公知のＴＥＧ又はデバイスシミュレーション装置若しくは回路シミュレーション装置を用いて、ドレイン飽和電流の差分ΔＩｄｓａｔを求める。
【００５９】
次に、図４に示す工程ＳＴ１１において、図１に示した半導体評価装置を設計値通りに形成し、形成された４つのトランジスタのうちの対向する１対のトランジスタのドレイン飽和電流を第１の実施形態と同様の方法で測定する。
【００６０】
次に、工程ＳＴ１２において、測定した１対のトランジスタのドレイン飽和電流の差分ΔＩｄｓａｔを求める。
【００６１】
次に、工程ＳＴ１３において、あらかじめ導出した図５に示す関数、すなわちシミュレーション等により得られたマスクのずれ量Ｘとドレイン飽和電流の差分ΔＩｄｓａｔとの関係（直線３）と、実測のドレイン飽和電流の差分ΔＩｄｓａｔの値とから、マスクの合わせずれ量を求めることができる。
【００６２】
このように、第２の実施形態によると、例えば、電気的特性の一例として１対のトランジスタのマスクのずれ量とドレイン飽和電流の差分との関係をシミュレーション等によりあらかじめ算出しておき、その後は、少なくとも１回の実測を行なうことにより、ゲート電極ＧＥ１のマスクのずれ量を容易に評価することができる。
【００６３】
その上、第２の実施形態においては、半導体評価装置におけるＭＩＳＦＥＴを構成するゲート電極ＧＥ１に平面十字型のゲートパターンを用いているため、Ｘ軸方向及びＹ軸方向のマスクの合わせずれを同時に評価することができる。
【００６４】
なお、第２の実施形態においては、評価方法は第１の実施形態と比べて容易とはなるものの、評価の精度は第１の実施形態の方が優れる。
【００６５】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００６６】
図６は本発明の第３の実施形態に係る半導体評価装置の接続形態を示している。図６において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図６の回路図に示すように、第３の実施形態においては、図１に示す半導体評価装置を、複数個例えば半導体基板上に行列状に形成し、各半導体評価装置は、第１のデコーダ回路２１を介してドレイン端子Ｄに接続され、第２のデコーダ回路２２を介してゲート端子Ｇに接続されている。
【００６７】
より具体的には、部分拡大図に示す第１の半導体評価装置３１及び第２の半導体評価装置３２において、各ゲートコンタクトＧＣ１は第２のデコーダ回路２２を介してゲート端子Ｇとそれぞれ接続されている。
【００６８】
第１の半導体評価装置３１における不純物拡散層Ｄ１上のコンタクトＤＣ１と、第２の半導体評価装置３２における不純物拡散層Ｄ１上のコンタクトＤＣ４とは第１のデコーダ回路２１を介してドレイン端子Ｄとそれぞれ接続されている。
【００６９】
第１の半導体評価装置３１における不純物拡散層Ｄ１上のコンタクトＤＣ２と、第２の半導体評価装置３２における不純物拡散層Ｄ１上のコンタクトＤＣ３とはソース端子Ｓとそれぞれ接続されている。
【００７０】
ここで、第１の実施形態に係る評価方法を用いる場合には、複数のデータの組数（ΔＷ，ΔＩｄｓａｔ）を得るための、第１の半導体評価装置３１と第２の半導体評価装置３２とに対する互いのゲート電極ＧＥ１のずらし量は同一の値に設定する。
【００７１】
このようにすると、第１の半導体評価装置３１の１つのＭＩＳＦＥＴ及び第２の半導体評価装置３２の１つのＭＩＳＦＥＴを用いて、第１の半導体評価装置３１に含まれる１対のＭＩＳＦＥＴを測定する場合と等価な測定を、リーク電流等の不具合を生じることなく行なうことできる。
【００７２】
さらに、第１のデコーダ回路２１及び第２のデコーダ回路２２のように、半導体基板上に集積化された、いわゆるオンチップ論理回路を用いることにより、複数の半導体評価装置の集積密度の向上と測定時間の短縮とを実現することができる。
【００７３】
また、同一のパターンを有する複数の半導体評価装置を形成して、各ＭＩＳＦＥＴの電気的特性を平均化することにより、測定のばらつきを低減して、マスクずれ量の評価の精度をさらに向上することができる。
【産業上の利用可能性】
【００７４】
本発明に係る半導体評価装置及びそれぞれを用いた評価方法は、ウエハ（チップ）上の任意の位置において、トランジスタの活性領域とゲート電極との合わせずれ量を電気的に高精度に且つ迅速に評価でき、半導体装置の製造工程におけるマスクの合わせずれ量を電気的に評価する半導体評価装置等に有用である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態に係る半導体評価装置を示す平面図である。
【図２】本発明の第１の実施形態に係る半導体評価装置を用いたマスクの合わせずれ量を評価する評価方法のフローチャートである。
【図３】本発明の第１の実施形態に係る半導体評価装置を用いたマスクの合わせずれ量を評価する評価方法を説明するグラフである。
【図４】本発明の第２の実施形態に係る半導体評価装置を用いたマスクの合わせずれ量を評価する評価方法のフローチャートである。
【図５】本発明の第２の実施形態に係る半導体評価装置を用いたマスクの合わせずれ量を評価する評価方法を説明するグラフである。
【図６】本発明の第３の実施形態に係る半導体評価装置の接続方法示す回路図及び部分的な拡大平面図である。
【符号の説明】
【００７６】
１０    素子分離領域
Ｒ１    半導体領域
Ｄ１    不純物拡散層（拡散領域）
ＧＥ１  ゲート電極
ＧＥｘ  第１のゲート部
ＧＥｙ  第２のゲート部
ＧＣ１  ゲートコンタクト
ＤＣ１  コンタクト
ＤＣ２  コンタクト
ＤＣ３  コンタクト
ＤＣ４  コンタクト
ＭＰ１  金属パッド
ＭＰ２  金属パッド
ＭＰ３  金属パッド
ＭＰ４  金属パッド
２１    第１のデコーダ回路
２２    第２のでコーダ回路
３１    第１の半導体評価装置
３２    第２の半導体評価装置
【図１】
2007300046.tif 000003
【図２】
2007300046.tif 000004
【図３】
2007300046.tif 000005
【図４】
2007300046.tif 000006
【図５】
2007300046.tif 000007
【図６】
2007300046.tif 000008