(57)【要約】【課題】  半導体デバイスの製造において、ウェーハ外周部におけるＳＯＩ層の欠損を簡便に防止することができるＳＯＩウェーハを提供する。【解決手段】  ＳＯＩウェーハ１０は、支持基板用ウェーハ１１、その表面部の接合絶縁膜１２、およびＳＯＩ層１３を有する。ここで、その外周部がベベル加工され、ＳＯＩウェーハの外周部にウェーハ端面１４、ＳＯＩ層１３側のベベル面１５、支持基板用ウェーハ１１側のベベル面１６が設けられている。そして、上記ベベル面１５のＳＯＩ層１３表面に対するベベル角度θが、３０度〜６０度の範囲にしてある。このようにして、ＳＯＩウェーハの製造歩留まりを低下させず安定させると共に、ＳＯＩウェーハを用いた半導体デバイスの製造工程において外周部におけるＳＯＩ層１３の欠損を簡便に防止できる。【選択図】  図１
2007214256.tif 000002
【特許請求の範囲】
【請求項１】
支持基板用ウェーハと活性層用ウェーハが接合絶縁膜を介して接合され、前記活性層用ウェーハが薄膜化加工を通して半導体素子の活性層にされ、更にその外周部がベベル加工されて形成されたＳＯＩウェーハにおいて、
前記活性層側のベベル角度が、前記活性層の表面に対して３０度〜６０度の範囲にあることを特徴とするＳＯＩウェーハ。
【請求項２】
前記接合絶縁膜が、前記活性層側のベベル加工により形成されたベベル面において露出していることを特徴とする請求項１に記載のＳＯＩウェーハ。
【請求項３】
前記接合絶縁膜がシリコン酸化膜から成ることを特徴とする請求項１又は2に記載のＳＯＩウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貼り合わせのＳＯＩ（Silicon on Insulator）ウェーハに係り、詳しくは半導体デバイスの製造において有用となるＳＯＩウェーハ外周部のベベル面の形状に関する。
【背景技術】
【０００２】
単結晶シリコンからなる支持基板用ウェーハに例えばシリコン酸化膜を介して活性層用ウェーハを貼り合わせ、この活性層用ウェーハを適宜な厚さのＳＯＩ層に形成したＳＯＩウェーハは、高性能化した半導体デバイスの製造に好適な半導体基板として広く使用されるようになってきている。この貼り合わせのＳＯＩウェーハでは、図３に示すように、支持基板用ウェーハ１０１表面に接合酸化膜１０２を挟んでＳＯＩ層１０３が形成されている。そして、このＳＯＩ層１０３を活性層とした絶縁ゲート電界効果トランジスタ、バイポーラトランジスタ等の半導体素子が形成され、例えば高速動作あるいは高耐圧動作する高性能な半導体デバイスが搭載される。
【０００３】
上記ＳＯＩウェーハは、通常その外周部が面取り加工（ベベル加工）される。そして、ＳＯＩウェーハの外周部には、図３に示すようなウェーハ端面１０４、ＳＯＩ層１０３側のベベル面１０５、支持基板用ウェーハ１０１側のベベル面１０６が設けられる（例えば、特許文献１参照）。このベベル加工によるベベル面１０５，１０６の形成は、ＳＯＩウェーハ周縁におけるチッピングや発塵（パーティクル発生）を防止する上で必須である。更には、半導体デバイスの微細化に対応して問題となってくる微小パーティクルの発生を低減させるために、上記ベベル面１０５，１０６は、ＳＯＩ層１０３表面の鏡面研磨と共に鏡面研磨にされる。
【０００４】
しかし、このＳＯＩウェーハを用いて半導体デバイスを製造する工程においては、図３の拡大部分Ｐの拡大断面図として図４（ａ）に示すように、ベベル面１０５で露出する接合酸化膜１０２がフッ酸系の化学薬液によりエッチングされる。通常の半導体デバイスの製造工程にあっては、半導体素子の活性層であるＳＯＩ層１０３上へのシリコン酸化膜の形成およびエッチング除去が繰り返される。このシリコン酸化膜のエッチング除去の工程において、図４（ａ）に示した例えばシリコン酸化膜から成る接合酸化膜１０２の露出長Ｌの領域は図４（ｂ）に示すようにエッチングされる。そして、上記シリコン酸化膜のエッチング除去が繰り返されると、接合酸化膜１０２のエッチングが過度に進行し、ＳＯＩウェーハの周辺部に設けられたベベル面１０５に空洞部１０７が生じるようになる。
【０００５】
そして、上記空洞部１０７が発生すると共にＳＯＩ層１０３周縁に沿ってＳＯＩ層庇部１０３ａが形成される。このＳＯＩ層庇部１０３ａは、上記半導体デバイスの製造工程、特に超音波洗浄の工程において、その欠落によるパーティクル発生、あるいは空洞部１０７を起点とするＳＯＩ層１０３の剥れを引き起こすようになる。そして、半導体デバイスの製造歩留まりの低下の要因になる。
【特許文献１】特開２００１−３４５４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、貼り合わせのＳＯＩウェーハ外周部のベベル加工により設けられたベベル面において露出する接合酸化膜は、上記半導体デバイスの製造工程において不可避的にエッチングされる。そして、上記エッチングが過度に進行してくると、ＳＯＩウェーハ周縁のＳＯＩ層が、半導体デバイスの製造工程においてパーティクル発生源となりその歩留まりを低下させるという問題が生じる。また、上記ＳＯＩ層の剥れあるいは欠損により活性層の面積が縮小することから、ＳＯＩウェーハ上における半導体デバイスの形成領域の縮小化に伴いその収率が低減するという問題があった。
【０００７】
本発明は、上述の事情に鑑みてなされたもので、半導体デバイスの製造工程において、ウェーハ外周部におけるＳＯＩ層の欠損を簡便に防止することができるＳＯＩウェーハを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明にかかるＳＯＩウェーハは、支持基板用ウェーハと活性層用ウェーハが接合絶縁膜を介して接合され、前記活性層用ウェーハが薄膜化加工を通して半導体素子の活性層にされ、更にその外周部がベベル加工されて形成されたＳＯＩウェーハにおいて、前記活性層側のベベル角度が、前記活性層の表面に対して３０度〜６０度の範囲にある構成になっている。
【０００９】
上記発明において、上記ベベル角度を６０度以下にすることによりＳＯＩウェーハの製造歩留まりが低下しないで安定化する。そして、上記ベベル角度を３０度以上にすることにより、ＳＯＩウェーハを用いた半導体デバイスの製造工程において外周部におけるＳＯＩ層１３の欠損を簡便に防止できるようになる。
【００１０】
上記発明では、前記接合絶縁膜が、前記活性層側のベベル加工により形成されたベベル面において露出している。そして、前記接合絶縁膜がシリコン酸化膜から成る。
【発明の効果】
【００１１】
本発明の構成により、ＳＯＩウェーハの製造歩留まりを低下させることなく、半導体デバイスの製造工程においてウェーハ外周部におけるＳＯＩ層の欠損を簡便に防止するＳＯＩウェーハを提供することができるようになる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施形態について図面を参照して説明する。図１は、本実施形態の貼り合わせのＳＯＩウェーハの外周部の断面図である。
【００１３】
図１に示すように、ＳＯＩウェーハ１０は、支持基板用ウェーハ１１、その表面部の接合絶縁膜１２、およびＳＯＩ層１３を有している。そして、その外周部がベベル加工され、ＳＯＩウェーハの外周部にウェーハ端面１４、後述する特定のベベル角度を有するＳＯＩ層１３側のベベル面１５、および支持基板用ウェーハ１１側のベベル面１６が設けられている。
【００１４】
以下に、上記ＳＯＩウェーハにおけるベベル形状、支持基板用ウェーハ、ＳＯＩ層、接合絶縁膜について詳細に説明する。
【００１５】
（ベベル形状）
ＳＯＩウェーハの具体的な作製方法の例については後述するが、その主工程は、支持基板用ウェーハと活性層用ウェーハの接合絶縁膜を介した接合、その後の活性層用ウェーハの薄膜化加工、およびウェーハの外周部のベベル加工からなる。ここで、ＳＯＩウェーハの外周部のベベル加工により形成されるベベル面の形状が本発明の特徴的技術事項になる。このベベル加工では、ウェーハの外周部が所要の角度に研削されベベル面１５，１６が形成される。更にベベル面１５，１６は、通常、活性層用ウェーハの薄膜化加工後に行われるＳＯＩ層１３の鏡面研磨の工程において鏡面研磨される。
【００１６】
ここで、図1に示したＳＯＩ層１３側のベベル角度θ、すなわち、べべル面１５のＳＯＩ層１３表面に対する角度（ＳＯＩ層１３側の面取り角度）が、３０度〜６０度の範囲になるようにすると後述するように極めて好適になる。そして、図1に示した面取り幅（ベベル幅）Ｙ１，Ｙ２は、ウェーハ端面１４の端面幅Ｔ２がＳＯＩウェーハ１０の厚さＴ１の略１／３以上になるように適宜に決めることができる。上記ベベル面１５，１６は、上記鏡面研磨の工程において研磨ダレが生じて少しラウンド形状になる。そこで、上記範囲のベベル角度θは少なくともベベル面１５において露出する接合絶縁膜１２の傾斜角度とする。
【００１７】
（支持基板用ウェーハ）
単結晶シリコンから成るバルクシリコンウェーハであり、少なくとも上記活性層用ウェーハとの接合面は鏡面研磨される。このＳＯＩウェーハ１０の支持基板用ウェーハ１１の口径は、現状では４インチφ、５インチφあるいは６インチφ程度である。そして、その厚さＴ１は上記ウェーハ径およびＳＯＩ層の厚さにより異なり４００μｍ〜８００μｍ程度となる。
【００１８】
（ＳＯＩ層）
ＳＯＩ層１３は半導体デバイスを構成する半導体素子の活性層である。そこで、半導体デバイスの種類によりその膜厚は異なってくる。例えばＳＲＡＭを含む高速動作のロジック回路が搭載される半導体デバイスでは、その膜厚は薄く数百ｎｍ〜１μｍ程度になる。これに対して、例えばパワートランジスタを含む高耐圧デバイスでは、その膜厚は一般的に厚く１００μｍ程度になる場合がある。また、このＳＯＩ層１３は、活性層用ウェーハを薄膜化加工した単結晶シリコン、シリコン・ゲルマニウム合金を含む歪シリコン、あるいはエピタキシャルシリコン等から成る。
【００１９】
ここで、活性層用ウェーハの薄膜化は、支持基板用ウェーハ１１に貼り合わされた活性層用ウェーハの平面に対して、上記半導体デバイスに適した膜厚になるまで研削加工および研磨加工が施されて行われる。あるいは、支持基板用ウェーハ１１に貼り合わされた活性層用ウェーハの所定の深さに分離層が形成され、その分離層から所定の厚さ分を剥離除去することにより行われる。上記分離層の形成は、イオン注入法によるバブル層の形成、あるいは陽極化成法による多孔質層の形成などが公知である。
【００２０】
（接合絶縁膜）
支持基板用ウェーハと活性層用ウェーハの接合に使用される接合絶縁膜はシリコン酸化膜が好適である。ここで、このシリコン酸化膜は、活性層用ウェーハの熱酸化により形成される。あるいは、支持基板用ウェーハの熱酸化により形成されたシリコン酸化膜であってもよい。後者の場合、シリコン酸化膜が選択的にエッチング除去され、このエッチングされた領域において露出する支持基板用ウェーハも活性層用ウェーハにシリコン−シリコンボンドで直接接合する。接合絶縁膜としては、その他に、シリコン酸窒化膜を含むものであってもよい。あるいは、リン、ヒ素、ホウ素等の不純物を含有するシリコン酸化膜であっても構わない。このような接合絶縁膜の膜厚は、半導体デバイスに種類により異なってくるが、０．２μｍ〜５μｍ程度になる。
【実施例】
【００２１】
以下、本発明を実施例に基づきその効果を含めて具体的に説明するが、本発明は下記の実施例により限定されるものではない。
【００２２】
以下のようにして、上記ベベル形状の異なる１０種類のＳＯＩウェーハ製品を試作した。そして、その作製における後工程（ベベル加工後の鏡面研磨、洗浄および検査工程）でのパーティクル発生およびウェーハ外観について調べて第１の評価を行った。ここで、試作品（試験例）の作製では、図１で説明したベベル角度θ、ベベル幅Ｙ１，Ｙ２および端面幅Ｔ２を変えたものを１０種類用意した。そして、各種類において５０枚のＳＯＩウェーハ製品を作製し、上記パーティクル発生およびウェーハ外観における不良率を求めた。更に、第１の評価で良品となったＳＯＩウェーハに対して半導体デバイス製造の模擬工程を施し、そのＳＯＩ層の欠損（欠落および剥れ）について調べて第２の評価を行った。ここで、上記模擬工程としては、バッファード・フッ酸処理とその後の超音波洗浄を１工程とし、この工程を５回繰り返した。この模擬工程は、半導体デバイスの製造において、ＳＯＩウェーハに最も損傷を与え易い工程として取り出したものである。
【００２３】
（ＳＯＩウェーハの作製）
【００２４】
上記評価用の試作品の作製方法について図２を参照して説明する。図２は実施例に用いたＳＯＩウェーハの作製を説明する工程別断面図であり、ウェーハの外周部領域を示している。初めに、５インチφ、厚さ５６０μｍ＋／−１０μｍで片面が鏡面で他方の面がエッチング処理面（粗面）のシリコンウェーハを支持基板用ウェーハ１１および活性層用ウェーハ１７に用意した。次に、図２（ａ）に示すように、活性層用ウェーハ１７を洗浄後に熱酸化し全面に膜厚が１μｍのシリコン酸化膜１８を形成した。そして、支持基板用ウェーハ１１の鏡面側と活性層用ウェーハ１７の鏡面側のシリコン酸化膜とを常温・常圧下で接着した後に、図２（ｂ）に示すように１２００℃、２時間の熱処理を施し接着強度を十分に高め接合して貼り合せた。この熱処理は酸素雰囲気中で行われ、支持基板用ウェーハ１１の表面部にもシリコン酸化膜１９が形成される。
【００２５】
次に、図２（ｃ）に示すように、上記貼り合せた支持基板用ウェーハ１１と活性層用ウェーハ１７の外周研削によりウェーハ径をほぼ４インチφまで小径化した。その後、図２（ｄ）に示すように、活性層用ウェーハ１７を７０μｍ程度の厚さになるまで平面研削し薄膜化してＳＯＩ層１３を形成した。
【００２６】
続いて、図２（ｅ）に示すように、上記ＳＯＩ層側および支持基板用ウェーハ１１裏面側の外周部のベベル加工を行い、ベベル面１５，１６を形成した。そして、支持基板用ウェーハ１１裏面、ＳＯＩ層１３表面およびベベル面１５，１６の鏡面研磨を行った。ここで、ベベル面１５および１６におけるベベル幅Ｙ１およびＹ２は同一にし、主にベベル角度θを種々に変えた。このようにして、支持基板用ウェーハ１１上にシリコン酸化膜からなる接合絶縁膜１２を介して形成されたＳＯＩ層１３を有する、上記１０種類のＳＯＩウェーハを作製した。そして、最終出来上がりのＳＯＩ層１０３の膜厚は７０μｍ＋／−５μｍとなり、ＳＯＩウェーハの厚さＴ１は、６３０μｍ＋／−１５μｍとなった。
【００２７】
（評価）
上記ベベル加工後の工程においては、上記鏡面研磨の工程がＳＯＩウェーハ製品の量産製造における歩留まりに大きく影響する。また、その後の洗浄工程あるいは検査工程におけるＳＯＩウェーハの搬送用キャリアーとの装着／脱着において、ＳＯＩウェーハの外周部にチッピング発生が起こり易い。そこで、これらの後工程におけるＳＯＩウェーハの第１の評価を行った。そして、表１にその結果の一部を一覧にしてまとめている。
【００２８】
【表１】
2007214256.tif 000003
【００２９】
表１の結果に示されるように、パーティクル不良率は、ベベル角度θが２０度〜４０度の範囲になる試験例Ａ、Ｂ、Ｄ、Ｅ、Ｆまではゼロである。そして、この不良率は、試験例ＧおよびＨまでは徐々に増加し、ベベル角度θが７０度で急増するようになる。
【００３０】
同様に、外観不良率は、ベベル角度θが２０度〜３０度の範囲になる試験例Ａ、Ｂ、Ｄ、Ｅまではゼロである。そして、この不良率は、試験例Ｆ、ＧおよびＨまでは徐々に増加し、ベベル角度θが７０度で急増するようになる。ここで、外観不良とは、最終外観検査で不良項目となるもので、主なものとしてワレ、キズ、カケ、ヒビなどがある。
【００３１】
上記第１の評価において、ＳＯＩウェーハの全製造工程における良品の歩留まりを考慮すると、上記後工程における製造歩留まりは少なくとも９５％以上が必須になる。このことを加味して上記ＳＯＩウェーハの試験例を判定すると表１に示すように、試験例Ａ〜Ｈまでは良好（○）となるが、ベベル角度θが７０度以上の試験例Ｉ、Ｊは不良好（×）となる。このようにして、第１の評価では、ＳＯＩウェーハのベベル角度θは６０度以下が好ましいことが判る。
【００３２】
次に、第２の評価について表２を参照して説明する。表２は、上述したように第１の評価で良品となったＳＯＩウェーハに対して半導体デバイス製造の模擬工程を施した後の評価結果を一覧にしたものである。表２における判定では、上記模擬工程後の各試験例の複数枚ＳＯＩウェーハにおいて、ＳＯＩ層の欠落および剥れの生じたＳＯＩウェーハがゼロ枚の場合に良好（○）とし、１枚でも上記欠損があると不良好（×）とした。
【００３３】
【表２】
2007214256.tif 000004
【００３４】
表２に示す試験例Ａ〜Ｊは表１に示したものと同一である。表２ではその試験例におけるベベル角度θの他にベベル幅Ｙ１、Ｙ２および端面幅Ｔ２も併せて示してある。上記試験例では、ＳＯＩウェーハの厚さＴ１に対してＴ２がほぼ１／３以上になるようにしている。表２に示すように上記判定では、ベベル角度θが３０度以上になる試験例Ｄ〜Ｊで良好（○）になり、ベベル角度θが２２度以下になる試験例Ａ〜Ｃで不良好（×）になった。ここで、試験例Ｃは従来技術のＳＯＩウェーハに相当している。これ等の結果は、ベベル面１５で露出する接合絶縁膜１２の上述した露出長Ｌと対応している。表２には露出長Ｌも併せて示してある。この露出長Ｌは、試験例Ａ〜Ｃでほぼ同じであり、ベベル角度θが３０度になる試験例Ｄで急減しそれ以降は徐々に減少する。
【００３５】
このように、第２の評価では、上記判定結果は、ベベル幅Ｙ１、Ｙ２あるいは端面幅Ｔ２に余り依存しないで、ベベル角度θに強く依存している。そして、ＳＯＩウェーハのベベル角度θは３０度以上において好ましくなることが判る。
【００３６】
上述した結果から、ＳＯＩウェーハのＳＯＩ層側に施すベベル加工で形成するベベル面のベベル角度θは、ＳＯＩ層表面に対して３０度〜６０度の範囲にすることが極めて好適である。このようにすることで、従来の技術で生じた問題は極めて簡便に解消されることが判る。
【００３７】
上記実施形態において、支持基板用ウェーハ１１の外周縁に沿う段差が生じたいわゆるテラス付きＳＯＩ層１３が形成される場合にも、上記ベベル角度は同様に適用することができる。この場合、ＳＯＩ層１３の外周縁および接合絶縁膜の傾斜角度がＳＯＩ層表面に対して３０度〜６０度の範囲になるようにする。
【００３８】
上記実施形態では、ＳＯＩウェーハのベベル加工において、ＳＯＩ層表面に対するＳＯＩ層側のベベル角度を３０度〜６０度の範囲になるようにすることにより、ＳＯＩウェーハ製品の量産製造における歩留まり低下はほとんどなく安定する。同時に、ＳＯＩウェーハを用いて半導体デバイスを製造する場合にその製造工程におけるＳＯＩ層の周縁の欠損が皆無になり、デバイス形成領域の面積が広くなると共に半導体デバイスの収率が増大する。更に、半導体デバイスの製造工程における上記欠損に伴うパーティクル発生がなくなり、その製造歩留まりが向上する。
【００３９】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。例えば、上記実施例では、支持基板用ウェーハと活性層ウェーハとを接合した後その外周研削を行っているが、この外周研削を施さないで、上記活性層ウェーハの平面研削等による薄膜化を行い、ＳＯＩウェーハの外周部のベベル加工をするようにしてもよい。このようにすると、ＳＯＩ層の面積を更に増大させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態にかかるＳＯＩウェーハを示すその外周部の断面図である。
【図２】本発明の実施形態にかかるＳＯＩウェーハの作製方法の一例を示す工程別断面図である。
【図３】通常のＳＯＩウェーハを示す断面図である。
【図４】通常のＳＯＩウェーハの外周部を示す拡大断面図である。
【符号の説明】
【００４１】
１０  ＳＯＩウェーハ
１１  支持基板用ウェーハ
１２  接合絶縁膜
１３  ＳＯＩ層
１４  端面
１５,１６  ベベル面
１７  活性層用ウェーハ
１８,１９  シリコン酸化膜
【図１】
2007214256.tif 000005
【図２】
2007214256.tif 000006
【図３】
2007214256.tif 000007
【図４】
2007214256.tif 000008