(57)【要約】【課題】適切な電源ソースを選択し、連続的に電力供給を行うこと。【解決手段】制御回路３５は、レギュレータ３３から供給される第１電力とレギュレータ３４から供給される第２電力、つまりバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓとを合成した第３の電力としての合成電力Ｖｏｒを生成する電力合成回路４１を備え、該合成電力Ｖｏｒにより制御回路３５を構成する各回路４２〜４７が動作する。従って、制御回路３５は、一方の電力の供給が停止された場合であっても動作が可能であり、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２を制御し、その時々に供給される電力に応じて適切な電源ソース（電池３１，ＰＣ１３）を選択し、連続的に電力供給を行う。【選択図】      図２
2007068282.tif 000002
【特許請求の範囲】
【請求項１】
第１の電力を供給する第１の電源ソースと負荷回路との間に接続された第１スイッチ素子と、第２の電力を供給する第２の電源ソースと前記負荷回路との間に接続された第２スイッチ素子と、前記第１スイッチ素子及び前記第２スイッチ素子を制御する制御回路とを備えた電源回路であって、
前記制御回路は、
第１の電力を供給する第１の電源ソースと負荷回路との間に接続された第１スイッチ素子と、第２の電力を供給する第２の電源ソースと前記負荷回路との間に接続された第２スイッチ素子とを制御する制御回路であって、
第１の電力と第２の電力とを合成した第３の電力を生成する電力合成回路と、
前記第３の電力により動作し、該第３の電力の電圧を検出し第１の検出信号を出力する第１の電圧検出部と、
前記第３の電力により動作し、前記第２の電力の電圧を検出し第２の検出信号を出力する第２の電圧検出部と、
前記第３の電力により動作し、前記第１の検出信号及び前記第２の検出信号に基づいて、前記第１のスイッチ素子及び前記第２のスイッチ素子を相補的にオンオフ制御する第１の制御信号及び第２の制御信号を生成する信号生成部と、
を備えたことを特徴とする電源回路。
【請求項２】
請求項１に記載の電源回路において、
前記信号生成部は、
前記第１の検出信号及び前記第２の検出信号に基づいて、セット信号とクリア信号からなる第１の信号ペア及び第２の信号ペアを生成する信号生成回路と、
前記第３の電力により動作し、前記第１の信号ペアに基づいて前記第１の制御信号を出力するとともに該第１の制御信号を保持する第１の保持回路と、
前記第３の電力により動作し、前記第２の信号ペアに基づいて前記第２の制御信号を出力するとともに該第２の制御信号を保持する第２の保持回路と、
を備えたことを特徴とする電源回路。
【請求項３】
請求項２に記載の電源回路において、
前記第１の保持回路及び前記第２の保持回路はクリア入力端子及びプリセット入力端子を備えたＤフリップフロップ回路であり、
前記第１の保持回路はクロック信号に応答して第１の指令信号に応じた第１の制御信号を出力し、
前記第２の保持回路はクロック信号に応答して第２の指令信号に応じた第２の制御信号を出力する
ことを特徴とする電源回路。
【請求項４】
請求項１〜３のうちの何れか一項に記載の電源回路において、
前記第１の電源ソースは電池であり、前記第１の電力は該電池から供給されるバッテリ電力であり、
前記第２の電源ソースはケーブルを介して接続された外部機器であり、前記第２の電力は該外部機器から該ケーブルを介して供給されるバス電力であり、
前記信号生成部は、
前記第３の電力と前記バス電力の何れか一方を検出し、何れか他方を検出しない場合にはそれぞれ検出した電力に応じて前記第１のスイッチ素子と第２のスイッチ素子とをオンオフ制御し、
前記第３の電力と前記バス電力の双方を検出し該バス電力に対応する第２のスイッチ素子をオン制御している状態において前記バス電力が非検出となった時には前記バッテリ電力に対応する第１のスイッチ素子をオン制御する
ことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関するものである。
【背景技術】
【０００２】
従来、ＭＤプレーヤ等の携帯型電子機器は、充電池等の電源により駆動される。近年の携帯機器は、ＵＳＢ（Universal Serial Bus）規格、ＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４規格等の通信ケーブルを介してパーソナルコンピュータ（ＰＣ）等の外部装置とデータの授受が可能に構成されている。
【０００３】
上記したＵＳＢ規格等のインタフェース規格は、電力供給が可能な通信ケーブルを規定し、外部装置は規格により規定された電力を供給可能に構成されたものがある。このため、多くの携帯型電子機器は、外部装置と接続されている場合にはその外部装置から通信ケーブルを介して供給される電力（バスパワー）にて動作し、外部装置と接続されていない場合には充電池等の電源により動作する。
【０００４】
例えば、特許文献１には、通信ケーブルを介して外部装置から供給された電力、及び電池から供給された電力の何れか一方が、スイッチ素子により、ＣＰＵにより制御されるスイッチ素子を介してＣＰＵ及び電力負荷に選択的に供給されるバスパワード装置が開示されている。
【特許文献１】特開２００５−１２４３１７号公報（第１図、段落［００３０］）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記特許文献１のバスパワード装置では、２つの電力から選択された１つの電力によりスイッチ素子を制御するＣＰＵも動作するため、スイッチ素子の制御が不能になることがある。例えば、外部装置から通信ケーブルを介して供給される電力により動作しているときに、その外部装置の電源を遮断したり通信ケーブルを抜脱すると、ＣＰＵに対する電力供給が停止するため、スイッチ素子を切り替えて動作を継続することができない。同様に、起動時のようにＣＰＵに電力が供給されていない場合にもスイッチ素子を制御することができない。
【０００６】
このため、２つのダイオードのアノードのそれぞれに通信ケーブルを介して供給される電力と電池から供給される電力をそれぞれ入力し、２つのダイオードのカソードを互いに接続するとともにその接続点からＣＰＵ及び電力負荷に電力を供給する構成が考えられる。しかし、この構成では、ダイオードのアノード−カソード間での電圧降下や、一方の電力を確実にオフすることができないため、消費電力において非効率である。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的は、適切に電源ソースを選択して連続的な電力供給を行い得る制御回路、電源回路及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、第１の電力を供給する第１の電源ソースと負荷回路との間に接続された第１スイッチ素子と、第２の電力を供給する第２の電源ソースと前記負荷回路との間に接続された第２スイッチ素子と、前記第１スイッチ素子及び前記第２スイッチ素子を制御する制御回路とを備えた電源回路であって、前記制御回路は、第１の電力を供給する第１の電源ソースと負荷回路との間に接続された第１スイッチ素子と、第２の電力を供給する第２の電源ソースと前記負荷回路との間に接続された第２スイッチ素子とを制御する制御回路であって、第１の電力と第２の電力とを合成した第３の電力を生成する電力合成回路と、前記第３の電力により動作し、該第３の電力の電圧を検出し第１の検出信号を出力する第１の電圧検出部と、前記第３の電力により動作し、前記第２の電力の電圧を検出し第２の検出信号を出力する第２の電圧検出部と、前記第３の電力により動作し、前記第１の検出信号及び前記第２の検出信号に基づいて、前記第１のスイッチ素子及び前記第２のスイッチ素子を相補的にオンオフ制御する第１の制御信号及び第２の制御信号を生成する信号生成部と、を備えたことを要旨とする。
【０００９】
これにより、制御回路を構成する各回路は、第１の電力と第２の電力とを合成した第３の電力により動作するため、一方の電力の供給が停止された場合であっても動作が可能であり、第１のスイッチ素子と第２のスイッチ素子を制御することができる。また、制御回路は、第３の電力の検出結果と、第２の電力の検出結果に基づいて第１のスイッチ素子と第２のスイッチ素子を制御するため、その時々に供給される電力に応じて適切な電源ソースを選択し、連続的に電力供給を行うことができる。更に、制御回路は、第３の電力の検出結果と、第２の電力の検出結果に基づいて第１のスイッチ素子と第２のスイッチ素子を制御するため、例えばＣＰＵ等の外部から制御信号が供給されなくても第１のスイッチ素子と第２のスイッチ素子を制御することができる。また、第３の電力により動作する回路は小規模に限定され、制御回路はスタティック（静的）に動作するため、消費電力は少ない。
【００１０】
本発明によれば、前記信号生成部は、前記第１の検出信号及び前記第２の検出信号に基づいて、セット信号とクリア信号からなる第１の信号ペア及び第２の信号ペアを生成する信号生成回路と、前記第３の電力により動作し、前記第１の信号ペアに基づいて前記第１の制御信号を出力するとともに該第１の制御信号を保持する第１の保持回路と、前記第３の電力により動作し、前記第２の信号ペアに基づいて前記第２の制御信号を出力するとともに該第２の制御信号を保持する第２の保持回路と、を備えたことを要旨とする。
【００１１】
これにより、信号生成部は、第１のスイッチ素子と第２のスイッチ素子のオンオフを変更する、つまり第１の制御信号と第２の制御信号を変更するときに動的に動作し、変更しない場合には静的に動作するため、消費電力を少なくすることができる。
【００１２】
本発明によれば、前記第１の保持回路及び前記第２の保持回路は非同期式のクリア入力端子及び非同期式のプリセット入力端子を備えたＤフリップフロップ回路であり、前記第１の保持回路はクロック信号に応答して第１の指令信号に応じた第１の制御信号を出力し、前記第２の保持回路はクロック信号に応答して第２の指令信号に応じた第２の制御信号を出力することを要旨とする。
【００１３】
これにより、外部からの指令信号により第１の保持回路と第２の保持回路の出力信号を変更して第１のスイッチ素子と第２のスイッチ素子のオンオフを制御することと、電圧検出回路の検出結果に基づき第１の保持回路と第２の保持回路の出力信号を非同期的に変更して第１のスイッチ素子と第２のスイッチ素子のオンオフを制御することができる。
【００１４】
本発明によれば、前記第１の電源ソースは電池であり、前記第１の電力は該電池から供給されるバッテリ電力であり、前記第２の電源ソースはケーブルを介して接続された外部機器であり、前記第２の電力は該外部機器から該ケーブルを介して供給されるバス電力であり、前記信号生成部は、前記第３の電力と前記バス電力の何れか一方を検出し、何れか他方を検出しない場合にはそれぞれ検出した電力に応じて前記第１のスイッチ素子と第２のスイッチ素子とをオンオフ制御し、前記第３の電力と前記バス電力の双方を検出し該バス電力に対応する第２のスイッチ素子をオン制御している状態において前記バス電力が非検出となった時には前記バッテリ電力に対応する第１のスイッチ素子をオン制御することを要旨とする。
【００１５】
これにより、第１の電源ソース又は第２の電源ソースが選択されることにより負荷回路が動作する。そして、両電源ソースから電力が供給され、第２の電源ソースにより負荷回路が動作しているときに、該第２の電源ソースを接続するケーブルを抜脱した場合であっても、制御回路が第１のスイッチ素子をオン制御することで、バッテリ電力が負荷回路に対して連続的に供給される。また、第２の電源ソースを選択した場合には電池に対応する第１のスイッチ素子をオフ制御することで、該電池の電力消費を低減することができる。
【発明の効果】
【００１６】
以上記述したように、本発明によれば、適切な電源ソースを選択し、連続的に電力供給を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、電子機器１１は、ケーブル１２を介して外部機器としてのパーソナルコンピュータ（ＰＣ）１３と接続されている。電子機器１１はＵＳＢ（Universal Serial Bus）規格のインタフェース（Ｉ／Ｆ）回路２１を備えている。同様に、ＰＣ１３は、不図示のＵＳＢ規格のインタフェース（Ｉ／Ｆ）回路を備えており、ＵＳＢ規格による通信機能と、接続された機器に対して所定電圧・所定電流の電力を供給する機能を有している。ケーブル１２は、ＵＳＢ規格の通信ケーブルであり、通信データ及び電力を伝達する。ケーブル１２を介してＰＣ１３から電子機器１１に供給されるバス電力Ｖｂｕｓは、電子機器１１のインタフェース回路２１から電源回路２２に出力され、ケーブル１２を介してＰＣ１３から電子機器１１に供給される通信データは、電子機器１１のインタフェース回路２１から機器本体２３に出力される。
【００１８】
電源回路２２は電池（バッテリ）３１を備えている。電池３１には、マンガン電池、アルカリ電池等の一次電池、リチウム・イオン電池等の二次電池が用いられる。電源回路２２は、電池３１による電力又はインタフェース回路２１から入力される電力、即ちＰＣ１３からケーブル１２を介して電子機器１１に供給されるバス電力Ｖｂｕｓによる内部電力Ｖｉｎを機器本体２３に供給する。電子機器１１は、本実施形態においてＭＤプレーヤであり、機器本体２３は、記録媒体の駆動機構及び制御回路、記録媒体に対するデータの記録／再生のための回路、等により構成されている。機器本体２３は、電源回路２２から供給される内部電力Ｖｉｎにより動作し、データの記録／再生、ＰＣ１３との間の通信、等を行う。尚、データの記録／再生のための回路や通信のための回路は、上記の内部電力Ｖｉｎと異なる電圧にて動作し、電源回路２２は、図では省略しているが、データの記録／再生のための回路等に動作電圧を供給する。データの記録／再生のための回路等に供給される動作電圧は、電源回路２２を制御するＭＣＵの立ち上がり後の制御により生成される。
【００１９】
電池３１は第１レギュレータ３３に接続されている。第１レギュレータ３３は、電池３１から出力されるバッテリ電力Ｖｂｔから電圧を調整し安定化した第１電力Ｖ１を生成する。上記電力Ｖｂｕｓは第２レギュレータ３４に供給される。第２レギュレータ３４は、バス電力Ｖｂｕｓから電圧を調整し安定化した第２電力Ｖ２を生成する。第１電力Ｖ１と第２電力Ｖ２の電圧値は同じであり、この電圧値は機器本体２３の後述する制御回路３５の駆動電圧に相当する。
【００２０】
第１レギュレータ３３の出力端子には第１スイッチ素子ＳＷ１の第１端子が接続され、第２レギュレータ３４の出力端子には第２スイッチ素子ＳＷ２の第１端子が接続されている。第１スイッチ素子ＳＷ１の第２端子と第２スイッチ素子ＳＷ２の第２端子は互いに接続され、その接続点は機器本体２３に接続されている。第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２はオンオフを制御するための制御端子を有しており、その制御端子は制御回路３５に接続されている。
【００２１】
制御回路３５には、第１レギュレータ３３から出力される第１電力Ｖ１と第２レギュレータ３４から出力される第２電力Ｖ２が入力される。制御回路３５は、第１電力Ｖ１と第２電力Ｖ２の電圧値を監視し、その監視結果に基づいて第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２とをオンオフ制御するよう制御信号Ｃ１，Ｃ２を出力する。
【００２２】
制御回路３５には、機器本体２３の図示しないＭＣＵから指令信号Ｓ１，Ｓ２が入力される。制御回路３５は、それら指令信号Ｓ１，Ｓ２に応答して第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２とをオンオフ制御するよう制御信号Ｃ１，Ｃ２のレベルを変更する。
【００２３】
第１スイッチ素子ＳＷ１がオンされると電池３１のバッテリ電力Ｖｂｔに基づく第１電力Ｖ１が第１スイッチ素子ＳＷ１を介して内部電力Ｖｉｎとして機器本体２３に供給される。第２スイッチ素子ＳＷ２がオンされるとケーブル１２を介して供給されるバス電力Ｖｂｕｓに基づく第２電力Ｖ２が第２スイッチ素子ＳＷ２を介して内部電力Ｖｉｎとして機器本体２３に供給される。
【００２４】
即ち、制御回路３５は、第１電力Ｖ１と第２電力Ｖ２、つまり電力ソースであるバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓの何れか一方を選択する。従って、電源回路２２は、制御回路３５により選択された電力ソースから供給される電力に基づく内部電力Ｖｉｎを出力する。
【００２５】
図２に示すように、制御回路３５は、電力合成回路４１、電圧検出回路４２、信号生成部としての信号生成回路４５、信号生成部及び保持回路としてのフリップフロップ回路（ＦＦ回路）４６，４７を備え、電圧検出回路４２は第１電圧検出部４３と第２電圧検出部４４を備えている。電力合成回路４１にはレギュレータ３３，３４から電力Ｖ１，Ｖ２が供給される。電力合成回路４１は、２つのダイオードＤ１，Ｄ２により構成されている。第１ダイオードＤ１のアノードには第１電力Ｖ１が供給され、第２ダイオードＤ２のアノードには第２電力Ｖ２が供給されている。第１ダイオードＤ１のカソードと第２ダイオードＤ２のカソードは互いに接続されている。このように構成された電力合成回路４１は、第１ダイオードＤ１及び第２ダイオードＤ２により第１電力Ｖ１と第２電力Ｖ２とを合成した電力Ｖｏｒを生成する。この合成電力Ｖｏｒは、制御回路３５を構成する各回路４３〜４７に供給される。従って、制御回路３５は、第１電力Ｖ１と第２電力Ｖ２の少なくとも一方が供給されている、つまり電池３１のバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓとのうちの少なくともが一方が供給されている限り動作する。
【００２６】
電圧検出回路４２の第１電圧検出部４３は、合成電力Ｖｏｒにより動作し、合成電力Ｖｏｒの電圧を検出する。詳しくは、第１電圧検出部４３は、所定電圧を発生する基準電源４３ａを有し、該基準電源４３ａの電圧（第１基準電圧）と合成電力Ｖｏｒの電圧とを比較する。電圧検出回路４２の第２電圧検出部４４は、合成電力Ｖｏｒにより動作し、バス電力Ｖｂｕｓの電圧を検出する。詳しくは、第２電圧検出部４４は、所定電圧を発生する基準電源４４ａを有し、該基準電源４４ａの電圧（第２基準電圧）とバス電力Ｖｂｕｓの電圧とを比較する。そして、電圧検出回路４２は、両電圧検出部４３，４４の比較結果に基づいて第１検出信号Ｓｏｒと第２検出信号Ｓｂｕｓを生成する。例えば、電圧検出回路４２は、第１電圧検出部４３の検出結果に基づき、合成電力Ｖｏｒの電圧が第１基準電圧よりも高い場合にはＨレベルの第１検出信号Ｓｏｒを生成し、合成電力Ｖｏｒの電圧が第１基準電圧よりも低い場合にはＬレベルの第１検出信号Ｓｏｒを生成する。同様に、電圧検出回路４２は、第２電圧検出部４４の検出結果に基づき、バス電力Ｖｂｕｓの電圧が第２基準電圧よりも高い場合にはＨレベルの第２検出信号Ｓｂｕｓを生成し、バス電力Ｖｂｕｓの電圧が第２基準電圧よりも低い場合にはＬレベルの第２検出信号Ｓｂｕｓを生成する。
【００２７】
従って、電圧検出回路４２は、第１電圧検出部４３と第２電圧検出部４４の検出結果に基づき、合成電力Ｖｏｒが供給されている、即ちバス電力Ｖｂｕｓとバッテリ電力Ｖｂｔの少なくとも一方が供給されている場合にＨレベルの第１検出信号Ｓｏｒを出力し、合成電力Ｖｏｒが供給されていない場合にＬレベルの第１検出信号Ｓｏｒを出力する。同様に、電圧検出回路４２は、バス電力Ｖｂｕｓが供給されている場合にＨレベルの第２検出信号Ｓｂｕｓを出力し、バス電力Ｖｂｕｓが供給されていない場合にＬレベルの第２検出信号Ｓｂｕｓを出力する。実際には、電圧検出回路４２は、合成電力Ｖｏｒが供給され、その電圧が基準電圧に達していない場合にＬレベルの第１検出信号Ｓｏｒを出力する。同様に、電圧検出回路４２は、合成電力Ｖｏｒが供給され、バス電力Ｖｂｕｓが基準電圧に達していない場合にＬレベルの第２検出信号Ｓｂｕｓを出力する。
【００２８】
更に、電圧検出回路４２は、第２検出部４４の検出結果に基づきバス電力Ｖｂｕｓを検出した場合、Ｈレベルの第２検出信号Ｓｂｕｓを出力した後、Ｈレベルの第１検出信号Ｓｏｒを出力するように構成されている。例えば、電圧検出回路４２は、Ｈレベルの第２検出信号Ｓｂｕｓを出力し、その出力から所定時間経過後にＨレベルの第１検出信号Ｓｏｒを出力する。尚、他の構成により上記の第１検出信号Ｓｏｒと第２検出信号Ｓｂｕｓとを出力するようにしてもよい。
【００２９】
信号生成回路４５は、合成電力Ｖｏｒにより動作し、第１検出信号Ｓｏｒと第２検出信号Ｓｂｕｓが入力される。図３は、信号生成回路４５の動作を示す説明図である。信号生成回路４５は、以下の論理式に従って、両検出信号Ｓｏｒ，Ｓｂｕｓに基づいて、第１ＦＦ回路４６に供給するセット信号ｓｅｔ１及びクリア信号ｃｌｒ１（第１の信号ペア）と、第２ＦＦ回路４７に供給するセット信号ｓｅｔ２及びクリア信号ｃｌｒ２（第２の信号ペア）を生成する。
ｃｌｒ１＝／Ｓｏｒ＆Ｓｂｕｓ
ｓｅｔ１＝／Ｓｂｕｓ
ｃｌｒ２＝／Ｓｂｕｓ
ｓｅｔ２＝／Ｓｏｒ＆Ｓｂｕｓ
尚、上記論理式において、「／」はＬレベルである（図示「０」）ことを示し、「＆」は論理積を示す。
【００３０】
従って、信号生成回路４５は、例えば、第１検出信号ＳｏｒがＬレベル（図示「０」）、且つ第２検出信号ＳｂｕｓがＨレベル（図示「１」）の場合にＨレベルの第１クリア信号ｃｌｒ１を出力する。尚、この第１検出信号ＳｏｒがＬレベル且つ第２検出信号ＳｂｕｓがＨレベル、つまり合成電力Ｖｏｒが非検出且つバス電力Ｖｂｕｓが検出である場合は、上記の電圧検出回路４２においてバス電力Ｖｂｕｓを検出した場合、Ｈレベルの第２検出信号Ｓｂｕｓを出力した後、Ｈレベルの第１検出信号Ｓｏｒを出力するように構成されているためである。この構成により、少なくともバス電力Ｖｂｕｓが供給されている場合に、後述する第２ＦＦ回路４７の出力信号によって、バス電力Ｖｂｕｓに対応する第２スイッチ素子ＳＷ２をオン制御するようにしている。
【００３１】
第１の保持回路としての第１ＦＦ回路４６は、正論理の出力端子Ｑが第１スイッチ素子ＳＷ１の制御端子に接続され、その出力端子Ｑから第１スイッチ素子ＳＷ１に第１制御信号Ｃ１が出力される。第２の保持回路としての第２ＦＦ回路４７は、正論理の出力端子Ｑが第２スイッチ素子ＳＷ２の制御端子に接続され、その出力端子Ｑから第２スイッチ素子ＳＷ２に第２制御信号Ｃ２が出力される。
【００３２】
第１ＦＦ回路４６及び第２ＦＦ回路４７は、クリア入力端子及びプリセット入力端子を備えたＤフリップフロップ回路である。従って、第１ＦＦ回路４６は、クリア入力端子に所定レベル（例えばＨレベル）のクリア信号ｃｌｒ１が入力されるとＬレベルの制御信号Ｃ１を出力し、プリセット入力端子に所定レベル（Ｈレベル）のセット信号ｓｅｔ１が入力されるとＨレベルの制御信号Ｃ１を出力する。
【００３３】
同様に、第２ＦＦ回路４７は、クリア入力端子に所定レベル（例えばＨレベル）のクリア信号ｃｌｒ２が入力されるとＬレベルの制御信号Ｃ２を出力し、プリセット入力端子に所定レベル（Ｈレベル）のセット信号ｓｅｔ２が入力されるとＨレベルの制御信号Ｃ２を出力する。
【００３４】
第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２は、Ｈレベルの制御信号Ｃ１，Ｃ２に応答してオンし、Ｌレベルの制御信号Ｃ１，Ｃ２に応答してオフする。従って、信号生成回路４５は、両検出信号Ｓｏｒ，Ｓｂｕｓに基づいて設定された論理レベルを持つセット信号ｓｅｔ１，ｓｅｔ２及びクリア信号ｃｌｒ１，ｃｌｒ２を第１ＦＦ回路４６と第２ＦＦ回路４７に供給することで、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２をオンオフ制御する。
【００３５】
上記の第１ＦＦ回路４６と第２ＦＦ回路４７は、クリア入力端子及びプリセット入力端子に入力される信号により、クロック信号に関係なく、直接出力信号のレベルを変更する。つまり、信号生成回路４５は、非同期にて第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２をオンオフ制御することができる。
【００３６】
第１ＦＦ回路４６と第２ＦＦ回路４７のクロック入力端子には、図１に示す機器本体２３からクロック信号ｃｌｋが入力される。また、第１ＦＦ回路４６のデータ入力端子には機器本体２３から指令信号Ｓ１が入力され、第２ＦＦ回路４７のデータ入力端子には機器本体２３から指令信号Ｓ２が入力される。第１ＦＦ回路４６は、クロック信号ｃｌｋに同期して動作し、指令信号Ｓ１と同じレベルを持つ制御信号Ｃ１を出力する。同様に、第２ＦＦ回路４７は、クロック信号ｃｌｋに同期して動作し、指令信号Ｓ２と同じレベルを持つ制御信号Ｃ２を出力する。
【００３７】
上記のように構成された制御回路３５は、図４に示すように、複数の動作状態を持ち、各動作状態は第１検出信号Ｓｏｒ及び第２検出信号Ｓｂｕｓに従って遷移する。各状態の近傍に記した四角形枠内の２桁の数字は、２桁目が第１スイッチ素子ＳＷ１、１桁目が第２スイッチ素子ＳＷ２の状態を示し、「１」はスイッチ素子がオン、「０」はスイッチ素子がオフであることを示す。
【００３８】
先ず、第１検出信号Ｓｏｒ及び第２検出信号Ｓｂｕｓが共にＬレベル（／Ｓｏｒ，／Ｓｂｕｓ）であるとき、制御回路３５は状態５１に在る。この状態５１は、何れの電源ソースも存在しない、つまり電源が投入されていない「NoPower 」状態である。
【００３９】
この状態５１において、バス電力Ｖｂｕｓ又はバッテリ電力Ｖｂｔが投入され、合成電力Ｖｏｒ又はバス電力Ｖｂｕｓが検出されると、制御回路３５は、状態５２又は状態５３に移行する。合成電力Ｖｏｒが検出されバス電力Ｖｂｕｓが非検出（Ｓｏｒ＆／Ｓｂｕｓ）の場合、制御回路３５は状態５２に移行し、その状態５２において第１スイッチ素子ＳＷ１をオンし、第２スイッチ素子ＳＷ２をオフする。これにより、機器本体２３には、図１に示すように、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが供給される、つまりバッテリ電力Ｖｂｔのみが供給された「VBATONLY」状態である。
【００４０】
状態５１において、合成電力Ｖｏｒが非検出でありバス電力Ｖｂｕｓが検出された（／Ｓｏｒ＆Ｓｂｕｓ）の場合、制御回路３５は状態５３に移行し、その状態５３において第１スイッチ素子ＳＷ１をオフし、第２スイッチ素子ＳＷ２をオフする。これにより、機器本体２３には、図１に示すように、ＰＣ１３からケーブル１２を介して供給されたバス電力Ｖｂｕｓによる内部電力Ｖｉｎが供給される、つまりバス電力ＶＢＵＳのみが供給された「VUSBONLY」状態である。
【００４１】
状態５２において、更にバス電力Ｖｂｕｓが検出される（Ｓｏｒ＆Ｓｂｕｓ）と、制御回路３５は状態５４に移行する。この状態５４において、機器本体２３には、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが供給されているため、制御回路３５スイッチ素子ＳＷ１，ＳＷ２の状態を変更しない、つまりバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓが供給されているがバッテリ電力Ｖｂｔにより内部電力Ｖｉｎを供給する「VBAT」状態である。
【００４２】
状態５４において、バス電力Ｖｂｕｓが非検出（Ｓｏｒ＆／Ｓｂｕｓ）になると、制御回路３５は状態５２に移行する。状態５２から状態５４に移行した際、スイッチ素子ＳＷ１，ＳＷ２の状態は変更されていないため、制御回路３５は、状態を遷移するのみである。そして、スイッチＳＷ１，ＳＷ２の切替えは行われないため、機器本体２３には、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが安定して継続的に供給される。
【００４３】
状態５３において、更に合成電力Ｖｏｒが検出される（Ｓｏｒ＆Ｓｂｕｓ）と、制御回路３５は状態５５に移行する。この状態５５において、機器本体２３には、バス電力Ｖｂｕｓによる内部電力Ｖｉｎが供給されているため、制御回路３５はスイッチ素子ＳＷ１，ＳＷ２の状態を変更しない、つまりバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓが供給されているがバス電力Ｖｂｕｓにより内部電力Ｖｉｎを供給する「VUSB」状態である。
【００４４】
状態５５において、バス電力Ｖｂｕｓが非検出（Ｓｏｒ＆／Ｓｂｕｓ）になると、制御回路３５は状態５２に移行し、第１スイッチ素子ＳＷ１をオンし、第２スイッチ素子ＳＷ２をオフする。これにより、機器本体２３には、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが供給される。
【００４５】
状態５４において、図１に示す機器本体２３から指令信号Ｓ１，Ｓ２が入力されると、制御回路３５はそれら指令信号Ｓ１，Ｓ２に応じて状態５５に移行する。状態５５に移行した制御回路３５は、第１スイッチ素子ＳＷ１をオフし、第２スイッチ素子ＳＷ２をオンする。これにより、機器本体２３には、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが供給される。
【００４６】
同様に、状態５５において、機器本体２３から指令信号Ｓ１，Ｓ２が入力されると、制御回路３５はそれら指令信号Ｓ１，Ｓ２に応じて状態５４に移行する。状態５４に移行した制御回路３５は、第１スイッチ素子ＳＷ１をオンし、第２スイッチ素子ＳＷ２をオフする。これにより、機器本体２３には、ＰＣ１３からケーブル１２を介して供給されたバス電力Ｖｂｕｓによる内部電力Ｖｉｎが供給される。
【００４７】
また、状態５４において、図１に示す機器本体２３から指令信号Ｓ２が入力されると、制御回路３５はその指令信号Ｓ２に応じて状態５６に移行する。この状態５６において、制御回路３５は、第２スイッチ素子ＳＷ２をオンする。つまり、制御回路３５は、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２をオンする。つまり、状態５６は、バッテリ電力Ｖｂｔとバス電力Ｖｂｕｓが供給され、両電力Ｖｂｔ，Ｖｂｕｓにより内部電力Ｖｉｎを供給する「VBATUSB 」状態である。
【００４８】
同様に、状態５５において、図１に示す機器本体２３から指令信号Ｓ１が入力されると、制御回路３５はその指令信号Ｓ１に応じて状態５６に移行する。この状態５６において、制御回路３５は、第１スイッチ素子ＳＷ１をオンする。つまり、制御回路３５は、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２をオンする。
【００４９】
状態５６において、バス電力Ｖｂｕｓが非検出（Ｓｏｒ＆／Ｓｂｕｓ）になると、制御回路３５は状態５２に移行し、第２スイッチ素子ＳＷ２をオフする。第１スイッチ素子ＳＷ１はオンされるため、機器本体２３には、電池３１のバッテリ電力Ｖｂｔによる内部電力Ｖｉｎが供給される。
【００５０】
即ち、状態５２及び５３は供給される電力の状態だけで決定され、機器本体２３のＭＣＵの制御に依らないため、ＭＣＵへの電力供給が行われない状態においてもスイッチ素子ＳＷ１，ＳＷ２を制御して機器本体２３に電力を供給することができる。また、状態５４，５５，５６は、ＭＣＵの制御により任意に遷移し、それぞれの状態に応じて第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２が切り替えられるため、ＭＣＵの動作に応じた電力を供給することができる。また、状態５４，５５，５６においてバス電力Ｖｂｕｓが供給されない非検出となった場合、ＭＣＵの制御に依らずに状態５２に遷移する。このため、バス電力Ｖｂｕｓにより内部電力Ｖｉｎを供給しているときにそのバス電力Ｖｂｕｓが供給されなくなってもスイッチ素子ＳＷ１，ＳＷ２を制御してバッテリ電力Ｖｂｔによる内部電力Ｖｉｎを機器本体２３に供給することができる。
【００５１】
以上記述したように、本実施形態によれば、以下の効果を奏する。
・制御回路３５は、レギュレータ３３から供給される第１電力Ｖ１とレギュレータ３４から供給される第２電力Ｖ２、つまりバッテリ電力Ｖｂｔとバス電力Ｖｂｕｓとを合成した第３の電力としての合成電力Ｖｏｒを生成する電力合成回路４１を備え、該合成電力Ｖｏｒにより制御回路３５を構成する各回路４２〜４７が動作する。従って、一方の電力の供給が停止された場合であっても動作が可能であり、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２を継続的に制御することができる。また、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２をオンオフ制御する、つまり一方の電力を確実にオフすることができるため、消費電力において効率が良い。
【００５２】
・制御回路３５の信号生成回路４５は、電圧検出回路４２から出力される第１検出信号Ｓｏｒと第２検出信号Ｓｂｕｓとに基づいて、第１ＦＦ回路４６に供給するセット信号ｓｅｔ１及びクリア信号ｃｌｒ１（第１の信号ペア）と、第２ＦＦ回路４７に供給するセット信号ｓｅｔ２及びクリア信号ｃｌｒ２（第２の信号ペア）を生成する。第１ＦＦ回路４６及び第２ＦＦ回路４７は、クリア入力端子及びプリセット入力端子を備えたＤフリップフロップ回路であり、クリア入力端子に所定レベル（例えばＨレベル）のクリア信号ｃｌｒ１，ｃｌｒ２が入力されるとＬレベルの制御信号Ｃ１，Ｃ２を出力し、プリセット入力端子に所定レベル（Ｈレベル）のセット信号ｓｅｔ１，ｓｅｔ２が入力されるとＨレベルの制御信号Ｃ１，Ｃ２を出力する。第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２は、Ｈレベルの制御信号Ｃ１，Ｃ２に応答してオンし、Ｌレベルの制御信号Ｃ１，Ｃ２に応答してオフする。従って、信号生成回路４５は、両検出信号Ｓｏｒ，Ｓｂｕｓに基づいて設定された論理レベルを持つセット信号ｓｅｔ１，ｓｅｔ２及びクリア信号ｃｌｒ１，ｃｌｒ２を第１ＦＦ回路４６と第２ＦＦ回路４７に供給することで、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２をオンオフ制御する。
【００５３】
従って、制御回路３５は、合成電力Ｖｏｒとバス電力Ｖｂｕｓの電圧に応じて第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２をオンオフ制御するため、その時々に供給される電力に応じて適切な電源ソース（電池３１，ＰＣ１３）を選択し、連続的に電力供給を行うことができる。
【００５４】
・制御回路３５は、合成電力Ｖｏｒの電圧とバス電力Ｖｂｕｓの電圧の変化を第１電圧検出部４３と第２電圧検出部４４により検出すると、第１ＦＦ回路４６と第２ＦＦ回路４７に供給するクリア信号ｃｌｒ１，ｃｌｒ２及びセット信号ｓｅｔ１，ｓｅｔ２を変更する。従って、供給される電力が一定の場合、制御回路３５はスタティック（静的）に動作し、消費電力が少ない。従って、ダイオードＤ１，Ｄ２により合成電力Ｖｏｒを生成する電力合成回路４１において、それらのダイオードＤ１，Ｄ２における電力損失が消費電力に与える影響は少ない、つまり効率の低下を抑えることができる。
【００５５】
・第１ＦＦ回路４６と第２ＦＦ回路４７のクロック入力端子には、機器本体２３からクロック信号ｃｌｋが入力される。また、第１ＦＦ回路４６のデータ入力端子には機器本体２３から指令信号Ｓ１が入力され、第２ＦＦ回路４７のデータ入力端子には機器本体２３から指令信号Ｓ２が入力される。第１ＦＦ回路４６は、クロック信号ｃｌｋに同期して動作し、指令信号Ｓ１と同じレベルを持つ制御信号Ｃ１を出力する。同様に、第２ＦＦ回路４７は、クロック信号ｃｌｋに同期して動作し、指令信号Ｓ２と同じレベルを持つ制御信号Ｃ２を出力する。従って、機器本体２３により第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２をオンオフ制御することができる。
【００５６】
・制御回路３５は、合成電力Ｖｏｒとバス電力Ｖｂｕｓの何れか一方を検出し、何れか他方を検出しない場合にはそれぞれ検出した電力に応じて第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２とをオンオフ制御する。そして、制御回路３５は、合成電力Ｖｏｒとバス電力Ｖｂｕｓの双方を検出し該バス電力Ｖｂｕｓに対応する第２スイッチ素子ＳＷ２をオン制御している状態において、バス電力Ｖｂｕｓが非検出となった時にはバッテリ電力Ｖｂｔに対応する第１スイッチ素子ＳＷ１をオン制御するようにした。従って、バッテリ電力Ｖｂｔとバス電力Ｖｂｕｓの双方が供給され、第２スイッチ素子ＳＷ２がオンされて機器本体２３がバス電力Ｖｂｕｓにより動作している状態において、例えばケーブル１２が抜脱されてバス電力Ｖｂｕｓが非検出となった時、制御回路３５は、第１スイッチ素子ＳＷ１をオン制御することで、バッテリ電力Ｖｂｔによる第１電力Ｖ１が機器本体２３に対して供給するため、機器本体２３を連続的に動作させることができる。
【００５７】
尚、上記各実施形態は、以下の態様で実施してもよい。
○上記実施形態ではＵＳＢ規格のインタフェース回路２１を備えた電子機器１１に具体化したが、外部装置から電子機器に対して電力の供給が可能であれば規格の種類、規格外であってもよく、例えばＩＥＥＥ（Institute of Electrical and Electronics Engineers）１３９４規格のインタフェース回路を備えた電子機器に具体化しても良い。
【００５８】
○上記実施形態において、インタフェース回路２１は、通信機能を備えていなくても良い。
○上記実施形態において、各信号のレベルは説明の便宜上設定したものであるため、適宜変更されてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態における携帯機器のブロック回路図。
【図２】制御回路のブロック回路図。
【図３】制御回路の動作説明図。
【図４】制御回路の状態遷移図。
【符号の説明】
【００６０】
１１…電子機器、１２…ケーブル、１３…パーソナルコンピュータ（外部機器）、２２…電源回路、２３…機器本体（負荷回路）、３５…制御回路、４１…電力合成回路、４２…電圧検出回路、４３，４４…電圧検出部、４５…信号生成回路（信号生成部）、４６，４７…フリップフロップ回路（信号生成部，保持回路）、Ｃ１…第１制御信号、Ｃ２…第２制御信号、ｓｅｔ１，ｓｅｔ２…セット信号、ｃｌｒ１，ｃｌｒ２…クリア信号、Ｓ１…第１指令信号、Ｓ２…第２指令信号、Ｖ１…第１電力、Ｖ２…第２電力、Ｖｏｒ…合成電力（第３の電力）、Ｖｂｔ…バッテリ電力、Ｖｂｕｓ…バス電力。
【図１】
2007068282.tif 000003
【図２】
2007068282.tif 000004
【図３】
2007068282.tif 000005
【図４】
2007068282.tif 000006