(57)【要約】【課題】  高周波数帯から低周波数帯に亘る信号を処理する複数の内部回路（ＩＣ）の正・負の静電気による静電破壊を保護する。【解決手段】  高周波数帯で動作する内部回路には、寄生容量が小さく、電源電圧以上の入力信号が印加されても誤動作しないダイオード接続した複数のトランジスタによる多段接続の保護回路を組み込み、低周波数帯で動作する内部回路には一つのダイオード接続のトランジスタによる保護回路を組み込む。保護回路は正・負の静電気によっても内部回路を保護する電流の流れる方向相互に逆になる２系統の保護回路構成になっている。【選択図】        図１
2007311813.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成され、アンテナへ供給されるべき送信信号を形成する送信部と、
上記半導体チップに形成され、アンテナからの受信信号を受ける低雑音増幅器を含み受信信号の周波数よりも低い周波数の信号を形成する受信部と、
上記半導体チップに形成され、上記低雑音増幅トランジスタに接続された信号線と、第１電位を有する第１電圧が供給されるように配置された第１電圧ラインと、上記第１電位よりも低い第２電位を有する第２電圧が供給されるように配置された第２電圧ラインと、上記低雑音増幅トランジスタ，上記第１電圧ライン，上記第２電圧ライン及び上記端子に結合された保護部と、
を含み、
上記保護部は、
上記第１電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記第１電圧ラインから上記端子へ電流が流れるようにされた第１保護回路と、
上記第２電圧ラインと上記端子との間に結合され、静電破壊保護の際に、上記端子から上記第２電圧ラインへ電流が流れるようにされた第２保護回路とを有する保護部と、
上記第１電圧ラインと上記信号線との間に結合され、静電破壊保護の際に、上記信号線から上記第１電圧ラインへ電流が流れるようにされた第３保護回路と、
上記第２電圧ラインと上記信号線との間に結合され、静電破壊保護の際に、上記第２電圧ラインから上記信号線へ電流が流れるようにされた第４保護回路とを有し、
上記保護部には上記低雑音増幅トランジスタの出力が供給され、
上記第１の保護回路と上記第２の保護回路、上記第３の保護回路及び上記第４の保護回路の夫々は、直列に接続された複数のダイオードを有する、
ことを特徴とする通信用半導体集積回路装置。
【請求項２】
上記信号線には、上記低雑音増幅トランジスタの出力が供給されることを特徴とする請求項１に記載の通信用半導体集積回路装置。
【請求項３】
上記直列に接続された複数のダイオードは、ダイオード接続された複数のトランジスタから形成されていることを特徴とする請求項１に記載の通信用半導体集積回路装置。
【請求項４】
上記ダイオード接続されたトランジスタの個々は絶縁物の障壁で電気的に分離されていることを特徴とする請求項３に記載の通信用半導体集積回路装置。
【請求項５】
上記ダイオード接続されたトランジスタはＭＯＳＦＥＴを含むことを特徴とする請求項４に記載の通信用半導体集積回路装置。
【請求項６】
上記ダイオード接続されたトランジスタはバイポーラトランジスタをさらに含むことを特徴とする請求項５に記載の通信用半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置に係わり、例えば、中間周波数帯から高周波帯を含む信号の処理を行う回路を有する半導体集積回路装置において、半導体集積回路を構成する回路素子の静電破壊を防止する保護技術に適用して有効な技術に関する。
【背景技術】
【０００２】
ディジタルセルラーシステム等の無線通信装置（無線通信移動体端末機器、以下、端末機器と称す）は、多くのディスクリートＩＣ（半導体集積回路）によって送・受信系の回路が構成されている。ディスクリートＩＣによって送・受信系の回路が構成された端末機器の代表的な例を図９に示す。ディスクリートＩＣはＮＥＣ，RF Micro Device等の半導体部品メーカにより提供されている。
また、送受信部をワンチップ化した技術については、例えば、日立評論社発行「日立評論」、Vol.81,No.10(1999-10),PP.17〜20に記載されている。
一方、ＩＣの静電破壊保護回路については、例えば、特開平１−２３０２６６号公報に開示されている。この文献には、集積回路の端子と電源電圧線または接地線との間にダイオードを複数個直列に接続した静電破壊防止回路が開示されている。
また、特開平７−２０２５８３号公報には、複数電源電圧の混在化に伴うＣＭＯＳ回路に対応したＣＭＯＳ保護回路が開示されている。
【０００３】
ここで、従来技術について図を用いて説明する。図９は従来の端末機器に内蔵されている送受信用回路等を示す模式的ブロック図である。ＩＣはそれぞれ機能毎にディスクリートに作られており、それぞれ四角で囲まれた部分がディスクリートＩＣである。
【０００４】
このブロック図では、アンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【０００５】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【０００６】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９からの局発信号により周波数変換を行う。
【０００７】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。
【０００８】
前述のように、四角で囲まれた部分がディスクリートＩＣである。また、その中の小さい四角部分が、静電破壊保護回路２０（以下、保護回路と称す）である。
このような従来の構成では、各半導体部品メーカのＩＣカタログ記載の取り扱い注意事項から、数百ＭＨｚの中間周波数帯ＩＣである可変利得制御増幅器８，１２、復調器９、変調器１１には、数１０Ｖから数１００Ｖに及ぶ静電気帯電による回路破壊を防止するよう保護回路２０が設けられ、高耐圧化を図っていると推察される。
【０００９】
一方、１ＧＨｚ近傍の高周波帯ＩＣである低雑音増幅器４，受信ミキサ６，送信ミキサ１３，送信前段増幅器１５，高出力増幅器１６は、ユーザが静電気に配慮して使用するよう記載されており、保護回路は設けられていないと推察される。
保護回路の一例として前述のように特開平７−２０２５８３号公報に記載された保護回路が知られている。図１０はこの公報に記載された保護回路の図に、説明をし易くするために一部を追加した模式図である。
【００１０】
図１０において、４１が保護回路である。Ｖは集積回路への入力あるいは出力信号であり、信号線４４を経て内部回路４５へ入力あるいは、内部回路４５より出力される。保護回路４１は、ダイオード接続されたＮＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３からなる。すなわち、トランジスタ４２はゲートとドレインを短絡して信号線４４に接続し、ソースを電源電圧ＶCCに接続する。また、トランジスタ４３はドレインを信号線４４に接続し、ゲートとソースを短絡してグランドに接続する。
また、多段接続されたダイオードで構成する保護回路の一例が前述のように特開平１−２３０２６６号公報に開示されている。図１１及び図１２はこの公報に記載された保護回路と静電破壊防止回路を形成するダイオードの図に、説明をし易くするために一部を追加した模式図である。
【００１１】
図１１に示すように、内部回路５４の信号線５３と接地線５５との間に２個のダイオード５１，５２が順方向に２段直列に接続されている。信号線５３により、内部回路５４に信号が伝送される。図１１では電源側の保護回路が省略されているが、保護回路の動作は、図１０で示したものと同じである。
【００１２】
２段構成とすることにより、Ｖon電圧を上げ、保護回路に流れる電流を抑圧している。図１２に２段接続で構成する保護回路素子の断面構造を示す。集積回路を形成するＰ型基板６１の一面にはＮ型エピタキシャル層６２が設けられているとともに、このＮ型エピタキシャル層６２の表面側にはウエルとなるＰ型拡散層６３が複数（図では２個）設けられている。また、Ｐ型拡散層６３の表層部分にはＮ型拡散層６４が形成されている。これにより、Ｐ型拡散層６３とＮ型拡散層６４によってＰＮ接合ダイオード（５１，５２）が形成される。
【００１３】
また、上記各Ｐ型拡散層６３とＰ型拡散層６３との間にはチャネルストッパーとしてのＰ型分離拡散層６５が設けられている。このＰ型分離拡散層６５はＮ型エピタキシャル層６２の厚さ方向全域に亘って延在し、その下端はＰ型基板６１に到達している。
【００１４】
また、上記Ｐ型基板６１の一面側表面には二酸化シリコン膜６６が設けられている。この二酸化シリコン膜６６の上記Ｐ型拡散層６３及びＮ型拡散層６４に対面する一部は除去されてコンタクト窓が設けられている。そして、これらコンタクト窓をも含み上記二酸化シリコン膜６６上にはアルミ蒸着層６７が所定パターンに形成されている。
【００１５】
この結果、二つのダイオード５１，５２はアルミ蒸着層６７によって順方向に直列に接続され、一方のダイオード５１のカソード電極６８が内部回路の信号線５３に接続され、他方のダイオード５２のアノード電極６９が接地線５５に接続される。
【特許文献１】特開平７−２０２５８３号公報
【特許文献２】特開平１−２３０２６６号公報
【非特許文献１】日立評論社発行「日立評論」、Vol.81,No.10(1999-10),PP.17〜20
【発明の開示】
【発明が解決しようとする課題】
【００１６】
近年、無線通信移動体端末機器の小型化により、図９に示す、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，変調器１１，可変利得制御増幅器１２，送信ミキサ１３及び送信前段増幅器１５等にあたる送受信帯の変復調回路から高周波増幅までを統合した１チップＩＣが望まれ開発されており、チップ全体の高耐圧化が必要である。
しかし、従来の保護回路を組み込んだワンチップＩＣでは、以下のような問題が派生することが判明した。
【００１７】
（１）低雑音増幅器４，受信ミキサ６，送信ミキサ１３及び送信前段増幅器１５等の高周波回路においては、入出力回路に容量、インダクタを含む整合回路が用いられている。この整合回路のインピーダンス変換効果により、集積回路入出力部での信号電圧振幅が増幅される。更に各回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路として適用すると、保護回路に電流が流れるバイアス条件が発生し、信号が歪む問題点がある。
【００１８】
（２）また従来の保護回路を付けると寄生容量が大きく、利得が劣化する問題点もあり、従来の保護回路を高周波部の回路に適用することはでき難い。
【００１９】
（３）また、従来のトランジスタ二段構成による保護回路では、その素子構造がサイリスタを構成することから、高い静電気が印加されると、電源を落とさない限り過大電流が流れ続け、ＩＣ動作が不能になる。
【００２０】
以下、本発明者等による検討の結果判明した高周波回路に対する保護回路によって生じる問題点について、図１３以降を用いて説明する。まず、線形性の劣化について回路出力の場合を説明する。
【００２１】
図１３（ａ），（ｂ）は、図１０におけるＮＭＯＳトランジスタ４２，４３の静特性と高周波信号の動作を示している。図１０に示すような回路構成において、ＩＣの電源、接地が基板上に接続されている通常の動作状態においては、信号線４４に回路が所望する信号電圧ＶCCが印加されると、保護回路のトランジスタにはほとんど電流は流れず、内部回路４５に所望の信号電圧が印加される。
【００２２】
次に、ＩＣの基板実装中のような取り扱い時にトランジスタがオンとなる電圧Ｖon＋電源電圧ＶCCより高い正の静電気Ｖ１が信号線４４に印加されると、ＮＭＯＳトランジスタ４２には、図１３（ａ）に示すように、ダイオード順方向電流Ｉが流れて、内部回路に過電流が流れず、内部回路４５は保護される。
負の高い静電気も同様に、図１３（ｂ）に示すように、−Ｖon以下の静電気電圧Ｖ２’が印加されると、トランジスタ４３にダイオード順方向電流Ｉ’が流れて、内部回路４５は保護される。
【００２３】
ここで、まず、線形性の劣化について回路出力の場合を説明する。上記高周波回路は、出力を大振幅とするために、ソース端子を直接ＩＣ外に接続し、容量、インダクタを用いて整合をとる方式が適用されており、ＩＣ出力端子には電源電圧が印加される。
図１０の内部回路４５は、例えば、図９の低雑音増幅器４、または受信ミキサ６、送信ミキサ１３、または送信前段増幅器１５が相当する。信号線４４に電源電圧ＶCCが印加し、高周波信号が重畳すると、トランジスタ４２には、図１３（ａ）のグラフ原点を中心に高周波電圧４６が印加する。高周波電圧振幅がＶon以下であれば、トランジスタ４２に高周波電流はほとんど流れず、内部回路の電流振幅が出力される。しかし、電圧振幅がＶonを越えて大振幅となると、トランジスタ４２に流れる非線形な高周波電流４７が流れ、内部回路の出力電流振幅に重畳して出力信号を歪ませる。
このような動作条件において、受信回路の希望波の入力振幅は小さいため、Ｖon以下の電圧振幅であり、歪みはほとんど問題とならないが、回路前段のフィルタで除去できない近傍帯域の妨害波が大きく、Ｖon以上の電圧振幅となると、妨害波が歪みを発生して受信帯域内のＳ／Ｎ特性を劣化させる。また、送信回路においては、希望波が大出力振幅となるので、希望波による歪みの発生で同様にＳ／Ｎ劣化が起きる。
次に、入力点での場合を説明する。回路がＳｉバイポーラトランジスタのようなエンハンスメント型トランジスタ入力点で、バイアス電圧＋１Ｖ前後の場合では、高周波電圧振幅が入力しても、保護回路は通常ＯＦＦであるため、高周波電流は流れず、入力信号を歪ませない。しかしながら、ＧａＡｓＦＥＴのようなディプレッション型の場合では、図１３（ｂ）に示すように、信号線に負の電圧Ｖ３’が印加し、高周波信号が重畳すると、トランジスタ４３には、Ｖ３’を中心に高周波電圧４８が印加する。高周波電圧が−Ｖon以下であれば、トランジスタ４３に高周波電流はほとんど流れず、信号がそのまま内部回路へ入力する。
【００２４】
しかし、電圧が−Ｖonを越えて大振幅となると、トランジスタ４３に流れる非線形な高周波電流４９が流れ、内部回路の入力電流振幅に重畳して入力信号を歪ませる。
入力信号に歪みがあれば、内部回路で歪みは増幅され、本来の信号で生じる歪みと重畳して線形性は劣化する。上記出力信号の時と同様にＳ／Ｎの劣化をもたらす。このような作用は、信号線に対して、電源側、及び接地側に一段ずつのダイオード接続されたトランジスタの保護回路を設けているからである。
この問題を解決するために、ダイオード接続したトランジスタを直列に接続し、Ｖonを上げて内部回路が動作すべき所望の電圧では、ほとんど電流を流さないようにする方法が、前述図１１の２段構成の保護回路である。また、直列接続とすることにより、寄生容量が削減され、周波数特性の劣化は低減される。
【００２５】
しかしながら、この構造ではチャネルストッパーのＰ型拡散層の挿入により、図１２の７０で示す部分が、サイリスタ構造となる。サイリスタの動作原理を図１４で示す。サイリスタは順方向電圧状態で、電圧が低いときは、電流がほとんど流れず、ターンオフの状態であるが、電圧が高くなると、ターンオンして大電流が流れる。このため、多段接続のダイオード構成の保護回路では、静電気の大電圧でターンオン状態になることがあり、これを解消するには電源断としなければならない。このため、従来のトランジスタ構造では実現が難しい。
さらに、図１０のように、接地から電源に向かって電流が流れる構成では、ＩＣの電源、接地が取られているときは問題ないが、ＩＣが組立作業等取り扱い中のときに帯電した場合、保護回路が機能しない場合がある。例えば、ＩＣがフローティング状態で、接地が開放状態でＶCCと信号線４４の間にプラス（＋），マイナス（−）の電位差が生じたとすると、信号線のマイナス側からプラス側のＶCCは逆電圧となり保護回路に電流は流れない。即ち、ＶCCに対して負の静電気に弱く、大きな負の静電気によって内部回路が破壊される恐れがある。
本発明の目的は、正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２６】
本発明の他の目的は、低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２７】
本発明の他の目的は、高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することにある。
【００２８】
本発明の上記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００２９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００３０】
（１）ＩＣの中間周波数帯の回路（低周波回路）に対しては、電源線及び接地線に、それぞれ一段のダイオード接続されたトランジスタからなる保護回路を設ける。ＩＣの高周波帯の回路に対しては、寄生容量が小さく、かつ信号の特性を劣化させない保護回路として、適用する回路の動作点に応じて、電源電圧以上の出力信号が印加されてもＶonを越えない多段の保護回路、及び負のバイアス電位を越えて入力信号が印加されてもオンしない多段の保護回路を組み込む構成になっている。また、上記保護回路は、ＩＣ取り扱い中に生じる静電気の極性に関わらず、ＩＣを保護する回路構成になっている。即ち、保護回路は、静電破壊保護時に、電源線から信号線に向かって電流が流れる第１の保護回路と、信号線から接地線に向かって電流が流れる第２の保護回路と、信号線から電源線に向かって電流が流れる第３の保護回路と、接地線から信号線に向かって電流が流れる第４の保護回路とを有する。更に、多段接続のダイオード接続のトランジスタは、サイリスタ動作を防止できる絶縁物で素子（ダイオード接続したトランジスタ）間を分離した構造である。
【００３１】
上記（１）の手段によれば、（ａ）半導体集積回路装置において、高周波数帯の各内部回路の入出力部分には多段構成の保護回路が設けられていることから大きな正・負の静電気に起因する内部回路の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段構成の保護回路が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００３２】
（ｂ）高周波数帯の各内部回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００３３】
（ｃ）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００３４】
（ｄ）高周波数帯の各内部回路の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【発明の効果】
【００３５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、高周波数帯と中間周波数帯を統合したワンチップＩＣにおいて、中間周波数帯に適用する従来の一段のダイオード接続されたトランジスタからなる保護回路とは別に、高周波部回路に多段に直列接続された保護回路を設けることで、寄生容量が少なくなり、かつＶonが上がり利得や線形性の劣化を防止できる。
（２）また、このように１チップＩＣ内の各回路に構造の違う２種類の保護回路を設けることにより、多段接続の保護回路をＩＣ内の全回路に適用するよりもチップ内で保護回路のトータル面積を小さくできる。
（３）以上のようにしてＩＣ全体の静電気に対する高耐圧化を実現できる。
（４）正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
（５）低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
（６）高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
図１乃至図７は本発明の一実施形態（実施形態１）である半導体集積回路装置に係わる図であり、図１乃至図５は保護回路に係わる図である。
【００３７】
本実施形態１では、携帯電話用の信号処理ＩＣに本発明を適用した例について説明する。ここで、携帯電話の構成について説明する。図５は携帯電話のシステム構成の一部を示すブロック図である。
【００３８】
このブロック図は、図９と同様にアンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【００３９】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【００４０】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９から入力する局発信号により周波数変換を行う。
【００４１】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。アンテナ１から放射される信号１０及びアンテナ１で受信する信号１０は、例えば、１ＧＨｚ帯の高周波数帯となり、ベースバンドとの間で信号を授受する復調器９や変調器１１等では低周波数帯の信号を処理する。低周波数帯の信号は、例えば数百ＭＨｚの中間周波数帯である。
【００４２】
本実施形態１では、図５において実線で囲まれる単一の半導体ＩＣチップ２５に上記低雑音増幅器４を始めとする信号を処理する各回路素子（内部回路）がモノリシックに組み込まれている。即ち、この半導体ＩＣチップ２５には内部回路として、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，ＶＣＯ１８，変調器１１，可変利得制御増幅器１２，送信ミキサ１３，送信前段増幅器１５及びＶＣＯ１９がモノリシックに組み込まれている。
【００４３】
半導体ＩＣチップ２５の入出力部分には、数１０Ｖから数１００Ｖに及ぶ静電気帯電（正・負の静電気）による内部回路の静電破壊を防止するために保護回路がそれぞれ設けられて高耐圧化されている。この保護回路は、高周波数帯のものに対してはダイオード接続したトランジスタを複数直列に接続した多段構造の保護回路２６とし、低周波数帯、即ち中間周波数帯のものに対してはダイオード接続したトランジスタを一つ使用する一段の保護回路２７としてある。
【００４４】
多段構造の保護回路２６は、低雑音増幅器４，受信ミキサ６及び送信前段増幅器１５の入出力部分、可変利得制御増幅器８の入力部分、送信ミキサ１３の出力部分にそれぞれ設けられている。一段の保護回路２７は、復調器９の出力部分と変調器１１の入力部分にそれぞれ設けられている。
次に、高周波数帯の入出力部分に設ける多段構造の保護回路２６について、図１乃至図４を参照しながら説明する。
【００４５】
多段構造の保護回路２６は、図１及び図２に示すように、内部回路２９に接続される信号線３０と電源線３１及び接地線３２との間に多段構造のダイオードを配置して構成されている。図１に示すＶは内部回路２９への入力あるいは出力信号であり、信号線３０を経て内部回路２９へ入力あるいは、内部回路２９から出力される。
【００４６】
多段構造の保護回路２６は、図２に示すように、静電破壊保護時に、電源線３１から信号線３０に向かって（１）のルートで電流が流れる第１の保護回路Ａと、信号線３０から接地線３２に向かって（２）のルートで電流が流れる第２の保護回路Ｂと、信号線３０から電源線３１に向かって（３）のルートで電流が流れる第３の保護回路Ｃと、接地線３２から信号線３０に向かって（４）のルートで電流が流れる第４の保護回路Ｄとを有する。第１の保護回路Ａと第２の保護回路Ｂは負の静電気による内部回路２９の静電破壊を防止し、第３の保護回路Ｃと第４の保護回路Ｄは正の静電気による内部回路２９の静電破壊を防止する。
【００４７】
保護回路を構成するダイオードは、ダイオード接続されたバイポーラトランジスタが使用されるとともに、後述する構造によってサイリスタ現象が発生しないようになっている。
【００４８】
第３の保護回路Ｃは、いずれもベースとエミッタを短絡してダイオード接続とした複数のバイポーラトランジスタ１２１１〜１２１ｎを直列に接続した多段構造になっている。１段目のトランジスタ１２１１は、コレクタを電源ＶCC（電源線３１）に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｎ段目のトランジスタ１２１ｎは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを信号線３０に接続する。２段目から（ｎ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００４９】
第４の保護回路Ｄは、いずれもベースとエミッタを短絡してダイオード接続された複数のバイポーラトランジスタ１２２１〜１２２ｍを直列に接続した多段構造になっている。１段目のトランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｍ段目のトランジスタ１２２ｍは、コレクタを前段のトランジスタのエミッタに接続し、エミッタをグランド（接地線３２）に接続する。２段目から（ｍ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００５０】
このようにして、電源に接続されるトランジスタ１２１１からトランジスタ１２１ｎのＶonを高くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。同様にグランドに接続するトランジスタ１２２１から１２２ｍの−Ｖonを低くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。
【００５１】
第１の保護回路Ａは、第３の保護回路Ｃに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第１の保護回路Ａは、電源ＶCC（電源線３１）と信号線３０間に耐圧保護回路を構成するＭＯＳトランジスタ１２３１と、このＭＯＳトランジスタ１２３１と信号線３０間に接続される複数のバイポーラトランジスタ１２４１〜１２４ｉとからなる。上記トランジスタ１２４１〜１２４ｉはいずれもベースとエミッタをダイオード接続した構造であり、相互に直列に接続され、全体で多段構成になっている。
ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを１段目のトランジスタ１２４１のエミッタに接続し、ゲートを接地線３２に接続している。１段目のトランジスタ１２４１のコレクタは後段のトランジスタのエミッタに接続されている。ｉ段目のトランジスタ１２４ｉは、エミッタを（ｉ−１）段目のトランジスタのコレクタに接続し、コレクタを信号線３０に接続している。２段目から（ｉ−１）段目の各トランジスタは、エミッタを前段のトランジスタのコレクタに接続し、コレクタを後段のトランジスタのエミッタに接続する構造になっている。
第２の保護回路Ｂは、第４の保護回路Ｄに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第２の保護回路Ｂは、信号線３０と接地線３２（グランド）間に、ベースとエミッタをダイオード接続しかつ直列に多段接続した複数のバイポーラトランジスタ１２５１〜１２５ｋと、上記トランジスタ１２５ｋのコレクタと接地線３２間に接続した耐圧保護回路を構成するＭＯＳトランジスタ１２６１からなっている。ＭＯＳトランジスタ１２６１はドレインをトランジスタ１２５ｋのコレクタに接続し、ソースを接地線３２に接続している。
【００５２】
このような構成の保護回路２６において、半導体ＩＣチップ２５の取り扱い時帯電し、ＩＣの電源線，接地線，信号線にそれぞれ電位差が生じた時の静電気電流の経路を図２に示す。図中では、説明の便宜上、第１の保護回路Ａ及び第２の保護回路Ｂはトランジスタ単段構成とし、第３の保護回路Ｃ及び第４の保護回路Ｄはトランジスタ二段構成とし、ダイオードとして簡略的に示した。
【００５３】
図２の表が、電源（ＶCC），接地（ＧＮＤ），信号線（Ｓ）の電位関係と、そのとき回路内で、（１）〜（４）のどの電流経路で電流が流れるかを示してある。ＭＯＳトランジスタは高い静電気がかかることにより、パンチスルーまたは、ソースフォロワにより電流が流れる。表から明らかなように、いかなる部分のいかなる電位差においても電流経路があり、内部回路２９に過電流を流さないようになっている。
一方、所望する正の電圧を内部回路２９に印加する場合を考えると、トランジスタ１２２１〜１２２ｍ、トランジスタ１２４１〜１２４ｉは逆バイアスとなるので、電源側への不要なリーク電流は生じない。トランジスタ１２１１〜１２１ｎもＶCC＋Ｖon×ｎ個以下の電圧であればオンしない。また同様に、トランジスタ１２６１はパンチスルーを起こさずグランド側へのリークも生じない。
【００５４】
所望する電圧が負の場合は、トランジスタ１２５１〜１２５ｋ、トランジスタ１２１１〜１２１ｎが逆バイアスとなる。トランジスタ１２２１〜１２２ｍも−Ｖon×ｍ個まではオンしない。またＭＯＳトランジスタ１２３１も電流が流れない。そのため、正しく電圧が印加される。
【００５５】
これらのバイポーラトランジスタは、図６に示すような構造になっている。バイポーラトランジスタは、シリコン板７２上に二酸化シリコン層７３のような絶縁物を積層して作られるＳＯＩ（Silicon on Insulator)基板７１を基に形成されている。ＳＯＩ基板７１上にはＮ型エピタキシャル層７４が形成されている。上記Ｎ型エピタキシャル層７４には選択的に無端状の溝がドライエッチング等によって形成されている。この溝は二酸化シリコン層７３にまで到達している。そして、この溝内には絶縁体７５が充填されている。例えば、上記溝にはＣＶＤ（Chemical Vapor Deposition）方法によって二酸化シリコンが充填されている。従って絶縁体７５によって囲まれたＮ型エピタキシャル層７４領域は電気的に独立した領域になる。この領域内にトランジスタが形成される。
【００５６】
上記絶縁体７５によって囲まれたＮ型エピタキシャル層７４の表層部分にはＰ型拡散層７６が形成されている。この領域はベース領域として使用される。また、上記Ｐ型拡散層７６及びＮ型エピタキシャル層７４の表層部分にはＮ型拡散層７７，８３が形成されている。７７の領域がコレクタ領域として使用される。上記Ｐ型拡散層７６の表層部分に設けられたＮ型拡散層８３がエミッタ領域になる。
【００５７】
また、上記Ｎ型エピタキシャル層７４，絶縁体７５，Ｐ型拡散層７６，Ｎ型拡散層７７及び８３上には、二酸化シリコン層７８が形成されているとともに、上記エミッタ・ベース・コレクタ領域に対面する一部の二酸化シリコン層７８は除去されてコンタクト孔になっている。そして、これらコンタクト孔を含む領域には、配線が所定パターンに設けられている。この配線によって例えば、コレクタ電極８０，ベース電極８１，エミッタ電極８２が形成される。
【００５８】
このようにして、二酸化シリコン層７３及び絶縁体７５を障壁とし個々に電気的に分離したトランジスタが形成され、サイリスタは発生しない構造になっている。図６では、エミッタ電極８２とベース電極８１を配線７９にて接続してダイオード構成とし、多段に直列接続して保護回路を構成する。以上、バイポーラトランジスタを例としたが、ＭＯＳＦＥＴを構成する場合でも同様の電気的絶縁分離構造（アイソレーション構造）を用いる。本トランジスタ構造は、ＩＣ回路全ＯＳトランジスタ１２３１で構成されている。ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを信号線３０に接続し、ゲートを接地線３２に接続している。
【００５９】
第２の保護回路Ｂは、耐圧保護回路を構成するＭＯＳトランジスタ１２６１で構成されている。ＭＯＳトランジスタ１２６１はドレインを信号線３０に接続し、ソースを接地線３２に接続している。
【００６０】
第３の保護回路Ｃはバイポーラトランジスタ１２１１で構成されている。トランジスタ１２１１はコレクタを電源線３１に接続し、エミッタを信号線３０に接続する構造になっている。
【００６１】
第４の保護回路Ｄは、バイポーラトランジスタ１２２１で構成されている。トランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを接地線３２に接続する構造になっている。
【００６２】
この一段の保護回路２７も上記多段構造の保護回路２６と同様に正・負の静電気による内部回路２９の損傷を防止する。
【００６３】
次に、本発明のより具体的な回路構成例について説明する。本実施形態は集積回路をＢｉＣＭＯＳで構成するときに適用可能である。
図３に内部回路として、図５の低雑音増幅器４に相当する高周波増幅器を適用し、本発明の保護回路を出力段に設けた場合の一例を示す。枠で囲まれた部分９０が、保護回路を含めたＩＣ内の回路である。ＩＣ外の回路９５及び９６はそれぞれ入力・出力整合回路である。増幅器は標準的なカレントミラー型の増幅器であり、Ｖｂに電圧を印加して、トランジスタ９３に定電流を流し、高周波入力電圧Ｖinを与えて、増幅したＶoutの信号電圧を得るものである。回路図の９１の部分が保護回路であり、保護回路を構成するトランジスタ９２ａ〜９２ｉは、図６に示した構造からなり、個々に電気的に分離されている。内部のトランジスタ９３のコレクタ９４には、出力整合回路９６のインダクタを経て電源電圧と同じ３Ｖが印加される。保護回路のトランジスタが９２ａの１段しかないとすると、バイポーラトランジスタの指数関数特性に従って、コレクタ端子９４が電源電圧３Ｖから保護回路に順方向電流が増幅器出力電流に重畳する。増幅器の電圧振幅が極めて小さい時は問題とならないが、振幅が上がると、保護回路の非線型電流が大きくなり、歪みを生じる。増幅器のダイナミックレンジを満足できる電圧として、保護回路のＶonを４Ｖとなるように、保護回路のトランジスタを３段直列接続として、回路動作点で電流を流さない様にした。上記例の回路は負電源は不用なため、接地側に接続されるトランジスタは一段として、低い負の静電気が印加されても、回路の保護がかかるようにした。また、この保護回路により、ＩＣ取り扱い時に静電気が生じても、上記に説明した通りＩＣは保護される。
【００６４】
図４に保護回路の電源側に接続するトランジスタが１段の時と３段の時の増幅器の入出力特性を示す。図から明らかなように、１段直列接続から３段直列接続とすると、１ｄＢ圧縮点は−１５ｄＢｍから−８ｄＢｍとなり、線形性は改善されている。さらに、各トランジスタのコレクターエミッタ間容量が直列接続となるため、保護回路の寄生容量は、電源及び設置にそれぞれ一段のダイオード接続されたトランジスタからなる従来の保護回路と比べて減少し、増幅器の利得劣化は小さい。中間周波数帯の回路は周波数が低いために、従来の保護回路でも寄生容量による特性劣化は極めて小さい。また、隣り合うトランジスタは絶縁物である二酸化シリコン層で分離されており、サイリスタ動作することはない。
以上は、エンハンスメント型のトランジスタの出力点を例としたが、ＧａＡｓＦＥＴのように、ディプレッション型のトランジスタ入力の場合、接地側に接続するトランジスタの−Ｖonがトランジスタのゲートに印加する電圧より高いと、入力信号に非線形電流が重畳して増幅されることになり、同様に線形性が劣化する。そのため、−Ｖonを低くするように接地側に接続するトランジスタを直列接続とした保護回路を、入力側にも設けることが必要である。以上のように、トランジスタの直列数は、内部回路の動作点、１ｄＢ圧縮点目標値により決められる。
【００６５】
本実施形態１の半導体集積回路装置は、以下の効果を有する。
【００６６】
（１）半導体集積回路装置において、高周波数帯の各内部回路２９の入出力部分には多段構造の保護回路２６が設けられていることから大きな正・負の静電気に起因する内部回路２９の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段の保護回路２７が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００６７】
なお、上記のように、高周波回路部の保護回路を直列接続にすると、Ｖonが上がるため、中間周波数帯の保護回路に比べ、電流が流れ難くなり静電気耐圧は低くなる。しかしながら、ＩＣ（内部回路）を破壊する静電気電圧は数１０Ｖから数１００Ｖで、本発明を適用するような低い電源電圧で動作するＩＣよりはるかに高い電圧である。このため、Ｖonを上げたことによるわずかな耐圧の減少は問題とならない。
【００６８】
（２）高周波数帯の各内部回路２９の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００６９】
（３）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００７０】
（４）高周波数帯の各内部回路２９の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【００７１】
（５）上記のように、２種類の保護回路、即ち、多段構造の保護回路２６及び一段の保護回路２７をワンチップＩＣに設けることにより、全体の静電破壊に対する高耐圧化を図ることができる。
【００７２】
（実施形態２）
図８は本発明の他の実施形態（実施形態２）である半導体集積回路装置の保護回路を示す。本実施形態２は図１に示す上記実施形態１の多段構造の保護回路において、ダイオード接続されたトランジスタとしてバイポーラトランジスタに代えてＭＯＳＦＥＴとしたものである。ＭＯＳＦＥＴのゲートとソースは短絡されてダイオード接続されている。
【００７３】
第１の保護回路Ａは、電源線３１と信号線３０間に耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３３１と、このＭＯＳＦＥＴ（トランジスタ）４３３１と信号線３０間に接続される複数のＭＯＳＦＥＴ４３４１〜４３４ｉとからなる。第２の保護回路Ｂは、信号線３０と接地線３２間に、直列に多段接続した複数のＭＯＳＦＥＴ（トランジスタ）４３５１〜４３５ｋと、上記ＭＯＳＦＥＴ４３５ｋ接続した耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３６１からなっている。第３の保護回路Ｃは、直列に接続した複数のＭＯＳＦＥＴ（トランジスタ）４３１１〜４３１ｎで構成されている。第４の保護回路Ｄは、直列接続された複数のＭＯＳＦＥＴ（トランジスタ）４３２１〜４３２ｍで構成されている。
【００７４】
このような構成の多段構造の保護回路２６においても上記実施形態１と同様に正・負の静電気に起因する内部回路２９の静電破壊を防止することができる。
【００７５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信装置に組み込む半導体集積回路装置に適用した場合について説明したが、それに限定されるものではない。本発明は信号を処理する半導体集積回路装置には適用できる。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施形態（実施形態１）である半導体集積回路装置における内部回路に組み込まれる保護回路を示す回路図である。
【図２】上記保護回路の正・負の静電気に起因する静電破壊保護時の各電流経路を示す図表である。
【図３】上記保護回路を内部回路としての増幅器に組み込んだ回路図である。
【図４】上記増幅器の特性図である。
【図５】本実施形態１の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図６】上記半導体集積回路装置における保護回路を構成するダイオード接続したトランジスタを示す断面図である。
【図７】上記無線通信装置の低周波用内部回路に組み込む保護回路を示す回路図である。
【図８】本発明の他の実施形態（実施形態２）である半導体集積回路装置の内部回路に組み込まれる保護回路を示す回路図である。
【図９】従来の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図１０】従来の保護回路を示す回路図である。
【図１１】従来の他の保護回路を示す回路図である。
【図１２】従来の保護回路に用いるトランジスタ構造を示す模式的断面図である。
【図１３】従来の保護回路に用いるトランジスタの静特性と高周波信号の動作を示す特性図である。
【図１４】サイリスタの構造と動作原理を示す模式図である。
【符号の説明】
【００７８】
１…アンテナ、２…デュプレクサ、３…バンドパスフィルタ、４…低雑音増幅器、５…バンドパスフィルタ、６…受信ミキサ、７…バンドパスフィルタ、８…可変利得制御増幅器、９…復調器、１０…電波（信号）、１１…変調器、１２…可変利得制御増幅器、１３…送信ミキサ、１４…バンドパスフィルタ、１５…送信前段増幅器、１６…高出力増幅器、１７…バンドパスフィルタ、１８，１９…ＶＣＯ、２０…保護回路（静電破壊保護回路）、２５…半導体ＩＣチップ、２６…多段構造の保護回路、２７…一段の保護回路、２９…内部回路、３０…信号線、３１…電源線、３２…接地線、４１…保護回路、４２…ＮＭＯＳトランジスタ（トランジスタ）、４３…ＮＭＯＳトランジスタ（トランジスタ）、４４…信号線、４５…内部回路、４６…高周波電圧、４７…高周波電流、４８…高周波電圧、４９…高周波電流、５１，５２…ダイオード、５３…信号線、５４…内部回路、５５…接地線、６１…Ｐ型基板、６２…Ｎ型エピタキシャル層、６３…Ｐ型拡散層、６４…Ｎ型拡散層、６５…Ｐ型分離拡散層、６６…二酸化シリコン膜、６７…アルミ蒸着層、６８…カソード電極、６９…アノード電極、７０…サイリスタ、７１…ＳＯＩ基板、７２…シリコン板、７３…二酸化シリコン層、７４…Ｎ型エピタキシャル層、７５…絶縁体、７６…Ｐ型拡散層、７７…Ｎ型拡散層、７８…二酸化シリコン層、７９…配線、８０…コレクタ電極、８１…ベース電極、８２…エミッタ電極、８３…Ｎ型拡散層、９０…回路、９１…保護回路，９２ａ〜９２i…ダイオード接続されたバイポーラトランジスタ、９３…トランジスタ、９４…コレクタ、９５…入力整合回路、９６…出力整合回路、１２１１〜１２１ｎ，１２２１〜１２２ｍ，１２４１〜１２４ｉ，１２５１〜１２５ｋ…ダイオード接続されたトランジスタ（バイポーラトランジスタ）、１２３１，１２６１…ＭＯＳトランジスタ（耐圧保護回路）、４３１１〜４３１ｎ，４３２１〜４３２ｍ，４３４１〜４３４ｉ，４３５１〜４３５ｋ…ダイオード接続されたトランジスタ（ＭＯＳＦＥＴ）、４３３１，４３６１…ＭＯＳトランジスタ（耐圧保護回路）。
【図１】
2007311813.tif 000003
【図２】
2007311813.tif 000004
【図３】
2007311813.tif 000005
【図４】
2007311813.tif 000006
【図５】
2007311813.tif 000007
【図６】
2007311813.tif 000008
【図７】
2007311813.tif 000009
【図８】
2007311813.tif 000010
【図９】
2007311813.tif 000011
【図１０】
2007311813.tif 000012
【図１１】
2007311813.tif 000013
【図１２】
2007311813.tif 000014
【図１３】
2007311813.tif 000015
【図１４】
2007311813.tif 000016