(57)【要約】【課題】低消費電力化と通常の使用時における高解像度化とを両立する。【解決手段】第１表示領域１００の副画素１１０は、走査線１１２が選択されたときにデータ線１１４に供給されたデータ信号の電圧に応じた階調となる。第２表示領域２００の画素２１０は、メモリ回路２２０を有し、メモリ回路２２０に保持された論理レベルが一方である場合にオン表示となり、他方である場合にオフ表示となる。Ｙドライバ３０は、全画面表示モードである場合に走査線１１２を１行ずつ選択する一方、部分表示モードである場合には走査線１１２を選択しない。Ｘドライバ４０は、全画面表示モードであれば、選択された走査線１１２に対応する副画素１１０の階調に応じたデータ信号を出力し、部分表示モードであれば、選択された行選択線２１２に対応する画素２１０のオン表示またはオフ表示を指定するデータ信号を出力する。【選択図】図１
2007219205.tif 000002
【特許請求の範囲】
【請求項１】
第１表示領域に、複数の走査線と複数のデータ線との交差に対応して設けられ、各々は
、前記走査線が選択されたときに前記データ線に供給されたデータ信号に応じた階調とな
る複数の第１画素と、
第２表示領域に、複数の行選択線と、前記複数のデータ線の一部に対応する複数のビッ
ト線との交差に対応して設けられ、各々は、１ビットを保持するメモリ回路を有し、前記
メモリ回路に保持された１ビットの論理レベルが一方である場合にオン表示となる一方、
前記論理レベルが他方である場合にオフ表示となる複数の第２画素と、
前記走査線および前記行選択線を選択するための走査線駆動回路であって、所定の第１
表示モードである場合に、少なくとも前記複数の走査線を選択する一方、所定の第２表示
モードである場合に、少なくとも前記複数の走査線を選択しない走査線駆動回路と、
前記第１表示モードである場合、選択された走査線に対応する画素の階調に応じたデー
タ信号を、前記データ線に出力する一方、
前記第２表示モードである場合、選択された行選択線に対応する画素のオン表示または
オフ表示を指定するデータ信号を、前記ビット線に対応するデータ線に出力するデータ線
駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項２】
前記データ線駆動回路は、
選択された走査線に対応する画素の階調を指定するデータを、当該階調に応じた電圧に
変換するＤ／Ａ変換回路を備え、
前記第２表示モードである場合に、前記Ｄ／Ａ変換回路による変換動作を停止させる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第２表示領域に光を照射する光源を更に有し、
前記第２表示モードである場合に、前記光源による照射を停止させる
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第１画素は、前記走査線が選択されたときの論理レベルが一方または他方である場
合に、オンするスイッチング素子を有し、
前記第２画素におけるメモリ回路は、前記行選択線が選択されたときの論理レベルが一
方または他方である場合に、前記ビット線に供給されたデータ信号の論理レベルを保持し
、
前記走査線の論理レベルの一方と他方との差である論理振幅は、前記行選択線の論理レ
ベルの一方と他方との差である論理振幅よりも大きい、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記第２画素は、
前記メモリ回路に保持された１ビットの論理レベルが一方である場合に、前記コモン信
号と同一論理のオフ信号を選択し、前記保持された１ビットの論理レベルが他方である場
合に、前記オフ信号と論理反転の関係にあるオン信号を選択する選択回路と、
前記選択回路により選択されたオン信号またはオフ信号が印加される画素電極と、
を備え、当該画素電極は、前記オフ信号と同一論理のコモン信号が印加されるコモン電
極と対向する
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記コモン信号、前記オン信号および前記オフ信号は、前記行選択線の論理振幅と同一
の低振幅幅である、
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記走査線駆動回路は、前記第２表示モードである場合に、前記メモリ回路に保持され
た１ビットのデータを書き換える第２画素に対応する行選択線を選択する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項８】
前記複数のデータ線は、２以上の所定列数毎にブロック化され、
各ブロックに属する１列のデータ線に、前記ビット線が１列対応し、
前記データ線駆動回路は、
前記第１表示モードにおいて、前記各ブロックに属する所定列数のデータ線を、順次選
択する一方、前記第２表示モードにおいて、前記各ブロックに属する所定列数のデータ線
のうち、前記ビット線に対応するデータ線を選択するデマルチプレクサを備える、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項９】
第１表示領域に、複数の走査線と複数のデータ線との交差に対応して設けられ、各々は
、前記走査線が選択されたときに前記データ線に供給されたデータ信号に応じた階調とな
る複数の第１画素と、
第２表示領域に、複数の行選択線と、複数のビット線との交差に対応して設けられ、各
々は、１ビットを保持するメモリ回路を有し、前記メモリ回路に保持された１ビットの論
理レベルが一方である場合にオン表示となる一方、前記論理レベルが他方である場合にオ
フ表示となる複数の第２画素と、
前記複数のデータ線のうち、一部に設けられるとともに、当該データ線に供給された論
理信号を、前記複数のビット線の一部であって指定された列のビット線に供給されたデコ
ーダと、
前記走査線および前記行選択線を選択するための走査線駆動回路であって、所定の第１
表示モードである場合に、少なくとも前記複数の走査線を選択する一方、所定の第２表示
モードである場合に、少なくとも前記複数の走査線を選択しない走査線駆動回路と、
第１表示モードである場合、選択された走査線に対応する画素の階調に応じたデータ信
号を、前記データ線に出力する一方、
第２表示モードである場合、選択された行選択線に対応する画素のオン表示またはオフ
表示を指定するデータ信号を、前記デコーダが設けられたデータ線に出力するデータ線駆
動回路と、
を具備することを特徴とする電気光学装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の低消費電力化の技術に関する。
【背景技術】
【０００２】
携帯電話や個人向情報端末などの携帯型電子機器では、電池駆動が原則であるので、低
消費電力であることの要求が強い。したがって、携帯型電子機器に用いられる表示装置に
も低消費電力であることの要求が強く求められている。このため、通常では全画面表示モ
ード（第１表示モード）とする一方、待機時などでは画面の一部領域だけを表示させ、他
の領域をオフ状態とした部分表示モード（第２表示モード）として、低消費電力化を図る
試みがなされている（特許文献１参照）。
【特許文献１】特開２００１−２５５８５０号公報（図５参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このような電気光学装置は、もともと低消費電力であるが、近年の電子機器
には、連続使用時間の拡大や電池の小型化など様々な理由により、電気光学装置単体のさ
らなる低消費電力化も強く求められている。一方で、通常の使用時において表示装置の性
能指針の１つである高解像度の表示が可能であることの要求は依然として強い。
本発明は上述した事情に鑑みてなされたもので、その目的とするところは、低消費電力
であることと、通常の使用時において高解像度であることとを両立することが可能な電気
光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するために本発明に係る電気光学装置は、第１表示領域に、複数の走査
線と複数のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたとき
に前記データ線に供給されたデータ信号に応じた階調となる複数の第１画素と、第２表示
領域に、複数の行選択線と、前記複数のデータ線の一部に対応する複数のビット線との交
差に対応して設けられ、各々は、１ビットを保持するメモリ回路を有し、前記メモリ回路
に保持された１ビットの論理レベルが一方である場合にオン表示となる一方、前記論理レ
ベルが他方である場合にオフ表示となる複数の第２画素と、前記走査線および前記行選択
線を選択するための走査線駆動回路であって、所定の第１表示モードである場合に、少な
くとも前記複数の走査線を選択する一方、所定の第２表示モードである場合に、少なくと
も前記複数の走査線を選択しない走査線駆動回路と、前記第１表示モードである場合、選
択された走査線に対応する画素の階調に応じたデータ信号を、前記データ線に出力する一
方、前記第２表示モードである場合、選択された行選択線に対応する画素のオン表示また
はオフ表示を指定するデータ信号を、前記ビット線に対応するデータ線に出力するデータ
線駆動回路と、を具備することを特徴とする。本発明によれば、第１表示モードとした場
合には第１表示領域において高解像度な表示が可能となる一方、第２表示モードとした場
合には少なくとも第２表示領域を用いた表示によって消費電力を抑えることが可能となる
。
【０００５】
本発明において、前記データ線駆動回路は、選択された走査線に対応する画素の階調を
指定するデータを、当該階調に応じた電圧に変換するＤ／Ａ変換回路を備え、前記第２表
示モードである場合に、前記Ｄ／Ａ変換回路による変換動作を停止させる構成としても良
い。
本発明において、前記第２表示領域に光を照射する光源を有し、前記第２表示モードで
ある場合に、前記光源による照射を停止させる構成としても良い。
また、本発明において、前記第１画素は、前記走査線が選択されたときの論理レベルが
一方または他方である場合に、オンするスイッチング素子を有し、前記第２画素における
メモリ回路は、前記行選択線が選択されたときの論理レベルが一方または他方である場合
に、前記ビット線に供給されたデータ信号の論理レベルを保持し、前記走査線の論理レベ
ルの一方と他方との差である論理振幅は、前記行選択線の論理レベルの一方と他方との差
である論理振幅よりも大きい構成が好ましい。
この構成において、前記第２画素は、前記メモリ回路に保持された１ビットの論理レベ
ルが一方である場合に、前記コモン信号と同一論理のオフ信号を選択し、前記保持された
１ビットの論理レベルが他方である場合に、前記オフ信号と論理反転の関係にあるオン信
号を選択する選択回路と、前記選択回路により選択されたオン信号またはオフ信号が印加
される画素電極と、を備え、当該画素電極は、前記オフ信号と同一論理のコモン信号が印
加されるコモン電極と対向しても良い。さらに、前記コモン信号、前記オン信号および前
記オフ信号は、前記行選択線の論理振幅と同一の低振幅幅である構成が望ましい。
【０００６】
一方、本発明において、前記走査線駆動回路は、前記第２表示モードである場合に、前
記メモリ回路に保持された１ビットのデータを書き換える第２画素に対応する行選択線を
選択する構成としても良い。また、本発明において、前記複数のデータ線は、２以上の所
定列数毎にブロック化され、各ブロックに属する１列のデータ線に、前記ビット線が１列
対応し、前記データ線駆動回路は、前記第１表示モードにおいて、前記各ブロックに属す
る所定列数のデータ線を、順次選択する一方、前記第２表示モードにおいて、前記各ブロ
ックに属する所定列数のデータ線のうち、前記ビット線に対応するデータ線を選択するデ
マルチプレクサを備える構成としても良い。
【０００７】
上記課題は、第１表示領域に、複数の走査線と複数のデータ線との交差に対応して設け
られ、各々は、前記走査線が選択されたときに前記データ線に供給されたデータ信号に応
じた階調となる複数の第１画素と、第２表示領域に、複数の行選択線と、複数のビット線
との交差に対応して設けられ、各々は、１ビットを保持するメモリ回路を有し、前記メモ
リ回路に保持された１ビットの論理レベルが一方である場合にオン表示となる一方、前記
論理レベルが他方である場合にオフ表示となる複数の第２画素と、前記複数のデータ線の
うち、一部に設けられるとともに、当該データ線に供給された論理信号を、前記複数のビ
ット線の一部であって指定された列のビット線に供給されたデコーダと、前記走査線およ
び前記行選択線を選択するための走査線駆動回路であって、所定の第１表示モードである
場合に、少なくとも前記複数の走査線を選択する一方、所定の第２表示モードである場合
に、少なくとも前記複数の走査線を選択しない走査線駆動回路と、第１表示モードである
場合、選択された走査線に対応する画素の階調に応じたデータ信号を、前記データ線に出
力する一方、第２表示モードである場合、選択された行選択線に対応する画素のオン表示
またはオフ表示を指定するデータ信号を、前記デコーダが設けられたデータ線に出力する
データ線駆動回路と、を具備する電気光学装置によっても解決することが可能である。
なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器として
も概念することが可能である。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施の
形態に係る電気光学装置の電気的な構成を示す図であり、図２は、当該電気光学装置の構
成を示す平面図である。
図１に示されるように、この電気光学装置１０は、電圧生成回路１２、制御回路１４お
よび表示パネル２０に大別される。このうち、表示パネル２０は、図２に示されるように
、素子基板２２と対向基板２４とが互いに貼付された構成となっている。
なお、後述するように、素子基板２２と対向基板２４とは、互いに電極形成面が対向す
るように、一定の間隙を保って貼り合わせられるとともに、この間隙に例えばＴＮ（twis
ted nematic）型の液晶を挟持する。
【０００９】
表示パネル２０は、矩形形状であってＸ方向の長さが互いにほぼ同一である第１表示領
域１００と第２表示領域２００とに分かれている。また、素子基板２２にはＹドライバ３
０が、第１表示領域１００と第２表示領域２００とに隣接するＹ方向に沿った辺に形成さ
れる一方、デマルチプレクサ５０が、第１表示領域１００における外側のＸ方向の辺に沿
って形成されている。さらに、素子基板２２では、デマルチプレクサ５０の形成領域の外
側であって、対向基板２４から張り出した部分に、半導体集積回路であるＸドライバ４０
が、ＣＯＧ（chip on glass）技術等により実装されている。
光源１０２は、白色ＬＥＤ等を有する、いわゆるバックライトユニットであり、背面の
素子基板２２の側から光を第１表示領域１００に対して均等に照射する。同様に光源２０
２は、背面の素子基板２２の側から光を第２表示領域２００に対して均等に照射する。
【００１０】
図１に示されるように、第１表示領域１００では、１２０行の走査線１１２が行（Ｘ）
方向に延在するように設けられ、また、３列毎にグループ化された３６０（＝１２０×３
）列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに
電気的な絶縁を保つように設けられている。
副画素（第１画素）１１０は、１２０行の走査線１１２と３６０列のデータ線１１４と
の交差部に対応して、それぞれ配列している。このうち、同一の走査線１１２と同一のグ
ループに属する３列のデータ線１１４との交差に対応した３つの副画素１１０は、それぞ
れＲ（赤）、Ｇ（緑）、Ｂ（青）に対応して１つのドットを構成している。したがって、
本実施形態では、第１表示領域１００において副画素１１０でみれば、縦１２０行×横３
６０列でマトリクス状に配列することになる。
ここで便宜的に、表示領域における列を一般化して説明するために、１以上１２０以下
の整数ｊを用いると、図１において左から数えて（３ｊ−２）列目、（３ｊ−２）列目お
よび（３ｊ）列目のデータ線１１４は、それぞれｊ番目のブロックに属し、かつ、Ｒ、Ｇ
、Ｂの系列である、ということになる。
【００１１】
一方、第２表示領域２００では、２０行の行選択線２１２がＸ方向に延在するように設
けられ、また、１２０列のビット線２１４がＹ方向に延在するように、かつ、各行選択線
２１２と互いに電気的な絶縁を保つように設けられている。そして、画素（第２画素）２
１０が、２０行の行選択線２１２と１２０列のビット線２１４との交差部に対応して、そ
れぞれ配列している。したがって、本実施形態では、第２表示領域２００において画素２
１０が、縦２０行×横１２０列でマトリクス状に配列することになる。
なお、第１表示領域１００における副画素１１０は、Ｒ、Ｇ、Ｂのいずれかに対応して
各色の階調を表示するが、第２表示領域２００における画素２１０は、白色（オン表示）
または黒色（オフ表示）のみの表示を行う構成となっている。
【００１２】
第１表示領域１００におけるデータ線１１４と第２表示領域２００におけるビット線２
１４とは、各ブロックにおいて、Ｒ系列のデータ線１１４における論理レベルをＮＯＴ回
路１５２で反転し、さらに当該反転論理レベルをＮＯＴ回路１５４で再反転したものが当
該ブロックに対応するビット線２１４に供給される、という関係にある。
したがって、ｊ番目のブロックに対応して供給されるデータ信号をｄjと表記した場合
、当該データ信号ｄjの論理レベルと、ｊ番目のブロックに対応するビット線２１４の論
理レベルとは、互いに同一となるので、当該ビット線に供給されるデータ信号を同一符号
のｄjと表記している。
また、第１表示領域１００において副画素１１０は、各ブロックのＲ、Ｇ、Ｂ系列のデ
ータ線に対応するので、１ブロックに対し３列設けられるのに対し、第２表示領域２００
において画素２１０は、Ｒ系列のデータ線１１４に供給された論理信号の正転信号がビッ
ト線２１４に供給される関係にある。このため、副画素２１０は、各ブロックに１列ずつ
設けられることになる。
一方、本実施形態において画素２１０は、後述するように相補型のメモリ回路を有する
ので、各列のビット線２１４には一対一に反転ビット線２１５が設けられるとともに、Ｎ
ＯＴ回路１５２による反転信号が供給される構成となっている。このため、データ信号ｄ
jの論理レベルと、ｊ番目のブロックに対応する反転ビット線２１５の論理レベルとは、
互いに反転の関係となるので、当該反転ビット線に供給される信号については、反転を示
す「／」を付して／ｄjと表記している。なお、ＮＯＴ回路１５２、１５４については、
後述する低振幅論理である。
【００１３】
第１表示領域１００および第２表示領域２００は便宜的に区別しているが、すべての副
画素１１０を最も暗い状態にさせるとともに、すべての画素２１０をオフ表示（黒色表示
）にさせたとき、表示上の差を視認することが困難である。そこで、第１表示領域１００
および第２表示領域２００を区別しないで一体の表示領域として説明するため、画素行に
ついては、１〜１２０行目の走査線１１２および１２１〜１４０行目の行選択線２１２と
いうように、行選択線２１２の行番目を走査線１１２に続いた連番で説明する。
【００１４】
電圧生成回路１２は、本実施形態において用いられる電圧を生成して各部に供給するも
のである。詳細には、電気光学装置１０の論理レベルは、高振幅論理と低振幅論理との２
種類があるので、電圧生成回路１２は、高振幅論理においてＨレベルに相当する電圧Ｖdh
-H、高振幅論理においてＬレベルに相当する電圧Ｖdh-L、低振幅論理においてＨレベルに
相当する電圧Ｖdl-H、および、低振幅論理においてＬレベルに相当する電圧Ｖdl-Lを、そ
れぞれ生成する。このうち、電圧Ｖdh-Lは、実際には電圧基準の０ボルトであって接地電
位Ｇndであり、また、電圧の高低関係は、Ｖdh-L（＝０）＜Ｖdl-L＜Ｖdl-H＜Ｖdh-Hであ
る（例えば図８、図９参照）。
【００１５】
制御回路１４は、表示モードに合わせて表示パネル２０を制御するための各種制御信号
を出力するものである。本実施形態では、表示モードとして、第１表示領域１００および
第２表示領域２００の双方を用いて表示を行う全画面表示モード（第１表示モード）と、
第２表示領域２００だけを用いて表示を行う部分表示モード（第２表示モード）との２つ
があり、この表示モードに合わせてＹドライバ３０を制御するための制御信号群Ｃty、Ｘ
ドライバ４０を制御するための制御信号群Ｃtx、デマルチプレクサ５０に対し各ブロック
においてＲ、Ｇ、Ｂ系列のいずれかのデータ線１１４を選択させるための制御信号Ｓel-R
、Ｓel-G、Ｓel-Bを出力する。
なお、表示モードは、制御回路１４自体によって規定する場合もあれば、図示省略した
上位制御回路または操作子によって指定される場合もある。いずれにしても、制御回路１
４は、全画面表示モードを指定する場合には、後述する信号ＭodをＨレベルとする一方、
部分表示モードを指定する場合には、信号ＭodをＬレベルとする。
【００１６】
また、制御回路１４は、表示モードに合わせて光源１０２、２０２の点灯／非点灯を制
御するほか、表示モードとは無関係に約１６．７ミリ秒毎に論理レベルが反転する低振幅
論理のコモン信号Ｖcom2と、当該コモン信号Ｖcom2と論理レベルが同一のオフ信号Ｖoff
と、当該コモン信号Ｖcom2と論理レベルが反転の関係にあるオン信号Ｖonとを生成して、
第２表示領域２００に供給する。
なお、図１においてはオフ信号Ｖoff、オン信号Ｖonの図示が省略されている。また、
制御回路１４は、電源が投入されている限り、コモン信号Ｖcom2の論理反転動作を継続し
て実行する。オフ信号Ｖoffおよびオン信号Ｖonについても同様である。
【００１７】
Ｙドライバ３０は、全画面表示モードであれば、１〜１２０行目の走査線１１２および
１２１〜１４０行目の行選択線２１２を順番に選択するとともに、選択した走査線１１２
または行選択線２１２にＨレベルの論理信号を供給する一方、部分表示モードであれば、
１〜１２０行目のすべての走査線１１２を非選択としてＬレベルの論理信号を供給すると
ともに、第２表示領域２００において画素２１０の表示内容を変更する行に対応する行選
択線２１２にＨレベルの論理信号を供給する。
ここで、１〜１２０行目の走査線１１２および１２１〜１４０行目の行選択線２１２に
出力される論理信号を、Ｇ1〜Ｇ120およびＧ121〜Ｇ140と表記する。なお便宜上、走査線
１１２に出力される論理信号を、行番目を特定しないで一般的に説明する場合には、Ｇm
と表記し（ｍは１以上１２０以下の整数である）、行選択線２１２に出力される論理信号
を、行番目を特定しないで一般的に説明する場合には、Ｇnと表記する（ｎは１２１以上
１４０以下の整数である）。
また、後述するように、論理信号Ｇ1〜Ｇ120は高振幅論理であるのに対し、論理信号Ｇ
121〜Ｇ140は低振幅論理である。
【００１８】
Ｘドライバ４０は、全画面表示モードの場合に、Ｙドライバ３０によって走査線１１２
が選択されたときには、当該走査線１１２と、各ブロックにおける３列のデータ線１１４
のうち、制御信号Ｓel-R、Ｓel-G、Ｓel-Bで指定されたデータ線との交差に対応する副画
素１１０の階調に応じた電圧のデータ信号を出力する一方、Ｙドライバ３０によって行選
択線２１２が選択されるときには、当該行選択線２１２と各ブロックとに対応する画素２
１０の表示内容に応じた論理レベルのデータ信号を出力するものである。
ここで便宜的に、１〜１２０番目のブロックに対応して出力されるデータ信号を、ｄ1
〜ｄ120と表記する。なお、各ブロックに対応して出力されるデータ信号ｄ1〜ｄ120を、
ブロックの番目を特定しないで一般的に説明する場合には、Ｇjと表記する（ｊは１以上
１２０以下の整数である）。
また、Ｙドライバ３０およびＸドライバ４０の詳細な構成については後述する。
【００１９】
デマルチプレクサ５０は、データ線１１４毎に設けられたトランスミッションゲート５
４の集合体である。ここで、同一ブロックに属するデータ線１１４に対応する３個のトラ
ンスミッションゲート５４の入力端は共通接続されて、当該ブロックに対応するデータ信
号が供給される一方、各トランスミッションゲート５４の出力端は、データ線１１４の一
端に接続されている。さらに、Ｒ系列のデータ線１１４に対応するトランスミッションゲ
ート５４の制御端（ゲート）には、制御信号Ｓel-Rが供給される一方、その反転制御端（
反転ゲート）には、制御信号Ｓel-RをＮＯＴ回路２８で論理反転させた信号が供給される
。同様に、Ｇ、Ｂ系列のデータ線１１４に対応するトランスミッションゲート５４の制御
端には、制御信号Ｓel-G、Ｓel-Bが供給される一方、その反転制御端には、制御信号Ｓel
-G、Ｓel-Bの論理反転信号が供給される。
すなわち、ｊ番目のブロックは、Ｒ系列の（３ｊ−２）列目、Ｇ系列の（３ｊ−１）列
目およびＢ系列の（３ｊ）列目のデータ線１１４から構成されるので、これら３列のデー
タ線１１４に対応するトランスミッションゲート５４の入力端は共通接続されるとともに
、データ信号ｄjが供給された構成となっている。
なお、Ｘドライバ４０およびデマルチプレクサ５０によって、データ線１１４にデータ
信号を供給することになるので、Ｘドライバ４０およびデマルチプレクサ５０を合わせた
概念がデータ線駆動回路になる。
【００２０】
次に、第１表示領域１００における副画素１１０、および、第２表示領域２００におけ
る画素２１０の構成について説明する。図３（ａ）は、副画素１１０の電気的な構成を示
す図であり、図３（ｂ）は、画素２１０の電気的な構成を示す図である。
ここで、図３（ａ）は、ｍ行目の走査線１１２と、図１において左から数えてｊ番目の
グループに属する３列のデータ線１１４との交差に対応する３つの副画素１１０の構成が
示されている。
【００２１】
さて、図３（ａ）に示されるように、３つの副画素１１０は互いに同一構成であり、そ
れぞれ、ｎチャネル型の薄膜トランジスタ（Thin Film Transistor：以下単に「ＴＦＴ」
と略称する）１１６と、液晶容量１４０と、を有する。このうち、ＴＦＴ１１６のゲート
はｍ行目の走査線１１２に接続される一方、そのソースは、画素に対応するデータ線１１
４に接続され、そのドレインは液晶容量１４０の一端たる画素電極１１８に接続されてい
る。また、液晶容量１４０の他端は第１コモン電極１０８である。この第１コモン電極１
０８は、第１表示領域１００における全ての副画素１１０にわたって共通であって、時間
的に一定の電圧Ｖdl-Lのコモン信号Ｖcom1が印加されている。
この副画素１１０において、ｍ行目の走査線１１２に供給する論理信号をＨレベルとし
（選択電圧を印加し）、ＴＦＴ１１６をオン（導通）させるとともに、画素電極１１８に
対し、データ線１１４およびオン状態のＴＦＴ１１６を経由して、コモン信号Ｖcom1の電
圧Ｖdl-Lと比較して目標とする階調（明るさ）に応じた電圧だけ高位（正極性）または低
位（負極性）の電圧を印加することにより、当該液晶容量１４０に、階調に応じた電圧を
保持させることが可能となる。
なお、副画素１１０の各々には、液晶容量１４０に対し電気的に並列となるように蓄積
容量が設けられるが、本発明と直接関連しないので図示省略している。
【００２２】
一方、図３（ｂ）は、ｎ行目の行選択線２１２と、図１において左から数えてｊ列目の
ビット線２１４との交差に対応する画素２１０の構成が示されている。
この図に示されるように、画素２１０は、スタティック型のメモリ回路２２０、選択回
路２３０および液晶容量２４０を有する。このうち、メモリ回路２２０は、ｎチャネル型
ＴＦＴ２２１、２２２と、ＮＯＴ回路２２５、２２６を備える。ＴＦＴ２２１については
、そのソースがｊ列目のビット線２１４に接続され、そのドレインがＮＯＴ回路２２５の
入力端に接続され、そのゲートがｎ行目の行選択線２１２に接続されている。ＮＯＴ回路
２２５の出力端は、ＮＯＴ回路２２６の入力端に接続され、ＮＯＴ回路２２６の出力端は
、ＮＯＴ回路２２５の入力端に帰還されている。
なお、メモリ回路２２０は相補型であるので、ＴＦＴ２２２については、そのソースが
ｊ列目の反転ビット線２１５に接続され、そのドレインがＮＯＴ回路２２６の入力端に接
続され、そのゲートがｎ行目の行選択線２１２に接続されている。
【００２３】
したがって、メモリ回路２２０では、ｎ行目の行選択線２１２に供給された論理信号Ｇ
nがＨレベルになると、ＴＦＴ２２１、２２２がともにオンして、ビット線２１４に供給
されたデータ信号ｄjの論理レベルが端子Ｑにて記憶される（反転ビット線２１５に供給
された反転データ信号／ｄjが端子／Ｑにて記憶される）とともに、以後、論理信号Ｇnが
ＬレベルになってＴＦＴ２２１、２２２がオフしても、当該記憶内容がスタティックに保
持される構成となる。
【００２４】
選択回路２３０は、トランスミッションゲート２３２、２３４を有する。ここで、トラ
ンスミッションゲート２３２の入力端は、オン信号Ｖonが供給される信号線２５１に接続
される一方、トランスミッションゲート２３４の入力端は、オフ信号Ｖoffが供給される
信号線２５２に接続され、トランスミッションゲート２３２、２３４の出力端は、画素毎
に個別に形成された画素電極２１８に共通接続されている。
また、トランスミッションゲート２３２の制御ゲートおよびトランスミッションゲート
２３４の反転制御ゲートは、メモリ回路２２０における端子Ｑに接続される一方、トラン
スミッションゲート２３２の反転制御ゲートおよびトランスミッションゲート２３４の制
御ゲートは、メモリ回路２２０における端子／Ｑに接続されている。
したがって、端子Ｑで保持される論理信号がＨレベルであれば（端子／ＱがＬレベルで
あれば）、トランスミッションゲート２３２、２３４がそれぞれオン、オフして、オン信
号Ｖonが画素電極２１８に印加される一方、端子Ｑで保持される論理信号がＬレベルであ
れば（端子／ＱがＨレベルであれば）、トランスミッションゲート２３２、２３４がそれ
ぞれオフ、オンして、オフ信号Ｖoffが画素電極２１８に印加される構成となっている。
液晶容量２４０は、その一端たる画素電極２１８と、他端である第２コモン電極２０８
とで、液晶１０５を挟持した構成である。ここで、第２コモン電極２０８は、第２表示領
域２００における全ての画素２１０にわたって共通であって、１フレームの期間毎に論理
反転する上記コモン信号Ｖcom2が印加されている。
【００２５】
本実施形態において、第１表示領域１００における液晶容量１４０および第２表示領域
２００における液晶容量２４０は、いずれも保持された電圧実効値に応じて単位時間にお
ける平均的な透過光量が変化する。詳細には、液晶容量１４０、２４０のいずれも、保持
された電圧が低くなるにつれて、透過光量が小さくなるノーマリーブラックモードとなる
ように設定されている。
ただし、液晶容量１４０には、階調に応じた電圧が保持されるので、階調表示が可能で
あるのに対し、液晶容量２４０には、オンまたはオフに相当する電圧のみが保持されるの
で、明るい状態（白色）または暗い状態（黒色）の２値的な表示のみが可能となっている
。
【００２６】
次に、Ｙドライバ（走査線駆動回路）３０の詳細について説明する。図４は、Ｙドライ
バ３０の構成を示す図である。
図において、シフトレジスタ３１は、低振幅論理の電圧Ｖdl-Hと電圧Ｖdl-Lと（の差電
圧）を電源とし、走査線数「１２０」と行選択線「２０」との和である「１４０」の段数
を有する。ここで、シフトレジスタ３１は、図５に示されるように、クロック信号ＣＬＹ
が立ち上がる毎に当該クロック信号ＣＬＹの半周期分のパルス幅を持つ転送開始パルスＤ
Ｙを順次シフトし、そのシフト信号をＹ1、Ｙ2、Ｙ3、…、Ｙ120、Ｙ121、…、Ｙ140とし
て出力する。
なお、本実施形態においてシフトレジスタ３１は、全画面表示モードであっても、部分
表示モードであって、電源が投入されている限りシフト動作を継続して実行する。
また、どのシフト信号がＨレベルとなるかについては、転送開始パルスＤＹの入力後に
、クロック信号ＣＬＹの論理レベルの遷移回数によって定まる。このため、シフトレジス
タ３１におけるシフト動作の状態については、転送開始パルスＤＹとクロック信号ＣＬＹ
との出力から制御回路１４の側で把握することができる。
【００２７】
レベルシフタ（ＬＳ）３２、ＮＡＮＤ回路３３およびＮＯＴ回路３４は、それぞれ１〜
１２０行目の走査線１１２に対応して設けられるとともに、高振幅論理の電圧Ｖdh-Hと電
圧Ｖdh-Lとを電源として動作する。このうち、１〜１２０行目のレベルシフタ３２は、そ
れぞれ低振幅論理のシフト信号Ｙ1、Ｙ2、Ｙ3、…、Ｙ120を、高振幅論理の信号に変換す
る。
一方、レベルシフタ（ＬＳ）３６は、高振幅論理の電圧Ｖdh-Hと電圧Ｖdh-Lとを電源と
して動作して、低振幅論理の出力許可信号Ｏeを高振幅論理の信号に変換する。
ＮＡＮＤ回路３３は、高振幅論理に変換されたシフト信号と出力許可信号Ｏeとの否定
論理積信号を出力し、ＮＯＴ回路３４は当該否定論理積信号の論理を再反転して走査線１
１２に供給する。すなわち、ｍ行目に対応するＮＯＴ回路３４から出力される信号が論理
信号Ｇmとしてｍ行目の走査線１１２に供給される構成となっている。
【００２８】
一方、ＮＡＮＤ回路３７およびＮＯＴ回路３８は、それぞれ１２１〜１４０行目の行選
択線２１２に対応して設けられるとともに、低振幅論理の電圧Ｖdl-Hと電圧Ｖdl-Lとを電
源として動作する。
詳細には、ＮＡＮＤ回路３７は、低振幅論理のシフト信号と出力許可信号Ｏeとの否定
論理積信号を出力し、ＮＯＴ回路３８は当該否定論理積信号の論理を再反転して行選択線
２１２に供給する。すなわち、ｎ行目に対応するＮＯＴ回路３８から出力される信号が論
理信号Ｇnとしてｎ行目の行選択線２１２に供給される構成となっている。
なお、低振幅論理のクロック信号ＣＬＹ、転送開始パルスＤＹおよび出力許可信号Ｏe
は、制御回路１４（図１参照）から供給され、これらを総称したものが制御信号群Ｃtyで
ある。
【００２９】
続いて、Ｘドライバ４０の詳細について説明する。図６は、Ｘドライバ４０の構成を示
す図である。
この図に示されるように、記憶回路４０２、ラッチ回路（Ｌ）４０４、Ｄ／Ａ変換回路
（ＤＡＣ）４０６、正転・反転増幅回路４０８およびスイッチ４１０、４１２が、各ブロ
ックに対応して設けられる。このうち、記憶回路４０２は、１２０行×３列および２０行
×１列の記憶領域を有する。ここで例えば１番目のブロックに対応する記憶回路４０２は
、１２０行×３列の記憶領域に、それぞれ１〜１２０行目であって１列目の画素を構成す
るＲ、Ｇ、Ｂの副画素１１０の階調を規定するデータを記憶する一方、２０行×１列の記
憶領域に、それぞれ１２１〜１４０行目であって１列目の画素２１０のオンまたはオフを
規定するデータを記憶する。
【００３０】
さらに、記憶回路４０２では、制御信号Ｓyで指定される行が１〜１２０行目である場
合に、当該指定される行に対応する記憶領域から、制御信号Ｓel-RがＨレベルであればＲ
の副画素１１０の階調を規定するデータが読み出され、同様に、制御信号Ｓel-G、Ｓel-B
がＨレベルであればＢ、Ｇの副画素１１０の階調を規定するデータが読み出される。また
、記憶回路４０２では、制御信号Ｓyで指定される行が１２１〜１４０行目である場合に
、当該指定される行に対応する記憶領域から、画素２１０のオンまたはオフを規定するデ
ータが読み出される。ここで、制御信号Ｓyで指定される行は、シフトレジスタ３１によ
るシフト動作、すなわち、Ｈレベルとなるシフト信号に対応した走査線１１２または行選
択線２１２に一致する。
なお、副画素１１０の階調を規定するデータは、複数ビット（例えば８ビット）である
が、画素２１０のオンまたはオフを規定するデータは１ビットであり、これらのデータは
、表示内容が変更された場合に、図示省略した上位制御回路によって書き換えられる構成
となっている。
【００３１】
ラッチ回路４０４は、記憶回路４０２から読み出されたデータをラッチするものである
。Ｄ／Ａ変換回路４０６は、ラッチ回路４０４によってラッチされたデータが副画素１１
０の階調を規定する複数ビットのデータである場合に、電圧Ｖdl-L（第１コモン電極１０
８の電位）を基準にして、当該複数ビットのデータに応じた電圧だけ高位のアナログ信号
に変換するものである。正転・反転増幅回路４０８は、極性指示信号ＰolがＨレベルであ
れば、Ｄ／Ａ変換回路４０６によるアナログ信号を正転出力（電圧増幅係数「＋１」）す
る一方、極性指示信号ＰolがＬレベルであれば、アナログ信号を、電圧Ｖdl-Lを基準にし
て反転出力（電圧増幅係数「−１」）するものである。
なお、Ｄ／Ａ変換回路４０６および正転・反転増幅回路４０８は、信号ＭodがＬレベル
となって部分表示モードが指定された場合に動作停止する構成となっている。
また、極性指示信号Ｐolは、液晶容量１４０に対する書込極性を指定する信号であり、
例えばＨレベルであれば正極性書込を、Ｌレベルであれば負極性書込を指定する。なお、
本実施形態において極性指示信号Ｐolは、図７に示されるように１フレームの期間毎に極
性反転する。このため、１フレームの期間において、すべての液晶容量１４０は同一の書
込極性となり、かつ、当該書込極性が１フレーム毎に反転するので、本実施形態では、い
わゆる面反転駆動となるが、本発明をこれに限定する趣旨ではない。
【００３２】
一方、スイッチ４１０は、双投型であり、ラッチ回路４０４によってラッチされたデー
タが画素２１０の階調を規定する１ビットのデータである場合に、当該データの論理が「
１」であれば、実線で示されるように低振幅論理のＨレベルに相当する電圧Ｖdl-Hの給電
線を選択し、当該データの「０」であれば、破線で示されるように低振幅論理のＬレベル
に相当する電圧Ｖdl-Lの給電線を選択する。
スイッチ４１２は、双投型であり、制御信号ＳcnがＨレベルであれば、実線で示される
ように正転・反転増幅回路４０８による出力信号を選択する一方、Ｌレベルであれば、波
線で示されるようにスイッチ４１０の出力端（共通端）を選択する。ここで、制御信号Ｓ
cnは、シフトレジスタ３１によるシフト信号Ｙ1からＹ120までのいずれかがＨレベルとな
る期間にわたってＨレベルとなり、シフト信号Ｙ121からＹ140までのいずれかがＨレベル
となる期間にわたってＬレベルとなる（図５参照）。
【００３３】
このような記憶回路４０２、ラッチ回路（Ｌ）４０４、Ｄ／Ａ変換回路（ＤＡＣ）４０
６、正転・反転増幅回路４０８およびスイッチ４１０、４１２の組が１〜１２０番目の各
ブロックに対応して設けられて、スイッチ４１２によって選択された信号がデータ信号ｄ
1〜ｄ120として出力される。
なお、極性指示信号Ｐolや、制御信号Ｓcn、Ｓy、信号Ｍod、記憶回路４０２へのアク
セス信号（図示省略）は、制御回路１４から供給され、これらを総称したものが図１にお
ける制御信号群Ｃtxに相当する。
【００３４】
この構成において、信号ＭodがＨレベルであって全画面表示モードであれば、Ｘドライ
バ４０では、Ｄ／Ａ変換回路４０６および正転・反転増幅回路４０８が動作するとともに
、シフト信号Ｙ1からＹ120までのいずれかがＨレベルであれば（制御信号ＳcnがＨレベル
）スイッチ４１２が正転・反転増幅回路４０８による出力信号を選択するので、ｊ番目の
ブロックに対応するデータ信号ｄjは、Ｈレベルの論理信号が供給される走査線１１２で
あって、ブロックにおけるＲ、Ｇ、Ｂうち、制御信号Ｓel-R、Ｓel-G、Ｓel-Bで指定され
た副画素１１０の階調に応じた電圧であって、かつ、極性指示信号Ｐolで指定された極性
の電圧となる。
また、全画面表示モードであって、シフト信号Ｙ121からＹ140までのいずれかがＨレベ
ルであれば（制御信号ＳcnがＬレベル）、スイッチ４１２がスイッチ４１０の出力端を選
択するので、データ信号ｄjは、Ｈレベルの論理信号が供給される行選択線２１２とブロ
ックとに対応する画素２１０のオンまたはオフを指定する低振幅の論理信号となる。
【００３５】
一方、信号ＭodがＬレベルであって部分表示モードであれば、Ｘドライバ４０では、Ｄ
／Ａ変換回路４０６および正転・反転増幅回路４０８が動作停止するので、スイッチ４１
２が正転・反転増幅回路４０８による出力信号を選択しても、データ線１１４は駆動され
ない。
また、部分表示モードであって、シフト信号Ｙ121からＹ140までのいずれかがＨレベル
であれば（制御信号ＳcnがＬレベル）、データ信号ｄjは、全画面表示モードと同様に、
データ信号ｄjは、Ｈレベルの論理信号が供給される行選択線２１２とブロックとに対応
する画素２１０のオンまたはオフを指定する低振幅の論理信号となる。
【００３６】
次に、電気光学装置１０の動作について説明する。
本実施形態では、上述したように表示モードとして、全画面表示モードと、部分表示モ
ードとの２つが存在するので、先に全画面表示モードの場合について説明し、その後に部
分表示モードの場合について説明することにする。
【００３７】
図７は、全画面表示モードにおけるＹ側の動作を説明するための図であり、図８および
図９は、Ｘ側の動作を説明するための図である。
まず、全画面表示モードにおいて、制御回路１４は、信号ＭodをＨレベルにするととも
に、第１表示領域１００および第２表示領域２００の双方を用いた表示を行うために、光
源１０２、２０２の両方を点灯させる。
さらに、全画面表示モードにおいて制御回路１４は、出力許可信号ＯeをＨレベルに固
定する。これにより、Ｙドライバ３０では、シフトレジスタ３１によるシフト信号Ｙ1〜
Ｙ140のうち、Ｙ1〜Ｙ120についてはレベルシフタ３２による高振幅論理に変換されて、
Ｙ121〜Ｙ140については低振幅論理に保たれた状態で、それぞれ論理信号Ｇ1〜Ｇ140とし
て出力される。
すなわち、全画面表示モードでは、論理信号Ｇ1〜Ｇ120は、１フレームの期間にわたっ
て期間Ｈ毎に順番に排他的にＨレベルとなる。ここで、１フレームの期間は、約１６．７
ミリ秒（６０Ｈｚの逆数）である。なお、図７は、論理信号のレベルを問題としているの
で、低振幅論理と高振幅論理とにおける振幅の相違は、無視してある。
【００３８】
次に、全画面表示モードのうち、第１表示領域１００の表示動作について説明する。全
画面表示モードにおいて、論理信号Ｇ1〜Ｇ120は期間Ｈ毎に順次排他的にＨレベルとなる
。このとき、制御回路１４は、図７に示されるように、論理信号Ｇ1（シフト信号Ｙ1）か
ら論理信号Ｇ120（シフト信号Ｙ120）までがＨレベルとなる期間にわたって制御信号Ｓcn
をＨレベルにする。
ここで、論理信号Ｇ1〜Ｇ120のうち、行を特定しないで一般化するために、論理信号Ｇ
mがＨレベルとなる期間について説明すると、図８に示されるように、制御回路１４は、
当該期間において、制御信号Ｓel-R、Ｓel-G、Ｓel-Bを、この順番で排他的にＨレベルと
する。
【００３９】
ｍ行目の走査線１１２に供給される論理信号ＧmがＨレベルとなる期間において、制御
信号Ｓel-RがＨレベルになったとき、例えばｊ番目のブロックに対応して出力されるデー
タ信号ｄjは、上述したように、ｍ行目の走査線１１２と、ｊ番目のブロックにおけるＲ
系列のデータ線１１４とに対応する副画素１１０の階調に応じた電圧であって、かつ、極
性指示信号Ｐolで指定され極性の電圧となる。また、制御信号Ｓel-RがＨレベルになると
、Ｒ系列のデータ線１１４に対応するトランスミッションゲート５４がオンになるので、
当該データ信号ｄjは、ｊ番目のブロックにおけるＲ系列のデータ線１１４に供給される
。
また、論理信号ＧmがＨレベルになると、ｍ行目の走査線１１２に対応する副画素１１
０のすべてにおいてＴＦＴ１１６がオンするので、ｊ番目のブロックにおけるＲ系列のデ
ータ線１１４に供給されたデータ信号ｄjは、オンしたＴＦＴ１１６を介して、ｍ行目の
走査線１１２とｊ番目のブロックにおけるＲ系列のデータ線１１４との交差に対応するＲ
の副画素１１０の画素電極１１８に印加される。これにより、当該Ｒの副画素の液晶容量
１４０には、第１コモン電極１０８の電圧Ｖdl-Lとデータ信号ｄjの電圧との差、すなわ
ち、当該Ｒの副画素の階調に応じた電圧が書き込まれる。
【００４０】
次に、制御信号Ｓel-G、Ｓel-Bの順にＨレベルになったとき、データ信号ｄjは、ｍ行
目の走査線１１２とｊ番目のブロックのうちＧ、Ｂ系列のデータ線１１４との交差に対応
するＧ、Ｂの副画素１１０の階調に応じた電圧であって、かつ、極性指示信号Ｐolで指定
され極性の電圧となって、ｊ番目のブロックにおけるＧ、Ｂ系列のデータ線１１４に順番
に供給され、当該Ｇ、Ｂの副画素の液晶容量１４０には、それぞれ当該Ｇ、Ｂの副画素の
階調に応じた電圧が書き込まれる。
これにより、ｍ行目の走査線１１２とｊ番目のブロックを構成するＲ、Ｇ、Ｂ系列のデ
ータ線１１４との交差に対応する３つの副画素には、階調に応じた電圧が順番に書き込ま
れたことになる。
【００４１】
図８では、論理信号ＧmがＨレベルとなる期間Ｈにおいて、ｊ番目のブロックに対応し
て出力されるデータ信号ｄjの電圧変化が示されている。
当該期間Ｈにおけるデータ信号ｄjの電圧は、極性指示信号ＰolがＨレベルとなって正
極性書込が指定されていれば、ノーマリーブラックモードにおいて最も暗い状態に相当す
る電圧Ｖbpから最も明るい状態に相当する電圧Ｖwpまでの範囲で、一方、極性指示信号Ｐ
olがＬレベルとなって負極性書込が指定されていれば、最も暗い状態に相当する電圧Ｖbm
から最も明るい状態に相当する電圧Ｖwmまでの範囲で、それぞれ第１コモン電極１０８の
電圧Ｖdl-Lから画素の階調に応じた差を有する電圧となる。
ここで、正極性電圧Ｖwp（およびＶbp）と、負極性電圧Ｖwm（Ｖbm）とは、それぞれ電
圧Ｖdl-Lを中心にして、互いに対称の関係にある。
また、上述したように、本実施形態における電圧の基準はＶdh-L（＝Ｇnd）であるが、
書込極性については、液晶容量１４０において第１コモン電極１０８の電圧に対する画素
電極１１８の電圧が高位であるか低位であるかを問題とするので、当該書込極性の基準電
位については、第１コモン電極１０８の電圧Ｖdh-Lである。すなわち、電圧Ｖdh-Lよりも
高位側を正極性とし、低位側を負極性としている。
なお、図８におけるデータ信号ｄjの電圧の縦スケールは、他の論理信号の電圧波形と
比較して拡大してある（この点については、図９についても同様である）。
【００４２】
ここでは、ｊ番目のブロックに対応した３つの副画素について書込動作について説明し
たが、論理信号ＧmがＨレベルとなる期間においては、ｍ行目であって、１、２、３、…
、１２０番目のブロックに対応する副画素１１０についても同様な書込動作が同時並行的
に実行される。
さらに、ここではｍ行目の走査線１１２に位置する画素１行分についての書込動作につ
いて説明したが、実際には、論理信号Ｇ1〜Ｇ120が順次Ｈレベルとなるから、画素１行分
についての書込動作は、１、２、３、…、１２０行目の順番で実行されることになる。
【００４３】
続いて、全画面表示モードのうち、第２表示領域２００の表示動作について説明する。
全画面表示モードにおいて、論理信号Ｇ121〜Ｇ140は同様に期間Ｈ毎に順次排他的にＨレ
ベルとなるが、制御回路１４は、図７に示されるように、論理信号Ｇ121（シフト信号Ｙ1
21）から論理信号Ｇ140（シフト信号Ｙ140）までがＨレベルとなる期間にわたって制御信
号ＳcnをＬレベルにするとともに、当該期間において、制御信号Ｓel-RをＨレベルとし、
制御信号Ｓel-G、Ｓel-BをＬレベルとする。
【００４４】
ここで、論理信号Ｇ121〜Ｇ140のうち、行を特定しないで一般化するために、論理信号
ＧnがＨレベルとなる期間について説明する。図９に示されるように、ｎ行目の行選択線
２１２に供給される論理信号ＧnがＨレベルとなる期間において、例えばｊ番目のブロッ
クに対応して出力されるデータ信号ｄjは、上述したように、ｎ行目の行選択線２１２と
ｊ番目のブロックとに対応する画素２１０のオンまたはオフに応じた電圧となる。
詳細には、図９に示されるように、当該画素２１０をオン（ノーマリーブラックモード
において白色表示）させる場合、データ信号ｄjは、実線で示されるように低振幅論理の
Ｈレベルに相当する電圧Ｖdl-Hとなる。このため、反転データ信号／ｄjは、破線で示さ
れるように低振幅論理のＬレベルに相当する電圧Ｖdl-Lとなる。
一方、当該画素２１０をオフ（ノーマリーブラックモードにおいて黒色表示）させる場
合、データ信号ｄjは、実線で示されるように電圧Ｖdl-Lとなる。このため、反転データ
信号／ｄjは、破線で示されるように電圧Ｖdl-Hとなる。
【００４５】
また、制御信号Ｓel-RがＨレベルになると、Ｒ系列のデータ線１１４に対応するトラン
スミッションゲート５４がオンになるので、当該データ信号ｄjは、ｊ番目のブロックに
おけるＲ系列のデータ線１１４に供給された後、ＮＯＴ回路１５２、１５４による２回の
反転を経てビット線２１４に供給される一方、ＮＯＴ回路１５２のみによる１回の反転を
経て反転ビット線２１５に供給される。
論理信号ＧnがＨレベルになると、ｎ行目の画素２１０におけるＴＦＴ２２１、２２２
がオン状態となるので、ビット線２１４に供給されたデータ信号ｄjの論理レベルがメモ
リ回路２２０における端子Ｑに、反転データ信号／ｄjの論理レベルが端子／Ｑに、それ
ぞれ書き込まれる。
【００４６】
ここでは、ｊ番目のブロックに対応した画素２１０について書込動作について説明した
が、論理信号ＧnがＨレベルとなる期間においては、ｎ行目であって、１、２、３、…、
１２０番目のブロックの画素２１０についても同様な書込動作が同時並行的に実行される
。
さらに、ここではｎ行目の走査線１１２に位置する画素１行分についての書込動作につ
いて説明したが、実際には、論理信号Ｇ121〜Ｇ140が順次Ｈレベルとなるから、画素１行
分についての書込動作は、第１表示領域１００における最終１２０行目の書込終了後に、
１２１、１２２、１２３、…、１４０行目の順番で実行されることになる。
【００４７】
次に、メモリ回路２２０においてデータ信号の論理レベルが書き込まれた場合に、液晶
容量２４０がどうなるか、という観点で説明する。図１０は、液晶容量２４０に印加され
る電圧を、メモリ回路２２０に保持される論理レベルに応じて、かつ、コモン信号Ｖcom2
、オン信号Ｖonおよびオフ信号Ｖof fとの関係において示す図である。
上述したように、また図１０に示されるように、オフ信号Ｖoffおよびオン信号Ｖonは
、第２コモン電極２０８に印加されるコモン信号Ｖcom2の論理レベルと同一および反転の
関係にある。画素２１０のメモリ回路２２０において、端子ＱにＬレベルの論理信号が保
持されているとき（端子／ＱにＨレベルの論理信号が保持されているとき）、トランスミ
ッションゲート２３２、２３４はそれぞれオフ、オンするので、当該画素の画素電極２１
８には、コモン信号Ｖcom2と同一論理レベルの関係にあるオフ信号Ｖof fが印加される。
このため、液晶容量２４０に印加される電圧ＶＬＣ、ここでは、画素電極２１８の電位か
ら第２コモン電極２０８の電位を差し引いた電圧は、図に示されるように、ゼロとなるの
で、ノーマリーブラックモードであれば、当該画素は、暗くなるオフ状態となる。
【００４８】
一方、メモリ回路２２０において、端子ＱにＨレベルの論理信号が保持されているとき
（端子／ＱにＬレベルの論理信号が保持されているとき）、トランスミッションゲート２
３２、２３４はそれぞれオン、オフするので、当該画素の画素電極２１８には、コモン信
号Ｖcom2の論理レベルを反転した関係にあるオン信号Ｖonが印加される。このため、液晶
容量２４０に印加される電圧ＶＬＣは、＋（Ｖdh-H）または−（Ｖdh-L）となるので、ノ
ーマリーブラックモードであれば、当該画素は明るくなるオン状態となる。
【００４９】
このように、全画面表示モードであれば、１フレームの期間にわたって論理信号Ｇ1〜
Ｇ140が、この順番で期間Ｈ毎にＨレベルとなり、このうち、論理信号Ｇ1〜Ｇ120が順番
にＨレベルになることによって第１表示領域１００における各副画素１１０に対しデータ
信号の電圧が書き込まれ、当該電圧に応じた階調表示が行われる一方、論理信号Ｇ121〜
Ｇ140が順番にＨレベルになることによって第２表示領域２００における各画素２１０の
メモリ回路２２０に対しオン／オフを指定するデータ信号の論理レベルが書き込まれて、
当該論理レベルに応じたオン（白色）／オフ（黒色）の表示が行われる。
【００５０】
本実施形態では、１フレームの期間毎に、液晶容量１４０に対する書込極性を指定する
極性指示信号Ｐolの論理レベルが反転するとともに、第２コモン電極２０８に印加される
コモン信号Ｖcom2の論理レベルも反転するので、例えば、奇数ｎフレームにおいて極性指
示信号ＰolがＨレベルになるとともに（図７参照）、コモン信号Ｖcom2がＬレベルであれ
ば（図１０参照）、当該奇数ｎフレームにおいて、第１表示領域１００における副画素１
１０の画素電極１１８では正極性電圧が書き込まれ、第２表示領域２００における画素２
１０の画素電極２１８ではオン表示であれば、第２コモン電極電位よりも高位電圧が書き
込まれる一方、続く偶数（ｎ＋１）フレームにおいて、画素電極１１８では負極性電圧が
書き込まれ、画素電極２１８ではオン表示であれば、第２コモン電極電位よりも低位電圧
が書き込まれる。
このため、第１表示領域１００の液晶容量１４０においても第２表示領域２００の液晶
容量２４０においても、１フレーム毎に保持電圧が反転（交流駆動）されるので、直流成
分の印加による液晶１０５の劣化が防止されることとなる。
【００５１】
なお、本実施形態において、全画面表示モードである場合に論理信号Ｇ121〜Ｇ140を順
番にＨレベルとしたが、メモリ回路２２０はスタティック型であるので、オンまたはオフ
状態が変更されない画素２１０については、当該メモリ回路２２０の保持内容を書き換え
る必要がない。このため、全画面表示モードであっても、オンまたはオフ状態が変更され
ない１行分の画素２１０については、当該行に対応するシフト信号がＨレベルとなるタイ
ミングにおいて出力許可信号ＯeをＬレベルとして、当該行の行選択線２１２に供給され
る論理信号をＬレベルとしても良い。
【００５２】
次に、部分表示モードの動作について説明することにする。
全画面表示モードから部分表示モードに移行する場合、制御回路１４は、全画面表示モ
ードにおける最終の１フレームの期間を用いて、第１表示領域１００におけるすべての副
画素１１０を最も暗い状態とさせる電圧ＶbpまたはＶbmを書き込む。これにより、記憶回
路４０２に記憶された副画素１１０の階調を規定するデータにかかわらず、強制的にすべ
ての副画素１１０が、ノーマリーブラックモードにおいてオフ表示に相当する黒色表示と
なる。
次に、部分表示モードにおいて、制御回路１４は、信号ＭodをＬレベルにするとともに
、第２表示領域２００のみを用いた表示を行うために、光源１０２を消灯させて、光源２
０２のみを点灯させる。
【００５３】
ところで、部分表示モードは、当該領域の画素２１０の表示内容を変更する場合と、し
ない場合とに分けられる。
部分表示モードにおいて、第２表示領域２００の画素２１０の表示内容を変更する場合
、制御回路１４は、第２表示領域２００において表示内容を書き換える必要のある行に対
応するシフト信号がＨレベルとなる期間のみ、出力許可信号ＯeをＨレベルとし、他の期
間については出力許可信号ＯeをＬレベルとする。
【００５４】
図１１は、部分表示モードにおいて、第２表示領域２００に属する１２１〜１４０行目
における全行の画素２１０の表示内容を変更する場合の例である。
部分表示モードにおいて、シフト信号Ｙ1〜Ｙ120がＨレベルとなる期間では出力許可信
号ＯeがＬレベルになるので、論理信号Ｇ1〜Ｇ120はいずれもＬレベルとなる。このため
、第１表示領域１００におけるすべての副画素１１０は黒色表示を維持することになる。
第２表示領域２００において表示内容を書き換える必要のある行に対応するシフト信号
がＨレベルになると、出力許可信号ＯeがＨレベルになり、このため、当該Ｈレベルのシ
フト信号がそのまま論理信号として行選択線２１２に供給される。このとき、ｎ行目の行
選択線２１２に供給される論理信号ＧnがＨレベルになると、上述したように、ｎ行目で
あって、１、２、３、…、１２０番目のブロックの画素２１０（のメモリ回路２２０）に
対し、それぞれオンまたはオフを指定するデータが書き込まれる。
そして、メモリ回路２２０に保持されたデータの論理レベルにしたがってオン信号Ｖon
またはオフ信号Ｖoffが選択回路２３０により選択されて画素電極２１８に印加されるの
で、各画素２１０は、当該データの論理レベルにしたがってオン表示（白色）またはオフ
表示（黒色）となる。
【００５５】
一方、部分表示モードにおいて、第２表示領域２００の画素２１０の表示内容をすべて
変更しない場合、制御回路１４は、出力許可信号ＯeをＬレベルに固定する。
このため、論理信号Ｇ1〜Ｇ120のみならず、論理信号Ｇ121〜Ｇ140についても、シフト
信号とは無関係にすべてＬレベルになるので、第１表示領域における副画素１１０のすべ
てが黒色表示を維持するとともに、第２表示領域における画素２１０は、保持されたデー
タの論理レベルにしたがってオン表示（白色）またはオフ表示（黒色）となる。
なお、コモン信号Ｖcom2（オン信号Ｖonおよびオフ信号Ｖoff）は、部分表示モードに
おいても１フレームの期間毎に論理反転するので、オン表示となる画素２１０の液晶容量
２４０に直流成分が印加されることはない。
【００５６】
このように部分表示モードでは、第２表示領域２００において表示内容を書き換える必
要のある行に対応する論理信号のみをＨレベルにするので、書き換える必要のない走査線
１１２や行選択線２１２が駆動されない。このため、これらに寄生する容量によって消費
される電力を抑えることが可能となる。
また、部分表示モードでは、論理信号Ｇ1〜Ｇ120がＨレベルにならないので、Ｘドライ
バ４０におけるＤ／Ａ変換回路４０６およびバッファ回路４０８を動作させる必要がない
。このため、本実施形態において、モード信号Ｍodによって部分表示モードが指定された
場合には、Ｄ／Ａ変換回路４０６およびバッファ回路４０８の動作を禁止させているので
、これらの回路によって消費される電力のみならず、データ線１１４を駆動しないので、
低消費電力化を図ることが可能となる。同様に、第１表示領域１００に光を照射する光源
１０２を非点灯としているので、その分、低消費電力化が図られる。
なお、出力許可信号ＯeがＬレベルである期間には、Ｙドライバ３０におけるレベルシ
フタ３２は、高振幅論理においてＨレベルに相当する電圧Ｖdh-Hを出力することはないの
で、昇圧動作を停止させる構成としても良い。
【００５７】
なお、上述した実施形態では、第２表示領域における画素２１０は、メモリ回路２２０
において保持したデータ信号の論理レベルに応じてオン表示またはオフ表示の２値的な表
示しかできないが、１画素を、上述した副画素１１０と同様に複数の副画素によって表現
するとともに、これら複数の副画素のオン表示（またはオフ表示）の個数（面積）によっ
て、１画素を階調表示する構成としても良いし、面積階調を併用してカラー階調表示を行
う構成としても良い。
また、実施形態では、第１表示領域１００のＲ、Ｇ、Ｂの３系列に対して、第２表示領
域２００の画素２１０を１列設ける構成としたが、６、９、１２…の列に対して、１列の
設ける構成としても良いし、色の関係を無視して、３の倍数以外の２系列以上に対して１
列設ける構成としても良い。
さらに、ＲＧＢに例えばＣ（シアン）等を加えて４色以上の副画素によって１ドットを
構成しても良い。
【００５８】
一方、画素２１０は、副画素１１０に対して回路構成が複雑であるので（図３参照）、
配線や素子スペースの関係から、開口率を高くすることができない。そこで、画素２１０
については反射型としても良い。画素２１０を反射型とする場合、副画素２１０にも反射
型の特性を持たせるために、透過型と反射型の両性質を有する半透過としても良い。なお
、画素２１０を反射型とする場合、光源２０２は不要となる。
【００５９】
上述した実施形態では、第１表示領域における３列の副画素１１０に対して、第２表示
領域２００における画素２１０が１列設けられるので、走査線１１２および行選択線２１
２の配列ピッチが等しければ、第２表示領域２００の表示解像度は、第１表示領域１００
の表示解像度よりも劣ることになる。
そこで、第２表示領域２００の表示解像度を、第１表示領域１００の表示解像度と同等
にしても良い。ただし単純に１列のデータ線１１４に、ビット線２１４と反転ビット線２
１５との１組を対応させた構成では、第２表示領域２００における、ある行の画素２１０
（メモリ回路２２０）に対してデータ信号の論理レベルを書き込むためには、すべてのデ
ータ線１１４を低振幅論理で駆動することになり、低消費電力化を図る観点からいえば得
策ではない。
【００６０】
このため、図１２に示されるように、データ線１１４の論理レベルおよび反転論理レベ
ルを、デコーダ１６０によって、Ｒ、Ｇ、Ｂの組のいずれかに分配する構成としても良い
。
詳細には、第１表示領域１００のＲ、Ｇ、Ｂ系列のデータ線１１４の配列ピッチと同一
となるように、第２表示領域２００においても、ビット線２１４および反転ビット線２１
５のＲ、Ｇ、Ｂ組が設けられて、これらの各組と行選択線との交差に対応して、Ｒ、Ｇ、
Ｂの副画素２１０が設けられることになる。なお、図１２において、第２表示領域２００
では、符号２１０が画素から副画素となるが、回路構成自体は、図３（ｂ）と同一である
。
ここで、図１２に示される例において、デコーダ１６０は、Ｒ系列のデータ線１１４の
論理レベルをＮＯＴ回路１５２、１５４で正転したものと、ＮＯＴ回路１５２で反転した
ものとの対を、制御信号Ｓel-1、Ｓel-2の２ビットで指定されたＲ、Ｇ、Ｂのいずれかの
組（ビット線２１４および反転ビット線２１５）に、順番に分配する構成となっている。
なお、図１２では、表示パネル２０のうち、Ｘドライバ４０およびＹドライバ３０につ
いては都合上省略されている。
【００６１】
この構成によれば、第２表示領域２００における、ある行の副画素２１０に対してデー
タ信号の論理レベルを書き込むためには、Ｒ系列のデータ線１１４のみを低振幅論理で駆
動すれば良いので、その分、低消費電力化を図ることが可能となる。
なお、ここではデコーダ１６０を、第１表示領域における３列に１個の割合で設けたが
、２以上の列に対して１個の割合で設ければ良い。例えば６列に対して１個の割合で設け
ても良い。このように、列に対してデコーダ１６０を設ける割合を少なくするにつれて、
副画素２１０に対してデータ信号の論理レベルを書き込む際に、データ線１１４を駆動す
る列数を少なくすることができるので、低消費電力化を図るのに都合が良いが、デコーダ
１６０の構成が複雑化するとともに、制御信号の多ビット化によって配線数が増加する点
に留意しなければならない。
【００６２】
また、上述した説明では、書込極性の基準を第１コモン電極１０８に印加される電圧Ｖ
dl-Lとしているが、これは、副画素１１０におけるＴＦＴ１１６が理想的なスイッチとし
て機能する場合であり、実際には、ＴＦＴ１１６のゲート・ドレイン間の寄生容量に起因
して、オンからオフに状態変化するときにドレイン（画素電極１１８）の電位が低下する
現象（プッシュダウン、突き抜け、フィールドスルーなどと呼ばれる）が発生する。液晶
の劣化を防止するため、液晶容量については交流駆動が原則であるが、第１コモン電極１
０８に印加される電圧Ｖdl-Lを書込極性の基準として交流駆動すると、プッシュダウンの
ために、負極性書込による液晶容量１４０の電圧実効値が、正極性書込による実効値より
も若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）。このため、実際には、
書込極性の基準電圧と第１コモン電極１０８の電圧Ｖdl-Lとを別々とし、詳細には、書込
極性の基準電圧を、プッシュダウンの影響が相殺されるように、電圧Ｖdl-Lよりも高位側
にオフセットして設定される。
【００６３】
上述した説明では、コモン信号Ｖcom2と、これと論理反転の関係にあるオン信号Ｖonと
を１フレームの周期でレベル反転したが、コモン信号Ｖcom2とオン信号Ｖonとをレベル反
転する理由は、液晶容量１４０、２４０を交流駆動するために過ぎない。このため例えば
、コモン信号Ｖcom2とオン信号Ｖonとを２フレーム以上の周期でレベル反転する構成とし
ても良い。
さらに、液晶容量１４０、２４０はノーマリーブラックモードとしたが、電圧無印加状
態において明るい状態となるノーマリーホワイトモードとしても良い。
また、電気光学素子としては、液晶容量な素子に限られず、例えばＥＬ（エレクトロル
ミネッセンス）素子にも適用可能である。すなわち、本発明は、データ信号の電圧または
電流に応じた階調となる画素を第１表示領域に配し、メモリ回路に保持されたデータ信号
の論理レベルに応じてオン表示またはオフ表示となる画素を第２表示領域に配した電気光
学装置のすべてに適用可能である。
【００６４】
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図１３は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の
構成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６を備え、上述した第１表示領域１００および第２表示領域
２００が示面として用いられるものである。なお、電気光学装置１０のうち、第１表示領
域１００および第２表示領域２００以外の構成要素については外観としては現れない。
【００６５】
なお、電気光学装置１０が適用される電子機器としては、図１３に示される携帯電話の
他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（
またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳
、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネ
ルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、
上述した電気光学装置１が適用可能であることは言うまでもない。そして、いずれの電子
機器においても、電気光学装置１０による低消費電力化の恩恵を受けることになる。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施形態に係る電気光学装置の電気的な構成を示す図である。
【図２】同電気光学装置の構成を示す平面図である。
【図３】同電気光学装置の第１および第２表示領域における画素を示す図である。
【図４】同電気光学装置におけるＹドライバの構成を示す図である。
【図５】同Ｙドライバにおけるシフトレジスタの動作を示す図である。
【図６】同電気光学装置におけるＸドライバの構成を示す図である。
【図７】同電気光学装置における第１表示領域の表示動作を示す図である。
【図８】同電気光学装置における第１表示領域の表示動作を示す図である。
【図９】同電気光学装置における第２表示領域の表示動作を示す図である。
【図１０】同電気光学装置における第２表示領域の表示動作を示す図である。
【図１１】同電気光学装置における部分表示モード時の動作を示す図である。
【図１２】本発明の応用例に係る表示パネルの要部構成を示す図である。
【図１３】実施形態に係る電気光学装置を適用した携帯電話の構成を示す図である。
【符号の説明】
【００６７】
１０…電気光学装置、３０…Ｙドライバ、４０…Ｘドライバ、５０…デマルチプレクサ、
１００…第１表示領域、１０５…液晶、１０８…第１コモン電極、１１０…副画素、１１
２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１４０…液晶容量
、２００…第２表示領域、２０８…第２コモン電極、２１０…画素、２１２…行選択線、
２１４…ビット線、２１５…反転ビット線、２１８…画素電極、２２０…メモリ回路、２
３０…選択回路、２４０…液晶容量、１２００…携帯電話
【図１】
2007219205.tif 000003
【図２】
2007219205.tif 000004
【図３】
2007219205.tif 000005
【図４】
2007219205.tif 000006
【図５】
2007219205.tif 000007
【図６】
2007219205.tif 000008
【図７】
2007219205.tif 000009
【図８】
2007219205.tif 000010
【図９】
2007219205.tif 000011
【図１０】
2007219205.tif 000012
【図１１】
2007219205.tif 000013
【図１２】
2007219205.tif 000014
【図１３】
2007219205.tif 000015