(57)【要約】【課題】電流検出精度の更なる向上を図ることのできる磁気平衡式電流センサを提供する。【解決手段】磁気平衡式電流センサにおいて、二次巻線２０を、半導体基板１の内部に並行して延伸された複数の帯状の第１導体パターン２１からなる第１配線パターンと、半導体基板１の内部に並行して延伸された複数の帯状の第２導体パターン２２からなるとともに第１配線パターンと平行に形成された第２配線パターンと、を備えて構成した。そして、二次巻線２０を、第１導体パターン２１のそれぞれについて、その先端および基端を第２導体パターン２２の先端およびそれに隣接する同第２導体パターン２２の基端にそれぞれ接続する２つの導電性の接続部２５を設けることで形成した。【選択図】図１
2007147460.tif 000002
【特許請求の範囲】
【請求項１】
電流線への被検出電流の通電により発生する磁界に対して方向の異なるキャンセル磁界を通電に応じて発生する二次巻線と、前記電流線および前記二次巻線の近傍に配設されるホール素子とを有するとともに、周囲の磁界に応じて前記ホール素子に発生するホール電圧により前記二次巻線への通電を行って、該ホール素子の周囲において前記電流線の周囲の磁界と前記キャンセル磁界とが相殺される平衡状態となったときの前記二次巻線に流れる電流に基づき前記被検出電流を検出する磁気平衡式電流センサにおいて、
前記二次巻線を、前記ホール素子の形成される半導体基板に一体に形成した
ことを特徴とする磁気平衡式電流センサ。
【請求項２】
前記二次巻線は、前記被検出電流の流れる方向に直交する方向がその軸心方向となるように形成される
ことを特徴とする請求項１に記載の磁気平衡式電流センサ。
【請求項３】
前記半導体基板の内部に並行して延伸された複数の帯状の導体パターンからなる第１配線パターンと、
前記半導体基板の内部に並行して延伸された複数の帯状の導体パターンからなり、前記第１配線パターンと平行に形成された第２配線パターンと、
を備えるとともに、
前記第１配線パターンの導体パターンのそれぞれについて、その先端および基端を前記第２配線パターンの導体パターンの先端およびそれに隣接する同第２配線パターンの導体パターンの基端にそれぞれ接続する２つの導電性の接続部を設けることで、前記二次巻線が形成されてなる
請求項１または２に記載の磁気平衡式電流センサ。
【請求項４】
前記半導体基板の同一層に前記第１配線パターンの各導体パターンが形成され、それとは別の前記半導体基板の同一層に前記第２配線パターンの各導体パターンが形成された
請求項３に記載の磁気平衡式電流センサ。
【請求項５】
前記ホール素子は、制御電流の方向が前記半導体基板の厚さ方向となる縦型ホール素子であり、
前記二次巻線は、前記ホール素子の前記制御電流の方向に対して直交する方向がその軸心方向となるように形成されてなる
請求項３または４に記載の磁気平衡式電流センサ。
【請求項６】
前記二次巻線は、その第１配線パターンおよび第２配線パターンが共に、前記ホール素子に対して前記半導体基板の厚さ方向における同一の側に位置されるように形成されてなる
請求項５に記載の磁気平衡式電流センサ。
【請求項７】
前記二次巻線は、前記半導体基板の厚さ方向においてその第１配線パターンおよび第２配線パターンが共に、前記ホール素子に対して前記電流線が配置される側に位置されるように形成されてなる
請求項５に記載の磁気平衡式電流センサ。
【請求項８】
前記二次巻線は、前記半導体基板の厚さ方向において、その第１配線パターンと第２配線パターンとの間に前記ホール素子が位置されるように形成されてなる
請求項５に記載の磁気平衡式電流センサ。
【請求項９】
前記ホール素子の特性を調整する回路および前記ホール素子の出力処理を行なう回路を前記ホール素子の形成される半導体基板に一体に形成した
請求項１〜８のいずれか一項に記載の磁気平衡式電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホール素子を利用して電流を検出する電流センサにかかり、詳しくは、磁気平衡式の電流センサに関する。
【背景技術】
【０００２】
従来、ホール素子の特性を利用して電流を検出する電流センサが知られている。ホール素子は、半導体材料からなる素子であり、その内部に制御電流が流れている状態で制御電流の方向に対して直交する方向に磁界が印加されたときにホール効果の発現によってその磁界の大きさに応じたホール電圧を出力する。電流の流れる電流線の周囲にはこの電流の流れる方向に対して直交する方向に同電流の大きさに応じた磁界が発生するため、電流線に近接してホール素子を配設することで、その電流の大きさを検出することができる。例えば図１２に示すように、ホール素子１００を流れる制御電流Ｉｂの方向と電流線ＣＬとが平行となるように両者を近接させて配置すれば、電流線ＣＬに流れる被検出電流Ｉｆをホール素子１００において発生するホール電圧Ｖｈから求めることができるようになる。
【０００３】
ただし、このようにホール素子１００と電流線ＣＬとを近接させて同電流線ＣＬに流れる被検出電流Ｉｆを直接検出する方法では、電流線ＣＬの周囲に発生する磁束の一部が外部の空間に漏れることから、被検出電流Ｉｆの検出精度には自ずと限界がある。そこで、電流線ＣＬの周囲に発生する磁束をフェライト等の磁性体からなるコアによって集磁するようにした電流センサが提案されており、広く実用化されている。
【０００４】
こうした磁性体のコアを用いた電流センサとしては、磁気比例式と磁気平衡式との２つの方式のものがある。このうち磁気比例式の電流センサは、図１３に示されるように、ギャップ（間隙）を有する環状のコア１１０と、そのコア１１０のギャップ部１１０ａに配設されたホール素子１１１と、ホール素子１１１のホール電圧Ｖｈを増幅する増幅回路１１２とを備えて構成されている。電流線ＣＬは、上記コア１１０によって囲繞される空間内にあって同コア１１０の軸心と直交する方向に配設されている。このような構成のもとでは、電流線ＣＬに被検出電流Ｉｆが流れると、上記コア１１０のギャップ部１１０ａに被検出電流Ｉｆの大きさに応じた磁界が発生する。上記磁気比例式の電流センサでは、このコア１１０のギャップ部１１０ａに発生する磁界を、ホール素子のホール電圧Ｖｈとして検出するようにしている。こうした磁気比例式電流センサは、その構成が簡素であることから、製造コストが安く、また被検出電流Ｉｆの検出範囲が広い等の利点を有する反面、ホール素子の温度依存性によるホール電圧Ｖｈの変化が被検出電流Ｉｆの検出精度に影響を及ぼす等の欠点も併有している。
【０００５】
その点、例えば特許文献１に記載の磁気平衡式の電流センサによれば、上述の磁気比例式電流センサのホール素子の温度依存性に起因する検出精度の悪化も好適に抑制され、被検出電流Ｉｆの検出精度の向上が図られるようになる。ここで、この種の磁気平衡式電流センサについてその概略構成を図１４に示し、同図１４を参照しつつ説明する。
【０００６】
同図１４に示されるように、磁気平衡式電流センサは、ギャップを有する環状のコア１２０と、このコア１２０に巻回された二次巻線１２１と、コア１２０のギャップ部１２０ａに配設されたホール素子１２２とを備えて構成されている。また磁気平衡式電流センサには、ホール素子１２２のホール電圧Ｖｈを増幅するとともにこの増幅された電圧を電流Ｉｃに変換する電流増幅回路１２３が更に設けられている。二次巻線１２１の一端は、電流増幅回路１２３に接続され、その他端は、負荷抵抗Ｒを介して接地されている。電流線ＣＬは、上記磁気比例式電流センサと同様、上記コア１２０によって囲繞される空間内にあって同コア１２０の軸心と直交する方向に配設されている。そして、この磁気平衡式電流センサにおいては、二次巻線１２１の巻回方向や電流増幅回路１２３の増幅率等が、電流線ＣＬに被検出電流Ｉｆが流れることによってコア１２０内に発生する磁界と二次巻線１２１に電流Ｉｃが流れることによって同コア１２０内に発生する磁界とが相殺されるように設定されている。
【０００７】
以上の構成を有する磁気平衡式電流センサでは、被検出電流Ｉｆに応じてホール素子１２２の発生したホール電圧Ｖｈを、電流増幅回路１２３を通じてまず電流Ｉｃに変換して二次巻線１２１に出力する。こうして電流Ｉｃが二次巻線１２１を流れると、被検出電流Ｉｆに基づく磁界と、上記電流Ｉｃに基づく磁界、いわゆるキャンセル磁界とが相殺されて平衡状態が形成される。このとき、上記負荷抵抗Ｒにおける電圧降下分をセンサ出力電圧Ｖｓとして検出し、このセンサ出力電圧Ｖｓに基づき上記電流Ｉｃを検出すれば、電流線ＣＬを流れる被検出電流Ｉｆの検出が可能となる。このような磁気平衡式電流センサによれば、ホール素子の温度依存性に起因する温度ドリフトも好適に抑制され、また被検出電流Ｉｆとセンサ出力電圧Ｖｓとの直線性も良好であることから、高い精度のもとに被検出電流Ｉｆを検出することができるようになる。
【特許文献１】特開２００２−２２８６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述のような磁気平衡式電流センサでは、二次巻線１２１の巻かれたコア１２０とホール素子１２２との位置関係によってホール素子１２２周囲のキャンセル磁界の強さが変化してしまうため、それらの組み付け位置の精度によって電流の検出精度が大きく影響されてしまう。またたとえ組み付け時にはそれらの位置精度が十分に確保されていたとしても、例えば周囲温度等に起因して時間の経過とともに位置関係が変化して、電流センサの検出精度が悪化してしまうおそれがある。
【０００９】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、電流検出精度の更なる向上を図ることのできる磁気平衡式電流センサを提供することにある。
【課題を解決するための手段】
【００１０】
こうした目的を達成するため、請求項１に記載の発明では、電流線への被検出電流の通電により発生する磁界に対して方向の異なるキャンセル磁界を通電に応じて発生する二次巻線と、上記電流線および上記二次巻線の近傍に配設されるホール素子とを有するとともに、周囲の磁界に応じて上記ホール素子に発生するホール電圧により上記二次巻線への通電を行って、該ホール素子の周囲において上記電流線の周囲の磁界と上記キャンセル磁界とが相殺される平衡状態となったときの上記二次巻線に流れる電流に基づき上記被検出電流を検出する磁気平衡式電流センサにおいて、上記二次巻線を、上記ホール素子の形成される半導体基板に一体に形成するようにした。
【００１１】
上記構成では、二次巻線とホール素子とが同一の半導体基板に形成されている。こうした場合、半導体プロセス技術を用いて、二次巻線とホール素子との位置決めを極めて高い精度で行うことができるため、電流の検出精度を向上することができるようになる。
【００１２】
ちなみにこうした磁気平衡式電流センサでは、ホール素子と二次巻線とを極めて近い位置に配置することができるため、たとえコアによる集磁を行わなくても、小電流で十分に強いキャンセル磁界をホール素子に作用させることができる。そのため、上記構成では、コアを割愛することが可能でもある。勿論、コアが必要な場合には、ホール素子や二次巻線と共に、コアも同一の半導体基板に一体形成するように、磁気平衡式電流センサを構成することは可能である。
【００１３】
またこの磁気平衡式電流センサにおいて、請求項２に記載の発明によるように、上記二次巻線を、上記被検出電流の流れる方向に直交する方向がその軸心方向となるように形成すれば、電流線への被検出電流の通電により発生する磁界のうち、上記二次巻線の軸心方向、すなわちキャンセル磁界の方向と平行な方向における磁界成分がより大きくなるため、ホール素子において発生するホール電圧の変化量も大きくなり、電流検出の精度をより向上することができるようになる。
【００１４】
こうした請求項１または請求項２に記載の磁気平衡式電流センサにおいて、上記二次巻線は、例えば請求項３に記載の発明によるように、上記半導体基板の内部に並行して延伸された複数の帯状の導体パターンからなる第１配線パターンと、上記半導体基板の内部に並行して延伸された複数の帯状の導体パターンからなり、上記第１配線パターンと平行に形成された第２配線パターンと、を備えるとともに、上記第１配線パターンの導体パターンのそれぞれについて、その先端および基端を上記第２配線パターンの導体パターンの先端およびそれに隣接する同第２配線パターンの導体パターンの基端にそれぞれ接続する２つの導電性の接続部を設けることで形成される。このように第１配線パターン、第２配線パターン、および接続部といった複数の部材から上記二次巻線を構成するようにすれば、半導体基板における二次巻線の配置に関してその自由度が向上するようになり、ひいては半導体基板においてより的確な形態で二次巻線を形成することができるようになる。
【００１５】
更に、請求項３に記載の磁気平衡式電流センサにおいて、請求項４に記載の発明によるように、上記半導体基板の同一層に上記第１配線パターンの各導体パターンが形成され、それとは別の上記半導体基板の同一層に上記第２配線パターンの各導体パターンが形成されるようにすれば、半導体プロセス技術を用いて上記二次巻線をより容易に形成することができるようになる。
【００１６】
また、請求項３または請求項４に記載の磁気平衡式電流センサにおいて、請求項５に記載の発明によるように、上記ホール素子を、制御電流の方向が上記半導体基板の厚さ方向となる縦型ホール素子とし、上記二次巻線を、上記ホール素子の上記制御電流の方向に対して直交する方向がその軸心方向となるように形成することが、キャンセル磁界を発生するための二次巻線への通電量を抑制する点から有効である。すなわち、このように二次巻線を縦型ホール素子の制御電流の方向に対して直交する方向がその軸心方向となるように形成すれば、同縦型ホール素子によって検出されるキャンセル磁界の大きさがより大きくなるため、二次巻線への通電量を少なくしても、電流線の周囲の磁界を相殺して平衡状態とするのに十分なキャンセル磁界を発生させることができるようになる。
【００１７】
こうした請求項５に記載の磁気平衡式電流センサにおいて、上記二次巻線の具体的な構成としては、例えば請求項６に記載の発明によるように、
（イ）その第１配線パターンおよび第２配線パターンが共に、前記ホール素子に対して前記半導体基板の厚さ方向における同一の側に位置されるように形成される。
あるいは、請求項８に記載の発明によるように、
（ロ）上記半導体基板の厚さ方向において、その第１配線パターンと第２配線パターンとの間に上記ホール素子が位置されるように形成される。
等々、を採用することができる。このうち上記（イ）の構成を採用する場合には、更に請求項７に記載の発明によるように、上記二次巻線が、上記半導体基板の厚さ方向においてその第１配線パターンおよび第２配線パターンが共に、上記ホール素子に対して上記電流線が配置される側に位置されるように形成されるようにすれば、二次巻線が電流線に対してホール素子に近い側に配置されるため、上記キャンセル磁界を発生させるための二次巻線への通電量をより少なくすることができるようになる。また、上記（ロ）の構成によれば、二次巻線への通電によって生じるキャンセル磁界が最も強い領域内にホール素子が配設されることになるため、上記キャンセル磁界を発生させるための二次巻線への通電量をさらに少なくすることができるようになる。
【００１８】
また、請求項１〜８のいずれかに記載の磁気平衡式電流センサにおいて、請求項９に記載の発明によるように、上記ホール素子の特性を調整する回路および同ホール素子の出力処理を行なう処理回路を上記ホール素子の形成される半導体基板に一体に形成するようにすれば、二次巻線、ホール素子、およびその周辺回路が１チップ上に集積されることから、磁気平衡式電流センサの小型化と製造コストの抑制とを併せて図ることができるようになる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施の形態）
以下、本発明にかかる磁気平衡式電流センサを具体化した第１の実施の形態について、図１〜図６を参照しつつ説明する。
【００２０】
図１に示されるように、この磁気平衡式電流センサは、大きくは、被検出電流Ｉｆの流れる電流線ＣＬに近接される磁気検出部１０と、該磁気検出部１０からの出力に基づいて上記被検出電流Ｉｆを検出するための各種処理を行う処理回路３０とを備えて構成されている。本実施の形態において、これら磁気検出部１０および処理回路３０は、同一の半導体基板１上に配設されている。
【００２１】
このうち磁気検出部１０は、縦型ホール素子１１と、その上方に配設された二次巻線２０とを備えて構成されている。二次巻線２０は、半導体基板１の内部に並行して延伸された複数の帯状の第１導体パターン２１と、同じく半導体基板１の内部に並行して延伸された複数の帯状の第２導体パターン２２と、これら第１導体パターン２１および第２導体パターン２２を電気的に接続する接続部２５とを備えて構成されている。上記電流線ＣＬは、二次巻線２０の上方にあって、その被検出電流Ｉｆの方向が上記二次巻線２０の軸心Ｏの方向と直交するように配置されている。以下、こうした磁気検出部１０について、更に詳細に説明する。
【００２２】
図２に、図１中の二次巻線２０の軸心Ｏに沿った磁気検出部１０の断面構造を示す。同図２に示されるように、磁気検出部１０では、縦型ホール素子１１の形成されたベース基板１ａの上方に、それぞれ層間絶縁膜からなる第１スペーサ層ＩＤＬ１、第２配線パターン層ＩＤＬ２、第２スペーサ層ＩＤＬ３および第１配線パターン層ＩＤＬ４が順に、ベース基板１ａの上面に平行となるように積層されている。第２配線パターン層ＩＤＬ２には、二次巻線２０の第２配線パターン２４を構成する各第２導体パターン２２が層間絶縁膜内に埋込形成されている。また第１配線パターン層ＩＤＬ４には、二次巻線２０の第１配線パターン２３を構成する各第１導体パターン２１が層間絶縁膜内に埋込形成されている。すなわち、第１配線パターン２３の各第１導体パターン２１は、半導体基板１内の同一の層（第１配線パターン層ＩＤＬ４）内に形成されており、また第２配線パターン２４の各第２導体パターン２２は、それとは別の半導体基板１内の同一の層（第２配線パターンＩＤＬ２）に、第１配線パターン２３と平行をなすように形成されている。なお、第２スペーサ層ＩＤＬ３の層間絶縁膜内には、第１導体パターン２１と第２導体パターン２２とを接続する導電性の接続部２５（図１参照）が埋込形成されている。
【００２３】
こうした二次巻線２０の第１配線パターン２３および第２配線パターン２４は、縦型ホール素子１１と半導体基板１の上方に配置される電流線ＣＬとに挟まれる態様で配設されている。すなわち、半導体基板１の厚さ方向において、二次巻線２０の第１配線パターン２３および第２配線パターン２４は共に、縦型ホール素子１１に対して電流線ＣＬが配置されたその上方に配置されている。
【００２４】
図３に、こうして半導体基板１の内部に埋込形成された二次巻線２０の斜視構造を示す。ここで各導体パターン２１、２２の図中右側の端部を先端とし、図中左上側の端部を基端とすると、各第２導体パターン２２がその先端から基端まで真直に延伸されているのに対して、第１導体パターン２１は、その先端側と基端側とがそれぞれ隣接する第２導体パターン２２の上方に位置するように、略Ｓ字状に屈曲して延伸されている。そして、こうした第１導体パターン２１のそれぞれについて、その先端および基端を第２導体パターン２２の先端およびそれに隣接する同第２導体パターン２２の基端にそれぞれ接続する２つの導電性の接続部２５が設けられている。なお、本実施の形態では、上記第１配線パターン２３の各第１導体パターン２１、上記第２配線パターン２４の各第２導体パターン２２、および上記接続部２５の材質を、アルミニウム（Ａｌ）としている。また、接続部２５については、半導体プロセス技術により、ビアホールとして形成するようにしている。
【００２５】
次に、縦型ホール素子１１の構造および磁界検出原理について、図４を参照しながらその概略を説明する。図４（ａ）はこの縦型ホール素子１１の平面構造を模式的に示したものであり、図４（ｂ）は図４（ａ）中のＬ１−Ｌ１に沿った同縦型ホール素子１１の断面構造を、図４（ｃ）は図４（ａ）中のＬ２−Ｌ２に沿った同縦型ホール素子１１の断面構造をそれぞれ模式的に示したものである。
【００２６】
縦型ホール素子１１は、ベース基板１ａの表面に垂直な成分を含む制御電流Ｉｂが供給された状態で、同ベース基板１ａの表面に平行な磁界成分が印加されるとき、その磁界成分に対応するホール電圧Ｖｈを出力する素子である。すなわち、縦型ホール素子１１における制御電流Ｉｂの方向は、半導体基板１の厚さ方向となっている。具体的には、この縦型ホール素子１１は、その断面構造を同図４（ｂ）に示すように、例えばＰ型のシリコンからなる半導体層（Ｐ−ｓｕｂ）１２と、この表面にＮ型の導電型不純物が導入されるかたちで形成された埋込層ＢＬと、さらにこの上にエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体領域１３とを有して構成されている。半導体層１２に形成された上記埋込層ＢＬの不純物濃度は、上記半導体領域１３よりも高い濃度となっている。
【００２７】
このうち半導体領域１３には、その平面構造を図４（ａ）に示すように、ベース基板１ａから縦型ホール素子１１を電気的に隔離するための拡散分離壁としてＰ型の拡散層１４が、上記半導体層１２に接続するように四角筒状に形成されている。また、この拡散層１４の内周面には、Ｐ型拡散層１５、１６とが、上記埋込層ＢＬに接続されるように形成されており、半導体領域１３は、これら拡散層１４〜１６によって略直方体形状をなす３つの領域１３ａ〜１３ｃに分割されている。これら領域１３ａ〜１３ｃのうち、中央に位置する領域１３ａの表面には、不純物濃度（Ｎ型）が選択的に高められるかたちで３つのコンタクト領域（Ｎ+拡散層）１７ａ、１７ｄ、１７ｅが形成されている。コンタクト領域１７ａ、１７ｄ、１７ｅは、コンタクト領域１７ａが中央に位置するように、直線上に配置されている。一方、領域１３ｂの表面中央には、不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ+拡散層）１７ｂが形成され、領域１３ｃの表面中央には、同様に、不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ+拡散層）１７ｃがそれぞれ形成されている。すなわち、上記コンタクト領域１７ａは、上記拡散層１５および上記拡散層１６を隔ててコンタクト領域１７ｂおよびコンタクト領域１７ｃの各々に対向するように配置されている。これらコンタクト領域１７ａ〜１７ｅには、それぞれ端子Ｓ、端子Ｇ１、端子Ｇ２、端子Ｖ１、および端子Ｖ２がそれぞれ接続されている。そしてこの縦型ホール素子１１においては、上記領域１７ａの基板内部に電気的に区画される領域にあって上記コンタクト領域１７ｄおよびコンタクト領域１７ｅにて挟まれる領域が、いわゆるホールプレートＨＰとなる。
【００２８】
ここで例えば、図４（ｃ）に示すように、端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の制御電流Ｉｂを流すと、その制御電流Ｉｂは、基板表面に形成されたコンタクト領域１７ａから上記ホールプレートＨＰ、埋込層ＢＬを通じて、コンタクト領域１７ｂおよびコンタクト領域１７ｃへとそれぞれ流れ込む。その結果、上記ホールプレートＨＰには、基板表面に垂直な成分を主に含む制御電流Ｉｂが流れることとなる。このため、この制御電流Ｉｂを流した状態において、基板表面に平行な成分を含む磁界（例えば図４中に矢印Ｂで示される磁界）が当該縦型ホール素子１１のホールプレートＨＰに印加されたとすると、ホール効果の発現によって、図４（ｂ）に示すように、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧Ｖｈが発生する。よって、このホール電圧Ｖｈを検出することで、当該縦型ホール素子１１の基板表面、すなわち半導体基板１に平行な磁界成分が求められる。
【００２９】
こうした縦型ホール素子１１の各端子Ｓ、Ｇ１、Ｇ２、Ｖ１、Ｖ２、および上述の二次巻線２０の両端部は、それぞれ処理回路３０に接続されている。次に、この処理回路３０の概略構成について、図５を参照しつつ説明する。
【００３０】
同図５に示されるように、処理回路３０は、制御電流印加回路３１、電流増幅回路３２、負荷抵抗Ｒ、検出回路３３、およびホール素子補正回路３４を備えて構成されている。
制御電流印加回路３１には、縦型ホール素子１１の各端子Ｓ、Ｇ１、Ｇ２がそれぞれ接続されている。この制御電流印加回路３１は、定電流源回路または定電圧源回路を備えて構成されており、端子Ｓに対して一定の制御電流Ｉｂを出力する。
【００３１】
また、電流増幅回路３２には、縦型ホール素子１１の端子Ｖ１、Ｖ２が接続されるとともに、端子ＩＮを介して二次巻線２０の一方の端部に接続されている。電流増幅回路３２は、端子Ｖ１および端子Ｖ２の電位差として検出されるホール電圧Ｖｈを差動増幅するとともに、この増幅された電圧に比例したキャンセル電流Ｉｃを端子ＩＮに出力する。具体的には、この電流増幅回路３２は、端子Ｖ１、Ｖ２からの入力電圧を差動増幅する比較器と、この比較器の出力電圧に基づき作動し、同比較器の出力電圧を電流増幅して上記端子ＩＮに出力する相補エミッタホロワ回路とを備えて構成されている。そして、電流増幅回路３２における各回路定数は、縦型ホール素子１１の周囲において、被検出電流Ｉｆの流れる電流線ＣＬの周囲に発生する磁界と、二次巻線２０にキャンセル電流Ｉｃが流れることによって同二次巻線２０の周囲に発生するキャンセル磁界とが相殺されて平衡状態となるような値に設定されている。
【００３２】
一方、二次巻線２０の他方の端部は、端子ＯＵＴを介して負荷抵抗Ｒに接続されている。負荷抵抗Ｒの両端は、検出回路３３に接続されている。検出回路３３は、負荷抵抗Ｒの端子間電圧であるセンサ出力電圧Ｖｓに基づき、二次巻線２０に流れるキャンセル電流Ｉｃを検出する。この検出回路３３により、電流線ＣＬの周囲に発生する磁界と二次巻線２０の周囲に発生するキャンセル磁界とが平衡状態となった状態でのキャンセル電流Ｉｃを検出することができる。
【００３３】
また、ホール素子補正回路３４は、縦型ホール素子１１に接続され、同縦型ホール素子１１の特性を補正（調整）するための回路である。このホール素子補正回路３４は、縦型ホール素子１１の補正係数が予め記憶されたＥＰＲＯＭやＥＥＰＲＯＭ、あるいはヒューズのトリム回路等から構成されている。
【００３４】
次に、以上のように構成された磁気平衡式電流センサによる被検出電流Ｉｆの検出手順について、図６を参照しつつ説明する。
磁気平衡式電流センサでは、被検出電流Ｉｆの検出に際して、処理回路３０の制御電流印加回路３１を通じて縦型ホール素子１１に制御電流Ｉｂを出力する。この制御電流Ｉｂは、例えば同図６に示すように、半導体基板１の厚さ方向にて下方に流れるように出力される。
【００３５】
ここで、電流線ＣＬに同図６に示す方向に被検出電流Ｉｆが流されると、電流線ＣＬの周囲には、被検出電流Ｉｆが流れている方向に対して時計回りに同心円状の磁束が発生する。このとき磁気平衡式電流センサでは、この被検出電流Ｉｆによる磁界に応じて縦型ホール素子１１からホール電圧Ｖｈが出力される。磁気平衡式電流センサは、このホール電圧Ｖｈを電流増幅回路３２を通じてまずキャンセル電流Ｉｃに変換し、同キャンセル電流Ｉｃを端子ＩＮを介して二次巻線２０に出力する。上述のように、電流増幅回路３２における各回路定数は、電流線ＣＬの周囲に発生する磁界と二次巻線２０の周囲に発生するキャンセル磁界とが平衡状態となるような値に設定されているため、二次巻線２０には、図６に示す方向にキャンセル電流Ｉｃが流れることとなる。すなわち、縦型ホール素子１１の周囲においては、二次巻線２０への通電により、電流線ＣＬへの被検出電流Ｉｆの通電により発生する磁界に対して方向の異なるキャンセル磁界が発生する。
【００３６】
こうした二次巻線２０へのキャンセル電流Ｉｃの通電は、電流線ＣＬの周囲の磁界と二次巻線２０の周囲の磁界とが縦型ホール素子１１の周囲において平衡状態となって縦型ホール素子１１から出力されるホール電圧Ｖｈが「０」になるまで継続される。こうして平衡状態が形成されたときのキャンセル電流Ｉｃの大きさは、被検出電流Ｉｆに応じて変化する。そこで、磁気平衡式電流センサは、検出回路３３を通じてセンサ出力電圧Ｖｓからこのときのキャンセル電流Ｉｃを求め、このキャンセル電流Ｉｃに基づいて被検出電流Ｉｆを検出する。
【００３７】
以上説明したように、本実施の形態にかかる磁気平衡式電流センサによれば、以下のような効果を得ることができるようになる。
（１）二次巻線２０を、縦型ホール素子１１の形成される半導体基板１に一体に形成するようにした。このため、半導体プロセス技術を用いて、二次巻線２０と縦型ホール素子１１との位置決めを極めて高い精度で行うことができるため、被検出電流Ｉｆの検出精度を向上することができるようになる。
【００３８】
（２）半導体プロセス技術により二次巻線２０と縦型ホール素子１１との位置決めを極めて高い精度で行うことができることから、縦型ホール素子１１と二次巻線２０とを極めて近い位置に配置して、従来の磁気平衡式電流センサにおけるような集磁用のコアを割愛するようにした。このため、磁気平衡式電流センサを小型化することができるとともに、その製造コストを抑制することができるようにもなる。
【００３９】
（３）二次巻線２０を、半導体基板１の厚さ方向においてその第１配線パターン２３および第２配線パターン２４が共に、縦型ホール素子１１に対して電流線ＣＬが配置される側に位置されるように形成した。そして、二次巻線２０が電流線ＣＬに対して縦型ホール素子１１に近い側に配置されるようにした。このため、被検出電流Ｉｆの検出を、上記キャンセル磁界を発生させるための二次巻線２０への通電量をより少なくして行うことができる。
【００４０】
（４）二次巻線２０や縦型ホール素子１１が形成された半導体基板１に、縦型ホール素子１１からのホール電圧Ｖｈを増幅するための電流増幅回路３２や、縦型ホール素子１１の特性を補正するためのホール素子補正回路３４等の各種回路を処理回路３０として一体に形成するようにした。これにより、磁気平衡式電流センサの小型化と製造コストの抑制とを併せて図ることができるようになる。
（第２の実施の形態）
次に、本発明にかかる磁気平衡式電流センサを具体化した第２の実施の形態について説明する。本実施の形態にかかる磁気平衡式電流センサの構造も、基本的には、先の第１の実施の形態にかかる磁気平衡式電流センサの構造に準じたものとなっている。ただし、本実施の形態にかかる磁気平衡式電流センサでは、二次巻線と縦型ホール素子との配置関係を変更することで、二次巻線への通電量がより少なくとも、電流線の周囲の磁界を相殺して平衡状態とするのに十分なキャンセル磁界を発生することができるようにしている。こうした磁気平衡式電流センサについて、図７〜図９を参照しつつ説明する。なお、本実施の形態にかかる磁気平衡式電流センサの処理回路部の構成は、先の第１の実施の形態における構成と基本的に同一であるため、ここではその詳細な説明を割愛することとする。また、先の第１の実施の形態と同様あるいはそれに準じた構造については、同一の符号を付してその説明は割愛する。
【００４１】
図７に示すように、本実施の形態の磁気検出部４０は、縦型ホール素子１１と、この縦型ホール素子１１を半導体基板の厚さ方向に挟んで形成された二次巻線５０とを備えて構成されている。電流線ＣＬは、二次巻線５０の上方にあって、その被検出電流Ｉｆの方向が上記二次巻線５０の軸心Ｏの方向と直交するように配設されている。以下、こうした磁気検出部４０について、更に詳細に説明する。
【００４２】
図８に、図７中の二次巻線５０の軸心Ｏに沿った磁気検出部４０の断面構造を示す。同図８に示されるように、磁気検出部４０は、埋込層として形成された第２配線パターン２４と、縦型ホール素子１１とが順に積層されたベース基板１ａの上方に、層間絶縁膜からなるスペーサ層ＩＤＬ１０および第１配線パターン２３が層間絶縁膜内に埋め込み形成された配線パターン層ＩＤＬ１１が順に積層された構造を有している。すなわち、二次巻線５０は、半導体基板１の厚さ方向において、その第１配線パターン２３と第２配線パターン２４との間に縦型ホール素子１１が位置されるように形成されている。また、本実施の形態においても、半導体基板１の同一層に第１配線パターン２３の各第１導体パターン２１が形成されるとともに、それとは別の半導体基板１の同一層に第２配線パターン２４の各第２導体パターン２２が形成されている。そして、第２配線パターン２４は、第１配線パターン２３と平行となるように形成されている。
【００４３】
また、上記二次巻線５０は、先の第１の実施の形態同様、第１導体パターン２１のそれぞれについて、その先端および基端を第２導体パターン２２の先端およびそれに隣接する同第２導体パターン２２の基端にそれぞれ接続する２つの導電性の接続部２５ａとを設けることで形成されている。
【００４４】
以上の構成を有する磁気平衡式電流センサによる被検出電流Ｉｆの検出も、基本的には、先の第１の実施の形態における磁気平行電流センサによる磁気検出手順にしたがって行われる。図９は、先の第１の実施の形態に準じて、被検出電流Ｉｆを図９に示す方向に流した場合の、電流線ＣＬの周囲に発生する磁界の磁束、キャンセル電流Ｉｃの方向、およびこのキャンセル電流Ｉｃによって二次巻線５０の周囲に発生するキャンセル磁界の磁束の方向をそれぞれ示したものである。同図９に示すように、第１配線パターン２３と第２配線パターン２４との間に縦型ホール素子１１が形成されているため、縦型ホール素子１１にはより多くの磁束が鎖交する。このため、電流線ＣＬに被検出電流Ｉｆが流れる際に発生する磁界を打ち消すために二次巻線５０に入力されるキャンセル電流Ｉｃをより小さくすることができる。
【００４５】
以上説明したように、本実施の形態にかかる磁気平衡式電流センサによれば、以下のような新たな効果を得ることができるようになる。
（５）半導体基板の厚さ方向において、その第１配線パターン２３と第２配線パターン２４との間に縦型ホール素子１１が位置されるように二次巻線５０を形成した。そして、二次巻線５０への通電によって生じるキャンセル磁界が最も強い領域内に縦型ホール素子１１を配設するようにした。このため、上記キャンセル磁界を発生させるための二次巻線５０への通電量を更に少なくして、被検出電流Ｉｆの検出を行うことができるようになる。
（他の実施の形態）
なお、この発明にかかる磁気平衡式電流センサは上記各実施の形態に限定されるものではなく、これら実施の形態を適宜変更した例えば次のような形態として実施することもできる。
【００４６】
・第１実施形態では、半導体基板１の厚さ方向において、二次巻線２０を構成する第１および第２配線パターン２３、２４が共に、縦型ホール素子１１に対して電流線ＣＬが配置される側に位置するようにしていたが、第１および第２配線パターン２３、２４を、縦型ホール素子１１に対して電流線ＣＬが配設される側と反対側に位置するように磁気検出部１０を構成するようにしてもよい。すなわち、この場合、縦型ホール素子１１は、電流線ＣＬと二次巻線２０との間に挟み込まれる態様で配置されることになる。
【００４７】
・上記各実施の形態において、第１配線パターン２３の各第１導体パターン２１および第２配線パターン２４の各第２導体パターン２２の数、すなわち二次巻線２０の巻き数は任意である。例えば第１導体パターン２１および第２導体パターン２２の数を増加させることとすれば、二次巻線２０の周囲により強いキャンセル磁界を発生させることができるため、キャンセル磁界を発生させるための二次巻線２０への通電量をさらに少なくすることができるようになる。
【００４８】
・上記各実施の形態において、縦型ホール素子１１の構造は任意である。例えば、図１０（ａ）〜（ｃ）に示すような構造を有する縦型ホール素子を採用するようにしてもよい。この縦型ホール素子は、図１０（ｂ）に示すように、例えばＰ型のシリコンからなる半導体層（Ｐ−ｓｕｂ）６０と、該半導体層６０の表面に例えばＮ型の導電型不純物が導入されて拡散層（ウェル）として形成されたＮ型の半導体領域（Ｎウェル）６１とを有して構成されている。また、その平面構造を図１０（ａ）に示すように、この半導体層６０には、拡散分離壁としてＰ型の拡散層（Ｐウェル）６２が、上記半導体領域６１を囲繞するように形成されている。拡散層６２の内周面には、上記半導体領域６１よりも浅い拡散深さを有するＰ型の拡散層（Ｐウェル）６３、６４が形成されており、半導体領域６１の表面近傍は、これら拡散層６２〜６４によって略直方体形状をなす３つの領域６１ａ〜６１ｃに分割されている。そして、当該縦型ホール素子においても、中央に位置する領域６１ａの表面には、３つのコンタクト領域１７ａ、１７ｄ、１７ｅがコンタクト領域１７ａを中央にして直線上に形成されている。一方、領域６１ｂの表面中央にはコンタクト領域１７ｂが、領域６１ｃの表面中央にはコンタクト領域１７ｃがそれぞれ形成されている。なお、この縦型ホール素子では、上記領域６１ａの基板内部に電気的に区画される領域にあって上記コンタクト領域１７ｄおよび１７ｅにて挟まれる領域がホールプレートＨＰとなっている。このような構造を有する縦型ホール素子によっても、図１０（ｃ）に示すように、端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の制御電流Ｉｂを流すと、基板表面に垂直な成分を主に含む制御電流Ｉｂが上記ホールプレートＨＰに流れるようになる。このため、この制御電流Ｉｂを流した状態において、基板に平行な成分を含む磁界（例えば図１０中に矢印Ｂで示される磁界）が当該縦型ホール素子のホールプレートＨＰに印加されると、端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧Ｖｈが発生する。したがって、このホール電圧Ｖｈを検出することで、上記半導体基板１に平行な磁界成分を求めることができる。また、このような構造の縦型ホール素子の製造にあたっては、半導体層６０の表面に半導体領域６１を拡散層（ウェル）として形成すればよいことから、単一の導電型からなる半導体基板を当該縦型ホール素子の形成基板として採用することができる。このため、上記各実施の形態における上記処理回路３０をＣＭＯＳ回路として構成することとすれば、縦型ホール素子および処理回路３０を共にＣＭＯＳ工程で製造することができるようになり、ひいては磁気平衡式電流センサの製造工程の簡素化を図ることができるようにもなる。
【００４９】
またこの他にも、例えば図１１に示すように、端子Ｇ２、端子Ｖ２、端子Ｓ、端子Ｖ１、および端子Ｇ１がこの順に直線上に配置される縦型ホール素子を採用するようにしてもよい。このようにしても、縦型ホール素子において、制御電流Ｉｂの方向が半導体基板１の厚さ方向となるため、電流線ＣＬの周囲の磁界およびキャンセル磁界を縦型ホール素子により有効に検出することができる。
【００５０】
・半導体支持基板に形成されるホール素子は、縦型ホール素子に限定されない。例えば、制御電流Ｉｂの方向が半導体基板１の厚さ方向となるように、横型ホール素子を半導体基板１に形成するようにしてもよい。要するに、制御電流Ｉｂの方向が半導体基板１の厚さ方向となるようであれば、ホール素子として任意のものを採用することができる。
【００５１】
・上記各実施の形態では、半導体基板１の同一層に第１配線パターン２３の各第１導体パターン２１が形成されるとともに、それとは別の半導体基板１の同一層に第２配線パターン２４の各第２導体パターン２２が形成されている。しかしながら、第１配線パターン２３の各第１導体パターン２１および第２配線パターン２４の各第２導体パターン２２は、それぞれ必ずしも同一層に形成されなくてもよい。半導体基板１の内部に縦型ホール素子１１とともに二次巻線２０が形成される構成であれば、二次巻線２０（５０）を半導体プロセス技術を用いて形成することが可能であり、二次巻線２０（５０）と縦型ホール素子１１との位置決めを極めて高い精度で行うことができる。
【００５２】
・第１配線パターン２３の第１導体パターン２１や第２配線パターン２４の第２導体パターン２２の材質、あるいは接続部２５の材質は、アルミニウム（Ａｌ）に限定されない。例えば、第１導体パターン２１および第２導体パターン２２の少なくとも一方の材質に多結晶シリコンを採用するようにしてもよい。また、上記各実施の形態では、接続部２５は、半導体プロセス技術により、ビアホールとして形成されている。これに代えて、接続部２５を、コンタクト層として形成するようにしてもよい。
【００５３】
・上記各実施の形態において、第１配線パターン２３の第１導体パターン２１、第２配線パターン２４の第２導体パターン２２、および接続部２５（２５ａ）の各形状としては、任意の形状を採用することができる。二次巻線２０（５０）は、第１導体パターン２１のそれぞれについて、その先端および基端を第２導体パターン２２の先端およびそれに隣接する同第２導体パターン２２の基端にそれぞれ接続する２つの導電性の接続部２５（２５ａ）とを設けることで形成されればよい。こうした二次巻線２０（５０）の構成が確保される限り、その構成部材である第１導体パターン２１、第２導体パターン２２、および接続部２５（２５ａ）の各形状を任意とすることができる。
【００５４】
・上記各実施の形態では、電流線ＣＬの周囲の磁界を縦型ホール素子１１にてより有効に検出されるように、二次巻線２０（５０）に対して被検出電流Ｉｆの流れる方向と二次巻線２０（５０）の軸心Ｏの方向とが直交するように電流線ＣＬを配設している。しかしながら、電流線ＣＬの周囲に十分大きな磁界が発生している場合には、被検出電流Ｉｆの流れる方向と二次巻線２０（５０）の軸心Ｏの方向とが必ずしも直交する関係でなくてもよい。
【００５５】
・上記各実施の形態にかかる磁気平衡式電流センサでは、縦型ホール素子１１と二次巻線２０とを、極めて近い位置に配置することにより、従来の磁気平衡式電流センサにおける集磁用のコアを割愛している。しかし、縦型ホール素子１１にて検出される磁界が弱い等の諸事情がある場合には、必要に応じて、縦型ホール素子１１や二次巻線２０（５０）と共に、コアも半導体基板１に一体形成するようにしてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明にかかる磁気平衡式電流センサの第１の実施の形態についてその概略構成を示す平面図。
【図２】図１中の二次巻線の軸心Ｏに沿った磁気検出部の断面構造を示す断面図。
【図３】同実施の形態にかかる磁気平衡式電流センサの二次巻線についてその斜視構造を示す斜視図。
【図４】（ａ）は、縦型ホール素子の平面図、（ｂ）は、図（ａ）中のＬ１−Ｌ１に沿った縦型ホール素子の断面構造を示す断面図、（ｃ）は、図（ａ）中のＬ２−Ｌ２に沿った縦型ホール素子の断面構造を示す断面図。
【図５】同実施の形態にかかる磁気平衡式電流センサの処理回路についてその概略構成を示すブロック図。
【図６】図１中の二次巻線の軸心Ｏに沿った磁気検出部の断面構造を示す断面図。
【図７】本発明にかかる磁気平衡式電流センサの第２の実施の形態についてその概略構成を示す平面図。
【図８】図７中の二次巻線の軸心Ｏに沿った磁気検出部の断面構造を示す断面図。
【図９】図２中の二次巻線の軸心Ｏに沿った磁気検出部の断面構造を示す断面図。
【図１０】（ａ）は、他の実施の形態にかかる磁気平衡式電流センサを構成する縦型ホール素子の平面図、（ｂ）は、図（ａ）中のＬ１−Ｌ１に沿った同縦型ホール素子の断面構造を示す断面図、（ｃ）は、図（ａ）中のＬ２−Ｌ２に沿った同縦型ホール素子の断面構造を示す断面図。
【図１１】他の実施の形態にかかる磁気平衡式電流センサについて、縦型ホール素子の各端子の配列を示す模式図。
【図１２】直接検出式電流センサの概略構成を示す斜視図。
【図１３】集磁用コアを用いた直接検出式電流センサの概略構成を示す斜視図。
【図１４】従来の磁気平衡式電流センサの概略構成を示す斜視図。
【符号の説明】
【００５７】
１…半導体基板、１ａ…ベース基板、１０，４０…磁気検出部、１１…縦型ホール素子、２０，５０…二次巻線、２１…第１導体パターン、２２…第２導体パターン、２３…第１配線パターン、２４…第２配線パターン、２５，２５ａ…接続部、３０…処理回路、３１…制御電流印加回路、３２…電流増幅回路、３３…検出回路、３４…ホール素子補正回路、Ｒ…負荷抵抗、ＩＤＬ…絶縁膜、ＩＤＬ１…第１スペーサ層、ＩＤＬ２…第２配線パターン層、ＩＤＬ３…第２スペーサ層、ＩＤＬ４…第１配線パターン層、ＩＤＬ１０…スペーサ層、ＩＤＬ１１…配線パターン層、ＣＬ…電流線。
【図１】
2007147460.tif 000003
【図２】
2007147460.tif 000004
【図３】
2007147460.tif 000005
【図４】
2007147460.tif 000006
【図５】
2007147460.tif 000007
【図６】
2007147460.tif 000008
【図７】
2007147460.tif 000009
【図８】
2007147460.tif 000010
【図９】
2007147460.tif 000011
【図１０】
2007147460.tif 000012
【図１１】
2007147460.tif 000013
【図１２】
2007147460.tif 000014
【図１３】
2007147460.tif 000015
【図１４】
2007147460.tif 000016