(57)【要約】【課題】絶縁耐圧の低下を抑制した薄膜トランジスタ基板を提供すること。【解決手段】本発明の一態様に係る薄膜トランジスタアレイ基板は、ＴＦＴアレイ基板１０３上に形成されたシリコン酸化膜１２２と、シリコン酸化膜１２２上に形成された多結晶シリコン膜１２３のパターンと、多結晶シリコン膜１２３のパターン上に形成されたゲート絶縁膜１２４とを有する多結晶シリコン薄膜トランジスタを有し、多結晶シリコン膜１２３のパターンからはみ出したシリコン酸化膜１２２のＴＦＴアレイ基板１０３に垂直な方向の削れ量は、１０ｎｍ以下であるものである。【選択図】  図３
2007311544.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成された多結晶シリコン膜のパターンと、
前記多結晶シリコン膜のパターン上に形成された絶縁膜と、
を有する薄膜トランジスタ基板であって、
前記多結晶シリコン膜のパターンからはみ出した前記シリコン酸化膜の前記基板に垂直な方向の削れ量は、１０ｎｍ以下である薄膜トランジスタ基板。
【請求項２】
前記多結晶シリコン膜は、そのパターン端部が前記シリコン酸化膜からはみ出す庇を有し、
前記庇の前記シリコン酸化膜からはみ出す長さは、１０ｎｍ以下である請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記多結晶シリコン膜は、そのパターン端部にテーパ部を有し、
前記多結晶シリコン膜の前記テーパ部の法線方向における前記ゲート絶縁膜の膜厚は、前記庇の前記シリコン酸化膜からはみ出す長さの５倍より厚い請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記１乃至３のいずれか１項に記載の薄膜トランジスタ基板を有する表示装置。
【請求項５】
基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に多結晶シリコン膜のパターンを形成する工程と、
前記多結晶シリコン膜のパターンから露出した部分における前記シリコン酸化膜の削れ量を１０ｎｍ以下とするよう、前記多結晶シリコン膜にバッファードフッ酸処理を行う工程と、
前記バッファードフッ酸処理を行った多結晶シリコン膜上に絶縁膜を形成する工程とを含む薄膜トランジスタ基板の製造方法。
【請求項６】
前記バッファードフッ酸処理により、前記多結晶シリコン膜のパターン端部に前記シリコン酸化膜からはみ出す長さが１０ｎｍ以下の庇を形成する工程を含む請求項５に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記バッファードフッ酸処理により、前記多結晶シリコン膜のパターン端部にテーパ部を形成し、
前記多結晶シリコン膜のテーパ部の法線方向における前記ゲート絶縁膜の膜厚を、前記シリコン酸化膜からはみ出す庇の長さの５倍より厚く形成する請求項６に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ基板及びその製造方法、表示装置に関し、特に詳しくは、シリコン酸化膜と多結晶シリコン膜とが積層された構成を有する薄膜トランジスタ基板及びその製造方法、並びに薄膜トランジスタ基板を用いた表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置等の表示デバイスにおいて、画素スイッチング素子として薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）が広く用いられている。ＴＦＴのチャネル活性層として多結晶シリコンを用いた多結晶シリコン薄膜トランジスタは移動度が高く、画素スイッチング素子として用いた場合、高精細化が可能である。また、多結晶シリコン薄膜トランジスタは、画素スイッチング素子の駆動するための周辺回路部にも適用されている。
【０００３】
図６及び図７に従来の多結晶シリコン薄膜トランジスタの構成を示す。図７に示すように、従来の多結晶シリコン薄膜トランジスタ１０は、基板１１上に順次積層形成された絶縁膜１２、シリコン酸化膜１３、多結晶シリコン膜１４、ゲート絶縁膜１５を有している。図６に示すように、多結晶シリコン膜１４はパターニングされており、多結晶シリコン膜１４の下層のシリコン酸化膜１３の一部は露出している。ゲート絶縁膜１５は、露出したシリコン酸化膜１３及び多結晶シリコン膜１４の上に形成されている。
【０００４】
多結晶シリコン薄膜トランジスタ１０の製造プロセスにおいて、多結晶シリコン膜１４と多結晶シリコン膜１４上に形成されるシリコン酸化膜等からなるゲート絶縁膜１５との界面は、トランジスタ特性に大きく影響を及ぼす。このため、界面欠陥を極力減らすことがトランジスタの特性向上や安定化に不可欠であることが一般的に知られている。
【０００５】
多結晶シリコン膜１４をパターニングする際、多結晶シリコン膜１４の表面には直接フォトレジストが接触する。このため、多結晶シリコン膜１４には、フォトレジストによる表面汚染等に起因する欠陥が多数存在する。従って、このまま多結晶シリコン膜１４上にゲート絶縁膜１５を形成すると、多結晶シリコン膜１４とゲート絶縁膜１５の界面欠陥のため、トランジスタ特性の悪化や特性シフトが発生してしまう。
【０００６】
そこで、従来から、多結晶シリコン膜１４上の表面汚染や自然酸化膜を除去して、多結晶シリコン膜１４とゲート絶縁膜１５との界面欠陥を減らすために、ゲート絶縁膜１５を形成する前処理としてバッファードフッ酸等の薬液処理を行っている（特許文献１参照。）ゲート絶縁膜形成前のバッファードフッ酸等の薬液処理は、多結晶シリコン膜とゲート絶縁膜の界面欠陥を十分に減らすために、十分な処理がなされている。
【特許文献１】特開２００４−１５２８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、ゲート絶縁膜１５形成前のバッファードフッ酸処理により、多結晶シリコン膜１４のみならず、多結晶シリコン膜１４のパターンから露出したシリコン酸化膜１３も同時にエッチングされる。バッファードフッ酸に対するエッチングレートは、多結晶シリコン膜１４よりもシリコン酸化膜１３のほうが速い。従って、バッファードフッ酸処理を行った場合、シリコン酸化膜１３のほうが多結晶シリコン膜１４よりも削れ量が多くなる。このため、バッファードフッ酸処理により、多結晶シリコン膜１４のパターン端部から等方的に多結晶シリコン膜１４下のシリコン酸化膜１３がエッチングされる。これにより、多結晶シリコン膜１４には、そのパターン端部がシリコン酸化膜１３からはみ出すような庇が形成される。
【０００８】
多結晶シリコン膜１４のパターン端部の庇が大きいと、図７に示すように、多結晶シリコン膜１４のパターン端部でのゲート絶縁膜１５の被覆性が悪化し、絶縁耐圧の低下を招いてしまう。また、多結晶シリコン膜１４のパターン端部の庇の長さが同じでも、ゲート絶縁膜１５の膜厚が薄い場合には、相対的に多結晶シリコン膜１４のパターン端部でのゲート絶縁膜１５の被覆性が悪化し、絶縁耐圧の確保が困難となってしまう。
【０００９】
このように従来の薄膜トランジスタでは、多結晶シリコン膜の下のシリコン酸化膜が削れてしまい、多結晶シリコン膜上に形成されるゲート絶縁膜の被覆性や、絶縁性が低下してしまうという問題があった。本発明はこのような問題を背景としてなされたものであり、絶縁耐圧の低下を抑制した薄膜トランジスタ基板及びその製造方法、表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に係る薄膜トランジスタ基板は、基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成された多結晶シリコン膜のパターンと、前記多結晶シリコン膜のパターン上に形成された絶縁膜とを有する薄膜トランジスタ基板であって、前記多結晶シリコン膜のパターンからはみ出した前記シリコン酸化膜の前記基板に垂直な方向の削れ量は、１０ｎｍ以下であるものである。
【００１１】
本発明の一態様に係る薄膜トランジスタ基板の製造方法は、基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に多結晶シリコン膜のパターンを形成する工程と、前記多結晶シリコン膜のパターンから露出した部分における前記シリコン酸化膜の削れ量を１０ｎｍ以下とするよう、前記多結晶シリコン膜にバッファードフッ酸処理を行う工程と、前記バッファードフッ酸処理を行った多結晶シリコン膜上に絶縁膜を形成する工程とを含む。
【発明の効果】
【００１２】
本発明によれば、絶縁耐圧の低下を抑制した薄膜トランジスタ基板及びその製造方法、表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明を適用可能な実施の形態について説明する。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。なお、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
【００１４】
本発明の実施の形態に係る表示装置について、図１及び図２を参照して説明する。本発明に係る表示装置は、液晶表示装置や有機ＥＬ表示装置等の薄膜トランジスタアレイ基板を有するアクティブマトリクス型表示装置である。ここでは、表示装置の一例として液晶表示装置について説明する。図１は、本実施の形態に係る液晶表示装置１００の構成を示す平面図である。また、図２は本実施の形態に係る液晶表示装置１００の構成を示す断面図である。なお、説明のため、図１においては対向基板等の図示を省略している。
【００１５】
図１及び図２に示すように、液晶表示装置１００は、液晶表示パネル１０１とバックライト１０２とを備えている。液晶表示パネル１０１は、入力される表示信号に基づいて画像表示を行う。バックライト１０２は、液晶表示パネル１０１の反視認側に配置されており、液晶表示パネル１０１の背面側から光を照射する。液晶表示パネル１０１は、薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）１０３、対向基板１０４、シール材１０５、液晶１０６、スペーサ１０７、ゲート線（走査線）１０８、ソース線（信号線）１０９、配向膜１１０、対向電極１１１、偏光板１１２、ゲートドライバＩＣ１１３、ソースドライバＩＣ１１４を備えている。本発明において注目すべき点は薄膜トランジスタ基板であるＴＦＴアレイ基板１０３であり、後に詳述する。
【００１６】
図１に示すように、本実施の形態に係る液晶表示装置１００は、ＴＦＴアレイ基板１０３を有している。ＴＦＴアレイ基板１０３には、表示領域１１５と表示領域１１５を囲むように設けられた周辺領域１１６とが設けられている。この表示領域１１５には、複数のゲート線１０８と複数のソース線１０９とが形成されている。複数のゲート線１０８は平行に設けられている。同様に、複数のソース線１０９は平行に設けられている。ゲート線１０８と、ソース線１０９とは、互いに交差するように形成されている。
【００１７】
また、ゲート線１０８とソース線１０９の交差点付近には薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１１８が設けられている。そして、隣接するゲート線１０８とソース線１０９とで囲まれた領域には、画素電極（不図示）が形成されている。従って、隣接するゲート線１０８とソース線１０９とで囲まれた領域が画素１１７となる。従って、ＴＦＴアレイ基板１０３上には、画素１１７がマトリクス状に配列される。ＴＦＴ１１８のゲートがゲート線１０８に、ソースがソース線１０９に、ドレインが画素電極に、それぞれ接続される。画素電極は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電性薄膜から形成されている。この複数の画素１１７が形成されている領域が、表示領域１１５である。
【００１８】
図２に示すように、液晶表示パネル１０１は、ＴＦＴアレイ基板１０３と、ＴＦＴアレイ基板１０３に対向配置される対向基板１０４と、両基板を接着するシール材１０５との間の空間に液晶１０６を封入した構成を有している。両基板の間は、スペーサ１０７によって、所定の間隔となるように維持されている。ＴＦＴアレイ基板１０３及び対向基板１０４としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂などの絶縁性基板が用いられる。
【００１９】
ＴＦＴアレイ基板１０３において、上述した各電極及び配線等の上には配向膜１１０が形成されている。一方、対向基板１０４のＴＦＴアレイ基板１０３に対向する面には、カラーフィルタ（不図示）、ＢＭ（Black Matrix）（不図示）、対向電極１１１、配向膜１１０等が形成されている。なお、対向電極は、ＴＦＴアレイ基板１０３側に配置される場合もある。また、ＴＦＴアレイ基板１０３及び対向基板１０４の外側の面にはそれぞれ、偏光板１１２が貼着されている。
【００２０】
さらに、図１に示すように、ＴＦＴアレイ基板１０３の周辺領域１１６には、ゲートドライバＩＣ１１３及びソースドライバＩＣ１１４が設けられている。ゲート線１０８は、表示領域１１５から周辺領域１１６まで延設されている。そして、ゲート線１０８は、ＴＦＴアレイ基板１０３の端部で、ゲートドライバＩＣ１１３に接続される。ソース線１０９も同様に表示領域１１５から周辺領域１１６まで延設されている。そして、ソース線１０９は、ＴＦＴアレイ基板１０３の端部で、ソースドライバＩＣ１１４と接続される。ゲートドライバＩＣ１１３の近傍には、外部配線１１９が接続されている。また、ソースドライバＩＣ１１４の近傍には、外部配線１２０が接続されている。外部配線１１９、１１９は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００２１】
外部配線１１９、１２０を介してゲートドライバＩＣ１１３及びソースドライバＩＣ１１４に外部から各種信号が供給される。ゲートドライバＩＣ１１３は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート線１０８に供給する。このゲート信号によって、ゲート線１０８が順次選択される。ソースドライバＩＣ１１４は外部からの制御信号や、表示データに基づいて表示信号をソース線１０９に供給する。これにより、表示データに応じた表示電圧を各画素電極に供給することができる。
【００２２】
なお、ここでは、ゲートドライバＩＣ１１３とソースドライバＩＣ１１４は、ＣＯＧ（Chip On Glass）技術を用いて、ＴＦＴアレイ基板１０３上に直接実装したが、この構成に限られるものではない。例えば、ＴＣＰ（Tape Carrier Package）によりドライバＩＣをＴＦＴアレイ基板１０３に接続してもよい。
【００２３】
液晶表示パネル１０１の背面には、バックライト１０２が備えられている。バックライト１０２は、液晶表示パネル１０１の反視認側から当該液晶表示パネル１０１に対して光を照射する。バックライト１０２としては、例えば、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な構成のものを用いることができる。
【００２４】
ここで、上述の液晶表示装置１００の駆動方法について説明する。各ゲート線１０８には、ゲートドライバＩＣ１１３から走査信号が供給される。各走査信号によって、１つのゲート線１０８に接続されているすべてのＴＦＴ１１８が同時にオンとなる。そして、ソースドライバＩＣ１１４から各ソース線１０９に表示信号が供給され、画素電極に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極と対向電極１１１との電位差に応じて、画素電極と対向電極１１１間の液晶の配列が変化する。これにより、液晶表示パネル１０１を透過する光の透過量が変化する。画素１１７毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２５】
ここで、図３を参照して、本実施の形態に係るＴＦＴアレイ基板１０３について説明する。図３は、本実施の形態に係るＴＦＴアレイ基板１０３上に形成されたＴＦＴ１１８の構成の一部を示す図である。本発明に係る薄膜トランジスタ基板は、ＴＦＴのチャネル活性層として多結晶シリコンを用いた多結晶シリコン薄膜トランジスタ１１８を備える。図３に示すように、ＴＦＴ１１８は、ＴＦＴアレイ基板１０３上に形成された絶縁膜１２１、シリコン酸化膜１２２、多結晶シリコン膜１２３、ゲート絶縁膜１２４を有している。
【００２６】
ＴＦＴアレイ基板１０３上には、絶縁膜１２１、シリコン酸化膜１２２が順次形成されている。また、シリコン酸化膜１２２の上には、多結晶シリコン膜１２３が設けられている。多結晶シリコン膜１２３は所定の形状にパターニングされている。多結晶シリコン膜１２３の下層に形成されたシリコン酸化膜１２２は、多結晶シリコン膜１２３のパターンの下以外にも形成されている。すなわち、シリコン酸化膜１２２は、多結晶シリコン膜１２３のパターンからはみ出して形成されている。また、シリコン酸化膜１２２は、多結晶シリコン膜１２３からはみ出した部分において、その一部が削られている。すなわち、シリコン酸化膜１２２は、多結晶シリコン膜１２３のパターン端部において段差を有している。図３に示すように、シリコン酸化膜１２２の段差の高さ、すなわち、シリコン酸化膜１２２のＴＦＴアレイ基板１０３に対して垂直な方向の削れ量をｃとする。
【００２７】
また、多結晶シリコン膜１２３のパターン端部には、シリコン酸化膜１２２からはみ出すように形成された庇１２５が形成されている。すなわち、シリコン酸化膜１２２の段差部上に多結晶シリコン膜１２３のパターン端部が形成されている。従って、シリコン酸化膜１２２と多結晶シリコン膜１２３のパターン端部との間には、間隙が形成されている。図３に示すように、庇１２５がシリコン酸化膜１２２からはみ出す長さをａとする。
【００２８】
シリコン酸化膜１２２の段差及び、多結晶シリコン膜１２３の庇１２５は、後述するバッファードフッ酸処理により形成される。バッファードフッ酸処理は、多結晶シリコン膜上の表面汚染や自然酸化膜を除去して、多結晶シリコン膜とゲート絶縁膜との界面欠陥を減らすために行われるものである。ゲート絶縁膜１２４形成前のバッファードフッ酸処理により、多結晶シリコン膜１２３のみならず、多結晶シリコン膜１２３をパターニングして露出したシリコン酸化膜１２２も同時にエッチングされる。バッファードフッ酸に対するエッチングレートは、多結晶シリコン膜１２３よりもシリコン酸化膜１２２のほうが早い。従って、バッファードフッ酸処理を行った場合、シリコン酸化膜１２２のほうが多結晶シリコン膜１２３よりも削れ量が多くなる。このため、バッファードフッ酸処理により、多結晶シリコン膜１２３のパターン端部から等方的に多結晶シリコン膜１２３下のシリコン酸化膜１２２がエッチングされる。これにより、多結晶シリコン膜１２３には、そのパターン端部がシリコン酸化膜１２２からはみ出すような庇１２５が形成される。
【００２９】
本発明においては、シリコン酸化膜１２２のＴＦＴアレイ基板１０３に対して垂直方向の削れ量ｃは、１０ｎｍ以下とする。また、庇１２５が、シリコン酸化膜１２２からはみ出す長さａは、１０ｎｍ以下とする。
【００３０】
上記のように形成された多結晶シリコン膜１２３及びシリコン酸化膜１２２の上には、ゲート絶縁膜１２４が形成されている。従来は、ゲート絶縁膜形成前のバッファードフッ酸等の薬液処理は、多結晶シリコン膜とゲート絶縁膜の界面欠陥を十分に減らすために、十分すぎる処理がなされており、多結晶シリコン膜のパターン端部の庇１２５が大きく、シリコン酸化膜１２２の段差が大きくなっていた。このため、庇１２５とシリコン酸化膜１２２の段差との間隙にゲート絶縁膜１２４が形成されず、多結晶シリコン膜のパターン端部でのゲート絶縁膜の被覆性が悪化し、絶縁耐圧の低下を招いていた。しかしながら、本発明によれば、図３に示すように、多結晶シリコン膜１２３の上に形成されるゲート絶縁膜１２４の被覆性を向上させることができる。すなわち、多結晶シリコン膜１２３及びシリコン酸化膜１２２上のみならず、多結晶シリコン膜１２３の庇１２５とシリコン酸化膜１２２の段差との間の間隙にもゲート絶縁膜１２４が形成される。つまり、ゲート絶縁膜１２４が庇１２５の近傍で薄くなり、絶縁耐圧が低下することがない。従って、ゲート絶縁膜１２４の絶縁耐圧の低下を抑制することができ、信頼性を向上させることができる。
【００３１】
ここで、図４を参照して、本実施の形態に係るＴＦＴアレイ基板１０３の製造方法について説明する。図４は、本実施の形態に係るＴＦＴアレイ基板１０３の製造方法を説明するための製造工程図である。なお、図４においては本発明にかかわるゲート絶縁膜の形成プロセスまでを図示し、ゲート絶縁膜形成プロセス以降のプロセスについては省略している。
【００３２】
まず、図４（ａ）に示すように、ガラス基板からなるＴＦＴアレイ基板１０３上に、絶縁膜１２１及びシリコン酸化膜１２２を順次積層形成する。絶縁膜１２１としては、シリコン窒化膜等の透明性絶縁膜を用いる。そして、シリコン酸化膜１２２上にプラズマＣＶＤ法により、厚さ５０〜７０ｎｍのアモルファスシリコン膜を形成する。このアモルファスシリコン膜は、このままでは水素含有量が多いため、５００℃程度に加熱し、脱水素処理を行う。その後、形成されたアモルファスシリコン膜にエキシマレーザーアニール等により、アモルファスシリコン膜を溶融・冷却・固化し、多結晶シリコン膜１２３を得る。
【００３３】
そして、写真製版工程において、多結晶シリコン膜１２３上に直接レジストパターンを形成した後、ドライエッチングにより多結晶シリコン膜１２３をパターニングする。これにより、図４（ｂ）に示すように、シリコン酸化膜１２２上に所定の形状にパターニングされた多結晶シリコン膜１２３が形成される。
【００３４】
その後、多結晶シリコン膜１２３上に形成されている不要なレジストパターンの除去を行う。多結晶シリコン膜のパターニング後、多結晶シリコン膜１２３表面はレジスト等により汚染されている。このため、ゲート絶縁膜１２４を形成する前に、多結晶シリコン膜１２３の表面をバッファードフッ酸等による複数の表面洗浄を行う。
【００３５】
バッファードフッ酸処理によって、多結晶シリコン膜１２３のみならず、多結晶シリコン膜１２３の下層のシリコン酸化膜１２２もエッチングされる。このとき、バッファードフッ酸処理量を必要最低限とし、シリコン酸化膜１２２の削れ量ｃが１０ｎｍ以下となるようにする。また、上述したように、シリコン酸化膜１２２からはみ出すように形成された多結晶シリコン膜１２３の庇１２５の長さａが１０ｎｍ以下となるようにする。例えば、バッファードフッ酸処理の時間を短くすることにより、上記の構成を実現することができる。
【００３６】
その後、図４（ｃ）に示すように、上記の多結晶シリコン膜１２３及びシリコン酸化膜１２２上に、プラズマＣＶＤ法によりゲート絶縁膜１５を形成する。上記のように、庇１２５の長さａは１０ｎｍ以下であり、シリコン酸化膜１２２の削れ量ｃもまた１０ｎｍ以下である。従って、多結晶シリコン膜１２３及びシリコン酸化膜１２２の上に形成されるゲート絶縁膜１２４の被覆性を改善することができ、ゲート絶縁膜１２４の絶縁耐圧の低下を抑制することができる。なお、図４（ｃ）工程の後に、多結晶シリコン膜１２３上にゲート電極（不図示）を形成する。その後、ゲート絶縁膜１２４にコンタクトホールを形成して、その上にソース電極及びドレイン電極を形成することにより、ＴＦＴアレイ基板１０３が完成する。
【００３７】
実施の形態２．
本発明の他の実施の形態２に係るＴＦＴアレイ基板１０３について、図５を参照して説明する。図５は、本実施の形態に係るＴＦＴアレイ基板１０３上に形成されたＴＦＴ１１８の構成の一部を示す図である。本実施の形態に係る薄膜トランジスタ基板は、ＴＦＴのチャネル活性層として多結晶シリコンを用いた多結晶シリコン薄膜トランジスタ１１８を備える。図５に示すように、ＴＦＴ１１８は、ＴＦＴアレイ基板１０３上に形成された絶縁膜１２１、シリコン酸化膜１２２、多結晶シリコン膜１２３、ゲート絶縁膜１２４を有している。なお、ＴＦＴアレイ基板１０３の基本的構成については、実施の形態１と同様であるため説明を省略する。
【００３８】
ＴＦＴアレイ基板１０３上には、絶縁膜１２１、シリコン酸化膜１２２が順次形成されている。また、シリコン酸化膜１２２の上には、多結晶シリコン膜１２３が設けられている。多結晶シリコン膜１２３は所定の形状にパターニングされている。多結晶シリコン膜１２３の下層に形成されたシリコン酸化膜１２２は、多結晶シリコン膜１２３のパターンの下以外にも形成されている。すなわち、シリコン酸化膜１２２は、多結晶シリコン膜１２３のパターンからはみ出して形成されている。また、シリコン酸化膜１２２は、多結晶シリコン膜１２３からはみ出した部分において、その一部が削られている。すなわち、シリコン酸化膜１２２は、多結晶シリコン膜１２３のパターン端部において段差を有している。また、多結晶シリコン膜１２３のパターン端部には、シリコン酸化膜１２２からはみ出すように形成された庇１２５が形成されている。すなわち、シリコン酸化膜１２２の段差部上に多結晶シリコン膜１２３のパターン端部が形成されている。従って、シリコン酸化膜１２２と多結晶シリコン膜１２３のパターン端部との間には、間隙が形成されている。ここで、庇１２５がシリコン酸化膜１２２からはみ出す長さをａとする。
【００３９】
また、多結晶シリコン膜１２３は、そのパターン端部にテーパ部１２６を有している。すなわち、多結晶シリコン膜１２３のパターン端部は、シリコン酸化膜１２２側ほど、その断面形状が広がっている。多結晶シリコン膜１２３及びシリコン酸化膜１２２の上には、ゲート絶縁膜１２４が形成されている。多結晶シリコン膜１２３のテーパ部１２６の法線方向におけるゲート絶縁膜１２４の膜厚ｂは、庇１２５がシリコン酸化膜からはみ出す長さａの５倍より大きい。
【００４０】
従来、ゲート絶縁膜１２４の多結晶シリコン膜１２３のテーパ部１２６の法線方向の膜厚ｂは、平均８０ｎｍ（最大８８ｎｍ）であった。また、従来、庇１２５がシリコン酸化膜からはみ出す長さａは、平均３０ｎｍ（最小２５ｎｍ）であった。この場合、ゲート絶縁膜１２４の絶縁耐圧が低下してしまう問題が発生していた。また、ゲート絶縁膜１２４の多結晶シリコン膜１２３のテーパ部１２６の法線方向の膜厚ｂは、平均１００ｎｍとした場合であっても、上記の問題は解決しなかった。
【００４１】
しかしながら、本発明によれば、ｂ＞ａ×５としているため、ゲート絶縁膜１２４の絶縁耐圧の低下を抑制することができる。従って、多結晶シリコン膜のパターン端部の庇の従来と同じ長さでも、ゲート絶縁膜１２４の厚さ従来よりも厚くすることによって、多結晶シリコン膜１２３のパターン端部でのゲート絶縁膜１２４の被覆性を改善することができ、絶縁耐圧の低下を抑制することができる。このため、ゲート絶縁膜１２４の安定した絶縁耐圧が確保されるため、信頼性の高い多結晶薄膜トランジスタを製造することが可能となる。
【００４２】
なお、本発明に係るＴＦＴアレイ基板は、液晶表示装置に限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等のＥＬ表示装置のＴＦＴアレイ基板について適用することができる。ＥＬ表示装置では、例えば、上記の画素電極上に自発光材料と対向電極とが積層されている。そして、画素電極と対向電極に電流を流すと、電流に応じて自発光材料が発光する。有機ＥＬ表示装置では、自発光材料が有機材料で構成され、無機ＥＬ表示装置では無機材料で構成される。ＥＬ表示装置の場合、電源電圧を供給するためのスイッチング用あるいは駆動用として、上記の多結晶シリコン薄膜トランジスタを適用してもよい。さらには、他の表示装置に適用してもよい。
【図面の簡単な説明】
【００４３】
【図１】実施の形態１に係る液晶表示装置の構成を示す平面図である。
【図２】実施の形態１に係る液晶表示装置を示す平面図である。
【図３】実施の形態１に係るＴＦＴアレイ基板のＴＦＴの構造を示す断面図である。
【図４】実施の形態１に係るＴＦＴアレイ基板の製造方法を説明するための製造工程図である。
【図５】実施の形態２に係るＴＦＴアレイ基板のＴＦＴの構造を示す断面図である。
【図６】従来のＴＦＴアレイ基板のＴＦＴの構造を示す断面図である。
【図７】従来のＴＦＴアレイ基板のＴＦＴの構造を示す断面図である。
【符号の説明】
【００４４】
１００  液晶表示装置、１０１  液晶表示パネル、１０２  バックライト、
１０３  ＴＦＴアレイ基板、１０４  対向基板、１０５  シール材、
１０６  液晶、１０７  スペーサ、１０８  ゲート線、１０９  ソース線、
１１０  配向膜、１１１  対向電極、１１２  偏光板、
１１３  ゲートドライバＩＣ、１１４  ソースドライバＩＣ、
１１５  表示領域、１１６  周辺領域、１１７  画素、１１８  ＴＦＴ、
１１９、１２０  外部配線、１２１  絶縁膜、１２２  シリコン酸化膜
１２３  多結晶シリコン膜、１２４  ゲート絶縁膜、１２５  庇、１２６  テーパ部
【図１】
2007311544.tif 000003
【図２】
2007311544.tif 000004
【図３】
2007311544.tif 000005
【図４】
2007311544.tif 000006
【図５】
2007311544.tif 000007
【図６】
2007311544.tif 000008
【図７】
2007311544.tif 000009