(57)【要約】【課題】主要部のレイアウト変更を不要とし、パターン配線の微細化、多層配線化に伴う高アスペクト比のコンタクトの形成、ゲート絶縁膜の薄膜化に際しても、ゲート絶縁膜の破壊を招くことのない、信頼性の高い半導体装置を提供する。また、プラズマの不均一性によるウェハ面内のプラズマチャージングに起因する電位差によるゲート絶縁膜破壊などの不都合を低減し、信頼性の高い半導体装置を提供する。【解決手段】半導体基板表面に、素子部と、この素子部を囲む周辺部とを備えた半導体装置の製造方法であって、前記周辺部に、低融点金属を用いて導体層を形成する工程と、前記導体層表面に絶縁膜を形成する工程と、前記絶縁膜の少なくとも一箇所に、開孔または肉薄部を形成する工程と、前記低融点金属の融点よりも高い温度となるように前記半導体基板を加熱し、溶融された前記低融点金属が、前記開孔または肉薄部を貫通して導体柱を形成する工程と、前記絶縁膜をプラズマ工程によりパターニングする工程とを含む。【選択図】図６
2007214375.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に、素子部と、この素子部を囲む周辺部とを備えた半導体装置の製造方法であって、
前記周辺部に、低融点金属を用いて導体層を形成する工程と、
前記導体層表面に絶縁膜を形成する工程と、
前記絶縁膜の少なくとも一箇所に、開孔または肉薄部を形成する工程と、
前記低融点金属の融点よりも高い温度となるように前記半導体基板を加熱し、溶融された前記低融点金属が、前記開孔または肉薄部を貫通して導体柱を形成する工程と、
前記導体柱を形成する工程後、プラズマ処理工程を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記導体柱は、前記絶縁膜およびその上層膜を貫通する程度の高さとなるように形成される半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記導体層を形成する工程は、凹凸を有する下地層表面に、導体層を成膜する工程を含む半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記導体層を形成する工程は、ＣＶＤ工程である半導体装置の製造方法。
【請求項５】
請求項３に記載の半導体装置の製造方法であって、
前記導体層を形成する工程に先立ち、
前記半導体基板の周辺部に、ダミーパターンを形成する工程を含み、
前記導体層表面に絶縁膜を形成する工程が、
前記ダミーパターンによって形成された前記導体パターン表面の凹凸に起因して、前記絶縁膜の少なくとも一箇所に、肉薄部が形成されるように、成膜する工程を含む半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記導体層はアルミニウムまたはアルミニウム合金層である半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記導体柱を形成する工程は、前記半導体基板を３００乃至４００℃に加熱する工程を含む半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、絶縁膜を塗布法により形成する工程である半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、絶縁膜を少なくとも一箇所で前記導体層を露呈せしめるように前記絶縁膜表面を選択的に除去する工程を含む半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、絶縁膜を少なくとも一箇所で前記導体層を露呈せしめるようにエッチバックあるいはＣＭＰにより前記絶縁膜表面を除去する工程を含む半導体装置の製造方法。
【請求項１１】
請求項６に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、ＢＰＳＧ膜を塗布法により形成する工程であり、
前記導体柱を形成する工程が、加熱により前記ＢＰＳＧ膜をリフローすることにより、前記凹凸に起因する肉薄部を形成するとともに、同時に前記肉薄部を突き破って導体柱を形成するようにした半導体装置の製造方法。
【請求項１２】
半導体基板表面に、素子部と、この素子部を囲む周辺部とを備えた半導体装置であって、
前記周辺部に、低融点金属を用いて形成された導体層と、前記導体層を覆う絶縁膜と、
前記導体層が、前記絶縁膜の少なくとも一部に開口を介して突出せしめられた導体柱を含む半導体装置。
【請求項１３】
請求項１２に記載の半導体装置であって、
前記導体柱は、前記絶縁膜およびその上層膜を貫通する程度の高さとなるように形成される半導体装置。
【請求項１４】
請求項１３に記載の半導体装置であって、
前記導体層は、表面に凹凸を有するように形成された半導体装置。
【請求項１５】
請求項１４に記載の半導体装置であって、
前記導体層は、凹凸を有する下地層表面に形成された半導体装置。
【請求項１６】
請求項１４に記載の半導体装置であって、
前記導体層は、前記半導体基板の周辺部に形成されたダミーパターン上に形成されており、
前記ダミーパターンによって形成された前記導体パターン表面の凹凸に起因して、前記絶縁膜の少なくとも一箇所に、肉薄部が形成された半導体装置。
【請求項１７】
請求項１２乃至１６のいずれかに記載の半導体装置であって、
前記導体層はアルミニウムまたはアルミニウム合金層である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置にかかり、特にアンテナ効果によるプラズマチャージングダメージの回避に関する。
【背景技術】
【０００２】
近年、半導体プロセスにおいては、様々なプラズマ技術が用いられている。その代表的なものとして、例えば、配線層のパターニング時におけるドライエッチングや、多層配線工程における層間絶縁膜形成のためのプラズマＴＥＯＳ膜の堆積等がある。
【０００３】
例えば、プラズマエッチングを行う際に、金属配線に拡散層がつながっていない場合には、その金属配線にプラズマ電荷が蓄積し、金属配線がつながっているトランジスタのゲート電極に電流が流れ込むようになる。この電流によりゲート絶縁膜が破壊されたり、ゲート絶縁膜の膜質変化によりトランジスタ特性が変化したり、ホットキャリア寿命が劣化したりといった不具合が生ずる。このような現象は「アンテナ効果」と呼ばれるもので、このアンテナ効果による不具合は「アンテナダメージ」と呼ばれる。
【０００４】
このため、パターン配線のアンテナ比、アスペクト比、ゲート絶縁膜の膜構造、組成、膜厚などのデバイス設計によっては、プラズマプロセスによるチャージングダメージの影響によりゲート絶縁膜を破壊し、チップ特性、デバイスの信頼性を低下させることになる。
また、不均一なプラズマによりウェハ面内のプラズマ電位に分布があるときにもチャージダメージが発生し、ゲート絶縁膜を破壊し、チップ特性、デバイスの信頼性を低下させる原因となっている。
【０００５】
そこで、従来のレイアウト検証におけるアンテナチェックにおいては、トランジスタのゲート端子に各配線層製造プロセス中に接続される生成中の配線層に対して、ゲート端子との面積比をアンテナ比として製造実績等により決定されたある一定の閾値を上回る場合のみエラーとして出力を行なうという方法がとられている。そしてエラー出力部の配線層に対して配線面積を小さくする、あるいは上層配線を経由することによって配線製造時のゲート接続を回避するというような前記エラー出力部の配線レイアウトの修正を行なっている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】特開２００１−２１０７１６号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、従来アンテナダメージに対する対策としては、レイアウト検証工程においてレイアウトチェックを行うという方法がとられ、アンテナダメージが大きくなりそうな領域に対してはレイアウト変更がおこなわれていた。しかしながら、この場合、レイアウト変更に伴う、配線面積の増大という問題も深刻であった。
本発明は、前記実情に鑑みてなされたもので、主要部のレイアウト変更を不要とし、パターン配線の微細化、多層配線化に伴う高アスペクト比のコンタクトの形成、ゲート絶縁膜の薄膜化に際しても、ゲート絶縁膜の破壊を招くことのない、信頼性の高い半導体装置を提供することを目的とする。
また、プラズマの不均一性によるウェハ面内のプラズマチャージングに起因する電位差によるゲート絶縁膜破壊などの不都合を低減し、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板表面に、素子部と、この素子部を囲む周辺部とを備えた半導体装置の製造方法であって、前記周辺部に、低融点金属を用いて導体層を形成する工程と、前記導体層表面に絶縁膜を形成する工程と、前記絶縁膜の少なくとも一箇所に、開孔または肉薄部を形成する工程と、前記低融点金属の融点よりも高い温度となるように前記半導体基板を加熱し、溶融された前記低融点金属が、前記開孔または肉薄部を貫通して導体柱を形成する工程と、前記導体柱を形成する工程後にプラズマ処理工程を含む。このプラズマ処理工程は例えば、前記絶縁膜をプラズマ工程によりパターニングする工程である。
この構成によれば、加熱により、あらかじめ低融点金属で形成された導体層が、絶縁膜の開孔または肉薄部を貫通して突出する導体柱を形成するようにしているため、この導体柱が、絶縁膜のパターニング工程などのプラズマ処理工程において、アンテナとして作用し、プラズマ電荷は、この導体柱に集中することになる。従って、従来のように、プラズマチャージングにより、素子部のゲート絶縁膜に電界がかかり、ゲート絶縁膜が破壊するのを防止することができる。
【０００９】
また、本発明は、上記半導体装置の製造方法において、前記導体柱は、前記絶縁膜およびその上層膜を貫通する程度の高さとなるように形成されるものを含む。
この構成により、十分なアンテナ効果を発揮し、プラズマ処理工程でチャンバー内に浮遊するプラズマをこのアンテナに導くことが可能となる。
【００１０】
また、本発明は、上記半導体装置の製造方法において、前記導体層を形成する工程は、凹凸を有する下地層表面に、導体層を成膜する工程を含む。
この構成により、凹凸を有する下地層表面に、導体層を成膜することにより、導体層表面に凹凸を持つように形成することができ、これにより、絶縁層に肉薄部を形成することができる。
【００１１】
また、本発明は、上記半導体装置の製造方法において、前記導体層を形成する工程は、ＣＶＤ工程である。
この構成により、ＣＶＤ工程を用いて、下地層の表面状態を伝達するような表面を得ることができる。
【００１２】
また、本発明は、上記半導体装置の製造方法において、前記導体層を形成する工程に先立ち、前記半導体基板の周辺部に、ダミーパターンを形成する工程を含み、前記導体層表面に絶縁膜を形成する工程が、前記ダミーパターンによって形成された前記導体パターン表面の凹凸に起因して、前記絶縁膜の少なくとも一箇所に、肉薄部が形成されるように、成膜する工程を含む。
この構成により、半導体基板の周辺部にダミーパターンを形成し、この領域にアンテナを形成するようにすれば、余剰領域を利用することができ、パターン面積の増大を招くことなく形成可能である。また、このダミーパターンはパターンの面積率の調整などに有効で、パターン精度の向上に有効である。
【００１３】
また、本発明は、上記半導体装置の製造方法において、前記導体層はアルミニウムまたはアルミニウム合金層であるものを含む。
この構成により、低融点でかつ比抵抗が小さいため、低温下で効率よく導体柱を形成することができる。
【００１４】
また、本発明は、上記半導体装置の製造方法において、前記導体柱を形成する工程は、前記半導体基板を３００乃至４００℃に加熱する工程を含む。
この構成により、アルミニウムまたはアルミニウム合金層を効率よく溶融し、熱膨張により開孔または肉薄部から溶融されたアルミニウムまたはアルミニウム合金が押し出され、導体柱を容易に形成することができる。
【００１５】
また、本発明は、上記半導体装置の製造方法において、前記絶縁膜を形成する工程は、絶縁膜を塗布法により形成する工程であるものを含む。
この構成により、下地の凹凸に左右されることなく、表面の平坦な膜を形成することができるため、下地に凹凸がある場合には容易に肉薄部を形成することができるため、この肉薄部からよく導体柱を形成することができる。
【００１６】
また、本発明は、上記半導体装置の製造方法において、前記絶縁膜を形成する工程は、絶縁膜を少なくとも一箇所で前記導体層を露呈せしめるように前記絶縁膜表面を選択的に除去する工程を含む。
この構成により、導体層表面に凹凸がない場合にも、局所的に絶縁膜を除去することにより、導体層を露呈させることができる。また、凹凸がある場合にはＣＭＰ（化学的機械研磨）あるいはエッチバックなどによっても局所的な肉薄化が可能となる。
【００１７】
また、本発明は、上記半導体装置の製造方法において、前記絶縁膜を形成する工程は、ＢＰＳＧ膜を塗布法により形成する工程であり、前記導体柱を形成する工程が、加熱により前記ＢＰＳＧ膜をリフローすることにより、前記凹凸に起因する肉薄部を形成するとともに、同時に前記肉薄部を突き破って導体柱を形成するようにしたものを含む。
この構成により、ＢＰＳＧ膜のリフローと同時に肉薄部を形成し、この肉薄部を導体柱が貫通するようにすることにより、極めて容易に導体柱が形成される。
【００１８】
また、本発明は、半導体基板表面に、素子部と、この素子部を囲む周辺部とを備えた半導体装置であって、前記周辺部に、低融点金属を用いて形成された導体層と、前記導体層を覆う絶縁膜と、前記導体層が、前記絶縁膜の少なくとも一部に開口を介して突出せしめられた導体柱を含む。
この構成により、絶縁膜のパターニングがプラズマエッチングなどのプラズマ処理工程であっても、プラズマチャージングによるプラズマダメージはほとんど皆無となっている。
【００１９】
また、本発明は、上記半導体装置おいて、前記導体柱は、前記絶縁膜およびその上層膜を貫通する程度の高さとなるように形成される。
この構成により、十分なアンテナ作用を発揮することができる。
【００２０】
また、本発明は、上記半導体装置において、前記導体層は、表面に凹凸を有するように形成されたものを含む。
この構成により、肉薄部の形成が容易である。
【００２１】
また、本発明は、上記半導体装置において、前記導体層は、凹凸を有する下地層表面に形成されたものを含む。
この構成により、肉薄部の形成が容易である。
【００２２】
また、本発明は、上記半導体装置において、前記導体層は、前記半導体基板の周辺部に形成されたダミーパターン上に形成されており、前記ダミーパターンによって形成された前記導体パターン表面の凹凸に起因して、前記絶縁膜の少なくとも一箇所に、肉薄部が形成されたものを含む。
この構成により、ダミーパターンはパターンの面積率の調整などに有効であり、パターン精度の向上に寄与するとともに、これがアンテナとなる導体柱の形成に有効である。
【００２３】
また、本発明は、上記半導体装置において、前記導体層はアルミニウムまたはアルミニウム合金層であるものを含む
【発明の効果】
【００２４】
本発明によれば、ダミーとなるアンテナを導体柱で形成することにより、プラズマを誘導し、トランジスタなどの素子部でゲート絶縁膜が破壊したりすることのないようにすることができる。プラズマによるチャージングダメージを回避することができ、信頼性の高い半導体装置を歩留まりよく製造することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を参照して説明する。
【００２６】
（実施の形態１）
図１（ａ）乃至（ｅ）は本発明の実施の形態の半導体装置の製造方法においてアンテナとして用いられる導体柱を形成するまでの工程を示す図、図２は、この導体柱を形成した半導体ウェハの概略構成図、図３はプラズマエッチング装置を示す図、図４は本実施の形態の導体柱を用いたプラズマエッチング工程におけるチャージング状態を示す図である。
【００２７】
本実施の形態では素子領域（図示せず）の形成されたシリコン基板１表面にアルミニウム層からなる配線層３を形成し、この配線層３を覆うようにパッシベーション膜４を形成した後、このパッシベーション膜４に開口Ｏを形成し、この後加熱することにより、この開口から導体柱３Ｔを形成する。これにより、この上層にプラズマＣＶＤ法により絶縁膜を形成したり、あるいはこの絶縁膜をプラズマエッチングによりパターニングしたりする場合にも、導体柱がアンテナとしてプラズマを収集することにより、素子部におけるプラズマチャージングによるダメージを回避することができる。そしてこのアンテナとなる導体柱を形成した周辺部はダイシング工程において除去するように設計することもできる。また、導体柱は配線層および下地層とともに、パッドあるいは再配列配線、あるいは追加容量として使用することも可能である。
【００２８】
この導体柱は図２に、半導体ウェハの上面図を示すように、ダイシングラインＤＬに沿ってこの導体柱５Ｔが形成されており、ダイシングラインのライン幅をこの導体柱およびアルミニウム薄膜の幅よりも大きくとればダイシングによって除去されるようにすることも可能である。
【００２９】
このエッチング装置は、μ波プラズマエッチング装置であり、図２に概略構成図を示すように、マグネトロン１０１Ａで発生させたμ波１０１Ｂを、導波管１０３を通して、石英ベルジャー１０４にて囲まれた反応室１０５に移送し、この反応室１０５を囲む形で設置されているソレノイドコイル１０６にて、μ波（周波数２．４５ＧＨｚ）と、いわゆるＥＣＲ放電を起こすための磁場を発生させ、エッチングのためのガスプラズマ１０７を生じせしめるように構成されている。被処理基体であるシリコン基板１は、サセプタ１０９上に載置され、温度制御手段１１０を備えた加熱手段１１２により加熱がなされるように構成されている。ガスは、ガス導入管１１１を用いて反応質１０５内に導入され、図示しない排気管より排気される。また、サセプタ１０９中には、加熱手段１１２としてヒータが埋設されていて、ウェハを急熱できるようになっている。なお埋め込みタイプのヒータに代えて、ＩＲランプなどを用いて加熱してもよい。
【００３０】
次に本実施の形態の方法を用いた半導体装置の製造工程について説明する。
本実施の形態で用いられる導体柱を形成するタイミングとしては、限定されるものではないが、後続工程のプラズマ処理におけるプラズマチャージを防止する点から、さらには、アルミニウム層の溶融工程があるため３００から４００℃に加熱する必要がある点からも、上流工程で実施するのが望ましい。
【００３１】
ここでは説明を簡単にするために、チップ周辺部についてのみ説明する。
まず、図１（ａ）に示すように、シリコン基板１表面に膜厚５００ｎｍ程度のアルミニウム薄膜３をスパッタリングにより形成し、これをフォトリソグラフィによりパターニングする。
【００３２】
そしてこの上層に、膜厚１０ｎｍ程度の窒化シリコン膜からなるパッシベーション膜４を形成する（図１（ｂ））。
【００３３】
この後レジストを塗布し、フォトリソグラフィによりアンテナホール開口用のレジストパターンＲ１を形成する（図１（ｃ））。
そしてこのレジストパターンＲ１をマスクとしてパッシベーション膜４をエッチングし、アンテナホールＯを開口する（図１（d））。
【００３４】
この後、３８０℃３０分の加熱を行い、図１（ｅ）に示すように、アルミニウムを溶融するとともに膨張させて、開口Ｏから押し出すことにより、アルミニウムの柱状突起すなわち導体柱３Ｔを形成する。
このようにして、容易に、直径０．５μｍ突出長２μｍの導体柱が形成される。
【００３５】
これを図３に示したプラズマ処理装置のサセプタに載置し、導体柱をアンテナとして用いて、後続工程を実施する。
これにより、図４に説明図を示すように、例えばプラズマＣＶＤ法による絶縁膜３００の形成に際し素子部１００において、周辺回路部２００にもうけた導体柱３Ｔに電荷が吸収され、絶縁膜上にチャージされるのを回避することができる。従って、プラズマによるチャージによりゲート絶縁膜に高電界がかかったりするのを回避することができ、信頼性の高い半導体装置を形成することが可能となる。
【００３６】
比較のために、図７にアンテナとしての導体柱を持たない従来例の半導体装置におけるプラズマＣＶＤ工程における素子部のチャージング状態を示す。図４と図７との比較からあきらかなように、本実施の形態によれば、プラズマによるチャージを回避することができる。
【００３７】
なお前記実施の形態では、ダイシングラインの近傍に導体柱を形成したが、ダイシングライン上に導体柱を形成し、最終製品としては切除するようにしてもよい。
また、１（露光）ショット毎に所定数の導体柱を形成するように、開口を形成したが、ウェハ単位で何箇所かに導体柱を形成するようにしてもよい。
【００３８】
（実施の形態２）
次に本発明の実施の形態２について説明する。
図５（ａ）乃至（ｄ）および図６（ａ）乃至（ｃ）は本発明の実施の形態の半導体装置の製造方法においてアンテナとして用いられる導体柱を形成するまでの工程を示す図である。前記実施の形態１では、周辺回路部の基板表面にアルミニウム薄膜のパターン５を形成し、これにフォトリソグラフィにより開口Ｏを形成し、この開口Ｏから柱状突起を形成し導体柱５Ｔとしたが、本実施の形態ではフォトリソグラフィによって開口Ｏを形成するのではなく、下地にダミーパターンを形成しておき、このダミーパターンによる段差に起因するアルミニウム薄膜表面に突出部を形成している。絶縁膜形成後、レジストエッチバックにより平坦化し、肉薄部を形成し、この肉薄部を貫通して導体柱７Ｔが形成されるようにしたことを特徴とするものである。この方法によれば、下地の段差を利用し、肉薄部を形成しているため、フォトリソグラフィを１回低減することが出来る。
【００３９】
本実施の形態でも前記実施の形態1と同様に、では素子領域（図示せず）の形成されたシリコン基板１表面にダミーパターン３ｄを形成しておき、この上層にＢＰＳＧ膜９を形成した後、アルミニウム層からなる配線層７を形成し、この配線層７を覆うようにパッシベーション膜１０を形成した後、ダミーパターン３ｄに起因するこのパッシベーション膜１０表面１０凹凸を利用し、この表面に形成された窒化シリコン膜からなるパッシベーション膜１０との間に肉薄部を形成しておき、この肉薄部を貫通するように導体柱７Ｔを形成するものである。
この構成は、２層構造の多結晶シリコン層で電荷転送電極を形成した、固体撮像素子の形成に有効なもので、この多結晶シリコン層による電荷転送電極の形成工程で、ダミーパターンを形成しておくようにマスクパターンを変更するのみで、素子部の形成と同一工程で形成できる。
【００４０】
このようにしてアルミニウムの柱状突起からなる導体柱７Ｔを形成したのち、素子部においこの上層にプラズマＣＶＤ法により絶縁膜を形成したり、あるいはこの絶縁膜をプラズマエッチングによりパターニングしたりする場合にも、導体柱がアンテナとしてプラズマを収集することにより、素子部におけるプラズマチャージングによるダメージを回避することができる。そしてこのアンテナとなる導体柱を形成した周辺部はダイシング工程において除去するように設計することもできる。また、導体柱は配線層および下地層とともに、パッドあるいは再配列配線、あるいは追加容量として使用することも可能である。
【００４１】
次に本実施の形態の方法を用いた半導体装置の製造工程について詳細に説明する。
【００４２】
本実施の形態においても、素子部の形成と並行してチップ周辺部が形成されるものであるが、ここでは説明を簡単にするために、チップ周辺部についてのみ説明する。
まず、シリコン基板１表面にゲート絶縁膜（図示せず）および電荷転送電極を形成する際、図５（ａ）に示すように、周辺部において第１層多結晶シリコン層または第2層多結晶シリコン層を周辺部にも所定幅のパターン３ｄとして残すようにパターニングする。このときたとえば一つのパターンのみ第1層多結晶シリコン層と第2層多結晶シリコン層とが積層構造となり高いダミーパターン３Ｓを構成するようにしてもよい。
この上層にＢＰＳＧ膜９を形成する。
【００４３】
そしてこの上層に図５（ｂ）に示すように、アルミニウム薄膜７をスパッタリングにより形成し、これをフォトリソグラフィによりパターニングする（図５（ｃ））。図５（ｄ）はレジスト剥離後を示す。このとき素子部の配線層も同一工程で形成するようにしても良いことはいうまでもない。
【００４４】
そしてこの上層に、膜厚３０ｎｍ程度の窒化シリコン膜からなるパッシベーション膜１０を形成し、この上層にレジストＲ２を塗布する（図６（ａ））。
【００４５】
この後レジストエッチバックを行い、パッシベーション膜の肉薄部を形成する（図６（ｂ））。
【００４６】
この後、３８０℃３０分の加熱を行い、図６（ｃ）に示すように、アルミニウムを溶融するとともに膨張させて、肉薄部を貫通させ、アルミニウムの柱状突起すなわち導体柱７Ｔを形成する。
このようにして、容易に、突出長２μｍの導体柱が形成される。
【００４７】
これを実施の形態１と同様、図３に示したプラズマ処理装置のサセプタに載置し、導体柱をアンテナとして用いて、後続工程を実施する。
これにより、図４に説明図を示したように、素子形成領域においてプラズマによるチャージによりゲート絶縁膜に高電界がかかったりするのを回避することができ、信頼性の高い半導体装置を形成することが可能となる。
なお、素子部にアルミニウム薄膜を遺さない場合は、加熱温度を５００℃程度とし、ＢＰＳＧ膜のリフロー工程と同一工程で導体柱を形成するための熱処理を行うようにしてもよい。これにより、加熱工程を一回省略することができ、半導体ウェハに与える熱ストレスを低減することができる上、製造工程の簡略化をはかることができる。
また、１回の工程で形成した導体柱を、複数回のプラズマ処理プロセスでアンテナとして用いることも可能であるが、複数回の導体柱形成プロセスを導入するようんいしてもよい。
【産業上の利用可能性】
【００４８】
以上説明してきたように本発明によれば、アンテナを形成し、このアンテナにプラズマ電荷を収集することにより、素子部へのプラズマチャージを回避し、信頼性の高い半導体装置を形成することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１の半導体装置の製造工程を示す工程説明図
【図２】この導体柱を形成した半導体ウェハの概略構成図
【図３】プラズマエッチング装置を示す図
【図４】本実施の形態の導体柱を用いたプラズマエッチング工程におけるチャージング状態を示す図
【図５】本発明の実施の形態２の半導体装置の製造工程を示す工程説明図
【図６】本発明の実施の形態２の半導体装置の製造工程を示す工程説明図
【図７】従来のプラズマエッチング工程におけるチャージング状態を示す図
【符号の説明】
【００５０】
１  シリコン基板
３  アルミニウム薄膜
３Ｔ  導体柱
７  アルミニウム薄膜
７Ｔ  導体柱
１００    素子部
２００    周辺回路部
３００    絶縁膜
【図１】
2007214375.tif 000003
【図２】
2007214375.tif 000004
【図３】
2007214375.tif 000005
【図４】
2007214375.tif 000006
【図５】
2007214375.tif 000007
【図６】
2007214375.tif 000008
【図７】
2007214375.tif 000009