(57)【要約】【課題】  酸化亜鉛の配向を変化させることで、酸化物半導体薄膜層は、耐熱性、表面平滑性に優れたものとし、リーク電流の抑制、電流駆動能力の向上を図る。一方、画素電極は微細加工性に優れたものとし、画素の高精細化を可能とする。【解決手段】  基板上にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、酸化亜鉛を主成分とする画素電極を少なくとも有し、該酸化物半導体薄膜層の酸化亜鉛の配向と該画素電極の酸化亜鉛の配向が異なることを特徴とする薄膜トランジスタアレイを提供する。【選択図】  図３
2007220820.tif 000002
【特許請求の範囲】
【請求項１】
基板上にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、酸化亜鉛を主成分とする画素電極を少なくとも有し、前記酸化物半導体薄膜層の酸化亜鉛の配向と前記画素電極の酸化亜鉛の配向が異なることを特徴とする薄膜トランジスタアレイ。
【請求項２】
前記画素電極の主成分である酸化亜鉛が（１００）配向と（１０１）配向からなることを特徴とする請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記画素電極が酸化亜鉛に対してドナーとなる不純物がドーピングされていることを特徴とする請求項１又は２記載の薄膜トランジスタアレイ。
【請求項４】
前記酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向からなることを特徴とする請求項１乃至３いずれか記載の薄膜トランジスタアレイ。
【請求項５】
前記酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向と（１０１）配向からなることを特徴とする請求項１乃至３いずれか記載の薄膜トランジスタアレイ。
【請求項６】
基板上に酸化亜鉛を主成分とする酸化物ターゲットを用いて酸化物半導体薄膜層をチャネルとして形成する工程と、該酸化物半導体薄膜層の上表面及び側面を被覆してゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上にゲート電極を積載する工程と、酸化亜鉛を主成分とする酸化物ターゲットを用いて画素電極を形成する工程を有する薄膜トランジスタアレイの製法であって、前記画素電極、或いは該画素電極と前記酸化物半導体薄膜層を成膜する際、前記基板に高周波電力を印加しながら行うことで、該画素電極と該酸化物半導体薄膜層の主成分である酸化亜鉛の配向を制御し、異なるものとすることを特徴とする薄膜トランジスタアレイの製法。
【請求項７】
前記画素電極の成膜、或いは該画素電極と前記酸化物半導体薄膜層の成膜をマグネトロンスパッタリング法を用いて行い、前記基板への高周波電力の印加を基板ステージを介して行うことを特徴とする請求項６記載の薄膜トランジスタアレイの製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素の駆動装置として薄膜トランジスタが機能する薄膜トランジスタアレイに係り、より詳しくは、薄膜トランジスタの構成半導体(活性層)である酸化物半導体薄膜層と画素電極の主成分に酸化亜鉛を用いた薄膜トランジスタアレイに関する。
【背景技術】
【０００２】
酸化亜鉛は優れた半導体(活性層)の性質を示すことから、近年薄膜トランジスタ（以下TFTと略）の半導体薄膜層や画素電極に多く用いられている。
酸化亜鉛を主成分とする半導体薄膜層である酸化物半導体薄膜層を用いたTFT(酸化亜鉛TFT)としては、ボトムゲート型とトップゲート型の構造が考えられる。
【０００３】
また、従来、酸化物半導体薄膜層の主成分である酸化亜鉛の結晶構造は、基板と垂直方向に結晶粒のＣ軸が揃うこと、換言すれば、Ｃ軸配向性が高いことが望ましいとされていた。その理由は、酸化物半導体薄膜層に用いた場合、電子移動度の優れた薄膜トランジスタ(TFT)を得ることが期待できるからである。
酸化亜鉛に関しては、スパッタリング法にて成膜すると、Ｃ軸配向性の高い膜が得られることはよく知られている。また、従来より、TFTにおいて半導体薄膜層のＣ軸配向性を向上させるための研究は種々なされており、例えば下記特許文献１の開示技術はその一例である。しかしながら、Ｃ軸以外の配向制御やアモルファス状態の形成に関する報告はほとんどされておらず、そのため画素電極もＣ軸配向性の高いものが用いられていた。
しかしながら、Ｃ軸配向性の高い酸化亜鉛を用いた酸化物半導体薄膜層と画素電極には夫々、以下のような問題がある。
【０００４】
酸化物半導体薄膜層に関しては、酸化亜鉛のＣ軸配向性が高いと、膜厚方向に対して特定の結晶粒径を有する柱状構造をとるため、多くの結晶粒界を有する。結晶粒界には格子欠陥や結晶の歪み、未結合手（ダングリングボンド）等を多く含むため、熱的に不安定な状態にある。そのため、酸化物半導体薄膜層の形成後、ゲート絶縁膜の被覆等のための加熱プロセスを経ることにより、酸化物半導体薄膜層結晶粒界における酸素や亜鉛が脱離し、格子欠陥を形成するという問題が生じる。当該格子欠陥は、電気的に浅い不純物準位を形成し、酸化物半導体薄膜層の低抵抗化を引き起こす。そのため、当該酸化物半導体薄膜層を薄膜トランジスタの活性層に用いた場合、ゲート電圧を印加しなくてもドレイン電流が流れるノーマリーオン型すなわちデプレッション型の動作となり、欠陥準位の増大とともに、しきい電圧が減少し、リーク電流が増大する。また、チャネルの電子に対して結晶粒界はエネルギー障壁として働くため、移動度の低下を引き起こす。
この問題は、ボトムゲート型の薄膜トランジスタより、酸化物半導体薄膜層の上にゲート絶縁膜を被覆するトップゲート型の薄膜トランジスタに顕著に現れる。
また、柱状構造を有することで、酸化物半導体薄膜層の表面の凹凸が大きくなり、ゲート絶縁膜の薄膜化を阻害する。そのため、耐圧不良や電界集中による電流駆動能力の低下といった問題も生じる。
【０００５】
一方、画素電極に関しては、近年の液晶ディスプレイの画素の高精細化に伴い、高い微細加工性が求められている。しかしながら、酸化亜鉛のＣ軸配向性が高いと、柱状構造を有するため、微細加工時に柱状構造に沿ってエッチングされ、均一な加工形状が得にくいといった問題が生じる。
このように、酸化物半導体薄膜層と画素電極に求められる特性は同じわけではない。
【０００６】
【特許文献１】特許第２７８７１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、酸化物半導体薄膜層と画素電極の夫々に適した酸化亜鉛を提供することを解決課題とする。具体的には、酸化亜鉛の配向を変化させることで、酸化物半導体薄膜層は、耐熱性、表面平滑性に優れたものとし、リーク電流の抑制、電流駆動能力の向上を図る。一方、画素電極は微細加工性に優れ、画素の高精細化の実現できるものが要求され、しかも、画素電極の抵抗を低いものにすることも要求されているので、これらの要求を解決することを課題とする。
【課題を解決するための手段】
【０００８】
請求項１に係る発明は、基板上にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、酸化亜鉛を主成分とする画素電極を少なくとも有し、前記酸化物半導体薄膜層の酸化亜鉛の配向と前記画素電極の酸化亜鉛の配向が異なることを特徴とする薄膜トランジスタアレイに関する。
【０００９】
請求項２に係る発明は、前記画素電極の主成分である酸化亜鉛が（１００）配向と（１０１）配向からなることを特徴とする請求項１記載の薄膜トランジスタアレイに関する。
【００１０】
請求項３に係る発明は、前記画素電極が酸化亜鉛に対してドナーとなる不純物がドーピングされていることを特徴とする請求項１又は２記載の薄膜トランジスタアレイに関する。
【００１１】
請求項４に係る発明は、前記酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向からなることを特徴とする請求項１乃至３いずれか記載の薄膜トランジスタアレイに関する。
【００１２】
請求項５に係る発明は、前記酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向と（１０１）配向からなることを特徴とする請求項１乃至３いずれか記載の薄膜トランジスタアレイに関する。
【００１３】
請求項６に係る発明は、基板上に酸化亜鉛を主成分とする酸化物ターゲットを用いて酸化物半導体薄膜層をチャネルとして形成する工程と、該酸化物半導体薄膜層の上表面及び側面を被覆してゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上にゲート電極を積載する工程と、酸化亜鉛を主成分とする酸化物ターゲットを用いて画素電極を形成する工程を有する薄膜トランジスタアレイの製法であって、前記画素電極、或いは該画素電極と前記酸化物半導体薄膜層を成膜する際、前記基板に高周波電力を印加しながら行うことで、該画素電極と該酸化物半導体薄膜層の主成分である酸化亜鉛の配向を制御し、異なるものとすることを特徴とする薄膜トランジスタアレイの製法に関する。
【００１４】
請求項７に係る発明は、前記画素電極の成膜、或いは該画素電極と前記酸化物半導体薄膜層の成膜をマグネトロンスパッタリング法を用いて行い、前記基板への高周波電力の印加を基板ステージを介して行うことを特徴とする請求項６記載の薄膜トランジスタアレイの製法に関する。
【発明の効果】
【００１５】
請求項１に係る発明によれば、酸化物半導体薄膜層の主成分である酸化亜鉛の配向と画素電極の主成分である酸化亜鉛の配向が異なるため、夫々に適した酸化亜鉛を提供することができ、高性能の薄膜トランジスタを提供できる。
【００１６】
請求項２に係る発明によれば、画素電極の主成分である酸化亜鉛が（１００）配向と（１０１）配向を有することで、画素電極の微細加工性が向上し、画素の高精細化が図れる。
【００１７】
請求項３に係る発明によれば、画素電極が酸化亜鉛に対してドナーとなる不純物がドーピングされていることにより、画素電極が低抵抗化され、電圧降下を抑制することができる。
【００１８】
請求項４に係る発明によれば、酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向からなることで、Ｃ軸配向性が高い酸化亜鉛が得られ、電子移動度の優れた薄膜トランジスタを提供することができる。
【００１９】
請求項５に係る発明は、酸化物半導体薄膜層の主成分である酸化亜鉛が（００２）配向と（１０１）配向からなることにより、Ｃ軸配向性を崩すことによる電子移動度の低下といった影響が少ない状態で、酸化物半導体薄膜層の表面を平滑化することができるので、ゲート絶縁膜の薄膜化が実現でき、電流駆動能力の優れた薄膜トランジスタとなる。
また、酸化物半導体薄膜層の耐熱性も向上する。そのため、熱処理による酸化亜鉛の成分の脱離に起因する酸化物半導体薄膜層の低抵抗化を防ぐことができ、リーク電流が抑制された薄膜トランジスタとなる。
【００２０】
請求項６に係る発明によれば、高周波電力を印加しながら画素電極の成膜、或いは画素電極と酸化物半導体薄膜層の両方の成膜を行うことで、配向性の制御された、微結晶或いは非晶質の酸化亜鉛を主成分とする画素電極、或いは画素電極と酸化物半導体薄膜層を成膜することができる。そのため、夫々に適した酸化亜鉛を画素電極及び酸化物半導体薄膜層に用いた高性能の薄膜トランジスタアレイを提供できる。
【００２１】
請求項７に係る発明によれば、画素電極、或いは画素電極と酸化物半導体薄膜層の成膜を、マグネトロンスパッタリング法を用いて行い、基板を設置した基板ステージに対して高周波電力を印加することで、配向性の制御された、微結晶或いは非晶質の酸化亜鉛を主成分とする酸化物半導体薄膜層を低電力で成膜することができ、成膜速度を向上させることができる。そのため、夫々に適した酸化亜鉛を主成分とする画素電極及び酸化物半導体薄膜層を、低電力で、且つ速い成膜速度で形成することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の一実施例に係る薄膜トランジスタについて、図１に基づいて以下に説明する。
なお、本発明に係る薄膜トランジスタアレイは該実施例の構造によって、何ら限定されるものではない。該実施例に係る薄膜トランジスタアレイは、TFTがトップゲート型構造であるが、ボトムゲート型構造のTFTも当然含まれるし、トップゲート型のその他の構造も当然含まれる。
また、明細書中では、酸化亜鉛の配向性を（００２）配向、（１００）配向、（１０１）配向というようにミラー指数で表している。なお、これを六方晶用指数で表すと以下のようになる。
【００２３】
【表１】
2007220820.tif 000003
【００２４】
本発明の一実施例に係る薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、第二ゲート絶縁膜６、ゲート電極７、一対のソース・ドレイン外部電極２ａ、画素電極８を有しており、図１に示すように、これら各構成を積層して形成されている。
【００２５】
薄膜トランジスタ１００は、図１に示す通り、ガラス（SiO2とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
【００２６】
基板１上には、一対のソース・ドレイン電極２が積層されている。この一対のソース・ドレイン電極２は、基板１上面に間隙を有して配置されている。
ソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ITO)、n＋ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
【００２７】
酸化物半導体薄膜層３は、基板１と一対のソース・ドレイン電極２上に積層されている。
酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li、Na、N、C等のp型ドーパントおよびB、Al、Ga、In等のn型ドーパントがドーピングされた酸化亜鉛およびMg、Be等がドーピングされた酸化亜鉛を含む。
酸化物半導体薄膜層３は、主成分である酸化亜鉛が（００２）配向からなるもの、換言するとＣ軸配向性が高いものが考えられる。Ｃ軸配向性が高いことにより、電子移動度の優れた薄膜トランジスタを提供することができる。
また、主成分である酸化亜鉛が（００２）配向と（１０１）配向からなるものも考えられる。この場合、（００２）配向により生じるＸ線回折強度Ｉ（００２）の（１０１）配向により生じるＸ線回折強度Ｉ（１０１）に対する比率Ｉ（００２）／Ｉ（１０１）が２以下であるものが好ましい。このような酸化物半導体薄膜層を利用することで、Ｃ軸配向を崩すことによる電子移動度の低下などの影響が少ない状態で、表面の平滑化が図れ、ゲート絶縁膜の薄膜化が実現できるので電流駆動能力の優れた薄膜トランジスタとなる。また、耐熱性が向上し、酸化物半導体薄膜層の低抵抗化を抑制できるので、リーク電流を抑えることができる。
【００２８】
第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。第一ゲート絶縁膜４の厚みは、特に限定されないが、例えば、20〜100nm、好ましくは約50nmに形成される。
第二ゲート絶縁膜６は、一対のソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４にて、側面を第二ゲート絶縁膜６にて完全に被覆することができる。
第二ゲート絶縁膜６の厚みは、例えば、200〜400nmに形成され、好ましくは、約300nmに形成される。
【００２９】
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一ゲート絶縁膜４及び第二ゲート絶縁膜６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長（PCVD)法により形成される。このとき、プラズマ化学気相成長（PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは酸化亜鉛の成分の脱離が生じない基板温度である200℃以上400℃以下で実施することが望ましい。
【００３０】
一対のソース・ドレイン外部電極２ａはそれぞれに対応するソース・ドレイン電極２とコンタクト部５ａを介して接続される。
【００３１】
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
ゲート電極７はCr、Tiに例示される金属膜からなる。
【００３２】
画素電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。なお、図１では、省略されているが、画素電極８は第二ゲート絶縁膜６上をゲート電極７と逆方向に延出されている。
画素電極８は、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛も含まれるが、酸化亜鉛に対してドナーとなる不純物をドーピングしたものである方が好ましい。これにより、画素電極を低抵抗化することができ、電圧降下を抑制できるからである。
ドナーとなる不純物としては、ガリウムやアルミニウムなどが例示できる。
本発明において、画素電極８の酸化亜鉛の配向は酸化物半導体薄膜層の酸化亜鉛の配向と異なるものを使用する。
画素電極８は、主成分である酸化亜鉛が（１００）配向と（１０１）配向からなるものを使用してもよい。この場合、（１０１）配向により生じるＸ線回折強度Ｉ（１０１）の（１００）配向により生じるＸ線回折強度Ｉ（１００）に対する比率Ｉ（１０１）／Ｉ（１００）が0．5以上5以下であるものが好ましい。このような酸化亜鉛を画素電極に用いることで、微細加工性が向上し、近年の液晶ディスプレイの画素の高精細化に対応したものとすることができる。
【００３３】
本発明の一実施例に係る薄膜トランジスタ（TFT）の製造方法について、図２に基づいて以下に説明する。
【００３４】
まず、図２（１）に示される如く、ガラス基板１上全面にマグネトロンスパッタリング法等により、Ti、Cr等の金属薄膜を例えば100nmの厚みで形成した後、この薄膜に、フォトリソグラフィー法を用いることにより一対のソース・ドレイン電極２を形成する。
【００３５】
図２（２）に示される如く、前記ガラス基板１および一対のソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛(ZnO)を、例えば30〜100nm程度の膜厚でマグネトロンスパッタリング法にて形成する。
【００３６】
本発明では、酸化亜鉛を主成分とする酸化物半導体薄膜３を成膜する工程において、マグネトロンスパッタリング法を用いて（００２）方向に優先配向した薄膜を成膜することが考えられる。これにより、電子移動度の優れた薄膜トランジスタとなる。
また、本発明は同工程において、マグネトロンスパッタリングの成膜時に基板に高周波電力を印加することで酸化亜鉛を主成分とする半導体薄膜層の配向性を制御し、（００２）配向と（１０１）配向からなるよう成膜することも考えられる。具体的には、酸化物ターゲットに印加する高周波電力（本実施例では13．56MHzの高周波電力を180Ｗで印加）に対して、基板側に高周波電力（本実施例では13．56MHzの高周波電力）を印加する。なお、ターゲットに印加する高周波電力を投入電力、基板側に印加する高周波電力をバイアス電力とする。
バイアス電力を、約1〜10W、好ましくは約1〜5Wとすることで、Ｉ（００２）／Ｉ（１０１）が2以下の酸化物半導体薄膜層となる。このような酸化物半導体薄膜層を利用することで、酸化物半導体薄膜層表面の平滑化が図れ、ゲート絶縁膜の薄膜化が実現できる。そのため、電流駆動能力の優れた薄膜トランジスタとなる。また、耐熱性も向上し、酸化物半導体薄膜層の低抵抗化を抑制し、リーク電流を抑えることができる。なお、バイアス電力の下限は１Wに限定されるわけではなく、上記効果を有する電力であれば、１Ｗ未満の電力も当然含まれる。
上記したようなバイアス電力の印加による配向性の制御については、後述する実験例で図３を参照しつつ、詳細に説明する。
なお、酸化亜鉛の配向を制御する方法は、バイアス電力を印加する方法に限られず、他の成膜条件で制御することも可能である。
【００３７】
図２（３）に示される如く、酸化物半導体薄膜層３上に低抵抗化されない手法および条件で第一ゲート絶縁膜４を形成する。
第一ゲート絶縁膜４の形成方法の一例として、プラズマ化学気相成長（PCVD）法でSiNxを20〜50nm厚で形成する方法が挙げられる。条件例としては、基板温度250℃でNH3とSiH4の混合ガスをNH3がSiH4の４倍の流量となるように調整して行うことが例示される。
【００３８】
図２（４）に示される如く、前記第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａを形成し、このフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をSF6等のガスを用いてドライエッチングし、次いで0．2％HNO3溶液にて酸化物半導体薄膜層３に対しウェットエッチングを行う。
【００３９】
図２（５）は前記酸化物半導体薄膜層３のウェットエッチング後にフォトレジスト４ａを除去した断面図を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するTFT活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
【００４０】
TFT活性層領域のパターン形成後、図２（６）に示す如く、前記第一ゲート絶縁膜４および一対のソース・ドレイン電極２を被覆するように、前記基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後フォトリソグラフィー法を用いてソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様な条件で、プラズマ化学気相成長（PCVD）法を用いて形成することが望ましい。
【００４１】
その後、図２（７）に示す如く、前記第二ゲート絶縁膜６上にCr、Tiといった金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にて一対のソース・ドレイン外部電極２ａをコンタクト部５aを介してそれぞれに対応するソース・ドレイン電極２と接続するよう形成する。
【００４２】
最後に、図（８）に示す如く、酸化亜鉛を主成分とする画素電極８を形成する。このとき、マグネトロンスパッタリング法を用い、酸化物半導体薄膜層３の形成と同様に、投入電力（本実施例では13．56MHzの高周波電力を180Ｗで印加）に対して、バイアス電力（本実施例では13．56MHzの高周波電力）を基板に印加する。このとき、バイアス電力の値が10Wすなわち投入電力に対するバイアス電力の比率が5％を超えると酸化物半導体薄膜の配向状態が変化し、バイアス電力比率5％以下で見られた（００２）と（１０１）配向から（１００）と（１０１）配向に変化した。バイアス電力の投入電力に対する比率を5％以上に設定することで、Ｉ（１００）／Ｉ（１０１）が0．5以上5以下である酸化物半導体薄膜層が得られる。それにより、微細加工性に優れた画素電極が得られ、画素の高精細化が実現できる。但し、前記した投入電力に対するバイアス電力の比率である5％という値は、後述する実験例の条件下での値であり、装置の構成やバイアス電力の周波数などによって変わるものである。
また、画素電極８に酸化亜鉛に対してドナーとなる不純物をドーピングしてもよい。これにより、画素電極を低抵抗化することができ、電圧降下を抑制できる。
ドナーとなる不純物としては、ガリウムやアルミニウムなどが例示できる。
【試験例】
【００４３】
以下、本発明に係る薄膜トランジスタアレイの酸化物半導体薄膜層及び画素電極を評価するための実験例を示すことにより、本発明の効果をより明確なものとする。なお、当該実験で使用する酸化亜鉛を主成分とする薄膜層（以下、被験体と称す）は、マグネトロンスパッタリング法を用いて、ターゲットに印加する13．56MHzの投入電力（180Ｗ）に対して、基板側に印加する13．56MHzのバイアス電力を変化させて成膜した。
【００４４】
図３は被験体の主成分である酸化亜鉛の成膜時に印加するバイアス電力を変化させてＸ線回折強度を測定した図である。具体的には、バイアス電力を0Ｗ，1Ｗ，2Ｗ，5Ｗ，10Ｗ，20Ｗ，40Ｗ，80Ｗと変化させ、被験体を成膜した。
【００４５】
バイアス電力を印加しなかった場合、（００２）配向以外は検出できなかった。
バイアス電力を1W印加した場合、（００２）配向が減少し、（１０１）配向が生じることが示された。１W以下の状態はバイアス電力の印加に用いた高周波電源の設定精度の関係で確認できなかったが、１W以下の微小なバイアス電力の印加でも同様の効果が得られるものと考えられる。
バイアス電力が1W以上10W未満の領域では、Ｉ（００２）／Ｉ（１０１）が2以下の被験体となることが示された。このような被験体は表面の平滑化し、耐熱性も向上するので、酸化物半導体薄膜層として好適に利用できる。
また、バイアス電力の値が10Wすなわち投入電力に対するバイアス電力の比率が5％を超えると被験体の配向状態が変化し、バイアス電力比率5％以下で見られた（００２）配向と（１０１）配向からなる状態から（１００）配向と（１０１）配向からなる状態に変化し、I（１００）／Ｉ（１０１）が0．5以上5以下である被験体となることが示された。このような被験体は、微細加工性が向上したものとなり、画素電極に好適に利用できる。
【００４６】
次いで、本発明に係る酸化物半導体薄膜層の表面平滑性について検証する。
図４（ａ）及び（ｂ）は順にバイアス電力を0Ｗ，5Ｗ印加したときの酸化亜鉛薄膜断面の透過電子顕微鏡（TEM）像を示した写真である。
バイアス電力を0Ｗ印加したとき、つまりバイアス電力を印加しないときにはC軸（００２）配向に起因すると見られる柱状の結晶構造が観察でき、表面の凹凸が激しい。
一方、バイアス電力を5Ｗ印加した断面TEM像からは、被験体がC軸配向性を残してはいるものの微結晶化して、表面が平滑化されていることが確認できる。このような表面平滑性に優れた被験体を酸化物半導体薄膜層としてTFTに用いた場合、ゲート絶縁膜の薄膜化が実現でき、電流駆動能力の優れた薄膜トランジスタとなる。
【００４７】
次いで、本発明に係る酸化物半導体薄膜層の耐熱性について検証する。
図５（ａ）及び（ｂ）はバイアス電力を0Ｗ印加したときの被験体を用い、昇温脱離法(TDS)により酸化亜鉛の成分であるZnの脱離量の測定を行った結果を示した図である。また、図６（ａ）及び（ｂ）はバイアス電力を5Ｗ印加したときの被験体を用い、同様にZnの脱離量の測定を行った結果を示した図である。また、図５及び６の（ａ）は質量数(m/e)=64及び66のZnの脱離量を、（ｂ）は質量数(m/e)=67及び68のZnの脱離量を示している。
バイアス電力を0Ｗ印加したとき、つまりバイアス電力を印加しないときは、約２００℃より高温で熱処理した場合、酸化亜鉛の成分であるZnの脱離が始まり、熱処理温度が３００℃を超えるとZnの脱離が急激に増加した。これは、被験体が柱状構造からなるため、多くの結晶粒界を有し、熱的に不安定な状態にあるからである。
一方、バイアス電力を5Ｗ印加したときは、柱状の結晶構造が崩れ、高温で処理しても酸化亜鉛の成分の脱離量が少ないまま維持された。そのため、このような被験体を酸化物半導体薄膜層としてTFTに用いた場合、ゲート絶縁膜被膜時等の熱処理による酸化亜鉛の成分の脱離に起因する酸化物半導体薄膜層の低抵抗化を防ぐことができ、リーク電流が抑制することができる。
【００４８】
最後に、本発明に係る画素電極の微細加工性の効果を検証する。
図７（ａ）及び（ｂ）は順にバイアス電力を0Ｗ，40Ｗ印加して形成した被験体（酸化亜鉛）をドライエッチングしたときの側壁部分の走査型電子顕微鏡(SEM)像を示した写真である。なお、ドライエッチングはCH4ガスにより行った。
バイアス電力を0Ｗ印加したとき、つまりバイアス電力を印加しないときは、ドライエッチングを行うと酸化亜鉛のパターン側壁部分に凹凸が生じる。これは、被験体がC軸（００２）配向からなる、換言すると被験体の主成分である酸化亜鉛が柱状の結晶構造をとるため、その結晶粒に沿ってエッチングが進むからである。
一方、バイアス電力を40Ｗ印加したときは、柱状の結晶構造が崩れ、凹凸が減少し、側壁部分が直線状に加工される。このように、バイアス電力を印加することによって、微細加工性が向上する。そのため、このような被験体を画素電極に用いると、画素の高精細化が図れる。
【産業上の利用可能性】
【００４９】
以上説明した如く、本発明に係る薄膜トランジスタアレイは、優れた性能を有するものであり、液晶ディスプレイ等に好適に利用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明における薄膜トランジスタ（TFT）の一実施例の形態を示す断面図である。
【図２】本発明における薄膜トランジスタ（TFT）の一実施例の製法の一形態を経時的に示す断面図であり、下記（１）乃至（７）よりなる。（１）基板上にソース・ドレインを成形した構造の断面図（２）酸化物半導体薄膜層を被膜した構造の断面図（３）第一ゲート絶縁膜を被覆した構造の断面図（４）フォトレジストをコーティングした構造の断面図（５）酸化物半導体薄膜及び第一ゲート絶縁膜をパターニングした構造の断面図（６）第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図（７）ゲート電極、コンタクト部、ソース・ドレイン外部電極を形成した構造の断面図（８）画素電極を形成した断面図
【図３】バイアス電力を0Ｗ，1Ｗ，2Ｗ，5Ｗ，10Ｗ，20Ｗ，40Ｗ，80Ｗ印加したときのＸ線回折の結果を示した図である。
【図４】（ａ）バイアス電力を0Ｗ印加したときの被験体の断面ＴＥＭ像を示した写真である。（ｂ）バイアス電力を5Ｗ印加したときの被験体の断面ＴＥＭ像を示した写真である。
【図５】（ａ）バイアス電力を0Ｗ印加した被験体を用い、昇温脱離法(TDS)により質量数(m/e)=64及び66のZnの脱離量の測定結果を示した図である。（ｂ）バイアス電力を0Ｗ印加した被験体を用い、昇温脱離法(TDS)により質量数(m/e)=67及び68のZnの脱離量の測定結果を示した図である。
【図６】（ａ）バイアス電力を5Ｗ印加した被験体を用い、昇温脱離法(TDS)により質量数(m/e)=64及び66のZnの脱離量の測定結果を示した図である。（ｂ）バイアス電力を5Ｗ印加した被験体を用い、昇温脱離法(TDS)により質量数(m/e)=67及び68のZnの脱離量の測定結果を示した図である。
【図７】（ａ）バイアス電力を0Ｗ印加した被験体をドライエッチングしたときの側壁部分の走査型電子顕微鏡(SEM)像を示した写真である。（ｂ）バイアス電力を40Ｗ印加した被験体をドライエッチングしたときの側壁部分の走査型電子顕微鏡(SEM)像を示した写真である。
【符号の説明】
【００５１】
１      基板
２      ソース・ドレイン電極
３      酸化物半導体薄膜層
４      第一ゲート絶縁膜
６      第二ゲート絶縁膜
７      ゲート電極
１００  薄膜トランジスタ
【図１】
2007220820.tif 000004
【図２】
2007220820.tif 000005
【図３】
2007220820.tif 000006
【図４】
2007220820.tif 000007
【図５】
2007220820.tif 000008
【図６】
2007220820.tif 000009
【図７】
2007220820.tif 000010