(57)【要約】【課題】端子面の微細ピッチ化を可能とし、端子面の形成を適正に行う。【解決手段】本発明に係る半導体装置の製造方法は、基板本体１の表面に有底孔１８を形成する第１の工程と、有底孔１８の内壁面に絶縁膜７を形成する第２の工程と、有底孔１８に導体層１０を充填する第３の工程と、基板本体１の表面に支持基板３を接着する第４の工程と、基板本体１の裏面を研削する第５の工程と、薄厚化した基板本体１ｔの裏面をエッチングして導体層１０の底部を被覆する絶縁膜７を露出させる第６の工程と、基板本体１ｔの裏面に絶縁樹脂層２２を形成する第７の工程と、絶縁樹脂層２２を研削し導体層１０の底部を被覆する絶縁膜７を除去することで貫通電極１１の端子面１２を形成する第８の工程と、基板本体１ｔの表面から支持基板３を除去する第９の工程とを有する。【選択図】図６
2007311385.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に形成された素子層と前記半導体基板の裏面との間を電気的に接続する貫通電極を備えた半導体装置の製造方法であって、
前記半導体基板の表面に有底孔を形成する第１の工程と、
前記有底孔の内壁面に絶縁膜を形成する第２の工程と、
前記有底孔に導体層を充填する第３の工程と、
前記半導体基板の表面に支持基板を接着する第４の工程と、
前記半導体基板の裏面を研削する第５の工程と、
前記半導体基板の裏面をエッチングして前記導体層の底部を被覆する絶縁膜を露出させる第６の工程と、
前記半導体基板の裏面に絶縁樹脂層を形成する第７の工程と、
前記絶縁樹脂層を研削し前記導体層の底部を被覆する絶縁膜を除去することで貫通電極の端子面を形成する第８の工程と、
前記半導体基板の表面から前記支持基板を除去する第９の工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程を前記素子層の形成途中または形成後に行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の工程を３００℃以上の高温処理にて行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第３の工程をめっき処理にて行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第６の工程を、前記半導体基板には溶性で前記絶縁膜には不溶性のエッチング液を用いて行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第８の工程の後、前記第９の工程の前に、前記貫通電極の端子面にめっきバンプを形成する工程を有する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
半導体基板の表面に形成された素子層と前記半導体基板の裏面との間を電気的に接続する貫通電極を備えた半導体装置であって、
前記貫通電極は、一端が端子面とされ、前記半導体基板に埋設された導体層と、前記半導体基板と前記導体層との間に形成された絶縁膜とを有し、
前記半導体基板の裏面は、前記絶縁樹脂層で被覆されているとともに、前記絶縁樹脂層と前記端子面とが同一平面上に形成されている
ことを特徴とする半導体装置。
【請求項８】
前記貫通電極の端子面には、めっきバンプが形成されている
ことを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面に形成された素子層と半導体基板の裏面との間を電気的に接続する貫通電極を備えた半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、ＬＳＩ等の半導体装置に貫通電極（ビア）を形成する必要性が増している。貫通電極は、半導体基板の表面に形成された素子層と、半導体基板の裏面側の端子面との間を電気的に接続するためのものである。
【０００３】
貫通電極を形成するには、加工時間の短縮と狭ピッチ化を実現するため、ウェーハを薄厚化する必要がある。しかし、ウェーハの厚さが薄くなるとウェーハに反りが発生し易くなり、ハンドリングが困難となる。そこで、ウェーハの表面に支持基板を接着し、ウェーハの支持性を高めた状態でウェーハの裏面研削を行うことが、一般的に行われている。
【０００４】
従来の貫通電極の形成方法としては、以下説明するように、薄厚化したウェーハの裏面側を加工して貫通電極を形成する方法（下記特許文献１参照）と、ウェーハの表面側から貫通電極を形成し、ウェーハ裏面を研削して貫通電極の端子面を露出させる方法（下記特許文献２参照）が知られている。
【０００５】
図１０〜図１３は、ウェーハ裏面側から貫通電極を形成する従来の半導体装置の製造方法の一例を示す工程断面図である。
【０００６】
まず、図１０Ａに示すように、シリコンからなる基板本体１０１の表面に、トランジスタ等の半導体素子や配線、絶縁層等からなる素子層１０２が形成されたウェーハ１００を準備する。次に、図１０Ｂに示すように、ウェーハ１００の表面に接着層１０４を介して支持基板１０３を接着する。そして、図１０Ｃに示すように、ガラス基板やシリコン基板からなる支持基板１０３でウェーハ１００を支持した状態で基板本体１０１の裏面を研削し、基板本体１０１を所定厚に薄厚化する。
【０００７】
なお、図では簡易的に、薄厚化した基板本体１０１ｔ、支持基板１０３がそれぞれ素子層１０２の形成厚とほぼ同等の厚さで示されているが、実際は、基板本体１０１ｔ、支持基板１０３は、素子層１０２よりもはるかに厚く形成されている。
【０００８】
続いて、図１１Ｄに示すように、薄厚化した基板本体１０１ｔの裏面に、素子層１０２内の所定の配線１０６に連絡する孔１０５を形成する。その後、図１１Ｅ，Ｆに示すように孔１０５の内壁面を含む基板本体１０１ｔの裏面全域に絶縁膜としてＳｉＯ2 膜１０７を形成した後、孔１０５の底部を被覆する絶縁膜１０７ａを除去して、孔１０５内に配線１０６を臨ませる。次に、孔１０５の内壁面を含む基板本体１０１ｔの裏面全域に、図１２Ｇに示すようにシードメタル層１０８を形成する。そして、図１２Ｈ，Ｉに示すように、基板本体１０１ｔの裏面にめっきレジスト１０９をパターン形成した後、めっきレジスト１０９で覆われていない領域に銅めっき等からなる導体層１１０を形成する。
【０００９】
次に、図１３Ｊに示すように、めっきレジスト１０９と、このめっきレジスト１０９で被覆されていたシードメタル層１０８を除去する。これにより、端子面１１２に接続された貫通電極１１１が形成される。貫通電極１１１はその後、図１３Ｋに示すように、基板本体１０１ｔの裏面の端子面１１２を除く領域に形成された絶縁樹脂層１１３で被覆される。最後に、図１３Ｌに示すように、ウェーハ１００の表面から支持基板１０３が接着層１０４とともに除去される。
【００１０】
一方、ウェーハの表面側から貫通電極を形成する従来の半導体装置の製造方法の一例を図１４の工程断面図を参照して説明する。
【００１１】
まず、図１４Ａに示すように、シリコンからなる基板本体２０１の表面に、トランジスタ等の半導体素子や配線、絶縁層等からなる素子層２０２が形成されたウェーハ２００を準備する。素子層２０２には、周囲がＳｉＯ2 等の絶縁膜２０７で被覆され基板本体２０１と電気的に絶縁された導体層２１０を形成しておく。
【００１２】
次に、図１４Ｂに示すように、ウェーハ２００の表面に接着層２０４を介して支持基板２０３を接着する。そして、図１４Ｃに示すように、支持基板２０３でウェーハ２００を支持した状態で基板本体２０１の裏面を研削し、基板本体２０１を所定厚に薄厚化するとともに、導体層２１０の底部に位置する絶縁膜２０７ａを除去する。これにより、基板本体２０１ｔを貫通し一端が端子面２１２とされた貫通電極２１１が形成される。
【００１３】
続いて、図１４Ｄに示すように、貫通電極２１１の端子面２１２を除く基板本体２０１ｔの裏面に絶縁層２１３を形成するとともに、ウェーハ２００の表面から支持基板２０３を接着層２０４とともに除去する。
【００１４】
【特許文献１】特開２００４−１１９６５９号公報（第８〜９頁、段落［００５７］〜［００６６］、図５〜７）
【特許文献２】特開２００４−２４１４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
さて、貫通電極をウェーハの裏面側から形成する従来の方法（図１０〜図１３）においては、ウェーハ１００と支持基板１０３との間を接着する接着層１０４が耐熱性を有していないために、貫通電極１１１を構成する導体層１１０を基板本体１０１ｔから電気的に絶縁するための絶縁膜１０７を、低温プラズマＣＶＤ法などの２００℃以下の低温処理で形成する必要がある。しかし、低温で成膜されたＳｉＯ2 膜はシリコン基板への密着性が悪く、貫通電極１１１の信頼性に問題がある。
【００１６】
また、貫通電極１１１を形成するための孔１０５の形状は、めっき液の入り込み性を確保するためにテーパーを付ける必要がある。また、貫通電極１１１をそのまま外部端子として用いることができないため、貫通電極１１１以外の位置へ端子面１１２を再配線する必要がある。従って、ウェーハ１００の裏面に微細なピッチで端子面１１２を形成することができず、貫通電極１１１の形成数が多い場合には対応することができなくなる。
【００１７】
なお、絶縁膜１０７をＳｉＯ2 膜の代わりに樹脂膜で形成する例もあるが、端子面の微細ピッチ化が困難である点は解消されない。また、孔１０５内に均一に樹脂膜を塗布形成することが難しく、厚すぎると孔１０５の底部に樹脂膜が残り、薄すぎると絶縁性に問題が生じることになる。
【００１８】
一方、貫通電極をウェーハの表面側から形成する従来の方法（図１４）においては、支持基板２０３を接着する前に、貫通電極２１１の絶縁膜２０７を形成するので、当該絶縁膜を通常の３００℃以上の高温プロセスで形成することが可能となり、シリコン基板との密着性を確保することができる。また、貫通電極２１１の一端をそのまま端子面２１２として用いることができるので、貫通電極の微細ピッチ化にも対応可能である点で有利である。
【００１９】
しかしながら、基板本体２０１ｔの裏面研削によって端子面２１２を形成した後の絶縁層２１３の形成方法に問題が残る。
【００２０】
図１５および図１６に絶縁層２１３の形成方法の一例を示す。この方法では、貫通電極２１１を構成する導体層２１０および絶縁膜２０７を含む素子層２０２をウェーハ２００の表面側に形成した後（図１５Ａ）、ウェーハ２００の表面に支持基板２０３を接着し、基板本体２０１ｔの裏面を研削して端子面２１２が露出した貫通電極２１１を形成する（図１５Ｂ）。次に、フォトリソグラフィ技術を用いて端子面２１２にレジストマスク２１４を形成する（図１５Ｃ）。そして、絶縁層２１３を基板本体２０１ｔの裏面に成膜した後（図１６Ｄ）、レジストマスク２１４を除去する（図１６Ｅ）。
以上の方法では、フォトリソグラフィ技術が必須となるので、工程数増加によるプロセスコストの上昇が避けられないという問題がある。
【００２１】
また、図１７および図１８に絶縁層２１３の形成方法の他の例を示す。この方法では、貫通電極２１１を構成する導体層２１０および絶縁膜２０７を含む素子層２０２をウェーハ２００の表面側に形成した後（図１７Ａ）、ウェーハ２００の表面に支持基板２０３を接着し、基板本体２０１ｔの裏面を研削する（図１７Ｂ）。このときの基板本体２０１ｔの厚さは、導体層２１０の端部が露出しない厚さとされる。その後、シリコンには溶性でＳｉＯ2 には不溶性のエッチング液を用いて、基板本体２０１ｔの裏面をエッチングする（図１７Ｃ）。これにより基板本体２０１ｔの裏面から貫通電極２１１の底部の絶縁膜２０７が露出する。そして、基板本体２０１ｔの裏面全域に絶縁層２１３を形成した後（図１８Ｄ）、貫通電極２１１の底部の絶縁膜２０７を研磨除去することで、基板本体２１２の裏面に端子面２１２を形成する（図１８Ｅ）。
【００２２】
しかしながら、上述した端子面２１２の削り出し工程においては、貫通電極２１１の底部のみが研磨盤に接触するため、研磨時に貫通電極２１１が破損したり、図１８Ｅ’に模式的に示すように研磨面が斜めになることで端子面２１２の削り出しが適正に行えない場合が発生する。
【００２３】
本発明は上述の問題に鑑みてなされ、端子面の微細ピッチ化を可能とし、端子面の形成を適正に行うことができる半導体装置の製造方法および半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００２４】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体基板の表面に有底孔を形成する第１の工程と、有底孔の内壁面に絶縁膜を形成する第２の工程と、有底孔に導体層を充填する第３の工程と、半導体基板の表面に支持基板を接着する第４の工程と、半導体基板の裏面を研削する第５の工程と、半導体基板の裏面をエッチングして導体層の底部を被覆する絶縁膜を露出させる第６の工程と、半導体基板の裏面に絶縁樹脂層を形成する第７の工程と、絶縁樹脂層を研削し導体層の底部を被覆する絶縁膜を除去することで貫通電極の端子面を形成する第８の工程と、半導体基板の表面から支持基板を除去する第９の工程とを有する。
【００２５】
本発明においては、半導体基板の裏面の研削工程（第５の工程）の前に、半導体基板の表面側へ貫通電極を形成するようにしているので、支持基板の接着層の耐熱温度の制限を受けることなく有底孔内にＳｉＯ2 膜等の絶縁膜を形成する工程（第２の工程）を実施でき、半導体基板に対する当該絶縁膜の密着性が確保される。
【００２６】
また、貫通電極の端子面の形成を、半導体基板の裏面エッチング工程（第６の工程）と絶縁樹脂層形成工程（第７の工程）と絶縁樹脂層研削工程（第８の工程）とを経て行うようにしているので、端子面の形成を適正に行うことができる。更に、端子面を基板裏面に再配線することなく形成することができるので、端子面の微細ピッチ化に対応することができる。
【００２７】
本発明において、半導体基板の表面に有底孔を形成する工程（第１の工程）は、素子層の形成途中に行ってもよいし、素子層の形成後に行ってもよい。有底孔の内壁面に絶縁膜を形成する工程（第２の工程）は、３００℃以上の高温プロセスで行うことによって、半導体基板に対する膜密着性を確保することができる。有底孔内に導体層を充填する工程（第３の工程）は、めっき処理で行うことにより、微細パターンを適正に形成することができる。
【００２８】
半導体基板の裏面をエッチングして導体層の底部を被複する絶縁膜を露出させる工程（第６の工程）では、半導体基板には溶性で絶縁膜には不溶性のエッチング液を用いることで、導体層底部の絶縁膜を基板裏面から突出形成することができる。具体的に、半導体基板がシリコン基板で、絶縁膜がＳｉＯ2 膜である場合、エッチング液には、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いることができる。
【００２９】
貫通電極の端子面は、絶縁樹脂層の研削処理（第８の工程）によって行うことで、端子面が絶縁樹脂層と同一平面上に形成されることになり、端子面の削り出しを適正に行うことができる。また、絶縁樹脂層は比較的低温で形成できるので、基板裏面への密着性を確保しながら、支持基板の接着層に熱劣化を生じさせることもない。更に、端子面の形成後、絶縁樹脂層をめっきレジストとして用いることで、端子面にめっきバンプを形成することができ、これにより基板の裏面にバンプが狭ピッチ配列された半導体装置が得られることになる。
【００３０】
半導体基板を支持する支持基板は、ガラス基板やシリコン基板などの半導体基板と同等の熱膨張係数を有する材料で構成されるのが好ましい。また、支持基板を半導体基板に接着する接着層は特に制限されず、加熱処理や紫外線照射処理等で粘着性を喪失する種々の接着材料を用いることができる。接着層に高い耐熱性は要求されず、例えば、絶縁樹脂層に熱硬化性樹脂が用いられる場合には、接着層は、当該絶縁樹脂層の硬化温度よりも高い耐熱温度を有していればよい。
【００３１】
また、本発明によって製造される半導体装置は、半導体基板の表面に形成された素子層と半導体基板の裏面との間を電気的に接続する貫通電極を備え、貫通電極は、一端が端子面とされ、半導体基板に埋設された導体層と、半導体基板と導体層との間に形成された絶縁膜とを有し、半導体基板の裏面は、絶縁樹脂層で被覆されているとともに、この絶縁樹脂層と端子面とが同一平面上に形成されている。
【００３２】
以上の構成の半導体装置においては、貫通電極の端子面が当該貫通電極の一端に形成されているので、基板裏面に端子面を再配線することなく形成することができ、端子面の微細ピッチ化に対応することができるようになる。また、端子面と絶縁樹脂層とが同一平面上に形成されているので、端子面と半導体基板との間の絶縁を図ることができるとともに端子面の形成の適正化を図ることができる。
【発明の効果】
【００３３】
以上述べたように、本発明によれば、端子面の微細ピッチ化が可能であるとともに、端子面の形成を適正に行うことができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の各実施形態について図面を参照して説明する。なお、本発明はこれらの実施形態に限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００３５】
（第１の実施形態）
図１〜図６は本発明の第１の実施形態による半導体装置の製造方法を説明する工程断面図である。以下、本実施形態の半導体装置の製造方法について説明する。
【００３６】
まず、図１Ａに示すように、シリコンからなる基板本体（半導体基板）１の表面に、トランジスタ等の半導体素子１５や配線１６、絶縁層１７等からなる素子層２が形成されたウェーハＷ１を準備する。この素子層２の形成途中では、周囲がＳｉＯ2 等の絶縁膜７で被覆され基板本体１と電気的に絶縁された導体層１０を形成しておく。導体層１０は、後述するように貫通電極１１の一構成要素であり、例えば、図２に示すようにして形成される。
【００３７】
図２を参照して、基板本体１の表面に有底孔１８を形成する（図２Ａ）。有底孔１８の形成には、フォトリソグラフィ技術を用いたエッチング加工やレーザ加工等の公知の穿孔技術が適用可能である。有底孔の開口径、深さ等は特に限定されず、例えば、開口径２０μｍ、深さ４０μｍとされる。この有底孔１８の形成工程は本発明の「第１の工程」に対応する。
【００３８】
次に、形成した有底孔１８の内壁面を含む基板本体１の表面全域にＳｉＯ2 膜からなる絶縁膜７を形成する（図２Ｂ）。絶縁膜７は、熱酸化法や熱ＣＶＤ法、プラズマＣＶＤ法など、３００℃以上のプロセス温度で形成することで、基板本体１に対する密着性を確保することができる。絶縁膜はＳｉＯ2 膜に限らず、例えば、ＳｉＮ膜等としてもよい。この絶縁膜７の形成工程は本発明の「第２の工程」に対応する。
【００３９】
続いて、有底孔１８に、絶縁層７の上から銅などの導電材料からなる導体層１０を充填する。導体層１０の形成には、めっき法、ＣＶＤ法等を用いることができ、導電材料の埋め込みにはダマシン法等を用いることができる。特に、導体層１０をめっき法で形成することにより、導体層１０を高精度に形成することができる。形成した導体層１０は所定形状にパターニングされる。このパターニングは、同一層内の配線の形成と同時に行ってもよい。この導体層１０の形成工程は本発明の「第３の工程」に対応する。
【００４０】
図１Ａを参照して、素子層２は多層構造を有しており、その表面の所定領域には、上層配線１９と連絡する接続孔２０が複数形成されている。そして、図１Ｂに示すように、この接続孔２０を介して上層配線１９と電気的に接続される表面バンプ２１が形成される。
【００４１】
次に、図１Ｃに示すように、ウェーハＷ１の表面に接着層４を介して支持基板３を接着する。この支持基板３の接着工程は本発明の「第４の工程」に対応する。
【００４２】
基板本体１を支持する支持基板３は、ガラス基板やシリコン基板などの基板本体１と同等の熱膨張係数を有する材料で構成されるのが好ましい。支持基板３の厚さは特に制限されないが、基板本体１を薄厚化したときにハンドリングができる程度の剛性を確保できる厚さで形成されるのが好ましく、例えば７００μｍ以上の厚さとされる。
【００４３】
また、支持基板３を基板本体１に接着する接着層４は特に制限されず、加熱処理や紫外線照射処理等で粘着性を喪失する種々の接着材料を用いることができる。本実施形態では接着層４が紫外線の照射により粘着性を喪失する材料で構成されており、支持基板３はガラス板などの透明な材料で構成されている。接着層４は１５０℃程度の温度に対して耐熱性を有していれば足りる。このような接着材料として、積水化学社製自己剥離テープ「セルファ（商品名）」が挙げられる。
【００４４】
次に、図３Ａおよび図４Ａに示すように、支持基板３でウェーハＷ１を支持した状態で基板本体１の裏面を研削し、基板本体２０１を所定厚に薄厚化する。この工程は本発明の「第５の工程」に対応する。このときの基板本体１ｔの厚さは、導体層１０の端部が露出しない程度の厚さとされ、例えば、ウェーハＷ１の総厚で６０μｍ程度とされる。
【００４５】
なお、図では簡易的に、薄厚化した基板本体１ｔ、支持基板３がそれぞれ素子層２の形成厚とほぼ同等またはそれ以下の厚さで示されているが、実際は、基板本体１ｔ、支持基板３は、素子層２よりもはるかに厚く形成されている。
【００４６】
続いて、図３Ｂおよび図４Ｂに示すように、薄厚化した基板本体１ｔの裏面をエッチングして、基板本体１ｔの裏面から導体層１０の底部を被覆する絶縁膜７を露出させる。この工程は本発明の「第６の工程」に対応し、これにより基板本体１ｔを貫通する貫通電極１１が形成される。
【００４７】
このとき、基板本体１ｔには溶性で絶縁膜７には不溶性のエッチング液として、本実施形態では水酸化カリウムの３２ｗｔ％水溶液を用いることで、導体層１０底部の絶縁膜７を基板本体１ｔの裏面から突出形成することができる。基板本体１ｔ裏面のエッチング量は特に限定されず、前工程である基板裏面研削工程での研削量や導体層１９の埋め込み深さ、エッチング後の導体層１０底部の突出量等に応じて決定され、本実施形態では、エッチング加工量を約３０μｍ、導体層１０底部の突出量を約１０μｍとした。
【００４８】
次に、図３Ｃおよび図４Ｃに示すように、エッチング加工した基板本体１ｔの裏面全域に絶縁樹脂層２２を形成する。この工程は本発明の「第７の工程」に対応する。基板本体１ｔの裏面に突出形成された導体層１０の底部は、この絶縁樹脂層２２で被覆される。
【００４９】
絶縁樹脂層２２は、例えば、熱硬化性の絶縁性樹脂からなるもので、本実施形態では、半導体モールド材料として広く使用されているエポキシ系樹脂が用いられ、１５０℃程度の温度で加熱硬化される。絶縁樹脂層２２の形成厚は特に制限されず、本実施形態では約１５μｍの厚さで塗布形成される。絶縁樹脂層２２は、後にウェーハＷ１裏面の保護膜として用いられ、必要に応じて、シリカ微粒子等のフィラーを混入してもよい。本実施形態ではエポキシ樹脂中にシリカ微粒子のフィラーを約５０ｗｔ％含ませて絶縁樹脂層２２を構成し、基板本体１ｔの裏面が上方に向くようにウェーハＷ１を水平配置して、スピンコータ等を用いて絶縁樹脂層２２を平坦に形成する。
【００５０】
続いて、図５Ａおよび図６Ａに示すように、絶縁樹脂層２２を研削し導体層１０の底部を被覆する絶縁膜７を除去することで貫通電極１１の端子面１２を形成する。この工程は本発明の「第８の工程」に対応する。
【００５１】
絶縁樹脂膜２２は、基板本体１ｔの裏面から突出した貫通電極１１（導体層１０）の底部を支持し、絶縁樹脂層２２の研削と同時に貫通電極１１底部の絶縁膜７を研磨除去することで端子面１２をウェーハＷ１の裏面から削り出す。これにより、端子面１２が絶縁樹脂層２２と同一平面上に形成されることになり、貫通電極１１の破損を防止して、端子面１２の形成を適正に行うことが可能となる。また、ＳｉＯ2 膜等に比べて絶縁樹脂層２２を低温で形成することができるので、基板本体１ｔ裏面への密着性を確保しながら、支持基板３の接着層４に熱劣化を生じさせることもない。
【００５２】
次に、図５Ｂおよび図６Ｂに示すように、貫通電極１１の端子面１２に裏面バンプ２５を形成する工程が行われる。本実施形態では、裏面バンプ２５は、無電解Ｎｉ（ニッケル）めっき２３と無電解Ａｕ（金）めっき２４とからなるめっきバンプで構成される。このとき、絶縁樹脂層２２は、めっきレジストとして機能するとともに、基板本体１ｔをめっき液から保護する保護層として機能する。
【００５３】
最後に、図５Ｃに示すように、ウェーハＷ１の表面から支持基板３を除去する。この工程は本発明の「第９の工程」に対応する。本実施形態では、透明な支持基板３を通して紫外線を照射したときの接着層４の自己剥離作用を利用して、支持基板３を接着層４とともにウェーハＷ１から除去する。
【００５４】
以上のようにして、基板表面側の素子層２と基板裏面側の端子面１２との間を電気的に接続する貫通電極１１を備えた半導体装置が製造される。この半導体装置は、ウェーハレベルで作製され、ダイシング工程を経て個片化されてチップ状の半導体装置として使用される。あるいは、ウェーハレベルで他の半導体ウェーハ上に実装された後、チップ・オン・チップ構造の半導体装置として個片化される。
【００５５】
本実施形態によれば、基板本体１の裏面の研削工程（第５の工程）の前に、基板本体１の表面側へ貫通電極１１を形成するようにしているので、支持基板３の接着層４の耐熱温度の制限を受けることなく有底孔１８内にＳｉＯ2 膜等の絶縁膜７を形成する工程（第２の工程）を実施でき、これにより、基板本体１に対する絶縁膜７の密着性が確保される。
【００５６】
また、貫通電極１１の端子面１２の形成を、基板本体１の裏面エッチング工程（第６の工程）と、絶縁樹脂層２２の形成工程（第７の工程）と、絶縁樹脂層２２の研削工程（第８の工程）とを経て行うようにしているので、端子面１２の形成を適正に行うことができる。
【００５７】
更に、以上のようにして製造される半導体装置においては、貫通電極１１の端子面１２が貫通電極１１の一端に形成されているので、基板裏面に再配線することなく端子面１２を形成することができ、端子面１２の微細ピッチ化に対応することができるようになる。また、端子面１２と絶縁樹脂層２２とが同一平面上に形成されているので、端子面１２と基板本体１ｔとの間の絶縁を図ることができる。
【００５８】
（第２の実施形態）
図７および図８は本発明の第２の実施形態による半導体装置の製造方法を説明する工程断面図である。なお、図において上述の第１の実施形態と対応する部分については同一の符号を付し、その詳細な説明は省略するものとする。
【００５９】
まず、図７Ａに示すように、シリコンからなる基板本体（半導体基板）１の表面に、トランジスタ等の半導体素子１５や配線１６、絶縁層１７等からなる素子層２が形成されたウェーハＷ２を準備する。
【００６０】
素子層２の形成後、図７Ｂに示すように、素子層２の表面から基板本体１ｔに至る深さの有底孔１８を形成する（第１の工程）。次に、図７Ｃに示すように、有底孔１８の内壁面に絶縁膜７を形成する（第２の工程）。その後、有底孔１８を導体層１０で充填する第３の工程が行われる（図７Ｄ〜図８Ａ）。
【００６１】
上記第３の工程は、絶縁膜７の表面にシードメタル層８を形成する工程（図７Ｄ）と、めっきレジスト９を形成する工程（図７Ｅ）と、導体層１０を電気めっき法で形成し有底孔１８を導体層１８で充填し、所定形状にパターニングする工程（図８Ａ）とを有する。これにより、周囲が絶縁膜７で被覆され基板本体１と電気的に絶縁された導体層１０が形成される。導体層１０は、素子層２の配線１６の一部と接続されるとともに、後述する貫通電極３１を構成する。
【００６２】
次に、図８Ｂに示すように、ウェーハＷ２の表面に接着層４を介して支持基板３を接着する第４の工程が行われる。その後、図８Ｃに示すように、支持基板３でウェーハＷ２を支持した状態で基板本体１の裏面を研削し基板本体２０１を所定厚に薄厚化する第５の工程と、薄厚化した基板本体１ｔの裏面をエッチングして基板本体１ｔの裏面から導体層１０の底部を被覆する絶縁膜７を露出させる第６の工程と、エッチング加工した基板本体１ｔの裏面全域に絶縁樹脂層２２を形成する第７の工程が行われる。これにより、基板本体１ｔを貫通する貫通電極３１が形成される。
【００６３】
続いて、図８Ｄに示すように、絶縁樹脂層２２を研削し導体層１０の底部を被覆する絶縁膜７を除去することで貫通電極１１の端子面を形成する第８の工程を行った後、この端子面１２に裏面バンプ２５を形成する工程が行われる。
【００６４】
最後に、ウェーハＷ２の表面から支持基板３を除去する第９の工程を行うことで、基板表面側の素子層２と基板裏面側の端子面１２との間を電気的に接続する貫通電極３１を備えた半導体装置が製造される。本実施形態によっても、上述の第１の実施形態と同様な作用効果を得ることができる。
【００６５】
なお、上述の第２の実施形態において、導体層１０による有底孔１８の充填工程の工程時間短縮を図るため、図９に示すように、導体層１８の形成の一部を樹脂層３０に代えて行ってもよい。なお、図９Ａ〜Ｄは、図８Ａ〜Ｄの各工程に対応する工程図をそれぞれ示す。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図２】本発明の第１の実施形態による半導体装置の製造方法の一部の工程を拡大して示す工程断面図である。
【図３】本発明の第１の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図４】図３に示した各工程の要部の拡大図である。
【図５】本発明の第１の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図６】図５に示した各工程の要部の拡大図である。
【図７】本発明の第２の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図８】本発明の第２の実施形態による半導体装置の製造方法を説明する工程断面図である。
【図９】図８に示した工程の変形例を説明する工程断面図である。
【図１０】従来の半導体装置の製造方法を説明する工程断面図である。
【図１１】従来の半導体装置の製造方法を説明する工程断面図である。
【図１２】従来の半導体装置の製造方法を説明する工程断面図である。
【図１３】従来の半導体装置の製造方法を説明する工程断面図である。
【図１４】従来の他の半導体装置の製造方法を説明する工程断面図である。
【図１５】従来の半導体装置の裏面バンプの形成方法を説明する工程断面図である。
【図１６】従来の半導体装置の裏面バンプの形成方法を説明する工程断面図である。
【図１７】従来の他の半導体装置の裏面バンプの形成方法を説明する工程断面図である。
【図１８】従来の半導体装置の裏面バンプの形成方法を説明する工程断面図である。
【符号の説明】
【００６７】
１，１ｔ…基板本体（半導体基板）、２…素子層、３…支持基板、４…接着層、７…絶縁膜、１０…導体層、１１，３１…貫通電極、１８…有底孔、２２…絶縁樹脂層、２５…裏面バンプ、Ｗ１，Ｗ２…ウェーハ
【図１】
2007311385.tif 000003
【図２】
2007311385.tif 000004
【図３】
2007311385.tif 000005
【図４】
2007311385.tif 000006
【図５】
2007311385.tif 000007
【図６】
2007311385.tif 000008
【図７】
2007311385.tif 000009
【図８】
2007311385.tif 000010
【図９】
2007311385.tif 000011
【図１０】
2007311385.tif 000012
【図１１】
2007311385.tif 000013
【図１２】
2007311385.tif 000014
【図１３】
2007311385.tif 000015
【図１４】
2007311385.tif 000016
【図１５】
2007311385.tif 000017
【図１６】
2007311385.tif 000018
【図１７】
2007311385.tif 000019
【図１８】
2007311385.tif 000020