(57)【要約】【課題】光ディスク上のディフェクトをより正確に検出できるようにする。【解決手段】ゲインアンプ出力信号ＡＰからエンベロープ信号を求めるＢＤＯ検出用高速エンベロープ検波回路１０２の出力（エンベロープ信号ＥＭ１）を、ディフェクト検出信号ＷＤＯが、ディフェクトが検出されたことを示している期間は、検波出力ホールド回路１１０によってホールドして、ＢＤＯ検出用スライスレベル回路１０６とＢＤＯ検出用コンパレータ１０８とに入力することにより、ＢＤＯ検出用高速エンベロープ検波回路１０２の出力とＢＤＯ検出用スライスレベル回路１０６の出力とが交差（すなわちレベルの関係が逆転）しないようにする。【選択図】図１
2007328829.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号のエンベロープを求めて出力するＢＤＯ検出用高速エンベロープ検波回路及びＷＤＯ検出用高速エンベロープ検波回路と、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分して出力するＢＤＯ検出用積分回路と、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分して出力するＷＤＯ検出用積分回路と、
前記ＢＤＯ検出用積分回路の出力を基準レベルにして、その基準レベルよりも下側の電位に、前記ＢＤＯ検出用積分回路の出力をスライスするＢＤＯ検出用スライスレベル回路と、
前記ＷＤＯ検出用積分回路の出力を基準レベルにして、その基準レベルよりも上側の電位に、前記ＷＤＯ検出用積分回路の出力をスライスするＷＤＯ検出用スライスレベル回路と、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力と前記ＢＤＯ検出用スライスレベル回路の出力とを比較して、ディフェクトの有無を示すディフェクト検出信号ＢＤＯとして、比較結果を出力するＢＤＯ検出用コンパレータと、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力と前記ＷＤＯ検出用スライスレベル回路の出力とを比較して、ディフェクトの有無を示すディフェクト検出信号ＷＤＯとして、比較結果を出力するＷＤＯ検出用コンパレータと、
前記ディフェクト検出信号に応じ、前記ＢＤＯ検出用高速エンベロープ検波回路の出力をホールドする検波出力ホールド回路と、
を備えたことを特徴とするディフェクト検出装置。
【請求項２】
請求項１のディフェクト検出装置であって、
前記ＢＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分した結果、及び前記ＢＤＯ検出用高速エンベロープ検波回路の出力のうちの何れかを、前記ＷＤＯ検出用コンパレータの出力に応じて選択出力する比較信号生成部を備えたことを特徴とするディフェクト検出装置。
【請求項３】
請求項１のディフェクト検出装置であって、
前記ＷＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分した結果、及び前記ＷＤＯ検出用高速エンベロープ検波回路の出力のうちの何れかを、前記ＢＤＯ検出用コンパレータの出力に応じて選択出力する比較信号生成部を備えたことを特徴とするディフェクト検出装置。
【請求項４】
請求項１のディフェクト検出装置であって、
前記ＢＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分する比較信号生成部を備え、
前記比較信号生成部は、時定数が可変であり、前記ＷＤＯ検出用コンパレータの出力に応じ、所定の期間、出力を所定の基準電圧にショートさせた後、所定の期間、時定数を小さくするように構成されていることを特徴とするディフェクト検出装置。
【請求項５】
請求項１のディフェクト検出装置であって、
前記ＷＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分する比較信号生成部を備え、
前記比較信号生成部は、時定数が可変であり、前記ＢＤＯ検出用コンパレータの出力に応じ、所定の期間、出力を所定の基準電圧にショートさせた後、所定の期間、時定数を小さくするように構成されていることを特徴とするディフェクト検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等において用いられ、光ディスク上の欠陥（書き込みや読み出しが正常にできない部分）を検出するディフェクト検出装置に関するものである。
【背景技術】
【０００２】
近年、コンピュータシステムにおいては、情報量の大幅な増加に伴って、情報データの記録再生装置として、大容量で高速且つランダムアクセスが可能な光ディスク装置が広く使用されるようになってきている。このような装置は、例えばＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ、ＢＬＵ−ＲＡＹ等の光ディスクを記録媒体として用いている。
【０００３】
このようなディスク装置内には、光ディスク上の欠陥（例えば、書き込みや読み出しが正常にできない傷や指紋など。以下、このような欠陥をディフェクトと呼ぶ。）等を検出するために、ディフェクト検出装置が設けられている。
【０００４】
ディフェクト検出装置としては、反射信号（光ディスクに光ビームを収束照射して、光ディスクから反射された反射光の強さに応じた信号）のエンベロープ変化を検出することによって光ディスク上のディフェクトを検出し、ディフェクトの有無を示すディフェクト検出信号を出力するものがある。一例として、互いの時定数の異なる２つの検波回路（ダイオードとコンデンサから成る）と一方の検波回路の出力を分圧する分圧手段（直列の抵抗器）を設け、分圧手段で分圧された電圧と、他方の検波回路の出力電圧とを比較器で比較することによって、エンベロープ変化を検出するように構成されたものがある（例えば特許文献１を参照）。
【０００５】
上記のディフェクト検出信号は、光ディスクに対するトラッキング及びフォーカスサーボを制御するサーボ回路によって、ホールド用の信号として利用されたり、光ディスク装置に各種制御用として組み込まれたＣＰＵを用いて、光ディスクの記録不可領域を判断するための抽出信号を得るために利用されたりする。
【特許文献１】特開平１０−２６９５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のディフェクト検出装置は、分圧手段の分圧比の設定や、ディフェクト検出信号が出力されている期間の長さによっては、ディフェクト部分を通過してディフェクト検出信号が遷移する際に、分圧手段の出力と、他方の検波回路の出力とが交差（すなわちレベルの関係が逆転）してしまい、誤ったディフェクト検出信号を出力する可能性が考えられる。
【０００７】
本発明は上記の問題に着目してなされたものであり、光ディスク上のディフェクトをより正確に検出できるディフェクト検出装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前記の課題を解決するため、本発明の第１の態様は、
入力された信号のエンベロープを求めて出力するＢＤＯ検出用高速エンベロープ検波回路及びＷＤＯ検出用高速エンベロープ検波回路と、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分して出力するＢＤＯ検出用積分回路と、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分して出力するＷＤＯ検出用積分回路と、
前記ＢＤＯ検出用積分回路の出力を基準レベルにして、その基準レベルよりも下側の電位に、前記ＢＤＯ検出用積分回路の出力をスライスするＢＤＯ検出用スライスレベル回路と、
前記ＷＤＯ検出用積分回路の出力を基準レベルにして、その基準レベルよりも上側の電位に、前記ＷＤＯ検出用積分回路の出力をスライスするＷＤＯ検出用スライスレベル回路と、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力と前記ＢＤＯ検出用スライスレベル回路の出力とを比較して、ディフェクトの有無を示すディフェクト検出信号ＢＤＯとして、比較結果を出力するＢＤＯ検出用コンパレータと、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力と前記ＷＤＯ検出用スライスレベル回路の出力とを比較して、ディフェクトの有無を示すディフェクト検出信号ＷＤＯとして、比較結果を出力するＷＤＯ検出用コンパレータと、
前記ディフェクト検出信号に応じ、前記ＢＤＯ検出用高速エンベロープ検波回路の出力をホールドする検波出力ホールド回路と、
を備えたことを特徴とする。
【０００９】
これにより、ディフェクト検出信号ＷＤＯに応じて、ＢＤＯ検出用高速エンベロープ検波回路の出力がホールドされるので、その間は、ＢＤＯ検出用スライスレベル回路のスライスレベルやディフェクト検出信号ＷＤＯが出力されている期間の長さの影響によって、ＢＤＯ検出用高速エンベロープ検波回路の出力とＢＤＯ検出用スライスレベル回路の出力とが交差（すなわちレベルの関係が逆転）しないようにできる。
【００１０】
また、本発明の第２の態様は、
第１の態様のディフェクト検出装置であって、
前記ＢＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分した結果、及び前記ＢＤＯ検出用高速エンベロープ検波回路の出力のうちの何れかを、前記ＷＤＯ検出用コンパレータの出力に応じて選択出力する比較信号生成部を備えたことを特徴とする。
【００１１】
これにより、ＢＤＯ検出用高速エンベロープ検波回路の出力が、ＢＤＯ検出用スライスレベル回路に入力されている際には、ＢＤＯ検出用スライスレベル回路の出力を、ＢＤＯ検出用高速エンベロープ検波回路の出力よりも必ず低い電位にできるので、例えばディフェクト検出信号ＷＤＯが立ち下がった際に、ＢＤＯ検出用高速エンベロープ検波回路の出力をＢＤＯ検出用スライスレベル回路に入力すれば、ＢＤＯ検出用高速エンベロープ検波回路の出力とＢＤＯ検出用スライスレベル回路の出力とが交差（すなわちレベルの関係が逆転）しないようにできる。
【００１２】
また、本発明の第３の態様は、
第１の態様のディフェクト検出装置であって、
前記ＷＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分した結果、及び前記ＷＤＯ検出用高速エンベロープ検波回路の出力のうちの何れかを、前記ＢＤＯ検出用コンパレータの出力に応じて選択出力する比較信号生成部を備えたことを特徴とする。
【００１３】
これにより、ＷＤＯ検出用高速エンベロープ検波回路の出力が、ＷＤＯ検出用スライスレベル回路に入力されている際には、ＷＤＯ検出用スライスレベル回路の出力を、ＷＤＯ検出用高速エンベロープ検波回路の出力よりも必ず高い電位にできるので、例えばディフェクト検出信号ＢＤＯが立ち下がった際に、ＷＤＯ検出用高速エンベロープ検波回路の出力をＷＤＯ検出用スライスレベル回路に入力すれば、ＷＤＯ検出用高速エンベロープ検波回路の出力とＷＤＯ検出用スライスレベル回路の出力とが交差（すなわちレベルの関係が逆転）しないようにできる。
【００１４】
また、本発明の第４の態様は、
第１の態様のディフェクト検出装置であって、
前記ＢＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＢＤＯ検出用高速エンベロープ検波回路の出力を積分する比較信号生成部を備え、
前記比較信号生成部は、時定数が可変であり、前記ＷＤＯ検出用コンパレータの出力に応じ、所定の期間、出力を所定の基準電圧にショートさせた後、所定の期間、時定数を小さくするように構成されていることを特徴とする。
【００１５】
これにより、ディフェクト検出信号ＷＤＯに応じて、ＢＤＯ検出用積分回路出力が所定の基準電圧に設定された後、時定数が変更されるので、ＢＤＯ検出用スライスレベル回路の出力を、ＢＤＯ検出用高速エンベロープ検波回路の出力よりも必ず低い電位にできる。
【００１６】
また、本発明の第５の態様は、
第１の態様のディフェクト検出装置であって、
前記ＷＤＯ検出用積分回路と前記検波出力ホールド回路とに代えて、
前記ＷＤＯ検出用高速エンベロープ検波回路の出力を積分する比較信号生成部を備え、
前記比較信号生成部は、時定数が可変であり、前記ＢＤＯ検出用コンパレータの出力に応じ、所定の期間、出力を所定の基準電圧にショートさせた後、所定の期間、時定数を小さくするように構成されていることを特徴とする。
【００１７】
これにより、ディフェクト検出信号ＢＤＯに応じて、ＷＤＯ検出用積分回路出力が所定の基準電圧に設定された後、時定数が変更されるので、ＷＤＯ検出用スライスレベル回路の出力を、ＷＤＯ検出用高速エンベロープ検波回路の出力よりも必ず高い電位にできる。
【発明の効果】
【００１８】
本発明によれば、ディフェクト検出信号が遷移する際に、反射信号から求めたエンベロープ信号と、エンベロープ変化を検出するために比較対象とされる信号とが交差（すなわちレベルの関係が逆転）しないようにできるので、誤ったディフェクト検出信号の出力を防止できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００２０】
《発明の実施形態１》
図１は、本発明の実施形態１に係るディフェクト検出装置１００の構成を示すブロック図である。ディフェクト検出装置１００は、光ディスク装置に用いられる。一般的に光ディスク装置では、光ディスクに光ビームが収束照射され、照射された光ビームは、光ディスクによって反射されて、複数の受光素子（図示せず）により、その強さに応じた電気信号に変換されて出力される。ディフェクト検出装置１００には、これらの受光素子の出力が加算されて得られた全加算信号（反射信号ＡＳ）が入力されている。一般的に、光ディスク装置において、光ディスクに照射される光ビームのパワーが大きく明るいほど、反射信号ＡＳのレベルが大きくなる。
【００２１】
ディフェクト検出装置１００は、反射信号ＡＳに基づいて、ディフェクト検出信号ＢＤＯとディフェクト検出信号ＷＤＯを出力する。ディフェクト検出信号ＢＤＯは、光ディスクに記録された情報を再生する際に、光ディスク上の未記録領域における反射信号や、光ディスク上の欠陥（例えば、書き込みや読み出しが正常にできない傷や指紋など）により、光ディスクからの反射される光量が減衰し、ＲＦ信号振幅のボトム側である暗側レベルに反射振幅が落ち込む現象（Ｂｌａｃｋ  Ｄｏｔ  ＯｕｔまたはＢｌａｃｋ  Ｄｒｏｐ  Ｏｕｔ。以下、ＢＤＯと示す）が起こったことを示す信号である。また、ディフェクト検出信号ＷＤＯは、例えば、光ディスク不良が要因で、ディスク記録層に空気や気泡が含まれたり、ピンホールが生じ金属層が露出したりすることが原因で、光ディスクからの反射光量が増大して、明側レベルの電位が一時的に飛び抜ける現象（Ｗｈｉｔｅ  Ｄｏｔ  ＯｕｔまたはＷｈｉｔｅ  Ｄｒｏｐ  Ｏｕｔ。以下、ＷＤＯと示す）が起こったことを示す信号である。本実施形態では、ディフェクト検出信号ＢＤＯ及びディフェクト検出信号ＷＤＯは、光ディスクに欠陥などがある場合には、“Ｈ”となり、光ディスクに欠陥などがなく正常な場合には、“Ｌ”となる。なお、“Ｈ”及び“Ｌ”は、それぞれ高論理状態及び低論理状態を示している。
【００２２】
（ディフェクト検出装置１００の構成）
ディフェクト検出装置１００は、図１に示すように、可変ゲインアンプ１０１、ＢＤＯ検出用高速エンベロープ検波回路１０２、ＷＤＯ検出用高速エンベロープ検波回路１０３、ＢＤＯ検出用積分回路１０４、ＷＤＯ検出用積分回路１０５、ＢＤＯ検出用スライスレベル回路１０６、ＷＤＯ検出用スライスレベル回路１０７、ＢＤＯ検出用コンパレータ１０８、ＷＤＯ検出用コンパレータ１０９、及び検波出力ホールド回路１１０を備えている。
【００２３】
可変ゲインアンプ１０１は、反射信号ＡＳを増幅して、ＢＤＯ検出用高速エンベロープ検波回路１０２とＷＤＯ検出用高速エンベロープ検波回路１０３とに出力するようになっている。
【００２４】
ＢＤＯ検出用高速エンベロープ検波回路１０２とＷＤＯ検出用高速エンベロープ検波回路１０３とは、どちらも一般的な検波回路であり、可変ゲインアンプ１０１の出力（ゲインアンプ出力信号ＡＰ）の上側（明側レベル）エンベロープを求めて出力するようになっている。ＢＤＯ検出用高速エンベロープ検波回路１０２とＷＤＯ検出用高速エンベロープ検波回路１０３の出力（それぞれエンベロープ信号ＥＭ１、ＥＭ２と呼ぶ）は、それぞれＢＤＯ検出用積分回路１０４、及びＷＤＯ検出用積分回路１０５に出力される。
【００２５】
ＢＤＯ検出用積分回路１０４は、エンベロープ信号ＥＭ１を積分して出力するようになっている。具体的にＢＤＯ検出用積分回路１０４は、一般的な一次のパッシブフィルタであって、その時定数がＢＤＯ検出用高速エンベロープ検波回路１０２に比べて遅く設定されている。そのため、ＢＤＯ検出用積分回路１０４は、エンベロープ信号ＥＭ１のレベル下降に追従せず、エンベロープ信号ＥＭ１のレベルが下降する期間において、ほとんどレベルが変化しない。
【００２６】
ＷＤＯ検出用積分回路１０５は、エンベロープ信号ＥＭ２を積分して出力するようになっている。具体的にはＷＤＯ検出用積分回路１０５も、一般的な一次のパッシブフィルタであって、その時定数がＷＤＯ検出用高速エンベロープ検波回路１０３に比べて遅く設定されている。そのため、ＷＤＯ検出用積分回路１０５は、エンベロープ信号ＥＭ２のレベル下降に追従せず、エンベロープ信号ＥＭ２のレベルが下降する期間において、ほとんどレベルが変化しない。
【００２７】
ＢＤＯ検出用スライスレベル回路１０６は、ＢＤＯ検出用積分回路１０４の出力（出力信号ＩＳ１）を、出力信号ＩＳ１を基準レベルにして、その基準レベルよりも下側の電位にスライスして出力するようになっている。
【００２８】
また、ＷＤＯ検出用スライスレベル回路１０７は、ＷＤＯ検出用積分回路１０５の出力（出力信号ＩＳ２）を、出力信号ＩＳ２を基準レベルにして、その基準レベルよりも上側の電位にスライスして出力するようになっている。
【００２９】
ＢＤＯ検出用コンパレータ１０８は、エンベロープ信号ＥＭ１が下降して、ＢＤＯ検出用スライスレベル回路１０６の出力（出力信号ＢＳＬ）を下回った時に、ＢＤＯを検出したことを示すディフェクト検出信号ＢＤＯとして、パルス信号を出力するようになっている。
【００３０】
ＷＤＯ検出用コンパレータ１０９は、エンベロープ信号ＥＭ２が上昇して、ＷＤＯ検出用スライスレベル回路１０７の出力（出力信号ＷＳＬ）を上回った時に、ＷＤＯを検出したことを示すディフェクト検出信号ＷＤＯとして、パルス信号を出力するようになっている。
【００３１】
検波出力ホールド回路１１０は、ディフェクト検出信号ＷＤＯのレベルが“Ｈ”の期間、ＢＤＯ検出用高速エンベロープ検波回路１０２が出力するエンベロープ信号ＥＭ１をホールドするようになっている。
【００３２】
なお、ＢＤＯ検出用高速エンベロープ検波回路１０２と、ＢＤＯ検出用積分回路１０４と、ＢＤＯ検出用スライスレベル回路１０６と、ＢＤＯ検出用コンパレータ１０８と、検波出力ホールド回路１１０とを合わせてＢＤＯ検出系と呼び、ＷＤＯ検出用高速エンベロープ検波回路１０３、ＷＤＯ検出用積分回路１０５、ＷＤＯ検出用スライスレベル回路１０７、ＷＤＯ検出用コンパレータ１０９とを合わせてＷＤＯ検出系と呼ぶ。
【００３３】
（ディフェクト検出装置１００の動作）
次にディフェクト検出装置１００の動作を、図２を参照しつつ説明する。図２は、ディフェクト検出装置１００における信号の波形を示す図である。
【００３４】
光ディスクの再生中にＢＤＯが起こった場合には、反射された光が弱くなるので、通常は反射信号ＡＳ及びゲインアンプ出力信号ＡＰのレベルが下降する。ＢＤＯ検出系では、この際、ＢＤＯ検出用高速エンベロープ検波回路１０２は、レベルが下降するゲインアンプ出力信号ＡＰに追従し、この信号とほぼ同じレベルのエンベロープ信号ＥＭ１をＢＤＯ検出用積分回路１０４とＢＤＯ検出用コンパレータ１０８とに出力する。ＢＤＯ検出用積分回路１０４は、その時定数がＢＤＯ検出用高速エンベロープ検波回路１０２に比べて遅いので、エンベロープ信号ＥＭ１のレベル下降に追従せず、エンベロープ信号ＥＭ１のレベルが下降する期間において、ほとんどレベルが変化しない。従って、ＢＤＯが起こると、エンベロープ信号ＥＭ１が下降して、ＢＤＯ検出用スライスレベル回路１０６が出力する出力信号ＢＳＬを下回った時に、ＢＤＯ検出用コンパレータ１０８は、“Ｈ”のディフェクト検出信号ＢＤＯを出力する（図２を参照）。
【００３５】
また、光ディスクの再生中にＷＤＯが起こった場合には、反射された光が強くなるので、通常は反射信号ＡＳ及びゲインアンプ出力信号ＡＰのレベルが上昇する。この際、ＷＤＯ検出系では、ＷＤＯ検出用高速エンベロープ検波回路１０３は、レベルが上昇するゲインアンプ出力信号ＡＰに追従し、この信号とほぼ同じレベルのエンベロープ信号ＥＭ２をＷＤＯ検出用積分回路１０５とＷＤＯ検出用コンパレータ１０９とに出力する。ＷＤＯ検出用積分回路１０５は、その時定数がＷＤＯ検出用高速エンベロープ検波回路１０３に比べて遅いので、エンベロープ信号ＥＭ２のレベル上昇に追従せず、エンベロープ信号ＥＭ２のレベルが上昇する期間において、ほとんどレベルが変化しない。従って、ＷＤＯが起こると、エンベロープ信号ＥＭ２が上昇し、ＷＤＯ検出用スライスレベル回路１０７が出力する出力信号ＷＳＬを上回った時に、ＷＤＯ検出用コンパレータ１０９は、Ｈ”のディフェクト検出信号ＷＤＯを出力する（図２参照）。
【００３６】
ＷＤＯが起こった箇所を通過する間は、ディフェクト検出信号ＷＤＯが“Ｈ”なので、検波出力ホールド回路１１０は、ＢＤＯ検出用高速エンベロープ検波回路１０２が出力したエンベロープ信号ＥＭ１をホールドする。
【００３７】
これにより、ＢＤＯ検出用積分回路１０４が出力した出力信号ＩＳ１は、ディフェクト検出信号ＷＤＯが通過する区間（ディフェクト検出信号ＷＤＯが“Ｈ”の区間）では、レベル変化のないエンベロープ信号ＥＭ１と同じ波形になり、ＢＤＯ検出用スライスレベル回路１０６が出力する出力信号ＢＳＬは、エンベロープ信号ＥＭ１よりも低い電位（暗側レベル）になる。
【００３８】
上記のように、本実施形態によれば、ディフェクト検出信号ＷＤＯが“Ｈ”の区間ではエンベロープ信号ＥＭ１が変化しないので、ＢＤＯ検出用スライスレベル回路１０６のスライスレベルやディフェクト検出信号ＷＤＯが出力されている期間の長さの影響によって、エンベロープ信号ＥＭ１と出力信号ＢＳＬとが交差（すなわちレベルの関係が逆転）することがなく、誤ったディフェクト検出信号ＢＤＯの出力を防止できる。すなわち、本実施形態は、光ディスク上のディフェクトをより正確に検出することが可能になる。
【００３９】
《発明の実施形態２》
図３は、本発明の実施形態２に係るディフェクト検出装置２００の構成を示すブロック図である。ディフェクト検出装置２００は、図３に示すように、可変ゲインアンプ１０１、ＢＤＯ検出用高速エンベロープ検波回路１０２、ＷＤＯ検出用高速エンベロープ検波回路１０３、ＢＤＯ検出用積分回路１０４、ＷＤＯ検出用積分回路１０５、ＢＤＯ検出用スライスレベル回路１０６、ＷＤＯ検出用スライスレベル回路１０７、ＢＤＯ検出用コンパレータ１０８、ＷＤＯ検出用コンパレータ１０９、エッジ検出回路２０１、モノマルチ回路２０２、及びスイッチ２０３を備えている。
【００４０】
エッジ検出回路２０１は、入力された信号レベルが“Ｈ”から“Ｌ”への変化、つまり立ち下がりエッジを検出した際に、パルスをモノマルチ回路２０２に出力するようになっている。本実施形態では、エッジ検出回路２０１には、ディフェクト検出信号ＷＤＯが入力されている。
【００４１】
モノマルチ回路２０２は、単安定マルチバイブレータであり、エッジ検出回路２０１からパルスを受け取ると、所定の時間（ｔ２とする）の間“Ｈ”となるパルスを生成して出力するようになっている。ここでの所定の時間ｔ２とは、ＷＤＯ検出用高速エンベロープ検波回路１０３の検波容量Ｃと検波部のドループ電流（ディスチャージ電流）Ｉとの比である時定数と、ＷＤＯが起こった時の反射信号ＡＳの最大電位とから決まる応答時間の長さのことである。
【００４２】
スイッチ２０３は、モノマルチ回路２０２の出力（出力信号ＭＭ１）に応じ、ＢＤＯ検出用積分回路１０４を迂回してエンベロープ信号ＥＭ１をＢＤＯ検出用スライスレベル回路１０６に直接入力するか、ＢＤＯ検出用積分回路１０４を通過したエンベロープ信号ＥＭ１（すなわち出力信号ＩＳ１）をＢＤＯ検出用スライスレベル回路１０６に入力するかを切り替えるようになっている。より詳しくは、本実施形態では、出力信号ＭＭ１が“Ｈ”の場合には、エンベロープ信号ＥＭ１を入力し、“Ｌ”の場合には、出力信号ＩＳ１を入力するようになっている。
【００４３】
なお、本実施形態では、ＢＤＯ検出用積分回路１０４と、エッジ検出回路２０１と、モノマルチ回路２０２と、スイッチ２０３とを合わせて、比較信号生成部と呼ぶ。
【００４４】
次にディフェクト検出装置２００の動作を、図４を参照しつつ説明する。図４は、ディフェクト検出装置２００における信号の波形を示す図である。
【００４５】
ディフェクト検出装置２００において、ディフェクト検出信号ＷＤＯが“Ｈ”から“Ｌ”立ち下がると、エッジ検出回路２０１は、パルスをモノマルチ回路２０２に出力する。これによりモノマルチ回路２０２は、時間ｔ２の間“Ｈ”となるパルスをスイッチ２０３に出力する。スイッチ２０３は、“Ｈ”のパルスが入力されると、エンベロープ信号ＥＭ１をＢＤＯ検出用スライスレベル回路１０６に入力する。これにより、ＢＤＯ検出用スライスレベル回路１０６が出力する出力信号ＢＳＬは、時間ｔ２の間は、図４に示すように、エンベロープ信号ＥＭ１よりも必ず低い電位（暗側レベル）になる。
【００４６】
以上のように、本実施形態においても、ＢＤＯ検出用スライスレベル回路１０６のスライスレベルやディフェクト検出信号ＷＤＯが出力されている期間の長さの影響によって、エンベロープ信号ＥＭ１と出力信号ＢＳＬとが交差することがなく、誤ったディフェクト検出信号ＢＤＯの出力を防止できる。したがって、本実施形態は、光ディスク上のディフェクトをより正確に検出することが可能になる。
【００４７】
なお、出力信号ＭＭ１によって、ＢＤＯ検出用スライスレベル回路１０６に入力される信号を切り替える代わりに、出力信号ＭＭ１が“Ｈ”区間、ＢＤＯ検出用積分回路１０４の時定数が小さくなるようにＢＤＯ検出用積分回路１０４を構成し、ＢＤＯ検出用積分回路１０４の出力をＢＤＯ検出用スライスレベル回路１０６に入力するようにしてもよい。これにより、ＢＤＯ検出用積分回路１０４は、エンベロープ信号ＥＭ１に、十分に追従した応答が可能になり、出力信号ＩＳ１は、エンベロープ信号ＥＭ１と同等の波形になる。したがって、この場合も出力信号ＭＭ１が“Ｈ”の間は、出力信号ＢＳＬは、エンベロープ信号ＥＭ１よりも必ず低い電位になる。
【００４８】
《発明の実施形態３》
図５は、本発明の実施形態３に係るディフェクト検出装置３００の構成を示すブロック図である。ディフェクト検出装置３００は、ディフェクト検出信号ＢＤＯに応じて、ＷＤＯ検出系（具体的にはＷＤＯ検出用スライスレベル回路）を制御する例である。
【００４９】
ディフェクト検出装置３００は、ディフェクト検出装置２００と比べると、図５に示すように、スイッチ２０３の代わりにスイッチ３０１が設けられ、エッジ検出回路２０１にはディフェクト検出信号ＷＤＯに代えてディフェクト検出信号ＢＤＯが入力され、モノマルチ回路２０２が出力した出力信号ＭＭ１によってスイッチ３０１が制御されるように構成されている点が相異している。
【００５０】
スイッチ３０１は、詳しくは、出力信号ＭＭ１が“Ｈ”の場合に、エンベロープ信号ＥＭ２を選択してＷＤＯ検出用スライスレベル回路１０７に入力し、“Ｌ”の場合に、出力信号ＩＳ２を選択してＷＤＯ検出用スライスレベル回路１０７に入力するようになっている。
【００５１】
また、本実施形態では、モノマルチ回路２０２は、エッジ検出回路２０１からパルスを受け取ると、所定の時間ｔ３の間“Ｈ”となるパルスを生成して出力するよう構成されている。ここでの所定の時間ｔ３とはＢＤＯ検出用高速エンベロープ検波回路１０２の検波容量Ｃと検波部のアタック電流（チャージ電流）Ｉとの比である時定数と、ＢＤＯ時の入力ＡＳの最小電位とから決まる応答時間の長さのことである。
【００５２】
なお、本実施形態では、ＷＤＯ検出用積分回路１０５と、エッジ検出回路２０１と、モノマルチ回路２０２と、スイッチ３０１とを合わせて、比較信号生成部と呼ぶ。
【００５３】
次にディフェクト検出装置３００の動作を、図６を参照しつつ説明する。図６は、ディフェクト検出装置３００における信号の波形を示す図である。
【００５４】
例えば、ディフェクト検出装置３００では、ディフェクト検出信号ＢＤＯが“Ｈ”から“Ｌ”に立ち下がると、エッジ検出回路２０１は、パルスをモノマルチ回路２０２に出力する。これにより、モノマルチ回路２０２は、時間ｔ３の間（図６を参照）“Ｈ”の出力信号ＭＭ１を出力する。スイッチ３０１は、“Ｈ”のパルスが入力されると、エンベロープ信号ＥＭ２をＷＤＯ検出用スライスレベル回路１０７に入力する。このようにして、ＷＤＯ検出用スライスレベル回路１０７が出力する出力信号ＷＳＬは、時間ｔ３の間は、図６に示すように、エンベロープ信号ＥＭ２よりも必ず高い電位になる。
【００５５】
以上のように、本実施形態においては、ＷＤＯ検出用スライスレベル回路１０７のスライスレベルやディフェクト検出信号ＢＤＯが出力されている期間の長さの影響によって、エンベロープ信号ＥＭ２と出力信号ＷＳＬとが交差することがなく、誤ったディフェクト検出信号ＷＤＯの出力を防止できる。したがって、本実施形態は、光ディスク上のディフェクトをより正確に検出することが可能になる。
【００５６】
なお、本実施形態においても、出力信号ＭＭ１によって、ＷＤＯ検出用スライスレベル回路１０７に入力される信号を切り替える代わりに、出力信号ＭＭ１が“Ｈ”区間、ＷＤＯ検出用積分回路１０５の時定数が小さくなるように、ＷＤＯ検出用積分回路１０５を構成し、ＷＤＯ検出用積分回路１０５の出力をＷＤＯ検出用スライスレベル回路１０７に入力するようにしてもよい。これにより、ＷＤＯ検出用積分回路１０５は、エンベロープ信号ＥＭ２に、十分に追従した応答が可能になり、出力信号ＩＳ２は、エンベロープ信号ＥＭ２と同等の波形になる。したがって、この場合も出力信号ＷＳＬは、エンベロープ信号ＥＭ２よりも必ず高い電位になる。
【００５７】
《発明の実施形態４》
図７は、本発明の実施形態４に係るディフェクト検出装置４００の構成を示すブロック図である。ディフェクト検出装置４００は、図７に示すように、可変ゲインアンプ１０１、ＢＤＯ検出用高速エンベロープ検波回路１０２、ＷＤＯ検出用高速エンベロープ検波回路１０３、ＷＤＯ検出用積分回路１０５、ＢＤＯ検出用スライスレベル回路１０６、ＷＤＯ検出用スライスレベル回路１０７、ＢＤＯ検出用コンパレータ１０８、ＷＤＯ検出用コンパレータ１０９、エッジ検出回路２０１、第１のモノマルチ回路４０１、第２のモノマルチ回路４０２、及びＢＤＯ検出用積分回路４０３を備えている。
【００５８】
第１のモノマルチ回路４０１は、モノマルチ回路２０２と同様の単安定マルチバイブレータであり、エッジ検出回路２０１からパルスを受け取ると、所定の時間（ｔ４とする）の間“Ｈ”となるパルスを生成して出力するようになっている。
【００５９】
第２のモノマルチ回路４０２は、第１のモノマルチ回路４０１の出力（出力信号ＭＭ１とする）の立ち下がりエッジをトリガにして、所定の時間（ｔ５とする）の間“Ｈ”となるパルスを生成して出力するようになっている。
【００６０】
ＢＤＯ検出用積分回路４０３は、抵抗４０３ａ、容量４０３ｂ、スイッチ４０３ｃ、及びスイッチ４０３ｄを備え、抵抗４０３ａと容量４０３ｂとによって、積分回路が構成されている。
【００６１】
抵抗４０３ａは、一端にエンベロープ信号ＥＭ１が入力され、他端から、出力信号ＩＳ１として信号を出力するようになっている。
【００６２】
容量４０３ｂは、一端が抵抗４０３ａの一方の端子（出力信号ＩＳ１出力側）に接続され、他端が接地されている。
【００６３】
スイッチ４０３ｃは、容量４０３ｂの一端（抵抗４０３ａと接続された側）に接続され、他端が基準電位ＢＤＯＶＲＥＦに接続され、出力信号ＭＭ１に応じてオンオフが制御されるようになっている。詳しくは、スイッチ４０３ｃは、出力信号ＭＭ１が“Ｈ”の場合に、容量４０３ｂの電位を、基準電位ＢＤＯＶＲＥＦにショートさせる。なお、ここでの基準電位ＢＤＯＶＲＥＦは、エンベロープ信号ＥＭ１のレベルよりも、低い電位（暗側レベル）である。
【００６４】
スイッチ４０３ｄは、抵抗４０３ａの両端に接続され、出力信号ＭＭ２に応じてオンオフが制御されるようになっている。詳しくは、スイッチ４０３ｄは、出力信号ＭＭ２が“Ｈ”の場合に、抵抗４０３ａをショートさせて、積分回路の時定数を小さくする。
【００６５】
なお、本実施形態では、エッジ検出回路２０１と、第１のモノマルチ回路４０１と、第２のモノマルチ回路４０２と、ＢＤＯ検出用積分回路４０３とを合わせて、比較信号生成部と呼ぶ。
【００６６】
次にディフェクト検出装置４００の動作を、図８を参照しつつ説明する。図８は、ディフェクト検出装置４００における信号の波形を示す図である。
【００６７】
上記の構成によりディフェクト検出装置４００は、第１のモノマルチ回路４０１の出力である出力信号ＭＭ１が、“Ｈ”となる区間と、第２のモノマルチ回路４０２の出力である出力信号ＭＭ２が、“Ｈ”となる区間とにおいて、ＢＤＯ検出用積分回路４０３の出力である出力信号ＩＳ１を制御することができる。
【００６８】
例えば、ディフェクト検出信号ＷＤＯが“Ｈ”から“Ｌ”へ変化すると、エッジ検出回路２０１は、ディフェクト検出信号ＷＤＯの立ち下がりエッジを検出し、“Ｈ”のパルスを第１のモノマルチ回路４０１に出力する。第１のモノマルチ回路４０１は、エッジ検出回路２０１からパルスを受け取ると、時間ｔ４の間“Ｈ”となるパルスを生成して、第２のモノマルチ回路４０２とスイッチ４０３ｃに出力する。スイッチ４０３ｃは、“Ｈ”のパルスが入力されると、容量４０３ｂの電位を基準電位ＢＤＯＶＲＥＦにショートさせる。
【００６９】
第２のモノマルチ回路４０２は、第１のモノマルチ回路４０１からパルスを受け取ると、時間ｔ５の間“Ｈ”となる出力信号ＭＭ２を生成して、スイッチ４０３ｄに出力する。スイッチ４０３ｄは、“Ｈ”のパルスが入力されると、抵抗４０３ａをショートさせて、積分回路の時定数を小さくする。積分回路の時定数が小さくなると、出力信号ＩＳ１は、エンベロープ信号ＥＭ１により早く近づき、出力信号ＢＳＬは、エンベロープ信号ＥＭ１よりも、必ず低い電位（暗側レベル）になる。
【００７０】
すなわち、本実施形態においても、ＢＤＯ検出用スライスレベル回路１０６のスライスレベルやディフェクト検出信号ＷＤＯが出力されている期間の長さの影響によって、エンベロープ信号ＥＭ１と出力信号ＢＳＬとが交差（すなわちレベルの関係が逆転）することがなく、誤ったディフェクト検出信号ＢＤＯの出力を防止できる。
【００７１】
《発明の実施形態５》
図９は、本発明の実施形態５に係るディフェクト検出装置５００の構成を示すブロック図である。ディフェクト検出装置５００は、ディフェクト検出信号ＢＤＯに応じて、ＷＤＯ検出系（具体的にはＷＤＯ検出用スライスレベル回路）を制御する例である。
【００７２】
ディフェクト検出装置５００は、ディフェクト検出装置４００と比べると、図９に示すように、ＢＤＯ検出用積分回路４０３の代わりにＢＤＯ検出用積分回路１０４が用いられている点、ＷＤＯ検出用積分回路１０５の代わりにＷＤＯ検出用積分回路５０１が用いられている点、及び出力信号ＭＭ１と出力信号ＭＭ２がＷＤＯ検出用積分回路５０１に入力されている点が相異している。
【００７３】
ＷＤＯ検出用積分回路５０１は、抵抗５０１ａ、容量５０１ｂ、スイッチ５０１ｃ、及びスイッチ５０１ｄを備え、抵抗５０１ａと容量５０１ｂとによって、積分回路が構成されている。
【００７４】
抵抗５０１ａは、一端にエンベロープ信号ＥＭ２が入力され、他端から、出力信号ＩＳ２として信号を出力するようになっている。
【００７５】
容量５０１ｂは、一端が抵抗５０１ａの一方の端子（出力信号ＩＳ２出力側）に接続され、他端が接地されている。
【００７６】
スイッチ５０１ｃは、容量５０１ｂの一端（抵抗５０１ａと接続された側）に接続され、他端が基準電位ＷＤＯＶＲＥＦに接続され、出力信号ＭＭ１に応じてオンオフが制御されるようになっている。詳しくは、スイッチ５０１ｃは、出力信号ＭＭ１が“Ｈ”の場合に、容量５０１ｂの電位を、基準電位ＷＤＯＶＲＥＦにショートさせる。なお、ここでの基準電位ＷＤＯＶＲＥＦは、エンベロープ信号ＥＭ２のレベルよりも、高い電位（明側レベル）である。
【００７７】
スイッチ５０１ｄは、抵抗５０１ａの両端に接続され、出力信号ＭＭ２に応じてオンオフが制御されるようになっている。詳しくは、スイッチ５０１ｄは、出力信号ＭＭ２が“Ｈ”の場合に、抵抗５０１ａをショートさせて、積分回路の時定数を小さくする。
【００７８】
なお、本実施形態では、エッジ検出回路２０１と、第１のモノマルチ回路４０１と、第２のモノマルチ回路４０２と、ＷＤＯ検出用積分回路５０１とを合わせて、比較信号生成部と呼ぶ。
【００７９】
次にディフェクト検出装置５００の動作を、図１０を参照しつつ説明する。図１０は、ディフェクト検出装置５００における信号の波形を示す図である。
【００８０】
なお、本実施形態では、第１のモノマルチ回路４０１は、エッジ検出回路２０１からパルスを受け取ると、ｔ６の間“Ｈ”となるパルスを生成して出力するように構成され、また第２のモノマルチ回路４０２は、出力信号ＭＭ１の立ち下がりエッジをトリガにして、ｔ７の間“Ｈ”となるパルスを生成して出力するように構成されているものとする。
【００８１】
上記の構成によりディフェクト検出装置５００は、第１のモノマルチ回路４０１の出力である出力信号ＭＭ１が、“Ｈ”となる区間と、第２のモノマルチ回路４０２の出力である出力信号ＭＭ２が、“Ｈ”となる区間とにおいて、ＷＤＯ検出用積分回路５０１の出力である出力信号ＩＳ２を制御することができる。
【００８２】
例えば、ディフェクト検出信号ＢＤＯが“Ｈ”から“Ｌ”へ変化すると、エッジ検出回路２０１は、ディフェクト検出信号ＢＤＯの立ち下がりエッジを検出し、“Ｈ”のパルスを第１のモノマルチ回路４０１に出力する。それにより、第１のモノマルチ回路４０１は、時間ｔ６の間“Ｈ”となるパルスを生成して、第２のモノマルチ回路４０２とスイッチ５０１ｃに出力する。スイッチ５０１ｃは、“Ｈ”のパルスが入力されると、容量５０１ｂの電位を基準電位ＷＤＯＶＲＥＦにショートさせる。
【００８３】
第２のモノマルチ回路４０２は、第１のモノマルチ回路４０１からパルスを受け取ると、時間ｔ７の間“Ｈ”となる出力信号ＭＭ２を生成して、スイッチ５０１ｄに出力する。それにより、スイッチ５０１ｄは、抵抗５０１ａをショートさせて、積分回路の時定数を小さくする。積分回路の時定数が小さくなると、出力信号ＩＳ２は、エンベロープ信号ＥＭ２により早く近づき、出力信号ＷＳＬは、エンベロープ信号ＥＭ２よりも、高い電位（明側レベル）になる。
【００８４】
したがって、本実施形態によれば、ＷＤＯ検出用スライスレベル回路１０７のスライスレベルやディフェクト検出信号ＢＤＯが出力されている期間の長さの影響によって、エンベロープ信号ＥＭ２と出力信号ＷＳＬとが交差（すなわちレベルの関係が逆転）することがなく、誤ったディフェクト検出信号ＷＤＯの出力を防止できる。
【産業上の利用可能性】
【００８５】
本発明に係るディフェクト検出装置は、ディフェクト検出信号が遷移する際に、反射信号から求めたエンベロープ信号と、エンベロープ変化を検出するために比較対象とされる信号とが交差（すなわちレベルの関係が逆転）しないようにできるので、誤ったディフェクト検出信号の出力を防止できるという効果を有し、光ディスク装置等において用いられ、光ディスク上の欠陥（書き込みや読み出しが正常にできない部分）を検出するディフェクト検出装置等として有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態１に係るディフェクト検出装置の構成を示すブロック図である。
【図２】実施形態１に係るディフェクト検出装置における信号の波形を示す図である。
【図３】本発明の実施形態２に係るディフェクト検出装置の構成を示すブロック図である。
【図４】実施形態２に係るディフェクト検出装置における信号の波形を示す図である。
【図５】本発明の実施形態３に係るディフェクト検出装置の構成を示すブロック図である。
【図６】実施形態３に係るディフェクト検出装置における信号の波形を示す図である。
【図７】本発明の実施形態４に係るディフェクト検出装置の構成を示すブロック図である。
【図８】実施形態４に係るディフェクト検出装置における信号の波形を示す図である。
【図９】本発明の実施形態５に係るディフェクト検出装置の構成を示すブロック図である。
【図１０】実施形態５に係るディフェクト検出装置における信号の波形を示す図である。
【符号の説明】
【００８７】
１００      ディフェクト検出装置
１０１      可変ゲインアンプ
１０２      ＢＤＯ検出用高速エンベロープ検波回路
１０３      ＷＤＯ検出用高速エンベロープ検波回路
１０４      ＢＤＯ検出用積分回路
１０５      ＷＤＯ検出用積分回路
１０６      ＢＤＯ検出用スライスレベル回路
１０７      ＷＤＯ検出用スライスレベル回路
１０８      ＢＤＯ検出用コンパレータ
１０９      ＷＤＯ検出用コンパレータ
１１０      検波出力ホールド回路
２００      ディフェクト検出装置
２０１      エッジ検出回路
２０２      モノマルチ回路
２０３      スイッチ
３００      ディフェクト検出装置
３０１      スイッチ
４００      ディフェクト検出装置
４０１      第１のモノマルチ回路
４０２      第２のモノマルチ回路
４０３      ＢＤＯ検出用積分回路
４０３ａ    抵抗
４０３ｂ    容量
４０３ｃ    スイッチ
４０３ｄ    スイッチ
５００      ディフェクト検出装置
５０１      ＷＤＯ検出用積分回路
５０１ａ    抵抗
５０１ｂ    容量
５０１ｃ    スイッチ
５０１ｄ    スイッチ
【図１】
2007328829.tif 000003
【図２】
2007328829.tif 000004
【図３】
2007328829.tif 000005
【図４】
2007328829.tif 000006
【図５】
2007328829.tif 000007
【図６】
2007328829.tif 000008
【図７】
2007328829.tif 000009
【図８】
2007328829.tif 000010
【図９】
2007328829.tif 000011
【図１０】
2007328829.tif 000012