(57)【要約】【課題】電源投入時に停電が発生した場合であっても、制御基板のプログラム動作を保障し、誤動作を防止する。【解決手段】主制御基板Ｃには、ＣＲフィルタ３１，３２と、モノステーブルマルチバイブレータ３３と、リセット信号作成回路３４と、電源監視回路３５と、強制リセット回路３６と、リセット合成回路３７と、ＣＰＵ１１とが備えられている。そして、電源監視回路３５及び強制リセット回路３６により、電源投入直後の停電の発生を検知し、これに基づいてＣＰＵ１１にリセットをかける様にしたので、電源投入直後の停電によってＣＰＵ１１の動作が保障できなくなる状態を有効に回避することができる。【選択図】図８
2007236980.tif 000002
【特許請求の範囲】
【請求項１】
停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、
主制御基板に、電源投入直後に停電が発生した場合には電源基板からのリセット信号の有無に関わらず当該主制御基板のＣＰＵのリセットを行うための回路を備えていることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に係り、特に、電源投入時の処理に特徴を有する遊技機に関するものである。
【背景技術】
【０００２】
従来、パチンコホールにおいて停電が発生した場合に、各パチンコ機におけるその時点での賞球払い出し情報を保持しておく必要があり、入賞した球を証拠球としてストックしておき、電源復旧後に証拠球を１個ずつ排出することにより賞球の払い出しを実行する方式がとられていた。なお、パチンコ機においては、どの入賞口に入賞したかによって、例えば、５個〜１５個のいずれの個数の賞球を払い出すかが異なっていた。
【０００３】
ところが、証拠球をストックしておく従来の方式では、停電前にどの入賞口に入賞した球かまでは記録できないため、電源復旧時に、証拠球の数だけ、最大払い出し個数の賞球を払い出すといった方式が採用されていた。このため、電源復旧時の賞球払い出し数が実際の遊技状態と合致しないという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、出願人は、停電発生時の遊技状態や遊技球の払い出し状態を主制御基板や払出制御基板のバックアップＲＡＭに記憶しておき、電源復旧時に、このバックアップＲＡＭの内容に基づいて遊技を再開する新しい方式を採用する方向で検討している。
【０００５】
しかし、本願出願人がこの新しい方式の採用を検討したところ、この新しい方式においても、以下の様な問題があることが分かった。
【０００６】
具体的には、電源投入時の制御基板のリセット中およびセキュリティチェック中に停電が発生した場合、停電処理を実行することなく電源断の状態になってしまうため、遊技状態を正しくバックアップすることができず、誤動作の原因となる可能性があるという問題である。
【０００７】
そこで、本発明は、電源投入時に停電が発生した場合であっても、制御基板のプログラム動作を保障し、誤動作を防止することを目的とするものである。
【課題を解決するための手段】
【０００８】
かかる目的を達成するためになされた本発明の遊技機は、以下のような構成からなる課題解決手段を採用した。
【０００９】
（１）停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、主制御基板に、電源投入直後に停電が発生した場合には電源基板からのリセット信号の有無に関わらず当該主制御基板のＣＰＵのリセットを行うための回路を備えていることを特徴とする遊技機。
【００１０】
この（１）の遊技機によれば、停電が発生すると、電源基板から停電信号が送出され、この停電信号が主制御基板や払出制御基板のＮＭＩ（ノンマスカブルインタラプタ）端子に入力され、これにより各制御基板のＣＰＵにおいてＮＭＩ割込が発生し、遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理が実行される。ここで、主として、遊技状態の記憶は主制御基板が、遊技球の払い出し状態の記憶は払出制御基板が実行する。こうして、停電発生時には、その時点での遊技状態及び遊技球の払い出し状態が主制御基板及び払出制御基板において記憶される。
【００１１】
一方、停電から復旧する等して遊技機に電源が投入されると、主制御基板に対して、電源基板からリセット信号が送出され、これに基づいて、リセット→セキュリティチェック→プログラム動作といった手順で電源投入時の動作が行われる。このとき、電源投入直後のプログラム動作が開始される前の状態において停電が発生した様な場合には、主制御基板のＣＰＵでは、これを把握することができない。これに対し、（１）の遊技機によれば、電源投入直後に停電が発生した場合には電源基板からのリセット信号の有無に関わらず当該主制御基板のＣＰＵのリセットを行うための回路が動作し、主制御基板のＣＰＵに対して強制的にリセットをかける。この結果、主制御基板のＣＰＵにおいては、プログラム動作の開始が待機された状態となる。これにより、（１）の遊技機では、停電から電源が復旧する等して遊技機に電源が投入されてもすぐにはプログラム動作が開始されないことになる。この様な作用を奏する様にした理由を以下に述べる。
【００１２】
主制御基板においては、例えば停電から電源が復旧する等して遊技機に電源が投入されると、プログラム動作を開始する前にセキュリティチェック等が実行される。このセキュリティチェック等を実行している期間内は、停電によるＮＭＩ割込を受け付けることができないので、主制御基板のＣＰＵは停電の発生を検知することができない。このため、電源が投入された直後に停電が発生すると、この停電の発生を検知できずにプログラム動作が開始されるおそれがある。この場合、プログラム動作の途中でいきなり電源断の状態になり、正常な停電処理が実行できないことになる。従って、電源投入直後に停電が発生すると、停電処理によってプログラム動作を正常に終了するといったことができず、その後の動作を保障できなくなるおそれがある。以上の理由により、（１）の遊技機では、上述の様に、停電から電源が復旧した場合の様に遊技機に電源が投入された直後の状態にあるときに停電が発生した場合には、上述の回路が作動して、プログラム動作の開始を待機させることとしたのである。なお、停電信号をＮＭＩ割込ではなく、ＩＮＴ割込とした場合も、同様の問題が発生するが、（１）の遊技機は、この場合も問題を回避することができる。
【００１３】
この結果、（１）の遊技機によれば、停電から電源が復旧した場合の様な電源投入直後に停電が発生した場合に、プログラム動作が開始されておらず、プログラム動作の途中でいきなり電源断になるといった事態を回避することができる。従って、主制御基板において、停電時に記憶しておいた遊技状態が破壊されるといったことがない。よって、この（１）の遊技機によれば、電源投入直後に発生する停電によって、遊技状態や遊技球の払い出し状態に関して誤動作が発生するといった事態を有効に防止することができる。
【００１４】
より具体的には、以下の（２）、（３）の様に構成することができる。
【００１５】
（２）停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、主制御基板に、電源基板からの停電信号を監視し、プログラム動作に入る前の場合、該停電信号が停電発生時の信号に変化した場合には、当該主制御基板のＣＰＵに対して強制的にリセットをかける強制リセット回路を備えていることを特徴とする遊技機。
【００１６】
この（２）の遊技機によれば、電源投入直後でＣＰＵのセキュリティチェック中の様にＮＭＩ割込等による停電の検出ができない状態にあるときに停電が発生した場合に、強制リセット回路が停電信号に基づいて停電の発生を検知してＣＰＵに強制的にリセットをかけるので、この様な電源投入直後の停電時にもＣＰＵによるユーザプログラムの実行開始を待機させることができ、この結果、停電から完全に復旧した後のＣＰＵの動作を保障することが可能になっている。
【００１７】
（３）停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、主制御基板に、電源基板の電源電圧を監視して、電源基板からの電源リセット信号がなくても電源電圧が所定値以下になった場合には当該主制御基板のＣＰＵのリセットを行う電源監視回路を備えていることを特徴とする遊技機。
この（３）の遊技機によれば、電源投入直後でＣＰＵのセキュリティチェック中の様にＮＭＩ割込等による停電の検出ができない状態にあるときに停電が発生した場合に、即ち、電源のみが入ってリセット信号が未接続の場合や電源投入後に電源コネクタを抜き差しした場合にＣＰＵが暴走しない。この結果、ＣＰＵの異常動作を防止することが可能になっている。
【発明の効果】
【００１８】
以上説明した様に、本発明によれば、電源投入時に停電が発生した場合であっても、制御基板のプログラム動作を保障し、誤動作を防止することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について、図面を参照しつつ説明する。本実施の形態では、遊技機の一例として弾球遊技機の一種であるパチンコ機、特に、第１種パチンコ遊技機を取り上げて説明する。なお、本発明を第２種パチンコ機や第３種パチンコ機やパチスロ機等に用いることができるということは、当然である。
【００２０】
図１は、実施の形態としてのパチンコ機Ｐの遊技盤の正面図である。遊技盤１の周囲には、打球が入賞することにより５個から１５個の球が払い出される複数の入賞口２が設けられている。また、遊技盤１の中央には、複数種類の識別情報としての図柄などを表示する液晶ディスプレイ（ＬＣＤ）３が設けられている。このＬＣＤ３の表示画面は、左、中央、右の各表示領域に３分割されている。そして、３分割された各表示領域において、それぞれ上から下へと上下方向に画面がスクロールしながら図柄の変動表示が行われる。
【００２１】
ＬＣＤ３の下方には、図柄作動口（第１種始動口）４が設けられている。打球がこの図柄作動口４を通過することにより、前記したＬＣＤ３の変動表示が開始される。図柄作動口４の下方には、特定入賞口（大入賞口）５が設けられている。この特定入賞口５は、ＬＣＤ３の変動後の表示結果が予め定められた図柄の組合せの１つと一致する場合に、大当たりとなって、打球が入賞しやすいように所定時間（例えば、３０秒経過するまで）、あるいは、打球が１０個入賞するまで開放される。
【００２２】
この特定入賞口５内には、Ｖゾーン５ａが設けられている。そして、特定入賞口５の開放中に、打球がこのＶゾーン５ａ内を通過すると、継続権が成立して、特定入賞口５の閉鎖後、再度、その特定入賞口５が所定時間（又は、特定入賞口５に打球が所定個数入賞するまで）開放される。この特定入賞口５の開閉動作は、最高で１６回（１６ラウンド）繰り返し実行可能にされている。この特定入賞口５の開閉動作の行われ得る状態が、所定の遊技価値が付与された状態（いわゆる特別遊技状態）である。
【００２３】
また、遊技盤１およびその周辺の各所には、複数のランプ７が配設されている。これらのランプ７は遊技の内容に応じて点灯又は消灯して、遊技の興趣を盛り上げると共に、遊技の進行状況を遊技者に表示する。
【００２４】
図２は、パチンコ機Ｐの電気的な構成を概略的に示したブロック図である。図２に示すように、パチンコ機Ｐは、主制御基板Ｃ及び払出制御基板Ｈに対して停電信号を送出する停電監視回路２０を備えた電源基板Ｖを有している。また、主制御基板Ｃには、複数の制御基板Ｈ，Ｄ，Ｓ，Ｌが接続されている。この主制御基板Ｃは、遊技内容の制御を行うためのものであり、この主制御基板Ｃに接続された各種スイッチＳＷから出力される信号と、主制御基板Ｃ内に設けられるカウンタ値などとに基づいて、各制御基板Ｈ，Ｄ，Ｓ，Ｌへ制御コマンドを送信して遊技の制御を行っている。
【００２５】
主制御基板Ｃには、ワンチップマイコンとしてのＣＰＵ１１が搭載されている。ＣＰＵ１１は、演算装置としてのＣＰＵと、制御プログラムを記憶するＲＯＭと、制御プログラムの実行時に各種のデータを書き換え可能に記憶するＲＡＭ１２と、タイマ割込回路と、フリーランニングカウンタと、ウォッチドッグタイマと、チップセレクトロジックなどといった各種の回路をワンチップに内蔵したものである。これらの回路の他に、パチンコ機Ｐの遊技の制御（大当たりの有無を決定する制御）に使用される乱数を発生するための乱数発生回路や、このＣＰＵ１１に固有の識別番号（ＩＤ番号）を記憶してその識別番号を所定の操作により出力するＩＤ出力回路を有している。
【００２６】
ＣＰＵ１１には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされても、ＣＰＵ１１のＲＡＭ１２のデータはバックアップされる。ＲＡＭ１２には、賞球の払い出し残数が記憶されるので、停電時においても賞球の払い出し残数を記憶し続けて、停電の解消後に残りの賞球の払い出しを行うことができる。なお、本実施の形態のＲＡＭ１２は、その全データがバックアップされており、前記した賞球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１２の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１２の一部分のデータ（賞球払い出し残数）のみをバックアップするように構成しても良い。
【００２７】
払出制御基板Ｈは、各種スイッチＳＷから出力される信号や主制御基板Ｃから送信される制御コマンドに基づいて、賞球の払出制御を行ったり、独自に貸し球の払い出しを行ったりするものであり、主制御基板Ｃの他に、遊技盤１内の遊技領域へ球を発射するための発射モータ１０を制御する発射制御基板Ｂと、賞球や貸し球を払い出すための払出モータ９とが接続されている。
【００２８】
この払出制御基板ＨのＲＡＭ１３には、電源断時においてもバックアップ電圧が供給されている。よって、停電などの発生によって電源がオフされた場合にも、ＲＡＭ１３のデータはバックアップされる。ＲＡＭ１３には、賞球や貸し球の払い出し残数が記憶されるので、停電時にもこれらを記憶し続けて、停電の解消後に残りの賞球や貸し球を払い出すことができる。なお、本実施の形態のパチンコ機ＰにおけるＲＡＭ１３は、前記したＣＰＵ１１のＲＡＭ１２の場合と同様に、その全データがバックアップされているので、賞球や貸し球の払い出し残数以外のデータもバックアップされる。しかし、必ずしもＲＡＭ１３の全データをバックアップする必要はなく、全データのバックアップに代えて、ＲＡＭ１３の一部分のデータ（賞球や貸し球の払い出し残数）のみをバックアップするように構成しても良い。
【００２９】
主制御基板Ｃおよび払出制御基板Ｈにバックアップされるデータは、パチンコ機Ｐの裏面側に設けられたクリアスイッチＳＷ１を押下することにより、ＲＡＭ消去信号を送出して消去（クリア）することができる。なお、かかるバックアップデータのクリアは、そのクリアが誤って行われないように、クリアスイッチＳＷ１が所定のタイミングで操作された場合に限り行われるようにされている。例えば、クリアスイッチＳＷ１を操作した状態で電源が投入された場合や、クリアスイッチＳＷ１を操作した状態で電源がオフされた場合、クリアスイッチＳＷ１が所定時間内に複数回操作された場合、或いは、クリアスイッチＳＷ１を２以上設け、そのクリアスイッチＳＷ１が所定の順序で若しくは同時に操作された場合に、バックアップデータのクリアを行うようにしている。
【００３０】
表示用制御基板Ｄは、主制御基板Ｃから送信される制御コマンドに基づいて、ＬＣＤ３の変動表示を制御するためのものである。効果音制御基板Ｓは、主制御基板Ｃから送信される制御コマンドに基づいて、遊技の進行に合わせた効果音をスピーカ６から出力するためのものであり、ランプ制御基板Ｌは、主制御基板Ｃから送信される制御コマンドに基づいて、各ランプ７の点灯及び消灯を制御するためのものである。
【００３１】
これら主制御基板Ｃと各制御基板Ｈ，Ｄ，Ｓ，Ｌとの間には、出力を一旦蓄積するバッファ８がそれぞれ接続されている（図２では簡単のため１つのみ図示している）。
【００３２】
停電監視回路２０は、電源オフ時又は停電の発生時に、停電信号２１を主制御基板Ｃおよび払出制御基板Ｈへ出力すると共に、電源のオン時又は停電信号２１の出力後の所定条件下においてリセット信号２２を各制御基板Ｃ，Ｈ，Ｄ，Ｓ，Ｌ，Ｂへ出力するための回路である。主制御基板Ｃおよび払出制御基板Ｈは、停電監視回路２０から出力される停電信号２１を入力すると、それぞれのＲＡＭ１２，１３に記憶されるバックアップデータを適切に保持するために、パチンコ機Ｐの遊技の制御の終了処理（停電処理）をそれぞれ開始する。電源基板Ｖから主制御基板Ｃおよび払出制御基板へ供給される制御系の駆動電圧（５ボルト）は、停電の発生後（又は電源のオフ後）においても、所定時間の間、正常作動範囲の電圧値を保つように構成されている。よって、主制御基板Ｃおよび払出制御基板Ｈは、停電信号２１の入力後に、遊技の制御の終了処理を開始しても、十分にその終了処理を完了することができるのである。
【００３３】
次に、停電が発生した場合の主制御基板Ｃおよび払出制御基板Ｈにおいて実行される停電処理について説明する。まず、主制御基板Ｃにおいて実行される停電処理を図３のフローチャートに従って説明する。
【００３４】
主制御基板Ｃでは、停電監視回路２０から停電信号を受信すると、本処理を開始し、まず最初に現在の遊技状態を記憶する（Ｓ１０）。より具体的には、この主制御基板Ｃのレジスタ、スタックポインタの情報と、停電情報とをＲＡＭ１２に記憶する処理を実行する。次に、この主制御基板Ｃにより制御されている各装置の制御信号をクリアする（Ｓ２０）。より具体的には、第１種始動口４の入り口を縮小し、大入賞口５の入り口を閉止した上で、遊技盤用外部情報の出力を停止する。
【００３５】
その後、賞球の払出個数の監視を実行し（Ｓ３０）、監視終了条件が満たされた場合には（Ｓ４０：ＹＥＳ）、ＲＡＭアクセスを禁止して（Ｓ５０）、電源断を待つ状態となる。なお、本実施の形態では、賞球払出個数の監視は、払出途中の遊技球をカウントするため、停電発生後約２００ｍｓｅｃの間実行することとしている。
【００３６】
一方、払出制御基板Ｈにおいては、図４に示す様な停電処理が実行される。まず最初に、現在の賞球払出状態と貸球払出状態とを記憶する（Ｓ１１０）。より具体的には、この払出制御基板Ｈのレジスタ、スタックポインタの情報と、停電情報とをＲＡＭ１３に記憶する処理を実行する。次に、この払出制御基板Ｈによって制御されている各装置の制御信号をクリアする（Ｓ１２０）。より具体的には、賞球モーターおよび貸球モーターを停止し、枠用外部情報の出力を停止する。
【００３７】
その後、通信中のコマンド処理を実行すると共に（Ｓ１３０）、賞球払出個数の監視と（Ｓ１４０）、貸球払出個数の監視と（Ｓ１５０）を実行する。そして、監視終了条件が満たされるまでこれらＳ１４０およびＳ１５０の処理を実行し（Ｓ１６０：ＮＯ）、監視終了条件が満たされたら（Ｓ１６０：ＹＥＳ）、ＲＡＭアクセスを禁止し（Ｓ１７０）、電源断を待つ状態に移行する。なお、賞球払出個数および貸球払出個数の監視は、本実施の形態では、払出途中の遊技球をカウントするため、停電発生後約２００ｍｓｅｃ間行うこととしている。
【００３８】
次に、復電処理について説明する。この復電処理は、停電から復帰した場合、主制御基板Ｃおよび払出制御基板Ｈにおいて実行される。以下に、電源投入から復電処理にいたるまでの処理フローおよび両基板における復電処理を述べる。
【００３９】
電源投入から復電処理にいたるまでの処理フローは、図５に記載した通りである。即ち、電源投入が行われると、各基板においては、まず、内蔵レジスタの設定が行われる（Ｓ２１０）。こうしてＲＡＭアクセスを許可する。続いて、ＲＡＭ消去信号の読み込みが実行される（Ｓ２２０）。なお、ＲＡＭ消去信号は、クリアスイッチＳＷ１を押下することにより発生する信号である。そして、ＲＡＭ消去信号がオンになっているか否かを判断する（Ｓ２３０）。ＲＡＭ消去信号がオン状態の場合には（Ｓ２３０：ＹＥＳ）、ＲＡＭ消去を実行するため初期化処理（Ｓ２４０）へと進んでＲＡＭの初期化を実行する。一方、ＲＡＭ消去信号がオンではない場合には（Ｓ２３０：ＮＯ）、ＲＡＭ異常が発生しているか否かを判断する（Ｓ２５０）。そして、ＲＡＭ異常が発生している場合には（Ｓ２５０：ＹＥＳ）、同じく初期化処理（Ｓ２４０）へと進んでＲＡＭの初期化を実行する。一方、ＲＡＭ異常も起こっていない場合には（Ｓ２５０：ＮＯ）、停電情報がオンになっているか否かを判断する（Ｓ２６０）。ここで、停電情報がオンになっていると判断された場合には（Ｓ２６０：ＹＥＳ）、復電処理（Ｓ２７０）へと進み、後述する復電処理を実行した後に、通常処理（Ｓ２８０）へと進んで、停電発生時の状態から遊技を再開する。一方、停電情報がオンではないと判断された場合は（Ｓ２６０：ＮＯ）、そのまま通常処理（Ｓ２８０）へと進む。なお、この場合、直接Ｓ２８０へ進むのではなく、Ｓ２４０へ進んで初期化処理を実行してからＳ２８０へ進む様に構成しても構わない。
【００４０】
次に、主制御基板Ｃが実行する復電処理について、図６のフローチャートに従って説明する。この主制御基板Ｃによる復電処理では、まず、スタックポインタを復帰させ（Ｓ３１０）、停電情報をクリアした後（Ｓ３２０）、各装置の復帰処理を実行する（Ｓ３３０〜Ｓ３９０）。具体的には、まず、普通図柄表示装置を復帰させる（Ｓ３３０）。続いて、特別図柄表示装置を復帰させる（Ｓ３４０）。その後、遊技状態（低確率または高確率）のコマンドをランプ制御基板Ｌに対して送信してランプ制御装置を復帰させる（Ｓ３５０）。また、タンク球状態コマンドと下皿状態コマンドを払出制御基板Ｈに送信して払出許可を実行する（Ｓ３６０）。そして、賞球払出装置を停電前の状態に復帰させる（Ｓ３７０）。その後、ＩＮＴ割込を設定し（Ｓ３８０）、レジスタを復帰させることで遊技状態の復帰を実行する（Ｓ３９０）。こうして各装置の復帰が完了したら通常処理に進み、停電発生時の状態から遊技を再開させる。
【００４１】
次に、払出制御基板Ｈが実行する復電処理について、図７のフローチャートに従って説明する。この払出制御基板Ｈによる復電処理では、まず、スタックポインタを復帰させ（Ｓ４１０）、停電情報をクリアした後（Ｓ４２０）、主制御基板Ｃから払出許可通知が送信されてくるのを待つ（Ｓ４３０，Ｓ４４０）。そして、払出許可通知に対応するコマンドを受信したら（Ｓ４４０：ＹＥＳ）、レジスタを復帰させて賞球払出状態と貸球払出状態を停電前の状態に復帰させる（Ｓ４５０）。こうして停電からの復電処理が完了したら、通常処理に移行し、停電発生時の状態から遊技球の払い出しを再開する。
【００４２】
次に、本実施の形態の特徴である主制御基板Ｃの主要な回路構成について説明する。図８に示す様に、主制御基板Ｃには、ＣＲフィルタ３１，３２と、モノステーブルマルチバイブレータ３３と、リセット信号作成回路３４と、電源監視回路３５と、強制リセット回路３６と、リセット合成回路３７と、ＣＰＵ１１とが備えられている。
【００４３】
ＣＲフィルタ３１は、電源基板Ｖからのリセット信号のノイズを除去するための回路である。同じく、ＣＲフィルタ３２は、電源基板Ｖからの停電信号のノイズを除去するための回路である。ＣＲフィルタ３１によりノイズを除去されたリセット信号は、後述するモノステーブルバイブレータ３３及び強制リセット回路３６に入力される様になっている。また、ＣＲフィルタ３２によりノイズを除去された停電信号は、後述する強制リセット回路３６及びＣＰＵ１１に入力される様になっている。
【００４４】
モノステーブルマルチバイブレータ３３は、払出制御基板Ｈよりも主制御基板Ｃのリセットを遅らせるための回路である。このモノステーブルマルチバイブレータ３３により、本実施の形態では、主制御基板Ｃは払出制御基板Ｈよりも約２５０ｍｓｅｃ〜３５０ｍｓｅｃの間、リセットのタイミングが遅らされる様に構成されている。このモノステーブルマルチバイブレータ３３から出力されるリセット信号は、次に説明するリセット信号作成回路３４に入力される様になっている。
【００４５】
リセット信号作成回路３４は、モノステーブルマルチバイブレータ３３の出力と電源監視回路３５の出力とにより、リセット信号の幅を約１．３μｓｅｃにする回路である。このリセット信号作成回路３４からの出力信号は、後で説明するリセット合成回路３７に入力される様になっている。
【００４６】
電源監視回路３５は、電源＋５Ｖの監視を行い、電源基板Ｖからのリセット信号がなくても＋５Ｖが落ちることにより、ＣＰＵ１１のリセットを行うための回路である。この電源監視回路３５からの出力信号は、先に説明したリセット信号作成回路３４に入力される様になっている。
【００４７】
強制リセット回路３６は、電源基板Ｖからのリセット信号が立ち下がり、ＣＰＵ１１のユーザプログラムが開始するまでの間（ＣＰＵ１１にリセットをかけ、ＣＰＵ１１がセキュリティチェックを行っている間）に再度、停電信号が入った場合にＣＰＵ１１に強制的にリセットをかけるための回路である。より具体的には、Ｄタイプフリップフロップを使用し、電源基板リセット信号が立ち下がり、ユーザプログラムが始まるまで（ＣＰＵ１１の１回目のＸＭ１信号がユーザプログラムの開始タイミングである）の間に停電信号がＬＯＷになるとリセット信号を出力する。このリセット信号は、次に説明するリセット合成回路３７に入力される様になっている。
【００４８】
リセット合成回路３７は、リセット信号作成回路３４から出力されるリセット信号と、強制リセット回路３６から出力されるリセット信号とを合成してＣＰＵ１１に出力するための回路である。
【００４９】
この様な回路構成を採用したことにより、本実施の形態の主制御基板Ｃによれば、停電から電源が復旧してＣＰＵ１１がリセット及びセキュリティチェックを実行している間に再度停電が発生した様な場合には、停電信号がＣＲフィルタ３２を介して強制リセット回路３６へ入力される。そして、強制リセット回路３６により、リセット信号が出力され、これがリセット合成回路３７へと入力される。そして、リセット合成回路３７からリセット信号がＣＰＵ１１に入力され、ＣＰＵ１１にはリセットがかかる。この結果、停電から電源が復旧してＣＰＵ１１がリセット及びセキュリティチェックを実行している間に再度停電が発生した様な場合には、停電信号が発生している間は強制リセット回路３６によりＣＰＵ１１に対して強制的にリセットがかかるので、この再度の停電によってユーザプログラムを実行している最中にいきなり電源断になるといった不具合を有効に防止することができる。
【００５０】
この状態をタイミングチャートに示すと図９の様になる。この図９について説明すると、時刻Ｔ１において停電から電源が復旧し、続いて時刻Ｔ２において電源基板Ｖから主制御基板Ｃに対するリセット信号がＬＯＷからＨＩＧＨに変化すると、主制御基板Ｃにおいては、ＣＰＵ１１に対してリセットをかけるために主基板リセット信号が、時刻Ｔ３においてＬＯＷからＨＩＧＨに変化する。この結果、ＣＰＵ１１は、この主基板リセット信号の変化に対応して、時刻Ｔ３においてリセットがかかることになる。しかし、時刻Ｔ４において再び停電が発生すると、この停電信号の変化を強制リセット回路３６がとらえ、この時点でＣＰＵ１１に対して強制的にリセットをかける。この結果、時刻Ｔ４において、主基板リセット信号が再びＬＯＷに変化し、電源基板Ｖからリセット信号が出力されていなくてもＣＰＵ１１には強制的にリセットがかかることになる。そして、この強制リセット回路３６からのリセット状態は、その後も継続することになり、主基板リセット信号はＬＯＷの状態を続ける。この結果、主制御基板Ｃにおいては、電源復旧後に再び発生した停電をいち早くとらえ、ＣＰＵ１１をリセット状態としてユーザプログラムの実行を待機させる状態となる。従って、時刻Ｔ５において電源基板Ｖからのリセット信号がＬＯＷに変化したときに、いきなりプログラム動作が中断されるといったことを有効に防止している。
【００５１】
なお、比較例として、強制リセット回路３６を備えていない場合の主基板リセット信号の変化を併記すると、図示の様に、電源復旧後に停電信号がＬＯＷになった時刻Ｔ４の時点では主基板リセット信号がＨＩＧＨのままとなり、電源基板Ｖからリセット信号が出力される時刻Ｔ５において、いきなりＬＯＷに変化することになる。主基板リセット信号がこの比較例の様な変化をする場合には、電源復旧後の再度の停電により、ＣＰＵ１１のプログラム動作がいきなり中断されることになり、主制御基板Ｃにおける正常な動作終了状態を妨げることになる。
【００５２】
また、本実施の形態においては、電源監視回路３５により電源＋５Ｖを常時監視しており、電源電圧が＋５Ｖよりもある程度低下した場合には、リセット信号をリセット信号作成回路３４に対して出力する様にしたので、電源が立ち上がった状態において、電源コネクタを抜き差しした様な場合に、＋５Ｖの変動を捉えてＣＰＵ１１にリセットをかけることができる。この結果、ＣＰＵ１１が暴走してＲＡＭを破壊したりしない。よって、ＣＰＵ１１の暴走による異常動作を防止することができる。
【００５３】
以上、本発明の実施の形態について説明したが、本発明は上述した実施の形態に限られることなく、その要旨を逸脱しない範囲内において、さらに種々の態様にて実施することができる。
【００５４】
例えば、電源監視回路３５と強制リセット回路３６については、そのいずれか一方だけを備える様な構成とすることもできる。
【図面の簡単な説明】
【００５５】
【図１】実施の形態としてのパチンコ機の遊技盤の正面図である。
【図２】実施の形態としてのパチンコ機の制御系統のブロック図である。
【図３】実施の形態における主制御基板の停電処理の内容を示すフローチャートである。
【図４】実施の形態における払出制御基板の停電処理の内容を示すフローチャートである。
【図５】実施の形態における電源投入処理の内容を示すフローチャートである。
【図６】実施の形態における主制御基板の復電処理の内容を示すフローチャートである。
【図７】実施の形態における払出制御基板の復電処理の内容を示すフローチャートである。
【図８】実施の形態における主制御基板の回路構成を示すブロック図である。
【図９】実施の形態における主制御基板のウエイト処理の一例を示すタイミングチャートである。
【符号の説明】
【００５６】
１・・・遊技盤、２・・・入賞口、３・・・液晶ディスプレイ（ＬＣＤ）、４・・・図柄作動口（第１種始動口）、５・・・特定入賞口（大入賞口）、５ａ・・・Ｖゾーン、６・・・スピーカ、７・・・ランプ、８・・・バッファ、９・・・払出モータ、１０・・・発射モータ、１１・・・ＣＰＵ、１２・・・ＲＡＭ、１３・・・ＲＡＭ、２０・・・停電監視回路、２１・・・停電信号、２２・・・リセット信号、３１，３２・・・ＣＲフィルタ、３３・・・モノステーブルマルチバイブレータ、３４・・・リセット信号作成回路、３５・・・電源監視回路、３６・・・強制リセット回路、３７・・・リセット合成回路、Ｂ・・・発射制御基板、Ｃ・・・主制御基板、Ｄ・・・表示用制御基板、Ｈ・・・払出制御基板、Ｌ・・・ランプ制御基板、Ｐ・・・パチンコ機、Ｓ・・・効果音制御基板、ＳＷ・・・各種スイッチ、ＳＷ１・・・クリアスイッチ、Ｖ・・・電源基板。
【図１】
2007236980.tif 000003
【図２】
2007236980.tif 000004
【図３】
2007236980.tif 000005
【図４】
2007236980.tif 000006
【図５】
2007236980.tif 000007
【図６】
2007236980.tif 000008
【図７】
2007236980.tif 000009
【図８】
2007236980.tif 000010
【図９】
2007236980.tif 000011
【手続補正書】
【提出日】平成19年6月25日(2007.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、
主制御基板に、電源投入直後に停電が発生した場合には電源基板からのリセット信号の有無に関わらず当該主制御基板のＣＰＵのリセットを行うための回路を備えていることを特徴とする遊技機。
【請求項２】
停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、
主制御基板に、電源基板からの停電信号を監視し、プログラム動作に入る前の場合、該停電信号が停電発生時の信号に変化した場合には、当該主制御基板のＣＰＵに対して強制的にリセットをかける強制リセット回路を備えていることを特徴とする遊技機。
【請求項３】
停電が発生した場合に、停電発生時の遊技状態及び遊技球の払い出し状態を記憶しておく処理を含む停電処理を実行する遊技機であって、
主制御基板に、電源基板の電源電圧を監視して、電源基板からの電源リセット信号がなくても電源電圧が所定値以下になった場合には当該主制御基板のＣＰＵのリセットを行う電源監視回路を備えていることを特徴とする遊技機。