(57)【要約】【課題】  短絡が発生することを抑制しつつ等価直列インダクタンスの低減を図ることができるとともに、複数の回路に接続することが可能な積層コンデンサを提供する。【解決手段】  積層コンデンサＣ１は、誘電体層１１〜１５と内部電極層２０、３０、４０、５０とが交互に積層された積層体１０と、積層体１０の対向する側面１０ａ、１０ｂにそれぞれ形成された端子電極１〜８とを備える。各内部電極層は、積層体１０の積層方向に直交し且つ側面１０ａ、１０ｂに平行な方向に並ぶ複数の内部電極複２１〜２４、３１〜３４、４１〜４４、５１〜５４を含む。同一の内部電極層に含まれる複数の内部電極は、同一の側面１０ａ（又は１０ｂ）に形成された異なる端子電極１〜４（又は５〜８）にそれぞれ電気的に接続される。また、同一の内部電極層に含まれる複数の内部電極間の間隔は、２０μｍ以上２００μｍ以下である。【選択図】  図２
2007242801.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、当該積層体の互いに対向する２つの側面それぞれに形成された複数の端子電極と、を備え、
前記複数の端子電極は、前記２つの側面の対向方向で対向するように、前記２つの側面それぞれに形成されており、
前記各内部電極層は、前記積層体の積層方向に直交し且つ前記２つの側面に平行な方向を配列方向として並ぶ複数の内部電極を含み、
前記誘電体層を間に挟んで積層方向で隣り合う前記内部電極層それぞれに含まれる前記複数の内部電極は、当該誘電体層を介して積層方向でそれぞれ対向するように位置し、
前記誘電体層を間に挟んで積層方向で対向する前記内部電極は、前記２つの側面の対向方向で対向する前記端子電極にそれぞれ電気的に接続され、
同一の前記内部電極層に含まれる前記複数の内部電極は、前記２つの側面のうち同一の前記側面に形成された互いに異なる前記端子電極にそれぞれ電気的に接続され、
同一の前記内部電極層に含まれ、前記配列方向で隣り合う前記内部電極間の間隔は、２０μｍ以上２００μｍ以下であることを特徴とする積層コンデンサ。
【請求項２】
複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、当該積層体の互いに対向する２つの側面それぞれに形成された複数の端子電極と、を備え、
前記複数の端子電極は、前記２つの側面の対向方向で対向するように、前記２つの側面それぞれに形成されており、
前記各内部電極層は、前記積層体の積層方向に直交し且つ前記２つの側面に平行な方向を配列方向として並ぶ複数の内部電極を含み、
前記誘電体層を間に挟んで積層方向で隣り合う前記内部電極層それぞれに含まれる前記複数の内部電極は、当該誘電体層を介して積層方向でそれぞれ対向するように位置し、
前記誘電体層を間に挟んで積層方向で対向する前記内部電極は、前記２つの側面の対向方向で対向する前記端子電極にそれぞれ電気的に接続され、
同一の前記内部電極層に含まれ、前記配列方向で隣り合う前記内部電極は、異なる前記側面に形成された前記端子電極に電気的に接続され、
同一の前記内部電極層に含まれ、前記配列方向で隣り合う前記内部電極間の間隔は、２０μｍ以上２００μｍ以下であることを特徴とする積層コンデンサ。
【請求項３】
請求項１又は２記載の積層コンデンサを複数のランド電極が形成された回路基板に実装する実装構造であって、
同一の前記側面上に隣り合って位置する前記端子電極同士は、極性の異なるランド電極に接続され、
前記２つの側面の対向方向で対向する前記端子電極同士は極性の異なるランド電極に接続されることを特徴とする積層コンデンサの実装構造。
【請求項４】
前記回路基板に形成された前記複数のランド電極が、複数の異なる回路に属することを特徴とする請求項３記載の積層コンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサ及びその実装構造に関する。
【背景技術】
【０００２】
デジタル電子機器に搭載されている中央処理装置（ＣＰＵ）に供給用の電源においては低電圧化が進む一方で負荷電流は増大している。従って、負荷電流の急激な変化に対して電源電圧の変動を許容値内に抑えることが非常に困難になったため、デカップリングコンデンサと呼ばれる積層コンデンサが電源に接続されるようになった。そして、負荷電流の過渡的な変動時にこの積層コンデンサからＣＰＵに電流を供給して、電源電圧の変動を抑えるようにしている。
【０００３】
近年、ＣＰＵの動作周波数の更なる高周波数化に伴って、負荷電流は高速でより大きなものとなっており、デカップリングコンデンサに用いられる積層コンデンサには、等価直列インダクタンス（ＥＳＬ）を低減したいという要求がある。こうした要求に応えるため、特許文献１には、複数の端子電極を隣り合う端子電極の極性が逆になるように配置して発生する磁場を相殺させ、等価直列インダクタンスの低減を図る積層コンデンサが開示されている。
【特許文献１】特開２０００−２０８３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載の積層コンデンサは１つの容量成分しか持てず、複数の回路に接続することができない。そのため、複数回路に対してコンデンサを実装するには、積層コンデンサを複数用意しなければならず、実装コストを十分に抑制することができない。
【０００５】
本発明は、上記問題点を解消するためになされたものであり、短絡が発生することを抑制しつつ等価直列インダクタンスの低減を図ることができるとともに、複数の回路に接続することが可能な積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
ところで、本発明者は、複数の回路に接続可能であって且つ等価直列インダクタンスの低減を図ることが可能な積層コンデンサについて鋭意検討を行った結果、複数の内部電極を含む内部電極層と誘電体層とを交互に積層した積層体と複数の端子電極とを備え、同一の内部電極層に含まれる複数の内部電極間の間隔を小さくし、隣り合う内部電極を流れる電流同士で磁界を相殺させることで等価直列インダクタンスを低減することができる、という事実を見出すに至った。この事実に対し、さらなる研究を重ねたところ、所定の間隔以下では内部電極間で短絡が発生し静電容量を低下させてしまうという問題が発生することを新たに見出すに至った。
【０００７】
そこで、本発明者は、複数の内部電極を含む内部電極層と誘電体層とを交互に積層した積層体を備える積層コンデンサにおいて、同一の内部電極層に含まれる内部電極間の間隔を所定の値にすることによって、複数の回路に接続可能であって且つ等価直列インダクタンスを十分に低減でき、さらに短絡が発生することを抑制することもできる積層コンデンサについて思い至った。
【０００８】
このような検討結果を踏まえ、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、当該積層体の互いに対向する２つの側面それぞれに形成された複数の端子電極と、を備え、複数の端子電極は、２つの側面の対向方向で対向するように、２つの側面それぞれに形成されており、各内部電極層は、積層体の積層方向に直交し且つ２つの側面に平行な方向を配列方向として並ぶ複数の内部電極を含み、誘電体層を間に挟んで積層方向で隣り合う内部電極層それぞれに含まれる複数の内部電極は、当該誘電体層を介して積層方向でそれぞれ対向するように位置し、誘電体層を間に挟んで積層方向で対向する内部電極は、２つの側面の対向方向で対向する端子電極にそれぞれ電気的に接続され、同一の内部電極層に含まれる複数の内部電極は、２つの側面のうち同一の側面に形成された互いに異なる端子電極にそれぞれ電気的に接続され、同一の内部電極層に含まれ、配列方向で隣り合う内部電極間の間隔は、２０μｍ以上２００μｍ以下であることを特徴とする。
【０００９】
また、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、当該積層体の互いに対向する２つの側面それぞれに形成された複数の端子電極と、を備え、複数の端子電極は、２つの側面の対向方向で対向するように、２つの側面それぞれに形成されており、各内部電極層は、積層体の積層方向に直交し且つ２つの側面に平行な方向を配列方向として並ぶ複数の内部電極を含み、誘電体層を間に挟んで積層方向で隣り合う内部電極層それぞれに含まれる複数の内部電極は、当該誘電体層を介して積層方向でそれぞれ対向するように位置し、誘電体層を間に挟んで積層方向で対向する内部電極は、２つの側面の対向方向で対向する端子電極にそれぞれ電気的に接続され、同一の内部電極層に含まれ、配列方向で隣り合う内部電極は、異なる側面に形成された端子電極に電気的に接続され、同一の内部電極層に含まれ、配列方向で隣り合う内部電極間の間隔は、２０μｍ以上２００μｍ以下であることを特徴とする。
【００１０】
これらの積層コンデンサが備える積層体は、複数の内部電極を含む内部電極層が誘電体層と交互に積層され、積層方向に隣り合う内部電極層に含まれる複数の内部電極は誘電体層を介して対向している。各内部電極は異なる端子電極に接続されている。そのため、これらの積層コンデンサは複数の独立したコンデンサを有することができ、これらの独立したコンデンサを異なる回路に接続することができる。これにより、これらの積層コンデンサでは、複数回路に実装する際のコストを低減することが可能となる。また、これらの積層コンデンサは、同一の内部電極層に含まれる複数の内部電極において、互いに隣り合う内部電極を流れる電流の向きが逆になるように基板等に接続することが可能である。さらに、内部電極同士の間隔は２００μｍ以下である。そのため、複数の内部電極を流れる電流に起因して発生する磁界が相殺され、これらの積層コンデンサでは等価直列インダクタンスが低減される。また、これらの積層コンデンサでは、内部電極の間隔が２０μｍ以上である。そのため、内部電極間において短絡が発生することが抑制され、静電容量の低下が抑制される。
【００１１】
本発明による積層コンデンサの実装構造は、上記の積層コンデンサを複数のランド電極が形成された回路基板に実装する実装構造であって、同一の側面上に隣り合って位置する端子電極同士は、極性の異なるランド電極に接続され、２つの側面の対向方向で対向する端子電極同士は極性の異なるランド電極に接続されることを特徴とする。
【００１２】
これらの積層コンデンサを上記したように基板に実装すると、同一の内部電極層に含まれる複数の内部電極を流れる電流に起因して発生する磁界が相殺される。そのため、上記の実装構造によれば、積層コンデンサの等価直列インダクタンスを低減することが可能となる。また、上記の実装構造によれば、回路基板が複数のランド電極を有するため、積層コンデンサを複数の回路に接続することが可能である。
【００１３】
回路基板に形成された複数のランド電極が、複数の異なる回路に属していてもよい。この場合、積層コンデンサは複数の回路に接続される。
【発明の効果】
【００１４】
本発明によれば、短絡が発生することを抑制しつつ等価直列インダクタンスの低減を図ることができるとともに、複数の回路に接続することが可能な積層コンデンサを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本実施形態に係る積層コンデンサは、本発明に係る積層コンデンサの実装構造を含んで記載されている。
【００１６】
（第１実施形態）
図１及び図２を参照して、第１実施形態に係る積層コンデンサについて説明する。図１は、第１実施形態に係る積層コンデンサの斜視図である。図２は、第１実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【００１７】
積層コンデンサＣ１は、図１に示すように、略直方体形状をした積層体１０と、積層体１０に形成された複数（本実施形態では、８つ）の端子電極１〜８とを備える。複数の端子電極１〜８のうち半分の端子電極１〜４は、積層体１０の積層方向に平行であって、積層体１０の長手方向に伸びる側面１０ａ上に形成されている。残り半分の端子電極５〜８は、側面１０ａと対向する積層体１０の側面１０ｂ上に形成されている。
【００１８】
４つの端子電極１〜４と残り４つの端子電極５〜８とは、側面１０ａと側面１０ｂとが対向する方向で、それぞれ互いに対向するように配置される。
【００１９】
積層体１０は、図２に示されるように、複数（本実施形態では、５層）の誘電体層１１〜１５と、複数（本実施形態では、４層）の内部電極層２０、３０、４０、５０とが交互に積層されることにより構成される。実際の積層コンデンサＣ１では、誘電体層１１〜１５の間の境界が視認できない程度に一体化されている。
【００２０】
各内部電極層２０、３０、４０、５０は、図２に示されるように、複数（本実施形態では、各４つ）の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４を含む。各内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、後述する積層体１０の積層方向に直交し且つ２つの側面１０ａ、１０ｂに平行な方向を配列方向として並んで配置される。
【００２１】
各内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、側面１０ａと側面１０ｂとの対向方向をそれぞれ長手方向とする矩形状を呈する。各内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、積層体１０における誘電体層１１〜１５の積層方向（以下、単に「積層方向」と称する。）に平行な積層体１０の側面１０ａ、１０ｂから所定の間隔を有した位置にそれぞれ形成されている。
【００２２】
誘電体層を間に挟んで積層方向で隣り合う内部電極層それぞれに含まれる複数の内部電極は、当該誘電体層を介して積層方向で対向するように位置する。すなわち、誘電体層１２を間に挟んで隣り合う内部電極層２０、３０それぞれに含まれる複数の内部電極２１〜２４と内部電極３１〜３４とは、誘電体層１２を介して積層方向で対向するように位置する。誘電体層１３を間に挟んで隣り合う内部電極層３０、４０それぞれに含まれる複数の内部電極３１〜３４と内部電極４１〜４４とは、誘電体層１３を介して積層方向で対向するように位置する。誘電体層１４を間に挟んで隣り合う内部電極層４０、５０それぞれに含まれる複数の内部電極４１〜４４と内部電極５１〜５４とは、誘電体層１４を介して積層方向で対向するように位置する。したがって、複数の内部電極層に含まれる複数の内部電極は、積層方向で見て、略重なるように位置している。
【００２３】
また、誘電体層を間に挟んで積層方向で対向する内部電極は、２つの側面の対向方向で互いに対向する端子電極にそれぞれ電気的に接続される。すなわち、誘電体層１２を間に挟んで積層方向で対向する内部電極２１、３１、誘電体層１３を間に挟んで積層方向で対向する内部電極３１、４１、及び誘電体層１４を間に挟んで積層方向で対向する内部電極４１、５１はそれぞれ、端子電極１、５に電気的に接続される。誘電体層１２を間に挟んで積層方向で対向する内部電極２２、３２、誘電体層１３を間に挟んで積層方向で対向する内部電極３２、４２、及び誘電体層１４を間に挟んで積層方向で対向する内部電極４２、５２はそれぞれ、端子電極２、６に電気的に接続される。誘電体層１２を間に挟んで積層方向で対向する内部電極２３、３３、誘電体層１３を間に挟んで積層方向で対向する内部電極３３、４３、及び誘電体層１４を間に挟んで積層方向で対向する内部電極４３、５３はそれぞれ、端子電極３、７に電気的に接続される。誘電体層１２を間に挟んで積層方向で対向する内部電極２４、３４、誘電体層１３を間に挟んで積層方向で対向する内部電極３４、４４、及び誘電体層１４を間に挟んで積層方向で対向する内部電極４４、５４はそれぞれ、端子電極４、８に電気的に接続される。端子電極１、５、端子電極２、６、端子電極３、７、及び端子電極４、８はそれぞれ、側面１０ａ、１０ｂの対向方向で対向する。
【００２４】
同一の内部電極層に含まれる複数の内部電極は、２つの側面のうち同一の側面に形成された互いに異なる端子電極にそれぞれ電気的に接続される。すなわち、内部電極層２０に含まれる複数の内部電極２１〜２４は、側面１０ａに形成された端子電極１〜４に引き出し導体２５〜２８を介して電気的に接続される。内部電極層３０に含まれる複数の内部電極３１〜３４は、側面１０ｂに形成された端子電極５〜８に引き出し導体３５〜３８を介して電気的に接続される。内部電極層４０に含まれる複数の内部電極４１〜４４は、側面１０ａに形成された端子電極１〜４に引き出し導体４５〜４８を介して電気的に接続される。内部電極層５０に含まれる複数の内部電極５１〜５４は、側面１０ｂに形成された端子電極５〜８に引き出し導体５５〜５８を介して電気的に接続される。
【００２５】
このように、積層コンデンサＣ１では、積層方向に対向する複数の内部電極が交互に異なる端子電極に接続され、且つ、これらの複数の内部電極が配列方向に複数（本実施形態では、４つ）並び、それぞれ異なる端子電極に接続される。そのため、積層コンデンサＣ１は、４つの独立したコンデンサ、すなわち内部電極２１、３１、４１、５１によって形成されるコンデンサ、内部電極２２、３２、４２、５２によって形成されるコンデンサ、内部電極２３、３３、４３、５３によって形成されるコンデンサ、及び内部電極２４、３４、４４、５４によって形成されるコンデンサを含む。
【００２６】
内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４間の関係について、図３を参照しながら説明する。同一の内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４間の配列方向に沿った間隔は、２０μｍ以上２００μｍ以下、より好ましくは２０μｍ以上１００μｍ以下である。図３は内部電極層２０、３０に含まれる複数の内部電極２１〜２４、３１〜３４の関係を説明するための図である。
【００２７】
図３（ａ）に示されるように、内部電極層２０に含まれ、配列方向に沿って互いに隣り合う内部電極２１と内部電極２２とで、互いに隣り合う端部（辺）間の間隔をＤ２１とすると、（１）式が成り立つ。
２０μｍ≦Ｄ２１≦２００μｍ  ・・・（１）
【００２８】
また、配列方向に沿って互いに隣り合う２つの内部電極２２、２３において、互いに隣り合う端部（辺）間の間隔をＤ２２とすると、２０μｍ≦Ｄ２２≦２００μｍが成り立つ。配列方向に沿って互いに隣り合う２つの内部電極２３、２４において、互いに隣り合う端部（辺）間の間隔をＤ２３とすると、２０μｍ≦Ｄ２３≦２００μｍが成り立つ。
【００２９】
一方、図３（ｂ）に示されるように、内部電極層３０に含まれ、配列方向に沿って互いに隣り合う内部電極３１と内部電極３２とで、互いに隣り合う端部（辺）間の間隔をＤ３１とすると、（２）式が成り立つ。
２０μｍ≦Ｄ３１≦２００μｍ  ・・・（２）
【００３０】
また、配列方向に沿って互いに隣り合う２つの内部電極３２、３３において、互いに隣り合う端部（辺）間の間隔をＤ３２とすると、２０μｍ≦Ｄ３２≦２００μｍが成り立つ。配列方向に沿って互いに隣り合う２つの内部電極３３、３４において、互いに隣り合う端部（辺）間の間隔をＤ３３とすると、２０μｍ≦Ｄ３３≦２００μｍが成り立つ。
【００３１】
次に、積層コンデンサＣ１を回路基板に実装する実装構造を、図４を参照しながら説明する。図４は、積層コンデンサＣ１を複数のランド電極Ａ１〜Ａ４、Ｂ１〜Ｂ１が形成された回路基板Ｓに実装する実装構造を説明するための図である。
【００３２】
図４に示されるように、複数（本実施形態では、４つ）のランド電極Ａ１〜Ａ４と複数（本実施形態では、４つ）のランド電極Ｂ１〜Ｂ４とが回路基板Ｓに形成されている。ランド電極Ａ１〜Ａ４は同一の極性を有し、例えば正極の配線に接続される。ランド電極Ｂ１〜Ｂ４は同一の極性を有し、例えば負極の配線に接続される。ランド電極Ａ１〜Ａ４とランド電極Ｂ１〜Ｂ４とは互いに異なる極性を有する。
【００３３】
基板Ｓ上の所定方向に沿って、ランド電極Ａ１、Ｂ１、Ａ２、Ｂ２がこの順に並んで配置されている。基板Ｓ上のランド電極Ａ１、Ｂ１、Ａ２、Ｂ２が並ぶ方向と平行な方向に沿って、ランド電極Ｂ３、Ａ３、Ｂ４、Ａ４がこの順に並んで配置されている。このとき、基板Ｓ上のランド電極Ａ１、Ｂ１、Ａ２、Ｂ２が並ぶ方向と直交する方向で、ランド電極Ａ１とランド電極Ｂ３とが、ランド電極Ｂ１とランド電極Ａ３とが、ランド電極Ａ２とランド電極Ｂ４とが、ランド電極Ｂ２とランド電極Ａ４とが、それぞれ対向するように配置されている。
【００３４】
積層コンデンサＣ１を端子電極１、３、６、８がそれぞれランド電極Ａ１〜Ａ４に、端子電極２、４、５、７がそれぞれランド電極Ｂ１〜Ｂ４に接続するように、積層コンデンサＣ１は基板Ｓに実装される。したがって、積層体１０の側面１０ａ上に隣り合って位置する端子電極同士が極性の異なるランド電極に接続される。また、側面１０ａ、１０ｂの対向方向で対向する端子電極同士が極性の異なるランド電極に接続される。
【００３５】
すなわち、同一の内部電極層に含まれる複数の内部電極において、互いに隣り合う内部電極に接続される端子電極は互いに異なる極性のランド電極に接続される。また、誘電体層を介して積層方向に対向する内部電極に接続される端子電極は互いに異なる極性のランド電極に接続される。
【００３６】
図５及び図６に、積層コンデンサＣ１が実装された基板Ｓの等価回路図を示す。図５及び図６では、端子電極１、３、６、８がそれぞれ正極のランド電極Ａ１〜Ａ４に接続され、端子電極２、４、５、７がそれぞれ負極のランド電極Ｂ１〜Ｂ４に接続されている。図５は、積層コンデンサＣ１が１つのＬＳＩを含む１つの回路に接続された場合の等価回路図である。図６は、積層コンデンサＣ１がそれぞれ１つのＬＳＩを含む２つの回路に接続された場合の等価回路図である。図６に示した等価回路図では、端子電極１、２、５、６が１つの回路に接続され、端子電極３、４、７、８が異なる回路に接続されている。
【００３７】
積層コンデンサＣ１は、４つの独立したコンデンサ（静電容量成分）を含む。具体的には、端子電極１、５の間に内部電極２１、３１、４１、５１によってコンデンサ（静電容量成分）Ｃ１１が、端子電極２、６の間に内部電極２２、３２、４２、５２によってコンデンサ（静電容量成分）Ｃ１２が、端子電極３、７の間に内部電極２３、３３、４３、５３によってコンデンサ（静電容量成分）Ｃ１３が、及び端子電極４、８の間に内部電極２４、３４、４４、５４によってコンデンサ（静電容量成分）Ｃ１４が、それぞれ形成される。これらのコンデンサＣ１１〜Ｃ１４はすべて異なる端子電極を備え、すべて独立であるため、図５に示したようにすべて同一の回路に接続することも、あるいは図６に示したように複数の異なる回路に接続することもできる。このように、積層コンデンサＣ１によれば、複数の積層コンデンサを実装することなく複数回路にコンデンサを実装することが可能となり、複数の回路に接続する際のコストを低減することが可能となる。
【００３８】
積層コンデンサＣ１では、同一の内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４において、互いに隣り合う内部電極を流れる電流の向きが逆になるように基板等に接続することが可能である。すなわち、例えば図４に示したように基板に実装した場合（等価回路図が、例えば図５あるいは図６のようになるような場合）、内部電極層２０、４０において、内部電極２１、２３、４１、４３と内部電極２２、２４、４２、４４とでは極性が異なる上、これらはすべて同一側面１０ａに形成された端子電極１〜４に接続される。さらに、内部電極層３０、５０において、内部電極３１、３３、５１、５３と内部電極３２、３４、５２、５４とでは極性が異なる上、これらはすべて同一側面１０ｂに形成された端子電極５〜８に接続される。そのため、内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４では、互いに隣り合う内部電極を流れる電流の向きが逆向きになる。さらに、各内部電極層２０、３０、４０、５０では、内部電極同士の間隔が２００μｍ以下と非常に狭い。したがって、各内部電極層２０、３０、４０、５０では、複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４を流れる電流に起因して発生する磁界が相殺され、積層コンデンサＣ１では等価直列インダクタンスが低減される。
【００３９】
各内部電極層２０、３０、４０、５０における内部電極同士の間隔が１００μｍ以下である場合、等価直列インダクタンスはより一層低減される。
【００４０】
また、各内部電極層２０、３０、４０、５０において、内部電極同士の間隔は２０μｍ以上である。そのため、各内部電極層２０、３０、４０、５０における複数の内部電極間において短絡が発生することが抑制される。これにより、積層コンデンサＣ１では、短絡によって静電容量が低下することが抑制される。
【００４１】
ここで、第１実施形態に係る積層コンデンサを実施した例を以下の表１に示す。表１では、各内部電極層における複数の内部電極同士の間隔を２０μｍから２００μｍまでの間で変化させた場合の等価直列インダクタンス値（ＥＳＬ（ｐＨ））の変化を測定した実施例、及び各内部電極層における複数の内部電極同士の間隔を２５０μｍにした場合の等価直列インダクタンス値（ＥＳＬ（ｐＨ））を測定した比較例を示す。
【表１】
2007242801.tif 000003
【００４２】
実施例及び比較例のいずれの積層コンデンサも第１実施形態の積層コンデンサＣ１と同じ構成であって、厚さ方向から見た場合の積層コンデンサの外形寸法は約２．０ｍｍ×約１．２５ｍｍ、厚さは約０．８ｍｍ、積層コンデンサの静電容量は約０．１μＦ、各内部電極層に含まれる内部電極の数は４つ、誘電体層の積層数は２１層、内部電極層の積層数は２０層である。
【００４３】
実施例では、各内部電極層における複数の内部電極同士の間隔を２０μｍから２００μｍまでの間で変化させた場合の等価直列インダクタンス値（ＥＳＬ（ｐＨ））を示す。比較例では、各内部電極層における複数の内部電極同士の間隔を２５０μｍとした場合の等価直列インダクタンス値（ＥＳＬ（ｐＨ））を示す。
【００４４】
表１に示した通り、内部電極同士の間隔が２００μｍ以下の場合には等価直列インダクタンスは２００ｐＨ以下となる。内部電極同士の間隔が２５０μｍの場合には等価直列インダクタンスは２４０ｐＨを越えることが確認された。また、内部電極同士の間隔が１００μｍ以下の場合には等価直列インダクタンスは１００ｐＨ未満となり、等価直列インダクタンスが大きく低減されることが確認された。
【００４５】
積層コンデンサをデジタル電子機器搭載の中央処理装置（ＣＰＵ）に供給用の電源に接続する場合には特に、等価直列インダクタンスは約２００ｐＨより小さいことが好ましく、１００ｐＨであることがより一層好ましい。以下に、等価直列インダクタンスが約２００μＨとなることが好ましい理由を詳細に説明する。
【００４６】
図９は、ＭＰＵ（マイクロプロセッサ）８１に電力を供給するスイッチング電源（ＤＣ−ＤＣコンバータ）８０と、デカップリングコンデンサとして機能する積層コンデンサ８２との関係を示す等価回路図である。一般的に、コンデンサには残留インダクタンスと残留抵抗が存在する。図９に示す等価回路図では、積層コンデンサ８２は、静電容量成分８２Ａの他に残留インダクタンスである等価直列インダクタンス（ＥＳＬ）成分８２Ｂを含み、残留抵抗は省略する。近年、ＭＰＵ８１の動作周波数の更なる高周波数化に伴って、負荷電流は高速でより大きなものとなっている。そのため、ＭＰＵ８１に電力を供給するためのスイッチング電源８０においては高速応答化が求められており、急激な電流変動（ｄｉ／ｄｔ）に起因するＭＰＵ８１の電圧降下値Ｖｄを規定値内に収めることが要求されている。電圧降下値の許容値は動作電圧の５％以内である。近年ＭＰＵの動作電圧は低電圧化しており、約１．５Ｖ程度が一般的になっている。動作電圧１．５Ｖの場合、電圧降下値の許容値は１．５（Ｖ）×０．０５＝０．７５（Ｖ）となる。
【００４７】
一般的な電流変動（ｄｉ／ｄｔ）は１００Ａ／μｓｅｃ程度であるが、高速応答性が要求される電源では３５０Ａ／μｓｅｃ以上が求められている。電流の変動によって生じる電圧変動Ｖｄは、積層コンデンサ８２の等価直列インダクタンス（ＥＳＬ）成分８２Ｂの値と以下の式（３）で表される関係を満たす。
Ｖｄ＝ＥＳＬ×（ｄｉ／ｄｔ）  …（３）
【００４８】
したがって、動作電圧１．５Ｖ、電流変動３５０Ａ／μｓｅｃの場合、積層コンデンサに対して、ＥＳＬ＝Ｖｄ／（ｄｉ／ｄｔ）＝７５×１０−３／（３５０×１０６）＝２１４（ｐＨ）以下の等価直列インダクタンス（ＥＳＬ）値が要求されることがわかる。等価直列インダクタンス２１４ｐＨ以下を満たす積層コンデンサを製造する場合、製造時のばらつきを考えると２００ｐＨ以下となる積層コンデンサを目標にして製造することが好ましい。このことから、積層コンデンサをデジタル電子機器搭載の中央処理装置（ＣＰＵ）に供給用の電源に接続する場合には特に、等価直列インダクタンスは約２００ｐＨより小さいことが好ましく、１００ｐＨであることがより一層好ましいことが理解される。
【００４９】
以上のことから、本実施形態の有効性が確認された。
【００５０】
（第２実施形態）
図７を参照して、第２実施形態に係る積層コンデンサについて説明する。第２実施形態に係る積層コンデンサは、同一の内部電極層に含まれる複数の内部電極が端子電極と接続される一端が、隣り合う内部電極同士で長手方向の異なる側である点で第１実施形態に係る積層コンデンサＣ１と相違する。図７は、第２実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【００５１】
第２実施形態に係る積層コンデンサは、図示は省略するが、第１実施形態に係る積層コンデンサＣ１と同じく、積層体１０と、当該積層体１０に形成された端子電極１〜８とを備えている。
【００５２】
積層体１０は、図７に示されるように、複数（本実施形態では、５層）の誘電体層１１〜１５と、複数（本実施形態では、４層）の内部電極層２０、３０、４０、５０とが交互に積層されることにより構成される。
【００５３】
各内部電極層２０、３０、４０、５０は、図８に示されるように、複数（本実施形態では、各４つ）の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４を含む。各内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、積層体１０の積層方向に直交し且つ２つの側面１０ａ、１０ｂに平行な方向を配列方向として並んで配置される。各内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、側面１０ａと側面１０ｂとの対向方向をそれぞれ長手方向とする矩形状を呈する。
【００５４】
誘電体層１２〜１４を間に挟んで積層方向で隣り合う内部電極層２０、３０、４０、５０それぞれに含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、当該誘電体層１２〜１４を介して積層方向で対向するように位置する。
【００５５】
また、誘電体層１２〜１４を間に挟んで積層方向で対向する内部電極２０、３０、４０、５０は、２つの側面１０ａ、１０ｂの対向方向で互いに対向する端子電極１〜８にそれぞれ電気的に接続される。
【００５６】
同一の内部電極層２０、３０、４０、５０に含まれ、配列方向で隣り合う内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は、異なる側面１０ａ、１０ｂに形成された端子電極１〜８に電気的に接続される。すなわち、内部電極層２０に含まれ配列方向で隣り合う内部電極２１、２２、内部電極２２、２３、及び内部電極２３、２４はそれぞれ異なる側面１０ａ、１０ｂに形成された端子電極１、６、端子電極６、３、及び端子電極３、８に接続される。内部電極層４０に含まれ配列方向で隣り合う内部電極４１、４２、内部電極４２、４３、及び内部電極４３、４４はそれぞれ異なる側面１０ａ、１０ｂに形成された端子電極１、６、端子電極６、３、及び端子電極３、８に接続される。
【００５７】
一方、内部電極層３０に含まれ配列方向で隣り合う内部電極３１、３２、内部電極３２、３３、及び内部電極３３、３４はそれぞれ異なる側面１０ｂ、１０ａに形成された端子電極５、２、端子電極２、７、及び端子電極７、４に接続される。内部電極層５０に含まれ配列方向で隣り合う内部電極５１、５２、内部電極５２、５３、及び内部電極５３、５４はそれぞれ異なる側面１０ｂ、１０ａに形成された端子電極５、２、端子電極２、７、及び端子電極７、４に接続される。
【００５８】
このように、第２実施形態に係る積層コンデンサでは、積層方向に対向する複数の内部電極が交互に異なる端子電極に接続され、且つ、これらの複数の内部電極が配列方向に複数（本実施形態では、４つ）並び、それぞれ異なる端子電極に接続される。そのため、第２実施形態に係る積層コンデンサは、４つの独立したコンデンサ、すなわち内部電極２１、３１、４１、５１によって形成されるコンデンサ、内部電極２２、３２、４２、５２によって形成されるコンデンサ、内部電極２３、３３、４３、５３によって形成されるコンデンサ、及び内部電極２４、３４、４４、５４によって形成されるコンデンサを含む。
【００５９】
内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４間の関係について、図８を参照しながら説明する。同一の内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４間の配列方向に沿った間隔は、２０μｍ以上２００μｍ以下、より好ましくは２０μｍ以上１００μｍ以下である。図８は内部電極層２０、３０に含まれる複数の内部電極２１〜２４、３１〜３４の関係を説明するための図である。
【００６０】
図８（ａ）に示されるように、内部電極層２０に含まれ、配列方向に沿って互いに隣り合う２つの内部電極２１、２２それぞれの隣り合う端部（辺）間の間隔をＤ２１とすると、２０μｍ≦Ｄ２１≦２００μｍが成り立つ。互いに隣り合う２つの内部電極２２、２３それぞれの隣り合う端部間の間隔をＤ２２とすると、２０μｍ≦Ｄ２２≦２００μｍが成り立つ。互いに隣り合う２つの内部電極２３、２４それぞれの隣り合う端部間の間隔をＤ２３とすると、２０μｍ≦Ｄ２３≦２００μｍが成り立つ。
【００６１】
一方、図８（ｂ）に示されるように、内部電極層３０に含まれ、配列方向に沿って互いに隣り合う２つの内部電極３１、３２それぞれの隣り合う端部（辺）間の間隔をＤ３１とすると、２０μｍ≦Ｄ３１≦２００μｍが成り立つ。互いに隣り合う２つの内部電極３２、３３それぞれの隣り合う端部間の間隔をＤ３２とすると、２０μｍ≦Ｄ３２≦２００μｍが成り立つ。互いに隣り合う２つの内部電極３３、３４それぞれの隣り合う端部間の間隔をＤ３３とすると、２０μｍ≦Ｄ３３≦２００μｍが成り立つ。
【００６２】
第２実施形態に係る積層コンデンサを、図４に示した回路基板Ｓに実装することができる。この場合も、積層コンデンサＣ１同様、端子電極１、３、６、８がランド電極Ａ１〜Ａ４に接続され、端子電極２、４、５、７がランド電極Ｂ１〜Ｂ４に接続される。
【００６３】
第２実施形態に係る積層コンデンサの回路基板Ｓへの実装構造では、同一の内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４はすべて同じ極性のランド電極に接続される。すなわち、内部電極２１〜２４、４１〜４４はすべて、同一の極性に接続されるランド電極Ａ１〜Ａ４のいずれかに接続される。一方、内部電極３１〜３４、５１〜５４はすべて、同一の極性に接続されるランド電極Ｂ１〜Ｂ４のいずれかに接続される。
【００６４】
第２実施形態に係る積層コンデンサが実装された基板Ｓは、図５及び図６に示した等価回路図と同じ等価回路図に表されることができる。
【００６５】
第２実施形態に係る積層コンデンサは、４つの独立したコンデンサ（静電容量成分）を含む。これらのコンデンサはすべて異なる端子電極を備え、すべて独立であるため、図５に示したようにすべて同一の回路に接続することも、あるいは図６に示したように複数の異なる回路に接続することもできる。このように、第２実施形態に係る積層コンデンサによれば、複数の積層コンデンサを実装することなく複数回路にコンデンサを実装することが可能となり、複数の回路に接続する際のコストを低減することが可能となる。
【００６６】
第２実施形態に係る積層コンデンサでは、同一の内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４において、互いに隣り合う内部電極を流れる電流の向きが逆になるように基板等に接続することが可能である。すなわち、例えば図４に示したように接続した場合、各内部電極層２０、３０、４０、５０に含まれる複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４は同じ極性であるが、同一内部電極層の隣り合う内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４同士で接続される端子電極が形成されている側面が交互に異なる。そのため、内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４では、互いに隣り合う内部電極を流れる電流の向きが逆になる。さらに、各内部電極層２０、３０、４０、５０では、内部電極同士の間隔が２００μｍ以下と非常に狭い。したがって、各内部電極層２０、３０、４０、５０では、複数の内部電極２１〜２４、３１〜３４、４１〜４４、５１〜５４を流れる電流に起因して発生する磁界が相殺され、第２実施形態に係る積層コンデンサでは等価直列インダクタンスが低減される。
【００６７】
また、各内部電極層２０、３０、４０、５０における内部電極同士の間隔が１００μｍ以下である場合、等価直列インダクタンスはより一層低減される。
【００６８】
また、各内部電極層２０、３０、４０、５０において、内部電極同士の間隔は２０μｍ以上である。そのため、各内部電極層２０、３０、４０、５０における複数の内部電極間において短絡が発生することが抑制される。これにより、第２実施形態に係る積層コンデンサでは、短絡によって静電容量が低下することが抑制される。
【００６９】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、誘電体層１１〜１５の積層数及び内部電極層２０、３０、４０、５０の積層数は、上述した実施形態に記載された数に限られない。各内部電極層２０、３０、４０、５０それぞれに含まれる内部電極の数は、上述した実施形態に記載された数に限られず、例えば２つであっても、あるいは５つ以上であってもよい。各内部電極層２０、３０、４０、５０それぞれに含まれる内部電極の形状も、上述した実施形態に記載された形状に限られない。また、端子電極１〜８の数は、上述した実施形態に記載された数に限られない。
【図面の簡単な説明】
【００７０】
【図１】第１実施形態に係る積層コンデンサの斜視図である。
【図２】第１実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図３】内部電極層に含まれる複数の内部電極の関係を説明するための図である。
【図４】第１実施形態に係る積層コンデンサを回路基板に実装する実装構造を説明するための図である。
【図５】第１実施形態に係る積層コンデンサが回路基板に実装された場合の等価回路図である。
【図６】第１実施形態に係る積層コンデンサが回路基板に実装された場合の等価回路図である。
【図７】第２実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図８】内部電極層に含まれる複数の内部電極の関係を説明するための図である。
【図９】ＭＰＵに電力を供給するスイッチング電源と積層コンデンサとの関係を示す等価回路図である。
【符号の説明】
【００７１】
Ｃ１…積層コンデンサ、１〜８…端子電極、１０…積層体、１１〜１５…誘電体層、２０、３０、４０、５０…内部電極層、２１〜２４、３１〜３４、４１〜４４、５１〜５４…内部電極、２５〜２８、３５〜３８、４５〜４８、５５〜５８…引き出し導体、Ａ１〜Ａ４、Ｂ１〜Ｂ４…ランド電極、Ｓ…回路基板、８０…スイッチング電源、８１…ＭＰＵ、８２…積層コンデンサ、８２Ａ…静電容量成分、８２Ｂ…等価直列インダクタンス成分
【図１】
2007242801.tif 000004
【図２】
2007242801.tif 000005
【図３】
2007242801.tif 000006
【図４】
2007242801.tif 000007
【図５】
2007242801.tif 000008
【図６】
2007242801.tif 000009
【図７】
2007242801.tif 000010
【図８】
2007242801.tif 000011
【図９】
2007242801.tif 000012