(57)【要約】【課題】  変化の少ない表示と変化の多い表示とが混在する表示駆動に最適で、且つ、チップ面積の削減、消費電力やコストの低減が図れる表示駆動制御装置を提供する。【解決手段】  内部表示メモリ（２０）の記憶容量を駆動対象の表示パネル（１４０）の１画面分のデータ量よりも小さく構成するとともに、表示データの送り方として、外部から入力された表示データを一旦表示メモリ（２０）に蓄えた後に駆動回路（３７）へ送って駆動信号を出力する方式と、表示メモリ（２０）を介さずに直接駆動回路へ送って駆動信号を出力する方式との両方を可能とし、さらに、これら両方の方式を時分割で実行することを可能とする。【選択図】    図１
2007188096.tif 000002
【特許請求の範囲】
【請求項１】
表示画像データを記憶する表示メモリを備え、前記表示メモリから順次表示画像データを読み出して表示装置の駆動信号を生成し出力する表示駆動制御装置であって、
前記表示メモリの後段には、該表示メモリから読み出された画像データまたは外部から入力された画像データのいずれかを選択して伝達可能なデータ選択手段と、
抵抗分圧回路と該抵抗分圧回路で分割された電圧をインピーダンス変換して出力する複数のバッファアンプとからなり表示駆動信号の生成に必要な複数の階調電圧を生成する階調電圧生成回路と、
上記画像データの画素ビット数を設定するレジスタと、を備え、
上記階調電圧生成回路は上記画像データのビット数に応じて上記複数のバッファアンプをうちいくつかを非活性状態に遷移可能に構成されていることを特徴とする表示駆動制御装置。
【請求項２】
上記階調電圧生成回路は上記レジスタの設定値に応じて上記複数のバッファアンプをうち所定のものを非活性状態させることを特徴とする請求項１記載の表示駆動制御装置。
【請求項３】
上記階調電圧生成回路は上記レジスタの設定値に応じて上記複数のバッファアンプをうち所定のものを非活性状態させる際に、複数の階調電圧のうち少なくとも最大のものと最小のものを出力することを特徴とする請求項２記載の表示駆動制御装置。
【請求項４】
上記階調電圧生成回路により生成された電圧の中から上記データ選択手段により選択された画像データに応じた電圧を選択する階調選択回路と、
上記階調電圧生成回路の中の非活性状態にされるバッファアンプに対応して上記画像データのビットを変換して上記階調選択回路へ供給するビット変換回路と、を備えることを特徴とする請求項１記載の表示駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶パネルのような表示装置を駆動する表示駆動制御装置に適用して有用な技術に関し、例えば携帯電話機など小型の情報端末の表示パネルの表示駆動制御装置に利用して特に有用な技術に関する。
【背景技術】
【０００２】
近年、携帯電話機やＰＤＡ（パーソナル・デジタル・アシスタンツ）などの携帯用電子機器の表示装置としては、一般に複数の表示画素がマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられており、機器内部にはこの液晶パネルの表示制御を行なう半導体集積回路化された液晶表示制御装置（液晶コントローラ）や液晶パネルを駆動するドライバもしくはドライバを内蔵した液晶表示駆動制御装置（液晶コントローラドライバＩＣ）が搭載されている。
【０００３】
かかる携帯用電子機器に設けられている液晶パネルを表示駆動する液晶コントローラドライバＩＣは、携帯端末に搭載されるという性質上、チップ面積が小さく消費電力の低いものが求められる。従来、携帯電話機などの小型の液晶パネルを有するシステムに用いられる液晶コントローラドライバは、一般に、表示パネルの１画面分の表示データ量より大きな容量を有する表示メモリを内蔵し、表示データを一旦この表示メモリに蓄えた後、１水平ライン毎に読み出して階調電圧に変換し表示パネルへ出力するように構成されている。
【０００４】
なお、表示メモリを内蔵した液晶コントローラドライバに関する発明としては、例えば特許文献１に開示されている発明がある。
【特許文献１】特開平９−２８１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年、携帯電話機においては、その表示パネルの表示サイズや表示色の数などはますます増加する傾向にある。従って、液晶コントローラドライバをこれまでと同様の構造で液晶パネルに対応させると、内蔵される表示メモリの容量は膨大な量となるため、液晶コントローラドライバのチップ面積や消費電力は著しく増加し、またコストも高騰してしまう。
【０００６】
また、従来、ＰＤＡ（パーソナル・デジタル・アシスタンツ）などの携帯情報端末に設けられている液晶パネルは携帯電話機の液晶パネルよりも画面サイズが大きいので、液晶コントローラドライバに１画面分の表示画像データを記憶することができるような大容量の表示メモリを内蔵させることは困難であった。そのため、外付けのフレームバッファと呼ばれる外付けのメモリに画像データを格納しておいて、マイクロプロセッサがその都度フレームバッファから画像データを読み出して液晶コントローラドライバへ転送する方式が一般的であった。
【０００７】
この発明の目的は、表示サイズや色数が比較的大きな表示パネルの駆動を適宜に行うことが可能であり、且つ、チップ面積の削減、消費電力やコストの低減が図れる表示駆動制御装置を提供することにある。
【０００８】
この発明の他の目的は、ＰＤＡのような比較的サイズの大きな表示パネルを有する電子機器小型化に好適な表示駆動制御装置を提供することにある。
【０００９】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、内部表示メモリの容量を駆動対象の表示パネルの１画面分のデータ量よりも小さく構成するとともに、表示データの送り方として、外部から入力された表示データを一旦表示メモリに蓄えた後に出力ドライバ側に送って駆動信号を出力する方式と、表示メモリを介さずに直接出力ドライバ側に送って駆動信号を出力する方式との両方を可能とし、さらに、これら両方の方式を時分割で実行することを可能としたものである。
【００１１】
このような手段によれば、例えば、変化の少ない画像表示の際には表示メモリを使用し、動画のように変化の多い画像表示の際には表示メモリを介さずに表示データを転送するなど、表示内容に適した表示メモリの使い分けが可能となる。その結果、表示メモリの容量を必要以上に大きくする必要がなくなり、これを内蔵する液晶コントローラドライバＩＣのチップサイズを低減することができる。
【００１２】
また、本発明は、１画素のデータのビット数が異なる場合にもビット数に応じた表示駆動を行なえるように階調電圧生成回路を構成するとともに、表示データのビット変換回路等を設けたものである。これにより、１画素のデータのビット数が減ることにより表示可能な色数は減少するものの、フルカラー表示では１画面分の表示データを格納できない内部表示メモリに１画面分の表示データを格納するようなことが可能になる。また、このとき階調電圧生成回路を構成するバッファアンプのうち不要な電圧用のアンプの動作を停止させるようにする。これにより、消費電力を減らすことができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、表示パネルの表示サイズや色数が増加しても、表示メモリの容量を適宜小さくすることが出来るので、それにより、チップサイズやコストの削減ならびに消費電力の低減が図れるという効果がある。この効果は特に小型携帯型の電子機器に採用する場合に有用である。
【００１４】
また、変化の少ない表示と動画のように頻繁に変化する表示との両方が混在された表示を行う場合に、表示メモリを介した表示データの転送方式と、表示メモリを介さない転送方式の２種類の方式を表示内容に応じて使い分けることが可能であるので、それにより無駄な転送処理が省けて消費電力の低減を図れるという効果がある。また、上記効果に付随して透過表示を実現することが可能となるという効果がある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明の表示駆動制御装置の実施例である液晶コントローラドライバの概略構成を示すブロック図である。
この実施例の液晶コントローラドライバ１００は、特に制限されるものでないが、公知の半導体製造技術によって単結晶シリコンのような一つの半導体チップ上に形成される。
【００１６】
図１において、１０はチップ外部のベースバンドプロセッサ１１５やアプリケーションプロセッサ１１６のような装置と接続され信号の送受信を行う入力インターフェース、２０は表示データを格納するＳＲＡＭなどからなる表示ＲＡＭである。
【００１７】
入力インターフェース１０は、ベースバンドプロセッサ１１５やアプリケーションプロセッサ１１６から入力された表示データをラッチするライトデータラッチ回路１１や、各種コマンドや表示データの送り先を示すコードなどが設定されるコマンドレジスタ１２、表示ＲＡＭ２０の表示データに基づく画面上での表示の位置が設定されるアロケーションレジスタ１３などを有する。
【００１８】
１５は表示データの書込み先を選択する選択手段としてのセレクタ、２１は表示データが格納される表示ＲＡＭ２０の水平方向のデータ書込みアドレスを生成するＸアドレスカウンタ、２２は生成されたＸアドレスをデコードするＸアドレスデコーダ、２３は表示ＲＡＭ２０の垂直方向のデータ書込みアドレスを生成するＹアドレスカウンタ、２４はアロケーションレジスタ１３の設定値に基づき表示ＲＡＭ２０のデータ読出しタイミングを制御する表示アクセス制御回路、２５はこの表示アクセス制御回路の制御を受けてＹアドレスカウンタ２３からのアドレス値をシフトしたり間引いたりするアドレス制御回路、２６はこのＹアドレスをデコードするＹアドレスデコーダである。上記表示アクセス制御回路２４とアドレス制御回路２５とにより表示位置制御手段が構成されている。
【００１９】
さらに、３０はベースバンドプロセッサ１１５からの表示データの入力タイミングや表示ＲＡＭ２０からの表示データの出力タイミングなどを同期させるタイミング制御回路、３１は表示ＲＡＭ２０から読み出された表示データまたは入力インターフェース１０から直接送られた表示データのうち何れかのデータを選択するデータセレクタ、３２はデータセレクタ３１により選択されたデータをラッチ回路３３のどのアドレスへラッチするか選択するラッチアドレスセレクタ、３３および３４は液晶パネル１４０の１水平ライン分の表示データが保持される第１ラッチ回路および第２ラッチ回路、３６は表示データに応じて選択される階調電圧を生成する階調電圧生成回路、３５はラッチされた表示データに対応した階調電圧を選択する階調選択回路、３７は液晶パネル１４０の垂直電極（ＴＦＴ液晶パネルの場合はソース線もしくはデータ線と呼ばれる）を駆動する出力ドライバとしての駆動回路である。これらのうち、上記データセレクタ３１とラッチアドレスセレクタ３２とによりデータ供給手段が構成されている。
【００２０】
本実施例の液晶コントローラドライバ１００は、外部から入力された表示データまたは表示ＲＡＭ２０から読み出された表示データに基づいて液晶パネル１４０のデータ線駆動信号を１水平ライン分ずつ順次生成し出力するとともに、それに同期して、図示しないコモンドライバ（ＴＦＴ液晶パネルの場合はゲートドライバとも呼ばれる）が液晶パネル１４０のコモン線（ゲート線）を、例えば上端から下端に向かって順次選択していくことを繰り返すことで、画像の表示を行う。コモンドライバは、液晶コントローラドライバ１００と同一のチップ上に形成されていてもよいし、別個の半導体集積回路として構成されていてもよい。
【００２１】
この実施例の液晶コントローラドライバ１００においては、液晶パネル１４０を駆動するために用いられる表示データはベースバンドプロセッサ１１５から送られてくるが、この表示データを一旦表示ＲＡＭ２０に蓄えた後にラッチ回路３３に読み出す動作と、入力インターフェース１０から表示ＲＡＭ２０を介さずに直接ラッチ回路３３に転送する動作とが可能に構成されている。
【００２２】
表示データを表示ＲＡＭ２０に書き込むか、それともラッチ回路３３に供給するかの選択は、コマンドレジスタ１２の設定値に基づきセレクタ１５が切り換わることで行われる。また、コマンドレジスタ１２の設定はベースバンドプロセッサ１１５により行うことができる。表示ＲＡＭ２０への静止画像のような表示データの書込みはベースバンドプロセッサ１１５により行い、高速データ転送を必要とする動画像のような表示データのラッチ回路３３への転送はアプリケーションプロセッサ１１６により行うようにすることができる。
【００２３】
図２は、実施例の液晶コントローラドライバの表示メモリの容量と液晶パネルの表示領域との関係を説明する図である。
表示ＲＡＭ２０は、そのデータ容量が液晶パネル１４０の１画面分の表示データ量すなわち（全画素数×１画素当りのビット数）よりも少なく、例えば１画面の１／２のデータを記憶可能な容量を有するように構成されている。そのため、表示ＲＡＭ２０の各アドレスに対応づけられた表示領域は、図３に示すように、液晶パネル１４０の表示領域の一部の領域（以下、固定表示領域と称する）１４２とされる。
【００２４】
ただし、この表示ＲＡＭ２０に対応づけられる表示領域１４２は固定されたものではなく、アロケーションレジスタ１３の設定値により様々な配置を取ることが出来る。対応づけることのできる表示領域の形は、図２（ｂ）のように、矩形領域や横に長い長方形、縦に長い長方形の領域など種々に変形可能である。また、アロケーションレジスタ１３に複数のアドレスを設定可能にすることにより１つのまとまった領域や複数に分断された領域など、種々に設定可能である。
【００２５】
このような対応付けは、アロケーションレジスタ１３の設定値に基づき、液晶パネル１４０の水平ラインの表示データの読出しタイミングに合わせた表示ＲＡＭ２０のＹアドレスのデータの読み出しと云ったＹアドレス方向の制御と、その際に、ラッチ回路３３のどの位置に表示ＲＡＭ２０から読み出された表示データを格納するかと云ったＸアドレス方向の制御とにより実現される。前者の制御は表示アクセス制御回路２４とアドレス制御回路２５とにより行われ、後者の制御は表示アクセス制御回路２４とラッチアドレスセレクタ３２およびデータセレクタ３１により行われる。
【００２６】
本実施例では、上記表示ＲＡＭ２０の表示データに基づく表示（以下、固定表示と称する）と表示ＲＡＭ２０を介さない直接書込み表示とを混在して動作させることができるようにされている。この機能を利用して、図３の固定表示領域１４２の周りの領域に直接書込みにより転送した画像データを表示させることができる。
【００２７】
次に、固定表示と直接書込み表示が混在している場合の動作について、図４〜図６を参照しながら説明する。なお、本明細書で固定表示とは、常に固定されている表示のことではなく、あくまでも表示ＲＡＭ２０の表示データに基づく表示のことを意味している。
【００２８】
図４（ａ）〜（ｄ）は、上記固定表示領域１４２の一部に直接書込み表示が存在している場合の表示動作の説明図である。なお、表示ＲＡＭ２０の表示データに基づく表示を行なう固定表示領域１４２は、後述のように１画素を示すビット数を減らした場合には液晶パネル１４０全体に拡大させることができる。図４においては、固定表示領域１４２が液晶パネル１４０の画面全体である場合を表している。１画素が何ビットで構成されているかは、コントロールレジスタ１２内にビット数指定レジスタもしくは既にあるレジスタの空きフィールドにビット数指定フィールドを設けて、ベースバンドプロセッサ１１５等が予めそのレジスタを設定しておくことにより指定できるように構成することができる。
【００２９】
図４（ａ）,（ｂ）ではベースバンドプロセッサ１１５からの静止画データがドライバ内の表示ＲＡＭ２０に書き込まれ、そのデータが表示ＲＡＭ２０から読み出されて液晶パネル１４０に表示される様子を示している。図４（ｃ）,（ｄ）では、アプリケーションプロセッサ１１６から転送された直接書込みデータ（動画像データ）または既に表示ＲＡＭ２０に書き込まれている画像データのいずれかを、セレクタ３１で選択して液晶パネル１４０に表示する様子を示している。
【００３０】
かかる表示を行なう際には、アプリケーションプロセッサ１１６からタイミング制御回路３０へ水平方向（ライン方向）の表示有効期間を示すイネーブル信号ＥＮ（Ｈ）と垂直方向の表示有効期間を示すイネーブル信号ＥＮ（Ｖ）とが出力され、タイミング制御回路３０がこれらのイネーブル信号が有効レベル（ハイレベル）を示している間だけ表示アクセス制御回路２４を介してデータセレクタ３１をセレクタ１５側へ切り替えるとともに、ラッチ回路３３に対してデータの取り込みを許可する制御信号をラッチアドレスセレクタ回路３２へ出力して、ラッチ回路３３が許可された期間だけアプリケーションプロセッサ１１６からの直接表示データをラッチするように制御され、それ以外は表示ＲＡＭ２０から読み出された表示データをラッチするように制御される。
【００３１】
一方、図５および図６には、図３のように、固定表示領域１４２の外側に直接書込み表示が存在している場合の表示データの転送のタイミングが示されている。このうち、図５は図３の（Ａ）の範囲のように直接書込みのみの表示のときのラッチ回路３３，３４への表示データのラッチ動作を示すタイムチャート、図６は図３の（Ｂ）の範囲のように固定表示と直接書込み表示とが混在しているときのラッチ回路３３，３４への表示データのラッチ動作を示すタイムチャートである。図５，図６において、ラッチクロッφ1は外部から供給されるドットクロックDOTCLKに同期したクロック信号、ラッチクロックφ2は外部から供給される水平同期信号HSYNCに同期したクロック信号である。
【００３２】
図５に示すように、直接書込みのみの表示のときは、１水平期間中に表示パネルの１ライン分の表示データがラッチクロックφ1に同期して順次第１ラッチ回路３３に取り込まれ、第１ラッチ回路３３に格納された１水平ライン分の表示データは１水平期間毎に１個のラッチクロックφ2に同期して第２ラッチ回路３４に一度に移される。そして、第２ラッチ回路３４にラッチされた表示データが駆動回路３７へ転送されてセグメント駆動信号が生成されて出力される。ラッチクロックφ1，φ2はタイミング制御回路３０から供給される。
【００３３】
なお、図５の直接書込みのみ表示の場合には、コントロールレジスタ１２の設定値に基づいてセレクタ１５が外部からの表示データをセレクタ３１側へ伝達するように、またデータセレクタ３１が外部からの表示データを選択する側に切り替えがなされ、表示データはセレクタ１５および３１を介して順次ラッチ回路３３に書き込まれていく。
【００３４】
一方、図６に示すように直接書込み表示と固定表示とが混在する期間の場合には、先ず図５の場合と同様に表示タイミングに同期して外部から表示データが転送されてラッチ回路３３に書き込まれていくとともに、アロケーションレジスタ１３に設定された１水平ライン上の固定表示位置に来たときに、表示アクセス制御回路２４の制御によりデータセレクタ３１の選択パスが切り換えられて、内蔵ＲＡＭ２０の表示データがラッチ回路３３の固定表示位置に対応するアドレスにラッチされるようになっている。
【００３５】
なお、内蔵ＲＡＭ２０への表示データの書込みは、直接書込み表示が行われていない期間に行ったり、直接書込み表示が行われている期間であってもその垂直帰線期間内に行うことができる。
【００３６】
以上のように、この実施例の液晶コントローラドライバ１００によれば、表示ＲＡＭ２０の表示データを用いた固定表示と、表示ＲＡＭ２０を介さない直接書込み表示との両方を混在させた表示駆動が可能であるため、液晶パネル１４０の画面サイズすなわち１画面分の表示データ量が大きくなっても、表示ＲＡＭ２０の容量は適宜小さくすることが出来る。
【００３７】
図８には、実施例の液晶コントローラドライバ１００における表示ＲＡＭ２０内の表示データと液晶パネルの表示画面との対応付けのその他の例を示す。
表示ＲＡＭ２０と画面との対応付けの方法は、図２で示したように画面の一部を対応づけると云った方法だけでなく、液晶パネル１４０の１画素の階調数を下げることで、表示ＲＡＭ２０の表示データを液晶パネルの全画素に対応づけることも可能である。例えば、図７に示すように、液晶パネル１４０が１画素当たり１６（４ビット）階調の表示が可能であり、この１６階調表示を標準モードとしたときに、１画素当たり４（２ビット）階調で表示する低階調モードを設けることで、表示ＲＡＭ２０の容量が標準モードの１画面分の表示データ量の半分である場合にも、低階調モードに切り替えることにより表示ＲＡＭ２０に格納されている表示データを液晶パネル１４０の全画素に対応づけることが出来る。
【００３８】
但し、このような低階調モードを設ける場合には、表示ＲＡＭ２０から読み出した表示データをラッチ回路３３へ書き込む際に、４ビットのリードデータを上位２ビットと下位２ビットに分け、これらの２ビットを例えば各々下位２ビットがマスクされた隣接する２つの４ビットラッチの上位２ビットにそれぞれ書き込むようにして、４ビットデータの書込みから２ビットデータの書込みに切り換える構成が必要となる。
【００３９】
図７には、１画素が標準で４ビットの場合を示したが、同様にして１画素が１８ビットで構成されている表示データに基づく階調表示が可能な液晶パネルを駆動可能な前記実施例の液晶コントローラドライバにおいては、表示ＲＡＭ２０の１画素当たりのデータのビット数を変える事によって、例えば図８の(1)〜(5)のように表示パネル１４０の表示領域と表示ＲＡＭ２０内の表示データとの関係を変えることができる。
【００４０】
図８(1)は１画素が１８ビットで表される標準モード、図８(2)は１画素が１６ビットで表される準高階調モード、図８(3)は１画素が１２ビットで表される中間階調モード、図８(4)は１画素が８ビットで表される中間階調モード、図８(5)は１画素が３ビットで表される低階調モードである。図８(5)の低階調モードを選択することにより、図８(6)に示すように、表示ＲＡＭ２０に２画面分の画像データを記憶させることができる。図８より、1画素あたりの色数が少なくなるにしたがって、対応する表示領域が拡大することが分かる。
【００４１】
図９に、フルカラー表示を行う場合に液晶パネルの１画面の表示データの半分のデータを記憶可能な容量を有する表示ＲＡＭ２０の構成の仕方と該表示ＲＡＭ２０からラッチ回路１３０（図１では表示ＲＡＭ２０内にある）へのデータの読出し方法並びに１画素当たりの画像データのビット数が切り替わった場合のラッチ回路１３０へのデータの読出し方法を示す。
【００４２】
図９において、垂直期間に合わせたＲＡＭ構成とは、例えば垂直方向の画素数が３２０ドットで水平方向の画素数が２４０ドットで１画素あたり１６ビットすなわち約６万５千色のカラー表示が可能な液晶パネルに表示するデータを記憶する表示ＲＡＭ２０のメモリ行の数を液晶パネルの垂直方向の画素数に合わせて３２０本とすることを意味する。また、水平期間に合わせたＲＡＭ構成とは、同様に縦横３２０×２４０ドットの液晶パネルに表示するデータを記憶する表示ＲＡＭ２０のメモリ列の数を液晶パネルの水平方向の画素数に合わせて２４０本とすることを意味する。
【００４３】
一方、表示ＲＡＭ２０から読み出されたデータを保持するラッチ回路１３０は、いずれの場合にも液晶パネルの水平方向の全画素の画像データを保持可能な２４０×１６ビットであるとする。この場合、垂直期間に合わせたＲＡＭ構成では表示ＲＡＭ２０から読み出された表示データは、図９（Ａ）のように奇数行の１２０画素分をラッチ回路１３０の片側半分に格納し、偶数行の１２０画素分をラッチ回路の残りの半分に格納し、２４０画素揃ったところでデータセレクタ３１へ出力させるようにすればよい。
【００４４】
また、水平期間に合わせたＲＡＭ構成では表示ＲＡＭ２０から読み出された表示データは、図９（Ｂ）のように一行分（２４０画素）ごとにラッチ回路１３０に格納し、データセレクタ３１へ出力させるようにすればよい。
【００４５】
上記のような縦横３２０×２４０ドットで６万５千色のカラー表示が可能な液晶パネルを駆動可能な液晶コントローラドライバを用いて縦横３２０×２４０ドットで２５６色（８ビット階調）のカラー表示が可能な液晶パネルを駆動する場合、垂直期間に合わせたＲＡＭ構成では、表示ＲＡＭ２０の各行に液晶パネルの１ライン分の２４０画素×８ビット（ただし外部からの書き込みデータは１６ビット単位）の表示データが格納される。従って、この場合には、図９（Ｃ）のように表示ＲＡＭ２０から１行分ずつ表示データを読み出し、それをラッチ回路に一括保持させてからデータセレクタ３１へ出力させるようにすればよい。
【００４６】
また、水平期間に合わせたＲＡＭ構成では、表示ＲＡＭ２０の各行に液晶パネルの２ライン分の４８０画素×８ビットの表示データが格納される。従って、この場合には、図９（Ｄ）のように表示ＲＡＭ２０から読み出された一行分の表示データの半分（２４０画素）を第１ラッチ回路に格納し、その後それを第２ラッチへ転送して残りの半分のデータを第１ラッチ回路に読み出してから順次データセレクタ３１へ出力させるようにすればよい。
【００４７】
このように、液晶パネルのサイズと階調表示に必要な1画素当たりのビット数に応じて表示ＲＡＭ２０の構成とラッチ回路のビット長とを決定することにより、チップコストを最小にするような最適なレイアウトを選択できるようにすることができる。
【００４８】
次に、上記実施例の液晶コントローラドライバにおける階調電圧生成回路３６の構成例について、図１３を用いて説明する。
この実施例の階調電圧生成回路３６は、例えば図１３のように電源電圧端子Ｖｃｃ−Ｖｓｓ間に接続されたラダー抵抗３６１と、該ラダー抵抗３６１で抵抗分割された任意の電圧をインピーダンス変換して出力する複数のバッファアンプＢＦＦ０〜ＢＦＦ６３とからなり、最大６４段階の階調電圧Ｖ６３〜Ｖ０を生成して出力できるように構成されている。ラダー抵抗３６１は、使用する液晶パネルのγ特性を補正するような階調電圧Ｖ６３〜Ｖ０を発生することができるように抵抗比が設定、もしくはγ特性を補正するのに必要な階調電圧が取り出せるようにバッファアンプＢＦＦ０〜ＢＦＦ６３の入力端子が接続されるノードが決定されている。
【００４９】
また、この実施例の階調電圧生成回路３６には、コントロールレジスタ１２内のビット数指定レジスタに設定された画素ビット数をデコードするデコーダ３６２が設けられているとともに、バッファアンプＢＦＦ０〜ＢＦＦ６３にそれぞれ電源スイッチＳＷ０〜ＳＷ６３が設けられており、上記デコーダ３６２の出力により指定画素ビット数に応じてバッファアンプＢＦＦ０〜ＢＦＦ６３のうち有効化されるものを切り替えることができるように構成されている。すなわち、例えば指定画素ビット数が６ビットのときはすべてのアンプを活性化させ、指定画素ビット数が６ビットから５ビットになった場合には６４個のバッファアンプＢＦＦ０〜ＢＦＦ６３のうち半分の３２個をオフさせ、指定画素ビット数が４ビットになった場合には６４個のバッファアンプＢＦＦ０〜ＢＦＦ６３のうち３／４の４８個をオフさせることができる。これにより、階調電圧生成回路３６の消費電力を大幅に減らすことができる。
【００５０】
さらに、上記階調電圧生成回路３６は、例えば画素ビット数が５ビットに減ったときはバッファアンプＢＦＦ０〜ＢＦＦ６３を一つおきに有効化させ、画素ビット数が４ビットのときバッファアンプを３つおきに有効化させるというようにすることにより出力される電圧を間引くとともに、画素ビット数が減った場合にも最大階調電圧Ｖ６３と最小階調電圧Ｖ０は出力させるように構成されている。このようにＶ６３とＶ０を出力させることにより、背景色に白色または黒色のいずれを用いた場合にもコントラストが低下するおそれがなくなる。ただしこの場合には、最大階調電圧Ｖ６３と最小階調電圧Ｖ０のほぼ中間では間引きの間隔が他よりも少し広くなる。
【００５１】
一方、階調選択回路３５は、ＲＧＢそれぞれに対応して最大６ビットの画像データに基づいて前記階調電圧生成回路３６からの階調電圧Ｖ６３〜Ｖ０のいずれかを選択するセレクタ３５１，３５２，３５３から構成されている。さらに、この実施例では、第２ラッチ回路３４と階調選択回路３５との間に画素データのビットの並びを入れ替えることにより、上記のように生成する階調電圧を減らすのに応じて生成されなくなった電圧を選択させないようにするためのビット変換回路３９１，３９２，３９３が設けられている。
【００５２】
このビット変換回路３９１〜３９３は、１画素がＲＧＢそれぞれ６ビットで構成されている場合にはラッチ回路３４のデータをそのまま伝達し、１画素がＲＧＢそれぞれ５ビット（例えばＢ５，Ｂ４，Ｂ３，Ｂ２，Ｂ１）で構成されている場合には、無効である最下位ビットＢ０に最上位ビットＢ５を入れてＢ５，Ｂ４，Ｂ３，Ｂ２，Ｂ１，Ｂ５なるデータに変換する。
【００５３】
これにより、最大電圧Ｖ６３と最小電圧Ｖ０を出力しかつオフ状態になったバッファアンプの出力を選択させないようにすることができる。なお、本実施例では最大階調電圧Ｖ６３と最小階調電圧Ｖ０を出力させることによって、Ｖ６３とＶ０の中間で間引きの間隔が他よりも少し広くなっているが、Ｖ６３とＶ０の中間の階調電圧を間引かずに残しかつこの電圧が選択されるようにビット変換回路３９を構成するようにしてもよい。
【００５４】
また、本実施例では１画素がＲＧＢそれぞれ５ビットで構成されている場合のビットの入れ替え方法を説明したが、１画素がＲＧＢそれぞれ４ビットや３ビットで構成されている場合にも同様の考え方で、階調電圧Ｖ６３〜Ｖ０の中から所定の間隔でとびとびに電圧を選択するとともに、最大階調電圧Ｖ６３と最小階調電圧Ｖ０は出力させるようにＲＧＢコードのビット入れ替えを行うとよい。
【００５５】
また、ラダー抵抗３６１とバッファアンプＢＦＦ０〜ＢＦＦ６３との間にラダー抵抗３６１が抵抗分割された電圧を選択するセレクタを、またコントロールレジスタ１２内には液晶パネルのγ特性を設定するためのレジスタを設け、該レジスタの設定値に応じて各セレクタを切り替えて所望のレベルの電圧を出力させることにより、使用する液晶パネルに応じてそのγ特性を補正するような階調電圧を出力できるように構成しても良い。
【００５６】
さらに、実施例では階調電圧生成回路３６で６４段階の階調電圧Ｖ６３〜Ｖ０を生成しているが、６４段階の階調電圧を生成する代わりに３２段階の階調電圧Ｖ３１〜Ｖ０を生成させ、生成された３２段階の階調電圧Ｖ３１〜Ｖ０を用いて階調選択回路３５においていずれか隣接する２つの電圧（例えばＶ２１とＶ２２）を例えば２フレームのうち，１フレーム目にＶ２１，２フレーム目にＶ２２と交互に表示させることで、実効的に中間の電圧（Ｖ２１＋Ｖ２２）／２が液晶に印加されることにより、実質的に６４段階の階調表示を行うことも可能である。
【００５７】
次に、上記実施例の液晶コントローラドライバを応用したシステムについて説明する。図１０には、上記実施例の液晶コントローラドライバを採用した携帯電話システムの回路構成の一例を示す。
同図において、１００は前述の液晶コントローラドライバ、１１０は無線信号の送受信と無線信号およびベースバンド信号間の変換とを行う高周波用ＲＦユニット、１１５は音声信号や送受信信号に係る信号処理やシステム全体の制御等を行なうシステム制御装置としてのベースバンドプロセッサ、１１６はＭＰＥＧ方式等に従った動画処理等のマルチメディア処理機能や解像度調整機能、ジャバ高速処理機能等を有するアプリケーションプロセッサ、１１７は着信音出力や受話音声の信号処理を行う音声処理ユニット、１１８は住所録データなどユーザの設定データが格納される不揮発性メモリ、１１９は液晶パネルの１画面分の静止画データを格納するフレームバッファとして使用されたり動画再生時の表示データのバッファメモリなどとして使用されるＳＲＡＭ（Static Random Access Memory）で、これらの回路はプリント配線基板などからなるシステムボード１５０に搭載される。
【００５８】
ベースバンドプロセッサ１１５は、自己宛ての受信データを識別して音声データを取り出したり送信データを無線送信用のフォーマットに変換したりするＤＳＰ（Digital Signal Processor）１２１、ユーザの操作内容に基づくシステム制御や送受信データのデータ処理および表示制御などを行うＭＣＵ（マイクロコントローラユニット）１２０などからなる。アプリケーションプロセッサ１１６は、システム全体の性能に合わせて搭載されることがあるＬＳＩであり、ＭＰＥＧ（Moving Picture Experts Group）データの符号化・復号処理を行うコーデック回路１２３や、ジャバ言語の処理回路などからなる。また、これを省略したシステムも可能である。１４０は液晶コントローラドライバ１００によって表示駆動されるカラー液晶パネルであり、液晶コントローラドライバ１００として前記実施例の液晶コントローラドライバを使用したシステムでは、液晶パネル１４０として１画面の表示データ量が液晶コントローラドライバ内蔵の表示ＲＡＭ２０の容量よりも大きいサイズのものを使用して全画面表示を行なわせるようにすることができる。
【００５９】
なお、液晶コントローラドライバ１００と高周波用ＲＦユニット１１０とベースバンドプロセッサ１１５とアプリケーションプロセッサ１１６とメモリ１１８およびＳＲＡＭ１１９は、ボード上に形成されたシステムバスＳ−ＢＵＳにより互いにデータ転送可能に接続される。前記実施例の液晶コントローラドライバを使用したシステムでは、あまり表示が変化しない画像に関してはベースバンドプロセッサ１１５が液晶コントローラドライバ１００内の表示ＲＡＭ２０に画像データを書き込んでおくことにより、従来のように毎回メモリ１１９から画像データを読み出して液晶コントローラドライバ１００へ転送しなくても表示を行わせることが可能であり、これによってベースバンドプロセッサ１１５の負担を軽減することができる。
【００６０】
また、前記実施例の液晶コントローラドライバを使用したこの携帯電話システムは、液晶パネル１４０に通話相手の電話番号や名前などの固定表示の他、受信した動画データをデコーダ回路１２３で復号して一旦ＳＲＡＭ１１９に蓄えた後、表示タイミングに合わせてベースバンドプロセッサ１１５が該復号データを液晶コントローラドライバ１００に送ることで、内蔵の表示ＲＡＭ２０を介さない直接書込み表示により動画再生が可能である。
【００６１】
図１１には、図１０の携帯電話システムにおける液晶パネル１４０への表示画像の例を示す。
上記携帯電話システムによれば、図１１（ａ）に示すように、上記直接書込み表示による動画表示Ｖ１と、表示ＲＡＭ２０の表示データに基づく固定表示Ｖ２、Ｖ３とを混在して表示出力することが出来る。また、固定表示Ｖ２、Ｖ３の位置もベースバンドプロセッサ１１５によるアロケーションレジスタ１３の設定値により、図１１（ｂ）に示すように適宜の位置に変化させることが出来る。
【００６２】
このように、表示ＲＡＭ２０の表示データに基づく固定表示方式を、電源マーク、アンテナマークおよび日時情報の表示など、変化の少ない表示に用いる一方、直接書込みの表示方式を動画再生など頻繁に変化する表示に用いることで、変化の少ない表示データについては同じ表示データを何度も液晶コントローラドライバに転送する処理が省けるとともに、頻繁に変化する表示データについては表示ＲＡＭ２０への迂回が省けるなど、表示内容に適した処理方式の使い分けが可能であり、この表示内容に適した処理により消費電力の低減を図ることが出来る。
【００６３】
以上、内蔵ＲＡＭのデータと外部からの直接データを選択して表示させる方法を説明してきたが、この方式を利用した応用例として透過表示の方法を図１２に示す。透過表示機能とは指定した色をパネル上に表示させたり表示させないようにする機能をいう。構成として、色情報を保持するレジスタ(透過用レジスタ１６５)と、外部から入力されるデータを保持するラッチ回路(ライトデータラッチ１１)と、上記レジスタの出力とラッチ回路の出力を比較する回路(コンペア回路１６６)とを有する。コンペア回路１６６の出力により、パネルに表示される色の種類が制御される。色情報は赤Ｒ・緑Ｇ・青Ｂの成分に分けて各数ビットのデータとして保持される。
【００６４】
図１２（ａ）は、ライトデータラッチ１１のデータがコンペア回路１６６を経由せず、直接データセレクタ３１に出力されるモードでの状態を示す。図１２（ｂ）は、ライトデータラッチ１１のデータがコンペア回路１６６を経由し、色情報を保持したレジスタ１６５との比較により透過制御回路１６７で特定の色が出力されない（透過される）モードの状態を示す。図１２（ａ）と（ｂ）のモードはチップ外からの制御信号により切り替えるか、あるいは色情報レジスタの値により切り替える構成としてもよい。
【００６５】
図１２（ａ）においては（透過表示を行わないモードにおいて）は、ライトデータラッチ１１の出力はコンペア回路１６６を経由することなく、データセレクタ３１に直接出力され、内部ＲＡＭ２０の出力データと重ねてパネル１４０に表示されるデータセレクタ３１の出力タイミングはアクセス制御回路２４により制御される。図１２（ｂ）では、出力させない任意の表示色（白）が透過用レジスタ１６５に設定されている。透過用レジスタ１６５の出力とライトデータラッチ１１の出力はコンペア回路１６６に入力される。
【００６６】
入力された出力の値はコンペア回路１６６により比較され、一致・不一致の結果が透過制御回路１６７に出力される。この透過制御回路１６７により指定色（例えば白）が透過される（出力されない）ことを示す信号が生成され、その結果がアクセス制御回路２４に送られる。パネル１４０に表示されるデータセレクタ３１の出力タイミングはこのアクセス制御回路２４により制御され、データセレクタ３１で内部ＲＡＭ２０からの読み出しデータと重ねられる。これにより、レジスタ１６５に入力された色情報がパネル上では透過して、背景の青データがパネル上に写る。尚、透過用レジスタ１６５に変えて透過させたくない色の情報を非透過用レジスタに設定し、ライトデータラッチ１１の出力と一致した色のみを出力させる方式を用いてもよい。比較する対象を減らす構成とした方が有利となる。
【００６７】
以上の方法により、図１２（ｂ）のように直接書込みデータで矩形領域にある特定の図形（図では円）を、切り抜いてパネル１４０に表示させるようなことができる。
【００６８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施例では表示ＲＡＭ（表示メモリ）２０をマーク表示や日時表示など変化の少ない表示データを格納するものとして説明したが、例えば、表示メモリを背景色など同一色で塗りつぶす部分の表示データ（色データ）のみ格納して、該表示メモリのデータにより背景表示を行い、その他の部分の表示を表示メモリを介さない直接書込みによる表示とするように構成しても良い。
【００６９】
また、表示データを入力インターフェースから表示メモリへ送るか表示メモリを介さずに出力ドライバ側へ送るかを選択する手段としてセレクタ１５を例示したが、例えば表示ＲＡＭ２０の書込みコマンドのオン／オフとデータセレクタ３１の切り換えにより上記選択手段としての機能を実現できるなど、その構成は種々に変形可能である。また、入力インターフェースに表示データの入力ポートを２つ設け、一方を表示メモリ側、他方を表示メモリを介さずに出力ドライバ側に接続する構成としても良い。
【産業上の利用可能性】
【００７０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話システムの液晶コントローラドライバについて説明したがこの発明はそれに限定されるものでなく、小型携帯型の電子機器の表示パネルを駆動する表示駆動制御装置に広く利用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例の液晶コントローラドライバの概略構成を示すブロック図である。
【図２】実施例の液晶コントローラドライバの表示メモリの容量と液晶パネルの表示領域の関係を説明する図である。
【図３】表示メモリのデータに基づく固定表示と表示メモリを介さない直接書込み表示とが混合された表示例を示す図である。
【図４】表示メモリのデータに基づく固定表示と表示メモリを介さない直接書込み表示とが混合された場合の表示動作を示す図である。
【図５】図３の水平期間（Ａ）における表示データの転送動作を説明するタイムチャートである。
【図６】図３の水平期間（Ｂ）における表示データの転送動作を説明するタイムチャートである。
【図７】表示メモリのその他の使用例を説明する図である。
【図８】１画素の階調数を変えた場合の表示メモリの具体的な使用例を示す図である。
【図９】表示メモリから第１ラッチ回路への表示データの転送方式について表示メモリのアレイ構成と画素の階調数とを変えた場合のそれぞれの例を説明する図である。
【図１０】実施例の液晶コントローラドライバを採用した携帯電話システムの構成例を示すブロック図である。
【図１１】図１０の携帯電話システムにおける表示例を示す画像図である。
【図１２】透過制御を可能とする液晶コントローラドライバの主要構成とその動作例を説明する図である。
【図１３】階調電圧生成回路の構成例を示すブロック図である。
【符号の説明】
【００７２】
１０        入力インターフェース
１３        アロケーションレジスタ
１５        セレクタ
２０        表示ＲＡＭ（表示メモリ）
２３        Ｙアドレスカウンタ
２４        表示アクセス制御回路
２５        アドレス制御回路
２６        Ｙアドレスデコーダ
３０        タイミング制御回路
３１        データセレクタ
３２        ラッチアドレスセレクタ
３３        第１ラッチ回路
３４        第２ラッチ回路
３５        階調電圧選択回路
３６        階調電圧生成回路
３７        駆動回路
１１０      高周波用ＲＦユニット
１１５      ＢＢＰ（ベースバンドプロセッサ）
１１６      ＡＰＰ（アプリケーションプロセッサ）
１１７      音声処理ユニット
１２０      ＭＣＵ（マイクロコントローラユニット）
１４０      液晶パネル
ＢＦＦ０〜ＢＦＦ６３  バッファアンプ
【図１】
2007188096.tif 000003
【図２】
2007188096.tif 000004
【図３】
2007188096.tif 000005
【図４】
2007188096.tif 000006
【図５】
2007188096.tif 000007
【図６】
2007188096.tif 000008
【図７】
2007188096.tif 000009
【図８】
2007188096.tif 000010
【図９】
2007188096.tif 000011
【図１０】
2007188096.tif 000012
【図１１】
2007188096.tif 000013
【図１２】
2007188096.tif 000014
【図１３】
2007188096.tif 000015