(57)【要約】【課題】サービスを停止することなく、プログラム更新を可能にする。【解決手段】記憶部の第１の記憶領域に記憶された第１の制御プログラムに基づいて所定の制御対象物を制御すると共に、第１の制御プログラムを記憶部の第２の記憶領域に記憶された第２の制御プログラムに切り替えるプログラム切替手段を備えた制御装置において、プログラム切替手段は、第１の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを第１の制御プログラムの先頭アドレスから第２の制御プログラムの先頭アドレスに書き換え、更に第１の記憶領域のアドレスと第２の記憶領域のアドレスとを入れ替えることにより第１の制御プログラムを第２の制御プログラムに切り替える。【選択図】図５
2007202068.tif 000002
【特許請求の範囲】
【請求項１】
記憶部の第１の記憶領域に記憶された第１の制御プログラムに基づいて所定の制御対象物を制御すると共に、前記第１の制御プログラムを前記記憶部の第２の記憶領域に記憶された第２の制御プログラムに切り替えるプログラム切替手段を備えた制御装置において、
前記プログラム切替手段は、前記第１の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第１の制御プログラムの先頭アドレスから前記第２の制御プログラムの先頭アドレスに書き換え、更に前記第１の記憶領域のアドレスと前記第２の記憶領域のアドレスとを入れ替えることにより前記第１の制御プログラムを前記第２の制御プログラムに切り替えることを特徴とする制御装置。
【請求項２】
前記第１、第２の制御プログラムは、制御装置に搭載されたＯＳ（Operating System）であることを特徴とする請求項１記載の制御装置。
【請求項３】
請求項１または２記載の制御装置を備え、該制御装置による制御の下に上位通信系と通信エリア内の通信端末装置との通信を中継することを特徴とする無線基地局。
【請求項４】
前記制御装置は、前記上位通信系から切替指示を受信すると前記第２の制御プログラムを前記上位通信系からダウンロードして第２の記憶領域に記憶させ、
前記プログラム切替手段は、前記第２の制御プログラムが前記第２の記憶領域に記憶されると、前記第１の制御プログラムを前記第２の制御プログラムに切り替えることを特徴とする請求項３記載の無線基地局。
【請求項５】
記憶部の第１の記憶領域に記憶された第１の制御プログラムを前記記憶部の第２の記憶領域に記憶された第２の制御プログラムに切り替えるプログラム更新方法において、
前記第１の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第１の制御プログラムの先頭アドレスから前記第２の制御プログラムの先頭アドレスに書き換え、更に前記第１の記憶領域のアドレスと前記第２の記憶領域のアドレスとを入れ替えることにより前記第１の制御プログラムを前記第２の制御プログラムに切り替えることを特徴とするプログラム更新方法。
【請求項６】
上位通信系から切替指示を受信すると前記第２の制御プログラムを前記上位通信系からダウンロードして第２の記憶領域に記憶させ、前記第２の制御プログラムが前記第２の記憶領域に記憶されると、前記第１の制御プログラムを前記第２の制御プログラムに切り替えることを特徴とする請求項５に記載のプログラム更新方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、無線基地局及びプログラム更新方法に関する。
【背景技術】
【０００２】
従来、プログラムに基づいて稼動する機器においては、機能追加や障害修正等のために、プログラムを更新することがある。このような例としては、下記特許文献１に記載の技術がある。
【０００３】
特許文献１に記載の技術は、無線端末装置におけるプログラム更新を安全に、そして大容量メモリを必要とせずに行おうとするもので、更新対象のプログラムＡの他に、このプログラムＡを新しいプログラムＡ’に置き換える置換作業を行うプログラムＢを用意しておき、プログラムＡによる制御の下でプログラムＡの更新すべき部分ａに相当するプログラムＡ’の部分ａ’をダウンロードした後、プログラムＢによる制御の下でプログラムＡの部分ａを部分ａ’で更新して、プログラムＡをプログラムＡ’となし、その後、制御をプログラムＢからプログラムＡ’に戻すというものである。
この技術では、プログラムＢによる制御を実行している間は、プログラムＡによる制御は停止される。
【０００４】
ＰＨＳ基地局等の無線基地局においても同様に、機能追加や障害修正等のためにプログラムを更新することがある。現行のＰＨＳ基地局でこのＰＨＳ基地局の運用に係わるプログラムを更新する際には、ＰＨＳ基地局が各ＰＨＳ端末に対して行っているサービスを停止し、プログラムを新しいものに置き換えた後に起動しなおす。このようなプログラム更新の際のサービス停止の時間は、概ね１０分程度である。この間は、サービス停止中のＰＨＳ基地局が行うはずのサービスは、周囲の基地局が代行する。
【特許文献１】特開２００５−１００４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、サービスを停止してプログラムの更新を行うのであると、サービス停止中のＰＨＳ基地局が行うはずのサービスは、周囲のＰＨＳ基地局が代行することになるので、こういった相互に代行する関係にあるＰＨＳ基地局については、一斉にプログラムの更新を行うことができない。したがって、所定範囲内のＰＨＳ基地局については、それぞれ１０分程度の時間差を設けて順次プログラム更新を行うことになり、甚だ作業効率の悪いことになっている。
【０００６】
また、更新中のＰＨＳ基地局の周囲のＰＨＳ基地局では、通常よりも多くのＰＨＳ端末を相手にサービスを提供することになり、負荷があがる。現在設置されて稼動しているＰＨＳ基地局には、比較的新しく設置されたＣＰＵの処理能力が高くメモリ容量が大きい負荷に強いものもあるが、ＣＰＵの処理能力が低くメモリ容量が少ないために負荷に弱いものも依然として存在し、新旧が混在した状態となっている。高負荷に弱い旧型のＰＨＳ基地局では特に、負荷が高まって処理能力を超えるほどになると、システムダウンが発生するおそれが高くなる。
【０００７】
本発明は、上述した事情に鑑みてなされたもので、サービスを停止することなく、プログラム更新を可能にすることを目的とする。また、プログラム更新の作業効率の改善を目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、制御装置に係る第１の手段として、記憶部の第１の記憶領域に記憶された第１の制御プログラムに基づいて所定の制御対象物を制御すると共に、前記第１の制御プログラムを前記記憶部の第２の記憶領域に記憶された第２の制御プログラムに切り替えるプログラム切替手段を備えた制御装置において、前記プログラム切替手段は、前記第１の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第１の制御プログラムの先頭アドレスから前記第２の制御プログラムの先頭アドレスに書き換え、更に前記第１の記憶領域のアドレスと前記第２の記憶領域のアドレスとを入れ替えることにより前記第１の制御プログラムを前記第２の制御プログラムに切り替えるものを採用した。
【０００９】
また、制御装置に係る第２の手段として、上記第１の手段において、前記第１、第２の制御プログラムは、制御装置に搭載されたＯＳ（Operating System）であるものを採用した。
【００１０】
更に、本発明では、無線基地局に係る第１の手段として、請求項１または２記載の制御装置を備え、該制御装置による制御の下に上位通信系と通信エリア内の通信端末装置との通信を中継するものを採用した。
【００１１】
また、無線基地局に係る第２の手段として、上記第１の手段において、前記制御装置は、前記上位通信系から切替指示を受信すると前記第２の制御プログラムを前記上位通信系からダウンロードして第２の記憶領域に記憶させ、前記プログラム切替手段は、前記第２の制御プログラムが前記第２の記憶領域に記憶されると、前記第１の制御プログラムを前記第２の制御プログラムに切り替えるものを採用した。
【００１２】
また更に、本発明では、プログラム更新方法に係る第１の手段として、記憶部の第１の記憶領域に記憶された第１の制御プログラムを前記記憶部の第２の記憶領域に記憶された第２の制御プログラムに切り替えるプログラム更新方法において、前記第１の制御プログラムに基づく制御処理中に、当該制御処理後の戻りアドレスを前記第１の制御プログラムの先頭アドレスから前記第２の制御プログラムの先頭アドレスに書き換え、更に前記第１の記憶領域のアドレスと前記第２の記憶領域のアドレスとを入れ替えることにより前記第１の制御プログラムを前記第２の制御プログラムに切り替える方法を採用した。
【００１３】
また、プログラム更新方法に係る第２の手段として、上記第１の手段において、上位通信系から切替指示を受信すると前記第２の制御プログラムを前記上位通信系からダウンロードして第２の記憶領域に記憶させ、前記第２の制御プログラムが前記第２の記憶領域に記憶されると、前記第１の制御プログラムを前記第２の制御プログラムに切り替える方法を採用した。
【発明の効果】
【００１４】
本発明によれば、第１の制御プログラムを実行することによるサービス稼動中に、実行中の第１の制御プログラムによる制御処理後の戻りアドレスを、第１の制御プログラムの先頭アドレスから、第１の制御プログラムを代替する第２の制御プログラムの先頭アドレスに書き換えるので、第１の制御プログラムによる制御処理に引き続いて第２の制御プログラムによる制御処理に移ることができ、更に、第１の記憶領域のアドレスと第２の記憶領域のアドレスとを入れ替えるので、第１及び第２の制御プログラムに係わる他のプログラムへの影響をなくすことができる。これにより、サービスを停止することなくプログラムを更新することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態に係るＰＨＳ基地局Ａについて図面を参照して説明する。
図１は、本ＰＨＳ基地局Ａの機能構成を示すブロック図である。この図に示すように、本ＰＨＳ基地局Ａは、第１，第２送受信装置１，２、モデム部３、制御部４及びＤＳＵ（Digital Service Unit）５を備えている。また、制御部４は、ＣＰＵ４ａ（プログラム切替手段）、ＤＰＲＡＭ（Dual Port RAM（Random Access Memory））４ｂ、音声・画像変換部４ｃ、ＳＤＲＡＭ（Synchronous DRAM（Dynamic Random Access Memory））４ｄ（記憶部）、ＦｌａｓｈＲＯＭ（Flash Read Only Memory）４ｅ、ＳＲＡＭ（Static Random Access Memory）４ｆ、ＢＯＯＴＲＯＭ（Boot Read Only Memory）４ｇ、ＦＰＧＡ（Field Programmable Gate Array）４ｈ及びＵＳＢ部４ｉを備えている。
【００１６】
第１，第２送受信装置１，２は、ＰＨＳ端末（通信端末装置）と無線通信を行う高周波回路（アンテナをも含む）であって、ＰＨＳ端末から受信した受信信号をモデム部３に出力すると共に、モデム部３から入力された送信信号をＰＨＳ端末に送信する。
モデム部３は、上記受信信号の復号化あるいは送信信号の生成（符号化）を行うものであり、受信信号を復調して得られた信号（復号化音声信号や復号化画像信号）を音声・画像変換部４ｃに出力すると共に、音声・画像変換部４ｃから入力された送信用の音声信号や画像信号を符号化して符号化音声信号や符号化画像信号を生成して第１送受信装置１あるいは第２送受信装置２に出力する。
【００１７】
制御部４は、上述したＣＰＵ４ａ、ＤＰＲＡＭ４ｂ、音声・画像変換部４ｃ、ＳＤＲＡＭ４ｄ、ＦｌａｓｈＲＯＭ４ｅ、ＳＲＡＭ４ｆ、ＢＯＯＴＲＯＭ４ｇ、ＦＰＧＡ４ｈ及びＵＳＢ部４ｉがバスラインによって接続されたものであり、ＳＤＲＡＭ４ｄに記憶された制御プログラムに基づいて上記モデム部３とＤＳＵ５との間でのデータの授受を制御する。
【００１８】
ＣＰＵ４ａは、制御プログラムのコード（命令）の書き込みと読み出しとを独立して行うことが可能なＤＰＲＡＭ４ｂを内部に備えており、複数の処理を見掛け上並列処理可能なものである。
【００１９】
音声・画像変換部４ｃは、ＣＰＵ４ａによる制御の下に、上記復号化音声信号や復号化画像信号をＩＳＤＮ回線用の音声信号や画像信号に信号変換してＣＰＵ４ａに出力すると共に、ＣＰＵ４ａから入力されたＩＳＤＮ回線用の音声信号や画像信号をＰＨＳ端末用の音声信号や画像信号に変換してモデム部３に出力する。
【００２０】
ＳＤＲＡＭ４ｄは、上記ＣＰＵ４ａが実行する制御プログラムを記憶するものである。このＳＤＲＡＭ４ｄに記憶された制御プログラムはＣＰＵ４ａの実行用に展開処理されたものであり、ＦｌａｓｈＲＯＭ４ｅは、ＤＳＵ５を介して上位制御系からダウンロードした展開前の制御プログラムを記憶するものである。
【００２１】
ＳＲＡＭ４ｆは、ＣＰＵ４ａの処理結果等を一時的に記憶するものである。ＢＯＯＴＲＯＭ４ｇは、本ＰＨＳ基地局Ａの起動時にＣＰＵ４ａに実行されるブートプログラム（起動プログラム）を記憶するものである。ＦＰＧＡ４ｈは、モデム３やＤＳＵ５等のハードウエアを制御するために設けられたプログラマブルロジック回路である。ＵＳＢ部４ｉは、メンテナンス用のコンピュータ等の外部装置とデータの授受を行うためのインタフェース回路である。
【００２２】
ここで、上記ＤＰＲＡＭ４ｂ、ＳＤＲＡＭ４ｄ、ＦｌａｓｈＲＯＭ４ｅ及びＢＯＯＴＲＯＭ４ｇのアドレスは、図２（ａ）に示すように予め設定されている。すなわち、ＳＤＲＡＭ４ｄは0x00000番地を先頭アドレスとし、ＦｌａｓｈＲＯＭ４ｅは0x40000番地を先頭アドレスとし、ＤＰＲＡＭ４ｂは0x80000番地を先頭アドレスとし、ＢＯＯＴＲＯＭ４ｇは0x90000番地を先頭アドレスとするように設定されている。
【００２３】
また、上記ＣＰＵ４ａは、ＳＤＲＡＭ４ｄ及びＦｌａｓｈＲＯＭ４ｅについては、図示するように複数の記憶領域を設定して管理する。すなわち、ＦｌａｓｈＲＯＭ４ｅは、0x40000番地から始まる領域Ｃと0x55000番地から始まる領域Ｆと残りとに分けて管理される。この領域Ｃには制御プログラム（第１の制御プログラム）がファイル（旧ファイル）として記憶されている。領域Ｆには上記制御プログラムのバージョンアップ版（第２の制御プログラム）が上記旧ファイルに対する新ファイルとして記憶される。残りの領域には、後述する切替処理実施プログラムが更新用ファイルとして記憶されており、同様に、モデム部３を制御するためのプログラム等その他プログラムが記憶されている。
【００２４】
一方、0x00000番地から始まるＳＤＲＡＭ４ｄの第１の記憶領域は、上記旧ファイルを展開して得られた制御プログラム（第１の制御プログラム）を記憶する実行面であり、0x15000番地から始まる第２の記憶領域は、新ファイルを展開して得られる制御プログラム（第２の制御プログラム）を記憶する待機面である。残りの領域は、更新用ファイルを展開して得られた切替処理実施プログラムを記憶するのに用いられる。
【００２５】
図３は、切替処理実施プログラムの流れ及びこのプログラムを実行するＣＰＵ４ａがこのプログラムの実行前後に行う処理を併せて示すフローチャートである。図４及び図５は、ＳＤＲＡＭ４ｄ及びＦｌａｓｈＲＯＭ４ｅの記憶内容の推移を示す模式図であって、図５は、図３のフローチャートに対応するものである。
【００２６】
図３及び図５による説明に先立ち、図４により、ＰＨＳ基地局Ａの電源投入からサービス開始までの動作を説明する。
まず、図４（ａ）に示すように、ＳＤＲＡＭ４ｄは、実行面と待機面とを有し、ＦｌａｓｈＲＯＭ４ｅの記憶領域は、領域Ｃ、領域Ｆ、及び、ここには図示しない残りの領域に分けて管理されている。
【００２７】
ＦｌａｓｈＲＯＭ４ｅは、領域Ｃに、ＰＨＳ基地局Ａのサービスの運用に現在用いられているプログラムが書き込まれたファイル（ファイル名は例えばABSM36-12-50）を記憶している。
ＣＰＵ４ａは、ＰＨＳ基地局Ａの起動にあたっては、図４（ｂ）に示すように、まず、ＢＯＯＴＲＯＭ４ｇから読み出したＢＯＯＴプログラムを実行することにより、各種初期処理を行う。各種初期処理には、ＦｌａｓｈＲＯＭ４ｅからＳＤＲＡＭ４ｄの実行面にファイルABSM36-12-50に書き込まれたプログラムを展開する処理も含まれており、ここで実行される。
次に、ＣＰＵ４ａは、図４（ｃ）に示すように、ＳＤＲＡＭ４ｄの実行面から読み出したプログラムを起動する。続いて、ＣＰＵ４ａは、その他のブート処理、即ち、モデム部３を制御するためのプログラムをＦｌａｓｈＲＯＭ４ｅから読み出してＳＤＲＡＭ４ｄに展開する等の処理を行う。そして、ＣＰＵ４ａは、エラーがないか診断し、エラーがなければ、ＰＨＳ端末に対するサービスを開始する。
この時点では、ＦｌａｓｈＲＯＭ４ｅは、領域Ｆに何も記憶していない。
【００２８】
続いて、図３及び図５により、ＰＨＳ基地局Ａの動作について説明する。
ＣＰＵ４ａは、ＳＤＲＡＭ４ｄの実行面のプログラムに基づいてＰＨＳ基地局Ａを運用する。この運用中に、第１送受信装置１又は第２送受信装置２が上位通信系から指示を受信すると（ステップＳ１）、ＣＰＵ４ａは、図５（ｄ）に示すように、ＳＤＲＡＭ４ｄの実行面のプログラムに基づいて、ＰＨＳ基地局Ａのサービスを運用するための新しいプログラムが書き込まれた新ファイル（ファイル名は例えばABSM36-13-50）をダウンロードし、ＦｌａｓｈＲＯＭ４ｅの領域Ｆに記憶させる（ステップＳ２）。
【００２９】
続いて、ＣＰＵ４ａは、図５（ｅ）に示すように、ＦｌａｓｈＲＯＭ４ｅの領域Ｆに記憶されている新ファイルABSM36-13-50に書き込まれた新しいプログラムをＳＤＲＡＭ４ｄの待機面に展開する（ステップＳ３）と共に、ＦｌａｓｈＲＯＭ４ｅに記憶された切替処理実行プログラムをＳＤＲＡＭ４ｄに展開する。
【００３０】
次に、第１送受信装置１又は第２送受信装置２が上位通信系からファイル切替指示を受信すると、ＣＰＵ４ａは、その旨を随時参照可能に記録するフラグをＯＮにする（ステップＳ４）。続いて、ＣＰＵ４ａは、図５（ｆ）に示すように、ＳＤＲＡＭ４ｄに展開された旧ファイルのプログラムに基づいて運用中のサービスはそのままに、ＤＰＲＡＭ４ｂの空きポートを用いて、切替処理実施プログラムを割り込ませる形で実行開始する（ステップＳ５）。
【００３１】
続いて、ＣＰＵ４ａは、ＳＤＲＡＭ４ｄの実行面に展開された旧ファイルのプログラムに基づく制御の戻りアドレスを、旧ファイルが展開されている実行面の先頭アドレス0x00000から、新ファイルが展開されている待機面の先頭アドレス0x15000に変更する（ステップＳ６）。
更に、ＣＰＵ４ａは、図５（ｇ）に示すように、旧ファイルが展開されている領域のアドレス（先頭アドレスは0x00000）と、新ファイルが展開されている領域のアドレス（先頭アドレスは0x15000）とが入れ替わるように、メモリマップを書き換える。
そして、ＣＰＵ４ａは、再度、制御の戻りアドレスを、旧ファイルが展開されている領域の先頭アドレス0x15000から、新ファイルが展開されている領域の先頭アドレス0x00000に変更する（ステップＳ７）。
【００３２】
実行面と待機面との入れ替え及びメモリマップの入れ替えが完了し、新ファイルが展開されている領域が実行面となり旧ファイルが展開されている領域が待機面となると、ＣＰＵ４ａは、ＤＰＲＡＭ４ｂに記憶された切替処理実行プログラムの割り込みを終了する（ステップＳ８）。この時点で、ＣＰＵ４ａによるＰＨＳ基地局Ａの運用は、新ファイルに書き込まれた新しいプログラムに基づく制御に完全に移行する。そして、この新プログラムつまりＯＳ上でのアプリケーションの起動が可能となる（ステップＳ９）。
【００３３】
次に、ＣＰＵ４ａは、新プログラムに基づいて、上位通信系からのファイル切替指示を受信した旨を随時参照可能に記録するフラグを参照し（ステップＳ１０）、ＯＮであれば、（ステップＳ１０のＹｅｓ）、フラグをＯＦＦにし（ステップＳ１１）、新プログラムに基づくサービス運用を開始する（ステップＳ１２）。
ここで、ステップＳ９〜Ｓ１３は、新プログラム起動時の処理であるので、今回のファイル切替の場合に限らず実行されるステップである。ファイル切替でない場合には、ステップＳ１０において、フラグはＯＦＦであるので（ステップＳ１０のＮｏ）、その他のブート処理、即ち、モデム部３を制御するためのプログラムをＦｌａｓｈＲＯＭ４ｅから読み出してＳＤＲＡＭ４ｄに展開する等の処理を行う必要があるか否かを診断し（ステップＳ１３）、必要であれば行って、サービス運用を開始する（ステップＳ１２）。
【００３４】
このように本実施形態では、ＰＨＳ基地局Ａが行うＰＨＳ端末へのサービスを継続したまま、ＰＨＳ基地局を運用するためのプログラムを更新することができる。また、その更新においては、再起動を行わないようにしたため、更新にかかる時間を短縮することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態であるＰＨＳ基地局の概略構成を示すブロック図である。
【図２】本発明の一実施形態であるＰＨＳ基地局が備えるＳＤＲＡＭ、ＦｌａｓｈＲＯＭ、ＤＰＲＡＭ、ＢＯＯＴＲＯＭのそれぞれの位置を示すアドレスを管理するメモリマップを示す模式図である。
【図３】本発明の一実施形態であるＰＨＳ基地局における切替処理実施プログラムの流れ及びこのプログラムを実行するＣＰＵがこのプログラムの実行前後に行う処理を併せて示すフローチャートである。
【図４】本発明の一実施形態であるＰＨＳ基地局が備えるＳＤＲＡＭ及びＦｌａｓｈＲＯＭの記憶内容の推移を示す模式図である。
【図５】本発明の一実施形態であるＰＨＳ基地局が備えるＳＤＲＡＭ及びＦｌａｓｈＲＯＭの記憶内容の推移を示す模式図である。
【符号の説明】
【００３６】
Ａ…ＰＨＳ基地局（無線基地局）、  １，２…第１，第２送受信装置、  ３…モデム部、  ４…制御部（制御装置）、  ５…ＤＳＵ、  ４ａ…ＣＰＵ（プログラム切替手段）、  ４ｂ…ＤＰＲＡＭ、  ４ｃ…音声・画像変換部、  ４ｄ…ＳＤＲＡＭ（記憶部）、  ４ｅ…ＦｌａｓｈＲＯＭ、  ４ｆ…ＳＲＡＭ、  ４ｇ…ＢＯＯＴＲＯＭ、  ４ｈ…ＦＰＧＡ、  ４ｉ…ＵＳＢ部
【図１】
2007202068.tif 000003
【図２】
2007202068.tif 000004
【図３】
2007202068.tif 000005
【図４】
2007202068.tif 000006
【図５】
2007202068.tif 000007