(57)【要約】【課題】それぞれの場所に応じて開口を形成された半導体装置およびその製造方法を提供する。【解決手段】本発明にかかる半導体装置は、半導体層１０と、半導体層の上方に設けられた第１層間絶縁層２０と、第１層間絶縁層の上方に設けられたヒューズ２２と、第１層間絶縁層およびヒューズの上方に設けられ、絶縁層３０ａおよびエッチングストッパ層３０ｂとが積層された第２層間絶縁層３０と、第２層間絶縁層の上方であって、ヒューズの上方以外に設けられた電極パッド３２と、電極パッドおよび第２層間絶縁層の上方に設けられたパッシベーション層４０と、パッシベーション層に設けられ、電極パッドの少なくとも一部を露出させる第１開口部５０と、ヒューズの上方に設けられ、パッシベーション層を貫通し、第２層間絶縁層の一部が底面をなす第２開口部６０と、を含み、エッチングストッパ層は、絶縁層と比してエッチングレートが小さい材料である。【選択図】図５
2007214178.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層の上方に設けられたヒューズと、
前記第１層間絶縁層および前記ヒューズの上方に設けられ、絶縁層およびエッチングストッパ層とが積層された第２層間絶縁層と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に設けられた電極パッドと、
前記電極パッドおよび前記第２層間絶縁層の上方に設けられたパッシベーション層と、
前記パッシベーション層に設けられ、前記電極パッドの少なくとも一部を露出させる第１開口部と、
前記ヒューズの上方に設けられ、前記パッシベーション層を貫通し、前記第２層間絶縁層の一部が底面をなす前記第２開口部と、を含み、
前記エッチングストッパ層は、前記絶縁層と比してエッチングレートが小さい材料である、半導体装置。
【請求項２】
請求項１において、
前記絶縁層が酸化シリコンであり、前記エッチングストッパ層は、窒化シリコンまたは酸窒化シリコンである、半導体装置。
【請求項３】
請求項１または２において、
前記絶縁層の上に前記エッチングストッパ層が積層されている、半導体装置。
【請求項４】
半導体層の上方に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層の上方にヒューズを形成する工程と、
前記第１層間絶縁層および前記ヒューズの上方に、絶縁層とエッチングストッパ層とが積層された第２層間絶縁層を形成する工程と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に電極パッドを形成する工程と、
前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む、半導体装置の製造方法。
【請求項５】
請求項４において、
前記第１開口部および前記第２開口部の形成は、同一条件のエッチングにより行われる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
レーザーにより溶断されるヒューズ素子は、腐食の抑制および溶断のためのレーザーの効率を良くするために、その上に薄膜の絶縁層を残存させた開口を有することがある。この開口の形成方法の一つに、電極パッド（ボンディングパッド）を露出させる開口の形成と同一工程で行われる方法がある。
【特許文献１】特開平８−２１３４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、電極パッドの上方の開口形成では、絶縁層を完全に除去することが望まれているため、同一の工程で良好なエッチングを行うことができないことがある。
【０００４】
本発明の目的は、それぞれの場所に応じて開口を形成された半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
（１）本発明にかかる半導体装置は、
半導体層と、
前記半導体層の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層の上方に設けられたヒューズと、
前記第１層間絶縁層および前記ヒューズの上方に設けられ、絶縁層およびエッチングストッパ層とが積層された第２層間絶縁層と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に設けられた電極パッドと、
前記電極パッドおよび前記第２層間絶縁層の上方に設けられたパッシベーション層と、
前記パッシベーション層に設けられ、前記電極パッドの少なくとも一部を露出させる第１開口部と、
前記ヒューズの上方に設けられ、前記パッシベーション層を貫通し、前記第２層間絶縁層の一部が底面をなす前記第２開口部と、を含み、
前記エッチングストッパ層は、前記絶縁層と比してエッチングレートが小さい材料である。
【０００６】
本発明にかかる半導体装置によれば、電極パッドが確実に露出した第１開口部と、前記ヒューズが第２層間絶縁層に覆われた状態の第２開口部とを有する半導体装置を提供することができる。第１開口部と第２開口部とを同時に形成する時に、第１開口部では、電極パッドを確実に露出させるために、パッシベーション層を除去するに足るエッチング条件と比して、過剰なエッチング条件で第１開口部および第２開口部が形成される。そのため、エッチング条件によっては、第２開口部でヒューズが露出してしまうことがある。しかしながら、本発明にかかる半導体装置では、ヒューズの上に位置する第２層間絶縁層は、エッチングレートの異なる２種の層を積層して構成されている。そのため、たとえば、第２層間絶縁層が酸化シリコン層のみで形成されている場合と比してエッチングの促進を抑制できる。その結果、電極パッドを確実に露出させつつも、ヒューズが保護された半導体装置を提供することができる。
【０００７】
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。
【０００８】
本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
【０００９】
（２）本発明にかかる半導体装置において、
前記絶縁層が酸化シリコンであり、前記エッチングストッパ層は、窒化シリコンまたは酸窒化シリコンであることができる。
【００１０】
（３）本発明にかかる半導体装置において、
前記絶縁層の上に前記エッチングストッパ層が積層されていることができる。
【００１１】
（４）本発明にかかる半導体装置の製造方法において、
半導体層の上方に第１層間絶縁層を形成する工程と、
前記第１層間絶縁層の上方にヒューズを形成する工程と、
前記第１層間絶縁層および前記ヒューズの上方に、絶縁層とエッチングストッパ層とが積層された第２層間絶縁層を形成する工程と、
前記第２層間絶縁層の上方であって、前記ヒューズの上方以外に電極パッドを形成する工程と、
前記電極パッドおよび前記第２層間絶縁層の上方にパッシベーション層を形成する工程と、
前記電極パッドの上方および前記ヒューズの上方に開口を有するマスク層を形成する工程と、
前記電極パッドの上方のパッシベーション層を除去し第１開口部を形成すると共に、前記ヒューズの上方のパッシベーション層および前記第２層間絶縁層の一部を除去し第２開口部を形成する工程と、を含む。
【００１２】
本発明にかかる半導体装置の製造方法によれば、第２層間絶縁層は絶縁層とエッチングストッパ層とが積層されて構成されている。これにより、第１開口部と第２開口部とを同時に形成する際に、第２開口部側でパッシベーション層を貫通し、第２層間絶縁層が全て除去されてしまうことのないよう制御することができる。その結果、電極パッドを確実に露出させつつも、ヒューズが保護された半導体装置を製造することができる。
【００１３】
（５）本発明にかかる半導体装置の製造方法において、
前記第１開口部および前記第２開口部の形成は、同一条件のエッチングにより行われることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について説明する。
【００１５】
１．第１の実施形態
１．１．半導体装置
まず、本実施形態にかかる半導体装置について、図１を参照しつつ説明する。図１は、本実施形態にかかる半導体装置を模式的に示す断面図である。
【００１６】
図１に示すように、本実施形態にかかる半導体装置は、半導体層１０と、第１層間絶縁層２０と、ヒューズ２２と、第２層間絶縁層３０と、電極パッド３２と、パッシベーション層４０と、第１開口部５０と、第２開口部６０とを含む。
【００１７】
半導体層１０は、例えばシリコン基板などからなることができる。半導体層１０には、素子分離絶縁層（図示せず）が設けられ、画定された素子領域にＭＩＳトランジスタ（図示せず）などの半導体素子が形成されている。
【００１８】
第１層間絶縁層２０は、半導体層１０の上方に形成されている。具体的には、第１層間絶縁層２０は、トランジスタを覆うように形成されている。第１層間絶縁層２０としては、酸化シリコン膜、酸窒化シリコン膜、ＴＥＯＳ膜、オゾン-ＴＥＯＳ膜、ＵＳＧ膜、ＦＳＧ膜、ＳＯＧ膜またはこれらの積層膜を用いることができる。
【００１９】
ヒューズ２２は、第１層間絶縁層２０の上に設けられている。また、図１には示していないが、第１層間絶縁層２０の上には、ヒューズ２２と同一の工程で形成された配線層が設けられていることができる。
【００２０】
第１層間絶縁層２０およびヒューズ２２の上に、第２層間絶縁層３０が設けられている。第２層間絶縁層３０は、絶縁層３０ａおよびエッチングストッパ層３０ｂとが積層されて構成されている。エッチングストッパ層３０ｂは、絶縁層３０ａと比して、同一条件のエッチングを施したときに、エッチングされ難い材質である。つまり、同一条件のエッチングを施したときに、エッチングストッパ層３０ｂのエッチングレートは、絶縁層３０ａのエッチングレートと比して小さいこととなる。
【００２１】
絶縁層３０ａとして、酸化シリコン膜を適用するとき、エッチングストッパ層３０ｂとしては、窒化シリコンまたは酸窒化シリコンを適用することができる。
【００２２】
第２層間絶縁層３０の上には、電極パッド３２が形成されている。電極パッド３２および第２層間絶縁層３０の上にパッシベーション層４０が形成されている。パッシベーション層４０は、酸化シリコン層４２と、酸化シリコン層４２の上に設けられた窒化シリコン層４４とが積層されて構成されていることができる。
【００２３】
パッシベーション層４０には、第１開口部５０と、第２開口部６０の一部とが形成されている。まず、第１開口部５０について説明する。第１開口部５０は、電極パッド３２の上に設けられ、電極パッド３２の上面の少なくとも一部が露出している。つまり、第１開口部５０の底面は、電極パッド３２の上面である。第１開口部５０の平面形状は、電極パッド３２の平面形状に含まれる。
【００２４】
第２開口部６０は、ヒューズ２２の上方に設けられている。本実施形態では、複数のヒューズ２２群の上方に位置する開口領域６２内に、一つの開口が設けられている場合を説明する。すなわち、第１開口部６０の平面パターンが、開口領域６２と同一のパターンで重なる場合である。第２開口部６０は、パッシベーション層４０を貫通し、第２層間絶縁層３０の一部を除去して形成されている。具体的には、第２層間絶縁層３０のうち、エッチングストッパ層３０ｂおよび絶縁層３０ａの一部が除去されて形成されている。つまり、第２開口部６０では、ヒューズ２２が露出することのないよう、その底面は、絶縁層３０ａである。開口領域６２に位置する絶縁層３０ａの膜厚は、電極パッド３２の下方に位置する絶縁層３０ａと比して小さい。
【００２５】
本実施形態にかかる半導体装置によれば、電極パッド３２が確実に露出した第１開口部５０と、ヒューズ２２が第２層間絶縁層３０に覆われた第２開口部６０とを有する半導体装置を提供することができる。本実施形態にかかる半導体装置では、第１開口部５０と第２開口部６０とを同時に形成する時に、電極パッド３２を確実に露出させるよう、パッシベーション層４０の除去に相当するエッチング条件と比して、過剰なエッチング条件で第１開口部５０および第２開口部６０が形成される。そのため、エッチング条件によっては、第２開口部６０でヒューズ２２が露出してしまうことがある。しかしながら、本実施形態にかかる半導体装置では、ヒューズ２２の上に位置する第２層間絶縁層３０として、エッチングレートの異なる２種の層を積層して構成している。そのため、第２層間絶縁層３０が酸化シリコン層のみで形成されている場合と比してエッチングの促進を抑制できる。その結果、電極パッド３２を確実に露出させ、かつ、ヒューズ２２が保護された半導体装置を提供することができる。
【００２６】
１．２．半導体装置の製造方法
以下、本実施形態にかかる半導体装置の製造方法について、図２および図３を参照しつつ説明する。図２および図３は、本実施形態にかかる半導体装置の製造工程を模式的に示す断面図である。また、図２および図３は、図１に対応する断面を示す図である。
【００２７】
（１）図２に示すように、半導体層１０にトランジスタ（図示せず）などの各種半導体素子を適宜形成する（素子分離絶縁層の形成も含む）。その後、半導体層１０の全面に第１層間絶縁層２０を形成する。ついで、第１層間絶縁層２０の上に、ヒューズ２２および配線層（図示せず）を形成する。ヒューズ２２および配線層は、第１層間絶縁層２０の上方全面に導電層（図示せず）を形成し、その後、公知のリソグラフィおよびエッチング技術によりパターニングすることで形成される。なお、ヒューズ２２および配線層を形成する前に、第１層間絶縁層２０にプラグ（図示せず）を形成する工程が含まれていることはいうまでもない。
【００２８】
ついで、ヒューズ２２および第１層間絶縁層２０の上に、第２層間絶縁層３０を形成する。第２層間絶縁層３０の形成では、まず、ヒューズ２２および第１層間絶縁層２０の上に、絶縁層３０ａを形成する。絶縁層３０ａとしては、たとえば、酸化シリコンを形成する。絶縁層３０ａは、ヒューズ２２や配線層の形状に沿って、凹凸のある上面となる。この場合には、必要に応じて、絶縁層３０ａに平坦化処理を施すことが好ましい。平坦化は、たとえば、ＣＭＰ法により行うことができる。
【００２９】
ついで、絶縁層３０ａの上に、エッチングストッパ層３０ｂを形成する。エッチングストッパ層３０ｂは、絶縁層３０ａと比して、同一条件のエッチングを施したときに、エッチングレートが小さい材料を選択する。たとえば、窒化シリコンを用いることができる。このようにして、絶縁層３０ａおよびエッチングストッパ層３０ｂとが積層された第２層間絶縁層３０を形成することができる。
【００３０】
（２）次に、図３に示すように、第２層間絶縁層３０の上に、電極パッド３２および必要に応じて配線層（図示せず）を形成する。電極パッド３２および配線層は、第２層間絶縁層３０の上方全面に導電層（図示せず）を形成し、この導電層を公知のリソグラフィおよびエッチング技術によりパターニングすることで形成することができる。なお、電極パッド３２および配線層を形成する前に、第２層間絶縁層３０にプラグ（図示せず）を形成する工程が含まれていることはいうまでもない。
【００３１】
ついで、電極パッド３２および第１層間絶縁層３０の上に、たとえば、酸化シリコン層４２を形成する。酸化シリコン層４２としては、たとえば、ＣＶＤ法により形成することができる。ついで、酸化シリコン層４２の上に、窒化シリコン層４４を形成する。窒化シリコン層４４は、たとえば、ＣＶＤ法により形成することができる。このようにしてパッシベーション層４０が形成される。
【００３２】
ついで、パッシベーション層４０の上に、マスク層を形成する。図３には、マスク層として、レジスト層Ｒ１を形成する場合を図示する。レジスト層Ｒ１は、電極パッド３２の上方に開口５１およびヒューズ２２の上に開口６１を有する。
【００３３】
（３）次に、図１に参照されるように、レジスト層Ｒ１をマスクとして電極パッド３２の上面が露出した第１開口部５０と、ヒューズ２２の上方に、ヒューズ２２が露出することのない第２開口部６０とを同一のエッチング条件（工程）で形成する。このように、同一のエッチング条件で形成することにより、工程を簡易にすることができ、製造コストの低減を図ることができる。第１開口部５０および第２開口部６０の形成は、たとえば、ドライエッチングにより行うことができる。
【００３４】
以上の工程により、第１の実施形態にかかる半導体装置を製造することができる。
【００３５】
本実施形態にかかる半導体装置の製造方法の利点について、図４を参照しつつ説明する。図４（ａ）および図４（ｂ）は、第１開口部および第２開口部の形成過程を示す図である。まず、図４（ａ）に示すように、開口５１、６１では、露出しているパッシベーション層４０が除去される。しかし、このエッチングでは、電極パッド３２の上では、配線基板に実装した後の導電性を確実にし、また、表面の平坦性を向上させるため、電極パッド３２の上面が一部除去されるようオーバーエッチングされる。このとき、図４（ｂ）に示すように、ヒューズ２２の上方では、第２層間絶縁層３０の一部が除去され、第２開口部６０が形成されることとなる。しかし、電極パッド３２と第２層間絶縁層３０とでは、同一条件のエッチングを施すと、第２層間絶縁層３０のエッチングレートが大きい。そのため、所望のオーバーエッチングを施すと、ヒューズ２２が露出する程に第２層間絶縁層３０が除去されてしまうことがある。しかし、本実施形態では、第２層間絶縁層３０の一部として、エッチングストッパ層３０ｂが形成されている。このため、酸化シリコンのみで形成された場合と比して、ヒューズ２２の上方でエッチングを遅延させることができる。その結果、第１開口部５０と第２開口部６０とを同一工程で形成した場合であっても、所望の開口を形成することができる。これにより、電極パッド３２を確実に露出させつつも、ヒューズ２２は保護された半導体装置を製造することができる。
【００３６】
２．第２の実施形態
２．１．半導体装置
次に、第２の実施形態にかかる半導体装置について、図５を参照しつつ説明する。図５は、本実施形態にかかる半導体装置を模式的に示す断面図である。なお、第２の実施形態は、電極パッド３２およびパッシベーション層４０の構成が異なる例である。以下の説明では、第１の実施形態と共通する構成および部材については、詳細な説明を省略する。
【００３７】
第２の実施形態にかかる半導体装置は、図５に示すように、電極パッド３２は、高融点金属の窒化物層３２ａと、金属層３２ｂと、高融点金属の窒化物層３２ｃとが積層されて構成されている。高融点金属の窒化物層３２ａ、３２ｃは、たとえば、ＴｉＮ層であることができる。金属層３２ｂは、たとえば、Ａｌ層であることができる。電極パッド３２の最上にある窒化物層３２ｃは、第１開口部５０の底面には設けられてない。第１開口部５０の底面には、金属層３２ｂが設けられている。つまり、窒化物層３２ｃは、パッシベーション層４０と金属層３２ｂとが重なっている領域にのみ設けられている。
【００３８】
また、第２の実施形態にかかる半導体装置では、パッシベーション層４０は、平坦な上面を有している。特に、酸化シリコン層４２は、平坦な上面を有している。
【００３９】
２．２．半導体装置の製造方法
第２の実施形態にかかる半導体装置の製造方法について、図６を参照しつつ説明する。以下の説明では、第１の実施形態にかかる半導体装置の製造方法と異なる点について説明する。
【００４０】
まず、図３に参照されるように、第１の実施形態にかかる製造方法の工程（１）および（２）と同様にして、電極パッド３２および第２層間絶縁層３０の上に酸化シリコン層４２ａを形成する。なお、図３に示す酸化シリコン層４２が本実施形態にかかる製造方法の酸化シリコン層４２ａに相当している。ついで、図６に示すように、酸化シリコン層４２ａの平坦化を行い、酸化シリコン層４２を形成する。酸化シリコン層４２ａの平坦化は、たとえば、ＣＭＰ法により行うことができる。このように、酸化シリコン層４２を平坦にすることで、電極パッド３２の上に位置する膜厚Ｘと比して、ヒューズ２２の上方に位置する膜厚Ｙが大きい状態とすることができる。その後、酸化シリコン層４２の上に窒化シリコン層４４を形成する。ついで、第１の実施形態にかかる製造方法と同様に、レジスト層Ｒ１を形成し、第１開口部５０および第２開口部６０を形成する。
【００４１】
第２の実施形態にかかる半導体装置の製造方法の利点について、図７を参照しつつ説明する。図７は、第１開口部５０および第２開口部６０の形成過程を示す断面図である。図７（ａ）に示すように、開口５１パッシベーション層４０が除去され、窒化物層３２ｃが露出する。一方、開口６１では、Ｙ−Ｘ分の膜厚の酸化シリコン層４２が残存している。引き続いて、図７（ｂ）に示すように、開口５１では、窒化物層３２ｃの除去が行われ、開口６１では、酸化シリコン層４２、エッチングストッパ層３０ｂおよび絶縁層３０ａの一部の除去が行われる。開口５１では、窒化物層３２ｃが残存していることで、ボンディングの密着性が低下してしまうことがあるため、確実に除去することが望まれる。本実施形態では、ヒューズ２２の上方にエッチングストッパ層３０ｂが設けられ、エッチングストッパ層３０ｂは、酸化シリコン層３０ａと比してエッチングされ難い材質である。そのため、酸化シリコンのみで第２層間絶縁層３０が形成されている場合と比して、窒化物層３２ｃを除去している過程において、ヒューズ２２が露出してしまうということを防ぐことができるのである。また、本実施形態では、第２開口部６０のエッチングでは、酸化シリコン層４２の膜厚の差（Ｙ−Ｘ）の分、オーバーエッチングに耐えることができる。よって、ヒューズ２２の露出の抑制作用をさらに高めることができる。その結果、電極パッド３２を確実に露出させつつも、ヒューズ２２は保護された半導体装置を製造することができる。
【００４２】
また、第２開口部６０の形成では、ヒューズ２２の上に確実に絶縁層を残存させるために、開口パターンを小さくするという方法が適用されることがある。つまり、レジスト層Ｒ１の開口６１のパターンを小さくするのである。この場合、開口パターンに応じてエッチングの促進が抑制され、ヒューズ上の絶縁層を残存させることができるが、第２開口部６０の開口パターンによっては、ヒューズの溶断効率を劣化させてしまうことがある。しかしながら、本実施形態によれば、エッチングストッパ層３０ｂが設けられていることで、ヒューズ上に絶縁層を残存させやすくなり、所望の開口を確保することができる。その結果、溶断効率の劣化が抑制され、信頼性が向上した半導体装置を提供することができる。
【００４３】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００４４】
【図１】第１の実施形態にかかる半導体装置を模式的に示す断面図。
【図２】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図３】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図４】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図５】第２の実施形態にかかる半導体装置を模式的に示す断面図。
【図６】第２の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図７】第２の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【符号の説明】
【００４５】
１０…半導体層、  ２０…第１層間絶縁層、  ２２…ヒューズ、  ３０…第２層間絶縁層、  ３０ａ…絶縁層、  ３０ｂ…エッチングストッパ層、  ３２…電極パッド、  ４０…パッシベーション層、  ４２，４２ａ…酸化シリコン層、  ４４…窒化シリコン層、  ５０…第１開口部、  ５１，６１…開口、  ６０…第２開口部、  ６２…開口領域、  Ｒ１…レジスト層
【図１】
2007214178.tif 000003
【図２】
2007214178.tif 000004
【図３】
2007214178.tif 000005
【図４】
2007214178.tif 000006
【図５】
2007214178.tif 000007
【図６】
2007214178.tif 000008
【図７】
2007214178.tif 000009