(57)【要約】【課題】高周波特性に優れ、高周波モジュールの小型化が可能な高周波回路基板を提供する。【解決手段】高周波回路基板１０は、多層構造の基板本体１１と、基板本体１１の表面に形成された高周波トランジスタ１８実装用の接続パッド１２ａ、１２ｂと、接続パッド１２ａ、１２ｂの内側の端部から基板本体１１の内部に延びるビアホール導体１３ａ、１３ｂと、基板本体１１の内層に形成され、一端がビアホール導体１３ａ、１３ｂに接続された整合回路１４ａ、１４ｂとを備えている。接続パッド１２ａ、１２ｂの長さＬ１は、高周波トランジスタ１８の動作周波数の波長λに対してλ／２に設定され、接続パッド１２ａ、１２ｂの先端Ｐ１は開放端となっている。【選択図】図１
2007242683.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
前記基板本体の表面に形成され、高周波トランジスタを実装するための接続パッドと、
前記接続パッドの内側の端部から前記基板本体の内部に延びるビアホール導体と、
前記ビアホール導体に一端が接続された整合回路と備え、
前記接続パッドは、その線路長が前記高周波トランジスタの動作周波数の波長λに対してλ／２に設定されており且つその先端が開放端となっていることを特徴とする高周波回路基板。
【請求項２】
基板本体と、
前記基板本体の表面に形成され、高周波トランジスタを実装するための接続パッドと、
前記接続パッドの内側の端部から前記基板本体の内部に延びるビアホール導体と、
前記ビアホール導体に一端が接続された整合回路と備え、
前記接続パッドは、その線路長が前記高周波トランジスタの動作周波数の波長λに対してλ／４に設定されており且つその先端が短絡端となっていることを特徴とする高周波回路基板。
【請求項３】
前記基板本体が多層構造を有し、
前記整合回路が前記基板本体の内層に形成されていることを特徴とする請求項１又は２に記載の高周波回路基板。
【請求項４】
前記整合回路が上下のグランド層に挟まれていることを特徴とする請求項３に高周波回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路基板に関し、特に、高周波トランジスタを実装する高周波回路基板の構造に関するものである。
【背景技術】
【０００２】
高周波トランジスタを実装した高周波回路基板としては、例えば特許文献１に開示されるものがある。図５に示すように、この高周波回路基板１では、その表面に平板コンデンサ３が実装され、高周波トランジスタ２はこの平板コンデンサ３上に実装される。高周波トランジスタ２のソース側のリード２ｃ、２ｄは共に平板コンデンサ３上に半田付けされる。また、高周波回路基板１の表面には接続パッド１ａ、１ｂが形成され、その接続パッド１ａ、１ｂ上に半田付け等で高周波トランジスタのドレイン側及びゲート側のリード２ａ、２ｂがそれぞれ接続される。これらのリードを接続するための接続パッド１ａ、１ｂの先端には、インピーダンスを所定の値に調整するための整合回路が接続されており、高周波トランジスタ２のドレイン及びゲートは、この整合回路を介して他の回路に接続される。
【特許文献１】特許第２８７５３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、電子機器の小型化が要望されており、高周波回路基板１についてもさらなる小型化が望まれている。しかし、上述した従来の高周波回路基板１では、図６（ａ）及び（ｂ）に示すように、整合回路１ａ、１ｂを含めた長さＬ４が接続パッド１ａ、１ｂに相当する長さＬ３よりも大幅に長いため、基板表面が整合回路１ａ、１ｂによって広く占有されるという問題がある。そのため、他の部品の実装領域の確保も困難となり、高周波モジュールの小型化を阻む要因となっていた。
【０００４】
したがって、本発明の目的は、高周波特性に優れ、高周波モジュールの小型化が可能な高周波回路基板を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の上記目的は、基板本体と、前記基板本体の表面に形成され、高周波トランジスタを実装するための接続パッドと、前記接続パッドの内側の端部から前記基板本体の内部に延びるビアホール導体と、前記ビアホール導体に一端が接続された整合回路と備え、前記接続パッドは、その線路長が前記高周波トランジスタの動作周波数の波長λに対してλ／２に設定されており且つその先端が開放端となっていることを特徴とする高周波回路基板によって達成される。
【０００６】
本発明の上記目的はまた、基板本体と、前記基板本体の表面に形成され、高周波トランジスタを実装するための接続パッドと、前記接続パッドの内側の端部から前記基板本体の内部に延びるビアホール導体と、前記ビアホール導体に一端が接続された整合回路と備え、前記接続パッドは、その線路長が前記高周波トランジスタの動作周波数の波長λに対してλ／４に設定されており且つその先端が短絡端となっていることを特徴とする高周波回路基板によっても達成される。
【０００７】
本発明においては、前記基板本体が多層構造を有し、前記整合回路が前記基板本体の内層に形成されていることが好ましく、前記整合回路が上下のグランド層に挟まれていることがより好ましい。これによれば、周囲の電磁界の影響を受けることなく、整合回路として確実に機能させることができる。
【発明の効果】
【０００８】
本発明によれば、高周波特性に優れ、高周波モジュールの小型化が可能な高周波回路基板を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１０】
図１は、本発明の第１の実施形態に係る高周波回路基板１０の構造を示す略断面図である。
【００１１】
図１に示すように、高周波回路基板１０は、多層構造の基板本体１１と、基板本体１１の表面に形成された高周波トランジスタ１８実装用の接続パッド１２ａ、１２ｂと、接続パッド１２ａ、１２ｂの内側（高周波トランジスタ本体寄り）の端部から基板本体１１の内部に延びるビアホール導体１３ａ、１３ｂと、基板本体１１の内層に形成され、一端がビアホール導体１３ａ、１３ｂに接続された整合回路１４ａ、１４ｂとを備えている。
【００１２】
基板本体１１は、例えば多層セラミック基板であり、基板本体１１の表面は高周波トランジスタ１８のみならずキャパシタや抵抗といった部品の実装領域として利用される。基板本体１１の底面にはグランド層１５ａが形成されている。グランド層はまた、基板本体１１の内層にも形成されており、整合回路１４ａ、１４ｂは上下のグランド層１５ｂ、１５ａに挟まれている。これにより、整合回路１４ａ、１４ｂは周囲の電磁界の影響を受けることなく確実に機能することができる。
【００１３】
高周波トランジスタ１８の直下には平板コンデンサ１９が設けられ、高周波トランジスタ１８のソース側リード１８ｃは平板コンデンサ１９上に半田付け等により接続されている。また、高周波トランジスタ１８のドレイン側リード１８ａ及びゲート側リード１８ｂはそれぞれ接続パッド１２ａ、１２ｂ上に半田付け等により接続されている。接続パッド１２ａ、１２ｂの長さＬ１は、高周波トランジスタ１８の動作周波数の波長λに対してλ／２に設定され、接続パッド１２ａ、１２ｂの先端Ｐ１は開放端となっている。これにより、高周波トランジスタ１８から見て接続パッド１２ａ、１２ｂは電気的に無視することができる。すなわち、整合回路１４ａ、１４ｂを高周波トランジスタ１８の根元から構成することができ、高周波モジュールを飛躍的に小型化することができる。
【００１４】
以上説明したように、第１の実施形態によれば、整合回路１４ａ、１４ｂを基板１１の内層に構成しているので、基板表面の導体パターンの専有面積を縮小でき、高周波モジュールの小型化に寄与することができる。また、高周波トランジスタのリードを接続するための接続パッドの長さをλ／２に設定し、且つその先端を開放端としているので、接続パッドのインピーダンスを無視して整合回路を構成することができ、整合回路の設計が容易となる。
【００１５】
図２は、本発明の第２の実施形態に係る高周波回路基板２０の構造を示す略断面図である。また、図３は、高周波回路基板２０の略上面図である。
【００１６】
図２に示すように、高周波回路基板２０の特徴は、接続パッド１２ａ、１２ｂの長さＬ２が高周波トランジスタ１８の動作周波数の波長λに対してλ／４に設定され、接続パッド１２ａ、１２ｂの先端Ｐ２が短絡端となっている点にある。接続パッド１２ａ、１２ｂの先端Ｐ２を短絡端とするため、本実施形態においては、図３に示すように、接続パッド１２ａ、１２ｂの先端部の両側に略扇形のキャパシタンスパターン２１を形成する。キャパシタンスパターン２１は内層のグランド層１５ｂとの間でキャパシタを構成しており、使用周波数において短絡状態となる。これにより、第１の実施形態と同様、高周波トランジスタ１８から見て接続パッド１２ａ、１２ｂは電気的に無視することができる。すなわち、整合回路１４ａ、１４ｂを高周波トランジスタ１８の根元から構成することができ、高周波モジュールを飛躍的に小型化することができる。また高周波回路基板２０では、キャパシタを介して接続パッド１２ａ、１２ｂの先端部を短絡しているので、トランジスタのドレイン及びゲートに直流電圧バイアスが印加されている場合でも、その直流電圧が短絡されることを防止することができる。
【００１７】
以上説明したように、第２の実施形態によれば、整合回路１４ａ、１４ｂを基板１１の内層に構成しているので、基板表面の導体パターンの専有面積を縮小でき、高周波モジュールの小型化に寄与することができる。また、高周波トランジスタのリードを接続するための接続パッドの長さをλ／４に設定し、且つその先端を短絡端としているので、接続パッドのインピーダンスを無視して整合回路を構成することができ、整合回路の設計が容易となる。
【００１８】
上述した各実施形態においては、接続パッドの長さをλ／２又はλ／４としているが、これらの長さは厳密である必要はなく、若干のばらつきは許容される。
【００１９】
図４は、接続パッドの長さをλ／４とする高周波回路基板２０において、接続パッドの長さのばらつきと高周波トランジスタの利得との関係を示すグラフである。図４において、横軸は、λ／４を基準として正規化された接続パッドの長さを示しており、縦軸は利得（ｄＢ）を示している。
【００２０】
図４に示すように、接続パッドの長さが１、つまりλ／４のとき、高周波トランジスタの利得が約１２．３ｄＢとなっており、０．９５（０．９５×λ／４）のときの利得は約１０．８ｄＢ、また１．０５（１．０５×λ／４）のときの利得は約１１．１ｄＢとなっている。つまり、接続パッドの長さがλ／４から５％ずれたとしても、利得の低下は２％程度に収まっている。２％程度の利得のばらつきは、高周波回路の製造ばらつきとして許容される範囲内であることから、接続パッドの長さのばらつきは、少なくとも５％程度まで許容されるものであると言える。同様に、接続パッドの長さがλ／２である場合にも、続パッドの長さのばらつきは、少なくとも５％程度まで許容されるものであると言える。
【００２１】
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるべきものであることは言うまでもない。
【００２２】
例えば、上記第２の実施形態においては、略扇形のキャパシタンスパターン２１が接続パッドの両側に設けられているが、使用周波数において接続パッドを短絡可能なものであれば、どのような形状のものであってもよい。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の第１の実施形態に係る高周波回路基板１０の構造を示す略断面図である。
【図２】図２は、本発明の第２の実施形態に係る高周波回路基板２０の構造を示す略断面図である。
【図３】図３は、高周波回路基板２０の略上面図である。
【図４】図４は、接続パッドの長さをλ／４とする高周波回路基板２０において、接続パッドの長さのばらつきと高周波トランジスタの利得との関係を示すグラフである。
【図５】図５は、従来の高周波回路基板１の構成を示す略斜視図である。
【図６】図６（ａ）は、従来の高周波回路基板１の略上面図、図６（ｂ）はその側面図である。
【符号の説明】
【００２４】
１    高周波回路基板
１ａ    接続パッド（整合回路）
１ｂ    接続パッド（整合回路）
２    高周波トランジスタ
２ａ〜２ｄ    高周波トランジスタのリード
３    平板コンデンサ
１０    高周波回路基板
１１    基板本体
１２ａ、１２ｂ    接続パッド
１３ａ、１３ｂ    ビアホール導体
１４ａ、１４ｂ    整合回路
１５ａ、１５ｂ    グランド層
１８ａ    ドレイン側リード
１８ｂ    ゲート側リード
１８ｃ、１８ｄ    ソース側リード
１８    高周波トランジスタ
１９    平板コンデンサ
２０    高周波回路基板
２１    キャパシタンスパターン
【図１】
2007242683.tif 000003
【図２】
2007242683.tif 000004
【図３】
2007242683.tif 000005
【図４】
2007242683.tif 000006
【図５】
2007242683.tif 000007
【図６】
2007242683.tif 000008