(57)【要約】【課題】  ２つの出力素子の入力が共にハイレベルになり、発振動作が停止することを防止するパルス幅変調回路を提供すること。【解決手段】  パルス幅変調回路は、インバータ回路ＩＮＶ１およびＩＮＶ２に供給される電源電圧ＶＢが所定電圧以上であることが検出手段２３によって検出されると、レベル制御手段２４がインバータ回路ＩＮＶ２の入力を制御することにより、電源電圧ＶＢの立ち上がり時間に影響されることなく、確実に発振動作を開始させることができる。レベル制御手段２４は、トランジスタＱ４を有し、電源電圧ＶＢが所定電圧になるまでは、トランジスタＱ４がオン状態であり、ローレベルの信号を供給し、電源電圧ＶＢが所定電圧になると、トランジスタＱ４がオフ状態になり、発振動作が開始する。【選択図】図２
2007028455.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流と第２の電流とによりコンデンサが充電されて、第１の出力素子および第２の出力素子からパルスを出力するパルス発生手段と、
入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１の電流および該第２の電流による充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と、
該第１の出力素子および該第２の出力素子に供給される電源電圧が、所定電圧以上であることを検出する検出手段と、
該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該第１の出力素子および該第２の出力素子が発振動作を開始するよう、該第１の出力素子または該第２の出力素子の一方の入力レベルを制御するレベル制御手段とを備える、パルス幅変調回路。
【請求項２】
前記レベル制御手段が、
前記電源電圧が前記所定電圧以上であることを前記検出手段が検出するまでは、該一方の出力素子の入力に、該他方の出力素子の入力レベルと異なるレベルの信号を供給し、
該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該一方の出力素子の入力への該信号の供給を停止する、請求項１に記載のパルス幅変調回路。
【請求項３】
前記レベル制御手段が、前記検出手段による検出に基づいてオンオフ動作するスイッチ素子を有し、
該スイッチ素子がオン状態になることにより、前記一方の出力素子の入力に前記信号を供給し、
該スイッチ素子がオフ状態になることにより、該一方の出力素子の入力への該信号の供給を停止する、請求項２に記載のパルス幅変調回路。
【請求項４】
前記スイッチ素子が、前記一方の出力素子の入力と、前記異なるレベルの電圧を供給する第２の電源電圧との間に接続されている、請求項３に記載のパルス幅変調回路。
【請求項５】
前記レベル制御手段が、
前記電源電圧が前記所定電圧以上であることを前記検出手段が検出した場合に、前記第１の出力素子または前記第２の出力素子の入力レベルを一方のレベルから他方のレベルに反転させる、請求項１に記載のパルス幅変調回路。
【請求項６】
前記第１の出力素子および前記第２の出力素子の各々が、第１入力および第２入力を有し、
該第１の出力素子の第１入力が、前記第２の電流により充電される第１のコンデンサに接続され、
該第２の出力素子の第１入力が、前記第１の電流により充電される第２のコンデンサに接続され、
該第１の出力素子の第２入力には前記他方のレベルの信号が常に入力されており、
前記レベル制御手段が、前記電源電圧が前記所定電圧以上であることを前記検出手段が検出するまでは、該第２の出力素子の第２入力に前記一方のレベルの信号を供給し、該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該第２の出力素子の第２入力に該他方のレベルの信号を供給する、請求項５に記載のパルス幅変調回路。
【請求項７】
前記レベル制御手段が、前記検出手段による検出に基づいてオンオフ動作するスイッチ素子を有し、
該スイッチ素子のオン状態／オフ状態が切り替わることにより、前記第２の出力素子の第２入力に供給される信号が、前記一方のレベルと前記他方のレベルとの間で切り替わる、請求項６に記載のパルス幅変調回路。
【請求項８】
前記検出手段が、前記電源電圧と前記第２の電源電圧との間に接続された第１抵抗および第２抵抗と、該第１抵抗と該第２抵抗との接続点に接続された第２のスイッチ素子とを有し、
該第１抵抗および該第２抵抗の各抵抗値が、前記所定電圧に基づいて設定されている、請求項１〜７のいずれかに記載のパルス幅変調回路。
【請求項９】
前記所定電圧が、前記第１の出力素子および前記第２の出力素子の動作開始電圧以上の電圧である、請求項１〜８のいずれかに記載のパルス幅変調回路。
【請求項１０】
請求項１〜９のいずれかに記載のパルス幅変調回路と、
該パルス幅変調回路からの第１のＰＷＭ信号に応答してオン状態またはオフ状態になる第３のスイッチ素子と、該パルス幅変調回路からの第２のＰＷＭ信号に応答してオン状態またはオフ状態になる第４のスイッチ素子とを有するスイッチング出力回路とを備える、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路に関し、詳細には、マルチバイブレータを備えるパルス幅変調回路に関する。
【背景技術】
【０００２】
図６は従来のパルス幅変調回路６０を示す回路図である。パルス幅変調回路６０は、コンデンサＣ１、Ｃ２をトランジスタＱ２、Ｑ１のコレクタ電流によって充放電することにより、インバータ回路ＩＮＶ１、ＩＮＶ２からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。そして、トランジスタＱ１に入力信号であるオーディオ信号ｉｎを入力し、定電流からのトランジスタＱ１、Ｑ２のコレクタ電流の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力パルスのパルス幅を変調する。その結果、パルス幅変調回路６０は、インバータ回路ＩＮＶ１、ＩＮＶ２からそれぞれＰＷＭ（パルス幅変調）信号を出力する。
【０００３】
パルス幅変調回路６０は、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が、一方がハイレベルであり、他方がローレベルである場合に、発振動作（一方がハイレベルを出力する時に、他方がローレベルを出力する動作を繰り返すことをいう）を継続し、ＰＷＭ信号を出力することができる。しかし、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が共にハイレベルになると、コンデンサＣ１、Ｃ２の両方が充電された状態になり、発振動作が停止し、ＰＷＭ信号を出力できなくなるという問題がある。
【０００４】
特に、パルス幅変調回路６０の起動時において、トランジスタＱ１、Ｑ２のコレクタ電流を生成する電源ＶＡの立ち上がり（定常状態になるまでの時間）よりも、インバータ回路ＩＮＶ１、ＩＮＶ２に電圧を供給する電源ＶＢの立ち上がりが遅い場合に、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が共にハイレベルになる。これは次の理由による。図７にインバータ回路ＩＮＶ１（ＩＮＶ２も同様）の内部構成を示す。電源ＶＢがインバータ回路ＩＮＶ１の動作開始電圧に達するまでは、ＭＯＳＦＥＴ７１、７２はオンオフ動作しない。そのため、パルス幅変調回路６０の起動直後は、インバータ回路ＩＮＶ１の出力Ｐ点は高抵抗状態であるので、トランジスタＱ１のコレクタ電流はコンデンサＣ２には流れず、ダイオードＤ２を介して電源ＶＢに流れる。もし電源ＶＢの立ち上がりが早ければ、コンデンサＣ２が充電されていない状態で、インバータ回路ＩＮＶ１のＭＯＳＦＥＴ７２が急速にオン状態（低抵抗状態）になるので、インバータ回路ＩＮＶ１がローレベルを出力し、インバータ回路ＩＮＶ２の入力をローレベルに反転させる。このことはインバータ回路ＩＮＶ２についても同様のことが言えるが、実際には回路諸定数のばらつきによって何れか早い方によって発振動作に移行することになる。
【０００５】
しかし、電源ＶＢの立ち上がりが遅い場合は、インバータ回路ＩＮＶ１は電源電圧ＶＢがＭＯＳＦＥＴ７２の閾値電圧を越えた時点から徐々に電流が流れ始め（抵抗値が徐々に減少していく）、コンデンサＣ２の充電が開始される。この時、インバータ回路ＩＮＶ１の出力はトランジスタＱ１のコレクタ電流によるコンデンサＣ２の充電速度よりもゆっくりとローレベルに移行するので、インバータ回路ＩＮＶ２の入力をローレベルに反転させることができず、そのままコンデンサＣ２の満充電に至ることになる。インバータ回路ＩＮＶ２およびコンデンサＣ１についても同様であり、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が共にハイレベル、出力が共にローレベルという安定状態に入り、発振動作に移行しなくなる。
【０００６】
この問題を解決するために図８に示すパルス幅変調回路８０が提案されている。このパルス幅変調回路８０は、抵抗Ｒ１１、Ｒ１２およびトランジスタＱ１０を有する起動回路７２を備える。抵抗Ｒ１１、Ｒ１２によって電圧ＶＢ−ＶＣが分圧されて、分圧された電圧がトランジスタＱ１０のベースに与えられる。電源ＶＢが十分に立ち上がった際に、トランジスタＱ１０がオン状態になり、その結果、定電流回路６２が動作を開始する。従って、電源ＶＢが十分に立ち上がる前に、定電流回路６２からの電流によってコンデンサＣ１、Ｃ２が充電されることを防止でき、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が共にハイレベルになることを防止できる。
【０００７】
しかし、このパルス幅変調回路８０によると、電源ＶＢが十分に立ち上がるまで定電流回路６２の動作を停止させているが、電源ＶＢの立ち上がりが遅い場合には、トランジスタＱ１、Ｑ２、ダイオードＤ１、Ｄ２の漏れ電流によってコンデンサＣ１、Ｃ２が充電されてしまい、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が共にハイレベルになり、発振動作が開始しないという問題がある。
【特許文献１】特開２００３−２４９８４６号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、２つの出力素子の入力が共にローレベルまたは共にハイレベルになり、発振動作が停止することを防止するパルス幅変調回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明の好ましい実施形態によるパルス幅変調回路は、第１の電流と第２の電流とによりコンデンサが充電されて、第１の出力素子および第２の出力素子からパルスを出力するパルス発生手段と、入力信号に基づいて、該第１の電流と該第２の電流との分配比を制御して、該第１の電流および該第２の電流による充電時間を制御することにより、該パルスのパルス幅を制御する変調手段と、該第１の出力素子および該第２の出力素子に供給される電源電圧が、所定電圧以上であることを検出する検出手段と、該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該第１の出力素子および該第２の出力素子が発振動作を開始するよう、該第１の出力素子または該第２の出力素子の一方の入力レベルを制御するレベル制御手段とを備える。
【００１０】
好ましい実施形態においては、上記レベル制御手段は、上記電源電圧が上記所定電圧以上であることを上記検出手段が検出するまでは、該一方の出力素子の入力に、該他方の出力素子の入力レベルと異なるレベルの信号を供給し、該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該一方の出力素子の入力への該信号の供給を停止する。
【００１１】
好ましい実施形態においては、上記レベル制御手段は、上記検出手段による検出に基づいてオンオフ動作するスイッチ素子を有し、該スイッチ素子がオン状態になることにより、前記一方の出力素子の入力に上記信号を供給し、該スイッチ素子がオフ状態になることにより、該一方の出力素子の入力への該信号の供給を停止する。
【００１２】
好ましい実施形態においては、上記スイッチ素子は、上記一方の出力素子の入力と、上記異なるレベルの電圧を供給する第２の電源電圧との間に接続されている。
【００１３】
好ましい実施形態においては、上記レベル制御手段は、上記電源電圧が上記所定電圧以上であることを上記検出手段が検出した場合に、上記第１の出力素子または上記第２の出力素子の入力レベルを一方のレベルから他方のレベルに反転させる。
【００１４】
好ましい実施形態においては、上記第１の出力素子および上記第２の出力素子の各々が、第１入力および第２入力を有する。該第１の出力素子の第１入力は、上記第２の電流により充電される第１のコンデンサに接続され、該第２の出力素子の第１入力が、上記第１の電流により充電される第２のコンデンサに接続されている。該第１の出力素子の第２入力には上記他方のレベルの信号が常に入力されている。上記レベル制御手段は、上記電源電圧が上記所定電圧以上であることを上記検出手段が検出するまでは、該第２の出力素子の第２入力に前記一方のレベルの信号を供給し、該電源電圧が該所定電圧以上であることを該検出手段が検出した場合に、該第２の出力素子の第２入力に該他方のレベルの信号を供給する。
【００１５】
好ましい実施形態においては、上記レベル制御手段は、上記検出手段による検出に基づいてオンオフ動作するスイッチ素子を有し、該スイッチ素子のオン状態／オフ状態が切り替わることにより、上記第２の出力素子の第２入力に供給される信号が、上記一方のレベルと上記他方のレベルとの間で切り替わる。
【００１６】
好ましい実施形態においては、上記検出手段は、上記電源電圧と上記第２の電源電圧との間に接続された第１抵抗および第２抵抗と、該第１抵抗と該第２抵抗との接続点に接続された第２のスイッチ素子とを有し、該第１抵抗および該第２抵抗の各抵抗値が、前記所定電圧に基づいて設定されている。
【００１７】
好ましい実施形態においては、上記所定電圧は、上記第１の出力素子および上記第２の出力素子の動作開始電圧以上の電圧である。
【００１８】
本発明の別の局面においては、スイッチングアンプが提供され得る。このスイッチングアンプは、上記のパルス幅変調回路と、該パルス幅変調回路からの第１のＰＷＭ信号に応答してオン状態またはオフ状態になる第３のスイッチ素子と、該パルス幅変調回路からの第２のＰＷＭ信号に応答してオン状態またはオフ状態になる第４のスイッチ素子とを有するスイッチング出力回路とを備える。
【００１９】
以下、本発明の作用について説明する。
レベル制御手段は、電源電圧が所定電圧以上であることを検出手段が検出した場合に、第１および第２の出力素子が発振動作を開始するように、第１の出力素子または第２の出力素子の（どちらか一方の）入力レベルを制御する。入力レベルを制御するとは、例えば、電源電圧（第１の出力素子および第２の出力素子に供給される電源電圧）が所定電圧になるまでは、一方（例えば、第１）の出力素子の入力に他方（例えば、第２）の出力素子の入力レベル（例えば、ハイレベル）と異なるレベル（例えば、ローレベル）を供給しておき、電源電圧が所定電圧以上になると、第１の出力素子の入力に当該ローレベルの信号の供給を停止することである。これにより、第１の出力素子の入力および第２の出力素子の入力が互いに異なるレベルの状態（すなわち、安定ではない状態）で、第１の出力素子の入力へのローレベルの信号の供給が停止されるので、この状態から第１の出力素子および第２の出力素子が発振動作を開始することができる。具体的には、第１の出力素子に接続されているコンデンサは、電源電圧の立ち上がりが遅い場合であっても、第１の出力素子の入力にローレベルの信号が供給されていた結果、充電されていない。従って、第１の出力素子の入力へのローレベルの信号の供給が停止された際に、当該コンデンサの充電が開始され、発振動作が開始される。
【００２０】
さらに、入力レベルを制御するとは、例えば、電源電圧が所定電圧になるまでは、第２の出力素子の第２入力に一方のレベル（例えば、ローレベル）の信号を供給しておき、電源電圧が所定電圧以上になると、第２の出力素子の第２入力をローレベルから他方のレベル（例えば、ハイレベル）に反転させることである。これにより、第２の出力素子の出力はハイレベルからローレベルに反転し、その結果、第１の出力素子の第１入力がハイレベルからローレベルに反転する。第１の出力素子の第１入力には第１のコンデンサが接続されているので、第１の出力素子の第１入力がローレベルになることにより、第１のコンデンサが充電開始する。その結果、第１の出力素子および第２の出力素子の発振動作が開始される。この場合、第１および第２のコンデンサが満充電の状態であっても、第２の出力素子の第２入力のレベルをローレベルからハイレベルに反転させることにより、第１の出力素子および第２の出力素子の発振動作が開始するので、電源の立ち上がり時間や、漏れ電流等に影響されることなく、確実に発振動作を開始することができる。
【発明の効果】
【００２１】
本発明のパルス幅変調回路は、第１の出力素子および第２の出力素子に供給される電源電圧が所定電圧以上であることが検出されると、レベル制御手段が一方の出力素子の入力レベルを制御することにより、電源電圧の立ち上がり時間に影響されることなく、確実に発振動作を開始させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。まず、図１を参照して、本発明のパルス幅変調回路２０が適用されるスイッチングアンプの概略構成を説明する。スイッチングアンプ１０は、パルス幅変調回路２０、ドライバ１１、スイッチング出力回路１２、ＬＰＦ（Low Pass Filter）１３および負帰還回路１４を備える。
【００２３】
パルス幅変調回路２０は、入力信号をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ１１は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。
【００２４】
スイッチング出力回路１２は、第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路１２は、スイッチ素子（例えば、ＭＯＳＦＥＴ）１５、１６を有する。
【００２５】
ＬＰＦ１３は、スイッチング出力回路１２の出力端とスイッチングアンプ１０の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ１３は、コイル１７およびコンデンサ１８を有する。負帰還回路１４は、スイッチング出力回路１２の出力端とパルス幅変調回路２０の入力との間に接続され、スイッチング出力回路１２の出力に含まれる信号の歪み成分を低減する。
【００２６】
図２は、パルス幅変調回路２０の概略構成を説明する回路図である。パルス幅変調回路２０は、パルス発生手段２１、変調手段２２、検出手段２３およびレベル制御手段２４を備える。パルス発生手段２１および変調手段２２は、無安定マルチバイブレータを使用したＰＷＭ回路を構成する。検出手段２３およびレベル制御手段２４は、当該ＰＷＭ回路の起動回路を構成する。
【００２７】
パルス発生手段２１は、後述する第１の電流Ｉ１および第２の電流Ｉ２により、コンデンサＣ１、Ｃ２に電荷を充電し、第１の出力素子および第２の出力素子からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。第１の出力素子、第２の出力素子は、本例では、インバータ回路ＩＮＶ１、ＩＮＶ２である。インバータ回路ＩＮＶ１、ＩＮＶ２の内部構成は図７の通りであり、入力が所定の閾値以上になるとローレベルの信号を出力し、入力が所定の閾値未満になるとハイレベルの信号を出力する。インバータ回路ＩＮＶ１、ＩＮＶ２は、発振動作（一方がハイレベルを出力する時に、他方がローレベルを出力する動作を繰り返すことをいう）を実行することにより、それぞれパルスを出力する。
【００２８】
パルス発生手段２１は、インバータ回路ＩＮＶ１、ＩＮＶ２、コンデンサＣ１、Ｃ２、ダイオードＤ１、Ｄ２を含み、コンデンサＣ１、Ｃ２の充電時間に対応した幅のパルスを出力する。インバータ回路ＩＮＶ１およびＩＮＶ２は、図７に示す通り、出力パルスのハイレベルに略対応する電源ＶＢおよびローレベルに略対応する電源（または接地電位）ＶＣに接続されている。
【００２９】
変調手段２２は、入力信号（例えば、オーディオ信号）ｉｎに基づいて第１の電流Ｉ１と第２電流Ｉ２との分配比を制御することにより、インバータ回路ＩＮＶ１、ＩＮＶ２の出力パルスのパルス幅を変化させる。変調手段２２は、定電流回路２５、トランジスタＱ１、Ｑ２、抵抗Ｒ１、Ｒ２を有する。定電流回路２５は、電源ＶＡに接続され、定電流Ｉを発生させる。第１の電流Ｉ１はトランジスタＱ１のコレクタ電流であり、第２の電流Ｉ２はトランジスタＱ２のコレクタ電流であり、第１の電流Ｉ１と第２の電流Ｉ２との和は、定電流回路２５で発生される定電流Ｉに等しい。すなわち、第１の電流Ｉ１と第２の電流Ｉ２とは、定電流Ｉから分配されている。トランジスタＱ１のベースに入力信号ｉｎが与えられることにより、第１の電流Ｉ１と第２電流Ｉ２との分配比が制御される。その結果、コンデンサＣ１およびＣ２の充電時間が制御され、インバータ回路ＩＮＶ１、ＩＮＶ２の出力パルスのパルス幅を変化させることができる。
【００３０】
検出手段２３は、インバータ回路ＩＮＶ１、ＩＮＶ２に供給される電源電圧ＶＢが所定電圧ＶＢ’以上であることを検出する。検出手段２３による検出結果は、レベル制御手段２４に与えられ、レベル制御手段２４が当該検出結果に基づいてインバータ回路ＩＮＶ２の入力レベルを制御する。
【００３１】
ここで、所定電圧ＶＢ’は、レベル制御手段２４がインバータ回路ＩＮＶ２の入力レベルを制御するタイミングを決定する電圧であり、好ましくは、インバータ回路ＩＮＶ１、ＩＮＶ２の動作開始電圧以上の電圧である。電源電圧ＶＢがインバータ回路ＩＮＶ１、ＩＮＶ２の動作開始電圧以上になった時に、後述するトランジスタＱ４をオフ状態にすることにより、インバータ回路ＩＮＶ１、ＩＮＶ２の発振動作を確実に開始させることができるからである。つまり、電源電圧ＶＢがインバータ回路ＩＮＶ１、ＩＮＶ２の動作開始電圧未満であるときに、トランジスタＱ４をオフ状態にしてしまうと、インバータ回路ＩＮＶ１、ＩＮＶ２が動作開始する前に、コンデンサＣ１、Ｃ２が満充電状態になり、インバータ回路ＩＮＶ１、ＩＮＶ２の両入力がハイレベルになり、発振動作が停止してしまう可能性があるからである。
【００３２】
好ましくは（本実施形態では）、所定電圧ＶＢ’は、電源電圧ＶＢが十分に立ち上がった略定常状態における電圧であり、電源電圧ＶＢの定常状態における電圧（最大値）の７０〜９５％の電圧である。所定電圧ＶＢ’をこの電圧よりも大きく設定すると、電源電圧ＶＢが何らかの原因で最大値まで上昇しない場合に、トランジスタＱ４がオフ状態にならず、インバータ回路ＩＮＶ１、ＩＮＶ２の発振動作を開始できない可能性がある。一方、所定電圧ＶＢ’をこの電圧よりも小さく設定した場合にも、インバータ回路ＩＮＶ１、ＩＮＶ２は発振動作を停止してしまう可能性がある。つまり、電源電圧ＶＢが低い状態では、ＭＯＳＦＥＴ７２が高抵抗状態にあり、電源ＶＣに流れる電流が少ないので、コンデンサＣ２の充電時間が非常に遅く、その結果、インバータ回路ＩＮＶ２の出力、すなわちインバータ回路ＩＮＶ１の入力がローレベルにならず、インバータ回路ＩＮＶ１、ＩＮＶ２の両入力がハイレベルになり、発振動作が停止してしまう。代表的には、電源電圧ＶＢが５Ｖである場合に、所定電圧は４Ｖに設定される。
【００３３】
検出手段２３は、抵抗Ｒ３、Ｒ４、トランジスタＱ３を有する。抵抗Ｒ３は一端が電源ＶＢに、他端が抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は電源ＶＣに接続されている。トランジスタＱ３のエミッタは電源ＶＣに接続され、コレクタは抵抗Ｒ５を介して電源ＶＢに接続され、かつ、レベル制御手段２４に接続されている。トランジスタＱ３のベースは抵抗Ｒ３と抵抗Ｒ４との接続点に接続され、電圧ＶＢ−ＶＣを抵抗Ｒ３、Ｒ４で分圧した電圧が供給される。つまり、トランジスタＱ３は、電源電圧ＶＢが所定電圧ＶＢ’になったときに、オン状態になる。抵抗Ｒ３、Ｒ４の各値は、所定電圧ＶＢ’を決定するものであり、下記式で表される値に設定されている。ここで、Ｖｔｈ（Ｑ３）は、トランジスタＱ３の閾値電圧である。
【数１】
2007028455.tif 000003
【００３４】
レベル制御手段２４は、電源電圧ＶＢが所定電圧ＶＢ’になったことを検出手段２３が検出した場合に、インバータ回路ＩＮＶ１、ＩＮＶ２が発振動作を開始するように、インバータ回路ＩＮＶ１またはＩＮＶ２のどちらか（本例では、インバータ回路ＩＮＶ２）の入力レベルを制御する。入力レベルを制御するとは、インバータ回路ＩＮＶ１、ＩＮＶ２の両入力（両出力）を異なる状態に移行させることである。本実施形態では、電源電圧ＶＢが所定電圧ＶＢ’になったことが検出されるまでは、レベル制御手段２４は、インバータ回路ＩＮＶ２の入力に接続された状態になり、インバータ回路ＩＮＶ２の入力にローレベルの信号を供給する。その結果、レベル制御手段２４は、インバータ回路ＩＮＶ１の入力がハイレベル、インバータ回路ＩＮＶ２の入力がローレベルという状態を維持させる。一方、電源電圧ＶＢが所定電圧ＶＢ’になったことが検出されると、レベル制御手段２４は、インバータ回路ＩＮＶ２の入力と切り離されて、インバータ回路ＩＮＶ２の入力へのローレベルの信号の供給を停止する。従って、インバータ回路ＩＮＶ１の入力がハイレベル、インバータ回路ＩＮＶ２の入力がローレベルという状態から、コンデンサＣ２が第１の電流Ｉ１によって充電開始され、インバータ回路ＩＮＶ１、ＩＮＶ２の発振動作が開始する。
【００３５】
レベル制御手段２４は、スイッチ素子（本例では、バイポーラトランジスタ、以下単にトランジスタとする）Ｑ４および抵抗Ｒ５を有する。トランジスタＱ４は、ベースがトランジスタＱ３のコレクタと抵抗Ｒ５との間に接続され、エミッタが電源ＶＣに接続され、コレクタがインバータ回路ＩＮＶ２の入力に接続されている。電源電圧ＶＢが所定電圧ＶＢ’になるまではトランジスタＱ４がオン状態であり、インバータ回路ＩＮＶ２の入力は、電源ＶＣに接続された状態で、ローレベルの信号が入力されている。一方、電源電圧ＶＢが所定電圧ＶＢ’になると、トランジスタＱ４がオフ状態になるので、インバータ回路ＩＮＶ２へのローレベル信号の供給が停止される。従って、発振動作開始後に、レベル制御手段２４がインバータ回路ＩＮＶ２の入力にローレベルの信号を与えることがないので、インバータ回路ＩＮＶ１、ＩＮＶ２の発振動作を阻害することはない。
【００３６】
以上の構成を有するパルス幅変調回路２０について、図３を参照してその動作を説明する。図３の各波形は、図２の各点の波形に対応している。なお、電源電圧ＶＡ、ＶＢは電源電圧ＶＣを基準にしてＶＡ−ＶＣ、ＶＢ−ＶＢとして表している。図３に示すとおり、パルス幅変調回路２０の起動時において、電源ＶＢの立ち上がりは、電源ＶＡの立ち上がりよりも遅いものとする。電源オン時（時刻ｔ０）から時刻ｔ２までは、電源電圧ＶＢがインバータ回路ＩＮＶ１、ＩＮＶ２の動作開始電圧に達していない。時刻ｔ２から時刻ｔ３までは、電源ＶＢがインバータ回路ＩＮＶ１、ＩＮＶ２の動作開始電圧に達しているが、所定電圧ＶＢ’に達していない。
【００３７】
まず、インバータ回路ＩＮＶ１の入力は、時刻ｔ０〜ｔ３まで、電源電圧ＶＢ（ハイレベル、ここで、ハイレベルとは電源電圧ＶＢに等しい電圧のことを言う）に略等しい（Ｂ点）。コンデンサＣ１は、第２の電流Ｉ２によって充電され、満充電状態になっている。
【００３８】
ここで、時刻ｔ３までは、電源ＶＢが所定電圧ＶＢ’未満であるので、トランジスタＱ３のベース−エミッタ間電圧は閾値電圧以上になっておらず、トランジスタＱ３はオフ状態である。そのため、トランジスタＱ４のベースに電源電圧ＶＢが供給されているが、時刻ｔ１までは、ベース−エミッタ間電圧が閾値電圧未満であり、トランジスタＱ４はオフ状態である。そのため、コンデンサＣ２は第１の電流Ｉ１によって充電され、インバータ回路ＩＮＶ２の入力はハイレベルになっている（Ａ点）。時刻ｔ１になると、トランジスタＱ４のベース−エミッタ間電圧が閾値電圧以上になり、トランジスタＱ４がオン状態になる。従って、インバータ回路ＩＮＶ２の入力が電源ＶＣに接続された状態になり、ローレベルの信号が供給される（Ａ点）。これにより、コンデンサＣ２に充電されている電圧が放電される。また、第１の電流Ｉ１はトランジスタＱ４を介して電源ＶＣへと流れるので、コンデンサＣ２は充電されない。その結果、時刻ｔ３において電源電圧ＶＢが所定電圧ＶＢ’になったことが検出されるまで、インバータ回路ＩＮＶ１の入力Ｂがハイレベル、インバータ回路ＩＮＶ２の入力Ａがローレベルの状態が維持される。
【００３９】
時刻ｔ３において、電源電圧ＶＢが所定電圧ＶＢ’になると（つまり、ＶＢ−ＶＣが図３のＱ３オン電圧になると）、トランジスタＱ３のベース−エミッタ間電圧が閾値電圧以上になり、トランジスタＱ３がオン状態になる。その結果、トランジスタＱ４のベースはトランジスタＱ３を介して電源ＶＣに接続された状態になるので、トランジスタＱ４はオフ状態になる。トランジスタＱ４がオフ状態になると、インバータ回路ＩＮＶ２の入力が電源ＶＣに対して開放された状態になり、ローレベルの信号の供給が停止される。その結果、インバータ回路ＩＮＶ１の入力（Ｂ点）がハイレベル、インバータ回路ＩＮＶ２の入力（Ａ点）がローレベルの状態から、コンデンサＣ２が第１の電流Ｉ１によって充電開始されて、発振動作が開始する。以下、発振動作について説明する。
【００４０】
第２の電流Ｉ２はダイオードＤ１を通して電源ＶＢに流れる。一方、第１の電流Ｉ１はコンデンサＣ２へと流れ、コンデンサＣ２を充電する。コンデンサＣ２が充電されることにより、Ａ点の電位は徐々に上昇していく（ｔ３〜ｔ４）。ｔ４において、インバータ回路ＩＮＶ２の入力（Ａ点）がインバータ回路ＩＮＶ２の閾値以上になると、インバータ回路ＩＮＶ２の出力（Ｄ点）がローレベルに反転する。インバータ回路ＩＮＶ２の出力がローレベルになると、コンデンサＣ１が放電し、コンデンサＣ１を介してインバータ回路ＩＮＶ２の出力に接続されているインバータ回路ＩＮＶ１の入力（Ｂ点）がローレベルになり、インバータ回路ＩＮＶ１の出力（Ｃ点）がハイレベルに反転する。インバータ回路ＩＮＶ１の出力がハイレベルに反転すると、インバータ回路ＩＮＶ２の入力（Ａ点）がハイレベルになる。この後、第２の電流Ｉ２によってコンデンサＣ１が充電されることによって、上記と逆の動作が行われる（ｔ４〜ｔ５）。なお、コンデンサＣ２の充電によりインバータ回路ＩＮＶ２の入力がローレベルから閾値まで達する時間は第１の電流Ｉの大きさによって制御される。この動作を繰り返すことにより、インバータ回路ＩＮＶ１、ＩＮＶ２からはハイレベルまたはローレベルのパルスを交互に出力する。
【００４１】
以上のように、電源電圧ＶＢが所定電圧ＶＢ’になった時点で、トランジスタＱ４をオフ状態にし、インバータ回路ＩＮＶ２の入力へのローレベルの信号の供給を停止する。従って、この時点でコンデンサＣ２は充電されていないので、トランジスタＱ４をオフ状態にした時点から、コンデンサＣ２の充電が開始され、インバータ回路ＩＮＶ１、ＩＮＶ２の発振動作を開始することができる。従って、電源ＶＢの立ち上がり時間によらず、確実に発振動作を開始することができる。仮に、トランジスタＱ１、Ｑ２、ダイオードＤ１、Ｄ２の漏れ電流が生じても、トランジスタＱ４を介して、電源ＶＣに流れるので、コンデンサＣ２は充電されず、その結果、発振動作が停止することはない。
【００４２】
次に、本発明の別の好ましい実施形態によるパルス幅変調回路４０について図４を参照して説明するが、先の実施形態と同一部分には同一符号を付し、説明を省略する。本実施形態では、第１の出力素子、第２の出力素子は、ＮＡＮＤ回路Ｎ１、Ｎ２である。ＮＡＮＤ回路Ｎ１は、第１入力ｉｎ１がコンデンサＣ１、ダイオードＤ１およびトランジスタＱ２のコレクタに接続され、第２入力ｉｎ２が抵抗Ｒ６を介して電源ＶＢに接続されている。そのため、ＮＡＮＤ回路Ｎ１の第２入力ｉｎ２には常にハイレベルの信号が入力されており、ＮＡＮＤ回路Ｎ１はインバータ回路ＩＮＶ１と同じ動作を実行する。一方、ＮＡＮＤ回路Ｎ２は、第１入力ｉｎ３がコンデンサＣ２、ダイオードＤ２およびトランジスタＱ１のコレクタに接続され、第２入力ｉｎ４がレベル制御手段４４に接続されている。
【００４３】
レベル制御手段４４は、電源電圧ＶＢが所定電圧ＶＢ’になったことを検出手段２３が検出した場合に、ＮＡＮＤ回路Ｎ１、Ｎ２のどちらか（本例では、ＮＡＮＤ回路Ｎ２）の第２入力をローレベルからハイレベルに反転させて、ＮＡＮＤ回路Ｎ１、Ｎ２の発振動作を開始させる。レベル制御手段４４は、スイッチ素子（本例では、バイポーラトランジスタ、以下単にトランジスタとする）Ｑ７および抵抗Ｒ７、Ｒ４１、Ｒ４２を有する。トランジスタＱ７は、ベースが抵抗Ｒ４２を介してトランジスタＱ３のコレクタに接続され、エミッタが電源ＶＢに接続され、コレクタが抵抗Ｒ７を介して電源ＶＣに接続され、かつ、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４に接続されている。電源電圧ＶＢが所定電圧ＶＢ’になるまではトランジスタＱ７がオフ状態であり、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４は電源ＶＣに接続された状態であり、ローレベルの信号が入力されている。一方、電源電圧ＶＢが所定電圧ＶＢ’であることが検出されると、トランジスタＱ７がオン状態になるので、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４は電源ＶＢに接続された状態になり、ハイレベルの信号が入力される。
【００４４】
以上の構成を有するパルス幅変調回路４０についてその動作を図５を参照して説明する。電源オン時（時刻ｔ０）から時刻ｔ１までは、電源電圧ＶＢがＮＡＮＤ回路Ｎ１、Ｎ２の動作開始電圧に達しておらず、時刻ｔ２までは電源電圧ＶＢが所定電圧ＶＢ’に達していない。時刻ｔ２までの間、コンデンサＣ１、Ｃ２は、第１の電流Ｉ１、第２の電流Ｉ２によって充電され満充電状態になっており、ＮＡＮＤ回路Ｎ１の第１入力ｉｎ１、ＮＡＮＤ回路Ｎ２の第１入力ｉｎ３は、電源電圧ＶＢ（ハイレベル）に略等しくなっている（Ａ点、Ｂ点）。
【００４５】
ここで、時刻ｔ２までは、電源電圧ＶＢは所定電圧ＶＢ’に達していないので、トランジスタＱ３のベース−エミッタ間電圧は閾値電圧以上になっておらず、トランジスタＱ３はオフ状態である。従って、トランジスタＱ７のベースに電源電圧ＶＣが供給されず、トランジスタＱ７はオフ状態になっている。そのため、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４は、抵抗Ｒ７を介して電源ＶＣに接続された状態であり、ローレベルの信号が入力されている（Ｆ点）。
【００４６】
時刻ｔ２において、電源ＶＢが所定電圧ＶＢ’になると、トランジスタＱ３のベース−エミッタ間電圧が閾値電圧以上になり、トランジスタＱ３がオン状態になる。その結果、トランジスタＱ７のベースはトランジスタＱ３を介して電源ＶＣに接続された状態になるので、ベース−エミッタ間電圧が閾値電圧以下になり、トランジスタＱ７はオン状態になる。そのため、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４が電源ＶＢに接続された状態になり、ハイレベルの信号が入力され、入力がローレベルからハイレベルに反転する（Ｆ点）。ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４がハイレベルに反転すると、ＮＡＮＤ回路Ｎ２の出力がローレベルに反転するので（Ｃ点）、コンデンサＣ１が放電され、かつ、コンデンサＣ１を介してＮＡＮＤ回路Ｎ２の出力に接続されているＮＡＮＤ回路Ｎ１の第１入力ｉｎ１もローレベルに反転する（Ａ点）。その結果、ＮＡＮＤ回路Ｎ１の第１入力ｉｎ１がローレベル、ＮＡＮＤ回路Ｎ２の第１入力ｉｎ２がハイレベルの状態になって、コンデンサＣ１が第２の電流Ｉ２によって充電開始することにより、発振動作が開始される。以下、発振動作の詳細を説明する。
【００４７】
第１の電流Ｉ１はダイオードＤ２を介して電源ＶＢに流れる。一方、第２の電流Ｉ２がコンデンサＣ１に流れて、コンデンサＣ１が充電されることにより、Ａ点の電位がｔ２からｔ３にかけて徐々に上昇する。時刻ｔ３になると、Ａ点の電位がＮＡＮＤ回路Ｎ１の閾値電圧以上になり、ＮＡＮＤ回路Ｎ１の出力がハイレベルからローレベルに反転する（Ｄ点）。Ｄ点がローレベルに反転すると、コンデンサＣ２が急速に放電され、ＮＡＮＤ回路Ｎ２の第１入力ｉｎ３もローレベルに反転し（Ｂ点）、ＮＡＮＤ回路Ｎ２の出力がハイレベルに反転し（Ｃ点）、ＮＡＮＤ回路Ｎ１の第１入力ｉｎ１がハイレベルになる（Ａ点）。この後、第１の電流Ｉ１によってコンデンサＣ２が充電されることによって、上記と逆の動作が行われる（ｔ３〜ｔ４）。この動作を繰り返すことにより、ＮＡＮＤ回路Ｎ１、Ｎ２からはハイレベルおよびローレベルの２つのレベルを有するパルスを交互に出力する。
【００４８】
以上のように、電源電圧ＶＢが所定電圧ＶＢ’になると、ＮＡＮＤ回路Ｎ２の第２入力ｉｎ４をローレベルからハイレベルに反転させることにより、ＮＡＮＤ回路Ｎ２の出力およびＮＡＮＤ回路Ｎ１の第１入力ｉｎ１をローレベルに反転させることができ、ＮＡＮＤ回路Ｎ１、Ｎ２の発振動作を開始させることができる。従って、コンデンサＣ１、Ｃ２が満充電の状態であっても、ＮＡＮＤ回路Ｎ２の第２入力をハイレベルに反転させることにより、発振動作が開始されるので、電源ＶＢの立ち上がり時間およびトランジスタＱ１、Ｑ２、ダイオードＤ１、Ｄ２の漏れ電流に影響を受けることなく、確実に発振動作を開始させることができる。また、図２の構成ではトランジスタＱ４の寄生容量によって第１の電流および第２の電流が同じ大きさの場合のコンデンサＣ１、Ｃ２の充電時間に差が生じて、変調度に誤差が生じる可能性があるが、本実施形態ではトランジスタＱ７が接続されている第２入力ｉｎ４には第１の電流Ｉ１、第２の電流Ｉ２によって充電されるコンデンサが接続されていないので、トランジスタＱ７の寄生容量によって変調度に誤差が生じることはない。
【００４９】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。例えば、第１および第２の出力素子は、トランジスタ等のスイッチ素子でもよい。さらに、第１の出力素子および第２の出力素子の入力が共にローレベルのときに発振が停止する構成にも、本発明が適用される。つまり、本実施形態のハイレベルとローレベルとを入れ替えた場合にも適用され得る。さらに、ＮＡＮＤ回路の代わりにＡＮＤ回路とインバータ回路との組合せであってもよい。
【産業上の利用可能性】
【００５０】
本発明は、例えばオーディオ用のスイッチングアンプに用いられるパルス幅変調回路として特に好適に採用され得る。
【図面の簡単な説明】
【００５１】
【図１】本発明の好ましい実施形態によるスイッチングアンプを示す概略ブロック図である。
【図２】本発明の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。
【図３】図２のパルス幅変調回路の動作を示すタイムチャートである。
【図４】本発明の別の好ましい実施形態によるパルス幅変調回路を示す概略回路図である。
【図５】図４のパルス幅変調回路の動作を示すタイムチャートである。
【図６】従来のパルス幅変調回路を示す概略回路図である。
【図７】インバータ回路の内部構成を示す概略回路図である。
【図８】従来の別のパルス幅変調回路を示す概略回路図である。
【符号の説明】
【００５２】
２０      パルス幅変調回路
２１      パルス発生手段
２２      変調手段
２３      検出手段
２４      レベル制御手段
【図１】
2007028455.tif 000004
【図２】
2007028455.tif 000005
【図３】
2007028455.tif 000006
【図４】
2007028455.tif 000007
【図５】
2007028455.tif 000008
【図６】
2007028455.tif 000009
【図７】
2007028455.tif 000010
【図８】
2007028455.tif 000011