(57)【要約】【課題】簡単な回路構成で、フローティング電源電圧の充電時間の不足によるシャットダウンを回避するスイッチング電源回路を提供する。【解決手段】直流電源Ｖ２からの入力電圧とＦＥＴ１のスイッチング出力電圧との差により、バックアップ電源回路４のコンデンサＣ６に、ツェナーダイオードＤ５のツェナー電圧でクランプされた電圧が充電される。ＦＥＴ１のスイッチング動作に伴ってコンデンサＣ１に充電された電気が消費され、コンデンサＣ１の電圧が所定の電圧より低下すると、ダイオードＤ３がオンしてコンデンサＣ６からゲート駆動回路２に給電される。【選択図】図１
2007236112.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、スイッチング素子と、このスイッチング素子を制御するゲート駆動回路と、このゲート駆動回路を作動させるフローティング電源とを有し、前記直流電源からの直流入力電圧を前記スイッチング素子でオンオフして安定な出力電圧を得るようにしたスイッチング電源回路において、
前記直流入力電圧と前記スイッチング素子のスイッチング出力電圧との差により充電され、前記ゲート駆動回路が前記スイッチング素子の駆動を停止する電圧より高い所定の電圧よりも、前記フローティング電源の電圧が低下すると、前記ゲート駆動回路に電圧を供給するバックアップ電源回路を備えることを特徴とするスイッチング電源回路。
【請求項２】
前記バックアップ電源回路は、
前記直流電源の正極と前記スイッチング素子の出力端子との間に接続されたツェナーダイオードと、
このツェナーダイオードのツェナー電圧でクランプされた電圧が充電されるコンデンサと
を備えることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主としてオーディオ機器に用いられるスイッチング電源回路に関する。
【背景技術】
【０００２】
従来、ブートストラップ・フローティング電源を用いてスイッチング素子の駆動を行うスイッチング電源回路として、図２に示すスイッチング電源回路が知られている。
【０００３】
図２に示すスイッチング電源回路は、直流電源Ｖ１，Ｖ２、ＦＥＴ１、ゲート駆動回路２、コンデンサＣ１，Ｃ２、ダイオードＤ１，Ｄ２、インダクタＬ１を備える。
【０００４】
ここで、直流電源Ｖ１の正極はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードはコンデンサＣ１、インダクタＬ１を介して負荷３に接続されている。直流電源Ｖ２の正極はスイッチング素子であるＦＥＴ１のドレインに接続され、ＦＥＴ１のソースはインダクタＬ１を介して負荷３に接続されている。コンデンサＣ１はダイオードＤ２のカソードとＦＥＴ１のソースとの間に接続されている。ゲート駆動回路２はＦＥＴ１のゲートおよびソースに接続されるとともに、コンデンサＣ１の両端に接続される。ダイオードＤ１はカソードがＦＥＴ１のソースに接続され、アノードが直流電源Ｖ１負極および直流電源Ｖ２の負極に接続されるとともにグランドに接続される。直流電源Ｖ１の負極および直流電源Ｖ２の負極は負荷３に接続されている。コンデンサＣ２は負荷３の両端に接続されている。
【０００５】
このように構成されたスイッチング電源回路において、フローティング電源として機能するコンデンサＣ１に充電された電気がゲート駆動回路２のための電源となり、ＦＥＴ１をゲート駆動回路２によってオンオフすることによって、負荷３には直流電源Ｖ２から出力される電圧よりも低い安定な電圧が出力される。
【０００６】
図３は、図２に示すＡ点のスイッチング電圧波形を示す。ＦＥＴ１のスイッチングがオフのとき、Ａ点の電位は、グランド電位からダイオードＤ１による電圧降下分を差引いた電位となる。この間、インダクタＬ１のフライバック電圧でダイオードＤ１がオンし、Ｉｏｆｆなる電流が負荷３に向かって流れるとともに、直流電源Ｖ１からダイオードＤ２を介してコンデンサＣ１に充電が行われる。
【０００７】
ＦＥＴ１のスイッチングがオンのときは、Ａ点の電位は、直流電源Ｖ２からの入力電圧ＶｉｎからＦＥＴ１のオン抵抗による電圧降下分を差引いた電位となる。この間、直流電源Ｖ２により電流Ｉｏｎが負荷３に向かって流れる。このときは、コンデンサＣ１への充電は行われない。
【０００８】
図２に示すような、ブートストラップ方式を用い、フローティング電源によりＦＥＴ１を駆動するスイッチング電源回路では、コンデンサＣ１に充電された電気が電源となり、ＦＥＴ１のスイッチング動作にともなって、このコンデンサＣ１に充電された電気が消費される。
【０００９】
このため、コンデンサＣ１への充電時間（ＦＥＴ１のスイッチングがオフの時間）の時比率が小さくなると、充電される電気よりもスイッチングオンに消費される電気量のほうが大きくなるため、コンデンサＣ１の電圧が次第に低下する。そして、ある電圧以下になるとゲート駆動回路２がこれを検出して、ＦＥＴ１の駆動を停止する。このため、スイッチング電源回路はシャットダウンしてしまう。したがって、スイッチング電源回路をシャットダウンさせないためには、スイッチング動作時に、所定の充電時間を確保する必要がある。
【００１０】
負荷３が重負荷の場合には、直流電源Ｖ２からの入力電圧が低下するのに対応して、出力電圧を一定に保つために、スイッチング電源回路の動作としては、ＦＥＴ１がオンとなる時比率を大きくするように働く。しかし、上記の充電時間（ＦＥＴ１のスイッチングがオフの時間）の時比率確保のために、ＦＥＴ１のスイッチング動作でのオン時比率の最大値を所定の値に制限する必要があり、この結果、入力電圧に対する最大出力電圧の比率にも制約が生じる。
【００１１】
例えば、電源電圧利用率８０％などとなり、所定の出力電圧を得るために必要な入力電圧が大きくなって、部品として、より高耐圧のものが必要となり、コスト高となる。
【００１２】
一方、負荷３が軽負荷の場合あるいは負荷によってはスイッチング電源回路に電力が戻ってくる場合には、理論値よりはるかに狭いオンパルス幅での動作、すなわち不連続モードでの動作となり、十分なスイッチングオフ時間はあるものの、インダクタＬ１のフライバック電圧によるコンデンサＣ１への充電時間が不足して、上記と同様にスイッチング電源回路がシャットダウンするという不都合を生じる。これを回避するためには、最小オンパルス幅をある値以上に設定することに加えて、負荷抵抗を追加して、ある値以上の出力負荷電流を流すことが必要となる。この結果は、無駄な電力消費につながり、発熱や電源効率の低下を招く。
【００１３】
上記のような、フローティング電源電圧の充電時間の不足によるシャットダウンを回避する技術として、特許文献１に開示されたものがある。特許文献１には、ブートストラップコンデンサの充電が不十分なときにはチャージポンプ動作による充電を行うことが記載されている。
【特許文献１】特開２００４−３０４５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、特許文献１に開示された技術では、チャージポンプ駆動回路等が必要であり、そのため回路構成が複雑になるという問題があった。
【００１５】
本発明は上記に鑑みてなされたもので、簡単な回路構成で、フローティング電源電圧の充電時間の不足によるシャットダウンを回避するスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のスイッチング電源回路は、直流電源と、スイッチング素子と、このスイッチング素子を制御するゲート駆動回路と、このゲート駆動回路を作動させるフローティング電源とを有し、前記直流電源からの直流入力電圧を前記スイッチング素子でオンオフして安定な出力電圧を得るようにしたスイッチング電源回路において、前記直流入力電圧と前記スイッチング素子のスイッチング出力電圧との差により充電され、前記ゲート駆動回路が前記スイッチング素子の駆動を停止する電圧より高い所定の電圧よりも、前記フローティング電源の電圧が低下すると、前記ゲート駆動回路に電圧を供給するバックアップ電源回路を備えることを特徴とする。
【００１７】
また、本発明のスイッチング電源回路に係るバックアップ電源回路は、前記直流電源の正極と前記スイッチング素子の出力端子との間に接続されたツェナーダイオードと、このツェナーダイオードのツェナー電圧でクランプされた電圧が充電されるコンデンサとを備えることを特徴とする。
【発明の効果】
【００１８】
本発明のスイッチング電源回路は、直流入力電圧とスイッチング素子のスイッチング出力電圧との差により充電され、フローティング電源が所定の電圧より低下するとゲート駆動回路に電圧を供給するバックアップ電源回路を備えるので、簡単な回路構成で、フローティング電源電圧の充電時間の不足によるシャットダウンを回避することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明のスイッチング電源回路を実施するための最良の形態について、図面を参照して説明する。
【００２０】
図１は本発明の一実施の形態に係るスイッチング電源回路の回路図である。なお、図２に示した従来のスイッチング電源回路と同一もしくは同等の部分には同一符号を付し、詳細な説明を省略する。
【００２１】
図１に示す本実施の形態のスイッチング電源回路は、図２に示す従来のスイッチング電源回路に対し、バックアップ電源回路４と、ダイオードＤ３とを追加したものである。
【００２２】
バックアップ電源回路４は、コンデンサＣ５，Ｃ６、ダイオードＤ４、ツェナーダイオードＤ５、抵抗器Ｒ７、トランジスタＱ１を備える。
【００２３】
ここで、ダイオードＤ４のアノードは直流電源Ｖ２の正極に接続され、ダイオードＤ４のカソードはトランジスタＱ１のコレクタに接続されるとともに、抵抗器Ｒ７を介してトランジスタＱ１のベースおよびツェナーダイオードＤ５のカソードに接続されている。ツェナーダイオードＤ５のカソードはトランジスタＱ１のベースに接続され、ツェナーダイオードＤ５のアノードはＦＥＴ１のソースに接続されている。コンデンサＣ５はツェナーダイオードＤ５のアノードとツェナーダイオードＤ５のカソードとの間に接続されている。コンデンサＣ６はトランジスタＱ１のエミッタとツェナーダイオードＤ５のアノードとの間に接続され、また、コンデンサＣ６の負電極はＦＥＴ１のソースに接続されている。
【００２４】
また、ダイオードＤ３のアノードはトランジスタＱ１のエミッタに接続され、ダイオードＤ３のカソードはゲート駆動回路２に接続されている。
【００２５】
このように構成されたスイッチング電源回路において、フローティング電源として機能するコンデンサＣ１に充電された電気がゲート駆動回路２のための電源となり、ＦＥＴ１をゲート駆動回路２によってオンオフすることによって、負荷３には直流電源Ｖ２から出力される電圧よりも低い安定な電圧が出力される。
【００２６】
ＦＥＴ１のスイッチングがオフのとき、インダクタＬ１のフライバック電圧でダイオードＤ１がオンし、電流が負荷３に向かって流れるとともに、直流電源Ｖ１からダイオードＤ２を介してコンデンサＣ１に充電が行われる。ＦＥＴ１のスイッチングがオンのときは、直流電源Ｖ２により電流が負荷３に向かって流れる。このときは、コンデンサＣ１への充電は行われない。
【００２７】
ここで、ＦＥＴ１のスイッチングのオンオフに伴い、コンデンサＣ６の負電極が接続されているＢ点の電位は、図３と同様に、ほぼ直流電源Ｖ２からの入力電圧Ｖｉｎとクランド電位との間を変動する。そして、直流電源Ｖ２からの入力電圧ＶｉｎとＢ点の電位（ＦＥＴ１のスイッチング出力電圧）との差により、バックアップ電源回路４のダイオードＤ４に電流が流れる。
【００２８】
バックアップ電源回路４においては、ダイオードＤ４、抵抗器Ｒ７を介して、ノイズ吸収用のコンデンサＣ５、ツェナーダイオードＤ５に電流が流れ、ツェナーダイオードＤ５にツェナー電圧が発生する。また、ダイオードＤ４を介して、トランジスタＱ１、コンデンサＣ６にも電流が流れ、コンデンサＣ６には、ツェナーダイオードＤ５のツェナー電圧でクランプされた電圧が充電される。ここで、コンデンサＣ６はバックアップ用の電源として機能するため、十分に静電容量の大きなものを用いる。
【００２９】
定常動作時は、ゲート駆動回路２の電源としてコンデンサＣ１（フローティング電源）が優先して動作するが、ＦＥＴ１のスイッチング動作に伴ってコンデンサＣ１に充電された電気が消費され、コンデンサＣ１の電圧が所定の電圧より低下すると、ダイオードＤ３がオンしてコンデンサＣ６からゲート駆動回路２に給電される。ここで、コンデンサＣ６からの給電を開始するための所定の電圧は、ゲート駆動回路２がＦＥＴ１の駆動を停止する電圧よりやや高い電圧である。
【００３０】
これにより、ゲート駆動回路２がＦＥＴ１の駆動を停止する電圧よりコンデンサＣ１の両端間電圧が低くなる前に、コンデンサＣ６によりゲート駆動回路２に給電され、ゲート駆動回路２は動作を続けるので、ＦＥＴ１はスイッチング動作を続ける。
【００３１】
すなわち、バックアップ電源回路４が、コンデンサＣ１（フローティング電源）をバックアップするように働くので、例えば９５％以上のオン比率になっても、スイッチング電源回路のシャットダウンを回避することができる。
【００３２】
つまり、軽負荷から重負荷まで、負荷変動が大きくても、その変動に対して十分に追従し、シャットダウンしないスイッチング電源回路とすることができる。これは特に、音が出ているときと出ていないときの差が大きいオーディオ機器の電源として効果が大きい。
【００３３】
また、重負荷時には、電源電圧利用率が向上し、軽負荷時には無駄な出力負荷電流も低減できるので、電源効率が向上する。
【００３４】
さらに、本実施の形態のスイッチング電源回路は、上記のように構成されているため、安価な汎用の部品を用いて、簡単な回路かつ低コストで実現できる。
【００３５】
なお、上記の説明では、バックアップ電源回路４への給電を直流電源Ｖ２からとしているが、もし、出力電圧に対してコンデンサＣ６の両端間電圧が不十分な場合は、直流電源Ｖ２よりもさらに高い電圧Ｖ３を別電源で供給することにより、仮にスイッチングオン時比率が１００％になっても、つまり、オフの期間がなくなっても、スイッチングを続けることができる。また、スイッチングオフとなっても、ゲート駆動回路２の電源電圧低下はなく、いつでもスイッチング開始できる。すなわち、あらゆる状態で、スイッチング可能とすることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施の形態に係るスイッチング電源回路の回路図である。
【図２】従来のスイッチング電源回路の回路図である。
【図３】図２に示すＡ点のスイッチング電圧波形を示す図である。
【符号の説明】
【００３７】
１    ＦＥＴ  
２    ゲート駆動回路
３    負荷
４    バックアップ電源回路  
Ｃ１，Ｃ２，Ｃ５，Ｃ６    コンデンサ
Ｄ１，Ｄ２，Ｄ３，Ｄ４    ダイオード
Ｄ５    ツェナーダイオード
Ｌ１    インダクタ
Ｑ１    トランジスタ
Ｒ７    抵抗器
Ｖ１，Ｖ２    直流電源
【図１】
2007236112.tif 000003
【図２】
2007236112.tif 000004
【図３】
2007236112.tif 000005