(57)【要約】【課題】デザインルールの微細化と製造歩留まり向上との両立を図ることができる半導体装置の製造方法、半導体装置及び表示装置を提供する。【解決手段】ベースコート膜、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法であって、上記製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含む半導体装置の製造方法。ベースコート膜は、ゲート絶縁膜の等方性エッチングに対してエッチングストッパとして機能する絶縁層を有する半導体装置。【選択図】図２
2007311747.tif 000002
【特許請求の範囲】
【請求項１】
半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法であって、
該製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程と、
ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、
前記ゲート絶縁膜は、酸化シリコンからなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記層間絶縁膜は、窒化シリコンからなる下部の膜厚が、酸化シリコンからなる上部の膜厚よりも小さいことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【請求項７】
半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法であって、
該製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程と、
ゲート絶縁膜の下部と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１０】
前記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、
前記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項１１】
前記層間絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
請求項７記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【請求項１３】
導電層及び絶縁膜がこの順に積層され、該導電層の領域の一部に絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法であって、
該製造方法は、絶縁膜を異方性エッチングすることで開口部を形成する工程と、絶縁膜の上部を選択的に等方性エッチングすることで開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１６】
前記絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１７】
前記絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
請求項１３記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【請求項１９】
絶縁基板上に、ベースコート膜、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置であって、
該開口部の下部は、層間絶縁膜を開口することで開口部の上部を形成した後にゲート絶縁膜をエッチングすることで形成されたものであり、
該ベースコート膜は、ゲート絶縁膜のエッチングに対してエッチングストッパとして機能する絶縁層を有することを特徴とする半導体装置。
【請求項２０】
前記ゲート絶縁膜は、酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項１９記載の半導体装置。
【請求項２１】
請求項１９記載の半導体装置を製造する方法であって、
該製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程と、
ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２２】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２３】
前記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２４】
前記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、
前記ゲート絶縁膜は、酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項２１記載の半導体装置の製造方法。
【請求項２５】
前記層間絶縁膜は、窒化シリコンからなる下部の膜厚が、酸化シリコンからなる上部の膜厚よりも小さいことを特徴とする請求項２４記載の半導体装置の製造方法。
【請求項２６】
絶縁基板上に、ベースコート膜、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置であって、
該開口部の下部は、層間絶縁膜とゲート絶縁膜の上部とを開口することで開口部の上部を形成した後にゲート絶縁膜の下部をエッチングすることで形成されたものであり、
該ベースコート膜は、ゲート絶縁膜の下部のエッチングに対してエッチングストッパとして機能する絶縁層を有することを特徴とする半導体装置。
【請求項２７】
前記ゲート絶縁膜の下部は、酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項２６記載の半導体装置。
【請求項２８】
前記層間絶縁膜は、酸化シリコンからなり、
前記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項２７記載の半導体装置。
【請求項２９】
請求項２６記載の半導体装置を製造する方法であって、
該製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜の下部と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３０】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項２９記載の半導体装置の製造方法。
【請求項３１】
前記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項２９記載の半導体装置の製造方法。
【請求項３２】
前記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、
前記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項２９記載の半導体装置の製造方法。
【請求項３３】
前記層間絶縁膜は、窒化シリコンからなる下部の膜厚が、酸化シリコンからなる上部の膜厚よりも小さいことを特徴とする請求項３２記載の半導体装置の製造方法。
【請求項３４】
請求項２６記載の半導体装置を製造する方法であって、
該製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程と、
ゲート絶縁膜の下部を選択的に等方性エッチングすることで開口部の下部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３５】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項３４記載の半導体装置の製造方法。
【請求項３６】
前記層間絶縁膜は、酸化シリコンからなり、
前記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項３４記載の半導体装置の製造方法。
【請求項３７】
絶縁基板上に、ベースコート膜、導電層及び絶縁膜がこの順に積層され、該導電層の一部の領域に絶縁膜を貫通する開口部が設けられた半導体装置であって、
該開口部は、絶縁膜をエッチングして形成されたものであり、
該ベースコート膜は、絶縁膜のエッチングに対するエッチングストッパとして機能する絶縁層を有することを特徴とする半導体装置。
【請求項３８】
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項３７記載の半導体装置。
【請求項３９】
前記絶縁膜は、酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項３８記載の半導体装置の製造方法。
【請求項４０】
請求項３７記載の半導体装置を製造する方法であって、
該製造方法は、絶縁膜を異方性エッチングすることで開口部を形成する工程と、絶縁膜の上部を選択的に等方性エッチングすることで開口部の上部をテーパ形状にする工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４１】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４２】
前記絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４３】
前記絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項４０記載の半導体装置の製造方法。
【請求項４４】
前記絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことを特徴とする請求項４３記載の半導体装置の製造方法。
【請求項４５】
請求項３７記載の半導体装置を製造する方法であって、
該製造方法は、絶縁膜を異方性エッチングし、等方性エッチングすることで開口部を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４６】
前記異方性エッチングは、ドライエッチングで行われ、
前記等方性エッチングは、ウェットエッチングで行われることを特徴とする請求項４５記載の半導体装置の製造方法。
【請求項４７】
前記絶縁膜は、酸化シリコンからなり、
前記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることを特徴とする請求項４５記載の半導体装置の製造方法。
【請求項４８】
請求項６、１２、１８、１９、２６又は３７記載の半導体装置を含んで構成されたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置及び表示装置に関する。より詳しくは、薄膜トランジスタ基板等の半導体装置を製造するのに好適な半導体装置の製造方法、半導体装置及び表示装置に関するものである。
【背景技術】
【０００２】
表示装置等の電子装置においては、従来から、ガラス基板等の絶縁基板の表面上に薄膜トランジスタ（ＴＦＴ）が形成されてなる半導体装置が広く用いられている。近年、電子装置の高性能化が進展するのに伴い、ＴＦＴの微細化が強く求められており、ＴＦＴの構成パターンの微細化が進んでいる。これに伴い、加工精度の高いエッチング工程が必要とされており、特にコンタクトの形成の仕方に工夫が要求されている。
【０００３】
半導体層（半導体活性層）やゲート電極層に接続されるコンタクトホールの形成方法としては、ドライエッチング法とウェットエッチング法とに大別される。ドライエッチング法によれば、コンタクトホールの開口部の寸法を小さくすることができるとともに、深い開口部（細長い開口部）を形成することができることから、微細なパターンを形成する場合に、非常に適している。
【０００４】
その反面、所定の距離だけエッチングが進行した段階でエッチングを終了させることが困難であり、また、異なる材料からなる膜であってもエッチングレートの比（エッチング選択比）を大きくすることが困難であるという問題がある。すなわち、所定の膜のエッチングが終了した段階で、エッチングを終了するのが困難であるという問題がある。また、プラズマを用いたドライエッチング法では、オーバーエッチングにより、プラズマによる損傷が発生してしまうという問題がある。例えば、半導体活性層の表面の一部をオーバーエッチングしてしまった場合、半導体活性層の表面にプラズマ損傷が発生し、後にその部分においてコンタクト（オーミックコンタクト）をとることが困難となってしまう。このような問題は、ゲート電極層に金属シリサイド材料を用いた場合にも起こる。すなわち、このような場合にも、ゲート電極層の表面にプラズマ損傷が発生し、その部分におけるコンタクト抵抗が増加する原因となる。また、ＴＦＴ特性を高める方法として、半導体活性層の厚さを例えば数十ｎｍ以下に薄くする方法があるが、この場合、ドライエッチング時におけるプラズマ損傷の問題が顕在化する。また、エッチングが過度に行なわれることにより、半導体活性層自体がエッチング除去されてしまう問題も新たに生じる。
【０００５】
一方、ウェットエッチング法によれば、エッチャントを適切に選び出すことにより、被エッチング材料の違いによる選択比を大きくとることができる。すなわち、ある材料に対しては、大きなエッチングレートを有し、他のある材料に対しては小さいエッチングレートを有するエッチング条件を設定することが容易である。したがって、例えば、半導体活性層上の絶縁膜のみを選択的に除去することが比較的容易である。また、ウェットエッチング法は、半導体活性層等にプラズマ損傷を与えることがないという利点を有する。しかしながら、ウェットエッチング法は、等方性エッチングであることから、深い開口部を形成する場合に、深さ方向だけでなく水平方向にもエッチングされるという現象が生じる。この結果、微細なパターンを形成することは困難となりやすい。
【０００６】
以上述べたように、ドライエッチング法及びウェットエッチング法には、それぞれ長所と短所とがある。そこで、両者のエッチング方法を組み合わせることにより、互いの短所を補い合い、微細化と歩留まり向上との両立を図ることが提案されている。「ウェット＆ドライエッチングプロセス」と称されるこの方法によるコンタクトホールの形成に関しては、多数の文献が開示されている（例えば、特許文献１〜７参照。）。
【０００７】
例えば、特許文献１〜４では、ウェットエッチングを行った後に、ドライエッチングを行ってコンタクトホールの開口部を形成する方法が開示されている。しかしながら、この方法によれば、ドライエッチングにより、半導体活性層がプラズマ損傷を受けることから、ＴＦＴの特性向上の点で改善の余地があった。
【０００８】
これに対し、特許文献５〜７では、ドライエッチングを行った後に、ウェットエッチングを行ってコンタクトホールの開口部を形成する方法が開示されている。特に特許文献７には、上述の課題を解決できると記載されている。すなわち、特許文献７によると、ゲート絶縁膜である酸化シリコン膜及び層間絶縁膜である窒化シリコン膜に対してコンタクトホールを形成するに際し、ゲート絶縁膜をエッチングストッパとして、ドライエッチングで層間絶縁膜を開口し、次いでゲート絶縁膜をウェットエッチングにより処理することにより、コンタクトホール径を微細化し、かつ半導体活性層にプラズマ損傷を与えないことが記載されている。また、この場合には、層間絶縁膜内の開口部はほぼ垂直な断面形状に形成され、ウェットエッチングに特有の水平方向へのエグレは形成されないことが記載されている。
【０００９】
しかしながら、特許文献７に記載の方法によると、図３（ａ）に示すように、コンタクトホール８０３の断面形状がほぼ垂直であるため、次工程で形成されるソース−ドレイン電極層９０がコンタクトホール８０３内で段切れ１１０を起こしやすいという点で改善の余地があった。また、特許文献５及び６に記載の方法によっても、同様に段切れ防止の点で改善の余地があった。なお、図３（ａ）は、層間絶縁膜７０が２種類の異なる組成でなる窒化シリコン膜７０１及び７０３を積層してなる場合について示したものである。
【００１０】
また、近年、デザインルール（設計基準）の微細化へ向けて、ゲート絶縁膜の薄膜化が検討されている。このため、ドライエッチング時のプラズマがゲート絶縁膜の酸化シリコン層等を突き抜けて半導体活性層にプラズマ損傷を与えやすい構造になっている。また、ゲート電極層として金属シリサイド材料を用いた場合には、ゲート電極層の表面もまた、プラズマ損傷を受けることになる。
【００１１】
それ以外にも、デザインルールの微細化に伴う別の課題として、コンタクトホール形成時のフォトリソ工程におけるアライメントずれの問題がある。これについて図５及び図６を用いて説明する。
図６（ａ）は、従来のデザインルールによるコンタクトホール周りの設計を示す平面模式図であり、（ｃ）は、デザインルールを縮小した場合のコンタクトホール周りの設計を示す平面模式図である。また、図６（ｂ）及び（ｄ）はそれぞれ、（ａ）及び（ｃ）の設計に対してフォトリソ工程において、アライメントずれによってレジストパターンがずれて形成された場合を示す平面模式図である。
【００１２】
図６（ａ）に示すように、従来のデザインルールの場合には、従来と同じフォトリソ能力でパターニングしても、図６（ｂ）に示すように、コンタクトホール８０７が半導体活性層３０やゲート配線５０ｂの領域からはみ出して形成されることはなかった。しかしながら、図６（ｃ）に示すように、デザインルールを縮小した場合、従来と同じフォトリソ能力でパターニングすると、アライメントずれが発生したときに、図６（ｄ）に示すように、コンタクトホール８０７が半導体活性層３０やゲート配線５０ｂの領域からはみ出て形成されることになり、図５（ａ）に示すように、コンタクトホール部８１１の下には、ゲート絶縁膜４０の下に半導体活性層３０やゲート配線５０ｂを介さずにベースコート膜２０が存在する領域が形成されることがある。従来、ベースコート膜２０には、酸化シリコン（ＳｉＯ２）膜２０２の単層、又は、その下にＳｉＮＯ膜２０３を積層したものが用いられているが、これらは、通常では、酸化シリコン（ＳｉＯ２）等からなるゲート絶縁膜４０をウェットエッチングするのに用いられるエッチャントに溶解する。したがって、コンタクトホール８０７のパターンが半導体活性層３０等の領域から外れて形成されたときには、図５（ｂ）に示すように、層間絶縁膜７０を開口した後、図５（ｃ）に示すように、ゲート絶縁膜４０をウェットエッチングする際に、エッチャント（エッチング液）によってベースコート膜２０が溶解され、ガラス基板１０に大きな穴が開いてしまう。
【００１３】
したがって、従来では、図６（ｂ）に示すように、アライメントずれが発生しても、コンタクトホール８０７のパターンが半導体活性層３０等の領域から外れないように、フォトリソ工程の重ね合わせ能力を考慮して、図６（ａ）に示すように、半導体活性層３０等に対する重ね合わせマージン１２０を充分に取れるようなデザインルールを採用する必要があった。このため、デザインルールの微細化が妨げられていた。なお、ベースコート膜２０には、酸化シリコン膜と窒化シリコン膜とを積層したもの等が用いられることもあった（例えば、特許文献８及び９参照。）が、これは、ガラス基板１０中のナトリウムイオン等が半導体活性層３０等へ侵入するのを防止することを目的として構成されたものである。
【００１４】
以上のように、従来のウェット＆ドライエッチングプロセスはデザインルールの微細化に有利ではあるが、デザインルールの更なる微細化に対応するためには、半導体活性層やゲート電極層におけるプラズマ損傷、ソース／ドレイン電極層の段切れ、ベースコート膜の穴あき等により生じるＴＦＴ特性の劣化や製造歩留まりの低下を防止する点で改善の余地があった。
【特許文献１】特開平１−２１２４５０号公報
【特許文献２】特開平６−３４９７９０号公報
【特許文献３】特開２００１−３５８２１２号公報
【特許文献４】特開２００４−３５６４０８号公報
【特許文献５】特開２０００−２１６３９３号公報
【特許文献６】特開平９−１０２４８１号公報
【特許文献７】特開平９−１９９４７４号公報
【特許文献８】特公平７−７９１６６号公報
【特許文献９】特許第３４４４０５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記現状に鑑みてなされたものであり、デザインルールの縮小に対応することができるとともに、製造歩留まりを向上させることができる半導体装置の製造方法、半導体装置及び表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
本発明者らは、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法について種々検討したところ、エッチングによりゲート絶縁膜及び層間絶縁膜を開口する工程に着目した。そして、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程を行うことにより、膜厚が比較的大きい層間絶縁膜内に微細な開口部の上部を形成することができることから、デザインルールの縮小を図ることができることを見いだした。また、ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程を行うことにより、ゲート絶縁膜及び層間絶縁膜を貫通する開口部を完成させることができるとともに、開口部の上部における側面の断面形状に傾斜をもたせることができることから、後の工程で開口部内に形成されるソース−ドレイン電極等の導電層の段差被覆性（ステップカバレージ）を向上させることができる結果、製造歩留まりの向上を図ることができることを見いだした。以上により、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１７】
すなわち、本発明は、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置を製造する方法であって、上記製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含む半導体装置の製造方法（以下「第１の製造方法」ともいう。）である。
【００１８】
本発明の第１の製造方法は、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置（以下「第１の半導体装置」ともいう。）を製造するものである。第１の半導体装置の構成は特に限定されず、例えば、（１）ガラスや石英等からなる絶縁基板上に、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられたもの、（２）半導体基板（半導体層）上にゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体基板内のソース−ドレイン領域の一部にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられたもの等が挙げられ、具体的には、電界効果トランジスタ（ＦＥＴ、より具体的には薄膜トランジスタ（ＴＦＴ）等）、薄膜ダイオード（ＴＦＤ）等が挙げられる。本明細書で「開口部」とは、絶縁膜に設けられたコンタクトホールを形成するための穴をいう。本発明の半導体装置において、開口部内には、通常、ソース−ドレイン電極等の導電層が設けられている。
【００１９】
上記第１の製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程（開口部上部形成工程）と、ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程（開口部下部等形成工程）とを含む。開口部上部形成工程によれば、膜厚が比較的大きい層間絶縁膜を異方性エッチングで開口することから、開口部の上部を微細に形成することができるため、デザインルールの縮小を図ることができる。また、開口部下部等形成工程によれば、開口部の上部の底面に露呈されたゲート絶縁膜を等方性エッチングで開口することにより、ゲート絶縁膜及び層間絶縁膜を貫通する開口部を完成させることができるとともに、層間絶縁膜の上部を等方性エッチングすることにより、開口部の上部をテーパエッチングして断面形状に傾斜をもたせることができることから、開口部内に形成される導電層と半導体層とのコンタクトを確実にとることができるとともに、該導電層が段切れするのを抑制することができ、製造歩留りを向上させることができる。
【００２０】
以下に、開口部上部形成工程について説明する。本明細書で「異方性エッチング」とは、エッチング速度が方向依存性を有するエッチングをいい、具体的には、深さ方向のエッチング速度が水平方向のエッチング速度よりも大きいエッチングをいう。本発明の第１の製造方法において、異方性エッチングは、深さ方向のエッチング速度が水平方向のエッチング速度の５倍以上であることが好ましい。５倍未満であると、開口部の上部を微細に形成することができず、デザインルール縮小の効果が得られなくなるおそれがある。なお、異方性エッチングは、ドライエッチングで行われてもよく、ウェットエッチングで行われてもよい。また、異方性エッチングは、レジストをパターニングしたもの（レジストパターン）を用いて行われることが好ましい。これによれば、レジストパターニング技術の微細化に伴って、層間絶縁膜に微細な開口部の上部を容易に形成することができる。レジストの材料としては特に限定されず、ノボラック型、化学増幅型等が挙げられる。なお、異方性エッチングは、開口部を形成する層間絶縁膜等の上に積層した別のパターン層をレジストパターンに代えてエッチングマスクとして用いて行われてもよい。
【００２１】
上記異方性エッチングによって形成された開口部の上部のテーパ角は、７０°以上、９０°以下であることが好ましい。７０°未満であると、デザインルール縮小の効果が得られなくなるおそれがあり、９０°を超えると、断面形状が逆テーパとなるため、デバイス構造上好ましくなく、様々な問題が発生するおそれがある。開口部の上部の半径は、４μｍ以下であることが好ましい。４μｍを超えると、デザインルール縮小の効果が得られなくなるおそれがある。
【００２２】
次に、開口部下部等形成工程について説明する。本明細書で「等方性エッチング」とは、エッチング速度が方向依存性を有しないエッチングをいい、具体的には、水平方向と深さ方向とのエッチング速度がほぼ等しいエッチングをいう。本発明の第１の製造方法において、等方性エッチングは、深さ方向のエッチング速度が水平方向のエッチング速度の１倍以上、２倍以下であることが好ましい。１倍未満であると、開口部の上部において、テーパ角が４５°以下となり、デザインルール縮小の効果が充分に得られなくなるおそれがある。また、仮に、水平方向のエッチングを抑えるためにエッチング時間を短くした場合には、開口部の上部においては深さ方向のエッチングが進まずにテーパが浅くなり、垂直形状部分が深くなって段切れしやすくなる上に、開口部の下部においては、ゲート絶縁膜のエッチングが充分になされず、コンタクト不良が発生するおそれがある。２倍を超えると、水平方向のエッチング速度を充分に得ることができず、開口部の上部の断面形状に傾斜をもたせることができなくなるおそれがある。なお、等方性エッチングは、ドライエッチングで行われてもよく、ウェットエッチングで行われてもよい。また、「ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングする」とは、等方性エッチングによるゲート絶縁膜と層間絶縁膜の上部とのエッチング速度が、層間絶縁膜の下部のエッチング速度よりも大きいことを意味する。すなわち、開口部下部等形成工程において、層間絶縁膜の下部が全くエッチングされないと限定しているわけではないことから、「開口部の上部をテーパ形状にする」とは、層間絶縁膜の上部のみをテーパエッチングすることのみならず、層間絶縁膜の全体(上部及び下部)をテーパエッチングすることをも意味する。
【００２３】
上記等方性エッチングもまた、レジストパターンを用いて行われることが好ましい。これによれば、開口部の上部を容易にテーパエッチングすることができる。なお、等方性エッチングで用いられるレジストパターンは、製造コスト削減の観点から、異方性エッチングでも用いられたものであることが好ましい。レジストの材料としては特に限定されず、ノボラック型、化学増幅型等が挙げられる。
【００２４】
上記等方性エッチングによって形成された開口部の下部のテーパ角は、７０°以上、９０°以下であることが好ましい。７０°未満であると、ゲート絶縁膜とその上層の層間絶縁膜との間の隙間が多くなって、層間絶縁膜が欠けやすくなり、ダスト起因の不良が発生するおそれがある。９０°を超えると、開口部の下部の断面形状が逆テーパとなるおそれがある。開口部の下部の半径は、４μｍ以下であることが好ましい。４μｍを超えると、デザインルール縮小の効果が得られなくなるおそれがある。
【００２５】
上記等方性エッチングによってテーパ形状にされた開口部の上部の断面形状は、特に限定されず、平面形状であってもよく、凸又は凹状に湾曲した形状であってもよく、階段形状であってもよく、歪な形状であってもよい。開口部内に形成される導電層の段差被覆性を向上させる観点からは、平面形状、凸状に湾曲した形状が好ましく、等方性エッチングによってテーパ形状にされることを視野に入れると、通常は、凸状に湾曲した形状となる。等方性エッチングによってテーパ形状にされた開口部の上部のテーパ角は、４５°以上、６５°以下であることが好ましい。４５°未満であると、デザインルール縮小の効果が得られなくなるおそれがあり、６５°を超えると、段差被覆性の向上の効果が得られなくなるおそれがある。
【００２６】
次に、半導体層、ゲート絶縁膜及び層間絶縁膜について説明する。半導体層の材質としては特に限定されず、非晶質シリコン、多結晶シリコン、連続粒界結晶シリコン（ＣＧＳ）等が挙げられるが、電界効果移動度等の観点から、多結晶シリコン、連続粒界結晶シリコン（ＣＧＳ）が好ましい。
【００２７】
上記ゲート絶縁膜及び層間絶縁膜の材質としては、酸化シリコン、窒化シリコン、酸窒化シリコン等が挙げられる。ゲート絶縁膜及び層間絶縁膜はそれぞれ、単層構造を有してもよく、積層構造を有してもよい。なお、ゲート絶縁膜が積層構造を有する場合には、半導体層との界面特性に優れていることから、ゲート絶縁膜内の半導体層側の層は、酸化シリコンからなることが好ましい。また、層間絶縁膜の上部とは、層間絶縁膜が単層構造を有する場合には、その層の上部のことであり、層間絶縁膜が積層構造を有する場合には、層間絶縁膜の最上層の一部であってもよく、該最上層の全部であってもよく、該最上層を含む積層部の一部又は全部等であってもよい。なお、層間絶縁膜の下部とは、層間絶縁膜からその上部を除いた部分のことである。更に、ゲート絶縁膜及び層間絶縁膜内の少なくとも１つの絶縁層は、窒化シリコンからなることが好ましい。連続粒界結晶シリコン（ＣＧＳ）を用いて半導体層を形成した際、ゲート絶縁膜及び層間絶縁膜内の窒化シリコン層を用いることにより、半導体層内に水素を効率的に注入することができる。
【００２８】
上記ゲート絶縁膜の膜厚は、１０ｎｍ以上、２００ｎｍ以下であることが好ましい。１０ｎｍ未満であると、ゲート電極と半導体層との絶縁性が悪化してリークするおそれがあり、２００ｎｍを超えると、開口部下部等形成工程における等方性エッチングによって、ゲート絶縁膜とその上層の層間絶縁膜との間の隙間が多くなり、層間絶縁膜が欠けやすくなる結果、ダスト起因の不良が発生するおそれがある上に、電気容量が多くなってトランジスタの設計が困難になるおそれがある。
【００２９】
上記層間絶縁膜の膜厚は、３００ｎｍ以上、１μｍ以下であることが好ましい。３００ｎｍ未満であると、半導体層及びゲート電極とソース−ドレイン電極との絶縁耐圧が不足して絶縁破壊しやすくなり、リーク不良が多発するおそれがあり、１μｍを超えると、スループットが低下するおそれがある。層間絶縁膜の上部の膜厚は、２００ｎｍ以上、７００ｎｍ以下であることが好ましい。２００ｎｍ未満であると、開口部下部等形成工程においてテーパエッチングを行っても充分な段差被覆性が得ることができなくなるおそれがあり、７００ｎｍを超えると、電気容量が多くなってトランジスタの設計が困難になったりスループットが低下したりするおそれがある。層間絶縁膜の下部の膜厚は、５０ｎｍ以上、３００ｎｍ以下であることが好ましい。５０ｎｍ未満であると、半導体層内に水素を注入する場合に、トランジスタ設計上必要な量を注入できなくなるおそれがあり、３００ｎｍを超えると、開口部下部等形成工程において垂直断面部分が深くなって段切れが発生しやすくなるおそれがある。
【００３０】
本発明の第１の製造方法としては、上記開口部上部形成工程及び開口部下部等形成工程を必須工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００３１】
本発明の第１の製造方法における好ましい形態について説明する。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。異方性エッチングをドライエッチングで行うことにより、開口部の上部を容易に形成することができる。また、等方性エッチングをウェットエッチングで行うことにより、半導体層にプラズマ損傷を与えることなく、開口部の下部を形成することができるとともに、ウェットエッチングのエッチャントとして、異方性エッチングにより形成されたプラズマ損傷によるダメージ層を溶解することのできるエッチング液を用いることにより、ドライエッチングでプラズマ損傷を受けた半導体層の表面部分をエッチング除去することができることから、開口部内に導電層を形成した際に、該導電層と半導体層とのコンタクト（オーミックコンタクト）を確実にとることができる。
【００３２】
上記ドライエッチングのエッチャントは、反応性ガスであり、被エッチング材料にもよるが、例えば、四フッ化炭素（ＣＦ４）と酸素（Ｏ２）との混合ガス等を用いることができる。ドライエッチングの方法としては、誘導結合プラズマ（ＩＣＰ）エッチング、ＥＣＲエッチング、プラズマアッシング等が挙げられる。ドライエッチングでは、ゲート絶縁膜は、エッチングストッパ（エッチングを停止させるもの）として機能することが好ましい。これによれば、半導体層に与えるプラズマ損傷を効果的に低減することができる。
【００３３】
上記ウェットエッチングのエッチャントは、エッチング液であり、被エッチング材料にもよるが、例えば、フッ酸とフッ化アンモニウムと界面活性剤とを混合したもの（バッファードフッ酸）等を用いることができる。ウェットエッチングの方法としては、スプレー式エッチング、浸漬式エッチング、減圧脱気液浸漬式エッチング、インクジェット式エッチング等が挙げられる。ウェットエッチングでは、ゲート絶縁膜下のベースコート膜は、エッチングストッパとして機能する層を含むことが好ましい。これによれば、開口部を形成する際に、レジストのアライメントずれ等により、ベースコート膜下のガラス基板等の絶縁基板がエッチング液で溶解するのを防止することができる。
【００３４】
上記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。これによれば、層間絶縁膜が２種以上の絶縁層を積層した構造を有することにより、断面形状をテーパ形状とするための層、及び、半導体層を水素化するための絶縁材料（窒化シリコン等）からなる層等を個別に設けることができる（設計自由度を向上させることができる）ことから、第１の半導体装置の特性向上等を図ることができる。また、層間絶縁膜について、上部の絶縁層の等方性エッチング速度が下部の絶縁層の等方性エッチング速度よりも大きいことにより、開口部の上部のテーパエッチングを容易化することができることから、開口部内に形成される導電層が段切れするのを効果的に抑制することができる。
なお、層間絶縁膜の上部及び下部がそれぞれ積層構造を有する場合、層間絶縁膜は、等方性エッチングによる上部の全ての絶縁層のエッチング速度が下部の全ての絶縁層のエッチング速度よりも大きいことが好ましい。
【００３５】
上記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、上記ゲート絶縁膜は、酸化シリコンからなることが好ましい。すなわち、上記層間絶縁膜は、下部が実質的に窒化シリコンからなり、上部が実質的に酸化シリコンからなり、上記ゲート絶縁膜は、実質的に酸化シリコンからなることがより好ましい。これによれば、層間絶縁膜の下部が窒化シリコンからなり、上部が酸化シリコンからなることから、異方性エッチングのエッチャントとして、窒化シリコン及び酸化シリコンを略同等に溶解するものを用いることにより、開口部上部形成工程において、スループットを低下させることなく、開口部の上部を微細に開口することができる。また、層間絶縁膜の上部及びゲート絶縁膜が酸化シリコンからなり、層間絶縁膜の下部が窒化シリコンからなることから、等方性エッチングのエッチャントとして、窒化シリコンをほとんど溶解せず酸化シリコンを溶解するものを用いることにより、開口部下部等形成工程において、層間絶縁膜の下部を水平方向に大幅にエッチングすることなく、開口部の下部を形成することができるとともに、開口部の上部の断面形状に傾斜をもたせることができる。更に、層間絶縁膜を構成する窒化シリコン層及び酸化シリコン層は、プラズマＣＶＤ法等を用いて、連続成膜することができることから、製造工程の簡略化を図ることができる。そして、層間絶縁膜が窒化シリコン層を含むことから、該窒化シリコン層を用いて半導体層の水素化プロセスを容易に実現することができる。なお、窒化シリコンとしては、四窒化三珪素（Ｓｉ３Ｎ４）等が好ましい。
【００３６】
上記層間絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことが好ましい。これによれば、ウェットエッチング条件の最適化により、開口部の上部のテーパ形状を最適化することで、有効な段切れ対策を行うことができる。また、層間絶縁膜の下部の膜厚が大きいと、垂直断面部分（断面形状が垂直な部分）が深くなって段切れが起こりやすくなることから、この構成によれば、そのような段切れの抑制を図ることができる。なお、酸化シリコンからなる上部の膜厚は、２００ｎｍ以上、７００ｎｍ以下であることが好ましい。２００ｎｍ未満であると、開口部下部等形成工程において酸化シリコンからなる上部のテーパエッチングを行っても充分な段差被覆性が得ることができなくなるおそれがあり、７００ｎｍを超えると、電気容量が大きくなってトランジスタの設計が困難になったり、スループットが低下したりするおそれがある。また、窒化シリコンからなる下部の膜厚は、５０ｎｍ以上、３００ｎｍ以下であることが好ましい。５０ｎｍ未満であると、窒化シリコンからなる下部を用いて、半導体層内に水素を注入する場合に、トランジスタの設計上必要な量を注入できなくなるおそれがあり、３００ｎｍを超えると、開口部の上部の垂直断面部分が深くなり、段切れが発生するおそれがある。
【００３７】
本発明はまた、上記第１の製造方法により製造された半導体装置（第１の半導体装置）でもある。この第１の半導体装置によれば、第１の製造方法を用いて製造されることから、デザインルールの縮小、及び、製造歩留りの向上を図ることができる。なお、本発明の第１の半導体装置は、半導体層、ゲート絶縁膜、層間絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。例えば、第１の半導体装置は、ＴＦＴ等である場合、通常、ゲート絶縁膜と層間絶縁膜との間で、開口部と異なる半導体層の領域に、ゲート電極を有する。
【００３８】
本発明はまた、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置（以下「第２の半導体装置」ともいう。）を製造する方法であって、上記製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程（開口部上部形成工程）と、ゲート絶縁膜の下部と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程（開口部下部等形成工程）とを含む半導体装置の製造方法（以下「第２の製造方法」ともいう。）でもある。本発明の第２の製造方法は、開口部上部形成工程において、層間絶縁膜だけでなくゲート絶縁膜の上部もエッチングし、開口部下部等形成工程では、ゲート絶縁膜の下部及び開口部の上部をエッチングすることとなる以外は、本発明の第１の製造方法と同様である。したがって、本発明の第２の製造方法によれば、第１の製造方法と同様の作用効果を得ることができる。なお、本明細書で「ゲート絶縁膜の下部と層間絶縁膜の上部とを選択的に等方性エッチングする」とは、等方性エッチングによるゲート絶縁膜の下部及び層間絶縁膜の上部のエッチング速度が、ゲート絶縁膜の上部及び層間絶縁膜の下部のエッチング速度よりも大きいことを意味する。
【００３９】
本発明の第２の製造方法としては、上記開口部上部形成工程及び開口部下部等形成工程を必須工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００４０】
本発明の第２の製造方法における好ましい形態について説明する。なお、この好ましい形態の説明については、本発明の第１の製造方法と同様である。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。
上記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁膜のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。
上記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、上記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなることが好ましい。
上記層間絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことが好ましい。
これらによれば、本発明の第１の製造方法と同様の作用効果を得ることができる。
【００４１】
本発明はまた、上記第２の製造方法により製造された半導体装置（第２の半導体装置）でもある。この第２の半導体装置によれば、第２の製造方法を用いて製造されることから、デザインルールの縮小、及び、製造歩留りの向上を図ることができる。本発明の第２の半導体装置の構成は特に限定されず、（１）ガラスや石英等からなる絶縁基板上に、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられたもの、（２）半導体基板（半導体層）上にゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体基板内のソース−ドレイン領域の一部にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられたもの等が挙げられる。具体的には、ＦＥＴ（より具体的には、ＴＦＴ等）、ＴＦＤ等が挙げられる。第２の半導体装置は、半導体層、ゲート絶縁膜、層間絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。例えば、第２の半導体装置は、ＴＦＴ等である場合、通常、ゲート絶縁膜と層間絶縁膜との間で、開口部と異なる半導体層の領域に、ゲート電極を有する。
【００４２】
本発明は更に、導電層及び絶縁膜がこの順に積層され、該導電層の領域の一部に絶縁膜を貫通する開口部が設けられた半導体装置（以下「第３の半導体装置」ともいう。）を製造する方法であって、上記製造方法は、絶縁膜を異方性エッチングすることで開口部を形成する工程（開口部形成工程）と、絶縁膜の上部を選択的に等方性エッチングすることで開口部の上部をテーパ形状にする工程（テーパ形成工程）とを含む半導体装置の製造方法（以下「第３の製造方法」ともいう。）でもある。本発明の第３の製造方法は、開口部形成工程において、絶縁膜をエッチングすることで該絶縁膜を貫通する開口部を形成し、テーパ形成工程において、絶縁膜の上部を選択的にエッチングすること以外は、本発明の第１の製造方法と同様である。したがって、本発明の第３の製造方法によれば、第１の製造方法と同様の作用効果を得ることができる。
なお、本明細書で「絶縁膜の上部を選択的に等方性エッチングする」とは、等方性エッチングによる絶縁膜の上部のエッチング速度が、絶縁膜の下部のエッチング速度よりも大きいことを意味する。
【００４３】
上記第３の半導体装置の構成は特に限定されず、ガラスや石英等からなる絶縁基板上に、ベースコート膜、導電層及び絶縁膜がこの順に積層され、該導電層の領域の一部に絶縁膜を貫通する開口部が設けられたものや、絶縁基板上に、ベースコート膜、ゲート絶縁膜、導電層及び絶縁膜がこの順に積層され、該導電層の領域の一部に絶縁膜を貫通する開口部が設けられたもの等が挙げられる。具体的には、例えば、ゲート電極の延長であるゲート配線（走査線）同士のジャンパー接続をソース電極材料（信号線材料）で行った構成等が挙げられる。第３の半導体装置は、導電層、絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。
【００４４】
以下、導電層及び絶縁膜について説明する。導電層の材質としては特に限定されず、金属、金属シリサイド等が挙げられる。導電層としては、ゲート電極層、ゲート配線（走査配線）等が挙げられる。絶縁膜の材質としては、酸化シリコン、窒化シリコン、酸窒化シリコン等が挙げられる。絶縁膜、絶縁膜の上部及び下部はそれぞれ、単層構造を有してもよく、積層構造を有してもよい。なお、絶縁膜が積層構造を有する場合には、開口部の上部にテーパ形状を形成する観点から、絶縁膜の上部は、酸化シリコンからなることが好ましい。
【００４５】
上記絶縁膜の膜厚は、３００ｎｍ以上、１μｍ以下であることが好ましい。３００ｎｍ未満であると、ゲート電極とソース−ドレイン電極との絶縁耐圧が不足して絶縁破壊しやすくなり、リーク不良が多発するおそれがある。１μｍを超えると、スループットが低下するおそれがある。絶縁膜の上部の膜厚は、２００ｎｍ以上、７００ｎｍ以下であることが好ましい。２００ｎｍ未満であると、テーパ形成工程においてテーパエッチングを行っても充分な段差被覆性が得ることができなくなるおそれがあり、７００ｎｍを超えると、スループットが低下するおそれがある。絶縁膜の下部の膜厚は、３００ｎｍ以下であることが好ましい。３００ｎｍを超えると、テーパ形成工程後も、開口部の垂直断面部分が深くなり、段切れを充分に低減できなくなるおそれがある。
【００４６】
本発明の第３の製造方法としては、上記開口部形成工程及びテーパ形成工程を必須工程として含むものである限り、その他の工程を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００４７】
本発明の第３の製造方法における好ましい形態について説明する。なお、この好ましい形態の説明については、第１の製造方法と同様である。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。異方性エッチングをドライエッチングで行うことにより、微細な開口部を容易に形成することができる。また、等方性エッチングをウェットエッチングで行うことにより、開口部の上部を容易にテーパ形状にすることができるとともに、導電層が金属シリサイド材料等で構成される場合には、ウェットエッチングのエッチャントとして、ドライエッチングにより形成されたプラズマ損傷によるダメージ層を溶解することのできるエッチング液を用いることにより、ドライエッチングでプラズマ損傷を受けた導電層の表面部分をエッチング除去することができる。
【００４８】
上記絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。
上記絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。
上記絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことが好ましい。
これらによれば、本発明の第１の製造方法と同様の作用効果を得ることができる。
【００４９】
本発明はまた、上記第３の製造方法により製造された半導体装置（第３の半導体装置）でもある。この第３の半導体装置によれば、第３の製造方法を用いて製造されることから、デザインルールの縮小及び製造歩留りの向上を図ることができる。
【００５０】
本発明はまた、絶縁基板上に、ベースコート膜、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置であって、上記開口部の下部は、層間絶縁膜を開口することで開口部の上部を形成した後にゲート絶縁膜をエッチングすることで形成されたものであり、上記ベースコート膜は、ゲート絶縁膜のエッチングに対してエッチングストッパとして機能する絶縁層を有する半導体装置（以下「第４の半導体装置」ともいう。）でもある。この第４の半導体装置によれば、開口部を形成するためのレジストパターンのアライメントずれ等により、開口部が半導体層の領域から外れて形成されようとしている場合にも、エッチャントの進行をベースコート膜で抑止することができ、ベースコート膜の下の絶縁基板がエッチングされるのを防ぐことができることから、絶縁基板の穴あきによる製造歩留まりの低下を抑制することができる。また、これにより、レジストパターンのアライメントずれが生じても、絶縁基板の穴あきが発生しないことから、開口部と半導体層との重ね合わせマージンを小さくすることができ、デザインルールの縮小にも対応することができる。
【００５１】
上記ゲート絶縁膜のエッチングは、ウェットエッチングで行われることが好ましい。ウェットエッチングによれば、エッチャントを適切に選び出すことにより、被エッチング材料の違いによる選択比を大きくとることができることから、ウェットエッチングで用いるエッチャントの浸漬により、絶縁基板に穴があき、それにより歩留まり低下が発生するのを効果的に抑制することができる。
なお、開口部の上部もまた、層間絶縁膜をエッチングして形成されたものであってもよく、上記絶縁層は、層間絶縁膜のエッチングに対してもエッチングストッパとして機能するものであってもよい。
【００５２】
上記絶縁基板の材質としては特に限定されず、ガラス、石英等が挙げられる。上記ベースコート膜の材質としては特に限定されず、酸化シリコン、窒化シリコン、酸窒化シリコン等が挙げられる。ベースコート膜内の半導体層側の層は、半導体層との界面特性に優れていることから、酸化シリコンからなることが好ましい。
【００５３】
本発明の第４の半導体装置は、上記絶縁基板、ベースコート膜、半導体層、ゲート絶縁膜、層間絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。例えば、ＴＦＴ等である場合、第４の半導体装置は、通常、ゲート絶縁膜と層間絶縁膜との間で、開口部と異なる半導体層の領域に、ゲート電極を有する。
【００５４】
上記ゲート絶縁膜は、酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。これによれば、ゲート絶縁膜とベースコート膜の上部とが酸化シリコンからなることにより、半導体層と良好な界面を形成することができることから、ＴＦＴ特性の向上を図ることができる。また、ベースコート膜の下部が窒化シリコンからなることから、ゲート絶縁膜のエッチャントとして、酸化シリコンを溶解し、窒化シリコンをほとんど溶解しないものを用いることにより、ゲート絶縁膜をエッチングすることで開口部の下部を形成することができるとともに、開口部を形成する際にレジストパターンのアライメントずれが生じても、エッチャントの進行をベースコート膜の下部で抑止することができるため、絶縁基板の穴あきによる歩留まり低下を抑制することができる。更に、ベースコート膜の下部が窒化シリコンからなることにより、ガラス基板等の絶縁基板内に含まれる不純物（ナトリウムイオン等）が半導体層内に侵入するのをブロックすることができる。
なお、酸化シリコンからなるベースコート膜の上部の膜厚は、３００ｎｍ以下であることが好ましい。３００ｎｍを超えると、スループットが悪化するおそれがある。また、窒化シリコンからなるベースコート膜の下部の膜厚は、５００ｎｍ以下であることが好ましい。５００ｎｍを超えると、スループットが悪化するおそれがある。また、このとき、ベースコート膜の膜厚は、上部及び下部を合わせて合計５０ｎｍ以上であることが好ましい。５０ｎｍ未満であると、ガラス基板等の絶縁基板内に含まれる不純物（ナトリウムイオン等）が半導体層内に侵入するのをブロックできなくなるおそれがある。
【００５５】
本発明はまた、上記第４の半導体装置を製造する方法であって、該製造方法は、層間絶縁膜を異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含む半導体装置の製造方法（以下「第４の製造方法」ともいう。）でもある。これによれば、絶縁基板の穴あきを発生させることなく、本発明の第１の製造方法と同様の作用効果を得ることができる。
【００５６】
本発明の第４の製造方法における好ましい形態について説明する。なお、この好ましい形態の説明については、本発明の第１の製造方法と同様である。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。
上記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。
上記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、上記ゲート絶縁膜は、酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。
上記層間絶縁膜は、窒化シリコンからなる下部の膜厚が、酸化シリコンからなる上部の膜厚よりも小さいことが好ましい。
これらによれば、絶縁基板の穴あきを発生させることなく、本発明の第１の製造方法と同様の作用効果を得ることができる。
【００５７】
本発明はまた、絶縁基板上に、ベースコート膜、半導体層、ゲート絶縁膜及び層間絶縁膜がこの順に積層され、該半導体層の一部の領域にゲート絶縁膜及び層間絶縁膜を貫通する開口部が設けられた半導体装置であって、上記開口部の下部は、層間絶縁膜とゲート絶縁膜の上部とを開口することで開口部の上部を形成した後にゲート絶縁膜の下部をエッチングすることで形成されたものであり、上記ベースコート膜は、ゲート絶縁膜の下部のエッチングに対してエッチングストッパとして機能する絶縁層を有する半導体装置（以下「第５の半導体装置」ともいう。）でもある。この第５の半導体装置によれば、本発明の第４の半導体装置と同様の作用効果を得ることができる。
【００５８】
上記ゲート絶縁膜の下部のエッチングは、ウェットエッチングで行われることが好ましい。ウェットエッチングによれば、エッチャントを適切に選び出すことにより、被エッチング材料の違いによる選択比を大きくとることができることから、開口部を形成する際にレジストパターンのアライメントずれが生じても、ウェットエッチングで用いるエッチャントの浸漬により、絶縁基板に穴があき、それにより歩留まり低下が発生するのを効果的に抑制することができる。
なお、開口部の上部もまた、層間絶縁膜とゲート絶縁膜の上部とをエッチングして形成されたものであってもよく、上記絶縁層は、層間絶縁膜とゲート絶縁膜の上部とのエッチングに対してもエッチングストッパとして機能するものであってもよい。
【００５９】
本発明の第５の半導体装置は、上記絶縁基板、ベースコート膜、半導体層、ゲート絶縁膜、層間絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。例えば、ＴＦＴ等である場合、第５の半導体装置は、通常、ゲート絶縁膜と層間絶縁膜との間で、開口部と異なる半導体層の領域に、ゲート電極を有する。
【００６０】
上記ゲート絶縁膜の下部は、酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。これによれば、ゲート絶縁膜の下部とベースコート膜の上部とが酸化シリコンからなることにより、半導体層と良好な界面を形成することができることから、ＴＦＴ特性の向上を図ることができる。また、ベースコート膜の下部が窒化シリコンからなることから、ゲート絶縁膜の下部のエッチャントとして、酸化シリコンを溶解し、窒化シリコンをほとんど溶解しないものを用いることにより、ゲート絶縁膜の下部をエッチングすることで開口部の下部を形成することができるとともに、開口部を形成する際にレジストパターンのアライメントずれが生じても、エッチャントの進行をベースコート膜の下部で抑止することができるため、絶縁基板の穴あきによる歩留まり低下を抑制することができる。更に、ベースコート膜の下部が窒化シリコンからなることにより、ガラス基板等の絶縁基板内に含まれる不純物（ナトリウムイオン等）が半導体層内に侵入するのをブロックすることができる。
【００６１】
上記層間絶縁膜は、酸化シリコンからなり、上記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることがより好ましい。これによれば、層間絶縁膜を酸化シリコンの単層とすることにより、余分な膜を付けないことでスループットの向上を図ることができるとともに、酸化シリコン層は透明性が高いため、液晶表示パネルの透明度を向上させることができる。また、ゲート絶縁膜の上部を窒化シリコンで構成することにより、ゲート絶縁膜の上部を用いて半導体層の水素化処理を行うことができる。
【００６２】
本発明はまた、上記第５の半導体装置を製造する方法であって、該製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜の下部と層間絶縁膜の上部とを選択的に等方性エッチングすることで開口部の下部を形成するとともに、開口部の上部をテーパ形状にする工程とを含む半導体装置の製造方法（以下「第５−１の製造方法」ともいう。）でもある。これによれば、絶縁基板の穴あきを発生させることなく、本発明の第２の製造方法と同様の作用効果を得ることができる。
【００６３】
本発明の第５−１の製造方法における好ましい形態について説明する。なお、この好ましい形態の説明については、本発明の第２の製造方法と同様である。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。
上記層間絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。
上記層間絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、上記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。
上記層間絶縁膜は、窒化シリコンからなる下部の膜厚が、酸化シリコンからなる上部の膜厚よりも小さいことが好ましい。
これらによれば、絶縁基板の穴あきを発生させることなく、本発明の第２の製造方法と同様の作用効果を得ることができる。
【００６４】
本発明はまた、上記第５の半導体装置を製造する方法であって、上記製造方法は、層間絶縁膜とゲート絶縁膜の上部とを異方性エッチングすることで開口部の上部を形成する工程と、ゲート絶縁膜の下部を選択的に等方性エッチングすることで開口部の下部を形成する工程を含む半導体装置の製造方法（以下「第５−２の製造方法」ともいう。）でもある。本発明の第５−２の製造方法は、開口部の下部を形成する際に、層間絶縁膜を選択的に等方性エッチングするものではないこと以外は、本発明の第５−１の製造方法と同様である。したがって、これによれば、本発明の第２の製造方法と同様の作用効果は得られないが、絶縁基板の穴あきを発生させることなく、コンタクトホールを形成することができ、デザインルールの縮小が可能となる効果が得られることは言うまでもない。
【００６５】
本発明の第５−２の製造方法における好ましい形態について説明する。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。これについては、本発明の第２の製造方法における好ましい形態と同様の理由による。
【００６６】
上記層間絶縁膜は、酸化シリコンからなり、上記ゲート絶縁膜は、下部が酸化シリコンからなり、上部が窒化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。この構成は、ゲート絶縁膜の上部が窒化シリコンからなり、該ゲート絶縁膜の上部を用いて半導体層の水素化処理を行うことができるために、層間絶縁膜を酸化シリコンの単層とした場合に該当する。この構成によれば、層間絶縁膜を酸化シリコンの単層とするため、スループットの向上を図ることができるとともに、液晶表示パネルの透明度を向上させることができる。なお、酸化シリコンからなる層間絶縁膜の膜厚は、３００ｎｍ以上９００ｎｍ以下であることが好ましい。３００ｎｍ未満であると、絶縁耐圧が不足して絶縁破壊しやすくなり、リーク不良が多発するおそれがあり、９００ｎｍを超えると、スループットが低下するおそれがある。
【００６７】
本発明はまた、絶縁基板上に、ベースコート膜、導電層及び絶縁膜がこの順に積層され、該導電層の一部の領域に絶縁膜を貫通する開口部が設けられた半導体装置であって、上記開口部は、絶縁膜をエッチングして形成されたものであり、上記ベースコート膜は、絶縁膜のエッチングに対してエッチングストッパとして機能する絶縁層を有する半導体装置（以下「第６の半導体装置」ともいう。）でもある。この第６の半導体装置によれば、本発明の第４及び第５の半導体装置と同様の作用効果を得ることができる。
【００６８】
上記絶縁膜のエッチングは、ウェットエッチングで行われることが好ましい。ウェットエッチングによれば、エッチャントを適切に選び出すことにより、被エッチング材料の違いによる選択比を大きくとることができることから、開口部を形成する際にレジストパターンのアライメントずれが生じても、ウェットエッチングで用いるエッチャントの浸漬により、絶縁基板に穴があき、それにより歩留まり低下が発生するのを効果的に抑制することができる。
【００６９】
本発明の第６の半導体装置は、上記絶縁基板、ベースコート膜、導電層、絶縁膜及び開口部を構成要素として有するものである限り、その他の構成要素を有していても有していなくてもよく、特に限定されるものではない。例えば、第６の半導体装置の構成としては、絶縁基板上に、ベースコート膜、ゲート絶縁膜、導電層及び絶縁膜がこの順に積層され、該導電層の一部の領域に絶縁膜を貫通する開口部が設けられたものが挙げられる。
【００７０】
上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。これによれば、ベースコート膜の上部が酸化シリコンからなることにより、半導体層と良好な界面を形成することができることから、ＴＦＴ特性に優れるとともに、ベースコート膜の下部が窒化シリコンからなることから、開口部を形成する際にレジストパターンのアライメントずれが生じても、エッチャントの進行をベースコート膜の下部で抑止することができるため、絶縁基板の穴あきによる歩留まり低下を抑制することができる。更に、ベースコート膜の下部が窒化シリコンからなることにより、ガラス基板等の絶縁基板内に含まれる不純物（ナトリウムイオン等）が半導体層内に侵入するのをブロックすることができる。
【００７１】
上記絶縁膜は、酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。これによれば、ベースコート膜の下部が窒化シリコンからなることから、絶縁膜のエッチャントとして、酸化シリコンを溶解し、窒化シリコンをほとんど溶解しないものを用いることにより、絶縁膜をエッチングすることで開口部を形成することができるとともに、開口部を形成する際にレジストパターンのアライメントずれが生じても、エッチャントの進行をベースコート膜の下部で抑止することができるため、絶縁基板の穴あきによる歩留まり低下を抑制することができる。また、絶縁膜を酸化シリコンの単層とするため、スループットの向上を図ることができるとともに、液晶表示パネルの透明度を向上させることができる。
【００７２】
なお、酸化シリコンからなるベースコート膜の上部の膜厚は、３００ｎｍ以下であることが好ましい。３００ｎｍを超えると、スループットが悪化するおそれがある。また、窒化シリコンからなるベースコート膜の下部の膜厚は、５００ｎｍ以下であることが好ましい。５００ｎｍを超えると、スループットが悪化するおそれがある。また、ベースコート膜の膜厚は、上部及び下部を合わせて合計５０ｎｍ以上であることが好ましい。５０ｎｍ未満であると、ガラス基板等の絶縁基板内に含まれる不純物（ナトリウムイオン等）が半導体層内に侵入するのをブロックできなくなるおそれがある。
【００７３】
本発明はまた、上記第６の半導体装置を製造する方法であって、該製造方法は、絶縁膜を異方性エッチングすることで開口部を形成する工程と、絶縁膜の上部を選択的に等方性エッチングすることで開口部の上部をテーパ形状にする工程とを含む半導体装置の製造方法（以下「第６−１の製造方法」ともいう。）でもある。これによれば、絶縁基板の穴あきを発生させることなく、本発明の第３の製造方法と同様の作用効果を得ることができる。
【００７４】
本発明の第６−１の製造方法における好ましい形態について説明する。なお、この好ましい形態の説明については、第３の製造方法と同様である。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。異方性エッチングをドライエッチングで行うことにより、微細な開口部を容易に形成することができる。また、等方性エッチングをウェットエッチングで行うことにより、開口部の上部を容易にテーパ形状にすることができるとともに、導電層が金属シリサイド材料等で構成される場合には、ウェットエッチングのエッチャントとして、ドライエッチングにより形成されたプラズマ損傷によるダメージ層を溶解することのできるエッチング液を用いることにより、ドライエッチングでプラズマ損傷を受けた導電層の表面部分をエッチング除去することができる。
【００７５】
上記絶縁膜は、２種以上の絶縁層を積層した構造を有し、等方性エッチングによる上部の絶縁層のエッチング速度が下部の絶縁層のエッチング速度よりも大きいことが好ましい。
上記絶縁膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。
上記絶縁膜は、酸化シリコンからなる上部の膜厚が、窒化シリコンからなる下部の膜厚よりも大きいことが好ましい。
これらによれば、絶縁基板の穴あきを発生させることなく、本発明の第３の製造方法と同様の作用効果を得ることができる。
【００７６】
本発明はまた、上記第６の半導体装置を製造する方法であって、上記製造方法は、絶縁膜を異方性エッチングし、等方性エッチングすることで開口部を形成する工程を含む半導体装置の製造方法（以下「第６−２の製造方法」ともいう。）でもある。本発明の第６−２の製造方法は、等方性エッチングの際に、絶縁膜の上部を選択的にエッチングするものではないこと以外は、本発明の第６−１の製造方法と同様である。したがって、これによれば、本発明の第３の製造方法と同様の作用効果は得られないが、絶縁基板の穴あきを発生させることなく、コンタクトホールを形成することができるとともに、異方性エッチングを行った後に等方性エッチングを行うことにより、微細な開口部を形成することができることから、デザインルールの縮小が可能となる。
【００７７】
本発明の第６−２の製造方法における好ましい形態について説明する。
上記異方性エッチングは、ドライエッチングで行われ、上記等方性エッチングは、ウェットエッチングで行われることが好ましい。異方性エッチングをドライエッチングで行うことにより、微細な開口部を容易に形成することができる。また、導電層が金属シリサイド材料等で構成される場合には、ドライエッチングを行った後に、ドライエッチングにより形成されたプラズマ損傷によるダメージ層を溶解することのできるエッチング液を用いてウェットエッチングを行うことにより、プラズマ損傷を受けた導電層の表面部分をエッチング除去することができる。
【００７８】
上記絶縁膜は、酸化シリコンからなり、上記ベースコート膜は、下部が窒化シリコンからなり、上部が酸化シリコンからなることが好ましい。これによれば、絶縁膜を酸化シリコンの単層とするため、スループットの向上を図ることができるとともに、液晶表示パネルの透明度を向上させることができる。なお、酸化シリコンからなる絶縁膜の膜厚は、３００ｎｍ以上９００ｎｍ以下であることが好ましい。３００ｎｍ未満であると、絶縁耐圧が不足して絶縁破壊しやすくなり、リーク不良が多発するおそれがある。９００ｎｍを超えると、スループットが低下するおそれがある。
【００７９】
本発明はそして、上記第１〜６の半導体装置のいずれかを含んで構成された表示装置でもある。本発明の第１〜６の半導体装置によれば、製造歩留まりを低下させることなくデザインルールの縮小が実現されることから、アクティブマトリクス回路において、高精細かつ高性能なアクティブマトリクス型等の表示装置を提供することができる。表示装置としては、液晶表示装置、有機エレクトロルミネセンス表示装置等が挙げられる。
【発明の効果】
【００８０】
本発明の半導体装置の製造方法によれば、デザインルールの縮小を図ることができるとともに、製造歩留まりの向上を図ることができる。本発明の半導体装置の製造方法は、将来的には、１．５μｍ以下の（サブミクロンも視野に入れた）デザインルールによる表示装置等の製造に必要不可欠な技術として期待される。
【発明を実施するための最良の形態】
【００８１】
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００８２】
（実施形態１）
図１（ａ）〜（ｃ）、２（ａ）〜（ｄ）及び３（ｂ）は、本発明の実施形態１に係る半導体装置の製造工程を示す断面模式図である。本実施形態は、半導体装置のうち、薄膜トランジスタ（ＴＦＴ）部分の形成工程、及び、ゲート電極の延長であるゲート配線（走査線）同士のジャンパー接続をソース電極材料（信号線材料）で行う工程に関する。
【００８３】
まず、図１（ａ）に示すように、プラズマＣＶＤ法を用いて、ガラス基板（絶縁基板）１０上に、厚さ１００〜２００ｎｍのベースコート膜２０を成膜する。基板１０としては、ガラス基板以外に、例えば石英基板等を用いてもよい。また、ベースコート膜２０の材料及び積層構造については、特に限定されない。
【００８４】
次に、ＴＦＴの半導体活性層（半導体層）３０を形成するための多結晶シリコン膜を成膜する。まず、プラズマＣＶＤ法を用いて、厚さ３０〜５０ｎｍのアモルファスシリコン膜を成膜する。この成膜には、減圧ＣＶＤ（ＬＰＣＶＤ）法等を用いてもよい。続いて、加熱処理及びレーザ光の照射を行うことにより、アモルファスシリコン膜を結晶化させ、多結晶シリコン膜を得る。続いて、多結晶シリコン膜のパターニングを行い、半導体活性層（半導体層）３０を形成する。
【００８５】
次に、図１（ｂ）に示すように、プラズマＣＶＤ法を用いて、ゲート絶縁膜として機能する厚さが略７０ｎｍの酸化シリコン（ＳｉＯ２）膜４０を成膜する。この酸化シリコン（ＳｉＯ２）膜４０は、後のコンタクトホールの形成時にエッチングストッパとしても機能する。
【００８６】
次に、図１（ｂ）に示すように、ゲート電極５０ａ及び走査線（ゲート配線ともいう。）５０ｂを形成するための金属又は金属シリサイド材料を成膜し、パターニングすることにより、ゲート電極５０ａ及び走査線５０ｂを形成する。一般的に、ゲート電極５０ａは、走査線５０ｂを延伸することで設けられる。ゲート電極５０ａ及び走査線５０ｂを構成する材料としては、高濃度に不純物をドープして低抵抗化したシリコン（Ｓｉ）、アルミニウム−シリコン（Ａｌ−Ｓｉ）等の各種シリサイド材料、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）及びタンタル（Ｔａ）等で代表される金属材料から選択されたものを用いることができる。
【００８７】
次に、図１（ｂ）に示すように、不純物イオン６０の注入を行うことにより、半導体活性層３０内にソース領域及びドレイン領域を形成した後、アニールを行うことにより、添加した不純物イオンを活性化させる。
【００８８】
次に、図１（ｃ）に示すように、プラズマＣＶＤ法を用いて、層間絶縁膜７０の下部として、厚さ１５０〜３００ｎｍの窒化シリコン（ＳｉＮｘ）膜７０１を成膜し、続けて、その上部として、厚さ３００〜５００ｎｍの酸化シリコン（ＳｉＯ２）膜７０２を成膜する。なお、本実施形態では、ＳｉＮｘ膜７０１は、ＳｉＯ２膜７０２よりも薄く形成する。
【００８９】
次に、図２（ａ）に示すように、フォトレジスト１００を形成した後、図２（ｂ）に示すように、ドライエッチング法を用いて、層間絶縁膜７０にコンタクトホール（開口部の上部）８０１ａ〜８０１ｃを開口する。ドライエッチング法を用いることにより、コンタクトホール８０１ａ〜８０１ｃの寸法を小さくすることができることから、デザインルールの縮小に充分に対応することができる。特に、層間絶縁膜７０の膜厚は、数百ｎｍの厚さを有するので、ドライエッチング法によってコンタクトホール８０１ａ〜８０１ｃを形成することは、非常に有効である。
【００９０】
このドライエッチング法としては、エッチングガスとしてＣＦ４とＯ２との混合ガスを用いた反応性イオンエッチング（ＲＩＥ）法を用いることができる。このドライエッチングにおいては、エッチング条件を調整することにより、ＳｉＮｘ膜７０１とその下地であるＳｉＯ２膜４０とのエッチングレートの比（エッチング選択比）を変えることができるが、本実施形態では、ほぼ１：１に設定している。すなわち、ＳｉＮｘ膜７０１とＳｉＯ２膜４０とのエッチング選択比は、大きくせず、エッチング時間を調節することにより、ＳｉＯ２膜４０の表面付近でエッチングをストップさせる方法を採用している。したがって、ＳｉＯ２膜４０は、半導体活性層３０に対するエッチングストッパとして機能させていることになり、半導体活性層３０をオーバーエッチから保護している。以上により、図２（ｂ）の構成を得ることができる。なお、図２（ｂ）では、ＳｉＯ２膜４０が全くエッチングされていないように示されているが、エッチングの方法からも分かるように、実際には、多少エッチングされていてもよい。
【００９１】
次に、図２（ｃ）に示すように、ウェットエッチング法を用いて、ＳｉＯ２膜４０を開口し、コンタクトホール（開口部）８０２ａ〜８０２ｃを形成する。このとき、層間絶縁膜７０の上部であるＳｉＯ２膜７０２も同時にエッチング（テーパエッチング）することにより、コンタクトホール８０２ａ〜８０２ｃの上部にテーパ形状を形成する。エッチング液としては、フッ酸とフッ化アンモニウムと界面活性剤とを混合したもの（バッファードフッ酸）を用いることができる。
【００９２】
このウェットエッチングにより、ＳｉＯ２膜４０の開口すべき部分とともに、半導体活性層３０のうち、ドライエッチングにおいてプラズマ損傷を受けていた表面部分もエッチング除去することができる。また、走査線５０ｂの材料として、金属シリサイドを用いている場合は、この表面もプラズマ損傷を受けているが、この表面もまた、ウェットエッチングにより除去することができる。これらの結果、後の工程で形成されるソース−ドレイン電極と半導体活性層３０及び走査線５０ｂとのコンタクトを確実なものとすることができる。更に、一般に、フッ酸系のエッチャントに対しては、ＳｉＯ２膜４０及び７０２のエッチングレートに比較して、ＳｉＮｘ膜７０１のエッチングレートは、略１／１０以下であり、また、ＳｉＯ２膜４０の膜厚が略７０ｎｍと大きくない（層間絶縁膜７０に比較すれば薄い）ことから、等方性エッチングによる弊害（ＳｉＮｘ膜７０１及びＳｉＯ２膜４０の水平方向へのエッチングによる弊害）は、ほとんど問題とならない。そして、このウェットエッチングによるＳｉＯ２膜４０の開口は、層間絶縁膜７０の開口に用いたフォトレジスト１００を用いて行うことができることから、製造工程の簡略化に好適である。
【００９３】
次に、図２（ｄ）に示すように、プラズマアッシング装置やレジスト剥離液等を用いて、フォトレジスト１００を剥離する。最後に、適当な金属材料を用いて、図３（ｂ）に示すように、ソース−ドレイン電極層９０を形成することによって、ソース−ドレイン電極及びソース配線を形成する。ソース−ドレイン電極は、コンタクトホール８０２ａ、８０２ｂを介して半導体活性層３０とコンタクトする。また、ソース配線は、コンタクトホール８０２ｃを介して走査線５０ｂとコンタクトする。このとき、図３（ｂ）に示すように、コンタクトホール８０２ａ〜８０２ｃの上部は傾斜をもっていることから、ソース−ドレイン電極やソース配線等の段切れ（図３（ａ）に示す段切れ１１０）を抑制することができる。
【００９４】
（実施形態２）
図４（ａ）〜（ｅ）は、本発明の実施形態２に係る半導体装置の製造工程を示す断面模式図である。実施形態２に係る半導体装置は、ゲート絶縁膜４０が、下部のＳｉＯ２膜４０１及び上部のＳｉＮｘ膜４０２から構成されること以外は、実施形態１と同様の構成を有する。
【００９５】
まず、図４（ａ）に示すように、実施形態１記載の方法にしたがって、半導体活性層（半導体層）３０を形成する。続いて、プラズマＣＶＤ法を用いて、ゲート絶縁膜４０の下部として、厚さ５０ｎｍのＳｉＯ２膜４０１を、その上部として、厚さ５０ｎｍのＳｉＮｘ膜４０２を成膜する。ＳｉＯ２膜４０１は、後のコンタクトホールの形成時にエッチングストッパとしても機能する。このように、本実施形態のゲート絶縁膜４０は、下部のＳｉＯ２膜４０１と、ＳｉＯ２膜４０１よりも誘電率が高い上部のＳｉＮｘ膜４０２とから構成されることから、ゲート絶縁膜４０の薄膜化を図りつつ、半導体活性層３０の端部において半導体活性層３０とゲート電極５０ａとの間でショートが発生するのを抑制することができる。また、ゲート絶縁膜４０をＳｉＯ２膜の単層とした場合と比較して、同一のトランジスタ特性（しきい値電圧）が得られる物理的な膜厚を大きくすることができることから、絶縁耐圧を向上させることが可能となる。
【００９６】
次に、図４（ａ）に示すように、ゲート電極５０ａ及び走査線（ゲート配線ともいう。）５０ｂを形成した後、不純物イオン６０の注入を行うことにより、半導体活性層３０内にソース領域及びドレイン領域を形成し、その後、アニールを行うことにより、添加した不純物イオンを活性化させる。ゲート電極５０ａ及び走査線５０ｂに用いる材料等については、実施形態１と同様とする。以上により、図４（ａ）に示す構成を得ることができる。
【００９７】
次に、図４（ｂ）に示すように、プラズマＣＶＤ法を用いて、層間絶縁膜７０として、厚さ１５０〜３００ｎｍのＳｉＮｘ膜７０１、及び、厚さ３００〜５００ｎｍのＳｉＯ２膜７０２を成膜する。本実施形態では、ＳｉＮｘ膜７０１は、ＳｉＯ２膜７０２よりも薄く形成する。
【００９８】
次に、図４（ｃ）に示すように、ドライエッチング法を用いて、層間絶縁膜７０及びゲート絶縁膜４０の上部４０２に、コンタクトホール（開口部の上部）８０４ａ〜８０４ｃを開口する。すなわち、本実施形態では、ドライエッチングによって層間絶縁膜７０だけでなく、ゲート絶縁膜４０の上部であるＳｉＮｘ膜４０２までエッチングする。したがって、ゲート絶縁膜４０の下部であるＳｉＯ２膜４０１をエッチングストッパとして機能させる。以上により、図４（ｃ）に示す構成を得ることができる。なお、ドライエッチング法に関しては、実施形態１と同様である。図４（ｃ）では、ＳｉＯ２膜４０１が全くエッチングされていないように示されているが、実際には、多少エッチングされていてもよい。
【００９９】
次に、図４（ｄ）に示すように、ウェットエッチング法を用いて、ＳｉＯ２膜４０１を開口し、コンタクトホール（開口部）８０５ａ〜８０５ｃを形成する。このとき、層間絶縁膜７０２の上部も同時にエッチング（テーパエッチング）することにより、コンタクトホール８０５ａ〜８０５ｃの上部はテーパ形状にする。エッチング液としては、フッ酸とフッ化アンモニウムと界面活性剤とを混合したもの（バッファードフッ酸）を用いることができる。
以下、実施形態１の方法に沿って、図４（ｅ）の構成を得る。
本実施形態で製造された半導体装置によれば、実施形態１と同様の作用効果を得ることができる。
【０１００】
（実施形態３）
図７（ａ）〜（ｃ）は、本発明の実施形態３に係る半導体装置の製造工程を示す断面模式図である。
まず、図７（ａ）に示すように、プラズマＣＶＤ法を用いて、ガラス基板（絶縁基板）１０上にベースコート膜２０を成膜する。ベースコート膜２０としては、その下部として厚さ１００ｎｍのＳｉＮｘ膜２０１を、その上部として厚さ５０ｎｍのＳｉＯ２膜２０２をそれぞれ成膜する。
【０１０１】
絶縁基板１０としては、ガラス基板以外に石英基板を用いることができる。以降、実施形態１で説明した方法と同様にして、コンタクトホール形成前の構成とする。すなわち、ベースコート膜２０上に、半導体活性層（半導体層）３０と、ゲート絶縁膜として機能するＳｉＯ２膜４０と、ゲート電極５０ａと、走査線（図示せず）と、層間絶縁膜７０の下部であるＳｉＮｘ膜７０１及び上部であるＳｉＯ２膜７０２を形成する。続いて、フォトリソ工程により、層間絶縁膜７０上にフォトレジスト１００を形成する。なお、ここではアライメントずれが起こった場合を説明するために、図６（ｄ）に示すように、フォトレジスト１００の開口部が半導体活性層３０の領域から外れて形成されているものとする。そして、実施形態１と同様にして、図７（ａ）に示すように、ドライエッチングによりＳｉＯ２膜４０の上までエッチング処理し、層間絶縁膜７０にコンタクトホール８２１を開口する。なお、図７（ａ）では、ＳｉＯ２膜４０が全くエッチングされていないように示されているが、実際には、多少エッチングされていてもよい。
【０１０２】
続いて、実施形態１と同様にして、ウェットエッチングによりゲート絶縁膜４０と、半導体活性層３０及びゲート電極層５０のプラズマ損傷を受けていた表面とをエッチング除去する。
【０１０３】
このとき、エッチャント液として、酸化シリコンを溶解し、窒化シリコンをほとんど溶解しないフッ酸とフッ化アンモニウムと界面活性剤とを混合したもの（バッファードフッ酸）を用いるため、図７（ｂ）に示すように、ベースコート膜２０の上部（ＳｉＯ２膜）２０２もエッチャントに溶解し、穴が開いてしまうが、ベースコート膜２０の下部（ＳｉＮｘ膜）２０１がエッチングストッパとして働くために、ガラス基板１０に穴があくことを抑制することができる。したがって、ガラス基板１０の穴あきによる歩留まり低下の課題を解決することができる。
【０１０４】
このように、アライメントずれの発生した状態にてコンタクトホール８２２を形成すると、図７（ｂ）のような形態に仕上がる。次に、この上にソース−ドレイン電極層９０等を形成して図７（ｃ）のような構成を得る。
【０１０５】
なお、図７（ａ）及び（ｂ）では説明のためにフォトレジスト１００が大きくずれたように記載したが、実際は図７（ｃ）のように、アライメントずれといっても、ベースコート膜２０の上部２０２の穴にソース-ドレイン電極層９０が入り込んで段切れが発生してしまうほどの大きなズレではなく、ベースコート膜２０の上部２０２の穴に起因して段切れが発生するほどデザインルールを縮小しない方が好ましいのは言うまでもない。また、本実施形態では、実施形態１と同様にゲート絶縁膜４０の構造を単層構造としたが、実施形態２と同様に積層構造を有するゲート絶縁膜を用いてもよいことは言うまでもない。
【０１０６】
以上のように、本実施形態で開示するようなベースコート膜の構造を採用することにより、アライメントずれによってコンタクトホールパターンを有するフォトレジストが半導体活性層、ゲート電極層等から外れてもガラス基板に穴を開けることなくコンタクトホールを形成することができ、歩留まり低下を起こすことがない。したがって、図６（ａ）のようなデザインルールを図６（ｃ）に示すようなサイズまで縮小しても、従来と同じ能力のフォトリソ工程の装置で製造が可能になり、コンタクトホール径の微細化と合わせて総合的なパターンの高精細化が可能となる。
【０１０７】
（実施形態４）
図８（ａ）〜（ｃ）は、本発明の実施形態４に係る半導体装置の製造工程を示す断面模式図である。実施形態４に係る半導体装置は、層間絶縁膜がＳｉＯ２膜の単層から構成されること、及び、ゲート絶縁膜がＳｉＯ２膜とＳｉＮｘ膜との２層構造であること以外は、実施形態３と同様の構成を有する。
まず、図８（ａ）に示すように、プラズマＣＶＤ法を用いて、ガラス基板（絶縁基板）１０上にベースコート膜２０を成膜する。ベースコート膜２０としては、その下部として厚さ１００ｎｍのＳｉＮｘ膜２０１を、その上部として厚さ５０ｎｍのＳｉＯ２膜２０２をそれぞれ成膜する。絶縁基板１０としては、ガラス基板以外に石英基板を用いることができる。
【０１０８】
以降、実施形態１で説明した方法と同様にして、コンタクトホール形成前の構成とする。すなわち、ベースコート膜２０上に、半導体活性層（半導体層）３０と、ゲート絶縁膜として機能するＳｉＯ２膜４０１及びＳｉＮｘ膜４０２と、ゲート電極５０と、走査線（図示せず）と、層間絶縁膜である膜厚が５００ｎｍのＳｉＯ２膜７０とを形成する。
【０１０９】
続いて、ＳｉＯ２膜７０上にフォトレジスト１００を形成する。なお、ここでは、アライメントずれが起こった場合を説明するために、図６（ｄ）に示すように、フォトレジスト１００が半導体活性層３０から外れて形成されているものとする。そして、実施形態２と同様にして、図８（ａ）に示すように、ドライエッチングによりＳｉＯ２膜４０１の上までエッチング処理し、層間絶縁膜７０及びＳｉＮｘ膜４０２にコンタクトホール８３１を開口する。なお、図８（ａ）では、ＳｉＯ２膜４０１が全くエッチングされていないように示されているが、実際には、多少エッチングされていてもよい。
【０１１０】
次に、実施形態２と同様にして、ウェットエッチングによりＳｉＯ２膜４０１と、半導体活性層３０及びゲート電極層５０のプラズマ損傷を受けていた表面とをエッチング除去する。このとき、エッチャント液として、酸化シリコンを溶解し、窒化シリコンをほとんど溶解しないフッ酸とフッ化アンモニウムと界面活性剤とを混合したもの（バッファードフッ酸）を用いるため、図８（ｂ）に示すように、ベースコート膜２０の上部（ＳｉＯ２膜）２０２もエッチャントに溶解し、穴が開いてしまうが、ベースコート膜２０の下部（ＳｉＮｘ膜）２０１がエッチングストッパとして働くために、ガラス基板１０に穴があくことを抑制することができる。したがって、ガラス基板１０の穴あきによる歩留り低下の課題を解決することができる。
【０１１１】
このように、アライメントずれの発生した状態にてコンタクトホールを形成すると、図８（ｂ）のような形態に仕上がる。次に、この上に、ソース−ドレイン電極層９０等を形成して、図８（ｃ）のような構成を得る。
【０１１２】
なお、図８（ａ）及び（ｂ）では説明のためにフォトレジスト１００が大きくずれたように記載したが、実際は図８（ｃ）のように、アライメントずれといっても、ベースコート膜２０の上部２０２の穴にソース-ドレイン電極層９０が入り込んで段切れが発生してしまうほどの大きなズレではなく、ベースコート膜２０の上部２０２の穴に起因して段切れが発生するほどデザインルールを縮小しない方が好ましいのは言うまでもない。
【０１１３】
以上のように、本実施形態で開示するようなベースコート膜２０の構造を採用することにより、アライメントずれによってコンタクトホールパターンを有するフォトレジストが半導体活性層、ゲート電極層から外れてもガラス基板に穴を開けることなくコンタクトホールを形成することができ、歩留り低下を起こすことがない。したがって、図６（ａ）のようなデザインルールを図６（ｃ）に示すようなサイズまで縮小しても、従来と同じ能力のフォトリソ工程の装置で製造が可能になり、コンタクトホール径の微細化と合わせて総合的なパターンの高精細化が可能となる。
【０１１４】
なお、実施形態３と異なる点は、層間絶縁膜７０がＳｉＯ２膜の単層となっている点である。このため、実施形態１及び２のような効果的なテーパ形状が得られない場合がある。しかしながら、図８（ｂ）に示すようにウェットエッチングを実施する以上、若干のテーパ形状となっているため、段切れは発生しにくい。
【０１１５】
なお、図示しないが実施形態１、２、３及び４のそれぞれについて、層間絶縁膜の下にＣａｐ層（ゲート電極と層間絶縁膜との間に形成される層）として酸化シリコン膜を略５０ｎｍ形成してもよい。この場合でも実施形態１、２、３及び４で説明したドライエッチングの工程は、ゲート絶縁膜の酸化シリコン層でストップされることに変わりはない。
【０１１６】
また、実施形態１、２、３及び４のそれぞれについて、ソース-ドレイン電極層９０を形成する前工程として、薄いフッ酸と純水とを用いた洗浄工程を導入してもよい。これにより、半導体活性層、金属シリサイドのゲート電極層等の表面にある自然酸化膜を除去することができる。
【図面の簡単な説明】
【０１１７】
【図１】（ａ）〜（ｃ）は、本発明の実施形態１に係る半導体装置の製造工程の前半を示す断面模式図である。
【図２】（ａ）〜（ｄ）は、本発明の実施形態１に係る半導体装置の製造工程の後半を示す断面模式図である。
【図３】（ａ）は、従来のドライ＆ウェットエッチングで形成したコンタクトホールの課題（段切れ）を示す断面模式図である。（ｂ）は、本発明の実施形態１に係るドライ＆ウェットエッチングで形成したコンタクトホールを示す断面模式図である。
【図４】（ａ）〜（ｅ）は、本発明の実施形態２に係る半導体装置の製造工程を示す断面模式図である。
【図５】（ａ）は、フォトレジストがアライメントずれを起こした場合を示す断面模式図である。（ｂ）は、ドライエッチングによりゲート絶縁膜までエッチングした様子を示す断面模式図である。（ｃ）は、ウェットエッチングによりコンタクトホールが形成された様子を示す断面模式図である。
【図６】（ａ）は、従来のデザインルールによるコンタクトホール周りの設計を示す平面模式図であり、（ｃ）は、デザインルールを縮小した場合のコンタクトホール周りの設計を示す平面模式図である。（ｂ）及び（ｄ）はそれぞれ、（ａ）及び（ｃ）の設計に対し、レジストパターンがずれて形成された場合を示す平面模式図である。
【図７】（ａ）〜（ｃ）は、本発明の実施形態３に係る半導体装置の製造工程を示す断面模式図である。
【図８】（ａ）〜（ｃ）は、本発明の実施形態４に係る半導体装置の製造工程を示す断面模式図である。
【符号の説明】
【０１１８】
１０：ガラス基板又は石英基板（絶縁基板）
２０：ベースコート膜
３０：半導体活性層（半導体層）
４０：ゲート絶縁膜
５０ａ：ゲート電極（導電層）
５０ｂ：走査線（ゲート配線、導電層）
６０：不純物イオン
７０：層間絶縁膜
９０：ソース−ドレイン電極層
１００：フォトレジスト
１１０：段切れ箇所
１２０：重ね合わせマージン
２０１、２０３：ベースコート膜の下部
２０２：ベースコート膜の上部
４０１：ゲート絶縁膜の下部
４０２：ゲート絶縁膜の上部
７０１：層間絶縁膜の下部
７０２、７０３：層間絶縁膜の上部
８０１ａ〜８０１ｃ、８０４ａ〜８０４ｃ、８１２、８２１、８３１：開口部の上部
８０２ａ〜８０２ｃ、８０５ａ〜８０５ｃ、８２２、８３２：開口部
８０３、８０７、８１３：従来のコンタクトホール
８１１：コンタクトホール部
【図１】
2007311747.tif 000003
【図２】
2007311747.tif 000004
【図３】
2007311747.tif 000005
【図４】
2007311747.tif 000006
【図５】
2007311747.tif 000007
【図６】
2007311747.tif 000008
【図７】
2007311747.tif 000009
【図８】
2007311747.tif 000010