(57)【要約】【課題】半導体装置の特性を劣化させることなく、半導体素子への水分の浸入を抑え、信頼性の高い半導体装置とその製造方法を提供する。【解決手段】化合物半導体基板に形成された半導体素子と、化合物半導体基板上に選択的に形成され、半導体素子を被覆する絶縁性保護膜と、絶縁性保護膜の周縁部を被覆する金属膜を備える。【選択図】図１
2007214358.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板に形成された半導体素子と、
前記化合物半導体基板上に選択的に形成され、前記半導体素子を被覆する第１の絶縁性保護膜と、
前記第１の絶縁性保護膜の周縁部を被覆する金属膜を備えることを特徴とする半導体装置。
【請求項２】
前記金属膜の前記化合物半導体基板側に、前記金属膜を構成する金属を含む合金層を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属膜上に形成された第２の絶縁性保護膜を備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
化合物半導体基板に半導体素子を形成する工程と、
前記化合物半導体基板上に、選択的に絶縁性保護膜を形成し、前記半導体素子を被覆する工程と、
前記絶縁性保護膜の周縁部に金属膜を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記金属膜を形成した後、熱処理を行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば化合物半導体基板上に形成される電界効果型トランジスタなどの半導体装置とその製造方法に関する。
【背景技術】
【０００２】
一般に、モールド樹脂により封止される樹脂封止パッケージを用いた半導体装置において、半導体素子を形成後、絶縁性保護膜を形成して、半導体素子を被覆することにより、外部雰囲気の信頼性への影響を抑えている。しかしながら、ＧａＡｓなどの化合物半導体基板上には、Ｓｉ基板と比べて密着性の高い良好な絶縁性保護膜を形成することが難しく、基板と絶縁性保護膜との界面からの水分などの浸入を抑え、長期信頼性を得ることは困難であった。
【０００３】
そこで、基板側の表面処理条件や絶縁性保護膜の形成条件を厳しく制御したり、樹脂膜で被覆するなどの手法が用いられているが、十分な密着性が得られ且つ寄生容量の発生による特性劣化を抑えることが困難であるという問題があった（例えば特許文献１参照）。
【特許文献１】特開平１０−６５０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体装置の特性を劣化させることなく、半導体素子への水分の浸入を抑え、信頼性の高い半導体装置とその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、化合物半導体基板に形成された半導体素子と、化合物半導体基板上に選択的に形成され、半導体素子を被覆する第１の絶縁性保護膜と、第１の絶縁性保護膜の周縁部を被覆する金属膜を備えることを特徴とする半導体装置が提供される。
【０００６】
また、本発明の一態様によれば、化合物半導体基板に半導体素子を形成する工程と、化合物半導体基板上に、選択的に絶縁性保護膜を形成し、半導体素子を被覆する工程と、絶縁性保護膜の周縁部に金属膜を形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００７】
本発明の一実施態様によれば、半導体装置において、その特性を劣化させることなく、半導体素子への水分の浸入を抑え、高い信頼性を得ることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施形態について、図を参照して説明する。
【０００９】
（実施形態１）
図１に本実施形態の半導体装置の断面図を示す。図に示すように、例えばＧａＡｓ基板からなる化合物半導体基板１に、活性層２、ソース電極３、ドレイン電極４、ゲート電極５を備える電界効果型トランジスタ（以下ＦＥＴと記す）素子６が形成されている。このＦＥＴ素子６を被覆するように、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、或いはこれらを組合せた多層膜により構成される絶縁性保護膜７が、ダイシング時の割れ・欠けを防ぐために、ダイシングラインにかかる領域を除く領域に選択的に形成されている。化合物半導体基板１が露出した領域と絶縁性保護膜７の境界を含む領域（絶縁性保護膜７の周縁部）には、金属膜８が形成されている。そして、さらに、これらは例えばエポキシ樹脂などのモールド樹脂９により封止されている。
【００１０】
このような半導体装置は以下のように形成される。先ず、化合物半導体基板１に、通常のパターニング、イオン注入などの手法により、活性層２を形成する。そして、例えばリフトオフ法により、所定パターンのソース電極３、ドレイン電極４、ゲート電極５を形成し、ＦＥＴ素子６が構成される。
【００１１】
次いで、通常のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などの成膜方法により、全面に絶縁性保護膜を堆積し、ＦＥＴ素子６を被覆した後、通常のパターニング方法により、ダイシングラインにかかる領域を除去することにより、絶縁性保護膜７を形成する。
【００１２】
さらに、絶縁性保護膜７の周縁部に、レジストパターンを形成し、例えばスパッタ法などによりＴｉ膜を形成し、さらにＰｔ膜を形成した後、めっき法によりＡｕ膜を形成し、リフトオフすることにより、Ｔｉ／Ｐｔ／Ａｕより構成される金属膜８を形成する。
【００１３】
そして、ＦＥＴ素子を分離した後、モールド樹脂９により封止することにより、半導体装置が形成される。
【００１４】
このようにして、ＦＥＴ素子６の周辺部の化合物半導体基板１表面が露出した部分と絶縁性保護膜７との境界を、密着性の高い金属膜８で被覆することにより、界面からの水分の浸入を抑えることができ、長期信頼性を向上させることが可能となる。
【００１５】
本実施形態において、金属膜８として、Ｔｉ／Ｐｔ／Ａｕ積層膜を用いているが、Ｔｉ膜は、化合物半導体基板１及び絶縁性保護膜７との密着性を得るために用いられている。このとき、適切な密着性を得て水分の浸入を抑えるためには、膜厚を１００ｎｍ以上とすることが好ましい。また、Ｐｔ膜は、バリアメタルとして用いられ、その膜厚は１０００〜５０００ｎｍ程度が好ましい。さらに、金属膜８の最表面に形成されるＡｕ膜は、例えばめっき法により数μｍ程度形成することにより、安定した金属膜を構成することができる。
【００１６】
そして、このような金属膜８を形成した後、例えば３００〜５００℃で３０秒〜５分間熱処理を施してもよい。熱処理により、図２に示すように、化合物半導体基板１・絶縁性保護膜７と、金属膜８との界面において合金層１０が形成されるため、より密着性を向上させることができる。このような高い密着性の得られる金属膜として、例えば、電極材として用いられるＡｕＧｅ合金や、配線、コンタクトに用いられるＷ、ＭｏやＡｌなどを用いることが可能である。
【００１７】
また、このような金属膜８として、外部と接続されるパッドメタル（図示せず）と同じ構成のものを用いて、同時に形成することも可能である。
【００１８】
さらに、図３に示すように、このような金属膜８のさらに上層に、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、或いはこれらを組合せた多層膜により構成される絶縁性保護膜１１を形成してもよい。このような絶縁性保護膜１１を形成することにより、金属膜８の劣化を抑えることが可能となる。その際、上層に形成される絶縁性保護膜１１との密着性を向上させるために、例えば金属膜８を、Ｔｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉから構成される積層膜として、上層に形成される絶縁性保護膜との界面に、Ｔｉなどの密着性の高い金属膜を形成することが好ましい。
【００１９】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様における半導体装置の構造を示す断面図。
【図２】本発明の一態様における半導体装置の構造を示す断面図。
【図３】本発明の一態様における半導体装置の構造を示す断面図。
【符号の説明】
【００２１】
１  化合物半導体基板
２  活性層
３  ソース電極
４  ドレイン電極
５  ゲート電極
６  ＦＥＴ素子
７、１１  絶縁性保護膜
８  金属膜
９  モールド樹脂
１０  合金層
【図１】
2007214358.tif 000003
【図２】
2007214358.tif 000004
【図３】
2007214358.tif 000005