(57)【要約】【課題】絶縁ゲート形パワー半導体素子の短絡故障や断線故障を精度良く検出できる絶縁ゲート形パワー半導体素子の故障検出装置を提供することである。【解決手段】短絡故障検出部１７は半導体素子１２のゲート駆動回路１３からゲートＧに流れ込むオンゲート電流または半導体素子１２のゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する。断線故障検出部１６は、少なくとも半導体素子１２のゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する。【選択図】図２
2007202238.tif 000002
【特許請求の範囲】
【請求項１】
絶縁ゲート形パワー半導体素子の短絡故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、前記絶縁ゲート形パワー半導体素子のゲート駆動回路からゲートに流れ込むオンゲート電流または前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する短絡故障検出部を備えたことを特徴とする絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項２】
絶縁ゲート形パワー半導体素子の断線故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、少なくとも前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する断線故障検出部を備えたことを特徴とする絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項３】
絶縁ゲート形パワー半導体素子の短絡故障や断線故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、前記絶縁ゲート形パワー半導体素子のゲート駆動回路からゲートに流れ込むオンゲート電流または前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する短絡故障検出部と、少なくとも前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する断線故障検出部とを備えたことを特徴とする絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項４】
前記短絡故障検出部は、前記絶縁ゲート形パワー半導体素子のオンゲート電流またはオフゲート電流が健全時の電流より大きいときに前記絶縁ゲート形パワー半導体素子の短絡故障として検出することを特徴とする請求項１または３記載の絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項５】
前記断線故障検出部は、前記オフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子の断線故障として検出することを特徴とする請求項２または３記載の絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項６】
前記断線故障検出部は、前記絶縁ゲート形パワー半導体素子のオンゲート電流が健全時の電流とほぼ同じでありオフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子のコレクタ側の断線故障として検出し、前記絶縁ゲート形パワー半導体素子のオンゲート電流及びオフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子のエミッタ側の断線故障として検出することを特徴とする請求項２または３記載の絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項７】
前記短絡故障検出部または前記断線故障検出部は、オンゲート電流またはオフゲート電流の絶対値を積分し、その積分値と予め定めた所定値との比較により、短絡故障または断線故障を検出することを特徴とする請求項１ないし７のいずれか一記載の絶縁ゲート形パワー半導体素子の故障検出装置。
【請求項８】
前記予め定めた所定値は、健全な複数個の絶縁ゲート形パワー半導体素子のオンゲート電流またはオフゲート電流の平均値、または自己の絶縁ゲート形パワー半導体素子の過去のオンゲート電流またはオフゲート電流のデータ値であることを特徴とする請求項７記載の絶縁ゲート形パワー半導体素子の故障検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート形パワー半導体素子の短絡故障や断線故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置に関する。
【背景技術】
【０００２】
一般に、電力変換器では、１個の半導体素子だけでは容量が不足する場合、複数個の半導体素子を並列接続したり直列接続したりして所定容量を得るようにしている。また、並列接続と直列接続とを組み合わせた電力変換器も採用されている。
【０００３】
このような複数個の半導体素子で構成された電力変換器においては、１個の半導体素子の故障が健全な半導体素子に悪影響を及ぼすことがあるので、半導体素子の故障は速やかに検出できることが要請されている。そして、複数個の半導体素子のいずれかが故障した場合には、安全性を確保するために電力変換器の運転を停止するようにしている。
【０００４】
電力変換器を構成する半導体素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの絶縁ゲート形パワー半導体素子が用いられる。この絶縁ゲート形パワー半導体素子の故障には短絡故障と断線故障とがある。まず、絶縁ゲート形パワー半導体素子の短絡故障については、オフ時のコレクタ−エミッタ間電圧により故障検出を行う方法が広く知られている。絶縁ゲート形パワー半導体素子に短絡故障が発生するとオフ時のコレクタ−エミッタ間電圧がほぼ０Ｖになるため、短絡していることが検出できる。また、絶縁ゲート形パワー半導体素子の短絡故障を検出するものとして、ゲート電流のピーク値の大きさで短絡故障を判定し、絶縁ゲート形パワー半導体素子の故障を速やかに検出可能としたものがある（例えば、特許文献１参照）。
【０００５】
一方、絶縁ゲート形パワー半導体素子の断線故障については、半導体素子を並列接続していない場合は、電力変換器の断線故障となるため、各々の半導体素子の断線故障を特に検出する必要はなかった。また、半導体素子を並列接続している場合には、制御異常等で検出するまで運転を継続したり、微少抵抗を直列に接続してコレクタ−エミッタ間の電流を検出することなどで電力変換器を停止させていた。
【特許文献１】特開２００２−２８１７３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、複数個の半導体素子で構成された電力変換器を構成する１個の半導体素子の故障で、電力変換器の運転を停止するようにしているので、電力変換器の稼働率が低下する。
【０００７】
そこで、予め容量の大きい半導体素子を使用し、１個の半導体素子が故障となっても残りの健全な半導体素子で容量を確保して電力変換器の停止を回避することも考えられるが、半導体素子の利用率が悪くなる。
【０００８】
例えば、３個の半導体素子を並列接続し、その３個の並列素子群を３段に直列接続して構成された電力変換器の場合、いずれかの半導体素子に断線故障が発生した場合には、その断線故障した半導体素子に並列接続された２個の半導体素子で３個分の電流を負担することになる。一方、いずれかの半導体素子に短絡故障が発生した場合には、その短絡故障した半導体素子に直列接続された残り２段の半導体素子で３段分の電圧を負担することになる。
【０００９】
なお、半導体素子の短絡故障の場合には、予め容量の大きい半導体素子を使用しても電力変換器の停止を回避することができない場合がある。すなわち、半導体素子が並列接続の場合には各々の半導体素子のオンオフ信号のタイミングを合わせるためにゲート駆動回路を共通としている場合があり、その場合、短絡故障の発生により、短絡故障が発生した半導体素子を含む並列素子群の健全な半導体素子についても、オフ時にはコレクターエミッタ間電圧が上昇せずにほぼ０Ｖとなる。オフ時の半導体素子のコレクターエミッタ間電圧がほぼ０Ｖであると、ゲート電源自給方式（ゲート駆動回路に必要な電力を別電源から受けることなく主回路自体から供給できる方式）では、健全な半導体素子のゲート電圧が確保できない。従って、健全素子がオフ状態となるので短絡故障が発生した半導体素子に電流が集中することになり、短絡故障が発生した半導体素子が熱破壊を起こす可能性がある。また、短絡故障が発生した半導体素子がある程度抵抗を持った状態で短絡故障している場合には、短絡故障が発生した半導体素子の影響で健全な半導体素子のゲート電圧が変動し、健全な半導体素子は不完全なオンオフを繰り返すことになる。この場合には、予め容量の大きい半導体素子を使用しても、さらなる素子故障に至る可能性がある。
【００１０】
一方、半導体素子の故障検出に関しては、並列接続された複数個の絶縁ゲート形パワー半導体素子のいずれかに短絡故障が発生した場合には、短絡故障が発生した絶縁ゲート形パワー半導体素子のオフ時のコレクタ−エミッタ間電圧がほぼ０Ｖになるので、いずれかの絶縁ゲート形パワー半導体素子に短絡故障が発生していることは分かるが、どの絶縁ゲート形パワー半導体素子が短絡故障しているのかを検出することができない。
【００１１】
また、特許文献１のものでは、ゲート電流のピーク値の大きさで短絡故障を判定しているので、大きなピーク値が出ない故障電流を検出することができない。例えば、短絡故障が発生した素子のオンゲート電流が健全な半導体素子と比べて、継続時間が長く電流増加量が少ない場合には、故障を検出することはできなない。
【００１２】
さらに、特許文献１のものは絶縁ゲート形パワー半導体素子の断線故障を検出する機能を有していない。一般に、絶縁ゲート形パワー半導体素子の断線故障は、半導体素子を並列接続していない場合には、主電流が遮断されるため変換器が停止となる。一方、半導体素子を並列接続している場合には、ゲートよりオン信号が出されているにも係わらす断線故障が発生した半導体素子には電流は流れず、他の健全素子にその分の電流を加えた電流が流れ、健全な半導体素子も素子故障に至る可能性があった。このため、瞬時に断線を検出し、電力変換器を停止する必要があった。しかしながら、断線故障の検出回路を設けずに、健全な半導体素子が異常を起こすまで運転したり、コレクタ−エミッタ間の電流により、断線故障を検出するなどにより電力変換器を停止させていた。
【００１３】
本発明の目的は、絶縁ゲート形パワー半導体素子の短絡故障や断線故障を精度良く検出できる絶縁ゲート形パワー半導体素子の故障検出装置を提供することである。
【課題を解決するための手段】
【００１４】
請求項１の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、絶縁ゲート形パワー半導体素子の短絡故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、前記絶縁ゲート形パワー半導体素子のゲート駆動回路からゲートに流れ込むオンゲート電流または前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する短絡故障検出部を備えたことを特徴とする。
【００１５】
請求項２の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、絶縁ゲート形パワー半導体素子の断線故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、少なくとも前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する断線故障検出部を備えたことを特徴とする。
【００１６】
請求項３の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、絶縁ゲート形パワー半導体素子の短絡故障と断線故障を検出する絶縁ゲート形パワー半導体素子の故障検出装置において、前記絶縁ゲート形パワー半導体素子のゲート駆動回路からゲートに流れ込むオンゲート電流または前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する短絡故障検出部と、少なくとも前記絶縁ゲート形パワー半導体素子のゲートよりゲート駆動回路へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する断線故障検出部とを備えたことを特徴とする。
【００１７】
請求項４の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、請求項１または３の発明において、前記短絡故障検出部は、前記絶縁ゲート形パワー半導体素子のオンゲート電流またはオフゲート電流が健全時の電流より大きいときに前記絶縁ゲート形パワー半導体素子の短絡故障として検出することを特徴とする。
【００１８】
請求項５の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、請求項２または３の発明において、前記断線故障検出部は、前記オフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子の断線故障として検出することを特徴とする。
【００１９】
請求項６の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、請求項２または３の発明において、前記断線故障検出部は、前記絶縁ゲート形パワー半導体素子のオンゲート電流が健全時の電流とほぼ同じでありオフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子のコレクタ側の断線故障として検出し、前記絶縁ゲート形パワー半導体素子のオンゲート電流及びオフゲート電流が健全時の電流より小さいときは前記絶縁ゲート形パワー半導体素子のエミッタ側の断線故障として検出することを特徴とする。
【００２０】
請求項７の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、請求項１ないし６のいずれか一の発明において、前記短絡故障検出部または前記断線故障検出部は、オンゲート電流またはオフゲート電流の絶対値を積分し、その積分値と予め定めた所定値との比較により、短絡故障または断線故障を検出することを特徴とする。
【００２１】
請求項８の発明に係わる絶縁ゲート形パワー半導体素子の故障検出装置は、請求項７の発明において、前記予め定めた所定値は、健全な複数個の絶縁ゲート形パワー半導体素子のオンゲート電流またはオフゲート電流の平均値、または自己の絶縁ゲート形パワー半導体素子の過去のオンゲート電流またはオフゲート電流のデータ値であることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、絶縁ゲート形パワー半導体素子のオンゲート電流またはオフゲート電流を健全時の電流と比較して絶縁ゲート形パワー半導体素子の短絡故障または断線故障を検出するので、簡素な回路で絶縁ゲート形パワー半導体素子の短絡故障または断線故障を精度良く検出できる。
【発明を実施するための最良の形態】
【００２３】
図１は本発明の実施の形態に係わる電力変換部の構成図である。本実施例の電力変換部は、複数個の半導体素子が並列接続して形成された並列素子群を多段に直列接続して構成されている。図１では３個の半導体素子が並列接続された並列素子群を３段に直列接続した電力変換部を示している。
【００２４】
例えば、第１段の並列素子群１１ａには３個の半導体素子１２ａ１、１２ａ２、１２ａ３が並列接続され、第２段の並列素子群１１ｂには３個の半導体素子１２ｂ１、１２ｂ２、１２ｂ３が並列接続され、第３段の並列素子群１１ｃには３個の半導体素子１２ｃ１、１２ｃ２、１２ｃ３が並列接続され、これら第１段の並列素子群１１ａ、第２段の並列素子群１１ｂ、第３段の並列素子群１１ｃが３段に直列接続されて電力変換部が構成されている。電力変換器は、この電力変換部を複数組み合わせて構成される。
【００２５】
各々の並列素子群１１ａ、１１ｂ、１１ｃには、それぞれゲート駆動回路１３ａ、１３ｂ、１３ｃが設けられている。ゲート駆動回路１３は、電力変換部を構成する各々の半導体素子１２のゲートにゲート信号を出力するものであり、それぞれ並列素子群１１の並列接続された半導体素子１２に対して共通に設けられている。例えば、ゲート駆動回路１３ａは第１段の並列素子群１１ａの並列接続された３個の半導体素子１２ａ１、１２ａ２、１２ａ３に対して共通に設けられ、３個の半導体素子１２ａ１、１２ａ２、１２ａ３のゲートにほぼ同じタイミングでゲート信号を出力する。ゲート駆動回路１３ｂ、１３ｃについても同様である。ここで、ゲート駆動回路１３を並列素子群１１の並列接続された半導体素子１２に対して共通に設けているのは、並列接続された半導体素子１２のオンオフのタイミングをほぼ同時に行えるようにするためであり、並列素子群１１を構成する各々の半導体素子１２それぞれに対し駆動回路を設け、並列接続された半導体素子１２のオンオフのタイミングをほぼ同時とするように制御することも可能である。
【００２６】
第１段のゲート駆動回路１３ａからのゲート信号は、並列接続されたゲート入力抵抗Ｒａ１、Ｒａ２、Ｒａ３にそれぞれ入力され、スイッチＳａ１、Ｓａ２、Ｓａ３を介して、第１段の並列素子群１１ａの並列接続された３個の半導体素子１２ａ１、１２ａ２、１２ａ３にゲート信号を出力する。第２段のゲート駆動回路１３ｂ及び第３のゲート駆動回路１３ｃのゲート信号についても同様に、並列接続されたゲート入力抵抗Ｒｂ１、Ｒｂ２、Ｒｂ３（Ｒｃ１、Ｒｃ２、Ｒｃ３）にそれぞれ入力され、スイッチＳｂ１、Ｓｂ２、Ｓｂ３（Ｓｃ１、Ｓｃ２、Ｓｃ３）を介して、第２段の並列素子群１１ｂ（第３段の並列素子群１１ｃ）の並列接続された３個の半導体素子１２ｂ１、１２ｂ２、１２ｂ３（１２ｃ１、１２ｃ２、１２ｃ３）にゲート信号を出力する。
【００２７】
故障検出装置１４は電力変換部を構成する個々の半導体素子１２の故障を個別に検出するものである。すなわち、第１段の並列素子群１１ａの並列接続された３個の半導体素子１２ａ１、１２ａ２、１２ａ３、第２段の並列素子群１１ｂの並列接続された３個の半導体素子１２ｂ１、１２ｂ２、１２ｂ３、第３段の並列素子群１１ｃの並列接続された３個の半導体素子１２ｃ１、１２ｃ２、１２ｃ３の各々のゲート電流Ｉｇａ１〜Ｉｇｃ１に基づいて、個々の半導体素子１２の故障を個別に検出する。そして、例えば、半導体素子１２ａ１の故障を検出したときは、故障した半導体素子１２ａ１のスイッチＳａ１をオフするように、いずれかの半導体素子１２の故障を検出したときは、故障した半導体素子１２のスイッチＳをオフする。なお、スイッチＳとしては小容量のＭＯＳＦＥＴ等が使用できる。
【００２８】
これにより、短絡故障が発生した半導体素子へのゲート電流の供給が遮断されるので、健全な半導体素子へのゲート信号発生時にゲート電源電圧の低下を防止できる。従って、健全な半導体素子に対しゲート電流の供給が可能となり、半導体素子に短絡故障が発生した場合であっても電力変換器の運転継続が可能となる。
【００２９】
さらに、短絡故障が発生した半導体素子と並列接続された健全な半導体素子のゲートにオン信号を出し続けるようにすれば、健全な半導体素子をオフすることがなくなり、短絡故障が発生した半導体素子の影響による過電圧や過電流を防止できる。
【００３０】
また、断線故障が発生した半導体素子に対してもゲート電流の供給が遮断されるので、ゲートからゲート駆動回路への回り込み電流を防止でき、断線故障が発生した半導体素子に発生する異常電圧や異常電流の発生を防止できる。従って、健全な半導体素子に対しゲート電流の供給が可能となり、半導体素子に断線故障が発生した場合であっても電力変換器の運転継続が可能となる。
【００３１】
次に、故障検出装置１４での半導体素子１２の故障検出について説明する。図２は、半導体素子１２の故障検出装置のブロック構成図である。ただし、説明のため、一つの半導体素子の故障検出について示したものである。半導体素子１２は、コレクタＣ、エミッタＥ、ゲートＧを有し、ゲートＧとエミッタＥとの間にゲート駆動回路１３からゲート電圧Ｖｇｅを印加して、オンオフ制御を行う。ゲートＧにはゲート入力抵抗Ｒｇが設けられ、このゲート入力抵抗Ｒｇを流れるゲート電流Ｉｇが故障検出装置１４の電流検出部１５で検出される。電流検出部１５はゲート入力抵抗Ｒｇの両端電圧によりゲート電流Ｉｇを検出する。なお、本実施例ではゲート電流をゲート入力抵抗の両端電圧より検出しているが、例えばゲート入力抵抗とは別にゲート電流検出用抵抗を設け、その両端電圧からゲート電流を検出するなどの別の方法を用いてもよい。
【００３２】
故障検出装置１４の電流検出部１５で検出されたゲート電流Ｉｇは、断線故障検出部１６及び短絡故障検出部１７に入力される。短絡故障検出部１７はゲート駆動回路１３からゲートＧに流れ込むオンゲート電流またはゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流を健全時の電流と比較して短絡故障を検出する。また、断線故障検出部１６は、少なくともゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流を健全時の電流と比較して断線故障を検出する。
【００３３】
図３は半導体素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）などの絶縁ゲート形パワー半導体素子である場合のオンゲート電流及びオフゲート電流の説明図である。いま、時点ｔ１で半導体素子のゲートＧとエミッタＥとの間にゲート電圧Ｖｇｅを印加したとするとオンゲート電流Ｉｇ１が流れる。オンゲート電流Ｉｇ１は、時点ｔ１〜時点ｔ２のゲート電圧Ｖｇｅの急峻な立ち上がり期間Ｔ１において比較的大きな値のオンゲート電流Ｉｇ１１となり、時点ｔ２〜時点ｔ３のゲート電圧Ｖｇｅの緩慢な立ち上がり期間Ｔ２において比較的小さな値のオンゲート電流Ｉｇ１２となる。つまり、時点ｔ１でのゲート電圧Ｖｇｅの印加によりオンゲート電流Ｉｇ１１が流れて、半導体素子はオンを開始し時点ｔ３でオン状態となる。
【００３４】
そして、時点ｔ４でゲート電圧Ｖｇｅを低下させたとするとオフゲート電流Ｉｇ２が流れる。オフゲート電流Ｉｇ２は、ゲート電圧Ｖｇｅの立ち下がりにより時点ｔ４〜時点ｔ５の期間Ｔ５において比較的大きな値のオフゲート電流Ｉｇ２１となり、時点ｔ５〜時点ｔ６のゲート電圧Ｖｇｅの急峻な立ち下がり期間Ｔ４において比較的小さな値のオフゲート電流Ｉｇ２２となる。つまり、時点ｔ４でゲート電圧Ｖｇｅを低下によりオフゲート電流Ｉｇ２１が流れて、半導体素子はオフを開始し時点ｔ６でオフ状態となる。
【００３５】
図４は半導体素子が健全時のオンゲート電流及びオフゲート電流の説明図であり、図４（ａ）はオンゲート電流Ｉｇ１１、Ｉｇ１２の説明図、図４（ｂ）はオフゲート電流Ｉｇ２１、Ｉｇ２２の説明図である。半導体素子が健全であるときは、ゲート電圧Ｖｇｅを印加すると、所定範囲内の大きさの図３に示した特性のオンゲート電流Ｉｇ１１、Ｉｇ１２が流れ、ゲート電圧Ｖｇｅを低下させると所定範囲内の大きさの図３に示した特性のオフゲート電流Ｉｇ２１、Ｉｇ２２が流れる。
【００３６】
この半導体素子の健全時のオンゲート電流Ｉｇ１及びオフゲート電流Ｉｇ２は所定値として予め故障検出装置１４に記憶される。この予め定めた所定値は、例えば、オンゲート電流Ｉｇ１やオフゲート電流Ｉｇ２の絶対値を積分して、その積分値をオンゲート電流Ｉｇ１やオフゲート電流Ｉｇ２の値とする。この場合、健全な複数個の半導体素子のオンゲート電流またはオフゲート電流の平均値を採用することも可能である。また、故障検出対象となる自己の半導体素子の過去のオンゲート電流またはオフゲート電流のデータ値を用いることも可能である。さらに、所定値に安全率を見込むことも可能である。
【００３７】
そして、故障検出装置１４では、オンゲート電流Ｉｇ１またはオフゲート電流Ｉｇ２の絶対値を積分し、その積分値と予め定めた所定値との比較により、短絡故障や断線故障を検出することになる。
【００３８】
次に、短絡故障検出部１７での短絡故障の検出方法について説明する。図５は絶縁ゲート形パワー半導体素子が短絡故障時であるときのオンゲート電流及びオフゲート電流の説明図であり、図５（ａ）はオンゲート電流Ｉｇ１１、Ｉｇ１２の説明図、図５（ｂ）はオフゲート電流Ｉｇ２１、Ｉｇ２２の説明図である。
【００３９】
絶縁ゲート形パワー半導体素子の短絡故障は、コレクタＣとエミッタＥとの間が短絡している状態であるので、図５（ａ）に示すように絶縁ゲート形パワー半導体素子のオンゲート電流Ｉｇ１１、Ｉｇ１２は健全時のオンゲート電流Ｉｇ１１、Ｉｇ１２より大きくなる。同様に、絶縁ゲート形パワー半導体素子のオフゲート電流Ｉｇ２１、Ｉｇ２２も、図５（ｂ）に示すように健全時のオフゲート電流Ｉｇ２１、Ｉｇ２２より大きくなる。
【００４０】
表１は半導体素子が短絡故障時のゲート電流のこの特性を示す表である。すなわち、短絡故障時と健全時とのオンゲート電流Ｉｇ１１、Ｉｇ１２、オフゲート電流Ｉｇ２１、Ｉｇ２２の比及び検出の可否を示す。
【表１】
2007202238.tif 000003
【００４１】
短絡故障検出部１７は、この短絡故障時の状態を検出する。すなわち、絶縁ゲート形パワー半導体素子のオンゲート電流Ｉｇ１またはオフゲート電流Ｉｇ２が健全時の電流より大きいときに絶縁ゲート形パワー半導体素子の短絡故障として検出する。この場合、短絡故障検出の精度を向上させるために、判定回数を設定し同じ現象が複数回続いたときに短絡故障として判定するようにしても良い。また、オンゲート電流Ｉｇ１及びオフゲート電流Ｉｇ２の双方が健全時の電流より大きいときに絶縁ゲート形パワー半導体素子の短絡故障として検出するようにしてもよい。
【００４２】
次に、断線故障検出部１６での断線故障の検出方法について説明する。図６は絶縁ゲート形パワー半導体素子のコレクタ側の断線故障時であるときのオンゲート電流及びオフゲート電流の説明図であり、図６（ａ）はオンゲート電流Ｉｇ１１、Ｉｇ１２の説明図、図６（ｂ）はオフゲート電流Ｉｇ２１、Ｉｇ２２の説明図である。
【００４３】
図６（ａ）に示すように、絶縁ゲート形パワー半導体素子のコレクタ側のＦ１点で断線故障しているとすると、コレクタＣとエミッタＥとの間は断線状態となるが、ゲートＧとエミッタＥとの間は健全状態とほぼ同じ状態である。従って、ゲートＧとエミッタＥとの間にゲート電圧Ｖｇｅが印加されると、健全時と同様なオンゲート電流Ｉｇ１１、Ｉｇ１２が流れる。
【００４４】
一方、オフゲート電流Ｉｇ２１、Ｉｇ２２は、図６（ｂ）に示すように、健全時のオフゲート電流Ｉｇ２１、Ｉｇ２２より小さくなる。これは、健全時においては、絶縁ゲート形パワー半導体素子が導通しているときにコレクタＣとエミッタＥとの間に蓄積された電荷がオフゲート電流Ｉｇ２１、Ｉｇ２２に重畳されて流れるが、コレクタ側のＦ１点で断線故障している場合においては、コレクタＣとエミッタＥとの間に電荷は蓄積されないので、オフゲート電流Ｉｇ２１、Ｉｇ２２に重畳される電荷がないからである。
【００４５】
表２は半導体素子がコレクタ側で断線故障した場合のゲート電流の特性を示す表である。すなわち、コレクタ側での断線故障時と健全時とのオンゲート電流Ｉｇ１１、Ｉｇ１２、オフゲート電流Ｉｇ２１、Ｉｇ２２の比及び検出の可否を示す。
【表２】
2007202238.tif 000004
【００４６】
断線故障検出部１６は、このコレクタ側の断線故障時の状態を検出する。すなわち、絶縁ゲート形パワー半導体素子のオンゲート電流Ｉｇ１（Ｉｇ１１、Ｉｇ１２）が健全時の電流とほぼ同じであり、かつ、オフゲート電流Ｉｇ２（Ｉｇ２１、Ｉｇ２２）が健全時の電流より小さいときは絶縁ゲート形パワー半導体素子のコレクタ側の断線故障として検出する。
【００４７】
図７は絶縁ゲート形パワー半導体素子のエミッタ側の断線故障時であるときのオンゲート電流及びオフゲート電流の説明図であり、図７（ａ）はオンゲート電流Ｉｇ１１、Ｉｇ１２の説明図、図７（ｂ）はオフゲート電流Ｉｇ２１、Ｉｇ２２の説明図である。
【００４８】
図７（ａ）に示すように、絶縁ゲート形パワー半導体素子のエミッタ側のＦ２点で断線故障しているとすると、コレクタＣとエミッタＥとの間は断線状態となり、ゲートＧとエミッタＥとの間も断線状態となる。従って、ゲートＧとエミッタＥとの間にゲート電圧Ｖｇｅが印加されても、オンゲート電流Ｉｇ１１、Ｉｇ１２はほとんど流れない。完全に断線している場合にはオンゲート電流Ｉｇ１１、Ｉｇ１２は零である。オフゲート電流Ｉｇ２１、Ｉｇ２２も同様に、図７（ｂ）に示すように、ほとんど流れなくなる。
【００４９】
表３は半導体素子がエミッタ側で断線故障した場合のゲート電流の特性を示す表である。すなわち、エミッタ側での断線故障時と健全時とのオンゲート電流Ｉｇ１１、Ｉｇ１２、オフゲート電流Ｉｇ２１、Ｉｇ２２の比及び検出の可否を示す。
【表３】
2007202238.tif 000005
【００５０】
断線故障検出部１６は、このエミッタ側の断線故障時の状態を検出する。すなわち、半導体素子のオンゲート電流Ｉｇ１（Ｉｇ１１、Ｉｇ１２）及びオフゲート電流Ｉｇ２（Ｉｇ２１、Ｉｇ２２）が健全時の電流より小さいときは半導体素子のエミッタ側の断線故障として検出する。
【００５１】
このように、断線故障検出部１６は、ゲート駆動回路１３よりゲートＧへ流れ込むオンゲート電流は変化しないが、ゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流が減少することを検出したときは、コレクタ側の断線故障であると判断し、ゲート駆動回路１３よりゲートＧへ流れ込むオンゲート電流が減少し、ゲートＧよりゲート駆動回路１３へ流れ込むオフゲート電流がほぼ零になったことを検出したときは、エミッタ側の断線故障であると判断する。
【００５２】
また、コレクタ側の断線故障か、エミッタ側の断線故障化の識別が必要ないときは、オフゲート電流が健全時の電流より小さいときは絶縁ゲート形パワー半導体素子の断線故障として検出することも可能である。
【００５３】
本発明の実施の形態によれば、絶縁ゲート形パワー半導体素子の主回路（コレクタ−エミッタ間）の電流を検出することなく、ゲートＧに流れるゲート電流を健全時の電流と比較して短絡故障や断線故障を検出できる。また、絶縁ゲート形パワー半導体素子の短絡故障だけでなく断線故障も検出でき、しかも断線故障の場合はコレクタ側の断線故障かエミッタ側の断線故障かも判断できるので、絶縁ゲート形パワー半導体素子の故障検出の信頼性を向上できる。
【００５４】
また、故障検出装置１４は故障の半導体素子を検出すると、当該故障素子のスイッチをオフにして、故障の半導体素子をゲート駆動回路から切り離す。ゲート電源自給方式の場合、半導体素子に短絡故障が発生するとゲート電源電圧の低下を招くが、短絡故障の半導体素子をゲート駆動回路から切り離すのでゲート電源電圧の低下を防止できる。従って、健全な半導体素子が不完全なオンオフを繰り返すことによる素子故障を回避できる。また、ゲート電源を確保できることにより、健全な半導体素子は通常のオンオフができ、短絡故障の半導体素子に集中して流れる電流防止により運転継続が可能となる。また、断線故障の半導体素子に対しては不要なゲートへのゲート電流流入を防止できる。すなわち、半導体素子を並列接続した場合の短絡故障や断線故障を検出し、その故障半導体素子をゲート駆動回路から切り離して継続運転継続することが可能となるので、電力変換器の信頼性を向上できる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態に係わる電力変換部の構成図。
【図２】本発明の実施の形態に係わる半導体素子の故障検出装置のブロック構成図。
【図３】絶縁ゲート形パワー半導体素子のオンゲート電流及びオフゲート電流の説明図。
【図４】絶縁ゲート形パワー半導体素子が健全時のオンゲート電流及びオフゲート電流の説明図。
【図５】絶縁ゲート形パワー半導体素子が短絡故障時であるときのオンゲート電流及びオフゲート電流の説明図。
【図６】絶縁ゲート形パワー半導体素子のコレクタ側の断線故障時であるときのオンゲート電流及びオフゲート電流の説明図。
【図７】絶縁ゲート形パワー半導体素子のエミッタ側の断線故障時であるときのオンゲート電流及びオフゲート電流の説明図。
【符号の説明】
【００５６】
１１…並列素子群、１２…半導体素子、１３…ゲート駆動回路、１４…故障検出装置、１５…電流検出部、１６…断線故障検出部、１７…短絡故障検出部
【図１】
2007202238.tif 000006
【図２】
2007202238.tif 000007
【図３】
2007202238.tif 000008
【図４】
2007202238.tif 000009
【図５】
2007202238.tif 000010
【図６】
2007202238.tif 000011
【図７】
2007202238.tif 000012