(57)【要約】【課題】チップスタック構造のマルチチップパッケージにおいて、両半導体チップを搭載する際に、両半導体チップ間に異物を噛み込んだ場合でも、下側の半導体チップへのダメージを極力防止する。【解決手段】チップ搭載部１０の上に、ダイマウント材３０を介して２個の半導体チップ２０、４０が積層搭載され、両半導体チップ２０、４０には、ボンディングワイヤ６０が接続されており、下段チップ２０におけるダイマウント材３０と接する面には、上段チップ４０に対してボンディングワイヤ６０を接続するときの温度における弾性率が１００ＭＰａ以上である保護膜２１が設けられており、この保護膜２１は２層２１ａ、２１ｂが積層されてなるものであり、保護膜２１とダイマウント材３０との合計厚さ（ｔ１＋ｔ２＋ｔ３）が２０μｍ以上である。【選択図】図１
2007214306.tif 000002
【特許請求の範囲】
【請求項１】
チップ搭載部（１０）の上に第１の半導体チップ（２０）が搭載され、前記第１の半導体チップ（２０）の上にダイマウント材（３０）を介して第２の半導体チップ（４０）が搭載されており、
前記第１および第２の半導体チップ（２０、４０）には、ボンディングワイヤ（６０）が接続されており、
前記第１の半導体チップ（２０）における前記ダイマウント材（３０）と接する面には、前記第２の半導体チップ（４０）に対して前記ボンディングワイヤ（６０）を接続するときの温度における弾性率が１００ＭＰａ以上である保護膜（２１）が設けられている半導体装置において、
前記保護膜（２１）は、複数の層（２１ａ、２１ｂ）が積層されてなるものであり、
前記保護膜（２１）と前記ダイマウント材（３０）との合計厚さ（ｔ１〜ｔ３）が、２０μｍ以上であることを特徴とする半導体装置。
【請求項２】
前記保護膜（２１）と前記ダイマウント材（３０）との合計厚さ（ｔ１〜ｔ３）が、４０μｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記保護膜（２１）は、少なくとも前記第２の半導体チップ（４０）の直下に位置することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
第２の半導体チップ（４０）は、平面四角形であってその短辺の長さが２ｍｍ以下のものであることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記第１の半導体チップ（２０）における前記ダイマウント材（３０）と接する面のうちの周辺部には、前記ボンディングワイヤ（６０）と接続されるパッド（２０ａ）が設けられており、
前記第１の半導体チップ（２０）における前記ダイマウント材（３０）と接する面の端部から前記パッド（２０ａ）に渡る領域では、前記保護膜（２１）が除去されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの半導体チップをダイマウント材を介して重ね合わせるとともに、両半導体チップにワイヤボンディングを行うようにした半導体装置、いわゆるチップスタック構造のマルチチップパッケージに関する。
【背景技術】
【０００２】
従来より、チップスタック構造のマルチチップパッケージとしては、チップ搭載部の上に第１の半導体チップを搭載し、その上にダイマウント材を介して第２の半導体チップを搭載し、これら第１および第２の半導体チップにボンディングワイヤを接続してなるものが提案されている（たとえば、特許文献１参照）。
【０００３】
また、このようなマルチチップパッケージにおいては、下側の第１の半導体チップにおけるダイマウント材と接する面には、当該面を保護するなどの目的でポリイミド系の樹脂よりなる保護膜が設けられている。
【０００４】
この種のマルチチップパッケージは、チップ搭載部上に両半導体チップをダイマウント材を介して配設した後、各半導体チップにワイヤボンディングを行うことにより形成される。また、上記の保護膜は、上側の第２の半導体チップに対してボンディングワイヤを接続するときの温度（たとえば、１８０℃〜２３０℃程度）における弾性率が１００ＭＰａ以上のものである。
【特許文献１】特開平６−３７２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、このようなチップスタック構造のマルチチップパッケージにおいては、下段の第１の半導体チップの上にダイマウント材を介して第２の半導体チップを搭載する工程、すなわちダイマウント工程において、次のような問題が生じる。
【０００６】
ダイマウント材は、組み付けにおける生産性の効率と、それ自身の厚さの安定性の確保とに対する優位性から、一般に、フィルムタイプの材料が使用される。具体的に、このようなフィルムとしては、たとえば、熱可塑性樹脂よりなるフィルム、より具体的には、ポリイミド系樹脂にエポキシ系樹脂を少量添加してなるフィルムなどが採用される。
【０００７】
そして、ダイマウント工程では、ダイマウント材を、第２の半導体チップとなるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで、ダイマウント材付の第２の半導体チップを形成し、その第２の半導体チップを、上記の１００〜２００℃と同程度の温度で加熱しながら、第１の半導体チップの上にマウントする。
【０００８】
そのため、このダイマウント工程においては、各半導体チップから生じるＳｉくず等の工程内の異物や、ダイマウント材に含まれるセラミックのフィラーあるいはガラス繊維、金属などの異物が、両半導体チップの間に介在した場合、下段の第１の半導体チップにダメージを与えて特性不良に至るという問題がある。
【０００９】
このような異物に対する対策としては、異物除去の工程を加えたり、外観検査を強化したりすることが考えられるが、これらによる加工費や設備費のコストアップが問題となる。また、異物は、工程管理にてゼロに抑えることが難しいため、不良をゼロにすることは困難である。
【００１０】
また、異物による下段の第１の半導体チップのダメージを回避するために、ダイマウント材を厚くして、ダイマウント工程時に、両半導体チップ間に噛み込んだ異物をダイマウント材側に吸収させることも考えられる。
【００１１】
しかし、一般的なダイマウント材は、上述したように、ダイマウント工程にて２度の加熱が必要なため、熱可塑性樹脂を主成分とする複合材料からなっており、ウェハに貼り付けた後のウェハの反りを抑制するために、低温で貼り付けが可能なようにガラス転移温度が６０〜２００℃と低い。
【００１２】
そのため、この一般的なダイマウント材は、上側の第２の半導体チップに対してボンディングワイヤを接続するときの温度（たとえば、１８０℃〜２３０℃程度）では弾性率が０．１〜２ＭＰａ程度と低い。
【００１３】
そこで、このようなダイマウント材を厚くするという対策を採用した場合には、ワイヤボンディング時におけるダイマウント材の低弾性により、当該ワイヤボンディングの接合品質を得にくいという問題が発生する。
【００１４】
このワイヤボンディング性を確保する対策として、ダイマウント材のワイヤボンディング時の弾性率を大きくすることも考えられるが、この場合は、ウェハにダイマウント材を貼り付けた後のウェハの反りが大きくなるため、後工程でウェハ割れ等の不具合が発生するという問題が生じやすい。
【００１５】
本発明は、上記問題に鑑みてなされたものであり、チップスタック構造のマルチチップパッケージにおいて、両半導体チップを搭載する際に、両半導体チップ間に異物を噛み込んだ場合でも、下側の半導体チップへのダメージを極力防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明者は、この種のチップスタック構造のマルチチップパッケージにおいては、下側の第１の半導体チップの上面、すなわちダイマウント材と接する面に保護膜が設けられていることに着目した。
【００１７】
そして、保護膜とその上に位置するダイマウント材との間に、異物が噛み込まれることから、両半導体チップ間に噛み込まれた異物を、これら保護膜とダイマウント材との変形により吸収すればよいのではないかと考え、ＦＥＭ（有限要素法）解析を行った。
【００１８】
その結果、図２に示されるように、第１の半導体チップ２０側の保護膜２１と第２の半導体チップ４０側のダイマウント材３０との間に噛み込まれた異物Ｋは、ダイマウント工程において、これら保護膜２１およびダイマウント材３０の変形により、吸収されることがわかった。
【００１９】
そこで、保護膜２１とダイマウント材３０との合計厚さを、異物Ｋのサイズ以上にすれば、この図２に示されるような異物吸収のメカニズムにより、特にダイマウント材を厚くすることなく、異物による下側の半導体チップへのダメージを防止できると考え、この種のパッケージの製造工程において、ダイマウント工程のときに存在する異物のサイズを調査した。
【００２０】
図３は、本発明者が調査した、この種のパッケージのダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。ここで、異物は、ダイシングしたチップの切断面や治具等から生じるＳｉくずや金属くずであり、異物径（単位：μｍ）は異物における最大寸法部の長さである。また、発生頻度はＮ数（単位：個）である。
【００２１】
この図３から、発生頻度を考慮した場合、保護膜とダイマウント材との合計厚さを２０μｍ以上とすれば、ダイマウント工程にて存在する異物が、保護膜とダイマウント材との間に噛み込まれたとしても、実用レベルで不良が発生しない程度に吸収できることがわかった。
【００２２】
また、保護膜とダイマウント材との合計厚さを２０μｍ以上と厚くするためには、保護膜を従来よりも厚くする必要が生じるが、従来の保護膜は、単層での厚さはせいぜい１０μｍが上限であるため、本発明者は保護膜を複数層とすることを考えた。
【００２３】
なお、保護膜は従来よりも厚膜化しても、上述したように、第２の半導体チップに対してボンディングワイヤを接続するときの温度における弾性率が１００ＭＰａ以上であるため、第２の半導体チップに対するワイヤボンディング性は十分に確保される。
【００２４】
本発明は、上記した本発明者の行った検討結果に基づいて創出されたものであり、保護膜（２１）を、複数の層が積層されてなるものとし、保護膜（２１）とダイマウント材（３０）との合計厚さ（ｔ１〜ｔ３）を、２０μｍ以上としたことを特徴とする。
【００２５】
それによれば、両半導体チップ（２０、４０）を搭載するダイマウント工程の際に、当該工程に存在する異物を両半導体チップ（２０、４０）間に噛み込んだ場合でも、下側の半導体チップ（２０）へのダメージを極力防止することができる。
【００２６】
ここで、上記図３に基づけば、異物径の６σをとったときの上限は４０μｍであり、保護膜（２１）とダイマウント材（３０）との合計厚さ（ｔ１〜ｔ３）を４０μｍ以上とすれば、より効果的である。
【００２７】
また、保護膜（２１）は、少なくとも第２の半導体チップ（４０）の直下に位置することで、上記効果が発揮される。
【００２８】
また、上記構成において、第２の半導体チップ（４０）を、短辺の長さが２ｍｍ以下である平面四角形のように比較的ワイヤボンディングを行いにくい小さなサイズとした場合でも、上記同様の効果が得られる。
【００２９】
また、上記構成においては、第１の半導体チップ（２０）におけるダイマウント材（３０）と接する面のうちの周辺部に、ボンディングワイヤ（６０）と接続されるパッド（２０ａ）が設けられている場合、第１の半導体チップ（２０）におけるダイマウント材（３０）と接する面の端部からパッド（２０ａ）に渡る領域で、保護膜（２１）が除去されている構成としてもよい。
【００３０】
それによれば、第１の半導体チップ（２０）をダイシングするとき、そのスクライブ領域に保護膜（２１）が存在せずに切断しやすくなり、また、保護膜（２１）に阻害されずに、パッド（２０ａ）にワイヤボンディングすることが可能になる。
【００３１】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００３３】
図１（ａ）は、本発明の実施形態に係るチップスタック構造のマルチチップパッケージとしての半導体装置１００の概略断面図、（ｂ）は（ａ）中の両半導体チップ２０、４０のダイマウント材３０による接続部の拡大図である。
【００３４】
本実施形態の半導体装置１００は、大きくは、チップ搭載部１０の上に第１の半導体チップ２０が搭載され、第１の半導体チップ２０の上にダイマウント材３０を介して第２の半導体チップ４０が搭載されており、第１および第２の半導体チップ２０、４０とリード部材５０とがボンディングワイヤ６０により接続されており、第１の半導体チップ１０におけるダイマウント材３０と接する面には、保護膜２１が設けられており、これらがモールド樹脂７０にて封止されたものである。
【００３５】
第１の半導体チップとしての下段チップ２０および第２の半導体チップとしての上段チップ４０は、平面四角形の板状のものであり、本例では矩形板状をなす。これら各チップ２０、４０は、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したＩＣチップとして構成されている。
【００３６】
より具体的には、下段チップ２０は比較的面積が大きく且つ発熱量が小さいものであり、上段チップ４０は比較的面積が小さく発熱量が大きいものである。たとえば、互いに相似形状をなす両半導体チップ２０、４０において、比較的サイズの大きな下段チップ２０の一辺の長さは、比較的サイズの小さな上段チップ４０の一辺の長さの１．５倍程度である。
【００３７】
また、上段チップ４０としては、短辺の長さを２ｍｍ以下とする平面四角形のような比較的ワイヤボンディングのしにくい小さなサイズであってもよい。
【００３８】
両チップ２０、４０がこのようなチップサイズおよび発熱量の大小関係にある場合においては、たとえば、下段チップ２０は、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものであり、上段チップ４０は、発熱量が大きいパワーＭＯＳ素子や電源ＩＣ、アナログドライバーＩＣなどが形成されたものが採用できる。
【００３９】
これら両チップ２０、４０を搭載するチップ搭載部１０は、リードフレームのアイランドであり、また、両チップ２０、４０とボンディングワイヤ６０を介して接続されているリード部材５０は、リードフレームのリード部からなるものである。
【００４０】
このようなリードフレームとしては、Ｃｕや４２アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランドとしてのチップ搭載部１０およびリード部材５０を有するパターンに形成し、モールド樹脂７０による封止後に、カットやフォーミングされる一般的なものを採用できる。
【００４１】
また、各チップ２０、４０とリード部材５０とを電気的に接続するボンディングワイヤ６０は、ＡｕやＡｌなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。
【００４２】
また、図１（ａ）に示されるように、ボンディングワイヤ６０は、各チップ２０、４０に対して、当該チップ２０、４０の上面すなわちチップ搭載部１０とは反対側の面にて当該面の周辺部に接続されている。
【００４３】
そして、チップ搭載部１０の上に、下段チップ２０は搭載され、接着剤１１を介して固定されている。また、この下段チップ２０の上にダイマウント材３０を介して上段チップ４０が搭載され固定されている。
【００４４】
このダイマウント材３０は、通常の半導体チップのダイマウントに用いられる部材であり、たとえば、ポリイミド系樹脂に少量のエポキシ系樹脂を添加した複合樹脂からなるフィルムなどである。
【００４５】
そして、下段チップ２０における上面すなわちダイマウント材３０と接する面には、下段チップ２０の上面の保護やダイマウント材３０との密着性の確保などの目的で、保護膜２１が設けられている。
【００４６】
この保護膜２１は、従来の保護膜と同様に、上段チップ４０に対してボンディングワイヤ６０を接続するときの温度における弾性率が１００ＭＰａ以上であるものであるが、本実施形態では、図１（ｂ）に示されるように、従来のような単層ではなく、複数の層２１ａ、２１ｂが積層されてなるものとしている。
【００４７】
このような保護膜２１は、上記弾性率を有する熱硬化性樹脂などから構成できる。本例では、保護膜２１は、下段チップ２０側から、ポリイミドよりなる厚さｔ１が１０μｍの第１層２１ａ、同じくポリイミドよりなる厚さｔ２が１０μｍの第２層２１ｂの２層が積層されたものである。
【００４８】
また、この保護膜２１は、下段チップ２０の上面において少なくとも上段チップ４０の直下に位置するものである。言い換えれば、保護膜２１は、下段チップ２０の上面の全域に設けられていてもよいが、当該下段チップ２０の上面において上段チップ４０を投影した領域のみに、設けられていてもよい。
【００４９】
本例では、上段チップ４０のマウント時の位置精度を考慮して、保護膜２１は、上段チップ４０を投影した領域よりもややはみ出して広めに設けてある。それにより、上段チップ４０の直下に必ず保護膜２１が存在するようにしている。
【００５０】
そして、本実施形態では、この保護膜２１とダイマウント材３０との合計厚さ（ｔ１＋ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上としている。本例では、ダイマウント材３０の厚さｔ３を２５μｍとすることにより、保護膜２１とダイマウント材３０との合計厚さ（ｔ１＋ｔ２＋ｔ３）を、４５μｍとしている。
【００５１】
また、図１に示されるように、本半導体装置１００においては、チップ搭載部１０、積層された両チップ２０、４０、リード部材５０、さらにはボンディングワイヤ６０が、モールド樹脂７０により封止されている。
【００５２】
このモールド樹脂７０は、エポキシ系樹脂などの半導体装置分野において通常用いられるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。
【００５３】
なお、リード部材５０のうち、モールド樹脂７０内の部位であるインナーリードにおいてボンディングワイヤ６０との接続がなされており、それとは反対側の端部がアウターリードとしてモールド樹脂７０から突出している。
【００５４】
そして、本半導体装置１００は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置１００は、マルチチップ構造を有するＱＦＰ（クワッドフラットパッケージ）として構成されている。
【００５５】
かかる半導体装置１００は、次のようにして製造することができる。まず、チップ搭載部１０、リード部材５０がパターニングされたリードフレームを用意する。
【００５６】
次に、チップ搭載部１０の上に接着剤１１を介して下段チップ２０を搭載し、リード部材５０と下段チップ２０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。
【００５７】
続いて、下段チップ２０の上に、ダイマウント材３０付きの上段チップ４０を重ね合わせて、１００〜２００℃程度に加熱し、貼り付ける。このダイマウント材３０付きの上段チップ４０は、上述したように、ダイマウント材３０を、上段チップ４０となるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで形成できる。
【００５８】
こうして両チップ２０、４０のダイマウント材３０を介した貼り付けが終了した後、上段チップ４０とリード部材５０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。
【００５９】
なお、両チップ２０、４０へのワイヤボンディングは、上記したように別々に行わなくてもよく、両チップ２０、４０をダイマウント工程にて積層した後に、まとめて行ってもよい。
【００６０】
その後、これらリードフレーム、各チップ２０、４０およびボンディングワイヤ６０が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂７０による封止を行う。こうして、上記図１に示される本実施形態の半導体装置１００ができあがる。
【００６１】
ところで、本実施形態では、保護膜２１を複数層２１ａ、２１ｂにて構成することにより、この保護膜２１とダイマウント材３０との合計厚さ（ｔ１＋ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上と厚くしている。
【００６２】
それにより、本実施形態では、上記図２（ａ）に示されるように、上記製造方法のダイマウント工程において、当該工程中に存在する異物Ｋが、保護膜２１とダイマウント材３０との間に噛み込まれたとしても、図２（ｂ）に示されるように、保護膜２１およびダイマウント材３０の変形により、吸収される。
【００６３】
たとえば、ダイマウント工程の加熱温度は１００〜２００℃程度であるが、この程度の温度において、Ｓｉや金属などからなる異物Ｋの弾性率は１０5ＭＰａ以上と大きいのに対して、保護膜２１の弾性率は１０3ＭＰａ程度、ダイマウント材３０の弾性率は０．１ＭＰａ程度と小さい。
【００６４】
そのため、ダイマウント工程において、異物Ｋは、まず比較的軟らかいダイマウント材３０を変形させ、次に、保護膜２１を変形させる。また、上記図３に示したように、本発明者の調査によれば、この種のパッケージのダイマウント工程にて一般的に発生する異物Ｋの径は、発生頻度を鑑みて、最大で２０μｍ程度である。
【００６５】
そして、本実施形態では、保護膜２１とダイマウント材３０との合計厚さを２０μｍ以上としているため、異物Ｋは変形した保護膜２１およびダイマウント材３０に吸収され、異物Ｋが下段チップ２０に接触するのを回避でき、下段チップ２０の変形を防止することができる。
【００６６】
つまり、本実施形態によれば、異物Ｋを両チップ２０、４０間に噛み込んだ場合でも、実用レベルで不良が発生しない程度に吸収できるため、下段チップ２０へのダメージを極力防止することができる。
【００６７】
また、上記図３に示される結果を参照して既述したように、保護膜２１とダイマウント材３０との合計厚さを４０μｍ以上と、さらに厚くすれば、より確実に異物Ｋの吸収を行うことができる。
【００６８】
また、本実施形態では、保護膜２１を複数層２１ａ、２１ｂとしての従来よりも厚膜化しているが、上述したように、上段チップ４０に対してワイヤボンディングを行うときの温度における保護膜２１の弾性率が、１００ＭＰａ以上であるため、上段チップ４０に対するワイヤボンディング性は十分に確保される。
【００６９】
ここで、本実施形態では、従来材料では、保護膜２１を１０μｍよりも厚膜化することが困難であることから複数層２１ａ、２１ｂ、本例では２層２１ａ、２１ｂとしている。この２層の保護膜２１の形成方法の一例を示しておく。
【００７０】
図４は、下段チップ２０を構成するシリコンウェハ２００の上にチップ単位毎に２層２１ａ、２１ｂの保護膜２１を形成した状態を示す概略断面図であり、図５は、このような保護膜２１が形成されたシリコンウェハ２００を形成するための保護膜形成工程を示す工程図である。
【００７１】
図４に示されるシリコンウェハ２００において、ウェハのフォト工程を用いて保護膜２１の両層２１ａ、２１ｂを形成する例を示す。両層２１ａ、２１ｂ材質は半導体装置で一般的に使用される非感光性ポリイミドである。
【００７２】
保護膜形成において、まず、図５（ａ）に示されるように、第１層２１ａを通常のフォト工程を用いて形成する。ここで、この第１層２１ａは、ダイシングラインＤＬすなわちスクライブの中心ＤＬから例えば２００μｍ以上離すとともに、ボンディングワイヤ６０が接続されるパッド２０ａから例えば１００μｍ以上離した位置に形成する。
【００７３】
つまり、図５（ａ）において、第１層２１ａの端部とスクライブの中心ＤＬとの距離Ｗ１を２００μｍ以上、第１層２１ａの端部とパッド２０ａとの距離Ｗ２を１００μｍ以上とする。
【００７４】
次に、図５（ｂ）に示されるように、第２層２１ｂとレジストＲとを塗布する。その後に、図５（ｃ）に示されるように、マスクＭを用いて露光させ、図５（ｄ）に示されるように、第２層２１ｂおよびレジストＲのうちスクライブエリア、パッド２０ａを含むチップ外周部の不要な部分をエッチングして除去する。
【００７５】
例えば、第２層２１ｂを第１層２１ａよりも厚くした場合、第２層２１ｂのうちスクライブエリア、パッド２０ａを含むチップ外周部は、エッチング除去しにくくなるが、上記図５（ａ）に示したようにすれば、除去する面積が広くなり、除去が容易になる
最後に、第２層２１ｂの上のレジストＲを剥離した後に、キュアをすることで、図５（ｅ）および上記図４に示されるように、２層２１ａ、２１ｂよりなる保護膜２１が形成される。
【００７６】
そして、この図４、図５（ｅ）に示されるシリコンウェハ２００をダイシングラインＤＬに沿って切断され、個片化された下段チップ２０となる。こうして、本実施形態の保護膜２１が形成された下段チップ２０ができあがる。
【００７７】
また、この図４、図５（ｅ）に示されるシリコンウェハ２００を個片化してできあがる下段チップ２０においては、その上面すなわちダイマウント材３０と接する面のうちの周辺部にワイヤボンディング用のパッド２０ａが設けられている。そして、下段チップ２０の上面の端部からパッド２０ａに渡る領域で、保護膜２１が除去されている構成となっている。
【００７８】
それによれば、下段チップ２０をダイシングするとき、そのスクライブ領域に保護膜２１が存在せずに切断しやすくなり、また、保護膜２１に阻害されずに、パッド２０ａにワイヤボンディングすることが可能になる。
【００７９】
さらに、保護膜２１の第１層２１ａと第２層２１ｂは同じ位置でもよいが、比較的薄いウェハ（例えば、厚さ１５０μｍ以下）のように、保護膜２１の収縮によるウェハの反りを抑制する必要がある場合には、第２層２１ｂの面積をおよそ上段チップ４０のサイズ程度に小さくすることが有効である。
【００８０】
また、本実施形態の２層２１ａ、２１ｂの保護膜２１は、上記したように２層ともフォト工程で形成してもよいが、第１層２１ａと第２層２１ｂとで形成方法が異なっていてもよい。
【００８１】
例えば、第１層２１ａをフォト工程で形成し、第２層２１ｂは、保護膜２１よりも軟らかい材質の印刷マスクを用いたスプレー印刷や、インクジェット、ディスペンス塗布や、スタンプによる転写印刷など、他の方法で形成してもよい。
【００８２】
（他の実施形態）
なお、上記実施形態では、保護膜２１は、同じポリイミドよりなる同じ厚さの２層２１ａ、２１ｂよりなるものであったが、これら２層２１ａ、２１ｂ同士で、異なる厚さとしたり、異なる種類の樹脂を用いてもよい。
【００８３】
具体的には、保護膜２１において下段チップ２０側の第１層２１ａとその上の第２層２１ｂとで、成膜やパターニングのしやすさなどを考慮して材料や厚さを変えたりしてもよい。
【００８４】
また、上述したように、保護膜２１の変形で異物を吸収することを考えると、第１層２１ａよりも異物側に位置する第２層２１ｂの方を軟らかい樹脂、すなわち弾性率の低い樹脂により構成することが好ましいと考えられる。このことは、たとえば、第１層２１ａ、第２層２１ｂを構成するポリイミドの組成を変更するなどにより実現可能である。
【００８５】
さらに、保護膜２１は、複数層であればよく、３層以上であってもよい。そして、この３層以上の場合でも、各層が同じ膜厚および同じ材料であってもよいし、各層が異なる膜厚および異なる材料であってもよい。
【００８６】
また、下段チップ２０と上段チップ４０とのチップサイズや発熱量の大小関係は、上記実施形態に限定されるものではなく、たとえば、上記実施形態の関係と逆の関係であってもよい。
【図面の簡単な説明】
【００８７】
【図１】（ａ）は本発明の実施形態に係る半導体装置の概略断面図であり、（ｂ）は（ａ）中の両半導体チップのダイマウント材による接続部の拡大図である。
【図２】異物吸収のメカニズムを示す図である。
【図３】ダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。
【図４】保護膜が形成されたシリコンウェハを示す概略断面図である。
【図５】図４に示されるシリコンウェハを形成する保護膜形成工程を示す工程図である。
【符号の説明】
【００８８】
１０…チップ搭載部、２０…第１の半導体チップとしての下段チップ、
２０ａ…パッド、２１…保護膜、２１ａ…保護膜の第１層、
２１ｂ…保護膜の第２層、３０…ダイマウント材、
４０…第２の半導体チップとしての上段チップ、６０…ボンディングワイヤ。
【図１】
2007214306.tif 000003
【図２】
2007214306.tif 000004
【図３】
2007214306.tif 000005
【図４】
2007214306.tif 000006
【図５】
2007214306.tif 000007