(57)【要約】【課題】プリント基板上での実装面積を低減するとともに、冷却効率を向上させることが可能なヒートシンクを提供する。【解決手段】  ヒートシンク１の正面と裏面から双方向に突き出すように放熱フィン２を配置するとともに、ヒートシンク１に取り付けられる半導体素子３ａ〜３ｄのリード端子４ａ〜４ｄの突き出し方向と反対側の面上に重なるように放熱フィン２を配置する。【選択図】      図１
2007214195.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の取り付け面が正面と裏面の双方に設けられ、前記取り付け面の正面と裏面から双方向に突き出すように放熱フィンが設けられていることを特徴とするヒートシンク。
【請求項２】
前記半導体素子の配列ピッチは前記半導体素子の幅Ｌの略Ｌ／２であることを特徴とする請求項１記載のヒートシンク。
【請求項３】
前記半導体素子は前記取り付け面の正面と裏面に互い違いに配置されていることを特徴とする請求項１または２記載のヒートシンク。
【請求項４】
前記放熱フィンは、前記取り付け面に取り付けられる半導体素子のリード端子の突き出し方向と反対側に設けられていることを特徴とする請求項１から３のいずれか１項記載のヒートシンク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヒートシンクに関し、特に、ヒートシンクへの半導体素子の取り付け構造に適用して好適なものである。
【背景技術】
【０００２】
電力用半導体素子などの発熱量の大きな半導体素子では、半導体素子を効率的に冷却できるようにするために、半導体素子をヒートシンクに取り付けることが行われている。ここで、複数の半導体素子をヒートシンクに取り付ける場合、放熱フィンの突き出し面と反対側の面に所定の配列ピッチで半導体素子が並べて配置される。
図３（ａ）は、従来のヒートシンクの概略構成を示す底面図、図３（ｂ）は、図３（ａ）のヒートシンクの概略構成を示す斜視図、図３（ｃ）は、図３（ａ）のヒートシンクの概略構成を示す正面図、図３（ｄ）は、図３（ａ）のヒートシンクの概略構成を示す側面図である。
【０００３】
図３において、半導体素子１３ａ〜１３ｄには、半導体素子１３ａ〜１３ｄが実装されるプリント基板と接続するためのリード端子１４ａ〜１４ｄが設けられている。一方、ヒートシンク１１には放熱フィン１２が設けられ、放熱フィン１２は、ヒートシンク１１上への半導体素子１３ａ〜１３ｄの取り付け面と反対側に突き出すように配置されている。そして、放熱フィン１２の突き出し方向と反対側の取り付け面に複数の半導体素子１３ａ〜１３ｄが所定の配列ピッチで並べて配置されている。ここで、半導体素子１３ａ〜１３ｄをヒートシンク１１に配置する場合、リード端子１４ａ〜１４ｄがヒートシンク１１の一端から突き出すように半導体素子１３ａ〜１３ｄの配置位置が設定される。また、半導体素子１３ａ〜１３ｄをヒートシンク１１に固定する場合、ネジ１５ａ〜１５ｄを介して半導体素子１３ａ〜１３ｄがヒートシンク１１にネジ止めされる。
【０００４】
そして、ヒートシンク１１が取り付けられた半導体素子１３ａ〜１３ｄをプリント基板上に実装する場合、プリント基板に設けられたスルーホールにリード端子１４ａ〜１４ｄを挿入し、リード端子１４ａ〜１４ｄをプリント基板に半田付けすることにより、半導体素子１３ａ〜１３ｄとプリント基板とを電気的に接続することができる。
図４は、図３のヒートシンクにおける半導体素子の配列ピッチを説明する断面図である。
【０００５】
図４（ａ）において、半導体素子１３ａ〜１３ｄの幅をそれぞれＬとすると、ヒートシンク１１における半導体素子１３ａ〜１３ｄの配列ピッチＬ２の最小値はＬとなる。例えば、半導体素子１３ａ〜１３ｄの形状の規格がＴＯ−３Ｐの場合、半導体素子１３ａ〜１３ｄの幅Ｌ２は１５．９ｍｍとなるため、半導体素子１３ａ〜１３ｄの理論上の配列ピッチＬ２の最小値は１５．９ｍｍとなる。ただし、通常半導体素子１３ａ〜１３ｄは、図に示すように、若干間隔を空けて配置されるため、実際の配列ピッチＬ２は２０ｍｍ程度となる。
【０００６】
また、図３のヒートシンク１１では、ヒートシンク１１の一面にのみ複数の半導体素子１３ａ〜１３ｄが取り付けられるため、図４（ｂ）に示すように、半導体素子１３ａ〜１３ｄからの熱伝導の方向は一方向のみとなる。
また、例えば、特許文献１には、必要な絶縁体耐量を確保するとともに、サージなどによる電力半導体素子の破壊を防止するために、電力半導体素子を放熱フィンに固定する固定具に壁部を一体的に設ける方法が開示されている。
【特許文献１】特開２００５−１０９３８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のヒートシンク１１では、半導体素子１３ａ〜１３ｄの取り付け面と反対の方向に放熱フィン１２が突き出すように構成され、全ての半導体素子１３ａ〜１３ｄがヒートシンク１１の一方の面に配置されているため、半導体素子１３ａ〜１３ｄの配列ピッチが半導体素子１３ａ〜１３ｄの幅Ｌ２で制限され、ヒートシンク１１は、半導体素子１３ａ〜１３ｄを一列に並べるために、Ｌ×半導体素子数の大きさ（長さ）が必要となり、ヒートシンク１１が大きくなるという問題があった。
【０００８】
さらに、プリント基板に半導体素子１３ａ〜１３ｄを一列に並べるだけの実装面積が必要であり、プリント基板上での実装面積の増大を招くという問題があった。
また、図４（ｂ）に示すように、半導体素子１３ａ〜１３ｄからの熱伝導の方向は一方向のみとなるため、熱伝導の無駄な部分Ｒがヒートシンク１１に発生し、半導体素子１３ａ〜１３ｄの冷却効率が良くないという問題があった。
そこで、本発明の目的は、プリント基板上での実装面積を低減するとともに、冷却効率を向上させることが可能なヒートシンクを提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、請求項１記載のヒートシンクによれば、半導体素子の取り付け面が正面と裏面の双方に設けられ、前記取り付け面の正面と裏面から双方向に突き出すように放熱フィンが設けられていることを特徴とする。
これにより、半導体素子の幅よりも小さいピッチでヒートシンクに配置可能であるので、プリント基板上での実装面積を低減することが可能となるとともに、半導体素子から発生した熱をヒートシンクの正面と裏面の双方向から伝導させることができるので、ヒートシンクにおける熱伝導の無駄な部分を低減することができ、半導体素子の冷却効率を向上させることができる。
【００１０】
また、請求項２記載のヒートシンクによれば、前記半導体素子の配列ピッチは前記半導体素子の幅Ｌの略Ｌ／２であることを特徴とする。
これにより、半導体素子の配列ピッチを半導体素子の幅よりも小さくすることができ、プリント基板上での半導体素子の実装密度を向上させることができる。
また、請求項３記載のヒートシンクによれば、前記半導体素子は前記取り付け面の正面と裏面に互い違いに配置されていることを特徴とする。
これにより、半導体素子の配列ピッチを低減しつつ、隣接する半導体素子間の熱輻射を低減することができ、プリント基板上での実装密度を向上させつつ、半導体素子の冷却効率を向上させることができる。
【００１１】
また、請求項４記載のヒートシンクによれば、前記放熱フィンは、前記取り付け面に取り付けられる半導体素子のリード端子の突き出し方向と反対側の面上に重なるように配置されていることを特徴とする。
これにより、ヒートシンクが取り付けられた半導体素子をプリント基板上に実装した場合に放熱フィンの面積を拡大した場合においても、プリント基板上に実装された電子部品上に放熱フィンを重ねて配置することができ、プリント基板上での実装面積の増大を抑制しつつ、半導体素子の冷却効率を向上させることができる。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、ヒートシンクの正面と裏面の双方に半導体素子を取り付けることができるので、ヒートシンクの大きさを（長さ）を小さくすることができるとともに、プリント基板上での実装面積を低減しつつ、冷却効率を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係るヒートシンクについて図面を参照しながら説明する。
図１（ａ）は、本発明の一実施形態に係るヒートシンクの概略構成を示す底面図、図１（ｂ）は、図１（ａ）のヒートシンクの概略構成を示す斜視図、図１（ｃ）は、図１（ａ）のヒートシンクの概略構成を示す正面図、図１（ｄ）は、図１（ａ）のヒートシンクの概略構成を示す側面図である。
【００１４】
図１において、半導体素子３ａ〜３ｄには、半導体素子３ａ〜３ｄが実装されるプリント基板と接続するためのリード端子４ａ〜４ｄが設けられている。一方、ヒートシンク１には放熱フィン２が設けられる領域と、半導体素子３ａ〜３ｄを両面に配置可能な領域とが設けられている。放熱フィン２は、ヒートシンク１の正面と裏面から双方向に突き出すように配置されるとともに、ヒートシンク１に取り付けられる半導体素子３ａ〜３ｄのリード端子４ａ〜４ｄの突き出し方向と反対側の面上に設けられている。すなわち、ヒートシンク１を図１（ｄ）の方向からみた場合、傘を開いた時の形状になるように、複数の板状の放熱フィン２がヒートシンク１に設けられている。
【００１５】
そして、ヒートシンク１の正面と裏面に複数の半導体素子３ａ〜３ｄが所定の配列ピッチで互い違いに並べて配置されている。なお、半導体素子３ａ〜３ｄをヒートシンク１の正面と裏面に互い違いに並べて配置する場合、半導体素子の配列ピッチは、半導体素子の幅Ｌの略Ｌ／２に設定することができる。ここで、半導体素子３ａ〜３ｄをヒートシンク１に配置する場合、リード端子４ａ〜４ｄがヒートシンク１の一端から突き出すように半導体素子３ａ〜３ｄの配置位置を設定することができる。また、半導体素子３ａ〜３ｄをヒートシンク１に固定する場合、ネジ５ａ〜５ｄを介して半導体素子３ａ〜３ｄをヒートシンク１にネジ止めすることができる。
【００１６】
そして、ヒートシンク１が取り付けられた半導体素子３ａ〜３ｄをプリント基板上に実装する場合、プリント基板に設けられたスルーホールにリード端子４ａ〜４ｄを挿入し、リード端子４ａ〜４ｄをプリント基板に半田付けすることにより、半導体素子３ａ〜３ｄとプリント基板とを電気的に接続するとともに、半導体素子３ａ〜３ｄの長さよりも大きな距離だけ隔てて放熱フィン２をプリント基板上で水平に保持する。
【００１７】
これにより、ヒートシンク１が取り付けられた半導体素子３ａ〜３ｄをプリント基板上に実装した場合においても、半導体素子３ａ〜３ｄ上に放熱フィン２を重ねて配置することが可能となるとともに、放熱フィン２の面積を拡大した場合においても、プリント基板上に実装された電子部品上に放熱フィン２を重ねて配置することができ、プリント基板上での実装面積の増大を抑制しつつ、半導体素子３ａ〜３ｄの冷却効率を向上させることができる。
また、ヒートシンク１の正面と裏面に半導体素子３ａ〜３ｄを互い違いに配置することにより、半導体素子３ａ〜３ｄの配列ピッチを低減しつつ、隣接する半導体素子３ａ〜３ｄ間の熱輻射を低減することができ、プリント基板上での実装密度を向上させつつ、半導体素子３ａ〜３ｄの冷却効率を向上させることができる。
【００１８】
図２は、図１のヒートシンクにおける半導体素子の配列ピッチを説明する断面図である。
図２において、半導体素子３ａ〜３ｄはヒートシンク１の正面と裏面に互い違いに並べて配置されている。この場合、半導体素子の配列ピッチは、半導体素子の幅Ｌの略Ｌ／２に設定することができる。例えば、半導体素子３ａ〜３ｄの形状の規格がＴＯ−３Ｐの場合、半導体素子３ａ〜３ｄの幅Ｌは１５．９ｍｍとなるため、半導体素子３ａ〜３ｄの配列ピッチＬ１はＬ／２とすることができる。また、取り付けネジを貫通させた場合でも、配列ピッチＬ１は１５．９／２＋ネジ穴の半径＝１０〜１２ｍｍ程度に設定することができる。
【００１９】
これにより、半導体素子３ａ〜３ｄの配列ピッチを半導体素子３ａ〜３ｄの幅よりも小さくすることができるので、ヒートシンク１の大きさ（長さ）を小さくできるとともに、プリント基板上での半導体素子３ａ〜３ｄの実装密度を向上させることができる。
また、図１のヒートシンク１では、ヒートシンク１の正面と裏面に互い違いに半導体素子３ａ〜３ｄが並べて配置されているため、図２（ｂ）に示すように、半導体素子３ａ〜３ｄから発生した熱をヒートシンク１の正面と裏面の双方向から伝導させることができる。
【００２０】
これにより、半導体素子３ａ〜３ｄの配列ピッチＬ１を低減しつつ、ヒートシンク１における熱伝導の無駄な部分Ｒ（図４（ｂ）参照）を低減することが可能となるとともに、隣接する半導体素子３ａ〜３ｄ間の熱輻射を低減することができ、プリント基板上での実装密度を向上させつつ、半導体素子３ａ〜３ｄの冷却効率を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係るヒートシンクの概略構成を示す図である。
【図２】図１のヒートシンクにおける半導体素子の配列ピッチを説明する断面図である。
【図３】従来のヒートシンクの概略構成を示す図である。
【図４】図３のヒートシンクにおける半導体素子の配列ピッチを説明する断面図である。
【符号の説明】
【００２２】
１  ヒートシンク
２  放熱フィン
３ａ〜３ｄ  半導体素子
４ａ〜４ｄ  リード端子
５ａ〜５ｄ  ネジ
【図１】
2007214195.tif 000003
【図２】
2007214195.tif 000004
【図３】
2007214195.tif 000005
【図４】
2007214195.tif 000006