(57)【要約】【解決課題】  長時間の駆動においても安定な酸化物薄膜トランジスタを提供する。【解決手段】  基板と、ゲート電極と、ゲート絶縁膜と、活性層として少なくともホモロガス化合物ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍが、Ｉｎ，Ｆｅ，ＧａまたはＡｌ原子であり、ｍが、１以上５０未満の整数である。）を含むアモルファス酸化物半導体と、ソース電極と、ドレイン電極とを備えた薄膜電界効果トランジスタの製造方法であって、前記酸化物半導体を形成したのち、酸化性ガス雰囲気中において熱処理する工程を含むことを特徴とする薄膜トランジスタの製造方法である。【選択図】  なし【特許請求の範囲】
【請求項１】
基板と、ゲート電極と、ゲート絶縁膜と、活性層として少なくともホモロガス化合物
ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍが、Ｉｎ，Ｆｅ，ＧａまたはＡｌ原子であり、ｍが、１以上５０未満の整数である。）を含むアモルファス酸化物半導体と、ソース電極と、ドレイン電極とを備えた薄膜電界効果トランジスタの製造方法であって、
前記酸化物半導体を形成したのち、酸化性ガス雰囲気中において熱処理する工程を含む
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記酸化性ガスが、酸素ラジカル、酸素、水蒸気、および、オゾンからなる群より選択される少なくとも一つを含むガスであることを特徴とする請求項１の薄膜トランジスタの製造方法。
【請求項３】
前記酸化性ガスが、大気であり、前記熱処理は、２００℃以上６００℃以下の温度で行うことを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ｍが、１であり、前記Ｍが、Ｇａであることを特徴とする請求項１ないし３のいずれかに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アモルファス酸化物半導体を用いた薄膜トランジスタ素子に関する。
【背景技術】
【０００２】
近年、情報機器用のフラットディスプレイの普及が目覚しい。このうち液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をｏｎ／ｏｆｆ制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ＥＬディスプレイ（あるいは有機ＬＥＤディスプレイ）では各画素が個々に発光する（すなわち、自発光する）ため、視野角が広いという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等、多くの利点を持っている。このため、有機ＥＬディスプレイは次世代のディスプレイとして期待されている。
【０００３】
これらのディスプレイパネルの駆動方式は、大別して２つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型（あるいは、デューティー駆動方式、単純マトリックス方式）と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には１行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち各行のデューティー期間にのみ発光制御するようにした方式である。
【０００４】
第二の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。例えば、１００行×１５０列のパネル全面を１００Ｃｄ／ｍ2の表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、１００Ｃｄ／ｍ2で発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が１／１００になり、そのデューティー期間（選択期間）のみが発光時間となるため、発光時間内の発光輝度を１００倍の１００００Ｃｄ／ｍ2とする必要がある。
【０００５】
ここで、発光輝度を増すためには発光素子に流す電流を増大させればよい。しかし、例えば有機ＥＬ発光素子においては電流を増大させるとともに発光効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機ＥＬ素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量（駆動ライン数）の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。通常のアクティブマトリックス駆動の基本回路は、図１に示されるようにスイッチング素子として薄膜トランジスタを用いた方式が知られている。
【０００６】
大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）が最も広く用いられている。しかしながら、ポリシリコンは多結晶体であるため、特に有機ＥＬディスプレイ等電流駆動タイプのディスプレイにとって、面内均一性に劣るという大きな問題点がある。
また、アモルファスシリコンでは、アモルファス構造のため面内均一性はよいものの、その移動度は高々１ｃｍ2／Ｖｓ程度であり、有機ＥＬ素子を駆動するのに充分ではないという問題を抱えていた。
【０００７】
こういった従来のディスプレイパネルが有する種々の問題点に対処するため、最近アモルファス酸化物半導体を用いた薄膜トランジスタ素子が提案されている。
【０００８】
半導体として室温で作製したＩｎＧａＺｎＯ4膜を用いた電界効果トランジスタが開示されており（例えば、非特許文献１を参照。）、この中で、活性層ＩｎＧａＺｎＯ4膜はアモルファス構造であり、かつ電界効果移動度８ｃｍ2／Ｖｓと大きいことが開示されている。
【非特許文献１】Ｎａｔｕｒｅ４３２，ｐ４８８）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような薄膜トランジスタにおいては以下の問題があった。
【００１０】
即ち、上述のようなアモルファス酸化物を活性層として用いたトランジスタでは、連続通電時のしきい電圧の変化が非常に大きく、安定性に欠けるという大きな問題点を抱えていた。
【００１１】
よって本発明は、上述の点に鑑み、長時間の駆動においても安定な酸化物薄膜トランジスタを実現する手段を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記課題を解決するためになされたものである。すなわち、本発明に係る薄膜トランジスタの製造方法は、前記目的を達成するために、基板と、ゲート電極と、ゲート絶縁膜と、活性層として少なくともホモロガス化合物ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍが、Ｉｎ，Ｆｅ，ＧａまたはＡｌ原子であり、ｍが、１以上５０未満の整数である。）を含むアモルファス酸化物半導体と、ソース電極と、ドレイン電極とを備えた薄膜電界効果トランジスタの製造方法であって、前記酸化物半導体を形成したのち、酸化性ガス雰囲気中において熱処理する工程を含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、アモルファス酸化物薄膜トランジスタにおいて、活性層を酸化性ガス雰囲気中において熱処理することにより、安定性の高いトランジスタを提供することができる。
【発明を実施するための最良の形態】
【００１４】
本発明においては、活性層として少なくともホモロガス化合物ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍが、Ｉｎ，Ｆｅ，ＧａまたはＡｌ原子であり、ｍが、１以上５０未満の整数である。）を含むアモルファス酸化物半導体を形成したのち、酸化性ガス雰囲気中において熱処理することとした。
前記「酸化物半導体の熱処理」は、材料や膜質を適宜選択すれば、酸化物半導体を形成した後のいずれの段階においても行うことができる。従って、薄膜トランジスタの種類にもよるが、例えば、トップゲート型の場合、熱処理を酸化物半導体を形成した直後に行ってもよいし、ゲート絶縁膜を形成したのち行ってもよいし、さらに、ゲート電極を形成したのち行ってもよい。
熱処理を行うことが長時間駆動における安定性をもたらす機構は、必ずしも明確ではないが、酸化性雰囲気中の熱処理により、酸化物半導体膜中の酸素空孔が補償され、キャリヤ濃度を制御するとともに、熱処理により構造的に不安定な部分が解消されることによると考えられる。
【００１５】
酸化性ガスとしては、特に限定されないが、例えば、酸素ラジカル、オゾン、水蒸気、酸素等が挙げられ、これらの物質のうち少なくとも１つを含有するガスであることが望ましく、なかでも上記酸素を含む大気であることがより好ましい。
また、熱処理温度については、酸化物半導体の結晶化を防ぎアモルファス相を保持するために６００℃以下であることが望ましく、酸化を充分に進行させるために１００℃以上であることが好ましい。具体的には、酸化性ガスが大気等、少なくとも酸素を含むガスである場合、熱処理温度としては２００℃以上６００℃以下が好適である。これは、６００℃を超えると酸化物の結晶化がはじまるとともに、トランジスタのオフ電流が増加し始めるためである。
熱処理は、温度にもよるが、通常４００℃で、０．１〜２０時間行うことが望ましい。
【００１６】
本発明において、薄膜トランジスタの構造としては、半導体の下にゲート電極のあるボトムゲート構造、最上部にゲート電極のあるトップゲート構造、ＳＩＴ等の縦型構造、等いずれの構造にも適用可能である。
本発明の薄膜電界効果トランジスタは、基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたソース電極およびドレイン電極と、前記ゲート絶縁膜、ソース電極およびドレイン電極の上に配置されたアモルファス酸化物半導体層とを備えたものであることが好ましい。
本発明の薄膜電界効果トランジスタは、基板上に配置されたゲート電極と、前記ゲート電極上に配置されたゲート絶縁膜と、前記基板、ゲート絶縁膜の上に配置されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層の上に配置されたソース電極およびドレイン電極とを備えたものであってもよい。
本発明の薄膜電界効果トランジスタは、基板上に配置されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層の上に配置されたソース電極およびドレイン電極と、前記アモルファス酸化物半導体層、ソース電極およびドレイン電極の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたゲート電極とを備えたものであってもよい。
本発明の薄膜電界効果トランジスタは、基板上に配置されたソース電極およびドレイン電極と、前記基板、ソース電極およびドレイン電極上に配置されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたゲート電極とを備えたものであってもよい。
本発明の薄膜電界効果トランジスタは、ソース電極と、前記ソース電極上に配置されたアモルファス酸化物半導体層と、前記アモルファス酸化物半導体層中に埋め込まれたゲート電極と、前記アモルファス酸化物半導体層上に配置されたドレイン電極とを備えたものであってもよい。
【００１７】
本発明の薄膜トランジスタの製造方法において、ゲート電極に用いる物質については、いずれも適用可能であるが、材料コスト、薄膜形成のしやすさ、基板への密着性、大気中での安定性等を勘案して決定される。以上の観点から望ましい物質としては、チタン、クロム、コバルト、ニッケル、銅、アルミニウム、ニオブ、タンタル、モリブデン、ＩＴＯ等があげられるが、それらに限定するものではない。
また、ゲート絶縁膜については、シリコン、イットリウム、アルミニウム、ハフニウム、ジルコニウム、タンタル等の金属酸化物、チタン酸バリウムストロンチウム等の複合酸化物、窒化シリコン等があげられるが、これらに限定されるものではない。
【００１８】
本発明の薄膜トランジスタの製造方法において、アモルファス酸化物半導体は、少なくともホモロガス化合物ＩｎＭＯ3（ＺｎＯ）ｍ（Ｍが、Ｉｎ，Ｆｅ，ＧａまたはＡｌ原子であり、ｍが、１以上５０未満の整数である。）を活性層として含むことが好ましい。
上記ホモロガス化合物ＩｎＭＯ3（ＺｎＯ）ｍは、ｍが、１であることが好ましく、かつ前記Ｍが、Ｇａであることが好ましい。
活性層としては、上記ホモロガス化合物のほか、例えば、酸化スズ、酸化チタン、酸化クロム、酸化ルテニウム、酸化イリジウム、酸化モリブデン、酸化タングステン、酸化ゲルマニウム、酸化ニオブ、酸化マンガン等を含んでいてもよい。
アモルファス酸化物半導体は、上記活性層以外には例えば、電荷制御層を含んでいてもよい。
【００１９】
また、ソースおよびドレイン電極に用いる物質は、活性層とのエネルギー準位を合わせることが必要である。この観点から好ましい物質としては金、クロム、鉄、モリブデン、タングステン、銅、ルテニウムおよびレニウム、ＩＴＯ等があげられるが、それらに限定するものではない。
【００２０】
また、これらの素子を形成する基板としては、各種のガラス基板の他、熱処理条件によってはポリイミド、ＰＥＥＫ、ＰＥＴ、ＰＥＳ、ＰＥＩ等の高分子フィルムを用いることも可能である。
【００２１】
本発明の薄膜トランジスタの構成例を図２に例示する。
まず、ガラス基板１０上にアルミニウムよりなるゲート電極１１を形成する。このゲート電極１１は、真空蒸着法、スパッタ法等にて容易に形成することが可能である。これらは必要に応じてシャドウマスクやフォトプロセスによりパターニングされてなる。パターニングは、具体的には、予めフォトレジストで面積を限定し、その後フォトレジストを剥離するか、あるいは、薄膜形成後、フォトレジストを塗布し、露光現像後、適切なエッチング液等により不要部分を除去することで可能である。
ゲート電極１１の膜厚は、１０〜１０００ｎｍであることが好ましい。
その後、ゲート電極１１上に、例えばＳｉＯ2よりなるゲート絶縁膜１２を形成する。この薄膜形成とパターニングも、ゲート電極１１と同様に、スパッタやフォトリソグラフにより容易に行うことができる。
ゲート絶縁膜１２の膜厚は、１０〜１０００ｎｍであることが好ましい。
その後、アモルファス酸化物半導体膜１３は、特に限定されないが、スパッタ法、レーザーアブレーション法により形成し、フォトリソグラフ、シャドウマスク等を用いて容易にパターニングすることができる。
アモルファス酸化物半導体膜１３の膜厚は、５〜５００ｎｍであることが好ましい。
その後、ドレイン電極１４およびソース電極１５は、例えば、クロム、鉄、モリブデン、タングステン、銅、ルテニウム、レニウム等の金属をスパッタ法、真空蒸着法等により形成し、フォトリソグラフを用いて容易にパターニングすることができる。
ドレイン電極１４およびソース電極１５の膜厚は、１０〜１０００ｎｍであることが好ましい。
なお、ここではゲート電極１１が最下層にあり、ソース１５およびドレイン電極１４が最上層となる構造を用いて説明したが、これに限定されるものではなく、上述したようなトップゲート構造、縦型構造等、様々な構造が可能である。
このようにして、本発明においては、従来の薄膜トランジスタの問題点を回避し、ソースおよびドレイン電極の仕事関数を制御することにより、高いオンオフ比を安定して実現する手段を提供することができる。
【実施例】
【００２２】
以下に、本発明を、図面を参照して詳細に説明する。同じ部材には同じ符号を付して表した。なお、本発明は以下に説明する形態に制限されるものではない。
［実施例１］
基板１０として、厚さ１００ｎｍの熱酸化膜がついたシリコンウエハを用いた。用いたシリコンウエハはハイドープしたｐ型であり、ゲート電極１１として機能し、また熱酸化膜はゲート絶縁膜１２として機能している。
その後、上記のゲート絶縁膜１２の上に、酸化物半導体１３としてＩｎＧａＺｎＯ4のアモルファス膜を、２００ｎｍの厚さで形成した。ＩｎＧａＺｎＯ4のアモルファス膜は、基板を加熱しない条件において、ＩｎＧａＺｎＯ4ターゲットを用い、アルゴンガス下、２Ｐａの真空度にて高周波マグネトロンスパッタ法にて形成した。
その後、酸化性雰囲気として大気を用いて、４００℃、１時間の熱処理を行った。
その後、ソース電極１５とドレイン電極１４として銅の蒸着膜をシャドウマスク法により形成した。厚さは８０ｎｍ、ソース電極１５とドレイン電極１４の間のチャネル領域はチャネル長さ（ソース電極１５とドレイン電極１４の距離）５０μｍ、チャネル幅（ソース電極１５、ドレイン電極１４の幅）１ｍｍとした。上記の成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は４×１０-4Ｐａ（３×１０-6ｔｏｒｒ）の真空度で行った。また、蒸着は抵抗加熱方式により成膜速度はそれぞれ１０ｎｍ／秒、０．４ｎｍ／秒で行った。なお成膜時の基板温度は室温とした。
【００２３】
［実施例２］
熱処理条件を、大気中、２００℃、２時間とした以外は実施例１と同様にして実施例２の試料を得た。
［比較例１］
熱処理をしていないこと以外は実施例１と同様にして比較例１の試料を得た。
【００２４】
以上の実施例１，２および比較例の試料について、ケースレー社製微小電流計６４８７を用いてトランジスタ特性を評価した。その結果、いずれの素子もｎチャネルエンハンスメント型として動作することを確認した。そして、作製した素子の安定性を評価するため、ＪＩＳ  Ｃ  ７０３２（１９９３）に準拠して、ドレイン電圧＝４０Ｖ、ゲート電圧＝４０Ｖの一定条件で長時間連続駆動を行い、ドレイン電流の変化を評価した。ドレイン電流の初期値を１とした時のドレイン電流の変化を図３に示す。ここで、ドレイン電流は、いずれの素子も連続通電前では２〜３ｍＡとほぼ同じ電流値となっている。
図３から、比較例では５時間程度の駆動で初期電流の２０％にまでドレイン電流が低下しているのに対して、実施例１では１５時間の連続駆動後でも初期ドレイン電流の９０％を維持しており、トランジスタの安定性が格段に向上していることが分かる。同様に、実施例２では１５時間の連続駆動後でも初期ドレイン電流の５０％と比較例より３０％以上大きな電流が取れており、安定性が格段に向上していることがわかる。
【００２５】
このように、本発明により、アモルファス酸化物薄膜トランジスタにおいて、活性層を酸化性ガス雰囲気中において熱処理することにより、安定性の高いトランジスタを実現する手段を提供することができた。
【図面の簡単な説明】
【００２６】
【図１】本発明の製法により得られる薄膜トランジスタが利用されるアクティブマトリクスの模式的回路図である。
【図２】本発明の製法により得られる薄膜トランジスタの構成態様の一例を示した説明図である。
【図３】実施例１と実施例２と比較例１とにおける、連続通電時のドレイン電流の変化を示す図である。
【符号の説明】
【００２７】
１０：基板
１１：ゲート電極
１２：ゲート絶縁膜
１３：酸化物半導体膜
１４：ドレイン電極
１５：ソース電極
【図１】
2007311404.tif 000002
【図２】
2007311404.tif 000003
【図３】
2007311404.tif 000004