(57)【要約】      （修正有）【課題】高精度でばらつきの少ない安定した回路で同期整流回路を構成するスイッチング素子のオン、オフ制御信号を生成することができる低損失の電源装置を提供する。【解決手段】一次側に入力電圧を受けるトランス（２０）と二次側にスイッチＭＯＳＦＥＴを用いた整流回路を備えた同期整流型スイッチング電源装置において、前記スイッチのボディダイオードに順方向電流が流れる第１タイミングおよびボディダイオードがオフした瞬間に発生する逆起電圧で第３タイミングを検出し、第１タイミングで前記スイッチをオンさせ、第３タイミングよりも手前のタイミングで前記スイッチをオフさせるとともに、このスイッチのオフタイミングをボディダイオードがオフした瞬間に発生する逆起電圧で第３タイミングに近づけるように前記スイッチのオン、オフ制御信号を生成するように制御回路（３０）を構成した。【選択図】図１
2007236058.tif 000002
【特許請求の範囲】
【請求項１】
一次側に入力電圧を受けるトランスと、該トランスの二次側コイルの電流を整流するためにオン、オフするスイッチング素子と、該スイッチング素子を駆動する制御回路とを備えた同期整流型スイッチング電源装置において、
前記制御回路は、
前記スイッチング素子のボディダイオードに順方向電流が流れる第１タイミングを検出する第１タイミング検出回路と、前記ボディダイオードがオフした瞬間に発生する逆起電圧で第３タイミングを検出する第３タイミング検出回路とを備え、
前記第１タイミングで前記スイッチング素子をオンさせ、前記第３タイミングよりも前に前記スイッチング素子をオフさせるとともに、このスイッチング素子のオフタイミングを前記第３タイミングに近づけるように前記スイッチング素子のオン、オフ制御信号を生成することを特徴とするスイッチング電源装置。
【請求項２】
前記第１タイミング検出回路と第３タイミング検出回路による前記第１タイミングと第３タイミングの検出は、前記スイッチング素子の前記トランスの二次側コイルとの接続側の電位に基づいて行なうように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子のオン、オフ制御信号の変化タイミングを検出する第２タイミング検出回路を備えることを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記制御回路は、前記第２タイミング検出回路の検出信号により起動され一定の速度で変化する電圧を出力するタイマ回路と、所定のしきい値電圧を発生するしきい値電圧生成回路と、前記タイマ回路の出力電圧と前記しきい値とを比較するコンパレータとを備え、
前記しきい値電圧生成回路は、前記第２タイミングと第３タイミングとの時間差に応じて前記しきい値を変化させるように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記トランスの二次側には第１のコイルと第２のコイルが設けられ、前記第１のコイルに接続された第１の同期整流用スイッチング素子と、前記第２のコイルに接続された第２の同期整流用スイッチング素子とを備え、
前記制御回路は、前記第１の同期整流用スイッチング素子と前記第２の同期整流用スイッチング素子をそれぞれ１８０度異なる位相期間にオン動作させることを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記トランスの一次側に入力される電圧は交流電圧もしくは矩形波であることを特徴とする請求項１〜５のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源電圧を発生する電源装置さらにはトランスを使用した絶縁型ＤＣコンバータに関し、特に二次側における整流を同期整流制御によって行う同期整流型のスイッチング電源装置に関する。
【背景技術】
【０００２】
トランスを使用して入力電圧を変換して異なる電位の直流電圧を出力する回路として、図７に示すような絶縁型ＤＣコンバータがある。このコンバータはハーフブリッジ型と呼ばれるもので、二次側コイルから流れる電流を整流するためにダイオードＤ１，Ｄ２を使用し、ダイオードで整流された電流で平滑コンデンサＣｏを交互に充電することで直流電圧を生成する。かかるダイオード・ブリッジ型の整流回路は、回路構成が簡単であるがダイオードの順方向電圧Ｖｆとダイオードに流れる電流Ｉにより整流損失Ｖｆ・Ｉが発生するという課題がある。
【０００３】
そこで、図８に示すように、ダイオードをオン抵抗の小さなＭＯＳＦＥＴ  ＳＷ１，ＳＷ２に置き換え、同期制御でこのＭＯＳＦＥＴをオン、オフ制御することによって、整流を行うようにした同期整流型のＤＣコンバータに関する発明が提案されている（例えば特許文献１）。
【特許文献１】特開２００１−２９２５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されている同期整流方式のコンバータにおいてはスイッチング用のＭＯＳＦＥＴ  ＳＷ１，ＳＷ２と直列にセンス用の抵抗Ｒｓを接続して、抵抗の電圧降下によりＳＷ１，ＳＷ２のオン、オフ・タイミングを検出して制御信号を生成するようにしている。そのため、ＭＯＳＦＥＴ  ＳＷ１，ＳＷ２での損失は少ないが、センス用の抵抗Ｒｓで損失が発生する。この損失を無視できる程度まで減少させるには抵抗の値を小さくしなければならないが、抵抗を小さくすると電圧降下が小さくなるため高精度で複雑な検出回路（コンパレータ）が必要になるという課題がある。
【０００５】
そこで、本発明者らは、かかる損失を少なくするためセンス用の抵抗Ｒｓを接続する代わりにスイッチング用のＭＯＳＦＥＴ  ＳＷ１，ＳＷ２のソース・ドレイン間電圧を検出してＳＷ１，ＳＷ２のオン、オフ制御信号を生成する方法を考えた。ただし、この方法においても損失を無視できる程度のオン抵抗しか有していないＭＯＳＦＥＴの抵抗成分（通常数ｍΩ）による電圧降下は非常に小さいため、高精度でばらつきの少ない安定した検出回路（コンパレータ）が必要になるという課題がある。
【０００６】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、高精度でばらつきの少ない安定した回路で同期整流回路を構成するスイッチング素子のオン、オフ制御信号を生成することができる低損失の電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、一次側に入力電圧を受けるトランスと該トランスの二次側にスイッチＭＯＳＦＥＴを用いた整流回路を備えた同期整流型スイッチング電源装置において、前記スイッチＭＯＳＦＥＴの寄生ダイオードであるボディダイオードに順方向電流が流れる第１タイミング、前記スイッチＭＯＳＦＥＴがオフする第２タイミングおよびボディダイオードの回復電流分だけ、負側に流れてから、ボディダイオードはオフする。この回復電流は、トランスから供給されるので、ボディダイオードがオフした瞬間にトランスの２次側磁束と漏れ磁束によって発生する逆起電圧で第３タイミングを検出し、第１タイミングで前記スイッチＭＯＳＦＥＴをオンさせ、第３タイミングよりも前に前記スイッチＭＯＳＦＥＴをオフさせるとともに、このスイッチＭＯＳＦＥＴのオフタイミングを第３タイミングに近づけるように前記スイッチＭＯＳＦＥＴのオフ制御信号を生成するように制御回路を構成したものである。
【０００８】
上記のような構成を有する同期制御回路を備えた同期整流型スイッチング電源装置によれば、トランスの一次側コイルの電圧変化によって二次側コイルに所定の方向の電流が流れようとする期間にスイッチＭＯＳＦＥＴをオンさせることができスイッチＭＯＳＦＥＴに流れる電流がゼロ付近でスイッチをオフできるため、ボディダイオードを通して電流が流れる時間を短くして損失を減らすことができる。
【０００９】
また、オン抵抗の小さなＭＯＳＦＥＴの抵抗成分（通常数ｍΩ）による電圧降下を検出してスイッチＭＯＳＦＥＴのオン、オフ制御信号を生成する必要がないため、高精度で複雑な検出回路が必要なく安定した同期整流制御ができるようになる。さらに、抵抗などの部品を追加することなくスイッチＭＯＳＦＥＴのオン、オフ制御信号の生成のためのタイミングを検出することができる。
【００１０】
ここで、上記各タイミングの検出は、トランスの二次側コイルとスイッチＭＯＳＦＥＴとの接続点の電位およびスイッチＭＯＳＦＥＴのゲート電圧に基づいて行なうようにする。これにより、スイッチＭＯＳＦＥＴのオン、オフ制御がフィードバックループによる制御となるため、ループ特性だけを考慮すればよく、制御回路を構成する素子や部品の特性にばらつきがあったとしてもばらつきに無関係に安定した制御が可能になる。
【００１１】
また、トランスの二次側コイルとスイッチＭＯＳＦＥＴとの接続点の電位およびスイッチＭＯＳＦＥＴのゲート電圧を素子の近くから取り出して検出することにより、フィードバックループがスイッチ駆動用ドライバや制御回路の遅れなどを含めて補正する構成となるため、予めタイミング検出回路からスイッチＭＯＳＦＥＴのオン、オフ制御信号の出力までの遅れを考慮した設計を行なう必要がなくなる。
【発明の効果】
【００１２】
以上説明したように、本発明に従うと、高精度でばらつきの少ない安定した回路で同期整流回路を構成するスイッチング素子のオン、オフ制御信号を生成することができる低損失の電源装置を実現できるという効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１４】
図１は本発明を適用した同期整流型のＤＣコンバータの一実施形態を示す。
【００１５】
本実施形態のＤＣコンバータは、特に限定されるものではないが、交流電源１０からの交流電圧Ｖin（ＡＣ）が一次側コイルＬ０に入力されるトランス２０を備える。このトランス２０は２つの二次側コイルＬ１，Ｌ２を有し、二次側コイルＬ１，Ｌ２の一方の端子はそれぞれスイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２を介して接地点に接続されている。また、二次側コイルＬ１，Ｌ２の他方の端子は共通ノードＮ０に接続され、この共通ノードＮ０と接地点との間には平滑用コンデンサＣｏが接続されている。コンデンサＣｏと並列に接続されているＲＬは負荷を等価抵抗で表わしたものである。
【００１６】
さらに、この実施形態のＤＣコンバータには、上記スイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２のドレイン側電圧ＶHS1，ＶHS2を監視してＳＷ１，ＳＷ２のソース・ドレイン間の寄生ダイオードであるボディダイオードＤｓ１，Ｄｓ２に順方向電流が流れ始めるタイミングを検出する第１タイミング検出回路３１と、スイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２のゲート電圧が立ち下がるタイミングを検出する第２タイミング検出回路３２と、ボディダイオードＤｓ１，Ｄｓ２がオフした瞬間にトランスの２次側磁束と漏れ磁束によって発生する逆起電圧を検出するタイミングを検出する第３タイミング検出回路３３と、これらの検出回路からの検出信号に基づいてスイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２のゲート端子に印加されるオン、オフ制御信号（ゲート電圧）ＶGS1，ＶGS2を生成するオン、オフ信号生成回路３４などからなる制御回路３０が設けられている。
【００１７】
この制御回路３０とスイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２とによって、同期整流回路が構成される。スイッチＭＯＳＦＥＴ  ＳＷ１とＳＷ２は、オン、オフ信号生成回路３４によって１８０度異なる位相期間にオン動作されて、交互に平滑用コンデンサＣｏに充電電流を流すように制御される。
【００１８】
図２には、図１のＤＣコンバータにおけるトランス２０の二次側コイルＬ１，Ｌ２のうち一方のコイルＬ１に流れる電流Ｉ１（またはＩ２）と、そのコイルに接続されたスイッチＭＯＳＦＥＴ  ＳＷ１のゲート端子に印加される電圧ＶGS1（またはＶGS2）と、ＳＷ１のドレイン側電圧ＶHS1（またはＶHS2）と、オン、オフ信号生成回路３４内部で生成される電圧ＶERRの変化の様子が示されている。他方のコイルＬ２に流れる電流Ｉ２、ＳＷ２のゲート電圧ＶGS2、ＳＷ２のドレイン側電圧ＶHS2は、それぞれ上記Ｉ１、ＶGS1、ＶHS1と位相が１８０度異なるだけで波形は同じであるので、図示を省略する。
【００１９】
本実施形態の制御回路３０は、スイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２のボディダイオードＤｓ１，Ｄｓ２の特性を利用してタイミングの検出を行なう。具体的には、図２に示されているように、コイルＬ１に電流Ｉ１が流れ始める前にスイッチＭＯＳＦＥＴ  ＳＷ１がオフ状態であると、電流Ｉ１がボディダイオードＤｓ１を通して流れることにより、ＳＷ１のドレイン側電圧ＶHS1が急に立ち下がる（タイミングｔ１）。第１タイミング検出回路３１はＶHS1を監視することで、ボディダイオードＤｓ１に順方向電流が流れ始めるタイミングｔ１を検出する。オン、オフ信号生成回路３４は、その検出信号でゲート電圧ＶGS1を立ち上げる。
【００２０】
また、コイルＬ１に流れる電流Ｉ１が減少しゼロに達した後、ボディダイオードＤｓ１に向かって一時的な回復電流Ｉｒが流れ、ボディダイオードの回復電流分だけ、負側に流れてから、ボディダイオードはオフする。この回復電流Ｉｒはトランス２０が供給しているため、この瞬間に二次側コイルＬ１の磁束と漏れ磁束により発生する逆起電力によってスイッチＭＯＳＦＥＴ  ＳＷ１のドレイン電圧ＶHS1が立ち上がる（タイミングｔ３）。第３タイミング検出回路３３はＶHS1を監視することで、ボディダイオードＤｓ１，Ｄｓ２がオフした瞬間にトランスの２次側磁束と漏れ磁束によって発生する逆起電圧でタイミングｔ３を検出する。
【００２１】
オン、オフ信号生成回路３４は、ボディダイオードＤｓ１，Ｄｓ２がオフした瞬間にトランスの２次側磁束と漏れ磁束により逆起電圧が発生するよりまえにゲート電圧ＶGS1を立ち下げるとともに、ＶGS1の立ち下げタイミングｔ２から逆起電圧の検出タイミングｔ３までの時間（本明細書ではこれをエラー量と称する）Ｔerrを検出して、図２（Ａ）→（Ｂ）→（Ｃ）のように、次のスイッチング時には、エラー量Ｔerrが減少するようにフィードバックループを組む。図２（Ｂ）は、図２（Ａ）よりＴerrのパルス幅が減少しＳＷ１のＯＦＦタイミングが最適状態に近づいている。最終的に、定常偏差を持った定常状態となる（図２(Ｃ)）。これによって、二次側コイルに所定の方向の電流Ｉ１が流れようとする期間にスイッチＭＯＳＦＥＴ  ＳＷ１をオンさせ、ゼロ電流付近でＳＷ１をオフさせることができるため、ＳＷ１のボディダイオードを通して電流が流れる時間を短くして損失を減らすことができる。
【００２２】
さらに、この実施形態においては、負荷が急に変動したような場合にも対応可能に構成されている。具体的には、図３（Ａ）→（Ｂ）のように負荷の変動により電流Ｉ１の周期が長くなったような場合は、図３のエラー量Ｔerrが増加する（図３(Ｂ)）。次のスイッチング時には、エラー量Ｔerrが減少するようにフィードバックループを組む。最終的に、定常偏差を持った定常状態となる（図３(Ｃ)）。
【００２３】
一方、図４（Ａ）→（Ｂ）のように、負荷の変動により電流Ｉ１の周期が短くなったような場合は、ＶGS1の立ち下がった瞬間にＳＷ１のドレイン側電圧ＶHS1が立ち上がることにより、エラー量Ｔerrがゼロになる。その場合には、図３（Ｃ）のように、ＶGS1の立ち下げタイミングｔ２をゼロ電流より手前にする。それによって、再びエラー量Ｔerrが検出され、定常制御状態に復帰する。
【００２４】
図５には、本実施形態の制御回路３０のより具体的な回路構成例が示されている。図５においても、トランス２０の二次側コイルＬ１，Ｌ２のうち一方のコイルＬ１と、そのコイルＬ１に接続されたスイッチＭＯＳＦＥＴ  ＳＷ１のみ示し、他方のコイルＬ２とスイッチＭＯＳＦＥＴ  ＳＷ２は図示を省略してある。
【００２５】
図５に示されているように、第１〜第３タイミング検出回路３１〜３３はそれぞれコンパレータＣＭＰ１〜ＣＭＰ３等により構成されている。このうち第１タイミング検出回路３１のコンパレータＣＭＰ１は、スイッチＭＯＳＦＥＴ  ＳＷ１のドレイン側電圧ＶHS1と参照電圧Ｖref1とを比較することにより、ボディダイオードＤｓ１に順方向電流が流れ始めるタイミングｔ１を検出する。ボディダイオードＤｓ１の順方向電圧をＶｆとおくと、参照電圧Ｖref1を０＞Ｖref1＞−Ｖｆのような範囲に設定しておくことにより、順方向電流が流れ始めるタイミングｔ１を検出することができる。
【００２６】
第２タイミング検出回路３２は、スイッチＭＯＳＦＥＴ  ＳＷ１のゲート端子に印加される電圧ＶGS1と参照電圧Ｖref3とを比較することにより、ＶGS1が立ち下がるタイミングｔ２を検出する。参照電圧Ｖref3を０＜Ｖref2＜ＶGS1のような範囲に設定しておくことにより、ＶGS1が立ち下がるタイミングｔ２を検出することができる。
【００２７】
第３タイミング検出回路３３は、スイッチＭＯＳＦＥＴ  ＳＷ１のドレイン側電圧ＶHS1を入力とし、ボディダイオードＤｓ１がオフした瞬間にトランスの２次側磁束と漏れ磁束によって発生する逆起電圧の立ち上がりエッジを検出し、それと参照電圧Ｖref3とを比較することにより、ＶHS1の立ち上がるタイミングｔ３を検出することができる。
【００２８】
オン、オフ信号生成回路３４は、第２タイミング検出回路３２の出力信号をリセット信号とし第３タイミング検出回路３３の出力信号をセット信号とするＲＳフリップフロップＦＦ１と、該フリップフロップＦＦ１の出力と第１タイミング検出回路３１の出力信号とを入力とするＡＮＤゲートＧ１と、フリップフロップＦＦ１の出力と第２タイミング検出回路３２の出力信号とを入力とするＮＯＲゲートＧ２とを備える。
【００２９】
また、オン、オフ信号生成回路３４は、第２タイミング検出回路３２の出力信号を起動信号とするタイマ回路ＴＭＲと、ＮＯＲゲートＧ２の出力信号を制御信号とする可変しきい値生成回路ＶＴＧと、タイマ回路ＴＭＲの出力と可変しきい値生成回路ＶＴＧの出力とを比較するコンパレータＣＭＰ４と、該コンパレータＣＭＰ４の出力信号をリセット信号としＡＮＤゲートＧ１の出力信号をセット信号とするＲＳフリップフロップＦＦ２と、該フリップフロップＦＦ２の出力を同期整流用スイッチＭＯＳＦＥＴ  ＳＷ１のゲート制御電圧ＶGS1を生成する駆動回路（ドライバ）ＤＲＶを備える。
【００３０】
タイマ回路ＴＭＲは、充放電コンデンサＣ１と、該コンデンサＣ１を充電する定電流源ＣＳ１と、コンデンサＣ１の電荷を徐々に引き抜くための直列のスイッチＳ１および定電流源ＣＳ２とからなるアナログタイマであり、定電流源ＣＳ１の電流Ｉ１と定電流源ＣＳ２の電流Ｉ２とがＩ１＜Ｉ２となるように設計されている。これにより、スイッチＳ１がオフ状態の期間に定電流源ＣＳ１により充電されたコンデンサＣ１の充電電荷を、スイッチＳ１がオン状態の期間にＩ２−Ｉ１の差電流で引き抜くことによって、所定の速度で低下する鋸歯状の電圧Ｖ１を出力する。
【００３１】
可変しきい値生成回路ＶＴＧは、充放電コンデンサＣ２と、該コンデンサＣ２を充電する定電流源ＣＳ３と、コンデンサＣ２の充電電荷を徐々に引き抜くための直列のスイッチＳ２および抵抗Ｒ２と、コンデンサＣ２の電位をインピーダンス変換して出力するボルテージフォロワＶＦとからなり、定電流源ＣＳ３の電流Ｉ３と抵抗Ｒ２の電流Ｉ４とがＩ３＜Ｉ４となるように設計されている。これにより、スイッチＳ２がオフ状態の期間に定電流源ＣＳ３により充電されたコンデンサＣ２の充電電荷を、スイッチＳ２がオン状態の期間にＩ４−Ｉ３の電流で引き抜くことによって、スイッチＳ２がオンされている時間すなわちスイッチＳ２の制御信号のパルス幅に応じた電圧Ｖ２を出力する。
【００３２】
次に、図５の制御回路３０の動作を、図６のタイミングチャートを用いて説明する。
【００３３】
交流電圧Ｖin（ＡＣ）が変化するのに応じてコイルＬ１に電流Ｉ１が図６（ａ）のように変化する。そして、コイルＬ１に電流Ｉ１が流れ始める際にスイッチＭＯＳＦＥＴ  ＳＷ１がオフ状態であるため、電流Ｉ１がボディダイオードＤｓ１を通して流れることにより、図６（ｂ）のようにＳＷ１のドレイン側電圧ＶHS1が急に立ち下がる（タイミングｔ１１）。
【００３４】
すると、ＶHS1を入力とする第１タイミング検出回路３１のコンパレータＣＭＰ１がこれを検出することで出力がハイレベルに変化する（図６（ｃ））。フリップフロップＦＦ１は最初にその出力がハイレベルにされているため、図６（ｄ）のようにＡＮＤゲートＧ１の出力がハイレベルに変化し、フリップフロップＦＦ２がセットされ、ドライバＤＲＶの出力であるゲート電圧ＶGS1が図６（ｅ）のように立ち上がる（タイミングｔ１２）。
【００３５】
続いて、第２タイミング検出回路３２のコンパレータＣＭＰ２がゲート電圧ＶGS1の立ち上がりを検出することで、その出力が図６（ｆ）のようにハイレベルに変化する（タイミングｔ１３）。すると、タイマ回路ＴＭＲ内のスイッチＳ１がオンされて、図６（ｇ）のようにノードＮ１の電位Ｖ１が徐々に下がり始める。そして、電位Ｖ１が可変しきい値生成回路ＶＴＧから出力されるしきい値電圧Ｖｔｈに達すると、コンパレータＣＭＰ４の出力が図６（ｈ）のようにハイレベルに変化してフリップフロップＦＦ２がリセットされ、ドライバＤＲＶの出力であるゲート電圧ＶGS1が立ち下がる（タイミングｔ２１）。なお、可変しきい値生成回路ＶＴＧから出力されるしきい値電圧Ｖｔｈは最初比較的高く設定されている。そのため、ゲート電圧ＶGS1が立ち下がるタイミングｔ２１はコイルＬ１に流れる電流Ｉ１がゼロになるタイミングｔ３１よりも手前である。
【００３６】
次に、第２タイミング検出回路３２のコンパレータＣＭＰ２がこのゲート電圧ＶGS1の立ち下がりを検出することで、その出力が図６（ｆ）のようにロウレベルに変化する（タイミングｔ２２）。すると、フリップフロップＦＦ１の出力はＬレベルにセットされているのでＮＯＲゲートＧ２の出力Ｖｅが、図６（ｉ）のように立ち上がり、可変しきい値生成回路ＶＴＧ内のスイッチＳ２がオンされる（タイミングｔ２３）。これによって、可変しきい値生成回路ＶＴＧのノードＮ２の電位Ｖ２が下がり始める。
【００３７】
このときの電位降下量はＮＯＲゲートＧ２の出力Ｖｅがハイレベルにされている期間に依存する。つまり、Ｖｅのハイレベル期間が長いほど電位Ｖ２が低くなる。そして、この電位Ｖ２がボルテージフォロワＶＦによってしきい値電圧ＶｔｈとしてコンパレータＣＭＰ４に供給される。コンパレータＣＭＰ４は次のサイクルで、タイマ回路ＴＭＲ内のノードＮ１の電位Ｖ１としきい値電圧Ｖｔｈを比較してＶ１がしきい値電圧Ｖｔｈに達すると、出力がハイレベルに変化してフリップフロップＦＦ２をリセットさせるため、しきい値電圧Ｖｔｈが下がるほどドライバＤＲＶの出力であるゲート電圧ＶGS1が立ち下がるタイミングｔ２１はゼロ電流に近づく。
【００３８】
また、コイルＬ１に流れる電流Ｉ１が減少しゼロに達した後図６（ａ）のようにボディダイオードＤｓ１に向かって回復電流Ｉｒが一瞬流れる（タイミングｔ３１）。この回復電流は、トランスから供給されるので、ボディダイオードがオフした瞬間にトランスの２次側磁束と漏れ磁束によって逆起電圧が発生する。第３タイミング検出回路３３のコンパレータＣＭＰ３はＶHS1を監視することで、ボディダイオードDs1がオフした瞬間にトランスの2次側磁束と漏れ磁束によって発生する逆起電圧の立ち上がりエッジタイミングを検出し、図６（ｊ）のようにその出力がハイレベルに変化する（タイミングｔ３２）。それによって、フリップフロップＦＦ１の出力がロウレベルに変化してＮＯＲゲートＧ２の出力Ｖｅがロウレベルに変化される（タイミングｔ３３）。
【００３９】
以上のような動作によって、図２のエラー量Ｔerrを小さくして、スイッチＭＯＳＦＥＴ  ＳＷ１に流れている電流Ｉ１がゼロ電流付近のとき、ＳＷ１をオフすることができるため、ボディダイオードを通して電流が流れる時間を短くして損失を減らすことができる。
【００４０】
また、この実施形態においては、図４（Ａ）→（Ｂ）のように、負荷の変動により電流Ｉ１の周期が短くなったような場合は、ＶGS1の立ち下がった瞬間にＳＷ１のドレイン側電圧ＶHS1が立ち上がることにより、ＮＯＲゲートＧ２の出力Ｖｅがハイレベルに変化しなくなる。そのため、可変しきい値生成回路ＶＴＧ内のコンデンサＣ２が放電されなくなり、次のサイクルでコンパレータＣＭＰ４に供給されるしきい値電圧Ｖｔｈが高くなる。その結果、図４（Ｃ）のように、ＶGS1の立ち下げタイミングｔ２がゼロ電流より手前になり、それによって定常制御状態に素早く復帰する。
【００４１】
以上、本発明の実施例について述べたが、本発明は上記実施例に限定されることなく、本発明の技術的思想に基づいて各種の変更が可能であり、本発明がこれらに及ぶことは当然である。例えば、前記実施形態においては、トランス２０の一次側コイルＬ０に交流電圧が入力されているが、ダイオード・ブリッジ回路からなる整流回路を設けて、交流電圧を整流した脈流が入力される場合はもちろん、直流電圧が入力されスイッチング素子により一次側コイルに流れる電流がオン、オフされるように構成されていても良い。
【００４２】
また、前記実施形態においては、トランス２０の二次側に２つのコイルＬ１，Ｌ２を有し、各コイルに対応したスイッチＭＯＳＦＥＴ  ＳＷ１１，ＳＷ２を設けた両波同期整流回路を示したが、二次側のコイルが１つである半波同期整流回路にも適用することができる。さらに、フライバック型や共振型のスイッチング電源装置にも適用することができる。
【産業上の利用可能性】
【００４３】
以上の説明では、本発明をＤＣ−ＤＣコンバータに適用した例を説明したが、本発明にそれに限定されるものではなく、ＡＣ−ＤＣコンバータにも利用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明を適用した同期整流型のＤＣコンバータの一実施形態を示すブロック図である。
【図２】図１の実施形態のＤＣコンバータの通常の動作例を示すタイムチャートである。
【図３】図１の実施形態のＤＣコンバータの負荷変動時の動作例を示すタイムチャートである。
【図４】図１の実施形態のＤＣコンバータの負荷変動時の動作例を示すタイムチャートである。
【図５】図１の実施形態のＤＣコンバータの同期整流回路の具体的な回路例を示す回路構成図である。
【図６】図４の同期整流回路の動作例を示すタイムチャートである。
【図７】従来のハーフブリッジ型のＤＣコンバータの一例を示す回路構成図である。
【図８】従来のハーフブリッジ型のＤＣコンバータの他の例を示す回路構成図である。
【符号の説明】
【００４５】
１０  交流電源
２０  トランス
３０  制御回路
３１  第１タイミング検出回路
３２  第２タイミング検出回路
３３  第３タイミング検出回路
３４  オン、オフ信号生成回路
Ｌ１，Ｌ２  二次側コイル
Ｃｏ  平滑容量
ＳＷ１，ＳＷ２  スイッチＭＯＳＦＥＴ
【図１】
2007236058.tif 000003
【図２】
2007236058.tif 000004
【図３】
2007236058.tif 000005
【図４】
2007236058.tif 000006
【図５】
2007236058.tif 000007
【図６】
2007236058.tif 000008
【図７】
2007236058.tif 000009
【図８】
2007236058.tif 000010