(57)【要約】【課題】ＣＯＦパッケージの半導体装置において、電極部を効率よくレイアウトすることにより、半導体チップのチップサイズを小さくする。【解決手段】ＣＯＦパッケージの半導体チップ２に設けられている電極部２ａは、長方形の一方の短辺部が切り取られて山形（三角形状）になるように形成されており、その山形部分が隣接するように千鳥配置されている。この形状により、隣接する電極部２ａをオーバラップして配置することが可能となるので、該電極２ａの配置密度を向上させることができ、半導体チップ２の長さを短くすることができる。【選択図】  図３
2007188983.tif 000002
【特許請求の範囲】
【請求項１】
千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを備え、
前記電極部は、
前記電極部の一方の先端部が山形に形成され、隣接する前記電極部の山形部分が対向するように配置されたことを特徴とする半導体装置。
【請求項２】
千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを備え、
前記電極部は、
前記電極部の一方の先端部が斜面状に形成され、隣り合う前記電極部の斜面部分が対向するように配置されたことを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記半導体チップは、ＣＯＦパッケージに用いられることを特徴とする半導体装置。
【請求項４】
一方の先端部が山形に形成され、隣接する前記電極部の山形部分が対向するように千鳥配置された電極が搭載面に設けられた半導体チップを準備する工程と、
前記半導体チップの電極部に対応する複数の接続電極が形成され、前記半導体チップを搭載するチップ搭載基板を準備する工程と、
前記チップ搭載基板に前記半導体チップを搭載し、前記チップ搭載基板の接続用電極と前記半導体チップの電極部とを接続する工程とを有したことを特徴とする半導体装置の製造方法。
【請求項５】
一方の先端部が斜面状に形成され、隣り合う前記電極部の斜面部分が対向するように千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを準備する工程と、
前記半導体チップの電極部に対応する複数の接続電極が形成され、前記半導体チップを搭載するチップ搭載基板を準備する工程と、
前記チップ搭載基板に前記半導体チップを搭載し、前記チップ搭載基板の接続用電極と前記半導体チップの電極部とを接続する工程とを有したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の小型化技術に関し、特に、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）などの半導体装置における電極の高密度配置に有効な技術に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイの薄型化、およびＰＤＡ（Ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）など携帯機器の小型化、高機能化が進んでおり、それに伴い、その内部に使用される電子回路についても高密度化が進んでいる。
【０００３】
たとえば、液晶テレビやパソコン用液晶モニタなどに代表されるフラットパネルディスプレイの液晶ドライバは、フィルム基板を用いて実装する、いわゆるＣＯＦパッケージの半導体装置が主流になっている。
【０００４】
このＣＯＦは、配線パターンが形成された折り曲げ可能なフレキシブルテープに液晶ドライバなどの半導体チップを搭載した構成からなる。半導体チップの電極は、たとえば、該半導体チップの長辺側の対向する２辺にそれぞれ設けられている。そして、これら電極は、配置密度を向上させるために、千鳥配置された構成となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のようなＣＯＦパッケージの半導体装置における電極の配置技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
現在、電子回路の高密度化に伴い、ＣＯＦパッケージの半導体装置の多ピン化、ならびに小型化の要求が強くなっており、半導体チップの小型化が望まれている。
【０００７】
しかしながら、ＣＯＦパッケージの半導体装置では、半導体チップに形成された電極部の配置間隔の縮小化にも限界があり、チップサイズの縮小が困難となっているという問題がある。
【０００８】
また、半導体チップに形成されている個々の電極部の表面積を小さくすることにより、チップサイズを小さくすることが可能となるが、この場合、配線パターンが形成されたフレキシブルテープと半導体チップとの接続強度が大幅に低下してしまうことになり、信頼性の確保が難しいという問題がある。
【０００９】
本発明の目的は、ＣＯＦパッケージの半導体装置において、電極部を効率よくレイアウトすることにより、半導体チップのチップサイズを小さくすることのできる技術を提供することにある。
【００１０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明の半導体装置は、千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを備え、該電極部は、一方の先端部が山形に形成され、隣接する電極部の山形部分が対向するように配置されたものである。
【００１３】
また、本発明の半導体装置は、千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを備え、該電極部は、一方の先端部が斜面状に形成され、隣り合う電極部の斜面部分が対向するように配置されたものである。
【００１４】
さらに、本発明の半導体装置は、前記半導体チップが、ＣＯＦパッケージに用いられるものである。
【００１５】
また、本願のその他の発明の概要を簡単に示す。
【００１６】
本発明の半導体装置の製造方法は、一方の先端部が山形に形成され、隣接する電極部の山形部分が対向するように千鳥配置された電極が搭載面に設けられた半導体チップを準備する工程と、半導体チップの電極部に対応する複数の接続電極が形成され、該半導体チップを搭載するチップ搭載基板を準備する工程と、該チップ搭載基板に半導体チップを搭載し、チップ搭載基板の接続用電極と半導体チップの電極部とを接続する工程とを有したものである。
【００１７】
また、本発明の半導体装置の製造方法は、一方の先端部が斜面状に形成され、隣り合う電極部の斜面部分が対向するように千鳥配置された外部接続用の電極部が搭載面に形成された半導体チップを準備する工程と、該半導体チップの電極部に対応する複数の接続電極が形成され、半導体チップを搭載するチップ搭載基板を準備する工程と、該チップ搭載基板に半導体チップを搭載し、チップ搭載基板の接続用電極と半導体チップの電極部とを接続する工程とを有したものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）電極間の絶縁距離を充分に保ちながら半導体装置に形成された電極部の配置間隔を小さくすることができる。
【００２０】
（２）上記（１）により、半導体装置を小型化することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による半導体装置の外観斜視図、図２は、図１の半導体装置の断面図、図３は、図１の半導体装置に設けられた半導体チップ主面の説明図、図４は、本発明者が検討した半導体チップに形成された電極部の配置例を示す説明図、図５は、図３の半導体チップに設けられた電極部における配置例を示す説明図、図６は、図４の電極部と図５の電極部との配置による半導体チップのサイズ比較例を示す説明図である。
【００２３】
本実施の形態において、半導体装置１は、たとえば、ＣＯＦパッケージから構成されている。半導体装置１は、図１、および図２に示すように、半導体チップ２、およびフレキシブルテープ（チップ搭載基板）３，４から構成されている。
【００２４】
半導体チップ２は、たとえば、液晶ディスプレイなどを駆動する液晶ドライバＩＣ（Ｉｎｔｅｇｒａｌ  Ｃｉｒｃｕｉｔ）であり、該半導体チップ２の主面において、長辺側の対向する２辺の周辺部には、千鳥配置された複数の電極部２ａが形成されている。これら電極部２ａは、たとえば、金（Ａｕ）などからなる。
【００２５】
フレキシブルテープ３，４は、絶縁テープフィルムの裏面に接着材を介して配線リードが形成されている。フレキシブルテープ３，４の任意の１辺の周辺部には、配線リードと接続された複数の接続用電極３ａ，４ａがそれぞれ形成されており、これら接続用電極３ａ，４ａは、フレキシブルテープ３，４に搭載される半導体チップ２の電極部２ａと導電膜材５を介して接続されている。
【００２６】
ここでは、半導体チップ２をフレキシブルテープ３，４に搭載した例について記載したが、該半導体チップ２を搭載するキャリア基板は、たとえば、ガラス基板などのフレキシブルテープ以外であってもよい。
【００２７】
半導体チップ２において、千鳥配置された電極部２ａは、図３に示すように、長方形の一方の短辺部が切り取られて山形（三角形状）になるように形成されており、その山形部分が隣接するように配置されている。
【００２８】
図４は、本発明者が検討した半導体チップに形成された電極部３０の配置例を示す説明図であり、図５は、本実施の形態による半導体チップ２の電極２ａにおける配置例を示す説明図である。
【００２９】
一般に、ＣＯＦパッケージに用いられる半導体チップに形成される電極部３０は、図４に示すように、長方形状からなり、それら複数の電極部３０が千鳥配置された構成からなる。
【００３０】
この場合、隣接する電極部３０の配置間隔は、設計ルールによって決められており、このパターン間隔を間隔Ａとして表す。よって、複数の電極部３０は、最低限間隔Ａの距離を開けて配置されることになる。また、ここで、２つの電極部３０の幅方向の距離と間隔Ａの距離とを合計した距離を間隔Ｂとする。
【００３１】
次に、２つの電極部２ａを、図４に示した間隔Ｂを保って配置すると、隣接する電極部２ａのパターン間隔は、図５（ａ）に示すように、間隔Ａ＋αとなり、設計ルールによって決められたパターン間隔（間隔Ａ）よりも大きくすることができる。
【００３２】
そこで、図５（ｂ）に示すように、隣接する電極部２ａのパターン間隔を設計ルールによって決められたパターン間隔（間隔Ａ）にすると、各々の電極部２ａをオーバラップして配置することができる。
【００３３】
よって、２つの電極部２ａの幅方向の距離と間隔Ａの距離とを合計した距離は、間隔Ｂよりも小さい間隔Ｃとすることができる。
【００３４】
このように、隣接する電極部２ａをオーバラップして配置することが可能となるので、同じ設計ルールのパターン間隔であっても、図６の下方に示すように、半導体チップ２の長さを、千鳥配置された電極３０（図６の上方）が形成された半導体チップ３１よりも短くすることができる。
【００３５】
また、千鳥配置において隣接する先端部分のみが山形の形状であるので、フレキシブルテープ３，４の接続電極との接着面積も十分確保されることになり、接続強度を充分に維持することができる。
【００３６】
それにより、本実施の形態によれば、半導体チップ２のチップサイズを小さくすることができるので、半導体装置１を小型化することができる。
【００３７】
また、本実施の形態によれば、電極部２ａの先端部を山形の形状としたが、該電極部２ａの先端部を山形とするのではなく、図６に示すように、斜面状に形成するようにしてもよい。
【００３８】
この場合、図７（ａ）に示すように、２つの電極部２ａを、図４に示した間隔Ｂを保って配置すると、これら２つの電極部２ａのパターン間隔は、間隔Ａ＋βとなり、図５（ａ）に示したパターン間隔（間隔Ａ＋α）よりも、より大きくすることができる。
【００３９】
そこで、図７（ｂ）に示すように、隣接する電極部２ａのパターン間隔を設計ルールによって決められたパターン間隔（間隔Ａ）にすると、２つの電極部２ａの幅方向の距離と間隔Ａの距離とを合計した距離は、間隔Ｃ（図５）よりも小さい間隔Ｄとすることができる。
【００４０】
それにより、同じ設計ルールのパターン間隔であっても、図８の下方に示すように、半導体チップ２の長さを、千鳥配置された電極部３０が形成された半導体チップ３１（図８の上方）よりも短くすることができ、半導体装置１を小型化することができる。
【００４１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４２】
たとえば、前記実施の形態では、ＣＯＦパッケージの半導体装置について記載したが、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージやＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）などの様々な半導体チップに形成される電極部に本発明を適用することができる。
【産業上の利用可能性】
【００４３】
本発明は、ＣＯＦパッケージの半導体装置における小型化技術に適している。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態による半導体装置の外観斜視図である。
【図２】図１の半導体装置の断面図である。
【図３】図１の半導体装置に設けられた半導体チップ主面の説明図である。
【図４】本発明者が検討した半導体チップに形成された電極部の配置例を示す説明図である。
【図５】図３の半導体チップの電極部における配置例を示す説明図である。
【図６】図４の電極部と図５の電極部との配置による半導体チップのサイズ比較例を示す説明図である。
【図７】本発明の他の実施の形態による半導体チップに設けられた電極部の配置例を示す説明図である。
【図８】図４の電極部と図７の電極部との配置による半導体チップのサイズ比較例を示す説明図である。
【符号の説明】
【００４５】
１  半導体装置
２  半導体チップ
２ａ  電極部
３  フレキシブルテープ（チップ搭載基板）
３ａ  接続用電極
４  フレキシブルテープ（チップ搭載基板）
４ａ  接続用電極
５  導電膜材
３０  電極部
３１  半導体チップ
【図１】
2007188983.tif 000003
【図２】
2007188983.tif 000004
【図３】
2007188983.tif 000005
【図４】
2007188983.tif 000006
【図５】
2007188983.tif 000007
【図６】
2007188983.tif 000008
【図７】
2007188983.tif 000009
【図８】
2007188983.tif 000010