(57)【要約】【課題】電極として用いることが可能な金属を含む導電薄膜を、表面の凹凸が少ない状態で形成できるようにする。【解決手段】導電薄膜１０３は、例えば単結晶シリコンからなる基板１０１の上に、例えば、アモルファス状態のシリコン酸化膜よりなる下部絶縁膜１０２を介して形成されたものである。導電薄膜１０３は、ルテニウムと窒素から構成されたものである。導電薄膜１０３は、ルテニウムよりなるターゲットを、アルゴンガス（Ａｒ）、キセノン（Ｘｅ）ガス、窒素ガスからなるＥＣＲプラズマを用いてスパッタリングして形成すればよい。【選択図】  図１
2007332397.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された導電薄膜であって、
前記導電薄膜は、ルテニウムと窒素とから構成され、Ａ軸配向の構造がＣ軸配向の構造より多い状態とされている
ことを特徴とする導電薄膜。
【請求項２】
所定の組成比で供給された不活性ガスと窒素ガスとからなるプラズマを生成し、ルテニウムから構成されたターゲットに負のバイアスを印加して前記プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成するルテニウムを基板の上に堆積することで、ルテニウム及び窒素から構成された導電薄膜を前記基板の上に形成する工程を備える
ことを特徴とする導電薄膜の製造方法。
【請求項３】
請求項２記載の導電薄膜の製造方法において、
前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマである
ことを特徴とする導電薄膜の製造方法。
【請求項４】
請求項２又は３記載の記載の導電薄膜の製造方法において、
前記基板は所定温度に加熱された状態とする
ことを特徴とする導電薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発メモリ素子の電極などに用いられる導電薄膜の形成方法に関する。
【背景技術】
【０００２】
マルチメディア情報化社会の拡大、さらには、ユビキタスサービスの実現に向けた研究開発が盛んに行われている。特に、ネットワーク機器，情報端末に搭載される情報を記録する装置（以下、メモリという）は、重要なキーデバイスである。ユビキタス端末に搭載されるメモリに求められる機能として、高速動作，長期保持期間，耐環境性，低消費電力、さらに、電源を切っても蓄積された情報が消去されない機能、つまり、不揮発性が必須とされている。
【０００３】
従来、メモリには、半導体装置が多く用いられてきた。その中の１つとして、ＤＲＡＭ（Dynamic Random Access Memory）が広く使用されている。ＤＲＡＭの単位記憶素子（以下、メモリセルという）では、１個の蓄積容量と１個のＭＯＳＦＥＴ（Metal-oxide-semiconductor field effect transistor）からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「ｏｎ」あるいは「ｏｆｆ」として取り出すことで、記憶されているデータを読み出す（非特許文献１参照）。
【０００４】
しかし、ＤＲＡＭでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、ＤＲＡＭは揮発性のメモリ素子である。また、よく知られているように、ＤＲＡＭでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。
【０００５】
電源を切ってもデータが揮発しない不揮発性のメモリとしては、ＲＯＭ（Read only  Memory）がよく知られているが、記録されているデータの消去や変更が不可能である。また、書き換え可能な不揮発性のメモリとして、ＥＥＰＲＯＭ（Electrically  erasable programmable read only memory）を用いたフラッシュメモリ（Flash memory）が開発されている（特許文献１，非特許文献１，２参照）。フラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。
【０００６】
代表的なフラッシュメモリのメモリセルは、ＭＯＳＦＥＴのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート（Stack gate）構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、ＭＯＳＦＥＴの閾値が変化することを利用して、データの記録を可能としている。
【０００７】
フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してＦ−Ｎ（Fowler-Nordheim）トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷（一般的には電子）を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。
【０００８】
フラッシュメモリは、ＤＲＡＭのようなリフレッシュ動作が不要な反面、Ｆ−Ｎトンネル現象を用いるために、ＤＲＡＭに比べてデータの書き込み及び消去に要する時間が桁違いに長くなってしまうという問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題もある。
【０００９】
上述したフラッシュメモリに対し、新たな不揮発性メモリとして、強誘電体の分極を用いた強誘電体メモリ（以下、ＦｅＲＡＭ（Ferroelectric RAM）や、強磁性体の磁気抵抗を用いた強磁性体メモリ（以下、ＭＲＡＭ（Magnetoresist RAM）という）などが注目されており、盛んに研究されている。この中で、ＦｅＲＡＭは、既に実用化されていることもあり、諸処の課題を解決できれば、可搬型メモリだけでなくロジックのＤＲＡＭも置き換えできると期待されている。
【００１０】
このようにフラッシュメモリの代わりとして期待されるＦｅＲＡＭには、主に、スタック型とＦＥＴ型に分類される。スタック型は、１トランジスタ１キャパシタ型ＦｅＲＡＭとも呼ばれ、この構造からスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。また、スタック型には、１トランジスタ１キャパシタ型ＦｅＲＡＭやこれを２つ重ねて安定動作化させた２トランジスタ２キャパシタ型ＦｅＲＡＭがある。実用的には、スタック型ＦｅＲＡＭが主流である。
【００１１】
スタック型ＦｅＲＡＭは、例えば図１３に示すように、半導体基板１３０１の上に、ソース１３０２，ドレイン１３０３，ゲート絶縁膜１３０４を介して設けられたゲート電極１３０５よりなるＭＯＳトランジスタを備え、ＭＯＳトランジスタのソース１３０２に、下部電極１３１１，強誘電体からなる誘電体層１３１２，上部電極１３１３からなるキャパシタが接続している。図１３に示すＦｅＲＡＭの例では、ソース電極１３０６により上記キャパシタがソース１３０２に接続している。また、ドレイン１３０３にはドレイン電極１３０７が接続し、電流計が接続している。このＦｅＲＡＭでは、強誘電体からなる誘電体層１３１２の分極の向きをソース−ドレイン間（チャネル１３２１）に流れる電流として検出することで、「ｏｎ」あるいは「ｏｆｆ」のデータとして取り出す機能を持っている。
【００１２】
このＦｅＲＡＭの構造で重要なのは、下部電極−誘電体−上部電極のキャパシタ構造の部分であり、特に強誘電体の絶縁性を保ち長期にわたりデータを保持するというメモリ安定性という意味では、下部電極と強誘電体の界面状態は大変重要である。例えば、下部電極の表面凹凸が大きい場合、強誘電体の結晶性に影響を与え、また、下部電極の表面凹凸がリークの原因となり、素子の電気耐圧が低下して長期間のメモリ保持が不可能となる。このため、キャパシタ構造においては、下部電極の材料や形成方法は大変重要な要素技術となっている。
【００１３】
一方、Ｓｉ半導体やディスプレイ素子分野において、ＳｉＯ2よりも誘電率の高い誘電体（以下、Ｈｉｇｈ−ｋ材料と呼ぶ）に対する要求が高まってきている。従来のＳｉ−ＬＳＩでは、Ｓｉ基板との相性やプロセス上のコンタミネーション抑制の観点から、Ｓｉの酸化物であるＳｉＯ2が誘電体材料として用いられてきた。しかし、ＳｉＯ2膜厚を薄膜化することで、デバイスを高性能化してきた傾向が、ＳｉＯ2膜厚が１．５ｎｍ以下では困難となってきた。これは、１．５ｎｍ以下のＳｉＯ2では、原理的にリーク電流を抑制することと所望の電気容量を得ることが両立できなくなったためである。
【００１４】
このためＳｉＯ2の代わりにｈｉｇｈ−ｋ材料を用い、ＳｉＯ2換算膜厚（Equivalent oxide thickness:EOT）を１．５  ｎｍ以下にすることで、リーク電流を抑制できる実効的な膜厚にした上で、素子動作として十分な電気容量を得る検討が進められている（非特許文献３参照）。
【００１５】
しかし、高誘電率を得られるｈｉｇｈ−ｋ材料の禁制帯幅（Band gap、Eg）は、原理的にＳｉＯ2の禁制帯幅よりも小さく、同じ膜厚でもリーク電流が多く流れてしまう傾向にある。さらに、固体コンデンサの分野では、下部電極上に形成するｈｉｇｈ−ｋ材料のリーク電流が理想的な値よりも大きく、信頼性の観点から低リーク電流化が検討課題となっている。リーク電流を低減するためには、ｈｉｇｈ−ｋ材料の成膜手法の最適化も重要であるが、下部電極の表面凹凸状態をより平坦化することも大変重要な課題とされている。実際に、下部電極の表面凹凸が大きい場合、リーク電流がより多いことも知られている。このため、下部電極の材料やその形成方法は大変重要な要素技術となっている。
【００１６】
さらに、前述したＭＲＡＭにおいても、電極となる金属薄膜の形成は、重要な要素技術となっている。ＭＲＡＭは、トンネル接合における強磁性トンネル抵抗（Tunnel magnetoresistance:TMR）効果を用いた不揮発性メモリであり、不揮発を備え、高速な読みだし／書き込みが可能である。また、ＭＲＡＭは、無限に書き換えが可能であるなどの高い可能性を有している。
【００１７】
一般的なＭＲＡＭは、熱酸化膜などで絶縁された基板の上に、下部磁性層（フリー層とも呼ばれる）、トンネル絶縁層、上部磁性層（ピンド層、ピニング層、カバー層）が形成された構造となっている。しかし、一般的なＭＲＡＭ構造では、スイッチングするための磁界が大きくなることが問題である。このため、下部磁性層のフリー層に反平行結合膜としてルテニウム（Ｒｕ）を積層した、多層交換結合構造（Ｃｏ90Ｆｅ10／Ｒｕ／Ｃｏ90Ｆｅ10）にすることによって、スイッチング電界を低減する検討が進められている。この多層交換結合構造を形成するＣｏ90Ｆｅ10膜の膜厚は３ｎｍであり、Ｒｕ膜の膜厚は１ｎｍであり、極めて薄い膜である（非特許文献４参照）。
【００１８】
上記の多層交換結合構造において、金属薄膜は、１ｎｍと極めて薄い膜であるために表面凹凸を十分小さくすることが重要であり、この金属薄膜の形成方法は大変重要な要素技術となっている。
【００１９】
上記に挙げたように金属薄膜の形成（成膜）においては、現在までに様々な形成装置及び種々の薄膜形成方法が試みられている。例えば、真空蒸着法（Evaporation），電子ビーム蒸着法（Electron beam deposition，ＥＢ蒸着法）、ＰＬＤ法（Pulse laser deposition）、ＤＣスパッタ法やＲＦスパッタ法やマグネトロンスパッタ法などのスパッタリング法（sputtering，）、また、ＥＣＲスパッタ法（Electron cyclotron resonance sputtering）などが挙げられる。
【００２０】
上述した成膜方法のうち、ＥＢ蒸着法は、高融点材料の成膜に適している。ＥＢ蒸着法では、原料を電子ビームで融解して基板の上に原料の膜を形成する方法であり、原料が高融点材料であっても、簡便に成膜できるのが特徴である。しかし、成膜された膜の結晶性や、原料状態により表面凹凸の小さい薄膜を基板上に形成することは難しいという問題を抱えている。
【００２１】
また、エキシマレーザなどの強力なレーザ光源で原料のターゲットをスパッタすることで、良好な膜質で金属薄膜を形成できるＰＬＤ法が注目されている。しかし、この方法では、ターゲット面内においてレーザが照射される部分の面積が非常に小さく、レーザ照射部からスパッタされて供給される原料に大きな分布が生じる。このために、基板に形成される金属薄膜の膜厚や膜質などに大きな面内分布を生じ、また、同一条件で形成しても全く異なった特性になるなど再現性について大きな問題がある。
【００２２】
上述した種々の膜形成方法に対し、強誘電体膜の形成方法としてプラズマを用いたスパッタリング法（単にスパッタ法ともいう）が注目されている。スパッタ法は、原料に危険度の高いガスや有毒ガスなどを用いることなく、堆積（成膜）する膜の表面凹凸（表面モフォロジ）が比較的良いなどの理由により、有望な成膜装置・方法の一つになっている。スパッタ法において、化学量論的組成の膜を得るための優れた装置・方法として反応性スパッタ装置・方法が有望である。
【００２３】
スパッタ法の中でも、従来から使用されているＤＣスパッタ法やＲＦスパッタ法（従来スパッタ法という）においても、前述した金属薄膜の形成は検討されている。従来よりあるスパッタ法において、金属薄膜を堆積するときには、対象となる金属ターゲットを用い、スパッタガスとして不活性ガスのアルゴンを用いる。しかし、従来のスパツタ法においては、一般的にスパッタ現象を起こすために入力する高周波バイアスが５００Ｗ程度と大きく、成膜すべき基板及び成膜した薄膜をスパッタしてしまう現象が見られるなど基板及び薄膜にダメージを与え、十分小さな膜特性と表面凹凸を得ることが難しかった。
【００２４】
これに対し、良好な膜質の成膜が可能な方法として、電子サイクロトロン共鳴（ＥＣＲ）によりプラズマを発生させ、発生させたプラズマの発散磁界を利用して作られたプラズマ流を基板に照射し、同時に、ターゲットと接地との間に高周波または負の直流電圧を印加し、上記ＥＣＲで発生させたプラズマ流中のイオンをターゲットに引き込み衝突させてスパッタリングし、膜を基板に堆積させるＥＣＲスパッタ法がある。
【００２５】
従来スパッタ法では、０．１Ｐａ程度以上のガス圧力でないと安定なプラズマが得られないが、ＥＣＲスパッタ法では、安定なＥＣＲプラズマが０．０１  Ｐａ台の圧力で得られる特徴を持つ。また、ＥＣＲスパッタ法は、高周波または負の直流高電圧により、ＥＣＲにより生成した粒子をターゲットに衝突させてスパッタリングを行うため、低い圧力でスパッタリングができる。
【００２６】
ここで、ＥＣＲプラズマ流中のイオンは、発散磁界により１０ｅＶから数１０ｅＶのエネルギーを持っている。また、気体が分子流として振る舞う程度の低い圧力でプラズマを生成・輸送しているため、基板に到達するイオンのイオン電流密度も大きく取れる。従って、ＥＣＲプラズマ流中のイオンは、スパッタされて基板の上に飛来した原料粒子にエネルギーを与えるとともに、酸化物を成膜する場合に、原料粒子と酸素との結合反応を促進することとなり、堆積した膜の膜質が改善される。
【００２７】
上述したように、ＥＣＲスパッタ法では、低い基板温度で高品質の膜が形成できることが特徴となっている。ＥＣＲスパッタ法でいかに高品質な薄膜を堆積し得るかは、例えば、特許文献２、特許文献３、及び非特許文献５を参照されたい。
【００２８】
さらに、ＥＣＲスパッタ法は、膜の堆積速度が比較的安定しているため、ゲート絶縁膜などの極めて薄い膜を膜厚の制御よく形成するのに適している。また、ＥＣＲスパッタ法で堆積した膜の表面モフォロジは、原子スケールのオーダーで平坦である。従って、ＥＣＲスパッタ法は、金属より構成される電極膜の形成にとって有望な方法であるといえる。
【００２９】
しかしながら、技術的な進展を維持するためには、ＥＣＲスパッタ法を用いても、十分な表面凹凸性を得ることが困難となってきた。具体的には、前述したようなメモリを取り巻く状況に対し、強誘電体の分極量により半導体の状態を変化させる（チャネルを形成する）などの効果によりメモリを実現させるのではなく、図１４に示すように半導体１４０１の上部に直接形成した強誘電体層１４０３の抵抗値を変化させ、結果としてメモリ機能を実現する技術が提案されている。図１４に示す素子の強誘電体層１４０３の抵抗値の制御は、上部電極１４０４と下部電極１４０２との間に電圧を印加することで行う。
【００３０】
【特許文献１】特開平８−０３１９６０号公報
【特許文献２】特許第２８１４４１６号公報
【特許文献３】特許第２７７９９９７号公報
【特許文献４】特開平１０−１５２３９７号公報
【特許文献５】特開平１０−１５２３９８号公報
【非特許文献１】サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、１９８１年、（S.M.Sze,"Physics of Semiconductor Devices",John Wiley and Sons,Inc.）
【非特許文献２】舛岡富士雄著、応用物理、７３巻、第９号、頁１１６６、２００４年。
【非特許文献３】ウィルクらのジャーナル・オブ・アプライド・フィジクス、第８７号、４８４頁、２０００年、（Wilk et a1., J.Appl.Phys., 87, 484(2000).）
【非特許文献４】斎藤良招、「ＭＲＡＭの現状と将来展望」、ＦＥＤレビュー第１号、Ｎｏ．２５、２００１年。
【非特許文献５】天沢他のジャーナル・オブ・バキューム・サイエンス・アンド・テクノロジー、第Ｂ１７巻、第５号、２２２２頁、１９９９年（J.Vac.Sci.Technol.,B17,no.5,2222(1999).
【発明の開示】
【発明が解決しようとする課題】
【００３１】
ところで、図１４で示した構造は、下部電極１４０２である金属薄膜の上に、抵抗スイッチ現象を起こす強誘電体層１４０３が形成され、さらに上部電極１４０４として金属薄膜が形成されている。図１４に示す素子構造において、上部電極１４０４と下部電極１４０２に電圧を印加することにより、強誘電体層１４０３の抵抗値が高抵抗状態から低抵抗状態へ、また、低抵抗状態から高抵抗状態へスイッチングする現象が可逆的に安定に現れる。この現象は、巨大電界抵抗変化（Colossal electro-resonance:ＣＥＲ）効果とも呼ばれ、この現象を応用したＲＲＡＭ（Resistance RAM、ＲｅＲＡＭとも呼ばれる）が、フラッシュメモリに替わる新たな不揮発性メモリとして注目されている。抵抗スイッチ現象は、上記の強誘電体層だけでなく、強磁性体材料のＰｒＣａＭｎＯやＴｉＯ、ＮｉＯ等で観察されている。以下では、抵抗スイッチ現象を起こす膜を、ＣＥＲ膜と呼ぶ。
【００３２】
図１５に、抵抗スイッチ現象の電圧電流特性の一例を示す。１００ｎｍ膜厚のＳｉＯ2が形成されたＳｉ基板上に、下部電極としてＰｔとＴｉからなる多層膜金属層を形成し、ＣＥＲ膜としてチタン酸ビスマス層を形成し、上部電極として金電極を形成したものの特性である。ＰｔとＴｉ、チタン酸ビスマス層は、各々ＥＣＲスパッタ法を用いて形成した。また、金は真空蒸着法を用いて形成した。図１５の横軸は、上部電極と下部電極との間に印加する電圧値であり、縦軸は、電圧を印加したときに観測される電流値の絶対値であり、対数表示としてある。ただし、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。
【００３３】
まず、上部電極に正の電圧を印加すると、図１５中の（１）に示すように、０〜＋２．０Ｖでは、１０-8〜１０-5Ａと流れる電流は非常に少ない。しかし、（２）に示すように、＋２．０Ｖを超えると急に正の電流が流れる。実際には、１×１０-3Ａ以上の電流が流れているが、測定器を保護するためにこれ電流を流さないようにしているので、観測されていない。続いて、上部電極に正の電圧を印加すると、（３）に示すように、０．１Ｖ程度で１×１０-3Ａ以上の正電流が流れる抵抗が低い状態である。さらに続いて、上部電極に−１．５Ｖ迄の負電圧を印加しても、（４）で示すように、１０-3〜１０-2Ａの電流が流れる抵抗が低い状態となっている。
【００３４】
この後、−１．５Ｖ以上の負電圧を印加すると、（５）に示すように、流れる電流値が急激に減少して（６）に示すように抵抗値が大きくなる。この後、負電圧を印加しても（６）の高抵抗状態が維持される。この状態で、上部電極に正の電圧を印加すると、（１）に示すように０〜２．０Ｖ程度まで高抵抗の状態であるが、＋２．０Ｖ以上の電圧を印加して（２）のように電流が流れると（３）の低抵抗状態となる。以上に説明するように、図１４で示す素子では、「高抵抗状態」と「低抵抗状態」とを可逆的にスイッチする現象が見られる。
【００３５】
しかし、図１５に示すように、低抵抗状態の電流値（以下、Ｏｎ電流と呼ぶ）は、１０-2Ａ程度であり、Ｏｎ電流が多く流れ回路上で問題となっているＰＲＡＭと同じ程度である。回路設計上安定した素子を得るために必要な電流値としては、フラッシュメモリで達成されている１０-6Ａ以下が望ましいが、せめてＭＲＡＭ程度の１０-4Ａ以下に低減することが望ましい。このＯｎ電流の低減がなされなければ、ＲＲＡＭの実用化に大きな障壁となることが予想され、重要な検討課題である。
【００３６】
上記のＯｎ電流の低減について様々な検討が行われている。特に重要と思われる技術がＣＥＲ膜の成膜技術である。しかしながら、このことに加え、下地となる下部電極となる金属薄膜の表面凹凸性が、抵抗スイッチ現象を起こす素子の特性を左右することが判明され、下地となる下部電極の成膜技術も、ＣＥＲ膜の形成に対して非常に重要であることが判明されてきた。
【００３７】
図１５の例に示したＰｔ／Ｔｉ下部電極の表面凹凸は、原子力電子顕微鏡（ＡＦＭ）や断面電子顕微鏡（ＴＥＭ）等の観察により、約２ｎｍ程度あることが判明している。このようにわずかではあるが表面凹凸がある金属薄膜にＣＥＲ膜を形成すると、Ｏｎ電流が多く流れてしまうことがわかった。このように、従来では、キャパシタを構成する電極膜の表面の凹凸を小さくすることが容易ではなく、安定した動作が得られるメモリ素子が得にくいなどの問題があった。
【００３８】
本発明は、以上で説明した問題点を解決するために成されたものであり、電極として用いることが可能な金属を含む導電薄膜を、表面の凹凸が少ない状態で形成できるようにすることを目的とする。
【課題を解決するための手段】
【００３９】
本発明に係る導電薄膜は、基板の上に形成された導電薄膜であって、この導電薄膜は、ルテニウムと窒素とから構成され、Ａ軸配向の構造がＣ軸配向の構造より多い状態とされているものである。窒素の存在により結晶面内配向性が変化するとともにルテニウムのグレインサイズが小さくなる。
【００４０】
また、本発明に係る導電薄膜の製造方法は、所定の組成比で供給された不活性ガスと窒素ガスとからなるプラズマを生成し、ルテニウムから構成されたターゲットに負のバイアスを印加してプラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成するルテニウムを基板の上に堆積することで、ルテニウム及び窒素から構成された導電薄膜を基板の上に形成する工程を備えるようにしたものである。また、プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであるとよい。また、基板は所定温度に加熱された状態としてもよい。
【発明の効果】
【００４１】
以上説明したように、本発明によれば、導電膜をルテニウムと窒素とから構成し、Ａ軸配向の構造がＣ軸配向の構造より多い状態としたので、電極として用いることが可能な金属を含む導電薄膜を、表面の凹凸が少ない状態で形成できるようになる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態に係る導電薄膜１０３の構成を示す構成図であり、断面を模式的に示している。図１に示す導電薄膜１０３は、例えば単結晶シリコンからなる基板１０１の上に、例えば、アモルファス状態のシリコン酸化膜よりなる下部絶縁膜１０２を介して形成されたものである。導電薄膜１０３は、ルテニウムと窒素から構成されたものである。なお、以降では、ルテニウムと窒素とから構成された導電物質について、便宜上、窒化ルテニウムと称する。また、ルテニウムに窒素が導入される状態を窒化されると表現する。ただし、これらの状態が、必ずしも、窒素とルテニウムとが化合物を形成していることを示すものとは限らない。
【００４３】
なお、下部絶縁膜１０２は、シリコン酸化物（二酸化シリコン）に限らず、シリコン酸窒化膜、アルミナなどをはじめ、リチウム，ベリリウム，マグネシウム，カルシウムなどの軽金属の例えばＬｉＮｂＯ3などの形態の酸化物であってもよい。また、下部絶縁膜１０２は、ＬｉＣａＡｌＦ6，ＬｉＳｒＡｌＦ6，ＬｉＹＦ4，ＬｉＬｕＦ4，ＫＭｇＦ3などのフッ化物、あるいは、スカンジウム，チタン，ストロンチウム，イットリウム，ジルコニウム，ハフニウム，タンタル，及びランタン系列を含む遷移金属の酸化物及び窒化物で合ってもよい。また、下部絶縁膜１０２は、以上の元素を含むシリケート（金属、シリコン、酸素の三元化合物）、及びこれらの元素を含むアルミネート（金属、アルミニウム、酸素の三元化合物）、さらに、以上の元素を２以上含む酸化物及び窒化物などであってもよい。さらにまた、これらの絶縁膜からなる多層構造の絶縁層であってよい。
【００４４】
以上で説明した、導電薄膜１０３についての具体的な製法は、後述するが、図２に示すようなＥＣＲスパッタ装置により、ルテニウムよりなるターゲットを、アルゴンガス（Ａｒ）、キセノン（Ｘｅ）ガス、窒素ガスからなるＥＣＲプラズマを用いてスパッタリングして形成すればよい。
【００４５】
ここで、ＥＣＲスパッタ装置について、図２の概略的な断面図を用いて説明する。図２に示すＥＣＲスパッタ装置は、まず、処理室２０１とこれに連通するプラズマ生成室２０２とを備えている。処理室２０１は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室２０２とともに内部が真空排気される。
【００４６】
処理室２０１には、膜形成対象の基板１０１が固定される基板ホルダ２０４が設けられている。基板ホルダ２０４は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ２０４を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室２０１内のプラズマ生成室２０２からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット２０５が備えられている。
【００４７】
ターゲット２０５は、絶縁体からなる容器２０５ａ内に載置され、内側の面が処理室２０１内に露出している。また、ターゲット２０５には、マッチングユニット２２１を介して高周波電源２２２が接続され、例えば、１３．５６ＭＨｚの高周波が印加可能とされている。ターゲット２０５が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット２０５は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。
【００４８】
プラズマ生成室２０２は、真空導波管２０６に連通し、真空導波管２０６は、石英窓２０７を介して導波管２０８に接続されている。導波管２０８は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室２０２の周囲及びプラズマ生成室２０２の上部には、磁気コイル（磁場形成手段）２１０が備えられている。これら、マイクロ波発生部、導波管２０８，石英窓２０７，真空導波管２０６により、マイクロ波供給手段が構成されている。なお、導波管２０８の途中に、モード変換器を設けるようにする構成もある。
【００４９】
図２のＥＣＲスパッタ装置の動作例について説明すると、まず、処理室２０１及びプラズマ生成室２０２内を真空排気した後、不活性ガス導入部２１１より不活性ガスであるＡｒガス又はＸｅガスを導入し、また、反応性ガス導入部２１２より反応性ガス（窒素ガス）を導入し、プラズマ生成室２０２内を例えば１０-5〜１０-4Ｐａ程度の圧力にする。この状態で、磁気コイル２１０よりプラズマ生成室２０２内に０．０８７５Ｔ（テスラ）の磁場を発生させた後、導波管２０８，石英窓２０７，及び真空導波管２０６を介してプラズマ生成室２０２内に２．４５ＧＨｚのマイクロ波を導入し、電子サイクロトロン共鳴（ＥＣＲ）プラズマを発生させる。なお、１Ｔ＝１００００ガウスである。
【００５０】
ＥＣＲプラズマは、磁気コイル２１０からの発散磁場により、基板ホルダ２０４の方向にプラズマ流を形成する。生成されたＥＣＲプラズマのうち、電子は磁気コイル２１０で形成される発散磁場によりターゲット２０５の中を貫通して基板１０１の側に引き出され、基板１０１の表面に照射される。このとき同時に、ＥＣＲプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板１０１側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。
【００５１】
なお、図２の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管２０８において一旦分岐し、プラズマ生成室２０２上部の真空導波管２０６に、プラズマ生成室２０２の側方から石英窓２０７を介して結合させている。このようにすることで、石英窓２０７に対するターゲット２０５からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象の基板とターゲット２０５との間にシャッターなどを設け、基板に対する原料の到達を制御するようにしてもよい。
【００５２】
次に、図１に示した導電薄膜１０３の製造方法例について、図３を用いて説明する。まず、図３（ａ）に示すように、主表面が面方位（１００）で抵抗率が１〜２Ω−ｃｍのｐ型の単結晶シリコンからなる基板１０１を用意し、基板１０１の表面を硫酸と過酸化水素水の混合液、並びに、純水と希フッ化水素水の混合液により洗浄し、この後で乾燥させる。
【００５３】
次いで、洗浄・乾燥した基板の上に、下部絶縁膜１０２が形成された状態とする。下部絶縁膜１０２の形成では、図２に示したＥＣＲスパッタ装置を用い、処理室２０１内の基板ホルダ２０４に基板を固定し、ターゲット２０５として純シリコン（Ｓｉ）を用い、プラズマガスとしてアルゴン（Ａｒ）と酸素ガスを用いたＥＣＲスパッタ法により、基板１０１の上に、表面を覆う程度にＳｉ−Ｏ分子によるメタルモード膜を形成する。
【００５４】
図２に示すＥＣＲスパッタ法において、まず、プラズマ生成室２０２の内部を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、プラズマ生成室２０２の内部に、不活性ガス導入部２１１より、例えば希ガスであるＡｒガスを流量２０sccm程度導入し、例えば反応性ガスである酸素ガスを５sccm程度導入し、プラズマ生成室２０２内の圧力を例えば１０-2〜１０-3Ｐａ台に設定する。なお、sccmは流量の単位であり、０℃で１気圧の流体が１分間に１ｃｍ3流れることを示す。また、プラズマ生成室２０２内には、磁気コイル２１０にコイル電流を例えば２８Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。プラズマ生成室２０２内の磁束密度を８７．５ｍＴ程度の磁場状態とする。
【００５５】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管２０８，石英窓２０７，真空導波管２０６を介してプラズマ生成室２０２内に導入し、このマイクロ波の導入により、プラズマ生成室２０２内にアルゴンのプラズマが生成された状態とする。
【００５６】
上述したことにより生成されたプラズマは、磁気コイル２１０の発散磁場によりプラズマ生成室２０２より処理室２０１の側に放出される。また、プラズマ生成室２０２の出口に配置されたターゲット２０５に、高周波電源２２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット２０５にＡｒ粒子が衝突してスパッタリング現象が起こり、Ｓｉ粒子がターゲット２０５より飛び出す。
【００５７】
この状態とされた後、ターゲット２０５と基板１０１との間の図示しないシャッターを開放すると、ターゲット２０５より飛び出したＳｉ粒子は、プラズマ生成室２０２より放出されたプラズマ、及び、反応性ガス導入部２１２より導入されてプラズマにより活性化された酸素ガスとともに基板１０１の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。
【００５８】
以上のことにより、基板１０１の上に二酸化シリコンからなる例えば１００ｎｍ程度の膜厚の下部絶縁膜１０２が形成された状態とすることができる（図３（ａ））。所定の膜厚まで形成した後、前述したシャッターを閉じた状態としてスパッタされた原料が基板１０１に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止するなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板温度が所定の値にまで低下しまた処理室２０１の内部圧力を上昇させて大気圧程度とした後、処理室２０１の内部より下部絶縁膜１０２が形成された基板１０１を搬出する。
【００５９】
なお、下部絶縁膜１０２は、この上に形成されて電極として用いられる導電薄膜１０３に電圧を印加した時に、基板１０１に電圧が洩れて所望の電気的特性に影響することがないように絶縁を図るものである。絶縁性が持てれば酸化シリコン以外の他の絶縁材料から構成しても良く、また、下部絶縁膜１０２の膜厚は１００ｎｍに限らず、これより薄くても良く厚くても良い。下部絶縁膜１０２は、上述したＥＣＲスパッタによる膜形成において、基板１０１に対して加熱をしていないが、基板１０１を加熱しながら膜の形成を行っても良い。さらに、シリコンよりなる基板１０１の表面を熱酸化法により酸化することで形成した酸化シリコン膜を下部絶縁膜１０２として用いるようにしても良い。
【００６０】
以上のようにして下部絶縁膜１０２を形成した後、基板１０１を装置内より大気中に搬出し、次いで、ターゲット２０５として純ルテニウム（Ｒｕ）を用いて導電薄膜１０３を形成する。導電薄膜１０３の形成について説明すると、図２同様のＥＣＲスパッタ装置の基板ホルダ２０４に、基板１０１を固定する。引き続いて、プラズマガスとしてＸｅ、反応性ガスとして窒素（Ｎ2）を用いたＥＣＲスパッタ法により、図３（ｂ）に示すように、下部絶縁膜１０２の上に、表面を覆う程度に窒化ルテニウムからなる導電薄膜１０３が形成された状態とする。
【００６１】
導電薄膜１０３の形成について詳述すると、純ルテニウムからなるターゲット２０５を用いた図２に示すＥＣＲスパッタ法において、まず、プラズマ生成室２０２内を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、基板１０１を例えば４００℃程度に加熱し、プラズマ生成室２０２内に、不活性ガス導入部２１１より、例えばＸｅを２６sccmで導入し、例えば反応性ガスである窒素ガスを８sccm程度導入し、プラズマ生成室２０２内の圧力を例えば１０-1〜１０-2Ｐａ台に設定する。また、プラズマ生成室２０２内には、磁気コイル２１０にコイル電流を例えば２６Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００６２】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば８００Ｗ）を供給し、これを導波管２０８，石英窓２０７，及び真空導波管２０６を介してプラズマ生成室２０２内に導入し、このマイクロ波の導入により、プラズマ生成室２０２にＸｅと反応性ガスの窒素からなるプラズマが生成した状態とする。
【００６３】
この生成されたプラズマは、磁気コイル２１０の発散磁場によりプラズマ生成室２０２より処理室２０１の側に放出される。また、プラズマ生成室２０２の出口に配置されたＲｕよりなるターゲット２０５に、高周波電源２２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット２０５にＸｅ粒子が衝突してスパッタリング現象を起こし、Ｒｕ粒子がターゲット２０５より飛び出す。ターゲット２０５より飛び出したＲｕ粒子は、プラズマにより活性化された窒素ガスとともに下部絶縁膜１０２の表面に到達し、活性化された窒素により、窒化ルテニウムとから構成された導電薄膜１０３が堆積する。
【００６４】
以上のことにより、下部絶縁膜１０２の上に例えば１０ｎｍ程度の膜厚の導電薄膜１０３が形成された状態が得られる（図３（ｂ））。なお、導電薄膜１０３の膜厚は、１０ｎｍに限るものではなく、これより厚くても薄くてもよい。
【００６５】
ところで、上述したようにＥＣＲスパッタ法により窒化ルテニウムからなる導電薄膜１０３を形成するときに、基板１０１を４００℃に加熱したが、この加熱は必ずしも必要なものではない。ただし、加熱を行わない場合、ルテニウムの二酸化シリコンへの密着性が低下するため、導電薄膜１０３の剥がれが生じる恐れがあり、これを防ぐために、基板１０１を加熱して膜を形成する方が望ましい。以上のようにして所望の膜厚に導電薄膜１０３を堆積した後、シャッターを閉じることなどにより成膜を停止し、マイクロ波電力の供給を停止してプラズマ照射を停止することなどの終了処理をすれば、基板１０１が搬出可能となる。
【００６６】
次に、ＥＣＲスパッタ法により形成される窒化ルテニウムからなる導電薄膜１０３の特性について、より詳細に説明する。発明者らは、注意深く観察を繰り返すことで、スパッタガスと反応性ガスの窒素ガスからなるＥＣＲプラズマを用いたスパッタ時に、成膜される導電薄膜１０３の表面凹凸性，成膜速度，抵抗率，及び結晶性などの膜特性が、供給する窒素ガスの量（流量）によって制御できることを見出した。
【００６７】
図４は、ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対する成膜速度の変化を示した特性図である。図４は、単結晶シリコンよりなる基板１０１に熱酸化により膜厚１００ｎｍの下部絶縁膜１０２を形成したものを用いた場合で、横軸に導入した全ガス流量に対してのＸｅガスの流量比（Ｘｅ／（Ｘｅ＋Ｎ2））を示し、縦軸に成膜速度を示したものである。つまり、横軸が１の場合は、供給したガスがＸｅガスのみであり、０の場合は、供給したガスが窒素ガスのみの場合である。なお、Ｘｅガスの供給量は２６sccmと一定の値とした。
【００６８】
図４より、窒素を導入しない場合、５ｎｍ／ｍｉｎであった成膜速度は窒素ガスの割合が増えるに従って緩やかに低下する傾向にあることがわかる。窒素流量比０．２の場合、成膜速度は、約３ｎｍ／ｍｉｎとなる。
【００６９】
また、図５に、同様にＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対する導電薄膜１０３の抵抗率の変化を示す。図５に示すように、窒素を導入しない（Ｘｅ流量比１）場合、３０μΩ−ｃｍであった導電薄膜１０３の抵抗率は、窒素ガスの割合が増えるに従って緩やかに上昇する傾向にあることがわかる。導電薄膜１０３の抵抗率は、Ｘｅ流量比０．６以下（窒素流量比０．４）以上で一定の値となり、約５０μΩ−ｃｍとなる。以上のことより、スパッタ時の窒素流量により、導電薄膜１０３の成膜速度及び抵抗率を精度良く制御することが可能であることがわかる。
【００７０】
次に、図６に、ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対するＸ線回折（ＸＲＤ）で観測された導電薄膜１０３におけるＲｕの（００２），（１００），及び（１０１）方向のピーク強度の変化を示す。図６において、（００２）方向は白丸で示し、（１００）方向は黒丸で示し、（１０１）方向は黒四角で示している。図６の結果（特性）は、単結晶シリコンよりなる基板１０１に熱酸化により膜厚１００ｎｍの下部絶縁膜１０２を形成したものを用いた場合である。
【００７１】
また、図６では、横軸に導入した全ガス流量に対してのＸｅガスの流量比「Ｘｅ／（Ｘｅ＋Ｎ2）」を示し、縦軸にＸＲＤで観測された（００２），（１００），及び（１０１）面のピークの強度を任意単位で示したものである。（００２）面の格子間隔は０．２１４２ｎｍであり、（１００）面の格子間隔は０．２３４３ｎｍであり、（１０１）面の格子間隔は０．２０５６ｎｍある。横軸が０の場合は窒素ガスのみであり、１の場合はＸｅガスのみの場合である。Ｘｅガスは２６sccmと一定の値とした。
【００７２】
図６より、窒素を導入しない場合、言い換えると、窒素を含まないルテニウム膜は（００２）面に配向しており、よく知られたＣ軸配向であった。これに対し、窒素ガスを流量比０．２（図６では、０．８に相当）程度導入して形成した導電薄膜１０３では、（００２）のピークよりも（１０１）と（１００）のピークが大きくなり、膜の結晶構造が大きく変化することがわかる。この現象については知られておらず、ＥＣＲスパッタ法を用いた窒素導入により初めて可能となったものである。また、さらに窒素導入量を増加してゆくと、（１０１）と（１００）のピークは小さくなるが、（００２）面のピークは大きくなる。窒素流量比０．４（図６では、０．６に相当）では、ほぼ同じ程度のピーク強度となる。これらの結果より、スパッタ時の窒素流量により、導電薄膜１０３の結晶性を制御することが可能であることがわかる。
【００７３】
同様に、基板温度を１００℃と加熱した場合の、導入したＸｅガスと窒素ガスの割合に対するＸ線回折（ＸＲＤ）で観測された導電薄膜におけるＲｕ（００２），（１００），及び（１０１）方向のピークの強度の変化を図７に示す。図７では、横軸に導入した全ガス流量に対してのＸｅガスの流量比「Ｘｅ／（Ｘｅ＋Ｎ2）」を示し、縦軸にＸＲＤで観測された（００２），（１００），及び（１０１）方向のピークの強度を（００２）のピーク強度で規格かした値を任意単位で示したものである。Ｘｅガスは１０sccmと一定の値とした。
【００７４】
図７に示すように、窒素を導入しない場合、言い換えると、窒素を含まないルテニウム膜は（００２）面に配向しており、よく知られたＣ軸配向であった。これに対し、窒素を流量比０．２（図７では０．８に相当）程度導入して形成した導電薄膜では、（００２）のピークが、（１００）及び（１０１）のピーク強度と同程度となり、導電薄膜の結晶構造が変化することが判る。
【００７５】
さらに、窒素を流量比０．４（図７では、０．６に相当）程度以上導入して形成した導電薄膜では、（００２）のピークよりも（１００）面に配向しており、Ａ軸配向となり、導電薄膜の結晶構造が大きく変化することがわかる。また、さらに窒素の導入量を増加させていくと、（１０１）及び（１００）のピークは、窒素流量比０．５程度で最大となり、以後徐々に小さくなる。窒素流量比０．６（図７では０．４に相当）程度以上を導入すると、（００２）ピークよりも小さくなる。
【００７６】
導入するＸｅガス流量や、基板温度のスパッタ条件で若干の変化はするものの、導入する窒素流量により（００２）のＣ軸配向を示すピークよりも（１００）のＡ軸配向を示すピークの強度が大きくなる現象は現れ、スパッタ時の窒素流量により、導電薄膜の結晶性を制御することが可能であることがわかる。
【００７７】
図８に、導入した窒素ガスの流量に対する表面凹凸性を示す原子力顕微鏡（ＡＦＭ）像を示した俯瞰図を示す。図８（ａ）は、窒素を導入せずに形成したルテニウム膜の状態を示し、図８（ｂ）は、窒素ガスを８sccm導入して形成した導電薄膜１０３の状態を示し、図８（ｃ）は、窒素ガスを２０sccm導入して形成した導電薄膜１０３の状態を示している。なお、窒素ガス８sccm導入の条件は、図６における窒素ガスの流量比「Ｎ2／（Ｘｅ＋Ｎ2）」が０．８２に相当し、窒素ガス２０sccm導入の条件は、図６における窒素ガスの流量比「Ｎ2／（Ｘｅ＋Ｎ2）」が０．５８に相当する。いずれの条件でも、表面凹凸が少なく平滑な状態が得られているが、窒素ガスの導入量が多いほど、より平坦な膜が得られていることが判る。
【００７８】
さらに、詳細に調べるために、導入した窒素ガスの流量に対する表面凹凸性の変化を示した特性図を図９に示す。図９は、単結晶シリコンよりなる基板１０１に熱酸化により膜厚１００ｎｍの下部絶縁膜１０２を形成したものを用いた場合で、横軸に導入した窒素ガスの流量を示し、縦軸に表面凹凸性を示す指針として原子力顕微鏡で観察された自乗平均面粗さ（ＲＭＳ）と、平均粒子径を示したものである。なお、原子間力顕微鏡による表面凹凸像（トポロジー像）の凹凸から平均的な粒子の高さを求め、求めた平均粒子高さの半分の値をしきい値として２値化処理を行い、観察される粒子を横から輪切りしたときの面を円と見なしてこの直径の値を求め、観察される個々の粒子毎に求めた上記直径の値を平均して平均粒子径としている。
【００７９】
図９より、窒化されていないルテニウム膜のＲＭＳは０．１４ｎｍ程度であり、表面凹凸はかなり小さいことがわかる。しかし、窒素を導入してゆくと、形成される導電薄膜１０３のＲＭＳの値は、さらに小さくなる傾向となる。窒素導入量２０sccmでは、０．１３ｎｍとなり、導電薄膜１０３の表面は、非常に平滑な状態となることがわかった。これは、図９からわかる通り、窒素を導入すると、ある導入量より平均粒子径が小さくなることから、窒化により結晶面内配向性が変化するとともにルテニウムのグレインサイズが小さくなることに起因すると考えられる。
【００８０】
ここで、図６に示す結果と、図５及び図８に示す結果とを参照すると、（００２）のピークよりも（１００）のピークが高くなる範囲であれば、導電薄膜１０３は、抵抗率があまり高くない範囲で、ルテニウムのみの場合よりも高い平坦性が得られることが判る。言い換えると、ルテニウムと窒素とから構成された導電薄膜１０３は、Ａ軸配向の構造がＣ軸配向の構造より多い状態とされていれば、ルテニウムのみの場合よりも高い平坦性が得られるものと考えられる。
【００８１】
さらに、断面電子顕微鏡（ＴＥＭ）の観察図を、図１０に示す。図１０は、単結晶シリコンよりなる基板１０１に熱酸化により膜厚１００ｎｍの下部絶縁膜１０２を形成したものを用い、また、Ｘｅガス流量は２６sccmとし、窒素ガス流量は８sccmとして前述したＥＣＲスパッタ法により形成した導電薄膜１０３の場合を示している。図１０では、下部絶縁膜と導電薄膜と、この上に保護のために形成した保護膜とが観察された状態を示している。図１０より、導電薄膜１０３中の結晶は、Ｃ軸方向のみならず横方向の配向性が見られることがわかる。また、表面凹凸もグレインサイズが小さくなったために、平滑な面であることがわかる。
【００８２】
ＥＣＲスパッタ成膜により形成した窒化ルテニウムからなる導電薄膜１０３の表面が、非常に平滑に形成されることが判明したので、このように形成された薄膜の上にＣＥＲ膜としてチタン酸ビスマス膜を形成し、図１１に示すような素子を作製し、抵抗スイッチ特性を確認した。図１１に示す素子について説明すると、例えば、単結晶シリコンよりなる基板１１０１の上に、二酸化シリコンよりなる下部絶縁膜１１０２を備え、この上に、窒化ルテニウムとから構成された膜厚１０ｎｍの下部電極層１１０３を備える。下部電極層１１０３が、前述した導電薄膜１０３に相当する。
【００８３】
また、図１１に示す素子は、下部電極層１１０３の上に、Ｂｉ4Ｔｉ3Ｏ12を含む金属酸化物よりなる膜厚３０ｎｍのＣＥＲ層１１０４を備え、この上に、Ａｕより構成された膜厚８０ｎｍの上部電極１１０５を備える。なお、前述したように、基板及び絶縁膜の構成は、これに限るものでなく、電気特性に影響を及ぼさなければ、他の材料も適当に選択できる。
【００８４】
図１１に示す素子の製造について簡単に説明すると、前述したようにすることで、基板１１０１の上に下部絶縁膜１１０２を形成した基板を、ＥＣＲスパッタ装置より大気中に搬出し、次いで、純ルテニウムよりなるターゲットを用いた前述同様のＥＣＲスパッタ法により、下部絶縁膜１１０２の上に導電薄膜を堆積することで、下部電極層１１０３が形成された状態とする。例えば、図２に示すＥＣＲスパッタ装置の基板ホルダ２０４に、基板１１０１を固定する。引き続いて、プラズマガスとしてＸｅを用い、反応性ガスとして窒素を用いたＥＣＲスパッタ法により、下部絶縁膜１１０２の上に、表面を覆う程度に窒化ルテニウムからなる導電薄膜を堆積することで、下部電極層１１０３が形成された状態とする。
【００８５】
以上のようにして本発明の導電薄膜よりなる下部電極層１１０３を形成した基板１１０１を装置内より大気中に搬出し、次いで、ターゲット２０５としてＢｉとＴｉの割合が４：３の焼結体（Ｂｉ−Ｔｉ−Ｏ）を用いた図２のＥＣＲスパッタ装置の基板ホルダ２０４に、基板１１０１を固定する。引き続いて、プラズマガスとしてＡｒと酸素を用いたＥＣＲスパッタ法により、表面を覆う程度にＢｉとＴｉとＯとからなる金属酸化物より構成されたＣＥＲ層１１０４が形成された状態とする。
【００８６】
この金属酸化物（強誘電体）よりなるＣＥＲ層１１０４の形成について詳述すると、Ｂｉ−Ｔｉ−Ｏからなるターゲット２０５を用いた図２に示すＥＣＲスパッタ装置において、まず、プラズマ生成室２０２内を１０-4〜１０-5Ｐａ台の高真空状態に真空排気した後、基板１１０１が３０℃〜７００℃に加熱された状態とし、プラズマ生成室２０２内に、不活性ガス導入部２１１より、例えばＡｒガスを流量２０sccm導入し、プラズマ生成室２０２内の圧力を例えば１０-2〜１０-3Ｐａ台に設定する。また、プラズマ生成室２０２内には、磁気コイル２１０にコイル電流を例えば２７Ａで供給することで電子サイクロトロン共鳴条件の磁場を与える。
【００８７】
加えて、図示していないマイクロ波発生部より、例えば２．４５ＧＨｚのマイクロ波（例えば５００Ｗ）を供給し、これを導波管２０８，石英窓２０７，真空導波管２０６を介してプラズマ生成室２０２内に導入し、このマイクロ波の導入により、プラズマ生成室２０２にプラズマが生成された状態とする。
【００８８】
生成されたプラズマは、磁気コイル２１０の発散磁場によりプラズマ生成室２０２より処理室２０１の側に放出される。また、プラズマ生成室２０２の出口に配置されたターゲット２０５に、高周波電源２２２より高周波電力（例えば５００Ｗ）を供給する。このことにより、ターゲット２０５にＡｒ粒子が衝突してスパッタリング現象を起こし、Ｂｉ粒子とＴｉ粒子がターゲット２０５より飛び出す。
【００８９】
ターゲット２０５より飛び出したＢｉ粒子とＴｉ粒子は、プラズマ生成室２０２より放出されたプラズマ、及び、反応性ガス導入部２１２より導入されてプラズマにより活性化した酸素ガスとともに、下部電極層１１０３の表面に到達し、活性化された酸素により酸化される。酸素ガスは、反応性ガス導入部２１２より、例えば１sccm程度で導入されていればよい。本例ではターゲット２０５は焼結体であり、酸素が含まれるが、酸素を供給することにより膜中の酸素不足を防ぐことができる。
【００９０】
以上に説明したＥＣＲスパッタ法による膜の形成で、例えば、膜厚３０ｎｍ程度のＣＥＲ層１１０４が形成された状態が得られる。この後、前述と同様にすることで終了処理をし、基板１１０１が搬出可能な状態とする。
【００９１】
ここで、図１１に示す素子では、窒化ルテニウムからなる下部電極層１１０３の上にＣＥＲ層１１０４を形成するようにした。この結果、上述したＥＣＲスパッタ法により形成された下部電極層１１０３の表面の平滑性が劣化されることがなく、この上にＣＥＲ層１１０４が形成可能となる。例えば、下層の電極が金属材料から構成されて酸化されやすい状態であると、上述した金属酸化膜の形成時に下層の表面が部分的に酸化され、モフォロジが劣化する場合がある。これに対して、図１１に示す素子によれば、窒化ルテニウムから構成された下部電極層１１０３を下地としたので、この表面の酸化が抑制され、表面のモフォロジがよい状態で形成可能となり、品質の高いＣＥＲ層１１０４が得られる。
【００９２】
以上のように形成したＣＥＲ層１１０４の表面に、ルテニウムからなる上部電極１１０５が形成された状態とする。例えば、よく知られたフォトリソグラフィ技術とエッチング技術とによりルテニウム膜を加工することで、上部電極１１０５が形成可能である。
【００９３】
次に、このように作製された図１１に示す素子（抵抗スイッチ素子）の、電気的特性について図１２を用いて説明する。この電気的特性の調査は、下部電極層１１０３と上部電極１１０５との間に電圧を印加することで行った。下部電極層１１０３と上部電極１１０５との間に電源により電圧を印加し、電圧を印加したときの電流値を電流計により観測する。図１２では、横軸に上部電極１１０５に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。
【００９４】
以下、図１２に示す特性を説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではなく、実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。
【００９５】
まず、上部電極１１０５に正の電圧を印加すると、図１２の（１）に示すように、０〜０．８Ｖでは、＋０．５Ｖに対し１０-6Ａ以下と電流は少なく高抵抗状態である。しかし、（２）に示すように、０．８Ｖを超えると急に正電流が流れ低抵抗状態となる。（２）に示すように急に正電流が流れないように、０〜０．８Ｖの電圧を印加している場合は、（１）に示すように高抵抗状態を維持する。
【００９６】
（２）のように低抵抗状態となった後に、再び上部電極１１０５に正電圧を印加すると、（３）に示すように０．５Ｖ程度で１×１０-5Ａ程度の正電流が流れる。さらに続いて、上部電極１１０５に負電圧を印加すると、やはり（４）で示すように−０．５Ｖ程度で３×１０-5Ａ程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極１１０５に−０．８Ｖを超える負電圧を印加すると、（５）に示すように急激に電流が流れなくなり、高抵抗状態と遷移する。
【００９７】
この後、（６）に示すように、上部電極１１０５に負電圧を印加しても−０．５Ｖで１０-6Ａ以下の高抵抗状態を維持する。さらに続いて、上部電極１１０５に正電圧を印加すると、（１）のように＋０．８Ｖ程度までは高抵抗状態であるが、＋０．８Ｖを超える正電流によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測される。
【００９８】
ここで、注目すべきは、低抵抗状態の電流値、すなわち、Ｏｎ電流の電流値である。図１５で示した従来技術では、Ｏｎ電流の値は１０-2Ａ程度であった。これに対し、図１１に示す素子では、図１２に示すように、Ｏｎ電流値は１０-4〜１０-5Ａ程度と２〜３桁も低減できていることがわかる。これは、窒化ルテニウムからなる導電薄膜（下部電極層１１０３）の表面が、非常に平滑な状態とされているためと推測される。
【００９９】
さらに、抵抗スイッチさせるための電圧値も、従来技術では土１．５Ｖ程度であったが、図１１に示す素子によれば、±０．８Ｖと低減され、消費電力が小さいものとなっている。消費電力が小さいということは、デバイスに取って非常に有利になり、例えば、移動体通信機器、デジタル汎用機器、デジタル撮像機器を始め、ノートタイプのパーソナルコンピュータ、パーソナル・デジタル・アプライアンス（ＰＤＡ）のみならず、全ての電子計算機、パーソナルコンピュータ、ワークステーション、オフィスコンピュータ、大型計算機や、通信ユニット、複合機等のメモリを用いている機器の消費電力を下げられる。
【０１００】
ところで、上述した図１１に示す素子では、ＣＥＲ膜としてチタン酸ビスマス膜を用いたが、他の材料から構成されたＣＥＲ膜を用いてもよい。また、上述した本発明の例では、シリコンからなる基板上の下地絶縁層、金属薄膜、ＣＥＲ膜層の各々をＥＣＲスパッタ法で形成するようにした。しかしながら、これらの各層を形成する方法は、ＥＣＲスパッタ法に限定するものではない。例えば、シリコン基板上の下地絶縁層は、熱酸化法や化学気相法（ＣＶＤ法）、ＡＬＤ法、従来のスパッタ法、ＭＯＣＶＤ法などで形成しても良い。また、上部電極は、ＣＶＤ法、ＭＢＥ法、ＩＢＤ法、従来スパッタ法、ＰＤＬ法などの他の方法で形成しても良い。
【０１０１】
また、ＣＥＲ特性を示す金属酸化膜層も、上記でＭＯＤ法や従来スパッタ法、ＰＬＤ法等の他の方法で形成しても良い。ただし、ＥＣＲスパッタ法を用いることで、平坦で良好な絶縁膜、金属膜、強誘電体膜が容易に得られる。
【０１０２】
また、上記の実施の形態では、各層を形成した後、一旦大気に取り出していたが、各々のＥＣＲスパッタを実現する処理室を、連続的な処理により真空搬送室でつなげてもよい。これらのことにより、処理対象の基板を真空中で搬送できるようになり、水分などの外乱の影響を受けづらくなり、膜質と界面の特性の向上につながる。
【０１０３】
また、特許３５７１６７９号公報に示しているように、各層を形成した後、形成した層の表面にＥＣＲプラズマを照射し、膜の特性を改善するようにしても良い。また、各層を形成した後に、特開２００４−２７３７３０号公報に示しているように、適当なガス雰囲気中でアニールし、特性を改善するようにしても良い。
【０１０４】
また、導電薄膜の厚さは、適便最適な厚さとした方がよい。例えば、膜応力による剥離等を考慮すれば、導電薄膜は１００ｎｍ以下の厚さが望ましい。また、配線としての抵抗値を考慮すれば、１０ｎｍより厚くした方がよい。発明者らの実験の結果、強誘電体の厚さが１０〜１００ｎｍであれば、メモリの動作が確認され、最も良好な状態は、強誘電体層の厚さを２０ｎｍとした時に得られた。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施の形態に係る導電薄膜１０３の構成を示す構成図である。
【図２】ＥＣＲスパッタ装置の構成例を示す構成図である。
【図３】導電薄膜１０３の製造方法例について説明するための工程図である。
【図４】ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対する成膜速度の変化を示した特性図である。
【図５】ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対する導電薄膜１０３の抵抗率の変化を示す特性図である。
【図６】ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対するＸ線回折で観測された導電薄膜１０３におけるＲｕの（００２），（１００），及び（１０１）方向のピーク強度の変化を示す特性図である。
【図７】ＥＣＲスパッタ法において、ルテニウムターゲットを用いて導電薄膜１０３を成膜した場合の、導入したＸｅガスと窒素ガスの割合に対するＸ線回折で観測された導電薄膜１０３におけるＲｕの（００２），（１００），及び（１０１）方向のピーク強度の変化を示す特性図である。
【図８】導入した窒素ガスの流量に対する表面凹凸性を示す原子力顕微鏡（ＡＦＭ）像である。
【図９】導入した窒素ガスの流量に対する表面凹凸性の変化を示す特性図である。
【図１０】導電薄膜の断面電子顕微鏡写真である。
【図１１】導電薄膜を用いて作製された素子の構成例を示す構成図である。
【図１２】図１１に示す素子の電気的特性について説明する説明図である。
【図１３】スタック型ＦｅＲＡＭの構成例を示す構成図である。
【図１４】強誘電体層の抵抗値の変化によりメモリ機能を実現する素子の構成例を示す構成図である。
【図１５】図１４に示す素子における抵抗スイッチ現象の電圧電流特性の一例を示す説明図である。
【符号の説明】
【０１０６】
１０１…基板、１０２…下部絶縁膜、１０３…導電薄膜。
【図１】
2007332397.tif 000003
【図２】
2007332397.tif 000004
【図３】
2007332397.tif 000005
【図４】
2007332397.tif 000006
【図５】
2007332397.tif 000007
【図６】
2007332397.tif 000008
【図７】
2007332397.tif 000009
【図９】
2007332397.tif 000010
【図１１】
2007332397.tif 000011
【図１２】
2007332397.tif 000012
【図１３】
2007332397.tif 000013
【図１４】
2007332397.tif 000014
【図１５】
2007332397.tif 000015
【図８】
2007332397.tif 000016
【図１０】
2007332397.tif 000017