(57)【要約】【課題】動作電源電圧及び電源ノイズ周波数応答が異なる複数の回路ブロックがあっても、各回路ブロックのリセット制御に最適な電圧閾値、周波数応答を複数用意する。【解決手段】第１の電源仕様に基づいて動作する第１の回路と、第２の電源仕様に基づいて動作する第２の回路と、第１のリセット仕様に基づいて前記第１の回路をリセットするための第１のリセット信号を前記第１の回路に供給する第１のリセット信号出力部と、第２のリセット仕様に基づいて前記第２の回路をリセットするための第２のリセット信号を前記第２の回路に供給する第２のリセット信号出力部とを具備する。【選択図】図１
2007242159.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源仕様に基づいて動作する第１の回路ブロックと、
前記第１の電源仕様とは異なる第２の電源仕様に基づいて動作する第２の回路ブロックと、
第１のリセット仕様に基づいて前記第１の回路ブロックをリセットするための第１のリセット信号を前記第１の回路ブロックに供給する第１のリセット信号出力部と、
前記第１のリセット仕様とは異なる第２のリセット仕様に基づいて前記第２の回路ブロックをリセットするための第２のリセット信号を前記第２の回路ブロックに供給する第２のリセット信号出力部と
を具備することを特徴とする電子装置。
【請求項２】
前記第１のリセット信号出力部および前記第２のリセット信号出力部に所定の電圧が供給され、
前記第１のリセット信号出力部は、前記供給された電圧を前記第１の電源仕様に応じて第１の電圧に変換して出力する第１の電圧出力手段と、前記第１の電圧と前記第１のリセット仕様に基づく電圧とを比較し、比較結果に応じて前記第１のリセット信号を出力する第１の比較部とを有し、
前記第２のリセット信号出力部は、前記供給された電圧を第２の電源仕様に応じて第２の電圧に変換して出力する第２の電圧出力手段と、前記第２の電圧と前記第２のリセット仕様に基づく電圧とを比較し、比較結果に応じて前記第２のリセット信号を出力する第２の比較部とを有することを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１の電圧出力手段は、前記供給された電圧に重畳されている周波数が前記第１のリセット仕様に基づく第１の遮断周波数未満の場合に前記第１の電源仕様に基づいて調整された電圧を前記第１の電圧として出力し、前記供給された電圧に重畳されている周波数が前記第１の遮断周波数以上の場合に前記第１の電圧の値が０となる第１の積分回路であることを特徴とする請求項２記載の電子装置。
【請求項４】
前記第１の回路ブロックおよび前記第２の回路ブロックの一方はデジタル回路であって、他方はアナログ回路であることを特徴とする請求項１記載の電子装置。
【請求項５】
前記第１のリセット信号出力部の出力と、前記第２のリセット信号出力部の出力とは、ワイヤードＯＲ接続されていることを特徴とする請求項１記載の電子装置。
【請求項６】
第１の電源仕様に基づいて動作する、少なくともＣＰＵを含むデジタル回路ブロックと、
第２の電源仕様に基づいて動作する、少なくとも光ピックアップのスレッドドライバを含むアナログ回路ブロックと、
第１のリセット仕様に基づいて前記デジタル回路ブロックをリセットするための第１のリセット信号を前記デジタル回路ブロックに供給する第１のリセット信号出力部と、
前記第１のリセット仕様とは異なる第２のリセット仕様に基づいて前記アナログ回路ブロックをリセットするための第２のリセット信号を前記アナログ回路ブロックに供給する第２のリセット信号出力部と
を具備することを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作電源電圧及び電源ノイズ周波数応答が異なる回路ブロックが混在する電子装置、および光ディスク装置に関する。
【背景技術】
【０００２】
一般的なシステムのリセットの方法としては電源電圧を監視し、所定の閾値電圧以下になるとシステムのリセットをかける。
【０００３】
また、特許文献１には、電源電圧を監視しているラインにＣ、Ｒ積分回路を有し電源電圧が瞬停からの復帰時のリセット誤動作を防いでいる。
【特許文献１】特開平９−３１９４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、単一の電圧閾値及び単一の電圧閾値の周波数応答であったので複数の動作電源電圧仕様が存在するシステムでは直流／交流電圧閾値ともに下限電圧の一番悪い回路ブロックで決まってしまうという問題があった。
【０００５】
本発明の目的は、動作電源電圧及び電源ノイズ周波数応答が異なる複数の回路ブロックがあっても、各回路ブロックのリセット制御に最適な電圧閾値、周波数応答を複数用意することが可能な電子装置、および光ディスク装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一例に係わる電子装置は、第１の電源仕様に基づいて動作する第１の回路ブロックと、第２の電源仕様に基づいて動作する第２の回路ブロックと、第１のリセット仕様に基づいて前記第１の回路ブロックをリセットするための第１のリセット信号を前記第１の回路ブロックに供給する第１のリセット信号出力部と、第２のリセット仕様に基づいて前記第２の回路ブロックをリセットするための第２のリセット信号を前記第２の回路ブロックに供給する第２のリセット信号出力部とを具備することを特徴とする。
【発明の効果】
【０００７】
動作電源電圧及び電源ノイズ周波数応答が異なる複数の回路ブロックがあっても、各回路ブロックのリセット制御に最適な電圧閾値、周波数応答を複数用意することが可能になる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態を以下に図面を参照して説明する。
【０００９】
以下、図面を参照しながら本実施例を説明する。
【００１０】
図１は、本発明の一実施形態に係わるリセット回路の構成を示すブロック図である。このリセット回路は、第１のリセット信号出力部Ｒｅｓｅｔ１、第２のリセット信号出力部Ｒｅｓｅｔ２、…、および第ｎのリセット信号出力部Ｒｅｓｅｔｎを有する。
【００１１】
第１のリセット信号出力部Ｒｅｓｅｔ１のオペアンプＱ１に電源電圧Ｖｃｃが供給されている。オペアンプＱ１の＋側に閾値電圧Ｖref_1（例えば４．２Ｖ）が供給されている。オペアンプＱ１の−側に抵抗Ｒ１の一端側が接続されている。抵抗Ｒ１の他端側に電源電圧Ｖｃｃが供給されている。抵抗Ｒ１の一端側にキャパシタＣ１の一端側が接続されている。キャパシタＣ１の他端側が接地されている。
【００１２】
オペアンプＱ１の出力は、オペアンプＱ１の＋側に印加される閾値電圧Ｖref_1とオペアンプＱ１の−側に印加される監視電圧ＶｃｃをＲ１とＣ１で積分した電圧により決定される。また、電源電圧に重畳されるノイズ周波数が１００Ｈｚ（＝１／（２π×Ｃ１×Ｒ１）以上の場合に、オペアンプＱ１の−側に入力される信号が、抵抗Ｒ１とキャパシタＣ１とで構成される積分回路によってキャンセルされる。監視電圧Ｖｃｃを抵抗Ｒ１とキャパシタＣ１との第１の積分回路で積分された電圧が４．２Ｖ以下、または電源電圧に重畳されるノイズ周波数が１００Ｈｚ以上の場合（第１のリセット仕様）に、オペアンプＱ３の出力がＨｉとなる。オペアンプＱ１からの出力が増幅器ＡＭＰ１で増幅され、リセット信号Ｒｅｓｅｔ＿１として出力される。
【００１３】
第２のリセット信号出力部Ｒｅｓｅｔ２は、オペアンプＱ２に電源電圧Ｖｃｃが供給されている。オペアンプＱ２の＋側に閾値電圧Ｖref_2（例えば３．８Ｖ）が供給されている。オペアンプＱ２の−側に抵抗Ｒ２の一端側が接続されている。抵抗Ｒ２の他端側に電源電圧Ｖｃｃが供給されている。抵抗Ｒ２の一端側にキャパシタＣ２の一端側が接続されている。キャパシタＣ２の他端側が接地されている。
【００１４】
オペアンプＱ２の出力は、オペアンプＱ２＋側に印加される閾値電圧Ｖref_2と−側に印加される監視電圧Ｖｃｃを抵抗ＲとキャパシタＣ２との第２の積分回路で積分した電圧により決定される。また、電源電圧に重畳されるノイズ周波数が１ｋＨｚ（＝２／（２π×Ｃ２×Ｒ２）以上の場合に、オペアンプＱ２の−側に入力される信号が、抵抗Ｒ２とキャパシタＣ２とで構成される積分回路によってキャンセルされる。監視電圧Ｖｃｃを抵抗Ｒ２とキャパシタＣ２で積分された電圧が３．８Ｖ以下、または電源電圧に重畳されるノイズ周波数が１ｋＨｚ以上の場合（第２のリセット仕様）に、オペアンプＱ２の出力がＨｉとなる。オペアンプＱ２からの出力が増幅器ＡＭＰ２で増幅され、リセット信号Ｒｅｓｅｔ＿2として出力される。
【００１５】
第ｎのリセット信号出力部Ｒｅｓｅｔｎは、オペアンプＱｎに電源電圧Ｖｃｃが供給されている。オペアンプＱｎの＋側に閾値電圧Ｖref_n（例えば３．３Ｖ）が供給されている。オペアンプＱ１の−側に抵抗Ｒｎの一端側が接続されている。抵抗Ｒｎの他端側に電源電圧Ｖｃｃが供給されている。
【００１６】
オペアンプＱｎの出力は、オペアンプＱｎの＋側に印加される閾値電圧Ｖref_nと−側に印加される監視電圧Ｖｃｃを抵抗Ｒｎで電圧降下した分を除いた電圧とによって決定される。監視電圧Ｖｃｃを抵抗Ｒｎで電圧降下した分を除いた電圧が３．３Ｖ以下の場合に、オペアンプＱ３の出力がＨｉとなる。オペアンプＱｎからの出力が増幅器ＡＭＰｎで増幅され、増幅器ＡＭＰｎからリセット信号Ｒｅｓｅｔ＿ｎとして出力される。
【００１７】
増幅器ＡＭＰ１〜ＡＭＰｎの出力はワイヤードＯＲ接続されている。上述した回路を用いると、図２に示すような閾値特性を有する。つまり、電源電圧に重畳されるノイズ周波数が１００Ｈｚ（＝１／（２π×Ｃ１×Ｒ１）、１ｋＨｚ（＝２／（２π×Ｃ２×Ｒ２）を境に、リセット電圧が４．２Ｖ、３．８Ｖ、３．３Ｖに設定されている。
【００１８】
以下に、上述したリセット回路を用いたシステムを図３に示す。
【００１９】
電源ブロック１００から電源が供給されている。４．６Ｖの電源電圧がリセット回路１０２に供給されている。４．６Ｖの電源電圧がレギュレータ１０３に供給されている。レギュレータによって４．６Ｖの電源電圧が３．３Ｖに定電圧化（第１の電源仕様）され、３．３Ｖの動作電圧がデジタルブロック１０４に供給されている。一方、４．６Ｖの電源電圧がインダクタンス１０６、キャパシタンス１０７によって５Ｖに定電圧化（第２の電源仕様）されて、アナログブロック１０５に供給されている。
【００２０】
リセット回路１０２は、デジタルリセット部１０２Ｄ、アナログリセット部１０２Ａ、リセット部１０２ｎを有する。デジタルリセット部１０２Ｄは、デジタルブロック１０４のリセット電圧に応じてリセット信号を出力する。デジタルブロック１０４の最適なリセット電圧は、デジタルブロック１０４が動作不能になるレギュレータ出力電圧である（例えば３．３Ｖ）。アナログリセット部１０２Ａは、デジタルブロック１０５のリセット電圧に応じてリセット信号を出力する。アナログブロック１０５の最適なリセット電圧は、例えば光ディスク装置の場合には４．５Ｖ程度である。
【００２１】
デジタルブロック１０４のリセット部１０４Ｒ、アナログブロック１０５のリセット部１０５Ｒがそれぞれリセット信号を受信することで、各ブロック１０４，１０５がリセットされる。
【００２２】
これらアナログ回路のＡＣ（ノイズ変動周波数）による動作については、
（１）電源ラインに挿入されているノイズフィルター１０８による減衰、
（２）アナログ回路部のＣＭＲＲ（コモンモードリジェクション）性能、
等により性能変化具合が異なる。
【００２３】
また、電源ラインのノイズ電圧の発生プロセスは、
（１）供給電源で発生するノイズ電圧、
（２）システム側の消費電流変動とラインインピーダンス１０１Ａ，１０１Ｂ、
がある。
【００２４】
従って、これらアナログ部のリセット回路の必要な周波数応答特性を図２の電圧閾値とＣＲフィルター時定数（＝τ〈抵抗値とキャパシタンスとの積〉）により実現する。
【００２５】
本システムによれば、動作電源電圧及び電源ノイズ周波数応答が異なる複数の回路ブロック１０４，１０５があっても、各回路ブロックのリセット制御に最適な電圧閾値、周波数応答を複数用意することが可能になる。これにより、一方の回路ブロックにとっては不要となるようなリセット動作を防止することができる。
【００２６】
上述したリセット回路を光ディスク装置に適用した例について説明する。
【００２７】
図１は、本発明の一実施形態に係わる光ディスクドライブ装置の構成を示す図である。
【００２８】
光ディスク装置１０においては、記録モード時、ホストコンピュータ１００から順次与えられるデータがインターフェース部１１を介してバッファメモリ１２に順次格納される。
【００２９】
バッファメモリ１２に格納されたデータは、セクタ（2kbyte）単位でエンコーダ部２０に順次供給される。エンコーダ部２０は、データに誤り訂正符号および同期データを付加する。エンコーダ部２０は、データに対して光ディスクのフォーマットに従って所定の変調処理を施す。エンコーダ部２０は、変調された記録データから記録に適した記録パルスを生成し、光ピックアップヘッド３０に供給する。
【００３０】
光ピックアップヘッド３０は、記録パルスに応じた光ビームを発光する。光ビームは、光ディスク１３の記録面に照射される。
【００３１】
光ビームの照射時、光ディスク１３からの反射光が光ピックアップヘッド３０に入射する。光ピックアップヘッド３０は、光信号を電気信号に変換する。
【００３２】
光ピックアップヘッド３０は、光ディスク１３からの反射光に基づいてトラッキングエラー信号及びフォーカスエラー信号等のサーボエラー信号と、ウォブル信号、ＲＦ信号とを生成する。サーボエラー信号はサーボ制御部３７に供給され、ウォブル信号は物理アドレス復調部３６に供給される。またＲＦ信号は、ＲＦアンプ３５を介してデコーダ部５０に供給される。
【００３３】
サーボ制御部３７は、供給されるサーボエラー信号に基づいてスピンドルドライバ４０を介してスピンドルモータ４２を制御することにより、光ディスク１３を所定速度で回転駆動する。またサーボ制御部３７は、サーボエラー信号に基づいてスレッドドライバ３９を介してスレッドモータ４１を制御することにより、光ディスク１３上の光ビームのビームスポット（以下、これを単にビームスポットと呼ぶ）を光ディスク１３の記録面に形成されたデータトラック（プリグルーブ又はランド）に沿って当該光ディスク１３の径方向に移動させる。さらにサーボ制御部３７は、サーボエラー信号に基づいてアクチュエータドライバ３８を介してアクチュエータを制御することにより、トラッキング制御及びフォーカス制御を行う。
【００３４】
一方、物理アドレス復調部３６は、ウォブル信号をデコード処理することにより、光ディスク１３におけるそのときのビームスポットの絶対番地を検出し、これをアドレス情報信号としてＣＰＵ（Central Processing Unit ）１７に送出する。
【００３５】
また物理アドレス復調部３６は、上述のようなデコード処理により得られる光ディスク１３上での絶対番地が変化する毎に（すなわち光ディスク１３におけるビームスポットが走査するセクタが変わるごとに）、これを知らせるシンク割込信号をＣＰＵ１７に送出する。
【００３６】
かくしてＣＰＵ１７は、物理アドレス復調部３６から与えられるこれらアドレス情報信号及びシンク割込信号に基づいて、光ディスク１３におけるそのときの記録位置を順次認識し、当該認識結果に基づいて記録データを正しく光ディスク１３に記録し得るように、必要な制御処理を実行する。
【００３７】
これに対して再生モード時、ＣＰＵ１７は、サーボ制御部３７を制御することにより、上述の記録モード時と同様にして、光ディスク１３を所定速度で回転駆動させると共に、ビームスポットを光ディスク１３のデータトラックに沿って移動させ、かつトラッキング制御及びフォーカス制御を行わせる。
【００３８】
またＣＰＵ１７は、上述した光ピックアップヘッド３０を駆動することにより光ビームを光ディスク１３に向けて発射させる。この結果この光ビームが光ディスク１３の記録面において反射し、その反射光に基づき得られる光ディスク１３から読み出された読出しデータ（ＲＦ信号）がアドレス情報信号としてからＲＦアンプ３５を介してデコーダ部５０に供給される。
【００３９】
デコーダ部５０は、読出しデータからクロックＣＬＫを抽出する。デコーダ部５０は、供給されるクロックＣＬＫに基づいて、データを読み出す。デコーダ部５０は、読み出したデータを復調処理し、誤り訂正処理が施されることにより記録前の元のフォーマットのデータに変換され、この後バッファメモリ１２およびインターフェース部１１を介してホストコンピュータ１００に送出される。
【００４０】
この装置は、３．３Ｖの電圧で駆動するデジタルブロック６１と、５Ｖの電圧で駆動するアナログブロック６２とを有する。デジタルブロック６１は、例えばメモリ１２、ＣＰＵ１７、エンコーダ部２０、物理アドレス復調部３６、サーボ制御部３７、およびデコーダ部５０を有する。アナログブロック６２は、光ピックアップヘッド３０、ＲＦアンプ３５、アクチュエータドライバ３８、スレッドドライバ３９、スピンドルドライバ４０、スレッドモータ４１、スピンドルモータ４２を有する。
【００４１】
また、デジタルブロック６１およびアナログブロック６２をリセットするためのリセット回路７０を有する。リセット回路７０は、デジタルブロック６１をリセットするためのデジタルリセット部７１、アナログブロック６２をリセットするためのアナログリセット部７２を有する。デジタルリセット部７１およびアナログリセット部７２の構成は、図１に示すリセット回路のリセット部の抵抗およびキャパシタンスの値を調整することで実施される。
【００４２】
なお、アナログブロック６２のリセットとは、例えば、
１）アクチュエータドライバ３８、スレッドドライバ３９、およびスピンドルドライバ４０を有するドライバーＩＣなどではパワーミューティングＯＮ／ＯＦＦ制御、
２）ＲＦアンプ３５などでは記録動作の動作／非動作、
などを指す。
【００４３】
このように光ディスク装置のリセット回路を構成することにより、例えば電源電圧の低下によりアナログブロックの動作を一時停止したとしても、デジタルブロックに支障がない限りデジタルブロックを継続的に動作させることができ、不要なリセット動作を防止することができる。
【００４４】
図５は、リセット部の複数の出力をワイヤードＯＲ接続せず各々のＤＣ電圧閾値、ノイズ周波数応答に設定されたリセット信号を出力する例である。
【００４５】
ここでもアナログ部のリセットとは、例えば、
１）ドライバーＩＣなどではパワーミューティングＯＮ／ＯＦＦ制御、
２）記録再生ＲＦアンプなどでは記録動作の動作／非動作、
などを指す。
【００４６】
このように、本発明によれば、動作電源電圧及び電源ノイズ周波数応答が異なる複数の回路ブロックがあっても、各回路ブロックのリセット制御に最適な電圧閾値、周波数応答を複数用意することが可能であり、これにより、一方の回路ブロックにとっては不要となるようなリセット動作を防止することができる。
【００４７】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係わるリセット回路の構成を示すブロック図。
【図２】図１に示したリセット回路によるリセット電圧、リセット周波数帯域を示す図。
【図３】図１のリセット回路を用いた電子装置の例を示すブロック図。
【図４】図１のリセット回路を用いた光ディスク装置の例を示すブロック図。
【図５】図１のリセット回路においてリセット部の複数の出力をワイヤードＯＲ接続しない場合の電子装置の例を示すブロック図。
【符号の説明】
【００４９】
Ｒｅｓｅｔ１…第１のリセット信号出力部，Ｒｅｓｅｔ２…第２のリセット信号出力部，Ｒｅｓｅｔｎ…第ｎのリセット信号出力部，Ｑ１〜Ｑ３…オペアンプ，Ｒ１〜Ｒ３…抵抗，Ｃ１〜Ｃ３…キャパシタ
【図１】
2007242159.tif 000003
【図２】
2007242159.tif 000004
【図３】
2007242159.tif 000005
【図４】
2007242159.tif 000006
【図５】
2007242159.tif 000007