(57)【要約】【課題】リセットノイズを発生させることなく、高Ｓ／Ｎで電圧変換効率の良好な電荷−電圧変換器を有する電荷転送素子を提供することを目的とする。【解決手段】電荷−電圧変換部における接合トランジスタのゲート電極領域を、電位障壁を発生させず、緩やかな電位勾配が形成される構造にすることにより、リセットノイズを発生させることなく高いＳ／Ｎを実現でき、電圧変換効率の良好な電荷−電圧変換器を容易に実現できる。【選択図】図２
2007242741.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、
前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層上全面に第一の絶縁膜を介して形成された第一のゲート電極と、
前記第一のゲート電極の一方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第二のゲート電極と、
前記第一のゲート電極の他方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第三のゲート電極と
を有し、前記第一の第一導電型拡散層が前記第二のゲート電極または第三のゲート電極のどちらか一方の直下部まで伸延されていることを特徴とする電荷転送素子。
【請求項２】
前記第一の第一導電型拡散層が前記第二のゲート電極および第三のゲート電極の両方の直下部まで伸延されていることを特徴とする請求項１記載の電荷転送素子。
【請求項３】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、
前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層上全面に第一の絶縁膜を介して形成された第一のゲート電極と、
前記第一のゲート電極の一方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された前記第一のゲート電極に隣接する部分の中央部に三角の切れ込みを持った第二のゲート電極と、
前記第一のゲート電極の他方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第三のゲート電極と、
前記第一の第一導電型拡散層の端が前記第二のゲート電極の前記三角の切り込み形状と一致するような三角に切り出され、前記第二のゲート電極の前記三角の切り込み部側面と前記第一の第一導電型拡散層の三角部側面が前記第１の絶縁膜を介して平行と成るように対向することを特徴とする電荷転送素子。
【請求項４】
前記第三のゲート電極が前記第一のゲート電極に隣接する部分の中央部に三角の切れ込みを持ち、前記第一の第一導電型拡散層の端が前記第三のゲート電極の前記三角の切り込み形状と一致するような三角に切り出され、前記第三のゲート電極の前記三角の切り込み部側面と前記第一の第一導電型拡散層の三角部側面が前記第１の絶縁膜を介して平行と成るように対向することを特徴とする請求項３記載の電荷転送素子。
【請求項５】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第二の第二導電型拡散層と、
前記第一の第一導電型拡散層の前記第一の第二導電型拡散層と接する側と反対の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第三の第二導電型拡散層と、
前記第三の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第四の第二導電型拡散層と、
前記第一の第二導電型拡散層，前記第二の第二導電型拡散層，前記第三の第二導電型拡散層および前記第四の第二導電型拡散層と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第三の第一導電型拡散層と、
前記第一の第二導電型拡散層，前記第二の第二導電型拡散層，前記第三の第二導電型拡散層および前記第四の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極と
を有することを特徴とする電荷転送素子。
【請求項６】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、
前記第一の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第一の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第三の第二導電型拡散層と、
前記第二の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第二の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第四の第二導電型拡散層と、
前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極と
を有することを特徴とする電荷転送素子。
【請求項７】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層と接して前記半導体基板に形成された第二の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、
前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極と
を有することを特徴とする電荷転送素子。
【請求項８】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層と接して前記半導体基板に形成された第二の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、
直上で前記第二の第一導電型拡散層と接する第三の第二導電型拡散層と、
前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極と
を有することを特徴とする電荷転送素子。
【請求項９】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、
前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、
前記第一の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第一の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第三の第二導電型拡散層と、
前記第二の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第二の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第四の第二導電型拡散層と、
直上で前記第二の第一導電型拡散層と接する第五の第二導電型拡散層と、
前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極と
を有することを特徴とする電荷転送素子。
【請求項１０】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層の三方の端に接するように前記半導体基板表面に形成される第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の残りの端に接するように前記半導体基板表面に形成される第二の第二導電型拡散層と、
前記第一の第二導電型拡散層上に第一の絶縁膜を介して形成される第一のゲート電極と、
前記第一のゲート電極と第二の絶縁膜を介して接し、前記第一の絶縁膜を介して前記第一の拡散層上に生成される第二のゲート電極と、
前記第一の絶縁膜を介して前記第二の第二導電型拡散層上に生成される第三のゲート電極と
を有することを特徴とする電荷転送素子。
【請求項１１】
半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、
前記信号電荷−電圧変換部が、
前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、
前記第一の第一導電型拡散層の三方の端に接するように前記半導体基板表面に形成される第一の第二導電型拡散層と、
前記第一の第一導電型拡散層の残りの端に接するように前記半導体基板表面に形成される第二の第二導電型拡散層と、
前記第一の第二導電型拡散層上に第一の絶縁膜を介して形成される第一のゲート電極と、
前記第一のゲート電極と第二の絶縁膜を介して接し、前記第一の絶縁膜を介して前記第一の第二導電型拡散層上に生成される第二のゲート電極と、
前記第一の絶縁膜を介して前記第二の第二導電型拡散層上に生成される第三のゲート電極と
を有し、前記第一の第一導電型拡散層から第一の第二導電型拡散層の端部までの距離が、前記第三のゲート電極下での距離より前記第二のゲート電極下の距離の方が短いことを特徴とする電荷転送素子。
【請求項１２】
前記第一の第二導電型拡散層が、信号電荷−電圧変換部の接合型トランジスタのゲート電極と、信号電荷排出のためのリセットドレインを兼ねることを特徴とする請求項１１記載の電荷転送素子。
【請求項１３】
前記第一導電型の拡散層がｐ型拡散層であり、前記第二導電型のｎ型拡散層が拡散層であることを特徴とする請求項１から請求項１２のいずれかに記載の電荷転送素子。
【請求項１４】
前記第一導電型の拡散層がｎ型拡散層であり、前記第二導電型のｐ型拡散層が拡散層であることを特徴とする請求項１から請求項１２のいずれかに記載の電荷転送素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電荷−電圧変換を行う接合型トランジスタを備える電荷転送素子に関するものである。
【背景技術】
【０００２】
民生用や業務用で使用されるビデオカメラや、近年めざましい発展を遂げているデジタルスチルカメラに用いられるＣＣＤ固体撮像素子では、カメラの小型化、高画素化に伴い、単位面積当たりの出力電圧を確保しつつ微細セル化の進展がめざましい。しかしながら、ＣＣＤ固体撮像素子は拡散層を空乏化することによりデバイスが動作するため、ＭＯＳトランジスタのような微細化に伴うスケーリング則が適用できない。つまり、空乏化させて動作させるので、サイズを縮小すると、高濃度化しなければならず、空乏化させるための電源電圧は駆動電圧の範囲を超えてしまう。そのため、２．０μｍセル以細での微細化においては、セルサイズ縮小量に見合う程に、出力電圧を確保しにくくなって来ている。そこで、さらなる微細セル化を進めていく上では、Ｓ（出力）／Ｎ（ノイズ）の向上が必要となっている。Ｓ／Ｎ向上においては、下記特許文献１に示す接合型トランジスタを用いた電荷−電圧変換器が提案されている。
【０００３】
図２５を用いて、特許文献１で提案された従来の電荷転送素子について説明する。
図２５は、従来の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、前記特許文献１に記載された信号電荷−電圧変換部の平面模式図を示すものである。図２５において、信号電荷−電圧変換部は、水平ＣＣＤであるｎ型領域４０５と、ゲート絶縁膜を介してｎ型領域４０５上に形成された水平ＣＣＤ最終段での取り扱い電荷量と電荷転送を制御するための多結晶シリコンからなる電極４０９と、信号電荷排出のドレインであるｎ型領域４２０と、ゲート絶縁膜を介してｎ型領域４２０上に形成された信号電荷−電圧変換部での取り扱い電荷量と電荷排出を制御するための多結晶シリコンからなる電極４１０とに囲まれた領域であり、信号電荷転送路に位置し、ｐ型接合型トランジスタのゲートに対応するｎ型領域４０７と、トランジスタのドレイン、トランジスタのチャネル、ならびにソースに対応するｐ型領域４１３と、ｐ型接合型トランジスタのゲートに対応するｎ型領域４０７の電位を制御するために、ゲート絶縁膜を介してｎ型領域４０７上に形成された多結晶シリコンからなる電極４１２で構成され、ｐ型領域４１３は、ｎ型領域４０７内に島状に形成されている。点線４２５は、ｎ型領域４０７内でｐ型領域４１３を含まない信号電荷転送方向に垂直な線を示す。点線４２４は、ｎ型領域４０７内でｐ型領域４１３を含み信号電荷転送方向に平行な線を示す。
【特許文献１】特開昭６２−２４４１７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の構成では、信号電荷−電圧変換部をｐ型接合型トランジスタのゲートに対応するｎ型領域４０７内にトランジスタのドレインに対応するｐ型領域４１３を島状に形成し、且つゲート絶縁膜を介してｎ型領域４０７上に電極４１２を配置するために、電極４０９の直下に位置するｎ型領域４０５とｐ型領域４１３との間にｎ型領域４０７が形成される。これにより、ｎ型領域４０７内部では、ｎ型領域４０５とｐ型領域４１３との間に挟まれる領域の電位が最も高くなり、ｎ型領域４０７内部での電荷排出時の電位障壁を発生させるので、信号電荷−電圧変換部からの信号電荷排出ができなくなり、リセットノイズの劣化、Ｓ／Ｎの劣化が問題であった。
【０００５】
本発明は、前記従来の問題を解決するため、リセットノイズを発生させることなく、高Ｓ／Ｎで電圧変換効率の良好な電荷−電圧変換器を有する電荷転送素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層上全面に第一の絶縁膜を介して形成された第一のゲート電極と、前記第一のゲート電極の一方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第二のゲート電極と、前記第一のゲート電極の他方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第三のゲート電極とを有し、前記第一の第一導電型拡散層が前記第二のゲート電極または第三のゲート電極のどちらか一方の直下部まで伸延されていることを特徴とする。
【０００７】
請求項２記載の電荷転送素子は、請求項１記載の電荷転送素子において、前記第一の第一導電型拡散層が前記第二のゲート電極および第三のゲート電極の両方の直下部まで伸延されていることを特徴とする。
【０００８】
請求項３記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層上全面に第一の絶縁膜を介して形成された第一のゲート電極と、前記第一のゲート電極の一方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された前記第一のゲート電極に隣接する部分の中央部に三角の切れ込みを持った第二のゲート電極と、前記第一のゲート電極の他方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第三のゲート電極と、前記第一の第一導電型拡散層の端が前記第二のゲート電極の前記三角の切り込み形状と一致するような三角に切り出され、前記第二のゲート電極の前記三角の切り込み部側面と前記第一の第一導電型拡散層の三角部側面が前記第１の絶縁膜を介して平行と成るように対向することを特徴とする。
【０００９】
請求項４記載の電荷転送素子は、請求項３記載の電荷転送素子において、前記第三のゲート電極が前記第一のゲート電極に隣接する部分の中央部に三角の切れ込みを持ち、前記第一の第一導電型拡散層の端が前記第三のゲート電極の前記三角の切り込み形状と一致するような三角に切り出され、前記第三のゲート電極の前記三角の切り込み部側面と前記第一の第一導電型拡散層の三角部側面が前記第１の絶縁膜を介して平行と成るように対向することを特徴とする。
【００１０】
請求項５記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層の前記第一の第二導電型拡散層と接する側と反対の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第三の第二導電型拡散層と、前記第三の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第四の第二導電型拡散層と、前記第一の第二導電型拡散層，前記第二の第二導電型拡散層，前記第三の第二導電型拡散層および前記第四の第二導電型拡散層と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第三の第一導電型拡散層と、前記第一の第二導電型拡散層，前記第二の第二導電型拡散層，前記第三の第二導電型拡散層および前記第四の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極とを有することを特徴とする。
【００１１】
請求項６記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第一の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第三の第二導電型拡散層と、前記第二の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第二の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第四の第二導電型拡散層と、前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極とを有することを特徴とする。
【００１２】
請求項７記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極とを有することを特徴とする。
【００１３】
請求項８記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、直上で前記第二の第一導電型拡散層と接する第三の第二導電型拡散層と、前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極とを有することを特徴とする。
【００１４】
請求項９記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第一の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第三の第二導電型拡散層と、前記第二の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第二の第二導電型拡散層の前記第一の第一導電型拡散層と接している側と反対側の端の位置よりも内側に端があり前記第一の第一導電型拡散層と接する第四の第二導電型拡散層と、直上で前記第二の第一導電型拡散層と接する第五の第二導電型拡散層と、前記第一の第二導電型拡散層および前記第二の第二導電型拡散層の上部全面に絶縁膜を介して形成されたゲート電極とを有することを特徴とする。
【００１５】
請求項１０記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の三方の端に接するように前記半導体基板表面に形成される第一の第二導電型拡散層と、前記第一の第一導電型拡散層の残りの端に接するように前記半導体基板表面に形成される第二の第二導電型拡散層と、前記第一の第二導電型拡散層上に第一の絶縁膜を介して形成される第一のゲート電極と、前記第一のゲート電極と第二の絶縁膜を介して接し、前記第一の絶縁膜を介して前記第一の拡散層上に生成される第二のゲート電極と、前記第一の絶縁膜を介して前記第二の第二導電型拡散層上に生成される第三のゲート電極とを有することを特徴とする。
【００１６】
請求項１１記載の電荷転送素子は、半導体基板上に隣接して形成された、信号電荷を受け水平方向に転送する水平転送ＣＣＤおよび前記水平ＣＣＤからの信号電荷を信号電圧に変化する信号電荷−電圧変換部ならびに電荷を排出するリセットドレインより成る電荷転送素子であって、前記信号電荷−電圧変換部が、前記半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の三方の端に接するように前記半導体基板表面に形成される第一の第二導電型拡散層と、前記第一の第一導電型拡散層の残りの端に接するように前記半導体基板表面に形成される第二の第二導電型拡散層と、前記第一の第二導電型拡散層上に第一の絶縁膜を介して形成される第一のゲート電極と、前記第一のゲート電極と第二の絶縁膜を介して接し、前記第一の絶縁膜を介して前記第一の第二導電型拡散層上に生成される第二のゲート電極と、前記第一の絶縁膜を介して前記第二の第二導電型拡散層上に生成される第三のゲート電極とを有し、前記第一の第一導電型拡散層から第一の第二導電型拡散層の端部までの距離が、前記第三のゲート電極下での距離より前記第二のゲート電極下の距離の方が短いことを特徴とする。
【００１７】
請求項１２記載の電荷転送素子は、請求項１１記載の電荷転送素子において、前記第一の第二導電型拡散層が、信号電荷−電圧変換部の接合型トランジスタのゲート電極と、信号電荷排出のためのリセットドレインを兼ねることを特徴とする。
【００１８】
請求項１３記載の電荷転送素子は、請求項１から請求項１２のいずれかに記載の電荷転送素子において、前記第一導電型の拡散層がｐ型拡散層であり、前記第二導電型のｎ型拡散層が拡散層であることを特徴とする。
【００１９】
請求項１４記載の電荷転送素子は、請求項１から請求項１２のいずれかに記載の電荷転送素子において、前記第一導電型の拡散層がｎ型拡散層であり、前記第二導電型のｐ型拡散層が拡散層であることを特徴とする。
【００２０】
以上により、リセットノイズを発生させることなく、高Ｓ／Ｎで良好な電圧変換効率を確保することができる。
【発明の効果】
【００２１】
以上説明したとおり、本発明により、リセットノイズを発生させることなく、高Ｓ／Ｎで電圧変換効率の良好な電荷−電圧変換器を有する電荷転送素子を提供できる。
【発明を実施するための最良の形態】
【００２２】
本発明の電荷転送素子は、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層の前記半導体基板の全面に第一の絶縁膜を介して形成された第一のゲート電極と、前記第一のゲート電極の両端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第二、第三のゲート電極と、前記第一の第一導電型拡散層が前記第二、第三のゲート電極のどちらか一方の直下部まで伸延することにより、リセットノイズを発生させることなく、高Ｓ／Ｎで電圧変換効率の良好な電荷−電圧変換器を有する電荷転送素子を提供することができる。
【００２３】
以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は実施の形態１の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態１における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図である。図２は実施の形態１の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｎ型領域８、ｎ型領域９、ｐ型領域５、ｐ型領域１０、コンタクト１８を含み電荷転送方向に垂直な方向２７での断面である。図３は実施の形態１の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図であり、ｐ型領域１０を含み電荷転送方向に平行な方向２６での断面である。３次元として構成を説明するために図１、図２、図３を用いて説明する。
【００２４】
図１において、ｎ型領域６、ｐ型領域３、ｐ型領域５、ゲート電極１４、ゲート電極１２を含む領域２３は、水平ＣＣＤから電圧変換部へ信号電荷を送り込む水平ＣＣＤ出口部である。ｎ型領域１６、ｎ型領域３３、ｐ型領域５、ゲート電極１３を含む領域２５は、電圧変換部から信号電荷を排出するリセットドレイン部である。領域２３と領域２５に囲まれた領域２４が信号電荷−電圧変換部であり、ｎ型領域８、ｎ型領域９、ｐ型領域５、ｐ型領域１０、ゲート電極１５によって構成されている。水平ＣＣＤである領域２３から電圧変換部である領域２４を通して電子の掃き出しを行うリセットドレイン部である領域２５への信号電荷である電子の転送チャネルを折線２８で示す。折線２８に沿った電子転送チャネル内で、位置２９はゲート電極１４の直下、位置３０はゲート電極１２の直下、位置３１はｎ型領域８中のゲート電極１２の近傍、位置３４はｎ型領域８の中のほぼ中央、位置３２はリセットドレインであるｎ型領域１６の中にそれぞれ存在する。また、位置３４は方向２７に沿った断面内にもそれぞれ存在している。
【００２５】
図２において、ｎ型半導体基板１の上に低濃度のｐ型ウェル２が形成されている。ｐ型ウェル２は、基板１からの電子の逆流を抑制するために、不純物は約１×１０１４ｃｍ−３以上の濃度に設定されている。この濃度に設定することで、電子掃き出しのためのリセット動作時にｎ型領域８、ｎ型領域９に対して、例えば、電源電圧１５Ｖ、または１２Ｖを印加しても基板１からの電子の逆流を起こすことがない。ｐ型ウェル２の基板１のＳｉ表面側にｐ型ウェルであるｐ型領域５が選択的に形成されている。ｐ型領域５に接して、基板１の表面にｐ型領域１０が形成されている。ｐ型領域１０の一方の端でｎ型領域８が接するように形成されている。ｎ型領域８は、直下部にｐ型領域３と、ｐ型領域１０、ｐ型領域７とに取り囲まれるように基板１の表面に形成されている。ｐ型領域１０の他方の端でｎ型領域９が接するように基板１の表面に形成されている。ｎ型領域９は、直下部にｐ型領域３と、ｐ型領域１０、ｐ型領域７とに取り囲まれるように形成されている。ｐ型領域１０は、信号電荷−電圧変換を行う接合トランジスタのチャネル、ドレインの役目と基板１表面でコンタクトを取る役目を果たす領域である。ｐ型領域５は、接合トランジスタのソースの役目を果たす領域である。そのため、ｐ型領域５の不純物濃度は、ｐ型領域１０と等しいか、高濃度である。ｎ型領域８、ｎ型領域９はそれぞれ接合型トランジスタのゲート電極の機能を有している。ゲート電極１５は、接合トランジスタでの動作電圧制御と水平ＣＣＤからの電子の転送を制御する目的のために形成されている。ゲート電圧１５に所望の電圧を印加することにより、電子がない時には、ｎ型領域８、ｎ型領域９は空乏化している。信号電荷である電子が、電圧変換のため領域２３へ送り込まれた時には、ｎ型領域８、ｎ型領域９の電位が変化するのに伴って、トランジスタのチャネル幅５０６が変化して、接合トランジスタのチャネル電流５０５が変調を受け、ＡＬ配線１９により結線された負荷抵抗２１を通して信号電圧２２が出力される。本実施の形態では、トランジスタのチャネルの横にゲート電極であるｎ型領域を有しているので、横型トランジスタ構造である。ｐ型領域５、ｐ型領域７は、基板１表面にｐ型領域７、ｐ型領域５の順番に基板１の深くなる方向の位置関係を有して接し、ｐ型領域３と接するように形成されている。ｐ型領域３の基板１の表面に酸化膜４が形成されている。ｎ型領域８、ｎ型領域９、ｐ型領域７、酸化膜４にかけて基板１の表面にゲート絶縁膜１１が形成されている。ゲート絶縁膜１１の直上に、ｎ型領域８、ｎ型領域９の全面を覆い、ｐ型領域７の上部の一部分にかかるようにゲート電極１５が形成されている。さらに、その上から半導体基板１の全面を覆うように酸化膜１７が形成されている。ｐ型領域１０に接点を形成するために、酸化膜１７を突き抜き、ｐ型領域１０にコンタクト１８が形成されており、そのコンタクト１８に沿ってＡＬが埋め込まれ、ＡＬ配線１９が選択的に形成されている。ＡＬ配線１９を保護する目的で、全面に保護膜が形成されている。
【００２６】
図３において、水平ＣＣＤ転送チャネルは、ｐ型領域５の表面上に選択的に形成されたｎ型領域６である。ゲート絶縁膜１１を介してｎ型領域６上には水平ＣＣＤの最終ゲート電極１４と、酸化膜１７を介してゲート電極１２を隣接して形成する。ｐ型ウェル５の表面上に選択的に形成されたｎ型領域３３に接してリセットドレインであるｎ型領域１６が形成されている。ｎ型領域３３の基板表面１にゲート絶縁膜１１を介してゲート電極１３が選択的に形成されている。
【００２７】
ｐ型領域１０は、接合型トランジスタのチャネル、ドレインに相当し、コンタクト１７により、ＡＬ配線１９を通して電源に接続されている。ｐ型領域１０は両端にｎ型領域３３とｎ型領域６が、直下にｐ型領域５が形成され、ｎ型領域３３，ｎ型領域６およびｐ型領域５が結ぶように取り囲んで、ｐ型領域１０が基板１表面に選択的に形成されている。ゲート絶縁膜１１を介してｐ型領域１０上にゲート電極１５が２カ所形成されている。１つのゲート電極１５は、酸化膜１７を介してゲート電極１２と一方を接し、他方をＡＬ配線１９と接するように形成されている。２つ目のゲート電極１５は、酸化膜１７を介してＡＬ配線１９と一方を接し、他方をゲート電極１３と接するように形成されている。接合トランジスタのチャネル、ドレイン、およびコンタクトの機能だけでなく、電圧変換部からの電子の排出残りを低減し、Ｓ／Ｎ向上を行うために、ｐ型領域１０の一方の端は、ゲート電極１５の直下を越え、絶縁膜１１を介してゲート電極１２の直下まで伸延し、他方の端は、ｐ型領域１０は、絶縁膜１１を介してゲート電極１３の直下まで伸延している。
【００２８】
以上のようにして、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
図１、図２、図３、図４を用いて、Ｓ／Ｎ向上ができるメカニズムについて説明する。
【００２９】
図４は実施の形態１における電荷転送素子の電子転送時の電位分布を示す図である。
信号電荷である電子が水平ＣＣＤから電圧変換部に転送され、リセットドレイン部に排出される時、転送チャネルは図１の折線２８に沿って形成される。電子転送時の折線２８に沿った電子転送時の電位分布が図４である。図４での直線４９は、折線２８に沿った各位置での領域の場所を示す。水平ＣＣＤである領域２３の位置２９から電圧変換部である領域２４に電子が転送される時には、ゲート電極１４はＯＦＦし、ゲート電極１３はＯＦＦするので、転送チャネルの電位は、ゲート電極１４の直下では実線３９から点線４０へ、ゲート電極１３の直下では実線４３から点線４４へ変化する。ｎ型領域８では、ゲート電極１２、ゲート電極１３の影響を受けないので電位の変化はない。ｐ型領域１０は、ゲート電極１２、ゲート電極１３の少なくともいずれか一方の直下まで伸延していることから、電圧変換部である領域２４では、転送方向に沿ってみると図１のようにｐ型領域１０の両端にｎ型領域８、ｎ型領域９が形成されている。加えて、リセットドレイン部の領域２５でのｎ型領域１６には電源電圧が印加されているので、ｎ型領域８の内部には、電位障壁が発生することなく、領域２５に向かって緩やかな電位勾配４６が形成されている。従って、領域２４より電子を排出する時には、ゲート電極１３がＯＮするので電位は、ふたたび実線４３になり、信号電荷である電子４７をリセットドレインであるｎ型領域１６に全て排出できる。これにより、転送時、排出時に電子の転送残りがなく高いＳ／Ｎを達成できる。また、ゲート電極１５を形成するので、接合型トランジスタのゲート電極であるｎ型領域８、ｎ型領域９の電位を自由に設定でき、容易に電子−電圧変換部のトランジスタを実現できる。以上のようにして、接合型トランジスタを有した電子の転送時、排出時に電子の転送残りがなくなり、Ｓ／Ｎ向上が容易にできる信号電荷−電圧変換部が構成できる。
【００３０】
以上のように本実施の形態１によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層の前記半導体基板の全面に第一の絶縁膜を介して形成された第一のゲート電極と、前記第一のゲート電極の両端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された第二、第三のゲート電極と、前記第一の第一導電型拡散層が前記第二、第三のゲート電極のどちらか一方の直下部まで伸延することにより、接合型トランジスタを有した電子の転送時、排出時に電子の転送残りがなくＳ／Ｎ向上が容易にできる信号電荷−電圧変換部が構成できる。
（実施の形態２）
図５は実施の形態２の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態２における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図６は実施の形態２の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図であり、ｐ型領域５１を含み電荷転送方向に平行な方向５４での断面である。図５、図６において、図１〜図４と同じ構成要素については説明を省略する。
【００３１】
図５において、ｎ型領域６、ｐ型領域５、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域５、ゲート電極５３を含むリセットドレイン部である領域２５に囲まれた領域２４が信号電荷―電圧変換部である。
【００３２】
図６において、水平ＣＣＤ転送チャネルは、ｐ型ウェル５の表面上に選択的に形成されたｎ型領域６である。水平ＣＣＤ最終段での電子の転送を制御する目的のゲート電極１４は、ｎ型領域６上にゲート絶縁膜１１を介して選択的に形成されている。ゲート電極５２は、ｎ型領域６上にゲート絶縁膜１１を介し、ゲート電極１４に隣接して形成されている。ゲート電極５２は、酸化膜１７を介してゲート電極１５と接している。両端に形成されたｎ型領域６，ｎ型領域３３と直下に形成されたｐ型領域５で結ぶように取り囲まれてｐ型領域５１が基板１表面に選択的に形成されている。ｐ型領域５１は、信号電荷―電圧変換を行うための接合型トランジスタのドレインとなる。ｐ型領域５１は、ｐ型領域５よりも高濃度になるように形成されている。ゲート絶縁膜１１を介してｐ型領域５１上にゲート電極１５が２カ所形成されている。１つのゲート電極１５は、酸化膜１１を介してゲート電極５２と一方を接し、他方をＡＬ配線１９と接するように形成されている。２つ目のゲート電極１５は、酸化膜１１を介してＡＬ配線１９と一方を接し、他方をゲート電極５３と接するように形成されている。ゲート電極５３は、画像信号を順次取り出すために信号電荷である電子を掃き出す役目を持つリセットゲートであり、ｎ型領域３３上にゲート絶縁膜１１を介して形成されている。ｐ型領域５１は、ゲート電極５２、ゲート電極５３のそれぞれの一方の端に合わせて基板１表面に形成されている。信号電荷である電子の転送残りを低減し、Ｓ／Ｎ向上のために、図５で見ると、水平ＣＣＤ出口部である領域２３でのゲート電極５２、リセットドレイン部である領域２５でのゲート電極５３の少なくともいずれか一方の中央部に三角の切れ込みを入れた領域に接するようにｎ型領域３３の内部にｐ型領域５１が形成されている。
【００３３】
ゲート電極５２に三角の切れ込みを入れ、ｐ型領域５１の端部をその切れ込みに接して一致するように形成することにより、ｐ−ｎ接合に沿った方向に電界を形成できるので、
ゲート電極５２直下において、電子をｎ型領域８、ｎ型領域９へ転送する電界強度を高めることができる。従って、水平ＣＣＤ最終段から転送される電子を淀みなく電圧変換部に転送でき、信号電荷を均等にｎ型領域８、ｎ型領域９に配分できる。これにより、転送劣化のない、電圧変換効率の良好な接合型トランジスタによる電圧変換部を形成できる。
【００３４】
以上のように本実施の形態２によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端に接して前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端に接して前記半導体基板表面に形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層、前記第二の第二導電型拡散層の前記半導体基板の全面に第一の絶縁膜を介して形成された第一のゲート電極と、前記第一のゲート電極の一方の端に第二の絶縁膜を介して前記第一の絶縁膜上に形成された中央部に三角の切れ込みを持った第二のゲート電極と、前記第二のゲート電極の前記三角の切り込みの位置と前記第一の第一導電型拡散層の端が一致していることにより、転送劣化のない、電圧変換効率の良好な接合型トランジスタによる電圧変換部を形成できる。
（実施の形態３）
図７は実施の形態３の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態３における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図８は実施の形態３の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｐ型領域９６、ｐ型領域９７、ｎ型領域９２、ｎ型領域９３、ｎ型領域９４、ｎ型領域９５を含み電荷転送方向に垂直な方向１００での断面である。図７、図８において、図１〜図６と同じ構成要素については説明を省略する。
【００３５】
図７において、ｎ型領域６、ｐ型領域９０、ｐ型領域９１、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域９０，ｐ型領域９１、ゲート電極５３を含むリセットドレイン部である領域２５とで囲まれた領域２４が信号電荷−電圧変換部である。領域２４は、ｎ型領域９２、ｎ型領域９３、ｎ型領域９４、ｎ型領域９５、ｐ型領域９６、ｐ型領域９７、ゲート電極９９によって構成されている。
【００３６】
図８において、ｎ型半導体基板１内に選択的に形成されたｐ型ウェル２内にｐ型領域９０が選択的に形成されている。基板１の表面にｐ型領域９０に接してｐ型領域９１が選択的に形成されている。基板１の表面には酸化膜４が選択的に形成され、その直下にはｐ型領域３が形成されている。ｐ型領域３は、ｐ型領域９０、ｐ型領域９１と基板１の内部で繋がっている。ｐ型領域９０に接し、基板１の表面側にｐ型領域９６が形成されている。ｐ型領域９６に接して基板１の表面にコンタクトをとるために高濃度のｐ型領域９７が形成されている。ｐ型領域９６は、信号電荷−電圧変換を行う接合トランジスタのチャネルに相当する。ｐ型領域９０、ｐ型領域９７は、接合型トランジスタのソース、ドレインにそれぞれ相当する。ｐ型領域９０での不純物濃度は、ｐ型領域９６に比べて、等しいか、高濃度である。また、ｐ型領域９７での不純物濃度は、ｐ型領域９６に比べて、等しいか、高濃度である。ｐ型領域９６，ｐ型領域９７の両端に、それぞれ接するようにｎ型領域９４、ｎ型領域９５が、基板１の表面に形成されている。ｎ型領域９４の反対の端には、基板１表面にｎ型領域９２、ｎ型領域９２の直下に接してｐ型領域９１がｎ型領域９２を取り囲むように基板１の表面に形成されている。ｎ型領域９５の反対の端には、基板１表面にｎ型領域９３、ｎ型領域９３の直下に接してｐ型領域９１がｎ型領域９３を取り囲むように基板１の表面に形成されている。
【００３７】
ｐ型領域９１は、基板１の深部でｐ型領域９０と接している。ｎ型領域９２、ｎ型領域９４の対とｎ型領域９３、ｎ型領域９５の対はそれぞれ接合型トランジスタのゲート電極である。特に、ｎ型領域９４、ｎ型領域９５は、変換効率を高める役割を果たしている。ｎ型領域９２、ｎ型領域９３、ｎ型領域９４、ｎ型領域９５、ｐ型領域９１、酸化膜４にかけて基板１の表面にゲート絶縁膜９８が形成されている。ゲート絶縁膜９８の直上に、ｎ型領域９２、ｎ型領域９３、ｎ型領域９４、ｎ型領域９５、の全面を覆い、ｐ型領域９１の上部の一部分にかかるようにゲート電極９９が形成されている。以上のようにして、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が形成できる。
【００３８】
鎖線１０１、鎖線１０２は、接合型トランジスタのソースを流れる電流である。鎖線１０３は、接合型トランジスタのチャネルを流れる電流である。直線１０７は、ｎ型領域９２、ｎ型領域９３、ｎ型領域９４、ｎ型領域９５、ｐ型領域９６を通る点線である。直線１０７は、接合型トランジスタのゲート、チャネルを含むように設定している。矢印１０４は、ｐ型領域９６、９７の幅を示しており、接合トランジスタのチャネル幅に相当する。ここは、信号電荷が電圧変調される部位である。矢印１０５、矢印１０６は、ｎ型領域９４、ｎ型領域９５の幅をそれぞれ示している。
【００３９】
図７、図８、図９を用いて、信号電荷−電圧変換効率が改善できるメカニズムについて説明する。図９は実施の形態３における電荷転送素子の信号変換時の電位分布を示す図であり、直線１０７に沿った領域での信号変換前後の電位分布である。直線１１８は、直線１０７に沿った領域の各位置での各領域の場所を示している。信号変換前の電位分布は、曲線１１０である。信号電荷である電子が信号電荷―電圧変換部である領域２４に送り込まれてくると、電位分布が深いので信号電荷である電子は、ｎ型領域９４、ｎ型領域９５に集められる。最小電位１１２は、電位１１３に変化し、信号変換時の電位分布は曲線１１１になる。それに対応して、ｐ型領域９６の電位は、電位１１４から電位１１５に変化する。これにより、接合トランジスタのチャネル電流１０３は、変調を受け外付けの負荷抵抗２１で電圧変換できる。ｎ型領域９５、ｎ型領域９６のそれぞれ矢印１０５、矢印１０６で示される幅を狭くしてより高濃度で形成することによって、信号電荷による電圧振幅１１６は大きくすることができる。これは、接合トランジスタのゲート電圧振幅を大きくできることを意味しており、信号電荷−電圧変換効率を高めることができる。さらに、ｐ型領域９６の両端に接してｎ型領域９４、ｎ型領域９５を形成し、信号電荷である電子をｎ型領域９４、ｎ型領域９５に蓄積して電位を変化させるので、電位の変化は、ｎ型領域９５からｐ型領域９６に直接影響を与えることができるので、さらに信号電荷−電圧変換効率を高めることができる。また、矢印１０５、矢印１０６で示される幅を縮小して、濃度を高めるだけで所望の高効率な電圧変換特性を実現でき、Ｓ／Ｎを向上できる接合型トランジスタが容易に形成できる。
【００４０】
以上のように本実施の形態３によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第三の第二導電型拡散層と、前記第三の第二導電型拡散層と前記第一の第一導電型拡散層と接している反対の端で接するように形成された第四の第二導電型拡散層と、前記第一、第二の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極と、前記第三、第四の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極とを有することにより、接合トランジスタを用いた高効率な電圧変換特性を実現でき、Ｓ／Ｎを向上できる信号電荷−電圧変換器が容易に形成できる。
（実施の形態４）
図１０は実施の形態４の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態４における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図１１は実施の形態４の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｐ型領域１３６、ｐ型領域１３７、ｎ型領域１３２、ｎ型領域１３３、ｎ型領域１３４、ｎ型領１３５を含み電荷転送方向に垂直な方向１４０での断面である。図１０、図１１において、図１〜図９と同じ構成要素については説明を省略する。
【００４１】
図１０において、ｎ型領域６、ｐ型領域１３０、ｐ型領域１３１、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域１３０，ｐ型領域１３１、ゲート電極５３を含むリセットドレイン部である領域２５とで囲まれた領域２４が信号電荷−電圧変換部である。領域２４は、ｎ型領域１３２、ｎ型領域１３３、ｎ型領域１３４、ｎ型領域１３５、ｐ型領域１３６、ｐ型領域１３７、ゲート電極１３９によって構成されている。
【００４２】
図１１において、ｎ型半導体基板１内に選択的に形成されたｐ型ウェル２内にｐ型領域１３０が選択的に形成されている。基板１の表面にｐ型領域１３０に接してｐ型領域１３１が選択的に形成されている。基板１の表面には酸化膜４が選択的に形成され、その直下にはｐ型領域３が形成されている。ｐ型領域３は、ｐ型領域１３０、ｐ型領域１３１と基板１の内部で繋がっている。ｐ型領域１３０に接し、基板１の表面側にｐ型領域１３６が形成されている。ｐ型領域１３６に接して基板１の表面にコンタクトをとるために高濃度のｐ型領域１３７が形成されている。ｐ型領域１３６は、信号電荷−電圧変換を行う接合トランジスタのチャネルに相当する。ｐ型領域１３０、ｐ型領域１３７は、接合型トランジスタのソース、ドレインにそれぞれ相当する。ｐ型領域１３０での不純物濃度は、ｐ型領域１３６に比べて、等しいか、高濃度である。また、ｐ型領域１３７での不純物濃度は、ｐ型領域１３６に比べて、等しいか、高濃度である。
【００４３】
ｐ型領域１３６，ｐ型領域１３７の一方の端に接するようにｎ型領域１３２が基板１の表面に形成されている。ｎ型領域１３２の直下部に接するようにｎ型領域１３４が形成されており、ｐ型領域１３６、ｐ型領域１３７とｎ型領域１３２が接する端面と同じ端で接している。ｎ型領域１３４のｐ型領域１３６、ｐ型領域１３７と接していない端の位置は、ｎ型領域１３２の端よりも内側にある。
【００４４】
ｐ型領域１３６，ｐ型領域１３７の他方の端に接するようにｎ型領域１３３が基板１の表面に形成されている。ｎ型領域１３３の直下部に接するようにｎ型領域１３５が形成されており、ｐ型領域１３６、ｐ型領域１３７とｎ型領域１３３が接する端面と同じ端で接している。ｎ型領域１３５のｐ型領域１３６、ｐ型領域１３７と接していない端の位置は、ｎ型領域１３３の端よりも内側にある。
【００４５】
ｎ型領域１３２、ｎ型領域１３４のｐ型領域１３６、ｐ型領域１３７と接している端の反対側の端には、基板１表面にｐ型領域１３１が形成され、ｐ型領域１３１の直下にｐ型領域１３０が形成されている。ｎ型領域１３３、ｎ型領域１３５のｐ型領域１３６、ｐ型領域１３７と接している端の反対側の端には、基板１表面にｐ型領域１３１が形成され、ｐ型領域１３１の直下にｐ型領域１３０が形成されている。ｐ型領域１３０は、ｎ型領域１３４，ｎ型領域１３５の直下部にも形成されており、ｐ型領域１３１、ｐ型領域１３６でｎ型領域１３４、ｎ型領域１３５をそれぞれ取り囲むように形成されている。
ｎ型領域１３２、ｎ型領域１３４の対とｎ型領域１３３、ｎ型領域１３５の対はそれぞれ接合型トランジスタのゲート電極である。特に、ｎ型領域１３４、ｎ型領域１３５は、変換効率を高める役割を果たしている。ｎ型領域１３２、ｎ型領域１３３、ｎ型領域１３４、ｎ型領域１３５、ｐ型領域１３１、酸化膜４にかけて基板１の表面にゲート絶縁膜１３８が形成されている。ゲート絶縁膜１３８の直上に、ｎ型領域１３２、ｎ型領域１３３、ｎ型領域１３４、ｎ型領域１３５、の全面を覆い、ｐ型領域１３１の上部の一部分にかかるようにゲート電極１３９が形成されている。以上のようにして、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が形成できる。鎖線１４１、鎖線１４２は、接合型トランジスタのソースを流れる電流である。鎖線１４３は、接合型トランジスタのチャネルを流れる電流である。直線１４９は、ｎ型領域１３４、ｎ型領域１３５、ｐ型領域１３６を通る点線である。直線１４９は、接合型トランジスタのゲート、チャネルを含む。矢印１４４は、ｐ型領域１３６の幅を示しており、接合トランジスタのチャネル幅に相当する。ここは、信号電荷が電圧変調される部位である。矢印１４５、矢印１４６は、ｎ型領域１３４、ｎ型領域１３５の幅をそれぞれ示している。
【００４６】
図１０、図１１を用いて、信号電荷−電圧変換効率が改善できるメカニズムについて説明する。
ｎ型領域１３２、ｎ型領域１３４の対、ｎ型領域１３３、ｎ型領域１３５の対で構成されるゲート電極、ｐ型領域１３６、ｐ型領域１３０、ｐ型領域１３７で構成されるチャネル、ソース、ドレインを備えた接合トランジスタにおいて、実施の形態３で示したように、信号電荷である電子が信号電荷−電圧変換部である領域２４へ送り込まれてくると、電子は電位として一番深くなるｎ型領域１３４、ｎ型領域１３５に蓄積され、接合トランジスタのチャネル幅１４４を変調する。この時、実効的な接合トランジスタのチャネル長は、ｎ型領域１３４、ｎ型領域１３５の深さ方向でみた厚み１４７、厚み１４８となる。本実施の形態では、厚み１４７、厚み１４８は、所望の深さ、濃度を高エネルギーイオン注入により得ることができる。厚み１４７、厚み１４８は、小さくするほど、接合トランジスタのピンチオフ電圧を小さくできるばかりでなく、信号電荷−電圧変換を行った時の電圧振幅を大きく取ることができ、結果として高い変換効率を得ることができる。
【００４７】
さらに、ｎ型領域１３４、ｎ型領域１３５とｐ型領域１３６を接して形成し、信号電荷である電子をｎ型領域１３４、ｎ型領域１３５に蓄積して電位を変化させるので、電位の変化は、ｎ型領域１３４、ｎ型領域１３５、ｐ型領域１３６に直接影響を与えることができるので、さらに信号電荷−電圧変換効率を高めることができる。また、幅１４５、幅１４６を縮小して、濃度を高めるだけで所望の高効率な電圧変換特性を実現でき、Ｓ／Ｎ向上できる接合型トランジスタが容易に形成できる。
【００４８】
以上のように本実施の形態４によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第一の第二導電型拡散層の前記第一の第一導電型拡散層と接している反対側の端の位置よりも内側に端がある第二の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第三の第二導電型拡散層と、前記第三の第二導電型拡散層に真上で接し、前記第二の第一導電型拡散層と真下で接するように、前記第三の第二導電型拡散層の前記第一の第一導電型拡散層と接している反対側の端の位置よりも内側に端がある第四の第二導電型拡散層と、前記第一の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極と、前記第三の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極とを有することにより、接合トランジスタを用いた高効率な電圧変換特性を実現でき、Ｓ／Ｎ向上できる信号電荷−電圧変換器が容易に形成できる。
（実施の形態５）
図１２は実施の形態５の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態５における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図１３は実施の形態５の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｐ型領域１５１、ｐ型領域１５５、ｎ型領域１５３、ｎ型領域１５４、ｎ型半導体基板１５０を含み電荷転送方向に垂直な方向１６０での断面である。図１２、図１３において、図１〜図６と同じ構成要素については説明を省略する。
【００４９】
図１２において、ｎ型領域６、ｐ型領域１５１、ｐ型領域１５２、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域１５１，ｐ型領域１５２、ゲート電極５３を含むリセットドレイン部である領域２５とで囲まれた領域２４が信号電荷−電圧変換部である。領域２４は、ｎ型領域１５３、ｎ型領域１５４、ｎ型半導体基板１５０、ｐ型領域１５１、ｐ型領域１５５、ゲート電極１５７によって構成されている。
【００５０】
図１３において、ｎ型半導体基板１５０内にｐ型領域１５１が選択的に形成されている。ｐ型領域１５１に接し、基板１５０の表面側にｐ型領域１５５が形成されている。ｐ型領域１５５の一方の端でｎ型領域１５３が接するように形成されている。ｎ型領域１５３は、直下部にｐ型領域１５１と、ｐ型領域１５５と接していない端で接しているｐ型領域１５２とに取り囲まれるように形成されている。
【００５１】
ｐ型領域１５５の他方の端でｎ型領域１５４が接するように形成されている。ｎ型領域１５４は、直下部にｐ型領域１５１と、ｐ型領域１５５と接していない端で接したｐ型領域１５２とに取り囲まれるように形成されている。ｐ型領域１５１は、信号電荷−電圧変換を行う接合トランジスタのチャネルに相当する。ｐ型領域１５５は、基板１５０の表面でコンタクトをとる役目と、接合トランジスタのドレインの役目を果たす領域である。そのため、ｐ型領域１５５の不純物濃度は、ｐ型領域１５１と等しいか、高濃度である。ｎ型半導体基板１５０、ｎ型領域１５３、ｎ型領域１５４はそれぞれ接合型トランジスタのゲート電極の機能を有している。ｐ型領域１５２とｐ型領域１５１は、ｐ型領域１５２が基板１５０の表面側となるように深さ方向でみて上下の関係で接しながら、ｐ型領域３と接するように形成されている。ｐ型領域３の基板１５０の表面に酸化膜４が形成されている。ｎ型領域１５３、ｎ型領域１５４、ｐ型領域１５２、酸化膜４にかけて基板１５０の表面にゲート絶縁膜１５６が形成されている。ゲート絶縁膜１５６の直上に、ｎ型領域１５３、ｎ型領域１５４の全面を覆い、ｐ型領域１５２の上部の一部分にかかるようにゲート電極１５７が形成されている。以上のようにして、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
【００５２】
鎖線１５８、鎖線１５９は、接合型トランジスタのソースを流れる電流である。鎖線１６１は、接合型トランジスタのチャネルを流れる電流である。直線１６６は、ｎ型領域１５３、ｐ型領域１５１、ｎ型半導体基板１５０を通る点線である。直線１６６は、接合型トランジスタのゲート、チャネルを含む領域を示している。矢印１６２は、ｐ型領域１５１の幅を示しており、接合トランジスタのチャネル幅に相当する。ここは、信号電荷が電圧変調される部位である。矢印１６４、矢印１６５は、ｎ型領域１５３、ｎ型領域１５４の幅をそれぞれ示している。
【００５３】
図１２、図１３、図１４を用いて、信号電荷−電圧変換効率を向上できるメカニズムについて説明する。図１４は実施の形態５における電荷転送素子の信号変換時の電位分布を示す図であり、直線１６６に沿った領域での信号変換前後の電位分布である。直線１７８は、直線１６６に沿った領域の各位置での各領域の場所を示している。信号変換前の電位分布は、曲線１７０である。信号電荷である電子が信号電荷―電圧変換部である領域２４に送り込まれてくると、電位分布が深いので電子は、ｎ型領域１５３、ｎ型領域１５４に集められる。最小電位１７２は、電位１７３に変化し、信号変換時の電位分布は曲線１７１になる。それに対応して、ｐ型領域１５１の電位は、電位１７５から電位１７６に変化する。これにより、接合トランジスタのチャネル電流１６１は、変調を受け、外付けの負荷抵抗２１で電圧変換できる。基板１５０に印加されている電位は、信号出力変換中は、一定であるので電位１７７は変化しない。ｐ型領域１５１の直下部にｐ型領域を、特にｐウェルを形成しないので、基板１に印加される電位１７７により予め所望の深さに基板１深部からｐ型領域１５１へ空乏層を広げることができ、信号電荷である電子によるｎ型領域１５３、ｎ型領域１５４からｐ型領域１５１への空乏層広がりを補うことができる。そのため、接合トランジスタのピンチオフ電圧を低減することができる。基板１５０の印加電圧、ｎ型領域１５３、ｎ型領域１５４で信号電荷を電圧変換する場合の電圧振幅は有限であるので、容易に接合型トランジスタを構成することができる。また、接合型トランジスタのチャネルであるｐ型領域１５１のチャネル幅１６２は小さくするほど、信号変換効率を高めることができ、ｐ型領域１５１は他のｐ型領域、ｎ型領域と独立に形成できるので、容易に高い変換効率を得ることができる。加えて、ノイズのない接合トランジスタで信号電荷−電圧変換部を構成できるので、Ｓ／Ｎの良好な信号変換器を構成できる。よって、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
【００５４】
以上のように本実施の形態５によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、直上で前記第二の第一導電型拡散層と接する前記半導体基板と、前記第一の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極と、第二の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極とを有することにより、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
（実施の形態６）
図１５は実施の形態６の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態６における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図１６は実施の形態６の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｐ型領域２０１、ｐ型領域２０５、ｎ型領域２００、ｎ型領域２０３、ｎ型領域２０４を含み電荷転送方向に垂直な方向２１０での断面である。図１５、図１６において、図１〜図６、図１２〜図１４と同じ構成要素については説明を省略する。
【００５５】
図１５において、ｎ型領域６、ｐ型領域２０１、ｐ型領域２０２、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域２０１，ｐ型領域２０２、ゲート電極５３を含むリセットドレイン部である領域２５とで囲まれた領域２４が信号電荷−電圧変換部である。領域２４は、ｎ型領域２００、ｎ型領域２０３、ｎ型領域２０４、ｐ型領域２０１、ｐ型領域２０５、ｐ型領域２０２、ゲート電極２０７によって構成されている。
【００５６】
図１６において、ｎ型半導体基板１内に選択的に形成されたｐウェル２の内部にｎ型領域２００が選択的に形成されている。ｎ型領域２００に接して、基板１の表面側にｐ型領域２０１が形成されている。ｐ型領域２０１に接し、基板１の表面側にｐ型領域２０５が形成されている。ｐ型領域２０５の一方の端でｎ型領域２０３が接するように形成されている。ｎ型領域２０３は、直下部にｐ型領域２０１と、ｐ型領域２０５と接していない端で接しているｐ型領域２０２とに取り囲まれるように形成されている。ｐ型領域２０５の他方の端でｎ型領域２０４が接するように形成されている。ｎ型領域２０４は、直下部にｐ型領域２０１と、ｐ型領域２０５と接していない端で接しているｐ型領域２０２とに取り囲まれるように形成されている。ｐ型領域２０１は、信号電荷−電圧変換を行う接合トランジスタのチャネルに相当する。ｐ型領域２０５は、基板１の表面でコンタクトをとる役目と、接合トランジスタのドレインの役目を果たす領域である。そのため、ｐ型領域２０５の不純物濃度は、ｐ型領域２０１と等しいか、高濃度である。ｎ型領域２００、ｎ型領域２０３、ｎ型領域２０４はそれぞれ接合型トランジスタのゲート電極の機能を有している。ｎ型領域２００、ｐ型領域２０１とｐ型領域２０２は、基板１表面にｐ型領域２０２、ｐ型領域２０１、ｎ型領域２００の順番に基板１の深くなる方向の位置関係を有してそれぞれが接しながら、ｐ型領域３と接するように形成されている。ｐ型領域３の基板１の表面に酸化膜４が形成されている。ｎ型領域２０３、ｎ型領域２０４、ｐ型領域２０２、酸化膜４にかけて基板１の表面にゲート絶縁膜２０６が形成されている。ゲート絶縁膜２０６の直上に、ｎ型領域２０３、ｎ型領域２０４の全面を覆い、ｐ型領域２０２の上部の一部分にかかるようにゲート電極２０７が形成されている。以上のようにして、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
【００５７】
鎖線２０８、鎖線２０９は、接合型トランジスタのソースを流れる電流である。鎖線２１１は、接合型トランジスタのチャネルを流れる電流である。直線２１６は、ｎ型領域２００、ｎ型領域２０３、ｐ型領域２０１を通る点線である。直線２１６は、接合型トランジスタのゲート、チャネルを含む領域を示している。矢印２１２は、ｐ型領域２０１の幅を示しており、接合トランジスタのチャネル幅に相当する。ここは、信号電荷が電圧変調される部位である。矢印２１４、矢印２１５は、ｎ型領域２０３、ｎ型領域２０４の幅をそれぞれ示している。
【００５８】
図１５、図１６、図１７を用いて、信号電荷−電圧変換効率を向上できるメカニズムについて説明する。図１７は実施の形態６における電荷転送素子の信号変換時の電位分布を示す図であり、直線２１６に沿った領域での信号変換前後の電位分布である。直線２２８は、直線２１６に沿った領域の各位置での各領域の場所を示している。信号変換前の電位分布は、曲線２２０である。信号電荷である電子が信号電荷―電圧変換部である領域２４に送り込まれてくると、電位分布が深いので電子は、ｎ型領域２０３、ｎ型領域２０４に集められる。最小電位２２２は、電位２２３に変化し、信号変換時の電位分布は曲線２２１になる。それに対応して、ｐ型領域２０１の電位は、電位２２５から電位２２６に変化する。これにより、接合トランジスタのチャネル電流２１１は、変調を受け、外付けの負荷抵抗２１で電圧変換できる。基板１に印加されている電位は、信号出力変換中は、一定であるので電位２２７は変化しない。ｐ型領域２０１の直下部にｎ型領域２００を形成するので、ｎ型領域２００に印加される電位２２７により予め所望の深さにｎ型領域２００からｐ型領域２０１へ空乏層を広げることができ、信号である電子によるｎ型領域２０３、ｎ型領域２０４からｐ型領域２０１への空乏層広がりを補うことができる。そのため、接合トランジスタのピンチオフ電圧を低減することができる。ｎ型領域２００の印加電圧、ｎ型領域２０３、ｎ型領域２０４で信号電荷を電圧変換する場合の電圧振幅は有限であるので、容易に接合型トランジスタを構成することができる。また、接合型トランジスタのチャネルであるｐ型領域２０１のチャネル幅２１２は小さくするほど信号変換効率を高めることができ、ｐ型領域２０１は他のｐ型領域、ｎ型領域と独立に形成できるので、容易に高い変換効率を得ることができる。加えて、ノイズのない接合トランジスタで信号電荷−電圧変換部を構成できるので、Ｓ／Ｎの良好な信号変換器を構成できる。よって、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
【００５９】
以上のように本実施の形態６によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接し、直下で前記第二の第一導電型拡散層と接するように前記半導体基板表面に形成された第二の第二導電型拡散層と、直上で前記第二の第一導電型拡散層と接する第三の第二導電型拡散層と、前記第一の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極と、第二の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極とを有することにより、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
（実施の形態７）
図１８は実施の形態７の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態７における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図１９は実施の形態７の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図であり、ｐ型領域２４１、ｐ型領域２４７、ｎ型領域２４０、ｎ型領域２４３、ｎ型領域２４４、ｎ型領域２４５、ｎ型領域２４６を含み電荷転送方向に垂直な方向２５０での断面である。図１８、図１９において、図１〜図６、図１２〜図１７と同じ構成要素については説明を省略する。
【００６０】
図１８において、ｎ型領域６、ｐ型領域２４１、ｐ型領域２４２、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３３、ｎ型領域１６、ｐ型領域２４１，ｐ型領域２４２、ゲート電極５３を含むリセットドレイン部である領域２５とで囲まれた領域２４が信号電荷−電圧変換部である。領域２４は、ｎ型領域２４０、ｎ型領域２４３、ｎ型領域２４４、ｎ型領域２４５、ｎ型領域２４６、ｐ型領域２４１、ｐ型領域２４７、ゲート電極２４９によって構成されている。
【００６１】
図１９において、ｎ型半導体基板１内に選択的に形成されたｐウェル２の内部にｎ型領域２４０が選択的に形成されている。ｎ型領域２４０に接して、基板１の表面側にｐ型領域２４１が形成されている。ｐ型領域２４１に接し、基板１の表面側にｐ型領域２４７が形成されている。ｐ型領域２４７の一方の端で基板１の表面にｎ型領域２４３が接するように形成されている。ｎ型領域２４３の直下に接するようにｎ型領域２４５がｎ型領域２４３と同じ端でｐ型領域２４７に接するように形成されている。ｎ型領域２４５のｐ型領域２４７と接していない端は、基板１の表面に位置するｎ型領域２４３よりも内側に存在する。ｎ型領域２４３、ｎ型領域２４５は、ｎ型領域２４５の直下にｐ型領域２４１と、ｐ型領域２４７と接していない端で接しているｐ型領域２４２とに取り囲まれるように形成されている。また、ｐ型領域２４７の他方の端で基板１の表面にｎ型領域２４４が接するように形成されている。ｎ型領域２４４の直下に接するようにｎ型領域２４６がｎ型領域２４４と同じ端でｐ型領域２４７に接するように形成されている。ｎ型領域２４６のｐ型領域２４７と接していない端は、基板１の表面に位置するｎ型領域２４４よりも内側に存在する。ｎ型領域２４４、ｎ型領域２４６は、ｎ型領域２４６の直下にｐ型領域２４１と、ｐ型領域２４７と接していない端で接しているｐ型領域２４２とに取り囲まれるように形成されている。ｐ型領域２４１は、信号電荷−電圧変換を行う接合トランジスタのチャネルに相当する。ｐ型領域２４７は、基板１の表面でコンタクトをとる役目と、接合トランジスタのドレインの役目を果たす領域である。そのため、ｐ型領域２４７の不純物濃度は、ｐ型領域２４１と等しいか、高濃度である。ｎ型領域２４３、ｎ型領域２４５の対、ｎ型領域２４４、ｎ型領域２４６の対、ｎ型領域２４０はそれぞれ接合型トランジスタのゲート電極である。
【００６２】
ｎ型領域２４０、ｐ型領域２４１とｐ型領域２４２は、基板１表面からｐ型領域２４２、ｐ型領域２４１、ｎ型領域２４０の順番に基板１の深くなる方向の位置関係を有してそれぞれが接しながら、ｐ型領域３と接するように形成されている。
【００６３】
ｐ型領域３の基板１の表面に酸化膜４が形成されている。ｎ型領域２４３、ｎ型領域２４４、ｐ型領域２４２、酸化膜４にかけて基板１の表面にゲート絶縁膜２４８が形成されている。ゲート絶縁膜２４８の直上に、ｎ型領域２４３、ｎ型領域２４４の全面を覆い、ｐ型領域２４２の上部の一部分にかかるようにゲート電極２４９が形成されている。以上に示す構造で、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
【００６４】
鎖線２５１、鎖線２５２は、接合型トランジスタのソースを流れる電流である。鎖線２５３は、接合型トランジスタのチャネルを流れる電流である。直線２５８は、ｎ型領域２４０、ｎ型領域２４３、ｎ型領域２４５、ｐ型領域２４１を通る点線である。直線２５８は、接合型トランジスタのゲート、チャネルを含む領域を示している。矢印２５４は、ｐ型領域２４１の幅を示しており、接合トランジスタのチャネル幅に相当する。ここは、信号電荷が電圧変調される部位である。矢印２５６、矢印２５７は、ｎ型領域２４５、ｎ型領域２４６の幅をそれぞれ示している。
【００６５】
図１８、図１９、図２０を用いて、信号電荷−電圧変換効率を向上できるメカニズムについて説明する。図２０は実施の形態７における電荷転送素子の信号変換時の電位分布を示す図であり、直線２５８に沿った領域での信号変換前後の電位分布である。直線２６８は、直線２５８に沿った領域の各位置での各領域の場所を示している。信号変換前の電位分布は、曲線２６０である。信号電荷である電子が信号電荷―電圧変換部である領域２４に送り込まれてくると、一番電位が高いｎ型領域２４５、ｎ型領域２４６に集められる。最小電位２６２は、電位２６３に変化し、信号変換時の電位分布は曲線２６１になる。それに対応して、ｐ型領域２４１の電位は、電位２６５から電位２６６に変化する。これにより、接合トランジスタのチャネル電流２５３は、変調を受け外付けの負荷抵抗２１で電圧変換できる。基板１に印加されている電位は、信号出力変換中は、一定であるので電位２６７は変化しない。ｐ型領域２４１の直下部にｎ型領域２４０を形成するので、ｎ型領域２４０に印加される電位２６７により予め所望の深さにｎ型領域２４０からｐ型領域１５１へ空乏層を広げることができ、信号電荷である電子によるｎ型領域２４３、ｎ型領域２４４からｐ型領域２４１への空乏層広がりを補うことができる。そのため、接合トランジスタのピンチオフ電圧を低減することができる。ｎ型領域２４０の印加電圧、ｎ型領域２４５、ｎ型領域２４６で信号電荷を電圧変換する場合の電圧振幅は有限であるので、容易に接合型トランジスタを構成することができる。また、接合型トランジスタのチャネルであるｐ型領域２４１のチャネル幅２５４は小さくするほど信号変換効率を高めることができ、ｐ型領域２４１は他のｐ型領域、ｎ型領域と独立に形成できるので、容易に高い変換効率を得ることができる。加えて、ノイズのない接合トランジスタで信号電荷−電圧変換部を構成できるので、Ｓ／Ｎの良好な信号変換器を構成できる。よって、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
【００６６】
以上のように本実施の形態７によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層と接して前記半導体基板深部に形成された第二の第一導電型拡散層と、前記第一の第一導電型拡散層の一方の端と接するように前記半導体基板表面に形成された第一の第二導電型拡散層と、直上に前記第一の第二導電型拡散層と直下に前記第二の第一導電型拡散層とにそれぞれ接するように形成された第二の第二導電型拡散層と、前記第一の第一導電型拡散層の他方の端と接するように前記半導体基板表面に形成された第三の第二導電型拡散層と、直上に前記第三の第二導電型拡散層と直下に前記第二の第一導電型拡散層とにそれぞれ接するように形成された第四の第二導電型拡散層と、直上で前記第二の第一導電型拡散層と接する第五の第二導電型拡散層と、前記第一の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極と、第二の第二導電型拡散層の上部全面に絶縁膜を介して形成された第一のゲート電極とを有することにより、高い変換効率を有するＳ／Ｎの良好な信号変換器を容易に構成できる。
（実施の形態８）
図２１は実施の形態８の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態８における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図２２は実施の形態８の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図であり、接合型トランジスタのゲート電極となるｎ型領域２８０を含む電荷転送方向に平行な方向２８１での断面である。図２１、図２２において、図１〜図６と同じ構成要素については説明を省略する。
【００６７】
図２１において、ｎ型領域６、ｐ型領域５、ゲート電極１４、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域２８０、ｎ型領域１６、ｐ型領域５、ゲート電極５３を含むリセットドレイン部である領域２５に囲まれた領域２４が信号電荷―電圧変換部である。領域２４では、信号電荷を電圧変換するために、接合型トランジスタが構成されている。ｎ型領域２８０、ｐ型領域５１、ｐ型領域５は、それぞれ接合型トランジスタのゲート電極、チャネルとドレインを兼用、ソースの機能を有するように構成されている。
【００６８】
図２２において、基板１深部に選択的に形成されたｐ型領域５に接して、基板１の表面側に水平ＣＣＤチャネルであるｎ型領域６が形成されている。ｎ型領域２８０は、ｎ型領域６と一方の端で接し、他方の端をｎ型領域１６と接し、直下部ではｐ型領域５と接するように形成されている。ｎ型領域６、ｎ型領域２８０、ｎ型領域１６の基板１表面にはゲート絶縁膜１１が形成されている。ゲート絶縁膜１１を介して、ｎ型領域２８０の上部にゲート電極１５が形成されている。同様に、ゲート絶縁膜１１を介して、ｎ型領域２８０上部に信号電荷のリセットを目的としたゲート電極５３が形成されている。ゲート電極１５とゲート電極５３は酸化膜１７を介して隣接している。以上に示す構造で、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
【００６９】
図２１、図２２を用いて、Ｓ／Ｎ向上できるメカニズムについて説明する。ｎ型領域２８０は、信号電荷−電圧変換を行う接合型トランジスタのゲート電極である。ゲート電極１５は、領域２３より信号電荷−電圧変換部である領域２４へ電子を損失なく転送できるように、且つ接合型トランジスタのゲート電位を動作電圧範囲に抑えることができる所望電圧を外部より印加できる。そのため、ゲート電極５２、ゲート電極１５の境界近傍の直下にあるｎ型領域６とｎ型領域２８０の間に電位障壁は発生せず、電荷転送に問題はない。電子がない状態では、ｎ型領域２８０は空乏化している。領域２３にある水平ＣＣＤチャネルのｎ型領域６より信号電荷である電子がｎ型領域２８０に送り込まれると、領域２８０の電位がマイナス方向に変調される。これにより、接合型トランジスタのチャネルであるｐ型領域５１の電位が変調され、信号電荷を電圧に変換できる。変換を行った信号電荷は、リセットゲートであるゲート電極５３にパルス電圧を印加することによりリセットドレインであるｎ型領域１６に掃き出される。この場合、本実施例では、接合型トランジスタのゲート電極とリセットドレインをｎ型領域２８０で一体として形成しているので、ゲート電極１５とゲート電極５３との境界直下のｎ型領域に継ぎ目がない。そのため、不純物濃度の不連続が起こらないので、ゲート電極１５とゲート電極５３との境界直下のｎ型領域での電位障壁の発生がない。従って、電子をリセットドレイン１６に掃き出す時に、掃き出し電荷残りに起因するリセットノイズの発生はないので、高いＳ／Ｎを実現できる。
【００７０】
以上のように本実施の形態８によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の三方の端に接するように第一の第二導電型拡散層を形成し、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層の前記半導体基板の全面に第一の絶縁膜を介して第一のゲート電極を形成し、前記第一のゲート電極の端で第二の絶縁膜を介して前記第一の絶縁膜上に第二のゲート電極を形成し、前記第一の第二導電型拡散層が前記第一のゲート電極を越えて伸延していることにより、リセットノイズが発生することがなく、高Ｓ／Ｎを維持できる。
（実施の形態９）
図２３は実施の形態９の電荷転送素子における信号電荷−電圧変換部の平面模式図であり、本発明の実施の形態９における電荷転送素子の転送チャネル、リセットドレインを含めた電荷−電圧変換部の平面模式図を示す。図２４は実施の形態９の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図、接合型トランジスタのゲート電極となるｎ型領域３００を含む電荷転送方向に平行な方向３０１での断面である。図２３、図２４において、図１〜図６と同じ構成要素については説明を省略する。
【００７１】
図２３において、ｎ型領域６、ｐ型領域５、ゲート電極１１、ゲート電極５２を含む水平ＣＣＤ出口部である領域２３と、ｎ型領域３００、ｎ型領域１６、ｐ型領域５、ゲート電極５３を含むリセットドレイン部である領域２５に囲まれた領域２４が信号電荷―電圧変換部である。領域２４では、信号電荷を電圧変換するために、接合型トランジスタが構成されている。ｎ型領域３００、ｐ型領域５１、ｐ型領域５は、それぞれ接合型トランジスタのゲート電極、チャネルとドレインを兼用、ソースの機能を有するように構成されている。矢印３０２、矢印３０３は、電圧変換部である領域２４への信号流入させるための間口である。矢印３０４、矢印３０５は、領域２４から信号排出するための間口である。矢印３０２は矢印３０４と、矢印３０３は矢印３０５とそれぞれ信号流入、排出の関係で対応している。
【００７２】
図２４において、基板１深部に選択的に形成されたｐ型領域５に接して、基板１の表面側に水平ＣＣＤチャネルであるｎ型領域６が形成されている。ｎ型領域３００は、ｎ型領域６と一方の端で接し、他方の端をｎ型領域１６と接し、直下部ではｐ型領域５と接するように形成されている。ｎ型領域６、ｎ型領域３００、ｎ型領域１６の基板１表面にはゲート絶縁膜１１が形成されている。ゲート絶縁膜１１を介して、ｎ型領域３００の上部にゲート電極１５が形成されている。同様に、ゲート絶縁膜１１を介して、ｎ型領域３００上部に信号電荷のリセットを目的としたゲート電極５３が形成されている。ゲート電極１５とゲート電極５３は酸化膜１７を介して隣接している。以上に示す構造で、Ｓ／Ｎ向上が容易にできる接合型トランジスタを有した信号電荷−電圧変換部が構成できる。
【００７３】
図２３、図２４を用いて、Ｓ／Ｎ向上できるメカニズムについて説明する。ｎ型領域３００は、信号電荷−電圧変換を行う接合型トランジスタのゲート電極である。ゲート電極１５は、領域２３より信号電荷−電圧変換部である領域２４へ電子を損失なく転送できるように、且つ接合型トランジスタのゲート電位を動作電圧範囲に抑えることができる所望電圧を外部より印加できる。そのため、ゲート電極５２、ゲート電極１５の境界近傍の直下にあるｎ型領域６とｎ型領域３００の間に電位障壁は発生せず、電荷転送に問題はない。電子がない状態では、ｎ型領域３００は空乏化している。領域２３にある水平ＣＣＤチャネルのｎ型領域６より信号電荷である電子がｎ型領域３００に送り込まれると、領域３００の電位がマイナス方向に変調される。これにより、接合型トランジスタのチャネルであるｐ型領域５１の電位が変調され、信号電荷を電圧に変換できる。変換を行った信号電荷は、リセットゲートであるゲート電極５３にパルス電圧を印加することによりリセットドレインであるｎ型領域１６に掃き出される。この場合、本実施例では、矢印３０２に対して矢印３０４が広く、且つ矢印３０３に対して矢印３０５が広くなるように形成されているので、電圧変換部である領域２４への信号流入のための間口よりも信号排出のための間口の方が広い。そのため、領域２４の中に、リセットドレイン部である領域２５に向かって電位勾配を形成できるので、電子を電圧変換部である領域２４より損失なく、スムーズに領域２５へ排出できる。従って、電子をリセットドレイン１６に掃き出す時に、掃き出し電荷残りに起因するリセットノイズの発生がなく、高いＳ／Ｎを実現できる。
【００７４】
以上のように本実施の形態９によれば、半導体基板表面に選択的に形成された第一の第一導電型拡散層と、前記第一の第一導電型拡散層の三方の端に接するように第一の第二導電型拡散層を形成し、前記第一の第一導電型拡散層、前記第一の第二導電型拡散層の前記半導体基板の全面に第一の絶縁膜を介して第一のゲート電極を形成し、前記第一のゲート電極の端で第二の絶縁膜を介して前記第一の絶縁膜上に第二のゲート電極を形成し、前記第二のゲート電極を横切る前記第一の第二導電型拡散層の幅が、前記第一のゲート電極側の方が、その反対側よりも短くなるように前記第一の第二導電型拡散層が前記第二のゲート電極を越えて伸延していることにより、リセットノイズが発生することがなく、高Ｓ／Ｎを維持できる。
【産業上の利用可能性】
【００７５】
本発明は、リセットノイズを発生させることなく、高Ｓ／Ｎで良好な電圧変換効率を確保することができ、信号電荷−電圧変換を行う接合型トランジスタを備える電荷転送素子等に有用である。
【図面の簡単な説明】
【００７６】
【図１】実施の形態１の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図２】実施の形態１の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図３】実施の形態１の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図
【図４】実施の形態１における電荷転送素子の電子転送時の電位分布を示す図
【図５】実施の形態２の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図６】実施の形態２の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図
【図７】実施の形態３の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図８】実施の形態３の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図９】実施の形態３における電荷転送素子の信号変換時の電位分布を示す図
【図１０】実施の形態４の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図１１】実施の形態４の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図１２】実施の形態５の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図１３】実施の形態５の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図１４】実施の形態５における電荷転送素子の信号変換時の電位分布を示す図
【図１５】実施の形態６の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図１６】実施の形態６の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図１７】実施の形態６における電荷転送素子の信号変換時の電位分布を示す図
【図１８】実施の形態７の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図１９】実施の形態７の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に垂直な方向での断面図
【図２０】実施の形態７における電荷転送素子の信号変換時の電位分布を示す図
【図２１】実施の形態８の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図２２】実施の形態８の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図
【図２３】実施の形態９の電荷転送素子における信号電荷−電圧変換部の平面模式図
【図２４】実施の形態９の電荷転送素子における信号電荷−電圧変換部の電荷転送方向に平行な方向での断面図
【図２５】従来の電荷転送素子における信号電荷−電圧変換部の平面模式図
【符号の説明】
【００７７】
１    基板
２    Ｐ型ウェル
３    ｐ型領域
４    酸化膜
５    ｐ型領域
６    ｎ型領域
７    ｐ型領域
８    ｎ型領域
９    ｎ型領域
１０    ｐ型領域
１１    ゲート絶縁膜
１２    ゲート電極
１３    ゲート電極
１４    ゲート電極
１５    ゲート電極
１６    ｎ型領域
１７    酸化膜
１８    コンタクト
１９    ＡＬ配線
２１    負荷抵抗
２２    信号電圧
２３    領域
２４    領域
２５    領域
２６    方向
２７    方向
２８    折線
２９    位置
３０    位置
３１    位置
３２    位置
３３    ｎ型領域
３４    位置
３９    実線
４０    点線
４３    実線
４４    点線
４６    電位勾配
４７    信号電荷（電子）
４９    直線
５１    ｐ型領域
５２    ゲート電極
５３    ゲート電極
５４    方向
９０    ｐ型領域
９１    ｐ型領域
９２    ｎ型領域
９３    ｎ型領域
９４    ｎ型領域
９５    ｎ型領域
９６    ｐ型領域
９７    ｐ型領域
９８    ゲート絶縁膜
１００    方向
１０１    鎖線
１０２    鎖線
１０３    鎖線
１０４    矢印
１０５    矢印
１０６    矢印
１０７    直線
１１０    曲線
１１１    曲線
１１２    最小電位
１１３    電位
１１４    電位
１１５    電位
１１６    電圧振幅
１１８    直線
１３０    ｐ型領域
１３１    ｐ型領域
１３２    ｎ型領域
１３３    ｎ型領域
１３４    ｎ型領域
１３５    ｎ型領域
１３６    ｐ型領域
１３７    ｐ型領域
１３８    ゲート絶縁膜
１４０    方向
１４１    鎖線
１４２    鎖線
１４３    鎖線
１４４    矢印
１４５    矢印
１４６    矢印
１４７    厚み
１４８    厚み
１４９    直線
１５０    ｎ型半導体基板
１５１    ｐ型領域
１５２    ｐ型領域
１５３    ｎ型領域
１５４    ｎ型領域
１５５    ｐ型領域
１５６    ゲート絶縁膜
１５７    ゲート電極
１５８    鎖線
１５９    鎖線
１６１    鎖線
１６２    矢印
１６４    矢印
１６５    矢印
１６６    直線
１７０    曲線
１７１    曲線
１７２    最小電位
１７３    電位
１７５    電位
１７６    電位
１７７    電位
１７８    直線
２００    ｎ型領域
２０１    ｐ型領域
２０２    ｐ型領域
２０３    ｎ型領域
２０４    ｎ型領域
２０５    ｐ型領域
２０６    ゲート絶縁膜
２０７    ゲート電極
２０８    鎖線
２０９    鎖線
２１０    方向
２１１    鎖線
２１２    矢印
２１４    矢印
２１５    矢印
２１６    直線
２２０    曲線
２２１    曲線
２２２    最小電位
２２３    電位
２２５    電位
２２６    電位
２２７    電位
２２８    直線
２４０    ｎ型領域
２４１    ｐ型領域
２４２    ｐ型領域
２４３    ｎ型領域
２４４    ｎ型領域
２４５    ｎ型領域
２４６    ｎ型領域
２４７    ｐ型領域
２４８    ゲート絶縁膜
２４９    ゲート電極
２５０    方向
２５１    鎖線
２５２    鎖線
２５３    鎖線
２５４    矢印
２５６    矢印
２５７    矢印
２５８    直線
２６０    曲線
２６１    曲線
２６２    最小電位
２６３    電位
２６５    電位
２６６    電位
２６７    電位
２６８    直線
２８０    ｎ型領域
３００    ｎ型領域
３０２    矢印
３０３    矢印
３０４    矢印
３０５    矢印
４０５    ｎ型領域
４０７    ｎ型領域
４０９    電極
４１０    電極
４１２    電極
４１３    ｐ型領域
４２０    ｎ型領域
４２４    点線
４２５    点線
５０５    チャネル電流
５０６    チャネル幅
【図１】
2007242741.tif 000003
【図２】
2007242741.tif 000004
【図３】
2007242741.tif 000005
【図４】
2007242741.tif 000006
【図５】
2007242741.tif 000007
【図６】
2007242741.tif 000008
【図７】
2007242741.tif 000009
【図８】
2007242741.tif 000010
【図９】
2007242741.tif 000011
【図１０】
2007242741.tif 000012
【図１１】
2007242741.tif 000013
【図１２】
2007242741.tif 000014
【図１３】
2007242741.tif 000015
【図１４】
2007242741.tif 000016
【図１５】
2007242741.tif 000017
【図１６】
2007242741.tif 000018
【図１７】
2007242741.tif 000019
【図１８】
2007242741.tif 000020
【図１９】
2007242741.tif 000021
【図２０】
2007242741.tif 000022
【図２１】
2007242741.tif 000023
【図２２】
2007242741.tif 000024
【図２３】
2007242741.tif 000025
【図２４】
2007242741.tif 000026
【図２５】
2007242741.tif 000027