(57)【要約】【課題】再生高速化にもかかわらず、光ディスク（特にＤＶＤ−ＲＡＭディスク）の再生時にアドレス部のアドレス情報を正確に読み込むことができるようにする。【解決手段】入力再生信号Ｓ１のＤＣ成分を一定にするハイパスフィルタ１と、ＤＣレベル調整再生信号Ｓ２を一定振幅にゲイン調整する可変ゲイン増幅器２と、ゲイン調整再生信号Ｓ３からデータ再生信号Ｓ４を生成するイコライザ回路３と、データ再生信号の振幅を検出する振幅検出回路４と、データ再生信号検出振幅値データＳ５をアナログ変換してゲイン制御信号Ｓ６を生成するデジタル／アナログ変換回路５と、ゲイン制御信号においてグリッチを抑制してグリッチ除去ゲイン制御信号ＳＧを生成し可変ゲイン増幅器２に与えるローパスフィルタ６と、アドレス部の区間においてローパスフィルタの応答性を高速化するローパスフィルタ切換制御信号Ｓ７を生成する切換制御回路７とを備える。【選択図】図１
2007242106.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクから読み出したＲＦの入力再生信号のＤＣ成分を一定にしてＤＣレベル調整再生信号を生成出力するハイパスフィルタと、
前記ハイパスフィルタによる前記ＤＣレベル調整再生信号を一定の振幅にゲイン調整してゲイン調整再生信号を生成出力する可変ゲイン増幅器と、
前記可変ゲイン増幅器による前記ゲイン調整再生信号のイコライザ制御、ノイズ除去を行ってデータ再生信号を生成するイコライザ回路と、
前記イコライザ回路による前記データ再生信号の振幅を検出してデータ再生信号検出振幅値データを生成出力する振幅検出回路と、
前記振幅検出回路による前記データ再生信号検出振幅値データをデジタル／アナログ変換してアナログのゲイン制御信号を生成出力するデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路によるゲイン制御信号においてグリッチなど高周波成分を抑制してグリッチ除去ゲイン制御信号を生成し、前記可変ゲイン増幅器に対してゲイン制御信号として出力するローパスフィルタと、
前記入力再生信号に含まれるアドレス部の区間において前記ローパスフィルタの応答性を高速化するローパスフィルタ切換制御信号を生成出力する切換制御回路とを備えたＲＦ信号整形回路。
【請求項２】
前記切換制御回路は、前記ローパスフィルタ切換制御信号を前記アドレス部の区間にわたってアクティブにする請求項１に記載のＲＦ信号整形回路。
【請求項３】
前記切換制御回路は、前記ローパスフィルタ切換制御信号を、前記再生信号に含まれる情報記録部からアドレス部への切り換わりタイミングから一定の時間幅だけアクティブにする請求項１に記載のＲＦ信号整形回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクから読み出されたＲＦ再生信号に含まれるアドレス情報を検出し信号処理するＲＦ信号整形回路に関する。特に、近年、再生高速化が進められているＤＶＤ−ＲＡＭディスクにおいてアドレス情報を適正かつ正確に検出する上で好適なＲＦ信号整形回路に関する。
【背景技術】
【０００２】
近年では、情報の高密度記録が可能な光ディスクとして、片面１層で容量が４．７ＧＢを有する光ディスクが実用化されている。例えば、書き換え可能なＤＶＤ−Ｒ／ＲＷ、＋Ｒ／ＲＷ、ＤＶＤ−ＲＡＭが知られている。これら光ディスクの情報記録層にはランドトラックおよびグルーブトラックが周回毎に交互に形成されている。光ディスクに対する情報の記録再生はこれらトラックに沿って行われる。つまり、レーザー光をトラックに集光することにより、トラックに対して情報が記録されたり、トラックに記録されている情報が再生されたりする。上記の光ディスクのうち、ＤＶＤ−ＲＡＭディスクでは、所定の記録容量単位で記録可能領域を分離し、分離された間にエンボスピットによって物理アドレスが記録されている。この物理アドレスは、ＣＡＰＡ（Complementary Allocated Pit Address）と呼ばれている。このアドレス情報を基に光ディスクに照射する光スポットの位置を読み取り、ランド／グルーブの切り換え位置を検出する。
【０００３】
もしアドレスの正確な読み出しができないと、ランド／グルーブの切り換え位置が分からなくなる。加えて、間違った位置で切り換え位置を検出する可能性を有する。結果として、ランド／グルーブの切り換えが正確にできなくなり、サーボ制御が困難になるなどの要因により、再生が不可能になってしまう。再生信号の処理において、アドレス情報を正確に読み出すためには、アドレス部の再生信号に振幅制御やイコライザ制御などの最適な整形処理を行う必要がある。
【０００４】
図５は従来の技術におけるＲＦ信号整形回路の構成を示すブロック図、図６はその動作を示すタイミング図である。
【０００５】
図６（ａ）に示すように、ＤＶＤ−ＲＡＭディスクから読み出された入力再生信号Ｓ１には、アドレス部と情報記録部が含まれる。ＲＦの入力再生信号Ｓ１において、アドレス部と情報記録部との間にはＤＣレベルの急峻な変動を伴う。そこで、ＤＣレベルの変動を抑えるため、ハイパスフィルタ（ＨＰＦ）１を設けている。ハイパスフィルタ１により図６（ｂ）に示すようにアドレス部と情報記録部のＤＣレベルを一定に処理されたＤＣレベル調整再生信号Ｓ２が生成される。入力再生信号Ｓ１に含まれる情報記録部とアドレス部とは信号振幅が異なる。この振幅の相違は、ＤＣレベル調整再生信号Ｓ２にも残っている。そこで、可変ゲイン増幅器（ＶＧＡ：Variable Gain Amplifier）２は、情報記録部の振幅とアドレス部の振幅が同じになるように、そのゲインを設定する。このゲイン設定を行うのが、デジタル／アナログ変換回路５からのゲイン制御信号Ｓ６である（ただし、ローパスフィルタ６を介して）。ＤＣレベル調整再生信号Ｓ２は、可変ゲイン増幅器２に入力され、一定の振幅をもつように増幅され、図６（ｃ）に示すようなゲイン調整再生信号Ｓ３を生成出力する。さらに、イコライザ回路３によってイコライザ制御やノイズ除去が行われ、データ再生信号Ｓ４が生成出力される。イコライザ回路３から出力されたデータ再生信号Ｓ４は、振幅検出回路４に入力され、その振幅値が検出され、データ再生信号検出振幅値データＳ５が生成される。このデータ再生信号検出振幅値データＳ５が可変ゲイン増幅器２のゲインを設定するためにデジタル／アナログ変換回路（ＤＡＣ：DigitalAnalog Converter）５に入力される。データ再生信号検出振幅値データＳ５はデジタル／アナログ変換回路５によってアナログ電圧のゲイン制御信号Ｓ６に変換される。
【０００６】
デジタル／アナログ変換回路５がＲ−２Ｒラダー抵抗回路などの簡易構成タイプで構成されている場合、各ビット間毎のディレイタイムの影響がゲイン制御信号Ｓ６にグリッチとして現れる。そこで、ローパスフィルタ（ＬＰＦ）６を介してゲイン制御信号Ｓ６におけるグリッチを除去し、図６（ｄ）に示すようなグリッチ除去ゲイン制御信号ＳＧを生成し、可変ゲイン増幅器２のゲイン制御端子に出力する。グリッチ除去のため、ローパスフィルタ６のカットオフ周波数Ｆｃは低く設定されている。そして、このグリッチ除去ゲイン制御信号ＳＧによって、可変ゲイン増幅器２から出力されるゲイン調整再生信号Ｓ３の振幅が一定になるように可変ゲイン増幅器２のゲイン設定を行う。可変ゲイン増幅器２は、例えばＧｍアンプを用いて構成され、グリッチ除去ゲイン制御信号ＳＧを基にゲインを決定する。これは、自動利得制御回路（ＡＧＣ：Auto Gain Control）と同等の制御を行う。
【０００７】
例えば、アドレス部は情報記録部に比べて振幅が小さいとき、ローパスフィルタ６から可変ゲイン増幅器２に与えられるグリッチ除去ゲイン制御信号Ｓ６は、アドレス部で大きくなるようになっている。アドレス部に対応して、振幅検出回路４によるデータ再生信号Ｓ４の振幅は減少し、データ再生信号検出振幅値データＳ５のデータ値も減少する。したがって、逆算的に考えて、アドレス部に対応して、デジタル／アナログ変換回路５は、データ再生信号検出振幅値データＳ５のデータ値が小さいほどゲイン制御信号Ｓ６の振幅を大きくするような制御を行う。その結果、アドレス部に対応して、ローパスフィルタ６から出力されるグリッチ除去ゲイン制御信号ＳＧは、その振幅が増加する。
【０００８】
図７は、上記で説明したデジタル／アナログ変換回路５の簡易構成タイプであるＲ−２Ｒラダー抵抗回路の構成を示す回路図である。このアナログ構成のＲ−２Ｒラダー抵抗回路は分解能４ビット精度である。このＲ−２Ｒラダー抵抗回路は、アナログスイッチ１４〜１７、直列に構成されるＲと２Ｒの抵抗、および出力バッファ１２から構成されている。各ビットのアナログスイッチを制御することにより抵抗比を調整し、低電圧供給源１１における電圧ＶREFLから高電圧供給源１０における電圧ＶREFHまでの電圧が抵抗比に応じて分圧され出力される。この構成は、スイッチ素子が少なく、レイアウトが簡素であるため、実用的で多用されている。その精度は、ＭＳＢ側に接続される抵抗の相対精度に依存しており、相対精度を上げるために抵抗の面積を大きくして使用される。
【０００９】
しかし、Ｒ−２Ｒラダー抵抗回路においては、回路内の段数と寄生容量の関係から、各ビットにて電圧のタイミングがずれて、信号の切換時にグリッチが生じる。例えば、ＭＳＢ（Most Significant Bit）からＬＳＢ（Least Significant Bit）までの信号が「０００１」から「１０００」に変化したとする。このとき、Ｒ−２Ｒラダー抵抗回路において、各ビット間毎のディレイタイムの影響がグリッチ（glitch：ひげ状のパルス）として現れる。このグリッチを除去するのがローパスフィルタ６である。
【００１０】
ローパスフィルタ６は、デジタル／アナログ変換回路５から出力されるアナログのゲイン制御信号Ｓ６に生じるグリッチを除去し、可変ゲイン増幅器２のゲインを電圧制御するためのグリッチ除去ゲイン制御信号ＳＧを生成出力する。なお、ローパスフィルタ６としては、抵抗およびコンデンサだけで実現できるＲＣフィルタが使用されることが多いが、オペアンプを使用したアクティブフィルタの場合もある。
【００１１】
デジタル／アナログ変換回路の出力のグリッチを抑えるためにローパスフィルタを用いた回路例としては、例えば特許文献１に記載されたものがある。
【特許文献１】特開２００３−２５８６４３号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
近年のＤＶＤ−ＲＡＭディスクの再生高速化に伴って、アドレス部の隣接間隔が短くなっている。上記の従来技術のＲＦ信号整形回路の構成では、デジタル／アナログ変換回路５からのゲイン制御信号Ｓ６に対するローパスフィルタ６のカットオフ周波数Ｆｃは、高周波成分のグリッチを減衰させるために、その帯域が低く設定されている。それは、グリッチを抑えられなければ、可変ゲイン増幅器５の振幅変動が生じ、データ再生信号Ｓ４の信号品質の劣化要因となるからである。
【００１３】
しかし、従来の技術においては、ローパスフィルタ６のカットオフ周波数Ｆｃによる時定数が一定のままのため、グリッチ除去ゲイン制御信号ＳＧの応答性が相対的に悪化する。グリッチ除去ゲイン制御信号ＳＧも応答遅れは、ローパスフィルタ６のカットオフ周波数Ｆｃによる時定数に依存する。すなわち、図６（ｄ）の“ｅ”に示すように、グリッチ除去ゲイン制御信号ＳＧの立ち上がりが緩やかであり、一定レベルに立ち上がるまでの遅延時間τが相対的に大きなものになる。その結果、可変ゲイン増幅器２からのゲイン調整再生信号Ｓ３において、“ｆ”で示すように、アドレス部の振幅が一定に落ち着くのが遅くなり、アドレス情報が正確に読めなくなってしまう。アドレス情報を正確に読み出せないと、データ再生信号Ｓ４において信号品質が悪くなるだけでなく、場合によっては、再生ができなくなるといった問題が発生する。
【００１４】
以上のように、現状では、ＤＶＤ−ＲＡＭディスクの再生高速化に伴って、アドレス情報が適切に抽出されにくくなっている。より高速再生を目指すＲＦ信号整形回路では、情報記録部に記録されたデータはもちろんのこと、アドレス部のアドレス情報をより正確に読み込むことができるよう信号処理することが重要となっている。
【００１５】
本発明は、このような事情に鑑みて創作したものであり、光ディスク（特にＤＶＤ−ＲＡＭディスク）の再生時にアドレス部のアドレス情報を正確に読み込むことのできるＲＦ信号整形回路を提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明によるＲＦ信号整形回路は、
光ディスクから読み出したＲＦの入力再生信号のＤＣ成分を一定にしてＤＣレベル調整再生信号を生成出力するハイパスフィルタと、
前記ハイパスフィルタによる前記ＤＣレベル調整再生信号を一定の振幅にゲイン調整してゲイン調整再生信号を生成出力する可変ゲイン増幅器と、
前記可変ゲイン増幅器による前記ゲイン調整再生信号のイコライザ制御、ノイズ除去を行ってデータ再生信号を生成するイコライザ回路と、
前記イコライザ回路による前記データ再生信号の振幅を検出してデータ再生信号検出振幅値データを生成出力する振幅検出回路と、
前記振幅検出回路による前記データ再生信号検出振幅値データをデジタル／アナログ変換してアナログのゲイン制御信号を生成出力するデジタル／アナログ変換回路と、
前記デジタル／アナログ変換回路によるゲイン制御信号においてグリッチなど高周波成分を抑制してグリッチ除去ゲイン制御信号を生成し、前記可変ゲイン増幅器に対してゲイン制御信号として出力するローパスフィルタと、
前記入力再生信号に含まれるアドレス部の区間において前記ローパスフィルタの応答性を高速化するローパスフィルタ切換制御信号を生成出力する切換制御回路とを備えたものである。
【００１７】
この構成において、可変ゲイン増幅器がＤＣレベル調整再生信号を増幅してゲイン調整再生信号を生成するときに、そのゲイン調整再生信号の振幅が常時一定に保たれるようにゲインを調整する。このゲイン調整は、振幅検出回路、デジタル／アナログ変換回路およびローパスフィルタを介して実行される。デジタル／アナログ変換回路は、振幅検出回路によるデータ再生信号検出振幅値データをアナログ化し、ゲイン制御信号を生成する。ゲイン制御信号の振幅は、データ再生信号の振幅変化に対して、その変化を打ち消す方向に増減調整される。すなわち、データ再生信号の振幅が減少したときは、ゲイン制御信号の振幅は増加する。このデジタル／アナログ変換回路によるゲイン制御信号で可変ゲイン増幅器のゲインを調整するのであるが、そのままでは、ゲイン制御信号にグリッチが混入している可能性がある。デジタル／アナログ変換回路をＲ−２Ｒラダー抵抗回路などの簡易タイプで構成すると、グリッチの影響がでやすい。そこで、このグリッチを除去すべくゲイン制御信号をローパスフィルタに通し、グリッチを除去してグリッチ除去ゲイン制御信号を生成した上で、可変ゲイン増幅器に与える。ただし、ローパスフィルタを通すと、そのカットオフ周波数による時定数の低さの関係から、グリッチ除去ゲイン制御信号の応答性は低いものとなる。グリッチ除去ゲイン制御信号が立ち上がるまでの遅延時間が増加すれば、可変ゲイン増幅器からのゲイン調整再生信号の振幅が一定に落ち着くのも遅くなる。例えばＤＶＤ−ＲＡＭディスクの再生高速化のようにアドレス部の隣接間隔が短くなると、その傾向は大きくなり、グリッチ除去ゲイン制御信号の応答性が相対的に悪化する。アドレス部の振幅が一定に落ち着くのが遅くなると、アドレス情報が正確に読めなくなる。
【００１８】
そこで、切換制御回路はアドレス部の区間において、ローパスフィルタ切換制御信号を生成してローパスフィルタの応答性を高速化する制御を行う。ローパスフィルタ切換制御信号は、アドレス部の区間に同期したタイミング信号（例えばＣＡＰＡ信号）を基に簡単に生成することが可能である。ローパスフィルタの応答性が高速化されると、可変ゲイン増幅器におけるアドレス部に対応したゲイン調整の応答性も高速化され、アドレス部の振幅が一定に落ち着くのが高速化される。以上の結果として、光ディスク再生を高速化しても、アドレス情報を正確に読み込むことができるようになる。
【００１９】
上記の構成において、前記切換制御回路は、前記ローパスフィルタ切換制御信号を前記アドレス部の区間にわたってアクティブにするという態様がある。これは、アドレス部の区間にわたって、ローパスフィルタ切換制御信号によってローパスフィルタをマスクして、ローパスフィルタの機能を停止させ、デジタル／アナログ変換回路からのゲイン制御信号をローパスフィルタにおいてスルーさせるものである。
【００２０】
また、上記の構成において、前記切換制御回路は、前記ローパスフィルタ切換制御信号を、前記再生信号に含まれる情報記録部からアドレス部への切り換わりタイミングから一定の時間幅だけアクティブにするという態様がある。
【発明の効果】
【００２１】
本発明によれば、アドレス部の区間においてローパスフィルタの応答性を高速化するためのローパスフィルタ切換制御信号を生成出力する切換制御回路を設けたので、アドレス部の区間で可変ゲイン増幅器におけるゲイン調整の応答性が高速化され、アドレス部の振幅が一定に落ち着くのを高速化し、光ディスク再生の高速化に対して、アドレス情報を正確に読み込むことができるようになる。本発明は、ＤＶＤ−ＲＡＭディスクの高倍速での再生に好適である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明にかかわるＲＦ信号整形回路の実施の形態を図面に基づいて詳細に説明する。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態におけるＲＦ信号整形回路の構成を示すブロック図である。図１において、従来の技術の図５におけるのと同じ符号は同一構成要素を指している。本実施の形態は、図５に示す従来技術との比較において、切換制御回路７を備えていることが特徴となっている。この切換制御回路７は、アドレス部の区間に同期したタイミング信号（ＣＡＰＡ信号）を基にローパスフィルタ６の応答性を切り換えるローパスフィルタ切換制御信号Ｓ７を生成し、これをローパスフィルタ６に出力するように構成されている。結果として、可変ゲイン増幅器２から出力されるゲイン調整再生信号Ｓ３は、そのアドレス部の振幅が揃ったものになっている。以下、具体的に説明する。
【００２４】
図１において、１は、光ディスクから読み出したＲＦの入力再生信号Ｓ１を入力し、そのＤＣ成分を一定にしてＤＣレベル調整再生信号Ｓ２を生成出力するハイパスフィルタ（ＨＰＦ）、２は、ハイパスフィルタ１によるＤＣレベル調整再生信号Ｓ２を入力して、可変ゲインに応じて一定の振幅にゲイン調整してゲイン調整再生信号Ｓ３を生成出力する可変ゲイン増幅器（ＶＧＡ）、３は、可変ゲイン増幅器２によるゲイン調整再生信号Ｓ３を入力し、イコライザ制御やノイズ除去を行ってデータ再生信号Ｓ４を生成出力するイコライザ回路、４は、イコライザ回路３によるデータ再生信号Ｓ４の振幅を検出してデータ再生信号検出振幅値データＳ５を生成出力する振幅検出回路、５は、振幅検出回路４によるデータ再生信号検出振幅値データＳ５をデジタル／アナログ変換してアナログの電圧または電流のゲイン制御信号Ｓ６を生成出力するデジタル／アナログ変換回路（ＤＡＣ）、６は、デジタル／アナログ変換回路５によるゲイン制御信号Ｓ６において発生するグリッチなど高周波成分を抑制し、グリッチ除去ゲイン制御信号ＳＧを生成し、可変ゲイン増幅器２に対して可変ゲインの制御信号として出力するローパスフィルタ（ＬＰＦ）、そして、７は、本発明で追加されたものであって、入力再生信号Ｓ１に含まれるアドレス部の区間に同期したタイミング信号を基にローパスフィルタ６の応答性を切り換えるローパスフィルタ切換制御信号Ｓ７を生成出力する切換制御回路である。タイミング信号としては、物理アドレスを示すＣＡＰＡ信号を利用することができる。この切換制御回路７は、ローパスフィルタ６のカットオフ周波数Ｆｃの値を調整するものであるが、応答性を速くするために、ローパスフィルタ切換制御信号Ｓ７でマスクすることにより、ローパスフィルタ６をバイパスする場合も含む。
【００２５】
次に、上記のように構成された本実施の形態のＲＦ信号整形回路の動作を説明する。
【００２６】
光ピックアップによってＤＶＤ−ＲＡＭディスクから読み出されたＲＦの入力再生信号Ｓ１には、図２（ａ）に示すように、交互に繰り返されるアドレス部と情報記録部とが含まれ、アドレス部のＤＣレベルは情報記録部のＤＣレベルに対して大きく変位している。この入力再生信号Ｓ１がハイパスフィルタ１に入力され、ハイパスフィルタ１によって、図２（ｂ）に示すように、ＤＣレベルを一定に処理されたＤＣレベル調整再生信号Ｓ２が生成される。
【００２７】
ハイパスフィルタ１によるＤＣレベル調整再生信号Ｓ２は、可変ゲイン増幅器２に入力され、図２（ｃ）に示すように、一定の振幅をもつように増幅され、ゲイン調整再生信号Ｓ３が生成出力される。このゲイン調整の詳しい動作については、後述する。
【００２８】
ゲイン調整再生信号Ｓ３は、さらにイコライザ回路３によってイコライザ制御やノイズ除去が行われ、データ再生信号Ｓ４が生成出力される。イコライザ回路３から出力されたデータ再生信号Ｓ４は、振幅検出回路４に入力され、その振幅値が検出され、データ再生信号検出振幅値データＳ５が生成出力される。このデータ再生信号検出振幅値データＳ５がデジタル／アナログ変換回路５に入力され、アナログ電圧のゲイン制御信号Ｓ６に変換される。このゲイン制御信号Ｓ６は、さらにローパスフィルタ６に入力される。デジタル／アナログ変換回路５が例えばＲ−２Ｒラダー抵抗回路のような簡易構成のもので構成されている場合には、各ビット信号の切り換わり時にグリッチが生じやすい。
【００２９】
ローパスフィルタ６は、入力したゲイン制御信号Ｓ６に対してカットオフ周波数Ｆｃのもとでグリッチ除去を行い、図２（ｄ）に示すようなグリッチ除去ゲイン制御信号ＳＧを生成して、可変ゲイン増幅器２に出力する。可変ゲイン増幅器２は、グリッチ除去ゲイン制御信号ＳＧを基にゲインを決定する。
【００３０】
切換制御回路７は、ローパスフィルタ６の動作を信号区間に応じて制御する。切換制御回路７は、物理アドレスを示すＣＡＰＡ信号に同期してローパスフィルタ切換制御信号Ｓ７を生成出力する。具体的には、図２（ｅ）に示すように、アドレス部の区間において、ローパスフィルタ切換制御信号Ｓ７をアクティブにする。この立ち上げは急峻に行われる。すなわち、情報記録部からアドレス部への切り換わりタイミングＴ１でローパスフィルタ切換制御信号Ｓ７を立ち上げる。その結果、ローパスフィルタ６のカットオフ周波数Ｆｃが高めに切り換えられ、グリッチ除去ゲイン制御信号ＳＧの立ち上がりが図２（ｄ）の“ａ”のように高速化される（図７（ｄ）の“ｅ”との比較対照）。したがって、可変ゲイン増幅器２においては、アドレス部でのゲイン調整（振幅制御）の応答性が高速化され、アドレス部のゲイン調整再生信号Ｓ３の振幅が一定に落ち着くのが図２（ｃ）の“ｂ”のように高速化される（図７（ｄ）の“ｆ”との比較対照）。
【００３１】
以上の結果として、ＤＶＤ−ＲＡＭディスクの再生高速化に対しても、アドレス情報を正確に読み込むことができるようになる。
【００３２】
また、アドレス部においてアクティブとなるローパスフィルタ切換制御信号Ｓ７は、アドレス部から情報記録部への切り換わりタイミングＴ２に対しては、このタイミングＴ２を少し超過したタイミングＴ２′までアクティブ状態が続く。したがって、タイミングＴ２〜Ｔ２′の期間において、振幅変化に対する応答性はなおも高く、直前でゲインが高くなった結果、振幅が増加している情報記録部でのゲイン調整再生信号Ｓ３は、その振幅を急速に低減され、微小時間で一定の振幅に落ち着くことになる。これは、情報記録部のデータ再生信号Ｓ４の信号品質の向上に有効に働く。
【００３３】
図３（ａ）はＤＶＤ−ＲＡＭディスクのアドレス部（Header Field）の構成を示す。１セクタを形成するデータ構造と、各領域のサイズ(byte)を示している。図３（ｂ）は、アドレス部に対応させてゲイン調整再生信号Ｓ３を示す。
【００３４】
ＶＦＯ（Variable Frequency Oscillator）は４Ｔ信号パターンで構成されており、この信号でＰＬＬロック用のビットクロックを生成する。これは、クロック再生のために使われる。ＡＭ（AddressMark）はアドレスマーク信号、ＰＩＤ（Physical ID）は先頭を見つけるための同期信号である。ＰＩＤ１〜ＰＩＤ４はそれぞれ４バイト情報で、最初の１バイトはセクタ情報、残りの３バイトはセクタ番号である。ＩＥＤ（IDError Detection code）は、それぞれのＰＩＤに対する誤り検出符号である。ＰＡ（Postamble）はＰＡ直前のデータの復調ステートを認識するためのものである。これらのアドレス情報は、再生制御で重要である。
【００３５】
アドレス部の総バイト数は１２８バイトである。１バイトは１６チャネルビットであり、アドレス部は２０４８チャネルビットで構成されている。
【００３６】
ＤＶＤ−ＲＡＭディスクのＲＦ信号処理においては、ＰＩＤ１、ＰＩＤ２、ＰＩＤ３、ＰＩＤ４を高い信号品質で読み出すことが重要である。それは、ＰＩＤの信号品質が劣化すると、アドレス情報を正しく読み込むことができなくなったり、アドレス位置の誤検出の要因となるからである。
【００３７】
ＰＩＤ１までは３９バイト（＝３６＋３）で構成されている。ＤＶＤ−ＲＡＭディスクの１６倍速において、１バイト３４．４ｎｓで算出すると、３９バイトは、約１．３μｓに相当する（３４．４ｎｓ×３９≒１．３μｓ）。ＰＩＤ１を高い信号品質で読み出すためには、アドレス部の先頭から約１．３μｓ経過した時刻以降で特に高い信号品質が必要となってくる。したがって、ローパスフィルタ６のカットオフ周波数Ｆｃによる時定数は、情報記録部からアドレス部への切り換わりタイミングＴ１から少なくとも約１．３μｓ以内に静定するように設定すればよい。
【００３８】
なお、ローパスフィルタ切換制御信号Ｓ７を物理アドレスを示すＣＡＰＡ信号に基づいて容易に生成できるので、回路規模の増大はほとんど招くことはない。
【００３９】
（実施の形態２）
図４は、本発明の実施の形態２において、切換制御回路７による制御の状態を示すタイミングチャートである。
【００４０】
本実施の形態においては、切換制御回路７は、図４（ｅ）に示すように、情報記録部からアドレス部への切り換わりタイミングＴ１から一定時間と、アドレス部から情報記録部への切り換わりタイミングＴ２から一定時間とにおいて、アクティブとなるローパスフィルタ切換制御信号Ｓ７を生成出力する。ローパスフィルタ切換制御信号Ｓ７のタイミングＴ１での立ち上がりで、実施の形態１の場合と同様に、ローパスフィルタ６のカットオフ周波数Ｆｃが高めに切り換えられ、グリッチ除去ゲイン制御信号ＳＧの立ち上がりが図４（ｄ）の“ｃ”のように高速化される（図７（ｄ）の“ｅ”との比較対照）。したがって、可変ゲイン増幅器２においては、アドレス部でのゲイン調整（振幅制御）の応答性が高速化され、アドレス部のゲイン調整再生信号Ｓ３の振幅が一定に落ち着くのが図４（ｃ）の“ｄ”のように高速化される（図７（ｄ）の“ｆ”との比較対照）。
【００４１】
さらに、本実施の形態においては、タイミングＴ１から微小時間の経過後のタイミングＴ１′でローパスフィルタ切換制御信号Ｓ７が一旦インアクティブ状態に戻される。このタイミングＴ１′からタイミングＴ２までのローパスフィルタ切換制御信号Ｓ７がインアクティブの期間では、ローパスフィルタ６のカットオフ周波数Ｆｃは通常通りとされ、デジタル／アナログ変換回路５からのゲイン制御信号Ｓ６に含まれるグリッチを除去したグリッチ除去ゲイン制御信号ＳＧを可変ゲイン増幅器２に与えることになる。ＰＩＤ１以降のアドレス情報は、グリッチ除去ゲイン制御信号ＳＧにてゲイン調整された後のゲイン調整再生信号Ｓ３から読まれることになる。以上の結果、アドレス部の信号品質は実施の形態１よりも高いものとなる。したがって、ＤＶＤ−ＲＡＭディスクの再生高速化に対しても、アドレス情報を正確に読み込むことができ、このアドレス情報読み込みは実施の形態１よりも高精度なものとなる。
【産業上の利用可能性】
【００４２】
本発明のＲＦ信号整形回路は、光ディスク再生装置等において倍速再生の倍速度が高速化される場合のＲＦ信号整形回路として有用である。特にＤＶＤ−ＲＡＭディスク等の高速再生技術に有効である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１におけるＲＦ信号整形回路の構成を示すブロック図
【図２】本発明の実施の形態１による回路各部の信号波形を示すタイミング図
【図３】本発明の実施の形態１において、ＤＶＤ−ＲＡＭディスクのアドレス部のデータ構造と、アドレス部に対応させたゲイン調整再生信号の波形を示す図
【図４】本発明の実施の形態２による回路各部の信号波形を示すタイミング図
【図５】従来の技術におけるＲＦ信号整形回路の構成を示すブロック図
【図６】従来の技術における回路各部の信号波形を示すタイミング図
【図７】デジタル／アナログ変換回路の一例としてのＲ−２Ｒラダー回路の構成を示す回路図
【符号の説明】
【００４４】
１  ハイパスフィルタ（ＨＰＦ）
２  可変ゲイン増幅器（ＶＧＡ）
３  イコライザ回路
４  振幅検出回路
５  デジタル／アナログ変換回路（ＤＡＣ）
６  ローパスフィルタ（ＬＰＦ）
７  ローパスフィルタ切換制御回路
Ｓ１  入力再生信号
Ｓ２  ＤＣレベル調整再生信号
Ｓ３  ゲイン調整再生信号
Ｓ４  データ再生信号
Ｓ５  データ再生信号検出振幅値データ
Ｓ６  ゲイン制御信号
Ｓ７  ローパスフィルタ切換制御信号
ＳＧ  グリッチ除去ゲイン制御信号
【図１】
2007242106.tif 000003
【図２】
2007242106.tif 000004
【図３】
2007242106.tif 000005
【図４】
2007242106.tif 000006
【図５】
2007242106.tif 000007
【図６】
2007242106.tif 000008
【図７】
2007242106.tif 000009