(57)【要約】【課題】粗面化することなくめっき処理や金属箔のロー付けを施しても、そのめっき金属やロー付けされた金属箔との付着強度を十分に得る。【解決手段】半導体化合物素子の製造方法は、昇華性材料粒子１１ａが揮発性分散媒１１ｂに分散した懸濁液１１を準備する工程と、粉末を圧縮してチップ状に成型可能な金型１２の成型面に懸濁液１１を塗布した後に分散媒１１ｂを揮発させて成型面に昇華性材料粒子１１ａを残存させる工程と、金型１２により半導体原料粉末１３を圧縮成型して昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４を得る工程と、チップ状成型体１４を焼結するとともに昇華性材料粒子１１ａを昇華させて昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６を得る工程とを含む。揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａを５〜２０重量％含むことが好ましい。【選択図】  図１
2007214222.tif 000002
【特許請求の範囲】
【請求項１】
昇華性材料粒子(11a)が揮発性分散媒(11b)に分散した懸濁液(11)を準備する工程と、
粉末を圧縮してチップ状に成型可能な金型(12)の成型面に前記懸濁液(11)を塗布した後に前記分散媒(11b)を揮発させて前記成型面に前記昇華性材料粒子(11a)を残存させる工程と、
前記金型(12)により半導体原料粉末(13)を圧縮成型して前記昇華性材料粒子(11a)が表面に埋没したチップ状成型体(14)を得る工程と、
前記チップ状成型体(14)を焼結するとともに前記昇華性材料粒子(11a)を昇華させて前記昇華性材料粒子(11a)の跡により表面が粗面化された半導体化合物素子(16)を得る工程と
を含む半導体化合物素子の製造方法。
【請求項２】
懸濁液(11)を準備する工程が、粒径１〜１００μｍのパラフィンからなる昇華性材料粒子(11a)をエチレングリコールからなる揮発性分散媒(11b)に分散させる工程であって、得られた懸濁液(11)は前記揮発性分散媒(11b)を１００重量％としたときに前記昇華性材料粒子(11a)を５〜２０重量％含む請求項１記載の半導体化合物素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本発明は熱電変換用サーモモジュール等に用いられる半導体化合物素子の製造方法に関するものである。
【背景技術】
【０００２】
従来、図２に示すように、複数のＮ型半導体化合物素子２とＰ型半導体化合物素子３とをＮ，Ｐ，Ｎ，Ｐの順に電気的に直列に接続するように複数の金属電極４ａ，４ｂにはんだ付けし、端部のＮ型半導体化合物素子２ａ及び図示しないＰ型半導体化合物素子にそれぞれリード線５及び６を接続して構成された熱電変換用サーモモジュール１が知られている。このモジュール１では、Ｎ側端子であるＮ型半導体化合物素子２ａに直流電源のプラス、Ｐ側端子である図示しないＰ型半導体化合物素子にマイナスの電圧を印加すると、電流Ｉが各素子のＮ型からＰ型に流れ、上部各接合電極４ａで吸収された熱量は各素子を通って下方に並列に輸送される。その結果、モジュール１の上面で総熱量Ｑcが吸収され、この熱が下部の電極面で総供給電力に相当する熱量と合算され、総発熱量Ｑhとなってモジュール１の下面で放出される。
【０００３】
この従来の熱電変換用サーモモジュールは例えば次の方法により製造される。先ずＮ型半導体化合物素子用のインゴット（結晶棒）及びＰ型半導体化合物素子用のインゴットを用意する。Ｎ型半導体化合物素子用のインゴットをスライスした後、粉砕し約５０μｍ以下の微粉末にする。この微粉末を金型を用いてチップ状に圧縮成型し、更に焼結させてＮ型半導体化合物素子を得た後、任意の一対の対向面に端子としてのめっき処理や金属箔のロー付けが行われる。Ｐ型半導体化合物素子も同様に作製した後、複数のＮ型及びＰ型半導体化合物素子は図２に示すようにＮ，Ｐ，Ｎ，Ｐの順に配置される。そして、所定の電気的接続となるようにそれぞれの半導体化合物素子２，３の端子に金属電極４ａ，４ｂがはんだ付けされる。そして、端子としてのめっき金属やロー付けされた金属箔と半導体化合物素子との密着力を高めるために、めっき処理や金属箔のロー付け以前に半導体化合物素子の端子形成面をサンドブラスト加工し、その面を粗面化させた後にめっき処理や金属箔のロー付けを施すこと（例えば、特許文献１参照。）が提案されている。
【特許文献１】特開平９−２９３９０９号公報（明細書［００４２］）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、半導体化合物素子の端子形成面をサンドブラスト加工すると、その加工により焼結することにより得られた半導体化合物素子の粒界がダメージを受け、その加工により粗面化された面にめっき処理や金属箔のロー付けを施しても、そのめっき金属やロー付けされた金属箔との付着強度が結晶体の場合ほど得られず、そのために信頼性が低いという未だ解決すべき課題が残存していた。
本発明の目的は、粗面化することなくめっき処理や金属箔のロー付けを施しても、そのめっき金属やロー付けされた金属箔との付着強度を十分に得られる半導体化合物素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１に係る発明は、図１に示すように、昇華性材料粒子１１ａが揮発性分散媒１１ｂに分散した懸濁液１１を準備する工程と、粉末を圧縮してチップ状に成型可能な金型１２の成型面に懸濁液１１を塗布した後に分散媒１１ｂを揮発させて成型面に昇華性材料粒子１１ａを残存させる工程と、金型１２により半導体原料粉末１３を圧縮成型して昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４を得る工程と、チップ状成型体１４を焼結するとともに昇華性材料粒子１１ａを昇華させて昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６を得る工程とを含む半導体化合物素子の製造方法である。
この請求項１に記載された半導体化合物素子の製造方法では、昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６が得られるので、その後、任意の一対の対向面にめっき処理や金属箔のロー付けを施すことにより端子を形成することになるけれども、その端子と半導体化合物素子との密着力を高めるために従来必要とされた半導体化合物素子の端子形成面におけるサンドブラスト加工が不要となるにもかかわらず、その表面に形成された端子との付着強度を十分に得ることができる。
【０００６】
請求項２に係る発明は、請求項１に係る発明であって、懸濁液１１を準備する工程が、粒径１〜１００μｍのパラフィンからなる昇華性材料粒子１１ａをエチレングリコールからなる揮発性分散媒１１ｂに分散させる工程であって、得られた懸濁液１１は揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａを５〜２０重量％含むことを特徴とする。
この請求項２に記載された半導体化合物素子の製造方法では、金型１２の成型面に懸濁液１１を塗布した後に分散媒１１ｂを揮発させることにより、その成型面に昇華性材料粒子１１ａを有効に残存させることができる。また、昇華性材料粒子１１ａの跡により、端子との接合強度の高い半導体化合物素子１６における粗面化された表面を得ることができる。
【発明の効果】
【０００７】
本発明の半導体化合物素子の製造方法では、懸濁液を準備する工程を備え、金型の成型面に懸濁液を塗布した後に分散媒を揮発させて成型面に昇華性材料粒子を残存させ、その金型により半導体原料粉末を圧縮成型して昇華性材料粒子が表面に埋没したチップ状成型体を得るので、そのチップ状成型体を焼結することにより昇華性材料粒子が昇華してその跡により表面が粗面化された半導体化合物素子を得ることができる。このため、その後、任意の一対の対向面にめっき処理や金属箔のロー付けを施すことにより端子を形成することになるけれども、その端子と半導体化合物素子との密着力を高めるために従来必要とされたサンドブラスト加工が不要となるにもかかわらず、その表面に形成された端子の付着強度を十分に得ることができる。
また、懸濁液を準備する工程が、粒径１〜１００μｍのパラフィンからなる昇華性材料粒子をエチレングリコールからなる揮発性分散媒に分散させる工程であって、揮発性分散媒を１００重量％としたときに昇華性材料粒子を５〜２０重量％含むようにすれば、金型の成型面に昇華性材料粒子を有効に残存させることができ、昇華性材料粒子の跡により、端子との接合強度の高い半導体化合物素子における粗面化された表面を得ることができる。
【発明を実施するための最良の形態】
【０００８】
次に本発明を実施するための最良の形態を図面に基づいて説明する。
図１に示すように、本発明における半導体化合物素子の製造方法は、懸濁液準備工程と、懸濁液塗布工程と、半導体原料粉末成型工程と、焼結工程とを有する。これらの各工程を工程毎に以下に詳しく説明する。
【０００９】
＜懸濁液準備工程＞
この工程では、図１（ａ）に示すように、昇華性材料粒子１１ａが揮発性分散媒１１ｂに分散した懸濁液１１を準備する。昇華性材料粒子１１ａは、２００℃未満において固体であるけれども、２００℃以上において液体になることなく直接気体となるものであり、パラフィン、オレフィン、ナフテン等が挙げられる。揮発性分散媒１１ｂは、−１３〜１９０℃において液体であるけれども、１９０℃を越えると気体となるものであり、エチレングリコール、プロピレングリコール等が挙げられる。懸濁液１１は固体である昇華性材料粒子１１ａが液体である揮発性分散媒１１ｂに溶けることなく分散した液体であり、後述するようにその昇華性材料粒子１１ａは得られた半導体化合物の表面を粗面化するものであるので、その昇華性材料粒子１１ａの粒径は１〜１００μｍであることが好ましい。
【００１０】
また、この懸濁液１１を準備する工程は、昇華性材料粒子１１ａを揮発性分散媒１１ｂに分散させる工程であるけれども、得られた懸濁液１１は揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａを５〜２０重量％含むことが好ましい。昇華性材料粒子１１ａが２０重量％を越えて含まれると後述する金型で偏析するおそれがあり、昇華性材料粒子１１ａが５重量％未満であると十分な接合強度が得られないおそれがある。
【００１１】
＜懸濁液塗布工程＞
この工程では、図１（ｂ）に示すように、前工程で準備された懸濁液１１を金型１２の成型面に塗布乾燥させる。この金型１２は粉末を圧縮してチップ状に成型可能なものであって、図１に示す金型１２は、中央に上下に貫通して形成された角穴が１２ａ形成された筒型１２ｂと、その角穴１２ａに上から挿入された加圧型１２ｃと、その角穴１２ａに下から挿入された受け型１２ｄとを備えたものを例示する。そして、その金型１２の成型面とは、粉末に実際に当接してその粉末を圧縮する部分であり、図１に示す金型１２にあっては、筒型１２ｂに形成された角穴１２ａの内面と、その角孔に上から挿入された加圧型１２ｃの下面と、その角穴１２ａに下から挿入された受け型１２ｄの上面をいう。
【００１２】
金型１２の成型面への懸濁液１１の塗布は、刷子を用いて塗布しても良く、噴霧器を用いて塗布しても良い。そして、金型１２の成型面の全てに懸濁液１１を塗布した後に１００〜１９７℃の雰囲気下に３０〜６０分放置し、懸濁液１１における分散媒１１ｂを揮発させてその成型面に昇華性材料粒子１１ａを残存させる。ここで、金型１２の放置温度を１００〜１９７℃の雰囲気下にするのは、金型１２の放置温度が１９７℃を越えると昇華性材料粒子１１ａが昇華するおそれがあり、金型１２の放置温度が１００℃未満であると昇華性材料粒子１１ａが分散された分散媒１１ｂの揮発が困難になるからである。また金型１２の放置時間を３０〜６０分とするのは、その放置時間が６０分を越えても分散媒１１ｂのそれ以上の揮発を期待することができず、金型１２の放置時間が３０分未満であると分散媒１１ｂの十分な揮発が困難になるからである。
【００１３】
＜半導体原料粉末成型工程＞
この工程では、図１（ｃ）に示すように、成型面に昇華性材料粒子１１ａが残存する金型１２により半導体原料粉末１３を圧縮成型して、図１（ｄ）に示すようなチップ状成型体１４を得る。半導体原料粉末１３は得ようとする半導体化合物素子により異なり、得ようとする半導体化合物素子がＰ型素子である場合を例示すれば、原子比でＢｉ２８％、Ｔｅ６０％、Ｓｅ１２％のＢｉ2Ｔｅ3系半導体化合物によりその原料粉末１３が形成され、得ようとする半導体化合物素子がＮ型素子である場合を例示すれば、原子比でＢｉ４０％、Ｔｅ５７％、Ｓｅ３％のＢｉ2Ｔｅ3系半導体化合物によりその原料粉末１３が形成される。また、半導体原料粉末１３の成型条件は従来と同様であり、得ようとする半導体化合物素子がＰ型又はＮ型素子である場合を例示すれば、成型圧力は６０〜６００ＭＰａであり、その成型時間は、１〜２分である。このように一般的な条件で半導体原料粉末１３を圧縮成型すると、金型１２の成型面には昇華性材料粒子１１ａが残存するので、得られたチップ状成型体１４の表面にはその成型面に残存する昇華性材料粒子１１ａが埋没され、昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４が得られる。
【００１４】
＜焼結工程＞
この工程では、昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４を４００〜５８０℃の雰囲気下に５０〜７０分放置して焼結させる。ここで、焼結温度を４００〜５８０℃とするのは、その温度が５８０℃を越えると溶損のおそれがあり、その温度が４００℃未満であると十分に焼結させることが困難になるからである。またその時間を５０〜７０分とするのは、その時間が７０分を越えてもそれ以上の焼結を期待することができず、その時間が５０分未満であるとチップ状成型体１４の十分な焼結が困難になるからである。そして、図１（ｅ）に示すように、このチップ状成型体１４を焼結することによりその表面に埋没した昇華性材料粒子１１ａは昇華し、昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６が得られる。
【００１５】
上述したように本発明の半導体化合物素子の製造方法によれば、昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６が得られる。この半導体化合物素子１６には、その後、任意の一対の対向面にめっき処理や金属箔のロー付けを施すことにより端子を形成することになるけれども、そのめっき又はロー付けが施される面は既に粗面化されていることから、端子と半導体化合物素子との密着力を高めるために従来必要とされた半導体化合物素子の端子形成面におけるサンドブラスト加工が不要となる。このため、本発明の方法により得られた半導体化合物素子１６にあっては、サンドブラスト加工に伴って従来生じていた半導体化合物素子１６の粒界にダメージを受けることはなく、その表面に形成された端子との付着強度を十分に得ることができる。
【実施例】
【００１６】
以下の本発明の実施例を比較例とともに説明する。
＜実施例１＞
先ず昇華性材料粒子１１ａとしてのパラフィンを、揮発性分散媒１１ｂとしてのエチレングリコールに分散させた懸濁液１１を準備した。この場合の昇華性材料粒子１１ａの粒径は１μｍであり揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａは５重量％であった。
次にこの懸濁液１１を金型１２の成型面に塗布乾燥させた。この金型１２は粉末を圧縮して５×５×１０ｍｍのチップ状に成型可能なものである。懸濁液１１の塗布は刷子を用い、金型１２の成型面の全てに懸濁液１１を塗布した後に１００〜１９０℃の雰囲気下に５〜６０分放置し、懸濁液１１における分散媒１１ｂを揮発させてその成型面に昇華性材料粒子１１ａを残存させた。
【００１７】
次に、成型面に昇華性材料粒子１１ａを残存させた金型１２により半導体原料粉末１３を圧縮成型した。この場合の半導体原料粉末１３はＢｉ2Ｔｅ3系半導体化合物を用い、その成型圧力は４００ＭＰａであり、その成型時間は１分である。この条件で半導体原料粉末１３を圧縮成型することにより昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４を得た。
次に、昇華性材料粒子１１ａが表面に埋没したチップ状成型体１４を４７０℃の雰囲気下に６０分放置して焼結させとともにその表面に埋没した昇華性材料粒子１１ａを昇華させ、昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６を得た。
その後、得られた半導体化合物素子１６の任意の一対の対向面に銅を直接蒸着させて端子を形成した。銅の蒸着は物理的蒸着法により行った。このように物理的蒸着法により端子としての銅が対向面に蒸着された半導体化合物素子１６を実施例１とした。
【００１８】
＜実施例２＞
昇華性材料粒子１１ａとして粒径が１０μｍのパラフィンを用いたことを除いて実施例１と同一の条件及び手順により昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に物理的蒸着法により銅を直接蒸着させて端子を形成した。このように物理的蒸着法により端子としての銅が対向面に蒸着された半導体化合物素子１６を実施例２とした。
【００１９】
＜実施例３＞
昇華性材料粒子１１ａとして粒径が１００μｍのパラフィンを用いたことを除いて実施例１と同一の条件及び手順により昇華性材料粒子１１ａの跡により表面が粗面化された半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に物理的蒸着法により銅を直接蒸着させて端子を形成した。このように物理的蒸着法により端子としての銅が対向面に蒸着された半導体化合物素子１６を実施例３とした。
【００２０】
＜実施例４＞
昇華性材料粒子１１ａとして粒径が１μｍのパラフィンを用いた実施例１と同一の条件及び手順により、表面が粗面化された実施例１における半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このように端子としての銅箔が対向面にロー付けされた半導体化合物素子１６を実施例４とした。
【００２１】
＜実施例５＞
昇華性材料粒子１１ａとして粒径が１０μｍのパラフィンを用いた実施例２と同一の条件及び手順により、表面が粗面化された実施例２における半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このように端子としての銅箔が対向面にロー付けされた半導体化合物素子１６を実施例５とした。
【００２２】
＜実施例６＞
昇華性材料粒子１１ａとして粒径が１００μｍのパラフィンを用いた実施例３と同一の条件及び手順により、表面が粗面化された実施例３における半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このように端子としての銅箔が対向面にロー付けされた半導体化合物素子１６を実施例６とした。
【００２３】
＜実施例７＞
昇華性材料粒子１１ａとして粒径が１０μｍのパラフィンを用いた実施例２と同一の条件及び手順により、表面が粗面化された実施例２における半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面にめっき処理や金属箔のロー付けを施して端子を形成した。このように端子としてのめっき処理や金属箔のロー付けが対向面に形成された半導体化合物素子１６を実施例７とした。
【００２４】
＜実施例８＞
昇華性材料粒子１１ａとして粒径が１０μｍのパラフィンを用い、揮発性分散媒１１ｂとしてのエチレングリコールに分散させて、揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａが１０重量％となる懸濁液１１を準備した。この懸濁液１１を用いたことを除いて実施例１と同一の条件及び手順により、表面が粗面化された半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このように昇華性材料粒子１１ａが１０重量％となる懸濁液１１を用い、端子としての銅箔が対向面にロー付けされた半導体化合物素子１６を実施例８とした。
【００２５】
＜実施例９＞
昇華性材料粒子１１ａとして粒径が１０μｍのパラフィンを用い、揮発性分散媒１１ｂとしてのエチレングリコールに分散させて、揮発性分散媒１１ｂを１００重量％としたときに昇華性材料粒子１１ａが２０重量％となる懸濁液１１を準備した。この懸濁液１１を用いたことを除いて実施例１と同一の条件及び手順により、表面が粗面化された半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このように昇華性材料粒子１１ａが２０重量％となる懸濁液１１を用い、端子としての銅箔が対向面にロー付けされた半導体化合物素子１６を実施例９とした。
【００２６】
＜比較例１＞
実施例１に用いた金型１２の成型面に懸濁液１１を塗布しないことを除いて、実施例１と同一の条件及び手順により表面が粗面化されていない半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に対してサンドブラスト加工を行い、その一対の対向面を粗面化させた。その後粗面化させた一対の対向面に実施例１と同一の条件及び手順により行われる物理的蒸着法により銅を蒸着させて端子を形成した。このようにサンドブラスト加工された面に物理的蒸着法により端子としての銅が蒸着された半導体化合物素子１６を比較例１とした。
【００２７】
＜比較例２＞
実施例１に用いた金型１２の成型面に懸濁液１１を塗布しないことを除いて、実施例１と同一の条件及び手順により表面が粗面化されていない半導体化合物素子１６を得た。その後、得られた半導体化合物素子１６の任意の一対の対向面に対してサンドブラスト加工を行い、その一対の対向面を粗面化させた。その後粗面化させた一対の対向面に実施例４と同一の条件及び手順により厚さ３０μｍの銅箔を銀からなるロー材を用いてロー付けして端子を形成した。このようにサンドブラスト加工された面に銅箔がロー付けされた半導体化合物素子１６を比較例２とした。
【００２８】
＜比較試験及び評価＞
実施例１〜７における半導体化合物素子１６、及び比較例１，２における半導体化合物素子１６の端子の接合強度と接触電気抵抗をそれぞれ測定した。端子の接合強度は小型材料試験機を用い、電極が剥離される際の荷重を測定した。また、接触電気抵抗は電気抵抗測定器を用い、電極を含めた素子全体の電気的抵抗値を最初に測定し、得られた数値から素子のみの電気抵抗を引くことにより測定した。これらの結果を表１に示す。
【００２９】
【表１】
2007214222.tif 000003
【００３０】
表１の結果から明らかなように、実施例１〜９における半導体化合物素子における端子の接合強度と接触電気抵抗は、サンドブラスト後に端子を蒸着又はロー付けした比較例１及び２における半導体化合物素子の端子の接合強度と接触電気抵抗にそれぞれ近似する値を有している。これは、実施例１〜９における半導体化合物素子は焼結時に表面に埋没した昇華性材料粒子は昇華し、昇華性材料粒子の跡により表面が粗面化されたことに起因するものと考えられる。この結果、本発明の半導体化合物素子の製造方法によれば、粗面化することなく端子を形成しても、その端子との付着強度を十分に得ることができることが判る。
【図面の簡単な説明】
【００３１】
【図１】本発明実施形態の製造方法を示す工程図である。
【図２】その半導体化合物素子を直列に接続したモジュールを示す斜視図である。
【符号の説明】
【００３２】
１１  懸濁液
１１ａ  昇華性材料粒子
１１ｂ  揮発性分散媒
１２  金型
１３  半導体原料粉末
１４  チップ状成型体
１６  半導体化合物素子
【図１】
2007214222.tif 000004
【図２】
2007214222.tif 000005