(57)【要約】【課題】  放熱板搭載プロセスにおいて接着層の固化の際に放熱板が固化中にズレるのを防止する位置制御用治具を必要としない半導体チップとＢＧＡ素子とを配線基板に搭載した半導体装置を提供する。【解決手段】  外部接続端子３を有する配線基板１０と、配線基板に搭載され、少なくとも１つのＢＧＡ素子２と、配線基板にフリップチップ接続された半導体チップ１と、ＢＧＡ素子２及び半導体チップ１に接合された放熱板４とを具備し、放熱板４のＢＧＡ素子２との接合部には凹部４１が形成され、ＢＧＡ素子２は、部分的に凹部４１に埋め込まれている。放熱板搭載プロセスにおいて接着層の固化の際に凹部４１の存在により放熱板４がズレる心配が無いので固化中のズレを防止するための位置制御用治具を要しない。【選択図】  図３
2007188930.tif 000002
【特許請求の範囲】
【請求項１】
外部接続端子を有する配線基板と、
前記配線基板に搭載された少なくとも１つのＢＧＡ素子と、
前記配線基板にフリップチップ接続された半導体チップと、
前記ＢＧＡ素子及び前記半導体チップに接合された放熱板とを具備し、
前記放熱板の前記ＢＧＡ素子との接合部には凹部が形成され、前記ＢＧＡ素子は、部分的に前記凹部に埋め込まれていることを特徴とする半導体装置。
【請求項２】
前記配線基板上には複数の前記半導体チップが配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線基板上には少なくとも１つの電子部品が搭載されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記放熱板の前記凹部は、少なくとも１つの側面がテーパ状に形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
外部接続端子を有する配線基板上に半導体チップをフリップチップ接続する工程と、
前記配線基板に少なくとも１つのＢＧＡ素子を前記半導体チップ周辺に搭載する工程と、
前記ＢＧＡ素子及び前記半導体チップ上に接着剤を塗布する工程と、
前記接着剤が塗布されたＢＧＡ素子を前記放熱板の前記凹部に嵌め込み、これらＢＧＡ素子と前記放熱板とを加圧しながら加熱して接着剤を硬化させる工程とを具備し、
前記放熱板の凹部は、前記配線基板上の前記ＢＧＡ素子の位置を所定の位置に配置する位置決め機能を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップをフリップチップ接続により配線基板に搭載する半導体パッケージであって、複数のチップコンデンザやＢＧＡ素子が共に搭載されているパッケージオンパッケージ(Package on Package)形態の半導体パッケージに関するものであり、特に半導体チップとＢＧＡ素子を含む半導体パッケージにおいて放熱する必要がある半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
現在、一般的に活用されているマイクロプロセッサ等は膨大な情報を高速に処理する目的でキャッシュメモリなどを成膜工程で１チップ内に内蔵してしまう、いわゆるＳＯＣ（system  on  Chip）が採用されている。そのため、パッケージ形態としては最も特性を発揮できるシングルチップのフリップチップＢＧＡパッケージが採用されている。ＢＧＡ(Ball Grid Array) パッケージは、１つの半導体チップと１つの配線基板から構成され、配線基板は、裏面に外部接続端子を備えており、半導体チップはこの配線基板に搭載され、且つ樹脂封止されてなるものであり、外部接続端子は、格子状に配列された複数のボールからなる。フリップチップＢＧＡパッケージは、半導体チップが配線基板にフリップチップ接続された構成になっている。
【０００３】
しかし、更なる情報量の増大と高速化の要求から成膜工程の微細化が進み、ロジック(Logic) 回路とメモリ(Memory)回路の両立が厳しくなりつつある。またチップサイズも今後増大が見込まれ、チップの歩留まり確保が非常に厳しくなることが予想される。そこで近年ロジック部分とメモリ部分の分割がなされるようになってきた。通常キャッシュメモリなどは、ロジック部品とマザーボードを介してつながれるが、それでは配線長が長くなり過ぎるため高速処理に対応し辛い。そこで、チップからは分離するが、配線長が最短で可能なパッケージオンパッケージ形態の半導体パッケージが提案されている。具体的な形状はガラエポなどを絶縁材料とする配線基板の中央付近にロジックなどの半導体チップがフリップチップ接続で搭載され、その周辺にチップスケールパッケージなどの形態に単体パッケージ化されたメモリＢＧＡパッケージなどが搭載される。以下、この様なパッケージは、ＢＧＡ素子という。更に、配線間の容量の調整でチップコンデンサなどが配線基板の表面あるいは裏面に適宜搭載されている。ここで、中央付近に搭載されるロジックチップは発熱が数１０ワットに達するものがあり、放熱性を確保する目的でＣｕなどにＮｉメッキなどを施した放熱板が低熱抵抗樹脂などの接着剤を介して搭載される。
【０００４】
また、同一面に搭載されるメモリＢＧＡ素子についても発熱が１０ワット近いものがあり、同様に放熱する必要がある。これらを放熱する放熱構造としては、一般的には中央付近の半導体チップの取り付け高さに対してメモリＢＧＡ素子の方が高いので、半導体チップ上にダミーの板を搭載して半導体チップ裏面とＢＧＡ素子裏面を面一にさせた後に平板状の放熱板を搭載するか、あるいは突起平面のある放熱板を搭載している。半導体チップは、放熱板突起平面に接合される。ここでの問題は、前者の場合は、半導体チップ上に低熱抵抗樹脂層が２箇所あるので、１箇所のみの場合と比較すると放熱性が悪化する。また、後者の場合は、ズレが発生したり、チップサイズが大きくなったり、チップの搭載角度が変わった場合などに突起平面からチップが露出して必要な放熱性を確保できない。特許文献１には、ヒートシンクを取り付けた半導体パッケージが開示されており、ヒートシンクは、熱放散性の高い金属を用いる。ヒートシンクの一面には半導体チップ素子を埋め込むための凹部が設けられている。
【特許文献１】特開平３−５８４５５号公報（図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、放熱板搭載プロセスにおいて接着層の固化の際に放熱板がズレる心配が無いので固化中のズレを防止するための位置制御用治具を必要としない、半導体チップとＢＧＡ素子とを配線基板に搭載した半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の一態様は、外部接続端子を有する配線基板と、前記配線基板に搭載された少なくとも１つのＢＧＡ素子と、前記配線基板にフリップチップ接続された半導体チップと、前記ＢＧＡ素子及び前記半導体チップに接合された放熱板とを具備し、前記放熱板の前記ＢＧＡ素子との接合部には凹部が形成され、前記ＢＧＡ素子は、部分的に前記凹部に埋め込まれていることを特徴としている。
また、本発明の半導体装置の製造方法の一態様は、外部接続端子を有する配線基板上に半導体チップをフリップチップ接続する工程と、前記配線基板に少なくとも１つのＢＧＡ素子を前記半導体チップ周辺に搭載する工程と、前記ＢＧＡ素子及び前記半導体チップ上に接着剤を塗布する工程と、前記接着剤が塗布されたＢＧＡ素子を前記放熱板の前記凹部に嵌め込み、これらＢＧＡ素子と前記放熱板とを加圧しながら加熱して接着剤を硬化させる工程とを具備し、前記放熱板の凹部は、前記配線基板上の前記ＢＧＡ素子の位置を所定の位置に配置する位置決め機能を備えていることを特徴としている。
【発明の効果】
【０００７】
本発明は、半導体チップとＢＧＡ素子とを配線基板に搭載した半導体装置において、放熱板搭載プロセスにおいて接着層の固化の際に凹部の存在により放熱板がズレる心配が無いので固化中のズレを防止するための位置制御用治具を必要としない。
【発明を実施するための最良の形態】
【０００８】
本発明の半導体装置は、半導体チップをフリップチップ接続したボールグリッドアレイ（ＢＧＡ）型パッケージで、その配線基板表面や配線基板裏面にチップコンデンザやメモリＢＧＡ素子などのパッケージ形態の部品を搭載しており、その中でもとくにロジックなどの半導体チップとメモリＢＧＡ素子などのパッケージ部品が配線基板の同一面に配置されるように構成されている。半導体チップの放熱と同様にメモリＢＧＡ素子などのパッケージに対しても放熱が必要な製品に対し、１枚の板状の放熱板を取り付けることで両方の放熱を合せ行う構造の場合に、半導体チップに対しては放熱板の平面部分で接着領域が設定され、メモリＢＧＡ素子などのパッケージに対しては放熱板に形成した凹部分にメモリＢＧＡ素子を嵌め込まれるように接着領域が設定されている。この時メモリＢＧＡ素子が嵌め込まれる放熱板の凹部の寸法がメモリＢＧＡ素子のパッケージの外形公差と搭載精度を考慮したうえで決定されているので、この凹部がそのまま放熱板の配線基板に対する位置決め構造になっている。したがって、放熱板搭載プロセスにおいて接着層の固化の際に放熱板がズレる心配が無いので、固化中のズレを防止するための位置制御用治具を必要としない。
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【０００９】
図１乃至図４を参照して実施例１を説明する。
図１は、この実施例で用いる放熱板の断面図及び凹部が形成された面の平面図、図２は、放熱板を搭載したこの実施例の半導体装置の平面図、図３は、図２のＡ−Ａ′線及びＢ−Ｂ′線に沿う部分の断面図、図４は、この実施例で用いられるＢＧＡ素子の一例を示す断面図である。
図２及び図３に示すように、裏面に外部接続端子であるはんだボール３が格子（グリッド）状に取り付けられた、例えば、５．０ｍｍ角の配線基板１０には中央にＣＰＵなどのロジック回路などが形成されたシリコン半導体などからなるチップ（ロジックチップ）１が搭載され、四隅にはメモリ回路などが形成されたシリコンチップなどが組み込まれたＢＧＡ素子２が搭載され、また複数のチップコンデンサ６がＢＧＡ素子２間に搭載されている。チップコンデンサ６は、配線間容量を調整するために適宜搭載され、配線基板の主面に限らず裏面にも搭載することができる。
【００１０】
そして、配線基板１０上の半導体チップ１及びＢＧＡ素子２には、共通の放熱板４がエポキシ樹脂などの低熱抵抗樹脂からなる接着剤５により接合されている。この実施例では半導体チップは、１つに限らず複数個搭載することができる。放熱板４とＢＧＡ素子２とは放熱板４に形成された凹部４１において接着剤５を介して当接されている。半導体チップ１は、配線基板１０上の配線（図示しない）にフリップチップ接続されている。半導体チップ１は、外部接続端子１１を有し、外部接続端子１１が接合されている配線基板１０の主面と外部接続端子１１が取り付けられたチップ裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂１２が充填されている。同様に、ＢＧＡ素子２は、はんだボールなどからなる外部接続端子２５を有し、外部接続端子２５が接合されている配線基板１０の主面と外部接続端子２５が取り付けられた素子裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂２６が充填されている。更に、配線間の容量調整を行うためにチップコンデンサ６などが配線基板の表面あるいは裏面に適宜搭載されている。
【００１１】
図１に示すように、放熱板１０には４つの凹部４１が設けられている。この凹部４１の底部に接着剤５を塗布してＢＧＡ素子２を固定している。凹部４１には素子上方が埋め込まれているので、機械的強度が向上し、接着剤５が固化した後は多少の外力が加わってもＢＧＡ素子２が配線基板１０から剥がれることは著しく減少する。放熱板１０は、銅やアルミニウム、Ｆｅ−４２Ｎｉ合金、銅の表面にニッケルメッキを施したものなど良熱伝導性材料が用いられる。
図４は、ＢＧＡ素子２の断面構造を示している。ＢＧＡ素子２は、シリコン半導体などの半導体チップ２２と外部接続端子２５を有する配線基板２１とを備えている。半導体チップ２２は、外部端子２３を有し、外部端子２３が接合されている配線基板２１の主面と外部端子２３が取り付けられたチップ裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂２４が充填されている。外部端子２３は、半導体チップ２２と配線基板２１とを電気的に接続しているが、この両者の間の電気的接続はボンディングワイヤを用いることも可能である。配線基板２１に搭載された半導体チップ２２は搭載後にエポキシ樹脂などの樹脂封止体２７により封止される。
【００１２】
次に、この実施例の半導体装置の製造方法を説明する。
まず、外部接続端子であるはんだボール３が裏面に格子状に取り付けられた配線基板１０上の中央部分の配線（図示しない）に半導体チップ１をフリップチップ接続する。次に、配線基板１０に少なくとも１つのＢＧＡ素子（この実施例では４個）２を半導体チップ１の周辺に搭載する。この実施例では、例えば、半導体チップ１には、ロジックチップが用いられる。中央付近に搭載されるロジックチップは発熱が数１０ワットに達するものがあり、放熱性を確保する目的でＣｕなどにＮｉメッキなどを施した放熱板４が低熱抵抗樹脂などの接着剤５を介して搭載される。また、同一配線基板１０の主面に搭載される、例えば、メモリなどに用いられるＢＧＡ素子２についても発熱が１０ワット近いものがあり、同じように放熱する必要がある。ＢＧＡ素子２は、配線基板１０の４つの角部に搭載される。次に、ＢＧＡ素子２及び半導体チップ１の上に接着剤５を塗布する。接着剤５が塗布されたＢＧＡ素子２を放熱板４の凹部４１に嵌め込み、これら半導体チップ１及びＢＧＡ素子２と放熱板４とを加圧しながら加熱して接着剤５を硬化させる。
【００１３】
放熱板４の凹部４１の形状寸法は、ＢＧＡ素子２の外形＋ＢＧＡ素子の外形公差＋ＢＧＡ素子の搭載位置精度の計算式を設定して置き、その計算により算出され決定される。そして、放熱板４の凹部４１は、配線基板１０上のＢＧＡ素子２の位置を所定の位置に配置する位置決め機能を備えている。
従来、低熱抵抗樹脂の硬化時に樹脂厚の制御用に錘あるいはそれに類する加圧を行うが、ＢＧＡ素子で位置ズレが防止されるために、この実施例では位置制御用の複雑な治工具を必要としない。また、半導体チップサイズの大型化、半導体チップの長方形化、配置方向の変更（４５度搭載など）があったとしても、ＢＧＡ素子のサイズ、位置が変わらない限り同一の放熱板を使用することが可能とな利、製造工程が簡略化される。
【実施例２】
【００１４】
次に、図５を参照して実施例２を説明する。
図５は、この実施例で用いる放熱板の断面図及び凹部が形成された面の平面図である。実施例１と同様に、図裏面に外部接続端子（はんだボール）が格子状に取り付けられた、例えば、５．０ｍｍ角の配線基板には中央にＣＰＵなどのロジック回路などが形成されたシリコン半導体などからなるチップ（ロジックチップ）がフリップチップ接続により搭載され、四隅にはメモリ回路などが形成されたシリコンチップが組み込まれたＢＧＡ素子がフリップチップ接続により搭載され、また、複数のチップコンデンサがＢＧＡ素子間に搭載されている。チップコンデンサは、配線間容量を調整するために適宜搭載され、配線基板の主面に限らず裏面にも搭載することができる。そして、配線基板上の半導体チップ及びＢＧＡ素子には、共通の放熱板２０がエポキシ樹脂などの低熱抵抗樹脂からなる接着剤により接合されている。放熱板２０とＢＧＡ素子とは放熱板２０に形成された凹部２８において接着剤を介して当接されている。半導体チップは、外部接続端子を有し、外部接続端子が接合されている配線基板の主面と外部接続端子が取り付けられたチップ裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂が充填されている。
【００１５】
同様に、ＢＧＡ素子は、はんだボールなどからなる外部接続端子を有し、外部接続端子が接合されている配線基板主面と外部接続端子が取り付けられた素子裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂が充填されている。
図５に示すように、放熱板２０には４つの凹部２８が設けられている。この凹部２８の底部に接着剤を塗布してＢＧＡ素子を固定している。凹部２８には素子上方が埋め込まれているので、機械的強度が向上し、接着剤が固化した後は多少の外力が加わってもＢＧＡ素子が配線基板から剥がれることは減少する。放熱板２０は、銅やアルミニウム、Ｆｅ−４２Ｎｉ合金、銅の表面にニッケルメッキを施したものなど良熱伝導性材料が用いられる。ＢＧＡ素子及び半導体チップの構造は、実施例１と同様である。
この実施例は、放熱板２０の凹部２８の形状に特徴がある。即ち、放熱板２０の４隅に形成されたほぼ正方形の凹部２８の全ての辺２９はテーパ状に形成されている。
【００１６】
この実施例の半導体装置の製造方法は、基本的には実施例１と同じである。
まず、はんだボールが裏面に格子状に取り付けられた配線基板上の中央部分の配線に半導体チップをフリップチップ接続する。次に、配線基板に４個のＢＧＡ素子を半導体チップの周辺に搭載する。次に、ＢＧＡ素子上及び半導体チップ上に接着剤を塗布する。接着剤が塗布されたＢＧＡ素子を放熱板２０の凹部２８に嵌め込む。このとき、凹部２８のテーパ状の辺２９は、ＢＧＡ素子を凹部２８に嵌め込む際のガイドとして用いられる。その後、これら半導体チップ及びＢＧＡ素子と放熱板２０とを加圧しながら加熱して接着剤を硬化させる。
放熱板２０の凹部２８の形状寸法は、ＢＧＡ素子の外形＋ＢＧＡ素子の外形公差＋ＢＧＡ素子の搭載位置精度の計算式を設定して置き、その計算により算出され決定される。そして、放熱板２０の凹部２８は、配線基板上のＢＧＡ素子の位置を所定の位置に配置する位置決め機能を備えている。
【００１７】
従来、低熱抵抗樹脂の硬化時に樹脂厚の制御用に錘あるいはそれに類する加圧を行うが、ＢＧＡ素子で位置ズレが防止されるために、この実施例では位置制御用の複雑な治工具を必要としない。また、半導体チップサイズの大型化、半導体チップの長方形化、配置方向の変更（４５度搭載など）があったとしても、ＢＧＡ素子のサイズ、位置が変わらない限り同一の放熱板を使用することが可能とな利、製造工程が簡略化される。また、放熱板の凹部のテーパ状の辺は、凹部の各辺全てに形成してあるので、どの方向からもＢＧＡ素子を凹部に嵌め込むことが容易になる。
【実施例３】
【００１８】
次に、図６を参照して実施例３を説明する。
図６は、この実施例で用いる放熱板の断面図及び凹部が形成された面の平面図である。実施例１と同様に、図裏面に外部接続端子（はんだボール）が格子状に取り付けられた、例えば、５．０ｍｍ角の配線基板には中央にＣＰＵなどのロジック回路などが形成されたシリコン半導体などからなるチップ（ロジックチップ）がフリップチップ接続により搭載され、四隅にはメモリ回路などが形成されたシリコンチップが組み込まれたＢＧＡ素子がフリップチップ接続により搭載され、また、複数のチップコンデンサがＢＧＡ素子間に搭載されている。チップコンデンサは、配線間容量を調整するために適宜搭載され、配線基板の主面に限らず裏面にも搭載することができる。そして、配線基板上の半導体チップ及びＢＧＡ素子には、共通の放熱板３０がエポキシ樹脂などの低熱抵抗樹脂からなる接着剤により接合されている。放熱板３０とＢＧＡ素子とは放熱板３０に形成された凹部３１において接着剤を介して当接されている。半導体チップは、外部接続端子を有し、外部接続端子が接合されている配線基板の主面と外部接続端子が取り付けられたチップ裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂が充填されている。
【００１９】
同様に、ＢＧＡ素子は、はんだボールなどからなる外部接続端子を有し、外部接続端子が接合されている配線基板主面と外部接続端子が取り付けられた素子裏面との間にはエポキシ樹脂などからなるアンダーフィル樹脂が充填されている。
図６に示すように、放熱板３０には４つの凹部３１が設けられている。この凹部３１の底部に接着剤を塗布してＢＧＡ素子を固定している。凹部３１には素子上方が埋め込まれているので、機械的強度が向上し、接着剤が固化した後は多少の外力が加わってもＢＧＡ素子が配線基板から剥がれることは減少する。放熱板３０は、銅やアルミニウム、Ｆｅ−４２Ｎｉ合金、銅の表面にニッケルメッキを施したものなど良熱伝導性材料が用いられる。ＢＧＡ素子及び半導体チップの構造は、実施例１と同様である。
【００２０】
この実施例は、放熱板３０の凹部３１の形状に特徴がある。即ち、放熱板３０の４隅に形成されたほぼ正方形の凹部３１の上側及び右側の辺３２がテーパ状に形成され、下側及び左側の辺はテーパ状になっておらず垂直である。
この実施例の半導体装置の製造方法は、基本的には実施例１と同じである。
まず、はんだボールが裏面に格子状に取り付けられた配線基板上の中央部分の配線に半導体チップをフリップチップ接続する。次に、配線基板に４個のＢＧＡ素子を半導体チップの周辺に搭載する。次に、ＢＧＡ素子上及び半導体チップ上に接着剤を塗布する。接着剤が塗布されたＢＧＡ素子を放熱板３０の凹部３１に嵌め込む。このとき、凹部３１のテーパ状の辺３２は、ＢＧＡ素子を凹部３１に嵌め込む際のガイドとして用いられる。その後、これら半導体チップ及びＢＧＡ素子と放熱板３０とを加圧しながら加熱して接着剤を硬化させる。
放熱板３０の凹部３１の形状寸法は、ＢＧＡ素子の外形＋ＢＧＡ素子の外形公差＋ＢＧＡ素子の搭載位置精度の計算式を設定して置き、その計算により算出され決定される。そして、放熱板３０の凹部３１は、配線基板上のＢＧＡ素子の位置を所定の位置に配置する位置決め機能を備えている。
【００２１】
従来、低熱抵抗樹脂の硬化時に樹脂厚の制御用に錘あるいはそれに類する加圧を行うが、ＢＧＡ素子で位置ズレが防止されるために、この実施例では位置制御用の複雑な治工具を必要としない。また、半導体チップサイズの大型化、半導体チップの長方形化、配置方向の変更（４５度搭載など）があったとしても、ＢＧＡ素子のサイズ、位置が変わらない限り同一の放熱板を使用することが可能とな利、製造工程が簡略化される。また、放熱板の凹部は同じ部分の辺がテーパ状になっているので、所定の方向からガイドによりＢＧＡ素子を凹部に嵌め込むことができるので、この嵌め込みが容易になる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例である実施例１で用いる放熱板の断面図及び凹部が形成された面の平面図。
【図２】本発明の一実施例である実施例１で用いる放熱板を搭載した半導体装置の透視平面図。
【図３】図２のＡ−Ａ′線及びＢ−Ｂ′線に沿う部分の断面図。
【図４】本発明の一実施例である実施例１で用いられるＢＧＡ素子の一例を示す断面図。
【図５】本発明の一実施例である実施例２で用いる放熱板の断面図及び凹部が形成された面の平面図。
【図６】本発明の一実施例である実施例３で用いる放熱板の断面図及び凹部が形成された面の平面図。
【符号の説明】
【００２３】
１、２２・・・半導体チップ
２・・・ＢＧＡ素子
３・・・外部接続端子（はんだボール）
４、２０、３０・・・放熱板
５・・・接着剤
６・・・チップコンデンサ
１０、２１・・・配線基板
１１、２５・・・外部接続端子
１２、２４、２６・・・アンダーフィル樹脂
２３・・・外部端子
２７・・・樹脂封止体
２８、３１、４１・・・放熱板の凹部
２９、３２・・・凹部のテーパ状の辺
【図１】
2007188930.tif 000003
【図２】
2007188930.tif 000004
【図３】
2007188930.tif 000005
【図４】
2007188930.tif 000006
【図５】
2007188930.tif 000007
【図６】
2007188930.tif 000008