(57)【要約】【課題】出力電圧のオーバーシュートを抑制しながら起動時間を短縮し、急峻に出力電圧を起動する。【解決手段】スイッチングレギュレータの入出力間に接続したスイッチ手段のＰＭＯＳトランジスタ３１と、出力電圧Ｖｏが所定値以下の時に主スイッチ手段であるＰＭＯＳトランジスタ８をオフ状態にするとともに、ＰＭＯＳトランジスタ３１をオン状態とするヒステリシスコンパレータ３２を設け、急峻に出力電圧を起動する。また、ヒステリシスコンパレータ３２で出力電圧Ｖｏを監視し、出力電圧Ｖｏが目標設定電圧の９０％に到達時に、ＰＭＯＳトランジスタ３１をオフ状態として通常の制御に切り替える。【選択図】図１
2007236051.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチ手段のスイッチング動作によって、直流の入力電圧を直流の出力電圧に変換するスイッチングレギュレータであって、
入出力間に接続したスイッチ手段と、前記出力電圧が所定値以下のときに、前記スイッチ手段をオン状態とする起動制御回路とを備えたことを特徴とするスイッチングレギュレータ。
【請求項２】
前記起動制御回路は、出力電圧が所定値を超えると、スイッチ手段を経時的にオフ状態とすることを特徴とする請求項１記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリー等から供給される直流の入力電圧を、特にソフトスタート機能により電子機器に必要な電圧に変換して供給するスイッチングレギュレータに関するものである。
【背景技術】
【０００２】
携帯電話やディジタルスチルカメラなどの電子機器には、各種の動作電圧を生成するために必要なＤＣ−ＤＣコンバータが搭載されている。近年の電子機器は、高性能化および小型化がますます進展しており、それに内蔵されるＤＣ−ＤＣコンバータにおいても多チャンネル化や小型化が要求されている。
【０００３】
このようなＤＣ−ＤＣコンバータには、主にリニアレギュレータやスイッチングレギュレータが用いられる。リニアレギュレータは、入出力間に設けられた制御トランジスタが出力電圧制御のために可変インピーダンスとして動作する。また、スイッチングレギュレータは、パルス幅制御されたスイッチングトランジスタによって入力電圧を一旦高周波交流電圧に変換し、インダクタを介して再度整流平滑して直流電圧を出力する。さらに、スイッチングレギュレータの出力電圧はスイッチングトランジスタのオン時間を調整することによって制御される。
【０００４】
いずれのＤＣ−ＤＣコンバータにおいても、出力電圧安定化のために出力電圧を検出してフィードバックする制御回路が使用される。スイッチングレギュレータは、リニアレギュレータに比べて高効率だが応答速度は遅い。これはスイッチングレギュレータの伝達特性には、スイッチング動作とインダクタを介した整流平滑動作のために時間遅れがあり、制御の安定性を確保するために、さらに制御回路の応答速度も速くできないからである。
【０００５】
ＤＣ−ＤＣコンバータには、起動から短時間で安定した出力電圧を出力することが要求されるが、スイッチングレギュレータは前述したように応答速度が遅いため、起動時において出力電圧にオーバーシュートが発生する。これは起動時に上昇してきた出力電圧が、目標設定電圧に達してから、電力供給を制限して安定化動作を開始するまでの遅延時間において、電力供給が過剰になるからである。
【０００６】
このようなオーバーシュートを防ぐため、前述の出力電圧を検出してフィードバックする制御回路とは別に、スイッチングレギュレータの起動時のみ動作し、大きな時定数を有してスイッチングトランジスタのパルス幅を制限するソフトスタート回路が設けられる。
【０００７】
また、複数の出力電圧を持つ電源回路の場合、目標設定電圧の違いや、ソフトスタート回路の時定数の違いなどにより、それぞれの出力電圧は起動するまでの時間が異なることが多々ある。従来例として特許文献１には、図３に示したようなソフトスタート回路を有する２つのスイッチングレギュレータの回路が開示されている。
【０００８】
図３において、１０１，１０２は入力電源６から電力を供給し、それぞれ出力電圧Ｖｏ１，Ｖｏ２を出力するスイッチングレギュレータである。スイッチングレギュレータ１０１は、主スイッチ手段として交互にオンオフするＰＭＯＳトランジスタ８ａとＮＭＯＳトランジスタ９ａが直列接続され、入力電源６と並列に接続される。ＰＭＯＳトランジスタ８ａとＮＭＯＳトランジスタ９ａの交点電圧をインダクタ１０ａと出力コンデンサ１１ａが平滑して出力電圧Ｖｏ１を出力する。
【０００９】
出力電圧Ｖｏ１は抵抗２１，２２によって分圧されてエラーアンプ１ａに入力され、基準電圧源５の基準電圧Ｖｒｅｆと比較増幅される。エラーアンプ１ａの出力は、発振回路７の出力する三角波電圧とコンパレータ２ａによって比較される。コンパレータ２ａの出力は駆動回路３ａを介してＰＭＯＳトランジスタ８ａとＮＭＯＳトランジスタ９ａを交互にオンオフする駆動信号となる。
【００１０】
スイッチングレギュレータ１０２も同様の構造を有し、ＰＭＯＳトランジスタ８ｂとＮＭＯＳトランジスタ９ｂが交互にオンオフし、インダクタ１０ｂと出力コンデンサ１１ｂの平滑回路から出力電圧Ｖｏ２を出力する。出力電圧Ｖｏ２は抵抗２３，２４によって分圧されてエラーアンプ１ｂに入力され、基準電圧源５の電圧と比較増幅される。エラーアンプ１ｂの出力は、発振回路７の出力する三角波電圧とコンパレータ２ｂによって比較され、駆動回路３ｂを介して駆動信号となる。
【００１１】
また、図３に示すソフトスタート回路４は、定電流源４１とコンデンサ４２とバッファ４３と抵抗４４と抵抗４５から構成される。定電流源４１で充電されるコンデンサ４２の電圧とそれを抵抗分圧した電圧が、ソフトスタート信号として各スイッチングレギュレータ１０１，１０２のエラーアンプ１ａ，１ｂにそれぞれ入力される。
【００１２】
以上の構成によれば、スイッチングレギュレータ１０１の起動時、抵抗２１，２２による出力電圧Ｖｏ１の分圧電圧は、定電流源４１で充電されるコンデンサ４２の電圧と等しくなるように制御される。コンデンサ４２の電圧が基準電圧Ｖｒｅｆに達した後は、抵抗２１，２２による出力電圧Ｖｏ１の分圧電圧は基準電圧Ｖｒｅｆと等しくなるように制御される。出力電圧Ｖｏ１は定電流源４１で充電されるコンデンサ４２の電圧とともに徐々に上昇するので、オーバーシュートを発生することなく、目標設定電圧に到達して安定化される。
【００１３】
同様に、スイッチングレギュレータ１０２の場合は、出力電圧Ｖｏ２は定電流源４１で充電されるコンデンサ４２の電圧の分圧電圧が基準電圧Ｖｒｅｆにするまで徐々に上昇し、オーバーシュートを発生することなく、目標設定電圧に到達して安定化される。
【００１４】
このように複数の出力電圧の起動特性をひとつのソフトスタート回路４で制御し、出力電圧が目標設定電圧に到達するまでの起動時間を調整することができる。
【特許文献１】特開２００４−１７３３８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、このような従来のスイッチングレギュレータの構成では、ソフトスタート回路によってオーバーシュートを抑制するために、起動時間が長くかかってしまうという問題があり、特に、各出力の起動時間が概ね同レベルで、それらのタイミングを調整する場合より、リニアレギュレータを含む電源装置の場合に問題となる。リニアレギュレータにおいては制御の応答速度も速いので、オーバーシュートの発生しない高速起動が可能であることから、スイッチングレギュレータの出力電圧の起動時間と大きくズレが生じる。一般に多出力電源において各出力電圧の起動時間に過大なズレが生じると、負荷側の電子回路が誤動作を起こす危険性がある。これを回避するために起動時間のズレを抑制するには、リニアレギュレータの起動時間を故意に遅らせてスイッチングレギュレータに合わせるといった方法があるが、起動時間が長くかかるという問題が残る。
【００１６】
本発明は、前記背景技術の問題を解決することに指向するものであり、出力電圧のオーバーシュートを抑制しながら起動時間を短縮したスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、本発明に係るスイッチングレギュレータは、主スイッチ手段のスイッチング動作によって、直流の入力電圧を直流の出力電圧に変換するスイッチングレギュレータであって、入出力間に接続したスイッチ手段と、出力電圧が所定値以下のときに、スイッチ手段をオン状態とする起動制御回路とを備えたことを特徴とする。
【００１８】
また、起動制御回路は、出力電圧が所定値を超えると、スイッチ手段を経時的にオフ状態とすることを特徴とする。
【００１９】
前記構成によれば、入出力間にスイッチ手段を設け、起動時の出力電圧が所定値に達するまでスイッチ手段をオン状態として出力電圧を急速に立ち上げ、出力電圧が所定値を超えると通常動作に切り替えて、出力電圧のオーバーシュートを抑制しながら起動できる。
【発明の効果】
【００２０】
本発明によれば、起動時に出力電圧のオーバーシュートを抑制しながら急速に起動することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２２】
図１は本発明の実施の形態におけるスイッチングレギュレータの回路構成を示す図である。ここで、前記従来例を示す図３において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示す。
【００２３】
図１において、１はエラーアンプ、２はコンパレータ、３は駆動回路、５は基準電圧Ｖｒｅｆを生成する基準電圧源、６は入力電源、７は三角波電圧を生成する発振回路、８はＰＭＯＳトランジスタ、９はＮＭＯＳトランジスタ、１０はインダクタ、１１は出力コンデンサ、３１はスイッチ手段であるＰＭＯＳトランジスタ、３２はヒステリシスコンパレータ、４０はソフトスタート回路、４６ａ，４６ｂはフィードバック抵抗である。
【００２４】
駆動回路３により主スイッチ手段であるＰＭＯＳトランジスタ８，ＮＭＯＳトランジスタ９を交互にオンオフして、入力電源６から供給される入力電圧Ｖｉｎを高周波交流電圧に変換し、インダクタ１０，出力コンデンサ１１により高周波交流電圧を平滑して出力電圧Ｖｏを出力する。ＰＭＯＳトランジスタ８のオン時間を調整することによって出力電圧Ｖｏを制御することができる。
【００２５】
図１に示すように、出力電圧Ｖｏはフィードバック抵抗４６ａおよびフィードバック抵抗４６ｂによって分圧され、エラーアンプ１の反転入力端子に印加される。エラーアンプ１の非反転入力端子には基準電圧源５が接続され、出力電圧Ｖｏの分圧電圧と基準電圧Ｖｒｅｆとの誤差を増幅して出力する。エラーアンプ１の出力はコンパレータ２によって発振回路７が生成する三角波電圧と比較され、比較結果は駆動信号として駆動回路３へ入力される。駆動回路３は入力された駆動信号に応じて、ＰＭＯＳトランジスタ８とＮＭＯＳトランジスタ９をオンオフする。
【００２６】
また、起動制御回路として、ヒステリシスコンパレータ３２は出力電圧Ｖｏの分圧電圧と基準電圧Ｖｒｅｆを入力され、出力電圧Ｖｏの分圧電圧が基準電圧Ｖｒｅｆの９０％以下の場合にはローレベルを出力する。ヒステリシスコンパレータ３２の出力は駆動回路３とＰＭＯＳトランジスタ３１のゲートへ入力され、ヒステリシスコンパレータ３２の出力がローレベルの場合、駆動回路３を介して主スイッチ手段のＰＭＯＳトランジスタ８はオフ状態となり、スイッチ手段のＰＭＯＳトランジスタ３１はオン状態となる。
【００２７】
ヒステリシスコンパレータ３２で出力電圧Ｖｏを監視し、出力電圧Ｖｏが目標設定電圧の９０％に到達したら、ＰＭＯＳトランジスタ３１を経時的にオフ状態として通常のスイッチングレギュレータの制御に切り替える。また、ヒステリシスコンパレータ３２は、スイッチングレギュレータ停止時と制御時の２つの状態が混在するのを回避するためにヒステリシスを設ける必要があり、そのヒステリシス幅は目標設定電圧の８０％とする。
【００２８】
図２は本実施の形態におけるスイッチングレギュレータ起動時の動作波形を示す図である。以下に、図１に示したスイッチングレギュレータ起動時の動作について図２を用いて説明する。
【００２９】
図２において入力電源６が起動したとき出力電圧Ｖｏはローレベルであるため、スイッチ手段であるＰＭＯＳトランジスタ３１のゲート信号がローレベルとなり、ＰＭＯＳトランジスタ３１がオンする。したがって、入力電源６からＰＭＯＳトランジスタ３１のインピーダンスを介して出力コンデンサ１１に充電され出力電圧Ｖｏの値は上昇する（ｔ１）。
【００３０】
この期間エラーアンプ１の非反転入力端子にはフィードバック信号とは別にソフトスタート回路４０があるため、エラーアンプ１の出力電圧は上昇せずにローレベルの状態を保持する。
【００３１】
スイッチングレギュレータの通常動作時は、コンパレータ２がエラーアンプ１の出力と発振回路７が生成する三角波電圧とで比較され、比較結果が駆動回路３へ入力されるが、ｔ１の期間はエラーアンプ１の出力電圧が上昇しないため駆動パルスは生成されない。
【００３２】
出力電圧Ｖｏが目標設定電圧の９０％に到達後、スイッチ手段であるＰＭＯＳトランジスタ３１がオフし、エラーアンプ１の出力の上昇とともに駆動回路３が動作しはじめパルスが生成される（ｔ２）。
【００３３】
この期間エラーアンプ１の出力電圧は、ソフトスタート回路４０の定電流源４１とコンデンサ４２による上昇とともに上昇する。
【００３４】
エラーアンプ１の出力電圧と発振回路７が生成する三角波電圧はコンパレータ２で比較されコンパレータ２の出力、即ち駆動信号のパルス幅が徐々に大きくなる。
【００３５】
このようにしてｔ２の期間においては、スイッチングレギュレータの出力電圧の上昇が緩和され、オーバーシュートを回避することができる。
【００３６】
ソフトスタート回路４０の電圧が基準電圧Ｖｒｅｆに到達すると通常のスイッチングレギュレータの動作へ移行し、出力電圧Ｖｏの分圧と基準電圧Ｖｒｅｆが等しくなるように動作する（ｔ３）。
【００３７】
なお、スイッチングレギュレータ停止時（ｔ１）から、スイッチングレギュレータ動作時（ｔ２，ｔ３）に切り替わるときには、エラーアンプ１の初期値を合わせ込んでおく必要がある。
【００３８】
また、スイッチ手段であるＰＭＯＳトランジスタ３１は、ヒステリシスコンパレータ３２の出力がローレベルからハイレベルへ変わるとターンオンするように説明したが、本発明はこの動作に限定されるものではない。急にターンオフすると、ソフトスタート回路４０によってパルス幅を抑制されたスイッチングレギュレータの電力供給が遅れ、目標設定電圧の９０％まで立ち上げた出力電圧Ｖｏが一旦低下する可能性がある。
【００３９】
そこで、ＰＭＯＳトランジスタ３１が急速にターンオフするのではなく、所定の時定数で経時的にそのインピーダンスを増大していくような動作をさせることにより、ヒステリシスコンパレータ３２の反転時における出力電圧Ｖｏの低下を防ぎ、スムーズな立ち上がりを実現することができる。
【００４０】
なお、本発明ではスイッチングレギュレータとリニアレギュレータの混在する複数の出力電圧を持つ電源回路において、スイッチングレギュレータの起動特性をリニアレギュレータと同等レベルにすることを想定しているが、前記のように本発明はスイッチングレギュレータ単体でその起動特性を改善するものであり、リニアレギュレータとの混在した電源システムを前提とするものではない。
【産業上の利用可能性】
【００４１】
本発明に係るスイッチングレギュレータは、起動時に出力電圧のオーバーシュートを抑制しながら急速に起動することができ、バッテリー等から供給される直流の入力電圧をソフトスタート機能により電子機器に必要な電圧に変換して供給する電源回路として有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態におけるスイッチングレギュレータの回路構成を示す図
【図２】本実施の形態におけるスイッチングレギュレータ起動時の動作波形を示すタイミングチャート
【図３】従来のスイッチングレギュレータの回路構成を示す図
【符号の説明】
【００４３】
１，１ａ，１ｂ  エラーアンプ
２，２ａ，２ｂ  コンパレータ
３，３ａ，３ｂ  駆動回路
４，４０  ソフトスタート回路
５  基準電圧源
６  入力電源
７  発振回路
８，８ａ，８ｂ，３１  ＰＭＯＳトランジスタ
９，９ａ，９ｂ  ＮＭＯＳトランジスタ
１０，１０ａ，１０ｂ  インダクタ
１１，１１ａ，１１ｂ  出力コンデンサ
１２，１２ａ，１２ｂ  負荷抵抗
２１，２２，２３，２４，４４，４５  抵抗
３２  ヒステリシスコンパレータ
４１  定電流源
４２  コンデンサ
４３  バッファ
４６ａ，４６ｂ  フィードバック抵抗
１０１，１０２  スイッチングレギュレータ
【図１】
2007236051.tif 000003
【図２】
2007236051.tif 000004
【図３】
2007236051.tif 000005