(57)【要約】【課題】ＣＭＯＳ集積回路化や低電源電圧化に適した構成が実現できる上に、耐ノイズ性を高めることができる復調回路の提供。【解決手段】この発明は、第１比較回路２、スイッチトキャパシタ回路３、および第２比較回路４を含む。第１比較回路２は、振幅変調信号のレベルを基準電圧ＶＲＥＦ１と比較し、この比較結果に応じた２値信号を出力する。スイッチトキャパシタ回路３は、コンデンサＣ１とコンデンサＣ２を含み、第１比較回路２の２値信号に基づき、第１のタイミングでコンデンサＣ１を充電させ、第２のタイミングでコンデンサＣ１の充電電荷をコンデンサＣ２に転送する。第２比較回路４は、コンデンサＣ２の充電電圧を基準電圧ＶＲＥＦ２と比較し、この比較結果に応じた２値信号を復調信号として出力する。【選択図】図１
2007311972.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号に応じて搬送波が振幅変調された振幅変調信号を入力し、その振幅変調信号から前記デジタル信号を復調する復調回路であって、
前記振幅変調信号のレベルを第１基準値と比較し、この比較結果に応じた２値信号を出力する第１比較回路と、
第１コンデンサと第２コンデンサを含み、前記第１比較回路からの２値信号に基づき、第１のタイミングで前記第１コンデンサを充電させ、第２のタイミングで前記第１コンデンサの充電電荷を前記第２コンデンサに転送させるスイッチトキャパシタ回路と、
前記第２コンデンサの充電電圧を第２基準値と比較し、この比較結果に応じて２値化させた信号を復調信号として出力する第２比較回路と、
を備えていることを特徴とする復調回路。
【請求項２】
前記スイッチトキャパシタ回路は、
前記第１コンデンサおよび前記第２コンデンサと、
前記第１比較回路からの２値信号に従ってオンオフし、オンのときに前記第１コンデンサを充電させる第１スイッチング素子と、
前記２値信号を反転した反転信号に従ってオンオフし、オンのときに前記第１コンデンサの充電電荷を前記第２コンデンサに転送させる第２スイッチング素子と、
前記第２コンデンサに並列接続される放電用の抵抗と、
を備えていることを特徴とする請求項１に記載の復調回路。
【請求項３】
前記第１コンデンサおよび前記第２コンデンサの容量値Ｃ１、Ｃ２は、Ｃ１＜Ｃ２の関係になるように設定されていることを特徴とする請求項１または請求項２に記載の復調回路。
【請求項４】
前記スイッチトキャパシタ回路の等価抵抗は、前記振幅変調信号の周波数と前記第１コンデンサの容量値とに基づいて決定され、この決定される等価抵抗の抵抗値Ｒ１と前記放電用の抵抗の抵抗値Ｒ２との関係は、概ね（Ｒ１／２）＝Ｒ２を満たすようになっていることを特徴とする請求項２または請求項３に記載の復調回路。
【請求項５】
前記第１比較回路、前記スイッチトキャパシタ回路、および前記第２比較回路は、ＭＯＳトランジスタからなる集積回路で集積化されていることを特徴とする請求項１乃至請求項４のうちのいずれかに記載の復調回路。
【請求項６】
前記第２比較回路は、ヒステリシス機能付きのコンパレータからなることを特徴とする請求項１乃至請求項５のうちのいずれかに記載の復調回路。
【請求項７】
前記第２比較回路からの出力を平滑化するローパスフィルタ回路を、さらに備えていることを特徴とする請求項１乃至請求項６のうちのいずれかに記載の復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号により搬送波が振幅変調された振幅変調信号を入力し、その振幅変調信号からデジタル信号を復調する復調回路に関するものである。
【背景技術】
【０００２】
従来、この種の復調回路としては、例えば、特許文献１に記載されるものが知られている。この従来の復調回路は、データに応じてＡＳＫ変調された信号を入力し、その信号をダイオードにより整流して半波波形を得、コンデンサと抵抗の時定数による充放電を利用して包絡線を復元するようになっている。
また、従来の他の復調回路としては、差動回路を用いたものが知られている。
【特許文献１】特開平５−１０２８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ダイオードを用いた復調回路は、ＣＭＯＳ集積回路で実現しようとするとその実現が難しい。例えば、その集積回路にトリプルウェルなどの複雑なプロセスを使用しない場合には、寄生ダイオードでは特性の良いダイオードが実現できない。また、ダイオードのオン／オフのために、入力信号として１〔Ｖ〕近い振幅が必要であり、電源電圧が低くなると回路設計が難しくなる。
【０００４】
一方、差動回路を用いた復調回路では、差動回路のオフセットなどによって誤検出しやすく、感度の良い復調回路の構成が困難になる。
そこで、本発明の目的は、上記の点に鑑み、ＣＭＯＳ集積回路化や低電源電圧化に適した構成が実現できる上に、耐ノイズ性を高めることができる復調回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第１の発明は、デジタル信号に応じて搬送波が振幅変調された振幅変調信号を入力し、その振幅変調信号から前記デジタル信号を復調する復調回路であって、前記振幅変調信号のレベルを第１基準値と比較し、この比較結果に応じた２値信号を出力する第１比較回路と、第１コンデンサと第２コンデンサを含み、前記第１比較回路からの２値信号に基づき、第１のタイミングで前記第１コンデンサを充電させ、第２のタイミングで前記第１コンデンサの充電電荷を前記第２コンデンサに転送させるスイッチトキャパシタ回路と、前記第２コンデンサの充電電圧を第２基準値と比較し、この比較結果に応じて２値化させた信号を復調信号として出力する第２比較回路と、を備えている。
【０００６】
第２の発明は、第１の発明において、前記スイッチトキャパシタ回路は、前記第１コンデンサおよび前記第２コンデンサと、前記第１比較回路からの２値信号に従ってオンオフし、オンのときに前記第１コンデンサを充電させる第１スイッチング素子と、前記２値信号を反転した反転信号に従ってオンオフし、オンのときに前記第１コンデンサの充電電荷を前記第２コンデンサに転送させる第２スイッチング素子と、前記第２コンデンサに並列接続される放電用の抵抗と、を備えている。
【０００７】
第３の発明は、第１または第２の発明において、前記第１コンデンサおよび前記第２コンデンサの容量値Ｃ１、Ｃ２は、Ｃ１＜Ｃ２の関係になるように設定されている。
第４の発明は、第２または第３の発明において、前記スイッチトキャパシタ回路の等価抵抗は、前記振幅変調信号の周波数と前記第１コンデンサの容量値とに基づいて決定され、この決定される等価抵抗の抵抗値Ｒ１と前記放電用の抵抗の抵抗値Ｒ２との関係は、概ね（Ｒ１／２）＝Ｒ２を満たすようになっている。
【０００８】
第５の発明は、第１乃至第４のうちのいずれかの発明において、前記第１比較回路、前記スイッチトキャパシタ回路、および前記第２比較回路は、ＭＯＳトランジスタからなる集積回路で集積化されている。
第６の発明は、第１乃至第５のうちのいずれかの発明において、前記第２比較回路は、ヒステリシス機能付きのコンパレータからなる。
【０００９】
第７の発明は、第１乃至第６のうちのいずれかの発明において、前記第２比較回路からの出力を平滑化するローパスフィルタ回路を、さらに備えている。
このような構成からなる本発明によれば、ＣＭＯＳ集積回路化や低電源電圧化に適した構成が実現できる上に、耐ノイズ性を高めることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
本発明の復調回路の第１実施形態の構成について、図１を参照して説明する。
この第１実施形態は、デジタル信号に応じて搬送波が振幅変調された振幅変調信号を入力し、その振幅変調信号からデジタル信号を復調する復調回路であり、図１に示すように、基準電圧生成回路１と、第１比較回路（コンパレータ回路）２と、スイッチトキャパシタ回路３と、第２比較回路４と、を備えている。
【００１１】
また、この第１実施形態は、基準電圧生成回路１、第１比較回路２、スイッチトキャパシタ回路３、および第２比較回路４は、ＭＯＳトランジスタからなる集積回路で集積化、すなわち、ＣＭＯＳ集積回路により集積化することが好ましい。
基準電圧生成回路１は、第１比較回路２および第２比較回路４に供給する基準電圧ＶＲＥＦ１および基準電圧ＶＲＥＦ２をそれぞれ生成するようになっている。このため、基準電圧生成回路１は、図１に示すように、Ｐ型のＭＯＳトランジスタＭ１と、ダイオード接続されるＰ型のＭＯＳトランジスタＭ２、Ｍ３とから構成される。
【００１２】
これらのＭＯＳトランジスタＭ１〜Ｍ３は直列接続され、この直列回路はそのＭＯＳトランジスタＭ１側に電源電圧ＶＤＤが供給され、そのＭＯＳトランジスタＭ３側は接地されている。そして、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２の共通接続部から基準電圧ＶＲＥＦ１を取り出し、ＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ３の共通接続部から基準電圧ＶＲＥＦ２を取り出すようになっている。
【００１３】
さらに具体的には、ＭＯＳトランジスタＭ１は、そのゲートにバイアス電圧ＶＢが印加され、そのソースには電源電圧ＶＤＤが印加され、そのドレインはＭＯＳトランジスタＭ２のソースに接続されている。ＭＯＳトランジスタＭ２は、そのゲートが自己のソースに接続され、そのドレインがＭＯＳトランジスタＭ３のソースに接続されている。ＭＯＳトランジスタＭ３は、そのゲートが自己のソースに接続され、そのドレインが接地されている。
【００１４】
第１比較回路２は、入力される振幅変調信号Ｓ１のレベルを基準電圧生成回路１が生成する基準電圧ＶＲＥＦ１と比較し、この比較結果に応じて２値化された２値信号Ｓ２を出力するようになっている。このために、第１比較回路２は、図１に示すように、その一方の入力端子に振幅変調信号Ｓ１が入力され、その他方の入力端子に基準電圧ＶＲＥＦ１が印加されている。
【００１５】
従って、この例では、第１比較回路２から出力される２値信号Ｓ２は、振幅変調信号Ｓ１のレベルが基準電圧ＶＲＥＦ１を上回る場合にはＨレベルになり、振幅変調信号Ｓ１のレベルが基準電圧ＶＲＥＦ１を下回る場合にはＬレベルになる。
スイッチトキャパシタ回路３は、第１比較回路２からの２値信号Ｓ２に基づき、第１のタイミングでコンデンサＣ１を充電させ、第２のタイミングでコンデンサＣ１の充電電荷をコンデンサＣ２に転送するようになっている。
【００１６】
このために、スイッチトキャパシタ回路３は、図１に示すように、スイッチング素子であるＰ型のＭＯＳトランジスタＭ４と、インバータＩＮＶと、スイッチング素子であるＰ型のＭＯＳトランジスタＭ５と、コンデンサＣ１と、コンデンサＣ２と、放電用の抵抗Ｒ２と、を備えている。
ＭＯＳトランジスタＭ４は、第１比較回路２からの２値信号Ｓ２に従ってオンオフ制御され、オンのときにコンデンサＣ１を充電するようになっている。インバータＩＮＶは、第１比較回路２から出力される２値信号Ｓ２を反転し、この反転信号をＭＯＳトランジスタＭ５のゲートに供給するようになっている。
【００１７】
ＭＯＳトランジスタＭ５は、第１比較回路２からの２値信号Ｓ２をインバータＩＮＶで反転させた反転信号に従ってオンオフ制御され、オンのときにコンデンサＣ１の充電電荷をコンデンサＣ２に転送するようになっている。抵抗Ｒ２は、コンデンサＣ２に並列に接続され、コンデンサＣ２の電荷を放電するようになっている。
さらに具体的には、ＭＯＳトランジスタＭ４は、そのゲートに第１比較回路２からの２値信号が供給され、そのソースには電源電圧ＶＤＤが供給され、そのドレインがＭＯＳトランジスタＭ５のソースの接続されている。ＭＯＳトランジスタＭ４とＭＯＳトランジスタＭ５との共通接続部はコンデンサＣ１の一端側に接続され、そのコンデンサＣ１の他端側は接地されている。
【００１８】
ＭＯＳトランジスタＭ５は、そのゲートにインバータＩＮＶからの反転信号が供給され、そのドレインがコンデンサＣ２の一端側に接続され、そのコンデンサＣ２の他端側が接地されている。ＭＯＳトランジスタＭ５とコンデンサＣ２の共通接続部が、第２比較回路４の入力端子に接続されている。さらに、抵抗Ｒ２の一端側はコンデンサＣ２の一端側に接続され、抵抗Ｒ２の他端側は接地されている。
ここで、この第１実施形態では、スイッチトキャパシタ回路３の等価抵抗（実効抵抗）や各素子の値について、所定の関係を有することが必要であるので、これらについて説明する。
【００１９】
まず、コンデンサＣ１およびコンデンサＣ２は、その容量値の関係が、Ｃ１＜Ｃ２の関係になるように設定されていることが好ましい。この点の利点については後述する。
また、スイッチトキャパシタ回路３の等価抵抗Ｒ１は、振幅変調信号Ｓ１の周波数ｆとコンデンサＣ１の容量値Ｃ１とに基づいて、以下の（１）式で表すことができる。
【００２０】
Ｒ１＝１／（ｆ×Ｃ１）・・・（１）
【００２１】
そして、その等価抵抗Ｒ１と放電用の抵抗Ｒ２の抵抗値Ｒ２との関係は、後述の理由により、概ね次の（２）式の関係を満たすことが好ましい。
【００２２】
（Ｒ１／２）＝Ｒ２・・・（２）
【００２３】
第２比較回路４は、コンデンサＣ２の充電電圧ＶＣを基準電圧生成回路１が生成する基準電圧ＶＲＥＦ２と比較し、この比較結果に応じて２値化された復調信号Ｓ３を出力するようになっている。
このために、第２比較回路４は、図１に示すように、その一方の入力端子にコンデンサＣ２の充電電圧ＶＣが入力され、その他方の入力端子に基準電圧ＶＲＥＦ２が印加されている。従って、この例では、第２比較回路４から出力される復調信号（復調データ）Ｓ３は、充電電圧ＶＣのレベルが基準電圧ＶＲＥＦ２を上回る場合にはＨレベルになり、充電電圧ＶＣのレベルが基準電圧ＶＲＥＦ２を下回る場合にはＬレベルになる。
【００２４】
次に、このような構成からなる第１実施形態の動作例について、図１および図２を参照して説明する。
この第１実施形態の入力信号は、デジタル信号に応じて搬送波が振幅変調された振幅変調信号Ｓ１であり、例えば図２（Ａ）に示すようなＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）信号である。
【００２５】
いま、図２（Ａ）に示すような振幅変調信号Ｓ１が、第１比較回路２に入力されると、第１比較回路２は、その振幅変調信号Ｓ１のレベルを基準電圧ＶＲＥＦ１と比較する。第１比較回路２は、その比較結果に応じて、図２（Ｂ）に示すような２値化された２値信号Ｓ２を出力する。
すなわち、その２値信号Ｓ２は、振幅変調信号Ｓ１のレベルが基準電圧ＶＲＥＦ１を上回る場合にはＨレベルとなり、その振幅変調信号Ｓ１のレベルが基準電圧ＶＲＥＦ１を下回る場合にはＬレベルとなる。
【００２６】
その２値信号Ｓ２は、クロックとして使用されるとともに、スイッチトキャパシタ回路３のサンプリングクロック（動作クロック）として使用される。すなわち、２値信号Ｓ２は、ＭＯＳトランジスタＭ４のゲートに直接入力されるとともに、インバータＩＮＶで反転されてＭＯＳトランジスタＭ５のゲートに入力される。
【００２７】
次に、第１比較回路２からの２値信号Ｓ２に基づく、スイッチトキャパシタ回路３の各部の動作について説明する。
まず、第１比較回路２からの２値信号Ｓ２がある場合、すなわち、その２値信号Ｓ２がＬレベルとＨレベルとを交互に繰り返す場合（パルス列が形成される場合）について説明する（図２（Ｂ）参照）。
【００２８】
いま、２値信号Ｓ２がＬレベルの場合には、ＭＯＳトランジスタＭ４がオンとなり、ＭＯＳトランジスタＭ５がオフとなる。このため、コンデンサＣ１は電源電圧ＶＤＤによりその電圧まで充電され、コンデンサＣ２に充電電荷がある場合にはその電荷が放電されてその充電電圧ＶＣが下降する（図２（Ｄ）参照）。
これに対して、２値信号Ｓ２がＨレベルの場合には、ＭＯＳトランジスタＭ４がオフとなり、ＭＯＳトランジスタＭ５がオンとなる。このため、コンデンサＣ１の充電電荷がコンデンサＣ２に転送されるので、コンデンサＣ２の充電電圧ＶＣは上昇する（図２（Ｄ）参照）。
【００２９】
これらの動作の結果、コンデンサＣ２の充電電圧ＶＣが上昇していく。第２比較回路４は、その充電電圧ＶＣを基準電圧ＶＲＥＦ２と比較している。このため、その充電電圧ＶＣが基準電圧ＶＲＥＦ２を上回ると、第２比較回路４から出力される復調信号Ｓ３は、図２（Ｅ）に示すようにＬレベルからＨレベルに変化する。
この復調信号Ｓ３のＨレベルの状態は、第１比較回路２からの２値信号Ｓ２があるまでは維持される（図２（Ｂ）および（Ｅ）参照）。
【００３０】
その後、第１比較回路２からの２値信号Ｓ２がなくなると、すなわち、その２値信号Ｓ２がＬレベルに固定されると（図２（Ｂ）参照）、ＭＯＳトランジスタＭ４はオンした状態を維持し、ＭＯＳトランジスタＭ５はオフした状態を維持する。
このため、コンデンサＣ２にはコンデンサＣ１の充電電荷が転送（補充）されないので、コンデンサＣ２の充電電荷は抵抗Ｒ２を介して放電され、コンデンサＣ２の充電電圧ＶＣは徐々に低下していく（図２（Ｄ）参照）。この結果、その充電電圧ＶＣが基準電圧ＶＲＥＦ２を下回ると、第２比較回路４から出力される復調信号Ｓ３は、図２（Ｅ）に示すようにＨレベルからＬレベルに変化する。
【００３１】
ところで、この第１実施形態では、振幅変調信号Ｓ１が図２（Ａ）の破線部で示すようにノイズを含むのが一般的であるので、そのノイズ成分が最終的に必要とされる復調信号Ｓ３に影響を与えないようになっている。
すなわち、第２比較回路４から出力される復調信号Ｓ３にそのノイズが影響しないように、スイッチトキャパシタ回路３のコンデンサＣ１、Ｃ２の容量値は、その両者の関係が、Ｃ１＜Ｃ２を満たすように設定されている。
【００３２】
このような関係にあると、そのノイズ成分が図２（Ｂ）に示すように第１比較回路２で２値信号Ｓ２として検出されても、図２（Ｄ）に示すように第２比較回路４からは復調信号Ｓ３として復調されず、復調信号Ｓ３は誤判定に至らない。
また、この第１実施形態では、復調信号Ｓ３の立ち上がり時間（Ｔ１）とその立ち下がり時間（Ｔ２）とのバランスをとるために、すなわち、基本的にＴ１＝Ｔ２になるようにするために、スイッチトキャパシタ回路３の各値は、概ね上記の（２）式の条件を満たすように設定されている。
【００３３】
このように、この第１実施形態では、復調信号Ｓ３の立ち上がり時間（Ｔ１）とその立ち下がり時間（Ｔ２）とのバランスをとることで、送信データの変調方法（データプロトコル）の自由度や、データレートを早めることがなどに対応しやすい特長を持つ。
以上説明したように、この第１実施形態では、上記のように構成したので、ＣＭＯＳ集積回路化や低電源電圧化に適した構成が実現できる。
【００３４】
また、この第１実施形態では、入力信号として振幅変調信号Ｓ１を入力し、これをパルス化して、そのパルスをスイッチトキャパシタ回路３のサンプリングクロックとして使用するようにした。このため、上記の（１）式のように、振幅変調信号Ｓ１の周波数とコンデンサＣ１の容量値によってスイッチトキャパシタ回路３の等価抵抗が決まる。
従って、この第１実施形態では、その等価抵抗とコンデンサＣ２の容量によって、その振幅変調信号Ｓ１のデータレートに合わせた回路の速度を決定できる。
【００３５】
さらに、この第１実施形態では、中間電位の動作が少ないので、ＣＭＯＳ回路の低消費電流の特徴を活かした低消費な回路を構成できる。
また、この第１実施形態では、コンデンサＣ１、Ｃ２、および抵抗Ｒ２の各値を設定することによって、回路の応答速度（例えば復調信号Ｓ３の立ち上がり時間および立ち下がり時間）を調節できるので、耐ノイズ性を高めることができる。
【００３６】
（第２実施形態）
本発明の復調回路の第２実施形態の構成について、図３を参照して説明する。
図１に示す第１実施形態において、第２比較回路４に入力されるコンデンサＣ２の充電電圧ＶＣは、充放電によりその電圧が上昇するので、第２比較回路４から出力される復調信号Ｓ３がＬレベルからＨレベルに変化する場合に、スパイク状のパルスが発生しやすいという不具合が考えられる。
【００３７】
そこで、この第２実施形態に係る復調回路は、そのような不具合を解消するようにしたものである。すなわち、この第２実施形態は、図１に示す第１実施形態の構成を基本とし、図３に示すように第２比較回路４の後段に、その第２比較回路４の出力を平滑化するローパスフィルタ回路５を追加するようにしたものである。
この第２実施形態は、上記の追加についての構成を除けば、他の部分の構成は第１実施形態の構成と同一であるので、その同一の構成要素については同一符号を付して説明を省略する。
【００３８】
次に、このような構成からなる第２実施形態の動作例について、図３および図４を参照して説明する。
この第２実施形態では、基準電圧生成回路１、第１比較回路２、およびスイッチトキャパシタ回路３についての各動作は、図１の第１実施形態のそれらの回路の各動作と同様であるので、その説明は省略する。
いま、第２比較回路４に入力されるコンデンサＣ２の充電電圧ＶＣが、図４（Ｄ）に示すような場合について説明する。
【００３９】
この場合には、その充電電圧ＶＣが基準電圧ＶＲＥＦ２を上回ると、第２比較回路４の出力はＬレベルからＨレベルに変化し、例えば図４（Ｅ）に示すようなスパイク状のパルスを発生する。
しかし、そのパルスはローパスフィルタ回路５によって除去されるので、ローパスフィルタ回路５から出力される復調信号Ｓ３は、図４（Ｆ）に示すようにそのパルスの影響が排除された波形となる。
【００４０】
（その他の実施形態）
（１）上記の実施形態では、スイッチトキャパシタ回路３を構成するＭＯＳトランジスタＭ４、Ｍ５としてＰ型のものを使用したが、これに代えてＮ型のＭＯＳトランジスタを使用するようにしても良い。
（２）上記の実施形態では、コンデンサＣ２に並列に接続する素子として抵抗Ｒ２を使用するようにしたが、その抵抗Ｒ２に代えてカレントミラーなどを用いた電流源で構成するようにしても良い。
【００４１】
（３）第２実施形態では、上記の不具合を解消するために、第１実施形態の回路にさらにローパスフィルタ回路５を追加するようにした。
しかし、それに代えて、第１実施形態の回路の第２比較回路４をヒステリシス機能付きのコンパレータに置き換えるようにしても良い。さらに、第２比較回路４をヒステリシス機能付きのコンパレータに置き換えるとともに、そのコンパレータの後段に上記のローパスフィルタ回路５を追加するようにしても良い。
【００４２】
（４）上記の実施形態では、各回路をＭＯＳトランジスタからなる集積回路で集積化するようにしたが、本発明は必ずしも集積回路化する必要はない。
【図面の簡単な説明】
【００４３】
【図１】本発明の復調回路の第１実施形態の構成を示す回路図である。
【図２】第１実施形態の動作時の各部の波形図である。
【図３】本発明の復調回路の第２実施形態の構成を示す回路図である。
【図４】第２実施形態の動作時の各部の波形図である。
【符号の説明】
【００４４】
１・・・基準電圧生成回路、２・・・第１比較回路、３・・・スイッチトキャパシタ回路、４・・・第２比較回路、５・・・ローパスフィルタ回路、Ｍ４、Ｍ５・・・ＭＯＳトランジスタ（スイッチング素子）、Ｃ１、Ｃ２・・・コンデンサ、Ｒ２・・・放電用の抵抗。
【図１】
2007311972.tif 000003
【図２】
2007311972.tif 000004
【図３】
2007311972.tif 000005
【図４】
2007311972.tif 000006