(57)【要約】      （修正有）【課題】フィルム状のレジスト膜を用いて、導電箔を微細にエッチングする回路装置の製造方法を提供する。【解決手段】真空チャンバー５０の内部で、フィルム状のレジスト４１を導電箔４０の表面に密着させている。また、導電箔４０にレジスト４１を積層させる際に、真空チャンバー５０の内部に設けたバルーン５５により、レジスト４１を押圧している。従って、フィルム状のレジスト４１と導電箔４０との間に、ボイドが介在することを抑止することができ、結果的に、良好なエッチングを行うことができる。【選択図】図２
2007214325.tif 000002
【特許請求の範囲】
【請求項１】
メッキ膜が形成された導電箔の表面をエッチングレジストにより被覆し、前記エッチングレジストを用いて前記導電箔をエッチングすることで導電パターンを形成する回路装置の製造方法に於いて、
フィルム状の前記エッチングレジストを高真空下にて前記導電箔の表面に積層させることを特徴とする回路装置の製造方法。
【請求項２】
導電箔の表面にメッキ膜を形成する第１工程と、
前記メッキ膜も含めて前記導電箔の表面をエッチングレジストにより被覆する第２工程と、
前記エッチングレジストを介して前記導電箔をエッチングすることにより、分離溝を設けて前記導電パターンを凸状にする第３工程と、
前記導電パターンに回路素子を電気的に接続する第４工程と、
前記回路素子が被覆され且つ前記分離溝に充填されるように封止樹脂を形成する第５工程と、
前記分離溝に充填された前記封止樹脂が露出するまで前記導電パターンを裏面から除去する第６工程とを具備し、
前記第２工程では、フィルム状の前記エッチングレジストを高真空下にて前記導電箔の表面に積層させることを特徴とする回路装置の製造方法。
【請求項３】
前記エッチングレジストと前記導電箔とを、真空チャンバーの内部で密着させることを特徴とする請求項１または請求項２記載の回路装置の製造方法。
【請求項４】
前記真空チャンバーの内部に、前記エッチングレジストを前記導電箔の方向に押圧する押圧手段を設け、前記エッチングレジストと前記導電箔との間に介在する気体を外部に放出させることを特徴とする請求項１または請求項２記載の回路装置の製造方法。
【請求項５】
前記押圧手段は、前記エッチングレジストの中央部を押圧した後に、前記エッチングレジストの周辺部を押圧することを特徴とする請求項４記載の回路装置の製造方法。
【請求項６】
前記押圧手段は、前記真空チャンバーの内部に於いて、前記導電箔の上方に設けたバルーンであり、
膨張した前記バルーンにより前記エッチングレジストを押圧することを特徴とする請求項４記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路装置の製造方法に関し、特に、フィルム状のエッチングレジストを用いてウェットエッチングを行う工程を具備する回路装置の製造方法に関する。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Chip Scale Package）と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。
【０００３】
しかしながらＣＳＰでは、一般的に素子が実装される実装基板が採用されるので、小型化に限界がある問題があった。この問題を解決するために、実装基板を具備しない回路装置１００が開発されている（下記特許文献１を参照）。図９（Ａ）は回路装置１００の平面図であり、図９（Ｂ）はその断面図である。
【０００４】
回路装置１００では、ダイパッド１０１の上面に半導体素子１０３が固着されている。また、ダイパッド１０１を取り囲むように、多数個のボンディングパッド１０２が設けられている。半導体素子１０３とボンディングパッド１０２とは、金属細線１０５により接続されている。また、半導体素子１０３、ダイパッド１０１およびボンディングパッド１０２を被覆するように、絶縁性樹脂１０６が形成される。回路装置１００の裏面はレジスト１０８により覆われる。更に、ダイパッド１０１およびボンディングパッド１０２の裏面の所望の箇所には、半田等から成る外部電極１０７が形成される。また、ダイパッド１０１とボンディングパッド１０２とは、分離溝１０６により分離されている。
【０００５】
更に、上記したダイパッド１０１およびボンディングパッド１０２の表面は、銀メッキ等のメッキ膜１０９により部分的に被覆されていた。
【０００６】
次に、上記した構造の回路装置１００の製造方法を、図１０を参照して説明する。
【０００７】
図１０（Ａ）を参照して、先ず、銅などの金属材料から成る導電箔１４０の表面に部分的にメッキ膜１０９を形成する。
【０００８】
図１０（Ｂ）を参照して、次に、耐エッチングマスクであるレジスト１３０を、導電箔１４０の表面に塗布する。ここでは、液状のレジスト１３０を導電箔１４０の表面全域に塗布した後に、レジスト１３０を加熱硬化している。
【０００９】
図１０（Ｃ）を参照して、次に、レジスト１３０の露光及び現像を行うことで、レジスト１３０を部分的に除去する。
【００１０】
図１０（Ｄ）を参照して、次に、レジスト１３０から部分的に露出する導電箔１４０の表面をエッチングして、分離溝１７０を形成する。本工程により、ダイパッド等の導電パターンは、導電箔１４０の表面に凸状に形成される。
【００１１】
図１０（Ｅ）を参照して、次に、半導体素子１０３をダイパッド１０１の表面に固着して、半導体素子１０３とボンディングパッド１０２とを、金属細線１０５を用いて電気的に接続する。
【００１２】
図１０（Ｆ）を参照して、次に、半導体素子１０３および金属細線１０５が被覆されて分離溝１７０にも充填されるように、絶縁性樹脂１０６が形成される。更に、導電箔１４０を裏面から除去することで、ダイパッド１０１とボンディングパッド１０２とを分離する。さらに、上記工程が終了した後に、一点鎖線で示す箇所にて絶縁性樹脂１０６を分離して、個別の回路装置を得る。
【特許文献１】特開２００４−０７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した回路装置の製造方法では、液状の状態で導電箔１４０の表面に塗布されるレジスト１３０を用いていたので、ダイパッド１０１等の導電パターンの更なる微細化が困難である問題があった。
【００１４】
具体的には、微細な導電パターンを形成するためには、レジスト１３０を薄くする必要がある。しかしながら、図１０（Ｂ）を参照して、例えば厚みが２０μｍとなるように液状のレジスト１３０を薄く導電箔１４０の表面に塗布すると、厚みが７μｍ程度のメッキ膜１０９の端部が、レジスト１３０から露出する場合がある。この状態で、導電箔１４０をエッチングすると、メッキ膜１０９までも浸食されてしまう問題が発生する。このことから、液状の状態で形成されるレジスト１３０は、その厚みを２０μｍ程度以下にすることが困難であった。このことが、回路装置に形成される導電パターンの微細化を阻んでいた。液状のレジストを用いた場合、Ｌ／Ｓ（導電パターンの幅／導電パターン同士が離間する距離）＝１００μｍ／１５０μｍが限界であった。
【００１５】
また、液状の状態で塗布されるレジスト１３０の代替として、フィルム状のレジスト膜を用いる方法が考えられる。フィルム状のレジスト膜を用いると、メッキ膜１０９の肩の部分がレジスト膜から突き出る問題は発生しない。しかしながら、通常の雰囲気下に於いて導電箔１４０の表面にフィルム状のレジスト膜を積層させると、メッキ膜１０９の側面とレジスト１３０との間に微細なボイドが形成される。このボイドが存在する状態で導電箔１４０のエッチングを行うと、このボイドにエッチャントが侵入して、メッキ膜１０９が浸食されてしまう恐れがある。
【００１６】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、フィルム状のレジスト膜を用いて、導電箔を微細にエッチングする回路装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、メッキ膜が形成された導電箔の表面をエッチングレジストにより被覆し、前記エッチングレジストを用いて前記導電箔をエッチングすることで導電パターンを形成する回路装置の製造方法に於いて、フィルム状の前記エッチングレジストを高真空下にて前記導電箔の表面に積層させることを特徴とする。
【００１８】
本発明の回路装置の製造方法は、導電箔の表面にメッキ膜を形成する第１工程と、前記メッキ膜も含めて前記導電箔の表面をエッチングレジストにより被覆する第２工程と、前記エッチングレジストを介して前記導電箔をエッチングすることにより、分離溝を設けて前記導電パターンを凸状にする第３工程と、前記導電パターンに回路素子を電気的に接続する第４工程と、前記回路素子が被覆され且つ前記分離溝に充填されるように封止樹脂を形成する第５工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電パターンを裏面から除去する第６工程とを具備し、前記第２工程では、フィルム状の前記エッチングレジストを高真空下にて前記導電箔の表面に積層させることを特徴とする。
【発明の効果】
【００１９】
本発明では、フィルム状のエッチングレジストを高真空下で導電箔の表面に積層させるので、ボイドを介在させることなく、薄いエッチングレジストを導電箔の表面に密着させることができる。従って、極めて薄いエッチングレジストを用いて導電箔をエッチングすることが可能となり、微細な導電パターンを形成することができる。
【００２０】
更に、本発明では、エッチングレジストを導電箔に積層させる際に、真空チャンバーの内部に設けた押圧手段により、エッチングレジストを押圧している。従って、エッチングレジストと導電箔との間に位置するエアを確実に外部に放出することができる。
【発明を実施するための最良の形態】
【００２１】
＜第１の実施の形態＞
本形態では、図１から図７を参照して、回路装置の製造方法を説明する。
【００２２】
第１工程：図１を参照
本工程では、導電箔４０の表面にメッキ膜２０Ａ等を形成する。図１（Ａ）および図１（Ｂ）は本工程の断面図であり、図１（Ｃ）は平面図である。ここで、図１（Ａ）および図１（Ｂ）は、図１（Ｃ）のＢ−Ｂ’線に於ける断面図である。
【００２３】
図１（Ａ）を参照して、先ず、メッキ膜が形成される領域以外の導電箔４０の表面が被覆されるように、メッキレジストを形成する。ここでは、導電箔４０の表面がレジスト３０で被覆され、裏面は全面的にレジスト３１により被覆されている。更に、導電箔４０の表面を被覆するレジスト３０は、メッキ膜が形成される箇所が部分的に除去されて開口部が形成されている。ここでは、後に形成される導電パターン１１Ｄおよび導電パターン１１Ｃに対応する領域の導電箔４０の表面が、部分的にレジスト３０から露出している。レジスト３１は、導電箔４０の裏面にメッキ膜が付着するのを防止する機能を有する。
【００２４】
ここで、導電箔４０の材料は、半田等の接合材の付着性等が考慮されて選択され、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。また、導電箔４０の厚さは、後の工程にて分離溝１３が形成可能な程度であり、例えば１００μｍ〜３００μｍ程度である。
【００２５】
図１（Ｂ）を参照して、次に、レジスト３０から露出する導電箔４０の表面に、メッキ膜を形成する。本工程では、電解メッキ法または無電解メッキ法の両方が採用可能であるが、均一な厚みのメッキ膜を形成するためには電解メッキ法が好適である。また、メッキ膜の材料としては、金、銀、ニッケル等が採用される。
【００２６】
更に、積層された複数のメッキ膜により、メッキ膜２０Ａ等を形成することができる。例えば、導電箔４０の表面に厚みが５μｍ〜７μｍ程度の厚みのニッケルから成るメッキ膜を形成し、この上面に厚みが０．１μｍ程度の金から成るメッキ膜を形成しても良い。
【００２７】
ここでは、ダイパッド形状の導電パターン１１Ｄの表面に、枠状のメッキ膜２０Ａが形成され、ボンディングパッド形状の導電パターン１１Ｃの表面に矩形のメッキ膜２０Ｂが形成される。
【００２８】
図１（Ｃ）を参照して、本工程にて形成されるメッキ膜の詳細を説明する。ここでは、形成予定の導電パターン１１Ａ〜１１Ｉの外周部を、点線により示している。上記した枠状のメッキ膜２０Ａは、ダイパッド状の導電パターン１１Ｂ、１１Ｃ、１１Ｄの表面に設けられている。更に、ボンディングパッドとして機能する導電パターン１１Ｆ、１１Ｅ、１１Ｉ、１１Ｃの表面は、矩形のメッキ膜２０Ｂにより被覆されている。ここで、導電パターン１１Ｃは、ダイパッドおよびボンディングパッドとして機能している。
【００２９】
本形態では、上記したメッキ膜を形成した後に、各導電パターン間に位置する分離溝を設けている。このことにより、分離溝が形成されていない平滑な状態の導電箔４０の表面に、メッキ用のレジスト３０を形成できる。即ち、分離溝１３により凹凸が形成された導電箔４０の表面に、メッキ用のレジストを形成する必要がない。従って、メッキ用のレジストの形成が容易になる利点がある。
【００３０】
第２工程：図２及び図３を参照
本工程では、フィルム状のレジスト４１（エッチングレジスト）を導電箔４０の表面に積層し、このレジスト４１を用いて導電箔４０をエッチングする。
【００３１】
先ず、図２を参照して、真空チャンバー５０の内部にて、導電箔４０の表面にフィルム状のレジスト４１を被覆する。図２（Ａ）及び図２（Ｂ）は、本工程を示す断面図であり、図２（Ｃ）は本工程を経た状態の導電箔４０を示す断面図である。
【００３２】
図２（Ａ）を参照して、本工程で用いる真空チャンバー５０について説明する。真空チャンバー５０は、上側容器５１と下側容器５２とを具備し、両者を当接させることにより内部空間５６が形成される。この内部空間５６の大きさは、例えば、Ａ３サイズの大きさの導電箔４０が収納可能な程度である。
【００３３】
上側容器５１の下端周辺部には、平坦に形成されたシール部５１Ａが設けられている。また、下側容器５２の上端周辺部にも、平坦に形成されたシール部５２Ａが設けられている。そして、上側容器５１のシール部５１Ａと、下側容器５２のシール部５２Ａとの間には、リング状に形成されたゴム等の弾性体から成るＯリング５３が設けられている。このように、弾性体から成るＯリング５３を、シール部５１Ａとシール部５２Ａとの間に位置させる事により、内部空間５６を密閉することができる。更に、真空チャンバー５０には、内部空間５６の空気を外部に放出させる不図示の真空ポンプが備えられている。また、下側容器５２には、導電箔４０を載置させる載置台５４が設けられている。
【００３４】
上側容器５１の内側には、バルーン５５（押圧手段）が設けられている。このバルーン５５は、所謂風船の如き機能と形状を有し、伸縮性に優れた樹脂材料から成る。不図示のポンプによりバルーン５５の内部に空気を注入すると、バルーン５５は膨張し、その下端部はレジスト４１の表面を押圧する。
【００３５】
上記構成の真空チャンバー５０を用いて、フィルム状のレジスト４１と導電箔４０とを積層させる方法を説明する。
【００３６】
図２（Ａ）を参照して、先ず、フィルム状のレジスト４１を導電箔４０の表面に載置する。ここで、本形態で用いるレジスト４１の厚さは、例えば１０μｍ〜２０μｍ程度であり非常に薄い。次に、下側容器５２に設けた載置台５４の上面に、レジスト４１により上面が被覆された導電箔４０を載置する。次に、シール部５１Ａとシール部５２ＡによりＯリング５３を挟み込んで、下側容器５２と上側容器５１と一体化させる。このことにより、積層されたレジスト４１および導電箔４０は、内部空間５６に収納される。
【００３７】
次に、不図示の真空ポンプを用いて、内部空間５６に位置する空気を真空チャンバー５０の外部に放出する。この作業により内部空間５６は高真空の状態になる。
【００３８】
図２（Ｂ）を参照して、次に、内部空間５６を高真空状態にした後に、バルーン５５に空気を注入して膨張させて、レジスト４１を上方から押圧する。膨張したバルーン５５の先端部は、最初にレジスト４１の中央部付近を押圧する。更に、バルーン５５を膨張させると、バルーン５５がレジスト４１と当接する部分は、中心部から周辺部へと広がる。そして、最後には、レジスト４１の表面全域がバルーン５５により押圧される状態となる。従って、レジスト４１と導電箔４０との間に介在するエアは、上述したバルーン５５の作用により、徐々に導電箔４０の周辺部に移動した後に外部に放出される。結果的に、導電箔４０の表面にレジスト４１は隙間無く密着する。
【００３９】
また、上記したバルーン５５の押圧は、真空ポンプを動作させつつ行っても良い。
【００４０】
図２（Ｃ）は、上記工程が終了した後の導電箔４０の断面図である。厚みが１２０μｍ程度の導電箔４０の表面に、厚みが１０μｍ〜２０μｍ程度のレジスト４１が隙間無く密着している。本形態は、フィルム状のレジスト４１を用いているので、厚みが７μｍ程度のメッキ膜２０Ａの端部がレジスト４１から露出する問題が発生しない。更に、上述したように、真空チャンバー５０の内部にて、レジスト４１を導電箔４０の表面に密着させるので、メッキ膜２０Ａの側面付近にもボイドが発生しない。従って、後のエッチングの工程にて、メッキ膜２０Ａをレジスト４１により保護することができる。
【００４１】
図３（Ａ）を参照して、次に、所定の形状にレジスト４１をパターニングする。即ち、導電パターン１１Ｃ、１１Ｄとなる領域の導電箔４０を被覆するレジスト４１は残存させる。更に、エッチングされる領域のレジスト４１は除去する。レジスト４１としては、ポジレジストとネガレジストの両方が採用可能である。
【００４２】
レジスト４１がパターニングされた後に、導電箔４０の表面をエッチングする。本工程のエッチングは、塩化第２鉄の水溶液から成るエッチャントに導電箔４０を浸漬して行っても良い。更に、導電箔４０に対してエッチャントをシャワーリングして供給しても良い。
【００４３】
図３（Ｂ）に、エッチングの工程が終了した後の導電箔４０の断面を示す。レジスト４１に設けた開口部から導電箔４０のエッチングが略等方性に進行して、分離溝１３が形成される。この分離溝１３が形成されることにより、導電パターン１１Ｃ、１１Ｄが凸状に形成される。分離溝１３の幅Ｗ１は、例えば７５μｍ〜１２０μｍ程度である。また、分離溝１３の深さＤ１は、例えば５０μｍ〜６０μｍ程度である。
【００４４】
本形態では、レジスト４１は導電箔４０の表面に密着しており、両者の間にエアは殆ど介在していない。更に、メッキ膜２０Ａ等の側面もレジスト４１により被覆されている。従って、エッチングの工程にて用いるエッチャントは、レジスト４１と導電箔４０との間に殆ど侵入しない。結果的に、メッキ膜２０Ａ等は浸食されずに、所定の形状を保持する。
【００４５】
更に本工程では、例えば厚みが１０μｍ程度の極めて薄いレジスト４１を用いてエッチングを行うことにより、分離溝１３を形成するときのエッチャントの流動性を向上させることができる。従って、例えば深さＤ１が５０μｍ程度の分離溝１３の幅Ｗ１を、１００〜７５μｍ程度にまで狭めることができる。このことが、パターンの微細化に寄与する。
【００４６】
更にまた、本形態では、上述したようにレジスト４１と導電箔４０との間にボイドが介在していないので、エッチャントをシャワーリングする圧力を高くしても、レジスト４１は破けない。従って、高圧で噴射されるエッチャントにより、その深さに対して幅が狭い分離溝１３を形成することが可能となる。
【００４７】
また、本工程のエッチングでは、レジスト４１が導電箔４０の表面に隙間無く密着しているので、両者の間にエッチャントは侵入しない。結果的に、メッキ膜２０Ａ等が浸食されずに変形しない。このことから、後の回路素子を実装する工程に於いて、メッキ膜２０Ａ等の位置を基準として、回路素子の位置合わせを正確に行うことができる。
【００４８】
上記工程が終了した後に、レジスト４１は導電箔４０から剥離されて除去される。
【００４９】
図４を参照して、導電パターンが形成された導電箔４０を説明する。図４（Ａ）は大判の導電箔４０の平面図であり、図４（Ｂ）は短冊状の導電箔４０Ａの平面図であり、図４（Ｃ）は１つのブロックを拡大した平面図である。
【００５０】
図４（Ａ）を参照して、導電箔４０は、例えばＡ４サイズまたはＡ３サイズの平面的な大きさである。この導電箔４０には、短冊形状の導電箔４０Ａが複数個並列して設けられている。ここでは、紙面上にて横方向に細長い形状の導電箔４０Ａが、外枠４８の内部に４つ設けられている。また、導電箔４０Ａ同士の間、導電箔４０Ａと外枠４８との間には連結部（不図示）が設けられている。この不図示の連結部では、図３（Ｂ）に示すような分離溝１３が、上面及び下面の両面から形成されている。従って、折り曲げ等の人為的手法により、各導電箔４０Ａは、導電箔４０の外枠４８から容易に分離可能である。
【００５１】
図４（Ｂ）を参照して、短冊状の導電箔４０Ａには、多数の回路装置部４５がマトリックス状に形成されるブロック４２が４個離間して並べられる。ここで、回路装置部４５とは、１つの回路装置が形成される部位である。
【００５２】
また、各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。スリット４３およびインデックス孔４４は、導電箔４０Ａを厚み方向に貫通して設けられ、本工程のエッチングにより、分離溝１３等と共に同時に形成することも可能である。
【００５３】
図４（Ｃ）を参照して、１つのブロック４２には２行２列のマトリックス状に４個の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターンが設けられている。ブロック４２の周辺には枠状のパターン４６が設けられ、それと少し離間した内側にダイシング時の位置合わせマーク４７が設けられている。この位置合わせマーク４７も、導電パターンと同様に、分離溝が形成されることにより凸状に形成されている。更に、各回路装置部４５に於いては、導電パターンの表面に、所定の形状のメッキ膜２０Ａが形成されている。
【００５４】
第３工程：図５参照
本工程では、導電パターンにトランジスタ等の回路素子を固着し、更に導電パターンと回路素子とを電気的に接続する。図５（Ａ）は本工程を示す断面図であり、図５（Ｂ）は平面図である。
【００５５】
先ず本工程では、接合材１９を用いて、トランジスタ１２Ｄ等の回路素子を導電パターン１１Ｄの表面に固着する。
【００５６】
トランジスタ１２Ｄ等の実装に用いる接合材１９としては、半田、導電性ペーストまたは絶縁性接着剤を用いることができる。半田としては鉛共晶半田、鉛フリー半田が採用される。
【００５７】
次に、トランジスタ１２Ｄと導電パターン１１Ｃとを、金属細線１５を用いて接続する。ここで、ボンディングパッドに相当する導電パターン１１Ｃの表面は、金、銀、ニッケル等から成るメッキ膜２０Ｂにより被覆される。金属細線１５の一端は、トランジスタ１２Ｄの表面に形成された電極に接続し、他端は導電パターン１１Ｃの表面を被覆するメッキ膜２０Ｂに接続する。
【００５８】
図５（Ｂ）を参照して、１つの回路装置部４５の内部では、導電パターン１１Ｂ、１１Ｃ、１１Ｄの表面に、ダイオード１２Ｂ、ダイオード１２Ｃ、トランジスタ１２Ｄが接合材を介して固着される。更に、ダイオード１２Ｂの上面に形成された電極が金属細線１５を介して導電パターン１１Ｅと接続される。また、ダイオード１２Ｃは、金属細線１５を介して導電パターン１１Ｉと接続される。更に、トランジスタ１２Ｄのソース電極は金属細線１５を介して導電パターン１１Ｆと接続され、ゲート電極は導電パターン１１Ｃと接続される。
【００５９】
また、チップ素子１２Ａの一端の電極は、接合材１９を介して、導電パターン１１Ｆに固着される。また、チップ素子１２Ａの他端の電極は、接合材１９を介して導電パターン１１Ａに固着される。
【００６０】
第４工程：図６および図７を参照
本工程では、回路素子等が被覆されるように封止樹脂１６を形成し、導電箔４０Ａを裏面から除去して各導電パターンを分離する。更に、ブロック４２をダイシングして個別の回路装置を得る。
【００６１】
図６（Ａ）を参照して、先ず、トランジスタ１２Ｄ等の回路素子を被覆し、分離溝１３に充填されるように封止樹脂１６を形成する。
【００６２】
本工程では、封止樹脂１６により、トランジスタ１２Ｄおよび複数の導電パターンが被覆される。更に、分離溝１３にも封止樹脂１６が充填される。分離溝１３の側面はエッチングにより形成された湾曲形状と成っているので、封止樹脂１６と強固に結合する。本工程は、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００６３】
図６（Ｂ）を参照して、次に、上記した導電箔４０Ａを裏面からエッチングにより取り除いて、各導電パターンを分離する。具体的には、分離溝１３に埋め込まれた封止樹脂１６が下方に露出するまで、導電箔４０Ａの裏面を全面的にウェットエッチングする。本工程では、分離溝１３の深さよりも、導電パターン１１Ｃの厚みＤ３が薄くなるまで、導電箔４０Ａをエッチングしている。従って、分離溝１３に充填された封止樹脂１６は、導電パターンの裏面から外部に露出する。例えば、分離溝１３の深さが６０μｍ程度の場合は、導電パターン１１Ｃ等の厚みＤ３が４０μｍ程度に薄くなるように、導電箔４０Ａは裏面からエッチングされる。
【００６４】
図６（Ｃ）を参照して、上記工程が終了した後に、導電パターン１１の裏面処理を行い、最終構造を得る。すなわち、封止樹脂１６およびそこから露出する導電パターン１１の裏面をレジスト１８により被覆する。更に、導電パターンの裏面を部分的にレジスト１８から露出させて、半田等の導電材料から成る外部電極１７を形成する。
【００６５】
図７を参照して、次に、各ブロック４２の封止樹脂１６をダイシングすることにより、回路装置部４５を個別に分離する。
【００６６】
本工程では、導電箔からブロック４２を機械的に剥がした後に、ブロック４２を不図示のダイシング装置の載置台に真空で吸着させる。更に、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って封止樹脂１６をダイシングし、個別の回路装置に分離する。
【００６７】
上記工程により、回路装置が完成する。
【００６８】
＜第２の実施の形態＞
本実施の形態では、図８を参照して、第１の実施の形態にて説明した製造方法により製造される回路装置１０の構成を説明する。図８（Ａ）は回路装置１０の平面図であり、図８（Ｂ）は図８（Ａ）のＢ−Ｂ’線に於ける断面図である。
【００６９】
図８（Ａ）および図８（Ｂ）を参照して、回路装置１０では、導電パターン１１Ａ〜１１Ｉが設けられており、これらの導電パターンにはトランジスタ１２Ｄ等の回路素子が接合材１９を介して固着されている。また、導電パターン１１Ａ〜１１Ｉの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂１６により被覆される。
【００７０】
導電パターン１１Ａ〜１１Ｉは、銅やアルミニウム等を主材料とする金属から成り、裏面を露出させて封止樹脂１６に埋め込まれている。導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは、回路装置１０の４角に位置してダイパッド形状を呈している。そして、導電パターン１１Ａ〜１１Ｄの間に、導電パターン１１Ｅ、１１Ｆ、１１Ｇ、１１Ｈ、１１Ｉが形成されている。
【００７１】
ここで、導電パターン１１Ｂ、１１Ｃ、１１Ｄ等はダイパッドとして機能し、上部にトランジスタ等の半導体素子が実装されている。更に、導電パターン１１Ｅ、１１Ｉは、ボンディングパッドとして機能し、金属細線１５を介して、半導体素子と電気的に接続されている。
【００７２】
各導電パターン１１Ａ〜１１Ｉは、分離溝１３により略等間隔に分離されている。分離溝１３の幅Ｗ１は、例えば１２５μｍ〜１５０μｍ程度である。また、分離溝１３の深さは、例えば６０μｍ程度である。
【００７３】
上記導電パターンには、接合材１９を介してトランジスタ１２Ｄ等の回路素子が実装される。導電パターンに実装される回路素子としては、能動素子および受動素子の両方が採用可能である。具体的には、トランジスタ、ダイオード、ＩＣ、システムＬＳＩ、コンデンサ、抵抗等を回路素子として採用可能である。
【００７４】
回路素子の固着に用いる接合材１９としては、鉛共晶半田、鉛フリー半田、導電性ペースト等の導電性材料が採用される。更には、エポキシ樹脂等から成る絶縁性の接着剤を接合材１９として採用することもできる。
【００７５】
導電パターン１１Ｂ、１１Ｃおよび１１Ｄの上面には、それぞれダイオード１２Ｂ、ダイオード１２Ｃおよびトランジスタ１２Ｄが接合材１９を介して実装されている。
【００７６】
また、両端に電極が形成されたチップ素子１２Ａは、半田等の接合材を介して導電パターンに固着される。具体的には、チップ素子１２Ａの一方の電極は、導電パターン１１Ａに固着され、他方の電極は導電パターン１１Ｆに固着される。
【００７７】
封止樹脂１６は、導電パターン１１Ａ〜１１Ｉの裏面を露出させて、全体を封止している。ここでは、封止樹脂１６は、チップ素子１２Ａ等の回路素子、金属細線１５、導電パターン１１Ａ〜１１Ｉを封止している。封止樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００７８】
レジスト１８は、封止樹脂１６の下面および導電パターン１１の下面を被覆するように形成されている。また、半田等から成る外部電極１７が形成される領域の導電パターンは、レジスト１８から露出される。
【００７９】
以上が、回路装置１０の構成である。
【図面の簡単な説明】
【００８０】
【図１】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。
【図２】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。
【図４】本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図６】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。
【図７】本発明の回路装置の製造方法を示す平面図である。
【図８】本発明の製造方法により製造される回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図９】従来の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図１０】従来の回路装置の製造方法を示す図であり、（Ａ）〜（Ｆ）は断面図である。
【符号の説明】
【００８１】
１０            回路装置
１１Ａ〜１１Ｉ  導電パターン
１２Ａ          チップ素子
１２Ｂ、１２Ｃ  ダイオード
１２Ｄ          トランジスタ
１３            分離溝
１５            金属細線
１６            封止樹脂
１７            外部電極
１８            レジスト
１９            接合材
２０Ａ、２０Ｂ  メッキ膜
４０            導電箔
４１            レジスト
４２            ブロック
４３            スリット
４４            インデックス孔
４５            回路装置部
４６            パターン
４７            位置合わせマーク
４８            外枠
５０            真空チャンバー
５１            上側容器
５１Ａ          シール部
５２            下側容器
５２Ａ          シール部
５３            Ｏリング
５４            載置台
５５            バルーン
５６            内部空間
【図１】
2007214325.tif 000003
【図２】
2007214325.tif 000004
【図３】
2007214325.tif 000005
【図４】
2007214325.tif 000006
【図５】
2007214325.tif 000007
【図６】
2007214325.tif 000008
【図７】
2007214325.tif 000009
【図８】
2007214325.tif 000010
【図９】
2007214325.tif 000011
【図１０】
2007214325.tif 000012