(57)【要約】【課題】互いに異なるリフレッシュレートを有する多種多様な複数の映像コンポーネントを最小限のデータ・バンド幅にて合成し、且つ不必要な電力消費の無いＯＳＤ装置を提供すること。【解決手段】複数の静止画像及び互いに異なるリフレッシュレート値を有する複数の動画像の映像コンポーネントのうち所望の映像コンポーネントを所望の画面内配置にて画面合成処理するＯＳＤ回路２と、上記ＯＳＤ回路２を動作制御するコントローラ６と、を具備するＯＳＤ装置１であって、上記コントローラ６は、上記ＯＳＤ回路２による上記画面合成処理で生成した合成画像を構成する上記複数の映像コンポーネントのうち何れかの映像コンポーネントに更新が発生したと判断した場合にのみ、上記ＯＳＤ回路２を再び動作させることを特徴とするＯＳＤ装置。【選択図】      図１
2007214659.tif 000002
【特許請求の範囲】
【請求項１】
静止画像及び互いに異なるリフレッシュレート値を有する複数の動画像を含む複数の映像コンポーネントを画面合成処理するＯＳＤ回路と、上記ＯＳＤ回路を動作制御する制御手段と、を具備するＯＳＤ装置であって、
上記制御手段は、上記ＯＳＤ回路による上記画面合成処理で生成した合成画像を構成する上記複数の映像コンポーネントのうち何れかの映像コンポーネントに更新が発生したとき、その更新が発生した映像コンポーネントについてのみ、上記ＯＳＤ回路により更新合成処理させることを特徴とするＯＳＤ装置。
【請求項２】
静止画像及び互いに異なるリフレッシュレート値を有する複数の動画像を含む複数の映像コンポーネントを画面合成処理するＯＳＤ回路と、
上記ＯＳＤ回路を動作制御する制御手段と、
上記ＯＳＤ回路による上記画面合成処理で生成した合成画像を格納する為の記録手段と、
上記記録手段に格納された上記合成画像を読み出すビデオエンコーダと、
を具備し、
上記ＯＳＤ回路と上記ビデオ・エンコーダとは、互いに独立した周波数のクロック信号により動作することを特徴とするＯＳＤ装置。
【請求項３】
上記制御手段は、上記ＯＳＤ回路による上記画面合成処理で生成した合成画像を構成する上記複数の映像コンポーネントのうち何れかの映像コンポーネントに更新が発生したとき、その更新が発生した映像コンポーネントについてのみ、上記ＯＳＤ回路により更新合成処理させることを特徴とする請求項２に記載のＯＳＤ装置。
【請求項４】
上記ＯＳＤ回路は、複数のメモリを有し、
上記複数の上記映像コンポーネントを各メモリに読み込むことで、上記映像コンポーネントが互いに重ならない配置にて上記画面合成処理を行うことを特徴とする請求項１乃至３の何れかに記載のＯＳＤ装置。
【請求項５】
上記ＯＳＤ回路は、上記画面合成処理に資する複数の映像コンポーネントをそれぞれ読み込む為の複数のメモリと、各メモリに読み込んだ映像コンポーネントをオーバーレイするオーバーレイ回路とを有し、
上記映像コンポーネントは、それぞれに対応するメモリに読み込まれた後上記オーバーレイ回路にてオーバーレイされて上記記録手段に格納され、その後再び何れかのメモリに読み込まれた後、上記オーバーレイ回路にて他の映像コンポーネントとのオーバーレイを更に施されることを特徴とする請求項１乃至３の何れかに記載のＯＳＤ装置。
【請求項６】
上記制御手段は、上記ＯＳＤ回路における映像コンポーネントの更新動作を、上記ビデオエンコーダの生成するタイミング信号であるフレーム同期信号に同期させる制御を行い、且つ上記画面合成処理が上記フレーム同期信号の周期に対して遅延する場合には、該遅延した画面合成処理の後続のフレームにおける画面合成処理の停止、及び該フレームの直前のフレームによる挿げ替え表示指示を行うことを特徴とする請求項１乃至４の何れか一つに記載のＯＳＤ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多種多様な映像コンポーネントを一画面に組合せて表示する装置に関し、特にＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ−Ｄｉｓｐｌａｙ；オンスクリーン表示）回路を具備するＯＳＤ装置に関する。
【背景技術】
【０００２】
近年、例えば各種メディア、ハードディスク、及び半導体メモリ等に記録された映像コンポーネントやデジタル放送等を受信して取得した映像コンポーネントである、静止画、動画、アイコン、カーソル、テキスト、及びグラフィックパターン等の多種多様な映像コンポーネントを組合わせて合成し、一画面に表示させる為の装置であるオンスクリーン表示装置（以降、ＯＳＤ装置と称する）の需要が高まっている。このＯＳＤ装置によれば、画面表示の娯楽性及び機能性が高められ、且つアイコン、カーソル、及びテキスト表示等によるグラフィックインターフェイスを含めた各種映像コンポーネントの表示選択性を高めることができるからである。
【０００３】
このような事情に鑑みて、例えば特許文献１に以下のようなＯＳＤ装置が開示されている。すなわち、特許文献１に開示されたＯＳＤ装置では、複数の入力手段から当該ＯＳＤ装置に入力される映像ソースの中から１つを選択し、その選択された映像ソースのスキャンスピードに対応するよう補正されたオンスクリーン表示用のフォントデータに基づいて、オンスクリーン表示データ発生手段が、オンスクリーン表示データを発生する。このような構成によって、上記映像ソースが入力信号切換手段により、別のスキャンスピードを持った映像ソースに切り換えられた場合であっても、ディスプレイ上に表示されるオンスクリーン表示データであるオンスクリーン表示文字のクオリティが損なわれる（縦横比が変化する）ことがないＯＳＤ装置が実現する。
【特許文献１】特開平８−１７２５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）及びＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）に関する技術の高度化に伴い、それら表示装置の画素数が増加する傾向にある。また、それら表示装置においては、表示フレーム数の増加する傾向があり、この傾向に起因して画素周波数も高周波数化する傾向にある。これに伴い、上記特許文献１に開示されたＯＳＤ装置のように従来のＯＳＤ装置では、多種多様な映像コンポーネントの合成を、高速化するビデオ・エンコーダの画素周波数に合せて実行することになる。
【０００５】
すなわち、従来のＯＳＤ装置では、映像コンポーネントを、高周波数化するビデオ・エンコーダの画素周波数に応じて、多種多様な映像コンポーネントを全てＶＲＡＭからＯＳＤ回路に読み込み、ビデオ・エンコーダの画素周波数にて合成し、該合成して生成したデータを直接ＣＲＴまたはＬＣＤに送る。つまり、従来のＯＳＤ装置では、多種多様な映像コンポーネントの画面合成処理においては、近年高周波数化しているビデオ・エンコーダの画素周波数に合せてＶＲＡＭからＯＳＤ回路に映像コンポーネントを読み込み且つ合成し、該合成による合成データを直接ビデオ・エンコーダに送る。
【０００６】
したがって、従来のＯＳＤ装置によれば、ビデオ・エンコーダの画素周波数の高周波数化に伴って、ＶＲＡＭからＯＳＤ装置への使用データ・バンド幅が増大してしまう。また、消費電力面においても当然デメリットを生じる。
【０００７】
したがって、今後のＯＳＤ装置においては、上記の事情に対応して、映像信号の使用データバンド幅及び消費電力面における効率化を図った構成及び動作制御が望まれる。なお、上記特許文献１に開示されているＯＳＤ装置では、この点は全く考慮されていない。
【０００８】
具体的には、従来のＯＳＤ装置では、例えば図１２に示すように、当該ＯＳＤ回路１００２とビデオ・エンコーダ１００４とが互いに直列に接続されている関係である為、多種多様な映像コンポーネントを一括して、高周波数化する画素周波数にて合成しなければならない。なお、同図における破線で囲まれた部分が従来のＯＳＤ装置１００１である。
【０００９】
ここで、コントローラ１００６は、ＯＳＤ回路１００２やビデオ・エンコーダ１００４等を制御する為のマイコン等から成る部材であり、例えば映像コンポーネントにおける小画面の切り出し、映像コンポーネントにおける更新の実行及び停止等、及び映像コンポーネントにおけるサイズ及び画面内座標の変更等を司るホストコントローラである。
【００１０】
また、図１２中のビデオ入力回路１００８は、例えばＤＶＤプレイヤー等の映像出力端子を有する機器から映像信号を取り込む回路である。したがって、映像信号は上記ビデオ入力回路１００８により取り込まれ、ＶＲＡＭコントローラ１０１２を介して一旦ＶＲＡＭ１０１４に格納される。
【００１１】
なお、上記のようにして取り込まれた映像信号が圧縮処理された映像信号である場合には、該映像信号は、デコーダ１０１０によってデコード処理され、上記ビデオ・エンコーダ１００４が読み取り可能なビデオフォーマットに変換され、再び上記ＶＲＡＭコントローラ１０１２を介して上記ＶＲＡＭ１０１４へ格納される。
【００１２】
その後、上記映像信号は上記ＯＳＤ回路１００２に読み出されて画面合成の処理を施され、最終の合成画像が生成される。なお、上記ＯＳＤ回路１００２にて作成された最終の合成画像は、その後上記ビデオ・エンコーダ４に送られ、ＣＲＴやＬＣＤへ出力される。
【００１３】
図１３（ａ）は、図１２に示す従来のＯＳＤ装置による画面合成及びビデオ・エンコーダによるＣＲＴまたはＬＣＤへの出力（以降、ビデオ出力と称する）のタイミングを示すタイミングチャートである。
【００１４】
また、図１３（ｂ）は、図１２に示す従来のＯＳＤ装置による最終合成画像の一例を示す図である。なお、図１３（ｂ）に示す例における有効画面（上記コントローラから出力されるＯＳＤ制御情報（詳しくは後述）に基づいて上記ＯＳＤ回路１００２が作成する表示画面）は、水平幅Ｈｗｉｄｔｈ及び垂直幅Ｖｗｉｄｔｈの大きさを持つ。一方、動画における有効画面である動画有効画面は、動画水平位置Ｈｏｆｆｓｅｔ及び動画垂直位置Ｖｏｆｆｓｅｔにて定められた位置において、動画水平幅Ｈｓｉｚｅ及び動画垂直幅Ｖｓｉｚｅの大きさを持つ。なお、これら動画水平位置Ｈｏｆｆｓｅｔ、動画垂直位置Ｖｏｆｆｓｅｔ、動画水平幅Ｈｓｉｚｅ、及び動画垂直幅Ｖｓｉｚｅは、ユーザーが任意に設定可能である。
【００１５】
ここで、図１３（ａ）中に示すＶｓｙｎｃはビデオ出力の基準となるフレーム同期信号を示し、Ｈｓｙｎｃはビデオ出力の基準となる水平同期信号を示す。そして、これらフレーム同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに従って、図１２に示すように直列に接続されたＯＳＤ回路１００２とビデオ・エンコーダ１００４とが、合成に資する映像コンポーネントをＶＲＡＭ１０１４から読み出す。
【００１６】
また、合成画像のうちのオーバーレイ部分が、ビデオ出力において表示上の破綻をきたすことの無いように、上記ＯＳＤ回路１００２内のレイヤ表示コントローラ（上記ＯＳＤ回路１００２内のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラを介して、静止画または動画の映像コンポーネントのデータを、上記ＶＲＡＭ１０１４から当該レイヤ表示コントローラの有するラインメモリに取り込む機能を担う部材）における各レイヤ（例えば背景レイヤ、アクティブレイヤ、前景レイヤ）のＤＭＡ機構による上記の映像コンポーネントの読み出しが、上記ビデオ出力のタイミングに先行する（図１３（ａ）参照）。なお、上記ＤＭＡコントローラとは、上記レイヤ表示コントローラが必要とするデータを、バスを通じて上記ＶＲＡＭに要求する部材である。
【００１７】
ここで、上記のような従来のＯＳＤ装置１００１においては、表示画面または映像コンポーネントの静止状態の有無に関わらず、ビデオ出力用画素クロック（以降、ビデオクロックと称する）により、毎フレームごとに、最低でも水平幅Ｈｗｉｄｔｈ及び垂直幅Ｖｗｉｄｔｈで定まる有効画面内の映像表示中には、上記ＯＳＤ回路１００２の動作及び上記のＤＭＡ機構によるＶＲＡＭへのバスアクセスが続けられる。
【００１８】
さらに、上記ビデオ・エンコーダ１００４の動作中においては上記ＯＳＤ回路１００２にも画素周波数のビデオクロックが供給される為、上記ＯＳＤ回路１００２は、本来動作が停止しているべき間にも、上記ビデオ・エンコーダ１００４が動作している限り上記ＯＳＤ回路１００２も動作を継続する。そして、このことに起因して無駄な電力消費が生じるが、従来のＯＳＤ装置１００１ではこの無駄な電力消費を免れることはできない。
【００１９】
本発明は、上記の事情に鑑みて為されたものであり、互いに異なるリフレッシュレートを有する多種多様な複数の映像コンポーネントを最小限のデータ・バンド幅にて合成し、且つ不必要な電力消費の無いＯＳＤ装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記の目的を達成するために、本発明の第１の態様によるＯＳＤ装置は、複数の静止画像及び互いに異なるリフレッシュレート値を有する複数の動画像の映像コンポーネントのうち所望の映像コンポーネントを所望の画面内配置にて画面合成処理するＯＳＤ回路と、上記ＯＳＤ回路を動作制御する制御手段と、を具備するＯＳＤ装置であって、上記制御手段は、上記ＯＳＤ回路による上記画面合成処理で生成した合成画像を構成する上記複数の映像コンポーネントのうち何れかの映像コンポーネントに更新が発生したと判断した場合にのみ、上記ＯＳＤ回路を再び動作させることを特徴とする。
【００２１】
上記の目的を達成するために、本発明の第２の態様によるＯＳＤ装置は、複数の静止画像及び互いに異なるリフレッシュレート値を有する複数の動画像の映像コンポーネントのうち所望の映像コンポーネントを所望の画面内配置にて画面合成処理するＯＳＤ回路と、上記ＯＳＤ回路を動作制御する制御手段と、上記ＯＳＤ回路による上記画面合成処理で生成した合成画像を格納する為の記録手段と、上記記録手段に格納された上記合成画像を読み出すビデオエンコーダと、を具備し、上記ＯＳＤ回路と上記ビデオ・エンコーダとは、互いに独立した周波数のクロック信号により動作することを特徴とする。
【００２２】
上記の目的を達成するために、本発明の第３の態様によるＯＳＤ装置は、上記第１の態様に係るＯＳＤ装置または上記第２の態様に係るＯＳＤ装置であって、上記ＯＳＤ回路は、上記画面合成処理に資する映像コンポーネントを読み込む為のレイヤ表示コントローラとして、少なくとも前景レイヤ、複数のビデオレイヤ、及び背景レイヤから構成されるレイヤ表示コントローラを有し、上記前景レイヤ、上記複数のビデオレイヤ、及び上記背景レイヤのうち何れか一つのレイヤに、複数の上記映像コンポーネントを読み込むことで、上記映像コンポーネントが互いに重ならない配置にて上記画面合成処理を行うことを特徴とする。
【００２３】
上記の目的を達成するために、本発明の第４の態様によるＯＳＤ装置は、上記第１の態様または第２の態様に係るＯＳＤ装置であって、上記ＯＳＤ回路は、上記画面合成処理に資する映像コンポーネントを読み込む為のレイヤ表示コントローラとして、少なくとも前景レイヤ、複数のビデオレイヤ、及び背景レイヤから構成されるレイヤ表示コントローラと、該レイヤ表示コントローラから送られる映像コンポーネントをオーバーレイするオーバーレイ回路とを有し、上記映像コンポーネントは、上記前景レイヤ、上記複数のビデオレイヤ、及び上記背景レイヤにより、それぞれに対応するレイヤに読み込まれた後上記オーバーレイ回路にてオーバーレイされて上記記録手段に格納され、その後再び上記前景レイヤ、複数のビデオレイヤ、及び背景レイヤのうち何れかのレイヤに読み込まれた後、上記オーバーレイ回路にて他の映像コンポーネントとのオーバーレイを更に施されることを特徴とする。
【００２４】
上記の目的を達成するために、本発明の第５の態様によるＯＳＤ装置は、上記第１の態様乃至上記第４の態様に係るＯＳＤ装置の何れかであって、上記制御手段は、上記ＯＳＤ回路における映像コンポーネントの更新動作を、上記ビデオエンコーダの生成するタイミング信号であるフレーム同期信号に同期させる制御を行い、且つ上記ＯＳＤ回路における画面合成処理が連続して複雑な画面合成処理である場合または画面合成処理が上記フレーム同期信号の周期に対して遅延する場合には、該遅延した画面合成処理におけるフレームの切捨て指示、及び該フレームの直前のフレームによる挿げ替え表示指示を行うことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、互いに異なるリフレッシュレートを有する多種多様な複数の映像コンポーネントを最小限のデータ・バンド幅にて合成し、且つ不必要な電力消費の無いＯＳＤ装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して、本発明の一実施形態に係るＯＳＤ装置を説明する。まず、本実施形態に係るＯＳＤ装置のシステム構成上の特徴を図１及び図２を参照して説明する。
【００２７】
図１は、本実施形態に係るＯＳＤ装置の構成を示すブロック図である。同図に示すように、本実施形態に係るＯＳＤ装置１では、一連の画面合成処理（詳細は後述）を司るＯＳＤ回路２と、ＬＣＤ又はＣＲＴへのビデオ出力する為のビデオ・エンコーダ４とが、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）を共有した状態で、コントローラ６に対して互いに並列となるよう接続されている。ここで、上記コントローラ６は、ＯＳＤ回路２やビデオ・エンコーダ４等を制御する為のマイコン等から成る部材であり、映像コンポーネントにおける小画面の切り出し、映像コンポーネントにおけるリフレッシュの実行及び停止、及び映像コンポーネントにおけるサイズ及び画面内座標の変更等の動作制御を司るホストコントローラである。
【００２８】
そして、同図に示すように、上記ＯＳＤ回路２には動作タイミングを取る為の信号であるクロック信号としてＯＳＤクロックが供給される。一方、上記ビデオ・エンコーダ４にはクロック信号としてビデオクロックが供給される。この点は、図１２を参照して説明した従来のＯＳＤ装置１００１と比較した場合の大きな相違点の一つである。すなわち、本実施形態に係るＯＳＤ装置１では、上記ＯＳＤ回路２と上記ビデオ・エンコーダ４とが、それぞれ互いに独立したクロックにより動作する。
【００２９】
また、図１中のビデオ入力回路８は、例えばＤＶＤプレイヤー等の映像出力端子を有する機器から映像コンポーネントのデータである映像信号を取り込む回路である。したがって、映像信号は上記ビデオ入力回路８により取り込まれ、ＶＲＡＭコントローラ１２を介して一旦ＶＲＡＭ１４に格納される。
【００３０】
なお、上記のようにして取り込まれた映像信号が圧縮処理された映像信号である場合には、該映像信号は、デコーダ１０によってデコード処理を施され、上記ビデオ・エンコーダ４が読み取り可能なビデオフォーマットに変換され、再び上記ＶＲＡＭコントローラ１２を介して上記ＶＲＡＭ１０１４へ格納される。
【００３１】
その後、上記映像信号は上記ＯＳＤ回路２に読み出されて画面合成処理を施され、最終の合成画像が生成される。そして、上記ＯＳＤ回路２にて作成された最終の合成画像（画面合成処理の詳細については後述する）は、ＶＲＡＭコントローラ１２を介して一旦上記ＶＲＡＭ１４に格納される。その後、上記ビデオ・エンコーダ４が、上記合成画像を読み出してＬＣＤまたはＣＲＴへ出力する。
【００３２】
以上説明したように、本実施形態に係るＯＳＤ装置においては、ビデオ入力回路８、デコーダ１０からＶＲＡＭ１４に取り込まれた映像コンポーネントである静止画、動画、アイコン、カーソル、テキスト、グラフィックパターン等を、上記ＯＳＤ回路２が画面合成処理を施して、それにより取得した合成画像を、ＤＭＡ機構により一旦ＶＲＡＭ１４に格納する。
【００３３】
なお、上記ＯＳＤ回路２は、画面合成処理を終了したならば、その旨を示す終了信号を上記コントローラ６に送る。この終了信号を受けた上記コントローラ６は、画面合成処理が施された当該フレームの上記ＶＲＡＭ１４上におけるアドレスと読み出し許可信号を、上記ビデオ・エンコーダ４に通知する。
【００３４】
次に、上記ＯＳＤ回路２の構成の一例を、図２Ａ及び図２Ｂに示すブロック図を参照して説明する。なお、図２Ａ及び図２Ｂ中において矢印を付随する実線は制御信号の流れを示し、矢印を付随する破線はデータバス及び該データバス中におけるデータの流れを示す。ここで、上記制御信号とは、後述する表示レジスタ情報とＯＳＤクロックとに基づいて、当該ＯＳＤ回路２における各構成部材にて生成されるタイミング情報を示す信号のことである。また、矢印を付随する一点鎖線は表示レジスタ情報を示す。ここで、上記表示レジスタ情報とは、後述する制御レジスタ２ｂにラッチされたＯＳＤ制御情報のことである。なお、該ＯＳＤ制御情報とは、上記コントローラ６が生成する情報であり、映像コンポーネントの内容、画面内配置、画面内サイズ、更新の実行と停止、切抜き、変換、重合せ（オーバーレイ）時のブレンド係数等の制御に関する制御情報である。
【００３５】
まず、上記コントローラ６（図１参照）は、上記ＯＳＤ制御情報を、コントローラインターフェイス２ａを介して制御レジスタ２ｂに送る。そして、該制御レジスタ２ｂは、上記ＯＳＤ制御情報をラッチする。なお、制御レジスタ２ｂによりラッチされた後のＯＳＤ制御情報を、表示レジスタ情報と呼ぶ。
【００３６】
すなわち、上記制御レジスタ２ｂにラッチされたＯＳＤ制御情報は、その後ディスプレイコントローラ２ｃに表示レジスタ情報として送られる。該ディスプレイコントローラ２ｃは、上記表示レジスタ情報を基に、例えば映像コンポーネントそれぞれの読み出しタイミング、すなわち上記コントローラ６の指示通りの合成処理を実行する為の読み出しタイミング等の各種タイミング信号や、上記ＶＲＡＭ１４におけるそれぞれの映像コンポーネントのアドレス等を生成する。
【００３７】
ここで、上記制御レジスタ２ｂは、上記表示レジスタ情報を、上記ディスプレイコントローラ２ｃを含む当該ＯＳＤ回路２内の各構成部材へ送る。これら構成部材のうちの一つに、レイヤ表示コントローラ２ｄ乃至２ｇがある（レイヤ表示コントローラ２ｄ乃至２ｇについては、その拡大図を図２Ｂ（１）乃至（４）に示す）。ここで、図２Ｂ（１）乃至（４）に示すように、レイヤ表示コントローラ２ｄは前景レイヤのレイヤ表示コントローラであり、レイヤ表示コントローラ２ｅは＃１ビデオレイヤのレイヤ表示コントローラであり、レイヤ表示コントローラ２ｆは＃０ビデオレイヤのレイヤ表示コントローラであり、レイヤ表示コントローラ２ｇは背景レイヤのレイヤ表示コントローラである。
【００３８】
ここで、上記レイヤ表示コントローラ２ｄは、上記ディスプレイコントローラ２ｃと一体なってタイミング制御を行うコントローラ２ｄ１、及び前景レイヤに対応する映像コンポーネントを格納する為のラインメモリ２ｄ２を有する。同様に、上記レイヤ表示コントローラ２ｇは、上記ディスプレイコントローラ２ｃと一体なってタイミング制御を行うコントローラ２ｇ１、及び背景レイヤに対応する映像コンポーネントを格納する為のラインメモリ２ｇ２を有する。
【００３９】
一方、上記レイヤ表示コントローラ２ｅは、上記ディスプレイコントローラ２ｃと一体なってタイミング制御を行うコントローラ２ｅ１、＃１ビデオレイヤに対応する映像コンポーネントを格納する為のラインメモリ２ｅ２、及び該映像コンポーネントに色信号の垂直方向の変換を施す（ＹＣｂＣｒ＝４：２：２とする）為のコンバータ２ｅ３を有する。同様に、上記レイヤ表示コントローラ２ｆは、上記ディスプレイコントローラ２ｃと一体なってタイミング制御を行うコントローラ２ｆ１、＃０ビデオレイヤに対応する映像コンポーネントを格納する為のラインメモリ２ｆ２、及び該映像コンポーネントに色信号の垂直方向の変換を施す（ＹＣｂＣｒ＝４：２：２とする）為のコンバータ２ｆ３を有する。
【００４０】
上記の構成を採るレイヤ表示コントローラ２ｄ乃至２ｇは、上記ディスプレイコントローラ２ｃから指示を受け、ＤＭＡコントローラ２ｈに要求してＶＲＡＭ１４からそれぞれのレイヤに対応するデータを、ＶＲＡＭコントローラ１２を介して取り込む。ここで、上記ＤＭＡコントローラ２ｈとは、上記レイヤ表示コントローラ２ｄ乃至２ｇが必要とするデータを、バスを通じて上記ＶＲＡＭ１４に要求する部材である。このＤＭＡコントローラ２ｈにより、上記レイヤ表示コントローラ２ｄ乃至２ｇは、上記コントローラ６の介入無しに、上記ＶＲＡＭ１４とのデータの遣り取りが可能となる。
【００４１】
また、上記ＯＳＤ回路２はフォント／アイコン／カーソルジェネレータ２ｉをさらに有しており、このフォント／アイコン／カーソルジェネレータ２ｉは、上記制御レジスタ情報２ｂから送られる上記表示レジスタ情報を参照して、上記ＶＲＡＭ１４から上記ＤＭＡコントローラ２ｈを介してフォント／アイコン／カーソルの映像コンポーネントのデータを取り込む。そして、上記フォント／アイコン／カーソルジェネレータ２ｉは、該データを基にビットマップを生成し、上記フォント／アイコン／カーソルジェネレータ２ｉ内のメモリ（不図示）に上記ビットマップを一旦格納する。
【００４２】
そして、上記レイヤ表示コントローラ２ｄ乃至２ｇ及び上記フォント／アイコン／カーソルジェネレータ２ｉの取得した映像コンポーネントは、オーバーレイ回路２ｊ（拡大図を図２Ｂ（５）に示す）により、オーバーレイ（合成処理）される。ここで、上記オーバーレイ回路２ｊは、上記表示レジスタ情報に従って、所定の画面位置に画素単位で、上記映像コンポーネントを配列及び合成またはブレンドする。オーバーレイ回路２ｊは、図２Ｂ（５）に示すように、＃０オーバーレイ回路２ｊ１乃至＃３オーバーレイ回路２ｊ４を有する。
【００４３】
ここで、同図からわかるように、＃０オーバーレイ回路２ｊ１は、上記レイヤ表示コントローラ２ｇのラインメモリ２ｇ２に格納された映像コンポーネントと、上記レイヤ表示コントローラ２ｆのラインメモリ２ｆ２に格納された映像コンポーネント又は必要によりその後ＹＣＣ→ＲＧＢコンバータ２ｋ１によりＲＧＢ信号に変換された映像コンポーネントとをオーバーレイする。
【００４４】
また、＃１オーバーレイ回路２ｊ２は、上記＃０オーバーレイ回路２ｊ１によりオーバーレイされた映像コンポーネントと、上記レイヤ表示コントローラ２ｅのラインメモリ２ｅ２に格納された映像コンポーネント又は必要によりその後ＹＣＣ→ＲＧＢコンバータ２ｋ２によりＲＧＢフォーマットに変換された映像コンポーネントとをオーバーレイする。
【００４５】
すなわち、上記ＹＣＣ→ＲＧＢコンバータ２ｋ１，２ｋ２による映像コンポーネントのＲＧＢフォーマットへの変換は、当該オーバーレイ回路２ｊにおけるオーバーレイをＲＧＢフォーマットにて行う為、上記ラインメモリ２ｆ２又は上記ラインメモリ２ｅ２に格納された映像コンポーネントがＹＣｂＣｒフォーマットの場合に、上記表示レジスタ情報に従って実施される。
【００４６】
さらに、＃２オーバーレイ回路２ｊ３は、上記＃１オーバーレイ回路２ｊ２によりオーバーレイされた映像コンポーネントと、上記レイヤ表示コントローラ２ｄのラインメモリ２ｄ２に格納された映像コンポーネントとをオーバーレイする。
【００４７】
そして、＃３オーバーレイ回路２ｊ４は、上記＃２オーバーレイ回路２ｊ３によりオーバーレイされた映像コンポーネントと、上記、フォント／アイコン／カーソルジェネレータ２ｉのメモリ（不図示）に格納された映像コンポーネントとをオーバーレイする。
【００４８】
このようにして上記オーバーレイ回路２ｊがオーバーレイして生成した合成画像に対して、アンチエイリアシングフィルタ（ａｎｔｉ−ａｌｉａｓｉｎｇ  ｆｉｌｔｅｒ）２ｌが、上記表示レジスタ情報に従って必要に応じて、上記オーバーレイに起因する折り返し歪みの除去を施す。すなわち、上記アンチエイリアシングフィルタ２ｌによれば、上記合成画像における、組み合わされた映像コンポーネント同士の境目、色信号や輝度信号の急激な変化のうち、ＣＲＴやＬＣＤの表現しうる空間周波数で表現できない高周波数成分が折り返し歪みとしてＣＲＴやＬＣＤにノイズとして表出するのを防ぐために、予め当該ＯＳＤ回路２にて削除することができる。
【００４９】
その後、合成画像の実際の映像出力装置の映像フォーマットがＹＣｂＣｒ方式である場合には、ＲＧＢ→ＹＣＣコンバータ２ｍが、上記アンチエイリアシングフィルタ２ｌにより折り返し歪みを除去された合成画像において、色信号の垂直方向の変換を行ってＹＣｂＣｒフォーマットによる合成画像とする。なお、上記ＲＧＢ→ＹＣＣコンバータ２ｍが上記の色信号の垂直方向の変換を行うか否かは、上記表示レジスタ情報に依る。一方、出力装置の映像フォーマットがＲＧＢフォーマットである場合には、合成画像は、上記アンチエイリアシングフィルタ２ｌから後述するＯＳＤ出力部２ｎへ送られる。
【００５０】
なお、例えばＣＲＴを出力装置として用いる場合は一般的に映像フォーマットをＹＣｂＣｒフォーマットにし、ＬＣＤを出力装置として用いる場合は一般的に映像フォーマットをＲＧＢフォーマットにする。
【００５１】
以上の一連の処理を経た後、上記合成画像は、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４へ合成画像を格納する為の部材であるＯＳＤ出力部２ｎ（拡大図を図２Ｂ（６）に示す）へ送られる。
【００５２】
ここで、上記ＯＳＤ出力部２ｎは、図２Ｂ（６）に示すように、コントローラ２ｎ１とラインメモリ２ｎ２とで構成されている。上記コントローラ２ｎ１は、上記ＤＭＡコントローラ２ｈ及び上記ＶＲＡＭコントローラ１２を介して上記ＶＲＡＭ１４へ合成画像を格納する為のコントローラである。また、上記ラインメモリ２ｎ２は、上記オーバーレイ回路２ｊによるオーバーレイがライン単位（一走査線単位）で行われることに起因して生ずる時間調整の為のバッファメモリとして働く。
【００５３】
なお、図２Ａにおいて参照符号２Ａを付されているのは上述したＯＳＤクロックである。
【００５４】
以下、本実施形態に係るＯＳＤ装置１による画面合成及びＬＣＤまたはＣＲＴへの合成画像の出力（以降、ビデオ出力と称する）のタイミングを、図３（ａ）に示すタイミングチャートを参照して説明する。なお、図３（ｂ）は、図１に示す本実施形態に係るＯＳＤ装置１による最終合成画像の一例を示す図である。
【００５５】
ここで、図３（ｂ）に示す例において有効画面１６は水平幅Ｈｗｉｄｔｈ及び垂直幅Ｖｗｉｄｔｈで定まる表示画面である。また、動画有効画面１８は、動画水平位置Ｈｏｆｆｓｅｔ及び動画垂直位置Ｖｏｆｆｓｅｔにて定められた位置において、動画水平幅Ｈｓｉｚｅ及び動画垂直幅Ｖｓｉｚｅで定まる動画表示画面である。なお、これら動画水平位置Ｈｏｆｆｓｅｔ、動画垂直位置Ｖｏｆｆｓｅｔ、動画水平幅Ｈｓｉｚｅ、及び動画垂直幅Ｖｓｉｚｅは、ユーザーが任意に設定可能である。
【００５６】
まず、上記ＯＳＤ回路２は、上記ＯＳＤクロック２Ａに従って、各映像コンポーネントを、上記レイヤ表示コントローラ（前景レイヤ）２ｄ、レイヤ表示コントローラ（＃１ビデオレイヤ）２ｅ、レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆ、及びレイヤ表示コントローラ（背景レイヤ）２ｇの何れか対応するレイヤ表示コントローラの有するラインメモリに読み込む。その後、後述する画面合成処理を行って取得した最終的な合成画像を、上記ＶＲＡＭ１４に格納する。
【００５７】
なお、図３（ａ）に示す例では、同図に示すタイムチャートから分かるように、動画である映像コンポーネントのみ更新が行われている。
【００５８】
一方、上記ビデオ・エンコーダ４は、このようにして上記ＶＲＡＭ１４に格納された合成画像を、上記フレーム同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに従ってＤＭＡ機構により、上記ＶＲＡＭ１４から読み出す。
【００５９】
ここで、上記フレーム同期信号Ｖｓｙｎｃに合わせて、コントローラ６は、フレームの更新タイミングを認識し、フレーム更新を行うか否かを判断する。水平同期信号Ｈｓｙｎｃは、レイヤ表示コントローラ２ｄ乃至２ｇ及びオーバーレイ回路２ｊの水平方向の動作基準信号である。
【００６０】
また、上記フレーム同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃは、上記コントローラ６がフレーム更新の動作制御を行うタイミングを示すタイミング情報と、上記コントローラ６がフレーム更新自体を行うか否かを判断する為の更新判断情報を含む。すなわち、上記コントローラ６は、上記フレーム同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに従って、フレームの更新タイミングを認識し、且つフレームの更新を行うか否かを判断する。
【００６１】
なお、更新されるフレームの映像コンポーネントがシームレスに表示されるように、上記ＯＳＤ出力部２ｎにおいては、当該ＯＳＤ回路２における上記ＯＳＤ出力部２ｎのラインメモリ２ｎ２による時間間隔の調整が行われる。
【００６２】
以上説明したように、上記コントローラ６は、有効画面における最終的な合成画像を上記ＶＲＡＭ１４に格納した後、上記ＯＳＤ回路２の動作をＯＳＤクロックとともに休止させる。また、同時に上記ＯＳＤ２−上記ＶＲＡＭ１４間のバスアクセスも休止させる。その後、上記合成画像を構成する映像コンポーネントの何れかに更新のタイミングが来た場合にのみ、上記コントローラ６は、フレーム同期信号Ｖｓｙｎｃを基準に再びＯＳＤクロックを起動し、上記ＯＳＤ回路２における一連の動作による更新及び上記ＶＲＡＭ１４への格納動作を実行する。
【００６３】
ところで、本実施形態に係るＯＳＤ装置１では、上記ＯＳＤ回路２と上記ビデオ・エンコーダ４とは非同期で動作するので、上記ＯＳＤ回路２による画面合成処理と上記ビデオ・エンコーダ４による合成画像の読み出しとの相対的なタイミングの関係において、フレーム単位にて合成完了及び読み出し可能を確認する為に、以下の様なフレーム同期方法を実行する。ここで、該フレーム同期方法、すなわち上記ＯＳＤ回路２と上記ビデオ・エンコーダ４との間のフレーム更新における同期方法を、図４に示すタイムチャートを参照して説明する。
【００６４】
まず、同図のタイムチャートに示すように、ＯＳＤ回路２による画面合成処理で生成した合成画像は、ＤＭＡ機構により、一旦ＶＲＡＭ１４のバッファ領域へ格納される。その後、上記画面合成画像は、ビデオ・エンコーダ４によりＶＲＡＭ１４から読み出され、ＬＣＤまたはＣＲＴ等へビデオ出力される。ここで、上記フレームの更新の動作制御は、割り込み信号である上記フレーム同期信号Ｖｓｙｎｃを受けたコントローラ６により開始される。
【００６５】
本実施形態に係るＯＳＤ装置１においては、上記ＯＳＤ回路２による画面合成処理が完了すると、その旨を示す割り込み信号を、上記ＯＳＤ回路２が上記コントローラ６へ送る。そして、上記コントローラ６は、当該画面合成処理が完了した直後のフレーム更新についてのフレーム同期信号Ｖｓｙｎｃを受け取る前に上記割り込み信号を受けた場合には、当該画面合成処理が完了したフレームを上記ＶＲＡＭ１４から読み出すよう、上記ビデオ・エンコーダ４に対して指示を出し、当該フレームをビデオ出力させる。
【００６６】
なお、上記コントローラ６が、当該画面合成処理が完了した直後のフレーム更新についてのフレーム同期信号Ｖｓｙｎｃを受け取った後に上記割り込み信号を受けた場合について、以下説明する。ここで、上記ＯＳＤ回路２にとって、例えばフレーム（ｉ＋３）が複雑な処理内容である場合を考える。このような場合には、同図に示すように上記ビデオ・エンコーダ４の本来のフレーム（ｉ＋３）用表示タイミングであるＶｓｙｎｃ（ｉ＋３）までに、上記ＯＳＤ回路２による画面合成処理の完了が間に合わない。
【００６７】
したがって、この場合に上記コントローラ６は、Ｖｓｙｎｃ（ｉ＋３）ではＯＳＤ回路２が新たな画面合成処理を行わない判断を行い、上記ビデオエンコーダ４に対して、直前の合成フレームであるフレーム（ｉ＋２）を表示に使用するよう（ビデオ出力するよう）指示を行う。そして、同図に示すように、フレーム（ｉ＋２）のＶＲＡＭ１４におけるアドレスを送る。Ｖｓｙｎｃ（ｉ＋４）では、ＯＳＤ合成フレーム（ｉ＋３）を出力し、同時にＯＳＤ回路２はフレーム（ｉ＋４）を画面合成処理する。
【００６８】
以上説明したように、本実施形態に係るＯＳＤ装置１においては、上記ＯＳＤ回路２は、映像コンポーネントの更新タイミングでのみ画面合成処理を実行し、上記ＶＲＡＭ１４へバスを使ってアクセスする。ここで、上記ＶＲＡＭ１４に格納された最終合成画像の更新は、上述の通り更新のフレームレートに従う。しかしながら、例えば上記ビデオ・エンコーダ４が読み出し中に上記ＯＳＤ回路２が新たな合成画像を書き込み始めると、当該映像コンポーネントの表示画像が乱れてしまうので、上記ビデオ・エンコーダ４が基準とするフレーム同期信号Ｖｓｙｎｃに対して、上記ＯＳＤ回路２も更新動作を同期するように制御する。
【００６９】
言い換えれば、本実施形態においては、上記ＯＳＤ回路２が、毎フレームにおいて複雑な画面合成処理を実行しなくてはならない場合、すなわち該画面合成処理の完了が、フレーム同期信号Ｖｓｙｎｃの周期に間に合わない場合には、上記コントローラ６は、上記ＯＳＤ回路２における画面合成処理の遅れの判別、及び該判別により画面合成処理が遅れているとされたフレームの生成の停止と該フレームの直前フレームによる挿げ替えの制御を行う。これにより、ビデオ出力される合成画像の乱れを回避する。
【００７０】
以下、上記画面合成処理について具体的に説明する。
【００７１】
［複数の静止画を配置する場合］
図５は、複数の静止画を配置する場合の画面合成処理を簡略的に示した図である。同図左側には上記ＯＳＤ回路２で画面合成処理した合成画像を、右側には上記ＶＲＡＭ１４に格納する映像コンポ一ネントを示す。
【００７２】
同図に示すように、本例においては、上記ＯＳＤ回路２における合成処理に資する映像コンポーネントとしてＶＲＡＭ１４に予め格納されている映像コンポーネントは、第１ピクチャー３０、第２ピクチャー３２、第３ピクチャー３４、第４ピクチャー３６、第１アイコン３８、第２アイコン４０、及び背景画像４２を想定する。ここで、上記第１ピクチャー乃至第４ピクチャー３６は、それぞれ互いに大きさの異なる静止画像である。以下、このような場合における上記ＯＳＤ回路２による画面合成処理を、再び図２Ａ及び図２Ｂを参照して説明する。
【００７３】
まず、上記第１ピクチャー３０乃至第４ピクチャー３６を順次ライン単位にて、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（＃１ビデオレイヤ）２ｄの有するラインメモリ２ｄ２または上記レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆの有するラインメモリ２ｆ２のいずれかに読み込む。そして、上記背景画像４２を、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（背景レイヤ）２ｇの有するラインメモリ２ｇ２に読み込む。
【００７４】
また、上記フォント／アイコン／カーソルジェネレータ２ｉは、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、第１アイコン３８及び第２アイコン４０のデータを、上記フォント／アイコン／カーソルジェネレータ２ｉの有するメモリ（不図示）に読み込み、上記第１アイコン３８及び上記第２アイコン４０のデータを、画素単位のデータに変換する。
【００７５】
その後、オーバーレイ回路２ｊにて、上述したようにして上記第１ピクチャー３０、上記第２ピクチャー３２、上記第３ピクチャー３４、上記第４ピクチャー３６、上記第１アイコン３８、上記第２アイコン４０、及び上記背景画像４２を水平方向及び垂直方向に関し配列して合成処理し、合成画像２８を取得する。
【００７６】
そして、上記合成画像２８は上記ＯＳＤ出力２部ｎに送られる。このＯＳＤ出力部２ｎは、上記合成画像２８を、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４の出力領域へ格納する。そして、この格納された合成画像２８を、上記ビデオ・エンコーダ４が適切な外部表示タイミングにて、例えばＬＣＤやＣＲＴ等の出力手段へ出力する。
【００７７】
なお、上述しように上記ＯＳＤ回路２による再度の画面合成処理動作が必要となるのは、上記第１ピクチャー３０、上記第２ピクチャー３２、上記第３ピクチャー３４、上記第４ピクチャー３６、上記第１アイコン３８、上記第２アイコン４０、及び上記背景画像４２のいずれかの更新または有効画面内配置位置に変更が生じた場合である。
【００７８】
このような場合とは、具体的には、上記ＯＳＤ制御情報すなわち上記表示レジスタ情報により、上記各映像コンポーネントの何れかに更新が発生する場合、有効画面内配置位置、大きさ等に変化がある場合等が考えられる。そして、そのような場合以外では、上記ＯＳＤ回路２はその動作を休止し、ＯＳＤ回路２―ＶＲＡＭ１４間のバスには一切データが流れない。
【００７９】
［複数の静止画に加えて動画を配置する場合］
図６は、複数の静止画に加えて動画を配置する場合の画面合成処理を簡略的に示した図である。ここでは、同図に示すように、上記ＯＳＤ回路２における画面合成処理に資する映像コンポーネントとしてＶＲＡＭ１４に予め格納されている映像コンポーネントは、第１ピクチャー４４、第２ピクチャー４６、第３ピクチャー４８、第１アイコン５０、第２アイコン５２、及び背景画像５４を想定する。ここで、上記第１ピクチャーは動画である。なお、動画のリフレッシュレートは一般に３０ｆｒａｍｅ／秒であり、本実施形態においても同様のリフレッシュレートを想定する。
【００８０】
なお、上記第２ピクチャー４６及び第３ピクチャー４８は、それぞれ互いに大きさの異なる静止画像である。以下、このような場合における上記ＯＳＤ回路２による画面合成処理を、再び図２Ａ及び図２Ｂを参照して説明する
まず、上記第１ピクチャー４４乃至第３ピクチャー４８を順次ライン単位にて、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（＃１ビデオレイヤ）２ｄの有するラインメモリ２ｄ２または上記レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆの有するラインメモリ２ｆ２のいずれかに読み込む。そして、上記背景画像５４を、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（背景レイヤ）２ｇの有するラインメモリ２ｇ２に読み込む。
【００８１】
また、上記フォント／アイコン／カーソルジェネレータ２ｉは、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、第１アイコン５０及び第２アイコン５２のデータを、メモリ（不図示）に読み込み、上記第１アイコン５０及び上記第２アイコン５２のデータを、上記オーバーレイ回路２ｊでのオーバーレイの為に画素単位のデータに変換する。
【００８２】
その後、オーバーレイ回路２ｊは、上述したようにして上記第１ピクチャー４４、上記第２ピクチャー４６、上記第３ピクチャー４８、上記第１アイコン５０、上記第２アイコン５２、及び上記背景画像５４を水平方向及び垂直方向に関し配列して画面合成処理し、合成画像５８を取得する。
【００８３】
ここで、上記合成画像５８は上記ＯＳＤ出力部２ｎに送られる。このＯＳＤ出力部２ｎは、上記合成画像５８を、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４の出力領域へ格納する。そして、この格納された合成画像５８を、上記ビデオ・エンコーダ４が適切な外部表示タイミングにて、例えばＬＣＤやＣＲＴの出力手段へ出力する。
【００８４】
なお、本例において、更新が必要な映像コンポーネントは、動画である上第１ピクチャー４４ａのみである。したがって、上記のように一旦合成された第１ピクチャー４４、第２ピクチャー４６、第３ピクチャー４８、第１アイコン５０、及び第２アイコン５２から成るＶＲＡＭ１４上の画面データ５６に、ＶＲＡＭ上のアドレスとして定義される上記第１ピクチャー４４の配置領域にのみ上記第１ピクチャー４４の新しいデータを３０ｆｒａｍｅ／秒の頻度にて上書き更新していく。
【００８５】
なお、この更新の際には、上記ＯＳＤ回路２は、上記第１ピクチャー４４のデータのみ上記ＯＳＤ回路２の＃１ビデオレイヤ２ｅまたは＃０ビデオレイヤ２ｆに取り込み、そのまま上記ＶＲＡＭ１４上の第１ピクチャー４４の配置領域に上書き更新する為に、ＯＳＤ回路２−ＶＲＡＭ１４間のバスを使用して、上記第１ピクチャー４４のデータを上記ＶＲＡＭ１４上の第１ピクチャー４４の配置領域に格納する。
【００８６】
言い換えれば、本例においては上記第１ピクチャー４４以外の映像コンポーネントすなわち上記第２ピクチャー４６、第３ピクチャー４８、第１アイコン５０、及び第２アイコン５２に関しては、上記ＯＳＤ制御情報すなわち上記表示レジスタ情報により、上記各映像コンポーネントの何れかの更新が発生する場合、または上記各映像コンポーネントの有効画面内配置位置や大きさ等に変化がある場合でなければ、ＯＳＤ回路２―ＶＲＡＭ１４間のバスには一切データが流れない。
【００８７】
［静止画、アイコン、テキスト、グラフィックパターン、及びカーソルを配置する場合］
図７は、静止画、アイコン、テキスト、グラフィックパターン、及びユーザーによりユーザー・インターフェースの一機能としてカーソルを動かしてコマンド・メニューを選択する場合のカーソルを配置する場合の画面合成処理を簡略的に示した図である。
【００８８】
本例においては、同図に示すように、上記ＯＳＤ回路２における画面合成処理に資する映像コンポーネントとしてＶＲＡＭ１４に予め格納されている映像コンポーネントは、第１ピクチャー６０、第２ピクチャー６２、第１フォント６４、第１アイコン６６、第２アイコン６８、第１カーソル７０、第１グラフィック７２を想定する。
【００８９】
ここで、上記第１ピクチャー６０と第２ピクチャー６２とは、それぞれ互いに大きさの異なる静止画像である。また、上記第１フォント６４は、例えば文章テキストを上記フォント／アイコン／カーソルジェネレータ２ｉで生成する為の特定のフォントによる文字種である。また、背景画像７６は、静止画像だけで成立し且つ上記第１カーソル７０が合成される前の画面である。そして、背景画像７６は静止画像である。以下、このような場合における上記ＯＳＤ回路２による合成処理を、再び図２Ａ及び図２Ｂを参照して説明する。
【００９０】
上記第１ピクチャー６０及び第２ピクチャー６２を順次ライン単位にて、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（＃１ビデオレイヤ）２ｄの有するラインメモリ２ｄ２または上記レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆの有するラインメモリ２ｆ２のいずれかに読み込む。そして、上記背景画像７６を、上記ＯＳＤ回路２内の上記レイヤ表示コントローラ（背景レイヤ）２ｇの有するラインメモリ２ｇ２に読み込む。
【００９１】
一方、上記第１フォント６４は、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、上記フォント／アイコン／カーソルジェネレータ２ｉに送られる。上記フォント／アイコン／カーソルジェネレータ２ｉは、上記第１フォント６４を基に、文章テキストを生成する。また、上記フォント／アイコン／カーソルジェネレータ２ｉは、上記ＤＭＡコントローラ２ｈを介して上記ＶＲＡＭ１４から、第１グラフィック７２、第１アイコン６６及び第２アイコン６８のデータを、上記フォント／アイコン／カーソルジェネレータ２ｉの有するメモリ（不図示）に読み込む。そして、上記フォント／アイコン／カーソルジェネレータ２ｉは、上記文章テキスト、上記第１グラフィック７２、上記第１アイコン６６、及び上記第２アイコン６８のデータを、上記オーバーレイ回路２ｊによるオーバーレイの為に、画素単位のデータに変換する。
【００９２】
その後、オーバーレイ回路２ｊにて、上述したようにして上記第１ピクチャー６０、上記第２ピクチャー６２、上記第１フォント６４、上記第１アイコン６６、上記第２アイコン６８、上記第１グラフィック７２、及び上記背景画像７６を水平方向及び垂直方向に関し配列して合成処理してソース画像７８を取得し、上記ＶＲＡＭ１４にソース画像７８を一旦格納する。
【００９３】
なお、本例においては、その後ユーザーの操作等により上記第１カーソル７０の位置が変化した場合にのみ、上記レイヤ表示コントローラ（前景レイヤ）２ｄは、上記ソース画像７８を、例えば３０ｆｒａｍｅ／秒のリフレッシュレートにて、上記ＶＲＡＭ１４から上記レイヤ表示コントローラ（前景レイヤ）２ｄのラインメモリ２ｄ２に読み込む（ソース画像７４参照）。
【００９４】
さらに、上記フォント／アイコン／カーソルジェネレータ２ｉは、上記第１カーソル７０のデータを、上記フォント／アイコン／カーソルジェネレータ２ｉの有するメモリ（不図示）に読み込んで画素単位のデータに変換する。そして、オーバーレイ回路２ｊが、上述したようにして上記ソース画像７４と上記第１カーソル７０とを水平方向及び垂直方向に関し配列して画面合成処理を実行し、最終合成画像８０を生成する。
【００９５】
その後、上記ＯＳＤ出力部２ｎは、上記最終合成画像８０を上記ＶＲＡＭ１４の出力領域に送る。以上説明したように、本例において一旦上記最終合成画像８０を上記ＶＲＡＭ１４の出力領域に格納した後、上記ＯＳＤ回路２による画面合成処理が再び必要となるのは、主として上記第１カーソル７０がユーザーによって動かされて上記ソース画像７８上の新しい位置に配置しなくてはならない場合である。したがって、上記第１カーソル７０の位置変化または上記ソース画像７８自体に変化が無い限り、ＯＳＤ回路２―ＶＲＡＭ１４間のバスには、データは一切流れない。
【００９６】
［アイコン２個を前景として複数の静止画を配置する場合］
図８は、複数のピクチャーを水平方向及び垂直方向に互いに重畳しないように配置し、且つアイコンを二つ使用する場合の画面合成処理を簡略的に示した図である。
【００９７】
なお、上記レイヤ表示コントローラ２ｄ乃至上記レイヤ表示コントローラ２ｇにおけるライン単位の映像コンポーネントのデータを取り込む機構を利用して、レイヤ表示コントローラ２ｄ乃至レイヤ表示コントローラ２ｇのうちいずれか一つレイヤ表示コントローラの有するラインメモリを、複数の映像コンポーネントで共有することで、複数の静止画または動画の映像コンポーネントを互いに重畳しないように画面配置して画面合成処理することができる。
【００９８】
まず、同図に示すように、上記ＯＳＤ回路２における画面合成処理に資する映像コンポーネントとしてＶＲＡＭ１４に予め格納されている映像コンポーネントは、ピクチャーとしては第１ピクチャー８２乃至第１２ピクチャー１０４、及びアイコンとしては第１アイコン１０６及び第２アイコン１０８を想定する。ここで、上記第１アイコン１０６及び上記第２アイコン１０８は、上記フォント／アイコン／カーソルジェネレータ２ｉが生成し、一旦上記ＶＲＡＭ１４へ格納される。する。以下、このような場合における上記ＯＳＤ回路２による画面合成処理を、再び図２Ａ及び図２Ｂを参照して説明する
まず、上記レイヤ表示コントローラ（前景レイヤ）２ｄは、上記第１アイコン１０６及び上記第２アイコン１０８を、上記ＶＲＡＭ１４から、上記ＤＭＡコントローラ２ｈを介してラインメモリ２ｄ２に順次ライン単位にて読み込む。その後、上記オーバーレイ回路２ｊが、上記第１アイコン１０６及び上記第２アイコン１０８を画面合成処理する（画像１１０及び画像１１２参照）。
【００９９】
また、上記レイヤ表示コントローラ（＃１ビデオレイヤ）２ｅまたは上記レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆは、上記ＶＲＡＭ１４から、第１ピクチャー８２乃至第１２ピクチャー１０４を、上記＃１ビデオレイヤ２ｅの有するラインメモリ２ｅ２または上記＃０ビデオレイヤ２ｆの有するラインメモリ２ｆ２に順次ライン単位にて読み込む。
【０１００】
その後、オーバーレイ回路２ｊは上述のようにして、前景画像１１２と背景画像１１４と第１ピクチャー８２乃至第１２ピクチャー１０４と上記第１アイコン１０６と上記第２アイコン１０８とを、全てのピクチャーと全てのアイコンとが水平方向及び垂直方向の何れにも互いに重なり合うことの無いよう画面合成処理して最終合成画像１１６を生成する。
【０１０１】
そして、上記ＯＳＤ出力部２ｎは、上記最終合成画像１１６を上記ＶＲＡＭ１４の出力領域に格納する。すなわち、本例においては、上記最終合成画像１１６が上記ＶＲＡＭ１４の出力領域に格納された後、上記ＯＳＤ回路２による画面合成処理が再び必要となるのは、ユーザーによって何らかの操作が為されたり等して、有効画面内の映像コンポーネントの配置等または表示内容等に変化が生じた場合のみである。したがって、そのような変化が生じない限り、ＯＳＤ回路２―ＶＲＡＭ１４間のバスには、データは一切流れない。
【０１０２】
［アイコン２個を前景として複数の静止画を配置し且つ動画をブレンド合成する場合］
図９に示す例は、図８に示す例における画面合成処理に更に動画のブレンド付き合成を施す場合である。以下、本例の特徴部に焦点を当てる為に、図８に示す例との相違点のみを説明する。
【０１０３】
なお、画面配置上、映像コンポーネント同士の重畳が存在する場合、すなわち上記レイヤ表示コントローラ（前景レイヤ）２ｄまたは上記レイヤ表示コントローラ（背景レイヤ）２ｇとの間でブレンドを掛けて合成処理を施す（透過を伴う合成である一般的なブレンド合成処理を行う）場合は、上記図８に示す例と異なり、該当する映像コンポーネントには、上記レイヤ表示コントローラ２ｄ乃至上記レイヤ表示コントローラ２ｇのうち何れか複数のレイヤを割り当てなければならない。以下、図２Ａ及び図２Ｂを再び参照して、詳細に説明する。
【０１０４】
まず、図８に示す例における最終合成画像１１６を、一旦上記レイヤ表示コントローラ（背景レイヤ）２ｇのラインメモリ２ｇ２に順次ライン単位にて読み込む。なお、このとき、オーバーレイ回路２ｊは、最終合成画像１１６のデータを全て読み込む必要はなく、上記第１３ピクチャー１１８すなわち動画領域（上記第１３ピクチャー１１８の配置領域）と重畳する領域のみを読み出せばよい。
【０１０５】
また、上記レイヤ表示コントローラ（＃１ビデオレイヤ）２ｅまたは上記レイヤ表示コントローラ（＃０ビデオレイヤ）２ｆは、上記ＶＲＡＭ１４から、動画である第１３ピクチャー１１８を、上記＃１ビデオレイヤ２ｅの有するラインメモリ２ｅ２または上記＃０ビデオレイヤ２ｆの有するラインメモリ２ｆ２に順次ライン単位にて読み込む。
【０１０６】
その後、上述したように表示レジスタ情報に従って、上記オーバーレイ回路２ｊが、上記第１３ピクチャー１１８と上記最終合成画像１１６とに、画面合成処理を施す。なお、ここでの画面合成処理は、透過を伴う合成である一般的なブレンド合成処理である。このようにして、最終合成画像（動画ブレンド合成画像）１２０を生成する。
【０１０７】
そして、上記ＯＳＤ出力部２ｎは、上記最終合成画像（動画ブレンド合成画像）１２０を、上記ＶＲＡＭ１４の出力領域に格納する。なお、本例において上記ＯＳＤ回路２による画面合成処理が必要であるのは、主として、上記最終合成画像１１６を生成するまで、上記ブレンド合成処理を実行中、及び有効画面内の映像コンポーネントの配置または表示内容等に変化が生じた場合である。したがって、これらの場合以外は、本例においては上記ＯＳＤ回路２は動作せず、ＯＳＤ回路２−ＶＲＡＭ１４間のバスには一切データが流れない。
【０１０８】
以上説明した本実施形態に係るＯＳＤ装置による効果の一例を、図１０及び図１１に示す表を参照して、従来のＯＳＤ装置との実際の消費データ・バンド幅における比較により示す。
【０１０９】
まず、図１０に示す表から分かるように、本実施形態に係るＯＳＤ装置によれば、例えば背景画、静止画及びアイコンの映像コンポーネントから成る静止画像を、ユーザーにとっての快適な操作性の目安である０．２秒の画面合成処理時間にて画面合成処理する。その後、ＯＳＤ回路及びＯＳＤ回路−ＶＲＡＭ間のバスアクセスは停止し、ビデオ・エンコーダのみがＶＲＡＭより合成画像のデータを読み出す。
【０１１０】
この結果、図１０に示す表に示すように、ＯＳＤ回路とビデオ・エンコーダとが使用するデータ・バンド幅の合計は、従来のＯＳＤ装置によれば６９．１２ＭＢｙｔｅ／ｓｅｃであるのに対して、本実施形態に係るＯＳＤ装置によれば４５．７０ＭＢｙｔｅ／ｓｅｃと、約６６％削減している。
【０１１１】
上記の結果からも分かるように、従来のＯＳＤ装置では、映像コンポーネント自体及びその配置に更新が無いにも関わらずビデオ・エンコーダの画素周波数によりＯＳＤ回路が毎フレーム画面合成処理を行うというような、非常に効率の悪いシステム構成及び動作制御を採っていることが分かる。
【０１１２】
また、図１１に示す表は、ＶＧＡサイズの液晶に、特定のサイズのアイコン２面、静止画２面、動画２面を画面合成処理する場合であって、ＶＲＡＭ上にある動画領域のみ、それぞれのリフレッシュレートに合せて更新する場合における従来のＯＳＤ装置と本実施形態に係るＯＳＤ装置との消費データ・バンド幅における比較を示している。
【０１１３】
同表から分かるように、本実施形態に係るＯＳＤ装置によれば、アイコン２面、静止画２面の静止画領域を合成してＶＲＡＭに格納して後、ビデオ・エンコーダが表示するのに要する合計データ・バンド幅は４４．４１ＭＢｙｔｅ／ｓｅｃである。一方、従来のＯＳＤ装置におけるそれは６９．１２ＭＢｙｔｅ／ｓｅｃである。
【０１１４】
また、動画領域のみをＶＲＡＭ上で更新している場合に要する合計データ・バンド幅は４５．７０ＭＢｙｔｅ／ｓｅｃである。
【０１１５】
上記の結果から分かるように、従来のＯＳＤ装置と比較すると、本実施形態に係るＯＳＤ装置では消費データ・バンド幅を３５％程度削減していることが分かる。
【０１１６】
なお、本実施形態に係るＯＳＤ装置によれば、例えばＶＧＡサイズの液晶に、特定のサイズのアイコン２面、静止画２面、動画２面を合成する場合では、従来のＯＳＤ装置に比べて消費電力（ＯＳＤ動作およびＢＵＳアクセスに要する電力）を約７０％削減することが確認されている。
【０１１７】
以上説明したように、本実施形態に係るＯＳＤ装置によれば、合成に資する映像コンポーネントが互いに異なるリフレッシュレートを有する多種多様な映像コンポーネントであることを鑑みたシステム構成及び動作制御を実現した為、ＯＳＤ−ＶＲＡＭ間におけるデータ・バンド幅の消費を最小限に留めることを実現した。
【０１１８】
すなわち、本実施形態に係るＯＳＤ装置では、静止画像の映像コンポーネントや更新が必要無い間の動画の映像コンポーネントに関しては、一度ＶＲＡＭからのデータ読み出しを行い合成すると、以後は一切ＶＲＡＭからのデータ読み出しを行わない。
【０１１９】
言い換えれば、本実施形態に係るＯＳＤ装置では、リフレッシュレートが互いに異なる多種多様な映像コンポーネントをＯＳＤ装置において合成する場合に、更新を要する映像コンポーネントの為だけにデータ・バンド幅を消費するようにし、使用するデータ・バンド幅を最低限にする構成を採る。したがって、同時に次の更新が発生するまではＯＳＤ装置は停止状態となる。
【０１２０】
つまり、本実施形態に係るＯＳＤ装置は、大画面・高速フレームレートにも充分に対応でき、ＯＳＤ−ＶＲＡＭ間のデータ・バンド幅を効率的に使うことを可能とする。また電力消費の面においても、本実施形態に係るＯＳＤ装置は、各映像コンポーネントのリフレッシュレートに応じてＯＳＤ装置を動作させるので、省エネ効果をも有するＯＳＤ装置であると言える。
【０１２１】
言い換えれば、本実施形態に係るＯＳＤ装置によれば、複数のピクチャー、複数の動画ピクチャー、アイコン、カーソル、テキスト、グラフィックパターン等多種多様な映像コンポーネントからなる画像を、最低限の画像信号のバンド幅で画面合成処理してＬＣＤやＣＲＴ等の出力手段に出力することができ且つ電力消費面に関しても省エネ効果を有する。
【０１２２】
さらに、本実施形態に係るＯＳＤ装置によれば、上述したように合成画像を一旦ＶＲＡＭに格納し、さらに該合成画像を再度背景レイヤ，＃１ビデオレイヤ、＃０ビデオレイヤ、及び前景レイヤのいずれかに読み込んで、更なるオーバーレイが可能となるので、カーソルの重畳を初めとして様々な応用例を容易に生み出し得、ユーザーにとって娯楽性と利便性とを兼ね備えたグラフィックインターフェイスを実現する。そして、本実施形態に係るＯＳＤ装置は、上述したように静止画または動画の映像コンポーネントを幾層にもオーバーレイすることが可能なＯＳＤ装置でもある。
【０１２３】
以上説明したように、本実施形態に係るＯＳＤ装置によれば、互いに異なるリフレッシュレートを有する多種多様な複数の映像コンポーネントを最小限のデータ・バンド幅にて合成し、且つ不必要な電力消費の無いＯＳＤ装置を提供することができる。
【０１２４】
さらに、上述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。
【図面の簡単な説明】
【０１２５】
【図１】本発明の一実施形態に係るＯＳＤ装置の構成を示すブロック図。
【図２Ａ】本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成を示すブロック図。
【図２Ｂ】（１）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、レイヤ表示コントローラ（前景レイヤ）の詳細構成を示すブロック図。（２）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、レイヤ表示コントローラ（＃１ビデオレイヤ）の詳細構成を示すブロック図。（３）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、レイヤ表示コントローラ（＃０ビデオレイヤ）の詳細構成を示すブロック図。（４）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、レイヤ表示コントローラ（背景レイヤ）の詳細構成を示すブロック図。（５）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、オーバーレイの詳細構成を示すブロック図。（６）本発明の一実施形態に係るＯＳＤ装置におけるＯＳＤ回路の構成のうち、ＯＳＤ出力部の詳細構成を示すブロック図。
【図３】（ａ）本発明の一実施形態に係るＯＳＤ装置による映像コンポーネントの合成と、ビデオ・エンコーダによるＬＣＤまたはＣＲＴへのビデオ出力のタイミングを示すタイミングチャート。（ｂ）実際の合成画像の一例を示す図。
【図４】ＯＳＤ回路とビデオ・エンコーダとの問のフレーム更新における同期方式を示すタイムチャート。
【図５】複数の静止画を配置する場合の合成処理を簡略的に示す図。
【図６】複数の静止画に加えて動画を配置する場合の画面合成処理を簡略的に示す図。
【図７】静止画、アイコン、テキスト、グラフィックパターン、及びユーザーによりユーザー・インターフェースの一機能としてカーソルを動かしてコマンド・メニューを選択する場合のカーソルを配置する場合の合成処理を簡略的に示した図。
【図８】複数のピクチャーを水平方向及び垂直方向に互いに重畳しないように配置し、且つアイコンを二つ使用する場合の合成処理を簡略的に示す図。
【図９】図８に示す例における合成に更に動画のブレンド付き合成を施す場合を示す図。
【図１０】一実施形態に係るＯＳＤ装置と従来のＯＳＤ装置との実際の消費データ・バンド幅の比較表を示す図。
【図１１】一実施形態に係るＯＳＤ装置と従来のＯＳＤ装置との実際の消費データ・バンド幅の比較表を示す図。
【図１２】従来のＯＳＤ装置の構成を示すブロック図。
【図１３】（ａ）従来のＯＳＤ装置による映像コンポーネントの合成と、ビデオ・エンコーダによるＬＣＤまたはＣＲＴへのビデオ出力のタイミングを示すタイミングチャート。（ｂ）実際の合成画像の一例を示す図。
【符号の説明】
【０１２６】
１…ＯＳＤ装置、  ２…ＯＳＤ回路、  ２ｂ…制御レジスタ、  ２ａ…コントローラインターフェイス、  ２ｃ…ディスプレイコントローラ、  ２ｄ…レイヤ表示コントローラ（前景レイヤ）、  ２ｄ１…コントローラ、  ２ｄ２…ラインメモリ、  ２ｅ…レイヤ表示コントローラ（＃１ビデオレイヤ）、  ２ｅ１…コントローラ、  ２ｅ２…ラインメモリ、  ２ｅ３…コンバータ、  ２ｆ…レイヤ表示コントローラ（＃０ビデオレイヤ）、  ２ｆ１…コントローラ、  ２ｆ２…ラインメモリ、  ２ｆ３…コンバータ、  ２ｇ…レイヤ表示コントローラ（背景レイヤ）、  ２ｇ１…コントローラ、  ２ｇ２…ラインメモリ、  ２ｈ…ＤＭＡコントローラ、  ２ｉ…カーソルジェネレータ、  ２ｊ…オーバーレイ回路、  ２ｊ１…＃０オーバーレイ回路、  ２ｊ２…＃１オーバーレイ回路、  ２ｊ３…＃２オーバーレイ回路、  ２ｊ４…＃３オーバーレイ回路、  ２ｋ１…ＲＧＢコンバータ、  ２ｋ２…ＲＧＢコンバータ、  ２ｅ２…ラインメモリ、  ２ｌ…アンチエイリアシングフィルタ、  ２ｍ…ＹＣＣコンバータ、  ２ｎ…ＯＳＤ出力部、  ２ｎ１…コントローラ、  ２ｎ２…ラインメモリ、  ６…コントローラ、  ８…ビデオ入力回路、  １０…デコーダ、  １２…ＶＲＡＭコントローラ、  １４…ＶＲＡＭ。
【図１】
2007214659.tif 000003
【図２Ａ】
2007214659.tif 000004
【図２Ｂ】
2007214659.tif 000005
【図３】
2007214659.tif 000006
【図４】
2007214659.tif 000007
【図５】
2007214659.tif 000008
【図６】
2007214659.tif 000009
【図７】
2007214659.tif 000010
【図８】
2007214659.tif 000011
【図９】
2007214659.tif 000012
【図１０】
2007214659.tif 000013
【図１１】
2007214659.tif 000014
【図１２】
2007214659.tif 000015
【図１３】
2007214659.tif 000016