(57)【要約】      （修正有）【課題】酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法を提供する。【解決手段】スイッチング素子１１５と、スイッチング素子１１５に連結されたストレージノード１９とを具備する不揮発性メモリ素子において、ストレージノード１９は、下部電極１２と、下部電極１２上に形成された酸素欠乏金属酸化物層１４と、酸素欠乏金属酸化物層１４上に形成されたデータ保存層１６と、データ保存層１６上に形成された上部電極１８とを備える不揮発性メモリ素子及びその製造方法である。【選択図】図１
2007311798.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、前記スイッチング素子に連結されたストレージノードとを具備する不揮発性メモリ素子において、
前記ストレージノードは、
下部電極と、
前記下部電極上に形成された酸素空孔を含む酸素欠乏金属酸化物層と、
前記酸素欠乏金属酸化物層上に形成されたデータ保存層と、
前記データ保存層上に形成された上部電極と、
を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記酸素欠乏金属酸化物層は、酸素空孔が含まれた金属酸化物層であって、当該酸素欠乏金属酸化物層は、伝導性金属酸化物よりも比抵抗が大きく、前記データ保存層よりも比抵抗が小さいことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記酸素欠乏金属酸化物層は、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ、及びＲｕＯ２からなる群から選択されたいずれか一つであることを特徴とする請求項１または請求項２に記載の不揮発性メモリ素子。
【請求項４】
前記伝導性金属酸化物は、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＭｏＯ２、ＯｓＯ２、ＲｅＯ２、ＲｈＯ２、及びＷＯ２からなる群から選択されたいずれか一つであることを特徴とする請求項２に記載の不揮発性メモリ素子。
【請求項５】
前記酸素欠乏金属酸化物層は、ＺｎＯ層であることを特徴とする請求項４に記載の不揮発性メモリ素子。
【請求項６】
前記ＺｎＯ層の厚さは、１〜５０ｎｍであることを特徴とする請求項５に記載の不揮発性メモリ素子。
【請求項７】
前記上部及び下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、及びＴｉＮからなる群から選択されたいずれか一つであることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項８】
前記下部電極は、Ｒｕであることを特徴とする請求項７に記載の不揮発性メモリ素子。
【請求項９】
前記データ保存層は、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＷＯ３、ＺｎＯ、及びＣｏＯからなる群から選択されたいずれか一つであることを特徴とする請求項１または請求項２に記載の不揮発性メモリ素子。
【請求項１０】
スイッチング素子を準備する段階と、
前記スイッチング素子に連結される下部電極を形成する段階と、
前記下部電極上に酸素欠乏金属酸化物層を形成する段階と、
前記酸素欠乏金属酸化物層上にデータ保存層を形成する段階と、
前記データ保存層上に上部電極を形成する段階と、
を含む不揮発性メモリ素子の製造方法。
【請求項１１】
前記酸素欠乏金属酸化物層は、酸素空孔の含まれた金属酸化物層であることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
【請求項１２】
前記酸素欠乏金属酸化物層は、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ及びＲｕＯ２からなる群から選択されたいずれか一つであることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
【請求項１３】
前記酸素欠乏金属酸化物層の厚さは、１〜５０ｎｍであることを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１４】
前記金属酸化物層は、スパッタリング法、パルスレーザ蒸着法、化学気相蒸着法、有機金属気相蒸着法、ゾルゲル法、またはスプレイ熱分解法により形成されることを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１５】
前記酸素欠乏金属酸化物層は、ＺｎＯ層であることを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
【請求項１６】
前記ＺｎＯ層は、ＺｎＯターゲットを原料として酸素ガスを追加で投入し、酸素分圧５０％以下、温度５０℃以下における反応性スパッタリング法で形成することを特徴とする請求項１５に記載の不揮発性メモリ素子の製造方法。
【請求項１７】
前記上部電極及び前記下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、及びＴｉＮからなる群から選択されたいずれか一つをスパッタリング法、電子ビーム蒸着法、または化学気相蒸着法で形成することを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
【請求項１８】
前記下部電極は、Ｒｕであることを特徴とする請求項１７に記載の不揮発性メモリ素子の
製造方法。
【請求項１９】
前記データ保存層は、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、及びＺｎＯからなる群から選択されたいずれか一つであることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法に係り、さらに詳細には、下部電極とデータ保存層との間に酸素欠乏金属酸化物層を形成したストレージノードを具備する不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
既存のＤＲＡＭ工程は、１Ｔ（Ｔｒａｎｓｉｓｔｏｒ）／１Ｃ（Ｃａｐａｃｉｔｏｒ）構造の単位セルをなしているが、素子サイズが小さくなるにしたがい、キャパシタ工程の難易度が増大するため、高い収率を有するＤＲＡＭセルの製作が難しい。このため、既存のＤＲＡＭを代替することができ、不揮発性を有するメモリの必要性が大きく要求されている。現在開発されている次世代メモリは、ＤＲＡＭの高集積性及び低い消費電力、フラッシュメモリの不揮発性、ＳＲＡＭの高速動作のいずれをも具現するための試みがなされている。次世代メモリとして有力視されている素子は、ＰＲＡＭ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ＲＡＭ）、ＮＦＧＭ（Ｎａｎｏ  Ｆｌｏａｔｉｎｇ  Ｇａｔｅ  Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  ＲＡＭ）、ＰｏＲＡＭ（Ｐｏｌｙｍｅｒ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）、分子電子素子などのメモリがある。
【０００３】
このうちでＲｅＲＡＭ素子は、金属酸化物を利用したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造であり、適当な電気的信号を加えれば、抵抗の大きい状態（ｏｆｆ  ｓｔａｔｅ）から抵抗の小さい状態への変わり、伝導可能な状態（ｏｎ  ｓｔａｔｅ）になるというメモリ特性が現れる。ここで、Ｍは、金属材質の上部電極及び下部電極を指し、Ｉは抵抗体物質から構成されたデータ保存層を指す。
【０００４】
従来のＭＩＭメモリセル構造のストレージノードでは、反復的なスイッチング時に、ストレージノードに印加されるセット（ｓｅｔ）／リセット（ｒｅｓｅｔ）電圧値Ｖｓｅｔ、Ｖｒｅｓｅｔの分布偏差が大きく、オン（ｏｎ）／オフ（ｏｆｆ）状態によるストレージノードの抵抗値Ｒｏｎ、Ｒｏｆｆの分布が均一でないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前記問題点を解決するために成されたものであって、ストレージノードで安定したメモリスイッチング特性を有するように、その構造の改善された不揮発性メモリ素子を提供することを目的とする。
【０００６】
また、本発明は、前記ストレージノードを具備する不揮発性メモリ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するための本発明に係る不揮発性メモリは、スイッチング素子と、前記スイッチング素子に連結されたストレージノードとを具備する不揮発性メモリ素子において、前記ストレージノードは、下部電極と、前記下部電極上に形成された酸素欠乏金属酸化物層と、前記酸素欠乏金属酸化物層上に形成されたデータ保存層と、前記データ保存層上に形成された上部電極とを備えることを特徴とする不揮発性メモリ素子を提供する。ここで、前記スイッチング素子は、トランジスタまたはダイオードを含む。
【０００８】
前記不揮発性メモリにおいて、前記酸素欠乏金属酸化物層は、酸素空孔（ｏｘｙｇｅｎ  ｖａｃａｎｃｙ）の含まれた金属酸化物層であり、伝導性金属酸化物よりも比抵抗が大きく、前記データ保存層よりも比抵抗が小さなことを特徴とする。
【０００９】
本発明に係る不揮発性メモリにおいて、前記酸素欠乏金属酸化物層は、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ、及びＲｕＯ２からなる群から選択されたいずれか一つであることを特徴とする。
【００１０】
前記不揮発性メモリにおいて、前記酸素欠乏金属酸化物層は、ＺｎＯ層であることを特徴とする。
【００１１】
前記不揮発性メモリにおいて、前記ＺｎＯ層の厚さは、１〜５０ｎｍであることを特徴とする。
【００１２】
前記不揮発性メモリにおいて、前記上部電極及び下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、及びＴｉＮからなる群から選択されたいずれか一つであることを特徴とする。
【００１３】
前記不揮発性メモリにおいて、前記下部電極は、Ｒｕであることを特徴とする。
【００１４】
前記不揮発性メモリにおいて、前記データ保存層は、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＷＯ３、ＺｎＯ、及びＣｏＯからなる群から選択されたいずれか一つであることを特徴とする。
【００１５】
本発明において、前記酸素欠乏金属酸化物層は、望ましくは、ＺｎＯ層である。
【００１６】
前記の目的を達成するための本発明に係る不揮発性メモリの製造方法は、スイッチング素子を準備する段階と、前記スイッチング素子に連結されるストレージノードの下部電極を形成する段階と、前記下部電極上に酸素欠乏金属酸化物層を形成する段階と、前記酸素欠乏金属酸化物層上にデータ保存層を形成する段階と、前記データ保存層上に上部電極を形成する段階とを含むことを特徴とする。
【００１７】
前記不揮発性メモリの製造方法において、前記酸素欠乏金属酸化物層は、酸素空孔の含まれた金属酸化物層であることを特徴とする。
【００１８】
前記不揮発性メモリの製造方法において、前記酸素欠乏金属酸化物層は、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ及びＲｕＯ２からなる群から選択されたいずれか一つであることを特徴とする。
【００１９】
前記不揮発性メモリの製造方法において、前記酸素欠乏金属酸化物層の厚さは、１〜５０ｎｍであることを特徴とする。
【００２０】
前記不揮発性メモリの製造方法において、前記金属酸化物層は、スパッタリング法、パルスレーザ蒸着法、化学気相蒸着法、有機金属気相蒸着法、ゾルゲル法、またはスプレイ熱分解法により形成されることを特徴とする。
【００２１】
前記不揮発性メモリの製造方法において、前記酸素欠乏金属酸化物層は、ＺｎＯ層であることが好ましく、前記ＺｎＯ層は、ＺｎＯターゲットを原料として酸素ガスを追加で投入し、酸素分圧５０％以下、温度５０℃以下における反応性スパッタリング法で形成することを特徴とする。
【００２２】
前記不揮発性メモリの製造方法において、前記上部電極及び前記下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、及びＴｉＮからなる群から選択されたいずれか一つをスパッタリング法、電子ビーム蒸着法、または化学気相蒸着法で形成することを特徴とする。また、前記下部電極は、Ｒｕであることが好ましい。
【００２３】
前記不揮発性メモリの製造方法において、前記データ保存層は、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、及びＺｎＯからなる群から選択されたいずれか一つであることを特徴とする。
【００２４】
ここで、前記スイッチング素子は、トランジスタまたはダイオードを含む。
【発明の効果】
【００２５】
以上のように構成された本発明に係る不揮発性メモリ素子およびその製造方法によれば、酸素欠乏金属酸化物をストレージノードに導入して安定したメモリスイッチング特性を有することができる。詳細には、反復スイッチング時に、ストレージノードに印加されるセット／リセット電圧標準偏差及びオン／オフ状態による抵抗標準偏差を低下させることができる。この結果、ストレージノードで安定したメモリスイッチング特性を有する不揮発性メモリ素子を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照しつつ、本発明に係る不揮発性メモリおよびその製造方法ついて詳細に説明する。
【００２７】
図１は、本発明の一実施形態に係る不揮発性メモリ素子の概略的断面図である。
【００２８】
図１を参照すれば、本発明の一実施形態に係る不揮発性メモリ素子は、トランジスタ１１５と、これに連結されたストレージノード１９とを具備する。トランジスタ１１５は、ソース１０７ｓ、ドレイン１０７ｄ、チャンネル１０７ｃ、ゲート絶縁膜１０３、及びゲート電極１０５を備える。ストレージノード１９は、上部電極１８、下部電極１２及びそれらの間に介在された酸素欠乏金属酸化物層（ｏｘｙｇｅｎ−ｄｅｆｉｃｉｅｎｔ  ｍｅｔａｌ  ｏｘｉｄｅ  ｌａｙｅｒ）１４とデータ保存層１６とを備え、ストレージノード１９とトランジスタ１１５との間に絶縁層１０９が介在される。そして、ストレージノード１９は、導電性のコンタクトプラグ１１３によりトランジスタ１１５と連結され、上部電極１８の上に、プレート電極１１１が配置される。
【００２９】
図２は、本発明の一実施形態に係るストレージノードの構造を表す断面図である。
【００３０】
図２を参照すれば、本発明の一実施形態に係る不揮発性メモリ素子に備えられるストレージノードは、下部電極２２、下部電極上に形成された酸素欠乏金属酸化物層２４、酸素欠乏金属酸化物層２４上に形成されたデータ保存層２６、及び前記データ保存層２６上に形成された上部電極２８を備えている。
【００３１】
上部電極２８及び下部電極２２は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ及びＴｉＮからなる群から選択された一種以上の物質により形成され、望ましくは、上部電極としてはＰｔ、下部電極としてはＲｕを使用する。上部電極２８及び下部電極２２は、スパッタリング法、電子ビーム蒸着法及び化学気相蒸着法の方法で形成されることができる。このとき、電極の厚さは、１０〜２００ｎｍの範囲になることが望ましい。
【００３２】
下部電極２２上に形成される酸素欠乏金属酸化物層２４は、酸素空孔（ｏｘｙｇｅｎ  ｖａｃａｎｃｙ）を含んでいる金属酸化物層を意味し、金属酸化物内に含まれた酸素空孔は、電圧印加時に酸素を吸収する機能を有し、データ保存層２６と金属酸化物層２４との界面に集合した酸素は、金属フィラメントの短絡に影響を与え、メモリのスイッチング特性を向上させる。酸素欠乏金属酸化物層２４は、酸素空孔の含まれた金属酸化物層であり、伝導性金属酸化物（ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、ＭｏＯ２、ＯｓＯ２、ＲｅＯ２、ＲｈＯ２、またはＷＯ２）よりも比抵抗が大きく一方、抵抗体物質から構成されたデータ保存層（ＮｉＯ）よりも比抵抗が小さいことが望ましい。
【００３３】
酸素欠乏金属酸化物層２４は、具体的には、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ、ＲｕＯ２のような金属酸化物にから形成されることができ、その厚さは、約１〜５０ｎｍの範囲である。酸素欠乏金属酸化物層２４の厚さが５０ｎｍを超える場合、メモリスイッチング特性の向上を期待し難いという問題がある。
【００３４】
酸素欠乏金属酸化物層２４は、スパッタリング法、パルスレーザ蒸着法、化学気相蒸着法、有機金属気相蒸着法、ゾルゲル法及びスプレイ熱分解法よって形成されることができる。
【００３５】
酸素欠乏金属酸化物層２４は、望ましくは、ＺｎＯから形成される。
【００３６】
前記ＺｎＯは、工程条件及び形成方法によって、絶縁体、半導体、または伝導体を形成することができるが、ＺｎＯ薄膜形成時に、酸素分圧によってその伝導度及び酸素空孔の形成程度が変化する。具体的には、低い酸素分圧条件下で形成したＺｎＯ層内には、酸素空孔が多量に形成されることが知られている。前記の通り、ＺｎＯは、酸素空孔の形成と共に、伝導度特性を調節できる点で望ましい。
【００３７】
前記ＺｎＯを使用して酸素欠乏金属酸化物層を形成しようとする場合、ＺｎＯターゲットを原料として酸素ガスを追加で投入し、酸素分圧５０％以下、温度５０℃以下で、反応性スパッタリング法によって形成されることが望ましい。
【００３８】
データ保存層２６は、可変抵抗特性を有した遷移金属酸化物を使用することが望ましい。具体的に例を挙げれば、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＷＯ３、ＺｎＯ及びＣｏＯからなる群から選択されたいずれか一つの物質から形成される。
【００３９】
図３Ａ〜図３Ｄは、本発明の一実施形態に係る不揮発性メモリに含まれたストレージノードの製造方法を表す工程断面図である。不揮発性メモリにおいて、ソース、ドレイン、チャンネル、及びゲート電極を備える半導体スイッチング素子の形成方法は周知であるので、これについての詳細な説明は省略する。
【００４０】
図３Ａを参照すれば、まず、シリコン基板３０上に下部電極３２を形成する。下部電極３２は、Ｐｔ、Ｒｕ、Ｉｒ、Ｐｄ、Ａｕ、Ｃｒ、Ｎｉ、Ｃｕ、及びＴｉＮからなる群から選択された一種以上の物質により形成され、望ましくは、Ｒｕを使用する。下部電極３２は、スパッタリング法、電子ビーム蒸着法、及び化学気相蒸着法の方法で形成され、電極の厚さは、１０〜２００ｎｍの範囲になることが望ましい。
【００４１】
次に、図３Ｂを参照すれば、下部電極３２上に酸素欠乏金属酸化物層３４を形成する。酸素欠乏金属酸化物層は、ＺｎＯ、ＩＴＯ、ＩＺＯ、ＺｒＯ、ＲｕＯ２のような金属酸化物からなり、その厚さは、約１〜５０ｎｍの範囲で形成する。
【００４２】
酸素欠乏金属酸化物層３４は、スパッタリング法、パルスレーザ蒸着法、化学気相蒸着法、有機金属気相蒸着法、ゾルゲル法またはスプレイ熱分解法で形成されることができる。
【００４３】
次に図３Ｃ及び図３Ｄを参照すれば、酸素欠乏金属酸化物層３４上にデータ保存層３６を形成し、その上に上部電極３８を形成する。
【００４４】
データ保存層３６は、ＮｉＯ、Ｎｂ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、Ｖ２Ｏ５、ＷＯ３、ＺｎＯ及びＣｏＯからなる群から選択されたいずれか一つの物質から形成されることができる。
【００４５】
上部電極３８は、下部電極３２と同じ材質により形成され、望ましくは、Ｐｔを使用する。
【００４６】
図４は、本発明の一実施形態に係るＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードを備えるメモリのスイッチング特性を表すＩ−Ｖカーブのグラフであり、図５は、従来技術による酸素欠乏金属酸化物層の省略されたＰｔ／ＮｉＯ／Ｐｔ構造のストレージノードを備えるメモリのスイッチング特性を表すＩ−Ｖカーブのグラフである。
【００４７】
図４と図５とを参照すれば、図４のＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードは、印加されるセット／リセット電圧値Ｖｓｅｔ，Ｖｒｅｓｅｔの分布偏差が図５の従来のＰｔ／ＮｉＯ／Ｐｔ構造の場合と比較し、均一しており、かつ安定的に具現される。ここで、Ｖｓｅｔはセット転移（ｓｅｔ  ｔｒａｎｓｉｔｉｏｎ）する電圧であり、Ｖｒｅｓｅｔはリセット転移（ｒｅｓｅｔ  ｔｒａｎｓｉｔｉｏｎ）するときに見られる最高電流ピークでの電圧である。
【００４８】
図６は、本発明の一実施形態に係るＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードに印加されるセット／リセット電圧値分布を示すグラフであり、図７は、従来技術によるＰｔ／ＮｉＯ／Ｐｔ構造のストレージノードに印加されるセット／リセット電圧値分布を示すグラフである。
【００４９】
図６及び図７を参照すれば、本発明に係るＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードで、スイッチングサイクルに対するＶｓｅｔ及びＶｒｅｓｅｔの標準偏差が従来のＰｔ／ＮｉＯ／Ｐｔ構造での標準偏差より低下しているということを確認することができる。
【００５０】
図８は、本発明の一実施形態に係るＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードスイッチング時のオン／オフ状態によるストレージノードの抵抗値分布を示すグラフであり、図９は、従来技術によるＰｔ／ＮｉＯ／Ｐｔ構造のストレージノードスイッチング時のオン／オフ状態によるストレージノードの抵抗値分布を示すグラフである。
【００５１】
図８及び図９を参照すれば、本発明によるＰｔ／ＮｉＯ／ＺｎＯ／Ｒｕ構造のストレージノードで、スイッチングサイクルに対するＲｏｎ及びＲｏｆｆの標準偏差がＰｔ／ＮｉＯ／Ｐｔ構造での標準偏差より低下しているということを確認することができる。
【００５２】
これにより、本発明によるストレージノード構造で、Ｒｏｎ及びＲｏｆｆの標準偏差が低下してメモリ特性が向上しているということが分かる。
【００５３】
以上、本発明は、図面に記載された実施形態を参照して説明されたが、これは単に本発明を例示したものに過ぎず、本発明の技術的思想の範囲内で多様な変形及び修正が可能であるということは、当業者において明白である、したがって、かかる変形及び修正は、本発明の技術的範囲に属するということは当然である。
【産業上の利用可能性】
【００５４】
本発明の酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法は、例えば、メモリ関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係る不揮発性メモリ素子の概略的断面図である。
【図２】本発明の一実施形態に係る不揮発性メモリ素子のストレージノードの構造を表す断面図である。
【図３Ａ】本発明の一実施形態に係る不揮発性メモリ素子のストレージノードの製造方法を表す工程断面図である。
【図３Ｂ】本発明の一実施形態に係る不揮発性メモリ素子のストレージノードの製造方法を表す工程断面図である。
【図３Ｃ】本発明の一実施形態に係る不揮発性メモリ素子のストレージノードの製造方法を表す工程断面図である。
【図３Ｄ】本発明の一実施形態に係る不揮発性メモリ素子のストレージノードの製造方法を表す工程断面図である。
【図４】本発明の一実施形態に係る不揮発性メモリ素子のスイッチング特性を表すＩ−Ｖカーブのグラフである。
【図５】従来技術に係る不揮発性メモリ素子のメモリスイッチング特性を表すＩ−Ｖカーブのグラフである。
【図６】本発明の一実施形態に係る不揮発性メモリ素子に印加されるセット／リセット電圧値分布を示すグラフである。
【図７】従来技術による不揮発性メモリ素子に印加されるセット／リセット電圧値分布を示すグラフである。
【図８】本発明の一実施形態に係る不揮発性メモリ素子のスイッチング時のオン／オフ状態によるストレージノードの抵抗値分布を示すグラフである。
【図９】従来技術に係る不揮発性メモリ素子のスイッチング時のオン／オフ状態によるストレージノードの抵抗値分布を示すグラフである。
【符号の説明】
【００５６】
１２，２２，３２    下部電極、
１４，２４，３４    酸素欠乏金属酸化物層、
１６，２６，３６    データ保存層、
１８，２８，３８    上部電極、
１９    ストレージノード、
３０，１００    基板、
１０３    ゲート絶縁膜、
１０５    ゲート電極、
１０７ｃ    チャンネル、
１０７ｓ    ソース、
１０７ｄ    ドレイン、
１０９    絶縁層、
１１１    プレート電極、
１１３    コンタクトプラグ、
１１５    トランジスタ。
【図１】
2007311798.tif 000003
【図２】
2007311798.tif 000004
【図３Ａ】
2007311798.tif 000005
【図３Ｂ】
2007311798.tif 000006
【図３Ｃ】
2007311798.tif 000007
【図３Ｄ】
2007311798.tif 000008
【図４】
2007311798.tif 000009
【図５】
2007311798.tif 000010
【図６】
2007311798.tif 000011
【図７】
2007311798.tif 000012
【図８】
2007311798.tif 000013
【図９】
2007311798.tif 000014