(57)【要約】      （修正有）【課題】高容量密度および他の望ましい電気的および物理的特性を有する厚膜コンデンサを、セラミックインターコネクト基板上に形成させる。【解決手段】ガラスセラミックまたはセラミックのインターコネクト基板の上に第１の導電層を形成し、少なくとも約８００℃の温度で焼成し、第１の導電層の上にコンデンサ誘電体を形成し、その誘電体の上に第２の導電層を形成し、コンデンサ誘電体と第２の導電層を共焼成する。【選択図】図３
2007214549.tif 000002
【特許請求の範囲】
【請求項１】
ガラスセラミックまたはセラミックのインターコネクト基板を用意するステップと、
その上に第１の導電層を形成するステップであって、前記第１の導電体層を形成するステップが、第１の導電層を形成し、少なくとも約８００℃の温度で焼成することを含むステップと、
前記第１の導電層の上にコンデンサ誘電体を形成するステップと、
前記誘電体の上に第２の導電層を形成し、前記コンデンサ誘電体と前記第２の導電層を共焼成し、それによって前記第１の導電層、前記コンデンサ誘電体および前記第２の導電層がコンデンサを形成するステップと
を含む、セラミックインターコネクト基板上に１個または複数の厚膜コンデンサを作製することを特徴とする方法。
【請求項２】
前記第１の導電層、前記コンデンサ誘電体層および前記第２の導電層は、一緒に共焼成されるか、またはそれぞれが別個に焼成されることを特徴とする請求項１に記載の方法。
【請求項３】
焼成ステップが、高誘電率誘電体の形成をもたらすことを特徴とする、請求項１および２のいずれかに記載の方法。
【請求項４】
前記第１および第２の導電層は、ニッケル、銅、マンガン、モリブデンおよびタングステンからなる群から選択される少なくとも１種の金属を含むことを特徴とする、請求項１から３のいずれかに記載の方法。
【請求項５】
焼成ステップが、窒素雰囲気の環境下、約８００℃〜１０５０℃の範囲の温度における焼成を含むことを特徴とする、請求項１から４のいずれかに記載の方法。
【請求項６】
コンデンサ誘電体を形成するステップが、ドープしたチタン酸バリウム誘電体を含むガラスを形成するステップを含み、前記コンデンサ誘電体は約１０〜３０ミクロンの範囲の厚さを有することを特徴とする、請求項１から５のいずれかに記載の方法。
【請求項７】
前記第１の導電層は、白金、パラジウム、金および銀からなる群から選択される少なくとも１種の金属を含み、焼成ステップが、空気中、８００℃〜１０５０℃の範囲の温度で実施されることを特徴とする、請求項１から６のいずれかに記載の方法。
【請求項８】
セラミックインターコネクト基板を用意するステップは、相互接続回路ならびに電源パッドおよびグランドパッドを備える基板を用意するステップを含むことを特徴とする、請求項１から７のいずれかに記載の方法。
【請求項９】
前記コンデンサの第１および第２の電極は、前記セラミックインターコネクト基板のグランドパッドおよび電源パッド（またはその逆）に接続されていることを特徴とする、請求項８に記載の方法。
【請求項１０】
請求項１から８のいずれかに記載の方法によって作製されることを特徴とする１個または複数のコンデンサ。
【請求項１１】
請求項１から９のいずれかに記載の方法によって作製された１個または複数のコンデンサを含むことを特徴とするインターポーザー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、厚膜コンデンサ、より具体的にはセラミック基板上に形成された厚膜コンデンサに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）などの半導体素子は、より高い周波数、より高いデータ速度およびより低い電圧で動作するので、電源およびグランド（リターン）ラインにおけるノイズ、ならびにより早い回路スイッチングを受け入れるのに十分な電流の供給が著しく重要な問題となり、出力分配システムで低いインピーダンスを必要とすることになる。低いノイズと安定した出力をＩＣに提供するために、従来の回路のインピーダンスは、並列に相互接続された表面実装技術（ＳＭＴ）のコンデンサを用いてそれを低くしている。より高い動作周波数（より高いＩＣスイッチング速度）は、ＩＣへのより早い電圧応答時間を必要とする。より低い動作電圧は、許容される電圧変動（リップル）やノイズが小さいことを必要とする。例えば、マイクロプロセッサＩＣにスイッチが入って動作を開始すると、スイッチング回路をサポートする出力を必要とする。電圧供給の応答時間が遅すぎる場合、マイクロプロセッサに、許容リップル電圧およびノイズ余裕度を超える電圧低下または出力垂下が生じ、ＩＣは誤ったゲートをトリガーする。さらに、ＩＣの出力が増強されると、遅い応答時間が電力オーバーシュートをもたらすことになる。妥当な応答時間内に出力を提供するか、または出力をその時間内に吸収するのに十分ＩＣに近接しているコンデンサを使用することによって、出力垂下およびオーバーシュートを許容限界内に保持しなければならない。
【０００３】
【特許文献１】米国特許出願公開第２００５／０２０４８６４号明細書
【特許文献２】米国特許出願公開第２００５／０２０７０９４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
出力垂下またはオーバーシュートを低下させるためのコンデンサは、その性能を向上させるために、一般にできるだけＩＣに近接させて配置する。従来の設計は、インターコネクト基板上に取り付けられ、かつ同じインターコネクト基板上に取り付けられているＩＣの周りに集められたコンデンサ表面を有している。この配置では、多数のコンデンサが複雑な電気作業工程を必要とし、それはインダクタンスの増大を招く。周波数が増大し、動作電圧が低下し続けると、容量を著しく低いインダクタンスレベルで供給しなければならない。
【課題を解決するための手段】
【０００５】
先に作製したガラスセラミックまたはセラミックのインターコネクト基板を用意するステップと、
その上に第１の導電層を形成するステップであって、その第１の導電体層を形成するステップが、第１の導電層を形成し、少なくとも約８００℃の温度で焼成することを含むステップと、
その第１の導電層の上にコンデンサ誘電体を形成するステップと、
その誘電体の上に第２の導電層を形成し、コンデンサ誘電体と第２の導電層を共焼成し、それによって第１の導電層、コンデンサ誘電体および第２の導電層がコンデンサを形成するステップと
を含むガラスまたはセラミックインターコネクト基板上に１つもしくは複数の厚膜コンデンサを作製する方法を開示する。
【０００６】
第１の導電層、コンデンサ誘電体層および第２の導電層は、共焼成するかまたは別個に焼成することができる。
【０００７】
上記方法によって構成されたコンデンサは高容量を有し、他の望ましい電気的および物理的特性も有することができる。コンデンサは、その端部に接続されたパッドが、ＩＣの電源およびグランドの端子に位置合わせされるように、ガラスセラミックまたはセラミックの相互接続部の表面上に配列して配置することができる。そうした配置によって、容量を低インダクタンスで供給することができるようになる。
【発明を実施するための最良の形態】
【０００８】
セラミックおよびガラスセラミックのインターコネクト基板上に厚膜コンデンサを作製する方法を開示する。ガラスセラミックまたはセラミックのインターコネクト基板上の厚膜コンデンサは、例えば、マザーボードまたはインターポーザーとしての使用に適している。「インターポーザー」は、一般に、プリント配線板に装着されているコンデンサまたは他の受動素子を備えた任意の小さなインターコネクト基板を指すことができる。１個または複数のコンデンサを有するインターポーザーは、インターポーザーに装着された集積回路ダイのために、電圧を減結合し、かつ／または制御するための容量を提供することができる。
【０００９】
本明細書で論じられるインターポーザーの実施形態は高容量密度のコンデンサを含むことができる。本実施形態では、「高容量密度」は約１５０ナノファラッド／ｃｍ２の容量密度を指す。本明細書にために、セラミックおよびガラスセラミックのインターコネクト基板は、一般に「セラミックインターコネクト基板」と称する。
【００１０】
本発明の実施形態によるセラミックインターコネクト基板上の高容量は、望ましい電気的および物理的特性を有する。１つの望ましい電気的特性は低インダクタンスである。その理由はコンデンサをＩＣの下に直接配置することができるためである。したがって、電気ルーティングの要件は最小限となり、電力ループインダクタンスが著しく低減される。セラミックコンデンサの実施形態の１つの望ましい物理的特性は、有機プリント配線板（約１７×１０−６／℃）の値と集積回路（約４〜６×１０−６／℃）の値との中間にある温度膨張係数（ＴＣＥ）値である。この特性はＩＣとプリント配線板の間の応力を低下させ、それによって、長期信頼性が向上する。
【００１１】
図１を参照すると、セラミックインターコネクト基板１０が示されている。図１はセラミックインターコネクト基板１０の横断面であり、グランド面１４、電源面１５、シグナルライン１６、セラミック断熱層１７、およびグランド面と電源面にそれぞれ接続された表面パッド１８および１９が示されている。図1を参照すると、セラミックインターコネクト基板１０は厚膜コンデンサに対して適切に配置されたパッド１８および１９を有している。セラミック基板１０は、例えばＤｕＰｏｎｔ  Ｇｒｅｅｎ  Ｔａｐｅ（登録商標）材料で作製した、貴金属または銅金属化を用いた任意の市販の低温共焼成されたセラミック基板、あるいは、タングステンまたはモリブデン金属化を用いた任意の市販の高温共焼成されたセラミック系などのガラスセラミック基板であってよい。
【００１２】
図２Ａ〜２Ｆはコンデンサの製造ステップを示す。図２Ａ〜２Ｆで示し、以下に詳細に論じる方法は、セラミック基板上に１個または複数のコンデンサを形成させることに対処する。しかし、複数のコンデンサを作製することができる。
【００１３】
図２Ａでは、第１の導電層２０をセラミックインターコネクト基板１０の上に形成させる。第１の導電層２０は完成コンデンサの第１の電極を形成するのに用いられ、グランドパッド１８と接続される。第１の導電体層は、厚膜導電性ペースト組成物を用いたスクリーン印刷法によってセラミック相互接続表面上に被着させることができる。次いで、第１の導電層２０を、例えば１２５℃で１０分間乾燥する。第１の導電層２０を厚膜焼成条件下で焼成して第１の電極を形成させることができる。焼成は空気中、８００℃〜１０５０℃の範囲の温度で実施することができる。焼成された第１の電極の厚さは約３〜５ミクロンである。第１の厚膜導電層２０は、白金、パラジウム、金または銀などの貴金属、あるいは銅などのベースメタル組成物であってよい。具体的な実施形態では、コストが安価であるため銅を使用し、その組成および特性を参照して以下の説明を行う。
【００１４】
図２Ｂはセラミック相互接続層の表面上の第１の電極２０の平面図であり、複数のグランドパッド１８および電源パッド１９ならびに他のシグナルパッドを示している。これらは、ＩＣの適当なグランド、電源およびシグナルの各端子に接続するように設計される。すべてのグランドパッド１８は、第１の電極２０の本体から延出する導電性フィンガーによって第１の電極２０に接続される。図２および２Ａに示す物品は図２Ｂの線Ａ−Ａ１に沿った横断面である。
【００１５】
Ｂｏｒｌａｎｄらの特許文献１に開示されている、第１の導電層として用いるのに適している１つの厚膜銅ペーストは以下の組成（相対質量比）を有している。
【００１６】
【表１】
2007214549.tif 000003
【００１７】
この組成では、
ガラスＡは：        組成Ｐｂ５Ｇｅ３Ｏ１１のゲルマニウム酸鉛を含み、
媒体は：            エチルセルロースＮ２００        １１％
ＴＥＸＡＮＯＬ（登録商標）      ８９％
を含む。
【００１８】
界面活性剤は：      ＶＡＲＩＱＵＡＴ（登録商標）ＣＣ−９ＮＳ界面活性剤を含み、
ＴＥＸＡＮＯＬ（登録商標）はＥａｓｔｍａｎ  Ｃｈｅｍｉｃａｌ  Ｃｏ．から市販されている。ＶＡＲＩＱＵＡＴ（登録商標）ＣＣ−９ＮＳはＡｓｈｌａｎｄ  Ｉｎｃ．から市販されている。
【００１９】
ステップ図２Ｃにおいて、コンデンサ誘電体層３０は第１の電極２０の上に形成される。コンデンサ誘電体層は、セラミックインターコネクト基板１０の表面上で、第１の電極２０の上に厚膜コンデンサ誘電体ペーストをスクリーン印刷して形成させることができる。次いで、誘電体層３０を例えば、１２５℃で１０分間かけて乾燥させる。１回の厚膜コンデンサ誘電体ペーストの印刷で、所望の厚さを得るのに十分である。しかし通常、乾燥工程とは別に、コンデンサ誘電体ペーストを通常２回印刷して、第１の印刷層に生成した欠陥がコンデンサ誘電体厚さ全体にわたって拡大するのを回避するようにする。
【００２０】
図２Ｄは図２Ｃで示した物品の平面図を示す。コンデンサ誘電体は第１の電極層の本体を覆う。第１の電極から延出する導電性フィンガーだけは、コンデンサ誘電体で覆われていない。
【００２１】
Ｂｏｒｌａｎｄらの特許文献２に開示されている１つの適切な厚膜コンデンサ誘電材料は以下の組成を有している（相対質量比）。
【００２２】
【表２】
2007214549.tif 000004
【００２３】
この組成では、
ガラスＡは：        組成Ｐｂ５Ｇｅ３Ｏ１１のゲルマニウム酸鉛を含み、
ガラスＢは：        Ｐｂ４ＢａＧｅ１．５Ｓｉ１．５Ｏ１１を含み、
ガラスＣは：        Ｐｂ５ＧｅＳｉＴｉＯ１１を含み、
媒体は：            エチルセルロースＮ２００        １１％
ＴＥＸＡＮＯＬ（登録商標）溶媒  ８９％
を含み、
酸化剤は：          硝酸バリウム粉末                ８４％
媒体                            １６％
を含む。
【００２４】
ステップ図２Ｅでは、導電層４０は、第１の電極２０に使用した厚膜導電性ペースト組成物をスクリーン印刷することによって、乾燥したコンデンサ誘電体層３０の上に形成させる。導電層４０も導電層の本体から延出する導電性フィンガーで電源パッド１９に接続する。次いで導電層４０を、例えば１２５℃で１０分間かけて乾燥する。
【００２５】
図２Ｆは、図２Ｅに示した物品の平面図であり、電極４０から延出して電源パッド１９に接続されている導電性フィンガーを示している。図２Ｆの平面透視図でみた場合、誘電体層３０の表面積は、電極２０および４０の本体より大きく、それによって電極２０および４０から延出する導電性フィンガーはコンデンサ誘電体によって隔てられる。
【００２６】
次いで、厚膜コンデンサ誘電体層３０と厚膜導電層４０を、窒素中、例えば９００℃のピーク温度で１０分間共焼成して、コンデンサ誘電体とコンデンサの第２の電極を形成させる。焼成の間、コンデンサ誘電材料のガラス成分は軟化し、ピーク焼成温度に達する前に流動して合体し、機能相を封止して高密度膜を生み出す。さらに、その組成物に加えられたドーパントが移動してキュリー温度を低下させ、適切な結晶粒の成長を促進して所望の電気的特徴をもたらすことができる。一実施形態では、焼成は空気中で実施する。他の実施形態では、第１の導電層、コンデンサ誘電体層および第２の導電層を共焼成する。さらに他の実施形態では、第１の導電層、コンデンサ誘電体層および第２の導電層を別個に焼成する。焼成は８００℃〜１０５０℃の範囲の温度で実施する。一実施形態では、焼成を窒素雰囲気の環境で実施する。
【００２７】
コンデンサ誘電体は約１０〜５０ミクロンの範囲の焼成厚さを有することができ、具体的な実施形態では、コンデンサ誘電体は約１０〜３０ミクロンの範囲の厚さを有することができ、他の実施形態では、１５〜２５ミクロンの範囲の焼成厚さを有することができる。窒素雰囲気で、９００〜９５０℃のピーク温度で１０分間焼成した場合、得られる誘電体は３０００程度の誘電率を有することができる。高誘電率誘電体は電子工業会（Ｅｌｅｃｔｒｉｃａｌ  Ｉｎｄｕｓｔｒｉｅｓ  Ａｓｓｏｃｉａｔｉｏｎ）Ｚ５Ｕ特性の温度安定特性および低い散逸率を有することもできる。
【００２８】
銅などのベースメタルを用いて第１および第２の電極２０および４０を形成させる場合、焼成は厚膜窒素焼成雰囲気などの低酸素分圧環境で実施する。炉の燃焼区域に、酸素を少し加えてドープして、厚膜有機媒体の酸化および除去を増進させることができるが、焼成区域は一般に数ｐｐｍの酸素に保持する。それによってベースメタル層２０および４０の酸化が避けられる。
【００２９】
図３は素子Ｄを取り付けたインターポーザーパッケージ１０００の正面断面図である。インターポーザーパッケージ１０００は図２Ｅおよび図Ｆの物品を含み、断面図は図２Ｆに示す物品の線Ｂ−Ｂ１に沿ってとっている。コンデンサは素子Ｄに接続されている。電極２０は、素子Ｄのグランド端子に接続されたグランドパッド１８に接続されている。素子Ｄの電源端子は、同様に、電極４０に接続されたグランドパッド１９に接続されている。インターポーザーパッケージはプリント配線板または他のセラミック基板に取り付けることができる。
【００３０】
素子Ｄは、例えば集積回路であってよい。１個または複数の集積回路を、セラミックインターコネクト基板の表面上のコンデンサに取り付けることができる。
【００３１】
上記実施形態では、説明のために、少数のコンデンサおよび端子パッドを示している。しかし、単一の素子または複数の素子に電力を供給するために、あるいは他の目的のために、そうした任意の数の構成要素を構造物中に組み込むことができる。
【００３２】
望むなら、図２Ａから図２Ｆに示したステップを実施し、このステップを複数回反復することによって多層コンデンサを組み立てることができる。複数の個々のコンデンサは各工程の間に形成させることができる。所与の投影基板面積が得られる全容量が増大するので、複数のコンデンサ層が望ましい。
【００３３】
上記の厚膜コンデンサインターポーザーの頂部に追加の回路を加えることができる。例えば、厚膜伝導体を用いて表面を金属化し、標準的厚膜技術を用いて回路パターンを形成することができる。
【００３４】
本発明の厚膜コンデンサインターポーザーの実施形態は、セラミックインターコネクト基板の頂部に、誘導子または抵抗を含む他の受動素子を加えてさらに加工することができる。誘導子は厚膜伝導体から容易に形成される。抵抗は、スクリーン印刷により塗布された厚膜抵抗組成物を用い、硬化させるかまたは焼成して形成することができる。
【００３５】
封止剤を最終構造体に塗布して、セラミックインターコネクト基板の表面上のコンデンサまたは他の構成要素に対する絶縁または追加の環境保護を提供することができる。
【００３６】
本明細書で論じられた実施形態において、「ペースト」という用語は、電子材料工業で用いられている慣習的な用語に相当しており、一般に厚膜組成物と称される。一般に厚膜ペーストは、分散剤と有機溶媒の混合物に溶解したポリマー中に分散したセラミック、ガラス、金属、金属酸化物または他の固体の微細な粒子を含む。一実施形態では、銅電極と使用するためのコンデンサ誘電体ペーストには、窒素雰囲気でよく燃焼する有機媒体を用いる。そうした媒体は通常、高分子量エチルセルロースなどの非常に少量の樹脂を含む。スクリーン印刷に適した粘度をもたらすのにそれは少量だけで十分である。さらに、粉末混合物に加えられた硝酸バリウム粉末などの酸化成分は窒素雰囲気中で有機成分が燃焼する助けとなる。固体を本質的に不活性な液媒体（「媒体」）と混合し、次いで、ロールミル上に均一に分散させてスクリーン印刷に適したペースト状の組成物を形成させる。本質的に不活性な液体であればどんな液体でも媒体として用いることができる。例えば種々の有機液体を、増粘剤および／または安定剤および／または他の一般的な助剤を用いるか、あるいは用いないで媒体として使用することができる。
【００３７】
高Ｋ厚膜誘電体ペーストは、一般に少なくとも１種の樹脂と溶媒を含む媒体系に分散された、少なくとも１種の高Ｋ機能相粉末と少なくとも１種のガラス粉末を含む。媒体系は、スクリーン印刷して稠密な膜が得られるように設計する。高Ｋ機能相粉末は、一般式ＡＢＯ３を有するペロブスカイト型の強誘電性組成物を有することができる。そうした組成物の例には、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＣａＴｉＯ３、ＰｂＺｒＯ３、ＢａＺｒＯ３およびＳｒＺｒＯ３が含まれる。Ａおよび／またはＢの位置を代替の元素で置き換えた、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３およびＰｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３などの他の組成物も可能である。ＴｉＯ２およびＳｒＢｉ２Ｔａ２Ｏ９は他の可能性のある高Ｋ材料である。
【００３８】
上記組成物のドープ混合金属タイプも適切である。ドーピングと混合は主に、材料が「Ｘ７Ｒ」または「Ｚ５Ｕ」標準などの工業規格に適合するための、例えば必要な容量温度係数（ＴＣＣ）などの必要な最終用途特性の仕様を達成するために実施される。
【００３９】
ペースト中のガラスは、例えば、Ｃａ−Ａｌホウケイ酸塩、Ｐｂ−Ｂａホウケイ酸塩、Ｍｇ−Ａｌケイ酸塩、レアアースのホウ酸塩および他の類似のガラス組成物であってよい。特定の実施形態では、ゲルマニウム酸鉛（Ｐｂ５Ｇｅ３Ｏ１１）などの高Ｋガラスセラミック粉末を用いる。
【００４０】
電極層（導電層とも称する）を作製するのに用いるペーストは、銅、ニッケル、マンガン、モリブデン、タングステン、銀、銀含有貴金属の組成物か、またはこれらの化合物の混合物のいずれかの金属粉末をベースとしたものでよい。一実施形態では、銅粉末組成物を使用する。
【００４１】
上記実施形態では、電極層および誘電体層は、スクリーン印刷によって形成されるものとして説明している。他の被着方法を用いることもできる。
【図面の簡単な説明】
【００４２】
【図１】セラミックインターコネクト基板の正面断面図を示す図である。
【図２Ａ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図２Ｂ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図２Ｃ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図２Ｄ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図２Ｅ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図２Ｆ】本発明の実施形態による図１の物品の表面上にコンデンサを作製するステップを示す図である。
【図３】素子Ｄに接続されている、ガラスセラミックまたはセラミックの相互接続パッケージのＡ−Ａ１の線に沿った正面断面図を示す図である。
【図１】
2007214549.tif 000005
【図２Ａ】
2007214549.tif 000006
【図２Ｂ】
2007214549.tif 000007
【図２Ｃ】
2007214549.tif 000008
【図２Ｄ】
2007214549.tif 000009
【図２Ｅ】
2007214549.tif 000010
【図２Ｆ】
2007214549.tif 000011
【図３】
2007214549.tif 000012
【外国語明細書】
2007214549000001.pdf