(57)【要約】【課題】表示品位を低下させることなく、画素領域に沿った縦スジの発生を極力抑止する表示装置を提供する。【解決手段】画素領域１０Ｐと垂直駆動回路４０の間には、それらを接続するゲート線ＧＬ及び保持容量線ＳＣが配線されている。そして、画素領域１０Ｐと垂直駆動回路４０の間の領域であって、ゲート線ＧＬ及び保持容量線ＳＣが形成されていない非パターン形成領域５１を覆う遮光膜１１Ａが配置されている。遮光膜１１Ａは、表示画素ＰＥＬ内に配置された遮光膜１１Ｐと接続されている。また、遮光膜１１Ａは、接地線７０を介して、接地電位Ｖｓｓに接続されている。これにより、遮光膜１１Ａと、ゲート線ＧＬ及び保持容量線ＳＣとの間に負荷容量が生じることを極力抑えると共に、縦スジの発生を極力抑止することができる。【選択図】  図２
2007188853.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素からなる画素領域と、前記表示画素に接続された駆動信号線と、前記駆動信号線に駆動信号を供給する駆動回路と、前記画素領域と前記駆動回路との間に形成された前記駆動信号線とを備え、
前記画素領域と前記駆動回路との間の領域を遮光する遮光部を有することを特徴とする表示装置。
【請求項２】
前記遮光部は、前記画素領域と前記駆動回路との間の領域であって前記駆動信号線が形成されていない領域を覆う遮光膜であることを特徴とする請求項1に記載の表示装置。
【請求項３】
前記遮光膜は金属からなり、接地電位に保持されていることを特徴とする請求項２記載の表示装置。
【請求項４】
前記遮光部は、前記駆動信号線が形成されていない領域のみを覆うことを特徴とする請求項１記載の表示装置。
【請求項５】
前記表示画素は、発光素子と、データ線と、前記データ線と交差するゲート線と、そのゲート線に所定の間隔を有して平行に延びる保持容量線と、前記ゲート線の電位に応じてオンする画素選択トランジスタと、前記画素選択トランジスタに接続された第１の電極及び前記保持容量線に接続された第２の電極からなる保持容量と、前記保持容量の電位に応じた所定の電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタの対向側で前記発光素子に接続された陰極を具備し、
前記駆動信号線は前記ゲート線及び前記保持容量線であることを特徴とする請求項１〜５のいずれかに記載の表示装置。
【請求項６】
前記表示画素は、画素用遮光膜を具備し、前記画素用遮光膜は、前記遮光膜と接続されていることを特徴とする請求項５に記載の表示装置。
【請求項７】
前記遮光部は、前記画素領域と前記駆動回路との間に配線された前記ゲート線及び前記保持容量線を、前記表示画素内に形成された前記ゲート線及び前記保持容量線より線幅を広くした部分であることを特徴とする請求項５に記載の表示装置。
【請求項８】
前記画素領域と前記駆動回路との間に配線された前記ゲート線と前記保持容量線は前記陰極と重畳している部分は前記陰極と重畳していない部分よりも細いことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記画素領域と前記駆動回路との間に配線された前記ゲート線と前記保持容量線との間の領域は１μｍ以上４μｍ以下の幅であることを特徴とする請求項７又は請求項８に記載の表示装置。
【請求項１０】
前記遮光部は、前記画素領域と前記駆動回路との間を覆うカラーフィルタであることを特徴とする請求項１〜９のいずれかに記載の表示装置。
【請求項１１】
前記カラーフィルタは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタのいずれか２層、もしくは３層の積層構造からなることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１〜１１のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、画素選択トランジスタを備えた複数の表示画素からなるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
近年、ＣＲＴやＬＣＤに代わる表示装置として、有機エレクトロルミネッセンス素子（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｅｖｉｃｅ：以降、「有機ＥＬ素子」と略称する）素子を用いた有機ＥＬ表示装置が開発されている。特に、表示画素を選択するスイッチング素子、及び有機ＥＬ素子を駆動させるスイッチング素子として、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以降、単に「トランジスタ」と略称する）を備えたアクティブマトリクス型の有機ＥＬ表示装置が開発されている。
【０００３】
次に、アクティブマトリクス型の有機ＥＬ表示装置について、図面を参照して説明する。図１０は、この有機ＥＬ表示装置を示す平面図である。また、図１１は、この有機ＥＬ表示装置の表示画素の等価回路図である。図１１では、表示パネルにマトリクス状に配置された複数の表示画素の中から、２つの表示画素ＰＥＬのみを示している。
【０００４】
図１０に示すように、ガラス基板１０上に、後述する複数の表示画素を含む画素領域１０Ｐが形成されている。画素領域１０Ｐの水平方向の辺に隣接して、水平駆動回路３０が配置されている。また、画素領域１０Ｐの垂直方向に隣接して、垂直駆動回路４０が配置されている。
【０００５】
次に、画素領域１０Ｐを構成する表示画素の等価回路について説明する。図１０に示すように、行方向に延びたゲート線ＧＬと列方向に延びたデータ線ＤＬの交差点の付近に、例えばＮチャネル型の画素選択トランジスタＴＲ１が配置されている。この画素選択トランジスタＴＲ１のゲートは、ゲート線ＧＬに接続されており、そのドレインは、データ線ＤＬに接続されている。
【０００６】
データ線ＤＬには水平駆動回路３０から表示信号が出力される。ゲート線ＧＬには垂直駆動回路４０から出力されるハイレベルの画素選択信号が印加され、それに応じて画素選択トランジスタＴＲ１がオンする。
【０００７】
画素選択トランジスタＴＲ１のソースは、例えばＰチャネル型の駆動トランジスタＴＲ２のゲートに接続されている。駆動トランジスタＴＲ２のソースは、正電源電位ＰＶｄｄに接続されている。駆動トランジスタＴＲ２のドレインは発光素子である有機ＥＬ素子ＯＬＥＤの陽極に接続されている。有機ＥＬ素子ＯＬＥＤの陰極は負電源電位ＣＶに接続されている。
【０００８】
また、駆動トランジスタＴＲ２のゲートと保持容量線ＳＣの間には保持容量Ｃｓが接続されている。一般的には、保持容量線ＳＣは一定の電位に固定されている。保持容量Ｃｓは、画素選択トランジスタＴＲ１を通して駆動トランジスタＴＲ２のゲートに印加される表示信号を一水平期間保持する。
【０００９】
なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
【特許文献１】特開２００５−１５７２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した表示装置は、ディジタルカメラ等の機器に組み込まれた場合、図１０に示すように、画素領域１０Ｐの垂直方向の辺に沿って、細い直線状の白色領域（以降、「縦スジ」と略称する）５０，６０が視認されるという問題が生じていた。
【００１１】
次に、上記縦スジの発生原因について図面を参照して説明する。図１２は、図１０の垂直駆動回路４０に隣接する画素領域１０Ｐの辺の近傍を示す部分拡大図である。即ち、図９は、２つの縦スジ５０，６０のうち、画素領域１０Ｐと垂直駆動回路４０との間に視認される縦スジ５０を示している。
【００１２】
図１２に示すように、画素領域１０Ｐと垂直駆動回路４０との間のガラス基板１０上に、ゲート線ＧＬ及び保持容量線ＳＣが、所定の間隔を有して互いに平行に配線されている。ここで、画素領域１０Ｐと垂直駆動回路４０との間には、ゲート線ＧＬと保持容量線ＳＣとの間に、配線パターンが形成されていない領域（以降、「非パターン形成領域」と略称する）５１が存在する。この非パターン形成領域を外光が透過して、さらにその領域を通して反射することによって、縦スジ５０となって視認される。なお、他方の縦スジ６０は、その領域には配線パターンが全く存在しない非パターン形成領域である。
【００１３】
このような縦スジの発生を回避するためには、縦スジ５０，６０となる領域の全面を覆うようにして、金属膜からなる遮光膜（いわゆるブラックマトリクス）を配置することが考えられる。しかしながら、この場合、配線パターンが全く存在しない領域である縦スジ６０では問題とならないが、ゲート線ＧＬ及び保持容量線ＳＣが存在する縦スジ５０の領域の全体が遮光膜に覆われると、その遮光膜と、ゲート線ＧＬ及び保持容量線ＳＣとの間に負荷容量が生じるという問題があった。この負荷容量を起因として表示信号の劣化もしくは歪みが生じ、結果として、画素領域の表示品位が低下する場合があった。
【課題を解決するための手段】
【００１４】
本発明は、上記課題に鑑みて為されたものであり、画素領域の表示品位を低下させることなく、画素領域に沿った縦スジの発生を極力抑止する表示装置を提供するものである。
【００１５】
本発明の表示装置は、複数の表示画素からなる画素領域と、表示画素に接続された駆動信号線と、駆動信号線に駆動信号を供給する駆動回路と、前記画素領域と前記駆動回路との間に形成された前記駆動信号線とを備え、画素領域と駆動回路との間の領域であって駆動信号線が形成されていない領域を覆う遮光膜を備えていることを特徴とする。また、遮光膜は、駆動信号線が形成されていない領域のみを覆うものであってもよい。
【００１６】
また、本発明の表示装置は、複数の表示画素からなる画素領域と、前記表示画素に接続された駆動信号線と、前記駆動信号線に駆動信号を供給する駆動回路と、を備え、前記駆動信号線は前記画素領域と前記駆動回路との間に配線され、前記画素領域と前記駆動回路との間の領域を遮光する遮光部を有し、前記駆動信号線は前記画素領域と前記駆動回路との間に配線され、前記画素領域と前記駆動回路との間の領域を遮光する遮光部を有し、前記表示画素は、発光素子と、データ線と、前記データ線と交差するゲート線と、そのゲート線に所定の間隔を有して平行に延びる保持容量線と、前記ゲート線の電位に応じてオンする画素選択トランジスタと、前記画素選択トランジスタに接続された第１の電極及び前記保持容量線に接続された第２の電極からなる保持容量と、前記保持容量の電位に応じた所定の電流を前記発光素子に供給する駆動トランジスタと、前記駆動トランジスタの対向側で前記発光素子に接続された陰極を具備し、前記駆動信号線は前記ゲート線及び前記保持容量線であり、前記遮光部は、前記画素領域と前記駆動回路との間に配線された前記ゲート線及び前記保持容量線を、前記表示画素内に形成された前記ゲート線及び前記保持容
量線より線幅を広くした部分であることを特徴とする。
【００１７】
また、複数の表示画素からなる画素領域と、前記表示画素に接続された駆動信号線と、前記駆動信号線に駆動信号を供給する駆動回路と、を備え、前記駆動信号線は前記画素領域と前記駆動回路との間に配線され、前記画素領域と前記駆動回路との間の領域を遮光する遮光部を有し、前記遮光部は画素領域と駆動回路との間を覆うカラーフィルタであることを特徴とする。ここで、カラーフィルタは赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタのいずれか２層もしくは３層の積層構造からなるものであってもよい。
【発明の効果】
【００１８】
本発明によれば、画素領域の表示品位を低下させることなく、画素領域に沿った縦スジの発生を極力抑止できる。また、そのような表示装置を、従来の表示装置の製造プロセスを用いて実現することができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の第１の実施形態に係る表示装置について説明する。なお、本実施形態の表示装置は、発光素子として有機エレクトロルミネッセンス素子（以降、「有機ＥＬ」素子と略称する）を用いるものとして説明する。また、この表示装置は、有機ＥＬ素子から発せられた表示光がガラス基板から放射される、いわゆるボトムエミッション型であるものとして説明する。
【００２０】
最初に、この表示装置の平面的な概略構成について図面を参照して説明する。図１は、本実施形態に係る表示装置を示す平面図である。なお、図１０に示したものと同一の構成要素については同一の符号を付して説明する。
【００２１】
図１に示すように、複数の表示画素ＰＥＬを含む画素領域１０Ｐの水平方向の辺に隣接して水平駆動回路３０が配置されている。また、画素領域１０Ｐの垂直方向の辺に隣接して垂直駆動回路４０が配置されている。
【００２２】
さらに、画素領域１０Ｐと垂直駆動回路４０との間には、後述する遮光部として遮光膜１１Ａが配置されている。また、画素領域１０Ｐの垂直方向に沿った辺のうち、垂直駆動回路４０と隣接しない側の辺に沿って、遮光膜１１Ａと同様の材料からなる遮光膜１１Ｃが配置されている。これらの遮光膜１１Ａ，１１Ｃは金属膜からなる。遮光膜１１Ａ，１１Ｃは、接地線７０を介して、接地電位Ｖｓｓに接続されている。
【００２３】
また、各表示画素ＰＥＬ内には、遮光膜１１Ａと同様の材料からなる遮光膜１１Ｐが配置されている。遮光膜１１Ｐは、後述するように、各表示画素ＰＥＬに配置された画素選択トランジスタＴＲ１における外光の入射を起因とするリーク電流を抑止するための遮光膜である。この遮光膜１１Ｐと、遮光膜１１Ａ及び遮光膜１１Ｃとは互いに接続されており、同電位となっている。
【００２４】
次に、画素領域１０Ｐと垂直駆動回路４０との間に配置された遮光膜１１Ａの平面的な構造について図面を参照して説明する。図２は、図１の垂直駆動回路４０に隣接する画素領域１０Ｐの辺の近傍を示す部分拡大図である。
【００２５】
図２に示すように、複数の表示画素ＰＥＬを含む画素領域１０Ｐと垂直駆動回路４０との間のガラス基板１０上において、ゲート線ＧＬ及び保持容量線ＳＣを構成する配線パターンが形成されていない領域、即ちゲート線ＧＬと保持容量線ＳＣとの間の各非パターン形成領域５１に、遮光膜１１Ａが形成されている。遮光膜１１Ａは、例えばモリブデン等
の金属膜からなる。遮光膜１１Ａがモリブデンからなる場合、その膜厚は、例えば約０．１μｍ以上である。この膜厚によれば、外光等に対する遮光の効果を得ることができる。なお、遮光膜１１Ａは、上記遮光機能を有していれば、モリブデン以外の金属膜からなるものであってもよい。
【００２６】
ここで、各非パターン形成領域５１に形成された遮光膜１１Ａは、配線のデザインルールの最小線幅（例えば３μｍ〜６μｍ）を有したパターンによって互いに接続されている。さらに、遮光膜１１Ａは、接地線７０を介して接地電位Ｖｓｓに接続されている。
【００２７】
なお、垂直駆動回路４０と隣接する画素領域１０Ｐの辺と対向する辺に隣接した領域では、不図示の非パターン形成領域を覆うようにして、遮光膜１１Ａと同様の材料からなり接地線７０を介して接地電位に接続された遮光膜１１Ｃが形成されている。
【００２８】
次に、本実施形態の表示装置の断面構造について説明する。図３（Ａ）は、図２のＸ−Ｘ線に沿った断面図であり、遮光膜１１Ａに覆われたゲート線ＧＬ及び保持容量線ＳＣの近傍を示している。また、図３（Ｂ）は、図２のＹ−Ｙ線に沿った断面であり、後述する有機ＥＬ素子ＯＬＥＤ及び駆動トランジスタＴＲ２の近傍を示している。また、図３（Ｃ）は、図２のＹ−Ｙ線に沿った断面であり、後述する画素選択トランジスタＴＲ１の近傍を示している。なお、図３（Ｂ）及び図３（Ｃ）は、複数の表示画素ＰＥＬの中の１つを示すものである。また、この表示画素ＰＥＬの等価回路は、図１１に示したものと同様である。
【００２９】
まず、遮光膜１１Ａの近傍の断面構造について説明する。図３（Ａ）に示すように、ガラス基板１０上であって、ゲート線ＧＬ及び保持容量線ＳＣと重畳しない領域、即ち非パターン形成領域５１に、遮光膜１１Ａが形成されている。さらに、ガラス基板１０上には、遮光膜１１Ａを覆うようにして、例えばシリコン酸化膜もしくはシリコン窒化膜からなるバッファ膜ＢＦが形成されている。バッファ膜ＢＦ上には、後述する画素選択トランジスタＴＲ１及び駆動トランジスタＴＲ２のゲート絶縁膜１３が形成されている。
【００３０】
そして、ゲート絶縁膜１３上であって遮光膜１１Ａと重畳しない領域には、ゲート線ＧＬ及び保持容量線ＳＣが形成されている。さらに、ゲート絶縁膜１３上には、ゲート線ＧＬ及び保持容量線ＳＣを覆う層間絶縁膜１６が形成されている。ゲート線ＧＬ及び保持容量線ＳＣ上の層間絶縁膜１６には、コンタクトホールが設けられている。そして、これらのコンタクトホールを介して、ゲート線ＧＬ及び保持容量線ＳＣとそれぞれ接続された金属層１７が形成されている。これらの金属層１７は、ゲート線ＧＬ及び保持容量線ＳＣよりも導電率の高い金属、例えばアルミニウムからなり、ゲート線ＧＬ及び保持容量線ＳＣの配線負荷を低くする機能を有している。なお、これらの金属層１７の形成位置は、局所的なものであってもよく、図２のＸ−Ｘ線で参照される位置に限定されない。もしくは、金属層１７は形成されなくともよい。
【００３１】
さらに、層間絶縁膜１６上には、金属層１７を覆うパッシベーション膜１９が形成されている。パッシベーション膜１９上には、例えば感光性有機材料からなる第１の平坦化膜２２が形成されている。
【００３２】
次に、画素領域１０Ｐの表示画素ＰＥＬの詳細な構造について説明する。まず、有機ＥＬ素子及び駆動トランジスタＴＲ２の形成領域について説明すると、図３（Ｂ）に示すように、ガラス基板１０上に、バッファ膜ＢＦが形成されており、さらに、バッファ膜ＢＦの一部上には、例えばポリシリコン膜からなる能動層１２Ａが形成されている。能動層１２Ａを覆うようにして、ゲート絶縁膜１３が形成されている。能動層１２Ａ上のゲート絶縁膜１３上には、ゲート電極１５Ａが形成されている。また、ゲート電極１５Ａを覆うよ
うにして、層間絶縁膜１６が形成されている。
【００３３】
さらに、能動層１２Ａのドレイン１２Ａｄ上及びソース１２Ａｓ上の層間絶縁膜１６には、コンタクトホールが設けられている。層間絶縁膜１６上には、これらのコンタクトホール通してドレイン１２Ａｄ及びソース１２Ａｓとそれぞれ接続されたドレイン電極１８Ａｄ及びソース電極１８Ａｓが形成されている。また、層間絶縁膜１６上には、ドレイン電極１８Ａｄ及びソース電極１８Ａｓを覆うパッシベーション膜１９が形成されている。
【００３４】
さらに、後述する有機ＥＬ素子ＯＬＥＤの発光層２５の下方の領域におけるパッシベーション膜１９上では、樹脂と顔料等からなる第１のカラーフィルタ２０が形成されている。この第１のカラーフィルタ２０は、赤色、緑色、青色のいずれかの特定の波長の光を透過するものである。さらに、パッシベーション膜１９上には、第１のカラーフィルタ２０を覆う第１の平坦化膜２２及び第２の平坦化膜２４が形成されている。第１の平坦化膜２２及び第２の平坦化膜２４は、例えば感光性有機材料からなる。
【００３５】
ドレイン電極１８Ａｄの上方の第１の平坦化膜２２には、コンタクトホールが設けられている。第１の平坦化膜２２上には、このコンタクトホールを通してドレイン電極１８Ａｄと接続された陽極２３が形成されている。陽極２３は、透明電極であり、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる。
【００３６】
また、第１の平坦化膜２２上には、陽極２３を露出する開口部が設けられた第２の平坦化膜２４が形成されている。上記開口部で露出する陽極２３の領域は、発光領域に対応する。上記開口部で露出する陽極２３上には、有機ＥＬ材料からなる発光層２５が形成されている。そして、第２の平坦化膜２４及び発光層２５を覆う陰極２６が形成されている。陰極２６は、光を反射する金属材料からなり、例えばアルミニウムからなる。
【００３７】
次に、画素トランジスタＴＲ１の形成領域について説明すると、図３（Ｃ）に示すように、基板１０上に、遮光膜１１Ａと接続された遮光膜１１Ｐが形成されている。遮光膜１１Ｐは、遮光膜１１Ａもしくは遮光膜１１Ｃと接続されている。遮光膜１１Ｐは、バッファ膜ＢＦに覆われている。
【００３８】
遮光膜１１Ｐ上を含むバッファ膜ＢＦ上には、能動層１２Ａと同様の材料からなる能動層１２Ｂが形成されている。また、バッファ膜ＢＦ上には、能動層１２Ｂを覆うゲート絶縁膜１３が形成されている。
【００３９】
能動層１２Ｂ上のゲート絶縁膜１３上には、ゲート電極１５Ａと同様の材料からなるゲート電極１５Ｂが形成されている。また、ゲート絶縁膜１３上には、ゲート電極１５Ｂを覆う層間絶縁膜１６が形成されている。
【００４０】
さらに、能動層１２Ｂのドレイン１２Ｂｄ上及びソース１２Ｂｓ上の層間絶縁膜１６には、コンタクトホールが設けられている。層間絶縁膜１６上には、これらのコンタクトホールを通してドレイン１２Ｂｄ及びソース１２Ｂｓとそれぞれ接続されたドレイン電極１８Ｂｄ及びソース電極１８Ｂｓが形成されている。また、層間絶縁膜１６上には、ドレイン電極１８Ｂｄ及びソース電極１８Ｂｓを覆うパッシベーション膜１９が形成されている。パッシベーション膜１９上には、第１の平坦化膜２２、第２の平坦化膜２４、及び陰極２６が形成されている。
【００４１】
上述したように、画素領域１０Ｐと垂直駆動回路４０との間の領域では、遮光膜１１Ａが各非パターン形成領域５１を覆うため、外光がこの領域を透過することがない。従って、従来例にみられたような縦スジ５０が発生することを抑止することができる。また、遮
光膜１１Ｃにより、従来例のような縦スジ６０が発生することを抑止することができる。
【００４２】
また、金属膜からなる遮光膜１１Ａは、ゲート線ＧＬ及び保持容量線ＳＣと重畳しないため、遮光膜１１Ａと、ゲート線ＧＬ及び保持容量線ＳＣとの間に負荷容量が生じることを、極力回避できる。そのため、その負荷容量を起因とした表示信号の劣化もしくは歪みを極力回避できる。
【００４３】
さらに、遮光膜１１Ａ，１１Ｃは接地電位Ｖｓｓに接続されているため、画素選択トランジスタＴＲ１もしくは駆動トランジスタＴＲ２に対する電気的な悪影響の発生が極力抑止される。仮に、遮光膜１１Ａ，１１Ｃが接地電位Ｖｓｓに接続されていない場合、その遮光膜１１Ａ，１１Ｃの存在によって、ガラス基板１０上にいわゆるバックゲート効果（ガラス基板がゲートしての機能する現象）が生じ、画素選択トランジスタＴＲ１もしくは駆動トランジスタＴＲ２の電気的特性にばらつきが生じる恐れがある。しかし、本実施形態では、遮光膜１１Ａ，１１Ｃを接地電位Ｖｓｓに接続することにより、そのような問題を極力解消することができる。
【００４４】
なお、遮光膜１１Ａ，１１Ｃは、接地電位Ｖｓｓに限定されず、接地電位Ｖｓｓ以外の一定電位に接続されるものであってもよい。また、各非パターン形成領域５１の各遮光膜１１Ａ、もしくは各遮光膜１１Ｃは電気的にフローティング状態であってもよい。
【００４５】
なお、上述した非パターン形成領域５１を縦スジとして視認させない方策として、遮光膜１１Ａの替わりに、表示画素ＰＥＬに形成されるものと同様のカラーフィルタを用いてもよい。次に、この場合の実施形態として、本発明の第２の実施形態について説明する。
【００４６】
図４は、本発明の第２の実施形態に係る表示装置を示す平面図であり、図１の垂直駆動回路４０に隣接する画素領域１０Ｐの辺の近傍を示す部分拡大図である。ただし、図１とは異なり、ガラス基板１０上に遮光膜１１Ａ，１１Ｃは形成されていないものとする。その他の構成要素については、第１の実施形態と同様である。また、図５は、図４のＺ−Ｚ線に沿った断面図であり、ゲート線ＧＬ及び保持容量線ＳＣの近傍を示している。
【００４７】
なお、図４及び図５では、図１乃至図３と同一の構成要素については同一の符号を付して説明を行うものとする。また、表示画素ＰＥＬは、第１の実施形態の図３（Ｂ）及び図３（Ｃ）に示したものと同様の構成を有している。
【００４８】
まず、この表示装置の平面的な構造について図面を参照して説明する。図４に示すように、画素領域１０Ｐと垂直駆動回路４０との間の領域において、ゲート線ＧＬ上、保持容量線ＳＣ上、及び非パターン形成領域５１上を含む全領域を覆う遮光部として第２のカラーフィルタ２１が形成されている。また、垂直駆動回路４０と隣接する画素領域１０Ｐの辺と対向する辺に沿った不図示の非パターン形成領域においても、第２のカラーフィルタ２１が形成されている。
【００４９】
次に、第２のカラーフィルタ２１の断面構造について図面を参照して説明すると、図５に示すように、ガラス基板１０上に、例えばシリコン酸化膜もしくはシリコン窒化膜からなるバッファ膜ＢＦが形成されている。バッファ膜ＢＦ上には、画素選択トランジスタＴＲ１及び駆動トランジスタＴＲ２のゲート絶縁膜１３が形成されている。
【００５０】
そして、ゲート絶縁膜１３上には、ゲート線ＧＬ及び保持容量線ＳＣが形成されている。さらに、ゲート絶縁膜１３上には、ゲート線ＧＬ及び保持容量線ＳＣを覆う層間絶縁膜１６が形成されている。ゲート線ＧＬ及び保持容量線ＳＣ上の層間絶縁膜１６には、コンタクトホールが設けられている。そして、これらのコンタクトホールを介して、ゲート線
ＧＬ及び保持容量線ＳＣとそれぞれ接続された金属層１７が形成されている。これらの金属層１７は、ゲート線ＧＬ及び保持容量線ＳＣよりも導電率の高い金属、例えばアルミニウムからなり、ゲート線ＧＬ及び保持容量線ＳＣの配線負荷を低くする機能を有している。
【００５１】
さらに、層間絶縁膜１６上には、金属層１７を覆うパッシベーション膜１９が形成されている。そして、パッシベーション膜１９の全面上には、樹脂と顔料等からなる第２のカラーフィルタ２１が形成されている。第２のカラーフィルタ２１は、赤色に対応した特定の波長（例えば約７８０ｎｍ）の光を透過させる赤色カラーフィルタ２１ｒ、緑色に対応した特定の波長（例えば約５７０ｎｍ）の光を透過させる緑色カラーフィルタ２１ｇ、青色に対応した特定の波長（例えば約４６０ｎｍ）の光を透過させる青色カラーフィルタ２１ｂのいずれか２層、もしくはそれらの全ての層による積層構造からなる。さらにいえば、第２のカラーフィルタ２１は、上記以外の特定の波長の光を透過させるカラーフィルタを含んでもよい。第２のカラーフィルタの膜厚は、例えば約１．４μｍ〜５．４μｍである。第２のカラーフィルタ２１上には、例えば感光性有機材料からなる第１の平坦化膜２２が形成されている。
【００５２】
上記構成により、非パターン形成領域５１を通して第２のカラーフィルタ２１に入射した外光は、第２のカラーフィルタ２１の上記各色に対するフィルタ機能により視認されにくい波長に変化し、ガラス基板１０の方向へ反射する。即ち、非パターン形成領域５１は視認されにくくなる。結果として、従来例のような縦スジ５０の発生が極力抑止される。
【００５３】
また、第１のカラーフィルタ２０及び第２のカラーフィルタ２１は、同一の工程及び同一の材料を用いて形成することができる。そのため、第１の実施形態の遮光膜１１Ａ，１１Ｃのように、金属膜の形成工程及びパターニング工程を必要としない。即ち、本実施形態の表示装置は、従来の表示装置の製造プロセスのみにより製造することができる。
【００５４】
なお、上記第１及び第２の実施形態は、同一の表示装置において実施されてもよい。次に、この場合における本発明の第３の実施形態について図面を参照して説明する。図６は、本発明の第３の実施形態に係る表示装置を示す断面図であり、図２のＸ−Ｘ線もしくは図４のＺ−Ｚ線に対応した断面を示している。なお、図６では、図１乃至図５と同様の構成要素については同一の符号を付して説明を行う。
【００５５】
図６に示すように、図３（Ａ）に示した第１の実施形態の構成に加えて、パッシベーション膜１９上に、図５に示した第２の実施形態の第２のカラーフィルタ２１が形成されている。
【００５６】
この構成により、仮に、パターニング時のマスクのずれ等により遮光膜１１Ａ、ゲート線ＧＬ、もしくは保持容量線ＳＣが正確なパターンを有して形成されなかったとしても、遮光膜１１Ａと、ゲート線ＧＬ及び保持容量線ＳＣとの間の平面的な隙間において、極力遮光を行うことができる。
【００５７】
次に、本発明の第４の実施形態について図面を参照して説明する。図７は、図１の垂直駆動回路４０に隣接する画素領域１０Ｐの辺の近傍を示す部分拡大図である。
【００５８】
図７に示すように、複数の表示画素ＰＥＬを含む画素領域１０Ｐと垂直駆動回路４０との間のガラス基板１０上において、遮光部として、ゲート線ＧＬ及び保持容量線ＳＣを構成する配線パターンが形成されていない領域を遮光するように、配線の幅を広くして形成されている。
【００５９】
図８は、図７のＷ−Ｗ線に沿った断面図であり、ゲート線ＧＬ及び保持容量線ＳＣの近傍を示している。図８に示すように、ガラス基板１０上に、例えばシリコン酸化膜もしくはシリコン窒化膜からなるバッファ膜ＢＦが形成されている。バッファ膜ＢＦ上には、画素選択トランジスタＴＲ１及び駆動トランジスタＴＲ２のゲート絶縁膜１３が形成されている。そして、さらに、ゲート絶縁膜１３上には、ゲート線ＧＬ及び保持容量線ＳＣを覆う層間絶縁膜１６が互いに接触しない程度の幅をもって形成されている。ゲート線ＧＬ及び保持容量線ＳＣ上の層間絶縁膜１６には、コンタクトホールが設けられている。そして、これらのコンタクトホールを介して、ゲート線ＧＬ及び保持容量線ＳＣとそれぞれ接続された金属層１７が形成されている。これらの金属層１７は、ゲート線ＧＬ及び保持容量線ＳＣよりも導電率の高い金属、例えばアルミニウムからなり、ゲート線ＧＬ及び保持容量線ＳＣの配線負荷を低くする機能を有している。また、表示画素ＰＥＬは、第１の実施形態の図３（Ｂ）及び図３（Ｃ）に示したものと同様の構成を有している。
【００６０】
上述したように、画素領域１０Ｐと垂直駆動回路４０との間の領域では、ゲート線ＧＬ及び保持容量線ＳＣが各非パターン形成領域５１を覆うように形成されるため、外光がこの領域を透過することがない。従って、従来例にみられたような縦スジ５０が発生することを抑制することができる。
【００６１】
さらに、ゲート線ＧＬと保持容量線ＳＣとの間の幅は、極力小さくすることで、縦スジをさらに抑制することができる。しかし、ゲート線ＧＬと保持容量線ＳＣとの間の幅が小さすぎるとマスクずれ等で、接触する可能性があるため、遮光効果と両立するためにはゲート線ＧＬと保持容量線ＳＣとの間の幅は１〜４μｍ程度が好ましい。
【００６２】
なお、図９に示すように、画素領域１０Ｐの上部と、画素領域１０Ｐと垂直駆動回路４０との間の領域の画素領域付近の上部には陰極２６が形成される。
【００６３】
この陰極２６は、ゲート線ＧＬと保持容量線ＳＣと重畳すると、負荷容量が生じるという問題があるため、この負荷容量を起因として表示信号の劣化もしくは歪みが生じ、結果として、画素領域の表示品位が低下する場合がある。
【００６４】
そのため、陰極２６と重畳する部分のゲート線ＧＬと保持容量線ＳＣの線幅は、陰極と重畳しない部分のゲート線ＧＬと保持容量線ＳＣの線幅より細く形成することが好ましい。具体的には、陰極２６と重畳するゲート線ＧＬと保持容量線ＳＣの線幅は画素領域１０Ｐに形成されるゲート線ＧＬと保持容量線ＳＣ（不図示）と同様の線幅が好ましい。
【００６５】
また、第４実施例では、ゲート線ＧＬ及び保持容量線ＳＣを構成する配線パターンが配線の幅を広くして形成されているが、上層に形成されている金属層１７の配線や、陰極２６、ＰＶＤＤ線等の金属を大きく形成しても同様の効果を得られる。
【００６６】
さらに、第４実施例は、上記第１、第２、第３実施例とを１つ以上組合すことにより、更に縦スジを抑制することができる。
【００６７】
なお、上記第１、第２、第３及び第４の実施形態に係る表示装置は、ボトムエミッション型であるとしたが、本発明はこれに限定されない。即ち、図示しないが、本発明は、陰極として形成される透明電極から有機ＥＬ素子ＯＬＥＤの表示光が放射されるトップエミッション型である場合についても適用される。また、本発明は、有機ＥＬ素子ＯＬＥＤの替わりに、無機ＥＬ素子が用いられる場合についても適用される。
【００６８】
さらにいえば、図示しないが、上記第１、第２、第３及び第４の実施形態の表示画素ＰＥＬは、有機ＥＬ素子もしくは無機ＥＬ素子を光源せず、その他の光源を用いたものであ
ってもよい。例えば、表示画素ＰＥＬは、一対の電極に挟まれた液晶層を有した液晶表示画素であってもよい。
【００６９】
また、上記第１、第２、第３及び第４の実施形態は、垂直駆動回路４０に隣接する画素領域１０Ｐの辺、及びその辺と対向する辺に沿った領域を遮光するものであるが、本発明はこれに限定されない。即ち、図示しないが、水平駆動回路３０に隣接する画素領域１０Ｐの辺、もしくはそれと対向する辺に沿った非パターン形成領域を遮光してもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態に係る表示装置を示す平面図である。
【図２】本発明の第１の実施形態に係る表示装置を示す平面図である。
【図３】図２のＸ−Ｘ線及びＹ−Ｙ線に沿った断面図である。
【図４】本発明の第２の実施形態に係る表示装置を示す平面図である。
【図５】図４のＺ−Ｚ線に沿った断面図である。
【図６】本発明の第３の実施形態に係る表示装置を示す断面図である。
【図７】本発明の第４の実施形態に係る表示装置を示す平面図である。
【図８】本発明の第４の実施形態に係る表示装置を示す断面図である。
【図９】本発明の第４の実施形態に係る表示装置を示す平面図である。
【図１０】従来例に係る有機ＥＬ表示装置を示す平面図である。
【図１１】従来例に係る有機ＥＬ表示装置の表示画素の等価回路図である。
【図１２】従来例に係る有機ＥＬ表示装置を示す平面図である。
【符号の説明】
【００７１】
１０  ガラス基板        １０Ｐ  画素領域
１１Ａ，１１Ｃ，１１Ｐ  遮光膜            １２Ａ，１２Ｂ  能動層
１３  ゲート絶縁膜      １５Ａ，１５Ｂ  ゲート電極
１６  層間絶縁膜        １７  金属層
１８Ａｄ，１８Ｂｄ  ドレイン電極          １８Ａｓ，１８Ｂｄ  ソース電極
１９  パッシベーション膜                  ２０  第１のカラーフィルタ
２１  第２のカラーフィルタ                ２２  第１の平坦化膜
２３  陽極              ２４  第２の平坦化膜  
２５  発光層            ２６  陰極
３０  垂直駆動回路  ４０  水平駆動回路    ５０，６０  縦スジ
５１  非パターン形成領域                  ７０  接地線
ＧＬ  走査線        ＤＬ  データ線        ＳＣ  保持容量線
ＰＥＬ  表示画素    Ｃｓ  保持容量        ＴＲ１  画素選択トランジスタ
ＴＲ２  駆動トランジスタ                  ＯＬＥＤ  有機ＥＬ素子
【図１】
2007188853.tif 000003
【図２】
2007188853.tif 000004
【図３】
2007188853.tif 000005
【図４】
2007188853.tif 000006
【図５】
2007188853.tif 000007
【図６】
2007188853.tif 000008
【図７】
2007188853.tif 000009
【図８】
2007188853.tif 000010
【図９】
2007188853.tif 000011
【図１０】
2007188853.tif 000012
【図１１】
2007188853.tif 000013
【図１２】
2007188853.tif 000014