(57)【要約】【課題】ＮＰＮトランジスタ等のバイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた半導体装置であって、高耐圧であるとともに、動作特性の優れたＩＩＬ素子を有するものを提供すること。【解決手段】ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタＴｒ１は、半導体基板１０１の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層Ｔｒ１Ｅ、Ｐ型ベース層Ｔｒ１Ｂ、Ｎ型コレクタ層Ｔｒ１Ｃを備える。マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層Ｔｒ１Ｂは、エミッタ層Ｔｒ１Ｅ側で高く、かつコレクタ層Ｔｒ１Ｃ側で低くなるように傾斜した不純物濃度プロファイルを持つ。【選択図】図７
2007220793.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板上に、バイポーラリニア素子と、マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子とを備え、
上記ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタは、上記半導体基板の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層、Ｐ型ベース層、Ｎ型コレクタ層を備え、
上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層は、上記エミッタ層側で高く、かつ上記コレクタ層側で低くなるように傾斜した不純物濃度プロファイルを持つことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記半導体基板上で、上記バイポーラリニア素子が存在する第１島領域と、上記マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子が存在する第２島領域とを仕切るＰ型素子分離領域を備え、
上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層の不純物濃度は、上記Ｐ型素子分離領域の不純物濃度よりも低いことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記マルチコレクタ型ＮＰＮトランジスタの上記Ｎ型エミッタ層は、上記Ｐ型ベース層に接する位置に設けられた、上記Ｐ型ベース層の不純物濃度よりも高い不純物濃度をもつＮ型ウェル拡散層を含むことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
【請求項５】
請求項３に記載の半導体装置において、
上記Ｎ型ウェル拡散層をなす不純物は燐であることを特徴とする半導体装置。
【請求項６】
同一の半導体基板上に、バイポーラリニア素子と、マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子とを作製する半導体装置の製造方法であって、
上記半導体基板で、上記バイポーラリニア素子を形成すべき第１島領域、上記ＩＩＬ素子を形成すべき第２島領域にそれぞれＮ型埋込拡散層を設ける工程と、
上記第１島領域および第２島領域を含む半導体基板上に、第１のＮ型エピタキシャル層を設ける工程と、
第１のＮ型エピタキシャル層の表面のうち上記第２島領域のＮ型埋込拡散層に対応する領域に、所定のＰ型不純物濃度をもつＰ型下方拡散層を形成する工程と、
上記第１島領域および第２島領域を含む半導体基板上に、第２のＮ型エピタキシャル層を設ける工程と、
上記第２のＮ型エピタキシャル層の表面側からＰ型不純物を拡散して、上記第１島領域で上記バイポーラリニア素子の一部をなすＰ型拡散層を形成するとともに、上記第２島領域で、上記Ｐ型下方拡散層に接し、かつ上記Ｐ型下方拡散層のＰ型不純物濃度よりも低いＰ型不純物濃度をもつ上記Ｐ型上方拡散層を形成して、上記Ｐ型下方拡散層とＰ型上方拡散層とで上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層を構成する工程と、
上記第２のＮ型エピタキシャル層の表面側からＮ型不純物を拡散して、上記第１島領域で上記バイポーラリニア素子の一部をなすＮ型拡散層を形成するとともに、上記第２島領域で上記マルチコレクタ型ＮＰＮトランジスタのＮ型コレクタ層を形成する工程とを含む半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
上記Ｐ型下方拡散層を形成するのと並行して、上記Ｐ型下方拡散層のＰ型不純物濃度よりも高いＰ型不純物濃度をもち、上記第１島領域と第２島領域とを仕切るＰ型素子分離領域を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
上記Ｎ型埋込拡散層を設けた後、上記第１のＮ型エピタキシャル層を設ける前に、上記第２島領域で上記Ｎ型埋込拡散層上にＮ型不純物源を形成する工程と、
上記第２のＮ型エピタキシャル層を設けた後に熱処理を行って、上記Ｎ型不純物源から不純物を拡散させて、上記第２島領域で、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｎ型エミッタ層の一部をなし、上記Ｐ型ベース層に接するＮ型ウェル拡散層を形成する工程とを含み、
上記Ｎ型不純物源の不純物濃度は、上記Ｎ型ウェル拡散層のＮ型不純物濃度が上記Ｐ型ベース層のＰ型不純物濃度よりも高くなるように設定されることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置において、
上記Ｎ型不純物源の不純物は燐であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関し、より詳しくは、バイポーラリニア素子とＩＩＬ（Integrated Injection Logic）素子とを同一の半導体基板上に備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
図１に示すように、ＩＩＬ素子は、複数のコレクタを有するマルチコレクタ型ＮＰＮトランジスタＴｒ１のベースに、ベース電流を供給するためのＰＮＰトランジスタＴｒ２を等価的に接続してなるバイポーラ素子であり、公知のバイポーラプロセスの一部を利用して、ＮＰＮトランジスタ等のバイポーラリニア素子と同一の半導体基板上に形成可能である（例えば、特許文献１（特開２００２−７６１３２号公報）参照。）。
【０００３】
例えば図２に示す半導体装置は、バイポーラリニア素子としてのＮＰＮトランジスタＴｒ０が形成された第１島領域５と、ＩＩＬ素子が形成された第２島領域６とを、同一の半導体基板１上に備えている。詳しくは、Ｐ型半導体基板１上に、Ｎ＋型埋込拡散層２を介してＮ型エピタキシャル層３が積層され、そのＮ型エピタキシャル層３をＰ＋型分離拡散層４で仕切って、第１島領域５と第２島領域６とが定められている。
【０００４】
第１島領域５には、ＮＰＮトランジスタＴｒ０のコレクタ抵抗を低減するために表面から底面のＮ＋型埋込拡散層２に到達するように形成されたＮ＋型補償拡散層７と、ＮＰＮトランジスタＴｒ０のベースとなるＰ−型内部ベース拡散層８およびＰ＋型外部ベース拡散層９と、ＮＰＮトランジスタＴｒ０のエミッタとなるＮ＋型拡散層１０とが設けられている。ＮＰＮトランジスタＴｒ０のコレクタは、Ｎ型エピタキシャル層３とＮ＋型埋込拡散層２とで構成される。さらに、Ｎ＋型補償拡散層７上には、コレクタ領域のオーミックコンタクトを取るためにＮ＋型拡散層１０と同時に形成されたＮ＋型拡散層１０’が設けられている。
【０００５】
一方、第２島領域６には、図１に示したマルチコレクタ型ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２とから構成されるＩＩＬ素子が形成されている。この第２島領域６には、Ｐ＋型分離拡散層４に沿って環状に形成されたＮ＋型補償拡散層７と、ＮＰＮトランジスタＴｒ１の共通のベース領域となるＰ−型内部ベース拡散層８およびＰ＋型外部ベース拡散層９と、ＰＮＰトランジスタＴｒ２の一部となりＰ＋型外部ベース拡散層９と同時に形成されるＰ＋型外部ベース拡散層９’と、ＮＰＮトランジスタＴｒ１のコレクタとなる複数個のＮ＋型拡散層１０とが設けられている。さらに、Ｎ＋型補償拡散層７上には、エミッタ領域とオーミックコンタクトを取るためにＮ＋型拡散層１０と同時形成されたＮ＋型拡散層１０’が設けられている。上述のＰＮＰトランジスタＴｒ２は、Ｐ＋型外部ベース拡散層９’をエミッタとし、Ｎ型エピタキシャル層３をベースとし、さらにＰ＋型外部ベース拡散層９をコレクタとして構成されている。また、マルチコレクタ型ＮＰＮトランジスタＴｒ１は、Ｎ＋型埋込拡散層２及びＮ型エピタキシャル層３をエミッタＴｒ１Ｅとし、Ｐ−型内部ベース拡散層８とＰ＋型外部ベース拡散層９を共通のベースＴｒ１Ｂとし、さらに各Ｎ＋型拡散層１０をコレクタＴｒ１Ｃとして構成されている。
【０００６】
この半導体装置は周知とされる標準的なバイポーラ製造プロセスで製造される。図２中、同じ番号（符号「’」の有無を問わない。）で指示された領域は製造過程で同時形成されていることを表わす。なお、表面上に形成される絶縁膜や素子の電極を取るためのコンタクト領域、メタル電極等は、簡単のため、図示が省略されている。
【特許文献１】特開２００２−７６１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、このようなＮＰＮトランジスタ等のバイポーラリニア素子とＩＩＬ素子を備えた半導体装置では、高耐圧であるとともに、ＩＩＬ素子のさらなる高速化が求められている。ＩＩＬ素子の動作特性は、内蔵したマルチＮＰＮトランジスタＴｒ１の逆ｈＦＥや動作特性でほぼ決まっている。
【０００８】
ここで、従来の半導体装置では、第１島領域５のＮＰＮトランジスタＴｒ０の耐圧を維持するために、Ｎ型エピタキシャル層３の厚さ（図２中にＬ１で示す。）が或る値（例えば７μｍ〜８μｍ程度）以上であることが必要とされる。このため、同一半導体基板上の第２島領域６に同時形成されるＩＩＬ素子の動作特性の向上には限界があった。
【０００９】
詳しくは、図３の不純物濃度プロファイル（図２中のａ−ａ’線に沿って、半導体表面から深さ方向に見たもの）に示すように、従来は、標準的なバイポーラ製造プロセスでＮＰＮトランジスタＴｒ１のベース領域となるＰ−型内部ベース拡散層８を表面側から拡散して形成しているため、ベース拡散層８の不純物濃度プロファイルが表面側（コレクタ側）で高く、底面側（エミッタ側）に向かって低くなるような濃度傾斜を有している。この濃度傾斜は、第１島領域５の通常のＮＰＮトランジスタにとっては動作特性に有利だが、それとは逆方向に動作するＮＰＮトランジスタＴｒ１にとっては動作特性が低下する原因となる。
【００１０】
また、ＮＰＮトランジスタＴｒ１のベースとなるＰ−型内部ベース拡散層８の拡散深さは２μｍ程度と浅く（第１島領域５におけるＮＰＮトランジスタの特性が優先されるため拡散深さが２μｍと浅い）、ベース直下にはエミッタとして低濃度のＮ型エピタキシャル層３が存在するため、エミッタ注入効率が悪くなる。この結果、ＮＰＮトランジスタＴｒ１の逆ｈＦＥを高くするには限界があり、ＩＩＬ素子の動作特性を向上させることができないという問題がある。
【００１１】
なお、このエミッタ注入効率を改善するために、ＮＰＮトランジスタＴｒ１のベースとなるＰ−型内部ベース拡散層８を底面のＮ＋型埋込拡散層２に接触するまで深く形成し、エミッタ領域を高濃度のＮ＋型埋込拡散層２で形成することが考えられる。しかし、Ｐ−型内部ベース拡散層８の拡散深さに応じてＮＰＮトランジスタＴｒ１のコレクタとなるＮ＋型拡散層１０も深く形成しなければならないため、ＩＩＬ素子のサイズが大きくなるという問題が生ずる。また、第２島領域６のＰ−型内部ベース拡散層８、Ｎ＋型拡散層１０を、それぞれ第１島領域５のＮＰＮトランジスタのＰ−型内部ベース拡散層８、Ｎ＋型拡散層１０とは別に形成しなければならず、製造コストが高くなる等の問題が出てくる。
【００１２】
そこで、この発明の課題は、ＮＰＮトランジスタ等のバイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた半導体装置であって、高耐圧であるとともに、動作特性の優れたＩＩＬ素子を有するものを提供することにある。
【００１３】
そこで、この発明の課題は、そのような半導体装置を、標準的なバイポーラ製造プロセスに対して僅かに製造工程を追加するだけで作製できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、この発明の半導体装置は、
同一の半導体基板上に、バイポーラリニア素子と、マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子とを備え、
上記ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタは、上記半導体基板の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層、Ｐ型ベース層、Ｎ型コレクタ層を備え、
上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層は、上記エミッタ層側で高く、かつ上記コレクタ層側で低くなるように傾斜した不純物濃度プロファイルを持つことを特徴とする。
【００１５】
この発明の半導体装置では、上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層は、上記エミッタ層側で高く、かつ上記コレクタ層側で低くなるように傾斜した不純物濃度プロファイルを持つので、上記マルチコレクタ型ＮＰＮトランジスタの動作特性が改善され、したがってＩＩＬ素子の動作特性が改善される。また、上記バイポーラリニア素子は、公知の標準的な半導体装置におけるのと同様に、上記半導体基板の裏面側から表面側へ向かう縦方向に順にＮ型コレクタ層、Ｐ型ベース層、Ｎ型エミッタ層を備え、上記バイポーラリニア素子のＰ型ベース層は、このバイポーラリニア素子の上記エミッタ層側で高く、かつ上記コレクタ層側で低くなるように傾斜した不純物濃度プロファイルを持つことができる。したがって、上記バイポーラリニア素子の動作特性は、公知の標準的な半導体装置におけるのと同様に維持される。
【００１６】
また、上記半導体基板上にＮ型エピタキシャル層を設け、このＮ型エピタキシャル層に上記バイポーラリニア素子および上記マルチコレクタ型ＮＰＮトランジスタを作り込む場合、上記Ｎ型エピタキシャル層の厚さは、公知の標準的な半導体装置におけるのと同様に、例えば７μｍ〜８μｍ程度以上に設定できる。したがって、高耐圧を維持できる。
【００１７】
また、上記マルチコレクタ型ＮＰＮトランジスタのＮ型コレクタ層の寸法は、公知の標準的な半導体装置におけるのと同様に維持できる。したがって、ＩＩＬ素子の面積を大きくすることもない。
【００１８】
一実施形態の半導体装置は、
上記半導体基板上で、上記バイポーラリニア素子が存在する第１島領域と、上記マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子が存在する第２島領域とを仕切るＰ型素子分離領域を備え、
上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層の不純物濃度は、上記Ｐ型素子分離領域の不純物濃度よりも低いことを特徴とする。
【００１９】
なお、或る層または領域の不純物濃度の高低は、空間的に分布する不純物濃度のピーク値同士の高低によって定めるものとする。
【００２０】
この一実施形態の半導体装置では、上記ＩＩＬ素子内のマルチコレクタ型ＮＰＮトランジスタのＰ型ベース層の不純物濃度が最適な低濃度（Ｐ−型）に設定できるとともに、上記Ｐ型素子分離領域の不純物濃度は高濃度（Ｐ＋型）に設定できる。したがって、素子間の寄生トランジスタ動作を抑制することができ、回路動作の安定した半導体装置が実現される。
【００２１】
一実施形態の半導体装置では、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｎ型エミッタ層は、上記Ｐ型ベース層に接する位置に設けられた、上記Ｐ型ベース層の不純物濃度よりも高い不純物濃度をもつＮ型ウェル拡散層を含むことを特徴とする。
【００２２】
この一実施形態の半導体装置では、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｎ型エミッタ層は、上記Ｐ型ベース層に接する位置に設けられた、上記Ｐ型ベース層の不純物濃度よりも高い不純物濃度をもつＮ型ウェル拡散層を含む。したがって、上記マルチコレクタ型ＮＰＮトランジスタのエミッタ注入効率が改善される。この結果、上記マルチコレクタ型ＮＰＮトランジスタの逆ｈＦＥを高くすることが可能になり、ＩＩＬ素子の動作特性をさらに向上させることができる。
【００２３】
一実施形態の半導体装置では、上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする。
【００２４】
この一実施形態の半導体装置では、上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であるから、上記マルチコレクタ型ＮＰＮトランジスタのエミッタ注入効率が改善される。
【００２５】
一実施形態の半導体装置では、上記Ｎ型ウェル拡散層をなす不純物は燐であることを特徴とする。
【００２６】
この一実施形態の半導体装置では、上記Ｎ型ウェル拡散層をなす不純物は燐であるから、アンチモンなどに比して、拡散係数が比較的大きい。したがって、製造段階で、Ｎ型不純物源から燐の拡散を行って上記Ｎ型ウェル拡散層を形成することにより、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｐ型ベース層の厚さ（縦方向寸法）を容易に狭く設定できる。そのようにした場合、上記マルチコレクタ型ＮＰＮトランジスタの動作特性がさらに改善され、したがってＩＩＬ素子の動作特性がさらに改善される。
【００２７】
この発明の半導体装置の製造方法は、
同一の半導体基板上に、バイポーラリニア素子と、マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子とを作製する半導体装置の製造方法であって、
上記半導体基板で、上記バイポーラリニア素子を形成すべき第１島領域、上記ＩＩＬ素子を形成すべき第２島領域にそれぞれＮ型埋込拡散層を設ける工程と、
上記第１島領域および第２島領域を含む半導体基板上に、第１のＮ型エピタキシャル層を設ける工程と、
第１のＮ型エピタキシャル層の表面のうち上記第２島領域のＮ型埋込拡散層に対応する領域に、所定のＰ型不純物濃度をもつＰ型下方拡散層を形成する工程と、
上記第１島領域および第２島領域を含む半導体基板上に、第２のＮ型エピタキシャル層を設ける工程と、
上記第２のＮ型エピタキシャル層の表面側からＰ型不純物を拡散して、上記第１島領域で上記バイポーラリニア素子の一部をなすＰ型拡散層を形成するとともに、上記第２島領域で、上記Ｐ型下方拡散層に接し、かつ上記Ｐ型下方拡散層のＰ型不純物濃度よりも低いＰ型不純物濃度をもつ上記Ｐ型上方拡散層を形成して、上記Ｐ型下方拡散層とＰ型上方拡散層とで上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層を構成する工程と、
上記第２のＮ型エピタキシャル層の表面側からＮ型不純物を拡散して、上記第１島領域で上記バイポーラリニア素子の一部をなすＮ型拡散層を形成するとともに、上記第２島領域で上記マルチコレクタ型ＮＰＮトランジスタのＮ型コレクタ層を形成する工程とを含む。
【００２８】
上記マルチコレクタ型ＮＰＮトランジスタのＮ型エミッタ層の少なくとも一部は、上記第２島領域のＮ型埋込拡散層によって構成される。
【００２９】
この発明の半導体装置の製造方法によれば、上記発明の半導体装置を作製できる。つまり、作製された半導体装置は、
同一の半導体基板上に、バイポーラリニア素子と、マルチコレクタ型ＮＰＮトランジスタを含むＩＩＬ素子とを備え、
上記ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタは、上記半導体基板の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層、Ｐ型ベース層、Ｎ型コレクタ層を備え、
上記マルチコレクタ型ＮＰＮトランジスタのＰ型ベース層は、上記エミッタ層側で高く、かつ上記コレクタ層側で低くなるように傾斜した不純物濃度プロファイルを持つものとなる。
【００３０】
一実施形態の半導体装置の製造方法は、上記Ｐ型下方拡散層を形成するのと並行して、上記Ｐ型下方拡散層のＰ型不純物濃度よりも高いＰ型不純物濃度をもち、上記第１島領域と第２島領域とを仕切るＰ型素子分離領域を形成することを特徴とする。
【００３１】
この一実施形態の半導体装置の製造方法では、上記ＩＩＬ素子内のマルチコレクタ型ＮＰＮトランジスタのＰ型ベース層の不純物濃度が最適な低濃度（Ｐ−型）に設定できるとともに、上記Ｐ型素子分離領域の不純物濃度は高濃度（Ｐ＋型）に設定できる。したがって、素子間の寄生トランジスタ動作を抑制することができ、回路動作の安定した半導体装置が得られる。
【００３２】
一実施形態の半導体装置の製造方法は、
上記Ｎ型埋込拡散層を設けた後、上記第１のＮ型エピタキシャル層を設ける前に、上記第２島領域で上記Ｎ型埋込拡散層上にＮ型不純物源を形成する工程と、
上記第２のＮ型エピタキシャル層を設けた後に熱処理を行って、上記Ｎ型不純物源から不純物を拡散させて、上記第２島領域で、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｎ型エミッタ層の一部をなし、上記Ｐ型ベース層に接するＮ型ウェル拡散層を形成する工程とを含み、
上記Ｎ型不純物源の不純物濃度は、上記Ｎ型ウェル拡散層のＮ型不純物濃度が上記Ｐ型ベース層のＰ型不純物濃度よりも高くなるように設定されることを特徴とする。
【００３３】
この一実施形態の半導体装置の製造方法によれば、上記第２島領域のＮ型埋込拡散層と上記Ｎ型ウェル拡散層とによって、上記マルチコレクタ型ＮＰＮトランジスタのＮ型エミッタ層が構成される。
【００３４】
一実施形態の半導体装置の製造方法では、上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であることを特徴とする。
【００３５】
この一実施形態の半導体装置の製造方法では、上記Ｎ型ウェル拡散層の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上であるから、作製されたマルチコレクタ型ＮＰＮトランジスタのエミッタ注入効率が改善される。
【００３６】
一実施形態の半導体装置の製造方法では、上記Ｎ型不純物源の不純物は燐であることを特徴とする。
【００３７】
この一実施形態の半導体装置の製造方法では、上記Ｎ型不純物源の不純物は燐であるから、アンチモンなどに比して、拡散係数が比較的大きい。したがって、Ｎ型不純物源から燐の拡散を行って上記Ｎ型ウェル拡散層を形成することにより、上記マルチコレクタ型ＮＰＮトランジスタの上記Ｐ型ベース層の厚さ（縦方向寸法）を容易に狭く設定できる。そのようにした場合、上記マルチコレクタ型ＮＰＮトランジスタの動作特性がさらに改善され、したがってＩＩＬ素子の動作特性がさらに改善される。
【発明を実施するための最良の形態】
【００３８】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３９】
図７は、一実施形態の半導体装置の断面構造を示している。
【００４０】
この半導体装置は、同一の半導体基板１０１上に形成された、バイポーラリニア素子としてのＮＰＮトランジスタＴｒ０と、マルチコレクタ型ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２とからなるＩＩＬ素子とを備えている。半導体基板１０１上で、ＮＰＮトランジスタＴｒ０は第１島領域１０９に作り込まれ、ＩＩＬ素子は第２島領域１１０に作り込まれている。第１島領域１０９と第２島領域１１０とはＰ型素子分離領域１０５、１０７によって仕切られている。
【００４１】
ＮＰＮトランジスタＴｒ０は、公知の標準的な半導体装置におけるのと同様に、半導体基板１０１の裏面側から表面側へ向かう縦方向に順にＮ型コレクタ層１０２、１０６、Ｐ型ベース層１１１、１１２、Ｎ型エミッタ層１１３を備え、ＮＰＮトランジスタＴｒ０のＰ型ベース層１１１は、このＮＰＮトランジスタＴｒ０のエミッタ層１１３側で高く、かつコレクタ層１０６側で低くなるように傾斜した不純物濃度プロファイルを持っている。
【００４２】
一方、ＩＩＬ素子に含まれたマルチコレクタ型ＮＰＮトランジスタＴｒ１は、半導体基板１０１の裏面側から表面側へ向かう縦方向に順にＮ型エミッタ層Ｔｒ１Ｅ、Ｐ型ベース層Ｔｒ１Ｂ、Ｎ型コレクタ層Ｔｒ１Ｃを備えている。Ｎ型エミッタ層Ｔｒ１ＥはＮ＋型埋込拡散層１０２’とＮ＋型ウェル拡散層１０３’とからなる。Ｎ型コレクタ層Ｔｒ１Ｃは複数のＮ＋型拡散層１１３からなる。また、Ｐ型ベース層Ｔｒ１Ｂは、Ｎ＋型拡散層１１３の直下に配置された内部ベース領域としてのＰ−型下方拡散層１０５’およびＰ−型内部ベース拡散層１１１と、Ｎ＋型拡散層１１３の横に配置されたＰ＋型外部ベース拡散層１１２とからなる。このマルチコレクタ型ＮＰＮトランジスタＴｒ１のＰ型ベース層Ｔｒ１Ｂは、公知の半導体装置におけるのとは異なり、エミッタ層Ｔｒ１Ｅ側で高く、かつコレクタ層Ｔｒ１Ｃ側で低くなるように傾斜した不純物濃度プロファイルを持っている。
【００４３】
図４〜図７の工程断面図を参照して、この半導体装置の製造方法を説明する。なお、これらの図中、同じ番号（符号「’」の有無を問わない。）で指示された領域は製造過程で同時形成されていることを表わす。なお、表面上に形成される絶縁膜や素子の電極を取るためのコンタクト領域、メタル電極等は、簡単のため、図示が省略されている。
【００４４】
まず、図４に示すように、Ｐ型半導体基板１０１上で、図７中に示したＮＰＮトランジスタＴｒ０を形成すべき第１島領域１０９、ＩＩＬ素子を形成すべき第２島領域１１０に、Ｎ型不純物であるアンチモン等を使用した塗布拡散法等により、それぞれＮ＋型埋込拡散層１０２、１０２’を選択的に形成する。
【００４５】
続いて、それらのＮ＋型埋込拡散層１０２、１０２’上に、デポジション法又はイオン注入法等により、それぞれＮ型不純物としての燐を含むＮ型不純物源（後工程によってＮ＋型ウェル拡散層となる。簡単のため、Ｎ型不純物源とＮ＋型ウェル拡散層とに同じ番号を用いる。）１０３、１０３’を形成する。このとき、Ｎ型不純物源の不純物量は、後工程の熱拡散処理を考慮して、最終的に得られるＮ＋型ウェル拡散層の不純物濃度（ピーク値）が２×１０１７ａｔｏｍｓ／ｃｍ３以上になるように設定しておく。なお、Ｎ型不純物源１０３はＮ＋型埋込拡散層１０２の端部のみに形成され、Ｎ型不純物源１０３’はＮ＋型埋込拡散層１０２’の全面に形成される。
【００４６】
続いて、Ｐ型半導体基板１０１上の全域に、エピタキシャル成長法により、比抵抗２Ωｃｍ〜３Ωｃｍ、厚さ３μｍ〜４μｍの第１のＮ型エピタキシャル層１０４を形成する。
【００４７】
次に、図５に示すように、デポジション法、イオン注入法等により、上述のＰ型素子分離領域を設けるべき領域には高濃度（例えば１×１０１９ａｔｏｍｓ／ｃｍ３以上）のＰ＋型下方拡散層１０５を、Ｎ＋型ウェル拡散層１０３’上には低濃度のＰ−型下方拡散層１０５’をそれぞれ形成する。Ｐ−型下方拡散層１０５’の不純物濃度は、後工程の熱拡散処理を考慮して、最終的に得られる不純物濃度（ピーク値）が２×１０１７ａｔｏｍｓ／ｃｍ３以下になるように設定しておく。
【００４８】
続いて、Ｐ型半導体基板１０１上の全域に、エピタキシャル成長法により、比抵抗２Ωｃｍ〜３Ωｃｍ、厚さ４μｍ〜５μｍの第２のＮ型エピキシャル層１０６を形成する。
【００４９】
次に、図６に示すように、第２のＮ型エピタキシャル層１０７の表面のうちＰ＋型下方拡散層１０５に対応する箇所から、デポジション法および熱拡散処理により、高濃度（例えば１×１０１９ａｔｏｍｓ／ｃｍ３以上）のＰ＋型上方拡散層１０７を、それぞれ下方に存在するＰ＋型下方拡散層１０５と接触するように形成する。これにより、第１島領域１０９と第２島領域１１０を仕切るＰ型素子分離領域を形成する。
【００５０】
続いて、第２のＮ型エピタキシャル層１０６の表面のうちＮ＋型ウェル拡散層１０３に対応する箇所、Ｎ＋型ウェル拡散層１０３’の端部に対応する箇所から、デポジション法および熱拡散処理により、低抵抗補償のためのＮ＋型補償拡散層１０８を、それぞれ下方に存在するＮ＋型ウェル拡散層１０３、１０３’と接触するように形成する。
【００５１】
これらの拡散層１０７、１０８は、それぞれ深く形成する必要があるため、熱処理として、高温、長時間の熱拡散処理が施される。この熱拡散処理に伴って、マルチコレクタ型ＮＰＮトランジスタＴｒ１の内部ベース領域となるＰ−型下方拡散層１０５’、エミッタ層となるＮ＋型ウェル拡散層１０３’およびＮ＋型埋込拡散層１０２’も表面側へさらに拡散される。これにより、所望とする最終的な不純物濃度プロファイル（後述する図８参照）が実質的に得られる。
【００５２】
その後、図７に示すように、公知の標準的なバイポーラ製造プロセスにおけるのと同様の製造工程を経て、第１島領域１０９にはバイポーラリニア素子としてのＮＰＮトランジスタＴｒ０、第２島領域１１０にはマルチコレクタ型ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２とからなるＩＩＬ素子が形成される。
【００５３】
詳しくは、第２のＮ型エピタキシャル層１０６の表面側からＰ型不純物を拡散して、第１島領域１０９でＮＰＮトランジスタＴｒ０のベースをなすＰ型拡散層としてのＰ−型内部ベース拡散層１１１およびＰ＋型外部ベース拡散層１１２を形成する。これとともに、第２島領域１１０で、Ｐ−型下方拡散層１０５’に接し、かつＰ−型下方拡散層１０５’のＰ型不純物濃度よりも低いＰ型不純物濃度をもつＰ型上方拡散層としてのＰ−型内部ベース拡散層１１１を形成し、さらに、Ｐ＋型外部ベース拡散層１１２を形成する。
【００５４】
続いて、第２のＮ型エピタキシャル層の表面側からＮ型不純物を拡散して、第１島領域１０９でＮＰＮトランジスタＴｒ０のエミッタをなすＮ型拡散層としてのＮ＋型拡散層１１３を形成するとともに、コレクタ領域のオーミックコンタクトを取るために、Ｎ＋型補償拡散層１０８上にＮ＋型拡散層１１３’を形成する。これとともに、第２島領域１１０で、マルチコレクタ型ＮＰＮトランジスタＴｒ１のＮ型コレクタ層Ｔｒ１Ｃをなす複数のＮ＋型拡散層１１３を形成するとともに、コレクタ領域のオーミックコンタクトを取るために、Ｎ＋型補償拡散層１０８上にＮ＋型拡散層１１３’を形成する。
【００５５】
このようにして、第１島領域１０９には、Ｐ型半導体基板１０１の裏面側から表面側へ向かう縦方向に順にＮ型コレクタ層１０２、１０６、Ｐ型ベース層１１１、１１２、Ｎ型エミッタ層１１３を備えたＮＰＮトランジスタＴｒ０が形成される。このＮＰＮトランジスタＴｒ０のＰ型ベース層１１１は、公知の標準的な半導体装置におけるのと同様に、このＮＰＮトランジスタＴｒ０のエミッタ層１１３側で高く、かつコレクタ層１０６側で低くなるように傾斜した不純物濃度プロファイルを持っている。したがって、ＮＰＮトランジスタＴｒ０の動作特性は、公知の標準的な半導体装置におけるのと同様に維持される。
【００５６】
一方、第２島領域１１０には、マルチコレクタ型ＮＰＮトランジスタＴｒ１とＰＮＰトランジスタＴｒ２とからなるＩＩＬ素子が形成される。ＰＮＰトランジスタＴｒ２は、Ｐ型上方拡散層１１２’からなるエミッタ、第２のＮ型エピタキシャル層１０６からなるベース、Ｐ型上方拡散層１１２からなるコレクタを備える。
【００５７】
マルチコレクタ型ＮＰＮトランジスタＴｒ１は、Ｐ型半導体基板１０１の裏面側から表面側へ向かう縦方向に順に、Ｎ＋型埋込拡散層１０２’およびＮ＋型ウェル拡散層１０３’からなるＮ型エミッタ層Ｔｒ１Ｅと、Ｐ型ベース層Ｔｒ１Ｂと、複数のＮ＋型拡散層１１３からなるＮ型コレクタ層Ｔｒ１Ｃとを備える。Ｐ型ベース層Ｔｒ１Ｂは、Ｐ−型下方拡散層１０５’およびＰ−型内部ベース拡散層１１１からなる共通の内部ベース領域と、Ｐ＋型外部ベース拡散層１１２からなる共通の外部ベース領域とを含む。なお、動作特性上は、内部ベース領域、すなわちＰ−型下方拡散層１０５’およびＰ−型内部ベース拡散層１１１が実質的にマルチコレクタ型ＮＰＮトランジスタＴｒ１のＰ型ベース層Ｔｒ１Ｂとして働く。
【００５８】
この作製された半導体装置では、図８の不純物濃度プロファイル（図７中のａ−ａ’線に沿って、半導体表面から深さ方向に見たもの）に示すように、マルチコレクタ型ＮＰＮトランジスタＴｒ１のＰ型ベース層Ｔｒ１Ｂは、エミッタ層Ｔｒ１Ｅ側で高く、かつコレクタ層Ｔｒ１Ｃ側で低くなるように傾斜した不純物濃度プロファイルを持つ。したがって、マルチコレクタ型ＮＰＮトランジスタＴｒ１の動作特性が改善され、したがってＩＩＬ素子の動作特性が改善される。
【００５９】
また、Ｐ型半導体基板１０１上にＮ型エピタキシャル層１０４、１０６を設け、このＮ型エピタキシャル層１０４、１０６にＮＰＮトランジスタＴｒ０およびマルチコレクタ型ＮＰＮトランジスタＴｒ１を作り込む場合、Ｎ型エピタキシャル層１０４、１０６のトータルの厚さは、公知の標準的な半導体装置におけるのと同様に、７μｍ〜８μｍ程度以上（上の例では８μｍ〜１０μｍ）に設定できる。したがって、高耐圧を維持できる。
【００６０】
また、マルチコレクタ型ＮＰＮトランジスタＴｒ１のＮ型コレクタ層Ｔｒ１Ｃの寸法は、公知の標準的な半導体装置におけるのと同じ程度に維持できる。したがって、ＩＩＬ素子の面積を大きくすることもない。
【００６１】
また、製造段階で、マルチコレクタ型ＮＰＮトランジスタＴｒ１の内部ベース領域（Ｐ−型下方拡散層１０５’およびＰ−型内部ベース拡散層１１１）の不純物濃度と、Ｐ型素子分離領域１０５、１０７の不純物濃度とを別々に設定しているので、ＩＩＬ素子内のマルチコレクタ型ＮＰＮトランジスタＴｒ１のＰ型ベース層Ｔｒ１Ｂ（特に内部ベース領域）の不純物濃度が最適な低濃度（Ｐ−型）に設定できるとともに、Ｐ型素子分離領域１０５、１０７の不純物濃度は高濃度（Ｐ＋型）に設定できる。したがって、素子間の寄生トランジスタ動作を抑制することができ、回路動作の安定した半導体装置が得られる。
【００６２】
また、マルチコレクタ型ＮＰＮトランジスタＴｒ１のＮ型エミッタ層Ｔｒ１Ｅの上部をなすＮ型ウェル拡散層１０３’は、Ｐ型ベース層Ｔｒ１Ｂの下部をなすＰ−型下方拡散層１０５’に接する位置に設けられ、Ｐ型ベース層Ｔｒ１Ｂ（特にＰ−型下方拡散層１０５’）の不純物濃度よりも高い不純物濃度をもつ。上の例では、Ｎ型ウェル拡散層１０３’の不純物濃度は２×１０１７ａｔｏｍｓ／ｃｍ３以上になっている。したがって、マルチコレクタ型ＮＰＮトランジスタＴｒ１のエミッタ注入効率が改善される。この結果、マルチコレクタ型ＮＰＮトランジスタＴｒ１の逆ｈＦＥを高くすることが可能になり、ＩＩＬ素子の動作特性をさらに向上させることができる。
【００６３】
また、Ｎ型ウェル拡散層１０３’をなす不純物は燐であるから、アンチモンなどに比して、拡散係数が比較的大きい。したがって、製造段階で、Ｎ型不純物源から燐の拡散を行ってＮ型ウェル拡散層１０３’を形成することにより、マルチコレクタ型ＮＰＮトランジスタＴｒ１のＰ型ベース層Ｔｒ１Ｂの厚さ（縦方向寸法）を容易に狭く設定できる。したがって、マルチコレクタ型ＮＰＮトランジスタＴｒ１の動作特性をさらに改善でき、したがってＩＩＬ素子の動作特性をさらに改善できる。
【００６４】
このように、この実施形態の半導体装置は、ＮＰＮトランジスタからなるバイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた半導体装置であって、高耐圧であるとともに、動作特性の優れたＩＩＬ素子を有する。
【００６５】
また、この実施形態の半導体装置は、標準的なバイポーラ製造プロセスに対して僅かに製造工程を追加するだけで、つまり上下分離拡散技術を追加するだけで容易に作製される。当業者ならば分かるように、前述した各拡散層領域の所望とする最終的な不純物濃度プロファイルや拡散深さ等は、容易にプロセス設計が可能である。
【図面の簡単な説明】
【００６６】
【図１】ＩＩＬ（Integrated Injection Logic）素子の等価回路を示す図である。
【図２】バイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた従来の半導体装置の断面構造を示す図である。
【図３】図２中のａ−ａ’線に沿った不純物濃度プロファイルを示す図である。
【図４】バイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた、この発明の一実施形態の半導体装置の製造工程を説明する図である。
【図５】上記半導体装置の製造工程を説明する図である。
【図６】上記半導体装置の製造工程を説明する図である。
【図７】上記半導体装置の製造工程を説明する図である。
【図８】図７中のａ−ａ’線に沿った不純物濃度プロファイルを示す図である。
【符号の説明】
【００６７】
Ｔｒ０  ＮＰＮトランジスタ
Ｔｒ１  マルチコレクタ型ＮＰＮトランジスタ
Ｔｒ２  ＰＮＰトランジスタ
１０２、１０２’  Ｎ＋型埋込拡散層
１０３’  Ｎ型ウェル拡散層
１０５’  Ｐ−型下方拡散層
１０９  第１島領域
１１０  第２島領域
１１１  Ｐ−型内部ベース拡散層
１１３  Ｎ＋型拡散層
【図１】
2007220793.tif 000003
【図２】
2007220793.tif 000004
【図３】
2007220793.tif 000005
【図４】
2007220793.tif 000006
【図５】
2007220793.tif 000007
【図６】
2007220793.tif 000008
【図７】
2007220793.tif 000009
【図８】
2007220793.tif 000010