(57)【要約】【課題】  不揮発性レジスタにより特性が調整されるアナログ回路の回路特性を、パッケージングにより変化することを抑制する。【解決手段】  半導体チップ１上には、デジタル回路２及びアナログ回路３が形成されている。また、半導体チップ１上には、アナログ回路３の回路特性を調整するための情報を格納するように不揮発性レジスタ４も形成されている。この不揮発性レジスタ４に格納された情報によって、アナログ回路３の回路特性が調整される。そして、アナログ回路３の回路領域に重畳して別の半導体ダミーチップ１１が接着剤１２を介して装着され、マルチチップパッケージとする。【選択図】  図１
2007242705.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性レジスタと上記不揮発性レジスタにより特性が調整されるアナログ回路領域とが形成された第１の半導体チップと、
接着剤を介して、上記アナログ回路領域に重畳して装着される第２の半導体チップと、を有することを特徴とするマルチチップパッケージ。
【請求項２】
請求項１に記載のマルチチップパッケージにおいて、
上記第２の半導体チップは、ダミーチップであることを特徴とするマルチチップパッケージ。
【請求項３】
請求項１に記載のマルチチップパッケージにおいて、
上記第２の半導体チップは、その表面上に回路領域が形成されていることを特徴とするマルチチップパッケージ。
【請求項４】
アナログ回路領域が形成された第１の半導体チップと、
接着剤を介して、上記アナログ回路領域に重畳して装着されるダミーチップである第２の半導体チップと、を有することを特徴とするマルチチップパッケージ。
【請求項５】
請求項１乃至４のいずれか１項に記載のマルチチップパッケージにおいて、
上記第２の半導体チップは、上記第１の半導体チップと同じ材料組成の基板からなっていることを特徴とするマルチチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ上に形成されたアナログ回路の特性の安定化に関する。
【背景技術】
【０００２】
現在、半導体チップはアナログ回路とデジタル回路の混載である場合が多い。アナログ回路とは、アナログ値の信号をデータとして用いる回路の総称であり、例えば、基準電圧発生回路や、位相ロックループ（ＰＬＬ）や、アナログ／デジタル変換回路、デジタル／アナログ変換回路、位相比較回路等が含まれる。デジタル回路とは、デジタル値の信号をデータとして用いる回路の総称であり、各種の論理回路によって構成される演算回路やメモリなどが含まれる。
【０００３】
一般的に、デジタル回路はデジタル信号を扱うため、ノイズに強く、また微弱な信号で動作できるので高速、低消費電力である。一方、アナログ回路はアナログ信号を扱うため、電源電圧、温度、製造ばらつきなどで動作特性が変動しやすい回路である。そのため、ヒューズ回路やＥＥＰＲＯＭなどで構成された不揮発性レジスタによって、アナログ回路の特性が調整されることがある。
【０００４】
図５は従来の半導体チップパッケージの平面図を示し、図６は図５の半導体チップパッケージにおけるＣ−Ｃ線断面図を示している。半導体チップ１０１上には、デジタル回路１０２及びアナログ回路１０３が形成されている。また、半導体チップ１０１上には、アナログ回路１０３の回路特性を調整するための情報を格納するように不揮発性レジスタ１０４も形成されている。この不揮発性レジスタ１０４に格納された情報によって、アナログ回路１０３の回路特性が調整される。デジタル回路１０２、アナログ回路１０３及び不揮発性レジスタ１０４上には絶縁膜がコーティングされている。
【０００５】
また、半導体チップ１０１の周辺部分には、これらデジタル回路１０２、アナログ回路１０３と半導体チップの外部との信号授受を行うパッド１０７を有する。パッド１０７はリードフレーム１０８（図５では不図示）にワイヤ１０９をワイヤボンディングするための電極である。
【０００６】
図７は半導体チップ１０１のアナログ回路１０３及び不揮発性レジスタ１０４の例示である。アナログ回路１０３では、バンドギャップレファレンス（ＢＧＲ）回路１１１により生成された電圧Ｖｉｎがオペアンプ１１２の＋入力端子に入力され、オペアンプ１１２から出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔと接地電圧ＧＮＤとの間には、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５が直列に接続される。抵抗Ｒ１と抵抗Ｒ２の間の端子電圧はスイッチＳ１を介してオペアンプ１１２の−入力端子に入力される。同様に、抵抗Ｒ２と抵抗Ｒ３の間の端子電圧はスイッチＳ２を介して、抵抗Ｒ３と抵抗Ｒ４の間の端子電圧はスイッチＳ３を介して、抵抗Ｒ４と抵抗Ｒ５の間の端子電圧はスイッチＳ４を介して、それぞれオペアンプ１１２の−入力端子に入力される。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、不揮発性レジスタ１０４に格納された情報により、いずれか１つのみがオンし、その他の３つはオフする。
【０００７】
ここで、Ｒｔｏｔａｌ＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５とする。例えば、スイッチＳ１がオンする場合には、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｉｎ×Ｒｔｏｔａｌ／（Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）となる。同様に、スイッチＳ２がオンする場合には、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｉｎ×Ｒｔｏｔａｌ／（Ｒ３＋Ｒ４＋Ｒ５）となる。スイッチＳ３がオンする場合には、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｉｎ×Ｒｔｏｔａｌ／（Ｒ４＋Ｒ
５）となる。スイッチＳ４がオンする場合には、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｉｎ×Ｒｔｏｔａｌ／（Ｒ５）となる。このようにスイッチＳ１、Ｓ２、Ｓ３、Ｓ４のいずれをオンさせるか選択することで、アナログ回路１０３の回路特性である出力電圧Ｖｏｕｔが調整されることになる。
【０００８】
不揮発性レジスタ１０４は、レーザ照射によるヒューズ素子切断の有無により情報を格納するヒューズ回路やＥＥＰＲＯＭなどの不揮発性メモリにより情報を格納するもので構成される。不揮発性レジスタ１０４は、格納された情報により、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４のいずれか１つのみがオンするような信号を出力する。
【特許文献１】特開２００２-１００７２９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図５に例示したような半導体チップ１０１の生産工程においては、アナログ回路１０３の回路特性の不良品は早期にスクリーニングすることが望ましい。そこで、ウェーハ上に半導体チップ１０１が形成された状態において、いわゆるウェーハソートの段階で、不揮発性レジスタ１０４に格納された情報によりアナログ回路１０３の回路特性が許容範囲に入っているかどうかが判定されることになる。
【００１０】
しかし、このようにウェーハ段階でアナログ回路１０３の回路特性が調整された半導体チップ１０１がパッケージングされてモールド樹脂で封止されると、ウェーハ段階で調整した回路特性が変化してしまうことが分かった。
【００１１】
本発明は上記実情に鑑みてなされたものであり、その目的は、不揮発性レジスタにより特性が調整されるアナログ回路の回路特性を、パッケージングにより変化することを好適に抑制することにある。
【００１２】
また、不揮発性レジスタに格納された情報によりアナログ回路の回路特性を調整しない場合であっても、アナログ回路の回路特性がパッケージングにより変化することを好適に抑制することも本発明の目的とする。
【課題を解決するための手段】
【００１３】
本発明は、不揮発性レジスタと上記不揮発性レジスタにより特性が調整されるアナログ回路領域とが形成された第１の半導体チップと、接着剤を介して、上記アナログ回路領域に重畳して装着される第２の半導体チップと、を有するマルチチップパッケージである。
【００１４】
さらに、本発明は、上記接着剤はフィラーを含まないマルチチップパッケージあるいは上記第２の半導体チップはダミーチップであるマルチチップパッケージである。
【００１５】
また、本発明は、上記第２の半導体チップはその表面上に回路領域が形成されているマルチチップパッケージである。
【００１６】
また、本発明は、アナログ回路領域が形成された第１の半導体チップと、接着剤を介して、上記アナログ回路領域に重畳して装着されるダミーチップである第２の半導体チップと、を有するマルチチップパッケージである。
【発明の効果】
【００１７】
本発明によれば、不揮発性レジスタにより特性が調整されるアナログ回路の回路特性を、パッケージングにより変化することを好適に抑制するができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の第１の実施形態にかかる半導体マルチチップパッケージの平面図を示し、図２は図１の半導体マルチチップパッケージにおけるＡ−Ａ線断面図を示している。半導体チップ１上には、デジタル回路２及びアナログ回路３が形成されている。また、半導体チップ１上には、アナログ回路３の回路特性を調整するための情報を格納するように不揮発性レジスタ４も形成されている。この不揮発性レジスタ４に格納された情報によって、アナログ回路３の回路特性が調整される。デジタル回路２、アナログ回路３及び不揮発性レジスタ４上には絶縁膜がコーティングされている。
【００１９】
本実施形態の特徴とするところは、不揮発性レジスタにより回路特性が調整されるアナログ回路３の回路領域に重畳して別の半導体ダミーチップ１１が接着剤１２を介して装着されたマルチチップパッケージであることにある。半導体ダミーチップ１１は、その裏面に配置される接着剤１２、例えば、ダイアタッチテープによって、半導体チップ１のアナログ回路３の回路領域上に装着される。その他、接着剤１２は、エポキシ系樹脂などの非導電性ペーストであっても良い。
【００２０】
半導体チップ１の周辺部分には、これらデジタル回路２、アナログ回路３と半導体チップ１の外部との信号授受を行うパッド７を有する。パッド７はリードフレーム８（図１では不図示）にワイヤ９をワイヤボンディングするための電極である。半導体チップ１のアナログ回路３及び不揮発性レジスタ４は、例えば、図７と同様のものである。その後、半導体チップ１及び半導体ダミーチップ１１をモールド樹脂で封止して、マルチチップパッケージとする。
【００２１】
このようなマルチチップパッケージの構成とすることで、不揮発性レジスタにより特性が調整されるアナログ回路３の回路特性を、パッケージングにより変化することを好適に抑制することができる。その理由の１つとして、モールド樹脂封止によるアナログ回路３の回路領域表面での応力が緩和されることが考えられる。
【００２２】
なお、接着剤１２は、フィラーを含まないことが好適である。接着剤１２がフィラーが含むと、アナログ回路３の領域上のフィラーが局所的にアナログ回路３への応力に影響を与えるからである。
【００２３】
図３は本発明の第２の実施形態にかかる半導体マルチチップパッケージの平面図を示し、図４は図３の半導体マルチチップパッケージにおけるＢ−Ｂ線断面図を示している。第１の実施形態と同様の構成については同一の番号を付し、説明を省略する。
【００２４】
第２の実施形態が第１の実施形態と異なるのは、半導体チップ２１のアナログ回路３の回路領域上に装着されるのは、半導体ダミーチップ１１ではなく、半導体チップ３１に置き換わっていることである。半導体チップ３１上には、回路領域が形成されている。半導体チップ３１としては、例えば、ＤＲＡＭやＳＲＡＭなどの各種メモリチップや各種演算回路で構成された半導体集積回路チップが考えられる。半導体チップ３１上のパッド３７と半導体チップ２１上のパッド５との間をワイヤ３９でワイヤボンディングすることで、半導体チップ３１上の回路と半導体チップ２１上の回路とが電気的に接続される。
【００２５】
これにより、本実施の形態では、不揮発性レジスタにより特性が調整されるアナログ回路３の回路特性を、パッケージングにより変化することを好適に抑制するができると共に、さらに、マルチチップパッケージ内の積層チップを回路領域としても有効に活用することができるので、マルチチップパッケージ全体として回路の集積度を上げることができる。
【００２６】
なお、第１の実施形態における半導体ダミーチップ１１と半導体チップ１とは、同じ材料組成の基板、例えばシリコン基板からなっていることが好適であり、同様に、第２の実施形態における半導体チップ３１と半導体チップ２１も、同じ材料組成の基板からなっていることが好適である。モールド樹脂封止によるアナログ回路３の回路領域表面での応力は、積層される半導体チップが同じ材料組成の基板である方が緩和されるからである。
【００２７】
上記実施形態では、不揮発性レジスタにより特性が調整されるアナログ回路３の回路特性を、パッケージングにより変化することを好適に抑制するものを示したが、これに限られない。例えば、不揮発性レジスタに格納された情報によってアナログ回路の回路特性を調整しないような場合であっても、そのアナログ回路の回路領域に重畳して別の半導体ダミーチップ１１を接着剤１２を介して装着することで、アナログ回路の回路特性がパッケージングにより変化することを好適に抑制することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明にかかるチップパッケージの第１の実施の形態の平面図。
【図２】図１の実施の形態におけるＡ−Ａ線断面図。
【図３】本発明にかかるチップパッケージの第２の実施の形態の平面図。
【図４】図３の実施の形態におけるＢ−Ｂ線断面図。
【図５】従来の半導体チップパッケージの平面図。
【図６】図５の半導体チップパッケージにおけるＣ−Ｃ線断面図。
【図７】半導体チップのアナログ回路及び不揮発性レジスタの例。
【符号の説明】
【００２９】
１、２１：半導体チップ（第１の半導体チップ）
２：デジタル回路
３：アナログ回路
４：不揮発性レジスタ
５：パッド
７：パッド
８：リードフレーム
９：ワイヤ
１１、３１：半導体チップ（第２の半導体チップ）
１２：接着剤
３７：パッド
３９：ワイヤ
【図１】
2007242705.tif 000003
【図２】
2007242705.tif 000004
【図３】
2007242705.tif 000005
【図４】
2007242705.tif 000006
【図５】
2007242705.tif 000007
【図６】
2007242705.tif 000008
【図７】
2007242705.tif 000009