(57)【要約】【課題】本発明はＡＴＭセルとイーサネットパケットの混在伝送方法及び装置関し、伝送効率を悪化させることのないＡＴＭセルとイーサネットパケットの混在伝送方法及び装置を提供することを目的としている。【解決手段】ＡＴＭとイーサネットをそれぞれ収容し、ＡＴＭセル若しくはイーサネットパケット上に記述された情報を元にスイッチングを行なう通信装置において、ＡＴＭセルを５３バイトの固定のイーサネットパケットと見なして送信を行なう送信手段を設けて構成される。この結果、伝送効率を悪化させることがないようにすることができる。【選択図】図９
2007214762.tif 000002
【特許請求の範囲】
【請求項１】
ＡＴＭとイーサネットをそれぞれ収容し、ＡＴＭセル若しくはイーサネットパケット上に記述された情報を元にスイッチングを行なう通信装置において、
ＡＴＭセルを５３バイトの固定のイーサネットパケットと見なして送信を行なうようにしたことを特徴とするＡＴＭセルとイーサネットパケットの混在伝送方法。
【請求項２】
ＡＴＭセルとイーサネットパケットが混在している物理媒体上のデータから、ＡＴＭセルとイーサネットパケットを、データ長とエラー検出により分離検出するようにしたことを特徴とする請求項１記載のＡＴＭセルとイーサネットパケットの混在伝送方法。
【請求項３】
ＡＴＭセルとイーサネットパケットが混在している物理媒体を収容し、ＡＴＭセルとイーサネットパケット両方のスイッチングを行なう場合において、
イーサネットとＡＴＭセルをエントリとする一つの検索テーブルを参照して、スイッチングを行なうことを特徴とする請求項１記載のＡＴＭセルとイーサネットパケットの混在伝送方法。
【請求項４】
ＡＴＭセルとイーサネットパケットが混在している物理媒体を収容し、ＡＴＭセルとイーサネットパケット両方のスイッチングを行なう場合において、
ＡＴＭセルとイーサネットパケット共通の優先度クラス分けにより、優先制御を行なうことを特徴とする請求項１記載のＡＴＭセルとイーサネットパケットの混在伝送方法。
【請求項５】
ＡＴＭとイーサネットをそれぞれ収容し、ＡＴＭセル若しくはイーサネットパケット上に記述された情報を元にスイッチングを行なう通信装置において、
ＡＴＭセルを５３バイトの固定のイーサネットパケットと見なして送信を行なう送信手段を設けたことを特徴とするＡＴＭセルとイーサネットパケットの混在伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＴＭセルとイーサネットパケットの混在伝送方法及び装置に関し、更に詳しくはＡＴＭ通信装置とイーサネット（富士ゼロックス社の登録商標）通信装置が混在した移行期の環境において、ＡＴＭセルとイーサネットパケットを同時に通信可能とする通信方法及び装置に関する。
【０００２】
近年、ＡＴＭからイーサネットへの移行が進んでいるが、ＡＴＭ通信環境からイーサネット通信環境への移行は、コストと手間を伴うため、そのままＡＴＭ通信装置を使用するケースも多く、イーサネットとの統一的な通信環境が求められている。
【背景技術】
【０００３】
図１０は、従来のＡＴＭセルとイーサネットパケットの混在収容技術を示したものである。１２５μｓを一つの区間として、その中にヘッダ部（ＰＣＢｄ）１、ＡＴＭセル収容部（“Ｐｕｒｅ”  ＡＴＭ  ｃｅｌｌｓ  ｓｅｃｔｉｏｎ）２、ＧＥＭデータ収容部（ＴＤＭ＆ｄａｔａ  ｆｒａｇｍｅｎｔｓ  ｏｖｅｒ  ＧＥＭ  ｓｅｃｔｉｏｎ）３がある。ヘッダ部１には、ＡＴＭセル収容部２に何セル収容されているか、ＧＥＭデータ先頭位置、有効データ長等の情報が収容されている。ＡＴＭセル収容部２には、Ｎ個のＡＴＭセルが収容される。ＧＥＭデータ収容部３には、イーサネットパケットが、更にカプセリング化されて収容される。
【０００４】
従来のこの種の技術としては、上り回線に固定長のフレームを設定し、更にこのフレームを複数の上りサブフレームに分割し、異なる信号形式の上り信号を別々の上りサブフレームに収容するようにした技術が知られている（例えば特許文献１参照）。
【特許文献１】特開２０００−９２０１１号公報（段落００２４〜００３１、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述した従来の技術では、ＡＴＭセルとイーサネットパケットを混在させて伝送しようとすると、カプセリング化を行わなければならず、ヘッダの追加の分、伝送効率が悪化するという問題が発生する。また、ＡＴＭからイーサネットへの移行が完全に完了した場合、混在伝送させるインタフェース処理ユニット（以下ＩＦと略す）が、イーサネットと互換性のないフォーマットであるため、他装置と接続できず、そのＩＦは使えないという問題が発生する。
【０００６】
また、ＡＴＭセルとイーサネットパケットが混在して伝送されている状態では、そのままではＡＴＭセルとイーサネットパケットの区別ができないという問題が発生する。
また、ＡＴＭセルとイーサネットパケットを混在収容する通信装置において、スイッチィングを行なう場合、ＡＴＭセル用のスイッチィングを行なう場合は、ＡＴＭセル用のスイッチィング機能、イーサネットパケット用のスイッチィングを行なう場合にはイーサネットパケット用のスイッチング機能がそれぞれ必要となるため、構成が複雑となるという問題がある。
【０００７】
更に、ＡＴＭセルとイーサネットパケットを混在収容する通信装置において、優先制御を行なう場合は、ＡＴＭセル用の優先制御機能、イーサネットパケット用の優先制御機能がそれぞれ必要となるため、構成が複雑となる。
【０００８】
本発明はこのような課題に鑑みてなされたものであって、伝送効率を悪化させることのないＡＴＭセルとイーサネットパケットの混在伝送方法及び装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
（１）請求項１記載の発明は、ＡＴＭとイーサネットをそれぞれ収容し、ＡＴＭセル若しくはイーサネットパケット上に記述された情報を元にスイッチングを行なう通信装置において、ＡＴＭセルを５３バイトの固定のイーサネットパケットと見なして送信を行なうようにしたことを特徴とする。
（２）請求項２記載の発明は、ＡＴＭセルとイーサネットパケットが混在している物理媒体上のデータから、ＡＴＭセルとイーサネットパケットを、データ長とエラー検出により分離検出するようにしたことを特徴とする。
（３）請求項３記載の発明は、ＡＴＭセルとイーサネットパケットが混在している物理媒体を収容し、ＡＴＭセルとイーサネットパケット両方のスイッチングを行なう場合において、イーサネットとＡＴＭをエントリとする一つの検索テーブルを参照して、スイッチングを行なうことを特徴とする。
（４）請求項４記載の発明は、ＡＴＭセルとイーサネットパケット両方のスイッチングを行なう場合において、ＡＴＭセルとイーサネットパケット共通の優先度クラス分けにより、優先制御を行なうことを特徴とする。
（５）請求項５記載の発明は、ＡＴＭとイーサネットをそれぞれ収容し、ＡＴＭセル若しくはイーサネットパケット上に記述された情報を元にスイッチングを行なう通信装置において、ＡＴＭセルを５３バイトの固定のイーサネットパケットと見なして送信を行なう送信手段を設けたことを特徴とする。
【発明の効果】
【００１０】
（１）請求項１記載の発明によれば、伝送効率を悪化させることなくＡＴＭセルとイーサネットパケットを混在伝送させることができる。また、イーサネットと互換性を持たせ、イーサネット移行完了後でも装置を使用可能にすることができる。
（２）請求項２記載の発明によれば、ＡＴＭセルとイーサネットパケットの識別と分離を実現することができる。
（３）請求項３記載の発明によれば、スイッチィング機能の共通化を図り、スイッチィング機能構成の簡単化を図ることができる。
（４）請求項４記載の発明によれば、優先制御機能の共通化を図り、優先制御機能構成の簡単化を図ることができる。
（５）請求項５記載の発明によれば、伝送効率を悪化させることなくＡＴＭセルとイーサネットパケットを混在伝送させることができる。また、イーサネットと互換性を持たせ、イーサネット移行完了後でも装置を使用可能にすることができる。
【発明を実施するための最良の形態】
【００１１】
（第１の形態例）
図１は本発明によるＡＴＭセル・イーサネットパケット混在送信の説明図である。ＩＦＧ１１は、パケット間ギャップ（Ｉｎｔｅｒ  Ｆｒａｍｅ  Ｇａｐ）、プリアンブル１２はフレーム先頭を検出するためのパターンを示す。これらのパターンは、イーサネット技術を応用したものであり、ＡＴＭセル１３や、イーサネットパケット１４の前に置くことで、ＡＴＭセルを５３バイト固定のイーサネットパケットと見なして送信を行なうことが可能となる。これにより、ＡＴＭセルとイーサネットパケットの混在伝送が可能となる。
【００１２】
ここで、プリアンブル１２は、７バイトの“１０１０１０１０”が連続し、最後の１バイトが“１０１０１０１１”であるパターンである。最後が“１０”ではなく、“１１”となることで、次のバイトからＡＴＭセル若しくはイーサネットパケットが始まることを表わす。
【００１３】
図２はＡＴＭセルフォーマットを示す図である。ＡＴＭセルは、５３バイトの情報で構成され、ヘッダ部１７と情報フィールド１８よりなる。ヘッダ部１７において、ＶＰＩは仮想パス識別子、ＶＣＩは仮想チャネル識別子、ＰＴはペイロードタイプ、ＣＬＰはセル損失優先表示、ＨＥＣはヘッダ部誤り制御である。
【００１４】
図３はイーサネットパケットのフォーマットを示す図である。図４はイーサネットパケットフォーマットの各部の説明図である。２１はＰＡ（プリアンブル）であり、同期確立のために使用する信号ビット列であり、ビット列は“１０１０１０１０…”であり、最終バイトが“１０１０１０１１”である。ＰＡは８バイトで構成される。２２はＭＡＣ−ＤＡ（Ｄｅｓｔｉｎａｔｉｏｎ  Ａｄｄｒｅｓｓ：宛先アドレス）で６バイトで構成される。
【００１５】
２３はＭＡＣ−ＳＡ（Ｓｏｕｒｃｅ  Ａｄｄｒｅｓｓ：送信元アドレス）であり、６バイトで構成される。２４はＴａｇ  Ｐｒｏｔｏｃｏｌ  Ｉｄｅｎｔｉｆｉｅｒ（ＴＰＩＤ：タグプロトコル識別子）であり、デフォルトでは、ＶＷＡＮタグを示す“０ｘ８１００”を挿入する。該ＴＰＩＤ２４は２バイトで構成される。２５はＴａｇ  Ｃｏｎｔｒｏｌ  Ｉｄｅｎｔｉｆｉｅｒ（ＴＣＩ：タグ制御情報）であり、２バイトで構成される。該ＴＣＩ２５は、ｐｒｉ２５ａ３ビットと、ＣＦＩ２５ｂ１ビットと、ＶＩＤ２５ｃ１２ビットで構成される。ｐｒｉ２５ａは３ビットの優先度を示すプライオリテイビットである。ＣＦＩ２５ｂは１ビットのキャノニカル形式識別子である。ＶＩＤはＶＬＡＮ（ＶＷＡＮ）を識別するための１２ビットの識別子である。
【００１６】
２６はＴｙｐｅ／Ｌｅｎｇｔｈ（データ部の長さ）であり、パディング（ダミーデータ）を除く。２７はＤａｔａ領域であり、上位プロトコルのデータを示す。２８はＦｒａｍｅ  Ｃｈｅｃｋ  Ｓｅｑｕｅｎｃｅ（ＦＣＳ：フレーム検査シーケンス）であり、誤り検査コードＣＲＣ−３２である。ＦＣＳ２８は、４バイトで構成される。ＴＰＩＤ２４とＴＣＩ２５とでＶＷＡＮ及びＶＬＡＮを構成する。ＶＬＡＮは、ＩＥＥＥ８０２．１Ｑに定義されたユーザで付与される拡張タグであり、ＶＷＡＮはＶＬＡＮと内容は同じであるが、通常キャリアで付与される拡張タグである。
【００１７】
第１の形態例によれば、伝送効率を悪化させることなくＡＴＭセルとイーサネットパケットを混在伝送させることができる。また、イーサネットと互換性を持たせ、イーサネット移行完了後でも装置を使用可能にすることができる。
【００１８】
（第２の形態例）
図５は本発明の一実施の形態例を示すブロック図であり、ＡＴＭセルとイーサネットパケットの識別・分離の流れを示している。伝送媒体３１は、光ファイバやツイストペア線等の物理媒体である。物理インタフェース部３２は、光モジュール等より構成され、光信号を電気信号に変換する。物理インタフェース部３２はＡＴＭ／Ｅｔｈｅｒ混在対応物理部３３と接続されている。ＡＴＭ／Ｅｔｈｅｒ混在対応物理部３３において、３３ａはクロックリカバリー／リンクアップ制御部であり、電気信号を元に受信クロック再生や、対向装置とのリンクアップ制御を行なう。
【００１９】
３３ｂは、プリアンブルを元にＡＴＭセル若しくはイーサネットパケットの先頭を検出する先頭検出部である。先頭検出部３３ｂの出力は、Ｓ／Ｐ（シリアル／パラレル）変換部３４に入り、パラレルデータに変換される。該Ｓ／Ｐ変換部３４の出力は、ＡＴＭ／Ｅｔｈｅｒ混在対応ＭＡＣ３５に入る。ＡＴＭ／Ｅｔｈｅｒ混在対応ＭＡＣ３５において、３５ａは抽出したＡＴＭセル若しくはイーサネットパケットの長さを検出するパケット長検出部である。
【００２０】
そして、検出した長さ情報を元に、６４バイト以上であれば、イーサネットフレームと判断し、ＦＣＳエラー検出部３５ｂにおいてＦＣＳエラー検出を行なう。そして、ＦＣＳエラー検出部３５ｂからイーサネットパケットが出力される。検出した長さ情報が５３バイトであれば、ＡＴＭセルと判断し、ＨＥＣエラー検出部３５ｃでＨＥＣエラー検出を行なう。そして、該ＨＥＣエラー検出部３５ｃからＡＴＭセルが出力される。
【００２１】
以上のように、データ長を検出し、エラーチェックを行なうことで、ＡＴＭセルとイーサネットの分離が可能となる。
（第３の形態例）
ＡＴＭセルとイーサネットパケットのスイッチィング機能の共通化を図るためには、スイッチィングを実行する際の元となる検索テーブルの共通化を図る必要がある。図６は検索テーブルの構成例を示す図である。検索テーブル４１は複数のエントリから構成される。図に示すように、イーサネットのエントリとＡＴＭのエントリか混在して入っている。各エントリは、検索キー部とそれに対応した出力ポートリストから構成される。
【００２２】
４２はイーサネットエントリ内容を示す。４２ａは、エントリがイーサネット用なのかＡＴＭ用なのかを示すＥ／Ａ領域、４２ｂは登録されているＭＡＣアドレス、４２ｃは登録されているＶＷＡＮ値、４２ｄは登録されているＶＬＡＮ値、４３はエントリに一致したパケットの出力先を決める出力ポートリストを示す。
【００２３】
イーサネットパケットであれば、スイッチィング対象パケット中のＭＡＣ−ＤＡ値、ＶＷＡＮ／ＶＬＡＮのＶＩＤ値と一致するエントリがあるかテーブル検索を実施する。テーブル中に一致するエントリがあれば、そのエントリに対応付けられた出力ポートリストを参照し、出力すべきポート情報を得る。
【００２４】
４４にＡＴＭエントリ内容を示す。４４ａはエントリがイーサネット用なのかＡＴＭ用なのかを示すＥ／Ａ領域、４４ｂは登録されているＶＰＩ値、４４ｃは登録されているＶＣＩ値、４５はエントリに一致したパケットの出力先を決める出力ポートリストである。ＡＴＭセルであれば、セルヘッダ中のＶＰＩ／ＶＣＩ値と一致するエントリがあるかテーブル検索を実施する。テーブル中に一致するエントリがあれば、そのエントリに対応付けられた出力ポートリストを参照し、出力すべきポート情報を得る。
【００２５】
ＡＴＭセルとイーサネットパケットで検索テーブルの共通化を図るには、イーサネットのＶＷＡＮをＡＴＭのＶＰＩに、イーサネットのＶＬＡＮをＡＴＭセルのＶＣＩに対応させてスイッチィングテーブルの共通化を図る。また、エントリがＡＴＭ用なのか、イーサネット用なのかを識別できるように領域（図中のＥ／Ａ領域４２ａ，４４ａ）を設けている。このように構成することで、ＡＴＭセルヘッダ部とイーサネットヘッダ部を対応付けすることで、別々のテーブルを使用することなく、同じ検索テーブルでのスイッチィングが可能となる。
【００２６】
（第４の形態例）
ＡＴＭセルの優先制御とイーサネットパケットの優先制御の共通化を実現する方法を示す。ＡＴＭにおいて優先制御を行なうには、呼制御時に端末からの要求により、優先度を決めるやり方をとる。これにより、ＡＴＭセルヘッダ中のＶＰＩ／ＶＣＩ値に対して、ある優先クラスが対応して割り付けられる。
【００２７】
一方、イーサネットの場合は、パケット長のＶＷＡＮ／ＶＬＡＮ−ＴＡＧのプライオリテイ（Ｐｒｉｏｒｉｔｙ）フィールドに８段階の優先度情報を見て優先クラス分けを行なう。この優先度情報は、端末或いは途中のスイッチィング装置において付与される。
【００２８】
次に、ＡＴＭセルとイーサネットパケットが混在した環境で、共通の優先度割り付けを実現する方法を示す。優先度割り付けを共通化するためには、イーサネットでの優先度と、ＡＴＭでの優先度を改めて、混在クラスとして再割り付けを行なう。図７は優先クラスの統合の説明図である。５１はイーサネットクラス、５２はＡＴＭクラスを示す。この例では、イーサネットのクラス数が８、ＡＴＭのクラス数が８の場合を示している。これを改めて混在クラス５３として、クラス分けを行なう。例えば、図７はイーサネットクラス５１とＡＴＭクラス５２を、優先度が高い順に割り付けており、イーサネットクラス５１とＡＴＭクラス５２の共通化を実現している。
【００２９】
この実施の形態例によれば、伝送効率を悪化させることなくＡＴＭセルとイーサネットパケットを混在伝送させることができる。また、イーサネットと互換性を持たせ、イーサネット移行完了後でも装置を使用可能にすることができる。
【００３０】
図８はＡＴＭとイーサネットを混在収容するスイッチ装置の構成例を示すブロック図であり、６０がＡＴＭ／イーサ（Ｅｔｈｅｒ）混在対応スイッチを示している。ＡＴＭ対応装置とイーサネット対応装置からの信号は、それぞれのインタフェースに入る。つまり、ＡＴＭ対応装置からの信号は、ＡＴＭ  ＩＦ部６１に入り、イーサネット対応装置からの信号は、イーサＩＦ６２に入る。６４は、ＡＴＭ／イーサネット混在対応装置を接続する混在ＩＦ部である。
【００３１】
６３は、ＩＦ間のＡＴＭセル若しくはイーサネットパケットのスイッチィングを行なうスイッチである。ＡＴＭ／イーサ混在対応スイッチ６０は、３種類のＩＦ６１，６２，６４及び、それらから入力されたＡＴＭセル／イーサネットパケット間をスイッチするスイッチ６３から構成される。ＡＴＭＩＦ６１、イーサＩＦ６２及び混在ＩＦ部６４は、通常複数の物理回線を収容するために複数のポートを持っている。そして、混在ＩＦ部６４からはＡＴＭ／イーサ混在データが出力され、ＡＴＭ／イーサ混在対応装置と接続されることになる。
【００３２】
図９は本発明のスイッチ装置の具体的構成例を示すブロック図である。図８と同一のものは、同一の符号を付して示す。図において、７１はＡＴＭセルを伝送する伝送媒体、７２はイーサネットパケットを伝送する伝送媒体、７３はＡＴＭセル、イーサネットパケット混在信号を伝送する伝送媒体である。これら伝送媒体としては、例えば光ファイバやツイストペア線等が用いられる。６０はＡＴＭ／イーサ混在対応スイッチである。
【００３３】
ＡＴＭ  ＩＦ部６１は３つのブロックで構成される。６１ａは光ＭＤＬ等の物理インタフェースを示す。６１ｂはＡＴＭ対応物理部を示す。６１ｃはＡＴＭ  ＭＡＣ部を示す。入力方向では、物理ＩＦ部６１ａに入力されたＡＴＭセルが光から電気信号に変換され、ＡＴＭ物理部６１ｂで、クロックリカバリ、Ｓ／Ｐ変換、リンク制御、セル同期／セル抽出等を実施され、ＡＴＭセルとして認識される。次に、ＡＴＭ  ＭＡＣ部６１ｃでＨＥＣエラー検出等を行ない、正常であれば、続くスイッチ部６３に渡す。
【００３４】
出力方向では、スイッチ部６３からのＡＴＭセルがＡＴＭ  ＭＡＣ部６１ｃをそのまま通過し、ＡＴＭ物理部６１ｂでＰ／Ｓ変換されて、物理ＩＦ部６１ａに渡されて、光信号として伝送媒体７１を介して送出される。
【００３５】
イーサネットＩＦ部６２は、３つのブロックで構成される。６２ａは光ＭＤＬ等の物理ＩＦ部を示す。６２ｂは、イーサ物理部を示す。６２ｃはイーサネットＭＡＣを示す。入力方向では、物理ＩＦ部６２ａに入力されたイーサネットパケットが光から電気信号に変換され、イーサ物理部６２ｂでクロックリカバリ、Ｓ／Ｐ変換、リンク制御、ＩＥＥＥ規約に基づく５Ｂ→４Ｂ変換、パケット抽出等を実施され、イーサネットパケットとして認識される。
【００３６】
イーサＭＡＣ部６２ｃでレングスチェック、ＦＣＳエラー検出等を行ない、正常であればスイッチ部６３に渡す。出力方向では、スイッチ部６３からのイーサネットパケットがイーサＭＡＣ部６２ｃをそのまま通過し、イーサ物理部６２ｂで４Ｂ→５Ｂコード変換、Ｐ／Ｓ変換、プリアンブル付加等の処理が施され、物理ＩＦ部６２ａに渡されて光信号として伝送媒体７２を介して送出される。
【００３７】
スイッチ部６３は、４つのブロックで構成される。６３ａはスイッチ制御を行なうスイッチ本体を示す。６３ｂはＡＴＭセルやイーサネットパケットを一時的に収容するメモリ等で構成されるバッファである。６３ｃは、ＡＴＭセルヘッダや、イーサネットパケットヘッダの情報から宛先ポートを検索し、その結果に基づいて、スイッチィング経路を決定する検索テーブルである（図６参照）。６３ｄは、ＡＴＭの場合、端末からのシグナリング要求により、スイッチィング経路やクラス分けを決定するシグナリング制御部である。イーサネットの場合には、パケット内のＶＷＡＮにより経路設定やクラス分けが行われる。
【００３８】
混在ＩＦ部６４は、３つのブロックで構成される。６４ａは光ＭＤＬ等の物理ＩＦ部を示す。６４ｂはＡＴＭ／イーサネット混在対応物理部を示す。６４ｃは物理ＩＦ部を示す。
【００３９】
入力方向では、物理ＩＦ部６４ｃに入力されたＡＴＭ／イーサネット混在データが、光から電気信号に変換され、ＡＴＭ／イーサネット混在対応物理部６４ｂでクロックリカバリ、Ｓ／Ｐ変換、リンク制御、５Ｂ→４Ｂコード変換、パケット／セル抽出処理等が実施され、ＡＴＭセル／イーサネットパケット混在したものとして認識される。物理ＩＦ部６４ａでレングスチェックが行われる。
【００４０】
そして、５３バイトであればＡＴＭセルと見なされ、ＨＥＣエラー検出を実行され、正常であればスイッチ部６３に渡す。レングスが６４バイト以上であれば、イーサネットパケットと見なされ、ＦＣＳエラー検出を行ない、正常であればスイッチ部６３に渡す。出力方向では、スイッチ部６３からのイーサネットパケットが物理ＩＦ部６４ａをそのまま通過し、ＡＴＭ／イーサネット混在対応物理部６４ｂで４Ｂ→５Ｂコード変換、Ｐ／Ｓ変換、プリアンブルの付加処理等が実施され、物理ＩＦ部６４ｃに渡されて光信号として、伝送媒体７３を介して伝送路に送出される。
【００４１】
ここでは、伝送路上のフォーマットがイーサネットであるため、ＡＴＭ／イーサネット混在対応物理部６４ｂとして既存のイーサネット対応物理部をそのまま使用することが可能である。また、将来的にイーサネットのみになった場合、単にＡＴＭセルの処理を行わなければすむので、ＡＴＭが完全に置き換えられた場合には、イーサネット収容ＩＦとして使用することができる。
【００４２】
従来は、基本的にＡＴＭセルによる伝送か、イーサネットパケットによる伝送かどちらか一方であり、混在しようとすると、どちらか又は両方のカプセル化を行なうしかなく、ヘッダ追加により伝送効率が低下していた。また、カプセル化により、ＡＴＭ／イーサネットどちらとも互換性のない独自フォーマットとなって他装置との接続が困難であった。本発明によれば、カプセル化を行なうことなく、ＡＴＭセルとイーサネットパケットを混在して伝送できるようになる。また、イーサネットと互換性があるため、ＡＴＭセルがイーサネットに完全に置き換えられても、そのまま装置が使用可能となり、シームレスな移行が可能となる。
【図面の簡単な説明】
【００４３】
【図１】本発明によるＡＴＭセル・イーサネットパケット混在送信の説明図である。
【図２】ＡＴＭセルフォーマットを示す図である。
【図３】イーサネットパケットのフォーマットを示す図である。
【図４】イーサネットパケットフォーマットの各部の説明図である。
【図５】本発明の一実施の形態例を示すブロック図である。
【図６】検索テーブルの構成例を示す図である。
【図７】優先クラスの統合の説明図である。
【図８】スイッチ装置の構成例を示すブロック図である。
【図９】本発明のスイッチ装置の具体的構成例を示すブロック図である。
【図１０】従来技術の説明図である。
【符号の説明】
【００４４】
６０    ＡＴＭ／イーサ混在対応スイッチ部
６１    ＡＴＭ  ＩＦ部
６１ａ  物理ＩＦ部
６１ｂ  ＡＴＭ物理部
６１ｃ  ＡＴＭ  ＭＡＣ部
６２    イーサネットＩＦ部
６２ａ  物理ＩＦ部
６２ｂ  イーサ物理部
６２ｃ  イーサＭＡＣ部
６３    スイッチ部６３
６３ａ  スイッチ本体
６３ｂ  バッファ
６３ｃ  検索テーブル
６３ｄ  シグナリング制御部
６４    混在ＩＦ部
６４ａ  ＡＴＭ／イーサ混在対応ＭＡＣ部
６４ｂ  ＡＴＭ／イーサ混在対応物理部
６４ｃ  物理ＩＦ部
７１    伝送媒体
７２    伝送媒体
７３    伝送媒体
【図１】
2007214762.tif 000003
【図２】
2007214762.tif 000004
【図３】
2007214762.tif 000005
【図４】
2007214762.tif 000006
【図５】
2007214762.tif 000007
【図６】
2007214762.tif 000008
【図７】
2007214762.tif 000009
【図８】
2007214762.tif 000010
【図９】
2007214762.tif 000011
【図１０】
2007214762.tif 000012