(57)【要約】【課題】  無負荷、軽負荷時の損失を低減すること。【解決手段】  電流共振型ＤＣ／ＤＣコンバータ１０Ａを制御する制御回路３０は、共振用キャパシタＣｒの両端電圧ＶＣｒが負の電圧の間、パルスＶＧＣＭＰを出力する負電圧検出手段３１と、このパルスが発生している間、コンデンサＣｅが充電されて、電圧レベルが上昇する電圧レベル誤差信号ＶＥＲＲを生成する電圧レベル誤差信号生成回路３３と、電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号ＶＴを出力するタイマー３４と、タイマー信号と電圧レベル誤差信号とを比較して、短絡スイッチＳＷ２をオフさせるタイミングを規定するオフタイミング信号ＶＬＯＦＦを生成するオフタイミング生成回路３５と、このオフタイミング信号に応答して、短絡スイッチをオフさせることを指示する第２の駆動制御信号ＶＧＬを出力する駆動制御信号生成手段（３７，３８）とから構成されている。【選択図】      図３
2007028829.tif 000002
【特許請求の範囲】
【請求項１】
スイッチと、共振回路とを含む電流共振型ＤＣ／ＤＣコンバータ部を備えた電流共振型ＤＣ／ＤＣコンバータにおける、前記共振回路を流れる共振電流を制御する方法であって、
前記スイッチのオフタイミングを変化させることにより、負荷に応じて前記共振電流の大きさを制御することを特徴とする電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法。
【請求項２】
無負荷、軽負荷時における前記共振電流の大きさを、重負荷時における前記共振電流の大きさよりも小さくなるように制御することを特徴とする、請求項１に記載の電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法。
【請求項３】
第１の駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続され他端が接地された共振用キャパシタと、該共振用キャパシタに並列に接続されて、第２の駆動制御信号に応答してオン／オフする短絡スイッチと、前記共振用インダクタの他端に一端が接続され、他端が出力コンデンサの一端に接続される出力インダクタとを備えた電流共振型ＤＣ／ＤＣコンバータ部を含む電流共振型ＤＣ／ＤＣコンバータにおける、前記共振用インダクタを流れる共振電流を制御する方法であって、
前記出力インダクタを流れる電流が前記短絡スイッチ側へ流れる瞬間に、前記短絡スイッチをオフとするように、前記第２の駆動制御信号を出力し、これによって、負荷に応じて前記共振電流の大きさを制御することを特徴とする電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法。
【請求項４】
前記短絡スイッチはＮチャネルＭＯＳＦＥＴから構成され、前記短絡スイッチには寄生ダイオードが寄生しており、
前記共振用キャパシタの両端電圧が負の電圧の間、パルスを出力するステップと、
該パルスが発生している間、コンデンサが充電されて、電圧レベルが上昇する電圧レベル誤差信号を出力するステップと、
電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号を出力するステップと、
前記タイマー信号と前記電圧レベル誤差信号とを比較して、前記短絡スイッチをオフさせるタイミングを規定するオフタイミング信号を生成するステップと、
該オフタイミング信号に応答して、前記短絡スイッチをオフさせる前記第２の駆動制御信号を出力するステップと
を含む、請求項３に記載の電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法。
【請求項５】
第１の駆動制御信号に応答してオン／オフする通電スイッチと、該通電スイッチに一端が接続された共振用インダクタと、該共振用インダクタの他端に一端が接続され他端が接地された共振用キャパシタと、該共振用キャパシタに並列に接続されて、第２の駆動制御信号に応答してオン／オフする短絡スイッチと、前記共振用インダクタの他端に一端が接続され、他端が出力コンデンサの一端に接続される出力インダクタとを備えた電流共振型ＤＣ／ＤＣコンバータ部を含む電流共振型ＤＣ／ＤＣコンバータにおいて、
前記出力インダクタを流れる電流が前記短絡スイッチ側へ流れる瞬間に、前記短絡スイッチをオフとするように、前記第２の駆動制御信号を出力する制御回路を備え、これによって、負荷に応じて前記共振電流の大きさを制御するようにしたことを特徴とする電流共振型ＤＣ／ＤＣコンバータ。
【請求項６】
前記短絡スイッチはドレインが前記出力インダクタの一端に接続され、ソースが接地されたＮチャネルＭＯＳＦＥＴから構成され、前記短絡スイッチには寄生ダイオードが寄生しており、前記制御回路は、
前記短絡スイッチのドレイン電圧とソース電圧とを比較して、前記共振用キャパシタの両端電圧が負の電圧の間、パルスを出力する負電圧検出手段と、
該パルスが発生している間、コンデンサが充電されて、電圧レベルが上昇する電圧レベル誤差信号を生成する電圧レベル誤差信号生成回路と、
電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号を出力するタイマーと、
前記タイマー信号と前記電圧レベル誤差信号とを比較して、前記短絡スイッチをオフさせるタイミングを規定するオフタイミング信号を生成するオフタイミング生成回路と、
該オフタイミング信号に応答して、前記短絡スイッチをオフさせることを指示する前記第２の駆動制御信号を出力する駆動制御信号生成手段と、
を備えたことを特徴とする、請求項５に記載の電流共振型ＤＣ／ＤＣコンバータ。
【請求項７】
前記制御回路は、
前記短絡スイッチのドレイン電圧とソース電圧とを比較して、前記共振用キャパシタの両端電圧が０Ｖであるときにゼロ電圧検出信号を出力するゼロ電圧検出手段と、
前記ゼロ電圧検出信号に応答して、前記短絡スイッチをオンさせるタイミングを規定するオンタイミング信号を生成するオンタイミング生成回路と、
を更に備え、
前記駆動制御信号生成手段は、前記オンタイミング信号に応答して、前記短絡スイッチをオンさせることを指示する前記第２の駆動制御信号を出力することを特徴とする、請求項６に記載の電流共振型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、共振回路を含む電流共振型ＤＣ／ＤＣコンバータおよびその共振電流制御方法に関する。
【背景技術】
【０００２】
直流（ＤＣ）入力電圧（以下、単に「入力電圧」とも呼ぶ。）をそのＤＣ入力電圧とは異なるＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）に変換するスイッチング電源装置として、ＤＣ／ＤＣコンバータが知られている。
【０００３】
ＤＣ／ＤＣコンバータの一例としてＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータが知られている。ＰＷＭ型ＤＣ／ＤＣコンバータには、降圧形、昇圧形、極性反転形のような種々のタイプがある。降圧形ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチと、短絡スイッチと、出力インダクタとから構成される。短絡スイッチの代わりに、ダイオードが使用される場合もある。
【０００４】
しかしながら、ＰＷＭ型ＤＣ／ＤＣコンバータは、通電スイッチがオンからオフ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題がある。このようなスイッチングロスを無くすことができるＤＣ／ＤＣコンバータとして、電流共振型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。
【０００５】
図１に電流共振型ＤＣ／ＤＣコンバータの一例として全波電流共振型ＤＣ／ＤＣコンバータ１０を示す。図示の全波電流共振型ＤＣ／ＤＣコンバータ１０は降圧形で、同期整流方式である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３にはキャパシタンス素子（出力コンデンサ）Ｃｏが並列に接続されている。入力コンデンサＣｉと出力コンデンサＣｏとの間に、全波電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。
【０００６】
全波電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、短絡スイッチＳＷ２と、出力インダクタＬｏと、共振用インダクタＬｒと、共振用キャパシタＣｒとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。
【０００７】
通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオードＢＤ１が寄生し、第２のスイッチＳＷ２には第２のボディダイオードＢＤ２が寄生している。
【０００８】
詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードＢＤ１のアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードＢＤ１のカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードＢＤ２のアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードＢＤ２のカソードが等価的に接続されている。
【０００９】
すなわち、全波電流共振型ＤＣ／ＤＣコンバータ部１２は、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路が付加されている点を除いて、上述したＰＷＭ型ＤＣ／ＤＣコンバータと同様の構成を有する。
【００１０】
通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源１１の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチＳ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。
【００１１】
尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチと呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチと呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、制御回路として動作するドライバコントローラ２０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、ドライバコントローラ２０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。
【００１２】
次に、図１に示した全波電流共振型ＤＣ／ＤＣコンバータ１０の動作について説明する。
【００１３】
最初に、第１のスイッチＳＷ１がオフで、第２のスイッチＳＷ２がオンであるとする。この場合、出力インダクタＬｏを流れる電流ＩＬｏ及び第２のスイッチＳＷ２を流れる電流ＩＳＷ２は、−Ｖｏｕｔ／Ｌｏの傾きで線形的に減少する。
【００１４】
次に、第１及び第２のスイッチＳＷ１、ＳＷ２が共にオフになったとする。この第１及び第２のスイッチＳＷ１、ＳＷ２の両方がオフになっている時間はデットタイムと呼ばれる。このデットタイムの期間中、第２のスイッチＳＷ２を流れる電流ＩＳＷ２は零になるが、その代わりに第２のボディダイオードＢＤ２を介して電流ＩＢＤ２が流れる。
【００１５】
第１のスイッチＳＷ１がオンし、第２のスイッチＳＷ２がオフになったとする。この場合、第１のスイッチＳＷ１を流れる電流ＩＳＷ１はＶｉｎ／Ｌｏの傾きで線形的に増加する。一方、この第１のスイッチＳＷ１を流れる電流ＩＳＷ１が増えた分だけ、第１のボディダイオードＢＤ２を流れる電流ＩＢＤ２は減少する。このとき、第２のボディダイオードＢＤ２によって、共振用キャパシタＣｒの両端電圧ＶＣｒは０Ｖにクランプされる。
【００１６】
第１のスイッチＳＷ１がオンした時点から第１の時間Ｔ１＝（ＩＬｏＬｒ）／Ｖｉｎだけ経過した時点で、第１のスイッチＳＷ１を流れる電流ＩＳＷ１と出力インダクタＬｏを流れる電流ＩＬｏとが等しくなり（ＩＳＷ１＝ＩＬｏ）、直列共振回路は共振を開始する。したがって、共振用キャパシタＣｒに流れ込む電流ＩＣｒは徐々に増加してからピークに達した後、徐々に減少する。このとき、共振用キャパシタＣｒの両端電圧ＶＣｒは、徐々に増加して入力電圧Ｖｉｎの２倍の電圧２Ｖｉｎに成る。共振用キャパシタＣｒを流れる電流ＩＣｒがピークのときに、共振用キャパシタＣｒの両端電圧ＶＣｒは入力電圧Ｖｉｎに等しい。
【００１７】
共振用キャパシタＣｒに電流ＩＣｒが流れ込む第２の時間（即ち、共振用キャパシタＣｒが充電される期間）Ｔ２は、共振用インダクタＬｒのインダクタンス値と共振用キャパシタＣｒのキャパシタンス値とによって規定される共振周波数ｆｒの逆数の半分に等しい（Ｔ２＝１／ｆｒ＝π√（ＬｒＣｒ））。共振用キャパシタＣｒに流れ込む電流ＩＣｒが零のとき、第１のスイッチＳＷ１を流れる電流ＩＳＷ１と出力インダクタＬｏを流れる電流ＩＬｏとが等しくなる。
【００１８】
第１のスイッチＳＷ１を流れる電流ＩＳＷ１が出力インダクタＬｏを流れる電流ＩＬｏよりも小さくなると、共振用キャパシタＣｒは放電を開始して共振用キャパシタＣｒから放電電流ＩＣｒが流れ出す。これにより、共振用キャパシタＣｒの両端電圧ＶＣｒは徐々に低下し始める。
【００１９】
第１のスイッチＳＷ１を流れる電流ＩＳＷ１が零になった時点で、第１のスイッチＳＷ１をオフする。すなわち、第１のスイッチＳＷ１をゼロ電流スイッチングする。その後は、第１のボディダイオードＢＤ１を介して電流ＩＢＤ１が入力電源１１へ逆流する。第１のボディダイオードＢＤ１が零になった時点で、直列共振回路の共振が停止する。
【００２０】
第１のボディダイオードＢＤ１を流れる電流ＩＢＤ１が零になった時点以後、共振用キャパシタＣｒから放電する電流ＩＣｒと出力インダクタＬｏを流れる電流ＩＬｏとは等しくなる（ＩＬｏ＝ＩＣｒ）ので、共振用キャパシタＣｒはほぼ直流で放電する。このとき、共振用キャパシタＣｒの両端電圧ＶＣｒは、ＩＬｏ／Ｃｒの傾きで線形的に減少する。
【００２１】
共振用キャパシタＣｒが放電しきると、第２のボディダイオードＢＤ２を介して電流ＩＢＤ２が流れ始める。
【００２２】
第１のスイッチＳＷ１がオフしたままで、第２のスイッチＳＷ２がオンしたとする。この場合、第２のスイッチＳＷ２を介して電流ＩＳＷ２が流れる。第２のスイッチＳＷ２を流れる電流ＩＳＷ２と出力インダクタＬｏを流れる電流ＩＬｏとは等しい。
【００２３】
以後は、上述した動作を繰り返す。
【００２４】
上述したように、全波電流共振型ＤＣ／ＤＣコンバータ１０は、通電スイッチＳＷ１を流れる電流ＩＳＷ１が零になった後、電流が逆方向に流れて共振し、再び零になった時点で、通電スイッチＳＷ１をオフしている。また、共振用キャパシタＣｒの両端電圧ＶＣｒが０Ｖの期間の間、短絡スイッチＳＷ２をオン状態にしている。
【００２５】
尚、共振用インダクタＬｒにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタＬｒへは電流ＩＬｒを流さない。入出力電圧比Ｖｉｎ／Ｖｏｕｔが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタＬｒに電流ＩＬｒを流さない期間がますます増える（例えば、特許文献２参照）。
【００２６】
とにかく、図１に図示した全波電流共振型ＤＣ／ＤＣコンバータ１０の大きな利点の一つは、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路の直列共振を利用することにより、第１のスイッチ（通電スイッチ）ＳＷ１のゼロ電流スイッチングを可能にし、その結果として、スイッチングロスを低減させることができることにある。
【００２７】
図示の全波電流共振型ＤＣ／ＤＣコンバータ１０の共振電流値は、入力電源１１の入力電圧Ｖｉｎ、共振用インダクタＬｒ、共振用キャパシタＣｒによりある値に固定される。そのため、常にゼロ電流スイッチングを実現するためには、最大出力電流値と同等のピークを持つ共振電流を常に共振用インダクタＬｒに流す必要がある。例えば、最大出力電流値が１０アンペアである場合、共振電流のピーク値も１０アンペア以上が必要である。
【００２８】
換言すれば、出力電流が大きい重負荷時ばかりでなく、出力電流が小さい無負荷時や軽負荷時においても、最大出力電流値と同等のピークを持つ共振電流を常に共振用インダクタＬｒに流す必要がある。
【００２９】
図２に全波電流共振型ＤＣ／ＤＣコンバータ１０が無負荷であるときの動作を説明するためのタイムチャートを示す。図２において、（ａ）は短絡スイッチＳＷ２のゲートに供給される駆動ローサイドゲート信号ＶＧＬを示し、（ｂ）は通電スイッチＳＷ１のゲートに供給される駆動ハイサイドゲート信号ＶＧＨを示し、（ｃ）は共振用インダクタＬｒを流れる共振電流ＩＬｒを示し、（ｄ）は共振用キャパシタＣｒの両端電圧ＶＣｒを示し、（ｅ）は出力インダクタＬｏを流れる電流ＩＬｏを示す。
【００３０】
ここでは、共振用インダクタＬｒを流れる電流ＩＬｒおよび出力インダクタＬｏを流れる電流ＩＬｏは、図１の矢印で示される方向を正としている。すなわち、共振用インダクタＬｒを流れる電流ＩＬｒは、共振用キャパシタＣｒを充電する方向に流れるとき正の値（正方向）であり、共振用キャパシタＣｒが放電する方向に流れるとき負の値（負方向）である。出力インダクタＬｏを流れる電流ＩＬｏは、出力コンデンサＣｏを充電する方向に流れるとき正の値（正方向）であり、出力コンデンサＣｏが放電する方向に流れるとき負の値（負方向）である。
【００３１】
図１に加えて図２を参照して、無負荷時の全波電流共振型ＤＣ／ＤＣコンバータ１０の動作について説明する。
【００３２】
時刻ｔ１までは、駆動ローサイドゲート信号ＶＧＬが論理ハイレベルで、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルである。従って、短絡スイッチＳＷ２はオンし、通電スイッチＳＷ１はオフしている。この間、出力インダクタＬｏを流れる電流ＩＬｏは、図２（ｅ）に示されるように、−Ｖｏｕｔ／Ｌｏの傾きで線形的に減少している。但し、図示の例は無負荷の場合であるので、出力インダクタＬｏを流れる電流ＩＬｏは、出力コンデンサＣｏに蓄積されている電荷が放電する方向（負方向）に流れ、すなわち、負の値を持つ。
【００３３】
時間ｔが時刻ｔ１になると、駆動ローサイドゲート信号ＶＧＬが、論理ハイレベルから論理ローレベルに遷移する。したがって、駆動ローサイドゲート信号ＶＧＬ、駆動ハイサイドゲート信号ＶＧＨが共に論理ローレベルになる。その結果、短絡スイッチＳＷ２、通電スイッチＳＷ１が共にオフになる。上述したように、短絡スイッチＳＷ２、通電ンスイッチＳＷ１の両方がオフになっている時間はデットタイムと呼ばれる。
【００３４】
時間ｔが時刻ｔ２になると、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルから論理ハイレベルに遷移する。すなわち、通電スイッチＳＷ１がオンする。したがって、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図２（ｃ）に示されるように、共振用インダクタＬｒには正弦波状の電流ＩＬｒが流れる。共振用インダクタＬｒから流れ出す電流ＩＬｒがピークのときに、共振用キャパシタＣｒの両端電圧ＶＣｒは入力電圧Ｖｉｎに等しい。そして、この共振用インダクタＬｒから流れ出す電流ＩＬｒのピーク値は、最大出力電流値（例えば、１０Ａ）に等しい。このとき、出力インダクタＬｏを流れる電流ＩＬｏは、負の値から徐々にゼロに近づく。
【００３５】
時間ｔが時刻ｔ３になると、共振用インダクタＬｒを流れる電流ＩＬｒが零になり、共振用キャパシタＣｒの両端電圧ＶＣｒは入力電圧Ｖｉｎの２倍の電圧２Ｖｉｎになる。そして、出力インダクタＬｏを流れる電流ＩＬｏも零になる。
【００３６】
上述したように、時刻ｔ２から時刻ｔ３までの期間は、上記直列共振回路における共振周期の正の半サイクルに等しい。
【００３７】
時間ｔが時刻ｔ３以降、上記直列共振回路は、共振周期の負の半サイクルに入る。すなわち、共振用インダクタＬｒを流れる電流ＩＬｒは負の値となり、共振用キャパシタＣｒは、図２（ｄ）に示されるように、放電する。また、出力インダクタＬｒを流れる電流ＩＬｏは、図２（ｅ）に示されるように、正の値となり、出力コンデンサＣｏを充電する。
【００３８】
時間ｔが時刻ｔ４になると、共振用インダクタＬｒを流れる電流ＩＬｒは再び零となる。すなわち、時刻ｔ３から時刻ｔ４までの期間は、上記直列共振回路における共振周期の負の半サイクルに等しい。図示はしないが、図１に示す全波電流共振型ＤＣ／ＤＣコンバータ１０は、共振用インダクタＬｒを流れる電流ＩＬｒを検出する電流検出手段を備えている。この電流検出手段から共振用インダクタＬｒを流れる電流ＩＬｒが零であることを示すゼロ電流検出信号を受けると、ドライバコントローラ２０は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する。それにより、出力インダクタＬｏを流れる電流ＩＬｏが徐々に小さくなる。
【００３９】
時間ｔが時刻ｔ５になると、共振用キャパシタＣｒの両端電圧ＶＣｒが０Ｖになる。図示はしないが、図１に示す全波電流共振型ＤＣ／ＤＣコンバータ１０は、共振用キャパシタＣｒの両端電圧ＶＣｒを検出する電圧検出手段を備えている。この電圧検出手段から共振用キャパシタＣｒの両端電圧ＶＣｒが０Ｖであることを示すゼロ電圧検出信号を受けると、ドライバコントローラ２０は、駆動ローサイドゲート信号ＶＧＬを論理ローレベルから論理ハイレベルに遷移する。
【００４０】
尚、時間ｔが時刻ｔ５以後も、出力インダクタＬｏを流れる電流ＩＬｏの値は減少し続け、時間ｔが時刻ｔ６になると、出力インダクタＬｏを流れる電流ＩＬｏは零となる。時間ｔが時刻ｔ６以後、出力インダクタＬｏには出力コンデンサＣｏからの放電電流が流れ込むので、出力インダクタＬｏを流れる電流ＩＬｏの負の値の絶対値は徐々に大きくなる。
【００４１】
時間ｔが時刻ｔ７になると、ドライバコントローラ２０は、駆動ローサイドゲート信号ＶＧＬを論理ハイレベルから論理ローレベルに遷移する。この時刻ｔ７以降、全波電流共振型ＤＣ／ＤＣコンバータ１０は、前述した時刻ｔ１以降の動作を繰り返す。
【００４２】
【特許文献１】特開平９−１０３０７０号公報
【特許文献２】米国特許第４７２０６６７号
【発明の開示】
【発明が解決しようとする課題】
【００４３】
前述したように、出力電流が小さい無負荷時や軽負荷時においても、最大出力電流値と同等のピークを持つ共振電流ＩＬｒを常に共振用インダクタＬｒに流す必要がある。その為、無負荷や軽負荷時においては、共振用インダクタＬｒを流れる共振電流ＩＬｒと、通電スイッチＳＷ１、共振用インダクタＬｒ、共振用キャパシタＣｒなどの各寄生抵抗成分とによる損失が大きくなり、その結果として、全波電流共振型ＤＣ／ＤＣコンバータ１０の効率が低下するという問題がある。
【００４４】
したがって、本発明の課題は、無負荷、軽負荷時の損失を低減することができる、電流共振型ＤＣ／ＤＣコンバータおよびその共振電流制御方法を提供することにある。
【課題を解決するための手段】
【００４５】
本発明の第１の態様によれば、スイッチ（ＳＷ２）と、共振回路（Ｌｒ，Ｃｒ）とを含む電流共振型ＤＣ／ＤＣコンバータ部（１２）を備えた電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）における、前記共振回路を流れる共振電流（ＩＬｒ）を制御する方法であって、前記スイッチのオフタイミングを変化させることにより、負荷に応じて前記共振電流の大きさを制御することを特徴とする電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法が得られる。
【００４６】
上記本発明の第１の態様による電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法において、無負荷、軽負荷時における前記共振電流の大きさを、重負荷時における前記共振電流の大きさよりも小さくなるように制御することが好ましい。
【００４７】
本発明の第２の態様によれば、第１の駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続され他端が接地された共振用キャパシタ（Ｃｒ）と、該共振用キャパシタに並列に接続されて、第２の駆動制御信号（ＶＧＬ）に応答してオン／オフする短絡スイッチ（ＳＷ２）と、前記共振用インダクタの他端に一端が接続され、他端が出力コンデンサ（Ｃｏ）の一端に接続される出力インダクタ（Ｌｏ）と、を備えた電流共振型ＤＣ／ＤＣコンバータ部（１２）を含む電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）における、前記共振用インダクタを流れる共振電流（ＩＬｒ）を制御する方法であって、前記出力インダクタを流れる電流（ＩＬｏ）が前記短絡スイッチ（ＳＷ２）側へ流れる瞬間に、前記短絡スイッチをオフとするように、前記第２の駆動制御信号（ＶＧＬ）を出力し、これによって、負荷に応じて前記共振電流の大きさを制御することを特徴とする電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法が得られる。
【００４８】
上記本発明の第２の実施の形態に係る電流共振型ＤＣ／ＤＣコンバータの共振電流制御方法は、前記短絡スイッチ（ＳＷ２）がＮチャネルＭＯＳＦＥＴから構成され、前記短絡スイッチには寄生ダイオード（ＢＤ２）が寄生している場合、前記共振用キャパシタ（Ｃｒ）の両端電圧（ＶＣｒ）が負の電圧の間、パルス（ＶＦＣＭＰ）を出力するステップ（３１）と、該パルスが発生している間、コンデンサ（Ｃｅ）が充電されて、電圧レベルが上昇する電圧レベル誤差信号（ＶＥＲＲ）を出力するステップ（３３）と、電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号（ＶＴ）を出力するステップ（３４）と、前記タイマー信号と前記電圧レベル誤差信号とを比較して、前記短絡スイッチをオフさせるタイミングを規定するオフタイミング信号（ＶＬＯＦＦ）を生成するステップ（３５）と、該オフタイミング信号に応答して、前記短絡スイッチをオフさせる前記第２の駆動制御信号（ＶＧＬ）を出力するステップ（３７，３８）とから構成されて良い。
【００４９】
本発明の第３の態様によれば、第１の駆動制御信号（ＶＧＨ）に応答してオン／オフする通電スイッチ（ＳＷ１）と、該通電スイッチに一端が接続された共振用インダクタ（Ｌｒ）と、該共振用インダクタの他端に一端が接続され他端が接地された共振用キャパシタ（Ｃｒ）と、該共振用キャパシタに並列に接続されて、第２の駆動制御信号（ＶＧＬ）に応答してオン／オフする短絡スイッチ（ＳＷ２）と、前記共振用インダクタの他端に一端が接続され、他端が出力コンデンサ（Ｃｏ）の一端に接続される出力インダクタ（Ｌｏ）と、を備えた電流共振型ＤＣ／ＤＣコンバータ部（１２）を含む電流共振型ＤＣ／ＤＣコンバータ（１０Ａ）において、前記出力インダクタを流れる電流（ＩＬｏ）が前記短絡スイッチ（ＳＷ２）側へ流れる瞬間に、前記短絡スイッチをオフとするように、前記第２の駆動制御信号（ＶＧＬ）を出力する制御回路（３０）を備え、これによって、負荷に応じて前記共振電流の大きさを制御するようにしたことを特徴とする電流共振型ＤＣ／ＤＣコンバータが得られる。
【００５０】
本発明の第３の態様による電流共振型ＤＣ／ＤＣコンバータにおいて、前記短絡スイッチ（ＳＷ２）はドレインが前記出力インダクタの一端に接続され、ソースが接地されたＮチャネルＭＯＳＦＥＴから構成され、前記短絡スイッチには寄生ダイオード（ＢＤ２）が寄生されて良い。この場合、前記制御回路（３０）は、例えば、前記短絡スイッチのドレイン電圧とソース電圧とを比較して、前記共振用キャパシタの両端電圧（ＶＣｒ）が負の電圧の間、パルス（ＶＧＣＭＰ）を出力する負電圧検出手段（３１）と、該パルスが発生している間、コンデンサ（Ｃｅ）が充電されて、電圧レベルが上昇する電圧レベル誤差信号（ＶＥＲＲ）を生成する電圧レベル誤差信号生成回路（３３）と、電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号（ＶＴ）を出力するタイマー（３４）と、前記タイマー信号と前記電圧レベル誤差信号とを比較して、前記短絡スイッチをオフさせるタイミングを規定するオフタイミング信号（ＶＬＯＦＦ）を生成するオフタイミング生成回路（３５）と、該オフタイミング信号に応答して、前記短絡スイッチをオフさせることを指示する前記第２の駆動制御信号（ＶＧＬ）を出力する駆動制御信号生成手段（３７，３８）とから構成されて良い。制御回路（３０）は、前記短絡スイッチのドレイン電圧とソース電圧とを比較して、前記共振用キャパシタの両端電圧が０Ｖであるときにゼロ電圧検出信号を出力するゼロ電圧検出手段（３２）と、前記ゼロ電圧検出信号に応答して、前記短絡スイッチをオンさせるタイミングを規定するオンタイミング信号を生成するオンタイミング生成回路（３６）と、を更に備えて良く、前記駆動制御信号生成手段（３７，３８）は、前記オンタイミング信号に応答して、前記短絡スイッチをオンさせることを指示する前記第２の駆動制御信号（ＶＧＬ）を出力するようにして良い。
【００５１】
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【発明の効果】
【００５２】
本発明では、スイッチのオフタイミングを変化させることにより、負荷に応じて共振電流の大きさを制御している。その為、無負荷、軽負荷時における共振電流の大きさを、重負荷時における共振電流の大きさよりも小さくなるように制御することにより、無負荷、軽負荷時の損失を低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５３】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００５４】
図３を参照して、本発明の一実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ａについて説明する。
【００５５】
図示の電流共振型ＤＣ／ＤＣコンバータ１０Ａは、制御回路の構成が図１に図示した電流共振型ＤＣ／ＤＣコンバータ１０の制御回路と相違する点を除いて、電流共振型ＤＣ／ＤＣコンバータ１０と同様の構成を有する。従って、制御回路に３０の参照符号を付してある。また、図１に示されたものと同一の機能を有するものには同一の参照符号を付してある。
【００５６】
図示の電流共振型ＤＣ／ＤＣコンバータ１０Ａは、降圧形、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータである。したがって、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。全波電流共振型ＤＣ／ＤＣコンバータ１０Ａは、電流共振型コンバータ部１２と制御回路３０とを有する。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。入力コンデンサＣｉと出力コンデンサＣｏとの間に、電流共振型ＤＣ／ＤＣコンバータ部１２が接続されている。
【００５７】
電流共振型ＤＣ／ＤＣコンバータ部１２は、通電スイッチＳＷ１と、共振用インダクタＬｒと、共振用キャパシタＣｒと、短絡スイッチＳＷ２と、出力インダクタＬｏとから構成されている。共振用インダクタＬｒと共振用キャパシタＣｒとによって、直列共振回路が構成されている。この直列共振回路は、通電スイッチＳＷ１と短絡スイッチＳＷ２との間に挿入されている。
【００５８】
通電スイッチＳＷ１は第１のスイッチとも呼ばれ、短絡スイッチＳＷ２は第２のスイッチとも呼ばれる。図示の通電スイッチＳＷ１及び短絡スイッチＳＷ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。第１のスイッチＳＷ１には第１のボディダイオードＢＤ１が寄生し、第２のスイッチＳＷ２には第２のボディダイオードＢＤ２が寄生している。
【００５９】
詳述すると、通電スイッチＳＷ１のソースには第１のボディダイオードＢＤ１のアノードが等価的に接続され、通電スイッチＳＷ１のドレインには第１のボディダイオードＢＤ１のカソードが等価的に接続されている。短絡スイッチＳＷ２のソースには第２のボディダイオードＢＤ２のアノードが等価的に接続され、短絡スイッチＳＷ２のドレインには第２のボディダイオードＢＤ２のカソードが等価的に接続されている。
【００６０】
通電スイッチ（第１のスイッチ）ＳＷ１の一端（ドレイン）は、入力電源１１の陽極に接続されている。通電スイッチ（第１のスイッチ）ＳＷ１の他端（ソース）は、共振用インダクタＬｒの一端に接続されている。共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地されている。共振用キャパシタＣｒと並列に短絡スイッチ（第２のスイッチ）ＳＷ２が接続されている。詳述すると、短絡スイッチＳＷ２の一端（ドレイン）は、共振用インダクタＬｒと共振用キャパシタＣｒとの接続点に接続され、短絡スイッチＳＷ２の他端（ソース）は、接地されている。共振用インダクタＬｒの他端は、また、出力インダクタＬｏの一端に接続されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。
【００６１】
尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチとも呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチとも呼ばれる。通電スイッチＳＷ１および短絡スイッチＳＷ２のオン／オフの制御は、後述する制御回路３０から供給される第１及び第２の駆動制御信号によって行われる。詳述すると、制御回路３０は、第１の駆動制御信号として駆動ハイサイドゲート信号ＶＧＨを通電スイッチＳＷ１のゲートへ供給し、第２の駆動制御信号として駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートへ供給する。
【００６２】
制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを生成する第１の制御部分と、駆動ローサイドゲート信号ＶＧＬを生成する第２の制御部分とから構成されるが、本発明は、第２の制御部分に関するので、図３では制御回路３０から第１の制御部分を省略してある。
【００６３】
前述したように、短絡スイッチＳＷ２のオン／オフは、制御回路３０から供給される駆動ローサイドゲート信号ＶＧＬによって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、短絡スイッチＳＷ２の一端（ドレイン）と他端（ソース）とに接続されている。換言すれば、制御回路３０には、共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒと、接地電位（ソース電圧）とが供給される。
【００６４】
制御回路３０は、出力インダクタＬｏを流れる電流ＩＬｏの方向を検出して、共振用キャパシタＣｒへの充電、共振電流ＩＬｒを制御する回路である。換言すれば、制御回路３０は、短絡スイッチＳＷ２のオフタイミングを変化させることにより、負荷に応じて共振電流ＩＬｒの大きさを制御する回路である。図示の例では、制御回路３０は、無負荷、軽負荷時における共振電流ＩＬｒの大きさを、重負荷時における共振電流ＩＬｒの大きさよりも小さくなるように制御する。
【００６５】
詳述すると、制御回路３０は、第１の比較器３１と、第２の比較器３２と、電圧レベル誤差信号生成回路３３と、タイマー３４と、第３の比較器３５と、オンタイミング（ゼロボルトスイッチング）生成回路３６と、ロジック回路３７と、ドライバ３８とを備えている。
【００６６】
第１の比較器３１は、短絡スイッチＳＷ２のドレインとソースとに接続されている。第１の比較器３１は、接地電位（ソース電圧）と共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒとを比較して、第１の比較結果信号ＶＦＣＭＰを出力する。第１の比較器３１の反転入力端子には接地電位（ソース電圧）が供給され、非反転入力端子には共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが供給される。接地電位（ソース電圧）よりも共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが高いとき、第１の比較器３１は論理ハイレベルの第１の比較結果信号ＶＦＣＭＰを出力する。接地電位（ソース電圧）よりも共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが低いとき、第１の比較器３１は論理ローレベルの第１の比較結果信号ＶＦＣＭＰを出力する。
【００６７】
したがって、第１の比較器３１は、短絡スイッチＳＷ２のドレイン電圧とソース電圧とを比較して、共振用キャパシタＣｒの両端電圧ＶＣｒが負の電圧の間、パルスＶＦＣＭＰを出力する負電圧検出手段として働く。
【００６８】
同様に、第２の比較器３２も、短絡スイッチＳＷ２のドレインとソースとに接続されている。第２の比較器３２は、接地電位（ソース電圧）と共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒとを比較して、第２の比較結果信号を出力する。第２の比較器３２の反転入力端子には接地電位（ソース電圧）が供給され、非反転入力端子には共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが供給される。共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが接地電位（ソース電圧）になったとき、第２の比較器３２は論理ローレベルの第２の比較結果信号を出力する。接地電位（ソース電圧）よりも共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが高いとき、第２の比較器３２は論理ハイレベルの第２の比較結果信号を出力する。
【００６９】
すなわち、第２の比較器３２は、短絡スイッチＳＷ２のドレイン電圧とソース電圧とを比較して、共振用キャパシタＣｒの両端電圧ＶＣｒが０Ｖであるときに、ゼロ電圧検出信号を出力するゼロ電圧検出手段として働く。
【００７０】
電圧レベル誤差信号生成回路３３は、第１の比較結果信号ＶＦＣＭＰに応答して、電圧レベル誤差信号ＶＥＲＲを出力する。詳述すると、電圧レベル誤差信号生成回路３３は、基準電圧を発生する基準電圧発生回路３３１と、第３のスイッチＳＷ３と、第１及び第２の抵抗器Ｒｅ１、Ｒｅ２と、コンデンサＣｅとから構成されている。
【００７１】
第３のスイッチＳＷ３は、ＰチャネルＭＯＳＦＥＴで構成されている。第３のスイッチＳＷ３と並列に第３のボディダイオード（寄生ダイオード）ＢＤ３が接続されている。すなわち、第３のスイッチＳＷ３のドレインは第３のボディダイオードＢＤ３のアノードに接続され、第３のスイッチＳＷ３のソースは第３のボディダイオードＢＤ３のカソードに接続されている。第３のスイッチＳＷ３のソースには基準電圧発生回路３３１から基準電圧が供給される。第３のスイッチＳＷ３のゲートには第１の比較結果信号（パルス）ＶＦＣＭＰが供給される。
【００７２】
第３のスイッチＳＷ３のドレインは第１の抵抗器Ｒｅ１の一端に接続され、第１の抵抗器Ｒｅ１の他端は第２の抵抗器Ｒｅ２の一端に接続され、第２の抵抗器Ｒｅ２の他端は接地されている。第２の抵抗器Ｒｅ２と並列にコンデンサＣｅが接続されている。第１の抵抗器Ｒｅ１と第２の抵抗器Ｒｅ２との接続点から電圧レベル誤差信号ＶＥＲＲが出力される。
【００７３】
とにかく、電圧レベル誤差信号生成回路３３は、パルスＶＦＣＭＰが発生している間、コンデンサＣｅが充電されて、電圧レベルが上昇する電圧レベル誤差信号ＶＥＲＲを生成する。
【００７４】
タイマー３４は、後述するような、電圧レベルが徐々に上昇するノコギリ波形状のタイマー信号ＶＴを出力する。
【００７５】
第３の比較器３５は、タイマー信号ＶＴと電圧レベル誤差信号ＶＥＲＲとを比較して、第３の比較結果信号ＶＬＯＦＦを出力する。この第３の比較結果信号ＶＬＯＦＦの立上がりエッジは、駆動ローサイドゲート信号ＶＧＬのオフタイミングを規定する。第３の比較器３５の反転入力端子には電圧レベル誤差信号ＶＥＲＲが供給され、第３の比較器３５の非反転入力端子にはタイマー信号ＶＴが供給される。タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより高いとき、第３の比較器３５は論理ハイレベルの第３の比較結果信号ＶＬＯＦＦを出力する。タイマー信号ＶＴが電圧レベル電圧誤差信号ＶＥＲＲより低いとき、第３の比較器３５は論理ローレベルの第３の比較結果信号ＶＦＯＦＦを出力する。
【００７６】
尚、第３の比較結果信号は、駆動ローサイドゲート信号ＶＧＬのオフタイミングを規定する信号なので、オフタイミング信号とも呼ばれる。換言すれば、第３の比較器３５は、タイマー信号ＶＴと電圧レベル誤差信号ＶＥＲＲとを比較して、短絡スイッチＳＷ２をオフさせるオフタイミング信号ＶＬＯＦＦを生成するオフタイミング生成回路として働く。
【００７７】
オンタイミング生成回路３６には、第２の比較器３２から第２の比較結果信号（ゼロ電圧検出信号）が供給される。この第２の比較結果信号（ゼロ電圧検出信号）に応答して、オンタイミング生成回路３６は、短絡スイッチＳＷ２をオンさせるタイミングを規定するオンタイミング信号を生成する。
【００７８】
ロジック回路３７には、オフタイミング信号ＶＬＯＦＦとオンタイミング信号と出力電圧Ｖｏｕｔとが供給される。ロジック回路３７は、オフタイミング信号ＶＬＯＦＦ、オンタイミング信号、および出力電圧Ｖｏｕｔに基づいて、原ローサイドゲート信号を出力する。この原ローサイドゲート信号に応答して、ドライバ３８は駆動ローサイドゲート信号ＶＧＬを短絡スイッチＳＷ２のゲートに供給する。
【００７９】
とにかく、ロジック回路３７とドライバ３８との組み合わせは、オフタイミング信号ＶＬＯＦＦに応答して、短絡スイッチＳＷ２をオフさせることを指示する第２の駆動制御信号ＶＧＬを出力すると共に、オンタイミング信号に応答して、短絡スイッチＳＷ２をオンさせることを指示する第２の駆動制御信号ＶＧＬを出力する駆動制御信号生成手段として働く。
【００８０】
次に図４及び図５を参照して、図３に示した電流共振型ＤＣ／ＤＣコンバータ１０Ａの動作について説明する。図４は、電流共振型ＤＣ／ＤＣコンバータ１０Ａが２つの過渡状態（ここでは、過渡状態Ａと過渡状態Ｂと呼ぶ）のときの動作を示すタイムチャートである。図５は、電流共振型ＤＣ／ＤＣコンバータ１０Ａが定常状態のときの動作を示すタイムチャートである。
【００８１】
図４及び図５の各々において、（ａ）は駆動ローサイドゲート信号ＶＧＬの波形を示し、（ｂ）は駆動ハイサイドゲート信号ＶＧＨの波形を示し、（ｃ）は共振用インダクタＬｒを流れる共振電流ＩＬｒの波形を示し、（ｄ）は共振用キャパシタＣｒの両端電圧ＶＣｒの波形を示し、（ｅ）は出力インダクタＬｏを流れる電流ＩＬｏの波形を示し、（ｆ）は第１の比較器３１から出力される第１の比較結果信号（パルス）ＶＦＣＭＰの波形を示し、（ｇ）は電圧レベル誤差信号生成回路３３から生成される電圧レベル誤差信号ＶＥＲＲとタイマー３４から出力されるタイマー信号ＶＴとの波形を示し、（ｈ）は第３の比較器（オフタイミング生成回路）３５から出力される第３の比較結果信号（オフタイミング信号）ＶＬＯＦＦの波形を示す。
【００８２】
尚、共振用インダクタＬｒを流れる共振電流ＩＬｒは、共振用キャパシタＣｒ側へ流れるとき正の値（正方向）であり、通電スイッチＳＷ１側へ流れるとき負の値（負方向）である。同様に、出力インダクタＬｏを流れる電流ＩＬｏは、出力コンデンサＣｏ側へ流れるとき正の値（正方向）であり、短絡スイッチＳＷ２の側へ流れるとき負の値（負方向）である。
【００８３】
最初に、図３に加えて図４を参照して、電流共振型ＤＣ／ＤＣコンバータ１０Ａが過渡状態Ａおよび過渡状態Ｂである場合の動作について説明する。
【００８４】
過渡状態Ａでは、まだ電圧レベル誤差信号ＶＥＲＲの電圧レベルが正規のレベルより低いため、時間ｔが出力インダクタＬｏを流れる電流ＩＬｏが正の値である時点ｔ１１で、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより高くなる（図４（ｇ）参照）。そのため、図４（ｈ）に示されるように、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ローレベルから論理ハイレベルに遷移する。このオフタイミング信号ＶＬＯＦＦをロジック回路３７を介して受けた、ドライバ３８は、図４（ａ）に示されるように、駆動ローサイドゲート信号ＶＧＬを論理ハイレベルから論理ローレベルに遷移する。この時点では、駆動ハイサイドゲート信号ＶＧＨは論理ローレベルに維持されている。
【００８５】
駆動ハイサイドゲート信号ＶＧＨと駆動ハイサイドゲート信号ＶＧＬの両方が共に論理ローレベルの時点ｔ１１では、図４（ｄ）に示されるように、出力インダクタＬｏを流れる電流ＩＬｏは正の向きである。この場合、短絡スイッチＳＷ２の寄生ダイオードである第２のボディダイオードＢＤ２を介して電流が流れる。そのため、図４（ｄ）に示されるように、共振用キャパシタＣｒの両端電圧ＶＣｒは負の電圧となる。
【００８６】
共振用キャパシタＣｒの両端電圧（ドレイン電圧）ＶＣｒが接地電位（ソース電圧）より低くなっている間、第１の比較器３１は、図４（ｆ）で示されるように、論理ローレベルの第１の比較結果信号ＶＦＣＭＰを出力する。第１の比較結果信号ＶＦＣＭＰが論理ローレベルであるので、電圧レベル誤差信号発生回路３１の第３のスイッチＳＷ３はオンし、その結果、基準電圧発生回路３３１より第１の抵抗器Ｒｅ１を通ってコンデンサＣｅに電流が流れ、コンデンサＣｅは充電される。それにより、電圧レベル誤差信号発生回路３１から発生される電圧レベル誤差信号ＶＥＲＲは上昇する。
【００８７】
時間ｔが時刻ｔ１２になると、出力インダクタＬｏを流れる電流ＩＬｏが正から負の向きに変わる。その為、共振用キャパシタＣｒの両端電圧ＶＣｒが正の電圧となり、接地電位より高くなる。その結果、第１の比較器３１は第１の比較結果信号ＶＦＣＭＰを論理ローレベルから論理ハイレベルに遷移する（図４（ｆ）参照）。第１の比較結果信号ＶＦＣＭＰが論理ハイレベルになると、第３のスイッチＳＷ３はオフする。そのため、第２の抵抗器Ｒｅ２を通ってコンデンサＣｅから電流が流れ、コンデンサＣｅは放電するので、電圧レベル誤差信号ＶＥＲＲの電圧レベルは下降する。
【００８８】
とにかく、時刻ｔ１１から時刻ｔ１２の期間の間、コンデンサＣｅは充電され、電圧レベル誤差信号ＶＥＲＲは上昇する。
【００８９】
電圧レベル誤差信号ＶＥＲＲが上昇すると、タイマー信号ＶＴと電圧誤差信号ＶＥＲＲとを比較するオフタイミング生成回路３５から出力されるオフタイミング信号ＶＬＯＦＦの立上がりエッジは遅くなる。すなわち、駆動ローサイドゲート信号ＶＧＬのオフタイミングが遅くなる。逆の場合には、駆動ローサイドゲート信号ＶＧＬのオフタイミングが早くなる。
【００９０】
時間ｔが時刻ｔ１３になると、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより低くなる（図４（ｇ）参照）ので、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ハイレベルから論理ローレベルに遷移する。
【００９１】
時間ｔが時刻ｔ１４になると、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルから論理ハイレベルに遷移する。その結果、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図４（ｃ）に示されるように、共振用インダクタＬｒを正弦波状の共振電流ＩＬｒが流れる。これにより、共振用キャパシタＣｒの両端電圧ＶＣｒが高くなると共に、出力インダクタＬｏを流れる電流ＩＬｏも負の値から徐々に零に近づく。
【００９２】
時間ｔが時刻ｔ１５になると、共振電流ＩＬｒが正の値から零になり、共振用キャパシタＣｒの両端電圧ＶＣｒがピークとなる。一方、図４（ｅ）に示されるように、出力インダクタＬｏを流れる電流ＩＬｏが負の値から正の値に変わる。
【００９３】
時間ｔが時刻ｔ１６になると、共振電流ＩＬｒが負の値から零になり、これを図示しない電流検出器が検出することにより、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する。この論理ローレベルの駆動ハイサイドゲート信号ＶＧＨに応答して、通電スイッチＳＷ１がオフする。
【００９４】
時間ｔが時刻ｔ１７になると、図４（ｄ）に示されるように、共振用キャパシタＣｒの両端電圧ＶＣｒが零になる。第２の比較器３２は、共振用キャパシタＣｒの両端電圧ＶＣｒが零になったことを検出して、論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）を出力する。この論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）に応答して、オンタイミング生成回路３６はオンタイミング信号を生成する。このオンタイミング信号をロジック回路３７を介して受けた、ドライバ３８は、駆動ローサイドゲート信号ＶＧＬを論理ローレベルから論理ハイレベルに遷移する（図４（ａ）参照）。この論理ハイレベルの駆動ローサイドゲート信号ＶＧＬに応答して、短絡スイッチＳＷ２はオンする。
【００９５】
上述したように過渡状態Ａでは、誤差信号発生回路３３から発生される電圧レベル誤差信号ＶＧＲＲの電圧レベルが上昇する。その結果、電流共振型ＤＣ／ＤＣコンバータ１０Ａは、過渡状態Ａから過渡状態Ｂに移行する。
【００９６】
過渡状態Ｂでは、電圧レベル誤差信号ＶＥＲＲの電圧レベルが過渡状態Ａのときより上昇している。
【００９７】
時間ｔが時刻ｔ２１になると、タイマー信号ＶＴと電圧レベル誤差信号ＶＧＲＲとを比較するオフタイミング信号生成回路３５は、オフタイミング信号ＶＬＯＦＦを論理ローレベルから論理ハイレベルに遷移する（図４（ｈ）参照）。このオフタイミング信号ＶＬＯＦＦの立上がりエッジのタイミングが、過渡状態Ａのときよりも遅くなっていることが分かる。
【００９８】
第１の比較結果信号ＶＦＣＭＰが論理ローレベルであるので、電圧レベル誤差信号発生回路３１の第３のスイッチＳＷ３はオンし、その結果、基準電圧発生回路３３１より第１の抵抗器Ｒｅ１を通ってコンデンサＣｅに電流が流れ、コンデンサＣｅは充電される。それにより、電圧レベル誤差信号発生回路３１から発生される電圧レベル誤差信号ＶＥＲＲは上昇する。
【００９９】
時間ｔが時刻ｔ２２になると、出力インダクタＬｏを流れる電流ＩＬｏが正から負の向きに変わる。その為、共振用キャパシタＣｒの両端電圧ＶＣｒが正の電圧となり、接地電位より高くなる。その結果、第１の比較器３１は第１の比較結果信号ＶＦＣＭＰを論理ローレベルから論理ハイレベルに遷移する（図４（ｆ）参照）。第１の比較結果信号ＶＦＣＭＰが論理ハイレベルになると、第３のスイッチＳＷ３はオフする。そのため、第２の抵抗器Ｒｅ２を通ってコンデンサＣｅから電流が流れ、コンデンサＣｅは放電するので、電圧レベル誤差信号ＶＥＲＲの電圧レベルは下降する。
【０１００】
とにかく、時刻ｔ２１から時刻ｔ２２の期間の間、コンデンサＣｅは充電され、電圧レベル誤差信号ＶＥＲＲは上昇する。この時刻ｔ２１から時刻ｔ２２までの期間は、過渡状態Ａにおける時刻ｔ１１から時刻ｔ１２までの期間より短いので、電圧レベル誤差信号ＶＥＲＲの上昇するレベルは過渡状態Ａの場合に比較して僅かである。
【０１０１】
前述したように、電圧レベル誤差信号ＶＥＲＲが上昇すると、タイマー信号ＶＴと電圧誤差信号ＶＥＲＲとを比較するオフタイミング生成回路３５から出力されるオフタイミング信号ＶＬＯＦＦの立上がりエッジは遅くなる。すなわち、駆動ローサイドゲート信号ＶＧＬのオフタイミングが遅くなる。逆の場合には、駆動ローサイドゲート信号ＶＧＬのオフタイミングが早くなる。
【０１０２】
時間ｔが時刻ｔ２３になると、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより低くなる（図４（ｇ）参照）ので、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ハイレベルから論理ローレベルに遷移する。
【０１０３】
時間ｔが時刻ｔ２４になると、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルから論理ハイレベルに遷移する。その結果、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図４（ｃ）に示されるように、共振用インダクタＬｒを正弦波状の共振電流ＩＬｒが流れる。これにより、共振用キャパシタＣｒの両端電圧ＶＣｒが高くなると共に、出力インダクタＬｏを流れる電流ＩＬｏも負の値から徐々に零に近づく。
【０１０４】
時間ｔが時刻ｔ２５になると、共振電流ＩＬｒが正の値から零になり、共振用キャパシタＣｒの両端電圧ＶＣｒがピークとなる。一方、図４（ｅ）に示されるように、出力インダクタＬｏを流れる電流ＩＬｏが負の値から正の値に変わる。
【０１０５】
時間ｔが時刻ｔ２６になると、共振電流ＩＬｒが負の値から零になり、これを図示しない電流検出器が検出することにより、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する。この論理ローレベルの駆動ハイサイドゲート信号ＶＧＨに応答して、通電スイッチＳＷ１がオフする。
【０１０６】
時間ｔが時刻ｔ２７になると、図４（ｄ）に示されるように、共振用キャパシタＣｒの両端電圧ＶＣｒが零になる。第２の比較器３２は、共振用キャパシタＣｒの両端電圧ＶＣｒが零になったことを検出して、論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）を出力する。この論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）に応答して、オンタイミング生成回路３６はオンタイミング信号を生成する。このオンタイミング信号をロジック回路３７を介して受けた、ドライバ３８は、駆動ローサイドゲート信号ＶＧＬを論理ローレベルから論理ハイレベルに遷移する（図４（ａ）参照）。この論理ハイレベルの駆動ローサイドゲート信号ＶＧＬに応答して、短絡スイッチＳＷ２はオンする。
【０１０７】
上述したように過渡状態Ｂでは、誤差信号発生回路３３から発生される電圧レベル誤差信号ＶＧＲＲの電圧レベルが僅かに上昇する。このようなフィードバックループにより、電流共振型ＤＣ／ＤＣコンバータ１０Ａは、やがて定常状態になる。
【０１０８】
次に、図５を参照して、電流共振型ＤＣ／ＤＣコンバータ１０Ａが定常状態である場合の動作について説明する。
【０１０９】
定常状態では、電圧レベル誤差信号ＶＥＲＲの電圧レベルが実質的に正規のレベルに等しく、時間ｔが出力インダクタＬｏを流れる電流ＩＬｏが実質的に零である時刻ｔ３１で、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより高くなる（図５（ｇ）参照）。そのため、図５（ｈ）に示されるように、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ローレベルから論理ハイレベルに遷移する。このオフタイミング信号ＶＬＯＦＦをロジック回路３７を介して受けた、ドライバ３８は、図５（ａ）に示されるように、駆動ローサイドゲート信号ＶＧＬを論理ハイレベルから論理ローレベルに遷移する。この時点では、駆動ハイサイドゲート信号ＶＧＨは論理ローレベルに維持されている。
【０１１０】
駆動ハイサイドゲート信号ＶＧＨと駆動ハイサイドゲート信号ＶＧＬの両方が論理ローレベルの時点ｔ３１では、図５（ｄ）に示されるように、出力インダクタＬｏを流れる電流ＩＬｏはほとんど零に近い正の値である。この場合、短絡スイッチＳＷ２の寄生ダイオードである第２のボディダイオードＢＤ２を介して電流が流れる。そのため、図５（ｄ）に示されるように、共振用キャパシタＣｒの両端電圧ＶＣｒは瞬間的に負の電圧となる。
【０１１１】
共振用キャパシタＣｒの両端電圧ＶＣｒが接地電位より低くなっている間、第１の比較器３１は、図５（ｆ）で示されるように、論理ローレベルの第１の比較結果信号ＶＦＣＭＰを出力する。第１の比較結果信号ＶＦＣＭＰが論理ローレベルであるので、誤差信号発生回路３３の第３のスイッチＳＷ３は瞬間的にオンし、その結果、基準電圧発生回路３３１より第１の抵抗器Ｒｅ１を通ってコンデンサＣｅに瞬間的に電流が流れ、コンデンサＣｅが充電される。それにより、誤差信号発生回路３３から発生される電圧レベル誤差信号ＶＥＲＲはほんの僅かだけ上昇する。
【０１１２】
時間ｔが時刻ｔ３１よりほんの瞬間だけ経過した時刻になると、出力インダクタＬｏを流れる電流ＩＬｏが正から負の向きに変わる。その為、共振用キャパシタＣｒの両端電圧ＶＣｒが正の電圧となり、接地電位より高くなる。その結果、第１の比較器３１は第１の比較結果信号ＶＦＣＭＰを論理ローレベルから論理ハイレベルに遷移する（図５（ｆ）参照）。第１の比較結果信号ＶＦＣＭＰが論理ハイレベルになると、第３のスイッチＳＷ３はオフする。そのため、第２の抵抗器Ｒｅ２を通ってコンデンサＣｅから電流が流れ、コンデンサＣｅが放電されるので、電圧レベル誤差信号ＶＥＲＲの電圧レベルは下降する。
【０１１３】
つまり、第１の抵抗器Ｒｅ１を通ってコンデンサＣｅを充電する電荷と、第２の抵抗器Ｒｅ２を通ってコンデンサＣｅから放電される電荷とが等しくなったところで、電圧レベル誤差信号ＶＥＲＲはほとんど一定の値に維持される。
【０１１４】
電圧レベル誤差信号ＶＥＲＲが実質的に一定であるので、タイマー信号ＶＴと電圧誤差信号ＶＥＲＲとを比較するオフタイミング生成回路３５から出力されるオフタイミング信号ＶＬＯＦＦの立上がりエッジは、これ以降変化しなくなる。すなわち、駆動ローサイドゲート信号ＶＧＬのオフタイミングは実質的に同一のタイミングとなる。
【０１１５】
時間ｔが時刻ｔ３２になると、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより低くなる（図５（ｇ）参照）ので、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ハイレベルから論理ローレベルに遷移する。
【０１１６】
時間ｔが時刻ｔ３３になると、駆動ハイサイドゲート信号ＶＧＨが論理ローレベルから論理ハイレベルに遷移する。その結果、共振用インダクタＬｒと共振用キャパシタＣｒとから成る直列共振回路は共振を開始し、図５（ｃ）に示されるように、共振用インダクタＬｒを正弦波状の共振電流ＩＬｒが流れる。これにより、共振用キャパシタＣｒの両端電圧ＶＣｒが高くなると共に、出力インダクタＬｏを流れる電流ＩＬｏも負の値から徐々に零に近づく。
【０１１７】
時間ｔが時刻ｔ３４になると、共振電流ＩＬｒが正の値から零になり、共振用キャパシタＣｒの両端電圧ＶＣｒがピークとなる。一方、図５（ｅ）に示されるように、出力インダクタＬｏを流れる電流ＩＬｏが負の値から正の値に変わる。
【０１１８】
時間ｔが時刻ｔ３５になると、共振電流ＩＬｒが負の値から零になり、これを図示しない電流検出器が検出することにより、制御回路３０は、駆動ハイサイドゲート信号ＶＧＨを論理ハイレベルから論理ローレベルに遷移する。この論理ローレベルの駆動ハイサイドゲート信号ＶＧＨに応答して、通電スイッチＳＷ１がオフする。
【０１１９】
時間ｔが時刻ｔ３６になると、図５（ｄ）に示されるように、共振用キャパシタＣｒの両端電圧ＶＣｒが零になる。第２の比較器３２は、共振用キャパシタＣｒの両端電圧ＶＣｒが零になったことを検出して、論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）を出力する。この論理ローレベルの第２の比較結果信号（ゼロ電圧検出信号）に応答して、オンタイミング生成回路３６はオンタイミング信号を生成する。このオンタイミング信号をロジック回路３７を介して受けた、ドライバ３８は、駆動ローサイドゲート信号ＶＧＬを論理ローレベルから論理ハイレベルに遷移する（図５（ａ）参照）。この論理ハイレベルの駆動ローサイドゲート信号ＶＧＬに応答して、短絡スイッチＳＷ２はオンする。
【０１２０】
時間ｔが出力インダクタＬｏを流れる電流ＩＬｏが実質的に零である時刻ｔ３７で、タイマー信号ＶＴが電圧レベル誤差信号ＶＥＲＲより高くなる（図５（ｇ）参照）。そのため、図５（ｈ）に示されるように、オフタイミング生成回路３５はオフタイミング信号ＶＬＯＦＦを論理ローレベルから論理ハイレベルに遷移する。以後は、前述した時刻ｔ３１からの動作と同様の動作を繰り返す。
【０１２１】
上述したように定常状態では、駆動ローサイドゲート信号ＶＧＬのオフタイミングは、出力インダクタＬｏを流れる電流ＩＬｏのゼロ付近へと収束することが分かる。
【０１２２】
以上の動作により、出力インダクタＬｏを流れる電流ＩＬｏを利用して共振用キャパシタＣｒへの充電、共振電流ＩＬｒを制御することにより、図５（ｃ）に示されるように、共振電流ＩＬｒを減少させることができる。
【０１２３】
とにかく、制御回路３０は、出力インダクタＬｏを流れる電流ＩＬｏが短絡スイッチＳＷ２側へ流れる瞬間に、短絡スイッチＳＷ２をオフとするように、第２の駆動制御信号ＶＧＬを出力する。
【０１２４】
以上の説明で明らかなように、本実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ａでは、無負荷、軽負荷時において、共振電流ＩＬｒを減少させることが可能となる。その結果、通電スイッチＳＷ１、共振用インダクタＬｒ、共振用キャパシタＣｒなどの各寄生抵抗による損失を大幅に低減させることができる。
【０１２５】
また、本実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ａでは、無負荷、軽負荷時において、全波電流共振型ＤＣ／ＤＣコンバータのままで電流不連続モードが可能である。その為、電流共振型ＤＣ／ＤＣコンバータ１０Ａの動作周波数が低くなり、更に損失を低減できる。
【０１２６】
さらに、本実施の形態に係る電流共振型ＤＣ／ＤＣコンバータ１０Ａの共振電流制御方法では、無負荷、軽負荷時において、共振電流ＩＬｒを減少させているだけなので、本来の利点であるゼロ電流スイッチングの条件は維持されている。そのため、スイッチングロスについては従来通り低減される。
【０１２７】
図３ではスイッチにＭＯＳＦＥＴを使用しているが、スイッチとしてバイポーラトランジスタや接合形ＦＥＴなどを使用しても良いのは勿論である。
【０１２８】
以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、降圧形で、同期整流方式の全波電流共振型ＤＣ／ＤＣコンバータを例に挙げて説明しているが、昇圧形、極性反転形の他のタイプにも適用可能なのは勿論であり、非同期方式であっても良い。非同期方式の場合には、短絡スイッチＳＷ２の代わりにダイオードが使用される。
【図面の簡単な説明】
【０１２９】
【図１】降圧形の全波電流共振型ＤＣ／ＤＣコンバータの構成を示すブロック図である。
【図２】図１に示す電流共振型ＤＣ／ＤＣコンバータが無負荷であるときの動作を示すタイムチャートである。
【図３】本発明の一実施の形態に係る電流共振型ＤＣ／ＤＣコンバータの構成を示すブロック図である。
【図４】図３に示す電流共振型ＤＣ／ＤＣコンバータが過渡状態のときの動作を示すタイムチャートである。
【図５】図３に示す電流共振型ＤＣ／ＤＣコンバータが定常状態のときの動作を示すタイムチャートである。
【符号の説明】
【０１３０】
１０Ａ    降圧形全波電流共振型ＤＣ／ＤＣコンバータ
１１    入力電源
１２    降圧形全波電流共振型ＤＣ／ＤＣコンバータ部
１３    負荷
３０    制御回路
３１    第１の比較器（負電圧検出手段）
３２    第２の比較器（ゼロ電圧検出手段）
３３    電圧レベル誤差信号生成回路
３４    タイマー
３５    第３の比較器（オフタイミング生成回路）
３６    オンタイミング（ゼロボルトスイッチング）生成回路
３７    ロジック回路
３８    ドライバ
Ｌｒ    共振用インダクタ
ＳＷ１    通電スイッチ
Ｃｒ    共振用キャパシタ
ＳＷ２    短絡スイッチ
Ｌｏ    出力インダクタ
Ｃｏ    出力コンデンサ
Ｃｉ    入力コンデンサ
【図１】
2007028829.tif 000003
【図２】
2007028829.tif 000004
【図３】
2007028829.tif 000005
【図４】
2007028829.tif 000006
【図５】
2007028829.tif 000007