(57)【要約】【課題】大出力電力に対応した電力増幅用ヘテロ接合バイポーラトランジスタを小さい面積にレイアウトすることを可能とする。【解決手段】サブコレクタ層上に、コレクタ層が互いに分離された複数のトランジスタ要素をエミッタの長辺方向に１列に配置して、ヘテロ接合バイポーラトランジスタを形成する。さらに、前記ヘテロ接合バイポーラトランジスタを単位トランジスタとして、マルチフィンガー型ヘテロ接合バイポーラトランジスタを構成する。【選択図】図１
2007242727.tif 000002
【特許請求の範囲】
【請求項１】
サブコレクタ層上に、互いにコレクタ層が分離された複数のトランジスタ要素を備え、前記複数のトランジスタ要素がエミッタの長辺方向に１列に配置してなるヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１に記載のヘテロ接合バイポーラトランジスタを、複数個並列接続してなるマルチフィンガー型ヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１に記載のヘテロ接合バイポーラトランジスタを、エミッタの短辺方向に複数個１列に並べて並列接続してなるマルチフィンガー型ヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項１から請求項３のいずれか１項に記載のヘテロ接合バイポーラトランジスタを増幅素子として備えた電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話やワイヤレスＬＡＮなどの高周波無線通信システムに用いられる、送信用電力増幅器の構成に適したヘテロ接合バイポーラトランジスタと、これを用いた電力増幅器に関する。
【背景技術】
【０００２】
携帯電話やワイヤレスＬＡＮなど、数百ＭＨｚから１ＧＨｚを超える高周波を使用するシステムにおける送信用の電力増幅器には、増幅素子として一般にＧａＡｓなどの化合物半導体をベースに形成されたヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａr  Ｔｒａｎｓｉｓｔｏｒ：以下ＨＢＴと記す）が利用されている。ＨＢＴはエミッタ材料に、ベース材料よりバンドギャップが大きい半導体材料を適用したバイポーラトランジスタであり、このバンドギャップ差によってベース／エミッタ接合に生じる電位差がベース中のホールに対するエミッタへの注入障壁となるため、ホールによる再結合電流が抑えられて高い電流利得を得ることができる。またこの効果により、利得を維持したままベースのドーピング濃度を高く設定することができるので、ベース抵抗を下げて高速動作が可能なトランジスタを実現することができる。例えば、ＧａＡｓベースに対してＡｌＧａＡｓやＩｎＧａＰエミッタなどの構成が実用されている。
【０００３】
送信用の電力増幅器は、ＨＢＴと同一の半導体基板上に配線やコンデンサ、インダクタなどの受動素子を形成して、ＨＢＴを良好に動作させるためのバイアス回路や整合回路などを集積した、マイクロ波モノリシック集積回路（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  ＩＣ：以下ＭＭＩＣと記す）として提供されている。
【０００４】
図１３にこのような電力増幅器ＭＭＩＣの構成例を示した。図において、ＩＮは入力端子、ＯＵＴは出力端子、Ｖｂｂはベース電源端子、Ｖｃ１はコレクタ電源端子であり、ＭＭＩＣと外部回路との接点を表している。図１３は２段アンプの例を示したものであり、ＨＢＴ２０１が１段目、ＨＢＴ２０２が２段目（出力段）の増幅を行う。整合回路２０４は、入力端子ＩＮにつながる信号源と、ＨＢＴ２０１のベース入力のインピーダンス整合させるために設けられた受動素子からなる回路である。またバイアス回路２０５は1段目のＨＢＴ２０１のベースバイアスを生成する回路である。同様に、１段目の出力と２段目の入力のインピーダンス整合させるために、ＨＢＴ２０１のコレクタとＨＢＴ２０２のベースの間に整合回路２０７が設けられ、ＨＢＴ２０２のベースバイアスを生成するためにバイアス回路２０８が設けられている。送信用電力増幅器においては、必要な送信電力を得るために出力段のＨＢＴ２０２には大きな電流駆動能力が要求されるため、エミッタ面積の大きいＨＢＴが配置される。
【０００５】
化合物半導体によるＨＢＴは、エピタキシャル成長により半導体基板上に積層されたコレクタ、ベース、エミッタの各層をメサエッチング法によって分離して形成された、縦型のｎｐｎ型バイポーラトランジスタが一般的である。図８にこのようなＨＢＴの平面図を、図９に図８中Ａ、Ａ’で示した破線部における断面構造図を示す。
【０００６】
高周波電力増幅用のＨＢＴは通常、図８に示すように細長いエミッタ領域１１３をもつ構造とされる。細長い矩形のエミッタ領域１１３の両方の長辺に沿って、細長いベース電極１２２がベース領域１１２上に形成される。コレクタ電極１２１は、ベース領域の長辺に沿ってコレクタ領域１１１上に形成されている。
【０００７】
バイポーラトランジスタには、大電流動作時にベース電極からエミッタ方向への広がり抵抗による電圧降下が顕著となる結果、ベース電極寄りのエミッタ領域（エミッタの周辺部）しか有効に動作しなくなる周辺効果と呼ばれる現象がある。この影響を考慮して、大電流動作を前提とした電力増幅用トランジスタにおいては、周辺長が長くなるように細長いエミッタが採用される。典型的には短辺の寸法は２μｍから６μｍが採用される。さらにエミッタ領域を有効に動作させるため、エミッタ領域の両方の長辺に沿ってベース電極を配置することが一般的である。また高周波動作のための要件として、ベース抵抗とベース−コレクタ容量を小さく抑える必要がある。このため、ベース電極はエミッタ領域の直近に配置され、ベース−コレクタ容量を規定するベース領域の面積をできるだけ小さくできるように細く形成される。典型的には０．５μｍから１．５μｍの寸法である。
【０００８】
図８の例においてベース電極１２２は、エミッタ領域１１３の両方の長辺に沿って配置された２本の電極を一方の端部で束ねて、全体で細長いコの字型に形成されている。ベース電極は比較的微細な寸法に形成されるため、後述する引き出し配線を利用して、複数の電極間を直接相互接続することが困難であることから、太い束ね部を設けることによって複数の電極を相互接続すると同時に、ここで引き出し配線１４２への接続を可能としている。
【０００９】
本例においてはコレクタ電極１２１もコの字型に形成されている。これはベース領域１１２を囲むように大きな面積を形成することによって、電極の接触抵抗を低減してコレクタ抵抗を低くすることを目的とするものである。
【００１０】
次に、図９の断面構造図も参照しながら構造をさらに説明する。半絶縁性半導体基板１０１上にエピタキシャル成長により、バッファ層１０２、サブコレクタ層１０３、コレクタ層１０４、ベース層１０５、エミッタ層１０６が順次形成されている。バッファ層１０２はこの上に形成される各層の品質を安定化するための下地として最初に形成される高抵抗の層であり、トランジスタ動作に直接寄与するものではない。サブコレクタ層１０３は低接触抵抗のコレクタ電極１２１を形成するために準備される、高濃度にドーピングされたｎ型層である。コレクタ層１０４は低濃度のｎ型層、ベース層１０５は高濃度ｐ型層、エミッタ層１０６はｎ型のワイドバンドギャップ材料による層である。ＩｎＧａＰエミッタ層を持つＨＢＴの場合、半絶縁性基板１０１、バッファ層１０２、サブコレクタ層１０３、コレクタ層１０４、ベース層１０５はＧａＡｓ、エミッタ層１０６はＩｎＧａＰの構成となる。尚、実際の実用的なＨＢＴにおいては、エミッタ電極のためのコンタクト層やエピタキシャル層の界面制御や信頼性確保のための層が設けられて、さらに複雑な層構成となっているが、トランジスタ動作のための基本的な構成要素に簡略化すると上記のような構成となる。
【００１１】
各層はウエットエッチング法あるいはドライエッチング法により所定の領域を残してエッチングされて（メサエッチング）、エミッタ領域、ベース領域、コレクタ領域が形成される。各領域上には、エミッタ電極１２３、ベース電極１２２、コレクタ電極１２１が形成され、各領域に対応した層と電気的に接続される。その後、各電極上を含む全体をカバーするように、ＳｉＮ膜、ＳｉＯ２膜あるいはポリイミド膜などの絶縁膜（図示せず）が形成され、各電極はこれら電極上を覆う絶縁膜（図示せず）に形成されたコンタクトホールを介して接続される配線電極によって外部へ引き出され、外部の回路素子と接続されて機能する。
【００１２】
図８を再び参照すれば、コレクタ電極１２１はコンタクトホール１３１を介して引き出し配線１４１に接続されて電極長辺方向へ引き出され、ベース電極１２２はコンタクトホール１３２を介して引き出し配線１４２に接続されてコレクタ電極とは逆向きに電極長辺方向に引き出される。エミッタ電極１２３はコンタクトホール１３３を介して、電極の直上に電極の長辺長と略同じ幅の太い引き出し配線１５５に接続されて、トランジスタの長辺を横切るように両方に引き出されている。
【００１３】
電力増幅用トランジスタは高効率に動作させるために、通常大きなエミッタ電流が設定されることから、エミッタ配線の抵抗は電圧降下への影響が大きい。この例のように、エミッタ電極直上から電極を覆うように形成された太い引き出し配線を設けることによって、細長いエミッタにおいてもエミッタの長辺方向の抵抗による影響を小さくすることが可能となる。さらに、電力増幅回路を構成する場合トランジスタは通常エミッタ接地で動作させるが、このような太い引き出し配線とすることにより、高周波動作で問題となる接地インダクタンスを低減できる効果があり、また、接地端子を通してヒートシンクへの良好な放熱性を確保できる利点がある。このような構成は例えば特許文献１などに記載されている。
【００１４】
次に図１０および図１１を用いて、その他の従来例として、複数のエミッタを備えたＨＢＴの例を示す。図１０はＨＢＴの平面図、図１１は図１０中Ｂ、Ｂ’で示した破線部における断面構造図である。図中において、先に示した図８、図９と共通する構成要素は同じ符号で示して重複する説明は省略する。
【００１５】
図１０および図１１に示した従来例は、ベース領域１１２の上に２つのエミッタ領域１１５、１１６が形成された例を示している。すなわち、メサエッチングによって分離形成されたコレクタ層１０４とベース層１０５からなるベース領域１１２上に、同じくメサエッチングによって形成されたエミッタ層１０６からなる２つのエミッタ領域１１５，１１６が設けられている。このような例は、特許文献２などに記載されている。それぞれのエミッタ領域１１５、１１６にはエミッタ電極１２５、１２６が形成され、それぞれの電極はコンタクトホール１３５、１３６を介してひとつの引き出し配線１５５に接続されて外部に引き出されている。ベース抵抗を下げるために、ベース電極１２２は３本のフィンガーを持ち、２つのエミッタ領域１１５、１１６を挟み込むように形成されている。
【００１６】
このように、ひとつのベース領域上に複数本のエミッタを設けることによって、細長いエミッタ形状を保ちながら比較的大きなエミッタ面積を得ることが可能となり、またエミッタを細くしたときの、エミッタ面積に対するベース領域面積比の増大（ベース−コレクタ間容量の増大）も抑えることができるので、より大電流動作を目的とする場合に適した構成である。
【００１７】
さらに本従来例では、コレクタ電極１２１の略電極上全面にコンタクトホール１３１が形成され、引き出し配線１４１がコレクタ電極１２１を覆うように形成されている。このような構成とすることにより、コレクタ電極の抵抗を低減することができるので、より大電流の動作に適する。
【００１８】
尚、ひとつのベース領域上に設けられるエミッタの数は本例に示した２個に限らず、アプリケーションやプロセスによって種々のものが利用可能である。
【００１９】
以上の図８〜図１１に示した従来例には、サブコレクタ層１０３をメサエッチング法で分離することによって素子間分離されたトランジスタを示したが、半導体基板におけるこの素子間分離はイオン注入法によって行われる場合もある。図１２はイオン注入法によって素子間分離を実施した例を示す断面図である。図９と共通する構成要素には同じ符号を付けたので重複する説明は省略する。
【００２０】
図中の領域１０８は水素、酸素、ホウ素などのイオンを注入して高抵抗化された分離領域を示すものであり、このような分離領域をトランジスタの周囲を囲うように形成することで素子間分離が成される。このような構成は例えば特許文献３あるいは特許文献４などに記載されている。
【００２１】
電力増幅用トランジスタは大電流を扱うために大きなエミッタ面積が必要であり、一般には、上述したようなＨＢＴを単位トランジスタとして、半導体基板上で複数個並列に接続したマルチフィンガー型ＨＢＴが利用される。マルチフィンガー型ＨＢＴは例えば、特許文献２あるいは特許文献５に記載されているように、単位トランジスタを一列に並べてレイアウトされる場合がある。図６にこのようなレイアウトの例を示した。以下、このように単位トランジスタが一列に配置されたレイアウトをインラインレイアウトと呼ぶこととする。また長さの表現は、エミッタ電極の長辺方向を長さ、短辺方向を幅と呼び、方向の表現は、単位トランジスタのエミッタの長辺方向をフィンガー方向、短辺方向を並び方向と呼ぶこととする。
【００２２】
図６において点線で囲んで示した単位トランジスタ５０は、図１０、１１において説明した、分離形成されたひとつのベース領域の上に２つのエミッタ領域が形成されたＨＢＴと同じ構造のものである。単位トランジスタ５０はフィンガー方向をそろえて一列に並べられ、各単位トランジスタのベース電極、コレクタ電極はそれぞれの引き出し配線１５、１４で並列に接続されて、フィンガー方向の一方向にそれぞれ逆方向となるよう引き出されている。引き出し配線１５、１４は接続部２５、２４で図外の回路と接続されるようレイアウトされている。エミッタ電極はトランジスタ直上を横切るように設けられた引き出し配線１６に接続され、トランジスタ列の並び方向に引き出される。エミッタ電極の引き出し配線１６の両端はビアホール２６に接続され、ビアホール２６は半導体基板を貫通して半導体基板裏面に設けられた接地電極に接続されている。
【００２３】
ビアホール２６をトランジスタ列の両端に設けることによりエミッタと接地電位間の配線長を短くできるので、高周波増幅の電力利得や線形性の劣化につながる接地インダクタを小さく抑えることができる。またエミッタ電極の引き出し配線１６は、ビアホール２６を通して、半導体基板裏面に設けられた接地電極に接触するヒートシンクへの良好な放熱経路として作用するため、トランジスタの安定動作にも寄与する。
【００２４】
インラインレイアウトのマルチフィンガー型ＨＢＴは、電力増幅用トランジスタの信号入力配線（＝ベース電極の引き出し配線１５）および信号出力配線（＝コレクタ電極の引き出し配線１４）の取り回しが非常にシンプルであり、入力から出力配線までの配線長も短くできるので、信号伝達の損失を小さくできるとともにレイアウト面積を小さくできる利点がある。
【００２５】
あるいは、マルチフィンガー型ＨＢＴは特許文献６や特許文献７などに記載されるように、複数のフィンガー列を並べてマトリックス状にレイアウトされる場合がある。マトリックス状レイアウトの例を特許文献７より引用した図７を用いて説明する。尚、図７において、図６と共通する要素には同じ符号を振り当てて重複する説明は省略する。
【００２６】
各フィンガー列５２は複数の単位トランジスタ５０からなり、各単位トランジスタのベース電極、コレクタ電極はそれぞれ引き出し配線１５、１４に並列接続されている。さらに各フィンガー列の引き出し配線１４、１５はそれぞれ接続部２５、２４で束ねられて図示しない外部の回路に接続される。エミッタ電極は単位トランジスタ５０の直上を横切るように配置された引き出し配線１６に接続され、引き出し配線１６は端部でビアホール２６に接続されて接地される。
【００２７】
このようなマトリックス状レイアウトは、マルチフィンガー型ＨＢＴを比較的多数の小さいエミッタ面積の単位トランジスタから構成する場合に用いられる。小さいエミッタ面積の単位トランジスタを用いることで、大きな電流密度においても単位トランジスタ内での電流不均一が生じにくく、トランジスタ数に応じた出力電力が得られる利点がある。また、比較的小さなエミッタ面積のトランジスタを単位とするので、要求される出力電力に対して、最適な個数の単位トランジスタを配置することにより柔軟に対応することが可能である。さらに、小サイズのトランジスタは大サイズのトランジスタと比較してモデル化のためのパラメータ抽出を高精度に行うことが容易であり、このような単位トランジスタを利用することにより、設計時にシミュレーションとの整合性を得易いという利点がある。
【００２８】
しかしマトリックス状レイアウトのマルチフィンガー型ＨＢＴは、配置された多数の単位トランジスタ間を互いに配線接続するために、配線の取回しが複雑となってレイアウトに必要な面積が大きくなる欠点があり、ひいてはこれを用いた電力増幅用ＭＭＩＣのチップ面積も大きくなってしまう欠点がある。このため、チップ面積の縮小を重視した設計を行う場合は、インラインレイアウトのマルチフィンガー型ＨＢＴを選択したほうが有利である。
【特許文献１】特開２００２−２４６５８７号公報
【特許文献２】特開平２００２−０７６０１４号公報
【特許文献３】特開平３−１９０２４４号公報
【特許文献４】特開平１０−２４２１６０号公報
【特許文献５】特開平６−１０４２７５号公報
【特許文献６】特開２００２−０１６０７８号公報
【特許文献７】特開２００１−２３７３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
図６に示したようなインラインレイアウトのマルチフィンガー型ＨＢＴを選択した場合、仕様要求に応じて出力電力を大きくするためには、並び方向にフィンガーの数を増やすか、あるいは単位トランジスタのエミッタ長を大きくして、マルチフィンガー型ＨＢＴのエミッタ面積を大きくすることによって対応することになる。
【００３０】
しかし、フィンガーの数が増えるとマルチフィンガー型ＨＢＴ全体の幅が大きくなるため、ＭＭＩＣに搭載するとき、幅方向のチップサイズが一方的に大きくなり面積効率の良いレイアウトが困難になる問題がある。また、並び方向にトランジスタの配置の領域が広がるため、単位トランジスタ間の特性ばらつきや動作温度分布が大きくなり、その結果フィンガー間での動作電流の不均一、いわゆるホットスポットが生じやすくなる問題がある。
【００３１】
一方、単位トランジスタのエミッタ長を大きくした場合にも以下のような問題がある。先に図８〜図１１において説明したトランジスタのように、エミッタ直上に引き出し配線を充分太く形成した構成を採用すれば、エミッタ長を大きくしたときに特性劣化の原因となるエミッタ長辺方向の配線抵抗の影響を最小とすることができるので、比較的長いエミッタ長のトランジスタにおいても良好な特性を得ることが出来ると考えられる。しかし、実験によると良好な均一動作が得られるエミッタ長には限界があり、ある程度以上の長さになると特性が劣化してくる。図１４は、一定のエミッタ面積のもとで、単位トランジスタのエミッタ長を変えたときの飽和出力電力の大きさを、実験により計測した結果を示したグラフである。エミッタ長が５０μｍを越えると飽和出力電力は急激に減少してくることがわかる。
【００３２】
このような構造のトランジスタにおいて、エミッタ長の増加による特性の劣化は主にベース電極が長くなることによる影響と考えられる。例えば、図１０において、エミッタ電極１２５、１２６は直上に太い引き出し配線１５５を形成することで長さ方向の電流均一性を確保できる構造としているのに対して、ベース電極１２２の引き出し配線１４２は、３本のベース電極の端部を束ねた接続部からコンタクトホール１３２を介して引き出される構造となっている。すなわちベース電極１２２の電位はフィンガー方向の一方端からのみ給電されるため、電極の長さ方向の抵抗が影響しやすい構造となっている。
【００３３】
前述したように、高周波動作を目的としたトランジスタにおいては、ベース電極を微細な寸法に形成する必要があるためこのような構造となっている。ベース電流はエミッタ電流より通常２桁程度小さいため、エミッタ電極と比較してベース電極の電極抵抗による影響は小さく、５０μｍ程度のエミッタ長まではベース電極抵抗による特性劣化は小さいものと思われる。しかし、これを超える長さになるとベース電極の抵抗による電圧降下の影響が顕著となり、このためトランジスタのフィンガー方向の動作が不均一となって飽和出力電力が低下してくるものと考えられる。
【００３４】
以上のような効果があるため、マルチフィンガー型ＨＢＴを構成する単位トランジスタのエミッタ長を大きくしたとしても、エミッタ面積の増加に応じた充分な出力電力が得られない問題がある。この結果、大出力電力のマルチフィンガー型ＨＢＴをインラインレイアウトで形成する場合、フィンガー数を増やさざるをえず、インラインレイアウトの利点であるチップ面積の縮小効果を保ったまま充分な特性を持つマルチフィンガー型ＨＢＴを実現することが困難であった。
【課題を解決するための手段】
【００３５】
本発明によるヘテロ接合バイポーラトランジスタは、サブコレクタ層上に、互いにコレクタ層が分離されて形成された複数のトランジスタ要素を備え、さらに前記複数のトランジスタ要素はエミッタの長辺方向に１列に配置されてなる。
【００３６】
この構成によると、サブコレクタ層上にコレクタ層が互いに分離されたトランジスタ要素を複数形成できるので、出力に応じたエミッタ面積を実現するのにトランジスタのエミッタ長が大きくなり過ぎる場合、このようなトランジスタ要素に分割することによって、特性劣化に影響する実効的なエミッタ長は増大させずに必要なエミッタ面積を得ることができる。このとき、前記複数のトランジスタ要素は、ひとつの分離されたサブコレクタ層上でエミッタの長辺方向に１列となるよう配置されるので、エミッタ面積の増加に伴いトランジスタ要素の数が増加しても、トランジスタの長さは増加するもののトランジスタの占める幅は大きく変わらない。
【００３７】
本発明によるマルチフィンガー型ヘテロ接合バイポーラトランジスタは、前記複数のトランジスタ要素を備えたヘテロ接合バイポーラトランジスタを単位トランジスタとして、これを複数個並列に接続して構成される。
【００３８】
本発明によるマルチフィンガー型ヘテロ接合バイポーラトランジスタは、前記複数のトランジスタ要素を備えたヘテロ接合バイポーラトランジスタを単位トランジスタとして、これをエミッタの短辺方向に１列に複数個配置して並列に接続するインラインレイアウトにより構成される。
【００３９】
この構成によると、特性を劣化させることなく、単位トランジスタのエミッタ面積を大きくできるので、フィンガー数を増加させずに大エミッタ面積のマルチフィンガー型ヘテロ接合バイポーラトランジスタを構成できる。単位トランジスタのエミッタ面積を大きくした場合においても、単位トランジスタの占める幅は大きく変わらないので、マルチフィンガー型ヘテロ接合バイポーラトランジスタの幅方向の寸法も大きく増加しない。
【００４０】
本発明による電力増幅器は、前記複数のトランジスタ要素を備えたヘテロ接合バイポーラトランジスタを増幅素子として備える。
【００４１】
本発明による電力増幅器は、前記マルチフィンガー型ヘテロ接合バイポーラトランジスタを増幅素子として備える。
【００４２】
この構成によると、小さい面積に大エミッタ面積の増幅素子をレイアウトできるので、大出力の電力増幅器のチップサイズ増加を抑えることができる。
【発明の効果】
【００４３】
本発明によると、ＨＢＴを大出力化するためにエミッタ面積を大きくした場合においても、特性劣化に影響する実効的なエミッタ長が過大とならないようレイアウトできるので、単位トランジスタに設定されるエミッタ面積あたりの出力電力を劣化させずに所望の特性を得ることができる。本発明によるＨＢＴを単位トランジスタとすることによって、フィンガー数を増やすことなくマルチフィンガー型ＨＢＴを大出力化することが可能となる。また、エミッタ面積を増加させても単位トランジスタの幅の増加割合は低く、マルチフィンガー型ＨＢＴを小さい面積にレイアウトすることを可能とする。
【発明を実施するための最良の形態】
【００４４】
（実施の形態１）
図1は、本発明によるＨＢＴの第１の実施の形態を示したトランジスタの平面図である。本実施の形態は、背景技術の項において図１０および図１１に説明した、分離形成されたひとつのベース領域上にエミッタが２個設けられた構成のＨＢＴを例に、本発明を適用したものである。尚、図１０および図１１に示したＨＢＴと共通する構成要素には同じ符号を振っている。さらに、以下に説明するようにトランジスタ要素１８１と１８２は同じ構成であるから、図１においては煩雑になることを避けるため構成要素の符号はトランジスタ要素１８１にのみ付して、トランジスタ要素１８２の対応する構成要素も同じ符号を持つものとして説明する。
【００４５】
本実施の形態においては、ひとつのコレクタ領域１１１の上に２つのトランジスタ要素１８１および１８２（図中に点線で囲んで示した）が形成され、これらのトランジスタ要素がフィンガー方向に１列に配置されている。トランジスタ要素１８１および１８２は同じ構造のものであり、それぞれが背景技術において図１０に説明したトランジスタの構造を持っている。すなわち、図中にＣ、Ｃ´およびＤ、Ｄ´で示した破線部における断面構造は背景技術において図１１に示した断面図と同じ構造のトランジスタとなっている。一方これらと直交する方向においては、サブコレクタ層、すなわちコレクタ領域１１１を共有し、このコレクタ領域１１１に更に２つのコレクタ層１０４，１０４（図1においては、後述するベース領域１１２と重なって図示されている）が形成され、分離された２つのトランジスタ要素１８１，１８２となっている。
【００４６】
コの字型のコレクタ電極１２１は、２つのトランジスタ要素１８１および１８２のベース領域１１２、１１２を囲むようにひとつのコレクタ領域１１１上に形成される。コレクタ電極１２１はコンタクトホール１３１を介して引き出し配線１４１に接続される。このとき、コンタクトホール１３１はコレクタ電極１２１の略全面に開口され、引き出し配線１４１はコレクタ電極１２１を略覆うように形成される。本発明による実施の形態においては、コレクタ電極はフィンガー方向に１列に配置された全てのトランジスタ要素を囲むように形成されるのでコレクタ電極の電極長が長くなる。コレクタ電極１２１を覆うように引き出し配線１４１を形成することにより、長くなった電極の抵抗を低減することができるので、本実施形態においてこのような構成は特に有効である。
【００４７】
２つのトランジスタ要素１８１と１８２はベース電極の引き出し方向が相対するように配置され、ベース電極１２２、１２２はコンタクトホール１３２、１３２を介して共通するベース電極の第一の引き出し配線１４２に接続される。このような配置としてベース電極の引き出し配線を共有することでトランジスタのサイズを小さく抑えることができる。さらにベース電極の第一の引き出し配線１４２は、図示しない絶縁膜を挟んで上層に形成されたベース電極の第二の引き出し配線１５２にコンタクトホール１３８を介して接続され、トランジスタの長辺を横切る方向に引き出される。ベース電極の第二の引き出し配線１５２はコレクタ電極を横切る方向に引き出されるので、コレクタ電極の引き出し配線１４１より上層の配線を利用する必要があるためこのような構造としている。ベース電極の第一の引き出し配線１４２はコレクタ電極の引き出し配線１４１と同じ下層の配線で形成される。
【００４８】
トランジスタ要素１８１が備える２つのエミッタ領域１１５，１１６のそれぞれに形成されたエミッタ電極１２５、１２６は、引き出し配線１５５に接続されてトランジスタの長辺を横切る方向に引き出される。同様に、トランジスタ要素１８２のエミッタ電極１２５、１２６は、引き出し配線１５６に接続されて引き出される。エミッタ電極の引き出し配線１５５、１５６はコレクタ電極の引き出し配線１４１を横切って引き出されるので、ベース電極の第二の引き出し配線１５２と同じく上層の配線が利用される。２つのエミッタ電極の引き出し配線１５５と１５６は図外の配線を介して互いに接続される。
【００４９】
図１に示したトランジスタは、ひとつのコレクタ領域１１１の上に２つのトランジスタ要素１８１、１８２を備え、これらのトランジスタ要素はベースおよびエミッタがお互いに接続されてひとつのトランジスタを形成している。このような構成とすることによって、大きなエミッタ面積が必要な場合において、エミッタ面積を二つのトランジスタ要素に分割することができるので、特性劣化に影響する実効的なエミッタ長を図１４の関係を考慮して過大にすることなく必要なエミッタ面積を得ることができる。すなわち、実効的なエミッタ長を小さく抑えることができるので、不均一動作が生じにくく良好な特性を得ることができる。また、トランジスタ要素間で均一に動作させるためには、トランジスタ要素の大きさは同一であることが望ましい。
【００５０】
２つのトランジスタ要素１８１、１８２は、ひとつのコレクタ領域１１１の上にフィンガー方向に１列に配置されている。このような構成とすることによってトランジスタの幅はひとつのトランジスタ要素で構成されるトランジスタと略同じ寸法で構成できる。この効果は以下に説明するマルチフィンガー型ＨＢＴを構成する場合に特に利点となる。
【００５１】
図２は図１において説明したＨＢＴを単位トランジスタとして、複数個インラインレイアウトに配置して構成されたマルチフィンガー型ＨＢＴの例を示す平面図である。本実施の形態では４個の単位トランジスタを配置した例を示しているが、これに限定されるものではなく、任意の個数配置可能であることは明らかである。
【００５２】
図２に点線で囲んで示した単位トランジスタ１９０は、図１に説明したＨＢＴと同じ構成のトランジスタであり、ひとつのコレクタ領域１１１上に２つのトランジスタ要素１８１、１８２が形成されたＨＢＴである。４個の単位トランジスタ１９０はフィンガー方向をそろえて、エミッタ領域の短辺方向に一列に並べられて配置される。各単位トランジスタ１９０のコレクタ電極は引き出し配線１４１によりフィンガー方向の一方に引き出されて互いに接続され、図外の回路と接続される接続部へ引き出される。エミッタ電極は各トランジスタ要素の直上を横切るように配置された引き出し配線１５５，１５６により接続され、引き出し配線１５５および１５６はフィンガー列の両側に配置されたビアホールに接続されて接地される。
【００５３】
ベース電極は単位トランジスタ１９０のフィンガー方向を横切る方向に引き出される。図２の実施の形態においては、マルチフィンガー型ＨＢＴを構成する単位トランジスタを２個毎の組とし、これら２個毎の単位トランジスタはベース電極の引き出し配線が相対する方向に引き出され、引き出し配線１５２により接続されている。２個の単位トランジスタ毎に設けられた各ベース電極の引き出し配線１５２は、図示しない絶縁膜を挟んで下層に形成された配線１５３にコンタクトホール１３９を介して互いに接続されて、図外の回路と接続される接続部へ引き出される。このような配線構成とすることでベース電極への入力信号経路が各単位トランジスタとも同じ長さとなるので、各トランジスタに位相ずれのない信号が入力され効率の良い動作が期待できる。
【００５４】
以上のように、ひとつのコレクタ領域の上に２つのトランジスタ要素が形成され、これらのトランジスタ要素がフィンガー方向に一列に配置されたＨＢＴを単位トランジスタとして、マルチフィンガー型ＨＢＴを形成することができる。本実施形態によると、特性を維持したまま単位トランジスタのエミッタ面積を大きくすることができるので、フィンガー数を増やすことなくマルチフィンガー型ＨＢＴを大出力化することが可能となる。また、背景技術において図６に示した従来のマルチフィンガー型ＨＢＴレイアウトの例と比較して、本実施の形態における単位トランジスタの幅は略同じなので、同様なインラインレイアウトとした場合においても、フィンガー並び方向の長さを大幅に広げることなく小面積にレイアウトが可能である。
【００５５】
（実施の形態２）
図３は本発明によるＨＢＴの第２の実施形態として、３つのトランジスタ要素を備える例を示したものである。実施の形態１において図1に示したＨＢＴと略共通する構成要素から成るので、同じ構成要素には同じ符号を振って重複する説明は省略する。また図が煩雑になるのを避けるため一部の符号は省略している。
【００５６】
本実施形態はひとつの分離されたコレクタ領域１１１上に、コレクタ層が分離された３つのトランジスタ要素１８１、１８２，１８３を備え、これらで単位トランジスタ１９０を構成するＨＢＴである。それぞれのトランジスタ要素は、２つのエミッタフィンガーが形成された実施の形態１において図１に示したＨＢＴにおけるトランジスタ要素１８１、１８２と同じ構造のものであり、このようなトランジスタ要素がコレクタ領域１１１上にさらにひとつ加えられた構成である。３つのトランジスタ要素１８１、１８２，１８３はフィンガー方向に1列に配置されている。本実施形態のようにトランジスタ要素の数を増やすことにより、さらに大きなエミッタ面積を実現することができる。
【００５７】
３つのトランジスタ要素のうち、隣り合う２つのトランジスタ要素１８１、１８２はベース電極の引き出し方向が相対するように配置され、引き出し配線１４２により相互接続されて、さらに引き出し配線１４２は上層に形成された引き出し配線１５２に接続されてトランジスタの長辺を横切る方向に引き出されている。残るひとつのトランジスタ要素１８３のベース電極は引出し配線１４３に接続され、長辺方向に、コレクタ電極の引き出し配線１４１とは逆向きに引き出されている。これらのベース電極の引き出し配線は、図外の配線を介して互いに接続される。
【００５８】
エミッタ電極は、それぞれのトランジスタ要素１８１、１８２、１８３の直上に設けられた引き出し配線１５５、１５６、１５７に接続されて、トランジスタの長辺を横切る方向に引き出され図外の配線を介して互いに接続される。
【００５９】
さらに大きなエミッタ面積が必要な場合には、同様な方法でトランジスタ要素の数を増やすことができる。このときコレクタ電極の長さが大きくなることによる抵抗増加が問題となる場合は、コレクタ電極の幅を大きくして対応することができる。
【００６０】
本実施形態のＨＢＴを用いて、マルチフィンガー型ＨＢＴを構成することにより、フィンガー並び方向の長さを大幅に広げることなく大エミッタ面積のマルチフィンガー型ＨＢＴをレイアウトすることが可能となる。
【００６１】
（実施の形態３）
単位トランジスタを複数個並列に接続してマルチフィンガー型ＨＢＴを構成して動作させた場合、特定のトランジスタに電流が大きく流れる、ホットスポットと呼ばれる現象が生じやすくなる。これは、各単位トランジスタ間の特性不均一や放熱特性の不均一などが引き金となって特定のトランジスタの電流値が他のトランジスタより大きくなったとき、この電流によって動作温度が上昇し、これが正のフィードバックとなって電流がさらに増加してゆく結果、一部のトランジスタしか動作していない状態が生じることによる。
【００６２】
これを防ぐ方法として、各単位トランジスタのエミッタに直列抵抗を挿入する方法がある。コレクタ電流が増加したとき、この抵抗によりエミッタ電位が持ち上げられるので、コレクタ電流を抑える負のフィードバックとして作用する。このような抵抗はバラスト抵抗と呼ばれ、半導体プロセスにおいては薄膜抵抗などで形成することができるが、ＨＢＴのように、エミッタ、ベース、コレクタ等の能動領域がエピタキシャル成長法によって縦積みに形成されるトランジスタにおいては、エミッタの中にバラスト抵抗を層構造として作りこむ方法がとられる場合がある。この場合、形成されたトランジスタの中にバラスト抵抗が組み込まれているので、薄膜抵抗などの回路素子を外付けでレイアウトする必要は無く、実施の形態１において図２に示したようなマルチフィンガー型ＨＢＴのレイアウトで安定動作を行うことができる。
【００６３】
その他の方法として、図５に示した回路図のようにベースに直列抵抗を入れる方法がある。図５の回路図は４つの単位トランジスタ３０１．．からなるマルチフィンガー型ＨＢＴの例を示したものである。ＲＦ信号を供給するベースＲＦ端子と各単位トランジスタ３０１のベース端子間には、キャパシタ３０３が直列に挿入されている。キャパシタ３０３は、各単位トランジスタのベース端子にＲＦ信号を低損失に伝達するとともに、ベース端子をＤＣ的に分離する作用を有する。一方、ベース電位を与えるベースＤＣ端子と各単位トランジスタ３０１のベース端子間には、抵抗３０５が直列に挿入されている。このような抵抗を設けることによって、ホットスポットの発生を抑えることができる。
【００６４】
ここで、マルチフィンガー型ＨＢＴを構成する単位トランジスタのうち、特定のトランジスタのコレクタ電流が増加した場合を考える。ベース電流は抵抗３０５を介して流れるので、コレクタ電流の増加とともに増加するベース電流によって、この単位トランジスタのベースに接続された抵抗３０３には、他のトランジスタより大きな電圧降下が生じることになる。この電圧降下によりベース電位が引き下げられるため、これが負のフィードバックとなってコレクタ電流の一方的な増加を抑えることができる。このような抵抗はベースバラスト抵抗と呼ばれる場合がある。
【００６５】
図４は本発明によるマルチフィンガー型ＨＢＴにベースバラスト抵抗を適用した例を示すものである。尚、図中の符号は実施の形態１において図２に説明したマルチフィンガー型ＨＢＴと共通の構成要素には同じ符号を用いた。本実施形態において、各単位トランジスタ１９０は、実施の形態１と同じくコレクタ層が分離された２つのトランジスタ要素１８１，１８２から構成されたＨＢＴである。また、コレクタ電極の引き出し配線部１４１及びエミッタ電極の引き出し配線部１５５，１５６の形態も、実施の形態１の図２に示したマルチフィンガー型ＨＢＴと同じである。
【００６６】
各単位トランジスタ１９０のベースにそれぞれ直列に抵抗を接続するため、ベース電極の引き出し配線１５２は単位トランジスタ１９０毎に設けられる。ベース電極の引き出し配線１５２は、図示しない絶縁膜を挟んで下層に形成された引出し配線１５３にコンタクトホール１３９を介して接続され、エミッタの引き出し配線１５５の下をくぐって取り出される。取り出された引き出し配線１５３はコンタクトホール部３１において、ベース電位が与えられる配線メタル３３にＮｉＣｒ薄膜抵抗３２を介して接続される。各単位トランジスタ１９０に設けられたＮｉＣｒ薄膜抵抗３２がベースバラスト抵抗として働く。
【００６７】
また、引出し配線１５３はコンタクトホール部３１において、図示しない絶縁膜を挟んで上層に形成された配線メタル３４にコンタクトホールを介して接続される。配線メタル３４は、絶縁膜を挟んで下層に形成された配線メタル３５の上に意図された面積をもって重なる、重なり部６０を持つように配置されている。この重なり部６０はＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｌａｔｏｒ  Ｍｅｔａｌ）構造のキャパシタを構成しており、下層の配線メタル３５に設けられた接続部から入力されたＲＦ信号は、このＭＩＭキャパシタを通じてマルチフィンガー型ＨＢＴを構成する各単位トランジスタのベースへ伝達される。
【００６８】
以上のような構成により、本発明によるＨＢＴを用いて、ベースバラスト抵抗を備えるマルチフィンガー型ＨＢＴを実現することができる。尚、図４に示した実施形態において、ＭＩＭキャパシタを構成する下層の配線メタル３５は各単位トランジスタのＭＩＭキャパシタに対して共通の電極となる１体形状としているが、これに限定されるものではなくレイアウトの都合により分割可能である。例えば個々の単位トランジスタに対応したＭＩＭキャパシタ毎に分割してもよい。
【００６９】
本実施形態によるベースバラスト抵抗を備えたマルチフィンガー型ＨＢＴは、ひとつのサブコレクタ層の上にコレクタ層が分離された複数のトランジスタ要素を備え、これらのトランジスタ要素がフィンガー方向に一列に配置されたＨＢＴを単位トランジスタとして構成される。単位フィンガー当たりのエミッタ面積を大きくしても実効的なエミッタ長の増加が抑えられるので特性劣化が生じにくく、またフィンガーの並び方向の寸法増加も小さく抑えられる。さらに、ベースバラスト抵抗の効果により、大電流領域までホットスポットが発生しない安定動作が可能となるため、より高性能の高出力高周波トランジスタを実現することができる。
【００７０】
（実施の形態４）
本発明によるＨＢＴは、背景技術において説明した図１３に示したような、送信用の電力増幅器ＭＭＩＣにおける増幅用ＨＢＴ２０１、ＨＢＴ２０２として使用することができる。特に、本発明によるＨＢＴで構成されたマルチフィンガー型ＨＢＴは、出力段のＨＢＴ２０２として好適に使用することができる。大出力電力に対応できる充分なエミッタ面積を持つマルチフィンガー型ＨＢＴを小面積にレイアウトできるので、電力増幅器ＭＭＩＣのチップサイズ増加を抑えることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明による第１の実施形態を示すＨＢＴの平面図である。
【図２】本発明による第１の実施形態を示すマルチフィンガー型ＨＢＴの平面図である。
【図３】本発明による第２の実施形態を示すＨＢＴの平面図である。
【図４】本発明による第３の実施形態を示すマルチフィンガー型ＨＢＴの平面図である。
【図５】本発明による第３の実施形態を説明するための回路図である。
【図６】背景技術を説明するためのマルチフィンガー型ＨＢＴの平面図である。
【図７】背景技術を説明するためのマルチフィンガー型ＨＢＴの平面図である。
【図８】背景技術を説明するためのＨＢＴの平面図である。
【図９】図８に示したＨＢＴの断面構造図である。
【図１０】背景技術を説明するためのＨＢＴの平面図である。
【図１１】図１０に示したＨＢＴの断面構造図である。
【図１２】背景技術を説明するためのＨＢＴの断面構造図である。
【図１３】背景技術を説明するための電力増幅器ＭＭＩＣの回路図である。
【図１４】背景技術によるＨＢＴの特性グラフである。
【符号の説明】
【００７２】
１４、１５、１６、２８      引き出し配線
２５、２４      接続部
２６        ビアホール
２９、３１        コンタクトホール
３２        ＮｉＣｒ抵抗
３３、３４、３５      配線メタル
６０        重なり部（ＭＩＭキャパシタ）
５０，１９０        単位トランジスタ
５２        フィンガー列
１０１      半絶縁性ＧａＡｓ基板
１０２      バッファ層
１０３      サブコレクタ層
１０４      コレクタ層
１０５      ベース層
１０６      エミッタ層
１０８      分離領域
１１１      コレクタ領域
１１２      ベース領域
１１３、１１５、１１６      エミッタ領域
１２１      コレクタ電極
１２２      ベース電極
１２３、１２５、１２６      エミッタ電極
１３１、１３２、１３３、１３５、１３６、１３８      コンタクトホール
１４１      コレクタ電極の引き出し配線
１４２、１４３、１５２      ベース電極の引き出し配線
１５５、１５６、１５７      エミッタ電極の引き出し配線
１８１、１８２、１８３      トランジスタ要素
１９０      単位トランジスタ
２０１、２０２      ＨＢＴ
２０４、２０７      整合回路
２０５、２０８      バイアス回路
【図１】
2007242727.tif 000003
【図２】
2007242727.tif 000004
【図３】
2007242727.tif 000005
【図４】
2007242727.tif 000006
【図５】
2007242727.tif 000007
【図６】
2007242727.tif 000008
【図７】
2007242727.tif 000009
【図８】
2007242727.tif 000010
【図９】
2007242727.tif 000011
【図１０】
2007242727.tif 000012
【図１１】
2007242727.tif 000013
【図１２】
2007242727.tif 000014
【図１３】
2007242727.tif 000015
【図１４】
2007242727.tif 000016