(57)【要約】      （修正有）【課題】Ｎ型ウエル領域内に配置され、Ｐ型ウエル領域と半導体基板を電気的に接続する貫通領域と、Ｎ型ウエル領域内に配置される複数のＰ型ウエル領域が容易に重なるように、貫通領域が配置されている半導体装置を提供する。【解決手段】半導体基板の表面から内部に向けて形成されており、半導体基板と逆導電型の不純物が導入された第１領域と、第１領域に内包され、半導体基板と同様の導電型の不純物が導入された第２領域と、第２領域の底部に接し、第１領域を貫通して、第１領域外の半導体基板に接続する、半導体基板と同様の導電型の不純物が導入された貫通領域と、を備え、その貫通領域の中心点が平面的に蜂の巣状の配列を組んで高密度に配置されていることを特徴とする半導体装置。【選択図】なし【特許請求の範囲】
【請求項１】
第１不純物が導入された半導体基板の表面から内部に向けて形成されており、第２不純物が導入された第１領域と、
前記第１領域に内包され、第１不純物が導入された第２領域と、
前記第２領域の底部に接し、第１領域を貫通して、第１領域外の半導体基板に接続する、第１不純物が導入された貫通領域と、を備え、
前記貫通領域の中心点が平面的に蜂の巣状の配列を組んで配置されていることを特徴とする半導体装置。
【請求項２】
前記貫通領域の形状が正六角形状又は円形状であることを特徴とする請求項１に記載した半導体装置。
【請求項３】
前記第２領域の境界の一辺または中心軸に対して前記貫通領域の蜂の巣状の配列における列方向の軸が傾いていることを特徴とする請求項１に記載した半導体装置。
【請求項４】
第１不純物が導入された半導体基板の表面から内部に向けて形成されており、第２不純物が導入された第１領域と、
前記第１領域に平面的に囲まれ、前記半導体基板の表面から内部に向けて形成されている、第１不純物が導入された第２領域と、
前記第１領域及び前記第２領域の底部から半導体基板内部に向けて形成されている、第２不純物が導入された第３領域と、
平面的に前記第３領域と重なって配置されており、前記第３領域を貫通する、第１不純物が導入された貫通領域と、を備え、
前記貫通領域の中心点が平面的に蜂の巣状の配列を組んで配置されていることを特徴とする半導体装置。
【請求項５】
第１不純物が導入された半導体基板の表面から内部に向けて形成されている第１領域に対して、平面的に重なるように、前記半導体基板の表面に、蜂の巣状の配列を組んで配列された貫通領域に対応した、孤立レジストパターンを形成する工程と、
前記第１領域に対して、前記孤立レジストパターンをマスクに、イオン注入により第２不純物を導入する工程と、
前記半導体基板の表面から内部に向けて形成されており、平面的に前記第１領域に包含される第２領域に第１不純物を導入する工程と、
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に、トリプルウエル構造を有し、半導体基板と同一導電型のウエルが存在する半導体基板から、半導体基板と逆導電型のウエル内にある、同一導電型のウエルに対して電源を供給するために、半導体基板と逆導電型のウエルの底部から、逆導電型のウエル内部にある同一導電型ウエルの底部に向けて、逆導電型ウエルを貫通する導電穴を設けたことを特徴とする半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタ等の能動素子、例えば、ＣＭＯＳ回路を含む半導体集積回路装置において、いわゆるトリプルウエル構造が採用されている。
トリプルウエル構造とは、例えば、Ｐ型シリコン基板内に、Ｐ型ウエル領域と、Ｎ型ウエル領域と、Ｎ型ウエル領域で囲まれたＰ型ウエル領域とが形成されている状態をいう。
そして、トリプルウエル構造を採用する理由の一つは、Ｎ型ウエル領域内に形成されたＭＯＳトランジスタのバックバイアス電位の安定性、及び、Ｎ型ウエル領域で囲まれたＰ型ウエル領域内に形成されたＭＯＳトランジスタのバックバイアス電位の安定性が確保されることにある。また、トリプルウエル構造を採用する他の理由は、Ｐ型ウエル領域及びＰ型シリコン基板中に発生した少数キャリヤーがＭＯＳトランジスタ等に注入するのを抑制することにある。その結果、ＣＭＯＳ回路の安定動作、及び、フリップフロップ等のメモリ機能を有する回路におけるデータ保持特性の向上が達成されている。
【０００３】
ここで、上記のようなトリプルウエル構造を有する半導体装置においては、Ｎ型ウエル領域で囲まれたＰ型ウエル領域内に、電位を供給する端子を配置する必要がある。従って、電位を供給する端子領域を確保するため、Ｎ型ウエル領域で囲まれたＰ型ウエル領域の平面的な大きさが大きくなる問題点があった。
そこで、Ｎ型ウエル領域で囲まれたＰ型ウエル領域の底部に接続し、Ｎ型ウエル領域を貫通して、Ｎ型ウエル領域の底部にあるＰ型不純物領域に達する、Ｐ型不純物が導入されている貫通領域を設けることが提案された（例えば、特許文献１）。
【０００４】
上記の貫通領域を通じて、Ｐ型シリコン基板に与えた電位が、Ｎ型ウエル領域で囲まれたＰ型ウエル領域に供給される。一方、上記のＮ型ウエル領域は、貫通領域を除いて、Ｐ型ウエル領域を囲むことになるため、基板中に発生した少数キャリヤーがＭＯＳトランジスタ等に注入するのを抑制する効果を保持する。
従って、Ｎ型ウエル領域で囲まれたＰ型ウエル領域に電位を供給する端子を、上記のＰウエル領域内にある半導体基板の表面に配置する必要がない。そうすると、Ｎ型ウエル領域で囲まれたＰ型ウエル領域が大きくなることがない。
電位を供給する端子を配置する領域を確保する必要がない。
【特許文献１】特開平１０−１９９９９３
【発明の開示】
【発明が解決しようとする課題】
【０００５】
Ｎ型ウエル領域内に複数のＰ型ウエル領域が配置されており、かつ、特許文献１に記載されているような貫通領域がＮ型ウエル領域の底部を形成するＮ型不純物領域内に配置されているトリプルウエル構造を有する半導体装置を製造するには、順次、次のような工程を行う。
すなわち、初めに、Ｐ型シリコン基板内に、Ｎ型ウエル領域、及び、そのＮ型ウエル領域を貫通する、Ｐ型不純物が導入されている貫通領域を形成する工程を行う。次に、複数のＰ型ウエル領域をＮ型ウエル領域内に形成する工程を行うことにより、上記の半導体装置は形成される。
そこで、上記のＮ型ウエル領域内に、お互いに一定の間隔となるように上記の貫通領域が配置されているとすると、任意の形状のＰ型ウエル領域を、任意の位置に配置した場合に、貫通領域とＰ型ウエル領域が重ならない場合が想定される。その場合、Ｐ型ウエル領域のウエル電位が貫通領域を通じて供給されなくなる問題が生じる。
従って、本発明の目的は、Ｎ型ウエル領域内に配置され、Ｐ型ウエル領域と半導体基板を電気的に接続する貫通領域と、Ｎ型ウエル領域内に配置される複数のＰ型ウエル領域が容易に重なり電位供給路が容易に確保されるように、貫通領域が配置されている半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
半導体基板の表面から内部に向けて形成されており、半導体基板と逆導電型の不純物が導入された第１領域と、第１領域に内包され、半導体基板と同様の導電型の不純物が導入された第２領域と、第２領域の底部に接し、第１領域を貫通して、第１領域外の半導体基板に接続する、半導体基板と同様の導電型の不純物が導入された貫通領域と、を備え、その貫通領域の中心点が平面的に蜂の巣状の配列を組んで配置されていることを特徴とする半導体装置を提供する。
【発明の効果】
【０００７】
第１領域、例えば、Ｎ型ウエル領域内に形成されている貫通領域が蜂の巣状に配列を組んで配置されているため、貫通領域の配置密度があがる。従って、第２領域、例えば、Ｐ型ウエル領域をＮ型ウエル領域内に配置したときに、貫通領域とＰ型ウエル領域が容易に重なる効果がある。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例１、実施例２、実施例３、及び、実施例４について説明する
【実施例１】
【０００９】
実施例１は、Ｎ型ウエル領域を備え、Ｎ型ウエル領域内において、貫通領域が、いわゆる、蜂の巣状に配置されていることを特徴とする半導体装置の実施例である。そして、実施例１を、図１Ａ、及び、図１Ｂを用いて説明する。
【００１０】
図１Ａは、実施例１の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図である。
実施例１の半導体装置は、Ｎ型ウエル領域１、Ｎ型ウエル領域１内のＰ型ウエル領域２ａ、Ｎ型ウエル領域１外のＰ型ウエル領域２ｂ、貫通領域３、半導体基板４ａ、及び、Ｐ型ウエル領域に電位を与える端子４ｂから構成されている。
Ｐ型ウエル領域に電位を与える端子４ｂは、Ｎ型ウエル領域１外のＰ型ウエル領域２ｂ内に配置されている。すなわち、Ｐ型ウエル領域に電位を与える端子４ｂは、半導体基板４ａと電気的にオーミックに接続された場所に配置されている。
Ｎ型ウエル領域１は、例えば、矩形の領域である。また、Ｎ型ウエル領域１は複数のＰ型ウエル領域２ａを含む。そして、Ｎ型ウエル領域１には、Ｎ型不純物が導入されている。
Ｐ型ウエル領域２ａは矩形の領域である。また、Ｐ型ウエル領域２ａはＮ型ウエル領域１に内包されている。すなわち、Ｐ型ウエル領域２ａは、平面的にも、半導体基板の深さ方向においても、Ｎ型ウエル領域１に囲まれている。また、Ｐ型ウエル領域２ａには、Ｐ型不純物が導入されている。
【００１１】
貫通領域３は、Ｎ型ウエル領域１内に蜂の巣状に、複数個配列を組んで配置されている。また、貫通領域３の形状は正六角形をしている。そして、貫通領域３には、Ｐ型不純物が導入されている。ここで、蜂の巣状の配列とは、一般的には、複数の正六角形を、正六角形の辺が接するように敷きつめた配列をいう。しかし、本実施例では、隣接する任意の３つの正六角形の中心が正三角形を構成するような配列を、蜂の巣状の配列という。従って、正六角形の辺が隣接する正六角形の辺に接するように配置されていない場合も含むものとする。そうすると、任意に隣接する正六角形を２つ選択すると、その間隔はすべて一定となる。
【００１２】
図１Ｂは、実施例１の半導体装置において、Ｎ型ウエル領域内における貫通領域の配列を示す断面図である。なお、図１Ｂの断面図は、図１ＡのＡ−Ｂ線に沿った断面図である。
そして、実施例１の半導体装置は、Ｎ型ウエル領域１、Ｎ型ウエル領域１内のＰ型ウエル領域２ａ、Ｎ型ウエル領域１外のＰ型ウエル領域２ｂ、貫通領域３、半導体基板４ａ、及び、Ｐ型ウエル領域に電位を与える端子４ｂに加え、素子分離領域５をさらに含む。
Ｎ型ウエル領域１は、半導体基板４ａ表面から半導体基板４ａの深さ方向へ向けて形成されている。また、Ｎ型ウエル領域１の深さはＰ型ウエル領域２ａの深さより深い。
Ｐ型ウエル領域２ａは、半導体基板４ａ表面から半導体基板４ａの深さ方向へ向けて形成されている。そして、Ｐ型ウエル領域２ａは、Ｎ型ウエル領域１に内包されており、Ｎ型ウエル領域１の深さより、Ｐ型ウエル領域２ａの深さは浅い。
Ｐ型ウエル領域２ｂは、Ｎ型ウエル領域１の外にある。そして、Ｐ型ウエル領域２ｂは半導体基板４ａ表面から半導体基板４ａの深さ方向へ向けて形成されている。
【００１３】
貫通領域３は、Ｐ型ウエル領域２ａの底部にあたる深さから半導体基板４ａの深さ方向へ向けて形成されている。そして、貫通領域３の深さは、Ｎ型ウエル領域１の底部に達している。従って、貫通領域３は、半導体基板４ａの一部分のＮ型ウエル領域１の底部の領域に接続している。また、貫通領域３は、平面的に、Ｐ型ウエル領域２ａに重なったときは、Ｐ型ウエル領域２ａの底部に接する。すなわち、Ｎ型ウエル領域１を、Ｐ型ウエル領域２ａの周囲にあり、かつ、半導体基板４ａの表面から深さ方向へ形成されている部分と、Ｐ型ウエル領域２ａの底部から半導体基板４ａの深さ方向へ形成されている、層状の部分に分けたとするなら、貫通領域３は、Ｐ型ウエル領域２ａの底部から半導体基板４ａの深さ方向へ形成されている、層状の部分を貫通する領域である。
素子分離領域５は、ＭＯＳトランジスタ等の半導体素子を形成する領域を絶縁分離する領域である。そして、素子分離領域５は、半導体基板４ａの表面に形成された溝と、その溝に埋め込まれた絶縁物から形成されている。
Ｐ型ウエル領域に電位を与える端子４ｂは、半導体基板４ａの表面に形成された領域であって、Ｐ型不純物が拡散されている領域である。そして、そのＰ型不純物の濃度は、金属配線とオーミック接続ができる程度に濃い。
【００１４】
実施例１の半導体装置において、Ｎ型ウエル領域１内に貫通領域３が蜂の巣状態の配列を組んで配置されている。従って、貫通領域３が行および列が全て等間隔の行列状態で配列されている場合の貫通領域３の配置密度に比較し、実施例１の半導体装置における貫通領域３の配置密度が高い。
例えば、行の間隔及び列の間隔をＡとすると、前記行列状に配列したときは、面積Ａ×Ａの中に含まれる貫通領域３の数は１個である。一方、隣接する貫通領域３との距離をＡとして、蜂の巣状に配列したときは、面積Ａ×√３Ａの中に含まれる貫通領域の数は２個である。従って、蜂の巣状に配列したときは、単位面積Ａ×Ａ内に含まれる貫通領域３の数は、２／√３個である。したがって、蜂の巣状に配列したときの単位面積あたりの貫通領域３の配置密度は高い。
【００１５】
さらに、貫通領域３が蜂の巣状に配列されている場合、貫通領域３の形状を正六角形とすると、貫通領域３の辺と隣接する貫通領域３の辺の間の距離を、どの辺についても一定とすることができる。従って、予め、隣接する貫通領域３間の最小間隔が決められているときには、貫通領域３の任意の辺の間の距離に対して、上記の最小間隔を適用することができる。そうすると、予め最小間隔が決められているという条件において、貫通領域３の面積を最大とすることができる。
従って、Ｎ型ウエル領域１内に、Ｐ型ウエル領域２ａを複数個、配列したときに、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる。また、Ｎ型ウエル領域１内に、任意の形状のＰ型ウエル領域２ａを、任意の位置に配置した場合でも、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる効果がある。
【実施例２】
【００１６】
実施例２は、Ｎ型ウエル領域を備え、貫通領域がＮ型ウエル領域内に蜂の巣状に配列されており、その貫通領域の形状が円形であることを特徴とする半導体装置の実施例である。そして、図２Ａ及び図２Ｂを用いて、実施例２の半導体装置の実施例について説明する。
【００１７】
図２Ａは、実施例２の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図である。
実施例２の半導体装置は、Ｎ型ウエル領域１、Ｎ型ウエル領域１内のＰ型ウエル領域２ａ、Ｎ型ウエル領域１外のＰ型ウエル領域２ｂ、貫通領域３、半導体基板４ａ、及び、Ｐ型ウエル領域に電位を与える端子４ｂから構成されている点では、実施例１の半導体装置と同様である。従って、同様な構成要素には、同様な番号を付した。
実施例２の半導体装置のＰ型ウエル領域に電位を与える端子４ｂは、実施例１のＰ型ウエル領域に電位を与える端子４ｂと同様である。
実施例２の半導体装置のＮ型ウエル領域１は、実施例１の半導体装置のＮ型ウエル領域１と同様である。
実施例２の半導体装置のＰ型ウエル領域２ａは、実施例１の半導体装置のＰ型ウエル領域２ａと同様である。
実施例２の半導体装置のＰ型ウエル領域２ｂは、実施例１の半導体装置のＰ型ウエル領域２ｂと同様である。
【００１８】
実施例２の半導体装置の貫通領域３は、Ｎ型ウエル領域１内に蜂の巣状に、複数個配列されている点で実施例１の半導体装置のＮ型ウエル領域１と同様である。しかし、実施例２の半導体装置の貫通領域３の形状は円形である点では実施例１の半導体装置の貫通領域３とは異なる。なお、実施例２の半導体装置の貫通領域３には、Ｐ型不純物が導入されている。
【００１９】
図２Ｂは、実施例２の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す断面図である。なお、図２Ｂの断面図は、図２ＡのＡ−Ｂ線に沿った断面図である。
そして、実施例２の半導体装置が、さらに、素子分離領域５を含む点では、実施例１の半導体装置と同様である。
実施例２の半導体装置のＮ型ウエル領域１は、実施例１の半導体装置のＮ型ウエル領域１と同様に半導体基板４ａの表面から深さ方向に形成されている。
実施例２の半導体装置のＰ型ウエル領域２ａは、実施例１の半導体装置のＰ型ウエル領域２ａと同様に半導体基板４ａの表面から深さ方向に形成されている。
実施例２の半導体装置のＰ型ウエル領域２ｂは、実施例１の半導体装置のＰ型ウエル領域２ｂと同様に半導体基板４ａの表面から深さ方向に形成されている。
【００２０】
実施例２の半導体装置の貫通領域３は、実施例１の半導体装置の貫通領域３と、貫通領域３の平面的な形状を除いて同様な領域である。
実施例２の半導体装置の素子分離領域５は、実施例１の半導体装置の素子分離領域５と同様である。
Ｐ型ウエル領域に電位を与える端子４ｂは、半導体基板４ａの表面に形成された領域であって、Ｐ型不純物が拡散されている領域である。そして、そのＰ型不純物の濃度は、金属配線とオーミック接続ができる程度に濃い。
【００２１】
実施例２の半導体装置において、Ｎ型ウエル領域１内に貫通領域３が蜂の巣状態の配列を組んで配置されている。従って、貫通領域３が行および列が全て等間隔の行列状態で配置されている場合の貫通領域３の配置密度に比較し、実施例２の半導体装置における貫通領域３の配置密度が高い。
例えば、行の間隔及び列の間隔をＡとすると、前記行列状に配列したときは、面積Ａ×Ａの中に含まれる貫通領域３の数は１個である。一方、隣接する貫通領域３との距離をＡとして、蜂の巣状の配列を組んで配置されたときは、面積Ａ×√３Ａの中に含まれる貫通領域３の数は２個である。従って、蜂の巣状に配列したときは、単位面積Ａ×Ａ内に含まれる貫通領域３の数は、２／√３個である。したがって、蜂の巣状に配列したときの単位面積あたりの貫通領域３の配置密度は高い。
【００２２】
従って、Ｎ型ウエル領域１内に、Ｐ型ウエル領域２ａが複数個配列を組んで配置したときに、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる。また、Ｎ型ウエル領域１内に、任意の形状のＰ型ウエル領域２ａを、任意の位置に配置した場合でも、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる効果がある。
【００２３】
さらに、貫通領域３が蜂の巣状に配列されている場合、貫通領域３の形状を円形とすると、次の点で効果がある。まず、貫通領域３用のマスクとなる、レジストパターンを形成するためには、レジストを露光するための露光マスクが必要である。そして、露光マスクは、透明な石英基板と、その石英基板上に形成されてマスクパターンから構成されている。従って、マスクパターンを作成するにあたり、ＣＡＤ装置上でマスクパターン用のデータを作成する必要がある。そこで、貫通領域３の形状を円形とすると、頂点の数が少なく、単純な形状であるため、マスクパターン用のデータ作成が、容易、かつ、データ量を少なくできる効果がある。
【実施例３】
【００２４】
実施例３は、Ｎ型ウエル領域を備え、貫通領域がＮ型ウエル領域内に蜂の巣状に配列されている半導体装置の実施例である。ただし、その貫通領域の形状が円形であることに特徴がある。さらに、貫通領域から構成された蜂の巣上の配列において行方向の軸が、水平方向から傾いていることを特徴としている。そして、図３Ａ及び図３Ｂを用いて、実施例３の半導体装置について説明する。また、図４Ａ及び図４Ｂを用いて、実施例３の半導体装置の効果を説明する。
【００２５】
図３Ａは、実施例３の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図である。
実施例３の半導体装置は、Ｎ型ウエル領域１、Ｎ型ウエル領域１内のＰ型ウエル領域２ａ、Ｎ型ウエル領域１外のＰ型ウエル領域２ｂ、貫通領域３、半導体基板４ａ、及び、Ｐ型ウエル領域に電位を与える端子４ｂから構成されている点では、実施例２の半導体装置と同様である。従って、同様な構成要素には、同様な番号を付した。
実施例３の半導体装置のＰ型ウエル領域に電位を与える端子４ｂは、実施例１のＰ型ウエル領域に電位を与える端子４ｂと同様である。
実施例３の半導体装置のＮ型ウエル領域１は、実施例２の半導体装置のＮ型ウエル領域１と同様である。
実施例３の半導体装置のＰ型ウエル領域２ａは、実施例２の半導体装置のＰ型ウエル領域２ａと同様である。
実施例３の半導体装置のＰ型ウエル領域２ｂは、実施例２の半導体装置のＰ型ウエル領域２ｂと同様である。
【００２６】
実施例３の半導体装置の貫通領域３は、Ｎ型ウエル領域１内に蜂の巣状に、複数個配列を組んで配置されている。しかし、実施例３の半導体装置の貫通領域３の形状は円形である点では実施例１の半導体装置の貫通領域３とは異なる。さらに、貫通領域３の蜂の巣状の配列において、行方向の軸が水平方向から傾いている点でも、実施例２の半導体装置の貫通領域３の配列と異なる。すなわち、Ｐ型ウエル領域２ａの縦方向（Ｙ軸方向）の中心軸ならびに左右の辺の方向と、貫通領域３の配列の列方向の軸が平行ではなく、実施例３の貫通領域３の配列の列方向の軸が縦方向（Ｙ軸方向）から傾いている。なお、実施例３の半導体装置の貫通領域３には、Ｐ型不純物が導入されている。
【００２７】
図３Ｂは、実施例３の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す断面図である。なお、図３Ｂの断面図は、図３ＡのＡ−Ｂ線に沿った断面図である。
そして、実施例３の半導体装置が、さらに、素子分離領域５を含む点では、実施例２の半導体装置と同様である。
実施例３の半導体装置のＮ型ウエル領域１は、実施例２の半導体装置のＮ型ウエル領域１と同様に半導体基板４ａの表面から深さ方向に形成されている。
実施例３の半導体装置のＰ型ウエル領域２ａは、実施例２の半導体装置のＰ型ウエル領域２ａと同様に半導体基板４ａの表面から深さ方向に形成されている。
実施例３の半導体装置のＰ型ウエル領域２ｂは、実施例２の半導体装置のＰ型ウエル領域２ｂと同様に半導体基板４ａの表面から深さ方向に形成されている。
【００２８】
実施例３の半導体装置の貫通領域３は、実施例２の半導体装置の貫通領域３と、領域の平面的な形状を除いて同様な領域である。
実施例３の半導体装置の素子分離領域５は、実施例２の半導体装置の素子分離領域５と同様である。
【００２９】
実施例３の半導体装置において、Ｎ型ウエル領域１内に貫通領域３が蜂の巣状態で配列されている。従って、貫通領域３が行および列が全て等間隔の行列状態で配置されている場合の貫通領域３の配置密度に比較し、実施例３の半導体装置における貫通領域３の配置密度が高い。
例えば、行の間隔及び列の間隔をＡとすると、前記行列状に配列したときは、面積Ａ×Ａの中に含まれる貫通領域３の数は１個である。一方、隣接する貫通領域３との距離をＡとして、蜂の巣状に配列を組んで配置したときは、面積Ａ×√３Ａの中に含まれる貫通領域の数は２個である。従って、蜂の巣状に配列したときは、単位面積Ａ×Ａ内に含まれる貫通領域３の数は、２／√３個である。したがって、蜂の巣状に配列したときの単位面積あたりの貫通領域３の配置密度は高い。
【００３０】
従って、Ｎ型ウエル領域１内に、Ｐ型ウエル領域２ａを複数個、配列を組んで配置したときに、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる。また、Ｎ型ウエル領域１内に、任意の形状のＰ型ウエル領域２ａを、任意の位置に配置した場合でも、貫通領域３とＰ型ウエル領域２ａが重なる確率が高くなる効果がある。すなわち、実施例３の半導体装置は、実施例２の半導体装置と同様な効果を奏する。
【００３１】
図４Ａは、実施例３の半導体装置のＮ型ウエル領域内において、細長い矩形であるＰ型ウエル領域２ａと貫通領域３の配置を示す平面図である。そして、図４Ａは貫通領域３が蜂の巣状に配列されているところを示している。また、図４Ａは、Ｐ型ウエル領域２ａが縦に細長い矩形である場合には、Ｐ型ウエル領域２ａが貫通領域３の隙間に入り込む場合があるため、Ｐ型ウエル領域２ａと貫通領域３とが重ならない場合があることを示している。
【００３２】
図４Ｂは、実施例３の半導体装置のＮ型ウエル領域内において、細長い矩形であるＰ型ウエル領域２ａと貫通領域３の配置を示す平面図である。そして、図４Ｂは、貫通領域３が蜂の巣状に配列されており、かつ、配列の行方向の軸が水平方向から斜めに傾いていることを示している。また、図４Ｂは、Ｐ型ウエル領域２ａが縦に細長い矩形であっても、ある程度の長さがある場合には、Ｐ型ウエル領域２ａと貫通領域３とが重なることを示している。Ｐ型ウエル領域２ａと貫通領域３とが重なる理由は、貫通領域３が蜂の巣状に配列されており、行方向の軸が水平方向から斜めに傾いているため、矩形のＰ型ウエル領域２ａの中心軸が傾いていない場合には、Ｐ型ウエル領域２ａに対して貫通領域３の隙間が小さくなる効果があるからである。
【００３３】
以上より、図４Ａと図４Ｂによれば、実施例３の半導体装置においては、実施例２の半導体装置に比較し、貫通領域３の配列が傾いているため、Ｎ型ウエル領域内において、Ｐ型ウエル領域２ａと貫通領域３とが容易に重なる効果がある。
【実施例４】
【００３４】
実施例４は、実施例１乃至実施例３の半導体装置の製造方法の実施例である。そして、図５Ａ乃至図５Ｄを用いて実施例４の半導体装置の製造方法を説明する。
【００３５】
図５Ａ乃至図５Ｄは実施例４の半導体装置の断面図であり、製造工程の初期段階から最終段階までを４段階に分けて示したものである。
図５Ａ、図５Ｂ、図５Ｃ、図５Ｄは、素子分離領域６、半導体基板７、不純物の注入深さが深いＮ型不純物領域８、レジスト開口パターン９、貫通領域10、レジスト開口パターン11、不純物の注入深さが浅いＮ型不純物領域12、Ｎ型ウエル領域内のＰ型ウエル領域13a、Ｎ型ウエル領域外のＰ型ウエル領域13b、及び、レジストパターン14を示す。なお、不純物の注入深さが深いＮ型不純物領域8と不純物の注入深さが浅いＮ型不純物領域12とは、一体としてＮ型ウエル領域を形成する。
【００３６】
図５Ａは素子分離のため、素子分離領域６を形成したところを示す。素子分離領域６は、以下のようにして形成する。まず、半導体基板７中に0.5μm程度の溝を形成する。次に、半導体基板７の表面を酸化する。次に、半導体基板７上に、上記の溝が絶縁物で埋まるように、絶縁層を堆積させる。次に、上記の溝以外の場所にある絶縁層をＣＭＰ（chemicalmechanical polishing）にて除去すると素子分離領域６が完成する。
【００３７】
図５Ｂは半導体基板７の上にレジストを塗布し、フォトリソグラフィー工程をおこなって、レジスト開口パターン９を形成し、後に示すイオン注入方法により、貫通領域10及び不純物の注入深さが深いＮ型不純物領域８を形成したところを示す。レジスト開口パターン９は不純物の注入深さが深いＮ型不純物領域８に対応した開口を有する。すなわち、レジスト開口パターン９は、Ｎ型ウエル領域上にはレジストパターンを有しないが、貫通領域10に対応する部分にはレジストパターンを有する。従って、貫通領域10は不純物の注入が上記のレジストパターンで遮蔽されたことにより出来上がる。なお、貫通領域10に対応する部分に配置されるレジストパターンは、孤立パターンであり、そのパターンの中心点が蜂の巣状に、Ｎ型ウエル領域内に配列を組んで配置されていることはいうまでもない。
【００３８】
ところで、レジスト開口パターン９が貫通領域10を遮蔽するレジストパターン部分を有しなくても、貫通領域10を形成することができる。その際、貫通領域10の形成は以下のようにして行う。まず、不純物の注入深さが深いＮ型不純物領域８にＮ型不純物をイオン注入する。その際、貫通領域10にも、Ｎ型不純物が導入される。そこで、再び、レジストを塗布し、フォトリソグラフィー工程をおこなって、貫通領域10に対応する部分が開口されているレジストパターンを形成し、Ｎ型不純物を補償するＰ型の不純物を注入する。その結果、不純物の注入深さが深いＮ型不純物領域８中にＰ型の不純物の補償により、貫通領域10が出来上がる。なお、上記の貫通領域10に対応するレジストパターンの開口は、その開口の中心点が蜂の巣状に、Ｎ型ウエル領域内に配列を組んで配置されていることはいうまでもない。
【００３９】
図５Ｃは不純物の注入深さが浅いＮ型不純物領域12を形成し、Ｎ型ウエル領域を形成したところを示す図である。不純物の注入深さが浅いＮ型不純物領域12を形成するには、まず、レジストを塗布し、フォトリソグラフィー工程を行って、不純物の注入深さが深いＮ型不純物領域８と平面的に重なるように、レジスト開口パターン11を形成する。次に、イオン注入により、不純物の注入深さが浅いＮ型不純物領域12を形成する。その結果、不純物の注入深さが深いＮ型不純物領域８と不純物の注入深さが浅いＮ型不純物領域12とが接続して、Ｎ型ウエル領域が形成される。
【００４０】
図５Ｄは、Ｎ型ウエル領域に囲まれたＰ型ウエル領域13a及びＮ型ウエル領域の外にあるＰ型ウエル領域13bを形成したところを示す図である。Ｐ型ウエル領域13a及びＰ型ウエル領域13bを形成するためには、はじめに、Ｎ型不純物領域12を覆うレジストパターン14を、レジストを塗布し、フォトリソグラフィー工程を行って形成する。次に、レジストパターン14をマスクとして、Ｐ型不純物をイオン注入する。その後、レジストパターン14を除去する。
実施例４の半導体装置の製造方法によれば、Ｎ型ウエル領域が不純物の注入深さが深いN型不純物領域８と不純物の注入深さが浅いN型不純物領域12とを接続して構成されるため、Ｐ型ウエル領域13aを形成するために、N型不純物を補償するようなイオン注入量をする必要がない。すなわち、Ｐ型ウエル領域13aを形成するためのP型不純物の注入量を低く抑える効果がある。
【００４１】
以下に本発明の特徴を付記する。
（付記１）
第１不純物が導入された半導体基板の表面から内部に向けて形成されており、第２不純物が導入された第１領域と、
前記第１領域に内包され、第１不純物が導入された第２領域と、
前記第２領域の底部に接し、第１領域を貫通して、第１領域外の半導体基板に接続する、第１不純物が導入された貫通領域と、を備え、
前記貫通領域の中心点が平面的に蜂の巣状の配列を組んで配置されていることを特徴とする半導体装置。
（付記２）
前記貫通領域の形状が正六角形状又は円形状であることを特徴とする付記１に記載した半導体装置。
（付記３）
前記第２領域の境界の一辺または中心軸に対して前記貫通領域の蜂の巣状の配列における列方向の軸が傾いていることを特徴とする付記１に記載した半導体装置。
（付記４）
第１不純物が導入された半導体基板の表面から内部に向けて形成されており、第２不純物が導入された第１領域と、
前記第１領域に平面的に囲まれ、前記半導体基板の表面から内部に向けて形成されている、第１不純物が導入された第２領域と、
前記第１領域及び前記第２領域の底部から半導体基板内部に向けて形成されている、第２不純物が導入された第３領域と、
平面的に前記第３領域と重なって配置されており、前記第３領域を貫通する、第１不純物が導入された貫通領域と、を備え、
前記貫通領域の中心点が平面的に蜂の巣状の配列を組んで配置されていることを特徴とする半導体装置。
（付記５）
第１不純物が導入された半導体基板の表面から内部に向けて形成されている第１領域に対して、平面的に重なるように、前記半導体基板の表面に、蜂の巣状の配列を組んで配列された貫通領域に対応した、孤立レジストパターンを形成する工程と、
前記第１領域に対して、前記孤立レジストパターンをマスクに、イオン注入により第２不純物を導入する工程と、
前記半導体基板の表面から内部に向けて形成されており、平面的に前記第１領域に包含される第２領域に第１不純物を導入する工程と、
を備えることを特徴とする半導体装置の製造方法。
【産業上の利用可能性】
【００４２】
本発明によれば、例えば、Ｎ型ウエル領域内に形成されている貫通領域が蜂の巣状に配列を組んで配置されている半導体装置を提供することができる。すなわち、貫通領域の配置密度があがるため、例えば、Ｐ型ウエル領域をＮ型ウエル領域内に配置したときに、貫通領域とＰ型ウエル領域が容易に重なる半導体装置を提供することができる。
【図面の簡単な説明】
【００４３】
【図１】図１Ａ及び図１Ｂは、実施例１の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図及び断面図である。
【図２】図２Ａ及び図２Ｂは、実施例２の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図及び断面図である。
【図３】図３Ａ及び図３Ｂは、実施例３の半導体装置において、Ｎ型ウエル領域内における貫通領域の配置を示す平面図及び断面図である。
【図４】図４Ａ及び図４Ｂは、実施例２の半導体装置のＮ型ウエル領域内及び実施例３の半導体装置のＮ型ウエル領域内において、細長い矩形であるＰ型ウエル領域２ａと貫通領域３の配置を示す平面図である。
【図５】図５Ａ乃至図５Ｄは実施例４の半導体装置の断面図であり、製造工程の初期段階から最終段階までを４段階に分けて示したものである。
【符号の説明】
【００４４】
１  Ｎ型ウエル領域
２ａ  Ｐ型ウエル領域
２ｂ  Ｐ型ウエル領域
３  貫通領域
４ａ  半導体基板
４ｂ  Ｐ型ウエル領域に電位を与える端子
５  素子分離領域
６  素子分離領域
７  半導体基板
８  不純物の注入深さが深いＮ型不純物領域
９  レジスト開口パターン
10  貫通領域
11  レジスト開口パターン
12  不純物の注入深さが浅いＮ型不純物領域
13a  Ｎ型ウエル領域内のＰ型ウエル領域
13b  Ｎ型ウエル領域外のＰ型ウエル領域
14  レジストパターン
【図１】
2007214490.tif 000002
【図２】
2007214490.tif 000003
【図３】
2007214490.tif 000004
【図４】
2007214490.tif 000005
【図５】
2007214490.tif 000006