(57)【要約】【課題】電源電圧が低電圧の場合でも、入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。【解決手段】本実施例の半導体集積回路は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。【選択図】図１
2007028013.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を差動増幅する１段ＰＮＰ型バイポーラトランジスタまたはＰチャネル型電界効果トランジスタを有する入力回路部と、
前記差動増幅された信号をシングルエンド出力にする第１のカレントミラー回路を有する正側の電源に接続された能動負荷部と、
前記能動負荷部にバイアス電流を供給するバイアス回路部と、
前記能動負荷部に接続されて前記シングルエンド出力を増幅して外部に出力する第１の増幅部と、
前記第１の増幅部に接続されて外部からの電流を流入させる第２の増幅部とを具備したことを特徴とする半導体集積回路。
【請求項２】
前記能動負荷部の第１のカレントミラー回路は第１のＰＮＰ型バイポーラトランジスタと第２のＰＮＰ型バイポーラトランジスタとを有し、
前記２つのＰＮＰ型バイポーラトランジスタのエミッタが正側の電源に接続され、
前記２つのＰＮＰ型バイポーラトランジスタのベースが共通接続され、
前記ベースの共通接続点が前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、
前記第２のＰＮＰ型バイポーラトランジスタのコレクタからの出力電流を前記シングルエンド出力とし、
前記第１の増幅部は前記シングルエンド出力をベース入力とした第３のＰＮＰ型バイポーラトランジスタと、前記第３のＰＮＰ型バイポーラトランジスタのコレクタ電流をベース入力として増幅したエミッタ電流を外部に出力する第１のＮＰＮ型バイポーラトランジスタとを有したことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記能動負荷部の第１のカレントミラー回路は第１のＰＮＰ型バイポーラトランジスタと第２のＰＮＰ型バイポーラトランジスタとを有し、
前記２つのＰＮＰ型バイポーラトランジスタのエミッタが正側の電源に接続され、
前記２つのＰＮＰ型バイポーラトランジスタのベースが共通接続され、
前記ベースの共通接続点が前記第１のＰＮＰ型バイポーラトランジスタのコレクタに接続され、
前記第２のＰＮＰ型バイポーラトランジスタのコレクタからの出力電流を前記シングルエンド出力とし、
前記第１の増幅部は前記シングルエンド出力をベース入力とした第４のＰＮＰ型バイポーラトランジスタと、前記第４のＰＮＰ型バイポーラトランジスタのコレクタ電流をベース入力として増幅したエミッタ電流を外部に出力する、ダーリントン接続された複数のＮＰＮ型バイポーラトランジスタとを有したことを特徴とする請求項１記載の半導体集積回路。
【請求項４】
前記第２の増幅部が前記第３のＰＮＰ型バイポーラトランジスタ又は前記第４のＰＮＰ型パイポーラトランジスタのコレクタに接続された定電流源と、
前記定電流源によって駆動される電流をベース入力とした外部からの電流を流入させる第５のＰＮＰ型バイポーラトランジスタとを有したことを特徴とする、請求項２又は請求項３のいずれかに記載の半導体集積回路。
【請求項５】
前記第２の増幅部が前記第１のカレントミラー回路の入力電流を折り返して出力する第６のＰＮＰ型バイポーラトランジスタと、
前記第６のＰＮＰ型バイポーラトランジスタの出力電流を入力して折り返して出力する第２のカレントミラー回路と、
前記第２のカレントミラー回路の出力電流をベース入力として外部からの電流を流入させる第７のＰＮＰ型バイポーラトランジスタとを有したことを特徴とする、請求項２又は請求項３のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧で動作する半導体集積回路に関する。
【背景技術】
【０００２】
従来から、入力信号を増幅する素子として、オペアンプが用いられている。また、例えば１０Ｖを超える正負電圧を、電源電圧として使用可能である。
【０００３】
このオペアンプは、最近では、自動車用の制御回路用途にも用いられている。前記制御回路用途とは、例えば、アクセルの踏み込み量を検出するセンサーの出力を、マイコン制御回路に渡すために、オペアンプによりリニアに変化する特性に変換するという用途である。また、使用される電源電圧も、１０Ｖを超える正負電圧ではなく、１０Ｖに比べて低電圧の５Ｖ単一電源で使われる。
【０００４】
このオペアンプの等価回路は、入力回路と出力回路の組み合わせである。入力回路には差動増幅回路が、出力回路にはダーリントン接続回路とプッシュプルエミッタフォロワが用いられている（例えば、非特許文献１）。
【０００５】
非特許文献１の２頁に記載の等価回路を基にすると、入力回路は、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ８、Ｑ９とを有する回路である。出力回路は、Ｑ５、Ｑ６、Ｑ１０、Ｑ１１、Ｑ１２、Ｑ１３とを有する回路である。
【０００６】
出力回路のプッシュプルエミッタフォロワは、Ｑ６とＱ１３とで構成され、外部へ電流が流れ出すことや、外部から電流が流れ込むことが可能な構造である。また、出力回路において、外部に電流が流れ出す場合のダーリントン接続は、Ｑ５とＱ６、外部から電流が流れ込む場合のダーリントン接続は、Ｑ１１とＱ１２とＱ１３とで構成され、利得を上げる目的で使われている。この利得とは、Ｑ５とＱ６の電流増幅率ｈｆｅの積、または、Ｑ１１とＱ１２とＱ１３の電流増幅率ｈｆｅの積である。すなわち、２つのトランジスタのｈｆｅの積、又は、３つのトランジスタのｈｆｅの積で表される。
【０００７】
差動増幅回路には、２段のトランジスタで構成される回路と、１段のトランジスタで構成される回路がある（例えば、非特許文献２参照。）。特に、単一電源で使用された場合、入力電圧範囲の考え方は、非特許文献２の１０頁の図４−２に、同相入力電圧範囲ＶＩＣＭとして、示されている。
【０００８】
２段のトランジスタで構成された差動増幅回路では、図４−２の（ａ）に示されている通り、Ｖ-  ≦  ＶＩＣＭ  ≦  （Ｖ＋−１．５）Ｖとなる。
【０００９】
１段のトランジスタで構成された差動増幅回路では、図４−２の（ｂ）に示されている通り、（Ｖ-＋１Ｖ）  ≦  ＶＩＣＭ  ≦  （Ｖ＋−１）Ｖとなる。
【００１０】
５Ｖ単一電源使用する場合、Ｖ-＝０Ｖ、Ｖ＋＝５Ｖとなるため、２段のトランジスタで構成された差動増幅回路の入力電圧範囲は、０Ｖ  ≦  ＶＩＣＭ  ≦  ３．５Ｖ  となる。また、１段のトランジスタで構成された差動増幅回路の入力電圧範囲は、１Ｖ  ≦  ＶＩＣＭ  ≦  ４Ｖ  となる。
【００１１】
前述した自動車用途にオペアンプを用いる場合、入力側のセンサーの特性をフルに活かすために、入力電圧範囲を広げる必要がある。しかしながら、１０Ｖを超える正負電源を用いた場合は、１Ｖや１．５Ｖという電圧は、１０％や１５％の比率に過ぎないが、５Ｖ単一電源では、２０％や３０％もの比率を占めることになる。
【００１２】
従って、既存のオペアンプでは、入力電圧範囲が限られてしまうという課題があった。
【非特許文献１】ＮＥＣエレクトロニクス社製汎用リニアＩＣ  μＰＣ４５１，３２４        データシート        資料番号Ｇ１０５２２ＪＪ８Ｖ０ＤＳ００  ２頁の等価回路参照        ＮＥＣエレクトロニクス株式会社  汎用リニアＩＣ  ドキュメントの        ホームページより、オペアンプ（通工用）  μＰＣ４５１用の以下の        ｕｒｌより、２００５年４月１４日（木）１１：００にダウンロード        http://www.necel.com/cgi-bin/nesdis/o006.cgi?article=UPC451
【非特許文献２】＋５Ｖ動作オペアンプの使い方        資料番号Ｇ１３６８９ＪＪ３Ｖ０ＡＮ００  １０頁の図４−２参照        ＮＥＣエレクトロニクス株式会社  汎用リニアＩＣ  ドキュメントの        ホームページより、オペアンプ（通工用）  μＰＣ４５１用の以下の        ｕｒｌより、２００５年４月１４日（木）１１：００にダウンロード        http://www.necel.com/cgi-bin/nesdis/o006.cgi?article=UPC451
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明では、前記した従来の問題点を解決すべくなされたもので、低電圧でも入力電圧範囲を広く使用可能で、安定した利得のオペアンプを有した半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の一態様によれば、半導体集積回路は、
入力信号を差動増幅する１段ＰＮＰ型バイポーラトランジスタまたはＰチャネル型電界効果トランジスタを有する入力回路部と、
前記差動増幅された信号をシングルエンド出力にする第１のカレントミラー回路を有する正側の電源に接続された能動負荷部と、
前記能動負荷部にバイアス電流を供給するバイアス回路部と、
前記能動負荷部に接続されて前記シングルエンド出力を増幅して外部に出力する第１の増幅部と、
前記第１の増幅部に接続されて外部からの電流を流入させる第２の増幅部とを具備している。
【発明の効果】
【００１５】
本発明の半導体集積回路によれば、低電圧の単一電源にて、広い入力電圧範囲を確保できる。
【発明を実施するための最良の形態】
【００１６】
（実施例１）
第１の実施例は、本発明の半導体集積回路をオペアンプとして実施した例であり、図１と図２を用いて説明する。
【００１７】
図１は、実施例１のオペアンプを示す回路図である。図２は、図１の入力回路部１００の定電流源６を等価回路で示した入力回路部１００の回路図である。
【００１８】
図１に示すように、本実施例のオペアンプは、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。
【００１９】
入力回路部１００は、１段ＰＮＰ型バイポーラトランジスタで構成される差動増幅回路である。この入力回路部１００は、定電流源６、ＰＮＰ型バイポーラトランジスタ７とＰＮＰ型バイポーラトランジスタ８、抵抗９と抵抗１０から構成される。トランジスタ７とトランジスタ８を流れる電流が一定になるように、定電流源６によって、制御される。
【００２０】
定電流源６は、例えば図２に示されるように、抵抗２３、抵抗３０、抵抗３１とＰＮＰ型バイポーラトランジスタ２４とで構成される。抵抗３０と抵抗３１によって、電源端子４に印加される電源電圧は分圧されて、トランジスタ２４のベースに印加されるため、トランジスタ２４は常にオン状態となる。
【００２１】
能動負荷部１０１は、第１のカレントミラー回路であり、入力回路部１００によって増幅された２つの出力信号をシングルエンド出力にする。この能動負荷部１０１は、ＰＮＰ型バイポーラトランジスタ１１とＰＮＰ型バイポーラトランジスタ１２から構成される。
【００２２】
バイアス回路部１０２は、能動負荷部１０１用のバイアス電流を流すための回路である。このバイアス回路部１０２は、定電流源１６、ＮＰＮ型バイポーラトランジスタ１３、ＮＰＮ型バイポーラトランジスタ１４、ＮＰＮ型バイポーラトランジスタ１５、抵抗１７から構成される。
【００２３】
トランジスタ１５と定電流源１６は、トランジスタ１３とトランジスタ１４のベース駆動電流を供給する回路である。トランジスタ１５は常にオンとなり、トランジスタ１３及びトランジスタ１４のベースを所定の範囲の動作基準電圧にバイアスする。
【００２４】
第１の増幅部２００は、能動負荷部１０１のシングルエンド出力を増幅して、出力端子３を介して外部に出力する回路である。第１の増幅部２００は、ＰＮＰ型バイポーラトランジスタ１８とＮＰＮ型バイポーラトランジスタ２１から構成される。
【００２５】
第２の増幅部３００は、外部からの電流を出力端子３を介して流入させる回路である。第２の増幅部３００は、定電流源２０とＰＮＰ型バイポーラトランジスタ２２から構成される。
【００２６】
ダイオード１９は、トランジスタ２１とトランジスタ２２を同時にオフさせない機能を有するダイオードである。
【００２７】
まず、本実施例のオペアンプの、各素子の接続関係について、説明する。
【００２８】
電源端子４には電源が接続され、接地端子５は接地される。
【００２９】
入力端子１にはトランジスタ７のベースが、入力端子２にはトランジスタ８のベースが接続される。トランジスタ７とトランジスタ８のエミッタは共通接続され、前記エミッタ共通接続点と電源端子４との間には、定電流源６が接続される。また、トランジスタ７とトランジスタ８のコレクタと接地端子５との間には、それぞれ抵抗９と抵抗１０が接続される。
【００３０】
トランジスタ７のコレクタとトランジスタ１４のエミッタが接続される。トランジスタ１４のコレクタとトランジスタ１２のコレクタが接続される。トランジスタ１２のエミッタは電源端子４に接続される。
【００３１】
トランジスタ８のコレクタとトランジスタ１３のエミッタが接続される。トランジスタ１３のコレクタとトランジスタ１１のコレクタが接続される。トランジスタ１１のエミッタは電源端子４に接続される。トランジスタ１１とトランジスタ１２のベースは共通接続され、前記ベース共通接続点は、トランジスタ１１のコレクタに接続される。
【００３２】
トランジスタ１３、トランジスタ１４及びトランジスタ１５のベースは共通接続され、前記ベース共通接続点はトランジスタ１５のコレクタに接続される。トランジスタ１５のコレクタと電源端子４との間には、定電流源１６が接続される。トランジスタ１５のエミッタと接地端子５との間には、抵抗１７が接続される。
【００３３】
トランジスタ１８のベースは、トランジスタ１２のコレクタと接続される。トランジスタ１８のエミッタは、電源端子４に接続される。トランジスタ１８のコレクタは、ダイオード１９のアノードとトランジスタ２１のベースに接続される。ダイオード１９のカソードは、トランジスタ２２のベースに接続される。また、ダイオード１９のカソードと接地端子５との間には、定電流源２０が接続される。トランジスタ２１のコレクタは、電源端子４に接続される。トランジスタ２１のエミッタは、出力端子３とトランジスタ２２のエミッタに接続される。トランジスタ２２のコレクタは、接地端子５に接続される。
【００３４】
次に、本実施例のオペアンプの動作について、説明する。
【００３５】
上記のような構成において、入力端子１と入力端子２に供給された入力信号の電位差は、入力回路部１００で増幅される。この増幅出力に基づいて、第１の増幅部２００のトランジスタ２１と第２の増幅部３００のトランジスタ２２のいずれかが導通制御されることにより、出力端子３を介して電流が入出力される。
【００３６】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。
【００３７】
このとき、トランジスタ７に比べて、トランジスタ８に多く電流が流れる。従って、抵抗１０に流れる電流が増え、トランジスタ８のコレクタ電圧が上がる。従って、トランジスタ１３のエミッタ電圧も上がり、トランジスタ１３に流れる電流が減る。
【００３８】
トランジスタ１３に流れる電流が減るため、トランジスタ１１とトランジスタ１２のベース電流が減り、トランジスタ１１とトランジスタ１２はオフする。
【００３９】
一方、トランジスタ７に流れる電流が減るため、抵抗９に流れる電流が減り、トランジスタ７のコレクタ電圧は下がる。従って、トランジスタ１４のエミッタ電圧も下がり、トランジスタ１４に流れる電流が増える。
【００４０】
トランジスタ１４に流れる電流が増えるため、トランジスタ１８のベース電流が増え、トランジスタ１８がオンする。
【００４１】
トランジスタ１８がオンすると、トランジスタ２１のベース電流が増え、トランジスタ２１はオンする。よって、出力端子３を介して電流が流れ出す。
【００４２】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。
【００４３】
このとき、トランジスタ８に比べて、トランジスタ７に多くの電流が流れる。従って、抵抗９に流れる電流が増え、トランジスタ７のコレクタ電圧は上がる。従って、トランジスタ１４のエミッタ電圧も上がり、トランジスタ１４に流れる電流が減る。
【００４４】
トランジスタ１４に流れる電流が減るため、トランジスタ１８のベース電流が減り、トランジスタ１８がオフする。
【００４５】
トランジスタ１８がオフすると、トランジスタ２１にベース電流が流れず、トランジスタ２１はオフとなる。
【００４６】
一方、定電流源２０は一定電流を流し続けているが、トランジスタ１８がオフしているので、ダイオード１９には電流が流れない。従って、定電流源２０の電流により、トランジスタ２２のベース電流が増える。
【００４７】
トランジスタ２２のベース電流が増えるので、トランジスタ２２はオンする。よって、出力端子３に外部から電流が流れ込む。
【００４８】
次に、本実施例のオペアンプの入力電圧範囲について、図２を用いて、説明する。
【００４９】
トランジスタ７が動作するためには、入力端子１に印加される入力電圧に次の２つの電圧“トランジスタ７のベース・エミッタ間電圧”及び“トランジスタ２４のコレクタ・エミッタ間の飽和電圧”とを加えた値以上、電源端子４に印加される電圧が高い必要がある。
【００５０】
一例として、トランジスタがオンする動作に必要なトランジスタのベース・エミッタ間の電圧を０．６Ｖ、コレクタ・エミッタ間の飽和電圧を０．３Ｖとし、電源端子４に印加される電圧を５．０Ｖとして、説明する。
【００５１】
トランジスタ７のベース・エミッタ間電圧は０．６Ｖ、トランジスタ２４のコレクタ・エミッタ間飽和電圧は０．３Ｖとなるため、入力端子１に印加される入力電圧の上限は、電源端子４に印加される電圧の５．０Ｖから０．６Ｖと０．３Ｖの和を引いた値である４．１Ｖとなる。入力端子２に印加される入力電圧の上限についても、入力端子１と同様に、４．１Ｖとなる。
【００５２】
次に、入力端子１に印加される入力電圧の下限については、トランジスタ７が抵抗９を介して接地端子５と接続されているため、接地端子レベルまでの入力を受け付けることが可能である。よって、入力電圧の下限は、０Ｖである。入力端子２に印加される入力電圧の下限についても、入力端子１と同様に０Ｖとなる。
【００５３】
よって、本実施例のオペアンプでは、入力電圧の範囲は、電源端子４に印加される電圧が５．０Ｖの場合、０Ｖから４．１Ｖとなる。
【００５４】
すなわち、単一電源を用いた場合は、２段ＰＮＰ型バイポーラトランジスタで構成された差動増幅回路を持つ従来のオペアンプより、トランジスタ１つのベース・エミッタ間電圧相当の値分、上限を上げることが可能になる。
【００５５】
上記のように、本実施例のオペアンプでは、従来のオペアンプでは接地端子側に接続されていたカレントミラー回路を、電源端子側に接続することで、低電圧の単一電源で使用した場合でも、入力電圧の範囲を広げられる。
【００５６】
次に、本実施例のオペアンプの増幅機能について説明する。
【００５７】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。このとき、トランジスタ１８とトランジスタ２１がオンし、出力端子３を介して電流が流れ出す。
【００５８】
この場合の電流増幅率は、トランジスタ１８の電流増幅率ｈｆｅとトランジスタ２１の電流増幅率ｈｆｅとの積で表される。
【００５９】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。このとき、トランジスタ２２がオンし、出力端子３に外部から電流が流れ込む。このときの電流増幅率は、トランジスタ２２の電流増幅率ｈｆｅのみで表される。既存のオペアンプの電流増幅率は、３つのトランジスタの電流増幅率ｈｆｅの積であり、製造バラつきは、３つのｈｆｅの製造バラつきの積が重畳される。
【００６０】
従って、出力端子３に外部から電流が流れ込む場合は、既存のオペアンプと比べ、製造バラつきを小さく抑えられる。
【００６１】
上記のように、本実施例のオペアンプでは、出力端子を介して外部から電流を流入させる場合の電流増幅率は、既存のオペアンプと比べて製造バラつきを抑えることが出来る。
【００６２】
本実施例では、トランジスタ７とトランジスタ８がＰＮＰ型バイポーラトランジスタの例を示したが、例えば、バイポーラトランジスタに比べてベース電流を減らしたい場合には、トランジスタ７とトランジスタ８にＰチャネル型電界効果トランジスタを用いる構成例も可能である。
【００６３】
また、本実施例では、ダイオード１９がダイオード一つで構成される例を示したが、トランジスタ２１とトランジスタ２２を同時にオフさせない機能を有していれば、２つ以上のダイオードを設ける構成も可能である。
【００６４】
（実施例２）
第２の実施例は、本発明の半導体集積回路をオペアンプとして実施した例であり、図３と図２を用いて説明する。
【００６５】
図３は、実施例２のオペアンプを示す回路図である。
【００６６】
図３に示すように、本実施例は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第３の増幅部２０１、第３の増幅部２０１に接続されて外部からの電流を出力端子３を介して流入させる第２の増幅部３００を備える。
【００６７】
入力回路部１００、能動負荷部１０１、及び、バイアス回路部１０２の構成と各素子の接続関係は、実施例１のオペアンプと同様である。また、第２の増幅部３００の構成と機能、及び、ダイオード１９の機能についても、実施例１のオペアンプと同様である。
【００６８】
第３の増幅部２０１は、ＰＮＰ型バイポーラトランジスタ１８、定電流源２５、ＮＰＮ型バイポーラトランジスタ２６、ＮＰＮ型バイポーラトランジスタ２１から構成される。トランジスタ２６とトランジスタ２１はダーリントン接続されている。本実施例では、トランジスタ２６とトランジスタ２１との２つのトランジスタによるダーリントン接続の実施例を示したが、３つ以上のトランジスタによるダーリントン接続の実施例も可能である。
【００６９】
第３の増幅部２０１と第２の増幅部３００の各素子の接続は、次の通りである。トランジスタ１８のベースは、トランジスタ１２のコレクタと接続される。トランジスタ１８のエミッタは、電源端子４に接続される。トランジスタ１８のコレクタは、ダイオード１９のアノードとトランジスタ２６のベースに接続される。ダイオード１９のカソードは、トランジスタ２２のベースに接続される。また、ダイオード１９のカソードと接地端子５との間には、定電流源２０が接続される。トランジスタ２６のコレクタと電源端子４との間には、定電流源２５が接続される。トランジスタ２６のエミッタは、トランジスタ２１のベースに接続される。トランジスタ２１のコレクタは、電源端子４に接続される。トランジスタ２１のエミッタは、出力端子３とトランジスタ２２のエミッタに接続される。トランジスタ２２のコレクタは、接地端子５に接続される。
【００７０】
次に、本実施例のオペアンプの動作について、説明する。
【００７１】
図３の構成において、入力端子１と入力端子２に供給された入力信号の電位差は、入力回路部１００で増幅される。この増幅出力に基づいて、第３の増幅部２０１のトランジスタ２１と第２の増幅部３００のトランジスタ２２のいずれかが導通制御されることにより、出力端子３を介して電流が入出力される。
【００７２】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。トランジスタ１８がオンするまでの各素子の動作は、実施例１のオペアンプと同様なので、説明を省略する。トランジスタ１８がオンした以降の動作について、説明する。
【００７３】
トランジスタ１８がオンすると、トランジスタ２６のベース電流が増え、トランジスタ２６はオンする。トランジスタ２６がオンすると定電流源２５からの電流がトランジスタ２１に流れ込むため、トランジスタ２１のベース電流が増え、トランジスタ２１はオンする。よって、出力端子３を介して電流が流れ出す。
【００７４】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。トランジスタ１８がオフするまでの各素子の動作は、実施例１のオペアンプと同様なので、説明を省略する。トランジスタ１８がオフした以降の動作について、説明する。
【００７５】
トランジスタ１８がオフすると、トランジスタ２６にベース電流が流れず、トランジスタ２６はオフする。トランジスタ２６がオフすると、トランジスタ２１にベース電流が流れず、トランジスタ２１はオフとなる。
【００７６】
一方、定電流源２０は一定電流を流し続けているが、トランジスタ１８がオフしているので、ダイオード１９には電流が流れない。従って、定電流源２０の電流により、トランジスタ２２のベース電流が増える。
【００７７】
トランジスタ２２のベース電流が増えるので、トランジスタ２２はオンする。よって、出力端子３に外部から電流が流れ込む。
【００７８】
次に、本実施例のオペアンプの入力電圧範囲について、説明する。
【００７９】
本実施例のオペアンプの定電流源６の等価回路は、実施例１のオペアンプと同様に図２で示される回路となる。従って、本実施例のオペアンプの入力電圧範囲は、実施例１と同様となる。一例として、トランジスタがオンする動作に必要なトランジスタのベース・エミッタ間の電圧を０．６Ｖ、コレクタ・エミッタ間の飽和電圧を０．３Ｖ、電源端子４に印加される電圧を５．０Ｖとすると、本実施例のオペアンプでは、入力電圧の範囲は、０Ｖから４．１Ｖとなる。
【００８０】
すなわち、単一電源を用いた場合は、２段ＰＮＰ型バイポーラトランジスタで構成された差動増幅回路を持つ従来のオペアンプより、トランジスタ１つのベース・エミッタ間電圧相当の値分、上限を上げることが可能になる。
【００８１】
上記のように、本実施例のオペアンプでは、従来のオペアンプでは接地端子側に接続されていたカレントミラー回路を、電源端子側に接続することで、低電圧の単一電源で使用した場合でも、入力電圧の範囲を広げられる。
【００８２】
次に、本実施例のオペアンプの増幅機能について説明する。
【００８３】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。このとき、トランジスタ１８とトランジスタ２６とトランジスタ２１がオンし、出力端子３を介して電流が流れ出す。
【００８４】
この出力端子３を介して電流が流れ出す場合の電流増幅率は、トランジスタ１８とトランジスタ２６とトランジスタ２１の各々の電流増幅率ｈｆｅの積、すなわち３つのトランジスタの電流増幅率ｈｆｅの積で表される。
【００８５】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。このとき、トランジスタ２２がオンし、出力端子３に外部から電流が流れ込む。
【００８６】
この場合の電流増幅率は、トランジスタ２２の電流増幅率ｈｆｅのみで表される。既存のオペアンプの電流増幅率は、３つのトランジスタの電流増幅率ｈｆｅの積であり、製造バラつきは、３つのｈｆｅの製造バラつきの積が重畳される。
【００８７】
従って、出力端子３に外部から電流が流れ込む場合は、既存のオペアンプと比べ、製造バラつきを小さく抑えられる。
【００８８】
上記のように、本実施例のオペアンプでは、出力端子を介して外部から電流が流れ込む場合の電流増幅率は、既存のオペアンプと比べて製造バラつきを抑えることが出来る。
【００８９】
また、本実施例では、出力端子を介して外部に電流を出力する場合の電流増幅率は、３つのトランジスタの電流増幅率ｈｆｅの積である。すなわち、一つのトランジスタの電流増幅率ｈｆｅである実施例１に比べて、電流増幅率が高い。従って、本実施例は、実施例１に比べて特に電流増幅率を上げる場合に用いられる。
【００９０】
（実施例３）
第３の実施例は、本発明の半導体集積回路をオペアンプとして実施した例であり、図４と図２を用いて説明する。
【００９１】
図４は、実施例３のオペアンプを示す回路図である。
【００９２】
図４に示すように、本実施例は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第１の増幅部２００、第１の増幅部２００に接続されて外部からの電流を出力端子３を介して流入させる第４の増幅部３０１を備える。
【００９３】
入力回路部１００、能動負荷部１０１、バイアス回路部１０２、及び第１の増幅部２００の構成と各素子の接続関係は、実施例１のオペアンプと同様である。また、ダイオード１９の機能についても、実施例１のオペアンプと同様である。
【００９４】
次に、第４の増幅部３０１の構成と各素子の接続関係について説明する。
【００９５】
第４の増幅部３０１は、ＰＮＰ型バイポーラトランジスタ２７、ＮＰＮ型バイポーラトランジスタ２８、ＮＰＮ型バイポーラトランジスタ２９、ＰＮＰ型バイポーラトランジスタ２２から構成される。トランジスタ２８とトランジスタ２９とで第２のカレントミラー回路を構成する。
【００９６】
トランジスタ１１とトランジスタ２７のベースは共通接続され、前記ベース接続点はトランジスタ１１のコレクタに接続される。トランジスタ２７のエミッタは電源端子４に接続される。トランジスタ２７のコレクタは、トランジスタ２８のコレクタに接続される。トランジスタ２８とトランジスタ２９のベースは共通接続され、前記ベース接続点はトランジスタ２８のコレクタに接続される。トランジスタ２８とトランジスタ２９のエミッタは、それぞれ接地端子５に接続される。
【００９７】
トランジスタ１８のベースは、トランジスタ１２のコレクタと接続される。トランジスタ１８のエミッタは、電源端子４に接続される。トランジスタ１８のコレクタは、ダイオード１９のアノードとトランジスタ２１のベースに接続される。ダイオード１９のカソードは、トランジスタ２２のベースとトランジスタ２９のコレクタに接続される。トランジスタ２１のコレクタは、電源端子４に接続される。トランジスタ２１のエミッタは、出力端子３とトランジスタ２２のエミッタに接続される。トランジスタ２２のコレクタは、接地端子５に接続される。
【００９８】
次に、本実施例の動作について、説明する。
【００９９】
図４の構成において、入力端子１と入力端子２に供給された入力信号の電位差は、入力回路部１００で増幅される。この増幅出力に基づいて、第１の増幅部２００のトランジスタ２１と第４の増幅部３０１のトランジスタ２２のいずれかが導通制御されることにより、出力端子３を介して電流が入出力される。
【０１００】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。
【０１０１】
このとき、トランジスタ７に比べてトランジスタ８に多く電流が流れる。
【０１０２】
そのため、抵抗１０に流れる電流が増え、トランジスタ８のコレクタ電圧が上がる。従って、トランジスタ１３のエミッタ電圧も上がり、トランジスタ１３に流れる電流が減る。
【０１０３】
トランジスタ１３に流れる電流が減るため、トランジスタ１１とトランジスタ１２のベース電流が減り、トランジスタ１１とトランジスタ１２はオフする。
【０１０４】
トランジスタ１１がオフすると、トランジスタ２７にベース電流は流れず、トランジスタ２７はオフする。
【０１０５】
トランジスタ２７がオフすると、トランジスタ２８とトランジスタ２９のベース電流が流れず、トランジスタ２８とトランジスタ２９はオフする。
【０１０６】
トランジスタ２９がオフすると、トランジスタ２２のベース電流が流れず、トランジスタ２２はオフする。
【０１０７】
一方、トランジスタ７に流れる電流が減るため、抵抗９に流れる電流が減り、トランジスタ７のコレクタ電圧は下がる。従って、トランジスタ１４のエミッタ電圧も下がり、トランジスタ１４に流れる電流が増える。
【０１０８】
トランジスタ１４に流れる電流が増えるため、トランジスタ１８のベース電流が増え、トランジスタ１８がオンする。
【０１０９】
トランジスタ１８がオンすると、トランジスタ２１のベース電流が増え、トランジスタ２１はオンする。よって、出力端子３を介して電流が流れ出す。
【０１１０】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。
【０１１１】
このとき、トランジスタ８に比べて、トランジスタ７に多く電流が流れる。
【０１１２】
そのため、抵抗９に流れる電流が増え、トランジスタ７のコレクタ電圧は上がる。従って、トランジスタ１４のエミッタ電圧も上がり、トランジスタ１４に流れる電流が減る。
【０１１３】
トランジスタ１４に流れる電流が減るため、トランジスタ１８のベース電流が減り、トランジスタ１８がオフする。
【０１１４】
トランジスタ１８がオフすると、トランジスタ２１にベース電流が流れず、トランジスタ２１はオフとなる。
【０１１５】
一方、トランジスタ８に流れる電流が減るため、抵抗１０に流れる電流も減る。そのためトランジスタ８のコレクタ電圧が下がる。従って、トランジスタ１３のエミッタ電圧も下がり、トランジスタ１３に流れる電流が増える。
【０１１６】
トランジスタ１３に流れる電流が増えるため、トランジスタ１１とトランジスタ１２のベース電流が増え、トランジスタ１１とトランジスタ１２はオンする。
【０１１７】
トランジスタ１１がオンすると、トランジスタ２７のベース電流が増え、トランジスタ２７はオンする。
【０１１８】
トランジスタ２７がオンすると、トランジスタ２８とトランジスタ２９のベース電流が流れ、トランジスタ２８とトランジスタ２９はオンする。
【０１１９】
トランジスタ２９がオンすると、トランジスタ２２のベース電流が流れ、トランジスタ２２はオンする。よって、出力端子３に外部から電流が流れ込む。
【０１２０】
次に、本実施例のオペアンプの入力電圧範囲について、説明する。
【０１２１】
本実施例のオペアンプの定電流源６の等価回路は、実施例１のオペアンプと同様に図２で示される回路となる。従って、本実施例のオペアンプの入力電圧範囲は、実施例１と同様となる。一例として、トランジスタがオンする動作に必要なトランジスタのベース・エミッタ間の電圧を０．６Ｖ、コレクタ・エミッタ間の飽和電圧を０．３Ｖ、電源端子４に印加される電圧を５．０Ｖとした場合、本実施例のオペアンプでは、入力電圧の範囲は、０Ｖから４．１Ｖとなる。
【０１２２】
すなわち、単一電源を用いた場合は、２段ＰＮＰ型バイポーラトランジスタで構成された差動増幅回路を持つ従来のオペアンプより、トランジスタ１つのベース・エミッタ間電圧相当の値分、上限を上げることが可能になる。
【０１２３】
上記のように、本実施例のオペアンプでは、従来のオペアンプでは接地端子側に接続されていたカレントミラー回路を、電源端子側に接続することで、低電圧の単一電源で使用した場合でも、入力電圧の範囲を広げられる。
【０１２４】
次に、本実施例のオペアンプの増幅機能について説明する。
【０１２５】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。
【０１２６】
このとき、トランジスタ１８とトランジスタ２１がオンし、出力端子３を介して電流が流れ出す。この場合の電流増幅率は、トランジスタ１８の電流増幅率ｈｆｅとトランジスタ２１の電流増幅率ｈｆｅとの積で表される。
【０１２７】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。このとき、トランジスタ１１、トランジスタ２７、トランジスタ２８、トランジスタ２９、トランジスタ２２がオンし、出力端子３に外部から電流が流れ込む。
【０１２８】
まず、トランジスタ１１に流れる電流がトランジスタ２７に折り返される。次に、トランジスタ２７に流れる電流がトランジスタ２８に流れる。続いて、トランジスタ２８とトランジスタ２９とで構成される第２のカレントミラー回路により、トランジスタ２８に流れる電流が、トランジスタ２９に折り返される。トランジスタ２９に流れる電流により、トランジスタ２２はオンする。
【０１２９】
従って、電流増幅率は、トランジスタ１１に流れる電流がトランジスタ２７に折り返された効果による電流増幅率と、第２のカレントミラー回路の電流増幅率と、トランジスタ２２の電流増幅率ｈｆｅとの積で表される。
【０１３０】
例えば、トランジスタ１１に流れるエミッタ電流のｍ倍のエミッタ電流が流れる素子でトランジスタ２７を構成し、トランジスタ２８に流れるエミッタ電流のｎ倍のエミッタ電流が流れる素子でトランジスタ２９を構成した場合、電流増幅率は“ｍ×ｎ×トランジスタ２２の電流増幅率ｈｆｅ”で表される。
【０１３１】
すなわち、製造バラつきに影響するｈｆｅは、一つのトランジスタのみである。また、エミッタ電流を多く流す素子は、トランジスタのエミッタ面積を変えることで実現できるため、製造バラつきが小さく、設計変更が容易である。従って、３つのトランジスタの電流増幅率ｈｆｅの積で表される既存のオペアンプと比べ、目的とする電流増幅率を容易に実現できる。
【０１３２】
上記のように、本実施例のオペアンプでは、出力端子を介して外部から電流を流込させる場合の電流増幅率は、目的とする電流増幅率を実現しつつ、既存のオペアンプと比べて製造バラつきを抑えることが出来る。
【０１３３】
また、本実施例では、出力端子を介して外部から電流を流入させる場合の電流増幅率は、一つのトランジスタの電流増幅率ｈｆｅである実施例１に比べて、電流増幅率が高い。従って、本実施例は、出力端子を介して外部から電流を流入させる場合に、実施例１と同等の製造バラつきを実現しつつ、実施例１に比べて特に電流増幅率を上げる場合に用いられる。
【０１３４】
（実施例４）
第４の実施例は、本発明の半導体集積回路をオペアンプとして実施した例であり、図５と図２を用いて説明する。
【０１３５】
図５は、実施例４のオペアンプを示す回路図である。
【０１３６】
図５に示すように、本実施例は、入力端子１、２にそれぞれ供給された入力信号を差動増幅する入力回路部１００、入力回路部１００によって増幅された信号をシングルエンド出力にするための能動負荷部１０１、能動負荷部１０１用のバイアス電流を流すための回路であるバイアス回路部１０２、能動負荷部１０１からのシングルエンド出力を増幅して出力端子３を介して外部に出力する第３の増幅部２０１、第３の増幅部２０１に接続されて外部からの電流を出力端子３を介して流入させる第４の増幅部３０１を備える。
【０１３７】
入力回路部１００、能動負荷部１０１、及び、バイアス回路部１０２の構成と各素子の接続関係は、実施例１のオペアンプと同様である。ダイオード１９の機能についても、実施例１のオペアンプと同様である。第３の増幅部２０１の構成と各素子の接続関係は、実施例２のオペアンプと同様である。また、第４の増幅部３０１の構成と各素子の接続関係は、実施例３のオペアンプと同様である。
【０１３８】
次に、本実施例の動作について、説明する。
【０１３９】
図５の構成において、入力端子１と入力端子２に供給された入力信号の電位差は、入力回路部１００で増幅される。この増幅出力に基づいて、第３の増幅部２０１のトランジスタ２１と第４の増幅部３０１のトランジスタ２２のいずれかが導通制御されることにより、出力端子３を介して電流が入出力される。
【０１４０】
まず、入力端子１に入力端子２より高い電圧が入力される場合は、実施例２のオペアンプと同様に出力端子３を介して電流が流れ出す。
【０１４１】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合は、実施例３のオペアンプと同様に出力端子に外部から電流が流れ込む。
【０１４２】
次に、本実施例のオペアンプの入力電圧範囲について、説明する。
【０１４３】
本実施例のオペアンプの定電流源６の等価回路は、実施例１のオペアンプと同様に図２で示される回路となる。従って、本実施例のオペアンプの入力電圧範囲は、実施例１と同様となる。一例として、トランジスタがオンする動作に必要なトランジスタのベース・エミッタ間の電圧を０．６Ｖ、コレクタ・エミッタ間の飽和電圧を０．３Ｖ、電源端子４に印加される電圧を５．０Ｖとした場合、本実施例のオペアンプでは、入力電圧の範囲は、０Ｖから４．１Ｖとなる。
【０１４４】
すなわち、単一電源を用いた場合は、２段ＰＮＰ型バイポーラトランジスタで構成された差動増幅回路を持つ従来のオペアンプより、トランジスタ１つのベース・エミッタ間電圧相当の値分、上限を上げることが可能になる。
【０１４５】
上記のように、本実施例のオペアンプでは、従来のオペアンプでは接地端子側に接続されていたカレントミラー回路を、電源端子側に接続することで、低電圧の単一電源で使用した場合でも、入力電圧の範囲を広げられる。
【０１４６】
次に、本実施例のオペアンプの増幅機能について説明する。
【０１４７】
まず、入力端子２に比べて、入力端子１に高い電圧が入力される場合の動作について説明する。このとき、トランジスタ１８とトランジスタ２６とトランジスタ２１がオンし、出力端子３を介して電流が流れ出す。この場合の電流増幅率は、トランジスタ１８とトランジスタ２６とトランジスタ２１の各々の電流増幅率ｈｆｅの積で表される。
【０１４８】
次に、入力端子２に比べて、入力端子１に低い電圧が入力される場合の動作について説明する。このとき、トランジスタ１１、トランジスタ２７、トランジスタ２８、トランジスタ２９、トランジスタ２２がオンし、出力端子３に外部から電流が流れ込む。
【０１４９】
上記一連の動作は実施例３と同様であり、例えば、トランジスタ２７に、トランジスタ１１に流れるエミッタ電流のｍ倍のエミッタ電流が流れる素子で構成し、また、トランジスタ２９に、トランジスタ２８に流れるエミッタ電流のｎ倍のエミッタ電流が流れる素子で構成した場合、電流増幅率は“ｍ×ｎ×トランジスタ２２の電流増幅率ｈｆｅ”で表される。
【０１５０】
すなわち、製造バラつきに影響するｈｆｅは、一つのトランジスタのみである。また、エミッタ電流を多く流す素子は、トランジスタのエミッタ面積を変えることで実現できるため、製造バラつきが小さく、目的とする電流増幅率を実現可能である。よって、３つのトランジスタの電流増幅率ｈｆｅの積で表される既存のオペアンプと比べ、製造バラつきを抑えることが出来る。
【０１５１】
上記のように、本実施例のオペアンプでは、出力端子を介して外部から電流を流入させる場合の電流増幅率は、目的とする電流増幅率を実現しつつ、既存のオペアンプと比べて製造バラつきを抑えることが出来る。
【０１５２】
また、本実施例では、出力端子を介して外部に電流を出力する場合の電流増幅率は、３つのトランジスタの電流増幅率ｈｆｅの積である。すなわち、一つのトランジスタの電流増幅率ｈｆｅである実施例１に比べて、電流増幅率が高い。
【０１５３】
従って、本実施例は、出力端子を介して外部に電流を出力する場合、及び、出力端子を介して外部から電流を流入させる場合のいずれにも、実施例１に比べて電流増幅率を上げる場合に用いられる。
【０１５４】
（実施例５）
第５の実施例は、実施例１乃至実施例４のオペアンプのいずれか一つを自動車用途に用いた場合の半導体集積回路として実施した例であり、図６と図２を用いて説明する。
【０１５５】
図６は、実施例５の半導体集積回路のブロック図を示す回路図である。
【０１５６】
図６に示すように、本実施例は、センサー部４００、オペアンプ部４０１、デジタル制御部４０２を備える。
【０１５７】
センサー部４００は、例えば自動車のハンドルの角度や、アクセルの踏み込み量等のアナログ量を検知し、一定の範囲にある電圧値として出力する回路である。
【０１５８】
オペアンプ部４０１は、センサー部４００からの電圧値を所定の電流値に変換する回路で、実施例１乃至実施例４のいずれか一つで構成した回路である。
【０１５９】
デジタル回路部４０２は、マイクロプロセッサやメモリ等で構成される回路であり、オペアンプ部４０１からの電流値を基に、例えばタイヤの曲がる角度やエンジンに送るガソリンの量を決める制御を行う制御部である。
【０１６０】
センサー部４００の出力電圧は非線形の値であり、デジタル制御部４０２では扱えないが、オペアンプ部４０１を介すことにより線形の値に変換することでデジタル制御部４０２によって扱える値となる。
【０１６１】
実施例１乃至実施例４のオペアンプは、電源電圧が５Ｖの場合でも入力電圧を広くとることができる。従って、例えば自動車のように精密な制御が要求される用途においても使用可能である。また、実施例１乃至実施例４のオペアンプを、単体で５Ｖの電源電圧で動作するデジタル制御回路と一つの基板に実装することや実施例５を一つのチップにすることも可能である。
【０１６２】
（その他の実施の形態）
上記に示す通り、本発明は実施の形態を用いて説明したが、この開示の一部をなす論述及び図面は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を上記に説明した形態に限定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【図面の簡単な説明】
【０１６３】
【図１】実施例１のオペアンプを示す回路図である。
【図２】図１の入力回路部１００の定電流源６を等価回路で示した入力回路部１００の回路図である。
【図３】実施例２のオペアンプを示す回路図である。
【図４】実施例３のオペアンプを示す回路図である。
【図５】実施例４のオペアンプを示す回路図である。
【図６】実施例５の半導体集積回路を示すブロック図である。
【符号の説明】
【０１６４】
１，２  入力端子
３  出力端子
４  電源端子
５  接地端子
６，１６，２０，２５  定電流源
９，１０，１７，２３，３０，３１  抵抗
７，８，１１，１２，１８，２２，２４，２７  ＰＮＰ型バイポーラトランジスタ
１３，１４，１５，２１，２６，２８，２９  ＮＰＮ型バイポーラトランジスタ
１９  ダイオード
１００  入力回路部
１０１  能動負荷部
１０２  バイアス回路部
２００  第１の増幅部
２０１  第３の増幅部
３００  第２の増幅部
３０１  第４の増幅部
４００  センサー部
４０１  オペアンプ部
４０２  デジタル制御部
【図１】
2007028013.tif 000003
【図２】
2007028013.tif 000004
【図３】
2007028013.tif 000005
【図４】
2007028013.tif 000006
【図５】
2007028013.tif 000007
【図６】
2007028013.tif 000008