(57)【要約】【課題】下部半導体層の結晶化を防止できる薄膜トランジスタの転写方法を提供する。【解決手段】ガラス基板41を化学エッチングするときの活性層へのダメージを防止する下部半導体層42を、フッ酸に対するエッチング選択比が大きなアモルファスシリコンで構成する。下部半導体層42と上部半導体層６との間にエキシマレーザビームを反射する反射層４を積層させる。エキシマレーザビームの照射による下部半導体層42の多結晶化を防止できる。下部半導体層42の多結晶化によるエッチングストッパ層としての機能の劣化を防止できる。転写歩留まりを大幅に向上できる。【選択図】図１
2007311541.tif 000002
【特許請求の範囲】
【請求項１】
第１の非晶質半導体層と、
前記第１の非晶質半導体層の一主面に設けられレーザビームの照射にて結晶化されて多結晶半導体層となる第２の非晶質半導体層と、
前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に位置しレーザビームを反射する反射層と、を具備した
ことを特徴とする基板装置。
【請求項２】
前記反射層は、前記反射層の膜厚が調整されてレーザビームを反射する
ことを特徴とする請求項１記載の基板装置。
【請求項３】
前記反射層は、前記反射層の屈折率をＮｃとし、ｎを奇数とし、レーザビームの波長をλとした場合に、前記反射層の膜厚ｄが(ｎ×λ／４)／Ｎｃ±(λ／８)／Ｎｃである
ことを特徴とする請求項１または２いずれか一項に記載の基板装置。
【請求項４】
前記反射層は、屈折率がＮ１，Ｎ２，……，Ｎｎであるとともに膜厚がｄ１，ｄ２，……，ｄｎの複数の層を有し、前記複数の層の平均屈折率をＮｍとし、ｎを整数とし、ｍを奇数とし、レーザビームの波長をλとした場合に、前記反射層の膜厚Σ(Ｎｎ×ｄｎ)が(ｍ×λ／４)±(λ／８)／Ｎｍである
ことを特徴とする請求項１ないし３いずれか一項に記載の基板装置。
【請求項５】
第１の基板と、
前記第１の基板の一主面に設けられた第１の非晶質半導体層と、
前記第１の非晶質半導体層の一主面に設けられレーザビームの照射にて結晶化されて多結晶半導体層となる第２の非晶質半導体層と、
前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に位置しレーザビームを反射する反射層と、を具備した基板装置の製造方法であって、
前記透光性基板の一主面側から前記第２の非晶質半導体層にレーザビームを照射して結晶化させて多結晶半導体層とし、
前記透光性基板をエッチングにて取り除いて、前記第１の基板とは異なる第２の基板に前記多結晶半導体層を移す
ことを特徴とする基板装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非晶質半導体層を有する基板装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、この種の基板装置としての液晶パネルは、アレイ基板を有している。このアレイ基板は、ガラス基板上に薄膜トランジスタが設けられている。また、このガラス基板上から薄膜トランジスタを剥離して、このガラス基板とは異なる基板上に転写する方法がある。具体的に、この薄膜トランジスタの転写方法としては、第１の基板上に剥離層を介して薄膜トランジスタが積層されており、これら薄膜トランジスタ上に第２の基板を取り付けてから、これら第１の基板と第２の基板との間に刃状体を挿入して離間させて、これら第１の基板と第２の基板との間の剥離層にて、第１の基板と第２の基板とを剥離させて、この第２の基板上に薄膜トランジスタを転写させる方法が知られている(例えば、特許文献１参照。)。
【０００３】
また、この種の薄膜トランジスタの転写方法としては、多結晶シリコン層にて構成された薄膜トランジスタをガラス基板上剥離するために、このガラス基板を機械研磨によって所定の厚さまで研磨してから、ガラス基板を化学エッチングにて除去する。このとき、このガラス基板上には、このガラス基板上に作製した薄膜トランジスタに対するエッチングダメージを与えないようにするため、このガラス基板上にエッチングストッパ層が設けられている。そして、このエッチングストッパ層としては、例えばフッ酸などのエッチング液に対するエッチング選択比が大きな非晶質シリコン(ａ−Ｓｉ)膜が用いられている。
【０００４】
そして、この薄膜トランジスタを構成する多結晶シリコン層の形成には、非晶質シリコン層をエキシマレーザで結晶化させるレーザアニール法が一般的に用いられている。さらに、このレーザアニール法に用いるエキシマレーザとしては、非晶質シリコン層に対する吸収係数が大きく、この非晶質シリコン層を透過する光がほとんどない。また、このエキシマレーザ法では、非晶質シリコン層の任意の位置にエキシマレーザを複数回に亘って照射させて、この非晶質シリコン層の結晶化を改善させている。
【特許文献１】特開２００４−２２８３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のように非晶質シリコン層の任意の位置にエキシマレーザを複数回に亘って照射させて、この非晶質シリコン層の結晶化を改善させる場合には、このエキシマレーザを２回目以降に照射させるときに、結晶化された多結晶シリコン層のエキシマレーザに対する吸収係数が大幅に減少する。したがって、この場合には、エキシマレーザが多結晶シリコン層を透過してエッチングストッパ層に照射され、このエッチングストッパ層が結晶化してしまう。そして、このエッチングストッパ層は、結晶化すると結晶粒界を通じてエッチング液の染み込みが生じてしまうので、このエッチングストッパ層がエッチング時に機能しなくなり、このエッチング時に薄膜トランジスタにダメージを与えてしまうという問題を有している。
【０００６】
本発明は、このような点に鑑みなされたもので、第１の非晶質半導体層の結晶化を防止できる基板装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、第１の非晶質半導体層と、前記第１の非晶質半導体層の一主面に設けられレーザビームの照射にて結晶化されて多結晶半導体層となる第２の非晶質半導体層と、前記第１の非晶質半導体層と前記第２の非晶質半導体層との間に位置しレーザビームを反射する反射層と、を具備したものである。
【発明の効果】
【０００８】
本発明によれば、第２の非晶質半導体層の一主面側からレーザビームを照射して、この第２の非晶質半導体層を結晶化させて多結晶半導体層とする。このとき、この第２の非晶質半導体層と第１の非晶質半導体層との間に位置する反射層によってレーザビームが反射される。このため、このレーザビームの第１の非晶質半導体層への照射を防止できるから、このレーザビームの照射による第１の非晶質半導体層の結晶化を防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の基板装置の第１の実施の形態の構成を図５を参照して説明する。
【００１０】
図５において、１は基板装置としての液晶パネルである。この液晶パネル１は、液晶表示装置としての液晶ディスプレイ(ＬＣＤ:Liquid Crystal Display)であって、略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、透光性を有する略透明な絶縁基板である第２の基板としての樹脂基板３を有している。この樹脂基板３は、例えばプラスチックなどの合成樹脂にて構成されている。さらに、この樹脂基板３の一主面である表面上に、例えば酸化シリコン(ＳｉＯ２)などの絶縁物にて構成された絶縁膜である反射層４が積層されている。この反射層４は、例えば１５７ｎｍ程度の膜厚寸法を有する単層にて構成されている。
【００１１】
そして、この反射層４の一主面である表面上には、半導体層としての島状の活性層５が積層されて設けられている。この活性層５は、図１および図２に示すように、第２の非晶質半導体層としての最上層である上部半導体層６のエキシマレーザアニールによる多結晶化によって形成された多結晶半導体であるポリシリコン(ｐ−Ｓｉ)にて構成された多結晶半導体層としてのポリシリコン層である。
【００１２】
また、この上部半導体層６は、被結晶化膜であって、例えば０．５ｎｍの膜厚寸法を有する非晶質シリコンとしてのアモルファスシリコン(ａ−Ｓｉ)にて構成されている。さらに、この上部半導体層６は、反射層４の表面上に積層されており、エキシマレーザビームの照射によるエキシマレーザアニールとしてのパルスレーザアニールによって多結晶化されてポリシリコン層となる。なお、このエキシマレーザビームは、例えば３０８ｎｍの波長を有するとともに４５０ｍＪ／ｃｍ２のエネルギ密度を有するＸｅＣｌエキシマレーザである。
【００１３】
ここで、反射層４は、この反射層４の膜厚ｄが調整され、上部半導体層６を多結晶化させる際に照射させるエキシマレーザビームを反射する反射膜となる。具体的に、この反射層４の屈折率Ｎｃは、例えば１．４７である。このとき、この反射層４の屈折率Ｎｃは、エキシマレーザビームの波長をλ(ｎｍ)とした場合であって、この反射層４の膜厚ｄが(λ／４)／Ｎｃの奇数倍の場合に最小となり、この反射層４の膜厚ｄが(λ／４)／Ｎｃの偶数倍の場合に最大となる。したがって、この反射層４は、ｎを奇数とした場合に、この反射層４の膜厚ｄが、ｄ＝(ｎ×λ／４)Ｎｃを中心とした誤差(λ／８)／Ｎｃの範囲内になるように設定されている。すなわち、この反射層４は、膜厚ｄが(ｎ×λ／４)／Ｎｃ±(λ／８)／Ｎｃの範囲内となるように設定されている。
【００１４】
さらに、活性層５の幅方向の中央部にチャネル領域11が設けられ、このチャネル領域11を挟んだ両側にソース領域12およびドレイン領域13が設けられている。さらには、この活性層５を含む反射層４上にゲート絶縁膜14が成膜されている。このゲート絶縁膜14は、例えば１００ｎｍの膜厚寸法を有する酸化シリコンにて構成されている。さらに、活性層５のチャネル領域11に対向するゲート絶縁膜14上には、ゲート電極15が積層されている。このゲート電極15は、例えばモリブデン(Ｍｏ)とタングステン(Ｗ)との合金(Ｍｏ−３５％Ｗ)にて構成されており、３００ｎｍの膜厚寸法を有している。そして、このゲート電極15、ゲート絶縁膜14および活性層５によって、スイッチング素子である薄膜トランジスタ(ＴＦＴ)16が形成されている。
【００１５】
また、この薄膜トランジスタ16のゲート電極15を含むゲート絶縁膜14上に層間絶縁膜17が積層されている。この層間絶縁膜17は、例えば８００ｎｍの膜厚寸法を有する酸化シリコン薄膜にて構成されている。そして、この層間絶縁膜17およびゲート絶縁膜14には、これら層間絶縁膜17およびゲート絶縁膜14を貫通し、活性層５のソース領域12およびドレイン領域13に連通した第１のコンタクトホール18,19が設けられている。
【００１６】
そして、活性層５のソース領域12に貫通した第１のコンタクトホール18を含む層間絶縁膜17上にソース電極21が積層され、このソース電極21が活性層５のソース領域12に電気的に接続されている。さらに、この活性層５のドレイン領域13に貫通した第１のコンタクトホール19を含む層間絶縁膜17上にドレイン電極22が積層され、このドレイン電極22が活性層５のドレイン領域13に電気的に接続されている。ここで、これらソース電極21およびドレイン電極22は、例えばチタン(Ｔｉ)薄膜上にアルミニウム(Ａｌ)が積層されて構成されている。
【００１７】
また、これらソース電極21およびドレイン電極22を含む層間絶縁膜17上には、保護膜となる保護絶縁膜としてのパッシベーション膜23が積層されている。このパッシベーション膜23は、窒化シリコン(ＳｉＮ)にて構成されている。また、このパッシベーション膜23には、このパッシベーション膜23を貫通してドレイン電極22に連通した第２のコンタクトホール24が設けられている。この第２のコンタクトホール24を含むパッシベーション膜23上に画素電極25が積層され、この画素電極25が第２のコンタクトホール24を介してドレイン電極22に電気的に接続されている。さらに、この画素電極25を含むパッシベーション膜23上には、配向処理されたポリイミドにて構成された配向膜26が積層されている。
【００１８】
さらに、この配向膜26に対向して対向基板31が配設されている。この対向基板31は、略透明な透光性を有する絶縁基板としてのガラス基板32を備えている。この樹脂基板３2の配向膜26に対向した側の全面にカラーフィルタ層33が積層され、このカラーフィルタ層33上にコモン電極としての対向電極34が積層されている。さらに、この対向電極34上には、配向処理されたポリイミドにて構成された配向膜35が積層されている。そして、これらアレイ基板２の配向膜26と対向基板31の配向膜35との間の液晶封止領域36に、液晶組成物37が注入されて光変調層としての液晶層38が設けられている。
【００１９】
次に、上記一実施の形態の基板装置の製造方法について説明する。
【００２０】
まず、図１に示すように、例えば０．５ｍｍ程度の厚さ寸法を有する透光性を有する略透明な絶縁基板としての第１の基板であるガラス基板41上に、第１の非晶質半導体層としての下部半導体層42を積層させる。この下部半導体層42は、例えば５０ｎｍ程度の膜厚寸法を有する非晶質半導体である非晶質シリコンであるアモルファスシリコンにて構成されている。
【００２１】
すなわち、この下部半導体層42は、ガラス基板41の化学エッチングときに使用される、例えばフッ酸(ＨＦ)などのエッチング液に対するエッチング選択比が大きな非晶質シリコンであるアモルファスシリコンにて構成されてエッチングストッパ層として機能する。したがって、この下部半導体層42は、エキシマレーザビームの照射によって多結晶化されてポリシリコン層となる。ここで、このポリシリコン層は、アモルファスシリコンのエキシマレーザアニールによる多結晶化によって形成される多結晶半導体層としての多結晶シリコン層である。
【００２２】
次いで、この下部半導体層42の一主面である表面上に、例えば１５７ｎｍ程度の膜厚寸法を有する酸化シリコン(ＳｉＯ２)薄膜を積層させて反射層４を形成する。
【００２３】
このとき、この反射層４によってエキシマレーザビームが反射されるように、このエキシマレーザビームの波長をλとし、反射層の屈折率をＮｃとし、ｎを奇数とした場合に、この反射層４の膜厚ｄが(ｎ×λ／４)Ｎｃ±(λ／８)／Ｎｃの範囲内となるように設定させる。
【００２４】
この後、この反射層４の一主面である表面上に、例えば５０ｎｍ程度の膜厚寸法を有するアモルファスシリコン薄膜を積層させて上部半導体層６を形成する。
【００２５】
ここで、これら下部半導体層42、反射層４および上部半導体層６のそれぞれは、プラズマＣＶＤ(Chemical Vapor Deposition)法にて真空中で連続して成膜する。
【００２６】
次いで、これら下部半導体層42、反射層４および上部半導体層６のそれぞれが積層されたガラス基板41を、真空中で、例えば４５０℃に３０分間加熱して熱処理して、これら下部半導体層42中および上部半導体層６中それぞれの水素濃度を低減させる。
【００２７】
この後、上部半導体層６側の上方から、例えば３０８ｎｍの波長λを有するエキシマレーザビームを照射して、この上部半導体層６をエキシマレーザアニールして多結晶化させてポリシリコン化した活性層５とする。
【００２８】
このとき、このエキシマレーザアニールとしては、ＸｅＣｌエキシマレーザであって、例えば４５０ｍＪ／ｃｍ２程度のエネルギ密度を有するエキシマレーザビームを、オーバーラップ率が９０％以上９８％以下となるようにオーバーラップさせながら上部半導体層６に向けて平均照射回数が１０回以上、例えば２０回となるように照射させる。
【００２９】
また、この上部半導体層６を透過したエキシマレーザビームは、この上部半導体層６の下に積層されている反射層４によって反射される。このため、このエキシマレーザビームが下部半導体層42へと照射されず、この下部半導体層42が多結晶化されない。
【００３０】
さらに、この活性層５を島状に加工してから、この島状の活性層５を含む反射層４上に、例えば１００ｎｍの膜厚寸法を有する酸化シリコン薄膜をプラズマＣＶＤ法にて成膜してゲート絶縁膜14とする。ここで、このゲート絶縁膜14の形成には、例えばテトラエトキシシラン(ＴＥＯＳ)を原料ガスに用いるプラズマＣＶＤ法を用いた。
【００３１】
次いで、このゲート絶縁膜14上に、モリブデンとタングステンとの合金(Ｍｏ−３５％Ｗ)をスパッタリング法にて、例えば３００ｎｍほど成膜してからパターニングしてゲート電極15を形成する。
【００３２】
この後、図２に示すように、このゲート電極15をマスクとして活性層５の両側にイオン注入法にて不純物Ｆを注入して、ソース領域12およびドレイン領域13とする。このとき、この活性層５のソース領域12とドレイン領域13との間には、ゲート電極15によるマスクによって不純物Ｆが注入されていないチャネル領域11が形成される。
【００３３】
ここで、この不純物Ｆの注入としては、図示しないイオン注入装置を用いて、例えば３５ｋＶの加速電圧および１×１０１３／ｃｍ２のドーズ量としてほう酸(Ｂ)イオンを注入した。
【００３４】
この後、この不純物Ｆが注入された活性層５を有するガラス基板41を、窒素雰囲気中で５００℃以上６００℃以下の温度、好ましくは５５０℃の温度で５分間加熱して、この活性層５に注入した不純物Ｆを活性化させる。
【００３５】
さらに、ゲート電極15を含むゲート絶縁膜14上に、例えば８００ｎｍの膜厚寸法を有する酸化シリコン薄膜をプラズマＣＶＤ法にて積層させて層間絶縁膜17を形成する。
【００３６】
次いで、これら層間絶縁膜17およびゲート絶縁膜14に、ドライエッチングにて第１のコンタクトホール18,19を形成して活性層５のソース領域12およびドレイン領域13をそれぞれ開口させる。
【００３７】
さらに、これら第１のコンタクトホール18,19を含む層間絶縁膜17上に、チタン薄膜を積層させてから、このチタン薄膜上にアルミニウム薄膜を積層させてソース電極21およびドレイン電極22を形成する。
【００３８】
この後、図３に示すように、これらソース電極21およびドレイン電極22を含む層間絶縁膜17上に、窒化シリコン薄膜を積層させてパッシベーション膜23を形成する。
【００３９】
次いで、このパッシベーション膜23が積層されたガラス基板41を、水素雰囲気にて３００℃以上４００℃以下の温度、例えば３５０℃の温度に１時間加熱して熱処理して、このパッシベーション膜23中の水素を活性層５中に拡散させて、この活性層５中の結晶欠陥を補償する水素化をして、薄膜トランジスタ16を完成させる。
【００４０】
さらに、この薄膜トランジスタ16が完成した後には、この薄膜トランジスタ16を形成したガラス基板41上、すなわちパッシベーション膜23上に、接着剤45を塗布してから、この接着剤45にてガラス基板41上に支持基板46を貼り合わせる。ここで、この支持基板46は、透光性を有する絶縁基板としてのガラス基板である。
【００４１】
この状態で、この支持基板46の反対側に位置するガラス基板41の裏面を、このガラス基板41の厚さ寸法が０．２ｍｍとなるまで機械研磨する。
【００４２】
この後、この機械研磨によって研磨されたガラス基板41の裏面を、図４に示すように、例えばフッ酸をエッチング液として用いた化学エッチングにて研磨して完全に除去する。
【００４３】
このとき、このガラス基板41上に積層されている下部半導体層42がアモルファスシリコンにて構成されているので、この下部半導体層42がフッ酸による化学エッチングの際のエッチングストッパ層として機能し、この下部半導体層42上に積層されている薄膜トランジスタ16の活性層５に対するフッ酸を用いた化学エッチングによるダメージが防止される。
【００４４】
この後、このガラス基板41が完全に除去された薄膜トランジスタ16の下部半導体層42を、アルカリエッチング液にて選択的に除去してから、この下部半導体層42上に積層されている反射層４の下面に図示しない接着剤を塗布した後に、図５に示すように、転写先である樹脂基板３上に移して設置させて接着させて転写させる。
【００４５】
次いで、この樹脂基板３上に転写された薄膜トランジスタ16上に積層されているパッシベーション膜23上から支持基板46および接着剤45を取り外す。
【００４６】
この後、ドライエッチングにて、パッシベーション膜23に第２のコンタクトホール24を設けてドレイン電極22に連通させる。
【００４７】
さらに、この第２のコンタクトホール24を含むパッシベーション膜23上に画素電極25を積層させてから、この画素電極25を含むパッシベーション膜23上に配向膜26を積層させてアレイ基板２を完成させる。
【００４８】
次いで、このアレイ基板２の配向膜26に対向基板31の配向膜35を対向させて貼り合わせてから、これら配向膜26,35の間の液晶封止領域36に液晶組成物37を注入して液晶層38を形成して液晶パネル１を完成させる。
【００４９】
ここで、ポリシリコンにて構成された活性層５を有する薄膜トランジスタ16は、アモルファスシリコンにて構成された活性層を有する薄膜トランジスタに比べ、移動度が１００倍以上大きいから、従来はＬＳＩ(Large Scale Integration)にて外部接続させていた図示しない周辺駆動回路を、これら薄膜トランジスタ16が積層されている樹脂基板３上に形成することが可能となる。
【００５０】
そして、この薄膜トランジスタ16の活性層５を構成するポリシリコンの形成としては、アモルファスシリコンにて構成された上部半導体層６をエキシマレーザビームにて多結晶化させるエキシマレーザアニール法が一般的に用いられている。また、このエキシマレーザビームとしては、一般的に、３０８ｎｍの波長を有するＸｅＣｌや、２４８ｎｍの波長を有するＫｒＦなどの紫外光が用いられている。これらエキシマレーザビームの波長は、アモルファスシリコンに対する吸収係数が大きく、入射したエキシマレーザビームは上部半導体層６の表面から１０ｎｍ程度ですべて吸収され、この下部半導体層６より下に透過することはほとんどない。
【００５１】
また、このエキシマレーザアニール法では、エキシマレーザビームを上部半導体層６の表面に向けて、オーバーラップ率が９０％以上９８％以下となるようにオーバーラップさせて平均照射回数が１０回以上となるように照射しながら、このアモルファスシリコンを多結晶化させるのが一般的である。このとき、この上部半導体層６は、最初の１回目のエキシマレーザビームの照射によって多結晶化され、２回目以降のエキシマレーザビームの照射のときに結晶性が改善されていく。
【００５２】
ところが、この上部半導体層６が多結晶化されたポリシリコンである活性層５によるエキシマレーザビームに対する吸収係数が大幅に減少してしまうため、この活性層５に照射されたエキシマレーザビームの一部が、この活性層５を透過して漏れて、この活性層５の下に積層されている下部半導体層42に照射されてしまう。
【００５３】
したがって、このエキシマレーザビームの活性層５への平均照射回数が多くなると、本来結晶化させるべき上部半導体層６に加えて、下部半導体層42にも多結晶化が生じてしまう。そして、この下部半導体層42は、ガラス基板41のフッ酸をエッチング液とした化学エッチングに対するエッチングストッパ層であるが、この下部半導体層42が多結晶化されると、結晶粒界を通じてエッチング液の活性層５への染み込みが生じ、薄膜トランジスタ16にダメージを与えしまうおそれがある。
【００５４】
そこで、上述した第１の実施の形態のように、ガラス基板41をフッ酸にて化学エッチングするときの薄膜トランジスタ16の活性層５へのエッチングダメージを防止するエッチングストッパ層となる下部半導体層42を、フッ酸に対するエッチング選択比が大きなアモルファスシリコンにて構成するとともに、この下部半導体層42と薄膜トランジスタ16の活性層５となる上部半導体層６との間にエキシマレーザビームを反射させる反射層４を積層させる構成とした。
【００５５】
ここで、この反射層４の膜厚ｄを調整することによってエキシマレーザビームを反射できる。すなわち、下部半導体層42上に、屈折率Ｎｃおよび膜厚ｄ(ｎｍ)の絶縁膜を形成し、この絶縁膜が波長λ(ｎｍ)のエキシマレーザビームに対する反射膜となるように、この絶縁膜の膜厚ｄを設定する。具体的には、図６に示すように、反射層４の屈折率Ｎｃは、絶縁膜の膜厚が(λ／４)／Ｎｃの奇数倍で最小となり、この絶縁膜の膜厚が(λ／４)／Ｎｃの偶数倍で最大となる。したがって、この絶縁膜が単層で構成されている場合には、この絶縁膜の膜厚ｄがｄ＝(ｎ×λ／４)／Ｎｃ；(ｎ＝奇数)を中心とした誤差範囲(λ／８)／Ｎｃ内となるように設定した反射層４とする。
【００５６】
この結果、下部半導体層42に照射されるエキシマレーザビームは、絶縁膜の膜厚調整にて構成された反射層４と下部半導体層42との界面で反射が最大となり、この反射層４を介して下部半導体層42に到達するエキシマレーザビームのエネルギ密度および強度を減少できる。よって、上部半導体層６の表面側からエキシマレーザビームを照射して、この上部半導体層６を多結晶化させて活性層５とする際に、この上部半導体層６の下に積層されている反射層４にてエキシマレーザビームを効率良く反射できる。
【００５７】
したがって、この上部半導体層６にエキシマレーザビームを照射して多結晶化させる際に、このエキシマレーザビームの下部半導体層42への照射を防止できる。よって、このエキシマレーザビームの照射による下部半導体層42の多結晶化を防止できるので、この下部半導体層42が多結晶化されることによるエッチングストッパ層としての機能の劣化を防止できる。このため、この下部半導体層42を、ガラス基板41をフッ酸などのエッチング液にて化学エッチングする際のエッチングストッパ層として確実に機能できるから、転写歩留まりを大幅に向上できる。
【００５８】
なお、上記第１の実施の形態では、反射層４を単層としたが、図７に示す第２の実施の形態のように、この反射層４を複数の積層膜を積層させた構成とすることもできる。この場合、この反射層４は、窒化シリコンにて構成され屈折率Ｎsinが１．８８の反射防止膜である第１の層51を備えている。この第１の層51は、下部半導体層42上に積層されている。また、この第１の層51の一主面である表面上には、酸化シリコンにて構成され屈折率Ｎsioが１．４７の反射膜としての第２の層52が、例えば１００ｎｍほど積層されている。
【００５９】
さらに、第１の層51は、この第１の層51の膜厚をｄsinとした場合に、図８に示すように、この第１の層51の透過率(Ｄsin×Ｎsin＋１００×Ｎsio)が(λ／４)の奇数倍で最小となり、この(λ／４)の偶数倍で最大となる。したがって、これら第１の層51および第２の層52の積層構造にて構成された反射層４は、この反射層４の膜厚Σ(Ｎｎ×Ｄｎ)を(ｍ×λ／４)；(ｎ＝整数,ｍ＝奇数)であるとともに、誤差範囲(λ／８)／Ｎｍ；(Ｎｍ＝第１の層51および第２の層52の平均屈折率)に設置することによって、この反射層４にてエキシマレーザビームを反射できるから、上記第１の実施の形態と同様の作用効果を奏することができる。
【００６０】
なお、上記第２の実施の形態では、第１の層51および第２の層52の２層が積層された反射層４としたが、この反射層４が複数、例えばｎ層に構成されている場合であっても、この反射層４の各層の屈折率がＮ１，Ｎ２，……，Ｎｎであるとともに、これら各層の膜厚がｄ１，ｄ２，……，ｄｎの場合であって、これら各層の平均屈折率をＮｍとし、ｎを整数とし、ｍを奇数とし、エキシマレーザビームの波長をλとした場合に、反射層４の膜厚Σ(Ｎｎ×ｄｎ)が(ｍ×λ／４)を中心とした誤差範囲(λ／８)／Ｎｍ内で、これら各層の膜厚を設定することによって、この反射層４にてエキシマレーザビームを効率良く反射できるから、上記第２の実施の形態と同様の作用効果を奏することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施の形態の基板装置を示す説明断面図である。
【図２】同上基板装置の第２の非晶質半導体層を多結晶化する状態を示す説明断面図である。
【図３】同上基板装置に薄膜トランジスタを形成した状態を示す説明断面図である。
【図４】同上基板装置上に基板を取り付けて透光性基板を除去した状態を示す説明断面図である。
【図５】同上基板装置を転写した液晶表示装置を示す説明断面図である。
【図６】同上基板装置の反射層の膜厚と透過率との関係を示す２次グラフである。
【図７】本発明の第２の実施の形態の基板装置を示す説明断面図である。
【図８】同上基板装置の反射層の膜厚と透過率との関係を示す２次グラフである。
【符号の説明】
【００６２】
１    基板装置としての液晶パネル
３    第２の基板としての樹脂基板
４    反射層
５    多結晶半導体層としての活性層
６    第２の非晶質半導体層としての上部半導体層
41    第１の基板としてのガラス基板
42    第１の非晶質半導体層としての下部半導体層
51    層としての第１の層
52    層としての第２の層
【図１】
2007311541.tif 000003
【図２】
2007311541.tif 000004
【図３】
2007311541.tif 000005
【図４】
2007311541.tif 000006
【図５】
2007311541.tif 000007
【図６】
2007311541.tif 000008
【図７】
2007311541.tif 000009
【図８】
2007311541.tif 000010