(57)【要約】【課題】セット状態の抵抗を任意に制御できるメモリ素子駆動回路を提供する。また、セット状態の抵抗を一定に維持してメモリ素子の誤動作を防止し、動作信頼性を向上できるメモリ素子駆動回路を提供する。【解決手段】第１電極１１０と第２電極１３０との間にメモリ層１２０を含むメモリ素子１００と、前記メモリ素子１００に連結され、前記メモリ素子１００を駆動するメイン駆動部２００と、前記メモリ素子１００と前記メイン駆動部２００との間に連結され、前記メモリ素子１００のセット抵抗を制御する第２駆動部３００と、を含んでメモリ素子駆動回路を構成する。【選択図】図１
2007311014.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極との間にメモリ層を含むメモリ素子と、
前記メモリ素子に連結され、前記メモリ素子を駆動するメイン駆動部と、
前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第２駆動部と、を含むことを特徴とするメモリ素子駆動回路。
【請求項２】
前記第２駆動部は、前記メモリ素子の外部に連結されることを特徴とする請求項１に記載のメモリ素子駆動回路。
【請求項３】
前記第２駆動部は、
前記メモリ素子の一端に連結された第１ダイオードと、
前記第１ダイオードに対して並列に連結された第２ダイオードと、
前記第１ダイオードに対して直列に連結されまた前記第２ダイオードに対して並列に連結された抵抗と、を含み、
前記二つのダイオードは、互いに反対にバイアスされるように連結されることを特徴とする請求項２に記載のメモリ素子駆動回路。
【請求項４】
前記ダイオードは、Ｐ―Ｎダイオードまたはショットキーダイオードであることを特徴とする請求項３に記載のメモリ素子駆動回路。
【請求項５】
前記第２駆動部は、前記メモリ素子の第１電極とメモリ層との間のショットキー接合面であることを特徴とする請求項１に記載のメモリ素子駆動回路。
【請求項６】
前記ショットキー接合面は、第２電極の金属と接触する半導体層であることを特徴とする請求項５に記載のメモリ素子駆動回路。
【請求項７】
前記メモリ素子のメモリ層は、電気伝導度が１０−１２Ｓ／ｃｍである、ヘテロ原子を含む有機物からなることを特徴とする請求項１に記載のメモリ素子駆動回路。
【請求項８】
前記有機物は、ポリ（２―ビニルピリジン）、ポリ（４―ビニルピリジン）、ポリビニルピロリドン、ポリアリルアミン、ポリエチレンアミン、ポリアクリルアミド、ポリアミドアミン及びポリイミドからなる群から選択される高分子であることを特徴とする請求項７に記載の有機メモリ素子駆動回路。
【請求項９】
前記第１電極及び第２電極のうちの何れか一つは、金、銀、白金、銅、コバルト、ニッケル、スズ、アルミニウム、インジウムスズ酸化物及びチタニウムからなる群から選択される少なくとも一つの材料で形成されることを特徴とする請求項１に記載の有機メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗の差で二つ以上の状態を有する抵抗変化型メモリ素子駆動回路に係り、より詳細には、第１電極と第２電極との間にメモリ層を含むメモリ素子に連結され、メモリ素子のセット抵抗を制御する第２駆動部を含むことを特徴とするメモリ素子駆動回路に関する。
【背景技術】
【０００２】
最近、データ圧縮及び伝送技術が発達し、デジタル媒体の利用が増加するにつれて、携帯用端末機、各種のスマートカード、電子貨幣、デジタルカメラ、ゲーム用メモリ、ＭＰ３プレーヤー、マルチメディアプレーヤーなどの新しい電子機器が継続して開発されている。このような新しい電子機器の開発により、メモリ素子に保存されるべき情報の量が急激に増加しているので、各種のメモリ素子に対する需要が急増しつつある。特に、携帯用情報機器の使用が増加するにつれて、メモリ素子には、電源オフ状態でも記録情報が消えない非揮発性特性が要求されている。
【０００３】
ほとんどのメモリ素子は、素子に電圧を印加する場合、高抵抗状態と低抵抗状態との間でスイッチングされる双安定性要素を含む。
【０００４】
抵抗変化型メモリ素子は、容量型メモリに対応する概念を有するもので、印加電圧によって抵抗が変化し、抵抗の変化に対応してデータを保存するメモリを意味する。
【０００５】
現在、カルコゲン物質、半導体、多様な種類の酸化物及び窒化物は、抵抗メモリ特性を有するものとして知られており、有機材料も、抵抗メモリ特性を有するものであることが明らかになった。このような抵抗変化型メモリ素子は、高い駆動電圧及び電流、低い耐久性及び低い薄膜取扱特性などの短所を有するが、最近、材料工学が飛躍的に発展し、上記のような問題点を克服することで、非揮発性、低電力、高密度及び多重ビット動作メモリとして注目を浴びている。この抵抗変化型メモリ素子の例としては、相変化メモリ、有機メモリ、ＯｘＲＲＡＭ（Ｏｘｉｄｅ  Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ）、金属フィラメントメモリなどが挙げられる。
【０００６】
有機メモリ素子を例に挙げて説明すると、有機メモリ素子のメモリマトリックスは、上部電極と下部電極との間に有機メモリ層が挟まれ、上部電極と下部電極との交差点に形成されるメモリセルが双安定性特性を提供する。
【０００７】
抵抗変化型メモリ素子における典型的なメモリセルは、二つの状態、すなわち、低抵抗セット状態と高抵抗リセット状態を有し、低抵抗状態である場合をデータ"１"とし、高抵抗状態である場合をデータ"０"とすると、データの二つのロジック状態を保存することができる。
【０００８】
上記のようなメモリ素子におけるデータ読み出し動作は、メモリメトリックスのビットラインとワードラインを選択し、特定のメモリセルを選択した後、外部から電流を流して有機メモリ層の抵抗状態による電圧の変化の差で"０"または"１"を読み出す。
【０００９】
しかしながら、多くのメモリ素子においては、セット状態の抵抗が非常に小さいので、電圧の変化を正確に読み出すために、別途の増幅器を用いる必要があり、メモリ素子の構成が複雑になるという問題が発生する。また、セット状態の抵抗が一定でない場合が多く、このようにセット状態の電圧が一定でない場合、各メモリセルに対する読み出し動作時に動作エラーが発生しうる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記のような従来技術の問題点を克服するためのもので、その目的は、セット状態の抵抗を任意に制御できるメモリ素子駆動回路を提供することにある。
【００１１】
また、セット状態の抵抗を一定に維持してメモリ素子の誤動作を防止し、動作信頼性を向上できるメモリ素子駆動回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記の目的を達成するための本発明の一様相は、第１電極と第２電極との間にメモリ層を含むメモリ素子と、前記メモリ素子に連結されて前記メモリ素子を駆動するメイン駆動部と、前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第２駆動部と、を含むことを特徴とするメモリ素子駆動回路に関係する。
【００１３】
本発明において、前記第２駆動部は、前記メモリ素子の外部に接続されるか、前記メモリ素子の内部に形成される。
【００１４】
前記第２駆動部が前記メモリ素子の外部に接続される場合、前記第２駆動部は、前記メモリ素子の一端に連結された第１ダイオードと、前記第１ダイオードに対して並列に連結された第２ダイオードと、前記第１ダイオードに対して直列に連結されまた前記第２ダイオードに対して並列に連結された抵抗と、を含む。このとき、前記二つのダイオードは、互いに反対にバイアスされるように連結される。
【００１５】
前記抵抗の第１端子はメイン駆動部に連結され、前記抵抗の第２端子は、第１ダイオードに連結される。前記ダイオードは、Ｐ―Ｎダイオードまたはショットキーダイオードである。
【００１６】
前記第２駆動部が前記メモリ素子の内部に形成される場合、前記メモリ素子の第１電極とメモリ層との間のショットキー接合面で形成される。このようなショットキー接合面は、第２電極の金属と接触する半導体層からなる。
【発明の効果】
【００１７】
本発明のメモリ素子駆動回路によると、メモリ素子のセット抵抗を任意に調節することができる。したがって、セット抵抗が過度に低い場合、そのセット抵抗を増幅器なしに増加させることができ、セット抵抗が過度に大きい場合、セット抵抗を減少させることができる。
【００１８】
また、本発明のメモリ素子駆動回路によると、メモリセルの抵抗を一定に固定することができ、メモリ素子の動作信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を添付の図面に基づいて更に詳細に説明する。
【００２０】
本発明のメモリ素子駆動回路は、第１電極と第２電極との間にメモリ層を含むメモリ素子と、前記メモリ素子を駆動するメイン駆動部と、前記メモリ素子と前記メイン駆動部との間に連結され、前記メモリ素子のセット抵抗を制御する第２駆動部と、を含むことを特徴とする。
【００２１】
図１は、本発明の一実施例に係るメモリ素子駆動回路の概略的な断面図である。図１に示すように、本発明のメモリ素子駆動回路は、メモリ素子１００、メイン駆動部２００及び第２駆動部３００を含む。第２駆動部３００は、前記メモリ素子１００と前記メイン駆動部２００との間に連結され、前記メモリ素子１００のメモリ層１２０のセット抵抗を制御する。前記メモリ層１２０は、有機メモリ素子の活性層の他にも、抵抗の差によって二つ以上の状態を有する全ての形態の抵抗変化型メモリ素子のメモリ層を意味する。
【００２２】
本発明のメモリ素子駆動回路において、前記第２駆動部３００は、多様な方法で具現されるが、一例として、前記メモリ素子１００の外部に連結されるか、前記メモリ素子１００の内部に形成される。
【００２３】
第２駆動部３００が前記メモリ素子１００の外部に連結される場合、前記第２駆動部３００は、図１に示すように、二つのダイオード３１０，３２０と一つの抵抗３３０を含む。具体的に説明すると、前記第２駆動部３００は、前記メモリ素子１００の一端に連結された第１ダイオード３１０と、前記第１ダイオード３１０に対して並列に連結された第２ダイオード３２０と、前記第１ダイオード３１０に対して直列に連結され、前記第２ダイオード３２０に対して並列に連結された抵抗３３０と、を含み、ここで、前記二つのダイオード３１０，３２０は、電圧が印加される場合に互いに反対にバイアスされるように連結される。したがって、正の電圧が印加されると、第１ダイオード３１０側のみに電流が流れ、第２ダイオード３２０側には電流が流れなくなる。
【００２４】
本発明において、前記第１ダイオード３１０または前記第２ダイオード３２０として用いられるダイオードは、特に制限されないが、Ｐ−Ｎダイオードまたはショットキーダイオードであることが好ましい。ショットキーダイオードは、低い順方向電圧降下及び一層速いスイッチング動作特性を有する半導体ダイオードである。Ｐ−Ｎダイオードの場合、順方向ターンオン電圧が０．６〜０．７ボルトである反面、ショットキーダイオードの場合、ショットキーバリアーを用いて順方向電圧を０．２〜０．３ボルトに低下させることができる。このようにターンオン電圧が低い場合、メモリ素子の読み出し電圧を低下させられるので、ショットキーダイオードが一層好ましい。本発明において、前記第１ダイオード３１０及び前記第２ダイオード３２０は、同一種類のダイオードからなることが好ましい。
【００２５】
他の様相において、第２駆動部３００は、メモリ素子１００の内部に形成される。このような実施例のメモリ素子駆動回路を図２に示した。図２に示すように、第２駆動部３００は、前記メモリ素子１００の第１電極１１０とメモリ層１２０との間のショットキー接合面形態で製作される。すなわち、第１電極１１０の金属表面に半導体を蒸着またはコーティングすることで、半導体層が第１電極１１０の金属表面に付着される。
【００２６】
前記メモリ素子１００においては、第１電極１１０と第２電極１３０との間にメモリ層１２０が挟まれる。このメモリ素子に電圧を印加すると、メモリ層１２０の抵抗値が双安定性を示してメモリ特性を示現する。メモリ素子が有機物からなる有機メモリ素子である場合、メモリ特性が有機材料の特性によって表れるので、メモリ素子は非揮発性特性を示す。
【００２７】
本発明のメモリ素子駆動回路において、メモリ素子１００のメモリ層１２０の材料は特に制限されない。メモリ層１２０の材料は、メモリ素子のスイッチング方式などによって異なっている。例えば、金属フィラメントの形成及び短絡によって作動する有機メモリ素子である場合、ヘテロ原子を含む導電性高分子からなる。
【００２８】
一方、前記メモリ層１２０は、電気伝導度が１０−１２Ｓ／ｃｍ以下である、ヘテロ原子を含む非電気伝導性有機物からなる。上記のようにメモリ層１２０が構成される場合、メモリ素子に正の電圧が印加されると、イオン化によって第２電極１３０から遊離した金属イオンがメモリ層１２０に拡散され、メモリ層１２０内の金属イオンの分布による電気伝導度の差でメモリ特性を示すことができる。このような有機物の好ましい例として、ポリ（２―ビニルピリジン）、ポリ（４―ビニルピリジン）、ポリビニルピロリドン、ポリアリルアミン、ポリエチレンアミン、ポリアクリルアミド、ポリアミドアミン及びポリイミドが挙げられる。代案として、一部または全ての遊離した金属イオンがメモリ層内に組み込まれ、第２電極からの金属イオンの拡散の必要性を減少または除去することができる。
【００２９】
前記第１電極１１０及び第２電極１２０は、金、銀、白金、銅、コバルト、ニッケル、スズ、アルミニウム、インジウムスズ酸化物、チタニウムなどの金属、及びその他の導電性材料からなる。
【００３０】
メイン駆動部２００は、一端が前記メモリ素子１００に連結され、他端が第２駆動部３００に連結される。また、メイン駆動部２００は、第２駆動部３００を通して前記メモリ素子１００にパルス電圧を印加することで前記メモリ素子１００を駆動させる。
【００３１】
メモリ素子は、メモリマトリックス形態で具現されるが、このようなメモリマトリックスは、ガラスまたはシリコンなどの適当な基板上に形成される。メモリマトリックスでは、共通ワードラインを形成し、多数の多重セル構造物に対するデータの保存、消去、判読及び記録が可能である。ここで、基板としては、既存の有機または無機系基板、特にフレキシブル基板が用いられる。
【００３２】
次に、本発明のメモリ素子駆動回路の動作について、上述したメモリ層内の金属イオンの分布によって抵抗が変化するメモリ素子の場合を例に挙げて説明する。
【００３３】
第２駆動部３００の第１ダイオード３１０及び第２ダイオード３２０は、メモリ素子に電圧が印加される場合に互いに反対にバイアスされるように連結され、第１ダイオード３１０に抵抗３３０が直列に連結される。また、メモリ素子に正電圧を印加する場合、抵抗３３０に連結された第１ダイオード３１０が順方向にバイアスされ、第２ダイオード３２０が逆方向にバイアスされる。したがって、正電圧の印加時には、抵抗３３０を経て電源がメモリ素子に提供され、負電圧の印加時には、抵抗３３０を経ずに電源が供給される。
【００３４】
メモリ素子１００の両端に正の電圧を印加する場合、抵抗３３０が直列に連結された第１ダイオード３１０が順方向にバイアスされる。その結果、電圧がメモリセルに印加されることで、メモリセルの抵抗が低下する。メモリセルの抵抗値が第２駆動部３００の抵抗３３０の抵抗値と同一になる瞬間、オームの法則にしたがって印加電圧が１／２の値に急激に減少する。一例として、図３に示すように、略１０ボルトの電圧を印加する場合、メモリセルの抵抗値が第２駆動部３００の抵抗３３０の抵抗値（１０６オーム）と同一になる瞬間、印加電圧が５ボルトに急激に半減する。
【００３５】
上記のように印加電圧が減少すると、上述した金属イオンの分布によって抵抗メモリ特性を示すメモリ素子では、セル内部でイオンを移動させる力が低くなり、その状態で抵抗が固定される。例えば、外部から２Ｖの電圧を１秒間印加して、０．１秒以内にメモリセルの抵抗が第２駆動部３００の抵抗３３０の水準に降下すると、０．１秒の間に２Ｖが印加され、残りの０．９秒の間には１Ｖのみが印加される。よって、金属イオンの移動が抑制されることで、メモリセルの抵抗は、変化なしで固定される。
【００３６】
図４は、第２駆動部の抵抗３３０の抵抗値の大きさの変化によるメモリセルの抵抗値の変化を示したグラフである。図４に示すように、本発明のメモリ素子駆動回路では、第２駆動部３００の抵抗３３０の抵抗値の大きさを調節することで、メモリセルのセット抵抗を調節することができる。セット抵抗が過度に大きい場合、メモリ素子を駆動するための電力消耗が過度に大きくなって問題になるが、この場合、第２駆動部３００によってセット抵抗を適正な水準に調節することができる。
【００３７】
上記のように、本発明のメモリ素子１００の両端にメイン駆動部２００を通して適当な電圧を印加する場合、メモリ層１２０が高抵抗状態と低抵抗状態との間をスイッチングする。すなわち、第１電極１１０と第２電極１３０との間のメモリ層１２０に金属イオンが均一に拡散されると、低抵抗セット状態になり、金属イオンが電極側に移動すると、高抵抗リセット状態になる。例えば、低抵抗状態である場合をデータ"１"とし、高抵抗状態である場合をデータ"０"とすると、データの二つのロジック状態を保存することができる。
【００３８】
図５Ａ〜図５Ｃは、本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示すグラフである。図５Ａのグラフにおいて、横軸は、第２電極（正極）と第１電極（負極）との間に印加された電圧を示し、縦軸は、メモリ層を流れる電流を示す。
【００３９】
実施例１で得られた有機メモリ素子の両端に電圧を印加し、電流の変化としてスイッチング特性を評価し、その結果を図５Ａ及び図５Ｂに示した。図５Ａは、実施例で製造された有機メモリ素子の電圧による電流変化を示したグラフで、図５Ｂは、図５Ａの結果を有機メモリ素子の電圧による抵抗変化で示したグラフである。図５Ａ及び図５Ｂは、二つのダイオードと一つの抵抗からなる回路（図１を参照）を用いた結果である。
【００４０】
図５Ａを通して確認されるように、本発明のように電気伝導度が１０−１２Ｓ／ｃｍ以下である有機物を用いて製造された有機メモリ素子は、印加電圧によって高抵抗状態と低抵抗状態がスイッチングされた。
【００４１】
図５Ａに示すように、本発明の有機メモリ素子の電流電圧特性は、ヒステリシス特性を有する。
【００４２】
有機メモリ素子の製造直後には、電気伝導度の小さいオフ状態にある。すなわち、印加電圧が３．８Ｖ以下である範囲ではオフ状態を維持している（図５Ａの１）。
【００４３】
３．８Ｖを越える電圧が印加されると、メモリ層を流れる電流が急激に増加し、電気伝導度の大きいオン状態になる（図５Ａの２）。印加電圧を０Ｖにまで低下させる間、電流が線形的に減少する（図５Ａの３）。再び−１Ｖに減少させると、抵抗がやや減少して電流スロープが増加するが、この理由は、正電圧の印加時と異なって、負電圧の印加時に外部抵抗がなくなるためである（図５Ａの４）。印加電圧が−１Ｖであるときに抵抗のスイッチングが発生し、高い抵抗状態を有するようになり（図５Ａの５）、その後も継続して高い抵抗を有する。
【００４４】
このようなメモリ現象は、二つのダイオードと一つの抵抗からなる回路の代わりに、一つのショットキーダイオードによる回路（図２を参照）を用いても具現可能であり、その結果は、図６Ａ〜図６Ｃに示す通りである。図５Ａの結果と類似しているが、用いたショットキーダイオードの逆方向抵抗が１０７オーム程度であるので、セット抵抗値が１０７オーム程度にスイッチングされた。図６Ｂによると、セット状態の抵抗状態がショットキーダイオードの逆方向抵抗と同一であることが分かる。メモリ素子は、−４Ｖで再び高い抵抗状態であるリセット状態にスイッチングされ、この状態でメモリとして用いられる。このとき、各状態の非揮発性特性は、図６Ｃに示す通りである。
【００４５】
図６Ｂは、図６Ａの特性を抵抗と電圧との関係で示したグラフで、図６Ｃは、時間の経過による抵抗の変化を示したグラフである。図６Ｃに示すように、本発明のメモリ素子駆動回路によると、セット抵抗を一定に維持することができる。
【００４６】
以上、本発明を好適な実施例に基づいて詳細に説明してきたが、本発明は、本発明の保護範囲を逸脱しない範囲内で多様に変形実施することができる。よって、この多様な変形例も、本発明の保護範囲に含まれるものとして解釈されるべきである。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施例に係るメモリ素子駆動回路の概略的な断面図である。
【図２】本発明の他の実施例に係るメモリ素子駆動回路の概略的な断面図である。
【図３】本発明のメモリ素子駆動回路におけるメモリセルの抵抗と印加電圧との関係を示したグラフである。
【図４】メモリ素子駆動回路で第２駆動部によってセット抵抗を変化させた結果を示したグラフである。
【図５Ａ】実施例で製造された有機メモリ素子の電圧による電流変化を示したグラフである。
【図５Ｂ】図５Ａの結果を有機メモリ素子の電圧による抵抗変化で示したグラフである。
【図６Ａ】本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。
【図６Ｂ】本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。
【図６Ｃ】本発明のメモリ素子駆動回路によって駆動されるメモリ素子のメモリ特性を示したグラフである。
【符号の説明】
【００４８】
１００  メモリ素子
２００  メイン駆動部
３００  第２駆動部
１１０  第１電極
１２０  メモリ層
１３０  第２電極
３１０  第１ダイオード
３２０  第２ダイオード
３３０  抵抗
【図１】
2007311014.tif 000003
【図２】
2007311014.tif 000004
【図３】
2007311014.tif 000005
【図４】
2007311014.tif 000006
【図５Ａ】
2007311014.tif 000007
【図５Ｂ】
2007311014.tif 000008
【図６Ａ】
2007311014.tif 000009
【図６Ｂ】
2007311014.tif 000010
【図６Ｃ】
2007311014.tif 000011