(57)【要約】【課題】一度配置した大規模セルを極力動かさず、その周辺の配線混雑を特定し、電源配線形状の変更により大規模セル周辺に配線領域を割り当て配線性を改善する。【解決手段】大規模セルを配置した電源配線後に、半導体チップ全面の概略配線経路を求める概略配線工程と、取得した概略配線経路を基に詳細配線経路を求める詳細配線工程を有し、概略配線工程で取得した混雑度および詳細配線工程で取得した配線短絡箇所の有無や不適切な配線などの配線違反数を大規模セル周辺の必要領域内で評価し、評価結果を基に電源配線を形状変更して、大規模セル周辺に配線領域を割り当て、配線性を改善する。【選択図】図１
2007214329.tif 000002
【特許請求の範囲】
【請求項１】
大規模セルを含む半導体集積回路の配線方法であって、
半導体チップ上の前記大規模セルの配置位置を決定し、前記大規模セルの電源配線をした後、前記半導体チップ全面の概略配線経路を求める概略配線工程と、取得した前記概略配線経路を基に詳細配線経路を求める詳細配線工程とを有し、前記概略配線工程または前記詳細配線工程で取得した混雑度から、前記大規模セルの電源配線の形状を変更することを特徴とする半導体集積回路の配線方法。
【請求項２】
前記電源配線の形状の変更とは、大規模セル側に配線領域を割り当てるように、前記電源配線を曲げることを特徴とする請求項１記載の半導体集積回路の配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のチップレイアウト設計に関し、通常のセルに比較してそのサイズが著しく大きい大規模セルを含む半導体集積回路における電源等の配線方法であって、特に配線性を改善した半導体集積回路の配線方法に関するものである。
【背景技術】
【０００２】
従来、例えばＲＡＭやＲＯＭなどの大規模セルを含む半導体集積回路のチップレイアウト設計において、図１１（ａ），（ｂ）に示すように大規模セルの四隅の角部は水平方向と垂直方向の配線が交差し、配線が集中して混雑し、多数の配線短絡や不適切な配線など配線違反が生ずる可能性がある。
【０００３】
また、この状態を避けるために大規模セルの再配置などが必要となるが、その場合、再度チップレイアウト設計のやり直しとなるので、設計期間が通常より２倍程度からそれ以上かかってしまう場合が生じる。このような問題に対し、特許文献１に記載の技術では、図１２に示すように半導体チップ１上の大規模セル２の周辺に他セル配置禁止領域１３を設定し、他セル配置禁止領域１３を配線領域として用いることで配線の混雑を予防している。
【０００４】
すなわち、図１３のフローチャートに示すように、まず、半導体チップ１上に大規模セル２の配置を決定し（Ｓ１）、次に、大規模セル２の電源配線を行って（Ｓ２）、次に、他セル配置禁止領域１３を設定し（Ｓ３）、次に、半導体チップ１全面の概略配線経路を求める概略配線工程を行い（Ｓ４）、次に、取得した概略配線経路を基に詳細配線経路を求める詳細配線工程を行っている（Ｓ５）。
【特許文献１】特開平５−１５２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では、配線処理前に大規模セルの周辺において配線混雑の場所を特定することはできない。よって、大規模セルの周辺に他セル配置禁止領域を設定しても、配線の工程で既に設定した他セル配置禁止領域以外の場所で配線の混雑が発生した場合、前述の課題は解決することができない。さらに、全ての大規模セルの周辺に他セル配置禁止領域を設定した場合、過分に他セル配置禁止領域をとり、他セルの配置領域を狭めてしまうことになる。
【０００６】
また、電源配線のために配線リソースが少なくなるなどの配線経路については考慮がされておらず、配線違反を避けるための迂回が多く必要になり、配線長も増大しがちであることに加え、配線違反が除去しきれずに残ってしまう場合も多い。このような不都合を極力避けるために、大規模セルの周辺の配線混雑を十分考慮に入れたフロアプランを実行するのに多大な労力と時間とを要していた。
【０００７】
本発明は、前記背景技術の問題を解決することに指向するものであり、一度配置した大規模セルを極力動かさず、大規模セルの周辺の配線混雑を特定して、電源配線の形状を変更して大規模セル周辺に配線領域の割り当てを行って配線性を改善した半導体集積回路の配線方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る半導体集積回路の配線方法は、大規模セルを含む半導体集積回路の配線方法であって、半導体チップ上の大規模セルの配置位置を決定し、大規模セルの電源配線をした後、半導体チップ全面の概略配線経路を求める概略配線工程と、取得した概略配線経路を基に詳細配線経路を求める詳細配線工程とを有し、概略配線工程または詳細配線工程で取得した混雑度から、大規模セルの電源配線の形状を変更することを特徴とする。
【０００９】
また、電源配線の形状の変更とは、大規模セル側に配線領域を割り当てるように、電源配線を曲げることを特徴とする。
【００１０】
前記配線方法によれば、概略配線工程で取得した混雑度および詳細配線工程で取得した配線短絡箇所の有無や不適切な配線などの配線違反数を混雑度として、それら混雑度を大規模セル周辺の領域内で評価し、評価結果を基に電源配線の形状を変更し、大規模セル周辺に配線領域を割り当てて大規模セルの再配置の必要性が極めて小さくし、半導体集積回路のチップレイアウト設計の工数を削減することができる。
【発明の効果】
【００１１】
本発明によれば、概略配線工程によって取得した混雑度により大規模セル周辺の混雑改善を行っているので、詳細配線工程において、大規模セル周辺の配線違反数が少なく、また、詳細配線工程で取得しした混雑度を用いて混雑改善を行っているので、大規模セルの再配置検討の必要性が極めて小さくなり、半導体集積回路のチップレイアウト設計の工数を削減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１３】
図１は本発明の実施の形態における配線方法を示すフローチャートである。また、図２〜図４，図７，図８，図１０は、図１に示すフローチャートを説明するための半導体集積回路での配線経路例を示す模式図である。図５（ａ），（ｂ）は混雑度表示を説明する模式図、図６は最大混雑度を決定する処理を説明するフローチャート、および図９は半導体集積回路の配線経路を説明する（ａ）は正面図、（ｂ）は斜視図である。ここでは、簡単のために配線経路は平面的に表している。
【００１４】
本実施の形態における図１に示す配線方法では、まず、図２に示すように半導体チップ１上に大規模セル２の配置を決める（Ｓ１１）。次に、図３に示すように電源配線３を行う。電源配線３は大規模セル２の形状に沿うように配線する（Ｓ１２）。次に、図４に示すように概略配線工程を行う（Ｓ１３）。この概略配線工程では一般に半導体チップ１を等間隔に分割した仮想領域である概略配線格子５を有し、概略配線格子５毎に大局的な混雑度を考慮する仕組みを持っている。それには幾つかの実現方法があるが、ここでは概略配線格子５の境界を通過する配線本数の見積値を定義し、ある境界を通る配線の本数が定義した配線本数をできるだけ超過しないように配線経路を調整する。
【００１５】
もし、超過した場合には、例えば図５（ａ）に示すように、概略配線工程後にＸ軸方向に超過した配線本数の混雑度７ａ、Ｙ軸方向に超過した配線本数を混雑度７ｂとし、混雑度７ａ，７ｂとその位置を提示する方式を使用しているものとする。また、混雑度７ａ，７ｂについて、詳細配線工程で得られる配線短絡箇所や不適切な配線などの配線違反数を概略配線格子５毎に割り振った数も混雑度７ａ，７ｂとみなし、以下の説明を行う。
【００１６】
次に、図１のフローチャートにおける最大混雑度決定（Ｓ１４）について説明する。図６は最大混雑度決定の処理を示すフローチャートである。図５（ｂ）の大規模セル周辺の必要領域１０の設定において、概略配線格子５を単位とした、混雑度７ａ，７ｂを基とする。必要領域１０とは、大規模セル周辺の混雑度７ａ，７ｂを検討する領域を表している。また、この必要領域１０は、図６のフローチャートとは別にあらかじめ実験などによって標準的な設定を決めておくことができ、また、素子の構造や配線層数によって設計時に設定を変更することもできる。
【００１７】
ここで、図６に示すＭｘをＸ軸に対する最大混雑度合計、ＭｙをＹ軸に対する最大混雑度合計とし、以下の説明を行う。まず、Ｍｘ，Ｍｙに初期値０を与える（Ｓ２１）。次に、図５（ｂ）の混雑度合計１１ａに示すように、Ｘ軸に対する混雑度７ａのうち、ある列について混雑度合計１１ａを算出する（Ｓ２２）。次に、Ｍｘと処理Ｓ２２で取得した混雑度合計１１ａとを比較する（Ｓ２３）。次に、処理Ｓ２３の比較結果より、混雑度合計１１ａの値の方が大きければ、Ｍｘに代入し（Ｓ２４）、Ｍｘの値の方が大きければＭｘの値を保持する（Ｓ２５）。必要領域１０中の列毎についてこの作業を繰り返し、Ｘ軸に対する最大混雑度合計Ｍｘを取得する（Ｓ２６）。
【００１８】
次に、図５（ｂ）の混雑度合計１１ｂに示すように、Ｙ軸に対する混雑度７ｂのうち、ある行について混雑度合計１１ｂを算出する（Ｓ２７）。次に、Ｍｙと処理Ｓ２７で取得した混雑度合計１１ｂとを比較する（Ｓ２８）。次に、処理Ｓ２８の比較結果より、混雑度合計１１ｂの値の方が大きければ、Ｍｙに代入し（Ｓ２９）、Ｍｙの値の方が大きければＭｙの値を保持する（Ｓ３０）。必要領域中の行毎についてこの作業を繰り返し、Ｙ軸に対する最大混雑度合計Ｍｙを取得する（Ｓ３１）。
【００１９】
次に、Ｘ軸に対する最大混雑度ＭｘとＹ軸に対する最大混雑度Ｍｙを比較する（Ｓ３２）。処理Ｓ３２の比較結果より、Ｍｘの値の方が大きければ、最大混雑度１２にＭｘを代入し（Ｓ３３）、Ｍｙの値の方が大きければ、最大混雑度１２にＭｙを代入し（Ｓ３４）、最大混雑度１２を取得する（Ｓ３５）。
【００２０】
次に、図１のフローチャートにおいて、最大混雑度決定する処理Ｓ１４で取得した最大混雑度１２を検証し（Ｓ１５）、最大混雑度１２が「０」の場合は電源配線３の形状の変更は不要であり、詳細配線処理（Ｓ１８）へ移行するが、実際には最大混雑度１２は「０」ではない場合が多く、本実施の形態における例では図５（ｂ）に示すように「８」となっている。
【００２１】
次に、図１のフローチャートにおける割当配線領域計算（Ｓ１６）について説明する。まず、最小配線幅Ｗ、最小配線セパレーションＳおよび処理Ｓ１４で取得した最大混雑度１２を基に割当配線領域辺Ｒ（Ｒ＝（最大混雑度）×（Ｗ＋Ｓ）＋Ｓ）を計算する。
【００２２】
次に、最大混雑度１２についてそれがＸ軸に対する混雑度７ａに由来するものであるならば、Ｘ軸方向に割当配線領域辺Ｒを一辺とする正方形を配線領域として割り当てるよう情報を更新し、また、最大混雑度１２についてそれがＹ軸に対する混雑度７ｂに由来するものであるならば、Ｙ軸方向に割当配線領域辺Ｒを一辺とする正方形を割当配線領域８ａとして割り当てるよう情報を更新する。
【００２３】
次に、電源配線３の形状の変更を行う（Ｓ１７）。本実施の形態における例を、最大混雑度１２がＸ軸に対しての混雑度７ａに由来するものとして図７に示す。割当配線領域辺Ｒを割り当てる側に、割当配線領域辺Ｒの幅で、割当配線領域辺Ｒの距離分電源配線３を伸ばす。
【００２４】
次に、図１のフローチャートにおいて図８に示す詳細配線工程を行う（Ｓ１８）。ここで、例えば図９（ａ），（ｂ）または図１１（ａ），（ｂ）に示す詳細配線９ａのように、割当配線領域がない場合は図１１（ａ），（ｂ）のように配線違反が生じるが、割当配線領域がある場合は図９（ａ），（ｂ）のように配線が可能となる。
【００２５】
次に、前述の詳細配線において取得した配線違反数を概略配線格子５毎にまとめ、混雑度７ａ，７ｂとし、最大混雑度決定（Ｓ１４）と同様の方法で最大混雑度１２を求める（Ｓ１９）。
【００２６】
次に、処理Ｓ１９において取得した最大混雑度１２を検証する（Ｓ２０）。最大混雑度１２が「０」の場合は電源配線３の形状の変更は不要であり、配線処理を終了し、「０」でない場合は割当配線領域計算（Ｓ１６）の処理へ回帰する。
【００２７】
ここより処理Ｓ１６に回帰となるため以下の説明は省略するが、電源配線３の形状の変更を複数回行うと、例えば図１０に示すような割当配線領域８ａ，８ｂを割り当てた電源配線３の形状となる。
【００２８】
なお、本発明は前述した実施の形態に限られるものではなく、その趣旨を逸脱しない範囲で種々変形して実施することが可能である。例えば、電源配線幅が十分にある場合において、電源配線の形状の変更について電源配線を曲げるのではなく、電源配線幅を削減することで割当配線領域を確保する。または、最大混雑度について、Ｘ軸に対する最大混雑度、Ｙ軸に対する最大混雑度を算出し、一度にＸ軸，Ｙ軸の両方について割当配線領域を確保することもできる。
【産業上の利用可能性】
【００２９】
本発明に係る半導体集積回路の配線方法は、概略配線工程によって取得した混雑度より大規模セル周辺の混雑改善を行っているので、詳細配線工程において、大規模セル周辺の配線違反数が少なく、また、詳細配線工程で取得した混雑度を用いて混雑改善を行っているので、大規模セルの再配置検討の必要性が極めて小さくなり、半導体集積回路のチップレイアウト設計の工数を削減することができ、半導体集積回路のチップレイアウト設計に関し、大規模セルを含む半導体集積回路における電源等の配線方法で配線性改善等として有用である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態における配線方法を示すフローチャート
【図２】本実施の形態の配線方法を説明する配線経路例を示す模式図
【図３】本実施の形態の配線方法を説明する配線経路例を示す模式図
【図４】本実施の形態の配線方法を説明する配線経路例を示す模式図
【図５】（ａ），（ｂ）は混雑度表示を説明する模式図
【図６】最大混雑度を決定する処理を説明するフローチャート
【図７】本実施の形態の配線方法を説明する配線経路例を示す模式図
【図８】本実施の形態の配線方法を説明する配線経路例を示す模式図
【図９】半導体集積回路の配線経路を説明する（ａ）は正面図、（ｂ）は斜視図
【図１０】本実施の形態の配線方法を説明する配線経路例の模式図
【図１１】従来の配線経路を説明する（ａ）は正面図、（ｂ）は斜視図
【図１２】従来の半導体チップの配線経路を説明する模式図
【図１３】従来の配線方法を示すフローチャート
【符号の説明】
【００３１】
１  半導体チップ
２  大規模セル
３  電源配線
４  端子
５  概略配線格子
６  概略配線
７ａ，７ｂ  混雑度
８ａ，８ｂ  割当配線領域
９，９ａ，９ｂ  詳細配線
１０  必要領域
１１ａ，１１ｂ  混雑度合計
１２  最大混雑度
１３  他セル配置禁止領域
【図１】
2007214329.tif 000003
【図２】
2007214329.tif 000004
【図３】
2007214329.tif 000005
【図４】
2007214329.tif 000006
【図５】
2007214329.tif 000007
【図６】
2007214329.tif 000008
【図７】
2007214329.tif 000009
【図８】
2007214329.tif 000010
【図９】
2007214329.tif 000011
【図１０】
2007214329.tif 000012
【図１１】
2007214329.tif 000013
【図１２】
2007214329.tif 000014
【図１３】
2007214329.tif 000015