(57)【要約】【課題】リフレッシュ周期の切り替えをより適切に行えるようにした半導体記憶装置の実現。【解決手段】リフレッシュの必要な複数のメモリセルを有し、ワード線とビット線を選択することで活性化されるメモリセルアレイ1A,11Bと、チップ10の温度を検出して、検出結果を出力する複数の温度センサ22A,22B,22C,22Dと、複数の温度センサの出力を演算処理して選択信号を発生する演算回路31と、リフレッシュするタイミングを指示する複数の異なる周期のリフレッシュ要求信号を発生するオシレータ21と、選択信号に応じて、複数の異なる周期のリフレッシュ要求信号の１つを選択する選択回路32と、選択したリフレッシュ要求信号に応じてメモリセルアレイの各メモリセルをリフレッシュするリフレッシュ回路24と、を備える。【選択図】図２
2007220233.tif 000002
【特許請求の範囲】
【請求項１】
複数のワード線と、複数のビット線と、前記ワード線と前記ビット線の交点に対応して配置されたリフレッシュの必要な複数のメモリセルとを備え、前記ワード線と前記ビット線を選択することで活性化されるメモリセルアレイと、
チップの温度を検出して、検出結果を出力する複数の温度センサと、
前記複数の温度センサの出力を演算処理して選択信号を発生する演算回路と、
前記メモリセルアレイの各メモリセルをリフレッシュするタイミングを指示する複数の異なる周期のリフレッシュ要求信号を発生するオシレータと、
前記選択信号に応じて、前記複数の異なる周期のリフレッシュ要求信号の１つを選択する選択回路と、
選択した前記リフレッシュ要求信号に応じて前記メモリセルアレイの各メモリセルをリフレッシュするリフレッシュ回路と、を備えることを特徴とする半導体記憶装置。
【請求項２】
各温度センサは所定の閾値温度より高いか低いかに応じて切り替わる２値信号を出力し、前記複数の温度センサの前記所定の閾値温度は同じ温度である請求項１に記載の半導体記憶装置。
【請求項３】
前記オシレータは、２つの異なる周期のリフレッシュ要求信号を出力し、
前記演算回路は、前記複数の温度センサのすべての出力が前記所定の閾値温度より高いと判定された出力である時に、前記選択信号を切り替える請求項２に記載の半導体記憶装置。
【請求項４】
前記オシレータは、２つの異なる周期のリフレッシュ要求信号を出力し、
前記演算回路は、前記複数の温度センサの少なくとも１つの出力が前記所定の閾値温度より高いと判定された出力である時に、前記選択信号を切り替える請求項２に記載の半導体記憶装置。
【請求項５】
各温度センサは所定の閾値温度より高いか低いかに応じて切り替わる２値信号を出力し、前記複数の温度センサの少なくとも一部は前記所定の閾値温度が異なる請求項１に記載の半導体記憶装置。
【請求項６】
前記メモリセルアレイは複数のサブメモリセルアレイで構成され、各サブメモリセルアレイごとにリフレッシュ動作が可能であり、
前記複数のサブメモリセルアレイのうちの使用するサブメモリセルアレイを指定するモード設定信号を出力するモード設定回路をさらに備え、
前記演算回路は、前記複数の温度センサのうち前記モード設定信号により選択されたサブメモリセルアレイに対応する温度センサの出力及び前記モード設定信号を演算処理して選択信号を発生し、
前記リフレッシュ回路は、前記モード設定信号により選択されたサブメモリセルアレイをリフレッシュする請求項１に記載の半導体記憶装置。
【請求項７】
各温度センサは所定の閾値温度より高いか低いかに応じて切り替わる２値信号を出力し、前記複数の温度センサの前記所定の閾値温度は同じ温度であり、
前記オシレータは、２つの異なる周期のリフレッシュ要求信号を出力し、
前記演算回路は、前記モード設定信号により選択されたサブメモリセルアレイに対応する温度センサのすべての出力が前記所定の閾値温度より高いと判定された出力である時に、前記選択信号を切り替える請求項６に記載の半導体記憶装置。
【請求項８】
各温度センサは所定の閾値温度より高いか低いかに応じて切り替わる２値信号を出力し、前記複数の温度センサの前記所定の閾値温度は同じ温度であり、
前記オシレータは、２つの異なる周期のリフレッシュ要求信号を出力し、
前記演算回路は、前記モード設定信号により選択されたサブメモリセルアレイに対応する温度センサの少なくとも１つの出力が前記所定の閾値温度より高いと判定された出力である時に、前記選択信号を切り替える請求項６に記載の半導体記憶装置。
【請求項９】
１つ以上の請求項１又は６に記載のリフレッシュが必要な半導体記憶装置と、
１つ以上の不揮発性半導体記憶装置と、を同一パッケージ内に備える半導体装置。
【請求項１０】
１つ以上の請求項１又は６に記載のリフレッシュが必要な半導体記憶装置と、
プロセッサと、で構成されるシステムを備える電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフレッシュの必要な揮発性の半導体記憶装置、及びそのような半導体記憶装置を有する半導体装置及び電子装置に関する。
【背景技術】
【０００２】
ＤＲＡＭは、もっとも集積度が高く、ビット当たりの単価が小さい半導体メモリであり、広く使用されている。ＤＲＡＭは、複数のワード線と、複数のビット線と、ワード線とビット線の交点に対応して配置されたリフレッシュの必要な複数のメモリセルとを備え、ワード線とビット線を選択することで活性化される。ＤＲＡＭは、記憶したデータを維持するために、各メモリセルに対して再書き込みを行うリフレッシュ動作を周期的に行う必要がある。リフレッシュ動作を行うためにはメモリセルに対して再書き込みを行うので電力を消費する。従って、ＤＲＡＭのようなリフレッシュ動作の必要な半導体メモリは、たとえメモリセルへのアクセスを行わなくても、リフレッシュ動作は周期的に行う必要があり、電力を消費する。
【０００３】
近年、半導体記憶装置（半導体メモリ）に対しては、高速化・低消費電力化が強く要求されており、特に携帯電話に用いられるような半導体メモリは、低消費電力化が強く要求されている。そのため、このような用途で使用されるリフレッシュ動作の必要な半導体メモリについても、一層低消費電力化する必要がある。
【０００４】
リフレッシュ動作の必要な半導体メモリでリフレッシュ動作を開始する方法は、２種類ある。１つは、外部（メモリコントローラ）からリフレッシュコマンドを入力し、それに応じてリフレッシュ動作を開始する方法である。もう１つの方法は、半導体メモリのチップの内部で周期的にリフレッシュ要求を発生してリフレッシュ動作を開始するセルフリフレッシュ方法である。セルフリフレッシュを行うためには、チップ内にオシレータを設けて、周期的にリフレッシュ要求信号を発生する。
【０００５】
リフレッシュ要求信号を発生する間隔は、メモリセルに蓄積された電荷が漏れて電圧が所定値まで低下する時間に関係し、各種の要因に基づいて決定されるが、温度が高いほどリフレッシュ間隔を短くする必要がある。そのため、半導体メモリの動作温度範囲内での動作を保証するためには、動作温度範囲の上限温度に対応してオシレータがリフレッシュ要求信号を発生する間隔、すなわちオシレータの周期を決定している。しかし、このように決定されたオシレータの周期は、常温及び低温では必要以上に短い周期ということになる。上記のように、リフレッシュ動作は電力を消費するので、必要以上に短い周期でのリフレッシュ動作は低消費電力化を図る上では好ましくない。そこで、最近では、チップ内に温度センサを搭載し、オシレータは異なる周期のリフレッシュ要求信号を発生させ、温度センサの検出した温度に応じてリフレッシュ要求信号の周期を切り替えることにより、低消費電力化を図る技術が使用されるようになってきた。
【０００６】
図１は、温度に応じてリフレッシュ要求信号の周期を切り替えるようにした従来の半導体記憶装置の構成例を示すブロック図である。図１に示すように、この半導体記憶装置を収容したチップ１０内には、２個のメモリセルアレイ１１Ａ及び１１Ｂ、と、２つの異なる周期のリフレッシュ要求信号を発生するオシレータ２１と、所定の閾値温度で出力が切り替わる温度センサ２２と、温度センサ２２に応じてオシレータ２１の出力する２つのリフレッシュ要求信号の一方を選択する選択回路２３と、選択回路の出力するリフレッシュ要求信号に応じてリフレッシュ動作に必要な信号を生成してメモリセルアレイ１１Ａ及び１１Ｂに出力するリフレッシュ回路２４とを有する。ここに示した各回路要素は、広く知られているので、その内部構成や動作についての説明は省略する。
【０００７】
オシレータ２１は、例えば、１．２５μｓと１０μｓの周期の２つのリフレッシュ要求信号を出力し、選択回路２３は、チップ温度が低い時、すなわち温度センサ２２の出力が一方の論理値（例えば「低（Ｌ）」）の時には１０μｓの周期のリフレッシュ要求信号を選択して出力し、チップ温度が高い時、すなわち温度センサ２２の出力が他方の論理値（例えば「高（Ｈ）」）の時には１μｓの周期のリフレッシュ要求信号を選択して出力する。
【０００８】
なお、リフレッシュ動作に直接関係しないが、チップ内に温度センサを設け、検出した温度に応じて回路の動作を最適化することについては、特許文献１及び２などに記載されている。
【０００９】
【特許文献１】特開平５−３３５４９０号公報
【特許文献２】特開２００５−７１３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のように、従来の半導体メモリでは、搭載される温度センサは１個だけであり、チップ内の温度が不均一である場合、温度センサが検出する温度と、実際のメモリセルアレイ付近の温度が異なってしまうことが起こり得る。例えば、メモリセルアレイの温度が高く、リフレッシュ要求信号の周期を短くしなければならない場合でも、温度センサが温度の低い部分の温度を検出している時には、リフレッシュ要求信号の周期は長く、記憶したデータが失われる恐れが生じる。逆に、メモリセルアレイの温度が温度センサの検出温度より低い場合には、リフレッシュ要求信号の周期は、実際にメモリセルアレイで必要な周期より短くなり、無駄に電力を消費することになる。
【００１１】
特に、近年は半導体メモリの高集積化が進んでおり、大容量の半導体メモリの使用方法を改善するために、例えばメモリセルアレイを多数のブロックに分割して、ブロックごとに動作状態を設定可能にすることにより、低消費電力化が図れるようにしている。この場合、動作状態のブロックと非動作状態のブロックでは、温度が非常に異なることになり、１個の温度センサで動作状態のブロックのメモリセルアレイの温度を正確に検出するのは難しい。
【００１２】
また、上記のように、温度センサは所定の閾値温度より低いか高いかにより出力の論理値が変化し、温度センサの出力に応じて２つの周期のリフレッシュ要求信号の一方、上記の例では１．２５μｓと１０μｓの周期のリフレッシュ要求信号の一方が選択される。このように、選択されるリフレッシュ要求信号の周期は８倍も異なり、例えばメモリセルアレイの最適なリフレッシュ周期が８μｓの場合でも、１．２５μｓ周期のリフレッシュ要求信号が選択されることになり、最適なリフレッシュ周期との差が大きいという問題がある。言い換えれば、きめ細かなリフレッシュ周期の制御が行えず、十分な低消費電力化が図れないという問題があった。
【００１３】
本発明は、このような問題を解決するもので、リフレッシュ動作の必要な半導体記憶装置（メモリ）において、リフレッシュ周期の切り替えをより適切に行えるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を実現するため、本発明の半導体記憶装置は、チップ内に配置された複数の温度センサを備え、複数の温度センサの複数の出力に応じてリフレッシュ周期を適切に切り替えるようにする。
【００１５】
すなわち、本発明の半導体記憶装置は、複数のワード線と、複数のビット線と、前記ワード線と前記ビット線の交点に対応して配置されたリフレッシュの必要な複数のメモリセルとを備え、前記ワード線と前記ビット線を選択することで活性化されるメモリセルアレイと、チップの温度を検出して、検出結果を出力する複数の温度センサと、前記複数の温度センサの出力を演算処理して選択信号を発生する演算回路と、前記メモリセルアレイの各メモリセルをリフレッシュするタイミングを指示する複数の異なる周期のリフレッシュ要求信号を発生するオシレータと、前記選択信号に応じて、前記複数の異なる周期のリフレッシュ要求信号の１つを選択する選択回路と、選択した前記リフレッシュ要求信号に応じて前記前記メモリセルアレイの各メモリセルをリフレッシュするリフレッシュ回路と、を備えたことを特徴とする。
【００１６】
本発明によれば、複数の温度センサにより、チップの温度に関する情報をより多く検出し、演算回路で検出した多くの温度情報を処理して適切なリフレッシュ動作を行うことが可能になる。
【００１７】
閾値温度より高いか低いかに応じて切り替わる２値信号を出力する温度センサを使用する場合には、複数の温度センサの閾値温度を同一にする場合と、少なくとも一部の温度センサの閾値温度を異ならせる場合とがある。
【００１８】
閾値温度が同一の複数の温度センサを使用する場合には、２段階の温度を検出することが可能であり、複数の温度センサをチップ内の異なる位置、例えば、メモリセルアレイが複数のブロックに分割されている場合には、各ブロックのメモリセルアレイに対応して温度センサを配置して各ブロックのメモリセルアレイの温度を検出する。
【００１９】
さらに、閾値温度が同一の複数の温度センサを使用する場合で、且つオシレータが２つの異なる周期のリフレッシュ要求信号を出力する場合には、演算回路は、複数の温度センサのすべてが閾値温度より高いと判定された出力である時に選択信号を切り替える場合と、複数の温度センサの１つが閾値温度より高いと判定された出力である時に選択信号を切り替える場合があり、半導体記憶装置の仕様に応じて設定する。
【００２０】
異なる閾値温度の温度センサを使用する場合には、使用する温度センサの個数に応じて複数段階の温度を検出することが可能である。そこで、オシレータが３個以上の複数の異なる周期のリフレッシュ要求信号を出力するようにして、３個以上の複数の閾値温度の異なる温度センサを使用して、リフレッシュ周期と温度センサを対応させれば、検出温度に応じて異なるリフレッシュ周期を設定することが可能であり、よりきめ細かなリフレッシュ周期の制御が行えるようになる。
【００２１】
演算回路は、仕様に応じて設定信号を設定することにより所望の制御が行える回路が、簡単なゲート回路で構成できる。
【００２２】
メモリセルアレイが複数のサブメモリセルアレイで構成され、各サブメモリセルアレイごとにリフレッシュ動作が可能で、複数のサブメモリセルアレイのうちの使用するサブメモリセルアレイを指定するモード設定信号を出力するモード設定回路をさらに備える場合には、演算回路は、複数の温度センサのうちモード設定信号により選択されたサブメモリセルアレイに対応する温度センサの出力を演算処理して選択信号を発生し、リフレッシュ回路は、モード設定信号により選択されたサブメモリセルアレイをリフレッシュする。これにより、リフレッシュ動作が不必要なサブメモリセルアレイに対するリフレッシュ動作が停止されるので、低消費電力化が図れる。この場合、閾値温度が同じ複数の温度センサを各サブメモリセルアレイに対応して配置し、演算回路は、モード設定信号により選択されたサブメモリセルアレイに対応する温度センサのすべてが閾値温度より高いと判定された出力である時に選択信号を切り替えるか、又はモード設定信号により選択されたサブメモリセルアレイに対応する温度センサの少なくとも１つが閾値温度より高いと判定された出力である時に選択信号を切り替える。
【００２３】
本発明のリフレッシュ動作の必要な半導体記憶装置を、１つ以上の不揮発性半導体記憶装置と一緒に同一パッケージ内に設けて半導体装置を構成することが可能である。
【００２４】
さらに、本発明のリフレッシュ動作の必要な半導体記憶装置を、プロセッサと組み合わせてシステムを構成するようにした電子装置も実現可能である。
【発明の効果】
【００２５】
本発明によれば、リフレッシュ動作の必要な半導体記憶装置（メモリ）において、チップの温度に関する情報をより多く検出して、より適切なリフレッシュ動作を行うことが可能になる。これにより、半導体記憶装置の一層の低消費電力化が図れる。
【発明を実施するための最良の形態】
【００２６】
図２は、本発明の第１実施例の半導体記憶装置（半導体メモリ）の構成を示す図である。図１の従来例と比較して明らかなように、第１実施例の半導体メモリは、メモリチップ１０内に配置された４個の温度センサ２２Ａ、２２Ｂ、２２Ｃ、２２Ｄと、４個の温度センサの出力を処理して選択信号を選択回路３２に出力する演算回路３１と、が設けられている点が従来例と異なる。それ以外の部分は従来例と同じである。図２に示すように、温度センサ２２Ａ、２２Ｂは、メモリセルアレイ１１Ａの近くに配置され、温度センサ２２Ｃ、２２Ｄは、メモリセルアレイ１１Ｂの近くに配置されている。
【００２７】
図３は、温度センサ２２Ａ、２２Ｂ、２２Ｃ、２２Ｄの回路構成を示す図である。図示のように、この温度センサは、高電位電源Ｖｒｆｖと低電位電源Ｖｓｓの間に抵抗Ｒ１とｐｎｐ型バイポーラトランジスタＴｒを直列に接続し、高電位電源Ｖｒｆｖと低電位電源Ｖｓｓの間に抵抗Ｒ２と抵抗Ｒ３を直列に接続し、抵抗Ｒ１とバイポーラトランジスタＴｒの接続ノードとオペアンプＯＰの一方の入力に接続し、抵抗Ｒ２と抵抗Ｒ３の接続ノードとオペアンプＯＰの他方の入力に接続する。バイポーラトランジスタＴｒは、コレクタとベースが接続されているので抵抗として動作し、その抵抗値は接合部分の温度に応じて変化し、その変化量は抵抗Ｒ１、Ｒ２、Ｒ３の抵抗値の変化より大きい。そのため、抵抗Ｒ１とバイポーラトランジスタＴｒの接続ノードの電圧は、閾値温度より低い時には抵抗Ｒ２と抵抗Ｒ３の接続ノードの電圧より低いが、閾値温度より高い時には抵抗Ｒ２と抵抗Ｒ３の接続ノードの電圧より高くなり、オペアンプＯＰの出力が「低（Ｌ）」から「高（Ｈ）」に変化する。
【００２８】
図４は、オシレータ２１及び選択回路３２の部分の構成を示す図である。参照番号４１で示す部分は、インバータを７段に接続して、出力を入力段に戻すことにより発振する発振回路であり、ｅｎａｂｌｅ信号を「低（Ｌ）」にすることにより発振動作を停止し、「高（Ｈ）」にすることにより発振動作を行う。分周回路４２は、発振回路４１から出力される発振信号を分周して、異なる周期の、例えば１．２５μｓと１０μｓの周期のリフレッシュ要求信号ＲＦ１、ＲＦ２を出力する。なお、各種の分周比にすることが可能であり、リフレッシュ要求信号の周期は適宜設定できる。オシレータ２１は、発振回路４１と分周回路４２とで構成される。
【００２９】
選択回路３２は、分周回路４２から出力された１．２５μｓ周期のリフレッシュ要求信号ＲＦ１と１０μｓ周期のリフレッシュ要求信号ＲＦ２を演算回路３１からの選択信号Ｓｅｌに応じて選択してリフレッシュ要求信号として出力する。具体的には、選択信号Ｓｅｌが「低（Ｌ）」の時には、１０μｓ周期のリフレッシュ要求信号ＲＦ２が出力され、選択信号Ｓｅｌが「高（Ｈ）」の時には、１．２５μｓ周期のリフレッシュ要求信号ＲＦ２が出力される。
【００３０】
図５は、第１実施例の演算回路３１の回路構成を示す図である。この演算回路では、パターン信号Ｐａｔを「低（Ｌ）」に設定することにより、温度センサの出力ＴＳ１からＴＳ４がすべて高温を示す時に選択信号Ｓｅｌが切り替わり、パターン信号Ｐａｔを「高（Ｈ）」に設定することにより、温度センサの出力ＴＳ１からＴＳ４の少なくとも１つが低温を示す時に選択信号Ｓｅｌが切り替わるようにできる。
【００３１】
図示のように、演算回路３１は、４個の温度センサの出力ＴＳ１、ＴＳ２、ＴＳ３、ＴＳ４が入力される４入力のＮＯＲゲートとＮＡＮＤゲートを有する。ＮＯＲゲートの出力とパターン信号Ｐａｔは、ＮＡＮＤゲートに入力され、ＮＡＮＤゲートの出力とパターン信号Ｐａｔの反転信号はもう１つのＮＡＮＤゲートに入力され、それらのＮＡＮＤゲートの２つの出力はさらにＮＡＮＤゲートに入力され、その出力がインバータを介して選択信号Ｓｅｌとして出力され。
【００３２】
演算回路３１の詳しい動作説明は省略するが、パターン信号Ｐａｔを「低（Ｌ）」に設定した場合、４個の温度センサの出力ＴＳ１からＴＳ４の少なくとも１つが低温を示す時、すなわちＴＳ１からＴＳ４の少なくとも１つが「低（Ｌ）」の時にはＳｅｌは「低（Ｌ）」になり、ＴＳ１からＴＳ４がすべて「高（Ｈ）」になるとＳｅｌは「高（Ｈ）」に変化する。従って、図４の選択回路３２では、ＴＳ１からＴＳ４の少なくとも１つが低温を示す時には１０μｓの周期のリフレッシュ要求信号ＲＦ２が出力され、ＴＳ１からＴＳ４がすべて高温を示す時には１．２５μｓの周期のリフレッシュ要求信号ＲＦ１が出力される。
【００３３】
また、パターン信号Ｐａｔを「高（Ｈ）」に設定することにより、ＴＳ１からＴＳ４のすべてが低温を示す時には１０μｓの周期のリフレッシュ要求信号ＲＦ２が出力され、ＴＳ１からＴＳ４の少なくとも１つが高温を示す時には１．２５μｓの周期のリフレッシュ要求信号ＲＦ１が出力される。
【００３４】
以上のように、演算回路３１は、低温時には１０μｓの周期のリフレッシュ要求信号ＲＦ２が出力され、高温時には１．２５μｓの周期のリフレッシュ要求信号ＲＦ１が出力されるように切り替える選択信号を出力し、パターン信号Ｐａｔを設定することにより、この切り換えがＴＳ１からＴＳ４のすべてが高温を示す時に行われるか、ＴＳ１からＴＳ４の少なくとも１つが高温を示す時に行われるかの設定が可能である。パターン信号Ｐａｔの設定は、半導体メモリの仕様に応じて適宜行われる。
【００３５】
図６は、本発明の第２実施例の半導体記憶装置（半導体メモリ）の構成を示す図である。図２の第１実施例の半導体メモリの構成と比較して明らかなように、第２実施例の半導体メモリは、メモリセルアレイが４つのサブメモリセルアレイ（メモリブロック）１１Ａ、１１Ｂ、１１Ｃ、１１Ｄに分割されており、リフレッシュ回路５４は各サブメモリセルアレイごとにリフレッシュ動作が可能であること、及び４つのサブメモリセルアレイ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄのそれぞれにおいてリフレッシュ動作を行うかの設定を行うモード設定回路５３が設けられていることが、第１実施例の半導体メモリと異なる。４個の温度センサ２２Ａ、２２Ｂ、２２Ｃ、２２Ｄは、対応するサブメモリセルアレイの近くに配置されている。オシレータ２１及び選択回路３２の構成は、第１実施例と同じである。
【００３６】
図７は、第２実施例の演算回路５１の構成を示す図である。この演算回路５１では、逆パターン信号ＩＰａｔを「高（Ｈ）」に設定することにより、温度センサの出力ＴＳ１からＴＳ４がすべて高温を示す時に選択信号Ｓｅｌが切り替わり、逆パターン信号ＩＰａｔを「低（Ｌ）」に設定することにより、温度センサの出力ＴＳ１からＴＳ４の少なくとも１つが低温を示す時に選択信号Ｓｅｌが切り替わるようにできる。言い換えれば、第１実施例の演算回路３１のパターン信号Ｐａｔと第２実施例の演算回路５１の逆パターン信号ＩＰａｔは、設定値が逆である。
【００３７】
図７において、第１実施例と同様に、ＴＳ１からＴＳ４は、温度センサ２２Ａ、２２Ｂ、２２Ｃ、２２Ｄの出力であり、閾値温度より低温の場合には「低（Ｌ）」であり、閾値温度より高温の場合には「高（Ｈ）」を示す。Ｍｏｄｅ１、Ｍｏｄｅ２、Ｍｏｄｅ３、Ｍｏｄｅ４は、モード設定回路５３の出力であり、それぞれサブメモリセルアレイ１１Ａ、１１Ｂ、１１Ｃ、１１Ｄのそれぞれにおいてリフレッシュ動作を行う場合に「高（Ｈ）」であり、リフレッシュ動作を行わない場合に「低（Ｌ）」である。
【００３８】
ＴＳ１からＴＳ４とＭｏｄｅ１からＭｏｄｅ４の対応する信号は、それぞれ４個のＮＡＮＤ回路に入力され、４個のＮＡＮＤ回路の出力は４入力のＮＡＮＤゲートに入力される。さらに、Ｍｏｄｅ１からＭｏｄｅ４の反転信号とＴＳ１からＴＳ４の対応する信号は、それぞれ４個のＮＯＲ回路に入力され、４個のＮＯＲ回路の出力は４入力のＮＯＲゲートに入力される。４入力のＮＯＲゲートの出力と逆パターン信号ＩＰａｔは、ＮＡＮＤゲートに入力され、４入力のＮＡＮＤゲートの出力と逆パターン信号ＩＰａｔの反転信号はもう１つのＮＡＮＤゲートに入力され、それらのＮＡＮＤゲートの２つの出力はさらにＮＡＮＤゲートに入力され、その出力が２段のインバータを介して選択信号Ｓｅｌとして出力され。
【００３９】
演算回路５１の詳しい動作説明は省略するが、逆パターン信号ＩＰａｔを「高（Ｈ）」にすることにより、４個の温度センサの出力ＴＳ１からＴＳ４のうち、モード設定信号が「高（Ｈ）」とされたサブメモリセルアレイに対応する温度センサの出力の少なくとも１つが低温を示す時すなわち「低（Ｌ）」の時にはＳｅｌは「低（Ｌ）」になり、図６の選択回路３２では１０μｓの周期のリフレッシュ要求信号ＲＦ２が出力される。ＴＳ１からＴＳ４のうちモード設定信号が「高（Ｈ）」とされたサブメモリセルアレイに対応する温度センサの出力がすべて「高（Ｈ）」になるとＳｅｌは「高（Ｈ）」に変化し、図６の選択回路３２では１．２５μｓの周期のリフレッシュ要求信号ＲＦ１が出力される。
【００４０】
また、逆パターン信号ＩＰａｔを「低（Ｌ）」にすることにより、ＴＳ１からＴＳ４のうちモード設定信号が「高（Ｈ）」とされたサブメモリセルアレイに対応する温度センサの出力のすべてが低温を示す時には１０μｓの周期のリフレッシュ要求信号ＲＦ２が出力され、ＴＳ１からＴＳ４のうちモード設定信号が「高（Ｈ）」とされたサブメモリセルアレイに対応する温度センサの出力の少なくとも１つが高温を示す時には１．２５μｓの周期のリフレッシュ要求信号ＲＦ１が出力される。
【００４１】
リフレッシュ回路５４は、リフレッシュ要求信号ＲＦ１に応じて、モード設定信号が「高（Ｈ）」とされたサブメモリセルアレイに対してリフレッシュ動作を行う。
【００４２】
以上説明したように、第２実施例の半導体メモリでは、モード設定信号Ｍｏｄｅ１からＭｏｄｅ４を設定することにより、リフレッシュ動作の対象となるサブメモリセルアレイ及び温度センサを決定し、それらに対して第１実施例と同じ制御を行うことができる。
【００４３】
図８は、本発明の第３実施例の半導体メモリの温度センサ、演算回路及び選択回路の部分の構成を示す図である。他の部分は第１実施例と同じである。
【００４４】
第３実施例では、Ｎ個の温度センサ２２Ａ、２２Ｂ、…、２２Ｎが設けられており、温度センサの閾値温度が複数種類設定されている。演算回路６１は、Ｎ個の温度センサの出力を演算して、４つの選択信号の１つを「高（Ｈ）」にする。温度センサの個数及び閾値温度の種類は、どのような数でもよいが、ここでは説明を簡単にするために、例えば、３個の温度センサ２２Ａ、２２Ｂ、２２Ｃが設けられ、それぞれ閾値温度が異なるとする。言い換えれば、３種類の閾値温度があり、３個の温度センサの出力を演算することにより４段階の温度を検出できる。
【００４５】
分周回路６２は、発振回路からの発振信号を分周して４つの周期の異なるリフレッシュ要求信号を出力する。選択回路６３は、演算回路６１からの選択信号に応じて、分周回路６２からの４つの周期の異なるリフレッシュ要求信号の１つを選択してリフレッシュ回路に出力する。
【００４６】
第３実施例では、温度に応じて、４つの異なる周期のリフレッシュ要求信号を選択できるので、リフレッシュ周期を温度に応じてより精密に設定できる。
【００４７】
図９は、本発明の第４実施例の半導体記憶装置（メモリ）の構成を示す図である。第４実施例の半導体メモリは、チップ７０内に、リフレッシュ動作の必要なＲＡＭ７１と、リフレッシュ動作を必要としないフラッシュメモリ７２とを有し、アドレス入力ＡＤＤやデータ入出力ＤＩ／Ｏは共通になっており、ＲＡＭ７１の制御入力ＲＡＭＣとフラッシュメモリ７２の制御入力ＦＭＣがそれぞれ設けられている。ここで、ＲＡＭ７１は、第１実施例から第３実施例のいずれかで説明した複数の温度センサを有する半導体メモリである。
【００４８】
図１０は、本発明の第５実施例の電子装置の構成を示す図である。第５実施例の電子装置は、チップ８０内に、プロセッサ８１と、リフレッシュ動作の必要なメモリ８２とを有する。ここで、メモリ８２は、第１実施例から第３実施例のいずれかで説明した複数の温度センサを有する半導体メモリである。
【００４９】
以上、本発明の実施例を説明したが、各種の変形例が可能であることはいうまでもない。
【産業上の利用可能性】
【００５０】
本発明は、リフレッシュ動作の必要な半導体メモリ及びそれを有する装置であれば、どのようなものにも適用可能である。特に、本発明は、低消費電力の要求が強い携帯電話などに使用される半導体メモリへ適用するのが望ましい。
【図面の簡単な説明】
【００５１】
【図１】図１は従来の半導体記憶装置の構成例を示す図である。
【図２】図２は本発明の第１実施例の半導体記憶装置の構成例を示す図である。
【図３】図３は温度センサ回路の例を示す図である。
【図４】図４はオシレータ回路及び選択回路の例を示す図である。
【図５】図５は第１実施例の演算回路を示す図である。
【図６】図６は本発明の第２実施例の半導体記憶装置の構成例を示す図である。
【図７】図７は第２実施例の演算回路を示す図である。
【図８】図８は第３実施例の演算回路・選択回路を示す図である。
【図９】図９は本発明の第４実施例の半導体記憶装置の構成を示す図である。
【図１０】図１０は本発明の第５実施例の電子装置の構成を示す図である。
【符号の説明】
【００５２】
１１Ａ、１１Ｂ    メモリセルアレイ
２１    オシレータ
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ    温度センサ
２４    リフレッシュ回路
３１    演算回路
３２    選択回路
【図１】
2007220233.tif 000003
【図２】
2007220233.tif 000004
【図３】
2007220233.tif 000005
【図４】
2007220233.tif 000006
【図５】
2007220233.tif 000007
【図６】
2007220233.tif 000008
【図７】
2007220233.tif 000009
【図８】
2007220233.tif 000010
【図９】
2007220233.tif 000011
【図１０】
2007220233.tif 000012