(57)【要約】【目的】  同じ大きさのバンプがグリッド状に並んだ基本的なＢＧＡ電極構造を採用しながら、最外周にはんだ濡れ不良や接合剥離が発生しても修理の必要のない半導体装置を実現すること。【構成】  グリッドアレイ状に配列された複数の電極としてのパッド１１，１１ａを備えた実装基板１０上に、前記各パッド１１，１１ａ上に載置されたはんだバンプ３を介して半導体回路素子１が実装されている。この半導体回路素子１の前記各はんだバンプ３に当接する箇所に予め装備された複数の電極２，２ａの内、少なくとも最外周に位置する全ての電極２ａを、信号線が接続されない電極により構成したこと。【選択図】  図１
2007220954.tif 000002
【特許請求の範囲】
【請求項１】
グリッドアレイ状に配列された複数の電極としてのパッドを備えた実装基板上に、前記各パッド上に載置されたはんだバンプを介して半導体回路素子を実装して成る半導体装置において、
前記半導体回路素子の前記各はんだバンプに当接する箇所に予め装備された複数の電極の内、少なくとも最外周に位置する全ての電極を、信号線が接続されない電極により構成したことを特徴とする半導体装置。
【請求項２】
前記請求項１に記載の半導体装置において、
前記実装基板上にグリッドアレイ状に配列された複数のパッドの内、前記半導体回路素子の少なくとも最外周に位置する各電極に対応する全てのパッドを、信号線が接続されないパッドにより構成したことを特徴とする半導体装置。
【請求項３】
前記請求項１又は２に記載の半導体装置において、
前記半導体回路素子の前記最外周に位置する全ての電極には、電源配線，接地配線又はダミー用の配線の何れか一つの配線が接続されていることを特徴とした半導体装置。
【請求項４】
前記請求項１又は２に記載の半導体装置において、
前記半導体回路素子の前記最外周に位置する全ての電極には、電源配線，接地配線又はダミー用の配線の内の少なくとも２種類以上の配線の一つが接続されて成るものであることを特徴とした半導体装置。
【請求項５】
前記請求項３又は４に記載の半導体装置において、
前記実装基板上にグリッドアレイ状に配列された複数のパッドの内、前記半導体回路素子の少なくとも最外周に位置する電極に対応する全てのパッドには、前記半導体回路素子の最外周に位置する電極に接続された電源配線，接地配線又はダミー用の配線に対応してこれと同一内容の配線を接続したことを特徴とする半導体装置。
【請求項６】
前記請求項１乃至５の何れか一つに記載の半導体装置において、
前記半導体回路素子の前記最外周に位置する電極の内側に位置する各電極には、信号線および信号線以外の回路配線が接続可能となっていることを特徴とした半導体装置。
【請求項７】
実装基板上のグリッドアレイ状に配列された複数の各パッドにはんだバンプ用の適量のはんだを装着するはんだバンプ形成工程と、
このはんだバンプを備えた各パッドを含む実装基板上の全体にフラックスを塗布するフラックス塗布工程と、
前記実装基板上の各パッドに対応して配列された電極を有する半導体回路素子（半導体チップ）をマウントする半導体チップマウント工程と
このマウントされた半導体回路素子を前記実装基板と共に前記はんだバンプが溶融するまで加熱し当該半導体回路素子と実装基板とをはんだ付けする加熱工程とを備え、
前記実装基板上にマウントする前記半導体回路素子の特定に際し、当該半導体回路素子の最外周に位置する各電極が信号伝達用の信号線とは電気的に独立した状態に設定された半導体回路素子を選択し特定する半導体チップ特定工程を設けたことを特徴とする半導体装置の実装方法。
【請求項８】
前記請求項７に記載の半導体装置の実装方法において、
前記半導体チップマウント工程に先立って、前記半導体チップの各電極にはんだバンプの一部を成す適量のはんだを装着させる半導体チップ用はんだ装着工程を設けたことを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその実装方法に関し、特に最外周はんだバンプのぬれ不良や接合剥離による接触不良等の発生に際しても装置全体の機能に影響のないようにした半導体装置とその実装方法に関する。
【背景技術】
【０００２】
半導体回路素子としての集積回路チップを収納しパッケージされている半導体集積回路装置（以下ＩＣ）には、その端子構造の狭ピッチ化を避ける方法として、一方の主面にはんだボールからなる電極バンプをグリッドアレイ状に配置するボールグリッドアレイ（以下「ＢＧＡ」という）電極構造を用いたものが多用されている。このような、ＢＧＡ電極構造のＩＣは、多端子化が容易で、外形寸法をほぼチップサイズに構成でき、プリント配線基板などの実装用基板へ実装する場合の実装面積もチップサイズ程度で済むという利点がある。
【０００３】
このようなＢＧＡ電極構造のＩＣは、他の半導体装置やコンデンサ，或いは抵抗などの電子部品とともに、カード用，携帯電話用，或いはパソコン用など電子機器の実装基板へ、電気的、機械的に接続されて高密度実装されるようになっている。
【０００４】
ところで、実装基板へＢＧＡ電極構造のＩＣを実装する場合、量産過程ではリフロー処理を行って実装処理することが行われている。この場合、このリフロー時の加熱に依って、実装基板やＩＣが熱変形することがある。また、実装基板とＩＣパッケージとの熱膨張係数の相違によって、長期使用に際しては熱サイクル等に依る熱歪みが発生する場合がある。
【０００５】
このような熱変形の影響は、ボールグリッドアレイの最外周のはんだバンプの方が、内側２列目以降に位置するはんだバンプよりも大きい。このため、最外周のはんだバンプに接続不良などの問題が発生しやすい。更に、最外周のはんだバンプと内周のそれとは環境が異なり、加熱時の温度も、最外周のはんだバンプが２列目以降の内側のはんだバンプよりも低くなるし、フラックスが不足するなどの問題が起きやすい。このようなことに起因して、ことに最外周のはんだバンプにぬれ不良や接合剥離が起き易く、最外周のはんだバンプに修理が必要となる場合が多い現実には多い。
【０００６】
このような問題を解決するため、従来より、４角マトリックス状に配列されたＢＧＡのバンプの４隅や最外周の任意の位置などに通常のバンプよりも面積が広いか、通常のバンプよりも相互の距離を近接して集中的に配置した補強のためのバンプ（補強バンプ）を設けて、はんだぬれ面積と機械的強度とを向上させるためのＩＣが提案されている（特許文献１、特許文献２参照）。また、最外周のパッドをその内周側に近接するパッドに接続して補強用のパッドにするＩＣが提案されている（特許文献３参照）。
【０００７】
【特許文献１】特開２０００−１３３６６８号公報
【特許文献２】特開２００１−６８５９４号公報
【特許文献３】特開２００５−１０１０３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１及び２に開示されているように外周囲に位置する特定のバンプの大きさや配置を変えて補強用バンプとする方法を採ると、機械的強度が改善され且つはんだぬれの問題も解決するが、信号用のバンプと補強用バンプとでその形状や配置位置が異なったものになる。このため、ＩＣの電極構造が複雑になって、構造の複雑さから製造上の問題や電気的特性の問題などを発生する虞があった。
【０００９】
又、特許文献３に示されるものでも、バンプの大きさや配置には変動がないものの、最外周のバンプと内周のバンプとを結ぶパターンが新たに必要となり、その分、ＩＣの電極構造が複雑になることが避けられないという問題があった。また、高周波の信号の場合は、この最外周のバンプと内周のバンプとを結ぶ相互に平行なパターンが信号間に容量を形成することになり、信号の漏洩の原因になるなどの不都合もあった。
【００１０】
本発明はこのような問題を解決し、同じ大きさのはんだバンプがグリッド状に並んだ基本的なＢＧＡ電極構造を採用しながら、最外周に発生するはんだのぬれ不良や接合剥離などに伴って発生する接触不良の問題を有効に改善することが可能な半導体装置とその実装方法とを提供することを、その目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明にかかる半導体装置では、グリッドアレイ状に配列された複数の電極としてのパッドを備えた実装基板上に、当該各パッド上に載置されたはんだバンプを介して半導体回路素子（半導体チップ）を実装すると共に、この半導体回路素子の前記各はんだバンプに当接する箇所に予め装備された複数の電極の内、少なくとも最外周に位置する全ての電極を、信号線が接続されない電極により構成したことを特徴とする（請求項１）。  ここで、前述した実装基板上にグリッドアレイ状に配列された複数のパッドの内、前記半導体回路素子の少なくとも最外周に位置する各電極に対応する全てのパッドを、信号線が接続されないパッドにより構成してもよい（請求項２）。
【００１２】
これにより、最外周のはんだバンプが電源や接地に共通に接続されたものであるか信号に接続されていないものであるため、最外周のはんだバンプにはんだ濡れ不良や接合剥離などによる接触不良が発生したとしても、修理の必要がない半導体装置を実現することができる。
【００１３】
又、前述した半導体回路素子１の前記最外周に位置する全ての電極２ａには、電源配線，接地配線又はダミー用の配線の何れか一つの配線を接続するように構成してもよい（請求項３）。
ここで、前述した半導体回路素子１の前記最外周に位置する全ての電極２ａには、電源配線，接地配線又はダミー用の配線の内の少なくとも２種類以上の配線の内の一つを接続するように構成してもよい（請求項４）。
【００１４】
更に、前述した実装基板上にグリッドアレイ状に配列された複数のパッドの内、前記半導体回路素子の少なくとも最外周に位置する電極に対応する全てのパッドには、前記半導体回路素子の最外周に位置する電極に接続された電源配線，接地配線又はダミー用の配線に対応してこれと同一内容の配線を接続するように構成してもよい（請求項５）。
【００１５】
このようにすると、電源配線および接地配線は内部に接続配線を有するのが常であり、かかる点で、最外周のはんだバンプにはんだ濡れ不良や接合剥離などによる接触不良が発生したとしても、電源配線や接地配線の機能が損なわれることがなく、同時に、この外側のはんだバンプの存在により、内部側の信号用はんだバンプの多くはそのはんだ濡れ不良や接合剥離など被害が有効に回避されることとなる。
【００１６】
ここで、前述した半導体回路素子の前記最外周に位置する電極の内側に位置する各電極には、信号線および信号線以外の回路配線が接続可能としてもよい（請求項６）。
【００１７】
又、本発明にかかる半導体装置の実装方法は、実装基板上のグリッドアレイ状に配列された複数の各パッドにはんだバンプを形成するはんだバンプ形成工程と、このはんだバンプを備えた各パッドを含む実装基板上の全体にフラックスを塗布するフラックス塗布工程と、実装基板上の各パッドに対応して配列された電極を有する半導体回路素子（半導体チップ）をマウントする半導体チップマウント工程と、このマウントされた半導体回路素子を実装基板と共に前記はんだバンプが溶融するまで加熱し当該半導体回路素子と実装基板とをはんだ付けする加熱工程とを備えている。
更に、この実装方法では、実装基板上にマウントする前記半導体回路素子の特定に際し、当該半導体回路素子の最外周に位置する各電極が信号伝達用の信号線とは電気的に独立した状態に設定された半導体回路素子を選択し特定する半導体チップ特定工程を設けたことを特徴とする（請求項７）。
【００１８】
このため、これによると、フラックス塗布工程や加熱工程によるフラックス塗布や加熱の不均一があって特に最外側に位置する各はんだバンプの一部にはんだ濡れ不良や接合剥離などが発生しても、内部の信号用はんだバンプは正常に機能する場合が多いことから、かかる点で、不良品の発生を大幅に低減することができる。
【００１９】
ここで、前述した半導体チップマウント工程に先立って、前記半導体チップの各電極にはんだバンプの一部を成す適量のはんだを装着させる半導体チップ用はんだ装着工程を設けてもよい（請求項８）。このようにすると、加熱工程においてはんだの溶融温度に達すると、半導体チップの各電極のはんだとこれに対応した実装基板のパッドに付されたはんだとが同時に溶融してはんだバンプが形成されるので、ぬれ不良の減少を有効に回避することができ、引いてははんだバンプ部分での剥離事故等の発生を予め抑制することが可能となる。
【発明の効果】
【００２０】
以上のようにすることによって、リフロー時の加熱や使用時の熱サイクルによる接合剥離や、加熱不足によるフラックスの不足やはんだ濡れ不良により、最外周のはんだバンプに接触不良が生じることがあっても、信号用はんだバンプの部分では外部との信号授受を良好になし得ることを可能とした修理の必要がない動作の安定した半導体装置及びその実装方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施形態を添付図面に従って説明する。
図１に本実施形態にかかる半導体装置を示す。この図１は、半導体回路素子としての半導体チップ１を実装基板１０上への実装した場合の断面図である。又、図２に前述した半導体チップ１のバンプ形成面を示し、図３に前述した実装基板１０の実装面（即ちバンプ形成面）を示す。
【００２２】
この図１乃至図３において、半導体装置は、グリッドアレイ状に配列された複数の電極としてのパッド１１，１１ａを備えた実装基板１０と、この実装基板１０の前記各パッド１１，１１ａ上に載置されたはんだバンプ３を介して実装された半導体チップ１を備えている。この半導体チップ１は、前記各はんだバンプ３に当接する箇所に予め装備された複数の電極２，２ａを備えている。この内、少なくとも最外周に位置する全ての電極２ａは、信号線が接続されない電極により構成されている。
又、本実施例では、前述した実装基板１０上にグリッドアレイ状に配列された複数のパッド１１，１１ａの内、前記半導体チップ１の少なくとも最外周に位置する各電極２ａに対応する全てのパッド１１ａは、本実施形態では信号線が接続されないパッドにより構成されている。
【００２３】
ここで、前述した半導体チップ１の前記最外周に位置する全ての各電極２ａには、ダミー用の配線，電源配線，又は接地配線の内の少なくとも２種類以上の配線の内の一つが図５又は図６に示すように接続されている。このため、本実施形態では、最外周の周囲１列の各電極２ａには、同一のはんだバンプ３は配設されるが、当該各電極２ａに予め接続されているダミー用の配線，電源配線，或いは接地配線に合わせて、はんだバンプを、それぞれダミー用はんだバンプ３２，電源用はんだバンプ３３，或いはＧＮＤ用はんだバンプ３４として機能するように構成されている。
尚、前述した半導体チップ１の最外周に位置する全ての電極２ａには、前述したダミー用の配線，電源配線，又は接地配線の何れか一つを配線するように構成してもよい。
【００２４】
ここで、本実施形態では、前述した実装基板１０についても、前述した半導体チップ１の場合と同様に、複数のパッド１１，１１ａの内、前記半導体チップ１の少なくとも最外周に位置する電極２ａに対応する全てのパッド１１ａには、前記半導体チップ１の最外周に位置する電極２ａに接続されたダミー用の配線，電源配線，又は接地配線に対応してこれと同一内容の配線が接続されている。
【００２５】
このようにすると、電源配線および接地配線は内部に接続配線されていることから、かかる点で、最外周のはんだバンプにはんだ濡れ不良や接合剥離などによる接触不良が発生したとしても、電源配線や接地配線の機能が損なわれることがなく、同時に、この外側のはんだバンプの存在により、内部側の信号用はんだバンプの多くは、そのはんだ濡れ不良や接合剥離など被害が有効に回避されることとなる。
【００２６】
前述した半導体回路素子１の前記最外周に位置する電極２ａの内側に位置する各電極２には、信号線および信号線以外の回路配線が接続されたものであってもよい。
【００２７】
ここで、前述したはんだボール３の配置と内部回路との関係を説明する。
半導体チップ（半導体回路素子）１は、前述したように、実装基板１０上のパッド１１，１１ａと、はんだバンプ３を介して接続されている。又、半導体チップ１を実装する実装基板１０上のはんだバンプ３１，３１，３３，３４は、実際の製法時には後述するようにはんだボール等を素材として形成されている。
【００２８】
実装基板１０の内側に位置するパッド１１上には信号用はんだバンプ３１が形成されており、この信号用はんだバンプ３１の周縁部全てを囲うようにして、最外周の１列にダミー用はんだバンプ３２、電源用はんだバンプ３３、又はＧＮＤ用はんだバンプ３４が設けられている。最外周には信号用はんだバンプ３１が設けられない構造とする。
【００２９】
このため、半導体チップ１の前記最外周に位置する電極２ａとこれに対応する前記実装基板１０上のパット１１ａとの間に組み込まれたはんだバンプ３２，３３，又は３４は、それぞれが信号用はんだバンプ３１以外の他の配線用のはんだバンプ３としての機能を備えている。
ただし、内側のはんだバンプ３はすべて信号用はんだバンプ３１というわけではなく、ダミー用はんだバンプ３２，電源用はんだバンプ３３，或いはＧＮＤ用はんだバンプ３４も含んでいてもよい。
【００３０】
信号用はんだバンプ３１の周縁部の全てを囲うようにダミー用はんだバンプ３２，電源用はんだバンプ３３，或いはＧＮＤ用はんだバンプ３４を設置するのは、前述した従来例でも開示したように、最外周のはんだバンプのみにぬれ不良や接合剥離が発生する場合が多く、このような最外周のぬれ不良及び接合剥離がもし発生したとしても、修理する必要がないようにするためである。
【００３１】
これらの最外周のダミー用はんだバンプ３２，電源用はんだバンプ３３，或いはＧＮＤ用はんだバンプ３４については、そのパッド形状，パッド材料，はんだ材料，およびはんだ量などは、内側の信号用バンプ２と同形，同等のものでよい。又、最外周のダミー用はんだバンプ３２，電源用はんだバンプ３３，或いはＧＮＤ用はんだバンプ３４のはんだバンプ相互間のピッチ，および内側の信号はんだバンプ３１との間のピッチは、内側の信号用はんだバンプ３１相互間のものと同等でもよい。
【００３２】
次に、上記半導体装置の製法を図４に基づいて説明する。
まず、実装基板１０上のグリッドアレイ状に配列された複数の各パッド１１，１１ａに、はんだバンプ３を形成する（図４（１）：はんだバンプ形成工程）。次に、このはんだバンプ３１〜３４を備えた各パッド１１，１１ａを含む実装基板１０上の全体にフラックスＦを塗布する（図４（２）：フラックス塗布工程）。
【００３３】
続いて、実装基板１０上の各パッド１１，１１ａに対応して配列された電極２，２ａを有する半導体回路素子（半導体チップ：ＬＳＩチップ）１をマウントする（図４（４）：半導体チップマウント工程）。更に、このマウントされた半導体チップ１を前記実装基板１０と共に前記はんだバンプ３が溶融するまで加熱し、当該半導体チップ１と実装基板１０とをはんだ付けする（図４（５）：加熱工程）。
ここで、図４では半導体チップ１の各電極２，２ａに予め適量のハンダを付着する工程（後述する図４（３））を設けた場合を開示したが、この半導体チップ１に対するハンダ付着工程は省略してもよい。
【００３４】
これに加えて、本実施形態では、更に、前述した実装基板１０上にマウントする半導体チップ１の特定に際し、当該半導体チップ１の最外周に位置する各電極２ａが信号伝達用の信号線とは電気的に独立した状態に設定された半導体チップ１を選択し特定する半導体チップ特定工程を設けている。
【００３５】
このため、本実施形態における上記手順による製法にあっては、フラックス塗布工程や加熱工程によるフラックス塗布や加熱の不均一があって特に最外側に位置する各はんだバンプ３２〜３４の一部にはんだ濡れ不良や接合剥離などが発生しても内部の信号用はんだバンプ３１は正常に機能する場合が多い。このため、上記製法によると、外部との信号授受に一部支障ありという不良品の発生を大幅に低減することができる。
【００３６】
ここで、前述した半導体チップマウント工程に先立って、本実施形態では、前記半導体チップ１の各電極２，２ａにはんだバンプ３の一部を成す適量のはんだを装着させるための半導体チップ用はんだ装着工程（図３（３））が設けられている。
このようにすると、加熱工程において加熱温度がはんだの溶融温度に達すると、半導体チップ１の各電極２，２ａのはんだとこれに対応する実装基板１０のパッド１１，１１ａに付されたはんだとが同時に溶融してはんだバンプが形成されるため、ぬれ不良等の減少を有効に回避することができ、引いてははんだバンプ部分での剥離事故等の発生を予め抑制することが可能となる。
【００３７】
このように、上記実施形態では、最外周のはんだバンプ３が電源配線や接地配線に接続されたものであり、信号線に接続されていないものであり、これがため、最外周のはんだバンプ３にはんだ濡れ不良や接合剥離などによる接触不良が発生したとしても、外部との信号授受に支障を来さないことから、修理の必要がない半導体装置を実現することができる。
【００３８】
即ち、信号用はんだバンプ３１の周縁部をすべて囲うようにして最外周にダミー用はんだバンプ３２，電源用はんだバンプ３３又はＧＮＤ用はんだバンプ３４を設置すると、たとえその最外周バンプにぬれ不良や接合剥離が生じた場合でも、内側の信号用バンプ２にはぬれ不良や接合剥離が発生していない限り、ぬれ不良や接合剥離のために修理をする必要がなくなり、内側の信号用バンプ２に不具合が発生する確率は非常に小さいこととなり、歩留まりが著しく向上する。
【００３９】
〔他の実施形態（１）〕
図５に本発明の他の実施の形態を示す。
この図５は、前述した実装基板１０上の実装面を示すもので、符号２１は最外周のはんだバンプ３の相互間を接続する相互接続パターンを示す。
【００４０】
この図５に示す他の実施形態では、実装基板１０上の最外周のダミー用はんだバンプ３２，電源用はんだバンプ３３，又はＧＮＤ用はんだバンプ３４の一部または全部を相互に接続する相互接続パターン２１が、当該実装基板１０上に設けられていることを特徴とする。その他の構成およびその作用効果は前述した図１乃至図４に示す実施形態と同一となっている。
【００４１】
このため、この図５の他の実施形態によると、前述した図１乃至図４の例では、最外周の複数のパッド１１ａに設けられたダミー用はんだバンプ３２，電源用はんだバンプ３３，又はＧＮＤ用はんだバンプ３４の共通化の布線を、半導体チップ１内部に施設しなければならなかったのに対し、相互接続パターン２１で実現することができ、このため、実際に生産現場では、半導体チップ１内部での最外周ピン相互間の布線を削除することが可能となるという利点がある。
【００４２】
〔他の実施形態（２）〕
図６に、本発明の更に他の実施の形態を示す。
この図６は、前述した実装基板１０上の実装面についての更に他の例を示すもので、符号４２は、最外周よりも１周内側に設けられた電源用はんだバンプ３３又はＧＮＤ用はんだバンプ３４と最外周はんだバンプ３３又は３４とを結ぶ接続パターンである。その他の構成およびその作用効果にについては、前述した図５の場合と同一となっている。
【００４３】
このようにすることにより、半導体チップ１内で、電源用はんだバンプ３３又はＧＮＤ用はんだバンプ３４と最外周はんだバンプ３３又は３４との布線及び最外周はんだバンプ３３又は３４相互間の布線を少なくすることができる。
【産業上の利用可能性】
【００４４】
本発明は、ボールグリッドアレイ実装の半導体装置に関するもので、近年半導体装置の集積化が進んでいて、このような実装の半導体装置がますます増える傾向にあり、歩留りの改善という生産者にとって利益に直接関連した技術であり、このため、本発明が産業上の広い分野で多様される可能性が高い。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態を示す一部省略した断面図である。
【図２】図１に示す実施形態の半導体チップ（ＬＳＩ）上のはんだバンプ形成面を示す説明図である。
【図３】図１に示す実施形態の実装基板上のはんだバンプ形成面を示す説明図である。
【図４】図１の実施形態における半導体チップの実装基板上への実装プロセスを示す説明図である。
【図５】本発明の他の実施形態における実装基板の実装面を示す説明図である。
【図６】本発明の更に他の実施形態における実装基板の実装面を示す説明図である。
【符号の説明】
【００４６】
１    半導体チップ（半導体回路素子：ＬＳＩ）
２，２ａ  半導体チップのはんだバンプ形成面の電極
３  はんだバンプ
１０  実装基板
１１，１１ａ  パッド
２１  相互接続パターン
３１  信号用はんだバンプ
３２  最外周のダミー用はんだバンプ
３３  最外周のＧＮＤ用はんだバンプ
３４  最外周の電源用はんだバンプ
４２  接続パターン
【図１】
2007220954.tif 000003
【図２】
2007220954.tif 000004
【図３】
2007220954.tif 000005
【図４】
2007220954.tif 000006
【図５】
2007220954.tif 000007
【図６】
2007220954.tif 000008