(57)【要約】【課題】ポリシリコン半導体膜へのリボン状のビームを用いたイオン打ち込みにおけるシート抵抗の不均一を抑制して、作り込まれる薄膜トランジスタの特性変動を防止する。【解決手段】注入イオンを第１元素として、この第１元素のイオンを注入するポリシリコン半導体膜のドーズ領域に、重くかつ電荷に影響のない第２元素を注入する。【選択図】図３
2007188940.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に成膜されたポリシリコン半導体膜にイオン注入を行い、薄膜トランジスタを作り込む表示装置の製造方法であって、
前記注入するイオンの元素を第１元素とし、この第１元素のイオンを注入する前記ポリシリコン半導体膜のドーズ領域に、重く、かつ電荷に影響のない第２元素を注入することを特徴とする表示装置の製造方法。
【請求項２】
請求項１において、
前記第１元素はボロンであり、前記第２元素が前記第１元素より重い不活性ガスであることを特徴とする表示装置の製造方法。
【請求項３】
請求項２において、
前記不活性ガスが、アルゴン、クリプトン、キセノンの何れかであることを特徴とする表示装置の製造方法。
【請求項４】
請求項１において、
前記第２元素の注入は、前記第１元素の注入の後で行うことを特徴とする表示装置の製造方法。
【請求項５】
請求項１において、
前記第２元素の注入は、前記第１元素の注入の前で行うことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に成膜された低温ポリシリコン半導体膜にイオン注入を行った後のシート抵抗を均一とした表示装置の製造方法に関する。
【背景技術】
【０００２】
ディスプレイモニター用の高精細かつカラー表示が可能な表示装置、あるいはテレビ受像機用の表示パネルとして液晶パネルを用いた液晶表示装置や、エレクトロルミネッセンス（特に、有機エレクトロルミネッセンス）素子を用いた有機エレクトロルミネッセンス表示装置（有機ＥＬ表示装置）等、アクティブ・マトリクス駆動を行う平板型の表示装置が既に実用化または実用化研究段階にある。
【０００３】
この種の平板型の表示装置は、ガラス等の絶縁基板に薄膜トランジスタ等のアクティブ素子で構成した多数の画素をマトリクス配置した表示領域とを有する。また、この表示領域の周囲に上記画素を駆動するための走査信号駆動回路および映像信号駆動回路、その他の周辺回路を直接作り込むシステム・イン・パネルと称するものも開発されている。このような各種の薄膜トランジスタ回路を作り込んだ絶縁基板は薄膜トランジスタ（ＴＦＴ）基板、あるいはアクティブ・マトリクス基板とも呼ばれる。以下の説明では、このような基板を、ＴＦＴ基板あるいは単に基板とも表記する。
【０００４】
平板型の表示装置を構成する基板上に薄膜トランジスタ回路を作り込む場合、該基板上に非晶質（アモルファス）シリコン半導体膜を成膜し、これをアニールしてポリシリコン半導体膜とする。そして、このポリシリコン半導体膜の所要部分に不純物元素のイオンを注入して薄膜トランジスタのチャネル領域やソース・ドレイン領域を形成する。このようなイオンの注入をディスプレイモニター用やテレビ受像機用の表示パネルなどの大型基板に適用する場合、リボン状（あるいは、帯状）のイオンビームで基板上を走査することで大型基板上に成膜されたポリシリコン半導体膜に短時間でイオン注入を行うことができる。イオンビームはプラス電荷をもつため、このようなイオン注入では、電子を供給して中和して照射する。ここでは、電子を供給して中和したイオンビームを単にビームとも称する。
【０００５】
図６は、大型基板上に成膜された低温ポリシリコン半導体膜に対するイオン注入のプロセスを説明する図である。大型基板ＳＵＢ上に形成された低温ポリシリコン半導体膜ＰＳＩにリボン状のビームＢを照射する。リボン状のビームＢの照射のための走査方向Ｓは、当該リボン状のビームＢの長手方向Ｘと交差する方向Ｙである。リボン状のビームＢが理想的な形状に成型されている場合、すなわちリボン状のビームにおける電流密度が当該リボン状の形状内で均一となっている場合は、ビームの電流値も、電流密度も基板ＳＵＢ内で一定となる。イオンによる注入損傷により低温ポリシリコン半導体膜が非晶質化（アモルファスシリコン化）し、このアモルファスシリコンがその後のアニール工程において再結晶化してポリシリコンとなる際に、そのイオンが当該シリコン半導体膜の結晶格子に取り込まれて、活性化する。
【０００６】
図７は、理想的な形状のビームにおけるビーム電流と電流密度、低温ポリシリコン膜の非晶質化度と該ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。図７（Ａ）はビーム電流値Ｉｂ、図７（Ｂ）はビーム電流密度Ｉｄ、図７（Ｃ）は非晶質化度Ｄｐ、図７（Ｄ）は低温ポリシリコン半導体膜のシート抵抗Ｒｓの各Ｘ方向の分布を示す。図７（Ａ）に示されたように、理想的な形状のビームＢが形成され、注入される電流値も、また電流密度（図７（Ｂ））も基板面内で一定（均一）となり、非晶質化度（図７（Ｃ））も均一となって、イオン注入後の低温ポリシリコン半導体膜のシート抵抗も図７（Ｄ）に示されたように均一となる。しかし、実際のイオン注入装置ではこのような理想的なビーム形状を形成することは困難であり、ビーム幅の変動が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
リボン状のイオンビームを用いて大型基板上に成膜された低温ポリシリコン半導体膜にイオン注入を行う際に、当該リボン状のイオンビーム内の電流密度分布に不均一があると、イオンのドーズ量が一定であっても、イオン打ち込みされた低温ポリシリコン半導体膜のシート抵抗分布に不均一が生じる。その結果、場所によっては作り込まれる薄膜トランジスタの閾値電圧等の特性が変動する。このことを、図８と図９で説明する。
【０００８】
図８は、大型基板上に成膜された低温ポリシリコン半導体膜に対する実際のイオン注入のプロセスを説明する図である。図８の構成は、ビーム形状が楔形である点を除いて図６と同様である。
【０００９】
図９は、実際のイオン注入装置におけるビーム電流と電流密度、低温ポリシリコン半導体膜の非晶質化度と低温ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。図９（Ａ）はビーム電流値Ｉｂ、図９（Ｂ）はビーム電流密度Ｉｄ、図９（Ｃ）は非晶質化度Ｄｐ、図９（Ｄ）は低温ポリシリコン半導体膜のシート抵抗Ｒｓの各Ｘ方向の分布を示す。
【００１０】
注入されるイオンビームの電流量は図９（Ａ）に示されるような均一な分布になっていても、その注入されるイオンビームの形状が、設備起因の何らかの原因、例えばイオンソースチャンバの形状が原因で図８のように中央部が細い楔形になってしまっている場合は、そのイオンビームの電流密度は図９（Ｂ）に示すように、中央部分が周辺部分に比べて高くなる。その結果、図９（Ｃ）に示したように、基板のＸ方向中心部のＹ方向への非晶質化度の進行がＸ方向周辺部より大となり、活性化アニール後は当該Ｘ方向中心部の低温ポリシリコン半導体膜のシート抵抗が低くなってしまう（図９（Ｄ））。
【００１１】
本発明の目的は、低温ポリシリコン半導体膜へのリボン状のビームを用いたイオン打ち込みにおけるシート抵抗の不均一を抑制して、作り込まれる薄膜トランジスタの特性変動を防止した表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、注入イオンを第１元素として、この第１元素のイオンを注入する低温ポリシリコン半導体膜のドーズ領域に、重く、かつ電荷に影響のない第２元素を注入することを特徴とする。
【００１３】
上記の第１元素として例えばボロンイオン（Ｂ+）を用い、上記第２元素として例えば不活性ガス（Ａｒ、ｋｒ、Ｘｅ等）を用いることができる。
【００１４】
なお、第２元素の注入は、第１元素の注入の後、または注入前の何れでもよい。
【００１５】
尚、本発明はこれらの構成に限定されるものではなく、本発明の技術思想を逸脱しない範囲で適宜変更が可能である。
【発明の効果】
【００１６】
重く、かつ電荷に影響のない第２元素の注入により、ポリシリコン半導体膜に均一な損傷が与られ、非晶質化が促進する。その結果、注入された第１元素の活性化率が均一化、および高効率化するため、基板の面内での低温ポリシリコン半導体膜の配線抵抗のバラツキが減少して、シート抵抗も低下する。
【００１７】
低温ポリシリコン半導体膜の基板面内での配線抵抗のバラツキが減少することにより、この低温ポリシリコン半導体膜に作り込んだ薄膜トランジスタの特性のバラツキも減少する。そして、活性化率が向上することから、イオン注入時のドーズ量を減少させることが可能となり、生産性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。以下では、半導体層を形成する絶縁基板を大型表示パネル用の薄膜トランジスタ基板として説明する。なお、以下では、低温ポリシリコン半導体膜を単にポリシリコン半導体膜とも称する。
【実施例１】
【００１９】
図１は、本発明の実施例１を説明する薄膜トランジスタ基板の製造プロセスを説明する要部断面図である。図１（Ａ）に示したガラス基板ＳＵＢに非晶質シリコン半導体膜ＡＳを成膜する（図１（Ｂ））。この非晶質シリコン半導体膜ＡＳにエキシマレーザを好適とするレーザを照射してアニールを施して結晶化し、ポリシリコン半導体膜ＰＳとする（図１（Ｃ））。ポリシリコン半導体膜ＰＳをホトリソグラフィー工程で薄膜トランジスタ形成部分にポリシリコン半導体膜アイランド（島）ＰＳＩを残す加工を施す。このアイランドを覆ってゲート絶縁膜ＧＩを成膜する（図１（Ｄ））。
【００２０】
ゲート絶縁膜ＧＩ上で、アイランドＰＳＩの中央部分にゲート電極ＧＴをパターニングする。ゲート電極ＧＴをマスクとしてＬＤＤイオン注入（インプランテーション）を行う（図１（Ｅ））。次に、ゲート電極ＧＴを覆って、マスクＭＳＫを形成する（図１（Ｆ））。このマスクＭＳＫは、ゲート電極ＧＴを覆うと共に、ポリシリコン半導体膜のアイランドＰＳＩのソース、ドレイン領域を避けるように形成される。この状態でイオン注入を行うことで、アイランドＰＳＩのソース、ドレイン領域にイオンが注入される。また、この段階で本発明の第２元素を注入することが望ましい。
【００２１】
マスクＭＳＫを除去し、層間膜ＩＳ１として酸化シリコンＳiＯ2を成膜し、アイランドＰＳＩの活性化のためのアニールを施す。このとき、再結晶化が行われる（図１（Ｇ））。層間膜ＩＳ１とゲート絶縁膜ＧＩを貫通してアイランドＰＳＩのソース領域とドレイン領域に達するコンタクトホールＣＮＨ１を加工する。そして、このコンタクトホールＣＮＨ１を埋めて層間膜ＩＳ１の表面に一端を露呈するソース電極ＳＤ１とドレイン電極ＳＤ２を形成する（図１（Ｈ））。ドレイン電極ＳＤ２はドレイン配線（データ線）と接続されている。
【００２２】
ソース電極ＳＤ１とドレイン電極ＳＤ２の上に窒化シリコンＳｉＮを成膜して保護膜ＩＳ２とする（図１（Ｉ））。さらに、その上に有機保護膜ＰＡＳを成膜する（図１（Ｊ））。有機保護膜ＰＡＳと保護膜ＩＳ２を貫通してソース電極ＳＤ１に達するコンタクトホールＣＮＨ２を形成し、有機保護膜ＰＡＳの上に、このコンタクトホールＣＮＨ２を通してソース電極ＳＤ１に接続したＩＴＯを成膜して画素電極ＰＸを形成する（図１（Ｋ））。
【００２３】
図２は、本発明の実施例１における大型基板上に成膜された低温ポリシリコン半導体膜に対する実際のイオン注入のプロセスを説明する図である。図２の構成は図９と同様である。
【００２４】
図３は、本発明の実施例1におけるイオン注入装置におけるビーム電流と電流密度、低温ポリシリコン半導体膜の非晶質化度と低温ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。図３（Ａ）はビーム電流値Ｉｂ、図３（Ｂ）はビーム電流密度Ｉｄ、図３（Ｃ）は非晶質化度Ｄｐ、図３（D）は低温ポリシリコン半導体膜のシート抵抗Ｒｓの各Ｘ方向の分布を示す。図２のように、ビームBの形状が理想の状態からずれてビーム長手方向の中央付近のビーム幅が狭い楔形になった場合、図３（Ａ）のようにビーム電流値Ｉｂの分布が一定であっても、図３(B)のようにビーム電流密度Ｉｄの分布は中央付近で大きくなってしまう。
【００２５】
しかしながら、本発明では、第１元素を注入後に第２元素としてアルゴンイオンＡｒ＋を、図５に示す臨界注入量（ＣＩＱ）（４×１０14ｃｍ-2）以上注入することによって、図３(Ｃ)に示すように非晶質化度Ｄｐが最大（Ｍａｘ）になるまで非晶質化を進行させている。すなわち、第２元素の注入を行うことによって、多結品の状態だったものを、完全に非晶質の状態に戻している。これによって、非晶質化度ＤｐのＸ方向の分布は最大（Ｍａｘ）のまま均一になるので、図３（D）のように、その後の活性化アニールの工程における再結晶化を行った後のシート抵抗ＲｓもＸ方向の分布においてバラツキがなくなり、均一になる。
【００２６】
例えば、従来の図９（Ｃ）の揚合は、ボロンイオンＢ＋を１×１０15ｃｍ-2注入するのみだったので、図５に示すボロンの臨界注入量（２×１０16ｃｍ-2）に達しておらず、非晶質化度Ｄｐも最大（Ｍａｘ）まで達していなかった(非晶質化が不完全だった)。その結果、非晶質化度Ｄｐの分布にもバラツキが生じていた。非晶質化度Ｄｐが大きくなるほど再結晶化後のシート抵抗Ｒｓは小さくなるので、図９（D）に示すような分布となっていた。例えば、５００℃で活性化した場合、シート抵抗は小さいところでは３．５ｋΩ／□、大きいところでは４．５ｋΩ／□となっていた。
【００２７】
これに対して、本発明では、第1元素としてボロンイオンＢ＋を１×１０15ｃｍ-2注入したあと、第２元素としてアルゴンイオンＡｒ＋をその臨界注入量以上である５×１０14ｃｍ-2注入したところ、図３（C）のように完全に非晶質にすることができ、図３（Ｄ）のようにその後の再結晶化後でもシート抵抗Ｒｓは約２．５ｋΩ／□とほぼ均一となった。シート抵抗Ｒｓの分布のバラツキが減少するとともに、シート抵抗Ｒｓ自体も従来に比べて小さくなっている。尚、アルゴンイオンＡｒ＋を注入するタイミングは、ボロンイオンＢ＋を注入する前に変更しても良い。この場合でも、ほぼ同様の効果を得られた。
【００２８】
図４は、本発明によるポリシリコン半導体膜への第１元素と第２元素の注入プロセスの説明図である。このプロセスは図１の（Ｆ）に示したインプランテーションの段階である。図４の（Ａ）は断面図、図４の（Ｂ）は図４の（Ａ）の平面図で、ゲート絶縁層ＧＩの上にゲート電極ＧＴを形成した状態を示す。
【００２９】
図５は、本発明で半導体膜に注入する元素（Ｅ）の質量（Ｍ）と臨界注入量（ＣＩＱ）を一覧で示す図である。上記実施例では、第１元素にボロンＢを用い、第２元素にアルゴンＡｒを用いた。この外に図５に示した各種元素を用いることができる。
【００３０】
本発明は、図1に示したプロセスに限定されない。たとえば、ゲート電極をエッチングするホトマネクを残したままイオン注入してソース・ドレイン領城を形成し、その後にホトマスクを除去してからＬＤＤ領域のイオン注入を行う方法であっても、本発明を適用可能である。この場合、ソース・ドレイン領域を形成する際のイオン注入に本発明を適用することが好ましい。
【００３１】
第２元素は、導電型を決定する第１元素よりも原子量が重い元素であることが好ましい。原子量が大きいほど、臨界注入量が小さい傾向があるので、第２元素のドーズ量を減らすことができ、効率化が図れる。第２元素は、不活性ガス(アルゴン、クリプトン、キセノンなど)を用いることが好ましい。電荷に影響を与えないからである。また、第２元素を用いることで、第１元素のドーズ量を大きくすることなく完全に非晶質にすることが可能となるため、効率的である。
【００３２】
本発明はこれらの実施例に限定されることなく、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１を説明する薄膜トランジスタ基板の製造プロセスを説明する要部断面図である。
【図２】本発明の実施例１における大型基板上に成膜された低温ポリシリコン半導体膜に対する実際のイオン注入のプロセスを説明する図である。
【図３】本発明の実施例１におけるイオン注入装置におけるビーム電流と電流密度、低温ポリシリコン半導体膜の非晶質化度と低温ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。
【図４】本発明による薄膜トランジスタの（Ａ）断面図、（Ｂ）上面図である。
【図５】本発明で半導体膜に注入する元素の質量と臨界注入量を一覧で示す図である。
【図６】大型基板上に成膜された低温ポリシリコン半導体膜に対するイオン注入のプロセスを説明する図である。
【図７】理想的な形状のビームにおけるビーム電流と電流密度、低温ポリシリコン膜の非晶質化度と該ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。
【図８】大型基板上に成膜された低温ポリシリコン半導体膜に対する実際のイオン注入のプロセスを説明する図である。
【図９】実際のイオン注入装置におけるビーム電流と電流密度、低温ポリシリコン半導体膜の非晶質化度と低温ポリシリコン半導体膜のシート抵抗の基板上での分布を説明する図である。
【符号の説明】
【００３４】
ＳＵＢ・・・絶縁基板（ガラス基板）、ＡＳ・・・アモルファスシリコン半導体膜、ＰＳ・・・ポリシリコン半導体膜、ＰＳＩ・・・ポリシリコン半導体アイランド、ＧＩ・・・ゲート絶縁膜、ＧＴ・・・ゲート電極、ＭＳＫ・・・マスク、ＰＡＳ・・・パッシベーション膜、ＳＤ１・・・ソース電極、ＳＤ２・・・ドレイン電極。
【図１】
2007188940.tif 000003
【図２】
2007188940.tif 000004
【図３】
2007188940.tif 000005
【図４】
2007188940.tif 000006
【図５】
2007188940.tif 000007
【図６】
2007188940.tif 000008
【図７】
2007188940.tif 000009
【図８】
2007188940.tif 000010
【図９】
2007188940.tif 000011