(57)【要約】【課題】  簡易な構成で、搭載されるモータの高分解能での制御が可能な構成を備えたプリンタを提供すること。【解決手段】  ロータリエンコーダ３６には、複数の受光素子６９が、１明暗周期の１６分の１のずつずれて配列されたＡ列、Ｂ列、Ｃ列およびＤ列の４列で形成されている。ロータリエンコーダ３６が有する第一出力信号生成手段７４、第二出力信号生成手段７５、第三出力信号生成手段７６および第四出力信号生成手段７７は、それぞれの列の受光素子６９の出力信号に基づいて、互いに１６分の１周期ずつずれた４つの出力信号を出力する。ＰＦモータのＰＩＤ制御を行う制御部に記憶された目標速度テーブルには、第一出力信号生成手段７４が出力する出力信号から検出可能なＰＦモータの回転位置に対応する目標回転速度が設定されている。【選択図】  図１２
2007030440.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよび上記マークあるいは上記スリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、そのエンコーダからの出力信号に基づいて制御されるモータと、そのモータを制御する制御部とを備えるプリンタにおいて、
上記エンコーダは、
上記マークあるいは上記スリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の受光素子、第二の受光素子、第三の受光素子および第四の受光素子がその順番で、上記マークあるいは上記スリットの移動方向に沿って互いにずれて配列されてなる検知部と、
上記第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、上記第二の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、上記第三の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、上記第四の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、を備え、
上記制御部は、上記第一出力信号、上記第二出力信号、上記第三出力信号および／または上記第四出力信号を利用して、上記モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にて上記モータの回転速度制御をするように構成され、
上記制御部には、上記モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、
この目標速度テーブルには、上記第一出力信号、上記第二出力信号、上記第三出力信号および上記第四出力信号のうちの３つ以下の出力信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定されていることを特徴とするプリンタ。
【請求項２】
所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよび上記マークあるいは上記スリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、そのエンコーダからの出力信号に基づいて制御されるモータと、そのモータを制御する制御部とを備えるプリンタにおいて、
上記エンコーダは、
上記マークあるいは上記スリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の受光素子、第二の受光素子、第三の受光素子および第四の受光素子がその順番で、上記マークあるいは上記スリットの移動方向に沿って互いにずれて配列されてなる検知部と、
上記第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、上記第二の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、上記第三の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、上記第四の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、を備え、
上記制御部は、上記第一出力信号、上記第二出力信号、上記第三出力信号および／または上記第四出力信号を利用して、上記モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にて上記モータの回転速度制御をするように構成され、
上記制御部では、上記モータの回転速度あるいは回転位置に応じて、上記第一出力信号と上記第三出力信号との２つの出力信号あるいは、上記第二出力信号と上記第四出力信号との２つの出力信号から上記モータの回転位置を検出するか、または、上記第一出力信号と上記第二出力信号と上記第三出力信号と上記第四出力信号との４つの出力信号から上記モータの回転位置を検出するか切替可能に構成され、
上記制御部には、上記モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、
この目標速度テーブルには、上記第一出力信号と上記第三出力信号との２つの出力信号あるいは、上記第二出力信号と上記第四出力信号との２つの出力信号から上記モータの回転位置を検出する回転速度の範囲では、上記第一出力信号と上記第三出力信号とのうちの２つ以下の出力信号から、あるいは、上記第二出力信号と上記第四出力信号とのうちの２つ以下の出力信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定され、上記第一出力信号と上記第二出力信号と上記第三出力信号と上記第四出力信号との４つの出力信号から上記モータの回転位置を検出する回転速度の範囲では、上記第一出力信号、上記第二出力信号、上記第三出力信号および上記第四出力信号のうちの４つ以下の出力信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定されていることを特徴とするプリンタ。
【請求項３】
前記制御部は、前記第一出力信号、前記第二出力信号、前記第三出力信号および前記第四出力信号のうちの少なくとも２つの出力信号から前記モータの回転速度を検出し、その検出された回転速度をＰＩＤ制御による前記モータの回転速度制御に用いることを特徴とする請求項１または２記載のプリンタ。
【請求項４】
所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよび上記マークあるいは上記スリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、そのエンコーダからの出力信号に基づいて制御されるモータと、そのモータを制御する制御部とを備えるプリンタにおいて、
上記エンコーダは、
上記マークあるいは上記スリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の検知素子、第二の検知素子、第三の検知素子および第四の検知素子がその順番で互いにずれて配列されてなる検知部と、
上記第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、上記第二の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、上記第三の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、上記第四の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、上記第一出力信号と上記第三出力信号との排他論理和信号である第一排他論理和信号を生成する第一出力排他論理和回路と、上記第二出力信号と上記第四出力信号との排他論理和信号である第二排他論理和信号を生成する第二出力排他論理和回路と、を備え、
上記制御部は、上記第一出力信号および上記第三出力信号の少なくともいずれか一方、あるいは、上記第二出力信号および上記第四出力信号の少なくともいずれか一方、または、上記第一排他論理和信号および上記第二排他論理和信号の少なくともいずれか一方を利用して、上記モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にて上記モータの回転速度制御をするように構成され、
上記制御部には、上記モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、
この目標速度テーブルには、上記第一出力信号および上記第三出力信号のうちの２つ以下の出力信号、あるいは、上記第二出力信号および上記第四出力信号のうちの２つ以下の出力信号、または、上記第一排他論理和信号および上記第二排他論理和信号のうちの１つの排他論理和信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定されていることを特徴とするプリンタ。
【請求項５】
所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよび上記マークあるいは上記スリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、そのエンコーダからの出力信号に基づいて制御されるモータと、そのモータを制御する制御部とを備えるプリンタにおいて、
上記エンコーダは、
上記マークあるいは上記スリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の検知素子、第二の検知素子、第三の検知素子および第四の検知素子がその順番で互いにずれて配列されてなる検知部と、
上記第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、上記第二の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、上記第三の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、上記第四の検知素子の信号が入力され、上記第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、上記第一出力信号と上記第三出力信号との排他論理和信号である第一排他論理和信号を生成する第一出力排他論理和回路と、上記第二出力信号と上記第四出力信号との排他論理和信号である第二排他論理和信号を生成する第二出力排他論理和回路と、を備え、
上記制御部は、上記第一出力信号および上記第三出力信号の少なくともいずれか一方、あるいは、上記第二出力信号および上記第四出力信号の少なくともいずれか一方、または、上記第一排他論理和信号および上記第二排他論理和信号の少なくともいずれか一方を利用して、上記モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にて上記モータの回転速度制御をするように構成され、
上記制御部では、上記モータの回転速度あるいは回転位置に応じて、上記第一出力信号と上記第三出力信号との２つの出力信号あるいは、上記第二出力信号と上記第四出力信号との２つの出力信号から上記モータの回転位置を検出するか、または、上記第一排他論理和信号と上記第二排他論理和信号との２つの排他論理和信号から上記モータの回転位置を検出するかが切替可能に構成され、
上記制御部には、上記モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、
この目標速度テーブルには、上記第一出力信号と上記第三出力信号との２つの出力信号あるいは、上記第二出力信号と上記第四出力信号との２つの出力信号から上記モータの回転位置を検出する回転速度の範囲では、上記第一出力信号と上記第三出力信号とのうちの２つ以下の出力信号から、あるいは、上記第二出力信号と上記第四出力信号とのうちの２つ以下の出力信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定され、上記第一排他論理和信号と上記第二排他論理和信号との２つの排他論理和から上記モータの回転位置を検出する回転速度の範囲では、上記第一排他論理和信号と上記第二排他論理和信号とのうちの２つ以下の排他論理和信号から、あるいは、上記第一出力信号と上記第三出力信号とのうちの２つ以下の出力信号から、または、上記第二出力信号と上記第四出力信号とのうちの２つ以下の出力信号から検出可能な上記モータの回転位置に対応する目標回転速度が設定されていることを特徴とするプリンタ。
【請求項６】
前記制御部は、前記第一出力信号および前記第三出力信号、または、前記第二出力信号および前記第四出力信号の２つの出力信号から前記モータの回転速度を検出し、あるいは、前記第一排他論理和信号および前記第二排他論理和信号のうちの少なくとも１つの排他論理和信号から前記モータの回転速度を検出し、その検出された回転速度をＰＩＤ制御による前記モータの回転速度制御に用いることを特徴とする請求項４または５記載のプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタに関する。
【背景技術】
【０００２】
プリンタには、印刷対象物となる印刷用紙を搬送する搬送ローラを駆動するための紙送りモータや、印刷ヘッドが搭載されたキャリッジを駆動するためのキャリッジモータ等の各種のモータが搭載されている。かかるモータとしては、静音化等の目的で、ＤＣモータが広く利用されている。ＤＣモータが搭載されるプリンタは、ＤＣモータの位置制御や速度制御等を行うため、所定の間隔毎に配列されるマークあるいはスリットを有するスケールと、スケールのマークあるいはスリットを検出して所定の信号を出力する検出部とから構成されるエンコーダとを備えている。
【０００３】
たとえば、紙送りモータの制御を行うため、プリンタは、所定の間隔毎に配列される多数のスリットを有する円盤状のスケールと、発光素子と受光素子とによってスリットを挟み込むように構成された検出部とを備えている。この種のスケールは、搬送ローラとともに回転するように構成されている。また、この種の検出部は、一般に、９０°位相がずれた２つの信号が出力されるように構成されている（たとえば、特許文献１参照）。そして、検出部から出力される２つの信号のレベル変化点を検出して、モータの制御が行われるようになっている。たとえば、検出部から出力される２つの信号を用いて、モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にてモータの回転速度制御が行われるようになっている。
【０００４】
【特許文献１】特開２００１−２３２８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、印刷品質を向上させるため、プリンタに搭載されるモータにはより精度の高い制御が要求されている。より精度の高い制御を行うためには、エンコーダから、より分解能の高い信号を出力する必要がある。ここで、エンコーダから、より分解能の高い信号を出力する方法としては、従来のスリットの間隔を保ったまま円盤状のスケールの径を大きくする方法と、従来のスケールの径を保ったままスリットの間隔を狭くする方法との２つの方法が考えられる。
【０００６】
しかしながら、スケールの径を大きくする場合、小型化が要求されるプリンタでは、スケールの配置が困難となる。そして、このスケールの配置スペースを確保しようとした場合には、プリンタの機械的な構成が複雑化する。また、スリットの間隔を狭くする場合、スケール自体の製造が難しくなる。
【０００７】
そこで、本発明の課題は、簡易な構成で、搭載されるモータの高分解能での制御が可能な構成を備えたプリンタを提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明は、所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよびマークあるいはスリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、エンコーダからの出力信号に基づいて制御されるモータと、モータを制御する制御部とを備えるプリンタにおいて、エンコーダは、マークあるいはスリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の受光素子、第二の受光素子、第三の受光素子および第四の受光素子がその順番で、マークあるいはスリットの移動方向に沿って互いにずれて配列されてなる検知部と、第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、第二の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、第三の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、第四の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、を備え、制御部は、第一出力信号、第二出力信号、第三出力信号および／または第四出力信号を利用して、モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にてモータの回転速度制御をするように構成され、制御部には、モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、目標速度テーブルには、第一出力信号、第二出力信号、第三出力信号および第四出力信号のうちの３つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されていることを特徴とする。
【０００９】
本発明のプリンタでは、エンコーダが、スケールのマークあるいはスリットの移動方向に沿って互いにずれて配列された第一の検知素子、第二の検知素子、第三の検知素子および第四の検知素子を備えている。また、第一出力信号生成手段で、第一の検知素子の信号から、その信号の２ｎ倍の周波数で変化する第一出力信号を生成し、同様に、第二出力信号生成手段、第三出力信号生成手段および第四出力信号生成手段でも、それぞれ、２ｎ倍の周波数で変化する第二出力信号、第三出力信号および第四出力信号を生成している。そのため、エンコーダから分解能の高い出力信号を出力することができる。その結果、プリンタの高分解能での制御が可能となる。
【００１０】
また、本発明のプリンタでは、目標速度テーブルには、第一出力信号、第二出力信号、第三出力信号および第四出力信号のうちの３つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されている。すなわち、エンコーダから、第一出力信号から第四出力信号の４つの出力信号が出力可能でありながら、目標速度テーブルには、３つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されている。そのため、制御部に記憶された目標速度テーブルのデータ量を削減することができる。その結果、制御部のメモリに余裕を持たせることができる。
【００１１】
また、上記の課題を解決するため、本発明は、所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよびマークあるいはスリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、エンコーダからの出力信号に基づいて制御されるモータと、モータを制御する制御部とを備えるプリンタにおいて、エンコーダは、マークあるいはスリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の受光素子、第二の受光素子、第三の受光素子および第四の受光素子がその順番で、マークあるいはスリットの移動方向に沿って互いにずれて配列されてなる検知部と、第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、第二の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、第三の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、第四の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、を備え、制御部は、第一出力信号、第二出力信号、第三出力信号および／または第四出力信号を利用して、モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にてモータの回転速度制御をするように構成され、制御部では、モータの回転速度あるいは回転位置に応じて、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出するか、または、第一出力信号と第二出力信号と第三出力信号と第四出力信号との４つの出力信号からモータの回転位置を検出するか切替可能に構成され、制御部には、モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、目標速度テーブルには、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号と第三出力信号とのうちの２つ以下の出力信号から、あるいは、第二出力信号と第四出力信号とのうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定され、第一出力信号と第二出力信号と第三出力信号と第四出力信号との４つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号、第二出力信号、第三出力信号および第四出力信号のうちの４つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されていることを特徴とする。
【００１２】
本発明のプリンタでは、第一の検知素子から第四の検知素子がスケールのマークあるいはスリットの移動方向に沿って互いにずれて配列されている。また、エンコーダの検知素子で検出されるレベル信号の２ｎ倍の周波数で変化する第一出力信号から第四出力信号が生成されている。そのため、エンコーダから分解能の高い出力信号を出力することができる。その結果、簡易な構成でプリンタに搭載されるモータの高分解能での制御が可能となる。
【００１３】
また、本発明のプリンタでは、モータの回転速度あるいは回転位置に応じて、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出するか、または、第一出力信号と第二出力信号と第三出力信号と第四出力信号との４つの出力信号からモータの回転位置を検出するかが切替可能になっている。そのため、第一出力信号から第四出力信号の４つの出力信号からモータの回転位置を検出しても、エンコーダからの高周波信号に起因する問題が生じない場合には、第一出力信号から第四出力信号の４つの出力信号から、より高い分解能で、モータの回転位置を検出することができる。また、第一出力信号から第四出力信号の４つの出力信号から回転位置を検出すると、エンコーダからの高周波信号に起因する問題が生じる場合には、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出することができる。そのため、エンコーダからの高周波信号に起因する問題を抑制することができ、エンコーダからの出力信号を処理する回路の構成も簡素化される。
【００１４】
さらに、本発明のプリンタでは、目標速度テーブルには、第一出力信号と第三出力信号と等の２つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号と第三出力信号と等のうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定され、第一出力信号から第四出力信号との４つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号から第四出力信号のうちの４つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されている。そのため、第一出力信号と第三出力信号と等の２つの出力信号からモータの回転位置を検出する回転速度の範囲では、制御部に記憶された目標速度テーブルのデータ量を削減することができる。その結果、制御部のメモリに余裕を持たせることができる。
【００１５】
本発明において、制御部は、第一出力信号、第二出力信号、第三出力信号および第四出力信号のうちの少なくとも２つの出力信号からモータの回転速度を検出し、その検出された回転速度をＰＩＤ制御によるモータの回転速度制御に用いることが好ましい。このように構成すると、より多くの回転速度の情報に基づいた精度の高い回転速度制御を行うことが可能となる。
【００１６】
さらに、上記の課題を解決するため、本発明は、所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよびマークあるいはスリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、エンコーダからの出力信号に基づいて制御されるモータと、モータを制御する制御部とを備えるプリンタにおいて、エンコーダは、マークあるいはスリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の検知素子、第二の検知素子、第三の検知素子および第四の検知素子がその順番で互いにずれて配列されてなる検知部と、第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、第二の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、第三の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、第四の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、第一出力信号と第三出力信号との排他論理和信号である第一排他論理和信号を生成する第一出力排他論理和回路と、第二出力信号と第四出力信号との排他論理和信号である第二排他論理和信号を生成する第二出力排他論理和回路と、を備え、制御部は、第一出力信号および第三出力信号の少なくともいずれか一方、あるいは、第二出力信号および第四出力信号の少なくともいずれか一方、または、第一排他論理和信号および第二排他論理和信号の少なくともいずれか一方を利用して、モータの回転位置と回転速度とを検出し、その検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にてモータの回転速度制御をするように構成され、制御部には、モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、目標速度テーブルには、第一出力信号および第三出力信号のうちの２つ以下の出力信号、あるいは、第二出力信号および第四出力信号のうちの２つ以下の出力信号、または、第一排他論理和信号および第二排他論理和信号のうちの１つの排他論理和信号から検出可能なモータの回転位置に対応する目標回転速度が設定されていることを特徴とする。
【００１７】
本発明のプリンタでは、第一の検知素子から第四の検知素子が互いにずれて配列されている。また、エンコーダの検知素子で検出されるレベル信号の２ｎ倍の周波数で変化する第一出力信号から第四出力信号が生成されている。さらに、第一出力排他論理和回路で第一出力信号と第三出力信号とから第一排他論理和信号が生成され、第二出力排他論理和回路で第二出力信号と第四出力信号とから第二排他論理和信号が生成されている。そのため、エンコーダから分解能の高い信号を出力することができる。その結果、プリンタに搭載されるモータの高分解能での制御が可能となる。
【００１８】
また、本発明のプリンタでは、目標速度テーブルには、第一出力信号および第三出力信号のうちの２つ以下の出力信号、あるいは、第二出力信号および第四出力信号のうちの２つ以下の出力信号、または、第一排他論理和信号および第二排他論理和信号のうちの１つの排他論理和信号から検出可能なモータの回転位置に対応する目標回転速度が設定されている。そのため、エンコーダから、周期の短い第一排他論理和信号および第二排他論理和信号が出力可能でありながら、制御部に記憶された目標速度テーブルのデータ量を削減することができる。その結果、制御部のメモリに余裕を持たせることができる。
【００１９】
さらにまた、上記の課題を解決するため、本発明は、所定の間隔毎に配列されるマークあるいはスリットが形成されたスケールおよびマークあるいはスリットを検出して所定の出力信号を出力する検出部を有するエンコーダと、エンコーダからの出力信号に基づいて制御されるモータと、モータを制御する制御部とを備えるプリンタにおいて、エンコーダは、マークあるいはスリットの位置を検出する複数の検知素子を有し、かつ、少なくともその複数の検知素子の中の第一の検知素子、第二の検知素子、第三の検知素子および第四の検知素子がその順番で互いにずれて配列されてなる検知部と、第一の検知素子の信号が入力され、その信号の２ｎ（ｎは１以上の整数）倍の周波数で変化する第一出力信号を生成する第一出力信号生成手段と、第二の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第二出力信号を生成する第二出力信号生成手段と、第三の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第三出力信号を生成する第三出力信号生成手段と、第四の検知素子の信号が入力され、第一出力信号と同じ周波数で変化する第四出力信号を生成する第四出力信号生成手段と、第一出力信号と上記第三出力信号との排他論理和信号である第一排他論理和信号を生成する第一出力排他論理和回路と、第二出力信号と第四出力信号との排他論理和信号である第一排他論理和信号を生成する第二出力排他論理和回路と、を備え、制御部は、第一出力信号および第三出力信号の少なくともいずれか一方、あるいは、第二出力信号および第四出力信号の少なくともいずれか一方、または、第一排他論理和信号および第二排他論理和信号の少なくともいずれか一方を利用して、モータの回転位置と回転速度とを検出し、検出された回転位置と回転速度とに基づいて、ＰＩＤ制御にてモータの回転速度制御をするように構成され、制御部では、モータの回転速度あるいは回転位置に応じて、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出するか、または、第一排他論理和信号と第二排他論理和信号との２つの排他論理和信号からモータの回転位置を検出するかが切替可能に構成され、制御部には、モータの回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶され、目標速度テーブルには、第一出力信号と第三出力信号との２つの出力信号あるいは、第二出力信号と第四出力信号との２つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号と第三出力信号とのうちの２つ以下の出力信号から、あるいは、第二出力信号と第四出力信号とのうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定され、第一排他論理和信号と第二排他論理和信号との２つの排他論理和信号からモータの回転位置を検出する回転速度の範囲では、第一排他論理和信号と第二排他論理和信号とのうちの２つ以下の排他論理和信号から、あるいは、第一出力信号と第三出力信号とのうちの２つ以下の出力信号から、または、第二出力信号と第四出力信号とのうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されていることを特徴とする。
【００２０】
本発明のプリンタでは、第一の検知素子から第四の検知素子が互いにずれて配列されている。また、エンコーダの検知素子で検出されるレベル信号の２ｎ倍の周波数で変化する第一出力信号から第四出力信号が生成されている。さらに、第一出力排他論理和回路で第一出力信号と第三出力信号とから第一排他論理和信号が生成され、第二出力排他論理和回路で第二出力信号と第四出力信号とから第二排他論理和信号が生成されている。そのため、エンコーダから分解能の高い信号を出力することができる。その結果、プリンタに搭載されるモータの高分解能での制御が可能となる。
【００２１】
また、本発明のプリンタでは、モータの回転速度あるいは回転位置に応じて、第一出力信号と第三出力信号と等の２つの出力信号からモータの回転位置を検出するか、または、第一出力排他論信号と第二排他論理和信号とからモータの回転位置を検出するかが切替可能になっている。そのため、高周波信号に起因する問題が生じない場合には、第一出力信号等の２倍の周波数で変化する第一出力排他論理和信号と第二排他論理和信号とから、より高い分解能で、モータの回転位置を検出することができる。また、周波数の高い第一出力排他論理和信号等を用いると高周波信号に起因する問題が生じる場合には、第一出力信号と第三出力信号と等の低い周波数の２つの出力信号からモータの回転位置を検出することができる。そのため、エンコーダからの高周波信号に起因する問題を抑制することができる。
【００２２】
さらに、本発明のプリンタでは、目標速度テーブルには、第一出力信号と第三出力信号と等の２つの出力信号からモータの回転位置を検出する回転速度の範囲では、第一出力信号と第三出力信号と等のうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定され、第一排他論理和信号と第二排他論理和信号との２つの排他論理和信号からモータの回転位置を検出する回転速度の範囲では、第一排他論理和信号と第二排他論理和信号とのうちの２つ以下の排他論理和信号から、あるいは、第一出力信号と第三出力信号と等のうちの２つ以下の出力信号から検出可能なモータの回転位置に対応する目標回転速度が設定されている。そのため、第一出力信号と第三出力信号と等の２つの出力信号からモータの回転位置を検出する回転速度の範囲では、制御部に記憶された目標速度テーブルのデータ量を削減することができる。その結果、制御部のメモリに余裕を持たせることができる。
【００２３】
本発明において、制御部は、第一出力信号および第三出力信号、または、第二出力信号および第四出力信号の２つの出力信号からモータの回転速度を検出し、あるいは、第一排他論理和信号および第二排他論理和信号のうちの少なくとも１つの排他論理和信号からモータの回転速度を検出し、その検出された回転速度をＰＩＤ制御によるモータの回転速度制御に用いることが好ましい。このように構成すると、より多くの回転速度の情報に基づいた精度の高い回転速度制御を行うことが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態にかかるプリンタを図面に基づいて説明する。
【００２５】
［実施の形態１］
（プリンタの概略構成）
図１は、本発明の実施の形態１にかかるプリンタ１の概略構成を示す斜視図である。図２は、図１のプリンタ１の紙送りに関する部分の概略構成を示す概略側面図である。図３は、図１のキャリッジ３および図２のＰＦ駆動ローラ６の検出機構を示す概略構成図である。
【００２６】
本発明のプリンタ１は、印刷対象物となる印刷用紙Ｐ等に対してインクを吐出して印刷を行うインクジェットプリンタである。このプリンタ１は、図１から図３に示すように、インク滴を吐出する印刷ヘッド２が搭載されたキャリッジ３と、主走査方向ＭＳのキャリッジ３を駆動するキャリッジモータ（ＣＲモータ）４と、印刷用紙Ｐを副走査方向ＳＳへ搬送する紙送りモータ（ＰＦモータ）５と、ＰＦモータ５に連結されたＰＦ駆動ローラ６と、印刷ヘッド２のノズル面（図２の下面）と対向するように配置されたプラテン７と、これらの構成が搭載された本体シャーシ８とを備えている。本形態では、ＣＲモータ４とＰＦモータ５とは、ともに直流（ＤＣ）モータである。
【００２７】
また、プリンタ１は、図２に示すように、印刷前の印刷用紙Ｐが載置されるホッパ１１と、ホッパ１１に載置された印刷用紙Ｐをプリンタ１の内部へ取り込むための給紙ローラ１２および分離パッド１３と、ホッパ１１からプリンタ１の内部へ取り込まれた印刷用紙Ｐの通過を検出する紙検出器１４と、プリンタ１の内部から印刷用紙Ｐを排出する排紙駆動ローラ１５とを備えている。
【００２８】
キャリッジ３は、本体シャーシ８に固定された支持フレーム１６に支持されたガイドシャフト１７と、タイミングベルト１８とによって主走査方向ＭＳに搬送可能に構成されている。すなわち、タイミングベルト１８は、その一部がキャリッジ３に固定されるとともに、ＣＲモータ４の出力軸に取り付けられたプーリ１９と支持フレーム１６に回転可能に取り付けられたプーリ２０とに掛け渡された状態で一定の張力を有するように配設されている。ガイドシャフト１７は、キャリッジ３を主走査方向ＭＳへ案内するように、キャリッジ３を摺動可能に保持している。また、キャリッジ３には、印刷ヘッド２に加え、印刷ヘッド２に供給される各種のインクが収納されたインクカートリッジ２１が搭載されている。
【００２９】
給紙ローラ１２は、図示を省略するギアを介してＰＦモータ５に連結され、ＰＦモータ５によって駆動されるようになっている。ホッパ１１は、図２に示すように、印刷用紙Ｐを載置可能な板状部材であり、図示を省略するカム機構によって、上部に設けられた回動軸２２を中心に揺動可能となっている。そして、カム機構による揺動によって、ホッパ１１の下端部が給紙ローラ１２に弾性的に圧接され、また、給紙ローラ１２から離間するようになっている。分離パッド１３は、摩擦係数の高い部材から形成され、給紙ローラ１２に対向する位置に配置されている。そして、給紙ローラ１２が回転すると、給紙ローラ１２の表面と分離パッド１３とが圧接するようになっている。そのため、給紙ローラ１２が回転すると、ホッパ１１に載置された印刷用紙Ｐのうち、一番上の印刷用紙Ｐは、給紙ローラ１２の表面と分離パッド１３との圧接部分を通過して排紙側へ送られるが、上から２番目以降に載置された印刷用紙Ｐは、分離パッド１３によって、排紙側への搬送が阻止されるようになっている。
【００３０】
ＰＦ駆動ローラ６は、ＰＦモータ５に直接あるいは図示を省略するギアを介して連結されている。また、図２に示すように、プリンタ１には、ＰＦ駆動ローラ６とともに印刷用紙Ｐを搬送するＰＦ従動ローラ２３が設けられている。ＰＦ従動ローラ２３は、回転軸２５を中心に揺動可能に構成された従動ローラホルダ２４の排紙側に回動可能に保持されている。従動ローラホルダ２４は、図示を省略するバネによって、ＰＦ従動ローラ２３がＰＦ駆動ローラ６へ向かう付勢力を常時受けるように、図示反時計方向へ付勢されている。そして、ＰＦ駆動ローラ６が駆動されると、ＰＦ駆動ローラ６とともに、ＰＦ従動ローラ２３も回転するようになっている。
【００３１】
紙検出器１４は、図２に示すように検出レバー２６とセンサ２７とから構成され、従動ローラホルダ２４の近傍に設けられている。検出レバー２６は、回転軸２８を中心に回動可能になっている。そして、図２に示す印刷用紙Ｐの通過状態から、検出レバー２６の下側を印刷用紙Ｐが通過し終わると、検出レバー２６が反時計方向へ回動するようになっている。検出レバー２６が回動すると、センサ２７の発光部から受光部へ向かう光を遮断して、印刷用紙Ｐの通過を検出できるようになっている。
【００３２】
排紙駆動ローラ１５は、プリンタ１の排紙側に配置され、図示を省略するギアを介してＰＦモータ５に連結されている。また、図２に示すように、プリンタ１には、排紙駆動ローラ１５とともに印刷用紙Ｐを排紙する排紙従動ローラ２９が設けられている。排紙従動ローラ２９も、ＰＦ従動ローラ２３と同様に、図示を省略するバネによって、常時、排紙駆動ローラ１５へ向かう付勢力を受けている。そして、排紙駆動ローラ１５が駆動されると、排紙駆動ローラ１５とともに、排紙従動ローラ２９も回転するようになっている。
【００３３】
また、プリンタ１は、図３に示すように、ＣＲモータ４の回転位置（すなわち、主走査方向ＭＳにおけるキャリッジ３の位置）やＣＲモータ４の回転速度（すなわち、キャリッジ３の速度）等を検出するためのリニアスケール３１および検出部３２を有するリニアエンコーダ３３と、副走査方向ＳＳにおけるＰＦモータ５の回転位置（すなわち、副走査方向ＳＳにおける印刷用紙Ｐの位置）やＰＦモータ５の回転速度（すなわち、印刷用紙Ｐの搬送速度）等を検出するためのロータリスケール３４および検出部３５を有するロータリエンコーダ３６とを備えている。
【００３４】
リニアスケール３１は、細長の直線状に形成され、主走査方向ＭＳと平行に支持フレーム１６に取り付けられている。このリニアスケール３１には、所定の間隔毎にマーク３１ａが配列されている。検出部３２は、図示を省略する発光素子と受光素子とを備え、キャリッジ３に取り付けられている。そして、リニアエンコーダ３３では、発光素子からリニアスケール３１に向かって発光した光のマーク３１ａによる反射光を受光素子が受光して、所定の出力信号が出力されるようになっている。
【００３５】
ロータリスケール３４は円盤状に形成され、ＰＦ駆動ローラ６と一体で回転するように、ＰＦ駆動ローラ６に取り付けられている。すなわち、ＰＦ駆動ローラ６が１回転すると、ロータリスケール３４も１回転するようになっている。検出部３５は、図示を省略するブラケットを介して本体シャーシ８等に固定されている。なお、ロータリスケール３４を、ギア等を介してＰＦ駆動ローラ６に連結するようにしても良い。ただし、ロータリスケール３４をＰＦ駆動ローラ６と一体で回転するように直接取り付けることで、ギアの噛み合わせ部分に生じる遊び（ガタ）等の誤差を含むことなく、ロータリスケール３４の回転量とＰＦ駆動ローラ６の回転量とを正確に１対１で対応付けることができる。ロータリエンコーダ３６の詳細な構成については後述する。
【００３６】
（プリンタの制御部の概略構成）
図４は、図１のプリンタ１の制御部３７およびその周辺機器の概略構成を示すブロック図である。
【００３７】
制御部３７は、図４に示すように、バス３８、ＣＰＵ３９、ＲＯＭ４０、ＲＡＭ４１、キャラクタジェネレータ（ＣＧ）４２、不揮発性メモリ４３、Ｉ／Ｆ（インターフェース）専用回路４４、ＤＣユニット４５、ＰＦモータ駆動回路４６、ＣＲモータ駆動回路４７、ヘッド駆動回路４８およびＡＳＩＣ５１等を備えている。ＣＰＵ３９およびＡＳＩＣ５１等には、上述したリニアエンコーダ３３やロータリエンコーダ３６等からの各出力信号が入力されるように構成されている。
【００３８】
ＣＰＵ３９は、ＲＯＭ４０や不揮発性メモリ４３等に記憶されているプリンタ１の制御プログラムを実行するための演算処理やその他必要な演算処理を行うようになっている。ＲＯＭ４０には、プリンタ１０を制御するための制御プログラムおよび処理に必要なデータ等が記憶されている。たとえば、ＲＯＭ４０には、ＣＲモータ４やＰＦモータ５の各回転位置に対応する目標回転速度が設定された目標速度テーブルが記憶されている。
【００３９】
ＲＡＭ４１には、ＣＰＵ３９が実行途中のプログラムや演算途中のデータ等が一時的に格納されるようになっている。ＣＧ４２は、Ｉ／Ｆ専用回路４４に入力される印刷信号に対応したドットパターンが展開されて記憶されている。不揮発性メモリ４３には、プリンタ１の電源を切った後も保存しておくことが必要となる各種のデータが記憶されるようになっている。Ｉ／Ｆ専用回路４４は、パラレルインターフェース回路を内蔵しており、コネクタ４９を介してコンピュータ５０等から供給される印刷信号を受け取ることができるようになっている。ＡＳＩＣ５１は、ＤＣユニット４５やヘッド駆動回路４８を介して、ＣＲモータ４およびＰＦモータ５の制御や印刷ヘッド２の制御等を行うようになっている。
【００４０】
ＤＣユニット４５は、ＤＣモータであるの速度制御を行うための制御回路となっている。このＤＣユニット４５は、Ｉ／Ｆ専用回路４４を介してＣＰＵ３９から送られてくる制御指令やＡＳＩＣ５１等の出力信号に基づいてＣＲモータ４およびＰＦモータ５の速度制御を行うための各種演算を行い、その演算結果に基づいて、ＰＦモータ駆動回路４６およびＣＲモータ駆動回路４７へモータ制御信号を出力するようになっている。
【００４１】
ＰＦモータ駆動回路４６は、ＤＣユニット４５からのモータ制御信号によってＰＦモータ５を駆動制御するようになっている。本形態では、ＰＦモータ５の制御方法として、たとえば、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御が採用されており、ＰＦモータ駆動回路４６は、ＰＷＭ駆動信号を出力するようになっている。また、ＣＲモータ駆動回路４７も同様に、ＤＣユニット４５からのモータ制御信号によってＣＲモータ４を駆動制御するようになっている。
【００４２】
ヘッド駆動回路４８は、Ｉ／Ｆ専用回路４４を介してＣＰＵ３９やＡＳＩＣ５１から送られてくる制御指令等に基づいて、印刷ヘッド２のノズル（図示省略）を駆動するようになっている。
【００４３】
バス３８は、上述した制御部３７の各構成を接続する信号線である。このバス３８によって、ＣＰＵ３９、ＲＯＭ４０、ＲＡＭ４１、ＣＧ４２、不揮発性メモリ４３やＩ／Ｆ専用回路４４等は、相互に接続され、これらの間でデータの授受を行うことができるようになっている。
【００４４】
（ＰＦモータの速度制御部の構成）
図５は、図４のＤＣユニット４５におけるＰＦモータ５の速度制御部５３の構成を示すブロック図である。図６は、図４のＲＯＭ４０に記憶された目標速度テーブルから作成される目標速度曲線の一例を示すグラフである。図７は、図６のＺ部を拡大して示す拡大図である。
【００４５】
上述のように、ＤＣユニット４５は、ＣＲモータ４およびＰＦモータ５の速度制御を行うための制御回路となっている。以下では、ＤＣユニット４５におけるＰＦモータ５の速度制御部５３の構成を説明する。なお、ＤＣユニット４５におけるＣＲモータ４の速度制御部もＰＦモータ５の速度制御部５３と同様の構成になっている。
【００４６】
速度制御部５３は、図５に示すように、位置偏差演算部５６と、目標速度演算部５７と、速度偏差演算部５８と、比例要素５９と、積分要素６０と、微分要素６１と、加算演算部６２と、Ｄ／Ａコンバータ６３とを備えている。すなわち、本形態では、ＰＦモータ５の制御方法として、比例制御と積分制御と微分制御とを組み合わせてＰＦモータ５の現行回転速度を目標回転速度に収束させるように制御するＰＩＤ制御が採用されている。また、位置偏差演算部５６と速度偏差演算部５８とには、ＡＳＩＣ５１から所定の信号が入力されるようになっている。
【００４７】
ＡＳＩＣ５１には上述のように、ロータリエンコーダ３６の出力信号が入力されるようになっている。また、ＡＳＩＣ５１は、ロータリエンコーダ３６からの出力信号に応じたＰＦモータ５の現行の回転位置に対応する現行回転位置信号（すなわち、印刷用紙Ｐの現行位置信号）Ｐｃ、および、ロータリエンコーダ３６からの出力信号に応じたＰＦモータ５の現行の回転速度に対応する現行回転速度信号（すなわち、印刷用紙Ｐの現行搬送速度信号）Ｖｃを出力するようになっている。
【００４８】
位置偏差演算部５６には、現行回転位置信号Ｐｃと、副走査方向ＳＳにおける印刷用紙Ｐの次の停止位置に対応する目標停止位置信号Ｐｔとが入力されるようになっている。また、位置偏差演算部５６は、入力された現行回転位置信号Ｐｃと目標停止位置信号Ｐｔとの差である位置偏差に対応する位置偏差信号ΔＰを演算して出力するようになっている。なお、目標停止位置信号Ｐｔは、ＣＰＵ３９から入力されるようになっている。
【００４９】
目標速度演算部５７には、位置偏差信号ΔＰが入力されるようになっている。また、目標速度演算部５７は、入力された位置偏差信号ΔＰに基づいてＰＦモータ５の目標となる回転速度に対応する目標回転速度信号（すなわち、印刷用紙Ｐの目標搬送速度信号）Ｖｔを演算し、出力するようになっている。より具体的には、目標速度演算部５７は、ＲＯＭ４０に記憶された目標速度テーブルから位置偏差信号ΔＰに対応する目標回転速度信号Ｖｔを読み出して、出力するようになっている。
【００５０】
ここで、ＲＯＭ４０に記憶された目標速度テーブルから作成される目標速度曲線の一例を模式的に示すと図６の実線のようになる。すなわち、目標速度テーブルから作成される目標速度曲線は、たとえば、目標停止位置Ｘに向かって、加速領域と等速領域と減速領域とを有する曲線となる。なお、目標速度テーブルには、所定の幅を持った数値の間に入る位置偏差信号ΔＰに対応するように目標回転速度信号Ｖｔが設定されているため、目標速度曲線は、実際は、図７に示すように階段状になり、位置偏差信号ΔＰがわずかに異なっても目標回転速度は同一となる。また、印刷モード等によって、等速領域での回転速度は様々であり、たとえば、図６の点線や二点鎖線に対応する目標速度テーブルもＲＯＭ４０には記憶されている。また、目標停止位置も様々であり、それぞれの目標停止位置に対応する目標速度テーブルもＲＯＭ４０には記憶されている。図６および図７に示す目標速度曲線と、目標速度テーブルについては、後に詳しく説明する。
【００５１】
速度偏差演算部５８には、目標回転速度信号Ｖｔと現行回転速度信号Ｖｃとが入力されるようになっている。また、速度偏差演算部５８は、入力された目標回転速度信号Ｖｔと現行回転速度信号Ｖｃとの差である速度偏差信号ΔＶを出力するようになっている。速度偏差演算部５８から出力された速度偏差信号ΔＶは、比例要素５９と積分要素６０と微分要素６１とに入力されるようになっている。比例要素５９と積分要素６０と微分要素６１とは、入力された速度偏差信号ΔＶに基づいて所定の計算式によって算出される比例制御値信号ＱＰと、積分制御値信号ＱＩと、微分制御値信号ＱＤとをそれぞれ出力するようになっている。
【００５２】
加算演算部６２には、比例要素５９、積分要素６０および微分要素６１からそれぞれ出力された比例制御値信号ＱＰと積分制御値信号ＱＩと微分制御値信号ＱＤとが入力されるようになっている。また、加算演算部６２は、これらの制御値信号ＱＰ、ＱＩ、ＱＤを加算して、ＰＩＤ制御値信号ΣＱを出力するようになっている。Ｄ／Ａコンバータ６３には、デジタルデータであるＰＩＤ制御値信号ΣＱが入力されるようになっている。また、Ｄ／Ａコンバータ６３はデジタルデータであるＰＩＤ制御値信号ΣＱをアナログデータに変換して出力するようになっている。Ｄ／Ａコンバータ６３から出力されたアナログデータは、モータ制御信号としてＰＦモータ駆動回路４６に入力されるようになっている。
【００５３】
（ロータリエンコーダの構成）
図８は、図３のロータリエンコーダ３６に関連する部分の概略構成を示す概略構成図である。図９は、図３のロータリスケール３４を示す正面図である。図１０は、図３の検出部３５を示す側面図である。図１１は、図１０に示す検出部３５に配設される基板６８と、その周辺部材との関係を示す模式図である。図１２は、図３のロータリエンコーダ３６の電気回路を示す回路図である。図１３は、ロータリスケール３４の正方向への回転により、ロータリエンコーダ３６において生成される信号波形を示し、（Ａ）は、図１２で示す第一のアンプ７４および第三のアンプ７６が出力する増幅したレベル信号波形、（Ｂ）は、図１２で示す第一差動信号生成回路７８の出力信号波形、（Ｃ）は、図１２で示す第二のアンプ７５および第四のアンプ７７が出力する増幅したレベル信号波形、（Ｄ）は、図１２で示す第二差動信号生成回路７９の出力信号波形、（Ｅ）は、図１２で示す排他論理和回路８０の出力信号波形、（Ｆ）は、図１２で示すＢ列出力信号生成回路７１の出力信号波形、（Ｇ）は、図１２で示すＣ列出力信号生成回路７２の出力信号波形、（Ｈ）は、図１２で示すＤ列出力信号生成回路７３の出力信号波形である。図１４は、ロータリスケール３４の回転方向が変更されたときに、ロータリエンコーダ３６において生成される信号波形を示し、（Ａ）は、図１２で示す排他論理和回路８０の出力信号波形、（Ｂ）は、図１２で示すＢ列出力信号生成回路７１の出力信号波形、（Ｃ）は、図１２で示すＣ列出力信号生成回路７２の出力信号波形、（Ｄ）は、図１２で示すＤ列出力信号生成回路７３の出力信号波形である。
【００５４】
ロータリスケール３４は、たとえばステンレス製の薄鋼板やプラスチック製の薄板で、図９に示すような円盤状に形成されている。このロータリスケール３４には、１８０個のスリット６５が図９の紙面垂直方向に貫通するように形成されている。これら１８０個のスリット６５は、ロータリスケール３４の径方向の略同一位置に等角度間隔で配列されている。すなわち、１８０個のスリット６５は、ロータリスケール３４の外周に沿って等角度間隔で配列されている。ロータリエンコーダ３６によって検出される部分において隣り合う２つのスリット６５の間隔と、スリット６５の配列方向（円周方向）の幅とは、略等しくなっている。なお、図９では、便宜上、スリット６５を周方向に拡大して表示しているが、実際は、１周で１８０個のスリット６５が形成されるため、各スリット６５の周方向の幅は極めて小さいものとなっている。
【００５５】
ロータリスケール３４は、上述のように、ＰＦ駆動ローラ６と一体で回転するようになっている。すなわち、ＰＦ駆動ローラ６が１回転すると、ロータリスケール３４も１回転するようになっている。ここで、ＰＦ駆動ローラ６の周長が１インチであると、ロータリスケール３４単体での分解能は、１８０（＝１インチ／１８０個）ｄｐｉとなる。なお、上述のように、ロータリスケール３４を、ギア等を介してＰＦ駆動ローラ６に連結し、たとえばＰＦ駆動ローラ６が１回転すると、ロータリスケール３４が２回転するようにしても良い。
【００５６】
検出部３５は、図１０に示すように、略直方体形状のハウジングを備えている。この検出部３５では、ハウジングの一側面（図１０の左側面）からハウジングの中央部にかけて、凹部６６が形成されている。この凹部６６において相対向する２つの面（図１０の上下方向で対向する２つの面）の一方には、発光部としての発光素子６７が配設され、他方には、基板６８が配設されている。この基板６８には、複数の検知素子となる複数の受光素子６９が形成され（図１１参照）、基板６８が配設される部位が、検出部３５の受光部（検知部）となっている。また、検出部３５は、凹部６６でロータリスケール３４の外周部を部分的に挟み込むように、ロータリスケール３４に対して位置決めされている。そのため、発光素子６７と複数の受光素子６９との間に、ロータリスケール３４の外周部すなわちロータリスケール３４のスリット６５が形成される部位が位置するようになっている。
【００５７】
発光素子６７は、たとえば発光ダイオードであり、良好な直進性を有する光を発光するようになっている。
【００５８】
図１１に示すように、基板６８には、ロータリスケール３４の回転方向に沿って、複数の受光素子６９が４列で配列されている。以下、複数の受光素子６９の４列の配列を、図１１の図示上側からＡ列、Ｂ列、Ｃ列、Ｄ列とよぶ。受光素子６９は、たとえばフォトダイオードであり、受光光量に応じたレベルの信号を出力するようになっている。
【００５９】
また、図１１に示すように、発光素子６７が発光する光が平行光として基板６８へ照射されるものとすると、基板６８の表面には、ロータリスケール３４の外周部におけるスリット６５の形成周期と同じ周期で明暗（陰影）が形成される。すなわち、基板６８において、スリット６５が対応する部分には、発光素子６７の光が照射される。また、基板６８において、ロータリスケール３４のスリット６５とスリット６５との間の部位が対応する部分には、発光素子６７の光がロータリスケール３４により遮蔽され、照射されない。そのため、基板６８の表面に形成されるこの明暗の１周期の間隔（以下では、明暗周期Ｔと表記する。）は、ロータリスケール３４に形成されるスリット６５の配設間隔に相当する。すなわち、発光素子６７が発光する光が平行光として基板６８へ照射される場合には、基板６８の表面に形成される明暗周期Ｔは、スリット６５の配置間隔と同じになる。そのため、ロータリスケール３４が等速度で回転すれば、基板６８の表面に形成される明暗周期Ｔは略一定になる。
【００６０】
なお、発光素子６７が発光する光が、平行光と見なすことができない場合、すなわち拡散光である場合、基板６８に形成される明暗周期Ｔは、基板６８において発光素子６７に最も近い部位で狭く、発光素子６７から離れるほど広がる。したがって、この場合には、ロータリスケール３４が等速度で回転しても、明暗周期Ｔの時間は一定にはならない。
【００６１】
Ａ列からＤ列の各列の複数の受光素子６９は、基板６８における複数の明暗周期Ｔ（図１１では３周期）にわたって形成されている。また、図１１では、発光素子６７の光が平行光とした場合における受光素子６９の配置関係を示している。各受光素子６９は、基板６８の表面に形成される明暗周期Ｔを略４等分にした大きさの受光面を有している。すなわち、各列の複数の受光素子６９は、明暗周期Ｔの４分の１のサイズとなっている。そして、図１１に示すように、Ａ列からＤ列の各列では、図示左側から第一受光素子Ａ１（６９）（Ｂ１（６９）、Ｃ１（６９）またはＤ１（６９））、第二受光素子Ａ２（６９）（Ｂ２（６９）、Ｃ２（６９）またはＤ２（６９））、第三受光素子Ａ３（６９）（Ｂ３（６９）、Ｃ３（６９）またはＤ３（６９））および第四受光素子Ａ４（６９）（Ｂ４（６９）、Ｃ４（６９）またはＤ４（６９））の４つの受光素子６９が明暗周期Ｔに対応するように１セットとなって、この１セットが複数配列されている。
【００６２】
４列の受光素子６９は、ロータリスケール３４の回転方向において、少しずつずらして形成されている。より具体的には、４列の受光素子６９は、ロータリスケール３４の回転方向において、明暗周期Ｔの１６分の１ずつずらして形成されている。図１１では、ＰＦモータ６が正方向（印刷用紙Ｐを排紙側へ送る方向）に回転する場合（ロータリスケール３４が正方向へ回転する場合）、ロータリスケール３４が図の左側から右側に回転する。この場合、Ｂ列は、Ａ列の受光素子６９の右側へ、明暗周期Ｔの１６分の１だけずらした位置に形成されている。Ｃ列は、Ａ列の受光素子６９の右側へ、明暗周期Ｔの１６分の２だけずらした位置に形成されている。Ｄ列は、Ａ列の受光素子６９の右側へ、明暗周期Ｔの１６分の３だけずらした位置に形成されている。
【００６３】
すなわち、図１１において、たとえば、Ａ列の左端の受光素子Ａ１（６９）と、Ｂ列の左端の受光素子Ｂ１（６９）と、Ｃ列の左端の受光素子Ｃ１（６９）と、Ｄ列の左端の受光素子Ｄ１（６９）とは、その順番で、スリット６５によって形成される明暗の移動方向に沿って明暗周期Ｔ（すなわち、明暗の１周期）の１６分の１ずつずれたずれ量で配列されている。
【００６４】
また、ロータリスケール３４が、ＰＦ駆動ローラ６とともに回転すると、検出部３５の発光素子６７と複数の受光素子６９との間において、スリット６５が移動する。そして、スリット６５の移動に伴って、受光素子６９は、その受光光量にしたがったレベルの信号を出力するようになっている。すなわち、スリット６５に対応する受光素子６９は、ハイレベルの信号を出力し、スリット６５とスリット６５との間の部分に対応する受光素子６９は、ローレベルの信号を出力するようになっている。このように、受光素子６９は、スリット６５の移動速度に応じた周期で変化するレベル信号を出力するようになっている。
【００６５】
図１２に示すように、ロータリエンコーダ３６を構成する検出部３５は、Ａ列の複数の受光素子６９を有する第一出力信号生成手段としてのＡ列出力信号生成回路７０と、Ｂ列の複数の受光素子６９を有する第二出力信号生成手段としてのＢ列出力信号生成回路７１と、Ｃ列の複数の受光素子６９を有する第三出力信号生成手段としてのＣ列出力信号生成回路７２と、Ｄ列の複数の受光素子６９を有する第四出力信号生成手段としてＤ列出力信号生成回路７３とを備えている。
【００６６】
Ａ列出力信号生成回路７０は、Ａ列の複数の受光素子６９と、第一から第四の４つのアンプ７４、７５、７６、７７と、第一差動信号生成回路７８と、第二差動信号生成回路７９と、排他論理和回路８０とを備えている。
【００６７】
図１１に示すように、明暗周期Ｔに対応するように、第一受光素子Ａ１（６９）、第二受光素子Ａ２（６９）、第三受光素子Ａ３（６９）および第四受光素子Ａ４（６９）の４つの受光素子６９が１セットとなって、この１セットがＡ列において複数配列されている。そして、第一のアンプ７４には、Ａ列の複数の第一受光素子Ａ１（６９）が並列で接続されている。Ａ列の各第一受光素子Ａ１（６９）は、それぞれの受光光量に応じたレベル信号を出力するようになっている。また、第一のアンプ７４は、Ａ列の各第一受光素子Ａ１（６９）から出力されたレベル信号を増幅するようになっている。
【００６８】
同様に、第二のアンプ７５にはＡ列の複数の第二受光素子Ａ２（６９）が並列で接続され、第二のアンプ７５は、Ａ列の複数の第二受光素子Ａ２（６９）が出力するレベル信号を増幅して出力するようになっている。第三のアンプ７６にはＡ列の複数の第三受光素子Ａ３（６９）が接続され、第三のアンプ７６は、Ａ列の複数の第三受光素子Ａ３（６９）が出力するレベル信号を増幅して出力するようになっている。第四のアンプ７７にはＡ列の複数の第四受光素子Ａ４（６９）が接続されて、第四のアンプ７７は、Ａ列の複数の第四受光素子Ａ４（６９）が出力するレベル信号を増幅して出力するようになっている。
【００６９】
図１１に示すように、第一受光素子Ａ１（６９）と第三受光素子Ａ３（６９）とは、明暗周期の半分に相当する分だけずれて基板６８に形成されている。そのため、図１３（Ａ）に示すように、第一のアンプ７４が出力する増幅されたレベル信号波形と、第三のアンプ７６が出力する増幅されたレベル信号波形とは、明暗周期Ｔの半分の周期でずれるようになっている。同様に、第二受光素子Ａ２（６９）と第四受光素子Ａ４（６９）とは、明暗周期の半分に相当する分だけずれて基板６８に形成されている。そのため、図１３（Ｃ）に示すように、第二のアンプ７５が出力する増幅されたレベル信号波形と、第四のアンプ７７が出力する増幅されたレベル信号波形とは、明暗周期Ｔの半分の周期でずれるようになっている。なお、各アンプ７４、７５、７６、７７が出力するレベル信号波形の周期ＴＬの時間は、明暗周期Ｔの時間と同一となる。
【００７０】
第一のアンプ７４と第三のアンプ７６とは、第一差動信号生成回路７８へ、増幅したレベル信号を出力するようになっている。第一のアンプ７４により増幅されたレベル信号は、第一差動信号生成回路７８の非反転入力端子に入力され、第三のアンプ７６により増幅されたレベル信号は、第一差動信号生成回路７８の反転入力端子に入力されるようになっている。
【００７１】
第一差動信号生成回路７８は、非反転入力端子に入力される信号（第一のアンプ７４の出力信号）のレベルが反転入力端子に入力される信号（第三のアンプ７６の出力信号）のレベルより高い場合、ハイレベルを出力し、非反転入力端子に入力される信号（第一のアンプ７４の出力信号）のレベルが反転入力端子に入力される信号（第三のアンプ７６の出力信号）のレベルより低い場合、ローレベルを出力するようになっている。このように、第一差動信号生成回路７８は、デジタル的な波形の信号を出力するようになっている。すなわち、第一差動信号生成回路７８は、図１３（Ｂ）に示すように、第一受光素子Ａ１（６９）、第三受光素子Ａ３（６９）が出力するレベル信号と略同じ周期で、かつ、約５０％デューティのデジタル的な波形の信号を出力するようになる。
【００７２】
第二のアンプ７５と第四のアンプ７７とは、第二差動信号生成回路７９へ、増幅したレベル信号を出力するようになっている。第二のアンプ７５により増幅されたレベル信号は、第二差動信号生成回路７９の非反転入力端子に入力され、第四のアンプ７７により増幅されたレベル信号は、第二差動信号生成回路７９の反転入力端子に入力されるようになっている。
【００７３】
第二差動信号生成回路７９は、非反転入力端子に入力される信号（第二のアンプ７５の出力信号）のレベルが反転入力端子に入力される信号（第四のアンプ７７の出力信号）のレベルより高い場合、ハイレベルを出力し、非反転入力端子に入力される信号（第二のアンプ７５の出力信号）のレベルが反転入力端子に入力される信号（第四のアンプ７７の出力信号）のレベルより低い場合、ローレベルを出力するようになっている。このように、第二差動信号生成回路７９は、デジタル的な波形の信号を出力するようになっている。すなわち、第二差動信号生成回路７９は、図１３（Ｄ）に示すように、第二受光素子Ａ２（６９）、第四受光素子Ａ４（６９）が出力するレベル信号と略同じ周期で、かつ、約５０％デューティのデジタル的な波形の信号を出力するようになっている。
【００７４】
図１１に示すように、第一受光素子Ａ１（６９）と第二受光素子Ａ２（６９）とは、明暗周期Ｔの４分の１に相当する分だけずれて基板６８に形成されている。そのため、図１３（Ｂ）に示す第一差動信号生成回路７８の出力信号と図１３（Ｄ）に示す第二差動信号生成回路７９の出力信号とは、明暗周期Ｔの４分の１の周期でずれるようになっている。
【００７５】
第一差動信号生成回路７８の出力信号と、第二差動信号生成回路７９の出力信号とは、排他論理和回路８０へ入力されるようになっている。排他論理和回路８０は、２つの入力がともにハイレベルあるいはローレベルである場合、ローレベルを出力し、２つの入力の中の一方のみがハイレベルである場合、ハイレベルを出力するようになっている。すなわち、排他論理和回路８０は、図１３（Ｅ）に示すように、受光素子６９のレベル信号の略半分の周期の出力信号Ｓ１を出力するようになっている。なお、ロータリスケール３４の回転方向がある時点ｔｏで変更されたときには、排他論理和回路８０は、図１４（Ａ）に示すような出力信号Ｓ１を出力するようになっている。
【００７６】
排他論理和回路８０の出力信号は、ロータリエンコーダ３６の出力端子８１から出力されるようになっている。この排他論理和回路８０の出力信号（すなわち、Ａ列出力信号生成回路７０の出力信号）Ｓ１が、第一出力信号に相当する。
【００７７】
Ｂ列出力信号生成回路７１、Ｃ列出力信号生成回路７２およびＤ列出力信号生成回路７３の内部構成は、Ａ列出力信号生成回路７０と同様であるため、その図示および説明を省略する。なお、Ｂ列出力信号生成回路７１、Ｃ列出力信号生成回路７２およびＤ列出力信号生成回路７３はそれぞれ、図１３（Ｆ）、（Ｇ）、（Ｈ）に示すような受光素子６９のレベル信号の略半分の周期の出力信号Ｓ２、Ｓ３、Ｓ４を出力するようになっている。また、ロータリスケール３４の回転方向がある時点ｔｏで変更されたときには、Ｂ列出力信号生成回路７１、Ｃ列出力信号生成回路７２およびＤ列出力信号生成回路７３はそれぞれ、図１４（Ｂ）、（Ｃ）、（Ｄ）に示すような出力信号Ｓ２、Ｓ３、Ｓ４を出力するようになっている。
【００７８】
上述のように、Ｂ列の受光素子６９は、Ａ列の受光素子６９の右側へ明暗周期Ｔの１６分の１だけずれて形成されている。Ｃ列の受光素子６９は、Ａ列の受光素子６９の右側へ、明暗周期Ｔの１６分の２だけずれて形成されている。Ｄ列の受光素子６９は、Ａ列の受光素子６９の右側へ、明暗周期Ｔの１６分の３だけずれて形成されている。そのため、図１３（Ｅ）から（Ｈ）に示すように、ロータリスケール３４が正方向へ回転する場合、Ｂ列出力信号生成回路７１の出力信号Ｓ２の位相は、Ａ列出力信号生成回路７０の出力信号Ｓ１の位相に比べて、基本的に明暗周期Ｔの１６分の１の時間で遅れる。Ｃ列出力信号生成回路７２の出力信号Ｓ３の位相は、Ａ列出力信号生成回路７０の出力信号Ｓ１の位相に比べて、基本的に明暗周期Ｔの１６分の２の時間で遅れる。Ｄ列出力信号生成回路７３の出力信号Ｓ４の位相は、Ａ列出力信号生成回路７０の出力信号Ｓ１の位相に比べて、基本的に明暗周期Ｔの１６分の３の時間で遅れる。
【００７９】
また、図１２に示すように、Ｂ列出力信号生成回路７１の出力信号Ｓ２はロータリエンコーダ３６の出力端子８２から出力され、Ｃ列出力信号生成回路７２の出力信号Ｓ３はロータリエンコーダ３６の出力端子８３から出力され、Ｄ列出力信号生成回路７３の出力信号Ｓ４はロータリエンコーダ３６の出力端子８４から出力されるようになっている。すなわち、ロータリエンコーダ３６は、４つの出力端子８１、８２、８３、８４を有している。また、Ｂ列出力信号生成回路７１の出力信号Ｓ２が第二出力信号に相当し、Ｃ列出力信号生成回路７２の出力信号Ｓ３が第三出力信号に相当し、Ｄ列出力信号生成回路７３の出力信号Ｓ４が第四出力信号に相当する。
【００８０】
４つの出力端子８１、８２、８３、８４は、図８に示すように、４本の信号線８６、８７、８８、８９により、制御部３７に接続されている。
【００８１】
（プリンタの制御方法）
以上のように構成されたプリンタ１では、給紙ローラ１２や分離パッド１３によってホッパ１１からプリンタ１の内部に取り込まれた印刷用紙Ｐを、ＰＦモータ５で回転駆動されたＰＦ駆動ローラ６で副走査方向ＳＳへ送りながら、ＣＲモータ４で駆動されたキャリッジ３が主走査方向ＭＳで往復移動する。キャリッジ３が往復移動する際には、印刷ヘッド２からインク滴が吐出され、印刷用紙Ｐへの印刷が行われる。また、印刷用紙Ｐへの印刷が終了すると、排紙駆動ローラ１５等によって印刷用紙Ｐはプリンタ１の外部へ排出される。
【００８２】
印刷用紙Ｐを副走査方向ＳＳへ搬送する際には、ＰＦモータ５がＰＦ駆動ローラ６を回転駆動する。ＰＦ駆動ローラ６が回転すると、ロータリスケール３４は、ＰＦ駆動ローラ６とともに回転する。ロータリスケール３４が回転すると、ロータリエンコーダ３６から４つの出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４が出力される。出力された出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４は、制御部３７の所定の処理回路（たとえば、ＡＳＩＣ５１等）へ入力される。そして、ＰＦモータ５等を制御するため、ロータリエンコーダ３６からの出力信号Ｓ１〜Ｓ４を利用して、ＰＦモータ５の回転位置や回転速度等の検出が行われる。
【００８３】
以下では、ＰＦモータ５の回転位置および回転速度の検出方法について順次説明する。
【００８４】
まず、ＰＦモータ５の回転位置の検出方法について説明する。ＰＦモータ５の回転位置の検出は、図１３（Ｅ）から（Ｈ）に示す出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４のレベル変化点（立ち上がり部および立ち下がり部）であるエッジＥ１、Ｅ２、Ｅ３、Ｅ４を用いて行われる。すなわち、ロータリエンコーダ３６から出力されるエッジＥ１、Ｅ２、Ｅ３、Ｅ４の数をカウントすることでＰＦモータ５の回転位置の検出が行われる。以下では、４つの出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４をまとめて表す場合には出力信号Ｓと表記する。また、４つのエッジＥ１、Ｅ２、Ｅ３、Ｅ４をまとめて表す場合にはエッジＥと表記する。
【００８５】
なお、ＰＦモータ５が正方向および逆方向の両方向へ回転する場合には、後述の回転方向の検出結果と、エッジＥの数のカウント数とによって、ＰＦモータ５の回転位置は検出されるが、ここでは、ＰＦモータが一方向にのみ回転する場合について説明する。
【００８６】
ここで、たとえば、ＰＦモータ５が正方向に回転する場合、図１３（Ｅ）から（Ｈ）に示すように、エッジＥ１、Ｅ２、Ｅ３、Ｅ４がこの順番でロータリエンコーダ３６から出力されていれば、エッジＥが入力され、回転位置を検出する制御部３７の所定の処理回路（たとえば、ＡＳＩＣ５１）で適切にＰＦモータ５の回転位置を検出することができる。
【００８７】
しかし、上述のように、出力信号Ｓの周期は、受光素子６９のレベル信号の略半分の周期となっている。また、出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４は、基本的に明暗周期Ｔの１６分の１の位相差で順次出力されている。そのため、ＰＦモータ５の回転速度が速くなり、ロータリエンコーダ３６から高周波の出力信号Ｓが出力されるようになると、ロータリエンコーダ３６の電気回路の特性等によって、エッジＥ１、Ｅ２、Ｅ３、Ｅ４がこの順番で出力されず、２つのエッジＥが重なった状態で出力されたり、出力されるエッジＥの順番が逆転するといった現象が生じる。高周波信号に起因するこのような現象が生じたときに、４つの出力信号Ｓをそのまま用いてＰＦモータ５の回転位置を検出しようとすると、回転位置を検出する所定の処理回路の構成が複雑化したり、この処理回路での処理負担が重くなる。
【００８８】
そこで、本形態では、上述した高周波信号に起因する問題が生じない所定の回転速度未満または所定の回転速度以下でＰＦモータ５が回転する場合には、回転位置を検出する所定の処理回路では、４つの出力信号Ｓの全てを用いてＰＦモータ５の回転位置を検出する。すなわち、４つの出力信号ＳのそれぞれのエッジＥの数をカウントしてＰＦモータ５の回転位置を検出する。また、高周波信号に起因する問題が生じうる所定の回転速度以上でまたは所定の回転速度を超えてＰＦモータ５が回転する場合には、回転位置を検出する所定の処理回路では、出力信号Ｓ１、Ｓ３の２つの信号、あるいは、出力信号Ｓ２、Ｓ４の２つの信号を用いてＰＦモータ５の回転位置を検出する。すなわち、出力信号Ｓ１、Ｓ３のエッジＥ１、Ｅ３の数をカウントすることで、あるいは、出力信号Ｓ２、Ｓ４のエッジＥ２、Ｅ４の数をカウントすることでＰＦモータ５の回転位置を検出する。なお、以下では、高周波信号に起因する問題が生じない所定の回転速度未満または所定の回転速度以下の回転速度を「低速」と表記し、高周波信号に起因する問題が生じうる所定の回転速度以上または所定の回転速度を超える回転速度を「高速」と表記する。
【００８９】
このように、本形態では、ＰＦモータ５の回転速度に応じて、回転位置を検出する所定の処理回路は、４つの出力信号Ｓを使用して回転位置を検出するのか、あるいは、２つの出力信号Ｓを使用して回転位置を検出するのかの切替（選択）をする。この所定の処理回路での切替（選択）は、たとえば、ロータリエンコーダ３６の出力信号Ｓから後述のように検出されるＰＦモータ５の回転速度の情報や、コンピュータ５０等から供給される印字モード情報等に基づくＣＰＵ３９からの指令によって行われる。
【００９０】
また、４つの出力信号Ｓあるいは２つの出力信号Ｓを使用して検出されたＰＦモータ５の回転位置の情報に基づいてＰＦモータ５等の制御が行われる。たとえば、ＡＳＩＣ５１で検出されたＰＦモータ５の回転位置の情報に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【００９１】
次に、ＰＦモータ５の回転速度の検出方法について説明する。ＰＦモータ５の回転速度は、各出力信号Ｓの立ち上がり時（または立ち下がり時）のエッジＥから次の立ち上がり時（または立ち下がり時）のエッジＥまでの時間（周期）を用いて検出される。たとえば、図１３（Ｅ）から（Ｈ）に示す周期Ｔ１、Ｔ２、Ｔ３、Ｔ４を用いて、ＰＦモータ５の回転速度が検出される。
【００９２】
そのため、２つのエッジＥが重なった状態で出力されたり、出力されるエッジＥの順番が逆転しても、回転速度を検出する制御部３７の所定の処理回路（たとえば、ＡＳＩＣ５１）は、ＰＦモータ５の回転速度を適切に検出することができる。
【００９３】
そこで、本形態では、ＰＦモータ５の回転速度に関係なく、４つの出力信号Ｓの全てを用いてＰＦモータ５の回転速度を検出する。また、４つの出力信号Ｓを使用して検出されたＰＦモータ５の回転速度の情報に基づいてＰＦモータ５等の制御が行われる。たとえば、ＡＳＩＣ５１で検出されたＰＦモータ５の回転速度の情報に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【００９４】
ここで、本形態では、ＰＦモータ５のＰＩＤ制御が行われる際に、図５に示す速度偏差演算部５８は、以下のようにして、速度偏差信号ΔＶを出力する。まず、ＲＯＭ４０に記憶された目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定されている。すなわち、目標速度テーブルには、出力信号Ｓ１のエッジＥ１が現れる周期（位置）に対応した目標回転速度が設定されている。そのため、本形態の目標速度曲線は、図７に示すように、出力信号Ｓ１から検出可能な回転位置のそれぞれに対応する目標回転速度が設定された階段状になっている。すなわち、本形態の目標速度曲線は、エッジＥ１が現れる周期（位置）ごとに目標回転速度が不連続的に変化する階段状になっている。なお、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度に代えて、目標速度テーブルには、出力信号Ｓ２、Ｓ３、Ｓ４のいずれかから検出可能な回転位置に対応する目標回転速度が設定されても良い。
【００９５】
また、本形態では、ＡＳＩＣ５１は、低速でＰＦモータ５が回転する場合には、４つの出力信号Ｓを用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃ、または、４つの出力信号Ｓのうちの出力信号Ｓ１、Ｓ３等の２つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力する。また、高速でＰＦモータ５が回転する場合には、出力信号Ｓ１、Ｓ３等のうちの１つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力する。なお、低速でＰＦモータ５が回転する場合であっても、ＡＳＩＣ５１は、４つの出力信号Ｓのうちの１つの出力信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力しても良い。また、高速でＰＦモータ５が回転する場合であっても、ＡＳＩＣ５１は、出力信号Ｓ１、Ｓ３等の２つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力しても良い。
【００９６】
位置偏差演算部５６は、現行回転位置信号Ｐｃと、目標停止位置Ｘに対応する目標停止位置信号Ｐｔとから位置偏差信号ΔＰを出力する。また、目標速度演算部５７は、入力された位置偏差信号ΔＰに基づいて目標回転速度信号Ｖｔを出力する。ここで、本形態では、低速でＰＦモータ５が回転する場合には、４つまたは２つの出力信号ＳのエッジＥの周期（位置）に対応する周期で位置偏差信号ΔＰが目標速度演算部５７に入力される。一方、目標速度テーブルには、出力信号Ｓ１のエッジＥ１が現れる周期（位置）に対応した目標回転速度が設定されている。そのため、目標速度演算部５７は、低速でＰＦモータ５が回転する場合には、ある一定範囲の異なる位置偏差信号ΔＰが入力されても、同じ目標回転速度信号Ｖｔを出力することがある。
【００９７】
また、本形態では、ＡＳＩＣ５１は、ＰＦモータ５の回転速度に関係なく、４つの出力信号Ｓの全てを用いてＰＦモータ５の回転速度を検出する。そのため、ＡＳＩＣ５１は、４つの出力信号Ｓから検出されたＰＦモータ５の現行の回転速度に対応する現行回転速度信号Ｖｃを出力する。そして、速度偏差演算部５８は、ＡＳＩＣ５１からの現行回転速度信号Ｖｃと、目標速度演算部５７からの目標回転速度信号Ｖｔとから速度偏差信号ΔＶを出力する。
【００９８】
ちなみに、ＰＦモータ５の回転方向の検出は、以下のように行う。すなわち、ＰＦモータ５の回転方向は、出力信号ＳのエッジＥと、１つ出力信号ＳのエッジＥが検出された際の他の出力信号Ｓの出力レベルとから検出される。たとえば、図１４に示すように、出力信号Ｓ１の立ち上がり時のエッジＥ１が検出された際、出力信号Ｓ２、Ｓ３、Ｓ４がローレベルであれば、ＰＦモータ５が正方向に回転していることが検出される。出力信号Ｓ１の立ち上がり時のエッジＥ１が検出された際、出力信号Ｓ２、Ｓ３、Ｓ４がハイレベルであれば、ＰＦモータ５が逆方向に回転していることが検出される。また、たとえば、出力信号Ｓ２の立ち上がり時のエッジＥ２が検出された際、出力信号Ｓ１がハイレベルで、出力信号Ｓ３、Ｓ４がローレベルであれば、ＰＦモータ５が正方向に回転していることが検出され、出力信号Ｓ１がローレベルで、出力信号Ｓ３、Ｓ４がハイレベルであれば、ＰＦモータ５が逆方向に回転していることが検出される。同様に、出力信号Ｓ３、Ｓ４のエッジＥ３、Ｅ４と他の出力信号Ｓの出力レベルとを用いてＰＦモータ５の回転方向が検出される。
【００９９】
そのため、２つのエッジＥが重なった状態で出力されたり、出力されるエッジＥの順番が逆転するといった高周波信号に起因する上述の問題が発生すると、回転方向を検出する制御部３７の所定の処理回路で適切にＰＦモータ５の回転方向を検出することができなくなる。
【０１００】
そこで、本形態では、回転位置の検出と同様に、低速でＰＦモータ５が回転する場合には、回転方向を検出する所定の処理回路では、４つの出力信号Ｓおよび４つのエッジＥの全てを用いてＰＦモータ５の回転方向を検出する。すなわち、４つのエッジＥと、いずれかのエッジＥが検出された際の他の出力信号Ｓの出力レベルとによって、ＰＦモータ５の回転方向を検出する。また、高速でＰＦモータ５が回転する場合には、回転方向を検出する所定の処理回路では、出力信号Ｓ１、Ｓ３の２つの信号、あるいは、出力信号Ｓ２、Ｓ４の２つの信号を用いてＰＦモータ５の回転方向を検出する。すなわち、出力信号Ｓ１、Ｓ３のエッジＥ１、Ｅ３と、一方のエッジＥが検出された際の他方の出力信号Ｓの出力レベルとによって、あるいは、出力信号Ｓ２、Ｓ４のエッジＥ２、Ｅ４と、一方のエッジＥが検出された際の他方の出力信号Ｓの出力レベルとによって、ＰＦモータ５の回転位置を検出する。
【０１０１】
このように、本形態では、ＰＦモータ５の回転速度に応じて、回転方向を検出する所定の処理回路は、４つの出力信号Ｓを使用して回転方向を検出するのか、あるいは、２つの出力信号Ｓを使用して回転方向を検出するのかの切替（選択）をする。この所定の処理回路での切替（選択）は、上述したように、たとえば、ＰＦモータ５の回転速度の情報等に基づくＣＰＵ３９からの指令によって行われる。
【０１０２】
また、４つの出力信号Ｓあるいは２つの出力信号Ｓを使用して検出されたＰＦモータ５の回転方向の情報に基づいてＰＦモータ５の制御が行われる。たとえば、回転方向の情報に基づいてＰＦモータ５の回転位置が検出され、その検出結果に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【０１０３】
（実施の形態１の主な効果）
以上説明したように、実施の形態１では、ロータリエンコーダ３６は、１つの基板６８に４列に配列される複数の受光素子６９が出力するレベル信号から、４つの出力信号Ｓを出力する。また、各出力信号Ｓは、各列において、基板６８における明暗周期Ｔにおいて、その４分の１に相当する間隔毎に配列される４つの受光素子Ａ１（６９）〜Ａ４（６９）、Ｂ１（６９）〜Ｂ４（６９）、Ｃ１（６９）〜Ｃ４（６９）、Ｄ１（６９）〜Ｄ４（６９）のレベル信号の波形から生成される。そのため、各出力信号Ｓは、レベル信号の波形の２倍の周波数を有し、かつ、その全てのレベルの変化点は、受光素子６９のレベル信号のレベル変化点に対応する。すなわち、出力信号Ｓの周期Ｔ１〜Ｔ４は、レベル信号波形の周期ＴＬの半分であり、各エッジＥは、各受光素子６９に１対１に対応して発生する。したがって、ロータリエンコーダ３６は、４つの出力信号Ｓにより、ロータリスケール３４に形成されるスリット６５の位置間隔の８分の１の間隔でスリットが形成されているかのような分解能を得ることができる。すなわち、スリット６５から通常得られる位置や速度に比べ、８倍の位置および速度の分解能を得ることができる。
【０１０４】
その結果、従来と同様のサイズおよび同精度のロータリスケール３４を使用しても、従来の８倍の位置あるいは速度の分解能を得ることができる。すなわち、ロータリエンコーダ３６から分解能の高い出力信号Ｓを出力することができる。また、従来のものより小さいサイズのロータリスケール３４を使用して従来と同等の位置あるいは速度の分解能を得ることもできる。
【０１０５】
また、本形態では、ＰＦモータ５の回転速度に応じて、出力信号Ｓ１と出力信号Ｓ３との２つの出力信号あるいは、出力信号Ｓ２と出力信号Ｓ４との２つの出力信号からＰＦモータ５の回転位置を検出するか、または、出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４の４つの出力信号からＰＦモータ５の回転位置を検出するかが切替（選択）可能になっている。そのため、４つの出力信号ＳからＰＦモータ５の回転位置を検出しても、高周波信号に起因する問題が生じない場合には、４つの出力信号Ｓの出力信号から、より高い分解能で、ＰＦモータ５の回転位置を検出することができる。また、４つの出力信号ＳからＰＦモータ５の回転位置を検出すると、高周波信号に起因する問題が生じる場合には、明暗周期Ｔの８分の１だけ位相がずれた出力信号Ｓ１と出力信号Ｓ３との２つの出力信号あるいは、出力信号Ｓ２と出力信号Ｓ４との２つの出力信号からＰＦモータ５の回転位置を検出することができる。そのため、高周波信号に起因する問題を抑制することができ、ロータリエンコーダ３６からの出力信号を処理する回路の構成も簡素化される。
【０１０６】
さらに、本形態では、目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置（出力信号Ｓ１のエッジＥ１が現れる周期）に対応する目標回転速度が設定されている。すなわち、ロータリエンコーダ３６から４つの出力信号Ｓが出力可能でありながら、目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定されている。そのため、４つの出力信号Ｓの全てから検出可能な回転位置（４つの出力信号ＳのエッジＥが現れる周期）に対応する目標回転速度が目標速度テーブルに設定されている場合と比較して、ＲＯＭ４０に記憶される目標速度テーブルのデータ量を削減することができる。したがって、制御部３７のメモリに余裕を持たせる、あるいは、制御部３７のメモリ量を削減することができる。
【０１０７】
一方、本形態では、ＡＳＩＣ５１は、４つの出力信号Ｓから検出されたＰＦモータ５の現行の回転速度に対応する現行回転速度信号Ｖｃを出力している。そのため、より多くの回転速度情報に基づいて、ＰＦモータ５のＰＩＤ制御を行うことができる。すなわち、目標速度テーブルのデータ量を削減しても、４つの出力信号Ｓから検出されるＰＦモータ５の最新の回転速度情報に基づいて、ＰＦモータ５のＰＩＤ制御を行うことができる。その結果、ＰＦモータ５のより精度の高い回転速度制御が可能となる。
【０１０８】
［実施の形態２］
図１５は、本発明の実施の形態２にかかるロータリエンコーダ３６の電気回路の構成を示す回路図である。図１６は、実施の形態２のロータリスケール３４の正方向への回転により、ロータリエンコーダ３６において生成される信号波形を示し、（Ａ）は、図１５の第一のアンプ７４および第三のアンプ７６が出力する増幅したレベル信号波形、（Ｂ）は、図１５の第一差動信号生成回路７８の出力信号波形、（Ｃ）は、図１５の第二のアンプ７５および第四のアンプ７７が出力する増幅したレベル信号波形、（Ｄ）は、図１５の第二差動信号生成回路７９の出力信号波形、（Ｅ）は、図１５の排他論理和回路８０の出力信号波形、（Ｆ）は、図１５のＢ列出力信号生成回路７１の出力信号波形、（Ｇ）は、図１５のＣ列出力信号生成回路７２の出力信号波形、（Ｈ）は、図１５のＤ列出力信号生成回路７３の出力信号波形、（Ｉ）は、図１５の第一排他論理和回路９１の出力信号波形、（Ｊ）は、図１５の第二排他論理和回路９２の出力信号波形である。
【０１０９】
実施の形態１と実施の形態２とでは、ロータリエンコーダ３６の電気回路の構成が相違する。また、電気回路の構成が相違するため、ロータリエンコーダ３６から出力される信号も相違する。実施の形態２では、その他の構成は実施の形態１と共通するため、以下では、これらの相違点を中心に説明する。なお、実施の形態１と共通する構成については、同一の符号を付してその説明を簡略化または省略する。または、実施の形態１と共通する構成については、図示およびその説明は省略する。
【０１１０】
図１５に示すように、本形態のロータリエンコーダ３６は、実施の形態１で説明したＡ列出力信号生成回路７０、Ｂ列出力信号生成回路７１、Ｃ列出力信号生成回路７２およびＤ列出力信号生成回路７３を備えている。そして、Ａ列出力信号生成回路７０、Ｂ列出力信号生成回路７１、Ｃ列出力信号生成回路７２およびＤ列出力信号生成回路７３は、それぞれ、図１６（Ｅ）から（Ｈ）に示すような出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４を出力するようになっている。また、本形態のロータリエンコーダ３６は、上記の構成に加え、第一出力排他論理和回路９１と、第二出力排他論理和回路９２とを備えている。
【０１１１】
第一出力排他論理和回路９１には、Ａ列出力信号生成回路７０が出力する出力信号Ｓ１と、Ｃ列出力信号生成回路７２が出力する出力信号Ｓ３とが入力されるようになっている。この第一出力排他論理和回路９１は、出力信号Ｓ１と出力信号Ｓ３との排他論理和である信号を第一排他論理和信号Ｓ１１として生成、出力するようになっている。すなわち、第一出力排他論理和回路９１は、図１６（Ｉ）に示すように、出力信号Ｓ１、Ｓ３の略半分の周期の第一排他論理和信号Ｓ１１を生成して出力するようになっている。
【０１１２】
第二出力排他論理和回路９２には、Ｂ列出力信号生成回路７１が出力する出力信号Ｓ２と、Ｄ列出力信号生成回路７３が出力する出力信号Ｓ４とが入力されるようになっている。この第二出力排他論理和回路９２は、出力信号Ｓ２と出力信号Ｓ４との排他論理和である信号を第二排他論理和信号Ｓ１２として生成、出力するようになっている。すなわち、第二出力排他論理和回路９２は、図１６（Ｊ）に示すように、出力信号Ｓ２、Ｓ４の略半分の周期の第二排他論理和信号Ｓ１２を生成して出力するようになっている。
【０１１３】
出力信号Ｓ１と出力信号Ｓ２とは上述のように、明暗周期Ｔの１６分の１だけ位相がずれている。そのため、第一排他論理和信号Ｓ１１と第二排他論理和信号Ｓ１２とは、図１６（Ｉ）、（Ｊ）に示すように、明暗周期Ｔの１６分の１だけ位相がずれている。
【０１１４】
本形態のロータリエンコーダ３６も実施の形態１と同様に、４つの出力端子８１、８２、８３、８４を有している。図１５に示すように、Ａ列出力信号生成回路７０（排他論理和回路８０）の出力信号Ｓ１は出力端子８１から出力され、Ｃ列出力信号生成回路７２の出力信号Ｓ３は出力端子８２から出力されるようになっている。また、第一出力排他論理和回路９１から出力される第一排他論理和信号Ｓ１１は出力端子８３から出力され、第二出力排他論理和回路９２から出力される第二排他論理和信号Ｓ１２は出力端子８４から出力されるようになっている。なお、Ａ列出力信号生成回路７０の出力信号Ｓ１およびＣ列出力信号生成回路７２の出力信号Ｓ３に代えて、Ｂ列出力信号生成回路７１の出力信号Ｓ２およびＤ列出力信号生成回路７３の出力信号Ｓ４をロータリエンコーダ３６から出力するようにしても良い。
【０１１５】
実施の形態１と同様に、４つの出力端子８１、８２、８３、８４は、４本の信号線８６、８７、８８、８９により、制御部３７に接続されている（図８参照）。
【０１１６】
本形態では、ロータリエンコーダ３６から出力される信号が、実施の形態１のロータリエンコーダ３６から出力される信号と相違する。そのため、ＰＦモータ５の回転位置および回転速度の検出方法が、実施の形態１で説明した検出方法とは相違する。以下では、本形態におけるＰＦモータ５の回転位置および回転速度の検出方法について順次説明する。
【０１１７】
まず、ＰＦモータ５の回転位置の検出方法について説明する。ＰＦモータ５の回転位置は、図１６（Ｅ）および（Ｇ）に示す出力信号Ｓ１、Ｓ３のエッジＥ１、Ｅ３、あるいは、図１６（Ｉ）および（Ｊ）に示す第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２のエッジＥ１１、Ｅ１２の数をカウントすることで検出される。
【０１１８】
より具体的には、本形態では、低速でＰＦモータ５が回転する場合には、回転位置を検出する所定の処理回路では、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２のエッジＥ１１、Ｅ１２の数をカウントしてＰＦモータ５の回転位置を検出する。また、高速でＰＦモータ５が回転する場合には、回転位置を検出する所定の処理回路では、周波数の低い出力信号Ｓ１、Ｓ３のエッジＥ１、Ｅ３の数をカウントしてＰＦモータ５の回転位置を検出する。
【０１１９】
このように、本形態では、ＰＦモータ５の回転速度に応じて、回転位置を検出する所定の処理回路は、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を使用して回転位置を検出するのか、あるいは、周波数の低い出力信号Ｓ１、Ｓ３を使用して回転位置を検出するのかの切替（選択）をする。この所定の処理回路での切替（選択）は、実施の形態１と同様に、たとえば、ＰＦモータ５の回転速度の情報等に基づくＣＰＵ３９からの指令によって行われる。
【０１２０】
また、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２あるいは２つの出力信号Ｓ１、Ｓ３を使用して検出されたＰＦモータ５の回転位置の情報に基づいてＰＦモータ５等の制御が行われる。たとえば、ＡＳＩＣ５１で検出されたＰＦモータ５の回転位置の情報に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【０１２１】
次に、ＰＦモータ５の回転速度の検出方法について説明する。ＰＦモータ５の回転速度は、出力信号Ｓ１、Ｓ３（または第一排他論理和信号Ｓ１１、第二排他論理和信号Ｓ１２）の立ち上がり時（または立ち下がり時）のエッジＥから次の立ち上がり時（または立ち下がり時）のエッジＥまでの時間（周期）を用いて検出することができる。たとえば、ＰＦモータ５の回転速度、図１６（Ｅ）、（Ｇ）、（Ｉ）、（Ｊ）に示す周期Ｔ１、Ｔ３、Ｔ１１、Ｔ１２を用いて検出することができる。そのため、実施の形態１で説明したように、回転速度の検出においては、高周波信号に起因する問題は生じない。
【０１２２】
したがって、本形態では、ＰＦモータ５の回転速度に関係なく、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転速度を検出する。このようにすることで、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２からより多くの回転速度情報を得ることができる。
【０１２３】
また、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を使用して検出されたＰＦモータ５の回転速度の情報に基づいてＰＦモータ５の制御が行われる。たとえば、ＡＳＩＣ５１で検出されたＰＦモータ５の回転速度の情報に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【０１２４】
ここで、本形態では、ＰＦモータ５のＰＩＤ制御が行われる際に、図５に示す速度偏差演算部５８は、以下のようにして、速度偏差信号ΔＶを出力する。まず、ＲＯＭ４０に記憶された目標速度テーブルには、上述した実施の形態１と同様に、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定されている。すなわち、目標速度テーブルには、出力信号Ｓ１のエッジＥ１が現れる周期（位置）に対応した目標回転速度が設定されている。そのため、本形態の目標速度曲線は、図７に示すように、出力信号Ｓ１から検出可能な回転位置のそれぞれに対応する目標回転速度が設定された階段状になっている。すなわち、本形態の目標速度曲線は、エッジＥ１が現れる周期（位置）ごとに目標回転速度が不連続的に変化する階段状になっている。なお、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度に代えて、目標速度テーブルには、出力信号Ｓ２、Ｓ３、Ｓ４のいずれかから検出可能な回転位置に対応する目標回転速度が設定されても良い。
【０１２５】
また、本形態では、ＡＳＩＣ５１は、低速でＰＦモータ５が回転する場合には、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃ、または、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２のうちの１つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力する。また、高速でＰＦモータ５が回転する場合には、出力信号Ｓ１、Ｓ３等のうちの１つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力する。なお、高速でＰＦモータ５が回転する場合であっても、ＡＳＩＣ５１は、出力信号Ｓ１、Ｓ３等の２つの信号を用いて検出したＰＦモータ５の回転位置に対応する現行回転位置信号Ｐｃを出力しても良い。
【０１２６】
位置偏差演算部５６は、現行回転位置信号Ｐｃと、目標停止位置Ｘに対応する目標停止位置信号Ｐｔとから位置偏差信号ΔＰを出力する。また、目標速度演算部５７は、入力された位置偏差信号ΔＰに基づいて目標回転速度信号Ｖｔを出力する。ここで、本形態では、低速でＰＦモータ５が回転する場合には、第一排他論理和信号Ｓ１１のエッジＥ１１および／または第二排他論理和信号Ｓ１２のエッジＥ１２の周期（位置）に対応する周期で位置偏差信号ΔＰが目標速度演算部５７に入力される。一方、目標速度テーブルには、出力信号Ｓ１のエッジＥ１が現れる周期（位置）に対応した目標回転速度が設定されている。そのため、目標速度演算部５７は、低速でＰＦモータ５が回転する場合には、ある一定範囲の異なる位置偏差信号ΔＰが入力されても、同じ目標回転速度信号Ｖｔを出力することがある。
【０１２７】
また、本形態では、ＡＳＩＣ５１は、ＰＦモータ５の回転速度に関係なく、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転速度を検出する。そのため、ＡＳＩＣ５１は、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から検出されたＰＦモータ５の現行の回転速度に対応する現行回転速度信号Ｖｃを出力する。そして、速度偏差演算部５８は、ＡＳＩＣ５１の現行回転速度信号Ｖｃと、目標速度演算部５７の目標回転速度信号Ｖｔとから速度偏差信号ΔＶを出力する。
【０１２８】
ちなみに、ＰＦモータ５の回転方向の検出は、以下のように行う。すなわち、ＰＦモータ５の回転方向は、出力信号Ｓ１（Ｓ３）のエッジＥ１（Ｅ３）と、エッジＥ１（Ｅ３）が検出された際の出力信号Ｓ３（Ｓ１）の出力レベルとから検出される。あるいは、第一排他論理和信号Ｓ１１（第二排他論理和信号Ｓ１２）のエッジＥ１１（Ｅ１２）と、エッジＥ１１（Ｅ１２）が検出された際の第二排他論理和信号Ｓ１２（第一排他論理和信号Ｓ１１）の出力レベルとから検出される。ＰＦモータ５の回転方向の検出の考え方は実施の形態１と同様であるため、ここでは、具体的な説明は省略する。
【０１２９】
本形態では、回転位置の検出と同様に、低速でＰＦモータ５が回転する場合には、回転方向を検出する所定の処理回路では、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転方向を検出する。また、高速でＰＦモータ５が回転する場合には、回転方向を検出する所定の処理回路では、周波数の低い出力信号Ｓ１、Ｓ３を用いてＰＦモータ５の回転方向を検出する。
【０１３０】
このように、本形態では、ＰＦモータ５の回転速度に応じて、回転方向を検出する所定の処理回路は、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を使用して回転位置を検出するのか、あるいは、周波数の低い出力信号Ｓ１、Ｓ３を使用して回転位置を検出するのかの切替（選択）をする。この所定の処理回路での切替（選択）は、たとえば、ＰＦモータ５の回転速度の情報等に基づくＣＰＵ３９からの指令によって行われる。
【０１３１】
また、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２あるいは２つの出力信号Ｓ１、Ｓ３を使用して検出されたＰＦモータ５の回転位置の情報に基づいてＰＦモータ５の制御が行われる。たとえば、回転方向の情報に基づいてＰＦモータ５の回転位置が検出され、その検出結果に基づいて、ＰＦモータ５のＰＩＤ制御が行われる。
【０１３２】
以上説明したように、実施の形態２では、ロータリエンコーダ３６は、１つの基板６８に４列に配列される複数の受光素子６９が出力するレベル信号から、このレベル信号の２倍の周波数を有する４つの出力信号Ｓ１、Ｓ２、Ｓ３、Ｓ４を生成し、そのうちの２つの出力信号Ｓ１、Ｓ３を出力する。また、本形態では、ロータリエンコーダ３６は、出力信号Ｓ１、Ｓ３から、この出力信号Ｓ１、Ｓ３の２倍の周波数を有する第一排他論理和信号Ｓ１１を生成して出力し、出力信号Ｓ２、Ｓ４から、この出力信号Ｓ２、Ｓ４の２倍の周波数を有する第二排他論理和信号Ｓ１２を生成して出力している。そのため、ロータリエンコーダ３６は、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２により、ロータリスケール３４に形成されるスリット６５の８倍の位置および速度の分解能を得ることができる。
【０１３３】
その結果、従来と同様のサイズおよび同精度のロータリスケール３４を使用しても、従来の８倍の位置あるいは速度の分解能を得ることができる。すなわち、ロータリエンコーダ３６から分解能の高い信号を出力することができる。また、従来のものより小さいサイズのロータリスケール３４を使用して従来と同等の位置あるいは速度の分解能を得ることもできる。
【０１３４】
また、実施の形態２では、ＰＦモータ５の回転速度に応じて、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２からＰＦモータ５の回転位置を検出するか、または、周波数の低い出力信号Ｓ１、Ｓ３からＰＦモータ５の回転位置を検出するかが切替（選択）可能になっている。そのため、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２からＰＦモータ５の回転位置を検出しても、高周波信号に起因する問題が生じない場合には、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から、より高い分解能で、ＰＦモータ５の回転位置を検出することができる。また、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２からＰＦモータ５の回転位置を検出すると、高周波信号に起因する問題が生じる場合には、明暗周期Ｔの８分の１だけ位相がずれた出力信号Ｓ１と出力信号Ｓ３からＰＦモータ５の回転位置を検出することができる。そのため、高周波信号に起因する問題を抑制することができ、ロータリエンコーダ３６からの出力信号を処理する回路の構成も簡素化される。
【０１３５】
さらに、本形態では、目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置（出力信号Ｓ１のエッジＥ１が現れる周期）に対応する目標回転速度が設定されている。すなわち、ロータリエンコーダ３６から周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２が出力可能でありながら、目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定されている。そのため、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から検出可能な回転位置（第一排他論理和信号Ｓ１１のエッジＥ１１および第二排他論理和信号Ｓ１２のエッジＥ１２が現れる周期）に対応する目標回転速度が目標速度テーブルに設定されている場合と比較して、ＲＯＭ４０に記憶される目標速度テーブルのデータ量を削減することができる。したがって、制御部３７のメモリに余裕を持たせる、あるいは、制御部３７のメモリ量を削減することができる。
【０１３６】
一方、本形態では、ＡＳＩＣ５１は、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から検出されたＰＦモータ５の現行の回転速度に対応する現行回転速度信号Ｖｃを出力している。そのため、より多くの回転速度情報に基づいて、ＰＦモータ５のＰＩＤ制御を行うことができる。すなわち、目標速度テーブルのデータ量を削減しても、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から検出されるＰＦモータ５の最新の回転速度情報に基づいて、ＰＦモータ５のＰＩＤ制御を行うことができる。その結果、ＰＦモータ５のより精度の高い回転速度制御が可能となる。
【０１３７】
［他の実施の形態］
上述した各形態は、本発明の好適な実施の形態の例であるが、本発明は、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形、変更が可能である。
【０１３８】
上述した実施の形態１では、ＰＦモータ５の回転速度に応じて、２つの出力信号に基づいてＰＦモータ５の制御を行うか、または、４つの出力信号に基づいてＰＦモータ５の制御を行うかが切替可能になっている。また、実施の形態２では、ＰＦモータ５の回転速度に応じて、周波数の高い第一排他論理和信号Ｓ１１等に基づいてＰＦモータ５の制御を行うか、または、周波数の低い出力信号Ｓ１等に基づいてＰＦモータ５の制御を行うかが切替可能になっている。すなわち、図６に示すように、ＰＦモータ５が所定の回転速度Ｖ１以上であるかもしくはＶ１を超えるか、Ｖ１未満であるかもしくはＶ１以下であるかによって、どの信号に基づいてＰＦモータ５の制御を行うかが切替可能となっている。この他にもたとえば、ＰＦモータ５の回転位置に応じて、どの信号に基づいてＰＦモータ５の制御を行うかを切替可能に構成しても良い。
【０１３９】
たとえば、図６に示すように、ＰＦモータ５の回転位置が、このＰＦモータ５の停止前の所定の回転位置Ｘ１から目標停止位置Ｘの範囲内（すなわち、目標停止位置Ｘから所定範囲内）にあるときと、この範囲外にあるときとで、どの信号に基づいてＰＦモータ５の制御を行うかを切替可能に構成しても良い。
【０１４０】
より具体的には、ＰＦモータ５の回転位置が、ＰＦモータ５の目標停止位置Ｘから所定範囲内にあるときには、４つの出力信号Ｓ、あるいは、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２からＰＦモータ５の回転位置や回転方向を検出して、その検出結果に基づいてＰＦモータ５を制御するように構成する。また、ＰＦモータ５の回転位置が、ＰＦモータ５の目標停止位置Ｘから所定範囲外にあるときには、２つの出力信号ＳからＰＦモータ５の回転位置や回転方向を検出し、その検出結果に基づいてＰＦモータ５の制御するように構成する。
【０１４１】
このように構成すると、停止時のＰＦモータ５の位置精度を上げることができる。また、ＰＦモータ５の回転位置が、ＰＦモータ５の目標停止位置Ｘから所定範囲外にあるときには、制御部３７での処理が簡素化される。
【０１４２】
また、上述した各形態では、目標速度テーブルには、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定されている。この他にもたとえば、図１７に示す目標速度曲線が形成されるように、目標速度テーブルに目標回転速度が設定されても良い。なお、図１７では、図６のＺ部に相当する部分の拡大図を示している。
【０１４３】
たとえば、制御部３７のメモリに若干の余裕がある場合には、図１７（Ａ）に示す目標速度曲線が形成されるように、目標速度テーブルには、２つの出力信号Ｓ１、Ｓ３から検出可能な回転位置（出力信号Ｓ１のエッジＥ１および出力信号Ｓ３のエッジＥ３が現れる周期）に対応する目標回転速度が設定されても良い。あるいは、目標速度テーブルには、２つの出力信号Ｓ２、Ｓ４から検出可能な回転位置（出力信号Ｓ２のエッジＥ２および出力信号Ｓ４のエッジＥ４が現れる周期）に対応する目標回転速度が設定されても良い。または、実施の形態２においては、第一排他論理和信号Ｓ１１または第二排他論理和信号Ｓ１２から検出可能な回転位置（第一排他論理和信号Ｓ１１のエッジＥ１１または第二排他論理和信号Ｓ１２のエッジＥ１２が現れる周期）に対応する目標回転速度が設定されても良い。この場合であっても、４つの出力信号Ｓの全てから検出可能な回転位置に対応する目標回転速度が目標速度テーブルに設定されている場合、あるいは、第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２から検出可能な回転位置に対応する目標回転速度が目標速度テーブルに設定されている場合と比較して、ＲＯＭ４０に記憶される目標速度テーブルのデータ量を削減することができる。なお、４つの出力信号Ｓのうちのいずれか３つの出力信号Ｓから検出可能な回転位置（３つの出力信号ＳのエッジＥが現れる周期）に対応する目標回転速度が目標速度テーブルに設定されても良い。
【０１４４】
また、たとえば、図１７（Ｂ）に示す目標速度曲線が形成されるように、目標速度テーブルには、ＰＦモータ５が所定の回転速度Ｖ１以上でまたは回転速度Ｖ１を超えて回転する範囲では、出力信号Ｓ１から検出可能な回転位置に対応する目標回転速度が設定され、ＰＦモータ５が所定の回転速度Ｖ１未満または回転速度Ｖ１以下で回転する範囲では、２つの出力信号Ｓ１、Ｓ３から検出可能な回転位置に対応する目標回転速度が設定されても良い。この場合であっても、ＲＯＭ４０に記憶される目標速度テーブルのデータ量を削減することができる。特に、ＰＦモータ５が所定の回転速度Ｖ１以上でまたは回転速度Ｖ１を超えて回転する範囲では、目標速度テーブルのデータ量を多く削減することができる。また、ＰＦモータ５が所定の回転速度Ｖ１未満または回転速度Ｖ１以下で回転する範囲では、より細かな目標回転速度が目標速度テーブルに設定されるため、より精度の高いＰＦモータ５のＰＩＤ制御が可能となる。そのため、ＰＦモータ５の停止精度を上げることができる。なお、実施の形態２の構成においては、ＰＦモータ５が所定の回転速度Ｖ１未満でまたは回転速度Ｖ１以下回転する範囲で、第一排他論理和信号Ｓ１１から検出可能な回転位置に対応する目標回転速度が、目標速度テーブルに設定されても良い。
【０１４５】
さらに、図１７（Ｃ）に示す目標速度曲線が形成されるように、目標速度テーブルには、ＰＦモータ５が所定の回転速度Ｖ１以上でまたは回転速度Ｖ１を超えて回転する範囲では、２つの出力信号Ｓ１、Ｓ２（または第一論理和信号Ｓ１１）から検出可能な回転位置に対応する目標回転速度が設定され、ＰＦモータ５が所定の回転速度Ｖ１未満または回転速度Ｖ１以下で回転する範囲では、４つの出力信号Ｓ（または第一論理和信号Ｓ１１および第二論理和信号Ｓ１２）から検出可能な回転位置に対応する目標回転速度が設定されても良い。なお、ＰＦモータ５が所定の回転速度Ｖ１未満または回転速度Ｖ１以下で回転する範囲では、３つの出力信号Ｓから検出可能な回転位置に対応する目標回転速度が設定されても良い。
【０１４６】
さらに、上述した各形態では、ＰＦモータ５の回転速度に関係なく、４つの出力信号Ｓの全てを用いて、あるいは、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転速度を検出している。この他にもたとえば、ＰＦモータ５の回転速度に応じて、ＰＦモータ５の回転速度の検出に用いる信号を切り替えるようにしても良い。たとえば、所定の回転速度未満でＰＦモータ５が回転する場合には、４つの出力信号Ｓを用いてＰＦモータ５の回転速度を検出し、所定の回転速度以上でＰＦモータ５が回転する場合には、出力信号Ｓ１、Ｓ３の２つの信号、あるいは、出力信号Ｓ２、Ｓ４の２つの信号を用いてＰＦモータ５の回転速度を検出しても良い。また、所定の回転速度未満でＰＦモータ５が回転する場合には、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転速度を検出し、所定の回転速度以上でＰＦモータ５が回転する場合には、周波数の低い出力信号Ｓ１、Ｓ３を用いてＰＦモータ５の回転速度を検出しても良い。
【０１４７】
さらにまた、上述した実施の形態１では、ＡＳＩＣ５１は、ＰＦモータ５の回転速度に関係なく、４つの出力信号Ｓの全てを用いてＰＦモータ５の回転速度を検出している。また、実施の形態２では、ＡＳＩＣ５１は、ＰＦモータ５の回転速度に関係なく、周波数の高い第一排他論理和信号Ｓ１１および第二排他論理和信号Ｓ１２を用いてＰＦモータ５の回転速度を検出している。この他にもたとえば、ＡＳＩＣ５１は、第一出力信号Ｓ１および第三出力信号Ｓ３、または、第二出力信号Ｓ２および第四出力信号Ｓ４の２つの出力信号からＰＦモータ５の回転速度を検出しても良い。また、４つの出力信号Ｓのうちの３つの出力信号Ｓを用いてＰＦモータ５の回転速度を検出しても良い。さらに、実施の形態２の構成においては、ＡＳＩＣ５１は、第一排他論理和信号Ｓ１１または第二排他論理和信号Ｓ１２からＰＦモータ５の回転速度を検出しても良い。この場合であっても、多くの回転速度情報に基づいた精度の高いＰＩＤ制御が可能になる。
【０１４８】
上述した各形態では、ロータリエンコーダ３６は、円盤状のリニアスケール３４と、その外周に沿って形成された複数のスリット６５の透過光を検出する検出部３５とを有するロータリエンコーダである。この他にもたとえば、ロータリエンコーダ３６は、円盤状のスケール３４の外周に沿って形成された複数のマークの反射光を検出する反射型のものであってもよい。
【０１４９】
また、本発明の構成を、ＣＲモータ４の回転速度や回転位置等を検出するリニアエンコーダ３３に適用しても良い。すなわち、リニアエンコーダ３３において、発光素子の光の、マーク３１ａによる反射光が照射される基板に、複数の受光素子を図１１と同様に配列し、その複数の受光素子のレベル信号を図１２または図１５の回路により統合しても良い。このように構成することで、上述した各形態のロータリエンコーダ３６と同様に、リニアエンコーダ３３は、マーク３１ａの分解能以上の分解能となる複数の出力信号を出力することができる。また、エンコーダは光学式には限定されず、磁気式のものや他の形式のエンコーダであっても良い。
【０１５０】
また、上述した各形態では、ロータリエンコーダ３６は、たとえば、４（＝２２）つの受光素子Ａ１（６９）〜Ａ４（６９）のレベル信号から、１つの出力信号を生成している。この他にもたとえば、ロータリエンコーダ３６は、２ｎ＋１（ｎは、１以上の整数）組の受光素子６９のレベル信号から１つの出力信号を生成するようにしてもよい。この場合、出力信号の周波数は、受光素子６９のレベル信号の周波数の２ｎ倍となる。このとき、たとえばＡ列の受光素子６９とＣ列の受光素子６９とは、基板６８において、明暗周期Ｔの２ｎ＋２分の１のずれ量で配設されれば良い。また、Ｂ列の受光素子６９とＤ列の受光素子６９とは、基板６８において、明暗周期Ｔの２ｎ＋２分の１のずれ量で配設されればよい。
【０１５１】
さらに、上述した各形態では、各列の４つの受光素子Ａ１（６９）〜Ａ４（６９）、Ｂ１（６９）〜Ｂ４（６９）、Ｃ１（６９）〜Ｃ４（６９）、Ｄ１（６９）〜Ｄ４（６９）は、明暗周期Ｔに相当する範囲内に隣接して配列されている。しかし、これらは隣接して配置される必要性はない。たとえば、Ａ列の最初の第二受光素子Ａ２（６９）、第三受光素子Ａ３（６９）および第四受光素子Ａ４（６９）は、図１１に示す最初の位置から明暗周期Ｔの整数倍の距離を加えた位置に配設されればよい。Ｂ列、Ｃ列、Ｄ列でも、同様の配置を行うことが可能である。さらに、Ａ列、Ｂ列、Ｃ列、Ｄ列はそれぞれ明暗周期Ｔの１６分の１ずつずれた配置とされているが、これらはそれぞれ、明暗周期Ｔの１６分の１に明暗周期Ｔの整数倍の距離を加えたピッチでずれた配置とされても良い。
【０１５２】
また、上述した各形態では、出力信号Ｓをそれぞれ生成するために、４つの受光素子Ａ１（６９）〜Ａ４（６９）、Ｂ１（６９）〜Ｂ４（６９）、Ｃ１（６９）〜Ｃ４（６９）、Ｄ１（６９）〜Ｄ４（６９）を用いているが、たとえば、出力信号Ｓ１を受光素子Ａ１（６９）のみで生成することも可能である。すなわち、受光素子Ａ１（６９）で検出された信号から２分の１周期ずれた信号や、４分の１周期、４分の３周期ずれた信号を作り出し、それらを各アンプ７４、７５、７６、７７に入力して出力信号Ｓ１を作り出すことが可能である。同様に、出力信号Ｓ２、Ｓ３、Ｓ４を作り出すことも可能である。
【０１５３】
さらにまた、上述した各形態では、４つの列別の出力信号生成回路７４、７５、７６、７７は、略５０％デューティで変化する出力信号を出力している。この他にもたとえば、４つの列別の出力信号生成回路７４、７５、７６、７７は、５０％以外のデューティで変化する出力信号を出力するようにしてもよい。この場合、たとえば、４つの受光素子Ａ１（６９）〜Ａ４（６９）は、明暗周期Ｔを４等分した以外のずれ量の間隔、さらにはそのずれ量に明暗周期Ｔの整数倍のずれ量を加えた間隔で配設されれば良い。
【０１５４】
さらにまた、上述した各形態では、プリンタ１を例に本発明の構成を説明したが、本発明の構成は、たとえば、プリンタ複合機、スキャナ、ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）装置、コピー機、ファクシミリ装置等にも適用可能である。
【図面の簡単な説明】
【０１５５】
【図１】実施の形態１にかかるプリンタの概略構成を示す斜視図。
【図２】図１のプリンタの紙送りに関する部分の概略構成を示す概略側面図。
【図３】図１のキャリッジおよび図２のＰＦ駆動ローラの検出機構を示す概略構成図。
【図４】図１のプリンタの制御部およびその周辺機器の概略構成を示すブロック図。
【図５】図４のＤＣユニット内のＰＦモータの速度制御部の構成を示すブロック図。
【図６】目標速度テーブルから作成される目標速度曲線の一例を示すグラフ。
【図７】図６のＺ部を拡大して示す拡大図。
【図８】図３のロータリエンコーダに関連する部分の概略構成を示す概略構成図。
【図９】図３のロータリスケールを示す正面図。
【図１０】図３のロータリエンコーダを示す側面図。
【図１１】図１０の基板と、その周辺部材との関係を示す模式図。
【図１２】図３のロータリエンコーダの電気回路を示す回路図。
【図１３】ロータリエンコーダにおいて生成される信号波形を示す図。
【図１４】回転方向変更時にロータリエンコーダで生成される信号波形を示す図。
【図１５】実施の形態２にかかるロータリエンコーダの電気回路の構成を示す回路図。
【図１６】実施の形態２のロータリエンコーダにおいて生成される信号波形を示す図。
【図１７】他の形態の目標速度曲線の一部を拡大して示す拡大図。
【符号の説明】
【０１５６】
１  プリンタ、４  ＣＲモータ（モータ）、５  ＰＦモータ（モータ、印刷対象物送り用モータ）、３１  リニアスケール（スケール）、３１ａ  マーク、３３  リニアエンコーダ（エンコーダ）、３４  ロータリスケール（スケール）、３５  検出部、３６  ロータリエンコーダ（エンコーダ）、３７  制御部、６５  スリット、６９  受光素子（検知素子）、７０  Ａ列出力信号生成回路（第一出力信号生成手段）、７１  Ｂ列出力信号生成回路（第二出力信号生成手段）、７２  Ｃ列出力信号生成回路（第三出力信号生成手段）、７３  Ｄ列出力信号生成回路（第四出力信号生成手段）、９１  第一出力排他論理和回路、９２  第二出力排他論理和回路、Ｓ１  出力信号（第一出力信号）、Ｓ２  出力信号（第二出力信号）、Ｓ３  出力信号（第三出力信号）、Ｓ４  出力信号（第四出力信号）、Ｓ１１  第一排他論理和信号、Ｓ１２  第二排他論理和信号。
【図１】
2007030440.tif 000003
【図２】
2007030440.tif 000004
【図３】
2007030440.tif 000005
【図４】
2007030440.tif 000006
【図５】
2007030440.tif 000007
【図６】
2007030440.tif 000008
【図７】
2007030440.tif 000009
【図８】
2007030440.tif 000010
【図９】
2007030440.tif 000011
【図１０】
2007030440.tif 000012
【図１１】
2007030440.tif 000013
【図１２】
2007030440.tif 000014
【図１３】
2007030440.tif 000015
【図１４】
2007030440.tif 000016
【図１５】
2007030440.tif 000017
【図１６】
2007030440.tif 000018
【図１７】
2007030440.tif 000019