(57)【要約】    【課題】ＣＰＵの変更が容易に行えるプリンタを、提供する。    【解決手段】プリンタ１０1を、各種デバイス、及び、それらと接続されたＦＰＧＡ２１とが搭載されているメインボード２０1に、ＣＰＵ３１1と，ＦＰＧＡ２１をメモリ制御ＡＳＩＣとして機能させるためのコンフィギュレーションＲＯＭ３２1とが搭載されているＣＰＵ用ボード３０1を装着した構成のコントローラを備えた装置としておく。    【選択図】図１
2007185806.tif 000002
【特許請求の範囲】
【請求項１】
印刷に関する各種の制御を行うコントローラを備えたプリンタであって、
前記コントローラが、
１個以上のデバイス，及び，各デバイスと接続されたＦＰＧＡが搭載されているメインボードに、ＣＰＵと，前記ＦＰＧＡを前記ＣＰＵに前記１個以上のデバイスを利用させるための回路として機能させるためのコンフィギュレーションＲＯＭとが搭載されているＣＰＵ用ボードが，装着されたものである
ことを特徴とするプリンタ。
【請求項２】
前記ＣＰＵ用ボードが、
前記ＣＰＵにより実行されるプログラムを記憶したＲＯＭも搭載されているボードである
ことを特徴とする請求項１記載のプリンタ。
【請求項３】
前記ＣＰＵ用ボードが、
前記ＲＯＭと同じバスに接続されたＲＡＭも搭載されているボードである
ことを特徴とする請求項２記載のプリンタ。
【請求項４】
前記ＣＰＵ用ボード及び前記メインインボードが，それらを組み合わせることにより、前記ＣＰＵ用ボード上の前記ＲＯＭと前記メインインボード上の前記ＦＰＧＡとが接続されることになる構成を有するボードである
ことを特徴とする請求項２又は請求項３に記載のプリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタに関する。
【背景技術】
【０００２】
近年、市販されている一般的なプリンタが備えているコントローラ（コントローラボード）は、ＣＰＵと，ＲＡＭ，ＲＯＭ等との間に、各種デバイス間のデータのＤＭＡ転送等を行える幾つかのＡＳＩＣ（Application Specific IC；特定用途向けＩＣ）が設けられたものとなっている。
【０００３】
具体的には、近年、市販されている比較的に高機能／高価格なプリンタ（以下、高級機と表記する）内のコントローラは、図５に示してあるように、ＣＰＵと、各種デバイス（Ｉ／Ｆ回路，ＲＯＭ及びＲＡＭ）との間に、ＩＯ制御ＡＳＩＣ及びメモリ制御ＡＳＩＣが設けられたものとなっている。なお、Ｉ／Ｆ回路とは、ホスト装置（このプリンタ用のプリンタドライバがインストールされているコンピュータ）と通信を行うための回路のことである。また、ＣＰＵと各種デバイス間に設けられている２つのＡＳＩＣのうち、ＩＯ制御ＡＳＩＣは、メモリ制御ＡＳＩＣのピン数を増やすことなく，ＲＯＭとＲＡＭとを同時にアクセスできるようにするために、設けられているＡＳＩＣとなっている。
【０００４】
また、近年、市販されている比較的に低機能／低価格なプリンタ（以下、低価格機と表記する）内のコントローラは、図６に示してあるように、ＣＰＵと、各種デバイス（Ｉ／Ｆ回路，ＲＯＭ及びＲＡＭ）との間に、メモリ制御ＡＳＩＣとほぼ同機能のＩＯ／メモリ制御ＡＳＩＣのみが設けられたものとなっている。換言すれば、近年、市販されている低価格機は、ＩＯ制御ＡＳＩＣを搭載しない（ＲＯＭとＲＡＭとの同時アクセス機能をプリンタに付与しない）ことにより、低価格化を図った装置となっている。
【０００５】
このように、近年、市販されている一般的なプリンタが備えているコントローラ（コントローラボード）は、ＣＰＵと，ＲＡＭ，ＲＯＭ等との間に、各種デバイス間のデータのＤＭＡ転送等を行える幾つかのＡＳＩＣが設けられたものとなっているため、既存のプリンタは、ＣＰＵを，バス仕様の異なるもの（より高機能なもの）に変更することが簡単に行えない装置（ＣＰＵを，バス仕様の異なるものに変更する場合に、メモリ制御ＡＳＩＣ或いはＩＯ／メモリ制御ＡＳＩＣの交換が必要となる装置）となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の課題は、ＣＰＵの変更が容易に行えるプリンタを、提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、プリンタを、“１個以上のデバイス，及び，各デバイスと接続されたＦＰＧＡが搭載されているメインボード”に、“ＣＰＵと，前記ＦＰＧＡを前記ＣＰＵに１個以上のデバイスを利用させるための回路として機能させるためのコンフィギュレーションＲＯＭとが搭載されているＣＰＵ用ボード”を装着したコントローラを備えた装置としておく。
【０００８】
上記構成を有する本発明のプリンタは、ＣＰＵ用ボードを変更するだけで（メインボード自体を変更する必要や、メインボード上のデバイスを変更する必要が全くない形で）、ＣＰＵをどのようなものにも変更できる装置として機能することになる。従って、本発明のプリンタは、ＣＰＵの変更が容易に行えるプリンタ（或いは、それに基づき、各種仕様のものを容易に製造可能なプリンタ）となっていると言うことが出来る。
【０００９】
本発明のプリンタを実現するに際しては、ＣＰＵ用ボードを、ＣＰＵにより実行されるプログラムを記憶したＲＯＭが搭載されているボードや，ＲＯＭ及びＲＡＭが搭載されているボードとしておくことが出来る。また、ＣＰＵ用ボード及びメインインボードを，それらを組み合わせることにより、ＣＰＵ用ボード上のＲＯＭとメインインボード上のＦＰＧＡとが接続されることになる構成を有するボードとしておくことも出来る。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００１１】
《第１実施形態》
図１（Ａ）に示してあるように、本発明の第１実施形態に係るプリンタ１０1は、コントローラと、印刷エンジン４０とを、主な構成要素として備えた装置である。また、プリンタ１０1は、コントローラとして、メインボード２０1にＣＰＵ用ボード３０1を装着したものが，用いられた装置となっている。
【００１２】
メインボード２０1は、図１(Ａ)に示してあるように、ＦＰＧＡ（field programmable gate array：書替え可能ゲートアレイ）２１，Ｉ／Ｆ回路，ＩＯ制御ＡＳＩＣ，ＲＯＭ，ＲＡＭ，及び，ＣＰＵ用ボード３０3を装着するためのコネクタ（ＦＰＧＡ２１と接続されたもの）が搭載されているボードである。一方、ＣＰＵ用ボード３０1は、図１(Ｂ)に示してあるように、ＣＰＵ３１1と、コンフィギュレーションＲＯＭ（図では、"ConfigROM”）３２1とが搭載されており、コンフィギュレーションＲＯＭ３２1に、「メインボード２０1上のＦＰＧＡ２１を，ＣＰＵ３１1用のメモリ制御ＡＳＩＣとして動作させるためのロジック」が書き込まれているボードとなっている。なお、Ｉ／Ｆ回路，ＩＯ制御ＡＳＩＣ，メモリ制御ＡＳＩＣとは、既存の高級機内のコントローラ（図５）に用いられている同名の回路と同機能の回路のことである。また、図示は省略してあるが、本実施形態に係るＣＰＵ用ボード３０1及び後述する各実施形態に係るＣＰＵ用ボード３０2〜３０4は、コントローラ内の各種デバイスにクロックを供給するためのクロックジェネレータも搭載されたボードとなっている。
【００１３】
そして、本実施形態に係るメインボード２０1及びＣＰＵ用ボード３０1は、図から明らかなように、それらをコネクタで接続することにより、ＣＰＵ用ボード３０1上のＣＰＵ３１1及びコンフィギュレーションＲＯＭ３２1が、メインボード２０1上のＦＰＧＡ２１と接続されることになる構成のボードとなっている。
【００１４】
要するに、本実施形態に係るプリンタ１０1は、電源を投入すると、メインボード２０1上のＦＰＧＡ２１が、メインボード２０1に装着されているＣＰＵ用ボード３０1上のコンフィギュレーションＲＯＭ３２1からロジックを読み出して，ＣＰＵ用ボード３０1上のＣＰＵ３１1用のメモリ制御ＡＳＩＣとしての動作を開始する装置となっている。
【００１５】
従って、このプリンタ１０1は、一旦、製造しておけば、ＣＰＵ用ボード３０1を変更するだけで（メインボード２０1自体を変更する必要や、メインボード２０1上のＡＳＩＣを変更する必要が全くない形で）、ＣＰＵ３１1をどのようなものにも変更できる装置となっていると言うことが出来る。
【００１６】
《第２実施形態》
図２(Ａ)に示してあるように、本発明の第２実施形態に係るプリンタ１０2は、メインボード２０2にＣＰＵ用ボード３０2を装着したコントローラと、印刷エンジン４０とを、主な構成要素として備えた装置である。
【００１７】
このプリンタ１０2に用いられているメインボード２０2は、図２(Ａ)に示してあるように、ＦＰＧＡ２１，Ｉ／Ｆ回路，ＲＯＭ，ＲＡＭ，及び，ＣＰＵ用ボード３０2を装着するためのコネクタ（ＦＰＧＡ２１と接続されたもの）が搭載されているボードである。一方、ＣＰＵ用ボード３０2は、図２(Ｂ)に示してあるように、ＣＰＵ３１2と、コンフィギュレーションＲＯＭ３２2とが搭載されており、コンフィギュレーションＲＯＭ３２2に、「メインボード２０2上のＦＰＧＡ２１を，ＣＰＵ３１2用のＩＯ／メモリ制御ＡＳＩＣとして動作させるためのロジック」が書き込まれているボードとなっている。なお、Ｉ／Ｆ回路，ＩＯ／メモリ制御ＡＳＩＣとは、既存の低価格機内のコントローラ（図６）に用いられている同名の回路と同機能の回路のことである。
【００１８】
そして、本実施形態に係るメインボード２０2及びＣＰＵ用ボード３０2は、それらをコネクタで接続することにより、ＣＰＵ用ボード３０2上のＣＰＵ３１2及びコンフィギュレーションＲＯＭ３２2が、メインボード２０2上のＦＰＧＡ２１と接続されることになる構成のボードとなっている。
【００１９】
要するに、本実施形態に係るプリンタ１０2は、電源を投入すると、メインボード２０2上のＦＰＧＡ２１が、メインボード２０2に装着されているＣＰＵ用ボード３０2上のコンフィギュレーションＲＯＭ３２2からロジックを読み出して，ＣＰＵ用ボード３０2上のＣＰＵ３１2用のＩＯ／メモリ制御ＡＳＩＣとしての動作を開始する装置となっている。
【００２０】
従って、このプリンタ１０2も、プリンタ１０1と同様に、一旦、製造しておけば、ＣＰＵ用ボード３０2を変更するだけで（メインボード２０2自体を変更する必要や、メインボード２０2上のＡＳＩＣを変更する必要が全くない形で）、ＣＰＵ３１2をどのようなものにも変更できる装置となっていると言うことが出来る。
【００２１】
《第３実施形態》
図３に示してあるように、本発明の第３実施形態に係るプリンタ１０3は、メインボード２０3にＣＰＵ用ボード３０3を装着したコントローラと、印刷エンジン４０とを、主な構成要素として備えた装置である。
【００２２】
このプリンタ１０3に用いられているメインボード２０3は、図示してあるように、ＦＰＧＡ２１，Ｉ／Ｆ回路，ＩＯ制御ＡＳＩＣ，及び，ＣＰＵ用ボード３０3を装着するための第１コネクタ及び第２コネクタ（ＦＰＧＡ２１に接続されている第１コネクタと、ＩＯ制御ＡＳＩＣに接続されている第２コネクタ）が搭載されているボードである。
【００２３】
一方、ＣＰＵ用ボード３０3は、ＲＯＭと、ＣＰＵ３１3と、コンフィギュレーションＲＯＭ３２3とが搭載されており、コンフィギュレーションＲＯＭ３２3に、「メインボード２０3上のＦＰＧＡ２１を，ＣＰＵ３１3用のメモリ制御ＡＳＩＣとして動作させるためのロジック」が書き込まれているボードとなっている。また、ＣＰＵ用ボード３０3は、第１コネクタと接続されるコネクタに，ＣＰＵ３１3とコンフィギュレーションＲＯＭ３２3とが接続されており、第２コネクタと接続されるコネクタに，ＲＯＭが接続されているボードとなっている。
【００２４】
すなわち、メインボード２０3及びＣＰＵ用ボード３０3は、それらを接続することにより、ＣＰＵ用ボード３０3上のＣＰＵ３１3及びコンフィギュレーションＲＯＭ３２3が、メインボード２０3上のＦＰＧＡ２１と接続され、ＣＰＵ用ボード３０3上のＲＯＭが、メインボード２０3上のＩＯ制御ＡＳＩＣと接続されることになる構成のボードとなっている。
【００２５】
従って、このプリンタ１０3も、一旦、製造しておけば、ＣＰＵ用ボード３０3を変更するだけで（メインボード２０3自体を変更する必要や、メインボード２０3上のデバイスを変更する必要が全くない形で）、ＣＰＵ３１3をどのようなものにも変更できる装置となっていると言うことが出来る。
【００２６】
また、プリンタ１０3は、ＣＰＵ用ボード３０3上にＲＯＭが搭載されている装置となっている。従って、このプリンタ１０3は、ＣＰＵ３１3の変更作業と、ＲＯＭ上のファームウェアの変更作業とを、ＣＰＵ用ボード３０3を変更するだけで行える装置となっていると言うことも出来る。
【００２７】
《第４実施形態》
図４に示してあるように、本発明の第４実施形態に係るプリンタ１０4は、メインボード２０4にＣＰＵ用ボード３０4を装着したコントローラと、印刷エンジン４０とを、主な構成要素として備えた装置である。
【００２８】
このプリンタ１０4に用いられているメインボード２０4は、図示してあるように、ＦＰＧＡ２１，Ｉ／Ｆ回路，及び，ＣＰＵ用ボード３０3を装着するための，ＦＰＧＡ２１に別バスによって接続された第１コネクタ及び第２コネクタが搭載されているボードである。一方、ＣＰＵ用ボード３０4は、ＲＡＭ，ＲＯＭ，ＣＰＵ３１4，及び，コンフィギュレーションＲＯＭ３２4が搭載されており、コンフィギュレーションＲＯＭ３２4に、「メインボード２０4上のＦＰＧＡ２１を，ＣＰＵ３１4用のＩＯ／メモリ制御ＡＳＩＣとして動作させるためのロジック」が書き込まれているボードとなっている。また、ＣＰＵ用ボード３０4は、第１コネクタと接続されるコネクタに，ＣＰＵ３１4及びコンフィギュレーションＲＯＭ３２4が接続されており、第２コネクタと接続されるコネクタに，ＲＯＭ及びＲＡＭが接続されているボードとなっている。
【００２９】
要するに、本実施形態に係るメインボード２０4及びＣＰＵ用ボード３０4は、それらをコネクタで接続することにより、ＣＰＵ用ボード３０4上のＣＰＵ３１4及びコンフィギュレーションＲＯＭ３２4、ＣＰＵ用ボード３０4上のＲＯＭ及びＲＡＭが、メインボード２０4上のＦＰＧＡ２１と別のバスで接続されることになる構成のボードとなっている。
【００３０】
従って、このプリンタ１０4も、プリンタ１０1〜１０3と同様に、一旦、製造しておけば、ＣＰＵ用ボード３０4を変更するだけで（メインボード２０4自体を変更する必要や、メインボード２０4上のＡＳＩＣを変更する必要が全くない形で）、ＣＰＵ３１4をどのようなものにも変更できる装置となっていると言うことが出来る。
【００３１】
また、プリンタ１０4も、プリンタ１０3と同様に、ＣＰＵ用ボード３０4上にＲＯＭが搭載されている装置となっている。従って、このプリンタ１０4も、ＣＰＵ３１4の変更作業と、ＲＯＭ上のファームウェアの変更作業とを、ＣＰＵ用ボード３０4を変更するだけで行える装置となっていると言うことが出来る。
【００３２】
《変形形態》
上記した各実施形態に係るプリンタ１０1〜１０4は、各種の変形を行うことが出来る。例えば、プリンタ１０3，１０4を、１組のコネクタによりメインボード２０とＣＰＵ用ボード３０とが接続される装置に変形しておくことが出来る。ただし、上記した構成（２組のコネクタにてメインボード２０とＣＰＵ用ボード３０とが接続される構成）を採用しておいた方が、メインボード２０上のデバイスととＣＰＵ用ボード３０上のデバイス間の信号線の距離を短くすることが出来るため、上記構成を採用しておくことが望ましい。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態に係るプリンタの構成図。
【図２】本発明の第２実施形態に係るプリンタの構成図。
【図３】本発明の第３実施形態に係るプリンタの構成図。
【図４】本発明の第４実施形態に係るプリンタの構成図。
【図５】従来のプリンタ（高級機）の構成図。
【図６】従来のプリンタ（低価格機）の構成図。
【符号の説明】
【００３４】
１０1〜１０4  プリンタ、  ２０1〜２０4  メインボード、  ２１  ＦＰＧＡ
３０1〜３０4  ＣＰＵ用ボード、  ３１1〜３１4  ＣＰＵ
３２1〜３２4  コンフィギュレーションＲＯＭ、  ４０  印刷エンジン
【図１】
2007185806.tif 000003
【図２】
2007185806.tif 000004
【図３】
2007185806.tif 000005
【図４】
2007185806.tif 000006
【図５】
2007185806.tif 000007
【図６】
2007185806.tif 000008