(57)【要約】【課題】  トレンチ分離を有する固体撮像装置において、リーク電流を避けながら撮像画素の飽和特性や感度特性を低下させることなく、画素セルを微細化すること。【解決手段】  第１導電型の半導体基板２０１と、前記半導体基板２０１内に設けられた第２導電型のウェルと、前記ウェル内に設けられた第１導電型の複数の電荷蓄積領域２０８と、前記ウェル内に設けられ、その内壁にシリコン酸化膜２０４が形成されたトレンチ構造２０３と、前記トレンチ構造２０３の周囲に近接してあるいはそのごく近傍に設けられた第２導電型の欠陥抑制層２０５と、前記欠陥抑制層２０５と前記電荷蓄積領域２０８との間に設けられた第１導電型の反転層２０９とを備える。【選択図】図２
2007311648.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板内に設けられた第２導電型のウェルと、
前記ウェル内に設けられた第１導電型の複数の電荷蓄積領域と、
前記ウェル内に設けられ、その内壁にシリコン酸化膜が形成されたトレンチ構造と、
前記トレンチ構造の周囲に近接してあるいはそのごく近傍に設けられた第２導電型の欠陥抑制層と、
前記欠陥抑制層の周囲の前記電荷蓄積領域との間に設けられた第１導電型の反転層と
を備えていることを特徴とする固体撮像装置。
【請求項２】
前記欠陥抑制層を形成する第２導電型の不純物濃度は、前記第２導電型のウェルの不純物濃度よりも高く、前記反転層を形成する第１導電型の不純物濃度は、前記電荷蓄積領域の不純物濃度よりも高い請求項１記載の固体撮像装置。
【請求項３】
前記電荷蓄積領域に隣接しない前記トレンチ構造の周囲には、前記欠陥抑制層および前記反転層が設けられていない請求項１または２記載の固体撮像装置。
【請求項４】
前記トレンチ構造および前記電荷蓄積領域の下部に形成された素子分離チャネルストッパー層と前記反転層の底部との境界部分に、第２導電型のチャネルストッパー領域が形成されていることを特徴とする請求項１〜３記載の固体撮像装置。
【請求項５】
第１導電型のシリコン基板に第２導電型のウェルを形成する第１工程と、
前記ウェル内にトレンチ構造を形成する第２工程と、
前記トレンチ構造の内壁にシリコン酸化膜を形成する第３工程と、
前記トレンチ構造の周囲に第２導電型の欠陥抑制層を形成する第４工程と、
前記欠陥抑制層の周囲に第１導電型の反転層を形成する第５工程と、
前記トレンチ構造の間の領域に第１導電型の電荷蓄積領域を形成する第６工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項６】
前記第２工程が、前記シリコン基板上にシリコン酸化膜およびシリコン窒化膜を形成した後、パターンニングされたレジスト層を用いて、エッチングによって前記トレンチ構造を形成するものであり、
前記第３工程が、前記トレンチ構造内壁に熱酸化によってシリコン酸化膜を形成するものであり、
前記第４工程が、第２導電型の不純物をイオン注入することにより前記欠陥抑制層を形成するものであり、
前記第５工程が、第１導電型の不純物をイオン注入することにより前記反転層を形成するものであり、
前記第６工程が、画素毎にパターニング形成されたレジストを用いて、第１導電型の不純物をイオン注入することにより前記電荷蓄積領域を形成するものである請求項５に記載の固体撮像装置の製造方法。
【請求項７】
前記第４工程および前記第５工程のイオン注入が、前記トレンチ構造を用いてこれと自己整合的に行われるものである請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記第５工程の前記反転層の形成が、前記第６工程の前記電荷蓄積領域の形成時に注入される不純物よりも２倍以上の濃度を持つ不純物をイオン注入して形成されるものである請求項５〜７に記載の固体撮像装置の製造方法。
【請求項９】
前記第４工程および第５工程において、前記電荷蓄積領域に隣接しない前記トレンチ構造の周辺をレジストで覆い、前記電荷蓄積領域に隣接しない前記トレンチ構造の周辺には前記欠陥抑制層および前記反転層を設けない請求項５〜８記載の固体撮像装置の製造方法。
【請求項１０】
前記第６工程の後に、前記トレンチ構造および前記電荷蓄積領域の下部に素子分離チャネルストッパー層を形成するとともに、前記素子分離チャネルストッパー層と前記反転層の底部との境界部分に、第２導電型のチャネルストッパー領域を形成する第７工程を有する請求項５〜９記載の固体撮像装置の製造方法。
【請求項１１】
前記第７工程が、前記トレンチ構造の底部に第２導電型の不純物を垂直方向に深くイオン注入して前記チャンネルストッパー領域を形成するものである請求項１０記載の固体撮像装置の製造方法。
【請求項１２】
前記第７工程のイオン注入が、前記トレンチ構造を用いてこれと自己整合的に行われるものである請求項１１記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関し、特に、固体撮像装置を構成する画素セルを微細化する技術に関する。
【背景技術】
【０００２】
近年、固体撮像装置に対する高画素化の要請は止まることなく高まるばかりである。この要請に応えるべく固体撮像装置を構成する画素セルの微細化が進められた結果、ＬＯＣＯＳ（Local Oxidation of Silicon）分離によって画素セルを分離することが加工精度上困難となり、代わりに、半導体基板にトレンチ構造を形成し、その内部にシリコン酸化膜や誘電体を埋め込むトレンチ分離（STI: Shallow Trench Isolation）が使用されるようになってきている。トレンチ分離は、0.25μmテクノロジー以下の微細パターン形成で一般的に用いられている技術であり、ＬＯＣＯＳ分離と比較して基板内部に誘電体を深く埋め込めるため分離距離を稼げることから、微細化された画素セルの分離に適していると期待される。
【０００３】
ただし、トレンチ分離を用いると加工時のプロセスダメージや、トレンチ構造内面に形成される酸化膜や埋め込まれるシリコン絶縁物の応力によって結晶欠陥が発生する。この結晶欠陥は電子の生成再結合中心となり、その欠陥から半導体の伝導帯に熱励起されて発生する電子がフォトダイオードに入ると暗時電流や白キズといった画像欠陥を引き起こす。そこで、トレンチ構造側壁のごく近傍の欠陥が多く生じている領域を覆うようにフォトダイオードとは逆のタイプの不純物領域（以下、単に「不純物領域」という。）を形成する方法が考えられている（特許文献１）。このようにすれば、固体撮像装置の動作中、フォトダイオードから延びる空乏層が欠陥の多いトレンチ側壁まで広がらないようにしてリーク電流を避けることができるため、不要な電荷がフォトダイオードに入らないようにすることができる。
【特許文献１】特開２００２−５７３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、本発明者らは、上記のように絶縁分離のトレンチ構造側壁近傍に不純物領域を形成すると、飽和特性や感度特性が低下することを実験により見出した。この問題は、画素セルのサイズが２．２μｍ角以下になると特に顕著になるため、画素セルのサイズが２．２μｍ角よりも小さい固体撮像装置を実現することが困難になるという問題点がある。
【０００５】
本発明は、上述のような問題に鑑みてなされたものであって、トレンチ分離を有する固体撮像装置において、リーク電流を避けながら撮像画素の飽和特性や感度特性を低下させることなく、画素セルを微細化した固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る固体撮像装置は、第１導電型の半導体基板と、  前記半導体基板内に設けられた第２導電型のウェルと、前記ウェル内に設けられた第１導電型の複数の電荷蓄積領域と、前記ウェル内に設けられ、その内壁にシリコン酸化膜が形成されたトレンチ構造と、前記トレンチ構造の周囲に近接してあるいはそのごく近傍に設けられた第２導電型の欠陥抑制層と、前記欠陥抑制層と前記電荷蓄積領域との間に設けられた第１導電型の反転層とを備えていることを特徴とする。
【０００７】
このように、フォトダイオードである電荷蓄積領域と、トレンチ構造の周囲に設けられた不純物領域である欠陥抑制層との間に、欠陥抑制層とは異なる導電型の反転層を設けることによって、反転層を設けない場合に生じる電荷蓄積領域の縮小を回避することができる。このため、電荷蓄積領域の縮小に起因するフォトダイオードの飽和特性や感度特性の低下を伴うことなく固体撮像装置の画素セルを微細化することができる。
【０００８】
なお、この場合において、前記欠陥抑制層を形成する第２導電型の不純物濃度は、前記第２導電型のウェルの不純物濃度よりも高く、前記反転層を形成する第１導電型の不純物濃度は、前記電荷蓄積領域の不純物濃度よりも高くすればより好適である。
【０００９】
また、前記電荷蓄積領域に隣接するものではない前記トレンチ構造の周辺には、前記欠陥抑制層および前記反転層が設けられていないことが望ましい。このようにすることで、トランジスタのナローチャネル特性を低下させないようにすることができる。
【００１０】
さらに、前記トレンチ構造および前記電荷蓄積領域の下部に形成された素子分離チャネルストッパー層と前記反転層の底部との境界部分に、第２導電型のチャネルストッパー領域が形成されていることが望ましい。このようにすることで、隣り合う電荷蓄積領域の分離をより確実に行うことができる。
【００１１】
また、本発明に係る固体撮像装置の製造方法は、第１導電型のシリコン基板に第２導電型のウェルを形成する第１工程と、前記ウェル内にトレンチ構造を形成する第２工程と、前記トレンチ構造の内壁にシリコン酸化膜を形成する第３工程と、前記トレンチ構造の周囲に第２導電型の欠陥抑制層を形成する第４工程と、前記欠陥抑制層の周囲に第１導電型の反転層を形成する第５工程と、前記トレンチ構造の間の領域に第１導電型の電荷蓄積領域を形成する第６工程とを含むことを特徴とする。
【００１２】
より具体的には、前記第２工程が、前記シリコン基板上にシリコン酸化膜およびシリコン窒化膜を形成した後、パターンニングされたレジスト層を用いて、エッチングによって前記トレンチ構造を形成するものであり、前記第３工程が、前記トレンチ構造内壁に熱酸化によってシリコン酸化膜を形成するものであり、前記第４工程が、第２導電型の不純物をイオン注入することにより前記欠陥抑制層を形成するものであり、前記第５工程が、第１導電型の不純物をイオン注入することにより前記反転層を形成するものであり、前記第６工程が、画素毎にパターニング形成されたレジストを用いて、第１導電型の不純物をイオン注入することにより前記電荷蓄積領域を形成するものであることが望ましい。
【００１３】
このようにすることで、本発明に係る固体撮像装置を容易に形成することができる。
【００１４】
また、前記第４工程および前記第５工程のイオン注入が、前記トレンチ構造を用いてこれと自己整合的に行われるものであること、さらに、前記第５工程の前記反転層の形成が、前記第６工程の前記電荷蓄積領域の形成時に注入される不純物よりも２倍以上の濃度を持つ不純物をイオン注入して形成されるものであることが好適である。
【００１５】
さらに、前記第４工程および第５工程において、前記電荷蓄積領域に隣接しない前記トレンチ構造の周辺をレジストで覆い、前記電荷蓄積領域に隣接しない前記トレンチ構造の周辺には前記欠陥抑制層および前記反転層を設けないことが好ましい。
【００１６】
また、前記第６工程の後に、前記トレンチ構造および前記電電荷蓄積領域の下部に素子分離チャネルストッパー層を形成するとともに、前記素子分離チャネルストッパー層と前記反転層の底部との境界部分に、第２導電型のチャネルストッパー領域を形成する第７工程を有することが望ましい。
【００１７】
また、前記第７工程が、前記トレンチ構造の底部に第２導電型の不純物を垂直方向に深くイオン注入して前記チャンネルストッパー領域を形成するものであること、前記第７工程のイオン注入が、前記トレンチ構造を用いてこれと自己整合的に行われるものであることがより望ましい。
【発明の効果】
【００１８】
本発明の固体撮像装置及びその製造方法によれば、トレンチ分離を有する固体撮像装置において、リーク電流を避けながら撮像画素の飽和特性や感度特性を低下させることなく、画素セルを微細化した固体撮像装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る固体撮像装置及びその製造方法の実施の形態について、図面を参照しながら説明する。
【００２０】
（実施の形態１）
まず、本発明に係る固体撮像装置の全体構成について説明する。
【００２１】
図１は、固体撮像装置の構成の概略を示す回路図である。
【００２２】
図１に示されるように、固体撮像装置１は複数の画素セル１０１、垂直走査回路１０２、水平走査回路１０３、水平スイッチ素子１０４及びアンプ１０５を備え、これらを読出パルス線１０６、垂直選択線１０７、垂直信号線１０８及び水平信号線１０９にて接続した構成となっている。なお、画素セル１０１はそれぞれ垂直選択用スイッチ素子１１０、読出用スイッチ素子１１１及び光電変換素子１１２を備えており、セルサイズは２．２μｍ角である。画素セル１０１はマトリックス状に配列されて撮像領域をなす。
【００２３】
マトリックス状に配列された画素セル１０１は行毎に垂直選択線１０７を共用しており、それぞれ垂直選択用スイッチ素子１１０の制御電極が前記垂直選択線１０７に接続されている。垂直走査回路１０２は垂直選択線１０７を介して、垂直選択用スイッチ素子１１０の制御電極に垂直走査パルスを入力する。
【００２４】
また、画素セル１０１はマトリックスの列毎に垂直信号線１０８を共用しており、それぞれ読出用スイッチ素子１１１の一方の主電極が前記垂直信号線１０８に接続されている。また、読出用スイッチ素子１１１の他方の主電極はフォトダイオードである光電変換素子１１２に接続されている。
【００２５】
更に、画素セル１０１はマトリックスの列毎に読出パルス線１０６を共用しており、それぞれ垂直選択用スイッチ素子１１０の主電極が前記読出パルス線１０６に接続されている。垂直選択用スイッチ素子１１０の他方の主電極は読出用スイッチ素子１１１の制御電極に接続されている。
【００２６】
水平スイッチ素子１０４の一方の主電極は垂直信号線１０８に接続され、他方の主電極は水平信号線１０９に接続されている。また、水平スイッチ素子１０４の制御電極には水平走査回路１０３から水平走査パルスが入力される。アンプ１０５は水平信号線１０９の信号電荷を増幅して出力する。
【００２７】
さて、垂直走査回路１０２から垂直走査パルスが、水平走査回路１０３から読出パルスが入力されると、垂直選択用スイッチ素子１１０はそれらの積のパルスを読出用スイッチ素子１１１の制御電極に入力して、光電変換素子１１２が光電変換して得た信号電荷を垂直信号線１０８に出力させる。水平走査回路１０３が水平スイッチ素子１０４に水平走査パルスを入力すると共に、読出パルス線１０６に水平読出しパルスを入力すると、垂直信号線１０８に出力された信号電荷が水平信号線１０９に伝えられ、アンプ１０５にて増幅されて出力される。
【００２８】
なお、ここでは一般的構成の固体撮像装置について説明したが、本発明の固体撮像装置の構成が上記に限定されないのは言うまでも無く、他の構成としても良い。
【００２９】
次に、本実施形態の固体撮像装置１の画素セル１０１について、詳細な構成を説明する。
【００３０】
図２は、第１の実施形態における固体撮像装置１の撮像領域、すなわち画素セル１０１内のフォトダイオード２０８近傍部分の構成を示す模式断面図である。図２に示されるように、半導体基板であるシリコン基板２０１上にフォトダイオード２０８と隣接する素子を分離するためのトレンチ構造（トレンチ溝）２０３が形成されている。シリコン基板２０１は、ここでは第１導電型であるＮ型の半導体基板上に第２導電型であるＰ型のウェルが形成されている。なお、図２にはＰ型ウェル部分のみが表わされており、Ｎ型基板部分は図示を省略している。
【００３１】
フォトダイオード２０８は第１導電型のＮ型半導体層からなっており、フォトダイオード２０８のシリコン基板２０１表面側にはシールド層２１４が設けられている。また、フォトダイオード２０８は、いわゆる埋め込み型フォトダイオードとなっており、画素セル１０１における光電変換素子１１２を構成する。このように埋め込み型フォトダイオードとすることで、フォトダイオード２０８がシリコン基板２０１表面の欠陥から遮断されるため、シリコン基板２０１表面の欠陥に起因するリーク電流の発生を防ぐことができる。フォトダイオード２０８のサイズは平面視で１．７μｍ×１．１μｍである。
【００３２】
トレンチ構造２０３はその内壁面にライナー酸化膜２０４が形成されており、さらにここでは、シリコン酸化物を堆積させて形成された埋め込み層が充填されている。このトレンチ構造２０３によって、隣接する画素セル間、または、シリコン基板表面に形成された回路素子間を分離する。トレンチ構造２０３のサイズは、幅が０．３５μｍで、深さが０．３μｍである。
【００３３】
トレンチ構造２０３の周囲には、第２導電型であるＰ型半導体層からなる欠陥抑制層２０５が形成されている。このようにトレンチ構造２０３の周囲にＰ型半導体からなる欠陥抑制層２０５を形成することにより、以下のような効果が生じる。
【００３４】
後述するとおり、トレンチ構造２０３はドライエッチングによって形成されるため、シリコン基板２０１がエッチングプラズマによるダメージを受ける。また、トレンチ構造２０３の内壁面のライナー酸化膜２０４は熱酸化によって形成されるため、ライナー酸化膜２０４とシリコン基板２０１との間に応力が発生する。これらの結果、トレンチ構造２０３周辺のシリコン基板２０１内に格子欠陥が生じると、この格子欠陥から熱励起により電荷が生じてフォトダイオード２０８に入り、偽信号を発生させて画質を劣化させてしまうことがある。ここで、Ｐ型半導体層の欠陥抑制層２０５をトレンチ構造２０３の周囲に形成することで、上述の電子をホールと結合させてフォトダイオード２０８に入るのを阻止することができるのである。この効果を十分に発揮させるため、欠陥抑制層２０５はトレンチ構造から約５０ｎｍ程度の範囲の欠陥存在領域を覆うよう形成している。
【００３５】
また、欠陥抑制層２０５の不純物濃度は、シリコン基板を形成するＰ型半導体ウェルの不純物濃度より高い濃度であることが望ましい。具体的な濃度としては、欠陥抑制層２０５の不純物濃度が５Ｅ１７［／ｍ3］程度、Ｐ型半導体ウェルの不純物濃度は１Ｅ１７［／ｍ3］程度であり、このようにＰ型ウェルの不純物濃度よりも高い不純物濃度とすることで、欠陥抑制層２０５のうちトレンチ構造２０３側へ空乏層が伸びにくくなるため、トレンチ構造表面の欠陥を電気的に不活性にすることができるようになる。
【００３６】
欠陥抑制層２０５の周囲には、第１導電型であるＮ型半導体からなる反転層２０９が形成されている。このように第１導電型の反転層２０９を形成することで、フォトダイオード２０８の実効領域が縮小することを防止することができるという効果がある。
【００３７】
上述のように欠陥抑制層２０５は、その作用効果を考え、濃いＰ型の半導体層で形成することが望ましいが、固体撮像装置１の製造プロセスにおける種々の熱処理工程によって欠陥抑制層２０５に含まれるＰ型不純物が熱拡散してフォトダイオード２０８に進入することが考えられる。この結果、Ｎ型半導体層であるフォトダイオード２０８の実効領域が縮小するという現象が生じ、フォトダイオード２０８に蓄積できる電荷数が減少して画質が低下するという問題が発生する。
【００３８】
この問題は、トレンチ構造２０３とフォトダイオード２０８との間隔が狭くなる場合、特に画素セルのサイズが本実施の形態のように２．２μｍ角の場合、もしくはこれよりも小さくなる場合に顕著となるが、本実施の形態のように反転層２０９を設けることで、より小さな画素セルの固体撮像装置を実現することができるようになるのである。
【００３９】
このような作用効果から、反転層２０９の不純物濃度は、フォトダイオード２０８を形成するＮ型半導体の不純物濃度より高い濃度であることが望ましい。具体的な濃度としては、反転層２０９の不純物濃度は１〜５Ｅ１２［／ｍ3］程度、フォトダイオード２０８の不純物濃度は１〜５Ｅ１１［／ｍ3］程度であり、このようにフォトダイオード２０８の不純物濃度よりも高い不純物濃度とすることで、フォトダイオード２０８の電位を横方向に広くすることができるため、フォトダイオード２０８に蓄積することができる電子数を増加させることが可能となる。
【００４０】
反転層２０９を上記のように濃いＮ型半導体層とした場合の、不純物プロファイルを図９に示す。図９のプロファイルから、図１０に示す反転層２０９を形成していない場合のプロファイルと比較して、フォトダイオード２０８を構成するＮ型領域がトレンチ構造２０３側に広がって形成されていることがわかる。この不純物プロファイル結果からも明らかなとおり、反転層２０９を設けることによって、微細化に伴ってフォトダイオード２０８の実効領域が当初の領域よりも縮小することを防止できていることがわかる。
【００４１】
上記以外の構成は、通常の固体撮像装置と同様であるため、簡略に説明する。
【００４２】
フォトダイオード２０８のキャリアをドレイン層２１５に転送する転送ゲートの閾値を決定する読出制御層として、Ｐ型領域の第１から第３の３つの読出制御層２０７、２１０、２１１がフォトダイオード２０８の近傍に形成される。これらは、ゲート酸化膜２１２、ゲート電極２１３、ドレイン層２１５とともに、読出用スイッチ素子１１１を構成する。
【００４３】
配線２１７はフォトダイオード２０８に蓄積された電荷を読み出すための配線である。層間絶縁膜２１６は可視光について高い透光性を有する絶縁部材である。遮光膜２１８は入射光が入射すべきフォトダイオード２０８以外のフォトダイオード２０８に入射しないように遮光する。チャネルストッパー層２２０は、トレンチ素子分離のチャネルストッパーであり、隣り合う素子間を分離する。また、保護膜２１８は固体撮像素子１の表面を保護する。
【００４４】
なお、以上、電荷蓄積領域であるフォトダイオード２０８を形成する画素部について本実施形態の固体撮像素子の構造を説明してきたが、画素部の周辺でフォトダイオード２０８を形成しない周辺回路部に形成されている、電荷蓄積領域に隣接しないトレンチ構造２０３については、その周囲の構成を画素部のものと異ならせることが望ましい。周辺回路部では、画素部のようにトレンチ構造２０３を設けることで生じる、不要な電荷がフォトダイオードに入って画質が低下するという課題が生じないため、欠陥抑制層２０５および反転層２０９は不要となるからである。むしろ、周辺回路部のトレンチ構造２０３の周辺には欠陥抑制層２０５や反転層２０９を形成しないことで、周辺回路として形成されるトランジスタのナローチャネル特性を劣化させることなく周辺回路を正常に動作させることができる。
【００４５】
次に、以上説明した固体撮像装置１の製造工程について説明する。
【００４６】
図３から図８は、本実施形態に係る固体撮像装置１の製造工程を示す模式断面図である。
【００４７】
まず、第１導電型であるＮ型の半導体基板上に第２導電型であるＰ型のウェルを形成して、シリコン基板２０１を形成する（第１工程、図示せず。）。
【００４８】
次に、図３（ａ）に示すように、シリコン基板２０１上に下地シリコン酸化膜である酸化膜２０２を熱酸化によって形成し、当該酸化膜２０２上に、低圧化学気相成長法（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）によってシリコン窒化膜である窒化膜３０１を形成する。酸化膜２０２の膜厚は１０ｎｍであり、窒化膜３０１の膜厚は１５０ｎｍである。なお、低圧化学気相成長法は、形成する薄膜を構成する元素を含む１乃至数種の化合物ガスや単体ガスを０．１〜１０Ｔｏｒｒ程度の減圧下の昇温したウェーハ上に供給し、化学反応によって薄膜を成長させる方法である。
【００４９】
その後、図３（ｂ）に示すように、窒化膜３０１上にレジスト剤を塗布し、熱処理（プリベーク）し、ステッパ等の露光装置を用いて露光し、有機溶剤等でレジスト現像した後、再び熱処理（ポストベーク）することによってパターン化されたレジスト３０２を形成する。そして、窒化膜３０１、酸化膜２０２及びシリコン基板２０１のレジスト３０２に覆われていない部分をエッチングプロセスによって掘削してトレンチ構造２０３を形成する（第２工程）。この場合において、エッチングプロセスはドライエッチングであっても良いし、ウェットエッチングであっても良い。
【００５０】
次に、図３（ｃ）に示すように、レジスト３０２を除去した後、熱処理を施すことによってトレンチ構造２０３の内壁を熱酸化させ、薄いライナー酸化膜２０４を形成する（第３工程）。ライナー酸化膜２０４の膜厚は１５ｎｍである。
【００５１】
次に、図４（ａ）に示すように、ホウ素（Ｂ）を加速エネルギー３０ｋｅＶ、シリコン基板２０１の表面の垂線に対する傾斜角２５度で注入量８．０×１０12ｉｏｎｓ／ｃｍ2ずつ４方向から順次イオン注入して、欠陥抑制層２０５を形成する（第４工程）。ここで４方向から順次注入するとは、注入イオンの傾斜角を保ちながらシリコン基板２０１の主面に対して９０度ずつ回転しながらイオン注入することをいう。このようにすれば、シリコン基板２０１表面にイオンが注入されない「かげ」の部分ができないので、トレンチ構造２０３の壁面の周囲すべてについて欠陥抑制層２０５を形成することができる。
【００５２】
その後、図４（ｂ）に示すように、砒素（Ａｓ）を加速エネルギー６００ＫｅＶ、傾斜角２５度で注入量５．０×１０11ｉｏｎｓ／ｃｍ2ずつ４方向から順次イオン注入して、高濃度のＮ型領域である反転層２０９を形成する（第５工程）。
【００５３】
ここで、注入する不純物の濃度は、後に同じ導電型の領域として形成される電荷蓄積領域であるフォトダイオード２０８を形成する際に注入する不純物濃度よりも濃くすることで、形成される領域の濃度を高くすることができ、特に、注入する際の不純物濃度を２倍以上とすることが好ましい。このように、反転層２０９を形成する際の不純物濃度を、フォトダイオード２０８を形成する際の不純物濃度より濃くすること、特に、２倍以上の不純物濃度とすることで、フォトダイオードの電位を横方向に広くすることができるため、フォトダイオード２０８に蓄積することができる電子数を増加することが可能になるという効果が生じる。
【００５４】
また、トレンチ構造２０３を形成した後に、所定の傾斜角で４方向から順次不純物を注入するという工法をとることで、欠陥抑制層２０５および反転層２０９の双方ともをトレンチ構造２０３に対して自己整合的に形成することができる。特に、反転層２０９については、レジストパターニングによってイオン注入を行う方法に比べてマスク合わせによる重ね合わせばらつきを考慮する必要がなく、プロセス上のばらつきを低減することができるという大きな長所を有する。
【００５５】
なお、ここまでは、電荷蓄積領域であるフォトダイオード２０８が形成される画素部のトレンチ構造２０３について、その周囲近傍に欠陥抑制層２０５および反転層２０９を形成する方法について説明してきた。しかしながら、画素部の周囲に形成される周辺回路部において電荷蓄積領域に隣接しないトレンチ構造２０３の周辺には、欠陥抑制層２０５および反転層２０９の形成は不要である。このため、画素部のトレンチ構造２０３の周囲に欠陥抑制層２０５および反転層２０９を形成する第４工程および第５工程時には、窒化膜３０１を含む周辺回路領域全面にレジスト膜を塗布してこれら周辺回路部のトレンチ構造２０３を覆うようにする。このようにすることで、周辺回路部に位置する、電荷蓄積領域に隣接しないトレンチ構造２０３の周辺には、欠陥抑制層２０５や反転層２０９が形成されないため、トランジスタのナローチャネル特性を劣化させることなく周辺回路を正常に動作させることができる。
【００５６】
上記のように、画素部と周辺回路部とで、その周囲の構造が異なる２種類のトレンチ構造２０３を形成した後、シリコン基板２０１の全面にシリコン酸化物を堆積させて埋込層２０６を形成し、化学機械的研磨法（ＣＭＰ：Chemical Mechanical Polising）を用いて埋込層２０６以外のシリコン酸化物を除去して、図４（ｃ）に示すように表面を平坦化する。
【００５７】
更に、図４（ｄ）に示すように、窒化膜３０１を除去し、図５（ａ）に示すように、ホウ素を加速エネルギー１０ｋｅＶでイオン注入量１．０×１０12ｉｏｎｓ／ｃｍ2だけ注入して、第１読出制御層２０７を形成する。
【００５８】
その後、図５（ｂ）に示すように、酸化膜２０２および埋込層２０６上にレジスト膜を塗布、通常の露光現像作業によってパターンニングされたレジスト５０１を形成した後、砒素（Ａｓ）を加速エネルギー６００ｋｅＶで注入量１．０×１０12ｉｏｎｓ／ｃｍ2だけイオン注入して、電荷蓄積領域であるフォトダイオード２０８を形成する（第６工程）。
【００５９】
レジスト５０１を除去した後、図６（ａ）に示すように、パターンニングされたレジスト６０１を形成し、先ず、ホウ素を加速エネルギー３００ｋｅＶで注入量４．０×１０11ｉｏｎｓ／ｃｍ2だけイオン注入して第２読出制御層２１０を形成する。次いで、同じくホウ素を加速エネルギー１００ｋｅＶで注入量８．０×１０11ｉｏｎｓ／ｃｍ2だけイオン注入して第３読出制御層２１１を形成する。
【００６０】
レジスト６０１を除去した後、ホウ素を加速エネルギー１２０ＫｅＶで注入量６．０×１０12ｉｏｎｓ／ｃｍ2だけイオン注入して図６（ｂ）に示すように、素子分離チャネルストッパー層２２０を形成する。
【００６１】
酸化膜２０２をエッチングプロセスによって除去して第１読出制御層２０７を露出させる。そして、この第１読出制御層２０７の露出部分に、図７（ａ）に示すように、ゲート酸化膜２１２とこれを介してゲート電極２１３とを順次形成する。
【００６２】
次に、図７（ｂ）に示すように、パターンニングされたレジスト６０３を形成した後、ホウ素を加速エネルギー６ｋｅＶで注入量１．０×１０14ｉｏｎｓ／ｃｍ2だけイオン注入し、シールド層２１４を形成する。
【００６３】
レジスト６０３を除去した後、図８（ａ）に示すように、パターンニングされたレジスト７０２を形成し、リン（Ｐ）を加速エネルギー５０ｋｅＶで注入量４．０×１０13ｉｏｎｓ／ｃｍ2だけイオン注入し、更にホウ素を加速エネルギー３０ｋｅＶで注入量２．０×１０12ｉｏｎｓ／ｃｍ2だけイオン注入してドレイン層２１５を形成する。
【００６４】
そして、レジスト７０２を除去した後、図８（ｂ）に示すように、配線工程にて層間絶縁膜２１６、配線２１７、遮光膜２１８及び保護膜２１９を形成する。
【００６５】
このようにして、本実施形態にかかる固体撮像装置１が製造される。
（第２の実施形態）
本発明に係る固体撮像装置１の別の実施形態について説明する。
【００６６】
図１１は、第２の実施形態に係る固体撮像装置の撮像領域の構成を示す模式断面図である。
【００６７】
この第２の実施形態にかかる固体撮像装置は、基本的な構成は上述した第１の実施形態にかかる固体撮像装置と同様であり、構成が同じ部分には同じ符号を付し、また、説明を簡略化する。
【００６８】
すなわち、シリコン基板２０１上に電荷蓄積領域であるフォトダイオード２０８とトレンチ構造２０３が形成されおり、シリコン基板２０１がＮ型半導体基板上にＰ型ウェルが形成されてなる点、また、トレンチ構造２０３の内壁にライナー酸化膜２０４が、また、トレンチ構造２０３の周囲に欠陥抑制層２０５および反転層２０９が形成されている点やこれらの導電型も第１の実施形態のものと同じである。さらに、フォトダイオードのサイズが平面視で１．７μｍ×１．１μｍである点、また、トレンチ構造２０３の幅が０．３５μｍで深さが０．３μｍである点も同じである。
【００６９】
フォトダイオード２０８の近傍に、第１から第３の３つの読出制御層２０７、２１０及び２１１、ゲート酸化膜２１２、ゲート電極２１３、ドレイン層２１５等が形成されて読出用スイッチ素子１１１を構成する点、その他配線２１７、層間絶縁膜２１６、遮光膜２１８についても同様である。
【００７０】
本実施の形態では、電荷蓄積領域であるフォトダイオード２０８およびトレンチ構造２０３や読出用スイッチ素子１１１を構成する各領域が形成されている下方のシリコン基板２０１内に形成された素子分離チャネルストッパー層２２０と、トレンチ構造２０３の周囲に形成された反転層２０９との境界部分近傍に、第２導電型であるＰ型のチャンネルストッパー領域２２１が形成されている点が第１の実施形態のものと異なる。
【００７１】
本願発明では、不要なリーク電流の発生を防止するためにトレンチ構造２０３の周囲に形成される欠陥抑制層２０５が、フォトダイオードとは異なる導電型であるために、基板の熱処理工程中にフォトダイオードの実効領域を縮小して電荷蓄積効果が低減されることを防ぐことを目的として、フォトダイオードと同じ導電型の反転層２０９を、欠陥抑制層２０５とフォトダイオード２０８との間に設けることを特徴とする。しかし、この場合において、通常形成するトレンチ素子分離のための素子分離チャネルストッパー層２２０のみでは、素子分離リークが発生したり耐圧が低下したりする可能性がある。このような場合に、第２の実施形態で示した、フォトダイオード２０８の導電型とは異なる、第２導電型のチャンネルストッパー領域２２１を、反転層２０９と素子分離チャンネルストッパー層２２０との境界部近傍に形成することで、素子分離性能の低下を防止することができるのである。
【００７２】
次に、この第２の実施形態として示す固体撮像素子の製造方法について説明する。
【００７３】
上述の通り、第２の実施形態にかかる固体撮像装置は、素子分離チャネルストッパー層２２０と、トレンチ構造２０３の周囲に形成された反転層２０９との境界部分近傍に、第２導電型であるＰ型のチャンネルストッパー領域２２１が形成されている点が第１の実施形態のものと異なる。このため、ここでは、チャンネルストッパー領域２２１の形成を中心に説明することとする。
【００７４】
図１２は、第２の実施の形態にかかる固体撮像装置の製造工程について説明する模式断面図である。なお、図１２（ａ）は、電荷蓄積領域であるフォトダイオード２０８に隣接するトレンチ構造２０３に、これと自己整合するようにして欠陥抑制層２０５および反転層２０９を形成した段階のものであり、実施の形態１に係る固体撮像素子の製造方法を説明した図４（ｂ）のものと同じである。
【００７５】
第２の実施形態に係る固体撮像装置の製造方法においては、トレンチ２０３の内面へホウ素（Ｂ）を加速エネルギー３０ｋｅＶ、傾斜角２５度で注入量８．０×１０12ｉｏｎｓ／ｃｍ2ずつ４方向から順次イオン注入して、欠陥抑制層２０５を形成した後、砒素（Ａｓ）を加速エネルギー６００Ｋｅｖ、傾斜角２５度で注入量５．０×１０11ｏｎｓ／ｃｍ2ずつ４方向から順次イオン注入して、図１２（ａ）に示すように、反転層２０９を形成する。
【００７６】
このようにして欠陥抑制層２０５と反転層２０９をトレンチ構造２０３に対して自己整合的に形成した後、図１２（ｂ）に示すように、ホウ素（Ｂ）を加速エネルギー１２０〜１５０ＫｅＶ、傾斜角０度で注入量６．０×１０12ｉｏｎｓ／ｃｍ2をイオン注入してチャネルストッパー領域２２１を形成する（第７工程）。
【００７７】
この時、チャネルストッパー領域２２１を形成するトレンチ構造２０３の底部以外の活性領域に、ホウ素（Ｂ）イオンが注入されないように、イオン注入のＲｐとΔＲｐを足した以上に、シリコン基板上２０１の窒化膜３０１を厚く形成しておくことに注意する。たとえば、上述したホウ素（Ｂ）の加速エネルギーが１２０〜１５０ＫｅＶであれば、窒化膜２０３として２００ｎｍ以上を堆積していればよい。このように、ホウ素（Ｂ）イオンを注入させたくない領域の窒化膜３０１の厚みを厚く形成しておくことで、トレンチ分離によってチャネルストッパー領域２２１を自己整合的に形成できるため、レジストパターニングによるイオン注入に比べてマスク合わせによる重ね合わせばらつきを考慮する必要がなく、プロセス上のばらつきを低減させることができる。
【００７８】
この後は、第１の実施形態の固体撮像素子の製造方法として説明したのと同じ方法で、埋め込み層２０６の形成以下を行えばよく、図４（ｃ）以下、図５から図８として示した工程を経ることで第２の実施形態にかかる固体撮像素子を形成することができる。
【００７９】
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
【００８０】
たとえば、上記実施の形態においては、画素セルのサイズを２．２μｍ角としたが、本発明がこれに限定されないのは言うまでもなく、２．２μｍ角以外のサイズをとるとしても良い。特に、１．５μｍ角など、２．２μｍ角よりも画素セルのサイズが小さい場合には、本願発明を適用することにより、飽和特性や感度特性の低下を伴わない、微少なサイズの画素セルを持つ固体撮像装置を得ることができる。また、フォトダイオード２０８やトレンチ構造２０３のサイズについても、画素セルのサイズによって、上述した実施の形態とは異なるものとして設計されることは当然である。
【００８１】
また、上述の各実施形態においては、第１の導電型としてＮ型を、また、第２の導電型としてＰ型を用いた場合について説明したが、２つの導電型を反転させて用いた場合、すなわち第１の導電型としてＰ型半導体を、第２の導電型としてＮ型半導体を用いた場合でも、上記本願発明の作用効果は同様に発揮される。
【００８２】
また、トレンチ構造２０３について、上記各実施形態においては、画素部と周辺回路部とでその周囲の構成が異なるもののみを示したが、周辺回路部分でのトレンチ構造と回路素子との間隔がある程度大きい場合等、周辺回路素子への悪影響が特に生じない場合は、すべてのトレンチ構造について、欠陥抑制層２０５や反転層２０９を設けてもよい。
【００８３】
さらに、上記実施形態の説明では、トレンチ構造２０３の内部にシリコン酸化物の埋め込み層２０６を設けた場合のみを説明したが、これに限らず、素子分離の機能が発揮できるのであれば、トレンチ構造の埋め込み物質の有無やその種類については、上記説明に限定されるものではない。
【産業上の利用可能性】
【００８４】
本発明に係る固体撮像装置及びその製造方法は、固体撮像装置において飽和特性や感度特性を低下させることなく画素セルを微細化する技術として有用である。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態に係る固体撮像装置の構成の概略を示す回路図である。
【図２】本発明の第１の実施の形態に係る固体撮像装置の撮像領域における構成を示す模式断面図である。
【図３】本発明の第１の実施の形態に係る固体撮像装置の製造工程を示す模式断面図である。
【図４】本発明の第１の実施の形態に係る固体撮像装置の製造工程であって、図３に引き続く工程を示す模式断面図である。
【図５】本発明の第１の実施の形態に係る固体撮像装置の製造工程であって、図４に引き続く工程を示す模式断面図である。
【図６】本発明の第１の実施の形態に係る固体撮像装置の製造工程であって、図５に引き続く工程を示す模式断面図である。
【図７】本発明の第１の実施の形態に係る固体撮像装置の製造工程であって、図６に引き続く工程を示す模式断面図である。
【図８】本発明の第１の実施の形態に係る固体撮像装置の製造工程であって、図７に引き続く工程を示す模式断面図である。
【図９】本発明の第１の実施の形態に係る固体撮像装置のトレンチ構造を含む画素部分における不純物の分布状態を示す図である。
【図１０】従来技術に係る固体撮像装置の画素部分における不純物の分布状態を示す図である。
【図１１】本発明の第２の実施の形態に係る固体撮像装置の撮像領域における構成を示す模式断面図である。
【図１２】本発明の第２の実施の形態に係る固体撮像装置の製造工程を示す模式断面図である。
【符号の説明】
【００８６】
１  固体撮像装置
１０１  画素セル
１０２  垂直走査回路
１０３  水平走査回路
１０４  水平スイッチ素子
１０５  アンプ
１０６  読出パルス線
１０７  垂直選択線
１０８  垂直信号線
１０９  水平信号線
１１０  垂直選択用スイッチ素子
１１１  読出用スイッチ素子
１１２  光電変換素子
２０１  シリコン基板
２０２  酸化膜
２０３  トレンチ構造
２０４  ライナー酸化膜
２０５  欠陥抑制層
２０７、２１０、２１１  読出制御層
２０８  フォトダイオード
２０９  反転層
２１２  ゲート酸化膜
２１３  ゲート電極
２１４  シールド層
２１５  ドレイン層
２１６  層間絶縁膜
２１７  配線
２１８  遮光膜
２１９  保護膜
２２０  素子分離チャネルストッパー層
２２１  チャネルストッパー領域
【図１】
2007311648.tif 000003
【図２】
2007311648.tif 000004
【図３】
2007311648.tif 000005
【図４】
2007311648.tif 000006
【図５】
2007311648.tif 000007
【図６】
2007311648.tif 000008
【図７】
2007311648.tif 000009
【図８】
2007311648.tif 000010
【図９】
2007311648.tif 000011
【図１０】
2007311648.tif 000012
【図１１】
2007311648.tif 000013
【図１２】
2007311648.tif 000014