(57)【要約】【課題】  マイクロコンピュータを搭載する電子時計において、低消費電力化のためにマイクロコンピュータが停止状態と動作状態を繰り返しても、常に正しい計時が行われ、時刻表示が狂うことのない電子時計を提供する。【解決手段】  基準信号Ｐ４を出力する分周回路３と、計時処理を行うマイクロコンピュータ４と、マイクロコンピュータ４からの命令に基づき、計時処理を行なう処理回路１０と、時刻を表示する表示部７とを有し、通常処理と非通常処理の二つの処理モードを備え、通常処理モードでは、処理回路１０が計時処理を行ってマイクロコンピュータ４は停止し、非通常処理モードでは、基準信号Ｐ４が発生した場合、処理回路１０の計時制御回路３０が計時中断信号ＳＰによって基準信号Ｐ４の発生を検出してマイクロコンピュータ４に伝達し、マイクロコンピュータ４が基準信号Ｐ４に基づいて計時処理を行うように構成した。【選択図】      図１
2007263715.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を出力する基準信号出力手段と、マイクロコンピュータと、前記マイクロコンピュータからの命令に基づき計時処理を行う処理手段と、前記マイクロコンピュータまたは前記処理手段に記憶されている計時情報を表示する表示手段とを有する電子時計であって、
該電子時計は、前記マイクロコンピュータが停止している通常処理モードと、前記マイクロコンピュータが計時処理を行う非通常処理モードの二つの処理モードを備えており、
前記通常処理モードでは、前記処理手段が前記計時処理を実行し、
前記非通常処理モードでは、前記処理手段は、前記マイクロコンピュータに前記基準信号に基づいて計時処理を実行させるための計時処理フラグを出力することを特徴とする電子時計。
【請求項２】
前記処理手段は、前記通常処理モードにおいて前記基準信号に基づき前記計時処理を実行して計時信号を出力し、前記非通常処理モードにおいては前記計時処理を停止して計時中断信号を出力する計時手段と、
前記計時手段からの前記計時中断信号に基づいて前記基準信号を検出し、前記計時処理フラグを出力する計時制御手段とを有することを特徴とする請求項１記載の電子時計。
【請求項３】
前記マイクロコンピュータは、フラグ読み込み手段を備え、前記非通常処理モードにおいて、前記計時処理フラグを略定期的に読み込むことによって前記基準信号の発生を認識し、前記計時処理を行うことを特徴とする請求項１または2記載の電子時計。
【請求項４】
前記マイクロコンピュータは、割り込み処理手段を備え、前記非通常処理において、前記計時処理フラグを割り込み処理によって検出した前記基準信号の発生を認識し、前記計時処理を行うことを特徴とする請求項１または2記載の電子時計。
【請求項５】
前記マイクロコンピュータは、割り込み処理手段を備え、前記非通常処理において、前記計時処理フラグをホルトリリース処理によって検出した前記基準信号の発生を認識し、前記計時処理を行うことを特徴とする請求項１または2記載の電子時計。
【請求項６】
前記マイクロコンピュータまたは前記処理手段が行う前記計時処理は、前記基準信号に基づいて前記計時情報を所定の値で加算または減算して更新する処理を含むことを特徴とする請求項１乃至５何れかに記載の電子時計。
【請求項７】
前記表示手段は運針駆動手段を含み、前記処理手段は前記計時信号により駆動される少なくとも一つ以上のモータ制御手段を有し、該モータ制御手段によって前記運針駆動手段が駆動されることを特徴とする請求項１乃至５何れかに記載の電子時計。
【請求項８】
前記表示手段は液晶表示手段を含み、前記処理手段は前記計時信号により駆動される少なくとも１つ以上の表示駆動手段を有し、該表示駆動手段によって前記液晶表示手段が駆動されることを特徴とする請求項１乃至５何れかに記載の電子時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータを搭載する電子時計において、マイクロコンピュータを最小限動作させることによって低消費電力化を実現する電子時計に関する。
【背景技術】
【０００２】
近来、時計の多機能化が進み、時計の制御手段としてマイクロコンピュータを搭載した電子時計が多数製品化されている。このマイクロコンピュータは、複雑な制御をソフトウエアによって実現出来、また、制御の変更や修正が容易で柔軟性に優れているという大きな特徴がある。しかし、マイクロコンピュータが命令を実行している期間は、システムクロックによって内部の多くの電子回路が動いているために消費電力が増加し、時計の電池寿命が短くなると言う問題がある。この問題を解決するために、時計としての基本的な動作である時間を進める計時処理などの通常動作は、マイクロコンピュータを停止させ、外部の処理手段によって動作させて通常状態の消費電力を削減させる電子時計が開示されている（例えば、特許文献１参照）。
【０００３】
以下、従来の電子時計の概略を図面に基づいて説明する。図１２は、特許文献１に開示されている電子時計の構成の概略を示すブロック図である。図１２において、６０は従来の低消費電力を特徴とする電子時計である。２は発振部であり、水晶振動子（図示せず）によって発振信号Ｐ１を出力する。３は分周回路であり、発振信号Ｐ１を入力して、例えば１６Ｈｚの基準信号Ｐ２と１Ｈｚの基準信号Ｐ４を出力する。４はマイクロコンピュータであり、発振信号Ｐ１をシステムクロックとして入力し、また、１Ｈｚの基準信号Ｐ４を入力ポートＩＰに入力し、内蔵する不揮発性メモリ等（図示せず）に記憶されたファームウエアに基づいて計時処理や制御を行う。
【０００４】
Ｂ１はシステムバスであり、マイクロコンピュータ４のバスポート（図示せず）と接続され、アドレスやデータが転送される。５は操作スイッチであり、スイッチ信号Ｐ３をマイクロコンピュータ４に入力する。６１は処理回路であり、二つのモータ制御回路１１、１２と計時回路６２によって構成される。計時回路６２は、基準信号Ｐ２とシステムバスＢ１を入力し、タイムアップ信号Ｔ１、Ｔ２と、ＨＡＬＴリリース信号ＨＲ１を出力する。尚、計時回路の詳細は後述する。
【０００５】
モータ制御回路１１、１２は、それぞれタイムアップ信号Ｔ１、Ｔ２とシステムバスＢ１を入力し、モータを駆動するモータ駆動信号Ｍ１、Ｍ２を出力する。６ａ、６ｂはモータであり、モータ６ａは秒針を駆動するモータであって、モータ駆動信号Ｍ１によって１秒ごとに駆動され、モータ６ｂは時分針を駆動するモータであって、モータ駆動信号Ｍ２によって１０秒ごとに駆動される。７は表示部であり、秒針、分針、時針等で構成され、前述のモータ６ａ、６ｂによって駆動される。
【０００６】
次に計時回路６２の詳細を図１３に基づいて説明する。計時回路６２は、二つのリピートタイマ２１ａ、２１ｂと、二つのカウンタ２２ａ、２２ｂと、二つのラッチ２３ａ、２３ｂと、入出力回路２４、イネーブル設定回路２５、及びＯＲゲート２９によって構成される。入出力回路２４は、マイクロコンピュータ４のシステムバスＢ１と計時回路６２の内部バスである計時回路バスＢ２とを接続する。リピートタイマ２１ａは、基準信号Ｐ２を入力し、また、計時回路バスＢ２よりタイマ値を設定され、基準信号Ｐ２を計数して任意の周波数のタイムアップ信号Ｔ１を出力する。ここでは、タイムアップ信号Ｔ１の周期は１秒であるとする。
【０００７】
カウンタ２２ａは、比較器（図示せず）を内蔵しており、タイムアップ信号Ｔ１を入力して計時回路バスＢ２より入力する比較データとカウント値を比較し、一致するごとにカウントアップ信号Ｃ１を出力する。ここで、入力される比較データが数値６０であるとすると、カウンタ２２ａは６０カウントごとにカウントアップ信号Ｃ１を出力するので、カウントアップ信号Ｃ１の周期は６０秒、すなわち、１分となる。また、ラッチ２３ａは、カウントアップ信号Ｃ１を入力してラッチし、６０秒ごとにＨＡＬＴリリース信号ＨＲａが出力される。
【０００８】
もう一つのグループであるリピートタイマ２１ｂ、カウンタ２２ｂ、ラッチ２３ｂについても同様の構成であり、タイムアップ信号Ｔ２の周期は１０秒であり、カウントアップ信号Ｃ２の周期は、例えば、１２時間に設定され、ラッチ２３ｂからは、１２時間ごとにＨＡＬＴリリース信号ＨＲｂが出力される。ＯＲゲート２９は、ＨＡＬＴリリース信号ＨＲａとＨＲｂを入力し、論理ＯＲしてＨＡＬＴリリース信号ＨＲ１を出力する。この構成により、カウンタ２２ａが秒カウンタとして、また、カウンタ２２ｂが分時カウンタとして動作する。
【０００９】
また、イネーブル設定回路２５は、計時回路バスＢ２に接続されて、マイクロコンピュータ４によって４種類のイネーブル信号Ｅ１，Ｅ２、Ｅ３、Ｅ４を出力する。イネーブル信号Ｅ１はリピートタイマ２１ａに入力し、イネーブル信号Ｅ２はカウンタ２２ａに入力し、イネーブル信号Ｅ３はリピートタイマ２１ｂに入力し、イネーブル信号Ｅ４はカウンタ２２ｂに入力し、それぞれの回路のＯＮ／ＯＦＦ動作を制御する。
【００１０】
次に、従来の電子時計６０の計時動作を図１２、図１３、及び、図１４のタイミングチャートに基づいて説明する。電子時計６０に電源（図示せず）が供給されると、マイクロコンピュータ４は、初期化処理としてシステムバスＢ１を介して処理回路６１のモータ制御回路１１、１２を制御してモータ６ａ、６ｂを駆動し、表示部７の時刻表示を修正して時刻合わせを行う。次にマイクロコンピュータ４は、処理回路６１の計時回路６２を構成するリピートタイマ２１ａ、２１ｂとカウンタ２２ａ、２２ｂにそれぞれタイマ値及びカウント値等を送出して設定する。
【００１１】
また更に、イネーブル設定回路２５を操作してイネーブル信号Ｅ１、Ｅ２、Ｅ３、Ｅ４を論理“１”にして計時動作を開始させ、マイクロコンピュータ４はＨＡＬＴ状態（すなわち、停止状態）となる。このマイクロコンピュータ４がＨＡＬＴ状態の動作を通常処理モードと定義し、このモードでは、処理回路６１の計時回路６２が計時動作を行い、マイクロコンピュータ４は停止しているので、マイクロコンピュータ４の消費電力はリーク電流程度であって、電子時計６０は低消費電力で動作を継続できる。
【００１２】
この通常処理モード（図１４参照）において、計時回路６２のリピートタイマ２１ａは、基準信号Ｐ２を計数して１秒ごとのタイムアップ信号Ｔ１を出力し、また、リピートタイマ２１ｂは、基準信号Ｐ２を計数して図示しないが１０秒ごとのタイムアップ信号Ｔ２を出力する。また、このタイムアップ信号Ｔ１及びＴ２によってモータ駆動信号Ｍ１及びＭ２が出力し、モータ６ａ、６ｂが駆動されて、表示部７は時刻表示を行うことが出来る。
【００１３】
この通常処理モードでは、前述した如く、カウンタ２２ａから６０秒ごとにカウントアップ信号Ｃ１が出力し、ラッチ回路２３ａがカウントアップ信号Ｃ１を入力してＨＡＬＴリリース信号ＨＲａを出力し、ＯＲゲート２９を通ってＨＡＬＴリリース信号ＨＲ１がマイクロコンピュータ４に送られる。マイクロコンピュータ４は、ＨＡＬＴリリース信号ＨＲ１を入力してウェークアップし、６０秒ごとの計時処理フローを実行する。
【００１４】
すなわち、マイクロコンピュータ４は、６０秒ごとに計時回路６２のカウンタ２２ａ、２２ｂの内容をシステムバスＢ１を介して読み出し、計時回路６２の計時情報とマイクロコンピュータ４が記憶している計時情報との同期を取り、その後再びＨＡＬＴ状態になって通常処理モードを継続する。また、マイクロコンピュータ４は、計時回路６２のカウンタ２２ｂの出力であるカウントアップ信号Ｃ２による１２時間ごとのＨＡＬＴリリース信号ＨＲ１によってもウェークアップし、１２時間ごとの計時処理フローを実行する。
【００１５】
このように、特許文献１で開示されている電子時計は、通常状態での計時処理とそれに伴う運針動作などは、マイクロコンピュータによらずに別の専用処理手段で行い、その間はマイクロコンピュータはＨＡＬＴ状態で停止する。そして、マイクロコンピュータは、例えば６０秒ごとの同期処理や複雑な処理を行う場合にのみ動作するので、マイクロコンピュータは長期間停止状態を継続することが可能となる。これにより、マイクロコンピュータの単位時間当たりの命令実行時間が短くなり、消費電力が極めて少ない電子時計を実現している。
【００１６】
【特許文献１】特開２００５−１４７７２７号公報（第６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の電子時計では、操作スイッチが押されるなどによってマイクロコンピュータがウェークアップした直後に基準信号（例えば１秒信号）が来ると、計時ミスが発生して時刻表示に狂いが生じる問題がある。以下、この計時ミス動作を図１４に基づいて説明する。図１４において、電子時計６０の使用者（図示せず）が、例えば、経過時間の３秒の直前に操作スイッチ５を操作したとすると、スイッチ信号Ｐ３が論理“１”となってマイクロコンピュータ４に割り込みが発生し、マイクロコンピュータ４はウェークアップして非通常処理モードに移行する。
【００１８】
この非通常処理モードにおいては、マイクロコンピュータ４は、計時回路６２のイネーブル設定回路２５を操作してすべてのイネーブル信号Ｅ１〜Ｅ４を論理“０”として、リピートタイマ２１ａ、２１ｂとカウンタ２２ａ、２２ｂの動作を禁止し、計時処理を停止する。また、マイクロコンピュータ４は、計時回路６２の停止後に、システムバスＢ１を介してカウンタ２２ａ、２２ｂ等の計時情報を読込み、マイクロコンピュータ４が記憶している計時情報との同期を取る。その後、マイクロコンピュータ４は、入力ポートＩＰから入力する基準信号Ｐ４の立ち下がりのタイミングで計時情報を１秒ずつ更新し、非通常処理モードでの計時処理を行う。
【００１９】
その後、マイクロコンピュータ４は非通常処理モードを終了し、非通常処理モードの期間中に更新した計時情報をシステムバスＢ１を介して再びカウンタ２２ａ、２２ｂ等に書き込むと共に、イネーブル信号Ｅ１〜Ｅ４を論理“１”にして計時回路６２の計時処理を再開させから、再びＨＡＬＴ状態となる。このように、電子時計６０が、操作スイッチ等による割り込みなどで非通常処理モードに移行し、計時処理以外の処理（例えば、表示モード切替や時刻修正等）を行ったとしても、その処理の期間だけマイクロコンピュータ４が動作するので、低消費電力での動作は継続される。
【００２０】
しかし、マイクロコンピュータ４がウェークアップして非通常処理モードになり、イネーブル信号Ｅ１〜Ｅ４を論理“０”として計時回路６２を停止させてから、計時回路６２の計時情報を読み込むまでの期間中に、１Ｈｚの基準信号Ｐ４が来た（図１４において、経過時間３秒のタイミング）とすると、計時回路６２はすでに計時停止状態であるので、計時処理を行うことが出来ない。また、マイクロコンピュータ４はウェークアップ直後で
あるので、入力ポートＩＰに入力される基準信号Ｐ４の立ち下がりタイミングを検出することは困難である。またそのタイミングは、マイクロコンピュータ４が計時情報を読み込む直前であるので、仮に基準信号Ｐ４によって計時情報を更新出来たとしても、その直後に、計時回路６２からの古い計時情報が読み込まれてしまう。
【００２１】
この結果、この期間中では基準信号Ｐ４による計時情報の更新が出来ず、計時ミスが起きて時刻表示が狂うという大きな問題が発生する。ここで、計時情報の更新が出来ない期間を計時無効期間Ｔｃｄ（図１４参照）と定義する。この計時無効期間Ｔｃｄは、マイクロコンピュータ４が、停止状態（通常処理モード）から動作状態（非通常処理モード）に移行するごとに発生する期間であり、低消費電力化のために、マイクロコンピュータ４を出来るだけ長い期間停止させるシステムほど、マイクロコンピュータ４が停止状態と動作状態を繰る返すことになるので、大きな問題となる。尚、電子時計が標準電波を受信して自動修正する電波時計であったとしても、標準電波による修正は通常１日に１回程度であるので、計時ミスは決して無視することは出来ない。
【００２２】
本発明の目的は上記課題を解決し、マイクロコンピュータを搭載する電子時計において、低消費電力化のためにマイクロコンピュータが停止状態と動作状態を繰り返しても、常に正しい計時が行われ、時刻表示が狂うことのない電子時計を提供することである。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明の電子時計は、下記記載の構成を採用する。
【００２４】
本発明の電子時計は、基準信号を出力する基準信号出力手段と、マイクロコンピュータと、マイクロコンピュータからの命令に基づき計時処理を行う処理手段と、マイクロコンピュータまたは処理手段に記憶されている計時情報を表示する表示手段とを有する電子時計であって、この電子時計は、マイクロコンピュータが停止している通常処理モードと、マイクロコンピュータが計時処理を行う非通常処理モードの二つの処理モードを備えており、通常処理モードでは処理手段が計時処理を実行し、非通常処理モードでは処理手段は、マイクロコンピュータに基準信号に基づいて計時処理を実行させるための計時処理フラグを出力することを特徴とする。
【００２５】
本発明の電子時計により、通常処理モードでは処理手段が計時処理を行い、非通常処理モードでは処理手段が計時処理フラグをマイクロコンピュータに出力するので、マイクロコンピュータは、計時処理フラグよって基準信号に基づいた計時処理が可能となり、マイクロコンピュータが低消費電力を実現するために停止状態と動作状態を繰り返したとしても計時ミスが発生せず、常に正しい時刻表示を行う信頼性の高い電子時計を提供することが出来る。
【００２６】
また、処理手段は、通常処理モードにおいて基準信号に基づき計時処理を実行して計時信号を出力し、非通常処理モードにおいては計時処理を停止して計時中断信号を出力する計時手段と、この計時手段からの計時中断信号に基づいて基準信号を検出し、計時処理フラグを出力する計時制御手段とを有することを特徴とする。
【００２７】
これにより、非通常処理モードでは、計時制御手段によって計時手段からの計時中断信号に基づいて基準信号が検出され、計時処理フラグによってマイクロコンピュータが計時処理を実行するので、基準信号がどのようなタイミングで発生しても計時ミスが起きず、常に正しい計時処理を行う信頼性の高い電子時計を提供することが出来る。
【００２８】
また、マイクロコンピュータは、フラグ読み込み手段を備え、非通常処理モードにおいて、計時処理フラグを略定期的に読み込むことによって基準信号の発生を認識し、計時処
理を行うことを特徴とする。
【００２９】
これにより、マイクロコンピュータが停止状態から起き上がって特定の処理を行っている非通常処理モードにおいて、基準信号が発生した場合、マイクロコンピュータは計時処理フラグを定期的に読み込むことで、基準信号の発生を認識して計時処理を実行するので、計時ミスの無い、常に正しい時刻表示を行う信頼性の高い電子時計を提供することが出来る。
【００３０】
また、マイクロコンピュータは、割り込み処理手段を備え、非通常処理モードにおいて、計時処理フラグを割り込み処理、またはホルトリリース処理によって検出した基準信号の発生を認識し、計時処理を行うことを特徴とする。
【００３１】
これにより、マイクロコンピュータが停止状態から起き上がって特定の処理を行っている非通常処理モードにおいて、基準信号が発生した場合、マイクロコンピュータは計時処理フラグを割り込み処理、またはホルトリリース処理によって検出し、基準信号の発生を認識して計時処理を実行するので、計時ミスの無い、常に正しい時刻表示を行う信頼性の高い電子時計を提供することが出来る。
【００３２】
また、マイクロコンピュータまたは処理手段が行う計時処理は、基準信号に基づいて計時情報を所定の値で加算または減算して更新する処理を含むことを特徴とする。
【００３３】
これにより、基準信号に基づいてマイクロコンピュータや処理手段が記憶している計時情報が更新されるので、処理手段が計時処理を行う通常処理モードであっても、マイクロコンピュータが計時処理を行う非通常処理モードであっても、常に正しい計時情報の更新が行われ、計時ミスの無い、信頼性の高い電子時計を提供することが出来る。
【００３４】
また、表示手段は運針駆動手段を含み、処理手段は計時信号により駆動される少なくとも一つ以上のモータ制御手段を有し、このモータ制御手段によって運針駆動手段が駆動されることを特徴とする。
【００３５】
これにより、モータ制御手段によって表示手段である運針駆動手段が駆動され、例えば、秒針、分針、時針によるアナログ表示によって時刻等を表示することが出来る。
【００３６】
また、表示手段は液晶表示手段を含み、処理手段は計時信号により駆動される少なくとも１つ以上の表示駆動手段を有し、この表示駆動手段によって液晶表示手段が駆動されることを特徴とする。
【００３７】
これにより、表示駆動手段によって表示手段である液晶表示手段が駆動され、数字等によるデジタル表示によって時刻等を表示することが出来る。
【発明の効果】
【００３８】
上記の如く本発明によれば、マイクロコンピュータが停止状態から起き上がって特定の処理を行う非通常処理モードの期間中に、計時情報を更新する基準信号が発生しても、計時処理フラグによってマイクロコンピュータに基準信号の発生が伝達されるので、マイクロコンピュータは基準信号に基づいた計時処理を実行出来、これにより、マイクロコンピュータが停止状態と動作状態を繰り返したとしても計時ミスが発生せず、常に正しい時刻表示を行う低消費電力で信頼性の高い電子時計を提供することが出来る。
【発明を実施するための最良の形態】
【００３９】
以下図面により本発明の実施の形態を詳述する。図１は本発明の実施例１の電子時計の
構成を示すブロック図である。図２は本発明の実施例１の電子時計の計時回路の構成を示すブロック図である。図３は本発明の実施例１の電子時計の計時制御回路の構成を示す回路図である。図４は本発明の実施例１の電子時計の動作を説明するタイミングチャートである。図５は本発明の実施例１の電子時計の動作フローを説明するフローチャートである。図６は本発明の実施例１の電子時計の通常処理モードと非通常処理モードでの針の動きを示す説明図である。図７は本発明の実施例２の電子時計の構成を示すブロック図である。図８は本発明の実施例２の電子時計の計時制御回路の構成を示す回路図である。図９は本発明の実施例２の電子時計の動作を説明するタイミングチャートである。図１０は本発明の実施例２の電子時計の動作フローを説明するフローチャートである。図１１は本発明の実施例３の電子時計の構成を示すブロック図である。
【実施例１】
【００４０】
まず、本発明の実施例１の電子時計の構成を図１に基づいて説明する。尚、従来例の電子時計で示したブロック図と同一要素には同一番号を付し重複する説明は一部省略する。実施例１の特徴は、計時中断信号によって基準信号を検出し、検出された基準信号によってセットされた計時処理フラグをマイクロコンピュータがポーリング処理によって検出することである。図１において、１は本発明の実施例１の電子時計である。２は発振部であり、発振信号Ｐ１を出力する。３は基準信号出力手段としての分周回路であり、発振信号Ｐ１を入力して、例えば１６Ｈｚの基準信号Ｐ２と、１Ｈｚの基準信号Ｐ４を出力する。
【００４１】
４はマイクロコンピュータであり、発振信号Ｐ１をシステムクロックとして入力し、内蔵する不揮発性メモリ等（図示せず）に記憶されたファームウエアに基づいて計時処理や制御を行う。Ｂ１は４ビットデータバスと複数のクロック信号等によってなるシステムバスであり、マイクロコンピュータ４のバスポート（図示せず）と接続され、アドレスやデータが転送される。尚、データバスは４ビットに限定されない。５は操作スイッチであり、スイッチ信号Ｐ３をマイクロコンピュータ４に入力する。
【００４２】
８は受信モジュールであり、システムバスＢ１が接続され、標準電波を受信して標準時刻情報がシステムバスＢ１を介してマイクロコンピュータ４に転送される。尚、図示しないが受信モジュールに８は、標準電波を受信する小型のアンテナが内蔵される。１０は処理手段としての処理回路であり、モータ制御手段としての二つのモータ制御回路１１、１２と、計時手段としての計時回路２０と、計時制御手段としての計時制御回路３０によって構成される。モータ制御回路１１、１２は、運針駆動手段である二つのモータ６ａ、６ｂと、秒針分針時針等を備えた表示部７を駆動して時刻等を表示するが、その構成は従来例と同様であるので詳細な説明は省略する。
【００４３】
計時回路２０は、基準信号Ｐ２とシステムバスＢ１を入力し、計時信号としてのタイムアップ信号Ｔ１、Ｔ２と、ＨＡＬＴリリース信号ＨＲ１、及び、計時中断信号ＳＰを出力する。ここで、タイムアップ信号Ｔ１、Ｔ２はモータ制御回路１１、１２に入力され、ＨＡＬＴリリース信号ＨＲ１は、マイクロコンピュータ４の割り込み入力ポートＩＲ１に入力される。
【００４４】
計時制御回路３０は、１Ｈｚの基準信号Ｐ４と計時回路２０からの計時中断信号ＳＰを入力し、システムバスＢ１と接続される。尚、本実施例の電子時計１は、受信モジュール８を備えた電波時計として構成されるが、この構成に限定されるものではなく、受信モジュール８を除いて通常の電子時計として構成しても良い。
【００４５】
次に計時回路２０の構成を図２に基づいて説明する。計時回路２０は、図１３の従来例で示した計時回路６２と同様に、二つのリピートタイマ２１ａ、２１ｂと、二つのカウンタ２２ａ、２２ｂと、二つのラッチ２３ａ、２３ｂと、入出力回路２４、イネーブル設定
回路２５、ＯＲゲート２９、及び計時回路バスＢ２などによって構成される。ここで、それぞれの回路の接続や信号の出力は、従来例と同様であるので詳細な説明は省略する。
【００４６】
また、イネーブル回路２５からは、イネーブル信号ＥＮが出力され、二つのリピートタイマ２１ａ、２１ｂと二つのカウンタ２２ａ、２２ｂに接続される。また、イネーブル信号ＥＮはインバータ回路２６に入力され、反転信号である計時中断信号ＳＰが出力される。また、この計時中断信号ＳＰは、計時回路バスＢ２に接続され、システムバスＢ１を介してマイクロコンピュータ４が読み込むことが出来る。尚、イネーブル回路２５からのイネーブル信号ＥＮは、従来例のように、それぞれ分離したイネーブル信号Ｅ１〜Ｅ４であっても良い。
【００４７】
次に計時制御回路３０の詳細を図３に基づいて説明する。図３において、計時制御回路３０は、入出力回路３１とフリップフロップ回路３４（以下、ＦＦ３４と略す）によって構成される。入出力回路３１は４ビットのフリップフロップ回路３２（以下、ＦＦ３２と略す）と４つのトランスミッションゲート（以下、ＴＧと略す）３３ａ〜３３ｄによって構成される。ここで、計時制御回路３０はシステムバスＢ１と接続されているが、具体的には、システムバスＢ１の中の４ビットのデータバスＤＢ０〜ＤＢ３と二つのクロック信号ＣＫ１、ＣＫ２が接続される。
【００４８】
すなわち、データバスＤＢ０〜ＤＢ３は、ＦＦ３２の４つのＤ入力端子Ｄ０〜Ｄ３と、ＴＧ３３ａ〜３３ｄの各出力端子にそれぞれ接続される。また、クロック信号ＣＫ１はＦＦ３２のクロック端子ＣＬに接続され、クロック信号ＣＫ２はＴＧ３３ａ〜３３ｄのゲート端子Ｇに接続される。また、ＦＦ３４のＤ入力端子は、計時回路２０の出力である計時中断信号ＳＰが入力され、ＦＦ３４のクロック端子ＣＬは、１Ｈｚの基準信号Ｐ４が入力される。また、ＦＦ３４のリセット端子Ｒは、ＦＦ３２の出力Ｑ３が入力され、ＦＦ３４の出力Ｑは、ＴＧ３３ａの入力端子に接続される。
【００４９】
以上の構成により、データバスＤＢ３が論理“１”のときに、クロック信号ＣＫ１が来ると、ＦＦ３２はＤ入力端子の論理“１”を読み込んで出力Ｑ３が論理“１”となり、ＦＦ３４はリセットされる。また、リセット後に計時中断信号ＳＰが論理“１”である条件で、１Ｈｚの基準信号Ｐ４が論理”１“から論理”０“に立ち下がると、ＦＦ３４はＤ入力端子を読み込んで出力Ｑは論理”１“となる。そして、クロック信号ＣＫ２のタイミングで、ＦＦ３４の出力ＱはＴＧ３３ａを介してデータバスＤＢ０に乗り、マイクロコンピュータ４はＦＦ３４の出力Ｑの論理を読み込むことが出来る。ここで、このＦＦ３４の出力Ｑを計時処理フラグＦ１として定義する。
【００５０】
すなわち、計時制御回路３０は、計時中断信号ＳＰが論理“１”であるとき、１Ｈｚの基準信号Ｐ４が論理”１“から論理”０“に立ち下がるタイミングで、計時処理フラグＦ１を論理”１“にセットし、この計時処理フラグＦ１をクロック信号ＣＫ２のタイミングでシステムバスＢ１に出力する。尚、ＦＦ３２のＤ入力端子Ｄ０〜Ｄ２とＴＧ３３ｂ〜３３ｄは使用していないので無くても良い。
【００５１】
次に、電子時計１の計時処理を図４のタイミングチャートと図５のフローチャートに基づいて説明する。尚、図５はマイクロコンピュータ４と処理回路１０の動作フローを並べて示している。まず、電子時計１に電源（図示せず）が供給されると、マイクロコンピュータ４は初期化処理が実行され、時刻合わせ動作に続いて計時回路２０は計時処理を開始し、マイクロコンピュータ４はＨＡＬＴ状態（すなわち停止状態）となる。尚、初期化処理は、標準電波の受信動作が含まれるが、受信動作は本発明と直接係わりが無いので説明は省略する。
【００５２】
このマイクロコンピュータ４がＨＡＬＴ状態の期間を、従来例と同様に通常処理モードと定義し、このモードでは、処理回路１０の計時回路２０が計時処理を行い、マイクロコンピュータ４は停止しているので、マイクロコンピュータ４の消費電力はリーク電流程度であって、電子時計１は低消費電力で動作を継続する。
【００５３】
この通常処理モード（図４参照）において、１Ｈｚの基準信号Ｐ４は分周回路３から継続して出力され、計時回路２０のリピートタイマ２１ａが出力する１秒ごとのタイムアップ信号Ｔ１と同期している。また、計時回路２０のリピートタイマ２１ｂは、基準信号Ｐ２を計数して図示しないが１０秒ごとのタイムアップ信号Ｔ２を出力する。そして、このタイムアップ信号Ｔ１及びＴ２によってモータ駆動信号Ｍ１及びＭ２が出力し、表示部７は時刻表示を継続する。
【００５４】
また、計時回路２０の二つのカウンタ２２ａ、２２ｂは、このタイムアップ信号Ｔ１及びＴ２をそれぞれカウントし、カウンタ２２ａからは６０秒ごとのカウントアップ信号Ｃ１が出力される。このカウントアップ信号Ｃ１はラッチ２３ａによってＨＡＬＴリリース信号ＨＲａとなり、ＯＲゲート２９を通ってＨＡＬＴリリース信号ＨＲ１がマイクロコンピュータ４に送られる。マイクロコンピュータ４は、ＨＡＬＴリリース信号ＨＲ１を割り込み入力ポートＩＲ１から入力し、割り込み処理によってウェークアップして６０秒ごとの計時処理フローを実行するが、この通常処理モードは従来例と同様であるので詳細な説明は省略する。
【００５５】
次に、マイクロコンピュータ４がＨＡＬＴ状態から起き上がって特定の処理を行う非通常処理モードについて説明する。図４及び図５において、電子時計１の使用者（図示せず）が、標準電波の受信状況を知る受信状況モニター（図６参照）に移行させるため、例えば経過時間３秒の直前に操作スイッチ５を押下したとする（ＳＴ０）。これにより、スイッチ信号Ｐ３が論理“１”となってマイクロコンピュータ４に割り込みが発生し、マイクロコンピュータ４はウェークアップして非通常処理モードに移行する（ＳＴ１）。
【００５６】
この非通常処理モードの入り口においてマイクロコンピュータ４は、計時回路停止命令をシステムバスＢ１を介して計時回路２０に送出する(ＳＴ２)。
【００５７】
計時回路２０は計時回路停止命令を入力し、イネーブル設定回路２５を制御してイネーブル信号ＥＮを論理“０”として、リピートタイマ２１ａ、２１ｂとカウンタ２２ａ、２２ｂの動作を停止し、計時回路２０は計時処理を停止する。また、イネーブル信号ＥＮの反転信号である計時中断信号ＳＰが論理“１”となって計時制御回路３０に入力される（ＳＴ３）。
【００５８】
次にマイクロコンピュータ４は、計時情報出力命令をシステムバスＢ１を介して計時回路２０に送出する(ＳＴ４)。
【００５９】
計時回路２０は計時情報出力命令を入力し、カウンタ２２ａ、２２ｂ等の計時情報を出力する（ＳＴ５）。
【００６０】
次にマイクロコンピュータ４は、システムバスＢ１を介して計時回路２０のカウンタ２２ａ、２２ｂ等の計時情報を読込み、マイクロコンピュータ４が記憶している計時情報との同期を取る（ＳＴ６）。
【００６１】
次にマイクロコンピュータ４は、標準電波の受信状況を見る受信状況モニターに移行する（ＳＴ７）。ここで、マイクロコンピュータ４は、あらかじめ記憶されている受信状況の程度を示す受信状況データを読み出し、このデータに基づいてモータ制御回路１１にモ
ータ駆動命令を送出し、秒針７ａを例えば３５秒の位置から受信状況に応じてＨ、Ｍ、ＬまたはＮＧの位置に移動させ、標準電波の受信状況を使用者に示す（図６参照）。また、マイクロコンピュータ４は、受信状況モニターから自動復帰させるために、タイマを例えば１０秒にセットする。
【００６２】
一方、計時制御回路３０のＦＦ３４のＤ入力端子は、ステップＳＴ３で計時中断信号ＳＰが論理“１”とされたので、論理“１”が入力される。これにより、ＦＦ３４のクロック端子ＣＬに入力される１Ｈｚの基準信号Ｐ４が来たならば（ＳＴ８）、すなわち、基準信号Ｐ４が論理“１”から論理“０”に立ち下がるタイミングで、ＦＦ３４の出力Ｑである計時処理フラグＦ１が論理“１”にセットされる（ＳＴ９）。これにより、非通常処理モードに移行した直後に、１Ｈｚの基準信号Ｐ４が来た（図４の経過時間３秒のタイミング）としても、計時制御回路３０は、基準信号Ｐ４の到来を検出して計時処理フラグＦ１をセットする。
【００６３】
ここでマイクロコンピュータ４は、受信状況モニターの動作を継続しながら定期的にシステムバスＢ１を介してデータバスＤＢ０に出力される計時処理フラグＦ１を読込み、計時処理フラグＦ１がセットされているかを判定する（ＳＴ１０）。ここで、否定判定（論理”０“）であれば、ステップＳＴ１４へジャンプし、肯定判定（論理”１“）であれば、次のステップＳＴ１１へ進む。尚、このステップＳＴ１０がフラグ読込み手段である。
【００６４】
次にマイクロコンピュータ４は、ステップＳＴ１０で肯定判定がなされたならば、１Ｈｚの基準信号Ｐ４が来たと判断し、記憶している計時情報を更新するために１秒の加算を行う計時処理を実行する（ＳＴ１１）。尚、このステップＳＴ１１での計時処理は、１秒の加算に限定されない。例えば、電子時計１でクロノ機能が動作しているときは、基準信号Ｐ４を１０Ｈｚや１００Ｈｚとして、計時処理フラグＦ１がセットされるごとに１／１０秒や１／１００秒を加算しても良い。また、１秒より遅い１０秒などでも良い。更に、タイマ機能が動作しているときは、例えばタイマの計時情報から１秒を減算しても良い。
【００６５】
次にマイクロコンピュータ４は、計時処理フラグＦ１のリセット命令を計時制御回路３０に送出する（ＳＴ１２）。すなわち、この命令でシステムバスＢ１のデータバスＤＢ３が論理“１”となり、同時にクロック信号ＣＫ１が出力されるので、計時制御回路３０のＦＦ３２の出力Ｑ３が論理“１”となってＦＦ３４はリセットされ、計時処理フラグＦ１は論理“０”に戻る（ＳＴ１３）。
【００６６】
次にマイクロコンピュータ４は、受信状況モニターで設定したタイマが終了したかどうかを判定する（ＳＴ１４）。ここで、否定判定であれば、ステップＳＴ７に戻って受信状況モニターを継続し、肯定判定であれば、次のステップＳＴ１５へ進む。すなわち、マイクロコンピュータ４と計時制御回路３０は、タイマが終了するまでステップＳＴ７〜ＳＴ１４を繰り返し実行して、受信状況モニターを継続すると共に、計時処理フラグＦ１をポーリング処理によって調べ、基準信号Ｐ４が来るごとに計時処理を実行する。
【００６７】
次にマイクロコンピュータ４は、ステップＳＴ１４で肯定判定がなされたならば、受信状況モニターを終了し（ＳＴ１５）、モータ制御回路１１、１２にモータ駆動命令を送出して秒針７ａ等を動かし、更新された計時情報に基づいて時刻表示を通常処理モードでの現在時刻に戻す（図６参照）。
【００６８】
次にマイクロコンピュータ４は、非通常処理モードの期間中に更新された計時情報を計時回路２０に転送するため、計時情報読込み命令を計時回路２０に送出し、更に計時情報を計時回路２０に出力する（ＳＴ１６）。
【００６９】
ここで計時回路２０は、マイクロコンピュータ４からの計時情報読込み命令を入力し、マイクロコンピュータ４からの更新された計時情報をカウンタ２２ａ、２２ｂ等に読み込む（ＳＴ１７）。
【００７０】
次にマイクロコンピュータ４は、計時回路動作開始命令を計時回路２０に送出する（ＳＴ１８）。
【００７１】
計時回路２０は、マイクロコンピュータ４からの計時回路開始命令を入力し、イネーブル設定回路２５を制御してイネーブル信号ＥＮを有効（論理“１”）にすると共に、計時中断信号ＳＰを論理“０”に戻し、計時回路２０の計時処理を再開させる（ＳＴ１９）。ここで、計時中断信号ＳＰが論理“０”とされたので、計時制御回路３０のＦＦ３４の出力Ｑは、基準信号Ｐ４が来ても論理“０”が保持され、これによって計時処理フラグＦ１がセットされることは無い。
【００７２】
次にマイクロコンピュータ４は、システムバスＢ１を介して計時回路２０の計時中断信号ＳＰを読込み、計時回路２０が計時動作を再開したことを確認してからＨＡＬＴ状態になり、通常処理モードに移行する（ＳＴ２０）。
【００７３】
以上のように本発明の実施例１によれば、操作スイッチ５が押されるなどによってマイクロコンピュータ４がウェークアップした直後に、計時情報を更新する基準信号Ｐ４が来たとしても、計時制御回路３０が計時中断信号ＳＰによって基準信号Ｐ４を検出して計時処理フラグＦ１をセットする。そして、マイクロコンピュータ４は基準信号Ｐ４によってセットされる計時処理フラグＦ１を定期的に読み込むことにより、仮に基準信号Ｐ４が従来例で示した計時無効期間Ｔｃｄで発生したとしても、基準信号Ｐ４を正しく認識して計時情報を確実に更新することが出来る。これにより、マイクロコンピュータが停止状態（通常処理モード）と動作状態（非通常処理モード）を繰り返して実行したとしても、計時ミスが発生せず、常に正しい時刻表示を行う低消費電力で信頼性の高い電子時計を提供することが出来る。
【００７４】
また、実施例１においては、計時処理フラグＦ１はシステムバスＢ１上に乗せられてマイクロコンピュータ４に読み込まれたが、この構成に限定されない。例えば、マイクロコンピュータ４の入力ポートに計時処理フラグＦ１を接続し、マイクロコンピュータ４が入力ポートを介して計時処理フラグＦ１を読み込んでも良い。このように実施例１は、基準信号Ｐ４によってセットされる計時処理フラグＦ１を、システムバスＢ１や入出力ポートから定期的に読み込む構成であるので、割り込みポートを使わずに基準信号の発生を認識して計時情報を更新することが出来る。
【００７５】
このため、実施例１は、割り込みポート数が少ないマイクロコンピュータや、割り込み処理を他の目的のために使用する場合において極めて有効な手段となる。尚、本実施例において、非通常処理モードでの特定の処理は、標準電波の受信状況をモニターする処理として説明したが、この処理に限定されず、例えば、アラームモニターや日付表示等のさまざまな処理を行う場合にも適応することが出来る。
【実施例２】
【００７６】
次に本発明の電子時計の実施例２の構成を図７に基づいて説明する。尚、従来例や実施例１で示したブロック図や回路図と同一要素には同一番号を付し、重複する説明は一部省略する。実施例２の特徴は、計時中断信号によって基準信号を検出し、検出された基準信号によってセットされた計時処理フラグをマイクロコンピュータが割り込み処理によって検出することである。図７において、４０は本発明の実施例２の電子時計であり、基本構成は実施例１で示した電子時計１と同様である。
【００７７】
４１は処理手段としての処理回路であり、モータ制御手段としての二つのモータ制御回路１１、１２と、計時手段としての計時回路２０と、計時制御手段としての計時制御回路４２によって構成される。この処理回路４１は、実施例１の処理回路１０と大部分は同じ回路構成であるが、計時制御回路４２が異なる構成であるので、以下、図８に基づいて計時制御回路４２を説明する。
【００７８】
図８において、計時制御回路４２は、実施例１の計時制御回路３０と同様に、入出力回路３１とＦＦ３４によって構成される。入出力回路３１は４ビットのＦＦ３２とＴＧ３３ａ〜３３ｄによって構成される。尚、ＴＧ３３ａ〜３３ｄは、この実施例２においては使用しないので無くても良い。また、計時制御回路４２は、システムバスＢ１の中の４ビットのデータバスＤＢ０〜ＤＢ３と二つのクロック信号ＣＫ１、ＣＫ２が接続される。
【００７９】
そして、データバスＤＢ０〜ＤＢ３は、ＦＦ３２の４つのＤ入力端子Ｄ０〜Ｄ３と、ＴＧ３３ａ〜３３ｄの各出力端子にそれぞれ接続される。また、クロック信号ＣＫ１はＦＦ３２のクロック端子ＣＬに接続され、クロック信号ＣＫ２はＴＧ３３ａ〜３３ｄのゲート端子Ｇに接続される。また、ＦＦ３４のＤ入力端子は、計時中断信号ＳＰが入力され、ＦＦ３４のクロック端子ＣＬは、１Ｈｚの基準信号Ｐ４が入力される。また、ＦＦ３４のリセット端子Ｒは、ＦＦ３２の出力Ｑ３が入力され、ＦＦ３４の出力Ｑは、計時処理フラグＦ１として計時制御回路４２から出力される。
【００８０】
この構成により、データバスＤＢ３が論理“１”のときに、クロック信号ＣＫ１が来ると、ＦＦ３２の出力Ｑ３が論理“１”となってＦＦ３４はリセットされる。また、計時中断信号ＳＰが論理“１”である条件で、１Ｈｚの基準信号Ｐ４が論理”１“から論理”０“に立ち下がると、ＦＦ３４の出力Ｑは論理”１“となり計時処理フラグＦ１がセットされる。そして、この計時処理フラグＦ１は、図７で示すようにマイクロコンピュータ４の割り込み入力ポートＩＲ２に接続される。
【００８１】
すなわち、実施例２は、１Ｈｚの基準信号Ｐ４が論理”１“から論理”０“に立ち下がるタイミングでセットされる計時処理フラグＦ１が、マイクロコンピュータ４の割り込み入力ポートＩＲ２に直接接続され、この計時処理フラグＦ１によってマイクロコンピュータ４に割り込みが発生するように構成されている点が実施例１と異なる。
【００８２】
次に、実施例２の電子時計４０の計時動作を図９のタイミングチャートと図１０のフローチャートに基づいて説明する。ここで、電子時計４０への電源供給後の初期化処理と、その後に続く通常処理モードでの動作は、実施例１と同様であるので説明は省略し、マイクロコンピュータ４がＨＡＬＴ状態から起き上がって特定の処理を行う非通常処理モードについて説明する。
【００８３】
図９及び図１０において、電子時計４０の使用者（図示せず）が、標準電波の受信状況を知る受信状況モニターに移行させるため、例えば経過時間３秒の直前に操作スイッチ５を押下したとする。これにより、スイッチ信号Ｐ３が論理“１”となってマイクロコンピュータ４に割り込みが発生し、マイクロコンピュータ４はウェークアップして非通常処理モードに移行する（ＳＴ３０）。以降のステップＳＴ３１〜ＳＴ３６は、実施例１で示したステップＳＴ２〜ＳＴ７と同様であるので説明は省略する。
【００８４】
次に計時制御回路４２のＦＦ３４のＤ入力端子は、ステップＳＴ３２で計時中断信号ＳＰが論理“１”とされたので、論理“１”が入力される。これにより、ＦＦ３４のクロック端子ＣＬに入力される１Ｈｚの基準信号Ｐ４が来たならば（ＳＴ３７）、すなわち、基準信号Ｐ４が論理“１”から論理“０”に立ち下がるタイミングで、ＦＦ３４の出力Ｑで
ある計時処理フラグＦ１が論理“１”にセットされる（ＳＴ３８）。これにより、非通常処理モードに移行した直後に、１Ｈｚの基準信号Ｐ４が来た（図９の経過時間３秒のタイミング）としても、計時制御回路３０は、計時中断信号ＳＰによって基準信号Ｐ４を検出して計時処理フラグＦ１をセットする。
【００８５】
次にマイクロコンピュータ４は、割り込み入力ポートＩＲ２からの割り込みを許可し、受信状況モニターの動作継続中に、もし、割り込み入力ポートＩＲ２に接続されている計時処理フラグＦ１がセットされるならば割り込み処理が実行される（ＳＴ３９）。ここで、割り込み入力ポートＩＲ２からの割り込みが来なければ（否定判定）、ステップＳＴ４３にジャンプし、割り込みが来たならば（肯定判定）、割り込み処理フローであるステップＳＴ４０へ進む。尚、このステップＳＴ３９が割り込み処理手段である。
【００８６】
次にマイクロコンピュータ４は、割り込み入力ポートＩＲ２からの割り込みが発生したならば、１Ｈｚの基準信号Ｐ４が来たと判断し、割り込み処理フローを実行する（ＳＴ４０）。すなわち、記憶している計時情報を更新するために１秒の加算を行う計時処理を実行する。尚、このステップＳＴ４０での計時処理は、１秒の加算に限定されない。例えば、電子時計４０でクロノ機能が動作しているときは、基準信号Ｐ４を１０Ｈｚや１００Ｈｚとして、割り込みの発生ごとに１／１０秒や１／１００秒を加算しても良い。また、タイマ機能が動作しているときは、例えばタイマの計時情報から１秒を減算しても良い。
【００８７】
次にマイクロコンピュータ４は、計時処理フラグＦ１のリセット命令を計時制御回路４２に送出する（ＳＴ４１）。すなわち、この命令でシステムバスＢ１のデータバスＤＢ３が論理“１”となり、同時にクロック信号ＣＫ１が出力されるので、計時制御回路４２のＦＦ３２の出力Ｑ３が論理“１”となってＦＦ３４はリセットされ、計時処理フラグＦ１は論理“０”に戻る（ＳＴ４２）。
【００８８】
次にマイクロコンピュータ４は、受信状況モニターで設定したタイマが終了したかどうかを判定する（ＳＴ４３）。ここで、否定判定であれば、ステップＳＴ３６に戻って受信状況モニターを継続し、肯定判定であれば、次のステップＳＴ４４へ進む。すなわち、マイクロコンピュータ４と計時制御回路４２は、タイマが終了するまでステップＳＴ３６〜ＳＴ４３を繰り返し実行し、受信状況モニターを継続すると共に、割り込み入力ポートＩＲ２からの割り込みに応じて基準信号Ｐ４が来るごとに計時処理を実行する。
【００８９】
次にマイクロコンピュータ４は、ステップＳＴ４３で肯定判定がなされたならば、受信状況モニターを終了し（ＳＴ４４）、モータ制御回路１１、１２にモータ駆動命令を送出して秒針７ａ等を動かし、更新された計時情報に基づいて時刻表示を通常処理モードでの現在時刻に戻す（図６参照）。
【００９０】
次にマイクロコンピュータ４は、非通常処理モードの期間中に更新した計時情報を計時回路２０に転送するため、計時情報読込み命令を計時回路２０に送出し、更に計時情報を出力する（ＳＴ４５）。
【００９１】
ここで計時回路２０は、マイクロコンピュータ４からの計時情報読込み命令を入力し、マイクロコンピュータ４からの更新された計時情報をカウンタ２２ａ、２２ｂ等に読み込む（ＳＴ４６）。
【００９２】
次にマイクロコンピュータ４は、計時回路動作開始命令を計時回路２０に送出する（ＳＴ４７）。
【００９３】
計時回路２０は、マイクロコンピュータ４からの計時回路開始命令を入力し、イネーブ
ル設定回路２５を制御してイネーブル信号ＥＮ有効（論理“１”）にすると共に、計時中断信号ＳＰを論理“０”に戻し、計時回路２０の計時処理を再開させる（ＳＴ４８）。ここで、計時中断信号ＳＰが論理“０”とされたので、計時制御回路４２のＦＦ３４の出力Ｑは、基準信号Ｐ４が来ても論理“０”が保持され、これによって計時処理フラグＦ１がセットされることは無い。
【００９４】
次にマイクロコンピュータ４は、システムバスＢ１を介して計時回路２０の計時中断信号ＳＰを読込み、計時回路２０が計時動作を再開したことを確認してから、割り込み入力ポートＩＲ２の割り込みを禁止し、その後ＨＡＬＴ状態になって通常処理モードに移行する（ＳＴ４９）。
【００９５】
以上のように本発明の実施例２によれば、操作スイッチ５が押されるなどによってマイクロコンピュータ４がウェークアップした直後に、基準信号Ｐ４が来たとしても、計時制御回路３０が計時中断信号ＳＰによって基準信号Ｐ４を検出して計時処理フラグＦ１をセットする。そして、マイクロコンピュータ４は基準信号Ｐ４によってセットされる計時処理フラグＦ１を割り込みとして入力し、仮に基準信号Ｐ４が従来例で示した計時無効期間Ｔｃｄで発生したとしても、基準信号Ｐ４を正しく認識して計時情報を確実に更新することが出来る。これにより、マイクロコンピュータが停止状態（通常処理モード）と動作状態（非通常処理モード）を繰り返して実行したとしても、計時ミスが発生せず、常に正しい時刻表示を行う低消費電力で信頼性の高い電子時計を提供することが出来る。
【００９６】
また、実施例２は、割り込み処理によって計時情報の更新を行うので、割り込みポートが必要となるが、実施例１のポーリング処理と比較して基準信号の発生から計時処理までを高速に実行することが可能であり、早い計時処理が必要なクロノ機能付き電子時計などに特に有効である。尚、実施例２の計時処理フラグＦ１による割り込み処理は、マイクロコンピュータ４が割り込みの発生を検出後、直ちに割り込み番地にジャンプして計時処理を実行しても良いし、また、割り込みの発生を検出後、実行中の処理が終了してから割り込み番地にジャンプして計時処理を実行しても良い。あるいは、計時処理フラグＦ１がマイクロコンピュータ４のホルトリリースにて構成されており、該マイクロコンピュータ４が、ホルトリリース要因を認知し、計時処理を実行しても良い。
【実施例３】
【００９７】
次に本発明の電子時計の実施例３の構成を図１１に基づいて説明する。尚、従来例や実施例１、実施例２で示したブロック図と同一要素には同一番号を付し重複する説明は一部省略する。実施例３の特徴は、表示手段として液晶表示部を有しデジタル表示を行うことである。図１１において、５０は本発明の実施例３の電子時計であり、基本構成は実施例１で示した電子時計１と同様である。
【００９８】
５１は処理手段としての処理回路であり、表示駆動手段としての表示駆動回路５２と、計時手段としての計時回路２０と、計時制御手段としての計時制御回路３０によって構成される。ここで、計時回路２０と計時制御回路３０は、実施例１と同一であるので説明は省略する。また、表示駆動回路５２は、計時回路２０のカウンタ２２ａ、２２ｂ等から出力される時分秒等の計時情報を有する計時信号Ｋ１とシステムバスＢ１を入力し、液晶駆動信号Ｌ１を出力する。また、５３は液晶表示手段としての液晶パネルによって成る液晶表示部であり、液晶駆動信号Ｌ１を入力して時分秒及び月日等の情報を表示する。
【００９９】
この構成により、表示駆動回路５２は、計時情報を計時回路２０からの計時信号Ｋ１、あるいは、システムバスＢ１を介してマイクロコンピュータ４から入力し、液晶表示部５３を駆動する。他の構成は、実施例１と同様であるので説明は省略する。尚、本実施例は、マイクロコンピュータ４が停止状態から起き上がって特定の処理を行う非通常処理にお
いて、基準信号Ｐ４の発生をポーリング動作によって検出する実施例１と同じ構成であるが、この構成に限定されず、例えば、実施例２のように割り込み処理による基準信号Ｐ４の検出でも良い。
【０１００】
また、液晶表示部５３は、電子時計５０の低消費電力化のために、メモリ性効果を有する強誘電性液晶パネルを用いても良い。以上のように本発明の実施例３によれば、計時情報の計時ミスを防止して、低消費電力で信頼性の高いデジタル表示の電子時計を提供することが出来る。
【０１０１】
また、本発明において、通常処理モードから非通常処理モードへの移行は、使用者のスイッチ操作による割り込みを一例として説明したが、これに限定されない。例えば、ＨＡＬＴリリース信号ＨＲ１によってマイクロコンピュータ４がウェークアップして非通常処理モードへ移行し、マイクロコンピュータ４が必要な処理の最中に基準信号が発生した場合でも、本発明を適応することが出来る。また、本発明の実施例で示したブロック図やフローチャート等は、この構成に限定されるものではなく、本発明の要旨を満たすものであれば、どのような構成であっても良い。また、本発明の電子時計は、マイクロコンピュータや処理回路等の全ての電子回路を１チップＩＣとしてまとめて構成しても良いし、マイクロコンピュータと処理回路等の周辺回路を分離して複数のチップＩＣにて構成しても良い。
【図面の簡単な説明】
【０１０２】
【図１】本発明の実施例１の電子時計の構成を示すブロック図である。
【図２】本発明の実施例１の電子時計の計時回路の構成を示すブロック図である。
【図３】本発明の実施例１の電子時計の計時制御回路の構成を示す回路図である。
【図４】本発明の実施例１の電子時計の動作を説明するタイミングチャートである。
【図５】本発明の実施例１の電子時計の動作フローを説明するフローチャートである。
【図６】本発明の実施例１の電子時計の通常処理モードと非通常処理モードでの針の動きを示す説明図である。
【図７】本発明の実施例２の電子時計の構成を示すブロック図である。
【図８】本発明の実施例２の電子時計の計時制御回路の構成を示す回路図である。
【図９】本発明の実施例２の電子時計の動作を説明するタイミングチャートである。
【図１０】本発明の実施例２の電子時計の動作フローを説明するフローチャートである。
【図１１】本発明の実施例３の電子時計の構成を示すブロック図である。
【図１２】従来の電子時計の構成を示すブロック図である。
【図１３】従来の電子時計の計時回路の構成を示すブロック図である。
【図１４】従来の電子時計の動作を説明するタイミングチャートである。
【符号の説明】
【０１０３】
１、４０、５０  電子時計
２  発振部
３  分周回路
４  マイクロコンピュータ
５  操作スイッチ
６ａ、６ｂ  モータ
７  表示部
７ａ  秒針
８  受信モジュール
１０、４１、５１  処理回路
１１、１２  モータ制御回路
２０  計時回路
２１ａ、２１ｂ  リピートタイマ
２２ａ、２２ｂ  カウンタ
２３ａ、２３ｂ  ラッチ
２４、３１  入出力回路
２５  イネーブル設定回路
２６  インバータ回路
２９  ＯＲゲート
３０、４２  計時制御回路
３２、３４  ＦＦ
３３ａ〜３３ｄ  ＴＧ
５２  表示駆動回路
５３  液晶表示部
Ｂ１  システムバス
Ｂ２  計時回路バス
Ｃ１、Ｃ２  カウントアップ信号
ＥＮ  イネーブル信号
Ｆ１  計時処理フラグ
ＨＲ１  ＨＡＬＴリリース信号
Ｋ１  計時信号
Ｌ１  液晶駆動信号
Ｍ１、Ｍ２  モータ駆動信号
Ｐ１  発振信号
Ｐ２、Ｐ４  基準信号
Ｐ３  スイッチ信号
ＳＰ  計時中断信号
Ｔ１、Ｔ２  タイムアップ信号
【図１】
2007263715.tif 000003
【図２】
2007263715.tif 000004
【図３】
2007263715.tif 000005
【図４】
2007263715.tif 000006
【図５】
2007263715.tif 000007
【図６】
2007263715.tif 000008
【図７】
2007263715.tif 000009
【図８】
2007263715.tif 000010
【図９】
2007263715.tif 000011
【図１０】
2007263715.tif 000012
【図１１】
2007263715.tif 000013
【図１２】
2007263715.tif 000014
【図１３】
2007263715.tif 000015
【図１４】
2007263715.tif 000016