(57)【要約】【課題】部分表示モードにおける消費電力を低減できる電気光学装置および電子機器を提供すること。【解決手段】電気光学装置１は、第１表示領域Ａ１の走査線ＹＡおよび第２表示領域Ａ２の走査線ＹＢにそれぞれ選択電圧を供給する第１走査線駆動回路１０および第２走査線駆動回路６０と、第１表示領域Ａ１のデータ線ＸＡおよび第２表示領域Ａ２のデータ線ＸＢにそれぞれ画像信号を供給する第１データ線駆動回路２０および第２データ線駆動回路７０と、シリアル形式の画像信号をパラレル形式の画像信号に変換して出力する変換回路８０と、を備える。第２表示領域Ａ２の画素９０を書き換える場合、外部から入力された第２表示領域Ａ２に対応する画像信号を、シリアル形式で第１走査線駆動回路１０に入力するとともにシリアル形式で変換回路８０に転送し、変換回路８０によりパラレル形式の画像信号に変換して第２データ線駆動回路８０に供給する。【選択図】図１
2007219048.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素からなる表示部と、を備えた電気光学装置であって、
前記表示部は、第１表示領域と第２表示領域とに分割されるとともに前記第１表示領域のデータ線と前記第２表示領域のデータ線とが絶縁され、
前記第１表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第１の走査線駆動回路と、
前記第１表示領域の走査線が選択された際に、前記第１表示領域のデータ線に画像信号を供給する第１のデータ線駆動回路と、
前記第２表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第２の走査線駆動回路と、
前記第２表示領域の走査線が選択された際に、前記第２表示領域のデータ線に画像信号を供給する第２のデータ線駆動回路と、
シリアル形式の画像信号をパラレル形式の画像信号に変換して出力する変換回路と、を備え、
前記第２表示領域の画素を書き換える場合、外部から入力された前記第２表示領域に対応する画像信号がシリアル形式で前記第１の走査線駆動回路に入力されるとともにシリアル形式で前記変換回路に転送され、
前記変換回路は、前記第１の走査線駆動回路から転送されたシリアル形式の画像信号をパラレル形式の画像信号に変換して、前記第２のデータ線駆動回路に供給することを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記第１および第２表示領域は、前記表示部の一辺に平行に当該表示部を仕切ることで形成され、
前記第１および第２の走査線駆動回路は、前記一辺と交差する一辺に沿って設けられ、
前記第１および第２のデータ線駆動回路は、前記表示部における４辺のうち前記表示部の仕切りを挟んで互いに対向する２辺に設けられることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置であって、
前記画素は、画素電極と当該画素電極に対向する共通電極とを備え、
前記共通電極は、前記第１表示領域と前記第２表示領域とで絶縁されていることを特徴とする電気光学装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の電気光学装置であって、
前記第２表示領域の画素は、前記走査線の選択に同期して前記データ線に供給された画像信号を記憶可能なメモリ回路を有することを特徴とする電気光学装置。
【請求項５】
請求項１に記載の電気光学装置であって、
前記第１の走査線駆動回路は、前記第１表示領域の走査線の本数に等しい段数のシフトレジスタを備え、クロック信号と前記画像信号とが入力され、当該クロック信号に同期して前記画像信号を順次シフトして出力することを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置であって、
前記第１の走査線駆動回路において前記画像信号を順次シフトする際に、前記第１表示領域の走査線に対する前記選択電圧の供給を止めることを特徴とする電気光学装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
従来より、画像を表示する液晶表示装置などの電気光学装置が知られている。このような電気光学装置は、例えば、以下のような構成である。
【０００３】
電気光学装置は、液晶パネルと、この液晶パネルを駆動する液晶駆動回路と、を備える。液晶駆動回路は、走査線駆動回路と、データ線駆動回路と、を備える。
【０００４】
液晶パネルは、後述するスイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）がマトリクス状に配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に設けられた電気光学物質としての液晶と、から構成される。
【０００５】
素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交し所定間隔おきに設けられた複数のデータ線と、複数の走査線と略平行かつ交互に設けられた容量線と、を備える。
【０００６】
液晶パネルの表示領域は、マトリクス状に配列された複数の画素で構成される。各画素は、各走査線と各データ線との交差部分に対応しており、複数のＴＦＴと、これら複数のＴＦＴに電気的に接続された複数の画素電極と、を備える。
ＴＦＴのゲートには、走査線が接続され、ＴＦＴのソースには、データ線が接続され、ＴＦＴのドレインには、画素電極および蓄積容量が接続されている。
【０００７】
対向基板には、複数の走査線と略平行に複数のコモン線が設けられている。また、対向基板には、画素電極に対向して共通電極が形成されており、これら共通電極は、コモン線に接続されている。
【０００８】
以上の電気光学装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、選択された画素に、データ線からスイッチング素子を介して画像信号が供給されて、画像データが画素電極に書き込まれる。
【０００９】
画素電極に画像データが書き込まれると、この画素電極と共通電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
【００１０】
ところで、以上のような電気光学装置は、例えば、携帯機器に用いられるが、この携帯機器では、近年、消費電力の低減が要請されている。そこで、画素にメモリ回路を設けた電気光学装置が提案されている（例えば、特許文献１参照）。
【００１１】
特許文献１の電気光学装置では、画素にメモリ回路を設け、このメモリ回路により、走査線が選択された際にデータ線に供給された画像信号を記憶する。これにより、表示内容を変更しない画素では、画像データを書き換える必要がなくなるので、消費電力を低減できる。
さらに、この特許文献１の電気光学装置は、表示画面の全画面に表示する（以降、この場合を全画面表示モードと呼ぶ）のではなく、表示画面の一部にのみ表示する（以降、この場合を部分（パーシャル）表示モードと呼ぶ）ことで、更なる消費電力の低減を図っている。
【特許文献１】特願２００４−２７０１９３
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、走査線およびデータ線の交差部分では、容量結合が生じる。このため、特許文献１の電気光学装置は、部分表示モードにおいて表示画面の一部の画素にのみ画像データを書き込んでも、非表示領域における走査線およびデータ線の交差部分での容量結合により、非表示領域において電力を消費する。このため、消費電力を十分に低減できないという課題がある。
【００１３】
本発明は、部分表示モードにおける消費電力を低減できる電気光学装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素からなる表示部と、を備えた電気光学装置であって、前記表示部は、第１表示領域と第２表示領域とに分割されるとともに前記第１表示領域のデータ線と前記第２表示領域のデータ線とが絶縁され、前記第１表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第１の走査線駆動回路と、前記第１表示領域の走査線が選択された際に、前記第１表示領域のデータ線に画像信号を供給する第１のデータ線駆動回路と、前記第２表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第２の走査線駆動回路と、前記第２表示領域の走査線が選択された際に、前記第２表示領域のデータ線に画像信号を供給する第２のデータ線駆動回路と、シリアル形式の画像信号をパラレル形式の画像信号に変換して出力する変換回路と、を備え、前記第２表示領域の画素を書き換える場合、外部から入力された前記第２表示領域に対応する画像信号がシリアル形式で前記第１の走査線駆動回路に入力されるとともにシリアル形式で前記変換回路に転送され、前記変換回路は、前記第１の走査線駆動回路から転送されたシリアル形式の画像信号をパラレル形式の画像信号に変換して、前記第２のデータ線駆動回路に供給することを特徴とする。
【００１５】
この発明によれば、電気光学装置の表示部を、第１および第２表示領域で構成した。また、電気光学装置に、第１表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第１の走査線駆動回路と、第１表示領域の走査線が選択された際に、第１表示領域のデータ線に画像信号を供給する第１のデータ線駆動回路と、第２表示領域の走査線に対して所定の順番で選択する選択電圧を供給する第２の走査線駆動回路と、第２表示領域の走査線が選択された際に、第２表示領域のデータ線に画像信号を供給する第２のデータ線駆動回路と、を設けた。
このため、部分表示モードにおいて、例えば、第１表示領域の画素にのみ画像データを書き込んだり、第２表示領域の画素にのみ画像データを書き込んだりできるので、各表示領域を個別に制御することで、消費電力を低減できる。
【００１６】
また、この発明によれば、第１表示領域のデータ線と、第２表示領域のデータ線と、を絶縁した。
このため、部分表示モードにおいて、例えば、第１表示領域の画素にのみ画像データを書き込む際、第２表示領域の走査線およびデータ線の交差部分での容量結合の影響を受けない。また、第２表示領域の画素にのみ画像データを書き込む際、第１表示領域の走査線およびデータ線の交差部分での容量結合の影響を受けない。よって、部分表示モードにおける消費電力をさらに低減できる。
【００１７】
また、この発明によれば、シリアル形式の画像信号をパラレル形式の画像信号に変換して出力する変換回路を設けた。そして、第２表示領域の画素を書き換える場合、外部から入力された第２表示領域に対応する画像信号をシリアル形式で第１の走査線駆動回路に入力するとともにシリアル形式で変換回路に転送した。次に、変換回路により、第１の走査線駆動回路から転送されたシリアル形式の画像信号をパラレル形式の画像信号に変換して、第２のデータ線駆動回路に供給した。
このため、外部から入力された第２表示領域に対応する画像信号を第１の走査線駆動回路を経由して変換回路に供給するための配線の数を削減でき、電気光学装置を小型化できる。
【００１８】
本発明の電気光学装置では、前記第１および第２表示領域は、前記表示部の一辺に平行に当該表示部を仕切ることで形成され、前記第１および第２の走査線駆動回路は、前記一辺と交差する一辺に沿って設けられ、前記第１および第２のデータ線駆動回路は、前記表示部における４辺のうち前記表示部の仕切りを挟んで互いに対向する２辺に設けられることが好ましい。
【００１９】
この発明によれば、第１および第２表示領域を、表示部の一辺に平行に当該表示部を仕切ることで形成した。また、第１および第２の走査線駆動回路を、上述の一辺と交差する一辺に沿って設け、第１および第２のデータ線駆動回路を、表示部における４辺のうち表示部の仕切りを挟んで互いに対向する２辺に設けた。
このため、第１の走査線駆動回路および第１のデータ線駆動回路を、表示部における４辺のうち第１表示領域の隣接する２辺にそれぞれ設けることで、第１の走査線駆動回路から第１表示領域の走査線に選択電圧を供給するための配線と、第１のデータ線駆動回路から第１表示領域のデータ線に画像信号を供給するための配線と、を短縮できる。また、第２の走査線駆動回路および第２のデータ線駆動回路を、表示部における４辺のうち第２表示領域の隣接する２辺にそれぞれ設けることで、第２の走査線駆動回路から第２表示領域の走査線に選択電圧を供給するための配線と、第２のデータ線駆動回路から第２表示領域のデータ線に画像信号を供給するための配線と、を短縮できる。よって、配線の占める領域を減少できるので、電気光学装置をより小型化できる。
【００２０】
本発明の電気光学装置では、前記画素は、画素電極と当該画素電極に対向する共通電極とを備え、前記共通電極は、前記第１表示領域と前記第２表示領域とで絶縁されていることが好ましい。
【００２１】
この発明によれば、画素の共通電極を、第１表示領域と第２表示領域とで絶縁した。
すなわち、第１表示領域の共通電極と、第２表示領域の共通電極と、を絶縁した。このため、第１表示領域の画素にのみ画像データを書き込む際に、第２表示領域の共通電極の負荷容量による電力消費を防止できる。また、第２表示領域の画素にのみ画像データを書き込む際に、第１表示領域の共通電極の負荷容量による電力消費を防止できる。よって、部分表示モードにおける消費電力をさらに低減できる。
【００２２】
本発明の電気光学装置では、前記第２表示領域の画素は、前記走査線の選択に同期して前記データ線に供給された画像信号を記憶可能なメモリ回路を有することが好ましい。
【００２３】
この発明によれば、第２表示領域の画素に、走査線の選択に同期してデータ線に供給された画像信号を記憶可能なメモリ回路を設けた。
このため、メモリ回路に画像信号を記憶させることで、第２のデータ線駆動回路からデータ線に画像信号を供給せずに、画素に画像信号を書き込むことができるので、消費電力をさらに低減できる。
【００２４】
本発明の電気光学装置では、前記第１の走査線駆動回路は、前記第１表示領域の走査線の本数に等しい段数のシフトレジスタを備え、クロック信号と前記画像信号とが入力され、当該クロック信号に同期して前記画像信号を順次シフトして出力することが好ましい。
【００２５】
この発明によれば、第１の走査線駆動回路に、第１表示領域の走査線の本数に等しい段数のシフトレジスタを設け、クロック信号と画像信号を入力した。そして、この第１の走査線駆動回路により、クロック信号に同期して画像信号を順次シフトして出力した。
このため、第１の走査線駆動回路により、外部から入力された第２表示領域に対応する画像信号を、シリアル形式で順次シフトして変換回路に転送できる。
【００２６】
本発明の電気光学装置では、前記第１の走査線駆動回路において前記画像信号を順次シフトする際に、前記第１表示領域の走査線に対する前記選択電圧の供給を止めることが好ましい。
【００２７】
この発明によれば、第１の走査線駆動回路において画像信号を順次シフトする際に、第１表示領域の走査線に対する選択電圧の供給を止めた。
このため、外部から入力された第２表示領域に対応する画像信号に基づいて、第１の走査線駆動回路が第１表示領域の走査線に選択電圧を供給するのを防止できる。よって、部分表示モードにおいて、第２表示領域の画素にのみ画像データを書き込む際、第１表示領域の画素に画像データを書き込むのを防止できる。
【００２８】
本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１の構成を示すブロック図である。
電気光学装置１は、矩形状の液晶パネルＡＡと、この液晶パネルＡＡを駆動する液晶駆動回路１００と、を備える。
【００３０】
液晶パネルＡＡは、後述するスイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）４１、９２、９３がマトリクス状に配置された素子基板２００と、この素子基板２００に対向配置された対向基板３００と、素子基板２００および対向基板３００の間に設けられた電気光学物質としての液晶と、から構成される。
この液晶パネルＡＡには、第１表示領域Ａ１および第２表示領域Ａ２が、液晶パネルＡＡの図１中水平方向（Ｘ方向）に延びる一辺に平行に当該液晶パネルＡＡを仕切るように形成される。本実施形態では、液晶パネルＡＡの図１中上側に第１表示領域Ａ１が形成され、図１中下側に第２表示領域Ａ２が形成される。
【００３１】
第１表示領域Ａ１の素子基板２００上には、図１中水平方向（Ｘ方向）に延びる走査線ＹＡと、同じく図１中水平方向（Ｘ方向）に延びる容量線Ｚと、が所定間隔おきに交互に設けられる。また、これら走査線ＹＡおよび容量線Ｚに交差して、図１中上下方向（Ｙ方向）に延びるデータ線ＸＡが設けられる。
第１表示領域Ａ１の対向基板３００上には、後述する共通電極４６２が設けられる。
各データ線ＸＡと各走査線ＹＡとの交差部分に対応して、画素４０が設けられる。
【００３２】
第２表示領域Ａ２の素子基板２００上には、図１中水平方向（Ｘ方向）に延びる走査線ＹＢと、同じく図１中水平方向（Ｘ方向）に延びる第１駆動線Ｍおよび第２駆動線Ｎからなる一対の配線とが、所定間隔おきに交互に設けられる。また、これら走査線ＹＢ、第１駆動線Ｍ、および第２駆動線Ｎに交差して、図１中上下方向（Ｙ方向）に延びる第１データ線ＸＢおよび第２データ線ＸＣが所定間隔おきに交互に設けられる。これら第１データ線ＸＢおよび第２データ線ＸＣは、上述のデータ線ＸＡと絶縁されている。
第２表示領域Ａ２の対向基板３００上には、後述する共通電極９６２が設けられる。この共通電極９６２は、上述の共通電極４６２と絶縁されている。
各第１データ線ＸＢと各走査線ＹＢとの交差部分に対応して、画素９０が設けられる。
【００３３】
液晶駆動回路１００は、液晶パネルＡＡの素子基板２００上に形成され、第１走査線駆動回路１０と、第１データ線駆動回路２０と、制御回路３０と、第２走査線駆動回路６０と、第２データ線駆動回路７０と、変換回路８０と、を備える。
【００３４】
第１走査線駆動回路１０および第２走査線駆動回路６０は、液晶パネルＡＡの４辺のうち、第１表示領域Ａ１および第２表示領域Ａ２の隣接する辺に平行な一辺と交差する一辺に沿って設けられる。本実施形態では、液晶パネルＡＡの４辺のうち図１中右側の一辺でかつ第１表示領域Ａ１に沿って第１走査線駆動回路１０が設けられ、図１中右側の一辺でかつ第２表示領域Ａ２に沿って第２走査線駆動回路６０が設けられる。
第１走査線駆動回路１０は、第１表示領域Ａ１の各走査線ＹＡに対して所定の順番で選択する選択電圧を供給する。また、第１走査線駆動回路１０は、制御回路３０から出力された各種信号を、変換回路８０に転送する。
第２走査線駆動回路６０は、第２表示領域Ａ２の各走査線ＹＢに対して所定の順番で選択する選択電圧を供給する。
【００３５】
第１データ線駆動回路２０および第２データ線駆動回路７０は、液晶パネルＡＡの４辺のうち液晶パネルＡＡの仕切りを挟んで対向する２辺に設けられる。本実施形態では、液晶パネルＡＡの４辺のうち図１中上側の一辺に沿って第１データ線駆動回路２０が設けられ、図１中下側の一辺に沿って第２データ線駆動回路７０が設けられる。
第１データ線駆動回路２０は、第１表示領域Ａ１の走査線ＹＡが選択された際に、第１表示領域Ａ１の各データ線ＸＡに画像信号を供給する。
第２データ線駆動回路７０は、第２表示領域Ａ２の走査線ＹＢが選択された際に、第２表示領域Ａ２の各第１データ線ＸＢに画像信号を供給するとともに、この画像信号の極性を反転した反転画像信号を、第２表示領域Ａ２の各第２データ線ＸＣに供給する。
【００３６】
制御回路３０は、第１データ線駆動回路２０と一体に設けられる。
この制御回路３０は、液晶パネルＡＡの動作を制御する。具体的には、制御回路３０は、第１走査線駆動回路１０および第１データ線駆動回路２０に、画像信号や動作タイミングの基準となるクロック信号といった各種信号を出力する。
【００３７】
変換回路８０は、第２走査線駆動回路６０および第２データ線駆動回路７０に隣接して設けられる。
この変換回路８０は、第１走査線駆動回路１０から出力された信号に基づいて、第２走査線駆動回路６０および第２データ線駆動回路７０に各種信号を供給する。
なお、変換回路８０の詳細については、後述する。
【００３８】
図２は、第１表示領域Ａ１に係る画素４０のトランジスタレベルの回路図である。
画素４０は、ＴＦＴ４１、液晶セル４６、および蓄積容量４７を備える。
【００３９】
ＴＦＴ４１は、走査線ＹＡからの選択電圧に従って、データ線ＸＡからの画像信号を液晶セル４６および蓄積容量４７に供給する。このＴＦＴ４１は、制御信号に従ってオン／オフ状態となるｎＭＯＳ構造の薄膜トランジスタである。
ＴＦＴ４１のゲートは、走査線ＹＡに接続され、ソースは、データ線ＸＡに接続され、ドレインは、液晶セル４６および蓄積容量４７に接続される。
【００４０】
液晶セル４６は、画素電極４６１と、この画素電極４６１に対向配置された上述の共通電極４６２と、これら画素電極４６１および共通電極４６２の間に挟持された液晶と、を備える。
【００４１】
図３は、第２表示領域Ａ２に係る画素９０のトランジスタレベルの回路図である。
画素９０は、メモリセル９１、第１のＴＦＴ９２、第２のＴＦＴ９３、第１トランスファゲート９４、第２トランスファゲート９５、および液晶セル９６を備える。
【００４２】
メモリセル９１は、２つのインバータ９１１、９１２をループ接続して構成される。すなわち、インバータ９１１の入力端は、インバータ９１２の出力端に接続され、インバータ９１１の出力端は、インバータ９１２の入力端に接続される。ここで、メモリセル９１のうち、インバータ９１１の入力端つまりインバータ９１２の出力端を端子Ｐ１とし、インバータ９１１の出力端つまりインバータ９１２の入力端を端子Ｐ２とする。
【００４３】
第１のＴＦＴ９２は、走査線ＹＢからの選択電圧に従って、第１データ線ＸＢからの画像信号をメモリセル９１の端子Ｐ１に供給する。この第１のＴＦＴ９２は、制御信号に従ってオン／オフ状態となるｎＭＯＳ構造の薄膜トランジスタである。
第１のＴＦＴ９２のゲートは、走査線ＹＢに接続され、ソースは、第１データ線ＸＢに接続され、ドレインは、メモリセル９１の端子Ｐ１に接続される。
【００４４】
第２のＴＦＴ９３は、走査線ＹＢからの選択電圧に従って、第２データ線ＸＣからの反転画像信号をメモリセル９１の端子Ｐ２に供給する。この第２のＴＦＴ９３は、制御信号に従ってオン／オフ状態となるｎＭＯＳ構造の薄膜トランジスタである。
第２のＴＦＴ９３のゲートは、走査線ＹＢに接続され、ソースは、第２データ線ＸＣに接続され、ドレインは、メモリセル９１の端子Ｐ２に接続される。
【００４５】
液晶セル９６は、画素電極９６１と、この画素電極９６１に対向配置された上述の共通電極９６２と、これら画素電極９６１および共通電極９６２の間に挟持された液晶と、を備える。
【００４６】
第１トランスファゲート９４は、ＣＭＯＳ（相補型）構造であり、メモリセル９１からの制御信号に従って、第１駆動線Ｍからの駆動信号を液晶セル９６の画素電極９６１に供給する。この第１トランスファゲート９４の制御端子は、メモリセル９１の端子Ｐ１、Ｐ２に接続され、入力端子は、第１駆動線Ｍに接続され、出力端子は、画素電極９６１に接続される。
【００４７】
第２トランスファゲート９５は、ＣＭＯＳ（相補型）構造であり、メモリセル９１からの制御信号に従って、第２駆動線Ｎからの反転駆動信号を液晶セル９６の画素電極９６１に供給する。この第２トランスファゲート９５の制御端子は、メモリセル９１の端子Ｐ１、Ｐ２に接続され、入力端子は、第２駆動線Ｎに接続され、出力端子は、画素電極９６１に接続される。
【００４８】
図４は、第１走査線駆動回路１０の回路図である。
第１走査線駆動回路１０は、シフトレジスタ回路１１と、レベルシフタ回路１２と、出力制御回路１３、１４と、を備える。
【００４９】
シフトレジスタ回路１１は、走査線ＹＡの本数に等しい段数、本実施形態では、２０８段のシフトレジスタ１１１を備える。このシフトレジスタ回路１１には、動作タイミングの基準となるクロック信号ＣＫと、制御回路３０から出力されたシリアル形式のデータ信号ＤＹと、が入力される。
このシフトレジスタ回路１１は、クロック信号ＣＫに同期して、データ信号ＤＹを順次シフトし、転送信号Ｑとして順次出力する。
【００５０】
レベルシフタ回路１２は、シフトレジスタ回路１１のシフトレジスタ１１１にそれぞれ接続された２０８個のレベルシフタ１２１を備える。このレベルシフタ回路１２には、シフトレジスタ回路１１から出力された転送信号Ｑが入力される。
このレベルシフタ回路１２は、入力された転送信号Ｑの電圧レベルをシフトして、第１表示領域Ａ１の画素４０のＴＦＴ４１をオン／オフさせるのに適したレベルに変換し、制御信号として出力する。
【００５１】
出力制御回路１３は、レベルシフタ回路１２のレベルシフタ１２１にそれぞれ接続された２０８個のイネーブルバッファ１３１を備える。この出力制御回路１３には、イネーブル信号ＥＮＢと、レベルシフタ回路１２から出力された制御信号と、が入力される。
この出力制御回路１３は、イネーブル信号ＥＮＢに応じて、入力された制御信号を出力する。具体的には、イネーブル信号ＥＮＢがＬレベルであれば、入力された制御信号を出力する。また、イネーブル信号ＥＮＢがＨレベルであれば、入力された制御信号を出力しない。
【００５２】
出力制御回路１４は、１個のイネーブルバッファ１４１を備える。この出力制御回路１４には、イネーブル信号ＥＮＢと、シフトレジスタ回路１１から出力された転送信号Ｑ２０８と、が入力される。
この出力制御回路１４は、イネーブル信号ＥＮＢに応じて、入力された転送信号Ｑ２０８を出力する。具体的には、イネーブル信号ＥＮＢがＬレベルであれば、Ｌレベルの信号をシリアル形式のデータ信号ＳＤＹとして出力する。また、イネーブル信号ＥＮＢがＨレベルであれば、入力された転送信号Ｑ２０８をシリアル形式のデータ信号ＳＤＹとして出力する。
【００５３】
以上の第１走査線駆動回路１０は、第１表示領域Ａ１で部分表示を行う場合、以下のように動作する。
すなわち、シフトレジスタ１１１により、クロック信号ＣＫに同期してデータ信号ＤＹを順次シフトして、転送信号Ｑとして順次出力する。この転送信号Ｑは、レベルシフタ回路１２により電圧レベルをシフトされ、制御信号として出力される。この制御信号は、Ｌレベルのイネーブル信号ＥＮＢが入力された出力制御回路１３により、走査線ＹＡに出力される。
また、転送信号Ｑ２０８は、Ｌレベルのイネーブル信号ＥＮＢが入力された出力制御回路１４により、Ｌレベルのデータ信号ＳＤＹとして出力される。
【００５４】
図５は、第１表示領域Ａ１で部分表示を行う場合における、第１走査線駆動回路１０のタイミングチャートである。
まず、時刻ｔ１において、シフトレジスタ１１１Ａにより、クロック信号ＣＫの立ち上がりに同期してデータ信号ＤＹを取り込んで、Ｈレベルの転送信号Ｑ１を出力する。このＨレベルの転送信号Ｑ１は、レベルシフタ１２１Ａにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｌレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ａにより、走査線ＹＡ１に出力される。
【００５５】
次に、時刻ｔ２において、シフトレジスタ１１１Ａにより、クロック信号ＣＫの立ち上がりに同期してデータ信号ＤＹを取り込んで、Ｌレベルの転送信号Ｑ１を出力する。このＬレベルの転送信号Ｑ１は、レベルシフタ１２１Ａにより電圧レベルをシフトされ、Ｌレベルの制御信号として出力される。このＬレベルの制御信号は、Ｌレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ａにより、走査線ＹＡ１に出力される。
また、シフトレジスタ１１１Ｂにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ１を取り込んで、Ｈレベルの転送信号Ｑ２を出力する。このＨレベルの転送信号Ｑ２は、レベルシフタ１２１Ｂにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｌレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｂにより、走査線ＹＡ２に出力される。
【００５６】
次に、時刻ｔ３において、シフトレジスタ１１１Ｂにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ１を取り込んで、Ｌレベルの転送信号Ｑ２を出力する。このＬレベルの転送信号Ｑ２は、レベルシフタ１２１Ｂにより電圧レベルをシフトされ、Ｌレベルの制御信号として出力される。このＬレベルの制御信号は、Ｌレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｂにより、走査線ＹＡ２に出力される。
また、シフトレジスタ１１１Ｃにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ２を取り込んで、Ｈレベルの転送信号Ｑ３を出力する。このＨレベルの転送信号Ｑ３は、レベルシフタ１２１Ｃにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｌレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｃにより、走査線ＹＡ３に出力される。
【００５７】
以上のように、シフトレジスタ回路１１は、クロック信号ＣＫの立ち上がりに同期して、データ信号ＤＹを順次シフトし、転送信号Ｑとして順次出力する。
そして、時刻ｔ４において、すなわち時刻ｔ１から数えて２０８回目のクロック信号ＣＫの立ち上がりにおいて、シフトレジスタ回路１１はＨレベルの転送信号Ｑ２０８を出力し、出力制御回路１３はＨレベルの制御信号を走査線ＹＡ２０８に出力する。また、Ｈレベルの転送信号Ｑ２０８は、Ｌレベルのイネーブル信号ＥＮＢの入力された出力制御回路１４のイネーブルバッファ１４１により、Ｌレベルのデータ信号ＳＤＹとして出力される。
【００５８】
一方、以上の第１走査線駆動回路１０は、第２表示領域Ａ２で部分表示を行う場合、以下のように動作する。
すなわち、シフトレジスタ１１１により、クロック信号ＣＫに同期してデータ信号ＤＹを順次シフトして、転送信号Ｑとして順次出力する。この転送信号Ｑは、レベルシフタ回路１２により電圧レベルをシフトされ、制御信号として出力される。この制御信号は、Ｈレベルのイネーブル信号ＥＮＢが入力された出力制御回路１３により、走査線ＹＡに出力されない。
また、転送信号Ｑ２０８は、Ｈレベルのイネーブル信号ＥＮＢが入力された出力制御回路１４により、データ信号ＳＤＹとして順次出力される。
【００５９】
図６は、第２表示領域Ａ２で部分表示を行う場合における、第１走査線駆動回路１０のタイミングチャートである。
まず、時刻ｔ１１において、シフトレジスタ１１１Ａにより、クロック信号ＣＫの立ち上がりに同期してデータ信号ＤＹを取り込んで、Ｈレベルの転送信号Ｑ１を出力する。このＨレベルの転送信号Ｑ１は、レベルシフタ１２１Ａにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｈレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ａにより、走査線ＹＡ１に出力されない。
【００６０】
次に、時刻ｔ１２において、シフトレジスタ１１１Ａにより、クロック信号ＣＫの立ち上がりに同期してデータ信号ＤＹを取り込んで、Ｌレベルの転送信号Ｑ１を出力する。このＬレベルの転送信号Ｑ１は、レベルシフタ１２１Ａにより電圧レベルをシフトされ、Ｌレベルの制御信号として出力される。このＬレベルの制御信号は、Ｈレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ａにより、走査線ＹＡ１に出力されない。
また、シフトレジスタ１１１Ｂにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ１を取り込んで、Ｈレベルの転送信号Ｑ２を出力する。このＨレベルの転送信号Ｑ２は、レベルシフタ１２１Ｂにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｈレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｂにより、走査線ＹＡ２に出力されない。
【００６１】
次に、時刻ｔ１３において、シフトレジスタ１１１Ｂにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ１を取り込んで、Ｌレベルの転送信号Ｑ２を出力する。このＬレベルの転送信号Ｑ２は、レベルシフタ１２１Ｂにより電圧レベルをシフトされ、Ｌレベルの制御信号として出力される。このＬレベルの制御信号は、Ｈレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｂにより、走査線ＹＡ２に出力されない。
また、シフトレジスタ１１１Ｃにより、クロック信号ＣＫの立ち上がりに同期して転送信号Ｑ２を取り込んで、Ｈレベルの転送信号Ｑ３を出力する。このＨレベルの転送信号Ｑ３は、レベルシフタ１２１Ｃにより電圧レベルをシフトされ、Ｈレベルの制御信号として出力される。このＨレベルの制御信号は、Ｈレベルのイネーブル信号ＥＮＢの入力されたイネーブルバッファ１３１Ｃにより、走査線ＹＡ３に出力されない。
【００６２】
以上のように、シフトレジスタ回路１１は、クロック信号ＣＫの立ち上がりに同期して、データ信号ＤＹを順次シフトし、転送信号Ｑとして順次出力する。
そして、時刻ｔ１４において、すなわち時刻ｔ１１から数えて２０８回目のクロック信号ＣＫの立ち上がりにおいて、シフトレジスタ回路１１はＨレベルの転送信号Ｑ２０８を出力し、出力制御回路１３はＬレベルの制御信号を走査線ＹＡ２０８に出力する。また、Ｈレベルの転送信号Ｑ２０８は、Ｈレベルのイネーブル信号ＥＮＢの入力された出力制御回路１４のイネーブルバッファ１４１により、Ｈレベルのデータ信号ＳＤＹとして出力される。このＨレベルのデータ信号ＳＤＹは、クロック信号ＣＫの次の立ち上がりに同期して、Ｌレベルとなる。
【００６３】
図７は、変換回路８０の構成を示すブロック図である。
変換回路８０は、タイミングコントローラ回路８１と、シリアルパラレル変換回路８２と、アドレスカウンタ回路８３と、を備える。
【００６４】
タイミングコントローラ回路８１は、８進カウンタを備える。このタイミングコントローラ回路８１には、リセット信号ＲＥＳと、クロック信号ＣＫと、第１走査線駆動回路１０から出力されたシリアル形式のデータ信号ＳＤＹと、が入力される。
【００６５】
ここで、上述の制御回路３０には、第２表示領域Ａ２で部分表示を行う場合、クロック信号ＣＫの１周期の期間に亘ってＨレベルとなるパルスがシリアル形式の画像信号の最初に付加されて、外部から入力される。
タイミングコントローラ回路８１は、クロック信号ＣＫの１周期の期間に亘ってＨレベルのデータ信号ＳＤＹが入力されると、８進カウンタでのカウントアップを開始し、クロック信号ＣＫに同期して１ずつカウントアップする。そして、８進カウンタが“７”にセットされるごとに書込み許可信号ＸＷＥをＬレベルとし、８進カウンタが“０”にセットされるごとに変換基準信号ＳＲ＿ＬＴをＨレベルとして出力する。また、クロック信号ＣＫに同期して、変換基準信号ＳＲ＿ＬＴがＨレベルとなった次の周期で、アドレス基準信号ＡＤ＿ＣＫをＨレベルとして出力する。
また、Ｌレベルのリセット信号ＲＥＳが入力されると、タイミングコントローラ回路８１は、８進カウンタを“０”にリセットする。
【００６６】
シリアルパラレル変換回路８２は、８段のシフトレジスタを備え、入力されたシリアル形式の信号をパラレル形式の信号に変換して出力する。このシリアルパラレル変換回路８２には、リセット信号ＲＥＳと、クロック信号ＣＫと、第１走査線駆動回路１０から出力されたシリアル形式のデータ信号ＳＤＹと、タイミングコントローラ回路８１から出力された書込み許可信号ＸＷＥおよび変換基準信号ＳＲ＿ＬＴと、が入力される。
このシリアルパラレル変換回路８２は、クロック信号ＣＫに同期して、８段のシフトレジスタによりデータ信号ＳＤＹを順次シフトして、シフトデータＳＱ１〜ＳＱ８として保持する。そして、書込み許可信号ＸＷＥがＬレベルでかつ変換基準信号ＳＲ＿ＬＴがＨレベルになるごとに、８段のシフトレジスタに保持するシフトデータＳＱ１〜ＳＱ８をまとめて、８ビット幅の画像信号Ｄ０〜Ｄ７として出力する。
また、Ｌレベルのリセット信号ＲＥＳが入力されると、シリアルパラレル変換回路８２は、８段のシフトレジスタを“０”にリセットする。
【００６７】
アドレスカウンタ回路８３は、４０９６進カウンタを備える。このアドレスカウンタ回路８３には、リセット信号ＲＥＳと、タイミングコントローラ回路８１から出力されたアドレス基準信号ＡＤ＿ＣＫと、が入力される。
このアドレスカウンタ回路８３は、アドレス基準信号ＡＤ＿ＣＫに同期して、４０９６進カウンタを１ずつカウントアップさせ、カウント値を１２ビットのアドレス信号Ａ０〜Ａ１１として出力する。
また、Ｌレベルのリセット信号ＲＥＳが入力されると、アドレスカウンタ回路８３は、４０９６進カウンタを“０”にリセットする。
【００６８】
以上の変換回路８０は、以下のように動作する。
すなわち、まず、クロック信号ＣＫの１周期の期間に亘ってＨレベルのデータ信号ＳＤＹが入力されると、タイミングコントローラ回路８１は、８進カウンタでのカウントアップを開始する。
【００６９】
そして、シリアルパラレル変換回路８２は、入力されたシリアル形式のデータ信号ＳＤＹを、８進カウンタが“０”をカウントするごとに、８ビットのパラレル形式の画像信号Ｄ０〜Ｄ７として出力する。
また、アドレスカウンタ回路８３は、シリアルパラレル変換回路８２から画像信号Ｄ０〜Ｄ７を出力した後に、４０９６進カウンタでのカウントアップをして、アドレス信号Ａ０〜Ａ１１として出力する。
【００７０】
図８は、変換回路８０のタイミングチャートである。
まず、時刻ｔ２１からｔ２２までの期間、リセット信号ＲＥＳをＬレベルとして、タイミングコントローラ回路８１の８進カウンタを“０”にリセットする。
【００７１】
次に、時刻ｔ２３において、シリアル形式のデータ信号ＳＤＹとして、データＤ７（Ｒ１）を入力する。
次に、時刻ｔ２４において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“１”にセットする。
【００７２】
次に、時刻ｔ２５において、シリアル形式のデータ信号ＳＤＹとして、データＤ６（Ｇ１）を入力する。
次に、時刻ｔ２６において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ６（Ｇ１）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“２”にセットする。
【００７３】
次に、時刻ｔ２７において、シリアル形式のデータ信号ＳＤＹとして、データＤ５（Ｂ１）を入力する。
次に、時刻ｔ２８において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ５（Ｂ１）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ６（Ｇ１）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“３”にセットする。
【００７４】
次に、時刻ｔ２９において、シリアル形式のデータ信号ＳＤＹとして、データＤ４（Ｒ２）を入力する。
次に、時刻ｔ３０において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ４（Ｒ２）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ５（Ｂ１）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ６（Ｇ１）を保持する。また、シフトデータＳＱ３を取り込んで、シフトデータＳＱ４としてデータＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“４”にセットする。
【００７５】
次に、時刻ｔ３１において、シリアル形式のデータ信号ＳＤＹとして、データＤ３（Ｇ２）を入力する。
次に、時刻ｔ３２において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ３（Ｇ２）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ４（Ｒ２）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ５（Ｂ１）を保持する。また、シフトデータＳＱ３を取り込んで、シフトデータＳＱ４としてデータＤ６（Ｇ１）を保持する。また、シフトデータＳＱ４を取り込んで、シフトデータＳＱ５としてＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“５”にセットする。
【００７６】
次に、時刻ｔ３３において、シリアル形式のデータ信号ＳＤＹとして、データＤ２（Ｂ２）を入力する。
次に、時刻ｔ３４において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ２（Ｂ２）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ３（Ｇ２）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ４（Ｒ２）を保持する。また、シフトデータＳＱ３を取り込んで、シフトデータＳＱ４としてデータＤ５（Ｂ１）を保持する。また、シフトデータＳＱ４を取り込んで、シフトデータＳＱ５としてＤ６（Ｇ１）を保持する。また、シフトデータＳＱ５を取り込んで、シフトデータＳＱ６としてＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“６”にセットする。
【００７７】
次に、時刻ｔ３５において、シリアル形式のデータ信号ＳＤＹとして、データＤ１（Ｒ３）を入力する。
次に、時刻ｔ３６において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ１（Ｒ３）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ２（Ｂ２）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ３（Ｇ２）を保持する。また、シフトデータＳＱ３を取り込んで、シフトデータＳＱ４としてデータＤ４（Ｒ２）を保持する。また、シフトデータＳＱ４を取り込んで、シフトデータＳＱ５としてＤ５（Ｂ１）を保持する。また、シフトデータＳＱ５を取り込んで、シフトデータＳＱ６としてＤ６（Ｇ１）を保持する。また、シフトデータＳＱ６を取り込んで、シフトデータＳＱ７としてＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“７”にセットする。
【００７８】
次に、時刻ｔ３７において、シリアル形式のデータ信号ＳＤＹとして、データＤ０（Ｇ３）を入力する。また、８進カウンタが“７”にセットされたのに基づいて、クロック信号ＣＫの立ち下がりに同期して、書込み許可信号ＸＷＥをＬレベルとする。
次に、時刻ｔ３８において、クロック信号ＣＫの立ち上がりに同期して、データ信号ＳＤＹを取り込んで、シフトデータＳＱ１としてデータＤ０（Ｇ３）を保持する。また、シフトデータＳＱ１を取り込んで、シフトデータＳＱ２としてデータＤ１（Ｒ３）を保持する。また、シフトデータＳＱ２を取り込んで、シフトデータＳＱ３としてデータＤ２（Ｂ２）を保持する。また、シフトデータＳＱ３を取り込んで、シフトデータＳＱ４としてデータＤ３（Ｇ２）を保持する。また、シフトデータＳＱ４を取り込んで、シフトデータＳＱ５としてＤ４（Ｒ２）を保持する。また、シフトデータＳＱ５を取り込んで、シフトデータＳＱ６としてＤ５（Ｂ１）を保持する。また、シフトデータＳＱ６を取り込んで、シフトデータＳＱ７としてＤ６（Ｇ１）を保持する。また、シフトデータＳＱ７を取り込んで、シフトデータＳＱ８としてＤ７（Ｒ１）を保持する。また、８進カウンタをカウントアップして、“０”にセットする。また、８進カウンタが“０”にセットされたのに基づいて、クロック信号ＣＫの立ち上がりに同期して、変換基準信号ＳＲ＿ＬＴをＨレベルとする。さらに、書込み許可信号ＸＷＥがＬレベルでかつ変換基準信号ＳＲ＿ＬＴがＨレベルであるのに基づいて、８段のシフトレジスタに保持するシフトデータＳＱ１〜ＳＱ８をまとめて、８ビット幅の画像信号Ｄ０〜Ｄ７として画像データＤＡＴＡ（Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、Ｒ３、Ｇ３）を出力する。
【００７９】
次に、時刻ｔ３９において、書込み許可信号ＸＷＥをＨレベルとする。
次に、時刻ｔ４０において、変換基準信号ＳＲ＿ＬＴをＬレベルとする。また、アドレス基準信号ＡＤ＿ＣＫをＨレベルとする。さらに、アドレス基準信号ＡＤ＿ＣＫの立ち上がりに同期して、４０９６進カウンタをカウントアップさせて、アドレス信号Ａ０〜Ａ１１として“１”を出力する。
次に、時刻ｔ４１において、アドレス基準信号ＡＤ＿ＣＫをＬレベルとする。
【００８０】
なお、本実施形態では、第２表示領域Ａ２には、第１データ線ＸＢ１〜ＸＢ１２０および第２データ線ＸＣ１〜ＸＣ１２０の１２０本のデータ線がそれぞれある。このため、１０進数で０〜１２７までの１２８種の数字を表現できるアドレス信号Ａ０〜Ａ６までの７ビットを第２データ線駆動回路７０に出力し、アドレス信号Ａ０〜Ａ６で表現できる１０進数０〜１２７のうち１２１〜１２７を無効とする。これにより、第２表示領域Ａ２の第１データ線ＸＢ１〜ＸＢ１２０のうち１つの第１データ線ＸＢを選択できるとともに、第２データ線ＸＣ１〜ＸＣ１２０のうち選択した１つの第１データ線ＸＢと対である１つの第２データ線ＸＣを選択する。
また、本実施形態では、第２表示領域Ａ２には、走査線ＹＢ１〜ＹＢ３２の３２本の走査線ＹＢがある。このため、１０進数で０〜３１までの３２種の数字を表現できるアドレス信号Ａ７〜Ａ１１の５ビットを第２走査線駆動回路６０に出力する。これにより、第２表示領域Ａ２の走査線ＹＢ１〜ＹＢ３２のうち１つの走査線ＹＢを選択する。
【００８１】
以上の電気光学装置１は、第１表示領域Ａ１の画素４０の画像データを書き換える場合、以下のように動作する。
すなわち、まず、第１走査線駆動回路１０のシフトレジスタ回路１１に、クロック信号ＣＫと、制御回路３０から出力された１垂直走査期間（１Ｆ）の開始時にＨレベルとなる１ビット幅のデータ信号ＤＹと、を入力する。すると、このシフトレジスタ回路１１は、クロック信号ＣＫに同期して、データ信号ＤＹを順次シフトし、クロック信号ＣＫの１周期の期間に亘ってＨレベルとなる転送信号Ｑとして順次出力する。
次に、レベルシフタ回路１２により、シフトレジスタ回路１１から出力された転送信号Ｑの電圧レベルを変換して、制御信号として出力制御回路１３に出力する。
【００８２】
次に、Ｌレベルのイネーブル信号ＥＮＢを第１走査線駆動回路１０に入力する。すると、第１走査線駆動回路１０の出力制御回路１４により、Ｌレベルのシリアル形式のデータ信号ＳＤＹが変換回路８０に出力される。すると、変換回路８０のタイミングコントローラ回路８１が８進カウンタでのカウントアップを開始しないので、変換回路８０のシリアルパラレル変換回路８２およびアドレスカウンタ回路８３が動作しない。よって、第２走査線駆動回路６０および第２データ線駆動回路７０が動作しないので、第２表示領域Ａ２の画素９０の画像データは、書き換えられない。
一方、第１走査線駆動回路１０の出力制御回路１３により、レベルシフタ回路１２から出力された制御信号を走査線ＹＡに出力する。そして、第１走査線駆動回路１０から走査線ＹＡに制御信号として選択電圧を線順次で供給することで、順次、各走査線ＹＡに係る画素４０を全て選択する。すると、選択した画素４０に係るＴＦＴ４１がオン状態となる。
【００８３】
次に、これら画素４０の選択に同期して、第１データ線駆動回路２０からデータ線ＸＡに、制御回路３０から出力された画像信号を供給する。すると、選択した画素４０の画素電極４６１に、画像信号に応じた電圧が印加される。
【００８４】
すると、第１表示領域Ａ１の画素４０では、画素電極４６１および共通電極４６２に電位差が生じ、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序が変化して、階調表示が行われる。なお、液晶に印加される駆動電圧は、蓄積容量４７により、画像信号が書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００８５】
また、以上の電気光学装置１は、第２表示領域Ａ２の画素９０の画像データを書き換える場合、以下のように動作する。
すなわち、まず、制御回路３０により、外部から入力される画像信号をシリアル形式のデータ信号ＤＹとして第１走査線駆動回路１０に出力する。このシリアル形式の画像信号と、クロック信号ＣＫと、を第１走査線駆動回路１０のシフトレジスタ回路１１に入力する。すると、このシフトレジスタ回路１１は、クロック信号ＣＫに同期して、画像信号を順次シフトし、転送信号Ｑとして順次出力する。
次に、レベルシフタ回路１２により、シフトレジスタ回路１１から出力された転送信号Ｑの電圧レベルを変換して、制御信号として出力制御回路１３に出力する。
【００８６】
次に、Ｈレベルのイネーブル信号ＥＮＢを第１走査線駆動回路１０に入力する。すると、第１走査線駆動回路１０の出力制御回路１３は、レベルシフタ回路１２から出力された制御信号を走査線ＹＡに出力しない。これにより、第１走査線駆動回路１０は、第１表示領域Ａ１の走査線ＹＡに制御信号として選択電圧を供給しないので、第１表示領域Ａ１の画素４０の画像データは、書き換えられない。
一方、第１走査線駆動回路１０の出力制御回路１４により、シフトレジスタ回路１１から出力された転送信号Ｑをデータ信号ＳＤＹとして変換回路８０に出力する。すなわち、第１走査線駆動回路１０により、制御回路３０から出力されたシリアル形式の画像信号を変換回路８０に転送する。
【００８７】
次に、変換回路８０のシリアルパラレル変換回路８２により、シリアル形式の画像信号を８ビットのパラレル形式の画像信号に変換して第２データ線駆動回路７０に出力する。
また、変換回路８０のアドレスカウンタ回路８３により、第２表示領域Ａ２の画素９０のうち画像データを書き換えるものに係る走査線ＹＢと、第１データ線ＸＢおよび第２データ線ＸＣと、をそれぞれ選択するアドレス信号Ａ７〜Ａ１１と、アドレス信号Ａ０〜Ａ６と、を第２走査線駆動回路６０および第２データ線駆動回路７０に供給する。
【００８８】
次に、アドレス信号Ａ７〜Ａ１１に基づいて選択した走査線ＹＢに、第２走査線駆動回路６０から選択電圧を供給することで、この選択した走査線ＹＢに係る画素９０を全て選択する。すると、選択した画素９０に係るＴＦＴ９２、９３がオン状態となる。
【００８９】
次に、これら画素９０の選択に同期して、アドレス信号Ａ０〜Ａ６に基づいて選択した第１データ線ＸＢおよび第２データ線ＸＣに、第２データ線駆動回路７０から画像信号および反転画像信号を供給する。すると、画像信号および反転画像信号は、選択した画素９０のメモリセル９１に書き込まれるとともに、トランスファゲート９４、９５の制御端子に供給される。
これにより、第１トランスファゲート９４または第２トランスファゲート９５が選択的にオン状態となり、第１駆動線Ｍからの駆動信号または第２駆動線Ｎからの反転駆動信号が画素電極９６１に書き込まれる。
【００９０】
画素電極９６１に画像信号または反転画像信号が書き込まれると、この画素電極９６１と共通電極９６２との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序を変化させて、画素９０の光変調による表示を行う。
なお、画像信号および反転画像信号は、メモリセル９１により保持されて、これにより、液晶に印加される駆動電圧も、次のフレームの書き込みまで保持される。
【００９１】
本実施形態によれば、以下のような効果がある。
（１）液晶パネルＡＡを、第１表示領域Ａ１および第２表示領域Ａ２で構成した。また、第１表示領域Ａ１の走査線ＹＡに対して所定の順番で選択する選択電圧を供給する第１走査線駆動回路１０と、第１表示領域Ａ１の走査線ＹＡが選択された際に、第１表示領域Ａ１のデータ線ＸＡに画像信号を供給する第１データ線駆動回路２０と、第２表示領域Ａ２の走査線ＹＢに対して所定の順番で選択する選択電圧を供給する第２走査線駆動回路６０と、第２表示領域Ａ２の走査線ＹＢが選択された際に、第２表示領域Ａ２の第１データ線ＸＢおよび第２データ線ＸＣに画像信号および反転画像信号を供給する第２データ線駆動回路７０と、を設けた。
このため、部分表示モードにおいて、例えば、第１表示領域Ａ１の画素４０にのみ画像データを書き込んだり、第２表示領域Ａ２の画素９０にのみ画像データを書き込んだりできるので、各表示領域を個別に制御することで、消費電力を低減できる。
【００９２】
（２）第１表示領域Ａ１のデータ線ＸＡと、第２表示領域Ａ２の第１データ線ＸＢおよび第２データ線ＸＣと、を絶縁した。
このため、部分表示モードにおいて、例えば、第１表示領域Ａ１の画素４０にのみ画像データを書き込む際、走査線ＹＢと、第２表示領域Ａ２の第１データ線ＸＢおよび第２データ線ＸＣと、の交差部分での容量結合の影響を受けない。また、第２表示領域Ａ２の画素９０にのみ画像データを書き込む際、第１表示領域Ａ１の走査線ＹＡおよびデータ線ＸＡの交差部分での容量結合の影響を受けない。よって、部分表示モードにおける消費電力をさらに低減できる。
【００９３】
（３）シリアル形式の画像信号をパラレル形式の画像信号に変換して出力する変換回路８０を設けた。そして、第２表示領域Ａ２の画素９０を書き換える場合、外部から入力された第２表示領域Ａ２に対応する画像信号をシリアル形式で第１走査線駆動回路１０に入力するとともにシリアル形式で変換回路８０に転送した。次に、変換回路８０により、第１走査線駆動回路１０から転送されたシリアル形式の画像信号をパラレル形式の画像信号に変換して、第２データ線駆動回路７０に供給した。
このため、外部から入力された第２表示領域Ａ２に対応する画像信号を第１走査線駆動回路１０を経由して変換回路８０に供給するための配線の数を削減でき、電気光学装置１を小型化できる。
【００９４】
（４）第１表示領域Ａ１および第２表示領域Ａ２を、液晶パネルＡＡの一辺に平行に当該液晶パネルＡＡを仕切ることで形成した。また、第１走査線駆動回路１０および第２走査線駆動回路６０を、上述の一辺と交差する一辺に沿って設け、第１データ線駆動回路２０および第２データ線駆動回路７０を、液晶パネルＡＡにおける４辺のうち液晶パネルＡＡの仕切りを挟んで互いに対向する２辺に設けた。
すなわち、第１走査線駆動回路１０および第１データ線駆動回路２０を、液晶パネルＡＡにおける４辺のうち第１表示領域Ａ１の隣接する２辺にそれぞれ設けた。このため、第１走査線駆動回路１０から第１表示領域Ａ１の走査線ＹＡに選択電圧を供給するための配線と、第１データ線駆動回路２０から第１表示領域Ａ１のデータ線ＸＡに画像信号を供給するための配線と、を短縮できる。
また、第２走査線駆動回路６０および第２データ線駆動回路７０を、液晶パネルＡＡにおける４辺のうち第２表示領域Ａ２の隣接する２辺にそれぞれ設けた。このため、第２走査線駆動回路６０から第２表示領域Ａ２の走査線ＹＢに選択電圧を供給するための配線と、第２データ線駆動回路７０から第２表示領域Ａ２の第１データ線ＸＢおよび第２データ線ＸＣに画像信号および反転画像信号を供給するための配線と、を短縮できる。よって、配線の占める領域を減少できるので、電気光学装置１をより小型化できる。
【００９５】
（５）第１表示領域Ａ１の共通電極４６２と、第２表示領域Ａ２の共通電極９６２と、を絶縁した。
このため、第１表示領域Ａ１の画素４０にのみ画像データを書き込む際に、第２表示領域Ａ２の共通電極９６２の負荷容量による電力消費を防止できる。また、第２表示領域Ａ２の画素９０にのみ画像データを書き込む際に、第１表示領域Ａ１の共通電極４６２の負荷容量による電力消費を防止できる。よって、部分表示モードにおける消費電力をさらに低減できる。
【００９６】
（６）第２表示領域Ａ２の画素９０に、走査線ＹＢの選択に同期して第１データ線ＸＢおよび第２データ線ＸＣに供給された画像信号および反転画像信号を記憶可能なメモリセル９１を設けた。
このため、メモリセル９１に画像信号を記憶させることで、第２データ線駆動回路７０から第１データ線ＸＢおよび第２データ線ＸＣに画像信号および反転画像信号を供給せずに、画素９０に画像信号を書き込むことができるので、消費電力をさらに低減できる。
【００９７】
（７）第１走査線駆動回路１０に、第１表示領域Ａ１の走査線ＹＡの本数に等しい２０８段のシフトレジスタ１１１を設け、クロック信号ＣＫと画像信号としてのデータ信号ＤＹとを入力した。そして、この第１走査線駆動回路１０により、クロック信号ＣＫに同期して画像信号としてのデータ信号ＤＹを順次シフトして出力した。
このため、第１走査線駆動回路１０により、外部から入力された第２表示領域Ａ２に対応する画像信号としてのデータ信号ＤＹを、シリアル形式で順次シフトして変換回路８０に転送できる。
【００９８】
（８）第１走査線駆動回路１０において画像信号としてのデータ信号ＤＹを順次シフトする際に、第１表示領域Ａ１の走査線ＹＡに対する選択電圧の供給を止めた。
このため、外部から入力された第２表示領域Ａ２に対応する画像信号に基づいて、第１走査線駆動回路１０が第１表示領域Ａ１の走査線ＹＡに選択電圧を供給するのを防止できる。よって、部分表示モードにおいて、第２表示領域Ａ２の画素９０にのみ画像データを書き込む際、第１表示領域Ａ１の画素４０に画像データを書き込むのを防止できる。
【００９９】
＜第２実施形態＞
図９は、本発明の第２実施形態に係る電気光学装置１Ａの構成を示すブロック図である。電気光学装置１Ａは、制御回路３０から出力された信号を第２走査線駆動回路６０および第２データ線駆動回路７０に供給する際、第１走査線駆動回路１０を経由しない点が図１の電気光学装置１と異なる。
【０１００】
制御回路３０から出力されたシリアル形式の画像信号やクロック信号といった信号を、変換回路８０に伝送する配線は、液晶パネルＡＡの４辺のうち第１走査線駆動回路１０および第２走査線駆動回路６０の設けられる一辺と対向する一辺に沿って設けられる。本実施形態では、液晶パネルＡＡの図９中左側に上述の配線が設けられる。
【０１０１】
本実施形態によれば、以下のような効果がある。
（９）外部から入力された第２表示領域Ａ２に対応する画像信号を、第１走査線駆動回路１０を経由せず、制御回路３０から変換回路８０を経由して、第２データ線駆動回路７０に供給した。
このため、第１走査線駆動回路１０により第１表示領域Ａ１の走査線ＹＡに選択電圧を供給しつつ、第２データ線駆動回路７０により第２表示領域Ａ２の第１データ線ＸＢおよび第２データ線ＸＣに画像信号および反転画像信号を供給できる。したがって、第１データ線駆動回路２０によりデータ線ＸＡに画像信号を供給しつつ、第２走査線駆動回路６０により走査線ＹＢに選択電圧を供給することで、第１表示領域Ａ１の画素４０および第２表示領域Ａ２の画素９０に、同時に画像データを書き込むことができる。
【０１０２】
＜変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上述の各実施形態では、液晶パネルＡＡに第１表示領域Ａ１および第２表示領域Ａ２を形成したが、これに限らず、例えば、さらにメモリセルを備えた画素で構成される第３表示領域Ａ３を設けてもよい。
また、例えば、上述の各実施形態では、画素電極４６１、９６１を素子基板２００上に設け、共通電極４６２、９６２を素子基板２００に対向配置された対向基板３００上に設けたが、これに限らず、画素電極４６１、９６１および共通電極４６２、９６２を同一基板上に設けてもよい。
【０１０３】
また、例えば、上述した各実施形態では、本発明を液晶を用いた電気光学装置１に適用したが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬ（Electro-Luminescent）や発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示パネルや、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
【０１０４】
＜応用例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図１０は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
【０１０５】
なお、電気光学装置１が適用される電子機器としては、図１０に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】前記電気光学装置の第１表示領域に係る第１画素のトランジスタレベルの回路図である。
【図３】前記電気光学装置の第２表示領域に係る第２画素のトランジスタレベルの回路図である。
【図４】前記電気光学装置の第１走査線駆動回路の回路図である。
【図５】第１表示領域で部分表示を行う場合における、前記電気光学装置の第１走査線駆動回路のタイミングチャートである。
【図６】第２表示領域で部分表示を行う場合における、前記電気光学装置の第１走査線駆動回路のタイミングチャートである。
【図７】前記電気光学装置の変換回路の構成を示すブロック図である。
【図８】第２表示領域で部分表示を行う場合における、前記電気光学装置の変換回路のタイミングチャートである。
【図９】本発明の第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図１０】前記電気光学装置を適用した携帯電話の構成を示す斜視図である。
【符号の説明】
【０１０７】
１、１Ａ…電気光学装置、１０…第１走査線駆動回路、２０…第１データ線駆動回路、３０…制御回路、４０、９０…画素、６０…第２走査線駆動回路、７０…第２データ線駆動回路、８０…変換回路、９１…メモリセル（メモリ回路）、１００…液晶駆動回路、ＡＡ…液晶パネル（表示部）、Ａ１…第１表示領域、Ａ２…第２表示領域、ＸＡ…データ線、ＸＢ…第１データ線、ＸＣ…第２データ線、ＹＡ、ＹＢ…走査線。
【図１】
2007219048.tif 000003
【図２】
2007219048.tif 000004
【図３】
2007219048.tif 000005
【図４】
2007219048.tif 000006
【図５】
2007219048.tif 000007
【図６】
2007219048.tif 000008
【図７】
2007219048.tif 000009
【図８】
2007219048.tif 000010
【図９】
2007219048.tif 000011
【図１０】
2007219048.tif 000012