(57)【要約】【課題】半導体記憶装置の使用状況に応じてリフレッシュに要する消費電力を効率よく低減できる記憶制御装置を提供する。【解決手段】ＤＲＡＭ３０に対するデータの書込み及び読出しを制御するに際し、ＤＲＡＭ３０の記憶領域の使用状況を示す使用状況情報をレジスタ２２に更新記憶すると共に、当該レジスタ２２に更新記憶された使用状況情報に基づいて、使用領域３０Ａ、３０Ｃを対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行する。【選択図】図１
2007219998.tif 000002
【特許請求の範囲】
【請求項１】
半導体記憶装置に対するデータの書込み及び読出しを制御する記憶制御装置であって、
前記半導体記憶装置の記憶領域の使用状況を示す使用状況情報を更新記憶する記憶手段と、
前記記憶手段に記憶された前記使用状況情報に基づき、使用している記憶領域を対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行するリフレッシュ動作実行制御手段と、
を備えた記憶制御装置。
【請求項２】
前記使用状況情報は、前記使用している記憶領域のアドレスであることを特徴とする請求項１記載の記憶制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶内容を保持するためのリフレッシュ動作が必要な半導体記憶装置に対するデータの書込み及び読み出しを制御する記憶制御装置に関する。
【背景技術】
【０００２】
半導体記憶装置、例えばＤＲＡＭ（Dynamic Random Access Memory）は、多数のコンデンサ部により構成されており、データに応じて各コンデンサ部に蓄積する電荷量を異ならせることによりデータを記憶する。
【０００３】
ＤＲＡＭをメモリとして持つ情報処理装置では、ＤＲＡＭを構成するコンデンサ部が自然に放電してしまうことによる記憶の消失を防ぐため、記憶制御装置によりデータの保持を目的として定期的にコンデンサ部に電荷をチャージするリフレッシュを実行している。
【０００４】
このリフレッシュ動作は、通常、装置に装備されている全てのＤＲＡＭの全てのコンデンサ部に対して所定のリフレッシュ周期毎に行なわれるため、ＤＲＡＭの記憶容量を増大させると、リフレッシュ動作による消費電力も増大してしまう。
【０００５】
近年、電子機器の省電力化に伴い、情報処理装置においても消費電力を低減させることが求められている。その一方で、電子機器の高性能化に伴い、ＤＲＡＭの記憶容量は増加する傾向にある。
【０００６】
そこで、従来、ＤＲＡＭにメモリアクセスした場合にメモリアクセスしたアドレスを記録しておき、このＤＲＡＭに対するリフレッシュを実行する際に、リフレッシュの対象となるアドレスに対するメモリアクセスの記録が存在する場合には、当該メモリアクセスの記録をクリアし、次のアドレスをリフレッシュの対象とすることが提案されている（例えば、特許文献１参照。）。
【０００７】
すなわち、特許文献１では、メモリアクセスがあったアドレスに対するリフレッシュを省略することにより、リフレッシュのための消費電力を低減させている。
【０００８】
また、従来、揮発性メモリからなるメモリアレイをＮ個の部分メモリアレイに分割して構成し、１回のリフレッシュ動作で部分メモリアレイを１個ずつリフレッシュさせることにより、リフレッシュ時の最大消費電力を低減させ、記憶装置全体の消費電力を低減させるようにすることが提案されている（例えば、特許文献２参照。）。
【特許文献１】特開平８−３１１７０号公報
【特許文献２】特開平５−１３５５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の技術では、ＤＲＡＭの使用状況に拘らずリフレッシュが不要な領域についてもリフレッシュを行なっており、装置全体におけるＤＲＡＭの記憶容量が増加すれば、消費電力の増大は避けられない、という問題点があった。
【００１０】
本発明は上記問題点を解決するためになされたものであり、半導体記憶装置の使用状況に応じてリフレッシュに要する消費電力を効率よく低減できる記憶制御装置を提供することが目的である。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、請求項１記載の発明は、半導体記憶装置に対するデータの書込み及び読出しを制御する記憶制御装置であって、前記半導体記憶装置の記憶領域の使用状況を示す使用状況情報を更新記憶する記憶手段と、前記記憶手段に記憶された前記使用状況情報に基づき、使用している記憶領域を対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行するリフレッシュ動作実行制御手段と、を備えている。
【００１２】
請求項１記載の発明によれば、半導体記憶装置に対するデータの書込み及び読出しを制御するに際し、半導体記憶装置の記憶領域の使用状況を示す使用状況情報を記憶手段に更新記憶すると共に、当該使用状況情報に基づいて、使用している記憶領域を対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行するようにしているので、半導体記憶装置の使用状況に応じてリフレッシュ動作の対象となる記憶領域を削減することにより、リフレッシュに要する消費電力を効率よく低減できる。
【００１３】
すなわち、使用していない領域の記憶状態は保持する必要がないので、当該使用していない領域に対するリフレッシュ動作は行なわなくてもよい。
【００１４】
また、本発明は、請求項２記載の発明のように、前記使用状況情報として、前記使用している記憶領域のアドレスを適用してもよい。
【００１５】
なお、使用状況情報としては、使用している記憶領域のアドレスのほか、半導体記憶装置に記憶された情報と記憶領域とを関連付けた情報や、非使用領域のアドレス等があげられる。
【発明の効果】
【００１６】
以上説明した如く本発明は、半導体記憶装置に対するデータの書込み及び読出しを制御するに際し、半導体記憶装置の記憶領域の使用状況を示す使用状況情報を記憶手段に更新記憶すると共に、当該使用状況情報に基づいて、使用している記憶領域を対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行するので、半導体記憶装置の使用状況に応じてリフレッシュに要する消費電力を効率よく低減できる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。まず、図１は、本実施の形態に係る情報記憶装置１０の構成を示す概略図であり、以下、情報記憶装置１０の概略構成について説明する。
【００１８】
なお、当該情報記憶装置１０は、情報処理装置に組み込まれ、記憶手段として用いられる。
【００１９】
同図に示されるように、情報記憶装置１０は、ＤＲＡＭコントローラ２０と、ＤＲＡＭとを含んで構成されている。ＤＲＡＭ３０は、ＤＲＡＭコントローラ２０に接続されており、ＤＲＡＭコントローラ２０によりデータの書込み、読出し、及び消去等の処理が実行されるようになっている。
【００２０】
また、ＤＲＡＭコントローラ２０は、当該情報記憶装置１０が組み込まれたデバイスの各部位（以下、「外部」という）からの要求信号に応じてＤＲＡＭ３０へのアクセスを制御する。なお、要求信号としては、データの記憶指示、データの読出指示、データの消去指示等がそれぞれ示す信号が入力される。
【００２１】
ここで、ＤＲＡＭ３０の記憶領域は、多数のコンデンサ部により構成されており、各コンデンサ部への電荷の蓄積が制御されてデータが記憶されるようになっている。この各コンデンサ部にはそれぞれに固有のアドレスが付与され、ＤＲＡＭコントローラ２０では、当該アドレスを用いてアクセスするコンデンサ部を特定して、データの書込み、読出し及び消去等を実行するようになっている。なお、このアドレスを用いたアクセスにおいては、適宜バンク切替等を用いることができる。
【００２２】
また、ＤＲＡＭコントローラ２０は、不図示のタイマによる計時に基づくタイムアップ信号や、外部から入力されるクロック信号等に基づく所定のリフレッシュ周期で、ＤＲＡＭ３０の記憶領域を構成するコンデンサ部に電荷をチャージするリフレッシュ動作を所定のリフレッシュ周期で実行する。
【００２３】
ところで、本実施の形態では、ＤＲＡＭ３０の使用状況に応じてリフレッシュ動作の対象となる記憶領域（以下、「リフレッシュ領域」という）を決定するようにしている。
【００２４】
すなわち、ＤＲＡＭコントローラ２０により、データの書き込み及び消去が繰り返されることにより、ＤＲＡＭ３０の記憶領域には、使用領域３０Ａ、３０Ｃと、非使用領域３０Ｂ、３０Ｄと、が混在することになる。
【００２５】
そこで、ＤＲＡＭコントローラ２０は、レジスタ２２を含んで構成されており、当該レジスタ２２に使用領域を示すアドレスを使用状況情報として記憶するようにしている。これにより、ＤＲＡＭコントローラ２０では、レジスタ２２に記憶された使用領域を対象としてリフレッシュ動作を実行する。
【００２６】
なお、当該レジスタ２２に記憶された使用領域を示すアドレスは、ＤＲＡＭ３０に対するデータの書込み及び消去を実行する毎に更新記憶される。
【００２７】
以下、本実施の形態の作用を説明する。
【００２８】
ＤＲＡＭコントローラ２０では、外部から要求信号が入力されると、メイン処理を実行する。
【００２９】
図２は、ＤＲＡＭコントローラ２０で実行されるメイン処理の流れを示すフローチャートであり、以下、同図を参照して、本実施の形態に係るメイン処理について説明する。
【００３０】
まず、ステップ２００では、入力された要求信号が、データ記憶指示を示すものか否かを判定し、当該判定が肯定判定となった場合はステップ２０２に移行して、入力されたデータをＤＲＡＭ３０に記憶する。その後、次のステップ２０４に移行して、記憶先のアドレスをレジスタに追加した後に、本メイン処理を終了する。
【００３１】
一方、ステップ２００で否定判定となった場合はステップ２０６に移行して、入力された要求信号がデータ消去指示を示すものか否かを判定し、当該判定が肯定判定となった場合はステップ２０８に移行する。
【００３２】
ステップ２０８では、消去指示の対象となるデータの記憶先アドレスを開放し、その後にステップ２１０に移行する。ステップ２１０では、消去したデータの記憶先アドレスをレジスタ２２から削除し、その後に本メイン処理を終了する。
【００３３】
また、ステップ２０６で否定判定となった場合は、入力された要求信号がデータ読出し指示を示すものであると判断してステップ２１２に移行し、当該読出し指示の対象となるデータの記憶先アドレスからデータを読出して出力し、その後に本メイン処理を終了する。
【００３４】
また、ＤＲＡＭコントローラ２０では、所定のリフレッシュ周期でリフレッシュ動作処理を実行する。
【００３５】
図３は、外部から要求信号が入力された場合にＤＲＡＭコントローラ２０により実行されるリフレッシュ動作処理の流れを示すフローチャートであり、以下、同図を参照して、本実施の形態に係るリフレッシュ動作処理について説明する。
【００３６】
まず、ステップ２２０では、レジスタ２２を参照してリフレッシュ領域の決定を行い、次のステップ２２２では、決定されたリフレッシュ領域を指定してリフレッシュ動作を実行し、その後に本リフレッシュ処理を終了する。
【００３７】
以上詳細に説明したように、本実施の形態によれば、ＤＲＡＭ３０に対するデータの書込み及び読出しを制御するに際し、ＤＲＡＭ３０の記憶領域の使用状況を示す使用状況情報をレジスタ２２に更新記憶すると共に、当該レジスタ２２に更新記憶された使用状況情報に基づいて、使用領域３０Ａ、３０Ｃを対象として、記憶状態を保持するためのリフレッシュ動作を所定のリフレッシュ周期で実行するので、ＤＲＡＭ３０の使用状況に応じてリフレッシュに要する消費電力を効率よく低減できる。
【００３８】
（他の形態）
上記実施の形態のＤＲＡＭ３０に代えて、リングバッファとして使用される受信用先入れ先出しメモリ（ＦＩＦＯ：First-In First-Out Buffer）のＤＲＡＭ７０（図４参照）を適用することもできる。この場合、情報記憶装置１０の構成及びリフレッシュ動作処理の流れについては同一のものを適用することができるので、ここでの図示及び説明を省略する。
【００３９】
図４に示されるように、ＤＲＡＭ７０は、入力されたデータが順次所定の記憶容量単位のバッファに記憶され、入力された順に出力する。データが記憶されたバッファのうち、最先にデータが記憶されたバッファを示す出力ポインタＰ１と、直近にデータが記憶されたバッファを示す入力ポインタＰ２との間に存在するＦＩＦＯバッファ領域が使用領域となる。出力処理が実行される毎に出力ポインタＰ１は順次次のバッファに移動し、記憶処理が実行される毎に入力ポインタＰ２は順次次のバッファに移動するので、使用領域も順次ずれていくことになる。
【００４０】
図５は、ＤＲＡＭコントローラ２０により実行されるメイン処理の流れを示すフローチャートであり、以下、同図を参照して当該他の形態に係るメイン処理について説明する。
【００４１】
まず、ステップ３００では、入力された要求信号が、データ記憶指示を示すものか否かを判定し、当該判定が肯定判定となった場合はステップ３０２に移行する。
【００４２】
ステップ３０２では、入力ポインタＰ２を次のバッファに移動させた後に、ステップ３０４に移行する。ステップ３０４では、入力ポインタＰ２により示されるバッファに入力されたデータを記憶し、その後にステップ３１０に移行する。
【００４３】
一方、ステップ３００で否定判定となった場合はステップ３０６に移行して、出力ポインタＰ１により示されるバッファのデータを読出して外部に出力し、その後にステップ３０８に移行する。ステップ３０８では、出力ポインタを次のバッファに移動させて、ＦＩＦＯバッファ領域を変更した後に、ステップ３１０に移行する。
【００４４】
ステップ３１０では、データの記憶又は出力により変更されたＦＩＦＯバッファ領域を、使用領域としてレジスタ２２に記憶し、その後に本メイン処理を終了する。
【００４５】
これにより、ＤＲＡＭコントローラ２０により所定のリフレッシュ周期で実行されるリフレッシュ動作処理（図３参照）において、ＦＩＦＯバッファ領域のみが対象とされることになり、非使用領域に対するリフレッシュ動作が実行されないので、ハードウェアの構成を変更することなく、容易に消費電力の低減を図ることができる。
【００４６】
なお、上記実施の形態に係る情報記憶装置１０の構成（図１参照）は一例であり、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００４７】
また、上記各実施の形態に係る処理の流れ（図２，３及び図５参照）も一例であり、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００４８】
【図１】実施の形態に係る情報記憶装置の構成を示す概略図である。
【図２】実施の形態に係るメイン処理の流れを示すフローチャートである。
【図３】実施の形態に係るリフレッシュ動作処理の流れを示すフローチャートである。
【図４】他の形態に係るＤＲＡＭの使用状態の一例を示す模式的に示す概略図である。
【図５】他の形態に係るメイン処理プログラムの処理の流れを示すフローチャートである。
【符号の説明】
【００４９】
１０    情報記憶装置
２０    ＤＲＡＭコントローラ（リフレッシュ動作実行制御手段）
２２    レジスタ（記憶手段）
３０    ＤＲＡＭ（半導体記憶装置）
【図１】
2007219998.tif 000003
【図２】
2007219998.tif 000004
【図３】
2007219998.tif 000005
【図４】
2007219998.tif 000006
【図５】
2007219998.tif 000007