(57)【要約】【課題】テストチャンネルが共有されるパターンを備える半導体装置を提供する。【解決手段】半導体装置４００は、フィルム型半導体パッケージテスト装置４２０を備える。フィルム型半導体パッケージ４４０は、複数のテストパッドＴＰＡＤｋを通じてテスト信号を出力する。テスト装置４２０は、テスト信号によってフィルム型半導体パッケージ４４０をテストする。テスト装置４２０の印刷回路基板４２２は、入力端子ＩＴＥＲＭｋとテストピンとを連結する複数のテストチャンネルＣＨｋのうち、対応する少なくとも二つ以上のテストチャンネルＣＨｋを、入力端子ＩＴＥＲＭｋのうち、対応する一つの入力端子ＩＴＥＲＭｋに共有させる共有パターンＣＰＡＴｋを複数個備える。【選択図】図１０
2007147617.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力チャンネルを通じてテスト信号を出力する出力部と、
前記テスト信号を受信して外部に伝送するテストパッド部と、を備え、
前記テストパッド部は、前記出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えることを特徴とするフィルム型半導体パッケージ。
【請求項２】
前記テストパッド部は、
前記テスト信号を外部のテスト装置に伝送することを特徴とする請求項１に記載のフィルム型半導体パッケージ。
【請求項３】
前記出力部は、
対応する前記出力チャンネルを活性化するスイッチを複数個備えることを特徴とする請求項１に記載のフィルム型半導体パッケージ。
【請求項４】
前記共有パッドに共有される出力チャンネルは、二つであることを特徴とする請求項１に記載のフィルム型半導体パッケージ。
【請求項５】
前記共有パッドは、
前記複数の出力チャンネルのうち、順に配置される一部の出力チャンネルを第１ないし第ｎ（ｎは、２の倍数）出力チャンネルであるとするとき、ｉ＋ｊ（ｉ、ｊは、ｎ以下の自然数）が、ｎ＋１である第ｉ出力チャンネル及び第ｊ出力チャンネルにより共有されることを特徴とする請求項４に記載のフィルム型半導体パッケージ。
【請求項６】
前記テストパッド部は、
前記共有パッドによって共有されていない出力チャンネルと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドを複数個さらに備えることを特徴とする請求項１に記載のフィルム型半導体パッケージ。
【請求項７】
前記共有パッドは、前記複数の出力チャンネルのうち、順に配置される一部の出力チャンネルを第１ないし第ｎ（ｎは２の倍数）出力チャンネルであるとするとき、ｉ＋ｊ（ｉ、ｊは、ｎ以下の自然数）が、ｎ＋１である第ｉ出力チャンネル及び第ｊ出力チャンネルにより共有され、
第ｎ／２出力チャンネル及び第（ｎ／２）＋１出力チャンネルは、それぞれ前記ノーマルパッドと連結されることを特徴とする請求項６に記載のフィルム型半導体パッケージ。
【請求項８】
テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、
前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップと、
前記出力されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップと、を含むことを特徴とするフィルム型半導体パッケージテスト方法。
【請求項９】
前記フィルム型半導体パッケージは、
対応する前記出力チャンネルを活性化するスイッチを複数個備えることを特徴とする請求項８に記載のフィルム型半導体パッケージテスト方法。
【請求項１０】
前記共有パッドに共有される出力チャンネルは、二つであることを特徴とする請求項８に記載のフィルム型半導体パッケージテスト方法。
【請求項１１】
テスト信号を受信する複数のテストピンと、
入力端子を通じて前記テスト信号を受信してテストを行うテスターヘッドと、
前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する印刷回路基板と、を備え、
前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備えることを特徴とするテスト装置。
【請求項１２】
前記共有パターンは、
二つの前記テストチャンネルは、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項１１に記載のテスト装置。
【請求項１３】
前記二つのテストチャンネルは、
相互に隣接するテストチャンネルであることを特徴とする請求項１２に記載のテスト装置。
【請求項１４】
前記二つのテストチャンネルは、
相互に隣接する奇数番目のテストチャンネルであるか、偶数番目のテストチャンネルであることを特徴とする請求項１２に記載のテスト装置。
【請求項１５】
前記共有パターンは、
前記印刷回路基板が複数のレイヤーを有する時、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項１１に記載のテスト装置。
【請求項１６】
複数のテストパッドを通じてテスト信号を出力するフィルム型半導体パッケージと、
前記テスト信号によって前記フィルム型半導体パッケージをテストするテスト装置と、を備え、
前記テスト装置は、
テスト信号を受信する複数のテストピンと、
前記テスト信号を入力端子を通じて受信してテストを行うテスターヘッドと、
前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する印刷回路基板と、を備え、
前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備えることを特徴とする半導体装置。
【請求項１７】
前記一つの入力端子に共有されるテストチャンネルは、
一つのテストチャンネルが活性化されて、対応する前記テスト信号を出力する間に残りのテストチャンネルは非活性化されることを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記一つの入力端子に共有されるテストチャンネルは、
順次に活性化されることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記フィルム型半導体パッケージは、
対応する前記テストチャンネルを活性化するスイッチを複数個備えることを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
前記共有パターンは、
二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項１６に記載の半導体装置。
【請求項２１】
前記共有パターンは、
前記印刷回路基板が複数のレイヤーを有するとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項１６に記載の半導体装置。
【請求項２２】
フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のテスト方法において、
前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化するステップと、
前記受信されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップと、を含むことを特徴とする半導体装置のテスト方法。
【請求項２３】
前記共有パターンは、
二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされることを特徴とする請求項２２に記載の半導体装置のテスト方法。
【請求項２４】
前記フィルム型半導体パッケージは、
対応する前記テストチャンネルを活性化するスイッチを複数個備えることを特徴とする請求項２２に記載の半導体装置のテスト方法。
【請求項２５】
前記共有パターンは、
前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされることを特徴とする請求項２２に記載の半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法に関する。
【背景技術】
【０００２】
一般的に、チップオンフィルム（Ｃｈｉｐ ｏｎ Ｆｉｌｍ：ＣＯＦ）のようなフィルム型半導体パッケージは、ディスプレイドライバから出力される信号をディスプレイパネルに伝送する。
【０００３】
フィルム型半導体パッケージの製造過程で多様なステップのテストが行われる。特に、フィルム型半導体パッケージの組立工程が完了した後には、コンタクト如何を中心にフィルム型半導体パッケージのテストが行われる。組立工程の完了ステップにおけるテストは、フィルム型半導体パッケージにテスト信号を印加した後、フィルム型半導体パッケージの出力ピンを通じて出力される信号により行われる。すなわち、フィルム型半導体パッケージに印加されるテスト信号とフィルム型半導体パッケージから出力される信号とが同じであるかをテストする。
【０００４】
図１は、従来の技術に係るフィルム型半導体パッケージのテストパッドを示す図面である。
【０００５】
図２は、図１のフィルム型半導体パッケージのテストパッドと出力ピンとを連結する出力チャンネルを示す図面である。
【０００６】
図１及び図２に示すように、従来の技術に係るフィルム型半導体パッケージ１０は、出力ピンＯＰＩＮ、バッファＢＵＦ、出力チャンネルＣＨ及びテストパッドＴＰＡＤを備える。バッファＢＵＦは、出力しようとするテスト信号を受信する。出力ピンＯＰＩＮは、受信されたテスト信号をテストパッドＴＰＡＤに伝送する。
【０００７】
このとき、テスト信号は、対応する出力ピンＯＰＩＮとテストパッドＴＰＡＤとを連結する出力チャンネルＣＨを通じて伝送される。出力チャンネルＣＨは、出力ピンＯＰＩＮとテストパッドＴＰＡＤとを一対一に対応させる。したがって、テストパッドＴＰＡＤの数は、出力ピンＯＰＩＮの数と同じでなければならない。
【０００８】
それぞれのテストパッドＴＰＡＤは、連結される出力チャンネルＣＨを通じてテスト信号を外部のテスト装置（図示せず）に伝送する。テスト装置（図示せず）は、受信されたテスト信号によってフィルム型半導体パッケージ１０をテストする。
【０００９】
図３は、従来の技術に係るテスト装置を示す図面である。
【００１０】
図３に示すように、従来の技術に係るテスト装置３０は、テストピンＴＰＩＮ、印刷回路基板３２及びテスターヘッド３４を備える。図３のフィルム型半導体パッケージ４０は、図１のフィルム型半導体パッケージ１０と同じである。
【００１１】
テストピンＴＰＩＮは、フィルム型半導体パッケージ４０のテストパッドＴＰＡＤと接触してテスト信号を受信する。テスターヘッド３４は、入力端子ＩＴＥＲＭを通じてテスト信号を受信してフィルム型半導体パッケージ４０をテストする。
【００１２】
従来の技術に係るテスト装置３０において印刷回路基板３２は、テストピンＴＰＩＮに受信されるテスト信号をテスターヘッド３４に伝送するためのパターンＰＡＴを備える。パターンＰＡＴは、テストピンＴＰＩＮと入力端子ＩＴＥＲＭとを一対一に連結するテストチャンネルＣＨがパターニングされるものである。
【００１３】
従来の技術に係るフィルム型半導体パッケージ及びテスト装置によってフィルム型半導体パッケージをテストするためには、フィルム型半導体パッケージの出力ピン数以上のテストピン及び入力端子を備えるテスト装置が要求される。前述したように、従来の技術に係るフィルム型半導体パッケージは、出力ピン数と同じテストパッドを備え、従来の技術に係るテスト装置も、テストパッドと一対一に対応するテストピン及び入力端子を備えねばならないからである。
【００１４】
したがって、フィルム型半導体パッケージの出力ピン数が増加して、既存のテスト装置のテストピン及び入力端子より多くなれば、既存のテスト装置によってはフィルム型半導体パッケージをテストできないという問題がある。すなわち、フィルム型半導体パッケージの出力ピン数の増加によって莫大なコストがかかる既存の設備の交替という非経済的な状況が発生する。
【００１５】
さらに、最近のＬＣＤパネルの大型化及び高画質化によるフィルム型半導体パッケージの出力ピン数が増加する速度が速くなっている現状では、テスト装置が頻繁に交替されねばならないため、その問題はさらに深刻である。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明が解決しようとする技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるように出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージを提供するところにある。
【００１７】
本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるように出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージのテスト方法を提供するところにある。
【００１８】
本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備えるテスト装置を提供するところにある。
【００１９】
本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備える半導体装置を提供するところにある。
【００２０】
本発明が解決しようとする他の技術的課題は、フィルム型半導体パッケージの出力ピン数が増加しても、既存の設備を利用できるようにテストチャンネルが共有されるパターンを備える半導体装置のテスト方法を提供するところにある。
【課題を解決するための手段】
【００２１】
前記技術的課題を解決するための本発明の実施形態に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージは、出力部及びテストパッド部を備える。
【００２２】
出力部は、複数の出力チャンネルを通じてテスト信号を出力する。テストパッド部は、前記テスト信号を受信して外部に伝送する。
【００２３】
前記テストパッド部は、前記出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備える。前記テストパッド部は、前記テスト信号を外部のテスト装置に伝送する。前記出力部は、対応する出力チャンネルを活性化するスイッチを複数個備える。
【００２４】
前記共有パッドに共有される出力チャンネルは、二つである。前記共有パッドは、前記複数の出力チャンネルのうち順に配置される一部の出力チャンネルを第１出力チャンネルないし第ｎ（ｎは、２の倍数）出力チャンネルであるとするとき、ｉ＋ｊ（ｉ、ｊは、ｎ以下の自然数）がｎ＋１である第ｉ出力チャンネル及び第ｊ出力チャンネルにより共有される。
【００２５】
前記テストパッド部は、前記出力チャンネルと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドを複数個さらに備える。前記共有パッドは、前記複数の出力チャンネルのうち順に配置される一部の出力チャンネルを第１出力チャンネルないし第ｎ（ｎは、２の倍数）出力チャンネルであるとするとき、ｉ＋ｊ（ｉ、ｊは、ｎ以下の自然数）がｎ＋１である第ｉ出力チャンネル及び第ｊ出力チャンネルにより共有されるが、第ｎ／２出力チャンネル及び第（ｎ／２）＋１出力チャンネルは、それぞれ前記ノーマルパッドと連結される。
【００２６】
前記他の技術的課題を解決するための本発明の実施形態に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージのテスト方法は、テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップ、及び前記出力されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップを含む。
【００２７】
前記フィルム型半導体パッケージは、前記出力チャンネルのうち、対応する出力チャンネルを活性化するスイッチを複数個備える。前記共有パッドに共有される出力チャンネルは、二つである。
【００２８】
前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有されるパターンを備えるテスト装置は、複数のテストピン、テスターヘッド及び印刷回路基板を備える。
【００２９】
テストピンは、テスト信号を受信する。テスターヘッドは、前記テスト信号を入力端子を通じて受信してテストを行う。印刷回路基板は、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する。
【００３０】
前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備える。
【００３１】
前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記二つのテストチャンネルは、相互に隣接するテストチャンネルである。前記二つのテストチャンネルは、相互に隣接する奇数番目のテストチャンネルであるか、または偶数番目のテストチャンネルである。
【００３２】
前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。
【００３３】
前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有されるパターンを備える半導体装置は、フィルム型半導体パッケージ及びテスト装置を備える。
【００３４】
フィルム型半導体パッケージは、複数のテストパッドを通じてテスト信号を出力する。テスト装置は、前記テスト信号によって前記フィルム型半導体パッケージをテストする。
【００３５】
前記テスト装置は、複数のテストピン、テスターヘッド及び印刷回路基板を備える。
【００３６】
テストピンは、テスト信号を受信する。テスターヘッドは、前記テスト信号を入力端子を通じて受信してテストを行う。印刷回路基板は、前記テストピンから前記テスト信号を受信して前記テスターヘッドに伝送する。
【００３７】
前記印刷回路基板は、前記入力端子と前記テストピンとを連結する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、前記入力端子のうち、対応する一つの入力端子に共有させる共有パターンを複数個備える。
【００３８】
前記一つの入力端子に共有されるテストチャンネルは、一つのテストチャンネルが活性化されて、対応する前記テスト信号を出力する間に残りのテストチャンネルは非活性化される。前記一つの入力端子に共有されるテストチャンネルは、順次に活性化される。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを複数個備える。
【００３９】
前記共有パターンは、二つの前記テストチャンネルが前記対応する一つの入力端子を共有するようにパターニングされる。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。
【００４０】
前記他の技術的課題を解決するための本発明の実施形態に係るテストチャンネルが共有される半導体装置のテスト方法は、フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のテスト方法において、前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化するステップ、及び前記受信されたテスト信号によって前記フィルム型半導体パッケージのテストを行うステップを含む。
【００４１】
前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを備える。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。
【発明の効果】
【００４２】
本発明に係る出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法、テストチャンネルが共有されるパターンを備えるテスト装置及び半導体装置、並びに半導体装置におけるテスト方法によれば、フィルム型半導体パッケージのテストパッドが出力チャンネルを共有するが、テスト装置の印刷回路基板のパターンによりテストチャンネルを共有させることによって、フィルム型半導体パッケージの出力ピン数より少ないテストピンまたは入力端子を備えるテスト装置によってもフィルム型半導体パッケージをテストできる。
【００４３】
さらに、本発明に係るチャンネルを共有するフィルム型半導体パッケージ、テスト装置、半導体装置及びフィルム型半導体パッケージテスト方法は、前記のようなチャンネルを共有することによって、二つ以上のフィルム型半導体パッケージを同時にテストできる。
【発明を実施するための最良の形態】
【００４４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
【００４５】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を示す。
【００４６】
図４は、本発明の実施形態に係るフィルム型半導体パッケージを概略的に示す図面である。
【００４７】
図４に示すように、本発明の実施形態に係るフィルム型半導体パッケージ１００は、出力部１２０及びテストパッド部１４０を備える。出力部１２０は、出力チャンネルＣＨを通じてテスト信号を出力する。テストパッド部１４０は、前記テスト信号を受信して外部に伝送する。
【００４８】
テストパッド部１４０は、出力チャンネルＣＨのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッド（図示せず）を複数個備える。テストパッド部１４０は、前記テスト信号を外部のテスト装置２００に伝送できる。共有パッド（図示せず）に共有される出力チャンネル（図示せず）は、二つでありうる。
【００４９】
図５は、図４のテストパッド部の一部を示す図面である。
【００５０】
図５に示すように、テストパッド部１４０ａは、ｎ／２（ｎは、２の倍数）個の共有パッド（ＴＣＰＡＤｋ、ｋは、ｎより小さな自然数、以下、同一である）を備える。共有パッドＴＣＰＡＤｋのサイズは同じであるが、理解を容易にするために、図５では異なって図示される。図５のテストパッド部１４０ａは、特に、出力チャンネルが１２個である場合、すなわち、ｎが１２である場合について示される。
【００５１】
共有パッドＴＣＰＡＤｋは、順に配置されるｎ個の出力チャンネルＣＨｋのうち、対応する一対の出力チャンネルＣＨｉ、ＣＨｊ（ｉ、ｊは、ｎ以下の自然数、以下、同一である）によって共有される。このとき、共有パッドＴＣＰＡＤｋを共有する一対の出力チャンネルＣＨｉ、ＣＨｊは、ｉ＋ｊがｎ＋１である出力チャンネルである。
【００５２】
すなわち、ｎ個の出力チャンネルが一つの単位をなすとき、ｎ個の出力チャンネルのうち最も外側に位置する出力チャンネルが一つの共有パッドを共有する。その次に外側に位置する出力チャンネルが他の一つの共有パッドを共有する。同じ方式によって、最も近くに位置する出力チャンネルがさらに他の一つの共有パッドを共有する。
【００５３】
例えば、図５に示すように、１２（ｎ＝１２）個の出力チャンネルが一つの単位をなす場合、共有パッドＴＣＰＡＤｋは、その和が１３（ｎ＋１＝１３）であるＣＨｉ及びＣＨｊにより共有される。すなわち、ＣＨ１及びＣＨ１２がＴＣパッド１を共有し、ＣＨ２及びＣＨ１１がＴＣパッド２を共有する。同様に、ＣＨ３及びＣＨ１０、ＣＨ４及びＣＨ９、ＣＨ５及びＣＨ８、ＣＨ６及びＣＨ７がそれぞれＴＣパッド３、ＴＣパッド４、ＴＣパッド５、ＴＣパッド６を共有する。
【００５４】
前記例において、テストパッド部１４０ａは、前述したように、１２個の出力チャンネルＣＨｋに対して６（ｎ／２＝６）個の共有パッドＴＣＰＡＤｋを備えればよい。ただし、テストパッド部１４０ａは、必要なだけの共有パッドＴＣＰＡＤｋを備えうる。
【００５５】
例えば、フィルム型半導体パッケージの出力チャンネルが１００個であり、テスト装置のテストピンが７５個であれば、必ずしも５０個の共有パッドが必要なものではない。前記例において、テストパッド部は、２５個の共有パッド及び出力チャンネルが共有されていない２５個の一般的なテストパッドを備えればよい。
【００５６】
フィルム型半導体パッケージ１００がｎ＊ｍ個の出力チャンネルＣＨを備えるとすれば、フィルム型半導体パッケージ１００は、テストパッド部１４０ａをｍ個備えうる。
【００５７】
図６Ａ及び図６Ｂは、それぞれ図４のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【００５８】
図６Ａ及び図６Ｂに示すように、共有パッドＴＣＰＡＤｋに共有される出力チャンネルのうち一つの出力チャンネル（図６Ａ及び図６Ｂの太線）が活性化されれば、活性化された出力チャンネルに対応する前記テスト信号が図４のテスト装置２００に出力（出力線は図示しない）される。このとき、残りの出力チャンネルは非活性化される。
【００５９】
共有パッドＴＣＰＡＤｋが、図５で説明されたように、二つの出力チャンネルＣＨｋにより共有される場合、出力部１２０は、まず、ＣＨｉ及びＣＨｊのうち奇数番目の出力チャンネルＣＨ１、ＣＨ３、ＣＨ５、ＣＨ７、ＣＨ９、ＣＨ１１を活性化（図６Ａの太線）できる。そして、活性化された奇数番目の出力チャンネルＣＨ１、ＣＨ３、ＣＨ５、ＣＨ７、ＣＨ９、ＣＨ１１に対応する前記テスト信号を出力（図示せず）する。次いで、偶数番号目の出力チャンネルＣＨ２、ＣＨ４、ＣＨ６、ＣＨ８、ＣＨ１０、ＣＨ１２を活性化（図６Ａ及び図６Ｂの太線）して、対応する前記テスト信号を出力（図示せず）する。
【００６０】
出力部１２０は、それぞれの出力チャンネルＣＨｉを活性化するスイッチＳＷを備える。スイッチング動作は、所定の制御回路（図示せず）により行われうる。
【００６１】
すなわち、一度に共有パッドに共有される出力チャンネルのうち、一つの出力チャンネルのみを活性化することによって、フィルム型半導体パッケージがテスト装置のテストピンと入力端子より小さな数の出力ピンとを備えても、前記テスト装置は、前記フィルム型半導体パッケージをテストできる。
【００６２】
ただし、活性化された出力チャンネルに対応する信号を出力した後、次の出力チャンネルを活性化するか、それとも前記出力された信号によるテストを完了した後に次の出力チャンネルを活性化するかはテスト装置によって変わりうる。また、図５の出力部１２０は、まず、偶数番号目の出力チャンネルを出力した後に奇数番目の出力チャンネルを出力してもよい。
【００６３】
図７は、本発明の他の実施形態に係るフィルム型半導体パッケージのテストパッド部の一部を示す図面である。
【００６４】
図７に示すように、テストパッド部１４０ｂは、前記出力チャンネルＣＨｋと一対一に連結されて、対応する前記テスト信号を外部に伝送するノーマルパッドＴＮＰＡＤｒ（ｒは、ｎより小さい自然数）をさらに複数個備えうる。
【００６５】
テストパッド部１４０ｂの共有パッドＴＣＰＡＤｋは、図５のテストパッド部１４０ａと同じく出力チャンネルＣＨｋにより共有される。ただし、ノーマルパッドＴＮＰＡＤ６、ＴＮＰＡＤ７は、それぞれＣＨ６（ｎ／２＝６）及びＣＨ７（（ｎ／２）＋１＝７）と一対一に対応する。
【００６６】
テストパッド部１４０ｂは、図５のテストパッド部１４０ａと同じ共有パッドＴＣＰＡＤｋを備えるが、ノーマルパッドＴＮＰＡＤ６、ＴＮＰＡＤ７は共有させないことによって、テストパッド間の接触如何を評価してもよい。
【００６７】
図８Ａ及び図８Ｂは、それぞれ図７のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【００６８】
図８Ａ及び図８Ｂに示すように、図８Ａ及び図８Ｂは、それぞれ図６Ａ及び図６Ｂのように、奇数番目の出力チャンネルを活性化（図８Ａの太線）して対応するテスト信号を出力した後に偶数番号目の出力チャンネルを活性化（図８Ｂの太線）する。たとえ、ＴＮＰＡＤ６、ＴＮＰＡＤ７がノーマルパッドであったとしても、フィルム型半導体パッケージ１００の出力部１２０の動作は変わらない。
【００６９】
すなわち、テストパッドｔ部の構成が変わっても、フィルム型半導体の他の部分に対しては影響を及ぼさない。単に、出力部の出力チャンネルの活性化に関与する制御のみを変更すればよい。
【００７０】
図９は、本発明の実施形態に係るフィルム型半導体パッケージのテスト方法を示すフローチャートである。
【００７１】
図９に示すように、本発明の実施形態に係るフィルム型半導体パッケージのテスト方法３００は、テスト信号を外部に伝送する複数の出力チャンネルのうち、対応する少なくとも二つ以上の出力チャンネルによって共有される共有パッドを複数個備えるフィルム型半導体パッケージのテスト方法において、前記共有パッドに共有される出力チャンネルのうち一つの出力チャンネルを活性化して、対応する前記テスト信号を出力する間に残りの出力チャンネルを非活性化するステップ３１０、及び前記出力されたテスト信号によって前記フィルム型半導体パッケージをテストするステップ３２０を含む。
【００７２】
前記フィルム型半導体パッケージは、前記出力チャンネルのうち、対応する出力チャンネルを活性化するスイッチを複数個備える。前記共有パッドに共有される出力チャンネルは、二つである。
【００７３】
本発明に係るフィルム型半導体パッケージのテスト方法は、前述したフィルム型半導体パッケージと技術的思想が同じである。したがって、当業者ならば、前記から本発明に係る出力チャンネルを共有するフィルム型半導体パッケージのテスト方法について理解できるので、これについての詳細な説明は省略する。
【００７４】
以上、出力チャンネルが共有されるテストパッドを備えるフィルム型半導体パッケージ及びフィルム型半導体パッケージのテスト方法によって、フィルム型半導体パッケージの出力ピン数が既存のテスト装置のテストピン数より多くなった場合でも、既存の設備を利用してテストできる方案について説明した。以下では、テストチャンネルが共有されるパターンを備える印刷回路基板が備えられる半導体装置またはテスト装置による前記問題の解決方案を説明する。
【００７５】
図１０は、本発明の実施形態に係る半導体装置を示す図面である。
【００７６】
図１０に示すように、半導体装置４００は、フィルム型半導体パッケージ４４０及びテスト装置４２０を備える。図１０は、特に、８個のテストチャンネルＣＨｋについての半導体装置４００を示す。
【００７７】
フィルム型半導体パッケージ４４０は、複数のテストパッドＴＰＡＤｋを通じてテスト信号を出力する。テスト装置４２０は、複数のテストピンＴＰＩＮ、テスターヘッド４２４及び印刷回路基板４２２を備える。
【００７８】
テストピンＴＰＩＮは、テストパッドＴＰＡＤｋに接触して前記テスト信号を受信する。それぞれのテストピンＴＰＩＮｋは、テストパッドＴＰＡＤｋと一対一に対応する。
【００７９】
印刷回路基板２２０は、テストピンＴＰＩＮから前記テスト信号を受信してテスターヘッド４２４に伝送する。印刷回路基板４２２は、共有パターンＣＰＡＴｋを複数個備える。共有パターンＣＰＡＴｋは、テスターヘッド４２４の入力端子ＩＴＥＲＭｋとテストピンＴＰＩＮとを連結する複数のテストチャンネルＣＨｋのうち、対応する少なくとも二つ以上のテストチャンネルＣＨｉ、ＣＨｊを、対応する一つの入力端子ＩＴＥＲＭｋに共有させる。
【００８０】
図１０の印刷回路基板４２２は、特に、相互に隣接する一対の奇数テストチャンネルＣＨ１及びＣＨ３、ＣＨ５及びＣＨ７が、それぞれ対応する入力端子ＩＴＥＲＭ１、ＩＴＥＲＭ５を共有するようにパターニングされる共有パターンＣＰＡＴ１、ＣＰＡＴ３を示す。また、印刷回路基板４２２は、相互に隣接する一対の偶数テストチャンネルＣＨ２及びＣＨ４、ＣＨ６及びＣＨ８が、それぞれ対応する入力端子ＩＴＥＲＭ２、ＩＴＥＲＭ６を共有するようにパターニングされる共有パターンＣＰＡＴ２、ＣＰＡＴ４を備える。
【００８１】
図１１Ａ及び図１１Ｂは、それぞれ図１０の半導体装置におけるテスト信号の出力パスを示す図面である。
【００８２】
図１０、図１１Ａ及び図１１Ｂに示すように、共有パターンＣＰＡＴｋにより入力端子ＩＴＥＲＭｋを共有する一対のテストチャンネルＣＨｉ、ＣＨｊのうち、一つのテストチャンネル（図１１Ａ及び図１１Ｂにおいて太線）が活性化される間に、他のテストチャンネルは非活性化される。フィルム型半導体パッケージ４４０は、活性化されたテストチャンネル（図１１Ａ及び図１１Ｂにおいて太線）に対応する前記テスト信号を出力する。
【００８３】
このとき、半導体装置４００は、図１１Ａの太線で示されたテストチャンネルを活性化した後、図１１Ｂの太線で示されたテストチャンネルを活性化できる。フィルム型半導体パッケージ４４０は、それぞれのテストチャンネルＣＨｋを活性化するスイッチを備える。
【００８４】
テスターヘッド４２４は、活性化されたテストチャンネル（図１１Ａ及び図１１Ｂにおいて太線）を通じて入力端子ＩＴＥＲＭｋに伝送される前記テスト信号によってテストを行う。テスターヘッド４２４は、ｎ個のテストチャンネルＣＨｋに対してｎ／２個以下の入力端子ＩＴＥＲＭｋを備えうる。図１０では、ｎが８であるので、テスターヘッド４２４は、４個の入力端子ＩＴＥＲＭｋのみを備えてもよい。
【００８５】
すなわち、図１０の半導体装置４００によれば、一度にそれぞれの入力端子に共有されるテストチャンネルのうち一つのテストチャンネルのみを活性化させることによって、たとえ、テスト装置の入力端子数がフィルム型半導体パッケージの出力ピン数より少ないとしても、前記テスト装置により前記フィルム型半導体パッケージをテストできる。
【００８６】
特に、印刷回路基板４２２が複数のレイヤーを有する場合、それぞれのテストチャンネルＣＨｋを相異なるレイヤーにパターニングできるので、テスト装置４２０は、さらに安定したテストが行える。
【００８７】
ただし、活性化されたテストチャンネルに対応する信号を出力した後に次のテストチャンネルを活性化するか、それとも前記出力された信号によるテストを完了した後に次のテストチャンネルを活性化するかは、テスト装置によって変わりうる。また、図１１Ａ及び図１１Ｂの順序を変更してテストチャンネルが活性化されることもある。
【００８８】
図１２は、本発明の他の実施形態に係る半導体装置を概略的に示す図面である。
【００８９】
図１２に示すように、それぞれの共有パターンＣＰＡＴｋは、図１０の共有パターンＣＰＡＴｋと共有させるテストチャンネルＣＨｋのパターンが異なることを除いては同じである。図１２の共有パターンＣＰＡＴｋは、相互に隣接する一対のテストチャンネルＣＨ１及びＣＨ２、ＣＨ３及びＣＨ４、ＣＨ５及びＣＨ６、ＣＨ７及びＣＨ８がそれぞれ対応する一つの入力端子ＩＴＥＲＭ１、ＩＴＥＲＭ３、ＩＴＥＲＭ５、ＩＴＥＲＭ７を共有するようにパターニングされる。
【００９０】
図１３Ａ及び図１３Ｂは、それぞれ図１２の半導体装置におけるテスト信号の出力パスを示す図面である。
【００９１】
図１３Ａ及び図１３Ｂに示すように、半導体装置５００は、図１１Ａ及び図１１Ｂの半導体装置４００と同様に、共有パターンＣＰＡＴｋにより入力端子ＩＴＥＲＭｋを共有する一対のテストチャンネルＣＨｉ、ＣＨｊのうち、一つのテストチャンネル（図１３Ａ及び図１３Ｂにおいて太線）が活性化される間に、他のテストチャンネルは非活性化される。フィルム型半導体パッケージ５４０は、活性化されたテストチャンネル（図１３Ａ及び図１３Ｂにおいて太線）に対応する前記テスト信号をテスト装置５２０に出力する。
【００９２】
図１０及び図１２の半導体装置４００は、テストピンＴＰＩＮとフィルム型半導体パッケージ４４０、５４０のテストパッドＴＰＡＤｋとが一対一に対応する。したがって、フィルム型半導体パッケージ４４０、５４０の出力ピンＴＰＩＮ数の増加によって、テスト装置４２０、５２０の印刷回路基板４２２、５２２が交替されねばならない。しかし、これは、テスターヘッド４２４、５２４の変更のような莫大なコストがかかるのではない。
【００９３】
図１４は、本発明の実施形態に係る半導体装置のテスト方法を示すフローチャートである。
【００９４】
図１４に示すように、本発明の実施形態に係る半導体装置のテスト方法６００は、フィルム型半導体パッケージ及び前記フィルム型半導体パッケージからテスト信号を受信する複数のテストチャンネルのうち、対応する少なくとも二つ以上のテストチャンネルを、対応する一つの入力端子に共有させる共有パターンを複数個備えるテスト装置を備える半導体装置のフィルム型半導体パッケージテスト方法において、前記共有パターンにより前記入力端子を共有するテストチャンネルのうち一つのテストチャンネルを活性化して、対応するテスト信号を受信する間に残りのテストチャンネルを非活性化させるステップ６１０、及び前記受信されたテスト信号によって前記フィルム型半導体パッケージをテストするステップ６２０を含む。
【００９５】
前記共有パターンは、二つの前記テストチャンネルが、前記対応する一つの入力端子を共有するようにパターニングされる。前記フィルム型半導体パッケージは、前記テストチャンネルのうち、対応するテストチャンネルを活性化するスイッチを備える。前記共有パターンは、前記印刷回路基板が複数のレイヤーを有する印刷回路基板であるとき、前記印刷回路基板のレイヤーを異ならせるテストチャンネルが、前記対応する入力端子を共有するようにパターニングされる。
【００９６】
本発明に係る半導体装置のテスト方法は、前述した半導体装置と技術的思想が同じである。したがって、当業者ならば、前述から本発明に係るテストチャンネルを共有する半導体装置のテスト方法について理解できるので、これについての詳細な説明を省略する。
【００９７】
以上のように、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使用されたが、これは、単に、本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点が理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想によって決められなければならない。
【産業上の利用可能性】
【００９８】
本発明は、半導体装置関連の技術分野に好適に利用されうる。
【図面の簡単な説明】
【００９９】
【図１】従来の技術に係るフィルム型半導体パッケージのテストパッドを示す図面である。
【図２】図１のフィルム型半導体パッケージのテストパッドと出力ピンとを連結する出力チャンネルを示す図面である。
【図３】従来の技術に係るテスト装置を示す図面である。
【図４】本発明の実施形態に係るフィルム型半導体パッケージを概略的に示す図面である。
【図５】図４のテストパッド部の一部を示す図面である。
【図６Ａ】図４のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【図６Ｂ】図４のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【図７】本発明の他の実施形態に係るフィルム型半導体パッケージのテストパッド部の一部を示す図面である。
【図８Ａ】図７のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【図８Ｂ】図７のテストパッド部を備えるフィルム型半導体パッケージにおけるテスト信号の出力パスを示す図面である。
【図９】本発明の実施形態に係るフィルム型半導体パッケージのテスト方法を示すフローチャートである。
【図１０】本発明の実施形態に係る半導体装置を概略的に示す図面である。
【図１１Ａ】図１０の半導体装置におけるテスト信号の出力パスを示す図面である。
【図１１Ｂ】図１０の半導体装置におけるテスト信号の出力パスを示す図面である。
【図１２】本発明の他の実施形態に係る半導体装置を概略的に示す図面である。
【図１３Ａ】図１２の半導体装置におけるテスト信号の出力パスを示す図面である。
【図１３Ｂ】図１２の半導体装置におけるテスト信号の出力パスを示す図面である。
【図１４】本発明の実施形態に係る半導体装置のテスト方法を示すフローチャートである。
【符号の説明】
【０１００】
４００    半導体装置、
４２０    テスト装置、
４２２    印刷回路基板、
４２４    テスターヘッド、
４４０    フィルム型半導体パッケージ、
ＣＨｋ    テストチャンネル、
ＴＰＡＤｋ    テストパッド、
ＣＰＡＴｋ    共有パターン、
ＩＴＥＲＭｋ    入力端子、
ＴＰＩＮ    テストピン。
【図１】
2007147617.tif 000003
【図２】
2007147617.tif 000004
【図３】
2007147617.tif 000005
【図４】
2007147617.tif 000006
【図５】
2007147617.tif 000007
【図６Ａ】
2007147617.tif 000008
【図６Ｂ】
2007147617.tif 000009
【図７】
2007147617.tif 000010
【図８Ａ】
2007147617.tif 000011
【図８Ｂ】
2007147617.tif 000012
【図９】
2007147617.tif 000013
【図１０】
2007147617.tif 000014
【図１１Ａ】
2007147617.tif 000015
【図１１Ｂ】
2007147617.tif 000016
【図１２】
2007147617.tif 000017
【図１３Ａ】
2007147617.tif 000018
【図１３Ｂ】
2007147617.tif 000019
【図１４】
2007147617.tif 000020