(57)【要約】【課題】書込み電流の低減とオフセット値の低減を両立させる。【解決手段】  任意の方向に延在する配線と、この配線５の近傍に配置される磁気抵抗効果素子４と、を備えるようにし、この磁気抵抗効果素子４が、少なくとも第１磁性層４Ａ、非磁性層４Ｂ、第２磁性層４Ｃ、非磁性金属層４Ｄ、第３磁性層４Ｅ、反強磁性層４Ｆをこの順に具備することで、第３磁性層４Ｅの磁化方向が反強磁性層４Ｆにより固定されるようにする。また第２磁性層４Ｃの磁化方向は第３磁性層４Ｅの磁化方向に対して反平行に固定されるようにする。更に、磁気抵抗効果素子４の近傍に、配線の一部の外周を囲む略環状の強磁性ヨーク構造体２０を配置する。【選択図】図１０
2007311604.tif 000002
【特許請求の範囲】
【請求項１】
任意の方向に延在する配線と、
前記配線の近傍に配置される磁気抵抗効果素子と、を備え、
前記磁気抵抗効果素子が、少なくとも第１磁性層、非磁性層、第２磁性層、非磁性金属層、第３磁性層、反強磁性層をこの順に具備することで、前記第３磁性層の磁化方向が前記反強磁性層により固定されると共に、前記第２磁性層の磁化方向が前記第３磁性層の磁化方向に対して反平行に固定されており、更に、
前記磁気抵抗効果素子の近傍に、前記配線の一部の外周を囲む略環状の強磁性ヨーク構造体が配置されていることを特徴とする磁気記憶装置。
【請求項２】
前記磁気抵抗効果素子の前記第３磁性層の膜厚が、前記第２磁性層の膜厚よりも大きく設定されていることを特徴とする請求項１記載の磁気記憶装置。
【請求項３】
前記強磁性ヨーク構造体の周方向の一部に空隙が形成されており、前記空隙に前記磁気抵抗効果素子が収容されていることを特徴とする請求項１又は２記載の磁気記憶装置。
【請求項４】
前記強磁性ヨーク構造体の空隙の端部と、前記空隙に収容される前記磁気抵抗効果素子の端面が接近していることを特徴とする請求項１、２又は３記載の磁気記憶装置。
【請求項５】
前記磁気抵抗効果素子に２値情報が書き込まれる際の、前記配線における最大書込み電流のオフセット値が、前記最大書込み電流の２分の１よりも小さいことを特徴とする請求項１乃至４のいずれか記載の磁気記憶装置。
【請求項６】
前記オフセット値が略零であることを特徴とする請求項５記載の磁気記憶装置。
【請求項７】
任意の方向に延在する配線と、
前記配線の近傍に配置される磁気抵抗効果素子と、を備え、
前記磁気抵抗効果素子が、磁化方向を反転可能な第１磁性層、非磁性層、第２磁性層、第２磁性層の磁化方向を固定する反強磁性層と、前記第２磁性層と反対方向に磁化状態が固定された第３磁性層と、を備え、
前記磁気抵抗効果素子の近傍に、前記配線の一部の外周を囲む略環状の強磁性ヨーク構造体を配置したことを特徴とする磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子に情報を記憶する磁気記憶装置に関するものである。
【背景技術】
【０００２】
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が注目されている。ＭＲＡＭは、磁気によってデータを記憶することから、電気的な手段を用いなくてもその磁化方向が維持することができるので、揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）のように電源断によって情報が失われるといった不都合を回避できる。また、従来のフラッシュＥＥＰＲＯＭやハードディスク装置のような不揮発性記憶手段と比較して、ＭＲＡＭはアクセス速度、信頼性、消費電力等において優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリとしての機能と、フラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能のすべてを代替できると言われている（特許文献１）。
【０００３】
例えば、どこにいても情報処理を可能とするいわゆるユビキタスコンピューティングを目指した情報機器を開発する場合、高速処理に対応可能としながらも消費電力を小さくし、そして、電源断が生じても情報消失を回避できるような記憶装置が求められるが、ＭＲＡＭはこのような要求を同時に満足できる可能性があり、今後、多くの情報機器に採用されることが期待されている。
【０００４】
ＭＲＡＭを利用した一般的な磁気記憶装置は、各記憶領域（メモリセル）毎に、ビット線と、ビット線と直行するように配置されたワード線と、このビット線とワード線の間であって、且つ交差する位置に配置されたトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）素子等を備える。ビット線又はワード線に書込み電流を流す事でＴＭＲ素子近傍に磁界を生じさせ、ＴＭＲ素子内の磁化状態を反転させる。この結果、ＴＭＲ素子の抵抗値が変動するので、二値データを記憶できることになる。なお、ＴＭＲ素子は、外部磁界によって磁化方向が変化するフリー磁性層（感磁層）と、磁化方向が固定された磁化固定層と、フリー磁性層と磁化固定層との間に挟まれた非磁性絶縁層とを備え、フリー磁性層の磁化方向が、磁化固定層の磁化方向に対して平行または反平行に切替制御されることにより二値データを記憶するようになっている。
【０００５】
非特許文献１に示されるように、ＴＭＲ素子のフリー磁性層と磁化固定層の間には、境界の凹凸に起因した結合磁界（これをｏｒａｎｇｅ−ｐｅｅｌ結合磁界という）が発生する。この結合磁界は磁化固定層の磁化方向と平行となり、フリー磁性層に影響を及ぼす。また、磁化方向が固定された磁化固定層の端面から漏洩磁界も生じる。この漏洩磁界は、磁化固定層の端面で反転して、磁化固定層の磁化方向と反平行となってフリー磁性層に影響を及ぼす。従って、この結合磁界と漏洩磁界の磁化方向はフリー磁性層において対向状態となって互いに打ち消し合おうとするが、通常、結合磁界よりも漏洩磁界の方が強いことから、打ち消されなかった漏洩磁界がフリー磁性層にバイアス磁界として作用してしまう。この結果、書込みを行うために、ビット線又はワード線で必要となる外部磁界の値がオフセット状態となる。
【０００６】
この外部磁界のオフセット状態を低減することを目的として、特許文献１では、この磁化固定層を上部固定磁性層と下部固定磁性層に分割し、その間に非磁性金属層を介在させたシンセティック・フェリ構造を採用したＴＭＲ素子が提案されている。このＴＭＲ素子では、下部固定磁性層の磁化方向を固定しておくと共に、非磁性金属層の膜厚を調整して上部固定磁性層の磁化方向を下部固定磁性層対して反平行状態にする。この結果、上部固定磁性層と下部固定磁性層の磁化状態が対向することになり、上部固定磁性層と下部固定磁性層の膜厚を変える事で漏洩磁界を制御できる。既に述べたように、結合磁界に対して漏洩磁界の方が大きいため、上部固定磁性層よりも下部固定磁性層を薄く設定し、漏洩磁界の強さを低減させて、結合磁界とバランスさせる。これにより、フリー磁性層におけるバイアス磁界を零に近づけることが出来る。
【特許文献１】米国特許第５９５９８８０号明細書
【非特許文献１】Ｎｅｅｌ"ｏｒａｎｇｅ−ｐｅｅｌ"ｃｏｕｐｌｉｎｇ  ｉｎ  ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌｉｎｇｊｕｎｃｔｉｏｎ  ｄｅｖｉｃｅｓ，Ｂ．Ｄ．Ｓｃｈｒａｇ，Ａ．Ａｎｇｕｅｌｏｕｃｈ，Ｓ．Ｉｎｇｖａｒｓｓｏｎ，Ｇａｎｇ  Ｘｉａｏ，Ｙｕ  Ｌｕ，Ｐ．Ｌ．Ｔｒｏｕｉｌｌｏｕｄ，Ａ．Ｇｕｐｔａ，Ｒ．Ａ．Ｗａｎｎｅｒ，Ｗ．Ｊ．Ｇａｌｌａｇｈｅｒ，Ｐ．Ｍ．Ｒｉｃｅ  ａｎｄ  Ｓ．Ｓ．Ｐ．Ｐａｒｋｉｎ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７７，２３７３（２０００）．
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このＭＲＡＭにおいてシンセティック・フェリ構造のＴＭＲ素子を採用する場合、外乱の影響を受けるのがフリー磁性層だけではなく、シンセティック・フェリ構造の漏洩磁界等も影響を受けてしまうという問題があった。結局、外部磁界の影響を含めた様々な要因によって、ＭＲＡＭにおける書込み状態が不安定になりやすいと考えられた。
【０００８】
本発明は上記問題点に鑑みて為されたものであり、シンセティック・フェリ構造のＴＭＲ素子等を磁気記憶装置に採用する際に、書込み電流のオフセット値を低減しつつ、動作の安定性を向上させることを目的としている。
【課題を解決するための手段】
【０００９】
本発明者の鋭意研究によって、上記目的は以下発明によって達成される。
【００１０】
本発明の磁気記憶装置は、任意の方向に延在する配線と、前記配線の近傍に配置される磁気抵抗効果素子と、を備え、前記磁気抵抗効果素子が、少なくとも第１磁性層、非磁性層、第２磁性層、非磁性金属層、第３磁性層、反強磁性層をこの順に具備することで、前記第３磁性層の磁化方向が前記反強磁性層により固定されると共に、前記第２磁性層の磁化方向が前記第３磁性層の磁化方向に対して反平行に固定されており、更に、前記磁気抵抗効果素子の近傍に、前記配線の一部の外周を囲む略環状の強磁性ヨーク構造体が配置されていることを特徴とするものである。このようにすると、強磁性ヨーク構造体によって、磁気抵抗効果素子の磁化状態を安定させることが可能となり、書込み電流の低減と書込み動作の安定化を両立させることができる。
【００１１】
一方、この強磁性ヨーク構造体が、第２及び第３磁性層の存在によって生じる漏洩磁界を、その磁界発生方向と同方向に強めてしまう。従って、従来のように、第２及び第３磁性層によって生じる漏洩磁界を、その磁界発生方向と反平行となるように反転させて、第１磁性層の結合磁界を打ち消そうとしても、強磁性ヨーク構造体によって磁界発生方向に強められた漏洩磁界の存在によって、第１磁性層の結合磁界を強めてしまう可能性がある。
【００１２】
そこで、上記発明では、前記磁気抵抗効果素子の前記第３磁性層の膜厚が、前記第２磁性層の膜厚よりも大きく設定されていることが好ましい。このようにすると、第１磁性層の結合磁界と、第２及び第３磁性層によって生じる漏洩磁界を反平行状態にすることが可能となる。従って、強磁性ヨーク構造体により、この漏洩磁界を、この磁界発生方向と同方向に強めながら第１磁性層に作用させることで、第１磁性層の結合磁界を打ち消すことが可能となる。
【００１３】
更に、前記強磁性ヨーク構造体の周方向の一部に空隙が形成されており、前記空隙に前記磁気抵抗効果素子が収容されていることが好ましく、より望ましくは、前記強磁性ヨーク構造体の空隙の端部と、前記空隙に収容される前記磁気抵抗効果素子の端面が接近するようにする。このようにすることで、第３磁性層の漏洩磁界をより効果的に強磁性ヨーク構造体側に導出することが可能になる。
【００１４】
更に、上記発明では、前記磁気抵抗効果素子に２値情報が書き込まれる際の、前記配線における最大書込み電流のオフセット値が、前記最大書込み電流の２分の１よりも小さいことが好ましく、より望ましくは前記オフセット値が略零にする。
【００１５】
また、本発明の磁気記憶装置は、任意の方向に延在する配線と、前記配線の近傍に配置される磁気抵抗効果素子と、を備え、前記磁気抵抗効果素子が、磁化方向を反転可能な第１磁性層、非磁性層、第２磁性層、第２磁性層の磁化方向を固定する反強磁性層と、前記第２磁性層と反対方向に磁化状態が固定された第３磁性層と、を備え、前記磁気抵抗効果素子の近傍に、前記配線の一部の外周を囲む略環状の強磁性ヨーク構造体を配置したことを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、書込み電流の低減とオフセット値の安定化を同時に達成することが可能になるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら本発明による磁気記憶装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本発明の第１の実施形態に係る磁気記憶装置１の全体構成を示す概念図である。磁気記憶装置１は、記憶部２、ビット選択回路１１、ワード選択回路１２、ビット配線１３、１４、並びにワード配線１５、１６を備える。記憶部２には、複数の記憶領域３がｍ行ｎ列（ｍ、ｎは２以上の整数）の二次元状（アレイ状）に配列されている。図２に拡大して示されるように、各記憶領域３は、ＴＭＲ素子４、読み書き兼用配線５、読み書き兼用トランジスタ６、読み出し配線７、強磁性ヨーク構造体２０等を有する。なお、読み書き兼用配線５は、ビット配線１３から引き込まれるように配設されていることから、記憶領域３毎に、読み書き兼用配線５、強磁性ヨーク構造体２０などが独立して配設されるようになっている。
【００１９】
ＴＭＲ（磁気抵抗効果）素子４は、磁化方向を変化させると、それに基づいて自身の抵抗値が変化する機能を有する。この抵抗値の変化状態によって、ＴＭＲ素子４に二値データが書き込まれる。このＴＭＲ素子４の磁化方向を変化させる外部磁界は、読み書き兼用配線５によって発生させる。
【００２０】
読み書き兼用配線５の一端は、読み書き兼用トランジスタ６を介してビット配線１３に電気的に接続されている。読み書き兼用配線５の他端は、ビット配線１４に電気的に接続される。読み書き兼用トランジスタ６は、読み書き兼用配線５における書き込み電流及び読み出し電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースの一方に読み書き兼用配線５が接続され、他方にビット配線１３が接続される。更に、ゲートにはワード配線１５が接続される。これにより、読み書き兼用配線５には、読み書き兼用トランジスタ６によって電流が流され、その電流によって周囲に磁界を生じさせる。
【００２１】
読み出し配線７は、一方がＴＭＲ素子４に接続されると共に、他方がワード配線１６に接続され、両端間にはダイオードが配置されている。ＴＭＲ素子４において、このワード配線１６が接続される側と反対側の面には、読み書き兼用配線５に接続されるので、ＴＭＲ素子４に読み出し電流を供給できるようになる。なお、読み出し配線７のダイオードの存在により、ワード配線１６からＴＭＲ素子４側に流れる回り込み電流を防止することができる。
【００２２】
ビット配線１３、１４は、アレイ状に配置される複数の記憶領域３の列毎に配設されている。ビット配線１３は、対応列に属する全記憶領域３の読み書き兼用トランジスタ６に接続され、この読み書き兼用トランジスタ６を介して読み書き兼用配線５の一端に接続される。また、ビット配線１４は、対応列に属する全記憶領域３の読み書き兼用配線５の他端に接続される。ビット配線１３とビット配線１４間に電位差を付与しつつ、読み書き兼用トランジスタ６によって導通を許可すれば、読み書き兼用配線５に電流が流れるようになる。
【００２３】
ワード配線１５、１６は、記憶領域３の各行に配設される。ワード配線１５は、対応行に属する全記憶領域３において、読み書き兼用トランジスタ６のゲートに接続されている。また、ワード配線１６は、対応行に属する全記憶領域３において、読み出し配線７を介してＴＭＲ素子４に接続される。
【００２４】
図１に戻って、ビット選択回路１１は、各記憶領域３の読み書き兼用配線５に正または負の書き込み電流を提供する機能を備える。具体的にビット選択回路１１は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定列を選択するアドレスデコーダ回路と、この選択した所定列に対応するビット配線１３、１４間に正または負の電位差を付与して、この所定列のビット配線１３、１４間に設置される読み書き兼用配線５に書き込み電流を供給するカレントドライブ回路を含んでいる。
【００２５】
ワード選択回路１２は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定行を選択するアドレスデコーダ回路と、この所定行に対応するワード配線１５、１６に所定の電圧を供給するカレントドライブ回路を含んでいる。従って、ワード選択回路１２を用いて、所定行に相当するワード配線１５に制御電圧を印加すれば、読み書き兼用トランジスタ６を導通状態にすることができる。この導通制御により、上記ビット選択回路１１によって選択されたアドレスの読み書き兼用配線５に対して、書込み電流を流すか流さないかを選択できるようになる。更にワード選択回路１２は、ワード配線１６に所定の電圧を印加する事で、読み出し電流の制御も可能となっている。具体的には、ビット選択回路１１において、内部または外部から指示されたアドレスに対応する列をアドレスデコーダ回路によって選択し、そのビット配線１３に所定電圧を印加する。これと同時に、ワード選択回路１２では、アドレスデコーダ回路によってアドレスに対応する行を選択して、その行に対応するワード配線１６に所定電圧を印加する事で、このビット配線１３とワード配線１６との間に読み出し電流を供給する。この際に、選択された所定行のワード配線１５にも電圧を印加して、読み書き兼用トランジスタ６に基づいて読み出し電流を流すように制御する。
【００２６】
次に、この磁気記憶装置１における記憶領域３の具体的構造について詳細に説明する。図３は、記憶領域３の配線状態等を立体的に示した斜視図である。記憶領域３は、大きくは下側から半導体層、配線層、磁性材料層を備えている。半導体層は特に図示しない半導体基板を含み、記憶領域３全体の機械的強度を維持しながら、読み書き兼用トランジスタ６等の半導体デバイスが形成される。最上位の磁性材料層には、ＴＭＲ素子４、ＴＭＲ素子４に磁界を効率的に与えるための強磁性ヨーク構造体２０といった磁性素材による構成物が形成される。中間に位置する配線層は、ビット配線１３及び１４並びにワード配線１５及び１６、読み書き兼用配線５の一部、読み出し配線７等が形成される。
【００２７】
半導体層における読み書き兼用トランジスタ６は、絶縁領域に取り囲まれるように形成されており、隣接する複数の読み書き兼用トランジスタ６が互いに電気的に分離されている。絶縁領域には例えばＳｉＯ２といった絶縁性材料が用いられ、又、半導体基板は例えばＳｉ基板から構成され、そこにｐ型またはｎ型の不純物がドープされることになる。
【００２８】
図４に拡大して示されるように、読み書き兼用トランジスタ６は、半導体基板３０の反対導電型となるドレイン領域６Ａ、ソース領域６Ｂ、ゲート電極６Ｃ等によって構成されている。従って、ドレイン領域６Ａとソース領域６Ｂの間には半導体基板３０が介在しており、その半導体基板３０上に所定の間隔を空けてゲート電極６Ｃが配置されている。このゲート電極６Ｃはワード配線１５によって構成されており、この構成により、ワード配線１５に電圧が印加されると、読み書き兼用トランジスタ６のドレイン領域６Ａ及びソース領域６Ｃが互いに導通して、ビット配線１３から供給される電流が読み書き兼用配線５に流れるようになっている。
【００２９】
図３に戻って、配線層におけるビット配線１３及び１４、ワード配線１５及び１６等の各配線以外の領域は、すべて絶縁領域によって占められる。この絶縁領域の材料としては、半導体層の絶縁領域と同様にＳｉＯ２といった絶縁性材料を用いる。また、配線の材料としては例えばＷやＡｌを用いることができる。
【００３０】
ＴＭＲ素子４に隣接する読み書き兼用配線５は、記憶領域３のアレイ面（平面）方向に延在しながらも、この平面内でＬ字上に屈曲した形状となっている。更に、読み書き兼用配線５の一端は平面に対して垂直方向に屈曲して垂直配線となり、その下方側においてビット配線１４に接続される。読み書き兼用配線５の他端は、同様に平面に対して垂直方向に屈曲して垂直配線となり、その下端において読み書き兼用トランジスタ６のドレイン領域６Ａとオーミック接合される。
【００３１】
また、ビット配線１３には、各記憶領域３の引き込み線１３Ａが平面方向に分岐形成されており、その先方で垂直方向に屈曲して、読み書き兼用トランジスタ６のソース領域６Ｂにオーミック接合される。読み出し配線７も平面方向に延在しており、その一端はＴＭＲ素子４に電気的に接続され、他端は垂直方向に屈曲して下方側においてワード配線１６に接続される。
【００３２】
行方向に延びるワード配線１５は、その一部がゲート電極６Ｃを兼ねている。このことは、ワード配線１５が読み書き兼用トランジスタ６のゲート電極６Ｃに電気的に接続されることと同義である。
【００３３】
次に、図５等を用いて磁性材料層について説明する。磁性材料層は、ＴＭＲ素子４と、強磁性ヨーク構造体２０と、読み書き兼用配線５の一部と、読み出し配線７の一部等を有する。なお、磁性材料層においては、以下に説明する構成や他の配線以外の領域は、絶縁領域２４によって占められている。
【００３４】
図６に拡大して示されるように、ＴＭＲ素子４は、第１磁性層（フリー層／感磁層）４Ａ、非磁性絶縁層（絶縁体層）４Ｂ、第２磁性層４Ｃ、非磁性金属層４Ｄ、第３磁性層４Ｅ、反強磁性層４Ｆをこの順に備えている。第１磁性層４Ａは外部磁界によって磁化方向（ａ）が変化するようになっており、反強磁性層４Ｆは第３磁性層４Ｅの磁化方向（ｅ）を固定（ピン止め）する。非磁性金属層４Ｄの膜厚を調整することにより、第２磁性層４Ｃの磁化方向（ｃ）が、第３磁性層４Ｅ（ｅ）の磁化方向と反平行となっている。これは第２磁性層４Ｃと第３磁性層４Ｅの間に交換相互作用が生じているからである。この結果、第２磁性層４Ｃは、反強磁性層４Ｆによって、第３強磁性層４Ｅを介して間接的に磁化状態が固定されていることになる。
【００３５】
更にこのＴＭＲ素子４では、第３磁性層４Ｅの膜厚が、第２磁性層４Ｃの膜厚よりも大きく設定されている。従って、第２磁性層４Ｃよりも第３磁性層４Ｅが強い磁界を有している。
【００３６】
ＴＭＲ素子４は、外部磁界を受けて第１磁性層４Ａの磁化方向（ａ）が変化すると、第１磁性層４Ａ、第２磁性層４Ｃ及び第３磁性層４Ｅとの間の抵抗値が変化するようになっている。この抵抗値の差によって、二値データを記録することができる。なお、第１磁性層４Ａの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。
【００３７】
第３磁性層４Ｅは、反強磁性層４Ｄとの接合面における交換結合により磁化方向（ｅ）が一方向に配向された状態で安定している。また、この第３磁性層４Ｅの磁化容易軸方向は、第１磁性層４Ａの磁化容易軸方向（ａ）に沿うように設定される。第２磁性層４Ｃ、第３磁性層４Ｅの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を単独で、或いは複合させて用いることができる。また、反強磁性層４Ｆの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらを任意に組み合わせた材料を用いることができる。また、非磁性金属層４Ｄの材料としては、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどが好適である。
【００３８】
非磁性絶縁層４Ｂは、非磁性且つ絶縁性の材料からなる層であり、第１磁性層４Ａと第２磁性層４Ｃとの間に介在して、トンネル磁気抵抗効果（ＴＭＲ）が生じるようにしている。詳細には、第１磁性層４Ａの磁化方向（ａ）と第２磁性層４Ｃの磁化方向（ｃ）との相対関係（即ち、平行または反平行）によって、電気抵抗値が異なる特性を有している。非磁性絶縁層４Ｂの材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。
【００３９】
第１磁性層４Ａには、第２磁性層４Ｃとの境界に形成される微小凹凸の波長によって結合磁界ＨＮが作用している。この結合磁界ＨＮの磁化方向は、第２磁性層４Ｃの磁化方向（ｃ）と平行となる。また、第２磁性層４Ｃ及び第３磁性層４Ｅの側面からは、側部漏洩磁界Ｓが発生している。既に述べたように、第３磁性層４Ｅの膜厚は、第２磁性層４Ｃの膜厚よりも大きく設定されていることから、この側部漏洩磁界Ｓは第３磁性層４Ｅからの漏洩が中心となる。この側部漏洩磁界Ｓは、第２及び第３磁性層４Ｃ、４Ｅの側面で反転して第１磁性層４Ａに漏洩磁界ＨＳとして作用する。この結果、ＴＭＲ素子４内のみで考えると、漏洩磁界ＨＳは結合磁界ＨＮに対して平行することになり、第１磁性層４Ａに対するバイアス磁界を強めるように作用するが、後述するように、これらは強磁性ヨーク構造体２０の増幅効果によって相殺されることになる。
【００４０】
ＴＭＲ素子４の反強磁性層４Ｆは、金属層１９を介して読み書き兼用配線５と電気的に接続されている。ＴＭＲ素子４の第１磁性層４Ａは読み出し配線７に電気的に接続される。この構成により、読み出し電流を、読み書き兼用配線５からＴＭＲ素子４を介して読み出し配線７へ流すことが可能となり、ＴＭＲ素子４の抵抗値の変化を検出する事が出来るようになる。なお、強磁性ヨーク構造体２０は、読み書き兼用配線５におけるＴＭＲ素子４との隣接領域５Ａ（図３参照）を取り囲むように配置されている。なお、ＴＭＲ素子４の第１磁性層４Ａの磁化容易軸は、読み書き兼用配線５の長手方向と交差する方向（すなわち、書き込み電流の方向と交差する方向）に沿うよう設定される。
【００４１】
図５に戻って、強磁性ヨーク構造体２０はＴＭＲ素子４の外部磁界保護構造として機能するものであり、延在する読み書き兼用配線５におけるＴＭＲ素子４側に近接配置される素子側ヨーク２０Ａと、読み書き兼用配線５におけるＴＭＲ素子４の反対側に近接配置される反素子側ヨーク２０Ｂを備える。又、素子側ヨーク２０Ａの両端と反素子側ヨーク２０Ｂの両端には、両者を連結して略環状とする一対のヨーク接合部２０Ｃ、２０Ｃが構成されている。従って、ＴＭＲ素子４を基準に考えると、素子側ヨーク２０ＡがＴＭＲ素子４に近接しており、反素子側ヨーク２０ＢはＴＭＲ素子４から離れている。又、この強磁性ヨーク構造体２０自体は読み書き兼用配線５の外周の一部を覆っていることになる。反素子側ヨーク２０Ｂは、読み書き兼用配線５の上方に位置するトップ領域２０Ｔと、このトップ領域２０Ｔの両端側、即ちヨーク接合部２０Ｃ、２０Ｃの近傍に位置するする傾斜領域２０Ｓ、２０Ｓとを備えて構成される。
【００４２】
素子側ヨーク２０Ａは、環状方向の中間に空隙２０Ｅが形成されており、その空隙２０ＥにＴＭＲ素子４が介在配置されている。従って、強磁性ヨーク構造体２０を軸視した場合、周方向の一部に開放端２０Ｅａ、２０Ｅｂを備えた略Ｃ字形状となっている。この開放端２０Ｅａ、２０Ｅｂは、素子側ヨーク２０Ａの突端としてＴＭＲ素子４の側面近傍に配置されることになる。
【００４３】
傾斜領域２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃは、トップ領域２０Ｔに生じる磁界を素子側ヨーク２０Ａ側（即ちＴＭＲ素子４側）に誘導する。従って、トップ領域２０Ｔに生じた内部磁界は、傾斜領域２０Ｓ、２０Ｓ及びヨーク接合部２０Ｃ、２０Ｃを介して反転し、素子側ヨーク２０Ａでは反対方向の内部磁界となる。又、反素子側ヨーク２０Ｂにおいては、傾斜領域２０Ｓ、２０Ｓが、素子側ヨーク２０Ａ側に傾倒するようになっている。詳細には、トップ領域２０Ｔと傾斜領域２０Ｓ、２０Ｓの角度Ｐ（図７参照）が鈍角に設定され、一方、ヨーク接合部２０Ｃ、２０Ｃにおける素子側ヨーク２０Ａと傾斜領域２０Ｓ、２０Ｓの連結角度が鋭角に設定される。また、傾斜領域２０Ｓの厚みは、素子側ヨーク２０Ａと比較して大きく設定されている。
【００４４】
図７に示されるように、反素子側ヨーク２０Ｂのトップ領域２０Ｔの厚みＴＺは、素子側ヨーク２０Ａの厚みＢＺと比較して大きく設定されている。例えば厚さＴＺは、５０ｎｍ以上、１００ｎｍ以下に設定される。また、反素子側ヨーク２０Ｂよりも薄い素子側ヨーク２０Ａの厚さＢＺは１０ｎｍより大きく且つ３０ｎｍより小さい範囲内に設定されている。また、傾斜領域２０Ｓの厚さＳＺは、平均すると２０ｎｍより大きく且つ１００ｎｍより小さい範囲内に設定されている。素子平面４Ａを基準とした反素子側ヨーク２０Ｂの最大高さＨは、例えば３００ｎｍ以下に設定される。
【００４５】
なお、この強磁性ヨーク構造体２０を製造する際には、傾斜領域２０Ｓとトップ領域２０Ｔを一連のプロセスで一体的に製膜することが好ましく、製造コストを低減することが可能になる。なお、強磁性ヨーク構造体２０を構成する強磁性材料としては、例えばＮｉ、Ｆｅ、Ｃｏのうち少なくとも一つの元素を含む金属が好適である。
【００４６】
次に、本第１実施形態の磁気記憶装置１におけるＴＭＲ素子４への情報書き込み動作について説明する。
【００４７】
図７の状態において、読み書き兼用配線５に電流が流れていない場合、この読み書き兼用配線５による磁界が生じない。従って、強磁性ヨーク構造体２０の形状効果により、強磁性ヨーク構造体２０の磁化状態Ｘは、読み書き兼用配線５の延在方向と略一致した状態で単磁区化されているか、又は、各種方向の磁区が複数形成されている。従って、強磁性ヨーク構造体２０が、読み書き兼用配線５の周方向に単磁区化することが抑制されている。又、ＴＭＲ素子４における第２磁性層４Ｃの磁化方向Ｂと第１磁性層４Ａの磁化方向Ａが、ここでは互いに一致している。本実施例では、磁化方向Ａ、Ｂが一致している場合、二値データの０が書き込まれていると定義する。
【００４８】
図８に示されるように、読み書き兼用配線５に書き込み電流Ｉ１が流れると、読み書き兼用配線５の周囲に、周方向磁界Ｆ１が発生する。磁界Ｆ１は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回して閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ１に誘導されるようにして、内部磁界の影響力に抗しながら、滑らかに磁化方向を９０度回転させて磁界Ｆ１の方向に一致する。この際、反素子側ヨーク２０Ｂ（特にトップ領域２０Ｔ）が肉厚に設定されているので、磁界Ｆ１の漏れが効果的に抑制され、ＴＭＲ素子４側に誘導できることになる。
【００４９】
この結果、読み書き兼用配線５から生じる磁化状態Ｆ１と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成された強い磁界が、薄肉の素子側ヨーク２０Ａで集中化され、ＴＭＲ素子４における第１磁性層４Ａに作用してその磁化方向Ａを反転させる。この状態で読み書き兼用配線５の電流Ｉ１を止めると、ＴＭＲ素子４の磁化方向Ａは、図８のように反転したまま維持される。磁化方向Ａ、Ｂが反対となったまま維持されることから、ここでは二値データの１が書き込まれた事になる。
【００５０】
次に、図９に示されるように、読み書き兼用配線５において、Ｉ１と反対方向となる書き込み電流Ｉ２が流れると、読み書き兼用配線５の周囲に周方向の磁界Ｆ２が発生する。磁界Ｆ２は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回する閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ２に誘導されるようにして、滑らかに磁化方向を９０度回転させて磁界Ｆ２の方向に一致させる。
【００５１】
この結果、読み書き兼用配線５から生じる磁化状態Ｆ２と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成され、その強い磁界がＴＭＲ素子４における第１磁性層４Ａに作用し、磁化方向Ａが反転して再び第２磁性層４Ｃの磁化方向Ｂと一致する。ＴＭＲ素子４は、磁化方向Ａ、Ｂが一致しているので、ここでは二値データの０が再び書き込まれた事になる。
【００５２】
なお、ＴＭＲ素子４に書き込まれた二値データを読み出す際には、読み書き兼用配線５と読み出し配線７との間に読み出し電流を流し、その両配線間の電位差の変化を検出する。これによりＴＭＲ素子４の抵抗値が明らかとなり、二値データのいずれかを記録しているか（すなわち、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｃの磁化方向Ｂと平行か反平行か）を判別する。例えば、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｃの磁化方向Ｂと同方向である場合、非磁性絶縁層４Ｃにおけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４Ａと第２磁性層４Ｃとの間の抵抗値が比較的小さくなる。反対に、磁化方向Ａと磁化方向Ｂが対向方向となる場合、トンネル磁気抵抗効果によって、第１磁性層４Ａと第２磁性層４Ｃとの間の抵抗値が比較的大きくなる。
【００５３】
次に、このＴＭＲ素子４と強磁性ヨーク構造体２０によるオフセット低減作用について説明する。
【００５４】
図１０に拡大して示されるように、ＴＭＲ素子４の側面には、強磁性ヨーク構造体２０における素子側ヨーク２０Ａの開放端２０Ｅａ、２０Ｅｂが接近している。又、第１磁性層４Ａには、第２磁性層４Ｃの磁化方向（ｃ）と平行となる結合磁界ＨＮが作用している。
【００５５】
また、第２磁性層４Ｃ及び第３磁性層４Ｅの側部漏洩磁界Ｓは、主に、開放端２０Ｅａ、２０Ｅｂを介して素子側ヨーク２０Ａ側に積極的に漏洩して、素子側ヨーク２０Ａ内にヨーク側漏洩磁界ＨＳＹを発生させる。第３磁性層４Ｅの膜厚が第２磁性層４Ｃよりも大きく設定されていることから、強磁性ヨーク構造体２０内には第３磁性層４Ｅの磁化方向（ｅ）と同方向のヨーク側漏洩磁界ＨＳＹが発生して強められ、第１磁性層４Ａに作用する。一方、第１磁性層４Ａ側に直接的に漏洩する漏洩磁界ＨＳは結合磁界ＨＮと平行となるものの、その大きさは強磁性ヨーク構造体２０の存在によって弱められる。この結果、第１磁性層４Ａでは、同方向となる結合磁界ＨＮと漏洩磁界ＨＳの合成磁界に対して、強磁性ヨーク構造体２０で強められたヨーク側漏洩磁界ＨＳＹが反平行状態となるので、双方向の磁界が互いに強められた状態で打ち消し合うようになっている。
【００５６】
この結果、第１磁性層４Ａの磁化状態が、外部磁界の影響を受け難くなるので、書込み磁界のオフセット値を安定させることが可能になる。これは、読み書き兼用配線５で要求される書込み電流（書き込み用外部磁界）の安定化に繋がる。また、強磁性ヨーク構造体２０は、読み書き兼用配線５の磁界を強めることが出来るので、書込み電流を小さくすることが出来る。即ち、強磁性ヨーク構造体２０を有効利用して第１磁性層４Ａの内部磁界を打ち消すようにしているので、電流のオフセット値の低減と、書き込み電流値の低減を同時に達成でき、低消費電力で安定した書込み動作を実現できることになる。
【００５７】
次に、この読み書き兼用配線５による書込み用電流Ｉ１、Ｉ２以外の要因によって生じる外部磁界の影響について説明する。
【００５８】
図１で示したように、複数の記憶領域３がアレイ状に配置されている場合、特定のＴＭＲ素子４に対する書き込み用の磁界が、隣接するＴＭＲ素子４に作用してしまう状況が生じる。特に記憶領域３を高密度に配置すると互いの距離が近づくので、その影響は顕著になる。
【００５９】
例えば図１１に示されるように、ＴＭＲ素子４に対してその書込み方向（磁化容易軸方向）と一致する外部磁界Ｖが作用した場合、この外部磁界Ｖは、ＴＭＲ素子４の第１磁性層４Ａに対して直接作用するので、漏洩磁界ＨＳや結合磁界ＨＮを内包する第１磁性層４Ａの磁化状態が不安定になりやすい。しかし、この強磁性ヨーク構造体２０にも外部磁界Ｖが印加されるので、反素子側ヨーク２０Ｂにおけるトップ領域２０Ｔの内部磁界Ｘ１が積極的に回転して外部磁界Ｖと一致するようになる。また、傾斜領域２０Ｓ、２０Ｓの内部磁界Ｘ２についても、トップ領域２０Ｔに対して緩やかに傾倒していることから、トップ領域２０Ｔの内部磁界Ｘ１と連続する方向に向かう。即ち、反素子側ヨーク２０Ｂでは、トップ領域２０Ｔと傾斜領域２０Ｓ、２０Ｓが一体となって外部磁界Ｖに沿った周方向内部磁界（Ｘ１、Ｘ２）を生じさせる。この周方向内部磁界は、ヨーク接合部２０Ｃ、２０Ｃを介して素子側ヨーク２０Ａ側に誘導される。従って、素子側ヨーク２０Ａには、反素子側ヨーク２０Ｂの内部磁界Ｘ１、Ｘ２と反対方向の内部磁界Ｘ３が生じる。素子側ヨーク２０Ａは、この内部磁界Ｘ３をＴＭＲ素子４に付与する。
【００６０】
従って、外部磁界ＶがＴＭＲ素子４に直接作用しようとすると、強磁性ヨーク構造体２０がその外部磁界Ｖと反対方向の内部磁界Ｘ３を素子側ヨーク２０Ａ内に発生させて、外部磁界Ｖを打ち消すように作用する。この結果、漏洩磁界ＨＳや結合磁界ＨＮを内包する第１磁性層４Ａが、外部磁界の影響を受け難くなり、オフセット値を安定させることが出来る。つまり、シンセティック・フェリ構造等のＴＭＲ素子４に対して強磁性ヨーク構造体２０を採用することで、外部磁界の影響を低減させることができる。
【００６１】
以上、本実施形態の磁気記憶装置によれば、シンセティック・フェリ構造のＴＭＲ素子４に対して強磁性ヨーク構造体２０を配置しているので、ＴＭＲ素子４の記憶動作を安定させることが可能になる。特に、第３磁性層４Ｅの膜厚を第２磁性層４Ｃの膜厚よりも大きく設定しているので、第３磁性層４Ｅと同方向の漏洩磁界を、強磁性ヨーク構造体２０で強めた上で第１磁性層４Ａに作用させることが可能となり、結合磁界を効果的に打ち消すことが可能となり、書込み電流のオフセット値を略零にすることが可能となる。更に、この強磁性ヨーク構造体２０によって、書込み電流自体も低減されるので、安定性に優れた極めて低消費電力の磁気記憶装置１を得ることができる。
【００６２】
また、本第１実施形態の磁気記憶装置１では、素子側ヨーク２０Ａに形成された空隙２０ＥにＴＭＲ素子４が収容されているので、ＴＭＲ素子４から素子側ヨーク２０Ａ側に効果的に磁界を漏洩させることができる。特に、ＴＭＲ素子４の平面方向と、素子側ヨーク２０Ａの延在方向を一致させて、素子側ヨーク２０Ａの開放端２０Ｅａ、２０ＥｂをＴＭＲ素子４の端面に接近させているので、ヨーク側漏洩磁界ＮＳＹを強めることができる。
【００６３】
（実施例１、比較例１、比較例２）
【００６４】
次に、図１２（Ａ）の比較例１、（Ｂ）の比較例２、（Ｃ）の実施例１を参照することで、磁気記憶装置の読み書き兼用配線５に電流Ｉｗ（ｍＡ）を流した際にＴＭＲ素子４のＭＲ比（％）が変動する状態について説明する。（Ａ）の比較例１に係る磁気記憶装置は、強磁性ヨーク構造体２０が備えていない。（Ｂ）の比較例２に係る磁気記憶装置は、強磁性ヨーク構造体２０を備えているが、第２磁性層４Ｃの膜厚が第３磁性層４Ｅの膜厚よりも大幅に大きく設定されている。又（Ｃ）の実施例１に係る磁気記憶装置１は、第１実施形態で示した磁気記憶装置１と同様の強磁性ヨーク構造体２０及びＴＭＲ素子４を備えている。なお、ＭＲ比とは、第１磁性層４Ａの磁化方向Ａと第２磁性層４Ｃの磁化方向Ｂが一致している場合におけるＴＭＲ素子４の抵抗値をＲ（ａ＝ｂ）、第１磁性層４Ａの磁化方向Ａと第２磁性層４Ｃの磁化方向Ｂが反対となる場合のＴＭＲ素子４の抵抗値をＲ（ａ≠ｂ）とした場合に、｛Ｒ（ａ≠ｂ）−Ｒ（ａ＝ｂ）｝／Ｒ（ａ＝ｂ）で示される比率である。従って、このＭＲ比によって２値書込みの動作状況を明らかに出来る。
【００６５】
図１２（Ａ）からも明らかなように、比較例１の磁気記憶装置では磁界を反転させる為の書込み電流の最大値Ｉｍａｘが非常に大きくなってしまい、消費電力が大きいことが分かる。一方、図１２（Ｂ）から明らかなように、比較例２の磁気記憶装置では、書込み電流の最大値Ｉｍａｘは大幅に低減される反面、オフセット値Ｉｏは低減されていないことが分かる。つまり、ヨーク構造体２０を採用することで書込み電流は低減できるが、第２及び第３磁性層の漏洩磁界をヨーク構造体２０が強めてしまう結果、本来であれば書込み電流と共に低減されるべきオフセット値Ｉｏが、そのまま維持されてしまっている。特にこの比較例２では、ＴＭＲ素子４の最大書込み電流Ｉｍａｘ（ここでは約−４ｍＡ）の２分の１よりも、オフセット値Ｉｏが大きくなっており、正逆の電流による２値のデータの書込みを行うことが実質的に困難となっている。一方、図１２（Ｃ）からも明らかなように、実施例１の磁気記憶装置１では、書込み電流Ｉｗのオフセット値Ｉｏが略零になっていることが分かる。特に、ＴＭＲ素子４に２値情報が書き込まれる際の最大書込み電流Ｉｍａｘ（ここでは約±１．５ｍＡ）の２分の１よりも、オフセット値Ｉｏが大幅に小さくなっている。また、強磁性ヨーク構造体２０によって、書込み電流自体も低減されていることが分かる。
【００６６】
以上のことから、ＴＭＲ素子４についてシンセティック・フェリ構造を採用した際に、強磁性ヨーク構造体２０を採用することによって、オフセット値の低減と、書込み電流の低減の両立が可能であることが分かる。
【００６７】
（実施例２、比較例３）
【００６８】
次に、強磁性ヨーク構造体２０を採用し、そのＴＭＲ素子４における第２磁性層４Ｃと第３磁性層４Ｅの膜厚比率を変化させた磁気記憶装置１を複数用意し、各磁気記憶装置１の平均オフセット値を計測した結果を図１３に示す。具体的にここでは、ＴＭＲ素子４の平面サイズが０．３×０．２（μｍ）となる磁気記憶装置１を３種類（図中の「■」でプロット）、ＴＭＲ素子４の平面サイズが０．５×０．２（μｍ）となる磁気記憶装置１を４種類（図中の「●」でプロット）、ＴＭＲ素子４の平面サイズが０．８×０．３２（μｍ）となる磁気記憶装置１を５種類（図中の「▲」でプロット）用意し、各グループにおいて、「第２磁性層４Ｃの膜厚（Ｉｎｎｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）」−「第３磁性層４Ｅの膜厚（Ｏｕｔｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）」の値を２０Å〜０Å（参考：１Å＝１０−１０ｍ）で変化させるようにした。
【００６９】
図１３からわかるように、強磁性ヨーク構造体２０を採用した場合、第２磁性層４Ｃの膜厚（Ｉｎｎｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）と第３磁性層４Ｅの膜厚（Ｏｕｔｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）の差が小さいほど、オフセット値が低減していくことが分かる。例えば、オフセット値（縦軸）をｙ、上記膜厚差（横軸）をｘとした場合、図中「■」でプロットされた磁気記憶装置１群の場合、その傾向を示す直線がｙ＝０．０４１×ｘ＋０．６８となり、図中「●」でプロットされた磁気記憶装置１群の場合、その傾向を示す直線がｙ＝０．０６４×ｘ＋１．３９となり、図中「▲」でプロットされた磁気記憶装置１群の場合、その傾向を示す直線がｙ＝０．１２９×ｘ＋２．６０となっている。これらの傾向からも明らかなように、第２磁性層４Ｃの膜厚に対して第３磁性層４Ｅの膜厚が大きくする、即ち、図１３の膜厚差を０より小さくすると、オフセット値の低減に効果的であることが分かる。より具体的に第２磁性層４Ｃの膜厚と比較して第３磁性層４Ｅの膜厚が５Å（０．５ｎｍ）以上大きいことが好ましく、より好ましくは、１５Å（１．５ｎｍ）以上大きくなるようにする。これらの傾向（傾斜）は、磁気記憶装置１において強磁性ヨーク構造体２０が存在しない場合と全く逆になっている。なお、この膜厚差は、本実施例２における具体例を示したものである。実際には、磁気記憶装置１のサイズや製造工程等の違いによって結合磁界ＨＮの大きさが異なるので、この結合磁界ＨＮの大きさに応じて膜厚差を適宜設定すればよい。
【００７０】
この実施例２に対応する比較例３として、強磁性ヨーク構造体２０を採用しない磁気記憶装置を複数用意し、そのＴＭＲ素子における第２磁性層と第３磁性層の膜厚比率を変化させた場合の平均オフセット値を計測した結果を図１４に示す。具体的にここでは、ＴＭＲ素子４の平面サイズが０．４×０．２（μｍ）となる磁気記憶装置を４種類（図中の「■」でプロット）、ＴＭＲ素子４の平面サイズが０．５×０．２５（μｍ）となる磁気記憶装置を４種類（図中の「●」でプロット）、ＴＭＲ素子４の平面サイズが０．８×０．３２（μｍ）となる磁気記憶装置を３種類（図中の「▲」でプロット）用意し、各グループにおいて、「第２磁性層の膜厚（Ｉｎｎｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）」−「第３磁性層の膜厚（Ｏｕｔｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）」の値を２０Å〜０Å（参考：１Å＝１０−１０ｍ）で変化させるようにした。
【００７１】
図１４の結果からも明らかなように、強磁性ヨーク構造体２０を採用しない場合は、第２磁性層４Ｃの膜厚（Ｉｎｎｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）と第３磁性層４Ｅの膜厚（Ｏｕｔｅｒ−ｐｉｎ  ｔｈｉｃｋｎｅｓｓ）の差が大きいほど、オフセット値が低減することが分かる。つまり、実施例２と比較例３とでは、膜厚差に関して全く反対の結果が得られることになる。
【００７２】
なおここでは、配線５とＴＭＲ素子４とは金属層１９によって電気的に接続するようにしたが、配線５とＴＭＲ素子４の間は絶縁状態として書込み専用配線としておき、ＴＭＲ素子４の一方の面に読み出し専用電流を導通させるための金属薄膜配線等を別途形成するようにしてもよい。また、強磁性ヨーク構造体２０とその内部の読み書き兼用配線５との間、及び、素子側ヨーク２０ＡとＴＭＲ素子４との間は、絶縁体２２が挿入されており、互いに接触して電気的にショートしないようになっている。
【００７３】
図１５には、本発明の第２の実施形態に係る磁気記憶装置１０１の全体構成が示されている。なお、磁気記憶装置１０１の説明は、第１実施形態と異なる点を中心に行うものとし、第１実施形態と共通する部分・部材については、図面の符号下２桁を一致させる事で説明を省略する。
【００７４】
図１６に拡大して示されるように、この磁気記憶装置１０１における記憶部１０２の各記憶領域１０３は、ＴＭＲ素子１０４、書込み専用配線１０５Ａ、読み出し専用配線１０５Ｂ、書込み専用トランジスタ１０６Ａ、読み出し専用トランジスタ１０６Ｂ等を有する。従って、読み書き兼用配線を利用した第１実施形態と異なり、第２実施形態の磁気記憶装置１０１では、書込み専用配線１０５Ａと読み出し専用配線１０５Ｂを別々に配置することで、回り込み電流等のノイズ要因を低減できるようになっている。
【００７５】
書込み専用配線１０５Ａの両端は、２本のビット配線１１３、１１４に接続されており、更にこの両端の間に書込み専用トランジスタ１０６Ａが配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、書込み専用トランジスタ１０６ＡをＯＮにすることで、書込み専用配線１０５Ａに電流を流す事が可能となり、近接配置されるＴＭＲ素子１０４の周囲に磁界を発生させる事ができる。また、読み出し専用配線１０５Ｂの両端も２本のビット配線１１３、１１４に接続されており、更に、この両端間に読み出し専用トランジスタ１０６Ｂ及びＴＭＲ素子１０４が配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、読み出し専用トランジスタ１０６ＢをＯＮにすることで、読み出し専用配線１０５Ｂに電流を流す事が可能となり、ＴＭＲ素子１０４の抵抗値の変化を検出する事ができる。なお、書込み専用トランジスタ１０６Ａはワード配線１１５に接続されており、読み出し専用トランジスタ１０６Ｂはワード配線１１６に接続されている。従って、このワード配線１１５、１１６に印加する電圧を利用して、各トランジスタ１０６Ａ、１０６Ｂの導通状態を個別に切り替えるようになっている。この結果、必要に応じてビット配線１１３、１１４からワード配線１１５に対して電流を流すこともできる。
【００７６】
図１７には、強磁性ヨーク構造体１２０が拡大して示されている。この強磁性ヨーク構造体１２０は、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４側に近接配置される素子側ヨーク１２０Ａと、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４の反対側に近接配置される反素子側ヨーク１２０Ｂと、素子側ヨーク１２０Ａの両端と反素子側ヨーク１２０Ｂの両端を連結して略環状とする一対のヨーク接合部１２０Ｃ、１２０Ｃとを備えて構成される。なお、素子側ヨーク１２０Ａに形成される空隙には、ＴＭＲ素子１０４が配置されている。
【００７７】
このＴＭＲ素子１０４と書込み専用配線１０５Ａは、絶縁体１２２によって相互に絶縁状態となっている。一方、このＴＭＲ素子１０４の上端面及び下端面は読み出し専用配線１０５Ｂに接続されている。なお、上端側の読み出し専用配線１０５Ｂは、断面が下に凸となる薄膜構造となっており、書込み専用配線１０５ＡとＴＭＲ素子１０４を可能な限り接近させるようにしている。なお、強磁性ヨーク構造体１２０の詳細寸法等は第１実施形態と同様である。
【００７８】
この第２実施形態の磁気記憶装置１０１においても、第１実施形態と同様の強磁性ヨーク構造体１２０を備えているので、書込み電流を低減と、オフセット値の低減を両立させることが可能となっている。また、これに加えて書込み専用配線１０５Ａと読み出し専用配線１０５Ｂが独立しているので、書込み動作時には、書込み専用配線１０５Ａのみに電流を流すことができる。一方、読み出し動作時には、読み出し専用配線１０５Ｂのみに電流を流すことができる。この結果、ダイオード等を配置しなくても回り込み電流等を回避することが可能になるので、書き込み及び読み出し動作を更に安定させることができる。
【００７９】
以上、第１及び第２実施形態に係る磁気記憶装置を説明したが、本発明はこれらの実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてＴＭＲ素子を用いているが、巨大磁気抵抗（ＧＭＲ：Ｇｉａｎｔ  ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）効果を利用したＧＭＲ素子を用いてもよい。ＧＭＲ効果とは、非磁性層を挟んだ２つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、ＧＭＲ素子においては、２つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、２つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、ＴＭＲ素子やＧＭＲ素子には、２つの強磁性層の保磁力の差を利用して書き込み／読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、ＧＭＲ素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、ＧＭＲ素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
【００８０】
また、第１及び第２実施形態に係る磁気記憶装置では、非磁性金属層の膜厚調整によって、第２磁性層の磁化方向を第３磁性層と反平行に固定する場合に限って示したが、本発明はそれに限定されない。例えば、第２磁性層と第３磁性層を独立させて、個別に磁化方向を固定してもかまわない。この場合、第１磁性層と第２磁性層の間の結合磁界を打ち消すことができるように、第３磁性層の磁化方向を第２磁性層と反平行に設定すればよい。
【００８１】
また、上記実施形態では、書き込み電流及び読み出し電流を制御するためのスイッチ手段としてトランジスタ（読み書き兼用トランジスタ）を用いているが、このスイッチ手段としては、必要に応じて電流を遮断／導通させる機能を有する様々な手段を適用することができる。
【００８２】
なお、本発明でいう「素子側ヨークに形成されている空隙」は、強磁性ヨーク構造体２０の最終的な形状を意味しており、連続的な素子側ヨーク２０Ａを形成した後に、空隙を形成するために分断加工を行う場合に限定されるものではない。例えば、（分断されたような状態となり得る）一対の素子側ヨーク２０Ａを個別に形成するようにして、その間にＴＭＲ素子４を介在させてもよい。
【００８３】
また、本発明の磁気記憶装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００８４】
本発明は、磁気抵抗効果素子によって各種情報を記録・保持するような分野で広く利用する事が出来る。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１実施形態に係る磁気記憶装置の全体構成を示す概念図
【図２】同磁気記憶装置の記憶領域を拡大して示す概念図
【図３】同記憶領域の内部構造を立体的に示す拡大斜視図
【図４】同記憶領域におけるトランジスタの構造を拡大して示す断面図
【図５】同記憶領域における強磁性ヨーク構造体の構造を拡大して示す断面図
【図６】同記憶領域に配置されるＴＭＲ素子の積層構造を拡大して示す側面図
【図７】同記憶領域における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図
【図８】同記憶領域における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図
【図９】同記憶領域における強磁性ヨーク構造体の磁化状態を模式的に示す部分断面斜視図
【図１０】同記憶領域におけるＴＭＲ素子の磁化状態を模式的に示す断面斜視図
【図１１】同の外部磁界に対する磁気シールド効果を示す部分断面斜視図
【図１２】実施例に係る磁気記憶装置の書込み電流とＭＲ比の変化状態を示すグラフ
【図１３】実施例に係る磁気記憶装置における膜厚差とオフセット値の相関を示すグラフ
【図１４】比較例に係る磁気記憶装置における膜厚差とオフセット値の相関を示すグラフ
【図１５】本発明の第２実施形態に係る磁気記憶装置の全体構成を示す概念図。
【図１６】同磁気記憶装置の記憶領域を拡大して示す概念図。
【図１７】同記憶領域の内部構造を示す拡大断面図。
【符号の説明】
【００８６】
１、１０１                ・・・磁気記憶装置
４、１０４                ・・・磁気抵抗効果素子
４Ａ                      ・・・第１磁性層
４Ｂ                      ・・・非磁性絶縁層
４Ｃ                      ・・・第２磁性層
４Ｄ                      ・・・非磁性金属層
４Ｅ                      ・・・第３磁性層
４Ｆ                      ・・・反強磁性層
５                        ・・・読み書き兼用配線
１３、１４、１１３、１１４・・・ビット配線
１５、１６、１１５、１１６・・・ワード配線
２０、１２０              ・・・強磁性ヨーク構造体
２０Ａ、１２０Ａ          ・・・素子側ヨーク
２０Ｂ、１２０Ｂ          ・・・反素子側ヨーク
２０Ｃ、１２０Ｃ          ・・・ヨーク接合部
２０Ｅ                    ・・・隙間
２０Ｓ、１２０Ｓ          ・・・傾斜領域
２０Ｔ、１２０Ｔ          ・・・トップ領域
１０５Ａ                  ・・・書込み専用配線
１０５Ｂ                  ・・・読み出し専用配線
【図１】
2007311604.tif 000003
【図２】
2007311604.tif 000004
【図３】
2007311604.tif 000005
【図４】
2007311604.tif 000006
【図５】
2007311604.tif 000007
【図６】
2007311604.tif 000008
【図７】
2007311604.tif 000009
【図８】
2007311604.tif 000010
【図９】
2007311604.tif 000011
【図１０】
2007311604.tif 000012
【図１１】
2007311604.tif 000013
【図１２】
2007311604.tif 000014
【図１３】
2007311604.tif 000015
【図１４】
2007311604.tif 000016
【図１５】
2007311604.tif 000017
【図１６】
2007311604.tif 000018
【図１７】
2007311604.tif 000019