(57)【要約】【課題】相互相関に基づき、実時間オシロスコープを用いて、トランスポート遅延及びジッタを効果的に測定する。【解決手段】被試験システムの２個のテスト・ポイントの波形を取込み（ステップ１）、２個の波形の一定クロックを再生し、各オフセット値を求める（ステップ２、３）。オフセット値の各々の間の時間オフセットを計算する（ステップ４）。２個のテスト・ポイントからのジッタをろ波し（ステップ５）、２個のテスト・ポイントからのろ波されたジッタ間の平均除去相互相関係数を計算し（ステップ６）する。時間オフセット及び平均除去相互相関係数を加算し、トランスポート遅延を計算する（ステップ８）。【選択図】図２
2007147619.tif 000002
【特許請求の範囲】
【請求項１】
被試験システムの２個のテスト・ポイントの波形を取込むステップと、
２個の上記波形で一定クロックの再生を継続して各オフセット値を求めるステップと、
上記オフセット値の各々の間の時間オフセットを計算するステップと、
上記２個のテスト・ポイントからのジッタをろ波するステップと、
上記２個のテスト・ポイントからのろ波されたジッタ間の平均除去相互相関係数を計算するステップと、
上記時間オフセット及び上記平均除去相互相関係数を加算し、トランスポート遅延を計算するステップと
を具える測定方法。
【請求項２】
上記トランスポート遅延を計算するステップにおいて、上記時間オフセット及び上記平均除去相互相関係数との加算のために部分遅延を計算するステップを更に具えることを特徴とする請求項１の測定方法。
【請求項３】
上記一定クロックを再生するステップは、上記波形の一方から基準クロック・レートを求め、該基準クロック・レートを定数と乗算してデータ・レートを求め、該データ・レートを上記波形の他方の一定クロックを再生させるステップを具えていることを特徴とする請求項１の測定方法。
【請求項４】
上記波形の一方から基準クロック・エッジを求めるステップと、
上記基準クロック・エッジを上記トランスポート遅延だけ遅延して「理想的」クロック・エッジを求めるステップと、
上記波形の他方からデータ遷移エッジを求めるステップと、
上記「理想的」クロック・エッジ及び上記データ遷移エッジに応じてジッタを計算するステップと
を更に具えることを特徴とする請求項３の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、タイミング測定に関し、特に、クロック駆動システムにおけるトランスポート遅延及びジッタの測定方法に関する。
【背景技術】
【０００２】
クロック駆動システムにおいては、基準クロックは、異なる経路を伝搬し、これら経路の配置により基準クロックに異なる遅延が生じる。ある回路は、クロック・データ再生（CDR: clock data recovery）回路の如き経路に沿った回路により付加的な遅延が生じる。１秒当たり多ギガビットでデータを伝送するのに用いる高速チップセットは、多数の信号一貫性問題を抱えている。高速バックプレーンは、印刷回路基板のように一見見えるが、実際には通信システムとして見えるかもしれない。バックプレーンの異なる部分を伝搬する基準クロックは、異なるトランスポート遅延を受ける。システム設計には、ジッタ制限などのシステム性能合致条件に合うようにトランスポート遅延が合うように配慮する必要がある。
【０００３】
ＰＣＩ（Peripheral Component Interface）エクスプレスや、ＦＢ−ＤＩＭＭ（Fully Buffered Dual In-line Memory Module）標準の如き高速シリアル・データ標準では、物理層が図１に示すようになる。基準又はシステム・クロックは、位相拘束ループ（ＰＬＬ）により、送信機（ＴＸ）及び受信器（ＲＸ）の両方を駆動する。ＰＬＬには、ジッタ伝達（transfer）遅延として観察されるトランスポート（transport）遅延がある。一般的には、ＰＬＬ特性は、周波数に応じたジッタ伝達遅延である。稼動周波数範囲において、群遅延を用いて伝達遅延を表す。ＰＬＬのトランスポート遅延は、スペクトラム・アナライザにより測定できる。マイクロストリップやストリップラインなどの伝送線にもトランスポート遅延があり、時間領域トランスミッソメトリ（TDT: Time Domain Transmissometry）又はベクトル・ネットワーク・アナライザ（VNA: Vector Network Analyzer）を用いて測定できる。図１に示すシステムにおいて、各コンポーネントのトランスポート遅延がコンポーネント業者により提供されるのならば、ＰＬＬや伝送線の如き各コンポーネントのトランスポート遅延を加算することにより、全体のトランスポート遅延が得られる。しかし、不可能でないとしても、現在利用可能な技術（スペクトラム・アナライザ、ＴＤＴ、ＶＮＡ）を用いてトランスポート遅延を直接的に測定することは非常に困難である。
【０００４】
【特許文献１】特開２００３−１４３１４４号公報
【特許文献２】特開２０００−２９２５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、高速印刷回路基板でのトランスポート遅延及びジッタを直接測定することが望まれている。
【課題を解決するための手段】
【０００６】
本発明の測定法は、被試験システムの２個のテスト・ポイントの波形を取込むステップと；２個の波形で一定クロックの再生を継続して各オフセット値を求めるステップと；オフセット値の各々の間の時間オフセットを計算するステップと；２個のテスト・ポイントからのジッタをろ波するステップと；２個のテスト・ポイントからのろ波されたジッタ間の平均除去相互相関係数を計算するステップと；時間オフセット及び平均除去相互相関係数を加算し、トランスポート遅延を計算するステップとを具えている。なお、平均除去相互相関係数とは、平均値を除去した後に求めた相互相関関数である。
【発明の効果】
【０００７】
よって、本発明によれば、トランスポート遅延及びジッタを直接測定できる。
【発明を実施するための最良の形態】
【０００８】
本発明は、相互相関を用いて、実時間オシロスコープによりトランスポート遅延及びジッタを測定する方法を提供する。被試験システムの２個のテスト・ポイントから波形を取り込む。これら両波形でのクロックの再生を継続させて夫々のレート及びオフセットを求める。各オフセットからこれら２個の波形の間の時間オフセットを計算する。これら２個のテスト・ポイントからのジッタをろ波して、これらろ波したジッタから平均除去相互相関係数を計算する。ＬＭＳ（最小平均二乗）エラーに基づく補間を用いて部分遅延（１単位未満の遅延）を計算し、各計算要素を加算して、２個のテスト・ポイント間のトランスポート遅延を計算する。次に、このトランスポート遅延を用いて、信号の一方から「理想化した」基準クロックを求めて、その信号のエッジを他の信号のエッジと比較して、ジッタを求める。
【０００９】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【実施例】
【００１０】
図１は、本発明によりトランスポート遅延及びジッタを測定するテスト・ポイントを有する典型的な物理層高速伝送システムのブロック図である。基準クロック信号源、即ち、システム・クロック信号源１２は、伝送ライン「チャネルＴ」１８及び「チャネルＲ」２０を介して送信器（ＴＸ）１４及び受信器（ＲＸ）１６に夫々リンクしている。送信器１４の内部のＰＬＬ２２は、基準クロックをデータ・レートに高めて、データ・ビット・シーケンスを駆動する。送信器１４からのデータは、伝送線「データ・チャネル」２４を介して受信器１６に伝搬する。テスト・ポイントｔｐ１からｔｐ４の経路には、２個のチャネル１８、２４とＰＬＬ２２とが含まれる。これら３個のコンポーネントの全ては、ロウパス・フィルタ（ろ波）特性を有する。したがって、テスト・ポイントｔｐ１及びｔｐ４にて測定された低周波ジッタは相関している。２個の信号が相関しているとき、これら２個の信号の間の遅延は、これら２個の信号のピークの間の相互相関係数となる値である。相互相関係数がピークのとき、最小平均二乗（ＬＭＳ）エラーという意味において、この遅延値は最適である。２個のテスト・ポイントｔｐ１及びｔｐ４における低周波ジッタ成分の間の相互相関係数を計算することにより、これらテスト・ポイントの間のトランスポート遅延Td_1.4を測定する。この相互相関方法の分解能は、単なる１単位間隔（ＵＩ）である。補間により更に分解能を高めて、ＬＭＳエラーの意味において最適な値が得られる。
【００１１】
図２は、トランスポート遅延及びジッタを測定する手順を示す。
【００１２】
ステップ１：実時間オシロスコープなどの適切な測定機器を用いて、２個（１対）のテスト・ポイントにおける波形を取り込む。このオシロスコープの２チャネルは、デスキュー（位相差ゼロ調整）されていることが必要であり、これらチャネルを用いた際に、プローブもデスキューの対象に含まれる。
【００１３】
ステップ２：１つの波形、即ち、ｔｐ１の波形で一定クロック再生（CCR: constant clock recovery）を継続して、そのクロック・レート及びオフセットT_CCR_Offset_tp1を求める。次に、このクロック・レートを高くして、データ・レートとする。例えば、ＰＣＩエクスプレス標準の乗算係数（倍率）は、２５である。
【００１４】
ステップ３：データ・レートを用いて、他の波形、即ち、テスト・ポイントｔｐ４でのデータ波形でＣＣＲを継続して、そのオフセットT_CCR_Offset_tp4を求める。このアルゴリズムにより、ステップ２及び３でのデータ・レートを正確に同じにすることが確実になり、ステップ３におけるデータのビット・レートとしてステップ２で求めたビット・レート（必要に応じて、レートを高めてデータ・レートに変換する）を用いる。
【００１５】
ステップ４：２個の波形からの再生クロックの間の時間オフセットT_CCR_OffsetをＵＩで表して次のように計算する。
T_CCR_Offset = T_CCR_Offset_tp4 - T_CCR_Offset_tp1
【００１６】
ステップ５：これら２個のテスト・ポイントからのジッタをろ波（フィルタ処理）する。必要に応じて、クロック・レートを高くして、また、必要に応じて、データ・ジッタを補間して、ろ波する。ろ波は、２個のテスト・ポイントの信号間にどのジッタ内容が共通かに応じた任意の形式でよい。この例において、これら２個のポイントで低周波ジッタが共通なので、ロウパス・フィルタを用いる。ＰＣＩエクスプレスでは、遮断周波数を２ＭＨｚに設定してもよい。
【００１７】
ステップ６：これら２個のテスト・ポイントからのろ波したジッタの間の平均除去相互相関係数を計算する。ＵＩにて相互相関係数T_XCOR_Delayの最大値を発生する最大遅延を見つける。相互相関を計算する際に、遅延範囲を特定する必要があるが、これを決めるのは容易である。なお、平均除去相互相関係数とは、平均値を除去した後に求めた相互相関関数である。
【００１８】
ステップ７：ＬＭＳエラー方法に基づく補間を用いて部分的遅延（１ＵＩ未満の遅延）T_INTERP_Delayを計算し、１ＵＩ未満の分解能を達成する。
【００１９】
ステップ８：上述で求めた成分を総計してトランスポート遅延Tdを次のように計算する。
Td = T_CCR_Offset + T_XCOR_Delay + T_INTERP_Delay
この結果は、ＵＩであるが、ＵＩの既知であるので、秒に変換できる。
【００２０】
上述のトランスポート遅延方法に基づく総合相関を適用して、トランスポート遅延、即ち、被試験システム内の２個のポイントの間の遅延の差を測定する。例えば、テスト・ポイントｔｐ４及びｔｐ５の間のトランスポート遅延の差を直接的に測定できる。これら２個のテスト・ポイントの信号は、クロック又はデータ信号のいずれかである。すなわち、ｔｐ１からｔｐ５がクロックからクロックであり、ｔｐ３からｔｐ４がデータからデータである。高精度の測定結果を得るためには、信号対ノイズ比（ＳＮＲ）が充分に高くなければならい。この点は、この例では正しい。これは、高速データ伝送システムの場合にはよくあることだが、低周波ジッタ成分が信号のためである。例えば、拡張スペクトラム・クロック（ＳＳＣ）は、基準クロックで幅広く使用されており、大きな低周波ジッタを有する。
【００２１】
クロック及びデータの両方を入力とするクロック・データ再生（ＣＤＲ）システムにおいて、例えば、ＰＬＬ２８からの基準クロック出力及びデータを入力として受ける受信器１６内のＣＤＲ２６において、ＰＬＬは、クロック乗算器であり、入力基準クロックからのジッタをロウパスする特性を有する。ＣＤＲ２６は、その再生クロック及びデータの間の最適な遅延を計算する。これにより、データ・バッファのサイズを決定する。トランスポート遅延計算のために上述した相互相関手順を適用して、データ及び再生クロックの間の最適な遅延を見つけることができる。
【００２２】
図２に示すように、最適な遅延を求めた後に、ＰＬＬを用いて基準クロック波形から再生クロック・エッジを発生することにより、データ交差エッジ及び再生クロック交差エッジの間を束縛できる（ステップ９）。最適な遅延Tdを用いてクロック・エッジを調整して（ステップ１０）、「理想的な」クロック・エッジを発生する。同様に、データ・エッジ交差時点及び「理想的な」クロック・エッジ交差時点の間の差として、ジッタ測定を直接的に計算する（ステップ１１）。
【００２３】
例として、ＰＣＩエクスプレス・システムのクロック及びデータ波形を図３に示す。これは、オシロスコープの表示であり、周波数の低い方の鈍った矩形波がデータは形を示し、別の波形がクロックを示す。トランスポート遅延測定手順による中間結果及び最終結果は、次のようになる。
T_CCR_Offset = -24.416 (UI)
T_XCOR_Delay = 28 (UI)
T_INTERP_Delay = -0.0007 (UI)
Td = 3.5769 (UI) 又は1.4308 (ナノ秒)
データ・レートは、このＰＣＩエクスプレス・システムの基準クロック・レートの２５倍であり、第１中間結果T_CCR_Offsetは、約―２４ＵＩである。これは、第１再生データ・エッジが第１再生クロック・エッジの約２４ＵＩだけ前であることを意味する。これは、図３の表示との間に矛盾がない。
【００２４】
第２中間結果T_XCORR_Delayを図４に示す相互相関曲線から求める。第３中間結果T_INTERP_Delayの部分値は、より細かな分解能を与える。最終結果Tdがトランスポート遅延である。
【００２５】
ステップ６において、２個の信号の間の相互相関を計算する。２個の信号x(n)及びy(n)（但し、n=1, 2, ・・・N）が相関していると仮定すると、信号x(n)と遅延信号y(n+k)との差が最小になるような最適整数遅延ｋが存在する。差の良好な規準は、２乗した差、即ちエラーである。Ｎは、定数なので、平均二乗エラーを最小化することは、二乗エラーを最小化することと同じである。ＬＭＳエラー用の遅延の解は、最小二乗エラーの解と同じである。
minkJ(k) = mink{Σn(x(n)  y(n+k))2}
=Σnx(n)2 + Σny(n)2  2maxk{Σn(x(n) * y(n+k))}
= ||x||2 + ||y||2  2||x||||y||maxkr(k)
なお、r(k)は、相互相関係数であり、||x||及び||y||は、x(n)及びy(n)の２-ノルム（norm）であり、n=1, 2,・・・Nである。x(n)及びy(n)を正規化すると、||x||及び||y||は、共に１となる。||x||及び||y||が一定なので、相互相関係数を最大にする特定のkは、その間に二乗エラーを最小にする。
【００２６】
ステップ７では、x(n)及びz(n)が相関している図５に示すように、補間を用いて部分的遅延を計算する。信号x(n)及びシフトした信号z(n+p)の間に適切な部分的遅延があり、エラーを最小にする。ｐは、ＵＩの単位での端数（小数又は分数）であり、z(n+p)は、z(n)及びz(n+1)の間の補間値である。
z(n+p) = (1-p) * z(n) + p * z(n+1)
良好な最適化規準は、二乗エラー、即ち、均等な平均二乗エラーであり、Nは定数である。
minpJ(p) = minp{Σn(x(n)  z(n+p))2}
= minp{Σnx(n)  z(n)  (z(n+1) z(n)) * p}2}
この最適化問題の解は、変数ｐでの偏導関数を得ることにより求まる。
p = {Σn(x(n)  z(n)) * (z(n+1)  z(n))} / {Σn(z(n+1)  z(n))2}
【産業上の利用可能性】
【００２７】
したがって、本発明は、相互相関に基づき、実時間オシロスコープを用いて、トランスポート遅延及びジッタを効果的に測定する方法を提供する。
【図面の簡単な説明】
【００２８】
【図１】本発明によりトランスポート遅延及びジッタを測定するテスト・ポイントを有する典型的な物理層高速伝送システムのブロック図である。
【図２】本発明によるトランスポート遅延測定手順を示す流れ図である。
【図３】図１に対応するＰＣＩエクスプレス・システムからのデータ波形及びクロックを示す図である。
【図４】本発明による２個のろ波済ジッタの間の相互相関を示す図である。
【図５】本発明により補間から遅延を計算することを説明する図である。
【符号の説明】
【００２９】
１２  クロック信号源
１４  送信器
１６  受信器
１８、２０、２４  チャネル
２２、２８  ＰＬＬ
２６  ＣＤＲ
【図１】
2007147619.tif 000003
【図２】
2007147619.tif 000004
【図３】
2007147619.tif 000005
【図４】
2007147619.tif 000006
【図５】
2007147619.tif 000007