(57)【要約】【課題】信号処理部からコーデックに転送するオーディオデータを、信号処理部から取り出す時間を長くし信号処理部の処理負荷を軽減した異常監視装置を提供する。【解決手段】コーデック１１は振動センサ２の出力であるアナログ信号をオーディオデータフォーマットのシリアルデータであるオーディオデータに変換する。また、コーデック１１はオーディオデータが入力されるとアナログ信号に変換する。信号処理部１０は、コーデック１１との間でオーディオデータを送受し、コーデック１１から入力されたオーディオデータを用いて機器３の異常の有無を判断する。信号処理部１０からコーデック１１へのオーディオデータの転送経路には、制御回路１３が挿入される。制御回路１３は、バッファを有し信号処理部１０からコーデック１１へのオーディオデータをバッファに取り込んだ後にコーデックに規定されているタイミングでコーデック１１に転送する。【選択図】図１
2007147405.tif 000002
【特許請求の範囲】
【請求項１】
機器の振動を検出する振動センサが接続され振動センサの出力の特徴を検出し機器の動作を監視する異常監視装置であって、振動センサの出力であるアナログ信号が入力されるとオーディオデータフォーマットのシリアルデータであるオーディオデータに変換しオーディオデータが入力されるとアナログ信号に変換するコーデックと、コーデックとの間でオーディオデータを送受しコーデックから入力されたオーディオデータを用いて機器の異常の有無を判断する信号処理部と、信号処理部に付設されオーディオデータを格納するメモリと、信号処理部からコーデックへのオーディオデータの転送経路に挿入されるバッファを有し信号処理部からコーデックへのオーディオデータをバッファに取り込んだ後にコーデックに規定されているタイミングでバッファのオーディオデータをコーデックに転送する制御回路とを備えることを特徴とする異常監視装置。
【請求項２】
前記制御回路は、前記信号処理部と前記コーデックとの間で前記オーディオデータを転送する際に左右各チャネルごとに交互にタイミングを決めるＬＲチャネルクロック信号を信号処理部およびコーデックに与える機能と、オーディオデータの各ビットに同期するビットクロック信号を信号処理部およびコーデックに与える機能とを有し、信号処理部からコーデックにオーディオデータを転送する際に、ＬＲチャネルクロック信号が反転から次の反転までの期間において次の反転後にコーデックに転送するオーディオデータを信号処理部からバッファに取り込むことを特徴とする請求項１記載の異常監視装置。
【請求項３】
前記制御回路は、前記信号処理部からのオーディオデータを前記バッファに取り込む状態と前記コーデックからのオーディオデータを前記バッファに取り込む状態とを選択する信号選択部を備え、前記コーデックは、振動センサからのアナログ信号をオーディオデータに変換して出力する手段と、入力されたオーディオデータをアナログ信号に変換する手段とを個別に備えることを特徴とする請求項１または請求項２記載の異常監視装置。
【請求項４】
前記コーデックは、複数種類のオーディオデータフォーマットを選択信号により選択する機能を有し、前記信号処理部は、選択信号を出力することを特徴とする請求項１ないし請求項３のいずれか１項に記載の異常監視装置。
【請求項５】
前記コーデックは、サンプリング周波数を規定するクロック信号が入力されるクロック端子を備え、クロック端子にクロック信号を入力する経路には分周比が可変である分周器が設けられ、前記信号処理部は、分周器の分周比を指定する比設定信号を出力することを特徴とする請求項１ないし請求項４のいずれか１項に記載の異常監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回転機器のような機器の振動を検出する振動センサが接続され、振動センサの出力を常時監視する異常監視装置に関するものである。
【背景技術】
【０００２】
従来から、回転機器のような機器を含む装置や設備において、故障、破損、焼き付きなどの徴候を異常として検知し装置や設備の予防保全を行うことを目的として異常監視装置が用いられている。この種の異常監視装置として、機器の振動を検出する振動センサの出力の特徴を判定することにより機器の動作を監視するものが知られている（たとえば、特許文献１参照）。すなわち、図８に示すように、機器３に振動センサ２を取り付け、振動センサ２の出力を異常監視装置１により監視するのであって、異常監視装置１は異常を検出すると、表示灯４を点灯させたり、移動体電話機５を通して利用者に通知したりする。異常監視装置１では、たとえば、正常動作時における振動センサ２の出力を蓄積するともに、正常動作時における振動センサ２の出力の偏差を許容範囲として求めておき、振動センサ２の出力が許容範囲を超えるときに機器３に異常が発生していると判断する。
【０００３】
ところで、振動センサ２の出力に基づいて機器３における異常の有無を判断するためにコンピュータを用いるために、アナログ信号である振動センサ２の出力信号にアナログ−デジタル変換を行うことが考えられている（たとえば、特許文献２参照）。
【０００４】
一方、アナログ信号である音声信号をデジタルデータに変換して記録し、記録したデジタルデータを再変換してアナログ信号である音声信号として再生するデジタルオーディオの普及に伴って、アナログ信号とオーディオデータフォーマットのシリアルデータであるオーディオデータとを双方向に変換するコーデック（ＣＯＤＥＣ）が集積回路の形で安価に提供されるようになってきている。この種のコーデックでは、１個の集積回路によって複数種類のオーディオデータフォーマットに対応していることが多く、オーディオデータフォーマットとして、たとえば、Ｉ２Ｓデータフォーマット、左詰めデータフォーマット、右詰めデータフォーマットの３種類を選択できるものが提供されている。また、サンプリング周波数やビット数が選択可能なコーデックも提供されている。
【０００５】
いま、図９に示すように、振動センサ２の出力信号に基づいて機器３の異常の有無を判断するするためにマイコン（ないしＤＳＰ）からなる信号処理部１０を用いるものとし、かつ信号処理部１０が通信用のシリアルインターフェイス１０ａを内蔵しているものとする。コーデック１１と信号処理部１０との間でオーディオデータを双方向に伝送するには、信号処理部１０とコーデック１１との間で、実際のオーディオデータを伝送するほか、オーディオデータの同期をとるためのビットクロック信号が必要である。また、この種のコーデック１１では伝送中のオーディオデータについて左右のチャネルを区別するためにＬＲチャネルクロック信号も伝送する必要がある。
【０００６】
したがって、信号処理部１０とコーデック１１との間でオーディオデータを双方向に転送するために、コーデック１１のデータ出力端子ＤＯと信号処理部１０のデータ入力端子ＤＩとを接続する接続線、信号処理部１０のデータ出力端子ＤＯとコーデック１１のデータ入力端子ＤＩとを接続する接続線、ビットクロック信号を信号処理部１０のシステムクロック端子ＳＣＫとコーデック１１のビットクロック端子ＢＣＫとに入力する接続線、ＬＲチャネルクロック信号を信号処理部１０のチャネル制御端子ＩＯ１とコーデック１１のＬＲチャネルクロック端子ＬＲＣＫとに入力する接続線との合計４線が必要になる。
【０００７】
また、シリアルインターフェイス１０ａは同期モードで動作させる。信号処理部１０にメモリ１２を付設してあり、振動センサ２から取得したオーディオデータを格納したり、異常の有無を判断する際の作業用に用いられる。ビットクロック信号およびＬＲチャネルクロック信号は、発振回路１４から出力されるクロック信号に基づいて制御回路１３において生成する。制御回路１３では、サンプリングクロック信号も生成しており、サンプリングクロック信号をコーデック１１のサンプリングクロック端子ＳＹＳＣＬＫに与えることにより、コーデック１１のサンプリング周波数を規定する。
【０００８】
図９に示す構成の異常監視装置１では、振動センサ２からのアナログ信号をコーデック１１によりオーディオデータに変換して信号処理部１０に与え、信号処理部１０において機器３の異常の有無を判断させる。一方、振動センサ２により検出されメモリ１２に格納されている波形データや信号処理部１０において生成される適宜の波形データを異常監視装置１の外部に取り出す場合には、信号処理部１０において波形データをオーディオデータに変換し、当該オーディオデータをコーデック１１に転送する。コーデック１１では信号処理部１０から転送されたオーディオデータがアナログ信号に変換され、このアナログ信号が異常監視装置１の外部に出力される。
【特許文献１】実開昭６０−２９２６４号公報
【特許文献２】特開平６−２５８１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図９に示す構成において、信号処理部１０からコーデック１１に対してオーディオデータを転送する場合について考察すると、信号処理部１０のシステムクロック端子ＳＣＫに入力されるビットクロック信号にオーディオデータを同期させる必要があり、このとき、チャネル制御端子ＩＯ１に入力されるＬＲチャネルクロック信号についてもビットクロック信号に同期させる必要がある。
【００１０】
すなわち、図１０（ａ）に示すＬＲチャネルクロック信号ＣＫ１はＬチャネルとＲチャネルとを交互に選択する信号であり、図１０（ｂ）に示すビットクロック信号ＣＫ２の１周期毎にオーディオデータが１ビットずつ転送されるから、オーディオデータの転送時には、ＬＲチャネルクロック信号ＣＫ１とビットクロック信号ＣＫ２との立ち上がりエッジおよび立ち下がりエッジを常時監視し、オーディオデータの転送タイミングを、ＬＲチャネルクロック信号ＣＫ１とビットクロック信号ＣＫ２との両信号に同期させることが要求される。
【００１１】
つまり、信号処理部１０では、コーデック１１に転送するオーディオデータを、ＬＲチャネルクロック信号ＣＫ１が反転するまでにシリアルインターフェイス１０ａの送信バッファに転送しておくことが要求され、しかも送信バッファに転送するのは当該チャネルにおけるオーディオデータをコーデック１１に転送し終えた後でなければならない。
【００１２】
ここで、オーディオデータがビットクロック信号の立ち上がりに同期してコーデック１１に取り込まれ、しかも図１０に示すように、ビットクロック信号ＣＫ１の立ち下がりに同期してＬＲチャネルクロック信号ＣＫ１が反転するとすれば、ＬＲチャネルクロック信号ＣＫ１の立ち上がり後のオーディオデータを送信バッファに転送するタイミングは、ＬＲチャネルクロック信号ＣＫ１が反転する前において最後にビットクロック信号ＣＫ２が立ち上がった時点から、ＬＲチャネルクロック信号ＣＫ１が反転するまでの期間（図１０の期間Ｔ１）ということになる。
【００１３】
言い換えると、オーディオデータの最下位ビット（ＬＳＢ）に同期するビットクロック信号ＣＫ２の立ち上がりから、ＬＲチャネルクロック信号ＣＫ１が反転する際のビットクロック信号ＣＫ２の立ち下がりまでの期間Ｔ１において、ＬＲチャネルクロック信号ＣＫ１の反転後に転送するオーディオデータを送信バッファに転送しておかなければならない。この期間Ｔ１は高々ビットクロック信号ＣＫ２の１周期である。ここに、オーディオデータは最上位ビット（左端）から順次転送する場合を想定している。
【００１４】
ここで、ビットクロック信号ＣＫ２について評価する。ＬＲチャネルクロック信号ＣＫ１の１周期は、コーデック１１におけるサンプリング周期に一致しているから、いま、コーデック１１のサンプリング周波数が１０ｋＨｚであって、ＬＲクロック信号ＣＫ１の１周期がビットクロック信号ＣＫ２の３２周期に対応するとすれば、ＬＲチャネルクロック信号ＣＫ１の周期は０．１ｍｓ（＝１／１０ｋＨｚ）であり、ビットクロック信号ＣＫ２の周期は３．１２５μｓ（０．１ｍｓ／３２）になる。したがって、信号処理部１０は、ＬＲチャネルクロック信号ＣＫ１の反転前の３．１２５μｓ以内において、送信バッファ（つまりは、コーデック１１）にオーディオデータを転送しておく必要がある。この程度の時間であれば、処理能力が低いマイコンを用いて信号処理部１０を構成することが可能である。
【００１５】
しかしながら、同条件でコーデック１１のサンプリング周波数のみを１０ｋＨｚから５０ｋＨｚに変更すると、ビットクロック信号ＣＫ２の周期は、０．６２５μｓ（＝１／５０ｋＨｚ／３２）になるから、このような短時間に送信バッファにオーディオデータを転送するには、処理能力の高いマイコンが必要になり、結果的に異常監視装置１が高コストになるという問題を生じる。
【００１６】
上述した例から明らかなように、コーデック１１のサンプリング周波数が高いほど信号処理部１０の処理能力も高くすることが要求される。換言すれば、信号処理部１０の処理能力が低いときには、コーデック１１のサンプリング周波数を低くしなければならない。コーデック１１のサンプリング周波数は、信号処理部１０からコーデック１１にオーディオデータを引き渡す場合と、コーデック１１から信号処理部１０にオーディオデータを引き渡す場合とで変化させないから、信号処理部１０の処理能力が低ければ、振動センサ２の出力についても低周波成分にしか対応することができず、振動センサ２から出力される高周波成分については評価することができないことになる。なお、上述の例では、ＬＲチャネルクロック信号ＣＫ１の１周期をビットクロック信号ＣＫ２の３２周期としているが、さらに分解能を高める場合には４８周期、６４周期などとする場合もあり、この場合には信号処理部１０に一層高い処理能力が要求されることになる。また、このことは、振動センサ２から取り込んでメモリ１２に格納している波形データ以外の他の波形データについても同様である。
【００１７】
本発明は上記事由に鑑みて為されたものであり、その目的は、信号処理部からコーデックにオーディオデータを転送する際に、オーディオデータを信号処理部から出力する時間を比較的長くとることができるようにして信号処理部の処理負荷を軽減した異常監視装置を提供することにある。
【課題を解決するための手段】
【００１８】
請求項１の発明は、機器の振動を検出する振動センサが接続され振動センサの出力の特徴を検出し機器の動作を監視する異常監視装置であって、振動センサの出力であるアナログ信号が入力されるとオーディオデータフォーマットのデジタルデータであるオーディオデータに変換しオーディオデータが入力されるとアナログ信号に変換するコーデックと、コーデックとの間でオーディオデータを送受しコーデックから入力されたオーディオデータを用いて機器の異常の有無を判断する信号処理部と、信号処理部に付設されオーディオデータを格納するメモリと、信号処理部からコーデックへのオーディオデータの転送経路に挿入されるバッファを有し信号処理部からコーデックへのオーディオデータをバッファに取り込んだ後にコーデックに規定されているタイミングでバッファのオーディオデータをコーデックに転送する制御回路とを備えることを特徴とする。
【００１９】
この構成によれば、信号処理部とコーデックとの間にバッファを挿入し、信号処理部からコーデックにオーディオデータを転送する際に、バッファにオーディオデータを一旦取り込んだ後にコーデックに転送するから、信号処理部とコーデックとの処理速度に差があってもバッファによって処理速度の差を吸収することができる。つまり、コーデックの処理能力に比較して信号処理部の処理能力が低い場合でも、あらかじめオーディオデータをバッファに転送しておくことにより、コーデックの処理能力を活かすことができる。
【００２０】
請求項２の発明では、請求項１の発明において、前記制御回路が、前記信号処理部と前記コーデックとの間で前記オーディオデータを転送する際に左右各チャネルごとに交互にタイミングを決めるＬＲチャネルクロック信号を信号処理部およびコーデックに与える機能と、オーディオデータの各ビットに同期するビットクロック信号を信号処理部およびコーデックに与える機能とを有し、信号処理部からコーデックにオーディオデータを転送する際に、ＬＲチャネルクロック信号が反転から次の反転までの期間において次の反転後にコーデックに転送するオーディオデータを信号処理部からバッファに取り込むことを特徴とする。
【００２１】
この構成によれば、ＬＲチャネルクロック信号に同期させて左右各チャネルのオーディオデータを交互に転送する際に、ビットクロックの周期よりも十分に長いＬＲチャネルクロック信号の周期程度の期間で信号処理部からバッファにオーディオデータを転送するので、信号処理部として処理能力の高いものを用いる必要がなく、コストの低減につながる。
【００２２】
請求項３の発明では、請求項１または請求項２の発明において、前記制御回路が、前記信号処理部からのオーディオデータを前記バッファに取り込む状態と前記コーデックからのオーディオデータを前記バッファに取り込む状態とを選択する信号選択部を備え、前記コーデックが、振動センサからのアナログ信号をオーディオデータに変換して出力する手段と、入力されたオーディオデータをアナログ信号に変換する手段とを個別に備えることを特徴とする。
【００２３】
この構成によれば、振動センサの出力をメモリに一旦格納した後に信号処理部から読み出したオーディオデータに対応するアナログ信号を出力する状態と、振動センサの出力をコーデックによってオーディオデータに変換した後にただちに逆変換したアナログ信号を出力する状態とを選択することができる。したがって、振動センサの出力について、履歴などの過去の情報を再生する場合と、現在の情報を監視する場合とに両用することができる。
【００２４】
請求項４の発明では、請求項１ないし請求項３のいずれかの発明において、前記コーデックが、複数種類のオーディオデータフォーマットを選択信号により選択する機能を有し、前記信号処理部は、選択信号を出力することを特徴とする。
【００２５】
この構成によれば、コーデックが複数種類のオーディオデータフォーマットに対応している場合に、各オーディオフォーマットを利用することができる。
【００２６】
請求項５の発明では、請求項１ないし請求項４のいずれかの発明において、前記コーデックが、サンプリング周波数を規定するクロック信号が入力されるクロック端子を備え、クロック端子にクロック信号を入力する経路には分周比が可変である分周器が設けられ、前記信号処理部は、分周器の分周比を指定する比設定信号を出力することを特徴とする。
【００２７】
この構成によれば、コーデックのサンプリング周波数が外部から与えるクロック信号によって決定できる場合に、クロック信号を変化させることによって、目的とする周波数帯域の情報を抽出することができる。
【発明の効果】
【００２８】
本発明の構成によれば、信号処理部とコーデックとの間にバッファを備えた制御回路を挿入し、信号処理部からコーデックにオーディオデータを転送する際に、バッファにオーディオデータを一旦取り込んだ後にコーデックに転送する構成を採用したことにより、オーディオデータを信号処理部から出力するにあたって比較的長い時間をかけることができ、信号処理部の処理負荷を軽減することができる。その結果、信号処理部とコーデックとの処理速度に差があってもバッファによって処理速度の差を吸収することができ、コーデックの処理能力に比較して信号処理部の処理能力が低い場合でも、あらかじめオーディオデータをバッファに転送しておくことにより、コーデックの処理能力を活かすことができるという利点がある。
【発明を実施するための最良の形態】
【００２９】
（実施形態１）
本実施形態は、図１に示すように、図９に示した従来構成と同様に信号処理部１０とコーデック１１とメモリ１２と制御回路１３と発振回路１４とを備えるものである。制御回路１３を除く各構成について図９に示した構成と同符号を付した部分は、とくに説明しないかぎり同機能を有するものである。図９に示した従来構成では、制御回路１３をクロック信号を与えるためにのみ用いていたが、本実施形態では、信号処理部１０からコーデック１１に対してオーディオデータを転送する際にオーディオデータを一時的に格納するバッファを備える。
【００３０】
ところで、従来構成について説明したように、オーディオデータを信号処理部１０からコーデック１１に転送するにあたっては、左右の各チャネルのオーディオデータをＬＲチャネルクロック信号ＣＫ１に同期させて転送する。従来構成では、左右の各チャネルのオーディオデータを、ＬＲチャネルクロック信号ＣＫ１の切換直前におけるビットクロック信号ＣＫ２の１周期以内の期間Ｔ１でシリアルインターフェイス１０ａの送信バッファに転送していたものであるから（図１０参照）、それだけ信号処理部１０には高い処理能力が要求されていた。
【００３１】
一方、本実施形態では、図２に示すように、ＬＲチャネルクロック信号ＣＫ１が反転した時点で信号処理部１０から制御回路１３に対してオーディオデータの転送を開始する。制御回路１３に対しては、ＬＲチャネルクロック信号ＣＫ１がＬチャネルであればＲチャネルのオーディオデータを転送し、ＬＲチャネルクロック信号ＣＫ１がＲチャネルであればＬチャネルのオーディオデータを転送する。ここで、制御回路１３は、信号処理部１０から転送されたオーディオデータを一時的に格納し、ＬＲチャネルクロック信号ＣＫ１が次に反転すると格納したオーディオデータをコーデック１１に引き渡す。つまり、ＬＲチャネルクロック信号ＣＫ１の１周期に相当する期間Ｔ２においてオーディオデータをバッファに読み込み、バッファに読み込んだオーディオデータをＬＲチャネルクロック信号ＣＫ１の次の１周期でコーデック１１に引き渡す。このような機能は、シフトレジスタないしＦＩＦＯ式のバッファにより実現することができる。
【００３２】
上述したように、本実施形態では、信号処理部１０とコーデック１１との間に、信号処理部１０からコーデック１１に向かって転送されるオーディオデータを一時的に格納するバッファとしての機能を制御回路１３に設けているから、従来構成のように、信号処理部１０の処理能力がコーデック１１におけるサンプリング周波数に制限を与えることがなく、コーデック１１を最大のサンプリング周波数で動作させることができる。すなわち、振動センサ２の出力の高周波成分を抽出することができるようにサンプリング周波数の比較的高いコーデック１１を用いながらも、信号処理部１０として高い処理能力を持つものを使用する必要がないのである。
【００３３】
なお、信号処理部１０に内蔵したシリアルインターフェイス１０ａは、一般に数Ｍｂｐｓ程度の高速通信が可能であって、コーデック１１から信号処理部１０にオーディオデータを転送する際には、コーデック１１から出力されたオーディオデータを順次転送すればよいから、コーデック１１としてサンプリング周波数が数百ｋＨｚ程度のものまで使用することができる。つまり、信号処理部１０の処理能力によってコーデック１１のサンプリング周波数が制限されることはない。
【００３４】
ところで、コーデック１１は集積回路の形で提供されており、従来構成としても説明したように、一般に複数種類のオーディオデータフォーマットに対応している。また、ＬＲチャネルクロック信号ＣＫ１をビットクロック信号ＣＫ２の何倍の周期にするか（３２倍、４８倍、６４倍など）も選択可能である。そこで、図３に示すように、信号処理部１０における選択端子ＩＯ２からオーディオデータフォーマット（右詰めデータフォーマット、左詰めデータフォーマット、Ｉ２Ｓデータフォーマットから選択される）と、オーディオデータのビット数（たとえば、１６ビット、１８ビット、２０ビット、２４ビットから選択される）と、ＬＲチャネルクロック信号ＣＫ１とビットクロック信号ＣＫ２との関係（たとえば、３２ビット、４８ビット、６４ビットから選択される）とを選択する選択信号を出力し、コーデック１１においてこれらの機能を選択するために設けた機能選択端子ＦＮに制御回路１３から選択信号を与えるようにしてもよい。
【００３５】
このように信号処理部１０からコーデック１１に対して制御回路１３を通して選択信号Ｃｈを与えることにより、用途に応じたオーディオデータフォーマットを選択することができ、また必要精度に応じたビット数を選択することができる。
【００３６】
コーデック１１のサンプリング周波数は通常は一定であるが、クロック端子ＳＹＳＣＬＫに与えられるサンプリングクロック信号に応じてサンプリング周波数が可変になっているコーデック１１も提供されている。この種のコーデック１１を用いる場合には、図４に示すように、発振回路１４から制御回路１３にクロック信号を与える経路において分周比が可変である分周器１５を設けておき、分周器１５の分周比を信号処理部１０の比設定端子ＩＯ３から出力される比設定信号によって設定する構成を採用することもできる。
【００３７】
この構成では分周器１５の分周比を選択することにより、コーデック１１のサンプリング周波数を変更することが可能になる。つまり、振動センサ２の出力について高周波成分に着目する必要があるときにのみサンプリング周波数を高くし、低周波成分のみに着目すれば足りる場合にはサンプリング周波数を低く設定するという動作が可能になる。この構成では低周波成分のみに着目する場合には、サンプリング周波数を低く設定することでメモリ１２に格納するデータ数の増加を抑制することが可能になる。
【００３８】
図４に示す構成では、分周器１５によって発振回路１４の出力を分周しているが、図５に示すように、信号処理部１０の動作に必要なクロック信号を信号処理部１０のクロック端子ＣＬＫから取り出し、このクロック信号を分周器１５に与えることによって発振回路１４を省略することが可能である。この構成では、図４に示した構成に比較して部品点数が削減され、部品の実装スペースを低減することができる。
【００３９】
図６に示す構成例は、図５に示した回路構成の制御回路１３において、オーディオデータを信号処理部１０からコーデック１１に転送する経路と、コーデック１１から出力されたオーディオデータを折り返してコーデック１１に入力させる経路とを設けたものでって、両経路の切換を信号処理部１０の切換端子ＩＯ４から出力される切換信号により選択するものである。したがって、コーデック１１から信号処理部１０にオーディオデータを転送する経路は分岐して制御回路１３に接続されている。制御回路１３では当該経路から分岐して入力されたオーディオデータを、信号処理部１０からコーデック１１にオーディオデータを転送する場合と同様に一時的に格納し、このオーディオデータをコーデック１１に入力する。
【００４０】
上述した構成によれば、切換信号によって信号処理部１０からコーデック１１にオーディオデータを転送する状態を選択すれば、図５に示した回路構成と同様に動作する。一方、コーデック１１から出力されたオーディオデータをコーデック１１に再入力する状態を切換信号で選択すれば、振動センサ２の出力信号に対応するオーディオデータを信号処理部１０に付設したメモリ１２に一旦格納することなく、振動センサ２の出力をオーディオデータに一旦変換した後、コーデック１１の動作遅れ時間程度の時間内に振動センサ２の出力に対応したアナログ出力を得ることが可能になる。
【００４１】
上述した各構成例のように、信号処理部１０に付設したメモリ１２に一旦格納した後に、あらためてメモリ１２からオーディオデータを読み出して機器３の動作状態の履歴や異常時に発生した振動などをアナログ信号によって確認するほか、振動センサ２の出力に対応するアナログ信号をほぼ実時間で取り出すことも可能になる。
【００４２】
図６に示す構成に用いる制御回路１３は、上述した他の構成例の制御回路１３のすべての機能を含むものであるので、図７に制御回路１３の内部構成をブロック図として簡単に示す。制御回路１３には、発振回路１４あるいは分周器１５からのクロック信号が入力されるタイミング制御部１３ａが設けられ、タイミング制御部１３ａでは、クロック信号に基づいて、ＬＲチャネルクロック信号ＣＫ１、ビットクロック信号ＣＫ２、クロック端子ＳＹＳＣＬＫに与えるクロック信号、内部のバッファ１３ｂ，１３ｃの読み書きのタイミングを制御するタイミング信号を生成する。バッファ１３ｂはコーデック１１に転送するオーディオデータを一時的に保持する機能を有し、信号選択部１３ｄによりバッファ１３ｂに入力するオーディオデータの送信元として、信号処理部１０とコーデック１１とを選択することができるようにしてある。さらに、バッファ１３ｃは信号処理部１０の選択端子ＩＯ２から選択信号を受け取り、コーデック１１の機能選択端子ＦＮに引き渡す機能を有している。
【００４３】
このような構成の制御回路１３を設けることにより、上述した機能を実現することができる。なお、制御回路１３と分周器１５とは集積回路化しておけば、従来から用いられている信号処理部１０とコーデック１１とメモリ１２とに加えて、制御回路１３と分周器１５とを統合した集積回路を付加するだけで、上述した動作が可能になる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態を示すブロック図である。
【図２】同上の動作説明図である。
【図３】同上の他の構成例を示すブロック図である。
【図４】同上のさらに他の構成例を示すブロック図である。
【図５】同上の別の構成例を示すブロック図である。
【図６】同上のさらに別の構成例を示すブロック図である。
【図７】同上に用いる制御回路の構成例を示すブロック図である。
【図８】異常監視装置の使用例を示すブロック図である。
【図９】従来構成を示すブロック図である。
【図１０】同上の動作説明図である。
【符号の説明】
【００４５】
１  異常監視装置
２  振動センサ
３  機器
１０  信号処理部
１１  コーデック
１２  メモリ
１３  制御回路
１３ａ  タイミング制御部
１３ｂ，１３ｃ  バッファ
１３ｄ  信号選択部
１４  発振回路
１５  分周器
【図１】
2007147405.tif 000003
【図２】
2007147405.tif 000004
【図３】
2007147405.tif 000005
【図４】
2007147405.tif 000006
【図５】
2007147405.tif 000007
【図６】
2007147405.tif 000008
【図７】
2007147405.tif 000009
【図８】
2007147405.tif 000010
【図９】
2007147405.tif 000011
【図１０】
2007147405.tif 000012