(57)【要約】【課題】チップスタック構造のマルチチップパッケージにおいて、両半導体チップを搭載する際に、両半導体チップ間に異物を噛み込んだ場合でも、下側の半導体チップへのダメージを極力防止する。【解決手段】チップ搭載部１０の上に、ダイマウント材３０を介して２個の半導体チップ２０、４０が積層搭載され、両半導体チップ２０、４０には、ボンディングワイヤ６０が接続されており、下段チップ２０におけるダイマウント材３０と接する面には、ダイマウント材３０を介して上段チップ４０を搭載するときの温度における弾性率がダイマウント材３０よりも大きな保護膜２１が設けられている半導体装置１００において、ダイマウント材３０の厚さが２０μｍ以上である。【選択図】図１
2007214305.tif 000002
【特許請求の範囲】
【請求項１】
チップ搭載部（１０）の上に第１の半導体チップ（２０）が搭載され、前記第１の半導体チップ（２０）の上にダイマウント材（３０）を介して第２の半導体チップ（４０）が搭載されており、
前記第１の半導体チップ（２０）における前記ダイマウント材（３０）と接する面には、前記ダイマウント材（３０）を介して前記第２の半導体チップ（４０）を搭載するときの温度における弾性率が前記ダイマウント材（３０）よりも大きな保護膜（２１）が設けられている半導体装置において、
前記ダイマウント材（３０）の厚さが２０μｍ以上であることを特徴とする半導体装置。
【請求項２】
前記ダイマウント材（３０）の厚さが４０μｍ以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダイマウント材（３０）は、複数の層（３１、３２）が積層されてなるものであることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記保護膜（２１）は、前記ダイマウント材（３０）を介して前記第２の半導体チップ（４０）を搭載するときの温度における弾性率の相対比が、前記ダイマウント材（３０）の１０倍以上であることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの半導体チップをダイマウント材を介して重ね合わせてなる半導体装置、いわゆるチップスタック構造のマルチチップパッケージに関する。
【背景技術】
【０００２】
従来より、チップスタック構造のマルチチップパッケージとしては、チップ搭載部の上に第１の半導体チップを搭載し、その上にダイマウント材を介して第２の半導体チップを搭載してなるものが提案されている（たとえば、特許文献１参照）。
【０００３】
また、このようなマルチチップパッケージにおいては、下側の第１の半導体チップにおけるダイマウント材と接する面には、当該面を保護するなどの目的でポリイミド系の樹脂よりなる保護膜が設けられている。
【０００４】
そして、この保護膜は、ダイマウント材を介して第２の半導体チップを第１の半導体チップ上に搭載するときの温度における弾性率がダイマウント材よりも大きなものである。つまり、ダイマウント材は、チップを積層するダイマウント工程時の温度において保護膜よりも軟らかいものである。
【０００５】
この種のマルチチップパッケージは、チップ搭載部上に下側の第１の半導体チップを搭載した後、その上に、ダイマウント材を介して第２の半導体チップを搭載し、その後は、必要に応じて、各半導体チップにワイヤボンディングなどを行うことにより形成することができる。
【特許文献１】特開平６−３７２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、このようなチップスタック構造のマルチチップパッケージにおいては、下段の第１の半導体チップの上にダイマウント材を介して第２の半導体チップを搭載する工程、すなわちダイマウント工程において、次のような問題が生じる。
【０００７】
ダイマウント材は、組み付けにおける生産性の効率と、それ自身の厚さの安定性の確保とに対する優位性から、一般に、フィルムタイプの材料が使用される。具体的に、このようなフィルムとしては、たとえば、熱可塑性樹脂よりなるフィルム、より具体的には、ポリイミド系樹脂にエポキシ系樹脂を少量添加してなるフィルムなどが採用される。
【０００８】
そして、ダイマウント工程では、ダイマウント材を、第２の半導体チップとなるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで、ダイマウント材付の第２の半導体チップを形成し、その第２の半導体チップを、上記の１００〜２００℃と同程度の温度で加熱しながら、第１の半導体チップの上にマウントする。
【０００９】
そのため、このダイマウント工程においては、各半導体チップから生じるＳｉくず等の工程内の異物や、ダイマウント材に含まれるセラミックのフィラーあるいはガラス繊維、金属などの異物が、両半導体チップの間に介在した場合、下段の第１の半導体チップにダメージを与えて特性不良に至るという問題がある。
【００１０】
このような異物に対する対策としては、異物除去の工程を加えたり、外観検査を強化したりすることが考えられるが、これらによる加工費や設備費のコストアップが問題となる。また、異物は、工程管理にてゼロに抑えることが難しいため、不良をゼロにすることは困難である。
【００１１】
本発明は、上記問題に鑑みてなされたものであり、チップスタック構造のマルチチップパッケージにおいて、両半導体チップを搭載する際に、両半導体チップ間に異物を噛み込んだ場合でも、下側の半導体チップへのダメージを極力防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明者は、この種のチップスタック構造のマルチチップパッケージにおいては、下側の第１の半導体チップのダイマウント材と接する面には上述した保護膜が設けられているが、チップのダイマウント時の温度では、この保護膜よりもダイマウント材の方が軟らかいことに着目した。
【００１３】
そして、チップのダイマウント時では、保護膜とその上に位置するダイマウント材との間に、異物が噛み込まれることから、両半導体チップ間に噛み込まれた異物を、この軟らかいダイマウント材の変形により吸収すればよいのではないかと考え、ＦＥＭ（有限要素法）解析を行った。
【００１４】
その結果、図２に示されるように、第１の半導体チップ２０側の保護膜２１と第２の半導体チップ４０側のダイマウント材３０との間に噛み込まれた異物Ｋは、ダイマウント工程において、このダイマウント材３０の変形により、吸収されることがわかった。
【００１５】
そこで、ダイマウント材３０の厚さを異物Ｋのサイズ以上にすれば、この図２に示されるような異物吸収のメカニズムにより、異物による下側の半導体チップへのダメージを防止できると考え、この種のパッケージの製造工程において、ダイマウント工程のときに存在する異物のサイズを調査した。
【００１６】
図３は、本発明者が調査した、この種のパッケージのダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。ここで、異物は、ダイシングしたチップの切断面や治具等から生じるＳｉくずや金属くずであり、異物径（単位：μｍ）は異物における最大寸法部の長さである。また、発生頻度はＮ数（単位：個）である。
【００１７】
この図３から、発生頻度を考慮した場合、ダイマウント材の厚さを２０μｍ以上とすれば、ダイマウント工程にて存在する異物が、保護膜とダイマウント材との間に噛み込まれたとしても、実用レベルで不良が発生しない程度に吸収できることがわかった。
【００１８】
本発明は、上記した本発明者の行った検討結果に基づいて創出されたものであり、ダイマウント材（３０）の厚さを、２０μｍ以上としたことを特徴とする。
【００１９】
それによれば、両半導体チップ（２０、４０）を搭載するダイマウント工程の際に、当該工程に存在する異物を両半導体チップ（２０、４０）間に噛み込んだ場合でも、下側の半導体チップ（２０）へのダメージを極力防止することができる。
【００２０】
ここで、上記図３に基づけば、異物径の６σをとったときの上限は４０μｍであり、ダイマウント材（３０）の厚さを４０μｍ以上とすれば、より効果的である。
【００２１】
また、ダイマウント材（３０）を、複数の層（３１、３２）が積層されてなるものにすれば、通常のダイマウント材（３０）を用いて、厚さ２０μｍ以上とすることを容易に実現することができる。
【００２２】
また、保護膜（２１）は、ダイマウント材（３０）を介して第２の半導体チップ（４０）を搭載するときの温度における弾性率の相対比が、ダイマウント材（３０）の１０倍以上であることが好ましい。
【００２３】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２５】
図１（ａ）は、本発明の実施形態に係るチップスタック構造のマルチチップパッケージとしての半導体装置１００の概略断面図、（ｂ）は（ａ）中の両半導体チップ２０、４０のダイマウント材３０による接続部の拡大図である。
【００２６】
本実施形態の半導体装置１００は、大きくは、チップ搭載部１０の上に第１の半導体チップ４０が搭載され、第１の半導体チップ２０の上にダイマウント材３０を介して第２の半導体チップ４０が搭載されており、第１および第２の半導体チップ２０、４０とリード部材５０とがボンディングワイヤ６０により接続されており、第１の半導体チップ１０におけるダイマウント材３０と接する面には、保護膜２１が設けられており、これらがモールド樹脂７０にて封止されたものである。
【００２７】
第１の半導体チップとしての下段チップ２０および第２の半導体チップとしての上段チップ２０は、平面四角形の板状のものであり、本例では矩形板状をなす。これら各チップ２０、４０は、たとえば、シリコン半導体などの半導体基板にトランジスタなどの素子を半導体プロセス技術を用いて形成したＩＣチップとして構成されている。
【００２８】
より具体的には、下段チップ２０は比較的面積が大きく且つ発熱量が小さいものであり、上段チップ４０は比較的面積が小さく発熱量が大きいものである。たとえば、互いに相似形状をなす両半導体チップ２０、４０において、比較的サイズの大きな下段チップ２０の一辺の長さは、比較的サイズの小さな上段チップ４０の一辺の長さの１．５倍程度である。
【００２９】
また、上段チップ４０としては、短辺の長さを２ｍｍ以下とする平面四角形のような比較的ワイヤボンディングのしにくい小さなサイズであってもよい。
【００３０】
両チップ２０、４０がこのようなチップサイズおよび発熱量の大小関係にある場合においては、たとえば、下段チップ２０は、発熱量が小さいマイコン、メモリー素子などの素子が形成されたものであり、上段チップ４０は、発熱量が大きいパワーＭＯＳ素子や電源ＩＣ、アナログドライバーＩＣなどが形成されたものが採用できる。
【００３１】
これら両チップ２０、４０を搭載するチップ搭載部１０は、リードフレームのアイランドであり、また、両チップ２０、４０とボンディングワイヤ６０を介して接続されているリード部材５０は、リードフレームのリード部からなるものである。
【００３２】
このようなリードフレームとしては、Ｃｕや４２アロイ合金などの金属からなる素材板をエッチングやプレス加工などにより、アイランドとしてのチップ搭載部１０およびリード部材５０を有するパターンに形成し、モールド樹脂７０による封止後に、カットやフォーミングされる一般的なものを採用できる。
【００３３】
また、各チップ２０、４０とリード部材５０とを電気的に接続するボンディングワイヤ６０は、ＡｕやＡｌなどからなり、半導体分野において通常採用されるワイヤボンディング方法により形成されるものである。
【００３４】
また、図１（ａ）に示されるように、ボンディングワイヤ６０は、各チップ２０、４０に対して、当該チップ２０、４０の上面すなわちチップ搭載部１０とは反対側の面にて当該面の周辺部に接続されている。
【００３５】
そして、チップ搭載部１０の上に、下段チップ２０は搭載され、接着剤１１を介して固定されている。また、この下段チップ２０の上にダイマウント材３０を介して上段チップ４０が搭載され固定されている。
【００３６】
ここで、下段チップ２０における上面すなわちダイマウント材３０と接する面には、下段チップ２０の上面の保護やダイマウント材３０との密着性の確保などの目的で、保護膜２１が設けられている。
【００３７】
この保護膜２１は、従来の保護膜と同様の熱硬化性樹脂などから構成されたものである。本例では、保護膜２１は、上段チップ４０を下段チップ２０上にマウントするダイマウント時の温度（例えば１００〜２００℃）における弾性率が１０００ＭＰａ以上であるようなポリイミドよりなり、厚さｔ１は５μｍ程度のものである。
【００３８】
また、ダイマウント材３０は、一般的なものを採用できるが、上述したように、ダイマウント工程にて２度の加熱が必要なため、熱可塑性樹脂を主成分とする複合材料のフィルムからなっており、ウェハに貼り付けた後のウェハの反りを抑制するために、低温で貼り付けが可能なようにガラス転移温度が６０〜２００℃と低い。
【００３９】
そのため、このダイマウント材３０は、上段チップ４０を下段チップ２０上にマウントする時の温度（たとえば、１００℃〜２００℃程度）では弾性率が０．１〜２ＭＰａ程度と低いという特性を有する。
【００４０】
そして、本実施形態では、このダイマウント材３０の厚さ（ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上としている。本例では、ダイマウント材３０を、２層３１、３２の積層構成としている。ここで、これら２層３１、３２は同一材料でも異なる材料からなるものでもよい。
【００４１】
そして、この２層３１、３２は、それぞれの厚さｔ２、ｔ３が２５μｍという標準的なダイマウント材３０としてのフィルムを用いており、ダイマウント材３０全体の厚さ（ｔ２＋ｔ３）としては、５０μｍとしている。
【００４２】
ここで、このように２層３１、３２により厚さを稼ぐ方法ではなく、単層のダイマウント材３０により、２０μｍ好ましくは４０μｍ以上の厚さを実現することもできる。しかし、ダイマウント材３０を複数層とすることにより、標準的に使われている厚さのフィルムを用いて、厚さを確保できるため、経済的である。
【００４３】
なお、所望のダイマウント材３０の厚さに応じて、フィルムの組み合わせは任意であり、例えば標準的に使われている１５μｍと２５μｍ厚さのものを組み合わせることも可能である。また、この２層３１、３２のダイマウント材３０は、各層３１、３２を順次ウェハに貼り付けることで形成可能である。
【００４４】
また、図１に示されるように、本半導体装置１００においては、チップ搭載部１０、積層された両チップ２０、４０、リード部材５０、さらにはボンディングワイヤ６０が、モールド樹脂７０により封止されている。
【００４５】
このモールド樹脂７０は、エポキシ系樹脂などの半導体装置分野において通常用いられるモールド材料であって、たとえば金型を用いたトランスファーモールド法などにより成形されるものである。
【００４６】
なお、リード部材５０のうち、モールド樹脂７０内の部位であるインナーリードにおいてボンディングワイヤ６０との接続がなされており、それとは反対側の端部がアウターリードとしてモールド樹脂７０から突出している。
【００４７】
そして、本半導体装置１００は、このアウターリードにて外部基材へはんだ付けなどにより実装可能となっている。このように、本半導体装置１００は、マルチチップ構造を有するＱＦＰ（クワッドフラットパッケージ）として構成されている。
【００４８】
かかる半導体装置１００は、次のようにして製造することができる。まず、チップ搭載部１０、リード部材５０がパターニングされたリードフレームを用意する。
【００４９】
次に、チップ搭載部１０の上に接着剤１１を介して下段チップ２０を搭載し、リード部材５０と下段チップ２０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。
【００５０】
続いて、下段チップ２０の上に、ダイマウント材３０付きの上段チップ４０を重ね合わせて、１００〜２００℃程度に加熱し、貼り付ける。このダイマウント材３０付きの上段チップ４０は、上述したように、ダイマウント材３０を、上段チップ４０となるウェハに対してたとえば１００〜２００℃程度に加熱して貼り付け、その後にダイシングを行うことで形成できる。
【００５１】
こうして両チップ２０、４０のダイマウント材３０を介した貼り付けが終了した後、上段チップ４０とリード部材５０との間でワイヤボンディングを行い、これら両者をボンディングワイヤ６０で結線する。
【００５２】
なお、両チップ２０、４０へのワイヤボンディングは、上記したように別々に行わなくてもよく、両チップ２０、４０をダイマウント工程にて積層した後に、まとめて行ってもよい。
【００５３】
その後、これらリードフレーム、各チップ２０、４０およびボンディングワイヤ６０が一体化されたものを、金型に設置し、トランスファーモールド法により、モールド樹脂７０による封止を行う。こうして、上記図１に示される本実施形態の半導体装置１００ができあがる。
【００５４】
ところで、本実施形態では、ダイマウント材３０の厚さ（ｔ２＋ｔ３）を、２０μｍ以上、好ましくは、４０μｍ以上と厚くしている。
【００５５】
それにより、本実施形態では、上記図２（ａ）に示されるように、上記製造方法のダイマウント工程において、当該工程中に存在する異物Ｋが、保護膜２１とダイマウント材３０との間に噛み込まれたとしても、図２（ｂ）に示されるように、ダイマウント材３０の変形により、吸収される。
【００５６】
たとえば、ダイマウント工程の加熱温度は１００〜２００℃程度であるが、この程度の温度において、Ｓｉや金属などからなる異物Ｋの弾性率は１０5ＭＰａ以上と大きいのに対して、保護膜２１の弾性率は１０3ＭＰａ程度、ダイマウント材３０の弾性率は０．１ＭＰａ程度と小さい。
【００５７】
そのため、ダイマウント工程において、異物Ｋは、比較的軟らかいダイマウント材３０を変形させる。また、上記図３に示したように、本発明者の調査によれば、この種のパッケージのダイマウント工程にて一般的に発生する異物Ｋの径は、発生頻度を鑑みて、最大で２０μｍ程度である。
【００５８】
そして、本実施形態では、ダイマウント材３０の厚さを２０μｍ以上としているため、異物Ｋは変形したダイマウント材３０に吸収され、異物Ｋが下段チップ２０に接触するのを回避でき、下段チップ２０の変形を防止することができる。
【００５９】
つまり、本実施形態によれば、異物Ｋを両チップ２０、４０間に噛み込んだ場合でも、実用レベルで不良が発生しない程度に吸収できるため、下段チップ２０へのダメージを極力防止することができる。
【００６０】
また、上記図３に示される結果を参照して既述したように、ダイマウント材３０の厚さを４０μｍ以上と、さらに厚くすれば、より確実に異物Ｋの吸収を行うことができる。
【００６１】
ここで、ダイマウント材３０は、このダイマウント材３０を介して上段チップ４０を搭載するときの温度（例えば１００〜２００℃）における弾性率が、保護膜２１よりも小さいが、具体的には１／１０以下であることが好ましい。
【００６２】
つまり、ダイマウント材３０を介して上段チップ４０を搭載するときの温度における弾性率の相対比は、ダイマウント材：保護膜＝１：１０以上であることが好ましい。上述した図２に示される異物吸収のメカニズムは、ＦＥＭ解析によるものであるが、この解析によれば、上記弾性率の相対比が１：１０以上であれば、実質的にダイマウント材３０の変形のみによって異物Ｋを吸収することができることを確認している。
【００６３】
なお、本実施形態では、ダイマウント材３０のダイマウント時の温度における弾性率が、上記のように低いため、厚くした場合には上段チップ４０のワイヤボンド性が低下するおそれがある。
【００６４】
そこで、例えば、上段チップ４０が、平面四角形をなすものであって短辺が２ｍｍ以下の小さなサイズのものである場合には、上段チップ４０上のパッドからのボンディングはみだしを考慮して、当該パッドサイズを大きくする等の設計上の配慮をすることが好ましい。
【００６５】
（他の実施形態）
なお、上記ダイマウント材３０は、２層３１、３２であったが、厚さが２０μｍ以上であるならば、上述したように単層であってもよく、さらには、３層以上のものであってもよい。
【００６６】
また、下段チップ２０と上段チップ４０とのチップサイズや発熱量の大小関係は、上記実施形態に限定されるものではなく、たとえば、上記実施形態の関係と逆の関係であってもよい。
【図面の簡単な説明】
【００６７】
【図１】（ａ）は本発明の実施形態に係る半導体装置の概略断面図であり、（ｂ）は（ａ）中の両半導体チップのダイマウント材による接続部の拡大図である。
【図２】異物吸収のメカニズムを示す図である。
【図３】ダイマウント工程にて発生する異物の径とその発生頻度との関係を示す図である。
【符号の説明】
【００６８】
１０…チップ搭載部、２０…第１の半導体チップとしての下段チップ、
２１…保護膜、３０…ダイマウント材、３１、３２…ダイマウント材の複数の層、
４０…第２の半導体チップとしての上段チップ。
【図１】
2007214305.tif 000003
【図２】
2007214305.tif 000004
【図３】
2007214305.tif 000005