(57)【要約】【課題】従来の半導体装置の設計方法では、製造工程で付着するゴミによって信号配線とダミー配線とが短絡し、配線の寄生容量が著しく増大する問題があった。【解決手段】本発明にかかる半導体装置の設計方法は、半導体装置の配線層にフローティング状態で配置されるダミー配線１２１〜１２４をコンピュータを用いて配置する設計方法であって、レイアウトデータを読み込んで、所定領域内における信号配線１０のパターン密度が密度下限値以下となる領域に信号配線１０と平行する長手方向の辺を有するダミー配線１２１〜１２４を配置する第１のステップと、信号配線１０との距離がダミー分割距離以下となる領域に配置されるダミー配線１２３、１２４を分割する第２のステップとを有するものである。【選択図】図２
2007311500.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の配線層にフローティング状態で配置されるダミー配線をコンピュータを用いて配置する設計方法であって、
レイアウトデータを読み込んで、所定領域内における信号配線のパターン密度が密度下限値以下となる領域に前記信号配線と平行する長手方向の辺を有する前記ダミー配線を配置する第１のステップと、
前記信号配線との距離がダミー分割距離以下となる領域に配置される前記ダミー配線を分割する第２のステップとを有する半導体装置の設計方法。
【請求項２】
前記第２のステップは、前記ダミー配線の辺のうち前記信号配線と平行する辺の長さが分割前の長さよりも短くなるように前記ダミー配線を分割することを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項３】
前記第２のステップは、前記ダミー配線を前記ダミー分割距離に基づき分割することを特徴とする請求項１又は２に記載の半導体装置の設計方法。
【請求項４】
前記ダミー分割距離は、製造工程におけるゴミの大きさに基づき設定されることを特徴とする請求項１又は３に記載の半導体装置の設計方法。
【請求項５】
前記第１のステップは、前記信号配線からの距離が遠くなる領域から前記ダミー配線を配置することを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項６】
前記第１のステップは、前記信号配線からの距離が近くなるにしたがって配置する前記ダミー配線の線幅を狭くすることを特徴とする請求項１又は５に記載の半導体装置の設計方法。
【請求項７】
前記密度下限値は、製造プロセスに基づき設定されることを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項８】
前記第２のステップは、前記ダミー分割距離（Ｚ）と、前記信号配線と前記ダミー配線との距離（Ｌ）と、前記信号配線と前記ダミー配線との平行部分の長さ（ａ）とにおいて、ａ×（Ｚ−Ｌ）が所定の値以下となるように前記ダミー配線を分割することを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項９】
半導体装置の配線層にフローティング状態のダミー配線を配置するプログラムであって、
コンピュータに、
レイアウトデータを読み込んで、所定領域内における信号配線のパターン密度が密度下限値以下となる領域に前記信号配線と平行する長手方向の辺を有する前記ダミー配線を配置する第１のステップと、
前記信号配線との距離がダミー分割距離以下となる領域に配置される前記ダミー配線を分割する第２のステップとを実行させるプログラム。
【請求項１０】
前記第２のステップは、前記ダミー配線の辺のうち前記信号配線と平行する辺の長さが分割前の長さよりも短くなるように前記ダミー配線を分割することを特徴とする請求項９に記載のプログラム。
【請求項１１】
前記第２のステップは、前記ダミー配線を前記ダミー分割距離に基づき分割することを特徴とする請求項９又は１０に記載のプログラム。
【請求項１２】
前記ダミー分割距離は、製造工程におけるゴミの大きさに基づき設定されることを特徴とする請求項９又は１１に記載のプログラム。
【請求項１３】
前記第１のステップは、前記信号配線からの距離が遠くなる領域から前記ダミー配線を配置することを特徴とする請求項９に記載のプログラム。
【請求項１４】
前記第１のステップは、前記信号配線からの距離が近くなるにしたがって配置する前記ダミー配線の線幅を狭くすることを特徴とする請求項９又は１３に記載のプログラム。
【請求項１５】
前記密度下限値は、製造プロセスに基づき設定されることを特徴とする請求項９に記載のプログラム。
【請求項１６】
前記第２のステップは、前記ダミー分割距離（Ｚ）と、前記信号配線と前記ダミー配線との距離（Ｌ）と、前記信号配線と前記ダミー配線との平行部分の長さ（ａ）とにおいて、ａ×（Ｚ−Ｌ）が所定の値以下となるように前記ダミー配線を分割することを特徴とする請求項９に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の設計方法に関し、特に信号配線の近傍にダミー配線が配置される半導体装置の設計方法に関する。
【背景技術】
【０００２】
近年、半導体装置は、配線の多層化が進んでいる。配線層が多層になると、下層に形成される配線の段差によって、上層に形成される配線が断線する問題がある。このような問題を解決するために、配線層毎にチップ全体のパターン密度を均一化することが行われる。この技術が特許文献１（従来例１）に開示されている。
【０００３】
従来例１の半導体装置１００のレイアウトの概略図を図７に示す。図７に示すように、半導体装置１００は、信号配線１０１とダミー配線１０２を有している。従来例１では、所定の領域内のパターン密度が規定値に満たない場合、ダミー配線１０２を信号配線１０１が配置されていない領域に配置する。ダミー配線２０２は、予め準備された所定の線幅を有する配線が配置される。ダミー配線によって信号配線間の隙間を埋めることで、マスク内のデータ率を所定値以上とする。これによって、配線層の表面を平坦化することが可能である。このとき、広い領域を占めるダミー配線を配置することで、マスクデータのデータ量を削減することが可能である。
【０００４】
一方、近年の半導体装置は、製造プロセスの微細化が進み、配線間の距離が短くなっている。配線は、一般的に金属配線が用いられる。配線間の距離が短くなると、配線間に容量結合が発生し、寄生容量が増加することが知られている。また、金属配線は面積が大きくなると寄生容量が増加する。従って、隣接する金属配線間の距離が近く、その金属配線の総面積が大きいほど寄生容量は増大する。つまり、信号配線の近傍に面積の大きなダミー配線を配置すると、配線の寄生容量が増加し、信号の伝搬遅延が増大する問題がある。そこで、特許文献２（従来例２）に配線間の容量結合と寄生容量とを考慮したダミー配線の配置方法が開示されている。
【０００５】
従来例２の半導体装置２００を図８に示す。図８に示すように、半導体装置２００は、信号配線２０１、ダミー配線２０２、２０３を有している。ダミー配線２０２、２０３は、所定の領域を有するブロックとなっている。ダミー配線２０２は、小さなダミー配線領域を有し、ダミー配線２０３は、大きなダミー配線領域を有している。従来例２では、信号配線２０１に隣接する領域には、小さなダミー配線領域を有するダミー配線２０２を配置する。また、信号配線２０１に隣接しない領域には、大きなダミー配線領域を有するダミー配線２０３を配置する。これによって、信号配線２０１に隣接するダミー配線は、小さなものとなり、信号配線２０１とダミー配線とが平行する距離が短くなる。これによって、信号配線とダミー配線との間で発生する容量結合を抑制し、信号配線の寄生容量の増加を低減することが可能である。
【０００６】
しかしながら、従来例２では、配置するブロック数が増加するとパターン数が増加する問題がある。近年の微細化された製造プロセスでは、マスク内のパターンの１つ１つに対し光近接効果補正（ＯＰＣ：Optical Proximity Correction）を施すことが一般的である。そのため、パターンが増加するとＯＰＣの処理に膨大な時間が必要になる問題がある。また、パターンの種類が増加することにより、マスク作成のコストが増大する問題がある。
【特許文献１】特開２００３−１４０３１９号公報
【特許文献２】特開２０００−２７７６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、製造工程において、半導体装置の上にランダムにゴミ（defect）が付着することが知られている。近年の微細化された製造プロセスでは、配線間距離が短いためにゴミなどの影響により信号配線とダミー配線とが短絡してしまう問題がある。信号配線とダミー配線とが短絡した場合、信号配線の面積が見かけ上増加するために信号配線の寄生容量が増大する。これによって、信号の伝搬遅延が増大し、半導体装置が誤動作する問題がある。ゴミによる配線の短絡では、配線の寄生容量が増大するのみであって、論理動作上は問題ないため、出荷検査工程でこの不良を発見することができないおそれがある。従来例１、２では、このゴミの影響を考慮していない。そのため、ゴミによる短絡が発生した場合、信号配線の寄生容量が増大し、信号の遅延が発生すると、半導体装置に誤動作が発生する問題がある。
【課題を解決するための手段】
【０００８】
本発明にかかる半導体装置の設計方法は、半導体装置の配線層にフローティング状態で配置されるダミー配線をコンピュータを用いて配置する設計方法であって、レイアウトデータを読み込んで、所定領域内における信号配線のパターン密度が密度下限値以下となる領域に前記信号配線と平行する長手方向の辺を有する前記ダミー配線を配置する第１のステップと、前記信号配線との距離がダミー分割距離以下となる領域に配置される前記ダミー配線を分割する第２のステップとを有するものである。
【０００９】
本発明にかかる半導体装置の設計方法によれば、信号配線との距離がダミー分割距離Ｚよりも近い領域に配置されるダミー配線は、信号配線との距離がダミー分割距離Ｚよりも遠い領域に配置されるダミー配線よりも、信号配線と平行する辺の長さが短い。これによって、信号配線を含む領域にゴミが付着し、信号配線とダミー配線とが短絡した場合であっても、短絡したダミー配線の面積が小さいために、配線の寄生容量の増大を低減することが可能である。従って、本発明にかかる半導体装置の設計方法によれば、製造工程においてゴミが付着した場合であっても、信号配線に伝搬する信号の遅延時間の増加を抑制し、半導体装置の信頼性を向上させることが可能である。
【００１０】
また、本発明にかかるプログラムは、半導体装置の配線層にフローティング状態のダミー配線を配置するプログラムであって、コンピュータに、レイアウトデータを読み込んで、所定領域内における信号配線のパターン密度が密度下限値以下となる領域に前記信号配線と平行する長手方向の辺を有する前記ダミー配線を配置する第１のステップと、前記信号配線との距離がダミー分割距離以下となる領域に配置される前記ダミー配線を分割する第２のステップとを実行させるものである。本発明のプログラムによれば、上記方法をコンピュータを用いて実現することが可能である。
【発明の効果】
【００１１】
本発明にかかる半導体装置及びその設計方法によれば、信号配線とダミー配線との間の短絡が生じた場合であっても、信号配線の寄生容量の増大を抑制し、半導体装置の信頼性を向上させることが可能である。
【発明を実施するための最良の形態】
【００１２】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。実施の形態１にかかる半導体装置の金属配線層のうち１つの金属配線層１に関するレイアウトの模式図を図１に示す。図１に示すように、金属配線層１は、信号配線１０とビア１１を有している。信号配線１０は、半導体装置内で処理される信号が伝搬する経路となる金属配線である。ビア１１は、信号配線１０と他の層に配置される素子あるいは配線との接続端子である。
【００１３】
ここで、図１に示す金属配線層１は、信号配線のパターン密度が領域によって偏っている。そのため、本実施の形態にかかる半導体装置では、いずれの配線とも接続されないフローティング状態で配置されるダミー配線を、信号配線のパターン密度の低い領域に配置する。金属配線層１にダミー配線を配置したレイアウトの概略図を図２に示す。
【００１４】
図２に示すように、本実施の形態では、線幅の異なるダミー配線１２１〜１２４が配置される。ダミー配線の線幅は、ダミー配線と信号配線１０との距離によって異なる。本実施の形態では、ダミー配線と信号配線１０との距離が近づくほどダミー配線の線幅は細くなる。図２では、ダミー配線１２１が最も太く、ダミー配線１２４が最も細くなっている。
【００１５】
また、図２に示すように、信号配線１０との距離が所定の距離よりも近くなるダミー配線は、信号配線１０と平行する辺の長さが信号配線１０と離れているダミー配線よりも短くなるように分割される。図２では、ダミー配線１２３、１２４が分割されたダミー配線となっている。
【００１６】
ここで、図２の領域Ａの拡大図を図３に示し、ダミー配線について詳細に説明する。図３に示すように、本実施の形態では、ダミー配線１２１と信号配線１０との距離はＬ１、ダミー配線１２２と信号配線１０との距離はＬ２、ダミー配線１２３と信号配線１０との距離はＬ３、ダミー配線１２４と信号配線１０との距離はＬ４である。それぞれの距離の関係は、Ｌ１＞Ｌ２＞Ｌ３＞Ｌ４となっている。また、ダミー配線１２３、１２４は、信号配線１０との距離がダミー分割距離Ｚよりも近くなっているため、分割されたダミー配線となっている。ダミー分割距離Ｚは、製造工程において付着する可能性のあるゴミの最大値に基づき設定される値である。ダミー分割距離Ｚは、例えば２μｍ程度の距離である。
【００１７】
また、ダミー配線１２３、１２４において、信号配線１０と平行する辺の長さａは、適宜設定することが可能である。本実施の形態では、長さａは、予め設定された長さであり、ダミー配線１２３、１２４は全て同じ長さａを有している。なお、長さａは、例えば、１本のダミー配線を分割した後の分割辺の数に応じた長さとしても良い。
【００１８】
ダミー配線は、信号配線のレイアウト完了後に配置される。また、ダミー配線の配置は、コンピュータ等の計算機でプログラムを実行することで行われる。ダミー配線を配置する手順について説明する。図４にダミー配線を配置するフローチャートを示す。ダミー配線を配置するプログラムは、図４に示すフローチャートに沿った処理をコンピュータで実行することとで、ダミー配線配置後のレイアウトデータを生成する。また、本実施の形態のフローチャートは、所定領域内における信号配線のパターン密度が密度下限値以下となる領域に信号配線と平行する長手方向の辺を有する前記ダミー配線を配置する第１のステップ（例えば、ステップＳ８）と、信号配線との距離がダミー分割距離以下となる領域に配置される前記ダミー配線を分割する第２のステップ（例えば、ステップＳ１１）とを有している。
【００１９】
図４に示すように、本実施の形態のダミー配線の配置においては、まず信号配線がレイアウトされたデータ（信号配線レイアウトデータＦ１）を読み込む。続いて、信号配線レイアウトデータＦ１に基づき、所定領域内に配置された金属配線の総面積を求め、信号配線レイアウトデータのパターン密度Ｓをチェックする（ステップＳ１）。ステップＳ１で求めたパターン密度Ｓと予め設定された密度上限値Ｘとを比較する（ステップＳ２）。ステップＳ２で、パターン密度Ｓが密度上限値Ｘ上回っていた場合（Ｎｏの枝）、配線変更を行う（ステップＳ３）。ステップＳ３の配線変更では、例えば配線経路の変更、あるいは追加したダミー配線の見直し等を行う。
【００２０】
ステップＳ２でパターン密度Ｓが密度上限値Ｘを下回っていた場合（Ｙｅｓの枝）、パターン密度Ｓが密度下限値Ｘ'を下回っているかを判断する（ステップＳ４）。ここで、密度上限値Ｘ及び密度下限値Ｘ'は、製造プロセスに依存して設定される値であり、例えば製造プロセスにおいて、製造条件を変更することなく作成したパターンを再現することが可能なパターン密度である。
【００２１】
ステップＳ４において、パターン密度Ｓが密度下限値Ｘ'以上であった場合（Ｎｏの枝）、ステップＳ１でパターン密度Ｓをチェックしたレイアウトデータをダミー配線配置後信号配線レイアウトデータＦ２として出力する。一方、ステップＳ４において、パターン密度Ｓが密度下限値Ｘ'を下回っていた場合（Ｙｅｓの枝）、各配線間の距離Ｄをチェックする（ステップＳ５）。ステップＳ５の結果に基づき、配線間距離Ｄが配線配置距離Ｙ［ｎ］よりも大きな値となっている領域を検索する（ステップＳ６）。
【００２２】
配線配置距離Ｙ［ｎ］は、配置するダミー配線と信号配線との距離を規定するものである。本実施の形態では、複数の配線配置距離を予め設定しており、ステップＳ６の処理を繰り返す毎に配線配置距離を小さくする。例えば、４段階の配線配置距離Ｙ［１］〜Ｙ［４］が設定されている場合、Ｙ［１］を最も大きな値とし、Ｙ［４］を最も小さな値とする。なお、ダミー配線配置処理において配線配置距離Ｙ［ｎ］のｎの初期値は"１"である。
【００２３】
ステップＳ６で配線間距離Ｄが配線配置距離Ｙ［ｎ］よりも大きな領域が検索されない場合（Ｎｏの枝）、ｎを１つ増やしステップＳ１からステップＳ６までの処理を繰り返す。一方、ステップＳ６で、配線間距離Ｄが配線配置距離Ｙ［ｎ］よりも大きな領域が検索された場合（Ｙｅｓの枝）、その領域にダミー配線を配置する(ステップＳ８)。ステップＳ８で配置されるダミー配線は、配線配置距離Ｙ［ｎ］に基づき線幅が規定されている。例えば、配線配置距離Ｙ［１］に対応して最も太い線幅を有するダミー配線１２１が配置される。
【００２４】
続いて、配置されたダミー配線と信号配線との距離Ｌのチェックを行う（ステップＳ９）。ステップＳ９の結果に基づき、ダミー配線と信号配線との距離Ｌとダミー分割距離Ｚとを比較する（ステップＳ１０）。ステップＳ１０において、距離Ｌがダミー分割距離Ｚよりも大きい場合（Ｎｏの枝）、ステップＳ７を介してステップＳ１のパターン密度チェックを行う。一方、ステップＳ１０において、距離Ｌがダミー分割距離Ｚよりも小さい場合（Ｙｅｓの枝）、該当するダミー配線を分割する（ステップＳ１１）。
【００２５】
ステップＳ１１におけるダミー配線の分割は、分割後のダミー配線の信号線と平行する辺の長さａが予め設定された長さとなるように行われる。この長さａは、ダミー配線１２３、１２４で同じである。ステップＳ１１が完了後は、ステップＳ７を介してステップＳ１のパターン密度チェックを行う。
【００２６】
上記説明より、本実施の形態にかかる半導体装置の設計方法によれば、信号配線との距離がダミー分割距離Ｚよりも小さいダミー配線は、分割されている。また、ダミー分割距離Ｚは、２μｍ程度で設定されている。近年の工程においては、想定されるゴミの大きさの最大値は、２μｍ程度である。従って、ゴミによって信号配線とダミー配線とが短絡した場合、短絡されるダミー配線は、分割されたダミー配線１２３、１２４であって、分割されていないダミー配線１２１、１２２と信号配線が短絡することはない。これにより、ゴミによる短絡が発生した場合であっても、短絡によって増加する配線の寄生容量は、小さな面積のダミー配線１２３、１２４の寄生容量のみである。つまり、製造工程においてゴミが信号配線とダミー配線との間に付着した場合であっても、配線の寄生容量の増加分は無視できる程度に低減することが可能であり、半導体装置の信号遅延の増大も抑制することが可能である。
【００２７】
また、本実施の形態の半導体装置及びその設計方法によれば、信号配線から遠いダミー配線は、分割されておらず大きな面積を占めることができるものが配置される。これによって、マスクパターンのデータ量の増加を抑制することが可能である。データ量が少なければ、光近接効果補正（ＯＰＣ：Optical Proximity Correction）の処理時間を短縮することが可能である。これによって、マスク作成にかかる時間を短縮することが可能である。また、パターンの種類が減少することによって、マスク製造にかかるコストを低減することが可能である。
【００２８】
さらに、本実施の形態の半導体装置では、信号配線に近いダミー配線ほど線幅が細くなるように配置される。これによって、配線間の容量結合による寄生容量の増大を低減することが可能である。また、信号配線に近い位置に配置されるダミー配線は、分割されている。このため、信号配線のダミー配線側の辺とダミー配線の信号配線側の辺とが平行する距離は、ダミー配線を分割する前よりもが短くなっている。従って、ダミー配線の分割によっても、配線間の容量結合による寄生容量の増大を防止することができる。
【００２９】
実施の形態２
実施の形態２にかかる半導体装置２は、実施の形態１にかかる半導体装置１と実質的に同じである。実施の形態１にかかる半導体装置１において分割されるダミー配線の信号配線と平行する辺の長さａは、全て同じであった。これに対し、実施の形態２にかかる半導体装置２において分割されるダミー配線の信号配線と平行する辺の長さａは、信号配線との距離によって異なる。図５に実施の形態２にかかる半導体装置のレイアウトの概略図を示す。
【００３０】
図２に示すように、実施の形態２において分割されるダミー配線１２３'の信号配線と平行する辺の長さは、ダミー配線１２３'よりも信号配線に近いダミー配線１２４の信号配線と平行する辺の長さよりも長い。実施の形態２において、分割されるダミー配線の信号配線と平行する辺の長さａは、例えばＸ＞ａ×（Ｚ−Ｌ）を満たすように求められる。Ｘは、例えば予め設定される所定の値（例えば、規定値）であって、分割後のデータ量やゴミによる短絡の影響等を考慮して決定される。ａは、分割されるダミー配線において信号配線と平行する辺の長さである。Ｚは、上記のダミー分割距離である。Ｌは、信号配線とダミー配線の距離である。
【００３１】
実施の形態２におけるダミー配線を配置する手順のフローチャートを図６に示す。図６に示すように、実施の形態２にかかるフローチャートは、実施の形態１にかかるフローチャート（図４）と実質的に同じである。実施の形態１と実施の形態２とでは、ステップＳ１１が異なる。実施の形態１では、分割は予め設定された信号配線と平行する辺の長さａに基づき行われた。これに対し。実施の形態２にかかるステップＳ１１'では、Ｘ＞ａ×（Ｚ−Ｌ）の関係式に基づき分割後のダミー配線の信号配線と平行する辺の長さａが決定される。
【００３２】
実施の形態２にかかる半導体装置によれば、信号配線から遠くに配置されるダミー配線ほど信号配線と平行する辺の長さａが長い。これによって、実施の形態２にかかる半導体装置２は、実施の形態１にかかる半導体装置１よりもデータ量を削減することが可能である。
【００３３】
また、実施の形態２にかかる半導体装置２は、信号線から遠くに配置されるダミー配線の信号配線と平行する辺の長さａは長くなる。しかしながら、製造工程において大きなゴミが付着する可能性は、小さなゴミが付着する可能性よりも低い。そのため、ゴミが付着することによる配線容量の増大の実質的な影響の違いは、実施の形態１と実施の形態２とでは大きな差はない。
【００３４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、配置するダミー配線の形状は、上記実施の形態に限られたものではなく、適宜変更することが可能である。また、上記実施の形態においては、ダミー分割距離Ｚを２μｍとしたが、パターン数の抑制、あるいはデータ量の抑制を考慮すると、より好適には２μｍ以下であると良い。なお、この値は適宜設定できるものである。
【図面の簡単な説明】
【００３５】
【図１】実施の形態１にかかる半導体装置のレイアウトの概略図である。
【図２】実施の形態１にかかる半導体装置においてダミー配線を配置した場合のレイアウトの概略図である。
【図３】図２に示すレイアウトの領域Ａの拡大図である。
【図４】実施の形態１にかかるダミー配線を配置する手順のフローチャートである。
【図５】実施の形態２にかかる半導体装置においてダミー配線を配置した場合のレイアウトの概略図である。
【図６】実施の形態２にかかるダミー配線を配置する手順のフローチャートである。
【図７】従来例１の半導体装置のレイアウトの概略図である。
【図８】従来例２の半導体装置のレイアウトの概略図である。
【符号の説明】
【００３６】
１、２    半導体装置
１０    信号配線
１１    ビア
１２１〜１２４、１２３'    ダミー配線
【図１】
2007311500.tif 000003
【図２】
2007311500.tif 000004
【図３】
2007311500.tif 000005
【図４】
2007311500.tif 000006
【図５】
2007311500.tif 000007
【図６】
2007311500.tif 000008
【図７】
2007311500.tif 000009
【図８】
2007311500.tif 000010