(57)【要約】【課題】三電極（Ｘ，Ｙ，Ａ）及びラダー型の隔壁を持つＰＤＰを備え、プライミング（Ｐ）放電を用いるＰＤＰ装置の技術において、Ｐ放電による表示セル（Ｃ）への入射光を低減して背景発光を抑制できる技術を提供する。【解決手段】本ＰＤＰ装置は、排気パスを兼ねた溝部を形成するラダー型の隔壁３４を持つＰＤＰを備える。走査電極（Ｙ）間の溝部４１の複数のＰ放電領域（ｒｐ）で、アドレス放電の動作を助けるＰ放電が行われる。溝部４１で、Ｃ中心線（ａ）上ではなく、縦リブ３４ａの中心線（ｂ）上の位置に、Ｐ放電ギャップ（ｇｐ）を形成する、Ｙバス電極２２ｂの張り出し部２９（Ｐ電極）の対が設けられた構造である。【選択図】図６
2007242353.tif 000002
【特許請求の範囲】
【請求項１】
第１基板に、第１方向に略平行に伸びる表示電極群と、前記表示電極群を覆う第１絶縁層とを有し、前記第１基板に対向する第２基板に、前記第１方向と垂直な第２方向に略平行に伸びるアドレス電極群と、前記アドレス電極群を覆う第２絶縁層と、前記第１方向に伸びる第１隔壁と前記第２方向に伸びる第２隔壁とからなるラダー状の隔壁と、前記隔壁で区切られる領域に付着された蛍光体とを有し、前記表示電極群は、表示放電に用いる第１の電極と、表示放電及び走査に用いる第２の電極とを有し、前記第１及び第２の電極が前記第２方向に反転繰り返し配列され、隣り合う第１と第２の電極の対により表示ラインが構成され、前記表示ラインと前記アドレス電極とが交差し前記隔壁で区切られる領域に対応して前記表示放電用の第１のギャップを含んだ表示セルが構成される構造のプラズマディスプレイパネルと、
前記プラズマディスプレイパネルの各電極群に駆動波形を印加する駆動回路と、前記駆動回路を制御する制御回路とを備えるプラズマディスプレイ装置であって、
前記プラズマディスプレイパネルにおいて、隣り合う前記第２の電極の対に対応して、前記第１及び第２絶縁層並びに前記第１隔壁で囲まれ非表示部及び排気パスとなる溝状の空間が形成されており、
前記溝状の空間は、隣接する表示ラインの各表示セルでのアドレス放電を助けるプライミング放電を発生させるために用いられ、前記プライミング放電用の第２のギャップを有し、
前記駆動回路側からの前記プラズマディスプレイパネルの各電極群への駆動波形の印加により、前記表示ラインの各表示セルに対するアドレス放電の動作を行うと共に、当該表示ラインに隣接する前記溝状の空間の前記第２のギャップで前記プライミング放電を発生させるものであり、
前記第２のギャップが、前記第２隔壁の中心線付近の位置に形成されていることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１記載のプラズマディスプレイ装置において、
前記第２の電極は、前記第１隔壁の上方に重なって配置され、前記駆動回路側と接続される金属製で直線状のバス電極と、前記バス電極と接続され前記表示セル内に突出して前記第１のギャップを形成する透明電極とを有して構成され、
前記第２の電極のバス電極は、前記直線状の部分からの前記溝状の空間への張り出し部を有し、
前記隣り合う第２の電極の対に対応した前記溝状の空間において、前記第２のギャップが、前記第２方向で対向する前記張り出し部の対により形成されていることを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第１方向に前記第２のギャップが複数形成され、
前記複数の第２のギャップは、当該溝状の空間の中心線上に形成されていることを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第１方向に前記第２のギャップが複数形成され、
前記複数の第２のギャップは、１つずつ交互に、前記第２方向に前記溝状の空間の中心線よりも上側寄りと下側寄りとで位置がずれて形成されていることを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項１記載のプラズマディスプレイ装置において、
前記溝状の空間において、隣接する表示ラインの各表示セルと対応して前記第１方向に前記第２のギャップが複数形成され、
前記複数の第２のギャップは、当該溝状の空間の中心線上に、前記各表示セルの第１のギャップに対して同じ距離で２つの当該第２のギャップが位置するように形成されていることを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項１記載のプラズマディスプレイ装置において、
前記第１基板側には、前記溝状の空間の前面側に形成された遮光膜を有し、
前記第１隔壁の一部には、前記溝状の空間と前記表示セルとが通じるように、前記第１絶縁層との間に隙間を有することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）に動画像を表示する表示装置（プラズマディスプレイ装置：ＰＤＰ装置）の技術に関する。特に、三電極（Ｘ，Ｙ，Ａ）及びラダー（梯子）型の隔壁（リブ）を持つＰＤＰの構造、及びプライミング放電を用いる駆動方式などに関する。
【背景技術】
【０００２】
従来のＰＤＰ装置として、ラダー型の格子状リブを持ち、リブ間により排気パスを兼ねた溝部を持つ構造のＰＤＰにおいて、溝部でプライミング放電を発生させる技術がある。プライミング放電は、アドレス動作（アドレス放電）を助ける放電であり、これにより表示セルへプライミング粒子（電荷）を供給するものである。
【０００３】
上記のような技術として、例えば、特許文献１（特開２００２−１５０９４９号公報）に記載されている技術がある。図１１にも、上記技術に対応する構成例を示している。この構成例では、走査電極（Ｙ）間におけるプライミング放電用の空間となる溝部（９４１）において、プライミング放電用の領域（プライミング放電領域：Ｒｐ）及びプライミング放電用の放電ギャップ（プライミング放電ギャップ：Ｇｐ）が、各表示セルの横幅の中心線（ａ）上に位置するように構成されている。
【０００４】
非表示部である走査電極（Ｙ）間の溝部（９４１）は、複数のプライミング放電領域（Ｒｐ）を含む、画面の横方向（第１方向）に伸びる溝状ないし管状の空間／領域である。溝部（９４１）は、画面の縦方向（第２方向）が横リブ側面で囲まれ、画面垂直方向（第３方向）が基板の絶縁層（保護層や誘電体層）で囲まれた領域である。溝部（９４１）は、隣接上下の表示ラインの複数の各表示セルと通じる排気パスの役割も兼ねている。
【０００５】
また、横リブと前面基板の絶縁層との間には、表示セル中心線（ａ）付近で、凹みによる隙間が設けられている。この隙間は、基板間の放電空間における排気パスの一部を構成する。プライミング放電領域（Ｒｐ）のプライミング放電ギャップ（Ｇｐ）でのプライミング放電による発光の一部は、特に隙間を経由して表示セル内に入射される。
【特許文献１】特開２００２−１５０９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記背景技術のＰＤＰ装置では、以下のような問題が存在する。図１１にも示すように、プライミング放電領域（Ｒｐ）及びプライミング放電ギャップ（Ｇｐ）が、溝部（９４１）と表示セルの表示放電領域（Ｒｄ）とを分割している横リブに隣接している。特に、横リブにおける表示セル中心線（ａ）上、前記隙間が設けられている部分に隣接している。そのため、溝部（９４１）のプライミング放電領域（Ｒｐ）及びプライミング放電ギャップ（Ｇｐ）でのプライミング放電の発生によって隙間を通じて表示セル内に入射する光（特に紫外光）の強度／量が大きい。これによって、表示セルの背景発光が高くなり、コントラスト低下につながる、という問題がある。表示セルへの入射光のうち、特に、放電空間を直接に伝播することから、紫外線が問題となる。
【０００７】
また更には、溝部（９４１）における横方向で隣接する複数のプライミング放電領域（Ｒｐ）及びプライミング放電ギャップ（Ｇｐ）において、ある表示セルに最も隣接する１つのプライミング放電領域（Ｒｐ）及びプライミング放電ギャップ（Ｇｐ）でのプライミング放電が仮に失敗した場合に、その１つ隣のプライミング放電領域（Ｒｐ）及びプライミング放電ギャップ（Ｇｐ）が当該表示セルから比較的遠いため、プライミング効果が大きく低下する、という問題がある。
【０００８】
本発明は以上のような問題に鑑みてなされたものであり、その目的は、三電極（Ｘ，Ｙ，Ａ）及びラダー型の隔壁を持つＰＤＰを備え、プライミング放電を用いるＰＤＰ装置の技術において、プライミング放電による表示セルへの入射光を低減して背景発光を抑制できる技術を提供することにある。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、｛表示電極（Ｘ，Ｙ）、アドレス電極（Ａ）｝の各電極と基板間の空間を区切るラダー型の隔壁とを持つＰＤＰ及び各電極に対応する駆動回路などを備え、非表示ライン領域となる表示電極間の空間／領域でのプライミング放電による駆動方式を用いるＰＤＰ装置の技術であって、以下に示す技術的手段ないし構造を備えることを特徴とする。
【００１０】
本発明のＰＤＰ装置では、図１１のような前提構成と比較して、隔壁間の溝部におけるプライミング放電ギャップ（ｇｐ）を含むプライミング放電領域（ｒｐ）を、表示セルの横幅の中心線（ａ）付近の位置ではなく、横方向にずらして、縦リブの中心線（ｂ）付近の位置に配置した構造である。前記溝部は、非表示ライン領域、各表示セルと通じる排気パス、及びプライミング放電用に用いられる溝状の空間／領域である。
【００１１】
具体的には、隣り合う走査電極（Ｙ）間の溝部における各縦リブの中心線（ｂ）上に、プライミング放電ギャップ（ｇｐ）を形成する部位（プライミング電極）の対を設ける。例えば、横リブ上方に重なる、金属で直線状のＹバス電極からの溝部側への張り出し部の対によりプライミング電極が構成される。
【００１２】
このような構造により、前提構成と比較して、プライミング放電領域（ｒｐ）と表示セルの表示放電領域（ｒｄ）との距離が遠くなる。従って、プライミング放電領域（ｒｐ）でのプライミング放電の発生により表示セル内に入射する光（特に紫外光）の強度／量が弱まり、それによる表示セルの背景発光があまり高くならず、背景輝度の増加を抑制できる。
【００１３】
また、走査電極（Ｙ）間の溝部において隣接表示ラインの各表示セルに対応して複数のプライミング放電領域（ｒｐ）及びプライミング放電ギャップ（ｇｐ）を同様に構成することにより、表示セルの特に表示放電領域（ｒｄ）の位置から見て、同じ距離に２つのプライミング放電領域（ｒｐ）が存在する構成となる。そのため、ある表示セルに対して一方の１つのプライミング放電領域（ｒｐ）でのプライミング放電が仮に失敗した場合でも、他方の１つのプライミング放電領域（ｒｐ）でのプライミング放電を利用することができるため、プライミング効果が大きく低下することは無い。
【００１４】
本ＰＤＰ装置は、詳しくは例えば以下の構成である。まず、ＰＤＰは、第１基板に、第１（横）方向に略平行に伸びる表示電極（Ｘ，Ｙ）群と、表示電極群を覆う第１絶縁層（誘電体層や保護層）とを有し、第１基板に対向する第２基板に、第１方向と垂直な第２（縦）方向に略平行に伸びるアドレス電極（Ａ）群（表示セル中心線（ａ）上に配置）と、アドレス電極（Ａ）群を覆う第２絶縁層と、基板間の空間を区切る、第１方向に伸びる第１隔壁（表示ライン間を分割する横リブ）と第２方向に伸びる第２隔壁（表示セル間を分割する縦リブ）とからなるラダー状の隔壁と、隔壁で区切られる領域に付着された蛍光体とを有する。表示電極群は、表示放電（維持）に用いる第１の電極（Ｘ）と、表示放電（維持）及び走査に用いる第２の電極（Ｙ）とを有し、（Ｘ，Ｙ）が第２方向に反転繰り返し配列され、隣り合うＸとＹの対により表示ラインが構成され、表示ラインとアドレス電極（Ａ）とが交差し第１及び第２隔壁で区切られる領域に対応して表示放電用の第１のギャップ（表示放電ギャップ：ｇｐ）及び対応する第１の領域（表示放電領域：ｒｄ）を含んだ表示セルが構成される。
【００１５】
本ＰＤＰ装置は、上記ＰＤＰと、ＰＤＰの各電極（Ｘ，Ｙ，Ａ）群に駆動波形を印加する駆動回路（Ｘ，Ｙ，Ａドライバ）と、駆動回路を制御する制御回路とを備える。隣り合う第２の電極（Ｙ）の対に対応して、隣接表示ラインに沿って第１方向に伸び基板間の第１及び第２絶縁層並びに隔壁間の第１隔壁で囲まれ非表示部及び隣接表示ラインの各表示セルと通じる排気パスとなる溝状の空間／領域（溝部）が形成される。溝部は、隣接表示ラインの各表示セルでのアドレス放電を助けるプライミング放電を発生させるために用いられ、隣接両側表示ラインの表示セルと対応した、プライミング放電用の第２のギャップ（プライミング放電ギャップ：ｇｐ）及び対応する第２の領域（プライミング放電領域：ｒｐ）を有する。ＰＤＰ全体において、第２の電極（Ｙ）間の溝部側のみに第２のギャップ及び領域が構成される。駆動回路側からのＰＤＰの各電極（Ｘ，Ｙ，Ａ）群への駆動波形の印加により、表示ラインの各表示セル（第１のギャップ及び領域含む）に対するアドレス放電の動作（アドレス電極（Ａ）にアドレスパルスを、第２の電極（Ｙ）に走査パルスを印加することにより対象の表示セルのＡ−Ｙ−Ｘ間でアドレス放電を発生させる動作）を行うと共に、当該表示ラインに隣接する溝部の第２のギャップ及び領域でプライミング放電を発生させるものである。そして、溝部において、第２のギャップ及び領域が、第２隔壁の中心線（ｂ）付近の位置に形成されていることを特徴とする。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、三電極（Ｘ，Ｙ，Ａ）及びラダー型の隔壁を持つＰＤＰを備え、プライミング放電を用いるＰＤＰ装置の技術において、プライミング放電による表示セルへの入射光を低減して背景発光を抑制できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。図１は、ＰＤＰ装置１００全体の構成を示す。図２は、ＰＤＰ１における電極やプライミング放電位置などの配置構成を示す。図３はＰＤＰ１の分解構成を示す。図４は、駆動制御のフレーム構成を示す。図５は、駆動制御の駆動波形を示す。図６〜図９は、実施の形態１のＰＤＰ１の構造を示す。図１０は、実施の形態２のＰＤＰ構造を示す。図１１は、本発明の前提技術となる従来技術例におけるＰＤＰ構造を示す。以下、プライミング：Ｐ、表示ライン：Ｌ、表示セル：Ｃ、走査電極：Ｙ、維持電極：Ｘと略称する。
【００１８】
＜前提技術＞
図１１において、本発明との比較のために、本発明の前提技術におけるＰＤＰのＰ放電キャップに係わる構造を説明する。図１１の構成は、図３等の構成と対比される。前面のＬ１〜Ｌ３（Ｘ１〜Ｙ３）対応の一部分を示している。
【００１９】
前提技術のＰＤＰ構造において、表示電極（Ｘ，Ｙ）が反転繰り返し配列されており、隣接するＸ−ＹによるＬが構成されている。各Ｌに対応したラダー型の隔壁９３４によりＣが区画されている。Ｙは、Ｙバス電極９２２ｂとＹ透明電極９２２ａにより成り、Ｘは、Ｘバス電極９２３ｂとＸ透明電極９２３ａにより成る。各Ｃの表示放電領域（Ｒｄ）において、透明電極（９２２ａ，９２３ａ）の対により、表示放電ギャップ（Ｇｄ）が構成されている。
【００２０】
隔壁９３４間には、非表示部（非Ｌ領域）となる、隣接Ｙ間の溝部９４１及び隣接Ｘ間の溝部９４２が構成されている。隔壁９３４の横方向部分（横リブ）は、Ｙ間の溝部９４１の空間と、Ｃの表示放電領域（Ｇｄ）とを分割している。横リブ上に重なってＹバス電極９２２ｂが設けられている。
【００２１】
Ｙ間の溝部９４１は、Ｐ放電用の空間として用いられ、複数のＰ放電領域（Ｒｐ）を有する。Ｐ放電領域（Ｒｐ）では、各Ｙバス電極９２２ｂからの張り出し部９２９の対により、Ｐ放電ギャップ（Ｇｐ）が構成されている。Ｐ放電領域（Ｒｐ）で発生するＰ放電による発光の一部は、溝部９４１とＣとの隙間（排気パス）を通じて、Ｃ内にも入射する。
【００２２】
なお、ａは、Ｃの横幅の中心線（縦方向）であり、ｂは、隔壁９３４の縦方向部分（縦リブ）の中心線であり、ｄは、溝部９４１の中心線である。ｄ０は、ａ−ｂ間の距離である。ａは、各透明電極（９２２ａ，９２３ａ）並びにアドレス電極（Ａ）の位置とも対応する。
【００２３】
Ｐ放電領域（Ｒｐ）及びＰ放電ギャップ（Ｇｐ）は、横リブにおける、列方向の各Ｃの表示放電領域（Ｒｄ）及び表示放電ギャップ（Ｇｄ）と対応する位置に隣接している。即ち、Ｃの中心線（ａ）上に、Ｐ放電ギャップ（Ｇｐ）を形成する張り出し部９２９が設けられている。
【００２４】
そのため、Ｐ放電の発生によって横リブの隙間を通じてＣ内に入射する光（特に紫外光）が強く、Ｃの背景発光が高くなる、という問題がある。
【００２５】
また、あるＣの表示放電領域（Ｒｄ）に対して、隣接しているＰ放電領域（Ｒｐ）でのＰ放電が仮に失敗した場合に、その横方向で１つ隣のＰ放電領域（Ｒｐ）が比較的遠いために、Ｐ効果が大きく低下する、という問題がある。
【００２６】
（実施の形態１）
図１〜図９等を参照して、本発明の実施の形態１について説明する。実施の形態１では、図６に示すように、Ｙ間の溝部９４１において、Ｐ放電領域（ｒｐ）のＰ放電ギャップ（ｇｐ）を、Ｃ中心線（ａ）上ではなく、Ｃ間の縦リブ３４ａ中心線（ｂ）上に設けたものである。
【００２７】
＜ＰＤＰ装置＞
まず、図１において、基本的なＰＤＰ装置１００の構成を説明する。ＰＤＰ装置１００は、ＰＤＰ１、駆動ユニット８０等を有して構成されている。ＰＤＰ１は、マトリクス形式のカラー表示デバイスであるＡＣ型のＰＤＰである。駆動ユニット８０は、画面（スクリーン）を構成する多数のＣを選択的に点灯させるための回路部ないしそのモジュールである。ＰＤＰ装置１００は、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。ＰＤＰ１とシャーシ部及び回路部（駆動ユニット８０）などが接続固定されてＰＤＰモジュールが構成される。ＰＤＰモジュールが外部筐体に収容されてＰＤＰ装置（製品セット）が構成される。
【００２８】
ＰＤＰ１は、画面水平方向（横方向）に表示電極（Ｘ，Ｙ）群が平行に配置された、面放電形式のパネルである。ＰＤＰ１は、画面垂直方向（縦方向）にアドレス電極（Ａ）群が平行に配置されている。ＰＤＰ１は、各Ｃに対し一対の表示電極（Ｘ，Ｙ）とアドレス電極（Ａ）とが対応する、三電極（Ｘ，Ｙ，Ａ）構造によるＣマトリクスを有している。表示電極（Ｘ，Ｙ）は、画面垂直方向（縦方向）に、（Ｘ，Ｙ），（Ｙ，Ｘ）といったように反転繰り返し配置され、各Ｌが構成されている。表示電極（Ｘ，Ｙ）のうち、一方のＸは維持のみに用いる電極（維持電極）、他方のＹは維持と走査に用いる電極（走査電極）である。走査電極（Ｙ）は、アドレッシング（アドレス動作）に際してＣマトリクスのＬ（行）単位にＣを選択するための電極として用いられる。アドレス電極（Ａ）は、Ｃマトリクスの列単位にＣを選択するためのデータ電極として用いられる。選択されたＣの表示電極間（Ｘ−Ｙ）では、表示のための維持動作が行われる。
【００２９】
駆動ユニット８０は、コントローラ（制御回路）８１、フレーム（Ｆ）メモリ８２、データ処理回路８３、サブフレーム（ＳＦ）メモリ８４、電源回路８５、各ドライバ（駆動回路）である、Ｘドライバ８７、Ｙドライバ８８、及びＡドライバ８９を有している。各回路はＩＣ基板で実装され、例えば、ＰＤＰモジュールにおけるシャーシ部の背面側に配置される。
【００３０】
駆動ユニット８０には、外部装置から表示データ、即ち、画素の色を特定する（Ｒ，Ｇ，Ｂ）の各色の輝度レベル（階調レベル）を示す１色当たり複数ビットのフレームデータ：Ｄｆが、各種の同期信号や制御信号などと共に入力される。Ｄｆは、Ｆメモリ８２に一旦格納された後、データ処理回路８３へ送られる。データ処理回路８３は、Ｆで点灯させるＳＦの組合せを設定するデータ変換手段であり、Ｄｆに応じたビット数のＳＦデータ：Ｄｓｆを出力する。Ｄｓｆは、ＳＦメモリ８４に格納される。Ｄｓｆの各ビットの値は、階調表示のためのＳＦにおけるＣの発光の要否（ＯＮ／ＯＦＦ）を示す情報である。
【００３１】
コントローラ８１は、データ処理回路８３や各ドライバ（８７，８８，８９）の制御を含む装置全体の制御を担う。コントローラ８１は、表示データや制御信号の入力に基づき、各制御信号を生成して各ドライバに出力する。
【００３２】
各ドライバは、コントローラ８１からの制御信号等に従って、ＰＤＰ１の対応する電極の駆動のための電圧波形を生成して出力する。各ドライバは、ＰＤＰ１の対応する電極群と、例えばフレキシブル基板配線などを通じて電気的に接続されている。Ｘドライバ８７は、ＰＤＰ１の表示電極のうち維持電極（Ｘ）に駆動電圧（ＶＸ）を印加し、Ｙドライバ８８は、表示電極のうち走査電極（Ｙ）に駆動電圧(ＶＹ)を印加する。Ａドライバ８９は、Ｄｓｆに応じてＰＤＰ１のアドレス電極（Ａ）に駆動電圧（ＶＡ）を印加する。
【００３３】
また、図２において、ＰＤＰ１の複数（例：２ｎ）の表示電極（Ｘ，Ｙ）において、縦方向で、最初と最後に維持電極（Ｘ）が配置され、（Ｘ，Ｙ）が、（Ｘ１，Ｙ１），（Ｙ２，Ｘ２），（Ｘ３，Ｙ３），（Ｙ４，Ｘ４）といったように、反転繰り返しで配置されている。ｉ番目のＹをＹｉ、ｉ番目のＸをＸｉ、ｉ番目のＬをＬｉとする。ＸｉとＹｉとの対によりＬｉが構成される。ｎ本のＹとｎ本のＸにより、ｎのＬが構成される。表示セル：Ｃｎ,ｍは、（Ｘｎ，Ｙｎ）によるＬｎと、ｍ番目のＡであるＡｍとが交差する領域に対応する。ｎ行ｍ列のＣマトリクスで１つの画面が構成される。複数の走査電極（Ｙ）は、走査パルスの印加のために、Ｙｉが個別に駆動制御可能となっている。
【００３４】
＜ＰＤＰ＞
図３において、基本的なＰＤＰ１の構造を説明する。ＰＤＰ１は、ガラスを主として成る前面基板２１と背面基板３１の組み合わせにより構成される。前面基板２１と背面基板３１とを張り合わせ、その間の隔壁３４等により区切られる放電空間にＮｅ，Ｘｅ等の放電ガスを封入することにより、ＰＤＰ１が形成される。
【００３５】
前面基板２１側には、表示電極である走査電極（Ｙ）２２及び維持電極（Ｘ）２３、誘電体層２４、保護層２５などを有する。背面基板３１側には、アドレス電極（Ａ）３２、誘電体層３３、隔壁３４、蛍光体３５などを有する。
【００３６】
前面基板２１には、横方向に伸びる表示電極（２２，２３）が複数本形成されており、その上には、これら電極を被覆する誘電体層２４と、ＭｇＯ等からなる保護層２５とが設けられている。表示電極（２２，２３）は、透明電極（２２ａ，２３ａ）とバス電極（２２ｂ，２３ｂ）の組で構成される。走査電極（Ｙ）２２は、Ｙ透明電極２２ａとＹバス電極２２ｂで構成される。維持電極（Ｘ）２３は、Ｘ透明電極２３ａとＸバス電極２３ｂで構成される。バス電極（２２ｂ，２３ｂ）は、金属製で直線状であり、ドライバ側と電気的に接続されている。透明電極（２２ａ，２３ａ）は、透明で、バス電極（２２ｂ，２３ｂ）と電気的に接続されており、バス電極（２２ｂ，２３ｂ）に重なる部分と、重ならずにＣ内側へ突出する部分とから構成されている。
【００３７】
背面基板３１には、表示電極(２２，２３）と交差するように、縦方向に伸びる複数本のアドレス電極（Ａ）３２が、略平行に設置されている。その上には、前面基板２１側と同様に誘電体層３３が形成され、更にその上には、放電空間を仕切るラダー型・格子状の隔壁３４が形成されている。
【００３８】
ラダー型の隔壁３４は、アドレス電極３２の両側の縦リブ３４ａと、バス電極（２２ｂ，２３ｂ）の下側に位置するように形成される横リブ３４ｂとから構成される。複数の隔壁３４が、縦方向に間隔を置いて配置されている。基板（２１，３１）間で隔壁３４により区切られる空間／領域において、Ｃに対応した放電空間（領域）４０、Ｙ間の溝部４１、Ｘ間の溝部４２を有する。
【００３９】
隔壁３４で区切られ、Ｘ（２３）とＹ（２２）の対によるＬと、アドレス電極（Ａ）３２とが交差する領域が、Ｃに対応付けられる。Ｃ内の領域（４０）には、誘電体層３３上と隔壁３４の各側面とを覆うように、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色の蛍光体３５が区別して形成されている。Ｒ，Ｇ，Ｂに対応したＣのセットで画素が構成される。
【００４０】
＜フレーム＞
図４において、基本的な駆動制御のフレーム（Ｆ：フィールドともいう）構成を説明する。ＰＤＰ１の駆動方法において、時間的な表示単位として、Ｆ及びＳＦが制御される。ＰＤＰ１の画面に対応する１つのＦは、複数（ｘ）のサブフレーム（ＳＦ：サブフィールドともいう）である「ＳＦ１」〜「ＳＦｘ」により構成される。Ｆは、例えば６０フィールド／秒、１Ｆあたり１６．７ｍｓで表示される。ＳＦは、サステイン期間（ＴＳ）に関する重み付けが異なり、Ｆにおいて点灯させるＳＦを組み合わせることで階調が表現される。
【００４１】
ＳＦごとに、リセット（初期化）期間（ＴＲ）、アドレス期間（ＴＡ）、及びサステイン期間（ＴＳ）を有する。ＴＲは、初期化（壁電荷の均等化）やアドレッシングの準備などのためのリセット動作に対応した期間である。ＴＡは、点灯（発光）すべきＣ（点灯対象Ｃ）を選択する放電を起こして当該ＣをＴＳで放電可能（もしくは不可能）な状態となるようにするアドレッシング（アドレス動作）に対応した期間である。アドレス動作は、具体的には、Ｙに対し順次に走査パルスを印加し、それに対応してＡにアドレスパルスを印加して、Ｘの電位をＹとの間で放電可能な電位とし、Ａ−Ｙ間の放電をトリガとしてＸ−Ｙ間で放電させる。これにより、所望のＣの点灯（ＯＮ）／非点灯（ＯＦＦ）を選択できる。ＴＳは、前記アドレッシングにより前記点灯すべき選択されたＣのみのＸ−Ｙ間で表示の放電（維持放電）を発生させるサステイン動作に対応した期間である。
【００４２】
なお、表示電極の役割として、走査電極（Ｙ）は、ＴＡのアドレス動作時に走査パルスを印加するもの（アドレス選択に用いるもの）であり、維持電極（Ｘ）は、同ＴＡのアドレス動作時に走査パルスを印加しないものである。
【００４３】
＜駆動波形＞
図５において、基本的な駆動制御の駆動波形を説明する。上から、Ａｉ、Ｘ、Ｙ２ｊ（偶数番目のＹ）、Ｙ２ｊ＋１（奇数番目のＹ）に対する各駆動波形を示している。本駆動方式に対応して、アドレス期間（ＴＡ）は、前後半の２つの期間（ＴＡ１，ＴＡ２）に分かれて成る。前半アドレス期間（ＴＡ１）では、奇数表示ライン（Ｌｏ：Ｙ２ｊ＋１−Ｘ）の走査を行い、後半アドレス期間（ＴＡ２）では、偶数表示ライン（Ｌｅ：Ｙ２ｊ−Ｘ）の走査を行う。
【００４４】
ＴＲでは、Ｘ−Ｙに対しての所定のパルス対の印加により初期化が行われる。ＴＡ（ＴＡ１，ＴＡ２）では、Ａに対するアドレスパルス（９１，９２）の印加、Ｙに対する走査パルス（９３，９４）の印加により、ＣのＡ−Ｙ間及び対応するＹ−Ｘ間の表示放電ギャップ（ｇｄ）でアドレス放電が発生することにより、アドレッシングが行われる。非アドレス動作側のＹには、方形波パルス（９５，９６）が印加される。ＴＳでは、Ｘ−Ｙに対してのサステインパルスの印加により、維持放電が発生することにより、点灯対象Ｃの点灯が行われる。
【００４５】
また、上記ＴＡでのＹへの走査パルス（９３，９４）の印加と略同時に、溝部４１における隣接する走査電極（Ｙ）間の複数のＰ放電ギャップ（ｇｐ）でＰ放電が発生し、このＰ作用効果により、複数のＣでのアドレス放電が高速化及び安定化される。
【００４６】
＜電極構造（１）＞
次に、図６〜図９において、実施の形態１における特徴（Ｐ放電ギャップ）を説明する。図６において、前面のＬ１〜Ｌ３（Ｘ１〜Ｙ３）対応の一部分を示している。ａは、Ｃの横幅の中心線（縦方向）であり、ｂは、縦リブ３４ａの中心線であり、ｃは、横リブ３４ｂの中心線であり、ｄは、Ｙ間の溝部４１の中心線である。ｄ０は、ａ−ｂ間距離である。ａは、各透明電極（２２ａ，２３ａ）並びにアドレス電極（Ａ）３２の位置とも対応する。
【００４７】
図６において、ＰＤＰ１において、各Ｌに対応したラダー型の隔壁３４によりＣに対応した放電空間４０が区画されている。各Ｃの表示放電領域（ｒｄ）において、透明電極（２２ａ，２３ａ）の対により、表示放電ギャップ（ｇｄ）が構成されている。
【００４８】
隔壁３４間には、非表示部（非Ｌ領域）となる、隣接Ｙ間の溝部４１及び隣接Ｘ間の溝部４２が構成されている。隔壁３４の横方向部分である横リブ３４ｂは、Ｙ間の溝部４１の空間と、Ｃの表示放電領域（ｇｄ）とを分割している。横リブ３４ｂ上に重なってＹバス電極２２ｂが設けられている。縦方向部分である縦リブ３４ａは、ＬのＣ間を分割している。
【００４９】
Ｙ側の溝部４１は、Ｐ放電用の空間として用いられ、複数の各Ｐ放電領域（ｒｐ）を有する、横方向に伸びる溝状（ないし管状）の領域である。Ｐ放電領域（ｒｐ）において、溝部４１の中心線（ｄ）上にＰ放電ギャップ（ｇｐ）を有する。各Ｐ放電領域（ｒｐ）のＰ放電ギャップ（ｇｐ）においてＰ放電を行わせる構成である。Ｘ側の溝部４２は、Ｐ放電用の空間としては用いない。
【００５０】
実施の形態１では、Ｐ放電ギャップ（ｇｐ）の構成例として、Ｙバス電極２２ｂからの溝部４１側への張り出し部２９（Ｐ電極とも称する）の対により構成されている。Ｐ電極２９の横方向エッジが縦方向で対向して、Ｐ放電ギャップ（ｇｐ）が形成されている。ｄ１は、Ｙバス電極２２ｂの直線状部分から張り出し部２９が溝部４１側に突出している距離である。
【００５１】
図６に示す実施の形態１のＰＤＰ１構造では、図１１に示す前提構成に対して、Ｙ間の溝部４１の複数のＰ放電領域（ｒｐ）及びＰ放電ギャップ（ｇｐ）を、表示放電領域（ｒｄ）及びＣ中心線（ａ）上から横方向にずらして配置した構造である。具体的には、溝部４１における縦リブ３４ａの中心線（ｂ）上に、Ｐ放電領域（ｒｐ）及びＰ放電ギャップ（ｇｐ）を配置した構造である。
【００５２】
Ｐ放電領域（ｒｐ）及びＰ放電ギャップ(ｇｐ)は、基板（２１，３１）間の空間／領域をＣ側と溝部４１側とに分割する横リブ３４ｂのＣ中心線（ａ）付近の位置からずれて縦リブ３４ａの延長上に配置されている。そのため、表示放電領域（ｒｄ）とＰ放電領域（ｒｐ）との距離が、前提構成よりも遠くなっている。
【００５３】
このような構造により、Ｐ放電領域（ｒｐ）でのＰ放電の発生によってＣ内に入射する光（特に紫外光）の強度／量が弱まり、Ｃにおける背景発光があまり高くならないで済む。
【００５４】
また、あるＣの表示放電領域（ｒｄ）からみて、同じ距離に２つのＰ放電領域（ｒｐ）が存在するため、１つのＰ放電領域でのＰ放電が仮に失敗した場合でも、前提構成と比べてＰ効果が大きく低下することがない。
【００５５】
＜電極構造（２）＞
図７において、ＰＤＰ１のＣ中心線（ａ）に沿った縦方向断面を示している。Ｌ１〜Ｌ２（Ｘ１〜Ｘ２）対応部分を示している。図７左右方向がＰＤＰ１の縦方向（第２方向）、図７手前・奥方向が横方向（第１方向）、図７上下方向が画面に垂直な方向（第３方向）である。例えば、Ｘ１−Ｙ１によりＬ１が形成され、Ｙ２−Ｘ２によりＬ２が形成されている。それらＹ（Ｙ１，Ｙ２）間に、溝部４１が形成されている。
【００５６】
前面基板２１上の透明電極（２２ａ，２３ａ）の幅は、バス電極（２２ｂ，２３ｂ）の幅よりも大きく、そのエッジがＣ内側へと突出しており、透明電極（２２ａ，２３ａ）同士で表示放電ギャップ（ｇｄ）を形成している。透明電極（２２ａ，２３ａ）上、横リブ３４ｂの上部に重なるようにバス電極（２２ｂ，２３ｂ）が位置する。本例では、横リブ３４ｂの上面の溝部４１側の端部に、透明電極（２２ａ，２３ａ）及びバス電極（２２ｂ，２３ｂ）の端部が配置されているが、これはある程度ずれて配置されても構わない。
【００５７】
また、前面基板２１上には、Ｙ間の溝部４１に対応した部分に、遮光膜２８が形成されている。遮光膜２８により、Ｐ放電による発光が遮光される。遮光膜２８は、光吸収性の層であり、溝部４１の開口面で、遮光性を持つＹバス電極２２ｂ及び横リブ３４ｂ以外の部分を遮光する位置に形成される。
【００５８】
Ｙ間の溝部４１は、画面垂直方向上下が基板の絶縁層（保護層２５や誘電体層３３）で囲まれ、縦方向上下が横リブ３４ｂ側面で囲まれており、放電ガスの封入後により閉じられる領域である。溝部４１は、隣接上下Ｌの複数の各Ｃと通じる排気パス（ＰＤＰ１形成時の放電ガス封入時に排気パスとなる）の役割も兼ねている。
【００５９】
また、横リブ３４ｂの上面と前面基板２１の保護層２５との間には、Ｃ中心線（ａ）付近で、凹みによる隙間（Ｑ）が設けられている。ｄ４は、Ｃ中心線（ａ）における隙間（Ｑ）の間隔である。この隙間（Ｑ）は、基板間の空間における、溝部４１とＣとの間での排気パスの一部を構成する。Ｐ放電領域（ｒｐ）及びＰ放電ギャップ（ｇｐ）でのＰ放電による発光の一部は、特に隙間（Ｑ）を経由してＣ内に入射される。
【００６０】
＜電極構造（３）＞
図８において、図７と対応して、ＰＤＰ１の縦リブ３４ａの中心線（ｂ）に沿った縦方向断面を示している。Ｙ間の溝部４１のＰ放電領域（ｒｐ）において、隣接Ｙ（Ｙ１，Ｙ２）の各Ｙバス電極２２ｂの直線状部分から、溝部４１側への距離ｄ１の張り出し部２９が形成されている。その上には前記遮光膜２８が形成されている。
【００６１】
＜電極構造（４）＞
図９において、図７，図８と対応して、ＰＤＰ１の横リブ３４ｂの中心線（ｃ）に沿った横方向断面を示している。図９左右方向がＰＤＰ１の横方向（第１方向）、図９手前・奥方向が縦方向（第２方向）、図９上下方向が画面に垂直な方向（第３方向）である。ｄ５は、Ｃ横幅（横リブ３４領域を除いた開口面の横幅)である。ｄ６は、縦リブ３４ａの上面部の横幅である。Ｃ中心線（ａ）上において、アドレス電極（Ａ）３２が配置され、また、横リブ３４ｂの上部、保護層２５との間に、前記距離ｄ４の隙間（Ｑ）が形成されている。
【００６２】
以上のようなＰＤＰ１構造により、前記図６に示すように、Ｙ間の溝部４１に複数のＰ放電領域（ｒｐ）が配置されている。また、前記図２における丸印で示すように、Ｐ放電位置が配置されている。即ち、隣接２Ｌ（例：Ｌ１，Ｌ２）間の溝部４１において、各Ｃ間（例：Ｃ１，１，Ｃ２，１）に対して、同じ距離での２つのＰ放電領域（ｒｐ）が対応して存在する。溝部４１の横方向の各Ｐ放電が相互に影響して発生し、Ｐ効果により、対応する隣接２Ｌの各Ｃのアドレス放電が高速化及び安定化される。
【００６３】
以上の実施の形態１によれば、Ｐ放電によるＣへの入射光を低減してＣの背景発光を抑制でき、コントラスト低下を防ぐことができる。また、Ｐ放電失敗の場合のＰ効果も確保できる。
【００６４】
（実施の形態２）
次に、図１０等を参照しながら、本発明の実施の形態２を説明する。図１０は、実施の形態２のＰＤＰの構造を、図６と同様の形式で示している。
【００６５】
前記実施の形態１では、Ｐ放電領域（ｒｐ）及びＰ放電ギャップ（ｇｐ）は、溝部４１の中心線（ｄ）上の位置に構成されている。即ち、Ｐ放電ギャップ（ｇｐ）を形成するＹバス電極２２ｂの張り出し部（Ｐ電極）２９が、溝部４１で両側から対称的に構成されている。
【００６６】
上記Ｐ放電ギャップ（ｇｐ）の配置については、縦方向上下いずれの側に寄せて配置しても構わない。実施の形態２では、Ｙ間の溝部４１の複数のＰ放電ギャップ（ｇｐ）において、１つずつ交互に、縦方向上下側に寄せて配置される構造である。即ち、Ｙバス電極２２ｂからの複数の張り出し部（Ｐ電極）２９において、短い距離ｄ８の張り出しによる第１のＰ電極２９−１と、長い距離ｄ９による張り出しの第２のＰ電極２９−２とを有し、これらが隣接２Ｙにおいて奇偶で互い違いに張り出した構造である。その他は実施の形態１の構造と同様である。あるＣに対しては、相対的に近い一方のＰ放電領域（ｒｐ）と、相対的に遠い他方のＰ放電領域（ｒｐ）とが存在する。
【００６７】
以上の実施の形態２によれば、実施の形態１の効果に加え、前面基板２１と背面基板３１の縦方向上下の位置ずれ（特にＰＤＰ１製造時）に対しての影響が少なくなる。即ち、そのような位置ずれの発生によりすべてのＰ放電ギャップ（ｇｐ）が横リブ３４ｂに近づき過ぎてＰ放電が起きなくなるリスクを小さくすることができる。
【００６８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施の形態であるＰＤＰ装置の全体の構成を示す図である。
【図２】本発明の一実施の形態のＰＤＰ装置における、ＰＤＰの各電極、表示ライン、表示セル、及びプライミング放電位置などの構成を示す図である。
【図３】本発明の一実施の形態のＰＤＰ装置における、ＰＤＰの分解構成を示す斜視図である。
【図４】本発明の一実施の形態のＰＤＰ装置における、駆動制御のフレーム構成を示す図である。
【図５】本発明の一実施の形態のＰＤＰ装置における、駆動制御のサブフレームの駆動波形を示す図である。
【図６】本発明の実施の形態１のＰＤＰ装置における、ＰＤＰの構造を示す、画面垂直方向（第３方向）からみた平面図である。
【図７】本発明の実施の形態１のＰＤＰ装置における、ＰＤＰの構造を示す、表示セルの横幅の中心線（ａ）に沿った断面図である。
【図８】本発明の実施の形態１のＰＤＰ装置における、ＰＤＰの構造を示す、縦隔壁の中心線（ｂ）に沿った断面図である。
【図９】本発明の実施の形態１のＰＤＰ装置における、ＰＤＰの構造を示す、横隔壁の中心線（ｃ）に沿った断面図である。
【図１０】本発明の実施の形態２のＰＤＰ装置における、ＰＤＰの構造を示す、画面垂直方向（第３方向）からみた平面図である。
【図１１】本発明の前提技術となる従来技術例のＰＤＰ装置における、ＰＤＰの構成を示す、画面垂直方向（第３方向）からみた平面図である。
【符号の説明】
【００７０】
１…ＰＤＰ、２１…前面基板、２２…走査電極（Ｙ）、２２ａ…Ｙ透明電極、２２ｂ…Ｙバス電極、２３…維持電極（Ｘ）、２３ａ…Ｘ透明電極、２３ｂ…Ｘバス電極、２４…誘電体層、２５…保護層、２８…遮光膜、２９，２９−１，２９−２…張り出し部（Ｐ電極）、３１…背面基板、３２…アドレス電極（Ａ）、３３…誘電体層、３４…隔壁、３４ａ…縦リブ、３４ｂ…横リブ、３５…蛍光体、４０…放電空間、４１，４２…溝部、８１…コントローラ（制御回路）、８２…フレームメモリ、８３…データ処理回路、８４…サブフレームメモリ、８５…電源回路、８７…Ｘドライバ、８８…Ｙドライバ、８９…Ａドライバ、９１，９２…アドレスパルス、９３，９４…走査パルス、９５，９６…方形波パルス、１００…ＰＤＰ装置、Ｄｆ…フレームデータ、Ｄｓｆ…サブフレームデータ、Ｌ…表示ライン、Ｃ…表示セル、Ｑ…隙間、Ｆ…フレーム、ＳＦ…サブフレーム、ＴＲ…リセット期間、ＴＡ…アドレス期間、ＴＳ…サステイン期間、ｒｄ，Ｒｄ…表示放電領域、ｒｐ，Ｒｐ…プライミング放電領域、ｇｄ，Ｇｄ…表示放電ギャップ、ｇｐ，Ｇｐ…プライミング放電ギャップ。
【図１】
2007242353.tif 000003
【図２】
2007242353.tif 000004
【図３】
2007242353.tif 000005
【図４】
2007242353.tif 000006
【図５】
2007242353.tif 000007
【図６】
2007242353.tif 000008
【図７】
2007242353.tif 000009
【図８】
2007242353.tif 000010
【図９】
2007242353.tif 000011
【図１０】
2007242353.tif 000012
【図１１】
2007242353.tif 000013