(57)【要約】【課題】絶縁基板上に実装された駆動回路を静電気から保護可能な電気光学装置を提供すること。【解決手段】液晶装置の素子基板２０では、駆動回路５０の第２のバンプ形成領域５０２においてグランド線５５に接続する静電気対策用バンプ５４が素子基板１０の静電気対策用パッド１５４に接続し、この静電気対策用パッド１５４からは、可撓性基板６０のグランド電位供給用導電パターン６１ａが電気的に接続する静電気バイパス用配線パターン１５５が延びている。従って、画像表示領域１ａの側から駆動回路５０に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン１５５を経てグランド電位供給用導電パターン６１ａに放出される。【選択図】図３
2007219203.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素が形成された基板と、該基板の実装領域に実装された駆動回路と、前記基板の可撓性基板実装領域に接続された可撓性基板と、を有する電気光学装置において、
前記駆動回路は、前記可撓性基板から信号入力される複数の入力用バンプが配列された第１のバンプ形成領域と、前記データ線に信号出力する複数の出力用バンプが配列された第２のバンプ形成領域と、複数のロジック回路に定電位を供給する定電位線とを備えるとともに、前記第２のバンプ形成領域には前記定電位線に接続する静電気対策用バンプを備え、
前記基板は、前記静電気対策用バンプが接続される静電気対策用パッドと、前記静電気対策用パッドから延びて前記駆動回路の実装領域を通る静電気バイパス用配線パターンとを備え、
当該静電気バイパス用配線パターンには、静電気放出用の導電材が電気的に接続されていることを特徴とする電気光学装置。
【請求項２】
前記駆動回路では、前記複数のロジック回路の各形成領域が前記定電位線により分離されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記可撓性基板は、前記駆動回路に定電位を供給するための定電位供給用導電パターンを備え、
前記基板は、前記可撓性基板実装領域において前記定電位供給用導電パターンが接続される第１の定電位用パッドと、前記駆動回路の実装領域において当該駆動回路の定電位入力用バンプが接続される第２の定電位用パッドと、前記第１の定電位用パッドと前記第２の定電位用パッドとを接続する定電位用パッド接続パターンとを備え、
前記静電気バイパス用配線パターンは、前記静電気対策用パッドから延びて前記第２の定電位用パッドに接続し、
前記定電位供給用導電パターンは、前記静電気放出用の導電材として、前記第１の定電位用パッド、前記定電位用パッド接続パターン、および前記第２の定電位用パッドを介して前記静電気バイパス用配線パターンに電気的に接続していることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記基板に対向配置された対向基板と前記基板との間に液晶が保持され、
前記基板において前記対向基板からの張り出し領域に前記駆動回路の実装領域および前記可撓性基板実装領域が形成されていることを特徴とする請求項１乃至３の何れか一項に記載の電気光学装置。
【請求項５】
請求項１乃至４の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に駆動回路が実装された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
液晶装置は、液晶を介して対向配置された素子基板と対向基板とを有している。素子基板は、その基材たる絶縁基板上に信号線や画素電極を備えており、画素電極がマトリクス状に形成されている領域によって画像表示領域が構成されている。このように構成した液晶装置において、例えば、外側に位置する対向基板に対して人体から静電気が放電されると、表示消えなどが発生する。そこで、画像表示領域の周りを金属製の外枠で覆い、この外枠を介して外部の筐体に静電気を逃す構造が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平０７−１５２０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、素子基板に駆動回路をＣＯＧ実装した場合、画像表示領域の周りを金属製の外枠で覆っても、駆動回路と画像表示領域との間の配線領域の上方には隙間があるので、対向基板に対して人体から静電気が放電された際、静電気が対向基板から駆動回路に向けて伝播する場合があり、このような静電気については外枠で防止することができないという問題点がある。
【０００４】
以上の問題点に鑑みて、本発明の課題は、絶縁基板上にＣＯＧ実装された駆動回路を静電気から保護可能な電気光学装置およびこの電気光学装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明では、複数の走査線と複数のデータ線との交差に対応して設けられた複数の画素が形成された基板と、該基板の実装領域に実装された駆動回路と、前記基板の可撓性基板実装領域に接続された可撓性基板と、を有する電気光学装置において、前記駆動回路は、前記可撓性基板から信号入力される複数の入力用バンプが配列された第１のバンプ形成領域と、前記データ線に信号出力する複数の出力用バンプが配列された第２のバンプ形成領域と、複数のロジック回路に定電位を供給する定電位線とを備えるとともに、前記第２のバンプ形成領域には前記定電位線に接続する静電気対策用バンプを備え、前記基板は、前記静電気対策用バンプが接続される静電気対策用パッドと、前記静電気対策用パッドから延びて前記駆動回路の実装領域を通る静電気バイパス用配線パターンとを備え、当該静電気バイパス用配線パターンには、静電気放出用の導電材が電気的に接続されていることを特徴とする。
【０００６】
本発明では、駆動回路を基板に実装すると、第２のバンプ形成領域において定電位線に接続する静電気対策用バンプが基板の静電気対策用パッドに接続し、この静電気対策用パッドからは、静電気放出用の導電材が電気的に接続する静電気バイパス用配線パターンが延びている。従って、駆動回路に対しては、定電位線、静電気対策用バンプ、静電気対策用パッド、および静電気バイパス用配線パターンを経て静電気放出用の導電材に到る静電気放出経路が形成され、この静電気放出経路は駆動回路内部よりもインピーダンスが低い。このため、駆動回路に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターンを経て静電気放出用の導電材に放出されるので、静電気が駆動回路に侵入しにくい。それ故、基板上に実装された駆動回路を静電気から保護することができる。また、本発明では、静電気バイパス用配線パターンが静電気対策用パッドから駆動回路の実装領域を通るように延びているので、駆動回路から画像表示領域に向けて多数の配線パターンが延びている場合でも、静電気バイパス用配線パターンを配置するスペースを容易に確保できる。
【０００７】
本発明において、前記駆動回路では、前記複数のロジック回路の各形成領域が前記定電位線により分離されていることが好ましい。このように構成すると、駆動回路内に静電気が侵入してもロジック回路を静電気から保護することができる。
【０００８】
本発明において、前記可撓性基板は、前記駆動回路に定電位を供給するための定電位供給用導電パターンを備え、前記基板は、前記可撓性基板実装領域において前記定電位供給用導電パターンが接続される第１の定電位用パッドと、前記駆動回路の実装領域において当該駆動回路の定電位入力用バンプが接続される第２の定電位用パッドと、前記第１の定電位用パッドと前記第２の定電位用パッドとを接続する定電位用パッド接続パターンとを備え、前記静電気バイパス用配線パターンは、前記静電気対策用パッドから延びて前記第２の定電位用パッドに接続し、前記定電位供給用導電パターンは、前記静電気放出用の導電材として、前記第１の定電位用パッド、前記定電位用パッド接続パターン、および前記第２の定電位用パッドを介して前記静電気バイパス用配線パターンに電気的に接続していることが好ましい。すなわち、可撓性基板に形成されている定電位供給用導電パターンを静電気放出用の導電材として利用することが好ましい。
【０００９】
本発明は、基板上に駆動回路が実装された電気光学装置であれば、有機エレクトロルミネッセンス装置、プラズマ表示装置、液晶装置などに適用できる。これらの電気光学装置のうち、液晶装置の場合には、前記基板に対向配置された対向基板と前記基板との間に液晶が保持され、前記基板において前記対向基板からの張り出し領域に前記駆動回路の実装領域および前記可撓性基板実装領域が形成されている。
【００１０】
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができ、このような電子機器では、人体から静電気が放電することがあるが、その場合でも、駆動回路を静電気から保護することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００１２】
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００１３】
図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置であり、シール材２２を介して素子基板１０と対向基板２０とが貼り合わされ、その間に液晶１ｆが保持されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバーあるいはガラスビーズ等のギャップ材が配合されている。シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。
【００１４】
本形態において、素子基板１０は対向基板２０よりも大きく、素子基板１０において、対向基板２０からの張り出し領域１５には、駆動回路５０が実装された駆動回路実装領域１５０が形成され、駆動回路実装領域１５０よりも基板縁の側には、可撓性基板６０が実装された可撓性基板実装領域１６０が形成されている。
【００１５】
詳しくは後述するが、素子基板１０の基材は、ガラス基板などといった絶縁基板１１からなり、この絶縁基板１１には、後述する複数の信号線（ゲート線およびソース線）、これらの信号線に電気的に接続された薄膜トランジスタ１ｃ、および画素電極２ａが形成され、その最表面には配向膜１９が形成されている。これに対して、対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、素子基板１０と対向基板２０との重なり領域のうち、額縁２４の内側領域が、前記の信号線、薄膜トランジスタ１ｃ、および画素電極２ａが形成された画像表示領域１ａになっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクスあるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。なお、図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００１６】
（素子基板１０の構成）
図２は、図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。図２に示すように、素子基板１０（絶縁基板１１）の表面には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂが構成されている。ゲート線３ａは、駆動回路５０に構成されたゲート線駆動回路５８により駆動され、ソース線６ａは、駆動回路５０に構成されたソース線駆動回路５９により駆動される。また、素子基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスタ１ｃが各画素１ｂ（画素領域）に形成され、薄膜トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスタ１ｃのゲートにはゲート線３ａが電気的に接続されている。
【００１７】
さらに、素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスタ１ｃに対して、対向基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、ゲート線駆動回路５８に接続されているが、定電位に保持されている。
【００１８】
このように構成した液晶装置１では、薄膜トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。このようにして液晶容量１ｇに書き込まれた所定レベルの画像信号は、各画素１ｂにおいて液晶容量１ｇで一定期間保持され、画像が表示される。その際、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。
【００１９】
（静電気対策）
図３（ａ）、（ｂ）、（ｃ）は、本形態の液晶装置に用いた駆動回路の構成を平面的に示す説明図、素子基板の駆動回路や可撓性基板の実装領域の説明図、および可撓性基板の説明図である。なお、図３（ａ）には駆動回路に形成された部分を実線で示し、素子基板を一点鎖線で示してある。図３（ｂ）には素子基板に形成された部分を実線で示し、駆動回路を一点鎖線で示してある。図３（ａ）、（ｂ）、（ｃ）では、グランド電位に保持される配線パターン、パッド、バンプなどには右上がりの斜線を付してある。また、走査線およびデータ線に接続する配線は複数、形成されているが、図３（ａ）、（ｂ）には、個々の配線の図示を省略してそれらの形成領域を示してある。
【００２０】
図１および図２に示す液晶装置１においては、上記の表示動作を行うために、可撓性基板６０は駆動回路５０にグランド電位、駆動電位、各種信号を出力し、これらの信号などを用いて、駆動回路５０は、走査信号および画像信号を生成するとともに、これらの信号をゲート線３ａおよびソース線６ａに出力する。
【００２１】
このため、図３（ｃ）に示すように、可撓性基板６０には、フィルム状の絶縁性の基材の表面に銅箔などにより、グランド電位（定電位）を供給するためのグランド電位供給用導電パターン６１ａ（定電位供給用導電パターン／静電気放出用の導電材）を含む複数の導電パターン６１が形成されている。また、図３（ｂ）に示すように、素子基板１０の可撓性基板実装領域１６０には、可撓性基板６０のグランド電位供給用導電パターン６１ａが接続される第１のグランド電位用パッド１６１ａ（第１の定電位用パッド）を含む多数のパッド１６１が形成されている。ここで、可撓性基板６０のグランド電位供給用導電パターン６１ａは、液晶装置１に使用された金属製の枠体などに電気的に接続されている。
【００２２】
また、素子基板１０の駆動回路実装領域１５０において、可撓性基板実装領域１６０の側に位置する辺に沿っては、第１のグランド電位用パッド１６１ａに対してグランド電位用パッド接続パターン１６２ａ（定電位用パッド接続パターン）を介して接続する第２のグランド電位用パッド１５１ａ（第２の定電位用パッド）を含む多数のパッド１５１が形成されている。さらに、素子基板１０の駆動回路実装領域１５０において、画像表示領域１ａの側に位置する辺に沿っては、ゲート線３ａの延設部分からなる配線パターン３ｄの端部により構成されたパッド１５２、およびソース線６ａの延設部分からなる配線パターン６ｄの端部により構成されたパッド１５３が形成されている。
【００２３】
このようなパッド１５１、１５２、１５３に対応して、駆動回路５０には、図３（ａ）に示すように、可撓性基板実装領域１６０の側に位置する辺に沿っては、第２のグランド電位用パッド１５１ａに接続するグランド電位入力用バンプ５１ａ（定電位入力用バンプ）を含む複数の入力用バンプ５１が配列された第１のバンプ形成領域５０１が構成されているとともに、画像表示領域１ａの側に位置する辺に沿っては、ゲート線３ａおよびソース線６ａに接続するパッド１５２、１５３に接続される出力用バンプ５２、５３が配列された第２のバンプ形成領域５０２が構成されている。
【００２４】
ここで、駆動回路５０は、内部にロジック回路５７、ゲート線駆動回路５８およびソース線駆動回路５９を備えているとともに、グランド線５５（定電位線）を備えている。
【００２５】
このように構成した液晶装置１において、対向基板２０を表示面として使用すると、人体から対向基板２０の側の静電気が放電されることがあり、対向基板２０の側から駆動回路５０に対して静電気が放電、伝播しようとする。そこで、本形態では、まず、駆動回路５０において、グランド線５５は、ロジック回路５７、ゲート線駆動回路５８およびソース線駆動回路５９の各形成領域を分離するように構成されている。
【００２６】
また、駆動回路５０において、第２のバンプ形成領域５０２には、ゲート線駆動回路５８からの出力用バンプ５２と、ソース線駆動回路５９からの出力用バンプ５３との各間に、グランド線５５に接続する静電気対策用バンプ５４が２つ、形成されている。
【００２７】
一方、素子基板１０には、図３（ｂ）に示すように、２つの静電気対策用バンプ５４が各々、接続される２つの静電気対策用パッド１５４を備えているとともに、これらの静電気対策用パッド１５４からは、駆動回路実装領域１５０を通る静電気バイパス用配線パターン１５５が形成されている。ここで、静電気バイパス用配線パターン１５５は、２つの静電気対策用パッド１５４から各々、延びた後、結合し、第２のグランド電位用パッド１５１ａに接続している。
【００２８】
このため、本形態では、可撓性基板６０に形成したグランド電位供給用導電パターン６１ａは、静電気放出用の導電材として、第１のグランド電位用パッド１６１ａ、グランド電位用パッド接続パターン１６２ａ、および第２のグランド電位用パッド１５１ａを介して静電気バイパス用配線パターン１５５に電気的に接続することになる。
【００２９】
すなわち、本形態では、駆動回路５０を素子基板１０に実装すると、第２のバンプ形成領域５０２においてグランド線５５に接続する静電気対策用バンプ５４が素子基板１０の静電気対策用パッド１５４に接続し、この静電気対策用パッド１５４からは、グランド電位供給用導電パターン６１ａが電気的に接続する静電気バイパス用配線パターン１５５が延びている。従って、駆動回路５０に対しては、グランド線５５、静電気対策用バンプ５４、静電気対策用パッド１５４、および静電気バイパス用配線パターン１５５を経てグランド電位供給用導電パターン６１ａに到る静電気放出経路が形成され、この静電気放出経路は駆動回路５０の内部よりもインピーダンスが低い。このため、対向基板２０の側（画像表示領域１ａの側）から駆動回路５０に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン１５５を経てグランド電位供給用導電パターン６１ａに放出されるので、静電気が駆動回路５０に侵入しにくい。それ故、素子基板１０上にＣＯＧ実装された駆動回路５０を静電気から保護することができる。
【００３０】
また、本形態では、静電気バイパス用配線パターン１５５が静電気対策用パッド１５４から駆動回路実装領域１５０を通るように延びているので、駆動回路５０から画像表示領域１ａに向けて多数の配線パターン３ｄ、６１ａが延びて空きスペースがない場合でも、静電気バイパス用配線パターン１５５を配置するスペースを容易に確保できる。
【００３１】
さらに、本形態において、駆動回路５０では、ロジック回路５７、ゲート線駆動回路５８およびソース線駆動回路５９の各形成領域がグランド線５５により分離されているため、駆動回路５０内に静電気が侵入してもロジック回路５７、ゲート線駆動回路５８およびソース線駆動回路５９を静電気から保護することができる。
【００３２】
（各画素の構成）
図４は、本発明を適用した液晶装置の画素１つ分の平面図である。なお、図４では、画素電極を太くて長い点線で示し、ゲート線およびそれと同時形成された容量線を細い実線で示し、ソース線およびそれと同時形成されたドレイン電極を一点鎖線で示し、半導体膜を細くて短い点線で示してある。また、コンタクトホールに相当する部分については細い実線で表わしてある。
【００３３】
図４に示すように、素子基板１０では、アルミニウム膜やクロム膜からなるゲート線３ａと、ソース線６ａで囲まれた領域が画素１ｂとして構成され、画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体層７ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体層７ａのうち、ソース側の端部には、ソース線６ａがソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されており、この容量線３ｂの突出部分からなる下電極３ｃと、ドレイン電極６ｂの延設部分からなる上電極６ｃとによって保持容量１ｈが形成されている。また、ドレイン電極６ｂに対しては、ソース線６ａおよびドレイン電極６ｂを覆うシリコン窒化膜などからなるパッシベーション膜（第１の層間絶縁膜）に形成されたコンタクトホール８１、およびパッシベーション膜８の上層側に形成された感光性樹脂層からなる平坦化膜（第２の層間絶縁膜）のコンタクトホール９１を介して、ＩＴＯ膜からなる画素電極２ａが電気的に接続されている。
【００３４】
（素子基板の配線およびパッドの構成）
図５（ａ）〜（ｅ）は各々、図３（ｂ）に示す走査信号出力用のパッド１５２、データ信号出力用のパッド１５３、静電気対策用パッド１５４、第２のグランド電位用パッド１５１ａ、および第１のグランド電位用パッド１６１ａの構成を示す断面図である。
【００３５】
まず、図３（ｂ）に示す出力用パッド１５２は、図５（ａ）に示すように、ゲート線３ａから延設された配線パターン３ｄに対して、ゲート絶縁層４およびパッシベーション膜８に形成されたコンタクトホール４４、８４を介して電気的に接続するＩＴＯ膜２ｅによって構成されており、かかるＩＴＯ膜２ｅは、画素電極２ａと同時形成された膜である。
【００３６】
次に、図３（ｂ）に示す出力用パッド１５３は、図５（ｂ）に示すように、ソース線６ａから延設された配線パターン６ｄに対して、パッシベーション膜８に形成されたコンタクトホール４５を介して電気的に接続するＩＴＯ膜２ｆによって構成されており、かかるＩＴＯ膜２ｆは、画素電極２ａと同時形成された膜である。
【００３７】
図３（ｂ）に示す静電気対策用パッド１５４は、図５（ｃ）に示すように、ゲート線３ａと同時形成された静電気バイパス用配線パターン１５５に対して、ゲート絶縁層４およびパッシベーション膜８に形成されたコンタクトホール４６、８６を介して電気的に接続するＩＴＯ膜２ｇによって構成されており、かかるＩＴＯ膜２ｇは、画素電極２ａと同時形成された膜である。
【００３８】
図３（ｂ）に示す第２のグランド電位用パッド１５１ａは、図５（ｄ）に示すように、ゲート線３ａと同時形成された静電気バイパス用配線パターン１５５およびグランド電位用パッド接続パターン１６２ａに対して、ゲート絶縁層４およびパッシベーション膜８に形成されたコンタクトホール４７、８７を介して電気的に接続するＩＴＯ膜２ｈによって構成されており、かかるＩＴＯ膜２ｈは、画素電極２ａと同時形成された膜である。
【００３９】
図３（ｂ）に示す第１のグランド電位用パッド１６１ａは、図５（ｅ）に示すように、ゲート線３ａと同時形成されたグランド電位用パッド接続パターン１６２ａに対して、ゲート絶縁層４およびパッシベーション膜８に形成されたコンタクトホール４８、８８を介して電気的に接続するＩＴＯ膜２ｉによって構成されており、かかるＩＴＯ膜２ｉは、画素電極２ａと同時形成された膜である。
【００４０】
このように本形態では、静電気対策用パッド１５４や静電気バイパス用配線パターン１５５を形成するにあたって、薄膜トランジスタ１ｃを構成する薄膜や画素電極２ａと同時形成した薄膜で形成できるので、製造工程数の増加は一切ない。なお、グランド電位用パッド接続パターン１６２ａや静電気バイパス用配線パターン１５５については、ゲート線３ａと同時形成された薄膜に代えてソース線６ａと同時形成された薄膜を用いてもよい。
【００４１】
［他の実施の形態］
上記実施の形態では、可撓性基板６０に形成したグランド電位供給用導電パターン６１ａを静電気放出用の導電材として、第１のグランド電位用パッド１６１ａ、グランド電位用パッド接続パターン１６２ａ、および第２のグランド電位用パッド１５１ａを介して静電気バイパス用配線パターン１５５に電気的に接続したが、液晶装置１に用いた金属製の枠体などを静電気放出用の導電材として、静電気バイパス用配線パターン１５５に電気的に接続してもよい。この場合には、図６（ｂ）に示すように、素子基板１０の張り出し領域１５において、静電気バイパス用配線パターン１５５の一部を駆動回路実装領域１５０から外側に延設し、その端部に金属製の枠体（静電気放出用の導電材）を接触させるパッド１５６を形成すればよい。ここで、静電気バイパス用配線パターン１５５については、図６（ｂ）に示すように第２のグランド電位用パッド１５１ａと非接続状態にある。但し、静電気バイパス用配線パターン１５５については、図３（ｂ）に示すように、第２のグランド電位用パッド１５１ａと接続状態にあってもよい。
【００４２】
このような構成の液晶装置では、駆動回路５０に対しては、グランド線５５、静電気対策用バンプ５４、静電気対策用パッド１５４、および静電気バイパス用配線パターン１５５を経て、金属製の枠体などの静電気放出用の導電材に到る静電気放出経路が形成され、この静電気放出経路は駆動回路５０の内部よりもインピーダンスが低い。従って、画像表示領域１ａの側から駆動回路５０に向けて放電、伝播しようとする静電気は、静電気バイパス用配線パターン１５５を経て金属製の枠体などの静電気放出用の導電材に放出されるので、静電気が駆動回路５０に侵入しにくい。それ故、素子基板１０上にＣＯＧ実装された駆動回路５０を静電気から保護することができる。
【００４３】
ここで、パッド１５６は、例えば、図５（ｄ）を参照して説明したように形成すれば、薄膜トランジスタ１ｃを構成する薄膜や画素電極２ａと同時形成した薄膜により形成することができる。また、駆動回路５０や可撓性基板６０の構成は、図６（ａ）、（ｃ）に示すように、図３（ａ）、（ｃ）を参照して説明した構成と同一であるため、図６（ａ）〜（ｃ）では、共通する部分に同一の符号を付して図示し、それらの説明を省略する。
【００４４】
なお、上記形態では、静電気の放出経路の電位をグランド電位としたが、定電位であれば、駆動回路５０の駆動電位に保持された経路を介して静電気を放出するように構成してもよい。
【００４５】
さらに、上記実施の形態では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。
【００４６】
さらに、電気光学装置として液晶装置に限らず、例えば、有機エレクトロルミネッセンス装置やプラズマ表示装置でも、絶縁基板上に駆動回路をＣＯＧ実装する場合があるので、かかる電気光学装置に本発明を適用してもよい。
【００４７】
［電子機器の実施形態］
図７は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【００４８】
【図１】（ａ）、（ｂ）はそれぞれ、本発明が適用される液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。
【図３】（ａ）、（ｂ）、（ｃ）は、図１に示す液晶装置に用いた駆動回路の構成を平面的に示す説明図、素子基板の駆動回路や可撓性基板の実装領域の説明図、および可撓性基板の説明図である。
【図４】本発明を適用した液晶装置の画素１つ分の平面図である。
【図５】（ａ）〜（ｅ）は各々、図１に示す液晶装置の素子基板に形成した走査信号出力用のパッド、データ信号出力用のパッド、静電気対策用パッド、第２のグランド電位用パッド、および第１のグランド電位用パッドの構成を示す断面図である。
【図６】（ａ）、（ｂ）、（ｃ）は、本発明を適用した別の液晶装置に用いた駆動回路の構成を平面的に示す説明図、素子基板の駆動回路や可撓性基板の実装領域の説明図、および可撓性基板の説明図である。
【図７】本発明に係る液晶装置を各種の電子機器の表示装置として用いた場合の説明図である。
【符号の説明】
【００４９】
１・・液晶装置（電気光学装置）、１ａ・・画像表示領域、１ｂ・・画素、１ｃ・・薄膜トランジスタ、１ｆ・・液晶、２ａ・・画素電極、３ａ・・ゲート線（ゲート電極／走査線）、３ｂ・・容量線、６ａ・・ソース線（データ線）、６ｂ・・ドレイン電極、１０・・素子基板、２０・・対向基板、５０・・駆動回路、５１・・入力用パッド、５１ａ・・グランド電位入力用バンプ（定電位入力用バンプ）、５２、５３・・出力用パッド、５４・・静電気対策用バンプ、５５・・グランド線（定電位線）、５７・・ロジック回路、５８・・ゲート線駆動回路、５９・・ソース線駆動回路、６０・・可撓性基板、６１ａ・・グランド電位供給用導電パターン（定電位供給用導電パターン）、１５０・・駆動回路実装領域、１５１ａ・・第２のグランド電位用パッド（第２の定電位用パッド）、１５１・・第１のバンプ形成領域、１５４・・静電気対策用パッド、１５５・・静電気バイパス用配線パターン、１５６・・静電気放出用の導電材が接触するパッド、１６０・・可撓性基板実装領域、１６１ａ・・第１のグランド電位用パッド（第１の定電位用パッド）、１６２ａ・・グランド電位用パッド接続パターン（定電位用パッド接続パターン）、５０１・・第１のバンプ形成領域、５０２・・第２のバンプ形成領域
【図１】
2007219203.tif 000003
【図２】
2007219203.tif 000004
【図３】
2007219203.tif 000005
【図４】
2007219203.tif 000006
【図５】
2007219203.tif 000007
【図６】
2007219203.tif 000008
【図７】
2007219203.tif 000009