(57)【要約】【課題】製造の複雑さを過度に増大させることなく、分子レベルで微細パターンの表面ラフネスを制御できる製造方法を提供すること。【解決手段】下地層にフォトリソグラフィーにより前記下地層に対して垂直方向の側壁部を有する凸部パターンを形成する工程と、凸部パターン表面に芳香族有機化合物の蒸着層を形成する工程と、蒸着層の垂直方向の側壁部を残すように、蒸着層に対して異方性ドライエッチングを行う工程と、側壁部をマスクとして、下地層に対して異方性ドライエッチングを行い、下地層にパターンを形成する工程とを備えることを特徴とする。【選択図】  図１
2007242704.tif 000002
【特許請求の範囲】
【請求項１】
下地層にフォトリソグラフィーにより前記下地層に対して垂直方向の側壁部を有する凸部パターンを形成する工程と、
前記凸部パターン表面に芳香族有機化合物の蒸着層を形成する工程と、
前記蒸着層の垂直方向の側壁部を残すように、前記蒸着層に対して異方性ドライエッチングを行う工程と、
当該側壁部をマスクとして、前記下地層に対して異方性ドライエッチングを行い、前記下地層にパターンを形成する工程と、
を備えることを特徴とする
パターン製造方法。
【請求項２】
前記下地層は基板であり、前記基板にパターンを形成することを特徴とする
請求項１に記載のパターン製造方法。
【請求項３】
前記下地層は基板上に形成され、
前記下地層にパターンを形成する工程の後に、
前記下地層に形成された前記パターンをマスクとして、前記基板に対して異方性ドライエッチングを行い、
前記基板にパターンを形成する工程を備えることを特徴とする
請求項１に記載のパターン製造方法。
【請求項４】
前記蒸着層は２種類以上の芳香族有機化合物を交互重縮合して形成することを特徴とする
請求項１〜３に記載のパターン製造方法。
【請求項５】
前記芳香族有機化合物は
芳香環を有するジアミン化合物またはジカルボン酸化合物であることを特徴とする
請求項４に記載のパターン製造方法。
【請求項６】
請求項１〜５の製造方法を用いて作製されることを特徴とするパターン基板。
【請求項７】
請求項１〜５の製造方法を用いて作製されるパターンをフィンとして備えた電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造技術に関し、例えばダブルゲート電界効果型トランジスタ（ＦＥＴ）のフィン部を形成するのに適した製造方法に関する。
【背景技術】
【０００２】
一般に集積回路上のコンポーネント密度を上げるために、より小型のトランジスタを製造することが好ましい。構造的にも３次元シリコン層を使用した立体構造のトランジスタが各社で研究されており、フィン型のトランジスタはその一つである。フィン型のトランジスタは、垂直のフィンが複数個並び、各フィンが１０ｎｍ以下でかつ、それが周期的に並ぶ構造が必要とされる。
【０００３】
上記のような微細パターンは、いわゆる側壁イメージ転写を行うことによって製造することが検討されている（例えば特許文献１）。この方法は、次の（１）〜（４）のプロセスを経て実施される。すなわち（１）光リソグラフィーでも作製可能な比較的大きな（１００ｎｍ以上）のパターンを予め形成し、その後SOGなどの酸化膜に転写する。（２）熱CVDによりＳｉＮなどの無機材料で酸化膜パターンを覆う。（３）ドライエッチングにより酸化膜上に蒸着した無機材料の膜厚に等しい深さで削ることにより酸化膜を露出させ、フッ酸などで酸化膜を除去する。（４）酸化膜側壁に残ったＳｉＮ膜をエッチングマスクにし下地の基板を加工する。
【０００４】
ＳｉＮ無機膜は下地基板加工時のエッチングマスクとなるため膜厚の制御が重要であるが、熱CVDは約７００℃の熱を必要とし、CVD膜の蒸着が熱拡散律速過程であることから、膜厚を均一に蒸着することが困難であった。さらに熱CVD時に高温を必要とすることからCVD膜を蒸着するパターンはこの温度に耐える必要があり、元々レジスト材料で作ったパターンを耐熱性のある酸化膜に転写する必要がありプロセスコストを増大させる原因になっていた。
【特許文献１】特開２００５−１７５４８０公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は，上記の問題を解決するため、製造の複雑さを過度に増大させることなく、分子レベルで微細パターンの表面ラフネスを制御できる製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明のパターン製造方法は、下地層にフォトリソグラフィーにより下地層に対して垂直方向の側壁部を有する凸部パターンを形成する工程と、凸部パターン表面に芳香族有機化合物の蒸着層を形成する工程と、蒸着層の垂直方向の側壁部を残すように、蒸着層に対して異方性ドライエッチングを行う工程と、側壁部をマスクとして、下地層に対して異方性ドライエッチングを行い、下地層にパターンを形成する工程とを備えることを特徴とする。
【０００７】
したがって光・電子線リソグラフィー技術で作製したレジストパターンに直接、有機分子を蒸着することにより従来の酸化膜への転写プロセスを簡略化することができる。
【０００８】
また、上記形成した側壁部のマスク特性（下地層とのエッチング比）を考慮し、下地層のパターンをさらに基板へ形成してもよい。
【０００９】
また、さらに蒸着層は２種類以上の芳香族有機化合物を交互重縮合して形成することもできる。重縮合反応を利用することにより、原料分子の分子サイズと縮合回数を制御することで蒸着膜の膜厚を厳密に制御することができる。
【発明の効果】
【００１０】
本発明によれば、製造の複雑さを過度に増大させることなく、分子レベルで微細パターンの表面ラフネスを制御でき、たとえば電界効果型トランジスタなどの半導体層の微細凸部に利用できる。
【発明を実施するための最良の形態】
【００１１】
以下に実施形態を図面に従って説明する。
【００１２】
［図１］は本発明の一実施形態のパターンの製造過程を示す全体の流れを概念的に表した図である。［図１］（ａ）は基板１上に下地層２を形成した図である。基板１は半導体基板に用いられるＳｉや、後述のドライエッチングを考慮して、ＳｉＮやＢＳＧ膜をＳｉ表面に形成したものを用いる。下地層２はＴＥＯＳと呼ばれるＳＯＧ膜や、ＨＳＱ膜などが選択される。下地層２はスピンコート法など公知の工程で形成され、後に約１８０度でベーク処理を施す。下地層２の厚さは５０〜１００nmが通常用いられる。
【００１３】
［図１］（ｂ）は（ａ）で形成した下地層２上にフォトレジスト３を塗布した図である。使用するフォトレジストはアクリル系材料のものを用いる。ポジ型、ネガ型のいずれでもよい。例えば、ＥＢＲ−９、ＰＭＭＡ、ポリメタクリル酸の一部をターシャリブチル基で置換した高分子などが挙げられ、このような材料は分子内に芳香環を含まないためにドライエッチング耐性が低いため好適である。
【００１４】
［図１］（ｃ）は（ｂ）で塗布したフォトレジストを露光、現像し、の凸部パターンを形成した図である。フォトレジストは公知のフォトリソグラフィー技術を用いて、露光、現像され、所定の寸法幅のレジストパターンを形成する。
【００１５】
［図１］（ｄ）は（ｃ）で現像したフォトレジストパターンに芳香族有機化合物を蒸着した図である。ここで蒸着した芳香族有機化合物の層を蒸着層４とする。蒸着層４を形成する材料としては、例えば、ペンタセン化合物や珪素を含む芳香族有機化合物や、アルコキシシラン基を分子内に有する化合物を用いることもできる。蒸着層４は２種類以上の芳香族化合物をフォトレジストパターン上で交換重縮合して形成しても良い。
【００１６】
交換重縮合するモノマーとしては、芳香環を含むジアミン化合物、芳香環を含むジカルボン酸化合物が好適である。上記ジアミン化合物としては、フェニルジアミン、ビフェニルジアミン、ビスアミノフェニルメタンなどが挙げられる。また上記ジカルボン酸化合物としてはテレフタル酸、ビフェニルカルボン酸などが挙げられる。形成方法は約１００℃の雰囲気で加熱することにより蒸気圧を高め、２種類以上の芳香族化合物を交互に導入し縮合反応を起こさせる。アミン末端にはアミン化合物は反応せず、カルボン酸基しか結合しないため、厳密に反応長、すなわち導入した芳香族化合物の重縮合後の分子の長さを制御することができる。フォトレジストの膜面に対して垂直方向に芳香環が連なった重縮合分子が並ぶ形となり、均一な膜厚の蒸着層４を形成することができる。なお、上記フォトレジストパターンの表面の垂直方向のみに選択的に蒸着層４を形成させるには、フォトレジストパターン形成後に、下地層全体をフッ酸等で洗浄することにより、下地層上の官能基（アミノ基、カルボキシル基と反応可能な基）を除くとよい。蒸着層４の膜厚は所望の範囲で形成可能であり、想定したフィンの幅に合わせた膜厚とする。なお、想定したフィンの幅より５〜２０％程度厚くしてもよい。後述のドライエッチング中にいわゆるスリミングが起こり、若干程度当初の膜厚より減少することがあるためである。
【００１７】
［図１］（ｅ）は（ｄ）で形成した均一膜厚の蒸着層４を異方性ドライエッチング、アッシング（レジスト剥離）によって開口した図である。このステップでは半導体リソグラフィープロセスでは公知の異方性ドライエッチングによって、フォトレジスト側面の下地層に対して垂直方向の蒸着層（蒸着層側壁部５）のみを残す。異方性ドライエッチングのガスとしてはＣＦ４、CF3H、CF2Hなどが用いられる。また、この段階で公知のアッシングプロセスを用いて、フォトレジストの剥離あるいは除去を行ってもよい。異方性ドライエッチング、アッシングの処理後の蒸着層側壁部５のピッチはほぼフォトレジスト膜の幅と同等であり、フォトレジストの種類や形成条件によって適宜調整可能である。
【００１８】
［図１］（ｆ）は（ｅ）で得られた蒸着層側壁部５をマスクとして再度異方性ドライエッチングによって下地層２に転写した図である。ここでいう転写とは、上層をマスクとして、その幅やピッチなどのパターンを同等のパターンあるいは反転したパターンで下層へ移し変える処理である。この段階では、下地層２に蒸着層側壁部５の幅およびピッチを転写して、下地層２上に蒸着層側壁部の幅、ピッチ（ライン＆スペース）の凸部を形成する。異方性ドライエッチングで使用するガスは（ｅ）で使用したものと異なったものを使用してもよい。なお、下地層２がＳＯＧの場合は、ＣＨＦ３ガスが好適に用いられる。
【００１９】
［図１］（ｇ）は（ｆ）で得られた下地層２のパターンをマスクとしてさらに基板１に転写した図である。（ｅ）で得られた蒸着膜側壁部５の幅、ピッチとほぼ同等な形状で基板１に転写する。
【００２０】
このようなプロセスで形成されたパターン基板はＦＥＴの半導体層のフィン部として使用することができる。例えば半導体基板、埋め込み絶縁膜、半導体層が順次積層されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用意し、上記プロセスによって半導体層に凸部を形成した後、凸部の側面にＣＶＤ法などによりゲート絶縁膜を堆積し、デュアルドープＰｏｌｙ−Ｓｉをパターニングすることでゲート電極を形成する。そしてソース領域、ドレイン領域、コンタクトプラグなどを順次形成し、ＦｉｎＦＥＴを製造することができる。
【００２１】
なお、本実施形態においては、下地層２にパターンを形成し、このパターンをマスクとしてさらに基板１にパターンを形成する例を示したが、基板を下地層とし基板に直接パターンを形成する方法でもよい。その場合、本実施形態のステップ（ｆ）は必須ではない。しかしながら、蒸着層３のドライエッチング耐性が不十分な場合、ＳＯＧのような大きなドライエッチング耐性を有する下地層２に一度転写してから基板１への転写を行うと、よりエッジのラフネスが少ないパターンを形成することができる。
【００２２】
＜実施例１＞
Ｓｉ基板上に１５０ｎｍの厚みでＰＭＭＡレジストを塗布し、２５０μＣ／ｃｍ２の照射量で露光・現像し１００ｎｍＬ／Ｓのパターンを形成した。パターン形成後トリフェニレン分子を１０ｎｍの厚みで蒸着し塩素・酸素のエッチャントでエッチングを行い側壁にトリフェニレンのみが残ったパターン（幅１０ｎｍ、高さ５０ｎｍ）を得た。トリフェニレンをマスクにし基板をＣＦ４ガスにてドライエッチングを行い、１０ｎｍの溝２本が１００ｎｍピッチで現れるパターンを得た。
【００２３】
＜実施例２＞
Ｓｉ基板上に１５０ｎｍの厚みでＰＭＭＡレジストを塗布した。３００μＣ／ｃｍ２の照射量で露光・現像し８０ｎｍＬ／Ｓのパターンを形成した。パターン形成後ＴＥＯＳ蒸気により、パターン表面に厚みで７ｎｍのシラン化合物を形成した。直ちにＣＦ４のドライエッチングにより、７ｎｍ膜厚分のシラン化合物を除去し、酸素アッシングにより、ＰＭＭＡ膜を取り除き幅７ｎｍのシラン化合物を得た。この際、シラン化合物は酸化ケイ素に化学変化していると考えられる。この酸化ケイ素をマスクに下地のＳｉをエッチング、７ｎｍの溝２本が８０ｎｍピッチで現れるパターンを得た。
【００２４】
＜実施例３＞
Ｓｉ基板上に厚み１０ｎｍでＳＯＧ膜を作製した。その上にＰＭＭＡレジストを厚み１００ｎｍで塗布し３００μＣ／ｃｍ２の照射量で露光・現像し８０ｎｍＬ／Ｓのパターンを形成した。真空チャンバー内に配置し、１００度に加熱したフェニルジアミンを導入しフェニルジアミン分子が表面に一層吸着したパターンを得た。続いてテレフタル酸を導入し、アミド結合を介したダイマーを得た。更に同様にしてフェニルジアミン、テレフタル酸の導入を３セット繰り返し行った。約７ｎｍの厚みのポリアミド（４量体）が形成された。ＣＦ４ドライエッチングにより７ｎｍ厚みのポリアミド４量体膜を削り、同時にＰＭＭＡも除去した。次に幅７ｎｍのポリアミド４量体膜をマスクにＣＨＦ３ガスによるドライエッチングによりＳＯＧ膜に幅７ｎｍのパターンを転写した。転写した幅７ｎｍのＳＯＧ膜をマスクに基板をエッチングしたところ、２本の７ｎｍの溝が１００ｎｍピッチで形成されていることを確認した。
【００２５】
なお、本発明は上記実施形態そのままに限定されるのではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態にわたる全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【産業上の利用可能性】
【００２６】
本発明によれば、製造の複雑さを過度に増大させることなく、分子レベルで微細パターンの表面ラフネスを制御できる製造方法を提供し、半導体製造の分野、特にダブルゲート電界効果型トランジスタ（ＦＥＴ）のフィン部の形成などに利用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の製造過程を概念的に表した図
【符号の説明】
【００２８】
１…基板
２…下地層
３…フォトレジスト層
４…蒸着層
５…蒸着層側壁部
【図１】
2007242704.tif 000003