(57)【要約】【課題】拡大スコープやＸ線使用のような大がかりな設備を使用することなく、また、ＪＴＡＧ方式のように、必ずしもＩＣ内部の周辺機能回路の制御や外部コンピュータとのデータ授受を必須とすることなく電子装置単体で電子装置の検査が可能な、部品実装確認機能を備えた電子装置及び実装確認方法を提供することを目的としている。【解決手段】マイクロコンピュータは、汎用入出ポートと、前記外部接続端子を内部の機能ブロックと前記汎用入出力ポートとに切替え可能なセレクタと、前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記外部接続端子の電位状態を計測する接続端子状態計測手段と、該計測結果に基づいて外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えた部品実装確認機能を備えた電子装置。及びそのための制御方法。【選択図】図１
2007147363.tif 000002
【特許請求の範囲】
【請求項１】
多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路を含む電子装置において、前記マイクロコンピュータ集積回路は、汎用入出ポートと、前記外部接続端子を内部の機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタと、該セレクタによって前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記該汎用入出力ポートを制御したときの前記外部接続端子の電位状態を計測する接続端子状態計測手段と、前記接続端子状態計測結果に基づいて該当する外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えたことを特徴とする部品実装確認機能を備えた電子装置。
【請求項２】
前記マイクロコンピュータ集積回路はボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路であり、前記プリント配線基板表面に配列形成されたグリッド状の微細電極と前記ワンチップマイクロコンピュータ集積回パッケージの外部接続端子とが、微小球状導体を介して接続されていることを特徴とする請求項１記載の部品実装確認機能を備えた電子装置。
【請求項３】
多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含み、前記マイクロコンピュータ集積回路は汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタとを備えた電子装置の部品実装確認方法において、
前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップと、
前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップと、
前記該汎用入出力ポートを出力ポート機能に切替えた状態において、所要ポートの出力を“ＬＯＷ”又は“ＨＩＧＨ”に切替えるポート出力制御ステップと、
前記ポート出力制御ステップの前後において、前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップと、
前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップと、
のいずれかのステップを組み合わせたことを特徴とする電子装置の部品実装確認方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は部品実装確認機能を備えた電子装置及び実装確認方法に関し、詳細には、微細な多数のＩＣピン（外部接続端子）を有するワンチップマイクロコンピュータ集積回路等を用いて構成する電子装置に好適な部品実装確認機能を備えた電子装置及び実装確認方法に関するものである。
【背景技術】
【０００２】
近年、電子装置の小型化のために、マイクロコンピュータ集積回路のように大規模集積化された電子部品（以下「ＩＣ」と総称する）が用いられ、それに伴ってＩＣパッケージに付加される外部接続端子や接続ピンの数も極めて多数になり、微細構造にすることによって、小型パッケージに備え得る外部接続端子や接続ピン数を可能な限り多数確保できるようにしている。また、更に多くの外部接続端子を確保するために、例えば、微小な半田ボール等の球状導体でＩＣパッケージとプリント配線基板とを接続するボールグリッドアレイ（Ball Grid Allay、以下「ＢＧＡ」と称する）方式の電子部品が使用されるようになった。
図８はＢＧＡ方式のＩＣパッケージの外部接続端子構造例を示す外観図であり、ＩＣパッケージ８１の底面には、多数の外部接続端子８２，８２，・・・がグリッド状（格子状）に配列形成され、内部の各種機能ブロック回路と接続されている。ＢＧＡ方式のパッケージは同図８に示すように、ＩＣパッケージ８１の底面に配列形成した外部接続端子（電極）８２と、これに対応するようにプリント配線基板（マザーボードとも云う）面に形成された接続端子との間を、微細な半田ボールを介して接続するもので、ＱＦＰ（Quad Flat Package）のようにＩＣパッケージ四辺の周縁に多数の微細構造の外部接続端子を植設した構造に比較して、より多くの外部接続端子を確保できる上、外部接続端子がＩＣピン等である場合のように、その変形等のトラブルもないのでＩＣ部品の更なる小型化には都合がよい。
しかし一方で、ＢＧＡ方式のＩＣパッケージ等の電子部品をプリント配線基板に実装後の接続状態検査において、パッケージ底面に覆われる部分は目視等の従来の検査方法が使用できないので特殊な手段が必要となる。図９はＢＧＡ方式のＩＣパッケージとプリント配線基板との接続状況を示す側面概要図であり、ＢＧＡ方式のＩＣパッケージ８１の底面の外部接続端子８２，８２，・・・とプリント配線基板９１の微細な電極９２，９２，・・・との間に半田ボール９３，９３，・・・を挟んで互いに接続したものである。しかし、同図（ａ）の９４にて示すように隣接する半田ボール部分が残留半田によって短絡（ショート）する場合や、同図（ｂ）の９５のように半田ボールの浮きによって、プリント配線基板９１の電極９２との間が未接続（オープン）状態となることがある。
このような状態があると電子装置が正常に機能しないことは云うまでもなく、これらの不具合全てを実装確認検査によって発見することが、装置の品質保証上極めて重要である。
【０００３】
従来、ＢＧＡ方式のＩＣパッケージを使用した電子装置の実装確認検査としては、百数十倍の拡大能力をもったマイクロスコープによる目視検査や、Ｘ線を用いる検査があるが、設備が高価であるばかりでなく作業効率が悪く、これに代わる方法としてＪＴＡＧ等を利用する検査が行われていた。
ＪＴＡＧ（Joint Test Action Group）とは、ＩＣチップの検査方法の一つであるバウンダリスキャンテストの標準方式（この標準を定めた業界団体の名称でもある）であり、ＪＴＡＧ標準は、1985年にJoint European Test Action Group（JETAG、現在のJTAG）によって提案され、1990年にIEEEstd. 1149. 1-1990 「Standard Test Access Port and Boundary-Scan Architecture」として標準化されたものである。その詳細は既によく知られているので説明を省略するが、ＩＣ内部にＪＴＡＧテスト用回路が内蔵され、このテスト用回路を内部ＣＰＵで制御するもので、シリアルデータ転送を使用し、システム内部に格納したプログラムやバウンダリスキャンを行って接続端子のショートや、未接続等の確認を行うことができる。
このＪＴＡＧを利用した検査方法として、例えば特許文献１に開示されたものがある。これは、サービスセンターにホストコンピュータと、被故障診断機器に関するテストデータを格納した記憶装置とを備え、ホストコンピュータからモデムや通信回線等を介して遠隔地から前記記憶装置に格納されているテストデータを読み出し、このデータと、被故障診断機器からの検査結果データとを比較することによって被故障診断機器の故障部位を診断するものである。
【０００４】
図１０はＪＴＡＧ方式の部品実装確認方法の一例を説明するための外部接続端子部分の模式図で、確認対象の外部接続端子が短絡（ショート）した場合を示している。同図１０（ａ）に示す例は、ＩＣデバイスとしてのワンチップマイコン１０１の第一の外部接続端子（以下「ＩＣピン」とも云う）Ａには内部回路から“ＨＩＧＨ”電位が供給されているが、このＩＣピンＡと短絡している第二のＩＣピンＢには外部回路から“ＬＯＷ”電位が供給されている場合を示したもので、両者の短絡がない場合は、夫々のＩＣピンはＡが“ＨＩＧＨ”Ｂが“ＬＯＷ”であるべきところ、両者とも中間電位になっている。同図１０（ｂ）は、ＩＣデバイス１０１の第一のＩＣピンＡが出力端子で、内部回路から“ＬＯＷ”電位が供給されているが、このＩＣピンＡと短絡している第二のＩＣピンＢが外部回路から“ＨＩＧＨ”電位が供給されている場合は、両者の短絡がないときは、夫々のＩＣピンはＡが“ＬＯＷ”、Ｂが“ＨＩＧＨ”であるべきところ、両者とも中間電位になっている。更に同図１０（ｃ）は第一、第二ピンＡ、Ｂが共に出力端子で、両者が互いに異なる電位である場合も同様に、両者が中点電位となる。このような外部端子の電位状態を、ＩＣに内蔵したテスト用回路を制御することによってデータとして取得し、予め用意された各電子装置のデータと比較又は参照することによって、検査対象の外部接続端子やＩＣピンとプリント配線基板の電極との接続状態を確認することができる。
【特許文献１】特開２００３−２６２６６２公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したようなＪＴＡＧ方法では、ＩＣ内部において信号線等によって接続されている周辺機能ブロックを制御する必要があり、また、外部のホストコンピュータとのデータの授受が必要である等の手間を要するものであった。また、基本的にＩＣ間をインターフェースしている夫々のＩＣが、ＪＴＡＧに準拠したものである必要があり、回路構成に制限を強いられる可能性があった。
本発明は、上述したような事情に鑑みてなされたものであって、ＩＣ内部の周辺機能回路の制御や、外部コンピュータとのデータ授受を必須とすることなくＢＧＡ方式等のように検査プローブの使用が困難な電子装置の検査が可能な、部品実装確認機能を備えた電子装置及び実装確認方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するために、請求項１記載の部品実装確認機能を備えた電子装置では、多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含む電子装置において、前記マイクロコンピュータ集積回路は、汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタと、該セレクタによって前記外部接続端子を前記汎用入出力ポートに切替えた状態において前記汎用入出力ポートを制御したときの前記外部接続端子の電位状態を計測する接続端子状態計測手段と、前記接続端子状態計測結果に基づいて該当する外部接続端子の接続状態を判断する端子接続状態確認手段と、を備えたことを特徴とする。
請求項２記載の部品実装確認機能を備えた電子装置では、請求項１記載の発明において、前記マイクロコンピュータ集積回路はボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路であり、前記プリント基板表面に配列形成されたグリッド状の微細電極と前記ワンチップマイクロコンピュータ集積回パッケージの外部接続端子とが、微小球状導体を介して接続されていることを特徴とする。
請求項３記載の電子装置の部品実装確認方法では、多数の電極パターンが形成されたプリント配線基板と、該プリント配線基板の前記電極パターンに外部接続端子を介して接続されたマイクロコンピュータ集積回路とを含み、前記マイクロコンピュータ集積回路は汎用入出ポートと、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタとを備えた電子装置の部品実装確認方法において、前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップと、前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップと、前記該汎用入出力ポートを出力ポート機能に切替えた状態において、所要ポートの出力を“ＬＯＷ”又は“ＨＩＧＨ”に切替えるポート出力制御ステップと、前記ポート出力制御ステップの前後において、前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップと、前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップと、のいずれかのステップを組み合わせたことを特徴とする。
【発明の効果】
【０００７】
本発明は以上のように構成し又は制御するので、夫々以下のような効果が得られる。
請求項１記載の発明では、マイクロコンピュータのように多数の外部接続端子を備えた電子部品を搭載した電子装置において、これらの電子部品とそれを搭載したプリント配線基板の電極パターンとの接続状態を確認する手段として、前記マイクロコンピュータが、汎用入出ポートと、前記外部接続端子を前記汎用入出力ポートと内部機能ブロックとのどちらか一方に切替えるセレクタと、前記外部接続端子の電位状態を計測する手段と、端子接続状態確認手段とを備えたので、検査対象の電子装置単体で接続端子状態確認が可能となり、従来のＪＴＡＧ方式のように、ＩＣ内部において信号線等によって接続されている周辺機能ブロックを制御することが必須ではなく、また、外部のホストコンピュータとのデータの授受を必ずしも必要としない。従って、基本的にＩＣ間をインターフェースしている夫々のＩＣが、ＪＴＡＧに準拠したものである必要がなく、回路構成に制限を強いられることもない。
請求項２記載の発明では、前記マイクロコンピュータがボールグリッドアレイ方式のパッケージとして構成されたワンチップマイクロコンピュータ集積回路において、同様の発明を適用したものであり、特に電子部品の底面に多数の外部接続端子を配列することによって、より多くの外部接続端子を確保しつつ外形寸法を小さくした、ボールグリッドアレイ方式のパッケージにおいても、請求項１記載の発明と同様の効果を得ることができる。
【０００８】
請求項３記載の発明では、プリント配線基板に多数の外部接続端子を介して接続された汎用入出力ポートを含むマイクロコンピュータが、前記外部接続端子を内部の各機能ブロックと前記汎用入出力ポートとのいずれか一方に切替え可能なセレクタを有する電子装置の部品実装確認方法において、前記該セレクタによって前記外部接続端子を前記汎用入出力ポートに接続するセレクタ切替えステップ、前記外部接続端子を前記汎用入出力ポートに接続した状態において前記汎用入出力ポートの所要ポートを入力ポート又は出力ポート機能に切替えるポート機能切替えステップ、前記該汎用入出力ポートを出力ポート機能に切替えた状態において所要ポートの出力を“ＬＯＷ”又は“ＨＩＧＨ”に切替えるポート出力制御ステップ、前記ポート出力制御ステップの前後において前記汎用入出力ポートの所要ポートの電位状態変化を検出する接続端子状態計測ステップ、前記ポート電位検出ステップの結果に基づいて検査対象外部接続端子の接続状態を判断する外部端子接続状態判断ステップ、のいずれかのステップを組み合わせたので、上述した請求項１又は２記載の部品実装確認機能を備えた電子装置を含む、種々の電子装置において、検査対象の電子装置単体で接続端子状態確認が可能で、しかも、従来のＪＴＡＧ方式のようにＩＣ内部において信号線等によって接続されている周辺機能ブロックを制御や、外部のホストコンピュータとのデータの授受を必ずしも必要としない電子装置の部品実装確認方法を提供することができる。
このように、本発明は、従来、百数十倍の拡大能力をもったマイクロスコープによる目視検査や、Ｘ線を用いる検査、あるいはＪＴＡＧ等を利用する検査に代わり、微細加工の電子部品、特にＢＧＡ方式のＩＣを使用した電子装置の外接続端子の検査を、接続されている周辺ＩＣやツールに関係なく電子装置単独で実施でき、従って製造ライン上で行うことも可能であり、極めて効率よく行うことができる、
【発明を実施するための最良の形態】
【０００９】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
本発明では、多数の電極パターンが形成されたプリント配線基板に、汎用入出力ポート（ＧＰＩＯ）を備えたマイクロコンピュータ集積回路を含んで構成された電子装置を対象とするが、このようなマイクロコンピュータ集積回路としては、これに限定する必要はないが、ワンチップマイクロコンピュータ集積回路（以下「ワンチップマイコン」という）が好適である。
ワンチップマイコンは、一つの集積回路（Large Scale Integrated Circuit：ＬＳＩ）チップのなかに、メモリ、入出力インターフェース回路（I／O）、ＣＰＵ等を構成し、単体でマイクロコンピュータとしての機能を備えたものである。これらワンチップマイコンは、例えばキーボード等のコンピュータ周辺機器に搭載されてメインＣＰＵに代わり夫々の周辺機器の制御を分担することによって、メインＣＰＵの負担を軽減するといった使用方法の他、家電製品、自動車、産業機器、ゲーム機器等、あらゆる分野の装置の制御にも使用されている。
【００１０】
図１は、本発明の部品実装確認機能を備えた電子装置の一実施態様例を示すものであって、ワンチップマイコンを使用した電子装置のブロック構成図である。この例に示す電子装置のワンチップマコン１は、全体の制御を行うＣＰＵ２と、前記ＣＰＵ２の制御を受けることなくデータの転送を行うＤＭＡ（Direct Memory Controller）３と、内部ＲＡＭ（INTERNAL RAM）４と、内部ＲＯＭ（INTERNAL ROM）５と、割り込みコントローラ（ICTＬ）６と、低消費電力モードに移行する制御を行う電源管理部（POWER MANAGEMENT）７と、カウンターを搭載し時間を計数するタイマ（TIMER）８と、汎用入出力ポートとしての機能を有するパラレルインターフェース（General Purpose Input Output Port：GPIO）９と、同期式シリアルインターフェース（SPI）１０と、パラレル信号をシリアル信号に変換したり、逆にシリアルデバイスから送られるシリアル信号をパラレル信号に変換したりする調歩同期シリアルインターフェース（Universal Asynchronous Receiver Transmitter：UART）１１と、キースキャンの対象となる外部キーボード等のキーマトリクスを接続するキースキャン回路１２と、外部メモリ等に接続する外部パラレルコントローラ（EXT MEMORY INTERFACE：外部メモリインターフェース）１３と、パルス幅変調回路（PMW：Pulse Width Modulator）１４と、各クロック信号を発生し各機能ブロック回路にクロック信号の供給／停止を制御するクロック回路（CLKGEN）１５とを備え、夫々は内部バスライン１６で接続されており、更に、複数のセレクタＳＬ１乃至ＳＬ５を含むセレクタ部１７を備えている。その他、図示を省略したが必要に応じてアナログ・デジタル変換回路（ADC）や、デジタル・アナログ変換回路（DAC）等を備えることもある。なお、図１において前記セレクタ部１７を除く各ブロックの集合体は、従来から一般的なワンチップマイコンとして知られた構成であるが、この例に示す本発明の実施例では、前記ワンチップマイコン各部の入出力が前記セレクタ部１７を介して外部接続端子（以下「ＩＣピン」とも云う）Ｔ１乃至Ｔ５に接続されると共に、前記セレクタ部１７の各セレクタＳＬ１乃至ＳＬ５の他のセレクト端子は前記ＧＰＩＯ９の各ポートに接続され、セレクタの制御によって外部接続端子Ｔ１乃至Ｔ５が、前記ＧＰＩＯと、各機能ブロック１０乃至１４とのいずれか一方に切替え可能になっている。なお、前記セレクタ部１７は、ワンチップマイコン内部に取り込んだ構成でも、ワンチップマイコン外部に同様に機能するセレクタ部を付加する構成でも構わない。また、ワンチップマイコン１の前記ＧＰＩＯ９は、複数のポートを備え、各ポートを入力ポート、あるいは出力ポートとして機能させることができる他、図２に示すように等価的なプルアップ抵抗ＲｐとスイッチＳＷとからなるプルアップ回路機能を備えており、前記セレクタ部を切替えてＧＰＩＯ９に接続した状態では、そのスイッチＳＷの制御により必要に応じて外部接続端子Ｔ１乃至Ｔ５の所要の端子に高電位信号を印加することができる。
【００１１】
図３、図４は上述したように構成した本発明に係る電子装置の部品実装確認機能を実行する場合の制御例を示すフローチャートである。この例に示す制御のためのプログラムは、例えば前記内部ＲＯＭ５に格納しておくか、あるいは必要に応じて内部ＲＡＭ４にダウンロードすることができる。
先ず図３に従って制御例を説明する。検査フローがスタートすると前記セレクタ１７を切替えて、外部接続端子Ｔ１乃至Ｔ５の全てをＧＰＩＯ９の入力ポートに接続し、このときの外部接続端子の電位状態を測定し記録する（Ｓ１）。次に、外部接続端子Ｔのうち出力端子についてはＧＰＩＯの対応ポートを出力ポートとして機能させると共に、“ＨＩＧＨ”電位を出力する（Ｓ２）。その状態で、前記Ｓ１において外部接続端子の電位として“ＬＯＷ”電位を検出していた入力ポートのうち“ＨＩＧＨ”電位に変化したものがあるか否かを判断し（Ｓ３）、該当するものがある場合は、当該外部接続端子Ｔが他の端子と短絡しているものと判断する（Ｓ４）。次に、外部接続端子Ｔのうち出力端子についてはＧＰＩＯの対応ポートを出力ポートとして機能させると共に、“ＬＯＷ”電位にする（Ｓ５）。その状態で、“ＨＩＧＨ”電位から“ＬＯＷ”電位に変化した入力ポートがあるか否かを判断し（Ｓ６）、該当するものがある場合は、当該外部接続端子Ｔが他の端子Ｔと短絡しているものと判断する（Ｓ７）。なお、検出結果が“ＨＩＧＨ”又は“ＬＯＷ”電位と明確に判断できる場合ばかりでなく、中点電位を示す場合があり得るが、接続確認対象の電子装置毎に、予め、ワンチップマイコンやその周辺回路の動作電位を加味した測定データを準備しておき、これと検出結果とを比較して、接続状態を判断するように構成することもできる。
なお、上述したセレクタの制御、外部接続端子の電位状態計測手段、端子接続状態確認手段等は、ＧＰＩＯ９の入力ポートの信号検出機能やＣＰＵ２の機能を用いればよいが、出力ポートとして機能させた状態でもその電位等の計測が可能なように構成した機能ブロックを使用することもできる。また、市販されている既存のＧＰＩＯをそのまま使用する必要はなく、本発明実施のためにカスタム化した集積回路を使用することができることは云うまでもない。
【００１２】
図４は、本発明の他の部品実装確認機能を実行する場合の制御例を示すフローチャートであり、前記図３に示した方法では判断不可能な短絡状態の判断を行うことができる。先ず、フローがスタートするとＩＣピン（外部接続端子）は全てＧＰＩＯのポートに切替え、出力ＩＣピンに対応するポートは全て又は所要のものを出力ポートとして機能させると共に、“ＨＩＧＨ”電位を出力する（Ｓ１１）。次に、出力ポートとして機能させた各ポートについて一つずつプルアップ回路機能をオンし、入力ポートに切替える（Ｓ１２）。この状態において入力ポートに対応するＩＣピンの電位を検出し、検出電位に変化があるかないかを判断する（Ｓ１３）。この判断において、電位が“ＨＩＧＨ”のまま変化がなければ、短絡がないものと判断し（Ｓ１３  Ｙｅｓ）、プルアップ回路機能をオフする（Ｓ１４）。この状態で、電位が“ＬＯＷ”であるか否かを判断し（Ｓ１５）、“ＬＯＷ”電位が検出されれば、接続に異常がないものと判断する（Ｓ１５  Ｙｅｓ）。なお、前記Ｓ１３及びＳ１５の判断においてＮｏの場合は、該当するＩＣピンが他のＩＣピンと短絡しているものと判断する（Ｓ１６）。このようにして接続状態の確認が済めば、入力ポートに切替えた出力ＩＣピンを出力ポートにして“ＨＩＧＨ”電位を出力し（Ｓ１７）、出力ポート全てのＩＣピンの検査が終了したか否かを判断し（Ｓ１８）、終了していないときは（Ｓ１８  Ｎｏ）再び前記Ｓ１２に戻って、全ＩＣピン検査が完了するまで同様のフローを実行する。図４に示したフローでは、出力ポートの出力電位を“ＨＩＧＨ”と“ＬＯＷ”の両方に切替えて、入力ポートの電位変化を検出するようにしたので、より正確に短絡や未接続の確認が可能となる。
【００１３】
以上、本発明の部品実装確認機能を備えた電子装置及び実装確認方法について二つの具体例について説明したが、本発明はこの例に限ることなく種々変形が可能である。図５乃至図７は前記ワンチップマイコン１のＩＣピンと接続される外部回路からの供給電位や接続状態を加味した場合の、ＧＰＩＯにおける電位検出結果の例を示したもので、これらを前記図３、図４に示した実施例と共に参照すれば本発明についての種々の変形実施が可能となるであろう。
図５（ａ）、（ｂ）、（ｃ）は、ＩＣピン（外部接続端子）が短絡した状態を模した図である。先ず同図（ａ）では、ＩＣピンＴＡはプルアップ回路機能（抵抗Ｒｐ、ＳＷ）により“ＨＩＧＨ”電位となるべきであるが、外部回路から“ＬＯＷ”電位が供給されている他のＩＣピンＴＢと短絡し“ＬＯＷ”電位が検出された場合を示している。同図５（ｂ）は、逆に“ＬＯＷ”電位になるべきＩＣピンＴＡが、外部回路から“ＨＩＧＨ”電位が供給されている他のＩＣピンＴＢと短絡している為に、“ＨＩＧＨ”電位が検出された場合を示している。また同図５（ｃ）は、外部回路のプルダウン抵抗ＲＬの存在により“ＬＯＷ”電位になるべきＩＣピンＴＡが、ワンチップマイコン１内部のＧＰＩＯ９から“ＨＩＧＨ”電位が供給されているＩＣピンＴＢと短絡している結果、“ＨＩＧＨ”電位に変化している場合を示している。なお、図６（ａ）、（ｂ）に示すように、短絡している二つのＩＣピンＴＡ、ＴＢが共に同電位のときは、短絡検出が困難な場合があることは、上述したとおりである。
【００１４】
図７は、ＩＣピンが未接続（オープン）状態の場合の例を示す模式図である。先ず同図（ａ）に示すように外部回路のプルダウン抵抗ＲＬの影響で本来“ＬＯＷ”電位となるべきＩＣピンＴが、未接続（オープン）状態である結果、“ＨＩＧＨ”又は“ＬＯＷ”の両者をとり得る“不定”状態となることがある。同図（ｂ）は外部回路から“ＨＩＧＨ”電位が供給されているので、本来“ＨＩＧＨ”電位になるべきところ、ＩＣピンＴが未接続（オープン）状態である結果“不定”状態となっている例である。同図（ｃ）は外部回路から“ＨＩＧＨ”電位が供給されているので、本来“ＬＯＷ”電位になるべきところ、ＩＣピンＴが未接続（オープン）状態である結果“不定”状態となっている例である。なお、“不定”状態では、“ＨＩＧＨ”、“ＬＯＷ”電位の検出が明確でない場合が多いので、その確認は困難であるが、“不定”が疑わしい場合に確認対象の外部接続端に例えば、プルアップ機能により強制的に“ＨＩＧＨ”電位を印加して、その電位検出結果を確認する等の対応策を講じることも可能であろう。なお、ＧＰＩＯ９の機能としては、市販されている既存のＧＰＩＯの機能に限る必要はなく、本発明の趣旨に適応し得る新たなＧＰＩＯを構成して使用することも可能であろう。
以上示したように、外部回路の構成や供給電位状態、ワンチップマイコン１内部の接続状態、あるいはＧＰＩＯ９の制御状態が予め明らかである場合は、それらの情報を予めワンチップマイコン１の内部メモリに格納しておき、ＩＣピン等の外部接続端子の確認時に検出した外部接続端子の電位情報と対比して判断すれば、短絡、未接続（オープン）等の確認をより正確に行うことが可能となる。
【００１５】
本発明は、以上説明したように構成し、且つ、制御するので、従来のＪＴＡＧ方式のように検査対象装置以外の装置から各種情報の提供を必要としない。従って、極めて簡便に、電子装置の外部接続端子の接続状態確認を実行することが可能となる。また、本発明は電子装置の製造時のチェックのみならず、製品使用中の故障診断等においても使用可能である。例えば、電子装置の故障原因には、使用中の経年変化や振動等によるワンチップマイコンの外部接続端子とプリント配線基板との接続不良発生もかなり多く含まれるから、その確認にも有用である。このような故障診断に際しては、故障した電子装置をサービスセンター等に持ち込んで上述した確認処理を行うこともできるが、従来技術の一例として示した特開２００３−２６２６６２公報に示されたように、対象の電子装置を通信回線によって診断装置と接続し、遠隔制御により確認することも可能であろう。勿論、このような場合に従来と同じように、サービスセンターのホストコンピュータに詳細なデータを蓄積しておき、各対象電子装置から送信される上述したような外部接続端子の状態検出情報と、前記蓄積した詳細データとに基づいて、より詳細で正確な故障診断を行うこともできる。
また、本発明の外部端子接続状態確認方法や制御手順をコンピュータが制御可能なＯＳに従ってプログラミングすることにより、そのＯＳを備えたコンピュータであれば同じ処理方法により制御することができる。更には、これらのプログラムをコンピュータが読み取り可能な形式で記録媒体に記録すれば、この記録媒体を持ち運ぶことにより何処でもプログラムを稼動することができる。
【００１６】
なお、プログラムを格納する記録媒体としては半導体媒体（例えば、ＲＯＭ、不揮発性メモリカード等）、光媒体（例えば、ＤＶＤ、ＭＯ、ＭＤ、ＣＤ等）、磁気媒体（例えば、磁気テープ、フレキシブルディスク等）等のいずれであってもよい。また、ロードしたプログラムを実行することにより上述した実施形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、オペレーティングシステムあるいは他のアプリケーションプログラム等と共同して処理することによって上述した実施形態の機能が実現される場合も含まれる。
市場に流通させる場合には、可搬型の記録媒体にプログラムを格納して流通させ、あるいは、インターネット等を介して接続されたサーバコンピュータの記憶装置にプログラムを格納しておき、インターネット等を通じて他のコンピュータに転送することもできる。この場合、このサーバコンピュータの記憶装置も本発明の記録媒体に含まれる。
なお、コンピュータでは、可搬型の記録媒体上のプログラム、または転送されてくるプログラムを、コンピュータに接続した記録媒体にインストールし、そのインストールされたプログラムを実行することによって上述した実施形態の機能が実現されるので、あるいは新たな故障診断アイテムが発見された場合や機能や処理が構築された場合は、インターネット等の通信システムを利用して、プログラムやデータを送付することもできる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る部品実装確認機能を備えた電子装置の概要ブロック図である。
【図２】本発明に係る部品実装確認機能を備えた電子装置の一部分の等価的構成図である。
【図３】本発明に係る部品実装確認方法の一実施形態を示すフローチャートである。
【図４】本発明に係る部品実装確認方法の他の実施形態を示すフローチャートである。
【図５】本発明に係る部品実装確認機能を備えた電子装置及び確認方法における具体的な検出状況を示す模式図であり、（ａ）、（ｂ）、（ｃ）は端子短絡状態を示す図である。
【図６】本発明に係る部品実装確認機能を備えた電子装置及び確認方法における他の具体的な検出状況を示す模式図であり、（ａ）、（ｂ）は端子短絡状態を示す図である。
【図７】本発明に係る部品実装確認機能を備えた電子装置及び確認方法における他の具体的な検出状況を示す模式図であり、（ａ）、（ｂ）、（ｃ）は端子オープン状態を示す図である。
【図８】ＢＧＡパッケージの外部接続端子構造の例を示す外観図である。
【図９】ＢＧＡ方式のＩＣパッケージとプリント配線基板との接続状態を示す側面外観図であり、（ａ）は端子短絡状態を示す図、（ｂ）は未接続（オープン）状態を示す図である。
【図１０】従来のＪＴＡＧ方式の部品実装確認方法を説明するための外部接続部の模式図であり、（ａ）、（ｂ）、（ｃ）は端子短絡状態を示す図である。
【符号の説明】
【００１８】
１、１０１  ワンチップマイクロコンピュータ（ワンチップマイコン）、２  ＣＰＵ、３  ＤＭＡ（Direct Memory Controller）、４  内部ＲＡＭ（INTERNAL RAM）、５  内部ＲＯＭ（INTERNAL   ROM ）、６  割り込みコントローラ（ICTＬ）、７  電源管理部（POWER  MANAGEMENT）、８  タイマ（TIMER）、９  パラレルインターフェース（General  Purpose Input Output Port：ＧＰＩＯ）、１０  同期式シリアルインターフェース（SPI）、１１  調歩同期シリアルインターフェース（Universal Asynchronous Receiver Transmitter：ＵＡＲＴ）、１２  キースキャン回路、１３  外部パラレルコントローラ（EXT MEMORY INTERFACE：外部メモリインターフェース）、１４  パルス幅変調回路（PMW：Pulse Width Modulator）、１５  クロック回路（CLKGEN）、１６  内部バスライン、１７  セレクタ部１７、８１  ＩＣパッケージ、８２  外部接続端子（ＩＣピン）、９１  プリント配線基板、９２  電極、９３  半田ボール（微小球状導体）、９４  短絡部分、９５  未接続（オープン）部分、Ｒｐ、Ｒ、ＲＬ  抵抗、ＳＷ  スイッチ、ＳＬ１乃至ＳＬ５  セレクタ、Ａ、Ｔ、ＴＡ、ＴＢ、Ｔ１〜Ｔ５  外部接続端子（ＩＣピン）
【図１】
2007147363.tif 000003
【図２】
2007147363.tif 000004
【図３】
2007147363.tif 000005
【図４】
2007147363.tif 000006
【図５】
2007147363.tif 000007
【図６】
2007147363.tif 000008
【図７】
2007147363.tif 000009
【図８】
2007147363.tif 000010
【図９】
2007147363.tif 000011
【図１０】
2007147363.tif 000012