(57)【要約】【課題】  ２つのサンプルホールド容量に保持された信号の差分を求める回路において、読出しゲインを1未満に設定した場合においても、減算後の出力値がサンプルホールド容量から信号を読み出す演算増幅器のオフセット電圧に影響されないことを特徴とする読出し回路を提供する。【解決手段】  ２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、各々の演算増幅器がリセット動作において、他方のオフセット電圧双方をサンプリングすることに加えて、自身のオフセット電圧をもサンプリングし、前記サンプリングされたオフセット電圧を読出し動作時に各々の演算増幅器出力に加算する手段を有することとする。【選択図】  図１
2007028403.tif 000002
【特許請求の範囲】
【請求項１】
２つのサンプルホールド容量に保持されている信号から演算回路を用いて信号電圧差を得る際にサンプルホールド容量から信号を読み出す信号読出し回路において、
一端が第１のサンプルホールド容量に接続され、他方が第１の演算増幅器の反転入力に接続されている第１のスイッチを有し、前記第１の演算増幅器の非反転入力は基準電圧に接続されており、
一端が第２のサンプルホールド容量に接続され、他方が第２の演算増幅器の反転入力に接続されている第２のスイッチを有し、前記第２の演算増幅器の非反転入力は前記基準電圧に接続されており、
前記第１の演算増幅器の反転入力には第１の容量、第２の容量、第３の容量、第３のスイッチが接続されており、前記第１の容量の他端は第４のスイッチと第５のスイッチに接続されており、前記第４のスイッチの他端は前記第２の演算増幅器の出力に接続され、前記第５のスイッチの他端は前記第１の演算増幅器の出力に接続され、前記第２の容量の他端は第６のスイッチと第７のスイッチに接続されており、前記第６のスイッチの他端は前記第２の演算増幅器の出力に接続され、前記第７のスイッチの他端は前記基準電圧に接続され、前記第３の容量の他端は第８のスイッチと第９のスイッチに接続されており、前記第８のスイッチの他端は前記第１の演算増幅器の出力に接続され、前記第９のスイッチの他端は前記基準電圧に接続されており、
前記第２の演算増幅器の反転入力には第４の容量、第５の容量、第６の容量、第１０のスイッチが接続されており、前記第４の容量の他端は第１１のスイッチと第１２のスイッチに接続されており、前記第１１のスイッチの他端は前記第１の演算増幅器の出力に接続され、前記第１２のスイッチの他端は前記第２の演算増幅器の出力に接続され、前記第５の容量の他端は第１３のスイッチと第１４のスイッチに接続されており、前記第１３のスイッチの他端は前記第１の演算増幅器の出力に接続され、前記第１４のスイッチの他端は前記基準電圧に接続され、前記第６の容量の他端は第１５のスイッチと第１６のスイッチに接続さており、前記第１５のスイッチの他端は前記第２の演算増幅器の出力に接続され、前記第１６のスイッチの他端は前記基準電圧に接続されており、
さらに前記第１のサンプリング容量値と前記第２のサンプリング容量値、前記第１の容量値と前記第４の容量値、前記第２の容量値と前記第５の容量値、前記第３の容量値と前記第６の容量値が各々等しく（各容量値をCT、C1、C2、C3と仮定）、かつ、各々の容量値CT、C1、C2、及びC3が以下の関係式
C1＋C2−C3＝CT
を満たすことを特徴とする信号読出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのサンプルホールド容量に保持された各々の信号電圧差を用いてその後の信号処理を行うシステムにおける信号読出し回路に関するもので、特にファクシミリ、イメージスキャナ、複写機等の画像読取装置の画像読み込み回路部として適用可能な信号読出し回路に関するものである。
【背景技術】
【０００２】
以下、従来技術について説明する。図６は例えば特開2004-165801に示されている信号読出し回路の回路図である。図において101は信号源、102は減算回路である。また51は第1のサンプルホールド容量(CTN)52への書き込みを制御するスイッチ、同様に61は第2のサンプルホールド容量(CTS)62への書き込みを制御するスイッチである。
【０００３】
スイッチ10は、一端を第1のサンプルホールド容量(CTN)52に接続され、他端を第1の演算増幅器(AMP1)11の反転入力端子に接続されている。第1の演算増幅器(AMP1)11の非反転入力端子は、基準電圧VREFに接続されている。さらに第1の演算増幅器(AMP1)11の反転入力端子は、容量(CN1)12、容量(CN2)13及びスイッチ14に接続されている。スイッチ15の一端は、容量(CN1)12に接続されており、他端は第2の演算増幅器(AMP2)31の出力端子に接続されている。スイッチ17は、一端を容量(CN1)12とスイッチ15に接続されており、他端をスイッチ14と第1の演算増幅器(AMP1)11の出力端子に接続されている。またスイッチ16の一端は、容量(CN2)13に接続されており、他端は第2の演算増幅器(AMP2)31の出力端子に接続されている。スイッチ18は、一端を容量(CN2)13とスイッチ16に接続されており、他端を基準電圧VREFに接続されている。
【０００４】
スイッチ30は、一端を第2のサンプルホールド容量(CTS)62に接続され、他端を第2の演算増幅器(AMP2)31の反転入力端子に接続されている。第2の演算増幅器(AMP2)31の非反転入力端子は、基準電圧VREFに接続されている。さらに第2の演算増幅器(AMP2)31の反転入力端子は、容量(CS1)32、容量(CS2)33及びスイッチ34に接続されている。スイッチ35の一端は、容量(CS1)32に接続されており、他端は第１の演算増幅器(AMP1)11の出力端子に接続されている。スイッチ37は、一端を容量(CS1)32とスイッチ35に接続されており、他端をスイッチ34と第2の演算増幅器(AMP2)31の出力端子に接続されている。またスイッチ36の一端は、容量(CS2)33に接続されており、他端は第1の演算増幅器(AMP1)11の出力端子に接続されている。スイッチ38は、一端を容量(CS2)33とスイッチ36に接続されており、他端を基準電圧VREFに接続されている。
【０００５】
またスイッチ10及びスイッチ30の制御端子は第1の制御信号SRに、スイッチ51の制御端子は第2の制御信号φTNに、スイッチ61の制御端子は第3の制御端子φTSにそれぞれ接続されている。またスイッチ14、15、16、34、35、36の制御端子は、第4の制御信号RESに接続されており、スイッチ17、18、37、38の制御端子は、第4の制御信号RESの反転信号である第5の制御信号
【０００６】
【数１】
2007028403.tif 000003
に接続されている。
【０００７】
ここで信号源101はどのような構成であってもよい。以下に信号読出し回路の動作を説明するに当たっては、一例としてイメージスキャナ等の光学センサーに用いられる、光電変換素子とトランジスタによって構成された信号源を示す。71は光電変換素子(PD)であり、カソード端子を高電位側の電源に接続されており、アノード端子をスイッチ72と、トランジスタ73と電流源74とで構成されるソースフォロワ回路の入力端子に接続されている。スイッチ72の他端は第2の基準電圧VRESに、スイッチ72の制御端子は第6の制御信号φPDRESにそれぞれ接続されている。トランジスタのソース端子は信号源101の出力端子VAは、スイッチ51とスイッチ61に接続されている。
【０００８】
次に図７のタイミングチャートを用いて動作の説明を行う。第6の制御信号φPDRESによりスイッチ72はONとなり光電変換素子(PD)71を第2の基準電圧VRESにリセットする。リセットされた光電変換素子(PD)71のアノード端子の電圧は、ソースフォロワ回路によって出力端子VAに出力され、第２の制御信号φTNによりスイッチ51がONすることにより、第1のサンプルホールド容量(CTN)52に書き込まれる。この時の第1のサンプルホールド容量(CTN)52に書き込まれた電圧をVNとする。次に第6の制御信号φPDRESによりスイッチ72がOFFした後に、光電変換素子(PD)71に光が入力され、信号蓄積が開始される。信号蓄積により光電変換素子(PD)71のアノード端子の電圧が変動していき、リセット電圧と同様にソースフォロワ回路の出力端子VAに出力される。設定された所望の蓄積時間において、第３の制御信号φTSによりスイッチ61がONして第2のサンプルホールド容量(CTS)62に書き込まれる。この時の第2のサンプルホールド容量(CTS)62に書き込まれた電圧をVSとする。
【０００９】
次に従来の信号読出し回路の信号読出し時の動作を３つの期間に分けて説明する。この3つの期間は、第1の制御信号SR、第4の制御信号RESと、第４の制御信号RESの反転信号である、第5の制御信号
【００１０】
【数２】
2007028403.tif 000004
の状態（Hi或いはLo）に従って、回路接続状態が変わる事によって実現される。
【００１１】
図８は第1の期間であるリセット期間中の回路接続状態を示している。リセット期間においては、第1の制御信号SRはLo、第4の制御信号RESはHi、第5の制御信号
【００１２】
【数３】
2007028403.tif 000005
はLoである。また図９と図１０は、第2の期間であるキャリブレーション期間の前半部分と後半部分の回路接続状態をそれぞれ示している。キャリブレーション期間においては、第1の制御信号SRはLo、第4の制御信号RESはLo、第5の制御信号は
【００１３】
【数４】
2007028403.tif 000006
Hiである。図１１は第3の期間である読出し期間の回路接続状態を示している。読出し期間においては第1の制御信号SRはHi、第4の制御信号RESはLo、第5の制御信号
【００１４】
【数５】
2007028403.tif 000007
はHiである。なおキャリブレーション期間の前半部分と後半部分は、説明の都合上2つに分離しているものであって、実際は同時に動作が行われているものである。
【００１５】
まず第1の期間であるリセット期間
【００１６】
【数６】
2007028403.tif 000008
の説明をする。図６においてスイッチ14、15、16、34、35、36がONとなり、スイッチ10、17、18、30、37、38がOFFとなる。図８はこの時の回路の接続状態を示している。
【００１７】
第1の演算増幅器(AMP1)11及び第2の演算増幅器(AMP2)31は、それぞれの反転入力端子と出力端子間がショートされ、ゲイン1倍のバッファーとなる。第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31のオフセット電圧を、それぞれVoff1、Voff2とすると、第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31の出力電圧は下記式で表される。
【００１８】
ＯＵＴ１＝ＶＲＥＦ＋Ｖｏｆｆ１            （１）
ＯＵＴ２＝ＶＲＥＦ＋Ｖｏｆｆ２            （２）
この間、容量(CN1)12及び容量(CN2)13は、第2の演算増幅器(AMP2)31の出力端子に接続されているため、（２）式の電圧値をサンプリングしている。同様に容量(CS1)32及び容量(CS2)33は、（１）式の電圧値をサンプリングしている。
【００１９】
次に第２の期間であるキャリブレーション期間
【００２０】
【数７】
2007028403.tif 000009
の前半部分の説明をする。図６においてスイッチ17とスイッチ37がONとなり、スイッチ10、14、15、16、18、30、34、35、36、38がOFFとなる。図９はこの時の回路の接続状態を示している。本来であればスイッチ18とスイッチ38もONとなるが、説明の都合上前半部分ではOFFとしている。
【００２１】
容量(CN1)12のスイッチ15が接続されている側の端子電圧は、前述のリセット期間において（２）式の値となっているため、スイッチ切替によって第1の演算増幅器(AMP1)11の出力端子が（２）式の電圧値となる。同様に第2の演算増幅器(AMP2)31の出力端子は式（１）の電圧値となる。この結果を式に示すと以下のようになる。
【００２２】
ＯＵＴ１＝ＶＲＥＦ＋Ｖｏｆｆ２            （３）
ＯＵＴ２＝ＶＲＥＦ＋Ｖｏｆｆ１            （４）
続いてキャリブレーション期間の後半部分の説明をする。スイッチ17、18、37、38がONとなり、スイッチ10、14、15、16、30、34、35、36がOFFとなる。図１０はこの時の回路の接続状態を示している。
【００２３】
容量(CN2)13のスイッチ16が接続されている側の端子電圧は、前述のリセット期間においてサンプリングしていた（２）式の値から、スイッチ切替によって基準電圧VREFに変化する。この電圧変化によって容量(CN2)13に電荷変動が生じ、その変動分が容量(CN1)12に転送されるため、第1の演算増幅器(AMP1)11の出力電圧が変化する。この間の動作における電荷の総和は、電荷保存則に従い一定である。この結果を式に示すと以下のようになる。
【００２４】
ＣＮ２・（（ＶＲＥＦ＋Ｖｏｆｆ２）ＶＲＥＦ）
＝ＣＳ１・（ＯＵＴ１−（ＶＲＥＦ＋Ｖｏｆｆ２））          （５）
同様に第2の演算増幅器(AMP2)31の出力電圧についても以下の式が得られる。
【００２５】
ＣＳ２・（（ＶＲＥＦ＋Ｖｏｆｆ１）ＶＲＥＦ）
＝ＣＳ１・（ＯＵＴ２−（ＶＲＥＦ＋Ｖｏｆｆ１））          （６）
（５）、（６）式をOUT1及びOUT2について解くと以下の式が得られる。
【００２６】
【数８】
2007028403.tif 000010
つまりキャリブレーション期間において、第1の演算増幅器(AMP1)11出力に、第2の演算増幅器(AMP2)31のオフセット電圧Voff2が、
【００２７】
【数９】
2007028403.tif 000011
倍のゲインを掛けられて加算され、また同様に第2の演算増幅器(AMP2)31出力に、第1の演算増幅器のオフセット電圧Voff1が、
【００２８】
【数１０】
2007028403.tif 000012
倍のゲインを掛けられて加算されている。
【００２９】
最後に第3の期間である読出し期間
【００３０】
【数１１】
2007028403.tif 000013
の説明をする。図６において、スイッチ10、17、18、30、37、38がONとなり、スイッチ14、15、16、34、35、36がOFFとなる。図１１はこの時の回路の接続状態を示している。
【００３１】
スイッチ10がONすることによって、第1のサンプルホールド容量(CTN)52は第1の演算増幅器(AMP1)11の反転入力端子に接続される。この反転入力端子は、非反転入力端子と仮想接地を保持するように動作するため、オフセット電圧も考慮に入れるとを保持する。このため第1のサンプルホールド容量(CTN)52の電位も、VNからに変化し、この際に発生した電荷変動分が容量(CN1)12に転送される。前述したキャリブレーション期間の動作と同様に電荷保存則に従うため、以下の式が得られる。
【００３２】
【数１２】
2007028403.tif 000014
同様に第2の演算増幅器(AMP2)31の出力について以下の式が得られる。
【００３３】
【数１３】
2007028403.tif 000015
（９）、（１０）式をOUT1、OUT2について解くと、以下の式が得られる。
【００３４】
【数１４】
2007028403.tif 000016
ここで以下の関係を仮定し、
CTS=CTN=CT,CN1=CS1=Cf1,CN2=CS2=Cf2          （１３）
（１１）式、（１２）式、（１３）式より、第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31の出力値の差分が得られ、下記式で表される。
【００３５】
【数１５】
2007028403.tif 000017
ここで（１４）式の右辺第2項が０となる以下の関係式を満たせば、
【００３６】
【数１６】
2007028403.tif 000018
減算回路102の出力結果は、以下の式となる。
【００３７】
【数１７】
2007028403.tif 000019
従って減算回路102の出力において、第1の演算増幅器(AMP1)11及び第2の演算増幅器(AMP2)31のオフセット電圧はキャンセルされ、第1のサンプル容量(CTN)52と第2のサンプル容量(CTS)62に書き込まれた電圧値、VN及びVSの差分を、サンプル容量値CTと容量値Cfの容量比で決まる、信号読出しゲインであるCT/Cf倍した値が得られる。
【００３８】
以上説明したように従来の信号読出し回路においては、リセット期間においてサンプリングした一方の演算増幅器のオフセット電圧を、他方の演算増幅器出力に加算して読み出すことにより、双方の出力に同一のオフセット電圧をもたらし、減算回路出力において演算増幅器のオフセット電圧をキャンセルすることが可能となる。
【００３９】
【特許文献１】特開2004-165801号公報（第11頁、図1）
【発明の開示】
【発明が解決しようとする課題】
【００４０】
上述した信号源の例と同様に、イメージスキャナ等の光学センサーに用いられる信号源を例に取った場合、センサー出力の信号成分(S)は、光電変換素子（PD）に入射する単位光量あたりで考えると、
【００４１】
【数１８】
2007028403.tif 000020
と表される。ただし信号源内のソースフォロワゲインを１とし、かつ減算回路出力がそのままセンサー出力と仮定している。一方センサー出力のノイズ成分(N)の大部分は、光電変換素子(PD)の接合容量やサンプルホールド容量の大きさで決まってくるため、光電変換素子(PD)からサンプルホールド容量までのノイズ量をNALLとすれば、
【００４２】
【数１９】
2007028403.tif 000021
と表すことができる。この時のセンサー出力の信号成分とノイズ成分の比率、いわゆるS/N比は以下の式で表される。
【００４３】
【数２０】
2007028403.tif 000022
上述した構成においてS/N比の向上を図るためには、光電変換素子(PD)の感度GPDを大きくし、信号成分(S)を大きく取ればよい。しかし信号成分(S)を大きくしていくということは、信号振幅を大きくしていくということであり、回路内で信号を飽和させてしまい、センサーとしてのダイナミックレンジを圧迫してしまう。このような状況を避けるためには、読出しゲインCT/Cfを小さくしていけばよい。
【００４４】
しかしながら信号読出しゲインCT/Cfを1未満に設定した場合、（１５）式を満たすことは物理的に不可能であり、演算増幅器のオフセット電圧をキャンセルできないため、従来の信号読出し回路の構成を用いた場合、信号読出しゲインCT/Cfは１が最小値となり、S/N比の向上に限界が生じる。
【００４５】
本発明はこのような課題を鑑みてなされ、２つのサンプルホールド容量に保持されている信号から、演算回路を用いて信号電圧差を得る際に、サンプルホールド容量から信号を読み出す信号読出し回路において、信号読出しゲインが1未満においても、演算増幅器のオフセット電圧をキャンセルすることが可能な回路構成を実現することを目的とする。
【課題を解決するための手段】
【００４６】
上記の課題を解決するため、本発明に掛かる信号読出し回路は、２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、各々の演算増幅器がリセット動作において、他方のオフセット電圧双方をサンプリングすることに加えて、自身のオフセット電圧をもサンプリングし、前記サンプリングされたオフセット電圧を読出し動作時に各々の演算増幅器出力に加算することにより、双方の出力に同一のオフセット電圧をもたらし、双方の出力を入力に持つ減算回路出力において出力オフセットをキャンセルでき、かつ読出しゲインを1未満においても設定可能であることを特徴とする。
【発明の効果】
【００４７】
以上説明したとおり、本発明によれば、２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、読出しゲインを1未満に設定した場合においても、各々の演算増幅器がリセット動作において、他方のオフセット電圧に加えて、自身のオフセット電圧もサンプリングし、各々の演算増幅器出力に加算し、減算回路出力において出力オフセットをキャンセルする信号読出し回路が実現する。これにより、例えば光学センサーにおいて、信号読出し回路の読出しゲインを１未満に設定することによって、更なるセンサーのS/N比向上を図ることが可能となる、という効果を奏する。
【発明を実施するための最良の形態】
【００４８】
次に、本発明の詳細を実施例の記述に従って説明する。
【実施例１】
【００４９】
図１は本発明にかかる信号読出し回路の実施例１の構成を示している。前述した従来例の構成図である図６と同じ部品に関しては、同一の番号を付しその説明を省略し、図６に対して追加となった部分についてのみ説明する。容量(CN3)19は、第1の演算増幅器(AMP1)11の反転入力端子に接続されている。スイッチ20は、一端を容量(CN3)19に接続されており、他端を第1の演算増幅器(AMP1)11の出力端子に接続されている。スイッチ21は、一端を容量(CN3)19とスイッチ20に接続されており、他端を基準電圧VREFに接続されている。容量(CS3)39は、第２の演算増幅器(AMP2)31の反転入力端子に接続されている。スイッチ40は一端を容量(CS3)39に接続されており、他端を第2の演算増幅器(AMP2)31の出力端子に接続されている。スイッチ41は、一端を容量(CS3)39とスイッチ40に接続されており、他端を基準電圧VREFに接続されている。
【００５０】
次に動作について説明する。基本的なタイミングはすべて従来回路の説明で示した、図７のタイミングチャートと同様であるため、サンプルホールド容量に書き込まれるまでの動作についての説明は省略し、信号読出し回路の読出し時の動作を、従来例と同様に3つの期間に分けて説明を行う。リセット期間時の回路接続状態を図２に、キャリブレーション期間の前半部分の回路接続状態を図３に、キャリブレーション期間の後半部分の回路接続状態を図４に、読出し期間の回路接続状態を図５に示す。
【００５１】
まず第1の期間であるリセット期間
【００５２】
【数２１】
2007028403.tif 000023
の説明をする。図1において、スイッチ14、15、16、20、34、35、36、40がONとなり、スイッチ10、17、18、21、30、37、38、41がOFFとなる。
【００５３】
リセット期間においては、ゲイン1倍のバッファー状態となるため、第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31の出力電圧は従来回路と同様に、下記式で表される。
【００５４】
ＯＵＴ１＝ＶＲＥＦ＋Ｖｏｆｆ１          （１９）
ＯＵＴ２＝ＶＲＥＦ＋Ｖｏｆｆ２          （２０）
容量(CN1)12、容量(CN2)13、容量(CS3)39が、第2の演算増幅器(AMP2)31の出力端子に接続され、（２０）式の電圧値をサンプリングしており、同様に容量(CS1)31、容量(CS2)33、容量(CN3)19が、（１）式の電圧値をサンプリングしている。
【００５５】
次に第2の期間であるキャリブレーション期間
【００５６】
【数２２】
2007028403.tif 000024
の前半部分の説明をする。図1において、スイッチ17とスイッチ37がONとなり、スイッチ10、14、15、16、18、20、21、30、34、35、36、40、41がOFFとなる。図３はこの時の回路の接続状態を示している。本来であれば、スイッチ18、21、38、41もONとなるが、説明の都合上OFFとしている。
【００５７】
従来回路と同様に、第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31の出力電圧は以下の式で示される。
【００５８】
ＯＵＴ１＝ＶＲＥＦ＋Ｖｏｆｆ２          （２１）
ＯＵＴ２＝ＶＲＥＦ＋Ｖｏｆｆ１          （２２）
続いてキャリブレーション期間の後半部分の説明をする。スイッチ17、18、21、37、38、41がONとなり、スイッチ10、14、15、16、20、30、34、35、36、40がOFFとなる。図４はこの時の回路の接続状態を示している。
【００５９】
容量(CN2)13のスイッチ16が接続されている側の端子電圧は、前述のリセット期間において（２０）式の値から、また容量(CN3)19のスイッチ20が接続されている側の端子電圧は、同様に（１９）式の値から、スイッチ切替によって基準電圧VREFに変化する。この電圧変化によって容量(CN2)13及び容量(CN3)19に電荷変動が生じ、その変動分が容量(CN1)12に転送されるため、第1の演算増幅器(AMP1)11の出力電圧が変化する。この間の動作における電荷の総和は、電荷保存則に従い一定である。この結果を式に示すと以下のようになる。
【００６０】
CN2・((VREF+Voff2)-VREF)+CN3・((VREF+Voff1)-VREF)
=CN1・(OUT1-(VREF+Voff2))                      （２３）
同様に第2の演算増幅器(AMP2)31の出力電圧についても以下の式が得られる。
【００６１】
CN2・((VREF+Voff1)-VREF)+CS3・((VREF+Voff2)-VREF
=CS1・(OUT2-(VREF+Voff1))                      （２４）
（２３）、（２４）式をOUT1及びOUT2について解くと以下の式が得られる。
【００６２】
【数２３】
2007028403.tif 000025
つまりキャリブレーション期間において、第2の演算増幅器(AMP2)31のオフセット電圧が、
【００６３】
【数２４】
2007028403.tif 000026
倍のゲインを掛けられ、且つ第1の演算増幅器(AMP1)11のオフセット電圧が、
【００６４】
【数２５】
2007028403.tif 000027
倍のゲインを掛けられて、第1の演算増幅器(AMP1)11出力に加算されている。
【００６５】
また同様に第１の演算増幅器(AMP1)11のオフセット電圧が、
【００６６】
【数２６】
2007028403.tif 000028
倍のゲインを掛けられ、且つ第２の演算増幅器(AMP2)31のオフセット電圧が、
【００６７】
【数２７】
2007028403.tif 000029
倍のゲインを掛けられて、第２の演算増幅器(AMP2)31出力に加算されている。
【００６８】
最後に第3の期間である読出し期間
【００６９】
【数２８】
2007028403.tif 000030
の説明をする。図１において、スイッチ10、17、18、21、30、37、38、41がONとなり、スイッチ14、15、16、20、34、35、36、40がOFFとなる。図５はこの時の回路の接続状態を示している。
【００７０】
スイッチ10がONすることによって、従来回路と同様に、第1のサンプルホールド容量(CTN)52上の電位はVNからに変化し、電荷変動分が容量(CN1)12に転送される。この間は電荷保存則により総電荷数は一定であるため、以下の式が得られる。
【００７１】
【数２９】
2007028403.tif 000031
（２７）、（２８）式をOUT1、OUT2について解くと、
【００７２】
【数３０】
2007028403.tif 000032
ここで以下の関係を仮定し、
CTS=CTN=CT,CN1=CS1=Cf1,CN2=CS2=Cf2,CN3=CS3=Cf3          （３１）
（２９）、（３０）、（３１）式より第1の演算増幅器(AMP1)11と第2の演算増幅器(AMP2)31の出力値の差分が得られ、下記式で表される。
【００７３】
【数３１】
2007028403.tif 000033
ここで（３２）式の右辺第2項が０となる以下の関係式を満たせば、
【００７４】
【数３２】
2007028403.tif 000034
減算回路102の出力結果は、従来回路と同様に以下の式となり、減算回路の出力において、演算増幅器のオフセット電圧をキャンセルすることが可能となる。
【００７５】
【数３３】
2007028403.tif 000035
ここで、例えば読み出しゲインCT/Cf1を1未満の1/2の場合、
【００７６】
【数３４】
2007028403.tif 000036
と容量サイズを設定すれば（３３）式を満たし、ゲイン1未満においてもオフセット電圧をキャンセルできることがわかる。
【００７７】
このように、本実施の形態によれば、２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、読出しゲインを1未満に設定した場合においても、各々の演算増幅器がリセット動作において、他方のオフセット電圧に加えて、自身のオフセット電圧もサンプリングし、各々の演算増幅器出力に加算し、減算回路出力において出力オフセットをキャンセルする信号読出し回路が実現する。
【図面の簡単な説明】
【００７８】
【図１】本発明に掛かる、信号読出し回路の実施の形態１の構成を示す図である。
【図２】実施の形態１のリセット期間における回路接続を示す図である。
【図３】実施の形態１のキャリブレーション期間の前半部分における回路接続を示す図である。
【図４】実施の形態１のキャリブレーション期間の後半部分における回路接続を示す図である。
【図５】実施の形態１の読出し期間における回路接続を示す図である。
【図６】従来の信号読出し回路の構成を示す図である。
【図７】従来の信号読出し回路の動作を示すタイミングチャート図である。
【図８】従来の信号読出し回路のリセット期間における回路接続を示す図である。
【図９】従来の信号読出し回路のキャリブレーション期間の前半部分にける回路接続を示す図である。
【図１０】従来の信号読出し回路のキャリブレーション期間の後半部分における回路接続を示す図である。
【図１１】従来の信号読出し回路の読出し期間における回路接続を示す図である。
【図１】
2007028403.tif 000037
【図２】
2007028403.tif 000038
【図３】
2007028403.tif 000039
【図４】
2007028403.tif 000040
【図５】
2007028403.tif 000041
【図６】
2007028403.tif 000042
【図７】
2007028403.tif 000043
【図８】
2007028403.tif 000044
【図９】
2007028403.tif 000045
【図１０】
2007028403.tif 000046
【図１１】
2007028403.tif 000047