(57)【要約】      （修正有）【課題】２つのビットを記憶するＮＲＯＭセルを正確に読み出す。【解決手段】本方法は、メモリセルの異なるグループの閾値電圧分布の変化の関数としてメモリセルのグループを読出すための読出し基準レベルを変更する段階を含む。変更ステップは、不揮発性メモリセルアレイのメモリセルのグループと関連付けられた履歴セルのグループの履歴読出し基準レベルを決定する段階と、履歴セルのグループの正確な読出しを可能にする段階と、第１の読出し基準レベルに応じてメモリ読出し基準レベルを選択する段階と、不揮発性メモリアレイのセルを読出す段階とを含む。【選択図】図７
2007052907.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリセルアレイに属するメモリアレイのグループに関連付けられた履歴セルのグループのプログラム閾値電圧に基づいてメモリ読出し基準レベルを決定する段階と、
前記メモリ読出し基準レベルを用いて前記アレイのメモリセルを読出す段階と、
を含む方法。
【請求項２】
前記決定段階が、
複数の履歴読出し基準レベルを保持する段階と、
前記複数の履歴読出し基準レベルの少なくとも１つに関して前記履歴セルのグループを読出す段階と、
前記履歴読出し基準レベルの読出しに応じてメモリ読出し基準レベルを選択する段階と、
を含む請求項１に記載の方法。
【請求項３】
前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しいことを特徴とする請求項２に記載の方法。
【請求項４】
前記履歴読出し基準レベルは、前記メモリ読出し基準レベルに等しくないことを特徴とする請求項２に記載の方法。
【請求項５】
前記非同等性は、前記少なくとも１つの履歴セルの読出し値とその関連する前記メモリアレイセルの読出し値との間に保持される所定マージンに依存することを特徴とする請求項４に記載の方法。
【請求項６】
前記履歴読出し基準レベルの数が前記メモリ読出し基準レベルの数と異なることを特徴とする請求項２に記載の方法。
【請求項７】
読出し基準セルを有する段階と、前記読出し基準セルのワード線とは異なるレベルの前記履歴セルのワード線を起動する段階とを更に含む請求項１に記載の方法。
【請求項８】
各前記履歴セルのグループに前記関連するメモリセルとほぼ同じ条件でほぼ同じ事象をパスさせる段階を含む請求項１に記載の方法。
【請求項９】
前記履歴セルのグループ内のセルの数量が前記関連するメモリセルの数量に近づくことを特徴とする請求項１に記載の方法。
【請求項１０】
前記事象がプログラミング及び消去を含み、前記条件が前記プログラミング及び消去のタイミングを含むことを特徴とする請求項８に記載の方法。
【請求項１１】
前記消去が前記メモリアレイセルのサブグループに対して実行されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記タイミングは、前記履歴セルによって生じる前記事象間の時間経過が前記関連するメモリセルによって生じる前記事象間の第２の時間経過と一致するように調整されることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記履歴セル及び前記メモリセルは、ＮＲＯＭ（窒化物読出し専用メモリ）セルであることを特徴とする請求項１に記載の方法。
【請求項１４】
前記履歴セル及び前記メモリセルは、１セルにつき１ビットのモード、１セルにつきデュアルビットのモード、及びマルチレベルモードのうちの１つで動作されるＮＲＯＭセルであることを特徴とする請求項１に記載の方法。
【請求項１５】
互いの短時間スパン内に前記少なくとも１つの履歴セルと前記関連するメモリセルの少なくとも１つとをプログラミングする段階を更に含む請求項２に記載の方法。
【請求項１６】
前記メモリ読出し基準レベルが変化した後で前記アレイをプログラムするためのプログラミング検証レベルを変更する段階を更に含む請求項２に記載の方法。
【請求項１７】
前記プログラミング検証レベルは、前記アレイ上で消去動作が実行された後に初期レベルに戻されることを特徴とする請求項１６に記載の方法。
【請求項１８】
最も低いプログラム閾値レベルが生じる前記分布の統計的にノイズの多い端部に対して内部にある前記プログラム閾値電圧レベルの分布範囲内に前記履歴読出し基準レベルを設定する段階を更に含む請求項２に記載の方法。
【請求項１９】
前記履歴読出し基準レベルが前記分布内でＸ番目に低いプログラム閾値電圧レベルであることを特徴とする請求項１８に記載の方法。
【請求項２０】
前記Ｘが８であることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記メモリ読出し基準レベルが変化した後に前記アレイをプログラミングするためのプログラミング検証レベルを変更する段階を含む請求項１に記載の方法。
【請求項２２】
メモリ読出し基準レベルが変化した後に不揮発性メモリセルのアレイをプログラミングするためのプログラミング検証レベルを変更することを含む方法。
【請求項２３】
前記プログラミング検証レベルは、前記アレイ上で消去動作が実行された後に初期レベルに戻されることを特徴とする請求項１６に記載の方法。
【請求項２４】
不揮発性メモリセルのアレイであって、
グループに分割される第１の多数のアレイセルと、
グループに分割され、各グループが前記アレイセルの１つのグループと関連付けられ適合される第２の多数の履歴セルと、
各々が異なる履歴読出し基準レベルを定める、前記履歴セルのグループを読出すための第１の複数の履歴読出し基準セルと、
各々が異なる読出し基準レベルを定める、前記メモリセルのグループを読出すための第２の複数のメモリ読出し基準セルと、
を含むアレイ。
【請求項２５】
前記履歴セルの各グループが、関連する前記メモリセルの横列内の１つの履歴セルであることを特徴とする請求項２４に記載のアレイ。
【請求項２６】
前記履歴セルの各グループが、関連する前記メモリセルの複数の横列の上にあるセルの１つの横列であることを特徴とする請求項２４に記載のアレイ。
【請求項２７】
前記履歴セルの各グループが、関連する前記メモリセル近傍に位置することを特徴とする請求項２４に記載のアレイ。
【請求項２８】
前記第２の複数のメモリ読出し基準セルが、前記第１の複数の履歴読出し基準セルよりも大きいものであることを特徴とする請求項２４に記載のアレイ。
【請求項２９】
前記履歴セル及び前記メモリセルがＮＲＯＭ（窒化物読出し専用メモリ）セルであることを特徴とする請求項２４に記載のアレイ。
【請求項３０】
前記履歴セル及び前記メモリセルが、１セルにつき１ビットのモード、１セルにつきデュアルビットのモード、及びマルチレベルモードのうちの１つで動作されるＮＲＯＭセルであることを特徴とする請求項２４に記載のアレイ。
【請求項３２】
前記履歴セルの各グループが、前記関連するメモリセルのグループとほぼ同じ条件でほぼ同じ事象をパスすることを特徴とする請求項２４に記載のアレイ。
【請求項３３】
前記履歴セルの各グループ内のセルの数量が前記関連するメモリセルの数量に近づくことを特徴とする請求項２４に記載のアレイ。
【請求項３４】
前記アレイセルの各グループが消去動作中にサブグループに区切られることを特徴とする請求項２４に記載のアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、不揮発性メモリセルに関し、特に不揮発性メモリセルの読出し方法に関する。
【背景技術】
【０００２】
デュアルビットメモリセルは、当該技術分野で公知である。このようなメモリセルの１つには、導電層１８とチャネル２０との間に挟まれた窒化物ベース層１６に２つのビット１２及び１４を記憶するＮＲＯＭ（窒化物読出し専用メモリ）セル１０があり、以下で参照される図１に示されている。ＮＲＯＭセルは、多くの特許、例えば本発明の同一出願人に譲受された米国特許第６，６４９，９７２号に記載されており、その開示は本明細書に組み込まれる。
【０００３】
ビット１２及び１４は、個々にアクセス可能であり、従って、プログラム（従来的には「０」で示される）、消去（従来的には「１」として記される）、又は読出しを別々に行うことができる。ビット（１２又は１４）の読出しは、特定のビットを読出す際に見られるような閾値電圧Ｖｔが、読出し基準電圧レベルＲＤを上回る（プログラムされる）か、又は下回る（消去される）か否かを判定することを伴う。
【０００４】
図２を参照すると、閾値電圧Ｖｔに応じたメモリチップ（通常はメモリアレイに形成された多数のＮＲＯＭセルを有する）のプログラム状態及び消去状態の分布を示している。消去されるビットは、その閾値電圧が消去閾値電圧ＥＶを下回って低下したものである。従って、消去分布３０は通常、消去閾値電圧ＥＶの近傍（及び好ましくは消去閾値以下）の最右ポイントを有する。同様に、プログラムされるビットは、その閾値電圧がプログラム閾値電圧ＰＶを上回って高くなったものである。従って、プログラム分布３２は通常、プログラム閾値電圧ＰＶの近傍（及び好ましくはプログラム閾値電圧以上）の最左ポイントを有する。
【０００５】
２つの閾値電圧ＰＶとＥＶの差は、オペレーションのウィンドウＷ０である。読出し基準電圧レベルＲＤは通常、ウィンドウＷ０内に置かれ、一例として、読出し基準セルから生成することができる。読出し基準セルは一般に、必須ではないが、米国特許第６，４９０，２０４号で説明されるように非ネイティブ状態にあり、該特許は本発明の同一出願人に譲受され、その開示内容が引用により本明細書に組み込まれる。このような場合には、読出し基準セルの閾値電圧は、図２のＲＤレベルとすることができる。
次に、読出されているビットからの信号は、読出し基準レベルによって生成される信号と比較回路（例えば、差動検出増幅器）により比較され、その結果によってアレイセルがプログラム状態か又は消去された状態であるかを判定する必要がある。或いは、基準セルを使用するのではなく、読出し基準信号は、別々に生成された電圧又は電流信号とすることもできる。読出し基準信号を生成するための他の方法は、当該技術分野で公知である。
【０００６】
【特許文献１】米国特許第６，６４９，９７２号公報
【特許文献２】米国特許第６，４９０，２０４号公報
【発明の開示】
【０００７】
検出方式回路が完璧なものではなく、その特性が種々の動作条件及び環境条件で変化する場合があるので、「０」と「１」をそれぞれ正しく読出すために、通常はマージンＭ０及びＭ１が必要とされる。プログラム分布及び消去分布がこれらのマージンを越えている限りは、信頼性のある読出しを達成することができる。
【０００８】
本発明と見なされる主題は、特に、添付の請求項で示し明確に請求される。しかしながら、本発明の目的、特徴、及び利点と共に動作の構成及び方法の両方に関する本発明は、添付図面と共に読めば以下の詳細な説明を参照することによって最もよく理解することができる。
【０００９】
図を簡略化し明確にするために、図示の要素は必ずしも縮尺通りに描かれていないことが理解されるであろう。例えば、要素の一部の寸法は、分かりやすいように他の要素に対して強調している場合がある。更に、適切と考えられる場合には、参照符号は、対応する要素又は類似の要素を示すために複数の図で重複している場合がある。
【発明を実施するための最良の形態】
【００１０】
以下の詳細な説明では、多数の特定の詳細が本発明の理解を完全にするために示されている。しかしながら、本発明がこれらの特定の詳細なしで実施することができる点は当業者であれば理解されるであろう。他の場合では、公知の方法、手順、及び構成要素は、本発明を曖昧にすることの無いよう詳細には説明しない。
【００１１】
出願人は、セルが複数の消去及びプログラミングサイクルを繰り返すときにオペレーションのウィンドウが経時的に変化する可能性があることが分かった。オペレーションのウィンドウは、縮小及び／又はドリフトすることができ、この両方は、読出しオペレーションの精度に影響を与える可能性がある。
【００１２】
図３を参照すると、例示的なメモリアレイのオペレーションの開始後のあるポイントでの消去分布４０及びプログラム分布４２がそれぞれ示されている。
【００１３】
各ビットは、消去電圧ＥＶより低い閾値電圧まで消去されるが、消去分布４０は、消去電圧ＥＶよりも僅かに高くシフトされているように見える場合がある。出願人は、これがセルの２つのビットが互いに幾らか影響を及ぼすことに起因している可能性のあることが分かった。両方のビットが消去される場合、各ビットの閾値電圧は、消去電圧ＥＶより低い（消去分布４０内の小さい方の分布４４によって示されている）ものとすることができる。しかしながら、両ビットの一方が、ビットの他方が消去されている間にプログラムされる場合には、消去ビットの閾値電圧は、他方のビットのプログラム状態に起因してより高く見える可能性がある。これは、消去分布４０内の２番目に小さい分布４６によって示されており、そのビットの幾つかは、消去電圧ＥＶよりも高く見える閾値電圧を有することができる。これは通常、「セカンドビット効果」と呼ばれる。更に、消去ビットは、トラッピング層内の電荷再分布及びトラッピング層内への意図しない電荷注入に起因して消去電圧ＥＶよりも僅かに高くシフトしているように見える可能性がある。
【００１４】
出願人は、プログラム及び消去サイクルを繰り返した後、プログラム分布４２がプログラミング電圧ＰＶより低くシフトする場合があることが更に分かった。これは、消去／プログラムサイクル後のセルの保存特性によって生じる可能性がある。プログラム分布４２のこの下方シフトは、時間と温度に依存し、シフト率はまた、セルのこれまでのプログラム／消去サイクル数に依存する。
【００１５】
これらのシフト分布の結果により、オペレーションのウィンドウを異なるオペレーションのウィンドウＷｍを縮小させる可能性がある。出願人は、異なるウィンドウＷｍが元のウィンドウＷ０と一致する場合もあれば、一致しない場合もあることが分かった。図３は、元のウィンドウＷ０の中心からシフトした中心を有する例示的なウィンドウＷｍを示している。出願人は、これらの変化の１つ又は両方が読出しオペレーションの品質に影響を与える可能性があることが分かった。これは、図４に示されており、次に参照する。
【００１６】
図４は、読出し基準電圧レベルＲＤ及びこれに関連する設計マージンＭ１が追加された以外は図３と同様である。従来技術では、予測されるプログラム及び消去マージン損失に応じて読出し基準電圧レベルＲＤを位置付けることが必要とされる。通常、プログラムマージン損失の方がより大きく、従って図４では、保存損失が生じた後にプログラム状態ビットの正確な読出しを保証するために、読出し基準電圧レベルＲＤは消去検証レベルＥＶに更に近接して割り当てられている。読出し基準電圧レベルＲＤと消去検証レベルＥＶとの間の距離は、消去状態ビットの正確な読出しを確実にするために設けられる合計消去マージンである。合計消去マージンから、回路欠陥を補償して消去ビットの正確な読出しを保証するためのマージンＭ１が必要となる場合がある。ＥＶレベルより低い消去ビットの元の配置（通常は消去オペレーションの後）は、Ｍ１より大きなマージン、従って「１」のビットの信頼性のある読出しを可能にした。残念ながら、図４に示されるように、消去分布４０は消去閾値電圧ＥＶより高くドリフトしている可能性があるので、マージンＭ１はもはや保持されない場合もある。消去分布４６（実線のマーキングによって示される）内に幾つかのビットが存在する場合があり、これらは、閾値電圧がマージンＭ１よりも低くないので誤って読み出される（すなわちプログラムされたものとして読み出される）可能性がある。
【００１７】
ここで図５Ａ、５Ｂ、及び５Ｃを参照すると、これらは全て、オペレーションのウィンドウでの変化の関数として移動することができる移動読出し基準レベルＭＲＬを使用して、本発明に従って構成及び動作可能なメモリセルを読出す方法を示している。
【００１８】
本発明の好ましい実施形態によれば、消去及びプログラムオペレーションの直後（図５Ａ）、移動読出しレベルＭＲＬは、消去分布５０Ａとプログラム分布５２Ａとの間の読出しレベルＲＤ１に配置することができ、ここで消去分布５０Ａは、消去閾値電圧ＥＶより僅かに高く（セカンドビット効果に起因して）、プログラム分布５２Ａは、プログラミング閾値電圧ＰＶよりも完全に又はほぼ完全に高いところにある。適切なマージンＭ１及びＭ０は、回路及び検出方式の欠陥を克服し、ビット状態の正確な検出を保証するために読出しレベルＲＤ１から定義することができる。図５Ａにおいて、消去及びプログラム分布は、マージンＭ１及びＭ０をそれぞれ越えている。従って、このポイントでは、読出しレベルＲＤ１は、１及び０の両方を正常且つ確実に読出すことができる。
【００１９】
セルが複数のプログラミング及び消去サイクルを既に受けている場合には、ある時間期間後、分布がシフトする可能性がある。図５Ｂにおいて５２Ｂで表記されたプログラム分布は、より下側に移動し、従って、そのほとんどの部分がプログラム閾値電圧ＰＶより下側にある。しかしながら、図５Ｂにおいて５０Ｂで表記された消去分布もまた、一般的には下側に移動している。オペレーションのウィンドウＷＢが図５Ａのウィンドウ（ラベルＷＡ）に近い幅又は同じ幅である場合には、その中心は変化している。その結果として、マージンＭ０を有する読出し基準レベルＲＤ１はもはや、「０」としてプログラム分布５２Ｂのビット全てを正確に読出すことはできない。
【００２０】
本発明の好ましい実施形態によれば、図５Ｂの状況では、移動読出しレベルＭＲＬは、第２読出しレベルＲＤ２まで移動することができる。この状況において、読出しレベルＲＤ２を基準としてビットを読出す場合、マージンＭ０及びＭ１はシフトされたＲＤ２読出しレベル以外に保持され、従って、両方の分布（５０Ｂと５２Ｂ）のビットの全ては、消去（「１」）又はプログラム（「０」）されたものとして正確に読み取ることができる。
【００２１】
図５Ｃは、更に分布がシフトした第３の事例を示しており、オペレーションのウィンドウＷＣが更に縮小及び／又はシフトされている。本発明の好ましい実施形態によれば、移動読出しレベルＭＲＬは、第３読出しレベルＲＤ３（マージンＭ０とＭ１と共に）に移動して、オペレーションのウィンドウの変化に対応し、分布５０Ｃ及び５２Ｃのビット全ての信頼性のある読出しを保証することができる。
【００２２】
読出しレベルＲＤ１及びＲＤ２は図５Ｃの分布を正常に読出すことができない点を理解されたい。読出しレベルＲＤ１及びＲＤ２の両方は、０の少なくとも幾つかを誤って読出す可能性がある（読出しレベルまでのプログラム分布５２Ｃの左側の距離が、必要とされるマージンＭ０より小さいため）。同様に、第３読出しレベルＲＤ３は、分布５０Ａ及び５０Ｂの右側が読出しレベルＲＤ３から必要とされるマージンＭ１を保持しないので、図５Ａ及び５Ｂの分布で使用された１の幾つかを誤って読出す可能性がある。
【００２３】
任意の所与の時間においてどの読出しレベルを利用するかを選択することは、どのような好適な方法で行ってもよく、全てのこのような方法は本発明に含まれる。ここで図６Ａに示された１つの実施例を参照する。この実施例では、６０で表記されたメモリアレイは、読出されることになるメモリセル６２と、履歴セル６４とを含むことができる。少なくとも１つの履歴セル６４は、メモリセル６２のサブセットに関連付けることができ、メモリセル６２の対応するサブセットとほぼ同じ事象を好ましくはほぼ同じ時間にほぼ同じ条件でパスさせることができる。
【００２４】
ここで図６Ｂに示された特定の実施例を参照する。この実施例では、履歴セル６４Ａは、メモリセル６２の横列Ａと関連付けることができ、横列Ａのセル６２と同時にプログラム及び消去することができ、常に既知の所定状態にまで引き戻される。この所定状態は、例えば、セルの両方のビット（すなわち両方の記憶領域）がプログラム状態にあるようにすることができ、又は別の場合では、ビットの１つだけがプログラム状態にされ、他のビットが消去されたままであるようにすることができる。
【００２５】
ここで図６Ｃに示された別の実施例を参照する。この実施例では、履歴セル６４のセットＨ’は、アレイ６０のメモリセル６２のセクションＧ’に関連付けることができる。履歴セル６４のセットＨ’は、これらが関連付けられるセクションＧ’のメモリセル６２とほぼ同じ事象をほぼ同じ条件でパスさせる限り、メモリアレイ内のどこにあってもよい。履歴セル６４Ｇは、常に所定状態にまで引き戻される。履歴セルの幾つかは、プログラム状態の両ビット（すなわち両方の記憶領域）を有することができ、他の履歴セルは、プログラム状態のビットの１つだけを有することができる。
【００２６】
図６Ｄでは、履歴セル６４のセットＨは、アレイ６０のセクションＧに隣接するセルの横列とすることができる。通常、このような各横列は、５１２〜１０００のセルを有することができ、セクションＧには２５６〜５１２の横列が存在することができる。
【００２７】
履歴セル６４を用いて、関連付けられるメモリセル６２のサブセットを読出すのに使用される最も適切な基準読出しレベルを求めることができる。基準読出しレベル、又はより好ましくは履歴セル６４の正確な読出し値を生成することができる最高基準読出しレベル（履歴セル６４が通常はプログラム状態にあるので「０」読出し値）を用いて、付加されるマージンの有無に関係なくメモリセル６２の関連するサブセットを読出すことができる。
【００２８】
履歴セル６４を正確に読出すのに使用される基準読出しレベルは、「履歴読出し基準レベル」として既知とすることができる。メモリセル６２の関連するサブセットは、履歴読出し基準レベルと同じか或いはこれに付加されたマージンを有することができる「メモリ読出し基準レベル」で読出すことができる。
【００２９】
次に図７を参照すると、２つのプログラム分布６１及び６３並びに消去分布６５が示されている。プログラム分布６１は、図６Ｄで示された履歴セル６４についてのプログラム分布とすることができ、プログラム分布６３は、セル６４を関連付けることができるアレイ６０内のアレイセル６２のグループＧについてのプログラム分布とすることができる。より少ない数の履歴セル６４がより多い数のアレイセル６２を表すことができるので、分布６１は、図７において分布６３よりも小さく示される。従って、プログラム分布６１の端部ＥＰＧは、プログラム分布６３の端部ＥＰＧよりも高い電圧に位置付けることができる。
【００３０】
図７は、履歴読出し基準レベルを定める２つの履歴基準レベルＲＤ１’及びＲＤ２’と、３つの関連するメモリ読出しレベルＲＤ１、ＲＤ２及びＲＤ３を示しており、ここでＲＤ１’＞ＲＤ２’及びＲＤ１＞ＲＤ２＞ＲＤ３である。
【００３１】
履歴プログラム分布６１は最初に、履歴読出しレベルＲＤ１でチェックすることができる。図７に示すように、読出しレベルＲＤ１’が使用されるときに履歴セル６４の一部が消去されているように読出される場合には、履歴読出しレベルＲＤ２’を用いて履歴セル６４を読出すことができる。この実施例では、履歴読出しレベルＲＤ２’は履歴セル６４を正常に読出すことができ、従って、これらの関連するメモリセル６２のサブセットＧは、関連するメモリ読出し基準レベルＲＤ２を用いて読出すことができる。図７の実施形態において、最も低い履歴読出し基準レベル（この実施例ではＲＤ２’）は、読出しレベルＲＤ２（履歴セルの全てが履歴読出しレベルＲＤ２’でプログラム状態として読出される場合）又は読出しレベルＲＤ３（履歴セルの一部がＲＤ２’で消去状態として読出される場合）のいずれかに関連付けることができる。
【００３２】
図７は、各履歴読出しレベルＲＤｉ’とその関連するメモリ読出しレベルＲＤｉとの間のマージンＭＨＲＤｉを示している。図７の実施例では、マージンＭＨＲＤｉは、分布６１及び６３における異なる数のビットと関連付けられた推定差分ＥＰＨ−ＥＰＧとして定義することができる。マージンＭＨＲＤｉは他の任意の好適な方法で定義してもよい点は理解されるであろう。
【００３３】
従って、一般的には、プログラムされた履歴セル６４のセットＨの一部が、履歴読出しレベルＲＤ（ｊ）’を用いて誤って読出される（すなわち消去状態として読出される）が、履歴読出しレベルＲＤ（ｊ＋１）’を用いて正確に読出される場合には、メモリセル６２の関連するサブセットＧは、好ましくはＲＤ（ｊ＋１）メモリ読出し基準レベルを用いて読出すことができる。このためには、メモリ読出し基準レベルとして同じ数の履歴読出し基準レベルが存在することができる。
【００３４】
代替的に、及び図７に関して本明細書で上述されたように、メモリ読出し基準レベルよりも低い１つの履歴読出し基準レベルがあってもよい。この実施形態では、最も低いレベルＲＤ（ｊ）’は２つのレベルを提供することができる。すなわち、最も低いレベルＲＤ（ｊ）’の正確な読出しはＲＤ（ｊ）と関連付けることができ、不正確な読出しはＲＤ（ｊ＋１）レベルと関連付けることができる。
【００３５】
メモリセル６２のサブセットＧの各々を読出すために使用される最も適切な基準読出しレベルは、幾つかの方法のいずれか１つで求めることができ、そのうちの４つを以下に説明する。
Ａ）読出し基準レベルＲＤ（ｊ）を有する既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し
Ｂ）読出し基準レベルＲＤ（ｊ）プラスあるマージンＭＨで配置された特定の基準セルに対する履歴セル６４の全部又は一部の読出し。ここで、ＭＨは推定差分ＥＰＨ−ＥＰＧ又は何らかの他の好適なマージンとすることができる。或いは、各読出しレベルＲＤ（ｊ）に対して別個のマージンＭＨ（ｊ）が存在してもよい。
Ｃ）読出し基準レベルＲＤ（ｊ）を有するが、あるマージンを取り入れるために、読出し基準セルのワード線とは異なるレベルでの履歴セル６４のワード線を起動する既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し。
Ｄ）例えば、履歴又は読出し基準セルの少なくとも１つの信号に電流又は電圧信号を加算又は減算することによって、読出し基準レベルＲＤ（ｊ）を有するが読出しオペレーションの各々においてあるマージンＭＨ（ｊ）を取り入れる既存の読出し基準セルの全部又は一部に対する履歴セル６４の全部又は一部の読出し。
【００３６】
これらのオペレーションは、異なる読出し基準レベルに対する履歴セル６４を読出し、メモリセル６２の関連するサブセットＧを読出すための最適メモリ読出し基準レベルを求める十分な時間を許容する用途において「オンザフライ」で（メモリセル６２の関連するサブセットＧを読出す前に）実行することができる。或いは、履歴セル６４は、読出し値を分析し、適切な履歴読出し基準レベルを選択した後で所定の時間に読出すことができ、この結果は、メモリセル６２の読出しが要求されたときに後で使用するために記憶することができる。このような所定の時間は、装置のパワーアップ時、長時間のオペレーション（例えば、プログラム又は消去）の前又は後、或いはアイドル時間とすることができる。履歴セル６４は、連続、並行、及び連続／並行の混合形式で読出すことができる。
履歴セル６４は、アレイメモリセル６２と同じタイプのマルチビットＮＲＯＭセルとすることができる。これは、１セルにつき１ビットモード、１セルにつきデュアルビットモード、又はマルチレベルモードで動作することができる。履歴セル６４のプログラム状態は、そのセルの１つだけのビット又は両方のビットをプログラミングすることによって達成することができる。履歴セル６４は、その関連するメモリセル６２の近くで、又はこれと共に、或いはその消去中に消去することができる。履歴セルのプログラミングは、これら及びこれらの関連するメモリセル６２を消去した直後、或いはこれらの関連するメモリセル６２のビットのサブセットのプログラミングの近くで実行することができる。
【００３７】
出願人らは、本発明で説明される移動読出しレベル法の有効性が、読出し基準レベルとプログラム及び消去閾値電圧との間のマージンが減少したことに起因したセルの誤った読出しを行うことのないようにメモリ読出し基準レベルを慎重に配置することに依存する可能性があることが分かった。上述のように、メモリ読出し基準レベルは、履歴セル６４の関数である履歴読出し基準レベルに基づいて位置付けることができる。
【００３８】
出願人らは、履歴セル６４のグループが、図８に示される統計的現象に基づきメモリセル６２の関連するグループを正確に表す機能が制限される可能性があることが分かった。図８は、その一部が履歴セル６４のグループＨなどのサブグループであるより大きなグループ（すなわちグループＧ又はＧ’）を正確に表すサブグループの機能は、本質的に不完全であることを示している。図８では、プログラム閾値分布６６、６７、６８、及び６９は、ＮＲＯＭアレイのメモリセルの種々の大きさにされたサブグループとして示されている。曲線６６は、８００のメモリセルのグループのプログラム閾値分布を表し、曲線６７、６８、及び６９で表されるグループのセル数は、それぞれ７０００、６万、及び３００万のメモリセルである。アレイ６０におけるメモリセル６２のグループＧについてのプログラム閾値分布などの正規分布を司る統計法則によれば、メモリセルのサブグループが大きくなる程プログラム閾値分布の範囲がより広くなる。これは、図８において、１．３Ｖの範囲にわたるセルの最も大きなグループ（曲線６９）と０．９Ｖの範囲にわたるセルの最も小さなグループ（曲線６６）で示されている。曲線６７及び６８で示される中間の大きさのサブグループは、図８に示すようにそれぞれ１Ｖ及び１．１Ｖの範囲にわたる。
【００３９】
この結果、出願人は、本発明の好ましい実施形態において、サブセットＨの履歴セル６４の数が、表示するように意図されたアレイグループＧ内のセル数に近づく程、サンプリングをより忠実に代表することができ、これから求められる読出しレベルをより有効なものにすることができる。
【００４０】
次に図９を参照すると、ＮＲＯＭアレイのセルのサブグループの電圧分布の別の統計的特性を示しており、履歴セル６４のグループＨに基づいて位置が決定される移動読出しレベルの有効性の改善に取り組むことができる。図９は、同一の履歴を有する同じアレイからのプログラムされたＮＲＯＭの２つのサブグループについての２つの閾値電圧分布７０及び７２を示している。分布７０は三角形で示され、分布７２はドットで示される。図９で分かるように、これらの分布は極めて高度な重なりを示しているが、ドット分布７２は、端部ではある程度の「ノイズ」、すなわちドット分布の一般的なパターンに入らない逸脱データポイントを示している。ドット分布７２のノイズの多い左端部において、５．４５Ｖの閾値電圧で１ビットを表すポイントＤＥがある。しかしながら、左端部でノイズを示さない三角形分布７０において、ＴＥで表記された左側の最も小さなポイントは５．６５Ｖであり、３ビットを表す。
【００４１】
逸脱データポイントの統計的事象において、履歴セルの１つのグループの最も低いスレッショルド電圧値Ｖｔｐを用いて履歴読出しレベルを確立することにより、同じアレイの２つのサブグループのプログラム分布上の類似の端点間での２００ｍＶの相違からも分かるように、有意な不確定さが導入される可能性がある。その結果、出願人らは、統計的ノイズが発生する可能性のある分布の端部を過ぎたポイントで履歴読出し基準レベルを決定することが好ましいことが分かった。
【００４２】
ドット分布７２のノイズの多い端部を過ぎた例示的なポイントＤＲが図９に示されている。これは、ドット分布７２において、プログラム閾値電圧がこのポイントで設定される場合に８以上のプログラムされたセルが消去状態として検出されることになる最初のポイントである。三角形分布７０の類似のポイントＴＲは２４ビットを示し、５．７Ｖに位置する。非端部点ＤＲ及びＴＲの電圧閾値間の５０ｍＶの相違と端部点ＤＥ及びＴＥの電圧閾値間の２００ｍＶの相違とを比較することによって、アレイグループＧに関連付けられた履歴グループＨなどの単一の大きなグループに属する多数のサブグループに対して、非端部点がより重要な基準ポイントを提供することを理解することができる。
【００４３】
従って、本発明の好ましい実施形態に従って、履歴読出し基準レベル及びメモリ読出し基準レベルは、以下のように履歴セル６４の閾値電圧分布に基づいて決定することができる。すなわち、
ａ）履歴読出し基準レベルは、分布中Ｘ番目に低い閾値電圧であるプログラム閾値電圧に設定することができ、ここでＸは１とＮの間とすることができ、Ｎは分布中のセル（単一のビットセル）又はビット（マルチビットセル）の数である。Ｘの役割は、分布のノイズの多い端部を避けることで統計上の不確定さを低減することである。
ｂ）アレイ中のセルの関連するグループに対するメモリ読出し基準レベルは、付加される追加マージンを有する履歴読出し基準レベルに基づく値に設定することができる。
【００４４】
出願人らは更に、履歴セル６４の履歴グループＨ及びメモリセル６２の関連するアレイグループＧをプログラムすることができる方法、並びにこのような履歴セル６４及びアレイセル６２を消去することができる方法はまた、本発明の好ましい実施形態に従って、これらが表す履歴グループＨとアレイグループＧとの一致を最大にするように実施することができることが分かった。
【００４５】
本発明の別の好ましい実施形態によれば、履歴グループＨは、これらの消去に続いて導入される意図的な待機期間の後にプログラムすることができ、その結果、履歴グループＨの消去及びプログラミングの間の時間経過がこれらに関連するアレイグループＧの消去及びプログラミングの間の時間経過と一致するようになり、従って履歴グループＨがアレイグループＧの良好な代表サンプルとなることができる。
【００４６】
本発明の更に別の実施形態によれば、本明細書と共に同日に出願され、引用により本明細書に組み込まれる、名称が「Ａ  Ｍｅｔｈｏｄ  ｏｆ  Ｅｒａｓｉｎｇ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｃｅｌｌｓ（不揮発性メモリセルを消去する方法）」（代理人整理番号第Ｐ−９０１４−ＵＳ）の本出願人の同時係属出願において記載されているように、アレイグループＧの消去動作はサブグループに分割することができる。出願人らは、小グループのメモリセルの消去が、セルの過剰消去を防ぐことによりメモリセルのこれらの小グループの均一性及び関連する履歴セルとの動作適合を向上させることができることが分かった。小グループのセルの消去は、幾つかの頑固なセルを消去するためだけに必要な反復性の消去動作に対して多くのメモリセルを曝露することを防ぐことによりセルの過剰消去を防ぐことができ、メモリセルのほとんどは、数回の消去動作を経て上手く消去することができる。アレイの横列は通常、極めて僅かな消去パルスで消去することができるので、本実施形態は、アレイ６０の横列から小グループを形成することにより実装することができる。
【００４７】
移動読出しレベル方法の有効性はまた、アレイグループＧをプログラムすることができる方法に対処することにより向上させることができる。図１０Ａ及び１０Ｂを参照すると、
本発明の好ましい実施形態によるアレイグループＧのプログラミング段階が本発明の移動読出しレベル方法をどのようにサポートすることができるかを示している。
【００４８】
図１０Ａは、サイクル後の消去分布８０Ａ及びプログラム分布８２Ａを示し、図１０Ｂは、サイクル後保存ベーク後の消去分布８０Ｂ及びプログラム分布８２Ｂを示している。
【００４９】
プログラム分布８２Ａは、該プログラム分布８２Ａの最も左側にある端部に位置するプログラム検証レベルＰＶ０を完全に上回って位置することが図１０Ａに示されている。他方、消去分布８０Ａは消去検証レベルＥＶを過ぎて延びている。出願人らは、この重なりが、１つのビットがプログラムされ他のビットが消去されるときにデュアルビットセルの２つのセル間に幾らかの電気的クロストークが存在する「第２のビット作用」に起因する可能性があることが分かった。このようなクロストークは、近傍のプログラムされたビットの影響により消去ビットの閾値電圧に明らかな上昇を生じさせることになる。プログラムされたビットの消去ビット近傍における蓄積された閾値電圧の上昇は、消去検証レベルＥＶを超える消去分布８０Ａの重なりの原因となる。
【００５０】
図１０Ａにおいて、第２のビット作用に対処して全消去ビットを正確に読出すためには、移動読出しレベルＲＤ０が右側に移動させて分布８０Ａの端部８６と読出しレベルＲＤ０との間にマージンを設けるようにする。
【００５１】
図１０Ｂは、サイクル後保存動作後のプログラム分布８２Ｂ及び消去分布８０Ｂそれぞれの相対位置を示している。多数のプログラム及び消去サイクルを実行した後に、サイクル後保存動作を実行し、長い時間期間にわたって正確なデータを格納するためにチップの能力をエミュレートすることができる。これには、ビットをプログラミング状態と消去状態との間を多数回サイクルする段階と、予め定められた時間期間の間チップをベークする段階とを伴う。プログラム分布８２Ｂ及び消去分布８０Ｂの両方が下方にシフトしたことが図１０Ｂに示されており、プログラム分布８２Ｂの更に極端なシフトは、消去分布８０Ｂの最も右側の端部とプログラム分布８２Ｂの最も左側の端部との間の検出ウィンドウの極度の減少を引き起こさせる。
【００５２】
本発明の別の好ましい実施形態によれば、位置付けることのできるより広い検出ウィンドウを提供することによって移動検証レベルの有効性を向上させるために、追加のプログラミング（消去動作を実行せずに）実行することができるプログラム検証レベルＰＶ１は、第２のビット作用を低減するため、及びベイの検出ウィンドウ上の消去分布８０Ｂの最も右側の端部の侵入を保持するために実行することができる。これは、消去分布のＥＶレベルとの重なりを減少させ、最も左側の端部８４Ｂが最も左側の端部８４Ａよりも満たないようにすることができることを意味している。従って、移動読出しレベルＲＤ１は依然として分布８０Ｂと８２Ｂとの間に位置し、引き続きセルの機能性を可能にすることができる。
【００５３】
本発明の別の好ましい実施形態によれば、より低いプログラム検証レベルＰＶ１を利用するアレイ又はアレイのセクション上で消去動作を実行した後、プログラム検証レベルをその初期レベルＰＶ０に戻すことができる。これは、消去後にはセルがその自然状態に近い状態に戻ることができることにより可能である。
【００５４】
更に、履歴読出し基準レベル及びメモリ読出し基準レベルもまた、消去動作後にこれらの初期レベルに戻すことができる。
【００５５】
本発明の幾つかの特徴を本明細書で例証し説明してきたが、多くの修正、置き換え、変更、及び均等形態が当業者には想起されるであろう。従って、添付の請求項は、本発明の真の精神の範囲内にある全てのこのような修正及び変更を保護するものとされる。
【図面の簡単な説明】
【００５６】
【図１】従来技術のＮＲＯＭセルの概略図である。
【図２】閾値電圧Ｖｔの関数としてＮＲＯＭセルのメモリチップのプログラム状態及び消去状態の分布の概略図である。
【図３】例示的なメモリアレイのオペレーションの開始後のあるポイントでの消去及びプログラム分布の概略図である。
【図４】分布が図３の分布からシフトした場合の消去及びプログラム分布の概略図である。
【図５】図５Ａ〜図５Ｃは、オペレーションのウィンドウでの変化の関数として移動することができる移動読出し基準レベルを使用して、本発明に従って構成され動作できるメモリセルを読出す方法の概略図である。
【図６Ａ】図５Ａの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。
【図６Ｂ】図５Ｂの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。
【図６Ｃ】図５Ｃの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。
【図６Ｄ】図５Ｃの方法を実施する際に有益な履歴セル及びメモリセルの別の位置の概略図である。
【図７】図６Ａ、６Ｂ、６Ｃ、及び６Ｄの履歴セル及びメモリセルについての履歴読出し基準レベル及びメモリ読出し基準レベルを決定する方法の概略図である。
【図８】ＮＲＯＭアレイにおけるメモリセルの種々の大きさにされたサブグループのプログラム閾値分布の概略図である。
【図９】本発明による読出し基準レベルを決定する別の方法を示すのに有用な、滑らかなプログラム閾値分布とかなり鋸歯状の端部を有するものとを概略的に示す比較図である。
【図１０Ａ】本発明によるプログラム検証レベルを低減する方法を示すプログラム閾値分布の概略図である。
【図１０Ｂ】本発明によるプログラム検証レベルを低減する方法を示す消去閾値分布の概略図である。
【符号の説明】
【００５７】
６１、６３  プログラム分布
６５  消去分布
【図１】
2007052907.tif 000003
【図２】
2007052907.tif 000004
【図３】
2007052907.tif 000005
【図４】
2007052907.tif 000006
【図５】
2007052907.tif 000007
【図６Ａ】
2007052907.tif 000008
【図６Ｂ】
2007052907.tif 000009
【図６Ｃ】
2007052907.tif 000010
【図６Ｄ】
2007052907.tif 000011
【図７】
2007052907.tif 000012
【図８】
2007052907.tif 000013
【図９】
2007052907.tif 000014
【図１０Ａ】
2007052907.tif 000015
【図１０Ｂ】
2007052907.tif 000016
【外国語明細書】
2007052907000001.pdf