(57)【要約】【課題】不安定なクロック信号に起因する誤作動を防止し、制御対象となる装置に発生し得る障害を回避すること。【解決手段】発振出力回路１００は、ＨＤＤ装置に対する電源供給が開始され、発振器１２からクロック信号が出力された場合に、発振検出手段１２０が、クロック信号が所定の振幅以上で発振しているか否かを判定し、所定の振幅以上で発振していると判定した場合に、「High」を出力し、ＡＮＤゲート１４２が、外部からのリセット信号が解除され、かつ、発振検出手段１２０からの出力が「High」の場合に、発振器１２からのクロック信号をＨＤＣ１４に出力する。【選択図】        図１
2007219854.tif 000002
【特許請求の範囲】
【請求項１】
発振器によって生成されるクロック信号の出力制御を行う出力制御装置であって、
前記クロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力対象に出力する出力制御手段と、
を備えたことを特徴とする出力制御装置。
【請求項２】
前記出力制御手段は、データの記録または／および再生を行うデータ記録装置を制御する制御装置にクロック信号を出力することを特徴とする請求項１に記載の出力制御装置。
【請求項３】
前記出力制御手段は、前記クロック信号が所定の振幅以上で発振し始めた時点から所定時間経過した後のクロック信号を出力対象に出力することを特徴とする請求項１または２に記載の出力制御装置。
【請求項４】
前記判定手段は、前記クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、当該クロック信号が所定の振幅以上で発振していると判定することを特徴とする請求項１、２または３に記載の出力制御装置。
【請求項５】
発振器からのクロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力し、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していないと判定された場合に、当該クロック信号を出力するのを停止する出力制御手段と、
前記出力制御手段により出力されたクロック信号を用いて制御される記録媒体駆動装置用の制御手段と、
を備えたことを特徴とする記録媒体駆動装置用制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発振器によって生成されるクロック信号の出力制御を行う出力制御装置などに関し、特に、不安定なクロック信号に起因する誤作動を防止し、制御対象となる装置に発生し得る障害を回避することができる出力制御装置および記録媒体駆動装置用制御装置に関するものである。
【背景技術】
【０００２】
従来、ハードディスク装置（以下、ＨＤＤ装置）に内蔵されているハードディスクコントローラ（以下、ＨＤＣ）は、同じくＨＤＤ装置に内蔵された発振器から出力されるクロック信号を用いてＨＤＤ装置を制御している。また、ＨＤＤ装置に対する電源供給が停止している状態から、ＨＤＤ装置に対する電源供給が開始された場合には、ＨＤＣは、電源供給が開始されてから所定時間経過した後に、発振器から出力されるクロック信号を受付け、ＨＤＤ装置を制御している。
【０００３】
ここで、ＨＤＤ装置に対する電源供給が開始された直後のクロック信号をＨＤＣが用いない理由をあげると、電源供給が開始された直後に発振器から出力されるクロック信号は不安定であり、この不安定なクロック信号を用いてＨＤＣがＨＤＤ装置を制御した場合には、ＨＤＣが誤作動し、ＨＤＤ装置に障害が発生してしまう恐れがあるためである。
【０００４】
なお、特許文献１では、ＨＤＣからＨＤＤ装置に対して書込み命令が出力された場合に、ＨＤＣから出力される書込みクロックの有無を検出し、データ転送の異常を検出するという技術が公開されている。
【０００５】
【特許文献１】特開昭５７−１１１７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来技術では、ＨＤＤ装置に対する電源供給が開始されてから所定時間経過した後であっても、何らかの原因によって発振器から出力されるクロック信号が安定しない場合があり、ＨＤＤ装置に対する障害対策が不十分であった。
【０００７】
なお、ＨＤＣが、発振器から出力されるクロック信号を取得するタイミングを十分遅らせてからクロック信号を取得し、ＨＤＤ装置を制御する方法も考えられるが、ＨＤＤ装置の起動時間が遅れてしまうため、この方法は有用とはいえない。
【０００８】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、不安定なクロック信号に起因するＨＤＣの誤作動を防止し、ＨＤＤ装置に発生し得る障害を回避することができる出力制御装置および記録媒体駆動装置用制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、本発明は、発振器によって生成されるクロック信号の出力制御を行う出力制御装置であって、前記クロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力対象に出力する出力制御手段と、を備えたことを特徴とする。
【００１０】
また、本発明は、上記発明において、前記出力制御手段は、データの記録または／および再生を行うデータ記録装置を制御する制御装置にクロック信号を出力することを特徴とする。
【００１１】
また、本発明は、上記発明において、前記出力制御手段は、前記クロック信号が所定の振幅以上で発振し始めた時点から所定時間経過した後のクロック信号を出力対象に出力することを特徴とする。
【００１２】
また、本発明は、上記発明において、前記判定手段は、前記クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、当該クロック信号が所定の振幅以上で発振していると判定することを特徴とする。
【００１３】
また、本発明は、発振器からのクロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力し、前記判定手段によって、前記クロック信号が所定の振幅以上で発振していないと判定された場合に、当該クロック信号を出力するのを停止する出力制御手段と、前記出力制御手段により出力されたクロック信号を用いて制御される記録媒体駆動装置用の制御手段と、を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、発振器から出力されるクロック信号が所定の振幅以上で発振しているか否かを判定し、クロック信号が所定の振幅以上で発振している場合に、このクロック信号を出力するので、不安定なクロック信号に起因する誤作動を防止し、制御対象（例えば、データの記録再生を行う記録装置）に発生し得る障害を回避することができる。
【００１５】
また、本発明によれば、クロック信号が所定の振幅以上で発振し始めた時点から所定時間経過後のクロック信号を用いて制御対象を制御するので、より安全に制御対象を制御することができる。
【００１６】
また、本発明によれば、クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、このクロック信号が所定の振幅以上で発振していると判定し、このクロック信号を出力するので、誤作動を起こすことなく、適切に制御対象を制御することができる。
【００１７】
また、本発明によれば、発振器から出力されるクロック信号が所定の振幅以上で発振しているか否かを判定し、クロック信号が所定の振幅で発振していないと判定された場合に、クロック信号を停止させる。また、クロック信号が所定の振幅以上で発振している場合に、このクロック信号を用いて記録媒体駆動装置を制御するので、この記録媒体駆動装置に発生し得る障害を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下に添付図面を参照して、この発明に係る出力制御装置および記録媒体駆動装置用制御装置の好適な実施の形態を詳細に説明する。
【実施例１】
【００１９】
まず、本発明の特徴について従来技術と比較して説明する。図８は、従来のＨＤＤ装置における発振出力回路の構成を示す機能ブロック図である。同図に示すように、この発振出力回路１０は、定電圧回路１１と、発振器１２と、ゲート回路１３と、ＨＤＣ（Hard Disk Controller）１４とを備えて構成される。
【００２０】
このうち、定電圧回路１１は、一定の電圧（例えば、０〜２Ｖの電圧）を発振器１２に印加する装置であり、発振器１２は、定電圧回路１１によって印加される電圧を用いてクロック信号（例えば、定電圧回路１１から０〜２Ｖの電圧を入力された場合には、１Ｖを中心に＋／−１Ｖの振幅を有するクロック信号）を生成し、生成したクロック信号をゲート回路１３に出力する装置である。この発振器１２は、水晶振動子などの発振素子と増幅器によって構成され、正帰還増幅作用により発振してクロック信号を生成する。
【００２１】
ゲート回路１３は、外部（例えば、電源制御回路など）から入力されるリセット（Reset）信号に基づいて、ＨＤＣ１４に入力されるクロック信号のタイミングを調整する装置であり、ＡＮＤ回路およびＮＯＴ回路を有する。具体的に、このゲート回路１３は、外部からリセット信号が入力されている間は、発振器１２からＨＤＣ１４に入力されるクロック信号を遮り、リセット信号が解除された時点で、発振器１２から出力されるクロック信号をＨＤＣ１４に受け渡す。ＨＤＣ１４は、ゲート回路１３から受け渡されるクロック信号を用いてＨＤＤ装置を制御する装置である。
【００２２】
ここで、ゲート回路１３に対するリセット信号の入力・解除を制御するリセット信号制御部（図示しない）は、ＨＤＤ装置に対する電源供給が開始された時点から所定時間経過した後に、ゲート回路１３に対するリセット信号を解除し、発振器１２から出力されるクロック信号をＨＤＣ１４に入力させることで、ＨＤＣ１４の誤作動を防止していた。
【００２３】
しかし、何らかの原因によって、発振器１２の起動遅延等が発生した場合、クロック信号が安定するよりも前の時刻でリセット信号が解除されてしまう状態が起こり得る。この場合、ＨＤＣ１４は、不安定なまま動作を開始することになるので、ＨＤＤ装置に障害が発生する恐れがあった。
【００２４】
そこで、本発明では、発振器１２から出力されるクロック信号が所定の振幅以上で発振しているか否かを判定し、クロック信号が所定の振幅以上で発振している場合に、クロック信号をＨＤＣ１４に入力し、ＨＤＣ１４がＨＤＤ装置を制御するように構成したので、不安定なクロック信号がＨＤＣ１４に入力されてしまうといった問題を解決することができる。
【００２５】
次に、本実施例１のＨＤＤ装置における発振出力回路の構成について説明する。図１は、本実施例１のＨＤＤ装置における発振出力回路の構成を示す機能ブロック図である。同図に示すように、この発振出力回路１００は、発振器１２と、ＨＤＣ１４と、定電圧回路１１０と、発振検出手段１２０と、遅延回路１３０と、ＡＮＤゲート１４０〜１４２、ＮＯＴゲート１５０，１５１、発振不良警報手段１６０とを備えて構成される。なお、図８において説明した構成と同一の構成要素には同一の符号を付して説明を省略する。
【００２６】
定電圧回路１１０は、電圧の発振振幅をある一定の値に制限し、発振振幅がある一定の値に制限された電圧（VREF）を発振器１２および発振検出手段１２０に印加する装置である。
【００２７】
発振検出手段１２０は、発振器１２から出力されるクロック信号の振幅がプラス側／マイナス側の両側について、ある規定の水準以上で発振しているか否かを判定する装置である。具体的に、発振検出手段１２０は、発振器１２から出力されるクロック信号の振幅がプラス側／マイナス側の両側について、ある規定の水準以上で発振している場合には、発振検出手段１２０からの出力を「High」とし、クロック信号がある規定の水準よりも小さく発振している場合には、発振検出手段１２０からの出力を「Low」とする。
【００２８】
遅延回路１３０は、発振検出手段１２０の出力をある時間だけ遅延させ、ＡＮＤゲート１４０，１４１に送出する装置である。なお、遅延回路１３０が遅延させる時間は、発振検出手段１２０において、クロック信号の振幅が規定の大きさに到達した時刻を起点に、発振が十分に安定したであろうと思われるまでの時間となる。
【００２９】
ＡＮＤゲート１４０は、遅延回路１３０からの出力が「High」となるタイミング（クロック信号が安定するまでの時間）で、発振器１２から出力されるクロック信号をＡＮＤゲート１４２に送出する装置である。
【００３０】
ＡＮＤゲート１４１は、遅延回路１３０からの出力が「High」となり、かつ、リセット信号が解除された場合（ＮＯＴゲート１５０からの出力が「High」となった場合）に、ＡＮＤゲート１４１、ＮＯＴゲート１５１、発振不良警報手段１６０に「High」を出力する装置である。
【００３１】
ＡＮＤゲート１４２は、外部からのリセット信号が解除され（ＡＮＤゲート１４１からの出力が「High」となり）、かつ、クロック信号が安定している場合に、発振器１２からのクロック信号を（ＯＳＣクロック信号として）ＨＤＣ１４に送出する装置である。
【００３２】
すなわち、クロック信号が不安定である場合には、ＡＮＤゲート１４１の出力が「High」とならないので、ＨＤＣ１４はリセット解除されず、また、ＡＮＤゲート１４２からクロック信号が出力されないので、ＨＤＣ１４は、不安定なクロック信号に起因する誤作動をおこすことはない。
【００３３】
ＮＯＴゲート１５０，１５１は、入力された信号を反転して送出する装置である。例えば、ＮＯＴゲート１５０，１５１は、「High」が入力された場合には、「Low」を出力し、「Low」が入力された場合には、「High」を出力する。
【００３４】
発振不良警報手段１６０は、外部からのリセット信号と、内部の発振検出信号（ＡＮＤゲート１４１の出力）との論理により発振不良が発生したか否かを判定し、発振不良が発生したと判定した場合に、にアラームを出力する装置である。ここで、発振不良が発生したか否かの判定基準としては、外部からのリセット信号が解除されたにもかかわらず（ＮＯＴゲート１５０からの出力が「High」）、クロック信号が安定していない場合（ＡＮＤゲート１４１からの出力が「Low」）に、アラームを出力する。
【００３５】
なお、この発振不良警報手段１６０は、発振不良が発生したと判定した場合に、アラームを出力するだけでなく、ＨＤＤ装置を再起動させて、発振不良に対応させるように構成しても良い。
【００３６】
次に、図１に示した発振検出手段１２０の構成について説明する。図２は、発振検出手段１２０の構成を示す機能ブロック図である。同図に示すように、この発振検出手段１２０は、ピーク（Peak）検出回路２００と、インピーダンス変換器２５０と、ウインドウ（Window）比較器３００とを備えて構成される。
【００３７】
このうち、ピーク検出回路２００は、Common電位ＶＣを基準に、プラス側（ＯＵＴ＋）およびマイナス側（ＯＵＴ−）の振幅レベルを検出する装置であり、インピーダンス変換器２５０は、インピーダンスの値を変換して、ピーク検出回路２００のためのCommon電位ＶＣを低インピーダンスで供給する装置である。
【００３８】
ウインドウ比較器３００は、ピーク検出回路２００から出力されるプラス側（ＯＵＴ＋）の電位が閾値ＶＨを超え、かつ、ピーク検出回路２００から出力されるマイナス側（ＯＵＴ−）の電位が閾値ＶＬを下回った場合に、「High」を出力する装置であり、比較器３１０，３２０と、ＡＮＤゲート３３０とを備えて構成される。
【００３９】
このうち、比較器３１０は、ピーク検出回路２００から出力されるプラス側（ＯＵＴ＋）の電位と閾値ＶＨとを比較し、ピーク検出回路２００から出力されるプラス側（ＯＵＴ＋）の電位が、閾値ＶＨを超えた場合に、ＡＮＤゲート３３０に「High」を出力する装置である。
【００４０】
比較器３２０は、ピーク検出回路２００から出力されるマイナス側（ＯＵＴ−）の電位と閾値ＶＬとを比較し、ピーク検出回路２００から出力されるマイナス側（ＯＵＴ−）の電位が、閾値ＶＬを下回った場合に、ＡＮＤゲート３３０に「High」を出力する装置である。
【００４１】
ＡＮＤゲート３３０は、比較器３１０と比較器３２０との出力が「High」となった場合に、「High」を出力する装置である。すなわち、ＡＮＤゲート３３０から「High」が出力された場合には、クロック信号の振幅が所定値以上で発振していることになる（換言するならば、クロック信号が安定していることを示す）。なお、図２に示す「ＶＲＥＦ」は、図１に示した定電圧回路１１０により生成される安定化電圧であり、定常状態での発振出力回路１００から出力される信号（クロック信号）の振幅、電位ＶＨ、ＶＬ、ＶＣはすべてこのＶＲＥＦの関数である。
【００４２】
ここで、発振検出手段１２０によって行われる発振検出動作について説明する。図３は、発振検出動作のタイミングチャートである。同図に示すように、発振器出力（発振検出手段１２０の入力）が閾値ＶＨよりも高くなった場合には、比較器３１０の出力が「High」となる。逆に、発振器出力が閾値ＶＬよりも低くなった場合には、比較器３２０の出力が「High」となる。
【００４３】
起動直後（ＨＤＤ装置に対する電源供給が開始された直後）は、まだクロック信号の発振が始まっておらず、直流Biosが過渡的に変動している状態であるため、比較器３１０および比較器３２０の出力が同時に「High」になることは無い。すなわち、直流Biasが過渡的に変動している期間は、ＡＮＤゲート３３０からの出力は「Low」となる。発振が始まり、振幅が徐々に増加していくと、発振のEnvelopeはある時刻から両閾値ＶＨ，ＶＬを跨ぐようになる。このとき、ＡＮＤゲート３３０は、「High」を出力する（クロック信号が所定の振幅以上で発振していると判定する）。
【００４４】
次に、図２に示したピーク検出回路２００の構成について説明する。なお、ピーク検出回路２００には、Analog-SW Type、Analog-SW+OP-Amp Type、など様々なものが存在するが、本実施例１では一例として、Analog-SW TypeおよびAnalog-SW+OP-Amp Typeについて説明する。まず、Analog-SW Typeのピーク検出回路２００の構成について説明する。図４は、Analog-SW Typeのピーク検出回路２００の構成を示す機能ブロック図である。
【００４５】
同図に示すように、このピーク検出回路２００は、比較器２１０ａ，２１０ｂと、アナログ伝送スイッチ２２０ａ，２２０ｂと、コンデンサ２３０ａ，２３０ｂとを備えて構成される。まず、プラス側のピーク検出について説明すると、比較器２１０ａは、入力ＩＮ（発振器１２からのクロック信号）と出力ＯＵＴ＋とを比較し、ＩＮ電位がＯＵＴ＋電位よりも高い場合、アナログ伝送スイッチ２２０ａはＯＮとなり、コンデンサ２３０ａは入力ＩＮ電位に向かって、ＯＮ抵抗によって決まる時定数に従いチャージ（Charge）される。
【００４６】
ＩＮ電位がピーク点を超え下がり始めると、アナログ伝送スイッチ２２０ａはＯＦＦとなり、コンデンサ２３０ａの電位はホールド（Hold）される。入力ＩＮにおけるクロック信号の各サイクル（Cycle）で、このチャージとホールドとを繰り返しながら、プラス側のピーク検出が行われる。あるサイクルにおける過渡応答は、
【数１】
2007219854.tif 000003
【数２】
2007219854.tif 000004
によって表される。
【００４７】
式（１）は初期電位を定義しており、式（２）のVout(n)は一つ前のサイクルまでにチャージされた電位を示す。また、式（２）におけるｔは、電源供給が開始されてからの時間を示し、Ｃはコンデンサに蓄えられた静電容量を示し、Ｒonは、アナログ伝送スイッチのＯＮ抵抗を示す。
【００４８】
続いて、マイナス側のピーク検出について説明すると、比較器２１０ｂは、入力ＩＮと出力ＯＵＴ−とを比較し、ＩＮ電圧がＯＵＴ−電位よりも低い場合、アナログ伝送スイッチ２２０ｂはＯＮとなり、コンデンサ２３０ｂは入力電位に向かって、ＯＮ抵抗によって決まる時定数に従いチャージされる。
【００４９】
ＩＮ電圧がピーク点（マイナスのピーク点）を超え上がり始めると、アナログ伝送スイッチ２２０ｂはＯＦＦとなり、コンデンサ２３０ｂの電位はホールドされる。入力ＩＮにおけるクロック信号の各サイクルで、このチャージとホールドとを繰り返しながら、マイナス側のピーク検出が行われる。なお、マイナス側の過渡応答にかかる式は、上述した式（１）、（２）と同様であるため説明を省略する。
【００５０】
続いて、Analog-SW+OP-Amp Typeのピーク検出回路４００の構成について説明する。図５は、Analog-SW+OP-Amp Typeのピーク検出回路４００の構成を示す機能ブロック図である。同図に示すように、このピーク検出回路４００は、比較器２１０ａ，２１０ｂと、アナログ伝送スイッチ２２０ａ，２２０ｂと、コンデンサ２３０ａ，２３０ｂと、インピーダンス変換器２４０ａ，２４０ｂとを備えて構成される。なお、図４において説明したピーク検出回路２００と同一の構成要素には同一の符号を付して説明を省略する。
【００５１】
インピーダンス変換器２４０ａは、アナログ伝送スイッチ２２０ａがＯＮとなった場合に、コンデンサ２３０ａのチャージ特性の変化を防止するためのバッファ（Buffer）の役割を担う装置であり、インピーダンス変換器２４０ｂは、アナログ伝送スイッチ２２０ｂがＯＮとなった場合に、コンデンサ２３０ｂのチャージ特性の変化を防止するためのバッファ（Buffer）の役割を担う装置である。インピーダンス変換器２４０ａ，２４０ｂをピーク検出回路４００に組み込むことによって、コンデンサ２３０ａ、２３０ｂのチャージ特性を調整することが可能となり、発振検出手段１２０における設計の自由度が高くなる。
【００５２】
上述してきたように、本実施例１にかかる発振出力回路１００は、ＨＤＤ装置に対する電源供給が開始され、発振器１２からクロック信号が出力された場合に、発振検出手段１２０が、クロック信号が所定の振幅以上で発振しているか否かを判定し、所定の振幅以上で発振していると判定した場合に、「High」を出力し、ＡＮＤゲート１４２が、外部からのリセット信号が解除され、かつ、発振検出手段１２０からの出力が「High」の場合に、発振器１２からのクロック信号をＨＤＣ１４に出力するので、ＨＤＣ１４は、安定したクロック信号を用いてＨＤＤ装置に障害を発生させること無く、制御することができる。
【００５３】
また、本実施例１にかかる発振出力回路１００は、遅延回路１３０を備え、この遅延回路１３０は、発振検出手段１２０によってクロック信号が正常であると判定された時点から所定時間経過した後のクロック信号をＨＤＣ１４に出力させるので、ＨＤＣ１４はより信頼性の高い正常なクロック信号を用いてＨＤＤ装置を制御することができる。
【００５４】
また、本実施例１にかかる発振出力回路１００は、発振不良警報手段１６０を備え、この発振不良警報手段は、外部からのリセット信号が解除されたにもかかわらず、クロック信号が安定しない場合に、アラームを出力するので、ＨＤＤ装置の管理者は、いちはやく、ＨＤＤ装置の異常を知ることができ、管理者は、ＨＤＤ装置を再起動するなどの処置を迅速に行うことができる。具体的には、発振不良警報手段のアラーム出力によって、ＨＤＤ装置の制御回路は、動作ランプの点滅により警報を知らせたり、ホストに再起動の通知を行うように、各種回路に指示を出す制御などがなされる。また、発振不良警報手段１６０のアラーム出力は、図示しない電源制御回路などに入力され、再起動を自動的に行うように制御してもよい。
【００５５】
なお、本実施例１では、発振検出手段１２０は、ＨＤＤ装置に対する電源供給が開始された直後のクロック信号を取得し、クロック信号が所定の振幅以上で発振しているか否かを判定していたが、これに限定されるものではなく、ＨＤＤ装置の稼働中も継続してクロック信号を発振器１２から取得し、クロック信号が正常か否かを判定し、クロック信号に異常が発生した場合、すなわち、クロック信号が所定の振幅以上で発振しなくなった場合には、発振検出回路１２０からの出力を「High」から「Low」に切り替え、ＨＤＣ１４に対するクロック信号の出力を停止させることも可能である。
【００５６】
このように、発振検出手段１２０が、常に発振器１２から出力されるクロック信号を監視し、異常を検出した場合に、ＨＤＣ１４に対するクロック信号の出力を停止することで、何らかの原因で不規則に発生する不安定なクロック信号によってＨＤＣ１４が誤作動をおこし、ＨＤＤ装置に障害を発生させてしまうといった問題を解消することができる。
【実施例２】
【００５７】
次に、本実施例２にかかる発振出力回路について説明する。本実施例２にかかる発振出力回路は、発振器から出力されるクロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、このクロック信号をＨＤＣに出力するので、不安定なクロック信号がＨＤＣ１４に入力されてしまうといった問題を解決することができる。
【００５８】
続いて、本実施例２にかかる発振出力回路の構成について説明する。図６は、本実施例２にかかる発振出力回路の構成を示す機能ブロック図である。同図に示すようにこの発振出力回路５００は、発振器１２と、ＨＤＣ１４と、定電圧回路１１０と、発振検出手段５１０と、遅延回路１３０と、ＡＮＤゲート１４０〜１４２、ＮＯＴゲート１５０，１５１、発振不良警報手段１６０とを備えて構成される。なお、図１において説明した構成と同一の構成要素には同一の符号を付して説明を省略する。
【００５９】
発振検出手段５１０は、発振器１２から出力されるクロック信号の振幅がプラス側／マイナス側の両側について、ある規定の水準以上で発振している回数を計数し、計数した回数が所定回数以上となった場合に、「High」を出力する装置である。
【００６０】
ここで、本実施例２にかかる発振検出手段５１０の構成について説明する。図７は、発振検出手段５１０の構成を示す機能ブロック図である。同図に示すように、この発振検出手段５１０は、ウインドウ比較器５２０と、カウンタ５４０ａ，５４０ｂとＡＮＤゲート５５０とを備えて構成される。
【００６１】
ウインドウ比較器５２０は、発振器１２から出力されるクロック信号の振幅がプラス側およびマイナス側において、ある規定の水準以上となっているか否かを判定する装置であり、ヒステリシス（Hysteresis）比較器５３０ａ，５３０ｂとを有する。
【００６２】
ヒステリシス比較器５３０ａは、入力ＩＮ（発振器１２からのクロック信号）のプラス側の振幅が、閾値ＶＨより大きいか否かを判定し、閾値ＶＨを入力ＩＮが超えた場合に、クロック信号をカウンタ５４０ａに出力する装置である。
【００６３】
ヒステリシス比較器５３０ｂは、入力ＩＮのマイナス側の振幅が、閾値ＶＬより小さいか否かを判定し、閾値ＶＬを入力ＩＮが下回った場合には、クロック信号をカウンタ５４０ｂに出力する装置である。
【００６４】
カウンタ５４０ａは、ヒステリシス比較器５３０ａから出力されるクロック信号のクロック数を計数し、計数したクロック数がある設定値以上となった場合に、「High」を出力する装置であり、カウンタ５４０ｂは、ヒステリシス比較器５３０ｂから出力されるクロック信号のクロック数を計数し、計数したクロック数がある設定値以上となった場合に、「High」を出力する装置である。
【００６５】
ＡＮＤゲート５５０は、カウンタ５４０ａおよびカウンタ５４０ｂからの出力が「High」となった場合、すなわち、発振器１２から出力されるクロック信号が安定している場合に、「High」を出力する装置である。発振が正常に行われ、振幅がＶＨ，ＶＬを跨げば、いずれのカウンタ５４０ａ，５４０ｂとも所定の計数設定値に到達し、発振検出手段５１０はクロック信号の発振正常を判定する。
【００６６】
上述してきたように、本実施例２にかかる発振出力回路５００は、ＨＤＤ装置に対する電源供給が開始され、発振器１２からクロック信号が出力された場合に、発振検出手段５１０が、クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、「High」を出力し、ＡＮＤ１４２が、外部からのリセット信号が解除され、かつ、発振検出手段５１０からの出力が「High」の場合に、発振器１２からのクロック信号をＨＤＣ１４に出力するので、ＨＤＣ１４は、安手したクロック信号を取得することができ、誤作動を起こすことなくＨＤＤ装置を制御することができる。
【００６７】
また、本実施例２にかかるウインドウ比較器５２０では、ヒステリシス（Hysteresis）型の比較器を採用している。実施例１のように、ピーク検出回路２００を用いる場合には、このピーク検出回路２００が一種の低域フィルター（Filter）として働くため、雑音に対する耐性が強い。
【００６８】
しかし、本実施例２のようにヒステリシス型の比較器を採用しないカウンタ型のウインドウ比較器をピーク検出回路なしで利用する場合には、入力信号の雑音の影響を受けやすく、発振していない場合であっても、閾値付近の微小な揺らぎによって、比較器から擬似的なクロック信号が誤って出力されてしまう。しかし、本実施例２のように比較器をヒステリシス型にすることにより、上記したような擬似的なクロック信号を出力するという問題を解消することができる。
【００６９】
なお、本実施例２では、カウンタ５４０ａ，５４０ｂの設定値を大きめに設定しておくことによって、図６に示す遅延回路１３０を省略することができ、発振出力回路５００のコストを削減することができる。
【００７０】
また、本実施例では、ＨＤＤ装置のＨＤＣ用の発振出力回路について説明してきたが、ＭＯドライブやＣＤ／ＤＶＤドライブなどに搭載される光ディスクコントローラ（ＯＤＣ）用の発振出力回路にも適用可能である。
【００７１】
（付記１）発振器によって生成されるクロック信号の出力制御を行う出力制御装置であって、
前記クロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力対象に出力する出力制御手段と、
を備えたことを特徴とする出力制御装置。
【００７２】
（付記２）前記出力制御手段は、データの記録または／および再生を行うデータ記録装置を制御する制御装置にクロック信号を出力することを特徴とする付記１に記載の出力制御装置。
【００７３】
（付記３）前記出力制御手段は、前記クロック信号が所定の振幅以上で発振し始めた時点から所定時間経過した後のクロック信号を出力対象に出力することを特徴とする付記１または２に記載の出力制御装置。
【００７４】
（付記４）前記判定手段は、前記クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、当該クロック信号が所定の振幅以上で発振していると判定することを特徴とする付記１、２または３に記載の出力制御装置。
【００７５】
（付記５）前記発振器によってクロック信号の出力が開始された時点から所定時間以内に当該クロック信号が所定の振幅以上で発振しない場合に、エラーが発生した旨の情報を前記データ記録装置またはそれらの周辺回路に出力するエラー出力手段を更に備えたことを特徴とする付記１〜４のいずれか一つに記載の出力制御装置。
【００７６】
（付記６）前記エラー出力手段は、前記発振器によってクロック信号の出力が開始された時点から所定時間以内に当該クロック信号が所定の振幅以上で発振しない場合に、前記データ記録装置を再起動させることを特徴とする付記５に記載の出力制御装置。
【００７７】
（付記７）発振器から出力されるクロック信号を出力対象に出力する出力制御方法であって、
前記クロック信号が所定の振幅以上で発振しているか否かを判定する判定工程と、
前記判定工程によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力対象に出力する出力制御工程と、
を含んだことを特徴とする出力制御方法。
【００７８】
（付記８）前記出力制御工程は、前記クロック信号が所定の振幅以上で発振し始めた時点から所定時間経過した後のクロック信号を出力対象に出力することを特徴とする付記７に記載の出力制御方法。
【００７９】
（付記９）前記判定工程は、前記クロック信号の振幅が所定値を超えた回数を計数し、計数した回数が所定回数を超えた場合に、当該クロック信号が所定の振幅以上で発振していると判定することを特徴とする付記７または８に記載の出力制御方法。
【００８０】
（付記１０）前記発振器によってクロック信号の出力が開始された時点から所定時間以内に当該クロック信号が所定の振幅以上で発振しない場合に、エラーが発生した旨の情報を、データの記録または／および再生を行うデータ記録装置またはそれらの周辺回路に出力するエラー出力工程を更に含んだことを特徴とする付記７、８または９のいずれか一つに記載の出力制御方法。
【００８１】
（付記１１）発振器からのクロック信号が所定の振幅以上で発振しているか否かを判定する判定手段と、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していると判定された場合に、当該クロック信号を出力し、
前記判定手段によって、前記クロック信号が所定の振幅以上で発振していないと判定された場合に、当該クロック信号を出力するのを停止する出力制御手段と、
前記出力制御手段により出力されたクロック信号を用いて制御される記録媒体駆動装置用の制御手段と、
を備えたことを特徴とする記録媒体駆動装置用制御装置。
【産業上の利用可能性】
【００８２】
以上のように、本発明にかかる出力制御装置および記録媒体駆動装置用制御装置は、クロック信号を利用して制御対象を制御する制御装置に適しており、特に、電源を投入した後に、誤作動を起こすことなく、迅速に制御対象を起動させる必要のある制御装置などに対して有用である。
【図面の簡単な説明】
【００８３】
【図１】本実施例１のＨＤＤ装置における発振出力回路の構成を示す機能ブロック図である。
【図２】発振検出手段の構成を示す機能ブロック図である。
【図３】発振検出動作のタイミングチャートである。
【図４】Analog-SW Typeのピーク検出回路の構成を示す機能ブロック図である。
【図５】Analog-SW+OP-Amp Typeのピーク検出回路の構成を示す機能ブロック図である。
【図６】本実施例２にかかる発振出力回路の構成を示す機能ブロック図である。
【図７】発振検出手段の構成を示す機能ブロック図である。
【図８】従来のＨＤＤ装置における発振出力回路の構成を示す機能ブロック図である。
【符号の説明】
【００８４】
１０，１００，５００    発振出力回路
１１，１１０    定電圧回路
１２    発振器
１３    ゲート回路
１４    ＨＤＣ
１２０，５１０    発振検出手段
１３０    遅延回路
１４０，１４１，１４２，３３０，５５０    ＡＮＤゲート
１５０，１５１    ＮＯＴゲート
１６０    発振不良警報手段
２００，４００    ピーク検出回路
２２０ａ，２２０ｂ  アナログ伝送スイッチ
２３０ａ，２３０ｂ  コンデンサ
２４０ａ，２４０ｂ，２５０    インピーダンス変換器
３００，５２０    ウインドウ比較器
２１０ａ，２１０ｂ，３１０，３２０    比較器
５３０ａ，５３０ｂ  ヒステリシス比較器
５４０ａ，５４０ｂ  カウンタ
【図１】
2007219854.tif 000005
【図２】
2007219854.tif 000006
【図３】
2007219854.tif 000007
【図４】
2007219854.tif 000008
【図５】
2007219854.tif 000009
【図６】
2007219854.tif 000010
【図７】
2007219854.tif 000011
【図８】
2007219854.tif 000012