(57)【要約】      （修正有）【課題】異なる時間帯もしくは異なる場所で別々に発熱する半導体素子をスタック実装し、配線基板に近い半導体素子が配線基板から遠い半導体素子の熱拡散板として機能させることで実装面積低減と温度上昇の抑制を両立させる手段を提供する。【解決手段】第1の半導体素子７０１の上には、第2の半導体素子７０２がフリップチップ接続により実装されている。第1の半導体素子７０１は第2の半導体素子７０２から損失として発生した熱の熱拡散板として機能するようにし、配線基板１に熱を伝える。【選択図】図５
2007188916.tif 000002
【特許請求の範囲】
【請求項１】
配線基板上に搭載された第一の半導体素子の上にフリップチップ接続によりスタック状に第二の半導体素子が積層される半導体装置において、
上記第一の半導体素子と上記第二の半導体素子は異なる時間に発熱し、上記第一の半導体素子と上記第二の半導体素子の発熱領域は、上記配線基板の主たる回路面の法線方向から見て重複する範囲に含まれる実装構造を有することを特徴とする半導体装置。
【請求項２】
配線基板上に搭載された第一の半導体素子の上にフリップチップ接続によりスタック状に第二の半導体素子が積層される半導体装置において、
上記第一の半導体素子と上記第二の半導体素子は異なる時間に発熱し、上記第二の半導体素子が発熱動作を行う際に上記第一の半導体素子は上記第二の半導体素子から生じた発熱損失を上記配線基板の主たる回路面と平行な方向に拡散する熱拡散板として機能することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
上記第一の半導体素子はシリコン基板上に形成された横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）、上記第二の半導体素子は砒化ガリウムやシリコンゲルマニウムの基板上に形成されたへテロ接合バイポーラトランジスタ（ＨＢＴ）であることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２に記載の半導体装置において、
上記第一の半導体素子は上記第二の半導体素子よりも上記配線基板の主たる回路面と平行な方向の面積が広いことを特徴とする半導体装置。
【請求項５】
請求項１または請求項２に記載の半導体装置において、
上記第一の半導体素子と上記第二の半導体素子は、高周波無線通信回路において電流増幅に用いられるパワーアンプであり、上記第一の半導体素子と上記第二の半導体素子が少なくとも一種類以上の異なる帯域もしくは通信規格に対応したパワーアンプであることを特徴とする半導体装置。
【請求項６】
請求項１または請求項２に記載の半導体装置において、
上記第一の半導体素子と上記第二の半導体素子は、高周波無線通信回路において電流増幅に用いられるパワーアンプであり、上記第二の半導体素子は電流増幅回路を主として構成し、上記第一の半導体素子は上記第二の半導体素子の電流増幅を制御する回路を主として構成することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のうちの何れか一項に記載の半導体装置において、
上記第二の半導体素子の上にさらに第三以降の半導体素子がスタック状に積層されることを特徴とする半導体装置。
【請求項８】
少なくとも、アンテナ、アンテナスイッチもしくはアンテナ共有器、帯域通過フィルタ、送受信回路を含む高周波集積回路、送信用電力増幅器（パワーアンプ）からなる無線高周波回路装置において、
上記アンテナスイッチもしくはアンテナ共有器、帯域通過フィルタ等、送受信回路を含む高周波集積回路、パワーアンプが一つの半導体パッケージに集積された構造を有し、かつ、上記送受信回路を含む高周波集積回路とパワーアンプは上記パッケージ内で異なる半導体素子により構成されており、上記高周波集積回路を含む半導体素子の上にフリップチップ接続によりパワーアンプを含む半導体素子が積層されていることを特徴とする無線高周波回路装置。
【請求項９】
請求項８に記載の無線高周波回路装置において、
上記パワーアンプが砒化ガリウムやシリコンゲルマニウムなどの基板上に形成されたへテロ接合バイポーラトランジスタ（ＨＢＴ）であることを特徴とする無線高周波回路装置。
【請求項１０】
請求項８に記載の無線高周波回路装置において、
上記高周波集積回路と、ベースバンド集積回路（ベースバンドＬＳＩ）、アプリケーションプロセッサからなるベースバンド部の少なくとも一部が一つの半導体素子内に形成されたことを特徴とする無線高周波回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等の携帯型情報端末に搭載される高周波送受信用半導体装置の放熱設計技術に関するものである。
【背景技術】
【０００２】
携帯電話等の携帯型情報端末に搭載される高周波送受信用のパワー半導体装置の放熱設計に関する技術として、その熱抵抗を低減するための実装構造が例えば特許文献１や特許文献２において開示されている。このうち、特許文献１において開示されている実装構造は、図１に示す断面図のように、半導体素子７の回路形成領域（アクティブ領域）が素子上面にあるフェースアップ構造を有し、さらに、その素子下部と配線基板１の間に接続部材である熱伝導部材５を用い、この熱伝導部材５がいわゆる熱拡散板として機能する方式を採用している。
【０００３】
一方、特許文献２において開示されている実装構造は、図２に示す断面図のように、複数の半導体素子が、アクティブ領域を素子下面側に向けたフェースダウン、即ちフリップチップ接続方式で配線基板上に積層された構造である。この場合、発熱量の大きいパワー半導体素子が最下部に配置され、放熱専用の大面積のバンプ構造により、配線基板に直接放熱する方式を採用している。
【０００４】
また、スタック状に積層した半導体素子の放熱を改善する構造の一例が特許文献３、特許文献４で開示されている。
【０００５】
【特許文献１】特開2001-102483号公報
【特許文献２】特開2004-71597号公報
【特許文献３】特開2000-31309号公報
【特許文献４】特開2001-35994号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１において開示された従来技術においては、熱拡散板として機能する熱伝導部材が、回路的には、半導体素子裏面と配線基板を接続する接地機能しか持たず、ワイヤボンディング等の手段で信号配線を設けると実装面積が大きくなるという課題がある。また、熱拡散板を追加することにより、部品点数や接続部材及びその実装工程が増えるため、製品のコストが増加してしまうという課題が存在する。さらには、基本的には複数の半導体素子が平面上に分散して実装されることを想定していることから、小型化と高機能化の市場要求が高まる携帯情報端末用の半導体装置としては、高機能化に合わせて部品点数や素子当りの機能を追加すると実装面積が増えてしまい、小型化に対応できないという課題があった。
【０００７】
一方、特許文献２において開示された従来技術においては、小型化の問題は解決可能であるが、配線基板の内部に主に発熱する半導体素子を作りこむ必要があり、製造工程が複雑化し、製品コストが高くなってしまうという課題があった。
【０００８】
特許文献３において開示されている実装構造においては、スタック状に積層された半導体素子について、リードフレームを介してモジュール下部に放熱する構造と、半導体素子裏面に接続され、モジュール下面に露出したヒートシンクを用いて放熱する構造が開示されているが、モジュール下面から遠い位置、即ち上面にある素子の放熱経路としては、リードフレームが必須の構造となっており、リードフレームなしでは上面の素子からの放熱が困難であるという課題が存在する。
【０００９】
また、特許文献３は本来メモリー用のチップサイズパッケージに対する発明であるため、スタック状に積層されたメモリー素子のどちらがいつ発熱するかという問題については、実質的に、同時に、同程度発熱することを前提としているが、携帯電話の送受信に用いられるパワーアンプのような素子の場合、使用する帯域や規格により、異なる時間帯・場所で発熱する素子が一つの半導体装置（モジュール）に混載されていることが一般的であり、パワーアンプのような、発熱量が大きく、かつ、異なるタイミングで発熱する素子が混載された半導体装置の実装構造を小型化、高機能化するためにはリードフレーム方式は必ずしも有効ではないという課題があった。
【００１０】
特許文献４において開示されている半導体集積回路装置の積層構造においては、基板に近い側（下側）の半導体素子がフリップチップ接続で、基板に遠い側（上側）の半導体素子がワイヤボンディング接続で接続されており、半導体素子の間は導電性の接着剤で接合されている構造を有する。特許文献４の半導体集積回路装置は、特許文献３同様、メモリー素子を搭載したものであり、しかも、基板に遠い側の半導体素子から見て、基板に近い側の半導体素子は熱拡散板として機能しないため、補助的な熱拡散機能を用いない限りは、メモリーである、基板に近い側と遠い側の半導体素子の熱抵抗が大きな差を有するという課題があった。
【００１１】
図３は、携帯電話等の携帯型情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。携帯情報端末の信号送受信回路は、主に、無線機能により電波を送受信するためのアンテナｂ０１と、アンテナから受信した信号を受信回路ｂ０３に送り、また、送信回路ｂ０４から送信する信号をアンテナに送るデュープレクサ（分波器）ｂ０２ａもしくはアンテナスイッチｂ０２ｂ、受信回路ｂ０３の受信信号を処理するベースバンド信号処理回路（ベースバンドＬＳＩ；Ｌarge Ｓcale Ｉntegrated Ｃircuit）ｂ０５、ベースバンドＬＳＩから出た信号を送信信号に変換する送信回路ｂ０４、及び、受信回路及び送信回路を制御するための電圧制御発信器（ＶＣＯ；Ｖoltage Ｃontrolled Ｏscillator）ｂ０６，ｂ０７、位相同期ループシンセサイザ（ＰＬＬ；Ｐhase−locked Ｌoop）ｂ０８などで構成される。このうち、ベースバンドＬＳＩ−ｂ０５を含まない部分を一般に高周波部（ＲＦ部；Ｒadio Ｆrequency）ｂ２０と呼ぶ。ベースバンドＬＳＩ−ｂ０５は、ＲＦ部以外に、メモリーｂ０９、表示部・入力部ｂ１０、音声処理ｂ１１、外部インタフェースｂ１２、パワーマネジメント電源ｂ１３などと相互接続されており、これらのアプリケーションをマネジメントするために、ＣＰＵ（Ｃentral Ｐrocessing Ｕnit；中央演算処理装置）やアプリケーションプロセッサなどが利用される。この、ベースバンドＬＳＩ−ｂ０５とＣＰＵ−ｂ１４を含む部分をベースバンド部ｂ２１と呼ぶ。
【００１２】
図４に、ＲＦ部ｂ２０とベースバンド部ｂ２１に大別した信号処理回路の概略を示す。アンテナｂ０１で受信された受信信号は、分波器（デュープレクサ）ｂ０２ａもしくはアンテナスイッチｂ０２ｂから帯域通過フィルタ（ＢＰＦ；Ｂand Ｐass Ｆilter）等のフィルタｂ２２を経由して受信回路ｂ０３に到達し、受信回路ｂ０３においてベースバンド部ｂ２１で処理できる周波数へと変換される。ベースバンド部ｂ２１で処理された出力信号は、送信回路ｂ０４においてアンテナ送信周波数へと変換され、電力増幅器（パワーアンプ）ｂ２３で増幅されてからアンテナｂ０１に伝えられる。なお、信号出力が小さい場合はパワーアンプｂ２３が存在しない方式もあり得るが、2.5世代の携帯電話システムであるＧＳＭ（Ｇrobal Ｓystem for Ｍobile Ｃommunication）やＰＤＣ（Ｐersonal Ｄigital Ｃellular）、あるいはＣＤＭＡ（Ｃode Ｄivision Ｍultiple Ａccsess）及びその発展形であるＷ−ＣＤＭＡ（Ｗideband−ＣＤＭＡ）などの各通信規格、帯域については、送信信号の増幅にパワーアンプが用いられ、その損失による素子の発熱が大きな問題となっている。
【００１３】
図４に示すシステムブロック図において、アンテナ受信信号をベースバンド部ｂ２１で処理できる周波数へ変換し、また、ベースバンド部ｂ２１から送られた信号をアンテナ送信周波数へ変換する集積回路を高周波集積回路（ＲＦ−ＩＣ；Ｒadio Ｆrequency−Ｉntegrated Ｃircuit）ｂ３０とする。図４の破線で囲まれた範囲が狭義のＲＦ−ＩＣである。なお、図３、図４に示すシステムブロック図においては、特定の帯域・規格に対する回路構成のみが示されているが、複数の帯域・規格に対する回路構成については、ＲＦ−ＩＣやベースバンド部は共通で、アンテナ、分波器もしくはアンテナスイッチ、フィルタ類、パワーアンプ等が一部の回路を共有しながら並列に配置され、帯域・規格に応じて回路を切り替えて使用する。
【００１４】
パワーアンプについても、帯域・規格ごとの電量増幅器がそれぞれ別々の半導体素子に形成されて一つのモジュールの中に搭載される場合、帯域・規格ごとの電力増幅器がそれぞれ別々の半導体素子に形成されて異なるモジュールに搭載される場合、帯域・規格ごとの電力増幅器のうち、複数の帯域・規格に対応する電力増幅器が一つの半導体素子内に並列に形成されて一つのモジュールの中に搭載される場合、及びそれらの組み合わせが考えられる。さらに、複数の帯域・規格に対応する電力増幅器が一つの半導体素子内に並列に形成される場合でも、電流増幅回路の制御部と電流増幅部が別の素子に形成されて一つのモジュールの中に搭載される場合も存在する。
【００１５】
一方、携帯電話（ＧＳＭ系、国内ＰＤＣ系、ＣＤＭＡ系、Ｗ−ＣＤＭＡ系、ＴＤ−ＣＤＭＡ（Ｔime Ｄivision−Ｃode Ｄivision Ｍultiple Ａccess）系など）、ＰＨＳ（Ｐersonal Ｈandyphone Ｓystem）、無線ＬＡＮ（Ｌocal Ａrea Ｎetwork）、ＵＷＢ（Ｕltra Ｗideband）などの複数の無線通信規格に対応可能な高周波無線通信回路を携帯電話などの携帯情報端末が搭載していると、携帯電話業者間のローミングによる相互接続や、同一業者内における複数の世代の規格の相互利用、例えばＧＳＭ系の２．５世代とＷ−ＣＤＭＡ系の３世代が地域によって混在する場合、あるいは情報通信時に最も高速・低消費電力で通信可能な規格の選択が可能となり、端末の高機能化に貢献することが可能となる。
【００１６】
これに対し、このように高機能化した高周波無線通信回路は、極力部品や回路の共用化を進めても、やはり部品点数が増え、回路の実装面積が大きくなってしまうという問題がある。
【００１７】
携帯情報端末に求められる機能は、単なる音声・画像通信や情報通信だけでなく、時計、ゲーム、スケジュール管理、動画・静止画撮像、データ編集、文書作成、クレジット機能などの決済機能、個人認証機能、地上波デジタル放送を含むＴＶやラジオ受信機能、ダウンロードした音楽・映像の再生機能、住居の施錠管理等のセキュリティ機能、家電の操作機能、あるいは、各種データのストレージ機能など、加速度的に増加する傾向がある。このため、上記のように複数の規格・帯域に対応した高機能の高周波無線通信回路を搭載する場合も、極力実装面積を小さくする必要がある。
【００１８】
高機能化と実装面積の低減を両立するためには、部品点数の削減や積層実装化が必要になる。ところが、積層実装化を進めると、携帯情報端末本体の回路基板、いわゆるマザーボードから見て、遠い位置、つまりマザーボードとの接続部のある面から離れた面に配置された部品の温度が上昇しやすいという課題が存在する。また、一般に、半導体装置の価格は、高機能化すると上昇し、実装面積が小さくなると低下する傾向があるが、実装面積の低減による価格低減圧力が高機能化による価格上昇圧力より強い傾向がある。従って、仮に実装面積を低減できたとしても、あるいは、部品の温度上昇を抑制できる構成を実現できたとしても、そのために新たな部品を追加して、製品の材料コストが上昇するのは極力避けたいというニーズがある。
【課題を解決するための手段】
【００１９】
このような課題を解決する手段としては、携帯電話等の携帯情報端末に用いられる高周波無線通信回路のうち、送信用電力増幅器（パワーアンプ）を搭載する半導体装置においては、複数の帯域の信号を同時に増幅したり、あるいは、複数の規格の回路を同時に使用することが稀であることから、このような、異なる時間帯もしくは異なる地域に別々に発熱する半導体素子をスタック状に積層する構造を採用し、さらに、配線基板に近い側の半導体素子が配線基板から遠い側の半導体素子から見て熱拡散板として機能させることにより、
また、上記の高周波集積回路（ＲＦ−ＩＣ）と、パワーアンプを積層実装する場合も、発熱量の大きいパワーアンプをＲＦ−ＩＣの上に搭載し、ＲＦ−ＩＣをパワーアンプから見て熱拡散板として機能させることにより、高機能化と小型化、及び小型化に伴う熱抵抗の増大を抑制することができる。
【発明の効果】
【００２０】
本発明によれば、携帯電話などの携帯情報端末に搭載される高周波無線通信回路において、高周波部の電力増幅器（パワーアンプ）を含むモジュールについて、同時に複数の帯域・規格に対し無線通信接続することが実質的には存在しないことから、複数の帯域・規格に対応する回路をスタック状に積み上げて、配線基板側に近い半導体素子が配線基板から遠い位置にある発熱素子の熱拡散板として機能する実装構造を提供できる。
【００２１】
また、本発明によれば、高周波集積回路（ＲＦ−ＩＣ）とパワーアンプを同一のモジュールに統合した場合についても、モジュール内でパワーアンプ部とＲＦ−ＩＣ部が並列配置される場合と、ＲＦ−ＩＣとパワーアンプがスタック状に積層される場合についても、配線基板側に近い半導体素子が配線基板から遠い位置にある発熱素子の熱拡散板として機能する実装構造を提供できるため、多帯域・多規格対応、モジュール統合・高機能化と、省寸法化という、素子の熱設計上はトレードオフのある要請に対し、発熱素子の温度上昇を抑制しながら、モジュールの寸法を低減して高密度実装化することが可能である。
【発明を実施するための最良の形態】
【００２２】
［実施例１］
本発明の実施例を、図４〜図１１を用いて説明する。図４は、本実施例における携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図で、本実施例における半導体装置は、図４のパワーアンプを対象とする。図５は、本実施例における電力増幅器（パワーアンプ）の実装構造を示す断面図、図６は、本実施例における電力増幅器のうち、バイポーラトランジスタの素子断面構造の一例を示す図、図７は、図６のバイポーラトランジスタをフリップチップ実装する場合にエミッタ配線に放熱兼用大面積バンプを形成した例を示す断面図、図８は、バイポーラトランジスタの素子表面側から信号用パッド電極及び増幅回路の一例を見た場合の図である。
【００２３】
一方、図９は、本実施例における電力増幅器のうち、ＭＯＳ（Ｍetal Ｏxide Ｓemiconductor、金属酸化膜半導体）の素子断面構造の一例を示す図、図１０は、金属酸化膜半導体の素子表面側から信号用パッド電極及び増幅回路の一例を見た場合の図である。
【００２４】
なお、図５〜図１０において、信号接続バンプ用パッド電極１１１、及び、放熱兼用大面積バンプ用パッド電極１１２の数が必ずしも一致していないが、あくまでも一例を示すもので、図５のように装置全体を実装した場合に過不足なく電極及び信号接続バンプ９、放熱兼用大面積バンプ１０が形成されていればよい。また、実際には図示されていない回路部、配線が存在するが、放熱経路としての寄与はあまり大きくないことから、図５〜図１０では省略した。
【００２５】
さらに、図８及び図１０において、それぞれ、第一から第四の帯域の増幅回路部（Ｗ１，Ｗ２，Ｗ３，Ｗ４）があるように示したが、これは必ずしも図と一致する必要はない。例えば、図８、図１０のどちらか一方、あるいは双方の半導体素子に形成される電力増幅回路部がそれぞれ一つの帯域・規格に対応するものであってもよいし、図のような二つの帯域・規格ではなく、三帯域・規格以上に対応するものであってもよい。また、図８、図１０の半導体素子の組み合わせで一つ以上の帯域・規格に対応してもよい。いずれにしても、図８及び図１０に示すような増幅回路部を有する半導体素子（７０１，７０２）を、図５に示すように配線基板１の上にスタック状に実装することを特徴とする。
【００２６】
ここで、図６において、符号６０ａは実装時下面、符号６０ｂは実装時上面、符号６１ａはエミッタ配線、符号６１ｂはエミッタ電極、符号６２はエミッタ、符号６３はベース、符号６４はコレクタ、符号６５は薄膜形成層、符号６６は半導体基板、符号６７は絶縁膜、符号６８はバイポーラトランジスタである。
【００２７】
また、図９において、符号９１はドレイン電極・配線、符号９２はソース電極・配線、符号９３はゲート電極・配線、符号９５は薄膜形成層、符号９６は半導体基板、符号９７は絶縁膜である。
【００２８】
また、図１１において、ＷＰ１，ＷＰ２は、第一，第二の帯域の電力増幅部であり、Ｓ１，Ｓ２は、第一，第二の帯域の制御回路部である。
【００２９】
図５に示す本実施例において、第一の半導体素子７０１は、はんだや導電性接着剤からなる第一の接合部材４０１により、配線基板１に接続されている。第一の半導体素子７０１の回路形成領域（アクティブ領域）は、第一の接合部材４０１と接している半導体素子面と対向する、図５の上側に形成される。第一の半導体素子は、例えば、図９、１０に示されているようなＭＯＳ（金属酸化膜半導体）構造を有し、図１０の周辺部に形成された信号接続バンプ用パッド電極１１１から、ボンディングワイヤ３を介して、配線基板１上の他のパッド電極に接続され、電気的な信号をやり取りする。
【００３０】
配線基板１は、図５においては複数の層から構成され、放熱用のサーマルビア８を有する構造となっているが、この材質としては、有機系の樹脂基板でも、セラミック系の焼成基板でも構わない。また、その層の数も、図のような多層である必要はなく、搭載された半導体素子の発熱による温度上昇を所望の温度以下に保つことができるのであれば、サーマルビア８がない場合も許容される。
【００３１】
図５において、第一の半導体素子７０１の上には、信号接続バンプ９、及び、放熱兼用大面積バンプ１０を用いて、第二の半導体素子７０２が実装される。第二の半導体素子７０２としては、例えば、図６、図７、図８に示されるような、バイポーラトランジスタが用いられる。このバイポーラトランジスタは、回路形成面であるアクティブ領域を図の下側に、第一の半導体素子７０１や配線基板１と対向する、フェースダウンのフリップチップ接続により実装される。第二の半導体素子７０２との信号のやり取りは、図には示されていないが、第一の半導体素子の図の上側面に形成された配線層を経由して、ボンディングワイヤ３により、やはり配線基板１に伝えられる。なお、第二の半導体素子７０２の一例としては、砒化ガリウム基板上に形成されたＨＢＴ（Ｈeterojunction Ｂipolar Ｔransistor、ヘテロ接合バイポーラトランジスタ）などが考えられる。
【００３２】
図５に示す本実施例は、第一の半導体素子７０１が第二の半導体素子７０２から損失として発生した熱の放熱経路、特に熱拡散板として機能することを特徴とする。このため、第二の半導体素子７０２として、シリコン基板より熱伝導率が小さい砒化ガリウム基板上に形成された半導体素子を用いても、素子から生じた熱が放熱兼用大面積バンプ１０を介して、まず、第一の半導体素子７０１に伝わり、第一の半導体素子７０１で図５の水平方向に拡散してから配線基板１に伝えられる。このため、例えばより多くのサーマルビア８に第二の半導体素子７０２から生じた熱を伝えることができるため、第二の半導体素子７０２の温度上昇を効果的に抑制することができる。
【００３３】
また、図１に示す従来技術のように、砒化ガリウム基板のアクティブ領域を図の上側、即ち、フェースアップで接続すると、熱抵抗を低減して素子温度上昇を抑制するためには、第二の半導体素子７０２の厚さを極力薄くする必要がある。このような薄層化工程は工程数が増えることから半導体装置の製造コストを上昇させてしまう要因となるが、フェースダウンとして、発熱領域からエミッタ電極、エミッタ配線を経由して、直接、放熱兼用大面積バンプ１０に熱を逃がすことができるため、薄層化工程を省略することが可能となる。
【００３４】
さらに、例えば、第一の半導体素子７０１をＧＳＭやＤＣＳ（Ｄigital Ｃellular Ｓystem）などの帯域・規格の電力増幅用として用い、第二の半導体素子７０２を例えばＷ−ＣＤＭＡなどの帯域・規格の電力増幅用として用いることにより、複数の帯域・規格の無線通信機能を、同一の無線通信モジュールで完全に同時に利用することはほぼあり得ないため、仮に第一の半導体素子７０１と第二の半導体素子７０２を配線基板１の法線方向から見た場合に、それぞれの発熱領域の占める範囲が重複していても、半導体素子７０１と７０２の発熱が相互に重ねあわされることはないため、温度が著しく上昇してしまうことは避けることができる。
【００３５】
一方、第二の半導体素子７０２が、例えば複数の帯域・規格の電力増幅部のみを有し、その制御回路が第一の半導体素子７０１に形成されている場合も、制御回路の発熱量は電力増幅部と比較して小さいので、図５に示すような実装構造で、第二の半導体素子７０２の温度上昇を抑制することができる。また、図１１に示す断面図のように、第一の半導体素子７０１表面の配線層のレイアウトにより、第二の半導体素子７０２内の第一の帯域の電力増幅部ＷＰ１と対向する位置に、第一の半導体素子７０１内の第二の帯域の電力増幅部の制御回路部Ｓ２が来るような配置とすることで、半導体素子７０１、７０２の素子全体としての発熱領域は範囲が重複していたとしても、各帯域・規格について見ると、制御回路から生じた熱が電力増幅部に影響を与えないため、半導体素子７０２の温度上昇を効果的に抑制することが可能である。
［実施例２］
【００３６】
本発明の他の実施例を、図１２を用いて説明する。本実施例は、図４〜１１に示した実施例の実装構造のうち、第一の半導体素子７０１をフリップチップ接続とし、第一の信号接続バンプ９０１により配線基板１に実装し、その上にスタック状に第二の信号接続バンプ９０２と放熱兼用大面積バンプ１０により第二の半導体素子７０２を積層したことを特徴とする。
【００３７】
図１２に示す本実施例においては、第一の半導体素子７０１をフリップチップ接続とすることにより、第一の半導体素子７０１と配線基板１の間の熱抵抗が増大するという問題点はあるが、異なる時間に発熱する素子の発熱領域が配線基板１の法線方向から見て重複する範囲にあり、第一の半導体素子７０１が第二の半導体素子７０２の熱拡散板として機能する効果は同様である。
【００３８】
本実施例においては、実装時には上を向く第一の半導体素子７０２の裏面に、第二の半導体素子７０２と配線基板１をつなぐ配線層を形成し、ボンディングワイヤ３を経由して配線基板１と接続する。また、第一の半導体素子７０１のアクティブ領域と、裏面に形成する第二の半導体素子接続用の配線層は、同じ半導体基板の異なる面に形成されるという特徴がある。
［実施例３］
【００３９】
本発明の他の実施例を、図１３を用いて説明する。本実施例は、図１２に示した実施例の実装構造のうち、第一の半導体素子７０２に貫通電極１３を形成し、配線基板１と、第一の半導体素子７０２、第二の半導体素子７０２との間の信号のやり取りを全て第一の信号接続バンプ９０１を介して行い、ワイヤボンディングを不要とした点に特徴がある。
【００４０】
図１２及び図１３に示した本発明の実施例においては、フリップチップ接続する第一の半導体素子７０１が、全て第一の信号接続用バンプ９０１で配線基板１に接続される構造を示しているが、第一の信号接続用バンプ９０１は、製品実装時の高さが揃って第一の半導体素子７０１と配線基板１を確実に接続していれば、面積が異なっても問題ない。回路的に悪影響を与えない範囲で、放熱兼用大面積バンプ１０のようなバンプを用いて、第一の半導体素子７０１の熱抵抗を低減することはもちろん構わない。
［実施例４］
【００４１】
図４〜図１３において示した本発明の実施例は、携帯情報端末に搭載される高周波無線通信回路のうち、電力増幅器のみを対象にした場合の実装構造を示したものであるが、携帯情報端末に搭載される半導体装置が増える傾向にあるため、高周波部（ＲＦ部）やベースバンド部を構成する半導体装置（モジュール）は統合されて少数のモジュールに纏められる傾向にある。図１４〜図２８に、本発明で対象とする、電力増幅器を含む高周波無線通信回路装置のシステムブロック図を示す。それぞれの図において、破線で囲まれた部品が一つのモジュールとして統合されるか、あるいは、サブモジュール化された後に一つのモジュールとして統合され、いずれも大きなシステムを構成する、いわゆるシステムインパッケージ（ＳＩＰ）として利用される場合がある。図２９〜図４４の断面図に示す実施例は、これらのＳＩＰの実装構造を示すものである。
【００４２】
図１４は、高周波部（ＲＦ部）がアンテナ、分波器またはアンテナスイッチ、フィルタ搭載モジュール、高周波集積回路（ＲＦ−ＩＣ）、パワーアンプの５つのモジュールもしくはサブモジュールに統合された回路構成を示す。
【００４３】
図１５は、フィルタ搭載（サブ）モジュールと分波器またはアンテナスイッチがフロントエンドモジュールに統合され、アンテナ、フロントエンドモジュール、ＲＦ−ＩＣ、パワーアンプでＲＦ部が構成された場合の回路構成を示す。
【００４４】
図１６は、パワーアンプと分波器またはアンテナスイッチがパワーアンプモジュールとして統合され、ＲＦ−ＩＣとフィルタ搭載（サブ）モジュールがＲＦ−ＩＣモジュールに統合された場合を示す。
【００４５】
図１７は、図１５のフロントエンドモジュールとＲＦ−ＩＣが一つのモジュールに統合され、パワーアンプが独立している場合を示す。
【００４６】
図１８は、アンテナ以外の全てのＲＦ部が一つの統合モジュールを構成する場合を示す。
【００４７】
図１９は、ＲＦ−ＩＣとベースバンドＬＳＩが統合され、ＲＦ部のフィルタ搭載モジュール、分波器またはアンテナスイッチ、パワーアンプは独立したモジュールとして構成されている場合を示す。
【００４８】
図２０は、ＲＦ−ＩＣとベースバンドＬＳＩが統合され、さらに分波器またはアンテナスイッチとフィルタ搭載（サブ）モジュールでフロントエンドモジュールを構成する場合を示す。
【００４９】
図２１は、フィルタ搭載サブモジュールとＲＦ−ＩＣ、ベースバンドＬＳＩが一つのモジュールに統合され、分波器またはアンテナスイッチとパワーアンプでパワーアンプモジュールに統合された場合を示す。
【００５０】
図２２は、フロントエンドモジュール、ＲＦ−ＩＣ、ベースバンドＬＳＩが統合され、パワーアンプが独立したモジュールを構成する場合を示す。
【００５１】
図２３は、アンテナ以外のＲＦ部とベースバンドＬＳＩで一つの統合モジュールを構成する場合を示す。
【００５２】
図２４は、フィルタ搭載モジュール、分波器またはアンテナスイッチ、パワーアンプはそれぞれ独立したモジュールとして存在する場合を示す。
【００５３】
図２５は、ＲＦ−ＩＣ、ベースバンドＬＳＩ、ＣＰＵが一つのモジュールに統合され、フィルタ搭載（サブ）モジュールと分波器またはアンテナスイッチがフロントエンドモジュールに統合され、パワーアンプは独立したモジュールとして存在する場合を示す。
【００５４】
図２６は、ＲＦ−ＩＣ、ベースバンドＬＳＩ、ＣＰＵ、フィルタ搭載（サブ）モジュールが一つのモジュールに統合され、分波器またはアンテナスイッチとパワーアンプがもう一つのモジュールに統合される場合を示す。
【００５５】
図２７は、ＲＦ−ＩＣ、ベースバンドＬＳＩ、ＣＰＵ、フロントエンドモジュールがひとつのモジュールに統合され、パワーアンプが独立したモジュールとして存在する場合を示す。
【００５６】
図２８は、アンテナ以外の全てのＲＦ部、ベースバンド部が一つのモジュールに統合された場合を示す。
【００５７】
図４及び図１５〜２８のシステムブロック図を参照すると、これ以外の組み合わせも存在する可能性はあるが、代表的なものとして示した。これらのシステムブロック図は、基本的には、パワーアンプ、または、パワーアンプと分波器もしくはアンテナスイッチが独立したモジュールとして存在する、図４、図１４、図１６、図１７、図１９、図２０、図２１、図２２、図２４、図２５、図２６、図２７のシステムブロック図と、パワーアンプがＲＦ−ＩＣと一つのモジュールに統合される図１８、図２３、図２８のシステムブロック図に分類することができる。図４及び図１５〜２８には、詳細な部品構成を示していないが、その部品の取り合いによらず、大分類として、各図のような構成を持つ高周波無線通信回路は、全て、本発明の各実施例に含まれる。また、若干の回路構成、システム構成の違いがあるとしても、ＲＦ−ＩＣとパワーアンプが独立したモジュールを構成する場合と、同一モジュールに統合された場合の２通りしか存在し得ないことから、図示されなかったシステム構成も全て本発明の実施例に含まれている。
【００５８】
図４、図１４、図１６、図１７、図１９、図２０、図２１、図２２、図２４、図２５、図２６、図２７に示されるシステム構成のパワーアンプまたはパワーアンプと分波器もしくはアンテナスイッチの統合モジュールの実装構造は、図５または図１２、あるいは図１３で代表される本発明の各実施例により、高機能化と低熱抵抗（温度上昇の抑制）を実現することが可能である。分波器またはアンテナスイッチがモジュールに統合された場合でも、例えば、ダイオードスイッチや砒化ガリウムＨＥＭＴ（Ｈigh Ｅlectron Ｍobility Ｔransistor）スイッチを第一の半導体素子７０１もしくは第二の半導体素子７０２に形成することにより、複数の帯域・規格に対する省寸法で放熱性の優れた多層実装構造を実現できる。
【００５９】
なお、図５または図１２、あるいは図１３に示される実装構造においては、二つの半導体素子をスタック状に積み上げた構成が示されているが、主として異なる時間・地域で発熱する複数の素子をスタック状に積層し、最下層の半導体素子、もしくは、配線基板と発熱素子の間にある、その瞬間には発熱していない他の半導体素子が、発熱素子の熱拡散板として機能する構成を有していれば、三層以上に積層しても同様の効果を達成することができる。
［実施例５］
【００６０】
本発明の他の実施例を図２９、及び、図１８、図２３、図２８を用いて説明する。本実施例では、実施例１〜４と異なり、少なくともＲＦ−ＩＣとパワーアンプが一つのモジュールに統合されたＳＩＰモジュールを構成することを特徴とする。
【００６１】
図２９に示す本実施例においては、ＳＩＰモジュール内で、パワーアンプ（サブ）モジュールを構成する第一の半導体素子７０１と第二の半導体素子７０２が配線基板１上にスタック状に積層され、ＲＦ−ＩＣ（もしくはＲＦ−ＩＣとベースバンドＬＳＩ、あるいは、ＲＦ−ＩＣ、ベースバンドＬＳＩとＣＰＵ）がＳＯＩ基板などに一括形成されたサブモジュールを構成している。第三の半導体素子７０３であるＲＦ−ＩＣサブモジュールは、配線基板１の上にフェースアップ方式で実装され、その上に第四の半導体素子７０４が、第四の信号接続バンプ９０４を介して第三の半導体素子７０３の上にフリップチップ実装される。
【００６２】
本実施例においては、第一の半導体素子７０１と第三の半導体素子７０３、第二の半導体素子７０２と第四の半導体素子７０４を、それぞれ、配線基板上に同一プロセスで実装することができるため、製造工程が単純化できるというメリットと、パワーアンプの電力増幅部を含む第二の半導体素子７０２については、第一の半導体素子７０１がその熱拡散板として機能するというメリットがある。
［実施例６］
【００６３】
本発明の他の実施例を、図３０、及び、図１８、図２３、図２８を用いて説明する。本実施例では、第二の半導体素子７０２と第四の半導体素子７０４の信号接続用にワイヤボンディングを用いる点までは実施例５と共通であるが、第一の半導体素子７０１と第三の半導体素子７０３を、それぞれ、第一の信号接続バンプ９０１、第三の信号接続バンプ９０３を介して配線基板１に接続している点に違いがある。
【００６４】
実施例６の実装構造は、実施例５と比べて若干工程の数が増えたり、部品点数が増えるという問題点はあるが、第一の半導体素子７０１と第三の半導体素子７０３、第二の半導体素子７０２と第四の半導体素子７０４を、それぞれ、配線基板上に同一プロセスで実装することができるため、製造工程が単純化できるというメリットと、パワーアンプの電力増幅部を含む第二の半導体素子７０２については、第一の半導体素子７０１がその熱拡散板として機能するというメリットが、実施例５と同様に存在する。
［実施例７］
【００６５】
本発明の他の実施例を、図３１、及び、図１８、図２３、図２８を用いて説明する。本実施例は、図３０に示す実施例とほぼ同様の構成をなすが、第一の半導体素子７０１と第三の半導体素子７０３に貫通電極を形成し、配線基板１と各半導体素子の間の信号接続を全て第一の信号接続バンプ９０１もしくは第三の信号接続バンプ９０３を介して接続している点に特徴がある。貫通電極の形成にはコストの上昇や歩留まりの低下の問題はあるが、ボンディングワイヤ３などの部品及び工程の低減と、ワイヤ接続用の電極を配置するための実装面積の低減が可能であるため、実施例５、６に示した実装構造と比べて、モジュールの寸法を低減できるという効果が存在する。
［実施例８］
【００６６】
図５、図１２、図１３、図２９、図３０、図３１で説明した本発明の実施例１〜実施例７は、いずれも、複数の帯域・規格に対応するパワーアンプが複数の半導体素子から形成される場合を前提としたが、本実施例では、パワーアンプは一部の制御回路をＲＦ−ＩＣ側に統合されるとしても、少なくとも電力増幅部は複数の帯域・規格に対して、全て同一素子内に形成されており、ＲＦ−ＩＣとパワーアンプを含むサブモジュールが積層されている場合の実装構造を示す。これは、図３２、図３３、図３４に示す断面図で共通である。
【００６７】
本実施例を図３２または図３３、もしくは図３４と、図１８、図２３、図２８を用いて説明する。上記のように、本実施例においては、パワーアンプは主として第二の半導体素子７０２に集約されており、ＲＦ−ＩＣ（もしくはＲＦ−ＩＣ及びベースバンドＬＳＩ、あるいはＲＦ−ＩＣ及びベースバンドＬＳＩとＣＰＵ）を形成する第一の半導体素子７０１の上にフリップチップ接続により積層されている。本実施例においては、第二の半導体素子７０２は、ＨＢＴのみならず、ＭＯＳトランジスタであっても全く問題ない。
【００６８】
図３２、図３３、図３４に示す断面図においては、第一の半導体素子７０１がフリップチップ接続で配線基板１に接続されるか否か、及び、ボンディングワイヤ３が信号接続用に用いられるか否かの相違点はあるが、いずれの場合も、パワーアンプを含む第二の半導体素子７０２に対して、ＲＦ−ＩＣを含む第一の半導体素子７０１が熱拡散板として機能するという点に特徴がある。
［実施例９］
【００６９】
本発明の他の実施例を図３５または図３６、もしくは図３７を用いて説明する。高周波無線通信回路のＲＦ部を一つのモジュールに統合すると、パワーアンプ（サブ）モジュールのように発熱損失が比較的大きいサブモジュールと、フィルタ（サブ）モジュールのように、モジュール内の温度変動があると特性が劣化してしまうサブモジュールが、同一パッケージ（モジュール）内に混載されることとなる。このため、発熱量の大きいパワーアンプサブモジュールから生じた熱が、温度変動に対する特性の変動が大きい、即ち、温度特性の大きい、フィルタサブモジュールに、流れにくい実装構造を実現する必要が生じる。
【００７０】
図３５または図３６、もしくは図３７に示す本実施例の断面図においては、いずれの場合も、配線基板１を少なくとも二つの島状領域に分け、実施例５〜実施例８に示した本発明の他の実施例のように、配線基板１及びその表層の配線層を経由して、パワーアンプサブモジュールを構成する第二の半導体素子７０２から、フィルタサブモジュールを構成する第四の半導体素子７０４へ、熱が伝導により伝わるのを防止することができる。配線基板１の断裂部には、モールド樹脂２が充填されることになるが、モールド樹脂２の熱伝導率は配線基板１の実効的な熱伝導率よりも小さいことが一般的であるため、断裂部が存在しない場合よりも同一モジュール内部での断熱性を高めつつ、個々の素子の放熱性を保つことが可能である。
［実施例１０］
【００７１】
本発明の他の実施例を図３８または図３９、もしくは図４０を用いて説明する。本実施例は、実施例９で示したモジュール内の発熱素子（パワーアンプを構成する第二の半導体素子７０２）と温度特性の厳しい素子（フィルタ搭載サブモジュールを構成する第四の半導体素子７０４）の間の断熱性を高めるために、モールド樹脂２表面に窪みもしくは溝を設けたことを特徴とする。モールド樹脂２より、モジュールが搭載される環境の空気や充填ガスの熱伝導率はさらに低いことが期待されるため、同一モジュール内の発熱素子と温度特性の厳しい素子間の断熱性を一層高めることができる。
［実施例１１］
【００７２】
本発明の他の実施例を、図４１または図４２、あるいは図４３、もしくは図４４を用いて説明する。本実施例は、実施例８のように、ＲＦ−ＩＣを含む第一の半導体素子７０１の上に、パワーアンプを含む第二の半導体素子７０２と、フィルタ搭載サブモジュールを含む第三の半導体素子７０３とが並存して積層実装される場合の、発熱素子（パワーアンプを構成する第二の半導体素子７０２）と温度特性の厳しい素子（フィルタ搭載サブモジュールを含む第三の半導体素子７０３）の間の断熱性を高めることを目的とする。
【００７３】
図４１、４２、４３、もしくは図４４に示すように、第一の半導体素子７０１上に積層実装された第二の半導体素子７０２と、第三の半導体素子７０３が存在し、それぞれが占有するル領域の間のモールド樹脂２に、実施例１０と同様に窪みもしくは溝を設けることにより、同一モジュール内の発熱素子と、温度特性の厳しい素子の間の断熱性を高めることが可能である。
【００７４】
さらに、図４４に示すように、第一の半導体素子７０１の裏面（実装時は上面）に貫通しないまでも溝部を形成することで、素子内における断熱性を高めることができる。この非貫通性の溝部は、帯状の溝だけでなく、ある幅と長さを持った孔が破線状に配置されていても構わない。また、溝部に何らかの材料を塗布してからモールド樹脂２を塗布しても構わない。
【００７５】
以上、本発明によれば、携帯電話などの携帯情報端末に搭載される高周波無線通信回路において、高周波部の電力増幅器（パワーアンプ）を含むモジュールについて、同時に複数の帯域・規格に対し無線通信接続することが実質的には存在しないことから、複数の帯域・規格に対応する回路をスタック状に積み上げて、配線基板側に近い半導体素子が配線基板から遠い位置にある発熱素子の熱拡散板として機能する実装構造を提供できる。
【００７６】
また、本発明によれば、高周波集積回路（ＲＦ−ＩＣ）とパワーアンプを同一のモジュールに統合した場合についても、モジュール内でパワーアンプ部とＲＦ−ＩＣ部が並列配置される場合と、ＲＦ−ＩＣとパワーアンプがスタック状に積層される場合についても、配線基板側に近い半導体素子が配線基板から遠い位置にある発熱素子の熱拡散板として機能する実装構造を提供できるため、多帯域・多規格対応、モジュール統合・高機能化と、省寸法化という、素子の熱設計上はトレードオフのある要請に対し、発熱素子の温度上昇を抑制しながら、モジュールの寸法を低減して高密度実装化することが可能である。
【図面の簡単な説明】
【００７７】
【図１】従来の半導体発熱素子の実装構造を示す断面図である。
【図２】従来の半導体発熱素子の実装構造を示す断面図である。
【図３】携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図４】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図５】本発明の携帯情報端末に搭載される電力増幅器の実装構造を示す断面図である。
【図６】本発明の携帯情報端末に搭載される電力増幅器のうち、バイポーラトランジスタの素子断面構造の一例を示す図である。
【図７】本発明の携帯情報端末に搭載される電力増幅器のうち、バイポーラトランジスタのエミッタ配線に放熱兼用大面積バンプを形成した例を示す図である。
【図８】本発明の携帯情報端末に搭載される電力増幅器のうち、バイポーラトランジスタの素子表面側から信号用パッド電極及び増幅回路の一例を見た場合の図である。
【図９】本発明の携帯情報端末に搭載される電力増幅器のうち、金属酸化膜半導体の素子断面構造の一例を示す図である。
【図１０】本発明の携帯情報端末に搭載される電力増幅器のうち、金属酸化膜半導体の素子表面側から信号用パッド電極及び増幅回路の一例を見た場合の図である。
【図１１】本発明の携帯情報端末に搭載される電力増幅器のうち、電力増幅部がフリップチップ接続により制御部の上に実装された場合の一例を示す断面図である。
【図１２】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図１３】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図１４】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図１５】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図１６】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図１７】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図１８】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図１９】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２０】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２１】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２２】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２３】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２４】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２５】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２６】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２７】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２８】本発明の携帯情報端末に搭載される信号処理回路の概略を示すシステムブロック図である。
【図２９】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３０】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３１】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３２】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３３】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３４】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３５】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３６】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３７】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３８】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図３９】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図４０】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図４１】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図４２】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図４３】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【図４４】本発明の携帯情報端末に搭載される電力増幅器の実装構造の他の実施例を示す断面図である。
【符号の説明】
【００７８】
１…配線基板、２…モールド樹脂、３…ボンディングワイヤ、４…接合部材、５…熱伝導部材（熱拡散板）、６…接合部材、７…半導体素子、８…サーマルビア、９…信号接続バンプ、１０…放熱兼用大面積バンプ、１１…パッド電極、１２…トランジスタ、１３…貫通電極、１４…非貫通孔、１１１…信号接続バンプ用パッド電極、１１２…放熱兼用大面積バンプ用パッド電極、１３１…第一の半導体素子の貫通電極、１３３…第三の半導体素子の貫通電極、４０１…第一の接合部材、４０１…第二の接合部材、４０３…第三の接合部材、４０４…第四の接合部材、７０１…第一の半導体素子、７０２…第二の半導体素子、７０３…第三の半導体素子、７０４…第四の半導体素子、９０１…第一の信号接続バンプ、９０２…第二の信号接続バンプ、９０３…第三の信号接続バンプ、９０４…第四の信号接続バンプ
【図１】
2007188916.tif 000003
【図２】
2007188916.tif 000004
【図３】
2007188916.tif 000005
【図４】
2007188916.tif 000006
【図５】
2007188916.tif 000007
【図６】
2007188916.tif 000008
【図７】
2007188916.tif 000009
【図８】
2007188916.tif 000010
【図９】
2007188916.tif 000011
【図１０】
2007188916.tif 000012
【図１１】
2007188916.tif 000013
【図１２】
2007188916.tif 000014
【図１３】
2007188916.tif 000015
【図１４】
2007188916.tif 000016
【図１５】
2007188916.tif 000017
【図１６】
2007188916.tif 000018
【図１７】
2007188916.tif 000019
【図１８】
2007188916.tif 000020
【図１９】
2007188916.tif 000021
【図２０】
2007188916.tif 000022
【図２１】
2007188916.tif 000023
【図２２】
2007188916.tif 000024
【図２３】
2007188916.tif 000025
【図２４】
2007188916.tif 000026
【図２５】
2007188916.tif 000027
【図２６】
2007188916.tif 000028
【図２７】
2007188916.tif 000029
【図２８】
2007188916.tif 000030
【図２９】
2007188916.tif 000031
【図３０】
2007188916.tif 000032
【図３１】
2007188916.tif 000033
【図３２】
2007188916.tif 000034
【図３３】
2007188916.tif 000035
【図３４】
2007188916.tif 000036
【図３５】
2007188916.tif 000037
【図３６】
2007188916.tif 000038
【図３７】
2007188916.tif 000039
【図３８】
2007188916.tif 000040
【図３９】
2007188916.tif 000041
【図４０】
2007188916.tif 000042
【図４１】
2007188916.tif 000043
【図４２】
2007188916.tif 000044
【図４３】
2007188916.tif 000045
【図４４】
2007188916.tif 000046