(57)【要約】      （修正有）【課題】ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合に、露光量誤差に対する許容範囲を広くする。【解決手段】それぞれフォトレジスト３３，３４に対する露光工程及び現像工程を含む２回のリソグラフィ工程を経てマスク層を形成し、マスク層を用いてターゲット層３１をパターニングする微細パターン形成方法であって、その２回のリソグラフィ工程のそれぞれの現像工程に続いて、対応するフォトレジストに形成されたレジスト部３３Ａ，３４Ａの幅を細くするレジスト・スリミング・プロセスを有する。【選択図】図３
2007311508.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ感光層に対する露光工程及び現像工程を含む複数回のリソグラフィ工程を経てマスク層を形成し、
前記マスク層を用いて被加工層をパターニングする微細パターン形成方法であって、
前記複数回のリソグラフィ工程のうち一のリソグラフィ工程の現像工程に続いて、対応する感光層に形成されたパターンの幅を増減するパターン幅制御工程を有することを特徴とする微細パターン形成方法。
【請求項２】
前記パターン幅制御工程は、前記対応する感光層のパターンのライン幅を細くするエッチング工程を含むことを特徴とする請求項１に記載の微細パターン形成方法。
【請求項３】
前記一のリソグラフィ工程は、前記対応する感光層にライン幅とスペース幅との比が実質的に１：１のパターンを形成する工程であり、
前記パターン幅制御工程は、前記対応する感光層のライン幅とスペース幅との比を実質的に１：３にする工程であることを特徴とする請求項２に記載の微細パターン形成方法。
【請求項４】
前記複数のリソグラフィ工程は２回のリソグラフィ工程であり、前記２回のリソグラフィ工程の現像工程に続いてそれぞれ前記パターン幅制御工程を有し、
前記２回のリソグラフィ工程で形成される感光層のパターンのライン部は位相が実質的に１８０°異なることを特徴とする請求項３に記載の微細パターン形成方法。
【請求項５】
前記パターン幅制御工程は、前記対応する感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程を含むことを特徴とする請求項１に記載の微細パターン形成方法。
【請求項６】
前記一のリソグラフィ工程は、前記対応する感光層にライン幅とスペース幅との比が実質的に１：１のパターンを形成する工程であり、
前記パターン幅制御工程は、前記対応する感光層のライン幅とスペース幅との比を実質的に３：１にする工程であることを特徴とする請求項５に記載の微細パターン形成方法。
【請求項７】
前記複数のリソグラフィ工程は２回のリソグラフィ工程であり、前記２回のリソグラフィ工程の現像工程に続いてそれぞれ前記パターン幅制御工程を有し、
前記２回のリソグラフィ工程で形成される感光層のパターンのスペース部は位相が実質的に１８０°異なることを特徴とする請求項６に記載の微細パターン形成方法。
【請求項８】
前記被加工層に形成されるパターンは線幅が４０ｎｍ以下のライン・アンド・スペースパターンであり、
前記一のリソグラフィ工程の露光工程では、開口数が０．９２以上の投影光学系を持つ露光装置を用いて、対応する感光層に線幅が８０ｎｍ以下のライン・アンド・スペースパターンの像を形成することを特徴とする請求項１から７のいずれか一項に記載の微細パターン形成方法。
【請求項９】
感光層に対する露光工程及び現像工程を含むリソグラフィ工程を経て被加工層をパターニングする微細パターン形成方法において、
前記リソグラフィ工程の現像工程に続いて、前記感光層に形成されたパターンの幅を増減するパターン幅制御工程を有することを特徴とする微細パターン形成方法。
【請求項１０】
前記パターン幅制御工程は、前記感光層のパターンのライン幅を細くするエッチング工程を含むことを特徴とする請求項９に記載の微細パターン形成方法。
【請求項１１】
前記パターン幅制御工程は、前記感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程を含むことを特徴とする請求項９に記載の微細パターン形成方法。
【請求項１２】
デバイスの製造方法において、
請求項１から１１のいずれか一項に記載の微細パターン形成方法を用いることを特徴とするデバイス製造方法。
【請求項１３】
前記デバイスはフラッシュメモリであり、
前記微細パターン形成方法が適用されるのは、素子分離、ゲート、コンタクト、及び配線層の少なくとも１つの形成工程であることを特徴とする請求項１２に記載のデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感光層に対する露光工程及び現像工程を含むリソグラフィ工程を経て回路パターンを形成する微細パターン形成方法及びこの方法を用いるデバイス製造方法に関し、例えば２回のリソグラフィ工程を経てマスク層を形成するいわゆるダブルプロセス方式で回路パターンを形成する場合等に適用できるものである。
【背景技術】
【０００２】
半導体素子、撮像素子（ＣＣＤ等）、表示素子（液晶ディスプレイ等）、及び薄膜磁気ヘッド等のデバイス（マイクロデバイス、電子デバイス）を製造する際に、ウエハ又はガラス基板等の基板に対する薄膜形成プロセスと、基板又は薄膜上にレジストパターン（感光材料のパターン）を形成するリソグラフィ・プロセスと、そのレジストパターンをマスクとしてその基板又は薄膜を加工する加工プロセスとを繰り返すデバイス製造プロセスが用いられている。なお、本明細書では、リソグラフィ・プロセス（リソグラフィ工程）とは、基板に対してフォトレジスト（感光材料）を塗布する塗布工程、露光装置を用いてマスクパターンを介してフォトレジストを露光する露光工程、及びその露光後のフォトレジストを現像する現像工程を含むプロセスを意味している。
【０００３】
半導体素子等のパターンの微細化に対応して、そのリソグラフィ・プロセスで使用される露光装置では、解像力を高めるために露光波長の短波長化、投影光学系の開口数ＮＡの増大、いわゆる変形照明等の照明条件の最適化、及び位相シフトレチクル等のマスク技術の開発等が行われてきた。最近では、焦点深度を広く確保した上で、開口数ＮＡを実質的にさらに増大するために、液浸法を用いた露光装置も開発されている。しかしながら、露光波長の短波長化及び開口数ＮＡの増大は露光装置の製造コストの増大、ひいてはデバイスの製造コストの上昇となる。
【０００４】
そこで、最近、２回のリソグラフィ・プロセスを繰り返すことによって、図８に示すように、露光装置の解像限界を超える微細な回路パターンを形成するいわゆるダブルプロセス方式が提案されている。このダブルプロセス方式では、図８（Ｂ）に示すように、ウエハＷ上にターゲット層４１及びハードマスク層４２を形成しておく。そして、第１のリソグラフィ・プロセスでは、ハードマスク層４２上にポジ型のフォトレジスト４３を塗布した後、不図示の露光装置を用いて、フォトレジスト４３上に、図８（Ａ）に示す露光量分布Ｅ（Ｘ）でピッチ２Ｐ（周期方向をＸ方向とする。）のライン幅とスペース幅との比が１：１のライン・アンド・スペースパターン（以下、Ｌ＆Ｓパターンという。）の像を露光する。ただし、この際の露光量は、フォトレジスト４３の感度Ｅｔｈを横切る露光量分布Ｅ（Ｘ）の幅がＰ／２となるように、すなわち実質的にライン幅とスペース幅との比が１：３のＬ＆Ｓパターンの像を露光したのと同じ結果が得られるように設定する。その後、フォトレジスト４３の現像を行うことで、幅Ｐ／２のレジスト部４３Ａをピッチ２Ｐで配列したレジストパターンが得られる。
【０００５】
次に、図８（Ｃ）に示すように、レジスト部４３Ａをマスクとしてハードマスク層４２のエッチングを行い、レジスト部４３Ａを剥離して、図８（Ｄ）に示すハードマスク部４２Ａを形成する。それに続く第２のリソグラフィ・プロセスでは、図８（Ｄ）のターゲット層４１及びハードマスク部４２Ａ上にフォトレジスト（不図示）を塗布した後、不図示の露光装置を用いて、そのフォトレジスト上に、図８（Ａ）と同様の露光量分布で、かつ位相が１８０°異なる状態でピッチ２ＰのＬ＆Ｓパターンの像を露光した後、そのフォトレジストの現像を行う。これによって、図８（Ｅ）に示すように、複数のハードマスク部４２Ａの間に、幅Ｐ／２のレジスト部４３Ｂをピッチ２Ｐで配列してなるレジストパターンを配置した形状のマスク層４４が得られる。その後、マスク層４４をマスクとしてターゲット層４１のエッチングを行うことによって、図８（Ｆ）に示すように、ウエハＷ上に幅Ｐ／２のターゲット部４１ＡをピッチＰで配列したＬ＆Ｓパターンが形成される。この場合、その露光装置の解像限界を線幅Ｐとすると、その解像限界を超える線幅Ｐ／２のパターンが形成されたことになる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の如き従来のダブルプロセス方式のパターン形成方法によれば、原理的には露光装置の解像限界を超える微細パターンを形成することが可能である。しかしながら、従来のダブルプロセス方式のリソグラフィ・プロセスでは、図８（Ａ）に示すように、フォトレジストの感度ＥｔｈがＬ＆Ｓパターンの像の露光量の変化に対して位置の変化量が大きい部分に設定されることになる。この結果、露光量の僅かな誤差があっても、感度Ｅｔｈを横切る露光量分布の幅はＰ／２から大きくずれてしまい、最終的に露光装置の解像限界を超える微細パターンを高精度に量産するのが困難であるという問題があった。
【０００７】
本発明はこのような事情に鑑み、露光量誤差に対する許容範囲を広くした上で、リソグラフィ・プロセスを用いて露光装置の解像限界を超えるような微細パターンを高精度に形成できる微細パターン形成技術及びデバイス製造技術を提供することを第１の目的とする。
さらに本発明は、ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合にも、露光量誤差に対する許容範囲を広くすることができる微細パターン形成技術及びデバイス製造技術を提供することを第２の目的とする。
【課題を解決するための手段】
【０００８】
本発明による第１の微細パターン形成方法は、それぞれ感光層（３３，３４）に対する露光工程及び現像工程を含む複数回のリソグラフィ工程（ステップ１０２，１０５）を経てマスク層（３５，３５Ａ）を形成し、そのマスク層を用いて被加工層（３１）をパターニングする微細パターン形成方法であって、その複数回のリソグラフィ工程のうち一のリソグラフィ工程（ステップ１０２）の現像工程に続いて、対応する感光層に形成されたパターン（３３Ａ）の幅を増減するパターン幅制御工程（ステップ１０３，１２３）を有するものである。
【０００９】
本発明は、ダブルプロセス方式のように複数回のリソグラフィ・プロセスを用いる場合に適用される。
また、本発明による第２の微細パターン形成方法は、感光層（３３）に対する露光工程及び現像工程を含むリソグラフィ工程（ステップ１０２）を経て被加工層（３２）をパターニングする微細パターン形成方法において、そのリソグラフィ工程の現像工程に続いて、その感光層に形成されたパターンの幅を増減するパターン幅制御工程（ステップ１０３，１２３）を有するものである。
【００１０】
これらの本発明によれば、パターン幅制御工程で所望のライン幅（又はスペース幅）のパターンを形成することができるため、その前のリソグラフィ工程では、例えばライン幅とスペース幅との比がほぼ１：１のライン・アンド・スペースパターンを感光層に形成すればよい。このようにライン幅とスペース幅との比がほぼ１：１のパターンは、露光量誤差に対する許容範囲を広くした上で高精度に形成できるため、最終的に露光工程で用いられる露光装置の解像限界を超えるような微細パターンを高精度に形成できる。
【００１１】
これらの本発明において、そのパターン幅制御工程の一例は、その感光層のパターンのライン幅を細くするエッチング工程を含むもの（ステップ１０３）であり、その別の例は、その感光層のパターンのライン部の側壁に積層してスペース幅を細くする側壁形成工程（ステップ１２３）を含むものである。前者ではエッチング時間を管理することで線幅を容易に高精度に制御でき、後者では積層時間を管理することで線幅を容易に高精度に制御できる。
【００１２】
また、本発明によるデバイス製造方法は、本発明の微細パターン形成方法を用いるものである。
なお、以上の本発明の所定要素に付した括弧付き符号は、本発明の一実施形態を示す図面中の部材に対応しているが、各符号は本発明を分かり易くするために本発明の要素を例示したに過ぎず、本発明をその実施形態の構成に限定するものではない。
【発明を実施するための最良の形態】
【００１３】
［第１の実施形態］
以下、本発明の好ましい第１の実施形態につき図１〜図６を参照して説明する。
図１は、本例の走査露光型であるスキャニングステッパー型の投影露光装置（露光装置）の構成を、その各機能ユニットをブロック化して表した図であり、この図１において、投影露光装置を収納するチャンバーは省略されている。図１において、露光光源としてＡｒＦエキシマレーザ（波長１９３ｎｍ）よりなるレーザ光源１が使用されている。その露光光源としては、その他のＫｒＦエキシマレーザ（波長２４８ｎｍ）若しくはＦ2 レーザ（波長１５７ｎｍ）のような紫外域のレーザ光を放射するもの、固体レーザ光源（ＹＡＧ又は半導体レーザ等）からの近赤外域などのレーザ光を波長変換して遠紫外域または真空紫外域の高調波レーザ光を放射するもの、又は水銀放電ランプ等も使用できる。
【００１４】
レーザ光源１からの露光用の照明光（露光光）ＩＬは、例えば交換可能な回折光学素子、１対の間隔可変の円錐プリズム（アキシコン）、及びズームレンズ系を含む成形光学系と、フライアイレンズ（オプティカル・インテグレータ）等とで構成される均一化光学系２、ビームスプリッタ３、光量調整用の可変減光器４、ミラー５、及びリレーレンズ系６を介してレチクルブラインド機構７を均一な照度分布で照射する。後述の主制御系２０の制御のもとで、均一化光学系２の回折光学素子の交換等を行うことで、通常照明、コヒーレンスファクタ（σ値）の小さい小σ照明、輪帯照明、２極照明、及び４極照明等のうちの任意の照明条件を設定することができる。
【００１５】
また、レチクルブラインド機構７でスリット状又は矩形状に制限された照明光ＩＬは、結像レンズ系８を介してマスクとしてのレチクルＲ上に照射され、レチクルＲ上にはレチクルブラインド７の開口の像が結像される。均一化光学系２、ビームスプリッタ３、可変減光器４、ミラー５、リレーレンズ系６、レチクルブラインド機構７、及び結像レンズ系８を含んで照明光学系９が構成されている。なお、可変減光器４を例えば均一化光学系２の前段に配置してもよい。
【００１６】
レチクルＲに形成された回路パターン領域のうち、照明光ＩＬによって照射された部分の像は、両側テレセントリックで投影倍率βが縮小倍率の投影光学系ＰＬを介して基板（感応基板）としてのフォトレジストが塗布されたウエハＷ上に結像投影される。一例として、投影光学系ＰＬの投影倍率βは１／４、開口数ＮＡの最大値はドライ露光時で０．９２程度、視野直径は２７〜３０ｍｍ程度である。以下、投影光学系ＰＬの光軸ＡＸに平行にＺ軸を取り、Ｚ軸に垂直な平面内で図１の紙面に平行な方向にＸ軸を、図１の紙面に垂直な方向にＹ軸を取って説明する。本例では、Ｙ軸に沿った方向（Ｙ方向）が、走査露光時のレチクルＲ及びウエハＷの走査方向であり、レチクルＲ上の照明領域は、非走査方向であるＸ軸に沿った方向（Ｘ方向）に細長い形状である。
【００１７】
先ず、投影光学系ＰＬの物体面側に配置されるレチクルＲは、走査露光時にレチクルベース（不図示）上をエアベアリングを介して少なくともＹ方向に定速移動するレチクルステージＲＳＴに保持されている。レチクルステージＲＳＴの移動座標位置（Ｘ方向、Ｙ方向の位置、及びＺ軸の周りの回転角）は、レチクルステージＲＳＴに固定された移動鏡Ｍｒと、これに対向して配置されたレーザ干渉計システム１０とで逐次計測され、その移動はリニアモータや微動アクチュエータ等で構成される駆動系１１によって行われる。なお、移動鏡Ｍｒ、レーザ干渉計システム１０は、実際には少なくともＸ方向に１軸及びＹ方向に２軸の３軸のレーザ干渉計を構成している。レーザ干渉計システム１０の計測情報はステージ制御ユニット１４に供給され、ステージ制御ユニット１４はその計測情報及び装置全体の動作を統轄制御するコンピュータよりなる主制御系２０からの制御情報（入力情報）に基づいて、駆動系１１の動作を制御する。
【００１８】
一方、投影光学系ＰＬの像面側に配置されるウエハＷは、不図示のウエハホルダを介してウエハステージＷＳＴ上に保持され、ウエハステージＷＳＴは、走査露光時に少なくともＹ方向に定速移動できるとともに、Ｘ方向及びＹ方向にステップ移動できるように、エアベアリングを介して不図示のウエハベース上に載置されている。また、ウエハステージＷＳＴの移動座標位置（Ｘ方向、Ｙ方向の位置、及びＺ軸の周りの回転角）は、投影光学系ＰＬの下部に固定された基準鏡Ｍｆと、ウエハステージＷＳＴに固定された移動鏡Ｍｗと、これに対向して配置されたレーザ干渉計システム１２とで逐次計測され、その移動はリニアモータ及びボイスコイルモータ（ＶＣＭ）等のアクチュエータで構成される駆動系１３によって行われる。なお、移動鏡Ｍｗ及びレーザ干渉計システム１２は、実際には少なくともＸ方向に１軸及びＹ方向に２軸の３軸のレーザ干渉計を構成している。レーザ干渉計システム１２の計測情報はステージ制御ユニット１４に供給され、ステージ制御ユニット１４はその計測情報及び主制御系２０からの制御情報（入力情報）に基づいて、駆動系１３の動作を制御する。
【００１９】
また、ウエハステージＷＳＴには、ウエハＷのＺ方向の位置（フォーカス位置）と、Ｘ軸及びＹ軸の周りの傾斜角を制御するＺレベリング機構も備えられている。そして、投影光学系ＰＬの下部側面に、ウエハＷの表面の複数の計測点にスリット像を投影する投射光学系２３Ａと、その表面からの反射光を受光してそれらのスリット像の再結像された像の横ずれ量から各計測点のデフォーカス量の情報を検出して、ステージ制御ユニット１４に供給する受光光学系２３Ｂとから構成される斜入射方式の多点のオートフォーカスセンサ（２３Ａ，２３Ｂ）が配置されている。ステージ制御ユニット１４は、それら複数の計測点におけるデフォーカス量からウエハＷの表面の像面からの平均的なデフォーカス量、並びにＸ軸及びＹ軸の周りの傾斜角のずれ量を算出し、走査露光時にはこれらのデフォーカス量及び傾斜角のずれ量が所定の制御精度内に収まるように、オートフォーカス方式でウエハステージＷＳＴ内のＺレベリング機構を駆動する。
【００２０】
更に、主制御系２０の制御のもとにあるレーザ制御ユニット２５が設けられ、この制御ユニット２５は、レーザ光源１のパルス発振のモード（ワンパルスモード、バーストモード、待機モード等）を制御するとともに、放射されるパルスレーザ光の平均光量を調整するためにレーザ光源１の放電用高電圧を制御する。また、光量制御ユニット２７は、ビームスプリッタ３で分割された一部の照明光を受光する光電検出器２６（インテグレータセンサ）からの信号に基づいて、適正な露光量が得られるように可変減光器４を制御するとともに、パルス照明光の強度（光量）情報をレーザ制御ユニット２５及び主制御系２０に送る。
【００２１】
そして、図１において、レチクルＲへの照明光ＩＬの照射を開始して、レチクルＲのパターンの一部の投影光学系ＰＬを介した像をウエハＷ上の一つのショット領域に投影した状態で、レチクルステージＲＳＴとウエハステージＷＳＴとを投影光学系ＰＬの投影倍率βを速度比としてＹ方向に同期して移動（同期走査）する走査露光動作によって、そのショット領域にレチクルＲのパターン像が転写される。その後、照明光ＩＬの照射を停止して、ウエハステージＷＳＴを介してウエハＷをＸ方向、Ｙ方向にステップ移動する動作と、上記の走査露光動作とを繰り返すことによって、ステップ・アンド・スキャン方式でウエハＷ上の全部のショット領域にレチクルＲのパターン像が転写される。
【００２２】
この露光に際しては、予めレチクルＲとウエハＷとのアライメントを行っておく必要がある。そこで、図１の投影露光装置には、レチクルＲを所定位置に設定するためにレチクルＲ上のアライメントマーク及びウエハステージＷＳＴ上の基準マークの位置を検出するレチクルアライメント系（ＲＡ系）２１と、ウエハＷ上のアライメントマークの位置を検出するためのオフアクシス方式のアライメント系２２とが設けられている。
【００２３】
次に、本例の投影露光装置を用いて、ダブルプロセス方式を用いてウエハＷ上に所定のデバイス用のパターンを形成するための動作の一例につき説明する。
この場合、ウエハＷ上の複数のショット領域には、これまでのデバイス製造プロセスによって、それぞれ既に数層の回路パターンが形成され、アライメント用のウエハマークも形成されている。本例で製造対象とするデバイスは、一例としてフラッシュメモリであり、本例の回路パターン形成プロセスは、一例としてそのデバイス中で最も微細なパターンである素子分離ゲートコンタクトメタル１を形成する際に適用できるものである。また、以下のプロセスで使用されるフォトレジストは全てポジ型であるが、例えばレチクルのパターンの明暗を反転することで、ネガ型のフォトレジストも使用可能である。
【００２４】
以下、本例の第１の回路パターン形成プロセスにつき、図２のフローチャート、及びウエハＷ上の一つのショット領域の一部の領域の拡大断面図である図３（Ａ）〜（Ｉ）を参照して説明する。以下の回路パターン形成プロセスにおいて、ウエハＷ上への薄膜形成は不図示の薄膜形成装置において行われ、ウエハＷ上へのフォトレジストの塗布及びその現像は不図示のコータ・デベロッパにおいて行われ、ウエハＷ上の所定の層のエッチングは不図示のエッチング装置において行われる。
【００２５】
先ず、図２のステップ１０１において、図３（Ａ）に示すように、ウエハＷ上に例えば有機ポリマー等の層間絶縁膜よりなるターゲット層３１を形成し、このターゲット層３１上にシリコン酸化膜又はシリコン窒化膜等のセラミックスからなり、そのターゲット層３１及びフォトレジストの両方とエッチングに対する反応性の異なるハードマスク層３２を形成する。なお、ターゲット層３１が金属膜であるような場合にも本発明が適用できる。また、ハードマスク層３２を用いる代わりに、バイレイヤ（２層）レジストを用いることも可能である。
【００２６】
本例は、そのターゲット層３１にＸ方向にピッチＰで線幅がＰ／２（すなわち、スペース幅がＰ／２）の、ライン幅とスペース幅との比が１：１のライン・アンド・スペースパターン（以下、Ｌ＆Ｓパターンという。）を形成することを目標とする。ピッチＰは一例として６４ｎｍで、このとき線幅Ｐ／２は３２ｎｍである。図１の本例の投影露光装置のドライ露光での解像限界は、後述の位相シフトレチクルを用いた場合の線幅で６０ｎｍ程度であり、ターゲット層３１上に形成されるＬ＆Ｓパターンの線幅はその解像限界のほぼ１／２である。また、以下で使用されるパターンの寸法は投影像の段階での寸法であり、投影光学系ＰＬのレチクルＲからウエハＷへの投影倍率βを用いると、そのパターンのレチクルＲ上での寸法は１／β倍（β＝１／４では４倍）になる。
【００２７】
また、図１の投影露光装置のレチクルステージＲＳＴ上のレチクルＲには、一例として周期方向（これをＸ方向とする。）の幅Ｐ（上記の如く投影像の段階での寸法、以下同様。）のＹ方向に細長い遮光パターンとＸ方向の幅Ｐの透過部とをＸ方向にピッチ２Ｐで配列し、かつ一連の隣接する透過部に位相が交互に反転するように位相シフタ（位相シフト部）を設けた位相シフト型のＬ＆Ｓパターンが形成されており、レチクルＲのアライメントは既に行われているものとする。
【００２８】
この場合、その投影露光装置は、一例として投影光学系ＰＬの開口数ＮＡを大きい値（例えば０．９２）とし、照明光学系のコヒーレンスファクタ（σ値）を小さい値（例えば０．２）として、ドライ露光によってレチクルＲのパターンをウエハＷ上に投影する。なお、位相シフトレチクルは空間周波数変調型に限らず、例えばハーフトーン型など他のタイプでもよいし、変形照明（例えば輪帯照明、多極照明）などと組み合わせて用いてもよい。また、位相シフトレチクルの代わりに通常のレチクルを使用して、照明条件をＸ方向に対称に傾斜した照明光でレチクルを照明する２極照明等としてもよい。
【００２９】
そして、図２のステップ１０２の第１のリソグラフィ・プロセスにおいて、ウエハＷ上にフォトレジストを塗布した後、ウエハＷを図１の投影露光装置のウエハステージＷＳＴ上にロードして、アライメントを行う。この場合、図３（Ａ）に点線で示すように、ウエハＷのハードマスク層３２上にフォトレジスト３３が塗布されている。
さらに、図１の投影露光装置を用いて、レチクルＲのピッチ２ＰのＬ＆Ｓパターンの像をウエハＷ上の各ショット領域に露光し、露光後のウエハＷ上のフォトレジスト３３を現像する。この際の露光量は、図３（Ａ）において、得られるレジストパターン３６Ｘのレジスト部３３Ａ（ライン部）の線幅がＰで、スペース部の幅がＰとなるように設定される。このようにライン幅とスペース幅との比が１：１になるように露光量を設定する場合には、フォトレジストの感度付近でのＬ＆Ｓパターンの像の露光量（光強度）の変化に対する位置の変化量が小さく、露光量誤差の許容範囲が大きいため、レジストパターン３６Ｘを容易に高精度に形成することができる。
【００３０】
次に、ステップ１０３の第１のレジスト・スリミング・プロセスにおいて、図３（Ａ）のレジストパターン３６Ｘのレジスト部３３Ａのエッチングを行う。この際のエッチング時間は、幅Ｐのレジスト部３３Ａが図３（Ｂ）の幅Ｐ／２のレジスト部３３Ｂとなるように設定する。この結果、ハードマスク層３２上に、幅Ｐ／２のレジスト部３３Ｂ（すなわち、スペース幅が３Ｐ／２）をＸ方向にピッチ２Ｐで配列したパターンである、ライン幅とスペース幅との比が１：３のレジストパターンが形成される。この場合、そのエッチング時間を管理するのみで、容易に幅Ｐ／２のレジスト部３３Ｂを形成することができる。
【００３１】
その後、ステップ１０４において、レジスト部３３Ｂをマスクとして図３（Ｂ）のハードマスク層３２のエッチングを行うことによって、図３（Ｃ）に示すように、幅Ｐ／２のハードマスク部３２Ａをピッチ２ＰでＸ方向に配列したパターンが得られる。次に、レジスト部３３Ｂの剥離を行う。
続いて、図２のステップ１０５の第２のリソグラフィ・プロセスにおいて、図３（Ｄ）に示すように、ウエハＷ上のターゲット層３１及びハードマスク部３２Ａ上にフォトレジスト３４を塗布した後、ウエハＷを再び図１の投影露光装置のウエハステージＷＳＴ上にロードして、アライメントを行う。この際に、レチクルＲ上のピッチ２ＰのＬ＆Ｓパターンの像とウエハＷの各ショット領域とのＸ方向の位置関係が、上記のステップ１０２の第１のリソグラフィ・プロセスの場合に対して１８０°異なるようにアライメントを行う。
【００３２】
そして、図１の投影露光装置を用いて、レチクルＲ上のピッチ２ＰのＬ＆Ｓパターンの像をウエハＷ上の各ショット領域に露光し、露光後のウエハＷのフォトレジスト３４を現像する。この際の露光量も、図３（Ｅ）において、得られるレジストパターン３７Ｘのレジスト部３４Ａ（ライン部）の線幅がＰで、スペース部の幅がＰとなるように設定される。このようにライン幅とスペース幅との比が１：１のレジストパターン３７Ｘは、容易に高精度に形成することができる。さらに、各レジスト部３４ＡはそれぞれＸ方向にピッチ２Ｐで配列された隣接する２つのハードマスク部３２Ａの中間に配置されている。
【００３３】
次に、ステップ１０６の第２のレジスト・スリミング・プロセスにおいて、図３（Ｅ）のレジストパターン３７Ｘのレジスト部３４Ａのエッチングを行う。この際のエッチング時間も、幅Ｐのレジスト部３４Ａが図３（Ｆ）の幅Ｐ／２のレジスト部３４Ｂとなるように設定する。この結果、ターゲット層３１上に、ライン幅とスペース幅との比が１：３の幅Ｐ／２のレジスト部３４Ｂよりなる第１周期パターンと、ライン幅とスペース幅との比が１：３の幅Ｐ／２のハードマスク部３２Ａよりなる第２周期パターンとからなるマスク層３５が形成される。その第１周期パターンと第２周期パターンとは位相が１８０°異なっているため、マスク層３５は、Ｘ方向にピッチＰのライン幅とスペース幅との比が１：１の周期パターンとみなすことができる。
【００３４】
続いて、ステップ１０７のエッチング工程において、図３（Ｆ）のマスク層３５の周期パターンをマスクとしてターゲット層３１のエッチングを行うことによって、図３（Ｇ）に示すように、幅Ｐ／２のターゲット部３１ＡをピッチＰでＸ方向に配列したパターンが得られる。次のステップ１０８において、レジスト部３４Ｂの剥離を行った後、図３（Ｈ）のハードマスク部３２Ａの剥離を行うことによって、図３（Ｉ）に示すように、幅Ｐ／２のターゲット部３１ＡをピッチＰでＸ方向に配列してなる、ライン幅とスペース幅との比が１：１のＬ＆Ｓパターン３８Ｘが形成される。この場合、ピッチＰを６４ｎｍとすると、ターゲット部３１Ａの幅（ライン幅）は３２ｎｍとなる。
【００３５】
次に、ウエハＷ上のターゲット層３１にＸ方向のピッチＰでライン幅とスペース幅との比が１：１のＬ＆Ｓパターンを形成するための第２の回路パターン形成プロセスにつき、図４のフローチャート及び図５を参照して説明する。図４及び図５において、図２及び図３に対応する部分にはそれぞれ同一符号を付してその詳細な説明を省略するか、又は簡略化する。この第２の回路パターン形成プロセスで使用するレチクルＲ及び図１の投影露光装置の露光条件（開口数ＮＡ等）は、上記の第１の回路パターン形成プロセスの場合と同じである。
【００３６】
先ず、図４のステップ１０１において、図５（Ａ）に示すように、ウエハＷ上に順次、ターゲット層３１及びハードマスク層３２を形成する。そして、図４のステップ１０２の第１のリソグラフィ・プロセスにおいて、ウエハＷ上にフォトレジスト３３を塗布した後、ウエハＷを図１の投影露光装置のウエハステージＷＳＴ上にロードして、アライメントを行う。さらに、図１の投影露光装置を用いて、レチクルＲ上のピッチ２Ｐの位相シフト型のＬ＆Ｓパターンの像をウエハＷ上の各ショット領域に露光し、露光後のウエハＷ上のフォトレジスト３３を現像する。この際の露光量も、図５（Ａ）において、得られるレジストパターン３６Ｘのレジスト部３３Ａ（ライン部）の線幅がＰとなるように設定される。
【００３７】
次に、ステップ１２３の第１の側壁コーティング・プロセスにおいて、図５（Ａ）のレジストパターン３６Ｘのレジスト部３３Ａの側壁及び上部にレジストの積層（堆積）を行う。この際の積層時間は、幅Ｐのレジスト部３３Ａが図５（Ｂ）の幅３Ｐ／２のレジスト部３３Ｃとなるように、すなわち図５（Ａ）の幅Ｐのスペース部３３Ｄが図５（Ｂ）の幅Ｐ／２のスペース部３３Ｅに細くなるように設定する。この結果、ハードマスク層３２上に、幅３Ｐ／２のレジスト部３３Ｃ（幅Ｐ／２のスペース部３３Ｅ）をＸ方向にピッチ２Ｐで配列したパターンである、ライン幅とスペース幅との比が３：１のレジストパターンが形成される。この場合、その積層時間を管理するのみで、容易に幅３Ｐ／２のレジスト部３３Ｃ（幅Ｐ／２のスペース部３３Ｅ）を形成することができる。
【００３８】
その後、図４のステップ１０４において、レジスト部３３Ｃをマスクとして図５（Ｂ）のハードマスク層３２のエッチングを行うことによって、図５（Ｃ）に示すように、幅３Ｐ／２のハードマスク部３２Ｂをピッチ２ＰでＸ方向に配列したパターンが得られる。次に、レジスト部３３Ｃの剥離を行う。
続いて、図４のステップ１０５の第２のリソグラフィ・プロセスにおいて、図５（Ｄ）に示すように、ウエハＷ上のターゲット層３１及びハードマスク部３２Ｂ上にフォトレジスト３４を塗布した後、ウエハＷを再び図１の投影露光装置のウエハステージＷＳＴ上にロードして、アライメントを行う。この際に、レチクルＲ上のピッチ２ＰのＬ＆Ｓパターンの像とウエハＷの各ショット領域とのＸ方向の位置関係が、上記のステップ１０２の第１のリソグラフィ・プロセスの場合に対して１８０°異なるようにアライメントを行う。
【００３９】
そして、図１の投影露光装置を用いて、レチクルＲのピッチ２ＰのＬ＆Ｓパターンの像をウエハＷ上の各ショット領域に露光し、露光後のウエハＷ上のフォトレジスト３４を現像する。この際の露光量も、図５（Ｅ）において、得られるレジストパターン３７Ｘのレジスト部３４Ａ（ライン部）の線幅がＰで、スペース部の幅がＰとなるように設定される。さらに、各レジスト部３４ＡはＸ方向にピッチ２Ｐで配列された２つのハードマスク部３２Ｂに対称に跨るように配置されている。
【００４０】
次に、ステップ１２６の第２の側壁コーティング・プロセスにおいて、図５（Ｅ）のレジストパターン３７Ｘのレジスト部３４Ａの側壁及び上部にレジストの積層（堆積）を行う。この際の積層時間も、幅Ｐのレジスト部３４Ａが図５（Ｆ）の幅３Ｐ／２のレジスト部３４Ｃとなるように設定する。この結果、ターゲット層３１及びハードマスク部３２Ｂ上に、ライン幅とスペース幅との比が３：１の複数の幅３Ｐ／２のレジスト部３４Ｃよりなるピッチ２Ｐのレジストパターンが形成される。このレジストパターンとハードマスク部３２Ｂよりなるパターンとは位相が１８０°異なっている。
【００４１】
そこで、次のステップ１２７において、レジスト部３４Ｃをマスクとしてハードマスク部３２Ｂのエッチングを行った後、レジスト部３４Ｃの剥離を行うことによって、図５（Ｇ）に示すように、ターゲット層３１上に、Ｘ方向の幅Ｐ／２のハードマスク部３２ＣをＸ方向にピッチＰで配列したライン幅とスペース幅との比が１：１の周期パターンよりなるマスク層３５Ａが形成される。
【００４２】
続いて図４のステップ１０７において、図５（Ｇ）のマスク層３５Ａの周期パターンをマスクとしてターゲット層３１のエッチングを行うことによって、図５（Ｈ）に示すように、幅Ｐ／２のターゲット部３１ＡをピッチＰでＸ方向に配列したパターンが得られる。次のステップ１２８において、図５（Ｈ）のハードマスク部３２Ｃの剥離を行うことによって、図５（Ｉ）に示すように、幅Ｐ／２のターゲット部３１ＡをピッチＰでＸ方向に配列してなる、ライン幅とスペース幅との比が１：１のＬ＆Ｓパターン３８Ｘが形成される。この場合も、ピッチＰを６４ｎｍとすると、ターゲット部３１Ａの幅（ライン幅）は３２ｎｍとなる。
【００４３】
ここで、図３及び図５において、ウエハＷ上のターゲット層３１にライン幅３２ｎｍでピッチが６４ｎｍのＬ＆Ｓパターンを形成する場合の、ステップ１０２及び１０５のリソグラフィ・プロセス中の露光工程における許容される露光量誤差（ドーズ誤差）及び焦点深度のシミュレーション結果につき図６（Ａ）及び（Ｂ）を参照して説明する。
図６（Ａ）は、上記のピッチ２Ｐ（ここでは１２８ｎｍ）の位相シフト型のＬ＆Ｓパターン（マスクの製造誤差を±１ｎｍとする）を、投影光学系ＰＬの開口数ＮＡを０．９２、照明光学系のσ値を０．２０としてドライ露光でフォトレジスト上に転写する場合に、レジストパターンのライン幅を横軸の１６ｎｍから１１２ｎｍまで変えたときの焦点深度（ＤＯＦ）（ｎｍ）を縦軸に示している。この場合、ライン幅とスペース幅との比は、ライン幅が３２ｎｍ（スペース幅は９６ｎｍ）のときは１：３（１Ｌ３Ｓ）となり、ライン幅が６４ｎｍのときは１：１（２Ｌ２Ｓ）となり、ライン幅が９６ｎｍのときは３：１（３Ｌ１Ｓ）となる。また、図６（Ａ）中の曲線Ａ１〜Ａ９はそれぞれドーズ誤差が目標値に対して０％から２％ずつ１６％まで変化したときの焦点深度を表している。焦点深度が２００ｎｍ以上必要であるとすると、本例のようにライン幅とスペース幅との比が１：１である場合に許容されるドーズ誤差は６〜８％という実用的な範囲となる。
【００４４】
これに対して、図８（Ａ）の場合のように、フォトレジストの感度に対して露光量を制御することで、ライン幅を３２ｎｍ又は９６ｎｍとする場合には、ドーズ誤差が０％であっても２００ｎｍ以上の焦点深度を確保することはできないことが分かる。従って、ドライ露光を用いてレジストパターンのライン幅とスペース幅との比を１：１とすることによって、実用的なドーズ誤差の範囲内でドライ露光の解像限界の１／２程度のライン幅３２ｎｍでピッチ６４ｎｍのパターンを高精度に形成できる。
【００４５】
また、図６（Ｂ）は比較のために、上記のピッチ１２８ｎｍの位相シフト型のＬ＆Ｓパターンを、投影光学系ＰＬの開口数ＮＡを１．００、照明光学系のσ値を０．２５として液浸法を用いた露光でフォトレジスト上に転写する場合に、同様にレジストパターンのライン幅を変えたときの焦点深度（ＤＯＦ）（ｎｍ）を示している。図６（Ｂ）中の曲線Ｂ１〜Ｂ９はそれぞれドーズ誤差が目標値に対して０％から１６％まで変化したときの焦点深度を表している。焦点深度が２００ｎｍ以上必要であるとすると、ライン幅とスペース幅との比が１：１である場合に許容されるドーズ誤差はほぼ１０％となり、ドライ露光の場合よりも許容範囲が広くなる。これに対して、ライン幅を９６ｎｍとする場合には、ドーズ誤差が０％であってもその焦点深度を確保することはできないとともに、ライン幅を３２ｎｍとする場合には、その焦点深度を得るための許容されるドーズ誤差はほぼ０％であり、いずれにしても実用的ではない。従って、開口数ＮＡが１．００となる液浸露光を用いる場合でも、本例のように第１及び第２のリソグラフィ・プロセスにおいてピッチ１２８ｎｍでライン幅とスペース幅との比が１：１のレジストパターンを形成する方法を用いないと、最終的にライン幅３２ｎｍでピッチ６４ｎｍのパターンを高精度に形成することは困難であると言える。
【００４６】
上記の本例の回路パターン形成プロセスの作用等をまとめると以下のとおりである。
Ａ１）本例の図２及び図４を参照して説明したダブルプロセス方式の回路パターン形成プロセスにおいては、それぞれフォトレジスト（感光層）に対する露光工程及び現像工程を含む２回のリソグラフィ・プロセス（ステップ１０２、１０５）を経てマスク層３５又は３５Ａを形成し、このマスク層を用いてターゲット層３１（被加工層）をパターニングするに際して、その２回のリソグラフィ・プロセスの現像工程に続いて、それぞれステップ１０３，１０６及びステップ１２３，１２６において、対応するフォトレジストに形成されたレジスト部３３Ａ，３４Ａの幅を増減して制御している。
【００４７】
従って、ステップ１０３，１０６及びステップ１２３，１２６において所望のライン幅（又はスペース幅）のレジストパターンを形成することができるため、その前のリソグラフィ・プロセスでは、例えばライン幅とスペース幅との比がほぼ１：１のＬ＆Ｓパターンからなるレジストパターンをフォトレジストに形成すればよい。図６（Ａ）及び（Ｂ）を参照して説明したように、ライン幅とスペース幅との比がほぼ１：１のレジストパターンは、露光量誤差に対する許容範囲を広くした上で高精度に形成できるため、最終的に露光工程で用いられる図１の投影露光装置の解像限界を超えるような微細パターンを高精度に形成できる。
【００４８】
なお、図６（Ａ）及び（Ｂ）から分かるように、そのリソグラフィ・プロセスで形成するレジストパターンのライン幅は、ピッチが１２８ｎｍの場合で４８〜８０ｎｍ程度まで可能である。すなわち、レジストパターンのライン幅とスペース幅との比は１：１．７〜１：０．６程度まで高精度に形成可能であり、この後のレジスト部３３Ａ，３４Ａの幅を制御する工程で所望のライン幅とスペース幅との比を達成することができる。
【００４９】
また、その２回のリソグラフィ・プロセス（ステップ１０２、１０５）の一方のプロセスを、図８（Ａ）に示すように、フォトレジストの感度Ｅｔｈに対して露光量を制御することによって、所望のライン幅とスペース幅との比を持つレジストパターンを形成するプロセス等としてもよい。この場合でも、露光量誤差及び焦点深度が問題になるのは、その一方のプロセスのみであるため、図８（Ａ）〜（Ｆ）のプロセスを用いる場合に比べて、高精度に微細パターンを形成することができる。
【００５０】
Ａ２）そのレジスト部３３Ａ，３４Ａの幅を制御する工程が、ステップ１０３及び１０６に示すように、レジスト部３３Ａ，３４Ａの幅を細くするレジスト・スリミング・プロセスを含む場合には、ライン幅とスペース幅との比が１：３のパターンのように、ライン幅がスペース幅よりも細いレジストパターンを高精度に形成できる。
Ａ３）一方、そのレジスト部３３Ａ，３４Ａの幅を制御する工程が、ステップ１２３及び１２６に示すように、レジスト部３３Ａ，３４Ａの幅を広くする（スペース幅を細くする）側壁・コーティング・プロセスを含む場合には、ライン幅とスペース幅との比が３：１のように、ライン幅がスペース幅よりも広いレジストパターンを高精度に形成できる。
【００５１】
Ａ４）また、その２回のリソグラフィ・プロセスで形成されるレジストパターン３６Ｘ及び３７Ｘのレジスト部３３Ａ及び３４Ａ（ライン部）は位相が実質的に１８０°異なっているため、最終的にウエハＷ上のターゲット層３１にそのレジストパターンに対してピッチが１／２で、ライン幅とスペース幅との比が１：１のパターンを高精度に形成できる。
【００５２】
Ａ５）本例では、その２回のリソグラフィ・プロセスで開口数が０．９２の投影光学系ＰＬを持つドライ露光の投影露光装置を用いて、線幅６４ｎｍでピッチ１２８ｎｍのＬ＆Ｓパターンよりなるレジストパターンを形成して、最終的にターゲット層３１に線幅３２ｎｍでピッチ６４ｎｍのＬ＆Ｓパターンを形成している。従って、最終的に線幅が４０ｎｍ以下（例えば３２ｎｍ）のＬ＆Ｓパターンを形成するためには、そのリソグラフィ・プロセスで開口数ＮＡが０．９２以上の投影光学系ＰＬを持つ投影露光装置を用いて、線幅が８０ｎｍ以下（例えば６４ｎｍ）のレジストパターンを形成すればよい。開口数ＮＡが１以上になる場合には、液浸型の投影露光装置を用いてもよい。
【００５３】
Ａ６）図２及び図４の回路パターン形成プロセスでは、２回のリソグラフィ・プロセスを実行して、その後でそれぞれレジストパターンの線幅を制御している。しかしながら、例えば、図２のステップ１０１〜１０４、又は図４のステップ１０１〜１０４までのプロセス、すなわち１回のリソグラフィ・プロセス（ステップ１０２）を実行して、その後でレジストパターンの線幅を制御する（ステップ１０３又は１２３）のみのプロセスを、１つの回路パターン形成プロセスとみなすことも可能である。この場合には、図３（Ａ）及び図５（Ａ）のハードマスク層３２を例えば金属膜等からなる被加工層とみなすことによって、その被加工層に投影露光装置の解像限界の１／２程度の線幅（ピッチは同じである）のパターンを露光量誤差の許容範囲を大きくした状態で高精度に形成できる。
【００５４】
［第２の実施形態］
上記の第１の実施形態では、所定方向に周期性を持つ１次元のＬ＆Ｓパターンを形成したが、この第２の実施形態では、図１の投影露光装置を用いて、２次元の周期パターンを形成するための回路パターン形成プロセスにつき、図７を参照して説明する。本例のレチクルＲはハーフトーン型の位相シフトレチクルであり、このレチクルＲのパターンは、図７（Ａ）のレジストパターン３６Ｔに対応して、Ｘ方向及びＹ方向の幅Ｐ（投影像の段階での値、以下同様。）のホールパターンを、Ｘ方向及びＹ方向にピッチ２Ｐで市松格子状に配置した２次元パターンである。また、ウエハ上にはターゲット層及びハードマスク層が形成されている。
【００５５】
本例の第１のリソグラフィ・プロセスでは、ウエハ上にフォトレジストを塗布し、そのウエハ上に図１の投影露光装置を用いてその２次元パターンの像を露光した後、そのフォトレジストを現像する。この際の露光量は、図７（Ａ）に示すように、得られるレジストパターン３６Ｔのレジスト部３３ＤのＸ方向、Ｙ方向の幅がＰとなるように、すなわちＸ方向及びＹ方向のライン幅とスペース幅との比が１：１になるように設定されているため、露光量誤差に対する許容範囲は大きくなっている。
【００５６】
次の第１の側壁・コーティング・プロセスでは、レジスト部３３Ｄに側壁コート３３Ｅを付着させることによって、図７（Ｂ）に示すように、Ｘ方向、Ｙ方向の幅がＰ／２の開口部３３Ｆを形成する。そして、この開口部以外のレジストと側壁コートをマスクとして、ハードマスクをエッチングすることによって、図７（Ｃ）に示すように、ハードマスク層３２に、Ｘ方向、Ｙ方向の幅Ｐ／２で、Ｘ方向、Ｙ方向にピッチ２Ｐで市松格子状に配列された開口部３２Ｄを形成する。
【００５７】
次の第２のリソグラフィ・プロセスでは、ウエハ上にフォトレジストを塗布し、そのウエハ上に図１の投影露光装置を用いてその２次元パターンの像を露光した後、そのフォトレジストを現像する。ただし、その２次元パターンの像とウエハとの位置関係は図７（Ａ）の場合と１８０°異なっている。このためには、図７（Ａ）の状態からウエハをＸ方向又はＹ方向に幅Ｐだけシフトさせればよい。この結果、図７（Ｄ）に示すように、多数の幅Ｐ／２の開口部３２Ｄを覆うように、Ｘ方向、Ｙ方向の幅Ｐのレジスト部３４Ｄをピッチ２Ｐで配列したレジストパターン３７Ｔが形成される。
【００５８】
次の第２の側壁・コーティング・プロセスでは、レジスト部３４Ｄに側壁コート３４Ｅを付着させることによって、図７（Ｅ）に示すように、Ｘ方向、Ｙ方向の幅がＰ／２の開口部３４Ｆを形成する。そして、この開口部以外のレジストと側壁コートをマスクとして、ハードマスクをエッチングすることによって、図７（Ｆ）に示すように、ハードマスク層３２の開口部３２Ｄの間に、Ｘ方向、Ｙ方向の幅Ｐ／２で、Ｘ方向、Ｙ方向にピッチ２Ｐで市松格子状に配列された開口部３２Ｅを形成する。これによって、開口部３２Ｄ及び３２Ｅからなり、幅Ｐ／２の正方形の開口部をＸ方向、Ｙ方向にピッチＰで配列した構成のマスク層３５Ｂが形成される。このマスク層３５Ｂをマスクとして、ターゲット層をエッチングすることによって、図７（Ｇ）に示すように、ターゲット層３１に幅Ｐ／２の正方形のコンタクトホール部３１ＢをＸ方向、Ｙ方向にピッチＰで配列してなる２次元の周期パターン３８Ｔが形成される。
【００５９】
本例においても、リソグラフィ・プロセスと側壁・コーティング・プロセス（又はレジスト・スリミング・プロセスも可能である）とを組み合わせることによって、露光量誤差に対する許容範囲が大きい状態で、投影露光装置の解像限界を超えるような２次元周期を持つ微細パターンを高精度に形成できる。
なお、上記のパターン形成工程中のエッチング前にキュア（加熱）工程を行ってもよい。また、レチクルパターンの露光時には、例えば累進焦点露光法など他の超解像技術をさらに併用してもよい。
【００６０】
また、上記の実施形態の回路パターン形成プロセスは、フラッシュメモリの素子分離層、ゲート、コンタクト、及び配線層の少なくとも一つの形成工程でも使用できる。
また、上記の実施形態の投影露光装置を用いて半導体デバイスを製造する場合、この半導体デバイスは、デバイスの機能・性能設計を行うステップ、このステップに基づいてレチクルを製造するステップ、シリコン材料からウエハを形成するステップ、上記の実施形態の投影露光装置によりアライメントを行ってレチクルのパターンをウエハに露光するステップ、エッチング等の回路パターンを形成するステップ、デバイス組み立てステップ（ダイシング工程、ボンディング工程、パッケージ工程を含む）、及び検査ステップ等を経て製造される。
【００６１】
なお、本発明は、走査露光型の投影露光装置のみならず、一括露光型（ステッパー型）の投影露光装置を用いて露光する場合にも適用することが可能である。また、本発明は、例えば国際公開第９９／４９５０４号パンフレット、国際公開第２００４／０１９１２８号パンフレットなどで開示されている液浸型の露光装置で露光を行う場合にも適用できる。この場合には、走査露光時に、図１において、不図示の液体回収装置から投影光学系ＰＬとウエハＷとの間に純水等の液体が局所的に供給され、供給された液体は不図示の液体回収装置によって回収される。
【００６２】
また、例えば国際公開第２００１／０３５１６８号パンフレットに開示されているように、干渉縞をウエハ上に形成することによって、ウエハ上にライン・アンド・スペースパターンを形成する露光装置、例えば特表２００４−５１９８５０号公報（対応する米国特許第６，６１１，３１６号明細書）に開示されているように、２つのレチクルパターンを、投影光学系を介してウエハ上で合成し、１回の走査露光によってウエハ上の１つのショット領域をほぼ同時に二重露光する露光装置などにも本発明を適用することができる。
さらに上記実施形態では、転写用のパターンが形成されたレチクル（マスク）を用いたが、このレチクルに代えて、例えば米国特許第６，７７８，２５７号明細書に開示されているように、露光すべきパターンの電子データに基づいて透過パターンまたは反射パターンを形成する電子マスクを用いてもよい。この電子マスクは可変成形マスクとも呼ばれ、例えば非発光型画像表示素子（空間光変調器）の一種であるＤＭＤ（Digital Micro-mirror Device ）などを含むものである。
【００６３】
また、本発明は、波長数ｎｍ〜１００ｎｍ程度の極端紫外光（ＥＵＶ光）を露光ビームとして用いる投影露光装置で露光を行う場合にも適用できる。
また、本発明は、半導体デバイスの製造プロセスへの適用に限定されることなく、例えば、角型のガラスプレートに形成される液晶表示素子、若しくはプラズマディスプレイ等のディスプレイ装置の製造プロセスや、撮像素子（ＣＣＤ等）、マイクロマシーン、薄膜磁気ヘッド、及びＤＮＡチップ等の各種デバイスの製造プロセスにも広く適用できる。更に、本発明は、各種デバイスのマスクパターンが形成されたマスク（フォトマスク、レチクル等）をフォトリソグラフィ工程を用いて製造する際の、製造工程にも適用することができる。このように、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得ることは勿論である。
【産業上の利用可能性】
【００６４】
本発明をダブルプロセス方式のように複数回のリソグラフィ工程を用いる場合に適用した場合には、リソグラフィ工程中の露光工程における露光量誤差に対する許容範囲を広くすることができるため、露光装置の解像限界を超えるような微細なパターンを高精度に量産できる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施形態で使用される投影露光装置の概略構成を示す図である。
【図２】本発明の第１の実施形態の第１の回路パターン形成プロセスを示すフローチャートである。
【図３】その第１の回路パターン形成プロセスにおいて、ウエハ上に形成されるパターンの変化を示す拡大断面図である。
【図４】本発明の第１の実施形態の第２の回路パターン形成プロセスを示すフローチャートである。
【図５】その第２の回路パターン形成プロセスにおいて、ウエハ上に形成されるパターンの変化を示す拡大断面図である。
【図６】（Ａ）は図１の投影露光装置を用いて露光量誤差を種々に設定した場合の、レジストパターンのライン幅と焦点深度との関係を示す図であり、（Ｂ）は液浸型の投影露光装置を用いて露光量誤差を種々に設定した場合の、レジストパターンのライン幅と焦点深度との関係を示す図である。
【図７】本発明の第２の実施形態の回路パターン形成プロセスにおいて、ウエハ上に形成されるパターンの変化を示す拡大平面図である。
【図８】従来の回路パターン形成プロセスにおいて、ウエハ上に形成されるパターンの変化を示す拡大断面図である。
【符号の説明】
【００６６】
１…レーザ光源、９…照明光学系、Ｒ…レチクル、ＰＬ…投影光学系、Ｗ…ウエハ、３１…ターゲット層、３１Ａ…ターゲット部、３２…ハードマスク層、３２Ａ，３２Ｂ…ハードマスク部、３３，３４…フォトレジスト、３３Ａ，３３Ｂ，３３Ｃ，３４Ａ，３４Ｂ，３４Ｃ…レジスト部、３５，３５Ａ…マスク層
【図１】
2007311508.tif 000003
【図２】
2007311508.tif 000004
【図３】
2007311508.tif 000005
【図４】
2007311508.tif 000006
【図５】
2007311508.tif 000007
【図６】
2007311508.tif 000008
【図７】
2007311508.tif 000009
【図８】
2007311508.tif 000010