(57)【要約】【課題】制御システムに含まれる制御装置を更新に要する時間を短くし、設定作業のミスを低減する。【解決手段】ネットワーク６を介して互いに接続された複数の制御装置１，２のうち、ある更新対象制御装置１を更新する際に、更新対象制御装置１から送信される送信信号と、送信信号に対して非更新対象制御装置２および入出力装置３が受信する受信信号との対応関係を記憶する記憶手段９ｂと、記憶手段９ｂに記憶された情報に基づいて更新対象制御装置１から送信される信号を模擬した模擬信号を生成するＣＰＵ９ａと、ネットワーク６を介して非更新対象制御装置２に模擬信号を伝送する伝送インターフェース９ｅと、記憶手段９ｂに記憶された情報に基づいて、模擬信号、および、模擬信号に対応する受信信号を表示する表示手段９ｃと、を有すること伝送試験装置９を用いる。【選択図】図１
2007236093.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置とを有する制御システムで、前記複数の制御装置のうちの一部を更新対象制御装置として更新するときに用いる伝送試験装置において、
前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶する記憶手段と、
前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成手段と、
前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送インターフェースと、
前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示手段と、
を有することを特徴とする伝送試験装置。
【請求項２】
前記信号生成手段は、前記非更新対象制御装置に前記模擬信号を用いて制御するように指示する模擬切替信号も生成するものであり、前記伝送インターフェースは前記模擬切替信号も伝送するものであることを特徴とする請求項１記載の伝送試験装置。
【請求項３】
前記模擬信号が模擬する状態を入力する入力手段と、
前記非更新対象制御装置が受信する信号を受け取って、前記記憶手段に記憶された情報に基づいて、前記非更新対象制御装置が前記模擬信号に対応する前記受信信号を受け取っているか否かを判定する判定手段と、
を有することを特徴とする請求項１または請求項２記載の伝送試験装置。
【請求項４】
模擬開始の指令を入力する入力手段と、
前記非更新対象制御装置が受信する信号を受け取って、前記記憶手段に記憶された情報に基づいて、前記非更新対象制御装置が前記模擬信号に対応する前記受信信号を受け取っているか否かを判定する判定手段と、
を有し、
前記信号生成手段は、前記入力手段から前記模擬開始の指令が入力されると前記記憶手段に記憶された前記送信信号を順次模擬信号として設定していくものであることを特徴とする請求項１または請求項２記載の伝送試験装置。
【請求項５】
前記更新対象制御装置が受信する更新対象制御装置受信信号を受け取り、前記更新対象制御装置受信信号を用いて前記更新対象制御装置の制御演算を模擬した制御信号を生成する模擬回路と、
前記更新対象制御装置が送信する更新対象制御装置送信信号を受け取り、前記更新対象制御装置送信信号と前記制御信号とが整合するか否かを検知する検知手段と、
を有することを特徴とする請求項１ないし請求項４のいずれか１項記載の伝送試験装置。
【請求項６】
ネットワークと、
前記ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、
外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置と、
前記複数の制御装置のうちの一部を更新対象制御装置とし、前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶する記憶手段と、
前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成手段と、
前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送インターフェースと、
前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示手段と、
を有することを特徴とする制御システム。
【請求項７】
ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置とを有する制御システムで、前記複数の制御装置のうちの一部を更新対象制御装置として更新する制御システムの更新方法において、
前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶手段に記憶させる記憶工程と、
前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成工程と、
前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送工程と、
前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示工程と、
を有することを特徴とする制御システムの更新方法。
【請求項８】
前記非更新対象制御装置に前記模擬信号を用いて制御するように指示する模擬切替信号も生成する工程と、
前記ネットワークを介して前記非更新対象制御装置に前記模擬切替信号を伝送する工程と、
を有することを特徴とする請求項７記載の制御システムの更新方法。
【請求項９】
前記模擬信号が模擬する状態を入力する工程と、
前記非更新対象制御装置が受信する信号を受け取って、前記記憶手段に記憶された情報に基づいて、前記非更新対象制御装置が前記模擬信号に対応する前記受信信号を受け取っているか否かを判定する判定工程と、
を有することを特徴とする請求項７または請求項８記載の制御システムの更新方法。
【請求項１０】
模擬開始の指令を入力する工程と、
前記非更新対象制御装置が受信する信号を受け取って、前記記憶手段に記憶された情報に基づいて、前記非更新対象制御装置が前記模擬信号に対応する前記受信信号を受け取っているか否かを判定する判定工程と、
前記判定工程で判定した結果を前記記憶手段に記憶させる工程と、
を有し、
前記信号生成工程は、前記模擬開始の指令が入力されると前記記憶手段に記憶された前記送信信号を順次模擬信号として設定していくものであることを特徴とする請求項７または請求項８記載の制御システムの更新方法。
【請求項１１】
前記更新対象制御装置が受信する更新対象制御装置受信信号を受け取り、前記更新対象制御装置受信信号を用いて前記更新対象制御装置の制御演算を模擬した制御信号を生成する工程と、
前記更新対象制御装置が送信する更新対象制御装置送信信号を受け取り、前記更新対象制御装置送信信号と前記制御信号とが整合するか否かを検知する工程と、
を有することを特徴とする請求項７ないし請求項１０のいずれか１項記載の制御システムの更新方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御システムの更新に用いる伝送試験装置および制御システムの更新方法に関する。
【背景技術】
【０００２】
発電所に設置されるデジタル制御システムは、制御演算を行なう複数の制御装置、センサーからの入力や現場機器への出力を行なう入出力装置、および、これらを相互に接続するネットワークを有している。
【０００３】
制御装置は、入出力装置および他の制御装置からネットワークを経由して入力される信号に基づいて制御演算を行い、その結果を、ネットワークを経由して他の制御装置および入出力装置に伝送する。
【０００４】
入出力装置は、センサーから入力装置を介して入力された入力信号を、ネットワークを経由して制御装置に伝送する。また、入出力装置は、ネットワークを経由して受信した信号を受け取り、現場機器に出力する。
【０００５】
複数の制御装置のうち、ある制御装置を更新する場合には、非更新対象の制御装置は、更新対象の制御装置からの信号も用いて制御演算を行なっていることから、非更新対象の制御装置で制御を継続するためには、更新対象の制御装置からの伝送信号が異常な状態になっても、制御を継続するための処置が必要である。
【０００６】
そこで、たとえば、ネットワークに接続された信号模擬装置に、作業員が模擬状態と模擬値を入力し、信号模擬装置では入力に従い非更新対象の制御装置に対して模擬切替信号と模擬信号を送信する方法がある。
【０００７】
また、特許文献１には、模擬送受信データを設定する機能を持たせた制御装置が記載されている。
【特許文献１】特開平１１−２６２１９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
一般に、制御システムに含まれる制御装置を更新する際には、更新制御装置から送信される伝送信号に対する受信信号の模擬設定を、作業員がリストを確認しながら行っている。また、伝送健全性確認試験における模擬と結果確認や、模擬解除時の更新装置における演算結果の確認も作業員が行っている。このため、更新に要する時間が長くなり、また、設定作業のミスを誘発するおそれがあるという課題がある。
【０００９】
そこで、本発明は、制御システムに含まれる制御装置を更新に要する時間を短くし、設定作業のミスを低減することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を解決するため、本発明は、ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置とを有する制御システムで、前記複数の制御装置のうちの一部を更新対象制御装置として更新するときに用いる伝送試験装置において、前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶する記憶手段と、前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成手段と、前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送インターフェースと、前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示手段と、を有することを特徴とする。
【００１１】
また、本発明は、制御システムにおいて、ネットワークと、前記ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置と、前記複数の制御装置のうちの一部を更新対象制御装置とし、前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶する記憶手段と、前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成手段と、前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送インターフェースと、前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示手段と、を有することを特徴とする。
【００１２】
また、本発明は、ネットワークを介して伝送される信号に基づいて機器を制御する複数の制御装置と、外部信号を受信して前記ネットワークを経由して伝送し、前記ネットワークを経由して伝送される信号を受信して外部に出力する入出力装置とを有する制御システムで、前記複数の制御装置のうちの一部を更新対象制御装置として更新する制御システムの更新方法において、前記更新対象制御装置から送信される送信信号と、前記送信信号に対して前記更新対象制御装置以外の制御装置である非更新対象制御装置および前記入出力装置が受信する受信信号との対応関係を記憶手段に記憶させる記憶工程と、前記記憶手段に記憶された情報に基づいて前記更新対象制御装置から送信される信号を模擬した模擬信号を生成する信号生成工程と、前記ネットワークを介して前記非更新対象制御装置に前記模擬信号を伝送する伝送工程と、前記記憶手段に記憶された情報に基づいて、前記模擬信号、および、前記模擬信号に対応する前記受信信号を表示する表示工程と、を有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、制御システムに含まれる制御装置を更新に要する時間を短くし、設定作業のミスを低減することができる。
【発明を実施するための最良の形態】
【００１４】
本発明に係る伝送試験装置、および、これを用いたデジタル制御システムの更新方法の実施の形態を、図面を参照して説明する。なお、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
【００１５】
［第１の実施の形態］
図１は本発明に係る第１の実施の形態における更新時のデジタル制御システムのブロック図である。
【００１６】
デジタル制御システムは、制御演算を行なう複数の制御装置１，２、入出力装置３、およびこれらを相互に接続し、信号を伝送するネットワーク６を有している。複数の制御装置１，２のうち、更新される制御装置を更新対象制御装置１、更新対象制御演算装置１以外の制御装置を非更新対象制御装置と呼ぶこととする。
【００１７】
更新対象制御装置１は、制御演算回路１ａと、この制御演算回路１ａに接続された伝送送信バッファ１ｃおよび伝送受信バッファ１ｂを有している。また、非更新対象制御装置も、制御演算回路２ａと、この制御演算回路２ａに接続された伝送送信バッファ２ｃおよび伝送受信バッファ２ｂを有している。非更新対象制御装置２の制御演算回路２ａと伝送受信バッファ２ａの間には、信号模擬回路２ｄが挿入されている。
【００１８】
入出力装置３は、入力部３ｇ、出力部３ｆ、伝送出力バッファ３ｃ、および、伝送受信バッファ３ｂを有している。入出力装置３の伝送出力バッファ３ｃは入力部３ｇに接続されていて、入力部３ｇにはセンサー７が接続されている。また、入出力装置３の伝送入力バッファ３ｃは出力部３ｆに接続されていて、出力部３ｆには現場機器８が接続されている。
【００１９】
更新対象制御装置１、非更新対象制御装置２および入出力装置３の伝送出力バッファ１ｃ，２ｃ，３ｃおよび伝送受信バッファ１ｂ，２ｂ，３ｂは、それぞれネットワーク６に接続されている。
【００２０】
入出力装置３に、入力部３ｇを介して入力されたセンサー７からの信号は、伝送出力バッファ３ｃに転送され、ネットワーク６を経由して制御装置１，２に伝送される。制御装置１，２は、他の制御装置２，１および入出力装置３からネットワーク６を経由して伝送される信号を、伝送受信バッファ１ｂ、２ｂに取り込む。伝送受信バッファ１ｂ，２ｂに取り込まれた信号は、制御演算回路１ａ，２ａに転送され、この信号を用いて制御演算回路１ａ，２ａで制御演算を行う。制御演算の結果は、伝送送信バッファ１ｃ，２ｃに転送され、ネットワーク６を経由して、他の制御装置２，１および入出力装置３に伝送される。入出力装置３は、ネットワーク６を経由して伝送される信号を、伝送受信バッファ３ｂに取り込み、この信号を出力装置３ｆに転送し、現場機器８に出力する。
【００２１】
次に、このようなデジタル制御システムに含まれる更新対象制御装置１を更新する場合について説明する。
【００２２】
非更新対象制御装置２では更新対象制御装置１から伝送される信号も用いて制御演算を行なっている。このため、更新対象制御装置１を更新する際に、非更新対象制御装置２で制御を継続するためには、更新対象制御装置１から伝送される信号が異常な状態になっても、その影響を受けずに制御を継続する処置が必要となる。そこで、更新対象制御装置１の更新に際して、デジタル制御システムのネットワーク６に伝送試験装置９を接続する。
【００２３】
伝送試験装置９は、相互に接続されたＣＰＵ９ａ、記憶手段９ｂ、表示部９ｃ、入力部９ｄ、および、伝送インターフェース９ｅを有している。伝送試験装置９は、伝送インターフェース９ｅを介して、ネットワーク６に接続されている。
【００２４】
伝送試験装置９の記憶手段９ｂには、更新対象制御装置１の伝送送信バッファ１ｃの信号と非更新対象制御装置２の伝送受信バッファ２ｂの信号との対応、および、入出力装置３において模擬する端子番号との対応、さらに、各信号の模擬状態を予めデータベース化して、保存しておく。
【００２５】
図２は、実施形態１の伝送試験装置９の記憶手段に格納されるデータベースの一例を示す表である。
【００２６】
作業員が入力装置９ｄから開始信号を入力すると、ＣＰＵ９ａは記憶部９ｂに格納されたデータベースに基づいて、伝送インターフェース９ｅおよびネットワーク６を経由して、非更新対象制御装置２に模擬切替信号１０と模擬信号１１を自動的に送信する。非更新対象制御装置２の信号模擬回路２ｄは、伝送受信バッファ２ｂを介して模擬切替信号１０を受け取ると、制御演算回路２ａに対して模擬信号１１を伝達するように切り替えられる。
【００２７】
つまり、模擬切替信号１０を受信した非更新対象制御装置２においては、更新対象制御装置１から伝達された信号を、伝送受信バッファ２ｂで受け取っても、その信号は制御演算回路２ａには伝達されない。代わりに、更新対象制御装置１に伝達される信号を模擬した模擬信号１１が制御演算回路２ａに伝達される。このため、非更新対象制御装置２は、更新対象制御装置１から送信される信号に影響を受けなくなる。
【００２８】
また、表示部９ｃには、伝送試験装置９から送信されている模擬信号１１と非更新対象制御装置２および入出力装置３が受信する受信信号の対応など、記憶部９ｂに格納されたデータベースに含まれる情報が表示される。
【００２９】
作業員は、表示部９ｃに表示された情報に基づいて、入出力装置３の出力部３ｆの端子台で、現場機器８との接続を短絡または開放することにより、更新対象制御装置１から送信される信号が変化しても影響を受けないように、ハード模擬を実施する。
【００３０】
このような本実施の形態により、非更新対象制御装置２における受信信号の模擬および入出力装置３における端子番号を認識するために要する時間の短縮が図れる。また、データベース化により、設定ミスの防止が図れる。
【００３１】
［第２の実施の形態］
図３は、本発明に係る第２の実施の形態における更新時のデジタル制御システムのブロック図である。
【００３２】
本実施の形態の伝送試験装置９は、保守装置間インターフェース９ｆを有している。この保守装置間インターフェース９ｆは、ＣＰＵ９ａ、記憶手段９ｂ、表示部９ｃ、入力部９ｄ、および、伝送インターフェース９ｅと相互に接続されている。また、保守装置間インターフェース９ｆは保守装置５に接続されていて、保守装置５は非更新対象制御装置２の伝送受信バッファ２ｂに接続されている。
【００３３】
伝送試験装置９などを用いて、非更新対象制御装置２および入出力装置３と更新対象制御装置１との伝送インターフェースの健全性を確認するため、非更新対象制御装置２および入出力装置３と更新対象制御装置１との間の伝送取り合い試験である伝送健全性確認試験を行う。
【００３４】
図４は、実施形態２の伝送試験装置９の記憶手段に格納されるデータベースの一例を示す表である。
【００３５】
このデータベースの内容は、表示装置９ｃに表示される。作業員は、表示装置９ｃに表示された内容を確認し、模擬する状態を入力装置９ｄから入力する。
【００３６】
ＣＰＵ９ａは、入力装置９ｄに入力された状態に従い、伝送インターフェース装置９ｅおよびネットワーク６を経由して非更新対象制御装置１に模擬切替信号１０および模擬信号１１を送信する。非更新対象制御装置１の信号模擬回路１ｄは、制御演算回路１ａからの演算結果と模擬信号１１の切替を行なうことによって、伝送送信バッファ１ｃに対し該当信号の模擬を行なう。
【００３７】
また、保守装置５で更新対象制御装置２の伝送受信バッファ２ｂの状態を入力し、さらに保守装置間インターフェース装置９ｆを経由して伝送受信バッファ２ｂの状態をＣＰＵ９ａに入力する。ＣＰＵ９ａは、記憶装置９ｂに格納したデータベースにしたがって、入力した更新対象制御装置２の伝送受信バッファ２ｂの状態と、非更新対象制御装置１の伝送送信バッファ１ｃに模擬したデータを比較し、合致しているかを自動判断する。この判断結果は、記憶装置９ｂ内のデータベースに記憶される。
【００３８】
本実施の形態により、伝送健全性確認試験の実施時間を短縮でき、記憶したデータを試験の成績として試験後に使用することができる。またデータベース化することにより設定ミスの防止を図ることができる。
【００３９】
また、伝送試験装置９で入力装置９ｄから作業員による試験開始の入力を可能としてもよい。
【００４０】
この場合、ＣＰＵ９ａは、作業員が入力した試験開始指令により、データベースにしたがって、順次伝送インターフェース装置９ｅおよびネットワーク６を経由して、更新対象制御装置１に模擬切替信号１０および模擬信号１１を送信する。更新対象制御装置１の信号模擬回路１ｄは、制御演算回路１ａからの演算結果と模擬信号１１の切替を行なうことにより伝送送信バッファ１ｃに対し該当信号の模擬を行なう。また、保守装置５および保守装置間インターフェース装置９ｆ経由で入力した非更新対象制御装置２の伝送受信バッファ２ｂの状態と、更新対象制御装置１の伝送送信バッファ１ｃに模擬したデータを順次比較し、合致しているかを自動判断する。
【００４１】
この判断結果を、記憶装置９ｂ内のデータベースに判定結果を記憶させておくことにより、伝送健全性確認試験の実施時間をさらに短縮することもできる。
【００４２】
［第３の実施の形態］
図５は、本発明に係る第３の実施形態における更新時のデジタル制御システムのブロック図である。
【００４３】
本実施の形態の伝送試験装置９も、保守装置間インターフェース９ｆを有している。この保守装置間インターフェース９ｆは、ＣＰＵ９ａ、記憶手段９ｂ、表示部９ｃ、入力部９ｄ、および、伝送インターフェース９ｅと相互に接続されている。また、保守装置間インターフェース９ｆは保守装置５に接続されていて、保守装置５は更新対象制御装置１の伝送受信バッファ１ｂおよび伝送送信バッファ１ｃに接続されている。
【００４４】
伝送試験装置９の記憶装置９ｂには、更新対象制御装置１の制御演算回路１ａを模擬する演算模擬回路を記憶しておく。ＣＰＵ９ａでは制御装置１の伝送受信バッファ１ｂの状態を保守装置５および保守装置間インターフェース装置９ｆを経由して入力する。この入力された情報を用いて、記憶装置９ｂ内に記憶した制御演算回路１ａの演算模擬回路にしたがって演算を行なう。この演算の結果は、演算結果予測として記憶装置９ｂに記憶される。
【００４５】
さらに、ＣＰＵ９ａは、保守装置５および保守装置間インターフェース装置９ｆを経由して更新対象制御装置１の演算結果の出力である伝送送信バッファ１ｃの状態が入力され、記憶装置９ｂに記憶した演算結果予測と比較して合致しているかを自動判断する。
【００４６】
このような実施の形態では、更新対象制御装置２および入出力装置３での模擬解除の判断時間を短縮することができ、更新対象制御装置１の更新時間の短縮を図ることができる。また、模擬解除の判断を機械化することにより判断ミスの防止を図ることができる。
【００４７】
［第４の実施の形態］
図６は、本発明に係る第４の実施形態における更新時のデジタル制御システムのブロック図である。
【００４８】
本実施の形態の伝送試験装置９も、制御装置間インターフェース９ｇを有している。また、ＣＰＵ９ａの内部には、保守装置の機能を取り込んだ保守装置模擬手段５ａを有している。制御装置間インターフェース９ｇは、ＣＰＵ９ａ、記憶手段９ｂ、表示部９ｃ、入力部９ｄ、および、伝送インターフェース９ｅと相互に接続されている。また、制御装置間インターフェース９ｇは、非更新対象制御装置２の伝送受信バッファ２ｂに接続されている。
【００４９】
本実施の形態では、第２および第３の実施の形態の保守装置５の機能を伝送試験装置９のＣＰＵ９ａ内に取り込んでいて、制御装置間インターフェース装置９ｇにより非更新対象制御装置２と接続し、非更新対象制御装置２の伝送受信バッファ２ｂの状態を入力している。これにより、保守装置５の設置を省略することができる。
【００５０】
なお、以上の説明は単なる例示であり、本発明は上述の各実施の形態に限定されず、様々な形態で実施することができる。また、各実施の形態の特徴を組み合わせて実施することもできる。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る第１の実施の形態における、更新時のデジタル制御システムのブロック図である。
【図２】本発明に係る第１の実施の形態における、伝送試験装置の記憶手段に格納されるデータベースの一例を示す表である。
【図３】本発明に係る第２の実施の形態における、更新時のデジタル制御システムのブロック図である。
【図４】本発明に係る第２の実施の形態における、伝送試験装置の記憶手段に格納されるデータベースの一例を示す表である。
【図５】本発明に係る第３の実施の形態における、更新時のデジタル制御システムのブロック図である。
【図６】本発明に係る第４の実施の形態における、更新時のデジタル制御システムのブロック図である。
【符号の説明】
【００５２】
１…更新対象制御装置、２…非更新対象制御装置、３…入出力装置、１ａ，２ａ…制御演算回路、１ｂ，２ｂ，３ｂ…伝送受信バッファ、１ｃ，２ｃ，３ｃ…伝送出力バッファ、２ｄ…信号模擬回路、３ｇ…入力部、３ｆ…出力部、５…保守装置、６…ネットワーク、７…センサー、８…現場機器、９…伝送試験装置、９ａ…ＣＰＵ、９ｂ…記憶手段、９ｃ…表示手段、９ｄ…入力手段、９ｅ…伝送インターフェース、９ｆ…保守装置間インターフェース、９ｇ…制御装置間インターフェース
【図１】
2007236093.tif 000003
【図２】
2007236093.tif 000004
【図３】
2007236093.tif 000005
【図４】
2007236093.tif 000006
【図５】
2007236093.tif 000007
【図６】
2007236093.tif 000008