(57)【要約】【課題】  出力トランジスタをより高いスイッチング周波数まで駆動する。【解決手段】  指令信号ＳｃがＬレベルになると、トランジスタＱ１９がオン、トランジスタＱ２０がオフ、トランジスタＱ２１、Ｑ２２がオンとなり、ＭＯＳＦＥＴＱ１１がオンからオフに移行する。このとき抵抗Ｒ１９によりトランジスタＱ２１のベース電流が制限され、ベース領域に蓄積される電荷が減少する。トランジスタＱ２１にベース電流が流れている時に指令信号Ｓｃが再びＨレベルになった場合、抵抗Ｒ１９、ダイオードＤ１５および抵抗Ｒ２０の存在によりトランジスタＱ２１、Ｑ２２のベース蓄積電荷が短時間で消滅するので、ターンオフ時間が短くなる。【選択図】  図１
2007028278.tif 000002
【特許請求の範囲】
【請求項１】
オン／オフ指令信号に応じて出力トランジスタを駆動する駆動回路において、
前記出力トランジスタのゲート・ソース間にエミッタ・コレクタ間が接続され、オンすることにより前記出力トランジスタのゲートにオフに必要な電圧を付与するオフ駆動用トランジスタと、
前記出力トランジスタをオンさせるのに十分な電圧を持つ電源ラインと前記出力トランジスタのゲートとの間に接続され、前記出力トランジスタにオンに必要な電圧を付与するオン電圧付与回路と、
前記オン指令信号に応じて前記電源ラインの電圧を出力し、前記オフ指令信号に応じて前記オフ駆動用トランジスタをオンさせるのに必要な電圧を出力する制御電圧出力回路と、
この制御電圧出力回路と前記オフ駆動用トランジスタのベースとの間に接続された第１の抵抗と、
前記オフ駆動用トランジスタがオン状態の時のベース電流の通過を阻止する向きに前記第１の抵抗に対し並列接続された第１のダイオードとから構成されていることを特徴とする駆動回路。
【請求項２】
前記オフ駆動用トランジスタのベース・エミッタ間に接続された第２の抵抗を備えていることを特徴とする請求項１記載の駆動回路。
【請求項３】
前記出力トランジスタのゲートから前記オフ駆動用トランジスタのエミッタおよび前記オン電圧付与回路に至るゲートラインに第３の抵抗が介在していることを特徴とする請求項１または２記載の駆動回路。
【請求項４】
前記オフ駆動用トランジスタがオンした状態で前記出力トランジスタのゲート容量に蓄積された電荷が通過可能なように前記第３の抵抗に対し並列接続された第２のダイオードを備えていることを特徴とする請求項３記載の駆動回路。
【請求項５】
前記オン電圧付与回路は、前記制御電圧出力回路の出力電圧によりオンオフ制御されるオン駆動用トランジスタから構成されていることを特徴とする請求項１ないし４の何れかに記載の駆動回路。
【請求項６】
前記オフ駆動用トランジスタはダーリントン接続された状態に構成されていることを特徴とする請求項１ないし５の何れかに記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、指令信号に応じて出力トランジスタを駆動する駆動回路に関する。
【背景技術】
【０００２】
特許文献１ないし３には、スイッチング素子、リアクトル、コンデンサおよび還流用のダイオードを用いた降圧形のスイッチング電源が示されている。これらのスイッチング電源はＰＷＭ信号により駆動されており、デューティ比に応じた電圧を出力するようになっている。このうち特許文献２には、スイッチング素子であるＭＯＳＦＥＴの駆動回路が示されている。
【特許文献１】特開平８−１９２５０号公報（図１１、図１４）
【特許文献２】特開２０００−１３４９１６号公報（図１）
【特許文献３】特開２００４−２０１４６６号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図４は、電源ＩＣ等において従来から用いられているＭＯＳＦＥＴの駆動回路を示している。電圧ＶＢが印加される電源端子１と出力端子２との間にはハイサイドスイッチとして機能するＭＯＳＦＥＴＱ１（出力トランジスタ）が接続されており、その出力端子２とグランド３との間には負荷４が接続されている。特許文献１ないし３に記載されたスイッチング電源に適用する場合、負荷４は、リアクトル、コンデンサおよび還流用のダイオードからなる回路となる。
【０００４】
電圧ＶＢよりも高い昇圧電圧ＶＣが印加される電源端子５と出力端子２との間には、ＭＯＳＦＥＴＱ１のゲートを挟んでトランジスタＱ２とＱ３がプッシュプル接続されており、電源端子５とグランド３との間にはトランジスタＱ２、Ｑ３のベースを挟んで抵抗Ｒ１とトランジスタＱ４が直列に接続されている。
【０００５】
この構成において、トランジスタＱ４のベースに与えられる指令信号ＳｃがＨレベルからＬレベルになると、トランジスタＱ４、Ｑ３がオフ、トランジスタＱ２がオンとなり、ＭＯＳＦＥＴＱ１はオンする。逆に指令信号ＳｃがＬレベルからＨレベルになると、トランジスタＱ４、Ｑ３がオン、トランジスタＱ２がオフとなり、ＭＯＳＦＥＴＱ１はオフする。
【０００６】
しかしながら、指令信号ＳｃのＰＷＭ周波数が高くなると、トランジスタＱ２ないしＱ４からなる駆動回路の駆動能力に不足が生じ、ＭＯＳＦＥＴＱ１を十分にスイッチングすることができない現象が生じる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、出力トランジスタを従来よりも高いスイッチング周波数まで駆動できる駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した手段によれば、オン指令信号に応じて制御電圧出力回路がオフ駆動用トランジスタをオンさせるのに必要な電圧を出力すると、オフ駆動用トランジスタにベース電流が流れ、オフ駆動用トランジスタがオンする。その結果、出力トランジスタのゲート容量に蓄積された電荷が引き抜かれ、ゲート・ソース間電圧が低下して出力トランジスタがオフする。このとき、電圧出力回路とオフ駆動用トランジスタのベースとの間に接続された第１の抵抗が、オフ駆動用トランジスタのベース電流を制限するので、オフ駆動用トランジスタのベース蓄積電荷を低減することができる。
【０００９】
一方、オン指令信号に応じて制御電圧出力回路が電源ラインの電圧すなわち出力トランジスタをオンさせるのに十分な電圧を出力すると、オフ駆動用トランジスタのベース蓄積電荷を引き抜くための電流が、電源ラインから第１のダイオードを通してオフ駆動用トランジスタのベースに流れる。これにより、ベース蓄積電荷をより早く消失させることができ、オン電圧付与回路から与えられる電圧によって出力トランジスタがオンする。このように本手段によれば、第１の抵抗と第１のダイオードを設けてオフ駆動用トランジスタのキャリア蓄積作用の低減を図ったので、オフ駆動用トランジスタのターンオフ時間を短縮することができ、出力トランジスタを従来よりも高いスイッチング周波数まで駆動することができる。
【００１０】
請求項２に記載した手段によれば、オフ駆動用トランジスタのベース・エミッタ間に第２の抵抗を接続したので、オフ駆動用トランジスタがオフする時にベースから第２の抵抗を通してエミッタに至る閉ループでベース蓄積電荷の消失作用が生じる。従って、本手段により、オフ駆動用トランジスタのターンオフ時間を一層短縮することができ、出力トランジスタをより高いスイッチング周波数まで駆動することができる。
【００１１】
請求項３に記載した手段によれば、出力トランジスタのゲートからオフ駆動用トランジスタのエミッタおよびオン電圧付与回路に至るゲートラインに第３の抵抗を接続したので、出力トランジスタの駆動に係る寄生振動を低減できる。
【００１２】
請求項４に記載した手段によれば、出力トランジスタがオフするときに、出力トランジスタのゲート容量に蓄積された電荷が、第３の抵抗に並列接続された第２のダイオードを通してオフ駆動用トランジスタに流れる。これにより、より低いインピーダンスでゲート電荷を引き抜くことができ、出力トランジスタをより高いスイッチング周波数まで駆動することができる。
【００１３】
請求項５に記載した手段によれば、オン電圧付与回路はオン駆動用トランジスタから構成されているので、当該オン駆動用トランジスタがオンすることにより、出力トランジスタのオン駆動能力が高まる。また、上述したようにオフ駆動用トランジスタのターンオフ時間が従来よりも短縮されているので、オン駆動用トランジスタのターンオンが早まり、相乗的効果として出力トランジスタをより高いスイッチング周波数まで駆動することができる。
【００１４】
請求項６に記載した手段によれば、オフ駆動用トランジスタはダーリントン接続された状態に構成されているので、より小さいベース電流で出力トランジスタを駆動でき、オフ駆動用トランジスタのキャリア蓄積作用を低減できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を降圧形スイッチング電源に適用した一実施形態について、図１ないし図３を参照しながら説明する。
図１に示す降圧形スイッチング電源１１は、車両に搭載されたバッテリ１２からＩＧスイッチ１３を介して電圧ＶＢ（例えば１４Ｖ）を入力し、一定の電圧Ｖｏ（例えば６Ｖ）を出力する電源である。このスイッチング電源１１は、電源用ＩＣ１４に若干のディスクリート部品を外付けすることにより構成されている。ＩＣ１４の端子１４ａは、出力電圧Ｖｏのフィードバック用端子であり、端子１４ｂ、１４ｃは、それぞれバッテリ電圧ＶＢ、昇圧電圧ＶＣが印加される電源端子である。また、端子１４ｄは出力端子であり、端子１４ｅはグランド端子である。
【００１６】
まず、外付け回路の構成について説明する。
ＩＣ１４の端子１４ｃと端子１４ｂとの間には、端子１４ｂ側をアノードとしてダイオードＤ１１が接続されており、端子１４ｃと端子１４ｄとの間にはコンデンサＣ１１が接続されている。これらダイオードＤ１１とコンデンサＣ１１および後述するＭＯＳＦＥＴＱ１１により、チャージポンプ回路１５が構成されている。
【００１７】
ＩＣ１４の端子１４ｄとスイッチング電源１１の出力端子１６との間には、リアクトルＬ１１が接続されている。また、端子１４ｄとグランド１７との間には図示極性の還流用ダイオードＤ１２が接続されており、出力端子１６とグランド１７との間にはコンデンサＣ１２と抵抗Ｒ１１が並列に接続されている。出力電圧Ｖｏは、端子１４ａを介してＩＣ１４にフィードバックされている。
【００１８】
続いて、電源用ＩＣ１４の構成について説明する。
ＩＣ１４は、Ｎチャネル型のＬＤＭＯＳ（Laterally Diffused MOS）ＦＥＴＱ１１、このＭＯＳＦＥＴＱ１１を駆動する駆動回路１８、この駆動回路１８を制御するＰＷＭ制御回路１９、駆動回路１８に定電流を供給する定電流回路２０および図示しない制御用電源回路から構成されている。回路構成の説明上、端子１４ｃ、１４ｄに繋がるＩＣ内部の配線をそれぞれ電源線２１、出力線２２と称す。ＭＯＳＦＥＴＱ１１は、いわゆるハイサイドスイッチとして指令信号Ｓｃに従ったスイッチング動作を行う出力トランジスタで、そのドレインとソースはそれぞれ端子１４ｂと１４ｄ（出力線２２）に接続されている。
【００１９】
ＰＷＭ制御回路１９は、具体的には図示しないが、目標出力電圧（６Ｖ）に対する出力電圧Ｖｏの電圧偏差を求め、その電圧偏差に基づいてＰＷＭ信号である指令信号Ｓｃのデューティ比を変化させ、定電圧フィードバック制御を行うようになっている。
【００２０】
定電流回路２０は、トランジスタＱ１２〜Ｑ１７および抵抗Ｒ１２〜Ｒ１５から構成されている。この回路構成は、自己バイアス方式の定電流回路として周知である。定電流回路２０は、図示しない制御用電源回路から例えば３．３Ｖの電源電圧Ｖccが与えられると、トランジスタＱ１４のコレクタからＶBE(Q15)／Ｒ１４により定まる定電流を出力するようになっている。
【００２１】
駆動回路１８は、指令信号Ｓｃのレベル（Ｈ／Ｌ）に応じてＭＯＳＦＥＴＱ１１をオン／オフ駆動するようになっている。トランジスタＱ１４のコレクタとグランド１７との間には、ダイオードＤ１３と抵抗Ｒ１６とが直列に接続されている。抵抗Ｒ１６にはＭＯＳＦＥＴＱ１８が並列に接続されており、そのＭＯＳＦＥＴＱ１８のゲートには上述した指令信号Ｓｃが与えられている。
【００２２】
電源線２１とグランド１７との間には、抵抗Ｒ１７とトランジスタＱ１９とが直列に接続されており、そのトランジスタＱ１９のベースはダイオードＤ１３のカソードに接続されている。ダイオードＤ１３と、このダイオードＤ１３のアノードとトランジスタＱ１９のコレクタとの間に接続されたダイオードＤ１４は、トランジスタＱ１９の飽和防止のために設けられている。これらＭＯＳＦＥＴＱ１８、トランジスタＱ１９、抵抗Ｒ１６、Ｒ１７およびダイオードＤ１３、Ｄ１４により制御電圧出力回路２３が構成されている。
【００２３】
ＮＰＮ形トランジスタＱ２０（オン電圧付与回路、オン駆動用トランジスタに相当）とＰＮＰ形トランジスタＱ２１（オフ駆動用トランジスタに相当）は、エミッタ同士が接続されたプッシュプル回路を構成している。トランジスタＱ２０のコレクタは電源線２１に接続されており、トランジスタＱ２１のコレクタは抵抗Ｒ１８を介して出力線２２に接続されている。トランジスタＱ２１とトランジスタＱ２２は、ダーリントン接続されている。
【００２４】
トランジスタＱ２１のベースと制御電圧出力回路２３の出力ノードＮａとの間には、抵抗Ｒ１９（第１の抵抗に相当）が接続されており、この抵抗Ｒ１９には、トランジスタＱ２１がオン状態の時のベース電流の通過を阻止する向きにダイオードＤ１５（第１のダイオードに相当）が並列に接続されている。また、トランジスタＱ２１のベース・エミッタ間には抵抗Ｒ２０（第２の抵抗に相当）が接続されている。
【００２５】
トランジスタＱ２０、Ｑ２１のエミッタとＭＯＳＦＥＴＱ１１のゲートとの間には、抵抗Ｒ２１（第３の抵抗に相当）が接続されている。抵抗Ｒ２１には、トランジスタＱ２１、Ｑ２２がオンした状態でＭＯＳＦＥＴＱ１１のゲート容量に蓄積された電荷が通過可能なようにダイオードＤ１６（第２のダイオードに相当）が並列に接続されている。ＭＯＳＦＥＴＱ１１のゲート・ソース間には、抵抗Ｒ２２とゲート保護のためのツェナーダイオードＤ１７が接続されている。
【００２６】
次に、本実施形態の作用について図２および図３も参照しながら説明する。
はじめに、ＩＧスイッチ１３のオン状態の下で、ＭＯＳＦＥＴＱ１１のスイッチングによる降圧動作について説明する。指令信号ＳｃがＨレベルになると、ＭＯＳＦＥＴＱ１１がオンとなり、バッテリ１２からＩＧスイッチ１３、端子１４ｂ、ＭＯＳＦＥＴＱ１１、端子１４ｄ、リアクトルＬ１１、コンデンサＣ１２、グランド１７の経路で電流が流れる。これにより、リアクトルＬ１１の電流が徐々に増加し、出力電圧Ｖｏが上昇する。
【００２７】
この時の端子１４ｄ（ＩＣ１４内の出力線２２）の電圧ＶＳは、バッテリ１２の電圧ＶＢにほぼ等しくなる。後述するようにコンデンサＣ１１はほぼ電圧ＶＢに充電されているので、ダイオードＤ１１はオフとなって逆流を防ぎ、駆動回路１８は、コンデンサＣ１１の充電電圧が加算された昇圧電圧ＶＣ（≒２・ＶＢ）を用いてＭＯＳＦＥＴＱ１１をオン駆動する。
【００２８】
指令信号ＳｃがＬレベルになると、ＭＯＳＦＥＴＱ１１がオフ、ダイオードＤ１２がオンとなり、リアクトルＬ１１、コンデンサＣ１２、ダイオードＤ１２の閉ループに還流電流が流れる。これにより、リアクトルＬ１１の電流が徐々に減少し、そのエネルギーがコンデンサＣ１２に移される。ＰＷＭ制御回路１９による指令信号Ｓｃのデューティ比制御の結果、出力電圧Ｖｏが目標出力電圧（６Ｖ）と一致する。
【００２９】
ＭＯＳＦＥＴＱ１１がオフの時の端子１４ｄの電圧ＶＳは、ダイオードＤ１２の順方向電圧をＶＦとすれば−ＶＦ（約−０．７Ｖ）になる。このため、バッテリ１２からＩＧスイッチ１３、ダイオードＤ１１、コンデンサＣ１１の経路で電流が流れ、コンデンサＣ１１が充電される。ＭＯＳＦＥＴＱ１１のスイッチング動作が継続すると、チャージポンプ作用によりコンデンサＣ１１はほぼ電圧ＶＢまで充電される。
【００３０】
続いて、駆動回路１８の動作について説明する。
指令信号ＳｃがＨレベルからＬレベルになると、ＭＯＳＦＥＴＱ１８がオフ、トランジスタＱ１９がオンとなり、ノードＮａの電圧がほぼＶＦ（ｐｎ接合の順方向電圧）まで低下する。これに伴って、トランジスタＱ２０がオフ、トランジスタＱ２１、Ｑ２２がオンとなり、ＭＯＳＦＥＴＱ１１のゲート容量に蓄積された電荷はダイオードＤ１６とトランジスタＱ２１、Ｑ２２を通して放電し、ＭＯＳＦＥＴＱ１１がオンからオフに移行する。上述したように、出力線２２の電圧ＶＳはＶＢから−ＶＦに変化する。
【００３１】
この過渡時において、トランジスタＱ２１のベース電流は抵抗Ｒ１９を通してトランジスタＱ１９に流れる。従って、抵抗Ｒ１９を設けない従来構成に比べ、トランジスタＱ２１のベース電流が制限され、トランジスタＱ２１のベース領域に蓄積される電荷が減少する。指令信号ＳｃのＰＷＭ周波数が低い場合には、指令信号ＳｃがＬレベルの期間内に、ＭＯＳＦＥＴＱ１１のゲート容量に蓄積された電荷がほぼ全て放電するので、放電後トランジスタＱ２１のベース電流はゼロとなる。
【００３２】
指令信号ＳｃがＬレベルからＨレベルになると、ＭＯＳＦＥＴＱ１８がオン、トランジスタＱ１９がオフとなる。指令信号ＳｃのＰＷＭ周波数が高い場合には、トランジスタＱ２１にベース電流が流れている時に指令信号Ｓｃが再びＨレベルになるので、トランジスタＱ２１にキャリア蓄積作用が生じる。しかしながら、本実施形態では上述した抵抗Ｒ１９に加え、ダイオードＤ１５と抵抗Ｒ２０を設けたので、このキャリア蓄積作用によるトランジスタＱ２１、Ｑ２２のターンオフの遅れを短縮することができる。
【００３３】
すなわち、トランジスタＱ２１のベース蓄積電荷を引き抜くための電流が、電源線２１から抵抗Ｒ１７、ダイオードＤ１５を通してトランジスタＱ２１のベースに流れる。また、トランジスタＱ２１のベースから抵抗Ｒ２０を介してエミッタに至る閉ループによりベース蓄積電荷の消失作用が生じる。これにより、トランジスタＱ２１、Ｑ２２は急速にオフに転じ、それに伴ってノードＮａの電圧が上昇してトランジスタＱ２０がオンとなる。ＭＯＳＦＥＴＱ１１のゲート容量は、このトランジスタＱ２０と抵抗Ｒ２１を通して流れる電流により急速に充電され、ＭＯＳＦＥＴＱ１１はオン状態に移行する。
【００３４】
図２は、本実施形態における電圧ＶＢ、電圧ＶＳおよび出力電圧Ｖｏを示すシミュレーション波形であり、図３は、従来構成すなわち抵抗Ｒ１９〜Ｒ２１およびダイオードＤ１５、Ｄ１６が設けられていない場合の電圧ＶＢ、電圧ＶＳおよび出力電圧Ｖｏを示すシミュレーション波形である。指令信号ＳｃのＰＷＭ周波数は、従来構成において後述する不具合が生じる周波数（一例として４００ｋＨｚ）に設定した。
【００３５】
図２に示す本実施形態の場合には、電圧ＶＳの振幅は常にＶＢにほぼ等しくなっている。すなわち、ＭＯＳＦＥＴＱ１１がオンの時の電圧ＶＳはＶＢに等しく、ＭＯＳＦＥＴＱ１１がオフの時の電圧ＶＳは−ＶＦ（−０．７Ｖ）に等しい。シミュレーションでは、電圧ＶＢの大きさを変化させているが、電圧ＶＳも電圧ＶＢと同様に振幅が変化していることが分かる。これは、指令信号Ｓｃに追従してＭＯＳＦＥＴＱ１１がオン状態とオフ状態を繰り返していること、つまりＭＯＳＦＥＴＱ１１が正常にスイッチング動作していることを示している。電圧ＶＢを最もクリティカルな条件である８Ｖ程度に下げているので、出力電圧Ｖｏは目標出力電圧である６Ｖよりも若干低いが、ほぼ一定の電圧に安定化されている。
【００３６】
これに対し、図３に示す従来構成の場合には、電圧ＶＳと出力電圧Ｖｏの波形に異常が見られる。電圧ＶＳと出力電圧Ｖｏの波形を見比べると、ＭＯＳＦＥＴＱ１１がオフの時に電圧ＶＳが−ＶＦまで低下していない期間（例えば図中の期間Ｔｘ）では出力電圧Ｖｏが低下し、ＭＯＳＦＥＴＱ１１がオフの時に電圧ＶＳが−ＶＦまで低下している期間（例えば図中の期間Ｔｙ）では出力電圧Ｖｏが上昇している。これは、電圧ＶＳが−ＶＦまで低下していない期間ではＭＯＳＦＥＴＱ１１が十分にオンオフしておらず、指令信号Ｓｃに追従した正常なスイッチング動作ができていないことを示している。
【００３７】
このような異常は、以下のような作用により生じると考えられる。すなわち、トランジスタＱ２１のベース蓄積電荷に対する対策が施されていない従来構成では、指令信号ＳｃがＨレベルに変化してからトランジスタＱ２１がオフするまでの時間が長く、トランジスタＱ２０のオンひいてはＭＯＳＦＥＴＱ１１のオンが遅れ、ＭＯＳＦＥＴＱ１１からリアクトルＬ１１に流れる電流が減少する。
【００３８】
その結果、指令信号ＳｃがＨレベルからＬレベルに変化しても、リアクトルＬ１１、コンデンサＣ１２、ダイオードＤ１２を介した還流電流が流れにくくなり、電圧ＶＳの電圧が−ＶＦまで下がらない状態となる。この時、コンデンサＣ１２からリアクトルＬ１１、端子１４ｄ、ツェナーダイオードＤ１７（または抵抗Ｒ２２）、ダイオードＤ１６（または抵抗Ｒ２１）、トランジスタＱ２１のエミッタ・ベース間、抵抗Ｒ１９、トランジスタＱ１９を通して逆方向電流が流れ、出力線２２の電圧ＶＳは出力電圧Ｖｏにほぼ等しくなる。
【００３９】
この状態では、チャージポンプ回路１５のコンデンサＣ１１に十分な電荷が蓄積されず、再び指令信号ＳｃがＨレベルに変化しても昇圧電圧ＶＣが不足して、ますますＭＯＳＦＥＴＱ１１のオン駆動が不十分となる。ただし、出力電圧Ｖｏがさらに低下すると、ＭＯＳＦＥＴＱ１１のオフ時における電圧ＶＳも低下するので、コンデンサＣ１１の端子間電圧つまり昇圧電圧ＶＣが上昇し、ＭＯＳＦＥＴＱ１１は再び正常なオン動作を開始する。図３においてスイッチング動作が間欠的に正常に戻るのはこのためである。
【００４０】
このシミュレーション結果によって検証されるように、本実施形態の駆動回路１８は、ＭＯＳＦＥＴＱ１１をオフ駆動するトランジスタＱ２１のキャリア蓄積作用を低減するために抵抗Ｒ１９、Ｒ２０とダイオードＤ１５を設けたので、トランジスタＱ２１、Ｑ２２のターンオフおよびトランジスタＱ２０のターンオンを高速化でき、指令信号Ｓｃに従って従来よりも高速にＭＯＳＦＥＴＱ１１をオンオフ駆動することができる。これにより、指令信号ＳｃのＰＷＭ周波数を高めることができ、リアクトルＬ１１の小型化、ＭＯＳＦＥＴＱ１１、コンデンサＣ１１の小容量化が図れる。
【００４１】
ＭＯＳＦＥＴＱ１１のゲートラインに抵抗Ｒ２１を設けたので、ＭＯＳＦＥＴＱ１１のスイッチングに伴う寄生振動（オーバーシュート、アンダーシュート）を低減できる。また、この抵抗Ｒ２１にはダイオードＤ１６が並列接続されているので、トランジスタＱ２１がオンした状態でＭＯＳＦＥＴＱ１１のゲート容量に蓄積された電荷を低インピーダンスで急速に引き抜くことができる。
【００４２】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
抵抗Ｒ２０を省いた構成としてもよい。ただし、抵抗Ｒ２０を設けた方がトランジスタＱ２１のターンオフをより高速化できる。
ダイオードＤ１６を省いた構成としてもよい。ただし、ダイオードＤ１６を設けた方がＭＯＳＦＥＴＱ１１のターンオフをより高速化できる。また、寄生振動が小さい場合には抵抗Ｒ２１とダイオードＤ１６を省いた構成としてもよい。
【００４３】
トランジスタＱ２０に替えて抵抗を用いてもよい。ただし、トランジスタＱ２０の用いた方がＭＯＳＦＥＴＱ１１のターンオンをより高速化できる。
出力トランジスタはバイポーラトランジスタであってもよい。
トランジスタＱ２１に十分な電流駆動能力がある場合には、トランジスタＱ２２と抵抗Ｒ１８を省いてもよい。
駆動回路１８は、スイッチング電源のみならず種々の装置においてＭＯＳＦＥＴやバイポーラトランジスタの駆動に適用できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態を示す降圧形スイッチング電源の構成図
【図２】電圧ＶＢ、電圧ＶＳおよび出力電圧Ｖｏのシミュレーション波形図
【図３】従来構成における図２相当図
【図４】従来技術におけるＭＯＳＦＥＴの駆動回路を示す図
【符号の説明】
【００４５】
１８は駆動回路、２１は電源線（電源ライン）、２３は制御電圧出力回路、Ｑ１１はＭＯＳＦＥＴ（出力トランジスタ）、Ｑ２０はトランジスタ（オン電圧付与回路、オン駆動用トランジスタ）、Ｑ２１はトランジスタ（オフ駆動用トランジスタ）、Ｄ１５はダイオード（第１のダイオード）、Ｄ１６はダイオード（第２のダイオード）、Ｒ１９は抵抗（第１の抵抗）、Ｒ２０は抵抗（第２の抵抗）、Ｒ２１は抵抗（第３の抵抗）である。
【図１】
2007028278.tif 000003
【図２】
2007028278.tif 000004
【図３】
2007028278.tif 000005
【図４】
2007028278.tif 000006