(57)【要約】【課題】  昇圧回路で自ら生成した出力電圧を電源電圧とするレベルシフタ回路を使用して昇圧用のスイッチの制御クロック信号を生成する必要がなく、これによって電力効率を向上させることができる昇圧回路を提供する。【解決手段】  電圧入力端子と出力端子との間に直列に接続された電荷転送用のスイッチ素子（ＳＷ１，ＳＷ２）と、該スイッチ素子により転送された電荷を蓄積する蓄積容量（Ｃ１，Ｃ０）と、ブースト容量を有するチャージポンプ（１０）とを備えた昇圧回路において、チャージポンプの内部ノードの昇圧された電圧で電荷転送用のスイッチ素子をオン、オフさせる制御信号（Ｖｇ１，Ｖｇ２）を生成するようにした。【選択図】    図１
2007185061.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子と出力端子との間に直列に接続された複数の電荷転送用のスイッチ素子と、前記複数の電荷転送用のスイッチ素子の各接続ノードと定電位点との間にそれぞれ接続され転送されて来た電荷を蓄積する複数の蓄積容量と、複数のブースト容量を有するチャージポンプ回路とを備えた昇圧回路であって、
前記複数の蓄積容量のうち最終段の蓄積容量を除く蓄積容量および前記複数のブースト容量の一方の端子にはそれぞれクロック信号が印加され、前記クロック信号の変化により前記チャージポンプ回路の内部ノードに前記チャージポンプ回路の電圧入力端子の印加電圧が正もしくは負の方向に昇圧された電圧が発生され、該昇圧された電圧で前記電荷転送用のスイッチ素子をオン、オフさせる制御信号が生成されるように構成されていることを特徴とする昇圧回路。
【請求項２】
前記チャージポンプ回路は、前記電圧入力端子と所定のノードとの間に直列に接続された複数の電荷転送用のスイッチ素子と、該複数の電荷転送用のスイッチ素子の各接続ノードと前記クロック信号の入力端子との間にそれぞれ前記ブースト容量が接続され、前記ブースト容量の一方の端子にはそれぞれクロック信号が印加され、隣り合う接続ノードに接続された前記ブースト容量の端子に印加されるクロック信号は互いに逆相の関係になるように構成されていることを特徴とする請求項１に記載の昇圧回路。
【請求項３】
前記複数の蓄積容量は、前記複数の電荷転送用のスイッチ素子が形成された半導体チップの外部端子に接続された外付け素子であり、
前記複数のブースト容量は、前記半導体チップ内に形成された素子であることを特徴とする請求項１または２に記載の昇圧回路。
【請求項４】
前記チャージポンプ回路の内部ノードに生成された前記正もしくは負の方向に昇圧された電圧を電源電圧とする複数のインバータを備え、前記複数のインバータにより前記電荷転送用のスイッチ素子をオン、オフさせる制御信号が生成されるように構成されていることを特徴とする請求項１〜３のいずれかに記載の昇圧回路。
【請求項５】
前記電圧入力端子と前記所定のノードとの間に直列に接続された複数の整流用素子と、該複数の整流用素子の各接続ノードとクロック信号の入力端子との間にそれぞれ接続された複数のブースト容量とを有する第２のチャージポンプ回路をさらに有し、前記第２のチャージポンプ回路の内部ノードに生成された電圧が入力電圧として前記複数のインバータの対応するインバータの入力端子に印加されるように構成されていることを特徴とする請求項４に記載の昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源電圧を正もしくは負の方向に昇圧した電圧を発生する昇圧回路に関し、例えば液晶表示装置を駆動する液晶駆動用半導体集積回路に内蔵される昇圧回路に利用して有効な技術に関する。
【背景技術】
【０００２】
近年、携帯電話器やＰＤＡ（Personal Digital Assistants）などの携帯用電子機器の表示装置としては、一般に複数の表示画素が例えばマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられている。そして、機器内部には、この液晶パネルの表示制御を行なう半導体集積回路化された表示制御装置や液晶パネルを駆動するドライバ回路もしくはそのようなドライバ回路を内蔵した表示制御駆動装置（液晶コントローラドライバ）が搭載されている。
【０００３】
かかる半導体集積回路化された液晶コントローラドライバは５Ｖ以下の電圧で動作可能であるのに対し、液晶パネルの表示駆動には５〜４０Ｖのような駆動電圧を必要とするため、液晶コントローラドライバには電源電圧を昇圧して液晶パネルを駆動する電圧を発生する液晶駆動用電源回路が内蔵されていることが多い。
【０００４】
従来、液晶駆動用電源回路には、スイッチング素子と容量素子を組み合わせた昇圧回路が使用されている。かかる液晶駆動用電源回路に関する発明としては、例えば特許文献１に記載のものがある。
【特許文献１】特開２００２−３１３９２５号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記先願発明における電源回路は、外付けの容量素子を有する一括ブースト型の昇圧回路を用いており、各昇圧回路は昇圧動作において外付け容量の印加電圧を切り替えていくために、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるスイッチを備えている。このうち出力端子に接続されているスイッチをオン、オフさせるクロック信号ＣＬＫ，ＣＬＫＢは、図９に示すように、昇圧回路で自ら生成した出力電圧を電源電圧とするレベルシフト回路を使用して生成しないと開閉させることができない。
【０００６】
そのため、スイッチのサイズが大きい場合には、液晶パネルの負荷電流とは別に、スイッチのゲート容量を充放電する充放電電流を出力側から多く供給しなければならず、無駄な電流が多くなって電力効率が低下するとともに出力電圧の電位が下がる。さらに、出力電圧を使用して制御クロックを生成すると出力端子に接続されているスイッチのソース・ドレイン電圧と制御クロックのハイレベルが同一電位であるため、このスイッチにＮチャネル型ＭＯＳＦＥＴを使用することができない。
【０００７】
従って、出力端子に接続されるスイッチとしてはトランスコンダクタンスＧｍが小さいＰチャネル型ＭＯＳＦＥＴを使用する必要がある。そのため、特に大負荷電流時に該スイッチのオン抵抗が大きくなって出力インピーダンスを十分に小さくすることができず、出力電圧の電位降下が大きくなって、所望のレベルの昇圧電圧が得られなくなってしまうという問題点がある。
【０００８】
なお、前記先願発明に係る特許文献１の公報においては、複数の容量素子にそれぞれ電荷をプリチャージした後に、これらの容量素子を直列形態に接続することで一気に昇圧した電圧を得るようにした昇圧回路をチャージポンプと称している。本明細書においては、かかる昇圧方式の回路をスイッチドキャパシタ型昇圧回路と称する。
【０００９】
また、並列形態に設けられた複数の容量素子間に整流素子またはスイッチ素子を挿入して電荷の逆送を防止した状態で容量素子の反対側の端子を２相クロックで交互にたたいて電荷を後段の容量素子へ次々と転送することで段階的な昇圧を行なう昇圧回路をチャージポンプと称して、上記スイッチドキャパシタ型昇圧回路と区別する。また、本明細書においては、降圧タイプの回路すなわち負の電圧を発生するチャージポンプも昇圧回路と称する。
【００１０】
この発明の目的は、昇圧回路で自ら生成した出力電圧を電源電圧とするレベルシフト回路を使用して昇圧用のスイッチの制御クロック信号を生成する必要がなく、これによって電力効率を向上させることができる昇圧回路を提供することにある。
【００１１】
この発明の他の目的は、大負荷電流時における出力インピーダンスを小さくして、出力電圧の電位降下を少なくすることができる昇圧回路を提供することにある。
【００１２】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１４】
すなわち、電圧入力端子と出力端子との間に直列に接続された電荷転送用のスイッチ素子と、該スイッチ素子により転送された電荷を蓄積する蓄積容量と、ブースト容量を有するチャージポンプとを設け、チャージポンプの内部ノードの昇圧された電圧で電荷転送用のスイッチ素子をオン、オフさせる制御信号を生成するようにしたものである。
【００１５】
上記した手段によれば、昇圧回路で自ら生成した出力電圧を電源電圧とし昇圧用のスイッチの制御クロック信号を生成するレベルシフト回路が不要となるため、出力側から無駄な電流を取り出す必要がなくなって出力電圧の電位が下がるのを防止することができる。
【００１６】
また、電圧入力端子と出力端子との間に直列に接続された電荷転送用のスイッチ素子として、トランスコンダクタンスＧｍが大きいＮチャネル型ＭＯＳＦＥＴを用いることができるため、大負荷電流時にもスイッチのオン抵抗が小さくなって出力インピーダンスを小さくすることができ、出力電圧の電位が下がるのを防止することができる。
【００１７】
さらに、本来のチャージポンプとは別個にサブのチャージポンプを設け、該サブチャージポンプの内部ノードの昇圧された電圧を元にして電荷転送用のスイッチ素子をオン、オフさせる制御信号を生成し、本来のチャージポンプとサブチャージポンプはそれぞれ別個のクロック信号で動作させるようにする。そして、チャージポンプを動作させる対を成す逆相のクロックは互いにハイレベルの期間が重ならないようなタイミングで変化するように生成する。これにより、出力端子から入力端子へ向かって流れる電流の逆流を防止することができる。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１９】
すなわち、本発明に従うと、昇圧回路で自ら生成した出力電圧を電源電圧とするレベルシフト回路を使用して昇圧用のスイッチの制御クロック信号を生成する必要がなく、これによって電力効率を向上させることができる昇圧回路を実現することができる。
【００２０】
また、本発明に従うと、大負荷電流時における出力インピーダンスを小さくして、出力電圧の電位降下を少なくすることができる昇圧回路を実現できるという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、この発明の好適な実施の形態を図面に基づいて説明する。
【００２２】
図１は、液晶パネルのソース線を駆動する液晶ドライバなどに好適な昇圧回路の実施例を示す。この実施例の昇圧回路は、電源電圧Ｖｃｃが印加される入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続された電荷転送用のスイッチ素子としてのＮチャネルＭＯＳＦＥＴ  ＳＷ１，ＳＷ２と、電荷を転送するための蓄積容量Ｃ１と転送された電荷を蓄積する蓄積容量Ｃ０と、電荷転送用のＭＯＳＦＥＴ  ＳＷ１，ＳＷ２をオン、オフ動作させるようにレベルシフトされたゲート制御信号を生成するチャージポンプ回路１０とを備える。
【００２３】
上記チャージポンプ回路１０は、直列に接続された電荷転送用のスイッチ素子としてのＮチャネルＭＯＳＦＥＴ  ＳＷ１１〜ＳＷ１４と、第１クロック入力端子ＣＩＮ１と上記電荷転送用のＭＯＳＦＥＴ  ＳＷ１，ＳＷ２の接続ノードＮ１１との間に接続された蓄積兼ブースト容量Ｃ１を備える。また、第２クロック入力端子ＣＩＮ２と上記電荷転送用のＭＯＳＦＥＴ  ＳＷ１２，ＳＷ１３の接続ノードＮ１２との間に接続されたブースト容量Ｃｂ２と、第１クロック入力端子ＣＩＮ１とＳＷ１３，ＳＷ１４の接続ノードＮ１３との間に接続されたブースト容量Ｃｂ３と、第２クロック入力端子ＣＩＮ２とＳＷ１４のドレイン端子であるノードＮ１４との間に接続されたブースト容量Ｃｂ４を備える。
【００２４】
さらに、チャージポンプ回路１０は、ＭＯＳＦＥＴ  ＳＷ１とＳＷ１１のゲート制御信号を生成するインバータ１１と、ＭＯＳＦＥＴ  ＳＷ２とＳＷ１２のゲート制御信号を生成するインバータ１２と、ＭＯＳＦＥＴ  ＳＷ１３のゲート制御信号を生成するインバータ１３を備える。このうち、インバータ１１は、入力電圧Ｖｃｃと容量Ｃｂ２の充電電圧を電源電圧とし、容量Ｃ１の充電電圧を入力とする。また、インバータ１２は、容量Ｃ１の充電電圧と容量Ｃｂ３の充電電圧を電源電圧とし、容量Ｃｂ２の充電電圧を入力とする。インバータ１３は、容量Ｃｂ２の充電電圧と容量Ｃｂ４の充電電圧を電源電圧とし、容量Ｃｂ３の充電電圧を入力とする。
【００２５】
特に制限されるものでないが、外部端子である上記出力端子ＯＵＴに接続される蓄積容量Ｃ０とブースト兼蓄積容量Ｃ１には、半導体チップ上に形成されたオンチップの素子ではなく外付け容量が用いられる。 
【００２６】
ブースト容量Ｃｂ２〜Ｃｂ４は、電荷転送用スイッチＭＯＳＦＥＴのゲート容量を充電できればよいので、蓄積容量Ｃ０やＣ１よりもさらに小さな容量の素子とすることができる。従って、ブースト容量Ｃｂ２〜Ｃｂ４には、ＭＯＳＦＥＴ  ＳＷ１〜ＳＷ１４と共に半導体チップ上に形成されたオンチップの素子が用いられる。図１の実施例では、ＭＯＳＦＥＴ  ＳＷ１と並列にＳＷ１１を設けているが、ＳＷ１１は省略するようにしても良い（図２参考）。
【００２７】
図３には、第１クロック入力端子ＣＩＮ１に入力されるクロックＣＬＫと、第２クロック入力端子ＣＩＮ２に入力されるクロックＣＬＫＢ、およびＭＯＳＦＥＴ  ＳＷ１とＳＷ２のゲート制御信号であるインバータ１１，１２の出力波形Ｖｇ１、Ｖｇ２が示されている。図３に示されているように、クロックＣＬＫ，ＣＬＫＢの振幅は０〜Ｖｃｃであり、このクロックが入力されることにより、電荷転送用のＭＯＳＦＥＴ  ＳＷ１１〜ＳＷ１４が１つおきに交互にオン、オフされて正の電荷が容量Ｃ１→Ｃｂ２→Ｃｂ３→Ｃｂ４の順に転送され、ノードＮ１１〜Ｎ１４の電位が上昇される。
【００２８】
そして、これらの電位によってインバータ１１〜１３が動作することによって、ＭＯＳＦＥＴ  ＳＷ１のゲート制御信号Ｖｇ１はＶｃｃ〜２Ｖｃｃの振幅で変化し、ＭＯＳＦＥＴ  ＳＷ２のゲート制御信号Ｖｇ２はＶｃｃ〜３Ｖｃｃの振幅でＶｇ１と逆相で変化する。その結果、ＭＯＳＦＥＴ  ＳＷ１とＳＷ２が交互にオン、オフされるとともに、ＳＷ２のオンと同時に容量Ｃ１によってノードＮ１１の電位がブーストされ、容量Ｃ１の電荷が容量Ｃ０に転送されて出力電圧Ｖｏｕｔが２Ｖｃｃに上昇される。
【００２９】
上記のように本実施例の昇圧回路では、各スイッチＭＯＳＦＥＴにはチャージポンプ回路１０の内部ノードで生成された電圧を振幅とするクロック信号がゲート制御信号として入力されるため、従来回路のようにスイッチの開閉のために昇圧回路で自ら生成した出力電圧を電源電圧とするレベルシフタ回路を使用する必要がない。そのため、ゲートの充放電電流を出力側から供給する必要がなくなり、ゲートの充放電電流を出力側から供給することによる出力電圧Ｖｏｕｔの低下がない。また、電荷転送用スイッチとしてＧｍの大きなＮチャネルＭＯＳＦＥＴを使用できるため、従来回路に比べて低出力インピーダンス化、小サイズ化が図れるという利点がある。
【００３０】
図２には、本発明を適用した負昇圧回路（−１倍反転回路）の実施例が示されている。この実施例の負昇圧回路は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続された電荷転送用のスイッチ素子としてのＮチャネルＭＯＳＦＥＴ  ＳＷ２１，ＳＷ２２と、電荷を転送するための蓄積容量Ｃ１と転送された電荷を蓄積する蓄積容量Ｃ０と、電荷転送用のＭＯＳＦＥＴ  ＳＷ２１，ＳＷ２２をオン、オフ動作させるようにレベルシフトされたゲート制御信号を生成するチャージポンプ回路１０とを備える。電圧入力端子ＩＮには接地電位ＧＮＤが印加される。
【００３１】
チャージポンプ回路１０は、電荷転送用のスイッチ素子としてのＮチャネルＭＯＳＦＥＴ  ＳＷ１１と、第１クロック入力端子ＣＩＮ１と上記電荷転送用のＭＯＳＦＥＴ  ＳＷ２１とＳＷ２２との接続ノードＮ１１との間に接続されたブースト兼蓄積容量Ｃ１と、第２クロック入力端子ＣＩＮ２と上記電荷転送用のＭＯＳＦＥＴ  ＳＷ１１のドレイン端子であるノードＮ１２との間に接続されたブースト容量Ｃｂ２を備える。
【００３２】
また、チャージポンプ回路１０は、ＭＯＳＦＥＴ  ＳＷ２１のゲート制御信号Ｖｇ１を生成するインバータ１１と、ＭＯＳＦＥＴ  ＳＷ２２とＳＷ１１のゲート制御信号を生成するインバータ１２を備える。このうち、インバータ１１は、電源電圧Ｖｃｃと容量Ｃ１の充電電圧を電源電圧とし、クロックＣＬＫＢを入力とする。また、インバータ１２は、入力電圧である接地電位ＧＮＤと容量Ｃｂ２の充電電圧を電源電圧とし、容量Ｃ１の充電電圧を入力とする。なお、図１の実施例と同様に、ＭＯＳＦＥＴ  ＳＷ２１と並列にＭＯＳＦＥＴを設けてＳＷ２１と同一の信号（インバータ１１の出力）でオン、オフさせるように構成しても良い。
【００３３】
第１クロック入力端子ＣＩＮ１と第２クロック入力端子ＣＩＮ２にクロックＣＬＫ，ＣＬＫＢがそれぞれ入力されると、ＭＯＳＦＥＴ  ＳＷ２１とＳＷ２２およびＳＷ２１とＳＷ１１とが交互にオン、オフされて入力端子ＩＮから負の電荷が容量Ｃ１→Ｃｂ２へ転送され、ノードＮ１２の電位が下がる。そして、これらの内部ノードの電位によってインバータ１１，１２が動作することによって、ＭＯＳＦＥＴ  ＳＷ２１のゲート制御信号Ｖｇ１はＶｃｃ〜−Ｖｃｃの振幅で変化し、ＭＯＳＦＥＴ  ＳＷ２２のゲート制御信号Ｖｇ２はＧＮＤ〜−Ｖｃｃの振幅でＶｇ１と逆相で変化する。
【００３４】
その結果、ＭＯＳＦＥＴ  ＳＷ２１とＳＷ２２が交互にオン、オフされるとともに、ＳＷ２２のオンと同時に容量Ｃ１によってノードＮ１１の電位がブーストされ、容量Ｃ１の負電荷が容量Ｃ０に転送されて出力電圧Ｖｏｕｔが−Ｖｃｃに降下される。このように本実施例の負昇圧回路においても、各スイッチＭＯＳＦＥＴにはチャージポンプ回路１０の内部ノードに生成された電圧を振幅とするクロック信号がゲート信号として入力されるため、第１の実施例と同様な効果が得られる。
【００３５】
図４には、本発明を適用した昇圧回路の第２の実施例が示されている。図１の実施例の回路においては、電荷転送用スイッチＭＯＳＦＥＴ  ＳＷ１，ＳＷ２をオン、オフするゲート制御信号Ｖｇ１，Ｖｇ２とソース信号のタイミングがずれると、電圧の高い出力端子側から入力端子側へ電流が逆流するおそれがある。チャージポンプ回路１０のスイッチＭＯＳＦＥＴ  ＳＷ１１〜ＳＷ１４も同様である。
【００３６】
第２の実施例の昇圧回路は、このような電流の逆流を防止するための工夫をしたものである。具体的には、チャージポンプ回路１０のスイッチＭＯＳＦＥＴ  ＳＷ１１〜ＳＷ１４と並列に、入力端子ＩＮとＳＷ１４のドレイン(またはソース)端子であるノードＮ１４との間にゲートとドレインが結合されたダイオード接続のＭＯＳＦＥＴ  Ｑ１〜Ｑ４を直列に接続する。これとともに、Ｑ１〜Ｑ４の各接続ノードＮ２１〜Ｎ２４をブーストするための容量Ｃｂ１１〜Ｃｂ１４とＱ１〜Ｑ４とから構成されるレプリカチャージポンプ回路２０を設けてある。
【００３７】
そして、これらのブースト容量Ｃｂ１１〜Ｃｂ１４の端子に、例えば図５に示すように、互いにハイレベル期間が重ならないように形成された逆相関係のクロックＣＬＫ１，ＣＬＫ２を１つおきに印加し、これらのクロックでブースト容量Ｃｂ１１〜Ｃｂ１４を交互にたたいてノードＮ２１〜Ｎ２４の電位をブーストする。このノードＮ２１〜Ｎ２３の電位をそれぞれインバータ１１〜１３に入力電圧として与えている。
【００３８】
一方、チャージポンプ回路１０の各ノードＮ１１〜Ｎ１４に接続されたブースト容量Ｃ１とＣｂ２〜Ｃｂ４には、互いにハイレベル期間が重ならないように形成された逆相関係のクロックＣＬＫ３，ＣＬＫ４が１つおきに印加されるようにしてある。なお、クロックＣＬＫ３はＣＬＫ１と逆相、クロックＣＬＫ４はＣＬＫ２と逆相である。本実施例の昇圧回路は、電荷転送用スイッチＭＯＳＦＥＴのゲート制御信号とソース信号のタイミングのずれによる電荷転送時における電流の逆流を防止することができるため、電力効率を向上させることができるという利点がある。
【００３９】
図６には、本発明を適用した負昇圧回路の第２の実施例が示されている。この実施例は、図２の実施例の負昇圧回路において、電荷転送用スイッチの電荷転送時における電流逆流を防止するため、ダイオード接続のＭＯＳＦＥＴ  Ｑ１，Ｑ２とブースト容量Ｃｂ１１を設け、Ｑ１とＱ２の接続ノードＮ２１の電位をインバータ１２の入力としたものである。本実施例の負昇圧回路は、例えば図５に示されている互いにハイレベル期間が重ならないように形成された逆相関係のクロックＣＬＫ１，ＣＬＫ２とＣＬＫ３，ＣＬＫ４によって昇圧回路が動作するように構成することにより、電荷転送用スイッチの電荷転送時における電流の逆流を防止し電力効率を高めることができる。
【００４０】
図７には、本発明を適用した昇圧回路の第３の実施例が示されている。この実施例の昇圧回路は、直列形態に接続される電荷転送用スイッチＭＯＳＦＥＴの数を多くして、より高い昇圧電圧を発生できるようにしたものである。
【００４１】
図８には、本発明を適用した負昇圧回路の第３の実施例が示されている。この実施例の負昇圧回路は、電荷転送用スイッチＭＯＳＦＥＴの直列接続の数を多くして、より低い電圧を発生できるようにしたものである。この実施例では、電荷転送用スイッチＭＯＳＦＥＴ  ＳＷ１〜ＳＷ４とチャージポンプを構成するダイオード接続のＭＯＳＦＥＴ  Ｑ０〜Ｑ６として、ＰチャネルＭＯＳＦＥＴが用いられている。
【００４２】
図７および図８の実施例においても、レプリカチャージポンプ回路２０を設けているため、互いにハイレベル期間が重ならないように形成された逆相関係のクロックＣＬＫ１，ＣＬＫ２とＣＬＫ３，ＣＬＫ４によって昇圧回路が動作するように構成することにより、電荷転送用スイッチの電荷転送時における電流の逆流を防止し電力効率を高めることができる。
【００４３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図４や図６〜図８の実施例では、レプリカチャージポンプ回路にダイオード接続のＭＯＳＦＥＴ  Ｑ０〜Ｑ６を用いているが、ＰＮ接合ダイオードを用いても良い。
【００４４】
また、実施例では、蓄積容量Ｃ０やブースト兼蓄積容量Ｃ１として外付け容量を使用するとしたが、これらの素子をオンチップの素子で構成することも可能な場合もある。
【産業上の利用可能性】
【００４５】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である液晶パネルを駆動する液晶ドライバに供給される正の高電圧や負の電圧を発生する昇圧回路に適用した場合について説明した。この発明はそれに限定されるものでなく、例えばＥＰＲＯＭのような不揮発性メモリにおいて電源電圧よりも高い書込み電圧や消去電圧を発生する回路など、半導体集積回路に内蔵される昇圧回路に広く利用することができる。
【図面の簡単な説明】
【００４６】
【図１】図１は、本発明を適用した昇圧回路の第１の実施例を示す回路図である。
【図２】図２は、本発明を適用した負昇圧回路の第１の実施例を示す回路図である。
【図３】図３は、図１の実施例の昇圧回路のクロックおよび各ノードの電圧波形を示す波形図である。
【図４】図４は、本発明を適用した昇圧回路の第２の実施例を示す回路図である。
【図５】図５は、図４の実施例の昇圧回路に用いられるクロックの波形を示す波形図である。
【図６】図６は、本発明を適用した負昇圧回路の第２の実施例を示す回路図である。
【図７】図７は、本発明を適用した昇圧回路の第３の実施例を示す回路図である。
【図８】図８は、本発明を適用した負昇圧回路の第３の実施例を示す回路図である。
【図９】図９は、従来の液晶ドライバ用昇圧回路の構成例を示す回路図である。
【符号の説明】
【００４７】
ＳＷ１，ＳＷ２  電荷転送用スイッチＭＯＳＦＥＴ
Ｃ０，Ｃ１  蓄積容量（外付け容量）
Ｃｂ２〜Ｃｂ４  ブースト容量
１０  チャージポンプ
２０  レプリカチャージポンプ
【図１】
2007185061.tif 000003
【図２】
2007185061.tif 000004
【図３】
2007185061.tif 000005
【図４】
2007185061.tif 000006
【図５】
2007185061.tif 000007
【図６】
2007185061.tif 000008
【図７】
2007185061.tif 000009
【図８】
2007185061.tif 000010
【図９】
2007185061.tif 000011