(57)【要約】【課題】  コンテキスト適応的なバイナリ算術的復号装置及び方法を提供すること。【解決手段】  第１の回路と第２の回路とを含む装置である。第１の回路は、バイナリ信号の上の１又は複数のビンの復号に応答してビデオ信号とマクロブロック・データとを提供するように構成されている。第２の回路は、並行して（i）ビットストリーム信号と初期コンテキスト情報とに応答して前記バイナリ信号を生成し（ii）以後のコンテキスト情報を計算する。【選択図】  図１
2007202142.tif 000002
【特許請求の範囲】
【請求項１】
バイナリ信号の上の１又は複数のビンの復号に応答してビデオ信号とマクロブロック・データとを提供する第１の回路と、
平行して（i）ビットストリーム信号と初期コンテキスト情報とに応答して前記バイナリ信号を生成し（ii）以後のコンテキスト情報を計算する第２の回路と、
を含むことを特徴とする装置。
【請求項２】
請求項１記載の装置において、前記第２の回路は前記コンテキスト情報を算術的に復号する算術デコーダを含むことを特徴とする装置。
【請求項３】
請求項２記載の装置において、前記第２の回路は、前記第１の回路において現在復号されているビンの値が第１の所定の値であると仮定することによって第１のコンテキスト情報を計算する第１のコンテキスト決定回路を含むことを特徴とする装置。
【請求項４】
請求項３記載の装置において、前記第２の回路は、前記第１の回路において現在復号されているビンの値が第２の所定の値であると仮定することによって第２のコンテキスト情報を計算する第２のコンテキスト決定回路を含むことを特徴とする装置。
【請求項５】
請求項４記載の装置において、前記第２の回路は、（i）前記第１の回路において現在復号されているビンが前記第１の所定の値である場合には前記第１のコンテキスト情報を選択し（ii）前記第１の回路において現在復号されているビンが前記第２の所定の値である場合には前記第２のコンテキスト情報を選択するマルチプレクサを含むことを特徴とする装置。
【請求項６】
請求項５記載の装置において、前記第２の回路は現在のマクロブロックのデータを前記第１のコンテキスト決定回路と前記第２のコンテキスト決定回路とに提供するビン・ステートマシンを含むことを特徴とする装置。
【請求項７】
請求項６記載の装置において、前記ビン・ステートマシンは、（i）前記１又は複数のビンのＨ．２６４ビン・グラマをパージングし、（ii）前記Ｈ．２６４ビン・グラマからのシンタクス要素を決定して前記決定されたシンタクス要素の中のビン・インデクス位置を決定し、（iii）前記第１のコンテキスト情報と前記第２のコンテキスト情報とを計算するのに必要なシンタクス要素を前置復号することを特徴とする装置。
【請求項８】
請求項２記載の装置において、前記第２の回路は、現在の隣接するマクロブロックのデータに応答して左側の隣接するマクロブロックのデータを生成する１又は複数のレジスタを含むことを特徴とする装置。
【請求項９】
請求項８記載の装置において、前記第２の回路は、現在の隣接するマクロブロックの前記データに応答して上側の隣接するマクロブロックのためのデータを生成する同期式ダイナミック・アクセス・メモリを含むことを特徴とする装置。
【請求項１０】
請求項９記載の装置において、前記第１の回路は、（i）前記バイナリ信号の上の前記１又は複数のビンを復号し（ii）前記ビデオ信号と前記マクロブロック・データとを生成するデコーダを含むことを特徴とする装置。
【請求項１１】
請求項１記載の装置において、前記ビットストリーム信号は高精度ビットストリームを含むことを特徴とする装置。
【請求項１２】
バイナリ信号の上の１又は複数のビン（bins）の復号に応答してビデオ信号とマクロブロック・データとを提供する手段と、
ビットストリーム信号と前記マクロブロック・データとに応答して前記バイナリ信号を生成する手段と、
コンテキスト情報を算術的に復号するのと並行してマクロブロックのための以後のコンテキスト情報を計算する手段と、
を含むことを特徴とする装置。
【請求項１３】
コンテキスト適応的なバイナリ算術的な復号方法であって、
（Ａ）バイナリ信号の上の１又は複数のビンの復号に応答してビデオ信号とマクロブロック・データとを提供するステップと、
（Ｂ）ビットストリーム信号と前記マクロブロック・データとに応答して前記バイナリ信号を生成するステップと、
（Ｃ）マクロブロックのための以後のコンテキスト情報を計算するステップと、
（Ｄ）ステップ（Ｃ）を同時に実行している間にコンテキスト情報を算術的に復号するステップと、
を含むことを特徴とする方法。
【請求項１４】
請求項１３記載の方法において、ステップ（Ｃ）は、
現在復号されているビンの値に基づいて前記コンテキスト情報を計算するステップを更に含むことを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、
現在復号されているビンの値が第１の所定の値であると仮定することによって第１のコンテキスト情報を計算するステップを更に含むことを特徴とする方法。
【請求項１６】
請求項１５記載の方法において、
現在復号されているビンの値が第２の所定の値であると仮定することによって第２のコンテキスト情報を計算するステップを更に含むことを特徴とする方法。
【請求項１７】
請求項１６記載の方法において、
（i）現在復号されているビンが前記第１の所定の値である場合には前記第１のコンテキスト情報を選択し（ii）現在復号されているビンが前記第２の所定の値である場合には前記第２のコンテキスト情報を選択するステップを更に含むことを特徴とする方法。
【請求項１８】
請求項１７記載の方法において、
現在のマクロブロックのデータを提供するステップを更に含むことを特徴とする方法。
【請求項１９】
請求項１８記載の方法において、
前記１又は複数のビンのＨ．２６４ビン・グラマをパージングするステップと、
前記Ｈ．２６４ビン・グラマからのシンタクス要素を決定し、前記決定されたシンタクス要素の中のビン・インデクス位置を決定するステップと、
前記第１のコンテキスト情報と前記第２のコンテキスト情報とを計算するのに必要なシンタクス要素を前置復号するステップと、
を更に含むことを特徴とする方法。
【請求項２０】
請求項１９記載の方法において、
左側及び上側の隣接するマクロブロックのデータを記憶するステップと、
現在の隣接するマクロブロックに応答して前記左側及び上側の隣接するマクロブロックのデータを提供するステップと、
を更に含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル画像（ビデオ）に関するものであり、更に詳しくは、高画質画像のためのコンテキスト適応的なバイナリ算術復号を実装する方法及び／又は装置に関する。
【背景技術】
【０００２】
従来型のＨ．２６４ビデオ・コデック・システムは、そのメイン・プロファイルの一部として、コンテキスト適応的なバイナリ（２進）算術符号化（context adaptive binary arithmetic-coding）プロセスを含む（以下、これをＣＡＢＡＣプロセスと称する）。ＣＡＢＡＣプロセスは、符号化されたビットストリームからのバイナリ情報ビット（すなわち、ビン（bin））を復号するのにコンテキスト（又は、コンテキスト・モデル）と先行する算術的復号動作の結果との両方を必要とするシリアルなプロセスを用いる。標準的に定義された算術的な復号動作は、面倒であり時間のかかる動作である。コンテキストを決定する間に、現在の又は隣接するマクロブロックのいずれかの中の（又は、隣接するマクロブロックから現在のマクロブロックへの）先に復号されたシンタクス要素から、隣接する情報（上側と左側の両方）が必要となる。コンテキストの決定と算術的復号とには著しく大量の計算を要するから、リアルタイムの高画質（ＨＤ）ビデオ復号の目的を達成するのは困難である。Ｈ．２６４メイン又はハイ・プロファイル・デコーダは、Ｈ．２６４規格のプロトコルとしては、リアルタイムの高画質ソースのビデオ復号を行う際に困難に直面する傾向にある。
【０００３】
Ｈ．２６４規格（すなわち、JVT-050 Ｈ．２６４/AVC standard, JVT-050 or more recently: ITU-T Rec Ｈ．２６４ I ISO | IEC 14496-10 and all amendments, Current Revisions Ｈ．２６４(E)）は、算術的復号のシリアルな実行と完全なシンタクス要素復号とを用いる。更に、前のマクロブロックの完全な復号が実行され、マクロブロック隣接コンテキスト情報が提供される。マクロブロック隣接コンテキスト情報を提供することによって、（i）先行するマクロブロックの最後のビンの復号と（ii）現在のマクロブロックの最初のビンの復号との間の期間が長くなる。従来型の方法では、ＣＡＢＡＣの復号速度が、シリアルな実装によってサポートされる速度に制限される。特に、従来型の方法では、より低いプロファイルをサポートし、及び／又は、これらの制限をプロプライエタリなフレームワークの中に強制することにより、ＣＡＢＡＣの復号速度が制限される。
【０００４】
コンテキストの計算と算術的な復号動作とを並行して実行する方法及び／又は装置を提供することが望まれている。
【発明の開示】
【０００５】
本発明は、第１の回路と第２の回路とを含む装置に関する。第１の回路は、バイナリ信号の上の１又は複数のビン（bins）の復号に応答してビデオ信号とマクロブロック・データとを提供するように構成される。第２の回路は、並行して、（i）ビットストリーム信号と初期コンテキスト情報とに応答して前記バイナリ信号を生成し、（ii）以後のコンテキスト情報を計算するように構成される。
【０００６】
本発明の目的、特徴及び効果には、コンテキスト適応的なバイナリ算術的復号を提供することが含まれる。このコンテキスト適応的バイナリ算術復号は、（i）算術的復号と並行してコンテキストの計算を実行し、（ii）ステートマシンを用いてシンタクス要素の部分的な復号を実行することによって、コンテキストの計算に必要なデータへのより迅速なアクセスを提供し、（iii）あらかじめ計算された可能な結果に対する以後のコンテキストを提供し、（iv）算術的復号がマルチプレクサを用いていつビン値を決定するかを選択し、（v）算術的復号と次のコンテキスト計算とを並行させることに起因する高速化を達成し、（vi）隣接コンテキスト情報のための先行するマクロブロックの完全な復号を必要としないで高速化を達成し、（vii）与えられているＶＬＳＩ技術に対してサポート可能であるより高速なＣＡＢＡＣ復号速度を提供し、及び／又は（viii）与えられたＶＳＬＩ技術によってサポートされた最大の復号速度で動作する。
【発明を実施するための最良の形態】
【０００７】
本発明の上述した及びそれ以外の目的、特徴及び効果は、以下の詳細な説明を添付の図面を参照して読むことによって明らかになる。
図１を参照すると、本発明の好適実施例によるシステム１００のブロック図が示されている。システム１００は、広くは、ブロック（回路）１０２とブロック（回路）１０４とを含む。回路１０２は、広くは、コンテキスト適応的なバイナリ算術復号（ＣＡＢＡＣ）デコーダを含む。回路１０４は、広くは、ＣＡＢＡＣ復号部分を含まないデコーダを有する。ＣＡＢＡＣデコーダ１０２は、信号（例えば、BITSTREAM）を受け取る入力１０６と信号（例えば、NEIGHBOR_MB_DATA）を受け取る入力１１４とを有する。ＣＡＢＡＣデコーダ１０２は、信号（例えば、BINS）を提供する出力１０８を有する。デコーダ１０４は、信号BINSを受け取る入力１１０を有する。デコーダ１０４は、信号（例えば、VIDEO）を提供する出力１１２と信号NEIGHBOR_MB_DATAを提供する出力１１３とを有する。
【０００８】
システム１００は、メイン又はハイ・プロファイルをサポートする。ある例では、デコーダ１０２は、Ｈ．２６４デコーダである。システム１００はメイン又はハイのいずれかのプロファイルをサポートするから、デコーダ１０２はＣＡＢＡＣをサポートする。ＣＡＢＡＣデコーダ１０２は、コンテキスト情報を決定し、デコーダ１０４が信号BINSの上のそれぞれのビン（すなわち、バイナリ情報ビット）を復号する前に（整数を用いて）ビンを復号する。コンテキスト情報は、時間的に先行する及び／又は空間的に隣接するデータから導かれる。コンテキスト情報は、（i）現在のマクロブロック・データの中で、（ii）隣接するマクロブロック・データとして、（現在のマクロブロックの左側及び上側のマクロブロックから）復号される。Ｈ．２６４規格によって定義されているように、隣接するマクロブロック・データは、（i）１ｘマクロブロックの入手可能性（バイナリ）と、（ii）１ｘマクロブロックのタイプと４ｘサブ・マクロブロックのタイプ（整数）と、（iii）フィールド又はフレームとして符号化された１ｘマクロブロック（バイナリ）と、（iv）４ｘ基準インデクス（ref_idx）（整数）と、（v）８ｘ動きベクトル差分（ＭＶＤ）（整数）と、（vi）ブロック非ゼロ係数の４ｘカウント（整数）と、（vii）１ｘ符号化されたブロック・麺麭（ＣＢＰ）（整数）と、（viii）１ｘTrans_form_size_8x8_flag（バイナリ）と、（ix）１ｘIntra_chroma_pred_mode（整数）とを含む。
【０００９】
ＣＡＢＡＣデコーダ１０２は、（i）信号の上の隣接マクロブロック・データNEIGHBOR_MB_DATAと（ii）信号上の算術的に復号するビットストリーム・データBITSTREAMとに応答して、ビンを生成する。デコーダ１０４は、このビンを復号して、（i）信号の復号されたビデオ・シーケンスと（ii）ＣＡＢＡＣ復号のための隣接マクロブロック・データとを生成する。
【００１０】
図２を参照すると、ＣＡＢＡＣデコーダ１０２の詳細な図が示されている。ＣＡＢＡＣデコーダ１０２は、一般に、ブロック（又は、回路）１２０と、ブロック（又は、回路）１２２と、ブロック（又は、回路）１２４と、ブロック（又は、回路）１２６と、ブロック（又は、回路）１２８と、を含む。回路１２０は、コンテキスト決定回路として実装される。回路１２２は、ビン・ステートマシンとして実装される。回路１２４は、コンテキスト決定回路として実装される。回路１２６はマルチプレクサとして実装される。ブロック１２８は、算術デコーダとして実装される。算術デコーダ１２８は、Ｈ．２６４算術デコーダとして実装される。
【００１１】
コンテキスト決定回路１２０は、信号（例えば、CURRENT_MB_DATA）を受け取る入力１３０と、信号NEIGHBOR_MB_DATAを受け取る入力１３１と、信号（例えば、CTX_IF0）を提供する出力１３２とを有する。ビン・ステートマシン１２２は、信号BINSを受け取る入力１３８を有する。ビン・ステートマシン１２２は、信号CURRENT_MB_DATAを提供する出力１３４と、信号CURRENT_MB_DATAを提供する出力１３６とを有する。コンテキスト決定回路１２４は、信号CURRENT_MB_DATAを受け取る入力１４０と、信号NEIGHBOR_MB_DATAを受け取る入力１４１と、信号（例えば、CTX_IF1）を提供する出力１４２とを有する。マルチプレクサ１２６は、信号CTX_IF0を受け取る入力出力１４４と、信号CTX_IF1を受け取る入力１４６と、信号BINSを受け取る入力１４8とを有する。マルチプレクサ１２６は、信号（例えば、CTX）を提供する出力１５０を有する。算術デコーダ１２８は、信号CTXを受け取る入力１５２と、信号BITSTREAMを受け取る入力１５４とを有する。算術デコーダ１２８は、信号CTX上のコンテキスト情報と信号BITSTREAM上の符号化されたビットストリーム・データとに応答して、バイナリ記号（又は、ビン）を生成する。一般に、コンテキスト情報は、それぞれの出力ビンを生じるのに必要とされる。
【００１２】
ビン・ステートマシン１２２は、有限ステートマシンとして実装することができる。ビン・ステートマシン１２２は、Ｈ．２６４規格に定められているように、ビンのＨ．２６４ビン・グラマをパージングする。ビンのシンタクスに従うことにより、ビン・ステートマシン１２２は、Ｈ．２６４ビン・グラマからのシンタクス要素を決定し、そのシンタクス要素の中のビット・インデクス（位置）を決定する。Ｈ．２６４ビン・グラマの中にありステートマシン１２２によってパージングされたシンタクス要素は、次を含む。
【００１３】
（i）Mb_type, Mb_skip_flag, Sub_mb_type, Mvd, Ref_idx, Mb_gp_delta, Intra_chroma_pred_mode;
（ii）Prev_intra4x4_pred_mode_flag, Prev_intra8x8_pred_mode_flag, Rem_intra4x4_pred_mode, Rem_intra8x8_pred_mode;
（iii）Mb_field_decoding_flag, Coded_block_pattern, Coded_block_flag, Significant_coeff_flag,
Last_significant_coeff_flag;
（iv）Coeff_abs_level_minusl, Coeff_sign_flag, End_of_slice_flag, Transform_size_8x8_flag.
Ｈ．２６４ビン・グラマの中にありステートマシン１２２によってパージングされたシンタクス要素は、一般的にＨ．２６４規格に定められている。Ｈ．２６４規格についてはここでは述べないが、その関係する部分は援用されているものとする。シンタクス要素をパージングする間、ビン・ステートマシン１２２は、更に、マクロブロック・コンテキストの計算の中で必要とされるシンタクス要素を予め復号する。ビン・ステートマシン１２２は、そのようなシンタクス要素を予め復号するステートマシン・ロジックを含む。コンテキストの計算に用いられる現在のマクロブロック隣接データには、次が含まれる。
【００１４】
１）マクロブロックのタイプ（例えば、マクロブロックを復号するのに用いられる特定のイントラ又はインタ予測モード）
２）サブ・マクロブロックのタイプ（例えば、８ｘ８のインタ予測の場合には、マクロブロックは４つの領域に分割され、それぞれの領域は予測モードを含む）
３）参照インデクス（ref_idx）（例えば、インタ予測のための参照フレームへのポインタ）
４）動きベクトルの差分（MVD）（例えば、インタ・マクロブロックに対する予測された動きベクトルと実際の動きベクトルとの間の差分）
５）残存データ（例えば、（i）４ｘ４係数ブロックの中の非ゼロ輝度又は彩度係数の数、（ii）マクロブロック４ｘ４ブロックの中の非ゼロ係数の数、（iii）chroma_u_v）
６）符号化されたブロック・パターン（CBP）（係数データの存在に関する８ｘ８レベルの指示）
７）シンタクス要素のパージング添字（サフィックス）部分（又は、suffix）（例えば、プレフィクス及びサフィックスで構成される係数であり、サフィックスは大きな係数に対してだけ用いられる）、
８）BinIdx（例えば、与えられたシンタクス要素の中での現在のビンのインデクス）、
９）現在のマクロブロック区分（例えば、マクロブロックの中での現在の位置のインデクス）、
１０）CompIdx（ｘ方向及びｙ方向のMVD成分)、
１１）CtxBlockCat（例えば、係数ブロックの復号化されたタイプ（Luma, Luma DC, Luma AC, Chroma AC, Chroma DC））、
１２）ScanningPos（例えば、係数ブロックの中の係数インデクス）、
１３）Top_mb_in_pair（例えば、１対のMBAFFスライスの中の一番上のマクロブロックを指示するフラグ)、
１４）シンタクス要素（例えば、ビットストリームの中の別々に符号化された整数）、
１５）スライスのタイプ（例えば、現在のスライスのタイプ（Ｉ、Ｐ、Ｂ）の選択）、
１６）リスト（例えば、ref_idx及びMVDのための前方向又は後方向の予測を指示する)
コンテキスト決定回路１２０とコンテキスト決定回路１２４とは、それぞれが、算術デコーダ１２８によって現在復号されているビンの値を想定しながら、コンテキスト（又は、以後のコンテキスト情報）を計算する。ＣＡＢＡＣデコーダ１０２は、（算術デコーダ１２８を介した）復号と（ビン・ステートマシン１２２とコンテキスト決定回路区域圧力評価計１２０及び１２４とを介した）コンテキスト計算とが並行して生じることを可能にする。コンテキスト決定回路１２４は、デコーダ１０４によって復号されている現在のビンは「１」（すなわち、第１の所定の値）であると想定する。コンテキスト決定回路１２０は、デコーダ１０４によって復号されている現在のビンは「０」（すなわち、第２の所定の値）であると想定する。例えば、デコーダ１０４によって復号されている現在のビンが１である場合には、コンテキスト決定回路１２４が第１のコンテキスト情報を計算する。デコーダ１０４によって復号されている現在のビンが０である場合には、コンテキスト決定回路１２０が第２のコンテキスト情報を計算する。ビンが入手可能である（又は、デコーダ１０４によってその時点までに復号されている）ときには、マルチプレクサ１２６が、デコーダ１２８が以後のビンを復号するのに用いられる正しいコンテキスト（例えば、第１のコンテキスト情報と第２のコンテキスト情報とのいずれか一方）を選択する。第１の所定の値は、特定の実装の設計基準に合致するように変動させることができる。第２の所定の値は、特定の実装の設計基準に合致するように変動させることができる。別の所定の値を、特定の実装の設計基準に合致するように実装することもできる。
【００１５】
コンテキストの計算は、どのシンタクス要素が現在パージングされているか（例えば、Mb_type）とそのシンタクス要素の中のビット位置（例えば、BinIdx）とに基づく。シンタクス要素又はマクロブロックの中の位置（例えば、マクロブロックの中の現在のマクロブロック部分）及び／又は隣接するマクロブロックに応じて、現在の又は隣接するマクロブロック・データを、コンテキスト決定回路１２０とコンテキスト決定回路１２４とがコンテキストを計算するのに用いられる。一般に、コンテキストは、Ｈ．２６４規格に定められているコンテキスト決定規則に従って計算される。デコーダ１０２は、コンテキスト情報の計算と並行して算術的な復号を行い、他方で、デコーダ１０４はビンを復号して信号VIDEO及び信号NEIGHBOR_MB_DATAを生成する。
【００１６】
図３を参照すると、デコーダ１０２‘の別の図が示されている。デコーダ１０２’は、一般に、コンテキスト決定回路１２０と、ビン・ステートマシン１２２と、コンテキスト決定回路１２４と、マルチプレクサ１２６と、算術デコーダ１２８と、ブロック（又は、回路）２００と、ブロック（又は、回路）２０２とを含む。回路２００は、１又は複数のレジスタとして実装することができる。回路２０２は、メモリとして実装することができる。回路２０２は、同期式ランダム・アクセス・メモリとして実現することができる。レジスタ２００は、信号CURRENT_MB_DATAを受け取る入力２０６を有する。レジスタ２００は、信号NEIGHBOR_MB_DATAを提供する出力２１０を有する。メモリ２０２は、信号CURRENT_MB_DATAを受け取る入力２０８を有する。メモリ２０２は、信号NEIGHBOR_MB_DATAを提供する入力２１２を有する。コンテキスト決定回路１２０、信号NEIGHBOR_MB_DATAを受け取る入力１３１を有する。コンテキスト決定回路１２４は、信号NEIGHBOR_MB_DATAを提供する入力１４１を有する。デコーダ１０２‘は、デコーダ１０４が隣接マクロブロック・データを提供することを必要とすることなく、完全に自律的な復号を可能にする。レジスタ２００は、空間的に現在の隣接マクロブロックの左側に隣接して位置するものに対するマクロブロック・データを記憶する。メモリ２０２は、空間的に現在の隣接マクロブロックの上側に位置するマクロブロックに対するマクロブロック・データを記憶する。レジスタ２００とメモリ２０２とは、部分的に復号されたシンタクス要素を記憶する。ソフトウェア実装は、どれも、それぞれのタスク（例えば、コンテキスト計算及びビン復号）を実行するＣＰＵを含む。ＣＡＢＡＣデコーダ１０２’は、（算術デコーダ１２８を介して）復号を可能にし、（ビン・ステートマシン１２２とコンテキスト決定回路１２０及び１２４とを介して）コンテキスト計算とが並行して生じることを可能にする。デコーダ１０２‘は、コンテキスト情報の計算と並行して算術的な復号を行い、他方で、デコーダ１０４はビンを復号して信号VIDEO及び信号NEIGHBOR_MB_DATAを生成する。
【００１７】
本発明は、多数の複数ＣＰＵソフトウェア実装に応用することができる。１つのＣＰＵが、それぞれのタスクを並行して実行する。本発明は、ハイブリッド・ハードウェア／ソフトウェアに応用することができる。ハードウェアは算術的な復号を実行し、他方で、ソフトウェアは次の可能性のあるコンテキスト情報を計算する。
【００１８】
基本的なＣＡＢＡＣ復号戦略に従わなくてはならず、ＣＡＢＡＣ復号戦略が一連の復号動作とコンテキスト計算とを強制する場合には、本発明に対する侵害は、侵害者によって生成される公開のデータ・シートから検出される。そのような公開のデータ・シートには、サポートされるＨ．２６４の様々なレベルとプロファイルとが、ＣＡＢＡＣ復号戦略を実装するのに用いられる（例えば、０．１３ｕの）ＶＬＳＩ技術と共に含まれる。そのようなレベルとプロファイルとが与えられれば、算術復号処理速度を計算して本発明が侵害されているかどうかを判断することが可能である。更に、Ｈ．２６４デコーダを含む製品へのアクセスが与えられている場合には、所定のストリームを復号ユニット（例えば、ＨＤ−ＤＶＤ）に与えることができる。ＨＤ−ＤＶＤのための復号には、一般的に、既知の算術復号速度が含まれる。表示は、ストリームが完全に復号されたかどうかを判断するために記録される。ストリームが復号されると、侵害が示唆される。
【００１９】
以上では本発明を好適実施例を参照することによって特定の場合に関して示し説明したのであるが、当業者であれば理解するように、本発明の精神及び範囲から逸脱することなく、その形態や詳細において様々な変更をなすことが可能である。
【図面の簡単な説明】
【００２０】
【図１】本発明のコンテキストのブロック図である。
【図２】デコーダのより詳細なブロック図である。
【図３】本発明によるデコーダの別の図である。
【図１】
2007202142.tif 000003
【図２】
2007202142.tif 000004
【図３】
2007202142.tif 000005
【外国語明細書】
2007202142000001.pdf