(57)【要約】【課題】表示装置の製造方法において、大判の基板に施される工程で生じる静電破壊を極力抑止する。【解決手段】大判の基板１０上のパネル領域１０Ｐの外側に、ＭＯＳ形成用半導体層２１、第１の絶縁膜１３、ＭＯＳ形成用金属層２２からなるＭＯＳ構造である静電破壊誘発部２０が形成される。基板１０の搬送時やハンドリング時に静電気が生じた場合、静電破壊誘発部２０において、基板１０上の他の部位に比して高い頻度で静電破壊が起こされる。これは、上記ＭＯＳ構造が、上記静電気による静電破壊に対して弱い構造を有しているためである。このパネル領域１０Ｐの外側における静電破壊により、基板１０の静電気の電荷は減少する。そのため、大判の基板１０に施される工程において、パネル領域１０Ｐの内側の表示画素及び駆動回路に静電破壊が及ぶことを極力抑止できる。【選択図】  図２
2007163818.tif 000002
【特許請求の範囲】
【請求項１】
複数のパネル領域が画定された基板を準備し、
前記パネル領域の外側の前記基板上に、第１の絶縁膜を間に挟む半導体層及び第１の金属層からなる静電破壊誘発部を形成する工程と、
前記パネル領域の内側の前記基板上に、前記第１の絶縁膜、前記半導体層、及び前記第１の金属層からなるトランジスタと、そのトランジスタによって駆動される表示素子とを形成する工程と、
前記基板を前記パネル領域ごとに切断する工程と、を含むことを特徴とする表示装置の製造方法。
【請求項２】
前記第１の金属層を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホールを通して前記第１の金属層と接続され前記第２の絶縁膜上に延びる第２の金属層を形成する工程と、を含むことを特徴とする請求項１記載の表示装置の製造方法。
【請求項３】
前記静電破壊誘発部は、尖鋭部を有したパターンであることを特徴とする請求項１又は請求項２に記載の表示装置の製造方法。
【請求項４】
前記静電破壊誘発部は、前記基板を搬送する方向に沿って線状に延びるパターンであることを特徴とする請求項１、２、３のいずれかに記載の表示装置の製造方法。
【請求項５】
前記表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１、２、３、４のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法に関し、特に、大判の基板から複数の表示パネルが得られる表示装置の製造方法に関する。
【背景技術】
【０００２】
従来より、ＣＲＴに替わる表示装置として、ＬＣＤや有機エレクトロルミネッセンス素子（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｅｖｉｃｅ：以降、「有機ＥＬ素子」と略称する）を表示素子として用いた表示装置が開発されている。この表示素子は、それを駆動する駆動トランジスタ等と共に、基板上に形成される。
【０００３】
次に、上記表示装置は次のような製造工程を経ることにより完成する。即ち、複数の表示パネルの形成領域（以降、「パネル領域」と略称する）が画定された大判の基板を準備する。次に、その基板のパネル領域ごとに、上記表示素子及びそれを駆動する駆動トランジスタ等を含む複数の表示画素、及びその表示画素に駆動信号を供給するトランジスタ等を含む垂直駆動回路及び水平駆動回路（以降、「駆動回路」と略称する）が形成される。そして、その基板を複数のパネル領域ごとに切断することにより、表示装置が完成する。
【０００４】
上記表示装置では、基板に形成された表示画素及び駆動回路が静電気によって破壊される現象、即ち静電破壊が多く発生することが知られている。そこで、表示画素及び駆動回路を構成する金属層の配置の工夫や、静電破壊防止回路の設置等の対策が施されていた。
【特許文献１】特開２００３−２７１０７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記表示装置の製造工程、即ち、大判の基板に施される工程では、例えば基板の搬送時やハンドリング時に、その基板に静電気が生じるという問題があった。そして、そのような大判の基板に生じた静電気による表示画素及び駆動回路の静電破壊については、十分な対処が為されていなかった。
【課題を解決するための手段】
【０００６】
そこで本発明は、表示装置の製造方法において、大判の基板に施される工程で生じる静電破壊を極力抑止することを目的とする。
【０００７】
本発明の表示装置の製造方法は、複数のパネル領域が画定された基板を準備し、パネル領域の外側の基板上に、第１の絶縁膜を間に挟む半導体層及び第１の金属層からなる静電破壊誘発部を形成する工程と、パネル領域の内側の基板上に、第１の絶縁膜、半導体層、及び第１の金属層からなるトランジスタと、そのトランジスタによって駆動される表示素子とを形成する工程と、基板をパネル領域ごとに切断する工程と、を含むことを特徴とする。
【０００８】
また、本発明の表示装置の製造方法は、上記工程に加えて、第１の金属層を覆う第２の絶縁膜を形成する工程と、第２の絶縁膜にコンタクトホールを形成する工程と、コンタクトホールを通して第１の金属層と接続され第２の絶縁膜上に延びる第２の金属層を形成する工程と、を含むことを特徴とする。
【０００９】
また、本発明の表示装置の製造方法は、上記工程において、上記静電破壊誘発部は、尖鋭部を有したパターンであるか、もしくは基板を搬送する方向に沿って線状に延びるパターンであることを特徴とする。また、表示素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、パネル領域の外側において、静電破壊に対して弱い構造を有した静電破壊誘発部が形成される。そのため、大判の基板に静電気が生じても、パネル領域の外側の静電破壊誘発部において、基板の他の部位に比して高い頻度で静電破壊が引き起こされる。これにより、パネル領域の内側の表示画素及び駆動回路に対する静電破壊が極力抑止される。即ち、大判の基板に施される工程で生じる静電気を起因とするパネル領域の内側の静電破壊を極力抑止できる。また、上記静電破壊誘発部を、製造工程の煩雑化を極力回避しつつ形成することができる。
【発明を実施するための最良の形態】
【００１１】
次に、本発明の実施形態に係る表示装置について図面を参照して説明する。図１は、本発明の実施形態に係る表示装置の製造方法を説明する図であり、大判の基板１０を示す平面図である。なお、図１では、この大判の基板１０が、それに画定された複数のパネル領域１０Ｐごとに切断される直前の状態を示している。
【００１２】
図１に示すように、大判の基板１０には複数のパネル領域１０Ｐが画定されている。基板１０が複数のパネル領域１０Ｐごとに切断される直前の状態では、各パネル領域１０Ｐの内側には、駆動トランジスタＴＲ及びそれに接続された表示素子Ｅとを備えた複数の表示画素が形成されている。また、各パネル領域１０Ｐの内側には、表示画素に駆動信号を供給するトランジスタ等を含む不図示の駆動回路（即ち垂直駆動回路及び水平駆動回路）が形成されている。なお、本実施形態では、表示画素の表示素子Ｅは、有機ＥＬ素子であるものとして説明する。
【００１３】
また、パネル領域１０Ｐの外側には、後述するように、パネル領域１０Ｐを囲むようにして、いわゆるＭＯＳ構造を有した静電破壊誘発部２０が形成されている。この静電破壊誘発部２０は、大判の基板１０に静電気が生じた場合、パネル領域の外側、特に基板１０の端部において、基板１０の他の部位に比して高い頻度で静電破壊を引き起こさせて、その静電気の電荷を減少させる機能を有する。
【００１４】
次に、この静電破壊誘発部２０の断面構造について、図面を参照して説明する。図２は、本発明の実施形態に係る表示装置の製造方法を説明する図である。図２（Ａ）は、図１のＸ−Ｘ線に沿った断面を示している。図２（Ｂ）は、図１のＹ−Ｙ線に沿った断面を示している。なお、図２（Ａ）では、１つのパネル領域１０Ｐに複数形成される表示画素の中から、その１つの示すものである。
【００１５】
図２（Ａ）に示すように、パネル領域１０Ｐの内側では、基板１０上に、バッファ層１１を介して、所定の半導体層からなる能動層１２が形成されている。さらに、能動層１２を覆う第１の絶縁膜１３が形成されている。第１の絶縁膜１３は、表示画素の駆動トランジスタＴＲを構成しうる所定の条件を有しており、例えば約１００ｎｍの膜厚で形成されている。第１の絶縁膜１３であって能動層１２上の領域には、ゲート電極１４が形成されている。さらに第１の絶縁膜１３上には、ゲート電極１４を覆う第２の絶縁膜１５が形成されている。第２の絶縁膜１５であって能動層のドレイン１２ｄ及びソース１２ｓ上の領域には、それぞれコンタクトホールが形成されている。さらに、第２の絶縁膜１５上には、そのコンタクトホールを通してドレイン１２ｄ及びソース１２ｓにそれぞれ接続されたドレイン電極Ｄ及びソース電極Ｓが形成されている。ドレイン電極Ｄ及びソース電極Ｓは、例えばアルミニウムを含む金属からなる。
【００１６】
また、第２の絶縁膜１５上には、それらの電極を覆うようにして第１の平坦化膜１６が形成されている。第１の平坦化膜１６には、ドレイン電極Ｄもしくはソース電極Ｓ上にコンタクトホールが設けられている。そして、第１の平坦化膜１６上には、そのコンタクトホールを通してドレイン電極Ｄもしくはソース電極Ｓと接続された陽極１７Ａが形成されている。また、第１の平坦化膜１６上には、陽極１７Ａを露出する開口部を有した第２の平坦化膜１８が形成されている。上記開口部で露出された陽極１７Ａの領域は、表示素子Ｅの発光領域に対応する。
【００１７】
さらに、第２の平坦化膜１８の開口部で露出された陽極１７Ａ上には、有機発光材料を含む発光層１７Ｌが形成されている。そして、第２の平坦化膜１８及び発光層１７Ｌを覆う陰極１７Ｃが形成されている。これらの陽極１７Ａ、発光層１７Ｌ、陰極１７Ｃは表示素子Ｅを構成している。
【００１８】
一方、図２（Ｂ）に示すように、パネル領域１０Ｐの外側では、基板１０上に、バッファ層１１が形成され、駆動トランジスタＴＲの能動層１２と同じ半導体層からなるＭＯＳ形成用半導体層２１が形成されている。そのＭＯＳ形成用半導体層２１上には、第１の絶縁膜１３を介して、ＭＯＳ形成用金属層２２が形成されている。その上層には、第２の絶縁膜１５、第１の平坦化膜１６が形成されている。
【００１９】
この構成により、基板１０に静電気が生じた場合、パネル領域１０Ｐの外側に形成されたＭＯＳ構造である静電破壊誘発部２０において、基板１０上の他の部位に比して高い頻度で静電破壊が引き起こされる。これは、ＭＯＳ構造である静電破壊誘発部２０が、静電気による絶縁破壊を起こし易い膜厚の第１の絶縁膜１３を有しており、静電破壊に弱い構造を有しているためである。このパネル領域１０Ｐの外側における静電破壊により、基板１０の静電気の電荷は減少する。そのため、大判の基板１０に施される工程において、パネル領域１０Ｐの内側の表示画素及び駆動回路に対する静電破壊が極力抑止される。
【００２０】
次に、上記静電破壊誘発部２０の形成方法について図面を参照して説明する。図３は、本発明の実施形態に係る表示装置の製造方法を説明する図である。図３（Ａ）は、後述する第１の露光における大判の基板１０を示す平面図であり、図３（Ｂ）は、後述する第１の露光に用いる第１のマスクを示す平面図である。また、図４は、本発明の実施形態に係る表示装置の製造方法を説明する図であり、後述する第２の露光を説明する図である。図４（Ａ）は、その第２の露光に用いる第２のマスクを示す平面図であり、図４（Ｂ）は図４（Ａ）の部分拡大図である。また、図５は、図４（Ａ）及び図４（Ｂ）の第２のマスク５０のパターンＰを示す平面図である。
【００２１】
まず、図２（Ａ）、図２（Ｂ）、及び図３（Ａ）に示すように、大判のガラス基板である基板１０を準備する。この基板１０には、後に表示装置となる複数のパネル領域１０Ｐが画定されている。
【００２２】
次に、基板１０の全面上に、例えばシリコン酸化膜等からなるバッファ層１１が形成される。このバッファ層１１の全面上には半導体層（後の能動層１２、ＭＯＳ形成用半導体層２１となる）が形成される。この半導体層は例えばポリシリコン層からなる。この場合、バッファ層１１上にアモルファスシリコン層が例えば５０ｎｍ程度の厚さに形成され、このアモルファスシリコン層がレーザーアニール等の加熱処理により結晶化されることによってポリシリコン層となる。なお、半導体層は、ポリシリコン層に限定されず、その一部もしくは全体がアモルファスシリコンからなるものであってもよい。
【００２３】
次に、この半導体層のパターニングにより、パネル領域１０Ｐの内側では駆動トランジスタＴＲの能動層１２が形成される。このパターニングでは、まず、半導体層を覆うポジレジスト層からなる第１のレジスト層ＰＲ１が形成され、その第１のレジスト層ＰＲ１に対して、図３（Ｂ）に示すような第１のマスク４０を介して、第１の露光を行う。このとき、第１のマスク４０には、駆動トランジスタＴＲの能動層１２に対応した不図示のパターンに加えて、第１の遮光部４１が含まれている。この第１の遮光部４１は、所定の幅を以って複数のパネル領域を囲む遮光帯３０を第１のレジスト層ＰＲ１に投影するパターンである。
【００２４】
この第１の露光は、複数のパネル領域１０Ｐからなる集合ごとに繰り返し行われる。その際、第１の遮光部４１は、隣接するパネル領域１０Ｐに露光の際の光漏れが生じることを防止する役割を果たす。この第１の露光では、第１のレジスト層ＰＲ１において能動層１２となる領域及び遮光帯３０は露光されないため、これらの領域は、後の現像の際に残存しうる領域となる。これにより、複数のパネル領域１０Ｐの集合を囲むようにして、遮光帯３０が形成される。
【００２５】
次に、第１のレジスト層ＰＲ１に対して、第２のマスクを介した第２の露光を行う。第２の露光は、複数のパネル領域１０Ｐからなる集合ごとに繰り返し行われる。
【００２６】
図４（Ａ）及び図４（Ｂ）に示すように、第２のマスク５０には、その辺に沿って所定の幅を以って延在する第２の遮光部５１と、その第２の遮光部５１の内側で第２の遮光部５１と所定の距離Ｌ１，Ｌ２を以って離間する第３の遮光部５２とが設けられている。上記所定の距離Ｌ１，Ｌ２は、第１のマスク４０における第１の遮光部４１の幅と同一もしくは略同一である。例えば、上記所定の距離Ｌ１，Ｌ２は、約１．５ｍｍである。
【００２７】
また、第２の遮光部５１と第３の遮光部５２との間の領域は、後述する所定のパターンＰＴが離散的に形成されたパターン形成部５３となっている。即ち、第２のマスク５０は、第２及び第３の遮光部５１，５２以外の領域、及びパターンＰＴ以外の領域で光を透過する。
【００２８】
ここで、パターン形成部５３に形成されたパターンＰＴの詳細について説明すると、  図５（Ａ）及び図５（Ｂ）に示すように、このパターンＰＴは、例えば三角形の頂点近傍の形状のような尖鋭部を含んでいることが好ましい。これは、後にパターンＰＴに対応して形成されるＭＯＳ形成用半導体層２１において、電界集中を引き起こし易い構造を得るためである。ＭＯＳ形成用半導体層２１において電界集中が容易に生じれば、静電気静電破壊誘発部２０において、静電破壊を発生させ易くなる。
【００２９】
また、図５（Ｃ）に示すように、このパターンＰＴは、基板１０の搬送方向に沿って延びる線状のパターンであってもよい。この線状のパターンＰＴの長手方向の長さＬ３は、例えば約１００μｍ〜１５０μｍである。
【００３０】
そして、上述した第１及び第２の露光の終了後、第１のレジスト層ＰＲ１が現像される。その後、現像された第１のレジスト層ＰＲ１をエッチングマスクとして、半導体層がエッチングされる。このエッチングにより、パネル領域１０Ｐ内では、駆動トランジスタＴＲの能動層１２が形成される。
【００３１】
一方、パネル領域１０Ｐの外側では、静電破壊誘発部２０を構成するＭＯＳ構造の一部として、半導体層からなり、第２のマスク５０のパターンＰＴに対応したパターンを有するＭＯＳ形成用半導体層２１が形成される。
【００３２】
さらに、駆動トランジスタＴＲの能動層１２、及びＭＯＳ形成用半導体層２１を覆うようにして、例えばシリコン酸化膜もしくはシリコン窒化膜からなる第１の絶縁膜１３が形成される。そして、この第１の絶縁膜１３の全面上には、例えばモリブデンもしくはクロムを含む第１の金属層が形成される。第１の金属層上には、ポジレジスト層からなる第２のレジスト層ＰＲ２が形成される。
【００３３】
第１の金属層は、次に示すような露光及び現像を経てパターニングされ、パネル領域１０Ｐの内側では駆動トランジスタＴＲのゲート電極１４となり、パネル領域１０Ｐの外側では、第２のマスク５０のパターンＰＴに対応したパターンを有するＭＯＳ形成用金属層２２となる。
【００３４】
まず、図３（Ａ）に示すように、第２のレジスト層ＰＲ２に対して、不図示の第３のマスクを介して第３の露光を行う。このとき、第３のマスクには、ゲート電極１４及びそのゲート電極１４と接続された配線の不図示のパターンに加え、第１のマスク４０の第１の遮光部４１と同様のパターンが含まれている。
【００３５】
この第３の露光は、複数のパネル領域１０Ｐからなる集合ごとに繰り返し行われる。その際、第１の遮光部４１は、隣接するパネル領域１０Ｐに露光の際の光漏れが生じることを防止する役割を果たす。この第３の露光では、第２のレジスト層ＰＲ２において能動層１２となる領域及び遮光帯４０は露光されないため、これらの領域は、後の現像の際に残存しうる領域となる。これにより、複数のパネル領域１０Ｐの集合を囲むようにして、遮光帯３０が形成される。
【００３６】
次に、第２のレジスト層ＰＲ２に対して、第２の露光と同様の第４の露光を行う。即ち、第２のマスク５０を介して、第２のレジスト層ＰＲ２を露光する。第４の露光は、複数のパネル領域１０Ｐからなる集合ごとに繰り返し行われる。そして、第２のレジスト層ＰＲ２が現像される。その後、現像された第２のレジスト層ＰＲ２をエッチングマスクとして、第１の金属層がエッチングされる。このエッチングにより、パネル領域１０Ｐの内側では、駆動トランジスタＴＲのゲート電極１４及びそれに接続された不図示の配線が形成される。
【００３７】
一方、パネル領域１０Ｐの外側では、第１の金属層からなり、第２のマスク５０のパターンＰＴに対応したパターンを有するＭＯＳ形成用金属層２２が形成される。
こうして、パネル領域１０Ｐの外側の基板１０上では、第２のマスク５０のパターンＰＴに対応して、ＭＯＳ形成用半導体層２１、第１の絶縁膜１３、及びＭＯＳ形成用金属層２２からなるＭＯＳ構造が形成される。このＭＯＳ構造が、基板１０に生じる静電気による静電破壊を他の部位に比して高い頻度で引き起こす静電破壊誘発部２０となる。
【００３８】
さらに、層間絶縁膜として、例えばシリコン酸化膜等からなる第２の絶縁膜１５が形成される。また、第２の絶縁膜１５には、能動層１２のドレイン１２ｄ及びソース１２ｓ上にコンタクトホールが形成される。そして、そのコンタクトホール内を含む第２の絶縁膜１５上には、例えばアルミニウムを含む金属からなる第２の金属層が形成される。そして、第２の金属層のパターニングにより、上記コンタクトホールを通してドレイン１２ｄ及びソース１２ｓにそれぞれ接続されたドレイン電極Ｄ及びソース電極Ｓが形成される。即ちドレイン電極Ｄ及びソース電極Ｓは、アルミニウムを含む金属からなる。さらに、第２の絶縁膜１５上には、例えば感光性のレジスト材料からなり、ドレイン電極Ｄ及びソース電極Ｓを覆う第１の平坦化膜１６が形成される。こうして、パネル領域１０Ｐの内側の基板１０上に、いわゆるトップゲート型の駆動トランジスタＴＲが形成される。なお、図示しないが、駆動回路に含まれる他のトランジスタについても、駆動トランジスタＴＲと同様に形成される。
【００３９】
さらに、パネル領域１０Ｐの内側では、駆動トランジスタＴＲ上の第１の平坦膜１６にコンタクトホールが形成される。そして、第１の平坦化膜１６上には、そのコンタクトホールを通してドレイン電極Ｄもしくはソース電極Ｓと接続された表示素子Ｅの陽極１７Ａが形成される。陽極１７Ａは、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）からなる。さらに、陽極１７Ａ上には、発光領域に対応した開口部を有した第２の平坦化膜１８が形成される。そして、第２の平坦化膜１８の開口部で露出された陽極１７Ａ上に発光層１７Ｌが形成される。そして、例えばアルミニウムを含む金属からなる陰極１７Ｃが、第２の平坦化膜１８及び発光層１７Ｌを覆うようにして形成される。
【００４０】
その後、上記静電破壊誘発部２０が形成された基板１０は、必要な工程を経て、最後にパネル領域１０Ｐごとに切断され、複数の表示装置となる。この切断の際、静電破壊誘発部２０は、不要な箇所として切り落とされため、完成した表示装置には含まれない。
【００４１】
上述した製造方法によれば、ＭＯＳ形成用半導体層２１を構成する半導体層、及びＭＯＳ形成用金属層２２を構成する第１の金属層をパターニングする際、第１のレジスト層ＰＲ１もしくは第２のレジスト層ＰＲ２の遮光帯３０の不要部分の除去と、ＭＯＳ形成用半導体層２１及びＭＯＳ形成用金属層２２のパターンＰＴの形成とを同時に行うことができる。即ち、遮光帯３０を有効的に活用することにより、製造工程の煩雑化を極力回避しつつ、上記静電破壊の抑止を図ることができる。
【００４２】
また、上記静電破壊誘発部２０は、遮光帯３０の形成領域内において形成されている。そのため、遮光帯３０の形成領域以外には、パネル領域１０Ｐの外側の基板１０上に、静電破壊誘発部２０を形成するための領域を新たに設ける必要が無い。即ち、基板１０上においてパネル領域１０Ｐを画定する際の自由度を極力大きくすることができる。
【００４３】
なお、上記実施形態の他の実施形態として、静電破壊誘発部２０は、上記以外の構造を有していてもよい。次に、その場における本発明の他の実施形態について、図面を参照して説明する。図６は、本発明の他の実施形態に係る表示装置の製造方法を説明する図である。図６（Ａ）及び図６（Ｂ）は、図１のＹ−Ｙ線に沿った断面を示している。
【００４４】
図６（Ａ）に示すように、静電破壊誘発部２０は、図２（Ｂ）の構成に加えて、第２の絶縁膜１５を介してＭＯＳ形成用金属層２２と接続され第２の絶縁膜１５上に延在する配線層６０が形成されてもよい。この配線層６０は、パネル領域１０Ｐの内側に形成された駆動トランジスタＴＲのドレイン電極Ｄ及びソース電極Ｓと同じ第２の金属からなり、同一工程で形成される。即ち、配線層６０は、例えばアルミニウムを含む金属からなる。
【００４５】
この金属層６０は、基板１０に生じた静電気の電荷をＭＯＳ形成用金属層２２に集約する機能を果たす。そのため、この構成によれば、静電破壊誘発部２０において、より確実に静電破壊を誘発することが可能となり、パネル領域１０Ｐの内側の表示画素及び駆動回路の静電破壊をより確実に抑止することができる。
【００４６】
また、上記いずれの実施形態においても、パネル領域１０Ｐの内側に形成される駆動トランジスタＴＲ及びその他のトランジスタは、上記構成のトップゲート型に限定されない。即ち、駆動トランジスタＴＲ及びその他のトランジスタは、基板１０上にバッファ層を介してゲート電極が形成され、さらに第１の絶縁膜を介して能動層が形成されるボトムゲート型であってもよい。
【００４７】
この場合、図６（Ｂ）に示すように、図２（Ｂ）の構成において、基板１０上にバッファ層１１を介してＭＯＳ形成用金属層２２が形成され、その上層に、さらに第１の絶縁膜１４を介してＭＯＳ形成用半導体層２１が形成される。また、図示しないが、図６（Ａ）の配線層６０と同様の配線層が、ＭＯＳ形成用半導体層２１と接続されてもよい。
【００４８】
また、上記いずれの実施形態においても、静電破壊誘発部２０を構成するＭＯＳ形成用半導体層２１及びＭＯＳ形成用金属層２２は、第２のマスク５０のパターンＰＴに対応したパターンを有していたが、本発明はこれに限定されない。即ち、ＭＯＳ形成用半導体層２１もしくはＭＯＳ形成用金属層２２のいずれか一方が、第２のマスク５０のパターンＰＴに対応したパターンを有するように形成されてもよい。
【００４９】
また、上記いずれの実施形態においても、表示素子として有機ＥＬ素子を用いたが、本発明はこれに限定されない。即ち、本発明は、有機ＥＬ素子の替わりに、その他の表示素子を用いた場合についても適用される。この場合、表示素子は、例えば無機ＥＬ、もしくは液晶を用いたものであってもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る表示装置の製造方法を説明する図である。
【図２】図１のＸ−Ｘ線及びＹ−Ｙ線に沿った断面図である。
【図３】本発明の実施形態に係る表示装置の製造方法を説明する図である。
【図４】本発明の実施形態に係る表示装置の製造方法を説明する図である。
【図５】本発明の実施形態に係る表示装置の製造方法を説明する図である。
【図６】本発明の他の実施形態に係る表示装置の製造方法を説明する図である。
【符号の説明】
【００５１】
１０  基板              １０Ｐ  パネル領域
１１  バッファ層        １２  能動層            １３  第１の絶縁膜
１４  ゲート電極        １５  第２の絶縁膜      １６  第１の平坦化膜
１７Ａ  陽極            １７Ｌ  発光層          １７Ｃ  陰極  
１８  第２の平坦化膜    ２０  静電破壊誘発部
２１  ＭＯＳ形成用半導体層    ２２  ＭＯＳ形成用金属層
３０  遮光帯            ４０  第１のマスク      ４１  第１の遮光部
５０  第２のマスク      ５１  第２の遮光部      ５２  第３の遮光部
５３  パターン形成部    ６０  配線層
ＰＴ  パターン
ＰＲ１  第１のレジスト層    ＰＲ２  第２のレジスト層
【図１】
2007163818.tif 000003
【図２】
2007163818.tif 000004
【図３】
2007163818.tif 000005
【図４】
2007163818.tif 000006
【図５】
2007163818.tif 000007
【図６】
2007163818.tif 000008