(57)【要約】【課題】  １個の外部制御端子を用いてデッドタイムコントロール回路を制御し、ハイサイド側のスイッチング素子及びローサイド側のスイッチング素子を同時にオフするデッドタイムを設ける。【解決手段】  ドライバ部１は、信号入力回路２、デッドタイムコントロール部５、ドライブ回路６ａ、ドライブ回路６ｂ、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ、及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴから構成されている。デッドタイムコントロール部５は、デッドタイムコントロール回路３及びデッドタイムコントロール回路４を有し、外部制御端子（１個）から入力される信号にもとづいて、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワートランジスタＬＮＴが同時に“ＯＦＦ”するようにデッドタイムコントロールを行う。【選択図】  図１
2007068295.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、
低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、
外部制御端子から入力される入力信号にもとづいて、定電流を生成する電流制御回路と、
制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサと、前記第１のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第１のトランジスタとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、
前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサと、前記第２のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第２のトランジスタとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路と、
を具備することを特徴とする半導体装置。
【請求項２】
更に、前記第１のインバータの低電位側と前記低電位側電源の間に前記第１のトランジスタと並列して設けられた第１の抵抗と、前記第２のインバータの低電位側と前記低電位側電源の間に前記第２のトランジスタと並列して設けられた第２の抵抗とを具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
更に、前記第１のインバータの低電位側と前記低電位側電源の間に前記第１のトランジスタと並列して設けられ、前記第１のインバータの出力ノードの信号がインバータを介してゲートに入力される第３のトランジスタと、前記第２のインバータの低電位側と前記低電位側電源の間に前記第２のトランジスタと並列して設けられ、前記第２のインバータの出力ノードの信号がインバータを介してゲートに入力される第４のトランジスタとを具備することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、
低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、
外部制御端子から入力される入力信号にもとづいて、定電流を生成する電流制御回路と
制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサと、前記高電位側電源と前記第１のインバータの高電位側の間に設けられ、ゲートが前記電流制御回路に接続された第５のトランジスタと、前記高電位側電源と前記第１のインバータの高電位側の間に前記第５のトランジスタと並列に設けられた第３の抵抗と、前記高電位側電源と前記第１のインバータの高電位側の間に前記第５のトランジスタ及び前記第３の抵抗と並列に設けられ、前記第１のインバータの出力ノードの信号がインバータを介してゲートに入力される第６のトランジスタとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、
前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサと、前記高電位側電源と前記第２のインバータの高電位側の間に設けられ、ゲートが前記電流制御回路に接続された第７のトランジスタと、前記高電位側電源と前記第２のインバータの高電位側の間に前記第７のトランジスタと並列に設けられた第４の抵抗と、前記高電位側電源と前記第２のインバータの高電位側の間に前記第７のトランジスタ及び前記第４の抵抗と並列に設けられ、前記第２のインバータの出力ノードの信号がインバータを介してゲートに入力される第８のトランジスタとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路と、
を具備することを特徴とする半導体装置。
【請求項５】
高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、
低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、
前記高電位側電源と外部制御端子の間に設けられ、制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、
前記高電位側電源と前記外部制御端子の間に設けられ、前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路と、
前記外部制御端子と前記低電位側電源の間に設けられ、前記ハイサイド側スイッチング素子及び前記ローサイド側スイッチング素子のデッドタイムを制御する抵抗と、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、例えば、インバータやＤＣ−ＤＣコンバータなどの半導体装置に関する。
【背景技術】
【０００２】
インバータ、ＤＣ−ＤＣコンバータ、或いはレギュレータなどには、出力部にハイサイド側スイッチング素子及びローサイド側スイッチング素子が設けられている。そして、この一対のスイッチング素子が同時にオンして貫通電流が発生しないように、両者が同時にオフ状態となるデッドタイムを設定するためにデッドタイムコントロール回路が設けられている（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されているデッドタイムコントロール回路では、遅延時間を外部制御する場合、抵抗部分が外付けになり、この抵抗の両端が外部制御端子となるので外部端子数が、例えば、４個増大するという問題点がある。
【特許文献１】特開２００１−２６８９４４号公報（頁６、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、１個の外部制御端子を用いてデッドタイムコントロール回路を制御し、ハイサイド側のスイッチング素子及びローサイド側のスイッチング素子を同時にオフするデッドタイムを設けることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様の半導体装置は、高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、外部制御端子から入力される入力信号にもとづいて、定電流を生成する電流制御回路と、制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサと、前記第１のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第１のトランジスタとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサと、前記第２のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第２のトランジスタとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路とを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の他態様の半導体装置は、高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、外部制御端子から入力される入力信号にもとづいて、定電流を生成する電流制御回路と制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサと、前記高電位側電源と前記第１のインバータの高電位側の間に設けられ、ゲートが前記電流制御回路に接続された第５のトランジスタと、前記高電位側電源と前記第１のインバータの高電位側の間に前記第５のトランジスタと並列に設けられた第３の抵抗と、前記高電位側電源と前記第１のインバータの高電位側の間に前記第５のトランジスタ及び前記第３の抵抗と並列に設けられ、前記第１のインバータの出力ノードの信号がインバータを介してゲートに入力される第６のトランジスタとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサと、前記高電位側電源と前記第２のインバータの高電位側の間に設けられ、ゲートが前記電流制御回路に接続された第７のトランジスタと、前記高電位側電源と前記第２のインバータの高電位側の間に前記第７のトランジスタと並列に設けられた第４の抵抗と、前記高電位側電源と前記第２のインバータの高電位側の間に前記第７のトランジスタ及び前記第４の抵抗と並列に設けられ、前記第２のインバータの出力ノードの信号がインバータを介してゲートに入力される第８のトランジスタとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、１個の外部制御端子を用いてデッドタイムコントロール回路を制御し、ハイサイド側のスイッチング素子及びローサイド側のスイッチング素子を同時にオフするデッドタイムを設けることができる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は半導体装置としてのハーフブリッジ型インバータ回路のドライバ部を示す回路図、図２はデッドタイムコントロール部を示す回路図である。本実施例では、出力部のハイサイド側スイッチング素子及びローサイド側スイッチング素子に、低オン抵抗で、且つドライブ能力の高いＮｃｈ  パワーＭＯＳ（Metal  Oxide  Semiconductor）トランジスタを用いている。
【００１０】
図１に示すように、ドライバ部１は、信号入力回路２、デッドタイムコントロール部５、ドライブ回路６ａ、ドライブ回路６ｂ、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ、及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴから構成されている。なお、ＭＯＳトランジスタは、ＭＯＳＦＥＴ（ Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。
【００１１】
デッドタイムコントロール部５には、デッドタイムコントロール回路３及びデッドタイムコントロール回路４が設けられている。そして、デッドタイムコントロール部５は、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが同時に“ＯＮ”して高電位側電源Ｖｄｄから低電位側電源Ｖｓｓ側に貫通電流が流れないように、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワートランジスタＬＮＴが同時に“ＯＦＦ”するようにデッドタイムコントロールを行う。なお、デッドタイムコントロール部５の詳細な説明は後述する。
【００１２】
信号入力回路２は、外部で生成されたハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワートランジスタＬＮＴの動作を制御するための信号を入力端子ＩＮを介して入力する。そして、その信号を波形整形して、デッドタイムコントロール回路３及びデッドタイムコントロール回路４に出力する。
【００１３】
デッドタイムコントロール回路３は、信号入力回路２とドライブ回路６ａの間に設けられ、信号入力回路２から出力された信号を入力し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴを“ＯＮ”、“ＯＦＦ”制御し、且つハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが共にオフするようにデッドタイムコントロールを行うための信号をドライブ回路６ａを介してハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴに出力する。
【００１４】
デッドタイムコントロール回路４は、信号入力回路２とドライブ回路６ｂの間に設けられ、信号入力回路２から出力された信号を入力し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴを“ＯＮ”、“ＯＦＦ”制御し、且つハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが共にオフするようにデッドタイムコントロールを行うための信号をドライブ回路６ｂを介してローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴに出力する。
【００１５】
ドライブ回路６ａは、デッドタイムコントロール回路３とハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴの間に設けられ、デッドタイムコントロール回路３から出力された信号を入力し、その信号をハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴがオンするのに必要な高電圧にドライブ（昇圧）してハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴに出力する。
【００１６】
ドライブ回路６ｂは、デッドタイムコントロール回路４とローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴの間に設けられ、デッドタイムコントロール回路４から出力された信号を入力し、その信号をローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴがオンするのに必要な高電圧にドライブ（昇圧）してローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴに出力する。
【００１７】
ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴは、ドレインが高電位側電源Ｖｄｄに接続され、ゲートにドライブ回路６ａから出力された信号を入力し、その信号により“ＯＮ”、“ＯＦＦ”動作する。ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴは、ドレインがハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのソースに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートにドライブ回路６ｂから出力された信号を入力し、その信号により“ＯＮ”、“ＯＦＦ”動作する。そして、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ或いはローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＮ”すると、その出力信号がハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのソースとローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのドレインの間から出力端子ＯＵＴを介して出力される。
【００１８】
図２に示すように、デッドタイムコントロール部５には、デッドタイムコントロール回路３、デッドタイムコントロール回路４、及びＮｃｈ  ＭＯＳトランジスタＮＴ５が設けられている。
【００１９】
Ｎｃｈ  ＭＯＳトランジスタＮＴ５は、ドレインが安定化電源、例えば、ＢＧＲ（Band  Gap  Regulator）に接続され、ゲートがドレインに接続され、ソースが低電位側電源Ｖｓｓに接続されている。そして、図示しない外部制御端子（１個）から、入力信号が安定化電源を介してＮｃｈ  ＭＯＳトランジスタＮＴ５のドレイン側のノードＮ７に入力され、Ｎｃｈ  ＭＯＳトランジスタＮＴ５は一定電流を低電位側電源Ｖｓｓ側に流す。
【００２０】
デッドタイムコントロール回路３は、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、Ｎｃｈ  ＭＯＳトランジスタＮＴ２、コンデンサＣ１、及びインバータＩＮＶ１から構成されている。
【００２１】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１は、ソースが高電位側電源Ｖｄｄに接続され、ゲートに信号入力回路２から出力された信号（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴとローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフ動作を制御する制御信号）をノードＮ１から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ１は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ１のドレインに接続され、ゲートに信号入力回路２から出力された信号をノードＮ１から入力する。Ｐｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１は、インバータ動作し、入力側のノードＮ１の信号レベルを反転してその信号を出力側のノードＮ２に出力する。
【００２２】
Ｎｃｈ  ＭＯＳトランジスタＮＴ２は、ドレインがＮｃｈ  ＭＯＳトランジスタＮＴ１のソースに接続され、ゲートがＮｃｈ  ＭＯＳトランジスタＮＴ５のゲートに接続され、ソースが低電位側電源Ｖｓｓに接続されている。そして、Ｎｃｈ  ＭＯＳトランジスタＮＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ５はカレントミラー回路を構成し、ゲート面積比を変化させることによりＮｃｈ  ＭＯＳトランジスタＮＴ５に流れる電流に対してゲート面積比分Ｎｃｈ  ＭＯＳトランジスタＮＴ２に流れる電流を変化させることができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ５は、Ｎｃｈ  ＭＯＳトランジスタＮＴ２に流れる電流を制御する制御手段として機能する。
【００２３】
コンデンサＣ１は、一端がＰｃｈ  ＭＯＳトランジスタＰＴ１のドレイン及びＮｃｈ  ＭＯＳトランジスタＮＴ１のドレインとインバータＩＮＶ１の間（ノードＮ２）に接続され、他端が低電位側電源Ｖｓｓに接続され、電荷を蓄積或いは放電し、信号入力回路２から出力された信号の変化の傾きを緩やかにする役目をする。
【００２４】
インバータＩＮＶ１は、インバータとしてのＰｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１の出力信号をノードＮ２から入力し、その信号を反転してノードＮ３から出力信号をドライブ回路６ａへ出力する。
【００２５】
デッドタイムコントロール回路４は、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ３、Ｎｃｈ  ＭＯＳトランジスタＮＴ４、コンデンサＣ２、インバータＩＮＶ２、及びインバータＩＮＶ３から構成されている。
【００２６】
インバータＩＮＶ２は、信号入力回路２から出力された信号をノードＮ１から入力し、入力側のノードＮ１の信号を反転してその信号を出力側のノードＮ４に出力する。
【００２７】
Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、ソースが高電位側電源Ｖｄｄに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ３は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ２のドレインに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｐｃｈ  ＭＯＳトランジスタＰＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ３は、インバータ動作し、入力側のノードＮ４の信号レベルを反転してその信号を出力側のノードＮ５に出力する。
【００２８】
Ｎｃｈ  ＭＯＳトランジスタＮＴ４は、ドレインがＮｃｈ  ＭＯＳトランジスタＮＴ３のソースに接続され、ゲートがＮｃｈ  ＭＯＳトランジスタＮＴ５のゲートに接続され、ソースが低電位側電源Ｖｓｓに接続されている。そして、Ｎｃｈ  ＭＯＳトランジスタＮＴ４及びＮｃｈ  ＭＯＳトランジスタＮＴ５はカレントミラー回路を構成し、ゲート面積比を変化させることによりＮｃｈ  ＭＯＳトランジスタＮＴ５に流れる電流に対してゲート面積比分Ｎｃｈ  ＭＯＳトランジスタＮＴ４に流れる電流を変化させることができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ５は、Ｎｃｈ  ＭＯＳトランジスタＮＴ４に流れる電流を制御する制御手段として機能する。
【００２９】
コンデンサＣ２は、一端がＰｃｈ  ＭＯＳトランジスタＰＴ２のドレイン及びＮｃｈ  ＭＯＳトランジスタＮＴ３のドレインとインバータＩＮＶ３の間（ノードＮ５）に接続され、他端が低電位側電源Ｖｓｓに接続され、電荷を蓄積或いは放電し、信号入力回路２から出力された信号の変化の傾きを緩やかにする役目をする。
【００３０】
インバータＩＮＶ３は、インバータとしてのＰｃｈ  ＭＯＳトランジスタＰＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ３の出力信号をノードＮ５から入力し、ノードＮ５の信号を反転してその信号をノードＮ６からドライブ回路６ｂへ出力する。
【００３１】
次に、デッドタイムコントロール回路の動作について図３を参照して説明する。図３はデッドタイムコントロール回路の動作を示すタイミングチャートである。
【００３２】
図３に示すように、デッドタイムコントロール回路３では、信号入力回路２から出力されたノードＮ１の信号が“Ｌｏｗ”レベルのとき、ノードＮ２の信号が“Ｈｉｇｈ”レベル、ノードＮ３の信号が“Ｌｏｗ”レベルとなる。
【００３３】
次に、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、コンデンサＣ１に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ１を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ２の信号が徐々に“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。傾き制御Ａ部分の傾きは、コンデンサＣ１の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流によって決まる。ノードＮ２の信号レベルがインバータＩＮＶ１の回路閾値以下になると、インバータＩＮＶ１が動作してノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００３４】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ２がＮｃｈ  ＭＯＳトランジスタＮＴ５とカレントミラー回路を構成しているので、Ｎｃｈ  ＭＯＳトランジスタＮＴ２はＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流を調整することができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ２は、傾き制御Ａ部分の傾きを調整することができる。
【００３５】
続いて、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、インバータを構成するＰｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１が動作してノードＮ２の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ２の信号が“Ｈｉｇｈ”レベルに変化後インバータＩＮＶ１から出力されるノードＮ３の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”に変化する。
【００３６】
一方、デッドタイムコントロール回路４では、信号入力回路２から出力されたノードＮ１の信号が“Ｌｏｗ”レベルのとき、インバータＩＮＶ２により反転されてノードＮ４の信号が“Ｈｉｇｈ”レベル、ノードＮ５の信号が“Ｌｏｗ”レベル、ノードＮ６の信号が“Ｈｉｇｈ”レベルとなる。
【００３７】
次に、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、インバータＩＮＶ２が動作してノードＮ４の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、インバータを構成するＰｃｈ  ＭＯＳトランジスタＰＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ３が動作してノードＮ５の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ５の信号が“Ｈｉｇｈ”レベルに変化後インバータＩＮＶ３から出力されるノードＮ６の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。
【００３８】
続いて、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、コンデンサＣ２に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ３を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ５の信号が徐々に“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。傾き制御Ｂ部分の傾きは、コンデンサＣ２の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流によって決まる。ノードＮ５の信号レベルがインバータＩＮＶ３の回路閾値以下になると、インバータＩＮＶ３が動作してノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００３９】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ４がＮｃｈ  ＭＯＳトランジスタＮＴ５とカレントミラー回路を構成しているので、Ｎｃｈ  ＭＯＳトランジスタＮＴ４はＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流を調整することができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ４は、傾き制御Ｂ部分の傾きを調整することができる。
【００４０】
なお、ノードＮ６の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ１となる。一方、ノードＮ３の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ２となる。
【００４１】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ２をＮｃｈ  ＭＯＳトランジスタＮＴ１のソースと低電位側電源Ｖｓｓの間に、Ｎｃｈ  ＭＯＳトランジスタＮＴ４をＮｃｈ  ＭＯＳトランジスタＮＴ３のソースと低電位側電源Ｖｓｓの間にそれぞれ設けているが、Ｎｃｈ  ＭＯＳトランジスタＮＴ２をＰｃｈ  ＭＯＳトランジスタＰＴ１のドレインとＮｃｈ  ＭＯＳトランジスタＮＴ１のドレインの間に、Ｎｃｈ  ＭＯＳトランジスタＮＴ４をＰｃｈ  ＭＯＳトランジスタＰＴ２のドレインとＮｃｈ  ＭＯＳトランジスタＮＴ３のドレインの間に、それぞれ設けてもよい。この場合でも、Ｎｃｈ  ＭＯＳトランジスタＮＴ２はコンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流し、Ｎｃｈ  ＭＯＳトランジスタＮＴ４はコンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流す役目をする。
【００４２】
上述したように、本実施例の半導体装置では、デッドタイムコントロール部５に、外部制御端子（１個）から、入力信号が安定化電源を介してドレイン側のノードＮ７に入力され、一定電流を低電位側電源Ｖｓｓ側に流す電流制御手段としてのＮｃｈ  ＭＯＳトランジスタＮＴ５と、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ２を有し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３と、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ４を有し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４とが設けられている。
【００４３】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。
【００４４】
なお、本実施例では、デッドタイムコントロール回路をインバータ回路に適用したが、ＤＣ−ＤＣコンバータ、レギュレータ、スイッチング電源、或いはＡＤＣ（Analog  to  Digital  Converter）にも適用することができる。また、ＭＯＳトランジスタのゲート絶縁膜にシリコン酸化膜を用いているが、シリコン酸化膜を熱窒化したＳｉＮｘＯｙ膜、シリコン窒化膜（Ｓｉ３Ｎ４）／シリコン酸化膜の積層膜、或いは高誘電体膜（Ｈｉｇｈ−Ｋゲート絶縁膜）等がゲート絶縁膜となるＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor））を用いてもよい。そして、ハイサイド側スイッチング素子にＮｃｈ  パワーＭＯＳトランジスタを用いているが、ハイサイド側スイッチング素子にＰｃｈ  パワーＭＯＳトランジスタを用いてもよい。その場合、デッドタイムコントロール回路３の出力側にインバータを１つ追加するのがよい。更に、ハイサイド側及びローサイド側スイッチング素子にＰｃｈ  パワーＭＯＳトランジスタを用いてもよい。その場合、適宜インバータを追加して信号レベルを調整すればよい。
【実施例２】
【００４５】
次に、本発明の実施例２に係る半導体装置について、図面を参照して説明する。図４はデッドタイムコントロール部を示す回路図である。本実施例では、実施例１のデッドタイムコントロール回路の低電位側電源側に抵抗を追加している。
【００４６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４７】
図４に示すように、デッドタイムコントロール部５ａには、デッドタイムコントロール回路３ａ、デッドタイムコントロール回路４ａ、及びＮｃｈ  ＭＯＳトランジスタＮＴ５が設けられている。
【００４８】
デッドタイムコントロール回路３ａには、一端がＮｃｈ  ＭＯＳトランジスタＮＴ１のソース及びＮｃｈ  ＭＯＳトランジスタＮＴ２のドレインに接続され、他端が低電位側電源Ｖｓｓに接続された抵抗Ｒ１が設けられている。抵抗Ｒ１はコンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓ側に流す機能を有する。なお、デッドタイムコントロール回路３ａは、抵抗Ｒ１以外はデッドタイムコントロール回路３と同一構成である。
【００４９】
デッドタイムコントロール回路４ａには、一端がＮｃｈ  ＭＯＳトランジスタＮＴ３のソース及びＮｃｈ  ＭＯＳトランジスタＮＴ４のドレインに接続され、他端が低電位側電源Ｖｓｓに接続された抵抗Ｒ２が設けられている。抵抗Ｒ２はコンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に流す機能を有する。なお、デッドタイムコントロール回路４ａは、抵抗Ｒ２以外はデッドタイムコントロール回路４と同一構成である。
【００５０】
次に、デッドタイムコントロール回路の動作について図５及び図６を参照して説明する。図５はデッドタイムコントロール回路の動作を示すタイミングチャート、図６はデッドタイムコントロール回路への抵抗挿入効果を示す図、図中の実線（ａ）は抵抗が挿入された本実施例の特性を示し、図中の破線（ｂ）は抵抗が挿入されていない実施例１の特性を示す。ここで、図５に示すデッドタイムコントロール回路の動作は、傾き制御Ａ及び傾き制御Ｂ部分以外、実施例１のデッドタイムコントロール回路の動作と同一なので、傾き制御Ａ及び傾き制御Ｂ部分以外の説明を省略する。また、図６に示すデッドタイムは傾き制御Ａ部分に関するものであるが、傾き制御Ｂ部分も同様なのでその説明を省略する。
【００５１】
図５に示すように、デッドタイムコントロール回路３ａでは、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、コンデンサＣ１に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ１を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ２の信号が徐々に“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。傾き制御Ａ部分の傾きは、コンデンサＣ１の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流によって決まる。ノードＮ２の信号レベルがインバータＩＮＶ１の回路閾値以下になると、インバータＩＮＶ１が動作してノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００５２】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ５、Ｎｃｈ  ＭＯＳトランジスタＮＴ２とカレントミラー回路を構成しているＮｃｈ  ＭＯＳトランジスタＮＴ２、及び抵抗Ｒ１はＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流を調整することができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ２及び抵抗Ｒ１は、傾き制御Ａ部分の傾きを調整することができる。また、抵抗Ｒ１を挿入したことにより、Ｎｃｈ  ＭＯＳトランジスタＮＴ２に流れる電流を少なくしていった場合の傾き制御Ａ部分の傾きの変化量は実施例１よりも少なくなる。
【００５３】
一方、デッドタイムコントロール回路４ａでは、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、コンデンサＣ２に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ３を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ５の信号が徐々に“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。傾き制御Ｂ部分の傾きは、コンデンサＣ２の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流によって決まる。ノードＮ５の信号レベルがインバータＩＮＶ３の回路閾値以下になると、インバータＩＮＶ３が動作してノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００５４】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ５、Ｎｃｈ  ＭＯＳトランジスタＮＴ５とカレントミラー回路を構成しているＮｃｈ  ＭＯＳトランジスタＮＴ４、及び抵抗Ｒ２はＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流を調整することができる。このため、Ｎｃｈ  ＭＯＳトランジスタＮＴ４及び抵抗Ｒ２は、傾き制御Ｂ部分の傾きを調整することができる。また、抵抗Ｒ２を挿入したことにより、Ｎｃｈ  ＭＯＳトランジスタＮＴ４に流れる電流を少なくしていった場合の傾き制御Ｂ部分の傾きの変化量は実施例１よりも少なくなる。
【００５５】
なお、ノードＮ６の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ１ａとなる。一方、ノードＮ３の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ２ａとなる。
【００５６】
図６に示すように、実施例１（破線（ｂ））のデッドタイムコントロール回路では、Ｎｃｈ  ＭＯＳトランジスタＮＴ５に流れる電流に対してデッドタイムが大きく変化し、特に低電流領域で本実施例（実線（ａ））と比較してデッドタイム期間が大きくなる。一方、本実施例（実線（ａ））では、コンデンサＣ１に蓄積された電荷をＮｃｈ  ＭＯＳトランジスタＮＴ２及び抵抗Ｒ１が低電位側電源Ｖｓｓ側に電流として流すので、実施例１（破線（ｂ））よりもＮｃｈ  ＭＯＳトランジスタＮＴ５に流れる電流値に対してデッドタイムの変化量を少なくすることができる。
【００５７】
上述したように、本実施例の半導体装置では、デッドタイムコントロール部５ａに、外部制御端子（１個）から、入力信号が安定化電源を介してドレイン側のノードＮ７に入力され、一定電流を低電位側電源Ｖｓｓ側に流す電流制御手段としてのＮｃｈ  ＭＯＳトランジスタＮＴ５と、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ２と、コンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓに電流として流す抵抗Ｒ１とを有し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３ａと、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ４と、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓに電流として流す抵抗Ｒ４とを有し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４ａとが設けられている。
【００５８】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。更に、抵抗Ｒ１、抵抗Ｒ２を挿入したことにより実施例１よりも低電流領域におけるデッドタイムの変化量を少なくし、制御性を容易にすることができ、実施例１よりもデッドタイムを短縮することができる。
【実施例３】
【００５９】
次に、本発明の実施例３に係る半導体装置について、図面を参照して説明する。図７はデッドタイムコントロール部を示す回路図である。本実施例では、実施例１のデッドタイムコントロール回路の低電位側電源側に抵抗及びトランジスタを追加している。
【００６０】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００６１】
図７に示すように、デッドタイムコントロール部５ｂには、デッドタイムコントロール回路３ｂ、デッドタイムコントロール回路４ｂ、及びＮｃｈ  ＭＯＳトランジスタＮＴ５が設けられている。
【００６２】
デッドタイムコントロール回路３ｂには、一端がＮｃｈ  ＭＯＳトランジスタＮＴ１のソースとＮｃｈ  ＭＯＳトランジスタＮＴ２のドレインの間に接続され、他端が低電位側電源Ｖｓｓに接続された抵抗Ｒ１、及びゲートがノードＮ３に接続され、ドレインがＮｃｈ  ＭＯＳトランジスタＮＴ１のソースとＮｃｈ  ＭＯＳトランジスタＮＴ２のドレインの間に接続され、ソースが低電位側電源Ｖｓｓに接続されたＮｃｈ  ＭＯＳトランジスタＮＴ６が設けられている。抵抗Ｒ１はコンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流す機能をする。そして、Ｎｃｈ  ＭＯＳトランジスタＮＴ６はコンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流す機能をする。なお、デッドタイムコントロール回路３ｂは、抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＮＴ６以外はデッドタイムコントロール回路３と同一構成である。
【００６３】
デッドタイムコントロール回路４ｂには、一端がＮｃｈ  ＭＯＳトランジスタＮＴ３のソースとＮｃｈ  ＭＯＳトランジスタＮＴ４のドレインの間に接続され、他端が低電位側電源Ｖｓｓに接続された抵抗Ｒ２、及びゲートがノードＮ６に接続され、ドレインがＮｃｈ  ＭＯＳトランジスタＮＴ３のソースとＮｃｈ  ＭＯＳトランジスタＮＴ４のドレインの間に接続され、ソースが低電位側電源Ｖｓｓに接続されたＮｃｈ  ＭＯＳトランジスタＮＴ７が設けられている。抵抗Ｒ２はコンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流す機能をする。そして、Ｎｃｈ  ＭＯＳトランジスタＮＴ７はコンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流す機能をする。なお、デッドタイムコントロール回路４ｂは、抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＮＴ７以外はデッドタイムコントロール回路４と同一構成である。
【００６４】
次に、デッドタイムコントロール回路の動作について図８乃至図１０を参照して説明する。図８はデッドタイムコントロール回路の動作を示すタイミングチャート、図９は図８の傾き制御動作を示す拡大タイミングチャート、図９（ａ）は傾き制御Ａ部分の拡大タイミングチャート、図９（ｂ）は傾き制御Ｂ部分の拡大タイミングチャート、図１０はデッドタイムコントロール回路への抵抗及びトランジスタ挿入効果を示す図、図中実線（ａ）は抵抗及びトランジスタが挿入された本実施例の特性を示し、図中破線（ｂ）はトランジスタが挿入されていない実施例２の特性を示す。
【００６５】
ここで、図８及び図９に示すデッドタイムコントロール回路の動作は、傾き制御Ａ及び傾き制御Ｂ部分以外、実施例１のデッドタイムコントロール回路の動作と同一なので、傾き制御Ａ及び傾き制御Ｂ部分以外の説明を省略する。また、図１０に示すデッドタイムは傾き制御Ａ部分に関するものであるが、傾き制御Ｂ部分も同様なのでその説明を省略する。
【００６６】
図８に示すように、デッドタイムコントロール回路３ｂでは、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、コンデンサＣ１に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ１を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ２の信号が徐々に“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。傾き制御Ａ部分の傾きは、コンデンサＣ１の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流によって決まる。ノードＮ２の信号レベルがインバータＩＮＶ１の回路閾値以下になると、インバータＩＮＶ１が動作してノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００６７】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ２がＮｃｈ  ＭＯＳトランジスタＮＴ５とカレントミラー回路を構成しているので、Ｎｃｈ  ＭＯＳトランジスタＮＴ２はＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流を調整することができる。また、抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＮＴ６はＮｃｈ  ＭＯＳトランジスタＮＴ１に流れる電流を調整することができる。そして、図９（ａ）に示すように、本実施例では、ノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する時間は実施例２と同一であるが、ノードＮ２の信号レベルがインバータＩＮＶ１の回路閾値以下になると、Ｎｃｈ  ＭＯＳトランジスタＮＴ６が“ＯＮ”し、実施例２よりも早くコンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流すので、ノードＮ２の“Ｌｏｗ”レベルが逸早く低電位側電源Ｖｓｓレベルになる。
【００６８】
一方、デッドタイムコントロール回路４ｂでは、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、コンデンサＣ２に蓄積された電荷が放電され、その電荷はＮｃｈ  ＭＯＳトランジスタＮＴ３を介して低電位側電源Ｖｓｓ側に電流として流れるので、ノードＮ５の信号が徐々に“Ｈｉｇｈ”から“Ｌｏｗ”レベルに変化する。傾き制御Ｂ部分の傾きは、コンデンサＣ２の電荷量とＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流によって決まる。ノードＮ５の信号レベルがインバータＩＮＶ３の回路閾値以下になると、インバータＩＮＶ３が動作してノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。
【００６９】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＴ４がＮｃｈ  ＭＯＳトランジスタＮＴ５とカレントミラー回路を構成しているので、Ｎｃｈ  ＭＯＳトランジスタＮＴ４はＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流を調整することができる。また、抵抗Ｒ２及びＮｃｈ  ＭＯＳトランジスタＮＴ７はＮｃｈ  ＭＯＳトランジスタＮＴ３に流れる電流を調整することができる。そして、図９（ｂ）に示すように、本実施例では、ノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する時間は実施例２と同一であるが、ノードＮ５の信号レベルがインバータＩＮＶ３の回路閾値以下になると、Ｎｃｈ  ＭＯＳトランジスタＮＴ７が“ＯＮ”し、実施例２よりも早くコンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流すので、ノードＮ５の“Ｌｏｗ”レベルが逸早く低電位側電源Ｖｓｓレベルになる。
【００７０】
なお、ノードＮ６の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ１ｂとなる。一方、ノードＮ３の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ２ｂとなる。
【００７１】
図１０に示すように、Ｎｃｈ  ＭＯＳトランジスタＮＴ６が挿入されていない実施例２（破線（ｂ））では、信号入力回路２から出力されるノードＮ１の信号の切り替わりまでの時間が短くなると、コンデンサＣ１に蓄積されている電荷が充分放電されず、“Ｌｏｗ”レベルの信号が低電位側電源Ｖｓｓに達していないのでデッドタイムが大きくなる。一方、Ｎｃｈ  ＭＯＳトランジスタＮＴ６が挿入されている本実施例（実線（ａ））では、逸早くＮｃｈ  ＭＯＳトランジスタＮＴ６がコンデンサＣ１に蓄積されている電荷を低電位側電源Ｖｓｓ側に電流として流し、“Ｌｏｗ”レベルの信号が低電位側電源Ｖｓｓになっているので、ノードＮ１の信号の切り替わりまでの時間に対するデッドタイムの変化抑えることができる。
【００７２】
上述したように、本実施例の半導体装置では、デッドタイムコントロール部５ｂに、外部制御端子（１個）から、入力信号が安定化電源を介してドレイン側のノードＮ７に入力され、一定電流を低電位側電源Ｖｓｓ側に流す電流制御手段としてのＮｃｈ  ＭＯＳトランジスタＮＴ５と、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ２と、コンデンサＣ１に蓄積された電荷を低電位側電源Ｖｓｓに電流として流す抵抗Ｒ１及びＮｃｈ  ＭＯＳトランジスタＮＴ６とを有し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３ｂと、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓに電流として流すＮｃｈ  ＭＯＳトランジスタＮＴ４と、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓに電流として流す抵抗Ｒ４及びＮｃｈ  ＭＯＳトランジスタＮＴ７とを有し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４ｂとが設けられている。
【００７３】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。更に、実施例１よりも信号入力回路２から出力される信号の切り替わりまでの時間に対するデッドタイムの変化を抑えることができ、実施例１よりもデッドタイムを短縮することができる。
【００７４】
なお、本実施例では、デッドタイムを抑制するために、デッドタイムコントロール回路３ｂに抵抗Ｒ１を、デッドタイムコントロール回路４ｂに抵抗Ｒ２をそれぞれ設けているが、これらをそれぞれ省いてもよい。
【実施例４】
【００７５】
次に、本発明の実施例４に係る半導体装置について、図面を参照して説明する。図１１はデッドタイムコントロール部を示す回路図である。本実施例では、実施例１のデッドタイムコントロール部の構成を変更している。
【００７６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００７７】
図１１に示すように、デッドタイムコントロール部５ｃは、デッドタイムコントロール回路３ｃ、デッドタイムコントロール回路４ｃ、及びＰｃｈ  ＭＯＳトランジスタＰＴ７から構成されている。
【００７８】
Ｐｃｈ  ＭＯＳトランジスタＰＴ７は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがドレインに接続され、ドレインが安定化電源に接続されている。そして、図示しない外部制御端子（１個）から、入力信号がノード８から安定化電源を介してＰｃｈ  ＭＯＳトランジスタＰＴ７に入力され、Ｐｃｈ  ＭＯＳトランジスタＰＴ７は一定電流を流す。
【００７９】
デッドタイムコントロール回路３ｃは、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＴ３、Ｐｃｈ  ＭＯＳトランジスタＰＴ４、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、コンデンサＣ１、抵抗Ｒ３、インバータＩＮＶ１、及びインバータＩＮＶ４から構成されている。
【００８０】
Ｐｃｈ  ＭＯＳトランジスタＰＴ３は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがＰｃｈ  ＭＯＳトランジスタＰＴ７のゲートに接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ３及びＰｃｈ  ＭＯＳトランジスタＰＴ７はカレントミラー回路を構成し、ゲート面積比を変化させることによりＰｃｈ  ＭＯＳトランジスタＰＴ７に流れる電流に対してゲート面積比分Ｐｃｈ  ＭＯＳトランジスタＰＴ３に流れる電流を変化させることができる。このため、Ｐｃｈ  ＭＯＳトランジスタＰＴ７は、Ｐｃｈ  ＭＯＳトランジスタＰＴ３に流れる電流を制御する制御手段として機能する。
【００８１】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１は、ソースがＰｃｈ  ＭＯＳトランジスタＰＴ３のドレインに接続され、ゲートに信号入力回路２から出力された信号をノードＮ１から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ１は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ１のドレインに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートに信号入力回路２から出力された信号をノードＮ１から入力する。
【００８２】
抵抗Ｒ３は、一端が高電位側電源Ｖｄｄに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＴ３のドレインとＰｃｈ  ＭＯＳトランジスタＰＴ１のソースの間に接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ１を介して高電位側電源Ｖｄｄ側から電流を流し、コンデンサＣ１に電荷を蓄積する機能をする。
【００８３】
Ｐｃｈ  ＭＯＳトランジスタＰＴ４は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ３に接続され、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ３のドレインとＰｃｈ  ＭＯＳトランジスタＰＴ１のソースの間に接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ１を介して高電位側電源Ｖｄｄ側から電流を流し、コンデンサＣ１に電荷を蓄積する機能をする。
【００８４】
インバータＩＮＶ４は、インバータＩＮＶ１の出力側のノードＮ３の信号レベルを反転し、その信号をノードＮ９からドライブ回路６ａへ出力する。
【００８５】
デッドタイムコントロール回路４ｃは、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｐｃｈ  ＭＯＳトランジスタＰＴ５、Ｐｃｈ  ＭＯＳトランジスタＰＴ６、Ｎｃｈ  ＭＯＳトランジスタＮＴ３、コンデンサＣ２、抵抗Ｒ４、インバータＩＮＶ２、インバータＩＮＶ３、及びインバータＩＮＶ５から構成されている。
【００８６】
Ｐｃｈ  ＭＯＳトランジスタＰＴ５は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがＰｃｈ  ＭＯＳトランジスタＰＴ７のゲートに接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ５及びＰｃｈ  ＭＯＳトランジスタＰＴ７はカレントミラー回路を構成し、ゲート面積比を変化させることによりＰｃｈ  ＭＯＳトランジスタＰＴ７に流れる電流に対してゲート面積比分Ｐｃｈ  ＭＯＳトランジスタＰＴ５に流れる電流を変化させることができる。このため、Ｐｃｈ  ＭＯＳトランジスタＰＴ７は、Ｐｃｈ  ＭＯＳトランジスタＰＴ５に流れる電流を制御する制御手段として機能する。
【００８７】
Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、ソースがＰｃｈ  ＭＯＳトランジスタＰＴ５のドレインに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ３は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ２のドレインに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。
【００８８】
抵抗Ｒ４は、一端が高電位側電源Ｖｄｄに接続され、他端がＰｃｈ  ＭＯＳトランジスタＰＴ５のドレインとＰｃｈ  ＭＯＳトランジスタＰＴ２のソースの間に接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ２を介して高電位側電源Ｖｄｄ側から電流を流し、コンデンサＣ２に電荷を蓄積する機能をする。
【００８９】
Ｐｃｈ  ＭＯＳトランジスタＰＴ６は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがノードＮ６に接続され、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ５のドレインとＰｃｈ  ＭＯＳトランジスタＰＴ２のソースの間に接続されている。そして、Ｐｃｈ  ＭＯＳトランジスタＰＴ２を介して高電位側電源Ｖｄｄ側から電流を流し、コンデンサＣ２に電荷を蓄積する機能をする。
【００９０】
インバータＩＮＶ５は、インバータＩＮＶ３の出力側のノードＮ６の信号レベルを反転し、その信号をノードＮ１０からドライブ回路６ｂへ出力する。
【００９１】
次に、デッドタイムコントロール回路の動作について図１２を参照して説明する。図１２はデッドタイムコントロール回路の動作を示すタイミングチャートである。
【００９２】
図１２に示すように、デッドタイムコントロール回路３ｃでは、信号入力回路２から出力されたノードＮ１の信号が“Ｌｏｗ”レベルのとき、ノードＮ２の信号が“Ｈｉｇｈ”レベル、ノードＮ３の信号が“Ｌｏｗ”レベル、ノードＮ９の信号が“Ｈｉｇｈ”レベルとなる。
【００９３】
次に、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化すると、インバータとしてのＰｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１が動作してノードＮ２の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、ノードＮ２の信号が“Ｌｏｗ”レベルに変化後ノードＮ３の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ３の信号が“Ｈｉｇｈ”レベルに変化後ノードＮ９の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。
【００９４】
続いて、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、ノードＮ２の信号が徐々に“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。このとき、Ｐｃｈ  ＭＯＳトランジスタＰＴ３が“ＯＮ”し、抵抗Ｒ３に電流が流れ、コンデンサＣ１に電荷が蓄積される。傾き制御Ｃ部分の傾きは、コンデンサＣ１の容量とＰｃｈ  ＭＯＳトランジスタＰＴ１に流れる電流によって決まる。ノードＮ２の信号レベルがインバータＩＮＶ１の回路閾値以上になると、インバータＩＮＶ１が動作してノードＮ３の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。
【００９５】
ここで、Ｐｃｈ  ＭＯＳトランジスタＰＴ３がＰｃｈ  ＭＯＳトランジスタＰＴ７とカレントミラー回路を構成しているので、Ｐｃｈ  ＭＯＳトランジスタＰＴ３はＰｃｈ  ＭＯＳトランジスタＰＴ１を介して高電位側電源Ｖｄｄから流れ込む電流を調整することができる。また、抵抗Ｒ３及びＰｃｈ  ＭＯＳトランジスタＰＴ４はＰｃｈ  ＭＯＳトランジスタＰＴ１を介して低電位側電源Ｖｓｓに流れる電流を調整することができる。
【００９６】
一方、デッドタイムコントロール回路４ｃでは、信号入力回路２から出力されたノードＮ１の信号が“Ｌｏｗ”レベルのとき、インバータＩＮＶ２により反転されてノードＮ４の信号が“Ｈｉｇｈ”レベル、ノードＮ５の信号が“Ｌｏｗ”レベル、ノードＮ６の信号が“Ｈｉｇｈ”レベル、ノードＮ１０の信号が“Ｌｏｗ”レベルとなる。
【００９７】
次に、ノードＮ１の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ４の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、ノードＮ５の信号が、徐々に“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化する。このとき、Ｐｃｈ  ＭＯＳトランジスタＰＴ５が“ＯＮ”し、抵抗Ｒ４に電流が流れ、コンデンサＣ２に電荷が蓄積される。傾き制御Ｄ部分の傾きは、コンデンサＣ２の容量とＰｃｈ  ＭＯＳトランジスタＰＴ２に流れる電流によって決まる。ノードＮ５の信号レベルがインバータＩＮＶ３の回路閾値以上になると、インバータＩＮＶ３が動作してノードＮ６の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。
【００９８】
ここで、Ｐｃｈ  ＭＯＳトランジスタＰＴ５がＰｃｈ  ＭＯＳトランジスタＰＴ７とカレントミラー回路を構成しているので、Ｐｃｈ  ＭＯＳトランジスタＰＴ５はＰｃｈ  ＭＯＳトランジスタＰＴ２を介して高電位側電源Ｖｄｄから流れ込む電流を調整することができる。また、抵抗Ｒ４及びＰｃｈ  ＭＯＳトランジスタＰＴ６はＰｃｈ  ＭＯＳトランジスタＰＴ２を介して高電位側電源Ｖｄｄから流れ込む電流を調整することができる。
【００９９】
続いて、ノードＮ１の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化すると、ノードＮ４の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ５の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化し、ノードＮ６の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化し、ノードＮ１０の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルに変化する。
【０１００】
なお、ノードＮ９の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ１０の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ１ｃとなる。一方、ノードＮ１０の信号が“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベル（ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが“ＯＮ”から“ＯＦＦ”）に変化するときと、ノードＮ９の信号が“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベル（ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴが“ＯＦＦ”から“ＯＮ”）に変化するときとの間がデッドタイムＴ２ｃとなる。
【０１０１】
上述したように、本実施例の半導体装置では、デッドタイムコントロール部５ｃに、外部制御端子（１個）から、入力信号が安定化電源を介してドレイン側のノードＮ８に入力され、一定電流を流す電流制御手段としてのＰｃｈ  ＭＯＳトランジスタＰＴ７と、Ｐｃｈ  ＭＯＳトランジスタＰＴ７の電流に応じて、コンデンサＣ１に電荷を蓄積する電流を高電位側電源Ｖｄｄから流すＰｃｈ  ＭＯＳトランジスタＰＴ３と、コンデンサＣ１に電荷を蓄積する電流を高電位側電源Ｖｄｄから流す抵抗Ｒ３及びＰｃｈ  ＭＯＳトランジスタＰＴ４とを有し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３ｃと、Ｎｃｈ  ＭＯＳトランジスタＮＴ５の電流に応じて、コンデンサＣ２に蓄積された電荷を低電位側電源Ｖｓｓ側に電流として流すＰｃｈ  ＭＯＳトランジスタＰＴ５と、コンデンサＣ２に電荷を蓄積する電流を高電位側電源Ｖｄｄから流す抵抗Ｒ４及びＰｃｈ  ＭＯＳトランジスタＰＴ６を有し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４ｃとが設けられている。
【０１０２】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。更に、実施例１よりもデッドタイムを短縮でき、且つ信号入力回路２から出力される信号の切り替わりまでの時間によらず一定なデッドタイムを得ることができる。
【０１０３】
なお、本実施例では、デッドタイムを制御するために、デッドタイムコントロール回路３ｃに抵抗Ｒ３及びＰｃｈ  ＭＯＳトランジスタＰＴ４を、デッドタイムコントロール回路４ｃに抵抗Ｒ４及びＰｃｈ  ＭＯＳトランジスタＰＴ６をそれぞれ設けているが、これらをそれぞれを省いてもよい。
【実施例５】
【０１０４】
次に、本発明の実施例５に係る半導体装置について、図面を参照して説明する。図１３はデッドタイムコントロール部を示す回路図である。本実施例では、外部制御端子と低電位側電源の間で、且つデッドタイムコントロール部の外部に設けられた抵抗によりデッドタイムを制御している。
【０１０５】
図１３に示すように、デッドタイムコントロール部５ｄには、デッドタイムコントロール回路３ｄ、デッドタイムコントロール回路４ｄ、外部制御端子Ｐａｄ１、及び抵抗Ｒ５が設けられている。
【０１０６】
デッドタイムコントロール回路３ｄは、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、コンデンサＣ１、及びインバータＩＮＶ１から構成されている。
【０１０７】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１は、ソースが高電位側電源Ｖｄｄに接続され、ゲートに実施例１の信号入力回路２から出力された信号をノードＮ１から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ１は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ１のドレインに接続され、ゲートに実施例１の信号入力回路２から出力された信号をノードＮ１から入力する。Ｐｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１は、インバータ動作し、入力側のノードＮ１の信号レベルを反転してその信号を出力側のノードＮ２に出力する。
【０１０８】
コンデンサＣ１は、一端がＰｃｈ  ＭＯＳトランジスタＰＴ１のドレイン及びＮｃｈ  ＭＯＳトランジスタＮＴ１のドレインとインバータＩＮＶ１の間（ノードＮ２）に接続され、他端が低電位側電源Ｖｓｓに接続され、電荷を蓄積或いは放電し、信号入力回路から出力された信号の変化の傾きを緩やかにする役目をする。
【０１０９】
インバータＩＮＶ１は、インバータとしてのＰｃｈ  ＭＯＳトランジスタＰＴ１及びＮｃｈ  ＭＯＳトランジスタＮＴ１の出力信号をノードＮ２から入力し、その信号を反転してノードＮ３から出力信号を実施例１と同様にドライブ回路６ａへ出力する。
【０１１０】
デッドタイムコントロール回路４ｄは、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ３、コンデンサＣ２、インバータＩＮＶ２、及びインバータＩＮＶ３から構成されている。
【０１１１】
インバータＩＮＶ２は、実施例１の信号入力回路２から出力された信号を入力し、その信号を反転して出力側のノードＮ４から出力信号を出力する。
【０１１２】
Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、ソースが高電位側電源Ｖｄｄに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ３は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ２のドレインに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｐｃｈ  ＭＯＳトランジスタＰＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ３は、インバータ動作し、入力側のノードＮ４の信号レベルを反転してその信号を出力側のノードＮ５に出力する。
【０１１３】
コンデンサＣ２は、一端がＰｃｈ  ＭＯＳトランジスタＰＴ２のドレイン及びＮｃｈ  ＭＯＳトランジスタＮＴ３のドレインとインバータＩＮＶ３の間（ノードＮ５）に接続され、他端が低電位側電源Ｖｓｓに接続され、電荷を蓄積或いは放電し、信号入力回路から出力された信号の変化の傾きを緩やかにする役目をする。
【０１１４】
インバータＩＮＶ３は、インバータとしてのＰｃｈ  ＭＯＳトランジスタＰＴ２及びＮｃｈ  ＭＯＳトランジスタＮＴ３の出力信号をノードＮ５から入力し、その信号を反転してノードＮ６から出力信号を実施例１と同様にドライブ回路６ｂへ出力する。
【０１１５】
外部制御端子Ｐａｄ１は、Ｎｃｈ  ＭＯＳトランジスタＮＴ１のソース、Ｎｃｈ  ＭＯＳトランジスタＮＴ３のソース、及び抵抗Ｒ５の一端に接続されている。外部抵抗としての抵抗Ｒ５は、他端が低電位側電源Ｖｓｓに接続され、コンデンサＣ１が放電するときのノードＮ２の電位の傾き、及びコンデンサＣ２が放電するときのノードＮ５の電位の傾きを制御する制御手段としての役目を行う。このため、実施例１と同様にハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが共にオフするようにデッドタイムコントロールをすることができる。
【０１１６】
上述したように、本実施例の半導体装置では、抵抗Ｒ５と、コンデンサＣ１によりノードＮ２の電位の傾きを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３ｄと、抵抗Ｒ５とコンデンサＣ２によりノードＮ５の電位の傾きを制御し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４ｄとが設けられている。
【０１１７】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。また、実施例１よりもデッドタイムコントロール部の構成を簡略化できるので、インバータ回路のコストを削減することができる。
【０１１８】
なお、本実施例では、抵抗Ｒ５を設けているが、抵抗Ｒ５の代わりに外部制御端子Ｐａｄ１と低電位側電源Ｖｓｓの間に定電流源を設けてもよい。
【実施例６】
【０１１９】
次に、本発明の実施例６に係る半導体装置について、図面を参照して説明する。図１４はデッドタイムコントロール部を示す回路図である。本実施例では、高電位側電源と外部制御端子の間で、且つデッドタイムコントロール部の外部に設けられた抵抗によりデッドタイムを制御している。
【０１２０】
以下、実施例５と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【０１２１】
図１４に示すように、デッドタイムコントロール部５ｅは、デッドタイムコントロール回路３ｅ、デッドタイムコントロール回路４ｅ、外部制御端子Ｐａｄ２、及び抵抗Ｒ６が設けられている。
【０１２２】
デッドタイムコントロール回路３ｅは、Ｐｃｈ  ＭＯＳトランジスタＰＴ１、Ｎｃｈ  ＭＯＳトランジスタＮＴ１、コンデンサＣ１、及びインバータＩＮＶ１から構成されている。
【０１２３】
Ｐｃｈ  ＭＯＳトランジスタＰＴ１は、ゲートに信号入力回路２から出力された信号をノードＮ１から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ１は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ１のドレインに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートに信号入力回路２から出力された信号をノードＮ１から入力する。
【０１２４】
デッドタイムコントロール回路４ｅは、Ｐｃｈ  ＭＯＳトランジスタＰＴ２、Ｎｃｈ  ＭＯＳトランジスタＮＴ３、コンデンサＣ２、インバータＩＮＶ２、及びインバータＩＮＶ３から構成されている。
【０１２５】
Ｐｃｈ  ＭＯＳトランジスタＰＴ２は、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。Ｎｃｈ  ＭＯＳトランジスタＮＴ３は、ドレインがＰｃｈ  ＭＯＳトランジスタＰＴ２のドレインに接続され、ソースが低電位側電源Ｖｓｓに接続され、ゲートにインバータＩＮＶ２から出力された信号をノードＮ４から入力する。
【０１２６】
外部制御端子Ｐａｄ２は、Ｐｃｈ  ＭＯＳトランジスタＰＴ１のソース、Ｐｃｈ  ＭＯＳトランジスタＰＴ２のソース、及び抵抗Ｒ６の一端に接続されている。
【０１２７】
外部抵抗としての抵抗Ｒ６は、他端が高電位側電源Ｖｄｄに接続され、コンデンサＣ１が充電されるときのノードの電位の傾き、及びコンデンサＣ２が放電されるときのノードＮ５の電位の傾きを制御する制御手段としての役目を行う。このため、実施例１と同様にハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴが共にオフするようにデッドタイムコントロールをすることができる。なお、抵抗Ｒ６の代わりに高電位側電源Ｖｄｄと外部端子Ｐａｄ２の間に定電流源を設けてもよい。
【０１２８】
上述したように、本実施例の半導体装置では、抵抗Ｒ６と、コンデンサＣ１によりノードＮ２の電位の傾きを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路３ｅと、コンデンサＣ２によりノードＮ５の電位の傾きを制御し、ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのオン・オフを制御し、ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設ける信号を生成するデッドタイムコントロール回路４ｅとが設けられている。
【０１２９】
このため、外部制御端子が一つでもハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタＨＮＴ及びローサイド側Ｎｃｈ  パワーＭＯＳトランジスタＬＮＴのデッドタイムを設定することができる。したがって、インバータ回路の端子数を従来よりも低減することができる。また、実施例１よりもデッドタイムコントロール部の構成を簡略化できるので、インバータ回路のコストを削減することができる。
【０１３０】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【０１３１】
例えば、実施例では、ハイサイド側スイッチング素子及びローサイド側スイッチング素子にパワーＭＯＳトランジスタを適用していているが、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などのパワー素子を適用してもよい。また、昇圧型ドライバ部にデッドタイムコントロール部を設けているが、降圧型ドライバ部にデッドタイムコントロール部を設けてもよい。
【０１３２】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、外部制御端子と前記低電位側電源の間に設けられ、制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられた第１のコンデンサとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、前記外部制御端子と前記低電位側電源の間に設けられ、前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられた第２のコンデンサとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路と、前記高電位側電源と前記外部制御端子の間に設けられ、前記ハイサイド側スイッチング素子及び前記ローサイド側スイッチング素子のデッドタイムを制御する抵抗とを具備する半導体装置。
【０１３３】
（付記２）  高電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するハイサイド側スイッチング素子と、低電位側電源側に設けられ、ゲートに入力される信号によりオン・オフ動作するローサイド側スイッチング素子と、外部制御端子から入力される入力信号にもとづいて、定電流を生成する電流制御回路と、制御信号が入力される第１のインバータと、前記第１のインバータの出力ノードと前記低電位側電源の間に設けられ、ＭＯＳトランジスタのゲート容量から構成される第１のコンデンサと、前記第１のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第１のトランジスタとを有し、前記ハイサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第１のデッドタイムコントロール回路と、前記制御信号の反転信号が入力される第２のインバータと、前記第２のインバータの出力ノードと前記低電位側電源の間に設けられ、ＭＯＳトランジスタのゲート容量から構成される第２のコンデンサと、前記第２のインバータの低電位側と前記低電位側電源の間に設けられ、ゲートが前記電流制御回路に接続された第２のトランジスタとを有し、前記ローサイド側スイッチング素子のオン・オフ動作を制御する信号を生成する第２のデッドタイムコントロール回路とを具備する半導体装置。
【図面の簡単な説明】
【０１３４】
【図１】本発明の実施例１に係る半導体装置としてのハーフブリッジ型インバータ回路のドライバ部を示す回路図。
【図２】本発明の実施例１に係るデッドタイムコントロール部を示す回路図。
【図３】本発明の実施例１に係るデッドタイムコントロール回路の動作を示すタイミングチャート。
【図４】本発明の実施例２に係るデッドタイムコントロール部を示す回路図。
【図５】本発明の実施例２に係るデッドタイムコントロール回路の動作を示すタイミングチャート。
【図６】本発明の実施例２に係るデッドタイムコントロール回路への抵抗挿入効果を示す図。
【図７】本発明の実施例３に係るデッドタイムコントロール部を示す回路図。
【図８】本発明の実施例３に係るデッドタイムコントロール回路の動作を示すタイミングチャート。
【図９】図８の傾き制御動作を示す拡大タイミングチャート。
【図１０】本発明の実施例３に係るデッドタイムコントロール回路への抵抗及びトランジスタ挿入効果を示す図。
【図１１】本発明の実施例４に係るデッドタイムコントロール部を示す回路図。
【図１２】本発明の実施例４に係るデッドタイムコントロール回路の動作を示すタイミングチャート。
【図１３】本発明の実施例５に係るデッドタイムコントロール部を示す回路図。
【図１４】本発明の実施例６に係るデッドタイムコントロール部を示す回路図。
【符号の説明】
【０１３５】
１  ドライバ部
２  信号入力回路
３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、４、４ａ、４ｂ、４ｃ、４ｄ、４ｅ  デッドタイムコントロール回路
５、５ａ、５ｂ、５ｃ、５ｄ、５ｅ  デッドタイムコントロール部
６ａ、６ｂ  ドライブ回路
Ｃ１、Ｃ２  コンデンサ
ＨＮＴ  ハイサイド側Ｎｃｈ  パワーＭＯＳトランジスタ
ＩＮ  入力端子
ＩＮＶ１〜５  インバータ
ＬＮＴ  ローサイド側Ｎｃｈ  パワーＭＯＳトランジスタ
Ｎ１〜１２  ノード
ＮＴ１〜７  Ｎｃｈ  ＭＯＳトランジスタ
ＯＵＴ  出力端子
Ｐａｄ１、Ｐａｄ２  外部制御端子
ＰＴ１〜７  Ｐｃｈ  ＭＯＳトランジスタ
Ｒ１〜６  抵抗
Ｖｄｄ  高電位側電源
Ｖｓｓ  低電位側電源
【図１】
2007068295.tif 000003
【図２】
2007068295.tif 000004
【図３】
2007068295.tif 000005
【図４】
2007068295.tif 000006
【図５】
2007068295.tif 000007
【図６】
2007068295.tif 000008
【図７】
2007068295.tif 000009
【図８】
2007068295.tif 000010
【図９】
2007068295.tif 000011
【図１０】
2007068295.tif 000012
【図１１】
2007068295.tif 000013
【図１２】
2007068295.tif 000014
【図１３】
2007068295.tif 000015
【図１４】
2007068295.tif 000016