(57)【要約】【課題】  リダンダンシ回路付き半導体記憶装置において、書換えストレスなどにより劣化してきた不良メモリセルを救済することが可能な半導体記憶装置を提供する。【解決手段】  電気的にデータの書き込み及び消去が可能な半導体記憶装置において、メモリ領域におけるメモリセルのデータを読み出すときに、そのメモリセルの保持特性を監視する監視手段と、監視手段の出力に基づいて前記メモリセルの保持特性が劣化したことを記憶する記憶手段とを有し、アドレス制御回路により前記記憶手段のデータを基に劣化が検出されたメモリセルを別のアドレスのメモリセルに置き換えて読み書きする。【選択図】  図１
2007220249.tif 000002
【特許請求の範囲】
【請求項１】
電気的にデータの書き込み及び消去が可能な半導体記憶装置において、
メモリ領域におけるメモリセルのデータを読み出すときに、そのメモリセルの保持特性を監視する監視手段と、
監視手段の出力に基づいて前記メモリセルの保持特性が劣化したことを記憶する記憶手段と、
を有し、
アドレス制御回路により前記記憶手段のデータを基に劣化が検出されたメモリセルを別のアドレスのメモリセルに置き換えて読み書きすることを特徴とする半導体記憶装置。
【請求項２】
電気的にデータの書き込み及び消去が可能な半導体記憶装置において、
データを保存するメモリ領域と、
前記メモリ領域におけるメモリセルが不良となった場合に前記メモリ領域の代わりに置き換えられるリダンダンシメモリ領域と、
前記メモリ領域の良・不良を示すデータを格納するエラーデータ用記憶装置と、
命令により前記メモリ領域をアクセスするアドレスを指定するためにアドレスを格納するアドレスレジスタと、
前記メモリ領域または、前記リダンダンシメモリ領域を前記アドレスレジスタと前記エラーデータ用記憶装置の出力を受けてアドレス指定するアドレス制御回路と、
前記メモリ領域におけるメモリセルの劣化を監視するためにメモリセルから読み出したメモリセルの閾値電圧レベルと予め設定された判定レベルとの大小判定を行うセンスアンプと、
前記センスアンプの判定結果に基づいて前記データを読み出したメモリセルの属するメモリ領域の良否を判定し、該判定結果を前記エラーデータ用記憶装置に出力する判定手段と、
を有し、
前記アドレス制御回路は、前記エラーデータ用記憶装置から受け取ったデータからメモリセルの劣化が認識された場合には、前記リダンダンシメモリ領域をアクセスすることを特徴とする半導体記憶装置。
【請求項３】
前記アドレス制御回路は、前記エラーデータ用記憶装置から受け取ったデータからメモリセルの劣化が認識された場合には、前記アドレスレジスタから読み出したアドレスを別のアドレスに置換することにより前記リダンダンシメモリ領域に対し、データの書き込みを行うことを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】
前記メモリ領域およびリダンダンシメモリ領域にはＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用されることを特徴とする請求項２または３のいずれかに記載の半導体記憶装置。
【請求項５】
前記メモリ領域の良・不良のデータを格納するエラーで用記憶装置には、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用されることを特徴とする請求項１乃至３のいずれかに記載の半導体記憶装置。
【請求項６】
前記メモリセルの劣化を監視するために該メモリセルから読み出した閾値電圧レベルと予め設定された判定レベルとの大小判定を行う前記センスアンプは、データの読み出し専用のセンスアンプとは異なる判定レベルを有することを特徴とする請求項１乃至４のいずれかに記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き換え可能な半導体記憶装置に係り、特に不良メモリを補間するためのリダンダンシメモリ領域を備えた半導体記憶装置に関する。
【背景技術】
【０００２】
電気的に書き換え可能な半導体記憶装置においてメモリセルの保持特性は、書換えのストレスにより半導体基板とゲート間に形成された酸化膜が劣化していき、データの保持ができなくなってしまう。リダンダンシメモリ領域を備えた半導体記憶装置でなければ、わずか1ビットの不良のためにＩＣが不良と判断されてしまい，影響度が高くなりやすい。図２に従来の周知のリダンダンシ付き半導体記憶装置の構成を示している。このリダンダンシ付き半導体記憶装置は不良メモリセルが発見された場合にワード線を置換するものである（特許文献１参照）。
【特許文献１】特開平１１−１０２５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来は、リダンダンシ付き半導体記憶装置は不良メモリセルが発見された場合にワード線を置換するため、初期故障に関しては救済できる。
しかし、書換えストレスにより劣化してきたアドレスに関しては救済ができていなかった。
図２は従来のリダンダンシ付き半導体記憶装置の構成を示している。この半導体記憶装置は、２ワードを構成する２つのメモリ領域１１１、１１２と余剰のリダンダンシメモリ領域１１３からなる３ワード構成の半導体記憶装置である。エラーデータ用記憶装置１１４とアドレスレジスタ１１８の結果を受けてセレクタ１１９によりワードドライバ１１５、１１６、１１７を組み合わせてリダンダンシ付き半導体記憶装置を実現している。この場合、２ワードのメモリ領域に対して、１つのリダンダンシメモリ領域を有しており、初期故障に対応できるようになっている。したがって、出荷後、市場でユーザが書換えを繰り返してメモリセル劣化した場合には、その劣化したメモリセルが属するメモリ領域を救済することができなかった。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、ユーザがデータの書換えを繰り返すことによりメモリセルが劣化した場合においてもそのメモリセルが属するメモリ領域を救済できるリダンダンシメモリ領域を備えた半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る半導体記憶装置は、電気的にデータの書き込み及び消去が可能な半導体記憶装置において、メモリ領域におけるメモリセルのデータを読み出すときに、そのメモリセルの保持特性を監視する監視手段と、監視手段の出力に基づいて前記メモリセルの保持特性が劣化したことを記憶する記憶手段とを有し、アドレス制御回路により前記記憶手段のデータを基に劣化が検出されたメモリセルを別のアドレスのメモリセルに置き換えて読み書きすることを特徴とする。
【０００６】
また、電気的にデータの書き込み及び消去が可能な半導体記憶装置において、データを保存するメモリ領域と、前記メモリ領域におけるメモリセルが不良となった場合に前記メモリ領域の代わりに置き換えられるリダンダンシメモリ領域と、前記メモリ領域の良・不良を示すデータを格納するエラーデータ用記憶装置と、命令により前記メモリ領域をアクセスするアドレスを指定するためにアドレスを格納するアドレスレジスタと、前記メモリ領域または、前記リダンダンシメモリ領域を前記アドレスレジスタと前記記憶装置の出力を受けてアドレス指定するアドレス制御回路と、前記メモリ領域におけるメモリセルの劣化を監視するためにメモリセルから読み出した閾値電圧レベルと予め設定された判定レベルとの大小判定を行うセンスアンプと、前記センスアンプの判定結果に基づいて前記データを読み出したメモリセルの属するメモリ領域の良否を判定し、該判定結果を前記エラーデータ用記憶装置に出力する判定手段とを有し、前記アドレス制御回路は、前記記憶装置から受け取ったデータからメモリセルの劣化が認識された場合には、前記リダンダンシメモリ領域をアクセスすることを特徴とする。
【０００７】
また、本発明に係る半導体記憶装置は、前記アドレス制御回路は、前記エラーデータ用記憶装置から受け取ったデータからメモリセルの劣化が認識された場合には、前記アドレスレジスタから読み出したアドレスを別のアドレスに置換することにより前記リダンダンシメモリ領域に対し、データの書き込みを行うことを特徴とする。
【０００８】
また、本発明に係る半導体記憶装置は、前記データを保存するメモリ領域にはＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用されることを特徴とする。
【０００９】
また、本発明に係る半導体記憶装置は、前記メモリ領域の良・不良のデータを格納するエラーデータ用記憶装置には、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用されることを特徴とする。
【００１０】
また、本発明に係る半導体記憶装置は、前記メモリセルの劣化を監視するために該メモリセルから読み出した閾値電圧レベルと予め設定された判定レベルとの大小判定を行う前記センスアンプは、データの読み出し専用のセンスアンプとは異なる判定レベルを有することを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、メモリセルの保持特性の監視、すなわちメモリセルの閾値電圧を監視し、劣化が認められた場合に別のアドレスを指定することにより劣化したメモリセルが属するメモリ領域の代わりにリダンダンシメモリ領域を使用可能とし、市場においてメモリセルが劣化した場合に、その劣化したメモリセルが属するメモリ領域を救済することができ、リダンダンシメモリ領域を備えた半導体記憶装置全体としての延命が可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面を参照して説明する。本発明の実施形態に係る半導体記憶装置の構成を図１に示す。同図において、本発明の実施形態に係る半導体記憶装置は、データを保存するメモリ領域１０、１１と、リダンダンシメモリ領域１２と、エラーデータ用記憶装置２０と、ワードドライバ３０、３１、３２と、アドレスレジスタ４０と、セレクタ５０と、低閾値判定センスアンプ６０と、高閾値判定センスアンプ６１と、データ比較回路７０と、インバータ８０、８１、アンドゲート８２、８３、８４とを有している。
【００１３】
メモリ領域１０、１１はユーザが任意のデータを書き込むことができるメモリ領域であり、リダンダンシメモリ領域１２は、メモリ領域１０、またはメモリ領域１１におけるメモリセルが不良となった場合にメモリ領域１０、またはメモリ領域１１の代わりに置き換えられるメモリ領域である。メモリ領域１０、１１及びリダンダンシメモリ領域１２は、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用される。
【００１４】
エラーデータ用記憶装置２０は、メモリ領域１０、またはメモリ領域１１からデータを読み出した際にデータ比較回路７０から出力されるメモリ領域におけるメモリセルの良・不良を示す判定データを該当メモリセルのアドレスデータとともに格納する。なお、本実施形態では、エラーデータ用記憶装置２０は、メモリセルが不良である場合にのみ、該メモリセルが不良（エラー）であることを示す判定データと、該当メモリセルのアドレスデータとを格納するものとする。
【００１５】
また、エラーデータ用記憶装置２０は、データの読み出し時、または書き込み時に、アドレスレジスタ４０からアドレスデータを受け取った際に、該受け取ったアドレスデータと、すでにエラーデータ用記憶装置２０に格納されているメモリセル不良と判定されたメモリセルのアドレスデータとが一致した場合に一致信号をセレクタ５０に出力する機能を有している。エラーデータ用記憶装置２０は、ＥＰＲＯＭ、ＥＥＰＲＯＭ、Ｆｌａｓｈ−ＥＥＰＲＯＭ、ＭＲＡＭ等の書き換え可能なメモリが使用される。エラーデータ用記憶装置２０は、本発明の記憶手段に相当する。
【００１６】
アドレスレジスタ４０は、外部から入力される命令によりメモリ領域１０、またはメモリ領域１１をアクセスするためのアドレスを格納する機能を有している。
セレクタ５０は、メモリ領域１０、１１のいずれか、または、リダンダンシメモリ領域１２をアドレスレジスタ４０とエラーデータ用記憶装置２０の出力を受けてアドレス指定する。セレクタ５０は、本発明のアドレス制御回路に相当する。
【００１７】
低閾値判定センスアンプ６０は、メモリ領域１０、１１におけるメモリセルの劣化を監視するためにメモリ領域１０またはメモリセル領域１１におけるメモリセルから読み出した閾値電圧レベルＶTHと、予め設定されたメモリセルから第１のレベル判定レベルＶLとの大小判定を行い、ＶTH＞ＶLのとき、ハイレベルの信号を出力し、ＶTH≦ＶLのとき、ローレベルの信号を出力する機能を有している。ここで、第１の判定レベルＶLとは、メモリ領域１０、またはメモリ領域１１に書き込まれたからデータ「１」（フローティングゲートに電荷が注入された状態）を読み出す際にデータ「１」と認識できる閾値電圧レベルの下限値近傍の電圧レベルとする。
【００１８】
高閾値判定センスアンプ６１は、メモリ領域１０、１１におけるメモリセルの劣化を監視するためにメモリ領域１０またはメモリセル領域１１におけるメモリセルから読み出した閾値電圧レベルＶTHと、予め設定されたメモリセルから第２のレベル判定レベルＶHとの大小判定を行い、ＶTH＞ＶHのとき、ハイレベルの信号を出力し、ＶTH≦ＶHのとき、ローレベルの信号を出力する機能を有している。ここで、第２の判定レベルＶHとは、第１の判定レベルＶLに誤判定しない程度のマージン分を加えた第１の判定レベルＶLより高い電圧レベルである。
【００１９】
本実施形態では、低閾値判定センスアンプ６０及び高閾値判定センスアンプ６１は、通常、データの読み出しに使用される読み出し専用センスアンプ（図示せず）とは、別設されたものであり、読み出し専用センスアンプとは、判定レベルが異なるが、低閾値判定センスアンプ６０を読み出し専用センスアンプと兼用することも可能である。
【００２０】
また、データ比較回路７０は、低閾値判定センスアンプ６０及び高閾値判定センスアンプ６１の判定結果に基づいて、データを読み出したメモリセルの属するメモリ領域の良否を判定し、該判定結果をエラーデータ用記憶装置２０に出力する機能を有している。
【００２１】
具体的には、データ比較回路７０は、低閾値判定センスアンプ６０の出力がハイレベルでかつ高閾値判定センスアンプ６１の出力がローレベルであるとき、すなわち、メモリセルから読み出した閾値電圧レベルＶTHが、第１の判定レベルＶLと第２のレベル判定レベルＶHとの間にあるとき、該当メモリセルは劣化したと判定し、該当メモリセルが不良であることを示す判定信号をエラーデータ用記憶装置２０に出力する。
なお、データ比較回路７０は、本発明の判定手段に相当する。また、閾値判定センスアンプ６０、高閾値判定センスアンプ６１及びデータ比較回路７０は、本発明の監視手段に相当する。
【００２２】
セレクタは、エラーデータ用記憶装置２０から受け取ったデータからメモリセルの劣化が認識された場合にはリダンダンシメモリ領域をアクセスする。すなわち、セレクタは、メモリ領域１０、またはメモリ領域１１からのデータ読出し時にアドレスレジスタ４０からアドレスデータを受け取った際に、該受け取ったアドレスデータと、すでにエラーデータ用記憶装置２０に格納されているメモリセル不良と判定されたメモリセルのアドレスデータとが一致したことによりエラーデータ用記憶装置２０から出力される一致信号が入力された場合には、リダンダンシメモリ領域をアクセスする。
【００２３】
上記構成において、メモリ領域１０または、メモリ領域１１からのデータを読み出し時に命令により外部からアドレスがアドレスレジスタ４０に入力され、ラッチされる。エラーデータ用記憶装置２０から一致信号が出力されていない状態では、セレクタ５０からインバータ８１及びバッファ８４にローレベルの信号が出力され、アンドゲート８２、８３の各々の一方の入力端子がハイレベルの状態になるため、リダンダンシメモリ領域１２はアクセスされず、メモリ領域１０、１１がアクセス可能な状態となる。この状態下で、アドレスレジスタ４０にアドレスが順次、更新され入力される毎にメモリ領域１０、１１のいずれかにおけるアドレス指定されたメモリセルからデータの読み出しが行われる。
【００２４】
このデータの読み出し時に通常、データの読み出しに使用される読み出し専用センスアンプ（図示せず）とは、別設された判定レベルの異なる低閾値判定センスアンプ６０及び高閾値判定センスアンプ６１により同時にデータの読み出しが行われる。
メモリエリア１０、１１のいずれかに劣化したメモリセルが存在する場合には、劣化したメモリセルから読み出された閾値電圧レベルＶTHが低閾値判定センスアンプ６０及び高閾値判定センスアンプ６１の判定レベルの中間にまで低下した状態となっており、この状態では低閾値判定センスアンプ６０の出力がハイレベルでかつ高閾値判定センスアンプ６１の出力がローレベルとなる。
【００２５】
データ比較回路７０は、低閾値判定センスアンプ６０及び高閾値判定センスアンプ６１の出力を取り込み、メモリセルから読み出した閾値電圧レベルＶTHが、第１の判定レベルＶLと第２のレベル判定レベルＶHとの間にあるとき、該当メモリセルは劣化したと判定し、該当メモリセルが不良であることを示す判定信号をエラーデータ用記憶装置２０に出力する。
【００２６】
エラーデータ用記憶装置２０は、データ比較回路７０から出力されるメモリ領域におけるメモリセルの不良を示す判定データを該当メモリセルのアドレスデータとともに格納する。
このようにしてエラーデータ用記憶装置２０にメモリセルの不良を示す判定データが格納された後に、メモリ領域１０、またはメモリ領域１１に対しデータの書き込みが行われる。
【００２７】
まず、外部より命令により入力されたメモリ領域１０、またはメモリ領域１１のメモリセルをアクセスするためのアドレスは、アドレスレジスタ４０にラッチされ、該アドレスによりワードドライバ３０、またなワードドライバ３１を介してメモリ領域１０、またはメモリ領域１１におけるメモリセルがアクセスされ、データの書き込みが行われる。
【００２８】
このデータの書き込みの動作は、アドレスレジスタ４０に入力されるアドレスが更新される毎に行われるが、その際に、エラーデータ用記憶装置２０では、アドレスレジスタ４０からアドレスデータを受け取った際に、該受け取ったアドレスデータと、すでにエラーデータ用記憶装置２０に格納されているメモリセル不良と判定されたメモリセルのアドレスデータとが一致した場合に一致信号をセレクタ５０に出力する。
【００２９】
この結果、セレクタはインバータ８１及びバッファ８４にハイレベルの信号を出力し、アンドゲート８２、８３の各々の一方の入力端子がローレベルとなるため、リダンダンシメモリ領域１２のみアクセス可能な状態となり、リダンダンシメモリ領域１２にデータの書き込みが行われる。すなわち、セレクタ５０は、エラーデータ用記憶装置２０から受け取ったデータ（一致信号）からメモリ領域１０、１１におけるメモリセルの劣化が認識された場合には、アドレスレジスタ４０から読み出したアドレスを別のアドレスに置換することによりリダンダンシメモリ領域１２に対し、データの書き込みを行う。
【００３０】
このようにしてメモリセルが劣化して読み出された閾値電圧レベルが故障（エラー）判定された結果、半導体記憶装置が不良と判定することが半導体記憶装置自身で予測することが可能となる。
さらにエラー情報を利用してメモリ領域を置き換えることにより半導体記憶装置としての寿命を延ばすことが可能となる。
【００３１】
以上、本発明の実施形態を、１アドレス分のメモリセルを備えたリダンダンシメモリ領域１２を設けるような構成として説明したが、複数アドレス分のメモリセルを備えたリダンダンシメモリ領域１２と、リダンダンシメモリ領域１２のアドレスを制御する第二のアドレスレジスタを設けるように構成することも可能であり、この場合はさらに半導体国装置としての寿命を延ばすことが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に係る半導体記憶装置の構成を示すブロック図。
【図２】従来の半導体記憶装置の構成を示すブロック図。
【符号の説明】
【００３３】
１０、１１…メモリ領域
１２…リダンダンシメモリ領域
２０…エラーデータ用記憶装置
３０、３１、３２…ワードドライバ
４０…アドレスレジスタ
５０…セレクタ
６０…低閾値判定センスアンプ
６１…高閾値判定センスアンプ
７０…データ比較回路
８０、８１…インバータ
８２，８３，８４…アンドゲート
【図１】
2007220249.tif 000003
【図２】
2007220249.tif 000004