(57)【要約】【課題】トレンチ構造を有する半導体基板の製造方法において、その製造過程における埋込絶縁膜（中間絶縁層）からの素子形成層（活性層）の剥離を防止する技術を提案する。【解決手段】支持基板５３、埋込絶縁膜５２及び素子形成層５１が順に積層され、該素子形成層５１に素子分離のためのトレンチ５６を有する半導体基板の製造方法であって、前記素子形成層５１における素子形成領域Ｅとその外周部とが、少なくとも一部で素子形成層５１にて接続された状態となるように、該素子形成領域Ｅの外周に沿って単数又は複数のトレンチ５６を素子形成層５１に形成する工程と、前記素子形成領域Ｅとその外周部とを接続する素子形成層５１を酸化する工程と、前記トレンチ５６に絶縁物５８を充填する工程とを含み、個々の素子形成領域Ｅを独立させないように素子形成層５１にトレンチ５６を形成する。【選択図】図４
2007220718.tif 000002
【特許請求の範囲】
【請求項１】
支持基板、埋込絶縁膜及び素子形成層が順に積層され、該素子形成層に素子分離のためのトレンチを有する半導体基板の製造方法であって、
前記素子形成層における素子形成領域と、その外周部とが、少なくとも一部で素子形成層にて接続された状態となるように、該素子形成領域の外周に沿って単数又は複数のトレンチを素子形成層に形成する工程と、
前記素子形成領域と、その外周部とを接続する素子形成層を酸化する工程と、
前記トレンチに絶縁物を充填する工程とを、
含むことを特徴とする、半導体基板の製造方法。
【請求項２】
前記トレンチは、前記埋込絶縁膜に到達する深さを有し、前記素子形成領域の外周に沿って隣接するトレンチ間に所定間隔をおいて断続的に設けられることを特徴とする、
請求項１に記載の半導体基板の製造方法。
【請求項３】
前記トレンチ間の所定間隔は、０．１μｍ以上且つ１μｍ以下とすることを特徴とする、
請求項２に記載の半導体基板の製造方法。
【請求項４】
前記トレンチは、該トレンチの底面と前記埋込絶縁膜との間に所定の厚みを残した深さを有し、前記素子形成領域の外周に沿って連続的に設けられることを特徴とする、
請求項１に記載の半導体基板の製造方法。
【請求項５】
前記トレンチの底面と前記埋込絶縁膜との間の所定の厚みは、０．１μｍ以上且つ０．５μｍ以下とすることを特徴とする、
請求項４に記載の半導体基板の製造方法。
【請求項６】
支持基板、埋込絶縁膜及び素子形成層が順に積層され、該素子形成層に素子分離のためのトレンチを有する半導体基板であって、
前記素子形成層における素子形成領域と、その外周部との間には、該素子形成領域とその外周部とが、素子形成層に一体的に設けられる絶縁層により少なくとも一部で接続された状態となるように、単数又は複数のトレンチが形成されていることを特徴とする、
半導体基板。
【請求項７】
前記トレンチは、前記埋込絶縁膜に到達する深さを有し、前記素子形成領域の外周に沿って隣接するトレンチ間に所定間隔をおいて断続的に設けられることを特徴とする、
請求項６に記載の半導体基板。
【請求項８】
前記トレンチ間の所定間隔は、０．１μｍ以上且つ１μｍ以下とすることを特徴とする、
請求項７に記載の半導体基板。
【請求項９】
前記トレンチは、該トレンチの底面と前記埋込絶縁膜との間に所定の厚みを残した深さを有し、前記素子形成領域の外周に沿って連続的に設けられることを特徴とする、
請求項６に記載の半導体基板。
【請求項１０】
前記トレンチの底面と前記埋込絶縁膜との間に所定の厚みは、０．１μｍ以上且つ０．５μｍ以下とすることを特徴とする、
請求項９に記載の半導体基板。
【請求項１１】
請求項６〜請求項１０の何れか一項に記載の半導体基板を具備することを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子間分離のためのトレンチを有する半導体基板、その製造方法、および半導体装置の技術に関し、詳細には、半導体基板を構成する埋込絶縁膜（中間絶縁層）と素子形成層（活性層）との剥離を防止する技術に関する。
【背景技術】
【０００２】
従来、半導体基板における素子分離技術の一つとしてトレンチ構造が知られている。基板ウェハとして埋込絶縁膜（中間絶縁層）を有するいわゆるＳＯＩウェハを用い、素子間に埋込絶縁膜に達する深さのトレンチを形成すると、素子間が絶縁物により完全に分離されることとなるので、素子相互間の干渉を防止することができる。
【０００３】
上記のようなトレンチ構造を有する半導体基板の製造方法として、例えば、特許文献１に記載の方法がある。
図１０は従来の半導体基板製造の流れを説明する図、図１１は従来の半導体基板の構成を示す平面図である。
先ず、素子形成層５１と、埋込絶縁膜５２と、支持基板５３とを有するＳＯＩウェハ５０において、前記素子形成層５１上にトレンチとなる部分を残したトレンチマスク５５を形成する（図１０ａ）。そして、素子形成層５１のうちトレンチマスク５５の無い部分がエッチングにより除去されると、トレンチ５６が形成される（図１０ｂ）。トレンチマスク５５を除去したのち（図１０ｃ）、これを熱酸化して、トレンチ５６の側壁に酸化膜５７を形成する（図１０ｄ）。そして、ＣＶＤ等でトレンチ５６に多結晶シリコン等の絶縁物５８を堆積させて該トレンチ５６を埋め込む（図１０ｅ）。最後に、上層部分の絶縁物５８やトレンチマスク５５をエッチングにて除去すると、トレンチ構造を有する半導体基板ができあがる（図１０ｆ）。
【０００４】
しかし、上記のような製造方法において、トレンチ５６を形成することによって、素子形成層５１が独立した小片に分離されることとなる。通常、図１１ａ及び図１１ｂに示すように、素子形成層５１には、素子を形成しようとする素子形成領域Ｅ・Ｅ・・・の周囲に沿ってトレンチ５６が形成されるため、素子形成層５１の各小片は独立した状態となる。このとき、素子形成層５１と埋込絶縁膜５２との間の結合力が弱い部位が存在すれば、図１１ｃに示すように、素子形成層５１の小片が剥離してしまうことがある。なお、素子形成層５１と埋込絶縁膜５２との間の結合力は、ボイドや塵等が素子形成層５１と埋込絶縁膜５２との間に介在することによって、弱まる。
【特許文献１】特開平９−７４１３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明では、トレンチ構造を有する半導体基板の製造方法において、その製造過程における埋込絶縁膜（中間絶縁層）からの素子形成層（活性層）の剥離を防止する技術を提案する。
【課題を解決するための手段】
【０００６】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【０００７】
即ち、請求項１においては、支持基板、埋込絶縁膜及び素子形成層が順に積層され、該素子形成層に素子分離のためのトレンチを有する半導体基板の製造方法であって、前記素子形成層における素子形成領域と、その外周部とが、少なくとも一部で素子形成層にて接続された状態となるように、該素子形成領域の外周に沿って単数又は複数のトレンチを素子形成層に形成する工程と、前記素子形成領域と、その外周部とを接続する素子形成層を酸化する工程と、前記トレンチに絶縁物を充填する工程とを、含むものである。
【０００８】
請求項２においては、前記トレンチは、前記埋込絶縁膜に到達する深さを有し、前記素子形成領域の外周に沿って隣接するトレンチ間に所定間隔をおいて断続的に設けられるものである。
【０００９】
請求項３においては、前記トレンチ間の所定間隔は、０．１μｍ以上且つ１μｍ以下とするものである。
【００１０】
請求項４においては、前記トレンチは、該トレンチの底面と前記埋込絶縁膜との間に所定の厚みを残した深さを有し、前記素子形成領域の外周に沿って連続的に設けられるものである。
【００１１】
請求項５においては、前記トレンチの底面と前記埋込絶縁膜との間の所定の厚みは、０．１μｍ以上且つ０．５μｍ以下とするものである。
【００１２】
請求項６においては、支持基板、埋込絶縁膜及び素子形成層が順に積層され、該素子形成層に素子分離のためのトレンチを有する半導体基板であって、前記素子形成層における素子形成領域と、その外周部との間には、該素子形成領域とその外周部とが、素子形成層に一体的に設けられる絶縁層により少なくとも一部で接続された状態となるように、単数又は複数のトレンチが形成されているものである。
【００１３】
請求項７においては、前記トレンチは、前記埋込絶縁膜に到達する深さを有し、前記素子形成領域の外周に沿って隣接するトレンチ間に所定間隔をおいて断続的に設けられるものである。
【００１４】
請求項８においては、前記トレンチ間の所定間隔は、０．１μｍ以上且つ１μｍ以下とするものである。
【００１５】
請求項９においては、前記トレンチは、該トレンチの底面と前記埋込絶縁膜との間に所定の厚みを残した深さを有し、前記素子形成領域の外周に沿って連続的に設けられるものである。
【００１６】
請求項１０においては、前記トレンチの底面と前記埋込絶縁膜との間に所定の厚みは、０．１μｍ以上且つ０．５μｍ以下とするものである。
【００１７】
請求項１１においては、請求項６〜請求項１０の何れか一項に記載の半導体基板を具備する半導体装置である。
【発明の効果】
【００１８】
本発明の効果として、以下に示すような効果を奏する。
【００１９】
素子形成層の個々の素子形成領域は互いに接続されて独立していないので、埋込絶縁膜に貼着された素子形成層の各素子形成領域が、個々に独立して埋込絶縁膜から剥離することを抑制できる。つまり、素子形成層と埋込絶縁膜との間にボイドや塵等が存在しても、埋込絶縁膜から素子形成層の個々の素子形成領域が独立して剥離することがない。よって、トレンチ構造を有する半導体基板の製造過程における埋込絶縁膜（中間絶縁層）からの素子形成層（活性層）の剥離を防止することができる。
【発明を実施するための最良の形態】
【００２０】
次に、発明の実施の形態を説明する。
図１は本発明の実施例に係るＳＯＩウェハの構造を示す側断面図である。
【００２１】
以下に説明する各実施例に係る半導体基板の製造方法では、図１に示すように、シリコンで成る支持基板５３と、酸化膜で成る中間絶縁層としての埋込絶縁膜５２と、シリコンで成る活性層としての素子形成層５１とを、順に積層してなるＳＯＩウェハ５０を用い、該素子形成層５１にトレンチ５６を有する完全誘電体分離型の半導体基板を製造する。
【実施例１】
【００２２】
本発明の実施例１に係る半導体基板の製造方法について説明する。
図２は本発明の実施例に係る半導体基板製造の流れ図、図３は実施例１に係る半導体基板製造の流れを説明する図である。図４はトレンチパターンを示す平面図、図５はトレンチパターンの別形態を示す平面図、図６は半導体基板の構成を示す平面図である。
【００２３】
以下に、図２を用いて、半導体基板の製造の流れを説明する。
先ず、図３ａに示すように、ＳＯＩウェハ５０の素子形成層５１上にトレンチマスク５５を形成する（トレンチマスク形成工程Ｓ１１）。
前記トレンチマスク５５は、素子形成層５１のトレンチ５６（溝）を形成する部分を露出させ、素子を形成する部分を覆うようなパターンのものである。
トレンチマスク５５の形成手法として、例えば、フォトリソグラフィを採用してフォトレジスト膜で成るトレンチマスク５５を形成することができる。また、例えば、ＮＳＧ（ノンドープシリカガラス）膜で成るトレンチマスク５５とすることもできる。
【００２４】
前記トレンチマスク５５が形成されたのち、図３ｂに示すように、該トレンチマスク５５で覆われない部分の素子形成層５１を、埋込絶縁膜５２に到達するまでエッチングして、該素子形成層５１にトレンチ５６を形成する（トレンチ形成工程Ｓ１２）。
エッチングの手法として、例えば、ドライエッチングの一種である反応性イオンエッチングや、ウエットエッチング等を採用することができる。
【００２５】
上述のように素子形成層５１に形成されるトレンチ５６は、図４に示すように、素子形成層５１の独立した素子を形成しようとする領域（以下、『素子形成領域Ｅ』と記載する）と、該素子形成領域Ｅの外周部（トレンチ５６よりも外周側の素子形成層５１）とを接続する接続部６１を少なくとも一部に残して、該素子形成領域Ｅの外周に沿って形成される。
すなわち、個々の素子形成領域Ｅが独立しないように、前記素子形成層５１における素子形成領域Ｅと、その外周部とが、少なくとも一部で素子形成層５１（接続部６１）にて接続された状態となるように、トレンチ５６が形成される。
【００２６】
素子形成層５１の各素子形成領域Ｅ・Ｅ・・・を独立させないことで、埋込絶縁膜５２に貼着された素子形成層５１の各素子形成領域Ｅ・Ｅ・・・が、個々に独立して埋込絶縁膜５２から剥離することを抑制できる。従って、素子形成層５１と埋込絶縁膜５２との間にボイドや塵等が存在しても、埋込絶縁膜５２から素子形成層５１の個々の素子形成領域Ｅが独立して剥離することがない。よって、トレンチ構造を有する半導体基板の製造過程における埋込絶縁膜５２からの素子形成層５１の剥離を防止することができる。
【００２７】
前記素子形成層５１における素子形成領域Ｅと、その外周部とが、少なくとも一部で素子形成層５１にて接続されるようなトレンチの構成として、例えば、図４に示すように、各トレンチ５６は前記埋込絶縁膜５２に到達する深さを有する短帯状であって、隣接するトレンチ５６・５６間に所定間隔を設けて断続的に素子形成領域Ｅの外周に沿って配置されたものとすることができる。
【００２８】
この隣接する短帯状のトレンチ５６・５６間に残された素子形成層５１が、該素子形成層５１の素子形成領域Ｅを、該素子形成領域Ｅの外周部に繋ぎ止める『接続部６１』となる。この場合、素子形成領域Ｅの外周に沿ってトレンチ５６・５６・・・と接続部６１・６１・・・とが交互に設けられる。
【００２９】
前記隣接するトレンチ５６・５６間の間隔、すなわち接続部６１の長さＷは０．１μｍ以上、且つ１μｍ以下とすることが望ましい（図３ａ・ｂ）。
隣接するトレンチ５６・５６間の間隔が１μｍより間隔が大きくなると、後述する熱酸化工程において、接続部６１を熱酸化するために、無駄に長い処理時間を要するからである。
また、隣接するトレンチ５６・５６間の間隔が、０．１μｍに満たなければ、素子形成層５１のエッチング処理の難易度（エッチング処理の精度）が高くなり、さらに、素子形成領域Ｅを素子形成層５１に繋ぎ止めるために必要な強度を得ることができないからである。
【００３０】
但し、素子形成層５１の各素子形成領域Ｅ・Ｅ・・・が独立しなければ足りるので、図５ａ・ｂに示すように、素子形成領域Ｅの外周に沿ってほぼ一周するトレンチ５６を形成し、そのうち少なくとも一カ所において、トレンチ５６を分断する接続部６１を設けることもできる。
【００３１】
上述のように素子形成層５１にトレンチ５６が形成されれば、図３ｃに示すように、トレンチマスク５５を除去する（トレンチマスク除去工程Ｓ１３）。
トレンチマスク５５の除去手法として、例えば、ウエットエッチングを採用することができる。
【００３２】
続いて、図３ｄに示すように、素子形成層５１に形成されたトレンチ５６の側壁及び前記接続部６１を酸化する熱酸化処理を行う（熱酸化処理工程Ｓ１４）。
このとき、トレンチ５６の側壁を表面から５００ｎｍ〜２μｍ程度の深さにまで酸化する。これにより、トレンチ５６・５６間において接続部６１を形成しているシリコンが酸化されて熱酸化膜となり、該接続部６１は絶縁膜（絶縁層）としての機能を有することとなる。つまり、接続部６１は、絶縁膜としての機能と、素子形成領域Ｅとその外周部とを繋ぎ止める機能とを併せ持つこととなる。
【００３３】
次に、図３ｅに示すように、前記トレンチ５６に絶縁物５８を充填する（絶縁物充填工程Ｓ１５）。
前記絶縁物５８は、ＬＰＣＶＤによりトレンチ５６に埋め込み充填する多結晶シリコンとしたり、プラズマＣＶＤによりトレンチ５６に埋め込み充填する酸化シリコン又は窒化シリコンとしたり、常圧ＣＶＤによりトレンチ５６に埋め込み充填するＮＳＧ（ノンドープシリカガラス）やＰＳＧ（リンガラス）としたりすることができる。
【００３４】
最後に、表層部分の余分な絶縁物５８をエッチングして除去する（エッチバック工程Ｓ１６）と、図３ｆ及び図６に示すように、素子形成領域Ｅ・Ｅ・・・が完全に絶縁された、完全誘電体分離型のトレンチ構造を有する半導体基板ができあがる。
つまり、前記半導体基板では、素子形成層５１の各素子形成領域Ｅ・Ｅ・・・間が、トレンチ５６に充填された絶縁物５８、絶縁膜となった接続部６１、及び、埋込絶縁膜５２で成る絶縁層にて、相互に完全に絶縁されている。
【００３５】
なお、上記構成の半導体基板において、素子形成層５１の素子形成領域Ｅ・Ｅ・・・にトランジスタやダイオード等の素子を形成し、配線や保護膜を形成すれば半導体装置が完成する。
なお、本半導体基板は、種々の半導体装置に組み込んで用いることができる。
【実施例２】
【００３６】
本発明の実施例２に係る半導体基板の製造方法について説明する。
図２は本発明の実施例に係る半導体基板製造の流れ図、図７は実施例２に係る半導体基板製造の流れを説明する図、図８はトレンチパターンを示す平面図、図９は半導体基板の構成を示す平面図である。
【００３７】
以下に、図２を用いて、半導体基板の製造の流れを説明する。
なお、後述するトレンチマスク形成工程Ｓ１１、トレンチマスク除去工程Ｓ１３、絶縁物充填工程Ｓ１５、及び、エッチバック工程Ｓ１６は、前述の実施例１に記載の半導体基板の製造の流れとほぼ同様であるため、詳細な説明は省略する。
【００３８】
先ず、図７ａに示すように、ＳＯＩウェハ５０の素子形成層５１上にトレンチマスク５５を形成する（トレンチマスク形成工程Ｓ１１）。
前記トレンチマスク５５が形成されたのち、図７ｂに示すように、該トレンチマスク５５で覆われない部分の素子形成層５１を、埋込絶縁膜５２まで到達しないようにエッチングして、該素子形成層５１に、埋込絶縁膜５２まで到達しないトレンチ５６を形成する（トレンチ形成工程Ｓ１２）。
【００３９】
なお、図７ｂ及び図８に示すように、前記トレンチ５６は、素子形成領域Ｅの外周に沿って連続的に設けられ、且つ、トレンチ５６の底面と前記埋込絶縁膜５２との間に所定の厚みＤを残した深さを有する。つまり、トレンチ５６の底面は埋込絶縁膜５２まで到達していない。
【００４０】
前記トレンチ５６の底面から埋込絶縁膜５２までの間に残された素子形成層５１は、素子形成領域Ｅとその外周部（トレンチ５６よりも外周側の素子形成層５１）とを接続する『接続部』となる。この接続部が設けられることによって、素子形成層５１の各素子形成領域Ｅは、該素子形成領域Ｅの外周部に繋ぎ止められて、独立した状態とならないのである。
【００４１】
なお、トレンチ５６の底面から埋込絶縁膜５２までの厚みＤは、０．１μｍ以上且つ０．５μｍ以下とすることが望ましい。
トレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１の厚みＤが０．５μｍを越えると、後述する熱酸化処理工程Ｓ１４において、トレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１を熱酸化する際に、無駄に長い処理時間を要するからである。
また、トレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１の厚みＤが０．１μｍに満たなければ、素子形成層５１のエッチング処理の難易度が高くなり、さらに、素子形成領域Ｅを素子形成層５１に繋ぎ止めるために必要な強度を得ることができないからである。
【００４２】
上述のように、素子形成層５１の素子形成領域Ｅ・Ｅ・・・をトレンチ５６と埋込絶縁膜５２との間に残した素子形成層５１にて繋ぎ止めることで、埋込絶縁膜５２に貼着された素子形成層５１の各素子形成領域Ｅ・Ｅ・・・が、個々に独立して埋込絶縁膜５２から剥離することを抑制できる。従って、素子形成層５１と埋込絶縁膜５２との間にボイドや塵等が存在しても、埋込絶縁膜５２から素子形成層５１の個々の素子形成領域Ｅが独立して剥離することがない。よって、トレンチ構造を有する半導体基板の製造方法において、その製造過程における埋込絶縁膜５２からの素子形成層５１の剥離を防止することができる。
【００４３】
上述のように素子形成層５１にトレンチ５６が形成されれば、図７ｃに示すように、トレンチマスク５５を除去する（トレンチマスク除去工程Ｓ１３）。
【００４４】
続いて、図７ｄに示すように、素子形成層５１に形成されたトレンチ５６の側壁及び底面を酸化する熱酸化処理を行う（熱酸化処理工程Ｓ１４）。
このとき、トレンチ５６の側壁及び底面を表面から５００ｎｍ〜２μｍ程度酸化する。これにより、トレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１を構成するシリコンが酸化されて、熱酸化膜となり絶縁膜（絶縁層）としての機能を備えることとなる。
つまり、半導体基板においては、前記素子形成層５１における素子形成領域Ｅと、その外周部との間に、該素子形成領域Ｅとその外周部とが、少なくとも一部で絶縁層により接続された状態となるように、トレンチ５６が形成されている。そして、素子形成領域Ｅとその外周部との接続部となる、トレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１は、絶縁膜としての機能と、素子形成領域Ｅをその外周部に繋ぎ止める機能とを併せ持つこととなる。
【００４５】
次に、図７ｅに示すように、前記トレンチ５６に絶縁物５８を充填する（絶縁物充填工程Ｓ１５）。
最後に、表層部分の余分な絶縁物５８をエッチングして除去する（エッチバック工程Ｓ１６）と、図７ｆ及び図９に示すように、素子形成領域Ｅが完全に絶縁された、完全誘電体分離型のトレンチ構造を有する半導体基板ができあがる。
つまり、前記半導体基板では、素子形成層５１の各素子形成領域Ｅ・Ｅ・・・間は、トレンチ５６に埋め込まれた絶縁物５８、絶縁膜となったトレンチ５６の底面と埋込絶縁膜５２との間の素子形成層５１、及び、埋込絶縁膜５２とで成る絶縁層にて、相互に完全に絶縁されている。
【００４６】
上記構成の半導体基板において、素子形成層５１の素子形成領域Ｅ・Ｅ・・・にトランジスタやダイオード等の素子を形成し、配線や保護膜を形成すれば半導体装置が完成する。
なお、本半導体基板は、種々の半導体装置に組み込んで用いることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例に係るＳＯＩウェハの構造を示す側断面図。
【図２】本発明の実施例に係る半導体基板製造の流れ図。
【図３】実施例１に係る半導体基板製造の流れを説明する図。
【図４】トレンチパターンを示す平面図。
【図５】トレンチパターンの別形態を示す平面図。
【図６】半導体基板の構成を示す平面図。
【図７】実施例２に係る半導体基板製造の流れを説明する図。
【図８】トレンチパターンを示す平面図。
【図９】半導体基板の構成を示す平面図。
【図１０】従来の半導体基板製造の流れを説明する図。
【図１１】従来の半導体基板の構成を示す平面図。
【符号の説明】
【００４８】
５０  ＳＯＩウェハ
５１  素子形成層（活性層）
５２  埋込絶縁膜（中間絶縁層）
５３  支持基板
５５  トレンチマスク
５６  トレンチ
５７  酸化膜
５８  絶縁物
【図１】
2007220718.tif 000003
【図２】
2007220718.tif 000004
【図３】
2007220718.tif 000005
【図４】
2007220718.tif 000006
【図５】
2007220718.tif 000007
【図６】
2007220718.tif 000008
【図７】
2007220718.tif 000009
【図８】
2007220718.tif 000010
【図９】
2007220718.tif 000011
【図１０】
2007220718.tif 000012
【図１１】
2007220718.tif 000013