(57)【要約】【課題】ゲート絶縁膜がいわゆる高比誘電率絶縁膜からなるとともにゲート電極が多結晶シリコン系の材料からなるＭＩＳトランジスタを備える半導体装置を提供する。【解決手段】少なくとも１対のソース領域１０ａおよびドレイン領域１０ｂが半導体基板１の表層部に形成されている。ソース領域１０ａおよびドレイン領域１０ｂの間において半導体基板１の表面１ａ上に比誘電率が５以上であるゲート絶縁膜５が設けられている。少なくとも１種類の不純物を含む多結晶シリコン系の材料からなるとともに、この多結晶シリコン系の材料からゲート絶縁膜５への不純物の移動を抑制する物質がゲート絶縁膜５との界面付近に設けられているゲート電極６が、ゲート絶縁膜５の表面上に設けられている。【選択図】図３
2007188969.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１対のソース領域およびドレイン領域が表層部に形成されている半導体基板と、
前記ソース領域および前記ドレイン領域の間において前記半導体基板の表面上に設けられているとともに比誘電率が５以上であるゲート絶縁膜と、
このゲート絶縁膜の表面上に設けられているとともに少なくとも１種類の不純物を含む多結晶シリコン系の材料からなり、かつ、この多結晶シリコン系の材料から前記ゲート絶縁膜への前記不純物の移動を抑制する物質が前記ゲート絶縁膜との界面付近に設けられているゲート電極と、
を具備することを特徴とする半導体装置。
【請求項２】
前記ゲート絶縁膜が金属酸化物からなるとともに、この金属酸化物を構成する金属元素の前記ゲート絶縁膜から前記ゲート電極への移動を抑制する物質が、さらに前記ゲート電極の前記ゲート絶縁膜との界面付近に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜が金属酸化物からなるとともに、前記ゲート電極と前記ゲート絶縁膜との界面における整合性の低下を抑制する物質が、さらに前記ゲート電極の前記ゲート絶縁膜との界面付近に設けられていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
半導体基板の表面上に比誘電率が５以上である絶縁膜を設け、
この絶縁膜の表面上に少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜を設けるとともに、この多結晶シリコン系の材料からなる膜から前記絶縁膜への前記不純物の移動を抑制する物質を前記多結晶シリコン系の材料からなる膜の前記絶縁膜との界面付近に設け、
前記絶縁膜を加工してゲート絶縁膜を形成するとともに、前記多結晶シリコン系の材料からなる膜を加工してゲート電極を形成し、
前記ゲート絶縁膜を間に挟んで前記半導体基板の表層部に１対のソース領域およびドレイン領域を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記絶縁膜を金属酸化物により形成するとともに、この金属酸化物を構成する金属元素の前記絶縁膜から前記多結晶シリコン系の材料からなる膜への移動を抑制する物質および前記多結晶シリコン系の材料からなる膜と前記絶縁膜との界面における整合性の低下を抑制する物質の少なくとも一方を、前記多結晶シリコン系の材料からなる膜を設ける際にさらに前記多結晶シリコン系の材料からなる膜の前記絶縁膜との界面付近に設けることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上に絶縁層と金属層とを積層してなるＭＩＳトランジスタを備える半導体装置およびその製造方法に係り、特にゲート電極がポリシリコン系の材料からなるとともにゲート絶縁膜が金属酸化物系の高比誘電率絶縁膜からなるＭＯＳトランジスタを備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体基板の上にゲート絶縁膜となる絶縁層およびゲート電極となる金属層が積層された構造を有するトランジスタは、一般的にＭＩＳ（ Metal Insulator Semiconductor ）トランジスタと呼ばれている。このＭＩＳトランジスタの中でも、絶縁層が酸化物系の材料により形成されているものは、特にＭＯＳ（ Metal Oxide Semiconductor ）トランジスタと呼ばれる。このＭＯＳトランジスタにおいては、フラットバンド電圧がシフトする、いわゆるフラットバンドシフトと呼ばれる現象が生じることが知られている。
【０００３】
例えば、ＭＯＳトランジスタの一種であるＣＭＯＳＦＥＴにおいて、ゲート絶縁膜をＨｆＯ2 、ＨｆＳｉＯ、あるいはＨｆＳｉＯＮ等からなるいわゆる高比誘電率絶縁膜（ high - ｋ膜）を用いて形成する。それとともに、ゲート電極を poly - Ｓｉや poly - ＳｉＧｅ等のポリシリコン（多結晶シリコン）系の材料により形成する。すると、ゲート絶縁膜を一般的な絶縁体であるＳｉＯ2 により形成した場合に比べて、フラットバンド電圧がさらに数１００ｍＶも大きくシフトする（非特許文献１および２参照）。このフラットバンドシフトが大きくなると、ＣＭＯＳＦＥＴの閾値電圧の制御が難しくなる。ひいては、そのようなトランジスタを備える半導体装置全体が安定して作動し難くなり、その信頼性や性能および品質等が劣化するおそれが高くなる。
【０００４】
最近の実験によれば、フラットバンドシフトは、多結晶シリコン系の材料からなるゲート電極中に含まれるホウ素（Ｂ）やヒ素（Ａｓ）等の不純物がゲート絶縁膜中に拡散することに起因することが確かめられた。また、ゲート絶縁膜を金属酸化物系の高比誘電率絶縁膜により形成した場合、ゲート絶縁膜中の金属元素がゲート電極中に拡散することによってもフラットバンドシフトが生じることが分かった。さらには、ゲート絶縁膜を金属酸化物系の高比誘電率絶縁膜により形成するとともにゲート電極を多結晶シリコン系の材料により形成した場合、ゲート絶縁膜とゲート電極との界面において酸素欠損等の不整合が生じることが分かった。この結果、ゲート絶縁膜とゲート電極とが、それらの界面において接合不良となり、フラットバンドシフトが生じることも分かった。
【非特許文献１】A. Kaneko et al., Ext. Abst. of SSDM, p.56 (2003)
【非特許文献２】M. Takayanagi, IWGI 2003 (2003)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明では、ゲート絶縁膜がいわゆる高比誘電率絶縁膜からなるとともにゲート電極が多結晶シリコン系の材料からなるＭＩＳトランジスタを備える半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明の一態様に係る半導体装置は、少なくとも１対のソース領域およびドレイン領域が表層部に形成されている半導体基板と、前記ソース領域および前記ドレイン領域の間において前記半導体基板の表面上に設けられているとともに比誘電率が５以上であるゲート絶縁膜と、このゲート絶縁膜の表面上に設けられているとともに少なくとも１種類の不純物を含む多結晶シリコン系の材料からなり、かつ、この多結晶シリコン系の材料から前記ゲート絶縁膜への前記不純物の移動を抑制する物質が前記ゲート絶縁膜との界面付近に設けられているゲート電極と、を具備することを特徴とするものである。
【０００７】
また、前記課題を解決するために、本発明の他の態様に係る半導体装置の製造方法は、半導体基板の表面上に比誘電率が５以上である絶縁膜を設け、この絶縁膜の表面上に少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜を設けるとともに、この多結晶シリコン系の材料からなる膜から前記絶縁膜への前記不純物の移動を抑制する物質を前記多結晶シリコン系の材料からなる膜の前記絶縁膜との界面付近に設け、前記絶縁膜を加工してゲート絶縁膜を形成するとともに、前記多結晶シリコン系の材料からなる膜を加工してゲート電極を形成し、前記ゲート絶縁膜を間に挟んで前記半導体基板の表層部に１対のソース領域およびドレイン領域を形成する、ことを特徴とするものである。
【発明の効果】
【０００８】
本発明によれば、ゲート絶縁膜がいわゆる高比誘電率絶縁膜からなるとともにゲート電極が多結晶シリコン系の材料からなるＭＩＳトランジスタを備える半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
【００１０】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図７を参照しつつ説明する。図１〜図３は、本実施形態に係る半導体装置の製造工程を示す工程断面図である。図４は、図３に示す半導体装置が備えるＭＯＳＦＥＴのゲート電極付近を拡大して示す図である。図５は、図４に示すゲート電極に含まれる不純物のゲート絶縁膜への移動を抑制する物質のゲート電極付近における濃度プロファイルをゲート電極の膜厚方向に沿って示す図である。図６は、本実施形態に係るＭＯＳＦＥＴおよびその変形例に係るＭＯＳＦＥＴのそれぞれのキャパシタ特性とそれらに対する比較例に係るＭＯＳＦＥＴのキャパシタ特性とをゲート電極内の注入不純物およびゲート絶縁膜の種類ごとに分けてグラフとして示す図である。図７は、本実施形態に対する比較例に係るＭＯＳＦＥＴのキャパシタ特性をゲート電極内の注入不純物およびゲート絶縁膜の種類ごとに分けてグラフとして示す図である。
【００１１】
本実施形態においては、ゲート絶縁膜がいわゆる高比誘電率絶縁膜により形成されるとともにゲート電極が多結晶シリコン系の材料により形成されるＭＯＳＦＥＴのフラットバンドシフトを抑制する技術について説明する。具体的には、前述した構造からなるＭＯＳＦＥＴにおいて、少なくともゲート電極中の不純物がゲート絶縁膜中への拡散するのを抑制する物質をゲート電極のゲート絶縁膜との界面付近に導入することによりフラットバンドシフトを抑制する技術について説明する。
【００１２】
先ず、図１に示すように、半導体基板としてのｎ型シリコンウェーハ１の表層部にシャロートレンチアイソレーション（ Shallow Trench Isolation：ＳＴＩ）構造を設ける。具体的には、シリコンウェーハ１の表層部のうち後述するＭＯＳＦＥＴ１４が設けられるトランジスタ形成領域２を間に挟んでその両外側の２箇所に絶縁物であるＳｉＯ2 等の酸化膜３を埋め込む。これにより、シリコンウェーハ１の表層部の２箇所にＳＴＩ（埋め込み酸化膜）３を形成して、これら各ＳＴＩ２に挟まれる素子領域（トランジスタ形成領域）２を他の素子領域から電気的に分離する。なお、シリコン結晶の（１ ０ ０）面を、シリコンウェーハ１のＳＴＩ３が形成される側の主面（表面）１ａとする。以下の説明において、シリコンウェーハ１をＳｉ（１ ０ ０）基板１と称することとする。
【００１３】
続けて、図示は省略するが、各ＳＴＩ３が形成されたＳｉ（１ ０ ０）基板１の表面１ａ上に、ＳＴＩ３とは別体のＳｉＯ2 膜を新たに設ける。この際、新たに設けられるＳｉＯ2 膜はその膜厚が１０ｎｍ程度の薄膜形状となるように、例えばＣＶＤ法によりＳｉ（１ ０ ０）基板１の表面１ａ上に堆積（成膜）される。続けて、この薄膜形状のＳｉＯ2 膜を犠牲酸化膜（マスク）として用いて、Ｓｉ（１ ０ ０）基板１の表層部の所定の領域にｐ型の不純物（ドーパント）を選択的に導入する。具体的には、トランジスタ形成領域２のうち後述するウェル４およびチャネルとなる領域に、例えばボロン（Ｂ）あるいはインジウム（Ｉｎ）等をイオン注入法（イオン打ち込み法）により注入する。この後、アニール処理等の所定の工程を経ることにより、ｐ型の不純物を含むウェル（ｐウェル）４および図示しないチャネル領域がトランジスタ形成領域２内に形成される。この後、希弗酸を用いてＳｉＯ2 膜からなる犠牲酸化膜をＳｉ（１ ０ ０）基板１の表面１ａから剥離して除去する。
【００１４】
次に、図２に示すように、ｐウェル４が形成されたＳｉ（１ ０ ０）基板１の表面１ａを覆って、比誘電率が５以上の絶縁膜であるいわゆる高比誘電率絶縁膜（ high - ｋ膜）５を設ける。この高比誘電率絶縁膜５は、後述するゲート絶縁膜となる。本実施形態では、高比誘電率絶縁膜５として、IＶ−Ａ族の金属元素であるハフニウム（Ｈｆ）の酸化物からなる膜（金属酸化膜）を設ける。具体的には、ＭＯＣＶＤ法およびプラズマ窒化法等を用いて、Ｓｉ（１ ０ ０）基板１の表面１ａ上にＨｆＳｉＯＮ膜５を所定の膜厚になるまで成膜する。
【００１５】
続けて、ＨｆＳｉＯＮ膜５の表面を覆って、少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜６を設ける。この膜６は、後述するゲート電極となる。本実施形態では、多結晶シリコン系の材料からなる膜６として、ポリシリコン（ poly - Ｓｉ）膜を設ける。具体的には、ＣＶＤ法を用いて、ＨｆＳｉＯＮ膜５の表面上にポリシリコン膜６を所定の膜厚になるまで成膜する。この際、背景技術において説明したフラットバンドシフトを抑制もしくは低減するために、ポリシリコン膜６内の不純物がポリシリコン膜６内からＨｆＳｉＯＮ膜５内へ移動するのを抑制する物質（元素）を、ポリシリコン膜６の内部に設ける。ただし、ポリシリコン膜６内における不純物の拡散を抑制し過ぎると、ゲート電極の空乏化の点で不利になる。したがって、ポリシリコン膜６のＨｆＳｉＯＮ膜５との界面付近に、ポリシリコン膜６の内部からその外部への不純物の拡散を抑制する物質を偏在（偏析）させることが好ましい。
【００１６】
後述するように、ポリシリコン膜６の内部には、後工程においてｎ型の不純物であるヒ素（Ａｓ）をドープする。したがって、本実施形態では、ポリシリコン膜６内へのＡｓのドーピングに先立って、ポリシリコン膜６内のＡｓがポリシリコン膜６内からＨｆＳｉＯＮ膜５内へ移動するのを抑制する物質を、ポリシリコン膜６のＨｆＳｉＯＮ膜５との界面付近に設ける。本発明者等が行った実験によれば、例えば炭素（Ｃ）をポリシリコン膜６の内部に導入することにより、ポリシリコン膜６内のＡｓの移動（拡散）を抑制できることが分かった。このため、本実施形態では、ポリシリコン膜６のＨｆＳｉＯＮ膜５との界面付近にＣを導入することとする。
【００１７】
具体的には、例えばメタンガス（ＣＨ4 ）、プロパンガス（Ｃ3Ｈ8 ）、あるいはメタノールガス（ＣＨ3ＯＨ）等のＣを含む物質からなるＭＯＣＶＤガスを、ポリシリコン膜６の成膜工程の初期段階においてポリシリコン膜６を成膜するためのＣＶＤガス（原料ガス）に混入させる。これにより、図２に示すように、Ｃを１０18 ｃｍ-3 から１０19 ｃｍ-3 程度含むポリシリコン層（Ｃ添加ポリシリコン層）６ａをポリシリコン膜６のＨｆＳｉＯＮ膜５との界面付近に集中させて形成しつつ、ポリシリコン膜６をＨｆＳｉＯＮ膜５の表面上に成膜することができる。成膜されたポリシリコン膜６は、そのＨｆＳｉＯＮ膜５と接触する側である下層部がＣ添加ポリシリコン層６ａであり、ＨｆＳｉＯＮ膜５と接触しない側である上層部が略純粋なポリシリコン層６ｂである２層構造に形成されている。
【００１８】
Ｃ添加ポリシリコン層６ａは、その厚さが厚くなるに連れて内部に含むＣがポリシリコン膜６全体へ拡散し易くなるとともに、その拡散速度も速くなる。すなわち、Ｃ添加ポリシリコン層６ａの膜厚が厚くなるに連れてポリシリコン膜６内におけるＡｓの拡散を抑制し易くなる。ところが、前述したように、ポリシリコン膜６内におけるＡｓの拡散を抑制し過ぎるとゲート電極の特性が低下する。したがって、Ｃ添加ポリシリコン層６ａの厚さは、より薄い方が好ましい。具体的には、Ｃ添加ポリシリコン層６ａはポリシリコン層６ｂよりも薄肉形状に形成されるのが好ましい。より具体的には、Ｃ添加ポリシリコン層６ａは、その厚さを２ｎｍ程度以下に設定されるのが好ましい。
【００１９】
次に、図３に示すように、通常のリソグラフィー法およびＲＩＥ法等を用いてＨｆＳｉＯＮ膜５およびポリシリコン膜６をそれぞれ所望の形状に成形してゲート絶縁膜５およびゲート電極６を形成する。続けて、イオン注入法（イオン打ち込み法）により、ｎ型の不純物（ドーパント）であるＡｓをゲート電極６内に導入する。この際、併せてｐウェル４の表層部にもＡｓを導入する。
【００２０】
具体的には、ゲート電極６のうちのポリシリコン層６ｂの内部およびｐウェル４の表層部に、約１０ｋｅＶの加速エネルギー（注入エネルギー）で約１×１０15 ｃｍ-2 のＡｓをイオン注入する。この後、例えば急速熱アニール（ Rapid Thermal Anneal：ＲＴＡ）法により、Ａｓが注入されたゲート電極６およびｐウェル４に約９００℃で約５秒間のアニール処理を施す。これにより、ゲート電極６のうちのポリシリコン層６ｂの内部およびｐウェル４の表層部内にＡｓを略一様に拡散させるとともに活性化させる。また、ポリシリコン層６ｂおよびｐウェル４の表層部のＡｓの注入によるダメージ回復を図る。
【００２１】
前述したように、ゲート電極６のうちゲート絶縁膜５との界面付近にはＣ添加ポリシリコン層６ａが設けられている。このため、ポリシリコン層６ｂ中のＡｓはポリシリコン層６ｂの内部からゲート絶縁膜５の内部へは移動（拡散）することができない。すなわち、Ｃ添加ポリシリコン層６ａおよびポリシリコン層６ｂからなるゲート電極６全体のうち、ポリシリコン層６ｂにおいてＡｓの偏析係数が大きくなっている。この結果、ゲート絶縁膜５との界面付近にＣが偏析（偏在）しているとともに、Ａｓがポリシリコン層６ｂの内部でのみ略一様に拡散しており、かつ、Ａｓがゲート絶縁膜５側に拡散していない成分プロファイルを有するゲート電極６を得る。また、後述するソースおよびドレインの各拡散領域と図示しないチャネル領域との電気的接続部となるエクステンション領域（浅い接合領域）７がｐウェル４の表層部内に形成される。
【００２２】
続けて、通常のエッチバック法等を用いてゲート側壁膜８を形成する。この後、イオン注入法（イオン打ち込み法）により、エクステンション領域７が形成されたｐウェル４の表層部に他のｎ型の不純物（ドーパント）であるリン（Ｐ）を注入する。具体的には、エクステンション領域７が形成されたｐウェル４の表層部に、約５×１０15 ｃｍ-2 のＰをイオン注入する。この後、例えばスパイクアニール法により、Ｐが注入されたｐウェル４の表層部にアニール処理を施す。これにより、ｐウェル４の表層部内において、エクステンション領域７よりも深い位置までＰを略一様に拡散させるとともに活性化させる。また、ｐウェル４の表層部のＰの注入によるダメージ回復を図る。この結果、図３に示すように、ソースおよびドレインの各拡散領域１０ａ，１０ｂとなるコンタクト領域（深い接合領域）１０が、エクステンション領域７に実質的に一体化されてｐウェル４の表層部内に形成される。すなわち、ＬＤＤ（ Lightly Doped Drain ）構造からなるソース拡散領域１０ａおよびドレイン拡散領域１０ｂが、Ｓｉ（１ ０ ０）基板１の表層部のトランジスタ形成領域２内に形成される。この後、図示および詳しい説明は省略するが、通常のサリサイド工程等を行う。
【００２３】
続けて、図３に示すように、Ｓｉ（１ ０ ０）基板１の表層部のトランジスタ形成領域２内に設けられたゲート絶縁膜５、ゲート電極６、ソース拡散領域１０ａ、およびドレイン拡散領域１０ｂ等を覆って、Ｓｉ（１ ０ ０）基板１の表面１ａ上にＳｉＯ2 等からなる層間絶縁膜１１を設ける。この後、ソース拡散領域１０ａおよびドレイン拡散領域１０ｂのそれぞれに電気的に接触させて、例えば銅（Ｃｕ）からなる２本のコンタクトプラグ１２を層間絶縁膜１１内に設ける。続けて、各コンタクトプラグ１２に電気的に接触させて、同じくＣｕからなる２本の配線１３を層間絶縁膜１１の表面上に設ける。
【００２４】
これまでの工程により、図３に示すように、Ｓｉ（１ ０ ０）基板１の表層部のトランジスタ形成領域２内に、所望の構造からなるＭＯＳＦＥＴ１４が設けられる。すなわち、ＨｆＳｉＯＮ膜からなるゲート絶縁膜５、ならびにＣ添加ポリシリコン層６ａおよび純粋なポリシリコン層６ｂの２層構造からなるゲート電極６を備えるＭＯＳＦＥＴ１４が、Ｓｉ（１ ０ ０）基板１の表層部のトランジスタ形成領域２内に設けられる。なお、通常は各コンタクトプラグ１２および各配線１３の表面を覆ってバリアメタル膜が設けられるが、本実施形態においてはそれらの説明を省略するとともに、図３においてそれらの図示を省略する。
【００２５】
この後、予め定められている所定の工程をさらに経ることにより、図３に示す所望のトランジスタ構造を備える本実施形態に係る半導体装置１５を得る。すなわち、前述した構造からなるＭＯＳＦＥＴ１４がＳｉ（１ ０ ０）基板１の表層部のトランジスタ形成領域２内に設けられているトランジスタ構造を備える半導体装置１５を得る。
【００２６】
次に、図４および図５を参照しつつ、本発明者等が行ったＭＯＳＦＥＴ１４のゲート電極６の膜厚方向（深さ方向）に沿ったゲート電極６付近におけるＣ濃度のプロファイルの測定実験およびその結果について説明する。図４には、ＭＯＳＦＥＴ１４のゲート電極６付近を拡大して示す。先ず、実験を開始するのに先立って、図４に示すようにゲート電極６の上面（表面）を深さ０とし、これをＣ濃度のプロファイルを測定するための基準の位置（原点）とした。このような設定の下、図４中実線矢印で示すように、ゲート電極６の上面からＳｉ（１ ０ ０）基板１の内部（ｐウェル４）に向かって、ゲート電極６の表面からの深さ方向に沿ったゲート電極６付近におけるＣ濃度プロファイルを測定した。この測定の結果を図５に示す。
【００２７】
図５に示すように、ゲート電極（ポリシリコン膜）６のうち、その上層部である純粋なポリシリコン層６ｂの内部にはＣの濃度は殆ど０である。すなわち、純粋なポリシリコン層６ｂの内部にはＣは殆ど存在していないことが分かる。ところが、純粋なポリシリコン層６ｂからゲート電極６の下層部であるＣ添加ポリシリコン層６ａの内部に入った途端、Ｃの濃度は急激に増加する。すなわち、ゲート電極６のうち、Ｃ添加ポリシリコン層６ａの内部にＣが集中的に偏在していることが分かる。そして、Ｃ添加ポリシリコン層６ａからゲート絶縁膜（ＨｆＳｉＯＮ膜）５の内部に入った途端、Ｃの濃度は０になっている。すなわち、Ｃ添加ポリシリコン層６ａの内部からゲート絶縁膜５の内部には、Ｃは拡散（移動）していないことが分かる。また、本発明者等が行った別の実験によれば、このようなＣ濃度プロファイルは、ゲート電極６をポリシリコン膜を用いて形成した場合のみならず、ゲート電極６をポリシリコン・ゲルマニウム（ poly - ＳｉＧｅ）膜を用いて形成した場合においても同様に得られることが分かった。
【００２８】
次に、図６および図７を参照しつつ、本発明者等が行った、ＭＯＳＦＥＴ１４およびその変形例に係るＭＯＳＦＥＴ、ならびにそれらに対する比較例に係るＭＯＳＦＥＴの、それぞれのキャパシタ特性の測定実験およびその結果について説明する。ただし、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴおよび比較例に係るＭＯＳＦＥＴのそれぞれについての詳しい説明および図示は省略する。
【００２９】
先ず、図６に示す４本のグラフは、全てゲート電極内にＣが注入されたＭＯＳＦＥＴのキャパシタ特性を示すグラフである。これら４本のグラフのうち、白抜きの四角形および白抜きの三角形を用いてプロットされたグラフがＭＯＳＦＥＴ１４に対する比較例としての背景技術に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下、具体的に説明する。
【００３０】
図６に示す４本のグラフのうち、黒塗りの四角形を用いてプロットされたグラフが、ＭＯＳＦＥＴ１４のキャパシタ特性を示すグラフである。これに対して、図６中白抜きの四角形を用いてプロットされたグラフは、ＭＯＳＦＥＴ１４に対する第１の比較例に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。この第１の比較例に係るＭＯＳＦＥＴは、ＭＯＳＦＥＴ１４と同様の構造においてゲート絶縁膜のみを通常の絶縁膜であるＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴである。これら２本のグラフから明らかなように、ＭＯＳＦＥＴ１４のキャパシタ特性は、第１の比較例に係るＭＯＳＦＥＴのキャパシタ特性と殆ど同じ傾向を示すことが分かる。すなわち、ＭＯＳＦＥＴ１４は、ゲート絶縁膜がＳｉＯ2 膜により形成された第１の比較例に係るＭＯＳＦＥＴと同程度にフラットバンド電圧（Ｖfb ）の変動（フラットバンドシフト）が抑制もしくは低減されていることが分かる。
【００３１】
また、図６中黒塗りの三角形を用いてプロットされたグラフは、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。このＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴは、ＭＯＳＦＥＴ１４と同様の構造において、ｎ（ｎ+ ）型の不純物であるＡｓの代わりにｐ（ｐ+ ）型の不純物であるＢをゲート電極内に導入したＭＯＳＦＥＴである。したがって、このＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴは、ＭＯＳＦＥＴ１４と同様に、本願発明の他の態様に係るＭＯＳＦＥＴである。これに対して、図６中白抜きの三角形を用いてプロットされたグラフは、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴに対する比較例に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下の説明において、このＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴに対する比較例に係るＭＯＳＦＥＴを、ＭＯＳＦＥＴ１４に対する第２の比較例に係るＭＯＳＦＥＴと称することとする。この第２の比較例に係るＭＯＳＦＥＴは、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴと同様の構造においてゲート絶縁膜のみをＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴである。
【００３２】
これら２本のグラフから明らかなように、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴのキャパシタ特性は、第２の比較例に係るＭＯＳＦＥＴのキャパシタ特性と殆ど同じ傾向を示すことが分かる。すなわち、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴも、ＭＯＳＦＥＴ１４と同様に、ゲート絶縁膜がＳｉＯ2 膜により形成された第２の比較例に係るＭＯＳＦＥＴと同程度にフラットバンドシフト（Ｖfb シフト）が抑制もしくは低減されていることが分かる。
【００３３】
次に、図７に示す４本のグラフは、全てゲート電極内にＣが注入されていないＭＯＳＦＥＴのキャパシタ特性を示すグラフである。すなわち、図７に示す４本のグラフは、全てＭＯＳＦＥＴ１４に対する比較例に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下、具体的に説明する。
【００３４】
図７に示す４本のグラフのうち、黒塗りの四角形を用いてプロットされたグラフは、ＭＯＳＦＥＴ１４と同様の構造において、ゲート電極内にＣを注入しなかったＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下の説明では、このＭＯＳＦＥＴ１４と同様の構造においてゲート電極内にＣを注入しなかったＭＯＳＦＥＴを、ＭＯＳＦＥＴ１４に対する第３の比較例に係るＭＯＳＦＥＴと称することとする。これに対して、図７中白抜きの四角形を用いてプロットされたグラフは、第３の比較例に係るＭＯＳＦＥＴと同様の構造において、ゲート絶縁膜のみをＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下の説明では、第３の比較例に係るＭＯＳＦＥＴと同様の構造においてゲート絶縁膜のみをＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴを、ＭＯＳＦＥＴ１４に対する第４の比較例に係るＭＯＳＦＥＴと称することとする。
【００３５】
これら２本のグラフから明らかなように、第３の比較例に係るＭＯＳＦＥＴのキャパシタ特性は、第４の比較例に係るＭＯＳＦＥＴのキャパシタ特性と大きく異なっていることが分かる。具体的には、第３の比較例に係るＭＯＳＦＥＴは、図７中実線矢印で示すように、ゲート絶縁膜がＳｉＯ2 膜により形成された第４の比較例に係るＭＯＳＦＥＴに対してフラットバンド電圧（Ｖfb ）が増大する方向に大きく変動していることが分かる。すなわち、第３の比較例に係るＭＯＳＦＥＴには、第４の比較例に係るＭＯＳＦＥＴよりも大きなプラス方向のフラットバンドシフトが生じていることが分かる。
【００３６】
また、図７中黒塗りの三角形を用いてプロットされたグラフは、前述したＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴに対する他の比較例に係るＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下の説明において、このＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴに対する他の比較例に係るＭＯＳＦＥＴを、ＭＯＳＦＥＴ１４に対する第５の比較例に係るＭＯＳＦＥＴと称することとする。この第５の比較例に係るＭＯＳＦＥＴは、ＭＯＳＦＥＴ１４の変形例に係るＭＯＳＦＥＴと同様の構造において、ゲート電極内にＣを注入しなかったＭＯＳＦＥＴのキャパシタ特性を示すグラフである。これに対して、図７中白抜きの三角形を用いてプロットされたグラフは、第５の比較例に係るＭＯＳＦＥＴと同様の構造において、ゲート絶縁膜のみをＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴのキャパシタ特性を示すグラフである。以下の説明では、第５の比較例に係るＭＯＳＦＥＴと同様の構造においてゲート絶縁膜のみをＳｉＯ2 膜を用いて形成したＭＯＳＦＥＴを、ＭＯＳＦＥＴ１４に対する第６の比較例に係るＭＯＳＦＥＴと称することとする。
【００３７】
これら２本のグラフから明らかなように、第５の比較例に係るＭＯＳＦＥＴのキャパシタ特性は、第６の比較例に係るＭＯＳＦＥＴのキャパシタ特性と大きく異なっていることが分かる。具体的には、第５の比較例に係るＭＯＳＦＥＴは、図７中破線矢印で示すように、ゲート絶縁膜がＳｉＯ2 膜により形成された第６の比較例に係るＭＯＳＦＥＴに対してフラットバンド電圧（Ｖfb ）が減少する方向に大きく変動していることが分かる。すなわち、第５の比較例に係るＭＯＳＦＥＴには、第６の比較例に係るＭＯＳＦＥＴよりも大きなマイナス方向のフラットバンドシフトが生じていることが分かる。
【００３８】
また、図６および図７の各グラフを比較および検討すると、第１の比較例に係るグラフと第４の比較例に係るグラフとが、互いに殆ど一致していることが分かる。同様に、第２の比較例に係るグラフと第６の比較例に係るグラフとは、互いに殆ど一致していることが分かる。すなわち、ゲート電極をポリシリコン膜により形成するとともにゲート絶縁膜をＳｉＯ2 膜により形成した場合、ゲート電極にＣを注入したか否かに拘らず、また、ゲート電極に注入される不純物の種類や導電型に拘らず、ＭＯＳＦＥＴのキャパシタ特性は殆ど変わらないことが分かる。
【００３９】
さらに、これらの結果に基づいて図６および図７の各グラフをより詳しく比較および検討すると、次のことが分かる。ゲート電極がポリシリコン膜により形成されているとともにゲート絶縁膜がＨｆＳｉＯｎ膜により形成されているＭＯＳＦＥＴにおいては、ゲート電極のゲート絶縁膜との界面付近にＣを偏析させることにより、ゲート電極に注入される不純物の種類や導電型に拘らず、ゲート電極をポリシリコン膜により形成するとともにゲート絶縁膜をＳｉＯ2 膜により形成したＭＯＳＦＥＴと同程度にフラットバンドシフトを抑制もしくは低減することができる。すなわち、本実施形態に係るＭＯＳＦＥＴ１４やＭＯＳＦＥＴ１４と同様の構造からなるＭＯＳＦＥＴにおいては、ゲート電極のゲート絶縁膜との界面付近にＣ添加層を設けることにより、ＮＭＯＳおよびＰＭＯＳの別に拘らず、Ｃ添加層を設けない場合に比べて理想的なフラットバンド電圧特性により近いフラットバンド電圧特性を実現することができる。ひいては、本実施形態に係るＭＯＳＦＥＴ１４と同様の構造からなるＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとを組み合わせてなるＣＭＯＳＦＥＴ（ＣＭＩＳＦＥＴ）においても、略理想的なフラットバンド電圧特性を実現することができる。
【００４０】
以上説明したように、この第１実施形態においては、ゲート絶縁膜５がＨｆＳｉＯＮ膜からなるとともにゲート電極６がポリシリコン膜からなるＮＭＯＳＦＥＴ（ＭＩＳトランジスタ）１４において、ゲート電極６中のＡｓがゲート絶縁膜５内に侵入するのを抑制するＣを添加した層６ａをゲート電極６のゲート絶縁膜５との界面付近に形成する。これにより、ＮＭＯＳＦＥＴ１４に生じるフラットバンドシフトを、抑制もしくは低減させることができる。この結果、ＮＭＯＳＦＥＴ１４の閾値電圧の制御がフラットバンドシフトにより困難になるおそれを抑制もしくは低減させることができる。ひいては、ＮＭＯＳＦＥＴ１４を備える半導体装置１５の動作がフラットバンドシフトにより不安定になるおそれを抑制もしくは低減して、動作を安定させることができる。したがって、半導体装置１５は、フラットバンドシフトに起因する不良発生率が抑制もしくは低減されており、歩留まりが向上されている。また、前述した構造からなるＮＭＯＳＦＥＴ１４においては、ゲート電極６の空乏化が生じるおそれも殆ど無い。
【００４１】
このように、半導体装置１５は、その信頼性、性能、および品質等が劣化するおそれが抑制もしくは低減されているとともに、生産効率が向上されている。また、本実施形態によれば、前述した特性を有するＮＭＯＳＦＥＴ１４や半導体装置１５を、特別な製造方法を開発したりあるいは特別な製造工程を経ること無く、通常の半導体装置の製造方法（製造工程）により効率よくかつ容易に製造することができる。
【００４２】
図示は省略するが、本実施形態のＮＭＯＳＦＥＴ１４と同様に、ゲート絶縁膜を高比誘電率絶縁膜（ high - ｋ膜）により形成するとともにゲート電極をポリシリコン系の材料からなる膜により形成するＭＯＳＦＥＴ（ＭＩＳＦＥＴ）は、従来から多数提案されている。それとともに、そのような構造からなるＭＯＳＦＥＴにおいて、ゲート電極に導入される通常の不純物（ドーパント）以外の物質（元素）をゲート電極の内部に導入する技術も幾つか提案されている。しかし、これら従来技術の殆どは、ゲート電極の耐熱性向上およびゲート電極（ポリシリコン電極）中のドーパントがＳｉ基板に拡散するのを抑制することを目的としてなされたものである。特に、後者に関しては、ゲート電極中のドーパントが高比誘電率絶縁膜に侵入した場合における高比誘電率絶縁膜中のドーパントの拡散係数を小さくするという発想であり、高比誘電率絶縁膜中にドーパントが入ることを許容している。
【００４３】
これに対して、本実施形態に係るＮＭＯＳＦＥＴ１４および半導体装置１５は、前述したように、ゲート電極（ポリシリコン膜）６中のＡｓがゲート絶縁膜（ＨｆＳｉＯＮ膜）５中に侵入するのを防止する、という発想に基づいてなされたものである。したがって、本実施形態に係る技術は、前述した従来技術とは技術的思想が全く異なっている。
【００４４】
いわゆるＴＳＢ内の理論計算によれば、高比誘電率ゲート絶縁膜／ポリシリコンゲート電極構造におけるフラットバンドシフト（Ｖfb シフト）は、高比誘電率ゲート絶縁膜とポリシリコンゲート電極との界面近傍に存在する高比誘電率金属（ high - ｋ金属）をはじめとする様々なの物質（元素）間の複合欠陥が一因となって生じることが分かっている。例えば、本実施形態のＭＯＳＦＥＴ１４と同様に、ゲート絶縁膜がＨｆＳｉＯＮ膜からなるとともにゲート電極がポリシリコン膜からなるＭＯＳＦＥＴにおけるＶfb シフトは、ＨｆＳｉＯＮ膜とポリシリコン膜との界面近傍に存在するＨｆＳｉＯＮ膜中のＨｆ（ high - ｋ金属）、酸素（Ｏ）、およびＳｉと、ポリシリコン膜中のドーパントとの間の複合欠陥が一因となって生じることが分かっている。したがって、ＨｆＳｉＯＮ膜／ポリシリコン膜構造を有するＭＯＳＦＥＴにおいてＶfb シフトを抑制もしくは低減するためには、例えばポリシリコン膜中のドーパントがＨｆＳｉＯＮ膜中に侵入するのを防止すればよい。このためには、ポリシリコンゲート電極の高比誘電率ゲート絶縁膜と接触する部分を、ポリシリコンゲート電極中のドーパントが高比誘電率ゲート絶縁膜中に拡散するのを抑制できる構造に設定すればよい。理想的には、ポリシリコンゲート電極の高比誘電率ゲート絶縁膜との界面部分にのみ、ポリシリコンゲート電極中のドーパントが高比誘電率ゲート絶縁膜中に拡散するのを抑制できる物質（元素）を集中的に導入することが好ましい。
【００４５】
前述したように、本実施形態のＭＯＳＦＥＴ１４においては、高比誘電率ゲート絶縁膜５とポリシリコンゲート電極６との界面のポリシリコンゲート電極６側に、ポリシリコンゲート電極６内におけるＡｓの拡散係数を変調させる元素であるＣを導入する。これにより、Ａｓをポリシリコンゲート電極６内にのみ偏析させて、Ａｓがポリシリコンゲート電極６内から高比誘電率ゲート絶縁膜５内に侵入するのを防止する。この結果、本実施形態のＭＯＳＦＥＴ１４においては、ポリシリコンゲート電極６の空乏化を抑制しつつ、高比誘電率ゲート絶縁膜／ポリシリコンゲート電極構造を有するＭＯＳＦＥＴ全般に共通して生じるＶfb シフトを、ゲート絶縁膜がＳｉＯ2 膜からなるとともにゲート電極がポリシリコン系の膜からなるＭＯＳＦＥＴに生じるＶfb シフトと同程度に抑制もしくは低減することができる。
【００４６】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図示を省略して説明する。なお、前述した第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００４７】
本実施形態においては、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止する物質として、第１実施形態で用いたＣの代わりに窒素（Ｎ）をゲート電極中に導入する。以下、具体的に説明する。
【００４８】
先ず、第１実施形態と同様の工程により、ＨｆＳｉＯＮ膜からなるゲート絶縁膜５を成膜する工程までを実行する。この後、例えばアンモニア（ＮＨ3 ）、一酸化窒素（ＮＯ）、あるいは一酸化二窒素（Ｎ2Ｏ）等のＮを含む物質からなるＭＯＣＶＤガスを、ゲート電極となるポリシリコン膜の成膜工程の初期段階においてポリシリコン膜の原料ガスに混入させる。これにより、Ｎを１０18 ｃｍ-3 から１０19 ｃｍ-3 程度含むポリシリコン層（Ｎ添加ポリシリコン層）をポリシリコン膜のＨｆＳｉＯＮ膜５との界面付近に集中させて形成しつつ、ポリシリコン膜をＨｆＳｉＯＮ膜５の表面上に成膜する。成膜されたポリシリコン膜は、そのＨｆＳｉＯＮ膜５と接触する側である下層部がＮ添加ポリシリコン層であり、ＨｆＳｉＯＮ膜５と接触しない側である上層部が略純粋なポリシリコン層６ｂである２層構造に形成されている。第１実施形態のＣ添加ポリシリコン層６ａと同様に、Ｎ添加ポリシリコン層も薄肉形状に形成されるのが好ましい。具体的には、Ｎ添加ポリシリコン層も、その厚さを２ｎｍ程度以下に設定されるのが好ましい。
【００４９】
この後、第１実施形態と同様の工程を経ることにより、ゲート電極がＮ添加ポリシリコン層と略純粋なポリシリコン層６ｂとの２層構造からなるＭＯＳＦＥＴを備える本実施形態に係る半導体装置を得る。
【００５０】
以上説明したように、この第２実施形態においては、Ｃと同様にゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止することができるＮを、ゲート電極（ポリシリコン膜）のゲート絶縁膜（ＨｆＳｉＯＮ膜５）との界面近傍に偏析させるので、前述した第１実施形態と同様の効果を得ることができる。
【００５１】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図示を省略して説明する。なお、前述した第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００５２】
本実施形態においては、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート電極とゲート絶縁膜との界面における整合性の低下を抑制する物質をゲート電極中に導入する。以下、具体的に説明する。
【００５３】
先ず、第１実施形態と同様の工程により、ＨｆＳｉＯＮ膜からなるゲート絶縁膜５を成膜する工程までを実行する。この後、ゲート電極となるポリシリコン膜の成膜工程の初期段階において、雰囲気中の酸素（Ｏ）の分圧を通常よりも高めに設定しつつポリシリコン膜を成膜する。これにより、Ｏを１０18 ｃｍ-3 から１０19 ｃｍ-3 程度含むポリシリコン層（Ｏ添加ポリシリコン層）をポリシリコン膜のＨｆＳｉＯＮ膜５との界面付近に集中させて形成しつつ、ポリシリコン膜をＨｆＳｉＯＮ膜５の表面上に成膜する。成膜されたポリシリコン膜は、そのＨｆＳｉＯＮ膜５と接触する側である下層部がＯ添加ポリシリコン層であり、ＨｆＳｉＯＮ膜５と接触しない側である上層部が略純粋なポリシリコン層６ｂである２層構造に形成されている。第１実施形態のＣ添加ポリシリコン層６ａおよび第２実施形態のＮ添加ポリシリコン層と同様に、Ｏ添加ポリシリコン層も薄肉形状に形成されるのが好ましい。具体的には、Ｏ添加ポリシリコン層も、その厚さを２ｎｍ程度以下に設定されるのが好ましい。
【００５４】
この後、第１実施形態と同様の工程を経ることにより、ゲート電極がＯ添加ポリシリコン層と略純粋なポリシリコン層６ｂとの２層構造からなるＭＯＳＦＥＴを備える本実施形態に係る半導体装置を得る。
【００５５】
ゲート絶縁膜を金属酸化物からなる高比誘電率絶縁膜により形成するとともに、ゲート電極をポリシリコン系の材料からなる膜により形成すると、ゲート電極とゲート絶縁膜との界面において酸素欠損等の不整合が生じることが知られている。そして、ゲート電極とゲート絶縁膜との界面において酸素欠損等の不整合が生じると、ゲート絶縁膜とゲート電極とがそれらの界面において接合不良となることも知られている。さらには、ゲート絶縁膜とゲート電極とがそれらの界面において接合不良が生じると、ゲート電極中の不純物がゲート絶縁膜中に侵入した場合と同様に、ＭＯＳＦＥＴのフラットバンドシフトが増大することも知られている。
【００５６】
本実施形態のＭＯＳＦＥＴにおいては、前述したようにポリシリコンゲート電極中にＯが導入されている。そして、本発明者等が行った実験によれば、ポリシリコン膜中に導入されたＯは、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート電極とゲート絶縁膜との界面において生じ易い酸素欠損を抑制もしくは低減できることが分かっている。したがって、本実施形態のＭＯＳＦＥＴにおいては、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との界面において酸素欠損等の不整合が生じるおそれが抑制もしくは低減されている。すなわち、本実施形態のＭＯＳＦＥＴは、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との界面における整合性の低下が抑制もしくは低減されている。
【００５７】
以上説明したように、この第３実施形態によれば、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、本実施形態のＭＯＳＦＥＴは、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との界面における整合性の低下が抑制もしくは低減されており、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との接合状態が改善されている。それとともに、本実施形態のＭＯＳＦＥＴは、ポリシリコンゲート電極中の不純物が高比誘電率ゲート絶縁膜５中に侵入するおそれも殆ど無い。したがって、本実施形態のＭＯＳＦＥＴおよびこのＭＯＳＦＥＴを備える半導体装置は、第１実施形態のＭＯＳＦＥＴ１４および半導体装置１５や第２実施形態のＭＯＳＦＥＴおよび半導体装置に比べて、その信頼性、性能、および品質等がより向上されているとともに、生産効率がより向上されている。さらに、本実施形態によれば、前述したＯ添加ポリシリコン層を備えるＭＯＳＦＥＴや半導体装置を、特別な製造方法を開発したりあるいは特別な製造工程を経ること無く、通常の半導体装置の製造方法（製造工程）により効率よくかつ容易に製造することができる。
【００５８】
（第４の実施の形態）
次に、本発明に係る第４実施形態を図示を省略して説明する。なお、前述した第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００５９】
本実施形態においては、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート絶縁膜中の金属元素がゲート電極中に拡散するのを抑制することができる物質をゲート電極中に導入する。以下、具体的に説明する。
【００６０】
先ず、第１実施形態と同様の工程により、ＨｆＳｉＯＮ膜からなるゲート絶縁膜５を成膜する工程までを実行する。この後、先ず、ゲート絶縁膜５に含まれている高比誘電率金属（ high - ｋ金属）であるＨｆ以外の金属元素を含む物質からなるＭＯＣＶＤガスを、ゲート電極となるポリシリコン膜の成膜工程の初期段階においてポリシリコン膜の原料ガスに混入させる。例えば、ＴＭＡ（Ａｌ（ＣＨ3 ）3 ）等のアルミニウム（Ａｌ）を含む物質からなるＭＯＣＶＤガスを、ポリシリコン膜の原料ガスに混入させる。ＴＭＡガスを所定時間供給した後、ＴＭＡガスの供給を停止するとともに、ポリシリコン膜の原料ガスに混入させるガスを他のガスに切り替える。例えば、前述した第２実施形態と同様に、ＴＭＡガスに代えて、アンモニア（ＮＨ3 ）等のＮを含む物質からなるＭＯＣＶＤガスをポリシリコン膜の原料ガスに混入させる。
【００６１】
このような工程により、ＡｌおよびＮを１０18 ｃｍ-3 から１０19 ｃｍ-3 程度含むポリシリコン層（Ａｌ／Ｎ添加ポリシリコン層）をポリシリコン膜のＨｆＳｉＯＮ膜５との界面付近に集中させて形成しつつ、ポリシリコン膜をＨｆＳｉＯＮ膜５の表面上に成膜する。成膜されたポリシリコン膜は、そのＨｆＳｉＯＮ膜５と接触する側である下層部がＡｌ／Ｎ添加ポリシリコン層であり、ＨｆＳｉＯＮ膜５と接触しない側である上層部が略純粋なポリシリコン層６ｂである２層構造に形成されている。第１実施形態のＣ添加ポリシリコン層６ａ、第２実施形態のＮ添加ポリシリコン層、および第３実施形態のＯ添加ポリシリコン層と同様に、Ａｌ／Ｎ添加ポリシリコン層も薄肉形状に形成されるのが好ましい。具体的には、Ａｌ／Ｎ添加ポリシリコン層も、その厚さを２ｎｍ程度以下に設定されるのが好ましい。
【００６２】
この後、第１実施形態と同様の工程を経ることにより、ゲート電極がＡｌ／Ｎ添加ポリシリコン層と略純粋なポリシリコン層６ｂとの２層構造からなるＭＯＳＦＥＴを備える本実施形態に係る半導体装置を得る。
【００６３】
ゲート絶縁膜中の高比誘電率金属がゲート電極中に拡散すると、ゲート電極中の不純物がゲート絶縁膜中に侵入した場合と同様に、ＭＯＳＦＥＴのフラットバンドシフトが増大することが知られている。本実施形態のＭＯＳＦＥＴにおいては、前述したようにポリシリコンゲート電極中にＡｌおよびＮが導入されている。そして、本発明者等が行った実験によれば、ポリシリコン膜中に導入されたＡｌは、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート絶縁膜中の高比誘電率金属がゲート電極中に拡散するのを防止できることが分かっている。また、ＡｌはＨｆに比べて酸化され易く、かつ、酸化物となったＡｌを含む層は安定した絶縁膜となる。このため、高比誘電率ゲート絶縁膜５中のＨｆがＯを離し難くなり、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との界面近傍において酸素欠損が生じるおそれも抑制もしくは低減することができる。
【００６４】
以上説明したように、この第４実施形態によれば、前述した第１〜第３の各実施形態と同様の効果を得ることができる。また、本実施形態のＭＯＳＦＥＴにおいては、ポリシリコンゲート電極中にＡｌおよびＮが導入されているので、ポリシリコンゲート電極中の不純物が高比誘電率ゲート絶縁膜５中に侵入するおそれが殆ど無いとともに、高比誘電率ゲート絶縁膜５中のＨｆがポリシリコンゲート電極中侵入するおそれも殆ど無い。また、ポリシリコンゲート電極と高比誘電率ゲート絶縁膜５との界面近傍において酸素欠損が生じるおそれも抑制もしくは低減されている。したがって、本実施形態のＭＯＳＦＥＴおよびこのＭＯＳＦＥＴを備える半導体装置は、第３実施形態のＭＯＳＦＥＴおよび半導体装置と同様に、第１実施形態のＭＯＳＦＥＴ１４および半導体装置１５や第２実施形態のＭＯＳＦＥＴおよび半導体装置に比べて、その信頼性、性能、および品質等がより向上されているとともに、生産効率がより向上されている。また、本実施形態によれば、前述したＡｌ／Ｎ添加ポリシリコン層を備えるＭＯＳＦＥＴや半導体装置を、特別な製造方法を開発したりあるいは特別な製造工程を経ること無く、通常の半導体装置の製造方法（製造工程）により効率よくかつ容易に製造することができる。
【００６５】
なお、本発明に係る半導体装置およびその製造方法は、前述した第１〜第４の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００６６】
例えば、ゲート電極６となる多結晶シリコン系の材料からなる膜は、前述したポリシリコン膜６には限定されない。ゲート電極は、例えばポリシリコン−ゲルマニウム膜（ poly - ＳｉＧｅ膜）により形成されても構わない。
【００６７】
また、ゲート絶縁膜５となる比誘電率が５以上である絶縁膜も、前述したＨｆＳｉＯＮ膜５には限定されない。ゲート絶縁膜は、例えばＨｆＯ2 膜や、ＨｆＳｉＯ膜等、高比誘電率金属元素（ high - ｋ金属元素）であるＨｆを主成分として含む高比誘電率絶縁膜により形成されればよい。
【００６８】
また、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止する物質は、第１実施形態で用いたＣや第１実施形態で用いたＮ等には限定されない。そのような物質としては、例えばボロンナイトライド（ＢＮ）等も用いることができる。また、ゲート電極中からゲート絶縁膜中への不純物の拡散するのを防止する物質をゲート電極中に導入する方法は、前述したガス混入法には限定されない。ゲート電極中からゲート絶縁膜中への不純物の拡散するのを防止する物質をゲート電極中に導入する他の方法としては、例えばイオン注入法（イオン打ち込み法）等を採用しても構わない。
【００６９】
また、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート電極とゲート絶縁膜との界面における整合性の低下を抑制する物質は、第３実施形態で用いたＯには限定されない。そのような物質は、Ｏと同様の性質を有する物質であればよい。
【００７０】
さらに、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止できるだけでなく、ゲート絶縁膜中の金属元素がゲート電極中に拡散するのを抑制することができる物質は、第４実施形態で用いたＡｌには限定されない。そのような物質としては、例えばＨｆ以外の金属元素を用いればよい。具体的には、Ａｌ，Ｔｉ，Ｗ，Ｔａ，Ｒｕ等が挙げられる。
【００７１】
以上説明した設定によっても、前述した第１〜第４の各実施形態のうちの少なくとも１つの実施形態と同様の作用および効果を得ることができる。すなわち、前述した設定によっても、ゲート絶縁膜５およびゲート電極６が high - ｋ膜５および poly - Ｓｉ膜６により構成されるＭＯＳＦＥＴ（ＭＩＳＦＥＴ）に生じるフラットバンドシフトを、ゲート電極６の空乏化を抑制しつつ、ゲート絶縁膜およびゲート電極６がＳｉＯ2 膜／poly - Ｓｉ膜構造、あるいはＳｉＯ2 膜／poly - ＳｉＧｅ膜構造により構成される従来のＭＯＳＦＥＴ（ＭＩＳＦＥＴ）に生じるフラットバンドシフトと同程度に抑制もしくは低減することができる。
【図面の簡単な説明】
【００７２】
【図１】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図２】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図３】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図４】図３に示す半導体装置が備えるＭＯＳＦＥＴのゲート電極付近を拡大して示す図。
【図５】図４に示すゲート電極に含まれる不純物のゲート絶縁膜への移動を抑制する物質のゲート電極付近における濃度プロファイルをゲート電極の膜厚方向に沿って示す図。
【図６】第１実施形態に係るＭＯＳＦＥＴおよびその変形例に係るＭＯＳＦＥＴのそれぞれのキャパシタ特性とそれらに対する比較例に係るＭＯＳＦＥＴのキャパシタ特性とをゲート電極内の注入不純物およびゲート絶縁膜の種類ごとに分けてグラフとして示す図。
【図７】第１実施形態に対する比較例に係るＭＯＳＦＥＴのキャパシタ特性をゲート電極内の注入不純物およびゲート絶縁膜の種類ごとに分けてグラフとして示す図。
【符号の説明】
【００７３】
１…Ｓｉ（１ ０ ０）基板（ｎ型シリコンウェーハ、半導体基板）、５…ＨｆＳｉＯｎ膜（高比誘電率絶縁膜、比誘電率が５以上である絶縁膜、ゲート絶縁膜）、６…ポリシリコン膜（少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜、ゲート電極）、６ａ…Ｃ添加ポリシリコン層（多結晶シリコン系の材料からゲート絶縁膜への不純物の移動を抑制する物質が設けられている領域、ポリシリコン膜、ゲート電極）、６ｂ…ポリシリコン層（ポリシリコン膜、ゲート電極）、１０ａ…ソース領域、１０ｂ…ドレイン領域、１４…ＮＭＯＳＦＥＴ、１５…半導体装置
【図１】
2007188969.tif 000003
【図２】
2007188969.tif 000004
【図３】
2007188969.tif 000005
【図４】
2007188969.tif 000006
【図５】
2007188969.tif 000007
【図６】
2007188969.tif 000008
【図７】
2007188969.tif 000009
【手続補正書】
【提出日】平成19年2月21日(2007.2.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１対のソース領域およびドレイン領域が表層部に形成されている半導体基板と、
前記ソース領域および前記ドレイン領域の間において前記半導体基板の表面上に設けられているとともに比誘電率が５以上であるゲート絶縁膜と、
このゲート絶縁膜の表面上に設けられているとともに少なくとも１種類の不純物を含む多結晶シリコン系の材料からなり、かつ、この多結晶シリコン系の材料から前記ゲート絶縁膜への前記不純物の移動を抑制する物質が前記ゲート絶縁膜との界面付近に設けられているゲート電極と、
を具備することを特徴とする半導体装置。
【請求項２】
前記ゲート絶縁膜が金属酸化物からなるとともに、この金属酸化物を構成する金属元素の前記ゲート絶縁膜から前記ゲート電極への移動を抑制する物質が、さらに前記ゲート電極の前記ゲート絶縁膜との界面付近に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜が金属酸化物からなるとともに、前記多結晶シリコン系の材料から前記ゲート絶縁膜への前記不純物の移動を抑制する物質は、さらに前記ゲート電極と前記ゲート絶縁膜との界面における整合性の低下を抑制することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
半導体基板の表面上に比誘電率が５以上である絶縁膜を設け、
この絶縁膜の表面上に少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜を設けるとともに、この多結晶シリコン系の材料からなる膜から前記絶縁膜への前記不純物の移動を抑制する物質を前記多結晶シリコン系の材料からなる膜の前記絶縁膜との界面付近に設け、
前記絶縁膜を加工してゲート絶縁膜を形成するとともに、前記多結晶シリコン系の材料からなる膜を加工してゲート電極を形成し、
前記ゲート絶縁膜を間に挟んで前記半導体基板の表層部に１対のソース領域およびドレイン領域を形成する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記絶縁膜を金属酸化物により形成するとともに、この金属酸化物を構成する金属元素の前記絶縁膜から前記多結晶シリコン系の材料からなる膜への移動を抑制する物質および前記多結晶シリコン系の材料からなる膜と前記絶縁膜との界面における整合性の低下を抑制する物質の少なくとも一方を、前記多結晶シリコン系の材料からなる膜を設ける際にさらに前記多結晶シリコン系の材料からなる膜の前記絶縁膜との界面付近に設けることを特徴とする請求項４に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
さらに、これらの結果に基づいて図６および図７の各グラフをより詳しく比較および検討すると、次のことが分かる。ゲート電極がポリシリコン膜により形成されているとともにゲート絶縁膜がＨｆＳｉＯＮ膜により形成されているＭＯＳＦＥＴにおいては、ゲート電極のゲート絶縁膜との界面付近にＣを偏析させることにより、ゲート電極に注入される不純物の種類や導電型に拘らず、ゲート電極をポリシリコン膜により形成するとともにゲート絶縁膜をＳｉＯ2 膜により形成したＭＯＳＦＥＴと同程度にフラットバンドシフトを抑制もしくは低減することができる。すなわち、本実施形態に係るＭＯＳＦＥＴ１４やＭＯＳＦＥＴ１４と同様の構造からなるＭＯＳＦＥＴにおいては、ゲート電極のゲート絶縁膜との界面付近にＣ添加層を設けることにより、ＮＭＯＳおよびＰＭＯＳの別に拘らず、Ｃ添加層を設けない場合に比べて理想的なフラットバンド電圧特性により近いフラットバンド電圧特性を実現することができる。ひいては、本実施形態に係るＭＯＳＦＥＴ１４と同様の構造からなるＮＭＯＳＦＥＴとＰＭＯＳＦＥＴとを組み合わせてなるＣＭＯＳＦＥＴ（ＣＭＩＳＦＥＴ）においても、略理想的なフラットバンド電圧特性を実現することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
また、ポリシリコン系の膜からなるゲート電極中の不純物が高比誘電率絶縁膜からなるゲート絶縁膜中に拡散するのを防止する物質は、第１実施形態で用いたＣや第２実施形態で用いたＮ等には限定されない。そのような物質としては、例えばボロンナイトライド（ＢＮ）等も用いることができる。また、ゲート電極中からゲート絶縁膜中への不純物の拡散するのを防止する物質をゲート電極中に導入する方法は、前述したガス混入法には限定されない。ゲート電極中からゲート絶縁膜中への不純物の拡散するのを防止する物質をゲート電極中に導入する他の方法としては、例えばイオン注入法（イオン打ち込み法）等を採用しても構わない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
１…Ｓｉ（１ ０ ０）基板（ｎ型シリコンウェーハ、半導体基板）、５…ＨｆＳｉＯＮ膜（高比誘電率絶縁膜、比誘電率が５以上である絶縁膜、ゲート絶縁膜）、６…ポリシリコン膜（少なくとも１種類の不純物を含む多結晶シリコン系の材料からなる膜、ゲート電極）、６ａ…Ｃ添加ポリシリコン層（多結晶シリコン系の材料からゲート絶縁膜への不純物の移動を抑制する物質が設けられている領域、ポリシリコン膜、ゲート電極）、６ｂ…ポリシリコン層（ポリシリコン膜、ゲート電極）、１０ａ…ソース領域、１０ｂ…ドレイン領域、１４…ＮＭＯＳＦＥＴ、１５…半導体装置