(57)【要約】      （修正有）【課題】上層配線と下層配線との接続部の構造が正確で、かつ、ビア部分がクラック等の損傷の恐れも無く、又、導電材料の侵入と言った恐れも無く、従って電流リークの恐れも無く、信頼性が高いものが得られ、更には絶縁材料選択の幅を広げることが出来、絶縁材料の限定に起因する多層配線形成工程における種々の問題点も解決され、更には製造が簡単な配線構造の半導体素子を提供することである。【解決手段】上層配線６と下層配線１とを備え、前記上層配線６と前記下層配線１とがポーラス構造の層間絶縁膜４に形成されたビア３を介して接続された構造の半導体素子であって、ビア３の周囲の層間絶縁膜４には上層配線６の層の絶縁膜７材料が侵入して複合領域５，８が形成される。【選択図】  図４
2007220919.tif 000002
【特許請求の範囲】
【請求項１】
上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられた層間絶縁膜に形成されたビアを介して接続された構造の半導体素子において、
前記ビアの周囲の層間絶縁膜には前記上層配線の層の絶縁膜材料が侵入して複合領域が構成されてなる
ことを特徴とする半導体素子。
【請求項２】
層間絶縁膜がポーラス構造のものであり、上層配線の層の絶縁膜材料が塗布系絶縁膜材料であることを特徴とする請求項１の半導体素子。
【請求項３】
上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子の製造方法であって、
前記ポーラス構造の層間絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程後、前記上層配線における絶縁層を構成する絶縁膜材料を塗布して該絶縁層を構成すると共に、前記ビアに充填して該絶縁膜材料を該ビア周囲のポーラス部に侵入させて複合領域を構成する複合領域形成工程と、
前記複合領域形成工程後、前記複合領域が残存するようにビアを形成するビア再形成工程
とを具備することを特徴とする半導体素子の製造方法。
【請求項４】
上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子をデュアルダマシン法により製造する方法であって、
前記ポーラス構造の層間絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程の後、形成されているビアの中腹部の径が上層開口部の径よりも大きくなるようアッシング処理するビア加工工程と、
前記ビア加工工程後、前記上層配線における絶縁層を構成する絶縁膜材料を塗布して該絶縁層を構成すると共に、前記ビアに充填して該絶縁膜材料を該ビア周囲のポーラス部に侵入させて複合領域を構成する複合領域形成工程と、
前記複合領域形成工程後、前記複合領域が残存するようにビアを形成するビア再形成工程
とを具備することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、ダマシン多層配線構造の半導体素子に関する。
【背景技術】
【０００２】
従来、半導体素子の配線層やビア（ホール）層にはシリコン酸化膜のような無機系絶縁材料が用いられて来た。しかしながら、半導体チップの信号処理の高速化・低消費電力化の要求から、配線間容量を低減する目的で、誘電率の低い有機系絶縁材料が使われ始めている。
【０００３】
例えば、接続孔（ビア）に配線材料が埋め込まれてなる接続プラグと、溝配線用溝に配線材料が埋め込まれてなる溝配線とがデュアルダマシン法により形成されている層間絶縁膜を有する半導体装置の製造方法において、
（ａ）有機系低誘電率材料層を少なくとも含む層間絶縁膜を形成する工程
（ｂ）層間絶縁膜に接続孔と溝配線用溝とを形成する工程
（ｃ）接続孔及び溝配線用溝のそれぞれの内部の側壁に、側壁保護用のサイドウォールを形成する工程
（ｄ）接続孔及び溝配線用溝に配線材料を埋め込むことにより接続プラグと溝配線とを形成する工程；
を含んでなることを特徴とする半導体装置の製造方法が提案（特開平１０−２８４６００号公報）されている。
【特許文献１】特開平１０−２８４６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、有機系低誘電率絶縁材料を用いた場合、有機系低誘電率絶縁材料の強度不足から、アッシングや洗浄時あるいは導電材料を埋め込む時のビアや配線溝の側壁損傷とか導電材料の絶縁材料への侵入などが問題となる。又、多層配線の配線構造に起因する応力（ストレス）集中がビア部分に起き、クラック等が引き起こされる恐れも有る。
このような観点から、有機系低誘電率絶縁材料を用いて絶縁層を構成する場合、材料選択に慎重な配慮が必要である。
【０００５】
とは言うものの、ビア層に使用できる絶縁材料が限定されてしまうことは、多層配線構造の設計の自由度が著しく小さくなり、多層配線形成工程における種々の問題点の解決方法をも限定する等の問題を引き起こす。
【０００６】
又、上記特許文献１の技術は、デュアルダマシン法に従って形成されたビアと配線溝の内面及び層間絶縁膜の表面に無機系サイドウォール材料を成膜し、エッチバックを行うことにより側壁保護膜を残す手法を提案し、この側壁保護膜によって、導電材料埋め込み時に導電材料がビアや配線溝内面の有機系低誘電率絶縁材料に損傷を与えるのを防ぐようにしている。
【０００７】
しかしながら、特許文献１の如きの無機系サイドウォール材料の成膜による側壁保護膜の技術は、必然的に、配線間やビア間の実効誘電率を上昇せしめてしまう。しかも、側壁保護膜を形成する為に、サイドウォール材料成膜工程やエッチバック工程を要する為、コストが高く付く問題も有る。
【０００８】
従って、本発明が解決しようとする課題は、上層配線と下層配線との接続部の構造が正確で、即ち、設計通りの配線構造のものと出来、かつ、ビア部分がクラック等の損傷の恐れも無く、又、導電材料の侵入と言った恐れも無く、従って電流リークの恐れも無く、信頼性が高いものが得られ、更には絶縁材料選択の幅を広げることが出来、絶縁材料の限定に起因する多層配線形成工程における種々の問題点も解決され、更には製造が簡単な配線構造の半導体素子を提供することである。
【課題を解決するための手段】
【０００９】
前記の課題を解決する為、日夜、鋭意、検討を推し進めて行く中に、本発明者は、ビア部分の絶縁膜がポーラス構造であることから強度の問題が起きていることに気付き、そのポーラス部分を低誘電率有機材料で埋めてやれば、強度が向上し、そしてポーラス構造が失われても誘電率の大幅な増大は無いのではないかとの啓示を得るに至り、早速、この技術思想を実施してみた。その結果、予想以上の好成績を得るに至った。すなわち、強度が大幅に向上したからと思われるのであるが、ビア部分にクラック等は起きてなかった。かつ、導電材料の侵入も起きてないと思われる通り、電流リークも認められなかった。そして、ビア部分の寸法精度も高く、設計通りの配線構造のものが得られていた。
上記知見に基づいて本発明が達成されたものである。
【００１０】
すなわち、前記の課題は、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられた層間絶縁膜に形成されたビアを介して接続された構造の半導体素子において、
前記ビアの周囲の層間絶縁膜には前記上層配線の層の絶縁膜材料が侵入して複合領域が構成されてなる
ことを特徴とする半導体素子によって解決される。
【００１１】
特に、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子において、
前記ビアの周囲の層間絶縁膜のホーラス部には前記上層配線の層の塗布系絶縁膜材料が侵入して複合領域が構成されてなる
ことを特徴とする半導体素子によって解決される。
【００１２】
又、前記の課題は、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子の製造方法であって、
前記ポーラス構造の層間絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程後、前記上層配線における絶縁層を構成する絶縁膜材料を塗布して該絶縁層を構成すると共に、前記ビアに充填して該絶縁膜材料を該ビア周囲のポーラス部に侵入させて複合領域を構成する複合領域形成工程と、
前記複合領域形成工程後、前記複合領域が残存するようにビアを形成するビア再形成工程
とを具備することを特徴とする半導体素子の製造方法によって解決される。
【００１３】
特に、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子をデュアルダマシン法により製造する方法であって、
前記ポーラス構造の層間絶縁膜にビアを形成するビア形成工程と、
前記ビア形成工程の後、形成されているビアの中腹部の径が上層開口部の径よりも大きくなるようアッシング処理するビア加工工程と、
前記ビア加工工程後、前記上層配線における絶縁層を構成する絶縁膜材料を塗布して該絶縁層を構成すると共に、前記ビアに充填して該絶縁膜材料を該ビア周囲のポーラス部に侵入させて複合領域を構成する複合領域形成工程と、
前記複合領域形成工程後、前記複合領域が残存するようにビアを形成するビア再形成工程
とを具備することを特徴とする半導体素子の製造方法によって解決される。
【発明の効果】
【００１４】
本発明によれば、上層配線と下層配線との接続部の構造が正確、即ち、設計通りの配線構造のものと出来る。そして、本発明のものは、ビア部分の強度は大きく、クラック等の損傷の恐れは無く、又、導電材料の侵入と言った恐れも無く、従って電流リークの恐れも無く、信頼性が高いものである。又、上記のような特長を奏するだけでは無く、誘電率の大幅な増大は無く、本来の目的が阻害されることも無い。更に、本発明によれば、絶縁材料選択の幅を広げることが出来、絶縁材料の限定に起因する多層配線形成工程における種々の問題点も解決される。又、製造が簡単であることから、コストも低廉である。
【発明を実施するための最良の形態】
【００１５】
本発明は、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられた層間絶縁膜に形成されたビアを介して接続された構造の半導体素子である。そして、ビアの周囲の層間絶縁膜には上層配線の層の絶縁膜材料が侵入して複合領域が構成されたものである。層間絶縁膜は、特に、ポーラス構造のものであり、上層配線の層の絶縁膜材料は塗布系絶縁膜材料である。
【００１６】
本発明の方法は、上層配線と下層配線とを備え、前記上層配線と前記下層配線とが該上層配線と該下層配線との間に設けられたポーラス構造の層間絶縁膜に形成されたビアを介して接続された構造の半導体素子の製造方法である。そして、ポーラス構造の層間絶縁膜にビアを形成するビア形成工程を有する。又、好ましくは、ビア形成工程の後、形成されているビアの中腹部の径が上層開口部の径よりも大きくなるようアッシング処理するビア加工工程を有する。ビア形成工程（ビア加工工程）後、上層配線における絶縁層を構成する絶縁膜材料を塗布して該絶縁層を構成すると共に、前記ビアに充填して該絶縁膜材料を該ビア周囲のポーラス部に侵入させて複合領域を構成する複合領域形成工程を有する。複合領域形成工程後、前記複合領域が残存するようにビアを形成するビア再形成工程を有する。
【００１７】
以下、本発明について更に詳しく説明する。
図１〜図４は、本発明になる半導体素子の製造工程の説明図である。
【００１８】
本発明の工程を経て製造された半導体素子は、図４からも判る通り、基板上に構成された下層配線層（絶縁層２と、絶縁層２に形成された溝に設けられた金属（Ｃｕ）配線膜１）と、上層配線層（絶縁層７と、絶縁層７に形成された溝に設けられた金属（Ｃｕ）配線膜６）と、上層配線層と下層配線層との間に設けられたポーラス構造の層間絶縁層４と、層間絶縁層４に形成されたビア３に埋め込まれた金属（Ｃｕ）とを有するものである。
【００１９】
本発明にあっては、ビア３の周囲（近傍）の層間絶縁層４のポーラス部には絶縁層７の構成材料である塗布型有機系絶縁膜材料が侵入し、複合領域５が形成される。従って、ビア３のアッシング・洗浄耐性が向上し、又、導電材料（Ｃｕ）埋込み時のビア側壁の損傷が防止される。尚、製造工程上、ビア３の周辺部のみならず、層間絶縁層４と絶縁層７との境界領域（層間絶縁層４側）にも複合領域８が形成される。しかしながら、複合領域８が問題になることはない。又、複合領域５，８は、ビア３の外周と層間絶縁層４の上面に形成されるに過ぎず、配線６の側壁に形成されるものでは無いから、隣接配線間の実効誘電率が増大するものでは無く、信号遅延などの悪影響が引き起こされることは無い。
【００２０】
さて、配線間絶縁膜や層間絶縁膜の構成材料としては、ＳｉＯ２等のシリコン酸化物、ＳｉＣ，ＳｉＣＮ等のシリコン窒化物、ＳｉＣ等のシリコン炭化物などの無機系絶縁膜材料と、Ｓｉ含有のＳｉＯＣ，ＭＳＱ，ＨＳＱ，ＭＨＳＱ，ＦＳＧ，ＳｉＯＦ等の有機系絶縁膜材料と、ポリイミド系材料、フッ素系樹脂材料、ポリアリルエーテル系材料、ポリベンゾオキサゾール系材料などの有機樹脂（ポリマー）系絶縁膜材料とに大別される。
【００２１】
上記した下層配線層の絶縁層２は、無機系、有機系、有機樹脂（ポリマー）系の何れの絶縁膜材料で構成されても差し支えない。
【００２２】
しかしながら、層間絶縁層４はポーラス構造を持つものであることが必要である。すなわち、ポーラス構造の絶縁膜とすることによって、それだけ、誘電率を小さなものとすることが出来る。尚、ポーラス構造を持つものであれば、無機系のものでも有機系のものでも良い。そして、ポーラス構造を持つ絶縁材料としては、例えばポーラス構造のＳｉＯＣ、ポーラス構造のＭＳＱ、ポーラス構造のポリアリルエーテル等が挙げられる。尚、ＳｉＯＣ，ＭＳＱやポリアリルエーテルにあっても、ポーラス構造を持たないものも存在しているので、ポーラス構造を持つものを選択しなければならない。
【００２３】
これに対して、絶縁層７は、塗布型の絶縁膜材料である。特に、有機系の塗布型絶縁膜材料が好ましい。すなわち、層間絶縁層４にビア３を形成した後、層間絶縁層４上に絶縁膜塗料を塗布することによって、絶縁層７が構成されると共にビア３が埋められ、ビア３の埋め込みに際して、絶縁膜塗料がビア３周囲の層間絶縁層４のポーラス部に含浸（侵入）し、複合領域５が簡単に形成されるようになるからである。尚、有機系塗布型絶縁膜材料としては、例えばポリアリルエーテル系、ポリベンゾオキサゾール系、ポリイミド系とかフッ素系樹脂などが挙げられる。
【００２４】
次に、本発明の半導体素子の製造方法について説明する。
先ず、基板上に設けた絶縁層２に対してフォトリソグラフィ技術により下層配線膜パターンの溝を形成し、Ｃｕ配線膜１を設ける。この後、ポーラス構造の絶縁層４を設ける。そして、エッチング技術によって絶縁層４にビア３を形成する（図１参照）。
【００２５】
ビア３形成後、塗布型の有機絶縁膜材料を塗布する。これによって、ビア３には有機絶縁膜材料が充填される。この充填によって、有機絶縁膜材料がビア３周囲の絶縁層４のポーラス（空孔）部に侵入する。すなわち、絶縁層４における有機絶縁膜材料との境界領域に存するポーラス（空孔）部に有機絶縁膜材料が侵入する。そして、これによって、複合領域５，８（ミキシング層：保護膜）が形成される（図２参照）。
【００２６】
複合領域５，８が形成され、塗布型の有機絶縁膜材料が硬化させられて絶縁層７が形成された後、エッチング技術によって、ビア３が形成されていた位置の絶縁層７に、再度、ビアを形成する（図３参照）。尚、このビア再加工に際して、先のビア加工近傍の絶縁層４のポーラス部には有機絶縁膜材料が充填されていることから、損傷を受け難く、ビアが高精度に形成できる。又、充填によって、ビア部分の強度も増す。更には、後工程で埋められる導体材料が絶縁層４に侵入し難いものとなる。
【００２７】
ビア再加工の後、Ｃｕを設ける。これによって、金属（Ｃｕ）配線膜１と金属（Ｃｕ）配線膜６とがビア３を介して接続された図４に示される半導体素子が得られる。
【００２８】
以下、更に具体的実施例を挙げて説明する。
例えば、ポーラスＭＳＱを用いて絶縁層４を構成した。又、ポリベンゾオキサゾール系材料の塗布型有機絶縁膜材料を塗布して絶縁層７を構成した。尚、ポリベンゾオキサゾール系材料はＴＤＤＢ特性からＣｕ拡散防止性能を有していることが判る。従って、絶縁層７は配線膜６との間で良好な絶縁特性を有している。
【００２９】
上記絶縁層４は、ポーラスＭＳＱを用いて構成されたことから、その内部に微細な空孔を有するものである。そして、分子量がそれ程には大きく無いポリベンゾオキサゾール系材料が絶縁層４上に塗布された場合、その境界部（表面から１〜１０ｎｍの深さ）に存する空孔にポリベンゾオキサゾール系材料が侵入し、空孔の開口部側が塞がれるようになる。従って、絶縁層４の表面（境界）部は、空孔が無い、デンスなものになった。
【００３０】
この後、ポリベンゾオキサゾール系樹脂に対してエッチングレートが高いアンモニアガスを用いて、上層配線膜６用の溝と接続用のビアをエッチング形成した。このビア再加工（再形成）に際しては、元々のビア寸法と違うことなく、即ち、設計値通りのビアが得られた。更には、絶縁層４と絶縁層７とのエッチング選択比が大きいことから、上端に肩落ちが無い良好な断面形状のビアが得られた。
【００３１】
上記実施の形態では、ビア形成の後、有機系塗布型絶縁膜材料を直ちに塗布したものであるが、塗布前にアッシング処理することは好ましい。すなわち、ポーラス構造の層間絶縁膜にビアを形成した後、形成されているビアの中腹部の径が上方開口部の径よりも大きくなるようアッシング処理し、ビアを恰もビア樽のような形状になし、この後で有機系塗布型絶縁膜材料を塗布するようにした場合、ビア上端部などに有機系塗布型絶縁膜材料が効果的に侵入するようになり、強度がより確保されるビアが形成されるようになる。
【図面の簡単な説明】
【００３２】
【図１】本発明の半導体素子製造工程図
【図２】本発明の半導体素子製造工程図
【図３】本発明の半導体素子製造工程図
【図４】本発明の半導体素子の説明図
【符号の説明】
【００３３】
１        下層金属配線膜
２        絶縁層
３        ビア
４        層間絶縁層
５        複合領域
６        上層金属配線膜
代  理  人  宇  高    克  己
【図１】
2007220919.tif 000003
【図２】
2007220919.tif 000004
【図３】
2007220919.tif 000005
【図４】
2007220919.tif 000006