(57)【要約】【課題】電流駆動回路の構成を兼ねることによって、さらなる小面積化と寄生容量の影響を減らして高速な電流制御をする。【解決手段】電流分配器１０２と制御線選択器１０３は一対として同一の出力電流生成器１０１を選択する。また、電流分配器１０２と制御線選択器１０３の切替制御信号は、電流値検知器１０４において入力電流１０５を測定し、その電流値によって切り替えを行う。この電流分配器１０２と制御線選択器１０３は入力線と制御線の選択によって、入力電流１０５に応じた出力電流生成器１０１を割り当てる。制御線は電流出力の可否を高速応答させる信号であって、最終段の近くのオン／オフ制御により高速動作する。また、出力電流生成器１０１の構成を兼ねることにより面積を減少し、出力端１１０に付く寄生容量を減らして高速にオン／オフ制御することができる。【選択図】図１
2007220192.tif 000002
【特許請求の範囲】
【請求項１】
出力電流を制御する半導体集積装置であって、
出力を共通に接続した２つ以上の出力電流生成器と、
前記出力電流生成器のそれぞれに出力を接続し、複数の信号線からの入力電流を前記出力電流生成器に割り当てる電流分配手段と、
前記出力電流生成器のそれぞれに出力を接続し、電流を出力する前記出力電流生成器を選択する制御線選択手段とを備え、
前記出力電流生成器を前記電流分配手段と前記制御線選択手段により制御して電流を出力することを特徴とする半導体集積装置。
【請求項２】
前記入力電流を出力電流生成器に割り当てる電流分配手段が、２つ以上の電流分配手段によって前記入力電流を分配し、前記出力電流生成器に入力することを特徴とする請求項１記載の半導体集積装置。
【請求項３】
前記出力電流生成器のそれぞれに出力を接続した電流分配手段と制御線選択手段は、入力電流の割り当てと選択を行う制御信号を一対として動作することを特徴とする請求項１または２記載の半導体集積装置。
【請求項４】
前記出力電流生成器は、カレント・ミラー回路またはスイッチ回路で構成したことを特徴とする請求項１，２または３記載の半導体集積装置。
【請求項５】
前記電流分配手段は、スイッチ回路で構成したことを特徴とする請求項１，２または３記載の半導体集積装置。
【請求項６】
前記入力電流の電流値を検知する電流値検知手段を備え、
前記検知した電流値に基づき、電流分配手段における出力電流生成器への前記入力電流の割り当て、および制御線選択手段における電流を出力する前記出力電流生成器の選択を変更することを特徴とする請求項１〜５のいずれか１項に記載の半導体集積装置。
【請求項７】
前記電流値検知手段は、複数のＡ／Ｄ変換器を備え、入力電流の信号線に対応して前記Ａ／Ｄ変換器を設けて構成したことを特徴とする請求項６記載の半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を制御する半導体集積装置の電流制御に係り、特に、小面積でかつ高速動作する電流駆動回路を有する半導体集積装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積装置の電流駆動回路は高速化や低電圧化に伴って、１入力に対し１つの出力電流生成器を用いて、入力と出力電流生成器のセットを多数持つ技術が提案されている。一例として図７に示すような構成をとり、仮に１入力当たり３００ｍＡ出力の信号が４本ある時、それぞれの出力電流生成器１に３００ｍＡの能力を持たせたものを４個並べている。しかしシステムとして最大６００ｍＡしか要求されていない時は、３００ｍＡ×４−６００ｍＡ＝６００ｍＡの同時に使用する必要のない回路を必要分以上に持たなければならない。図７に示す例においては、必要とするシステムの必要能力６００ｍＡの倍で１２００ｍＡ分の回路を持っていることになる。
【０００３】
しかしながら、この方法では大電流を簡単に制御することはできるが、高速化するにおいて大面積化による出力端の寄生容量増大によってスルーレートが低くなるという課題を有している。前述の場合は必要電流値に対して電流能力が２倍であるので、面積は２倍であり寄生容量も同様に２倍となり、それに伴ってスルーレートは半分となって高速化、小面積化の実現に課題がある。
【０００４】
そこで、互いに同時に使用しない出力電流生成器を共用とする技術が提案されている。以下に、図８，図９を参照しながら、特許文献１に示されている、小面積で電流を割り当てる方法について説明する。
【０００５】
図８に示すように出力は再生系電流源２４、記録系電流源２０のボトム電流源２１、バイアス電流源２２とピーク電流源２３と４個の電流源のオンとオフの制御を行っている。ここで再生系電流源２４の電流をオンにしている時は記録系電流源２０の電流はオフであり、記録系電流源２０の電流がオンである時は再生系電流源２４の電流はオフである。また、再生系電流源２４の電流は記録系電流源２０の電流より必ず小さく設定がされるため、図９に示すように再生系電流源２４のスイッチを取り払い常時オンとすることで、記録系電流源２０を使用する時は再生系電流源２４の電流も同時に使って、出力電流生成器を減らすことができ、また出力につながる寄生容量を減らすことができるので小面積化と高速化を同時に実施できる。
【特許文献１】特開２００４−２５９３９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図８に示す従来例では再生系電流源２４を記録系電流源２０に兼ねることで実現していたが、さらに高速化を実現するために寄生容量成分を削減する必要がある。
【０００７】
本発明は、前記背景技術の問題を解決することに指向するものであり、電流駆動回路の構成を兼ねることによって、さらなる小面積化と寄生容量の影響を減らし高速な電流制御をする半導体集積装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る請求項１に記載した半導体集積装置は、出力電流を制御する半導体集積装置であって、出力を共通に接続した２つ以上の出力電流生成器と、出力電流生成器のそれぞれに出力を接続し、複数の信号線からの入力電流を出力電流生成器に割り当てる電流分配手段と、出力電流生成器のそれぞれに出力を接続し、電流を出力する出力電流生成器を選択する制御線選択手段とを備え、出力電流生成器を電流分配手段と制御線選択手段により制御して電流を出力することを特徴とする。
【０００９】
また、請求項２〜５に記載した半導体集積装置は、請求項１の半導体集積装置であって、入力電流を出力電流生成器に割り当てる電流分配手段が、２つ以上の電流分配手段によって入力電流を分配し、出力電流生成器に入力すること、さらに、出力電流生成器のそれぞれに出力を接続した電流分配手段と制御線選択手段は、入力電流の割り当てと選択を行う制御信号を一対として動作すること、また出力電流生成器は、カレント・ミラー回路またはスイッチ回路で構成したこと、また電流分配手段は、スイッチ回路で構成したことを特徴とする。
【００１０】
また、請求項６に記載した半導体集積装置は、請求項１〜５の半導体集積装置において、入力電流の電流値を検知する電流値検知手段を備え、検知した電流値に基づき、電流分配手段における出力電流生成器への入力電流の割り当て、および制御線選択手段における電流を出力する出力電流生成器の選択を変更することを特徴とする。
【００１１】
さらに、請求項７に記載した半導体集積装置は、請求項６の半導体集積装置であって、電流値検知手段は、複数のＡ／Ｄ変換器を備え、入力電流の信号線に対応してＡ／Ｄ変換器を設けて構成したことを特徴とする。
【００１２】
前記構成によれば、出力端からの出力電流値を分割する単位で出力電流生成器を複数個設け、電流値検知手段において入力電流から検知した電流値により、電流分配手段と制御線選択手段を対として制御し、それぞれの出力電流生成器の出力から目的の電流を生成することができ、出力端から出力する最大電流値を満足するだけの出力電流生成器のみを設けたことにより、入力電流の信号線に個々の出力電流生成器を設けるよりも小面積化して出力端の寄生容量を削減でき、かつ高速な出力電流を得ることができる。
【発明の効果】
【００１３】
本発明によれば、半導体集積装置を構成する出力電流生成器等の面積を減らすことができ、結果として寄生容量をも減らすことが可能となり、小面積でかつ高速な電流制御を行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照して本発明における実施形態を詳細に説明する。
【００１５】
図１は本発明の実施形態１における半導体集積装置の概略構成を示すブロック図である。図１に示すように、出力端１１０に要求される出力電流の最大値が既知であって、入力電流１０５の信号線が複数本あり、図７に示した回路を作成した時のそれぞれの出力電流生成器１０１で出力する電流の総和が上回る時に、電流駆動回路を構成する個々の出力電流生成器１０１を出力端１１０の最大値よりも小さくして電流を分配する。
【００１６】
出力電流生成器１０１をｎ個に同じ電流値で分割する時、入力電流１０５の信号線がｘ本の場合、最大出力をＩとした時、１つの出力電流生成器１０１当たりの最大電流ＣＨＩはＣＨＩ＝Ｉ／（ｎ−ｘ）とした場合が効率良く分配することができる。
【００１７】
電流分配器１０２と制御線選択器１０３の構成はロータリースイッチと同じ役割をし、その切り替えはそれぞれの入力に対応する制御を同様に切り替えるようにする。すなわち電流分配器１０２と制御線選択器１０３は一対として同一の出力電流生成器１０１を選択するようにする。
【００１８】
電流分配器１０２と制御線選択器１０３の切替制御信号は、電流値検知器１０４にて、入力電流１０５のそれぞれの入力線を測定し、その入力電流１０５の大きさによって電流分配器１０２と制御線選択器１０３の切り替えを行う。
【００１９】
いま、入力線Ａの電流がａであり出力電流生成器１０１の電流増幅率がｄ倍であった時は、次の式（ａ×ｄ）／ＣＨＩにより演算をして小数点を切り上げた個数分、電流分配器１０２と制御線選択器１０３は入力線Ａと制御線Ａにより選択することによって、出力電流生成器１０１を選択し入力電流１０５に応じた電流を割り当てる。この割り当ては電流が変化するたびに動的または静的に行う。
【００２０】
また、制御線は電流を出力するか否かを高速で応答させるための信号であり、高速で動作させるためには最終段により近いところでオン／オフ制御を行う。さらに、出力端１１０に付く寄生容量を減らすと高速にオン／オフ制御することが可能となる。本実施形態１では出力の近くでのオン／オフ制御をすることと、出力端１１０に付く寄生容量を減らすことの両方を実現することができる。
【００２１】
図２に本実施形態１における半導体集積装置を構成する回路例を示す。図２に示すように、出力電流生成器１０１をカレント・ミラーの電流増幅回路、電流分配器１０２をアナログスイッチ、制御線選択器１０３を論理回路、電流値検知器１０４をＡ／Ｄ変換器で構成した場合を想定する。この構成において、出力電流生成器１０１をカレント・ミラー回路とすることで電流増幅の回路を作りやすく、また電流分配器１０２もカレント・ミラー回路で電流増幅を行うことから小さい電流しか必要としないので小面積で実現でき、さらに電流値検知器１０４ではＡ／Ｄ変換器の分解能は荒くてよく、ｎ個に分割して入力電流１０５の信号線がｘ本であればＬｏｇ２（ｎ−ｘ）のビット数以上で良い。
【００２２】
なお、図２で示した各回路は公知であるため、ここではその詳細な説明は省略する。さらに、図２におけるカレント・ミラーの電流増幅回路で構成の出力電流生成器１０１や論理回路で構成の制御線選択器１０３はアナログスイッチを使用しても良い。また、図２に示す電流値検知器１０４では、入力電流１０５の１つの信号線に対応して１つのＡ／Ｄ変換器を設けた構成を例示しているが、１つの信号線に複数のＡ／Ｄ変換器あるいは複数の信号線に１つのＡ／Ｄ変換器として構成して切替制御信号を得るように構成しても良い。
【００２３】
図３は本発明の実施形態２における半導体集積装置の概略構成を示すブロック図である。前述の実施形態１における半導体集積装置の構成によれば小面積でかつ高速にオン／オフ制御することが可能である。しかしながら、出力のオン／オフ制御と電流値の割り当てを同時に行うと、内部回路における信号遅延の関係によっては、入力線Ａから入力線Ｂ等で相互に干渉しあい、出力電流生成器１０１に干渉した電流が入力されることとなり、それぞれの独立した制御線で制御される出力電流生成器１０１において出力電流が望みどおり出力されないだけでなく、出力電流生成器１０１に最大許容電流を超えた電流が入力され破壊を招く場合がある。
【００２４】
この課題を解決するために、図３に示すように本実施形態２は、電流値検知器１０４と電流分配器１０２や制御線選択器１０３の間にラッチ回路２０１を設けて、ラッチ回路２０１の切替制御信号によって出力する電流がオフされている間のみ電流分配器１０２と制御線選択器１０３による割り当てと選択を変更し、電流が出力されている間には割り当てを変更しない。
【００２５】
一例として、図３に示す出力電流生成器１０１が７１個でそれぞれの電流値の最大許容電流が１０ｍＡで電流増幅率が１０倍であり、システムとしての最大値の電流を７００ｍＡとして、入力電流１０５の信号線が入力線Ａと入力線Ｂのみの場合、出力電流生成器１０１の割り当て動作のタイミングチャートを図４に示す。
【００２６】
図４に示すように、ステップ３１においてアナログ値の入力線Ａは０ｍＡなので出力電流生成器１０１の割り当ては０個、入力線Ｂは３０ｍＡなので出力電流生成器１０１の割り当ては３０個が選択される。
【００２７】
次に、ステップ３３では入力線Ａが５９．９ｍＡ、入力線Ｂが１０．１ｍＡなので、ステップ３２において、電流値検知器１０４によりラッチ回路２０１の切替制御信号の出力がオフ（Ｌ）の段階で、それぞれ入力線Ａに６０個と入力線Ｂに１１個を割り当てるように選択する。つまり、制御信号１０６により高速にオン／オフ制御が行われ出力電流生成器１０１の割り当てを変更している間は、ラッチ回路２０１の切替制御信号によって出力をしないようにする。これによって入力線と制御線の不一致をなくすことができる。
【００２８】
次に、本発明の実施形態３では、半導体集積装置において出力電流生成器を効率的に割り当て変更するようにしたものである。前述した実施形態２によれば、内部回路の信号遅延の関係による誤動作を回避しつつ高速で制御することが可能である。しかしながら、図３に示す出力電流生成器１０１の選択変更を入力電流１０５の電流値が変更になる度に行う必要があり効率的ではない。
【００２９】
そこで、本実施形態３においては効率的に割り当てを変更するために、電流値が減った場合はあくまでも出力電流生成器１０１は最大能力を有しているだけであるので、出力電流生成器１０１の割り当ての変更をしないようにしたものである。
【００３０】
一例として図５に出力電流生成器の割り当て動作のタイミングチャートを示す。前述した実施形態２の条件と同様とした場合、ステップ４３からステップ４５において、入力線Ａの電流の変更に伴うステップ４４での割り当て変更を行っていない。図４に示すように、前のステップ４３に割り当ている出力電流生成器１０１の最大許容電流より、ステップ４５が少ない電流になった時にトータルで出力電流生成器１０１の数が足りていた場合は再割り当てを行わない。このようにすることにより効率的に割り当てを実施することができる。
【００３１】
また、ステップ４５からステップ４７においては、ステップ４５で本来の割り当てのトータルが４１個であり、次のステップ４７では７０個となることからステップ４６において、割り当ての変更を行っている。
【００３２】
図６は本発明の実施形態４における半導体集積装置の概略構成を示すブロック図である。前述の各実施形態の構成によれば、図１〜図３に示すように、入力電流１０５の大きさは電流値検知器１０４によって検知され、電流分配器１０２と制御線選択器１０３を切り替えて出力電流生成器１０１に入力する信号を切り替えていた。しかしながら一般的に、半導体集積装置おけるアナログ値はＤ／Ａ変換器で生成されることが大多数であることから、Ｄ／Ａ変換器により変換した電流をＡ／Ｄ変換器によって再度ディジタル値に変換することは不必要であるといえる。
【００３３】
よって、本実施形態４においては、さらに半導体集積装置を小面積化するために、図５に示す構成としたものである。また、Ｄ／Ａ変換器制御信号２０２としてディジタル値入力の信号はＤ／Ａ変換器を構成する全ビットを必要とはせず、分解能としては出力電流生成器１０１の最大能力分の分解能さえあれば良い。そして、このディジタル値入力の信号線を入力とする実施形態２と実施形態３を組み合わせるようにラッチ回路２０１を設けたものである。または、実施形態１のように、ディジタル値入力を、電流分配器１０２や制御線選択器１０３に入力する切替制御信号として直接入力しても良い。
【００３４】
特に、入力電流１０５の生成にＤ／Ａ変換器を使用している場合は、本実施形態４の構成とすると小面積での実現が可能となる。
【産業上の利用可能性】
【００３５】
本発明に係る半導体集積装置は、半導体集積装置を構成する出力電流生成器等の面積を減らすことができ、結果として寄生容量をも減らすことが可能となり、小面積でかつ高速な電流制御を行うことができ、出力電流を制御する半導体集積装置の電流制御方法として有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態１における半導体集積装置の概略構成を示すブロック図
【図２】本実施形態１における半導体集積装置を構成する回路例を示す図
【図３】本発明の実施形態２における半導体集積装置の概略構成を示すブロック図
【図４】本実施形態２における出力電流生成器の割り当て動作のタイミングチャート
【図５】本実施形態３における出力電流生成器の割り当て動作のタイミングチャート
【図６】本発明の実施形態４における半導体集積装置の概略構成を示すブロック図
【図７】従来の半導体集積装置の概略構成を示すブロック図
【図８】従来の半導体集積装置における出力電流生成器の構成を示す図
【図９】従来の半導体集積装置における出力電流生成器を共用した構成を示す図
【符号の説明】
【００３７】
１，１０１  出力電流生成器
２，１０５  入力電流
３，１０６  制御信号
４，１１０  出力端
１１  再生パワー設定電流
１２  ボトムパワー設定電流
１３  バイアスパワー設定電流
１４  ピークパワー設定電流
１５  記録系イネーブル信号
１６  バイアスパワー変調信号
１７  ピークパワー変調信号
１８  再生系イネーブル信号
２０  記録系電流源
２１  ボトム電流源
２２  バイアス電流源
２３  ピーク電流源
２４  再生系電流源
１０２  電流分配器
１０３  制御線選択器
１０４  電流値検知器
１０７  生成器電流入力
１０８  生成器電流出力
１０９  生成器制御信号
２０１  ラッチ回路
２０２  Ｄ／Ａ変換器制御信号
【図１】
2007220192.tif 000003
【図２】
2007220192.tif 000004
【図３】
2007220192.tif 000005
【図４】
2007220192.tif 000006
【図５】
2007220192.tif 000007
【図６】
2007220192.tif 000008
【図７】
2007220192.tif 000009
【図８】
2007220192.tif 000010
【図９】
2007220192.tif 000011