(57)【要約】【課題】多層配線部からAVAI層間絶縁膜に亘る領域にＭＩＭ素子およびヒューズを形成し易い構造の半導体装置を得ること。【解決手段】半導体基板１０と、半導体基板に形成された回路素子２０，３０と、回路素子を覆うようにして半導体基板上に形成された多層配線部５０と、多層配線部における最も上の層間絶縁膜４５に形成されたヒューズ７５と、多層配線部上に形成されたＭＩＭ素子７０と、多層配線部を覆う最外層間絶縁膜６０とを備えた半導体装置１００を作製するにあたり、多層配線部における最も上の層間絶縁膜に形成された下部電極６２と、下部電極上に形成された電気絶縁膜６４と、電気絶縁膜上に形成された上部電極６６とによってＭＩＭ素子を構成する。【選択図】        図１
2007214284.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板に形成された回路素子と、該回路素子を覆うようにして前記半導体基板上に形成された多層配線部と、該多層配線部における最も上の層間絶縁膜に形成されたヒューズと、前記多層配線部上に形成されたＭＩＭ素子と、前記多層配線部を覆う最外層間絶縁膜とを備え、
前記ＭＩＭ素子は、前記多層配線部における最も上の層間絶縁膜に形成された下部電極と、該下部電極上に形成された電気絶縁膜と、該電気絶縁膜上に形成された上部電極とを有し、前記上部電極が上面を露出させた状態で前記最外層間絶縁膜に埋め込まれていることを特徴とする半導体装置。
【請求項２】
前記最外層間絶縁膜は前記下部電極の上方に貫通孔を有し、前記上部電極は前記貫通孔を埋めていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電気絶縁膜は酸素原子を含有していない無機化合物からなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記下部電極は銅により形成され、該下部電極上にバリアメタル層を介して前記電気絶縁膜が形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記電気絶縁膜は酸素原子を含有した無機化合物からなることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記多層配線部における最も上の層間絶縁膜上に形成されたライナー膜を更に備え、該ライナー膜は前記下部電極の上方に形成された貫通孔を有することを特徴する請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
前記多層配線部における最も上の層間絶縁膜を覆うライナー膜を更に備え、該ライナー膜のうちで前記下部電極上に位置する領域が前記電気絶縁膜として機能することを特徴する請求項１〜５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線部に形成されたヒューズと多層配線部上に形成されたＭＩＭ（Metal Insulator Metal） 素子とを備えた半導体装置に関するものである。
【背景技術】
【０００２】
今日では、電子機器の小型化、低コスト化を図るために、１つの半導体チップに種々の集積回路を混載して１つの半導体装置が構成されるようになってきており、これに伴って個々の回路素子の小型化および高集積化も進められている。また、回路素子の配置の多様化も進んでおり、例えば、不良のメモリセルを冗長回路上の良品のメモリセルに電気的に置き換えるためのヒューズを多層配線部における最も上の層間絶縁膜に形成したり、消費者のニーズに応じた所定性能をオプションとして扱う場合に前記所定性能の実現に必要なＭＩＭ素子を多層配線部上に形成したりすることも行われている。
【０００３】
例えば、多層配線部における最も上の層間絶縁膜にヒューズを形成し、かつ多層配線部上にＭＩＭ素子としての容量素子を形成する場合には、まず、多層配線部上にシリコン酸化物等によって最外層間絶縁膜が形成される。ヒューズは、多層配線部における最も上の層間絶縁膜に該層間絶縁膜での配線の一部として形成される。また、最外層間絶縁膜は、ＭＩＭ素子の形成の場を提供する。
【０００４】
次いで、最外層間絶縁膜に所定形状の凹部を形成し、さらに、多層配線部における最も上の層間絶縁膜に形成されている所定の配線と上記の凹部の所定箇所とを繋ぐビアホールを形成する。これらの凹部およびビアホールそれぞれの表面上に例えばタンタルや窒化タンタルによりバリアメタル層を形成してから、当該凹部およびビアホールをタングステンやタングステン−アルミニウム合金等の電極材料で埋め、最外層間絶縁膜上に堆積した余剰の電極材料およびバリアメタルを化学的機械研磨（ＣＭＰ；Chemical Mechanical Polishing） によって除去する。このＣＭＰまで行うことにより、上記の凹部には容量素子の下部電極が形成され、上記のビアホールにはコンタクトプラグが形成される。
【０００５】
このとき、最外層間絶縁膜の表面の平坦性が低いと上記余剰の電極材料および余剰のバリアメタルをＣＭＰで除去する際の研磨量が多くなり、結果として容量素子の下部電極の薄肉化や消失をまねくことになるので、下部電極の形成に先だって最外層間絶縁膜にＣＭＰを施し、その表面を平坦化しておく。
【０００６】
次いで、下部電極を覆うようにして、例えばシリコン窒化物により容量絶縁膜を形成し、その上に例えばチタン窒化物によって容量素子の上部電極を形成する。この上部電極まで形成することにより、容量素子が得られる。この後、容量素子の上部電極を覆うようにして、最外層間絶縁膜上に例えばアルミニウムによりパッドを形成する。
【０００７】
必要に応じて、上記のパッドおよび最外層間絶縁膜の露出面を覆うようにして、シリコン窒化物やシリコン酸窒化物等からなるパッシベーション膜を形成する。パッシベーション膜を形成する場合には、パッド上に例えばチタン窒化物からなるバリアメタル層が予め形成される。また、パッシベーション膜を形成するにあたっては、その元となる膜のうちでパッド上に位置している領域、およびヒューズ上に位置している領域を例えばエッチングによりそれぞれ除去する。
【０００８】
この後、パッシベーション膜を形成したか否かに拘わらず、最外層間絶縁膜のうちのヒューズ上に位置している領域を例えばエッチングにより除去して、ヒューズを化学的に保護することができる厚さを有すると共に、必要時にヒューズを容易に溶断することが可能な厚さを有する保護部を形成する。多層配線部における最も上の層間絶縁膜に形成されている配線が銅配線である場合には、通常、当該最も上の層間絶縁膜上にシリコン炭窒化物等によってライナー膜が形成されるので、最外層間絶縁膜のうちのヒューズ上に位置する領域をエッチングにより除去して上記のライナー膜をヒューズの保護部として残す。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
多層配線部上にＭＩＭ素子を形成する場合には、上述のように下部電極の形成に先だって最外層間絶縁膜にＣＭＰが施されて、その上面が平坦化される。このとき、下地である多層配線部の上面が必ずしも平坦ではないことから、上面が平坦化された最外層間絶縁膜の膜厚にはバラツキが生じる。ヒューズ上での保護部の形成は、最外層間絶縁膜の膜厚にバラツキが生じた後に行われることになる。このため、従来の半導体装置ではヒューズ上に保護部を形成する際のエッチング条件の制御が困難であり、結果として、所望の性能あるいは信頼性を有するメモリ素子を形成することが困難である。
【００１０】
この発明は上記に鑑みてなされたものであり、多層配線部における最も上の層間絶縁膜に形成されたヒューズと多層配線部上に形成されたＭＩＭ素子とを備えた半導体装置であって、前記のヒューズ上に所望の厚さの保護部を形成し易い半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するこの発明の半導体装置は、半導体基板と、この半導体基板に形成された回路素子と、この回路素子を覆うようにして半導体基板上に形成された多層配線部と、この多層配線部における最も上の層間絶縁膜に形成されたヒューズと、多層配線部上に形成されたＭＩＭ素子と、多層配線部を覆う最外層間絶縁膜とを備え、ＭＩＭ素子は、多層配線部における最も上の層間絶縁膜に形成された下部電極と、この下部電極上に形成された電気絶縁膜と、この電気絶縁膜上に形成された上部電極とを有し、ＭＩＭ素子を構成いている上部電極の上面が最外層間絶縁膜の上面に連なっていることを特徴とするものである。
【発明の効果】
【００１２】
この発明の半導体装置では、多層配線部における最も上の層間絶縁膜に、ヒューズとＭＩＭ素子の下部電極とを形成するので、最外層間絶縁膜自体にＣＭＰを施さなくても所望のＭＩＭ素子を容易に形成することができ、かつ、最外層間絶縁膜自体にＣＭＰを施さないことからヒューズ上に所望の厚さの保護部を形成することも容易になる。したがってこの発明によれば、多層配線部における最も上の層間絶縁膜にヒューズが形成され、多層配線部上にＭＩＭ素子が形成された所望性能の半導体装置を得易くなる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の半導体装置の実施の形態を、図面に基づいて詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。
【００１４】
実施の形態１．
図１は、この発明の半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置１００は、半導体基板１０と、半導体基板１０に形成された回路素子２０，３０と、回路素子２０，３０を覆うようにして半導体基板１０上に形成された多層配線部５０と、多層配線部５０を覆う最外層間絶縁膜６０と、多層配線部５０上に形成されたＭＩＭ素子７０と、多層配線部５０に形成された複数のヒューズ７５（図１には１個のみ現れている。）とを備えている。
【００１５】
この半導体装置１００はメモリ素子と該メモリ素子用の冗長回路とを有しており、複数のヒューズ７５の一部は、不良のメモリセルを冗長回路上の良品のメモリセルと電気的に置き換えるために例えばレーザブローによって溶断されている。また、ＭＩＭ素子７０は、オプションとして扱われる所定性能を実現するために半導体装置１００に設けられたものである。
【００１６】
上記の半導体基板１０は、シリコンのような元素半導体からなる基板であってもよいし、ガリウムヒ素のような化合物半導体からなる基板であってもよい。さらには、ＳＯＩ（Silicon On Insulator）基板であってもよい。半導体基板１０の所定箇所には、該半導体基板１０に形成しようとする回路素子の種類に応じた所定の素子領域（ウェル）と、所定形状の素子分離領域とが形成される。図示の半導体基板１０は、Ｐ- 型シリコン基板１の所定箇所にＮ型ウェル３およびＰ型ウェル５を形成し、さらに、各素子領域３，５を平面視上区画するようにして素子分離領域７を形成したものである。
【００１７】
回路素子としてどのような素子を形成するかは、半導体装置１００に求められる機能等に応じて適宜選定される。図１に示す回路素子２０，３０は、いずれも電界効果トランジスタ（以下、「電界効果トランジスタ２０」、「電界効果トランジスタ３０」という。）である。電界効果トランジスタ２０は、Ｎ型ウェル３に形成されたソース領域１２およびドレイン領域１４と、半導体基板１０上にゲート絶縁膜１６を介して配置されたゲート電極１８とを有している。また、電界効果トランジスタ３０は、Ｐ型ウェル５に形成されたソース領域２２およびドレイン領域２４と、半導体基板１０上にゲート絶縁膜２６を介して配置されたゲート電極２８とを有している。
【００１８】
多層配線部５０は、複数の層間絶縁膜と、これらの層間絶縁膜それぞれに形成されたコンタクトプラグと、各コンタクトプラグを所定のパターンで電気的に接続して集積回路を形成する多数の配線とを備えている。最も下の層間絶縁膜である第１層間絶縁膜３５には、電界効果トランジスタ２０，３０に接続された第１層コンタクトプラグと第１層配線（図１には現れていない。）とが形成されており、第（ｎ−１）層間絶縁膜４０には、第（ｎ−１）層コンタクトプラグと第（ｎ−１）層配線とが形成されている。そして、最も上の層間絶縁膜である第ｎ層間絶縁膜４５には、第ｎ層コンタクトプラグと、第ｎ層配線と、ＭＩＭ素子７０の下部電極６２と、ヒューズ７５とが形成されている。また、各層間絶縁膜上には、例えばシリコン窒化物やシリコン炭窒化物等によって形成されたライナー膜が設けられている。ライナー膜は、その下の層間絶縁膜に例えば銅製の配線を形成したときに該配線の酸化や腐食、あるいは銅原子の拡散を防止する。なお、上記の「ｎ」は３以上の整数を表すが、「ｎ」を２として多層配線部を構成することも可能である。
【００１９】
図１においては、各層間絶縁膜に形成されているコンタクトプラグおよび配線のうち、４つの第１層コンタクトプラグ３２ａ〜３２ｄと、１つの第（ｎ−１）層コンタクトプラグ３７と、３つの第（ｎ−１）層配線３９ａ〜３９ｃと、１つの第ｎ層コンタクトプラグ４２と、２つの第ｎ層配線４４ａ〜４４ｂとが現れている。また、各層間絶縁膜上に形成されているライナー膜のうち、第（ｎ−１）層間絶縁膜４０上に形成されている第（ｎ−１）ライナー膜４０Ｌと、第ｎ層間絶縁膜４５上に形成されている第ｎライナー膜４５Ｌとが現れている。
【００２０】
多層配線部５０における各コンタクトプラグは、例えばタングステン、タングステン−アルミニウム合金、銅等の導電材料によって形成される。また、多層配線部５０における各配線ならびに下部電極６２およびヒューズ７５は、例えばアルミニウム、銅等の導電材料によって形成される。通常、コンタクトプラグと層間絶縁膜との間、およびコンタクトプラグと該コンタクトプラグに接続する配線との間には、コンタクトプラグの材料に応じて、所定の無機材料からなるバリアメタル層が設けられる。例えば、アルミニウムによってコンタクトプラグを形成する場合にはチタン窒化物等からなるバリアメタル層が設けられ、タングステンや銅によってコンタクトプラグを形成する場合には、チタン窒化物、タンタル、タンタル窒化物等からなるバリアメタル層が設けられる。層間絶縁膜に設けられる配線、下部電極６２、およびヒューズ７５についても同様である。ただし、層間絶縁膜の材質によってはバリアメタル層を省略することも可能である。
【００２１】
図１に示す各配線３９ａ〜３９ｃ，４４ａ〜４４ｃはいずれもダマシン法により形成された銅製の埋め込み配線であり、上述した各コンタクトプラグ３２ａ〜３２ｄ，３７，４２、下部電極６２、およびヒューズ７５もダマシン法により形成された銅製のものであるが、バリアメタル層については図示を省略している。
【００２２】
多層配線部５０を覆う最外層間絶縁膜６０は、例えばシリコン酸化物等により形成されて、ＭＩＭ素子７０の形成の場を提供する。この最外層間絶縁膜６０は、第ｎ層配線４４ｂの上方、下部電極６２の上方、およびヒューズ７５の上方それぞれに貫通孔を有している。第ｎ層配線４４ｂの上方の貫通孔内には、第ｎ層配線４４ｂを外部回路に接続するコンタクトプラグ５２が例えばタングステン、タングステン−アルミニウム合金、銅等の導電材料によって形成されている。このコンタクトプラグ５２と最外層間絶縁膜６０との間、および該コンタクトプラグ５２と第ｎ層配線４４ｂとの間には、図示を省略したバリアメタル層が介在している。また、下部電極６２の上方の貫通孔内には、ＭＩＭ素子７０の電気絶縁膜６４および上部電極６６が設けられており、電気絶縁膜６４と上部電極６６との間にも、図示を省略したバリアメタル層が介在している。ヒューズ７５の上方の貫通孔ＴＨ内には何も設けられておらず、その一端には第ｎ層ライナー膜４５Ｌの表面が露出している。
【００２３】
ＭＩＭ素子７０は、下部電極６２、電気絶縁膜６４、図示を省略したバリアメタル層、および上部電極６６を備えた容量素子である。このＭＩＭ素子７０を構成する電気絶縁膜（容量絶縁膜）６４は、上記下部電極６２の上方の貫通孔の壁面と下部電極６２の上面とを覆うようにしてシリコン酸化物、シリコン酸炭化物、シリコン酸窒化物等を堆積させることで３次元的に形成されている。下部電極６２が銅により形成されている場合には、銅原子の拡散を防止するうえから、例えばシリコン窒化物やシリコン炭窒化物等のように酸素原子を含有していない無機化合物によって電気絶縁膜６４を形成することが好ましい。
【００２４】
また、ＭＩＭ素子７０を構成する上部電極６６は、タングステン、タングステン−アルミニウム合金等によって電気絶縁膜６４上（図示を省略したバリアメタル層上）に形成されて、電気絶縁膜６４およびバリアメタル層と共に上記の貫通孔を埋めている。この上部電極６６は、上面を露出させた状態で最外層間絶縁膜６０に埋め込まれている。電気絶縁膜（容量絶縁膜）６４と上部電極６６との間に介在している前述のバリアメタル層は、上部電極６６を形成している原子の拡散を防止するものであり、例えばタングステンによって上部電極６６を形成する場合にはチタン窒化物、タンタル、タンタル窒化物等によって当該バリアメタル層が形成される。
【００２５】
ヒューズ７５は、第ｎ層配線４４ａ〜４４ｂと一緒に第ｎ層間絶縁膜４５に形成されたものであり、第ｎ層配線４４ａ〜４４ｂを銅により形成する際には当該ヒューズ７５も銅により形成される。第ｎ層ライナー膜４５Ｌのうちでヒューズ７５の上方に位置する領域は、ヒューズ７５を化学的に保護することができる厚さを有すると共に、必要時にフーズ７５を容易に溶断することが可能な厚さを有する保護部として機能する。
【００２６】
上述した半導体基板１０、回路素子（電界効果トランジスタ）２０，３０、多層配線部５０、最外層間絶縁膜６０、ＭＩＭ素子７０、およびヒューズ７５を具備した半導体装置１００においては、ＭＩＭ素子７０の上部電極６６が例えばアルミニウム製のパッド８０によって覆われており、コンタクトプラグ５２の一端が例えばアルミニウム製のパッド８２によって覆われている。これらのパッド８０，８２は、いずれも、最外層間絶縁膜６０上に形成されている。
【００２７】
必要に応じて、各パッド８０，８２および最外層間絶縁膜６０の露出面をそれぞれ覆うようにして、例えばシリコン窒化物やシリコン酸窒化物等によりパッシベーション膜を形成してもよい。ただし、パッシベーション膜には、パッド８０，８２上に位置する各領域、およびヒューズ７５の上方に位置する領域に貫通孔（開口部）を設ける。また、パッシベーション膜を設ける場合には、各パッド８０，８２上に例えばチタン窒化物等からなるバリアメタル層を設けることが好ましい。
【００２８】
このような構造を有する半導体装置１００では、多層配線部５０における最も上の層間絶縁膜４５にＭＩＭ素子７０の下部電極６２とヒューズ７５とが形成されるので、最外層間絶縁膜６０自体にＣＭＰを施さなくても所望の下部電極６２、電気絶縁膜６４、および上部電極６６を有するＭＩＭ素子７０を容易に形成することができる。そして、最外層間絶縁膜６０自体にＣＭＰを施さなくてもよいことから当該最外層間絶縁膜６０での膜厚のバラツキが抑えられ、結果として、ヒューズ７５上に所望の厚さの保護部を形成することが容易になる。さらに、ＭＩＭ素子７０の形成に必要なマスクの数を１つ減らすことができる。
【００２９】
したがって、半導体装置１００のベースとなる半導体装置、すなわち、半導体基板１０上に多層配線部５０まで形成された半導体装置（以下、「ベース半導体装置」という。）を一旦開発した後では、該ベース半導体装置に消費者のニーズに合ったオプション機能が付加された半導体装置１００を容易に得ることができる。
【００３０】
上述の技術的効果を奏する半導体装置１００は、例えば、以下に説明する最外層間絶縁膜形成工程、無機絶縁膜形成工程、および上部電極形成工程をこの順番で行うことによって製造することができる。以下、図１で用いた参照符号を適宜引用して、これらの工程について詳述する。
【００３１】
（最外層間絶縁膜形成工程）
最外層間絶縁膜形成工程では、半導体基板に回路素子と多層配線部とが形成され、かつ多層配線部における最も上の層間絶縁膜にＭＩＭ素子用の下部電極とヒューズとが形成されたベース半導体装置に、下部電極の上方に貫通孔が設けられた状態で多層配線部を覆う最外層間絶縁膜を形成する。この最外層間絶縁膜は、例えば、該最外層間絶縁膜の元となる無機絶縁膜を化学的気相蒸着法（ＣＶＤ法）により成膜し、その上に所定形状のレジストパターンを設けた後に、該レジストパターンをエッチングマスクとして用いて上記の無機絶縁膜をエッチングすることで得られる。
【００３２】
図２−１は、最外層間絶縁膜形成工程で形成される最外層間絶縁膜の一例を概略的に示す断面図である。同図に示す最外層間絶縁膜６０ａは、図１に示した最外層間絶縁膜６０の元となるものであり、下部電極６２の上方に位置する領域に貫通孔ＴＨ1 が設けられた状態で多層配線部（第ｎ層間絶縁膜４５）を覆っている。上記の貫通孔ＴＨ1 は、最外層間絶縁膜６０ａを貫通した後に更にライナー膜４５Ｌａを貫通して、下部電極６２の上面に達している。
【００３３】
（無機絶縁膜形成工程）
無機絶縁膜形成工程では、ＭＩＭ素子用の下部電極と最外層間絶縁膜工程で形成した最外層間絶縁膜とを覆うようにして、ＭＩＭ素子用の電気絶縁膜の元となる無機絶縁膜を成膜した後、これらの電気絶縁膜および最外層間絶縁膜を貫通して所定の第ｎ層配線の上面に達するビアホールを形成する。無機絶縁膜の成膜は例えばＣＶＤ法により行われ、ビアホールの形成は例えば所定形状のエッチングマスクを用いたエッチングにより行われる。この無機絶縁膜形成工程を行った段階で、図２−１に示したライナー膜４５Ｌａが図１に示した第ｎ層ライナー膜４５Ｌとなる。
【００３４】
図２−２は、無機絶縁膜形成工程で形成される無機絶縁膜およびビアホールそれぞれの一例を概略的に示す断面図である。同図に示す無機絶縁膜６４ａは、最外層間絶縁膜６０ａ（図２−１参照）の上面と、貫通孔ＴＨ1 （図２−１参照）の壁面と、貫通孔ＴＨ1 の一端に露出している下部電極６２の上面とを覆うようにして成膜した無機絶縁膜にビアホールＶＨ1 を形成することによって得られたものである。この無機絶縁膜６４ａを形成することにより、貫通孔ＴＨ1 が形成されていた箇所には、周囲を無機絶縁膜６４ａで画定されたキャビティＣＶ1 が形成される。
【００３５】
一方、ビアホールＶＨ1 は、無機絶縁膜６４ａ、最外層間絶縁膜６０ａ（図２−１参照）、およびライナー膜４５Ｌａ（図２−１参照）を貫通して、第ｎ層配線４４ｂの上面に達している。図２−２においては、ビアホールＶＨ1 が形成された後の最外層間絶縁膜６０ａを参照符号「６０ｂ」で示している。以下、ビアホールＶＨ1 を形成した後の最外層間絶縁膜を「最外層間絶縁膜６０ｂ」という。また、上述したようにビアホールＶＨ1 を形成することでライナー膜４５Ｌａは第ｎライナー膜４５Ｌとなるので、図２−２には第ｎライナー膜４５Ｌを示してある。
【００３６】
（上部電極形成工程）
上部電極形成工程では、無機絶縁膜形成工程で形成した無機絶縁膜をパターニングしてＭＩＭ素子用の電気絶縁膜を形成すると共に、ＭＩＭ素子用の上部電極を形成する。また、無機絶縁膜形成工程で所定の第ｎ層配線線上に形成したビアホール内にコンタクトプラグを形成する。
【００３７】
これらの電気絶縁膜、上部電極、およびコンタクトプラグを形成するにあたっては、まず、無機絶縁膜形成工程で形成した無機絶縁膜、ならびに無機絶縁膜形成工程で形成したビアホールの壁面および該ビアホールの一端から露出して第ｎ層配線の上面をそれぞれ覆うようにして、バリアメタル層の元となる無機膜を例えば物理的気相蒸着法（ＰＶＤ法）により成膜する。次いで、前述したキャビティおよびビアホールを埋めるようにして所望の電極材料を例えばＣＶＤ法により堆積させた後、余剰の電極材料とその下の無機膜（バリアメタル層の元となるもの）および無機絶縁膜（無機絶縁膜形成工程で形成したもの）をＣＭＰにより除去して、最外層間絶縁膜を露出させる。このＣＭＰまで行うことにより、ＭＩＭ素子用の電気絶縁膜および上部電極、ならびに所定の第ｎ層配線線に接続されたコンタクトプラグが得られる。ＭＩＭ素子用の電気絶縁膜と上部電極との間には、バリアメタル層が介在する。
【００３８】
図２−３は、上部電極形成工程で形成されるＭＩＭ素子用の電気絶縁膜および上部電極、ならびにコンタクトプラグそれぞれの一例を概略的に示すに断面図である。同図に示すように、ＭＩＭ素子用の電気絶縁膜６４は、無機絶縁膜形成工程で形成した無機絶縁膜６４ａ（図２−２参照）のうちで貫通孔ＴＨ1 （図２−１参照）の壁面上および下部電極６２の上面上に成膜された領域からなり、ＭＩＭ素子用の上部電極６６は電気絶縁膜６４によって画定されるキャビティＣＶ2 を埋めている。電気絶縁膜６４と上部電極６６との間にはバリアメタル層が介在しているが、図２−３においてはその図示を省略している。また、コンタクトプラグ５２は、無機絶縁膜形成工程で形成したビアホールＶＨ1 内に形成されて、第ｎ層配線４４ｂに接続している。この上部電極形成工程まで行うことにより、図１に示したＭＩＭ素子７０が得られる。
【００３９】
この後、上部電極６６を覆うパッド、およびコンタクトプラグ５２の一端を覆うパッドを最外層間絶縁膜６０ｂ上にそれぞれ形成する。これらのパッドは、例えば、最外層間絶縁膜６０ｂ上にパッドの元となる導電層をＰＶＤ法またはＣＶＤ法により形成した後に該導電層をパターニングすることで形成される。
【００４０】
図２−４は、最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。同図には、ＭＩＭ素子７０の上部電極６６を覆うようにして形成されたパッド８０と、第ｎ層間絶縁膜４４ｂに接続されているコンタクトプラグ５２の一端を覆うようにして形成されたパッド８２とが示されている。
【００４１】
図１に示した半導体装置１００は、上述のようにして所定個のパッドを形成した後に、最外層間絶縁膜６０ｂのうちでヒューズ７５の上方に位置している領域をエッチングにより除去して、該最外層間絶縁膜６０ｂに第ｎライナー膜４５Ｌの上面に達する貫通孔ＴＨ（図１参照）を形成することで得られる。この貫通孔ＴＨを形成することにより、上述の最外層間絶縁膜６０ｂが図１に示した最外層間絶縁膜６０になる。必要に応じて、所定箇所のヒューズ７５を例えばレーザブローにより溶断する。
【００４２】
実施の形態２．
上述した実施の形態１の半導体装置１００では、ＭＩＭ素子７０の電気絶縁膜６４（図１参照）が３次元的に設けられているが、この発明の半導体装置においては、ＭＩＭ素子の電気絶縁膜を平面的に設けることもできる。
【００４３】
図３は、ＭＩＭ素子の電気絶縁膜が平面的に設けられている半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置２００は、図１に示したＭＩＭ素子７０とは異なる構造のＭＩＭ素子１７０を有しており、該ＭＩＭ素子１７０を構成する電気絶縁膜１６４は、下部電極６２を覆うようにして第ｎ層間絶縁膜４５上に平面的に設けられている。この電気絶縁膜１６４の平面視上の大きさは下部電極６２の平面視上の大きさよりも大きく、その縁部は第ｎ層ライナー膜４５Ｌによって覆われている。ＭＩＭ素子１７０を構成する上部電極６６は、最外層間絶縁膜６０のうちで下部電極６２上に位置する領域に形成された貫通孔全体を埋めており、該上部電極６６の上面は最外層間絶縁膜６０の上面に連なっている。半導体装置２００における電気絶縁膜１６４以外の構成は図１に示した半導体装置１００の構成と同様であるので、該半導体装置２００を構成する電気絶縁膜１６４以外の構成要素については、ＭＩＭ素子１７０を除き、図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００４４】
上述の構成を有する半導体装置２００においても、前述した半導体装置１００と同様に、最外層間絶縁膜６０自体にＣＭＰを施さなくても所望の下部電極６２、電気絶縁膜１６４、および上部電極６６を有するＭＩＭ素子１７０を容易に形成することができ、かつヒューズ７５上に所望の厚さの保護部を容易に形成することができる。
【００４５】
この半導体装置２００は、例えば、以下に説明する電気絶縁膜形成工程、最外層間絶縁膜形成工程、および上部電極形成工程をこの順番で行うことによって製造することができる。以下、図３で用いた参照符号を適宜引用して、これらの工程について詳述する。
【００４６】
（電気絶縁膜形成工程）
電気絶縁膜形成工程では、半導体基板に回路素子と多層配線部とが形成され、かつ多層配線部における最も上の層間絶縁膜にＭＩＭ素子用の下部電極とヒューズとが形成されたベース半導体装置に、上記の下部電極を覆うようにしてＭＩＭ素子用の電気絶縁膜を形成する。
【００４７】
上記の電気絶縁膜は、例えば、その元となる無機絶縁膜を上記最も上の層間絶縁膜上にＣＶＤ法により成膜した後、所定形状のエッチングマスクを用いたエッチングにより当該無機絶縁膜をパターニングすることで得られる。多層配線部における最も上の層間絶縁膜上に設けられる第ｎライナー膜４５Ｌ（図３参照）は、ＭＩＭ素子用の電気絶縁膜を形成した後に形成する。したがって、ここでいう「ベース半導体装置」は、多層配線部における最も上の層間絶縁膜上にライナー膜が形成されていないものを意味する。
【００４８】
図４−１は、ＭＩＭ素子用の電気絶縁膜の元となる無機絶縁膜の一例を概略的に示す断面図である。同図に示す無機絶縁膜１６４ａは、多層配線部における最も上の層間絶縁膜（第ｎ層間絶縁膜４５）の上面、該第ｎ層間絶縁膜４５に形成されている第ｎ層配線（図４−１においては第ｎ層配線４４ｂのみが現れている。）、ＭＩＭ素子用の下部電極６２、およびヒューズ７５を覆うようにして成膜されている。
【００４９】
図４−２は、電気絶縁膜形成工程で形成されるＭＩＭ素子の電気絶縁膜の一例を概略的示す断面図である。同図に示す電気絶縁膜１６４は、下部電極６２を覆うようにして第ｎ層間絶縁膜４５上に形成されており、第ｎ層配線４４ｂやヒューズ７５は覆っていない。
【００５０】
（最外層間絶縁膜形成工程）
最外層間絶縁膜形成工程では、ＭＩＭ素子用の下部電極の上方に貫通孔が設けられた状態で多層配線部を覆う最外層間絶縁膜を形成する。多層配線部における最も上の層間絶縁膜上に設けられる第ｎライナー膜４５Ｌ（図３参照）は、上記の最外層間絶縁膜と共に当該最外層間絶縁膜形成工程で形成する。そのため、この最外層間絶縁膜形成工程では、第ｎライナー膜の元となるライナー膜を多層配線部における最も上の層間絶縁膜上に成膜し、該ライナー膜上に最外層間絶縁膜の元となる無機絶縁膜を成膜した後に、これらの無機絶縁膜およびライナー膜を例えば所定形状のエッチングマスクを用いたエッチングにより一緒にパターニングする。
【００５１】
図４−３は、上記のライナー膜および無機絶縁膜それぞれの一例を概略的に示す断面図である。同図に示すように、第ｎライナー膜の元となるライナー膜４５Ｌａは、ＭＩＭ素子用の電気絶縁膜６２を覆うようにして、多層配線部における最も上の層間絶縁膜（第ｎ層間絶縁膜４５）上に成膜され、最外層間絶縁膜の元となる無機絶縁膜６０ａは、ライナー膜４５Ｌａ上に成膜される。
【００５２】
図４−４は、最外層間絶縁膜形成工程で形成される第ｎライナー膜および最外層間絶縁膜それぞれの一例を概略的に示す断面図である。同図に示す第ｎライナー膜４５Ｌおよび最外層間絶縁膜６０ｂは、上述の無機絶縁膜およびライナー膜を一緒にパターニングして得たものであり、下部電極６２の上方に位置する貫通孔ＴＨ2 および第ｎ層配線４４ｂの上方に位置するビアホールＶＨ2 を有している。第ｎライナー膜４５Ｌは、第ｎ層間絶縁膜４５の露出面およびヒューズ７５の上面をそれぞれ覆うと共に、電気絶縁膜１６４の上面および第ｎ層配線４４ｂの上面それぞれの縁部を覆っている。また、最外層間絶縁膜６０ｂは、第ｎライナー膜４５Ｌと平面視上重なるようにして、該第ｎライナー膜４５Ｌを覆っている。貫通孔ＴＨ2 の下端には電気絶縁膜１６４の上面が露出しており、ビアホールＶＨ2 の下端には第ｎ層配線４４ｂの上面が露出している。
【００５３】
（上部電極形成工程）
上部電極形成工程では、最外層間絶縁膜形成工程でＭＩＭ素子用の下部電極の上方に形成した貫通孔内にＭＩＭ素子用の上部電極を形成すると共に、第ｎ層配線上に形成したビアホール内にコンタクトプラグを形成する。これらの上部電極およびコンタクトプラグは、例えば、上記の貫通孔内およびビアホール内にそれぞれ所望の電極材料をＣＶＤ法により堆積させた後、余剰の電極材料をＣＭＰにより除去することで形成される。
【００５４】
実施の形態１で説明した半導体装置におけるのと同様に、上部電極の形成に先立って貫通孔ＴＨ2 の底に露出している電気絶縁膜上、貫通孔ＴＨ2 の壁面上、ビアホールＶＨ2 の底に露出している第ｎ層配線上、およびビアホールＶＨ2 の壁面上にバリアメタル層（図３においては図示していない。）を形成する。この上部電極形成工程まで行うことにより、図３に示したＭＩＭ素子１７０が得られる。
【００５５】
この後、前述した実施の形態１の半導体装置１００を製造する場合と同様にして、最外層間絶縁膜６０ｂ（図４−４参照）上にＭＩＭ素子の上部電極を覆うパッド、およびコンタクトプラグの一端を覆うパッドを形成する。
【００５６】
図４−５は、最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。同図には、ＭＩＭ素子１７０の上部電極６６を覆うようにして形成されたパッド８０と、第ｎ層間絶縁膜４４ｂに接続されているコンタクトプラグ５２の一端を覆うようにして形成されたパッド８２とが示されている。
【００５７】
図３に示した半導体装置２００は、上述のようにして所定個のパッドを形成した後に、最外層間絶縁膜６０ｂのうちでヒューズ７５の上方に位置している領域をエッチングにより除去して、該最外層間絶縁膜６０ｂに第ｎライナー膜４５Ｌの上面に達する貫通孔ＴＨ（図３参照）を形成することで得られる。この貫通孔ＴＨを形成することにより、上述の最外層間絶縁膜６０ｂが図３に示した最外層間絶縁膜６０になる。必要に応じて、所定箇所のヒューズ７５を例えばレーザブローにより溶断する。
【００５８】
実施の形態３．
この発明の半導体装置においては、ＭＩＭ素子の電気絶縁膜をシリコン酸化物、シリコン酸炭化物、シリコン酸窒化物等、酸素原子を含有した無機化合物によって形成することができる。上記の無機化合物によってＭＩＭ素子の電気絶縁膜を形成する場合には、ＭＩＭ素子の下部電極と電気絶縁膜との間にバリアメタル層を介在させることが好ましい。
【００５９】
図５は、下部電極上にバリアメタル層を介して電気絶縁膜が設けられているＭＩＭ素子を備えた半導体装置の一例を概略的に示す断面図である。同図に示すように、この半導体装置３００を構成するＭＩＭ素子２７０においては、下部電極６２を覆うようにして例えばタンタル、タンタル窒化物、チタン窒化物等からなるバリアメタル層２６３が形成されており、バリアメタル層２６３を覆うようにして上記酸素原子を含有した無機化合物からなる電気絶縁膜１６４が形成されている。ＭＩＭ素子２７０を構成する上部電極６６は、最外層間絶縁膜６０のうちで下部電極６２上に位置する領域に形成された貫通孔全体を埋めている。
【００６０】
半導体装置３００におけるバリアメタル層２６３以外の構成は図３に示した半導体装置２００の構成と同様であるので、該半導体装置３００を構成するバリアメタル層２６３以外の構成要素については、ＭＩＭ素子２７０を除き、図３で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００６１】
ＭＩＭ素子２７０が上述の構成を有していることから、たとえ下部電極６２を銅により形成した場合でも、電気絶縁膜１６４への銅原子の拡散がバリアメタル層２６３によって防止される。このため、ＭＩＭ素子２７０では、電気絶縁膜１６４の材料としてシリコン酸化物、シリコン酸炭化物、シリコン酸窒化物等、誘電率がシリコン窒化物に比べて低い無機化合物を用いて静電容量の小さい容量素子を構成することが容易になる。
【００６２】
このようなＭＩＭ素子２７０を有する半導体装置３００においても、前述した半導体装置２００と同様に、最外層間絶縁膜６０自体にＣＭＰを施さなくても所望の下部電極６２、バリアメタル層２６３、電気絶縁膜１６４、および上部電極６６を有するＭＩＭ素子２７０を容易に形成することができ、かつヒューズ７５上に所望の厚さの保護部を容易に形成することができる。
【００６３】
この半導体装置３００は、ＭＩＭ素子の下部電極上にバリアメタル層を介してＭＩＭ素子の電気絶縁膜を形成する以外は、実施の形態２で説明した半導体装置２００を製造する場合と同様にして電気絶縁膜形成工程、最外層間絶縁膜形成工程、および上部電極形成工程をこの順番で行うことにより製造することができる。以下、図５で用いた参照符号を適宜引用して、これらの工程について詳述する。
【００６４】
（電気絶縁膜形成工程）
電気絶縁膜形成工程では、半導体基板に回路素子と多層配線部とが形成され、かつ多層配線部における最も上の層間絶縁膜にＭＩＭ素子用の下部電極とヒューズとが形成されたベース半導体装置に、ＭＩＭ素子用の下部電極を覆うようにしてバリアメタル層を形成し、このバリアメタル層上にＭＩＭ素子用の電気絶縁膜を形成する。
【００６５】
上記のバリアメタル層と電気絶縁膜とは、例えば、バリアメタル層の元となる無機化合物膜をＣＶＤ法により上記最も上の層間絶縁膜上に成膜し、ＭＩＭ素子用の電気絶縁膜の元となる無機絶縁膜をＣＶＤ法により上記の無機化合物膜上に成膜した後、所定形状のエッチングマスクを用いたエッチングによりこれらの無機絶縁膜および無機化合物膜を一緒にパターニングすることで得られる。上記最も上の層間絶縁膜上に設けられる第ｎライナー膜４５Ｌ（図５参照）は、バリアメタル層およびＭＩＭ素子用の電気絶縁膜を形成した後に形成する。したがって、ここでいう「ベース半導体装置」は、多層配線部における最も上の層間絶縁膜上にライナー膜が形成されていないものを意味する。
【００６６】
図６−１は、バリアメタル層の元となる無機化合物膜とＭＩＭ素子用の電気絶縁膜の元となる無機絶縁膜それぞれの一例を概略的に示す断面図である。同図に示すように、バリアメタル層の元となる無機化合物膜２６３ａは、多層配線部における最も上の層間絶縁膜（第ｎ層間絶縁膜４５）の上面、該第ｎ層間絶縁膜４５に形成されている第ｎ層配線（図６−１においては第ｎ層配線４４ｂのみが現れている。）、ＭＩＭ素子用の下部電極６２、およびヒューズ７５を覆うようにして成膜される。また、ＭＩＭ素子用の電気絶縁膜の元となる無機絶縁膜１６４ａは、無機化合物膜２６３ａを覆うようにして、該無機化合物膜２６３ａ上に成膜される。
【００６７】
図６−２は、電気絶縁膜形成工程で形成されるバリアメタル層およびＭＩＭ素子用の電気絶縁膜それぞれの一例を概略的に示す断面図である。同図に示すバリアメタル層２６３は、下部電極６２を覆うようにして第ｎ層間絶縁膜４５上に形成されており、ＭＩＭ素子用の電気絶縁膜１６４は、平面視したときにバリアメタル層２６３と重なるようにして該バリアメタル層２６３上に形成されている。
【００６８】
（最外層間絶縁膜形成工程）
最外層間絶縁膜形成工程では、ＭＩＭ素子用の下部電極の上方に貫通孔が設けられた状態で多層配線部を覆うようにして最外層間絶縁膜を形成する。多層配線部における最も上の層間絶縁膜上に設けられる第ｎライナー膜は、上記の最外層間絶縁膜と共に当該最外層間絶縁膜形成工程で形成する。
【００６９】
この最外層間絶縁膜形成工程での最外層間絶縁膜および第ｎライナー膜それぞれの形成は、実施の形態２で説明した半導体装置２００を製造する際の最外層間絶縁膜形成工程での最外層間絶縁膜および第ｎライナー膜それぞれの形成と同様にして行われるので、ここではその説明を省略する。
【００７０】
図６−３は、最外層間絶縁膜形成工程で成膜されるライナー膜および無機絶縁膜、すなわち、第ｎライナー膜の元となるライナー膜、および最外層間絶縁膜の元となる無機絶縁膜それぞれの一例を概略的に示す断面図である。また、図６−４は、当該最外層間絶縁膜形成工程で成膜される第ｎライナー膜および最外層間絶縁膜それぞれの一例を概略的に示す断面図である。図６−３または図６−４に示した各構成要素は、図４−３、図４−４、または図６−２を参照して既に説明したものであるので、これらの構成要素については図４−３、図４−４、または図６−２で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００７１】
（上部電極形成工程）
上部電極形成工程では、最外層間絶縁膜形成工程でＭＩＭ素子用の下部電極の上方に形成した貫通孔内にＭＩＭ素子用の上部電極を形成すると共に、第ｎ層配線上に形成したビアホール内にコンタクトプラグを形成する。これら上部電極およびコンタクトプラグそれぞれの形成は、実施の形態２で説明した半導体装置２００を製造する際の上部電極形成工程での上部電極およびコンタクトプラグそれぞれの形成と同様にして行われるので、ここではその説明を省略する。この上部電極形成工程まで行うことにより、図５に示したＭＩＭ素子２７０が得られる。
【００７２】
この後、前述した実施の形態２の半導体装置２００を製造する場合と同様にして、最外層間絶縁膜６０ｂ（図６−４参照）上にＭＩＭ素子の上部電極を覆うパッド、およびコンタクトプラグの一端を覆うパッドを形成する。
【００７３】
図６−５は、最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。同図には、ＭＩＭ素子２７０の上部電極６６を覆うようにして形成されたパッド８０と、第ｎ層間絶縁膜４４ｂに接続されているコンタクトプラグ５２の一端を覆うようにして形成されたパッド８２とが示されている。
【００７４】
図５に示した半導体装置３００は、上述のようにして所定個のパッドを形成した後に、最外層間絶縁膜６０ｂのうちでヒューズ７５の上方に位置している領域をエッチングにより除去して、該最外層間絶縁膜６０ｂに第ｎライナー膜４５Ｌの上面に達する貫通孔ＴＨ（図５参照）を形成することで得られる。この貫通孔ＴＨを形成することにより、上述の最外層間絶縁膜６０ｂが図５に示した最外層間絶縁膜６０になる。必要に応じて、所定箇所のヒューズ７５を例えばレーザブローにより溶断する。
【００７５】
実施の形態４．
この発明の半導体装置においては、多層配線部における最も上の層間絶縁膜上にライナー膜を設け、このライナー膜の一領域をＭＩＭ素子の電気絶縁膜として利用することができる。
【００７６】
図７は、ライナー膜の一領域をＭＩＭ素子の電気絶縁膜として利用して構成された半導体装置の一例を概略的に示す断面図である。同図に示すように、この半導体装置４００においては多層配線部５０における最も上の層間絶縁膜４５上に例えばシリコン窒化物やシリコン炭窒化物等によって第ｎライナー膜３４５Ｌが形成されており、該第ｎライナー膜３４５ＬはＭＩＭ素子３７０の下部電極６２も覆っている。ＭＩＭ素子３７０を構成する上部電極６６は、最外層間絶縁膜６０のうちで下部電極６２上に位置する領域に形成された貫通孔全体を埋めるようにして、第ｎライナー膜３４５Ｌ上に設けられている。すなわち、第ｎライナー膜３４５Ｌのうちで下部電極６２上に位置する領域が、ＭＩＭ素子３７０の電気絶縁膜として機能する。
【００７７】
なお、図７においては図示を省略しているが、上部電極６６と第ｎライナー膜４５Ｌとの間、上部電極６６と最外層間絶縁膜６０との間、コンタクトプラグ５２と第ｎ層配線４４ｂとの間、およびコンタクトプラグ５２と最外層間絶縁膜６０との間には、それぞれバリアメタル層が介在している。
【００７８】
上述の第ｎライナー膜３４５Ｌの材料および膜厚は、ライナー膜としての性能とＭＩＭ素子３７０に求められる性能とを考慮して、適宜選定される。半導体装置４００における第ｎライナー膜３４５Ｌ以外の構成要素は、ＭＩＭ素子３７０を除き図１に示した構成要素と共通するので、該共通する構成要素については図１で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００７９】
ＭＩＭ素子３７０を有する半導体装置４００においても、前述した半導体装置１００（図１参照）と同様に、最外層間絶縁膜６０自体にＣＭＰを施さなくても所望の下部電極６２、電気絶縁膜（第ｎライナー膜絶縁膜３４５Ｌ）、および上部電極６６を有するＭＩＭ素子３７０を容易に形成することができ、かつヒューズ７５上に所望の厚さの保護部を容易に形成することができる。
【００８０】
この半導体装置４００は、第ｎライナー膜の一領域をＭＩＭ素子の電気絶縁膜として用いる以外は、実施の形態２で説明した半導体装置２００を製造する場合と同様にして電気絶縁膜形成工程、最外層間絶縁膜形成工程、および上部電極形成工程をこの順番で行うことにより製造することができる。以下、図７で用いた参照符号を適宜引用して、これらの工程について詳述する。
【００８１】
（電気絶縁膜形成工程）
電気絶縁膜形成工程では、半導体基板に回路素子と多層配線部とが形成され、かつ多層配線部における最も上の層間絶縁膜にＭＩＭ素子用の下部電極とヒューズとが形成されたベース半導体装置に、上記最も上の層間絶縁膜を覆うようにして、ＭＩＭ素子用の電気絶縁膜としても機能し得るライナー膜を形成する。このライナー膜は、例えばＣＶＤ法により成膜されて、上記最も上の層間絶縁膜の上面を覆うと共に該層間絶縁膜に設けられている第ｎ層配線、ＭＩＭ素子用の下部電極、およびヒューズそれぞれの上面を覆う。したがって、ここでいう上記の「ベース半導体装置」は、多層配線部における最も上の層間絶縁膜上にライナー膜が形成されていないものを意味する。
【００８２】
勿論、上記最も上の層間絶縁膜上にＭＩＭ素子用の電気絶縁膜としても機能し得るライナー膜が予め形成されている場合には、上記の電気絶縁膜形成工程を省略することができる。電気絶縁膜形成工程は、ベース半導体装置の多層配線部における最も上の層間絶縁膜上にライナー膜が形成されていないか、ＭＩＭ素子用の電気絶縁膜として機能し得ないライナー膜が形成されているときに行われる。ＭＩＭ素子用の電気絶縁膜として機能し得ないライナー膜がベース半導体装置における上記最も上の層間絶縁膜上に形成されているときには、該ライナー膜を除去してからＭＩＭ素子用の電気絶縁膜として機能し得るライナー膜を成膜してもよいし、ＭＩＭ素子用の電気絶縁膜として機能し得ない上記のライナー膜上に所望の無機絶縁膜を成膜して、ＭＩＭ素子用の電気絶縁膜として機能し得る積層構造のライナー膜を得てもよい。
【００８３】
（最外層間絶縁膜形成工程）
最外層間絶縁膜形成工程では、ＭＩＭ素子用の下部電極の上方に貫通孔が設けられた状態で多層配線部を覆う最外層間絶縁膜を形成する。この最外層間絶縁膜形成工程での最外層間絶縁膜の形成は、最外層間絶縁膜の元となる無機絶縁膜を成膜した後に、所定形状のエッチングマスクを用いたエッチングにより該無機絶縁膜をパターニングすることで行われる。
【００８４】
図８−１は、ＭＩＭ素子用の電気絶縁膜として機能するライナー膜、および最外層間絶縁膜の元となる無機絶縁膜それぞれの一例を概略的に示す断面図である。同図に示すように、上記のライナー膜３４５Ｌａは、第ｎ層配線（図８−１においては第ｎ層配線４４ｂのみが現れている。）、ＭＩＭ素子用の下部電極６２、およびヒューズ７５を覆うようにして、多層配線部における最も上の層間絶縁膜（第ｎ層間絶縁膜４５）上に成膜されており、最外層間絶縁膜の元となる無機絶縁膜６０ａは、ライナー膜３４５Ｌａ上に成膜されている。
【００８５】
図８−２は、最外層間絶縁膜形成工程で形成される最外層間絶縁膜の一例を概略的に示す断面図である。同図に示す最外層間絶縁膜６０ｂは、上述の無機絶縁膜６０ａをパターニングして得たものであり、下部電極６２の上方に位置する貫通孔ＴＨ3 および第ｎ層配線４４ｂの上方に位置するビアホールＶＨ3 を有している。貫通孔ＴＨ3 の下端およびビアホールＶＨ3 の下端には、それぞれ、ライナー膜３４５Ｌａの上面が露出している。
【００８６】
（上部電極形成工程）
上部電極形成工程では、最外層間絶縁膜形成工程で形成したビアホールをその下の第ｎ層配線の上面まで延長させて新たなビアホールとした後、該ビアホール内にコンタクトプラグを形成すると共に、最外層間絶縁膜形成工程でＭＩＭ素子用の下部電極の上方に形成した貫通孔内にＭＩＭ素子用の上部電極を形成する。
【００８７】
上記新たなビアホールの形成は、例えば、所定形状のレジストパターンを最外層間絶縁膜６０ｂ（図８−２参照）に形成し、このレジストパターンをエッチングマスクとして用いてライナー膜３４５Ｌａ（図８−２参照）をエッチングすることで行われる。
【００８８】
図８−３は、上記のレジストパターンの一例を概略的に示す断面図である。同図に示すレジストパターンＲは、最外層間絶縁膜形成工程で形成した貫通孔ＴＨ3 を埋めるようにして最外層間絶縁膜６０ｂ（図８−２参照）上に形成されており、最外層間絶縁膜形成工程で形成したビアホールＶＨ3 （図８−２参照）上には開口部ＯＰを有している。このレジストパターンＲをエッチングマスクとして用いてライナー膜３４５Ｌａ（図８−２参照）をエッチングするにより、ビアホールＶＨ3 が第ｎ層配線４４ｂの上面まで延長されて、新たなビアホールＶＨ4 となる。このビアホールＶＨ4 の形成に伴って、ライナー膜３４５Ｌａ（図８−２参照）が図７に示した第ｎライナー膜３４５Ｌとなる。
【００８９】
ＭＩＭ素子用の上部電極およびコンタクトプラグそれぞれの形成は、上述のビアホールＶＨ4 の形成後に、実施の形態２で説明した半導体装置２００を製造する際の上部電極形成工程での上部電極およびコンタクトプラグそれぞれの形成と同様にして行われるので、ここではその説明を省略する。この上部電極形成工程まで行うことにより、図７に示したＭＩＭ素子３７０が得られる。
【００９０】
この後、前述した実施の形態２の半導体装置２００を製造する場合と同様にして、最外層間絶縁膜６０ｂ（図８−３参照）上にＭＩＭ素子の上部電極を覆うパッド、およびコンタクトプラグの一端を覆うパッドを形成する。
【００９１】
図８−４は、最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。同図には、ＭＩＭ素子３７０の上部電極６６を覆うようにして形成されたパッド８０と、第ｎ層間絶縁膜４４ｂに接続されているコンタクトプラグ５２の一端を覆うようにして形成されたパッド８２とが示されている。
【００９２】
図７に示した半導体装置４００は、上述のようにして所定個のパッドを形成した後に、最外層間絶縁膜６０ｂのうちでヒューズ７５の上方に位置している領域をエッチングにより除去して、該最外層間絶縁膜６０ｂに第ｎライナー膜４５Ｌの上面に達する貫通孔ＴＨ（図７参照）を形成することにより得られる。この貫通孔ＴＨを形成することにより、上述の最外層間絶縁膜６０ｂが図７に示した最外層間絶縁膜６０になる。必要に応じて、所定箇所のヒューズ７５を例えばレーザブローにより溶断する。
【００９３】
以上、４つの形態を挙げてこの発明の半導体装置について具体的に説明したが、この発明は上記の形態に限定されるものではなく、多層配線部における最も上の層間絶縁膜にヒューズが形成され、多層配線部上にＭＩＭ素子が形成される種々の用途、種々の構成の半導体装置に適用することができる。半導体装置に求められる機能や該半導体装置の用途等に応じて、様々な変形、修飾、組合せ等が可能である。
【図面の簡単な説明】
【００９４】
【図１】この発明の半導体装置の一例を概略的に示す断面図である。
【図２−１】この発明の半導体装置を製造する際に行われる最外層間絶縁膜形成工程で形成される最外層間絶縁膜の一例を概略的に示す断面図である。
【図２−２】図１に示した半導体装置を製造する際に行われる無機絶縁膜形成工程で形成される無機絶縁膜およびビアホールそれぞれの一例を概略的に示す断面図である。
【図２−３】図１に示した半導体装置を製造する際に行われる上部電極形成工程で形成されるＭＩＭ素子用の電気絶縁膜および上部電極、ならびにコンタクトプラグそれぞれの一例を概略的に示すに断面図である。
【図２−４】図１に示した半導体装置を製造する際に最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。
【図３】この発明の半導体装置の他の例を概略的に示す断面図である。
【図４−１】図２に示した半導体装置を製造する際に行われる電気絶縁膜形成工程で形成される無機絶縁膜の一例を概略的に示す断面図である。
【図４−２】図２に示した半導体装置を製造する際に行われる電気絶縁膜形成工程で形成されるＭＩＭ素子用の電気絶縁膜の一例を概略的示す断面図である。
【図４−３】図２に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で形成されるライナー膜および無機絶縁膜それぞれの一例を概略的に示す断面図である。
【図４−４】図２に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で形成される第ｎライナー膜および最外層間絶縁膜それぞれの一例を概略的に示す断面図である。
【図４−５】図２に示した半導体装置を製造する際に最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。
【図５】この発明の半導体装置の更に他の例を概略的に示す断面図である。
【図６−１】図５に示した半導体装置を製造する際に行われる無機絶縁膜形成工程で形成される無機化合物膜および無機絶縁膜それぞれの一例を概略的に示す断面図である。
【図６−２】図５に示した半導体装置を製造する際に行われる電気絶縁膜形成工程で形成されるバリアメタル層およびＭＩＭ素子用の電気絶縁膜それぞれの一例を概略的に示す断面図である。
【図６−３】図５に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で成膜されるライナー膜および無機絶縁膜それぞれの一例を概略的に示す断面図である。
【図６−４】図５に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で成膜される第ｎライナー膜および最外層間絶縁膜それぞれの一例を概略的に示す断面図である。
【図６−５】図５に示した半導体装置を製造する際に最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。
【図７】この発明の半導体装置の更に他の例を概略的に示す断面図である。
【図８−１】図７に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で形成されるライナー膜および無機絶縁膜それぞれの一例を概略的に示す断面図である。
【図８−２】図７に示した半導体装置を製造する際に行われる最外層間絶縁膜形成工程で形成される最外層間絶縁膜の一例を概略的に示す断面図である。
【図８−３】図７に示した半導体装置を製造する際に行われる上部電極形成工程で形成されるレジストパターンの一例を概略的に示す断面図である。
【図８−４】図７に示した半導体装置を製造する際に最外層間絶縁膜上に形成されるパッドの一例を概略的に示す断面図である。
【符号の説明】
【００９５】
１０  半導体基板
２０，３０  回路素子（電界効果トランジスタ）
３５  第１層間絶縁膜
４０  第（ｎ−１）層間絶縁膜
４０Ｌ  第（ｎ−１）ライナー膜
４５  第ｎ層間絶縁膜
４５Ｌ  第ｎライナー膜
５０  多層配線部
６０  最外層間絶縁膜
６２  下部電極
６４，１６４  電気絶縁膜
６６  上部電極
７０，１７０，２７０，３７０  ＭＩＭ素子
７５  ヒューズ
８０，８２  パッド
１００，２００，３００，４００  半導体装置
２６３  バリアメタル層
３４５Ｌ  ライナー膜
【図１】
2007214284.tif 000003
【図２−１】
2007214284.tif 000004
【図２−２】
2007214284.tif 000005
【図２−３】
2007214284.tif 000006
【図２−４】
2007214284.tif 000007
【図３】
2007214284.tif 000008
【図４−１】
2007214284.tif 000009
【図４−２】
2007214284.tif 000010
【図４−３】
2007214284.tif 000011
【図４−４】
2007214284.tif 000012
【図４−５】
2007214284.tif 000013
【図５】
2007214284.tif 000014
【図６−１】
2007214284.tif 000015
【図６−２】
2007214284.tif 000016
【図６−３】
2007214284.tif 000017
【図６−４】
2007214284.tif 000018
【図６−５】
2007214284.tif 000019
【図７】
2007214284.tif 000020
【図８−１】
2007214284.tif 000021
【図８−２】
2007214284.tif 000022
【図８−３】
2007214284.tif 000023
【図８−４】
2007214284.tif 000024