(57)【要約】【課題】ピエゾアクチュエーター駆動回路においてピエゾアクチュエーターの誤動作・停止等を防止する。【解決手段】ピエゾアクチュエーター駆動回路３００は、一定周期の第１電圧パルスＶPULSEを発生させるパルス発生器３０１と、パルス発生器の第１電圧パルスが印加され、第１電圧パルスを緩衝して出力する第１ドライバー端３０２と、第１ドライバー端で緩衝して出力された第１電圧パルスを第１電流パルスに変換して出力する第２ドライバー端３０３と、パルス発生器及び第２ドライバー端に接続されて一定振幅の駆動電圧パルスＶACTを維持させるための第２電流パルスを出力する駆動電圧維持部３０５と、第２ドライバー端及び駆動電圧維持部に接続されて第１及び第２電流パルスによって充放電され、一定振幅の駆動電圧パルスで駆動するピエゾアクチュエーター３０４を備える。【選択図】        図３
2007028885.tif 000002
【特許請求の範囲】
【請求項１】
一定周期の第１電圧パルスを発生させるパルス発生器と、
前記パルス発生器の第１電圧パルスが印加され、前記第１電圧パルスを緩衝して出力する第１ドライバー端と、
前記第１ドライバー端で緩衝して出力された第１電圧パルスを第１電流パルスに変換して出力する第２ドライバー端と、
前記パルス発生器及び第２ドライバー端に接続されて一定振幅の駆動電圧パルスを維持させるための第２電流パルスを出力する駆動電圧維持部と、
前記第２ドライバー端及び駆動電圧維持部に接続されて前記第１及び第２電流パルスによって充放電され、前記一定振幅の駆動電圧パルスで駆動するピエゾアクチュエーター
を備えることを特徴とする、ピエゾアクチュエーター駆動回路。
【請求項２】
前記第１ドライバー端は、バッファー用インバータであることを特徴とする、請求項１に記載のピエゾアクチュエーター駆動回路。
【請求項３】
前記第２ドライバー端は、
前記第１電流パルスが伝達されて前記ピエゾアクチュエーターを充電させる第１電流源と、
前記パルス発生器の第１電圧パルスが印加され、電源電圧及び前記第１電流源が接続される第１スイッチング素子と、
前記第１電流パルスが伝達されて前記ピエゾアクチュエーターを放電させる第２電流源と、
前記パルス発生器の第１電圧パルスが印加され、接地電圧及び前記第２電流源が接続される第２スイッチング素子と、
から構成されることを特徴とする、請求項１又は２に記載のピエゾアクチュエーター駆動回路。
【請求項４】
前記第１スイッチング素子はＰＭＯＳトランジスターであり、前記第２スイッチング素子はＮＭＯＳトランジスターであることを特徴とする、請求項３に記載のピエゾアクチュエーター駆動回路。
【請求項５】
前記ＰＭＯＳトランジスターのゲートには前記パルス発生器の第１電圧パルスが印加され、ソースには電源電圧が印加され、ドレインには前記第１電流源が接続されることを特徴とする、請求項４に記載のピエゾアクチュエーター駆動回路。
【請求項６】
前記ＮＭＯＳトランジスターのゲートには前記パルス発生器の第１電圧パルスが印加され、ソースには接地電圧が接続され、ドレインには第２電流源が接続されることを特徴とする、請求項４又は５に記載のピエゾアクチュエーター駆動回路。
【請求項７】
前記パルス発生器の第１電圧パルスがロー（low）のとき、前記ＰＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが充電されることを特徴とする、請求項４〜６のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項８】
前記パルス発生器の第１電圧パルスがハイ（high）のとき、前記ＮＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが放電されることを特徴とする、請求項４〜６のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項９】
前記駆動電圧維持部は、
前記パルス発生器と接続され、前記パルス発生器の第１電圧パルスと同期して第２電圧パルス及び第３電圧パルスを発生させる制御信号発生器と、
前記制御信号発生器の第２電圧パルスが印加され、電源電圧が接続される第３スイッチング素子と、
前記制御信号発生器の第３電圧パルスが印加され、接地電圧及び前記第３スイッチング素子に接続される第４スイッチング素子
を備えたことを特徴とする、請求項１〜８のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項１０】
前記第３スイッチング素子はＰＭＯＳトランジスターであり、前記第４スイッチング素子はＮＭＯＳトランジスターであることを特徴とする、請求項９に記載のピエゾアクチュエーター駆動回路。
【請求項１１】
前記ＰＭＯＳトランジスターのゲートには前記制御信号発生器の第２電圧パルスが印加され、ソースには電源電圧が印加され、ドレインには第４スイッチング素子が接続されることを特徴とする、請求項１０に記載のピエゾアクチュエーター駆動回路。
【請求項１２】
前記ＮＭＯＳトランジスターのゲートには前記制御信号発生器の第３電圧パルスが印加され、ソースには接地電圧が接続され、ドレインには第３スイッチング素子が接続されることを特徴とする、請求項１０又は１１に記載のピエゾアクチュエーター駆動回路。
【請求項１３】
前記制御信号発生器は、
一定振幅の駆動電圧パルスが維持されていないときに、前記第１電圧パルスがハイ（high）の状態でロー（low）状態の第２電圧パルスを発生させることを特徴とする、請求項９〜１２のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項１４】
前記制御信号発生器は、
一定振幅の駆動電圧パルスが維持されているときに、前記第１電圧パルスがロー（low）の状態でハイ（high）状態の第３電圧パルスを発生させることを特徴とする、請求項９〜１２のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項１５】
前記制御信号発生器の第２電圧パルスがロー（low）のときに、前記ＰＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが充電されることを特徴とする、請求項１３に記載のピエゾアクチュエーター駆動回路。
【請求項１６】
前記制御信号発生器の第３電圧パルスがハイ（high）のときに、前記ＮＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが放電されることを特徴とする、請求項１４に記載のピエゾアクチュエーター駆動回路。
【請求項１７】
前記ピエゾアクチュエーターは、
直列に接続されたインダクター、第１キャパシター及び抵抗で構成されたインダクター端と、
前記インダクター端と並列に接続されて共振し、前記第１及び２電流パルスによって充放電されることによって前記一定振幅の駆動電圧パルスを維持する第２キャパシター
を備えたことを特徴とする、請求項１〜１６のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【請求項１８】
前記駆動電圧パルスの振幅は、１０ピーク電圧以上であることを特徴とする、請求項１〜１７のいずれか一項に記載のピエゾアクチュエーター駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾアクチュエーター駆動回路に関し、特に、ピエゾアクチュエーターに電流パルスを伝達する駆動電圧維持部をさらに備えることによって、ピエゾアクチュエーターの生産時に発生する工程バラツキまたは温度変化による信号歪みを防止でき、かつ、駆動電圧を維持させてピエゾアクチュエーターが誤動作したり停止したりするのを防止できるピエゾアクチュエーター駆動回路に関する。
【背景技術】
【０００２】
現在モバイルフォン（Mobile Phone）市場は、２００５年を基準に６億５９８０万台も販売され、毎年２０％以上の急成長を遂げてきており、また、その機能面においても、単なる音声サービスに止まらず、種々の機能が追加された複合的なモバイルフォンの開発が要求されている。
【０００３】
このような要求に応じて、カメラ、ＰＤＡ、ＭＰ３、メディアプレーヤー（Media Player）などの機能が追加され、現在では全モバイルフォンの４０％（２億６３２０万台）にカメラ機能が支援されている。現在モバイルフォンで主として採択されているカメラモジュールは３５万画素のものであるが、１００万画素のものも多く出現しており、さらには、５００万画素、７００万画素などの高解像度のカメラフォンも相次いで発売され、モバイル用カメラモジュールの機能は大きく向上した。特に、デジタルカメラとの直接的な競争に備え、自動焦点機能と自動光学ズーム（Zoom）機能が大きく要求されているが、こういう機能を揃えるには、小型で電力消費の少ないレンズ駆動アクチュエーター（actuator）とドライバー（ＬＳＩ）を提供する技術が切実に必要である。この点から、最近最も注目されている技術がピエゾ（Piezo）素子を用いたレンズ駆動方式である。
【０００４】
ピエゾ素子を用いた駆動方式は、既存のモーター（Motor）駆動方式に比し、騒音と振動がほとんどない上、電力消費を１／３以下と大きく減少させるメリットがある。
【０００５】
しかしながら、ピエゾ素子を駆動するには、正確な共振周波数を合わせなければならなく、また、一定振幅の駆動電圧を維持しなければならないが、通常、ピエゾ素子の負荷キャパシタンス（Load Capacitance）値が数百ｐＦ以上と大きいだけでなく、工程によるバラツキも大きいため、これによる信号歪み及びアクチュエーターの誤動作などが大きな問題となることがある。
【０００６】
図１は、従来技術によるピエゾアクチュエーター駆動回路１００を示す回路図であり、同図に示すように、従来のピエゾアクチュエーター駆動回路１００は、一定周期の電圧パルスＶPULSEを発生させるパルス発生器１０１、パルス発生器１０１の電圧パルスＶPULSEが印加され、電圧パルスＶPULSEを緩衝して出力する第１ドライバー端１０２、第１ドライバー端１０２で緩衝して出力された電圧パルスＶPULSEを電流パルスに変換して出力する第２ドライバー端１０３、及び第２ドライバー端１０３に接続され該第２ドライバー端１０３によって充放電され、一定振幅の駆動電圧パルスＶACTで駆動されるピエゾアクチュエーター１０４で構成される。
【０００７】
ここで、第１ドライバー端１０２は、バッファー用インバータで構成され、パルス発生器１０１から発生する電圧パルスＶPULSEを緩衝する役割を担う。
【０００８】
また、第２ドライバー端１０３は、電流パルスが伝達されピエゾアクチュエーター１０４を充電させる第１電流源１０３ａ、パルス発生器１０１の電圧パルスＶPULSEが印加され、電源電圧ＶＤＤ及び前記第１電流源１０３ａが接続される第１スイッチング素子１０３ｂ、電流パルスが伝達されピエゾアクチュエーター１０４を放電させる第２電流源１０３ｃ、パルス発生器１０１の電圧パルスＶPULSEが印加され、接地電圧及び第２電流源１０３ｃが接続される第２スイッチング素子１０３ｄで構成される。
【０００９】
ここで、第１スイッチング素子１０３ｂはＰＭＯＳトランジスター、第２スイッチング素子１０３ｄはＮＭＯＳトランジスターで構成されているので、第１スイッチング素子１０３ｂと第２スイッチング素子１０３ｄは、パルス発生器１０１から印加される電圧パルスＶPULSEによってオンまたはオフにされ、ピエゾアクチュエーター１０４を駆動させるための電流パルスを発生させる。
【００１０】
また、ピエゾアクチュエーター１０４は、抵抗、インダクター、キャパシターの受動素子でモデリングでき、直列に接続されたインダクター１０４ａ、第１キャパシター１０４ｂ及び抵抗１０４ｃで構成されたインダクター端と、このインダクター端と並列に接続されて共振し、第２ドライバー端１０３から発生する電流パルスによって充放電され、一定振幅の駆動電圧パルスＶACTを維持させる第２キャパシター１０４ｄと、で構成されている。
【００１１】
次に、このように構成される従来のピエゾアクチュエーター駆動回路１００の動作過程について説明する。
【００１２】
まず、パルス発生器１０１でピエゾアクチュエーターの共振周波数を持つ電圧パルスＶPULSEを発生させると、この発生した電圧パルスＶPULSEは、第１ドライバー端１０２で緩衝されてから第２ドライバー端１０３に伝達される。
【００１３】
その後、パルス発生器１０１で発生した電圧パルスＶPULSEがロー（low）の場合、第２ドライバー端１０３の第１スイッチング素子１０３ｂがオンにされてピエゾアクチュエーター１０４に電流信号が伝達され、これにより、ピエゾアクチュエーター１０４の第２キャパシター１０４ｄは充電され、ピエゾアクチュエーター１０４を駆動させうる電圧ＶACTを増加させる。
【００１４】
一方、パルス発生器１０１で発生した電圧パルスＶPULSEがハイ（high）の場合、第２ドライバー端１０３の第２スイッチング素子１０３ｄがオンにされてピエゾアクチュエーター１０４に電流信号が伝達され、これにより、ピエゾアクチュエーター１０４の第２キャパシター１０４ｄは放電され、ピエゾアクチュエーター１０４を駆動させうる電圧ＶACTを減少させる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来のピエゾアクチュエーター駆動回路において、カメラモジュールに用いられるピエゾ素子は、大量生産時に抵抗、インダクター、キャパシター値のバラツキが大きく、温度による変化量も大きいため、負荷インピーダンス（Load Impedance）、特に負荷キャパシタンス（Load Capacitance）が変化し易くなる。
【００１６】
図２は、従来技術によるピエゾアクチュエーター駆動回路の出力信号波形を示す図である。図２に示すように、工程バラツキまたは温度変化により負荷キャパシタンスが変化する場合、ピエゾアクチュエーターの共振周波数も変わるため、初期に設定された共振周波数から発生する電流信号ではユーザーの希望する信号波形が得られないという問題点があった。
【００１７】
また、図２に示すように、工程バラツキまたは温度変化によって初期に設定された共振周波数から発生する電流量が足りなくなることから駆動電圧ＶACTが落ち（ＶACTが７．５Ｖに落ちる）、ピエゾアクチュエーターが駆動しないか、又は誤動作するという問題点があった。
【００１８】
本発明は上記の問題点を解決するためのものであり、その目的は、ピエゾアクチュエーターに電流パルスを伝達する駆動電圧維持部をさらに備えることによって、ピエゾアクチュエーターの生産時に発生する工程バラツキまたは温度変化による信号歪みを防止でき、かつ、駆動電圧を維持させてピエゾアクチュエーターが誤動作したり停止したりするのを防止できるピエゾアクチュエーター駆動回路を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明に係るピエゾアクチュエーター駆動回路は、一定周期の第１電圧パルスを発生させるパルス発生器と、前記パルス発生器の第１電圧パルスが印加され、前記第１電圧パルスを緩衝して出力する第１ドライバー端と、前記第１ドライバー端で緩衝して出力された第１電圧パルスを第１電流パルスに変換して出力する第２ドライバー端と、前記パルス発生器及び第２ドライバー端に接続されて一定振幅の駆動電圧パルスを維持させるための第２電流パルスを出力する駆動電圧維持部と、前記第２ドライバー端及び駆動電圧維持部に接続されて前記第１及び第２電流パルスによって充放電され、前記一定振幅の駆動電圧パルスで駆動するピエゾアクチュエーターを備えることを特徴とする。
【００２０】
ここで、一実施形態では、前記第１ドライバー端は、バッファー用インバータである。
【００２１】
そして、一実施形態では、前記第２ドライバー端は、前記第１電流パルスが伝達されて前記ピエゾアクチュエーターを充電させる第１電流源と、前記パルス発生器の第１電圧パルスが印加され、電源電圧及び前記第１電流源が接続される第１スイッチング素子と、前記第１電流パルスが伝達されて前記ピエゾアクチュエーターを放電させる第２電流源と、前記パルス発生器の第１電圧パルスが印加され、接地電圧及び前記第２電流源が接続される第２スイッチング素子を備えている。
【００２２】
ここで、一実施形態では、前記第１スイッチング素子はＰＭＯＳトランジスターであり、前記第２スイッチング素子はＮＭＯＳトランジスターである。
【００２３】
また、一実施形態では、前記ＰＭＯＳトランジスターのゲートには前記パルス発生器の第１電圧パルスが印加され、ソースには電源電圧が印加され、ドレインには前記第１電流源が接続される。
【００２４】
そして、一実施形態では、前記ＮＭＯＳトランジスターのゲートには前記パルス発生器の第１電圧パルスが印加され、ソースには接地電圧が接続され、ドレインには第２電流源が接続される。
【００２５】
また、一実施形態では、前記パルス発生器の第１電圧パルスがロー（low）のとき、前記ＰＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが充電される。
【００２６】
また、一実施形態では、前記パルス発生器の第１電圧パルスがハイ（high）のとき、前記ＮＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが放電される。
【００２７】
そして、一実施形態では、前記駆動電圧維持部は、前記パルス発生器と接続され、前記パルス発生器の第１電圧パルスと同期して第２電圧パルス及び第３電圧パルスを発生させる制御信号発生器と、前記制御信号発生器の第２電圧パルスが印加され、電源電圧が接続される第３スイッチング素子と、前記制御信号発生器の第３電圧パルスが印加され、接地電圧及び前記第３スイッチング素子に接続される第４スイッチング素子を備えている。
【００２８】
このときに、一実施形態では、前記第３スイッチング素子はＰＭＯＳトランジスターであり、前記第４スイッチング素子はＮＭＯＳトランジスターである。
【００２９】
また、一実施形態では、前記ＰＭＯＳトランジスターのゲートには前記制御信号発生器の第２電圧パルスが印加され、ソースには電源電圧が印加され、ドレインには第４スイッチング素子が接続される。
【００３０】
そして、一実施形態では、前記ＮＭＯＳトランジスターのゲートには前記制御信号発生器の第３電圧パルスが印加され、ソースには接地電圧が接続され、ドレインには第３スイッチング素子が接続される。
【００３１】
また、一実施形態では、前記制御信号発生器は、一定振幅の駆動電圧パルスが維持されていないときに、前記第１電圧パルスがハイ（high）の状態でロー（low）状態の第２電圧パルスを発生させる。
【００３２】
また、一実施形態では、前記制御信号発生器は、一定振幅の駆動電圧パルスが維持されているときに、前記第１電圧パルスがロー（low）の状態でハイ（high）状態の第３電圧パルスを発生させる。
【００３３】
そして、一実施形態では、前記制御信号発生器の第２電圧パルスがロー（low）のときに、前記ＰＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが充電される。
【００３４】
また、一実施形態では、前記制御信号発生器の第３電圧パルスがハイ（high）のときに、前記ＮＭＯＳトランジスターがオンにされて前記ピエゾアクチュエーターが放電される。
【００３５】
また、一実施形態では、前記ピエゾアクチュエーターは、直列に接続されたインダクター、第１キャパシター及び抵抗で構成されたインダクター端と、前記インダクター端と並列に接続されて共振し、前記第１及び２電流パルスによって充放電されることによって前記一定振幅の駆動電圧パルスを維持する第２キャパシターを備える。
【００３６】
このとき、一実施形態では、前記駆動電圧パルスの振幅は、１０ピーク電圧以上である。
【発明の効果】
【００３７】
本発明によるピエゾアクチュエーター駆動回路は、ピエゾアクチュエーターに電流パルスを伝達する駆動電圧維持部をさらに備えているため、ピエゾアクチュエーターの生産時に発生する工程バラツキまたは温度変化によって生じうる信号歪みを防止することが可能になる。
【００３８】
また、ピエゾアクチュエーターを駆動させうるような最小限の駆動電圧を維持させるため、ピエゾアクチュエーターが誤動作したり停止したりするのを防止できるという効果が得られる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明にかかるピエゾアクチュエーター駆動回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００４０】
図３は、本発明によるピエゾアクチュエーター駆動回路３００を示す回路図である。図３に示すように、本発明のピエゾアクチュエーター駆動回路３００は、一定周期の第１電圧パルスＶPULSEを発生させるパルス発生器３０１、パルス発生器３０１の第１電圧パルスＶPULSEが印加され、第１電圧パルスＶPULSEを緩衝して出力する第１ドライバー端３０２、第１ドライバー端３０２で緩衝して出力された第１電圧パルスＶPULSEを第１電流パルスに変換して出力する第２ドライバー端３０３、パルス発生器３０１及び第２ドライバー端３０３に接続されて一定振幅の駆動電圧パルスを維持するための第２電流パルスを出力する駆動電圧維持部３０５、及び第２ドライバー端３０３及び駆動電圧維持部３０５に接続されて第１及び２電流パルスによって充放電され、一定振幅の駆動電圧パルスで駆動されるピエゾアクチュエーター３０４で構成される。
【００４１】
ここで、第１ドライバー端３０２は、バッファー用インバータで構成され、パルス発生器３０１から発生する電圧パルスＶPULSEを緩衝する役割を担う。
【００４２】
また、第２ドライバー端３０３は、第１電流パルスが伝達されてピエゾアクチュエーター３０４を充電させる第１電流源３０３ａ、パルス発生器３０１の第１電圧パルスＶPULSEが印加され、電源電圧ＶＤＤ及び第１電流源３０３ａが接続される第１スイッチング素子３０３ｂ、第１電流パルスが伝達されてピエゾアクチュエーター３０４を放電させる第２電流源３０３ｃ、及びパルス発生器３０１の電圧パルスＶPULSEが印加され、接地電圧及び第２電流源３０３ｃが接続される第２スイッチング素子３０３ｄで構成される。
【００４３】
ここで、第１スイッチング素子３０３ｂはＰＭＯＳトランジスター、第２スイッチング素子３０３ｄはＮＭＯＳトランジスターで構成されている。第１スイッチング素子３０３ｂと第２スイッチング素子３０３ｄは、パルス発生器３０１から印加される第１電圧パルスＶPULSEによってオンまたはオフにされ、ピエゾアクチュエーター３０４を駆動させるための第１電流パルスを発生させる。
【００４４】
このときに、ＰＭＯＳトランジスター３０３ｂのゲートにはパルス発生器３０１の第１電圧パルスＶPULSEが印加され、ソースには電源電圧ＶＤＤが印加され、ドレインには第１電流源３０３ａが接続されている。
【００４５】
また、ＮＭＯＳトランジスター３０３ｄのゲートにはパルス発生器３０１の第１電圧パルスＶPULSEが印加され、ソースには接地電圧が接続され、ドレインには第２電流源３０３ｃが接続されている。
【００４６】
一方、ピエゾアクチュエーター３０４は、抵抗、インダクター、キャパシターの受動素子でモデリングでき、直列に接続されたインダクター３０４ａ、第１キャパシター３０４ｂ及び抵抗３０４ｃで構成されたインダクター端と、このインダクター端と並列に接続されて共振し、第２ドライバー端３０３及び後述する駆動電圧維持部３０５で発生する電流パルスによって充放電されて一定振幅の駆動電圧パルスＶACTを維持させる第２キャパシター３０４ｄで構成されている。
【００４７】
一方、駆動電圧維持部３０５は、パルス発生器３０１に接続され、パルス発生器３０１の第１電圧パルスＶPULSEと同期した第２電圧パルスＢ及び第３電圧パルスＣを発生させる制御信号発生器３０５ａ、制御信号発生器３０５ａの第２電圧パルスＢが印加され、電源電圧が接続される第３スイッチング素子３０５ｂ、及び制御信号発生器３０５ａの第３電圧パルスＣが印加され、接地電圧及び第３スイッチング素子３０５ｂと接続される第４スイッチング素子３０５ｃで構成される。
【００４８】
ここで、第３スイッチング素子３０５ｂはＰＭＯＳトランジスター、第４スイッチング素子３０５ｃはＮＭＯＳトランジスターで構成されている。
【００４９】
このときに、ＰＭＯＳトランジスター３０５ｂのゲートには制御信号発生器３０５ａの第２電圧パルスＢが印加され、ソースには電源電圧ＶＤＤが印加され、ドレインには第４スイッチング素子３０５ｃが接続されており、ＮＭＯＳトランジスター３０５ｃのゲートには制御信号発生器３０５ａの第３電圧パルスＣが印加され、ソースには接地電圧が接続され、ドレインには第３スイッチング素子３０５ｂが接続されている。
【００５０】
また、制御信号発生器３０５ａは、パルス発生器３０１から発生した第１電圧パルスＶPULSEと同期してロー（low）状態の第２電圧パルスＢまたはハイ（high）状態の第３電圧パルスＣを発生させる。
【００５１】
すなわち、図４−１は、本発明による制御信号発生器から発生する第１、２、３電圧パルスＡ、Ｂ、Ｃ、及び本発明による駆動電圧パルスＶACTの波形を示す図であり、同図に示すように、駆動電圧パルスＶACTがピエゾアクチュエーターを駆動させうるような振幅を維持できない場合は、第１電圧パルスＡがハイ（high）の状態でロー（low）状態の第２電圧パルスＢを発生させる。
【００５２】
また、駆動電圧パルスＶACTがピエゾアクチュエーターを駆動させうるような振幅を維持している場合は、第１電圧パルスＡがロー（low）の状態でハイ（high）状態の第３電圧パルスＣを発生させる。
【００５３】
したがって、前述したような第１、第２、及び第３電圧パルスＡ、Ｂ、Ｃが互いに同期することによって、後述する動作過程によって図４−１に示す波形の駆動電圧パルスＶACTが確保でき、ピエゾアクチュエーターを駆動させることが可能になる。
【００５４】
ここで、ピエゾアクチュエーターを駆動させるための駆動電圧パルスＶACTの振幅は少なくとも１０ピーク電圧になることが必要であり、１０ピーク電圧の振幅が確保されないと、ピエゾアクチュエーターは動作しないか、又は誤動作するという問題につながる。
【００５５】
また、図４−２は、本発明による制御信号発生器３０５ａの内部構成を示す論理回路図であり、図４−３は、図４−２に示す論理回路において発生する信号波形を示す図である。
【００５６】
図４−２に示すように、制御信号発生器３０５ａは、フリップフロップ（Flip Flop）４０１，４０２と、ナンドゲート（NAND GATE）とで構成されており、パルス発生器から発生した第１電圧パルスがフリップフロップ４０１，４０２に印加されると、フリップフロップ４０１，４０２は、図４−３に示すような信号波形に変換し、第３スイッチング素子及び第４スイッチング素子に印加される第２及び第３電圧パルスＢ、Ｃを発生させる。
【００５７】
図５は、従来技術及び本発明によるピエゾアクチュエーター駆動回路１００，３００の出力信号波形を比較した図であり、同図に示すように、本発明による出力信号が、従来技術による出力信号に比べて波形の歪みが少なく、また、本発明による出力信号電圧は約１５Ｖと、アクチュエーターを駆動させうるような振幅も確保していることがわかる。
【００５８】
次に、図３に示す本発明のピエゾアクチュエーター駆動回路３００が動作する過程について説明する。
【００５９】
まず、パルス発生器３０１からピエゾアクチュエーター３０４の共振周波数を持つ第１電圧パルスＶPULSEが発生すると、この発生した第１電圧パルスＶPULSEは、第１ドライバー端３０２で緩衝されてから第２ドライバー端３０３に伝達される。
【００６０】
その後、パルス発生器３０１から発生した第１電圧パルスＶPULSEがロー（low）の場合、第２ドライバー端３０３の第１スイッチング素子３０３ｂがオンにされてピエゾアクチュエーター３０４に電流信号が伝達され、これにより、ピエゾアクチュエーター３０４の第２キャパシター３０４ｄは充電され、ピエゾアクチュエーター１０４を駆動させ得る電圧ＶACTを増加させる。このときに、ピエゾアクチュエーターを駆動させ得るような振幅が維持されていると、駆動電圧維持部３０５の制御信号発生器３０５ａでは第１電圧パルスＶPULSEと同期してハイ（high）状態の第３電圧パルスＣを発生させ、これにより、第４スイッチング素子３０５ｃがオンにされてピエゾアクチュエーター３０４の第２キャパシター３０４ｄは放電され、図４−１に示すような駆動電圧パルスＶACTを確保するようになる。
【００６１】
これに対し、パルス発生器３０１から発生した第１電圧パルスＶPULSEがハイ（high）の場合、第２ドライバー端３０３の第２スイッチング素子３０３ｄがオンにされてピエゾアクチュエーター１０４に電流信号が伝達され、これにより、ピエゾアクチュエーター３０４の第２キャパシター３０４ｄは放電され、ピエゾアクチュエーター３０４を駆動させ得る電圧ＶACTを減少させる。このときに、ピエゾアクチュエーター３０４を駆動させ得るような振幅が維持されていないと、駆動電圧維持部３０５の制御信号発生器３０５ａでは第１電圧パルスＶPULSEと同期してロー（low）状態の第２電圧パルスＢを発生させ、これにより、第３スイッチング素子３０５ｂがオンにされてピエゾアクチュエーター３０４の第２キャパシター３０４ｄは充電され、ピエゾアクチュエーター３０４を駆動させ得るような一定振幅を確保するようになる。
【００６２】
以上説明した本発明の好適な実施形態は本発明を例示するためのものであり、本発明の属する技術分野における通常の知識を持つ者であれば、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更を行うことが可能であり、したがって、これら置換や変更なども特許請求の範囲に属するものとして解釈されるべきである。
【産業上の利用可能性】
【００６３】
以上のように、本発明にかかるピエゾアクチュエーター駆動回路は、例えばモバイル用カメラモジュール等のレンズ駆動に有用である。
【図面の簡単な説明】
【００６４】
【図１】従来技術によるピエゾアクチュエーター駆動回路を示す回路図である。
【図２】従来技術によるピエゾアクチュエーター駆動回路の出力信号波形を示す図である。
【図３】本発明によるピエゾアクチュエーター駆動回路を示す回路図である。
【図４−１】本発明による制御信号発生器から発生する第１、第２、及び第３電圧パルスと本発明による駆動電圧パルスの波形を示す図である。
【図４−２】本発明による制御信号発生器の内部構成を示す論理回路図である。
【図４−３】図４−２に示す論理回路から発生する信号波形を示す図である。
【図５】従来技術及び本発明によるピエゾアクチュエーター駆動回路の出力信号波形を比較した図である。
【符号の説明】
【００６５】
３００  ピエゾアクチュエーター駆動回路
３０１  パルス発生器
３０２  第１ドライバー端
３０３  第２ドライバー端
３０３ａ  第１電流源
３０３ｂ  第１スイッチング素子
３０３ｃ  第２電流源
３０３ｄ  第２スイッチング素子
３０４  ピエゾアクチュエーター
３０４ａ  インダクター
３０４ｂ  第１キャパシター
３０４ｃ  抵抗
３０４ｄ  第２キャパシター
３０５  駆動電圧維持部
３０５ａ  制御信号発生器
３０５ｂ  第３スイッチング素子
３０５ｃ  第４スイッチング素子
４０１，４０２  フリップフロップ
５０１  従来技術によるピエゾアクチュエーター駆動回路の出力信号波形
５０２  本発明によるピエゾアクチュエーター駆動回路の出力信号波形
Ａ  制御信号発生器からの第１電圧パルス
Ｂ  制御信号発生器からの第第２電圧パルス
Ｃ  制御信号発生器からの第第３電圧パルス
ＶACT  駆動電圧パルス
ＶPULSE  パルス発生器の第１電圧パルス
ＶＤＤ  電源電圧
【図１】
2007028885.tif 000003
【図２】
2007028885.tif 000004
【図３】
2007028885.tif 000005
【図４−１】
2007028885.tif 000006
【図４−２】
2007028885.tif 000007
【図４−３】
2007028885.tif 000008
【図５】
2007028885.tif 000009