(57)【要約】【課題】プリント基板上の配線パターンから放射される電磁波ノイズを効果的に低減する。【解決手段】終端負荷設定装置９（コンピュータ９２のＣＰＵ９２２）は、予め設定された複数の抵抗値の内、予め設定された順に１の抵抗値を選定し、選定された抵抗値を有する抵抗を終端負荷として接続して、プローブ９１を介して電磁波ノイズを検出する検出部９２２ａと、スペクトラムアナライザ９３に対して測定結果の周波数分析を実行させる周波数分析部９２２ｂと、予め設定された特定の周波数（＝クロック信号の３倍の周波数）のゲインを最小とする抵抗値を、配線パターンに接続する終端抵抗の抵抗値として求める抵抗値算出部９２２ｃとを備えている。【選択図】図４
2007311841.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたプリント基板において、前記配線パターンから放射される電磁波ノイズを低減するべく終端負荷として前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置であって、
前記終端負荷をテブナン終端とするべく、前記配線パターンに接続する抵抗の抵抗値を求める抵抗値算出手段と、
前記配線パターンから放射される電磁波ノイズを検出する検出手段と、
検出された電磁波ノイズの周波数毎のゲインを求める周波数分析手段と
を備え、
前記第２半導体チップは、前記プリント基板の前記第１半導体チップが実装される面である一方面に実装される第３半導体チップと、前記プリント基板の他方面に実装される第４半導体チップとを有し、
前記配線パターンは、前記一方面に形成されており、
前記プリント基板は、前記配線パターンと第４半導体チップとを接続するスルーホールを有し、
前記抵抗値算出手段は、前記周波数分析手段により求められたクロック信号の３倍の周波数のゲインを最小とする抵抗値を、前記配線パターンに接続する抵抗の抵抗値として求めることを特徴とする終端負荷設定装置。
【請求項２】
中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたプリント基板において、前記配線パターンから放射される電磁波ノイズを低減するべく終端負荷として前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置であって、
前記終端負荷をテブナン終端とするべく、前記配線パターンに接続する抵抗の抵抗値を求める抵抗値算出手段を備えることを特徴とする終端負荷設定装置。
【請求項３】
前記第２半導体チップは、前記プリント基板の前記第１半導体チップが実装される面である一方面に実装される第３半導体チップと、前記プリント基板の他方面に実装される第４半導体チップとを有し、
前記配線パターンは、前記一方面に形成されており、
前記プリント基板は、前記配線パターンと第４半導体チップとを接続するスルーホールを有することを特徴とする請求項２に記載の終端負荷設定装置。
【請求項４】
前記配線パターンから放射される電磁波ノイズを検出する検出手段と、
検出された電磁波ノイズの周波数毎のゲインを求める周波数分析手段と
を備え、
前記抵抗値算出手段は、予め設定された特定の周波数のゲインを最小とする抵抗値を、前記配線パターンに接続する抵抗の抵抗値として求めることを特徴とする請求項２又は請求項３に記載の終端負荷設定装置。
【請求項５】
前記特定の周波数は、前記クロック信号の整数倍の周波数であることを特徴とする請求項４に記載の終端負荷設定装置。
【請求項６】
前記特定の周波数は、前記クロック信号の３倍の周波数である特徴とする請求項５に記載の終端負荷設定装置。
【請求項７】
中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成された実装基板であって、
請求項２〜請求項６のいずれかに記載の終端負荷設定装置により設定された終端負荷が前記配線パターンに接続されていることを特徴とする実装基板。
【請求項８】
光記録媒体に記録された情報の再生を行う情報再生装置であって、
請求項７に記載の実装基板が配設されてことを特徴とする情報再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板上の配線パターンから放射される電磁波ノイズを低減するべく前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置、プリント基板及び情報再生装置に関するものである。特に、中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたプリント基板において、前記配線パターンから放射される電磁波ノイズを低減するべく前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置、プリント基板及び情報再生装置に関するものである。
【背景技術】
【０００２】
ＤＶＤプレイヤ等の情報再生装置を含む電子機器の内部で発生する電磁波ノイズを除去する目的でフェライトコアが広く使用されている。そして、フェライトコアは、成型した複数のフェライト板を接合して筒状にして環状の閉磁路を構成し、その中央の貫通孔内にノイズを除去する対象であるケーブル等を挿入することにより電磁波ノイズを除去することができるようになっている。
【０００３】
しかし、ＤＶＤプレイヤ等の情報再生装置にある配線はプリント基板に印刷されたプリント配線で行う場合が多く、このような場合には、フレキシブルケーブル、フラットケーブル等のように、ノイズを除去する対象のプリント配線だけをフェライトコアで覆うことは極めて困難である。従って、プリント基板ごと覆うようなフェライトコアを用いる必要があるため、フェライトコアの形状が大きくなってしまい、その結果、情報再生装置の小型化を阻害する要因であった。
【０００４】
上記課題を解消するために、下記の技術が開示されている（特許文献１参照）。すなわち、プリント基板の一方面に配線パターンを設け、その配線パターンの両側に貫通孔を設けるとともに、裏面の貫通孔を含む部分に凹部を設ける。そして、プリント基板おいて、一方面に対し配線パターンを覆うように第１フェライト板を取り付ける。この第１フェライト板は、両端部が折れ曲がったコ字状となり、その両端部を貫通孔内に挿入する。一方、平板状の第２フェライト板は、凹部の開口面から突出しないようにその凹部内に収納する。これにより、両フェライト板同士が接触し、閉磁路を構成する。両フェライト板は共に接着剤を用いて基板本体に接着固定することにより、両フェライト板の端面同士が接触した状態を維持できるというものである。
【特許文献１】特開２０００−３４８９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の方法では、配線パターンを覆うフェライトコアを装着することが可能となるが、ＤＶＤプレイヤ等に配設されるプリント基板が、中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたものである場合には、配線パターンから発生する高周波数の電磁波ノイズをフェライトコアにより充分に低減することは困難である。
【０００６】
本発明は、上記の課題に鑑みてなされたものであって、プリント基板上の配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置、プリント基板及び情報再生装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の終端負荷設定装置は、中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたプリント基板において、前記配線パターンから放射される電磁波ノイズを低減するべく終端負荷として前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置であって、前記終端負荷をテブナン終端とするべく、前記配線パターンに接続する抵抗の抵抗値を求める抵抗値算出手段と、前記配線パターンから放射される電磁波ノイズを検出する検出手段と、検出された電磁波ノイズの周波数毎のゲインを求める周波数分析手段と、備え、前記第２半導体チップが、前記プリント基板の前記第１半導体チップが実装される面である一方面に実装される第３半導体チップと、前記プリント基板の他方面に実装される第４半導体チップとを有し、前記配線パターンが、前記一方面に形成されており、前記プリント基板が、前記配線パターンと第４半導体チップとを接続するスルーホールを有し、前記抵抗値算出手段が、前記周波数分析手段により求められたクロック信号の３倍の周波数のゲインを最小とする抵抗値を、前記配線パターンに接続する抵抗の抵抗値として求めることを特徴としている。
【０００８】
請求項２に記載の終端負荷設定装置は、中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成されたプリント基板において、前記配線パターンから放射される電磁波ノイズを低減するべく終端負荷として前記配線パターンに接続する抵抗の抵抗値を求める終端負荷設定装置であって、前記終端負荷をテブナン終端とするべく、前記配線パターンに接続する抵抗の抵抗値を求める抵抗値算出手段を備えることを特徴としている。
【０００９】
請求項３に記載の終端負荷設定装置は、請求項２に記載の終端負荷設定装置であって、前記第２半導体チップが、前記プリント基板の前記第１半導体チップが実装される面である一方面に実装される第３半導体チップと、前記プリント基板の他方面に実装される第４半導体チップとを有し、前記配線パターンが、前記一方面に形成されており、前記プリント基板は、前記配線パターンと第４半導体チップとを接続するスルーホールを有することを特徴としている。
【００１０】
請求項４に記載の終端負荷設定装置は、請求項２又は請求項３に記載の終端負荷設定装置であって、前記配線パターンから放射される電磁波ノイズを検出する検出手段と、検出された電磁波ノイズの周波数毎のゲインを求める周波数分析手段と備え、前記抵抗値算出手段が、予め設定された特定の周波数のゲインを最小とする抵抗値を、前記配線パターンに接続する抵抗の抵抗値として求めることを特徴としている。
【００１１】
請求項５に記載の終端負荷設定装置は、請求項４に記載の終端負荷設定装置であって、前記特定の周波数が、前記クロック信号の整数倍の周波数であることを特徴としている。
【００１２】
請求項６に記載の終端負荷設定装置は、請求項５に記載の終端負荷設定装置であって、前記特定の周波数が、前記クロック信号の３倍の周波数である特徴としている。
【００１３】
請求項７に記載の実装基板は、中央処理装置として機能する第１半導体チップ及びメモリとして機能する第２半導体チップが実装され、前記第１半導体チップと前記第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンが形成された実装基板であって、請求項２〜請求項６のいずれかに記載の終端負荷設定装置により設定された終端負荷が前記配線パターンに接続されていることを特徴としている。
【００１４】
請求項８に記載の情報再生装置は、光記録媒体に記録された情報の再生を行う情報再生装置であって、請求項７に記載の実装基板が配設されてことを特徴としている。
【発明の効果】
【００１５】
請求項１に記載の終端負荷設定装置によれば、中央処理装置として機能する第１半導体チップとメモリとして機能する第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンから放射される電磁波ノイズを低減するべく終端負荷として配線パターンに接続する抵抗の抵抗値が、終端負荷をテブナン終端とするべく求められるため、配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求めることができる。
【００１６】
また、請求項１に記載の終端負荷設定装置によれば、メモリとして機能する第２半導体チップが、プリント基板の中央処理装置として機能する第１半導体チップが実装される面である一方面に実装される第３半導体チップと、プリント基板の他方面に実装される第４半導体チップとを有し、配線パターンが、一方面に形成されており、プリント基板が、配線パターンと第４半導体チップとを接続するスルーホールを有するため、第１半導体チップと第２半導体チップとの間のクロック信号の伝送路のインピーダンスを算出することが困難である。このような状態であっても、配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求めることができるため、更に大きな効果を奏する。
【００１７】
更に、請求項１に記載の終端負荷設定装置によれば、配線パターンから放射される電磁波ノイズが検出され、検出された電磁波ノイズの周波数毎のゲインが求められ、更に、予め設定された特定の周波数のゲインを最小とする抵抗値が、配線パターンに接続する抵抗の抵抗値として求められるため、適正な抵抗値を正確に求めることができる。
【００１８】
加えて、請求項１に記載の終端負荷設定装置によれば、特定の周波数がクロック信号の整数倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の整数倍の周波数で大きな電磁波ノイズが発生するため、そのような周波数のゲインを最小とする抵抗値が設定されるのである。
【００１９】
また、請求項１に記載の終端負荷設定装置によれば、特定の周波数がクロック信号の３倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の３倍の周波数の電磁波ノイズは、他の周波数の電磁波ノイズと比較して抑制することが困難な電磁波ノイズであるため、このような周波数の電磁波ノイズを効果的に低減することができるのである。
【００２０】
請求項２に記載の終端負荷設定装置によれば、中央処理装置として機能する第１半導体チップとメモリとして機能する第２半導体チップとの間でクロック信号を伝送可能に接続する配線パターンから放射される電磁波ノイズを低減するべく終端負荷として配線パターンに接続する抵抗の抵抗値が、終端負荷をテブナン終端とするべく求められるため、配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求めることができる。
【００２１】
すなわち、配線パターンの終端をテブナン終端とする抵抗の抵抗値が求められるため、求められた抵抗値を有する抵抗を配線パターンに接続することにより、配線パターンの終端がテブナン終端となるため、終端での反射波の発生を防止することができ、配線パターンから放射される電磁波ノイズを効果的に低減することができるのである。
【００２２】
請求項３に記載の終端負荷設定装置によれば、メモリとして機能する第２半導体チップが、プリント基板の中央処理装置として機能する第１半導体チップが実装される面である一方面に実装される第３半導体チップと、プリント基板の他方面に実装される第４半導体チップとを有し、配線パターンが、一方面に形成されており、プリント基板が、配線パターンと第４半導体チップとを接続するスルーホールを有するため、第１半導体チップと第２半導体チップとの間のクロック信号の伝送路のインピーダンスを算出することが困難である。このような状態であっても、配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求めることができるため、更に大きな効果を奏する。
【００２３】
すなわち、スルーホール自体のインピーダンスを算出することは困難であり、更に、第１半導体チップと第２半導体チップ（ここでは、第２半導体チップの内の第３半導体チップ）との間のクロック信号がスルーホールで反射するため、配線パターンから放射される電磁波ノイズを効果的に低減するべく配線パターンに接続する抵抗の抵抗値を求めることは極めて困難である。
【００２４】
請求項４に記載の終端負荷設定装置によれば、配線パターンから放射される電磁波ノイズが検出され、検出された電磁波ノイズの周波数毎のゲインが求められ、更に、予め設定された特定の周波数のゲインを最小とする抵抗値が、配線パターンに接続する抵抗の抵抗値として求められるため、適正な抵抗値を正確に求めることができる。
【００２５】
請求項５に記載の終端負荷設定装置によれば、特定の周波数がクロック信号の整数倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の整数倍の周波数で大きな電磁波ノイズが発生するため、そのような周波数のゲインを最小とする抵抗値が設定されるのである。
【００２６】
請求項６に記載の終端負荷設定装置によれば、特定の周波数がクロック信号の３倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の３倍の周波数の電磁波ノイズは、他の周波数の電磁波ノイズと比較して抑制することが困難な電磁波ノイズであるため、このような周波数の電磁波ノイズを効果的に低減することができるのである。
【００２７】
請求項７に記載の実装基板によれば、請求項１〜請求項５のいずれかに記載の終端負荷設定装置により設定された終端負荷が配線パターンに接続されているため、配線パターンから放射される電磁波ノイズを効果的に低減することができる。
【００２８】
請求項８に記載の情報再生装置によれば、請求項６に記載の実装基板が配設されているため、実装基板に形成された配線パターンから放射される電磁波ノイズを効果的に低減することができる。
【発明を実施するための最良の形態】
【００２９】
以下に本発明の実施形態を、図面を参照しながら説明する。図１は、本発明に係るディスクプレイヤの一例を示す構成図である。ディスクプレイヤ１００（情報再生装置に相当する）は、本発明に係る光ピックアップ装置１、出力装置３、指示装置４、駆動装置５、表示部６、及び操作部７を備えている。
【００３０】
光ピックアップ装置１は、光記録媒体２に光ビームを照射して、光記録媒体２（ＣＤ、ＤＶＤ、又は、ＢＤ）に記録された音声情報、画像情報等の各種情報の読み取りを行うものである。
【００３１】
出力装置３は、光ピックアップ装置１からの音声情報、画像情報等の情報を、音声及び画像に変換して、それぞれ、図略のスピーカ及びモニタに出力するものであって、ＲＦアンプ３１、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）３２、再生処理回路３３、及び出力回路３４を備えている。
【００３２】
ＲＦアンプ３１は、光ピックアップ装置１からの音声情報、画像情報等の情報を増幅するものである。ＤＳＰ３２及び再生処理回路３３は、ＲＦアンプ３１からの情報に対して、再生のための各種情報処理（例えば画像処理等）を施すものである。出力回路３４は、再生処理回路３３からの情報を、図略のスピーカ及びモニタに出力するためにＤＡ変換処理等を行うものである。なお、ＤＳＰ３２には、本発明に係る実装基板８が配設されている。
【００３３】
指示装置４は、操作部７を介して受け付けた指示操作に基づいて、光ピックアップ装置１及び駆動装置５の動作を制御するものであって、システムコントローラ４１、及びドライバ４２を備えている。システムコントローラ４１は、操作部７からの情報を受け付けてＤＳＰ３２に伝送すると共に、ＤＳＰ３２からの情報を表示部６に伝送するものである。ドライバ４２は、ＤＳＰ３２からの指示に基づいて、光ピックアップ装置１及び駆動装置５の動作を制御するものである。
【００３４】
駆動装置５は、送りモータ５１及びスピンドルモータ５２を備える。送りモータ５１は、ドライバ４２からの指示に基づいて光ピックアップ装置１を光記録媒体２の径方向に移動させるものである。スピンドルモータ５２は、ドライバ４２からの指示に基づいて光記録媒体２を回転駆動するものである。
【００３５】
図２は、本発明に係る実装基板の一例を示す構成図である。（ａ）は、上面図であり、（ｂ）は断面図であり、（ｃ）は裏面図である。実装基板８は、配線パターン８４１及びスルーホール８４２が形成されたプリント基板８４の表面（一方面に相当する）に、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）８１及びＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）８２が実装され、プリント基板８４の裏面（他方面に相当する）に、ＳＤＲＡＭ８３及び抵抗８５が実装される。
【００３６】
ＣＰＵ８１（第１半導体チップに相当する）は、中央処理装置として機能するものであって、図略のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）によって設定された所定の周波数（ここでは、１２１ＭＨｚ）のクロック信号を介して、ＳＤＲＡＭ８２及びＳＤＲＡＭ８４に対して種々の情報を出力するものである。
【００３７】
ＳＤＲＡＭ８２（第３半導体チップ、第２半導体チップの一部に相当する）は、種々の情報を格納するメモリとして機能するものであって、プリント基板８４の表面に実装され、配線パターン８４１を介してＣＰＵ８１とクロック信号を伝送可能に接続されるものである。
【００３８】
ＳＤＲＡＭ８３（第４半導体チップ、第２半導体チップの一部に相当する）は、種々の情報を格納するメモリとして機能するものであって、プリント基板８４の裏面に実装され、配線パターン８４１及びスルーホール８４２を介してＣＰＵ８１とクロック信号を伝送可能に接続されている。
【００３９】
プリント基板８４は、配線パターン８４１及びスルーホール８４２が形成され、ＣＰＵ８１、ＳＤＲＡＭ８２及びＳＤＲＡＭ８３が実装されるものである。抵抗８５は、プリント基板８４の裏面に実装され、本発明に係る後述する終端負荷設定装置によって、その抵抗値が設定されるものである。
【００４０】
図３は、図２に示す実装基板８の回路図である。抵抗８５は、同一の抵抗値を有する２つの抵抗８５１、８５２からなり、抵抗８５１は、一方端（図では上端）が、所定の電圧（ここでは、３．３Ｖ）が印加され、他方端（図では下端）がスルーホール８４２を介してＳＤＲＡＭ８２及びＳＤＲＡＭ８３に接続されている。抵抗８５２は、一方端（図では上端）がスルーホール８４２を介してＳＤＲＡＭ８２及びＳＤＲＡＭ８３に接続され、他方端（図では下端）が接地されている。また、プリント基板８４に形成された配線パターン８４１及びスルーホール８４２からなるクロック信号の伝送路のインピーダンス（ここでは抵抗）８４１がＣＰＵ８１と、ＳＤＲＡＭ８２及びＳＤＲＡＭ８３との間に接続されている。
【００４１】
終端負荷として抵抗８５を接続してテブナン終端とするためには、抵抗８５（抵抗８５１、８５２）の抵抗値を、配線パターン８４１の抵抗値と同一値にする必要がある。しかしながら、実装基板８において、ＣＰＵ８１とＳＤＲＡＭ８２及びＳＤＲＡＭ８３との間の伝送路のクロック信号に対するインピーダンスは、計算によって求めることは極めて困難である。なぜなら、まず、スルーホール８４２自体のインピーダンスを計算によって求めることは困難であり、更に、スルーホール８４２でクロック信号が反射するため、この反射によって伝送路のクロック信号に対するインピーダンスが影響されるからである。
【００４２】
図４は、本発明に係る終端負荷設定装置の一例を示す構成図である。終端負荷設定装置９は、プローブ９１、コンピュータ９２及びスペクトラムアナライザ９３を備えている。プローブ９１（検出手段の一部に相当する）は、配線パターン８４１から放射される電磁波ノイズを検出するものであって、検出された電磁波ノイズは、コンピュータ９２（後述する検出部９２２ａ）に伝送される。スペクトラムアナライザ９３（周波数分析手段の一部に相当する）は、プローブ９１によって検出された電磁波ノイズに対して周波数分析（＝フーリエ変換）を施し、周波数毎のゲイン（＝電界強度）を求めるものである。
【００４３】
コンピュータ９２は、例えば、パーソナルコンピュータ等からなり、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）９２１、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）９２２、モニタ９２３を備えている。ＲＡＭ９２１は、機能的に、測定値記憶部９２１ａ、及び、分析結果記憶部９２１ｂを備えている。また、ＣＰＵ９２２は、機能的に、検出部９２２ａ、周波数分析部９２２ｂ及び抵抗値算出部９２２ｃを備えている。モニタ９２３は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等からなり、種々の情報を外部から視認可能に表示するものである。
【００４４】
ここでは、ＣＰＵ９２２が、図略のＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等に予め格納されたプログラムを読み出して実行することにより、検出部９２２ａ、周波数分析部９２２ｂ及び抵抗値算出部９２２ｃ等の機能部として機能すると共に、ＲＡＭ９２１を、測定値記憶部９２１ａ、及び分析結果記憶部９２１ｂ等の機能部として機能させるものである。
【００４５】
また、ＲＡＭ９２１、ＲＯＭに格納された各種データのうち装着脱可能な記録媒体に格納され得るデータは、例えばハードディスクドライブ、光ディスクドライブ、フレキシブルディスクドライブ、シリコンディスクドライブ、カセット媒体読み取り機等のドライバで読み取り可能にしてもよく、この場合、記録媒体は、例えばハードディスク、光ディスク、フレキシブルディスク、ＣＤ、ＤＶＤ、半導体メモリ等である。
【００４６】
測定値記憶部９２１ａは、検出部９２２ａによって、プローブ９１を介して検出された電磁波ノイズを格納するものである。より具体的には、測定値記憶部９２１ａは、検出部９２２ａによって選定された抵抗値毎に検出された電磁波ノイズを格納するものである。
【００４７】
分析結果記憶部９２１ｂは、周波数分析部９２２ｂによって周波数分析されて得られた周波数毎のゲイン（＝電界強度）を格納するものである。より具体的には、測定値記憶部９２１ａは、検出部９２２ａによって選定された抵抗値毎に検出された電磁波ノイズについて、周波数分析部９２２ｂによって周波数分析されて得られた周波数毎のゲイン（＝電界強度）を格納するものである。
【００４８】
検出部９２２ａ（検出手段の一部に相当する）は、予め設定された複数（ここでは、１０個）の抵抗値の内、予め設定された順に（例えば、降順に）１の抵抗値を選定し、選定された抵抗値を有する抵抗を終端負荷として図３の抵抗８５１、８５２の位置に接続して、プローブ９１を介して電磁波ノイズを検出するものである。また、検出部９２２ａは、検出した電磁波ノイズを、抵抗値に対応付けて測定値記憶部９２１ａに格納するものである。
【００４９】
周波数分析部９２２ｂ（周波数分析手段の一部に相当する）は、測定値記憶部９２１ａから測定結果（＝電磁波ノイズ）を読み出して、スペクトラムアナライザ９３に伝送し、スペクトラムアナライザ９３に対して測定結果の周波数分析を実行させると共に、スペクトラムアナライザ９３によって、周波数分析された結果を分析結果記憶部９２１ｂに終端負荷として選定された抵抗の抵抗値と対応付けて格納するものである。
【００５０】
抵抗値算出部９２２ｃ（抵抗値算出手段に相当する）は、予め設定された特定の周波数のゲインを最小とする抵抗値を、配線パターン８４１に接続する抵抗８５（抵抗８５１、８５２）の抵抗値として求め、モニタ９２３に表示するものである。ここでは、特定の周波数は、クロック信号の３倍の周波数（＝３６４ＭＨｚ≒１２１ＭＨｚ×３）である。
【００５１】
図５は、終端負荷設定装置９（コンピュータ９２）の動作の一例を示すフローチャートである。まず、検出部９２２ａによって、予め設定された１０個の抵抗値の内、降順（抵抗値の大きい順）に１の抵抗値を有する抵抗が選定される（Ｓ１０１）。そして、検出部９２２ａによって、選定された抵抗が終端負荷として図３の抵抗８５１、８５２の位置に接続される（Ｓ１０３）。次いで、検出部９２２ａによって、プローブ９１を介して電磁波ノイズが検出される（Ｓ１０５）。
【００５２】
そして、周波数分析部９２２ｂによって、スペクトラムアナライザ９３を介して測定結果に対して周波数分析が施される（Ｓ１０７）。次に、抵抗値算出部９２２ｃによって、周波数分析の結果から３６４ＭＨｚの周波数に対応するゲイン（＝電界強度）が求められる（Ｓ１０９）。次いで、検出部９２２ａによって、予め設定された１０個の抵抗値が全て選定されたか否かの判定が行われる（Ｓ１１１）。そして、全て選定されてはいない（まだ測定か完了していない抵抗がある）場合（Ｓ１１１でＮＯ）には、検出部９２２ａによって、抵抗値の異なる抵抗が選定されて、処理がステップＳ１０３に戻され、ステップＳ１０３以降の処理が繰り返し実行される。
【００５３】
ステップＳ１１１で、予め設定された１０個の抵抗値が全て選定されたと判定された場合（Ｓ１１１でＹＥＳ）には、抵抗値算出部９２２ｃ、電界強度が最小となる抵抗値が求められて、モニタ９２３に表示され（Ｓ１１５）、処理が終了される。
【００５４】
図６は、終端負荷設定装置９によって求められた終端抵抗（抵抗８５）の抵抗値と電界強度との関係の一例を示すグラフである。図の横軸は、終端抵抗（抵抗８５）の抵抗値（ｋΩ）であり、縦軸は、電磁波ノイズにおいてクロック信号の３倍の周波数（＝３６４ＭＨｚ）に対応する電界強度（ｄＢμＶ／ｍ）である。このグラフに示す例では、抵抗８５の抵抗値を５０ｋΩとすることによって、電界強度を９ｄＢμＶ／ｍだけ削減することが可能となることがわかる。
【００５５】
このようにして、配線パターン８４１の終端をテブナン終端とする抵抗８５の抵抗値が求められるため、求められた抵抗値を有する抵抗８５を配線パターン８４１に接続することにより、配線パターン８４１の終端がテブナン終端となるため、終端での反射波の発生を防止することができ、配線パターン８４１から放射される電磁波ノイズを効果的に低減することができる。
【００５６】
また、配線パターン８４１から放射される電磁波ノイズを効果的に低減するべく配線パターンに８４１接続する抵抗８５の抵抗値を求めることができるため、更に大きな効果を奏する。
【００５７】
更に、配線パターン８４１から放射される電磁波ノイズが検出され、検出された電磁波ノイズの周波数毎のゲインが求められ、更に、予め設定された特定の周波数（ここでは、３６４ＭＨｚ）のゲインを最小とする抵抗値が、配線パターン８４１に接続する抵抗８５の抵抗値として求められるため、適正な抵抗値を正確に求めることができる。
【００５８】
加えて、特定の周波数がクロック信号の整数倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の整数倍の周波数で大きな電磁波ノイズが発生するため、そのような周波数のゲインを最小とする抵抗値が設定されるのである。
【００５９】
また、特定の周波数がクロック信号の３倍の周波数であるため、更に、適正な抵抗値を正確に求めることができる。すなわち、クロック信号の３倍の周波数の電磁波ノイズは、他の周波数の電磁波ノイズと比較して抑制することが困難な電磁波ノイズであるため、このような周波数の電磁波ノイズを効果的に低減することができるのである。
【００６０】
なお、本発明は、以下の形態にも適用可能である。
（Ａ）本実施形態では、実装基板８が、プリント基板８４にＣＰＵ８１、ＳＤＲＡＭ８２及びＳＤＲＡＭ８３が実装されて構成される場合について説明したが、ＳＤＲＡＭが１個、又は、３個以上実装されて構成される形態でもよい。
【００６１】
（Ｂ）本実施形態では、実装基板８が、プリント基板８４の表裏にそれぞれＳＤＲＡＭ８２及びＳＤＲＡＭ８３が実装されて構成される場合について説明したが、一方面（例えば、表面）にＳＤＲＡＭ８２及びＳＤＲＡＭ８３が実装されて構成される形態でもよい。
【００６２】
（Ｃ）本実施形態では、終端負荷設定装置９が、測定結果の周波数分析を実行するスペクトラムアナライザ９３を有する場合について説明したが、スペクトラムアナライザ９３に換えて、コンピュータ９２が、測定結果の周波数分析を実行する形態でもよい。この場合には、終端負荷設定装置９を簡素な構成で実現することができる。
【産業上の利用可能性】
【００６３】
本発明の終端負荷設定装置を用いれば、プリント基板上の配線パターンから放射される電磁波ノイズを効果的に低減することが可能となる。
【図面の簡単な説明】
【００６４】
【図１】は、本発明に係るディスクプレイヤの一例を示す構成図である。
【図２】は、本発明に係る実装基板の一例を示す構成図である。
【図３】は、図２に示す実装基板の回路図である。
【図４】は、本発明に係る終端負荷設定装置の一例を示す構成図である。
【図５】は、終端負荷設定装置（コンピュータ）の動作の一例を示すフローチャートである。
【図６】は、終端負荷設定装置によって求められた終端抵抗の抵抗値と電界強度との関係の一例を示すグラフである。
【符号の説明】
【００６５】
８    実装基板
８４    プリント基板
８４１    配線パターン
８４２    スルーホール
８５    抵抗（終端抵抗）
９    終端負荷設定装置
９１    プローブ（検出手段の一部）
９２    コンピュータ
９２１    ＲＡＭ
９２１ａ    測定値記憶部
９２１ｂ    分析結果記憶部
９２２    ＣＰＵ
９２２ａ    検出部（検出手段の一部）
９２２ｂ    周波数分析部（周波数分析手段の一部）
９２２ｃ    抵抗値算出部（抵抗値算出手段）
９３    スペクトラムアナライザ（周波数分析手段の一部）
【図１】
2007311841.tif 000003
【図２】
2007311841.tif 000004
【図３】
2007311841.tif 000005
【図４】
2007311841.tif 000006
【図５】
2007311841.tif 000007
【図６】
2007311841.tif 000008