(57)【要約】【課題】DUTボードの管理負担を軽減する半導体試験装置を提供する。【解決手段】半導体装置と接続することが可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、  前記DUTボードは、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置を備えていることを特徴とする半導体装置用DUTボード。【選択図】図１
2007263732.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と接続することが可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、
前記DUTボードは、テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置を備えていることを特徴とする半導体装置用DUTボード。
【請求項２】
半導体装置と接続可能なDUTボードを装着することができると共に、前記半導体装置の良否判定を行うテスタにおいて、
前記テスタは、テスタとDUTボードとの適合性判断の基礎となる第２の情報を格納するテスタ記憶領域と、
前記DUTボードが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を、前記DUTボードから受信する受信手段と、
前記DUTボードから受信した、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報、及び、前記テスタ記憶領域に格納されている前記テスタとDUTボードとの適合性判断の基礎となる第２の情報に基づいて、前記DUTボードと前記テスタとの適合性を判定する判定手段とを備えていることを特徴とする半導体装置用テスタ。
【請求項３】
DUTボードを装着した場合に、受信手段を介して、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を自動的に読み込むことを特徴とする請求項２に記載の半導体装置用テスタ。
【請求項４】
前記DUTボードが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報は、テスタ名であり、
テスタ記憶領域に格納されている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報は、テスタ自身の名であると共に、前記DUTボードから受信した前記テスタ名と前記テスタ自身の名とを比較して、これらが合致したときに、前記DUTボードと前記テスタとが使用可能であると判定することを特徴とする請求項２または３に記載の半導体装置用テスタ。
【請求項５】
半導体装置と接続可能であるDUTボードを装着することができると共に、前記半導体装置の良否判定を行うテスタにおいて、
前記テスタは、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を格納するテスタ記憶領域と、
前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を、前記DUTボードに送信する送信手段とを備えていることを特徴とする半導体装置用テスタ。
【請求項６】
半導体装置と接続可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、
前記DUTボードは、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置と、
前記テスタが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を、前記テスタから受信する受信手段と、
前記ボード記憶装置に格納されている前記テスタとDUTボードとの適合性判断の基礎となる第１の情報と、前記テスタから受信した前記テスタとDUTボードとの適合性判断の基礎となる第２の情報とに基づいて、前記DUTボードと前記テスタとの適合性を判定する判定手段とを備えていることを特徴とする半導体装置用DUTボード。
【請求項７】
テスタに装着した時に、受信手段を介して、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を自動的に読み込むことを特徴とする請求項６に記載の半導体装置用DUTボード。
【請求項８】
前記テスタが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報は、前記テスタ自身の名であり、
前記ボード記憶装置に格納されている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報は、テスタ名であると共に、
前記テスタから受信した前記テスタ自身の名と、前記テスタ名とを比較して、これらが合致したときに、前記DUTボードと前記テスタとの組合せが使用可能と判定することを特徴とする請求項６または７に記載の半導体装置用DUTボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の電気的特性試験に関わる試験装置に関し、特に、被検査半導体装置（Device Under Test。以下、DUTと称する。）が装着されるDUTボード（テストボードまたはパフォーマンスボードとも呼ばれる。）の管理負担を低減することができる半導体装置用DUTボードおよびテスタに関する。
【背景技術】
【０００２】
DUTの特性試験は、通常DUTに付随するランカードに記載されているテスト情報（使用するプログラム名、使用するテスタ、もしくは使用するDUTボード名等）をもとにテストの準備を行ってから、実際の製品のテストを始める。しかし、使用するプログラムやDUTボード、テスタ機種を作業者が判断して準備するため、特に、頻繁に品種が切り替わるASICの製造においては、作業ミスが非常に発生しやすい。
【０００３】
そこで、この作業ミスを回避すべく、特許文献１のようにDUTボードとテストプログラムを対応付ける技術が開示されている。
【特許文献１】特開２０００−２２７４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の技術では、DUTボードとテスタ機種の対応付けまでは考慮されていない。DUTボードに対しテスト可能なテスタは、テスト内容に対する要求から、通常、数台に限定されている。しかしその一方で、テスタとDUTボードとの接続端子は規格化されていることが殆どであり、1台のDUTボードが、異なる複数種類のテスタに装着可能となっている。しかも、設置されているテスタの総台数も少なくない場合が多く、DUTボードとテスタとが不適合である確率は、相対的に高くなる。そのため、DUTボードを管理する負担が生じるという問題がある。また、DUTボードとテスタとが不適合であるままの状態でテストを実行すると、測定しようとする半導体装置にダメージを与えるおそれがある。
【０００５】
本発明は、上記の問題を解決し、DUTボードの管理負担を軽減する半導体装置用DUTボードおよびテスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明は、半導体装置と接続することが可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、前記DUTボードは、テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置を備えていることを特徴とする。
（２）また、本発明は、半導体装置と接続可能なDUTボードを装着することができると共に、前記半導体装置の良否判定を行うテスタにおいて、前記テスタは、テスタとDUTボードとの適合性判断の基礎となる第２の情報を格納するテスタ記憶領域と、前記DUTボードが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を、前記DUTボードから受信する受信手段と、前記DUTボードから受信した、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報、及び、前記テスタ記憶領域に格納されている前記テスタとDUTボードとの適合性判断の基礎となる第２の情報に基づいて、前記DUTボードと前記テスタとの適合性を判定する判定手段とを備えていることを特徴とする。
（３）さらに、本発明は、上記（２）において、DUTボードを装着した場合に、受信手段を介して、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を自動的に読み込むことを特徴とする。
（４）またさらに、本発明は、上記（２）又は（３）において、前記DUTボードが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報は、テスタ名であり、テスタ記憶領域に格納されている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報は、テスタ自身の名であると共に、前記DUTボードから受信した前記テスタ名と前記テスタ自身の名とを比較して、これらが合致したときに、前記DUTボードと前記テスタとが使用可能であると判定することを特徴とする。
（５）また、本発明は、半導体装置と接続可能であるDUTボードを装着することができると共に、前記半導体装置の良否判定を行うテスタにおいて、前記テスタは、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を格納するテスタ記憶領域と、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を、前記DUTボードに送信する送信手段とを備えていることを特徴とする。
（６）また、本発明は、半導体装置と接続可能であって、前記半導体装置の良否判定を行うためのデータをテスタに送信可能な端子を備えたDUTボードにおいて、前記DUTボードは、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報を格納するボード記憶装置と、前記テスタが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を、前記テスタから受信する受信手段と、前記ボード記憶装置に格納されている前記テスタとDUTボードとの適合性判断の基礎となる第１の情報と、前記テスタから受信した前記テスタとDUTボードとの適合性判断の基礎となる第２の情報とに基づいて、前記DUTボードと前記テスタとの適合性を判定する判定手段とを備えていることを特徴とする。
（７）また、本発明は、上記（６）において、テスタに装着した時に、受信手段を介して、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報を自動的に読み込むことを特徴とする。
（８）また、本発明は、上記（６）又は（７）において、前記テスタが備えている、前記テスタとDUTボードとの適合性判断の基礎となる第２の情報は、前記テスタ自身の名であり、前記ボード記憶装置に格納されている、前記テスタとDUTボードとの適合性判断の基礎となる第１の情報は、テスタ名であると共に、前記テスタから受信した前記テスタ自身の名と、前記テスタ名とを比較して、これらが合致したときに、前記DUTボードと前記テスタとの組合せが使用可能と判定することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、DUTボード上にあらかじめ格納してある、テスタとDUTボードとの適合性判断の基礎となる第１の情報、及び、テスタ上に格納してある、テスタとDUTボードとの適合性判断の基礎となる第２の情報を比較して、そのテスタとDUTボードとの適合性を判定する機能を備えることにより、作業者が上記適合性を判断する必要が無くなり、DUTボードの管理負担を軽減し、かつ作業者による作業ミスを回避することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の半導体装置用DUTボードおよびテスタの実施形態について、図面を参照しつつ説明する。図１は、本発明に係る半導体装置用DUTボードおよびテスタの第１の実施の形態を、模式的に示した構成図である。この半導体装置用DUTボードおよびテスタ１００は、DUTボード１１０とテスタ１４０とを備える。
【０００９】
DUTボード１１０は、テストヘッド１２０に着脱自在に装着できる構造になっており、DUTとなる半導体装置１０と着脱自在に接続できるソケット１１１とボード記憶装置１１２とを備える。ソケット１１１は、半導体装置１０と電気的に接続可能となっており、その為、接続された半導体装置１０の良否判定を行うための電気的特性の結果をテストヘッド１２０へ送ることができる。DUTボード１１０は、接続される半導体装置１０の種類ごとに用意される。
【００１０】
DUTボード１１０に搭載されているボード記憶装置１１２は、例えばフラッシュEEPROM等の書き換え可能な不揮発性メモリ、ROMもしくはハードディスクで構成される。このボード記憶装置１１２には、テスタとDUTボードとの適合性判断の基礎となる第１の情報として、半導体装置に適合する全てのテスタ名の一覧（1台のみであっても、複数台であっても良い。）が、格納されている。本発明でいう、テスタ名あるいはテスタの名とは、製造番号や型番や機種名等、テスト可能なテスタを特定できるテスタに関わる名称を指す。
【００１１】
テスタ１４０は、１２０のテストヘッドと１３０のテスタ本体からなり、半導体装置の性能をテストし、さらにその良否判定を行う装置である。通常、半導体装置の性能試験はテスト項目となっている電気的特性の測定と、良否判定と、結果記録を含む。
【００１２】
テストヘッド１２０は、DUTボード１１０を接続する為のピンカード１２１を備えており、このピンカード１２１とケーブル１２２を介することで、DUTボード１１０は、テスタ本体１３０と電気的に接続される。結果として、ソケット１１０とテスタ本体１３０間はバス１１５で接続され、ボード記憶装置１１２とテスタ本体１３０間は専用のバス１１６で接続される。従って、ソケット１１１に半導体装置１０を接続したDUTボード１１０をテストヘッド１２０に装着すると、半導体装置１０とボード記憶装置１１２とがテスタ本体１３０と電気的に接続できるようになっている。そして、テストヘッド１２０は、テスタ本体１３０が生成した各種の信号を半導体装置１０に供給するとともに、半導体装置１０が出力した信号をテスタ本体１３０に送る。
【００１３】
ピンカード１２１は、ピンエレクトロニクスカードと呼ばれるプリント実装ボードであり、例えば、テストパターンの信号を半導体装置１０の動作に必要な電圧レベルに増幅するドライバ、テストパターンを与えられた半導体装置１０が出力したパターンと期待値パターンとを比較するコンパレータ、及びスイッチとして機能するリレー等を内蔵している。ピンカード１２１の内、バス１１６と接続される部分が、DUTボードから供給される、半導体装置に適合するテスタのテスタ名の一覧を受信する受信手段となることができ、一方、DUTボードのピンカードに対する装着端子の内、バス１１６と接続される部分が、テスタ名の一覧の送信手段となることができる。
【００１４】
テスタ本体１３０は、テスタ記憶領域１３２、中央処理装置１３３および表示装置１３４とを備えている。
【００１５】
テスタ記憶領域１３２は、フラッシュEEPROM等の書き換え可能な不揮発性メモリ、ROMもしくはハードディスクで構成される。このテスタ記憶領域には、テスタとDUTボードとの適合性判断の基礎となる第２の情報として、例えば、そのテスタ自身の名が格納されている。また、テスタ記憶領域１３２には、半導体装置用DUTボードおよびテスタ１００全体を制御したりテストに必要な他の各種プログラムやデータも格納されている。
【００１６】
中央処理装置１３３は、上述のテスタ記憶領域１３２からテスタ自身の名を読み込むと共に、テストヘッド１２０に装着されたDUTボード１１０のボード記憶装置１１２から、そこに格納されているテスタ名の一覧を、バス１１６とケーブル１２２を介して読み込む。すなわち、テスタ名の一覧は、ボード記憶装置１１２から、送信手段として機能し得るDUTボードのピンカードを経由し、さらにバス１１６及びケーブル１２２を経由して、受信手段として機能し得るピンカード１２１によって受信される。
【００１７】
そして、中央処理装置１３３は、当該ボード記憶装置１１２に格納されているテスタ名の一覧と、テスタ記憶領域１３２に格納されている前記テスタ自身の名とに基づいて、すなわち両者を比較して、装着されたDUTボード１１０の使用可否を判定する。これらの読み出しとテスタ名の比較と使用可否の判定は、テスタ記憶領域１３２に収められている判定プログラムによりソフトウェア的に行われる。
【００１８】
同時に中央処理装置１３３は、テスタ記憶領域１３２からテストプログラムを読み出し、テストプログラムを実行する。テストプログラムの実行により、半導体装置１０に所定のテストパターンデータが与えられ、その測定結果をピンカード１２１のコンパレータで比較し、接続された半導体装置１０の良否を判定する。また、この中央処理装置１３３は、半導体測定装置１００全体も制御するようになっている。
【００１９】
表示装置１３４は、中央処理装置１３３が判定した結果を表示する。もし、装着したDUTボードとテスタとが不適合な場合、ワーニングを表示する。これにより、作業者にその旨を警告し、さらに予め定められた作業を行うように作業者に促す。
【００２０】
上述した構成の半導体装置用DUTボードおよびテスタ１００の動作について図２のフローチャートを参照して説明する。動作の順番は（１）から（８）までの番号順となる。
【００２１】
（１）先ず、被測定半導体装置１０を接続しているDUTボード１１０をテストヘッド１２０に装着する。（ステップＳ２０１）
（２）すると、中央処理装置１３３は、自動的にバス１１６をチェックし、ボード記憶装置１１２の接続を検出する。ボード記憶装置１１２を検出しないときは、DUTボード１１０を装着し直し、または交換することにより、再度ステップＳ２０１から始める。（ステップＳ２０２）
（３）ボード記憶装置１１２を検出した場合は、DUTボード１１０上のボード記憶装置１１２に記録されているテスタ名の一覧を、DUTボードのピンカードに対する装着端子、バス１１６およびケーブル１２２を介して、テスタ本体１３０の中央処理装置１３３が読み込む。（ステップＳ２０３）
（４）同時に、中央処理装置１３３は、テスタ本体１３０にあるテスタ記憶領域１３２からテスタ１４０自身のテスタ名も読み込む。（ステップＳ２０４）
（５）次に、中央処理装置１３３は、上記（３）で読み込んだテスタ名一覧と上記（４）で読み込んだテスタ１４０自身のテスタ名とを比較する。（ステップＳ２０５）
（６）そして、上記（３）のテスタ名一覧の中に、上記（４）のテスタ名と合致するものがあった場合は、装着されたDUTボード１１０とテスタ１４０とが適合しておりテスト実行の準備ができたものと判定し、表示装置１３４に、その旨表示する。（ステップＳ２０６）
以上でテストを実行する準備が完了し、以後は、テスタ記憶領域１３２に保存されているテストプログラムを読み出して実行し、試験を行う。
【００２２】
（７）一方、ステップＳ２０６で、上記（３）のテスタ名一覧の中に上記（４）のテスタ名と合致するものが無かった場合は、装着されたDUTボード１１０をテスタ１４０について使用することが不適合であるため、テスト不可と判定し、表示装置１３４にワーニングを表示し、かつテストステップへの処理も中断する。（ステップＳ２０７）
（８）作業者は、上記（７）のワーニングを得たら、装着されているDUTボードが間違いであることを確認の上、適切なDUTボードに交換する。そして、ステップＳ２０１から再度行う。（ステップＳ２０８）
以上説明したように、本実施の形態によれば、DUTボード１１０上に接続される半導体装置１０をテストすることが可能な、テスタの名の一覧を格納したボード記憶装置１１２を搭載し、かつテスタ本体１３０には、そのテスタ１３０自身の名を保持するテスタ記憶領域１３２を搭載し、さらにテスタ本体１３０の中央処理装置１３３でDUTボード１１０とテスタ１４０の適合性を判定するようにした。
【００２３】
これにより、DUTボード１１０とテスタ１４０が必ず適合することになり、多数のDUTボード１１０の管理が不要になり、テスト管理工数を削減することができる。また、間違ったDUTボードをテスタに装着したままテストを実行することも防止できる。さらに、テスタ本体１３０の中央処理装置１３３と表示装置１３４は、従来よりある物を利用できるため、判定手段としての判定プログラムを追加することによって対応することができ、本発明を実現する為に大きな追加投資を必要としない。
【００２４】
なお、第１の実施の形態においては、判定手段を中央処理装置１３２と判定プログラムとの組み合せにより実現したが、本発明はこれに限定されない。中央処理装置１３２とは別に処理装置を設けて、判定手段として使用しても良い。
【００２５】
図３は、本発明に係る半導体装置用DUTボードおよびテスタの第２の実施の形態を、模式的に示した構成図である。図１と同じ物については図１と同じ符号を付し、詳細な説明は省略する。
【００２６】
第２の実施の形態は、基本的な構成は図１と同様であるが、DUTボード上に、１１３の情報比較手段と、１１４の情報比較結果表示手段を備えている。
【００２７】
情報比較手段１１３は、テスタ記憶領域１３２からテスタ自身の名を、ケーブル１２２とバス１１６を介して読み込むと共に、テストヘッド１２０に装着されたDUTボード１１０のボード記憶装置１１２から、そこに格納されているテスタ名の一覧（1台のみであっても、複数台であっても良い。）を読み込み、さらに、当該ボード記憶装置１１２に格納されているテスタ名の一覧と、テスタ記憶領域１３２に格納されている前記テスタ自身の名とを比較して、装着されたDUTボード１１０の使用可否を判定する。これらの読み出しとテスタ名の比較と使用可否の判定は、情報比較手段１１３自身に収められている判定プログラムによりソフトウェア的に行われる。
【００２８】
また、情報比較結果表示手段１１４は、情報比較手段１１３が判定した結果を表示する。もし、装着したDUTボードとテスタとが不適合である場合、ワーニングを表示する。これにより作業者にその旨を警告し、さらに予め定められた作業を行うように作業者に促す。
【００２９】
さらに、ピンカード１２１の内、バス１１６と接続される部分が、DUTボード１１０へ供給される装着されたテスタ１４０自身の名の送信手段となり、一方、DUTボードのピンカード１２１に対する装着端子の内、バス１１６と接続される部分が上記テスタ名を受信する受信手段となる。
【００３０】
上述した第２の実施の形態の半導体装置用DUTボードおよびテスタ１００の動作について図４のフローチャートを参照して説明する。動作の順番は（１）から（８）までの番号順となる。
【００３１】
（１）先ず、被測定半導体装置１０と接続しているDUTボード１１０をテストヘッド１２０に装着する。（ステップＳ４０１）
（２）すると、情報比較手段１１３は、自動的にバス１１６をチェックし、テスタ記憶領域１３２の接続を検出する。テスタ記憶領域１３２の接続を検出しないときは、DUTボード１１０を装着し直すか、または交換した後に、再度ステップＳ２０１から始める。（ステップＳ４０２）
（３）テスタ記憶領域１３２の接続を検出した場合は、テスタ本体１３０にあるテスタ記憶領域１３２からテスタ１４０自身のテスタ名を、DUTボードのピンカードに対する装着端子、バス１１６およびケーブル１２２を介して、DUTボード１１０上の情報比較手段１１３が読み込む。（ステップＳ４０３）
（４）同時に、情報比較手段１１３は、DUTボード１１０上のボード記憶装置１１２に記録されているテスタ名の一覧も読み込む。（ステップＳ４０４）
（５）次に、情報比較手段１１３は、上記（３）で読み込んだテスタ１４０自身のテスタ名と上記（４）で読み込んだテスタ名一覧とを比較する。（ステップＳ４０５）
（６）そして、上記（３）のテスタ名一覧の中に上記（４）のテスタ名と合致するものがあった場合は、装着されたDUTボード１１０は、テスタ１４０について使用可能であり、テスト実行の準備ができたと判定し、DUTボード１１０上の情報比較結果表示手段１１４に、その旨表示する。それと共に情報比較手段１１３は、その判定結果を、テスタ本体１３０の中央処理装置１３３に、バス１１６とケーブル１２２を介して伝達する。（ステップＳ４０６）
以上でテストを実行する準備が完了し、以後は、テスタ本体１３０の中央処理装置１３３が、テスタ記憶領域１３２に保存されているテストプログラムを読み出して実行し、試験を行う。（ステップＳ４１０）
（７）一方、ステップＳ４０６で、上記（３）のテスタ名一覧の中に上記（４）と合致するものが無かった場合は、装着されたDUTボード１１０がテスタ１４０について使用することは適合性を欠き、従ってテスト不可と判定しDUTボード１１０上の情報比較結果表示手段１１４にワーニングを表示する。（ステップＳ４０７）
同時に、情報比較手段１１３は、その判定結果を、テスタ本体１３０の中央処理装置１３３に、バス１１６とケーブル１２２を介して伝達する。上記テスト不可の判定結果を受信したテスタ本体１３０の中央処理装置１３３は、テストステップへの移行処理を中断する。（ステップＳ４０８）
（８）作業者は、上記（７）のワーニングを得たら、装着されているDUTボードが間違いであることを確認の上、適切なDUTボードに交換する。そして、ステップＳ４０１から再度行う（ステップＳ４０８）
以上説明したように、本実施の形態によれば、DUTボード１１０上に接続される半導体装置１０のテストが可能な、テスタの名の一覧を格納したボード記憶装置１１２を搭載し、かつテスタ本体１３０にはそのテスタ１３０自身の名を保持するテスタ記憶領域１３２を搭載し、さらにDUTボード１１０上の情報比較手段１１３でDUTボード１１０とテスタ１４０との適合性を判定するようにした。
【００３２】
これにより、DUTボード１１０とテスタ１４０が必ず対応することになり、多数のDUTボード１１０の管理が不要になり、テスト管理工数を削減することができる。さらに、間違ったDUTボードをテスタに装着したままテストを実行することも防止できる。
【００３３】
なお、第１と第２の実施の形態においては、テスタとDUTボードとの適合性判断の基礎となる第１の情報として、テスタ名を、また、テスタとDUTボードとの適合性判断の基礎となる第２の情報として、DUTボードが装着されたテスタ自身の名を、各々選択したが、本発明はこれに限定されない。例えば、テスタとDUTボードとの適合性判断の基礎となる第１の情報と、テスタとDUTボードとの適合性判断の基礎となる第２の情報について、接続した半導体装置のテストが可能なテスタに関する名前以外の情報でも良い。あるいは、テスタとDUTボードとの適合性判断の基礎となる第１の情報として、DUTボード自身の名を、また、テスタとDUTボードとの適合性判断の基礎となる第２の情報として、テスタが接続できるDUTボード名の一覧表を、各々選択しても良い。何れの場合においても、DUTボードとテスタの両者が使用可能であるか否かに関する比較可能な情報を、DUTボードとテスタがお互いに備えていれば、本発明はその効果を奏する。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る半導体装置用DUTボードおよびテスタの第１の実施の形態を模式的に示した構成図である。
【図２】図１に示した半導体装置用DUTボードおよびテスタ１００の動作を示したフローチャートである。
【図３】本発明に係る半導体装置用DUTボードおよびテスタの第２の実施の形態を模式的に示した構成図である。
【図４】図２に示した半導体装置用DUTボードおよびテスタ１００の動作を示したフローチャートである。
【符号の説明】
【００３５】
１０  半導体装置（DUT）
１００  半導体装置用DUTボードおよびテスタ
１１０  DUTボード
１１１  ソケット
１１２  ボード記憶装置
１１３  情報比較手段
１１４  情報比較結果表示手段
１１５  バス
１１６  バス
１２０  テストヘッド
１２１  ピンガード
１２２  ケーブル
１３０  テスタ本体
１３２  テスタ記憶領域
１３３  中央処理装置
１３４  表示装置
１４０  テスタ
【図１】
2007263732.tif 000003
【図２】
2007263732.tif 000004
【図３】
2007263732.tif 000005
【図４】
2007263732.tif 000006