(57)【要約】【課題】  情報の正確な読み出しが可能な磁気メモリの読み出し回路を提供する。【解決手段】  磁気抵抗効果素子ＭＲの抵抗値（出力値）に対応した電圧Ｖ１及びＶ２は、一致判定回路５に入力される。一致判定回路５は入力値が一致する場合には、論理レベル「Ｌ」（＝０）を出力し、一致しない場合には、論理レベル「Ｈ」（＝１）を出力する。すなわち、意図的に「０」を書き込んで記憶した電圧Ｖ２に、当初の電圧Ｖ１が一致する場合には、「０」が出力され、一致しない場合には、「１」が出力される。これは、当初磁気抵抗効果素子ＭＲに記憶されていたデータそのものである。不一致の場合には元のデータを「１」に書き直す。【選択図】  図１
2007242118.tif 000002
【特許請求の範囲】
【請求項１】
スピン注入磁化反転が可能な感磁層を有する磁気抵抗効果素子を複数配列してなる磁気メモリの読み出し回路において、
第１期間において前記磁気抵抗効果素子の第１出力値を一時的に記憶する第１記憶手段と、
第１期間後の第２期間において前記磁気抵抗効果素子の第２出力値を一時的に記憶する第２記憶手段と、
前記第１及び第２記憶手段に記憶された第１及び第２出力値の一致を判定する判定手段と、
前記第１及び第２期間の間の時刻において前記磁気抵抗効果素子に第１データを書き込み、且つ、前記第２期間後に、前記判定手段による判定結果が一致を示さない場合には、前記感磁層においてスピン注入磁化反転を生じさせることで、前記第１データとは異なる第２データを前記磁気抵抗効果素子に書き込むデータ書き込み手段と、
を備えることを特徴とする磁気メモリの読み出し回路。
【請求項２】
前記判定手段は、
前記第１及び第２出力値の差分を出力する差分手段と、
前記差分手段の出力結果が設定値以下の場合に、一致を示す信号を出力する比較回路と、
を備えることを特徴とする請求項１に記載の磁気メモリの読み出し回路。
【請求項３】
前記データ書き込み手段は、
第１データを書き込む場合には、前記磁気抵抗効果素子に第１の方向に流れる書き込み電流を流し、第２データを書き込む場合には、第１の方向とは逆方向に流れる書き込み電流を流すことを特徴とする請求項１に記載の磁気メモリの読み出し回路。
【請求項４】
前記判定手段の判定結果を、読み出し情報として論理レベルで外部に出力する入出力手段を更に備えることを特徴とする請求項１に記載の磁気メモリの読み出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気メモリの読み出し回路に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、格子状に配線されたビット線とワード線の交点にＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）素子を配置した構造を有する。通常のＴＭＲ素子は、２つの強磁性層間に非磁性層を有する強磁性層／非磁性絶縁層／強磁性層の三層構造からなる。強磁性層は、通常は厚さ１０ｎｍ以下の遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ）又は遷移金属磁性元素の合金（ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）からなり、非磁性絶縁層は、Ａｌ２Ｏ３やＭｇＯ等からなる。
【０００３】
ＴＭＲ素子を構成する一方の強磁性層（固定層）は、磁化の向きを固定しており、他方の強磁性層（感磁層又は自由層）は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層（ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ等）を一方の強磁性層に付与した交換結合型が良く用いられる。
【０００４】
メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する２つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら２つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。
【０００５】
したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電圧値を測定することで行う。
【０００６】
「１」、「０」の情報の書き込みは、ＴＭＲ素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子の感磁層の磁化の向きを回転させることで行うことが、従来、提案されている。また近年、スピン注入による書き込み方法も知られるようになった。
【０００７】
下記特許文献１の磁気メモリの読み出し回路では、ビット線とワード線の交差点上に配置された複数の磁気メモリ・セルを有しており、目標セルの磁気抵抗と参照セルの磁気抵抗とを比較して、結果を出力することが可能となる旨が記載されている。
【０００８】
下記特許文献２の磁気メモリの読み出し回路は、１スイッチ（トランジスタやダイオード）と２つのトンネル接合を利用して差動方式を実現することができ、優れたＳ／Ｎ比を実現することができると記載されている。
【０００９】
下記特許文献３の磁気メモリの読み出し回路では、ワード線に与えられる電位を等電位に保持することで、意図しない経路からの電流の流入を防ぐことができると記載されている。
【００１０】
上述の従来技術においては、磁気抵抗効果素子からの検出値と基準値との大小を比較することによって、情報読み出し時の「０」，「１」を決定している。
【特許文献１】特表２００２−５３３８６３号公報
【特許文献２】特開２００１−２６６５６７号公報
【特許文献３】特開２００１−３２５７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、磁気抵抗効果素子の特性は、素子毎に若干異なるため、一定の基準値との比較を用いたのでは、素子特性が大きく異なる場合に正確な読み出しができない場合がある。本発明は、このような課題に鑑みてなされたものであり、情報の正確な読み出しが可能な磁気メモリの読み出し回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の課題を解決するため、本発明に係る磁気メモリの読み出し回路は、スピン注入磁化反転が可能な感磁層を有する磁気抵抗効果素子を複数配列してなる磁気メモリの読み出し回路を対象とし、第１期間において磁気抵抗効果素子の第１出力値を一時的に記憶する第１記憶手段と、第１期間後の第２期間において磁気抵抗効果素子の第２出力値を一時的に記憶する第２記憶手段と、第１及び第２記憶手段に記憶された第１及び第２出力値の一致を判定する判定手段と、第１及び第２期間の間の時刻において磁気抵抗効果素子に第１データを書き込み、且つ、第２期間後に、判定手段による判定結果が一致を示さない場合には、感磁層においてスピン注入磁化反転を生じさせることで、第１データとは異なる第２データを磁気抵抗効果素子に書き込むデータ書き込み手段とを備えることを特徴とする。
【００１３】
本発明の読み出し回路によれば、磁気抵抗効果素子に予め記憶された値を第１出力値として第１記憶手段が記憶し、データ書き込み手段によって、意図的に磁気抵抗効果素子に第１データを書き込んで、再び、この値を第２出力値として第２記憶手段に記憶する。予め記憶された値が、書き込みデータ（第１データ＝例えば「０」）と一致する場合には、記憶された第１及び第２出力値は等しいわけであるから、判定手段の判定結果は第１データ「０」（一致）となる。すなわち、記憶されていたデータは「０」であったことになる。
【００１４】
一方、予め記憶された値が、書き込みデータ（第１データ＝例えば「０」）と一致しない場合には、記憶された第１及び第２出力値は一致しないわけであるから、判定手段の判定結果は第２データ「１」（不一致）となる。すなわち、記憶されていたデータは「０」とは異なるデータ、すなわち「１」であったことになる。ここでは、データ書き込み手段が「０」を書き込んでしまったので、データ書き込み手段は、元のデータ「１」を書き込み直す。この読み出し回路によれば、磁気抵抗効果素子の特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。
【００１５】
このようなデータの書き込みは、感磁層のスピン注入磁化反転によって行うことができる。
【００１６】
また、判定手段は、第１及び第２出力値の差分を出力する差分手段と、差分手段の出力結果が設定値以下の場合に、一致を示す信号を出力する比較回路とを備えることが好ましい。
【００１７】
上述の「一致」とは完全な一致である必要はなく、多少の誤差を含んで一致していればよい。好適には１０％以下の誤差とする。この場合には、第１及び第２出力値の差分が設定値以下となれば、「一致」であると判定することができる。
【００１８】
また、データ書き込み手段は、第１データを書き込む場合には、磁気抵抗効果素子に第１の方向に流れる書き込み電流を流し、第２データを書き込む場合には、第１の方向とは逆方向に流れる書き込み電流を流すことを特徴とする。
【００１９】
スピン注入磁化反転を利用したデータの書き込みにおいては、電流を流す向きを異ならせることにより、記憶されるデータの状態を変えることができる。例えば、第１の方向に書き込み電流を流せば、「０」が書き込まれ、逆方向に書き込み電流を流せば「１」が書き込まれる。
【００２０】
また、本発明に係る磁気メモリの読み出し回路は、判定手段の判定結果を、読み出し情報として論理レベルで外部に出力する入出力手段を更に備える。
【００２１】
すなわち、判定手段の判定結果は、磁気抵抗効果素子に記憶されたデータに対応する。予め「０」が記憶されている場合には、判定結果を「一致」とし、「一致」の論理レベルを「Ｌ」（＝０）とすれば、「０」が読み出されたことになる。予め「１」が記憶されている場合には、判定結果を「不一致」とし、「不一致」の論理レベルを「Ｈ」（＝１）とすれば、「１」が読み出されたことになる。この論理レベルは、入出力手段によって外部に出力される。
【発明の効果】
【００２２】
本発明の磁気メモリの読み出し回路によれば、情報の正確な読み出しできる。
【発明を実施するための最良の形態】
【００２３】
以下、実施の形態に係る磁気メモリの読み出し回路について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
【００２４】
図１は、読み出し回路を有する磁気メモリのブロック図である。磁気メモリの記憶部は、Ｘ列Ｙ行の複数の記憶領域Ｐ（Ｘ，Ｙ）を配列してなり、各記憶領域Ｐ（Ｘ，Ｙ）は磁気抵抗効果素子ＭＲを備えている。
【００２５】
１つの磁気抵抗効果素子ＭＲは、スピン注入磁化反転が可能な感磁層を有し、注入された電流の向きと大きさに応じて磁化反転が行われ、抵抗値が変化するものである。
【００２６】
Ｘデコーダ３からＹ軸に沿って延びるビット線のそれぞれは、磁気抵抗効果素子ＭＲの一端に接続され、磁気抵抗効果素子ＭＲの他端は、スイッチ用のトランジスタＱを介して基準ラインＢＬ’に接続されている。それぞれのトランジスタＱのゲートは、Ｙデコーダ４からＸ軸に沿って延びるワード線ＷＬに接続されている。
【００２７】
書き込み制御回路１に、記憶領域Ｐ（Ｘ，Ｙ）のアドレスと書き込みデータを示す書き込み情報が入力されると、書き込み制御回路１はタイミング制御回路２を駆動し、記憶領域Ｐ（Ｘ，Ｙ）にデータが書き込まれるよう、以下のようにＸデコーダ３及びＹデコーダ４を制御する。
【００２８】
ビット線ＢＬの電位を基準ラインＢＬ’の電位よりも高く（＝ＶＨ’とする）した状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、ビット線ＢＬから磁気抵抗効果素子ＭＲに書き込み電流ＩＷが流れ、特定の極性のスピンが感磁層内に注入され、例えば、「０」が書き込まれる。ビット線ＢＬの電位を基準電位よりも低く（＝ＶＬ’とする）した状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、ビット線ＢＬから磁気抵抗効果素子ＭＲに書き込み電流（−）ＩＷが流れ、上記とは逆極性のスピンが感磁層内に注入され、例えば「１」が書き込まれる。書き込み時には、基準ラインＢＬ’の電位を例えば任意の一定値ＶＭに設定しておく。
【００２９】
読み出し制御回路６に、記憶領域Ｐ（Ｘ，Ｙ）のアドレスを示す読み出し指令が入力されると、読み出し制御回路６はタイミング制御回路２を駆動し、記憶領域Ｐ（Ｘ，Ｙ）のデータが読み出されるよう、以下のようにＸデコーダ３及びＹデコーダ４を制御する。
【００３０】
第１期間において、ビット線ＢＬの電位を基準ラインＢＬ’の電位よりも若干低くし（＝ＶＬ”）、ビット線ＢＬとキャパシタＣ１を接続するスイッチＱ１をＯＮした状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、基準ラインＢＬ‘から磁気抵抗効果素子ＭＲに読み出し電流（-）ＩＲ（スピン注入磁化反転しない大きさの電流）が流れ、キャパシタＣ１の両端に電圧Ｖ１が発生する。この電圧Ｖ１の大きさは、磁気抵抗効果素子ＭＲの抵抗値に対応する。
【００３１】
キャパシタ（第１記憶手段）Ｃ１にデータ（Ｖ１）が一時的に記憶された後、スイッチＱ１をＯＦＦとし、次に、基準ラインＢＬ’の基準電位を例えば任意の一定値ＶＭに設定し、ビット線ＢＬの電位を基準電位よりも高くした状態で（＝ＶＨ’）、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、ビット線ＢＬから磁気抵抗効果素子ＭＲに書き込み電流（＋）ＩＷが流れ、上述のスピン注入磁化反転によって、例えば「０」が書き込まれる。
【００３２】
「０」が書き込まれた後、第２期間において、ビット線ＢＬの電位を基準ラインＢＬ’の電位よりも若干低くし（＝ＶＬ”）、ビット線ＢＬとキャパシタＣ２を接続するスイッチＱ２をＯＮした状態で、ワード線ＷＬの電位を特定のレベルとしてスイッチ用のトランジスタＱをＯＮさせると、ビット線ＢＬから磁気抵抗効果素子ＭＲに読み出し電流（−）ＩＲ（スピン注入磁化反転しない大きさの電流）が流れ、キャパシタＣ２の両端に電圧Ｖ２が発生する。この電圧Ｖ２の大きさは、磁気抵抗効果素子ＭＲの抵抗値に対応する。キャパシタ（第２記憶手段）Ｃ２にはデータ（Ｖ２）が一時的に記憶される。
【００３３】
磁気抵抗効果素子ＭＲの抵抗値（出力値）に対応した電圧Ｖ１及びＶ２は、一致判定回路５に入力される。一致判定回路５は入力値が一致する場合には、論理レベル「Ｌ」（＝０）を出力し、一致しない場合には、論理レベル「Ｈ」（＝１）を出力する。すなわち、意図的に「０」を書き込んで記憶した電圧Ｖ２に、当初の電圧Ｖ１が一致する場合には、「０」が出力され、一致しない場合には、「１」が出力される。これは、当初磁気抵抗効果素子ＭＲに記憶されていたデータそのものである。
【００３４】
読み出し回路は、一致判定回路５の判定結果を、読み出し情報として論理レベルで外部に出力する入出力回路（入出力手段）７を更に備えている。一致判定回路５の判定結果が示す論理レベルは、入出力回路７によって外部に出力される。
【００３５】
一致判定回路５の出力が不一致を示す場合には、意図的に「０」を書き込んでしまったのは間違いであるため、書き込み制御回路１を制御して、磁気抵抗効果素子ＭＲに「１」を書き込み直す。書き込みの方法は上述の通りである。
【００３６】
１つの磁気抵抗素子からの読み出しの終了後、キャパシタＣ１，Ｃ２の両端をリセットスイッチＱＲ１，ＱＲ２によってそれぞれ短絡し、キャパシタＣ１，Ｃ２に記憶された電圧をリセットする。
【００３７】
なお、上述の「一致」とは完全な一致である必要はなく、多少の誤差を含んで一致していればよい。好適には１０％以下の誤差とする。この場合には、第１及び第２出力値（Ｖ１，Ｖ２）の差分が設定値以下となれば、「一致」であると判定することができる。
【００３８】
このように、上述の回路は、第１期間において磁気抵抗効果素子ＭＲの第１出力値（Ｖ１）を一時的に記憶するキャパシタ（第１記憶手段）Ｃ１と、第１期間後の第２期間において磁気抵抗効果素子ＭＲの第２出力値（Ｖ２）を一時的に記憶するキャパシタ（第２記憶手段）Ｃ２と、第１及び第２キャパシタＣ１，Ｃ２に記憶された第１及び第２出力値（Ｖ１，Ｖ２）の一致を判定する一致判定回路（判定手段）５と、第１及び第２期間の間の時刻において磁気抵抗効果素子ＭＲに第１データ（＝０）を書き込み、且つ、第２期間後に、一致判定回路５による判定結果が一致を示さない場合には、感磁層においてスピン注入磁化反転を生じさせることで、第１データ（＝０）とは異なる第２データ（＝１）を磁気抵抗効果素子ＭＲに書き込むためのデータ書き込み手段（書き込み制御回路１、タイミング制御回路２、Ｘデコーダ３、Ｙデコーダ４）とを備えている。
【００３９】
図２は、上述の読み出し回路の動作を説明するためのフローチャートである。
【００４０】
まず、第１期間において、磁気抵抗効果素子ＭＲに予め記憶された値を第１出力値（Ｖ１）としてキャパシタＣ１が記憶する（Ｓ１）。次に、データ書き込み手段によって、意図的に磁気抵抗効果素子ＭＲに第１データ（＝０）を書き込んで（Ｓ２）、再び、この値を第２出力値（Ｖ２）としてキャパシタＣ２に記憶する（Ｓ３）。次に、第１及び第２出力値（Ｖ１とＶ２）の不一致を判定し（Ｓ４）、判定結果が「Ｎｏ」である場合、すなわち、予め記憶された値が、書き込みデータ（第１データ＝「０」）と一致する場合には、記憶された第１及び第２出力値は等しいわけであるから、一致判定回路５の判定結果は第１データ「０」となる。すなわち、記憶されていたデータは「０」であったことになる（Ｓ５）。
【００４１】
一方、Ｖ１とＶ２の不一致を判定し（Ｓ４）、判定結果が「Ｙｅｓ」である場合、すなわち、予め記憶された値が、書き込みデータ（第１データ＝「０」）と一致しない場合には、記憶された第１及び第２出力値（Ｖ１，Ｖ２）は一致しないわけであるから、一致判定回路５の判定結果は第２データ「１」となる。すなわち、記憶されていたデータは「０」とは異なるデータ、すなわち「１」であったことになる（Ｓ６）。ここでは、データ書き込み手段が「０」を書き込んでしまったので、データ書き込み手段は、元のデータ「１」を、データ読み出し元の磁気抵抗効果素子ＭＲ書き込む（Ｓ７）。
【００４２】
上述の手法によれば、磁気抵抗効果素子の特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。
【００４３】
このようなデータの書き込みは、スピン注入磁化反転によって行うことができる。
【００４４】
図３は、磁気抵抗効果素子ＭＲを含む記憶素子の縦断面図である。
【００４５】
個々の記憶領域Ｐ（Ｘ，Ｙ）は、書き込み電流ＩＷ及び読み出し電流ＩＲの供給用の第１配線Ｗ１（ビット線ＢＬ）と、共通配線ＷＣ（基準ラインＢＬ’）と、磁気抵抗効果素子ＭＲと、磁気抵抗効果素子ＭＲに設けられたスピンフィルタＳＦとを備えている。
【００４６】
磁気抵抗効果素子ＭＲは、感磁層Ｆと固定層ＦＸとの間に絶縁層Ｔを備えたＴＭＲ素子である。ＴＭＲ素子は、記憶された感磁層Ｆの磁化の向きと固定層ＦＸ（ＰＮ）の磁化の向きとの相違に応じて、情報の読み出し時に絶縁層Ｔをトンネルバリア層として通過する電子割合が異なる現象を利用した素子であり、高感度の記憶情報検出を行うことができる。固定層ＦＸ（ＰＮ）の磁化の向きは、これに交換結合した反強磁性層ＥＸによって固定されている。
【００４７】
スピンフィルタＳＦは、磁気抵抗効果素子ＭＲ上に設けられた非磁性導電層Ｎと、非磁性導電層Ｎに接触した強磁性体からなる第１固定層ＰＮ１とを有しており、特定の極性のスピンの電子を透過又は反射して、磁気抵抗効果素子ＭＲの感磁層Ｆ内にこの極性のスピンの電子を蓄積させる機能を有する。スピンの蓄積量が感磁層Ｆの磁化反転閾値を超えると、磁化反転が生じる。スピンフィルタＳＦと第１配線Ｗ１との間には第１電極層Ｅ１が介在しており、反強磁性層ＥＸと共通配線ＷＣとの間には共通電極層ＥＣが介在している。
【００４８】
第１配線Ｗ１は、ビット線ＢＬに接続されており、共通配線ＷＣは、スイッチ用のトランジスタＱを介して基準電位に接続されている。
【００４９】
メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する強磁性層（固定層）ＰＮと感磁層Ｆの磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。強磁性層ＰＮと感磁層Ｆの磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗Ｒの値が大きい。換言すれば、平行時の抵抗Ｒは閾値Ｒ０以下であり、反平行時の抵抗Ｒは閾値Ｒ０よりも大きくなる。したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に読み出し電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。例えば、低抵抗の平行状態を「０」、高抵抗の反平行状態を「１」とする。なお、上述の例では、抵抗値を電圧によって間接的に測定した。
【００５０】
なお、データ書き込み手段は、第１データを書き込む場合には、磁気抵抗効果素子ＭＲに第１の方向に流れる書き込み電流を流し、第２データを書き込む場合には、第１の方向とは逆方向に流れる書き込み電流を流す。スピン注入磁化反転を利用したデータの書き込みにおいては、電流を流す向きを異ならせることにより、記憶されるデータの状態を変えることができる。例えば、第１の方向に書き込み電流を流せば、「０」が書き込まれ、逆方向に書き込み電流を流せば「１」が書き込まれる。
【００５１】
上述の要素の構成材料は以下の通りである。
【００５２】
感磁層Ｆの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、ＣｏＦｅＢなどの強磁性材料を用いることができる。感磁層Ｆは第１配線Ｗ１を流れる電流及びその電流周りの磁界にアシストされて、磁化方向を変化させることができ、感磁層Ｆの面積が小さいほど磁化反転のために必要な電流（電流の閾値）を小さくすることができる。感磁層Ｆの磁化の向きは例えばＹ軸方向に平行である。
【００５３】
非磁性絶縁層Ｔの材料としては、Ａｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物、例えばＡｌ２Ｏ３やＭｇＯが好適である。固定層ＦＸの構造としては、反強磁性層を強磁性層に付与した交換結合型を用いることができ、強磁性層ＰＮの磁化の向きは＋Ｙ方向に固定されている。強磁性層ＰＮの材料としては上述のものを用いることができる。また、反強磁性層ＥＸの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＮｉＭｎ、ＰｔＰｄＭｎ、ＲｕＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。非磁性導電層Ｎや電極層Ｅ１，ＥＣの材料としては、ＣｕやＲｕを用いることができる。各種配線材料としては、Ｃｕ、ＡｕＣｕ、Ｗ、Ａｌ等を用いることができる。固定層ＰＮ１の材料としては上述の強磁性材料を用いることができ、磁化の向きは−Ｙ方向に固定されている。
【００５４】
読み出し回路の詳細例について説明する。
【００５５】
図４は、読み出し回路を有する磁気メモリのブロック図である。
【００５６】
１つのビット線ＢＬ毎に制御回路８がそれぞれ接続されており、複数の制御回路８から主要回路部が構成されている。制御回路８は、読み出し制御回路６及び書き込み制御回路１を含んでいる。制御ブロック９はレジスタやグルーロジック等を含み、入出力回路７を介して入力された情報に基づいて、アドレス（Ｘ，Ｙ）の記憶領域Ｐ（Ｘ，Ｙ）のデータを読み出す指令や書き込み情報を作成する。
【００５７】
読み出し制御回路６は、上述のキャパシタＣ１，Ｃ２と同様の機能を奏するサンプル＆ホールド回路１０，１１と、上述の一致判定回路５を構成する検出回路１２及び比較回路１３を有している。
【００５８】
書き込み制御回路１は、「０」と「１」の書き込み指令を、アドレス指定に同期し、且つ、一致判定回路５の出力に応じて出力する切替制御部１４と、各ビット線ＢＬに書き込み電流を供給する書き込み電流制御部１５とを備えている。書き込み制御回路１に入力される書き込み情報や各種設定情報はレジスタ１６に記憶することができる。
【００５９】
図５は、サンプル＆ホールド回路１０（１１）の回路図である。
【００６０】
ビット線ＢＬは、前段オペアンプＡ１（Ａ２）の非反転入力端子に接続され、前段オペアンプＡ１（Ａ２）の出力端子はスイッチＱ１（Ｑ２）を介して後段オペアンプＢ１（Ｂ２）の反転入力端子に接続されている。後段オペアンプＢ１（Ｂ２）の出力端子は、前段オペアンプＡ１（Ａ２）の反転入力端子に接続されており、後段オペアンプＢ１（Ｂ２）の出力端子の非反転入力端子との間にはキャパシタＣ１（Ｃ２）が介在している。
【００６１】
スイッチＱ１（Ｑ２）をＯＮした状態の場合にはビット線ＢＬの電位に応じてキャパシタＣ１（Ｃ２）に電荷が蓄積され、スイッチＱ１（Ｏ２）をＯＦＦすると、蓄積された電荷が保持され、蓄積電荷に応じた電圧Ｖ１（Ｖ２）が出力される。
【００６２】
図６は、一致判定回路５を含む読み出し制御ブロックの回路図である。一致判定回路５は、第１及び第２出力値Ｖ１，Ｖ２の差分を出力する検出回路１２（差分手段）と、検出回路１２の出力結果が設定値Ｖｒｅｆ以下の場合に、一致を示す信号「Ｌ」（＝０）を出力する比較回路１３とを備えている。比較回路１３は、検出回路１２の出力結果が設定値Ｖｒｅｆよりも大きい場合には、不一致を示す信号「Ｈ」（＝１）を出力する。
【００６３】
図７は、比較回路１３の出力が入力される切替制御部１４と書き込み電流制御部１５の回路図である。
【００６４】
書き込み電流制御部１５は、抵抗Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ３及びオペアンプＤ１，Ｄ２を図示の如く接続してなる。また抵抗Ｒ１１は任意の一定値ＶＭに接続される。通常の書き込み制御においては、「０」、「１」の書き込み指令を受けた場合、アドレス指定に同期して、切替制御部１４は、スイッチＳＷを切り替えて、ビット線ＢＬを流れる書き込み電流ＩＷの方向を制御する。スイッチＳＷは、一定電位ＶＨ,ＶＬを有する２端子（Ｓ０、Ｓ１）に接続されており、これらの端子の電位ＶＨ,ＶＬは、ＶＨ＞ＶＭ＞ＶＬの関係を満たしている。すなわち、端子Ｓ０は高電位ＶＨ、端子Ｓ１は低電位ＶＬを有する。スイッチＳＷを端子Ｓ０に接続した場合、抵抗Ｒ１が高電位ＶＨに接続され、抵抗Ｒ１１が中電位ＶＭに接続され、第１の方向に電流が流れて、磁気抵抗効果素子ＭＲに「０」が書き込まれる。スイッチＳＷを端子Ｓ１に接続した場合、抵抗Ｒ１１が中電位ＶＭに接続され、抵抗Ｒ１が低電位ＶＬに接続され、第１の方向とは逆に電流が流れて、磁気抵抗効果素子ＭＲに「１」が書き込まれる。
【００６５】
一致判定回路５（比較回路１３）の出力が切替制御部１４に入力された場合、判定結果が不一致を示す場合、すなわち、「Ｈ」（＝１）の場合には、スイッチＳＷを端子Ｓ１に接続し、第１の方向とは逆方向に電流を流して、該当するアドレスの磁気抵抗効果素子ＭＲに「１」を書き込む。判定結果が一致を示す場合、すなわち、「Ｌ」（＝０）の場合には、スイッチＳＷを開放状態にして何もしないか、或いは、端子Ｓ０に接続して第１の方向に電流が流し、磁気抵抗効果素子ＭＲに「０」を書き込む。なお、この回路は、電位Ｖｉｎを書き込み時よりも小さく設定するなどして、読み出し電流ＩＲの供給に用いることもできる。
【００６６】
以上、説明したように、本発明に係る磁気メモリの読み出し回路によれば、磁気抵抗効果素子ＭＲの特性が素子毎に若干異ったとしても、自己の記憶データを基準として判定を行っているので、素子毎のデータ読み出しが正確となる。また、参照セルを必要としないので、回路レイアウトの簡略化が図れ、集積度が向上させることができる。
【産業上の利用可能性】
【００６７】
本発明は磁気メモリの読み出し回路に利用できる。
【図面の簡単な説明】
【００６８】
【図１】読み出し回路を有する磁気メモリのブロック図である。
【図２】上述の読み出し回路の動作を説明するためのフローチャートである。
【図３】磁気抵抗効果素子ＭＲを含む記憶素子の縦断面図である。
【図４】読み出し回路を有する磁気メモリのブロック図である。
【図５】サンプル＆ホールド回路１０（１１）の回路図である。
【図６】一致判定回路５を含む読み出し制御ブロックの回路図である。
【図７】比較回路１３の出力が入力される切替制御部１４と書き込み電流制御部１５の回路図である。
【符号の説明】
【００６９】
２・・・タイミング制御回路、３・・・デコーダ、４・・・デコーダ、５・・・一致判定回路、６・・・制御回路、７・・・入出力回路、８・・・制御回路、１０，１１・・・ホールド回路、１２・・・検出回路、１３・・・比較回路、１４・・・切替制御部、１５・・・電流制御部、１６・・・レジスタ、Ａ１・・・前段オペアンプ、Ｂ１・・・後段オペアンプ、ＢＬ・・・ビット線、ＢＬ・・・基準ライン、Ｃ１，Ｃ２・・・キャパシタ、Ｄ１，Ｄ２・・・オペアンプ、Ｅ１・・・電極層、ＥＣ・・・共通電極層、ＥＸ・・・反強磁性層、Ｆ・・・感磁層、ＦＸ・・・固定層、ＭＲ・・・磁気抵抗効果素子、Ｎ・・・非磁性導電層、Ｐ・・・記憶領域、ＰＮ・・・強磁性層、ＰＮ１・・・固定層、Ｑ・・・トランジスタ、Ｑ１・・・スイッチ、Ｑ２・・・スイッチ、ＱＲ１，ＱＲ２・・・リセットスイッチ、Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ３・・・抵抗、ＳＦ・・・スピンフィルタ、ＳＷ１，ＳＷ２・・・スイッチ、Ｔ・・・絶縁層、Ｗ１・・・配線、ＷＣ・・・共通配線、ＷＬ・・・ワード線。
【図１】
2007242118.tif 000003
【図２】
2007242118.tif 000004
【図３】
2007242118.tif 000005
【図４】
2007242118.tif 000006
【図５】
2007242118.tif 000007
【図６】
2007242118.tif 000008
【図７】
2007242118.tif 000009