(57)【要約】【課題】保持容量の容量値を低下させることなく、画素開口率を高めることのできる電気光学装置、およびそれを備えた電子機器を提供すること。【解決手段】液晶装置１において、下電極３ｃにおいて上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと、下層側の絶縁基板１１との層間にタンタル酸化物などからなる高誘電率層５１が形成されているため、下電極３ｃの端部３ｅから延びる電気力線は、比誘電率の低い絶縁基板１１を通らず、高誘電体層５１を通って上電極６ｃの張り出し領域６ｄに届くので、かかる張り出し領域６ｄおよび下電極３ｃの端部３ｅも保持容量１ｈの容量値に寄与する。【選択図】図５
2007147697.tif 000002
【特許請求の範囲】
【請求項１】
素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、
前記保持容量は、絶縁層の上層側に形成された下電極と、該下電極を覆う誘電体層と、該誘電体層の上層に積層された上電極とを備え、
前記上電極は、前記下電極の端縁より外側に張り出した張り出し領域を備え、
前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする電気光学装置。
【請求項２】
前記絶縁層は、絶縁基板であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記高誘電率層は、前記保持容量の形成領域では、前記下電極と平面的に重なる領域のみに形成されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記誘電体層は、前記保持容量の形成領域では、前記下電極の上面および側面を覆う領域に形成され、
前記高誘電率層は、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部より外側に張り出すように形成され、前記上電極の前記張り出し領域と接していることを特徴とする請求項１または２に記載の電気光学装置。
【請求項５】
前記スイッチング素子は、薄膜トランジスタであり、
前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されており、
前記高誘電率層は、前記ゲート線および前記ソース線に対して下層側で重なる領域を避けて形成されていることを特徴とする請求項１乃至４の何れか一項に記載の電気光学装置。
【請求項６】
素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、
前記保持容量は、下電極と、該下電極を覆う誘電体層と、該誘電体層の上層側に形成された絶縁層と前記誘電体層との層間に形成された上電極とを備え、
前記下電極は、前記上電極の端縁より外側に張り出した張り出し領域を備え、
前記上電極において少なくとも前記下電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする電気光学装置。
【請求項７】
前記スイッチング素子は、薄膜トランジスタであり、
前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されており、
前記高誘電率層は、前記ゲート線および前記ソース線に対して上層側で重なる領域を避けて形成されていることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記高誘電率層は、前記保持容量の形成領域のみに形成されていることを特徴とする請求項１乃至７の何れか一項に記載の電気光学装置。
【請求項９】
前記高誘電率層は、前記誘電体層よりも比誘電率が高いことを特徴とする請求項１乃至８の何れか一項に記載の電気光学装置。
【請求項１０】
前記絶縁層は、主成分がシリコン酸化物あるいはシリコン窒化物からなることを特徴とする請求項１乃至９の何れか一項に記載の電気光学装置。
【請求項１１】
前記高誘電率層は、アルミニウム酸化物、タンタル酸化物、ニオブ酸化物、およびチタン酸化物のうちの何れかの酸化物からなることを特徴とする請求項１乃至１０の何れか一項に記載の電気光学装置。
【請求項１２】
前記素子基板は、該素子基板に対向配置された対向基板との間に前記電気光学物質としての液晶を保持していることを特徴とする請求項１乃至１１の何れか一項に記載の電気光学装置。
【請求項１３】
請求項１乃至１２の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板上にスイッチング素子および保持容量を備えた液晶装置などの電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶装置などでは、対向基板と間に液晶を保持する素子基板上に、画素スイッチング用の薄膜トランジスタおよびこの薄膜トランジスタを介してデータ線に電気的に接続された画素電極が形成されており、データ線から薄膜トランジスタを介して画素電極に印加された画像信号により液晶の配向を画素ごとに制御する。また、液晶を駆動する際の電荷の保持特性を向上させるために、素子基板上には保持容量が形成されることが多い。ここで、保持容量は、図１８（ａ）、（ｂ）に示すように、ガラス基板１１などの絶縁層の上層に形成された下電極３ｃと、この下電極３ｃを覆う誘電体層４ｃと、この誘電体層の４ｃ上層に形成された上電極６ｃとによって構成されている（例えば、特許文献１参照）。
【０００３】
また、保持容量１ｈでは、それを形成する際に下電極３ｃと上電極６ｃの相対位置がずれても対向面積が変化しないように、図１８（ａ）に示すように、上電極６ｃが下電極３ｃの端縁より外側に張り出した張り出し領域６ｄをもった構造、あるいは、図１８（ｂ）に示すように、下電極３ｃが上電極６ｃの端縁より外側に張り出した張り出し領域６ｄをもった構造を採用することが多い。
【特許文献１】特開平０６−８２８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、画素領域の微細化に伴って、保持容量１ｈが画素内で占有する面積の比率が高くなっており、その分、画素開口率が低下している。このような画素開口率の低下は、パネル輝度の低下を招来させるため、好ましくない。かといって、保持容量１ｈの面積を縮小すると、保持容量１ｈの容量値が低下し、電荷の保持特性が低下するという問題点がある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、保持容量の容量値を低下させることなく、画素開口率を高めることのできる電気光学装置、およびそれを備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明では、素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、前記保持容量は、絶縁層の上層側に形成された下電極と、該下電極を覆う誘電体層と、該誘電体層の上層に積層された上電極とを備え、前記上電極は、前記下電極の端縁より外側に張り出した張り出し領域を備え、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする。
【０００７】
本発明では、上電極が下電極の端縁より外側に張り出した張り出し領域をもっている場合に、かかる張り出し領域、およびこの張り出し領域が位置する側の下電極の端部が保持容量の容量値にほとんど寄与していないことに着目し、かかる張り出し領域と下電極の端部との間に発生するフリンジ容量を保持容量の容量値に寄与させることを特徴とする。すなわち、本発明では、下電極において上電極の張り出し領域が位置する側の端部と、下層側の絶縁層との層間に高誘電率層を形成したため、下電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って上電極の張り出し領域に届くので、かかる張り出し領域および下電極の端部も容量に寄与する。従って、保持容量の容量値を高めることができるので、保持容量の容量値が高くなった分、その占有面積を縮小すれば、保持容量の容量値を低下させずに画素開口率を高めることができる。また、保持容量の占有面積を一定にすれば、画素開口率を低下させずに保持容量の容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることも可能である。
【０００８】
本発明において、前記絶縁層は、例えば、絶縁基板である。
【０００９】
本発明において、前記高誘電率層は、前記保持容量の形成領域では、前記下電極と平面的に重なる領域のみに形成されている構成を採用することができる。
【００１０】
本発明において、前記誘電体層は、前記保持容量の形成領域では、前記下電極の上面および側面を覆う領域に形成され、前記高誘電率層は、前記下電極において少なくとも前記上電極の前記張り出し領域が位置する側の端部より外側に張り出すように形成され、前記上電極の前記張り出し領域と接していることが好ましい。このように構成すると、下電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って上電極の張り出し領域に届く。また、下電極の端部から延びる電気力線の一部は、誘電体層を通らず、高誘電体層のみを通って上電極の張り出し領域に届く。従って、保持容量の容量値をより高めることができる。
【００１１】
本発明において、前記スイッチング素子は、薄膜トランジスタである場合、前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されている。この場合、前記高誘電率層は、前記ゲート線および前記ソース線に対して下層側で重なる領域を避けて形成されていることが好ましい。このように構成すると、素子基板上に高誘電率層を形成した場合でも、ゲート線およびソース線に対する寄生容量が大きくなることがない。従って、ゲート線およびソース線を介して供給する信号の波形が歪むなどの弊害を回避することができる。
【００１２】
本発明の別の形態では、素子基板の複数の画素領域の各々に、スイッチング素子と、該スイッチング素子に電気的に接続された画素電極と、保持容量と、を備えた電気光学装置において、前記保持容量は、下電極と、該下電極を覆う誘電体層と、該誘電体層の上層側に形成された絶縁層と前記誘電体層との層間に形成された上電極とを備え、前記下電極は、前記上電極の端縁より外側に張り出した張り出し領域を備え、前記上電極において少なくとも前記下電極の前記張り出し領域が位置する側の端部と前記絶縁層との層間には、当該絶縁層よりも比誘電率が高い高誘電率層が形成されていることを特徴とする。
【００１３】
本発明では、下電極が上電極の端縁より外側に張り出した張り出し領域をもっている場合に、かかる張り出し領域、およびこの張り出し領域が位置する側の上電極の端部が保持容量の容量値にほとんど寄与していないことに着目し、かかる張り出し領域と上電極の端部との間に発生するフリンジ容量を保持容量の容量値に寄与させることを特徴とする。すなわち、本発明では、上電極において下電極の張り出し領域が位置する側の端部と、上層側の絶縁層との層間に高誘電率層を形成したため、上電極の端部から延びる電気力線は、比誘電率の低い絶縁層を通らず、高誘電体層を通って下電極の張り出し領域に届くので、かかる張り出し領域および上電極の端部も容量に寄与する。従って、保持容量の容量値を高めることができるので、保持容量の容量値が高くなった分、その占有面積を縮小すれば、保持容量の容量値を低下させずに画素開口率を高めることができる。また、保持容量の占有面積を一定にすれば、画素開口率を低下させずに保持容量の容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることも可能である。
【００１４】
本発明において、前記スイッチング素子は、薄膜トランジスタである場合、前記素子基板には、前記複数の画素領域において隣接する画素領域の境界領域に沿って前記薄膜トランジスタのゲートおよびソースに接続するゲート線およびソース線とが形成されている。この場合、前記高誘電率層は、前記ゲート線および前記ソース線に対して上層側で重なる領域を避けて形成されていることが好ましい。このように構成すると、素子基板上に高誘電率層を形成した場合でも、ゲート線およびソース線に対する寄生容量が大きくなることがない。従って、ゲート線およびソース線を介して供給する信号の波形が歪むなどの弊害を回避することができる。
【００１５】
本発明において、前記高誘電率層は、前記保持容量の形成領域のみに形成されていることが好ましい。このように構成すると、例えば、電気光学装置が透過型あるいは半透過反射型の液晶装置である場合、前記高誘電率層が、遮光性材料あるいは光透過率が低い材料からなる場合であっても透過モードでの表示光量が低下しない。
【００１６】
本発明において、前記高誘電率層は、前記誘電体層よりも比誘電率が高いことが好ましい。
【００１７】
本発明において、前記絶縁層は、例えば、主成分がシリコン酸化物（比誘電率が約４）あるいはシリコン窒化物（比誘電率が約７〜８）からなる。このような場合、前記高誘電率層としては、アルミニウム酸化物（比誘電率が約１０）、タンタル酸化物（比誘電率が約２７）、ニオブ酸化物（比誘電率が約４５）、あるいはチタン酸化物（比誘電率が約８５）などを用いることができる。
【００１８】
本発明において、本発明を適用した電気光学装置が液晶装置である場合、前記素子基板は、該素子基板に対向配置された対向基板との間に前記電気光学物質としての液晶を保持することになる。
【００１９】
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００２１】
［実施の形態１］
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００２２】
図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置であり、シール材２２を介して素子基板１０と対向基板２０とが貼り合わされ、その間に液晶１ｆが保持されている。素子基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０が実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。
【００２３】
詳しくは後述するが、素子基板１０には、スイッチング素子としての薄膜トランジスタ１ｃや画素電極２ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。これに対して、対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。なお、図１（ｂ）では図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００２４】
（素子基板１０の構成）
図２は、図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。図２に示すように、素子基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂ（画素領域）が構成されている。ゲート線３ａは走査線駆動用ＩＣ３０から延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。また、素子基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスタ１ｃが各画素１ｂに形成され、薄膜トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスタ１ｃのゲートにはゲート線３ａが電気的に接続されている。
【００２５】
さらに、素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスタ１ｃに対して、対向基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。
【００２６】
このように構成した液晶装置１では、薄膜トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。このようにして液晶容量１ｇに書き込まれた所定レベルの画像信号は、液晶容量１ｇで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。
【００２７】
（各画素の構成）
図３は、本発明の実施の形態１に係る液晶装置の画素１つ分の平面図である。図４（ａ）、（ｂ）は、本発明の実施の形態１に係る液晶装置を図３のＡ１−Ｂ１線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図３では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示してある。
【００２８】
図３に示すように、素子基板１０では、ゲート線３ａとソース線６ａで囲まれた領域が画素１ｂとして構成され、ゲート線３ａおよびソース線６ａは、隣接する画素１ｂの境界領域に沿って延びている。画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体層７ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体層７ａのうち、ソース側の端部には、ソース線６ａがソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されている。
【００２９】
また、画素１ｂには、容量線３ｂからの突出部分を下電極３ｃとし、ドレイン電極６ｂからの延設部分を上電極６ｃとする保持容量１ｈが形成されている。また、上電極６ｃに対しては、コンタクトホール８１、９１を介して、ＩＴＯ膜からなる画素電極２ａが電気的に接続されている。
【００３０】
このように構成した素子基板１０のＡ１−Ｂ１断面は、図４（ａ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、アルミニウム膜やタンタル膜などからなるゲート線３ａ（ゲート電極）および容量線３ｂが形成されているとともに、ゲート電極（ゲート線３ａ）から側方にずれた位置には保持容量１ｈの下電極３ｃが形成されている。ゲート線３ａの上層側にはゲート線３ａを覆うように、シリコン酸化膜やシリコン窒化膜からなるゲート絶縁層４が形成されている。ゲート絶縁層４の表面のうち、ゲート線３ａの上層側には、薄膜トランジスタ１ｃの能動層を構成する半導体層７ａ（真性のポリシリコン膜）が形成されている。半導体層７ａのうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｂ、およびアルミニウム膜やクロム膜などからなるソース線６ａが形成され、ドレイン領域の上層にはオーミックコンタクト層７ｃ、およびアルミニウム膜やクロム膜などからなるドレイン電極６ｂが形成され、薄膜トランジスタ１ｃが構成されている。また、ドレイン電極６ｂの延設部分によってアルミニウム膜やクロム膜などからなる保持容量１ｈの上電極６ｃが形成されている。
【００３１】
さらに、ソース線６ａ、ドレイン電極６ｂ、および上電極６ｃの上層側には、シリコン酸化膜やシリコン窒化膜などからなるパッシベーション膜８、および感光性樹脂層からなる平坦化膜９が各々、層間絶縁膜としての機能も兼ねて形成されており、平坦化膜９の表面に形成された画素電極２ａは、平坦化膜９に形成されたコンタクトホール９１、およびパッシベーション膜８に形成されたコンタクトホール８１を介して上電極６ｃに電気的に接続し、上電極６ｃおよびドレイン電極６ｂを介して薄膜トランジスタ１ｃのドレイン領域に電気的に接続している。なお、画素電極２ａの表面には配向膜１９が形成されている。
【００３２】
このように構成された素子基板１０に対向するように対向基板２０が配置され、素子基板１０と対向基板２０との間には、電気光学物質としての液晶１ｆが保持されている。対向基板２０には、各色のカラーフィルタ２６、対向電極２８および配向膜２９が形成されており、画素電極２ａと対向電極２８との間に液晶容量１ｇ（図２参照）が構成される。なお、対向基板２０の側にはブラックマトリクスや保護膜などが形成される場合があるが、それらの図示を省略する。
【００３３】
（保持容量の構成）
このように構成した液晶装置１において、本形態では、絶縁基板１１がガラス基板である。ゲート線３ａ、容量線３ｂおよび下電極３ｃはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層４および誘電体層４ａは、膜厚が例えば約３００ｎｍのシリコン窒化膜から構成されている。ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃはアルミニウム膜やクロム膜から構成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜からなるパッシベーション膜８が形成されている。
【００３４】
このように構成した素子基板１０において、本形態では、保持容量１ｈを平面的にみたとき、図３および図４（ａ）、（ｂ）に示すように、上電極６ｃは、下電極３ｃよりも大きく、下電極３ｃの端縁より外側に張り出した張り出し領域６ｄを備えている。また、本形態では、下電極３ｃにおいて、少なくとも上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高い高誘電率層５１が形成されている。
【００３５】
本形態では、下電極３ｃのうち、容量線３ｂとして延びている領域以外の全てにおいて上電極６ｃが下電極３ｃから張り出しているので、図３に斜線領域で示すように、下電極３ｃの形成領域全体、および下電極３ｃの外周縁に沿う略全周にわたって高誘電体層５１が形成されている。また、高誘電体層５１は、下電極３ｃの形成領域全体、および下電極３ｃの外周縁に沿う略全周のみに形成され、ゲート線３ａ、ソース線６ａおよび薄膜トランジスタ１ｃに対して下層側で平面的に重なる領域には形成されていない。
【００３６】
ここで、絶縁基板１１はガラス基板であり、主成分はシリコン酸化物（比誘電率が約４）である。このため、高誘電体層５１は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜（比誘電率が約２７）から形成されている。このため、高誘電体層５１は、シリコン窒化膜（比誘電率が約７〜８）からなるゲート絶縁層４および誘電体層４ａよりも比誘電率が高い。
【００３７】
なお、高誘電体層５１は、その製造方法を後述するように、ＣＶＤ法などにより成膜された酸化膜であるため、下電極３ｃなどを構成する材料の種類の制約を受けない。このため、高誘電率層５１としては、タンタル酸化物の他、アルミニウム酸化物（比誘電率が約１０）、ニオブ酸化物（比誘電率が約４５）、チタン酸化物（比誘電率が約８５）などを用いることもできる。
【００３８】
（本形態の主な効果）
以上説明したように、本形態では、保持容量１ｈを平面的にみたとき、上電極６ｃが下電極３ｃの端縁より外側に張り出した張り出し領域６ｄを備えている。このため、後述する製造工程により保持容量１ｈを形成する際、下電極３ｃと上電極６ｃの相対位置がずれても対向面積が変化しないので、保持容量１ｈの容量値が変動しない。
【００３９】
また、本形態では、下電極３ｃにおいて上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと、下層側の絶縁基板１１との層間に高誘電率層５１が形成されているため、図４（ｂ）に模式的に示すように、下電極３ｃの端部３ｅから延びる電気力線（矢印Ｅで示す）は、比誘電率の低い絶縁基板１１を通らず、高誘電体層５１を通って上電極６ｃの張り出し領域６ｄに届くので、かかる張り出し領域６ｄおよび下電極３ｃの端部３ｅとの間に発生するフリンジ容量も保持容量１ｈの容量値に寄与することになる。従って、保持容量１ｈの容量値を高めることができるので、保持容量１ｈの容量値が高くなった分、その占有面積を縮小すれば、容量値を一定にしたまま画素開口率を高めることができる。また、保持容量１ｈの占有面積を一定にすれば、画素開口率を一定にしたまま保持容量１ｈの容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることもできる。
【００４０】
また、高誘電率層５１は、保持容量１ｈの形成領域のみに形成され、ゲート線３ａおよびソース線６ａに対して下層側で重なる領域を避けて形成されている。従って、素子基板１０上に高誘電率層５１を形成した場合でも、ゲート線３ａおよびソース線６ａに対する寄生容量が大きくなることがない。それ故、ゲート線３ａおよびソース線６ａを介して供給する走査信号やデータ信号の波形が歪むなどの弊害を回避することができる。
【００４１】
また、高誘電率層５１は、保持容量１ｈの形成領域のみに形成されているため、透過型の液晶装置１において、高誘電率層５１が遮光性材料あるいは光透過率が低い材料からなる場合でも、透過モードでの表示光量が低下しない。なお、液晶装置１が半透過反射型であっても、同様な効果を奏する。
【００４２】
（液晶装置１の製造方法）
図５（ａ）〜（ｇ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、素子基板１０を製造するには、素子基板１０を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板１０として説明する。
【００４３】
まず、図５（ａ）、（ｂ）に示す高誘電体層形成工程では、大型のガラス基板あるいは石英基板などの絶縁基板１１の表面全体にＣＶＤ法などにより、タンタル酸化膜からなる高誘電体膜５を形成した後、フォトリソグラフィ技術を用いて高誘電体膜５をパターニングし、高誘電体層５１を形成する。ここで、高誘電率層５１は、図３および図４に示す保持容量１ｈの下電極３ｃが形成される領域よりもやや広い面積をもって形成する。
【００４４】
次に、図５（ｃ）に示すように、高誘電体層５１の上層側に厚さが例えば１３０ｎｍのアルミニウム膜やタンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線３ａ（ゲート電極）、容量線３ｂおよび下電極３ｃを形成する。
【００４５】
次に、図５（ｄ）に示すように、プラズマＣＶＤ法により、厚さが例えば４００ｎｍのシリコン窒化膜からなるゲート絶縁層４を形成する。その結果、誘電体層４ｃも同時形成される。
【００４６】
次に、図５（ｅ）に示すように、プラズマＣＶＤ法により、厚さが例えば３００ｎｍの真性のシリコン膜からなる半導体膜、および厚さが例えば５０ｎｍのｎ型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層７ｄおよび半導体層７ａを同時形成する。
【００４７】
次に、図５（ｆ）に示すように、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線６ａ、ドレイン電極６ｂ、および上電極６ｃを形成する。ここで、上電極６ｃについては、下電極３ｃよりやや大きめに形成する。このため、上電極６ｃは、下電極３ｃの端縁から外側に張り出した張り出し領域６ｄを備え、下電極３ｃにおいて上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高いタンタル酸化膜からなる高誘電率層５１が形成された構造が完成する。
【００４８】
続いて、ソース線６ａおよびドレイン電極６ｂをマスクとして用いて、ソース線６ａとドレイン電極６ｂとの間のオーミックコンタクト層５ｂをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線６ａおよびドレイン電極６ｂが形成されていない領域からオーミックコンタクト層５ｄが除去されてオーミックコンタクト層５ｂ、５ｃが形成される。その際、半導体層７ａの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。
【００４９】
次に、図５（ｇ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜８を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜８に対してエッチングを行い、コンタクトホール８１を形成する。
【００５０】
次に、図４（ａ）に示すように、スピンコート法により、感光性樹脂を塗布した後、露光、現像して、コンタクトホール９１を備えた平坦化膜９を形成する。次に、スパッタ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極２ａを形成する。続いて、配向膜１９を形成するためのポリイミド膜を形成した後、ラビング処理を施す。
【００５１】
このようにして大型基板の状態で各種配線やＴＦＴを形成した素子基板１０については、別途形成した大型の対向基板２０とシール材２２で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口２５が開口するので、液状注入口２５から素子基板１０と対向基板２０との間に液晶１ｆを注入した後、液晶注入口２５を封止材２６により封止する。
【００５２】
［実施の形態２］
図６は、本発明の実施の形態２に係る液晶装置の画素１つ分の平面図である。図７（ａ）、（ｂ）は、本発明の実施の形態２に係る液晶装置を図６のＡ２−Ｂ２線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。なお、図６では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【００５３】
図６および図７（ａ）に示すように、本形態の液晶装置においても、実施の形態１と同様、絶縁基板１１がガラス基板であり、ゲート線３ａ、容量線３ｂおよび下電極３ｃはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層４および誘電体層４ａは、膜厚が例えば約３００ｎｍのシリコン窒化膜から構成されている。ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃはアルミニウム膜やクロム膜から構成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜からなるパッシベーション膜８が形成されている。また、図６および図７（ａ）、（ｂ）に示すように、上電極６ｃは、下電極３ｃよりも大きく、下電極３ｃの端縁より外側に張り出した張り出し領域６ｄを備えている。さらに、下電極３ｃにおいて、少なくとも上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高い高誘電率層５１が形成されている。
【００５４】
本形態では、図６に斜線領域で示すように、下電極３ｃに対して平面的に重なる領域のみに高誘電体層５１が形成され、高誘電体層５１は、ゲート線３ａ、ソース線６ａおよび薄膜トランジスタ１ｃに対して下層側で平面的に重なる領域には形成されていない。ここで、絶縁基板１１はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層５１は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。このため、高誘電体層５１は、シリコン窒化膜からなるゲート絶縁層４および誘電体層４ａよりも比誘電率が高い。なお、高誘電体層５１として、実施の形態１と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
【００５５】
このような構成の素子基板１０は、図５を参照して説明した工程のうち、図５（ａ）に示す高誘電率層形成工程において、下電極３ｃに対して平面的に重なる領域のみに高誘電体層５１を形成する。その他の構成、および製造工程については実施の形態１と同様であるため、説明を省略するが、本形態では、図７（ｂ）に模式的に示すように、下電極３ｃの端部３ｅから延びる電気力線（矢印Ｅで示す）は、比誘電率の低い絶縁基板１１を通らず、高誘電体層５１を通って上電極６ｃの張り出し領域６ｄに届くので、かかる張り出し領域６ｄおよび下電極３ｃの端部３ｅも保持容量１ｈの容量値に寄与し、容量値の高い保持容量１ｈを形成することができるなど、実施の形態１と同様な効果を奏する。
【００５６】
［実施の形態３］
図８は、本発明の実施の形態３に係る液晶装置の画素１つ分の平面図である。図９（ａ）、（ｂ）は、本発明の実施の形態３に係る液晶装置を図８のＡ３−Ｂ３線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図１０（ａ）〜（ｄ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、図８では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【００５７】
図８および図９（ａ）に示すように、本形態の液晶装置においても、実施の形態１と同様、絶縁基板１１がガラス基板であり、ゲート線３ａ、容量線３ｂおよび下電極３ｃはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層４および誘電体層４ａは、膜厚が例えば約３００ｎｍのシリコン窒化膜から構成されている。ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃはアルミニウム膜やクロム膜から構成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜からなるパッシベーション膜８が形成されている。また、図８および図９（ａ）、（ｂ）に示すように、上電極６ｃは、下電極３ｃよりも大きく、下電極３ｃの端縁より外側に張り出した張り出し領域６ｄを備えている。さらに、下電極３ｃにおいて、少なくとも上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高い高誘電率層５１が形成されている。
【００５８】
本形態では、図８に斜線領域で示すように、保持容量１ｈの形成領域では、下電極３ｃに対して平面的に重なる領域のみに高誘電体層５１が形成されている。但し、実施の形態２と違って、高誘電体層５１は、ゲート線３ａおよび容量線３ｂと重なる領域にも形成されている。ここで、絶縁基板１１はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層５１は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。このため、高誘電体層５１は、シリコン窒化膜からなるゲート絶縁層４および誘電体層４ａよりも比誘電率が高い。なお、高誘電体層５１として、実施の形態１と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。その他の構成は、実施の形態１と同様であるため、説明を省略するが、本形態では、図９（ｂ）に模式的に示すように、下電極３ｃの端部３ｅから延びる電気力線（矢印Ｅで示す）は、比誘電率の低い絶縁基板１１を通らず、高誘電体層５１を通って上電極６ｃの張り出し領域６ｄに届くので、かかる張り出し領域６ｄおよび下電極３ｃの端部３ｅも保持容量１ｈの容量値に寄与し、容量値の高い保持容量１ｈを形成することができるなどの効果を奏する。
【００５９】
本形態の液晶装置１に用いた素子基板１０の製造方法を示すには、まず、図１０（ａ）に示すように、大型のガラス基板あるいは石英基板などの絶縁基板１１の表面全体にＣＶＤ法などにより、タンタル酸化膜からなる高誘電体膜５を形成する。
【００６０】
次に、図１０（ｂ）に示すように、高誘電体膜５の上層側に厚さが例えば１３０ｎｍのアルミニウム膜などの金属膜３を形成した後、図１０（ｃ）に示すように、フォトリソグラフィ技術を用いて金属膜３をパターニングし、ゲート線３ａ（ゲート電極）、容量線３ｂおよび下電極３ｃを形成する。その際、高誘電体膜５も同時にパターニングする。その結果、ゲート線３ａ（ゲート電極）、容量線３ｂおよび下電極３ｃに平面的に重なる領域に高誘電体層５１が形成される。
【００６１】
次に、図１０（ｄ）に示すように、プラズマＣＶＤ法により、厚さが例えば４００ｎｍのシリコン窒化膜からなるゲート絶縁層４を形成する。その結果、誘電体層４ｃも同時形成される。
【００６２】
その後、半導体膜７ａや上電極６ｃなどを順次形成するが、それには、実施の形態１に関して図５を参照して説明したのと同様な工程を行えばよいので、それらの説明を省略する。
【００６３】
［実施の形態４］
図１１は、本発明の実施の形態４に係る液晶装置の画素１つ分の平面図である。図１２（ａ）、（ｂ）は、本発明の実施の形態４に係る液晶装置を図１１のＡ４−Ｂ４線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図１３（ａ）〜（ｇ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、図１１では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【００６４】
図１１および図１２（ａ）に示すように、本形態の液晶装置においても、実施の形態１と同様、絶縁基板１１がガラス基板であり、ゲート線３ａ、容量線３ｂおよび下電極３ｃはタンタル膜から構成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃはアルミニウム膜やクロム膜から構成され、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜からなるパッシベーション膜８が形成されている。
【００６５】
本形態では、保持容量１ｈを平面的にみたとき、図１１および図１２（ａ）、（ｂ）に示すように、上電極６ｃは、下電極３ｃよりも大きく、下電極３ｃの端縁より外側に張り出した張り出し領域６ｄを備えている。また、本形態では、下電極３ｃにおいて、少なくとも上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高い高誘電率層５１が形成されている。本形態では、下電極３ｃのうち、容量線３ｂとして延びている領域以外の全てにおいて上電極６ｃが下電極３ｃから張り出しているので、図１１に斜線領域で示すように、下電極３ｃの形成領域全体、および下電極３ｃの外周縁に沿う略全周にわたって高誘電体層５１が形成されている。また、高誘電体層５１は、下電極３ｃの形成領域全体、および下電極３ｃの外周縁に沿う略全周のみに形成され、ゲート線３ａ、ソース線６ａおよび薄膜トランジスタ１ｃに対して下層側で平面的に重なる領域には形成されていない。
【００６６】
ここで、絶縁基板１１はガラス基板であり、主成分はシリコン酸化物であるため、高誘電体層５１は、シリコン酸化物に比して比誘電率が高いタンタル酸化膜から形成されている。なお、高誘電体層５１として、実施の形態１と同様、タンタル酸化物の他、アルミニウム酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
【００６７】
本形態において、ゲート絶縁層４は、膜厚が例えば約３００ｎｍのシリコン窒化膜から構成されている。ここで、ゲート絶縁層４は、保持容量１ｈの形成領域からは除去されており、誘電体層４ａと一体には形成されていない。
【００６８】
すなわち、本形態において、誘電体層４ｃ′は、例えば、下電極３ｃに対する陽極酸化膜からなるタンタル酸化膜であり、下電極３ｃの上面および側面のみに形成されている。これに対して、高誘電率層５１は、下電極３ｃにおいて上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅより外側に張り出すように形成されている。このため、高誘電率層５１は、下電極３ｃの周りにおいて上電極６ｃの張り出し領域６ｄと接している。
【００６９】
ここで、誘電体層４ｃ′は下電極３ｃに対する陽極酸化膜であり、本形態では、下電極３ｃをタンタル膜で構成したので、誘電体層４ｃはタンタル酸化膜である。従って、下電極３ｃをアルミニウム膜、ニオブ膜、チタン膜など、陽極酸化により皮膜を形成可能な弁金属で構成すれば、誘電体層４ｃ′をアルミニウム酸化物、ニオブ酸化物、チタン酸化物などで構成することができる。
【００７０】
なお、本形態では、誘電体層４ｃ′を陽極酸化により形成する際、容量線３ｂを給電線として用いたので、容量線３ｂの表面にもタンタル酸化膜４ｃ″が形成されている。但し、かかう陽極酸化をゲート絶縁層４を形成した後に行えば、容量線３ｂの表面にタンタル酸化膜が形成されることはない。
【００７１】
このような構成の素子基板１０は、図１２（ｂ）に模式的に示すように、下電極３ｃの端部３ｅから延びる電気力線（矢印Ｅで示す）は、比誘電率の低い絶縁基板１１を通らず、高誘電体層５１を通って上電極６ｃの張り出し領域６ｄに届くので、かかる張り出し領域６ｄおよび下電極３ｃの端部３ｅも保持容量１ｈの容量値に寄与し、容量値の高い保持容量１ｈを形成することができるなど、実施の形態１と同様な効果を奏する。
【００７２】
しかも、本形態において、誘電体層４ｃ′は、保持容量１ｈの形成領域では、下電極３ｃの上面および側面のみを覆い、かつ、高誘電率層５１は、下電極３ｃの端部３ｅより外側に張り出すように形成されて上電極６ｃの張り出し領域６ｄと接している。このため、下電極３ｃの端部３ｅから延びる電気力線の一部は、誘電体層４ｃ′を通らず、高誘電体層１のみを通って上電極６ｃの張り出し領域６ｄに届く。従って、保持容量の容量値をより高めることができる。
【００７３】
本形態の素子基板１０を形成するには、まず、図１３（ａ）、（ｂ）に示す高誘電体層形成工程では、大型のガラス基板あるいは石英基板などの絶縁基板１１の表面全体にＣＶＤ法などにより、タンタル酸化膜からなる高誘電体膜５を形成した後、フォトリソグラフィ技術を用いて高誘電体膜５をパターニングし、高誘電体層５１を形成する。ここで、高誘電率層５１は、図１１および図１２に示す保持容量１ｈの下電極３ｃが形成される領域よりもやや広い面積をもって形成する。
【００７４】
次に、図１３（ｃ）に示すように、高誘電体層５１の上層側に厚さが例えば１３０ｎｍのタンタル膜などの金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線３ａ（ゲート電極）、容量線３ｂおよび下電極３ｃを形成する。
【００７５】
次に、図１３（ｄ）に示すように、容量線３ｂを給電線として用いて下電極３ｃに陽極酸化を行う。その結果、下電極３ｃの上面および側面にタンタル酸化膜からなる誘電体層４ｃ′が形成される。その際、容量線３ｂの表面にもタンタル酸化膜４ｃ″が形成される。
【００７６】
次に、図１３（ｅ）に示すように、プラズマＣＶＤ法により、厚さが例えば４００ｎｍのシリコン窒化膜からなるゲート絶縁層４を形成した後、フォトリソグラフィ技術を用いてゲート絶縁層４に対してエッチングを行い、保持容量１ｈの形成領域からゲート絶縁層４を除去する。
【００７７】
なお、図１３（ｄ）に示す工程と、図１３（ｅ）に示す工程とを行う順序を入れ代えてもよく、図１３（ｅ）に示す工程を行った後、図１３（ｅ）に示す工程を行えば、容量線３ｂの表面にはタンタル酸化膜が形成されない。但し、陽極酸化を行った後、ゲート絶縁膜４を形成すれば、ゲート絶縁膜４が陽極酸化液などによって汚染されないなどの利点がある。
【００７８】
次に、図１３（ｆ）に示すように、プラズマＣＶＤ法により、厚さが例えば３００ｎｍの真性のシリコン膜からなる半導体膜、および厚さが例えば５０ｎｍのｎ型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層７ｄおよび半導体層７ａを同時形成する。
【００７９】
次に、図１３（ｇ）に示すように、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線６ａ、ドレイン電極６ｂ、および上電極６ｃを形成する。続いて、ソース線６ａおよびドレイン電極６ｂをマスクとして用いて、ソース線６ａとドレイン電極６ｂとの間のオーミックコンタクト層５ｂをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線６ａおよびドレイン電極６ｂが形成されていない領域からオーミックコンタクト層５ｄが除去されてオーミックコンタクト層５ｂ、５ｃが形成される。その際、半導体層７ａの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。
【００８０】
ここで、上電極６ｃについては、下電極３ｃよりやや大きめに形成する。このため、上電極６ｃは、下電極３ｃの端縁から外側に張り出した張り出し領域６ｄを備え、下電極３ｃにおいて上電極６ｃの張り出し領域６ｄが位置する側の端部３ｅと絶縁基板１１との層間には、絶縁基板１１よりも比誘電率が高いタンタル酸化膜からなる高誘電率層５１が形成された構造が完成する。また、上電極６ｃの張り出し領域６ｄが下電極３ｃの周りにおいて高誘電率層５１と接する構造が完成する。
【００８１】
その後、パッショベーション膜８の形成などを行うが、それらの工程は実施の形態１と同様であるため、説明を省略する。
【００８２】
［実施の形態５］
図１４は、本発明の実施の形態５に係る液晶装置の画素１つ分の平面図である。図１５（ａ）、（ｂ）は、本発明の実施の形態５に係る液晶装置を図１４のＡ５−Ｂ５線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。図１６（ａ）〜（ｄ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、図１４では、画素電極を太くて長い点線で示し、ゲート線およびそれを同時形成された薄膜を実線で示し、ソース線およびそれを同時形成された薄膜を一点鎖線で示し、半導体膜を細くて短い点線で示し、高誘電体層の形成領域には等ピッチの斜線を付してある。また、本形態の液晶装置は、基本的な構成が実施の形態１と同様であるため、共通する部分には同一の符号を付して図示することにして、それらの説明を省略する。
【００８３】
図１４および図１５（ａ）に示すように、本形態の素子基板１０では、ゲート線３ａ、容量線３ｂおよび下電極３ｃはアルミニウム膜やタンタル膜から構成されている。また、ゲート絶縁層４および誘電体層４ａは、膜厚が例えば約３００ｎｍのシリコン窒化膜から構成されている。ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃはアルミニウム膜やクロム膜から構成されている。また、ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、シリコン窒化膜からなるパッシベーション膜８が形成されている。
【００８４】
このように構成した素子基板１０において、本形態では、保持容量１ｈを平面的にみたとき、図１４および図１５（ａ）、（ｂ）に示すように、下電極３ｃは、上電極６ｃよりも大きく、上電極６ｃの端縁より外側に張り出した張り出し領域３ｄを備えている。
【００８５】
また、本形態では、上電極６ｃにおいて、少なくとも下電極３ｃの張り出し領域３ｄが位置する側の端部６ｅとパッシベーション膜８との層間には、パッシベーション膜８よりも比誘電率が高い高誘電率層５２が形成されている。
【００８６】
本形態では、上電極６ｃのうち、ドレイン電極６ｂとして延びている領域以外の全てにおいて下電極３ｃが上電極６ｃから張り出しているので、図１４に斜線領域で示すように、上電極６ｃの形成領域全体、および上電極６ｃの外周縁に沿う略全周にわたって高誘電体層５２が形成されている。また、高誘電体層５２は、上電極６ｃの形成領域全体、および上電極６ｃの外周縁に沿う略全周のみに形成され、ゲート線３ａ、ソース線６ａおよび薄膜トランジスタ１ｃに対して上層側で平面的に重なる領域には形成されていない。
【００８７】
ここで、パッシベーション膜８は、シリコン窒化物（比誘電率が約７〜８）である。このため、高誘電体層５２は、シリコン窒化物に比して比誘電率が高いタンタル酸化膜（比誘電率が約２７）から形成されている。このため、高誘電体層５１は、同じく、シリコン窒化膜からなるゲート絶縁層４および誘電体層４ａよりも比誘電率が高い。
【００８８】
なお、高誘電体層５２は、その製造方法を後述するように、ＣＶＤ法などにより成膜された酸化膜であるため、上電極６ｃなどを構成する材料の種類の制約を受けない。このため、高誘電率層５２としては、タンタル酸化物の他、アルミニウム酸化物、タンタル酸化物、ニオブ酸化物、チタン酸化物などを用いることもできる。
【００８９】
以上説明したように、本形態では、保持容量１ｈを平面的にみたとき、下電極３ｃが上電極６ｃの端縁より外側に張り出した張り出し領域３ｄを備えている。このため、後述する製造工程により保持容量１ｈを形成する際、下電極３ｃと上電極６ｃの相対位置がずれても対向面積が変化しないので、保持容量１hの容量値が変動しない。
【００９０】
また、本形態では、上電極６ｃにおいて下電極３ｃの張り出し領域３ｄが位置する側の端部６ｅと、上層側のパッシベーション膜８との層間に高誘電率層５２が形成されているため、図１５（ｂ）に模式的に示すように、上電極６ｃの端部６ｅから延びる電気力線（矢印Ｅで示す）は、比誘電率の低いパッシベーション膜８を通らず、高誘電体層５２を通って下電極３ｃの張り出し領域３ｄに届くので、かかる張り出し領域３ｄおよび上電極６ｃの端部６ｅとの間に発生するフリンジ容量も保持容量１ｈの容量値に寄与する。従って、保持容量１ｈの容量値を高めることができるので、保持容量１ｈの容量値が高くなった分、その占有面積を縮小すれば、容量値を一定にしたまま画素開口率を高めることができる。また、保持容量１ｈの占有面積を一定にすれば、画素開口率を一定にしたまま保持容量１ｈの容量値を高めることができる。さらに、保持特性および画素開口率の双方を向上させることもできる。
【００９１】
また、高誘電率層５２は、保持容量１ｈの形成領域のみに形成され、ゲート線３ａおよびソース線６ａに対して上層側で重なる領域を避けて形成されている。従って、素子基板１０上に高誘電率層５２を形成した場合でも、ゲート線３ａおよびソース線６ａに対する寄生容量が大きくなることがない。それ故、ゲート線３ａおよびソース線６ａを介して供給する走査信号やデータ信号の波形が歪むなどの弊害を回避することができる。
【００９２】
また、高誘電率層５１は、保持容量１ｈの形成領域のみに形成されているため、透過型の液晶装置１において、高誘電率層５１が遮光性材料あるいは光透過率が低い材料からなる場合でも、透過モードでの表示光量が低下しない。なお、液晶装置１が半透過反射型であっても、同様な効果を奏する。
【００９３】
本形態の液晶装置１に用いた素子基板１０を製造するにあたっては、図１６（ａ）に示すように、ゲート線３ａ、容量線３ｂおよび下電極３ｃの形成工程、ゲート絶縁層４や誘電体層４ｃの形成工程、半導体層７ａの形成工程、データ線６ａ、ドレイン電極６ｂおよび上電極６ｃの形成工程を行って、薄膜トランジスタ１ｃおよび保持容量１ｈを形成する。
【００９４】
次に、図１６（ｂ）に示すように、ＣＶＤ法などにより、タンタル酸化膜からなる高誘電体膜５０を形成した後、フォトリソグラフィ技術を用いて高誘電体膜５０をパターニングし、高誘電体層５２を形成する。ここで、高誘電率層５２は、図１４および図１５に示す保持容量１ｈの上電極６ｃが形成される領域よりもやや広い面積をもって形成する。また、高誘電体層５２には、コンタクトホール５２１も形成する。
【００９５】
次に、図１６（ｃ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜８を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜８に対してエッチングを行い、コンタクトホール８１を形成する。
【００９６】
次に、図１５（ａ）に示す平坦化膜９などを形成するが、それ以降の工程は、実施の形態１と同様であるため、それらの説明を省略する。
【００９７】
［他の実施の形態］
上記実施の形態１〜５では、高誘電率層５１、５２を所定領域のみに形成したが、ゲート線３ａやソース線６ａに寄生する容量が問題とならない場合や、全反射型の液晶装置などでは、高誘電率層５１、５２を画素領域の全体に形成してもよい。
【００９８】
また、上記実施の形態１〜５では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。
【００９９】
さらに、電気光学装置として液晶装置に限らず、例えば、有機ＥＬ（エレクトロルミネッセンス）装置でも、有機ＥＬ膜を電気光学物質として保持する素子基板上の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層より下層側に下電極を具備する保持容量とが形成されるので、かかる有機ＥＬ装置に本発明を適用してもよい。
【０１００】
［電子機器の実施形態］
図１７は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【０１０１】
【図１】（ａ）、（ｂ）はそれぞれ、本発明が適用される液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。
【図３】本発明の実施の形態１に係る液晶装置の画素１つ分の平面図である。
【図４】（ａ）、（ｂ）は、本発明の実施の形態１に係る液晶装置を図３のＡ１−Ｂ１線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。
【図５】（ａ）〜（ｇ）は、本発明の実施の形態１に係る液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図６】本発明の実施の形態２に係る液晶装置の画素１つ分の平面図である。
【図７】（ａ）、（ｂ）は、本発明の実施の形態２に係る液晶装置を図６のＡ２−Ｂ２線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。
【図８】本発明の実施の形態３に係る液晶装置の画素１つ分の平面図である。
【図９】（ａ）、（ｂ）は、本発明の実施の形態３に係る液晶装置を図８のＡ３−Ｂ３線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。
【図１０】（ａ）〜（ｄ）は、本発明の実施の形態３に係る液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図１１】本発明の実施の形態４に係る液晶装置の画素１つ分の平面図である。
【図１２】（ａ）、（ｂ）は、本発明の実施の形態４に係る液晶装置を図１１のＡ４−Ｂ４線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。
【図１３】（ａ）〜（ｇ）は、本発明の実施の形態４に係る液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図１４】本発明の実施の形態５に係る液晶装置の画素１つ分の平面図である。
【図１５】（ａ）、（ｂ）は、本発明の実施の形態５に係る液晶装置を図１４のＡ５−Ｂ５線に相当する位置で切断したときの断面図、およびその保持容量の抜き出して示す断面図である。
【図１６】（ａ）〜（ｄ）は、本発明の実施の形態５に係る液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図１７】本発明に係る液晶装置を各種の電子機器の表示装置として用いた場合の説明図である。
【図１８】（ａ）、（ｂ）は、従来の保持容量の断面図である。
【符号の説明】
【０１０２】
１・・液晶装置、１ｂ・・画素（画素領域）、１ｃ・・薄膜トランジスタ、１ｆ・・液晶、１ｇ・・液晶容量、１ｈ・・保持容量、２ａ・・画素電極、３ａ・・ゲート線（ゲート電極／走査線）、３ｂ・・容量線、３ｃ・・下電極、３ｄ・・下電極の張り出し領域、３ｅ・・下電極の端部、４・・ゲート絶縁層、４ｃ、４ｃ′・・誘電体層、６ａ・・ソース線（データ線）、６ｂ・・ドレイン電極、６ｃ・・上電極、６ｄ・・上電極の張り出し領域、６ｅ・・上電極の端部、８・・パッシベーション膜（絶縁層）、１０・・素子基板、１１・・絶縁基板（絶縁層）
【図１】
2007147697.tif 000003
【図２】
2007147697.tif 000004
【図３】
2007147697.tif 000005
【図４】
2007147697.tif 000006
【図５】
2007147697.tif 000007
【図６】
2007147697.tif 000008
【図７】
2007147697.tif 000009
【図８】
2007147697.tif 000010
【図９】
2007147697.tif 000011
【図１０】
2007147697.tif 000012
【図１１】
2007147697.tif 000013
【図１２】
2007147697.tif 000014
【図１３】
2007147697.tif 000015
【図１４】
2007147697.tif 000016
【図１５】
2007147697.tif 000017
【図１６】
2007147697.tif 000018
【図１７】
2007147697.tif 000019
【図１８】
2007147697.tif 000020