(57)【要約】【課題】開口率を向上させて輝度を増加させることができる液晶表示装置を提供する。【解決手段】第１方向に延長されるデータ線６２と前記データ線から分枝されたソース電極６４と前記ソース電極と離隔されて形成されたドレイン電極６６とを含むデータ配線と、前記データ配線下部に形成され前記ソース及びドレイン電極の下部で連結してチャネル領域を形成する半導体層４２と、前記半導体層下部に形成され前記データ線と交差して第２方向への延長されるゲート線２２と前記ゲート線から分枝されたゲート電極２６とを含むゲート配線と、を有する薄膜トランジスタ表示版であって、ストレージキャパシタを有さず、かつキックバック電圧対策として前記ゲート線とゲート電極に溝を形成することにより液晶表示装置の開口率を向上させた。【選択図】図１
2007052419.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延長されるデータ線と前記データ線から分枝されたソース電極と前記ソース電極とは離隔されて形成されたドレイン電極とを含むデータ配線と、
前記データ配線下部に形成され、前記ソース及びドレイン電極の下部で連結してチャネル領域を形成する半導体層と、 
前記半導体層下部に形成され、前記データ線と交差して第２方向へ延長されるゲート線と前記ゲート線から分枝されたゲート電極とを含むゲート配線と、を含み、
前記ゲート線は第１深さの第１溝を具備することを特徴とする薄膜トランジスタ表示板。
【請求項２】
前記ゲート電極は前記ドレイン電極の下部領域に第２深さを有する第２溝を具備することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記第１溝上部には前記第１溝を覆う光遮断膜をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項４】
前記光遮断膜は一つの画素領域幅の３０〜７０％の幅を有することを特徴とする請求項３に記載の薄膜トランジスタ表示板。
【請求項５】
前記光遮断膜は電圧が印加されないフローティング状態であることを特徴とする請求項３に記載の薄膜トランジスタ表示板。
【請求項６】
前記光遮断膜はソース及びドレイン電極と同じ物質で形成されたことを特徴とする請求項３に記載の薄膜トランジスタ表示板。
【請求項７】
前記第２溝の終端は前記ドレイン電極下部に形成されるチャネル領域の終端と整列されることを特徴とする請求項２に記載の薄膜トランジスタ表示板。
【請求項８】
前記第１深さは９〜１１μｍであることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項９】
前記第２深さは３〜５μｍであることを特徴とする請求項２に記載の薄膜トランジスタ表示板。
【請求項１０】
カラーフィルター基板と、
第１項ないし第９項のうちいずれか一つの項の薄膜トランジスタ表示板と、
前記カラーフィルター基板と前記薄膜トランジスタ表示板間に介在された液晶層と、 
を含むことを特徴とする液晶表示装置。
【請求項１１】
前記液晶の誘電率はノーマリーホワイトモードで３〜５であることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記液晶の誘電率はノーマリーブラックモードで１３〜１５であることを特徴とする請求項１０に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ表示板及びこれを含む液晶表示装置に係り、さらに詳細には、開口率を向上させて輝度を増加させることができる薄膜トランジスタ表示板及びこれを含む液晶表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は電極が形成されている上部及び下部基板とその間に注入されている液晶物質を含み、上部及び下部基板は縁周りに形成されていて液晶物質を囲う密封材で結合していて、上部及び下部基板間に散布されているスペーサーにより支持されている。
【０００３】
このような液晶表示装置は両基板間に注入されている誘電率異方性を有する液晶物質に電極を利用して電界を印加して、この電界の強度を調節して透過される光量を調節することによって画像を表示する。
【０００４】
従来液晶表示装置の液晶パネルは複数のゲートライン及びデータラインに連結されている複数の画素を含み、各画素は複数のゲートライン及びデータラインに連結された薄膜トランジスタとこれに連結したストレージキャパシタＣｓｔと液晶キャパシタＣｌｃを含む。ここで、ストレージキャパシタは薄膜トランジスタのゲート電極形成時共に形成されるストレージ電極とその上部に形成されるゲート絶縁膜及び画素電極で構成される。
【０００５】
しかし、薄膜トランジスタのゲート電極形成時ストレージ電極を共に形成しなければならないので、ゲート配線の臨界値数（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ：ＣＤ）が増加されて、液晶表示装置の開口率が減少される。
【特許文献１】韓国公開特許１０―２００５―０００１９５６
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、開口率を向上させて輝度を増加させることができる薄膜トランジスタ表示板を提供することにある。
【０００７】
本発明が解決しようとする他の技術的課題は、開口率を向上させて輝度を増加させることができる薄膜トランジスタ表示板を含む液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ表示板は、第１方向に延長されるデータ線と前記データ線から分枝されたソース電極と前記ソース電極と離隔されて形成されたドレイン電極とを含むデータ配線と、前記データ配線下部に形成され、前記ソース及びドレイン電極の下部で連結してチャネル領域を形成する半導体層と、前記半導体層下部に形成され、前記データ線と交差して第２方向へ延長されるゲート線と前記ゲート線から分枝されたゲート電極とを含むゲート配線と、を含む。前記ゲート線は第１深さの第１溝を具備する。
【０００９】
前記他の技術的課題を達成するための本発明の一実施形態による液晶表示装置はカラーフィルター基板、請求項第１ないし第９のうちいずれか一つの項の薄膜トランジスタ表示板及び前記カラーフィルター基板と前記薄膜トランジスタ表示板間に介在された液晶層を含む。
【００１０】
その他実施形態の具体的な内容は詳細な説明及び図面に含まれている。
【発明の効果】
【００１１】
上述したように、本発明の一実施形態による薄膜トランジスタ表示板及びこれを含む液晶表示装置は薄膜トランジスタと並列に連結されるストレージキャパシタを形成しないことによってゲート配線の臨界値数を減少させることができ、液晶表示装置の開口率を向上させて輝度を増加させることができる。
【００１２】
また、ゲート配線のゲート線とゲート電極にそれぞれ溝を形成することによってゲートとソース電極間に存在する寄生キャパシタ容量を減少させることによってストレージキャパシタを形成しないことにより増加するキックバック電圧の量を減少させることができる。
【発明を実施するための最良の形態】
【００１３】
明細書全体にかけて同一参照符号は同一構成要素を指称する。
【００１４】
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。
【００１５】
図１は本発明の一実施形態による液晶表示装置を概略的に示した構成図である。
【００１６】
図１に示したように、本発明の一実施形態による液晶表示装置は液晶パネル１１０、データ駆動部１２０、階調電圧生成部１２５、ゲート駆動部１３０、ゲート信号補正部１３５及び信号制御部１４０等を含んで構成される。
【００１７】
液晶パネル１１０は複数のゲートラインＧ１ないしＧｎと複数のデータラインＤ１ないしＤｍに連結されている複数の画素を含み、各画素は複数のゲートラインＧ１ないしＧｎと複数のデータラインＤ１ないしＤｍに連結されたスイッチング素子Ｍとこれに連結した液晶キャパシタＣｌｃを含む。本発明では液晶パネル１１０の開口率増加のためにストレージキャパシタＣｓｔを含まない。これに対する説明は今後詳細に説明する。以下、薄膜トランジスタとスイッチング素子は同じ意味で使われることにする。
【００１８】
行方向に形成されている複数のゲートラインＧ１ないしＧｎはスイッチング素子Ｍにゲート信号を伝達して、列方向に形成されている複数のデータラインＤ１ないしＤｍはスイッチング素子Ｍにデータ信号に該当する階調電圧を伝達する。スイッチング素子Ｍは三端子素子であって、制御端子はゲートラインＧ１ないしＧｎに連結されていて、入力端子はデータラインＤ１ないしＤｍに連結されていて、出力端子は液晶キャパシタＣｌｃの１端子に連結されている。液晶キャパシタＣｌｃはスイッチング素子Ｍの出力端子と共通電極（図示せず）間に連結されている。
【００１９】
ゲート駆動部１３０は複数のゲートラインＧ１ないしＧｎに連結されていて、スイッチング素子Ｍを活性化させるゲート信号を複数のゲートラインＧ１ないしＧｎに提供し、データ駆動部１２０は複数のデータラインＤ１ないしＤｍに連結されている。ここでスイッチング素子ＭはＭＯＳトランジスタが利用され、このようなＭＯＳトランジスタはポリシリコンをチャネル領域にする薄膜トランジスタで実現できる。そしてゲート駆動部１３０やデータ駆動部１２０もＭＯＳトランジスタで構成される。
【００２０】
一般的に、薄膜トランジスタが形成されている基板に対向する対向基板には共通電極とカラーフィルターが形成され、両基板間に液晶が封入されることによって液晶パネル１１０が構成される。
【００２１】
ここで、図面に示さなかったが、薄膜トランジスタはゲート電極、ソース電極、ドレイン電極、半導体層及び抵抗性接触層等で構成されており、ドレイン電極が画素電極と連結されて単位画素Ｐを形成する。そして、このような構造を有する薄膜トランジスタはゲートラインを介してゲート電極にゲート信号が印加されるとデータラインに印加されたデータ信号が抵抗性接触層及び半導体層を介してソース電極からドレイン電極に伝えられることによって動作する。
【００２２】
すなわち、ソース電極にデータ信号が印加されると、ソース電極と連結された画素電極にこれと対応する電圧が印加されるが、これにより画素電極と共通電極間に電圧差が発生する。そして、画素電極と共通電極の電圧差によってその間に掲載されている液晶の分子配列が変化し、液晶の分子配列の変化によって画素の光透過量が変わるようになってそれぞれの画素別に印加されたデータ信号の差によって画素の色相差が発生する。このような色相の差を利用して液晶表示装置の画面をコントロールできるようになる。
【００２３】
ソース電極に印加されるデータ信号はデータ駆動部１２０から提供して、ゲート電極に印加されるゲート信号はゲート駆動部１３０から提供する。
【００２４】
ゲート駆動部１３０はゲート電極を活性化（Ｖｏｎ）または非活性化（Ｖｏｆｆ）させるゲート信号を複数のゲートラインに順次的に提供する。そうすることにより、データ駆動部１２０はゲート信号が印加されるタイミングに合せてデータ信号に該当する階調電圧を複数のデータラインに提供する。データ駆動部１２０とゲート駆動部１３０間のタイミング同期化（ｓｙｎｃｈｒｏｎｉｚｉｎｇ）は信号制御部１４０等により遂行される。
【００２５】
これをさらに詳細によく見れば次のようである。
【００２６】
信号制御部１４０は外部のグラフィック制御器（図示せず）からＲＧＢ映像信号Ｒ、Ｇ、Ｂ及びこれの表示を制御する入力制御信号、例えば垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ及びデータイネーブル（ｅｎａｂｌｅ）信号ＤＥ等の信号を受ける。また、信号制御部１４０は入力制御信号を基にしてゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２等を生成して、映像信号Ｒ、Ｇ、Ｂを液晶パネル１１０の動作条件に合うように適切に処理する。その次に、ゲート制御信号ＣＯＮＴ１はゲート駆動部１３０に、データ制御信号ＣＯＮＴ２及び処理された映像信号Ｒ’、Ｇ’、Ｂ’はデータ駆動部１２０に供給される。
【００２７】
ゲート制御信号ＣＯＮＴ１はゲートオンパルスの出力開始を指示する垂直同期開始信号ＳＴＶ、ゲートオンパルスの出力タイミングを制御するゲートクロック信号ＣＰＶ及びゲートオンパルス幅を限定する出力イネーブル信号ＯＥ等を含むことができる。
【００２８】
そしてデータ制御信号ＣＯＮＴ２は映像データＲ’、Ｇ’、Ｂ’の信号入力開始を指示する水平同期開始信号ＳＴＨ、データラインに該データ電圧を印加せしめるロード信号ＬＯＡＤ、共通電圧Ｖｃｏｍに対するデータ電圧の極性を反転させる反転信号ＲＶＳ及びデータクロック信号ＨＣＬＫ等を含むことができる。
【００２９】
階調電圧生成部１２５は画素の透過率と関連した２セットの複数階調電圧を生成する。２セットのうち１セットは共通電圧Ｖｃｏｍに対して正の値を有して他の１セットは負の値を有する。ここで、共通電圧Ｖｃｏｍは液晶パネル１１０の上部基板全面に形成された共通電極に印加される電圧を意味する。
【００３０】
データ駆動部１２０は信号制御部１４０からのデータ制御信号ＣＯＮＴ２に従って１行の画素に対応する映像データＲ’、Ｇ’、Ｂ’をシーケンシャルに受信、シフトさせ、階調電圧生成部１２５からの階調電圧のうち各映像データＲ’、Ｇ’、Ｂ’に対応する階調電圧を選択することによって映像データＲ’、Ｇ’、Ｂ’を該データ電圧に変換させてこれを該データラインに印加する機能を遂行する。
【００３１】
ゲート信号補正部１３５は周辺温度に対応したゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆを生成してゲート駆動部１３０に印加する機能を遂行する。この時、ゲート信号補正部１３５の内部には少なくとも３段のチャージポンピング過程によりゲートオン電圧Ｖｏｎ及びゲートオフ電圧Ｖｏｆｆの温度変化による変動値を補償するための温度補償回路（図示せず）が具備される。
【００３２】
ゲート駆動部１３０は信号制御部１４０から伝えられたゲート制御信号ＣＯＮＴ１に従っててゲートオン電圧Ｖｏｎをゲートラインに印加して該ゲートラインに連結されたスイッチング素子１１５をターンオン（ｔｕｒｎ  ｏｎ）させる。そうすることにより、先に説明したデータ電圧がターンオンされたスイッチング素子１１５を介して該画素に印加される。
【００３３】
共通電圧Ｖｃｏｍとそれぞれの画素Ｐに印加されたデータ電圧の差は液晶キャパシタＣｌｃの充電電圧、すなわち画素電圧として現われるようになって、液晶分子はこのような画素電圧の大きさによってその配列を異にするようになり、これにより液晶層を通過する光の偏光が変化するようになる。そして、このような偏光の変化は液晶パネル１１０に付着された偏光板（図示せず）により光の透過率変化で現われるようになって、結局希望する映像情報のディスプレーを可能にする。
【００３４】
図２は本発明の一実施形態による製造方法により製造された薄膜トランジスタ表示板の配置図である。図３は図２のＩＩ’―ＩＩ’’線に対する断面図である。図４は図２のＡ部分を拡大した図面であって、図５は図２のＢ部分を拡大した図面である。
【００３５】
図２に示したように、絶縁基板１０上に横方向にゲート線２２が形成されていて、ゲート線２２には突起の形態で構成されたゲート電極２６が形成されている。そして、ゲート線２２の端には他の層または外部からゲート信号の印加を受けてゲート線２２に伝達するゲート線終端２４が形成されていて、ゲート線終端２４は外部回路との連結のために幅が拡張されている。このようなゲート線２２、ゲート電極２６、ゲート線終端２４をゲート配線と言う。
【００３６】
ゲート配線２２、２４、２６はアルミニウム（Ａｌ）とアルミニウム合金等アルミニウム系列の金属、銀（Ａｇ）と銀合金等銀系列の金属、銅（Ｃｕ）と銅合金等銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金等モリブデン系列の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）等で構成されることができる。
【００３７】
また、ゲート配線２２、２４、２６は物理的性質が異なる２つの導電膜（図示せず）を含む多重膜構造を有することができる。このうち１の導電膜はゲート配線２２、２４、２６の信号遅延や電圧降下を減らすことができるように低い抵抗率（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系列金属、銀系列金属、銅系列金属等で構成される。
【００３８】
他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性が優秀な物質、例えばモリブデン系列金属、クロム、チタン、タンタル等で構成される。このような組合せの適当な例として、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限られず、ゲート配線２２、２４、２６は様々な金属又は導電体とすることができる。
【００３９】
本発明においては、図１に示すように、液晶表示装置の開口率を増加させて、ゲート配線の臨界値数を減少させるために、薄膜トランジスタと並列に連結されるストレージ電極（ｓｔｏｒａｇｅ  ｅｌｅｃｔｒｏｄｅ）を形成しない。しかし、ストレージ電極を形成しないことにより薄膜トランジスタのゲートとソース電極間に存在する寄生キャパシタ容量Ｃｇｓが増加してこれによりキックバック電圧（ｋｉｃｋｂａｃｋ  ｖｏｌｔａｇｅ）が増加するようになる。この時、キックバック電圧は液晶を駆動するための薄膜トランジスタのゲート電圧Ｖｇの電位がオン電圧Ｖｏｎからオフ電圧Ｖｏｆｆに転換される時、階調電圧Ｖｐは一定電位だけ減少するようになる。キックバック電圧は、この時に減少される電位Ｖｋｂを示しており、その大きさは下記の数学式１のように表現することができる。
【００４０】
【数１】
2007052419.tif 000003
【００４１】
前記数学式１を介して分かるように寄生キャパシタ容量Ｃｇｓを減らしてキックバック電圧を減少させることができる。そのため、本発明では図４及び図５に示したように、ゲート配線のゲート線２２とゲート電極２６に第１深さを有する第１溝２２ａと第２深さを有する第２溝２２ｂが形成されている。この時、第２溝の終端２２ｂはドレイン電極６６下部に形成されるチャネル領域の終端と整列されるように形成されている。ここで、第１溝２２ａの第１深さは９〜１１μｍ、第２溝２２ｂの第２深さは３〜５μｍに形成されている。
【００４２】
第１溝２２ａによる光漏れ現象が発生することを防止するためにゲート線２２の上部には第１溝２２ａを覆う光遮断膜６５が形成されている。前記第１溝２２ａの長さは画素領域幅の３０〜７０％であることが望ましい。前記光遮断膜６５はソース及びドレイン電極６４、６６と同じ物質及び厚さで形成されていて、光漏れ防止役割のみをするため島状で形成されて、電圧が印加されないフローティング（ｆｌｏａｔｉｎｇ）状態になっている。
【００４３】
ゲート配線２２、２４、２６上にはゲート絶縁膜３０が形成されている。ゲート絶縁膜３０上には水素化非晶質ケイ素（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）または多結晶ケイ素等で構成された半導体層４２が形成されている。このような半導体層４２は島状、線形等のように多様な形状を有することができ、例えば本実施形態でのように線形に形成されることができる。この時、半導体層４２はデータ線６２下に位置してゲート電極２６上部まで延長された形状を有することができる。
【００４４】
半導体層４２の上にはシリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高農度でドーピングされているｎ＋水素化非晶質ケイ素等の物質で作られた島状の抵抗性接触層及び線形の抵抗性接触層が形成されている。ここで、抵抗性接触層５２、５５は島状抵抗性接触層であって、ドレイン電極６６及びソース電極６４下に位置する。線形の抵抗性接触層の場合、データ線６２の下まで延長されて形成される。
【００４５】
抵抗性接触層５２及びゲート絶縁膜３０上にはデータ線６２及びドレイン電極６６が形成されている。データ線６２は長くのびていてゲート線２２と交差して画素を定義する。データ線６２から枝状で抵抗性接触層５２の上部まで延長されているソース電極６４が形成されている。そして、データ線６２の端には他の層または外部からデータ信号の印加を受けてデータ線６２に伝達するデータ線終端６８が形成されていて、データ線終端６８は外部回路との連結のために幅が拡張されている。ドレイン電極６６はソース電極６４と分離され、ゲート電極２６に対してソース電極６４の反対側抵抗性接触層５２上部に位置する。このようなデータ線６２、データ線終端６８、ソース電極６４をデータ配線と言う。
【００４６】
ここで、データ線６２は画素の長さを与えるようにして反復的に形成されている。データ線６２の縦にのびた部分にはソース電極６４が連結されていて、この部分がゲート線２２と交差する。
【００４７】
データ線６２、ソース及びドレイン電極６４、６６はクロム、モリブデン系列の金属、タンタル及びチタン等耐火性金属で構成されることが望ましく、耐火性金属等の下部膜（図示せず）とその上に位置した低抵抗物質上部膜（図示せず）で構成された多層膜構造を有することができる。多層膜構造の例としては先に説明したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にもモリブデン膜―アルミニウム膜―モリブデン膜の三重膜が考えられる。
【００４８】
ソース電極６４は半導体層４２と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６４と対向して半導体層４２と少なくとも一部分が重なる。ここで、抵抗性接触層５２はその下部の半導体層４２と、その上部のソース電極６４及びドレイン電極６６間に存在して接触抵抗を低くする役割をする。
【００４９】
ドレイン電極６６は半導体層４２と重なる棒型端部分とここから延長されて広い面積のドレイン電極拡張部６７を有する。
【００５０】
データ線６２、ドレイン電極６６及び露出した半導体層４２上には保護膜６９が形成されている。ここで保護膜は窒化ケイ素または酸化ケイ素で構成された無機物またはプラズマ化学気相蒸着（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）で形成されるａ―Ｓｉ：Ｃ：Ｏ、ａ―Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質等で構成される。
【００５１】
保護膜６９上には感光性のＲ、Ｇ、Ｂカラー樹脂で構成されたカラーフィルター層７０が形成されている。カラーフィルター層７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール（ｃｏｎｔａｃｔ  ｈｏｌｅ）８２、８８が形成されている。カラーフィルター層７０とゲート絶縁膜３０にはゲート線終端２４を露出するコンタクトホール８４が形成されており、コンタクトホール８２を介してドレイン電極６６と電気的に連結される画素電極９２が形成されている。この時、画素電極９２の境界線はデータ線６２上に位置することができる。
【００５２】
画素電極９２はコンタクトホール８２を介してドレイン電極６６と物理的・電気的に連結されてドレイン電極６６からデータ電圧の印加を受ける。
【００５３】
データ電圧が印加された画素電極９２は共通電圧の印加を受ける上部表示板（図示せず）の共通電極（図示せず）と共に電界を生成することによって画素電極９２と共通電極間の液晶層の液晶分子の配列を決定する。
【００５４】
また、カラーフィルター層７０上にはコンタクトホール８４、８８を介してそれぞれゲート線終端２４とデータ線終端６８と連結されている補助ゲート線９４及び補助データ線終端９８が形成されている。ここで、画素電極９２と補助ゲート線９４及び補助データ線終端９８はＩＴＯまたはＩＺＯ等の透明導電体またはアルミニウム等の反射性導電体で構成される。補助ゲート線９４及び補助データ線終端９８は、ゲート線終端２４及びデータ線終端６８と直接駆動回路のような外部装置との接着性を補完してこれらを保護するが、必須のものではなく、これらの適用可否は選択的である。
【００５５】
画素電極９２、補助ゲート線９４及びデータ線終端９８及びカラーフィルター層７０上には液晶層（図示せず）を配向することができる配向膜（図示せず）が塗布されることができる。
【００５６】
ここで、数１で示したように、キックバック電圧を減少させるために、誘電率が高い液晶を用いることができる。例えば、ノーマリーホワイトモードで３〜５の誘電率を有する液晶を用いることができ、ノーマリーブラックモードで１３〜１５の高い誘電率を有する液晶を用いることができる。
【００５７】
前記のように、一つの基板上に薄膜トランジスタとカラーフィルターが共に形成された構造を有する液晶表示装置をＣＯＡ（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ  Ｏｎ  Ａｒｒａｙ）構造の液晶表示装置という。この構造は薄膜トランジスタとカラーフィルターのアセンブリーミス（Ａｓｓｅｍｂｌｙ  Ｍｉｓｓ）による液晶表示装置の影響を減少させることができる。
【００５８】
ここで、図面には示していないが、薄膜トランジスタ表示板に対応する上部基板上に透明な物質で共通電極（図示せず）を形成して、その上部にカラーフィルター層を除いたブラックマトリックスパターンのみを形成したり、またはブラックマトリックスパターンを形成しないことによって高開口率を有する液晶表示装置を形成することができる。一方、ブラックマトリックスパターンはカラーフィルター層のように薄膜トランジスタ表示板に形成して上部基板に共通電極のみを形成することもできる。
【００５９】
続いて、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の製造方法に対して詳細に説明する。
【００６０】
図６Ａ、図９Ａ及び図１１Ａは本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。図６Ｂないし図８は図６ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図であって、図９Ｂないし図１０は図９ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図であって、図１１Ｂないし図１２は図１１ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【００６１】
図６Ａ及び図６Ｂに示したように、絶縁基板１０上の異物や有機性物質の除去と、蒸着されるゲート物質の金属薄膜と基板１０の接触性（ａｄｈｅｓｉｏｎ）を良くするための洗浄を実施した後、スパッタリングによってゲート配線用金属膜を形成する。この時、ゲート配線用金属膜はアルミニウム（Ａｌ）とアルミニウム合金等アルミニウム系列の金属、銀（Ａｇ）と銀合金等銀系列の金属、銅（Ｃｕ）と銅合金等銅系列の金属、モリブデン（Ｍｏ）とモリブデン合金等モリブデン系列の金属、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）等で形成することができる。
【００６２】
また、ゲート配線用金属膜は物理的性質が異なる２つの導電膜（図示せず）を含む多重膜構造で形成されることができ、このうち１導電膜はゲート配線の信号遅延や電圧降下を減らすことができるように低い抵抗率の金属、例えば、アルミニウム系列金属、銀系列金属、銅系列金属等で形成することができる。
【００６３】
他の導電膜は他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性が優秀な物質、例えばモリブデン系列金属、クロム、チタン、タンタル等で形成することができる。このような組合の良い例ではクロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜を挙げることができる。但し、本発明はこれに限られず、ゲート配線２２、２４、２６は様々な金属又は導電体で形成されることができる。
【００６４】
続いて、前記ゲート配線用金属膜上に感光膜パターン（図示せず）を形成し、前記感光膜パターンをエッチングマスクにしてエッチングすることにより、ゲート配線２２、２４、２６を形成する。ここで、図面符号２２はゲート線、２４はゲート終端、２６はゲート電極を示す。この時、ゲート配線形成時ゲート線２２とゲート電極２６には所定の深さを有する第１溝２２ａと第２深さを有する第２溝２２ｂを形成する。ここで、第２溝の終端２２ｂは前記ドレイン電極６６下部に形成されるチャネル領域の終端と整列されるように形成する。第１溝２２ａの第１深さは９〜１１μｍ、第２溝２２ｂの第２深さは３〜５μｍに形成する。
【００６５】
その次に、図７に示したように、前記ゲート配線２２、２４、２６を含んだ基板結果物上にゲート絶縁膜３０、非晶質シリコン層（ａ―Ｓｉ：Ｈ）４０とＮ型不純物が含まれた非晶質シリコン層（ａ―Ｓｉ：Ｈ）５０を、ＰＥＣＶＤ方式を用いて連続的に蒸着する。ここで、前記ゲート絶縁膜３０はシリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯ２）等で形成する。この時、前記不純物が含まれた非晶質シリコン層５０は今後形成されるデータ配線用金属膜と非晶質シリコン層４０との接触抵抗を減らすために形成する。
【００６６】
続いて、前記不純物が含まれた非晶質シリコン層５０上にデータ配線用金属膜６０を蒸着した後、データ配線用金属膜６０上に感光膜１１１を塗布する。ここで、前記データ配線用金属膜６０はクロム、モリブデン系列の金属、タンタル及びチタン等耐火性金属で形成することが望ましく、耐火性金属等の下部膜（図示せず）とその上部に位置した抵抗物質上部膜（図示せず）で構成された多層膜構造で形成されることができる。この時、多層膜構造の例では先に説明したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜以外にもモリブデン膜―アルミニウム膜―モリブデン膜の三重膜で形成することができる。
【００６７】
その次に、図８に示したように、マスクを通じて感光膜に光を照射した後現像して感光膜パターン１１２、１１４を形成する。
【００６８】
この時、感光膜パターン１１２、１１４のうちで薄膜トランジスタのチャネル部、すなわちソース電極６４とドレイン電極６６間に位置した第１部分１１４はデータ配線部、すなわちデータ配線が形成される部分に位置した第２部分１１２より厚さが薄くなるように形成し、チャネル部とデータ配線部及びゲート線の一部を除いたその他部分の感光膜は全て除去する。この時、チャネル部に残っている感光膜１１２の厚さとデータ配線部に残っている感光膜１１４の厚さの比は後に後述するエッチング工程での工程条件によって違うようにしなければならないが、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にすることが望ましく、例えば、４０００Å以下であることが良い。
【００６９】
このように、位置によって感光膜の厚さを異にする方法として様々な方法を採ることができ、光透過量を調節するために主にスリット（ｓｌｉｔ）や格子状のパターンを形成したり、半透明膜を用いたりすることができる。
【００７０】
この時、スリット間に位置したパターンの線幅やパターン間の間隔、すなわちスリットの幅は露光時用いる露光機の分解能より小さいことが望ましく、半透明膜を利用する場合にはマスクを製作する時透過率を調節するために他の透過率を有する薄膜を利用したり、厚さが異なった薄膜を利用したりすることができる。
【００７１】
このようなマスクを通じて感光膜に光を照射すれば光に直接露出する部分では高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されない状態であり、遮光膜で遮られた部分では高分子がほとんど分解されない。続いて感光膜を現像すれば、高分子分子が分解されない部分だけが残って、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜を残すことができる。この時、露光時間を長くすればすべての分子が分解されるのでそのようにならないようにしなければならない。
【００７２】
このような薄い厚さの感光膜１１４はリフローが可能な物質で構成された感光膜を利用して光が完全に透過することができる部分と光が完全に透過されない部分に分けられた通常のマスクで露光した後、現像してリフローさせて感光膜が残留しない部分に感光膜の一部を流れ下がるようにすることによって形成することもできる。
【００７３】
続いて、図９Ａ及び図９Ｂに示したように、チャネル部とデータ配線部及びゲート線の一部分を除いたその他の部分の露出したデータ配線用金属膜６０、不純物が含まれた非晶質シリコン層５０及びその下部の非晶質シリコン層４０を感光膜の第１部分１１４と共に同時に除去する。この時のエッチングは感光膜パターン１１２、１１４と不純物が含まれた非晶質シリコン層５０及び非晶質シリコン層４０が同時にエッチングされてゲート絶縁膜３０はエッチングされない条件下で行なわなければならなく、特に感光膜パターン１１２、１１４と非晶質シリコン層４０に対するエッチング比がほとんど同じ条件でエッチングすることが望ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いるとほとんど同じ厚さで二膜をエッチングすることができる。感光膜パターン１１２、１１４と非晶質シリコン層４０に対するエッチング比が等しい場合第１部分１１４の厚さは非晶質シリコン層４０と不純物が含まれた非晶質シリコン層５０の厚さを合せたものと同じであるかそれより小さくなければならない。このようにすれば、図９Ｂに示したように、チャネル部である感光膜の第１部分１１４が除去されてデータ配線用金属膜６０が露出されて、前記感光膜の第１部分以外の部分の不純物が含まれた非晶質シリコン層５０及び非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部の第２部分１１２もエッチングされるので厚さが薄くなる。
【００７４】
その次に、チャネル部のデータ配線用金属膜６０表面に残留された感光膜を灰化（ａｓｈｉｎｇ）により除去する。
【００７５】
図９Ｂに示したように、データ配線用金属膜６０をエッチングして除去した後、不純物が含まれた非晶質シリコン層５０をエッチングする。この時乾式エッチングを使用することができる。エッチング気体の例ではＣＦ４とＨＣｌの混合気体やＣＦ４とＯ２の混合気体を挙げることができ、ＣＦ４とＯ２を用いると均一な厚さの非晶質シリコン層で構成された半導体層４２を残すことができる。この時、半導体層４２の一部が除去されて厚さが薄くなることができて感光膜パターンの第２部分１１２もある程度の厚さでエッチングされることができる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行なわなければならず、前記第２部分１１２がエッチングされてその下部のデータ配線６２、６４、６５、６６、６７、６８が露出されることがないように感光膜パターンが厚いことが望ましいことはもちろんである。
【００７６】
このようにすれば、ソース電極６４とドレイン電極６６が分離されながらデータ配線とその下部の抵抗性接触層５２、５５が完成する。この時、ソース及びドレイン電極６４、６６を含むデータ配線形成時ゲート線２２の第１溝２２ａの上部には光遮断膜６５が形成される。光遮断膜６５はソース及びドレイン電極６４、６６と同じ物質及び厚さで形成されて、ゲート線２２に形成された第１溝２２ａの光漏れ防止役割をするため島状で形成され、電圧が印加されないフローティング（ｆｌｏａｔｉｎｇ）状態となる。
【００７７】
続いて、データ配線部に残っている感光膜第２部分１１２を除去する。
【００７８】
その次に、図１０に示したように基板結果物上に保護膜６９を形成する。ここで保護膜は窒化ケイ素または酸化ケイ素で構成された無機物またはプラズマ化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）で形成されるａ―Ｓｉ：Ｃ：Ｏ、ａ―Ｓｉ：Ｏ：Ｆ等の低誘電率絶縁物質等で形成する。
【００７９】
保護膜６９上には感光性のＲ、Ｇ、Ｂカラー樹脂で構成されたカラーフィルター層７０を形成する。この時、カラーフィルターを形成する方法は薄膜トランジスタが形成された基板上部にフォトエッチング（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程を利用してＲ、Ｇ、Ｂで構成されるカラーフィルターを形成することができ、カラーフィルターのＲ、Ｇ、Ｂに対応する位置に染料タイプのカラーレジンインクを用いて基板上にディスペンシング（Ｄｉｓｐｅｎｓｉｎｇ）させて形成することができる。また、薄膜トランジスタが形成された基板上部にスクリーンプリンティング（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）方式でＲ、Ｇ、Ｂをプリンティングして形成することができる。
【００８０】
続いて、図１１Ａ及び図１１Ｂに示したように、カラーフィルター層７０をゲート絶縁膜３０と共にフォトエッチングしてドレイン電極拡張部６７、ゲート終端２４、及びデータ終端６８をそれぞれ露出するコンタクトホール８２、８４、８８を形成する。
【００８１】
最後に、図１２に示したように、４００Åないし５００Å厚さのＩＴＯ層を蒸着してフォトエッチングしてドレイン電極拡張部６７と連結された画素電極９２、ゲート終端２４と連結された補助ゲート終端９４及びデータ終端６８と連結された補助データ終端９８を形成する。
【００８２】
一方、ＩＴＯを積層する前の予熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で用いる気体としては窒素を用いることが望ましく、これはコンタクトホール８２、８４、８８を介して露出された金属膜２４、６７、６８の上部に金属酸化膜が形成されることを防止するためである。
【００８３】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野における通常の知識を有する者により、本発明とその技術的思想や必須な特徴を変更しない範囲で他の様々な具体的な形態で実施することができるということは明らかである。それゆえ以上で記述した実施形態は、全ての面で例示的なことであって、限定的ではないと理解しなければならない。
【００８４】
例えば、液晶パネルとしてはノーマリーホワイトモードとノーマリーブラックモードのどちらも用いることができる。ここで、ノーマリーホワイトモードとは、画素電極と共通電極間に電圧をかけない場合に光を透過状態とするタイプの液晶パネルであり、ノーマリーブラックモードとは電圧をかけた場合に光を透過状態とするタイプの液晶パネルである。
【産業上の利用可能性】
【００８５】
本発明は薄膜トランジスタ表示板及びこれを含む液晶表示装置に関する。
【図面の簡単な説明】
【００８６】
【図１】本発明の一実施形態による液晶表示装置を概略的に示した構成図である。
【図２】本発明の一実施形態による製造方法により製造された薄膜トランジスタ表示板の配置図である。
【図３】図２のＩＩ’―ＩＩ’’線に対する断面図である。
【図４】図２のＡ部分を拡大した図面である。
【図５】図２のＢ部分を拡大した図面である。
【図６Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。
【図６Ｂ】図６ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図７】図６ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図８】図６ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図９Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。
【図９Ｂ】図９ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図１０】図９ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図１１Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示した配置図である。
【図１１Ｂ】図１１ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【図１２】図１１ＡのＩＩ’―ＩＩ’’線に沿って切断した工程段階別断面図である。
【符号の説明】
【００８７】
１０    絶縁基板、
２２    ゲート線、
２２ａ    第１深さを有する第１溝、
２２ｂ    第２深さを有する第２溝、
２４    ゲート線終端、
２６    ゲート電極、
３０    ゲート絶縁膜、
４０    非結晶シリコン膜、
４２    半導体層、
４５    半導体層、
４８    半導体膜、
５０    非晶質シリコン層、
５２    抵抗性接触層、
５５    抵抗性接触層、
５８    抵抗性接触層、
６０    データ配線用金属膜、
６２    データ線、
６４    ソース電極、
６５    光遮断膜、
６６    ドレイン電極、
６７    ドレイン電極拡張部、
６８    データ線終端、
６９    保護膜、
７０    カラーフィルタ層、
８２    コンタクトホール、
８４    コンタクトホール、
８８    コンタクトホール、
９２    画素電極、
９４    補助ゲート線、
９８    補助データ線終端、
１１０    液晶パネル、
１１１    感光膜、
１１２    感光膜パターン、
１１４    感光膜パターン、
１２０    データ駆動部、
１２５    階調電圧生成部、
１３０    ゲート駆動部、
１３５    ゲート信号補正部、
１４０    信号制御部。
【図１】
2007052419.tif 000004
【図２】
2007052419.tif 000005
【図３】
2007052419.tif 000006
【図４】
2007052419.tif 000007
【図５】
2007052419.tif 000008
【図６Ａ】
2007052419.tif 000009
【図６Ｂ】
2007052419.tif 000010
【図７】
2007052419.tif 000011
【図８】
2007052419.tif 000012
【図９Ａ】
2007052419.tif 000013
【図９Ｂ】
2007052419.tif 000014
【図１０】
2007052419.tif 000015
【図１１Ａ】
2007052419.tif 000016
【図１１Ｂ】
2007052419.tif 000017
【図１２】
2007052419.tif 000018