(57)【要約】【課題】半導体チップ面上の接続パッド部を基盤上の電極に対して選択的に接続することができ、半導体チップや小型積層基盤の設計変更を行わずに製品仕様の設計変更を加えることができる半導体製品を提供する。【解決手段】本発明の半導体製品は、半導体チップと小型積層基盤とをフリップチップ実装して形成される半導体製品であって、前記半導体チップは、前記小型積層基盤上の電極と接続する接続パッドを備え、前記接続パッドが、同一電極内に物理的に独立した２つ以上の内部パッド部を有する。【選択図】図１
2007220906.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと小型積層基盤とをフリップチップ実装して形成される半導体製品であって、
前記半導体チップは、前記小型積層基盤上の電極と接続する接続パッドを備え、前記接続パッドが、同一電極内に物理的に独立した２つ以上の内部パッド部を有する半導体製品。
【請求項２】
前記小型積層基盤上に形成される電極は、物理的に独立した２つ以上の前記内部パッド部の各々と対向する位置に物理的に独立して形成される電極を有する請求項１に記載の半導体製品。
【請求項３】
前記小型積層基盤上に形成される配線は、前記半導体チップを貼り合せる領域の外周サイズよりも外部に露出する露出部分を有する請求項１又は２に記載の半導体製品。
【請求項４】
前記小型積層基盤上に独立した第１の配線と第２の配線が形成されており、前記第１の配線から前記領域の外部に露出する第１の露出部分と、前記第２の配線から前記領域の外部に露出する第２の露出部分とが、金属配線により接続されて信号短絡箇所を形成している請求項３に記載の半導体製品。
【請求項５】
前記接続パッドが有する２つ以上の前記内部パッド部の各々と対向する位置に形成された前記小型積層基盤上の各電極が、全て同一配線で接続される請求項１から４いずれか一項に記載の半導体装置。
【請求項６】
前記半導体チップの表面上に形成される接続パッドが、電源電圧電位に固定される第１の接続パッドと、接地電位に固定される第２の接続パッドと、を有し、
前記第１の接続パッドにおいて、同一電極内に物理的に独立して形成される２つ以上の内部パッド部が、前記電源電圧電位に固定され、
前記第２の接続パッドにおいて、同一電極内に物理的に独立して形成される２つ以上の内部パッド部が、前記接地電位に固定され、
前記小型積層基盤上に形成される配線が、前記第１の接続パッドの内部パッド部と前記第２の接続パッドの内部パッド部とを接続するように配置されている請求項１から４に記載の半導体製品。
【請求項７】
前記第１の接続パッドの内部パッド部と前記第２の接続パッドの内部パッド部とを接続するように配置された各配線はそれぞれ、前記半導体チップを貼り合せる領域の外周サイズよりも外部に露出する露出部分を有する請求項６に記載の半導体製品。
【請求項８】
前記第１の接続パッドの内部パッド部と前記第２の接続パッドの内部パッド部とを接続するように配置されている配線が、前記半導体チップに内蔵された機能ブロックの動作イネーブル選択信号に接続されている請求項６に記載の半導体製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装の半導体製品に関し、半導体製品の解析手法、試験手法、及び評価手法に関するものである。
【背景技術】
【０００２】
半導体製造工程において、ダイシング作業でチップを切り分けた後、半導体チップ（ＩＣチップ）をリードフレームに載せるマウント作業が行われる。そして、半導体チップをリードフレーム上に電気的に接続するために、ボンディング作業が行われる。
【０００３】
ボンディング方式の一つとして、ワイヤボンディングがある。ワイヤボンディングとは、半導体チップの周辺部にあるボンディング・パッド（外部電極取り出し用）とリードフレーム側のリード電極とを金線で接続する技術である。ワイヤボンディング等のボンディング技術によって、半導体チップとリードフレームとを電気的に接続された後、半導体チップは、検査・測定等の工程を経て、樹脂により封止されてプラスチックパッケージ品の形態で製品提供される。
【０００４】
近年、携帯電話向け等のセット筐体の小型化と共にセット製品の部品コスト削減の為に、半導体パッケージのコンパクト化が急速に進行しているが、ワイヤボンディング方式ではワイヤーによる配線領域の確保が必要な為、半導体チップサイズに比較してパッケージサイズが大きくなるというデメリットが顕著になってきている。
【０００５】
また、半導体チップに内蔵する機能の規模拡大につれて外部端子数も急激に増大しているので、プラスチックパッケージの側面のみから外部リード端子を引き出す手法では、外部端子領域の確保できない場合が生じ得る。
【０００６】
上記課題を解決するボンディング方式として、フリップ・チップ・ボンディングがある。フリップ・チップ・ボンディングとは、半導体チップをチップとほぼ同等サイズの表面に接続用の電極を配置した小型積層基盤上に、半導体チップの表面側を貼り付けて、半導体チップ表面に配置された接続パッドと積層基盤表面に配置された電極とを金属バンプ等によって接続させることで、両者を電気的に接続するものである。小型積層基盤の内部には配線が通過しており、その配線は、小型積層基盤の底面に配置されるハンダボール端子と接続している。
【０００７】
この構成により、底面に広く端子配置が行える為、端子総数はプラスチックパッケージ製品に比較して容易に確保することが可能となる。
【０００８】
また、従来技術として、ワイヤリングの経路を切り替える事によってパッケージングのベース構成の共有化を図る技術が提案されている。（特許文献１参照）。
【特許文献１】特開平６−１２０２８５号公報（第７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１０に、従来技術の一例として、半導体チップ表面の接続パッドと小型積層基盤表面の電極との配置関係を示す。図１０に示すように、半導体チップ１００の表面上に、複数個の接続パッドが形成されている。また、小型積層基盤上には、半導体チップ上の接続パッドと対向する位置に複数個の電極が形成され、また各電極に接続する配線が形成されている。例えば、基盤上の電極１１４と半導体チップ面上の接続パッド１１１は、半導体チップ１００と小型積層基盤１１３とを貼り合わせたときに、ちょうど対向する位置に配置されている。積層基盤１１３上の電極１１４で接続された信号は、基盤上の配線・電極１１５が積層基盤１１３の内部で接続する内部配線（図示せず）を介して、底面のハンダボール端子１１６に電気的に接続される。
【００１０】
また、接続パッド１３２は、基盤上の電極１３３と対向する位置に、単一パッドの構成で構成されている。接続パッドが同一電極に対して単一のパッド構成である場合、接続パッドと電極とを電気的に接続する役割を果たす金属バンプを形成する位置は両者の間に自動的に決定される。
【００１１】
このように、従来、フリップチップ実装による半導体製品では、半導体チップ面上の接続パッド部を基盤上の電極に対して選択的に接続することができないため、半導体チップや小型積層基盤の設計変更を行わずに製品仕様の設計変更を加えることができなかった。また、一旦、半導体チップと小型積層基盤を貼り合わせて実装してしまうと、半導体チップの特定の内部信号を切り離して観測することや、信号選択の切り換えを行うことができなかった。
【００１２】
また、半導体チップ面上の接続パッド部と基盤上電極とが上述のように一対一で対応する構成であるため、例えば、開発の途中において半導体チップに設計変更が加えられると、設計変更前の半導体チップを対象として形成された小型積層基盤を共有化して使用することができなかった。
【００１３】
すなわち、一般に、半導体チップ表面上の接続パッドは、製品毎に個別・固有の配置および配線を有する為、従来のフリップチップパッケージ製品用の小型積層基盤は、半導体チップ毎の個別・固有の配置に対応して電極を配置しなければならず、半導体製品の設計毎に上記積層基盤を設計することを要するものであった。
【００１４】
このように、従来のフリップチップパッケージ製品用の小型積層基盤は、プラスチックパッケージ品のリードフレームの様に複数製品で共用化することができないため、半導体製品毎に上記積層基盤を設計することを要し、多大な費用が発生してしまうものであった。
【００１５】
また、小型積層基盤の貼り付け面が半導体チップと密着してしまう為、ワイヤリングするポイントを変更することによって信号の入出力ポイントを再構成する事や、また、チップからの信号を引き出して確認する事が不可能であった。
【００１６】
また、特許文献１に記載の技術をフリップチップパッケージ製品に適用する場合も、小型積層基盤の表面配線の設計（デザイン）の修正・変更を要してしまう。
【００１７】
本発明は、上記事情を鑑みてなされたものであり、半導体チップや小型積層基盤の設計変更を行わずに、半導体チップの特定の内部信号を切り離して観測することや、信号選択の切り換えを行うことができ、また、製品仕様の設計変更を加えることができるフリップチップ実装の半導体製品を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の半導体製品は、半導体チップと小型積層基盤とをフリップチップ実装して形成される半導体製品であって、前記半導体チップは、前記小型積層基盤上の電極と接続する接続パッドを備え、前記接続パッドが、同一電極内に物理的に独立した２つ以上の内部パッド部を有する。
【００１９】
この構成により、半導体チップと小型積層基盤とをフリップチップ方式により実装するとき、任意の位置に接続用の金属バンプを形成することにより、容易に、半導体チップの接続パッドから小型積層基盤への接続と非接続を選択することができる。
【００２０】
また、本発明の半導体製品は、前記小型積層基盤上に形成される電極は、物理的に独立した２つ以上の前記内部パッド部の各々と対向する位置に物理的に独立して形成される電極を有する。
【００２１】
この構成により、小型積層基盤側の電極配置により任意に接続と非接続を選択することができる。また、接続パッドの内部パッドにおいて、金属バンプを設ける箇所を選択することにより、容易に、信号接続の分離と選択を行うことができる。
【００２２】
また、本発明の半導体製品は、前記小型積層基盤上に形成される配線は、前記半導体チップを貼り合せる領域の外周サイズよりも外部に露出する露出部分を有する。
【００２３】
この構成により、半導体チップを小型積層基盤に対して貼り合せて実装した後においても、露出している配線を破断処理することにより、容易に信号分離を行うことができる。また、接続パッドにおいて金属バンプを設ける位置を変更し、変更したそれぞれの場合に、配線の外部に露出している部分を観測若しくは電荷供給等の解析手段を用いることで、金属バンプを設ける位置を変更したことの効果を個別に評価・解析することができる。
【００２４】
また、本発明の半導体製品は、前記小型積層基盤上に独立した第１の配線と第２の配線が形成されており、前記第１の配線から前記領域の外部に露出する第１の露出部分と、前記第２の配線から前記領域の外部に露出する第２の露出部分とが、金属配線により接続されて信号短絡箇所を形成している。
【００２５】
この構成により、任意の信号配線を短絡することができる。また、配線切断手法と組み合わせる事により、必要な解析手法の為の回路構成を後から実現する事ができる。
【００２６】
また、本発明の半導体製品は、前記接続パッドが有する２つ以上の前記内部パッド部の各々と対向する位置に形成された前記小型積層基盤上の各電極が、全て同一配線で接続される。
【００２７】
この構成により、接続パッドの内部パッドにおいて、金属バンプを設ける箇所を選択することにより、半導体チップの接続を任意に変更することができる。
【００２８】
また、本発明の半導体製品は、前記半導体チップの表面上に形成される接続パッドが、電源電圧電位に固定される第１の接続パッドと接地電位に固定される第２の接続パッドとを有し、前記第１の接続パッドにおいて、同一電極内に物理的に独立して形成される２つ以上の内部パッド部が、前記電源電圧電位に固定され、前記第２の接続パッドにおいて、同一電極内に物理的に独立して形成される２つ以上の内部パッド部が、前記接地電位に固定され、前記小型積層基盤上に形成される配線は、前記第１の接続パッドの内部パッド部と前記第２の接続パッドの内部パッド部とを接続するように配置されている。
【００２９】
この構成により、金属バンプを形成する位置の選択により電源電圧か接地電圧のいずれかに選択することで、フリップチップパッケージ構成時に固有のＩＤ相当の情報を製品個別に保持させることができる。
【００３０】
また、本発明の半導体製品は、前記第１の接続パッドのパッド部と前記第２の接続パッドのパッド部とを接続するように配置された各配線はそれぞれ、前記半導体チップを貼り合せる領域の外周サイズよりも外部に露出する露出部分を有する。
【００３１】
この構成により、半導体製品に付与された前記ＩＤ情報を、フリップチップ実装後に、パッケージ外部に露出する基板上配線の信号レベルを観測することによって確認が可能となる。
【００３２】
また、本発明の半導体製品は、前記第１の接続パッドの内部パッド部と前記第２の接続パッドの内部パッド部とを接続するように配置されている配線が、前記半導体チップに内蔵された機能ブロックの動作イネーブル選択信号に接続されている。
【００３３】
この構成により、金属バンプの形成位置は複数ある組合せの中から選択することで、半導体チップと小型積層基盤のデザインを変更する事無く容易に、見かけ上で異なる仕様の製品を提供することが可能となる。また、フリップチップ実装する時点で機能ブロックを選択する事ができ、不必要な機能ブロックの動作を止める事ができる。これにより、電力消費を抑えることが可能である。
【発明の効果】
【００３４】
本発明の半導体製品によれば、半導体チップ面上の接続パッド部を基盤上の電極に対して選択的に接続することができ、半導体チップや小型積層基盤の設計変更を行わずに製品仕様の設計変更を加えることができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明に係る実施の形態について図面を参照して詳細に説明する。
【００３６】
（実施の形態１）
図１に、本実施の形態１の半導体製品１における、半導体チップ表面の接続パッドと小型積層基盤表面の電極の配置関係を示す。図１に示すように、半導体製品１は、半導体チップ１０と、半導体チップ１０をフリップチップ実装により貼り合わせる小型積層基盤１３と、により構成される。
【００３７】
半導体チップ１０の表面上には、小型積層基盤１３上の電極と接触するように位置合わせされた接続パッドが形成されている。例えば、基盤上の電極１４と半導体チップ面上の接続パッド１１は、半導体チップ１０と小型積層基盤１３とを貼り合わせたときに対向する位置に配置されている。
【００３８】
半導体チップ１０の内部側に形成された接続パッド１２は、同一電極からなる２つの内部パッド部（パッド部１２ａとパッド部１２ｂ）から構成されている。同様に、接続パッド１２の隣に形成されている接続パッド１７は、同一電極からなる２つのパッド部（パッド部１７ａとパッド部１７ｂ）から構成されている。
【００３９】
また、小型積層基盤１３の表面上に、前述の接続パッド１２のパッド部１２ａおよびパッド部１２ｂと対応する位置に、それぞれ電極１８ａおよび電極１８ｂが形成されている。接続パッド１７のパッド部１７ａおよびパッド部１７ｂと対応する位置には、それぞれ電極１９ａおよび電極１９ｂが形成されている。
【００４０】
小型積層基盤１３の表面上に形成される配線１５等の配線は、積層基盤１３の内部で接続する内部配線（図示せず）を介して、底面のハンダボール端子１６に接続している。なお、同一電極からなるパッド部の数・配置は本実施の形態１の例に限られず、使用目的に応じて数を増やしても良い。
【００４１】
図２は、フリップチップ実装後の半導体製品１の外観斜視図である。図２に示すように、半導体チップ１０の表面と小型積層基盤１３の電極面を貼り合わせた状態が、フリップチップパッケージの製品形態となる。
【００４２】
半導体チップ１０と小型積層基盤１３を貼り合わせた後は、半導体チップ１０の表面の露出部分が無くなる為、半導体チップ１０は外部端子と物理的に接触することができなくなる。しかし、図２に示すように、本実施の形態１の半導体製品１は、小型積層基盤１３上に半導体チップ１０のサイズの外部にはみ出すように配線（例えば、配線１５）が配置されているので、貼り付け後も外部に配線が露出する部分を有し、その外部に露出した配線を介して接続することが可能である。
【００４３】
以上のように構成された半導体製品１について、以下に信号を選択する方法について説明する。
図３は、半導体製品１の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。図３では、図２の状態の半導体製品１の貼り付け面を、上方から垂直に透過したときの、接続パッドと電極の配置構成を示している。
【００４４】
ここで、半導体製品１は、半導体チップ１０と小型積層基盤１３とを貼り合わせる前に、接続パッド１２の２つのパッド部のうち一方のパッド部１２ａに対して金属バンプ３１が予め形成され、また、接続パッド１７の２つのパッド部のうち一方のパッド部１７ａに対して金属バンプ３２が予め形成されたものとする。この構成により、半導体製品１は、図３に示すように、フリップチップ実装後、金属バンプ３１を介して、パッド部１２ａと基板上電極１８ａとが電気的に接続され、また、金属バンプ３２を介して、パッド部１７ａと基板上電極１９ａとが電気的に接続されている。
【００４５】
フリップチップパッケージ製品の接続例の一例であるこの構成は、半導体チップ１０の内部の電源電圧降下の低減するため、半導体チップ１０の内部に接続パッド１２、１７等の小パッドを予め構成しておき、チップ外周の電源用パッド（接続パッド３３等）と小型積層基盤１３上の基板上の配線によってチップ内部の電源配線に直接電源電圧を供給する構成である。
【００４６】
また、図４は、半導体チップ上において金属バンプを形成する位置を変えた場合の小型積層基盤表面の透過図である。ここで、本実施の形態１の半導体製品１には、図３で示した位置とは異なる位置に、すなわち、パッド部１２ｂに対して金属バンプ４１が予め形成され、また、パッド部１７ｂに対して金属バンプ４２が予め形成されていたものとする。
【００４７】
この構成により、半導体製品１は、図４に示すように、フリップチップ実装後、金属バンプ４１を介して、パッド部１２ｂと基板上電極１８ｂとが電気的に接続され、また、金属バンプ４２を介して、パッド部１７ａと基板上電極１９ｂとが電気的に接続されている。
【００４８】
この構成では、チップ外周の電源用パッドとチップ内部の接続パッドは電気的に接続しない。このように、金属バンプを設ける箇所を変更することにより、信号の選択を行うことができる。
【００４９】
また、基板上の電極１４と接続する配線１５のように基盤上の配線の一部は、小型積層基盤１３の外周部まで配線が配置されている。
【００５０】
従来、フリップチップ実装の半導体チップは、内部電極用の小パッドは単一パッドで構成されており、実装後に内部電極用の小パッドの電荷供給の効果を評価する事はできなかったのに対し、本実施の形態１の半導体製品１は、この構成により、図３、図４で説明したように半導体チップ１０の内部の接続パッドにおいて金属バンプを設ける位置を変更し、変更したそれぞれの場合に、配線の外部に露出している部分を観測若しくは電荷供給等の解析手段を用いることで、内部電極用の小パッドへの電荷供給の効果を個別に評価・解析することができる。
【００５１】
なお、金属バンプの配置・構成・組合せは解析目的に合わせて任意に設定を行うことができる。また、例として複数パッド構成の接続パッド部に接続される信号を電源電圧供給源としたが、これに限られず、例えば、通常信号線を選択する構成にして解析に使用してもよい。
【００５２】
（実施の形態２）
図５は、半導体製品２の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。金属バンプは、図５に示すように、図３に示した例と同様の位置に形成されている。なお、以下の説明では、上述した構成要素と同一の構成要素には同一の符号を付し、その説明を省略する。
【００５３】
通常、チップ内部のパッドとチップ外周のパッドとを基板上の配線で接続する場合、最短の配置・配線で接続するのに対し、本実施の形態２の半導体製品２は、実施の形態１の半導体製品１と同様に、配線の一部を小型積層基盤の外周部まで引き回して、半導体チップを貼り合わせた後も外部に露出するように配線が配置されている。例えば、配線５２はその一部が、半導体チップ１０を貼りあわせてフリップチップ実装した後でも外部に露出するように配置してある。そして、図５に示すように、配線５２の露出部分の一部が切断部５１の箇所で機械的な処置で切断されている。
【００５４】
この構成により、半導体チップの実装後、金属バンプの配置構成が解析目的に適合していない場合であっても、配線のうち外部に露出している部分を切断して信号切断を行うことで、解析目的に適合した回路構成を実現することができる。
【００５５】
また、図６は、半導体製品２の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。図６に示すように、表面に露出した基板上の配線１５と配線５２とが接続ワイヤー６１により接続されている。接続ワイヤー６１はワイヤーボンディング技術により形成される。
【００５６】
この構成により、半導体チップの実装後、金属バンプの配置構成が解析目的に適合していない場合であっても、上述のように任意の信号配線を短絡することができる。また、配線切断手法と組み合わせる事により、必要な解析手法の為の回路構成を後から実現する事ができる。
【００５７】
（実施の形態３）
図７は、半導体製品３の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。なお、以下の説明では、上述した構成要素と同一の構成要素には同一の符号を付し、その説明を省略する。
【００５８】
本実施の形態３の半導体製品３では、半導体チップ１０の内部側に、接続パッド７１、接続パッド７２、接続パッド７３、及び接続パッド７４が並列に形成されている。各接続パッドは、同一電極からなる２つのパッド部を有している。配線１５は、電極１４を介して接続パッド１１と接続しており、他の基盤上の配線とは短絡している。
【００５９】
また、小型積層基盤上には、半導体チップの貼り合わせ時に上述の各接続パッドの内部パッド部と対向する位置に、各電極が配置されている。
【００６０】
そして、図７に示すように、接続パッド７３は、２つの内部パッド部のうち外周側パッド７５と接続する配線・電極と対向するパッド上に金属バンプ７６が形成されている。他の接続パッドは、接続パッド７５と接続する配線・電極と対向しない側のパッド上に金属バンプが形成されている。この場合、接続パッド７３だけが接続パッド７５と電気的に接続する。
【００６１】
この構成により、同一電極からなる２のパッド部を有するパッド構成の各接続パッド７１〜７４の内、金属バンプを形成する位置を選択することで任意の信号選択が可能となる。また、複数の機能ブロックの出力を予めチップに内蔵しておき、機能ブロックと接続させる金属バンプを形成する位置を選択・変更することによって、半導体チップと小型積層基盤のデザイン変更無しでチップの機能仕様を切り替える等の対応が可能となる。また、アナログの特性違いのセルを複数構成しておき、個別評価後に所望の特性を選択的に使用できる製品とすれば製品開発サイクルの短縮効果も得られる。
【００６２】
（実施の形態４）
図８は、半導体製品４の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。なお、以下の説明では、上述した構成要素と同一の構成要素には同一の符号を付し、その説明を省略する。
【００６３】
図８中、接続パッド部８２は、同一電極内に５つの内部パッド部（パッド部８２ａ、パッド部８２ｂ、パッド部８２ｃ、パッド部８２ｄ、パッド部８２ｅ）を有しており、電源電圧（ＶＤＤ）に固定した信号を各内部パッド部に出力している。また、接続パッド部８３は、同一電極内に５つの内部パッド部（パッド部８３ａ、パッド部８３ｂ、パッド部８３ｃ、パッド部８３ｄ、パッド部８３ｅ）を有しており、接地電圧（ＧＮＤ）に固定した信号を各内部パッドに出力している。
【００６４】
また、図８中、パッド部８２ａ、パッド部８２ｂ、パッド部８２ｄ上に金属バンプが形成されており、また、接続パッド８３中のパッド部８３ｃ、パッド部８３ｅ上に金属バンプが形成されている。この構成により、接続パッド部８２ａと接続している配線８５ａの電位は、電源電圧と同電位に固定される。同様に、接続パッド部８２ｂと接続している配線８５ｂの電位は、電源電圧と同電位に固定され、また、接続パッド部８２ｄと接続している配線８５ｄの電位は、電源電圧と同電位に固定される。
【００６５】
一方、接続パッド部８２ｃと接続している配線８５ｃの電位は、接地電圧と同電位に固定される。同様に、接続パッド部８２ｅと接続している配線８５ｅの電位も、接地電圧と同電位に固定される。また、図８に示すように、配線８５の一部は、実装後も外部に露出するように配置されている。
【００６６】
この構成により、配線８５の各配線の電位は、金属バンプを形成する位置の選択により電源電圧か接地電圧のいずれかに選択することができる。よって、本実施の形態４の半導体製品４は、フリップチップパッケージ構成時に固有のＩＤ相当の情報を製品個別に保持することができる。また、そのＩＤ情報は、フリップチップ実装後も、パッケージ外部に露出する基板上配線の信号レベルを観測することによって確認が可能である。
【００６７】
（実施の形態５）
図９は、半導体製品５の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図である。なお、以下の説明では、上述した構成要素と同一の構成要素には同一の符号を付し、その説明を省略する。本実施の形態の特徴は、接続パッド８２と接続パッド８３が、半導体チップ１０の内蔵の機能ブロックの動作イネーブル選択信号に接続している点にある。
【００６８】
図９に示すように、例えば、電源電圧と同電位の信号を出力する接続パッド８２ｄは、金属バンプと配線を介して機能ブロックＲＡＭ０_ＥＮに接続し、当該機能ブロックの動作を有効としている。接地電圧と同電位の信号を出力する接続パッド８３ｃは、金属バンプと配線を介して機能ブロックＲＯＭ２_ＥＮに接続し、当該機能ブロックの動作を無効としている。
【００６９】
この構成により、本実施の形態５の半導体製品５は、半導体チップに内蔵のＲＯＭ空間の動作・非動作や、内蔵ＲＡＭの動作・非動作について、フリップチップ実装する時点で選択する事ができ、不必要な機能ブロックの動作を止める事ができる。これにより、電力消費を抑えることが可能である。また、金属バンプの形成位置は複数ある組合せの中から選択することができるので、同一の半導体チップ１０と小型積層基盤１３のデザインを変更する事無く容易に、見かけ上で異なる仕様の製品を提供することが可能となる。
【００７０】
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。例えば、接続パッドにおいて、同一電極内で形成されるパッド部の数、配置等は上述したものに限られるものではなく、設計目的に応じて適宜変更することができる。
【産業上の利用可能性】
【００７１】
本発明の半導体製品は、フリップチップ実装の半導体製品に関し、半導体製品を解析、試験、及び評価をするのに有用である。
【図面の簡単な説明】
【００７２】
【図１】本実施の形態１の半導体製品１における、半導体チップ表面の接続パッドと小型積層基盤表面の電極の配置関係を示す図
【図２】フリップチップ実装後の半導体製品１の外観斜視図
【図３】半導体製品１の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図４】半導体チップ上において金属バンプを形成する位置を変えた場合の小型積層基盤表面の透過図
【図５】半導体製品２の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図６】半導体製品２の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図７】半導体製品３の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図８】半導体製品４の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図９】半導体製品５の貼り合わせ後の、小型積層基盤１３の表面上の電極と半導体チップ１０の接続パッドの配置関係を示す透過図
【図１０】従来の半導体チップ表面の接続パッドと小型積層基盤表面の電極との配置関係を示す図
【符号の説明】
【００７３】
１                              半導体製品
１０                              半導体チップ
１１、１２、１７                  接続パッド
１２ａ、１２ｂ、１７ａ、１７ｂ    内部パッド
１８ａ、１８ｂ、１９ａ、１９ｂ    電極
１３                              小型積層基盤
１５                              配線
１６                              ハンダボール端子
【図１】
2007220906.tif 000003
【図２】
2007220906.tif 000004
【図３】
2007220906.tif 000005
【図４】
2007220906.tif 000006
【図５】
2007220906.tif 000007
【図６】
2007220906.tif 000008
【図７】
2007220906.tif 000009
【図８】
2007220906.tif 000010
【図９】
2007220906.tif 000011
【図１０】
2007220906.tif 000012