(57)【要約】【課題】半導体試験装置の測定端子により検査するデバイス数を向上させる。【解決手段】ウェハ１００上に複数の集積回路１０２，１０３を有し、集積回路を形成するためのフォトマスクに第１〜第ｎのデバイスパターンがあり、集積回路のある機能が正常であることを確認するための検査結果出力が、第１〜第ｎのデバイスパターンに対応する集積回路毎に違った特性を持つように形成されている。これにより、半導体試験装置の共通の測定器（測定端子）で複数の集積回路の検査結果出力を観測でき、より容易にデバイスの同時測定数を向上することができる。【選択図】図１
2007163267.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ上に複数の集積回路を有し、前記集積回路のある機能が正常であることを確認するための検査結果出力が、前記ウェハ上の所定領域に配置された集積回路毎に違った特性を持つように形成されていることを特徴とする半導体集積回路。
【請求項２】
前記集積回路を形成するためのフォトマスクに第１〜第ｎのデバイスパターンがあり、前記ウェハ上の所定領域に配置された集積回路は、前記第１〜第ｎのデバイスパターンに対応する集積回路である請求項１記載の半導体集積回路。
【請求項３】
前記検査結果出力が集積回路毎に時間を変えて出力する特性を持つ請求項１または２記載の半導体集積回路。
【請求項４】
前記検査結果出力が集積回路毎に検査結果である信号の周波数を変えて出力する特性を持つ請求項１または２記載の半導体集積回路。
【請求項５】
請求項１または２記載の半導体集積回路の検査方法であって、集積回路毎の検査結果出力の特性の違いを利用して、複数の集積回路を同時に検査することを特徴とする半導体集積回路の検査方法。
【請求項６】
請求項３記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が前記集積回路毎に時間差をもって出力されることを利用して、共通の測定器で前記複数の集積回路の検査結果出力を観測することを特徴とする半導体集積回路の検査方法。
【請求項７】
請求項４記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が前記集積回路毎に異なる周波数で出力されることを利用して、共通の測定器で前記複数の集積回路の検査結果出力を観測することを特徴とする半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同時に検査出来る集積回路の個数を増やすことが可能な半導体集積回路およびその検査方法に関する。
【背景技術】
【０００２】
図５は従来の半導体集積回路の試験装置の構成例を示すもので、２つのデバイス(半導体集積回路)を同時に試験する場合を示す。
【０００３】
図５において、２１は半導体試験装置、２２，２３は被測定デバイス１ｓｔＤＵＴ、２ｎｄＤＵＴでそれぞれ、１つの電源端子、１つの入力端子、２つの出力端子を有する。
【０００４】
２４は、半導体試験装置２１から被測定デバイス１ｓｔＤＵＴ２２、２ｎｄＤＵＴ２３の電源端子に接続する電源、２５は、半導体試験装置２１から被測定デバイス１ｓｔＤＵＴ２２、２ｎｄＤＵＴ２３の入力端子に接続する入力、２６，２７は被測定デバイス１ｓｔＤＵＴ２２の出力端子、２８，２９は被測定デバイス２ｎｄＤＵＴ２３の出力端子、でそれぞれ半導体試験装置２１に個別に接続する必要がある。
【０００５】
また、出力端子と半導体試験装置の間に回路を加えて、半導体試験装置に接続する信号線数を減少させるものもある(特許文献１，２参照)。特許文献１の半導体集積回路の試験装置及び方法には、共通仕様のデバイスに、被測定端子減少回路を加えて測定端子を減少させる点が記載されている。また、特許文献２の半導体検査装置には、共通仕様のデバイスと半導体検査装置の間に測定・演算回路を設ける点が記載されている。
【特許文献１】特開２００３-８４０４５号公報
【特許文献２】特開２００２-１３１３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、規模が大きいデバイスでは、多ピン化により複数デバイスの同時測定が困難になっている。また、規模が小さいデバイスではより検査コストを下げることが求められ、より同時測定数を増やすことが求められている。
【０００７】
しかし、半導体試験装置の測定端子数には限りがあり、測定端子数を超える同時測定は外部回路を追加する必要がある等、困難であった。
【０００８】
したがって、本発明の目的は、半導体試験装置の測定端子により検査するデバイス数を向上させることができる半導体集積回路およびその検査方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の請求項１記載の半導体集積回路は、ウェハ上に複数の集積回路を有し、集積回路のある機能が正常であることを確認するための検査結果出力が、ウェハ上の所定領域に配置された集積回路毎に違った特性を持つように形成されている。
【００１０】
請求項２記載の半導体集積回路は、請求項１記載の半導体集積回路において、集積回路を形成するためのフォトマスクに第１〜第ｎのデバイスパターンがあり、ウェハ上の所定領域に配置された集積回路は、第１〜第ｎのデバイスパターンに対応する集積回路である。
【００１１】
請求項３記載の半導体集積回路は、請求項１または２記載の半導体集積回路において、検査結果出力が集積回路毎に時間を変えて出力する特性を持つ。
【００１２】
請求項４記載の半導体集積回路は、請求項１または２記載の半導体集積回路において、検査結果出力が集積回路毎に検査結果である信号の周波数を変えて出力する特性を持つ。
【００１３】
請求項５記載の半導体集積回路の検査方法は、請求項１または２記載の半導体集積回路の検査方法であって、集積回路毎の検査結果出力の特性の違いを利用して、複数の集積回路を同時に検査する。
【００１４】
請求項６記載の半導体集積回路の検査方法は、請求項３記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が集積回路毎に時間差をもって出力されることを利用して、共通の測定器で複数の集積回路の検査結果出力を観測する。
【００１５】
請求項７記載の半導体集積回路の検査方法は、請求項４記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が集積回路毎に異なる周波数で出力されることを利用して、共通の測定器で複数の集積回路の検査結果出力を観測する。
【発明の効果】
【００１６】
本発明の請求項１記載の半導体集積回路によれば、ウェハ上に複数の集積回路を有し、集積回路のある機能が正常であることを確認するための検査結果出力が、ウェハ上の所定領域に配置された集積回路毎に違った特性を持つように形成されているので、半導体試験装置の共通の測定器（測定端子）で複数の集積回路の検査結果出力を観測でき、より容易にデバイスの同時測定数を向上することができる。
【００１７】
本発明の請求項２記載の半導体集積回路によれば、集積回路を形成するためのフォトマスクに第１〜第ｎのデバイスパターンがあり、ウェハ上の所定領域に配置された集積回路は、第１〜第ｎのデバイスパターンに対応する集積回路であるので、１フォトマスクの第１〜第ｎのデバイスパターンにより、検査結果出力の特性が異なる複数の集積回路を容易に形成することができる。
【００１８】
請求項３では、検査結果出力が集積回路毎に時間を変えて出力する特性を持つので、共通の測定器で第１〜第ｎのデバイスパターンに対応する集積回路の検査結果出力を時間差をもって観測することができる。
【００１９】
請求項４では、検査結果出力が集積回路毎に検査結果である信号の周波数を変えて出力する特性を持つので、共通の測定器で第１〜第ｎのデバイスパターンに対応する集積回路の検査結果出力を周波数成分を解析することにより観測することができる。
【００２０】
本発明の請求項５記載の半導体集積回路の検査方法によれば、請求項１または２記載の半導体集積回路の検査方法であって、集積回路毎の検査結果出力の特性の違いを利用して、複数の集積回路を同時に検査するので、半導体試験装置の共通の測定器で複数の集積回路の検査結果出力を観測できる。すなわち、同一基板上で同時測定を行う集積回路の検査結果出力特性を変えることにより、より容易に、複数の集積回路の検査結果出力を同一の測定器で測定することができる。このため、検査に必要な端子数を減らして検査コストを下げるとともに、同時測定を行うデバイス数を向上することができる。
【００２１】
本発明の請求項６記載の半導体集積回路の検査方法によれば、請求項３記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が集積回路毎に時間差をもって出力されることを利用して、共通の測定器で複数の集積回路の検査結果出力を観測するので、共通の測定器で複数の集積回路の検査結果出力を時間差をもって観測でき、請求項５と同様の効果が得られる。
【００２２】
本発明の請求項７記載の半導体集積回路の検査方法によれば、請求項４記載の半導体集積回路の検査方法であって、検査用の入力を共通の入力装置から複数の集積回路に同時に与え、検査結果が集積回路毎に異なる周波数で出力されることを利用して、共通の測定器で複数の集積回路の検査結果出力を観測するので、共通の測定器で複数の集積回路の検査結果出力を周波数成分を解析することにより観測でき、請求項５と同様の効果が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図１〜図４に基づいて説明する。
【００２４】
図１（ａ）は本発明の実施の形態による半導体集積回路の概念図、（ｂ）はその半導体集積回路の試験を示す構成図である。
【００２５】
図１に示すように、半導体集積回路が作られる基板となるウェハ１００上に複数の集積回路を有する。集積回路を形成するためのフォトマスクには第１〜第ｎのデバイスパターンがあり、集積回路のある機能が正常であることを確認するための検査結果出力が、第１〜第ｎのデバイスパターンに対応する集積回路毎に違った特性を持つように形成されている。
【００２６】
この場合、図１において、１０１はフォトマスクを使ったデバイス形成で、１フォトマスク分に相当する領域である。今回の例では、フォトマスクに２つのデバイス分のパターンがあるものとしている。１０２は被測定デバイス１ｓｔＤＵＴであり、フォトマスクの１つのデバイスパターンにより作られる集積回路である。１０３は被測定デバイス２ｎｄＤＵＴであり、フォトマスクのもう１つのデバイスパターンにより作られる集積回路である。
【００２７】
１０４は被測定デバイス１ｓｔＤＵＴ１０２内の信号１ｓｔＤＵＴＯＵＴである。１０５は被測定デバイス２ｎｄＤＵＴ１０３内の信号２ｎｄＤＵＴＯＵＴである。１０６は被測定デバイス１ｓｔＤＵＴ１０２内のフリップフロップ１ｓｔＤＵＴＦＦであり、被測定デバイス１ｓｔＤＵＴ１０２では使用されない。１０７は被測定デバイス２ｎｄＤＵＴ１０３内のフリップフロップ２ｎｄＤＵＴＦＦであり、被測定デバイス２ｎｄＤＵＴＯＵＴ１０５を入力とする。
【００２８】
１０８は被測定デバイス１ｓｔＤＵＴ１０２のオープンドレイン出力端子１ｓｔＤＵＴＯＤであり、信号１ｓｔＤＵＴＯＵＴ１０４を入力とする。１０９は被測定デバイス２ｎｄＤＵＴ１０３のオープンドレイン出力端子２ｎｄＤＵＴＯＤであり、フリップフロップ２ｎｄＤＵＴＦＦ１０７の出力を入力とする。
【００２９】
１２０は半導体試験装置であり、オープンドレイン出力端子１ｓｔＤＵＴＯＤ１０８とオープンドレイン出力端子２ｎｄＤＵＴＯＤ１０９は、同一の測定器(測定端子)１２１に接続され、半導体試験装置１２０内の機能によりプルアップされる。１２２は半導体試験装置１２０から被測定デバイス１ｓｔＤＵＴ１０２、２ｎｄＤＵＴ１０３に共通に接続する電源である。１２３は半導体試験装置１２０から被測定デバイス１ｓｔＤＵＴ１０２、２ｎｄＤＵＴ１０３に共通に接続する入力信号である。
【００３０】
被測定デバイス１ｓｔＤＵＴ１０２と被測定デバイス２ｎｄＤＵＴ１０３の違いは、信号１ｓｔＤＵＴＯＵＴ１０４/２ｎｄＤＵＴＯＵＴ１０５とオープンドレイン出力端子１ｓｔＤＵＴＯＤ１０８/２ｎｄＤＵＴＯＤ１０９の間に、フリップフロップ１ｓｔＤＵＴＦＦ１０６/２ｎｄＤＵＴＦＦ１０７が入っていないか、又は入っているかであり、フォトマスク上では、１ｓｔＤＵＴＦＦ１０６と２ｎｄＤＵＴＦＦ１０７部分のデバイスパターンは同一であり、集積回路１ｓｔＤＵＴ１０２、２ｎｄＤＵＴ１０３で異なる配線パターンとすることによりテスト時の特性を変えている。この差はデバイスのある試験モードでのみ有効になり、通常の使用状態ではまったく同一の構成になるように回路が構成される。
【００３１】
図２に図１の実施形態における波形を示す。
【００３２】
図２において、４０１は信号１ｓｔＤＵＴＯＵＴ１０４及びオープンドレイン出力端子１ｓｔＤＵＴＯＤ１０８の第１の波形である。４０２は信号２ｎｄＤＵＴＯＵＴ１０５の第２の波形である。４０３はオープンドレイン出力端子２ｎｄＤＵＴＯＤ１０９の第３の波形であり、フリップフロップ２ｎｄＤＵＴＦＦ１０７により第１の波形から１サイクル遅れている。４０４は第１の波形と第３の波形が重ねあわされた、測定器１２１で観測される波形である。
【００３３】
本実施の形態によれば、被測定デバイス１ｓｔＤＵＴ１０２、２ｎｄＤＵＴ１０３で同じ出力が期待される信号１ｓｔＤＵＴＯＵＴ１０４と信号２ｎｄＤＵＴＯＵＴ１０５を、時間をずらして同一の測定器(測定端子)１２１で観測することが可能になり、半導体試験装置１２０で使用する測定端子数を減らすことができる。
【００３４】
図３は図１を一般的にした別の実施の形態の半導体集積回路であり、（ａ）は半導体集積回路の概念図、（ｂ）はその半導体集積回路の検査を示す構成図である。
【００３５】
図１と図３の違いは、フリップフロップ１ｓｔＤＵＴＦＦ１０６/２ｎｄＤＵＴＦＦ１０７、オープンドレイン出力端子１ｓｔＤＵＴＯＤ１０８/２ｎｄＤＵＴＯＤ１０９に変えて１ｓｔＤＵＴ１検査出力３１０/２ｎｄＤＵＴ１検査出力３１３、１ｓｔＤＵＴ２検査出力３１１/２ｎｄＤＵＴ２検査出力３１４、を備えること、通常動作時の１ｓｔＤＵＴ通常出力３１２/２ｎｄＤＵＴ通常出力３１５を明示したことである。
【００３６】
図３において検査時は、被測定デバイス１ｓｔＤＵＴ３０２は１ｓｔＤＵＴ１検査出力を使用、被測定デバイス２ｎｄＤＵＴ３０３は２ｎｄＤＵＴ２検査出力を使用することにより、被測定デバイス１ｓｔＤＵＴ３０２/２ｎｄＤＵＴ３０３の検査結果を共通の測定器(測定端子)３２１で観測することを可能とし、通常動作時は、１ｓｔＤＵＴ通常出力３１２/２ｎｄＤＵＴ通常出力３１５を使用することにより、被測定デバイス１ｓｔＤＵＴ３０２/２ｎｄＤＵＴ３０３が同じ特性の製品となる。１ｓｔＤＵＴ通常出力３１２と２ｎｄＤＵＴ通常出力３１５は、個別に(シーケンシャルに)検査を行う必要があるが、他の内部機能については同一の測定器(測定端子)３２１で同時測定が可能である。
【００３７】
なお、上記の実施の形態では、特性を変えてつくるデバイスの数を１ｓｔＤＵＴ１０２/２ｎｄＤＵＴ１０３の２つ、同時に測定するデバイスの個数を２つ、として説明したが２つに限定されるものではなく、チップサイズ、デバイスの端子数等の他の要因を満たす限り任意に設定できる。
【００３８】
また、上記の実施の形態では、検査結果出力をデバイス毎に時間差をつけることにより、同一の測定端子で観測可能としたが、検査結果出力の周波数特性を変えて同一の測定器(測定端子)に重ね合わせた信号を与え、半導体試験装置側で特定の周波数成分があるかを解析することにより、同一の測定端子で検査結果を観測することも可能になる。
【００３９】
図４は、本発明の別の実施の形態において、周波数特性を変えた場合の信号である。
【００４０】
図４に示すように、１ｓｔＤＵＴ１検査出力３１０が波形５０１を出力し、２ｎｄＤＵＴ２検査出力３１４が波形５０２を出力すると、測定器３２１では波形５０３が観測される。同一の測定器３２１で観測される波形５０３を解析することにより、被測定デバイス１ｓｔＤＵＴ３０２から検査結果が返ってきているか、被測定デバイス２ｎｄＤＵＴ３０３から検査結果が返ってきているか、を確認することができる。
【００４１】
１ｓｔＤＵＴ１検査出力３１０、１ｓｔＤＵＴ２検査出力３１１、２ｎｄＤＵＴ１検査出力３１３、２ｎｄＤＵＴ２検査出力３１４は、検査結果１ｓｔＤＵＴＯＵＴ３０４、２ｎｄＤＵＴＯＵＴ３０５の出力特性により、１ｓｔＤＵＴＯＵＴ３０４、２ｎｄＤＵＴＯＵＴ３０５の出力を周波数変換する周波数変換器としてもよいし、検査結果１ｓｔＤＵＴＯＵＴ３０４、２ｎｄＤＵＴＯＵＴ３０５の出力を受けて特有の周波数信号を発生させる信号発生器としてもよい。
【００４２】
また、本実施の形態では、分かりやすくするため、同時測定されるデバイスの１つがショートしている場合等の、同時測定される他のデバイスの検査に影響を与える場合の対策が省略されているが、電源にリレーを入れ検査系に影響を与えないようにする、プリテストを行う、検査順番を考慮する、等の対策により、測定デバイスに異常がある場合も問題なく試験を行うことが可能になる。
【産業上の利用可能性】
【００４３】
本発明に係る半導体集積回路およびその検査方法は、半導体試験装置の測定端子により同時に検査するデバイス数を向上するための手段として有用である。
【図面の簡単な説明】
【００４４】
【図１】（ａ）は本発明の実施形態のよる半導体集積回路の概念図、（ｂ）はその試験を示す構成図である。
【図２】図１の実施の形態における波形図である。
【図３】（ａ）は本発明の別の実施形態のよる半導体集積回路の概念図、（ｂ）はその試験を示す構成図である。
【図４】本発明の別の実施の形態において、周波数特性を変えた場合の波形図である。
【図５】従来の半導体集積回路の試験を示す構成図である。
【符号の説明】
【００４５】
１００，３００  ウェハ
１０１，３０１  フォトマスク１ショット相当のデバイス
１０２，３０２  被測定デバイス１ｓｔＤＵＴ
１０３，３０３  被測定デバイス２ｎｄＤＵＴ
１０４,１０５  信号１ｓｔＤＵＴ/２ｎｄＤＵＴＯＵＴ
１０６,１０７  フリップフロップ１ｓｔＤＵＴ/２ｎｄＤＵＴＦＦ
１０８,１０９  オープンドレイン出力端子１ｓｔＤＵＴ/２ｎｄＤＵＴＯＤ
１２０，３２０  半導体試験装置
【図１】
2007163267.tif 000003
【図２】
2007163267.tif 000004
【図３】
2007163267.tif 000005
【図４】
2007163267.tif 000006
【図５】
2007163267.tif 000007