(57)【要約】【課題】層間絶縁膜材料として使用される低誘電率膜の吸湿に起因する半導体装置の不良発生率を抑制する。【解決手段】低誘電率膜を含む層間絶縁膜にダマシン法を用いてメタル配線を形成する際、工程間の待ち時間および保管環境の湿度に基づいて半導体基板の判定を行い、良と判定された半導体基板のみを次工程に進めることで不良率を管理する。また、不良判定となった半導体基板は、吸湿した水分を除去する別の工程を経て再び元の製造工程に復帰させるか、もしくは製造工程から排除する。また、低誘電率膜に吸湿した水分を除去するのに適した製造工程とベークを一貫して行うことで、吸湿量が少ない半導体装置を製造する。【選択図】図１
2007242982.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数の半導体基板の主面上に低誘電率膜を含む絶縁膜を形成する工程と、
（ｂ）フォトレジスト膜をマスクにしたドライエッチングで前記絶縁膜にトレンチおよびホールを形成する工程と、
（ｃ）前記トレンチおよびホールの内部を含む前記絶縁膜上にメタル膜を埋め込む工程と、
（ｄ）前記絶縁膜上の前記メタル膜を化学的機械研磨することによって、前記トレンチおよびホールの内部に前記メタル膜からなる配線を形成する工程と、
を含む半導体装置の製造方法であって、
前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までに経過した時間を測定し、前記時間が所定の値以上である前記半導体基板と、前記時間が所定の値未満である前記半導体基板とを選別し、前記時間が所定の値未満である前記半導体基板のみを次工程に進めることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までの間に前記半導体基板が曝露された空間の湿度を測定し、前記湿度と前記時間とに基づいて算出される値が所定の値以上である前記半導体基板と、前記値が所定の値未満である前記半導体基板とを選別し、前記値が所定の値未満である前記半導体基板のみを次工程に進めることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記工程（ａ）の終了後から前記フォトレジスト膜を形成するまでに経過した時間が所定の値以上である前記半導体基板に対し、前記フォトレジスト膜を除去した後、前記半導体基板にベーク処理を施し、再度フォトレジスト膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記時間に重み付け係数を乗じて積算した換算経過時間が所定の値以上である前記半導体基板と、前記換算経過時間が所定の値未満である前記半導体基板とを選別することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記重み付け係数は、処理工程の内容による吸湿速度の差を反映させたものであることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記重み付け係数は、処理工程の内容による吸湿速度の差と、前記半導体基板が搬送・保管される環境の差を反映させたものであることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項７】
前記工程（ｂ）、工程（ｃ）または工程（ｄ）の直前に前記半導体基板をベーク処理する工程をさらに含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記ベーク処理とその直後の工程との間における前記半導体基板の搬送経路を真空環境にすることを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
（ａ）複数の半導体基板の主面上に低誘電率膜を含む絶縁膜を形成する装置と、
（ｂ）フォトレジスト膜をマスクにしたドライエッチングで前記絶縁膜にトレンチおよびホールを形成する装置と、
（ｃ）前記トレンチおよびホールの内部を含む前記絶縁膜上にメタル膜を埋め込む装置と、
（ｄ）前記絶縁膜上の前記メタル膜を化学的機械研磨することによって、前記トレンチおよびホールの内部に前記メタル膜からなる配線を形成する装置と、
（ｅ）前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までに経過した時間を測定する手段とを含む半導体製造装置。
【請求項１０】
前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までの間に前記半導体基板が曝露された空間の湿度を測定する手段をさらに含むことを特徴とする請求項９記載の半導体製造装置。
【請求項１１】
前記半導体基板が曝露された空間の湿度を測定する手段は、前記半導体基板を搬送・保管する際に用いる容器内に設置されることを特徴とする請求項１０記載の半導体製造装置。
【請求項１２】
前記装置（ｂ）、装置（ｃ）または装置（ｄ）に前記半導体基板をベーク処理する装置が設けられていることを特徴とする請求項９記載の半導体製造装置。
【請求項１３】
前記装置（ｂ）、装置（ｃ）または装置（ｄ）と前記ベーク装置との間における前記半導体基板の搬送経路が真空環境であることを特徴とする請求項１２記載の半導体製造装置。
【請求項１４】
（ａ）複数の半導体基板の主面上に低誘電率膜を含む絶縁膜を形成する工程と、
（ｂ）フォトレジスト膜をマスクにしたドライエッチングで前記絶縁膜にトレンチおよびホールを形成する工程と、
（ｃ）前記トレンチおよびホールの内部を含む前記絶縁膜上にメタル膜を埋め込む工程と、
（ｄ）前記絶縁膜上の前記メタル膜を化学的機械研磨することによって、前記トレンチおよびホールの内部に前記メタル膜からなる配線を形成する工程と、
（ｅ）前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までに経過した時間が所定の値以上である前記半導体基板と、前記時間が所定の値未満である前記半導体基板とを選別する制御システムと、
を備えた半導体製造システム。
【請求項１５】
前記制御システムは、前記選別の結果を事前に予想し、前記予想した結果が所望の結果となるよう、前記複数の半導体基板の処理順序を変更することを特徴とする請求項１４記載の半導体製造システム。
【請求項１６】
前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までの間に前記半導体基板が曝露された空間の湿度を測定する手段をさらに有し、前記湿度と前記時間とに基づいて算出される値が所定の値以上である前記半導体基板と、前記値が所定の値未満である前記半導体基板とを選別することを特徴とする請求項１４記載の半導体製造システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、低誘電率膜を含む層間絶縁膜にダマシン(Damascene)法を用いてメタル配線を形成する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年の半導体製造工程のうち、配線形成工程では、ダマシン(Damascene)法によってＣｕ（銅）配線を形成している。ダマシン法によるＣｕ配線の形成は、例えば次のような方法で行われる。
【０００３】
まず、図６に示すように、半導体基板１００上にバリア膜１０１、層間絶縁膜１０２およびキャップ膜１０３を堆積する。図示はしないが、バリア膜１０１の下層の半導体基板１００には、ＭＯＳトランジスタなどの半導体素子（図示せず）および下層配線が形成されている。
【０００４】
従来、層間絶縁膜１０２には、酸化シリコン系あるいは窒化シリコン系の絶縁膜が使用されていたが、ダマシン法でＣｕ配線を形成する場合は、配線間容量を低減するために、フッ素含有酸化シリコン膜や炭素含有酸化シリコン膜といった無機系絶縁膜の他、有機系絶縁膜、多孔質絶縁膜、さらにはこれらの積層膜などのように、窒化シリコン膜よりも誘電率が低い絶縁膜（以下、低誘電率膜という）が使用される（例えば非特許文献１および非特許文献２参照）。
【０００５】
次に、図７に示すように、キャップ膜１０３上に反射防止膜１０４と第１のフォトレジスト膜１０５とを形成し、フォトレジスト膜１０５をマスクにした周知のドライエッチングでキャップ膜１０３と層間絶縁膜１０２とにホール１０６を形成する。次に、フォトレジスト膜１０５と反射防止膜１０４とを除去した後、図８に示すように、キャップ膜１０３上に反射防止膜１０７と第２のフォトレジスト膜１０８とを形成し、フォトレジスト膜１０８をマスクにしたドライエッチングでキャップ膜１０３と層間絶縁膜１０２とにトレンチ１０９を形成する。
【０００６】
次に、フォトレジスト膜１０８と反射防止膜１０７とを除去した後、図９に示すように、キャップ膜１０３をマスクにしてホール１０６の底部のバリア膜１０１をドライエッチングし、ホール１０６の底部に下層配線（図示せず）を露出させる。次に、図１０に示すように、スパッタリング法、ＣＶＤ法あるいはメッキ法などを用いてキャップ膜１０３上にＣｕ膜１１０を形成し、トレンチ１０９およびホール１０６の内部にＣｕ膜１１０を埋め込む。その後、キャップ膜１０３上の不要なＣｕ膜１１０を化学的機械研磨法で除去することにより、図１１に示すように、トレンチ１０９およびホール１０６の内部にＣｕ配線１１０ａが形成される。以下、上記と同様の工程を繰り返すことにより、Ｃｕ配線１１０ａの上層に複数層のＣｕ配線を順次形成する。
【非特許文献１】M. Tada, et al., proc. IITC 2002 , p.12 (2002)
【非特許文献２】K. Higashi, et al., proc. IITC 2002 , p.15 (2002)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
層間絶縁膜材料として使用される低誘電率膜は、その組成や構造に起因して、既存の材料（酸化シリコン膜、窒化シリコン膜）よりも吸湿性が高いという特徴がある。一方、Ｃｕ配線の形成工程で低誘電率膜上に積層する反射防止膜やバリア膜は、低誘電率膜よりも緻密でガス透過性が低い。そのため、低誘電率膜中に取り込まれた水分が膜中に閉じ込められ、Ｃｕ配線の腐食を引き起こす原因となることが知られている。また、低誘電率膜をエッチングする際に膜中から脱離した水分がエッチング特性を変動させ、例えばホール加工においては、開口不良を引き起こすことが本発明者らによって明らかとなった。このように、低誘電率膜の吸湿は、半導体装置の製造歩留まりを低下させる要因となる。
【０００８】
しかし、半導体製造工程では、多くの工程で純水や薬液を用いた半導体ウエハ（以下、ウエハという）の洗浄が行われる。これに加えて、上記したダマシン法によるＣｕ配線の形成工程では、薬液を使ったＣｕ膜の化学的機械研磨が行われるため、低誘電率膜の吸湿を十分に抑制することは困難である。
【０００９】
また、低誘電率膜の吸湿量は、様々な要因によって大きく変動する。例えば絶縁膜堆積工程やフォトリソグラフィ工程ではウエハを加熱する場合があるので、その際に水分が膜中から脱離する。また、低誘電率膜は大気中で吸湿が起こるので、ウエハを大気中で保管する時間の長短によって吸湿量が変動する。さらに、低誘電率膜上にガス透過性が低い他の膜が積層されている場合には、大気中の水分が低誘電率膜に吸収されるまでの時間が長くなる。
【００１０】
また、半導体製造施設では、複数種類の半導体製品を同時に並行して製造する場合が多いため、処理工程の手順や処理条件が異なる複数枚のウエハが同時進行で処理される。そのため、ウエハの処理スケジュールは複雑になり、同じ半導体製品用のウエハであっても、処理工程間の保管時間が同一になるとは限らない。
【００１１】
以上のような理由から、低誘電率膜の吸湿に起因する不良発生率を管理して半導体装置の品質保証を図るためには、新たな管理手法が必要となる。
【００１２】
本発明の目的は、低誘電率膜の吸湿に起因する不良発生率を有効に低減することができる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明による半導体装置の製造方法は、（ａ）複数の半導体基板の主面上に低誘電率膜を含む絶縁膜を形成する工程と、（ｂ）フォトレジスト膜をマスクにしたドライエッチングで前記絶縁膜にトレンチおよびホールを形成する工程と、（ｃ）前記トレンチおよびホールの内部を含む前記絶縁膜上にメタル膜を埋め込む工程と、（ｄ）前記絶縁膜上の前記メタル膜を化学的機械研磨することによって、前記トレンチおよびホールの内部に前記メタル膜からなる配線を形成する工程とを含み、前記工程（ａ）の終了後から前記工程（ｂ）、工程（ｃ）または工程（ｄ）の開始までに経過した時間を測定し、前記時間が所定の値以上である前記半導体基板と、前記時間が所定の値未満である前記半導体基板とを選別し、前記時間が所定の値未満である前記半導体基板のみを次工程に進めるものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
低誘電率膜を含む層間絶縁膜にダマシン法を用いてメタル配線を形成する半導体装置において、低誘電率膜の吸湿に起因する半導体装置の不良発生率を抑制できるので、半導体装置の製造歩留まりが向上する。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１に係る配線形成工程を示すフロー図である。なお、図１は、１層の配線を形成する工程のみを示しているが、実際の半導体装置の製造工程では、図１に示すフローを複数回繰り返すことによって、複数層の配線を形成することに留意すべきである。
【００２０】
図１に示す工程は、ウエハ上に低誘電率膜を含む絶縁膜を堆積する絶縁膜堆積工程（３０１）と、上記絶縁膜上にフォトレジスト膜を塗布して露光および現像を行うリソグラフィ工程（３０２）と、上記フォトレジスト膜をマスクにしたエッチングで、絶縁膜にホールおよびトレンチを形成する絶縁膜エッチング工程（３０３）と、ホールおよびトレンチの内部にＣｕ膜を埋め込んで化学的機械研磨を行うメタル埋め込み工程（３０４）とからなる。ダマシン法によるＣｕ配線の形成方法については、図７〜図１２を用いて説明したので、重複する部分については、繰り返して説明しない。
【００２１】
図１に示す各処理工程で使用される処理装置は、信号線２０１を介して生産制御装置２００に接続されており、予め設定された複数の処理条件のうち、生産制御装置２００によって指示された処理条件に従ってウエハの処理を行う。生産制御装置２００は、例えば大型計算機（サーバー）で構成されており、互いに異なる識別符号によって区別された複数枚のウエハの処理工程や処理条件など、ウエハを処理するために必要な情報が予め入力されている。ウエハの処理が終了すると、処理装置は、処理開始時刻、処理終了時刻、処理エラー発生状況などを含むウエハの処理情報を生産制御装置２００に送信する。
【００２２】
処理が終了したウエハは、処理装置から取り出されて搬送手段に搭載される。生産制御装置２００は、ウエハが搭載された搬送手段に対し、次工程の処理装置を指示する。生産制御装置２００から指示を受けた搬送手段は、生産制御装置２００が示した処理装置の受け入れ口へウエハを移動させる。ウエハが受け入れ口に到着すると、処理装置は、そのウエハの識別符号を生産制御装置２００へ送信し、処理条件を問い合わせる。
【００２３】
一方、生産制御装置２００は、前工程の処理装置から受信した処理結果と、予め記録されているウエハの処理履歴とに基づいて、ウエハの不良判定を行う。すなわち、ウエハが次工程の処理装置の受け入れ口に到達し、続いて当該ウエハの識別符号が読み取られて生産制御装置２００へ送信されると、生産制御装置２００は、当該ウエハの不良判定を行う。そして、判定結果が良となれば、予め入力された処理条件の中から、問い合わせがあった処理条件を検索し、該当する処理条件に従った処理の開始を処理装置へ指示する。他方、判定結果が不良となれば、当該ウエハを処理工程から除外するよう指示する。
【００２４】
上記不良判定は、ウエハ上に形成された低誘電率膜の吸湿量を一定量以下に管理することを目的としている。そこで、予め図２に示すような低誘電率膜の吸湿量と不良発生率との関係を算出し、不良発生率が一定以下となる吸湿量を基準として不良判定を行う。
【００２５】
ウエハは、搬送手段によって一つの処理工程から次の処理工程に搬送される途中や保管中に大気に曝されるので、ウエハ上の低誘電率膜が大気中の水分を吸収する。また、処理工程中においても、純水や薬液を用いた洗浄などが行われるので、低誘電率膜が水分を吸収する。しかし、同じ処理工程で処理されるウエハであっても、処理装置の空き待ち時間やウエハの優先度などにより、大気に曝される時間はウエハ毎に異なる。また、処理工程によっては、吸湿が起こる低誘電率膜上に他の絶縁膜やフォトレジスト膜が積層されているので、低誘電率膜の吸湿量を直接測定することは困難である。
【００２６】
そこで、予め処理工程間の経過時間と低誘電率膜の吸湿量との関係を算出し、処理工程間の経過時間が基準値を超えたウエハを不良とすることによって、低誘電率膜の吸湿量を一定量以下に抑える。例えば図１に示す工程では、絶縁膜堆積工程終了後またはリソグラフィ工程終了後から、絶縁膜エッチング工程開始前またはメタル埋め込み工程開始前までの経過時間を計測することによって、不良判定を行う。これにより、吸湿量のばらつきに起因する品質ばらつきが抑制されたウエハのみを次の処理工程で処理することが可能となる。
【００２７】
また、ウエハが搬送・保管される環境の湿度と搬送・保管時間とに基づいて基準値を算出し、この基準値を超えたウエハを不良とすることによって、低誘電率膜の吸湿量を一定量以下に抑えることもできる。通常、半導体製造施設では、複数のウエハを容器（ストッカ）に収容して搬送・保管する。従って、容器（ストッカ）内に湿度計を設置することにより、ウエハが搬送・保管される環境の湿度を計測することができる。
【００２８】
生産制御装置２００は、ウエハが不良判定を行う処理工程に先行する他の処理工程にある時、当該ウエハの処理履歴と入力されている後続の処理工程とから、不良判定の結果を逐次予測することもできる。そして、この予測に基づき、ウエハが不良とならないように、後続の処理工程におけるウエハの処理順番を変更する。
【００２９】
図３に示す第一の処理装置および第二の処理装置を使って処理される３枚のウエハＷ１、Ｗ２およびＷ３を用いて説明する。第一の処理装置（例えばリソグラフィ装置）および第二の処理装置（例えばエッチング装置）では、ウエハＷ１、Ｗ２、Ｗ３の順で処理が進められているが、生産制御装置２００の不良判定予測から、ウエハＷ２およびＷ３は不良となることが予測されたとする。また、第二の処理装置およびそれ以降の処理装置において、ウエハＷ３、Ｗ２、Ｗ１の順で処理を進めると、すべてのウエハ（Ｗ１〜Ｗ３）が良となることが予測されたとする。
【００３０】
この場合、生産制御装置２００は、第一の処理装置で３つのウエハ（Ｗ１〜Ｗ３）を順次処理した後、ウエハＷ１およびＷ２をウエハ保管庫に格納し、ウエハＷ３のみを優先的に第二の処理装置へ搬送するよう、搬送手段に指示する。また、生産制御装置２００は、ウエハ保管庫に格納されたウエハ（Ｗ１およびＷ２）をウエハＷ２、Ｗ１の順で第二の処理装置へ搬送するよう、搬送手段に指示する。このように、不良判定結果の予測に基づいてウエハの処理順番を適宜変更することにより、不良と判定されるウエハの割合を減らすことが可能となる。
【００３１】
不良判定によって不良と判定されたウエハの処理方法として、当該ウエハを製造ラインから取り除く以外に、別の処理を施して製造ラインに復帰させることもできる。図４を用いてその具体例を示す。図４は、リソグラフィ工程の後に第１回目の不良判定を行い、メタル埋め込み工程の後に第２回目の不良判定を行う場合である。
【００３２】
まず、第１回目の不良判定で不良と判定されたウエハに対し、フォトレジスト膜を除去した後、ベーク処理を施すことによって、低誘電率膜の水分を除去する。ウエハの耐熱性を考慮すると、ベーク温度は１００℃〜４００℃が好ましい。ベーク処理を施したウエハは、絶縁膜堆積工程が終了したウエハと同等に扱い、リソグラフィ工程に搬送する。製造ラインに復帰したウエハに対して不良判定を行う場合、処理工程間の経過時間は、絶縁膜堆積工程終了後からではなく、ベーク工程終了後からとする。
【００３３】
同様に、第２回目の不良判定で不良と判定されたウエハに対し、ベーク処理を施すことによって、低誘電率膜の水分を除去する。ベーク処理を施したウエハは、第２回目の不良判定で良と判定されたウエハと同等に扱い、製造ラインに復帰させる。このように、不良と判定されたウエハに対し、良と判定されたウエハと異なる処理を施した後に本来の処理工程に復帰させることにより、後の工程で不良と判定されるウエハの数を減らすことが可能となる。
【００３４】
不良判定に用いる判定基準として、例えば式１に示すように、処理工程間の待ち時間に重み付け係数を乗じて積算した換算経過時間を用いることもできる。式１において、ｉは処理工程を示している。
【００３５】
換算経過時間＝Σi（処理工程間待ち時間(i)×重み付け係数(i)）  （式１）
上記重み付けが必要となる理由は、処理工程間の待ち時間が同じであっても、直前の処理工程の内容によって、ウエハの吸湿速度が異なるためである。例えばリソグラフィ工程においては、ウエハを水溶液に浸したり、加熱したりするので、絶縁膜堆積工程終了後からリソグラフィ工程開始前までの吸湿は無視できる。また、リソグラフィ工程終了後から絶縁膜エッチング工程開始前までは、ウエハの表面がフォトレジスト膜で覆われているので、低誘電率膜の吸湿には、比較的時間がかかる。他方、絶縁膜エッチング工程終了後は、ホールおよびトレンチの内部で低誘電率膜が露出するので、短時間で吸湿が進展する。フォトレジスト膜をアッシングによって除去する際に低誘電率膜がダメージを受けると、さらに短時間で吸湿が進展する。他方、メタル埋め込み工程終了後は、ホールおよびトレンチの内部にＣｕ膜が埋め込まれるので、吸湿は短時間では進展しない。このような理由から、吸湿の進展が速い処理工程は重みを増やし、進展が遅い工程は重みを減らすことにより、低誘電率膜の吸湿量をより正確に反映した不良判定を行うことが可能となる。
【００３６】
上記した重み付け係数には、処理工程の内容による吸湿速度の差に加えて、ウエハが搬送・保管される環境の差を反映させてもよい。すなわち、半導体製造施設は、クリーンルーム内の湿度および温度を一定に保つように管理されているが、例えば薬液を使用する処理装置の近傍など、局所的に見ると、必ずしも湿度が一定とは限らない。そこで、例えば式２に示すように、ウエハが搬送・保管される環境の湿度を反映した換算経過時間を用いることにより、さらに正確な不良判定を行うことが可能となる。
【００３７】
換算経過時間＝Σi（処理工程間待ち時間(i)×重み付け係数(i)×測定湿度(i)÷基準湿度）  （式２）
式２は、測定した湿度が基準湿度より高い場合は、重み付け係数が大きくなり、測定した湿度が基準湿度より低い場合は、重み付け係数が小さくなることを意味している。ウエハが搬送・保管される環境の湿度を測定するには、例えばウエハを一時的に保管する保管庫内の湿度や、ウエハを搬送・保管する際に用いる容器（ストッカ）内の湿度を測定すればよい。
【００３８】
このように、本実施の形態によれば、低誘電率膜の吸湿に起因する半導体装置の不良発生を抑制できるので、層間絶縁膜材料として低誘電率膜を用いる半導体装置の製造歩留まりを向上させることができる。
【００３９】
（実施の形態２）
低誘電率膜に吸収された水分を除去するには、前述したように、ウエハをベーク処理することが有効である。しかし、ベーク処理後から次工程までの待ち時間が長い場合には、ウエハが再び吸湿してしまう。その対策として、ベーク処理と次工程の処理とを一貫した一つの処理工程として行い、ベーク処理後の待ち時間を短時間に固定することが有効である。
【００４０】
図５は、ベーク処理を加えた配線形成工程を示すフロー図である。特に限定はされないが、ここでは、絶縁膜エッチング工程とベーク処理とを一貫した一つの処理工程として行い、メタル埋め込み工程後の絶縁膜堆積工程とベーク処理とを一貫した一つの処理工程として行う。
【００４１】
絶縁膜エッチング工程とベーク処理とを一貫した一つの処理工程とするには、ベーク装置とエッチング装置との間の搬送経路を真空環境にする。これにより、ウエハが搬送される環境からの吸湿を確実に抑制することができる。また、絶縁膜エッチング工程では、ウエハを真空チャンバ内で処理するので、低誘電率膜中の水分が脱離し、エッチング特性を変動させることがある。従って、絶縁膜エッチング工程の直前にベーク処理を行うことは、エッチング特性を安定化させる効果もある。なお、絶縁膜エッチング工程では、ウエハ上にフォトレジスト膜が形成されているので、ベーク処理は、フォトレジスト膜の耐熱性を考慮した温度で行う。例えばＡｒＦフォトレジスト膜の場合は、２００℃以下の温度でベーク処理を行うことが望ましい。
【００４２】
メタル埋め込み工程後の絶縁膜堆積工程は、メタル埋め込み工程によって完成したＣｕ配線の上層に第２層目のＣｕ配線を形成するための層間絶縁膜を堆積する工程である。絶縁膜堆積工程で堆積される層間絶縁膜は、バリア膜、低誘電率膜およびキャップ膜を含んでいる（図６参照）。これらの絶縁膜のうち、低誘電率膜上に堆積するキャップ膜には、一般にガス透過性の低い材料が使用される。従って、メタル埋め込み工程後の絶縁膜堆積工程で堆積される絶縁膜は、下層の層間絶縁膜に吸収された水分を膜中に閉じ込め、Ｃｕ配線の腐食を引き起こす。従って、メタル埋め込み工程後の絶縁膜堆積工程とベーク処理とを一貫して行うことにより、下層の層間絶縁膜に吸収された水分が低減されるので、Ｃｕ配線の腐食を抑制することができる。
【００４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４４】
本発明は、低誘電率膜を含む層間絶縁膜にメタル配線を形成する半導体装置に利用されるものである。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施の形態である配線形成工程の一例を示すフロー図である。
【図２】低誘電率膜の吸湿量と不良発生率との関係を示すグラフである。
【図３】本発明の一実施の形態である配線形成工程の別例を示すフロー図である。
【図４】本発明の一実施の形態である配線形成工程の別例を示すフロー図である。
【図５】本発明の一実施の形態である配線形成工程の別例を示すフロー図である。
【図６】ダマシン法によるＣｕ配線の形成方法を示す断面図である。
【図７】図６に続くダマシン法によるＣｕ配線の形成方法を示す断面図である。
【図８】図７に続くダマシン法によるＣｕ配線の形成方法を示す断面図である。
【図９】図８に続くダマシン法によるＣｕ配線の形成方法を示す断面図である。
【図１０】図９に続くダマシン法によるＣｕ配線の形成方法を示す断面図である。
【図１１】図１０に続くダマシン法によるＣｕ配線の形成方法を示す断面図である。
【符号の説明】
【００４６】
１００  半導体基板
１０１  バリア膜
１０２  層間絶縁膜
１０３  キャップ膜
１０４  反射防止膜
１０５  フォトレジスト膜
１０６  ホール
１０７  反射防止膜
１０８  フォトレジスト膜
１０９  トレンチ
１１０  Ｃｕ膜
１１０ａ  Ｃｕ配線
２００  生産制御装置
２０１  信号線
【図１】
2007242982.tif 000003
【図２】
2007242982.tif 000004
【図３】
2007242982.tif 000005
【図４】
2007242982.tif 000006
【図５】
2007242982.tif 000007
【図６】
2007242982.tif 000008
【図７】
2007242982.tif 000009
【図８】
2007242982.tif 000010
【図９】
2007242982.tif 000011
【図１０】
2007242982.tif 000012
【図１１】
2007242982.tif 000013