(57)【要約】【課題】半導体素子と導電パターンとの接続信頼性を向上させた回路装置およびその製造方法を提供する。【解決手段】本発明の回路装置１０は、トランジスタ１２Ｄ等から成る回路素子と、この回路素子が電気的に接続された導電パターン１１Ｄ等と、導電パターン１１Ｄ等の下面が露出された状態で導電パターン及び回路素子を被覆する封止樹脂１６を具備している。更に本発明では、トランジスタ１２Ｄは、半田等の接合材１９を介して直に導電パターン１１Ｄの表面に固着されている。【選択図】  図１
2007214324.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、前記半導体素子と電気的に接続される導電パターンとを具備し、
前記導電パターンには、前記半導体素子が実装されるダイパッドと、金属細線を介して前記半導体素子と電気的に接続されるボンディングパッドとが少なくとも含まれ、
前記金属細線が接続される領域の前記ボンディングパッドの表面には金属被膜が形成され、
前記半導体素子は、接合材を介して直に前記ダイパッドの表面に固着されることを特徴とする回路装置。
【請求項２】
前記接合材は、導電性ペースト、絶縁性接着材または半田であることを特徴とする請求項１記載の回路装置。
【請求項３】
前記ダイパッドの表面に、前記半導体素子を囲み、前記接合材の外部への流出を阻止する阻止領域が設けられることを特徴とする請求項１記載の回路装置。
【請求項４】
前記阻止領域は、ダイパッドの表面に設けた枠状の金属被膜または、前記ダイパッドの表面をエッチングして設けた凹部であることを特徴とする請求項３記載の回路装置。
【請求項５】
前記枠状の金属被膜は、前記ダイパッドの周辺端部に沿って設けられることを特徴とする請求項４記載の回路装置。
【請求項６】
前記導電パターンの裏面が外部に露出した状態で、前記導電パターンおよび前記半導体素子を被覆する封止樹脂を具備することを特徴とする請求項１記載の回路装置。
【請求項７】
前記半導体素子の下方の領域の前記ダイパッドの表面には、金属被膜が形成されないことを特徴とする請求項１記載の回路装置。
【請求項８】
両端の電極が接合材を介して前記導電パターンに固着されるチップ素子を具備し、
前記チップ素子を固着させる前記接合材を囲むように、前記導電パターンの表面に、凹部を設けることを特徴とする請求項１記載の回路装置。
【請求項９】
ダイパッドに接合材を用いて半導体素子を実装し、前記半導体素子とボンディングパッドとを金属細線を介して電気的に接続する回路装置の製造方法であり、
前記半導体素子を、前記接合材を介して前記ダイパッドの表面に直に実装し、
前記ボンディングパッドの表面を被覆する金属被膜に、前記金属細線を接続することを特徴とする回路装置の製造方法。
【請求項１０】
導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する第１工程と、前記導電パターンの表面を金属被膜により被覆する第２工程と、前記導電パターンに半導体素子を電気的に接続する第３工程と、前記分離溝に充填され且つ前記導電パターンおよび前記半導体素子が被覆されるように封止樹脂を形成する第４工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する第５工程とを具備し、
前記第１工程では、前記導電パターンとして、前記半導体素子が実装されるダイパッドと、前記半導体素子が金属細線を介して接続されるボンディングパッドとを形成し、
前記第２工程では、少なくとも前記ボンディングパッドの表面に前記導電被膜を形成し、
前記第３工程では、接合材を介して前記半導体素子を直に前記ダイパッドの表面に実装し、更に、前記導電被膜が形成された領域の前記ボンディングパッドと前記半導体素子とを金属細線により接続することを特徴とする回路装置の製造方法。
【請求項１１】
前記ダイパッドの周辺部に、前記半導体素子を囲む形状の阻止領域を設け、前記接合材の外部への流出を阻止することを特徴とする請求項９または請求項１０記載の回路装置の製造方法。
【請求項１２】
前記阻止領域は、ダイパッドの表面に設けた枠状の金属被膜であることを特徴とする請求項１１記載の回路装置の製造方法。
【請求項１３】
前記阻止領域は、前記ダイパッドの表面をエッチングして設けた凹部であることを特徴とする請求項１１記載の回路装置の製造方法。
【請求項１４】
前記接合材として、導電性ペースト、絶縁性接着材または半田を用いることを特徴とする請求項９または請求項１０記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が接合材を介してダイパッドに固着される回路装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Chip Scale Package）と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。
【０００３】
図１０は、支持基板として基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここでは、半田等の接合材７５を介して、基板６５にトランジスタチップＴが実装されている。
【０００４】
この基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０Ａと第２の裏面電極７０Ｂが形成されている。そしてスルーホールＴＨを介して、第１の電極６７と第１の裏面電極７０Ａが接続されている。更にスルーホールＴＨを介して、第２の電極６８と第２の裏面電極７０Ｂが電気的に接続されている。
【０００５】
ダイパッド６９にはトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続される。更に、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。トランジスタチップＴを覆うように基板６５に樹脂層７３が設けられている。
【０００６】
しかしながら、上記したＣＳＰ６６では、基板６５を具備しているので、ＣＳＰ６６の小型化には限界がある問題があった。
【０００７】
これらの問題を解決するために、図１１に示す回路装置１００が開発されている（下記特許文献１を参照）。図１１（Ａ）は回路装置１００の平面図であり、図１１（Ｂ）はその断面図である。
【０００８】
回路装置１００では、ダイパッド１０１の上面に半導体素子１０３が固着されている。また、ダイパッド１０１を取り囲むように、多数個のボンディングパッド１０２が設けられている。半導体素子１０３とボンディングパッド１０２とは、金属細線１０５により接続されている。また、半導体素子１０３、ダイパッド１０１およびボンディングパッド１０２を被覆するように、絶縁性樹脂１０６が形成される。また、回路装置１００の裏面はレジスト１０８により覆われる。更に、ダイパッド１０１およびボンディングパッド１０２の裏面の所望の箇所には、半田等から成る外部電極１０７が形成される。また、ダイパッド１０１とボンディングパッド１０２とは、分離溝１０６により分離されている。
【０００９】
更に、上記した半導体素子１０３は、ダイパッド１０１の表面に形成された金から成るメッキ膜１０９を用いた金シリコン共晶により固着されている。
【特許文献１】特開２００４−０７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したように、金シリコン共晶を用いた固着を行う場合は、ダイパッド１０１の表面にメッキ膜１０９を形成することは有効である。しかしながら、絶縁性接着材や、導電ペースト等の接合材を用いて、半導体素子１０３を固着すると、半導体素子１０３の接続信頼性が低下してしまう恐れがある。この原因は、金や銀から成るメッキ膜１０９と接合材との密着強度が悪く、回路装置１００の使用状況下の温度変化により、両者の界面が剥離してしまうからである。
【００１１】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、半導体素子と導電パターンとの接続信頼性を向上させた回路装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の回路装置は、半導体素子と、前記半導体素子と電気的に接続される導電パターンとを具備し、前記導電パターンには、前記半導体素子が実装されるダイパッドと、金属細線を介して前記半導体素子と電気的に接続されるボンディングパッドとが少なくとも含まれ、前記金属細線が接続される領域の前記ボンディングパッドの表面には金属被膜が形成され、前記半導体素子は、接合材を介して直に前記ダイパッドの表面に固着されることを特徴とする。
【００１３】
本発明の回路装置の製造方法は、ダイパッドに接合材を用いて半導体素子を実装し、前記半導体素子とボンディングパッドとを金属細線を介して電気的に接続する回路装置の製造方法であり、前記半導体素子を、前記接合材を介して前記ダイパッドの表面に直に実装し、前記ボンディングパッドの表面を被覆する金属被膜に、前記金属細線を接続することを特徴とする。
【００１４】
更に、本発明の回路装置の製造方法は、導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する第１工程と、前記導電パターンの表面を金属被膜により被覆する第２工程と、前記導電パターンに半導体素子を電気的に接続する第３工程と、前記分離溝に充填され且つ前記導電パターンおよび前記半導体素子が被覆されるように封止樹脂を形成する第４工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する第５工程とを具備し、前記第１工程では、前記導電パターンとして、前記半導体素子が実装されるダイパッドと、前記半導体素子が金属細線を介して接続されるボンディングパッドとを形成し、前記第２工程では、少なくとも前記ボンディングパッドの表面に前記導電被膜を形成し、前記第３工程では、接合材を介して前記半導体素子を直に前記ダイパッドの表面に実装し、更に、前記導電被膜が形成された領域の前記ボンディングパッドと前記半導体素子とを金属細線により接続することを特徴とする。
【発明の効果】
【００１５】
本発明では、半導体素子が実装される領域のダイパッドの表面にメッキ膜（金属被膜）を設けずに、半田等の接合材を用いて直に半導体素子をダイパッドの表面に固着している。また、金属細線が接続されるボンディングパッドの表面には、金属細線のボンディング性を向上させるために、メッキ膜を設けている。従って、ダイパッドの表面に形成された金属被膜による接続信頼性の低下の恐れを排除することができる。
【００１６】
更に、本発明では、半導体素子の固着に用いる接合材の外部への流出を防止する阻止領域を、ダイパッドの表面に設けている。従って、半導体素子を実装する工程に於ける、接合材の外部への流出が防止されるので、流出した接合材によるショート等を防止すること画できる。
【発明を実施するための最良の形態】
【００１７】
＜第１の実施の形態＞
本実施の形態では、図１を参照して回路装置１０の構成を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。また、図１（Ｃ）は、他の形態の回路装置を示す断面図である。
【００１８】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０では、導電パターン１１Ａ〜１１Ｉが設けられており、これらの導電パターンにはトランジスタ１２Ｄ等の回路素子が接合材１９を介して固着されている。また、導電パターン１１Ａ〜１１Ｉの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂１６により被覆される。更に本形態では、トランジスタ１２Ｄ等の半導体素子は、接合材１９を介して導電パターン１１Ｄ等の表面に直に接合されている。このような各構成要素を以下にて説明する。
【００１９】
導電パターン１１Ａ〜１１Ｉは、銅やアルミニウム等を主材料とする金属から成り、裏面を露出させて封止樹脂１６に埋め込まれている。導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは、回路装置１０の４角に位置してダイパッド形状を呈している。そして、導電パターン１１Ａ〜１１Ｄの間に、導電パターン１１Ｅ、１１Ｆ、１１Ｇ、１１Ｈ、１１Ｉが形成されている。
【００２０】
ここで、導電パターン１１Ｂ、１１Ｃ、１１Ｄ等はダイパッドとして機能し、上部にトランジスタ等の半導体素子が実装されている。更に、導電パターン１１Ｅ、１１Ｉは、ボンディングパッドとして機能し、金属細線１５を介して、半導体素子と電気的に接続されている。
【００２１】
各導電パターン１１Ａ〜１１Ｉは、分離溝１３により略等間隔に分離されている。分離溝１３の幅Ｗ１は、例えば１２５μｍ〜１５０μｍ程度である。また、分離溝１３の深さは、例えば６０μｍ程度である。
【００２２】
上記導電パターンには、接合材１９を介してトランジスタ１２Ｄ等の回路素子が実装される。導電パターンに実装される回路素子としては、能動素子および受動素子の両方が採用可能である。具体的には、トランジスタ、ダイオード、ＩＣ、システムＬＳＩ、コンデンサ、抵抗等を回路素子として採用可能である。
【００２３】
回路素子の固着に用いる接合材１９としては、鉛共晶半田、鉛フリー半田、導電性ペースト等の導電性材料が採用される。更には、エポキシ樹脂等から成る絶縁性の接着剤を接合材１９として採用することもできる。本形態では、接合材１９が塗布される導電パターン（ダイパッド）の表面には、金メッキ等から成るメッキ膜（金属被膜）を設けていない。このことにより、接合材１９は導電パターンに直に接触するので、接合材１９と導電パターンとの接合強度を向上させることができる。
【００２４】
導電パターン１１Ｂ、１１Ｃおよび１１Ｄの上面には、それぞれダイオード１２Ｂ、ダイオード１２Ｃおよびトランジスタ１２Ｄが接合材１９を介して実装されている。これらの回路素子は、接合材１９を介して、導電パターンの表面に直に実装されている。また、回路素子が実装される導電パターンの上面には、接合材１９の流出を防止するために、枠状のメッキ膜２０Ａ（阻止領域）を設けている。例えば、導電パターン１１Ｄの上面に於いては、メッキ膜２０Ａは、導電パターン１１Ｄに固着されるトランジスタ１２Ｄを囲むように枠状に形成されている。
【００２５】
また、両端に電極が形成されたチップ素子１２Ａは、半田等の接合材を介して導電パターンに固着される。具体的には、チップ素子１２Ａの一方の電極は、導電パターン１１Ａに固着され、他方の電極は導電パターン１１Ｆに固着される。また、チップ素子１２Ａを接続する接合材１９を囲むように、不連続にドット状の凹部１４Ａが設けられている。この事項は、図２を参照して説明する。
【００２６】
封止樹脂１６は、導電パターン１１Ａ〜１１Ｉの裏面を露出させて、全体を封止している。ここでは、封止樹脂１６は、チップ素子１２Ａ等の回路素子、金属細線１５、導電パターン１１Ａ〜１１Ｉを封止している。封止樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２７】
レジスト１８は、封止樹脂１６の下面および導電パターン１１の下面を被覆するように形成されている。また、半田等から成る外部電極１７が形成される領域の導電パターンは、レジスト１８から露出される。
【００２８】
図１（Ｂ）を参照して、導電パターン１１Ｄの上面に枠状のメッキ膜２０Ａを設けることにより、トランジスタ１２Ｄが実装される領域の周囲に、メッキ膜２０Ａの厚みに応じた段差を設けることができる。ここで、メッキ膜２０Ａの厚みは例えば５μｍ〜７μｍ程度である。このメッキ膜２０Ａが、半固形状または液状の接合材１９を用いてトランジスタ１２Ｄを実装する時に、接合材１９の外部への流出を阻止する阻止領域として機能している。従って、流出した接合材１９による、導電パターン同士のショートが防止されている。また、メッキ膜２０Ａの材料としては、金、銀、ニッケル等が採用される。
【００２９】
更に図１（Ｂ）を参照すると、枠状のメッキ膜２０Ａは、導電パターン１１Ｄの周辺端部よりも内側に配置されているが、メッキ膜２０Ａの周辺端部を導電パターン１１Ｄの周辺端部と一致させることもできる。このことにより、導電パターン１１Ｄの平面的な大きさを小さくし、装置全体の小型化に寄与することができる。
【００３０】
接合材１９の外部への流出を防止する方法として、トランジスタ１２Ｄに対して、ダイパッドである導電パターン１１Ｄを充分に大きく形成する方法がある。しかしながら、接合材１９の流出防止のためのみに、導電パターン１１Ｄを大きくすると、装置全体が大型化してしまう恐れがある。従って、装置の小型化の為にも、導電パターン１１Ｄの上面に枠状のメッキ膜２０Ａを設けることは有効である。
【００３１】
更に、上記した枠状のメッキ膜２０Ａは、トランジスタ１２Ｄ等の回路素子を実装する工程に於いて、導電パターン１１Ｄの所定の位置にトランジスタ１２Ｄを実装するための「位置合わせマーク」として用いられる。従来では、ダイパッドの表面に形成した矩形状のメッキ膜を用いて、実装される回路素子をダイパッドに対して位置合わせしていた。本形態では、トランジスタ１２Ｄが実装される領域の導電パターン１１Ｄの表面には、メッキ膜が形成されていない。このことから、本形態では、導電パターン１１Ｄの表面に枠状に設けたメッキ膜２０Ａを用いて、実装の工程に於いて、トランジスタ１２Ｄを導電パターン１１Ｄに対して位置合わせしている。
【００３２】
更に、メッキ膜２０Ａは、ダイボンドが終了した後に、実装されたトランジスタ１２Ｄの位置精度を確認するために用いることもできる。例えば、トランジスタ１２Ｄの側面と、メッキ膜２０Ａとの距離を計ることにより、トランジスタ１２Ｄが所定の位置に実装されたか否かを確認することができる。
【００３３】
図１（Ｃ）を参照して、上記した阻止領域として、導電パターン１１Ｄの表面に凹部１４が設けられている。この凹部１４は、トランジスタ１２Ｄが実装される領域が囲まれるように、導電パターン１１Ｄの表面に枠状に設けられている。凹部１４を設けることにより、接合材１９を用いてトランジスタ１２Ｄ等の回路素子を実装する工程に於いて、液状または半固形状の接合材１９が、導電パターンの上面から外部に流出することを防止することができる。具体的には、液状化した接合材１９が周囲に広がろうとしても、接合材１９が凹部１４に流入することにより、接合材１９の広がりが阻止される。従って、接合材１９が導電パターンの上面から漏出しない。
【００３４】
また、凹部１４は、分離溝１３を形成するウェットエッチングの工程に於いて、分離溝１３と同時に形成することができる。凹部１４の幅Ｗ２は、例えば３０μｍ程度であり分離溝１３よりも狭い。また、凹部１４の深さは２０μｍ程度であり分離溝１３よりも浅い。
【００３５】
本形態では、図１（Ｂ）を参照して、導電パターン１１Ｄ表面のダイパッドとして機能する領域にメッキ膜を設けていない。そして、導電パターン１１Ｄの表面には、トランジスタ１２Ｄを接着させる接合材１９が直に接触している。このことにより、接合材１９と導電パターン１１Ｄとの密着強度が向上するので、接合材１９により固着されるトランジスタ１２Ｄの接続信頼性を向上させることができる。
【００３６】
メッキ膜を設けずに、接合材１９を介してトランジスタ１２Ｄを導電パターン１１Ｄに直に実装する本形態の構成は、特に、Ａｇペーストや絶縁性接着材等の樹脂ベースの接合材に対して有効である。その理由は、金属間化合物が生成される半田を用いた接合材と比較すると、樹脂ベースの接合材はメッキ膜との密着強度が劣るからである。また、Ａｇペーストと導電パターン１１Ｄとの密着強度は、Ａｇペーストとメッキ膜との密着強度よりも強い。従って、樹脂ベースの接合材１９を導電パターン１１Ｄの表面に直に接触させることにより、接続強度を向上させることができる。
【００３７】
上記したＡｇペースト等の樹脂ベースの接合材は、トランジスタ１２Ｄが例えば３ｍｍ角以上の大型の素子である場合に、接合材１９として採用される。この理由は、大型のトランジスタ１２Ｄの固着に半田を用いると、実装時に液状と成った半田が周囲に広がり、導電パターン１１Ｄから外部に流出してしまう恐れがあるからである。樹脂ベースの接合材は、トランジスタ１２Ｄの接合時に於いて半固形状に近い状態であるため、周囲への広がりが小さい。
【００３８】
また、トランジスタ１２Ｄの下方にメッキ膜を形成しないことで、トランジスタ１２Ｄの下方の部分に於いて、異種材料間の境界の数を低減することができる。例えば、導電パターン１１Ｄの表面にメッキ膜を設け、このメッキ膜の表面に接合材１９を介してトランジスタ１２Ｄを実装すると、異種材料間の境界の数が多くなる。即ち、導電パターン１１Ｄとトランジスタ１２Ｄとの間には、導電パターン１１Ｄとメッキ膜との境界、メッキ膜と接合材１９との境界、接合材１９とトランジスタ１２Ｄとの境界の、３つの異種材料間の境界が存在している。本形態では、メッキ膜を省いた構成にすることにより、導電パターン１１Ｄとトランジスタ１２Ｄとの間には、導電パターン１１Ｄと接合材１９との境界、接合材１９とトランジスタ１２Ｄとの境界の、２つの異種材料間の境界が存在している。即ち、本形態では、異種材料間の境界が１つ削減されている。剥離の原因となり得る異種材料間の境界を削減することにより、トランジスタ１２Ｄの接続信頼性は向上されている。
【００３９】
更に本形態では、導電パターン１１Ｄ等の表面に形成されるメッキ膜として、下層のニッケル膜と、その上層に形成された金膜から成る２層構造のメッキ膜が採用されている。このような多層構造のメッキ膜を採用すると、上記した異種材料間の境界が増えるので、接続信頼性が更に低下する恐れがある。このことから、多層のメッキ膜が採用される場合は、トランジスタ１２Ｄの接続信頼性を向上させるために、トランジスタ１２Ｄの下方に対応する領域の導電パターン１１Ｄの表面にはメッキ膜を設けない方が良い。
【００４０】
ここで、本実施の形態では、封止樹脂１６に導電パターンが埋め込まれた形状の回路装置１０を例に説明したが、他の形態の回路装置にも本実施の形態を適用させることも可能である。例えば、図１０に示したような基板６５を用いる回路装置にも本形態を適用させることもできる。この場合は、ダイパッド６９の表面にメッキ膜を設けずに、トランジスタチップＴは、接合材７５を介して直にダイパッド６９に固着される。また、ダイパッド６９の周辺部に、接合材７５の広がりを防止するための上記阻止領域を設けても良い。ここで、第１の電極６７の表面には、ボンディング性を向上させるためのメッキ膜が設けられても良い。
【００４１】
図２を参照して、チップ素子１２Ａが実装される箇所に形成される凹部１４Ａを説明する。図２（Ａ）はチップ素子１２Ａが実装される領域の回路装置の平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線での断面図である。
【００４２】
ここでは、チップ素子１２Ａの一方の電極が接合材１９を介して導電パターン１１Ａに固着されている。また、チップ素子１２Ａの他方の電極は、接合材１９を介して導電パターン１１Ｆに固着されている。導電パターン１１Ａおよび１１Ｆの上面には、チップ素子１２Ａの固着に用いられる接合材１９が塗布される領域を囲むように、ドット状の凹部１４Ａが形成されている。
【００４３】
ここでは、各凹部１４Ａは円形の平面的形状となっているが、４角形等の多角形状でも良い。凹部１４Ａの幅は、例えば、２０μｍ〜３０μｍ程度である。また、凹部１４Ａの深さは、例えば１０μｍ〜２０μｍ程度であり、分離溝１３と比較すると浅く形成される。本形態では、このような形状の凹部１４Ａが、例えば３０μｍ〜２００μｍピッチで等間隔に配置されている。更に、凹部１４Ａは、分離溝１３と共にエッチングにより形成することができるので、凹部１４Ａを設けることによる工程数の増加は抑制される。
【００４４】
凹部１４Ａをドット状に形成することにより、接合材１９の流出を防止できると共に、凹部１４に流入する接合材１９の量を少なくすることができる。従って、チップ素子１２Ａの両端部にてフィレットを形成する為に充分な量の接合材１９を確保して、接続信頼性を向上させることができる。
【００４５】
更に、凹部１４Ａは、チップ素子１２Ａの長手方向の端部からは、離間した位置に形成されている。このようにすることで、図２（Ｂ）に示すように、チップ素子１２Ａの両端部に於いて、接合材１９から成るフィレットを形成することができる。
【００４６】
更にまた、チップ素子１２Ａの下方に対応する領域の導電パターン１１Ａ、１１Ｆの表面には、メッキ膜を設けても良いし、設けなくても良い。この部分にメッキ膜を設けることにより、チップ素子１２Ａの下面と、導電パターン１１Ａ、１１Ｆとの間に間隙が形成され、この間隙に固着材１９を充填させて、接続信頼性を向上させることができる。更に、この部分にメッキ膜を設けないことにより、固着材１９と導電パターン１１Ａ、１１Ｆとの密着強度を向上させることができる。
【００４７】
＜第２の実施の形態＞
次に、図３から図８を参照して、上記した回路装置１０の製造方法を説明する。
【００４８】
第１工程：図３から図５を参照
本工程では、導電箔４０の表面にメッキ膜２０Ａ等を形成し、更に、ウェットエッチングにより導電箔４０の表面に分離溝１３を形成する。分離溝１３を設けることにより、導電箔４０の表面に凸状の導電パターンが形成される。
【００４９】
図３を参照して、導電箔４０の表面にメッキ膜を形成する工程を説明する。図３（Ａ）および図３（Ｂ）は本工程の断面図であり、図３（Ｃ）は平面図である。ここで、図３（Ａ）および図３（Ｂ）は、図３（Ｃ）のＢ−Ｂ’線に於ける断面図である。
【００５０】
図３（Ａ）を参照して、先ず、導電被膜であるメッキ膜が形成される領域以外の導電箔４０の表面が被覆されるように、メッキレジストを形成する。ここでは、導電箔４０の表面がレジスト３０で被覆され、裏面は全面的にレジスト３１により被覆されている。更に、導電箔４０の表面を被覆するレジスト３０は、メッキ膜が形成される箇所が部分的に除去されて開口部が形成されている。ここでは、後に形成される導電パターン１１Ｄおよび導電パターン１１Ｃに対応する領域の導電箔４０の表面が、部分的にレジスト３０から露出している。レジスト３１は、導電箔４０の裏面にメッキ膜が付着するのを防止する機能を有する。
【００５１】
ここで、導電箔４０の材料は、半田等の接合材の付着性等が考慮されて選択され、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。また、導電箔４０の厚さは、後の工程にて分離溝１３および凹部１４が形成可能な程度であり、例えば１００μｍ〜３００μｍ程度である。
【００５２】
図３（Ｂ）を参照して、次に、レジスト３０から露出する導電箔４０の表面に、メッキ膜を形成する。本工程では、電解メッキ法または無電解メッキ法の両方が採用可能であるが、均一な厚みのメッキ膜を形成するためには電解メッキ法が好適である。また、メッキ膜の材料としては、金、銀、ニッケル等が採用される。
【００５３】
更に、積層された複数のメッキ膜により、メッキ膜２０Ａ等を形成することができる。例えば、導電箔４０の表面に厚みが５μｍ〜７μｍ程度の厚みのニッケルから成るメッキ膜を形成し、この上面に厚みが０．１μｍ程度の金から成るメッキ膜を形成しても良い。
【００５４】
ここでは、ダイパッド形状の導電パターン１１Ｄの表面に、枠状のメッキ膜２０Ａが形成され、ボンディングパッド形状の導電パターン１１Ｃの表面にメッキ膜２０Ｂが形成される。また、後の工程にて回路素子が実装される領域の導電パターン１１Ｄの表面には、メッキ膜は形成されない。この理由は、第１の実施の形態にて述べたように、回路素子を固着させる接合材（特に樹脂ベースの接合材）と、メッキ膜との付着強度が弱いからである。
【００５５】
図３（Ｃ）を参照して、本工程にて形成されるメッキ膜の詳細を説明する。ここでは、形成予定の導電パターン１１Ａ〜１１Ｉの外周部を、点線により示している。上記した枠状のメッキ膜２０Ａは、ダイパッド状の導電パターン１１Ｂ、１１Ｃ、１１Ｄの表面に設けられている。更に、ボンディングパッドとして機能する導電パターン１１Ｆ、１１Ｅ、１１Ｉ、１１Ｃの表面は、メッキ膜２０Ｂにより被覆されている。ここで、導電パターン１１Ｃは、ダイパッドおよびボンディングパッドとして機能している。
【００５６】
本形態では、上記したメッキ膜を形成した後に、各導電パターン間に位置する分離溝を設けている。このことにより、分離溝が形成されていない平滑な状態の導電箔４０の表面に、メッキ用のレジスト３０を形成できる。即ち、分離溝１３が形成されることで凹凸が形成された導電箔４０の表面に、メッキ用のレジストを形成する必要がない。従って、メッキ用のレジストの形成が容易になる利点がある。
【００５７】
図４を参照して、次に、導電箔４０の表面を部分的にエッチングして分離溝１３を形成し、導電パターンを凸状の状態にする。図４（Ａ）は導電箔４０の断面図であり、図４（Ｂ）は導電箔４０全体を示す平面図である。
【００５８】
図４（Ａ）を参照して、導電箔４０の上面は、エッチングマスクであるレジスト４１により被覆される。ここでは、後の工程にて導電パターンと成る部分の導電箔４０が選択的に被覆されるようにレジスト４１がパターニングされている。換言すると、導電パターン間に位置する分離溝１３が形成される部分が、エッチングレジスト４１から露出している。
【００５９】
図４（Ｂ）の平面図を参照して、短冊状の導電箔４０には、多数の回路装置部４５がマトリックス状に形成されるブロック４２が４個離間して並べられる。ここで、回路装置部４５とは、１つの回路装置が形成される部位である。
【００６０】
また、各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。スリット４３およびインデックス孔４４は、導電箔４０を厚み方向に貫通して設けられ、本工程のエッチングにより、分離溝１３等と共に同時に形成することも可能である。
【００６１】
図５（Ａ）を参照して、耐エッチングマスクであるレジスト４１を介して、導電箔４０の表面から分離溝１３を形成する。本工程のエッチングでは、塩化第２銅水溶液等のエッチャントに導電箔４０を浸漬しても良いし、導電箔４０に対してエッチャントをシャワーリングしても良い。分離溝１３の深さＤ１は、例えば６０μｍ程度である。
【００６２】
図５（Ｂ）を参照して、１つのブロック４２には２行２列のマトリックス状に４個の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターンが設けられている。ブロック４２の周辺には枠状のパターン４６が設けられ、それと少し離間した内側にダイシング時の位置合わせマーク４７が設けられている。この位置合わせマーク４７も、導電パターンと同様に、分離溝１３が形成されることにより凸状に形成されている。更に、各回路装置部４５に於いては、導電パターンの表面に、所定の形状のメッキ膜が形成されている。各メッキ膜の形状等は、図３（Ｃ）を参照して上記した。
【００６３】
本工程のエッチングが終了した後に、レジスト４１は導電箔４０の表面から剥離されて除去される。
【００６４】
更にまた、本工程が終了した後に、導電箔４０の表面にプラズマを照射しても良い。このことにより、導電箔４０の表面に付着した有機性の粉塵等が除去され、更に、導電箔４０の表面が適度に粗化される。従って、回路素子を固着させる接合材と導電パターンとの密着強度が向上される。更に、導電パターンと封止樹脂との密着強度も向上される。また、導電箔４０の表面の粗化を目的として、導電箔４０の表面に対してＣＺ処理を施しても良い。
【００６５】
ここで、図１（Ｂ）に示すような凹部１４を導電パターン１１Ｄの周囲に設ける場合は、図５（Ａ）に示す導電パターン１１Ｄを被覆するレジスト４１に開口部を設ける。このことにより、ウェットエッチングにより、分離溝１３と共に、凹部１４が形成される。また、図２に示すようなドット状の不連続な凹部１４Ａも、本工程にて形成可能である。
【００６６】
第２工程：図６参照
本工程では、導電パターンにトランジスタ等の回路素子を固着し、更に導電パターンと回路素子とを電気的に接続する。図６（Ａ）は本工程を示す断面図であり、図６（Ｂ）は平面図である。
【００６７】
先ず本工程では、接合材１９を用いて、トランジスタ１２Ｄ等の回路素子を導電パターン１１の表面に固着する。
【００６８】
トランジスタ１２Ｄ等の実装に用いる接合材１９としては、半田、導電性ペーストまたは絶縁性接着剤を用いることができる。半田としては鉛共晶半田、鉛フリー半田が採用される。
【００６９】
接合材１９として半田が採用された場合、先ず、導電パターン１１Ｄの表面に半田クリーム（不図示）を塗布した後に、半田クリームの上部にトランジスタ１２Ｄ等の回路素子を載置する。その後に、リフロー工程により半田クリームを加熱溶融する。これらの工程により、半田から成る接合材１９を用いて回路素子が導電パターン１１Ｄに実装される。
【００７０】
また、接合材１９として、熱硬化性樹脂を含む導電ペーストや絶縁性接着剤が採用された場合、先ず、液状または半固形の状態の接合材１９を、導電パターン１１Ｄの表面に塗布する。次に、接合材１９の上部にトランジスタ１２Ｄ等の回路素子を載置する。最後に、加熱処理することにより、接合材１９を固化させる。
【００７１】
本形態では、ダイパッドに相当する導電パターン１１Ｄの表面に於いて、トランジスタ１２Ｄが載置される領域に、メッキ膜を設けていない。従って、導電パターン１１Ｄの表面に、接合材１９が直に接触するので、接合材１９は強固に導電パターン１１Ｄの表面に固着される。
【００７２】
一方、導電パターン１１Ｄの表面にメッキ膜を形成し、このメッキ膜の表面に接合材１９を介して回路素子を固着させる方法もある。しかしながら、この方法によると、メッキ膜と接合材との密着強度が弱いので、回路素子と導電パターン１１Ｄとの接続信頼性が劣る恐れがある。
【００７３】
本形態では、接合材１９が設けられる領域を囲むように、メッキ膜２０Ａを設けているので、液状または半固形状の接合材１９が導電パターン１１Ｄの上面から分離溝１３に流出してしまうのを防止することができる。
【００７４】
具体的には、図６（Ａ）を参照して、本工程に於いては、接合材１９は液状または半固形状の状態である。従って、接合材１９の上部にトランジスタ１２Ｄを載置すると、トランジスタ１２Ｄの重みにより、接合材１９は周囲に広がろうとする。そこで本形態では、接合材１９が塗布される領域（トランジスタ１２Ｄが載置される領域）を囲むようにメッキ膜２０Ａを設けている。従って、周囲に広がろうとする接合材１９は、枠状のメッキ膜２０Ａにより堰き止められ、導電パターン１１Ｄの上面から分離溝１３に流出しない。
【００７５】
分離溝１３に接合材１９が流出してしまうと、後の工程にて、導電箔４０を裏面からエッチングして各導電パターンを分離しても、分離溝１３に流入した接合材１９により、導電パターン同士がショートしてしまう。特に、半田を接合材１９として用いた場合は、加熱溶融された半田は液状であるので、外部に流出する恐れが高い。本形態では、メッキ膜２０Ａを設けて接合材１９の流出を防止しているので、後の工程に於いて、分離溝１３が設けられた箇所にて確実に導電パターン同士を分離することができる。
【００７６】
ここで、図１（Ｃ）に示した凹部１４によっても、接合材１９の流出を抑止する上記した効果を得ることができる。
【００７７】
次に、回路素子を実装した後に、トランジスタ１２Ｄと導電パターン１１Ｃとを、金属細線１５を用いて接続する。ここで、ボンディングパッドに相当する導電パターン１１Ｃの表面は、金、銀、ニッケル等から成るメッキ膜２０Ｂにより被覆される。金属細線１５の一端は、トランジスタ１２Ｄの表面に形成された電極に接続し、他端は導電パターン１１Ｃの表面を被覆するメッキ膜２０Ｂに接続する。
【００７８】
図６（Ｂ）を参照して、１つの回路装置部４５の内部では、導電パターン１１Ｂ、１１Ｃ、１１Ｄの表面に、ダイオード１２Ｂ、ダイオード１２Ｃ、トランジスタ１２Ｄが接合材を介して固着される。更に、ダイオード１２Ｂの上面に形成された電極が金属細線１５を介して導電パターン１１Ｅと接続される。また、ダイオード１２Ｃは、金属細線１５を介して導電パターン１１Ｉと接続される。更に、トランジスタ１２Ｄのソース電極は金属細線１５を介して導電パターン１１Ｆと接続され、ゲート電極は導電パターン１１Ｃと接続される。
【００７９】
また、チップ素子１２Ａの一端の電極は、半田等の接合材１９を介して、導電パターン１１Ｆに固着される。また、チップ素子１２Ａの他端の電極は、接合材１９を介して導電パターン１９Ａに固着される。そして、導電パターン１１Ａ、１１Ｆの表面に設けたドット状の凹部１４Ａにより、チップ素子１２Ａを固着させる接合材１９の周囲への広がりは抑制されている。
【００８０】
第３工程：図７および図８を参照
本工程では、回路素子等が被覆されるように封止樹脂１６を形成し、導電箔４０を裏面から除去して各導電パターン１１を分離する。更に、ブロック４２をダイシングして個別の回路装置１０を得る。
【００８１】
図７（Ａ）を参照して、先ず、トランジスタ１２Ｄ等の回路素子を被覆し、分離溝１３に充填されるように封止樹脂１６を形成する。
【００８２】
本工程では、図７（Ａ）に示すように、封止樹脂１６により、トランジスタ１２Ｄおよび複数の導電パターンが被覆される。更に、分離溝１３にも封止樹脂１６が充填される。分離溝１３の側面はエッチングにより形成された湾曲形状と成っているので、封止樹脂１６と強固に結合する。本工程は、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８３】
更に、本工程でトランスファーモールドする際に、図７（Ｂ）に示すように各ブロック４２に１つの封止樹脂１６で共通にモールドを行う。
【００８４】
図７（Ｃ）を参照して、次に、上記した導電箔４０を裏面からエッチングにより取り除いて、各導電パターンを分離する。具体的には、分離溝１３に埋め込まれた封止樹脂１６が下方に露出するまで、導電箔４０の裏面を全面的にウェットエッチングする。本工程では、分離溝１３の深さよりも、導電パターン１１の厚みＤ３が薄くなるまで、導電箔４０をエッチングしている。従って、分離溝１３に充填された封止樹脂１６は、導電パターンの裏面から外部に露出する。例えば、分離溝１３の深さが６０μｍ程度の場合は、導電パターン１１Ｃ等の厚みＤ３が４０μｍ程度に薄くなるように、導電箔４０は裏面からエッチングされる。
【００８５】
更にまた、上述したメッキ膜２０Ａの作用により、トランジスタ１２Ｄの接合に用いられる接合材１９は、導電パターン１１の上面からの流出が防止されている。即ち、分離溝１３には、導電性の接合材１９は流入していない。従って、本工程のエッチングにより、分離溝１３が設けられた箇所にて、各導電パターン１１は確実に分離される。
【００８６】
上記工程が終了した後に、導電パターン１１の裏面処理を行い、例えば図１に示す最終構造を得る。すなわち、封止樹脂１６およびそこから露出する導電パターン１１の裏面をレジスト１８（図１参照）により被覆する。更に、導電パターン１１の裏面を部分的にレジスト１８から露出させて、半田等の導電材料から成る外部電極１７（図１参照）を形成する。
【００８７】
図８を参照して、次に、各ブロック４２の封止樹脂１６をダイシングすることにより、回路装置部４５を個別に分離する。
【００８８】
本工程では、ブロック４２を不図示のダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って封止樹脂１６をダイシングし、個別の回路装置に分離する。
【００８９】
上記の工程により、図１に構造を示す回路装置１０が製造される。
【００９０】
図９を参照して、次に、本発明の効果を立証するために行った実験を説明する。ここでは、表面の環境が異なる３つの導電箔の表面に銀ペーストを介して半導体素子を実装し、この半導体素子が乖離するまで剪断力を与えた。本実験から、導電箔の表面に直に銀ペーストを付着させると、接続信頼性が確保できることが明らかになった。この実験の詳細を以下に説明する。
【００９１】
図９（Ａ）を参照して、銅を主材料とする導電箔５０の表面は、金メッキ５１により被覆されている。更に、金メッキ５１の表面に塗布された銀ペースト５２を介して半導体素子５３が固着されている。ここで、半導体素子のサイズは、縦×横×厚さ＝２．７３ｍｍ×２．７３ｍｍ×０．３３ｍｍである。
【００９２】
本実験では、シャーツール５４を側方から移動させて、上記のように実装された半導体素子５３に対して剪断力を与えている。シャーツール５４の移動速度は０．５ｍｍ／秒であり、シャーツール５４の先端部は、金メッキ５１（導電箔５０）の表面から５０μｍ離間している。また、本実験は、１７０℃の雰囲気下に於いて行われた。
【００９３】
上記条件により、半導体素子５３に剪断力を加えると、作用している剪断力が２２０１．９ｇに達した時点で、銀ペースト５２自体が破壊した（バルク破壊を起こした）。通常、使用状況下の温度変化等に耐えうるためには、３０００ｇ〜４０００ｇ以上の剪断強度が必要とされる。従って、金メッキ５１の表面に銀ペースト５２を付着させたこの構造は、接続信頼性の観点から問題がある。
【００９４】
図９（Ｂ）に示す実験方法は、導電箔５０の表面が銀メッキ５５により被覆されており、この銀メッキ５５の表面に銀ペースト５２が付着している。この構造に対して、上記と同様の剪断試験を行った結果、剪断力が３５６３．３ｇに達した時点でバルク破壊が発生した。この値は、図９（Ａ）に示した構造を比較すると良好である。しかしながら、使用状況下の温度変化が激しいと、銀ペースト５２が破壊してしまう恐れがあり、接続信頼性が充分であるとは言えない。
【００９５】
図９（Ｃ）を参照すると、上記のようにメッキ処理が施されずに、導電箔５０の表面に直に銀ペースト５２が付着されている。この構造に対して、上記と同様の剪断試験を行った結果、剪断力が４２７３．０ｇに成った時点で、バルク破壊が発生した。この剪断力の値は、上記した何れの実験結果よりも良好であり、使用状況下に於いて充分に接続信頼性を確保できるものである。
【００９６】
上記の剪断試験の結果から、特に銀ペースト等の樹脂を含む接合材を用いる場合は、導電箔（導電パターン）の表面に直に接合材を付着させる方が好適であることが明らかになった。
【図面の簡単な説明】
【００９７】
【図１】本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。
【図２】本発明の回路装置を部分的に示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。
【図４】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図６】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図７】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図８】本発明の回路装置の製造方法を示す平面図である。
【図９】実験内容を示す断面図（Ａ）−（Ｃ）である。
【図１０】従来の回路装置を示す断面図である。
【図１１】従来の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【符号の説明】
【００９８】
１０            回路装置
１１Ａ〜１１Ｉ  導電パターン
１２Ａ          チップ素子
１２Ｂ、１２Ｃ  ダイオード
１２Ｄ          トランジスタ
１３            分離溝
１４            凹部
１４Ａ          凹部
１５            金属細線
１６            封止樹脂
１７            外部電極
１８            レジスト
１９            接合材
２０Ａ、２０Ｂ  メッキ膜
３０            レジスト
３１            レジスト
４０            導電箔
４１            レジスト
４２            ブロック
４３            スリット
４４            インデックス孔
４５            回路装置部
４６            パターン
４７            位置合わせマーク
５０            導電箔
５１            金メッキ
５２            銀ペースト
５３            半導体素子
５４            シャーツール
５５            銀メッキ
【図１】
2007214324.tif 000003
【図２】
2007214324.tif 000004
【図３】
2007214324.tif 000005
【図４】
2007214324.tif 000006
【図５】
2007214324.tif 000007
【図６】
2007214324.tif 000008
【図７】
2007214324.tif 000009
【図８】
2007214324.tif 000010
【図９】
2007214324.tif 000011
【図１０】
2007214324.tif 000012
【図１１】
2007214324.tif 000013