(57)【要約】【課題】サンプリング処理のタイミングずれ、サンプリング処理の欠損発生、処理時間が大きい、サンプリング周波数の制限が発生、といった問題を解決する。【解決手段】電波時計システムにおける標準電波デコード回路は、標準電波によって搬送されるTCO信号を取り込むためのサンプリングタイミングを、複数の分割エリアに分割する1/10分周器４２と、サンプリングタイミングに同期してTCO信号のH/Lを判定して判定結果をカウントし、前記判定を複数回実施して前記分割エリアのカウント値を確定するカウンタ４５と、前記カウント値と所定の判定値との大小を比較して、前記分割エリアに対するH/Lのエリア判定結果を出力するコンパレータ４７と、このコンパレータ４７から前記エリア判定結果が出力されるタイミング毎に、前記エリア判定結果を入力してシフトし、複数ビットの中間符号を出力するシフトレジスタ４８とを有している。【選択図】図１
2007263592.tif 000002
【特許請求の範囲】
【請求項１】
標準電波によって搬送されるタイムコード信号を取り込むためのサンプリングタイミングを、複数の分割エリアに分割する分割手段と、
前記サンプリングタイミングに同期して前記タイムコード信号の論理“H”／“L”を判定して判定結果をカウントし、前記判定を複数回実施して前記分割エリアのカウント値を確定するカウント手段と、
前記カウント値と所定の判定値との大小を比較して、前記分割エリアに対する論理“H”／“L”のエリア判定結果を出力する分割エリア判定手段と、
前記分割エリア判定手段から前記エリア判定結果が出力されるタイミング毎に、前記エリア判定結果を入力してシフトし、複数ビットの中間符号を出力する中間符号生成手段と、
を有することを特徴とする標準電波デコード回路。
【請求項２】
標準電波によって搬送されるタイムコード信号を取り込むためのサンプリングタイミングに対して、100msecを最低単位とする分割エリアに分割する分割手段と、
前記サンプリングタイミングに同期して前記タイムコード信号の論理“H”／“L”を判定して“H”の数をカウントし、前記判定を１０回実施して前記分割エリアのカウント値を確定するカウンタと、
前記カウント値と判定値とを比較して、カウント値＜判定値の場合にはエリア判定結果を０に、カウント値≧判定値の場合にはエリア判定結果を１に設定し、前記分割エリアに対する論理“H”／“L”のエリア判定結果を出力するコンパレータと、
前記コンパレータから前記エリア判定結果が出力されるタイミング毎に、前記エリア判定結果を入力してシフトしていき、１０回の入力でシフト結果が更新され、１０回更新されたタイミングで10ビットの中間符号を出力するシフトレジスタと、
を有することを特徴とする標準電波デコード回路。
【請求項３】
前記分割手段は、分周器でそれぞれ構成したことを特徴とする請求項１又は２記載の標準電波デコード回路。
【請求項４】
請求項１〜３のいずれか１項に記載の標準電波デコード回路と、
前記標準電波デコード回路から前記中間符号を取得して、ビットデコード処理によって符号“H”/“L”を判別し、この判別結果から時間を抽出して内部時刻を求める演算回路と、
を備えたことを特徴とする標準電波受信装置。
【請求項５】
前記演算回路は、プロセッサで構成したことを特徴とする請求項４記載の標準電波受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、標準電波を受信し時刻校正を行う電波時計システムのタイムコード信号より例えば1ビット（bit）の符号をデコードする標準電波デコード回路及びこれを用いた標準電波受信装置に関するものである。
【背景技術】
【０００２】
従来、標準電波デコード回路に関する技術としては、例えば、次のような文献に記載されるものがあった。
【０００３】
【特許文献１】特開２００３−２１５２７７号公報
【０００４】
特許文献１には、符号を検出し、時刻データにより時刻を修正できる標準電波デコード回路に関する技術が記載されている。
【０００５】
この標準電波デコード回路は、標準電波に応じたデータを取得する回路であり、標準電波に基づいて生成されたタイムコード（以下「TCO」という。）中の所定符号をその波形に基づいて検出する符号検出手段と、この符号検出手段で所定の符号が検出されたときに、標準電波との秒同期タイミングを調整するタイミング調整手段とを有している。そのため、標準電波を構成する符号のうち、ノイズ等の影響を受けにくい符号、例えば、符号「0」を検出して、タイミング調整を行うことができるので、正確に秒タイミング調整を行うことができ、これによって符号を正確に検出できる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の標準電波デコード回路では、全てハードウェア（回路）で構成されているので、回路規模が大きくなって小型化が難しく、しかも、消費電力が大きいという課題があった。
【０００７】
これを解決するために、マイクロプロセッサ（以下「MCU」という。）等のプロセッサを用いたソフトウェアにより実現することも考えられるが、TCOをサンプリングする際のサンプリングタイミングのずれが発生したり、サンプリング処理の欠損が発生したり、あるいは処理時間が長くなるといった問題があり、未だ技術的に十分満足の得られる標準電波デコード回路及びこれを用いた標準電波受信装置を実現することが困難であった。
【課題を解決するための手段】
【０００８】
本発明の標準電波デコード回路は、標準電波によって搬送されるTCO信号を取り込むためのサンプリングタイミングを、複数の分割エリアに分割する分割手段と、前記サンプリングタイミングに同期して前記TCO信号の論理“H”/“L”を判定して判定結果をカウントし、前記判定を複数回実施して前記分割エリアのカウント値を確定するカウント手段と、前記カウント値と所定の判定値との大小を比較して、前記分割エリアに対する論理“H”/“L”のエリア判定結果を出力する分割エリア判定手段と、前記分割エリア判定手段から前記エリア判定結果が出力されるタイミング毎に、前記エリア判定結果を入力してシフトし、複数ビットの中間符号を出力する中間符号生成手段とを有している。
【０００９】
本発明の標準電波受信装置は、前記標準電波デコード回路と、演算回路とを備えている。前記演算回路は、前記標準電波デコード回路から前記中間符号を取得して、ビットデコード処理によって符号“H”/“L”を判別し、この判別結果から時間を抽出して内部時刻を求める回路である。
【発明の効果】
【００１０】
本発明によれば、ハードウェアである標準電波デコード回路にて中間符号を生成しているので、ソフトウェアによる処理を低減することにより、消費電力を削減できる。しかも、論理回路では、例えば、標準電波デコード回路に対して判定要求を行うだけで良く、bitデコードに伴う処理が不要となり、ハードウェアの許容する限りサンプリング周波数を上げることが可能となる。従って、本発明の標準電波デコード回路を使用することにより、サンプリング処理のタイミングずれ、サンプリング処理の欠損発生、処理時間が大きい、サンプリング周波数の制限が発生、といった全ての問題を解決可能である。
【発明を実施するための最良の形態】
【００１１】
電波時計システムにおける標準電波デコード回路は、標準電波によって搬送されるTCO信号を取り込むためのサンプリングタイミングに対して、100msecを最低単位とする分割エリアに分割する1/10分周器と、前記サンプリングタイミングに同期して前記TCO信号の論理“H”／“L”を判定して“H”の数をカウントし、前記判定を１０回実施して前記分割エリアのカウント値を確定するカウンタと、前記カウント値と判定値とを比較して、カウント値＜判定値の場合にはエリア判定結果を０に、カウント値≧判定値の場合にはエリア判定結果を１に設定し、前記分割エリアに対する論理“H”／“L”のエリア判定結果を出力するコンパレータと、前記コンパレータから前記エリア判定結果が出力されるタイミング毎に、前記エリア判定結果を入力してシフトしていき、１０回の入力でシフト結果が更新され、１０回更新されたタイミングで10ビットの中間符号を出力するシフトレジスタとを有している。
【実施例１】
【００１２】
（エリア平均化bit（ビット）デコード方法）
本実施例１は、電波時計システムにおけるTCOを受信してこれをデコード（解読）するために、エリア平均化bitデコード方法を利用するものであるから、先ず、エリア平均化bitデコード方法について説明する。
【００１３】
エリア平均化bitデコード方法は、例えば、日本、米国、英国、ドイツの４ヶ国に対応するbitデコードを目的とするため、次の（ａ）、（ｂ）のことが必要である。
【００１４】
（ａ）  フォーマットの種別に依存せずに復号可能であること。
（ｂ）  ノイズ、TCO波形の揺らぎ等の欠陥要因があった場合でも正常な複号を行う。
【００１５】
これを実現するために、TCO波形データより中間符号への復号を行う。
図２は、エリア分割bit符号の構成を説明する図である。
【００１６】
この図２には、各フォーマットのTCO波形とbit符号の相関が記載された一覧が示されている。全てのフォーマットにおいて100msec単位で符号を正規化できるため、100msec単位で分割し、この分割単位毎に高レベル／定レベル（以下「H/L」という。）を記載した。100msecの分割単位を「分割エリア」と称する。１つの符号に対して10個のH/Lで表現されるため、符号を10bitと見ることができる。LSB（最下位ビット）ファーストとして（1バイト（8bit)＋2bit）の表現を記載した。これを中間符号とする。つまり、中間符号とは、単位100msecとして10bitで表現した符号のことである。
【００１７】
TCOを受信して時刻を取得するための復号の方法は、100msec幅の分割エリア毎に、サンプリングされた信号数をカウント（計数）し、多数決で“H”又は“L”にデコードする方法である。具体例を、図３に示す。
【００１８】
図３は、図２の例えば英国のTCOにおけるノイズ混入時のエリア分割bit復号を説明するための図である。
【００１９】
この図３においては  簡便のために、サンプリング周波数を100Hzとした。従って、100msec幅の分割エリアにおいては、（10サンプル10msec × 10 = 100msec）のデータが存在する。分割エリア内において、“H”のデータの個数をSと表現すると、S=0〜10となる。この“H”個数Sを用いて、分割エリアの“H”又は“L”の判定を行う。判定値を1〜10の中間値である5と設定すると、S > 5 の場合は“H”と判定される。同様に、S ≦ 5 の場合は“L”と判定される。この方法において、ノイズによる乱れが混入した場合であっても、正常なH/Lが判定される。
【００２０】
図３において、理想的TCO波形に関しては、S=10 の分割エリアでは S > 5のため“H”、S=0の分割エリアでは s≦5のため“L”と判断できる。又、実際のTCO波形において、“L”→“H”のエッジにノイズが混入したTCO波形では、S=3の分割エリアでは、S < 5 のため“L”と判定でき、S=7の分割エリアでは、s ≦ 5であるため“L”と判定でき、正常な判定が行われる。このbit復号方法を「エリア平均化」と称する。
【００２１】
このような「エリア平均化」復号方法では、次の（i）〜（iii）の手順により、フォーマットに依存しない中間符号を得ることが可能となる。
【００２２】
（i）  bit起点より100msecの分割エリア10個に分割する。
（ii）  各分割エリアの“H”サンプリング数をカウントし、判定値より大きければ“H”、判定値以下であれば“L”と判定する。
（iii） 10個の分割エリアに1bitを割り付け、10bitの中間符号を生成する。
【００２３】
このような「エリア平均化」復号方法を実現するための構成として、例えば、100Hzサンプリングを実施するハードウェア（回路）と、100Hzでサンプリングした信号をプロセッシングするソフトウェアとの構成が考えられる。
【００２４】
図４は、標準電波受信方法の処理手順を示す図である。
標準電波受信装置によりTCOを受信して時刻を取得する場合、先ず、TCOを受信すると（ステップSP1）、このTCOを中間符号に変換し（ステップSP2）、ビットデコードにより1bitの符号値（符号H/L）を判別する（ステップSP3）。判別された符号から１分間、フォーマットが判別され（ステップSP4）、時刻の整合性が検証された後（ステップSP5）、正しい時刻が取得される（ステップSP6）。
【００２５】
図５は、MCUにおいてエリア平均化bitデコードを実現するbitデコード回路を有する標準電波受信装置を示す概略の構成図である。
【００２６】
標準電波受信装置は、例えば、アンテナにより受信された無線周波数信号（RF)からTCOを検波するRF部１と、サンプリングタイミングである100Hzのタイミング信号を生成するタイマ２と、このRF部１及びタイマ２の出力側に接続されたbitデコード回路１０と、このbitデコード回路１０に接続されたMCU２０とを有している。bitデコード回路１０は、TCOを保持する１bitのTCOバッファ１１と、MCU２０に対して100Hz(10msec)毎に割り込みをかける割り込みコントローラ１２とを有している。MCU２０は、プログラムに従い図４のステップSP2〜SP6を処理する機能を有している。
【００２７】
この標準電波受信装置において、タイマ２により、サンプリングタイミングである100Hzのタイミング信号が生成され、割り込みコントローラ１２へ転送されると、この割り込みコントローラ１２により、100Hz(10msec)の割り込みが発生する。これがサンプリングタイミングとなる。一方、RF部１により検波されたTCO信号は、TCOバッファ１１に直結しており、TCOの変化に追従してTCOバッファ１１の状態も変化する。
【００２８】
図６は、図５のbitデコードにおけるソフトウェアを示すフローチャートであり、MCU２０による処理手順が示されている。
【００２９】
なお、サンプリングを開始する前にソフト処理場で、図３のサンプリング数Sに相当するMCU２０内のバッファカウンタを S=0にクリアしておくものとする。又、中間符号も０にクリアしておくものとする。
【００３０】
割り込みコントローラ１２により生成した10msec(100Hz)毎に、割り込み処理が発生する（ステップSP10）。MCU２０では、割り込み処理内においてTCOバッファ１１からTCOの取り込み(サンプリング)を行う（ステップSP11）。取り込んだ信号が“H”の場合、MCU２０内のバッファカウンタを１増加(インクリメント S=S+1)する（ステップSP12）。上記の動作を10msec毎に繰り返し、１エリア即ち１０回終了時に、ステップSP13の条件分岐がイエスの場合、１エリアの“H”又は“L”の判定動作を実施する（ステップSP14）。この判定動作では、10回のサンプリングにおけるバッファカウンタ値 S が、判定値を超える場合“H”と判定し、判定値以下の場合“L”と判定を行う。これをエリアの判定値とする。
【００３１】
ステップSP14で１エリアの判定が終了したので、次のエリアの処理を開始する。次のエリアを開始するため、エリア判定結果を中間符号の1bit(“H”又は“L”)に格納し、次の1bit(エリア)を処理するために、中間符号を1bitシフトする（ステップSP15）。全エリア(10エリア）が終了(1000msec)した場合（ステップSP16）、10bitからなる中間符号が生成される。この中間符号に対する判定処理を要求し（ステップSP17）、MCU２０が割り込みを終了する（ステップSP18）。
【００３２】
以上説明したエリア平均化bitデコード方法は、ノイズ耐性の高い優れた方法である。ところが、MCU２０を用いたソフトウェアでサンプリング、及び判定を実施しているため、問題を生じる虞がある。この問題を図６〜図８を参照しつつ以下説明する。
【００３３】
図６に示されるソフトウェアの処理は、割り込みとして実施される。
図７は、図５のbitデコードのサンプリング動作を示す図である。
【００３４】
この図７では、TCO波形と、割り込み処理の時系列相関が示されている。RF部１よりノイズが重畳したTCOが出力されるものとする。サンプリングポイントは10msec毎の(1)(2)(3)(4)であり、図７ではサンプリングポイント(1)(2)(3)(4)がノイズにより“L”となる区間を避けて全て“H”としている。
【００３５】
次に、100Hzの割り込み処理を図７中に“B0〜B3”として示す。MCU２０の割り込み負荷が無い状態  (図７でノーマルタスク)では、理想サンプリングポイント(1)(2)(3)(4)とほぼ同じでサンプリングされる。ところが、実際には他の割り込みタスクが発生する場合がある。以下に、正常にサンプリングされない例（I）〜（III）を挙げる。
【００３６】
（I）  他タスクによるサンプリングずれ
「他タスク重畳１」においては、数msecの他のタスクC2が発生し、このタスクC2が終了するまでサンプリングが待たされる。このため、サンプリングずれが発生し、この例では  本来“H”とサンプリングされるはずが“L”とサンプリングされたため、エラーデータと誤認されている。
【００３７】
（II）  他タスクによるサンプリング欠損
「他タスク重畳２」においては、十数msecを要する他のタスクC1が発生し、このタスクC1が終了するまでサンプリングが待たされる。このため、サンプリングずれが発生し、この例では、サンプリングポイント(2)で発生すべき割り込みが、サンプリングポイント(3)以降まで待たされており、割り込みが欠損している。即ち、サンプリングが欠損している。
【００３８】
（III）  自タスク処理増大によるサンプリングずれ
図６の割り込み処理においては、周期的に処理量が増大し、割り込み処理自体の時間が長くなる場合が発生する。「処理時間大」においては、処理B1,B2の処理時間が増大し、サンプリングポイント(3)(4)のサンプリングにずれが生じ、エラーデータが発生している。
【００３９】
以上の事例（I）〜（III）で説明したように、上記のサンプリング方法では下記の４点（Ａ）〜（Ｄ）の問題を生じる虞がある。
【００４０】
（Ａ）  サンプリングタイミングのずれ発生
他タスク、又は自タスクによる理想サンプリングタイミングからのずれである。
【００４１】
（Ｂ）  サンプリング処理の欠損発生
他タスク、又は自タスクによるサンプリングタイミングの欠落である。
【００４２】
（Ｃ）  処理時間が大きい
MCU２０によるソフトウェアで図６のフローチャートの処理を実施した場合、bit操作、カウント操作、及び分岐判定が多く、MCU２０で処理すると処理時間が大きくなる。又、分割エリア終了時（ステップSP13）、全エリア終了時（ステップSP16）の分岐が発生した場合、処理時間が一時的に延びるため、割り込み処理時間がばらつく。エリア平均化bitデコードは、割り込み処理時間の増大、ばらつきはソフトウェア設計の上で大きな問題となる。
【００４３】
（Ｄ）  サンプリング周波数に関する問題（サンプリング周波数の制限）
図８は、図７のサンプリング周波数とデコード精度の相関を説明する図である。
【００４４】
サンプリング速度が低い状態でエリア平均化bitデコードを行った場合、分割エリア(100msec)内のサンプリング点が少なくなる。
【００４５】
図７のTCO波形は80%程度が“H”の波形である。この図７では、サンプリングポイントが(1)(2)(3)(4)の4点と少ないため、ノーマルタスクにおいては  全て“H”と判定されている。これは、目標 80%“H”に対して  100%“H”という結果となり、20%の誤差を含んでいる。このサンプリングの誤差を小さくするには、サンプリング周波数を上げ、サンプリング間隔を縮めるのが有効である。サンプリングポイント数と“H”の含有比率を以下の表に示す。
【００４６】
【表１】
2007263592.tif 000003
【００４７】
このようにサンプリング周波数を上げ、サンプリングポイントを増加するに従い精度は向上する。しかし、サンプリング周波数を上げると、サンプリング間隔が短くなり、取り扱うデータも増大する。上記の方法で、割り込み処理でエリア平均化bitデコードを処理する場合、割り込み間隔が短くなり、割り込み処理に要する時間も増大するため、タイミングが厳しくなり、サンプリングのずれ、欠損が発生する可能性が増大する。このため、MCU２０の処理速度に見合ったサンプリング周波数に必然的に制限されてしまう。
【００４８】
以上のように、上記の方法によるbitデコードにおいて生じる問題点をまとめると、次の４つとなる。
【００４９】
（Ａ）  サンプリングタイミングのずれ発生
（Ｂ）  サンプリング処理の欠損発生
（Ｃ）  処理時間が大きい
（Ｄ）  サンプリング周波数の制限が発生
このような問題を本実施例１では以下のように解決している。
【００５０】
(実施例１の構成)
図９（ａ）、（ｂ）は、本発明の実施例１を示す標準電波受信装置の概略の構成図であり、同図（ａ）は全体の構成図、及び同図（ｂ）は同図（ａ）中のMCUの構成図である。
【００５１】
この標準電波受信装置は、アンテナ３０により受信された無線周波数信号（RF)からTCOを検波するRF部３１と、サンプリングタイミングである100Hzのタイミング信号を生成するタイマ３２と、このRF部３１及びタイマ３２の出力側に接続されたbitデコード回路４０と、このbitデコード回路４０に接続されたプロセッサ（例えば、MCU）５０とを有している。
【００５２】
bitデコード回路４０は、リセット端子４１、8bitの判定値レジスタ４６、及び10bitのTCOバッファ４９等を有し、100Hzタイマ３２から与えられる100Hzのタイミング信号と、RF部３１から与えられるTCOとに基づき、ハードウェアにより、分割エリア判定を実施して中間符号を生成し、この中間符号をTCOバッファ４９からMCU５０へ与える回路である。
【００５３】
MCU５０は、演算及び制御機能を持つ中央処理装置本体（以下「CPUコア」という。）５を有している。CPUコア５１には、バス５２を介して、プログラム格納用の読み出し専用メモリ（以下「ROM」という。）５３、及びデータ格納用の随時読み書き可能なメモリ（以下「RAM」という。）５４等が接続されている。バス５２には、bitデコード回路４０側のリセット端子４１、割り込みコントローラ４４、判定値レジスタ４６、及びTCOバッファ４９が接続されている。
【００５４】
MCU５０は、ROM５３に格納されたプログラムに従い、CPUコア５１の演算及び制御により、初期化動作として、RF部３１から与えられるTCOに基づき、bit信号の起点を検出するbit信号起点検出処理を行ってbit信号起点タイミング信号を生成し（bit信号の開始タイミングを抽出し）、これをリセット端子４１に与えてbitデコード回路４０をリセットさせる機能を有している。更に、MCU５０は、定常動作として、割り込みコントローラ４４による割り込みが発生した時点で、TCOバッファ４９から中間符号を取得してbitデコード処理による1bitの符号値（H/L）の判別、時間抽出処理、及び内部時刻を出力する機能等を有している。
【００５５】
図１は、本発明の実施例１を示すbitデコード回路４０の構成図である。
このbitデコード回路４０は、MCU５０から与えられるbit信号起点タイミング信号によりリセット信号Rを出力するリセット端子４１を有し、このリセット端子４１に、分割手段（例えば、1/10分周器）４２、及び、割り込み発生手段（例えば、1/10分周器）４３等が接続されている。１段目の1/10分周器４２は、100Hzタイマ３２から与えられる100Hzのタイミング信号を1/10分周する回路であり、この出力側に、２段目の1/10分周器４３が接続されている。２段目の1/10分周器４３は、１段目の分周出力信号を1/10分周して１Hz（1000msec）毎に割り込みを発生する回路であり、この出力側に、割り込みコントローラ４４が接続されている。割り込みコントローラ４４は、1/10分周器４３の分周出力信号に基づき、MCU５０に対してbitデコード処理等の割り込みを掛ける回路である。
【００５６】
RF部３１及び100Hzタイマ３２の出力側には、カウント手段（例えば、8bitのカウンタ）４５が接続されている。カウンタ４５は、リセット端子４１からのリセット信号Rによりリセットされ、100Hzタイマ３２からの100Hzのタイミング信号をクロック信号CLKとして入力し、このクロック信号CLKに同期して、RF部３１からのTCO信号の個数をカウントし、1/10分周器４２の分周出力信号に基づき、10Hz（100msec）毎にカウント値を出力する回路であり、この出力側に、比較手段（例えば、8bitのコンパレータ）４７が接続され、更に、このコンパレータ４７に、8bitの判定値レジスタ４６が接続されている。このコンパレータ４７及び判定値レジスタ４６により、分割エリア判定手段が構成されている。
【００５７】
判定値レジスタ４６は、予めMCU５０により判定値が設定され、判定値をコンパレータ４７へ与えるデータ保持用の回路である。コンパレータ４７は、カウンタ４５から10Hz(100msec)毎に転送されるカウント値と、判定値レジスタ４６からの判定値とを比較し、エリア判定結果を出力する回路であり、この出力側に、中間符号生成手段（例えば、10bitのシフトレジスタ）４８が接続されている。
【００５８】
シフトレジスタ４８は、リセット端子４１からのリセット信号Rによりリセットされ、1/10分周器４２の分周出力信号（10Hz)をクロック信号CLKとして入力し、このクロック信号CLK(10Hz)に同期して、コンパレータ４７からのエリア判定結果を取り込んでシフトすることにより中間符号を生成し、1/10分周器４３の分周出力信号に基づき、中間符号を1Hz毎に出力する回路であり、この出力側に、10bitのTCOバッファ４９が接続されている。TCOバッファ４９は、シフトレジスタ４８から1Hz毎に転送される中間符号を所定のタイミングでMCU５０へ与える回路である。
【００５９】
（実施例１の動作）
到来するRFがアンテナ３０により受信されると、RF部３１により、そのRFからTCO信号が検波され、bitデコード回路４０及びMCU５０へ送られる。MCU５０では、ROM５３に格納されたプログラムに従い、CPUコア５１の演算及び制御機能により、TCO信号に基づいてbit信号起点検出処理を行い、bit信号起点タイミング信号を生成してbitデコード回路４０のリセット端子４１へ送る。リセット端子４１からリセット信号Rが出力され、1/10分周器４２，４３、8bitのカウンタ４５、及び10bitのカウンタ４８がリセットされる。
【００６０】
8bitのカウンタ４５は、100Hzタイマ３２から与えられる100Hzのタイミング信号に同期して、TCO信号が“H”であればカウントアップを行い、TCO信号の個数をカウントしていく。つまり、8bitカウンタ４５は、10msec毎にH/Lを判定し、“H”の場合はカウント値をインクリメントする。１０回判定を実施（100msec)することにより、エリアのカウント値が確定する。100Hzのタイミング信号は、1/10分周器４２で分周され、10Hz(100msec)の分周出力信号が1/10分周器４３及びカウンタ４５へ送られる。カウンタ４５は、10Hz(100msec)毎にカウント値をコンパレータ４７へ転送し、リセットされる。
【００６１】
図１０は、図１の1/10分周器４２及び8bitのカウンタ４５の動作を示すタイムチャートである。
【００６２】
8bitのカウンタ４５の初期値は０である。タイミング(1)でTCO信号は“H”であるため、このタイミング(1)において、8bitカウンタ４５はカウントアップし、カウント値が１となる。タイミング(2)〜(9)において、同様にTCO信号が“H”の場合は、8bitカウンタ４５がカウントアップを続け、タイミング(9)に至るとカウント値が6に達する。タイミング(10)においては、TCO信号が“H”のために8bitカウンタ４５が更にカウントアップし、７に達する。又、10Hzタイミングでもあるので、カウント値7を8bitコンパレータ４７へ転送し、カウンタ４７がリセットされる。このため、コンパレータ４７において、カウント値７と判定値レジスタ４６の判定値５とを比較することにより  分割エリアの判定が可能となる。
【００６３】
本実施例１では、分割エリア判定をハードウェアで実施し、10bitシフトレジスタ４８を組み合わせて中間符号を生成するため、10Hzより1Hzを生成するための1/10分周器４３、8bitコンパレータ４７、分割エリア判定を処理するための8bit判定値レジスタ４６、10bitシフトレジスタ４８、及びTCOバッファ４９を備えている。
【００６４】
そのため、10Hzと同期して8分割エリア内の“H”の数を8bitカウンタ４５で数え上げた結果と、8bit判定値レジスタ４６の判定値とを、8bitコンパレータ４７で比較し、この比較結果が1分割エリアの判定結果となる。即ち、カウント値＜判定値の場合はエリア判定結果が０に設定され、カウント結果≧判定値の場合はエリア判定結果が１に設定される。エリア判定結果は、100msecのエリアが“H”であるか、“L”であるか判定した結果となる。エリア判定結果が得られたタイミング（100msec毎）に、分割エリア毎の判定結果が10bitシフトレジスタ４８に取り込まれる。この動作が10回（即ち、1秒間）実施されると、シフトレジスタ４８が更新されて中間符号が蓄積されることとなる。
【００６５】
図１１は、図１の分割エリア判定及び中間符号生成の動作を示すタイムチャートである。
8bitカウンタ４５には、１分割エリアの“H”の数が格納されている。各々の分割エリアにおいて、カウンタ値と分割エリア判定値（例えば、５）の比較結果(分割エリア判定結果) が確定する。この比較結果を10bitシフトレジスタ４８でシフトする。
【００６６】
タイミング(1)〜(10)において10回シフトを繰り返すと、分割エリアの判定値（即ち、中間符号）が得られる。10bitシフトレジスタ４８が１０回更新されたタイミングで、このシフトレジスタ４８のシフト結果がTCOバッファ４９に転送され、このTCOバッファ４９に10bitの中間符号が格納される。つまり、タイミング(10)で中間符号を10bitTCOバッファ４９に転送処理と同時に、1Hz 割り込みを発生する。これが割り込みコントローラ４４からMCU５０へ伝えられ、MCU５０がbitデコード回路４０に対して中間符号の判定を要求し、TCOバッファ４９に保持された中間符号がMCU５０へ送られて割り込み処理が終了する。MCU５０では、中間符号に基づき、bitデコード処理、及び時刻抽出処理を行い、内部時刻を求める。
【００６７】
(実施例１の効果）
本実施例１では、ハードウェアにて中間符号が生成されるので  MCU５０ではbitデコード回路４０に対して判定要求を行うだけで良く、bitデコードに伴うソフトウェアの処理が不要となり、ハードウェアの許容する限りサンプリング周波数を上げることが可能となる。又、本実施例を実装することにより、MCU５０を使用せずに演算回路（ハードウェアロジック）のみでもbitデコードが可能となる。従って、本実施例１のbitデコード方法を使用することにより、（A)サンプリング処理のタイミングずれ、(B)サンプリング処理の欠損発生、(C)処理時間が大きい、及び、(D)サンプリング周波数の制限が発生、といった全ての問題を解決可能である。しかも、ハードウェアで中間符号まで生成するため、ソフトウェアの処理時間は無い。
【００６８】
（変形例）
本発明は、図示の実施例の限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ）  実施例では、サンプリング周波数を簡便のため100Hzとしたが、使用するハードウェアの性能に応じて変更しても良い。
（ｂ）  JJY等の特定のフォーマットのみのbitデコードにおいては、分割エリアを100msecにする必要は無く、フォーマットに応じたタイミングでも良い。
（ｃ）  図１や図９の回路構成は、他の回路構成に変更しても良い。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例１を示すbitデコード回路４０の構成図である。
【図２】エリア分割bit符号の構成を説明する図である。
【図３】図２のノイズ混入時のエリア分割bit復号を説明するための図である。
【図４】標準電波受信方法の処理手順を示す図である。
【図５】MCUにおいてエリア平均化bitデコードを実現するbitデコード回路を有する標準電波受信装置を示す概略の構成図である。
【図６】図５のbitデコードにおけるソフトウェアを示すフローチャートである。
【図７】図５のbitデコードのサンプリング動作を示す図である。
【図８】図７のサンプリング周波数とデコード精度の相関を説明する図である。
【図９】本発明の実施例１を示す標準電波受信装置の概略の構成図である。
【図１０】図１の1/10分周器４２及び8bitのカウンタ４５の動作を示すタイムチャートである。
【図１１】図１の分割エリア判定及び中間符号生成の動作を示すタイムチャートである。
【符号の説明】
【００７０】
３１      RF部
３２      100Hzタイマ
４０      bitデコード回路
４１      リセット端子
４２，４３      1/10分周器
４４      割り込みコントローラ
４５      8bitカウンタ
４６      判定値レジスタ
４７      コンパレータ
４８      シフトレジスタ
４９      TCOバッファ
５０      MCU
【図１】
2007263592.tif 000004
【図２】
2007263592.tif 000005
【図３】
2007263592.tif 000006
【図４】
2007263592.tif 000007
【図５】
2007263592.tif 000008
【図６】
2007263592.tif 000009
【図７】
2007263592.tif 000010
【図８】
2007263592.tif 000011
【図９】
2007263592.tif 000012
【図１０】
2007263592.tif 000013
【図１１】
2007263592.tif 000014