(57)【要約】【課題】ＬＳＩ内のアナログ回路のバーンインテストでは、デジタル信号印加のみではバーンイン効果が不十分で効果向上のために各種アナログ回路毎にＬＳＩ外部で発生させたアナログ信号を印加する必要があり手間がかかる。【解決手段】ＬＳＩ内のアナログ回路２用のバーンインテスト信号発生回路において、アナログ回路２への通常信号経路６に並列にバーンインテスト信号経路７を設け、このバーンインテスト信号経路７にデジタル波形のバーンインテスト信号をアナログ波形のバーンインテスト信号に変換する信号波形変換回路８を設け、アナログ回路２のバーンインテストに際してバーンインテスト信号経路７に切り替え制御する。【選択図】図１
2007163301.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ内のアナログ回路用のバーンインテスト信号発生回路において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形または直流波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御する、ことを特徴とするバーンインテスト信号発生回路。
【請求項２】
上記信号波形変換回路は、抵抗素子と容量素子とからなる充放電回路により構成されている、ことを特徴とする請求項１に記載のバーンインテスト信号発生回路。
【請求項３】
上記容量素子はＬＳＩに内蔵されている、ことを特徴とする請求項２に記載のバーンインテスト信号発生回路。
【請求項４】
上記通常信号経路側とバーンインテスト信号経路側それぞれに信号経路切り替えスイッチを設け、バーンインテスト時は通常信号経路側の信号経路切り替えスイッチをＯＦＦに、バーンインテスト信号経路側の信号経路切り替えスイッチをＯＮに切り替える、ことを特徴とする請求項１ないし４のいずれかに記載のバーンインテスト信号発生回路。
【請求項５】
ＬＳＩ内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際して通常信号経路からバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形がデジタル波形であるバーンインテスト信号を入力し、この入力したバーンインテスト信号の電圧波形を信号波形変換回路によりアナログ波形に変換してアナログ回路に入力する、ことを特徴とするバーンインテスト方法。
【請求項６】
ＬＳＩ内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形の周波数およびデューティー比が制御されたデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形を信号波形変換回路によりその制御に対応した直流電圧（ＤＣ電圧）の波形に変換してアナログ回路に入力する、ことを特徴とするバーンインテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バーンインテスト信号発生回路及びバーンインテスト方法に係り、特に、デジタル回路とアナログ回路とを１チップに混載したシステムＬＳＩ等の半導体装置において、そのアナログ回路に印加するバーンインテスト信号を発生するバーンインテスト信号発生回路及びバーンインテスト方法に関するものである。
【背景技術】
【０００２】
バーンインテストは、半導体装置の故障（初期不良）を取り除くスクリーニング手法の一つであり、半導体装置の動作条件よりも高電圧の加速ストレス（バーンイン電圧）を印加し、故障発生を加速して短時間で不良品を取り除くテストである。このバーンイン電圧の条件や印加時間は半導体装置の規格、生産プロセスの特性、保証品質等によって異なる。
【０００３】
デジタル回路とアナログ回路とを１チップに混載したシステムＬＳＩにおいて、そのアナログ回路には、ＬＳＩ外部とのインタフェース部に、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータやデジタル信号をアナログ信号に変換するＤ／Ａコンバータがある。このようなアナログ回路に電圧波形が矩形状（デジタル波形）であるバーンインテスト信号（デジタル信号）を印加した場合、その信号の状態が遷移する状態遷移時間が短いため、サンプリング動作を行う上記アナログ回路では回路の一部しか動作させることが出来ない場合が多い。このため、バーインテストの信頼性確保のため、ＬＳＩ外部から電圧波形が正弦波状、三角波状等（アナログ波形）に連続変化するバーンインテスト信号（アナログ信号）を入力させて、より広範囲についてアナログ回路を動作させる必要がある。さらにバーインテストに任意の固定ＤＣ電圧の印加が必要なアナログ入力端子については、ＬＳＩ外部で所望のＤＣ電圧を発生させ、このＤＣ電圧をバーンインテスト信号として印加させる必要がある。
【０００４】
そのため、通常、アナログ回路のバーンインテストにおいてはバーンインテスト信号印加装置に装備されているアナログ波形のバーンインテスト信号発生器から出力されるアナログ波形のバーンインテスト信号及びＬＳＩ外部で発生させた所望のＤＣ電圧波形のバーンインテスト信号をＬＳＩに入力する。さらにアナログ回路に効率的に電気的ストレスを与えられるようにアナログ回路の種類、動作条件毎に最適なアナログ波形の設定及びバーンインボードの開発を行う必要がある。しかしながら、このようなバーインテストにおいては、バーンインテスト環境の開発工数の増大とバーンインテスト回路の規模増大を招きＬＳＩの低コスト化が困難となってしまう。
【０００５】
また、ＬＳＩ内部のＤ／Ａコンバータの出力をアナログ波形のバーンインテスト信号に用いた従来技術が提案されているが、バーンインテスト回路のオーバーヘッドが大きいためチップコストとしては不利となる。（例えば、特許文献１参照。）
【特許文献１】特開平１１-３２６４６５公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明により解決すべき課題は、アナログ回路に対するバーンインテスト信号を簡易的に発生させることを可能として、バーンインテストの簡素化及び低コスト化を可能とすることである。
【課題を解決するための手段】
【０００７】
本発明に係るバーンインテスト信号発生回路は、ＬＳＩ内のアナログ回路用のバーンインテスト信号発生回路において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路にバーンインテスト信号の電圧波形をデジタル波形からアナログ波形または直流波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御することを特徴とするものである。
【０００８】
本発明のバーンインテスト信号発生回路によれば、ＬＳＩ外部から電圧波形がデジタル波形であるバーンインテスト信号、すなわち、デジタル信号を印加することにより、自動的に電圧波形がアナログ波形のバーンインテスト信号を電気ストレスとしてアナログ回路に印加することができるので、ＬＳＩ内のアナログ回路に外部のバーンインテスト信号印加装置を通じてバーンインテスト信号を印加する必要がなくなり、バーンインテスト環境の開発工数を低減することができ、かつ、バーインテストに要するコスト削減が可能となって、ＬＳＩの低コスト化を図れる。
【０００９】
また、本発明のバーンインテスト信号発生回路によれば、バーンインテスト信号経路に電圧波形がデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形の周波数およびデューティー比の制御を行って電圧波形が直流波形（ＤＣ電圧）のバーンインテスト信号を発生させることができるので、任意の定電圧印加が必要なＬＳＩ端子においても、所望のＤＣ電圧を発生させて、バーンインテスト信号として印加することが可能になり、従来、ＬＳＩ外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト信号印加装置が不要となりバーンインにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
【００１０】
上記信号波形変換回路は、抵抗素子と容量素子とからなる充放電回路により構成されていることが好ましい。この充放電回路の回路構成は、バーンインテスト信号経路に直列に抵抗素子を接続し、バーンインテスト信号経路のアナログ回路側の経路端と接地との間に容量素子を接続した回路構成とし、その抵抗素子の抵抗値、容量素子の容量値を適宜に設定することにより、アナログ波形を調整することができる。
【００１１】
上記容量素子はＬＳＩに内蔵されていると、部品点数を削減することができて好ましい。
【００１２】
本発明に係る第１のバーインテスト方法は、ＬＳＩ内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際して通常信号経路からバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形がデジタル波形であるバーンインテスト信号を入力し、この入力したバーンインテスト信号の電圧波形を信号波形変換回路によりアナログ波形に変換してアナログ回路に入力することを特徴とするものである。
【００１３】
第１のバーインテスト方法によれば、ＬＳＩ外部から電圧波形がデジタル波形であるバーンインテスト信号、すなわち、デジタル信号を印加することにより、自動的に電圧波形がアナログ波形のバーンインテスト信号を電気ストレスとしてアナログ回路に印加することができるので、ＬＳＩ内のアナログ回路に外部のバーンインテスト信号印加装置を通じてバーンインテスト信号を印加する必要がなくなり、バーンインテスト環境の開発工数を低減することができ、かつ、バーインテストに要するコスト削減が可能となって、ＬＳＩの低コスト化を図れる。
【００１４】
本発明に係る第２のバーインテスト方法は、ＬＳＩ内のアナログ回路をバーンインテストする方法において、アナログ回路への通常信号経路に並列にバーンインテスト信号経路を設け、このバーンインテスト信号経路に信号の電圧波形をデジタル波形からアナログ波形に変換する信号波形変換回路を設け、アナログ回路のバーンインテストに際してバーンインテスト信号経路に切り替え制御するとともに、バーンインテスト信号経路に電圧波形の周波数およびデューティー比が制御されたデジタル波形のバーンインテスト信号を入力し、入力したバーンインテスト信号の電圧波形を信号波形変換回路によりその制御に対応した直流電圧（ＤＣ電圧）の波形に変換してアナログ回路に入力することを特徴とするものである。
【００１５】
第２のバーインテスト方法によれば、任意の定電圧印加が必要なＬＳＩ端子においても、所望のＤＣ電圧を発生させて、バーンインテスト信号として印加することが可能になり、従来、ＬＳＩ外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト信号印加装置が不要となりバーンインにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
【発明の効果】
【００１６】
本発明においては、バーンインテスト時に外部から印加する信号がデジタル波形のバーンインテスト信号(デジタル信号)のみの場合でもアナログ回路に十分な電気的ストレスを与えることが可能になりバーンインテスト環境の設計を容易にすることが可能になる。また、任意の定電圧印加が必要なＬＳＩ端子においても、外部から印加する信号がデジタル波形のバーンインテスト信号（デジタル信号）の周波数やデューティーの制御によって所望のＤＣ電圧を発生させることが可能になり、従来、ＬＳＩ外部で任意の電圧を発生させるために必要であった外付け部品及びバーンインテスト装置が不要となりバーンインテストにかかるコストを大幅に縮小可能になる。特にバーンインテストボード上の外付け部品数が制限されるウエハレベルでのバーンインに有効である。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して本発明の実施の形態に係る半導体集積回路のアナログ回路に対するバーンインテスト信号発生回路およびその回路を用いたバーンインテスト方法を説明する。
【００１８】
（実施の形態１）
以下、図１に本発明の実施の形態１に係るバーンインテスト信号発生回路を示す。図２に、バーンインテスト信号発生回路の波形の一例を示す。実施の形態１のバーンインテストを実施する半導体集積回路（ＬＳＩ）１は、デジタル回路とアナログ回路とが混載されたものである。図１にはそのＬＳＩ１のアナログ回路２のみ示す。ＬＳＩ１内には実施の形態１によるバーンインテスト信号発生回路３が内蔵される。ＬＳＩ１はアナログ入力端子４と外付け容量接続用端子５とを備える。
【００１９】
アナログ入力端子４とアナログ回路２との間に通常信号経路６が設けられ、この通常信号経路６に並列にバーンインテスト信号経路７が接続されている。バーンインテスト信号経路７には電圧波形がデジタル波形のバーンインテスト信号(以下、デジタル信号)を電圧波形がアナログ波形(三角波状、正弦波状等の波形)のバーンインテスト信号(以下、アナログ信号)に変換する信号波形変換回路８が設けられている。信号波形変換回路８は、一例として抵抗素子９と容量素子１０とからなる充放電回路により構成されている。バーンインテスト信号経路７には第１信号経路切り替えスイッチ１１と、抵抗素子９と、第２信号経路切換スイッチ１２とが直列に接続されている。抵抗素子９と第２信号経路切換スイッチ１２との接続部は外付け容量接続用端子５に接続されている。容量接続用端子５と接地部との間に容量素子１０が接続されている。通常信号経路６には第３信号経路切り替えスイッチ１３が接続されている。第１、第２、第３信号経路切り替えスイッチ１１，１２，１３は、例えばアナログスイッチとしてＦＥＴ等により構成され、制御回路１４によりそのＯＮ／ＯＦＦが制御される。
【００２０】
制御回路１４により第１、第２信号経路切り替えスイッチ１１，１２はＯＦＦ状態に、かつ、第３信号経路切り替えスイッチ１３がＯＮ状態となった場合、アナログ入力端子４から入力される信号は、通常信号として通常信号経路６を経由してアナログ回路２にスルー入力される。
【００２１】
次に制御回路１４により第１、第２信号経路切り替えスイッチ１１，１がＯＮ状態に、かつ第３信号経路切り替えスイッチ１３がＯＦＦ状態になった場合、アナログ入力端子４から入力されるデジタル信号は、バーンインテスト信号経路７を経由して、アナログ回路２に入力される。同時にそのデジタル信号は抵抗素子９と容量素子１０とからなる充放電回路により充放電される結果、そのアナログ信号に変換される。
【００２２】
図２のタイミングチャートを参照して動作を説明する。図２（ａ）はアナログ入力端子４に印加されるデジタル信号Ｓ１、図２（ｂ）はアナログ回路２に印加されるアナログ信号Ｓ２、図２（ｃ）はアナログ回路２のサンプリング点を示す。図２にアナログ入力端子４にデジタル信号を印加した場合の波形遷移状態を示す。まず、デジタル信号Ｓ１の電圧レベルがＬ(０＝低値)からＨ(１＝高値)に変化すると、抵抗素子９を経由し容量素子１０への充電を行う。ここで抵抗素子９と容量素子１０との関係から充電時間は任意に設定可能でありアナログ回路２に印加されるアナログ信号Ｓ２の電圧レベルがＬからＨに遷移する時間はデジタル信号Ｓ１の電圧レベルがＬからＨに遷移する時間より長くなる。
【００２３】
次にデジタル信号Ｓ１の電圧レベルがＨからＬに変化すると、抵抗素子９を経由し容量素子１０が放電を行う。ここでも抵抗素子９と容量素子１０との関係から放電時間は任意に設定可能でありアナログ回路２に印加されるアナログ信号Ｓ２の電圧レベルがＨからＬへ遷移する時間はデジタル信号Ｓ１の電圧レベルがＨからＬへ遷移する時間より長くなる。この長くなったアナログ信号Ｓ２の電圧レベルの遷移期間中にアナログ回路２のサンプリング動作を行う事により、外部からサイン波や三角波などのアナログ波形入力を行う場合と同等のバーンイン効果が得られる。また、第３信号経路切り替えスイッチ１３経由である通常信号経路６と第１、第２信号経路切り替えスイッチ１１，１２経由であるバーンインテスト信号経路７とをバーンインテスト中に制御回路１４により適時切り替えることにより全経路にバーンインストレスを印加することが可能となる。
【００２４】
（実施の形態２）
図３および図４を参照して本発明の実施の形態２によるバーンインテスト信号発生回路およびこの回路を用いたバーンインテスト方法を説明する。図３は、本発明の実施の形態２によるバーンインテスト信号発生回路の構成の一例を示す図である。図４は本発明の実施の形態２によるバーンインテスト信号発生回路の波形状態の一例を示す図である。実施の形態２によるバーンインテスト信号発生回路３においては、実施の形態１の容量接続用端子５が無く、容量素子１０がＬＳＩ１に内蔵されている。その他の構成は実施の形態１と同様であるので、その説明は省略する。
【００２５】
図４を参照して実施の形態２の動作を説明する。図４（ａ）はアナログ入力端子４に印加されるデジタル信号Ｓ３、図４（ｂ）はアナログ回路２へ入力される信号Ｓ４を示す。実施の形態２では、デジタル信号Ｓ３は、そのデジタル波形の周期とデューティー比とが設定されており、抵抗素子９と容量素子１０との充放電により電圧波形が直流波形の信号（ＤＣ固定電圧）に変換される。これは簡易的にＰＷＭ（パルス幅変調）回路を構成するものでアナログ回路２を動作させ電気的ストレスを印加するバーンインテストにおいてはアナログ回路２が動作する許容範囲内であれば特に精度は必要としない。よって、外部でＤＣ電圧を発生させて印加する場合と同等のバーンイン効果をデジタル信号Ｓ３を制御することにより実現することが可能である。
【産業上の利用可能性】
【００２６】
本発明は、ＬＳＩ内のアナログ回路のバーンインテストを効果的かつ容易に実現することが可能である。
【図面の簡単な説明】
【００２７】
【図１】図１は本発明の実施の形態１によるバーンインテスト信号発生回路の一例を示す図である。
【図２】図２は図１のバーンインテスト信号発生回路の波形状態の一例を示す図である。
【図３】図３は本発明の実施の形態２によるバーンインテスト信号発生回路の一例を示す図である。
【図４】図４は図３のバーンインテスト信号発生回路の波形状態の一例を示す図である。
【符号の説明】
【００２８】
１  ＬＳＩ
２  アナログ回路
３  バーンインテスト信号発生回路
８  信号波形変換回路
【図１】
2007163301.tif 000003
【図２】
2007163301.tif 000004
【図３】
2007163301.tif 000005
【図４】
2007163301.tif 000006