(57)【要約】【課題】自己整列されたメタルシールドを備えた抵抗性探針の製造方法を提供する。【解決手段】基板上で抵抗性チップ上に第１絶縁層、メタルシールド及び第２絶縁層を順次に形成する工程と、第２絶縁層をエッチングして抵抗領域上のメタルシールドを露出する工程と、露出されたメタルシールドをエッチングする工程と、第１絶縁層をエッチングして抵抗領域を露出する工程とを含むことを特徴とする自己整列されたメタルシールドを備えた抵抗性探針の製造方法である。【選択図】図２
2007052911.tif 000002
【特許請求の範囲】
【請求項１】
第１不純物をドーピングした基板の上面に尖頭部を備え、その尖頭部には、前記第１不純物と極性が異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、その傾斜面には、前記第２不純物が高濃度にドーピングされた第１及び第２電極領域が形成された抵抗性チップを形成する第１工程と、
前記基板上で前記抵抗性チップ上に第１絶縁層及びメタルシールドを順次に形成する第２工程と、
前記メタルシールドを覆う第２絶縁層を均一な厚さに形成する第３工程と、
前記第２絶縁層をエッチングして、前記抵抗領域上の前記メタルシールドを露出する第４工程と、
前記露出されたメタルシールドをエッチングする第５工程と、
前記第１絶縁層をエッチングして前記抵抗領域を露出する第６工程と、を含むことを特徴とする自己整列されたメタルシールドを備えた抵抗性探針の製造方法。
【請求項２】
前記第３工程は、
前記第２絶縁層をプラズマ強化化学気相蒸着方法で蒸着することを特徴とする請求項１に記載の抵抗性探針の製造方法。
【請求項３】
前記第３工程は、
前記第２絶縁層を２００℃以上かつ４００℃以下で蒸着することを特徴とする請求項１または２に記載の抵抗性探針の製造方法。
【請求項４】
前記第４工程は、
前記第２絶縁層を異方性エッチングして、前記傾斜面に第２絶縁層を残すことを特徴とする請求項１に記載の抵抗性探針の製造方法。
【請求項５】
前記第１工程は、
第１不純物をドーピングした基板の上面にストライプ状のマスク膜を形成し、前記マスク膜を除いた基板の領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングして第１及び第２電極領域を形成する工程と、
前記基板を熱処理して前記第１電極領域と第２電極領域との間の距離を狭め、前記第１及び第２電極領域の外郭に前記第２不純物が低濃度にドーピングされた抵抗領域を形成する工程と、
所定の形状に前記マスク膜をパターニングして、前記パターニングされたマスク膜を除いた前記基板の上面をエッチングして抵抗性チップを形成する工程と、を含むことを特徴とする請求項１に記載の抵抗性探針の製造方法。
【請求項６】
前記抵抗領域を形成する工程は、
前記第１及び第２電極領域から拡散された抵抗領域が互いに接触されて、尖頭部形成部を形成することを特徴とする請求項５に記載の抵抗性探針の製造方法。
【請求項７】
前記抵抗性チップを形成する工程は、
前記マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチング工程を行って前記マスク膜を四角形状に形成する工程を含むことを特徴とする請求項５に記載の抵抗性探針の製造方法。
【請求項８】
前記抵抗性チップを形成する工程は、
前記パターニングされたマスク膜を除去した基板を酸素雰囲気で熱処理して、表面に所定厚さの酸化膜を形成する工程と、
前記酸化膜を除去して前記抵抗性領域の端を尖らす工程と、をさらに含むことを特徴とする請求項５に記載の抵抗性探針の製造方法。
【請求項９】
前記酸化膜を形成する工程は、
前記第１及び第２電極領域から拡散された抵抗領域が前記基板の上部で互いに接触されて、尖頭部形成部を形成する工程を含むことを特徴とする請求項８に記載の抵抗性探針の製造方法。
【請求項１０】
前記第１不純物はｐ型不純物であり、前記第２不純物はｎ型不純物であることを特徴とする請求項１に記載の抵抗性探針の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己整列されたメタルシールドを備えた抵抗性探針の製造方法に係り、特にメタルシールドのアパーチャが抵抗性探針の抵抗領域に自己整列させる方法に関する。
【背景技術】
【０００２】
最近、携帯用通信端末器、電子手帳など小型製品に対する需要が高まるにつれて、超小型の高集積の不揮発性記録媒体の必要性が増大している。既存のハードディスクは、小型化が容易でなく、フラッシュメモリは、高集積度を達成し難いので、これについての代案として走査探針を利用した情報保存装置が研究されている。
【０００３】
探針は、色々なＳＰＭ（Ｓｃａｎｎｉｎｇ  Ｐｒｏｂｅ  Ｍｉｃｒｏｓｃｏｐｙ）技術に利用される。例えば、探針と試料との間に印加される電圧差によって流れる電流を検出して情報を再生する走査貫通顕微鏡（Ｓｃａｎｎｉｎｇ  Ｔｕｎｎｅｌｉｎｇ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＴＭ）、探針と試料との間の原子的力を利用する原子間力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＡＦＭ）、試料の磁場と磁化された探針との間の力を利用する磁気力顕微鏡（Ｍａｇｎｅｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＭＦＭ）、可視光線の波長による解像度限界を改善した近接場走査光学顕微鏡（Ｓｃａｎｎｉｎｇ  Ｎｅａｒ−Ｆｉｅｌｄ  Ｏｐｔｉｃａｌ  Ｍｉｃｒｏｓｃｏｐｅ：ＳＮＯＭ）、試料と探針との間の静電力を利用した静電力顕微鏡（Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ：ＥＦＭ）などに利用される。
【０００４】
かかるＳＰＭ技術を利用して情報を高速かつ高密度で記録及び再生するためには、数十ナノメートル直径の小さい領域に存在する表面電荷を検出できなければならず、記録及び再生速度を速めるために、カンチレバーをアレイ形態に製作できなければならない。
【０００５】
図１は、特許文献１に開示された抵抗性チップ５０が形成されたカンチレバー７０の断面図である。抵抗性チップ５０は、カンチレバー７０上に垂直に位置し、カンチレバー７０は、アレイ形態の製作が可能であり、また、数十ナノメートルの直径の抵抗領域５６を有するように製造できる。
【０００６】
図１に示すように、抵抗性チップ５０は、第１不純物がドーピングされたボディ部５８と、抵抗性チップ５０の尖頭部に位置して、第２不純物が低濃度にドーピングされて形成された抵抗領域５６と、抵抗領域５６を挟んで抵抗性チップ５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域５２，５４とを備える。
【０００７】
しかし、従来の抵抗性チップを備えた半導体探針は、抵抗性チップ５０を形成する過程で、チップ５０の傾斜面に形成された半導体電極領域５２，５４が過度にエッチングされつつ、高濃度にドーピングされた傾斜面の領域が減少する。したがって、傾斜面での導電性領域が減少し、これは、抵抗領域５６の空間分解能を低下させる。
【０００８】
一方、抵抗領域を除いた領域にメタルシールドを形成して抵抗領域による探針の空間分解能を向上させることができる。しかし、前記抵抗領域を露出するための１００ｎｍサイズのアパーチャを有するメタルシールドを前記抵抗領域に整列し難い。
【特許文献１】国際公開第０３／０９６４０９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、前述した従来の技術の問題点を改善するためのものであって、メタルシールドのアパーチャを抵抗領域に容易に整列する方法を提供するところにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造方法は、第１不純物をドーピングした基板の上面に尖頭部を備え、その尖頭部には、前記第１不純物と極性が異なる第２不純物が低濃度にドーピングされた抵抗領域が形成され、その傾斜面には、前記第２不純物が高濃度にドーピングされた第１及び第２電極領域が形成された抵抗性チップを形成する第１工程と、前記基板上で前記抵抗性チップ上に第１絶縁層及びメタルシールドを順次に形成する第２工程と、前記メタルシールドを覆う第２絶縁層を均一な厚さに形成する第３工程と、前記第２絶縁層をエッチングして、前記抵抗領域上の前記メタルシールドを露出する第４工程と、前記露出されたメタルシールドをエッチングする第５工程と、前記第１絶縁層をエッチングして前記抵抗領域を露出する第６工程とを含むことを特徴とする自己整列されたメタルシールドを備えた抵抗性探針の製造方法である。
【００１１】
前記第３工程は、前記第２絶縁層をプラズマ強化化学気相蒸着（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒｉｓｅｄ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＥ−ＣＶＤ）方法で蒸着することが望ましい。
【００１２】
また、前記第３工程は、前記第２絶縁層を２００℃以上かつ４００℃以下で蒸着することが望ましい。
前記第１工程は、第１不純物をドーピングした基板の上面にストライプ状のマスク膜を形成し、前記マスク膜を除いた基板の領域に前記第１不純物と異なる極性の第２不純物を高濃度にドーピングして第１及び第２電極領域を形成する工程と、前記基板を熱処理して前記第１電極領域と第２電極領域との距離を狭め、前記第１及び第２電極領域の外郭に前記第２不純物が低濃度にドーピングされた抵抗領域を形成する工程と、所定の形状に前記マスク膜をパターニングして、前記パターニングされたマスク膜を除いた前記基板の上面をエッチングして抵抗性チップを形成する工程とを含みうる。
【００１３】
本発明の一局面によれば、前記抵抗領域を形成する工程は、前記第１及び第２電極領域から拡散された抵抗領域が互いに接触されて、尖頭部形成部を形成する。
前記抵抗性チップを形成する工程は、前記マスク膜と直交する方向にストライプ状の感光剤を形成した後、エッチング工程を行って前記マスク膜を四角形状に形成する工程を含むことが望ましい。
【００１４】
前記抵抗性チップを形成する工程は、前記パターニングされたマスク膜を除去した基板を酸素雰囲気で熱処理して、表面に所定厚さの酸化膜を形成する工程と、前記酸化膜を除去して前記抵抗性領域の端を尖らせる工程とをさらに含むことが望ましい。
【００１５】
本発明の他の局面によれば、前記酸化膜を形成する工程は、前記第１及び第２電極領域から拡散された抵抗領域が前記基板の上部で互いに接触されて、尖頭部形成部を形成する工程を含む。
【００１６】
前記第１不純物はｐ型不純物であり、前記第２不純物はｎ型不純物であることが望ましい。
【発明の効果】
【００１７】
本発明の自己整列されたメタルシールドを備えた抵抗性探針の製造方法によれば、抵抗領域を露出するメタルシールドのアパーチャが自己整列されるので、高分解能の抵抗性探針を容易に製作できる。
【００１８】
また、このように製作された探針を大容量、かつ超小型の情報保存装置に利用する場合、小さい領域に存在する電荷を検出するか、または形成して情報を記録及び再生できる装置を具現できる。
【発明を実施するための最良の形態】
【００１９】
以下、添付された図面を参照して、本発明の望ましい実施形態による自己整列されたメタルシールドを備えた抵抗性探針の製造方法を詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張されて示したものである。
【００２０】
図２は、本発明の望ましい実施形態による自己整列されたメタルシールドを備えた抵抗性探針のチップ部分のみを示す簡略図面である。
図２に示すように、半導体探針のチップ１５０は、カンチレバー１７０の一端上に垂直に形成されている。チップ１５０は、第１不純物がドーピングされたボディ部１５８と、チップ１５０の尖頭部に位置し、第２不純物が低濃度にドーピングされて形成された抵抗領域１５６と、抵抗領域１５６を挟んでチップ１５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域１５２，１５４とを備える。第１不純物はｐ型不純物であり、第２不純物はｎ型不純物であることが望ましい。半導体電極領域１５２，１５４及びカンチレバー１７０上には、第１絶縁層１６０が形成されており、チップ１５０の傾斜面で第１絶縁層１６０上にメタルシールド１６２が形成されている。前記第１絶縁層１６０は、ＳｉＯ２またはＳｉ３Ｎ４で形成されうる。前記メタルシールド１６２は、例えばＡｌまたはＡｕで形成されうる。
【００２１】
前記メタルシールド１６２上には、第２絶縁層１６４が形成されうる。前記第２絶縁層１６４は、後述するエッチング過程でメタルシールド１６２上に残るものであり、エッチング過程でいずれも除去されることもある。
【００２２】
前記第１絶縁層１６０、メタルシールド１６２及び第２絶縁層１６４には、前記抵抗領域１５６を露出させるアパーチャ１６６が形成されている。前記メタルシールド１６２は、記録媒体の表面電荷が抵抗領域１５６以外の領域、すなわち第１及び第２半導体電極領域１５２，１５４に電界を及ぼすことを遮断する。したがって、表面電荷により発生する電界は、抵抗領域１５６の抵抗値差を誘発するが、この抵抗値の変化から表面電荷の極性とサイズとが精密に検出されうる。
【００２３】
図３は、図２の半導体探針のチップ１５０の末端部を拡大した図面である。
図３を参照して、本発明による自己整列されたメタルシールドを備えた抵抗性探針の作用を説明する。
【００２４】
本発明による抵抗性チップ１５０は、記録媒体１５３の表面電荷１５７を検出するとき、空乏領域１６８が半導体電極領域１５２，１５４まで拡張されなくても、不導体である空乏領域１６８により抵抗領域１５６の面積が狭まることによって、抵抗領域１５６の抵抗値の変化が発生し、したがって、抵抗値の変化から記録媒体１５３の表面電荷１５７の極性とサイズとを検出できる。抵抗領域１５６の内部に形成される空乏領域１６８が、表面の負電荷１５７が発生させる電界により次第に第１及び第２半導体電極領域１５２，１５４側に拡張しているということが分かる。特に、本発明による抵抗性チップ１５０は、抵抗領域１５６を除いた領域がメタルシールド１６２でカバーされているので、抵抗性チップ１５０の空間分解能が向上する。
【００２５】
図４Ａないし図４Ｃは、メタルシールドのアパーチャが抵抗領域に自己整列される原理を説明する図面である。
図４Ａに示すように、抵抗性チップ２５０は、第１不純物がドーピングされたボディ部２５８と、チップ２５０の尖頭部に位置し、第２不純物が低濃度にドーピングされて形成された抵抗領域２５６と、抵抗領域２５６を挟んでチップ２５０の傾斜面に位置し、前記第２不純物が高濃度にドーピングされた第１及び第２半導体電極領域２５２，２５４とを備える。基板２３１上の抵抗性チップ２５０を覆う第１絶縁層２６０を蒸着する。第１絶縁層２６０は、ＳｉＯ２またはＳｉ３Ｎ４で形成されうる。次いで、第１絶縁層２６０上にメタル、例えばＡｌを蒸着またはスパッタリングしてメタルシールド２６２を形成する。メタルシールド２６２は、約１０ｎｍないし２００ｎｍの厚さに形成する。次いで、基板２３１上に前記メタルシールド２６２を覆う第２絶縁層２６４を形成する。このとき、第２絶縁層２６４は、メタルシールド２６２上にＰＥ−ＣＶＤ方法でＳｉＯ２またはＳｉ３Ｎ４で蒸着されうる。図４Ａにおいて、ｄ２とｄ１とはほぼ同一であるか、またはｄ２がｄ１より厚いこともある。ｄ３は、チップの鋭角が２αである場合、数式１で表現されうる。ｄ３は、傾斜面での垂直長である。
【００２６】
［数１］
ｄ３＝ｄ２／ｃｏｓα                    …（１）
【００２７】
図４Ｂに示すように、前記第２絶縁層２６４をその上方で異方性エッチングして、抵抗領域２５６付近の第２絶縁層２６４を完全に除去する。エッチング厚さをｄ１より大きくてｄ３より小さく調節すれば、傾斜面には第２絶縁層２６４が残る。
【００２８】
図４Ｃに示すように、第２絶縁層２６４をマスクとして露出されたメタルシールド２６２をエッチングすれば、抵抗領域２５６がメタルシールド２６２のアパーチャ２６６内に位置する。かかる工程は、フォトリソグラフィ工程を使用せずに、メタルシールド２６２のアパーチャ２６６と抵抗領域２５６とを自己整列させる。また、アパーチャ２６６のサイズも、第２絶縁層２６２をエッチングする時間により調節できる。次いで、アパーチャ２６６に露出された第１絶縁層２６０をエッチングして抵抗領域２５６を露出させる。
【００２９】
図５Ａないし図５Ｋは、本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
図５Ａに示すように、第１不純物でドーピングされたシリコン基板３３１またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の表面に、シリコン酸化膜またはシリコン窒化膜などのマスク膜３３３を形成し、感光剤３３５をその上面に塗布した後、ストライプ状のマスク３３８をその上方に配置させる。
【００３０】
図５Ｂに示すように、露光、現像及びエッチング工程を行って、ストライプ状のマスク膜３３３ａを基板３３１上に形成する。次いで、マスク膜３３３ａを除いた領域を第２不純物で高濃度にドーピングして、第１及び第２半導体電極領域３３２，３３４を形成する。第１及び第２半導体電極領域３３２，３３４は、比抵抗値が非常に低く形成されて導電体として作用する。
【００３１】
図５Ｃに示すように、基板３３１に熱処理工程を行って、第１半導体電極領域３３２と第２半導体電極領域３３４との幅をマスク膜３３３ａの幅より狭める。第２不純物の高濃度領域３３２，３３４が拡大すれば、高濃度領域と隣接した領域に第２不純物が拡散されて、第２不純物の低濃度領域である抵抗領域３３６を形成する。マスク膜３３３ａの下部の抵抗領域３３６は、互いに接触されて後述する抵抗性チップの尖頭部形成部を形成する。この抵抗領域３３６の接触は、後述する熱酸化工程で行われてもよい。
【００３２】
図５Ｄ及び図５Ｅに示すように、基板３３１の上面にマスク膜３３３ａを覆うように感光剤層３３９を塗布した後、その上方にマスク膜３３３ａと直交するようにストライプ状のフォトマスク３４０を配置させる。次いで、露光、現像及びエッチング工程を実施すれば、フォトマスク３４０と同じ形態の感光剤層３３９ａが形成される。
【００３３】
図５Ｆに示すように、ストライプ状の感光剤層３３９ａにより覆われていないマスク膜３３３ａをドライエッチングして、四角形状のマスク膜３３３ｂを形成する。
図５Ｇに示すように、感光剤層３３９ａを除去した後、四角形状のマスク膜３３３ｂをマスクとして基板３３１をウェットまたはドライエッチングする。
【００３４】
図５Ｈに示すように、チップ３５０の傾斜面に第１及び第２半導体電極領域３３２，３３４が形成され、抵抗領域３３６がチップ３５０の尖頭部に整列される。
次いで、マスク膜３３３ｂを除去した後、基板３３１を酸素雰囲気で加熱すれば、基板３３１の上面に所定厚さのシリコン酸化膜（図示せず）が形成され、この酸化膜を除去すれば、抵抗領域３３６の端が尖る。かかる熱酸化工程を行えば、チップのシャープニングと共に隔離された抵抗領域３３６を重ねることもできる。
【００３５】
図５Ｉに示すように、基板３３１上に抵抗性チップ３５０を覆う第１絶縁層３６０を蒸着する。第１絶縁層３６０は、ＳｉＯ２またはＳｉ３Ｎ４で形成されうる。次いで、第１絶縁層３６０上にメタル、例えばＡｌを蒸着またはスパッタリングしてメタルシールド３６２を形成する。メタルシールド３６２は、約１０ないし２００ｎｍの厚さに形成する。次いで、基板３３１上に前記メタルシールド３６２を覆う第２絶縁層３６４を形成する。このとき、第２絶縁層３６４は、メタルシールド３６２上にＰＥ−ＣＶＤ方法でＳｉＯ２またはＳｉ３Ｎ４で蒸着されうる。望ましくは、前記第２絶縁層３６４を２００℃以上かつ４００℃以下で蒸着して、前記メタルシールド３６２を変形させないことが望ましい。
【００３６】
図５Ｊに示すように、前記第２絶縁層３６４をその上方で異方性エッチングして、第２絶縁層３６４の厚さが最も薄い抵抗領域３５６付近の第２絶縁層３６４を完全に除去する。チップ端の抵抗領域３５６以外の領域には、第２絶縁層３６４が残る。
【００３７】
図５Ｋに示すように、第２絶縁層２６４をマスクとして露出されたメタルシールド３６２をエッチングすれば、抵抗領域３５６がメタルシールド３６２のアパーチャ３６６内に位置する。かかる工程は、フォトリソグラフィ工程を使用せずに、メタルシールド３６２のアパーチャ３６６と抵抗領域３５６とを自己整列させる。また、アパーチャ３６６のサイズも、第２絶縁層３６２をエッチングする時間により調節できる。次いで、アパーチャ３６６に露出された第１絶縁層３６０をエッチングして抵抗領域３５６を露出させる。
【００３８】
次いで、基板３３１の下面をエッチングして、抵抗性チップ３５０が末端部に位置するようにカンチレバー（図示せず）を形成し、第１及び第２半導体電極領域３３２，３３４に電極パッド（図示せず）を連結する工程を行う。かかるカンチレバーの形成工程は周知されているので、詳細な説明は省略する。
【００３９】
図６は、本発明による自己整列されたメタルシールドを備えた抵抗性探針と、従来の抵抗性探針の分解能を比較するためにシミュレーションに使用した探針の断面図であり、図７は、図６の探針での電荷変化によるドレイン電流値の変化を示すグラフである。
【００４０】
図６及び図７に示すように、抵抗性チップ４３０の両側にソース及びドレイン電極４３２，４３４を形成し、チップ４３０の尖頭部に抵抗領域４３６を形成した。抵抗領域４３６の前には、アパーチャ４６３が形成されたメタルシールド４６２を形成した。抵抗領域４３６から離隔された位置に、フローティング電圧を形成するメタル４４０を配置した。メタル４４０の開口４４２の直径は１０ｎｍとし、メタル４４０と抵抗領域４３６とのギャップは１０ｎｍとした。メタル４４０に印加されたフローティング電圧は、それぞれ＋１Ｖ、−１Ｖとし、フローティング電圧を矢印Ａ方向に移動させつつ探針４３０のドレイン電流を計算した。測定結果、本発明による抵抗性チップの＋電荷と−電荷との転移幅が、従来の抵抗性チップの転移幅より非常にシャープに表れた。
【００４１】
メタルシールドのない抵抗性チップの場合、＋電荷と−電荷との転移幅が１１２ｎｍであるのに比べて、メタルシールドのある抵抗性チップの場合、＋電荷と−電荷との転移幅が２３ｎｍと非常にシャープに表れた。これは、メタルシールドにより抵抗性チップの分解能が向上したことを表す。
【００４２】
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するというより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者であれば、本発明の技術的思想により多様な形態の探針を製造できるであろう。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
【産業上の利用可能性】
【００４３】
本発明は、情報保存装置関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４４】
【図１】国際公開第０３／０９６４０９号パンフレットに開示された抵抗性チップが形成されたカンチレバーの一部断面図である。
【図２】本発明の望ましい実施形態による自己整列されたメタルシールドを備えた抵抗性探針のチップ部分のみを示す簡略図面である。
【図３】図２の半導体探針のチップの末端部を拡大した図面である。
【図４Ａ】メタルシールドのアパーチャが抵抗領域に自己整列される原理を説明する図面である。
【図４Ｂ】メタルシールドのアパーチャが抵抗領域に自己整列される原理を説明する図面である。
【図４Ｃ】メタルシールドのアパーチャが抵抗領域に自己整列される原理を説明する図面である。
【図５Ａ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｂ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｃ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｄ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｅ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｆ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｇ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｈ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｉ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｊ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図５Ｋ】本発明による自己整列されたメタルシールドを備えた抵抗性探針の製造過程を順次に示す図面である。
【図６】本発明による自己整列されたメタルシールドを備えた抵抗性探針と、従来の抵抗性探針の分解能を比較するためにシミュレーションに使用した探針の断面図である。
【図７】図６の探針で電荷の変化によるドレイン電流値の変化を示すグラフである。
【符号の説明】
【００４５】
１５０    チップ
１５２    第１半導体電極領域
１５４    第２半導体電極領域
１５６    抵抗領域
１５８    ボディ部
１６０    第１絶縁層
１６２    メタルシールド
１６４    第２絶縁層
１６６    アパーチャ
１７０    カンチレバー
【図１】
2007052911.tif 000003
【図２】
2007052911.tif 000004
【図３】
2007052911.tif 000005
【図４Ａ】
2007052911.tif 000006
【図４Ｂ】
2007052911.tif 000007
【図４Ｃ】
2007052911.tif 000008
【図５Ａ】
2007052911.tif 000009
【図５Ｂ】
2007052911.tif 000010
【図５Ｃ】
2007052911.tif 000011
【図５Ｄ】
2007052911.tif 000012
【図５Ｅ】
2007052911.tif 000013
【図５Ｆ】
2007052911.tif 000014
【図５Ｇ】
2007052911.tif 000015
【図５Ｈ】
2007052911.tif 000016
【図５Ｉ】
2007052911.tif 000017
【図５Ｊ】
2007052911.tif 000018
【図５Ｋ】
2007052911.tif 000019
【図６】
2007052911.tif 000020
【図７】
2007052911.tif 000021