(57)【要約】【課題】ＭＯＳ型固体撮像装置において、製造工程での注入マスクずれによる白キズの増加、残像電子数の増加及び飽和電子数の減少等の特性劣化を抑制する。【解決手段】Ｐウェル２０１の内部に、光を電荷に変換して蓄積するＮ型の信号蓄積部２０２が設けられている。信号蓄積部２０２の上側のＰウェル２０１の表面部にＰ型の表面シールド層２０６が設けられている。信号蓄積部２０２と隣接するようにＰウェル２０１上にゲート電極２０４が設けられている。ゲート電極２０４から見て表面シールド層２０６とは反対側のＰウェル２０１の表面部にＮ型のドレイン領域２０５が設けられている。表面シールド層２０６の一端に隣接するようにゲート電極２０４の下側のＰウェル２０１の表面部にＰ型の読み出し制御層２０８がさらに設けられている。【選択図】図２
2007311746.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板又はウェルの内部に設けられ且つ光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、前記信号蓄積部の上側の前記半導体基板又は前記ウェルの表面部に設けられた第１導電型の表面シールド層と、前記信号蓄積部の少なくとも一端と隣接するように前記半導体基板又は前記ウェルの上に設けられたゲート電極と、前記ゲート電極から見て前記表面シールド層とは反対側の前記半導体基板又は前記ウェルの表面部に設けられた第２導電型のドレイン領域とを備え、
前記表面シールド層の一端に隣接するように前記ゲート電極の下側の前記半導体基板又は前記ウェルの表面部に第１導電型の読み出し制御層がさらに設けられていることを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記読み出し制御層の不純物濃度は前記半導体基板又は前記ウェルよりも高く且つ前記表面シールド層よりも低いことを特徴とする固体撮像装置。
【請求項３】
請求項１に記載の固体撮像装置において、
前記ドレイン領域の側面及び底面を覆うように第１導電型のオフリーク防止層が設けられていることを特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記オフリーク防止層は前記ゲート電極の端部の下側まで延びていることを特徴とする固体撮像装置。
【請求項５】
請求項３に記載の固体撮像装置において、
前記オフリーク防止層の不純物濃度は４×１０16ａｔｏｍ／ｃｍ3 以上であることを特徴とする固体撮像装置。
【請求項６】
請求項１〜５のいずれか１項に記載の固体撮像装置において、
前記信号蓄積部は前記ゲート電極の全体とオーバーラップすると共に前記ドレイン領域の下側まで延びていることを特徴とする固体撮像装置。
【請求項７】
請求項１に記載の固体撮像装置の製造方法であって、
前記表面シールド層及び前記信号蓄積部のうちの少なくとも一方をイオン注入マスクを用いて形成することを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係わり、特に微細プロセスにおける、フォトダイオード等の光電変換部から信号電荷を読み出すための読み出しトランジスタ部分の構造に関するものである。
【背景技術】
【０００２】
固体撮像装置の分野において、ＣＣＤイメージセンサと比較して低消費電力であり、同じＣＭＯＳプロセスを使うことによりセンサ部分と周辺回路との統合が容易である増幅型ＭＯＳイメージセンサの構造に関する数多くの技術が提案されている。
【０００３】
以下、図４及び図５を参照しながら、特許文献１に示されたＭＯＳイメージセンサの構造の一例について説明する。図４は従来のＭＯＳイメージセンサの光電変換部及び信号読み出し部を示す上面図であり、図５は図４におけるＹ１−Ｙ２線の断面図である。
【０００４】
図４及び図５に示すように、Ｐウェル１０１の内部に、光を電荷に変換して蓄積するＮ型拡散層からなる信号蓄積部（フォトダイオード）１０２が設けられている。また、信号蓄積部１０２と隣接するようにＰウェル１０１上にゲート酸化膜１０３を介してゲート電極１０４が設けられている。
【０００５】
さらに、ゲート電極１０４から見て信号蓄積部１０２とは反対側のＰウェル１０１の表面部にＮ型拡散層からなるドレイン領域１０５が設けられている。また、信号蓄積部１０２の上側のＰウェル１０１の表面部にＰ型拡散層からなる表面シールド層１０６が設けられている。尚、基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）からなる素子分離部１０７が、信号蓄積部１０２、ドレイン領域１０５及び表面シールド層１０６を囲んでいる。
【特許文献１】特開２０００−１５０８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示された固体撮像装置は、電極や不純物領域の位置ずれに起因する白キズ増加、残像電子数増加及び飽和電子数減少等の特性劣化の変動が大きいという問題点を有している。
【０００７】
前記に鑑み、本発明は、白キズ増加、残像電子数増加及び飽和電子数減少等の特性劣化を防ぐことができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明に係る固体撮像装置は、第１導電型の半導体基板又はウェルの内部に設けられ且つ光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、前記信号蓄積部の上側の前記半導体基板又は前記ウェルの表面部に設けられた第１導電型の表面シールド層と、前記信号蓄積部の少なくとも一端と隣接するように前記半導体基板又は前記ウェルの上に設けられたゲート電極と、前記ゲート電極から見て前記表面シールド層とは反対側の前記半導体基板又は前記ウェルの表面部に設けられた第２導電型のドレイン領域とを備え、前記表面シールド層の一端に隣接するように前記ゲート電極の下側の前記半導体基板又は前記ウェルの表面部に第１導電型の読み出し制御層がさらに設けられている。
【０００９】
尚、本発明の固体撮像装置において、前記読み出し制御層の不純物濃度は前記半導体基板又は前記ウェルよりも高く且つ前記表面シールド層よりも低いことがより好ましい。
【００１０】
また、本発明の固体撮像装置において、前記ドレイン領域の側面及び底面を覆うように第１導電型のオフリーク防止層が設けられていることがより好ましい。
【００１１】
本発明の固体撮像装置が前記オフリーク防止層を備えている場合、前記オフリーク防止層は前記ゲート電極の端部の下側まで延びていることがより好ましい。
【００１２】
本発明の固体撮像装置が前記オフリーク防止層を備えている場合、前記オフリーク防止層の不純物濃度は４×１０16ａｔｏｍ／ｃｍ3 以上であることがより好ましい。
【００１３】
また、本発明の固体撮像装置において、前記信号蓄積部は前記ゲート電極の全体とオーバーラップすると共に前記ドレイン領域の下側まで延びていることがより好ましい。
【００１４】
さらに、本発明に係る固体撮像装置の製造方法は、上記本発明の固体撮像装置を製造するための方法であって、前記表面シールド層及び前記信号蓄積部のうちの少なくとも一方をイオン注入マスクを用いて形成する。
【発明の効果】
【００１５】
本発明の固体撮像装置によれば、読み出し制御層によってゲート電極下側付近の不純物濃度を調整できるので、白キズを抑制しながら残像電子数も抑制することができる。さらに、製造工程での注入マスクずれにより表面シールド層とゲート電極との距離が変わることがないため、製造工程での注入マスクずれに起因する白キズの増加、残像電子数の増加及び飽和電子数の減少等の特性劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１６】
（実施形態）
以下、本発明の一実施形態に係る固体撮像装置及びその製造方法について、図面を参照しながら説明する。
【００１７】
図１は、本発明の一実施形態に係るＭＯＳイメージセンサの構造を示した上面図であり、図２は図１におけるＡ１−Ａ２線の断面図である。尚、図１において、信号蓄積部２０２のドレイン領域２０５側の端部を破線で示している。
【００１８】
図１及び図２に示すように、Ｐウェル２０１の内部に、光を電荷に変換して蓄積するＮ型拡散層からなる信号蓄積部（フォトダイオード）２０２が設けられている。また、信号蓄積部２０２と隣接するようにＰウェル２０１上にゲート酸化膜２０３を介してゲート電極２０４が設けられている。
【００１９】
さらに、信号蓄積部２０２の上側のＰウェル２０１の表面部にＰ型拡散層からなる表面シールド層２０６が設けられている。また、ゲート電極２０４から見て表面シールド層２０６とは反対側のＰウェル２０１の表面部にＮ型拡散層からなるドレイン領域２０５が設けられている。すなわち、Ｐウェル２０１の表面部におけるゲート電極２０４の一側方には表面シールド層２０６が設けられていると共に、Ｐウェル２０１の表面部におけるゲート電極２０４の他側方にはドレイン領域２０５が設けられている。尚、基板を掘り込んだＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）からなる素子分離部２０７が、信号蓄積部２０２、ドレイン領域２０５及び表面シールド層２０６を囲んでいる。
【００２０】
尚、１つのゲート電極２０４と１つの信号蓄積部２０２と１つのドレイン領域２０５とによって１つのＭＯＳトランジスタが構成されている。また、表面シールド層２０６によって、信号蓄積部２０２の上側の基板表面部のＰ型不純物濃度つまりホール濃度が高くなり、その結果、界面準位に起因するリーク電流を削減でき、それによりノイズを低減することができる。
【００２１】
ところで、表面シールド層２０６をゲート電極２０４の端部の下側まで拡大した場合には、ゲート電極２０４下側のＰ型不純物濃度が高くなるので、信号蓄積部２０２に蓄積された電子の転送経路にバリアが形成される。このため、２．５Ｖ程度から３Ｖ程度までの電圧をゲート電極２０４に印加したとしても、信号蓄積部２０２に蓄積された電子をドレイン領域２０５に完全には転送できなくなる。そこで、本実施形態では、表面シールド層２０６をゲート電極２０４の端部の下側には設けない。
【００２２】
また、本実施形態においては、表面シールド層２０６はゲート電極２０４の端部に対して隙間なく隣接するように設けられている。また、ドレイン領域２０５の側面及び底面を覆うように、Ｐ型不純物濃度が高いオフリーク防止層２１０が設けられている。ここで、オフリーク防止層２１０はゲート電極２０４の端部の下側まで延びていてもよい。また、表面シールド層２０６の一端に隣接するようにＰウェル２０１の表面部におけるゲート電極２０４の下側に、Ｐウェル２０１よりも不純物濃度が高く且つ表面シールド層２０６よりも不純物濃度が低いＰ型の読み出し制御層２０８が形成されている。この読み出し制御層２０８のＰ型不純物濃度を制御することにより、ゲート電極２０４下側付近の界面準位やストレスに起因するリーク電流を削減でき、それによりノイズ（白キズ）を低減することができる。また、同時に、ゲート電極２０４下側付近の不純物濃度が高すぎて残像電子数が増加してしまう事態を阻止することができる。尚、オフリーク防止層２１０のＰ型不純物濃度は読み出し制御層２０８のＰ型不純物濃度よりも高い。また、読み出し制御層２０８のＰ型不純物濃度については、信号蓄積部２０２を形成するためのイオン注入に起因してＰウェル２０１のＰ型不純物濃度よりも低くなる場合がある。
【００２３】
ここで、ＳＴＩによって形成された素子分離部２０７の深さは例えば０．３５μｍ以上であって、信号蓄積部２０２における深さ方向の不純物濃度ピーク位置は、ＳＴＩによって形成された素子分離部２０７の深さ以下の例えば０．１７μｍ〜０．３５μｍ程度が望ましい。これにより、隣接する信号蓄積部２０２同士を容易に分離することができる。
【００２４】
また、本実施形態において、信号蓄積部２０２に蓄積された電子をドレイン領域２０５に転送するときにゲート電極２０４に印加する電圧は４Ｖ程度以上であることが望ましい。このようにすると、２．５Ｖ程度から３Ｖ程度までの電圧をゲート電極２０４に印加した場合と比べて、信号蓄積部２０２に蓄積された電子をドレイン領域２０５に容易に転送することができる。
【００２５】
以上に説明した本実施形態の固体撮像装置を製造するに際しては、図３に示すように、ゲート電極２０４と部分的にオーバーラップするようにレジスト２１１を塗布形成し、レジスト２１１及びゲート電極２０４をイオン注入マスクとして用いることにより、表面シールド層２０６をゲート電極２０４に対して自己整合的に形成することができる。このため、製造工程での注入マスクずれにより表面シールド層２０６とゲート電極２０４との位置関係が変わることがない。
【００２６】
従って、本実施形態によると、製造工程で表面シールド層２０６を形成するための注入マスクがずれたとしても、ゲート電極２０４の端部近傍のホール濃度が減少することも、逆にゲート電極２０４の下側のＰ型不純物濃度が高くなることもないので、白キズの増加や残像電子数の増加を抑制することができる。
【００２７】
尚、本実施形態において、図３に示すイオン注入工程で注入マスクとしてレジスト２１１を用いたが、レジストマスクに代えて、例えばパターン化した無機膜をマスクとして用いることもできる。
【００２８】
また、本実施形態では、ゲート電極２０４は信号蓄積部２０２の少なくとも一端とオーバーラップしていればよいが、図１及び図２に示すように、信号蓄積部２０２をゲート電極２０４全体とオーバーラップし且つドレイン領域２０５の下側まで延びるように設けることがより好ましい。このようにすると、信号蓄積部２０２に蓄積された電子をドレイン領域２０５に容易に転送することができる。
【００２９】
さらに、信号蓄積部２０２をゲート電極２０４全体とオーバーラップし且つドレイン領域２０５の下側まで延びるように設ける場合には、オフリーク防止層２１０の不純物濃度は４×１０16ａｔｏｍ／ｃｍ3 以上であることがより好ましい。その理由は、ゲート電極２０４に電圧を印加していないときに、信号蓄積部２０２に蓄積された電子がドレイン領域２０５にパンチスルー効果によって転送されないようにするためである。
【００３０】
以上に説明した、信号蓄積部２０２をゲート電極２０４全体とオーバーラップし且つドレイン領域２０５の下側まで延びるように設ける構造は、本実施形態の固体撮像装置を製造する際に信号蓄積部２０２を形成するための注入マスクがずれたとしても、下記の理由により実現可能である。すなわち、信号蓄積部２０２をゲート電極２０４全体とオーバーラップするように大きく形成しているため、注入マスクがずれても信号蓄積部２０２がゲート電極２０４全体とオーバーラップする構造を実現することは可能である。また、ドレイン領域２０５はゲート電極２０４に対して自己整合的に形成されるため、信号蓄積部２０２がゲート電極２０４全体とオーバーラップしていれば、信号蓄積部２０２がドレイン領域２０５の下側まで延びる構造を実現することは可能である。尚、本実施形態の固体撮像装置の製造においては、ゲート電極２０４の形成前に信号蓄積部２０２を形成し、ゲート電極２０４の形成後にドレイン領域２０５を形成する。
【００３１】
従って、本実施形態によると、製造工程で信号蓄積部２０２を形成するための注入マスクがずれたとしても、信号蓄積部２０２とドレイン領域２０５との距離は変わらないので、残像電子数の増加や飽和電子数の減少を抑制することができる。また、信号蓄積部２０２を大きく形成しているので、飽和電子数を向上させることができるという効果も生じる。これは、特に、微細化に伴い信号蓄積部の面積が減少した場合に有用である。
【００３２】
尚、本実施形態において、信号蓄積部２０２を形成するための注入マスクとしては、レジストマスクのみならず、例えばパターン化した無機膜をマスクとして用いることもできる。
【００３３】
また、本実施形態では、１つのゲート電極２０４と１つの信号蓄積部２０２と１つのドレイン領域２０５とによって１つのＭＯＳトランジスタが構成されるが、このとき、図１及び図２に示すように、ドレイン領域２０５が２つのＭＯＳトランジスタによって共有されていることが微細化の観点からより好ましい。
【００３４】
さらに、複数のＭＯＳトランジスタつまり複数の画素によってドレイン領域２０５を共有する場合、各画素の信号蓄積部２０２同士の間の距離が短くなるので、各画素の信号蓄積部２０２同士の間にＰ型拡散層からなる画素分離層２０９を形成することが好ましい。尚、画素分離層２０９のＰ型不純物濃度は、Ｐウェル２０１のＰ型不純物濃度よりも高く且つオフリーク防止層２１０のＰ型不純物濃度よりも低い。
【００３５】
このようにすると、信号蓄積部２０２同士の間の分離が容易となり、再生画面上で混色等の不具合を防止することができる。これは、特に、微細化に伴い信号蓄積部間の距離が短くなる場合に有用である。
【００３６】
以上に説明したように、本発明の一実施形態に係る固体撮像装置によると、例えば表面シールド層２０６を形成するための注入マスクがゲート電極２０４の反対側（注入マスクとゲート電極２０４とのオーバーラップ範囲が増加する方向）にずれたとしても、表面シールド層２０６をゲート電極２０４に対して自己整合的に形成できるので、表面シールド層２０６がゲート電極２０４から離れることがない。このため、ゲート電極２０４の端部近傍のホール濃度が低下することを防止できる。
【００３７】
従って、本発明の一実施形態に係る固体撮像装置によると、界面準位やストレスに起因するリーク電流が増加して再生画面上において白キズが生じるという特性劣化を防ぐことができる。
【００３８】
すなわち、本発明の一実施形態に係る固体撮像装置の製造方法によると、「表面シールド層２０６を形成するための注入マスクがゲート電極２０４の反対側（注入マスクとゲート電極２０４とのオーバーラップ範囲が増加する方向）にずれ、それに伴い表面シールド層２０６がゲート電極２０４から離れてしまい、その結果、ゲート電極２０４の端部近傍のホール濃度が低下し、それにより界面準位やストレスに起因するリーク電流が増加して再生画面上において白キズが生じる」という事態を阻止することができる。
【００３９】
さらに、本発明の一実施形態に係る固体撮像装置によると、例えば表面シールド層２０６を形成するための注入マスクがゲート電極２０４側（注入マスクとゲート電極２０４とのオーバーラップ範囲が減少する方向）にずれたとしても、表面シールド層２０６をゲート電極２０４に対して自己整合的に形成できるので、表面シールド層２０６がゲート電極２０４の下側に形成されることはない。このため、ゲート電極２０４の下側のＰ型不純物濃度が高くなることがないので、信号蓄積部２０２に蓄積された電子のドレイン領域２０５への転送経路にバリアが生じることもない。
【００４０】
従って、本発明の一実施形態に係る固体撮像装置によると、ゲート電極２０４に例えば２．５Ｖ程度から３Ｖ程度までの電圧を印加した場合に、信号蓄積部２０２に蓄積された電子がドレイン領域２０５に転送されずに残像電子数が増加してしまうという特性劣化を防ぐことができる。
【００４１】
すなわち、本発明の一実施形態に係る固体撮像装置の製造方法によると、「表面シールド層２０６を形成するための注入マスクがゲート電極２０４側（注入マスクとゲート電極２０４とのオーバーラップ範囲が減少する方向）にずれ、それに伴い表面シールド層２０６がゲート電極２０４の下側に形成され、その結果、ゲート電極２０４の下側のＰ型不純物濃度が高くなり、それにより信号蓄積部２０２からドレイン領域２０５までの電子の転送経路にバリアが生じ、このため、例えば２．５Ｖ程度から３Ｖ程度までの電圧をゲート電極２０４に印加しても信号蓄積部２０２に蓄積された電子をドレイン領域２０５に転送することが困難になって残像電子数が増加する」という事態を阻止することができる。
【００４２】
さらに、本発明の一実施形態に係る固体撮像装置によると、例えば信号蓄積部２０２を形成するための注入マスクがドレイン領域２０５の反対側（ドレイン領域２０５の形成領域から遠ざかる方向）にずれたとしても、その全体が信号蓄積部２０２とオーバーラップするゲート電極２０４に対してドレイン領域２０５を自己整合的に形成するので、信号蓄積部２０２がドレイン領域２０５から離れることがない。
【００４３】
従って、本発明の一実施形態に係る固体撮像装置によると、ゲート電極２０４に例えば２．５Ｖ程度から３Ｖ程度までの電圧を印加した場合に、信号蓄積部２０２に蓄積された電子がドレイン領域２０５に転送されずに残像電子数が増加してしまうという特性劣化が生じることを防止することができる。
【００４４】
すなわち、本発明の一実施形態に係る固体撮像装置の製造方法によると、「信号蓄積部２０２を形成するための注入マスクがドレイン領域２０５と反対側（ドレイン領域２０５の形成領域から遠ざかる方向）にずれ、それに伴い信号蓄積部２０２がドレイン領域２０５から離れてしまい、その結果、例えば２．５Ｖ程度から３Ｖ程度までの電圧をゲート電極２０４に印加しても、信号蓄積部２０２に蓄積された電子をドレイン領域２０５に転送することが困難になって残像電子数が増加してしまうという特性劣化が生じる」という事態を阻止することができる。
【００４５】
さらに、本発明の一実施形態に係る固体撮像装置によると、例えば信号蓄積部２０２を形成するための注入マスクがドレイン領域２０５側（ドレイン領域２０５の形成領域に近づく方向又は当該領域とよりオーバーラップする方向）にずれたとしても、その全体が信号蓄積部２０２とオーバーラップするゲート電極２０４に対してドレイン領域２０５を自己整合的に形成するので、信号蓄積部２０２がドレイン領域２０５に水平方向にさらに近づくことがない。
【００４６】
従って、本発明の一実施形態に係る固体撮像装置によると、パンチスルーに起因して飽和電子数が減少するという特性劣化が生じることを防止することができる。
【００４７】
すなわち、本発明の一実施形態に係る固体撮像装置の製造方法によると、「信号蓄積部２０２を形成するための注入マスクがドレイン領域２０５側（ドレイン領域２０５の形成領域に近づく方向又は当該領域とよりオーバーラップする方向）にずれ、それに伴い信号蓄積部２０２がドレイン領域２０５に近づいてパンチスルーが起こりやすくなり、その結果、飽和電子数が減少してしまうというという特性劣化が生じる」という事態を阻止することができる。
【００４８】
尚、本実施形態において、Ｐウェル２０１はＰ型の半導体基板であってもよい。また、各構成要素の導電型をそれぞれ本実施形態の反対導電型に置き換えても、本実施形態と同様の効果が得られる。
【産業上の利用可能性】
【００４９】
以上に説明したように、本発明は、固体撮像装置の製造工程での注入マスクずれによる白キズの増加、残像電子数の増加及び飽和電子数の減少等の特性劣化を抑制することに有用である。
【図面の簡単な説明】
【００５０】
【図１】図１は本発明の一実施形態に係る固体撮像装置であるＭＯＳイメージセンサにおける２画素の光電変換部及び信号読み出し部の構造を示す上面図である。
【図２】図２は図１のＭＯＳイメージセンサのＡ１−Ａ２線の断面図である。
【図３】図３は本発明の一実施形態に係る固体撮像装置の製造工程を示す断面図である。
【図４】図４は従来のＭＯＳイメージセンサにおける１画素の光電変換部及び信号読み出し部の構造を示す上面図である。
【図５】図５は図４のＭＯＳイメージセンサのＹ１−Ｙ２線の断面図である。
【符号の説明】
【００５１】
１０１  ウェル
１０２  信号蓄積部（フォトダイオード）
１０３  ゲート酸化膜
１０４  ゲート電極
１０５  ドレイン領域
１０６  表面シールド層
１０７  素子分離部（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）
２０１  ウェル
２０２  信号蓄積部（フォトダイオード）
２０３  ゲート酸化膜
２０４  ゲート電極
２０５  ドレイン領域
２０６  表面シールド層
２０７  素子分離部（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）
２０８  読み出し制御層
２０９  画素分離層
２１０  オフリーク防止層
２１１  レジスト
【図１】
2007311746.tif 000003
【図２】
2007311746.tif 000004
【図３】
2007311746.tif 000005
【図４】
2007311746.tif 000006
【図５】
2007311746.tif 000007