(57)【要約】【課題】外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値を調整し、高精度のインピーダンス整合を実施することが可能な半導体集積回路を提供する。【解決手段】本発明に係る半導体集積回路１００は、電源Vccに接続された電流回路３、この電流回路３と接地との間に接続され電流回路３が出力する主電流Ｉが入力される可変抵抗４、この可変抵抗４の電位と第１の基準電位Vref1とを比較し信号を出力するコンパレータ回路５、および、コンパレータ回路５の出力信号に基づいて可変抵抗４の抵抗値を制御する制御回路６、を有する終端抵抗調整回路１と、電源Vccと可変抵抗４との間に接続され、終端抵抗と伝送線路との間の外部寄生抵抗の抵抗値に応じた外部信号Ｓに基づいて可変抵抗４に付加電流Iadを出力する付加電流調整回路２と、を備える。【選択図】図２
2007201882.tif 000002
【特許請求の範囲】
【請求項１】
終端抵抗に用いられまたは前記終端抵抗の基準となる可変抵抗を、伝送線路の特性インピーダンスに整合させるための半導体集積回路であって、
電源に接続された電流回路、この電流回路と接地との間に接続され前記電流回路が出力する主電流が入力される前記可変抵抗、この可変抵抗の電位と第１の基準電位とを比較して信号を出力するコンパレータ回路、および、前記コンパレータ回路の出力信号に基づいて前記可変抵抗の抵抗値を制御する制御回路、を有する終端抵抗調整回路と、
前記電源と前記可変抵抗との間に接続され、前記終端抵抗と前記伝送線路との間の外部寄生抵抗の抵抗値に応じた外部信号に基づいて前記可変抵抗に付加電流を出力する付加電流調整回路と、を備える
ことを特徴とする半導体集積回路。
【請求項２】
前記付加電流調整回路は、前記電源と前記可変抵抗との間に接続され、前記外部信号に基づいたバイアス電圧がゲートに入力されるＭＯＳトランジスタを有し、
前記ＭＯＳトランジスタは、前記バイアス電圧に応じて前記可変抵抗に前記付加電流を出力することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記付加電流調整回路は、ゲートに印加されるバイアス電圧に応じて前記付加電流を出力する複数のＭＯＳトランジスタと、前記電源と前記可変抵抗との間で前記複数のＭＯＳトランジスタと直列にそれぞれ接続された複数のスイッチ素子と、を有し、
前記スイッチ素子は、前記外部信号に基づいて制御されることを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記付加電流調整回路は、前記外部信号の入力に基づいて前記スイッチ素子を制御するレジスタ回路をさらに有することを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記電流回路は、前記電源と前記可変抵抗との間に接続され前記主電流を出力するＭＯＳトランジスタと、前記ＭＯＳトランジスタと前記可変抵抗との間の電位および第２の基準電位の入力を受けて、前記ＭＯＳトランジスタのゲートに信号を出力する演算増幅器と、を有することを特徴とする請求項１ないし４の何れかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端抵抗に用いられまたは終端抵抗の基準となる可変抵抗を、伝送線路の特性インピーダンスに整合するための半導体集積回路に関する。
【背景技術】
【０００２】
従来、例えば、数百MHzを超える高速信号伝送において、終端抵抗の抵抗値を高精度に制御し伝送線路に対してインピーダンスを整合させることは信号の波形品質を保つ上で非常に重要がある。
【０００３】
しかしながら、上記終端抵抗は、半導体製造プロセス、電源、温度の変動等により、変動する。したがって、例えば、±５％ないし±１０％の高精度の終端抵抗制御のために、半導体集積回路は、上記変動等により生じた終端抵抗の抵抗値のずれを調整する終端抵抗調整回路を備える必要である。
【０００４】
ここで、従来の半導体集積回路には、例えば、電源に接続された電流回路、この電流回路と接地との間に接続され前記電流回路が出力する主電流が入力される可変抵抗、この可変抵抗の電位と第１の基準電位とを比較し信号を出力するコンパレータ回路、および、コンパレータ回路の出力信号に基づいて可変抵抗の抵抗値を制御する制御回路、を有する終端抵抗調整回路を備えるものがある（例えば、特許文献１参照。）。
【０００５】
このように、上記従来の半導体集積回路は、この半導体集積回路が形成されるシリコン基板の内部の変動(プロセス変動、電源変動、温度変動等)に対し終端抵抗の制御を行う。
【０００６】
ここで、該シリコン基板の内部で高精度の終端抵抗調整を実現した場合であっても、実際のＴＥＧ（Test Element Group）、製品毎に異なるパッケージ、ＰＣＢ（Printed Circuit Board）等のシリコン基板の外部の寄生抵抗、すなわち、終端抵抗と伝送線路との間の外部寄生抵抗が該製品の完成後に調整された終端抵抗に加算される。
【０００７】
しかし、この半導体集積回路は、上記外部寄生抵抗の変動に対応する機構を備えていない。
【０００８】
したがって、上記従来の半導体集積回路においては、伝送線路の特性インピーダンスに対して、上記外部寄生抵抗分のオフセットにより、ＴＥＧ、製品毎に終端抵抗調整回路の調整能力の調整を行う必要があるという問題があった。
【特許文献１】特開２００４−３３６６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記課題を解決するものであり、外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値を調整し、高精度のインピーダンス整合を実施することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体集積回路は、終端抵抗に用いられまたは前記終端抵抗の基準となる可変抵抗を、伝送線路の特性インピーダンスに整合させるための半導体集積回路であって、
電源に接続された電流回路、この電流回路と接地との間に接続され前記電流回路が出力する主電流が入力される前記可変抵抗、この可変抵抗の電位と第１の基準電位とを比較して信号を出力するコンパレータ回路、および、前記コンパレータ回路の出力信号に基づいて前記可変抵抗の抵抗値を制御する制御回路、を有する終端抵抗調整回路と、
前記電源と前記可変抵抗との間に接続され、前記終端抵抗と前記伝送線路との間の外部寄生抵抗の抵抗値に応じた外部信号に基づいて前記可変抵抗に付加電流を出力する付加電流調整回路と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明の一態様に係る半導体集積回路によれば、外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値のオフセットを調整し、高精度のインピーダンス整合を実施することができる。
【発明を実施するための最良の形態】
【００１２】
既述の様に、数百MHzを超える高速信号伝送において、終端抵抗の抵抗値を高精度に制御し伝送線路に対しインピーダンスの整合することは信号の波形品質を保つ上で非常に重要である。
【００１３】
そこで、本発明の一態様に係る半導体集積回路は、この半導体集積回路が形成されるシリコン基板の内部の変動(プロセス変動、電源変動、温度変動等)より生じた終端抵抗の抵抗値のずれを調整する終端抵抗調整回路を備えることを前提とし、さらに、この半導体集積回路は、パッケージやＰＣＢ等の該シリコン基板の外部に寄生する外部寄生抵抗の変動に対応するものである。
【００１４】
すなわち、本発明の一態様に係る半導体集積回路は、終端抵抗に加算される外部寄生抵抗による伝送線路の特性インピーダンスに対するずれ（オフセット）を、該外部寄生抵抗の抵抗値に応じた外部信号の入力に基づいてプログラマブルに終端抵抗を調整することにより、相殺するものである。
【００１５】
以下、本発明に係る各実施例について図面を参照しながら説明する。
【実施例１】
【００１６】
本実施例では、終端抵抗に用いられまたはこの終端抵抗の基準となる可変抵抗を、伝送線路の特性インピーダンスに整合させるための半導体集積回路について説明する。
【００１７】
図１は、本発明の一態様である実施例１に係る半導体集積回路が用いられる伝送システムを示す図である。
【００１８】
図１に示すように、伝送システム３００は、半導体集積回路１００と、伝送線路３０１と、送信側デバイス３０２と、この送信側デバイス３０２でインピーダンス整合するための終端抵抗３０３と、受信側デバイス３０４と、この受信側デバイス３０４でインピーダンス整合するための終端抵抗３０５とを備える。
【００１９】
ここで、既述のように、伝送線路３０１と終端抵抗３０３、３０５との間には、実際のTEG、製品毎に異なるパッケージ、PCB等によるシリコン基板外部の外部寄生抵抗３０６、３０７が存在する。
【００２０】
そこで、既述のように、本実施例に係る半導体集積回路１００は、送信側の終端抵抗３０３、受信側の終端抵抗３０５のそれぞれに対応して設定され調整動作を実施する。
【００２１】
すなわち、それぞれの半導体集積回路１００は、終端抵抗３０３、３０４それぞれに加算される外部寄生抵抗３０６、３０７による伝送線路３０１の特性インピーダンスに対するずれ（オフセット）を、該外部寄生抵抗３０６、３０７の抵抗値に応じた外部信号の入力に基づいてプログラマブルに終端抵抗３０３、３０５を調整することにより、相殺する。
【００２２】
なお、図１において、終端抵抗３０３、３０５は、半導体集積回路１００とは別の構成として示されているが、半導体集積回路１００に含まれていてもよい。
【００２３】
また、半導体集積回路１００は、送信側デバイス３０２、受信側デバイス３０４とは別の構成として示されているが、これらの送信側デバイス３０２、受信側デバイス３０４に含まれていてもよい。
【００２４】
図２は、本発明の一態様である実施例１に係る半導体集積回路の要部構成を示す回路図である。
【００２５】
図２に示すように、半導体集積回路１００は、終端抵抗を調整する（すなわち、任意のオフセットを加える）ための終端抵抗調整回路１と、外部信号Ｓの入力に基づいて終端抵抗調整回路１に該終端抵抗を調整するための付加電流を供給する付加電流調整回路２と、を備える。
【００２６】
終端抵抗調整回路１は、電源Vccに接続され主電流Iを出力する電流回路３、この電流回路３と接地との間に接続され主電流が入力される可変抵抗４、この可変抵抗４の一端４ａの電位と端子５ａの第１の基準電位Vref１とを比較し信号を出力するコンパレータ回路５、および、このコンパレータ回路５の出力信号に基づいて可変抵抗４の抵抗値を制御する制御回路６、を有する。
【００２７】
付加電流調整回路２は、電源Vccと可変抵抗４との間に接続されている。また、付加電流調整回路２は、外部信号に基づいて可変抵抗４に所望値に保持された付加電流Iadを出力する。
【００２８】
電流回路３が出力する主電流Iおよび基準電位Vref1は、伝送システムに使用される伝送線路の特性インピーダンスの値に基づいて、調整される。
【００２９】
可変抵抗４の抵抗値には、伝送線路の特性インピーダンスと整合させるため、例えば、５０Ω、７０Ω等の値が選択される。
【００３０】
ここで、図３に付加電流調整回路２の要部構成の一例を示す。
【００３１】
図３に示すように、付加電流調整回路２は、電源Ｖｃｃにソースが接続され、可変抵抗４の端子４ａにドレインが接続され、外部信号Ｓに基づいたバイアス電圧Vbias１がゲートに入力されるｐ型ＭＯＳトランジスタ２１を有する。このｐ型ＭＯＳＭＯＳトランジスタ２１は、バイアス電圧Vbiasに応じて付加電流Iadが制御される。
【００３２】
また、図４に付加電流調整回路２の要部構成の他の例を示す。
【００３３】
図４に示すように、付加電流調整回路２は、ゲートに印加されるバイアス電圧Vbias２に応じて付加電流Iadを出力する複数のｐ型ＭＯＳトランジスタ２２と、電源Ｖｃｃと可変抵抗４の端子４ａとの間で複数のＭＯＳトランジスタ２２と直列にそれぞれ接続されたスイッチ素子となる複数のｐ型ＭＯＳトランジスタ２３と、外部信号Ｓの入力に基づいてｐ型ＭＯＳトランジスタ２３のゲートに制御信号Ｓｃを出力し制御するレジスタ回路２４と、を有する。
【００３４】
ｐ型ＭＯＳトランジスタ２２は、ゲートにバイアス電圧Vbias２により電流をそれぞれ出力する。 
レジスタ回路２４は、既述のように、外部信号Ｓの入力に基づいて、制御信号Ｓｃをスイッチ素子であるそれぞれのｐ型ＭＯＳトランジスタ２３のゲートに出力してオンオフを制御して、ｐ型ＭＯＳトランジスタ２２から出力される電流を選択する。この選択された電流の和が所望の付加電流Iadとして端子４ａに出力される。
【００３５】
このように、付加電流調整回路２は、簡単な回路構成で実現可能である。
【００３６】
なお、上記図３および図４においてｐ型ＭＯＳトランジスタを用いて説明しているが、ｎ型ＭＯＳトランジスタ、バイポーラトランジスタを必要に応じて用いてもよい。
【００３７】
ここで、外部信号Ｓは、終端抵抗と伝送線路との間の外部寄生抵抗の抵抗値に応じてプログラマブルに決定されている。
【００３８】
また、この外部信号Ｓは、付加電流調整回路２に直接入力される必要はない。そして、例えば、外部信号Ｓが半導体集積回路１００に含まれるメモリ回路（図示せず）に入力され、このメモリ回路に記憶された情報に基づいた制御信号（バイアス電圧）が付加電流調整回路２に入力されて付加電流Iadが制御されるようにしてもよい。
【００３９】
また、外部寄生抵抗の抵抗値は、半導体集積回路１００を含む製品（伝送システム）の設計の段階でシミュレーションにより求めてもよい。また、外部寄生抵抗の抵抗値は、該製品（伝送システム）が完成した状態で外部のテスト回路（図示せず）により測定して得るようにしてもよい。
【００４０】
次に、上記構成を有する半導体集積回路１００の動作について説明する。
【００４１】
外部寄生抵抗の抵抗値に応じた外部信号Ｓを受けた付加電流調整回路２は、一定した所望の付加電流Iadを主電流Iに加える。
【００４２】
これらの付加電流Iadと主電流Iとの和が可変抵抗４に流れるため、端子４ａにける電位が高くなる。
【００４３】
そして、コンパレータ回路５は、端子４ａの電位と基準電位Vref1とを比較し、この比較結果の情報を含む信号を制御回路６に出力する。
【００４４】
この信号に基づいて、制御回路６は、端子４ａの電位が基準電位Vref1と等しくするため、可変抵抗４の抵抗値を低くなるように制御する。
【００４５】
以上の動作により、所望の付加電流Iadを主電流Iに加えることにより、可変抵抗４の抵抗値を所望の値まで下げることが可能となる。したがって、終端抵抗制御を実施した終端抵抗調整回路１に対して、終端抵抗に用いられまたはこの終端抵抗の基準となる可変抵抗４の抵抗値を外部寄生抵抗分のオフセットだけ下げることが可能となる。
【００４６】
結果として、この調整された可変抵抗４の抵抗値に外部寄生抵抗の抵抗値を加算したものが、特性インピーダンスと整合する値となる。
【００４７】
以上のように、本実施例に係る半導体集積回路によれば、外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値のオフセットを調整し、高精度のインピーダンス整合を実施することができる。
【００４８】
また、終端抵抗の抵抗値をシリコン基板に終端抵抗調整回路を作成した後に外部より調整可能となるので、終端抵抗調整のための製品の試作回数、費用を削減することができる。
【実施例２】
【００４９】
実施例１では、半導体集積回路のうち付加電流調整回路の構成について詳細に述べたが、本実施例では、特に半導体集積回路の電流回路の具体的構成について述べる。なお、本実施例の半導体集積回路についても図１に示された伝送システムに同様に適用できる。
【００５０】
図５は、本発明の一態様である実施例２に係る半導体集積回路２００の要部構成を示す回路図である。なお、図中、実施例１と同じ符号は、実施例１と同様の構成を示している。
【００５１】
図５に示すように、電流回路３は、電源Vccにドレインが接続されるとともに可変抵抗４ソースが接続され、主電流Iを出力するｎ型ＭＯＳトランジスタ３１と、このｎ型ＭＯＳトランジスタ３１と可変抵抗４との間の電位（ここでは端子４ａの電位）および端子３ａの第２の基準電位Vref２の入力を受けて、ｎ型ＭＯＳトランジスタ３１のゲートに信号を出力するオペアンプ回路（演算増幅器）３２と、を有する。
【００５２】
この電源回路３は、端子３ａに印加される第２の基準電位Vref２を調整することにより、所望の主電流Ｉを出力することができる。
【００５３】
なお、実施例１と同様に、電流回路３が出力する主電流Iおよび基準電位Vref1は、伝送システムに使用される伝送線路の特性インピーダンスの値に基づいて、調整される。
【００５４】
また、上記図５においてｎ型ＭＯＳトランジスタを用いて説明しているが、ｐ型ＭＯＳトランジスタ、バイポーラトランジスタを必要に応じて用いてもよい。
【００５５】
上記構成を有する半導体集積回路２００の動作は、実施例１と同様である。
【００５６】
以上のように、本実施例に係る半導体集積回路によれば、実施例１と同様に、外部寄生抵抗の抵抗値に応じて、プログラマブルに外部から終端抵抗の抵抗値のオフセットを調整し、高精度のインピーダンス整合を実施することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一態様である実施例１に係る半導体集積回路が用いられる伝送システムを示す図である。
【図２】本発明の一態様である実施例１に係る半導体集積回路の要部構成を示す回路図である。
【図３】半導体集積回路の付加電流調整回路の要部構成の一例を示す回路図である。
【図４】半導体集積回路の付加電流調整回路の要部構成の他の例を示す回路図である。
【図５】本発明の一態様である実施例２に係る半導体集積回路の要部構成を示す回路図である。
【符号の説明】
【００５８】
１  終端抵抗調整回路
２  付加電流調整回路
３  電流回路
３ａ  端子
４  可変抵抗
４ａ  端子
５  コンパレータ回路
５ａ  端子
６  制御回路
２１、２２  ｐ型ＭＯＳトランジスタ
２３  スイッチ素子
２４  レジスタ回路
３１  ｎ型ＭＯＳトランジスタ
３２  オペアンプ回路
１００、２００  半導体集積回路
３００  伝送システム
３０１  伝送線路
３０２  送信側デバイス
３０３  終端抵抗
３０４  受信側デバイス
３０５  終端抵抗
３０６、３０７  外部寄生抵抗
【図１】
2007201882.tif 000003
【図２】
2007201882.tif 000004
【図３】
2007201882.tif 000005
【図４】
2007201882.tif 000006
【図５】
2007201882.tif 000007