(57)【要約】【課題】振幅のみが相違する分割信号を用いて歪みを低減する。【解決手段】入力信号を第１の重みｋi（ｉ＝１〜４）で重み付けして分割信号を得て、この分割信号に対して同一の信号処理ｆ（ｘ）を行ない、信号処理された分割信号を第２の重みｌ1（ｉ＝１〜４）で重み付けし、第２の重みで重み付けられた分割信号ｖout1〜ｖout4を加算する。前記第１の重みは、ｋ1＝ｔ、ｋ2＝−ｔ、ｋ3＝１、ｋ4＝−１とし、前記第２の重みは、ｌ1＝−１、ｌ2＝１、ｌ3＝ｔ3、ｌ4＝−ｔ3とする。ここで、ｔ＝ｂ／ａ（ａ、ｂは異なる正の整数）である。【選択図】図１
2007336474.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を第１の重みｋi（ｉ＝１〜４）で重み付けして分割信号を得るステップと、
該分割信号に対して同一の信号処理を行なうステップと、
該信号処理された各分割信号を第２の重みｌ1（ｉ＝１〜４）で重み付けするステップと、
該第２の重みで重み付けられた分割信号を加算するステップと、
を有する信号処理方法であって、
前記第１の重みは、ｋ1＝ｔ、ｋ2＝−ｔ、ｋ3＝１、ｋ4＝−１であり、
前記第２の重みは、ｌ1＝−１、ｌ2＝１、ｌ3＝ｔ3、ｌ4＝−ｔ3であり、
かつ、ａ、ｂは異なる正の整数として、ｔ＝ｂ／ａである
ことを特徴とする信号処理方法。
【請求項２】
前記ｔ＝ｂ／ａは、ａ＝２、ｂ＝１であることを特徴とする請求項１に記載の信号処理方法。
【請求項３】
入力信号を第１の重みｋi（ｉ＝１〜４）で重み付けして分割信号を得る第１の重み付け手段と、
該分割信号に対して同一の信号処理を行なう信号処理手段と、
該信号処理された各分割信号を第２の重みｌ1（ｉ＝１〜４）で重み付けする第２の重み付け手段と、
該第２の重みで重み付けられた分割信号を加算する加算手段と、
を有する信号処理装置であって、
前記第１の重みは、ｋ1＝ｔ、ｋ2＝−ｔ、ｋ3＝１、ｋ4＝−１であり、
前記第２の重みは、ｌ1＝−１、ｌ2＝１、ｌ3＝ｔ3、ｌ4＝−ｔ3であり、
かつ、ａ、ｂを異なる正の整数として、ｔ＝ｂ／ａである
ことを特徴とする信号処理装置。
【請求項４】
前記ｔ＝ｂ／ａは、ａ＝２、ｂ＝１であることを特徴とする請求項３に記載の信号処理装置。
【請求項５】
前記第１および第２の重み付け手段の少なくとも１つは、
所定のトランスコンダクタンス比を有し、非飽和領域で動作する同じ導電型の第１の電界効果トランジスタと第２の電界効果トランジスタを備える電圧電流変換回路であって、
前記第１および第２の電界効果トランジスタのソースは、共通の電源に接続され、
前記第１のトランジスタのゲートは所定のバイアス電圧が印加され、
前記第２のトランジスタのゲートは前記所定のバイアス電圧と信号電圧の和が印加され、
前記第１および第２の電界効果トランジスタのドレインは接続され、
前記第１および第２の電界効果トランジスタのドレイン電流の和を出力する電圧電流変回路を含むことを特徴とする請求項３に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号の歪みを低減できる信号処理方法及び信号処理装置に関する。
【背景技術】
【０００２】
例えばアナログディジタル混載集積回路は、アナログ回路の高速性とディジタル回路の柔軟性を併せ持つシステムとして期待されている。現在アナログ回路においては、１ＧＨｚを超える、あるいは１０ＧＨｚに迫る高速な信号処理が求められている。一方、電源電圧は、年々低下の一歩をたどり、近い将来には１．０Ｖ以下になると言われている。アナログディジタル混載集積回路では、ディジタル回路のスイッチング動作により発生した電圧変動が半導体基板を介してアナログ回路へ伝わる、いわゆる基板雑音が問題視されている。しかしながら、信号振幅が大きい場合は、基板雑音はさほど問題とはならず、電源電圧が低いことに起因する信号歪みの影響が顕著となる。
出力信号の歪みを低減するために、与えられた入力信号に対して位相だけを偏差させた複製信号を複数用意して、別個に同一の処理を行ない、偏差させた位相をそれぞれ元に戻した後、加算して出力を得ることが提案されている（非特許文献１参照）。この方法によると、ミキサの信号処理回路による出力の歪みを低減することができることが報告されている。しかしながら、この構成では、信号の位相だけを偏差させるための回路が必要であり、一般に広い信号周波数帯域にわたり、位相だけを精度よく偏差させる回路の実現は困難である。さらにその応用がミキサに限定されている。
【非特許文献１】Eisse Mensink et. al "Distortion Cancellation by Polyphase Multipath Circuits" IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS - I: REGULAR PAPERS, VOL.52, NO.9, SEPTEMBER 2005
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、上記問題に鑑み、どのような信号処理回路に対しても、信号処理回路の特性に無関係に、信号歪みを低減させることができる信号処理方法および信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明の信号処理方法および信号処理装置は、入力信号を第１の重みｋi（ｉ＝１〜４）で重み付けして分割信号を得て、該分割信号に対して同一の信号処理を行ない、該信号処理された各分割信号を第２の重みｌ1（ｉ＝１〜４）で重み付けし、該第２の重みで重み付けられた分割信号を加算するものであって、前記第１の重みは、ｋ1＝ｔ、ｋ2＝−ｔ、ｋ3＝１、ｋ4＝−１であり、前記第２の重みは、ｌ1＝−１、ｌ2＝１、ｌ3＝ｔ3、ｌ4＝−ｔ3であり、かつ、ａ、ｂは異なる正の整数として、ｔ＝ｂ／ａであることを特徴とする。
また、前記ｔ＝ｂ／ａは、ａ＝２、ｂ＝１とすることができる。
さらに、本発明の信号処理装置は、前記第１および第２の重み付け手段の少なくとも１つは、所定のトランスコンダクタンス比を有し、非飽和領域で動作する同じ導電型の第１の電界効果トランジスタと第２の電界効果トランジスタを備える電圧電流変換回路であって、前記第１および第２の電界効果トランジスタのソースは、共通の電源に接続され、前記第１のトランジスタのゲートは所定のバイアス電圧が印加され、前記第２のトランジスタのゲートは前記所定のバイアス電圧と信号電圧の和が印加され、前記第１および第２の電界効果トランジスタのドレインは接続され、前記第１および第２の電界効果トランジスタのドレイン電流の和を出力する電圧電流変換回路を含むようにもできる。
【発明の効果】
【０００５】
本発明は、信号振幅を変えた分割信号を用いて歪みを低減させるので、どのような信号処理回路に対しても適用することができ、振幅を変化させる重みは信号処理回路の特性に無関係に選択することができる。重み付けの係数が整数比となっているので、集積回路として構成するのに有利であり、また回路の特性の劣化が少ない。さらに、重み付け手段を本発明による電圧電流変換回路で構成することにより、消費電力の少ない回路を実現することができる。また、元の回路を分割して用いるため、本発明を適用したことによる素子の占有面積の増加は少ない。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の実施の形態を説明する。図１に、本発明の１実施形態である信号処理装置を示す。図１に示す信号処理装置１０は、入力ｖinに対して、振幅を変化させた４分割信号ｋiｖin（ｉ＝１〜４）をつくり、それぞれ同一の信号処理回路１１〜１４で信号処理を行なった後、それぞれｌi（ｉ＝１〜４）を乗算して、加算器１５により加算するものである。
信号処理回路１１〜１４を、例えば増幅度α（零でない定数）の増幅回路であるとする。増幅度αの増幅回路では、一般に、入力信号ｖinに対して、出力はαｖinのみではなく、２次以上の歪み成分を含む。４次以上の項はごく小さいので無視して、３次の項までとると、出力ｆ（ｖin）は、
【０００７】
【数１】
2007336474.tif 000003
【０００８】
となる。ここで、ａ0〜ａ3は、信号処理回路によって決まる定数である。
【０００９】
第１〜第４の信号処理回路１１〜１４にはそれぞれｋ1〜ｋ4倍された入力信号ｖinが入力され、第１〜第４の信号処理回路１１〜１４で処理され、それぞれの出力はｌ1〜ｌ4倍されてｖout1〜ｖout４となり、これらが加算器１５により加算される。このとき第１〜第４の信号処理回路１１〜１４のそれぞれの出力は、
【００１０】
【数２】
2007336474.tif 000004
【００１１】
となる。次に、ｆ（ｋiｖin）にそれぞれの重みｌi（ｉ＝１〜４）をかけて出力ｖoutiを得て、これらを加算器１５により加えることにより、出力電圧ｖoutが得られる。すなわち、出力ｖoutは、
【００１２】
【数３】
2007336474.tif 000005
【００１３】
となる。このとき、
【００１４】
【数４】
2007336474.tif 000006
【００１５】
という条件を満たせば、信号処理回路の特性で定まるａ0〜ａ3の定数にかかわらず、理想的な増幅器の条件
ｖout＝αａ1ｖin（α≠０）
が成立する。重みｌ1〜ｌ4は、式（８）をｌ1〜ｌ4を未知数とする４元一次連立方程式とみれば、
【００１６】
【数５】
2007336474.tif 000007
【００１７】
として求めることができる。言い換えると、入力側の重みｋ1〜ｋ4を適当に定め、式（５）により出力側の重みｌ1〜ｌ4を定めると、ｖinの０次及び２次の項だけでなく、３次の項も除去できる。すなわち、現在通信システムで問題となっている２次の項と３次の項の歪みを除去できる。
【００１８】
以上説明した本発明の信号処理装置の原理的構成は、本発明者のうちの一人が、高調波の歪みを低減することができる信号処理回路として出願したものである（ＰＣＴ／ＪＰ２００６／３０９１２３）。
【００１９】
本発明は、以下に詳述するように、重みｋ1〜ｋ4について回路製造上有益な具体的な数値を与え、かつ重みを具体化する回路を提供する。
【００２０】
前述のように、図１の信号処理装置では、４分割された入力信号ｖinは、それぞれｋ1〜ｋ4倍されて、同一の信号処理回路１１〜１４に入力する。本発明では、この重みあるいは係数ｋ1〜ｋ4を、ｋ1＝ｔ、ｋ2＝−ｔ、ｋ3＝１、ｋ4＝−１、かつｔ＝ｂ／ａ（ａ，ｂは異なる正の整数）とする。このとき、係数ｌ1〜ｌ4は、式５により算出され、ｌ1＝−１、ｌ2＝１、ｌ3＝ｔ3、ｌ4＝−ｔ3となる。
【００２１】
さらに、本実施形態では、ｋ1＝１／２、ｋ2＝−１／２、ｋ3＝１、ｋ4＝−１とする。この場合、ｌ1＝−１、ｌ2＝１、ｌ3＝１／８、ｌ4＝−１／８である。
【００２２】
図２は、ｎチャネルＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）の概念図である。ｐ基板に高濃度のｎ型不純物をドープしてソースＳとドレインＤを形成し、ｐ基板上に薄いシリコン酸化膜を形成し、その上にポリシリコンで形成されるゲートＧを形成する。ここで、ゲートのチャネル幅Ｗとチャネル長Ｌをとると、係数ｋiは、Ｗ／Ｌで決めることができる。したがって、係数ｋ1〜ｋ4を所定の整数比で構成し、係数ｌ1〜ｌ4も整数比となるようにすれば、集積回路として製造するのにきわめて有利である。また、重み付けの係数が整数比となっているので、回路の特性劣化が少ない。集積回路では比精度が０．１％程度であるので、例えば、数桁も精度を要する係数の組み合わせは回路の特性を劣化させる要因となりうる。
【００２３】
図３は、本発明の一実施形態を構成する入力信号をｋ倍する回路を電圧制御電流源回路あるいは電圧電流変換回路で構成したものである。図３の電圧制御電流源回路は、すべての構成要素をトランジスタや抵抗などの集積回路において実現可能な素子で構成されている。
【００２４】
トランジスタＭ１〜Ｍ８は、ｐチャネルＭＯＳＦＥＴであり、トランジスタＭ９〜Ｍ１２は、ｎチャネルＭＯＳＦＥＴからなる。トランジスタＭ１〜Ｍ６、Ｍ３〜Ｍ８、およびＭ９〜Ｍ１２は、カレントミラー回路として構成されている。出力ｉoutは、トランジスタＭ８のドレインとトランジスタＭ１０のドレインの接続部から取り出される。
【００２５】
図３の回路で、入力信号ｖinが入力するトランジスタＭ１３は、トランジスタＭ１４とドレイン同士が接続されて、トランジスタＭ１３とＭ１４のドレイン電流が加算されるように構成されている。トランジスタＭ１３のゲートには、バイアスＶGと信号Ｖinの直列回路が接続され、トランジスタＭ１３のソースは、接地されている。また、トランジスタＭ１４のゲートには、バイアスＶGのみが接続され、トランジスタＭ１４のソースは、接地されている。
【００２６】
入力信号ｖinの反転入力信号−ｖinは、トランジスタＭ１６に入力する。トランジスタＭ１６は、トランジスタＭ１５とドレイン同士が接続されて、トランジスタＭ１５とＭ１６のドレイン電流が加算されるように構成されている。トランジスタＭ１６のゲートには、バイアスＶGと信号Ｖinの直列回路が接続され、トランジスタＭ１５のソースは、接地されている。また、トランジスタＭ１５のゲートには、バイアスＶGのみが接続され、トランジスタＭ１４のソースは、接地されている。要するに、トランジスタＭ１６とトランジスタＭ１５との回路は、トランジスタＭ１３とＭ１４との回路と同様に構成され、差動構成となっている。
【００２７】
図３において、トランジスタＭ１３とＭ１４は非飽和領域で動作している。一般に非飽和領域で動作するトランジスタのドレイン電流ＩDは、次ぎのように与えられる。
【００２８】
【数６】
2007336474.tif 000008
【００２９】
ただし、Ｋはトランスコンダクタンス係数、ＶGSはゲート・ソース間電圧、ＶTはしきい電圧、ＶDSはドレイン・ソース間電圧である。
【００３０】
このときトランジスタＭ１３とＭ１４のトランスコンダクタンス係数の比を１−ｋ：ｋとおくと、トランジスタＭ１３のドレイン電流ＩＤ１３と、トランジスタＭ１４のドレイン電流ＩＤ１４の和は、
【００３１】
【数７】
2007336474.tif 000009
【００３２】
となり、等価的に入力信号ｖinがｋ倍されることになる。
【００３３】
すなわち、図４(ａ)に示す、信号ｖinが入力されるトランジスタＭ１３とトランジスタＭ１４との回路は、図４（ｂ）に示す、信号ｋｖinが入力されるトランジスタＭ１９の回路と等価となる。なお、トランジスタＭ１６とＭ１５の回路についても同様である。本実施形態のトランジスタＭ１３とＭ１４によるｋ倍回路は、消費電力が少なく、また図４(ａ)に示す回路を単独で用いてｋ倍回路とすることもできる。
【００３４】
以上説明したように、本実施形態では、入力のｋi倍の回路として図３に示す回路を用いているが、公知の増幅回路を使用することもできる。図５（ａ）（ｂ）に例を示す。図５（ａ）は、反転増幅回路であり、出力は、入力の−Ｒ２／Ｒ１倍となる。また、図５（ｂ）は、非反転増幅回路であり、出力は、入力の（Ｒ１＋Ｒ２）／Ｒ１倍となる。このように、抵抗Ｒ１とＲ２を選択することにより、ｋiを決めることができる。
【００３５】
次に係数ｋiの符号を特定するための手法を説明する。図３のトランジスタＭ１３に入る入力の極性を反転し、さらにトランジスタＭ１６の入力を反転すると、図３の回路とは逆極性の係数ｋiが得られる。図３に示す回路は、差動構成をとっていて、２入力であるが、差動構成をとらないで、トランジスタＭ１３とＭ１４との回路を単体で用いてもよい。その場合は、入力信号の極性を反転することにより、逆極性の係数が得られる。
【００３６】
以上のようにしてｋ倍された入力信号は、任意の信号処理回路ｆ（ｘ）に入力して信号処理され、次いでｌi倍されて加算されて出力されることになる。ここで、ｌi倍される回路は同様に、図３の回路を用いることができる。ｌi倍回路は、前述のｋ倍回路のｋをｌと置き換えることにより実現できる。このようにして、図１の回路構成を採用することにより、信号処理回路ｆ（ｘ）単体の使用に比較して、２次、３次の高調波歪みを低減させることができる。
【００３７】
次に、本発明が適用された１実施形態について、その作用効果を確認する。そのために、図３の回路を使用して図１の信号処理装置の一例を構成する。前述のように、図３の回路はｋi倍のための回路として説明したが、ここでは、図３の回路を、入力をｋi倍して信号処理ｆ（ｘ）を行い、さらにｌi倍する一連の回路に対応させる。言い換えれば、入力をｋi倍して信号処理ｆ（ｘ）を行い、さらにｌi倍する回路として構成した図３の回路を４つ備えて、その出力を加算して、図１の信号処理装置の一例を構成する。
【００３８】
図３の電圧制御電流源回路において、出力のｌi倍を実現するために、係数ｌiをカレントミラー回路の一部を構成するトランジスタＭ４、Ｍ８、Ｍ１０、Ｍ１２のトランスコンダクタンス係数をｌi倍する。例えば、トランジスタＭ４についてみれば、トランジスタＭ３のゲート幅とゲート長の比Ｗ／Ｌに比較して、トランジスタＭ４のＷ／Ｌをｌi倍することによって、トランスコンダクタンス係数のｌi倍が実現される。その他のトランジスタＭ８、Ｍ１０、Ｍ１２についても同様にして、トランスコンダクタンス係数をｌi倍する。本実施形態では、ｋ1＝１／２に対してｌ1＝−１、ｋ2＝−１／２に対してｌ2＝１、ｋ3＝１に対してｌ3＝１／８、ｋ4＝−１に対してｌ4＝−１／８となるようにする。
【００３９】
符号については、図６に示す電流反転のためのカレントミラー回路を使用する。図６は、ｐチャネルＭＯＳＦＥＴであるトランジスタＭ２１、Ｍ２２、Ｍ２３、Ｍ２４、Ｍ２５、およびＭ２６からなるカレントミラー回路と、ｎチャネルＭＯＳＦＥＴであるトランジスタＭ２７、Ｍ２８、Ｍ２９、およびＭ３０からなるカレントミラー回路で構成され、入力信号ｌｉｎの符号の極性が反転した出力信号ｌｏｕｔが出力される。図３の電圧制御電流源回路のトランジスタＭ４、Ｍ８、Ｍ１０、Ｍ１２のトランスコンダクタンス係数をｌi倍した回路の出力にこの電流反転回路を接続することにより符号を反転させて、ｌiに関して所定の符号とすることができる。
【００４０】
図７(ａ)は、図３の回路に基づいて図１の回路を構成した本発明の１実施形態の全高調波歪みを示すグラフである。すなわち、図７(ａ)の高調波歪みは、入力をｋi倍して信号処理回路ｆ（ｘ）を行い、さらにｌi倍する回路を図３の電圧制御電流源回路で構成し、さらにｋ1＝１／２、ｋ2＝−１／２、ｋ3＝１、ｋ4＝−１として、図１に示すように構成した回路について測定した高調波歪みである。図７（ｂ）は、従来の電圧制御電流源回路単体の全高調波歪みを示すグラフである。
【００４１】
図７（ａ）（ｂ）を対比すると分かるように、本実施形態の回路では、２次および３次の高調波歪みは、従来の回路に比較して十分に低減されている。全体としても、歪みは、入力電圧１００ｍＶになっても０．１％以内に抑えられている。
【００４２】
なお、図３の回路は、電流出力であるが、電圧出力に変換するには、図８（ａ）に示すような、オペアンプの反転入力端子と出力端子とを抵抗Ｒで接続した回路を用いることができる。さらには、図８（ｂ）に示すように、単に出力抵抗Ｒを接続することにより、電圧出力を得るようにしてもよい。
【００４３】
図９は、本発明の他の実施形態を示す図である。この実施形態は、図１のものと比較すると、信号処理回路１１〜１４で同一の信号処理を行った後、Ａ／Ｄ変換器１６〜１９によりディジタル信号に変換して、これ以後ディジタル信号処理として、係数ｌiの乗算および加算器１５による信号の加算を行うようにする。現在、集積度が高くなっている半導体回路では、半導体の耐圧が低下するので、電源電圧の低下は避けられない。したがって、加算した後にＡ／Ｄ変換しようとすると、加算した信号は大振幅となるので、加算による歪みが発生してしまう。本実施形態のように、係数の乗算の前にＡ／Ｄ変換することにより、大振幅信号の歪みの発生を防いで、ディジタル信号とすることができ、その後の信号処理をディジタル信号処理とすることができる。ディジタル信号では演算処理の結果大振幅信号が現れるということはない。
【図面の簡単な説明】
【００４４】
【図１】本発明の１実施形態を示す図である。
【図２】ＭＯＳＦＥＴの概略構造を示す図である。
【図３】本発明の１実施形態で使用する信号をｋ倍する電圧電流変換回路を示す図である。
【図４】（ａ）は、本発明の１実施形態の電圧電流変換回路の主要部を示す図であり、（ｂ）は、(ａ)の等価回路を示す図である。
【図５】（ａ）は、本発明の１実施形態で使用する信号をｋ倍する反転増幅器を示す図であり、（ｂ）は、本発明の１実施形態で使用する信号をｋ倍する非反転増幅器を示す図である。
【図６】本発明の１実施形態で使用する符号反転回路を示す図である。
【図７】（ａ）は、本発明の１実施形態の全高調波歪み成分を示す図であり、（ｂ）は、従来の回路の全高調波歪み成分を示す図である。
【図８】（ａ）は、本発明の１実施形態で使用する電流電圧変換回路の一例を示す図であり、（ｂ）は、他の例を示す図である。
【図９】本発明の他の実施形態を示す図である。
【符号の説明】
【００４５】
１０、２０    信号処理装置
１１〜１４    信号処理回路
１５    加算器
１６〜１９    Ａ／Ｄ変換器
ｋ１〜ｋ4    入力重み
ｌ1〜ｌ4    出力重み
【図１】
2007336474.tif 000010
【図２】
2007336474.tif 000011
【図３】
2007336474.tif 000012
【図４】
2007336474.tif 000013
【図５】
2007336474.tif 000014
【図６】
2007336474.tif 000015
【図７】
2007336474.tif 000016
【図８】
2007336474.tif 000017
【図９】
2007336474.tif 000018