(57)【要約】【課題】コモンモードチョークコイルの磁気飽和を防止し通過しコモンモード過電圧を確実に抑制する過電圧保護回路を提供する。【解決手段】コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、入力交流電源の一方の相である第１線路に挿入された第１のコイルと、第１のコイルに磁気結合するとともに入力交流電源の他方の相である第２線路に挿入された第２のコイルとを具備するコモンモードチョークコイルと、コモンモードチョークコイルの第１のコイルと直列接続され第１線路に挿入されたノーマルモードチョークコイルと、を備え、外部の負荷に電源を供給しているとき、ノーマルモードチョークコイルが過電流を抑制することによりコモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、外部の負荷へのコモンモード過電圧の通過を抑止する。【選択図】図１
2007336682.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、
（ｂ）入力交流電源の一方の相である第１線路に挿入された第１のコイルと、該第１のコイルに磁気結合するとともに該入力交流電源の他方の相である第２線路に挿入された第２のコイルとを具備するコモンモードチョークコイルと、
（ｃ）前記コモンモードチョークコイルの前記第１のコイルと直列接続され前記第１線路に挿入されたノーマルモードチョークコイルと、を備え、
（ｄ）前記外部の負荷に電源を供給しているとき、前記ノーマルモードチョークコイルが過電流を抑制することにより前記コモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、該外部の負荷への該コモンモード過電圧の通過を抑止することを特徴とする過電圧保護回路。
【請求項２】
（ａ）入力交流電源の電圧が第１のアノード・カソード接続端と第２のアノード・カソード接続端間に印加されるダイオードブリッジと、
（ｂ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間の過電圧を検出するべく前記ダイオードブリッジのアノード・アノード接続端とカソード・カソード接続端間の線路に挿入されたツェナーダイオードと、
（ｃ）前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続され前記ツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子と、を備え、
（ｄ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間に過電圧が印加されることにより前記ツェナーダイオードが導通したとき、前記スイッチング素子がオンし、該第１のアノード・カソード接続端と該第２のアノード・カソード接続端間に該スイッチング素子を経て電流が流れることにより該過電圧が前記ツェナーダイオードのツェナー電圧に抑制されることを特徴とする過電圧保護回路。
【請求項３】
（ａ）前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続された容量素子をさらに備え、
（ｂ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間に過電圧が印加されたとき前記容量素子に電流が流れることにより該過電圧が抑制されることを特徴とする請求項２に記載の過電圧保護回路。
【請求項４】
（ａ）入力交流電源の一方の相である第１線路上に正極端が接続された第１整流素子と、該第１線路上に負極端が接続された第２整流素子と、
（ｂ）前記入力交流電源の他方の相である第２線路上に一端が接続され前記第１整流素子の負極端に他端が接続された第１容量素子と、該第２線路上に一端が接続され前記第２整流素子の正極端に他端が接続された第２容量素子と、
（ｃ）前記第１線路上に一端が接続され前記第１整流素子と前記第１容量素子との接続点に他端が接続された制御端を有する第１スイッチング素子と、該第１線路上に一端が接続され前記第２整流素子と前記第２容量素子との接続点に他端が接続された制御端を有する第２スイッチング素子と、
（ｄ）前記第１線路と前記第２線路間に発生するノイズを除去し、前記第１および第２スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
（ｅ）前記第１整流素子に順方向となる過電圧が印加されたとき、該第１整流素子および前記第１容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｆ）前記第２整流素子に順方向となる過電圧が印加されたとき、該第２整流素子および前記第２容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｇ）前記第２線路の電位に対する前記第１線路の電位が低下する方向のノイズが発生したとき、前記第１スイッチング素子の制御端が順バイアスされることにより該第１スイッチング素子がオンし前記第１容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去し、
（ｈ）前記第２線路の電位に対する前記第１線路の電位が上昇する方向のノイズが発生したとき、前記第２スイッチング素子の制御端が順バイアスされることにより該第２スイッチング素子がオンし前記第２容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去することを特徴とする過電圧保護およびノイズ抑制回路。
【請求項５】
前記ローパスフィルタが、前記第１線路と前記第１および第２スイッチング素子の各制御端間に接続された抵抗素子と、該抵抗素子と該各制御端との接続点と前記第２線路間に接続された第３容量素子とを備えたことを特徴とする請求項４に記載の過電圧保護およびノイズ抑制回路。
【請求項６】
前記ローパスフィルタが、前記第１線路と前記第１および第２スイッチング素子の各制御端間に直列逆接続された定電流素子と、該定電流素子と該各制御端との接続点と前記第２線路間に接続された第３容量素子とを備えたことを特徴とする請求項４に記載の過電圧保護およびノイズ抑制回路。
【請求項７】
（ａ）入力交流電源の一方の相である第１線路上に正極端が接続された第１整流素子と、該第１線路上に負極端が接続された第２整流素子と、
（ｂ）前記入力交流電源の他方の相である第２線路上に一端が接続され前記第１整流素子の負極端に他端が接続された第１容量素子と、該第２線路上に一端が接続され前記第２整流素子の正極端に他端が接続された第２容量素子と、
（ｃ）前記第１線路上に一端が接続され前記第１整流素子と前記第１容量素子との接続点に他端が接続された制御端を有する第１スイッチング素子と、該第１線路上に一端が接続され前記第２整流素子と前記第２容量素子との接続点に他端が接続された制御端を有する第２スイッチング素子と、
（ｄ）前記第１線路と前記第２線路間の負荷側に発生するノイズを除去し、前記第１および第２スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
（ｅ）前記第１整流素子に順方向となる過電圧が印加されたとき、該第１整流素子および前記第１容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｆ）前記第２整流素子に順方向となる過電圧が印加されたとき、該第２整流素子および前記第２容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｇ）負荷側における前記第２線路の電位に対する前記第１線路の電位が低下する方向のノイズが発生したとき、前記第１スイッチング素子の制御端が順バイアスされることにより該第１スイッチング素子がオンし前記第１容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去し、
（ｈ）負荷側における前記第２線路の電位に対する前記第１線路の電位が上昇する方向のノイズが発生したとき、前記第２スイッチング素子の制御端が順バイアスされることにより該第２スイッチング素子がオンし前記第２容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去することを特徴とする過電圧保護およびノイズ抑制回路。
【請求項８】
前記ローパスフィルタが、前記第１及び第２整流素子並びに前記第１および第２スイッチング素子の前記第１線路上の接続点より入力側にて該第１線路に挿入された誘導素子と、該誘導素子の入力端と前記第２線路間に接続された第３容量素子とを備え、該誘導素子の入力端が該第１および第２スイッチング素子の各制御端に接続されることを特徴とする請求項７に記載の過電圧保護およびノイズ抑制回路。
【請求項９】
それぞれの一端が直列逆接続された定電流素子の第１の他端が第１の入力端を構成し、該定電流素子の第２の他端と容量素子の一端との接続点が第１の出力端を構成し、該容量素子の他端が、第２の入力端および第２の出力端を構成することを特徴とするローパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧過電流保護回路に関し、特に、負荷電流を即時に遮断することなく過電圧及び／またはノイズに対応可能な過電圧過電流保護回路に関する。
【背景技術】
【０００２】
雷などによる過電圧が入力されると負荷等の機器を損傷するため、一般的に、アレスタなどを用いた避雷器によって機器の損傷を防止したり、トライアックやバリスタなどを併用することにより、機器の損傷防止を図っている。
【０００３】
過電圧あるいはノイズには、入力交流電源の２線路に対し電位差をもって印加されるノーマルモードと、同電位で印加されるコモンモードがある。これらの電位は大地に対する電位である。コモンモードノイズの除去には、コモンモードチョークコイルがよく用いられている。コモンモードチョークコイルはノーマルモードノイズに対してはリアクタンスを生じないため、ノーマルモードノイズは通過する。
【０００４】
特許文献１には、コモンモードノイズとノーマルモードノイズの双方を１つのチョークコイルで除去しようとする技術が開示されている。特許文献１のチョークコイルでは、一般的なリング状のコアではなく棒状のコアの中央部と両端部にフランジを設けたコアを用い、フランジ間の２つの区画に第１と第２の巻線をそれぞれ巻装している。そして、第１と第２の巻線にコモンモードノイズの電流が流れたときには棒状コア全体を通る磁束が形成されリアクタンスを生じることによりコモンモードノイズを除去し、第１と第２の巻線にノーマルモードノイズの電流が流れたときには各巻線それぞれを通る磁束が形成されリアクタンスを生じることによりノーマルモードノイズを除去する、とされている。
【特許文献１】特開平１１−２３８６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のチョークコイルでは、コモンモードノイズによる電流が流れたときに中央フランジ部分では磁束が打ち消される構造であるため、この部分における漏れ磁束により磁気飽和を生じやすいという問題がある。磁気飽和が生じるとコモンモードノイズは通過してしまうこととなり、本来のコモンモードノイズ除去機能が失われる。
【０００６】
このように、コモンモードチョークコイルにおいてノーマルモード電流が流れるとき、２つの巻線の磁束同士が互いに打ち消し合う構造を有している場合、漏れ磁束によって磁気飽和を発生し易い。例えば、一般的なリング状のコモンモードチョークコイルにおいては、各巻線にノーマルモードの電流が流れたときに磁束が打ち消し合い、その漏れ磁束により磁気飽和を生じる可能性がある。さらに、大電流であるほど磁気飽和を生じる可能性が高いことはいうまでもない。
【０００７】
以上の現状に鑑み本発明は、過電圧保護回路において、コモンモードチョークコイルの磁気飽和を防止してコモンモード過電圧（ノイズ含む）を確実に除去できるようにするとともに、通過したノーマルモード過電圧（ノイズ含む）を抑制でき、さらに線路間に生じたノイズも抑制できることを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するべく本発明は以下の構成を提供する。
（１）請求項１に係る過電圧保護回路は、（ａ）コモンモードチョークコイルを前段入力とし外部の負荷に電源を供給する過電圧保護回路において、
（ｂ）入力交流電源の一方の相である第１線路に挿入された第１のコイルと、該第１のコイルに磁気結合するとともに該入力交流電源の他方の相である第２線路に挿入された第２のコイルとを具備するコモンモードチョークコイルと、
（ｃ）前記コモンモードチョークコイルの前記第１のコイルと直列接続され前記第１線路に挿入されたノーマルモードチョークコイルと、を備え、
（ｄ）前記外部の負荷に電源を供給しているとき、前記ノーマルモードチョークコイルが過電流を抑制することにより前記コモンモードチョークコイルの磁気飽和が回避され、該コモンモードチョークコイルの両入力端にコモンモード過電圧が印加されるとき、該外部の負荷への該コモンモード過電圧の通過を抑止することを特徴とする。
（２）請求項２に係る過電圧保護回路は、（ａ）入力交流電源の電圧が第１のアノード・カソード接続端と第２のアノード・カソード接続端間に印加されるダイオードブリッジと、
（ｂ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間の過電圧を検出するべく前記ダイオードブリッジのアノード・アノード接続端とカソード・カソード接続端間の線路に挿入されたツェナーダイオードと、
（ｃ）前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続され前記ツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子と、を備え、
（ｄ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間に過電圧が印加されることにより前記ツェナーダイオードが導通したとき、前記スイッチング素子がオンし、該第１のアノード・カソード接続端と該第２のアノード・カソード接続端間に該スイッチング素子を経て電流が流れることにより該過電圧が前記ツェナーダイオードのツェナー電圧に抑制されることを特徴とする。
（３）請求項３に係る過電圧保護回路は、請求項２において、（ａ）前記アノード・アノード接続端に一端が接続され前記カソード・カソード接続端に他端が接続された容量素子をさらに備え、
（ｂ）前記第１のアノード・カソード接続端と前記第２のアノード・カソード接続端間に過電圧が印加されたとき前記容量素子に電流が流れることにより該過電圧が抑制されることを特徴とする。
（４）請求項４に係る過電圧保護及びノイズ抑制回路は、（ａ）入力交流電源の一方の相である第１線路上に正極端が接続された第１整流素子と、該第１線路上に負極端が接続された第２整流素子と、
（ｂ）前記入力交流電源の他方の相である第２線路上に一端が接続され前記第１整流素子の負極端に他端が接続された第１容量素子と、該第２線路上に一端が接続され前記第２整流素子の正極端に他端が接続された第２容量素子と、
（ｃ）前記第１線路上に一端が接続され前記第１整流素子と前記第１容量素子との接続点に他端が接続された制御端を有する第１スイッチング素子と、該第１線路上に一端が接続され前記第２整流素子と前記第２容量素子との接続点に他端が接続された制御端を有する第２スイッチング素子と、
（ｄ）前記第１線路と前記第２線路間に発生するノイズを除去し、前記第１および第２スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
（ｅ）前記第１整流素子に順方向となる過電圧が印加されたとき、該第１整流素子および前記第１容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｆ）前記第２整流素子に順方向となる過電圧が印加されたとき、該第２整流素子および前記第２容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｇ）前記第２線路の電位に対する前記第１線路の電位が低下する方向のノイズが発生したとき、前記第１スイッチング素子の制御端が順バイアスされることにより該第１スイッチング素子がオンし前記第１容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去し、
（ｈ）前記第２線路の電位に対する前記第１線路の電位が上昇する方向のノイズが発生したとき、前記第２スイッチング素子の制御端が順バイアスされることにより該第２スイッチング素子がオンし前記第２容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去することを特徴とする。
（５）請求項５に係る過電圧保護およびノイズ抑制回路は、請求項４において、前記ローパスフィルタが、前記第１線路と前記第１および第２スイッチング素子の各制御端間に接続された抵抗素子と、該抵抗素子と該各制御端との接続点と前記第２線路間に接続された第３容量素子とを備えたことを特徴とする。
（６）請求項６に係る過電圧保護およびノイズ抑制回路は、請求項４において、前記ローパスフィルタが、前記第１線路と前記第１および第２スイッチング素子の各制御端間に直列逆接続された定電流素子と、該定電流素子と該各制御端との接続点と前記第２線路間に接続された第３容量素子とを備えたことを特徴とする。
（７）請求項７に係る過電圧保護およびノイズ抑制回路は、（ａ）入力交流電源の一方の相である第１線路上に正極端が接続された第１整流素子と、該第１線路上に負極端が接続された第２整流素子と、
（ｂ）前記入力交流電源の他方の相である第２線路上に一端が接続され前記第１整流素子の負極端に他端が接続された第１容量素子と、該第２線路上に一端が接続され前記第２整流素子の正極端に他端が接続された第２容量素子と、
（ｃ）前記第１線路上に一端が接続され前記第１整流素子と前記第１容量素子との接続点に他端が接続された制御端を有する第１スイッチング素子と、該第１線路上に一端が接続され前記第２整流素子と前記第２容量素子との接続点に他端が接続された制御端を有する第２スイッチング素子と、
（ｄ）前記第１線路と前記第２線路間の負荷側に発生するノイズを除去し、前記第１および第２スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタと、を備え、
（ｅ）前記第１整流素子に順方向となる過電圧が印加されたとき、該第１整流素子および前記第１容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｆ）前記第２整流素子に順方向となる過電圧が印加されたとき、該第２整流素子および前記第２容量素子を通して電流が流れることにより該過電圧を抑制し、
（ｇ）負荷側における前記第２線路の電位に対する前記第１線路の電位が低下する方向のノイズが発生したとき、前記第１スイッチング素子の制御端が順バイアスされることにより該第１スイッチング素子がオンし前記第１容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去し、
（ｈ）負荷側における前記第２線路の電位に対する前記第１線路の電位が上昇する方向のノイズが発生したとき、前記第２スイッチング素子の制御端が順バイアスされることにより該第２スイッチング素子がオンし前記第２容量素子の電荷を放電して該第１線路の電位を補償することにより該ノイズを除去することを特徴とする。
（８）請求項８に係る過電圧保護およびノイズ抑制回路は、請求項７において、前記ローパスフィルタが、前記第１及び第２整流素子並びに前記第１および第２スイッチング素子の前記第１線路上の接続点より入力側にて該第１線路に挿入された誘導素子と、該誘導素子の入力端と前記第２線路間に接続された第３容量素子とを備え、該誘導素子の入力端が該第１および第２スイッチング素子の各制御端に接続されることを特徴とする。
（９）請求項９に係るローパスフィルタは、それぞれの一端が直列逆接続された定電流素子の第１の他端が第１の入力端を構成し、該定電流素子の第２の他端と容量素子の一端との接続点が第１の出力端を構成し、該容量素子の他端が、第２の入力端および第２の出力端を構成することを特徴とする。
【発明の効果】
【０００９】
（Ａ）請求項１に係る過電圧保護回路は、コモンモードチョークコイルを前段入力として備えている。このコモンモードチョークコイルは、入力交流電源の第１線路に第１のコイルを、第２線路に第２のコイルを挿入されている。さらに第１のコイルと直列接続したノーマルモードチョークコイルを備えている。
【００１０】
コモンモードチョークコイルは、通常、ノーマルモードの電流を通過させるが、ノーマルモードの電流により第１のコイルと第２のコイルに生じる磁束は互いに打ち消し合う向きである。従って、これにより生じた漏れ磁束によりコモンモードチョークコイルが磁気飽和を起こす可能性がある。特に、ノーマルモードの過電流が流れた場合はその可能性が高くなる。コモンモードチョークコイルが磁気飽和を起こすと、本来のコモンモード除去機能が失われ、コモンモード過電圧（コモンモードノイズも含む）が後段へ通過してしまう。
【００１１】
本回路によれば、ノーマルモードの過電流が流れた場合には、第１のコイルに直列接続されたノーマルモードチョークコイルがこの過電流を抑制する。これによりコモンモードチョークコイルの磁気飽和は回避される。その結果、コモンモード過電圧の印加に対してはコモンモードチョークコイルが働いてこれを抑止し、後段すなわち負荷へ通過させ難くする。このように、コモンモードチョークコイルとノーマルモードチョークコイルとの組み合わせによってこそ初めて、このような効果が発生する。
【００１２】
なお、本発明における過電圧は、例えば落雷のときのサージ電圧を想定しており、このような過電圧を抑制することにより、結果的にそれによる過電流も抑制することができる。
【００１３】
（Ｂ）請求項２に係る過電圧保護回路は、入力交流電源の電圧が第１のアノード・カソード接続端と第２のアノード・カソード接続端間に印加されるダイオードブリッジを備えている。そして、第１と第２のアノード・カソード接続端間の過電圧を検出するためのツェナーダイオードをアノード・アノード接続端とカソード・カソード接続端間の線路に挿入し、さらにアノード・アノード接続端とカソード・カソード接続端に一端と他端がそれぞれ接続されツェナーダイオードの導通により順バイアスされる制御端を具備するスイッチング素子を備えている。
【００１４】
本回路によれば、第１と第２のアノード・カソード接続端に過電圧が印加され、ツェナー電圧を超えるとツェナーダイオードが導通する。なお、この過電圧は正極性の場合と負極性の場合があるが、ダイオードブリッジを構成していることからいずれの極性の場合もツェナーダイオードには同じ向きに電圧が印加されることとなる。ツェナーダイオードの導通によりスイッチング素子がオンすると、スイッチング素子の電流路が導通する。これにより、第１と第２のアノード・カソード接続端間にスイッチング素子の電流を経て電流が流れる。この結果、過電圧はツェナー電圧に抑制される。
【００１５】
（Ｃ）請求項３に係る過電圧保護回路は、請求項２の回路において、アノード・アノード接続端とカソード・カソード接続端間に接続された容量素子をさらに備えている。
【００１６】
本回路によれば、第１と第２のアノード・カソード接続端間に過電圧が印加されたとき、その過電圧がツェナー電圧未満のときにはツェナーダイオードは導通しないが、容量素子には過電圧が印加されることにより電流が流れる。これにより過電圧が吸収される。従って、容量素子の通常時の充電電圧とツェナー電圧までの範囲の過電圧を抑制することができる。なお、ダイオードブリッジを構成していることから、いずれの極性の過電圧の場合も、容量素子には同じ向きに電圧が印加されることとなる。
【００１７】
（Ｄ）請求項４または請求項７に係る過電圧保護およびノイズ抑制回路は、入力交流電源の第１線路上に正極端が接続された第１整流素子と、この第１線路上に負極端が接続された第２整流素子とを備えている。そして、第２線路上と第１整流素子の負極端間に接続された第１容量素子と、第２線路上と第２整流素子の正極端間に接続された第２容量素子とを備えている。さらに、第１線路上に一端が接続され第１整流素子と第１容量素子との接続点に他端が接続された制御端を有する第１スイッチング素子と、第１線路上に一端が接続され第２整流素子と第２容量素子との接続点に他端が接続された制御端を有する第２スイッチング素子とを備えている。またさらに、第１線路と第２線路間に発生するノイズ（請求項７では、特に負荷側のノイズ）を除去し、第１および第２スイッチング素子の各制御端にバイアス電位を印加可能に接続されるローパスフィルタを備えている。
【００１８】
本回路によれば、通常時は、入力交流電源の電圧により第１整流素子を通して第１容量素子が所定の電圧値に充電されており、第２整流素子を通して第２容量素子が所定の電圧値に充電されている。そして、第１整流素子に順方向となる過電圧が印加されたときは、第１整流素子および第１容量素子を通して電流が流れることにより、第１容量素子に充電されていた電圧値とほぼ同程度の電圧値にその過電圧を抑制できる。同様に、第２整流素子に順方向となる過電圧が印加されたときは、第２整流素子および第２容量素子を通して電流が流れることにより、第２容量素子に充電されていた電圧値とほぼ同程度の電圧値に過電圧を抑制できる。
【００１９】
また本回路によれば、第２線路に対する第１線路の電位が低下する方向のノイズ（請求項７では、特に負荷側のノイズ）が発生したとき、第１スイッチング素子の制御端が順バイアスされてオンし、第１容量素子から第１スイッチング素子を通り電流が流れることができる。これにより、第１容量素子の電荷を放電して第１線路の電位を補償することによりノイズを除去することができる。同様に、第２線路に対する第１線路の電位が上昇する方向のノイズ（請求項７では、特に負荷側のノイズ）が発生したとき、第２スイッチング素子の制御端が順バイアスされてオンし、第２容量素子から第２スイッチング素子を通り電流が流れることができる。これにより、第２容量素子の電荷を放電して第１線路の電位を補償することによりノイズを除去することができる。
【００２０】
（Ｅ）請求項５に係る過電圧保護およびノイズ抑制回路は、請求項４の回路において、ローパスフィルタが、第１線路と第１および第２スイッチング素子の各制御端間に接続された抵抗素子と、この抵抗素子と各制御端との接続点と第２線路間に接続された第３容量素子とを備えている。これにより、第２線路に対する第１線路の電位が低下または上昇するいずれの方向のノイズも、低域通過させることにより除去し、ノイズ除去された電位を第１および第２スイッチング素子の各制御端に印加することができる。
【００２１】
（Ｆ）請求項６に係る過電圧保護およびノイズ抑制回路は、請求項４の回路において、ローパスフィルタが、第１線路と第１および第２スイッチング素子の各制御端間に直列逆接続された定電流素子と、この定電流素子と各制御端との接続点と第２線路間に接続された第３容量素子とを備えている。これにより、第２線路に対する第１線路の電位が低下または上昇するいずれの方向のノイズも、低域通過させることにより除去し、ノイズ除去された電位を第１および第２スイッチング素子の各制御端に印加することができる。
【００２２】
定電流素子と組み合わせた容量素子の端子電圧は、ノイズ電圧が大きくなっても定電流素子により容量素子を通る電流が制限されるため、電圧の上昇が抑制される。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カットしたい高周波ノイズであるからである。
【００２３】
一方、抵抗素子と容量素子を用いた従来のローパスフィルタでは、本発明の定電流素子と容量素子を用いたローパスフィルタとカットオフ周波数特性は同様であっても、ノイズ電圧の上昇がそのまま容量素子の端子間電圧の上昇に繋がるため、ノイズ減衰効果は本発明のローパスフィルタに劣る。
【００２４】
よって、抵抗素子に替えて定電流素子を用いることにより、ノイズ減衰特性の良いローパスフィルタが実現される。なお、２つの定電流素子を直列逆接続したことにより交流に対応できる。
【００２５】
（Ｇ）請求項８に係る過電圧保護およびノイズ抑制回路は、請求項７の回路において、ローパスフィルタが、第１及び第２整流素子並びに前記第１および第２スイッチング素子の第１線路上の接続点より入力側にて第１線路に挿入された誘導素子と、誘導素子の入力端と第２線路間に接続された第３容量素子とを備えており、誘導素子の入力端が第１および第２スイッチング素子の各制御端に接続されている。これにより、負荷側における第２線路に対する第１線路の電位が低下または上昇するいずれの方向のノイズが第１および第２スイッチング素子の各制御端に伝達されにくい。第１および第２スイッチング素子の各制御端に伝達されるのは、ノイズ成分の少ない入力側の電圧に固定された適正なバイアスであり、負荷側のノイズによる電圧変動により第１および第２スイッチング素子が順バイアスされる。
【００２６】
（Ｈ）請求項９に係るローパスフィルタは、それぞれの一端が直列逆接続された定電流素子の第１の他端が第１の入力端を構成し、該定電流素子の第２の他端と容量素子の一端との接続点が第１の出力端を構成し、該容量素子の他端が、第２の入力端および第２の出力端を構成する。
【００２７】
定電流素子と容量素子によるローパスフィルタは、前述の通り、抵抗素子と容量素子によるローパスフィルタに比べて、ノイズ電圧の上昇伴うフィルタ出力ノイズ成分電圧がより効果的に抑制される。
【発明を実施するための最良の形態】
【００２８】
（１）過電圧保護回路の第１の実施形態
（１−１）概要
図１は、本発明による過電圧保護回路の第１の実施形態を含む一実施例の回路図である。第１線路は端子１と端子３間の線路であり、第２線路は端子２と端子４間の線路である。入力交流電源（例えば、１００Ｖ商用電源）からの交流電圧は、第１線路と第２線路間の入力側である端子１と端子２間に印加され、出力側である端子３と端子４から外部の負荷へ出力される。
図１の過電圧保護回路１Ａは、入力側から順に、過電圧緩衝部１１、過電圧抑制部１２、および過電圧短絡部１３の各回路を設けている。さらに、第２線路の接地先を選択する接地電位イコライザー部１４を設けている。これらの各回路はそれぞれが負荷を過電圧から保護する機能を備えている。
【００２９】
（１−２）過電圧緩衝部１１の構成
過電圧緩衝部１１は、前段入力として配置されたコモンモードチョークコイルＣＨ１を備え、その第１のコイルＬ１は入力交流電源の一方の相である第１線路に挿入され、第２のコイルＬ２は入力交流電源の他方の相である第２線路に挿入されている。第１のコイルＬ１と第２のコイルＬ２とは磁気結合している。図１では、第１コイルＬ１の入力端子および出力端子をそれぞれ符号ａ、ｂで示し、第２コイルＬ２の入力端子および出力端子をそれぞれ符号ｃ、ｄで示している。さらに、コモンモードチョークコイルＣＨ１の第１のコイルＬ１と直列接続され第１線路に挿入されたノーマルモードチョークコイルＣＨ２を備えている。ノーマルモードチョークコイルＣＨ２は、後述するようにコモンモードチョークコイルＣＨ１の磁気飽和を防止する観点からは、第１線路ではなく第２線路に挿入し、第２のコイルＬ２に直列接続してもよい。軽微なノイズ除去用ノーマルモードチョークコイルＣＨ３は過電圧抑止の観点からは省略可であるが、挿入されることが好適である。この場合過電圧により、この回路の接地ライン電圧が上昇しないように第２線路に挿入することが重要であり、このときノーマルモードチョークコイルＣＨ２は第１線路に挿入される。このようにノーマルモードチョークコイルＣＨ２とＣＨ３とは互いに異なる線路に挿入し、ＣＨ３のインダクタンスはＣＨ２のそれに比べて十分小さくする。このＣＨ３については、後述する図６、図８、図９についても同様である。なお、ノーマルモードチョークコイルＣＨ２は、コモンモードチョークコイルＣＨ１の出力側または入力側のいずれに設けてもよい。
【００３０】
（１−３）過電圧緩衝部１１の動作
図２〜図４は、コモンモードチョークコイルＣＨ１とノーマルモードチョークコイルＣＨ２の動作を説明するための模式的な図である。端子１および端子２に印加される電圧は、２種類のモードに分類される。１つは、図２に示すように、端子１と端子２に異なる電位が印加されこれらの間に電位差すなわちノーマルモード電圧ΔＶｎ（端子１が端子２に対して高電位の場合と低電位の場合とがあり得る）が入力される場合である。通常時の入力交流電源の電圧もノーマルモードである。もう１つは、図３に示すように端子１と端子２に同極性の同電位すなわちコモンモード電圧＋Ｖｃ（−Ｖｃの場合もあり得る）がそれぞれ印加される場合である。
【００３１】
落雷による過電圧の場合、これら２つの電圧モードが同時に端子１および端子２に印加されることが想定される。例えば、大地の電位に対して端子１に４ｋＶ、端子２に３ｋＶが印加されたときは、ノーマルモード電圧ΔＶｎは１ｋＶ、コモンモード電圧＋Ｖｃは３ｋＶとみなすことができる。
【００３２】
図２を参照して、端子１と端子２間にノーマルモード電圧ΔＶｎが印加された場合のコモンモードチョークコイルＣＨ１の動作を説明する。この動作は、通常時電圧および過電圧のいずれにも共通である。
先ず、電流の観点から説明すると、図２（ａ）に示すように、第１のコイルＬ１の端子ａと、第２のコイルＬ２の端子ｃにノーマルモード電圧ΔＶｎが印加された場合、第１のコイルＬ１を端子ａから端子ｂへ流れる電流の磁束と、第２のコイルＬ２を端子ｄから端子ｃへ流れる電流の磁束とが逆方向であるので打ち消し合い、リアクタンスを生じない。この結果、コモンモードチョークコイルＣＨ１は、導線のみの抵抗と同等となり、ノーマルモード電流ｉｎはそのままコモンモードチョークコイルＣＨ１を通過し、負荷を流れる。
【００３３】
また、電圧の観点から説明すると、図２（ａ）（ｂ）に示すように、ノーマルモード電圧ΔＶｎが印加される場合は、端子ａがプラスのとき端子ｂにマイナスが発生し、コイルＬ１との相互誘導作用によりコイルＬ２には端子ｃがプラス、端子ｄがマイナスの極性の電圧が発生する一方、コイルＬ１を通り負荷を通ってコイルＬ２に印加される電圧は、端子ｄがプラス、端子ｃがマイナスとなる極性のため、コイルＬ２には逆極性同電圧が印加されることとなり、結果的に電圧は相殺され発生しない。これは、コイルＬ１とコイルＬ２の相互関係であるから、コイルＬ１にも同様の現象が発生し、コイルＬ１にも電圧は発生しない。よって、端子ａｂ間にも端子ｃｄ間にも電圧は発生しない。この結果、ノーマルモード電圧ΔＶｎはそのまま（電圧降下なしで）コモンモードチョークコイルＣＨ１を通過し、負荷に印加される。
【００３４】
次に、図３を参照して、端子１と端子２にコモンモード電圧＋Ｖｃが印加された場合のコモンモードチョークコイルＣＨ１の動作を説明する。
先ず、電流の観点から説明すると、図３（ａ）に示すように、第１のコイルＬ１の端子ａと、第２のコイルＬ２の端子ｃにコモンモード電圧＋Ｖｃが印加された場合、第１のコイルＬ１を端子ａから端子ｂへ流れる電流の磁束と、第２のコイルＬ２を端子ｃから端子ｄへ流れる電流の磁束とが同方向であり磁束をよく通すため、リアクタンスを生じる。これによりコモンモード電圧＋Ｖｃは抑制され、負荷に伝達され難くなる。この結果、コモンモード電圧＋Ｖｃによる電流ｉｃも抑制される。
【００３５】
また、電圧の観点から説明すると、図３（ａ）（ｂ）に示すように、コモンモード電圧＋Ｖｃが印加される場合は、端子ａと端子ｃが同極性の同電位となる。端子ａがプラスのとき端子ｂにマイナスが発生し、コイルＬ１との相互誘導作用によりコイルＬ２には端子ｃがプラス、端子ｄがマイナスの極性の電圧が発生する一方、この端子ｃに発生しているプラス電位に対して同極性同電位のプラス電位が端子ａと同様に外部から印加されるため、純粋な理論では、この両者電圧が向き合うため電圧が相殺されコイルＬ２には電流が流れることができない。これは、コイルＬ１とコイルＬ２の相互関係であるから、コイルＬ１にも同様の現象が発生し、コイルＬ１にも電流は流れることができない。また、端子ｂと端子ｄも同電位となる。この結果、コモンモード電圧＋Ｖｃは負荷に伝達され難くなる。
【００３６】
さらに、図４を参照して、本発明の電圧緩衝部１１におけるコモンモードチョークコイルＣＨ１とノーマルモードチョークコイルＣＨ２の動作を説明する。一般に、コモンモードチョークコイルＣＨ１にノーマルモード電圧ΔＶｎが印加され、ノーマルモード電圧ΔＶｎによる電流ｉｎが流れているときは、漏れ磁束が発生しやすい。特に、相互誘導結合係数が１未満であるとき、発生しやすい。これは、ノーマルモード電流ｉｎにより第１のコイルＬ１と第２のコイルＬ２にそれぞれ生じる磁束φが逆方向であるため、非常に磁束が通り難く、漏れ磁束φＬが発生しやすい条件となるためである。この漏れ磁束φＬによりコア内に磁束が生じ、磁気飽和を起こしやすい。なお、入力交流電源による通常時のノーマルモード電圧ΔＶｎによる負荷電流供給ついては、磁気飽和に至ることがないよう設計するが、落雷等によりノーマルモード過電圧が印加されそれによるノーマルモード過電流が流れるときは、容易に磁気飽和を起こす。
【００３７】
仮に磁気飽和が起きた場合には、コモンモード電圧＋Ｖｃに対し、コモンモードチョークコイルＣＨ１のリアクタンスはほとんど無くなる。すなわちコモンモード電圧＋Ｖｃに対して導線としての抵抗のみに近い状態となる。このような状態において、コモンモード過電圧が印加された場合、コモンモード過電圧はコモンモードチョークコイルＣＨ１を通過して外部の負荷に印加される。このように、コモンモードチョークコイルＣＨ１のコアの磁気飽和により、コモンモード過電圧の阻止機能が著しく損なわれることとなる。
【００３８】
そこで、本発明の電圧緩衝部１１では、第１のコイルＬ１と直列に第１線路にノーマルモードチョークコイルＣＨ２を挿入することにより、ノーマルモード過電流ｉｎを抑止している。これにより、ノーマルモード過電流がコモンモードチョークコイルＣＨ１を流れることが抑止され、コアの磁気飽和を回避できる。その結果、コモンモード過電圧阻止機能の消失を防止でき、外部の負荷をコモンモード過電圧から保護することができる。通常の商用系統では周波数が低いので、ノーマルモードチョークコイルＣＨ２を通過し、雷のようなパルス状電圧は高周波であるため、ノーマルモードチョークコイルＣＨ２のリアクタンスが非常に大となり、このコイルを通過し難く、このような効果を発揮できる。
【００３９】
（１−４）過電圧抑制部１２の構成
再び図１を参照し、過電圧抑制部１２の構成を説明する。前述の過電圧緩衝部１１によりコモンモード過電圧およびノーマルモード過電圧を抑止する。このとき、コモンモードチョークコイルＣＨ１は磁気飽和していない。過電圧抑制部１２は、なおかつ残留して通過する場合のノーマルモード過電圧を抑制するために設けられる。
過電圧抑制部１２では、ダイオードＤ１〜Ｄ４から構成されるダイオードブリッジを備えている。ダイオードブリッジの第１のアノード・カソード接続端である点Ａは抵抗素子Ｒ３を介して第１線路上に接続され、第２のアノード・カソード接続端である点Ｂは第２線路上に接続される。従って、点Ａと点Ｂ間に、入力交流電源の電圧が印加されることとなる。点Ａと第１線路との間に挿入された抵抗素子Ｒ３は電流制限用であり、過電圧抑制部１２における第１線路と第２線路間の電流路上の適宜の箇所に挿入すればよい。
【００４０】
さらに、ダイオードブリッジのカソード・カソード接続端である点Ｃとアノード・アノード接続端である点Ｄ間の線路にツェナーダイオードＺｎ１が挿入されている。ツェナーダイオードＺｎ１のアノードは、ＦＥＴＱ１のゲート接続ブリーダ抵抗である抵抗素子Ｒ１を介して点Ｄに接続され、カソードは点Ｃに接続されている。
【００４１】
またさらに、カソード・カソード接続端である点Ｃとアノード・アノード接続端である点Ｄ間には、スイッチング素子であるｎチャネル型ＦＥＴ(Field Effect Transistor)Ｑ１が挿入され、点Ｃにドレインが点Ｄにソースが接続され、制御端であるゲートは、ツェナーダイオードＺｎ１のアノードと抵抗素子Ｒ１との接続点に接続されている。従って、ＦＥＴＱ１は、ツェナーダイオードＺｎ１のツェナー電圧を超えたときオンし、ツェナー電圧未満のときオフし、オフのとき抵抗素子Ｒ１によりゲート容量に蓄積された電荷を放電する。
【００４２】
スイッチング素子は、オフ時にはいずれの方向にも電流が流れず、オン時には点Ｃから点Ｄの方向へ電流が流れることができる電流路をもつものであればよい。ｐチャネル型ＦＥＴでもよく、バイポーラトランジスタでもよい。
【００４３】
またさらに、カソード・カソード接続端である点Ｃとアノード・アノード接続端である点Ｄ間には、容量素子であるコンデンサＣ１と抵抗素子Ｒ２が互いに並列に接続されている。ダイオードブリッジの整流動作により点Ｃが高電位、点Ｄが低電位となるのでコンデンサＣ１を電解コンデンサとする場合は、その正極端を点Ｃに接続する。
【００４４】
（１−５）過電圧抑制部１２の動作
図１における過電圧抑制部１２の動作は、以下の通りである。
第１線路が第２線路に対して高電位となるような過電圧が印加された場合、ダイオードブリッジにおいて点Ａが高電位、点Ｂが低電位となる。このような点Ａと点Ｂ間の過電圧に対してはダイオードＤ１およびダイオードＤ２が順方向となる。ツェナーダイオードＺｎ１には点Ａと点Ｂ間の電圧の整流電圧が印加されるが、整流電圧がツェナー電圧（例えば２００Ｖ）以下のときはツェナーダイオードＺｎ１は導通しない。整流電圧がツェナー電圧を超えるとツェナーダイオードＺｎ１が導通し電流が流れる。
【００４５】
ツェナーダイオードＺｎ１が導通するとＦＥＴＱ１のゲートを順バイアスし、ＦＥＴＱ１がオンとなる。これにより、点Ａ→ダイオードＤ１→ＦＥＴＱ１→ダイオードＤ２→点Ｂの経路で電流が流れる。この電流が流れることにより点Ａと点Ｂ間の過電圧はツェナー電圧に抑制される。これは負帰還動作である。
【００４６】
第１線路が第２線路に対して低電位となるような過電圧が印加された場合は、上記と電流方向が逆となるが同様の動作となる。ダイオードブリッジにおいて点Ａが低電位、点Ｂが高電位となり、ダイオードＤ３およびダイオードＤ４が順方向となる。上記と同様に、過電圧がツェナー電圧を超えたとき、ツェナーダイオードＺｎ１が導通されることによりＦＥＴＱ１が順バイアスされオンし、電流が流れる。この場合は、点Ｂ→ダイオード３→ＦＥＴＱ１→ダイオードＤ４→点Ａの経路で電流が流れる。この電流が流れることにより点Ａと点Ｂの過電圧はツェナー電圧に抑制される。これは負帰還動作である。
【００４７】
このように、過電圧がツェナー電圧を超えると、ダイオードブリッジの第１のアノード・カソード接続端と第２のアノード・カソード接続端間にスイッチング素子を経て電流が流れることにより過電圧がツェナー電圧に抑制される。
【００４８】
次に、点Ｃと点Ｄ間に接続されたコンデンサＣ１は、通常時（過電圧のない状態）には入力交流電源により所定の電圧値（入力交流電源が１００Ｖ商用電源の場合は１４１Ｖ）に充電されている。点Ａと点Ｂ間に過電圧が印加され、この過電圧の整流電圧がコンデンサＣ１の充電電圧を超えると、コンデンサＣ１に電流が流れ、これにより過電圧が抑制される。電流は、過電圧の極性に応じて点Ａから点Ｂへあるいは点Ｂから点Ａに流れるが、いずれの極性であっても点Ｃと点Ｄ間では点Ｃから点Ｄへ流れる。
【００４９】
コンデンサＣ１には、両端間電圧の上昇により充電電流が流れる一方、抵抗素子Ｒ２を介して放電もされる。これにより、上昇した両端間電圧が低下する。このコンデンサＣ１は、点Ａと点Ｂ間電圧が通常時の電圧を超えてから、ツェナー電圧に到達するまでの過電圧に対応するために設けられている。
【００５０】
（１−６）過電圧短絡部１３の構成および動作
図１の過電圧短絡部１３は、汎用的な回路である。トライアックＴｒｉと一対のツェナーダイオードＺｎ２、Ｚｎ３とは、本発明による過電圧抑制部１２でも対応できなかった場合に、その過電圧を短絡させることにより作動する。例えば、過電圧抑制部１２のＦＥＴＱ１が破壊されたような場合である。いずれの極性の過電圧においてもツェナーダイオードＺｎ２、Ｚｎ３のツェナー電圧を超えた場合、トライアックが導通し過電流が流れ、入力側に挿入されたヒューズＦｕが溶断される。また、出力側の第１線路と第２線路間に接続されたコンデンサＣ２も過電圧から負荷を保護する。
【００５１】
（１−７）接地電位イコライザー部１４の構成および動作
接地電位イコライザー部１４は、線路Ｎの接地点を切り替え可能な選択スイッチＳＷを設けている。選択される接地点としては、過電圧保護回路１Ａの入力側に接続された分電盤のグランドＦＧ１、過電圧保護回路１Ａの格納ケースのグランドＦＧ３、または過電圧保護回路１Ａの出力側に接続された通信系回路のグランドＦＧ２がある。これらの接地点は、過電圧保護回路１Ａが設置される建物状況等に応じて適宜選択される。
【００５２】
接地電位イコライザー部１４のバリスタＶｒｓは、負荷側の電位が上昇したとき瞬間的に短絡して接地電位を保持する。容量素子であるコンデンサＣ３はノイズ対策用である。
【００５３】
（１−８）試験結果
図５は、図１の本発明の過電圧保護回路１Ａの試験結果を示している。図５（Ａ）は、従来の汎用的な過電圧保護回路を用いた結果データの波形図であり、図５（Ｂ）は本発明の過電圧保護回路１Ａを用いた結果データの波形図である。図５（Ｃ）は試験回路の構成を概略的に示している。
【００５４】
図５（Ｃ）に示すように、過電圧保護試験回路の端子１と端子２の入力端子間に２ｋＶの電圧を印加し、端子３と端子４の出力端子間の線間電圧Ｖ２と、対地間電圧Ｖ３と、端子１と端子３間の線路である第１線路を流れるライン電流とを計測している。
【００５５】
図５（Ａ）（Ｂ）に示すように、線間電圧Ｖ２は、従来回路では尖塔値が１２００Ｖであるのに対し、本発明の過電圧保護回路１Ａでは、過電圧抑制部１２のツェナーダイオードＺｎ１のツェナー電圧である２００Ｖに抑止されている。
対地間電圧Ｖ３は、従来回路では尖塔値が約８６０Ｖに対し、本発明の過電圧保護回路１Ａでは８０Ｖ程度である。これは、ノーマルモードチョークコイルＣＨ２による抑止効果である。
ライン電流は、従来回路では、尖塔値が５００Ａであるのに対し、本発明の過電圧保護回路１Ａでは５０Ａである。これも、ノーマルモードチョークコイルＣＨ２による抑止効果である。
【００５６】
（２）過電圧保護回路の第２の実施形態
（２−１）概要
図６は、本発明による過電圧保護回路の第２の実施形態を含む一実施例の回路図である。入力交流電源（例えば、１００Ｖ商用電源）からの交流電圧は、端子１と端子２間（第１線路第２線路間の入力側）に印加され、端子３と端子４から外部の負荷へ出力される。
図６の過電圧保護回路１Ｂは、入力側から順に、過電圧緩衝部１１Ａおよび過電圧／ノイズ抑制部１５の各回路を設けている。その他の部分は、図１の第１の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
【００５７】
（２−２）過電圧緩衝部１１Ａの構成および動作
図６の過電圧緩衝部１１Ａは、図１の過電圧緩衝部１１とほぼ同様である。過電圧緩衝部１１Ａは、その出力側に容量素子であるコンデンサＣnf1を並列接続している点が相違する。このコンデンサＣnf1は、後述する過電圧／ノイズ抑制部１５の構成要素を兼ねているが、過電圧緩衝部１１Ａの構成要素としての機能は、ノーマルモードノイズの吸収である。その他のコモンモードチョークコイルＣＨ１およびノーマルモードチョークコイルＣＨ２の構成および動作は、図１の過電圧緩衝部１１と同じである。
【００５８】
（２−４）過電圧／ノイズ抑制部１５の構成
図６の過電圧／ノイズ抑制部１５は、入力側から印加される過電圧から負荷を保護する機能と、端子１と端子２から入力される過電圧または負荷側に発生するノイズを抑制する機能の２つの機能を備えている。
【００５９】
第１整流素子であるダイオードＤｈはアノード（正極端）が第１線路上の点Ｅに接続され、カソード（負極端）が第１容量素子であるコンデンサＣＬの他端に接続されている。コンデンサＣＬの一端は第２線路上の点Ｆに接続されている。コンデンサＣＬが電解コンデンサの場合、その正極端をダイオードＤｈのカソードに接続する。
【００６０】
第２整流素子であるダイオードＤＬはカソードが第１線路上の点Ｅに接続され、アノードが第２容量素子であるコンデンサＣｈの他端に接続されている。コンデンサＣｈの一端は第２線路上の点Ｆに接続されている。コンデンサＣｈが電解コンデンサの場合、その正極端を点Ｆに接続する。
【００６１】
第１スイッチング素子であるnpn型バイポーラトランジスタＱＬは、そのコレクタがダイオードＤｈとコンデンサＣＬとの接続点である点Ｇに接続され、そのエミッタが第１線路上の点Ｅに接続されている。第２スイッチング素子であるpnp型バイポーラトランジスタＱｈは、そのエミッタが第１線路上の点Ｅに接続され、そのコレクタがダイオードＤＬとコンデンサＣｈとの接続点である点Ｈに接続されている。
【００６２】
第１線路上においてノーマルモードチョークコイルＣＨ２の出力端と点Ｅとの間には誘導素子であるコイルＬnfが挿入接続され、コイルＬnfの入力端と第２線路上の点Ｆの間には、前述のコンデンサＣnf1が接続されている。
【００６３】
バイポーラトランジスタＱＬとバイポーラトランジスタＱｈの制御端であるベースは共通接続され、コイルＬnfの入力端とコンデンサＣnf1との接続点に接続されている。
【００６４】
コイルＬnfとコンデンサＣnf1とは、第１線路と第１線路間に発生する負荷側に発明する高周波ノイズを除去し、バイポーラトランジスタＱＬとバイポーラトランジスタＱｈのベースに伝達されにくくするハイカットフィルタを構成している。したがって、バイポーラトランジスタＱＬとバイポーラトランジスタＱｈのベースには、ノイズ成分のない入力交流電源の電圧が印加されている。
【００６５】
（２−４）過電圧／ノイズ抑制部１５の動作
＜通常時の状態＞
先ず、通常時（過電圧およびノイズのない状態）においては、入力交流電源からの電圧が外部の負荷へ供給されている。コンデンサＣＬおよびコンデンサＣｈは、入力交流電源により所定の電圧値にそれぞれ充電されている。この充電は、それぞれダイオードＤｈおよびダイオードＤＬを介して行われる。
【００６６】
充電された通常時のコンデンサＣＬの他端である点Ｇの電位は、第１線路に印加される入力交流電源の電圧の正の尖塔値電位と同電位（１００Ｖ商用電源の場合は１４１Ｖ）となる。通常時の第１線路の電位は点Ｇの電位以下であるから、ダイオードＤｈは逆方向となり導通しない。
【００６７】
また、充電された通常時のコンデンサＣｈの他端である点Ｈの電位は、第１線路に印加される入力交流電源の電圧の負の尖塔値電位と同電位（１００Ｖ商用電源の場合は−１４１Ｖ）となる。通常時の第１線路の電位は点Ｈの電位以上であるから、ダイオードＤＬは逆方向となり導通しない。
【００６８】
通常時におけるバイポーラトランジスタＱＬは、エミッタ電位が第１線路の入力電位をローパスフィルタ（コイルＬnfとコンデンサＣnf1で構成）に通した電位であり、ベース電位が第１線路の電位であるから、エミッタ電位とベース電位は同電位でありオフ状態である。
【００６９】
同様に、バイポーラトランジスタＱｈも、エミッタ電位が第１線路の入力電位をローパスフィルタ（コイルＬnfとコンデンサＣnf1で構成）に通した電位であり、ベース電位が第１線路の電位であるから、エミッタ電位とベース電位は同電位でありオフ状態である。
【００７０】
＜過電圧保護動作＞
上記のような通常時の状態において過電圧が印加された場合の動作は、次の通りである。
第１線路の電位（点Ｅの電位）がコンデンサＣＬの他端の電位（点Ｇの電位）より高くなるような正の過電圧が印加されたときは、ダイオードＤｈが順方向となる（ダイオードＤＬは逆方向である）。この結果、ダイオードＤｈを通して電流が流れることにより、コンデンサＣＬが過電圧を吸収し、過電圧がパルス状の時間の短い過電圧である場合、この過電圧をコンデンサＣＬの通常時の充電電圧値に抑制する。
【００７１】
一方、第１線路の電位（点Ｅの電位）がコンデンサＣｈの他端の電位（点Ｈの電位）より低くなるような負の過電圧が印加されたときは、ダイオードＤＬが順方向となる（ダイオードＤｈは逆方向である）。この結果、ダイオードＤＬを通して電流が流れることにより、コンデンサＣｈが過電圧を吸収し、過電圧がパルス状の時間の短い過電圧である場合、この過電圧をコンデンサＣｈの通常時の充電電圧値に抑制する。
【００７２】
＜ノイズ抑制動作＞
上記のような通常時の状態において第１線路と第２線路間の負荷側にノイズが発生した場合の動作は、次の通りである。
第２線路の電位（点Ｆの電位）に対する第１線路の電位（点Ｅの電位）が通常時より低下する方向のノイズ電圧が発生したとき、バイポーラトランジスタＱＬのエミッタ電位がノイズ電圧の大きさだけ低下する。一方、そのベースには、入力交流電源の電圧がそのまま印加されるため相対的にベース電位が上昇することとなる。よって、バイポーラトランジスタＱＬは順バイアスされオンする（バイポーラトランジスタＱｈは逆バイアスである）。このとき、第１線路の電位は、コンデンサＣＬの他端の電位（点Ｇの電位）より低電位であるからコンデンサＣＬの電荷が放電され第１線路の電位を補償する。これは、第１および第２線路間にコンデンサＣＬが並列接続された状態であるから、コンデンサＣＬの両端電圧は入力交流電源の電圧に追随する形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形する。
【００７３】
一方、第２線路の電位（点Ｆの電位）に対する第１線路の電位（点Ｅの電位）が通常時より上昇する方向のノイズ電圧が発生したときは、バイポーラトランジスタＱｈのエミッタ電位がノイズ電圧の大きさだけ上昇する。一方、そのベースには、入力交流電源の電圧がそのまま印加されるため相対的にベース電位が低下することとなる。よって、バイポーラトランジスタＱｈは順バイアスされオンする（バイポーラトランジスタＱＬは逆バイアスである）。このとき、第１線路の電位は、コンデンサＣｈの他端の電位（点Ｈの電位）より高電位（たとえば、コンデンサＣｈの他端が−１４１Ｖで、第１線路電位が波高値−１００Ｖのような場合）であるからコンデンサＣｈの電荷が放電され第１線路の電位を補償する。これは、第１および第２線路間にコンデンサＣｈが並列接続された状態であるから、コンデンサＣｈの両端電圧は入力交流電源の電圧に追随する形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形する。
【００７４】
（２−５）試験結果
図７は、図６に示した過電圧／ノイズ抑制部１５におけるノイズ抑制動作の試験結果を示すデータ波形図である。試験は、一例として負荷側に掃除機のような、負荷電流導通角制御を行う（モータ回転速度制御のトライアック）機器を接続して第１線路上にノイズを発生させた状態で行った。このようなノイズが発生すると、この回路の端子３と端子４間に接続されている他の負荷へ悪影響を及ぼすおそれがある。
【００７５】
図７（Ａ）は、図６の過電圧／ノイズ抑制部１５を動作させない状態で計測した出力波形である。例えば、ローパスフィルタの出力電位をバイポーラトランジスタＱＬおよびＱｈのベースに印加せず、両トランジスタをオンさせない状態で計測する。この出力波形は、第１線路の電位変化を示している。
【００７６】
入力交流電源の電圧が正のときにノイズ電圧ｎ１を発生させ、負のときにノイズ電圧ｎ２を発生させている。ノイズ電圧ｎ１およびｎ２の波形は、入力交流電源の電圧に対して正側にも負側にも振動している。過電圧／ノイズ抑制部１５を動作させない場合、ノイズ電圧ｎ１およびｎ２が入力交流電源の電圧に重畳され、抑制されない。
【００７７】
図７（Ｂ）は、図６の過電圧／ノイズ抑制部１５を動作させた状態で計測した出力波形である。ノイズ電圧ｎ１およびｎ２が除去され、入力交流電源の電圧波形のみが計測された。これは、バイポーラトランジスタＱＬ、Ｑｈがオンとなることにより、第１および第２線路間にコンデンサＣＬ、Ｃｈがそれぞれ並列接続された状態となるため、コンデンサＣＬ、Ｃｈの両端電圧が入力交流電源の電圧に追随する（通常の商用系統は出力インピーダンスが十分低いため）形態でノイズ成分を除去し元々の入力交流電源電圧の波形に整形することができるからである。
【００７８】
図７（Ａ）のノイズ波形は、掃除機のように負荷電流導通角制御を行うと負荷への電流の供給がオン・オフのパルス状に行われるため、オンされた途端、電流路間の電圧が瞬間的に低下し、その後共振により振動が残ることにより現れる。同図の入力交流電源の正および負の両サイクルにおいて、ノイズ発生による線路間電圧の低下が見られる。これは、トランジスタＱＬ、Ｑｈにとっては、第２線路電位からみて第１線路電位の低下、上昇と見られる。特に負の半サイクルにおいて、線路間電圧の低下は、第２線路からみると第１線路の電位が上昇したこととなり、トランジスタＱｈがまず最初に働く。
図７（Ｂ）では、バイポーラトランジスタＱＬおよびＱｈをそれぞれ流れる電流も同時に計測している。ここで、図７（Ａ）のノイズ波形を観ると、入力交流電源の電圧が正のときに発生したノイズ電圧ｎ１は、最初に負側へ振れており（第１線路の電位が第２線路の電位に対して低下）、次に正側へ振れている（第１線路の電位が第２線路の電位に対して上昇）。このグラフでは０Ｖのラインを第２線路の電位とみなせばよい。これに対応して、図７（Ｂ）に示すように、先ずバイポーラトランジスタＱＬがオンして電流が流れ、次にバイポーラトランジスタＱｈがオンして電流が流れることが確認された。
【００７９】
また、入力交流電源の電圧が負のときに発生したノイズ電圧ｎ２は、最初に正側へ振れており（第１線路の電位が第２線路の電位に対して上昇）、次に負側へ振れている（第１線路の電位が第２線路の電位に対して低下）。これに対応して、先ずバイポーラトランジスタＱｈがオンして電流が流れ、次にバイポーラトランジスタＱＬがオンして電流が流れることが確認された。
【００８０】
（３）過電圧保護回路の第３の実施形態
（３−１）概要
図８は、本発明による過電圧保護回路の第３の実施形態を含む一実施例の回路図である。入力交流電源（例えば、１００Ｖ商用電源）からの交流電圧は、端子１と端子２間に印加され、端子３と端子４から外部の負荷へ出力される。
図８の過電圧保護回路１Ｃは、入力側から順に、過電圧緩衝部１１Ａおよび過電圧／ノイズ抑制部１６の各回路を設けている。その他の部分は、図１の第１の第１の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
【００８１】
図８の過電圧緩衝部１１Ａは、図６の過電圧緩衝部１１Ａと同構成である。図６の過電圧緩衝部１１Ａと相違する点は、コンデンサＣnf1が後述する過電圧／ノイズ抑制部１６により兼用されておらず、専らこの過電圧緩衝部１１Ａの構成要素として機能し、ノーマルモードノイズの吸収を行うことである。その他のコモンモードチョークコイルＣＨ１およびノーマルモードチョークコイルＣＨ２の構成および動作は、図１の過電圧緩衝部１１と同じである。
【００８２】
（３−２）過電圧／ノイズ抑制部１６の構成および動作
図８の過電圧／ノイズ抑制部１６の構成は、図６の過電圧／ノイズ抑制部１５とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
【００８３】
図８の過電圧／ノイズ抑制部１６では、第１線路上の点ＥとバイポーラトランジスタＱＬおよびＱｈのベースとの間に抵抗素子Ｒnfが接続されている。さらに、第３容量素子であるコンデンサＣnf2が、抵抗素子Ｒnfと各ベースとの接続点と第２線路間に接続されている。
【００８４】
抵抗素子ＲnfとコンデンサＣnf2とは、第１線路と第２線路間に発生するノイズを除去するためのローパスフィルタを構成しており、第１線路の電位がこのローパスフィルタに入力され、その出力電位がバイポーラトランジスタＱＬおよびＱｈのベースにバイアス電位として印加される。ローパスフィルタの遮断周波数は、入力交流電源は通過させ、想定されるノイズは除去するように設定される。
【００８５】
図８の過電圧／ノイズ抑制部１６の動作は、図６の過電圧／ノイズ抑制部１５の動作と同じである。ただし、図８の回路のローパスフィルタは、第１線路と第２線路間の負荷側のみでなく入力側に発生するノイズに対しても動作する。
【００８６】
（４）過電圧保護回路の第４の実施形態
（４−１）概要
図９は、本発明による過電圧保護回路の第４の実施形態を含む一実施例の回路図である。入力交流電源（例えば、１００Ｖ商用電源）からの交流電圧は、端子１と端子２間に印加され、端子３と端子４から外部の負荷へ出力される。
図９の過電圧保護回路１Ｄは、入力側から順に、過電圧緩衝部１１Ａおよび過電圧／ノイズ抑制部１７の各回路を設けている。その他の部分は、図１の第１の第１の実施形態と類似の構成または汎用的な構成であり、本発明の主要部ではない。
【００８７】
図９の過電圧緩衝部１１Ａは、図８の過電圧緩衝部１１Ａと同構成である。コンデンサＣnf1は、ノーマルモードノイズの吸収を行う。その他のコモンモードチョークコイルＣＨ１およびノーマルモードチョークコイルＣＨ２の構成および動作は、図１の過電圧緩衝部１１と同じである。
【００８８】
（４−２）過電圧／ノイズ抑制部１７の構成および動作
図９の過電圧／ノイズ抑制部１７の構成は、図８の過電圧／ノイズ抑制部１５とほぼ同じ構成である。相違する点は、ローパスフィルタの構成である。
【００８９】
図９の過電圧／ノイズ抑制部１７では、第１線路上の点ＥとバイポーラトランジスタＱＬおよびＱｈのベースとの間に直列逆接続された定電流素子である定電流ダイオードＣＲＤ１およびＣＲＤ２が接続されている。定電流ダイオードＣＲＤ１とＣＲＤ２の直列逆接続は、カソード同士でもアノード同士でもよい。定電流ダイオードＣＲＤ１とＣＲＤ２を直列逆接続しているのは、交流に対応するためである。さらに、第３容量素子であるコンデンサＣnf2が、定電流ダイオードＣＲＤ２と各ベースとの接続点と第２線路間に接続されている。
【００９０】
なお、定電流ダイオードＣＲＤ１およびＣＲＤ２の保護のために、ツェナーダイオードＺｎ４およびＺｎ５が直列逆接続されて定電流ダイオードの両端に接続されている。
【００９１】
定電流ダイオードＣＲＤ１およびＣＲＤ２とコンデンサＣnf2とは、第１線路と第２線路間に発生するノイズを除去するためのローパスフィルタを構成しており、第１線路の電位がこのローパスフィルタに入力され、その出力電位がバイポーラトランジスタＱＬおよびＱｈのベースにバイアス電位として印加される。ローパスフィルタの遮断周波数は、入力交流電源は通過させ、想定されるノイズは除去するように設定される。
【００９２】
図９の過電圧／ノイズ抑制部１７の動作は、図６の過電圧／ノイズ抑制部１５の動作と同じである。ただし、図９の回路のローパスフィルタは、第１線路と第２線路間の負荷側のみでなく入力側に発生するノイズに対しても動作する。
【００９３】
また、図９の過電圧／ノイズ抑制部１７の定電流ダイオードと容量素子を用いたローパスフィルタは、ノイズ電圧が大きくなっても定電流ダイオードにより容量素子を通る電流が制限されるため、電圧の上昇が抑制される。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カット対象とするところの高周波ノイズだからである。この定電流ダイオードを用いたローパスフィルタについては、次項において詳細に説明する。
【００９４】
（５）定電流ダイオードを用いたローパスフィルタ
図９の過電圧／ノイズ抑制部１７における定電流ダイオードと容量素子を用いたローパスフィルタ（以下、「定電流ダイオードフィルタ」と称する）は、独立したローパスフィルタとしても有用である。すなわち、それぞれの一端が直列逆接続された定電流ダイオード（少なくとも２つで構成）の両側の他端のうち、第１の他端が第１の入力端を構成し、第２の他端と容量素子の一端との接続点が第１の出力端を構成し、その容量素子の他端が第２の入力端および第２の出力端を構成する。
【００９５】
一例として図９の回路を参照すると、このローパスフィルタの第１の入力端は定電流ダイオードＣＲＤ１のアノードであり、第１の出力端は定電流ダイオードＣＲＤ２のアノードとコンデンサＣnf2との接続点であり、第２の入力端および第２の出力端はコンデンサＣnf2と第２線路との接続点である。
【００９６】
定電流ダイオードのそれぞれの一端を直列逆接続することにより、交流に対応できる。各定電流ダイオードは、それぞれが順方向となる向きの電流に対してその電流を一定の電流値に抑制する動作を行うこととなる。これにより、例えば図９の回路例では、第２線路に対する第１線路の電位が低下または上昇するいずれの方向のノイズも除去することができる。
【００９７】
さらに、定電流ダイオードフィルタは、抵抗素子と容量素子によるローパスフィルタ（以下、「ＲＣフィルタ」と称する）に比べて、ノイズ電圧の抑制効果が大きいという特徴がある。これは、定電流ダイオードと組み合わせた容量素子の端子電圧は、ノイズ電圧が大きくなっても定電流ダイオードにより容量素子を通る電流が制限されるため、容量素子の端子間電圧の上昇が抑制されるためである。したがって、抵抗素子と組み合わせた場合より、ノイズカット効果の大きいローパスフィルタを構成できる。容量素子を通る電流は取りも直さず、カット対象である高周波ノイズだからである。
【００９８】
一方、ＲＣフィルタでは、定電流ダイオードフィルタとカットオフ周波数特性は同様であってもノイズ電圧の上昇が直接容量素子の端子間電圧の上昇に繋がるため、ノイズ減衰効果は定電流ダイオードフィルタに劣る。すなわち、定電流ダイオードフィルタは、定電流ダイオードの定電流特性による電流制限効果が現れたとき以降ノイズ電圧が上昇しても、このフィルタから出力されるノイズ電圧は上昇を制限される。
【００９９】
図１０（Ａ）は、本発明による定電流ダイオードフィルタに入力する電圧を１〜２０Ｖ（印加電圧波数１kHz）まで変化させた場合の出力電圧の波形データを示すグラフである。図１０（Ｂ）は、ＲＣフィルタにおける同様の波形データである。
【０１００】
図１０（Ａ）に示すように、定電流ダイオードフィルタでは、入力電圧を上昇させていくと、定電流ダイオードの規定の電流値に到達するまでは、電流が増加していくため出力電圧が増加していくが、一定の電流値に達するとそれ以上電流は増加せず、よって出力電圧の増加も抑制される。
【０１０１】
これに対し、図１０（Ｂ）に示すように、ＲＣフィルタでは、入力電圧を上昇させていくと、電流も比例して増加していくため、出力電圧も同様に増加していく。
【０１０２】
なお、定電流ダイオードフィルタの特性により、出力波形に歪みが現れるとしても、図９の回路例のようにノイズの除去に用いる場合には、そもそも入力波形がノイズであるため波形歪みは全く問題にならず、非常に良好な遮断特性をもつローパスフィルタとして利用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明による過電圧保護回路の第１の実施形態を含む一実施例の回路図である。
【図２】コモンモードチョークコイルＣＨ１のノーマルモード成分に対する動作を説明するための模式的な図である。
【図３】コモンモードチョークコイルＣＨ１のコモンモード成分に対する動作を説明するための模式的な図である。
【図４】コモンモードチョークコイルＣＨ１とノーマルモードチョークコイルＣＨ２の動作を説明するための模式的な図である。
【図５】（Ａ）は、従来の汎用的な過電圧保護回路を用いた結果データの波形図であり、（Ｂ）は本発明の過電圧保護回路１Ａを用いた結果データの波形図であり、（Ｃ）は試験回路の構成を概略的に示している。
【図６】本発明による過電圧保護回路の第２の実施形態を含む一実施例の回路図である。
【図７】（Ａ）は図６に示した過電圧／ノイズ抑制部１５にノイズ抑制動作を行わせない場合、（Ｂ）はノイズ抑制動作を行わせた場合の試験結果を示すデータ波形図である。
【図８】本発明による過電圧保護回路の第３の実施形態を含む一実施例の回路図である。
【図９】本発明による過電圧保護回路の第４の実施形態を含む一実施例の回路図である。
【図１０】（Ａ）は、本発明による定電流ダイオードフィルタに入力する電圧を１〜２０Ｖまで変化させた場合の出力電圧の波形データを示すグラフである。（Ｂ）は、ＲＣフィルタにおける同様の波形データである。
【符号の説明】
【０１０４】
１Ａ、１Ｂ、１Ｃ、１Ｄ  過電圧保護回路
１１、１１Ａ  過電圧緩衝部
１２  過電圧抑制部
１３  過電圧短絡部
１４  接地電位イコライザー部
１５、１６、１７  過電圧／ノイズ抑制部
【図１】
2007336682.tif 000003
【図２】
2007336682.tif 000004
【図３】
2007336682.tif 000005
【図４】
2007336682.tif 000006
【図６】
2007336682.tif 000007
【図８】
2007336682.tif 000008
【図９】
2007336682.tif 000009
【図５】
2007336682.tif 000010
【図７】
2007336682.tif 000011
【図１０】
2007336682.tif 000012