(57)【要約】【課題】チップ面積の縮小、低い基準電圧を発生させることができる回路の提供。【解決手段】ダイオード接続されたMOSトランジスタ（M5）と分圧抵抗(R2、R3)を備えた第1の電流−電圧変換回路から出力される分圧電圧（VA）と、ダイオード接続されたMOSトランジスタ（M6）と分圧抵抗(R4、R5)を備えた第2の電流−電圧変換回路から出力される分圧電圧VBが等しくなるように制御する制御手段（AP1）を有し、第1、第2の電流−電圧変換回路にそれぞれ電流I1、I2を供給する非線形な入出力特性を持つ第1のカレントミラー回路（M1、M2）と、第1の電流−電圧変換回路に供給される電流値I1に比例する電流を出力する線形な入出力特性を持つ第2のカレントミラー回路（M1、M3）と、第2の電流−電圧変換回路に供給される電流値I2に比例する電流を出力する線形な入出力特性を持つ第3のカレントミラー回路（M2、M4）を有し、第2、第3のカレントミラー回路からの出力電流を加算した電流I3が第3の電流−電圧変換回路(R7)を介して電圧VREFに変換される。【選択図】図２
2007200234.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と、
前記第１及び第２の電流−電圧変換回路にそれぞれ電流を供給する、非線形な入出力特性を持つ第１のカレントミラー回路と、
前記第１の電流−電圧変換回路に供給される電流値に比例する電流を出力する、線形な入出力特性を持つ第２のカレントミラー回路と、
前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する、線形な入出力特性を持つ第３のカレントミラー回路と、
を有し、
前記第２のカレントミラー回路からの出力電流及び前記第３のカレントミラー回路からの出力電流が加算されて第３の電流−電圧変換回路を介して電圧に変換して供給する、ことを特徴とする基準電圧回路。
【請求項２】
前記第３の電流−電圧変換回路は抵抗からなる、ことを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記第１及び第２の電流−電圧変換回路の各々は、ダイオード接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタに並列接続された分圧抵抗と、を備え、
前記第１及び第２の電流−電圧変換回路のそれぞれの前記分圧抵抗からの分圧電圧が、前記第１及び第２の電流−電圧変換回路のそれぞれの前記所定の出力電圧として出力される、ことを特徴とする請求項１又は２に記載の基準電圧回路。
【請求項４】
前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列に接続された第１の分圧抵抗と、を備え、
前記第２の電流−電圧変換回路は、１つのダイオード又は複数並列に接続されたダイオードと抵抗よりなる直列回路と、前記直列回路に並列接続された第２の分圧抵抗と、を備え、
前記第１及び第２の電流−電圧変換回路の前記第１及び第２の分圧抵抗からの分圧電圧が、前記第１及び第２の電流−電圧変換回路のそれぞれの前記所定の出力電圧として出力される、ことを特徴とする請求項１又は２に記載の基準電圧回路。
【請求項５】
前記ダイオードは、ダイオード接続されたバイポーラトランジスタからなる、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項６】
前記制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とを差動入力端子に受け、出力端子の電圧が、前記第１乃至第３のカレントミラー回路の共通ノードを制御する差動増幅回路を備えている、ことを特徴とする請求項１記載の基準電圧回路。
【請求項７】
第１乃至第３の電流−電圧変換回路と、
ゲートが共通に接続された第１乃至第４のＭＯＳトランジスタと、
差動増幅回路と、
を備え、
前記第１及び第３のＭＯＳトランジスタのソースはそれぞれ抵抗を介して第１電源に接続され、
前記第２及び第４のＭＯＳトランジスタのソースは直接前記第１電源に接続され、
前記第１の電流−電圧変換回路は、ドレインとゲートがともに第２電源に接続され、ソースが前記第１のＭＯＳトランジスタのドレインに接続された第５のＭＯＳトランジスタと、前記第５のＭＯＳトランジスタに並列に接続された第１の分圧抵抗と、を備え、
前記第２の電流−電圧変換回路は、ドレインとゲートがともに前記第２電源に接続され、ソースが前記第２のＭＯＳトランジスタのドレインに接続された第６のＭＯＳトランジスタと、前記第６のＭＯＳトランジスタに並列に接続された第２の分圧抵抗と、を備え、
前記第３の電流−電圧変換回路は、一端が前記第２電源に接続された抵抗よりなり、
前記第１及び第２の電流−電圧変換回路の前記第１及び第２分圧抵抗からの分圧電圧がそれぞれ前記差動増幅回路の差動入力端子に入力され、前記差動増幅回路の出力端子は、前記第１乃至第４のＭＯＳトランジスタの共通ゲートに接続され、
前記第３及び第４のＭＯＳトランジスタのドレインは共通接続されて前記第３の電流−電圧変換回路の前記抵抗の他端に接続され、前記第３及び第４のＭＯＳトランジスタのドレインと前記第３の電流−電圧変換回路の前記抵抗との接続点の電圧が、基準電圧として出力される、ことを特徴とする基準電圧回路。
【請求項８】
前記第１、第５、第６のＭＯＳトランジスタのＷ／Ｌ比は、単位トランジスタをなす前記第２のＭＯＳトランジスタのＷ／Ｌ比のそれぞれ所定倍である、ことを特徴とする請求項７記載の基準電圧回路。
【請求項９】
第１乃至第３の電流−電圧変換回路と、
ゲートが共通に接続された第１乃至第４のＭＯＳトランジスタと、
差動増幅回路と、
を備え、
前記第１及び第３のＭＯＳトランジスタのソースはそれぞれ抵抗を介して第１電源に接続され、
前記第２及び第４のＭＯＳトランジスタのソースは直接前記第１電源に接続され、
前記第１の電流−電圧変換回路は、カソードが第２電源に接続されアノードが前記第１のＭＯＳトランジスタのドレインに接続されたダイオードと、前記ダイオードに並列に接続された第１の分圧抵抗と、を備え、
前記第２の電流−電圧変換回路は、カソードが前記第２電源に接続されアノードが共通接続された複数のダイオードと、一端が複数のダイオードの共通接続点に接続され他端が前記第２のＭＯＳトランジスタのドレインに接続された抵抗よりなる直列回路と、前記直列回路に並列に接続された第２の分圧抵抗と、を備え、
前記第３の電流−電圧変換回路は、一端が前記第２電源に接続された抵抗よりなり、
前記第１及び第２の電流−電圧変換回路の前記第１及び第２分圧抵抗からの分圧電圧がそれぞれ前記差動増幅回路の差動入力端子に入力され、前記差動増幅回路の出力端子は、前記第１乃至第４のＭＯＳトランジスタの共通ゲートに接続され、
前記第３及び第４のＭＯＳトランジスタのドレインは共通接続されて前記第３の電流−電圧変換回路の前記抵抗の他端に接続され、前記第３及び第４のＭＯＳトランジスタのドレインと前記第３の電流−電圧変換回路の前記抵抗との接続点の電圧が、基準電圧として出力される、ことを特徴とする基準電圧回路。
【請求項１０】
前記第１及び第２のＭＯＳトランジスタは、非線形な入出力特性を持つカレントミラーをなし、前記第１及び第３のＭＯＳトランジスタは、線形な入出力特性を持つカレントミラーをなし、前記第２及び第４のＭＯＳトランジスタは、線形な入出力特性を持つカレントミラー、をなす、ことを特徴とする請求項７又は９記載の基準電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ基準電圧回路に関し、特に半導体集積回路上に形成され、チップ面積が小さく、低電圧から動作し、温度特性の小さなＣＭＯＳ基準電圧回路に関する。
【背景技術】
【０００２】
従来のＣＭＯＳ基準電圧回路は特許文献１（特開平１１−４５１２５号公報）に詳しく記載されている。この基準電圧回路は、電流−電圧変換により基準電圧を得ているのはそれ以前に考案された温度特性が相殺されたこの種の基準電圧回路と同じであるのは当然であるが、それ以前に考案された温度特性が相殺されたこの種の基準電圧回路では、正の温度特性を持つ基準電流を抵抗とダイオード（あるいはダイオード接続されたトランジスタ）から成る出力回路で電圧に変換し、抵抗での電圧降下分が正の温度特性を持つ電圧成分、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧が負の温度特性を持つ電圧成分を得、両者を加算することで、温度特性が相殺された１．２V前後の基準電圧を得ていた。
【０００３】
一方、特許文献１に記載された番場の考案した基準電圧回路では、殆ど温度特性を持たない基準電流を得て抵抗のみから成る出力回路で電圧に変換し任意の電圧値の基準電圧が得られている。
【０００４】
したがって、従来のこの種の基準電圧回路の出力電圧として規定される温度特性が相殺される１．２Vを回路内で電流値に変換して得ているために、基準電圧回路は１．２V以下の電源電圧で動作させることができる優れものである。
【０００５】
本発明者が筆者であるテキスト、「携帯無線端末のCMOS化のためのアナログ回路設計技術」（トリケップス社、1999年）ではすぐさま公開となったその年の内に「電流モード型基準電圧回路」として紹介し、詳しい回路解析を載せている。
【０００６】
特に、これまでの基準電圧回路では、負の温度特性を持つ電圧成分をダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧を用いていたために、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧が持つ温度特性からのズレが出力電圧に顕著に現れる。
【０００７】
すなわち、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧は負の温度特性を持つが、温度が低くなるにしたがって負の温度特性の傾きが鈍ってくる。
【０００８】
一方、正の温度特性を持つ電圧は、電流密度の異なる２つのダイオード（あるいはダイオード接続されたトランジスタ）の順方向電圧の差電圧により抵抗に流れる電流を得、それを更に抵抗で電圧変換して実現している。
【０００９】
以下では、特許文献１に記載された内容にしたがって、その動作を説明する。図７において、抵抗R2は分圧抵抗R2A、R2Bに分割され、分圧電圧VB’を出力し、抵抗R4は分圧抵抗R4A、R4Bに分割され、分圧電圧VA’を出力しているものとする。さらに、OP amp(演算増幅器又は差動増幅回路)  DA1により、VA’=VB’となるようにトランジスタP1とP2の共通ゲート電圧が制御される。
【００１０】
したがって、
VA’＝VB’                              (1)
【００１１】
また、ｐチャネルＭＯＳトランジスタP1、Pからそれぞれ出力される電流I1、I2は互いに等しい。
【００１２】
I1＝I2                                  (2)
【００１３】
電流I1は、ダイオードD1に流れる電流I1Aと抵抗R4(＝R4A＋R4B)に流れる電流I1Bとに分流される。同様にして、電I2は、直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れる電流I2Aと抵抗R2(＝R2A＋R2B)に流れる電流I2Bとに分流される。
【００１４】
ここで、
R2＝R4                                  (3)
とすると、次式(4)及び(5)が成り立つ。
【００１５】
I1A＝I2A                                (4)
I1B＝I2B                                (5)
【００１６】
したがって、
VA＝VB                                  (6)
である。
【００１７】
また、ダイオードD1、D2の順方向電圧をそれぞれVF1、VF2とすると、
VA＝VF1                                (7)
VB＝VF2＋ΔVF                          (8)
とおける。
【００１８】
（6）式と(7)、(8)式より、
ΔVF＝VF1−VF2                          (9)
となる。
【００１９】
抵抗R1での電圧降下がΔVFであり、I2A、I1Bは、それぞれ次式(10)、(11)と表わされる。
【００２０】
I2A＝ΔVF/R1                            (10)
I1B＝I2B＝VF1/R2                        (11)
となる。
【００２１】
ここで、
ΔVF＝VTln(N)                            (12)
である。
【００２２】
ただし、VTは熱電圧であり、
VT＝kT/q                                  (13)
と表わされる。ここに、Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である。
【００２３】
ｐチャネルＭＯＳトランジスタP3の出力電流I3（＝I2）が抵抗R3で電圧変換され、出力電圧Vrefは、次式(14)と表わされる。
【００２４】
Vref＝R3×I3
＝R3｛VF1/R2＋(VTln(N))/R1｝
＝(R3/R2){VF1＋(R2/R1)(VTln(N))}              (14)
【００２５】
式(14)において、{VF1＋(R2/R1)VTln(N)}は、温度特性が相殺された1.205V前後の電圧値である。具体的には、VF1はおよそ−1.9mV/℃の負の温度特性（温度係数）を持ち、VTは、0.0853mV/℃の正の温度特性（温度係数）を持つ。したがって、出力電圧Vrefの温度特性が相殺されるためには、(R2/R1)ln(N)の値は22.27となる。
【００２６】
また、VTは常温では26mVであるから、(R2/R1)VTln(N)は、常温では、およそ579ｍVとなる。したがって、VF1が常温で626mVであるとすると、{VF1＋(R2/R1)VTln(N)}は、ほぼ1.205Vとなる。
【００２７】
温度特性を厳密に議論すると、ダイオードD1に抵抗R4が並列接続されていることから、低温になると、抵抗R4(＝R4A＋R4B)に流れる電流I1Bは、ダイオードの持つ温度特性の非直線性のために、その電流値が減少傾向にある。一方、ダイオードD2に抵抗R1が直列接続されていることから、ダイオードD2に流れる電流I2Aが正の温度特性を持つなら、ダイオードD2と抵抗R1間の電圧VBは、ダイオードD1での電圧VA(=VF1)よりも低くなってしまう。
【００２８】
OP  amp DA1により、両者の電圧（ダイオードD1での電圧VAと、ダイオードD2と抵抗R1間の電圧VB）が等しくなるように制御されるから、低温では、電流（ダイオードD2に流れる電流I2A）が増加することで、両者の電圧が等しくなるように働く。一方、高温では逆に働く。
【００２９】
すなわち、図７の回路では、ダイオードD1、D2にそれぞれ流れる電流I1A、I2Aは、(VTln(N))/R1で規定される温度特性よりも小さな温度特性に設定され、抵抗R2、R4にそれぞれ流れる電流(VF1/R2、VF1/R4)も、低温で多少増加する。
【００３０】
こうして、ｐチャネルＭＯＳトランジスタP1、P2、及びP3からそれぞれ供給される駆動電流I1、I2、I3は、ダイオードの持つ順方向電圧の温度特性の非直線性を相殺する方向に働くために、得られる基準電圧の温度特性も温度に対して変動の少ない直線に非常に近い特性に設定できる。
【００３１】
また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧Vrefも温度特性が相殺された電圧となる。ここで、抵抗比(R3/R2)は任意に設定することができる。
【００３２】
1<(R3/R2)に設定すれば、出力電圧Vrefは1.205Vよりも高い電圧となり、
1>(R3/R2)に設定すれば、出力電圧Vrefは1.205Vよりも低い電圧となる。
【００３３】
なお、特許文献１では、具体的なNの値として、N＝10の記載がある。しかし、実際に回路を実現した時（IEEE Symposium on VLSI Circuits 1998(May)）には、N＝100としていた。
【００３４】
CMOSプロセスにおいては、微細化が進みＭＯＳトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさは、ＭＯＳトランジスタに比べると桁違いに大きい。
【００３５】
また、図７において、ダイオードD1とD2との比Nを、1桁から2桁程度と大きくしているため、そのチップ上での面積は大きなものとなっている。
【００３６】
【特許文献１】特開平１１−４５１２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３７】
上記特許文献１に記載の回路は、下記記載の問題点を有している。
【００３８】
第１の問題点は、チップ面積が大きくなる、ということである。その理由は、寄生トランジスタで構成されるダイオードは面積が大きいためである。
【００３９】
第２の問題点は、バラツキが大きくなる、ということである。その理由は、カレントミラー回路を構成するｐチャネルＭＯＳトランジスタとダイオードとで温度特性が支配的に決まるが、ｐチャネルＭＯＳトランジスタとダイオードとは、それぞれ別個にバラツクためである。
【００４０】
本発明は、上記問題点を鑑み、ダイオードを用いないでｐチャネルＭＯＳトランジスタで代用しても基準電圧回路を実現でき、小さなチップ面積でもって、低電圧から動作する温度特性の小さな任意の基準電圧を出力する基準電圧回路の実現を図るものである。また、本発明は、比較される２つの電流−電圧変換回路と出力の電流−電圧変換回路の回路トポロジを同一とすることで、素子バラツキの影響が小さくなる基準電圧回路の実現を図るものである。
【課題を解決するための手段】
【００４１】
本願で開示される発明は、前記課題を解決するため概略以下の構成とされる。
【００４２】
本発明の基準電圧回路は、第１及び第２の電流−電圧変換回路と、前記第１の電流−電圧変換回路の所定の出力電圧と前記第２の電流−電圧変換回路の所定の出力電圧が等しくなるように制御する制御手段と、前記第１及び第２の電流−電圧変換回路にそれぞれ電流を供給する、非線形な入出力特性を持つ第１のカレントミラー回路と、前記第１の電流−電圧変換回路に供給される電流値に比例する電流を出力する、線形な入出力特性を持つ第２のカレントミラー回路と、前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する、線形な入出力特性を持つ第３のカレントミラー回路と、を有し、前記第２のカレントミラー回路からの出力電流及び前記第３のカレントミラー回路からの出力電流が加算されて第３の電流−電圧変換回路を介して電圧に変換して供給する、構成とされる。
【００４３】
本発明において、好ましくは、前記第３の電流−電圧変換回路は抵抗からなる。
【００４４】
本発明において、好ましくは、前記第１及び第２の電流−電圧変換回路の各々は、ダイオード接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタに並列接続された分圧抵抗と、を備え、前記第１及び第２の電流−電圧変換回路のそれぞれの前記分圧抵抗からの分圧電圧が、前記第１及び第２の電流−電圧変換回路のそれぞれの前記所定の出力電圧として出力される。
【００４５】
本発明において、前記第１の電流−電圧変換回路は、ダイオードと、該ダイオードに並列に接続された分圧抵抗と、を備え、前記第２の電流−電圧変換回路は、１つのダイオード又は複数並列に接続されたダイオードと抵抗よりなる直列回路と、前記直列回路に並列接続された分圧抵抗と、を備え、前記第１及び第２の電流−電圧変換回路のそれぞれの前記分圧抵抗からの分圧電圧が、前記第１及び第２の電流−電圧変換回路のそれぞれの前記所定の出力電圧として出力される構成としてもよい。本発明において、前記ダイオードは、ダイオード接続されたバイポーラトランジスタ（BJT）としてもよい。
【００４６】
本発明において、前記制御手段は、前記第１の電流−電圧変換回路の所定の出力電圧と、前記第２の電流−電圧変換回路の所定の出力電圧とを差動入力端子に受け、出力端子の電圧が、前記第１乃至第３のカレントミラー回路の共通ノードを制御する差動増幅回路で構成してもよい。
【００４７】
本発明においては、ダイオード接続されたＭＯＳトランジスタと抵抗を並列接続し、分圧電圧を被制御電圧とすることで、差動増幅回路（OP amp）の入力電圧を下げられ、低電圧動作の実現を容易化している。さらに、本発明においては、実施形態において、出力される基準電圧を、1.0V以下の低電圧の一定電圧に設定することで、温度特性が相殺された低電圧から動作する基準電圧回路が得られる。ダイオード接続されたＭＯＳトランジスタ２個で構成することで小さなチップ面積で実現できる。
【発明の効果】
【００４８】
本発明によれば、チップ面積の縮減を可能としている。その理由は、本発明においては、ダイオードを用いないで、ＭＯＳトランジスタで、温度特性が相殺された基準電圧回路を実現できるためである。特に、寄生バイポーラジャンクショントランジスタを用いずに、温度特性が相殺された基準電圧回路を実現できるため、チップ面積の縮減に貢献する。
【００４９】
本発明によれば、低電圧で動作させることができる。その理由は、本発明においては、出力電圧（基準電圧）を、1.0V以下の任意の電圧値に設定できる、ためである。
【００５０】
本発明によれば、バラツキに対する影響を低減することができる。その理由は、本発明においては、差動増幅回路（OP amp）以外の温度特性を支配的に決める回路素子を、ＭＯＳトランジスタと抵抗のみで回路を実現することができる、ためである。
【発明を実施するための最良の形態】
【００５１】
次に、本発明の実施の形態について図面を参照して詳細に説明する。本発明は、第１乃至第３の電流−電圧変換回路（１０１、１０２、１０３）と、ゲートが共通に接続さた第１乃至第４のＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）と、差動増幅回路（あるいはOP amp、AP1）と、を備えている。第１の電流−電圧変換回路（１０１）は、好ましくは、ダイオード接続された（ドレインとゲートが接続された）第５のＭＯＳトランジスタ（Ｍ５）と、第５のＭＯＳトランジスタ（Ｍ５）に並列に接続された第１の分圧抵抗（Ｒ２、Ｒ３）とを備えている。第２の電流−電圧変換回路（１０２）は、好ましくは、ダイオード接続された第６のＭＯＳトランジスタ（Ｍ６）と、第６のＭＯＳトランジスタ（Ｍ６）に並列に接続された第２の分圧抵抗（Ｒ４、Ｒ５）とを備えている。第３の電流−電圧変換回路（１０３）は抵抗（Ｒ７）よりなる。第１及び第３のＭＯＳトランジスタ（Ｍ１、Ｍ３）のソースはそれぞれ抵抗（Ｒ１、Ｒ６）を介して電源ＶＤＤに接続される。第２及び第４のＭＯＳトランジスタ（Ｍ２、Ｍ４）のソースは直接電源ＶＤＤに接続される。第１及び第２のＭＯＳトランジスタ（Ｍ１、Ｍ２）のドレインは、それぞれ、第１及び第２の電流−電圧変換回路（１０１、１０２）の第５及び第６のＭＯＳトランジスタ（Ｍ５、Ｍ６）のソースにそれぞれ接続される。第１及び第２の電流−電圧変換回路（１０１、１０２）の第１及び第２の分圧抵抗による第１及び第２の分圧電圧（VA、VB）が差動増幅回路（AP1）の反転入力端子（−）、非反転入力端子（＋）に入力され、差動増幅回路（AP1）の出力端子は、第１乃至第４のＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）の共通ゲートに接続される。第１及び第２のＭＯＳトランジスタ（Ｍ１、Ｍ２）は、入出力特性が非線形のカレントミラー、第１及び第３のＭＯＳトランジスタ（Ｍ１、Ｍ３）は、入出力特性が線形のカレントミラー、第２及び第４のＭＯＳトランジスタ（Ｍ２、Ｍ４）は、入出力特性が線形のカレントミラーをそれぞれ構成している。第３及び第４のＭＯＳトランジスタ（Ｍ３、Ｍ４）のドレインは共通接続されて第３の電流−電圧変換回路（１０３）の抵抗（Ｒ７）に接続され、第３及び第４のＭＯＳトランジスタのドレインと第３の電流−電圧変換回路の抵抗（R7）の接続点から出力電圧（VREF）が出力される。
【００５２】
あるいは、本発明によれば、第１の電流−電圧変換回路（１０１）は、カソードがグランドに接続された１つのダイオード（D1）と、ダイオード（D1）に並列に接続された第１の分圧抵抗（Ｒ２、Ｒ３）を備えている。第２の電流−電圧変換回路（１０２）は、カソードがグランドに接続されアノードが共通接続された複数のダイオード（D2）と、一端が、複数のダイオード（D2）の共通接続点に接続された抵抗（R0）よりなる直列回路と、該直列回路に並列に接続された第２の分圧抵抗（Ｒ４、Ｒ５）を備えている。第３の電流−電圧変換回路（１０３）は一端がグランドに接続された抵抗（Ｒ７）よりなる。第１のＭＯＳトランジスタ（Ｍ１）のドレインは、第１の電流−電圧変換回路（１０１）のダイオード（D1）のアノードに接続される。第２のＭＯＳトランジスタ（Ｍ２）のドレインは、第２の電流−電圧変換回路（１０２）の抵抗（Ｒ０）の他端に接続される構成としてもよい。
【００５３】
本実施形態によれば、特性及び性能の向上を図ることができる（例えば1V以上、あるいは、1V以下の任意の出力電圧が得られる）、また高精度化（素子バラツキの影響の低減、ダイオードの非直線な温度特性の影響の低減）、さらに、低電圧化（出力電圧を1V以下にすることで1.2V程度の電圧から動作可能）を実現可能としている。以下、本発明の回路構成、動作についてその詳細を説明する。
【００５４】
図１は、本発明（請求項１）の基準電圧回路の回路構成を示す図である。図１を参照すると、第１の電流−電圧変換回路１０１及び第２の電流−電圧変換回路１０２を全く同一の回路構成とすると動作点が無数となって定まらないために、本実施例では、第１の電流−電圧変換回路１０１及び第２の電流−電圧変換回路１０２は、動作点が３つ以上にはならないものとする。ただし、回路の動作点は１つであるべきであり、動作点が２つある場合には所望の動作点に落ち着くように回路を付加する必要がある。
【００５５】
例えば、この種の基準電圧回路に良く見られる自己バイアス回路では、動作点が２つあり、回路電流が流れない場合の動作点には回路の動作点が行かないように、いわゆる起動(start-up)回路を付加する必要があることは良く知られている。
【００５６】
図１において、ソース抵抗が挿入されたｐチャネルＭＯＳトランジスタＭ１とソース抵抗を持たないｐチャネルＭＯＳトランジスタＭ２は、第１のカレントミラー回路を構成する非線形カレントミラー回路であり、共通ゲート電圧は、OP amp AP1により、その反転入力端子（−）の電圧と非反入力端子（＋）の電圧が等しくなるように制御され、これにより、第１のカレントミラー回路を構成するＭＯＳトランジスタＭ１とＭ２に流れる電流が決定される。
【００５７】
さらに、ｐチャネルＭＯＳトランジスタＭ１とｐチャネルＭＯＳトランジスタＭ３は、第２のカレントミラー回路を構成する線形カレントミラー回路であり、同様に、共通ゲート電圧は、OP amp  AP1により制御される。
【００５８】
同様に、ｐチャネルＭＯＳトランジスタＭ２とｐチャネルＭＯＳトランジスタＭ４は、第３のカレントミラー回路を構成する線形カレントミラー回路であり、同様に、共通ゲート電圧はOP amp AP1により制御される。
【００５９】
ここで、第２と第３のカレントミラー回路からの出力電流(ＭＯＳトランジスタＭ３、Ｍ４のドレイン電流)はそれぞれ重み付けされＭＯＳトランジスタＭ１とＭ２を介して、第３の電流−電圧変換回路１０３に電流が供給され、電圧変換されて所望の基準電圧VREFとなる。
【００６０】
ここで留意すべき点は、第１のカレントミラー回路を構成する非線形カレントミラー回路の温度特性である。こうしたワイドラーカレントミラー回路と呼ばれる非線形カレントミラー回路においては、入力基準電流（ＭＯＳトランジスタＭ２のドレイン電流Ｉ２）に対し出力電流（ＭＯＳトランジスタＭ１のドレイン電流Ｉ１）は正の温度特性を持つ。
【００６１】
すなわち、第１のカレントミラー回路を構成するＭＯＳトランジスタＭ１とＭ２に流れる電流Ｉ１、Ｉ２は、互いに温度特性が異なる。回路に温度特性は付きものである。したがって、温度特性の大小はあれ、正または負の温度特性を持つと考えて良い。
【００６２】
したがって、第１と第２の電流−電圧変換回路１０１、１０２において、所定の出力電圧が等しくなる場合に、第２の電流−電圧変換回路１０２に流れる電流が多少の負の温度特性を持つように設定できれば、第１の電流−電圧変換回路１０１に流れる電流は、この負の温度特性を相殺して多少の正の温度特性を持つように設定できる可能性がある。この場合に、第２の電流−電圧変換回路１０２に流れる負の温度特性を持つ電流と、第１の電流−電圧変換回路１０１に流れる正の温度特性を持つ電流とを重み付け加算して、温度特性を相殺して得られる基準電圧が、ほとんど温度特性を持たないように設定することが可能になる。以下具体的な実施例に即して説明する。
【実施例】
【００６３】
図２は、本発明の基準電圧回路の一実施例の回路構成を示す図である。図１に示した基準電圧回路において、第１と第２の電流−電圧変換回路をどのように設定したら得られる基準電圧が、ほとんど温度特性を持たないようなるかを示すものである。
【００６４】
図２において、ソース抵抗R1が挿入されたｐチャネルＭＯＳトランジスタＭ１と、ソース抵抗を持たないｐチャネルＭＯＳトランジスタＭ２（ソースが直接電源ＶＤＤに接続される）は、第１のカレントミラー回路を構成する非線形カレントミラー回路であり、共通ゲート電圧は、OP amp AP1の出力により、OP amp AP1の２つの反転入力端子電圧と非反転入力端子電圧が等しくなるように制御され、これにより、第１のカレントミラー回路を構成するＭＯＳトランジスタＭ１とＭ２にそれぞれ流れる電流I1、I2が決定される。
【００６５】
さらに、ｐチャネルＭＯＳトランジスタＭ１とＭ３は、第２のカレントミラー回路を構成する線形カレントミラー回路であり、同様に、共通ゲート電圧はOP amp AP1の出力により制御される。
【００６６】
同様に、ｐチャネルＭＯＳトランジスタＭ２とＭ４は第３のカレントミラー回路を構成する線形カレントミラー回路であり、同様に、共通ゲート電圧はOP amp AP1の出力により制御される。
【００６７】
図２の構成において、第１と第２の電流−電圧変換回路は、いずれもダイオード接続されたｐチャネルＭＯＳトランジスタと、並列接続される分圧抵抗から構成される。すなわち、図２に示すように、第１の電流−電圧変換回路１０１（図１参照）は、ソースがｐチャネルＭＯＳトランジスタＭ１のドレインに接続され、ダイオード接続されたｐチャネルＭＯＳトランジスタＭ５（ドレインとゲートがＧＮＤに接続されている）と、ｐチャネルＭＯＳトランジスタＭ５のソースとＧＮＤ間に接続された分圧抵抗Ｒ２、Ｒ３を備え、第２の電流−電圧変換回路１０２（図１参照）は、ソースが、ｐチャネルＭＯＳトランジスタＭ２のドレインに接続され、ダイオード接続されたｐチャネルＭＯＳトランジスタＭ６（ドレインとゲートがＧＮＤに接続されている）と、ｐチャネルＭＯＳトランジスタＭ６のソースとＧＮＤ間に接続された分圧抵抗Ｒ４、Ｒ５を備えている。抵抗Ｒ２、Ｒ３の接続点（VA）と、抵抗Ｒ４、Ｒ５の接続点（VB）は、OP amp AP1の反転入力端子（−）と、非反転入力端子（＋）にそれぞれ接続されている。ダイオード接続されたｐチャネルＭＯＳトランジスタＭ５とダイオード接続されたｐチャネルＭＯＳトランジスタＭ６とではサイズを変えている。また、分圧抵抗Ｒ２、Ｒ３と、分圧抵抗Ｒ４、Ｒ５とは互いに抵抗値を異ならせており、分圧比Ｒ３／（Ｒ２＋Ｒ３）、Ｒ５／（Ｒ４＋Ｒ５）も互いに異なる。
【００６８】
第２と第３のカレントミラー回路からの出力電流（ＭＯＳトランジスタＭ３とＭ４のドレイン電流）はそれぞれ重み付けされＭＯＳトランジスタＭ１とＭ２を介して抵抗Ｒ７からなる第３の電流−電圧変換回路に電流が供給され、電圧変換されて所望の基準電圧VREFとなる。
【００６９】
図２において、ダイオード接続されたＭＯＳトランジスタＭ５、Ｍ６のゲート−ソース間電圧をそれぞれＶＧＳ５、ＶＧＳ６とすると、ダイオード接続されたＭＯＳトランジスタＭ５、Ｍ６にそれぞれ分圧抵抗（Ｒ２、Ｒ３）、（Ｒ４、Ｒ５）が並列接続され、OP amp AP1により、２つの分圧電圧が等しく（VA＝VB）なるように制御される。
【００７０】
こうした回路においては、回路解析して動作を説明することは元々困難である。以下、回路条件を列記する。VA＝VBであるから、次式(15)が成り立つ。
【００７１】
2007200234.tif 000003
(15)
【００７２】
ＭＯＳトランジスタＭ５、Ｍ６のゲートＷ／Ｌ比をそれぞれ単位ＭＯＳトランジスタ（図２では、トランジスタＭ２）のＫ５、Ｋ６倍であるとすると、ＭＯＳトランジスタＭ５、Ｍ６に流れる電流I1A、I2Aは、それぞれ次式(16)、(17)となる。
【００７３】
2007200234.tif 000004
(16)
【００７４】
2007200234.tif 000005
(17)
【００７５】
ただし、非線形カレントミラー回路（Ｍ１、Ｍ２）から出力される電流I1、I2について、I1は分圧抵抗Ｒ２、Ｒ３に流れる電流I1Bとダイオード接続されたＭＯＳトランジスタＭ５に流れる電流I1Aに分流され、Ｉ２は分圧抵抗Ｒ４、Ｒ５に流れる電流I2Bとダイオード接続されたＭＯＳトランジスタＭ６に流れる電流I2Aに分流される。したがって、電流I1、I2は次式(18)、(19)と表わされる。
【００７６】
I1＝I1A＋I1B                                        (18)
【００７７】
I2＝I2A＋I2B                                        (19)
【００７８】
(16)及び(17)式、I1B=VGS5/(R2+R3)、I2B=VGS6/(R4+R5)を代入して、(18)、(19)は次式(20）、（21）となる。
【００７９】
2007200234.tif 000006
(20)
【００８０】
2007200234.tif 000007
(21)
【００８１】
(20)式と(21)式を解くと、次式(22)、（23）が成り立つ。
【００８２】
2007200234.tif 000008
(22)
【００８３】
2007200234.tif 000009
(23)
【００８４】
(15)式に、式(22)と式(23)を代入すると、次式(24)と表わされる。
【００８５】
2007200234.tif 000010
(24)
【００８６】
ここで、（２４）式が成り立つ電流Ｉ１、Ｉ２とそれぞれのパラメータβ、Ｒ２、Ｒ３、Ｒ４、Ｒ５、ＶＴＨ、Ｋ５、Ｋ６が存在すれば良い。
【００８７】
特に、スッレショルド電圧ＶＴＨは負の温度特性を持ち、トランスコンダクタンスパラメータβは移動度μに比例するパラメータであり、負の温度特性を持つ。したがって、具体的に図示すると、図３のようになれば良い。図３は、図２の第１、第２の電流-電圧変換回路の動作を示す図である。図３の横軸は電流、縦軸は電圧VA（抵抗Ｒ２、Ｒ３の分圧電圧）とVB（抵抗Ｒ４、Ｒ５の分圧電圧）であり、室温VA（room temp）とVB（room temp）、低温VA（Ｌ）とVB（Ｌ）、高温VA（Ｈ）とVB（Ｈ）での特性が示されている。VA＝VBは、室温、低温、高温におけるVA＝VBとなる動作点に対応する。
【００８８】
また、ソース抵抗R1が挿入されたＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２は非線形カレントミラー回路、具体的にはワイドラーカレントミラー回路を構成しているから、ＭＯＳトランジスタＭ２を単位ＭＯＳトランジスタとして、ＭＯＳトランジスタＭ１、Ｍ２にそれぞれ流れる電流I１、I2は、次式(25)、(26)で表される。
【００８９】
2007200234.tif 000011
(25)
【００９０】
2007200234.tif 000012
(26)
【００９１】
また、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２のゲートが共通接続されているから、ＭＯＳトランジスタＭ１のゲート・ソース間電圧VGS1と抵抗R1の端子間電圧R1I1の和が、ＭＯＳトランジスタＭ２のゲート・ソース間電圧VGS2となり、次式(27)の関係を満たす。
【００９２】
VGS2＝VGS1＋R1I1                                  (27)
【００９３】
(25)式と(26)式に(27)式を代入して解くと、次式(28)と表わされる。
【００９４】
2007200234.tif 000013
(28)
【００９５】
(28)式からは良く知られたワイドラーカレントミラー回路の入出力電流特性を示している。ただし、式は、I1＝f(I2)の関数形ではなく、逆のI2＝f(I1)の関数形で示している。図示すると、図４のようになる。図４は（28）式のI1、I2について、横軸I2、縦軸I1で、室温I1(room temp)、低温I1(L)、高温I1(H)について図示したものである。なお、○は室温（I2,I1）=（I20,I10）、低温、高温での動作点を表している。I1(H)＞I1(room temp)＝I10＞I1(L)の関係にある。
【００９６】
このように、動作点では、電流I1の温度特性が正で、電流I2の温度特性が負であるように、互いに温度特性が逆になると、図２の第１の電流−電圧変換回路の分圧出力電圧VAと、第２の電流−電圧変換回路の分圧出力電圧VBとが一致し、回路の動作点が定まることが分かる。
【００９７】
ここで、注目すべき点は、(15)式において、分圧抵抗比R3/(R2＋R3)、R5/（R4＋R5）は、いずれも温度特性を持たない定数値であることである。
【００９８】
これに対し、抵抗の温度特性を無視しても、ｐチャネルＭＯＳトランジスタＭ５、Ｍ６のゲート・ソース間電圧VGS5、VGS6は、パラメータβ、VTHの持つ温度特性に支配される。
【００９９】
したがって、自己バイアス化して線形カレントミラー回路でもって、第１の電流−電圧変換回路１０１と第２の電流−電圧変換回路１０２を、互いに比例する温度特性の等しい電流で駆動して、第１の電流−電圧変換回路１０１の分圧出力電圧VAと、第２の電流−電圧変換回路１０２の分圧出力電圧VBを一致させても、当然２つの駆動電流の温度特性は一致し、正の温度特性となるが、本発明のように、非線形カレントミラー回路で駆動すると、両者の電流が比例する必要がないことから、自由度を持って動作点が決定され、駆動電流間の温度特性にも違いが生じることになる。
【０１００】
元々、非線形カレントミラー回路であるワイドラーカレントミラー回路は、正の温度特性を持つから、一方の電流の温度特性を負に設定し、他方の電流の温度特性を正に設定することも可能となる。
【０１０１】
［シミュレーション結果の例］
図５は、図２の回路のSPICEシミュレーション結果を示す図であり、VREFの温度特性が示されている。ここでは、VDD＝1.2V時に、単位トランジスタのW/Lを54μm/1.08μmとして、K1＝２、K5＝１、K6＝1.5、R1＝10KΩ、R2＝170KΩ、R3＝30KΩ、R4＝79KΩ、R5＝15KΩ、出力回路側では、K3＝1.85、K4＝0.74、R6＝4KΩとしたらVREFはR5＝15kΩとして、−40℃で383.55ｍV、27℃で380.175mV、100℃で383.37mVが得られ、温度特性は140℃の変化で＋0.145%となり、常温で最小電圧となり、低温、高温で電圧が微小に上昇する極微小ではあるがお椀型の温度特性が得られた。
【０１０２】
図６に示すように、第１の電流−電圧変換回路と第２の電流−電圧変換回路のダイオード接続されたＭＯＳトランジスタをダイオード接続されたバイポーラトランジスタあるいはダイオードに変更できることは言うまでもない。
【０１０３】
ただし、動作点が定まるように、第２の電流−電圧変換回路においては、ダイオード接続されたバイポーラトランジスタあるいはダイオードの個数をN個とし、抵抗R0を付加している。図６の構成において、図１の第１の電流−電圧変換回路１０１は、カソードがＧＮＤに接続されアノードがｐチャネルＭＯＳトランジスタＭ１のドレインに接続されたダイオードD1と、ダイオードD1のアノードとＧＮＤ間に接続された分圧抵抗Ｒ２、Ｒ３を備えている。図１の第２の電流−電圧変換回路１０２は、カソードがＧＮＤに共通接続された３つのダイオードＤ２と、ダイオードＤ２の共通接続されたアノードとＭＯＳトランジスタＭ２のドレインとの間に接続された抵抗R0と、抵抗R0とＭＯＳトランジスタＭ２のドレインとの接続点とＧＮＤ間に接続された分圧抵抗Ｒ４、Ｒ５を備えている。
【０１０４】
本発明の活用例として、LSI上に集積される各種基準電圧回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動がない安定した基準電圧回路が必要になってきている。本発明は、そうした要望に答えることができる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施形態の回路構成を示す図である。
【図２】本発明の一実施例の回路構成を示す図である。
【図３】図２に示す回路の動作を説明する第一の図である。
【図４】図２に示す回路の動作を説明する第二の図である。
【図５】図２に示す回路をシミュレーションした特性図である。
【図６】本発明の一実施例の回路構成を示す図である。
【図７】特許文献１記載の回路構成を示す図である。
【符号の説明】
【０１０６】
１０１  第１の電流−電圧変換回路
１０２  第２の電流−電圧変換回路
１０３  第３の電流−電圧変換回路
Ｄ１、Ｄ２  ダイオード
AP1  OP amp
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６  ｐチャネルＭＯＳトランジスタ
Ｒ１〜Ｒ７  抵抗
【図１】
2007200234.tif 000014
【図２】
2007200234.tif 000015
【図３】
2007200234.tif 000016
【図４】
2007200234.tif 000017
【図５】
2007200234.tif 000018
【図６】
2007200234.tif 000019
【図７】
2007200234.tif 000020