(57)【要約】【課題】起動回路の消費電力を低減する。【解決手段】起動回路１６は、本回路が搭載される機器の起動を指示する起動信号ＰＷＲ＿ＯＮを受け、起動信号ＰＷＲ＿ＯＮにより起動が指示されると、所定のシーケンスを実行する。オシレータ５０は、クロック信号ＣＫを生成する。シーケンス回路５２は、起動信号ＰＷＲ＿ＯＮおよびオシレータ５０から出力されるクロック信号ＣＫを受け、起動信号ＰＷＲ＿ＯＮが所定レベルに遷移したことにより、クロック信号ＣＫをカウントして時間を測定し、所定のタイミングで所定のイベントを実行する。起動信号ＰＷＲ＿ＯＮが、回路が搭載される機器の電源キーの押下される期間、所定レベルとなるものであるとき、オシレータ５０は、起動信号ＰＷＲ＿ＯＮが所定レベルの期間、動作する。【選択図】図３
2007306646.tif 000002
【特許請求の範囲】
【請求項１】
本回路が搭載される機器の起動を指示する起動信号を受け、当該起動信号により起動が指示されると、所定のシーケンスを実行する起動回路であって、
クロック信号を生成するオシレータと、
前記起動信号および前記オシレータから出力される前記クロック信号を受け、前記起動信号が所定レベルに遷移したことにより、前記クロック信号をカウントして時間を測定し、所定のタイミングで所定のイベントを実行するシーケンス回路と、
を備え、
回路が搭載される機器の電源キーの押下される期間、前記起動信号が前記所定レベルとなるものであるとき、前記オシレータは、前記起動信号が前記所定レベルの期間、動作することを特徴とする起動回路。
【請求項２】
前記シーケンス回路は、所定のタイムアウト時間が設定されたカウンタを含み、タイムアウトしたタイミングで、前記オシレータの動作を停止することを特徴とする請求項１に記載の起動回路。
【請求項３】
入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路であって、
前記入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、
前記電圧比較部の出力信号が入力された請求項1または２に記載の起動回路と、
を備え、
前記起動回路は、前記比較信号を参照し、前記入力電圧が前記しきい値電圧より高い状態において、前記起動信号により起動が指示されると、前記所定のシーケンスを実行することを特徴とする低電圧誤動作防止回路。
【請求項４】
電源電圧を安定化して、負荷に供給する電源回路であって、
前記電源電圧を安定化し、前記負荷に供給するレギュレータ回路と、
前記電源電圧を入力電圧として監視し、前記レギュレータ回路のオンオフのシーケンスを制御する請求項３に記載の低電圧誤動作防止回路と、
を備えることを特徴とする電源回路。
【請求項５】
前記レギュレータ回路と、前記低電圧誤動作防止回路と、がひとつの半導体基板上に一体集積化されたことを特徴とする請求項４に記載の電源回路。
【請求項６】
電池と、
前記電池の電圧を安定化して負荷に供給する請求項５に記載の電源回路と、
を備えることを特徴とする電子機器。
【請求項７】
起動信号を監視し、起動が指示されると、所定のシーケンスを実行する起動方法であって、
前記起動信号が、機器の起動を指示する所定レベルに遷移すると、オシレータを起動するステップと、
前記オシレータにより生成されるクロック信号をカウントし、所定のタイミングで所定のイベントを実行するステップと、
前記起動信号は回路が搭載される機器の電源キーの押下される期間、前記所定レベルとなるものであるとき、前記起動信号が前記所定レベルから別のレベルに遷移すると、前記オシレータを停止するステップと、
を備えることを特徴とする起動方法。
【請求項８】
前記オシレータにより生成されるクロックをカウントし、所定のタイムアウト期間が経過すると、前記オシレータの動作を停止するステップをさらに備えることを特徴とする請求項７に記載の起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器などの起動時のシーケンスを制御する起動回路に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型パーソナルコンピュータなどのさまざまな電子機器には、デジタル信号処理を行うＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）や、その他のＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、あるいは、液晶パネル、その他のアナログ回路など、多くの電子回路が搭載される。これらの電子回路は、電池や、電池電圧を安定化する電源回路から電力供給を受けて動作する。
【０００３】
ここで、電子回路には、それぞれ、安定動作保証電圧が規定されており、供給される電圧が、安定動作保証電圧以下となると、その電子回路は正常に動作しなくなる。したがって、こうした電子機器には、電池電圧などを監視し、各電子回路の起動および終了のシーケンスを制御する低電圧誤動作防止機能（Ｕｎｄｅｒ  Ｖｏｌｔａｇｅ  Ｌｏｃｋ  Ｏｕｔ、以下ＵＶＬＯという）が実装される。たとえば、特許文献１、２には関連技術が開示されている。
【０００４】
【特許文献１】特開２００４−２２９４７号公報
【特許文献２】特開２００４−１２６９２２号公報
【特許文献３】特開２００３−２０９４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＵＶＬＯ回路は、電池電圧などの監視対象となる電圧（以下、監視電圧ともいう）を、所定のしきい値電圧と比較し、電池電圧がしきい値電圧を上回ったときに、所定の起動シーケンスを実行し、また、電池電圧がしきい値電圧を下回ると、所定の終了シーケンスを実行する。ＵＶＬＯ回路には、所定のシーケンスを実行するための回路（以下、本明細書において、起動回路という）が内蔵される。起動回路は、ＵＶＬＯ回路によって起動開始が許可されると、所定の順序、タイミングで、所定のイベントを実行する。
【０００６】
起動回路は、所定のイベントを実行するタイミングを決定するために、時間を測定する必要がある。時間測定の方法としては、オシレータを用いて、クロック信号を生成し、クロック信号を所定数、カウントする手法が一般的に用いられるが、オシレータは消費電力が大きいため、回路の低消費電力化の妨げとなる場合があった。
【０００７】
本発明はかかる課題に鑑みてなされたものであり、その目的は、消費電力を低減した起動回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、本回路が搭載される機器の起動を指示する起動信号を受け、当該起動信号により起動が指示されると、所定のシーケンスを実行する起動回路に関する。この起動回路は、クロック信号を生成するオシレータと、起動信号およびオシレータから出力されるクロック信号を受け、起動信号が所定レベルに遷移したことにより、クロック信号をカウントして時間を測定し、所定のタイミングで所定のイベントを実行するシーケンス回路と、を備える。回路が搭載される機器の電源キーの押下される期間、起動信号が所定レベルとなるものであるとき、オシレータは、起動信号が所定レベルの期間、動作する。
【０００９】
この態様によると、オシレータは、電源キーが押下される期間においてオンとなり、その後、オフとなる。その結果、起動回路が所定のシーケンスを完了し、その後、ユーザによる電源キーの押下が終了すると、オシレータが停止するため、起動シーケンス終了後において、クロック信号が不要な期間、オシレータによる電力消費を低減することができる。
【００１０】
ある態様において、シーケンス回路は、所定のタイムアウト時間が設定されたカウンタを含み、タイムアウトしたタイミングで、オシレータの動作を停止してもよい。
この態様によると、電源キー以外によって起動指示を受けた場合でも、タイムアウトした時点でオシレータを停止させるので、起動シーケンスが終了して、クロックが不要な時点で、オシレータが動作するのを防止し、消費電力を低減することができる。
【００１１】
本発明の別の態様は、入力電圧を監視し、当該入力電圧が所定の条件を満たすとき、所定のシーケンスを実行する低電圧誤動作防止回路に関する。この低電圧誤動作防止回路は、入力電圧を、所定のしきい値電圧と比較し、比較信号を出力する電圧比較部と、電圧比較部の出力信号が入力された上述のいずれかの態様の起動回路と、を備える。起動回路は、比較信号を参照し、入力電圧がしきい値電圧より高い状態において、起動信号により起動が指示されると、所定のシーケンスを実行する。
【００１２】
この態様によると、低電圧誤動作防止回路のオシレータは、動作が不要な場合に停止するため、消費電力を低減することができる。
【００１３】
本発明のさらに別の態様は、電源回路である。この電源回路は、電源電圧を安定化して、負荷に供給する電源回路であって、電源電圧を安定化し、負荷に供給するレギュレータ回路と、電源電圧を入力電圧として監視し、レギュレータ回路のオンオフのシーケンスを制御する上述のある態様の低電圧誤動作防止回路と、を備える。
【００１４】
ある態様において、レギュレータ回路と、低電圧誤動作防止回路と、は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。電源回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。
【００１５】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を安定化して負荷に供給する上述の電源回路と、を備える。
【００１６】
本発明のさらに別の態様は、起動信号を監視し、起動が指示されると、所定のシーケンスを実行する起動方法である。この起動方法は、起動信号が、機器の起動を指示する所定レベルに遷移すると、オシレータを起動するステップと、オシレータにより生成されるクロック信号をカウントし、所定のタイミングで所定のイベントを実行するステップと、起動信号は回路が搭載される機器の電源キーの押下される期間、所定レベルとなるものであるとき、起動信号が所定レベルから別のレベルに遷移すると、オシレータを停止するステップと、を備える。
【００１７】
ある態様の起動方法は、オシレータにより生成されるクロックをカウントし、所定のタイムアウト期間が経過すると、オシレータの動作を停止するステップをさらに備えてもよい。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明に係る起動回路によれば、消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係る低電圧誤動作防止回路について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。
【００２１】
図１は、実施の形態に係るＵＶＬＯ回路１０の構成を示す回路図である。また、図２は、図１のＵＶＬＯ回路１０が好適に使用される電源回路１００および電子機器１０００全体のブロック図である。まず、図２を参照して、電子機器１０００全体の構成について説明する。電子機器１０００は、たとえば携帯電話端末や、ＰＤＡ、ノート型ＰＣなどの電池駆動型の情報端末機器である。電子機器１０００は、電源回路１００、電池２００、電源キー２１０、ＣＰＵ３００を備える。
【００２２】
ＣＰＵ３００は、電子機器１０００全体を制御し、さまざまな演算処理を実行するプロセッサであって、電源回路１００により供給される電源電圧Ｖｄｄ１〜Ｖｄｄ３によって駆動される。以下、電源電圧Ｖｄｄ１〜Ｖｄｄ３を、単に電源電圧Ｖｄｄともいう。ＣＰＵ３００は、高効率動作のため、回路ブロックごとに、異なる電源電圧で動作するように構成されており、また電力供給も個別にオンオフできるように構成される。たとえば、電源電圧Ｖｄｄ１〜Ｖｄｄ３は、それぞれ、コアブロック、メモリブロック、入出力（Ｉ／Ｏ）ブロックへと供給される。また、ＣＰＵ３００には、電源回路１００からリセット信号ＲＳＴが入力される。リセット信号ＲＳＴは、電源回路１００から、ＣＰＵ３００に対して、電源電圧Ｖｄｄの供給が完了した旨を通知し、あるいは低電圧状態を通知する信号である。
【００２３】
実際には、電源回路１００により駆動される負荷は、ＣＰＵ３００に限定されるものではなく、これに代えて、あるいはこれに加えて、その他のＤＳＰや、発光ダイオードなどが駆動されてもよい。
【００２４】
電源キー２１０は、電子機器１０００の電源のオンオフをユーザが指示するための入力装置であって、電子機器１０００が非動作状態において、ユーザが電源キー２１０を、所定時間Ｔｐ１、押下し続けると、起動を開始する。電源キー２１０は、押下される間、ハイレベルとなる起動信号（パワーオン信号）ＰＷＲ＿ＯＮを電源回路１００へと出力する。
【００２５】
電池２００は、Ｌｉイオン電池などの２次電池であって、２Ｖから４．２Ｖ程度の電池電圧Ｖｂａｔを出力する。電池電圧Ｖｂａｔは、電力消費によって低下していくとともに、充電によって上昇する。
【００２６】
電源回路１００は、入出力用の端子として、電池端子１０２、リセット端子１０４、電源端子１０６、１０８、１１０、ＡＣ端子１１２、パワーオン端子１１４を備える。電池端子１０２には、電池２００が接続される。リセット端子１０４、電源端子１０６、１０８、１１０は、いずれもＣＰＵ３００と接続される。ＡＣ端子１１２は、外部の電源回路に接続される。外部の電源回路は、たとえば、商用交流電圧を、直流電圧に変換するいわゆるＡＣアダプタである。パワーオン端子１１４には、上述の起動信号ＰＷＲ＿ＯＮが入力される。
【００２７】
ＣＰＵ３００に供給される電源電圧Ｖｄｄは、２Ｖ、あるいはそれ以下の所定電圧に安定化されている必要がある。一方で、電池２００の電池電圧Ｖｂａｔは、２Ｖ〜４．２Ｖ程度である。そこで、電源回路１００は、電池２００から供給される電池電圧Ｖｂａｔを降圧し、電池電圧Ｖｂａｔの値によらない一定値に安定化して、ＣＰＵ３００へと供給する。
【００２８】
電源回路１００は、ＵＶＬＯ回路１０、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４、充電回路４０を備える。充電回路４０には、ＡＣ端子１１２にＡＣアダプタが接続されると、直流電圧Ｖｅｘｔが供給される。このとき、充電回路４０は、電池２００に充電電流を供給して、電池２００を４．２Ｖ程度まで充電する。
【００２９】
第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、電池端子１０２を介して電池電圧Ｖｂａｔが供給される。第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４は、リニアレギュレータであって、それぞれ、電池電圧Ｖｂａｔを降圧して、安定化された電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力し、電源端子１０６、１０８、１１０を介してＣＰＵ３００へと出力する。
【００３０】
ＵＶＬＯ回路１０は、入力電圧としての電池電圧Ｖｂａｔが入力されるとともに、起動信号ＰＷＲ＿ＯＮが入力されている。
【００３１】
ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔを監視し、監視される電池電圧Ｖｂａｔが所定の条件を満たすか否かを判定する。そして、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが所定の条件を満たした状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなると、所定のシーケンスを実行する。本実施の形態において、ＵＶＬＯ回路１０は、電池電圧Ｖｂａｔが、予め決められたしきい値電圧よりも高いとき、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４を順番に起動し、起動が完了すると、ＣＰＵ３００に対してリセット信号ＲＳＴを出力する。
【００３２】
ＵＶＬＯ回路１０から、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４には、それぞれ第１シーケンス信号ＳＥＱ１、第２シーケンス信号ＳＥＱ２、第３シーケンス信号ＳＥＱ３が出力されている。ＵＶＬＯ回路１０は、起動可能な状態となると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルに切り換える。第１レギュレータ回路３０〜第３レギュレータ回路３４は、ハイレベルのシーケンス信号ＳＥＱ１〜ＳＥＱ３が入力されると、安定化動作を開始し、電源電圧Ｖｄｄ１〜Ｖｄｄ３を出力する。
【００３３】
以下、図１に戻り、ＵＶＬＯ回路１０の構成および動作を説明する。ＵＶＬＯ回路１０は、電圧比較部２０、起動回路１６、電圧制御部１８を備える。
【００３４】
電圧比較部２０は、入力電圧としての電池電圧Ｖｂａｔを、所定のしきい値電圧Ｖｔｈと比較し、Ｖｂａｔ＞ＶｔｈのときハイレベルとなるＵＶＬＯ信号（以下、比較信号ともいう）Ｓ＿ＵＶＬＯを出力する。電圧比較部２０におけるしきい値電圧Ｖｔｈは、電源回路１００の状態に応じて適宜切り換えられてもよい。たとえば、しきい値電圧Ｖｔｈにはヒステリシスが設定される。なお、電圧比較部２０は、電池電圧Ｖｂａｔを直接、しきい値電圧Ｖｔｈと比較してもよいし、抵抗などによって分圧して、しきい値電圧Ｖｔｈと比較してもよい。本実施の形態では、直接比較するものとする。
【００３５】
本実施の形態において、電圧比較部２０のしきい値電圧Ｖｔｈは、第１電圧値Ｖｔｈ１と、第１電圧値Ｖｔｈ１より低く設定される第２電圧値Ｖｔｈ２が切り換え可能に構成される。ここで、第１電圧値Ｖｔｈ１は、ＣＰＵ３００が、動作可能であって、さらに、非起動状態から起動状態へと移行可能な電圧より高く設定される。一方、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が、非起動状態から起動状態への移行は不可能であるが、動作は可能である電圧より高く設定される。この条件で第１、第２電圧値を設定すると、Ｖｔｈ１＞Ｖｔｈ２となる。第１電圧値Ｖｔｈ１、第２電圧値Ｖｔｈ２は、ＣＰＵ３００が安定に動作可能な電圧に応じて適宜設定すればよく、たとえば、Ｖｔｈ１＝２．４Ｖ、Ｖｔｈ２＝２．８Ｖに設定される。
【００３６】
起動回路１６は、電圧比較部２０から出力される比較信号Ｓ＿ＵＶＬＯと、ＵＶＬＯ回路１０が搭載される電子機器１０００の起動を指示する起動信号ＰＷＲ＿ＯＮと、を受ける。起動回路１６は、ＵＶＬＯ信号Ｓ＿ＵＶＬＯがハイレベル、すなわち、Ｖｂａｔ＞Ｖｔｈを示す状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなって起動が指示されると、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３を順にハイレベルとし、その後リセット信号ＲＳＴをハイレベルとする。
【００３７】
図３は、実施の形態に係る起動回路１６の構成を示す回路図である。起動回路１６は、比較信号Ｓ＿ＵＶＬＯがハイレベルの状態、すなわち、電池電圧Ｖｂａｔがしきい値電圧Ｖｔｈより高い状態において、起動信号ＰＷＲ＿ＯＮがハイレベルとなり起動が指示されると、所定のシーケンスを実行する。起動回路１６は、オシレータ５０、シーケンス回路５２、ＡＮＤゲート５６を含む。
【００３８】
オシレータ５０は、イネーブル端子ＥＮを備え、クロック信号ＣＫを生成する。オシレータ５０は、イネーブル端子にハイレベルが入力される期間、動作状態となり、クロック信号ＣＫの生成を開始する。
【００３９】
ＡＮＤゲート５６は、比較信号Ｓ＿ＵＶＬＯと起動信号ＰＷＲ＿ＯＮの論理積を、シーケンスオン信号ＳＥＱ＿ＯＮとして出力する。シーケンス回路５２は、シーケンスオン信号ＳＥＱ＿ＯＮおよびオシレータ５０から出力されるクロック信号ＣＫを受ける。シーケンス回路５２は、起動信号ＰＷＲ＿ＯＮがハイレベルに遷移し、シーケンスオン信号ＳＥＱ＿ＯＮがハイレベルとなると、内部のタイマ回路５４によって、クロック信号ＣＫをカウントして時間を測定し、所定のタイミングで、第１シーケンス信号ＳＥＱ１〜第３シーケンス信号ＳＥＱ３およびリセット信号ＲＳＴを順次、ハイレベルに切り換える。
【００４０】
また、タイマ回路５４には、タイムアウト時間Ｔｐ３が設定されている。タイマ回路５４は、クロック信号ＣＫをカウントして、タイムアウトすると、オシレータ５０のディスエーブル端子ＤＩＳに信号を送信し、オシレータ５０の動作を停止する。タイムアウト時間Ｔｐ３は、起動回路１６による起動シーケンスに要する時間Ｔｐ２よりも十分に長く設定する。
【００４１】
以上のように構成された電源回路１００の動作について説明する。図４は、本実施の形態に係るＵＶＬＯ回路１０を含む電源回路１００の起動時の動作状態を示すタイムチャートである。
【００４２】
図４は、上から順に、起動信号ＰＷＲ＿ＯＮ、第１シーケンス信号ＳＥＱ１、第２シーケンス信号ＳＥＱ２、第３シーケンス信号ＳＥＱ３、リセット信号ＲＳＴ、オシレータ５０の動作状態を示す。図４のタイムチャートでは、Ｖｂａｔ＞Ｖｔｈが成り立っているものとし、したがって、起動信号ＰＷＲ＿ＯＮの論理値と、シーケンスオン信号ＳＥＱ＿ＯＮの論理値は等しいものとする。
【００４３】
時刻ｔ０にユーザが電源キー２１０を押下すると、起動信号ＰＷＲ＿ＯＮがハイレベルとなる。これを受けて、オシレータ５０が動作を開始し、クロック信号ＣＫの生成を開始する。シーケンス回路５２は、時刻ｔ０にハイレベルとなるシーケンスオン信号ＳＥＱ＿ＯＮによって、クロック信号ＣＫのカウントを開始し、時間を測定する。シーケンス回路５２は、時刻ｔ０から時間τ１経過後の時刻ｔ１に、第１シーケンス信号ＳＥＱ１をハイレベルとし、時間τ２経過後の時刻ｔ２に、第２シーケンス信号ＳＥＱ２をハイレベルとし、時間τ３経過後の時刻ｔ３に、第３シーケンス信号ＳＥＱ３をハイレベルとし、第１レギュレータ回路３０、第２レギュレータ回路３２、第３レギュレータ回路３４を順次立ち上げ、ＣＰＵ３００に電圧を供給する。
【００４４】
さらに、第３レギュレータ回路３４に立ち上がりを指示した時刻ｔ３から、時間τ４経過後の時刻ｔ４にリセット信号ＲＳＴをハイレベルに切り換え、ＣＰＵ３００に対して、起動の完了を通知する。
【００４５】
その後、時刻ｔ５に、ユーザが、電源キー２１０の押下をやめると、起動信号ＰＷＲ＿ＯＮがローレベルに遷移し、これによってオシレータ５０は停止する。
【００４６】
このように、本実施の形態に係る電源回路１００によれば、オシレータ５０は、電源キー２１０が押下される期間ｔ０〜ｔ１においてオンとなり、その後、オフとなる。電源キーの押下が有効と認識されるために、キーが押下されるべき時間Ｔｐ１とし、一連の起動シーケンスを完了するまでの時間Ｔｐ２とすると、Ｔｐ１＞Ｔｐ２の条件が成り立つ場合には、起動シーケンスが完了した後に、起動信号ＰＷＲ＿ＯＮがローレベルに遷移するため、起動シーケンス中には、オシレータ５０を適切に動作させることができるとともに、起動シーケンスの完了後には、オシレータ５０を停止することができる。その結果、起動シーケンス終了後において、クロック信号ＣＫが不要な期間、オシレータ５０による電力消費を低減することができる。
【００４７】
また、タイマ回路５４にタイムアウト時間Ｔｐ３を設定しておくことにより、ユーザによって電源キー２１０が押下され続けた場合にも、起動完了後に、適切にオシレータ５０を適切に停止させることができる。また、タイムアウト時間を設定することにより、電源キー２１０以外からの起動信号にも対応することが可能となる。たとえば、起動信号は、携帯電話端末の外部機器との接続用に設けられたコネクタの状態に応じて変化する信号であってもよい。この場合にも、タイムアウト時間を、起動回路１６による起動シーケンスの完了時間Ｔｐ２より長く設定しておくことにより、確実にオシレータ５０を停止することが可能となる。
【００４８】
また、本実施の形態では、オシレータ５０のオンオフを、電源キー２１０の押下の有無に直接対応付けるため、回路を簡素化することができる。また、タイムアウトによりオシレータ５０を停止する機能も、起動回路１６の内部のタイマ回路５４を利用するため、回路規模を大きくすることなく、低消費電力化を図ることができる。
【００４９】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【００５０】
たとえば、実施の形態では、ＣＰＵ３００に電源電圧を供給するシーケンスを制御する場合について説明したが、本発明はこれに限定されるものではなく、別の回路ブロックに対する起動、終了シーケンスを制御してもよい。
【００５１】
また、電源回路１００の第１レギュレータ回路３０〜第３レギュレータ回路３４は、シリーズレギュレータ（ＬＤＯ：Ｌｏｗ  Ｄｒｏｐ  Ｏｕｔｐｕｔ）であってもよいし、スイッチングレギュレータであってもよい。また、チャージポンプ回路であってもよい。
【００５２】
さらに、実施の形態に係るＵＶＬＯ回路１０の用途は、電源回路１００に限定されるものではなく、入力電圧を監視して、他の回路ブロックの起動シーケンスを制御するさまざまなアプリケーションに利用することができる。
【００５３】
また、ＵＶＬＯ回路１０により監視される入力電圧は、電池から出力される電圧に限定されず、その他の電圧であってもよい。また、実施の形態では、起動信号として、電源キーの状態に応じた信号ＰＷＲ＿ＯＮであったが、ＵＶＬＯ回路１０は、他の起動信号を参照してもよい。たとえば、他の起動信号としては、電池２００が、充電中か否かの状態に応じた信号であってもよい。これは、たとえば、ＡＣ端子１１２に電圧が供給されているか否かにより判定することができる。また、ＵＶＬＯ回路１０は、これらの複数の起動信号を論理演算した結果得られる信号と、比較信号Ｓ＿ＵＶＬＯとにもとづいて、しきい値電圧Ｖｔｈを切り換えてもよい。
【００５４】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００５５】
【図１】実施の形態に係るＵＶＬＯ回路の構成を示す回路図である。
【図２】図１のＵＶＬＯ回路が好適に使用される電源回路および電子機器全体のブロック図である。
【図３】実施の形態に係る起動回路の構成を示す回路図である。
【図４】本実施の形態に係るＵＶＬＯ回路を含む電源回路の起動時の動作状態を示すタイムチャートである。
【符号の説明】
【００５６】
１０  ＵＶＬＯ回路、  １６  起動回路、  ２０  電圧比較部、  ３０  第１レギュレータ回路、  ３２  第２レギュレータ回路、  ３４  第３レギュレータ回路、  ４０  充電回路、  ５０  オシレータ、  ５２  シーケンス回路、  ５４  タイマ回路、  １００  電源回路、  １０２  電池端子、  １０４  リセット端子、  １０６  電源端子、  １０８  電源端子、  １１０  電源端子、  １１２  ＡＣ端子、  １１４  パワーオン端子、  ２００  電池、  ２１０  電源キー、  ３００  ＣＰＵ、  １０００  電子機器。
【図１】
2007306646.tif 000003
【図２】
2007306646.tif 000004
【図３】
2007306646.tif 000005
【図４】
2007306646.tif 000006