(57)【要約】【課題】光に曝される環境下で用いられる薄膜トランジスタの信頼性を向上させる。【解決手段】基板１０上に遮光層１１が形成され、さらに遮光層１１を覆うバッファ膜１２が形成される。バッファ膜１２上には、アモルファスシリコン層が形成される。そのアモルファスシリコン層に対してレーザーアニールが行われ、ポリシリコン層１３が形成される。次に、ポリシリコン層１３を所定のパターンにパターニングする。ここで、所定のパターンは、遮光層１１と同一の形状であるが、僅かに遮光層１１より広く、遮光層１１の段差が反映されたバッファ膜１２の第１の傾斜面１２Ｓを覆うことができるパターンである。ここで、ポリシリコン層１３の端部には、ポリシリコンの結晶成長の進行による突起１３Ｃが形成されていない。さらに、ポリシリコン層１３を覆うゲート絶縁膜１４、ゲート電極１５が形成される。【選択図】  図２
2007201076.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一部上に形成された金属からなる遮光層と、
前記基板上に形成され前記遮光層を覆うバッファ膜と、
前記バッファ膜上に形成され、前記遮光層のパターンと実質的に一致するパターンを有するポリシリコン層と、
前記バッファ膜上に形成され前記ポリシリコン層を覆うゲート絶縁膜と、
前記ゲート絶縁膜の一部上に形成され前記ポリシリコン層と対向するゲート電極と、
を備えていることを特徴とする半導体装置。
【請求項２】
前記バッファ膜は、前記遮光層の段差を反映した傾斜面を有しており、
前記ポリシリコン層の一部は、前記バッファ膜の前記傾斜面を覆っていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ポリシリコン層の端は、テーパー形状を有していることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
基板の一部上に金属からなる遮光層を形成する工程と、
前記遮光層を覆うように前記基板上にバッファ膜を形成する工程と、
前記バッファ膜の全面上にアモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層に対してレーザーアニールを行い、ポリシリコン層を形成する工程と、
前記ポリシリコン層を、前記遮光層のパターンと実質的に一致するパターンを有するようにパターニングする工程と、
前記ポリシリコン層を覆うように前記バッファ膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の一部上に前記ポリシリコン層と対向するゲート電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記バッファ膜は、前記遮光層の段差を反映した傾斜面を有するように形成され、
前記ポリシリコン層をパターニングする工程では、前記ポリシリコン層の一部は、前記バッファ膜の前記傾斜面を覆うように形成されることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記ポリシリコン層をパターニングする工程では、
前記ポリシリコン層の端を、テーパー形状に加工することを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、光に曝される環境下で用いられる薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型の液晶表示装置では、ガラス基板上においてマトリクス状に配置された複数の表示画素に、画素選択用の薄膜トランジスタが形成されている。
【０００３】
図４は従来例に係る薄膜トランジスタの平面図である。また、図５は図４のＹ−Ｙ線に沿った断面図であり、薄膜トランジスタのゲート幅方向に沿った断面を示している。
【０００４】
この薄膜トランジスタの製造方法の一例を挙げると以下の通りである。まず、図４及び図５に示すように、ガラス基板等の絶縁基板である基板３０上に、例えばプラズマＣＶＤ（Plasma Chemical Vapor deposition）によりシリコン酸化膜もしくはシリコン窒化膜等の絶縁膜からなるバッファ膜３２を形成する。そして、バッファ膜３２上に、アモルファスシリコン層を例えば約５０ｎｍの膜厚を以って形成する。その後、アモルファスシリコン層をレーザーアニールにより結晶化して、ポリシリコン層３３を形成する。
【０００５】
次に、ポリシリコン層３３をアイランド状のパターンにエッチングする。このとき、テーパー加工、即ち、アイランド状のポリシリコン層３３の端部がテーパー形状となるエッチングの条件でエッチングを行う。そして、このエッチング後に薄膜トランジスタの閾値電圧（threshold voltage）を制御する必要がある場合は、ポリシリコン層に対して不純物のイオン注入を行う。
【０００６】
その後、例えばプラズマＣＶＤにより、シリコン酸化膜等から成りポリシリコン層３３を被覆するゲート絶縁膜３４を形成する。ゲート絶縁膜３４上にはモリブデンやクロム等から成るゲート電極３５が形成される。その後、ゲート電極３５をマスクとしてポリシリコン層３３に対して不純物をイオン注入し、ソース及びドレインを形成する。この不純物はＮチャネル型の薄膜トランジスタの場合には、リンまたはヒ素である。ソースとドレインの間の領域はチャネルとなる。
【０００７】
さらに、ゲート電極３５を覆う層間絶縁膜３６が形成される。層間絶縁膜３６にはコンタクトホールＣＨが設けられ、そのコンタクトホールＣＨを通してポリシリコン層３３と接続されたソース電極３７Ｓ及びドレイン電極３７Ｄが形成される。そして、必要に応じて、感光性材料等からなり、ソース電極３７Ｓ、ドレイン電極３７Ｄ及び層間絶縁膜３６を覆う平坦化膜３８が形成される。
【０００８】
なお、関連する技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２００５−１１７０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来例に係る薄膜トランジスタでは、ポリシリコン層３３には、外光、表示光、もしくはそれらの反射光が入射して、光リーク電流が生じる場合があった。
【００１０】
また、ポリシリコン層３３上には、ポリシリコンの結晶からなる突起３３Ｃが形成されていた。そのため、ポリシリコン層３３の端部の近傍の領域Ｂでは、突起３３Ｃにより、ゲート絶縁膜３４の被覆性が低下し、静電破壊に対する耐性が低下するという問題が生じていた。
【課題を解決するための手段】
【００１１】
本発明は、上記課題に鑑みて為されたものであり、薄膜トランジスタの信頼性を向上させるものである。
【００１２】
本発明の半導体装置は、基板と、基板の一部上に形成された金属からなる遮光層と、基板上に形成され遮光層を覆うバッファ膜と、バッファ膜上に形成され、遮光層のパターンと実質的に一致するパターンを有するポリシリコン層と、バッファ膜上に形成されポリシリコン層を覆うゲート絶縁膜と、ゲート絶縁膜の一部上に形成されポリシリコン層と対向するゲート電極と、を備えていることを特徴とする。
【００１３】
また、本発明の半導体装置の製造方法は、基板の一部上に金属からなる遮光層を形成する工程と、遮光層を覆うように基板上にバッファ膜を形成する工程と、バッファ膜の全面上にアモルファスシリコン層を形成する工程と、アモルファスシリコン層に対してレーザーアニールを行い、ポリシリコン層を形成する工程と、ポリシリコン層を、遮光層のパターンと実質的に一致するパターンを有するようにパターニングする工程と、ポリシリコン層を覆うようにバッファ膜上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の一部上にポリシリコン層と対向するゲート電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明の半導体装置、即ち薄膜トランジスタ及びその製造方法によれば、遮光層を設けることにより光リーク電流を極力抑止できる。また、ポリシリコン層の端ではポリシリコンの結晶成長が不十分となって突起が生じないため、ゲート絶縁膜の膜厚を十分に保つことが可能となり、静電破壊に対する耐性を従来例に比して高めることができる。結果として、薄膜トランジスタの信頼性を向上させることができる。さらに、サブトランジスタ効果を極力低減することができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施形態に係る半導体装置、即ち薄膜トランジスタついて図面を参照して説明する。まず、本実施形態の薄膜トランジスタの平面的な概略構成について説明する。図１は、本発明の実施形態に係る薄膜トランジスタを示す平面図である。
【００１６】
図１に示すように、基板１０上に、遮光層１１、不図示のバッファ膜、能動層であり遮光層１１と重畳するポリシリコン層１３、不図示のゲート絶縁膜が積層されている。さらに、ポリシリコン層１３と重畳するように、ゲート電極１５が形成されている。その上には、コンタクトホールＣＨが設けられた不図示の層間絶縁膜が形成されている。それらのコンタクトホールＣＨを通して、ポリシリコン層１３のソース及びドレインとそれぞれ接続されたソース電極１７Ｓ及びドレイン電極１７Ｄが形成されている。さらに、ソース電極１７Ｓ及びドレイン電極１７Ｄを覆う不図示の平坦化膜が形成されている。
【００１７】
次に、本実施形態の薄膜トランジスタの製造方法について、その断面図を参照して説明する。図２（Ａ）は、図１のＸ−Ｘ線に沿った断面図であり、図２（Ｂ）は図２（Ａ）の部分拡大図である。なお、図２（Ｂ）は、後述するレーザーアニール工程を示しており、ポリシリコン層１３のパターニングを行う前の状態を示している。
【００１８】
まず、ガラス基板等の絶縁基板である基板１０上に、モリブデンもしくはクロム等の金属からなる遮光層１１が形成される。遮光層１１は、十分な遮光性を保つ膜厚として、例えば１００ｎｍ以上の膜厚を以って形成される。そして、ポリシリコン層１３の形成領域と重畳する領域以外を除去するパターンを以って、遮光層１１がエッチングされる。これにより、遮光層１１はアイランド状にパターニングされる。ここで、遮光層１１の端部は、必要に応じてテーパー加工、即ち、テーパー形状に加工されてもよい。この遮光層１１は、後述するポリシリコン層１３に入射する外光、表示画素の表示光、及びそれらの反射光により、光リーク電流が生じることを抑止するものである。
【００１９】
次に、基板１０上に、例えばプラズマＣＶＤ（Plasma Chemical Vapor deposition）により、遮光層１１を覆うようにして、シリコン酸化膜もしくはシリコン窒化膜等の絶縁膜からなるバッファ膜１２が形成される。このとき、バッファ膜１２には、遮光層１１の辺に沿って、遮光層１１と基板１０との段差が反映された第１の傾斜面１２Ｓが形成される。
【００２０】
次に、バッファ膜１２上に、アモルファスシリコン層が、例えば約５０ｎｍの膜厚を以って形成される。その後、例えばエキシマレーザーアニール等のレーザーアニールにより、アモルファスシリコン層が結晶化され、ポリシリコン層１３が形成される。なお、ポリシリコン層１３には、遮光層１１の辺に沿って、バッファ膜１２の第１の傾斜面１２Ｓが反映された第２の傾斜面１３Ｓが形成される。
【００２１】
ここで、ポリシリコン層１３の平坦部では、上記レーザーアニールによってポリシリコンの結晶成長が進行してなる突起１３Ｃが形成される。一方、第２の傾斜面１３Ｓにおけるポリシリコンの結晶成長は、ポリシリコンの平坦部に比して進まない。即ち、ポリシリコン層１３の第２の傾斜面１３Ｓでは、突起１３Ｃは形成されない。
【００２２】
このようなポリシリコン層１３の平坦部と第２の傾斜面１３Ｓにおける結晶成長の進行の差異は、次のような理由によるものと考えられる。即ち、図２（Ｂ）に示すように、ポリシリコン層１３の第２の傾斜面１３Ｓにおける膜厚Ｌ２は、平坦部における膜厚Ｌ１に比して厚い。そのため、レーザーアニールの際、ポリシリコン層１３の傾斜面１３Ｓでは、その膜厚Ｌ２が厚い分、十分な結晶成長のためには平坦部に比して高いエネルギーが必要となる。従って、平坦部を十分に結晶成長させて結晶化するエネルギーが与えられたとしても、傾斜部１３Ｓでは、十分な結晶成長のために必要なエネルギーが得られずに微結晶化されるに止まる。結果として、第２の傾斜面１３Ｓでは、ポリシリコンの結晶成長は十分に進行せず、突起１３Ｃは形成されない。
【００２３】
次に、ポリシリコン層１３がエッチングされ、所定のパターンにパターニングされる。ここで、上記所定のパターンは、前記遮光層１１のパターンと実質的に一致するパターンを有している。即ち、上記所定のパターンは、遮光層１１と同一の形状であるが、遮光層１１の端より僅かに広く、バッファ膜１２の第１の傾斜面１２Ｓを覆う第２の傾斜面１３Ｓを残存させることができるパターンである。なお、このパターニングの際、好ましくは、ポリシリコン層１３の端は、所定のエッチング条件によるエッチングによって、テーパー加工、即ちテーパー形状に加工される。
【００２４】
次に、薄膜トランジスタの閾値電圧（threshold voltage）を制御するため、ポリシリコン層１３に対して不純物のイオン注入を行う。この不純物はＮチャネル型の薄膜トランジスタの場合には、通常ボロンである。
【００２５】
その後、例えばプラズマＣＶＤにより、シリコン酸化膜等から成りポリシリコン層１３を覆うゲート絶縁膜１４を形成する。ゲート絶縁膜１４上には、ポリシリコン層１３の一部と重畳するようにして、モリブデンもしくはクロム等から成るゲート電極１５が形成される。
【００２６】
その後、ゲート電極１５をマスクとしてポリシリコン層１３に対して不純物をイオン注入し、ソース及びドレインを形成する。この不純物はＮチャネル型の薄膜トランジスタの場合には、リンまたはヒ素である。ソースとドレインの間の領域はチャネルとなる。
【００２７】
さらに、ゲート電極１５を覆う層間絶縁膜１６が形成される。層間絶縁膜１６にはコンタクトホールＣＨが設けられ、そのコンタクトホールＣＨを通してポリシリコン層１３と接続されたソース電極１７Ｓ及びドレイン電極１７Ｄが形成される。そして、必要に応じて、感光性材料等からなり、ソース電極１７Ｓ、ドレイン電極１７Ｄ及び層間絶縁間膜１６を覆う平坦化膜１８が形成される。こうして、薄膜トランジスタが完成する。
【００２８】
上記構成によれば、遮光層１１により、ポリシリコン層１３に入射する光を遮光することができるため、薄膜トランジスタに光リーク電流が生じることを極力抑止することができる。
【００２９】
さらに、ポリシリコン層１３の端部では、ポリシリコンの結晶成長による突起１３Ｃが形成されていないため、その端部の近傍の領域Ａでは、ゲート絶縁膜１４の膜厚が従来例のように薄くならない。即ち、薄膜トランジスタの静電破壊に対する耐性を従来例に比して高めることができる。
【００３０】
また、上記実施形態に付随する効果として、以下に示すようなサブトランジスタを起因とする効果の抑制を挙げることができる。一般的に、薄膜トランジスタを構成するポリシリコン層に対してテーパー加工すると、ポリシリコン層の平坦部に主たるメイントランジスタが形成され、テーパー加工されたポリシリコン層の端部、即ちテーパー部には従たるサブトランジスタが形成されることになる。
【００３１】
ここで、上記サブトランジスタに起因する効果（以降、「サブトランジスタ効果」と略称する）について説明する。図３は、従来例に係る薄膜トランジスタのゲート電圧とドレイン電流の関係を示す特性図である。図３に示すように、サブトランジスタの閾値電圧はメイントランジスタの閾値電圧より低い。即ち、観測値として示された薄膜トランジスタ全体の閾値電圧は、メイントランジスタの閾値電圧よりも低くなる。このサブトランジスタ効果のため、薄膜トランジスタのソース−ドレイン間のリーク電流が増加する。
【００３２】
特に、アクティブマトリクス型の液晶表示装置では、画素領域の周辺回路の消費電力が上がらないように、ゲート電圧０Ｖの時（薄膜トランジスタのオフ時）に流れるドレイン電流を抑える必要がある。そのため、サブトランジスタ効果によるリーク電流を抑えるためには、メイントランジスタの閾値電圧を高めに設定する必要があり、結果として、薄膜トランジスタの駆動能力が低下するという問題があった。
【００３３】
これに対して、本実施形態では、ポリシリコン層１３の端部では、ポリシリコンの結晶成長の進行が十分でないため、キャリアの移動度が小さくなり、サブトランジスタの機能が低下する。即ち、薄膜トランジスタに寄与する上記サブトランジスタ効果が抑制されるため、薄膜トランジスタのオフ時におけるリーク電流を従来例に比して低減させることが可能となる。
【００３４】
なお、上記実施形態の薄膜トランジスタは、例えば液晶表示装置の表示画素に配置された画素選択用の薄膜トランジスタであるものとしたが、本発明はこれに限定されない。即ち、本発明は、外光等の光に曝される可能性のあるものであれば、液晶表示装置以外の表示装置、もしくは、表示装置以外の装置に配置される薄膜トランジスタに対しても適用される。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る薄膜トランジスタを示す平面図である。
【図２】図１のＸ−Ｘ線に沿った断面図である。
【図３】薄膜トランジスタのゲート電圧とドレイン電流の関係を示す特性図である。
【図４】従来例に係る薄膜トランジスタを示す平面図である。
【図５】図４のＹ−Ｙ線に沿った断面図である。
【符号の説明】
【００３６】
１０，３０  基板              １１  遮光層            １２，３２  バッファ膜
１２Ｓ  第１の傾斜面          １３，３３  ポリシリコン層
１３Ｃ，３３Ｃ  突起          １３Ｓ  第２の傾斜面    １４，３４  ゲート絶縁膜
１５，３５  ゲート電極        １６，３６  層間絶縁膜
１７Ｄ，３７Ｄ  ドレイン電極                          １７Ｓ，３７Ｓ  ソース電極
１８，３８  平坦化膜
【図１】
2007201076.tif 000003
【図２】
2007201076.tif 000004
【図３】
2007201076.tif 000005
【図４】
2007201076.tif 000006
【図５】
2007201076.tif 000007