(57)【要約】 【課題】選択リセスエッチング工程を含む半導体素子の製造方法を簡略化し、安定的に高品質な半導体素子を製造することを目的とする。【解決手段】少なくとも、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層とが積層された構造を有する半導体基板を用いる半導体素子の製造方法において、  ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層をエッチングする工程を含み、且つ該工程で用いられるエッチング液に、安息香酸と過酸化水素水の混合溶液からなる混合溶液を用いることを特徴とする半導体素子の製造方法である。【選択図】なし【特許請求の範囲】
【請求項１】
少なくとも、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層とが積層された構造を有する半導体基板を用いる半導体素子の製造方法において、
ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層をエッチングする工程を含み、且つ該工程で用いられるエッチング液に、安息香酸と過酸化水素水の混合溶液を用いることを特徴とする半導体素子の製造方法。
【請求項２】
少なくとも、ＧａＡｓ層とＡｌＧａＡｓ層とが積層された構造を有する半導体基板を用いる半導体素子の製造方法において、
ＡｌＧａＡｓ層上に積層されたＧａＡｓ層をエッチングする工程を含み、且つ該工程で用いられるエッチング液に、安息香酸と過酸化水素水の混合溶液を用いることを特徴とする半導体素子の製造方法。
【請求項３】
半導体素子の製造方法の工程中の、ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層をエッチングする工程に用いられる、安息香酸と過酸化水素水の混合溶液からなるエッチング液。
【請求項４】
半導体素子の製造方法の工程中の、ＡｌＧａＡｓ層上に積層されたＧａＡｓ層をエッチングする工程に用いられる、安息香酸と過酸化水素水の混合溶液からなるエッチング液。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体素子の製造方法およびこれに用いられるエッチング液に関し、特に、ゲート電極形成前の選択エッチングおよびこれに用いられるエッチング液に関するものである。
【背景技術】
【０００２】
ＧａＡｓ系材料（ＩｎＧａＡｓ／ＩｎＡｌＡｓ材料や、ＧａＡｓ／ＡｌＧａＡｓ材料等）は、キャリア移動度の高い半導体材料であるので、電界効果トランジスタ（以下、「ＦＥＴ」という。）や、高電子移動度トランジスタ（以下、「ＨＥＭＴ」という場合がある。）等のリセス型化合物半導体素子に広く用いられている。
【０００３】
これらの半導体素子は、ＧａＡｓ基板上にソース電極  、ゲート電極、ドレイン電極が形成された構成をとる。
例えば、ＨＥＭＴの一般的製造方法を示すと、まずＧａＡｓ基板上にエピキシャル層（以下、「エピ層」という場合がある。）を成長させ、レジストにより所定のパターニングを行った後、ソース・ドレイン領域を分離するためイオン注入する。次に、金属膜を蒸着し、ソース電極、ドレイン電極を形成する。レジストにより所定のパターニングを行った後、エッチングによりリセス溝を形成し、そこに金属膜を蒸着してゲート電極を形成する。
【０００４】
このとき形成されるリセスエッチング溝の深さは、半導体素子のデバイス特性、例えば、しきい値電圧、ドレイン電流、相互コンダクタンス等に大きく影響するので、均一な深さのリセス溝が形成できるように制御する必要がある。
これを制御する方法として、コンタクトエピ層（例えばＩｎＧａＡｓ／ＩｎＡｌＡｓ系ではＩｎＧａＡｓ層）のエッチング速度と、バリアエピ層（例えばＩｎＧａＡｓ／ＩｎＡｌＡｓ系ではＩｎＡｌＡｓ層）のエッチング速度との比が無限大であるようなエッチング液を用いて、選択エッチングを行う方法がある（ここでのエッチング速度とは単位時間あたりにエッチングされるエッチング溝の深さで示される。）。この選択エッチングを行えば、エッチングの進行はバリアエピ層（ＩｎＡｌＡｓ層）上で止まり、エッチング深さを制御することができる。
【０００５】
選択エッチングにより、リセスエッチング溝を均一に形成する方法としては、例えば、ＩｎＧａＡｓ／ＩｎＡｌＡｓ積層構造を有する半導体基板において、リセスエッチング液にアンモニア水でｐＨ調整したクエン酸と過酸化水素水の混合溶液（クエン酸／アンモニア／過酸化水素混合水溶液）を用いる方法が提案されている（Ｎ．Ｙｏｓｈｉｄａ  ｅｔ  ａｌ．，ＩＥＥＥ  ＭＴＴ−Ｓ  Ｄｉｇｅｓｔ，１９９４，ＷＥＩＥ−１，ｐ．６４５〜Ｐ．６４８）。この方法によれば、エッチングの進行をＩｎＡｌＡｓエピ層上で止めることができ、ある程度リセス溝の深さを制御することが可能となった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、クエン酸／アンモニア／過酸化水素混合水溶液をエッチング液とした場合、クエン酸の粘度が高いため、エッチング液の粘度も高くなり、リセスエッチング溝の深さが不均一になる傾向がある。その結果、半導体素子のデバイス特性にもばらつきが生じやすくなり、安定的に高品質なＨＥＭＴを製造できないという問題がある。また、前記混合水溶液の選択性能は、水溶液のｐＨに大きく依存するので、エッチング液として用いる場合、厳密なｐＨ調整が必要となる。従って、半導体素子の製造工程中に、ｐＨのモニタリング等の工程を組込む必要があり、工程が長期化、複雑化するという問題もある。さらに、ｐＨ調整そのものが困難で再現性が悪く、この点でも安定的に高品質な半導体素子を製造できないという問題がある。
【０００７】
以上のことから本発明は、選択リセスエッチング工程を含む半導体素子の製造方法を簡略化し、安定的に高品質な半導体素子を製造できる方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は上記目的を達成するために、
（１）少なくとも、ＩｎＧａＡｓ層とＩｎＡｌＡｓ層とが積層された構造を有する半導体基板を用いる半導体素子の製造方法において、
ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層をエッチングする工程を含み、且つ該工程で用いられるエッチング液に、安息香酸と過酸化水素水の混合溶液からなる混合溶液を用いることを特徴としている。
【０００９】
また、
（２）少なくとも、ＧａＡｓ層とＡｌＧａＡｓ層とが積層された構造を有する半導体基板を用いる半導体素子の製造方法において、
ＡｌＧａＡｓ層上に積層されたＧａＡｓ層をエッチングする工程を含み、且つ該工程で用いられるエッチング液に、安息香酸と過酸化水素水の混合溶液からなる混合溶液を用いることを特徴としている。
【００１０】
さらに、本発明は、
（３）半導体素子の製造方法の工程中の、ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層をエッチングする工程に用いられる、安息香酸と過酸化水素水の混合溶液からなるエッチング液を特徴としている。
【００１１】
また、本発明は、
（４）半導体素子の製造方法の工程中の、ＡｌＧａＡｓ層上に積層されたＧａＡｓ層をエッチングする工程に用いられる、安息香酸と過酸化水素水の混合溶液からなるエッチング液を特徴としている。
【発明の効果】
【００１２】
本発明の製造方法によれば、エッチング液をｐＨ調製することなく、ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層、または、ＡｌＧａＡｓ層上に積層されたＧａＡｓ層を高選択的にエッチングできるので、高性能な半導体素子の製造工程が簡略化し、生産性が向上する。また、本発明にかかわるエッチング液は、上記したようにｐＨ調製が不要であるのみならず、粘度も低いので、選択エッチングにより形成されるリセスエッチング溝が均一となり、安定的に高品質なリセス型半導体素子を製造することができる。
【００１３】
本発明者らは、安息香酸酸と過酸化水素水のエッチング液はｐＨ調製が不要であり、かつ、ＩｎＡｌＡｓに対するＩｎＧａＡｓのエッチング選択性、およびＡｌＧａＡｓに対するＧａＡｓのエッチング選択性が高いことを見出し、本発明を完成するに至った。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施の形態を図１から図６までを参照して説明する。図１から図６までは本発明の第１の実施の形態および実施例１の製造工程を示す図である。
【００１５】
ＩｎＰ基板１１上に、有機金属の熱分解を利用した化学的気相成長法（ＭＯＣＶＤ法）またはＭＢＥ（モレキュラビームエピタキシー）法により、ＩｎＡｌＡｓバッファ層１２、ＩｎＧａＡｓチャネル層１３、ＩｎＡｌＡｓスペーサー層１４、例えばＳｉがドーピングされたＩｎＡｌＡｓ活性層１５、ＩｎＡｌＡｓバリア層１６、例えばＳｉがドーピングされたＩｎＧａＡｓコンタクト層１７を、この順に成長させる（図１参照）。以下、この積層構造を有するＩｎＰ基板をＩｎＰ−ＨＥＭＴ基板という。図２以降では、ＩｎＰ−ＨＥＭＴ基板中のＩｎＡｌＡｓバッファ層１２からＩｎＡｌＡｓ活性層１５を省略した。
【００１６】
次に、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト１８を塗布し、所定のマスクパターニングを行った後、ソース領域、ドレイン領域を形成するため、イオン注入装置等を用いて酸素イオンを注入する（図２参照）。レジスト１８を、酸素アッシングまたはアセトン等の有機溶剤で除去した後、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト１９を塗布し、所定のマスクパターニングを行い、さらに、電子ビーム蒸着装置（ＥＢ蒸着装置）等を用いてオ−ミック金属（ＯＭ金属、例えばＡｕ−Ｐｔ−Ｔｉ共晶等）２０を蒸着する（図３参照）。
【００１７】
次にレジスト１９およびレジスト１９上のＯＭ金属膜２０を、例えば、ジメチルホルムアミド（ＤＭＦ）等の有機溶剤を用いて除去した後、ＩｎＰ−ＨＥＭＴ基板全面にレジスト２１を塗布して所定のマスクパターニングを行う。次に、ＩｎＧａＡｓコンタクト層１７とＩｎＡｌＡｓバリア層１６を、エッチング液を用いて選択エッチングし、リセス溝２２を形成する（図４参照）。
【００１８】
次に、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト２３を塗布し、所定のマスクパターニングを行った後、例えばＥＢ装置等を用いて、ゲート金属２４（Ａｕ−Ｐｔ−Ｔｉの共晶等）を蒸着する（図５参照）。その後、例えばＤＭＦ等の有機溶剤を用いてレジスト２１、およびレジスト２３を除去する。この際、レジスト２３上のゲート金属膜２４も同時に除去され、リセス溝部にゲート電極２５が形成され、半導体素子を得る（図６参照）。
【００１９】
エッチング液には、安息香酸と過酸化水素水の混合溶液を用いる。これは、ｐＨを調製することなく、ＩｎＡｌＡｓ層上に積層されたＩｎＧａＡｓ層、または、ＡｌＧａＡｓ層上に積層されたＧａＡｓ層を選択的にエッチングするので、製造工程を簡略化することができる。
【００２０】
安息香酸は水に対し難溶解性であるので、この混合溶液の調製は、例えば、メタノール、エタノール、イソプロピルアルコール等のアルコールを用いて酸を溶解し、この溶液と過酸化水素水を混合して調製することができる。最適な混合比は、濃度３０％の過酸化水素水を、所定の濃度の酸を含むアルコール溶液に対して体積比で１／５以上５／１以下の範囲で混合すると、選択エッチング性能の点で好ましい。さらに、不純物の混入等を防止するため、調製時には高純度の試薬を用いることが好ましい。
【００２１】
以下に、本発明におけるエッチング液の調製例を示す。
超純水１，０００ｍｌに対して安息香酸（純度＞９９．５％）４ｇを溶解する。この希釈された安息香酸と濃度３０％の過酸化水素水を体積比で、５：１から１：５の範囲で混合し、エッチング液を調製する。
また、イソプロピルアルコール１００ｍｌに対して安息香酸（純度＞９９．５％）１０ｇを溶解し、この安息香酸のイソプロピルアルコール溶液と濃度３０％の過酸化水素水を体積比で５：１から１：５の範囲で混合し、エッチング液を調製することもできる。
【００２２】
エッチングには、従来から知られているリセスエッチングの方法を用いることができる。例えば、半導体基板を、アッシング装置等を用いて酸素アッシングした後、該半導体基板を前記エッチング液中へコンタクト層がエッチングされる所定の時間浸漬し、その後該半導体基板を水洗し、乾燥する方法等が挙げられる。
【００２３】
前記エッチング液は、ＡｌＧａＡｓ層上に積層されたＧａＡｓ層のエッチングに関しても、高選択性を示すので、ＧａＡｓ層とＡｌＧａＡｓ層とが積層された構造を有する半導体素子の製造方法にも適用することができる。尚、ＧａＡｓ層とＡｌＧａＡｓ層とが積層された構造を有するＩｎＰ−ＨＥＭＴ基板の作製方法は、前記ＩｎＧａＡｓ層とＩｎＡｌＡｓ層が積層されたＩｎＰ−ＨＥＭＴ基板の作製方法と同様である。
【実施例】
【００２４】
（実施例１）
＜エッチング液の調製＞
イソプロピルアルコール（純度９９．５％）１００ｍｌに対して安息香酸（純度９９．５％）１０ｇを溶解し、この安息香酸のイソプロピルアルコール溶液と濃度３０％の過酸化水素水５０ｍｌを混合し、エッチング液を調製した。
【００２５】
＜半導体素子の製造方法＞
ＩｎＰ基板１１上に、有機金属の熱分解を利用した化学的気相成長法（ＭＯＣＶＤ法）により、ＩｎＡｌＡｓバッファ層１２、ＩｎＧａＡｓチャネル層１３、ＩｎＡｌＡｓスペーサー層１４、ＳｉがドーピングされたＩｎＡｌＡｓ活性層１５、ＩｎＡｌＡｓバリア層１６、ＳｉがドーピングされたＩｎＧａＡｓコンタクト層１７を、この順に成長させた（図１参照）。以下、この積層構造を有するＩｎＰ基板をＩｎＰ−ＨＥＭＴ基板という。図２以降では、ＩｎＰ−ＨＥＭＴ基板中のＩｎＡｌＡｓバッファ層１２からＩｎＡｌＡｓ活性層１５を省略した。
【００２６】
次に、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト１８を塗布し、所定のマスクパターニングを行った後、ソース領域、ドレイン領域を形成するため、イオン注入装置（「ＮＨ−２０５」、日新電機社製）を用いて酸素イオンを注入した（図２参照）。レジスト１８を、酸素アッシングまたはアセトンで除去した後、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト１９を塗布し、所定のマスクパターニングを行い、さらに、電子ビーム蒸着装置（「ＥＶＣ−１５０１」、アネルバ社製）を用いてＡｕ−Ｐｔ−Ｔｉ共晶をオ−ミック金属として蒸着した（図３参照）。
【００２７】
次にレジスト１９およびレジスト１９上のＯＭ金属膜２０を、ジメチルホルムアミド（ＤＭＦ）を用いて除去した後、ＩｎＰ−ＨＥＭＴ基板全面にレジスト２１を塗布して所定のマスクパターニングを行った。次に、アッシング装置（ＩＰＣ社製）を用いて半導体基板を酸素アッシングした後、上記の調製法にて得られた安息香酸を含有するエッチング液中に、半導体基板を１０秒間浸漬し、その後、該半導体基板を水洗し、Ｎ２  ブローにより乾燥した。半導体基板上に、均一なリセスエッチング溝が形成された。
【００２８】
次に、ＩｎＰ−ＨＥＭＴ基板全面に、レジスト２３を塗布し、所定のマスクパターニングを行った後、電子ビーム蒸着装置（「ＥＶＣ−１５０１」、アネルバ社製）を用いて、Ａｕ−Ｐｔ−Ｔｉ共晶をゲート金属２４として蒸着した（図５参照）。その後、ＤＭＦを用いてレジスト２１、およびレジスト２３を除去すると、レジスト２３上のゲート金属膜２４も同時に除去され、リセス溝部にゲート電極が形成され、半導体素子が得られた（図６参照）。得られた半導体素子のデバイス特性は良好であった。
【図面の簡単な説明】
【００２９】
【図１】本発明の半導体素子の製造方法の工程の一部を示す図である。
【図２】本発明の半導体素子の製造方法の工程の他の一部を示す図である。
【図３】本発明の半導体素子の製造方法の工程の他の一部を示す図である。
【図４】本発明の半導体素子の製造方法の工程の他の一部を示す図である。
【図５】本発明の半導体素子の製造方法の工程の他の一部を示す図である。
【図６】本発明の半導体素子の製造方法の工程の他の一部を示す図である。
【符号の説明】
【００３０】
１１    ＩｎＰ基板
１２    ＩｎＡｌＡｓバッファ層
１３    ＩｎＧａＡｓチャネル層
１４    ＩｎＡｌＡｓスペーサ層
１５    ＳｉドープＩｎＡｌＡｓ活性層
１６    ＩｎＡｌＡｓバリア層
１７    ＩｎＧａＡｓコンタクト層
１８    レジスト  
１９    レジスト
２０    ＯＭ金属膜
２１    レジスト
２２    リセスエッチングされた溝
２３    レジスト
２４    ゲート金属膜
２５    ゲート電極
【図１】
2007019533.tif 000002
【図２】
2007019533.tif 000003
【図３】
2007019533.tif 000004
【図４】
2007019533.tif 000005
【図５】
2007019533.tif 000006
【図６】
2007019533.tif 000007