(57)【要約】【課題】プラズマダイシングを用いた半導体チップの製造において、抗折強度の低下による加工歩留まりの低下を防止することができる半導体チップの製造方法を提供することを目的とする。【解決手段】半導体ウェハを個々の半導体装置毎に分割して半導体チップ１ｄを製造する半導体チップの製造方法において、ストリートラインによって区画された領域を覆うマスクを形成した後にこのマスクの欠陥を検出するためのマスク検査を行い、マスク検査において合格と判定された半導体ウェハを対象としてプラズマダイシングを実行し、不合格と判定された半導体ウェハについては不良マスク除去を行った後に再度マスク形成を行うことにより、欠陥を含んだマスクによってプラズマダイシングを行うことに起因する不具合を防止し、抗折強度の低下による加工歩留まりの低下を防止することができる。【選択図】図１
2007019385.tif 000002
【特許請求の範囲】
【請求項１】
ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、
半導体ウェハの半導体装置形成面側に保護シートを貼り付ける保護シート貼付工程と、前記保護シートを貼り付けた半導体ウェハの裏面側を研磨して半導体ウェハを薄くする裏面研磨工程と、前記裏面研磨工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクの欠陥を検査するマスク検査工程と、前記マスク検査工程において合格と判定された半導体ウェハを対象として、前記マスクが形成された表面からプラズマを照射して前記半導体ウェハにおいて前記マスクで覆われていない部分を除去することによりこの半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、前記プラズマダイシング工程の後に前記マスクを除去するマスク除去工程と、分割された半導体チップと前記保護シートとを分離する分離工程とを含むことを特徴とする半導体チップの製造方法。
【請求項２】
前記マスク検査工程において、前記半導体装置形成面に開口するマスクのピンホール、マスクのエッジ形状、前記ストリートラインに位置する異物のうち少なくとも１つの欠陥を検査することを特徴とする請求項１記載の半導体チップの製造方法。
【請求項３】
前記マスク検査工程において不合格と判定された半導体ウェハを対象として、前記マスクを除去する不良マスク除去工程を行い、その後前記マスク形成工程以降の各工程を実行することを特徴とする請求項１または２記載の半導体チップの製造方法。
【請求項４】
前記不良マスク除去工程において、プラズマによるアッシングによりマスクを除去することを特徴とする請求項３記載の半導体チップの製造方法。
【請求項５】
前記不良マスク除去工程において、前記半導体ウェハの裏面を研磨して不良マスクを除去することを特徴とする請求項３記載の半導体チップの製造方法。
【請求項６】
前記不良マスク除去工程において、前記半導体ウェハの裏面を研磨して不良マスクを除去した後、この研磨によって半導体ウェハの裏面に形成された加工変質層を除去することを特徴とする請求項３記載の半導体チップの製造方法。
【請求項７】
前記裏面研磨工程によって前記半導体ウェハの裏面に形成された加工変質層を除去する加工変質層除去工程を、前記マスク形成工程の前に行うことを特徴とする請求項１乃至６のいずれかに記載の半導体チップの製造方法。
【請求項８】
前記マスク除去工程において、プラズマによるアッシングによりマスクを除去することを特徴とする請求項１乃至７のいずれかに記載の半導体チップの製造方法。
【請求項９】
前記マスク除去工程において、前記半導体ウェハの裏面を研磨してマスクを除去した後、この研磨によって半導体チップの裏面に形成された加工変質層を除去することを特徴とする請求項１乃至７のいずれかに記載の半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体装置が形成された半導体ウェハを個々の半導体ウェハに分割して半導体チップを製造する半導体チップの製造方法に関するものである。
【背景技術】
【０００２】
電子機器の基板などに実装される半導体チップは、ウェハ状態で回路パターン形成が行われた半導体装置を個片に切り出すことにより製造される。近年、半導体装置の薄化によりウェハ状態の半導体装置の取り扱い難度が増大したのに伴い、半導体ウェハを切断して個片の半導体装置毎に分割するダイシングを、プラズマエッチングによって行うプラズマダイシングが用いられるようになっている（例えば特許文献１参照）。
【０００３】
プラズマダイシングは、格子目状の分割位置を示すストリートライン以外の部位をレジスト膜によってマスキングした状態でプラズマエッチングすることにより、ストリートラインに沿って半導体ウェハを切断するものである。このプラズマダイシングに先だって行われるマスク形成は、予め機械的な研磨によって薄化された回路形成面の裏面にレジスト膜を形成し、このレジスト膜のストリートラインに相当する範囲をフォトリソグラフィーやレーザ加工などによって選択的に除去することによって行われる。
【特許文献１】特開２００４−１７２３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術に示すプラズマダイシングにおいては、形成されたマスクの種々の欠陥に起因して、ダイシング後の半導体チップの抗折強度が低下する不具合が生じる場合があった。すなわち、マスク形成は薄化のための機械研磨時に生じた微細な研磨痕が存在する研磨面を対象として行われるため、レジスト膜形成時において微細な研磨粉がストリートライン上に残留したり、またはフォトリソグラフィーによるマスクパターン形成時にこれらの異物の存在によってピンホールを誘発するような不具合が生じる場合がある。
【０００５】
そしてこのようなマスクに欠陥を含んだ状態でプラズマダイシングが行われると、ストリートラインが正常な形状で除去されずにダイシングエッジに切り欠きや突出部が存在した状態のまま半導体ウェハが切断されるエッジ不良や、マスクのピンホール部分の半導体ウェハがプラズマによってエッチングされて貫通孔が生じる致命的な欠陥が生じる。このように、従来のプラズマダイシングを用いた半導体チップの製造方法においては、マスクの欠陥に起因してダイシング後の半導体チップの抗折強度の低下によって加工歩留まりが低下するという問題点があった。
【０００６】
そこで本発明は、プラズマダイシングを用いた半導体チップの製造において、抗折強度の低下による加工歩留まりの低下を防止することができる半導体チップの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体チップの製造方法は、ストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを個々の半導体装置毎に分割して半導体チップを製造する半導体チップの製造方法であって、半導体ウェハの半導体装置形成面側に保護シートを貼り付ける保護シート貼付工程と、前記保護シートを貼り付けた半導体ウェハの裏面側を研磨して半導体ウェハを薄くする裏面研磨工程と、前記裏面研磨
工程の後、前記複数の領域を覆うマスクを半導体ウェハの裏面に形成するマスク形成工程と、前記マスクの欠陥を検査するマスク検査工程と、前記マスク検査工程において合格と判定された半導体ウェハを対象として、前記マスクが形成された表面からプラズマを照射して前記半導体ウェハにおいて前記マスクで覆われていない部分を除去することによりこの半導体ウェハを個々の半導体装置毎に複数の半導体チップに分割するプラズマダイシング工程と、前記プラズマダイシング工程の後に前記マスクを除去するマスク除去工程と、分割された半導体チップと前記保護シートとを分離する分離工程とを含む。
【発明の効果】
【０００８】
本発明によれば、ストリートラインによって区画された領域を覆うマスクを形成した後にこのマスクの欠陥を検査し、マスク検査において合格と判定された半導体ウェハを対象としてプラズマダイシングを実行することにより、欠陥を含んだマスクによってプラズマダイシングを行うことに起因する不具合を防止し、抗折強度の低下などによる加工歩留まりの低下を防止することができる。
【発明を実施するための最良の形態】
【０００９】
（実施の形態１）
図１は本発明の実施の形態１の半導体チップの製造方法のフロー図、図２、図３，図４，図５は本発明の実施の形態１の半導体チップの製造方法の工程説明図、図６は本発明の実施の形態１の半導体チップの製造過程におけるマスク欠陥の説明図である。
【００１０】
まず半導体チップの製造方法について、図１，図２に沿って各図を参照しながら説明する。この半導体チップの製造方法は、分割位置を示すストリートラインによって区画された複数の領域のそれぞれに半導体装置が形成された半導体ウェハを、個々の半導体装置毎に分割して半導体チップを製造するものである。
【００１１】
図１において、まず半導体ウェハに機械研磨時の保護用のシートを貼り付ける保護シート貼り付け工程が実行される（ＳＴ１）。すなわち、図２（ａ）に示すように、半導体ウェハ１の半導体装置形成面１ａ側に剥離可能な保護シート２を貼付ける。次いで、ウェハ裏面研磨工程が実行される（ＳＴ２）。すなわち、図３に示すように、半導体ウェハ１を保護シート２側を下面にした姿勢でチャックテーブル６に載置する。
【００１２】
そして保護シート２を貼り付けた半導体ウェハ１の裏面側を研磨ヘッド７によって機械研磨して、半導体ウェハ１を薄化する。これにより、当初約７５０μｍの厚みの半導体ウェハ１は、図２（ｂ）に示すように、６０μｍ程度の厚みｔまで薄化される。このウェハ裏面研磨においては、研磨面１ｂにはマイクロクラックを含む加工変質層１ｃが生成するため、これを除去する加工変質層除去工程がプラズマエッチングによって行われる（ＳＴ３）。
【００１３】
図４は、このプラズマエッチングのために用いられるドライエッチング装置１０の構成を示している。図４において、真空チャンバ１１の内部は減圧雰囲気下でプラズマ処理を行う処理室１２となっており、真空排気装置１５を駆動することにより、処理室１２の内部はプラズマ処理のための圧力まで減圧される。処理室１２の内部には、高周波電極１３およびシャワー電極１４が上下対向して配設されている。高周波電極１３の上面には、処理対象の半導体ウェハ１が保護シート２を下面側にして載置される。
【００１４】
高周波電極１３には高周波電源装置１６が電気的に接続されている。シャワー電極１４は接地部１８に接地されており、高周波電源装置１６を駆動することによって高周波電極１３とシャワー電極１４との間には高周波電圧が印加される。シャワー電極１４の下面には、複数のガス噴出孔１４ａが開口しており、ガス噴出孔１４ａはフッ素系のプラズマ処
理用ガスを供給するガス供給部１７に接続されている。
【００１５】
プラズマ処理に際しては、まず高周波電極１３上に半導体ウェハ１を載置し、処理室１２内を真空排気装置１５によって真空排気しながらガス供給部１７によって処理室１２内にフッ素系のプラズマ発生用ガス（ここでは六フッ化硫黄（ＳＦ６）とヘリウムの混合ガス）を半導体ウェハ１に対して吹き付け、この状態で高周波電極１３とシャワー電極１４との間に高周波電圧を印加する。これによりフッ素系ガスがプラズマ化することによるフッ素ラジカルやイオンが発生し、このフッ素ラジカルの化学作用と加速されたイオンの物理作用によりプラズマエッチングが行われる。
【００１６】
すなわち、半導体ウェハ１の表面にプラズマが照射されることにより、図２（ｃ）に示すように、微細なマイクロクラックを含む加工変質層１ｃが除去される。なおこの加工変質層除去工程は必須工程ではないが、抗折強度を確保する上では、本実施の形態１に示すように、加工変質層除去工程をマスク形成工程の前に行うことが望ましい。また、本実施の形態では加工変質層除去工程をプラズマエッチングで行う例で説明しているが、ケミカルメカニカルポリッシング等の代替技術を用いてもよい。
【００１７】
次に、マスク形成工程が実行される（ＳＴ４）。すなわち、裏面研磨工程の後、機械研磨面には５〜２０μｍ程度の厚みのレジスト膜が、樹脂膜貼付けやスピンコートによる樹脂塗布などの方法によって形成される。次いで、レジスト膜において個々の半導体チップを区画するストリートラインに対応した部分のみを、フォトリソグラフィーやレーザ加工などの方法によって除去する。これにより、図２（ｄ）に示すように、プラズマダイシングのためのマスク、すなわちストリートライン３ａによって区画された領域を覆うマスク３が半導体ウェハ１の裏面に形成される。
【００１８】
この後、マスク形成後の半導体ウェハ１を対象としてマスク検査が実行される（ＳＴ５）。図５はこのマスク検査に使用される検査装置の例を示しており、図５（ａ）は画像認識によって、また図５（ｂ）は、レーザ変位計を用いた３次元計測によってそれぞれマスクの欠陥を検出する例を示している。すなわち、図５（ａ）に示す例では、検査テーブル２０に載置された半導体ウェハ１をカメラ２１によって撮像し、撮像結果を画像認識装置２１によって認識処理することにより、欠陥を画像パターンとして検出する。また図５（ｂ）に示す例では、レーザ変位計２３の検出点を半導体ウェハ１の表面で縦横方向に走査させることにより、欠陥を上下方向の変位パターンとして検出する。
【００１９】
図６はマスク検査によって検出される欠陥の例を示している。矢印ａは裏面研磨時の研磨粉などがストリートライン３ａ上に残留する異物を示しており、矢印ｂはストリートライン３ａを介して分離されているべきマスク３を部分的に連結するブリッジを、矢印ｃ、ｄはストリートライン３ａのエッジが部分的に凹または凸形状となっているエッジ不良を、また矢印ｄはマスク３の内部に貫通孔の状態で存在するピンホールを示している。そして（ＳＴ５）のマスク検査工程においては、上述のピンホール、マスクのエッジ形状、ストリートライン３ａに位置する異物のうちの少なくとも１つの欠陥を検査する。
【００２０】
ストリートライン３ａ上の異物やブリッジ、エッジ不良が存在した状態のままプラズマダイシングが行われると、ダイシング後の半導体チップのエッジには、これらの不良形状に倣ったエッジ欠陥が形成されることとなり、半導体チップの抗折強度を大きく低下させる要因となる。またピンホールが存在したままプラズマダイシングを行うと、半導体チップにピンホールと同じ形状で穴が貫通するという致命的な欠陥となる。マスク検査は、このような欠陥がマスクに存在したままプラズマダイシングを実行することによる無駄を防止するために行われるものである。
【００２１】
マスク検査後にはマスク検査の結果の合否判定が行われる（ＳＴ６）。ここで上述のような欠陥が検出された半導体ウェハ１は不合格と判定され、これら不合格と判定された半導体ウェハを対象として、マスク３を除去する不良マスク除去工程がプラズマによるアッシングによって実行される（ＳＴ７）。このプラズマアッシングにおいては、酸素ガスをプラズマ発生用ガスとして用いたプラズマ処理によって、マスクを構成するレジスト膜をアッシング（灰化）によって除去する。そして不良マスク除去後の半導体ウェハ１は（ＳＴ４）に送られて再度マスク形成が実行され、これ以降の通常工程に復帰する。
【００２２】
（ＳＴ６）にてマスク検査が合格と判定された半導体ウェハ１については、プラズマダイシング工程が実行される（ＳＴ８）。ここでは図４に示すドライエッチング装置１０を用い、マスク３が形成された表面から半導体ウェハ１にプラズマを照射する。これにより、半導体ウェハ１においてマスク３で覆われていないストリートライン３ａの部分がフッ素ラジカルの化学作用と加速されたイオンの物理作用によって除去される。そして図２（ｅ）に示すように、半導体ウェハ１の全厚みを貫通するダイシング溝１ｄを形成することにより、半導体ウェハ１を個々の半導体装置毎に複数の半導体チップ１ｅに分割する。
【００２３】
次いでマスク除去工程が実行され、図２（ｆ）に示すように、マスク３が各半導体チップ１ｅから除去される（ＳＴ９）。このマスク除去は、（ＳＴ７）と同様に、プラズマによるアッシングまたは機械研磨によって行われる。機械研磨によってマスクを除去した場合には、この機械研磨によって半導体チップ１ｅの裏面に形成された加工変質層をプラズマエッチングまたはケミカルメカニカルポリッシングなどの方法によって除去することが望ましい。
【００２４】
この後、保護シート除去とダイシングシートの貼付が行われる（ＳＴ１０）。すなわち半導体チップ１ｅは保護シート２に貼り付けられた状態のまま、ウェハリング５に展張されたダイシングシート４に転写される。そして複数の半導体チップ１ｅをダイシングシート４に貼着した状態で、分割された複数の半導体チップ１ｅと保護シート２とを分離する（分離工程）。これにより、図２（ｇ）に示すように、半導体チップ１ｅは半導体装置形成面１ａを上向きにして裏面側をダイシングシート４に保持された状態となる。
【００２５】
（実施の形態２）
図７は本発明の実施の形態２の半導体チップの製造方法のフロー図、図８は本発明の実施の形態２の半導体チップの製造方法の工程説明図である。本実施の形態２は、図１に示す半導体チップの製造方法のフローにおいては、プラズマ処理によるアッシングによって行っていた不良マスク除去工程（ＳＴ７）において、半導体ウェハ１の裏面を研磨して不良マスクを除去するようにしたものである。
【００２６】
図７において、（ＳＴ１１）〜（ＳＴ１６）、（ＳＴ１９）〜（ＳＴ２１）は、図１に示す（ＳＴ１）〜（ＳＴ６）、（ＳＴ８）〜（ＳＴ１０）とそれぞれ同一内容である。ここに示す例では、（ＳＴ１６）において不合格と判定され、不良マスクを有する半導体ウェハを対象として、機械研磨による不良マスク除去が実行される（ＳＴ１７）。
【００２７】
すなわち図８に示すように、マスク形成後の半導体ウェハ１が貼り付けられた保護シート２はチャックテーブル２５上に載置され、半導体ウェハ１の上面を覆うマスク３は、研磨ヘッド２６によって機械的に除去される。このとき、マスク３とともに半導体チップ１ｅも部分的に機械研磨されることにより、半導体ウェハ１の機械研磨面１ｆに形成された加工変質層は、加工変質層除去工程（ＳＴ１８）において、プラズマエッチングまたはケミカルメカニカルポリッシングなどの方法によって除去される。そしてこの後、不良マスクが除去された半導体ウェハ１は、（ＳＴ１４）に戻って再度マスク形成が実行され、これ以降の通常工程に復帰する。
【００２８】
上記説明したように、本発明の半導体チップの製造方法は、薄型の半導体ウェハを対象としてダイシングをプラズマエッチングによって行う工程において、半導体ウェハにストリートラインによって区画された領域を覆うマスクを形成した後にこのマスクの欠陥を検出するためのマスク検査を行い、マスク検査において合格と判定された半導体ウェハのみを対象としてプラズマダイシングを実行するようにしたものである。
【００２９】
半導体装置の製造工程におけるフォトリソグラフィー用の各種のマスクは、一般に０．１μｍオーダーの微細パターンが高密度で形成された精密マスクであるため、可能性として存在するマスクの欠陥を検査によって検出することは実際上不可能である。このため、従来より欠陥検出を対象としてマスクを検査するという発想は、現実的な課題を解決するための手段としては全くなかった。
【００３０】
ところが、プラズマダイシングに用いられるマスクは、単に半導体ウェハの分割のためのストリートラインが数〜数十μｍオーダーで形成されるのみの単純なパターンであることから、検査によって欠陥を検出することが比較的容易である。本発明は、半導体ウェハをプラズマ処理によって分割するプラズマダイシングにおける課題解決の過程において、前述のように画像認識やレーザを用いた３次元計測によってマスクの欠陥を検出するための有効な検査が簡便に実行可能であるということに想到した結果に基づいてなされたものである。
【００３１】
そしてこのようなマスク検査を実行することにより、欠陥を含んだマスクによってプラズマダイシングを行うことに起因する不具合を防止し、抗折強度の低下などによる加工歩留まりの低下を有効且つ簡便な方法で防止することができる。
【産業上の利用可能性】
【００３２】
本発明の半導体チップの製造方法は、抗折強度の低下などによる加工歩留まりの低下を防止することができるという利点を有し、複数の半導体装置が形成された半導体ウェハを個々の半導体装置に分割して半導体チップを製造する分野に有用である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１の半導体チップの製造方法のフロー図
【図２】本発明の実施の形態１の半導体チップの製造方法の工程説明図
【図３】本発明の実施の形態１の半導体チップの製造方法の工程説明図
【図４】本発明の実施の形態１の半導体チップの製造方法の工程説明図
【図５】本発明の実施の形態１の半導体チップの製造方法の工程説明図
【図６】本発明の実施の形態１の半導体チップの製造過程におけるマスク欠陥の説明図
【図７】本発明の実施の形態２の半導体チップの製造方法のフロー図
【図８】本発明の実施の形態２の半導体チップの製造方法の工程説明図
【符号の説明】
【００３４】
１  半導体ウェハ
１ａ  半導体装置形成面
１ｅ  半導体チップ
２  保護シート
３  マスク
３ａ  ストリートライン
１０  ドライエッチング装置
【図１】
2007019385.tif 000003
【図２】
2007019385.tif 000004
【図３】
2007019385.tif 000005
【図４】
2007019385.tif 000006
【図５】
2007019385.tif 000007
【図６】
2007019385.tif 000008
【図７】
2007019385.tif 000009
【図８】
2007019385.tif 000010