(57)【要約】【課題】良好な特性を持つ固体撮像素子を容易に製造することが可能な固体撮像素子の製造方法を提供する。【解決手段】固体撮像素子は、垂直ＣＣＤ５に読み出される電荷を蓄積するｎ型の不純物からなるｎ層２と、ｎ層２上に形成されたｐ型の不純物からなるｐ層３とを含む光電変換素子を有し、ｐ層３は、不純物濃度が相対的に高い高濃度不純物層３ｂと、高濃度不純物層３ｂとｎ層２との間に形成された不純物濃度が相対的に低い低濃度不純物層３ａとの２層構造であり、高濃度不純物層３ｂの形成工程では、ドーズ量と注入エネルギの異なるイオン注入を複数回行って高濃度不純物層３ｂを形成する。【選択図】図１
2007201087.tif 000002
【特許請求の範囲】
【請求項１】
ＣＣＤ型の固体撮像素子の製造方法であって、
前記固体撮像素子は、ＣＣＤに読み出される電荷を蓄積する第一の導電型の不純物からなる第一の不純物層と、前記第一の不純物層上に形成された前記第一の導電型とは反対の第二の導電型の不純物からなる第二の不純物層とを含む光電変換素子を有し、
前記第二の不純物層は、不純物濃度が相対的に低い低濃度不純物層と、前記低濃度不純物層の表面部に形成された不純物濃度が相対的に高い高濃度不純物層との２層構造であり、
前記高濃度不純物層の形成工程では、ドーズ量と注入エネルギの異なるイオン注入を複数回行って前記高濃度不純物層を形成する固体撮像素子の製造方法。
【請求項２】
請求項１記載の固体撮像素子の製造方法であって、
前記高濃度不純物層の形成工程では、ドーズ量が相対的に多く注入エネルギが相対的に低い第一のイオン注入と、ドーズ量が相対的に少なく注入エネルギが相対的に高い第二のイオン注入との２回のイオン注入を行って前記高濃度不純物層を形成する固体撮像素子の製造方法。
【請求項３】
請求項２記載の固体撮像素子の製造方法であって、
前記高濃度不純物層の形成工程では、前記第一のイオン注入を行ってから、前記第二のイオン注入を行う固体撮像素子の製造方法。
【請求項４】
請求項１〜３のいずれか記載の固体撮像素子の製造方法であって、
前記高濃度不純物層の形成工程では、前記高濃度不純物層を、その受光面以外が前記低濃度不純物層によって囲まれるように形成する固体撮像素子の製造方法。
【請求項５】
請求項４記載の固体撮像素子の製造方法であって、
前記固体撮像素子が、前記第一の不純物層に蓄積された電荷を前記ＣＣＤに読み出すための電荷読み出し領域と、前記電荷読み出し領域を除く前記光電変換素子の周囲に形成された前記第二の導電型からなる素子分離層とを備え、
前記低濃度不純物層の形成工程では、前記低濃度不純物層の不純物濃度が前記素子分離層の不純物濃度よりも低くなるように、前記低濃度不純物層を形成する固体撮像素子の製造方法。
【請求項６】
請求項４又は５記載の固体撮像素子の製造方法であって、
前記高濃度不純物層の形成工程では、前記低濃度不純物層の端部から前記高濃度不純物層の端部までの長さが０．１μｍ以上となるように前記高濃度不純物層を形成する固体撮像素子の製造方法。
【請求項７】
請求項１〜６のいずれか記載の製造方法によって製造された固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ（Charge Coupled Device）型の固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ｎ型不純物層を有し光電変換により信号電荷を生成するフォトダイオード部と、信号電荷を転送する電荷転送部と、フォトダイオード部のｎ型不純物層の上に形成されノイズを低減するためのノイズ低減用ｐ型不純物層とを備えたＣＣＤ固体撮像装置において、ノイズ低減用ｐ型不純物層が、受光面側に形成された不純物濃度が相対的に高い高濃度不純物層とフォトダイオード部側に形成された不純物濃度が相対的に低い低濃度不純物層とからなるＣＣＤ固体撮像装置が開示されている。
【０００３】
上記ＣＣＤ型固体撮像装置では、ノイズ低減用ｐ型不純物層を形成する際、まず、所定のドーズ量及び注入エネルギによりイオン注入を行って低濃度不純物層を形成し、その後、ドーズ量及び注入エネルギを変更してイオン注入を行って高濃度不純物層を形成している。
【０００４】
【特許文献１】特開平８−９７３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記高濃度不純物層の基板内深さ方向の不純物濃度は、その勾配が緩すぎると、高濃度不純物層で発生した電荷が隣接する電荷転送部に漏れてしまい、スミアや感度低下の原因となる。逆に、その勾配が急すぎると、電界が強くなって、ノイズ低減用ｐ型不純物層と電荷転送部の間でブレークダウンが発生したり、白キズが発生したりする。このため、ノイズ低減用ｐ型不純物層を形成する際には、上記高濃度不純物層の不純物濃度の勾配を、緩すぎず且つ急すぎない適度な範囲に収める必要がある。しかし、特許文献１記載の製造方法では、この勾配の微調整を行うことが難しく、良好な特性を持つ固体撮像素子を製造することが困難である。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、良好な特性を持つ固体撮像素子を容易に製造することが可能な固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の固体撮像素子の製造方法は、ＣＣＤ型の固体撮像素子の製造方法であって、前記固体撮像素子は、ＣＣＤに読み出される電荷を蓄積する第一の導電型の不純物からなる第一の不純物層と、前記第一の不純物層上に形成された前記第一の導電型とは反対の第二の導電型の不純物からなる第二の不純物層とを含む光電変換素子を有し、前記第二の不純物層は、不純物濃度が相対的に低い低濃度不純物層と、前記低濃度不純物層の表面部に形成された不純物濃度が相対的に高い高濃度不純物層との２層構造であり、前記高濃度不純物層の形成工程では、ドーズ量と注入エネルギの異なるイオン注入を複数回行って前記高濃度不純物層を形成する。
【０００８】
本発明の固体撮像素子の製造方法は、前記高濃度不純物層の形成工程では、ドーズ量が相対的に多く注入エネルギが相対的に低い第一のイオン注入と、ドーズ量が相対的に少なく注入エネルギが相対的に高い第二のイオン注入との２回のイオン注入を行って前記高濃度不純物層を形成する。
【０００９】
本発明の固体撮像素子の製造方法は、前記高濃度不純物層の形成工程では、前記第一のイオン注入を行ってから、前記第二のイオン注入を行う。
【００１０】
本発明の固体撮像素子の製造方法は、前記高濃度不純物層の形成工程では、前記高濃度不純物層を、その受光面以外が前記低濃度不純物層によって囲まれるように形成する。
【００１１】
本発明の固体撮像素子の製造方法は、前記固体撮像素子が、前記第一の不純物層に蓄積された電荷を前記ＣＣＤに読み出すための電荷読み出し領域と、前記電荷読み出し領域を除く前記光電変換素子の周囲に形成された前記第二の導電型からなる素子分離層とを備え、前記低濃度不純物層の形成工程では、前記低濃度不純物層の不純物濃度が前記素子分離層の不純物濃度よりも低くなるように、前記低濃度不純物層を形成する。
【００１２】
本発明の固体撮像素子の製造方法は、前記高濃度不純物層の形成工程では、前記低濃度不純物層の端部から前記高濃度不純物層の端部までの長さが０．１μｍ以上となるように前記高濃度不純物層を形成する。
【００１３】
本発明の固体撮像素子は、前記製造方法によって製造された固体撮像素子である。
【発明の効果】
【００１４】
本発明によれば、良好な特性を持つ固体撮像素子を容易に製造することが可能な固体撮像素子の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
【００１６】
図１は、本発明の実施形態を説明するための固体撮像素子の断面模式図である。図２は、図１に示す固体撮像素子の半導体基板上方の部材を取り去った状態の平面模式図である。
半導体基板１は、第一の導電型であるｎ型の半導体基板１ａと、ｎ型半導体基板１ａ上に形成された第二の導電型であるｐ型のｐウェル層１ｂとから構成される。ｐウェル層１ｂの表面部には、ｐ型不純物層（以下、ｐ層と略す）３が形成され、ｐ層３の下にｎ型不純物層（以下、ｎ層と略す）２が形成されている。ｎ層２内及びｎ層２とｐウェル層１ｂとのｐｎ接合で光電変換されて発生した電荷（電子及び正孔）がｎ層２に蓄積される。又、ｐ層３で発生した電荷もｎ層２に蓄積される。ｐ層３とｎ層２とｐウェル層１ｂとによって光電変換素子が構成される。ｐ層３は、ｎ層２の上部の空乏層から半導体基板１表面にノイズが発生するのを防ぐために設けられている。ｐ層３についての詳細は後述する。
【００１７】
ｐ層３及びｎ層２の右隣には、少し離間してｎ層からなる垂直ＣＣＤ５が形成されている。ｐ層３及びｎ層２と垂直ＣＣＤ５との間のｐウェル層１ｂには、光電変換素子で発生してｎ層２に蓄積された電荷を垂直ＣＣＤ５に読み出すための電荷読み出し領域６が形成される。垂直ＣＣＤ５上方には、ＯＮＯ膜等からなるゲート絶縁膜１０を介して、垂直ＣＣＤ５を駆動するための駆動電極と電荷読み出し電極とを兼ねたポリシリコン等からなる電極８が形成されている。電極８上にはタングステンやアルミニウム等からなる遮光膜９が形成されている。遮光膜９には、光電変換素子の上方において開口が形成されている。
【００１８】
光電変換素子の周囲には、その光電変換素子に蓄積された電荷が読み出される垂直ＣＣＤ５との間に形成される電荷読み出し領域６を除く部分に、その光電変換素子に蓄積された電荷が読み出されない隣接する垂直ＣＣＤ５（以下隣接垂直ＣＣＤ５という）や、その光電変換素子に隣接する光電変換素子等の他の素子との分離を図るための高濃度のｐ型不純物からなる素子分離層７が形成されている。
【００１９】
ｐ層３は、ｐ型不純物の不純物濃度が相対的に低い低濃度不純物層３ａと、低濃度不純物層３ａの表面部に形成された不純物濃度が低濃度不純物層３ａよりも高い高濃度不純物層３ｂとからなる２層構造である。ここで、低濃度不純物層３ａの表面部とは、低濃度不純物層３ａの表面を含む表面付近の内部のことを示す。低濃度不純物層３ａの不純物濃度は、素子分離層７の不純物濃度や、電荷読み出し領域６の不純物濃度よりも低くなっており、これにより、スミアを防止することが可能である。
【００２０】
図２に示すように、高濃度不純物層３ｂは、低濃度不純物層３ａの表面部で且つ平面視において低濃度不純物層３ａが形成されている領域よりも内側の領域に形成されている。ここで、低濃度不純物層３ａが形成されている領域よりも内側の領域は、低濃度不純物層３ａの形成された領域の周縁部を含まない領域とする。つまり、高濃度不純物層３ｂは、その受光面を除く部分が低濃度不純物層３ａによって囲まれるように形成されている。
電荷読み出し領域６や素子分離層７と、高濃度不純物層３ｂとが直接接続されていると、隣接垂直ＣＣＤ５と高濃度不純物層３ｂとの間でリーク電流が大きくなり、白キズが発生する恐れがある。そこで、図１，２に示すように、電荷読み出し領域６や素子分離層７と、高濃度不純物層３ｂとの間に低濃度不純物層３ａが介在するような構造にすることで、白キズの発生を防止することができる。又、低濃度不純物層３ａは、高濃度不純物層３ｂとｎ層２との間の電界を緩和して白キズを抑える機能も果たす。又、図１，２に示すように、電荷読み出し領域６と高濃度不純物層３ｂとの間に低濃度不純物層３ａが介在するような構造にすることで、ｎ層２に蓄積された電荷を垂直ＣＣＤ５に読み出す際の読み出し電圧を下げられるという効果も得ることができる。
【００２１】
図３は、図２に示した低濃度不純物層３ａの端部から高濃度不純物層３ｂの端部までの長さＬと、隣接垂直ＣＣＤ５と高濃度不純物層３ｂ間のリーク電流との関係を示すシミュレーション結果を示す図である。図３に示すように、図２に示した長さＬが０．１μｍ以上になると、リーク電流が急激に少なくなることが分かる。このように、リーク電流を抑えて白キズの発生を効果的に防ぐためには、長さＬが０．１μｍ以上であることが特に好ましい。
【００２２】
図４は、図２に示した低濃度不純物層３ａの端部から高濃度不純物層３ｂの端部までの長さＬと、電荷読み出し領域６に印加する読み出し電圧との関係を示すシミュレーション結果を示す図である。図４に示すように、図２に示した長さＬが大きくなるほど、読み出し電圧を低くできることが分かる。
【００２３】
上述したように、高濃度不純物層３ｂの基板内深さ方向の不純物濃度の勾配は、緩すぎず且つ急すぎない適度な範囲に収める必要がある。この勾配は、イオンの注入エネルギを変えることで調整することができる。しかし、基板１表面に近い深さでの勾配をある程度急にしようとすると、基板１表面から離れた深い位置でも勾配が急になってしまい、好ましくない。一方、基板１表面から離れた位置での勾配がそれほど急にならないようにしようとすると、基板１表面に近い位置での勾配が緩くなり過ぎてしまい、好ましくない。つまり、注入エネルギを変えるだけでは、基板１表面付近での浅い位置での不純物濃度の勾配と、基板１表面から離れた深い位置での不純物濃度の勾配とを同時に最適化することが困難である。そこで、本実施形態では、高濃度不純物層３ｂを、ドーズ量と注入エネルギの異なるイオン注入を複数回行って形成することで、この勾配の最適化を可能にしている。
【００２４】
以下、図１に示す固体撮像素子の製造方法を説明する。ｐ層３を形成するまでの製造工程は従来と同様である。ｐ層３の形成工程は、低濃度不純物層３ａを形成する低濃度不純物層３ａ形成工程と、高濃度不純物層３ｂを形成する高濃度不純物層３ｂ形成工程とを含む。低濃度不純物層３ａ形成工程と高濃度不純物層３ｂ形成工程では、所定のマスクを用いてボロンを用いたイオン注入を行った後、９００℃〜１０００℃の熱処理を行うことにより、ｐ層３を形成する。又、ｐ層３の形成工程では、低濃度不純物層３ａを形成した後、低濃度不純物層３ａの表面部で且つ平面視において低濃度不純物層３ａの内側の領域にイオン注入を行って高濃度不純物層３ｂを形成する。
【００２５】
まず、低濃度不純物層３ａ形成工程では、所定のマスクを用いて、低濃度不純物層３ａの不純物濃度が、電荷読み出し領域６及び素子分離層７の不純物濃度よりも低くなる条件で、例えば、ドーズ量：３×１０１２／ｃｍ２，注入エネルギ：２０ｋｅＶの条件によるイオン注入を行って低濃度不純物層３ａを形成する。その後、高濃度不純物層３ｂ形成工程へと移る。高濃度不純物層３ｂ形成工程では、ドーズ量：７×１０１３／ｃｍ２，注入エネルギ：７ｋｅＶの条件による第一のイオン注入と、ドーズ量：３×１０１３／ｃｍ２，注入エネルギ：１０ｋｅＶの条件による第二のイオン注入とを行うことで、高濃度不純物層３ｂを形成する。第一のイオン注入の条件は、第二のイオン注入よりもドーズ量が多く、注入エネルギが低い条件とする。第一のイオン注入及び第二のイオン注入は、低濃度不純物層３ａ形成工程で用いたマスクよりも小さいマスクを用いて、平面視での低濃度不純物層３ａの形成された領域よりも内側の領域に対して行う。高濃度不純物層３ｂ形成工程では、低濃度不純物層３ａの端部から高濃度不純物層３ｂの端部までの長さＬが０．１μｍ以上となるように領域を設定して、イオン注入を行うことが好ましい。
【００２６】
以上で説明したイオン注入の条件範囲は、ゲート絶縁膜１０の膜厚が１００ｎｍ〜１５０ｎｍの範囲内で、低濃度不純物層３ａの半導体基板１表面からの深さが２００ｎｍとなり、高濃度不純物層３ｂの半導体基板１表面からの深さが２０ｎｍとなるように、シミュレーション及び実験により最適化したものである。
【００２７】
ドーズ量：１×１０１４／ｃｍ２，注入エネルギ：７ｋｅＶの条件による１回のイオン注入を行って高濃度不純物層３ｂを形成したときの、高濃度不純物層３ｂの基板１内深さ方向の不純物濃度は、図５の符号ａで示す曲線のようになり、勾配が急になっていることが分かる。このような勾配では、浅い位置（０μｍ〜０．０５μｍ）での勾配が急なため、スミアを抑制することはできるが、ブレークダウンや白キズを抑制することは難しい。又、ドーズ量：１×１０１４／ｃｍ２，注入エネルギ：１０ｋｅＶの条件による１回のイオン注入を行って高濃度不純物層３ｂを形成したときの、高濃度不純物層３ｂの基板１内深さ方向の不純物濃度は、図５の符号ｂで示す曲線のようになり、勾配が緩やかになっていることが分かる。このような勾配では、ブレークダウンや白キズの心配は少ないが、浅い位置での勾配が緩やかすぎるため、スミアが発生してしまう。
【００２８】
図５の符号ｃで示す曲線は、第一のイオン注入後、第二のイオン注入を行って高濃度不純物層３ｂを形成したときの高濃度不純物層３ｂの基板１内深さ方向の不純物濃度である。符号ｃで示す曲線は、浅い位置での勾配が曲線ａよりも緩く且つ曲線ｂよりも急になっており、深い位置での勾配が曲線ｂとほぼ同じになっている。このように、第一のイオン注入と第二のイオン注入の２回に分けることで、深い位置での勾配をあまり急にしないようにしながら、浅い位置での勾配を急にすることが可能となる。
【００２９】
以上のように、第一のイオン注入と第二のイオン注入を行って高濃度不純物層３ｂを形成することで、スミア、ブレークダウン、及び白キズの発生を抑制することが可能な固体撮像素子を製造することができる。
【００３０】
尚、第一のイオン注入と第二のイオン注入は逆順で行っても良いが、上述したように、第一のイオン注入を先に行うことが好ましい。不純物濃度のピークを浅い位置に形成してから、そのピーク位置を深い方向に移動させる調整を行う方が、ピーク位置の調整が容易であるからである。
【００３１】
又、以上の説明では、低濃度不純物層３ａが高濃度不純物層３ｂを囲う構成としたが、特許文献１記載のように、単純に、高濃度不純物層３ｂの下に低濃度不純物層３ａが形成された２層構造であっても、上述した効果を得ることができる。低濃度不純物層３ａが高濃度不純物層３ｂを囲う構成にすると、特許文献１記載の構成に比べて、高濃度不純物層３ｂの基板１内深さ方向の不純物濃度の勾配の調整がより困難となる。このため、上述した方法によって高濃度不純物層３ｂを形成することが効果的である。
【００３２】
又、以上の説明では、高濃度不純物層３ｂを、ドーズ量と注入エネルギの異なる２回のイオン注入によって形成するものとしたが、ドーズ量と注入エネルギの異なる３回以上のイオン注入によって高濃度不純物層３ｂを形成しても良い。このようにすることで、高濃度不純物層３ｂの不純物濃度勾配の調整をより細かく行うことができる。
【００３３】
又、以上の説明において、ｎ層２は特許請求の範囲の第一の不純物層に相当し、ｐ層３は特許請求の範囲の第二の不純物層に相当する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態を説明するための固体撮像素子の断面模式図
【図２】図１に示す固体撮像素子の半導体基板上方の部材を取り去った状態の平面模式図
【図３】図２に示した低濃度不純物層の端部から高濃度不純物層の端部までの長さＬと、隣接垂直ＣＣＤと高濃度不純物層間のリーク電流との関係を示すシミュレーション結果を示す図
【図４】図２に示した低濃度不純物層の端部から高濃度不純物層の端部までの長さＬと、電荷読み出し領域に印加する読み出し電圧との関係を示すシミュレーション結果を示す図
【図５】イオン注入条件と不純物濃度曲線との関係を示す図
【符号の説明】
【００３５】
１  半導体基板
２  ｎ層
３  ｐ層
３ａ  低濃度不純物層
３ｂ  高濃度不純物層
５  垂直ＣＣＤ
６  電荷読み出し領域
７  素子分離層
８  電極
９  遮光膜
１０  ゲート絶縁膜
【図１】
2007201087.tif 000003
【図２】
2007201087.tif 000004
【図３】
2007201087.tif 000005
【図４】
2007201087.tif 000006
【図５】
2007201087.tif 000007