(57)【要約】【課題】  ヒューズ素子に接続される保護回路の占有面積を抑制する半導体集積回路装置を提供する。【解決手段】  表面にＭＯＳＦＥＴ１２等の半導体素子が形成されたシリコン基板１１、シリコン基板１１の表面外側に形成された複数の第１乃至第１０配線層２３ａ〜２３ｇ、この半導体素子に正対する位置を避けたシリコン基板１１の外側に形成され、配線層２３ａ〜２３ｇを介して第１の端子を接地されたヒューズ素子２８、シリコン基板１１とヒューズ素子２８の間に形成された層間絶縁膜３１及び層間絶縁膜３１より機械的強度の弱いポーラス絶縁膜３３、及び、ポーラス絶縁膜３３よりシリコン基板１１に近い側且つヒューズ素子２８に正対する位置に形成され、配線層２３ｄ〜２３ｇを介して一端をヒューズ素子２８の第２の端子に接続され、配線層２３ａを介して他端をＭＯＳＦＥＴ１２に接続された配線抵抗２５を備えている。【選択図】  図１
2007019264.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体素子が形成された半導体基板と、
前記半導体基板の表面の外側に形成された複数の配線層と、
前記半導体素子に正対する位置を避けた前記半導体基板の外側に形成され、前記配線層を介して第１の端子を接地されたヒューズ素子と、
前記半導体基板と前記ヒューズ素子の間に形成された第１の絶縁膜及び第１の絶縁膜より機械的強度の弱い第２の絶縁膜と、
前記第２の絶縁膜より前記半導体基板に近い側且つ前記ヒューズ素子に正対する位置に形成され、前記配線層を介して、一端を前記ヒューズ素子の第２の端子に接続され、他端を前記半導体素子に接続された前記配線層で形成された抵抗と、
を備えていることを特徴とする半導体集積回路装置。
【請求項２】
表面に半導体素子が形成された半導体基板と、
前記半導体基板の表面の外側に形成された複数の配線層と、
前記半導体基板の外側に形成され、前記配線層を介して第１の端子を接地されたヒューズ素子と、
前記半導体基板と前記ヒューズ素子の間に形成された第１の絶縁膜及び第１の絶縁膜より機械的強度の弱い第２の絶縁膜と、
前記ヒューズ素子に正対する前記半導体基板に形成され、前記配線層を介して、一端を前記ヒューズ素子の第２の端子に接続され、他端を前記半導体素子に接続された抵抗と、
を備えていることを特徴とする半導体集積回路装置。
【請求項３】
前記第２の絶縁膜は、シリコン酸化膜より機械的強度が弱いことを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記第２の絶縁膜は、Ｓｉを含み、ナノメートルレベルの空孔を有するポーラスな構造を備えていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
前記抵抗は、前記配線層を構成する配線の断面または長さを変化させて所望の抵抗を得る構造を有する配線抵抗であることを特徴とする請求項１、３または４に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に係り、特に加熱ビームで切断されるヒューズ素子を有する半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路装置においては、レーザビーム等の加熱ビームで切断可能なヒューズ素子を設け、このヒューズ素子を切断するか否かによって異なるレベルの信号、例えば、Ｈ（High）レベルまたはＬ（Low）レベル、を出力すると共にその状態を維持する回路、例えば、ラッチ回路を設けることが一般的に行われている。
【０００３】
半導体集積回路装置の大容量化及び微細化に伴い、例えば、ヒューズ素子に接続されるラッチ回路を構成するＭＯＳ（Metal on Semiconductor）ゲート絶縁膜は、他のＭＯＳゲート絶縁膜と同様に数ｎｍ程度に薄く形成されている。絶縁膜が薄くなる程、絶縁膜の耐圧は低くなり、外部からの過大な電圧の印加、例えば、静電気放電（ＥＳＤ、Electrostatic Discharge）やヒューズ素子溶断時の熱電子の帯電による高電圧等がかかることにより、絶縁膜が破壊され易くなる。
【０００４】
ＥＳＤ破壊からＭＯＳゲート絶縁膜を保護する目的で、外部接続端子と保護対象のＭＯＳゲート絶縁膜上の電極を結ぶ配線に、一方はアノードを接続し、他方はカソードを接続した保護用のダイオードを２個配設した保護回路を形成して、正あるいは負のどちらのＥＳＤが印加されてもＭＯＳゲート絶縁膜には高電圧がかからないように放電させる回路が使われている（例えば、特許文献１参照。）。
【０００５】
そして、周知のように、ヒューズ素子加熱溶断時の高電圧からＭＯＳゲート絶縁膜等を有する半導体素子を保護するために、ヒューズ素子に接続された半導体素子は、ＥＳＤ保護回路と同様なダイオードを配設した保護回路により保護されている。溶断目的で、このヒューズ素子にレーザビームを照射し始めると、加熱されたヒューズ素子から熱電子等が放出されるが、ヒューズ素子の一方の側の流路が確保されている場合、例えば、接地側に接続されていると帯電は起こらない。次に、ヒューズ素子が溶断されると、流路が絶たれて、ヒューズ素子に接続された半導体素子のゲート容量等は帯電されるが、保護用ダイオードの保護作用により半導体素子のゲート電極に過大な電圧がかかることはない。
【０００６】
また、ヒューズ素子の溶断時、ヒューズ素子の周囲に起こる現象は次のように考えられる。レーザビームを照射することによりヒューズ素子を構成する導電体の急激な加熱、蒸発等により周囲の絶縁膜を破壊除去し、導電体自身が切断される。その際、絶縁膜には応力がかかり、絶縁膜の割れ等が起こり、同時にヒューズ素子が溶断して除去された部分あるいはヒューズ素子の隣接部分からレーザビームの一部は下側の絶縁膜を透過して進む。その結果、レーザビームの照射方向、すなわち、ヒューズ素子に正対する下側の半導体基板の表面部には、他の半導体素子あるいは配線を形成することは好ましくない。
【０００７】
従って、ダイオードを有する保護回路は、ヒューズ素子溶断時の半導体素子等保護のために、ヒューズ素子の下側を避けて形成されることが一般に行われている。そのため、ヒューズ素子を使用する保護回路の場合、ヒューズ素子の配置領域の他に、保護回路のための配置領域が半導体集積回路装置上に別に必要となり、回路占有面積の増大を招くという問題が発生する。
【特許文献１】特開２００１−２４４３３８号公報（第３頁、図９）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ヒューズ素子に接続される保護回路の占有面積を抑制する半導体集積回路装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体集積回路装置は、表面に半導体素子が形成された半導体基板と、前記半導体基板の表面の外側に形成された複数の配線層と、前記半導体素子に正対する位置を避けた前記半導体基板の外側に形成され、前記配線層を介して第１の端子を接地されたヒューズ素子と、前記半導体基板と前記ヒューズ素子の間に形成された第１の絶縁膜及び第１の絶縁膜より機械的強度の弱い第２の絶縁膜と、前記第２の絶縁膜より前記半導体基板に近い側且つ前記ヒューズ素子に正対する位置に形成され、前記配線層を介して、一端を前記ヒューズ素子の第２の端子に接続され、他端を前記半導体素子に接続された前記配線層で形成された抵抗とを備えていることを特徴とする。
【００１０】
また、本発明の別態様の半導体集積回路装置は、表面に半導体素子が形成された半導体基板と、前記半導体基板の表面の外側に形成された複数の配線層と、前記半導体基板の外側に形成され、前記配線層を介して第１の端子を接地されたヒューズ素子と、前記半導体基板と前記ヒューズ素子の間に形成された第１の絶縁膜及び第１の絶縁膜より機械的強度の弱い第２の絶縁膜と、前記ヒューズ素子に正対する前記半導体基板に形成され、前記配線層を介して、一端を前記ヒューズ素子の第２の端子に接続され、他端を前記半導体素子に接続された抵抗とを備えていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ヒューズ素子に接続される保護回路の占有面積を抑制する半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１３】
本発明の実施例１に係る半導体集積回路装置について、図１を参照しながら説明する。図１は半導体集積回路装置の要部を模式的に示すもので、図１（ａ）はヒューズ素子及び抵抗を有する保護回路の模式的な平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図である。
【００１４】
図１に示すように、半導体集積回路装置は、表面にＭＯＳＦＥＴ１２等の半導体素子が形成された半導体基板であるシリコン基板１１、シリコン基板１１の表面外側（上側ともいう）に、多層の配線層２３ａ〜２３ｇ、保護回路として使用する配線層２３ａ〜２３ｅで形成された抵抗である配線抵抗２５、最外側の配線層の位置にヒューズ素子２８、配線層２３ａ〜２３ｇに位置（シリコン基板１１からの距離）を同じくしてその回りをそれぞれ取り囲む機械的強度の弱い第２の絶縁膜であるポーラス絶縁膜３３、配線層２３ａ〜２３ｇとポーラス絶縁膜３３の間を埋める第１の絶縁膜である層間絶縁膜３１、及び、最外側でヒューズ素子２８の一部と層間絶縁膜３１を覆うパシベーション膜３５を有している。
【００１５】
シリコン基板１１の表面は、例えば、ｐ型に形成されている。ｐ型エピタキシャル層が形成されていても差し支えない。シリコン基板１１の表面に、ドレインあるいはソースとなるｎ型の拡散領域１４、及びゲート絶縁膜１７を介してゲート電極１８が配置されたｎチャネルＭＯＳＦＥＴ１２が半導体素子の一つとして形成されている。図示されてないが、シリコン基板１１の表面には、逆の導電型のｎウェル及びｐ型の拡散領域等を有するｐチャネルＭＯＳＦＥＴも形成されている。これらのＭＯＳＦＥＴ１２等は素子分離領域１５によって、電気的に分離されており、ヒューズ素子２８の正対する内側（下側ともいう）のシリコン基板１１には素子分離領域１５が形成されている。拡散領域１４の一部は接地側に接続されている。ＭＯＳＦＥＴ１２は、例えば、ラッチ回路の一部を構成している。なお、ここでは、ＣＭＯＳデバイス構造の例を示しているが、他のデバイス構造等であっても差し支えない。
【００１６】
シリコン基板１１の表面外側には、シリコン基板１１の側から外側に向かって、順に、間隔をおいて、第１配線層２３ａから第１０配線２３ｇまでの１０層の配線層が形成されている。しかしながら、シリコン基板１１とシリコン基板１１に正対するヒューズ素子２８の間には、配線抵抗２５を除いて、他の配線は存在しない。
【００１７】
多層配線層に対応するように多層構造をなす層間絶縁膜３１が形成されている。ここでは、個々に区別する名称を付けずに層間絶縁膜３１として示してある。すなわち、例えば、層間絶縁膜３１には、ゲート電極１８直下の厚さ数ｎｍのゲート絶縁膜１７、シリコン基板１１から第１配線層２３ａまでの第１層に相当するＢＰＳＧ（Boronic Phosphoric Silicate Glass）膜、そして、例えば、第２層から第１０配線層２３ｇの内側の第１０層までに相当するシリコン酸化膜（ＳｉＯ２膜）あるいはＦ添加ＳｉＯ２膜等の絶縁膜が区別されずに示される。
【００１８】
また、シリコン基板１１の表面外側には、ポーラス絶縁膜３３が、第１配線層２３ａから第９配線層２３ｆにわたる多層配線層に対応する位置に、層間絶縁膜３１と交互に重なるように形成されている。最外側のポーラス絶縁膜３３は、第１０配線２３ｇに接してシリコン基板１１の側に位置している。
【００１９】
ポーラス絶縁膜３３は、例えば、ナノメートルレベルの微小な空孔を有し、ＳｉＯ２膜に比較して空隙が多く、機械的強度が弱い材料である。機械的強度が弱い材料は、例えば、膜密度あるいはヤング率等をパラメータにして見積もることが可能である。そして、ポーラス絶縁膜３３は、例えば、低誘電率膜であるポーラスＳｉＯＣ（carbon doped oxide）膜あるいはポーラスＭＳＱ（methylsilses-quioxane）膜等を含む膜で差し支えない。
【００２０】
ポーラス絶縁膜３３の上に形成されたヒューズ素子２８は、最外側の第１０配線層２３ｇとして形成され、図面の左端部２８Ｌ（図面の左側）及び右端部２８Ｒ（図面の右側）のビアプラグ２４に接続する部分は平面的に幅が広く、溶断用の加熱ビームであるレーザビーム４０が照射される予定の中央部２８Ｃは幅が狭く形成されている。ヒューズ素子２８は、配線層に使用される材料、例えば、ＣｕまたはＡｌまたはＣｕ−Ａｌ合金等で差し支えない。また、レーザビーム４０を吸収して発熱し易くするために、例えばＴｉＮ等の吸収層（図示略）を積層した構造としても差し支えない。そして、レーザビーム４０が効率的に照射できる範囲にあれば、ヒューズ素子２８は最外側である必要は必ずしもない。その他、レーザビーム４０による溶断が効率的に行われるように、ヒューズ素子２８の、特に中央部２８Ｃの幅や厚さ等を最適な形状に形成することは差し支えない。なお、図示されてないが、上面方向から見たヒューズ素子２８周辺の平面的な素子配置等は、従来の素子配置構造と同様である。
【００２１】
ヒューズ素子２８の左端部２８Ｌは、ビアプラグ２４を介して、第９配線層２３ｆからシリコン基板１１側の配線層を次々に接続して、第１配線層２３ａまで接続され、第１配線層２３ａからシリコン基板１１側には、コンタクトプラグ２１を介して、拡散領域１４に接続されている。拡散領域１４は、図示されてないが、接地側に接続されている。
【００２２】
ヒューズ素子２８の右端部２８Ｒは、第５配線層２３ｅまではビアプラグ２４を介して、シリコン基板１１に垂直な方向に接続されている。更に、第５配線層２３ｅからシリコン基板１１側には、配線抵抗２５が形成されて、接続されている。
【００２３】
配線抵抗２５は、第５配線層２３ｅから第２配線層２３ｂを使用して、ヒューズ素子２８がシリコン基板１１方向に垂直に投影されてなる位置に、ヒューズ素子２８の伸長方向に平行に伸びている。所望の抵抗を得るために、ビアプラグ２４とのコンタクト部以外を細く形成してある。そして、ジグザグに近い形状に接続して、配線の長さを増加させて、所望の抵抗に合わせてある。
【００２４】
配線抵抗２５において、第５配線層２３ｅと第４配線層２３ｄはヒューズ素子２８の中央部２８Ｃの下側でビアプラグ２４を介して接続され、第４配線層２３ｄと第３配線層２３ｃはヒューズ素子２８の右端部２８Ｒの下側でビアプラグ２４を介して接続され、第３配線層２３ｃと第２配線層２３ｂはヒューズ素子２８の中央部２８Ｃの下側でビアプラグ２４を介して接続され、第２配線層２３ｂは右端部２８Ｒの下側でビアプラグ２４を介して第１配線層２３ａに接続されている。第１配線層２３ａは、コンタクトプラグ２１を介して、ゲート電極１８に接続されている。なお、配線抵抗２５は、所望の抵抗を得るために、配線層毎に形状が異なることは差し支えない。
【００２５】
パシベーション膜３５は、ヒューズ素子２８、層間絶縁膜３１及びポーラス絶縁膜３３等の外側にあり、これらを保護するために形成されているが、レーザビーム４０を照射するヒューズ素子２８の中央部２８Ｃは開口されている。パシベーション膜３５は、ＳｉＮ膜またはＳｉＯ２膜またはこれらを積層した膜であって差し支えない。
【００２６】
上述した構成のヒューズ素子及び配線抵抗２５を構成要素とする保護回路を有する半導体集積回路装置に、外部からレーザビーム４０を照射して、ヒューズ素子２８の溶断を行った。レーザビーム４０のレーザ出力、ビーム径、パルス幅等を最適に選び、フォーカスを調整して、中央部２８Ｃの左右の中点付近に照射する。ヒューズ素子２８はほとんど瞬時に切断されるが、ヒューズ素子２８に接続されたＭＯＳＦＥＴ１２は破壊されずにラッチ回路の一半導体素子として機能することが確認された。
【００２７】
このヒューズ素子２８の切断及び配線抵抗２５を有する保護回路が有効に働くメカニズムは、次のように考えられる。まず、ヒューズ素子２８はレーザビーム４０の照射によって加熱されて溶融する。その際に、ヒューズ素子２８の急激な温度上昇により溶融し、気化して、切断される。
【００２８】
この時、ヒューズ素子２８の気化は周囲の圧力上昇を引き起こし、ヒューズ素子２８の側部及びシリコン基板１１方向である下部へ伝わる応力を発生させる。側部の方向の半導体素子配置等は従来と同じなので、隣接する半導体素子に破壊等が及ぶことはない。一方、下部へ伝わる応力に対して、ポーラス絶縁膜３３は、空孔が多く機械的強度が弱い性質を有しているために、自ら比較的容易に崩れて緩衝材の役割を果たし、応力が更に下部へ伝播することを抑制することができる。従って、５層からなるポーラス絶縁膜３３を間に配した下部に形成された配線抵抗２５は、ヒューズ素子２８溶断に伴う応力による破壊から守られることになる。
【００２９】
ヒューズ素子２８が溶断されると、加熱されたヒューズ素子２８から放出される熱電子は、接地側への流れが遮断されて、ヒューズ素子２８に接続されたＭＯＳＦＥＴ１２のゲート電極１８側に流れる。ヒューズ素子２８とゲート電極１８の間には配線抵抗２５が接続されているために、熱電子の流れは抑制される。従って、ゲート電極１８に過大な電圧がかかることはなくなり、ＭＯＳＦＥＴ１２は破壊されることなく保護される。
【００３０】
また、ヒューズ素子２８の脇をすり抜ける一部のレーザビーム４０は、ポーラス絶縁膜３３を照射することになるが、５層からなるポーラス絶縁膜３３で吸収あるいは散乱されるので、配線抵抗２５に異常が起こるほどの加熱源となることはない。なお、ポーラス絶縁膜３３にレーザビーム４０を吸収する不純物を混入しておけば、ポーラス絶縁膜３３の膜厚をより薄く、または、層数を少なく形成しても同様な効果を得ることができる。
【００３１】
上述したように、ヒューズ素子２８の下側にポーラス絶縁膜３３を配置し、ポーラス絶縁膜３３の下側に配線抵抗２５を配置して、ヒューズ素子２８とＭＯＳＦＥＴ１２との間に接続することにより、レーザビーム４０によるヒューズ素子２８の溶断時の熱電流による過大な電圧の発生が及ぼす半導体素子への影響を抑制することができる。
【００３２】
従来の、例えば、ダイオードが使われた保護回路を、配線抵抗２５を使用した保護回路で代替できている。そして、従来の保護回路は、ヒューズ素子の下側を避けて配置されていた。本実施例では、ヒューズ素子２８の下側に、ポーラス絶縁膜３３を配置し、その下側に、配線抵抗２５を形成しているので、保護回路はヒューズ素子２８の占める平面的な領域をほぼ越えることがなく形成できる。従って、従来のダイオード等からなる保護回路が占有していた面積を削減することが可能となり、保護回路の占有面積を抑制する半導体集積回路装置を提供することができる。
【実施例２】
【００３３】
本発明の実施例２に係る送信回路について、図２を参照しながら説明する。図２は半導体集積回路装置の要部を模式的に示すもので、図２（ａ）はヒューズ素子及び抵抗を有する保護回路の模式的な平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線に沿った断面図である。実施例１との違いは、保護回路の抵抗を拡散抵抗としてシリコン基板の表面に形成したことである。なお、実施例１と同一構成部分には同一の符号を付して、重複部分の説明は省略する。
【００３４】
図２に示すように、配線抵抗に代わる拡散抵抗５５が、ヒューズ素子２８の下側のシリコン基板１１表面に形成されている。拡散抵抗５５は、ＭＯＳＦＥＴ１２の拡散領域１４等と同様なシリコン基板１１表面に不純物を拡散して抵抗値を規定してある。
【００３５】
ヒューズ素子２８の右端部２８Ｒは、第２配線層２３ｂまでは、上側の配線層２３ｇ〜２３ｃ及びビアプラグ２４を介して、シリコン基板１１に対して垂直方向に接続されている。更に、ヒューズ素子２８の中央部２８Ｃの下側において、第２配線層２３ｂから、ビアプラグ２４、第１配線層２３ａ、及びコンタクトプラグ２１を介して、拡散抵抗５５の図面左側の一端に接続されている。
【００３６】
一方、拡散抵抗５５の他端は、ヒューズ素子２８の右端部２８Ｒの下側において、シリコン基板１１表面から垂直外側にコンタクトプラグ２１を介して第１配線層２３ａに接続され、更に、第１配線層２３ａから下方にコンタクトプラグ２１を介してゲート電極１８へ接続されている。
【００３７】
上述した構成のヒューズ素子２８及び拡散抵抗５５を構成要素とする保護回路を有する半導体集積回路装置に外部からレーザビーム４０を照射して、ヒューズ素子２８を溶断した場合、実施例１と同様にヒューズ素子２８に接続されたＭＯＳＦＥＴ１２は破壊されないことが確認された。実施例１とは、配線抵抗と拡散抵抗５５との違いがあるが、ヒューズ素子２８の切断及び保護回路が有効に働くメカニズムは、同様であり、実施例１と同様な効果が得られる。
【００３８】
本実施例の拡散抵抗５５の方が、より高い抵抗を有する保護回路を容易に作製することができると考えられるので、必要に応じて、実施例１の配線抵抗２５と本実施例の拡散抵抗５５とを使い分けることは可能である。
【００３９】
また、ヒューズ素子２８の下側には、第２配線層２３ｂに至るまで、実施例１より厚いポーラス絶縁膜３３と層間絶縁膜３１からなる領域が確保できる。従って、レーザビーム４０が拡散抵抗５５に及ぼす影響は小さくなると考えられるので、ポーラス絶縁膜３３が厚くできない場合等には有効である。
【実施例３】
【００４０】
本発明の実施例３に係る送信回路について、図３を参照しながら説明する。図３は半導体集積回路装置の要部を模式的に示すもので、図３（ａ）はヒューズ素子及び抵抗を有する保護回路の模式的な平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図である。実施例１または実施例２との違いは、保護回路の抵抗を配線抵抗及び拡散抵抗で形成したことである。なお、実施例１または実施例２と同一構成部分には同一の符号を付して、重複部分の説明は省略する。
【００４１】
図３に示すように、配線抵抗６５は、ヒューズ素子２８の下側に、第４配線層２３ｄから第２配線層２３ｂまでを接続して形成されており、一方、拡散抵抗５５は、ヒューズ素子２８の下部のＭＯＳＦＥＴ１２の拡散領域１４等と同様なシリコン基板１１表面に、不純物を拡散して形成されている。
【００４２】
ヒューズ素子２８の右端部２８Ｒは、第４配線層２３ｄまでは、上側の配線層２３ｇ〜２３ｅ及びビアプラグ２４を介して、シリコン基板１１に対して垂直方向に接続されている。第４配線層２３ｄから第２配線層２３ｂまでは、所望の抵抗値を得るようにコンタクト部以外の形状を、例えば細く形成して配線抵抗６５をなし、実施例１と同様に、ビアプラグ２４を介して、ジグザグ状に接続されている。更に、ヒューズ素子２８の中央部２８Ｃの下側において、第２配線層２３ｂから、ビアプラグ２４、第１配線層２３ａ、及びコンタクトプラグ２１を介して、拡散抵抗５５の一端に接続されている。
【００４３】
一方、拡散抵抗５５の他端は、実施例２と同様に接続されている。
【００４４】
上述した構成のヒューズ素子２８及び配線抵抗６５と拡散抵抗５５とを構成要素とする保護回路を有する半導体集積回路装置に外部からレーザビーム４０を照射して、ヒューズ素子２８を溶断した場合、実施例１と同様にヒューズ素子２８に接続されたＭＯＳＦＥＴ１２は破壊されないことが確認された。実施例１とは、配線抵抗６５に加えて拡散抵抗５５を接続した違いがあるが、ヒューズ素子２８の切断及び保護回路が有効に働くメカニズムは、同様であり、実施例１と同様な効果が得られる。
【００４５】
本実施例の保護ための抵抗は配線抵抗６５と拡散抵抗５５で形成されているので、例えば、拡散抵抗５５が所望の値からずれても、配線抵抗６５で合わせ込むことが可能となる。必要に応じて、実施例１の配線抵抗２５だけの場合、または、実施例２の拡散抵抗５５だけの場合と、本実施例の両抵抗を持つ場合とを使い分けることは可能である。
【００４６】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００４７】
例えば、ヒューズ素子の下側に層間絶縁膜、及びポーラス絶縁膜を交互に配置する例を示した。しかしながら、ＢＰＳＧ膜、ゲート絶縁膜及び一部のＳｉＯ２膜等を除いた層間絶縁膜の一部がポーラス絶縁膜で置き換えられていても差し支えないし、複数の層からなるポーラス絶縁膜は必ずしも同一の組成でなくても差し支えない。
【００４８】
また、各配線層の位置に合わせて、ポーラス絶縁膜を形成する例を示した。ポーラス絶縁膜が、隣接した配線層の位置の中間に形成されても差し支えないし、必ずしも、全ての配線層の位置に合わせて、ポーラス絶縁膜が形成されていなくても差し支えない。
【００４９】
また、ヒューズ素子の一端がＭＯＳＦＥＴのゲート電極に接続されている例を示したが、ゲート電極以外の、ソース／ドレイン電極に接続されても、バイポーラトランジスタのエミッタ／コレクタ／ベース電極に接続されていても差し支えない。ただし、それぞれの電極の耐圧は異なる可能性があり、電極に接続される保護のための抵抗はそれぞれに適する値に変更することは可能である。
【００５０】
また、実施例１において、ヒューズ素子の下側にポーラス絶縁膜を配置することによって、ポーラス絶縁膜の下側には、ヒューズ素子溶断の応力がかかることを抑制することができるので、配線抵抗の下部のシリコン基板表面に別の半導体素子を形成することは可能である。
【００５１】
また、配線層が１０層である半導体集積回路装置の例を示したが、配線層は１０層より多くても少なくても差し支えない。また、図面では、上側の配線層の厚さが下側の配線層より厚い場合の例であるが、層厚は必要に応じて変化させることが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施例１に係る半導体集積回路装置の要部を模式的に示すもので、図１（ａ）はヒューズ素子及び保護回路の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面図。
【図２】本発明の実施例２に係る半導体集積回路装置の要部を模式的に示すもので、図２（ａ）はヒューズ素子及び保護回路の平面図、図２（ｂ）は図２（ａ）のＢ−Ｂ線に沿った断面図。
【図３】本発明の実施例３に係る半導体集積回路装置の要部を模式的に示すもので、図３（ａ）はヒューズ素子及び保護回路の平面図、図３（ｂ）は図３（ａ）のＣ−Ｃ線に沿った断面図。
【符号の説明】
【００５３】
１１  シリコン基板
１２  ＭＯＳＦＥＴ
１４  拡散領域
１５  素子分離領域
１７  ゲート絶縁膜
１８  ゲート電極
２１  コンタクトプラグ
２３ａ  第１配線層
２３ｂ  第２配線層
２３ｃ  第３配線層
２３ｄ  第４配線層
２３ｅ  第５配線層
２３ｆ  第９配線層
２３ｇ  第１０配線層
２４  ビアプラグ
２５、６５  配線抵抗
２８  ヒューズ素子
２８Ｃ  中央部
２８Ｌ  左端部
２８Ｒ  右端部
３１  層間絶縁膜
３３  ポーラス絶縁膜
３５  パシベーション膜
４０  レーザビーム
５５  拡散抵抗
【図１】
2007019264.tif 000003
【図２】
2007019264.tif 000004
【図３】
2007019264.tif 000005