(57)【要約】【課題】高精度でメタルゲート電極の仕事関数を制御することができる、メタルゲート電極を用いたＭＯＳ型の半導体装置を提供すること。【解決手段】半導体基板１０と、半導体基板１０の主面に絶縁膜１６を介して形成されたメタルゲート電極２５と、主面にメタルゲート電極を挟んでそれぞれ形成されたソース電極３３およびドレイン電極３４とを有するＭＯＳ型の半導体装置において、メタルゲート電極２５は、金属窒化物膜１７とその金属窒化物の金属と同じ金属からなる金属膜１８との２層構造を形成した後に金属窒化物膜１７の窒素を金属膜に固相拡散させることにより形成される。【選択図】図７
2007142153.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するＭＯＳ型の半導体装置であって、
前記メタルゲート電極は、金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されることを特徴とする半導体装置。
【請求項２】
半導体基板の主面に形成された第１導電型ＭＯＳ領域および第２導電型ＭＯＳ領域を含むＣＭＯＳ型の半導体装置であって、
前記第１導電型ＭＯＳ領域は、金属窒化物からなるメタルゲート電極を有し、
前記第２導電型ＭＯＳ領域は、前記金属窒化物からなる金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されたメタルゲート電極を有することを特徴とする半導体装置。
【請求項３】
前記金属はＴａであることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
ＭＯＳ型の半導体装置を製造する方法であって、
半導体基板の全面にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、
前記金属窒化物膜の上の全面に前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、
前記金属窒化物膜と前記金属膜とをパターニングしてメタルゲート電極部位を形成する工程と、
前記半導体基板の主面の前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、
熱処理により前記メタルゲート電極部位における前記金属窒化物膜の窒素を前記金属膜に固相拡散させて所定窒素濃度の金属窒化物からなるメタルゲート電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板中に、素子分離領域を介して第１導電型の領域と第２導電型の領域とを形成する工程と、
半導体基板の全面にゲート絶縁膜を形成する工程と、
ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、
前記金属窒化物膜の上の全面に前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、
前記第１導電型の領域の前記金属膜をエッチングにより除去する工程と、
前記第１導電型領域において前記金属窒化物膜をパターニングしてメタルゲート電極を形成し、前記第２導電型の領域において前記金属窒化物膜および前記金属膜をパターニングしてメタルゲート電極部位を形成する工程と、
前記第１導電型の領域および前記第２導電型の領域において、前記半導体基板の主面の前記メタルゲート電極および前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、
熱処理により、前記第２導電型領域において、前記メタルゲート電極部位の前記金属窒化物膜の窒素を前記金属膜に固相拡散させて前記金属窒化物膜よりも窒素濃度が低い金属窒化物からなるメタルゲート電極を形成する工程と
を有し、第１導電型の領域を第１導電型ＭＯＳ領域、第２導電型の領域を第２導電型ＭＯＳ領域としたＣＭＯＳ型の半導体装置を製造することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板中に、素子分離領域を介して第１導電型の領域と第２導電型の領域とを形成する工程と、
半導体基板の全面にゲート絶縁膜を形成する工程と、
ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、
前記金属窒化物膜の上の全面にバリア膜を形成する工程と、
エッチングにより前記第２導電型の領域の前記バリア膜を除去する工程と、
前記金属窒化物膜および前記バリア膜を被覆するように前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、
前記第１導電型領域において前記金属窒化物膜、前記バリア膜および前記金属膜をパターニングしてメタルゲート電極を形成し、前記第２導電型の領域において前記金属窒化物膜および前記金属膜をパターニングしてメタルゲート電極部位を形成する工程と、
前記第１導電型の領域および前記第２導電型の領域において、前記半導体基板の主面の前記メタルゲート電極および前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、
熱処理により、前記第２導電型領域において、前記メタルゲート電極部位の前記金属窒化物膜の窒素を前記金属膜に固相拡散させて前記金属窒化物膜よりも窒素濃度が低い金属窒化物からなるメタルゲート電極を形成する工程と
を有し、第１導電型の領域を第１導電型ＭＯＳ領域、第２導電型の領域を第２導電型ＭＯＳ領域としたＣＭＯＳ型の半導体装置を製造することを特徴とする半導体装置の製造方法。
【請求項７】
前記金属はＴａであることを特徴とする請求項４から請求項６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メタルゲート電極を有するＭＯＳ型の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来から、ＭＯＳ型半導体装置においては、ゲート電極としてポリシリコン（Ｐｏｌｙ−Ｓｉ）が用いられてきたが、素子のスケールダウンにともない、Ｐｏｌｙ−Ｓｉゲート電極における空乏層が無視できなくなり、メタルゲート電極への転換が求められている。
【０００３】
メタルゲート電極をＣＭＯＳトランジスタに適用する場合、Ｐｏｌｙ−Ｓｉのようにイオンインプランテーションによりｎ，ｐの２種類の電極を形成することができないため、ｎ型ＭＯＳ領域とｐ型ＭＯＳ領域では、それぞれトランジスタの閾値を設定するために異なる仕事関数のメタル材料が必要とされており、したがって、ｎ，ｐ各領域でそれぞれ必要とされるメタルゲートを造り分ける必要がある。このように各領域に対してメタルゲートを造り分ける際にはエッチングプロセスによるゲート絶縁膜へのダメージを最小限にする必要がある。また、ゲート絶縁膜形成を各領域で個別に行う場合も、工程数やマスクの増加となるため、望ましくない。高精度な加工が求められるゲート加工ではｎ型ＭＯＳ領域、ｐ型ＭＯＳ領域ともに同一のメタル材料が求められ、そのためには、メタルゲート電極の仕事関数を制御する技術が要求される。
【０００４】
そのような観点から特許文献１には、メタルゲート電極としてＭｏを用い、Ｍｏゲート電極中に一旦ドープした窒素を、熱処理することにより外方へ気相拡散させることにより仕事関数を制御する技術が開示されている。この技術を用い、ｎ型ＭＯＳ領域とｐ型ＭＯＳ領域のゲート電極を同じＭｏ膜で構成し、窒素をＭｏ膜全体に一旦ドープした後、一方の領域のみ窒素を外方拡散させて窒素ドープ量を調整し、両方の領域の仕事関数を調整することによりＣＭＯＳトランジスタを製造することができる。
【特許文献１】特開２００５−７９５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１において、窒素のドープ量の制御は、窒素の気相拡散に依存しているため、必ずしも精度良く仕事関数の制御を行うことができない。
【０００６】
本発明はかかる事情に鑑みてなされたものであって、高精度でメタルゲート電極の仕事関数を制御することができる、メタルゲート電極を用いたＭＯＳ型の半導体装置およびその製造方法を提供することを目的とする。また、同一の材料のメタルゲート電極をｎ型ＭＯＳ領域およびｐ型ＭＯＳ領域に用いて高精度で仕事関数を制御することができるＣＭＯＳ型の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の第１の観点では、半導体基板と、前記半導体基板の主面に絶縁膜を介して形成されたメタルゲート電極と、前記主面に前記メタルゲート電極を挟んでそれぞれ形成されたソース電極およびドレイン電極とを有するＭＯＳ型の半導体装置であって、前記メタルゲート電極は、金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されることを特徴とする半導体装置を提供する。
【０００８】
本発明の第２の観点では、半導体基板の主面に形成された第１導電型ＭＯＳ領域および第２導電型ＭＯＳ領域を含むＣＭＯＳ型の半導体装置であって、前記第１導電型ＭＯＳ領域は、金属窒化物からなるメタルゲート電極を有し、前記第２導電型ＭＯＳ領域は、前記金属窒化物からなる金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されたメタルゲート電極を有することを特徴とする半導体装置を提供する。
【０００９】
本発明の第３の観点では、ＭＯＳ型の半導体装置を製造する方法であって、半導体基板の全面にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、前記金属窒化物膜の上の全面に前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、前記金属窒化物膜と前記金属膜とをパターニングしてメタルゲート電極部位を形成する工程と、前記半導体基板の主面の前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、熱処理により前記メタルゲート電極部位における前記金属窒化物膜の窒素を前記金属膜に固相拡散させて所定窒素濃度の金属窒化物からなるメタルゲート電極を形成する工程とを有し、前記金属窒化物膜と前記金属膜の厚さにより、前記メタルゲート電極の窒素濃度が制御され、仕事関数が制御されることを特徴とする半導体装置の製造方法を提供する。
【００１０】
本発明の第４の観点では、半導体基板中に、素子分離領域を介して第１導電型の領域と第２導電型の領域とを形成する工程と、半導体基板の全面にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、
前記金属窒化物膜の上の全面に前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、前記第１導電型の領域の前記金属膜をエッチングにより除去する工程と、前記第１導電型領域において前記金属窒化物膜をパターニングしてメタルゲート電極を形成し、前記第２導電型の領域において前記金属窒化物膜および前記金属膜をパターニングしてメタルゲート電極部位を形成する工程と、前記第１導電型の領域および前記第２導電型の領域において、前記半導体基板の主面の前記メタルゲート電極および前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、熱処理により、前記第２導電型領域において、前記メタルゲート電極部位の前記金属窒化物膜の窒素を前記金属膜に固相拡散させて前記金属窒化物膜よりも窒素濃度が低い金属窒化物からなるメタルゲート電極を形成する工程とを有し、第１導電型の領域を第１導電型ＭＯＳ領域、第２導電型の領域を第２導電型ＭＯＳ領域としたＣＭＯＳ型の半導体装置を製造することを特徴とする半導体装置の製造方法を提供する。
【００１１】
本発明の第５の観点では、半導体基板中に、素子分離領域を介して第１導電型の領域と第２導電型の領域とを形成する工程と、半導体基板の全面にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上の全面に金属窒化物膜を形成する工程と、前記金属窒化物膜の上の全面にバリア膜を形成する工程と、エッチングにより前記第２導電型の領域の前記バリア膜を除去する工程と、前記金属窒化物膜および前記バリア膜を被覆するように前記金属窒化物の金属と同じ金属からなる金属膜を形成する工程と、前記第１導電型領域において前記金属窒化物膜、前記バリア膜および前記金属膜をパターニングしてメタルゲート電極を形成し、前記第２導電型の領域において前記金属窒化物膜および前記金属膜をパターニングしてメタルゲート電極部位を形成する工程と、前記第１導電型の領域および前記第２導電型の領域において、前記半導体基板の主面の前記メタルゲート電極および前記メタルゲート電極部位を挟んだ両側にソース電極およびドレイン電極を形成する工程と、熱処理により、前記第２導電型領域において、前記メタルゲート電極部位の前記金属窒化物膜の窒素を前記金属膜に固相拡散させて前記金属窒化物膜よりも窒素濃度が低い金属窒化物からなるメタルゲート電極を形成する工程とを有し、第１導電型の領域を第１導電型ＭＯＳ領域、第２導電型の領域を第２導電型ＭＯＳ領域としたＣＭＯＳ型の半導体装置を製造することを特徴とする半導体装置の製造方法を提供する。
【００１２】
本発明において金属窒化物膜および金属膜を構成する金属としてはＴａが好ましい。
【発明の効果】
【００１３】
本発明によれば、メタルゲート電極は、金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されるので、金属窒化物膜と金属膜の厚さを調整することにより、メタルゲート電極の窒素濃度を極めて高精度で制御することができる。このため、仕事関数を高精度で制御することが可能となる。
【００１４】
また、本発明によれば、第１導電型ＭＯＳ領域が金属窒化物からなるメタルゲート電極を有し、第２導電型ＭＯＳ領域が前記金属窒化物からなる金属窒化物膜と前記金属窒化物の金属と同じ金属からなる金属膜との２層構造を形成した後に前記金属窒化物膜の窒素を金属膜に固相拡散させることにより形成されたメタルゲート電極を有するので、第２導電型ＭＯＳ領域の金属窒化物膜と金属膜との厚さを制御することにより、メタルゲート電極の窒素濃度を極めて高精度に制御して仕事関数を高精度で制御することができ、同一の材料のメタルゲート電極をｎＭＯＳ領域およびｐＭＯＳ領域に用いたＣＭＯＳ型の半導体装置を実現することができる。このように同一の材料のメタルゲート電極が可能になることから、デュアルメタルゲートプロセスの工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して本発明の好ましい実施形態について説明する。ここでは、本発明をメタルゲート電極としてＴａＮを用いたＣＭＯＳ型電界効果トランジスタ（ＦＥＴ）に適用した場合について説明する。
【００１６】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。
【００１７】
図１〜７は、本発明の第１実施形態に係る方法を説明するための工程断面図である。まず、図１に示すように、シリコンからなる半導体基板１０中に素子分離領域１１およびｎ型ウェル１２（ｎ型領域）およびｐ型ウェル１３（ｐ型領域）を形成する。
【００１８】
次に、図２に示すように、半導体基板１０の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜１４を形成し、さらにその上に高誘電率膜であるＨｉｇｈ−ｋ膜１５を形成する。これら下地膜１４とＨｉｇｈ−ｋ膜１５によりゲート絶縁膜１６が構成される。Ｈｉｇｈ−ｋ膜１５としては、ＨｆＯ２、ＨｆＳｉｘＯｙ等が好適である。Ｈｉｇｈ−ｋ膜１５は、従来ゲート絶縁膜として用いられていたＳｉＯ２等よりも比誘電率が高いため、ＳｉＯ２容量換算膜厚（ＥＯＴ）を小さくすることが可能である。ゲート絶縁膜１６の上の全面には、ＴａＮ膜１７が形成され、さらにその上にＴａ膜１８が形成される。
【００１９】
次に、図３に示すように、ｐ型領域をエッチングマスクとしてのフォトレジスト膜１９で覆い、希フッ酸等を用いたウェットエッチングまたはＲＩＥエッチングによりｎ型領域に対応する部分のＴａ膜１８を除去する。
【００２０】
次に、図４に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン２０を形成し、ＲＩＥなどの異方性エッチングにより、ｎ型領域ではＴａＮ膜１７からなるメタルゲート電極２２を形成し、ｐ型領域では、ＴａＮ膜１７とＴａ膜１８の２層構造からなるメタルゲート電極部位２４を形成する。このときに、メタルゲート電極２２およびメタルゲート電極部位２４を保護する目的で、フォトレジストパターン２０を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【００２１】
次に、図５に示すように、メタルゲート電極２２およびメタルゲート電極部位２４の外部基板表面に露出したゲート絶縁膜１６を除去し、ｎ型領域のエクステンション２６およびｐ型領域のエクステンション２８を通常技術で形成する。具体的には、ｎ型領域のエクステンション形成時は、ｐ型領域をレジストマスクしてイオン注入し、ｐ型領域のエクステンション形成時は、ｎ型領域をレジストマスクしてイオン注入することにより、エクステンションを形成する。
【００２２】
次に、図６に示すように、メタルゲート電極２２およびメタルゲート電極部位２４に絶縁膜からなるゲート側壁３０を形成し、メタルゲート電極２２およびメタルゲート電極部位２４および側壁３０をマスクにしてイオン注入を行うことにより、ｎ型領域のソース電極３１およびドレイン電極３２ならびにｐ型領域のソース電極３３およびドレイン電極３４を形成する。ゲート側壁３０の材料としては、シリコン窒化膜等が好適である。
【００２３】
次に、図７に示すように、ソース・ドレイン形成の際のイオン注入後のゲート活性化（イオン注入した不純物を電気的に活性化する）のためのアニールを行うと同時に、ｐ型領域のゲート電極部位２４において、ＴａＮ膜１７からＴａ膜１８へＮを固相拡散させる。これにより、ＴａＮ膜１７よりも低いＮ濃度を有する単一層からなるメタルゲート電極２５が形成される。このようにＮ濃度が変化することにより仕事関数を制御することができ、閾値の制御が可能となる。このときのアニールの温度は、ゲート活性化の条件に左右されるが、Ｎの拡散の観点からは６００〜１０００℃程度が好ましい。また、アニールの時間は１０〜６００秒程度が好ましい。また、ゲート活性化のためのアニールでＮの拡散が十分でない場合には、別途Ｎ拡散のための熱処理を行ってもよい。
【００２４】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、ｎ型領域にｎ型ＭＯＳ領域３５が形成され、ｐ型領域にｐ型ＭＯＳ領域３６が形成されて、ＣＭＯＳ型ＦＥＴが完成する。この場合に、ｎ型ＭＯＳ領域３５の仕事関数は４ｅＶ近傍であり、ｐ型ＭＯＳ領域３６の仕事関数は５ｅＶ近傍であるが、ＴａＮはＮ濃度によって仕事関数が大きく変化し、かつ上記方法によりｐ型ＭＯＳ領域３６のメタルゲート電極のＮ濃度を変化させることにより仕事関数を制御することができるため、ｎ型ＭＯＳ領域３５およびｐ型ＭＯＳ領域３６の両方をカバーすることができる。具体的には、ｎ型ＭＯＳ領域３５ではＴａＮ膜１７の成膜時の条件設定により原子比でＮ／Ｔａ＞１．２を満たすようにすることにより、所望の仕事関数とすることができる。一方、ｐ型ＭＯＳ領域３６においては、アニールによりＮが固相拡散して形成される単一層からなるメタルゲート電極２５において、原子比でＮ／Ｔａ＝０．８〜１．０を満たすようにすることにより、所望の仕事関数とすることができる。この場合に、アニールによりＴａＮ膜１７からＴａ膜１８へＮが固相拡散して全体が所定のＮ濃度となるのであるから、この際のＮ濃度はＴａＮ膜１７とＴａ膜１８の膜厚比により正確に制御することができる。このため、仕事関数を所望の値に正確に制御することが可能となり、高精度の閾値制御を実現することができる。メタルゲート電極の厚さは、一般的に、１０〜５０ｎｍが好適な範囲であるから、この範囲内において上記膜厚比を制御すればよい。
【００２５】
一例として、ｎＭＯＳ領域３５のメタルゲート電極２２をＮ／Ｔａ＝１．４で厚さが３０ｎｍのＴａＮ膜で形成し、ｐ型ＭＯＳ領域３６のメタルゲート電極２５を、上記ＴａＮ膜の上に厚さ２０ｎｍのＴａを形成して、９５０℃で１０秒のアニールを行って形成した。メタルゲート電極２５のＮ／Ｔａの値は０．８であった。このようにして形成されたＣＭＯＳ素子において、ｎ型ＭＯＳ領域３５の仕事関数は、４．２ｅＶであり、ｐ型ＭＯＳ領域の仕事関数は４．８ｅＶであって、十分に動作可能であることが確認された。
【００２６】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
【００２７】
図８〜１５は、本発明の第２実施形態に係る方法を説明するための工程断面図である。まず、図８に示すように、第１実施形態と同様、シリコンからなる半導体基板４０中に素子分離領域４１およびｎ型ウェル４２（ｎ型領域）およびｐ型ウェル４３（ｐ型領域）を形成する。
【００２８】
次に、図９に示すように、第１実施形態と同様、半導体基板４０の主面上の全面に酸化シリコンまたは酸窒化シリコンからなる下地膜４４を形成し、さらにその上に高誘電率膜であるＨｉｇｈ−ｋ膜４５を形成する。これら下地膜４４とＨｉｇｈ−ｋ膜４５によりゲート絶縁膜４６が構成される。ゲート絶縁膜４６の上の全面には、ＴａＮ膜４７が形成され、さらにその上にバリア層としてＴｉＮ膜４８が形成される。
【００２９】
次に、図１０に示すように、ｎ型領域をエッチングマスクとしてのフォトレジスト膜４９で覆い、Ｈ２Ｏ２等を用いたウェットエッチングまたはＲＩＥエッチングによりｐ型領域に対応する部分のＴｉＮ膜４８を除去する。
【００３０】
次に、図１１に示すように、全面にＴａ膜５０を被覆する。これによりｎ型領域ではＴｉＮ膜４８上にＴａ膜５０が形成された状態、ｐ型領域ではＴａＮ膜４７上に直接Ｔａ膜５０が形成された状態となる。
【００３１】
次に、図１２に示すように、フォトリソグラフィ法を用いて、メタルゲート電極を形成するためのレジストパターン５１を形成し、ＲＩＥなどの異方性エッチングにより、ｎ型領域ではＴａＮ膜４７、ＴｉＮ膜４８、およびＴａ膜５０からなるメタルゲート電極５２を形成し、ｐ型領域では、ＴａＮ膜４７とＴａ膜５０の２層構造からなるメタルゲート電極部位５４を形成する。このときに、第１実施形態と同様、フォトレジストパターン５１を形成する前に、シリコン窒化膜やシリコン酸化膜等からなる図示しないキャップ膜を形成することが好ましい。
【００３２】
次に、図１３に示すように、メタルゲート電極５２およびメタルゲート電極部位５４の外部基板表面に露出したゲート絶縁膜４６を除去し、ｎ型領域のエクステンション５６およびｐ型領域のエクステンション５８を通常技術で形成する。
【００３３】
次に、図１４に示すようにメタルゲート電極５２およびメタルゲート電極部位５４に絶縁膜からなるゲート側壁６０を形成し、メタルゲート電極５２およびメタルゲート電極部位５４および側壁６０をマスクにしてイオン注入を行うことにより、ｎ型領域のソース電極６１およびドレイン電極６２ならびにｐ型領域のソース電極６３およびドレイン電極６４を形成する。
【００３４】
次に、図１５に示すように、ソース・ドレイン形成の際のイオン注入後のゲート活性化のためのアニールを行い、ｐ型領域のゲート電極部位５４において、ＴａＮ膜４７からＴａ膜５０へＮを固相拡散させる。これにより、ＴａＮ膜４７よりも低いＮ濃度を有する単一層からなるメタルゲート電極５５を形成する。このようにＮ濃度が変化することにより仕事関数を制御することができ、閾値の制御が可能となる。このときのアニールの好ましい条件等は、第１実施形態と同様である。なお、ｎ型領域ではバリア層としてＴｉＮ膜４８が形成されているので、ＴａＮ膜４７からのＮの拡散はほとんど生じない。ＴｉＮ膜４８の厚さは、バリア機能を維持できる程度であればよく、１０〜２０ｎｍ程度で十分である。
【００３５】
その後、通常の技術を用いて層間絶縁膜および配線を形成し、ｎ型領域にｎ型ＭＯＳ領域６５が形成され、ｐ型領域にｐ型ＭＯＳ領域６６が形成されて、ＣＭＯＳ型ＦＥＴが完成する。この実施形態の場合にも、第１実施形態と全く同様にｐ型ＭＯＳ領域６６のメタルゲート電極のＮ濃度を変化させることにより仕事関数を制御することができるため、ｎ型ＭＯＳ領域およびｐ型ＭＯＳ領域の両方をカバーすることができる。なお、ｎ型ＭＯＳ領域においてゲート電極として機能するのはＴａＮ膜４７のみであり、ＴｉＮ膜４８およびＴａ膜５０はゲート電極としては機能しない。したがって、メタルゲート電極５２からＴａ膜５０を除去してもよい。
【００３６】
本実施形態においても、第１実施形態と全く同様に、ｐ型ＭＯＳ領域６６において、アニールによりＴａＮ膜４７からＴａ膜５０へＮが固相拡散して全体が所定のＮ濃度となるのであるから、この際のＮ濃度はＴａＮ膜４７とＴａ膜５０の膜厚比により正確に制御することができる。このため、仕事関数を所望の値に正確に制御することが可能となり、高精度の閾値制御を実現することができる。
【００３７】
第１実施形態では、ｎ型ＭＯＳ領域3
５のメタルゲート電極がＴａＮ膜のみであり、ｐ型ＭＯＳ領域3
６のメタルゲート電極がＴａＮ膜とＴａ膜を積層して形成されるため、両者の厚さの違いが大きく、製造過程で段差が問題になることもあり得るが、本実施形態では、このような大きな段差が生じず、加工上のメリットが大きい。
【００３８】
なお、本発明は上記実施形態に限定されず種々変形可能である。
【００３９】
例えば、上記実施形態では、本発明をＣＭＯＳ型の半導体装置に適用したが、必ずしもこれに限らず、ＭＯＳ型の半導体装置の仕事関数の制御に広く用いることができる。例えば、金属窒化物でＭＯＳ型の半導体装置を製造するに際して、ゲート電極の仕事関数を調整する必要がある場合が生じるが、そのような場合に、本発明を適用することが可能である。また、金属窒化物を構成する金属としてＴａを例にとって説明したが、Ｗ等の他の窒化物を適用することもできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図２】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図３】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図４】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図５】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図６】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図７】本発明の第１実施形態に係る方法を説明するための工程断面図。
【図８】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図９】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１０】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１１】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１２】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１３】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１４】本発明の第２実施形態に係る方法を説明するための工程断面図。
【図１５】本発明の第２実施形態に係る方法を説明するための工程断面図。
【符号の説明】
【００４１】
１０，４０；半導体基板
１１，４１；素子分離領域
１２，４２；ｎ型ウェル
１３，４３；ｐ型ウェル
１６，４６；ゲート絶縁膜
１７，４７；ＴａＮ膜
１８，５０；Ｔａ膜
２２，５２；ｎ型領域におけるメタルゲート電極
２４，５４；ｐ型領域におけるメタルゲート電極部位
２５，５５；ｐ型領域におけるメタルゲート電極
２６，５６；ｎ型領域のエクステンション
２８，５８；ｐ型領域のエクステンション
３１，６１；ｎ型領域のソース電極
３２，６２；ｎ型領域のドレイン電極
３３，６３；ｐ型領域のソース電極
３４，６４；ｐ型領域のドレイン電極
４８；ＴｉＮ膜
３５，６５；ｎ型ＭＯＳ領域
３６，６６；ｐ型ＭＯＳ領域
【図１】
2007142153.tif 000003
【図２】
2007142153.tif 000004
【図３】
2007142153.tif 000005
【図４】
2007142153.tif 000006
【図５】
2007142153.tif 000007
【図６】
2007142153.tif 000008
【図７】
2007142153.tif 000009
【図８】
2007142153.tif 000010
【図９】
2007142153.tif 000011
【図１０】
2007142153.tif 000012
【図１１】
2007142153.tif 000013
【図１２】
2007142153.tif 000014
【図１３】
2007142153.tif 000015
【図１４】
2007142153.tif 000016
【図１５】
2007142153.tif 000017
【手続補正書】
【提出日】平成19年2月6日(2007.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
図１〜７は、本発明の第１実施形態に係る方法を説明するための工程断面図である。まず、図１に示すように、シリコンからなる半導体基板１０中に素子分離領域１１およびｐ型ウェル１２（ｎ型領域）およびｎ型ウェル１３（ｐ型領域）を形成する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
図８〜１５は、本発明の第２実施形態に係る方法を説明するための工程断面図である。まず、図８に示すように、第１実施形態と同様、シリコンからなる半導体基板４０中に素子分離領域４１およびｐ型ウェル４２（ｎ型領域）およびｎ型ウェル４３（ｐ型領域）を形成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
１０，４０；半導体基板
１１，４１；素子分離領域
１２，４２；ｐ型ウェル
１３，４３；ｎ型ウェル
１６，４６；ゲート絶縁膜
１７，４７；ＴａＮ膜
１８，５０；Ｔａ膜
２２，５２；ｎ型領域におけるメタルゲート電極
２４，５４；ｐ型領域におけるメタルゲート電極部位
２５，５５；ｐ型領域におけるメタルゲート電極
２６，５６；ｎ型領域のエクステンション
２８，５８；ｐ型領域のエクステンション
３１，６１；ｎ型領域のソース電極
３２，６２；ｎ型領域のドレイン電極
３３，６３；ｐ型領域のソース電極
３４，６４；ｐ型領域のドレイン電極
４８；ＴｉＮ膜
３５，６５；ｎ型ＭＯＳ領域
３６，６６；ｐ型ＭＯＳ領域