(57)【要約】【課題】素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させて電荷転送用電圧の立ち上がり時間、立ち下がり時間の高速化を行うことができるＣＣＤ撮像素子の垂直レジスタ駆動装置を提供する。【解決手段】ＣＣＤ撮像素子の垂直レジスタ駆動装置の出力トランジスタ２〜４の前段に昇圧回路７，８もしくは降圧回路６を設ける。これによって出力トランジスタ２〜４をオンするときのゲート電圧を変換して出力トランジスタの電流駆動能力を高める。加えて基板電位切り替え回路９を設け、出力トランジスタ３がオンしている状態における基板電位を変換する。これらの回路制御はＣＣＤ撮像素子の垂直レジスタを駆動する半導体集積回路内の制御回路１で制御している。このことによって出力トランジスタのスイッチングを高速に応答させることができる。【選択図】図１
2007306245.tif 000002
【特許請求の範囲】
【請求項１】
２値信号を入力する信号入力端子と、
前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動する電圧に変換して出力する制御回路と、
前記制御回路からゲート電圧が供給される出力トランジスタと、
前記出力トランジスタに接続された駆動電圧出力端子と、
前記制御回路と前記出力トランジスタのゲートとの間に設けられて前記出力トランジスタを導通させるときに前記出力トランジスタのゲートに加えるゲート電圧のレベルを前記制御回路の出力電圧のレベルからシフトすることにより、前記出力トランジスタのオン抵抗を減少させるゲート電圧シフト回路とを備えたＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項２】
前記制御回路は、前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１および第２の出力端子を有し、
前記出力トランジスタは、前記ハイレベル電位および前記ローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され前記制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、
前記ローレベル電位を有するローレベル電位点にソースが接続され前記制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタとからなり、
前記駆動電圧出力端子は前記第１のＮチャネルトランジスタのソースと前記第２のＮチャネルトランジスタのドレインとに接続され、
前記ゲート電圧シフト回路は、前記制御回路の第１の出力端子と前記第１のＮチャネルトランジスタのゲートとの間に設けられて前記第１のＮチャネルトランジスタを導通させるときに前記第１のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第１の昇圧回路と、
前記制御回路の第２の出力端子と前記第２のＮチャネルトランジスタのゲートとの間に設けられて前記第２のＮチャネルトランジスタを導通させるときに前記第２のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第２の昇圧回路とからなる請求項１記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項３】
前記制御回路が、前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第３の出力端子をさらに有し、
前記ハイレベル電位を有するハイレベル電位点にソースが接続され前記制御回路の第３の出力端子からゲート電圧が供給される第１のＰチャネルトランジスタをさらに備え、
前記第１のＰチャネルトランジスタのドレインが前記駆動電圧出力端子に接続された請求項２記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項４】
前記制御回路の第３の出力端子と前記第１のＰチャネルトランジスタのゲートとの間に設けられて前記第１のＰチャネルトランジスタを導通させるときに前記第１のＰチャネルトランジスタのゲートに加えるゲート電圧を下降させる降圧回路を備えた請求項３記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項５】
前記制御回路は、前記第１の出力端子とは出力レベルが反転した信号を出力する第１の反転出力端子と前記第２の出力端子とは出力レベルが反転した信号を出力する第２の反転出力端子とを有し、
前記第１の昇圧回路は、第１のコンデンサと、第１のダイオードからなる第１のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第２のＰチャネルトランジスタおよび第３のＮチャネルトランジスタからなる第１のインバータ回路とで構成され、前記制御回路の第１の出力端子に前記第１のコンデンサの一端が接続され、前記第１のコンデンサの他端に前記第１のダイオードのカソードが接続され、前記第１のダイオードのアノードがハイレベル電位点に接続され、前記第１のダイオードのカソードが前記第２のＰチャネルトランジスタのソースに接続され、前記第３のＮチャネルトランジスタのソースがローレベル電位点に接続され、前記制御回路の第１の反転出力端子に前記第２のＰチャネルトランジスタおよび前記第３のＮチャネルトランジスタの共通のゲートが接続され、前記第２のＰチャネルトランジスタおよび前記第３のＮチャネルトランジスタの共通のドレインが第１の昇圧電圧出力端となり、
前記第２の昇圧回路は、第２のコンデンサと、第２のダイオードからなる第２のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第３のＰチャネルトランジスタおよび第４のＮチャネルトランジスタからなる第２のインバータ回路とで構成され、前記制御回路の第２の出力端子に前記第２のコンデンサの一端が接続され、前記第２のコンデンサの他端に前記第２のダイオードのカソードが接続され、前記第２のダイオードのアノードがハイレベル電位点に接続され、前記第２のダイオードのカソードが前記第３のＰチャネルトランジスタのソースに接続され、前記第４のＮチャネルトランジスタのソースがローレベル電位点に接続され、前記制御回路の第２の反転出力端子に前記第３のＰチャネルトランジスタおよび前記第４のＮチャネルトランジスタの共通のゲートが接続され、前記第３のＰチャネルトランジスタおよび前記第４のＮチャネルトランジスタの共通のドレインが第２の昇圧電圧出力端となる請求項４記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項６】
前記制御回路は、前記第３の出力端子とは出力レベルが反転した信号を出力する第３の反転出力端子を有し、
前記降圧回路は、第３のコンデンサと、第３のダイオードからなる第３のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第４のＰチャネルトランジスタおよび第５のＮチャネルトランジスタからなる第３のインバータ回路とで構成され、前記制御回路の第３の出力端子に前記第３のコンデンサの一端が接続され、前記第３のコンデンサの他端に前記第３のダイオードのアノードが接続され、前記第３のダイオードのアノードがローレベル電位点に接続され、前記第３のダイオードのアノードが前記第５のＮチャネルトランジスタのソースに接続され、前記第４のＰチャネルトランジスタのソースがハイレベル電位点に接続され、前記制御回路の第３の反転出力端子に前記第４のＰチャネルトランジスタおよび第５のＮチャネルトランジスタの共通のゲートが接続され、前記第４のＰチャネルトランジスタおよび前記第５のＮチャネルトランジスタの共通のドレインが第３の降圧電圧出力端となる請求項５記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項７】
前記制御回路と前記出力トランジスタの基板との間に、前記出力トランジスタの基板電位を、前記駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えた請求項１記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項８】
前記制御回路が、前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第４の出力端子をさらに有し、
前記制御回路の第４の出力端子と前記第１のＮチャネルトランジスタの基板との間に、前記第１のＮチャネルトランジスタの基板電位を、前記駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えた請求項４記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項９】
前記基板電位切り替え回路は、一方の電源入力端がミドルレベル電位点に接続され、他方の電源入力端がローレベル電位点に接続され、入力端が前記制御回路の第４の出力端子に接続され、出力端が前記第１のＮチャネルトランジスタの基板に接続されたインバータ回路で構成されている請求項８記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項１０】
２値信号を入力する信号入力端子と、
前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動する電圧に変換して出力する制御回路と、
前記制御回路からゲート電圧が供給される出力トランジスタと、
前記出力トランジスタに接続された駆動電圧出力端子と、
前記制御回路と前記出力トランジスタの基板との間に、前記出力トランジスタの基板電位を、前記駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えたＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項１１】
前記制御回路は、前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１、第２および第３の出力端子を有し、
前記出力トランジスタは、前記ハイレベル電位および前記ローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され前記制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、
前記ローレベル電位を有するローレベル電位点にソースが接続され前記制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタとからなり、
前記駆動電圧出力端子は前記第１のＮチャネルトランジスタのソースと前記第２のＮチャネルトランジスタのドレインとに接続され、
前記基板電位切り替え回路は、前記制御回路の第３の出力端子と前記第１のＮチャネルトランジスタの基板との間に設けられて、前記第１のＮチャネルトランジスタの基板電位を、前記駆動電圧出力端子の出力電位の変化と連動して切り替える請求項１０記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項１２】
前記基板電位切り替え回路は、一方の電源入力端がミドルレベル電位点に接続され、他方の電源入力端がローレベル電位点に接続され、入力端が前記制御回路の第３の出力端子に接続され、出力端が前記第１のＮチャネルトランジスタの基板に接続されたインバータ回路で構成されている請求項１１記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項１３】
前記制御回路が、前記信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第４の出力端子をさらに有し、
前記ハイレベル電位を有するハイレベル電位点にソースが接続され前記制御回路の第４の出力端子からゲート電圧が供給される第１のＰチャネルトランジスタをさらに備え、
前記第１のＰチャネルトランジスタのドレインが前記駆動電圧出力端子に接続された請求項１２記載のＣＣＤ撮像素子の垂直レジスタ駆動装置。
【請求項１４】
２値出力電圧を有する第１のＣＣＤ撮像素子の垂直レジスタ駆動装置と、３値出力電圧を有する第２の第１のＣＣＤ撮像素子の垂直レジスタ駆動装置とを、各々少なくとも一つ備えたＣＣＤ撮像素子の垂直レジスタ駆動システムであって、
前記第１のＣＣＤ撮像素子の垂直レジスタ駆動装置は、
２値信号を入力する第１の信号入力端子と、
前記第１の信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１および第２の出力端子を有する第１の制御回路と、
前記ハイレベル電位および前記ローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され前記第１の制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、
前記ローレベル電位を有するローレベル電位点にソースが接続され前記第１の制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタと、
前記第１のＮチャネルトランジスタのソースと前記第２のＮチャネルトランジスタのドレインとに接続された第１の駆動電圧出力端子と、
前記第１の制御回路の第１の出力端子と前記第１のＮチャネルトランジスタのゲートとの間に設けられて前記第１のＮチャネルトランジスタを導通させるときに前記第１のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第１の昇圧回路と、
前記第１の制御回路の第２の出力端子と前記第２のＮチャネルトランジスタのゲートとの間に設けられて前記第２のＮチャネルトランジスタを導通させるときに前記第２のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第２の昇圧回路とを備え、
前記第２のＣＣＤ撮像素子の垂直レジスタ駆動装置は、
２値信号を入力する第２の信号入力端子と、
前記第２の信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１、第２および第３の出力端子を有する第２の制御回路と、
前記ハイレベル電位および前記ローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され前記第２の制御回路の第１の出力端子からゲート電圧が供給される第３のＮチャネルトランジスタと、
前記ローレベル電位を有するローレベル電位点にソースが接続され前記第２の制御回路の第２の出力端子からゲート電圧が供給される第４のＮチャネルトランジスタと、
前記ハイレベル電位を有するハイレベル電位点にソースが接続され前記第２の制御回路の第３の出力端子からゲート電圧が供給されるＰチャネルトランジスタと、
前記第３のＮチャネルトランジスタのソースと前記第４のＮチャネルトランジスタのドレインと前記Ｐチャネルトランジスタのドレインとに接続された第２の駆動電圧出力端子と、
前記第２の制御回路の第１の出力端子と前記第３のＮチャネルトランジスタのゲートとの間に設けられて前記第３のＮチャネルトランジスタを導通させるときに前記第３のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第３の昇圧回路と、
前記第２の制御回路の第２の出力端子と前記第４のＮチャネルトランジスタのゲートとの間に設けられて前記第４のＮチャネルトランジスタを導通させるときに前記第４のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第４の昇圧回路と、
前記第２の制御回路の第３の出力端子と前記Ｐチャネルトランジスタのゲートとの間に設けられて前記Ｐチャネルトランジスタを導通させるときに前記Ｐチャネルトランジスタのゲートに加えるゲート電圧を下降させる降圧回路とを備えたＣＣＤ撮像素子の垂直レジスタ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置として構成され、ＣＣＤ（Charge Coupled Device）撮像素子の垂直レジスタを駆動するＣＣＤ撮像素子の垂直レジスタ駆動装置、いわゆる垂直ドライバにおける出力電圧の立ち上がり時間および立ち下がり時間の高速化に関するものである。
【背景技術】
【０００２】
ＣＣＤ撮像素子の垂直レジスタ駆動装置（垂直ドライバ）周辺の一般的な半導体集積回路装置は図７のような構成を有している。図７において、符号１００は光学ブロックを示し、符号１０１はＣＣＤ撮像素子を示し、符号１０２はメカニカルシャッタコントローラを示し、符号１０３は垂直ドライバを示し、符号１０４はＣＤＳ（Correlated Double Sampling：相関二重サンプリング）・ＡＧＣ（Automatic Gain Control：自動利得制御）・ＡＤ（Analog-Digital）コンバータなどの機能を備えた信号処理ブロックを示し、符号１０５はタイミングジェネレータを示し、符号１０６は画像処理ブロックを示している。
【０００３】
ＣＣＤ撮像素子１０１には、光学ブロック１００からの光を電荷に変換するフォトダイオード、変換された電荷を信号処理ブロック１０４に転送するための垂直レジスタおよび水平レジスタを備えている。ＣＣＤ撮像素子１０１の垂直レジスタおよび水平レジスタを駆動するためには、それぞれ垂直駆動パルスおよび水平駆動パルスを発生する必要がある。垂直駆動パルスは、タイミングジェネレータ１０５からのタイミング信号電圧を基に垂直ドライバ１０３が生成してＣＣＤ撮像素子１０１へ供給する。また、タイミングジェネレータ１０５が生成したタイミング信号電圧がそのまま水平駆動パルスとしてＣＣＤ撮像素子１０１へ供給する。信号処理ブロック１０４から出力された信号は画像処理ブロック１０６へ送られる。画像処理ブロック１０６は、タイミングジェネレータ１０５に対して、シャッタコントロール信号や同期信号を供給する。タイミングジェネレータ１０５は画像処理回路１０６からの信号を基に、メカニカルシャッタコントローラ１０２を制御し、垂直ドライバ１０３およびＣＣＤ撮像素子１０１へ信号電圧を与える。
【０００４】
垂直駆動パルスは、水平駆動パルスと比べ、高電圧が必要である。これは、画素に蓄積された電荷を垂直レジスタに転送するためのハイレベル電圧、垂直レジスタに蓄積された電荷を水平レジスタに順次転送するためのミドルレベル電圧およびローレベル電圧が必要であるからである。タイミングジェネレータ１０５の信号電圧を、垂直レジスタを駆動するための電圧に変換する半導体集積装置を垂直ドライバと呼ぶ。
【０００５】
図５に従来の３値系の垂直ドライバの構成の一例を示す。図５において、符号１Ａはタイミングジェネレータからの信号電圧を垂直レジスタを駆動する電圧に変換する制御回路を示す。この制御回路１       Ａは、図８（ａ）、（ｂ）に示すように、入力電圧のローレベルが例えば０Ｖであり、入力電圧のハイレベルが例えば３．３Ｖであり、出力電圧のローレベルが例えば−６Ｖであり、出力電圧のハイレベルが例えば１２Ｖである。
【０００６】
符号２はＣＣＤ撮像素子５へ例えば１２Ｖのハイレベル電圧を出力するためのＰチャネル出力トランジスタを示す。符号３はＣＣＤ撮像素子５へ例えば０Ｖのミドルレベル電圧を出力するためのＮチャネル出力トランジスタを示す。符号４はＣＣＤ撮像素子５へ例えば−６Ｖのローレベル電圧を出力するためのＮチャネル出力トランジスタを示す。
【０００７】
ハイレベル、ミドルレベルおよびローレベルの各レベルの電圧は制御回路１Ａにより選択的に出力されている。
【０００８】
符号１１、１７は垂直ドライバの２つの入力端子を示し、符号１２は垂直ドライバの出力端子を示す。符号Ｖin1、ＣＨ１は入力端子１１への入力電圧を示し、符号Ｖout1は出力端子１２からの出力電圧を示す。ＣＣＤ撮像素子５は、垂直ドライバの出力端子１２に接続されている。符号１３Ａは３値系の垂直ドライバブロックを示し、制御回路１ＡとＰチャネル出力トランジスタ２とＮチャネル出力トランジスタ３、４とで構成されている。
【０００９】
符号１４、１８は垂直ドライバの２つの入力端子を示し、符号１５は垂直ドライバの出力端子を示す。符号Ｖin2、ＣＨ２は入力端子１４への入力電圧を示し、符号Ｖout2は出力端子１５からの出力電圧を示す。ＣＣＤ撮像素子５は、図示は省いているが垂直ドライバの出力端子１５にも接続されている。符号１６Ａは２値系の垂直ドライバブロックを示し、制御回路と２つのＮチャネル出力トランジスタとで構成されている。つまり、図５の回路からＰチャネル出力トランジスタを省き、それに関連する制御回路の内部回路を省いたものである。
【００１０】
図５には、ハイレベル電圧、ミドルレベル電圧およびローレベル電圧を出力する３値出力電圧の３値系の垂直ドライバブロックを示しているが、ミドルレベル電圧およびローレベル電圧を出力する２値出力電圧の２値系の垂直ドライバブロックを示している。
【００１１】
図９（ａ），（ｂ）に３値系の垂直ドライバブロックと２値系の垂直ドライバブロックとを示している。両者の違いは、ハイレベル電圧を出力するためのＰチャネル出力トランジスタがあるかないかである。図９には、３値系の垂直ドライバブロックにおける入力電圧Ｖin1、ＣＨ１と出力電圧Ｖout1との関係も合わせて示している。同様に、２値系の垂直ドライバブロックにおける入力電圧Ｖin2と出力電圧Ｖout2との関係も合わせて示している。
【００１２】
そして、ＣＣＤ撮像素子を駆動する垂直ドライバシステム、つまり、ＣＣＤ撮像素子の垂直レジスタ駆動システム５０は、図１０に示すように、少なくとも一つの３値系の垂直ドライバブロック５１、および少なくとも一つの２値系の垂直ドライバブロック５２を備えている。符号５３は垂直ドライバ入力端子を示し、符号５４は垂直ドライバ出力端子を示す。
【００１３】
３値の垂直ドライバブロック５１および２値系の垂直ドライバブロック５２の必要数は、ＣＣＤ撮像素子の構造ないし特性に応じて異なる。例えば、ＣＣＤ撮像素子をデジタルスチルカメラとして使用する場合、インターレースと呼ばれる方式で画像を転送する場合がある。このインターレース方式は３：１、４：１などの方式があり、この方式によって垂直ドライバに搭載されるチャンネル数が変わってくる。このチャネル数に応じて３値の垂直ドライバブロック５１および２値系の垂直ドライバブロック５２の必要数が異なる。
【００１４】
図６に従来例の構成によるタイミング図の一例を示す。制御回路に入力されるタイミングジェネレータからの信号電圧を入力電圧ハイレベル（例えば、３.３Ｖ）、入力電圧ローレベル（例えば、０Ｖ）としている。一例では、ミドルレベル電圧（例えば、０Ｖ）、ローレベル電圧（例えば、−６Ｖ）の切り替わりを示しており、入力電圧の切り替わりに対して出力電圧の切り替わりはトランジスタのオン抵抗とＣＣＤ撮像素子の容量の影響により波形の遅れが生じている。（例えば、特許文献１参照）なお、図６において、記号ｔｆは立ち下がり時間を示し、記号ｔｆは立ち上がり時間を示している。
【００１５】
近年、ＣＣＤ撮像素子の高画素化が進み、ＣＣＤ撮像素子に蓄えられた電荷を高速に転送する技術が要求されている。ＣＣＤ撮像素子に蓄積された電荷を高速に転送するためには、垂直レジスタの電荷を水平レジスタに高速に転送する必要がある。この要求を満たすには、垂直ドライバの電荷転送用電圧（ミドルレベル電圧およびローレベル電圧）の立ち上がり時間ｔｒおよび立ち下がり時間ｔｆの高速化が要求されている。
【特許文献１】特開平７-２３２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来の構成では、出力トランジスタを一般的なスイッチ素子として使用しており、ＣＣＤ撮像素子の負荷の影響から、電荷転送用電圧（ミドルレベル電圧およびローレベル電圧）の立ち上がり時間ｔｒおよび立ち下がり時間ｔｆの高速化が要求される場合には出力トランジスタのサイズを大きくして、出力トランジスタのオン抵抗を低減する必要がある。このため、出力トランジスタの素子サイズを大きくする必要があり、面積の肥大化という欠点を有していた。
【００１７】
本発明の目的は、素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させて電荷転送用電圧の立ち上がり時間、立ち下がり時間の高速化を行うことができるＣＣＤ撮像素子の垂直レジスタ駆動装置を提供することである。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明のＣＣＤ撮像素子の垂直レジスタ駆動装置は、出力トランジスタのゲートに、出力トランジスタを導通させるときに出力トランジスタのゲートに加えるゲート電圧のレベルを制御回路の出力電圧のレベルからシフト（変換）することにより、出力トランジスタのオン抵抗を減少させるゲート電圧シフト回路を備えることにより、素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させ、それによって電荷転送用電圧の立ち上がり時間および立ち下がり時間の高速化を実現するものである。ゲート電圧シフト回路は、出力トランジスタの導電形式に応じて構成が変わり、Ｎチャネル出力トランジスタの場合は昇圧回路が使用され、Ｐチャネル出力トランジスタの場合は降圧回路が使用される。このように、昇圧回路もしくは降圧回路からなるゲート電圧シフト回路を出力トランジスタのゲートに設けることにより、トランジスタのゲート電圧を変換させて出力トランジスタの電流能力を向上させ、素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させ、それによって電荷転送用電圧の立ち上がり時間および立ち下がり時間の高速化を実現する。
【００１９】
また、本発明のＣＣＤ撮像素子の垂直レジスタ駆動装置は、出力トランジスタの基板電位を切り替える基板電位切り替え回路を備えることにより、素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させ、それによって電荷転送用電圧の立ち上がり時間および立ち下がり時間の高速化を実現するものである。つまり、基板電位がローレベル電圧となっている箇所の基板バイアス効果の影響を緩和するため、中間電位出力段に基板電位を適時切り替える回路を備えている。基板電位切り替え回路が接続された出力トランジスタにおいては、出力トランジスタが動作するときのみ基板電位を切り替えて基板バイアス効果の影響を緩和することができ、ＣＣＤ撮像素子の垂直レジスタ駆動装置における出力電圧の立ち上がり時間、立ち下がり時間の高速化が可能となる。
【００２０】
以下、具体的に説明する。
【００２１】
本発明の第１のＣＣＤ撮像素子の垂直レジスタ駆動装置は、２値信号を入力する信号入力端子と、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動する電圧に変換して出力する制御回路と、制御回路からゲート電圧が供給される出力トランジスタと、出力トランジスタに接続された駆動電圧出力端子と、制御回路と出力トランジスタのゲートとの間に設けられて出力トランジスタを導通させるときに出力トランジスタのゲートに加えるゲート電圧のレベルを制御回路の出力電圧のレベルからシフトすることにより、出力トランジスタのオン抵抗を減少させるゲート電圧シフト回路とを備えている。
【００２２】
上記構成においては以下のような構成が好ましい。制御回路は、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１および第２の出力端子を有する。
【００２３】
出力トランジスタは、ハイレベル電位およびローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、ローレベル電位を有するローレベル電位点にソースが接続され制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタとからなる。
【００２４】
駆動電圧出力端子は第１のＮチャネルトランジスタのソースと第２のＮチャネルトランジスタのドレインとに接続される。
【００２５】
ゲート電圧シフト回路は、制御回路の第１の出力端子と第１のＮチャネルトランジスタのゲートとの間に設けられて第１のＮチャネルトランジスタを導通させるときに第１のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第１の昇圧回路と、制御回路の第２の出力端子と第２のＮチャネルトランジスタのゲートとの間に設けられて第２のＮチャネルトランジスタを導通させるときに第２のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第２の昇圧回路とからなる。
【００２６】
また、上記構成においては、制御回路が、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第３の出力端子をさらに有し、ハイレベル電位を有するハイレベル電位点にソースが接続され制御回路の第３の出力端子からゲート電圧が供給される第１のＰチャネルトランジスタをさらに備え、第１のＰチャネルトランジスタのドレインが駆動電圧出力端子に接続されることが好ましい。
【００２７】
また、上記構成においては、制御回路の第３の出力端子と第１のＰチャネルトランジスタのゲートとの間に設けられて第１のＰチャネルトランジスタを導通させるときに第１のＰチャネルトランジスタのゲートに加えるゲート電圧を下降させる降圧回路を備えることが好ましい。
【００２８】
また、上記構成においては、以下の構成を有することが好ましい。制御回路は、第１の出力端子とは出力レベルが反転した信号を出力する第１の反転出力端子と第２の出力端子とは出力レベルが反転した信号を出力する第２の反転出力端子とを有する。
【００２９】
第１の昇圧回路は、第１のコンデンサと、第１のダイオードからなる第１のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第２のＰチャネルトランジスタおよび第３のＮチャネルトランジスタからなる第１のインバータ回路とで構成され、制御回路の第１の出力端子に第１のコンデンサの一端が接続され、第１のコンデンサの他端に第１のダイオードのカソードが接続され、第１のダイオードのアノードがハイレベル電位点に接続され、第１のダイオードのカソードが第２のＰチャネルトランジスタのソースに接続され、第３のＮチャネルトランジスタのソースがローレベル電位点に接続され、制御回路の第１の反転出力端子に第２のＰチャネルトランジスタおよび第３のＮチャネルトランジスタの共通のゲートが接続され、第２のＰチャネルトランジスタおよび第３のＮチャネルトランジスタの共通のドレインが第１の昇圧電圧出力端となる。
【００３０】
第２の昇圧回路は、第２のコンデンサと、第２のダイオードからなる第２のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第３のＰチャネルトランジスタおよび第４のＮチャネルトランジスタからなる第２のインバータ回路とで構成され、制御回路の第２の出力端子に第２のコンデンサの一端が接続され、第２のコンデンサの他端に第２のダイオードのカソードが接続され、第２のダイオードのアノードがハイレベル電位点に接続され、第２のダイオードのカソードが第３のＰチャネルトランジスタのソースに接続され、第４のＮチャネルトランジスタのソースがローレベル電位点に接続され、制御回路の第２の反転出力端子に第３のＰチャネルトランジスタおよび第４のＮチャネルトランジスタの共通のゲートが接続され、第３のＰチャネルトランジスタおよび第４のＮチャネルトランジスタの共通のドレインが第２の昇圧電圧出力端となる。
【００３１】
また、上記構成においては、以下の構成を有することが好ましい。制御回路は、第３の出力端子とは出力レベルが反転した信号を出力する第３の反転出力端子を有する。
【００３２】
降圧回路は、第３のコンデンサと、第３のダイオードからなる第３のクランプ回路と、ゲート同士を共通接続するとともにドレイン同士を共通接続した第４のＰチャネルトランジスタおよび第５のＮチャネルトランジスタからなる第３のインバータ回路とで構成され、制御回路の第３の出力端子に第３のコンデンサの一端が接続され、第３のコンデンサの他端に第３のダイオードのアノードが接続され、第３のダイオードのアノードがローレベル電位点に接続され、第３のダイオードのアノードが第５のＮチャネルトランジスタのソースに接続され、第４のＰチャネルトランジスタのソースがハイレベル電位点に接続され、制御回路の第３の反転出力端子に第４のＰチャネルトランジスタおよび第５のＮチャネルトランジスタの共通のゲートが接続され、第４のＰチャネルトランジスタおよび第５のＮチャネルトランジスタの共通のドレインが第３の降圧電圧出力端となる。
【００３３】
上記本発明の構成においては、制御回路と出力トランジスタの基板との間に、出力トランジスタの基板電位を、駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えていてもよい。
【００３４】
具体的には、制御回路が、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第４の出力端子をさらに有し、制御回路の第４の出力端子と第１のＮチャネルトランジスタの基板との間に、第１のＮチャネルトランジスタの基板電位を、駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えていてもよい。
【００３５】
上記の構成においては、基板電位切り替え回路は、一方の電源入力端がミドルレベル電位点に接続され、他方の電源入力端がローレベル電位点に接続され、入力端が制御回路の第４の出力端子に接続され、出力端が第１のＮチャネルトランジスタの基板に接続されたインバータ回路で構成されていることが好ましい。
【００３６】
本発明の第２のＣＣＤ撮像素子の垂直レジスタ駆動装置は２値信号を入力する信号入力端子と、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動する電圧に変換して出力する制御回路と、制御回路からゲート電圧が供給される出力トランジスタと、出力トランジスタに接続された駆動電圧出力端子と、制御回路と出力トランジスタの基板との間に、出力トランジスタの基板電位を、駆動電圧出力端子の出力電位の変化と連動して切り替える基板電位切り替え回路を備えている。
【００３７】
上記構成においては、以下の構成を有することが好ましい。制御回路は、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１、第２および第３の出力端子を有する。
【００３８】
出力トランジスタは、ハイレベル電位およびローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、ローレベル電位を有するローレベル電位点にソースが接続され制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタとからなる。
【００３９】
駆動電圧出力端子は第１のＮチャネルトランジスタのソースと第２のＮチャネルトランジスタのドレインとに接続されている。
【００４０】
基板電位切り替え回路は、制御回路の第３の出力端子と第１のＮチャネルトランジスタの基板との間に設けられて、第１のＮチャネルトランジスタの基板電位を、駆動電圧出力端子の出力電位の変化と連動して切り替える。
【００４１】
上記構成においては、基板電位切り替え回路は、一方の電源入力端がミドルレベル電位点に接続され、他方の電源入力端がローレベル電位点に接続され、入力端が制御回路の第３の出力端子に接続され、出力端が第１のＮチャネルトランジスタの基板に接続されたインバータ回路で構成されていることが好ましい。
【００４２】
上記構成においては、制御回路が、信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第４の出力端子をさらに有し、
ハイレベル電位を有するハイレベル電位点にソースが接続され制御回路の第４の出力端子からゲート電圧が供給される第１のＰチャネルトランジスタをさらに備え、第１のＰチャネルトランジスタのドレインが駆動電圧出力端子に接続されることが好ましい。
【００４３】
本発明の第３のＣＣＤ撮像素子の垂直レジスタ駆動装置は、２値出力電圧を有する第１のＣＣＤ撮像素子の垂直レジスタ駆動装置と、３値出力電圧を有する第２の第１のＣＣＤ撮像素子の垂直レジスタ駆動装置とを、各々少なくとも一つ備えている。
【００４４】
第１のＣＣＤ撮像素子の垂直レジスタ駆動装置は、２値信号を入力する第１の信号入力端子と、第１の信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１および第２の出力端子を有する第１の制御回路と、ハイレベル電位およびローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され第１の制御回路の第１の出力端子からゲート電圧が供給される第１のＮチャネルトランジスタと、ローレベル電位を有するローレベル電位点にソースが接続され第１の制御回路の第２の出力端子からゲート電圧が供給される第２のＮチャネルトランジスタと、第１のＮチャネルトランジスタのソースと第２のＮチャネルトランジスタのドレインとに接続された第１の駆動電圧出力端子と、第１の制御回路の第１の出力端子と第１のＮチャネルトランジスタのゲートとの間に設けられて第１のＮチャネルトランジスタを導通させるときに第１のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第１の昇圧回路と、第１の制御回路の第２の出力端子と第２のＮチャネルトランジスタのゲートとの間に設けられて第２のＮチャネルトランジスタを導通させるときに第２のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第２の昇圧回路とを備えている。
【００４５】
第２のＣＣＤ撮像素子の垂直レジスタ駆動装置は、２値信号を入力する第２の信号入力端子と、第２の信号入力端子から入力された２値信号のレベルをＣＣＤ撮像素子の垂直レジスタを駆動するためのハイレベル電位およびローレベル電位の２つの電位に変換して出力する第１、第２および第３の出力端子を有する第２の制御回路と、ハイレベル電位およびローレベル電位の中間のミドルレベル電位を有するミドルレベル電位点にドレインが接続され第２の制御回路の第１の出力端子からゲート電圧が供給される第３のＮチャネルトランジスタと、ローレベル電位を有するローレベル電位点にソースが接続され第２の制御回路の第２の出力端子からゲート電圧が供給される第４のＮチャネルトランジスタと、ハイレベル電位を有するハイレベル電位点にソースが接続され第２の制御回路の第３の出力端子からゲート電圧が供給されるＰチャネルトランジスタと、第３のＮチャネルトランジスタのソースと第４のＮチャネルトランジスタのドレインとＰチャネルトランジスタのドレインとに接続された第２の駆動電圧出力端子と、第２の制御回路の第１の出力端子と第３のＮチャネルトランジスタのゲートとの間に設けられて第３のＮチャネルトランジスタを導通させるときに第３のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第３の昇圧回路と、第２の制御回路の第２の出力端子と第４のＮチャネルトランジスタのゲートとの間に設けられて第４のＮチャネルトランジスタを導通させるときに第４のＮチャネルトランジスタのゲートに加えられるゲート電圧を上昇させる第４の昇圧回路と、第２の制御回路の第３の出力端子とＰチャネルトランジスタのゲートとの間に設けられてＰチャネルトランジスタを導通させるときにＰチャネルトランジスタのゲートに加えるゲート電圧を下降させる降圧回路とを備えている。
【発明の効果】
【００４６】
本発明に係るＣＣＤ撮像素子の垂直レジスタ駆動装置によると、トランジスタサイズの肥大化を防ぎ、電荷転送電圧の切り替えを高速に行うことができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４８】
（実施の形態１）
以下、本発明の実施の形態１に係る垂直ドライバ（半導体集積回路装置）について、図面を参照しながら説明する。
【００４９】
図１は本発明の実施の形態１の垂直ドライバを示したものである。この垂直ドライバは、入力端子１１より従来例の構成と同様にタイミングジェネレータからの２値の信号電圧（例えば、３．３Ｖ、０Ｖ）が印加され、電圧変換を行うことにより出力段のトランジスタの制御電圧を生成する制御回路１と、出力端子１２に接続されるＣＣＤ撮像素子５にハイレベル電圧（例えば、１２Ｖ）を出力するＰチャネル出力トランジスタ２と、ＣＣＤ撮像素子５にミドルレベル電圧（例えば、０Ｖ）を出力するＮチャネル出力トランジスタ３と、ＣＣＤ撮像素子５にローレベル電圧（例えば、−６Ｖ）を出力するＮチャネル出力トランジスタ４とを有する。
【００５０】
この垂直ドライバは、上記の構成の他に、Ｐチャネル出力トランジスタ２の前段に、つまり、Ｐチャネル出力トランジスタ２のゲートと制御回路１との間に降圧回路６を備えている。また、Ｎチャネル出力トランジスタ３、４の前段に、つまり、Ｎチャネル出力トランジスタ３、４のゲートと制御回路１との間に昇圧回路７、８を備えている。さらに、この垂直ドライバは、中間電位出力段の基板電位を適時切り替える基板電位切り替え回路９を備えている。この基板電位切り替え回路９は、ミドルレベル電圧を出力するトランジスタの基板に挿入されている。符号１３は３値系の垂直ドライバブロックを示し、制御回路１とＰチャネル出力トランジスタ２とＮチャネル出力トランジスタ３、４とで構成されている。符号１６は２値系の垂直ドライバブロックを示し、制御回路と２つのＮチャネル出力トランジスタとで構成されている。つまり、図１の回路からＰチャネル出力トランジスタを省き、それに関連する制御回路の内部回路を省いたものである。
【００５１】
図２Ａは図１の垂直ドライバにおける昇圧回路７、８の具体的な構成を示し、図２Ｂは同じく降圧回路６の具体的な構成を示している。昇圧回路７、８は同じ構成であるので、代表して昇圧回路７について説明する。
【００５２】
昇圧回路７は、コンデンサ４１と、ダイオード接続したＰチャネルトランジスタ２１からなるクランプ回路２２と、Ｐチャネルトランジスタ２３およびＮチャネルトランジスタ２４からなるインバータ２５とで構成されている。クランプ回路２２は、ダイオードのアノード側（Ｐチャネルトランジスタ２１のドレイン）にハイレベル電圧（１２Ｖ）の電源２６が接続される。また、クランプ回路２２は、出力端であるダイオードのカソード側（Ｐチャネルトランジスタ２１のソースおよびゲート）がインバータ２５のＰチャネルトランジスタ２３のソースに接続され、インバータ２５のＮチャネルトランジスタ２４のソースにローレベル電圧（−６Ｖ）の電源２７が接続されている。
【００５３】
降圧回路６は、コンデンサ４２と、ダイオード接続したＰチャネルトランジスタ３１からなるクランプ回路３２と、Ｐチャネルトランジスタ３３およびＮチャネルトランジスタ３４からなるインバータ３５とで構成されている。クランプ回路３２は、ダイオードのカソード側（Ｐチャネルトランジスタ３１のソースおよびゲート）にローレベル電圧（−６Ｖ）の電源３６が接続される。また、クランプ回路３２は、出力端であるダイオードのアノード側（Ｐチャネルトランジスタ３１のドレイン）がインバータ３５のＮチャネルトランジスタ３４のソースに接続されている。インバータ３５のＰチャネルトランジスタ３３のソースにハイレベル電圧（１２Ｖ）の電源３７が接続される。
【００５４】
第１制御端子２８、３８にはハイレベル電圧（１２Ｖ）もしくはローレベル電圧（−６Ｖ）が印加され、第２制御端子２９、３９には第１制御端子２８、３８とは逆の信号が印加される。
【００５５】
上記のように、Ｎチャネルトランジスタ３、４に対して昇圧回路７、８を用いることで、Ｎチャネルトランジスタ３、４を導通させるときのゲート電圧を上昇させることができる。また、Ｐチャネルトランジスタ２に対して降圧回路６を用いることで、Ｐチャネルトランジスタを導通させるときのゲート電圧を下降させることができる。したがって、ＮチャネルＭＯＳトランジスタ３、４およびＰチャネルトランジスタ２のオン抵抗を低減することができる。以下、その理由について説明する。
【００５６】
一般的なＭＯＳトランジスタのオン抵抗は次式で表せる。
【００５７】
Ron = ｛1/(W/L)｝μn COX(VG-Vt)・・・（１）
ここで、記号W/Lはトランジスタのチャネル長Ｌ、チャネル幅Ｗの比を示し、記号μＮは移動度を示し、記号Coxは酸化膜容量を示し、記号ＶGはゲート電圧を示し、記号ＶTはしきい値電圧を示している。
【００５８】
移動度μＮと酸化膜容量Coxとは拡散プロセスにより定まる定数であるため、ＭＯＳトランジスタのオン抵抗を低減するためには、チャネル幅Ｗを長くし、ゲート電圧を上げ、さらにはしきい値電圧を小さくすることにより実現できる。しかしチャネル幅Ｗのサイズを大きくすることはチップ面積の肥大化を招くため、本発明の実施の形態１ではゲート電圧を変換してオン抵抗を低減している。
【００５９】
一例として図３Ａにハイレベル電圧を１２Ｖ、ローレベル電圧を−６Ｖとした場合の昇圧回路７の第１制御端子２８、第２制御端子２９、出力端子３０の波形の特性を示している。また、一例として図３Ｂにハイレベル電圧を１２Ｖ、ローレベル電圧を−６Ｖとした場合の降圧回路８の第１制御端子３８、第２制御端子３９、出力端子４０の波形の特性を示している。図１２（ａ）、（ｂ）には、昇圧回路７におけるコンデンサ４１およびクランプ回路２２の等価回路図と、コンデンサ４１の一端および他端に現れる電圧Ｖina、Ｖoutaの波形を示している。また、図１３（ａ）、（ｂ）には、降圧回路６におけるコンデンサ４２およびクランプ回路３２の等価回路図と、コンデンサ４２の一端および他端に現れる電圧Ｖinb、Ｖoutbの波形を示している。
【００６０】
昇圧回路７では、コンデンサ４１およびクランプ回路２２の働きにより、第１制御端子２８に−６Ｖの電圧が入力されたとき、クランプ回路２２の出力端には、１２Ｖの電圧が現れ、第１制御端子２８に１２Ｖの電圧が入力されたとき、クランプ回路２２の出力端には、３０Ｖの電圧が現れる。つまり、第１制御端子２８の電圧が−６Ｖと１２Ｖの間で変化したときに、クランプ回路２２の出力端の電圧は１２Ｖと３０Ｖの間で変化する。この電圧がインバータ２５に印加される。
【００６１】
第１制御端子２８に−６Ｖの電圧が加えられたときに、第２制御端子２９には１２Ｖの電圧が印加されるので、インバータ２５のＮチャネルトランジスタ２４が導通し、出力端子３０からはローレベル電圧（−６Ｖ）が出力される。また、第１制御端子２８に１２Ｖの電圧が加えられたときに、第２制御端子２９には−６Ｖの電圧が印加されるので、インバータ２５のＰチャネルトランジスタ２３が導通し、出力端子３０からはクランプ回路２２の出力電圧である３０Ｖの電圧が出力される。
【００６２】
降圧回路６では、コンデンサ４２およびクランプ回路３２の働きにより、第１制御端子３８に１２Ｖの電圧が入力されたとき、クランプ回路３２の出力端には、−６Ｖの電圧が現れ、第１制御端子３８に−６Ｖの電圧が入力されたとき、クランプ回路３２の出力端には、−２４Ｖの電圧が現れる。つまり、第１制御端子３８の電圧が１２Ｖと−６Ｖとの間で変化したときに、クランプ回路３２の出力端の電圧は−６Ｖと−２４Ｖとの間で変化する。この電圧がインバータ３５に印加される。
【００６３】
第１制御端子３８に１２Ｖの電圧が加えられたときに、第２制御端子３９には−６Ｖの電圧が印加されるので、インバータ３５のＰチャネルトランジスタ３３が導通し、出力端子４０からはハイレベル電圧（１２Ｖ）が出力される。また、第１制御端子３８に−６Ｖの電圧が加えられたときに、第２制御端子３９には１２Ｖの電圧が印加されるので、インバータ３５のＮチャネルトランジスタ３４が導通し、出力端子４０からはクランプ回路３２の出力電圧である−２４Ｖの電圧が出力される。
【００６４】
この昇圧回路７および降圧回路６により各トランジスタのゲート電圧を変化することができる。各トランジスタがオンする場合にのみ電圧変換を行う。この昇圧回路７および降圧回路６は電源数が限られた場合に有効であり、その電源範囲は使用プロセスの仕様電圧を上限とする。
【００６５】
基板電位切り替え回路９は、基板効果の影響によるＭＯＳトランジスタのオン抵抗を低減するもう１つの手段である。基板バイアス効果の影響を考慮したＭＯＳトランジスタのしきい値電圧は一般的に次式となる。
【００６６】
Ｖt = Ｖt0 +γ{√（2φf+ＶSB）-√2φf}・・・（２）
ここで、γ、φfは拡散プロセスによって決まる定数であり、ＶSBはソース−基板間電圧、Ｖt0はＶSBが零のときのしきい値電圧を示している。
【００６７】
基板電圧に負の電圧を加えるとＭＯＳトランジスタのしきい値電圧が増加することが一般的に知られている。しきい値電圧が増加するとＭＯＳトランジスタのオン抵抗は上がるため、基板電位切り替え回路９を挿入してＭＯＳトランジスタの動作時に基板バイアス効果の影響を低減している。具体的に説明すると、出力端子１２がローレベル電圧のとき、基板電位切り替え回路９はローレベル電圧を出力し、基板電位をローレベル電位とする。次に出力端子１２をミドルレベル電位にするとき、基板電位切り替え回路９はミドルレベル電圧を出力し、基板電位をミドルレベル電位に切り替える。これによって、常に基板電位と出力端子１２の電位の差がなくなるため、基板バイアス効果の影響を緩和することができる。
【００６８】
基板電位切り替え回路９のタイミングも昇圧回路７、８および降圧回路６と同様に制御回路１から制御している。加えて基板電位切り替え回路９は切り替え動作時にＰＮ接合が形成されるため、電流駆動能力が向上する働きも有している。この点を図１１を参照しながら説明する。出力端子１２がローレベル電圧の状態から、基板電位切り替え回路９の出力をミドルレベル電圧に変え、昇圧回路７をハイレベル電圧にすることで、出力トランジスタ３の基板と出力トランジスタ３のソースとの間に形成されている寄生ダイオード（ＰＮ接合）がオンすることになり電流が流れる。この影響で、出力トランジスタ３そのものがオンして流れる電流に、寄生ダイオードの電流も加わり、すばやく出力端子１２の電圧が切り替わる。
【００６９】
図４は図１の動作の一例を説明するタイミング図である。制御回路１の入力端子には、上記図６と同様に入力電圧ハイレベルもしくは入力電圧ローレベルが印加される。破線で示す特性は従来の構成における出力電圧の立ち上がり、立ち下がりの特性を示している。一例としてミドルレベル電圧からローレベル電圧に立ち下がり、その後ミドルレベル電圧に立ち上がる動作について説明する。
【００７０】
出力電圧がミドルレベル電圧の状態にあるとき、Ｎチャネル出力トランジスタ３はオン状態となっている。このとき、制御回路１から昇圧回路７を動作させており、基板電位切り替え回路９も基板電位をミドルレベル電圧に変換している。
【００７１】
出力電圧がミドルレベル電圧からローレベル電圧に立ち下がるとき、Ｎチャネル出力トランジスタ３がオン状態からオフ状態となり、Ｎチャネル出力トランジスタ４がオン状態となる。この切り替わりの際、ミドルレベル電圧出力段の昇圧回路７は昇圧動作から、Ｎチャネル出力トランジスタをオフする電圧に変わり、ローレベル電圧出力段の昇圧回路８は制御回路１からの信号を受け昇圧動作を行う。基板電位切り替え回路９は昇圧回路７がＮチャネル出力トランジスタ３をオフする信号に切り替わると同時に、基板電位をミドルレベル電圧からローレベル電圧に変換する。
【００７２】
出力電圧がローレベル電圧からミドルレベル電圧に立ち上がる場合の動作は、ローレベル電圧出力段の昇圧回路８がＮチャネル出力トランジスタ４をオフする電圧に切り替わり、ミドルレベル電圧出力段の昇圧回路７が昇圧動作を開始する。同時に基板電位切り替え回路９も基板電位をミドルレベル電圧に切り替えている。
【００７３】
したがって、ＣＣＤ撮像素子５の垂直レジスタを駆動する半導体集積装置において上記の昇圧回路７、８、降圧回路６、基板電位切り替え回路９を適用した場合、高速に垂直レジスタ内の電荷を転送することができる。したがって、素子サイズの肥大化を防ぎつつ、出力トランジスタのオン抵抗を減少させて電荷転送用電圧の立ち上がり時間、立ち下がり時間の高速化を行うことができる。
【００７４】
なお、上記の実施の形態では、昇圧回路７、８、降圧回路６、基板電位切り替え回路９を設けていたが、昇圧回路７、８、降圧回路６を設け、基板電位切り替え回路９を省いてもよい。また、基板電位切り替え回路９を設け、昇圧回路７、８、降圧回路６を省いてもよい。
ＣＣＤ撮像素子の垂直レジスタ駆動システムとしての構成は、２値出力電圧を有する第１のＣＣＤ撮像素子の垂直レジスタ駆動装置と、３値出力電圧を有する第２の第１のＣＣＤ撮像素子の垂直レジスタ駆動装置とを、各々少なくとも一つ備えている点は先行技術と同じである。ただし、第１および第２のＣＣＤ撮像素子の垂直レジスタ駆動装置の構成が、上記したように、先行技術とは異なる。
【産業上の利用可能性】
【００７５】
以上説明したように、本発明のＣＣＤ撮像素子用垂直レジスタ駆動装置は、出力トランジスタの肥大化を抑え、高速スイッチング制御する方法等に有効である。
【図面の簡単な説明】
【００７６】
【図１】本発明の実施形態１の垂直ドライバの構成を示す回路図である。
【図２Ａ】本発明の実施形態１の垂直ドライバにおける昇圧回路の構成を示す回路図である。
【図２Ｂ】本発明の実施形態１の垂直ドライバにおける降圧回路の構成を示す回路図である。
【図３Ａ】本発明の実施形態１の垂直ドライバにおける昇圧回路の特性図である。
【図３Ｂ】本発明の実施形態１の垂直ドライバにおける降圧回路の特性図である。
【図４】本発明の実施形態１の垂直ドライバにおけるタイミング図である。
【図５】従来例を示す回路図である。
【図６】従来例のタイミング図である。
【図７】ＣＣＤ撮像素子駆動回路周辺の一般的な半導体集積装置を示すブロック図である。
【図８】（ａ）は制御回路のブロック図を示し、（ｂ）は制御回路の入出力波形を示す波形図である。
【図９】（ａ）は３値系の垂直ドライバブロックを示すブロック図、（ｂ）は２値系の垂直ドライバブロックを示すブロック図である。
【図１０】ＣＣＤ撮像素子の垂直レジスタ駆動システムの構成を示す模式図である。
【図１１】基板電位切り替え回路の動作を示す模式図である。
【図１２】（ａ）は昇圧回路におけるコンデンサおよびクランプ回路の等価回路図を示し、（ｂ）はコンデンサの一端および他端に現れる電圧の波形を示している。
【図１３】（ａ）は降圧回路におけるコンデンサおよびクランプ回路の等価回路図を示し、（ｂ）はコンデンサの一端および他端に現れる電圧の波形を示している。
【符号の説明】
【００７７】
１  制御回路
２  Ｐチャネル出力トランジスタ
３  Ｎチャネル出力トランジスタ
４  Ｎチャネル出力トランジスタ
５  ＣＣＤ撮像素子
６  降圧回路
７、８  昇圧回路
９  基板電位切り替え回路
【図１】
2007306245.tif 000003
【図２Ａ】
2007306245.tif 000004
【図２Ｂ】
2007306245.tif 000005
【図３Ａ】
2007306245.tif 000006
【図３Ｂ】
2007306245.tif 000007
【図４】
2007306245.tif 000008
【図５】
2007306245.tif 000009
【図６】
2007306245.tif 000010
【図７】
2007306245.tif 000011
【図８】
2007306245.tif 000012
【図９】
2007306245.tif 000013
【図１０】
2007306245.tif 000014
【図１１】
2007306245.tif 000015
【図１２】
2007306245.tif 000016
【図１３】
2007306245.tif 000017