(57)【要約】      （修正有）【課題】主端子から半導体チップに至る配線インダクタンスを低減するとともに、主端子の機械的強度を改善することができる生産性の高い半導体装置を提供する。【解決手段】半導体装置１は、ベース板と、前記ベース板１０上に固着された絶縁基板１２と、前記絶縁基板上に形成された配線パターン層１４と、表面電極３２を含み、前記配線パターン層上に実装された少なくとも１つの半導体チップ３０と、導電性接着層１６を介して前記表面電極および前記配線パターン層の少なくともいずれか一方に接合された主端子４４、５４と、前記主端子の少なくとも一部、前記導電性接着層、前記絶縁基板、前記配線パターン層、および前記半導体チップを被うように成形された樹脂パッケージ７０とを備えたことを特徴とする。【選択図】図２
2007235004.tif 000002
【特許請求の範囲】
【請求項１】
ベース板と、
前記ベース板上に固着された絶縁基板と、
前記絶縁基板上に形成された配線パターン層と、
表面電極を含み、前記配線パターン層上に実装された少なくとも１つの半導体チップと、
導電性接着層を介して前記表面電極および前記配線パターン層の少なくともいずれか一方に接合された主端子と、
前記主端子の少なくとも一部、前記導電性接着層、前記絶縁基板、前記配線パターン層、および前記半導体チップを被うように成形された樹脂パッケージとを備えたことを特徴とする半導体装置。
【請求項２】
前記主端子は、前記導電性接着層に対向する接続部、および該導電性接着層に対して垂直方向に延びる板状の延長部からなり、
前記樹脂パッケージは、前記接続部を被い、前記延長部の少なくとも一部を露出するように成形されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記主端子は、Ｌ字状の導電部材からなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記主端子は、前記導電性接着層に対して垂直方向に延びる雌ねじ孔を有し、
前記樹脂パッケージは、前記雌ねじ孔を露出するように成形されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記主端子は、前記導電性ナットであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
ベース板と、
前記ベース板上に固着された絶縁基板と、
前記絶縁基板上に形成された配線パターン層と、
前記配線パターン層上に実装され、表面電極を含む少なくとも２つの半導体チップと、
前記半導体チップのそれぞれの前記表面電極上に接合されたリード板と、
導電性接着層を介して前記リード板に接合されたチップ間端子と、
前記チップ間端子の少なくとも一部、前記導電性接着層、前記絶縁基板、前記配線パターン層、および前記半導体チップを被うように成形された樹脂パッケージとを備えたことを特徴とする半導体装置。
【請求項７】
前記チップ間端子は、前記リード板に対して垂直方向に延びる雌ねじ孔を有し、
前記樹脂パッケージは、前記雌ねじ孔を露出するように成形されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体チップは、逆並列に接続された少なくとも１組のトランジスタチップおよびダイオードチップからなり、
前記トランジスタチップの制御電極に接合された制御端子は、該トランジスタチップの該制御電極に対して垂直方向に延び、
前記樹脂パッケージは、前記制御端子の一部を露出するように成形されていることを特徴とする請求項６に記載の半導体装置。
【請求項９】
導電性接着層を介して前記配線パターン層上に接合された複数の主端子をさらに有し、
半導体チップは、逆並列に接続された複数組のトランジスタチップおよびダイオードチップからなり、
それぞれの前記トランジスタチップの制御電極に接合された制御端子は、該トランジスタチップの該制御電極に対して垂直方向に延び、
前記樹脂パッケージは、それぞれの前記主端子、前記チップ間端子、および前記制御端子の一部を露出するように成形されていることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記樹脂パッケージから露出した前記主端子、前記チップ間端子、および前記制御端子の一部のそれぞれは、所定の中央線に対して実質的に線対称に配置されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記樹脂パッケージは、熱可塑性樹脂から成形されたことを特徴とする請求項１または６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、樹脂パッケージ内の配線インダクタンスを低減できる半導体装置に関する。
【背景技術】
【０００２】
従来技術で製造されているパワーモジュールなどの電力用半導体装置においては、例えば、絶縁ゲート型バイポーラトランジスタチップ（ＩＧＢＴチップ）およびフリーホイールダイオードチップ（ＦＷＤチップ）などのパワーチップが、絶縁基板上に固定された中空樹脂ケースの内部において、半田層などの導電性接着剤を介して、絶縁基板上に形成された配線パターン層上に実装されている。
【０００３】
各チップの表面電極（すなわち、ＩＧＢＴチップのエミッタ電極およびＦＷＤチップのアノード電極）は、配線パターン層および導電性ワイヤを介して一方の主端子に電気的に接続され、各チップの裏面電極（ＩＧＢＴチップのコレクタ電極およびＦＷＤチップのカソード電極）は、配線パターン層および導電性ワイヤを介して他方の主端子に電気的に接続されている。同様に、ＩＧＢＴチップのゲート電極などの制御電極は、導電性ワイヤを介して、制御端子（補助端子）に接続されている。これらの主端子および制御端子は、外部回路と接続するために、樹脂ケースの外部まで延びている。上記のように、ＩＧＢＴチップおよびＦＷＤチップは互いに逆並列に接続され、インバータ回路を構成している。
また中空樹脂ケースの内部には、パワーチップおよび導電性ワイヤを保護するために、ゲル樹脂が充填されている。
【０００４】
ところが、主端子および制御端子が樹脂ケースにより支持されるとともに、配線パターン層に電気的に接続されるように構成されるため、主端子および制御端子から各チップの電極（表面電極、裏面電極および制御電極）に至る導電性ワイヤおよび配線パターン層は、中空樹脂ケースおよび配線パターン層の形状や構造ならびにパワーチップの配置位置に依存して冗長となる。すなわち、従来式のパワーモジュールによれば、その構成が複雑になるに従い、導電性ワイヤおよび配線パターン層による配線インダクタンスは大きくなる傾向があった。
【０００５】
導電性ワイヤおよび配線パターン層による配線インダクタンスは大きくなると、ＩＧＢＴチップなどのパワーチップに加わるサージ電圧が比例して大きくなる。その結果、ＩＧＢＴチップのスイッチング動作時のエネルギ損失が大きくなるだけでなく、ＩＧＢＴチップの耐圧を超えるサージ電圧が印加されると、ＩＧＢＴチップは破壊されることがある。
【０００６】
同様に、制御端子からＩＧＢＴチップの制御電極を接続する導電性ワイヤが長くなると、外部からの電磁波ノイズに対して影響を受けやすくなり、ＩＧＢＴチップの誤点弧または失弧を招き得る。
【０００７】
さらに、ＩＧＢＴチップとＦＷＤチップからなる複数組のインバータ回路において、制御端子からＩＧＢＴチップの制御電極を接続する導電性ワイヤの配線長が互いに異なると、各インバータ回路のスイッチングのタイミングにばらつき（タイミングずれ）が生じ、各ＩＧＢＴチップに流れる駆動電流量に不均衡が生じる。このとき、特定のＩＧＢＴチップに過剰な電流が流れると、このＩＧＢＴチップが破壊されるおそれがある。
【０００８】
したがって、各チップの電極に至る導電性ワイヤおよび配線パターン層の長さを極力低減するとともに、複数のインバータ回路において均等にすることが望まれている。
【０００９】
特許文献１は、インダクタンスを低減できる電力用半導体装置を開示しており、ケース樹脂の内部において、ベース導電層と導出端子電極層に半田付けされたナットが外部導出端子（主端子）として機能するように構成されている（図１）。
【００１０】
また特許文献２は、熱硬化性樹脂をトランスファモールド成形してなる樹脂パッケージの上面に外部端子を設けた半導体装置を開示しており、外部端子板は、その下端部が内部配線板に接合され、その上端部が外部回路に接続されるナットに半田付けされ、ナットの露出面が樹脂パッケージの表面と一致するように構成されている（図２）。
【特許文献１】特開平９−３２１２１６号公報
【特許文献２】特開平９−２８３６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１によれば、ナットは、中空樹脂ケースと導出端子電極層上の半田により支持されているが、中空樹脂ケース内には軟弱なゲル樹脂が充填され、十分な機械的強度で固定されていないので、ナットにナット軸を締め付けるとき、その際に生じる回転モーメントによりナットと導出端子電極層の間の固定が容易に外れてしまうという問題があった。
【００１２】
一方、特許文献２によれば、熱硬化性樹脂をトランスファモールド成形して樹脂パッケージを形成する際、熱硬化性樹脂の硬化に要する時間が長いため、金型とナットの間のわずかな隙間に熱硬化性樹脂が入り込み、ナットの上面には樹脂バリが形成され、ナットと外部回路の間の良好な電気的接続が必ずしも実現されず、製品歩留まりを低減していた。
【００１３】
また、特許文献２によれば、外部端子板を介して、内部配線板を外部回路に電気的に導通されているが、外部端子板に起因するインダクタンスを無視することができず、半導体装置全体のインダクタンスの低減に限界を与えるものであった。
【００１４】
そこで本発明は、このような問題点に鑑みてなされたものであり、外部回路に接続される主端子から半導体チップに至る配線インダクタンスを低減するとともに、主端子の機械的強度を改善することができる生産性の高い半導体装置を実現することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の１つの態様による半導体装置は、ベース板と、前記ベース板上に固着された絶縁基板と、前記絶縁基板上に形成された配線パターン層と、表面電極を含み、前記配線パターン層上に実装された少なくとも１つの半導体チップと、導電性接着層を介して前記表面電極および前記配線パターン層の少なくともいずれか一方に接合された主端子と、前記主端子の少なくとも一部、前記導電性接着層、前記絶縁基板、前記配線パターン層、および前記半導体チップを被うように成形された樹脂パッケージとを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、主端子から半導体チップに至る配線インダクタンスを低減し、主端子の機械的強度が改善された生産効率の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して本発明に係る半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語（例えば、「上方」および「下方」など）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
【００１８】
実施の形態１．
図１〜図４を参照しながら、本発明に係る半導体装置の実施の形態１について以下に説明する。図１は半導体装置１の斜視図、図２は樹脂パッケージを省略した内部斜視図、および図３は図１のIII−III線から見た断面図である。
図２に示す実施の形態１の半導体装置１は、概略、銅などの金属からなるベース板１０と、ベース板１０上に固着されたアルミナおよび窒化アルミなどのセラミック材料やエポキシ樹脂などの高分子材料からなる絶縁基板１２と、絶縁基板１２上に形成された銅などの金属からなる配線パターン層１４と、半田層などの導電性材料からなる導電性接着層１６（図３）を介して配線パターン層１４上に実装された少なくとも１つの半導体チップを有する。なお本明細書では、半導体チップとして絶縁ゲート型バイポーラトランジスタチップ２０およびフリーホイールダイオードチップ３０（以下、それぞれ単に「ＩＧＢＴチップ２０」および「ＦＷＤチップ３０」という。）を例示して説明するが、その他の半導体チップを有していてもよいし、単一のまたは３つ以上の半導体チップを有していてもよく、本発明は半導体チップの種類や数量により限定されない。
【００１９】
ＩＧＢＴチップ２０は、配線パターン層１４に面する（下向きの）裏面上にコレクタ電極（図示せず）と、これに対向する（上向きの）表面上にエミッタ電極２２と、ゲート電極および電流センス電極などの制御電極２４とを有する。同様に、ＦＷＤチップ３０は、裏面上にカソード電極（図示せず）と、これに対向する表面上のアノード電極３２とを有する。コレクタ電極とカソード電極は半田層１６を介して配線パターン層１４に接合され、エミッタ電極２２とアノード電極３２はアルミワイヤなどの導電性ワイヤ３４を介して互いに電気的に接続されている。このように、ＩＧＢＴチップ２０およびＦＷＤチップ３０は、互いに逆並列に接続され、１つのインバータ回路を構成する。なお本明細書において、エミッタ電極２２、制御電極２４、およびアノード電極３２を総称して表面電極といい、コレクタ電極およびカソード電極を裏面電極と称する。
【００２０】
さらに実施の形態１に係る半導体装置１は、図３に示すように、半田層などの任意の導電性接着層１６を介して配線パターン層１４およびＦＷＤチップ３０のアノード電極３２の上にそれぞれ接合されたＬ字状主端子４０，５０を有する。各Ｌ字状主端子４０，５０は、金属などの導電性材料からなる板材を折り曲げられて形成され、半田層１６に対向する接続部４２，５２、および半田層１６に対して実質的に垂直方向に延びる板状の延長部４４，５４から構成されている。
【００２１】
同様に図２および図３に示すように、この半導体装置１において、ＩＧＢＴチップ２０の制御電極（ゲート電極および電流センス電極）２４の上に、図示しない任意の導電性接着層を用いて直接的に接合された制御端子（補助端子）６０が設けられている。
【００２２】
上記のように組み立てられた樹脂モールド工程前の未完成半導体装置（図２）がモールド金型（図示せず）内に配置された後、熱可塑性樹脂を金型内にインジェクションモールド成形することにより、樹脂パッケージ７０が成形され、図１に示す半導体装置１が得られる。このとき、樹脂パッケージ７０は、各Ｌ字状主端子４０，５０の接続部４２，５２を完全に包囲し、延長部４４，５４の上端部４６，５６および制御端子６０の上端部６２を露出させるように成形される。（なお、図３において、図面を分かりやすくするために、樹脂パッケージ７０のハッチングを省略して図示してある。）
【００２３】
このように構成された半導体装置１によれば、半導体チップ２０，３０の表面電極２２，３２から樹脂パッケージ７０の上面７２を突出する主端子４０，５０および制御端子６０に至る配線の長さを低減することができる。したがって、半導体装置１の配線インダクタンスを低減し、半導体チップ２０，３０に加わるサージ電圧を抑制できるので、半導体チップのスイッチング動作時のエネルギ損失を低減するとともに、半導体チップのサージ破壊を防止することができる。
【００２４】
また、このように各Ｌ字状主端子４０，５０の接続部４２，５２の全体および延長部４４，５４の多くの部分が樹脂パッケージ７０により固定されているので、露出した上端部４６，５６（図１）に多少の応力が加わっても、Ｌ字状主端子４０，５０が配線パターン層１４およびアノード電極３２から離脱することなく、接合を確実に維持することができる。同様に、制御端子６０は、上端部４６，５６を除く多くの部分が樹脂パッケージ７０に支持されているので、制御端子６０と制御電極２４の間の接合が破断しにくい頑強な半導体装置１を実現することができる。
【００２５】
図２に示す各Ｌ字状主端子４０，５０は、平坦な板状部材を用いて形成したが、熱可塑性樹脂との接合力をさらに高めるために、図４（ａ）および（ｂ）に示すように、貫通孔４８または凹凸部（溝部）５８を延長部４４，５４に設けてもよい。
なお、熱可塑性樹脂としては、これらに限定されないが、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）および液晶ポリマ（ＬＣＰ）などを用いることができる。
【００２６】
実施の形態２．
図５〜図８を参照しながら、本発明に係る半導体装置の実施の形態２について以下に説明する。図５は実施の形態２に係る半導体装置の斜視図、図６は樹脂パッケージを省略した内部斜視図、および図７は図５のVII−VII線から見た断面図である。
実施の形態２の半導体装置２は、実施の形態１の半導体装置１と同様の構成要素（およびその構成材料）を用いて構成されているので、重複する構成要素に関する詳細な説明を省略し、実施の形態１とは異なる部分を中心に以下説明する。また、実施の形態１と同様の構成部品については、同様の符号を用いて説明する。
【００２７】
実施の形態２の半導体装置２は、図６に示すように、ベース板１０と、ベース板１０上に固着された絶縁基板１２と、絶縁基板１２上に形成された配線パターン層１４と、半田層１６（図７）を介して配線パターン層１４上に実装された２組のＩＧＢＴチップ２０およびＦＷＤチップ３０とを有する。実施の形態１と同様、各組のＩＧＢＴチップ２０およびＦＷＤチップ３０を逆並列に接続することによりインバータ回路を構成し、半導体装置２は直列に接続された２つのインバータ回路を有する。
【００２８】
また、ＩＧＢＴチップ２０のエミッタ電極２２とＦＷＤチップ３０のアノード電極３２は、実施の形態１では、アルミワイヤなどの導電性ワイヤ３４を用いて電気的に接続されていたが、図６に示す実施の形態２では板状部材を折り曲げて形成された導電性リード板８０（「ダイレクトリード」とも云う）を介して両者の電気的接続を実現している。この導電性リード板８０は、配線パターン層１４を介して近接する主端子９０に電気的に接続されている。
【００２９】
ＩＧＢＴチップ２０の制御電極２４は、同様に、導電性リード板８２を介してヘッダ６４上のヘッダ電極６６に電気的に接続されている。これらのヘッダ電極６６は、ヘッダ６４内でそれぞれの制御端子（補助端子）２４に電気的に接続されているので、ＩＧＢＴチップ２０の制御電極２４を外部に導出する制御端子６０に電気的に接続することができる。ただし、導電性リード板８２を用いる代わりに従来技術と同様の導電性ワイヤを用いてもよい。
【００３０】
また実施の形態２の主端子９０は、半田層１６に対して実質的に垂直方向に延びる雌ねじ孔９４を有し、樹脂パッケージ７０は、雌ねじ孔９４を露出させ、主端子９０を実質的に埋設するようにインジェクションモールド成形される。主端子９０は、雌ねじ孔９４を有するものであれば、任意の形状を有するものであってよく、好適には、図６に示すように六角ナットの形態を有し、銅、アルミニウムなどの良導体材料からなり、半田付けを容易にするためにニッケルめっきなどの表面処理が施されていてもよい。ただし、雌ねじ孔９４にボルトを締め付けて、主電極９０にバズバー（ともに図示せず）を連結するとき、主端子９０は、その軸周りの回転モーメントを受けるので、これに対抗する力が生じるような（円柱形状以外の）外径形状を有することが好ましい。主端子９０は、例えば雌ねじ孔９４を有する板状部材または矩形部材であってもよい。
【００３１】
上記のように実施の形態２によれば、半導体チップ２０，３０の表面電極２２，２４，３２から樹脂パッケージ７０の上面７２を突出する主端子９０および制御端子６０の配線の長さを低減できる。その結果、半導体装置２の配線インダクタンスを低減し、半導体チップ２０，３０に加わるサージ電圧を抑制できるので、半導体チップのエネルギ損失を改善するとともに、半導体チップのサージ破壊を防止することができる。
【００３２】
さらに、雌ねじ孔９４を除く主端子９０全体が樹脂パッケージ７０により包囲・固定されているので、主端子９０に軸周りの回転モーメントが加わっても、主端子９０と配線パターン層１４の間の接合が破断することなく、頑強な半導体装置２を得ることができる。
なお、半導体装置１の主電極４０，５０が延長部４４，５４を有するのに対して、半導体装置２には延長部が設けられていないことから、実施の形態１に比して、配線インダクタンスをさらに低減するとともに、半導体装置２を高さ方向（上下方向）においていっそう小型化することができる。
【００３３】
加えて、実施の形態２に係る半導体装置２は、図８に示すように、樹脂モールド工程前の未完成半導体装置をモールド上金型ＵＤおよび下金型ＬＤの間に配置され、上述のとおり、熱可塑性樹脂を上金型ＵＤの樹脂注入口ＲＩから注入することにより形成されるが、上記特許文献２に開示されているような熱硬化性樹脂をトランスファモールド成形した場合、主電極９０と上金型ＵＤとの間のわずかな隙間に樹脂が入り込んで（図８の矢印）、主電極９０の上面に樹脂バリが形成され、モールド成形された半導体装置の製品において、主電極９０とバスバーの間の樹脂バリによる接続不良が発生し、製品歩留まりを著しく低下させる。
【００３４】
しかしながら、本発明で用いられる熱可塑性樹脂は、上金型ＵＤで急速に冷却され硬化するので、樹脂バリが発生することはなく、半導体装置２の高い生産効率（製品歩留まり）を維持することができる。
【００３５】
実施の形態３．
図９〜図１２を参照しながら、本発明に係る半導体装置の実施の形態３について以下に説明する。図９は実施の形態３に係る半導体装置の斜視図、図１０は樹脂パッケージを省略した内部斜視図、図１１は樹脂パッケージを省略した平面図、および図１２は図９のXII−XII線から見た断面図である。
実施の形態３の半導体装置３は、実施の形態１の半導体装置１と同様の構成要素（およびその構成材料）を用いて構成されているので、重複する構成要素に関する詳細な説明を省略し、実施の形態１とは異なる部分を中心に以下説明する。また、実施の形態１と同様の構成部品については、同様の符号を用いて説明する。
【００３６】
実施の形態３の半導体装置３は、図１０に示すように、ベース板１０と、その上に固着された絶縁基板１２と、絶縁基板１２上に形成され、互いに絶縁された第１および第２の配線パターン層１４ａ，１４ｂと、半田層１６（図１２）を介して第１の配線パターン層１４ａ上に実装されたＩＧＢＴチップ２０およびＦＷＤチップ３０とを有する。
【００３７】
また、ＩＧＢＴチップ２０のエミッタ電極２２とＦＷＤチップ３０のアノード電極３２は、実施の形態２と同様、図１０に示すように板状部材を折り曲げて形成された導電性リード板８０（ダイレクトリード）を介して電気的に接続されている。なお導電性リード板８０と、エミッタ電極２２およびアノード電極３２との間は、半田層などの導電性接着層１６（図１２）を介して接合されている。上記の実施の形態と同様、ＩＧＢＴチップ２０およびＦＷＤチップ３０は逆並列に接続され、インバータ回路を構成している。
【００３８】
さらに実施の形態３に係る導電性リード板８０は、実施の形態２とは異なり、配線パターン層１４には接続されておらず、チップ間端子９２が半田層などの導電性接着層１６を介して導電性リード板８０の上に接合されている。
【００３９】
実施の形態３の第１の配線パターン層１４ａ上には、実施の形態２と同様の主端子９０が導電性接着層（図示せず）を介して固定されている。また、第２の配線パターン層１４ｂは、上記と同様のダイレクトリードおよび図示しない半田層を介してＩＧＢＴチップ２０の制御電極２４に電気的に接続されている。なお、ダイレクトリードの代わりに従来技術によるアルミワイヤを用いて、第２の配線パターン層１４ｂとＩＧＢＴチップ２０の制御電極２４とを電気的に接続してもよい。また、第２の配線パターン層１４ｂ上には、半田層などの導電性接着層１６を介して制御端子（補助端子）９６が接合されている。
【００４０】
実施の形態３の主端子９０、チップ間端子９２、および制御端子９６は、半田層１６に対して実質的に垂直方向に延びる雌ねじ孔９４を有し、樹脂パッケージ７０は、それぞれの雌ねじ孔９４を露出させ、主端子９０、チップ間端子９２、および制御端子９６を実質的に埋設するようにインジェクションモールド成形される。主端子９０、チップ間端子９２および制御端子９６は、雌ねじ孔９４を有するものであれば、任意の形状を有するものであってよく、六角ナット、板状部材または矩形部材の形態であってもよい。
このように構成された半導体装置３は、図１２に示すように、バスバーＢを挟んでボルトＶを各端子９０，９２，９６の雌ねじ孔９４に締め付けることにより、バズバーＢを確実に取り付けることができる。
【００４１】
したがって実施の形態３によれば、導電性リード板８０およびＩＧＢＴチップ２０の制御電極２４から樹脂パッケージ７０の上面７２を突出するチップ間端子９２および制御端子９６の配線の長さを極力抑えるとともに、第１の配線パターン１４ａから樹脂パッケージ７０の上面７２を突出する主端子９０の配線の長さを低減することができる。その結果、半導体装置３の配線インダクタンスを低減し、半導体チップ２０，３０に加わるサージ電圧を抑制できるので、半導体チップのエネルギ損失を改善するとともに、半導体チップ２０，３０のサージ破壊を防止することができる。
【００４２】
さらに、雌ねじ孔９４を除く主端子９０全体が樹脂パッケージ７０により包囲・固定されているので、チップ間端子９２、主端子９０および制御端子９６に軸周りの回転モーメントが加わっても、主端子９０と配線パターン層１４の間の接合が破断することなく、頑強な半導体装置３を得ることができる。さらに、実施の形態３の樹脂パッケージ７０は、上記の実施の形態と同様、熱可塑性樹脂を用いて成形されているので、樹脂バリによる接続不良が発生しにくい半導体装置を実現することができる。
【００４３】
実施の形態４．
図１３〜図１５を参照しながら、本発明に係る半導体装置の実施の形態４について以下に説明する。図１３は実施の形態４に係る半導体装置の斜視図、図１４は樹脂パッケージを省略した平面図、および図１５は図１３の半導体装置の回路図および外部結線図である。
実施の形態４の半導体装置４は、実施の形態３に係る複数個の半導体装置３を同一樹脂パッケージ７０内に配設した点を除いて、実施の形態３と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。また、実施の形態１と同様の構成部品については、同様の符号を用いて説明する。
【００４４】
一般に、近年の電力用半導体装置は、より高い電圧で、より大きい電流を制御し、複数のＩＧＢＴチップおよびＦＷＤチップが単一の樹脂パッケージに内蔵される傾向がある。このとき、従来技術による半導体装置によれば、複数のＩＧＢＴチップのそれぞれの制御電極と、樹脂パッケージの外部に突出する単一の制御端子とを電気的に接続する内部配線が樹脂パッケージ内で結線されていた。すなわち、単一の制御端子から各ＩＧＢＴチップの制御電極に至るそれぞれの内部配線の長さがＩＧＢＴチップの配置位置によって均一ではなかった。その結果、各ＩＧＢＴチップのスイッチングが同時ではなくなり（スイッチング同時性）、各ＩＧＢＴチップに流れる制御電流にばらつきが生じていた。さらに、１つのＩＧＢＴチップに遮断電流が集中した場合、そのＩＧＢＴチップが破壊されるおそれがあった。
【００４５】
しかしながら、本発明に係る実施の形態４の半導体装置４によれば、図１３および図１４に示すように、２行×９列のインバータ回路を内蔵し、各インバータ回路のそれぞれの主端子９０、チップ間端子９２、および制御端子９６が、別のインバータ回路のそれらとは独立して樹脂パッケージ７０から突出するように構成されている。すなわち、各制御端子９６から各ＩＧＢＴチップ２０の制御電極２４に至る配線の長さは同一であるので、制御信号発生源（図示せず）から各制御端子９６に至る外部配線（図示せず）の長さが一定となるように設計することにより、各ＩＧＢＴチップのスイッチング同時性を確保することができる。
【００４６】
また実施の形態４によれば、図１３および図１４に示すように、各インバータ回路の主端子９０、チップ間端子９２、および制御端子９６は、中央線Ｃに対して線対称に配置されるので、外部配線の長さを一定となるように設計しやすくすることができる。
【００４７】
さらに、図１５（ａ）に示す実施の形態４の２行×９列のインバータ回路を、図１５（ｂ）に示すように、各行のインバータ回路を直列に接続することにより、３相（Ｕ相、Ｖ相、Ｗ相）の駆動電流を制御する３つの独立した半導体装置を構成することができる。
同様に、これらの１８個のインバータ回路を、図１５（ｃ）に示すように、各行のインバータ回路を直列に接続するとともに、３列のインバータ回路を並列に接続することにより、３相の大容量の電流を制御する１つの半導体装置を実現することができる。すなわち、それぞれの主端子９０、チップ間端子９２、および制御端子９６が独立して樹脂パッケージ７０から突出し、中央線Ｃに対して線対称に配置されていることにより、エンドユーザにおける外部配線回路の設計自由度を格段に向上させることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る実施の形態１の半導体装置の斜視図である。
【図２】図１に示す半導体装置の樹脂パッケージを省略した内部斜視図である。
【図３】図１のIII−III線から見た断面図である。
【図４】Ｌ字状主端子の変形例を示す斜視図である。
【図５】本発明に係る実施の形態２の半導体装置の斜視図である。
【図６】図５に示す半導体装置の樹脂パッケージを省略した内部斜視図である。
【図７】図５のVII−VII線から見た断面図である。
【図８】上金型および下金型の間に配置された未完成半導体装置の断面図である。
【図９】本発明に係る実施の形態３の半導体装置の斜視図である。
【図１０】図９に示す半導体装置の樹脂パッケージを省略した内部斜視図である。
【図１１】図９に示す半導体装置の樹脂パッケージを省略した平面図である。
【図１２】図９のXII−XII線から見た断面図である。
【図１３】本発明に係る実施の形態４の半導体装置の斜視図である。
【図１４】図１３に示す半導体装置の樹脂パッケージを省略した平面図である。
【図１５】図１３に示す半導体装置の内部回路図、およびその各端子を外部配線する外部結線図である。
【符号の説明】
【００４９】
１〜４：半導体装置、１０：ベース板、１２：絶縁基板、１４：配線パターン層、１６：導電性接着層、２０：絶縁ゲート型バイポーラトランジスタチップ、２２：エミッタ電極、２４：制御電極、３０：フリーホイールダイオードチップ、３２：アノード電極、３４：導電性ワイヤ、４０，５０：Ｌ字状主端子、４２，５２：接続部、４４，５４：延長部
４６，５６：上端部、４８：貫通孔、５８：凹凸部（波形部）、６０：制御端子（補助端子）、６４：ヘッダ、７０：樹脂パッケージ、７２：上面、８０，８２：導電性リード板（ダイレクトリード）、９０：主端子、９２：チップ間端子、９４：雌ねじ孔、９６：制御端子（補助端子）。
【図１】
2007235004.tif 000003
【図２】
2007235004.tif 000004
【図３】
2007235004.tif 000005
【図４】
2007235004.tif 000006
【図５】
2007235004.tif 000007
【図６】
2007235004.tif 000008
【図７】
2007235004.tif 000009
【図８】
2007235004.tif 000010
【図９】
2007235004.tif 000011
【図１０】
2007235004.tif 000012
【図１１】
2007235004.tif 000013
【図１２】
2007235004.tif 000014
【図１３】
2007235004.tif 000015
【図１４】
2007235004.tif 000016
【図１５】
2007235004.tif 000017