(57)【要約】【課題】外観確認で検出できない基板、およびレジストクラックを検出するための配線を製品回路の外周に、従来の基板作成プロセスを変えることなく配置し、基板へのダメージを電気的に検出できるようにする。【解決手段】製品回路を構成する導通配線７およびビアホール９の外周領域１７において、隣接する製品との分離を行うルーター加工穴１５ａ，１５ｂの半導体装置の固定部分近傍に、ダメージを検出するためのテスト配線８を配置する。テスト配線８は、半導体素子搭載面と外部端子搭載面に配置し、半導体素子搭載面と外部端子搭載面との導通をビアホール９により行う。【選択図】図１
2007142131.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を搭載しかつ電気的接続する基板本体の表裏を被覆するレジスト層の開口部に設けた配線部に、前記半導体素子および外部端子と電気的導通する配線と、ビアホールと、外部電極を有する製品回路とをそれぞれ形成し、前記配線と前記ビアホールと前記外部電極を配置した領域の外周に、製品機能を得るための配線とは別の電気的に導通したテスト配線を配置したことを特徴とする基板。
【請求項２】
前記テスト配線を、基板本体の外周でフレームと製品領域を固定している部分の近傍の前記製品領域に導通して配置したことを特徴とする請求項１記載の基板。
【請求項３】
前記テスト配線を、電気的な導通確認を行えるように電源端子と接地端子とに接続したことを特徴とする請求項２記載の基板。
【請求項４】
前記テスト配線を、基板本体の外周領域にて電気的な導通確認を行えるように内層電源パターンと内層接地パターンとに接続したことを特徴とする請求項２記載の基板。
【請求項５】
請求項１〜４いずれか１項記載の基板を用いて製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板本体上に半導体素子を搭載し、電気的導通をとるための配線とビアホールが配置され、かつ樹脂封止された半導体装置に適用される基板、およびその基板を用いた半導体装置に関するものである。
【背景技術】
【０００２】
従来のＢＧＡ（Ball Grid Array）型半導体装置あるいはＬＧＡ（Land Grid Array）型半導体装置の基板について、図６〜図１４を参照しながら説明する。
【０００３】
図６は従来例におけるフレーム状態の基板の半導体素子搭載面を示す平面図、図７は従来例におけるフレーム状態の基板の外部端子面を示す平面図、図８は従来例の一実施形態におけるフレーム全体を示す平面図、図９は従来例における半導体素子を搭載しワイヤーボンド後のフレーム状態を示す平面図、図１０は従来例におけるワイヤーボンド後のフレーム状態を示す図９のＡ−Ａ’断面図、図１１は従来例における樹脂封止後の状態を示す平面図、図１２は従来例におけるＢＧＡ，ＬＧＡ型半導体装置の完成品状態を示す平面図、図１３は従来例におけるＢＧＡ型半導体装置の完成品状態を示す図１２のＢ−Ｂ’断面図、図１４は従来例におけるＬＧＡ型半導体装置の完成品状態を示す図１２のＢ−Ｂ’断面図である。
【０００４】
基板１において、半導体素子２（図９参照）を搭載する半導体素子搭載面に、実装のためにＬＧＡ型半導体装置の場合には外部電極６（図７参照）を、またＢＧＡ型半導体装置の場合には外部電極６上にはんだボール１６（図１３参照）を取り付け、外部との電気的導通が行えるようにしている。半導体素子搭載面に半導体素子２を搭載するダイボンド領域３と、その周辺に半導体素子２とワイヤーボンドにより導通をとるためのワイヤーボンディングパッド５と電気的導通を行うための配線７とビアホール９とを備え、製品回路が形成されており、その周辺には半導体装置の外形形成およびフレーム枠部１２、および隣接する製品との分離を目的としたルーター加工穴１５ａ，１５ｂが形成されている。
【０００５】
フレーム枠部１２には、図６で示すように、製造工程中での位置決めを行うための位置決め穴１３が配置され、連なった１枚のフレームを形成している。また、外部端子面には、図７に示すように、電気的導通を行うためのビアホール９と外部電極６と導通配線７が形成されている。
【０００６】
前記構成のフレーム状態の基板１における断面状態を図１０に示しており、半導体素子搭載面のボンディングパッド５と外部端子６以外の基板表面には、レジスト１０による絶縁膜が施されており、基板１の構造としては、半導体素子搭載面と外部端子面が構成されている。
【０００７】
次にＢＧＡ型半導体装置およびＬＧＡ型半導体装置の製造方法について説明する。
【０００８】
図８に示す複数個（少なくても２個以上）の製品回路が構成されている部分がフレーム枠部１２に保持されたフレーム状態で、図６に示すように、基板１の上に形成されているダイボンド領域３の上に接着材料１１（図１０参照）を付けるか、もしくは半導体素子２にあらかじめ接着材料１１を付けることにより基板１に搭載して固定し、半導体素子２と基板１の電気的導通をとるため、半導体素子２とワイヤーボンディングパッド５をワイヤー４にて接続を行った状態を図９に示す。この断面状態を図１０に示す。
【０００９】
次に、ワイヤー接続後、フレーム状態で封止樹脂による成型を行う。この状態を示したのが図１１である。ＢＧＡおよびＬＧＡ型半導体装置の場合、前記フレーム枠部１２より分離することで、図１２に示す半導体装置を完成させる。
【００１０】
図１４はＬＧＡ型半導体装置の断面図を示している。また、ＢＧＡ型半導体装置の場合、封止樹脂１４による成型後の外部電極６部分に、図１３に示すように、はんだボール１６を形成させてから前記フレーム枠部１２より分離することにより半導体装置を完成させる。
【特許文献１】特開２００１−７７２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のＢＧＡ型半導体装置およびＬＧＡ型半導体装置に使用される基板は、機械的応力に弱く、基板作成時に加わるルーター加工の応力、あるいは半導体装置製造工程での半導体装置の分離時に加わる基板カットの応力によって、レジストのクラックや多層基板の基板間剥離が引き起こされる。このクラックにより基板および多層基板の電気的導通を行っている配線やビアホールが破損して断線不良が発生する。
【００１２】
従来ではレジストのクラックや基板間剥離の発生により、基板表面上のレジストの色が変化していることから、目視検査などにより不良品の除去を行うことができた。
【００１３】
しかし、技術の進歩にともない、基板上に配置する配線の細線化、およびビアホールの小径化が図られたことにより、配線やビアホールの耐応力性が低下してきており、レジストの表面にダメージの痕跡として現れなかった弱い応力でも、配線やビアホールの破損につながるケースが増えてきている。このため、外観検査実施などにより基板からのダメージ印加により発生する断線不良が完全に除去できない。
【００１４】
そこで本発明は、外観確認で検出できない基板、およびレジストクラックを検出するための配線を製品回路の外周に、従来の基板作成プロセスを変えることなく配置し、基板へのダメージを電気的に検出できるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成するため、本発明の基板および半導体装置は、半導体素子を搭載しかつ電気的接続する基板本体の表裏を被覆するレジスト層の開口部に設けた配線部に、前記半導体素子および外部端子と電気的導通する配線と、ビアホールと、外部電極を有する製品回路とをそれぞれ形成し、前記配線と前記ビアホールと前記外部電極を配置した領域の外周に、製品機能を得るための配線とは別の電気的に導通した配線を配置することにより、当該配線を製品外周からの応力によって発生したダメージを電気的に検出することができるテストパターンとしたものである。
【発明の効果】
【００１６】
本発明によれば、基板外周から加わる機械的応力によって加わったダメージ検出を、従来行われてきた外観検査による感応検査ではなく、製品回路の配線およびビアホールの外周部分に配置したテスト用の配線を用いることにより、ダメージの検出を電気的特性検査にて感度よく検出することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態では、以下に説明するように、半導体素子と電気的接続をとるためのボンディングパッドと、前記ボンディングパッドと電気的導通を行うための配線とビアホールと、外部電極と接続されている配線とビアホールにより製品回路が構成されており、前記製品回路の半導体素子搭載面および端子面に製品回路配線やビアホールの外周領域に導通確認用のテストパターンを配置し、電気的導通をとっている端子もしくは端子に接続されている配線と電気的接続を行えるように接続されているものである。
【００１８】
以下、本発明の実施形態を図１〜図５を参照しながら説明する。
【００１９】
図１は本発明の実施形態におけるフレーム状態の基板の半導体素子搭載面を示す平面図、図２は本実施形態におけるフレーム状態の基板の外部端子面を示す平面図、図３は本実施形態におけるフレーム状態の基板を示す図１のＣ−Ｃ’断面図、図４は本実施形態における半導体装置を示す平面図、図５は本実施形態における半導体装置を示す図４のＤ−Ｄ’断面図である。なお、以下の説明において、図６〜図１４にて説明した部材に対応する部材には同一符号を付した。
【００２０】
図１において、基板１は、半導体素子搭載面に半導体素子２（図９参照）を搭載するダイボン領域３と、その周辺に半導体素子２とワイヤーボンデリングにより導通をとるためのボンディングパッド５と電気的導通をとるための配線７とビアホール９とを備え、製品回路が形成されている。
【００２１】
前記製品回路を構成している導通配線７、およびビアホール９の外周領域１７が、特に半導体装置を分離する際に応力が厳しいフレーム枠部１２と接続されており、このフレーム枠部１２には、製造過程で使用される製品位置を決めるための位置決め穴１３が配置されている。
【００２２】
また、本実施形態の基板１では、製品回路を構成している導通配線７およびビアホール９の外周領域１７にて隣接する製品との分離を行っているルーター加工穴１５a，１５bの半導体装置の固定部分近傍に、ダメージを検出するためのテスト配線８を配置している。テスト配線８は、半導体素子搭載面と外部端子搭載面に配置されており、それぞれの導通はビアホール９により接続されている。
【００２３】
図２において、外部端子面には外部電極６と電気的導通をとるための導通配線７と、半導体素子搭載面から電気的導通をとるためのビアホール９とを備え、製品回路が構成されている。この製品回路の外周領域１７にテスト配線８が配置されており、半導体素子搭載面とはビアホール９により電気的導通が取れるようになっており、図３に示すように、半導体素子搭載面と外部端子面に交互に配線が配置されるようになっている。
【００２４】
また、電気的特性検査において配置されたテスト配線８に断線があるか否かを確認できるように、例えば、一方を電源端子（内層電源パターン）、他方を接地端子（内層設置パターン）のような機能の異なった２種類の外部電極６に接続し、導通検査が行えるように配置している。
【００２５】
フレームより分離した半導体装置の半導体素子搭載面を図４に示し、この断面状態を図５に示しており、半導体素子搭載面に半導体素子２を搭載するダイボンド領域３と、その周辺に半導体素子２とワイヤーボンデリングにより導通をとるための前記ボンディングパッド５と電気的導通をとるための通電配線７とビアホール９を備えた製品回路上に封止樹脂１４を設け、その外周もしくは露出した製品回路のビアホール９の外周に、テスト配線８と外部端子面のテスト配線８とをつなぐビアホール９を配置している。
【産業上の利用可能性】
【００２６】
本発明は、ＢＧＡ型半導体装置やＬＧＡ型半導体装置に適用され、断線確認用のテストパターンを製品回路の配線もしくはビアホールの外周領域に設け、基板作成時および半導体装置の分離時に加わる機械的応力により発生する基板へのダメージを特性検査にて感度よく検出するための技術として有効である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態におけるフレーム状態の基板の半導体素子搭載面を示す平面図
【図２】本実施形態におけるフレーム状態の基板の外部端子面を示す平面図
【図３】本実施形態におけるフレーム状態の基板を示す図１のＣ−Ｃ’断面図
【図４】本実施形態における半導体装置を示す平面図
【図５】本実施形態における半導体装置を示す図４のＤ−Ｄ’断面図
【図６】従来例におけるフレーム状態の基板の半導体素子搭載面を示す平面図
【図７】従来例におけるフレーム状態の基板の外部端子面を示す平面図
【図８】従来例の一実施形態におけるフレーム全体を示す平面図
【図９】従来例における半導体素子を搭載しワイヤーボンド後のフレーム状態を示す平面図
【図１０】従来例におけるワイヤーボンド後のフレーム状態を示す図９のＡ−Ａ’断面図
【図１１】従来例における樹脂封止後の状態を示す平面図
【図１２】従来例におけるＢＧＡ，ＬＧＡ型半導体装置の完成品状態を示す平面図
【図１３】従来例におけるＢＧＡ型半導体装置の完成品状態を示す図１２のＢ−Ｂ’断面図
【図１４】従来例におけるＬＧＡ型半導体装置の完成品状態を示す図１２のＢ−Ｂ’断面図
【符号の説明】
【００２８】
１  基板
２  半導体素子
３  ダイボンド領域
４  ワイヤー
５  ワイヤーボンディングパッド
６  外部電極
７  導通配線
８  テスト配線
９  ビアホール
１０  レジスト
１１  接着材料
１２  フレーム枠部
１３  位置決め穴
１４  封止樹脂
１５ａ  ルーター加工穴
１５ｂ  ルーター加工穴
１６  はんだボール
１７  外周領域
【図１】
2007142131.tif 000003
【図２】
2007142131.tif 000004
【図３】
2007142131.tif 000005
【図４】
2007142131.tif 000006
【図５】
2007142131.tif 000007
【図６】
2007142131.tif 000008
【図７】
2007142131.tif 000009
【図８】
2007142131.tif 000010
【図９】
2007142131.tif 000011
【図１０】
2007142131.tif 000012
【図１１】
2007142131.tif 000013
【図１２】
2007142131.tif 000014
【図１３】
2007142131.tif 000015
【図１４】
2007142131.tif 000016