(57)【要約】【課題】完全にシリサイド化されたシリサイド領域を一部に有する配線を形成する際、シリサイド領域と非シリサイド領域の境界に発生する空隙による断線のない半導体装置を提供する。【解決手段】基板１上に形成されたポリシリコン配線１２と、ポリシリコン配線１２に対向して配置されたシリサイド配線１３と間に、絶縁性の拡散防止膜５を配置する。そして、ポリシリコン配線１２とシリサイド配線１３を、金属膜９，１０が埋め込まれたコンタクトホール２０，２１及び配線１１により構成される接続構造体により電気的に接続する。シリサイド配線１３の形成時に、ポリシリコン配線１２からのシリコンの拡散が拡散防止膜５により防止されるので、ポリシリコン配線１２及びシリサイド配線１３間に空隙が発生しない。【選択図】図１
2007294497.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたシリコン配線と、
前記基板上に、前記シリコン配線に対向して配置されたシリサイド配線と、
前記シリコン配線と前記シリサイド配線の対向間に配置された絶縁膜と、
前記シリコン配線と前記シリサイド配線を前記絶縁膜をまたいで電気的に接続する接続構造体と、
を備えることを特徴とする半導体装置。
【請求項２】
前記シリコン配線及び前記シリサイド配線を覆うように形成された層間絶縁膜をさらに備え、
前記接続構造体は、
前記層間絶縁膜に、前記シリコン配線に接するように形成された第１のコンタクトホールと、
前記層間絶縁膜に、前記シリサイド配線に接するように形成された第２のコンタクトホールと、
前記第１のコンタクトホール内部及び前記第２のコンタクトホール内部を埋め込むように形成された導電性膜と、
前記第１のコンタクトホール内部の前記導電性膜と前記第２のコンタクトホール内部の前記導電性膜を接続するように形成された配線と、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記シリコン配線及び前記シリサイド配線を覆うように形成された層間絶縁膜をさらに備え、
前記接続構造体は、
前記層間絶縁膜に、前記絶縁膜をまたいで前記シリサイド配線と前記シリコン配線の両方に接するように形成された一つのコンタクトホールと、
前記コンタクトホール内部を埋め込むように形成された導電性膜と、
を備えることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記導電性膜は、前記コンタクトホールの側壁に形成されたＴｉＮ膜を含むことを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記コンタクトホールは、前記シリサイド配線及び前記シリコン配線の前記対向間に入り込んだ領域をさらに備えることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記接続構造体と前記シリコン配線との接続部に配置された金属シリサイド膜をさらに備え、
前記金属シリサイド膜の形成温度は、前記シリサイド配線の形成温度よりも低いことを特徴とする請求項１から５の何れかに記載の半導体装置。
【請求項７】
選択ＣＶＤ法により前記接続構造体と前記シリコン配線との接続部に選択的に形成された金属膜を備えることを特徴とする請求項１から５の何れかに記載の半導体装置。
【請求項８】
基板上に形成されたシリコン配線と、
前記基板上に、前記シリコン配線に対向して配置されたシリサイド配線と、
前記シリコン配線と前記シリサイド配線の対向間に配置されたシリサイド膜と、
を備え、
前記シリサイド膜の材料は、その形成温度が、前記シリサイド配線の形成温度よりも高い材料であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シリサイドゲート電極を有する半導体装置に関する。
【背景技術】
【０００２】
４５ｎｍ以降のＳＯＣデバイスにおいては、ゲート電極をシリコン膜でパターニングし、トランジスタのソースドレインを形成した後、シリコン膜を全てシリサイド化するフルシリサイドと呼ばれるプロセスが研究されている。
【０００３】
例えば、特許文献１には、全てのシリコン膜をシリサイド化する方法が記載されている。具体的には、従来のトランジスタの形成方法により、シリコン膜からなるゲート電極（例えば膜厚１００〜１５０ｎｍ）を形成し、イオン注入、熱処理の組み合わせにより、ソースドレインを形成する。
【０００４】
そして、基板上に、ゲート電極を覆うように、絶縁膜例えばシリコン酸化膜を形成し、ＣＭＰ（化学機械研磨法）により絶縁膜の表面を平坦化するとともに、その膜厚を減じ、ゲート電極表面を露出させる。その後、金属膜例えばニッケルを形成し、熱処理を施し、シリコンからなるゲート電極を全てニッケルシリサイド化している。なお、本発明に関連する先行技術が特許文献２〜５に開示されている。
【０００５】
【特許文献１】特開２００５−１６７２５１号公報
【特許文献２】特開２００５−２２８８６８号公報
【特許文献３】特開２００４−７１９９１号公報
【特許文献４】特開２００５−２２３０８５号公報
【特許文献５】特開平１１−３１２７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、回路上一部の領域は、ゲート電極の全てをシリサイド化するのではなく、ゲート電極の一部の領域を高抵抗のシリコン膜のまま残す必要がある。例えば、ゲート電極を利用して抵抗を作る場合、所望の抵抗値を得るために、ゲート電極にシリサイド化しない非シリサイド領域を設ける。
【０００７】
ゲート電極の一部に非シリサイド領域を設ける場合、金属膜を形成する前に非シリサイド領域上にシリサイド防止膜、例えばシリコン酸化膜を形成する。次に、金属膜を成膜した後、熱処理によりシリコンと金属膜とを反応させて、シリサイド化を行うシリサイド領域のゲート電極を全てシリサイド化する。このとき、シリサイド防止膜がある領域では、シリコン膜と金属膜はシリサイド化反応をしないので、シリコン膜はシリサイド化されない状態で残る。その後、未反応の金属膜は、硫酸と過酸化水素水の混合液により除去される。
【０００８】
ここで、完全にポリシリコンをシリサイド化するためには、十分な熱処理が必要である。そして、製造上のマージンを考慮し、シリサイド領域のシリコンをシリサイド化するのに必要な熱処理に加えて、さらに過剰な熱処理が必要である。そのため、まずシリサイド領域のシリコンを消費し、さらにシリサイド領域に接した非シリサイド領域のシリコンを消費する。その結果、非シリサイド領域のシリコンが、シリサイド領域に拡散し、両領域の境界部に空隙（ボイド）が発生する場合がある。
【０００９】
すなわち、シリサイド領域と非シリサイド領域との境界に空隙が発生し、最悪の場合シリサイド領域と非シリサイド領域との電気的接続が断絶する。これにより、歩留りが低下するという問題があった。そして、シリサイド反応温度が高くなる程シリサイド中をシリコンの拡散が発生し、空隙が発生し易くなる。特に、コバルトシリサイドを用いる場合、シリコン拡散が主な反応過程であり、特に顕著に発生する。
【００１０】
そこで本発明の目的は、完全にシリサイド化されたシリサイド領域を一部に有する配線を形成する際、シリサイド領域と非シリサイド領域の境界に発生する空隙による断線のない半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
請求項１に記載の半導体装置は、基板上に形成されたシリコン配線と、前記基板上に、前記シリコン配線に対向して配置されたシリサイド配線と、前記シリコン配線と前記シリサイド配線の対向間に配置された絶縁膜と、前記シリコン配線と前記シリサイド配線を前記絶縁膜をまたいで電気的に接続する接続構造体と、を備えることを特徴とする。
【００１２】
請求項８に記載の半導体装置は、基板上に形成されたシリコン配線と、前記基板上に、前記シリコン配線に対向して配置されたシリサイド配線と、前記シリコン配線と前記シリサイド配線間に配置されたシリサイド膜と、を備え、前記シリサイド膜の材料は、その形成温度が、前記シリサイド配線の形成温度よりも高い材料であることを特徴とする。
【発明の効果】
【００１３】
請求項１に記載の半導体装置によれば、シリサイド配線とシリコン配線との対向間に絶縁膜が配置されているので、絶縁膜を拡散防止膜として用いることで、シリサイド化時に、非シリサイド領域のシリコンがシリサイド領域へ拡散することを防止できる。そのため、シリサイド領域と非シリサイド領域との境界に空隙が生じず、配線が断線することがない。
【００１４】
請求項８に記載の半導体装置によれば、シリコン配線とシリサイド配線の対向間にシリサイド膜が配置されている。シリサイド膜を拡散防止膜として用いることで、シリコンの拡散による空隙の発生を抑えつつ、シリコン配線及びシリサイド配線を電気的に接続できる。その結果、層間絶縁膜上に形成される配線パターンの配置自由度を増すことができる。さらに、シリサイド膜の材料は、その形成温度が、シリサイド配線の形成温度よりも高い材料であるので、シリサイド配線の形成時に、シリサイド膜のシリサイド化が進むことはない。そのため、シリコン配線とシリサイド膜間に空隙が発生して断線するおそれはない。
【発明を実施するための最良の形態】
【００１５】
＜実施の形態１＞
＜Ａ．構成＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。図１は、半導体装置のうち、ゲート電極を配線として用いた領域の構成を示し、ゲート電極と同時に同一工程で形成される。半導体基板１（基板）上に酸化膜からなる素子分離膜２が形成されている。素子分離膜２上にゲート絶縁膜３が形成されている。尚、ゲート絶縁膜は、ハフニウム酸化膜のようなＨｉｇｈ−Ｋ膜、ＳｉＯＮ膜、ＳｉＯ2膜等が使用されるが、ＳｉＯ2からなるゲート絶縁膜を熱酸化法により形成する場合は、素子分離膜２とゲート絶縁膜３とは同化し、実質的に区別が無くなる。そして、半導体基板１上に、素子分離膜２及びゲート絶縁膜３を介してポリシリコン膜からなるポリシリコン配線１２（シリコン配線）及び金属シリサイド膜からなる金属シリサイド配線（シリサイド配線）１３が形成されている。
【００１６】
シリサイド配線１３は、ポリシリコン配線１２に対向して配置され、ポリシリコン配線１２とシリサイド配線１３の対向間には、拡散防止膜５（絶縁膜）が配置されている。そして、ポリシリコン配線１２及びシリサイド配線１３の側壁には、サイドウォール４が形成されている。素子分離膜２上には、ポリシリコン配線１２及びシリサイド配線１３を挟むように絶縁膜６が形成され、絶縁膜６の高さは、ポリシリコン配線１２及びシリサイド配線１３の高さに等しくなっている。
【００１７】
ポリシリコン配線１２を覆うように、シリサイド防止膜７が形成されている。シリサイド防止膜７の端部は、拡散防止膜５上に配置されている。そして、シリサイド防止膜７及びシリサイド配線１３を覆うように層間絶縁膜８が形成されている。
【００１８】
そして、層間絶縁膜８には、ポリシリコン配線１２に接するようにコンタクトホール２１（第２コンタクトホール）が形成されている。そして、層間絶縁膜８には、シリサイド配線１３に接するようにコンタクトホール２０（第１コンタクトホール）が形成されている。コンタクトホール２０，２１内の側壁にはバリア膜として金属膜９が形成され、金属膜１０が充填されている。すなわち、コンタクトホール２０，２１の内部を埋め込むように、金属膜９，１０からなる導電性膜が形成されている。
【００１９】
そして、層間絶縁膜８上には、配線１１が形成され、配線１１は、コンタクトホール２０，２１内部の導電性膜を接続している。ここで、コンタクトホール２０，２１、金属膜９，１０からなる導電性膜、及び配線１１は、ポリシリコン配線１２とシリサイド配線１３を絶縁膜である拡散防止膜５をまたいで電気的に接続する接続構造体に対応している。
【００２０】
＜Ｂ．製造方法＞
次に、図２から図１０を参照して、本実施の形態１に係る半導体装置の製造方法について説明する。図２から図１０は、本実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、図２に示す工程では、半導体基板１上にＨＤＰ（高密度プラズマ）を用いて酸化膜からなる素子分離膜２を形成する。次に素子分離膜２上にゲート絶縁膜３を形成する。
【００２１】
ゲート絶縁膜３上にポリシリコン膜を成膜し、写真製版工程によりパターニングすることでポリシリコン配線１２，２２を形成する。ポリシリコン配線１２とポリシリコン配線２２は、対向して配置され所定間隔離して形成される。
【００２２】
次に、図３に示す工程では、ポリシリコン配線１２，２２の側壁にサイドウォール４を形成する。サイドウォール４は、例えば、ポリシリコン配線１２，２２を覆うように酸化膜を成膜し、その酸化膜を素子分離膜２の表面までエッチバックすることにより形成する。この時、ポリシリコン配線１２，２２間の隙間にも酸化膜が埋め込まれ、ポリシリコン配線１２，２２間に拡散防止膜５が形成される。尚、シリコン酸化膜の他、シリコン窒化膜を用いても良い。
【００２３】
次に、図４に示す工程では、例えばＣＶＤ法を用いて、酸化膜からなるシリサイド防止膜７を成膜する。そして、通常の写真製版工程を用いて、ポリシリコン配線１２を覆うように、そしてシリサイド防止膜７の端部が拡散防止膜５上に位置するようにシリサイド防止膜７をパターニングする。
【００２４】
次に、図５に示す工程では、金属膜、例えばＮｉ膜１５とＴｉＮ膜１６からなる積層膜をシリサイド防止膜７及びポリシリコン配線２２を覆うように形成する。次に、図６に示す工程では、熱処理を行うことでポリシリコン配線２２を完全にシリサイド化し、金属シリサイドからなるシリサイド配線１３を形成する。この時、ポリシリコン配線１２は、シリサイド防止膜７に覆われているので、シリサイド化されることはない。そして、未反応金属膜を薬品、硫酸と過酸化水素水の混合液により除去する。
【００２５】
次に、図７に示す工程では、シリサイド防止膜７及びシリサイド配線１３を覆うように層間絶縁膜８を形成する。次に、図８に示す工程では、写真製版工程によりエッチングマスクを形成した後、ドライエッチング等により層間絶縁膜８内にコンタクトホール２０，２１を形成する。コンタクトホール２１は、下端がポリシリコン配線１２に達するように形成し、コンタクトホール２０は、下端がシリサイド配線１３に達するように形成する。
【００２６】
続いて、図９に示す工程では、層間絶縁膜８上に、コンタクトホール２０，２１内を埋め込むように、ＴｉとＴｉＮ膜の積層構造からなる金属膜９と、タングステン膜からなる金属膜１０を成膜する。そして、図１０に示す工程では、ＣＭＰ法により層間絶縁膜８上に成膜された金属膜９，１０を除去する。そうして、コンタクトホール２０，２１内に金属膜９，１０を埋め込む。
【００２７】
次に、層間絶縁膜８上に金属膜９，１０の上端を接続するように導電性の配線１１を形成する。配線１１は、アルミニウム合金膜を層間絶縁膜８上に成膜し、そのアルミニウム合金膜をパターニングすることで形成したアルミ配線でも良く、ダマシン法により形成した銅配線であっても良い。以上の工程により、図１に示す半導体装置を得ることができる。
【００２８】
なお、本実施の形態１では、ポリシリコン配線の一部をシリサイド化した配線を有する半導体装置について説明したが、本実施の形態１に係る発明は、シリコンとゲルマニウムの化合物からなる配線の一部をシリサイド化する半導体装置にも適用できる。
【００２９】
＜Ｃ．効果＞
＜Ｃ−１．従来技術＞
本実施の形態１に係る半導体装置の効果について説明する前に、まず、図１１〜１３を参照して従来技術の半導体装置の製造方法について説明する。図１１は、従来の半導体装置の製造工程を示す断面図である。ここで、図１１は、図５に示した工程に対応している。そして、図１２は、ポリシリコン配線１２と、シリサイド化してシリサイド配線１３となるポリシリコン配線２２を示す上面図である。なお、図１１は、図１２のＡ−Ａ線断面図に対応している。
【００３０】
次に、図１１に示す工程では、ポリシリコン配線２２をシリサイド化するため、Ｎｉ膜１５と、ＴｉＮ膜１６を成膜して熱処理を加えポリシリコン配線２２をシリサイド化する。ここで、ポリシリコン配線２２を完全にシリサイド化するためには、十分な熱処理が必要である。そして、製造上のマージンを考慮し、ポリシリコン配線２２のシリコンをシリサイド化するのに必要な熱処理に加えて、さらに過剰な熱処理が必要である。
【００３１】
そのため、まずポリシリコン配線２２のシリコンが消費されてシリサイド配線１３が形成されると、過剰な熱処理によりシリサイド化反応がさらに進み、ポリシリコン配線１２のシリコンまでもが消費される。その結果、図１３に示すように、ポリシリコン配線１２のシリコンが、シリサイド配線１３側に矢印の方向に拡散し、両配線の境界部にて空隙２８（ボイド）が発生する場合がある。
【００３２】
ポリシリコン配線１２とシリサイド配線１３との境界に空隙２８が発生すると、最悪の場合、ポリシリコン配線１２とシリサイド配線１３の電気的接続が断絶する。これにより、歩留りが低下するという問題がある。シリサイド化温度が高くなる程シリサイド中をシリコンの拡散が発生し、空隙２８が発生し易くなる。特に、ポリシリコン配線２２に代えてコバルトシリサイドからなる配線を用いた場合、シリコン拡散が主な反応過程であり、特に顕著に空隙が発生する。
【００３３】
＜Ｃ−２．効果＞
本実施の形態１に係る半導体装置は、ポリシリコン配線１２とポリシリコン配線２２とが拡散防止膜５により隔絶されており、ポリシリコン配線２２のシリサイド化時に、拡散防止膜５により金属膜の拡散が抑制されるため、非シリサイド領域のシリコンが拡散することなく、シリサイド領域と非シリサイド領域との境界面に空隙が形成されることはない。
【００３４】
ポリシリコン配線１２とシリサイド配線１３とは、コンタクトホール２０，２１内部に形成した導電性膜とその上層に形成した配線１１を介して、電気的に接続される。これにより、シリサイド配線とポリシリコン配線の界面での電気的断線を防止し、デバイスの動作不良を抑制し、歩留りの低下を抑制することができる。
【００３５】
＜実施の形態２＞
＜Ａ．構成＞
図１４は、本実施の形態２に係る半導体装置の構成を示す断面図である。本実施の形態２では、ポリシリコン配線１２とシリサイド配線１３を接続するように、下端がポリシリコン配線１２とシリサイド配線１３の両方にまたがる一つのコンタクトホール２３が形成されている。すなわち、層間絶縁膜８に、絶縁膜である拡散防止膜５をまたいでポリシリコン配線１２とシリサイド配線１３の両方に接するように一つのコンタクトホール２３が形成されている。そして、コンタクトホール２３の内部には、金属膜９，１０からなる導電性膜が埋め込まれている。その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００３６】
＜Ｂ．製造方法＞
本実施の形態２に係る半導体装置の製造方法は、図７に示す工程までは実施の形態１の製造方法と同様であるので、詳細な説明は省略する。実施の形態１と同一の製造工程に従って図７に示す構成を得たのち、コンタクトホール２３を形成する。この時、コンタクトホール２３の形状は、シリサイド領域のシリサイド配線１３と非シリサイド領域のポリシリコン配線１２の上面に同時に接する形状にする。つまり、コンタクトホール２３の下端にポリシリコン配線１２、シリサイド配線１３の表面の両方が露出する形状とする。
【００３７】
その後、コンタクトホール２３内に、ＴｉとＴｉＮ膜の積層構造からなるバリア膜である金属膜９を形成する。そして、コンタクトホール２３の内部を埋め込むように、タングステン膜からなる金属膜１０を層間絶縁膜８上に形成する。そして、ＣＭＰ法により研磨することで、層間絶縁膜８上の金属膜９，１０を除去し、コンタクトホール２３内部に金属膜９，１０からなる導電性膜を埋め込む。そうして、図１４に示す半導体装置を得ることができる。
【００３８】
＜Ｃ．効果＞
実施の形態１では、層間絶縁膜８上に形成した配線１１によりポリシリコン配線１２及びシリサイド配線１３の電気的接続を行ったが、本実施の形態２に係る半導体装置は、コンタクトホール２３の下端がシリサイド配線１３とポリシリコン配線１２の主面に接続されているので、配線１１（図１参照）を形成することなく電気的接続を行うことができる。配線１１を形成する必要がないので、製造工程を簡略化できる。
【００３９】
＜実施の形態３＞
＜Ａ．構成＞
図１５は、本実施の形態３に係る半導体装置の構成を示す断面図である。本実施の形態３では、ポリシリコン配線１２とシリサイド配線１３を接続するように、下端がポリシリコン配線１２とシリサイド配線１３の両方にまたがる一つのコンタクトホール２４が形成されている。そして、本実施の形態３に係るコンタクトホール２４は、実施の形態２のコンタクトホール２３に比べてポリシリコン配線１２とシリサイド配線１３の対向間に入り込んだ領域２５を下端にさらに備えている。その他の構成は、実施の形態２と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００４０】
＜Ｂ．製造方法＞
本実施の形態３に係る半導体装置の製造方法は、図７に示す工程までは実施の形態１の製造方法と同様であるので、詳細な説明は省略する。図７に示す構成を得たのち、コンタクトホール２４を形成する。ここで、コンタクトホール２４を形成するために、層間絶縁膜８をポリシリコン配線１２及びシリサイド配線１３の表面までエッチングした後、さらにオーバーエッチングをすることで、ポリシリコン配線１２とシリサイド配線１３の境界部の拡散防止膜５をエッチングする。すなわち、サイドウォール形成時にポリシリコン配線１２とシリサイド配線１３間の境界部に埋め込まれた拡散防止膜５を除去する。
【００４１】
この時、拡散防止膜５の全てを除去しても良いし、一部を除去しても良い。図１５の例では、拡散防止膜５の一部を除去している。そして、コンタクトホール２４の下端には、ポリシリコン配線１２とシリサイド配線１３の上面のみならず、側面も露出させる。
【００４２】
次にコンタクトホール２４に金属膜９，１０からなる導電性膜を埋め込む。導電性膜は、ポリシリコン配線１２及びシリサイド配線１３と上面のみならず側面においても接し、ポリシリコン配線１２及びシリサイド配線１３との接触面積を広く確保できる。その後、層間絶縁膜８上に成膜された金属膜９，１０をＣＭＰを用いて除去することで図１５に示す半導体装置を完成する。
【００４３】
＜Ｃ．効果＞
本実施の形態３に係る半導体装置によれば、拡散防止膜５をエッチングすることでコンタクトホール２４と、ポリシリコン配線１２及びシリサイド配線１３の接触面積が大きく確保できる。その結果、配線の微細化が進んでも、金属膜１０と、ポリシリコン配線１２及びシリサイド配線１３間の接触抵抗の増加を抑制できる。
【００４４】
＜実施の形態４＞
＜Ａ．構成＞
図１６は、本実施の形態４に係る半導体装置の構成を示す断面図である。本実施の形態４に係る半導体装置は、コンタクトホール２０，２１、金属膜９，１０及び配線１１からなる接続構造体とポリシリコン配線１２との接続部にシリサイド膜１９（金属シリサイド膜）が配置されている。すなわち、ポリシリコン配線１２とコンタクトホール２１の下端の間にシリサイド膜１９が配置されている。ここで、本実施の形態４では、シリサイド膜１９の材料として、ニッケルシリサイドを用いている。その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００４５】
＜Ｂ．製造方法＞
次に、図１７，１８を参照して本実施の形態４に係る半導体装置の製造方法について説明する。図１７，１８は、実施の形態４に係る半導体装置の製造工程を示す断面図である。本実施の形態４に係る半導体装置の製造方法は、図８に示す工程までは実施の形態１の製造方法と同様である。次に、図１７に示す工程では、低温でシリサイド化する金属膜、例えばＮｉ（ニッケル）膜１７をコンタクトホール２０，２１の内部に成膜する。
【００４６】
ここで、低温とは、シリサイド配線１３の形成時に施す熱処理温度と同等若しくはそれ以下であることを意味している。そして、シリサイド配線１３を形成するための熱処理温度（シリサイド化温度）が、５００℃程度であり、これと同等若しくは低温でシリサイド反応する材料として、本実施の形態４では、ニッケルシリサイドを選択している。Ｎｉの他、コバルト、白金を用いても良い。
【００４７】
次に図１８に示す工程では、Ｎｉ膜１７の形成後、熱処理によりＮｉ膜１７とポリシリコン配線１２をシリサイド反応をさせることで、コンタクトホール２１の下端にシリサイド膜１９を形成する。その後、実施の形態１の図９以降の製造工程と同様に、ＴｉＮ膜をバリア膜として形成し、Ｎｉ膜１７及びＴｉＮ膜からなる金属膜９をコンタクトホール２０，２１の内部に形成する。
【００４８】
次に、コンタクトホール２０，２１内部に例えばタングステン膜である金属膜１０を形成する。その後、ＣＭＰ法により研磨して、層間絶縁膜８上の金属膜９，１０を除去してコンタクトホール２０，２１の内部のみに金属膜９，１０を残置せしめる。以上の工程により、図１６に示す半導体装置を得ることができる。
【００４９】
なお、コンタクトホール２０，２１の形成後に、ポリシリコン配線１２表面の自然酸化膜等の絶縁膜を除去するため、スパッタエッチ、若しくは、ＨＦ、ＮＦ３、ＢＣｌ３等のエッチングガスを用いたプラズマ処理後、Ｎｉ膜１７を形成しても良い。
【００５０】
＜Ｃ．効果＞
一般に、バリア膜である金属膜９は、ＴｉとＴｉＮとの積層構造体が用いられる。そのため、ポリシリコン配線１２と金属膜９の接合部分の接触抵抗が高くなる場合がある。そこで、従来より、Ｔｉ膜とポリシリコン配線１２を熱処理により反応させ、チタンシリサイドを接触面で形成することで接触抵抗を低減する方法が用いられている。
【００５１】
しかしながら、Ｔｉとシリコンの反応には７００℃程度の熱処理が必要であり、高温の熱処理工程の追加は、トランジスタの駆動能力を劣化させる。また現在４５ｎｍ以下のデバイス用に開発されているＮｉシリサイドを用いたトランジスタでは、低温でシリサイドを形成しており、７００℃のような高温の熱処理を追加すると、微細パターンで凝集が生じたり、フルシリサイドゲートの場合、シリサイド相が分離（複数の異なる結晶相に分離）し、トランジスタの閾値変動が生じる。
【００５２】
本実施の形態４に係る半導体装置は、コンタクトホール２１の底部、すなわちコンタクトホール２１とポリシリコン配線１２の接続部にシリサイド膜１９を配置している。その結果、シリサイド膜１９を介して金属膜１０がポリシリコン配線１２と電気的に接続されるので、コンタクト抵抗の増加が抑制される。なお、ポリシリコン配線１２と金属膜１０の接合部にシリサイド膜１９を形成する本実施の形態４の構成は、実施の形態１の構成のみならず、実施の形態２，３の構成にも適用できる。
【００５３】
＜実施の形態５＞
＜Ａ．構成＞
図１９は、本実施の形態５に係る半導体装置の構成を示す断面図である。本実施の形態５に係る半導体装置は、実施の形態４の構成（図１６）に対し、金属膜９に代えてＴｉＮ膜２７が用いられている。その他の構成は実施の形態４の構成と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００５４】
＜Ｂ．製造方法＞
次に、図２０を参照して、本実施の形態５に係る半導体装置の製造方法について説明する。図２０は、本実施の形態４に係る半導体装置の製造工程を示す断面図である。実施の形態４と同様の製造工程に従って、図１８に示す構成を得た後、薬品、硫酸と過酸化水素水の混合液により、未反応のＮｉ膜１７を除去する。
【００５５】
これにより、コンタクトホール２０，２１の側壁に形成されたＮｉ膜１７は除去され、コンタクトホール２０の底部にのみ、シリサイド膜１９が残される。その後、実施の形態４と同様の工程により、バリア膜であるＴｉＮ膜２７及び金属膜１０を成膜し、ＣＭＰ法により層間絶縁膜８上のＴｉＮ膜２７及び金属膜１０を除去して、図１９に示す半導体装置を完成する。
【００５６】
＜Ｃ．効果＞
実施の形態４に係る半導体装置では、Ｎｉ膜１７を形成後、熱処理によりＮｉ膜１７とポリシリコン配線１２をシリサイド化することで、シリサイド膜１９をコンタクトホール２１の下端に形成している。そして、その後の工程においても、コンタクトホール２０，２１の側壁には、未反応のＮｉ膜１７がそのまま放置されている。
【００５７】
そのため、例えば、タングステン（Ｗ）膜を金属膜１０、ＴｉＮ膜をバリア膜として用いた場合、層間絶縁膜８上にはタングステン、ＴｉＮ膜、Ｎｉ膜１７からなる３層構造体が形成される。その結果、ＣＭＰ法により、従来のＷ、ＴｉＮ、Ｔｉ構造とは異なる構造体を除去する必要があるため、従来の研磨条件が使用できない。
【００５８】
本実施の形態５では、シリサイド膜１９を形成後にＮｉ膜１７を除去して、コンタクトホール２０，２１の側壁にはＴｉＮ膜のみを形成している。そのため、層間絶縁膜８の上面にはＮｉ膜１７が残らないので、ＣＭＰ法により研磨する膜はＷ膜とＴｉＮ膜との積層構造体であり、従来のＷ膜、ＴｉＮ膜及びＴｉ膜からなる３層構造体に比べ、Ｔｉ膜が省略されている。そのため、従来の研磨条件と略同等の研磨条件（研磨剤、研磨圧力、研磨布）を使用できる。また、シリサイド膜１９が形成されているので、実施の形態４と同様に、ポリシリコン配線１２とＴｉＮ膜２７間の接触抵抗を低減できる。なお、本実施の形態５に係る構成は、実施の形態１から３の構成にも適用することができる。
【００５９】
＜実施の形態６＞
＜Ａ．構成＞
図２１は、本実施の形態６に係る半導体装置の構成を示す断面図である。本実施の形態６の構成は、実施の形態５の構成において、シリサイド膜１９に代えてタングステン膜２６（金属膜）をコンタクトホール２１の底部に形成している。すなわち、コンタクトホール２０，２１などから形成される接続構造体とシリコン配線の接合部にタングステン膜２６を配置している。そして、タングステン膜２６は、選択ＣＶＤ法により形成された金属膜である。その他の構成は、実施の形態５と同様であり、同一構成には同一の符号を付し、重複する説明は省略する。
【００６０】
＜Ｂ．製造方法＞
次に、図２２を参照して、本実施の形態６に係る半導体装置の製造方法について説明する。図２２は、本実施の形態６に係る半導体装置の製造工程を示す断面図である。実施の形態１と同様の製造工程に従って、図８に示す構成を得た後、コンタクトホール２１内部のポリシリコン配線１２上にＷＦ6ガスを用いて選択的にタングステン膜２６を形成する。
【００６１】
特に、ＷＦ6のＳｉ還元反応を用いることにより、コンタクトホール２１の底部に露出したＳｉとＷＦ6とを反応させて、コンタクトホール２１の底部にのみタングステン膜２６を形成する。ここで、ＷＦ6を用いた選択ＣＶＤ法は、例えばＷＦ6ガスを２０〜１００ｓｃｃｍ、Ｈ2ガスを１０００ｓｃｃｍ、成膜温度３００〜４００℃、圧力５〜５０Ｔｏｒｒで形成する。
【００６２】
なお、選択ＣＶＤ法によりタングステン膜２６を形成する直前に、エッチングガスを用いて、シリコン表面のシリコン酸化膜等の絶縁膜を除去し、大気に晒すことなく、ＷＦ6ガスを用いたＣＶＤ法により、コンタクトホール２１の底部にタングステン膜２６を形成しても良い。
【００６３】
その後、バリア膜である金属膜９としてＴｉＮ膜、金属膜１０としてタングステン膜を形成し、ＣＭＰ法により研磨し、コンタクトホール２１の内部のみに、金属膜９，１０を残置せしめる。続いて、層間絶縁膜８上に、コンタクトホール２０，２１間を接続するための配線１１を形成する。そうして、図２１に示す半導体装置を得ることができる。
【００６４】
＜Ｃ．効果＞
本実施の形態６によれば、選択ＣＶＤ法によりコンタクトホール２１の底部にのみタングステン膜２６を形成している。そのため、本実施の形態６に係る半導体装置は、実施の形態４，５のものと比較して製造工程を簡略化しつつ、接触抵抗を低減できる。そして、コンタクトホール２０，２１の内部には、ＴｉＮ膜である金属膜９及びタングステン膜である金属膜１０が埋め込まれるので、従来と略同じ条件でＣＭＰ法を用いて、層間絶縁膜８上に形成される金属膜９，１０を除去できる。
【００６５】
また、選択ＣＶＤ法により、選択的に接続構造体を構成するコンタクトホール２１とポリシリコン配線１２の接続部にのみタングステン膜２６を形成するため、実施の形態５に比較し、工程の簡略化が可能である。さらに、ＴｉＮ膜を形成する装置に、タングステン膜２６を形成するＣＶＤチャンバを連結させた、マルチチャンバシステムの装置を用いて、真空を破ることなく、タングステン膜２６とＴｉＮ膜を連続して形成しても良い。
【００６６】
なお、本実施の形態６の構成は、実施の形態１のみならず、実施の形態２、実施の形態３の構成にも適用できる。そして、実施の形態２、３に適用した場合、上層の配線１１は不要であることは言うまでもない。また、過剰なシリコンとＷＦ6との反応を抑えるため、ＷＦ6にシランガスや水素ガスを混合し、シリコン還元とシラン還元、水素還元を併用しても良い。
【００６７】
＜実施の形態７＞
＜Ａ．構成＞
図２３は、本実施の形態７に係る半導体装置の構成を示す断面図である。本実施の形態７に係る半導体装置は、実施の形態１の拡散防止膜５（図１参照）に代えて、パリシリコン配線１２とシリサイド配線１３の対向間にシリサイド膜２９が配置されている。そして、シリサイド膜２９の材料は、その形成温度が、シリサイド配線１３の形成温度よりも高い材料である。
【００６８】
シリサイド膜２９により、ポリシリコン配線１２とシリサイド配線１３が電気的に接続されるため、コンタクトホール２０，２１、配線１１等が形成されていない。その他の構成は、実施の形態１と同様であり、同一の構成には同一の符号を付し、重複する説明は省略する。
【００６９】
＜Ｂ．製造方法＞
次に、図２４から図２６を参照して、本実施の形態７に係る半導体装置の製造方法について説明する。図２４から図２６は、本実施の形態７に係る半導体装置の製造工程を示す断面図である。図３に示す工程までは、実施の形態１と同様であるので、詳細な説明は省略する。次に、図２４に示す工程では、ポリシリコン配線１２，２２間に埋め込まれた拡散防止膜５をエッチングなどにより除去する。
【００７０】
次に、図２５に示す工程では、ＣＶＤ法により、例えばタングステンシリサイド膜からなるシリサイド膜２９をポリシリコン配線１２，２２を覆うように形成する。続いて、エッチバック又はＣＭＰ法により、ポリシリコン配線１２，２２の表面まで、シリサイド膜２９を除去する。そうして、ポリシリコン配線１２及びシリサイド配線１３間の境界部の窪みにシリサイド膜２９を埋め込む。
【００７１】
シリサイド膜２９の材料は、後工程にて熱処理によりポリシリコン配線２２とＮｉ膜１５とを反応させて形成するシリサイド配線１３の材料とは異なる材料であり、シリサイド配線１３のシリサイド化温度に比べて高いシリサイド化温度を備えている。
【００７２】
タングステンの場合、約６５０℃以上でシリコンと反応し、シリサイドとなるが、ニッケルの場合、３００℃以上でシリサイドとなる。実際のシリサイド配線１３の形成時に用いられる温度は、高くとも５００℃程度の温度であり、この温度ではタングステンシリサイドからなるシリサイド膜２９は、シリサイド反応が進行することなく安定に存在する。
【００７３】
次に、図２６に示す工程では、シリコン酸化膜等からなるシリサイド防止膜７をポリシリコン配線１２を覆うように形成する。次に、図２７に示す工程では、シリサイド膜２９及びシリサイド防止膜７を覆うように、例えばＮｉ膜１５とＴｉＮ膜１６とからなる積層膜を成膜する。
【００７４】
次に、熱処理により、Ｎｉ膜１５とポリシリコン配線１２とを反応させて、シリサイド配線１３を形成する。続いてシリサイド防止膜７、シリサイド膜２９、シリサイド配線１３を覆うように層間絶縁膜８を形成する。そうして、図２３に示す半導体装置を得ることができる。
【００７５】
＜Ｃ．効果＞
実施の形態１に係る半導体装置では、ポリシリコン配線１２とシリサイド配線１３の境界部分に絶縁膜による拡散防止膜５を形成している。そして、ポリシリコン配線１２とシリサイド配線１３は、コンタクトホール２０，２１等からなる接続構造体を介して電気的に接続している。
【００７６】
本実施の形態７に係る半導体装置では、ポリシリコン配線１２とシリサイド配線１３間にシリサイド膜２９が配置されている。シリサイド膜２９により、ポリシリコン配線１２からのシリコン拡散を抑えて空隙の発生を防止しつつ、コンタクトホール２０，２１等による接続が不要となるので、層間絶縁膜８上に形成される配線パターンの配置自由度を増すことができる。さらに、シリサイド膜２９の材料は、その形成温度が、シリサイド配線１３の形成温度よりも高い材料であるので、シリサイド配線１３の形成時に、シリサイド膜２９のシリサイド化が進むことはない。そのため、ポリシリコン配線１２とシリサイド膜２９間に空隙が発生して断線するおそれはない。
【図面の簡単な説明】
【００７７】
【図１】実施の形態１に係る半導体装置の構成を示す断面図である。
【図２】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図３】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図４】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図５】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図６】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図７】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図８】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図９】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１０】実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図１１】従来の半導体装置の製造工程を示す断面図である。
【図１２】従来の半導体装置の構成を示す上面図である。
【図１３】従来の半導体装置の製造工程を示す断面図である。
【図１４】実施の形態２に係る半導体装置の構成を示す断面図である。
【図１５】実施の形態３に係る半導体装置の構成を示す断面図である。
【図１６】実施の形態４に係る半導体装置の構成を示す断面図である。
【図１７】実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図１８】実施の形態４に係る半導体装置の製造工程を示す断面図である。
【図１９】実施の形態５に係る半導体装置の構成を示す断面図である。
【図２０】実施の形態５に係る半導体装置の製造工程を示す断面図である。
【図２１】実施の形態６に係る半導体装置の構成を示す断面図である。
【図２２】実施の形態６に係る半導体装置の製造工程を示す断面図である。
【図２３】実施の形態７に係る半導体装置の構成を示す断面図である。
【図２４】実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２５】実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２６】実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２７】実施の形態７に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００７８】
１  半導体基板、２  素子分離膜、３  ゲート絶縁膜、４  サイドウォール、５  拡散防止膜、６  絶縁膜、７  シリサイド防止膜、８  層間絶縁膜、９，１０  金属膜、１１  配線、１２，２２  ポリシリコン配線、１３  シリサイド配線、１９  シリサイド膜、２０，２１，２３，２４  コンタクトホール、２６  タングステン膜、２８  空隙。
【図１】
2007294497.tif 000003
【図２】
2007294497.tif 000004
【図３】
2007294497.tif 000005
【図４】
2007294497.tif 000006
【図５】
2007294497.tif 000007
【図６】
2007294497.tif 000008
【図７】
2007294497.tif 000009
【図８】
2007294497.tif 000010
【図９】
2007294497.tif 000011
【図１０】
2007294497.tif 000012
【図１１】
2007294497.tif 000013
【図１２】
2007294497.tif 000014
【図１３】
2007294497.tif 000015
【図１４】
2007294497.tif 000016
【図１５】
2007294497.tif 000017
【図１６】
2007294497.tif 000018
【図１７】
2007294497.tif 000019
【図１８】
2007294497.tif 000020
【図１９】
2007294497.tif 000021
【図２０】
2007294497.tif 000022
【図２１】
2007294497.tif 000023
【図２２】
2007294497.tif 000024
【図２３】
2007294497.tif 000025
【図２４】
2007294497.tif 000026
【図２５】
2007294497.tif 000027
【図２６】
2007294497.tif 000028
【図２７】
2007294497.tif 000029