(57)【要約】【課題】ヒューズ素子を備えた半導体装置において静電ノイズの影響を抑制する。【解決手段】スイッチング素子２６と、第１及び第２のヒューズ素子２２，２４とを備え、第１のヒューズ素子２２とスイッチング素子２６とは直列接続され、その直列回路の両端は共に基準電位（接地電位ＧＮＤ）に保持された基準ラインに接続され、第１のヒューズ素子２２とスイッチング素子２６との接続点に第２のヒューズ素子２４の一端が接続され、第２のヒューズ素子２４の他端に制御電圧を印加することによって第１のヒューズ素子２２を溶断することができる半導体装置によって上記課題を解決することができる。【選択図】図１
2007095730.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された電気回路を含む半導体装置であって、
スイッチング素子と、第１及び第２のヒューズ素子と、を備え、
前記第１のヒューズ素子と前記スイッチング素子とは直列接続され、その直列回路の両端は共に所定の基準電位に保持された基準ラインに接続され、
前記第１のヒューズ素子と前記スイッチング素子との接続点に前記第２のヒューズ素子の一端が接続され、
前記第２のヒューズ素子の他端に制御電圧を印加することによって前記第１のヒューズ素子を溶断することができることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記スイッチング素子は、Ｎチャネル型電界効果トランジスタであり、
前記第１のヒューズ素子の一端は、前記Ｎチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記スイッチング素子は、Ｐチャネル型電界効果トランジスタであり、
前記第１のヒューズ素子の一端は、前記Ｐチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体装置であって、
前記第１のヒューズ素子のヒューズ容量より前記第２のヒューズ素子のヒューズ容量が大きいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
静電ノイズによる溶断を抑制したヒューズ素子を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に形成された電気回路を含む半導体装置において、装置製造後に回路構成を微調整するために回路の一部にヒューズ素子を組み込む技術が用いられている。例えば、図１４に示すように、内部回路１０に対してヒューズ素子１２を介して電源Ｖｃｃが接続された構成において、ヒューズ素子１２の電源Ｖｃｃが接続されていない側の一端ａから半導体装置の外部に設けられる電極１４に向けて制御ライン１６を引き出す。
【０００３】
内部回路１０に電源Ｖｃｃを印加する必要がない場合、ヒューズ素子１２が溶断する程度の電流が流れる程度に電極１４を負電位にすることによって、ヒューズ素子１２が溶断されて内部回路１０と電源Ｖｃｃとの接続を切ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図１４に示す回路構成では、電極１４に何らかの原因によって負電位の静電ノイズが印加された場合に必要・不必要に拘らずヒューズ素子１２が溶断されてしまうおそれがあった。また、制御ライン１６がヒューズ素子１２に直接接続されているため、制御ライン１６に静電ノイズに対する静電破壊防止回路を設けることもできなかった。
【０００５】
そこで、本発明は、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板上に形成された電気回路を含む半導体装置であって、スイッチング素子と、第１及び第２のヒューズ素子と、を備え、前記第１のヒューズ素子と前記スイッチング素子とは直列接続され、その直列回路の両端は共に所定の基準電位に保持された基準ラインに接続され、前記第１のヒューズ素子と前記スイッチング素子との接続点に前記第２のヒューズ素子の一端が接続され、前記第２のヒューズ素子の他端に制御電圧を印加することによって前記第１のヒューズ素子を溶断することができることを特徴とする。
【０００７】
第１のヒューズ素子を溶断させずに第２のヒューズ素子のみを溶断することによって所定の基準電位に維持された基準ラインに内部回路を接続した状態を維持することができる。一方、第１のヒューズ素子及び第２のヒューズ素子を共に溶断することによって基準ラインと内部回路との接続を切ることもできる。一旦、第２のヒューズ素子が溶断された後は、スイッチング素子の制御ラインに静電ノイズが印加された場合でも第１のヒューズ素子は溶断されることがなくなり、静電ノイズに影響を受け難いヒューズ素子を備えた半導体装置を実現することができる。
【０００８】
ここで、前記スイッチング素子をＮチャネル型電界効果トランジスタとした場合、前記第１のヒューズ素子の一端は、前記Ｎチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることが好適である。
【０００９】
また、前記スイッチング素子をＰチャネル型電界効果トランジスタとした場合、前記第１のヒューズ素子の一端は、前記Ｐチャネル型電界効果トランジスタのドレイン−ソース間を介して前記基準ラインに接続されていることが好適である。
【００１０】
このとき、前記第１のヒューズ素子と前記第２のヒューズ素子とに等しい電流を流した場合に前記第１のヒューズ素子が先に溶断されるようにヒューズ素子の容量を設定することが好適である。すなわち、前記第２のヒューズ素子の前記第１のヒューズ素子に接続されていない端子に制御電圧を印加することによって前記第１のヒューズ素子と前記第２のヒューズ素子との両方に共通する電流を流すことによって前記第１のヒューズ素子が溶断されることが好ましい。
【発明の効果】
【００１１】
本発明によれば、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態における半導体装置１００は、図１に示すように、内部回路２０、第１のヒューズ素子２２、第２のヒューズ素子２４、電界効果トランジスタ２６及び溶断用電極２８，３０を含んで構成される。半導体装置１００は、プレーナ技術等を用いて半導体基板上に形成される。
【００１３】
第１のヒューズ素子２２及び第２のヒューズ素子２４は、その両端に所定の閾値以上の電圧を印加することによって溶断される素子である。第１のヒューズ素子２２及び第２のヒューズ素子２４は、半導体基板上に形成されたポリシリコン層等からなる抵抗要素から構成される。第１のヒューズ素子２２及び第２のヒューズ素子２４は、例えば図２の平面図に示すように、幅が広い部分３２ａと幅が狭い部分３２ｂとを有するポリシリコン層を含んで構成することが好適である。幅が狭い部分３２ｂの断面積及び長さを調整することによって抵抗値を調整すると共に、所定の電流を流すことによって溶断されるようにその断面積を設定することができる。
【００１４】
第１のヒューズ素子２２は、内部回路２０を所定の基準電位（本実施の形態では接地電位ＧＮＤ）に維持された基準ラインに接続する回路に組み込まれる。第１のヒューズ素子２２の第１の端子は基準ラインに接続され、第２の端子は抵抗素子等を介して内部回路２０に接続される。一方、第２のヒューズ素子２４の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極２８に接続される。
【００１５】
ここで、第１のヒューズ素子２２のヒューズとしての容量（ヒューズ容量）より第２のヒューズ素子２４のヒューズ容量を大きくすることが好適である。すなわち、第１のヒューズ素子２２と第２のヒューズ素子２２とに等しい電流を流した場合に第１のヒューズ素子２２が先に溶断され、第２のヒューズ素子２４は溶断されずに残るようにヒューズ容量を設定することが好適である。
【００１６】
具体的には、第１のヒューズ素子２２のヒューズ容量を数十ｍＷ（例えば、３９ｍＷ）に設定し、第２のヒューズ素子２４のヒューズ容量を百ｍＷ程度（例えば、１０４ｍＷ）に設定する。
【００１７】
電界効果トランジスタ２６は、第２のヒューズ素子２４を溶断するための電流を制御するための入力インピーダンスが高いスイッチング素子として用いられる。ここでは、電界効果トランジスタ２６はＮチャネル型としている。電界効果トランジスタ２６のドレインは第１のヒューズ素子２２の第２の端子に接続され、ソースは基準電位（本実施の形態では接地電位ＧＮＤ）に維持された基準ラインに接続される。また、電界効果トランジスタ２６のゲートは電極３０に接続される。
【００１８】
具体的には、電界効果トランジスタ２６は、ヒューズ素子２４を溶断するために必要な電流を供給できる程度のコンダクタンスを有するように設計することが好ましい。例えば、電界効果トランジスタ２６のゲート幅及びゲート長をそれぞれ１μｍ以下及び数百ｍ程度（例えば、０．３４μｍ及び１４０μｍ）に設定する。
【００１９】
本実施の形態における半導体装置１００において、内部回路２０に対して基準電位を印加しない状態に維持する場合について説明する。半導体装置１００の電極２８に外部から制御電圧を印加することによって、図３に示すように、第１のヒューズ素子２２及び第２のヒューズ素子２４の直列回路を通って電流Ｉａが流れる。このとき、第１のヒューズ素子２２のヒューズ容量は第２のヒューズ素子２４のヒューズ容量よりも小さく設定してあるので、第１のヒューズ素子２２のみが溶断される程度の電流Ｉａが流れるように電極２８に印加する制御電圧を調整することによって第１のヒューズ素子２２のみを溶断させることができる。
【００２０】
次に、電極３０に外部から基準電位よりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図４に示すように、電界効果トランジスタ２６のドレイン−ソース間が導通状態となり、電界効果トランジスタ２６のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｂが流れる。このとき、第２のヒューズ素子２４が溶断される程度の電流Ｉｂが流れるように電極２８に印加する制御電圧を調整することによって、図５に示すように、第２のヒューズ素子２４を溶断させることができる。
【００２１】
具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２６の具体的な設定値において、電極２８を数Ｖ程度（例えば、３Ｖ程度）にすることによって電流Ｉａは数十ｍＡ（例えば、２５ｍＡ程度）となり、ヒューズ素子２２のみを溶断させることができる。さらに、電極２８を数Ｖ程度（例えば、３Ｖ程度）にしつつ、電界効果トランジスタ２６をオン状態とすることによって電流Ｉｂは数十ｍＡ（例えば、４０ｍＡ程度）となり、ヒューズ素子２４を溶断させることができる。
【００２２】
電界効果トランジスタ２６のドレイン−ソース間は通常時には遮断状態にあるので、このようにして内部回路２０と基準ラインとの接続が切られた状態にすることができる。
【００２３】
本実施の形態における半導体装置１００において、内部回路２０に対して基準電位を印加した状態に維持する場合について説明する。この場合、電極３０を外部から基準電位よりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図６に示すように、電界効果トランジスタ２６のドレイン−ソース間が導通状態となり、電界効果トランジスタ２６のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｃが流れると共に、第１のヒューズ素子２２と第２のヒューズ素子２４の直列回路を通じて電流Ｉｄが流れる。このとき、第１のヒューズ素子２２には電流Ｉｄのみが流れ、第２のヒューズ素子２４には電流Ｉｃと電流Ｉｄとを足し合わせた電流が流れる。そこで、所定の制御電圧を電極２８に印加した場合に、電流Ｉｄでは第１のヒューズ素子２２が溶断されず、電流Ｉｃと電流Ｉｄとの和では第２のヒューズ素子２４が溶断されるように第１のヒューズ素子２２と第２のヒューズ素子２４とのヒューズ容量を設定することによって、図７に示すように、第１のヒューズ素子２２を残したまま第２のヒューズ素子２４を溶断させることができる。
【００２４】
具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２６の具体的な設定値において、電極２８を数Ｖ程度（例えば、３Ｖ程度）にしつつ、電界効果トランジスタ２６をオン状態とすることによって電流Ｉｃは数ｍＡ（例えば、７ｍＡ程度）となり、電流Ｉｄは数十ｍＡ（例えば、４０ｍＡ程度）となる。これによって、ヒューズ素子２４のみを溶断させることができる。
【００２５】
電界効果トランジスタ２６のドレイン−ソース間は通常時には遮断状態にあるので、内部回路２０が基準ラインに接続された状態を維持することができる。このとき、電界効果トランジスタ２６のゲートに繋がる電極３０に外部から静電ノイズが印加され、電界効果トランジスタ２６のドレイン−ソース間が導通状態となったとしても、第１のヒューズ素子２２と電界効果トランジスタ２６の直列回路の両端は共に等しい基準電位とされているので第１のヒューズ素子２２が溶断することはない。
【００２６】
一般的な半導体装置の製造工程において、ウェイの状態では静電ノイズに対する対策を施した環境で作業が行われるが、ベアチップの状態では静電ノイズに対する対策が十分でない場合が多く、電極２８，３０に静電ノイズが印加されるおそれが高くなる。第２のヒューズ素子２４を溶断する作業を行う前に電極３０に静電ノイズが印加されると第１のヒューズ素子２２が不用意に溶断されることになる。そこで、ヒューズ素子２２，２４を溶断する作業は半導体ウェハをダイシングして半導体装置１００をベアチップの状態にする前に行うことが好ましい。
【００２７】
実施の形態の別例として図８に示す半導体装置１０２の回路構成とすることもできる。半導体装置１０２は、図８に示すように、内部回路２０、第１のヒューズ素子２２、第２のヒューズ素子２４、電界効果トランジスタ２７及び電極２８，３０を含んで構成される。半導体装置１０２も、半導体装置１００と同様にプレーナ技術等を用いて半導体基板上に形成される。
【００２８】
第１のヒューズ素子２２は、内部回路２０を所定の基準電位（本実施の形態では基準電圧Ｖｃｃ）に維持された基準ラインに接続する回路に組み込まれる。第１のヒューズ素子２２の第１の端子は基準ラインに接続され、第２の端子は抵抗素子等を介して内部回路２０に接続される。一方、第２のヒューズ素子２４の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極２８に接続される。
【００２９】
この場合においても、第１のヒューズ素子２２のヒューズとしての容量（ヒューズ容量）は第２のヒューズ素子２４のヒューズ容量よりも小さくする。すなわち、第１のヒューズ素子２２と第２のヒューズ素子２４とに等しい電流を流した場合に第１のヒューズ素子２２が先に溶断され、第２のヒューズ素子２４は溶断されずに残るようにヒューズ容量を設定することが好適である。
【００３０】
具体的には、第１のヒューズ素子２２のヒューズ容量を数十ｍＷ（例えば、３９ｍＷ）に設定し、第２のヒューズ素子２４のヒューズ容量を百ｍＷ程度（例えば、１０４ｍＷ）に設定する。
【００３１】
電界効果トランジスタ２７は、第２のヒューズ素子２４を溶断するための電流を制御するための入力インピーダンスが高いスイッチング素子として用いられる。ここでは、電界効果トランジスタ２７はＰチャネル型としている。電界効果トランジスタ２７のドレインは基準電位（本実施の形態では基準電圧Ｖｃｃ）に維持された基準ラインに接続され、ソースは第１のヒューズ素子２２の第１の端子に接続される。また、電界効果トランジスタ２７のゲートは電極３０に接続される。
【００３２】
具体的には、電界効果トランジスタ２７は、ヒューズ素子２４を溶断するために必要な電流を供給できる程度のコンダクタンスを有するように設計することが好ましい。例えば、電界効果トランジスタ２７のゲート幅及びゲート長をそれぞれ１μｍ以下及び数百ｍ程度（例えば、０．３４μｍ及び４００μｍ）に設定する。
【００３３】
本実施の形態における半導体装置１０２において、内部回路２０に対して基準電位Ｖｃｃを印加しない状態に維持する場合について説明する。半導体装置１０２の電極２８に外部から制御電圧を印加することによって、図９に示すように、第１のヒューズ素子２２及び第２のヒューズ素子２４の直列回路を通って電流Ｉｅが流れる。このとき、第１のヒューズ素子２２のヒューズ容量は第２のヒューズ素子２４のヒューズ容量よりも小さく設定してあるので、第１のヒューズ素子２２のみが溶断される程度の電流Ｉｅが流れるように電極２８に印加する制御電圧を調整することによって第１のヒューズ素子２２のみを溶断させることができる。
【００３４】
次に、電極３０に外部から基準電位Ｖｃｃよりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図１０に示すように、電界効果トランジスタ２７のドレイン−ソース間が導通状態となり、電界効果トランジスタ２７のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｆが流れる。このとき、第２のヒューズ素子２４が溶断される程度の電流Ｉｆが流れるように電極２８に印加する制御電圧を調整することによって、図１１に示すように、第２のヒューズ素子２４を溶断させることができる。
【００３５】
具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２７の具体的な設定値において、基準電圧Ｖｃｃを数Ｖ程度（例えば、３Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）することによって電流Ｉｅは数十ｍＡ（例えば、２５ｍＡ程度）となり、ヒューズ素子２２のみを溶断させることができる。さらに、基準電圧Ｖｃｃを数Ｖ程度（例えば、４Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）させつつ、電界効果トランジスタ２７をオン状態とすることによって電流Ｉｆは数十ｍＡ（例えば、４０ｍＡ程度）となり、ヒューズ素子２４を溶断させることができる。
【００３６】
電界効果トランジスタ２７のドレイン−ソース間は通常時には遮断状態にあるので、このようにして内部回路２０と基準ラインとの接続が切られた状態にすることができる。
【００３７】
本実施の形態における半導体装置１０２において、内部回路２０に対して基準電位Ｖｃｃを印加した状態に維持する場合について説明する。この場合、電極３０に外部から基準電位Ｖｃｃよりも高い電位を印加しつつ、電極２８に外部から制御電圧を印加する。これによって、図１２に示すように、電界効果トランジスタ２７のドレイン−ソース間が導通状態となり、電界効果トランジスタ２７のドレイン−ソース間を介して第２のヒューズ素子２４に電流Ｉｇが流れると共に、第１のヒューズ素子２２と第２のヒューズ素子２４の直列回路を通じて電流Ｉｈが流れる。このとき、第１のヒューズ素子２２には電流Ｉｈのみが流れ、第２のヒューズ素子２４には電流Ｉｇと電流Ｉｈとを足し合わせた電流が流れる。そこで、所定の制御電圧を電極２８に印加した場合に、電流Ｉｈでは第１のヒューズ素子２２が溶断されず、電流Ｉｇと電流Ｉｈとの和では第２のヒューズ素子２４が溶断されるように第１のヒューズ素子２２と第２のヒューズ素子２４とのヒューズ容量を設定することによって、図１３に示すように、第１のヒューズ素子２２を残したまま第２のヒューズ素子２４を溶断させることができる。
【００３８】
具体的には、上記のヒューズ素子２２，２４及び電界トランジスタ２７の具体的な設定値において、基準電圧Ｖｃｃを数Ｖ程度（例えば、３．５Ｖ程度）に設定し、電極２８を接地（例えば、０Ｖ）させつつ、電界効果トランジスタ２７をオン状態とすることによって電流Ｉｇは十数ｍＡ（例えば、１５ｍＡ程度）となり、電流Ｉｈは数十ｍＡ（例えば、２５ｍＡ程度）となる。これによって、ヒューズ素子２４のみを溶断させることができる。
【００３９】
電界効果トランジスタ２７のドレイン−ソース間は通常時には遮断状態にあるので、内部回路２０が基準ラインに接続された状態を維持することができる。このとき、電界効果トランジスタ２７のゲートに繋がる電極３０に外部から静電ノイズが印加され、電界効果トランジスタ２７のドレイン−ソース間が導通状態となったとしても、第１のヒューズ素子２２と電界効果トランジスタ２７の直列回路の両端は共に等しい基準電位Ｖｃｃとされているので第１のヒューズ素子２２が溶断することはない。この場合も、ヒューズ素子２２，２４を溶断する作業は半導体ウェハをダイシングして半導体装置１０２をベアチップの状態にする前に行うことが好ましい。
【００４０】
以上のように、本実施の形態における半導体装置では、補助のヒューズ素子を溶断させることによって、メインのヒューズ素子に対する外部からの静電ノイズの影響をなくすことができる。これによって、ヒューズ素子を備えた半導体装置において静電ノイズに不用意な溶断を抑制することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態における半導体装置の構成を示す回路図である。
【図２】本発明の実施の形態におけるヒューズ素子の構成を示す平面図である。
【図３】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図４】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図５】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図６】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図７】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図８】本発明の実施の形態における半導体装置の別例の構成を示す回路図である。
【図９】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図１０】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図１１】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図１２】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図１３】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図１４】従来の半導体装置の構成を示す回路図である。
【符号の説明】
【００４２】
１０  内部回路、１２  ヒューズ素子、１４  電極、１６  制御ライン、２０  内部回路、２２  第１のヒューズ素子、２４  第２のヒューズ素子、２６，２７  電界効果トランジスタ、２８，３０  （溶断用）電極、３２ａ  幅が広い部分、３２ｂ  幅が狭い部分、１００，１０２  半導体装置。
【図１】
2007095730.tif 000003
【図２】
2007095730.tif 000004
【図３】
2007095730.tif 000005
【図４】
2007095730.tif 000006
【図５】
2007095730.tif 000007
【図６】
2007095730.tif 000008
【図７】
2007095730.tif 000009
【図８】
2007095730.tif 000010
【図９】
2007095730.tif 000011
【図１０】
2007095730.tif 000012
【図１１】
2007095730.tif 000013
【図１２】
2007095730.tif 000014
【図１３】
2007095730.tif 000015
【図１４】
2007095730.tif 000016