(57)【要約】【課題】最大粒径が小さいフィラーを含有する樹脂を用いた場合でも、樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得る。【解決手段】２以上のチップ１１，１３を積層した基板１を下金型３上に載置し、基板１を下金型３と上金型２で挟むことで形成されるキャビティ４内に樹脂を充填してチップ１１，１３を封止する半導体装置の製造方法において、基板１のチップ１１，１３を搭載した表面に、樹脂封止の際にキャビティ４内の空気を抜くための第１の溝３１を設け、樹脂として第１の溝３１の高さ及び幅よりも最大粒径が小さいフィラーを含有するものを用い、第１の溝３１の断面積に対する長さの比（長さ／断面積）を１．４以上にする。【選択図】図１１
2007294767.tif 000002
【特許請求の範囲】
【請求項１】
２以上のチップを積層した基板を下金型上に載置し、前記基板を前記下金型と上金型で挟むことで形成されるキャビティ内に樹脂を充填して前記チップを封止する半導体装置の製造方法において、
前記基板の前記チップを搭載した表面に、樹脂封止の際に前記キャビティ内の空気を抜くための第１の溝を設け、
前記樹脂として前記第１の溝の高さ及び幅よりも最大粒径が小さいフィラーを含有するものを用い、
前記第１の溝の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））を１．４以上にすることを特徴とする半導体装置の製造方法。
【請求項２】
前記基板の裏面に、樹脂封止の際に前記基板の裏面と前記上金型との間の空気を抜くための第２の溝を設け、
前記キャビティの近傍において、前記第１の溝の位置と前記第２の溝の位置をずらすことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
２以上のチップを積層した基板を下金型上に載置し、前記基板を前記下金型と上金型で挟むことで形成されるキャビティ内に樹脂を充填して前記チップを封止する半導体装置の製造方法において、
前記基板の前記チップを搭載した表面に接する前記下金型に、樹脂封止の際に前記キャビティ内の空気を抜くための溝を設け、
前記樹脂として前記溝の高さ及び幅よりも最大粒径が小さいフィラーを含有するものを用い、
前記溝の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））を１．４以上にすることを特徴とする半導体装置の製造方法。
【請求項４】
接着層を介して前記２以上のチップを積層し、
前記樹脂として前記接着層の厚みよりも最大粒径が小さいフィラーを含有するものを用いることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項５】
ウェハ上に複数の半導体素子を形成し、
前記ウェハの裏面に前記接着層を貼り付け、
前記ウェハ及び前記接着層をダイシングして前記チップごとに分離し、
前記基板上に前記チップを積層することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記キャビティ内に、カルからカル側ランナーを介して前記樹脂を充填して前記チップを封止し、
前記キャビティ内に前記樹脂を充填する際に、前記キャビティ内の樹脂を前記基板の外側に設けられたオーバーフローキャビティにオーバーフローキャビティランナーを介してオーバーフローさせ、
前記カル側ランナーと前記オーバーフローキャビティランナーが前記基板の同じ側の端辺をまたがるようにすることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記基板を前記下金型に載置する際に、前記下金型に設けられた位置決めピンを前記基板に設けられた位置決め穴に貫通させて前記基板を位置決めし、
前記基板を前記下金型と上金型で挟む際に、前記上金型に設けられたテーパピンの先端のテーパ部分を前記基板に設けられたテーパピン用穴の開口縁部に圧接させて、前記基板の前記カル側ランナーがまたがる端辺を前記下金型の凹部の側壁に圧接させることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記位置決めピンとして、前記基板を前記下金型に載置する際には前記基板を正確に位置決めし、前記基板を前記下金型と前記上金型で挟む際には前記基板の位置決めに遊びを持たせる機能を有するものを用いることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記キャビティ内に、カルからカル側ランナーを介して樹脂を充填して前記チップを封止し、
前記基板を前記下金型に載置する際に、前記下金型に設けられた位置決めピンを前記基板に設けられた位置決め穴に貫通させて前記基板を位置決めし、
前記基板を前記下金型と上金型で挟む際に、前記上金型に設けられたテーパピンの先端のテーパ部分を前記基板に設けられたテーパピン用穴の開口縁部に圧接させて、前記基板の前記カル側ランナーがまたがる端辺を前記下金型の凹部の側壁に圧接させ、
前記位置決めピンとして、前記位置決めピンを前記位置決め穴に貫通させる際には前記基板を正確に位置決めし、前記基板を前記下金型と前記上金型で挟む際には前記基板の位置決めに遊びを持たせる機能を有するものを用いることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
前記位置決めピンとして、先端部が本体部よりも細く、下端がスプリングを介して前記下金型に接続され、前記基板を前記下金型に載置する際には前記本体部が前記位置決め穴を貫通し、前記基板を前記下金型と前記上金型で挟む際には前記スプリングが縮んで前記先端部が前記位置決め穴を貫通するものを用いることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記樹脂が前記基板の前記カル側ランナーがまたがる端辺とは別の端辺をまたがないようにすることを特徴とする請求項６〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１２】
前記オーバーフローキャビティの容量を前記キャビティの容量の１／６以上にすることを特徴とする請求項６〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１３】
前記オーバーフローキャビティランナーと前記キャビティの連結部を、前記キャビティを１６個の領域に等しく分割した場合に、前記樹脂が前記キャビティに最後に充填される領域に設けることを特徴とする請求項６〜８の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２以上のチップを積層した基板を下金型上に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に樹脂を充填してチップを封止する半導体装置の製造方法に関し、特に最大粒径が小さいフィラーを含有する樹脂を用いた場合でも、樹脂バリが発生するのを防ぐことができる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
２以上のチップを積層した基板を下金型上に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に樹脂を充填してチップを封止する半導体装置の製造方法が知られている。
【０００３】
このような半導体装置の製造方法において、基板に設けた溝でエアベントを形成し、樹脂封止の際にボイドや未充填が発生するのを防ぐ技術が提案されている（例えば、特許文献１参照）。また、基板裏面とキャビティ底面との間の残留空気をキャビティ底面の溝から排出することで、樹脂封止の際に基板が反るのを防止する技術も提案されている（例えば、特許文献２参照）。
【０００４】
ところが、樹脂封止の際にエアベンドから樹脂が流れ出ると樹脂バリが発生する。この樹脂バリは搬送時に引っ掛かり、また、半導体装置の個片化前の多連フレーム状態で、フレーム外形を基準としてテスト時の位置決めを行う場合は、正確な位置決めの障害となるため、樹脂バリが発生した場合は削り落とさなければならなかった。
【０００５】
これに対し、エアベントの形状を工夫して樹脂が流れ出るのを防止する技術（例えば、特許文献３参照）や、エアベントを狭くして樹脂の流れに対する抵抗を大きくすることで樹脂バリの形成を防ぐ技術（例えば、特許文献４参照）が提案されている。
【０００６】
ところで、基板上の銅配線とソルダーレジストの一部を除去した溝でエアベントを形成する場合、基板の伸び縮みで切断されるのを防ぐために銅配線はあまり薄くできず、保護材としての役割を確保するためにソルダーレジストもあまり薄くできない。そして、銅配線とソルダーレジストのパターンずれに余裕を持たせるために溝の幅もあまり狭くできない。また、金型に設けた溝でエアベントを形成する場合、溝を極端に小さくすると、エアベントからの排気速度が不十分になり、溝に残った樹脂を除去し難くなる。従って、エアベントの溝はあまり小さくできない。そこで、大きなフィラーを含んだ樹脂を用いることで、フィラーをエアベントに詰まらせて、エアベントからの樹脂の流出を防いでいた。具体的には、エアベントの高さが６０μｍ、幅が２００μｍである場合に、最大粒径が１００〜１５０μｍで、平均粒径が２０〜３０μｍのフィラーを含んだ樹脂を用いていた。エアベントの高さ又は幅のうち小さな方の寸法と比較して、最大粒径の大きなフィラーを含む樹脂を使用することにより、前述の通り、フィラーをエアベントに詰まらせて、樹脂の流動抵抗を増大し、エアベントからの樹脂の流出を防いでいた。
【０００７】
また、従来は、ウェハをダイシングしてチップごとに分離した後、チップごとにダイボンドフィルムを貼り付け（又は樹脂ペーストを塗布して）、チップを積層していた。これに対し、最近、ウェハ裏面にダイアタッチフィルムを貼り付けた後、ウェハをダイシングしてチップごとに分離する方法が用いられるようになってきた（例えば、特許文献５参照）。これにより、各チップにダイボンドフィルムを貼り付ける必要がないため、従来よりもプロセスを省略することができる。
【０００８】
【特許文献１】特開２００３−７７９４６号公報
【特許文献２】特開２００４−１５３０４６号公報
【特許文献３】特開平４−９６２６１号公報
【特許文献４】特開平１０−１２５７０６号公報
【特許文献５】特開２００４−１４６６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図３０に示すように、接着層１０１を用いてチップ１０２、１０３を積層した場合、上側のチップ１０３が接着層１０１に対してオーバーハングする場合がある。この場合、上下チップ１０２、１０３の隙間に硬いフィラー１０４が噛み込む恐れがある。そうすると、モールド樹脂の注入時の圧力や、硬化収縮によってフィラー１０４が下側のチップ１０２に食い込んで傷がついてしまうという問題があった。これに対して、スペーサを設けて上側のチップと下側のチップの隙間を大きくすればよいが、装置全体の高さが増してしまうという問題があった。
【００１０】
そこで、ウェハをダイシングした後にチップの搭載より先に、ダイボンドフィルムをチップごとに貼り付ける方法や、チップごとに樹脂ペーストを塗布する方法では、図３１に示すように、接着層１０１として、上側のチップ１０３より大きいダイアタッチフィルムフィルムを用いたり、樹脂ペーストをはみ出させたりすることで、上側と下側のチップ１０２、１０３の隙間にフィラーが噛み込むのを防いでいた。しかし、接着層をはみ出させるスペースが無い場合や、製造誤差等により上下チップの隙間が発生してしまう場合があった。
【００１１】
また、ウェハ裏面にダイアタッチフィルムを貼り付けた後にウェハをダイシングする方法では、基本的には、ダイアタッチフィルムのサイズはチップのサイズとほぼ同じになる。しかし、ダインシング時のブレードへのダイアタッチフィルムの巻き込みや、ダイアタッチフィルムの硬化収縮により、チップに対してダイアタッチフィルムが小さくなってしまい、チップを積層して搭載した場合に、上下チップの隙間が発生してしまう場合があった。そして、この隙間にフィラーが噛み込み、下側のチップの表面を傷つけるという問題があった。
【００１２】
これに対し、接着層の厚さ４０μｍ程度よりも最大粒径が小さいフィラーを用いることで、積層したチップ間にフィラーが噛み込むのを防ぐことができる。しかし、微細なフィラーを用いると、エアベントからの樹脂の流出を防ぐことができず、樹脂バリが発生してしまう。
【００１３】
本発明は、上述のような課題を解決するためになされたもので、その目的は、最大粒径が小さいフィラーを含有する樹脂を用いた場合でも、樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置の製造方法は、２以上のチップを積層した基板を下金型の凹部内に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に樹脂を充填してチップを封止する半導体装置の製造方法において、基板のチップを搭載した表面に、樹脂封止の際にキャビティ内の空気を抜くための第１の溝を設け、樹脂として第１の溝の高さ及び幅よりも最大粒径が小さいフィラーを含有するものを用い、第１の溝の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））を１．４以上にする。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１５】
本発明により、最大粒径が小さいフィラーを含有する樹脂を用いた場合でも、樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を参照しながら説明する。
【００１７】
まず、図１に示すように、基板１上に接着層１２を介して複数のチップ１１，１３を積層する。図２は、チップの積層構造を示す断面図であり、図３はその平面図である。チップ１１，１３をそれぞれワイヤ１４により基板１に接続する。また、基板１には位置決め穴１５と、テーパピン用穴１６と、エアベントである溝３１（第１の溝）とが設けられている。
【００１８】
ここで、チップのダイシングと積層の方法について説明する。まず、図４に示すように、ウェハ３２上に複数の半導体素子を形成し、ウェハ３２を研磨した後に、ウェハ３２をダイシングシート３３に貼りつけて台３４の上に載置する。次に、図５に示すように、ダイシングブレード３５により、ダイシングシート３３ごとウェハ３２をダイシングしてチップ１１ごとに分離する。そして、図６に示すように、ＵＶ照射を行う。
【００１９】
次に、図７に示すように、ツール３６を用いて、接着層１２としてダイボンドフィルムを基板１上に貼り付けていく。なお、接着層１２として樹脂ペーストを基板１上に塗布してもよい。そして、図８に示すように、接着層１２上にチップ１１を搭載する。以上の工程を繰り返して任意の数のチップ１１を積層する。
【００２０】
図９は上金型を示す上面図であり、図１０は下金型を示す上面図である。上金型２には、カル５、カル側ランナー６の一部、オーバーフローキャビティ７、オーバーフローキャビティランナー８の一部、位置決めピン受け部１７、及びテーパピン１８が設けられている。一方、下金型３には、カル５、カル側ランナー６の一部、オーバーフローキャビティランナー８の一部、基板１を載置するための凹部１９、キャビティ４及び位置決めピン２０が設けられている。本実施の形態においては、キャビティ４が下金型に形成される場合を示すが、これに限られる物ではなく、キャビティ４が上金型に形成され、基板１のチップ１１，１３が搭載された面を上向きに載置して、樹脂封止する場合に本発明を適用することも可能である。
【００２１】
次に、図１１に示すように、基板１を下金型３の凹部１９内に、チップ１１，１３がキャビティ４内に配置されるように載置する。そして、基板１を下金型３と上金型２で挟んだ状態で、キャビティ４内に、カル５からカル側ランナー６を介して樹脂を充填して複数のチップ１１，１３を一括して封止する。
【００２２】
ここで、図１２は基板の端部を示す上面図であり、図１３は基板の端部を示す下面図である。このように、基板１のチップを搭載した表面に溝３１を設け、基板１の裏面に溝４１（第２の溝）を設ける。この溝３１により、樹脂封止の際にキャビティ４内の空気を抜くことができる。また、溝４１により、樹脂封止の際に基板１の裏面と上金型２との間の空気を抜くことができる。
【００２３】
また、図１４は基板の表面と裏面の溝を重ね合わせた状態を示す上面図であり、図１５は、図１４のＡ−Ａ´における断面図である。コア材（ガラエポの基板）４２の表面及び裏面に銅箔で配線４３が形成され、その上にソルダーレジスト４４が形成されている。そして、配線４３とソルダーレジスト４４をエッチングすることにより、溝３１，４１が形成されている。
【００２４】
ここで、上下チップの隙間にフィラーが噛み込むのを防ぐため、樹脂として、接着層１２の厚み１５〜４０μｍよりも最大粒径が小さいフィラーを含有するものを用いる。具体的には、最大粒径が２０〜３０μｍ、平均粒径４〜５μｍのシリカフィラ−を用いる。シリカフィラーの最大粒径の制御としては、チップ主面上の隙間よりも小さい目開きを有するふるいにかけることよってシリカフィラーを選別する方法を用いることができる。
【００２５】
また、溝３１の高さを数十μｍ程度とし、幅を１５０〜２５０μｍ程度とする。従って、溝３１の高さ及び幅よりもフィラーの最大粒径が小さいため、フィラーを溝３１に詰まらせて溝３１からの樹脂の流出を防ぐことはできない。そこで、本発明では、樹脂バリが発生するのを防ぐため、溝３１の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））を１．４以上にする。これについて以下に詳細に説明する。
【００２６】
幅が２００μｍの溝３１について、その長さと高さを変えて樹脂バリが発生するか否かを調べた実験結果を表１に示す。表中で、樹脂バリが発生しなかった場合は「ＯＫ」、樹脂バリが発生した場合は「ＮＧ」と記載している。また、表中の数字は、溝３１の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））である。
【表１】
2007294767.tif 000003
この実験結果から、溝３１の断面積に対する長さの比（長さ（μｍ）／断面積（μｍ２））を１．４以上にすれば、樹脂バリが発生するのを防ぐことができることが分かる。
【００２７】
このように溝３１を長くすると樹脂バリが発生しないのは、もともと樹脂が溝３１を通過する際に抵抗があることに加え、熱硬化性樹脂を用いているため樹脂が溝３１を進むにつれて固まっていき、溝３１の途中で樹脂が硬化するためである。なお、硬化温度が１２０℃の樹脂を用いた場合、上金型２と下金型３を１８０℃にしておくと樹脂の硬化時間は２０〜３０秒程度である。
【００２８】
また、キャビティ近傍において、溝３１の位置と溝４１の位置をずらしている。これにより、キャビティ近傍において溝３１の下側には隙間が空いていないため、樹脂が高速注入された時にコア材４２が下側に撓み難い。従って、コア材４２の撓みにより溝３１が拡大して樹脂が漏れ易くなるのを避けることができる。
【００２９】
その後、図１６に示すように、基板１の裏面上の端子に半田ボール２２を取り付けた後に、基板１及び樹脂２１をチップ１１，１３ごとに切断し、個別の半導体装置を得る。
【００３０】
ここで、キャビティ４内に樹脂を充填する際に、キャビティ４内の樹脂を基板１の外側に設けられたオーバーフローキャビティ７にオーバーフローキャビティランナー８を介してオーバーフローさせる。これにより、キャビティ４内で発生した表面ボイドを除去することができる。
【００３１】
そして、図１７に模式的に示したように、カル側ランナー６とオーバーフローキャビティランナー８が基板１の同じ側の端辺をまたがるようにする。これにより、基板１のカル側ランナー６がまたがる端辺と下金型３の凹部１９の側壁との間の隙間にのみに樹脂バリ９が発生する。即ち、樹脂が基板１のカル側ランナー６がまたがる端辺とは別の端辺をまたがないようにすることで、基板１の別の端辺と下金型３の凹部１９の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。
【００３２】
また、オーバーフローキャビティ７の容量をキャビティ４の容量の１／６以上にするのが好ましい。例えば、キャビティ４内に充填できる樹脂が３ｇの場合に、オーバーフローキャビティ７内に充填できる樹脂が０．５ｇ以上になるようにするのが好ましい。これにより、キャビティ４内の樹脂を充分にオーバーフローさせることができるため、キャビティ４内で発生した表面ボイドをより確実に除去することができる。
【００３３】
そして、オーバーフローキャビティランナー８とキャビティ４の連結部を、キャビティ４を図１７に破線で示すように１６個の領域に等しく分割した場合に、樹脂がキャビティ４に最後に充填される領域に設けるのが好ましい。これにより、キャビティ４内が樹脂で充満されてから、オーバーフローキャビティ７に樹脂が流出し続ける時間、及び樹脂の流量をより確保することができ、キャビティ４内で発生した表面ボイドをより確実に除去することができる。
【００３４】
また、基板１を下金型３に載置する際に、下金型３に設けられた位置決めピン２０を基板１に設けられた位置決め穴１５に貫通させて基板１を位置決めする。ここで、本実施の形態に係る位置決めピン２０は、図１８に示すように、先端部２０ａが本体部２０ｂよりも細く、下端がスプリング２３を介して下金型３に接続されている。そして、基板１を下金型３に載置する際には本体部２０ｂが位置決め穴１５を貫通する。
【００３５】
また、図１９に示すように、基板１を下金型３と上金型２で挟む際にはスプリング２３が縮んで先端部２０ａが位置決め穴１５を貫通する。これにより、位置決めピン２０は、基板１を下金型３に載置する際には基板１を正確に位置決めし、基板１を下金型３と上金型２で挟む際には基板１の位置決めに遊びを持たせる機能を有する。
【００３６】
また、図２０に示すように、位置決めピン２０の本体部２０ｂが位置決め穴１５に挿入された状態では、基板１が凹部１９からはみ出すことがないように、本体部２０ｂのカルと反対側の側面と、位置決め穴１５のカルと反対側の内面とのクリアランスＢは、基板１のカル側の側面と凹部１９のカル側の側面とのクリアランスＡよりも小さくしておくことが好ましい。位置決めピン２０の先端部２０ａが位置決め穴１５に挿入された状態では、基板１のカル側側面を、凹部１９のカル側側面に寄せるための遊びを十分に確保することができるように、先端部２０ａのカルと反対側の側面と、位置決め穴１５のカルと反対側の内面とのクリアランスＣは、基板１のカル側の側面と凹部１９のカル側の側面とのクリアランスＡよりも大きくしておくことが好ましい。このような構成にすることにより、位置決め穴１５に本体部２０ｂを貫通させた状態では、位置決め穴１５と本体部２０ｂとのクリアランスが、基板１のカル側側面と、凹部１９のカル側側面とのクリアランスよりも常に小さくなるため、基板１が凹部１９からはみ出るのを確実に防ぐことができる。また、位置決め穴１５に先端部２０ｂを貫通させた状態では、位置決め穴１５と先端部２０ｂとのクリアランスが、基板１のカル側側面と、凹部１９のカル側側面とのクリアランスよりも常に大きくなるため、基板１のカル側側面を、凹部１９のカル側側面に寄せるための遊びを十分に確保することができる。
【００３７】
また、図２１に示すように、基板１を下金型３と上金型２で挟む際に、上金型２に設けられたテーパピン１８の先端のテーパ部分をスプリング２４により基板１に設けられたテーパピン用穴１６の開口縁部に圧接させ、基板１をスライドさせる。そして、図２２に示すように、基板１のカル側ランナー６がまたがる端辺を下金型３の凹部１９の側壁に圧接させる。これにより、基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。もしくは、基板１の端辺と下金型３の凹部１９の側壁との隙間がある場合でも、その大きさを十分に小さくすることができるので、樹脂バリが発生したとしても、その厚みを小さくすることができる。従って、搬送時やテスト工程時の不具合の発生を十分に低減することができる。また、本実施の形態において、先端部２０ｂの形状は、本体部２０ｂに比べて、側面全体が細くなるような形状であるが、これに限る物ではない。先端部２０ｂの形状としては、基板１を、カル側方向に寄せるための遊びが有れば十分である。従って、図２３に示すように、少なくとも、先端部２０ｂのカル側と反対側の測面に遊びのための段差を有する形状であれば良く、先端部２０ｂのカル側の側面は、本体部２０ｂの側面と同一面を構成する形状であっても良い。このような形状にすることにより、先端部２０ｂの断面を大きくすることができ、先端部２０ｂの強度の低下を良好に防ぐことができる。
【００３８】
実施の形態２．
本実施の形態では、チップのダイシングと積層の方法が実施の形態１とは異なる。その他の構成は実施の形態１と同様である。
【００３９】
まず、図２４に示すように、ウェハ３２上に複数の半導体素子を形成し、ウェハ３２を研磨した後に、接着層１２としてダイボンドフィルムをウェハ３２の裏面に貼り付ける。そして、図２５に示すように、ウェハ３２を接着層１２を介してダイシングシート３３に貼りつけて台３４の上に載置する。
【００４０】
次に、図２６に示すように、ダイシングブレード３５により、ウェハ３２及び接着層１２をダイシングしてチップ１１ごとに分離する。この際に、ダイシングシート３３は、ダイシングブレード３５によって、その厚さの途中まで切断される方法が用いられる。そして、図２７に示すように、ＵＶ照射を行う。次に、図２８に示すように、ツール３６を用いて、基板１上にチップ１１を積層する。以上の工程を繰り返して任意の数のチップ１１を積層する。
【００４１】
次に、２以上のチップ１１を搭載した基板１を所定の温度（例えば約１８０℃）に加熱して、接着層１２を軟化させる。これにより、接着層１２を介してチップ１１同士及びチップ１１と基板１を接着する。その後冷却して接着層１２を硬化させ、チップ１１同士及びチップ１１と基板１を固着させる。
【００４２】
このような方法を採用した場合も、ダインシング時のブレードへのダイアタッチフィルムの巻き込みや、ダイアタッチフィルムの硬化収縮により、チップ１１に比較してダイアタッチフィルムが小さくなり、上下チップの隙間が発生してしまう場合がある。この隙間にフィラーが噛み込むのを防ぐため、実施の形態１と同様に、最大粒径が小さいフィラーを含有する樹脂を用いる。そして、実施の形態１と同様に、溝の断面積に対する長さの比（長さ／断面積）を１．４以上にする。これにより、樹脂バリが発生するのを防ぐことができる。
【００４３】
実施の形態３．
前記の実施の形態では、溝３１が基板１に設けられていたのに比較して、本実施の形態では、図２９に示すように、基板のチップを搭載した表面に接する下金型３に、樹脂封止の際にキャビティ４内の空気を抜くための溝５１を設ける。基板１については、下金型３と接触する部分に溝３１を有さない物を用いることができる。そして、実施の形態１と同様に、樹脂として溝５１の高さ及び幅よりも最大粒径が小さいフィラーを含有するものを用い、溝５１の断面積に対する長さの比（長さ／断面積）を１．４以上にする。例えば、フィラーの最大粒径が１５μｍである場合に、溝５１の形状は、高さ２０μｍ、幅１００μｍ、長さ３０００μｍである。また、溝５１の形状は長さ３０００μｍ以上であっても良く、途中で溝５１が折れ曲がる形状であっても良いが、溝５１の内部で硬化した樹脂のクリーニングがし易いようにキャビティ４から３０００μｍ程度まではストレートにするのが好ましい。その他の構成は実施の形態１と同様である。これにより、実施の形態１と同様の効果を奏する。
【００４４】
前記の実施の形態１〜３においては、半導体チップを、その主面を上に向けて、配線基板上に積層して搭載する場合について開示したが、本発明の適用対象となる半導体装置はこれに限る物ではない。本発明は、半導体チップの主面に傷を付けないために、微細フィラーを含有するモールド樹脂を使用した半導体装置の製造方法において有効な技術である。例えば、半導体チップを、その主面を配線基板側に向けて、バンプ電極を介して接続するフリップチップ接続を用いる半導体装置において、半導体チップの主面と、配線基板の上面との間の狭い隙間にモールド樹脂を充填する場合に、フィラーの最大粒径を、チップの主面と配線基板の上面との距離よりも小さくする場合などに適用することができる。また、本願明細書に記載の実施の形態において、フィラーの最大粒径が、チップの主面上に形成される隙間よりも小さい場合について主に記載したが、これに限る物ではなく、チップの主面上の隙間よりも大きなフィラーを含有するモールド樹脂を用いる半導体装置もしくはその製造方法に適用することも可能である。例えば、チップ主面上の隙間よりも小さな目開きを有するふるいによって、フィラーの最大粒径を選別する場合、ごく一部大きなフィラーがふるいの目を通ることによって、チップ主面上の隙間よりも大きなフィラーが混入する可能性があるが、このような場合にも、これら微量の大きなフィラーでは、エアベントからの樹脂漏れ防止効果は十分に期待できないため、本発明に基づいて、エアベント形状を選択することによる効果は非常に大きい。
【図面の簡単な説明】
【００４５】
【図１】複数のチップを搭載した基板を示す上面図である。
【図２】チップの積層構造を示す断面図である。
【図３】チップの積層構造を示す上面図である。
【図４】本発明の実施の形態１に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図５】本発明の実施の形態１に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図６】本発明の実施の形態１に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図７】本発明の実施の形態１に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図８】本発明の実施の形態１に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図９】上金型を示す上面図である。
【図１０】下金型を示す上面図である。
【図１１】キャビティ内に樹脂を充填する様子を示す上面図である。
【図１２】基板の端部を示す上面図である。
【図１３】基板の端部を示す下面図である。
【図１４】基板の表面と裏面の溝を重ね合わせた状態を示す上面図である。
【図１５】図１４のＡ−Ａ´における断面図である。
【図１６】製造された半導体装置を示す断面図である。
【図１７】本発明の実施の形態１においてキャビティ内に樹脂を充填する様子を示す模式図である。
【図１８】本発明の実施の形態１に係る位置決めピンを示す断面図である。
【図１９】本発明の実施の形態１に係る位置決めピンを示す断面図である。
【図２０】本発明の実施の形態１に係る位置決めピンを示す断面図である。
【図２１】本発明の実施の形態１に係るテーパピンを示す断面図である。
【図２２】本発明の実施の形態１に係る位置決めピンを示す断面図である。
【図２３】本発明の実施の形態１に係る位置決めピンの他の例を示す断面図である。
【図２４】本発明の実施の形態２に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図２５】本発明の実施の形態２に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図２６】本発明の実施の形態２に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図２７】本発明の実施の形態２に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図２８】本発明の実施の形態２に係るチップのダイシングと積層の方法を説明するための斜視図である。
【図２９】本発明の実施の形態３に係る下金型を示す上面図である。
【図３０】上側のチップが接着層に対してオーバーハングした状態を示す断面図である。
【図３１】上下チップの間から接着層をはみ出させた状態を示す断面図である。
【符号の説明】
【００４６】
１  基板
２  上金型
３  下金型
４  キャビティ
５  カル
６  カル側ランナー
７  オーバーフローキャビティ
８  オーバーフローキャビティランナー
９  樹脂バリ
１１，１３  チップ
１２  接着層
１５  位置決め穴
１６  テーパピン用穴
１８  テーパピン
１９  凹部
２０  位置決めピン
２０ａ，２０ｄ  先端部
２０ｂ  本体部
２０ｃ  くびれ部
２３  スプリング
３１  溝（第１の溝）
３２  ウェハ
４１  溝（第２の溝）
【図１】
2007294767.tif 000004
【図２】
2007294767.tif 000005
【図３】
2007294767.tif 000006
【図４】
2007294767.tif 000007
【図５】
2007294767.tif 000008
【図６】
2007294767.tif 000009
【図７】
2007294767.tif 000010
【図８】
2007294767.tif 000011
【図９】
2007294767.tif 000012
【図１０】
2007294767.tif 000013
【図１１】
2007294767.tif 000014
【図１２】
2007294767.tif 000015
【図１３】
2007294767.tif 000016
【図１４】
2007294767.tif 000017
【図１５】
2007294767.tif 000018
【図１６】
2007294767.tif 000019
【図１７】
2007294767.tif 000020
【図１８】
2007294767.tif 000021
【図１９】
2007294767.tif 000022
【図２０】
2007294767.tif 000023
【図２１】
2007294767.tif 000024
【図２２】
2007294767.tif 000025
【図２３】
2007294767.tif 000026
【図２４】
2007294767.tif 000027
【図２５】
2007294767.tif 000028
【図２６】
2007294767.tif 000029
【図２７】
2007294767.tif 000030
【図２８】
2007294767.tif 000031
【図２９】
2007294767.tif 000032
【図３０】
2007294767.tif 000033
【図３１】
2007294767.tif 000034