(57)【要約】【課題】本発明の目的は、ウェハの面内傾向を考慮して製造プロセスを最適化することによって、ウェハ面全体としての歩留まりを向上させることが可能な半導体装置の製造方法を提供することにある。【解決手段】本発明によれば、複数のプロセスを含む半導体装置の製造方法において、完了プロセスにおけるウェハの仕上がり状態を測定し、該測定結果に基づいてウェハの面内傾向を予測する面内傾向予測工程と、該予測された面内傾向に基づいてウェハの面内特性を予測する特性予測工程と、該予測された面内特性に基づいて未完了プロセスのプロセス条件を設定するプロセス条件設定工程と、該設定されたプロセス条件に基づいて未完了プロセスを制御する制御工程と、を含むことを特徴とする半導体装置の製造方法が提供される。【選択図】図７
2007294763.tif 000002
【特許請求の範囲】
【請求項１】
複数のプロセスを含む半導体装置の製造方法において、完了プロセスにおけるウェハの仕上がり状態を測定し、該測定結果に基づいてウェハの面内傾向を予測する面内傾向予測工程と、該予測された面内傾向に基づいてウェハの面内特性を予測する特性予測工程と、該予測された面内特性に基づいて未完了プロセスのプロセス条件を設定するプロセス条件設定工程と、該設定されたプロセス条件に基づいて未完了プロセスを制御する制御工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、ウェハを所定の領域に分割したデータを作成する分割データ作成工程をさらに含み、前記面内傾向予測工程は、前記分割データ毎に各分割領域での完了プロセス状態を予測し、前記特性予測工程は、前記予測された完了プロセス状態に基づいて各分割領域での完了プロセス特性を予測し、前記プロセス条件設定工程は、前記予測された完了プロセス特性を統合し、統合結果に基づいて未完了プロセスのプロセス条件を設定することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、前記面内傾向予測工程はさらに、完了プロセスにおけるウェハ面内のパーティクルを測定し、該測定されたパーティクルに基づいてウェハ面内のパーティクルリスクを予測し、前記制御工程は、前記予測されたパーティクルリスク及び前記設定されたプロセス条件に基づいて未完了プロセスを制御することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、前記予測されたウェハ面内のパーティクルリスクに基づいて未完了プロセスの実行又は新ロットの製造プロセス開始を選択する選択工程をさらに含み、前記制御工程は、前記選択された内容に応じて未完了プロセスを制御することを特徴とする半導体装置の製造方法。
【請求項５】
プロセスを実行可能な半導体装置の製造システムにおいて、完了プロセスにおけるウェハの仕上がり状態を測定し、該測定結果に基づいてウェハの面内傾向を予測する面内傾向予測装置と、該予測された面内傾向に基づいてウェハの特性を予測する特性予測装置と、該予測された特性に基づいて未完了プロセスのプロセス条件を設定するプロセス条件設定装置と、該設定されたプロセス条件に基づいて未完了プロセスを制御する制御装置と、を備えたことを特徴とする半導体装置の製造システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体装置の製造プロセス制御に関するものである。
【背景技術】
【０００２】
従来の半導体装置の製造方法は、各製造プロセスにおけるウェハ面内の均一性を向上させることによる歩留まりの向上を目指していた。しかし、近年の半導体装置の微細化及びウェハの大口径化に伴い、各プロセスにおけるウェハ面内の均一性を向上させることが難しくなってきたため、ウェハ面内の均一性を向上させることによる歩留まりの向上は限界に達していた。
【０００３】
これに対し、特許文献１には、既処理プロセスの結果に基づいて未処理プロセスの結果をシミュレートし、シミュレーション結果に基づいて未処理プロセスを最適化することで歩留まりを向上させる物品の製造方法が提案されている。
【０００４】
また、特許文献２にも、既処理プロセスの測定結果及び履歴情報に基づいて未処理プロセスの結果をシミュレートし、シミュレーション結果に応じて最適な処理を選択する電子回路装置の製造方法が提案されている。
【０００５】
しかしながら、特許文献１及び２は、ウェハの面内傾向を考慮したものではない。従って、各プロセスにおけるウェハの面内傾向が相違する場合には、ウェハ面全体としての歩留まりを向上させることはできなかった。
【特許文献１】特開平７−３０２８２６号公報
【特許文献２】特公平６−１６４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ウェハの面内傾向を考慮して製造プロセスを最適化することによって、ウェハ面全体としての歩留まりを向上させることが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第一の態様によれば、複数のプロセスを含む半導体装置の製造方法において、完了プロセスにおけるウェハの仕上がり状態を測定し、該測定結果に基づいてウェハの面内傾向を予測する面内傾向予測工程と、該予測された面内傾向に基づいてウェハの面内特性を予測する特性予測工程と、該予測された面内特性に基づいて未完了プロセスのプロセス条件を設定するプロセス条件設定工程と、該設定されたプロセス条件に基づいて未完了プロセスを制御する制御工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【０００８】
本発明の第二の態様によれば、プロセスを実行可能な半導体装置の製造システムにおいて、完了プロセスにおけるウェハの仕上がり状態を測定し、該測定結果に基づいてウェハの面内傾向を予測する面内傾向予測装置と、該予測された面内傾向に基づいてウェハの特性を予測する特性予測装置と、該予測された特性に基づいて未完了プロセスのプロセス条件を設定するプロセス条件設定装置と、該設定されたプロセス条件に基づいて未完了プロセスを制御する制御装置と、を備えたことを特徴とする半導体装置の製造システムが提供される。
【発明の効果】
【０００９】
本発明に係る半導体装置の製造方法及び製造システムによれば、ウェハの面内傾向を考慮して製造プロセスを最適化することによって、ウェハ面全体としての歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例を、図面に基づいて説明する。なお、以下に示す実施例は、本発明の技術的思想を実現するための方法及びシステムの一例である。従って、以下に示す実施例に限定されるものではない。
【００１１】
図１は、本発明に係る半導体装置の製造システムの一例を示している。
【００１２】
この製造システムは、制御装置１０１、面内傾向予測装置１０２、特性予測装置１０３、プロセス条件設定装置１０４、分割データ作成装置１０５、選択装置１０６、成膜プロセス装置１０７、ＣＭＰプロセス装置１０８、エッチングプロセス装置１０９、記憶装置１１０、前処理プロセス装置１１１及び後処理プロセス装置１１２を備えている。なお、本発明に係る半導体装置の製造システムが有する装置は、これに限られるものではない。
【００１３】
記憶装置１１０は、各プロセス装置が用いるプロセス条件（装置パラメータ）を記憶するプロセス条件記憶部１１０−１、面内傾向予測装置による予測結果等を記憶する面内傾向データ記憶部１１０−２、特性予測装置による予測結果を記憶する特性データ記憶部１１０−３、及び選択処理における選択条件を記憶する選択条件記憶部１１０−４を含んでいる。なお、記憶装置１１０自体も、その他のデータ（例えば、各装置を制御するための制御プログラム）を記憶することができる。
【００１４】
図２は、本発明に係る半導体装置の製造プロセスの一例を示している。
【００１５】
はじめに、前処理プロセス装置１１１が、シリコンウェハを洗浄するプロセスを含む前処理プロセス（Ｓ２０１）を実行する。次に、成膜プロセス装置１０７が、成膜プロセス（Ｓ２０２）を実行し、シリコン窒化膜（ＳｉＮ膜）を成膜する。次に、制御装置１０１が、ＣＭＰプロセス以降のプロセス条件の最適化（Ｓ２０３）を実行する。次に、ＣＭＰプロセス装置１０８が、最適化されたプロセス条件に基づき化学的機械研磨（ＣＭＰ）プロセス（Ｓ２０４）を実行し、ウェハを研磨する。次に、制御装置が、エッチングプロセス以降のプロセス条件の最適化（Ｓ２０５）を実行する。次に、エッチングプロセス装置が、最適化されたプロセス条件に基づきエッチングプロセス（Ｓ２０６）を実行し、素子を形成する。次に、制御装置１０１が、後処理プロセスのプロセス条件の最適化（Ｓ２０７）を実行する。次に、後処理プロセス装置１１２が、最適化されたプロセス条件に基づきレジストを剥離するプロセスを含む後処理プロセス（Ｓ２０８）を実行する。以上のプロセスを含む製造プロセスを完了させることによって、ウェハ面上に半導体装置が製造される。
【００１６】
制御装置１０１は、プロセス条件記憶部１１０−１に記憶されているプロセス条件を参照することによって各プロセス装置（前処理プロセス装置１１１、成膜プロセス装置１０７、ＣＭＰプロセス装置１０８、エッチングプロセス装置１０９及び後処理プロセス装置１１２）を制御する。各プロセス装置は、それぞれ、制御装置による制御に従ってプロセスを実行する。
【００１７】
図３は、成膜プロセス（Ｓ２０２）の後に素子分離領域形成プロセスが完了した後の仕上がりを示している。
【００１８】
シリコン（Ｓｉ）基板３０１上にゲート絶縁膜３０２及びポリシリコン層３０３を形成した後、化学的気相成長（ＣＶＤ）法等によりシリコン窒化膜（ＳｉＮ膜）３０４を堆積し、フォトリソグラフィ法及びエッチング法により溝部を形成する。ここで、ＳｉＮ膜３０４の膜厚ＴSiNを成膜プロセスＳ２０２の仕上がりデータとする。
【００１９】
図４は、ＣＭＰプロセス（Ｓ２０４）の仕上がりを示している。
【００２０】
ＣＶＤ法によりシリコン酸化膜（ＳｉＯ2膜）３０５を堆積した後、図５に示すように、ＣＭＰ法により、ＳｉＮ膜３０４をストッパ膜としてＳｉＯ2膜３０５を平坦化する。ここで、平坦化後のＳｉＮ膜３０４の膜厚ＴSiNをＣＭＰプロセス（Ｓ２０４）の仕上がりデータとする。
【００２１】
図６は、エッチングプロセス（Ｓ２０６）の仕上がりを示している。
【００２２】
図６に示すように、反応性イオンエッチング（ＲＩＥ）法等によりＳｉＯ2膜３０５を選択的に除去する。ここで、ＳｉＯ2膜３０５の単位時間当りのエッチング量ＴRIEをエッチングプロセス（Ｓ２０６）の仕上がりデータとする。そして、Ｓｉ基板３０１の表面からのＳｉＯ2膜３０５の残膜量ＴSiO2を、成膜プロセス（Ｓ２０２）、ＣＭＰプロセス（Ｓ２０４）、エッチングプロセス（Ｓ２０６）を経た後の仕上がりデータとする。
【００２３】
なお、以下の説明では、Ｓ２０１〜２０８について説明するが、他の多数の一連の工程に対しても同様に処理されるのは勿論である。また、以下の説明では、Ｓ２０１〜２０４は完了したプロセス、Ｓ２０５〜２０８は未完了のプロセスと仮定して説明する。
【００２４】
＜実施例１＞
実施例１は、本発明に係る半導体装置の製造方法及び製造システムの一例である。
【００２５】
図７は、図２に示された最適化（Ｓ２０５）における制御装置１０１の処理例を示している。なお、記憶装置１１０には、過去に本発明に係る製造方法を実行した場合の情報（例えば、面内傾向データ、プロセス条件）が記憶されているものとする。
【００２６】
はじめに、面内傾向予測装置１０２に、図５に示されたＣＭＰプロセス完了後の仕上がりデータ（ＴSiN（図８（ａ））を測定させ（Ｓ７０１）、測定結果から代表データ（図８（ｂ））を抽出させ、抽出結果に基づいて、面内傾向データ（図８（ｃ））を予測させる（Ｓ７０２）。面内傾向予測装置は、記憶装置１１０に記憶されている面内傾向データ（過去に記憶された面内傾向データ）を抽出結果（図８（ｂ））に反映させて面内傾向データを予測する。
【００２７】
次に、面内傾向データ（図８（ｃ））を面内傾向データ記憶部１１０−２に記憶する（Ｓ７０３）。次に、プロセス条件設定装置１０４に、エッチングプロセス（Ｓ２０６）のプロセス条件を設定させる（Ｓ７０４）。プロセス条件設定装置１０４は、例えば、エッチングプロセスの仕上がりデータＴSiO2が最終的な電気特性を満たす高さとなるように、エッチングプロセスのプロセス条件の一つであるプロセス実行時間を変更する。また、別の例としては、プロセス条件設定装置１０４は、エッチングプロセスの仕上がりデータTSiO2がウェハ面内で均一になるように、エッチングプロセス装置のプロセス条件の一つである温度パラメータを変更する。設定されたプロセス条件は、プロセス条件記憶部１１０―１に記憶される。次に、特性予測装置１０３に、プロセス条件記憶部１１０−１に記憶されたプロセス条件及び面内傾向データ（図８（ｃ））を与え、製造プロセスが完了した場合の特性（例えば、電気特性）を予測させる（Ｓ７０５）。
【００２８】
次に、予測された電気特性が、ウェハ面全体としてスペックインか否かを判断し、予測された電気特性がスペックインではない（スペックアウト）と判断された場合（Ｓ７０６−Ｎｏ）には、プロセス条件設定装置１０４に、ウェハ面全体としてスペックインと判断されるまでプロセス条件設定（Ｓ７０４）を繰り返させる。一方、スペックインと判断された場合（Ｓ７０６−Ｙｅｓ）には、最適化を終了し、設定されたプロセス条件をプロセス条件記憶部１１０−１に記憶するとともに、次プロセスであるエッチングプロセス（Ｓ２０６）を実行する。
【００２９】
スペックインか否かの判断基準の一例としては、特性予測装置の予測結果（電気特性予測値）をＥ、ターゲットとなる値（ターゲット値）をＴ及び許容できるスペック範囲（許容値）をＵとすると、式１のような条件が考えられる。
Ｔ−Ｕ  ≦  Ｅ  ≦  Ｔ＋Ｕ  ・・・  ［式１］
【００３０】
すなわち、制御装置１０１は、電気特性予測値Ｅがターゲット値Ｔに近づく（許容値Ｕの範囲内に収まる）ようにプロセス条件設定装置１０４を制御する。電気特性予測値Ｅをターゲット値Ｔに近づけることによって、ウェハ面全体がスペックインと判断されることになり（Ｓ７０６−Ｙｅｓ）、結果として、ウェハ面全体としての歩留まりが向上する。
【００３１】
上記の実施例では、エッチングプロセスを実行する前の最適化（Ｓ２０５）について説明したが、ＣＭＰプロセスを実行する前の最適化（Ｓ２０３）及びエッチングプロセスを実行した後の最適化（Ｓ２０７）についても同様に適用可能である。
【００３２】
なお、スペックインか否かの判断（Ｓ７０６）において、複数のプロセス条件（例えば、成膜プロセスのプロセス条件、ＣＭＰプロセスのプロセス条件及びエッチングプロセスのプロセス条件）の組み合わせの中から最も歩留まりが向上する条件を設定するようにしても良い。また、プロセス条件設定（Ｓ７０４）において、完了プロセスである成膜プロセス（Ｓ２０２）及びＣＭＰプロセス（Ｓ２０４）のプロセス条件を設定することによって、新ロットの製造においても、歩留まりを向上させることができる。
【００３３】
実施例１の製造方法及び製造システムによれば、未完了プロセスのプロセス条件を設定する際にウェハの面内傾向を考慮しているので、ウェハ面全体としての歩留まりを向上させることができる。
【００３４】
＜実施例２＞
実施例２は、実施例１よりも、更に、歩留まりを向上させることのできる製造方法及びシステムの一例である。なお、実施例１と同様の内容についての説明は省略する。
【００３５】
図９は、実施例２の最適化（Ｓ２０３，２０５，２０７）における制御装置１０１の処理の一例を示している。
【００３６】
はじめに、分割データ作成装置１０５に、ウェハ面内を所定の領域（例えば、図１１に示されたメッシュ状）に分割したデータを作成させる（Ｓ９０１）。次に、面内傾向予測装置１０２に、各メッシュ毎（分割データ１，２）に、パーティクルによる不良チップが発生する危険性を示すパーティクルリスクを予測させる（Ｓ９０２−１，−２）。予測結果は、面内傾向データ記憶部１１０―２に記憶する（Ｓ９０３）。
【００３７】
ここで、図１０に従って、パーティクルリスク予測処理（Ｓ９０２−１，−２）の一例について説明する。はじめに、面内傾向データ予測装置１０２は、ウェハ面内のパーティクルデータ（図１２（ａ））を測定する（Ｓ１００１）。次に、過去に蓄積された不良チップ分布データ（図１２（ｂ））を参照する（Ｓ１００２）。次に、測定結果を参照結果に反映させて、パーティクルリスクを予測する（Ｓ１００３）。ここで、予測は、各メッシュ毎に行なう。次に、メッシュ毎の予測結果を統合してウェハ面全体としてのデータ（図１２（ｃ））を作成する（Ｓ１００４）。これで、パーティクルリスク予測処理（Ｓ９０２−１，−２）を終了する。
【００３８】
図９の説明に戻る。パーティクルリスク予測処理の後に、作成されたウェハ面全体としてのデータを面内傾向データ記憶部１１０−３に記憶する（Ｓ９０３）。次に、プロセス条件設定装置１０４に、エッチングプロセス（Ｓ２０６）のプロセス条件を設定させる（Ｓ９０４）。次に、特性予測装置１０３に、各メッシュ毎の電気特性を予測させる（Ｓ９０５−１，−２）。次に、電気特性予測結果がスペックインか否かを判断し（Ｓ９０６）、スペックアウトと判断された場合（Ｓ９０６−Ｎｏ）には、プロセス条件設定装置１０４に、スペックインと判断されるまでプロセス条件の設定（Ｓ９０４）を繰り返させる。一方、スペックインと判断された場合（Ｓ９０６−Ｙｅｓ）には、最適化を終了するとともに、設定されたプロセス条件をプロセス条件記憶部１１０−１に記憶する。
【００３９】
ここで、スペックインか否かの判断（Ｓ９０６）は、実施例１で説明した判断（Ｓ７０６）と同様に行っても良い。また、面内傾向データ記憶部１１０−３に記憶された面内傾向データ及びパーティクルリスクを用いて行なっても良い。例えば、特性データ記憶部１１０−３に記憶された電気特性を、面内傾向データ記憶部１１０−３に記憶されたパーティクルリスクに反映させて、歩留まりが所定の値以上となる場合にスペックインと判断する。また、スペックインか否かの判断（Ｓ９０６）において、複数のプロセス条件（例えば、成膜プロセスのプロセス条件、ＣＭＰプロセスのプロセス条件及びエッチングプロセスのプロセス条件）の組み合わせの中から最も歩留まりが向上する条件を設定するようにしても良い。
【００４０】
実施例２の製造方法及び製造システムによれば、所定の領域毎の面内傾向データを用いてプロセス条件を設定するので、実施例１に比べて、更に、ウェハ面全体の歩留まりを向上させることができる。また、パーティクルリスクを考慮することによって、より一層の歩留まりの向上が期待できる。
【００４１】
＜実施例３＞
実施例３は、実施例２に加えて、コストパフォーマンスを考慮し、利益を向上させることのできる製造方法及びシステムの一例である。なお、実施例１及び２と同様の内容についての説明は省略する。
【００４２】
図１３は、実施例３の選択装置１０６による選択処理の一例を示している。なお、選択処理は、図９に示された判断処理（Ｓ９０６）の後段において行なう。
【００４３】
選択装置１０６は、スペックイン（Ｓ９０６−Ｙｅｓ）と判断された場合の最適化されたプロセス条件を用いて未完了プロセス（エッチングプロセス及び後処理プロセス（Ｓ２０６，２０８））を実行した場合の利益の有無を判断する（Ｓ１３０１）。利益が出ると判断された場合には（Ｓ１３０１−Ｙｅｓ）、次プロセスであるエッチングプロセス（Ｓ２０６）を実行する。一方、利益が出ないと判断された場合には（Ｓ１３０１−Ｎｏ）、エッチングプロセスに移行せず、新しいロットの製造を開始する（Ｓ２０１）。なお、新しいロットウェハを製造する場合は、ＣＭＰプロセスまで完了しているロットウェハを破棄する。
【００４４】
ここで、選択装置１０６による判断（Ｓ１３０１）処理の一例を示す。選択条件記憶部１１０−４は、最適化後の歩留まりにおける売上データ（ｘ）、標準歩留まりでの売上データ（Ａ）、図２の製造プロセスを実行した場合のコストデータ（Ｂ１）及び未完了プロセスを実行した場合  （本実施例では、Ｓ２０４以降）のコストデータ（Ｂ２）を記憶している。そして、選択装置１０６は、式２の関係が成立するか否かに基づいて判断する（Ｓ１３０１）。
ｘ  ＜  （Ａ−２）  ×  Ｂ１  ・・・  ［式２］
【００４５】
図１４は、パーティクルリスク（図１２（ｃ））が歩留まりに与える影響に関する検証結果である。図１４からも明らかなように、パーティクルリスクによって歩留まりリスクの面内傾向に顕著なばらつきが現れる。
【００４６】
実施例３の製造方法及び製造システムによれば、歩留まりを向上させたウェハが利益を生み出さない場合には、エッチングプロセスを実行せずに新しいロットウェハを製造するので、無駄なロットウェハを製造することによる損失を防ぐことができる。このことは、図１４に示された検証結果からも明らかである。
【００４７】
図７，９，１０及び１３に示された処理は、記憶装置１１０に記憶された所定のプログラムを起動することによって実行される。このプログラムは、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯディスク等のコンピュータ読み取り可能な記憶媒体に格納することによっても起動可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る半導体装置の製造システムの一例を示すブロック図である。
【図２】本発明に係る半導体装置の製造プロセスの一例を示すフローチャートである。
【図３】本発明に係る成膜プロセスの仕上がりの一例を示す素子断面図である。
【図４】本発明に係るＣＭＰプロセスの仕上がりの一例を示す素子断面図である。
【図５】本発明に係るＣＭＰプロセスの後の素子分離領域形成プロセスの仕上がりの一例を示す素子断面図である。
【図６】本発明に係るエッチングプロセスの仕上がりの一例を示す素子断面図である。
【図７】本発明に係る制御装置１０１による最適化処理の一例を示すフローチャートである。
【図８】本発明に係る面内傾向予測装置１０２による面内傾向予測処理の一例を示す概念図である。
【図９】本発明に係る制御装置１０１による最適化処理の一例を示すフローチャートである。
【図１０】本発明に係る面内傾向予測装置１０２によるパーティクルリスク予測処理の一例を示すフローチャートである。
【図１１】本発明に係る分割データ作成装置１０５が作成する分割データの一例を示す説明図である。
【図１２】パーティクルに関するデータの一例を示す説明図である。
【図１３】本発明に係る選択装置１０６による選択処理の一例を示すフローチャートである。
【図１４】第３の実施例による効果を示す検証結果の一例を示す説明図である。
【符号の説明】
【００４９】
１０１  制御装置
１０２  面内傾向予測装置
１０３  特性予測装置
１０４  プロセス条件設定装置
１０５  分割データ作成装置
１０６  選択装置
１０７  成膜プロセス装置
１０８  ＣＭＰプロセス装置
１０９  エッチングプロセス装置
１１０  記憶装置
１１０−１  プロセス条件記憶部
１１０−２  面内傾向データ記憶部
１１０−３  特性データ記憶部
１１０−４  選択条件記憶部
１１１  前処理プロセス装置
１１２  後処理プロセス装置
【図１】
2007294763.tif 000003
【図２】
2007294763.tif 000004
【図３】
2007294763.tif 000005
【図４】
2007294763.tif 000006
【図５】
2007294763.tif 000007
【図６】
2007294763.tif 000008
【図７】
2007294763.tif 000009
【図８】
2007294763.tif 000010
【図９】
2007294763.tif 000011
【図１０】
2007294763.tif 000012
【図１１】
2007294763.tif 000013
【図１２】
2007294763.tif 000014
【図１３】
2007294763.tif 000015
【図１４】
2007294763.tif 000016
【手続補正書】
【提出日】平成18年5月11日(2006.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
選択装置１０６は、スペックイン（Ｓ９０６−Ｙｅｓ）と判断された場合の最適化されたプロセス条件を用いて未完了プロセス（エッチングプロセス及び後処理プロセス（Ｓ２０６，２０８））を実行した場合の利益の有無を判断する（Ｓ１３０３）。利益が出ると判断された場合には（Ｓ１３０３−Ｙｅｓ）、次プロセスであるエッチングプロセス（Ｓ２０６）を実行する。一方、利益が出ないと判断された場合には（Ｓ１３０３−Ｎｏ）、エッチングプロセスに移行せず、新しいロットウェハの製造を開始する（Ｓ２０１）。すなわち、選択装置１０６は、未完了プロセスを実行した場合（Ｓ１３０３−Ｙｅｓ）と新しいロットウェハを製造し直す場合（Ｓ１３０３−Ｎｏ）とで、利益の高い方を選択する。なお、新しいロットウェハを製造する場合は、ＣＭＰプロセスまで完了しているロットウェハを破棄する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
ここで、選択装置１０６による判断（Ｓ１３０３）処理の一例を示す。選択条件記憶部１１０−４は、最適化後の歩留まりにおける売上データ（ｘ）、標準歩留まりでの売上データ（Ａ）、図２の製造プロセスを実行した場合のコストデータ（Ｂ１）及び未完了プロセスを実行した場合  （本実施例では、Ｓ２０４以降）のコストデータ（Ｂ２）を記憶している。そして、選択装置１０６は、式２の関係が成立するか否かに基づいて判断する（Ｓ１３０３）。
ｘ  ＜  Ａ  −  Ｂ１  ・・・  ［式２］
【手続補正書】
【提出日】平成19年5月8日(2007.5.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
図４は、素子分離領域にシリコン酸化膜（ＳｉＯ2膜）３０５を堆積した後の仕上がりを示している。図５は、ＣＭＰプロセス（Ｓ２０４）の仕上がりを示している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
図５に示すように、ＣＭＰ法により、ＳｉＮ膜３０４をストッパ膜としてＳｉＯ2膜３０５を平坦化する。ここで、平坦化後のＳｉＮ膜３０４の膜厚ＴSiNをＣＭＰプロセス（Ｓ２０４）の仕上がりデータとする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
【図１】本発明に係る半導体装置の製造システムの一例である。
【図２】本発明に係る半導体装置の製造プロセスの一例である。
【図３】本発明に係る成膜プロセスを完了させた後の仕上がりの一例である。
【図４】本発明に係る素子分離領域にシリコン酸化膜（ＳｉＯ2膜）３０５を堆積した後の仕上がりの一例である。
【図５】本発明に係るＣＭＰプロセスを完了させた後の仕上がりの一例である。
【図６】本発明に係るエッチングプロセスを完了させた後の仕上がりの一例である。
【図７】本発明に係る制御装置による最適化の一例である。
【図８】本発明に係る面内傾向予測装置による面内傾向予測の一例である。
【図９】本発明に係る制御装置による最適化の一例である。
【図１０】本発明に係る面内傾向予測装置によるパーティクルリスク予測処理の一例である。
【図１１】本発明に係る分割データ作成装置による分割データの一例である。
【図１２】パーティクルに関するデータの一例である。
【図１３】本発明に係る選択装置による選択処理の一例である。
【図１４】第３の実施例による効果を示す検証結果の一例である。