(57)【要約】【課題】  システムクロックが途中で途切れるような場合でも、確実にＤ／Ａ変換できる「信号処理装置」及び「信号処理方法」を提供する。【解決手段】  信号処理装置４１は、外部から入力されるシステムクロックに応じて、ディジタル信号をアナログ信号に変換するＤＡＣ３４と、ＤＡＣ３４への設定内容を記録するＥＥＰＲＯＭ３５と、システムクロックの入力を検知し、システムクロック入力時にＤＡＣ３４に対するリセット解除及びバッファメモリ３７に記録された設定内容のＤＡＣ３４への書き込みを行うマイコン３３と、ＤＡＣ３４への設定内容の書き込みを行っている期間、外部より入力されたディジタル信号を保持するバッファメモリ３７とを備える。【選択図】        図６
2007019910.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されるシステムクロックに応じて、ディジタル信号をアナログ信号に変換する変換部と、
前記変換部への設定内容を記録する記録部と、
前記システムクロックの入力を検知し、前記システムクロック入力時に前記変換部に対するリセット解除及び前記記録部に記録された設定内容の前記変換部への書き込みを行う制御部と
を備えることを特徴とする信号処理装置。
【請求項２】
前記変換部への設定内容の書き込みを行っている期間、前記ディジタル信号を保持するメモリをさらに備えることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記制御部は、前記システムクロックが入力されていないときに、外部からの入力された前記変換部に対する設定内容を前記記録部へ記録する処理を行うことを特徴とする請求項１に記載の信号処理装置。
【請求項４】
前記ディジタル信号がディジタルのオーディオ信号である場合、該ディジタルのオーディオ信号を３線式ディジタルのオーディオ信号に変換する変換部をさらに備えることを特徴とする請求項１に記載の信号処理装置。
【請求項５】
外部から入力されるディジタル信号をアナログ信号に変換する変換部に入力されるシステムクロックを検知するステップと、
前記システムクロックの入力を検知したときに、前記変換部に対するリセット解除及び前記変換部への設定内容の書き込みを行うステップと、
前記変換部への設定内容の書き込みを行っている期間、前記外部から入力されるディジタル信号をメモリに保持するステップと、
前記変換部への設定内容の書き込みの終了後、前記メモリに保持されているディジタル信号及び前記外部から入力されるディジタル信号を前記変換部によりアナログ信号に変換するステップと
を有することを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号をアナログ信号に変換する機能を有する信号処理装置及び信号処理方法に関する。
【背景技術】
【０００２】
従来、ＣＤなどのオーディオソースから読み出したオーディオディジタル信号をオーディオアナログ信号に変換するものが提案されている。図１は従来のシステムの構成を示す図である。システム１は、オーディオソース２、ディジタル・オーディオ・インターフェイス・レシーバー３、マイコン４及びＤＡＣ（Digital Analog Converter）５を備える。ＤＡＣ５は、ＳＣＫ（システムクロック）に応じて、ディジタルのオーディオ信号をアナログのオーディオ信号に変換するものである。このＤＡＣ５は、リセット解除時、およびマイコン４とのシリアル通信による設定書き込み時にＳＣＫが必要である。また、ＤＡＣ５は、電源投入直後のパワーオン・リセットにもＳＣＫが必要である。
【０００３】
そこで、従来では、ＤＡＣ５にディジタル・オーディオ・インターフェイス・レシーバー３を接続し、ディジタル・オーディオ・インターフェイス・レシーバー３で、オーディオソース２からのオーディオ信号をＬＲＣＫ（Ｌｅｆｔ・Ｒｉｇｈｔクロック）、ＢＣＫ（ビットクロック）、ＤＡＴＡの三つのディジタル信号に変換し、オーディオソース２からオーディオ信号が入力されていないときは、０データをＤＡＣ５に出力するようにしていた。
【０００４】
【特許文献１】特開平８−３２９６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１に示した従来の構成では、ＳＣＫのため、ディジタル・オーディオ・インターフェイス・レシーバー３とＤＡＣ５を切り離して独立に駆動させることができなかった。また、ＤＡＣ５のリセット解除、および設定書き込みには、ＳＣＫのみ必要であって、ＬＲＣＫ・ＢＣＫは必要ではない。そのため、オーディオ信号が入力していない時にディジタル・オーディオ・インターフェイス・レシーバー３が、ＳＣＫのみでなくＬＲＣＫ・ＢＣＫを出力するのは、必要以上の機能であり、コストパフォーマンスも適当では無い。
【０００６】
図２は従来の他のシステムの構成を示す図である。図２に示すように、システム１１は、オーディオソース１２、ディジタル・オーディオ・インターフェイス・レシーバー１３、マイコン１４、ＤＡＣ１５を含み、オーディオソース１２とディジタル・オーディオ・インターフェイス・レシーバー１３、マイコン１４とＤＡＣ１５は、それぞれ別々のボード１６及び１７に搭載されている。このように、ディジタル・オーディオ・インターフェイス・レシーバー１３とＤＡＣ１５を別々のボート１６、１７に搭載し使用する場合、２つのボード１６、１７が未接続な状態ではＤＡＣ１５にＳＣＫ等が入力されない。
【０００７】
ＤＡＣ１５は、駆動するには最低でもＳＣＫを必要とするため、ディジタル・オーディオ・インターフェイス・レシーバー１３とＤＡＣ１５が未接続の場合、ＤＡＣ１５のリセット解除、および設定書き込みを行う事はできない。また、ＤＡＣ１５のリセット解除、および設定書き込みには、ＳＣＫのみ必要であって、ＬＲＣＫ・ＢＣＫは必要ではない。そのため、オーディオ信号が入力していない時にディジタル・オーディオ・インターフェイス・レシーバー１３が、ＳＣＫのみでなくＬＲＣＫ・ＢＣＫを出力するのは、必要以上の機能であり、コストパフォーマンスも適当では無い。
【０００８】
図３は、従来の他のシステムの構成を示す図である。図３に示すように、３線式オーディオ信号を出力するシステム２１は、バス（ＢＵＳ）モジュール２２、マイコン２３、ＤＡＣ２４を含み、マイコン２３及びＤＡＣ２４は一つのボード２５に搭載されている。ＢＵＳモジュール２２は、ＢＵＳで転送されてきたオーディオデータを３線式オーディオ信号に変換するものである。なお同様の技術が特許文献１に開示されている。このＢＵＳモジュール２２は、ＢＵＳから転送される信号に同期した信号を出力するため、ＢＵＳ通信が途切れるとＳＣＫ・ＬＲＣＫ・ＢＣＫ・ＤＡＴＡ出力が全て途切れてしまう。このとき、ＤＡＣ２４には、ＳＣＫが入力されないため、リセット解除、および設定書き込みが行えないという問題があった。
【０００９】
そこで、本発明はこれらの問題を解決するためになされたもので、システムクロックが途中で途切れるような場合でも、確実にＤ／Ａ変換できる信号処理装置及び信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の信号処理装置は、外部から入力されるシステムクロックに応じて、ディジタル信号をアナログ信号に変換する変換部と、前記変換部への設定内容を記録する記録部と、前記システムクロックの入力を検知し、前記システムクロック入力時に前記変換部に対するリセット解除及び前記記録部に記録された設定内容の前記変換部への書き込みを行う制御部とを備える。本発明によれば、システムクロック入力を検知し、Ｄ／Ａ変換部のリセット解除及び設定書き込みを行うことにより、システムクロックが途中で途切れるような場合でも、確実にリセット解除又は変換部への設定内容の書き込みを行うことができる。
【００１１】
本発明の信号処理装置は、前記変換部への設定内容の書き込みを行っている期間、前記ディジタル信号を保持するメモリをさらに備える。本発明によれば、入力部にメモリを設け、外部から入力されたディジタル信号を一時保持させ、Ｄ／Ａ変換部にシステムクロックのみ入力させる時間を持たせ、その間に、Ｄ／Ａ変換部の設定書き込みを完了させることで、Ｄ／Ａ変換の頭切れを防ぐことができる。
【００１２】
前記制御部は、前記システムクロックが入力されていないときに、外部からの入力された前記変換部に対する設定内容を前記記録部へ記録する処理を行う。これにより、ユーザーの入力した設定を必ずＤ／Ａ変換部に反映することができる。本発明の信号処理装置は、前記ディジタル信号がディジタルのオーディオ信号である場合、該ディジタルのオーディオ信号を３線式ディジタルのオーディオ信号に変換する変換部をさらに備える。Ｄ／Ａ変換部と、３線式オーディオ信号出力回路を別々のシステムで構成できるので、それぞれ独立して駆動できる。これにより３線式オーディオ信号のＤ／Ａコンバータという単体のシステムとして使用することができる。
【００１３】
本発明の信号処理方法は、外部から入力されるディジタル信号をアナログ信号に変換する変換部に入力されるシステムクロックを検知するステップと、前記システムクロックの入力を検知したときに、前記変換部に対するリセット解除及び前記変換部への設定内容の書き込みを行うステップと、前記変換部への設定内容の書き込みを行っている期間、前記外部から入力されるディジタル信号をメモリに保持するステップと、前記変換部への設定内容の書き込みの終了後、前記メモリに保持されているディジタル信号及び前記外部から入力されるディジタル信号を前記変換部によりアナログ信号に変換するステップとを有する。本発明によれば、入力部にメモリを設け、外部から入力されたディジタル信号を一時保持させ、Ｄ／Ａ変換部にシステムクロックのみ入力させる時間を持たせ、その間に、Ｄ／Ａ変換部の設定書き込みを完了させることで、Ｄ／Ａ変換の頭切れを防ぐことができる。
【発明の効果】
【００１４】
本発明によれば、システムクロックが途中で途切れるような場合でも、確実にＤ／Ａ変換できる信号処理装置及び信号処理方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について説明する。図４は、本発明の実施例に係るシステムのブロック図である。図４に示すように、システム（信号処理装置）３１は、ＢＵＳモジュール（変換部）３２、マイコン（制御部）３３、ＤＡＣ（変換部）３４、ＥＥＰＲＯＭ（記録部：Electrically Erasable Programmable）３５及び、ユーザーインターフェース３６を含む。システム３１は、３線式ディジタルオーディオ信号をＤ／Ａ変換するシステムである。システム３１は例えばオーディオのアンプ内に組み込まれている。マイコン３３、ＤＡＣ３４及びＥＥＰＲＯＭ３５は一つのボード３８上に搭載されている。
【００１６】
ＢＵＳモジュール３２は、ＢＵＳで転送されてきたディジタルのオーディオ信号を３線式ディジタルのオーディオ信号に変換するものである。３線式ディジタルオーディオ信号は、ＬＲＣＫ、ＢＣＫ、ＤＡＴＡの三つのディジタル信号でオーディオデータを形成している。このＢＵＳモジュール３２は、ＢＵＳから転送される信号に同期した信号を出力するため、ＢＵＳ通信が途切れると、出力ＳＣＫ・ＬＲＣＫ・ＢＣＫ・ＤＡＴＡが全て途切れてしまうのは従来と同様である。
【００１７】
ＥＥＰＲＯＭ３５は、電源を切っても保存されたデータが消えないメモリであり、ＤＡＣ３４への設定内容（Ｄ／Ａ変換パラメータ）を記録する。Ｄ／Ａ変換パラメータには、入力オーディオデータフォーマット・アッテネーション等が含まれる。
【００１８】
マイコン３３は、ユーザーがユーザーインターフェース３６を介してＤＡＣ３４の設定内容を入力する度に、ＤＡＣ３４の設定内容をＥＥＰＲＯＭ３５に保存する。すなわち、マイコン３３は、ＳＣＫが入力されていないときに、ユーザーインターフェース３６を介して入力されたＤＡＣ３４に対する設定内容をＥＥＰＲＯＭ３５へ記録する処理を行うので、ユーザーは、ＳＣＫが入力されていないときでも設定内容を入力することができる。マイコン３３は、ＤＡＣ３４のリセット端子を介して、ＤＡＣ３４のリセットのオンオフを制御する。また、マイコン３３は、マイコン３３は、ソフトウェア制御により、ＤＡＣ３４に書き込む設定内容を、ＥＥＰＲＯＭ３５から取り出し、シリアル通信により設定内容であるＤ／Ａ変換パラメータをＤＡＣ３４へ設定する。これによりユーザーにより入力された設定内容は、ＤＡＣ３４に必ず反映される。またマイコン３３は、ＢＵＳモジュール３２からＤＡＣ３４に入力されるＳＣＫの入力を検知する機能を有する。ＤＡＣ３４は、外部から入力されるシステムクロックに応じて、ディジタルのオーディオ信号を６チャネルのアナログオーディオ信号に変換する。
【００１９】
図５は、図４に示したシステム３１のタイミング図である。ＤＡＣ３４は、ＳＣＫが入力されていないと、電源投入時のパワーオンリセットを含めたリセット解除、および設定書き込みを行うことができない。そこで、マイコン３３は、外部からのＳＣＫの入力を受け付けることにより、本システムにＳＣＫが入力されたことを検知する。そして、マイコン３３は、ＳＣＫの入力を検知すると、リセット解除コマンドをＤＡＣ３４に送信する。ＤＡＣ３４はマイコン３３のリセット解除待ちの期間、リセット解除オペレーションを行う。これによりＳＣＫ入力時にＤＡＣ３４に対するリセット解除を行うことができる。次に、マイコン３３は、ＥＥＰＲＯＭ３５に記録された設定内容を引き出し、ＤＡＣ３４とシリアル通信を開始してＤＡＣ３４へ設定内容の書き込みを行う。これにより、システムクロックが途中で途切れるような場合でも、確実にリセット解除又はＤＡＣ３４への設定内容の書き込みを行うことができる。
【００２０】
しかし、図４に示した構成では、ＳＣＫ入力から設定書き込み完了までの間、ＤＡＣ３４によるＤ／Ａ変換は行われず、音の頭切れが起きてしまうという問題がある。そこで、次に説明するシステムでは、オーディオデータ入力部にバッファメモリを設けることでこの問題を解決するようにしている。図６は、本発明の実施例に係る他のシステムのブロック図である。図６に示すように、システム４１は、ＢＵＳモジュール３２、マイコン３３、ＤＡＣ３４、ＥＥＰＲＯＭ３５及びバッファメモリ３７を含む。バッファメモリ３７は、ＤＡＣ３４への設定内容の書き込みを行っている期間、ＢＵＳモジュール３２から入力されたディジタルのオーディオ信号を一時的に保持するメモリであり、ＬＲＣＫ・ＢＣＫ・ＤＡＴＡの入力部に設けられている。マイコン３３は、バッファメモリ３７へのデータ保持期間・出力タイミングを制御する。
【００２１】
図７は図６に示したシステム４１のタイミング図である。バッファメモリ３７は、ＢＵＳモジュール３２から入力されたＬＲＣＫ・ＢＣＫ・ＤＡＴＡを一時保存する。このため、ＤＡＣ３４によるＤ／Ａ変換が開始するまでは、ＤＡＣ３４にはＳＣＫのみが入力される。マイコン３３は、外部からのＳＣＫの入力を受け付けることにより、本システムにＳＣＫが入力されたことを検知する。そして、マイコン３３は、ＳＣＫの入力を検知すると、リセット解除コマンドをＤＡＣ３４に送信する。ＤＡＣ３４はマイコン３３のリセット解除待ちの期間、リセット解除オペレーションを行う。これによりＳＣＫ入力時にＤＡＣ３４に対するリセット解除を行うことができる。次に、マイコン３３は、ＥＥＰＲＯＭ３５に記録された設定内容を引き出し、ＤＡＣ３４とシリアル通信を開始してＤＡＣ３４へ設定内容の書き込みを行う。
【００２２】
マイコン３３は、ＤＡＣ３４の設定書き込みまでが完了したら、バッファメモリ３７に保存していたオーディオデータのＤＡＣ３４への出力を開始し、このオーディオデータについてもＤ／Ａ変換することにより、音の頭切れを防ぐことができる。ＤＡＣ３４は、ＳＣＫとＬＲＣＫ・ＢＣＫの周波数についてのみ同期関係が成立すれば良いため、位相関係がずれても、正常にＤ／Ａ変換が行われる。この場合は、音の尻切れが起こるが、数１０ｍｓ程度に抑えることが可能であり、音の頭切れに比べると問題はほとんど無いと考えられる。
【００２３】
本実施例によれば、システム３１及び４１は、外部から入力されるシステムクロックに応じて、ディジタル信号をアナログ信号に変換するＤＡＣ３４と、ＤＡＣ３４への設定内容を記録するＥＥＰＲＯＭ３５と、システムクロックの入力を検知し、システムクロック入力時にＤＡＣ３４に対するリセット解除及びＥＥＰＲＯＭ３５に記録された設定内容のＤＡＣ３４への書き込みを行うマイコン３３とを設けることで、システムクロックが途中で途切れるような場合でも、確実にリセット解除又は変換部への設定内容の書き込みを行うことができる。
【００２４】
また、システム４１は、ＤＡＣ３４への設定内容の書き込みを行っている期間、３線オーディオ信号入力部に、外部から入力されたディジタル信号を保持するバッファメモリ３７をさらに設けることで、オーディオデータを一時的に保時し、ＤＡＣ３４にシステムクロックのみ入力させる時間を持たせ、その間に、ＤＡＣ３４の設定書き込みを完了させた後、保持していたオーディオデータをＤ／Ａ変換することによりＤ／Ａ変換の頭切れを防ぐことができる。
【００２５】
また、システム３１及び４１は、ディジタル信号がオーディオディジタル信号である場合、該オーディオディジタル信号を３線式オーディオディジタル信号に変換するＢＵＳモジュール３２をさらに備える。また、ＤＡＣ３４と、３線式オーディオ信号出力回路であるＢＵＳモジュール３２を別々のシステムで構成することで、それぞれ独立して駆動できる。これにより３線式オーディオ信号のＤ／Ａコンバータという単体のシステムとして使用することができる。
【００２６】
本発明の信号処理方法は、システム４１により実行され、外部から入力されるディジタル信号をアナログ信号に変換するＤＡＣ３４に入力されるシステムクロックを検知するステップと、システムクロックの入力を検知したときに、ＤＡＣ３４に対するリセット解除及びＤＡＣ３４への設定内容の書き込みを行うステップと、ＤＡＣ３４への設定内容の書き込みを行っている期間、外部から入力されるディジタル信号をバッファメモリ３７に保持するステップと、ＤＡＣ３４への設定内容の書き込みの終了後、バッファメモリ３７に保持されているディジタル信号及び外部から入力されるディジタル信号をＤＡＣ３４によりアナログ信号に変換するステップとを有する。
【００２７】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００２８】
【図１】従来のシステムの構成を示す図である。
【図２】従来の他のシステムの構成を示す図である。
【図３】従来の他のシステムの構成を示す図である。
【図４】本発明の実施例に係るシステムのブロック図である。
【図５】図４に示したシステム３１のタイミング図である。
【図６】本発明の実施例に係る他のシステムのブロック図である。
【図７】図６に示したシステム４１のタイミング図である。
【符号の説明】
【００２９】
３１、４１  システム
３２  ＢＵＳモジュール
３３  マイコン
３４  ＤＡＣ
３５  ＥＥＰＲＯＭ
３６  ユーザーインターフェース
３７  バッファメモリ
【図１】
2007019910.tif 000003
【図２】
2007019910.tif 000004
【図３】
2007019910.tif 000005
【図４】
2007019910.tif 000006
【図５】
2007019910.tif 000007
【図６】
2007019910.tif 000008
【図７】
2007019910.tif 000009