(57)【要約】【課題】  インダクタを備えた半導体装置において、該インダクタのインダクタンスを増大させ、特性の優れたインダクタを有する半導体装置を提供すること。【解決手段】  本発明の半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層上に配された第一の磁性層と、該第一の磁性層上に配され、前記電極と電気的に接続されたインダクタと、該インダクタを覆うように配された第二の磁性層とを備え、前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されていることを特徴とする。【選択図】  図１
2007019333.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一面に電極が設けられた基板と、
該基板の一面を被覆する絶縁樹脂層と、
該絶縁樹脂層上に配された第一の磁性層と、
該第一の磁性層上に配され、前記電極と電気的に接続されたインダクタと、
該インダクタを覆うように配された第二の磁性層とを備えた半導体装置であって、
前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されていることを特徴とする半導体装置。
【請求項２】
前記インダクタは、メアンダ形状またはスパイラル形状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記インダクタを構成する配線間の空隙が絶縁性樹脂で満たされていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層上に配された第一の磁性層と、該第一の磁性層上に配され、前記電極と電気的に接続されたインダクタと、該インダクタを覆うように配された第二の磁性層とを備え、前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されている半導体装置の製造方法であって、
前記第一の磁性層上に、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されるように、該第一の磁性層と接触して第二の磁性層を形成することを特徴とする半導体装置の製造方法。
【請求項５】
少なくとも一面に電極が設けられた基板と、
該基板の一面を被覆する磁性層と、
該磁性層上に配され、前記電極と電気的に接続されたインダクタとを備えた半導体装置であって、
前記磁性層は、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上であることを特徴とする半導体装置。
【請求項６】
前記インダクタを覆うように配された第二の磁性層を備え、
前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されていること特徴とする請求項５に記載の半導体装置。
【請求項７】
前記インダクタは、メアンダ形状またはスパイラル形状であることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する磁性層と、前記磁性層上に配され、前記電極と電気的に接続されたインダクタとを備え、前記磁性層は、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上である半導体装置の製造方法であって、
前記基板の一面に、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上の磁性層を形成する工程と、
前記磁性層上に、インダクタを直接形成する工程とを順に備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウェハ等の半導体基材やポリイミド等の樹脂基材の上にインダクタを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、コスト低減やチップ部品の削減を目的に、インダクタ等の誘導素子を半導体基板に集積化する傾向がある。
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる（例えば、特許文献１、特許文献２参照）
上記文献において、電磁エネルギーが失われる原因のひとつは、基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルＣＳＰ（chip scale package）の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いＱ値を実現したインダクタが開発されている（例えば、非特許文献１参照）。
【０００３】
図９はスパイラルインダクタを有する従来の半導体装置の一例を示す図面であり、図９（ａ）は部分切り欠き斜視図、図９（ｂ）は断面図である。
この半導体装置４０においては、集積回路４が形成された半導体基板１の一面に集積回路（ＩＣ）の電極２およびパッシベーション膜３（絶縁層）が形成されている。さらに、半導体基板１のパッシベーション膜３の上には、第一の絶縁樹脂層４１が設けられ、この第一の絶縁樹脂層４１の上には、電極２と電気的に接続された下部配線層４２が形成されている。さらに半導体基板１および下部配線層４２の上を覆うように第二の絶縁樹脂層４３が形成されており、この第二の絶縁樹脂層４３の上に、誘導素子としてスパイラルインダクタ４５を有する上部配線層４４が設けられている。スパイラルインダクタ４５は、下部配線層４２を介して集積回路４の電極２と電気的に接続されている。
【０００４】
しかしながら、このような半導体装置においては、絶縁樹脂層によってインダクタが半導体基板から離れているとはいえ、まだ半導体基板内を通過する磁束が存在し、インダクタ真下には、デバイスを設置することができないことがある。
上記の問題を解決するために、メアンダタイプのインダクタも使用されているが、インダクタンス値が小さく、所望の値を満たせないことがある。また、大きなインダクタンス値を得ようとすると、インダクタのサイズが大きくなってしまう。
例えば、特開２００２−４５３２０号公報に記載のように、スパイラルインダクタに強磁性体を適用する提案もなされているが、強磁性体の体積が少なく、かつ閉磁路を形成できないため、効果が弱い。また、強磁性体を使用するため、ＩＣプロセスが汚染されるおそれがある。
【０００５】
さらに、上記のような従来のオンチップインダクタでは、その特徴である小型ゆえに、インダクタンス値は低い値しか得ることができない。
ここでインダクタのインダクタンス値を計算する際に用いられる代表的なソレノイドモデルの計算式を式（１）に示す。
【０００６】
【数１】
2007019333.tif 000003
【０００７】
ここで、ｋ：長岡係数、μ０：真空の透磁率、μｒ：軸材の透磁率、Ａ：コイルの断面積、ｎ：コイルの単位長さ当たりの巻き数、ｌ：コイル軸方向の長さ、である。
インダクタンス値を上昇させるには、（ａ）コイルの断面積を大きくする、（ｂ）コイルの巻き数を増やす、（ｃ）コイル軸方向の長さを長くする、以上の手段が考えられるが、チップサイズの小型化であること、ＷＬ−ＣＳＰ技術で作製可能な素子形状がほぼ２次元であり断面積と長さを同時に稼ぐことが難しいこと、巻き数を増やすと直列抵抗の増加が支配的となることより、オンチップ・インダクタでインダクタンス値を稼ぐには限界があり、その値は約数ｎＨから数十ｎＨであった。したがって、ＤＣ−ＤＣコンバータ等、大きなインダクタンス値が必要となる用途においては、オンチップ・インダクタが使用できないという問題がある。
【０００８】
近年、インダクタのサイズを大きくすることなくインダクタンス値を上昇させるために、μｒの大きな磁気材料を利用した磁気素子が開発されてきている（例えば、特許文献３）。これらの磁気素子は、平面インダクタを磁性層でサンドイッチした構造となっており、磁性層とコイルを形成する配線導体の間に絶縁層を形成し電流の漏洩による損失を減らす構造としている。
しかしこの構造では、図１０に示すように隣り合う配線間に生じる磁場がお互いに打ち消しあう方向に生じるので、その結果インダクタンス値の低下に繋がる。また、従来のオンチップ・インダクタと比較して、上下にそれぞれ磁性層と絶縁層を成膜する必要があるために、工程の増加、コスト増加や歩留まり低下等の問題が生じる。それに加えて、この構造では上下の磁性体膜間にある隙間から磁気が漏洩し、以上の結果としてインダクタンスの大幅な上昇は期待できない。
【特許文献１】特開２００２−２４６５７号公報
【特許文献２】特開２００３−８６６９０号公報
【特許文献３】特開平９−５５３１６号公報
【非特許文献１】日経マイクロデバイス２００２年３月号１２５〜１２７ページ
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、インダクタを備えた半導体装置において、該インダクタのインダクタンスを増大させ、特性の優れたインダクタを有する半導体装置を提供することを目的とする。また、本発明は、インダクタンスが高く、特性の優れたインダクタを有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層上に配された第一の磁性層と、該第一の磁性層上に配され、前記電極と電気的に接続されたインダクタと、該インダクタを覆うように配された第二の磁性層とを備えた半導体装置であって、前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されていることを特徴とする。
本発明の請求項２に係る半導体装置は、請求項１において、前記インダクタは、メアンダ形状またはスパイラル形状であることを特徴とする。
本発明の請求項３に係る半導体装置は、請求項１または２において、前記インダクタを構成する配線間の空隙が、絶縁樹脂で満たされていることを特徴とする。
本発明の請求項４に係る半導体装置の製造方法は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する絶縁樹脂層と、該絶縁樹脂層上に配された第一の磁性層と、該第一の磁性層上に配され、前記電極と電気的に接続されたインダクタと、該インダクタを覆うように配された第二の磁性層とを備え、前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されている半導体装置の製造方法であって、前記第一の磁性層上に、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されるように、該第一の磁性層と接触して第二の磁性層を形成することを特徴とする。
本発明の請求項５に係る半導体装置は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する磁性層と、  該磁性層上に配され、前記電極と電気的に接続されたインダクタとを備えた半導体装置であって、前記磁性層は、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上であることを特徴とする。
本発明の請求項６に係る半導体装置は、請求項５において、前記インダクタを覆うように配された第二の磁性層を備え、前記第一の磁性層と第二の磁性層とは接触しており、前記インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路が形成されていること特徴とする。
本発明の請求項７に記載の半導体装置は、請求項５または６において、前記インダクタは、メアンダ形状またはスパイラル形状であることを特徴とする。
本発明の請求項８に記載の半導体装置の製造方法は、少なくとも一面に電極が設けられた基板と、該基板の一面を被覆する磁性層と、前記磁性層上に配され、前記電極と電気的に接続されたインダクタとを備え、前記磁性層は、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上である半導体装置の製造方法であって、前記基板の一面に、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上の磁性層を形成する工程と、前記磁性層上に、インダクタを直接形成する工程とを順に備えることを特徴とする。
【発明の効果】
【００１１】
本発明では、インダクタを磁性層で被覆することで、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、半導体基板と磁束とが垂直方向に発生しない構造とすることができる。これにより、インダクタンス値の増加、またはインダクタの小型化が図れる。
また、本発明では、磁性層に抵抗値の高い材料を用いることで、インダクタと磁性層との間に絶縁層を介さないで、インダクタと磁性層とを直接積層することが可能となるので、工程を簡略化することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１３】
＜第一の実施形態＞
図１は、本発明の半導体装置の一例を示す断面図である。
この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路（ＩＣ、図示略）の電極２およびパッシベーション膜３が形成されている。
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜３上に設けられた絶縁樹脂層１１と、この絶縁樹脂層１１の上に設けられた第一の磁性層１２と、第一の磁性層１２上に設けられた配線層１３と、配線層１３を被覆して設けられた第二の磁性層１４とを有する。配線層１３は、誘導素子として図２に示すようなメアンダ形状のインダクタ１３ａを有する。
【００１４】
半導体基板１は、少なくとも表層が絶縁部（図示略）をなす基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ２  等のパッシベーション膜３（不動態化による絶縁層）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部５が設けられており、この開口部５を通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜０．５［μｍ］である。
ここでは、メアンダ形状のインダクタ１３ａを有する配線層１３を、集積回路と電気的に接続するための電極２が、半導体基板１の表面の２箇所（図では１箇所のみ表示）に設けられている。
【００１５】
本発明では、メアンダ形状のインダクタ１３ａが第一の磁性層１２と第二の磁性層１４とで被覆されているので、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、半導体基板１と磁束が垂直方向に発生しない構造とすることができる。これにより、インダクタンス値の増加、もしくはインダクタの小型化が図れる。
一般に、磁性材料は非磁性材料に比べて透磁率が大きく、しかも磁性層に覆われたインダクタのインダクタンスはこの透磁率に比例する。このため、インダクタを磁性層で被覆することで、大きなインダクタンスを得ることができる。
インダクタが有するインダクタンスをこの磁性層の透磁率に比例して大きくすることが可能である。したがって、比透磁率が数百程度の磁性部材（例えば、フェライトの透磁率が数百程度）を用いることによりインダクタンスを増加させることができる。
さらにフェライト等電気抵抗率の高い磁性層材料を使用することによって、配線層と磁性層を直接接触することが可能となり、工程の削減が可能となる。また、磁性膜中の渦電流損失が低減する。
【００１６】
半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００１７】
絶縁樹脂層１１は、各電極２と整合する位置に形成された開口部１５を有する。絶縁樹脂層１１は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０μｍである。
絶縁樹脂層１１は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１５は、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００１８】
第一の磁性層１２は、各電極３と整合する位置に形成された開口部１６を有する。また、第一の磁性層１２は、閉磁路を形成するため、インダクタサイズから少なくとも５０μｍ以上大きくするとよい。
磁性層材料としては、例えばＮｉ，Ｆｅ，Ｚｎを主成分とするフェライトや、ＣｏＮｂＺｒ等のアモルファス金属、Ｎｉ−Ｆｅ等の強磁性体金属等の各種磁性部材を用いることができ、その厚さは、例えば１〜１０［μｍ］である。第一の磁性層は、例えばめっき法やスパッタリング法やスピンコート法、スクリーン印刷法等により形成することができる。
磁性層材料は電気抵抗が高いほうが好ましいが、低抵抗の磁性層材料を使用するときは、第一の磁性層１２と配線層１３との間に絶縁層を配することにより、同様の効果を得ることが可能である。
【００１９】
配線層１３は、誘導素子としてのメアンダインダクタ１３ａを有する。
配線層１３の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。配線層１３は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００２０】
第二の磁性層１４は、閉磁路を形成するため、第一の磁性層１２と接触するようにパターンを形成する。
第二の磁性層１４は、上述したような磁性層材料を例えばめっき法やスパッタリング法により形成することができる。その厚さは、例えば、１〜１０［μｍ］である。
磁性層材料は電気抵抗が高いほうが好ましいが、低抵抗の磁性層材料を使用するときは、配線層１３と第二の磁性層１４との間に絶縁層を配することにより、同様の効果を得ることが可能である。
【００２１】
図１では、半導体基板上の誘導素子１つに対応する部分のみを図示したが、本発明は、複数の誘導素子を備えた半導体装置に適用することもできる。また、図示しないが、本発明の半導体装置には、第二の磁性層上に、必要に応じて、封止樹脂層を形成したり、さらにバンプ等の外部への出力端子等の構造物を付加することができる。
【００２２】
次に、図１に示す半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に開口部５が設けられた半導体ウエハである。パッシベーション膜３は例えばＬＰ−ＣＶＤ等により形成され、その膜厚は例えば０．１〜０．５［μｍ］である。
【００２３】
次いで、図３（ｂ）に示すように、半導体基板１のパッシベーション膜３の上に、開口部１５を有する絶縁樹脂層１１を形成する。
このような絶縁樹脂層１１は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによってパッシベーション膜３の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極２と整合する位置に開口部１５を形成することによって形成することができる。
【００２４】
次に、図３（ｃ）に示すように、半導体基板１上に第一の磁性層１２を形成する。その厚さは、例えば、１〜１０［μｍ］である。このとき、閉磁路を形成するため、第一の磁性層１２は、インダクタサイズから少なくとも５０［μｍ］以上大きくするとよい。
第一の磁性層１２は、例えば上述したような磁性材料を、めっき法やスパッタリング法により成膜することによって形成することができる。このとき、Ａｌパッドやチップのスクライブラインを露出させる。さらに、開口部１５は、例えばイオンミリングやＩＣＰ−ＲＩＥによるエッチング、またはフォトリソグラフィー法やリフトオフ法によるパターニングなどにより形成される。
【００２５】
次に、図３（ｄ）に示すように、第一の磁性層１２の上に配線層１３を形成する。その厚さは、例えば０．１〜３０［μｍ］である。この配線層１３を所定の領域に形成する方法は、特に限定されるものではない。
【００２６】
ここで、配線層１３を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層（図示略）を第一の磁性層上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたＣｕ層およびＣｒ層からなる積層体、またはＣｕ層およびＴｉ層からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
【００２７】
次に、シード層の上に、電解めっき用のレジスト膜（図示略）を形成する。このレジスト膜には配線層１３の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により成膜した後、フォトリソグラフィ技術によるパターニングにより形成することができる。
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Ｃｕ等から構成された配線層１３を形成する。このように、所望の領域に配線層１３が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、配線層１３が形成された領域以外の部分では第一の磁性層１２が露出されるようにする（図３（ｄ）参照）。
【００２８】
なお、この際、第一の磁性層１２に電気抵抗が低い磁性層材料を用いる場合は、第一の磁性層１２と配線層１３との間に絶縁層を設置する。絶縁層の形成は、例えばＳｉＯ２  、ＳｉＮを成膜したり、絶縁性の樹脂を塗布することにより可能である。
すなわち、フェライト等電気抵抗率の高い磁性層材料を使用することによって、第一の磁性層１２と配線層１３とを直接積層することが可能となり、工程の削減が可能となる。ただし、第一の磁性層１２と配線層１３との間に合金が生じる場合は、バリヤ層として上記の絶縁層が必要になる。
【００２９】
次に、図３（ｅ）に示すように、第二の磁性層１４を形成する。その厚さは、例えば、１〜１０［μｍ］である。このとき、閉磁路を形成するため、第一の磁性層１２と接触するようにパターンを形成する。この工程により第一の磁性層１２と第二の磁性層１４を接続することで、インダクタ１３ａを覆うように接続された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
第二の磁性層１４は、上述したような磁性材料を例えばめっき法やスパッタリング法、スピンコート法、スクリーン印刷法等により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
なお、この際、第二の磁性層１４に電気抵抗が低い磁性層材料を用いる場合は、配線層１３と第二の磁性層１４との間に絶縁層を形成する。絶縁層の形成は、例えばＳｉＯ２、ＳｉＮを成膜したり、絶縁性の樹脂を塗布することにより可能である。
第二の磁性層１４の形成後、前記誘導素子などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記誘導素子がパッケージ化された半導体チップを得ることができる。
【００３０】
半導体装置１０では、インダクタ１３ａが第一の磁性層１２と第二の磁性層１４とで被覆されているので、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、基板と磁束が垂直方向に発生しない構造とすることができる。また、インダクタの近傍に磁性層が配置されることで効率的に磁束密度が増加するので、インダクタンス値の増加、もしくはインダクタの小型化が図れる。
さらに半導体装置１０では、絶縁樹脂層１１を介し配線層１２を形成するので、基板との距離が離れ特性が向上する。また半導体基板への汚染を低減することができる。さらに、厚膜の絶縁樹脂層１１で絶縁することにより、コンタミネーションの問題も回避することが可能である。
【００３１】
なお、上記半導体装置１０において、図４に示すように、インダクタ１３ａを構成する配線間の空隙に、絶縁性樹脂１９を充填させてもよい。インダクタ１３ａを構成する配線間の空隙に、絶縁性樹脂１９を充填することにより、第二の磁性層１４が、インダクタ１３ａを構成する配線の側面に回り込まなくなる。これにより、さらにインダクタの高性能化を図ることが可能になる。
【００３２】
＜第二の実施形態＞
図５は、本発明の半導体装置の一例を示す断面図である。
なお、図５において、図１と同じ構成要素については同じ符号を付し、共通部分の詳細な説明を省略する。
この半導体装置２０は、半導体基板１のパッシベーション膜３上に設けられた第一の磁性層２２と、この第一の磁性層２２の上に設けられた配線層２３と、配線層２３を被覆して設けられた第二の磁性層２４とを有する。配線層２３は、誘導素子としてメアンダ形状のインダクタ２２ａを有する。
【００３３】
本発明では、磁性層材料として、十分に抵抗値の高い材料を用いている。ここで十分に抵抗値の高いとは、配線層と磁性層との間に絶縁層を挟まなくても、インダクタを形成する配線の絶縁を取ることが可能な程度に抵抗値が高いことをいう。
磁性層材料として、十分に抵抗値の高い材料を用いることで、絶縁層を間に挟まなくても、インダクタを形成する配線の絶縁を取ることが可能となる。これによりインダクタと磁性層との間に絶縁層を介さないで、インダクタと磁性層とを直接積層することが可能となるので、工程を簡略化することができる。また、工程を簡略化することにより作製コストの削減が可能となる。また、工程を簡略化することにより歩留まりを向上することができる。
【００３４】
具体的には、磁性層材料は、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上であることが好ましい。これにより、絶縁層を配さなくても、インダクタを形成する配線の絶縁を十分に取ることが可能となる。
このような磁性層材料としては、例えばＮｉ−Ｚｎ系フェライト等が挙げられる。これによりインダクタを形成する配線の絶縁を十分に取ることが可能となるとともに、効率的な磁気誘導を実現してインダクタの特性を向上することができる。
このような磁性層の厚みは、例えば０．５〜２０［μｍ］であることが好ましい。これによりインダクタを形成する配線の絶縁を十分に取ることが可能となる。
【００３５】
次に、図５に示す半導体装置の製造方法について説明する。
まず、図６（ａ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。
次に図６（ｂ）に示すように、パッシベーション膜３上に第一の磁性層２２を形成する。その厚さは、例えば、１〜１０［μｍ］である。このとき、閉磁路を形成するため、第一の磁性層２１は、インダクタサイズから少なくとも５０［μｍ］以上大きくするとよい。
【００３６】
次に、図６（ｃ）に示すように、第一の磁性層２２の上に配線層２３を直接形成する。その厚さは、例えば０．１〜３０［μｍ］である。
次に、図６（ｄ）に示すように、配線層２３を覆うように第二の磁性層２４を直接形成する。その厚さは、例えば、１〜１０［μｍ］である。このとき、閉磁路を形成するため、第一の磁性層２２と接触するようにパターンを形成する。この工程により第一の磁性層２２と第二の磁性層２４を接続することにより、インダクタ２３を覆うように接続された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
【００３７】
半導体装置２０では、磁性層材料として、そのシート抵抗が１０００［Ω／ｓｑ］（厚さ１０００［Å］）以上と、絶縁をとるに十分に抵抗値の高い材料を用いることで、絶縁層を介すことなく磁性層と配線層とを直接積層することが可能となるので、工程を簡略化することができる。その結果、作製コストの削減、歩留まりの向上が図れる。
また、半導体装置２０では、インダクタ２３が第一の磁性層２１と第二の磁性層２４とで被覆されているので、インダクタ中を流れる電流の向きと垂直をなす面内において閉磁路を形成することができ、かつ、基板と磁束が垂直方向に発生しない構造とすることができる。また、インダクタ２３の近傍に磁性層が配置されることで効率的に磁束密度が増加するので、インダクタンス値の増加、もしくはインダクタの小型化が図れる。
インダクタを構成する配線の上に磁性層を成膜する場合、配線を個別に磁性層で覆うことが可能となるので、配線間の磁場の打ち消しあいによる損失を解消することが可能となる。
【００３８】
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
また、上述した実施形態では、インダクタとして、メアンダ形状のインダクタを例に挙げて説明したが、本発明はこれに限定されるものではなく、図９に示すような、スパイラル形状や、他の形状のインダクタにも本発明は適用可能である。
【００３９】
第二の磁性層上に封止樹脂層（図示略）を設けてもよい。封止樹脂層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１〜３０［μｍ］である。封止樹脂層には、外部への端子を出力するための開口部が設けられる。
さらに、封止樹脂層の上に、必要に応じてバンプ等の外部への出力端子等の構造物を付加することができる。
また、本発明の半導体装置では、上記構造の上にさらに配線層や磁性層等を積層させてもよい。多層構造とすることで更にインダクタンス値を上昇させることができる。
また、本発明の効果は、集積回路の形成された半導体基板上にインダクタを形成する場合だけでなく、ＦＰＣやガラス基板、セラミック基板等上にインダクタを形成する場合にも同様の効果を発揮する。
【実施例】
【００４０】
（実施例１）
図１に示すように、シリコン基板である半導体基板１と、絶縁樹脂層１１と、第一の磁性層１２と、誘導素子としてメアンダインダクタ１３ａを有する配線層１３と、第二の磁性層１４とを有する半導体装置１０を作製した。
絶縁樹脂層は、ポリイミド系の絶縁樹脂をスピンコートにより１０［μｍ］の厚さに成膜することにより形成した。
第一および第二の磁性層は、Ｎｉ−Ｚｎ系のフェライトをスパッタリング法により１０μｍの厚さに成膜することにより形成した。
配線層は、電解銅めっきにより１０［μｍ］の厚さに成膜することにより形成した。
この半導体装置１０におけるインダクタンス値を測定した。その結果（◇印）を図７に示す。
【００４１】
（比較例１）
磁性層を配さなかったこと以外は実施例１と同様に半導体装置を作製し、そのインダクタンス値を測定した。その結果（□印）を図７に示す。
図７より、両者を比較すると、磁性層を配した実施例１のインダクタ（◇印）は、磁性層を配さなかった比較例１のインダクタ（□印）より、約９倍ほどインダクタンス値が上昇することが分かった。
【００４２】
（実施例２）
図５に示すように、シリコン基板である半導体基板１と、第一の磁性層２１と、誘導素子としてメアンダインダクタを有する配線層２２と、第二の磁性層２３とを有する半導体装置２０を作製した。
第一および第二の磁性層は、Ｎｉ−Ｚｎ系のフェライトをスパッタリング法により１μｍの厚さに成膜することにより形成した。この磁性層の透磁率はμ＝３００、電気伝導度は２．０×１０−３［Ω−１ｍ−１］であった。
配線層は、電解銅めっきにより１０μｍの厚さに成膜することにより形成した。オンチップ・インダクタのサイズは２×２［ｍｍ２  ］、Ｌ／Ｓ＝１５０／３０［μｍ］、ターン数は３とした。
この半導体装置２０におけるインダクタンス値を測定した。その結果（◇印）を図８に示す。
【００４３】
（比較例２）
第一の磁性層と配線層との間に第一の絶縁層、配線層と第二の磁性層との間に第二の絶縁層をそれぞれ配したこと以外は実施例２と同様に半導体装置を作製した。
第一および第二の絶縁層は、ポリイミド系の絶縁樹脂をスピンコートにより成膜することにより形成した。第一の絶縁層の厚みは１０［μｍ］とした。第二の絶縁層の厚みは、インダクタのスペース部の第一の絶縁層と第二の磁性層間において２０［μｍ］、インダクタのライン部の配線と第二の磁性層間において１０［μｍ］とした。
この半導体装置におけるインダクタンス値を測定した。その結果（□印）を図８に示す。
図８より、両者を比較すると、磁性層と配線層との間に絶縁層を形成しなかった実施例２のインダクタ（◇印）は、磁性層と配線層との間に絶縁層を形成した比較例２（□印）のインダクタよりよりも約６％ほどインダクタンス値が上昇することが分かった。
【産業上の利用可能性】
【００４４】
本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る半導体装置の一例を示す模式的断面図である。
【図２】図１の半導体装置が備えるインダクタの形状を示す模式的平面図である。
【図３】図１に示す半導体装置の製造方法の一例を工程順に示す模式的断面図である。
【図４】本発明に係る半導体装置の他の一例を示す模式的断面図である。
【図５】本発明に係る半導体装置の他の一例を示す模式的断面図である。
【図６】図５に示す半導体装置の製造方法の一例を工程順に示す模式的断面図である。
【図７】試験結果を示すグラフである。
【図８】試験結果を示すグラフである。
【図９】（ａ）従来の半導体装置の一例を示す部分切欠斜視図であり、（ｂ）従来の半導体装置の要部を示す断面図である。
【図１０】従来の半導体装置において配線間に生じる磁場を示す模式図である。
【符号の説明】
【００４６】
１  半導体基板、２  電極、３  パッシベーション膜、５  開口部、１０  半導体装置、１１  絶縁樹脂層、１２  第一の磁性層、１３  配線層、１３ａ  インダクタ（誘導素子）、１４  第二の磁性層。
【図１】
2007019333.tif 000004
【図２】
2007019333.tif 000005
【図３】
2007019333.tif 000006
【図４】
2007019333.tif 000007
【図５】
2007019333.tif 000008
【図６】
2007019333.tif 000009
【図７】
2007019333.tif 000010
【図８】
2007019333.tif 000011
【図９】
2007019333.tif 000012
【図１０】
2007019333.tif 000013