(57)【要約】【課題】出力段のＭＯＳトランジスタのクリップ状態を、簡単な構成で、最大出力を損ねることなく、かつ高速に検出することを特徴とする。【解決手段】ソースが電源電圧の供給ノードに接続され、ドレインが出力端子に接続されたＰチャネルの出力ＭＯＳトランジスタ１１と、ドレインの出力端子に接続され、ソースが接地電圧の供給ノードに接続されたＮチャネルの出力ＭＯＳトランジスタ１２と、帰還回路１３と、駆動回路１４と、入力信号及び帰還回路の出力信号が供給され、両信号から駆動回路を制御する信号を出力する入力回路１５と、ソースが出力ＭＯＳトランジスタ１１のドレインに接続され、ゲート端子が出力ＭＯＳトランジスタ１１のゲート端子に接続されたＰチャネルのクリップ検出用ＭＯＳトランジスタ１６と、クリップ検出用ＭＯＳトランジスタ１６のドレインに接続されたクリップ検出端子１７を具備している。【選択図】図２
2007274481.tif 000002
【特許請求の範囲】
【請求項１】
ソース、ドレインの一方が第１の電源ノードに接続され、他方が出力端子に接続された第１極性の第１の出力ＭＯＳトランジスタと、
ソース、ドレインの一方が前記出力端子に接続され、他方が第２の電源ノードに接続された第２極性の第２の出力ＭＯＳトランジスタと、
前記出力端子に接続された帰還回路と、
前記第１、第２の出力ＭＯＳトランジスタを駆動する駆動信号を出力する駆動回路と、
入力信号及び前記帰還回路の出力信号が供給され、両信号から前記駆動回路を制御する信号を出力する入力回路と、
ソース、ドレインの一方が前記第１の出力ＭＯＳトランジスタのソース、ドレインの他方に接続され、ゲート端子が前記第１の出力ＭＯＳトランジスタのゲート端子に接続された第１極性のクリップ検出用ＭＯＳトランジスタと、
前記クリップ検出用ＭＯＳトランジスタのソース、ドレインの他方に接続されたクリップ検出端子
を具備したことを特徴とするクリップ検出回路を備えた増幅回路。
【請求項２】
前記クリップ検出用ＭＯＳトランジスタのソース、ドレインの一方と前記第１の出力ＭＯＳトランジスタのソース、ドレインの他方との間に接続された保護抵抗素子をさらに具備したことを特徴する請求項１記載のクリップ検出回路を備えた増幅回路。
【請求項３】
前記クリップ検出用ＭＯＳトランジスタのソース、ドレインの他方と前記クリップ検出端子との間にソース・ドレイン間が挿入され、ゲート端子が前記クリップ検出用ＭＯＳトランジスタのゲート端子に接続された第１極性の保護用ＭＯＳトランジスタをさらに具備したことを特徴する請求項１記載のクリップ検出回路を備えた増幅回路。
【請求項４】
ソース、ドレインの一方が第１の電源ノードに接続され、他方が出力端子に接続された第１極性の第１の出力ＭＯＳトランジスタと、
ソース、ドレインの一方が前記出力端子に接続され、他方が第２の電源ノードに接続された第２極性の第２の出力ＭＯＳトランジスタと、
一端が前記出力端子に接続された帰還回路と、
前記第１、第２の出力ＭＯＳトランジスタを駆動する駆動信号を出力する駆動回路と、
入力信号及び前記帰還回路の出力信号が供給され、両信号から前記駆動回路を制御する信号を出力する入力回路と、
ソース、ドレインの一方が前記第１の出力ＭＯＳトランジスタのソース、ドレインの他方に接続され、ゲート端子が前記第１の出力ＭＯＳトランジスタのゲート端子に接続された第１極性の第１のクリップ検出用ＭＯＳトランジスタと、
前記第１のクリップ検出用ＭＯＳトランジスタのソース、ドレインの他方に接続された第１のクリップ検出端子と、
ソース、ドレインの一方が前記第２の出力ＭＯＳトランジスタのソース、ドレインの他方に接続され、ゲート端子が前記第２の出力ＭＯＳトランジスタのゲート端子に接続された第２極性の第２のクリップ検出用ＭＯＳトランジスタと、
前記第２のクリップ検出用ＭＯＳトランジスタのソース、ドレインの他方に接続された第２のクリップ検出端子
を具備したことを特徴するクリップ検出回路を備えた増幅回路。
【請求項５】
前記第１のクリップ検出用ＭＯＳトランジスタのソース、ドレインの一方と前記第１の出力ＭＯＳトランジスタのソース、ドレインの他方との間に接続された第１の保護抵抗素子と、
前記第２のクリップ検出用ＭＯＳトランジスタのソース、ドレインの一方と前記第２の出力ＭＯＳトランジスタのソース、ドレインの他方との間に接続された第２の保護抵抗素子
をさらに具備したことを特徴する請求項４記載のクリップ検出回路を備えた増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ出力型のオーディオパワーアンプ用増幅回路に係り、特に出力段のＭＯＳトランジスタの出力信号のクリップ状態を検出するクリップ検出回路を備えた増幅回路に関する。
【背景技術】
【０００２】
クリップ検出回路を備えたオーディオパワーアンプ用増幅回路として、従来では、例えば特許文献１に記載されているものが知られている。特許文献１の図１に記載されている増幅回路は、第１の電源端子と出力端子との間にＰチャネルの出力ＭＯＳトランジスタが挿入され、出力端子と第２の電源端子との間にＮチャネルの出力ＭＯＳトランジスタが挿入され、出力段がプッシュプル構成にされている。Ｐチャネル及びＮチャネルの出力ＭＯＳトランジスタのゲート端子はドライブアンプで駆動される。出力端子とドライブアンプとの間には帰還回路が設けられている。また、Ｐチャネル側の出力ＭＯＳトランジスタのゲート端子には、ゲートクランプ用のｎｐｎトランジスタのエミッタが接続されている。このｎｐｎトランジスタのベースには基準電圧が印加されており、コレクタからクリップ検出信号が取り出される。
【０００３】
このような構成の増幅回路において、ドライブアンプに入力される入力信号が大きくなり、Ｐチャネル側の出力ＭＯＳトランジスタの出力信号がクリップした場合は、帰還回路の作用によりＰチャネルの出力ＭＯＳトランジスタのゲート端子の電位が下げられる。これにより、ゲートクランプ用のｎｐｎトランジスタがオン状態にされ、クリップ検出信号が出力される。
【０００４】
ところで、スピーカーを大電流で駆動する場合には、出力ＭＯＳトランジスタとして大きな面積のトランジスタが使用される。大面積のトランジスタは大きなゲート容量を有する。数Ａ乃至１０Ａ程度の大電流を流すことができるＭＯＳトランジスタには、数百ｐＦ程度の大きなゲート容量が存在することが知られている。出力信号のクリップ時、Ｐチャネルの出力ＭＯＳトランジスタのゲート電位の下降速度は、ドライブアンプの駆動電流とＰチャネルの出力ＭＯＳトランジスタのゲート容量で決定される。ゲートクランプ用のトランジスタがオン状態になるためには、Ｖgs(Pch)≧Ｖref＋ＶbeとなるまでＰチャネルの出力ＭＯＳトランジスタのゲート・ソース間容量が充電される必要がある。なお、Ｖgs(Pch)はＰチャネルの出力ＭＯＳトランジスタのゲート・ソース間電圧、Ｖrefはゲートクランプ用のｎｐｎトランジスタのベースに印加される基準電圧、Ｖbeはｎｐｎトランジスタのベース・エミッタ間電圧である。例えば、出力ＭＯＳトランジスタのゲート容量Ｃgを500ｐＦ、ドライブアンプの駆動電流Ｉgを500μＡとし、Ｖgs(Pch)を５Ｖまで放電させるのに要する時間ｔは次の（１）式で与えられる。
【０００５】
ｔ＝Ｃg・Ｖgs／Ｉg＝500ｐＦ・５Ｖ／500μＡ＝５（μｓ）…  …（１）
つまり、Ｐチャネル側の出力ＭＯＳトランジスタがクリップした後からクリップが検出されるまでに５μｓもの遅延時間が生じる。
【０００６】
このように、従来の増幅回路では、出力ＭＯＳトランジスタのクリップ状態を正確に、かつ高速に検出することに不向きである。上記の遅延時間を最小限に抑えるには、基準電圧Ｖrefを小さくする、あるいはドライブアンプの駆動電流を増やす必要がある。しかし、Ｖrefを小さくすると出力ＭＯＳトランジスタのゲート・ソース間最大電圧を小さくすることになるので、出力ＭＯＳトランジスタのオン抵抗を十分に低くすることができずに、最大出力を大きく取ることができない。他方、ドライブアンプの駆動電流を増やすためには、ドライブアンプの回路面積を大きくする必要があり、集積回路する際にチップサイズが大きくなるという欠点がある。
【特許文献１】特開２００３−２２４４３６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は上記のような事情を考慮してなされたものであり、その目的は、簡易な構成でＭＯＳ出力型増幅回路の出力クリップ状態を、最大出力を損ねることなく、また集積回路化する際にチップサイズを増大させずに、高速かつ正確に検出できるクリップ検出回路を備えた増幅回路を提供することである。
【課題を解決するための手段】
【０００８】
この発明に係るクリップ検出回路を備えた増幅回路は、ソース、ドレインの一方が第１の電源ノードに接続され、他方が出力端子に接続された第１極性の第１の出力ＭＯＳトランジスタと、ソース、ドレインの一方が前記出力端子に接続され、他方が第２の電源ノードに接続された第２極性の第２の出力ＭＯＳトランジスタと、一端が前記出力端子に接続された帰還回路と、前記第１、第２の出力ＭＯＳトランジスタを駆動する駆動信号を出力する駆動回路と、入力信号及び前記帰還回路の出力信号が供給され、両信号から前記駆動回路を制御する信号を出力する入力回路と、ソース、ドレインの一方が前記第１の出力ＭＯＳトランジスタのソース、ドレインの他方に接続され、ゲート端子が前記第１の出力ＭＯＳトランジスタのゲート端子に接続された第１極性のクリップ検出用ＭＯＳトランジスタと、前記クリップ検出用ＭＯＳトランジスタのソース、ドレインの他方に接続されたクリップ検出端子を具備している。
【発明の効果】
【０００９】
この発明によれば、簡易な構成でＭＯＳ出力型増幅回路の出力クリップ状態を、最大出力を損ねることなく、また集積回路化する際にチップサイズを増大させずに、高速かつ正確に検出できるクリップ検出回路を備えた増幅回路を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照してこの発明を実施の形態により説明する。なお、各実施の形態の説明に当たり、対応する箇所には同じ符号を付して重複する説明は避ける。
【００１１】
図１はこの発明をBTL（bridge tied load）方式の増幅回路に実施した場合の、増幅回路とスピーカーとの接続関係を示している。第１の増幅回路１０ａの入力端子には入力信号INが供給される。第２の増幅回路１０ｂの入力端子には入力信号INの逆相の信号/INが供給される。上記両増幅回路１０ａ、１０ｂの出力端子相互間にスピーカー３０が接続されている。スピーカー３０は、互いに逆相の信号を出力する２個の増幅回路によって駆動される。以下、BTL方式の増幅回路の種々の実施の形態について説明する。
【００１２】
（第１の実施の形態）
図２は、この発明の第１の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、出力信号が電源電圧側にクリップしたことを検出するクリップ検出回路を備えており、ソースが電源電圧Ｖccの供給ノード（第１の電源ノード）に接続され、ドレインが出力端子OUTに接続されたＰチャネルの出力ＭＯＳトランジスタ１１と、ドレインが出力端子OUTに接続され、ソースが接地電圧GNDの供給ノード（第２の電源ノード）に接続されたＮチャネルの出力ＭＯＳトランジスタ１２と、出力端子OUTに接続された帰還回路１３と、出力ＭＯＳトランジスタ１１、１２の各ゲート端子を駆動する駆動信号を出力する駆動回路１４と、入力信号IN及び帰還回路１３の出力信号FBが供給され、両信号から駆動回路１４を制御する信号を出力する入力回路１５と、ソースが出力ＭＯＳトランジスタ１１のドレインに接続され、ゲート端子が出力ＭＯＳトランジスタ１１のゲート端子に接続されたＰチャネルのクリップ検出用ＭＯＳトランジスタ１６と、クリップ検出用ＭＯＳトランジスタ１６のドレインに接続されたクリップ検出端子１７を備えている。出力端子OUTには、図１中に示したスピーカー３０の一端が接続される。
【００１３】
ここで、出力段に設けられたＰチャネル及びＮチャネルからなる出力ＭＯＳトランジスタ１１、１２を含む図２中の全ての回路は１個の半導体チップ上に集積されている。また、Ｐチャネルの出力ＭＯＳトランジスタ１１とクリップ検出用ＭＯＳトランジスタ１６とは閾値電圧が等しいとする。
【００１４】
次に、上記構成でなる増幅回路の動作を説明する。いま、入力信号INの電圧レベルが小さく、Ｐチャネルの出力ＭＯＳトランジスタ１１が飽和領域で動作しており、出力端子OUTがＶccレベル側にクリップしていない場合、Ｐチャネルの出力ＭＯＳトランジスタ１１のゲート端子の電位が、出力端子OUTの電位よりも十分に高い電位となるように帰還回路１３、駆動回路１４及び入力回路１５が設定されているとする。この場合、クリップ検出用ＭＯＳトランジスタ１６では、ゲート端子の電位がソース電位よりも高くなるので、ＭＯＳトランジスタ１６のソース、ドレイン間にチャネルは発生せず、クリップ検出用ＭＯＳトランジスタ１６はオフ状態になる。従って、クリップ検出端子１７には電流が流れず、クリップ検出端子１７に接続される回路では非クリップ状態であることを検出できる。
【００１５】
一方、入力信号INの電圧レベルが大きくなり、出力端子OUTがＶccレベル側にクリップした場合、帰還回路１３の作用により、Ｐチャネルの出力ＭＯＳトランジスタ１１のゲート端子の電位が十分に下降するように駆動回路１４が動作する。すなわち、クリップ状態になると、Ｐチャネル側の出力ＭＯＳトランジスタ１１がリニア領域で動作するため、出力ＭＯＳトランジスタ１１のゲート端子の電位よりも出力端子OUTの電位が高い状態となる。このとき、クリップ検出用ＭＯＳトランジスタ１６では、ゲート端子の電位よりもソース電位が高くなり、ＭＯＳトランジスタ１６のソース、ドレイン間にチャネルが発生し、クリップ検出用ＭＯＳトランジスタ１６がオン状態になる。このとき、クリップ検出端子１７に電流が流れるので、クリップ検出端子１７に接続される回路ではクリップ状態が発生したことを検出できる。
【００１６】
ここで、出力端子OUTのクリップ状態を検出して、検出端子１７からクリップ検出信号を出力するための条件を求める。出力ＭＯＳトランジスタ１１のゲート・ソース間電圧をＶgs(11)、ドレイン・ソース間電圧をＶds(11)、クリップ検出用ＭＯＳトランジスタ１６のゲート・ソース間電圧をＶgs(16)、クリップ検出用ＭＯＳトランジスタ１６の閾値電圧をＶth(16)とすると、クリップ検出用ＭＯＳトランジスタ１６がオンするための条件は下記の（２）式で与えられる。
【００１７】
Ｖgs(11)−Ｖds(11)＞Ｖth(16)  …  （２）
上記（２）式を変形すると下記の（３）式が得られる。
【００１８】
Ｖds(11)＜Ｖgs(11)−Ｖth(16)  …  （３）
出力端子OUTがＶccレベル側にクリップするということは、Ｐチャネル側の出力ＭＯＳトランジスタ１１の動作状態が飽和領域からリニア領域に遷移することであるので、Ｖccレベル側へのクリップ状態とはすなわち、下記の（４）式を満たす電位関係となることである。
【００１９】
Ｖds(11)＜Ｖgs(11)−Ｖth(11)  …  （４）
ただし、Ｖth(11)は出力ＭＯＳトランジスタ１１の閾値電圧である。ここで、（３）、（４）式に注目すると、ＰチャネルのＭＯＳトランジスタ１１、１６の閾値電圧Ｖth(16)、Ｖth(11)は同じ値なので、Ｐチャネル側の出力ＭＯＳトランジスタ１１がクリップ状態になり、飽和領域からリニア領域に遷移すると、クリップ検出用ＭＯＳトランジスタ１６が直ちにオン状態になり、クリップ状態を高速に検出することができる。
【００２０】
すなわち、回路を集積化する際、閾値電圧が揃うようにＭＯＳトランジスタ１１、１６の素子を適切に選択すれば、出力ＭＯＳトランジスタ１１がクリップする動作をクリップ検出用ＭＯＳトランジスタ１６で正確に検出することができる。例えば、出力ＭＯＳトランジスタ１１がＰチャネルのものであれば、クリップ検出用ＭＯＳトランジスタ１６もＰチャネルのものを選択することで、これを実現することができる。
【００２１】
図３は、出力段のＰチャネル側の出力ＭＯＳトランジスタがクリップした場合とクリップしない場合の各ノードの電位を、第１の実施形態の増幅回路と従来回路とで比較して示している。図中、Ａはクリップしない場合の出力段のＰチャネル側の出力ＭＯＳトランジスタのゲート電位の変化を示しており、Ｂはクリップした場合の出力段のＰチャネル側の出力ＭＯＳトランジスタのゲート電位の変化を示している。従来の増幅回路では、出力端子の信号がクリップした直後から出力ＭＯＳトランジスタのゲート電位Ｂが前述したように順次低下していく。なお、実線は従来回路のゲート電位、波線は第１の実施形態回路のゲート電位を示している。従来回路では、ゲート電位ＢがＶccから例えば５Ｖだけ低い電位に達すると、ゲートクランプ用のｎｐｎトランジスタがオン状態となり、クリップ状態が検出される。
【００２２】
これに対し、第１の実施形態の増幅回路では、出力ＭＯＳトランジスタ１１がクリップすると、すなわち出力ＭＯＳトランジスタ１１が飽和領域からリニア領域に遷移すると同時に、クリップ検出用ＭＯＳトランジスタ１６がオン状態になる。
【００２３】
図４は、図３の一部を抽出し、拡大して示している。従来の増幅回路においてクリップ状態が検出されるタイミングｔ２に比べて、第１の実施形態の増幅回路においてクリップ状態が検出されるタイミングｔ１が速くなっている。
【００２４】
このように、第１の実施の形態の増幅回路では、出力ＭＯＳトランジスタ１１のクリップ状態を正確にかつ高速に検出することができる。また、クリップ検出用ＭＯＳトランジスタ１６が動作しても、出力ＭＯＳトランジスタ１１のゲート及びソースの電圧振幅を制限するわけではないので、クリップ検出時においても、帰還作用により、出力ＭＯＳトランジスタ１１のゲート・ソース間電圧を十分に大きくすることができる。このため、出力ＭＯＳトランジスタ１１のオン抵抗を十分に低くすることができ、最大出力を大きくすることができる。
【００２５】
さらに、クリップ状態を検出するために１個のＭＯＳトランジスタ１６を追加するだけでよく、駆動回路１５の駆動電流を増やす必要がないので、駆動回路１５の面積を大きくする必要がなく、チップサイズが大きくなることを防ぐことができる。
【００２６】
（第２の実施の形態）
図５は、この発明の第２の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、図２に示す第１の実施の形態に係る増幅回路と同様に、出力信号が電源電圧側にクリップしたことを検出するクリップ検出回路を備えている。第２の実施形態の増幅回路が第１の実施の形態のものと異なる点は、クリップ検出用ＭＯＳトランジスタ１６のソースと出力ＭＯＳトランジスタ１１のドレインとの間に保護抵抗素子１８が接続されていることである。
【００２７】
出力端子OUTに接続されている出力ＭＯＳトランジスタ１１、１２は、大電流を取り扱うために大面積のものが使用される。これに対し、クリップ検出用ＭＯＳトランジスタ１６は、クリップ状態を検出するだけなので、小面積のものが使用される。小面積のトランジスタは一般に耐圧が低い。クリップ検出用ＭＯＳトランジスタ１６は出力端子OUTに直接に接続されているので、出力端子OUTに大きなサージ電圧が印加されると容易に破壊される。
【００２８】
そこで、第２の実施形態では、トランジスタ１６のソースと、出力ＭＯＳトランジスタ１１のドレインつまり出力端子OUTとの間に保護抵抗素子１８を接続することにより、クリップ検出用ＭＯＳトランジスタ１６をサージ電圧による破壊から保護することができるという効果がさらに得られる。
【００２９】
（第３の実施の形態）
図６は、この発明の第３の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、図２に示す第１の実施の形態に係る増幅回路と同様に、出力信号が電源電圧側にクリップしたことを検出するクリップ検出回路を備えている。第３の実施形態の増幅回路が第１の実施の形態のものと異なる点は、クリップ検出用ＭＯＳトランジスタ１６のドレインとクリップ検出端子１７との間にＰチャネルの保護用のＭＯＳトランジスタ１９のソース、ドレイン間が挿入されていることである。そして、この保護用のＭＯＳトランジスタ１９のゲート端子は、クリップ検出用ＭＯＳトランジスタ１６のゲート端子に共通に接続されている。
【００３０】
クリップ検出用ＭＯＳトランジスタ１６のドレイン・ソース間耐圧、あるいはゲート耐圧が低い場合、出力端子OUTに大きなサージ電圧が印加されると、ＭＯＳトランジスタ１６が容易に破壊される。第３の実施形態では、クリップ検出用ＭＯＳトランジスタ１６のドレイン・ソース間に対して保護用のＭＯＳトランジスタ１９のドレイン・ソース間を直列に接続することにより、クリップ検出用ＭＯＳトランジスタ１６をサージ電圧による破壊から保護することができるという効果がさらに得られる。
【００３１】
（第４の実施の形態）
図７は、この発明の第４の実施の形態に係る増幅回路の回路構成を示している。第１乃至第３の実施の形態に係る増幅回路では、いずれも出力段のＰチャネル側の出力ＭＯＳトランジスタ１１がクリップしたことを検出している。これに対して、第４の実施の形態に係る増幅回路では、出力段のＮチャネル側の出力ＭＯＳトランジスタ１２のクリップ状態を検出するようにしたものである。すなわち、この増幅回路は、出力信号が接地電圧側にクリップしたことを検出するクリップ検出回路を備えている。
【００３２】
第４の実施形態の増幅回路が第１の実施の形態のものと異なる点は、クリップ検出用ＭＯＳトランジスタとして出力ＭＯＳトランジスタ１２と同じＮチャネルのＭＯＳトランジスタ２０が使用されていることである。クリップ検出用ＭＯＳトランジスタ２０のゲート端子は、出力ＭＯＳトランジスタ１２のゲート端子に接続されている。
【００３３】
第４の実施の形態の増幅回路は、図２に示す第１の実施の形態の増幅回路と比べ、ＰチャネルのＭＯＳトランジスタがＮチャネルのＭＯＳトランジスタに変わっただけであり、その動作は第１の実施の形態から容易に類推できるので、説明を省略する。
【００３４】
第４の実施の形態の増幅回路では、出力ＭＯＳトランジスタ１２のクリップ状態を正確にかつ高速に検出することができる。また、クリップ検出用ＭＯＳトランジスタ２０が動作しても、出力ＭＯＳトランジスタ１２のゲート及びソースの電圧振幅を制限するわけではないので、クリップ検出時においても、帰還作用により、出力ＭＯＳトランジスタ１２のゲート・ソース間電圧を十分に大きくすることができる。このため、出力ＭＯＳトランジスタ１２のオン抵抗を十分に低くすることができ、最大出力を大きくすることができる。さらに、クリップ状態を検出するために１個のＭＯＳトランジスタ２０を追加するだけでよく、駆動回路１４の駆動電流を増やす必要がないので、駆動回路１４の面積を大きくする必要がなく、チップサイズが大きくなることを防ぐことができる。
【００３５】
（第５の実施の形態）
図８は、この発明の第５の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、図７に示す第４の実施の形態に係る増幅回路と同様に、出力信号が接地電圧側にクリップしたことを検出するクリップ検出回路を備えている。そして、第２の実施の形態の増幅回路と同様に、クリップ検出用ＭＯＳトランジスタ２０のソースと出力ＭＯＳトランジスタ１２のドレインとの間に保護抵抗素子２１が接続されている。
【００３６】
第５の実施の形態に係る増幅回路では、第２の実施の形態と同様に、クリップ検出用ＭＯＳトランジスタ２０をサージ電圧による破壊から保護することができるという効果がさらに得られる。
【００３７】
（第６の実施の形態）
図９は、この発明の第６の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、図７に示す第４の実施の形態に係る増幅回路と同様に、出力信号が接地電圧側にクリップしたことを検出するクリップ検出回路を備えている。そして、第３の実施の形態の増幅回路と同様に、クリップ検出用ＭＯＳトランジスタ２０のドレインとクリップ検出端子１７との間にＮチャネルの保護用のＭＯＳトランジスタ２２のソース・ドレイン間が接続されている。保護用のＭＯＳトランジスタ２２のゲート端子は、クリップ検出用ＭＯＳトランジスタ２０のゲート端子に共通に接続されている。
【００３８】
第６の実施の形態に係る増幅回路では、第３の実施の形態と同様に、クリップ検出用ＭＯＳトランジスタ２０をサージ電圧による破壊から保護することができるという効果がさらに得られる。
【００３９】
（第７の実施の形態）
図１０はこの発明をSEPP（single ended push-pull）方式の増幅回路に実施した場合の、増幅回路とスピーカーとの接続関係を示している。増幅回路１０の入力端子には入力信号INが供給される。増幅回路１０の出力端子にはスピーカー３０の一端が接続されている。スピーカー３０の他端はコンデンサを介して接地電圧GNDの供給ノードに接続されている。入力信号INが増幅回路１０によって増幅され、スピーカー３０に供給される。
【００４０】
先に説明したBTL方式の増幅回路では、出力段のＰチャネル側及びＮチャネル側の出力ＭＯＳトランジスタのうちいずれか一方のトランジスタのクリップ状態が検出できればよい。これに対して、SEPP方式の増幅回路では、出力段のＰチャネル側及びＮチャネル側の両方のトランジスタのクリップ状態を検出する必要がある。そこで、次にSEPP方式の増幅回路の実施の形態について説明する。
【００４１】
図１１は、この発明の第７の実施の形態に係る増幅回路の回路構成を示している。この増幅回路は、出力信号が電源電圧側及び接地電圧側にクリップしたことを検出するクリップ検出回路を備えている。第７の実施の形態に係る増幅回路は、図２に示す第１の実施の形態に係る増幅回路の構成に加えて、図７に示す第４の実施の形態に係る増幅回路中のＮチャネルのクリップ検出用ＭＯＳトランジスタ２０が設けられている。
【００４２】
ただし、クリップ検出端子は、Ｐチャネルのクリップ検出用ＭＯＳトランジスタ１６のドレインが接続される第１のクリップ検出端子１７ａと、Ｎチャネルのクリップ検出用ＭＯＳトランジスタ２０のドレインが接続される第２のクリップ検出端子１７ｂとに分けられている。
【００４３】
第７の実施の形態では、出力段のＰチャネル側の出力ＭＯＳトランジスタ１１が電源電圧Ｖcc側にクリップすると、前述したようにこのクリップ状態がＰチャネルのクリップ検出用ＭＯＳトランジスタ１６により直ちに検出され、第１のクリップ検出端子１７ａからクリップ検出信号が出力される。また、出力段のＮチャネル側の出力ＭＯＳトランジスタ１２が接地電圧GND側にクリップすると、このクリップ状態がＮチャネルのクリップ検出用ＭＯＳトランジスタ２０により直ちに検出され、第２のクリップ検出端子１７ｂからクリップ検出信号が出力される。
【００４４】
なお、第１、第２のクリップ検出端子１７ａ、１７ｂのクリップ信号を論理回路に入力して論理合成を行い、２つのクリップ検出信号から１つのクリップ検出信号を生成するようにしてもよい。また、第２及び第５の実施形態と同様に、Ｐチャネル及びＮチャネルのクリップ検出用ＭＯＳトランジスタ１６、２０のソースとＰチャネル側及びＮチャネル側の出力ＭＯＳトランジスタ１１、１２のドレインとの間に保護抵抗素子をそれぞれ接続するように回路接続を変更してもよく、さらには第３及び第６の実施形態と同様に、Ｐチャネル及びＮチャネルのクリップ検出用ＭＯＳトランジスタ１６、２０のドレインと第１、第２のクリップ検出端子１７ａ、１７ｂとの間にＰチャネル及びＮチャネルの保護用のＭＯＳトランジスタのソース・ドレイン間をそれぞれ接続するように回路接続を変更してもよい。
【００４５】
次に、上記各実施の形態における入力回路１５、駆動回路１４、及び帰還回路１３の具体的な回路例について説明する。図１２（ａ）は入力回路１５の一具体例を示している。入力回路１５は、ベースに入力信号IN及び帰還回路１３の出力信号FBがそれぞれ供給される一対のｐｎｐトランジスタ４１、４２からなる差動入力段と、一対のｎｐｎトランジスタ４３、４４からなるカレントミラー型負荷と、電流原４５とから構成されている。トランジスタ４２及び４４のコレクタが共通に接続されているノードに入力回路１５の出力端子４６が設けられている。
【００４６】
すなわち、この入力回路１５は、入力信号INと帰還回路１３の出力信号FBとの差に応じた信号を出力端子４６から出力する。
【００４７】
図１２（ｂ）は駆動回路１４の一具体例を示している。駆動回路１４は、入力回路１５の出力信号の電位をシフトして互いに電位が異なる２つの信号を出力するものであり、ベースが入力端子５１に接続され、エミッタが接地電位GNDの供給ノードに接続されたｎｐｎトランジスタ５２と、一端が電源電圧Ｖccの供給ノードに接続された電流原５３と、この電流原５３の他端とトランジスタ５２のコレクタとの間に順方向にかつ直列に挿入された２個のダイオード素子５４、５５と、ベースが上記電流原５３と一方のダイオード素子５４のアノードとの共通接続ノードに接続されたｎｐｎトランジスタ５６と、このトランジスタ５６のコレクタと電源電圧Ｖccの供給ノードとの間に接続された負荷素子５７と、ベースが他方のダイオード素子５５のカソードとトランジスタ５２のコレクタとの共通接続ノードに接続され、エミッタがトランジスタ５６のエミッタと共通に接続されたｐｎｐトランジスタ５８と、このトランジスタ５８のコレクタと接地電圧GNDの供給ノードとの間に接続された負荷素子５９と、トランジスタ５６、５８のエミッタ共通接続ノードと電源電圧Ｖcc及び接地電圧GNDの中間電位の供給ノードとの間に接続された負荷素子６０とから構成されている。なお、上記負荷素子５７、５９、６０として例えば抵抗素子やトランジスタなどが使用できる。
【００４８】
トランジスタ５６のコレクタには第１の出力端子６１が設けられており、この第１の出力端子６１には各実施の形態の増幅回路内のＰチャネル側の出力ＭＯＳトランジスタ１１のゲート端子が接続される。トランジスタ５８のコレクタには第２の出力端子６２が設けられており、この第２の出力端子６２には各実施の形態の増幅回路内のＮチャネル側の出力ＭＯＳトランジスタ１２のゲート端子が接続される。
【００４９】
図１２（ｃ）は帰還回路１３の一具体例を示している。帰還回路１３は、各実施の形態の増幅回路の出力端子OUTと接地電圧GNDの供給ノードとの間に直列に接続された一対の抵抗素子６３、６４により構成されている。すなわち、帰還回路１３は、出力端子OUTの電圧を一対の抵抗素子６３、６４の抵抗比に応じて分割する抵抗分割回路であり、帰還信号FBは抵抗素子６３、６４の直列接続ノードから出力される。
【００５０】
なお、図１２（ａ）〜（ｃ）に示した各回路はいずれもその一例を示すものにすぎず、同様の機能を有するものであればどのような構成のものであっても使用できる。
【００５１】
図１３は、この発明の増幅回路の応用例の構成を示している。増幅回路の出力段のトランジスタにクリップが発生すると、増幅回路に接続されたスピーカーで不快音が発生する、スピーカーが破損するなどの問題が生じる。
【００５２】
そこで、図１３に示す応用例回路では、増幅回路１０のクリップ検出端子１７から出力されるクリップ検出信号をボリューム制御回路７０に供給し、増幅回路１０の前段に設けられているプリアンプ８０をボリューム制御回路７０の出力で制御するようにしている。すなわち、上記各実施形態の増幅回路１０を用いて、クリップ検出時にプリアンプ８０の出力電圧が抑制されるようにボリューム制御を行うことにより、クリップ状態が発生したときにスピーカー３０で不快音が発生することが防止でき、また、スピーカー３０の破損を未然に防ぐことができる。
【図面の簡単な説明】
【００５３】
【図１】この発明をBTL方式の増幅回路に実施した場合の増幅回路とスピーカーとの接続関係を示す回路図。
【図２】この発明の第１の実施の形態に係る増幅回路の回路図。
【図３】出力段のＰチャネル側の出力ＭＯＳトランジスタがクリップする場合の各ノードの電位を第１の実施形態の増幅回路と従来回路とで比較して示す波形図。
【図４】図３の一部を抽出しかつ拡大して示す波形図。
【図５】この発明の第２の実施の形態に係る増幅回路の回路図。
【図６】この発明の第３の実施の形態に係る増幅回路の回路図。
【図７】この発明の第４の実施の形態に係る増幅回路の回路図。
【図８】この発明の第５の実施の形態に係る増幅回路の回路図。
【図９】この発明の第６の実施の形態に係る増幅回路の回路図。
【図１０】この発明をSEPP方式の増幅回路に実施した場合の増幅回路とスピーカーとの接続関係を示す回路図。
【図１１】この発明の第７の実施の形態に係る増幅回路の回路図。
【図１２】各実施の形態における入力回路、駆動回路、及び帰還回路の具体的な回路図。
【図１３】この発明の増幅回路の応用例の構成を示すブロック図。
【符号の説明】
【００５４】
１０、１０ａ、１０ｂ…増幅回路、１１…Ｐチャネルの出力ＭＯＳトランジスタ、１２…Ｐチャネルの出力ＭＯＳトランジスタ、１３…帰還回路、１４…駆動回路、１５…入力回路、１６…Ｐチャネルのクリップ検出用ＭＯＳトランジスタ、１７、１７ａ、１７ｂ…クリップ検出端子、１８、２１…保護抵抗素子、１９…Ｐチャネルの保護用のＭＯＳトランジスタ、２０…Ｎチャネルのクリップ検出用ＭＯＳトランジスタ、２２…Ｎチャネルの保護用のＭＯＳトランジスタ。
【図１】
2007274481.tif 000003
【図２】
2007274481.tif 000004
【図３】
2007274481.tif 000005
【図４】
2007274481.tif 000006
【図５】
2007274481.tif 000007
【図６】
2007274481.tif 000008
【図７】
2007274481.tif 000009
【図８】
2007274481.tif 000010
【図９】
2007274481.tif 000011
【図１０】
2007274481.tif 000012
【図１１】
2007274481.tif 000013
【図１２】
2007274481.tif 000014
【図１３】
2007274481.tif 000015