(57)【要約】【課題】  全体の処理能力を低下させることなく、必要とする回路資源を少なくできるデータ処理装置を提供する。【解決手段】  複数の素子を適宜組み合わせて構成される回路が所定のプログラムに基づいて変更され、異なる機能を選択的に実行可能に構成された動的再構成可能デバイスを用いて画像処理を実行するに際し、画像処理を構成する４つ処理のうち、扱うデータの個数が多く長い処理時間を必要とする前処理５０及び非線形変換処理５６を実行する回路を、１つの盤面にまとめて実装すると共に、扱うデータの個数が少なく処理時間が短い処理については順次単独で実装するように、コントローラ２０により前記回路構成を組み換える。【選択図】        図１
2007058662.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子を適宜組み合わせて構成される回路が所定のプログラムに基づいて変更され、異なる機能を選択的に実行可能に構成された動的再構成可能デバイスを用いたデータ処理装置であって、
処理機能を構成する複数の処理のうち、所定以上の負担がかかる処理を、前記動的再構成可能デバイスの１つの盤面にまとめて実装すると共に、他の処理については順次単独で前記動的再構成可能デバイスに実装するように前記回路構成を組み換える組み換え手段を備えたことを特徴とするデータ処理装置。
【請求項２】
前記組み換え手段は、回路構成が複雑な処理について、時系列的にさらに小さな処理単位に分割し、分割した処理単位に応じて前記回路構成を順次組み換えることを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記処理機能は、画像データを整形する前処理、画像の中から特徴量を抽出する抽出処理、特徴量に対する分析計算処理、分析計算の結果として得られたパラメータを用いた画素値に対する画素値計算処理により構成される画像処理を含み、
前記組み換え手段は、前記画像処理を実行する際に、前記分析計算処理を時系列的にさらに小さな処理単位に分割した回路を順次実装する一方、前記前処理及び前記画素値計算処理をそれぞれ実行する回路をまとめて１つの盤面に実装する
ことを特徴とする請求項２記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動的再構成可能なデバイスを用いたデータ処理装置に関するものである。
【背景技術】
【０００２】
近年、複数のエレメントの接続関係をプログラムにより書き替え可能に構成された動的再構成可能なデバイスが提案されている。
【０００３】
この種の動的再構成可能なデバイスでは、必要とされる処理機能毎に回路構成を書き替えることによって、必要なときに必要な機能をチップ上に実現させることができる。
【０００４】
また、このようなデバイスに、データ処理、画像処理などのアルゴリズムを実装する場合に、処理内容を複数のモジュールに分割し、それぞれのモジュールを時系列的に順々に書き替えて処理を進めることによって、１つのまとまった機能を実行させることが提案されている（例えば、非特許文献１参照。）。
【非特許文献１】雑誌「デザインウェーブマガジン  ２００４年８月号」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術によれば、１度に必要とされる回路資源の分量は少なくてすむが、１モジュールの処理が終わらないと回路を書き替えて次の処理に移れないので、全体としての処理速度が低下する、という問題点があった。
【０００６】
例えば、回路をほぼ均等に３分割すると、必要な回路資源は１／３ですむが、それぞれのモジュールが同じような処理時間を必要とするならば、全ての処理をパイプライン的に動作させる場合と比較して、処理能力が１／３になってしまう。
【０００７】
本発明は上記問題点を解決するためになされたものであり、全体の処理能力を低下させることなく、必要とする回路資源を少なくできるデータ処理装置を提供することが目的である。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１の発明は、複数の素子を適宜組み合わせて構成される回路が所定のプログラムに基づいて変更され、異なる機能を選択的に実行可能に構成された動的再構成可能デバイスを用いたデータ処理装置であって、処理機能を構成する複数の処理のうち、所定以上の負担がかかる処理を、前記動的再構成可能デバイスの１つの盤面にまとめて実装すると共に、他の処理については順次単独で前記動的再構成可能デバイスに実装するように前記回路構成を組み換える組み換え手段を備えたことを特徴としている。
【０００９】
請求項１記載の発明によれば、複数の素子を適宜組み合わせて構成される回路が所定のプログラムに基づいて変更され、異なる機能を選択的に実行可能に構成された動的再構成可能デバイスを用いたデータ処理装置において、処理機能を複数の処理に分割して、それぞれの処理を実行する回路を順次実装するが、所定以上の負担がかかる処理を、前記動的再構成可能デバイスの１つの盤面にまとめて実装するようにしているので、処理時間の長い盤面が複数になることを防ぐことができる。
【００１０】
また、他の処理については順次単独で前記動的再構成可能デバイスに実装するようにしているので、全体の処理能力を低下させることなく、必要とする回路資源を少なくできる。
【００１１】
なお、一の処理機能を構成する各処理の負担は、それぞれ扱うデータの個数や処理時間等により導出することができる。例えば、一の処理機能を構成する処理同士を互いに比較して、相対的に扱うデータの個数が多く長い処理時間を必要とする処理を所定以上の負担がかかる処理とし、相対的に扱うデータの個数が少なく処理時間が短い処理を他の処理とすることができる。また、負担を表す量に絶対的な閾値を設けて、当該閾値よりも負担が大きい処理を所定以上の負担がかかる処理として適用してもよいし、一の処理機能を構成する処理同士を互いに比較して相対的に負担がかかると判断できる処理を所定以上の負担がかかる処理として適用してもよい。
【００１２】
また、本発明は、請求項２記載の発明のように、前記組み換え手段は、回路構成が複雑な処理について、時系列的にさらに小さな処理単位に分割し、分割した処理単位に応じて前記回路構成を順次組み換えることが好ましい。
【００１３】
さらに、本発明は、請求項３記載の発明のように、前記処理機能は、画像データを整形する前処理、画像の中から特徴量を抽出する抽出処理、特徴量に対する分析計算処理、分析計算の結果として得られたパラメータを用いた画素値に対する画素値計算処理により構成される画像処理を含み、前記組み換え手段は、前記画像処理を実行する際に、前記分析計算処理を時系列的にさらに小さな処理単位に分割した回路を順次実装する一方、前記前処理及び前記画素値計算処理をそれぞれ実行する回路をまとめて１つの盤面に実装するように構成してもよい。
【００１４】
以下、本発明の基礎となる動的再構成可能デバイスの基本的原理を説明する。
【００１５】
動的再構成可能デバイスとは、ソフトウェアプログラムの処理内容をハードウェアにマッピングしやすくしたものであり、ＬＳＩの中に演算器（ＡＬＵ）の２次元アレイ構造が組み込まれている。さらに、複数のＡＬＵ単位にブロックを構成し、ＬＳＩが稼動している最中にプログラムに基づいて随時各ＡＬＵ間及び各ブロック間の接続を動的に切り替えることを可能としたものである。なお、演算器（ＡＬＵ）が本発明の請求項１に記載した「素子」に相当する。
【発明の効果】
【００１６】
以上説明した如く本発明は、回路構成を随時組み換えることができる動的再構成可能デバイスを用いてデータ処理を実行するに際し、処理機能を構成する複数の処理のうち、扱うデータの個数が多く長い処理時間を必要とする処理を、前記動的再構成可能デバイスの１つの盤面にまとめて実装すると共に、扱うデータの個数が少なく処理時間が短い処理については順次単独で前記動的再構成可能デバイスに実装するように前記回路構成を組み替えるので、全体の処理能力を低下させることなく、必要とする回路資源を少なくできる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。まず、図１は、本実施の形態に係る画像処理システム１０の構成を示す概略図である。
【００１８】
同図に示されるように、画像処理システム１０は、画像情報取得装置１２、画像処理装置１４、画像形成装置１６を含んで構成されている。
【００１９】
画像情報取得装置１２は、例えばスキャナ等の反射原稿を読み取る画像読み取り装置が適用されるが、これに限られるものではなく、画像を入力できるものであればよい。例えば、記録メディアに記録された画像データを読み取るカードリーダ装置等でもよい。本実施形態では、画像情報取得装置１２は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各画像データ（以下、ＲＧＢ画像データという）を画像処理装置１４へ出力する。
【００２０】
同図に示されるように、画像処理装置１４は、全体の処理を制御するコントローラ２０と、記憶部２２と、回路エレメント２４と、を含んで構成されており、コントローラ２０は、記憶部２２及び回路エレメント２４と接続されている。
【００２１】
記憶部２２には、各種画像処理を実行するための処理プログラムやテーブル等が格納されており、コントローラ２０により適宜読み出される。コントローラ２０では、回路エレメント２４を用いて処理プログラムを実行し、画像情報取得装置１２により取得されたＲＧＢ画像データに各種画像処理を施す。
【００２２】
ここで、本実施の形態では、上述した回路エレメント２４として、複数のエレメントの接続関係をプログラムにより書き替え可能に構成された動的再構成可能なデバイスを適用しており、最小限の回路資源で各種処理を実行可能に構成されている。
【００２３】
また、同図に示されるように、コントローラ２０は、画像形成装置１６とも接続されており、各種画像処理済みの画像データを画像形成装置１６に入力する。なお、画像形成装置１６としては、例えば、ＣＭＹＫ画像データに基づく画像を記録用紙に印刷する印刷装置を適用することができる。この印刷装置は、例えば所謂電子写真方式により画像を形成するレーザープリンタや、インクジェットプリンタ等を用いることができる。
【００２４】
図２には、画像処理装置１４における画像処理における主な処理内容が処理の流れに沿って示されている。同図に示されるように、画像処理装置１４では、前処理５０、ヒストグラム作成処理５２、濃度分布解析処理５４及び非線形変換処理５６を含む処理が実行されるようになっている。
【００２５】
なお、本実施の形態では、画像情報取得装置１２から入力されるＲＧＢ画像データはＲＧＢ画素単位にサンプリングホールドされ、Ａ／Ｄ変換されて、不図示のバッファリングメモリに２５６ライン毎にバッファリングされる。これにより、以後の処理は２５６ライン分のデータを処理単位として実行される。
【００２６】
前処理５０では、２５６ライン分のデータに対し、１画素を構成するデータのビット並びやバイト数の変更、濃度分布歪みや空間フィルタでのノイズ除去、座標補正等で画像を整えるフィルタ処理が実行される。当該前処理５０は、回路構成は複雑ではないが、１画素単位で行う処理が含まれるため、他の処理と比較して時間がかかる。
【００２７】
次のヒストグラム作成処理５２は、原画像の濃度分布を得るため、ヒストグラムを作成する処理である。なお、ヒストグラムは、各画素について実行されるのではなく、所定の画素単位で実行され、本実施の形態では、１６点飛ばしで実行される。当該ヒストグラム作成処理５２は、回路構成は多少複雑となるが、処理に要する時間は前処理５０と比較して短い。
【００２８】
また、濃度分布解析処理５４は、計算された濃度分布つまりヒストグラムの形状から輝度信号とＲ、Ｇ、Ｂの画素値を計算するためのパラメータを算出する処理であり、回路構成は複雑であるが、比較的短いサイクルの複数の処理が含まれる。
【００２９】
非線形変換処理５６は、濃度分布解析処理５４により算出されたパラメータを用いて画素値を計算する処理であり、各画素についてそれぞれ実行されるため、前処理５０と同様、時間のかかる処理である。
【００３０】
ところで、本実施の形態では、コントローラ２０により回路エレメント２４の接続関係が適時書き替えられて、実行する処理の内容に応じた回路が実装されるようになっており、実行する処理の内容に基づいて効率よく書き替えるようになっている。
【００３１】
具体的には、各処理に要する時間及び回路規模に応じて、適宜複数の処理を組み合わせてまとめて同時に実装したり、扱うデータの個数等に応じて同時に実装する盤面の数を設定したりしている。
【００３２】
図３（Ａ）〜（Ｃ）には、本実施の形態に係る回路エレメント２４の構成パターン１〜３が示されている。以下、同図を参照して本実施の形態に係る回路エレメント２４の構成パターンについて説明する。なお、各構成パターンを示すデータは、予め記憶部２２に格納されており、前述の処理プログラムに従い順次構成パターンが読み出されて実装される。
【００３３】
同図に示されるように、本実施の形態では、３つの構成パターンを回路エレメント２４に順次再構成するようにしている。なお、画像処理の実行時には、コントローラ２０により回路エレメント２４の構成が構成パターン１、構成パターン２、構成パターン３の順に切り換えられる。
【００３４】
同図（Ａ）に示されるように、構成パターン１では、回路エレメント２４は、前処理５０を実行するための前処理回路７０と、非線形変換処理５６を実行するための画素値計算回路８２及び後述するＳＲＡＭ８０が含まれた構成とされている。
【００３５】
前処理回路７０の入力端はコントローラ２０と接続されており、画像データが２５６ライン単位で入力される。一方、前処理回路７０の出力端は、２つのバンドバッファ７２Ａ、７２Ｂに選択的に接続可能になっており、前処理回路７０では各バンドバッファ７２Ａ、７２Ｂに交互に接続が切り換えられて処理済の画像データを格納する。
【００３６】
また、画素値計算回路８２は、後述するパラメータが記憶されたＳＲＡＭ８０と接続されると共に２つのバンドバッファ７２Ａ、７２Ｂに選択的に接続可能になっており、画素値計算回路８２では、各バンドバッファ７２Ａ、７２Ｂに交互に接続が切り換えられて画像データが読み出され、ＳＲＡＭ８２に記憶されたパラメータを用いて画素値計算が実行される。
【００３７】
このように、処理内容が単純であり、回路規模の比較的小規模で、互いに並行して動作可能な２つの回路を１盤面に実装することで、画像処理装置１４における処理時間を短縮させることができる。
【００３８】
なお、画像処理が開始した後、１回目に実装した構成パターン１の盤面では、画素値計算回路８２で実行すべき処理は存在しない。また、画像処理において最後に実装された構成パターン１の盤面では、前処理回路７０に入力すべき画像データは存在しないので、処理は実行されない。
【００３９】
一方、同図（Ｂ）に示されるように、構成パターン２では、ヒストグラム作成回路７４と、ＳＲＡＭ７６と、が含まれた構成とされている。ヒストグラム作成回路７４は、バンドバッファ７２及びＳＲＡＭ７６と接続されており、前処理回路７０では、バンドバッファ７２により格納された画像データに基づいて１６点飛ばしでヒストグラムを作成し、作成したヒストグラムを示すデータをＳＲＡＭ７６に記憶させる。
【００４０】
このように、他の処理の結果を用いて実行され、回路構成は複雑だが処理に要する時間が短いものは、独立して実装する。
【００４１】
また、同図（Ｃ）に示されるように、構成パターン３では、構成パターン２のＳＲＡＭ７６と、濃度分布解析回路７８と、ＳＲＡＭ８０が設けられており、濃度分布解析回路７８は、ＳＲＡＭ７６からヒストグラムを示すデータを読み出して濃度分布の解析を実行すると共に、解析結果をＳＲＡＭ８０に記憶させる。なお、構成パターン３では、濃度分布解析処理を時系列的に複数の処理にさらに分割し、各処理をそれぞれ実行するための回路構成が順次複数盤面に実装されるようになっており、各盤面においてそれぞれ違った内容の濃度分布解析が時系列的に実行される。
【００４２】
このように、回路構成が複雑で回路資源を多量に必要とする処理は、複数の盤面に分割実装し、順次実行することによって、必要とする回路資源を抑える。また、分割された個々の処理は、濃度分布ヒストグラムを解析する処理なので、全ての処理の処理時間の合計は、前処理７０や画素値計算８２のように個々の画素データを扱う処理の処理時間に比べて短時間であるので、分割したことによる全体の処理時間の増加は少なく抑えられる。
【００４３】
なお、回路エレメント２４は、処理の終了信号を出す機能を持っており、コントローラ２０では、当該終了信号を受けて、適時回路エレメント２４に各構成パターンを実装する。また、構成パターン２及び構成パターン３の処理時間の合計は、構成パターン１の処理時間のおよそ５％となっており、４つの処理を３つの構成パターンに切り換えて実行することにより、効率がよくなる。
【００４４】
以上詳細に説明したように、本実施の形態によれば、複数の素子を適宜組み合わせて構成される回路が所定のプログラムに基づいて変更され、異なる機能を選択的に実行可能に構成された動的再構成可能デバイスを用いて画像処理を実行するに際し、画像処理を構成する複数の処理のうち、扱うデータの個数が多く長い処理時間を必要とする処理が、前記動的再構成可能デバイスの１つの盤面にまとめて実装されると共に、扱うデータの個数が少なく処理時間が短い処理については順次単独で前記動的再構成可能デバイスに実装されるように前記回路構成が書き替えられるので、全体の処理能力を低下させることなく、必要とする回路資源を少なくできる。
【００４５】
また、本実施の形態では、構成パターン３に示されるように、回路構成が複雑な処理について、時系列的にさらに小さな処理単位に分割し、分割した処理単位に応じて前記回路構成を順次組み換えるようにしているので、全体の処理能力を低下させることなく、必要とする回路資源を更に少なくすることができる。
【００４６】
なお、本実施の形態に係る画像処理装置１４の構成（図１参照）は一例であり、本発明の趣旨を逸脱しない範囲で適宜変更可能なことはいうまでもない。
【００４７】
また、本実施の形態に係る処理の流れ（図２及び図３参照）も一例であり、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００４８】
なお、本実施の形態では、一例として、出力側に接続されるレーザープリンタや、インクジェットプリンタ等の仕様に応じた画像処理を施す画像処理装置１４に本発明を適用した形態について説明したが、本発明はこれに限定されるものではない。
【００４９】
例えば、取得した画像情報をＰＣやデータ蓄積用サーバ等に備えられたハードディスク等の記憶装置に画像データを格納する画像処理システムにおいて、取得した画像情報に対して、ＰＤＦやＪＰＥＧ等の所定のフォーマットに応じた各種画像処理を施す画像処理装置に本発明を適用することができる。
【００５０】
さらに、本実施の形態では、画像処理を実行する画像処理装置に本発明を適用した形態について説明したが、本発明はこれに限定されるものではなく、様々な処理を実行するデータ処理装置に適用しうることは言うまでもない。
【図面の簡単な説明】
【００５１】
【図１】実施の形態に係る画像処理システムの構成を示す概略図である。
【図２】画像処理装置における主な処理内容を処理の流れに沿って示す機能ブロック図である。
【図３】（Ａ）〜（Ｃ）には、本実施の形態に係る回路エレメントの構成パターン１〜３をそれぞれ示す模式図である。
【符号の説明】
【００５２】
１０    画像処理システム
１２    画像情報取得装置
１４    画像処理装置
１６    画像形成装置
２０    コントローラ（組み換え手段）
２２    記憶部
２４    回路エレメント（動的再構成可能デバイス）
【図１】
2007058662.tif 000003
【図２】
2007058662.tif 000004
【図３】
2007058662.tif 000005