(57)【要約】【課題】回路規模が小さい上に特性変動がなく、入力信号から同相成分が検出されず、群遅延を一定にできる同期検波回路などの提供。【解決手段】サンプルホールド回路１４は、波形整形回路１１からのクロックＣＬＫの立ち上がりで、入力信号ＩＮをサンプルホールドする。すなわち、サンプルホールド回路１４は、搬送波Ｓ１の立ち上がりのゼロクロス時に、入力信号ＩＮをサンプルホールドする。サンプルホールド回路１５は、そのクロックＣＬＫの立ち下がりで、反転回路１３からの反転信号Ｓ３をサンプルホールドする。すなわち、サンプルホールド回路１５は、搬送波Ｓ１の立ち下がりのゼロクロス時に、反転信号Ｓ３をサンプルホールドする。加算回路１６は、サンプルホールド回路１４の出力Ｓ５とサンプルホールド回路１５の出力Ｓ６とを加算し、その加算結果を検出信号ＯＵＴとして出力する。【選択図】図１
2007019756.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から搬送波に同期した信号成分を検出する同期検波回路であって、
前記入力信号を前記搬送波の立ち上がりのゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、
前記入力信号の反転信号を前記搬送波の立ち下りのゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号とを加算して出力する加算回路と、
を備えたことを特徴とする同期検波回路。
【請求項２】
入力信号から搬送波に同期した信号成分を検出する同期検波回路であって、
前記入力信号を前記搬送波の立ち上がりのゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、
前記入力信号を前記搬送波の立ち下りのゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号との差分を出力する減算回路と、
を備えたことを特徴とする同期検波回路。
【請求項３】
入力信号から搬送波に同期した信号成分を検出する同期検波回路において、
前記入力信号と該入力信号の反転信号とを選択するセレクタ回路と、
前記セレクタ回路からの出力信号を前記搬送波のゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力信号を前記搬送波のゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号とを加算して出力する加算回路と、
を備えたことを特徴とする同期検波回路。
【請求項４】
前記第１のサンプルホールド回路、前記第２のサンプルホールド回路、または前記セレクタ回路を動作させる動作信号を生成する波形整形回路をさらに備え、
前記波形整形回路は、前記搬送波を入力し、その搬送波の立ち上がりと立ち下がりで急峻に変化する矩形波を、前記動作信号として生成することを特徴とする請求項１乃至請求項３のうちの何れかに記載の同期検波回路。
【請求項５】
ＡＭ変調波を復調するＡＭ復調器において、
請求項１乃至請求項４のうちの何れかの同期検波回路を備えたことを特徴とするＡＭ復調器。
【請求項６】
ＦＭ変調波を復調するＦＭ復調器において、
請求項１乃至請求項４のうちの何れかの同期検波回路を備えたことを特徴とするＦＭ復調器。
【請求項７】
ＰＭ変調波を復調するＰＭ復調器において、
請求項１乃至請求項４のうちの何れかの同期検波回路を備えたことを特徴とするＰＭ復調器。
【請求項８】
振動子と異なる方向に発生した動作を検出する振動センサの検出回路であって、
前記振動子を振動させる発振回路と、
前記振動子の振動状態を受信する受信回路と、
前記受信回路からの出力信号に対して同期検波を行い、前記発生した動作を検出する請求項１乃至請求項４のうちの何れかの同期検波回路と、
を備えたことを特徴とする振動センサ検出回路。
【請求項９】
入力信号から搬送波に同期した信号成分を検出する同期検波回路において、
前記入力信号と該入力信号の反転信号とを選択するセレクタ回路と、
前記セレクタ回路からの出力信号を前記搬送波のゼロクロスタイミングで積分する積分回路と、
前記積分回路の出力信号をサンプルホールドするサンプルホールド回路と、
前記積分回路の出力制御および前記サンプルホールド回路のサンプルホールド制御を行う制御信号を、前記搬送波に基づいて生成するカウンタと、
を備えたことを特徴とする可変増幅機能を備えた同期検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号から、搬送波に同期した信号成分を検出する同期検波回路に関し、特に、簡易な回路構成でノイズを除去し、高精度の出力が得られるようにした同期検波回路に関するものである。
【背景技術】
【０００２】
従来の同期検波回路としては、搬送波の位相を９０度シフトした矩形波を用いて、入力信号を全波整流して搬送波に同期した信号を検出するものが知られている。
この具体的な同期検波回路は、図１１に示すように、搬送波Ｓ１の位相を９０度程度（つまり1/4 周期）遅延させる位相シフタ１と、位相シフタ１の出力Ｓ２を波形整形して矩形波のクロックＣＬＫを作成する波形整形回路２と、入力信号ＩＮを反転する反転回路３と、入力信号ＩＮと反転回路３からの反転信号Ｓ３とを波形整形回路２からのクロックＣＬＫで選択的に出力するセレクタ回路４と、セレクタ回路４の出力Ｓ４に含まれる検出信号以外のノイズを除去して検出信号ＯＵＴを出力するローパスフルタ（ＬＰＦ）５とを備え、入力信号から搬送波に同期した信号を検出できるようになっている。
ここで、位相シフタ１は、例えば２次程度の抵抗とコンデンサによるローパスフィルタ（ＬＰＦ）の群遅延特性により形成される。また、ＬＰＦ５は、例えば２次程度のＲＣによるＬＰＦや、ＳＣＦで形成される。
【０００３】
次に、図１１に示す従来回路の信号処理の具体例について、図１２および図１３を参照して説明する。
ここで、図１２は、搬送波に同期した信号とオフセットとを有する入力波を検出する例である。図１２（ａ）は、各部の信号の波形例を示す。図１２（ｂ）は各部の信号の周波数特性（周波数スペクトル）を示し、横軸が周波数、縦軸が振幅である。
【０００４】
図１２（ａ）に示すように、搬送波Ｓ１は、位相シフタ１で位相が９０度シフトされてその出力Ｓ２は図示のようになり、その出力Ｓ２は波形整形回路２で整形されて図示のようなクロックＣＬＫとなる。一方、搬送波Ｓ１に同期した信号であってオフセットを有する入力信号ＩＮは、反転回路３で反転されて図示のような反転信号Ｓ３となる。
セレクタ回路４は、クロックＣＬＫを用いて、入力信号ＩＮと反転信号Ｓ３とを選択するので、セレクタ回路４の出力Ｓ４は図示のようになる。そして、セレクタ回路４の出力４は、ＬＰＦ５で平滑化されて、図示のような検出信号ＯＵＴが得られる。
【０００５】
次に、以上の信号処理について、図１２（ｂ）に示す周波数特性を用いて説明する。
いま、搬送波Ｓ１の周波数をｆｓとすると、入力信号ＩＮとその反転信号Ｓ３の周波数成分は、図１２（ｂ）の上段に示すように、搬送波Ｓ１の周波数ｆｓの近傍にある。
セレクタ回路４の出力Ｓ４は、オフセットを有する入力信号ＩＮとクロックＣＬＫとを掛け算した結果となる。このため、その出力Ｓ４の周波数成分は、図１２（ｂ）の中段のようになる。すなわち、図示のように、オフセットを有する入力信号ＩＮの成分は、低域成分と周波数２ｆｓを中心とする高域成分とに分解される。また、そのオフセットは、オフセットの２倍の振幅を持つＣＬＫとなり、周波数ｆｓの成分が発生する。
そこで、その周波数ｆｓと周波数２ｆｓに発生した不必要なノイズ成分をＬＰＦ５の減衰特性により除去して、必要な低域成分のみを検出信号ＯＵＴとして出力する。
また、同期検波はクロストークなどで発生する同相成分を除去することができる。
【０００６】
図１３は、同相成分を有する入力波から同相成分を除去する例である。
この場合には、各部の波形は図１３（ａ）に示すようになり、セレクタ回路４の出力Ｓ４は図示のようになり、コモンの上下の信号量は同じである。このため、ＬＰＦ５で平滑化された検出信号ＯＵＴには、図示のようにそれら同相成分の信号は除去され、コモンが出力される。
【０００７】
次に、以上の信号処理について、図１３（ｂ）に示す周波数特性を用いて説明する。
入力信号ＩＮとその反転信号Ｓ３の周波数成分は、図１３（ｂ）の上段に示すように、搬送波Ｓ１の周波数ｆｓと同じになる。
セレクタ回路４の出力Ｓ４は、入力信号ＩＮとクロックＣＬＫとを掛け算した結果となり、その出力Ｓ４の周波数成分は、図１３（ｂ）の中段のように周波数２ｆｓからなる。このような周波数２ｆｓの成分はＬＰＦ５で除去されるので、図１３（ｂ）の下段に示すように、検出信号ＯＵＴの信号はなくなる。
【０００８】
ただし、セレクタ回路４において、セレクト時の信号変化は非常に急峻であるため、入力信号ＩＮとその反転信号Ｓ３のスルーレートが足りない場合は、エラーが発生する。このエラーを回避するため、特許文献１に示すように、急峻な信号変化の部分に対する特別な処理が必要になる。
なお、従来技術の他の例として、スイッチドキャパシタ回路（ＳＦＣ）を用いた同期検波回路が知られている（特許文献２参照）
【特許文献１】特開平１０−９３４３０号公報
【特許文献２】特開２００５―２０４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記の従来技術では、以下のような不具合がある。
（１）位相シフタ１のバンドパスフィルタや、ローパスフィルタ５は通常アクティブフィルタが使用されるが、回路規模も大きく、また素子の特性変動により周波数特性が劣化する。特に、位相シフタ１の影響は大きく、位相が大きくずれる場合には入力信号が有する同相成分が除去できなくなる。
（２）入力信号の有する同相成分を検波した際、急峻な信号変化により発生するエラーを回避する手段が必要である。
（３）ローパスフィルタ５による群遅延が大きい。また、その群遅延差により特性が劣化する。
（４）スイッチト・キャパシタ・フィルタ（ＳＣＦ）を用いた場合には、搬送波より早いクロックＣＬＫが必要となる。
そこで、本発明の目的は、上記の点に鑑み、回路規模が小さい上に特性変動がなく、入力信号から同相成分が検出されず、群遅延を一定にできる同期検波回路などを提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決して本発明の目的を達成するために、本発明は以下のような構成からなる。
すなわち、請求項１に記載の発明は、入力信号から搬送波に同期した信号成分を検出する同期検波回路であって、前記入力信号を前記搬送波の立ち上がりのゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、前記入力信号の反転信号を前記搬送波の立ち下りのゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号とを加算して出力する加算回路と、を備えている。
【００１１】
請求項２に記載の発明は、入力信号から搬送波に同期した信号成分を検出する同期検波回路であって、前記入力信号を前記搬送波の立ち上がりのゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、前記入力信号を前記搬送波の立ち下りのゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号との差分を出力する減算回路と、を備えている。
【００１２】
請求項３に記載の発明は、入力信号から搬送波に同期した信号成分を検出する同期検波回路において、前記入力信号と該入力信号の反転信号とを選択するセレクタ回路と、前記セレクタ回路からの出力信号を前記搬送波のゼロクロスタイミングでサンプルホールドする第１のサンプルホールド回路と、前記第１のサンプルホールド回路の出力信号を前記搬送波のゼロクロスタイミングでサンプルホールドする第２のサンプルホールド回路と、前記第１のサンプルホールド回路の出力信号と前記第２のサンプルホールド回路の出力信号とを加算して出力する加算回路と、を備えている。
【００１３】
請求項４に記載の発明は、請求項１乃至請求項３のいずれかに記載の同期検波回路において、前記第１のサンプルホールド回路、前記第２のサンプルホールド回路、または前記セレクタ回路を動作させる動作信号を生成する波形整形回路をさらに備え、前記波形整形回路は、前記搬送波を入力し、その搬送波の立ち上がりと立ち下がりで急峻に変化する矩形波を、前記動作信号として生成するようになっている。
請求項５に記載の発明は、ＡＭ変調波を復調するＡＭ復調器において、請求項１乃至請求項４のうちの何れかの同期検波回路を備えたものである。
【００１４】
請求項６に記載の発明は、ＦＭ変調波を復調するＦＭ復調器において、請求項１乃至請求項４のうちの何れかの同期検波回路を備えたものである。
請求項７に記載の発明は、ＰＭ変調波を復調するＰＭ復調器において、請求項１乃至請求項４のうちの何れかの同期検波回路を備えたものである。
請求項８に係る発明は、振動子と異なる方向に発生した動作を検出する振動センサの検出回路であって、前記振動子を振動させる発振回路と、前記振動子の振動状態を受信する受信回路と、前記受信回路からの出力信号に対して同期検波を行い、前記発生した動作を検出する請求項１乃至請求項４のうちの何れかの同期検波回路と、を備えている。
【００１５】
請求項９に係る発明は、入力信号から搬送波に同期した信号成分を検出する同期検波回路において、前記入力信号と該入力信号の反転信号とを選択するセレクタ回路と、前記セレクタ回路からの出力信号を前記搬送波のゼロクロスタイミングで積分する積分回路と、前記積分回路の出力信号をサンプルホールドするサンプルホールド回路と、前記積分回路の出力制御および前記サンプルホールド回路のサンプルホールド制御を行う制御信号を、前記搬送波に基づいて生成するカウンタと、を備えている。
【発明の効果】
【００１６】
このような構成からなる本発明によれば、従来のように位相シフタとローパスフィルタを必要としないので、回路規模が小さくなり、特性変動もなくなる。
また、本発明では、搬送波がゼロクロスするタイミング、すなわち入力信号の同相成分がゼロクロスするタイミングで入力信号を検波するので、その入力信号の有する同相成分は検出されない。このため、同相成分を検波した際に必要な不具合を回避するための特別な手段が不要である。
また、本発明によれば、検出信号の群遅延が、搬送波の周期の１／２で、一定にすることができる。
さらに、本発明によれば、検波の際に必要なクロックは搬送波に基づくもので足り、それ以外に不要である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態を図面に基づいて具体的に説明する。
（同期検波回路の第１実施形態）
本発明の同期検波回路の第１実施形態の構成について、図１を用いて説明する。
この同期検波回路の１実施形態は、入力信号の中から搬送波に同期した信号成分を検出するものであって、図１に示すように、波形整形回路１１と、反転回路１２と、反転回路１３と、サンプルホールド回路１４と、サンプルホールド回路１５と、加算回路１６と、を備えている。
【００１８】
波形整形回路１１は、搬送波Ｓ１を波形整形してクロックＣＬＫを生成する回路であり、そのクロックＣＬＫは、サンプルホールド回路１４と反転回路１２にそれぞれ供給されるようになっている。
反転回路１２は、波形整形回路１１で生成されるクロックＣＬＫを反転させる回路であり、その反転されたクロックは、サンプルホールド回路１５に供給されるようになっている。
【００１９】
反転回路１３は、入力信号ＩＮを反転させて反転信号Ｓ３を出力する回路であり、その反転信号Ｓ３は、サンプルホールド回路１５に供給されるようになっている。
サンプルホールド回路１４は、波形整形回路１１からのクロックＣＬＫの立ち上がりのタイミングで、入力信号ＩＮをサンプルホールドするサンプルホールドする回路であり、そのサンプルホールド出力Ｓ５は加算回路１６に供給されるようになっている。すなわち、サンプルホールド回路１４は、搬送波Ｓ１の立ち上がりのゼロクロスのタイミングで、入力信号ＩＮをサンプルホールドするようになっている。
【００２０】
サンプルホールド回路１５は、波形整形回路１１からのクロックＣＬＫの立ち下がりのタイミングで、換言すると、反転回路１２からのクロックの立ち上がりで、反転回路１３からの反転信号Ｓ３をサンプルホールドする回路であり、そのサンプルホールド出力Ｓ６は加算回路１６に供給されるようになっている。すなわち、サンプルホールド回路１５は、搬送波Ｓ１の立ち下がりのゼロクロスのタイミングで、反転信号Ｓ３をサンプルホールドするようになっている。
加算回路１６は、サンプルホールド回路１４の出力Ｓ５とサンプルホールド回路１５の出力Ｓ６とを加算し、その加算結果を検出信号ＯＵＴとして出力する回路である。
【００２１】
次に、このような構成からなる同期検波回路の第１実施形態の動作例について、図２を参照して説明する。
図２は、搬送波に同期した信号とオフセットとを有する入力信号（入力波）を、同期検波する例である。
図２（ａ）に示すような搬送波Ｓ１が波形整形回路１１に入力されると、波形整形回路１１では、その搬送波Ｓ１を波形整形して図示のようなクロックＣＬＫを生成する。すなわち、波形整形回路１１は、図示のように、搬送波Ｓ１の立ち上がりのゼロクロスタイミングと立ち下がりのゼロクロスタイミングで急峻に変化する矩形波を、クロックＣＬＫとして生成する。この生成されたクロックＣＬＫは、サンプルホールド回路１４に供給されるとともに、反転回路１２で反転されてサンプルホールド回路１５に供給される。
【００２２】
また、図２（ａ）に示すように、搬送波Ｓ１に同期した信号であってオフセットを有する入力信号ＩＮは、波形整形回路１１からのクロックＣＬＫの立ち上がりで、サンプルホールド回路１４によりサンプルホールドされる。このため、サンプルホールド回路１４の出力Ｓ５は、図示のようにクロックＣＬＫの立ち上がりで変化する階段波にオフセットが加算された信号となる。
【００２３】
一方、図２（ａ）に示すように、入力信号ＩＮは反転回路１３で反転されて反転信号Ｓ３となる、この反転信号Ｓ３は、波形整形回路１１からのクロックＣＬＫの立ち下がりで、サンプルホールド回路１５によりサンプルホールドされる。このため、サンプルホールド回路１５の出力Ｓ６は、図示のようにクロックＣＬＫの立ち下がりで変化する階段波にオフセットが減算された信号となる。
【００２４】
このように、サンプルホールド回路１４、１５からの出力は、システムグランドを閾値とした上下波形の半波整流の結果である。
このような動作では、図２（ａ）からわかるように、搬送波Ｓ１がゼロクロスするときに、クロックＣＬＫが変化するので、入力信号ＩＮ中に搬送波Ｓ１と同相成分の信号が存在したとしても、その同相成分の信号はサンプル（検出）されないことがわかる。
【００２５】
従って、従来回路のように、信号処理に対して、急峻な信号変化により発生するエラーを回避する手段が不要となる。
サンプルホールド回路１４、１５の出力Ｓ５，Ｓ６は加算回路１６で加算されると、図示のように、加算回路１６の検出信号ＯＵＴはその出力Ｓ５，Ｓ６中のオフセットがキャンセルされ、クロックＣＬＫの立ち上がりと立ち下り、つまりクロックＣＬＫの周期の２倍の周期で変化する、階段波となる。
【００２６】
次に、以上の信号処理について、図２（ｂ）に示す周波数特性を用いて説明する。
入力信号ＩＮとその反転信号Ｓ３の周波数成分は、図２（ｂ）に示すように、搬送波Ｓ１の周波数ｆｓと同じになり、オフセット（直流分）を含んでいる。
サンプルホールド回路１４、１５の出力Ｓ５，Ｓ６は、図示のように、検出信号が低域に発生し、周波数ｆｓの近傍に発生するノイズは、サンプルホールド効果により軽減されている。ただし、その出力Ｓ５，Ｓ６には、まだオフセットが残っている。
【００２７】
加算回路１６から出力される検出信号ＯＵＴは、加算回路１６の平均の効果によりオフセットが除去され、検出された成分は、この移動平均の効果により信号は２倍サンプリングで補間されている。これは、インタポレイタと同じ効用である。
このように、加算回路１６からの検出信号ＯＵＴは、搬送波と同期した搬送波の周波数ｆｓ近辺のノイズは、２ｆｓに飛ばされ、そのレベルも１／２程度に小さくなる（図２（ｂ）参照）。さらに、この回路の群遅延は、図示のように搬送波の周期の１／２と小さく、一定となり、群遅延差がない。
【００２８】
（同期検波回路の第２実施形態）
本発明の同期検波回路の第２実施形態の構成について、図３を用いて説明する。
この同期検波回路の２実施形態は、入力信号の中から搬送波に同期した信号成分を検出するものであって、図３に示すように、波形整形回路１１と、反転回路１２と、サンプルホールド回路１４と、サンプルホールド回路１５と、減算回路１７と、を備えている。
この第２実施形態は、図１に示す第１実施形態から反転回路１３を省略するとともに、加算回路１６を減算回路１７に置き換えるようにしたものである。
【００２９】
さらに詳述すると、波形整形回路１１および反転回路１２は、図１に示す波形整形回路１１および反転回路１２と同様に動作するものである。
サンプルホールド回路１４は、波形整形回路１１からのクロックＣＬＫの立ち上がりのタイミングで、入力信号ＩＮをサンプルホールドするサンプルホールドする回路であり、そのサンプルホールド値は減算回路１７に供給されるようになっている。すなわち、サンプルホールド回路１４は、搬送波Ｓ１の立ち上がりのゼロクロスのタイミングで、入力信号ＩＮをサンプルホールドするようになっている。
【００３０】
サンプルホールド回路１５は、波形整形回路１１からのクロックＣＬＫの立ち下がりのタイミングで、換言すると、反転回路１２からのクロックの立ち上がりで、入力信号ＩＮをサンプルホールドする回路であり、そのサンプルホールド値は減算回路１７に供給されるようになっている。すなわち、サンプルホールド回路１５は、搬送波Ｓ１の立ち下がりのゼロクロスのタイミングで、入力信号をサンプルホールドするようになっている。
【００３１】
減算回路１７は、サンプルホールド回路１４の出力Ｓ５とサンプルホールド回路１５の出力Ｓ６との差分を出力し、すなわち、その減算を行ってその減算結果を検出信号ＯＵＴとして出力する回路である。
このような構成からなる同期検波回路の第２実施形態によれば、サンプルホールド回路１４、１５では図１に示すサンプルホールド回路１４、１５と同様の効果が得られ、減算回路１７からは図１の加算回路１６と同様の検出信号ＯＵＴを得ることができる。
従って、この第２実施形態によれば、図１に示す第１実施形態と同様の効果を得ることができる。
【００３２】
（同期検波回路の第３実施形態）
本発明の同期検波回路の第３実施形態の構成について、図４を用いて説明する。
この同期検波回路の３実施形態は、入力信号の中から搬送波に同期した信号成分を検出するものであって、図４に示すように、波形整形回路１１と、反転回路１２と、反転回路１３と、セレクタ回路１８と、サンプルホールド回路１９と、サンプルホールド回路２０と、加算回路２１と、を備えている。
【００３３】
波形整形回路１１は、搬送波Ｓ１を波形整形してクロックＣＬＫを生成する回路であり、そのクロックＣＬＫは、セレクタ回路１８、サンプルホールド回路１９、および反転回路１２にそれぞれ供給されるようになっている。
反転回路１２は、波形整形回路１１で生成されるクロックＣＬＫを反転させる回路であり、その反転されたクロックは、サンプルホールド回路２０に供給されるようになっている。
【００３４】
反転回路１３は、入力信号ＩＮを反転させて反転信号Ｓ３を出力する回路であり、その反転信号Ｓ３は、セレクタ回路１８に供給されるようになっている。
セレクタ回路１８は、波形整形回路１１からのクロックＣＬＫに従って、入力信号ＩＮと反転回路１３からの反転信号Ｓ３とを選択して出力する回路であり、その選択された信号はサンプルホールド回路１９に供給されるようになっている。
【００３５】
サンプルホールド回路１９は、波形整形回路１１からのクロックＣＬＫの立ち上がりのタイミングで、セレクタ回路１８からの出力をサンプルホールドする回路であり、そのサンプルホールド出力Ｓ７はサンプルホールド回路２０と加算回路２１とにそれぞれ供給されるようになっている。すなわち、サンプルホールド回路１９は、搬送波Ｓ１の立ち上がりのゼロクロスのタイミングで、セレクタ回路１８からの出力をサンプルホールドするようになっている。
【００３６】
サンプルホールド回路２０は、波形整形回路１１からのクロックＣＬＫの立ち下がりのタイミングで、換言すると、反転回路１２からのクロックの立ち上がりで、サンプルホールド回路１９の出力Ｓ７をサンプルホールドする回路であり、そのサンプルホールド出力Ｓ８は加算回路２１に供給されるようになっている。すなわち、サンプルホールド回路２０は、搬送波Ｓ１の立ち下がりのゼロクロスのタイミングで、サンプルホールド回路１９の出力Ｓ７をサンプルホールドするようになっている。
加算回路２１は、サンプルホールド回路１９の出力Ｓ７とサンプルホールド回路２０の出力Ｓ８とを加算し、その加算結果を検出信号ＯＵＴとして出力する回路である。
【００３７】
次に、このような構成からなる同期検波回路の第３実施形態の動作例について、図５を参照して説明する。
図５は、搬送波に同期した信号とオフセットとを有する入力信号（入力波）を、同期検波する例である。
図５（ａ）に示すような搬送波Ｓ１が波形整形回路１１に入力されると、波形整形回路１１では、その搬送波Ｓ１を波形整形して図示のようなクロックＣＬＫを生成する。そのクロックＣＬＫは、セレクタ回路１８およびサンプルホールド回路１９にそれぞれ供給されるとともに、反転回路１２で反転されてサンプルホールド回路２０に供給される。
【００３８】
また、図５（ａ）に示すように、搬送波に同期した信号であってオフセットを有する入力信号ＩＮと、その入力信号ＩＮを反転回路１３で反転した反転信号Ｓ３とは、セレクタ回路１８により交互に出力される。
このため、サンプルホールド回路１９は、波形整形回路１１からのクロックＣＬＫの立ち上がりで、入力信号ＩＮをサンプルホールドし、そのクロックＣＬＫの立ち下がりで反転信号Ｓ３をサンプルホールドする。このため、サンプルホールド回路１９の出力Ｓ７は、図示のようになる。
【００３９】
さらに、サンプルホールド回路２０は、波形整形回路１１からのクロックＣＬＫの立ち上がりと立ち下がりで、サンプルホールド回路１９の出力Ｓ７をサンプルホールドする。このため、サンプルホールド回路２０の出力Ｓ８は、図示のようになる。
サンプルホールド回路１９、２０の出力Ｓ７，Ｓ８は加算回路２１で加算され、その検出信号ＯＵＴは図示のようになる。すなわち、加算回路２１の検出信号ＯＵＴは、その出力Ｓ７，Ｓ８中のオフセットがキャンセルされ、クロックＣＬＫの立ち上がりと立ち下り、つまりクロックＣＬＫの周期の２倍の周期で変化する、階段波となる。
【００４０】
次に、以上の信号処理について、図５（ｂ）に示す周波数特性を用いて説明する。
オフセットを有する入力信号ＩＮとその反転信号Ｓ３の周波数成分は、図５（ｂ）に示すように、搬送波Ｓ１の周波数ｆｓの近傍の成分の他に、オフセット（直流分）を含んでいる。
サンプルホールド回路１９、２０の出力Ｓ７、Ｓ８は、オフセットを有する入力信号ＩＮとその反転信号Ｓ３とをクロックＣＬＫでダブルサンプリングした結果となる。この結果、その出力Ｓ７，Ｓ８の各成分は、図示のように、低域の成分と周波数２ｆｓを中心とする成分とに分解される。また、オフセットについては、オフセットの２倍の振幅を持ち周波数ｆｓからなる成分が発生する。
【００４１】
ただし、周波数２ｆｓの成分のノイズは、サンプルホールド回路１９、２０のサンプルホールド効果により、かなり軽減される。
また、周波数ｆｓに発生したオフセットによる成分は、サンプルホールド回路１９、２０に加算による移動平均の効果により、除去される。
以上説明したように、第３実施形態によれば、第１実施形態と同様の効果を実現することができる。
【００４２】
（ＡＭ復調器）
図２および図５の動作例は、図示のように、入力信号ＩＮのレベル（振幅）が変動し、このときにそのレベルを検出をしたときの各部の波形例と、その周波数特性（周波数スペクトル）である。
すなわち、その入力信号ＩＮは、搬送波Ｓ１をベースバンド信号で振幅変調（ＡＭ変調）したことに相当し、その動作はその入力信号中からベースバンド信号を復調することに相当する。
従って、図１、図３、および図４に示す各実施形態に係る同期検波回路は、入力信号ＩＮとしてＡＭ変調波を入力し、その入力信号中からベースバンド信号を検出するＡＭ復調器として使用でき、このＡＭ復調器に備えることができる。
【００４３】
（ＦＭ復調器、ＰＭ復調器）
上記のように、第１〜第３実施形態では、群遅延が搬送波の周期の１／２と小さく、一定で、群遅延差がないという利点がある。このような利点を活用した応用例として、位相検波がある。
同期検波回路を使用して入力信号の位相も検波できることは、一般的に知られているが、従来回路では、後段のローパスフィルタの群遅延差により検出信号の周波数によって遅延量が変化するという欠点があった。
ところが、第１〜第３実施形態では、上記のようにサンプルホールド効果と移動平均の効果で、高域のノイズを削除するので、いかなる周波数領域でも群遅延は一定である。
【００４４】
図６は、例えば図１の第１実施形態で、位相検波を実現したときの各部の波形と周波数特性である。
図６（ａ）に示す入力信号ＩＮとして、搬送波Ｓ１の周波数ｆｓよりΔｆだけ高い周波数、つまり周波数（ｆｓ＋Δｆ）からなる信号が、サンプルホールド回路１４に入力されるものとする。
その入力信号ＩＮは、クロックＣＬＫの立ち上がりでサンプルホールド回路１４によりサンプルホールドされる。このため、サンプルホールド回路１４の出力Ｓ５は、周波数Δｆで動作し、クロックＣＬＫの立ち上がりでサンプルホールドされた階段波となる。
【００４５】
一方、入力信号ＩＮが反転回路１３で反転された反転信号Ｓ３は、クロックＣＬＫの立ち下がりでサンプルホールドされる。このため、サンプルホールド回路１５の出力Ｓ６は、図示のように周波数Δｆで動作し、クロックＣＬＫの立ち下がりでサンプルホールドされた階段波となる。
加算回路１６では、そのサンプルホールド回路１４、１５の出力Ｓ５，Ｓ６を加算するので、その検出信号ＯＵＴは、周波数Δｆで動作し、搬送波Ｓ１の周波数の２倍の周波数でサンプルホールドされた階段波となる。
【００４６】
次に、以上の信号処理について、図６（ｂ）に示す周波数特性を用いて説明する。
入力信号ＩＮとその反転信号Ｓ３の周波数は、図６（ｂ）に示すように、周波数（ｆｓ＋Δｆ）からなる。
サンプルホールド回路１４、１５の各出力Ｓ５，Ｓ６の周波数成分は、図示のように、周波数Δｆの成分、周波数（ｆｓ−Δｆ）の成分、および周波数（ｆｓ＋Δｆ）にそれぞれ分解される。ただし、周波数（ｆｓ−Δｆ）の成分と周波数（ｆｓ＋Δｆ）の成分に発生するノイズは、サンプルホールド効果により軽減される。
【００４７】
加算回路１６から出力される検出信号ＯＵＴは、インタポレイタの効用により、周波数（ｆｓ−Δｆ）と周波数（ｆｓ＋Δｆ）に発生するノイズは、周波数（２ｆｓ−Δｆ）と周波数（２ｆｓ＋Δｆ）に飛ばされ、そのレベルも１／２程度に小さくなる。
以上の動作により、図１、図３、および図４に示す第１〜第３実施形態に係る回路は、ＦＭ変調またはＰＭ変調された変調信号の復調器として使用できる。
【００４８】
（振動センサ検出回路）
従来、同期検波回路を使用して加速度や角速度等の信号を検出できるようにした振動センサ検出回路が、一般的に知られている。
しかし、従来回路では、振動子のクロストーク回避の為の特別な手段や、位相シフタやローパスフィルタが必要であった。
図７は、上記の第１〜第３の実施形態のうちの１つを適用した振動センサ検出回路の構成を示すブロック図である。
この振動センサ検出回路は、図７に示すように、加速度や角速度を検出するための振動子３１と、振動子３１を振動させる発振回路３２と、振動子３１の振動状態を受信する受信回路３３と、受信回路３３からの信号に対して同期検波を行い、加速度や角速度の検出に係る信号成分のみを抽出（検出）する同期検波回路３４とを備えている。
【００４９】
振動子（振動センサ）３１は、例えば、水晶、圧電素子、セラミックなどで構成される。振動子３１は、高いＱ値を持っているため、発振回路３２により安定した発振が得られる。振動子３１は、加速度が加わった場合や回転したような場合には、発生するコリオリ力等により、振動に変化が発生する。そこで、受信回路３３は、その振動子３１の発振の状態をモニタしている。
受信回路３３のモニタ信号は、発振子３１の安定した振動の際の信号に、検出対象である加速度や角速度等の信号が加わったものである。同期検波回路３４は、受信回路３３のモニタ信号を同期検波により同相成分が削除されるので、同期検波後は安定した振動子の振動の信号は削除され、加速度や角速度等の信号のみが検出される。
【００５０】
（可変増幅機能を備えた同期検波回路）
本発明の同期検波回路の応用例として可変増幅機能を備えた同期検波回路の実施形態について説明する。
この可変増幅機能を備えた同期検波回路の実施形態は、入力信号の中から搬送波に同期した信号成分を検出するものであって、図８に示すように、波形整形回路１１と、反転回路１３と、セレクタ回路１８と、積分回路２２と、サンプルホールド回路２３と、カウンタ２４と、を備えている。
波形整形回路１１は、搬送波Ｓ１を波形整形してクロックＣＬＫを生成する回路であり、そのクロックＣＬＫは、セレクタ回路１８、積分回路２２、およびカウンタ２４にそれぞれ供給されるようになっている。
【００５１】
反転回路１３は、入力信号ＩＮを反転させて反転信号Ｓ３を出力する回路であり、その反転信号Ｓ３は、セレクタ回路１８に供給されるようになっている。
セレクタ回路１８は、波形整形回路１１からのクロックＣＬＫに従って、入力信号ＩＮと反転回路１３からの反転信号Ｓ３とを選択して出力する回路であり、その選択された信号は積分回路２２に供給されるようになっている。
【００５２】
積分回路２２は、波形整形回路１１からのクロックＣＬＫの立ち上がりのタイミングで、セレクタ回路１８からの出力を積分する回路であり、その積分回路２２の出力Ｓ９はサンプルホールド回路２３に供給されるようになっている。
すなわち、積分回路２２は、搬送波Ｓ１の立ち上がりのゼロクロスのタイミングで、セレクタ回路１８からの出力をサンプルホールドするようになっている。また、積分回路２２は、カウンタ２４からの制御信号Ｓ１０が「Ｌ」レベルのときには、セレクタ回路１８からの出力のみをサンプルホールドするので、積分値はリセットされることになる。
【００５３】
サンプルホールド回路２３は、カウンタ２４からの制御信号Ｓ１０の立ち上がりのタイミングで、積分回路２２の出力Ｓ９をサンプルホールドする回路であり、そのサンプルホールド出力が同期検波出力ＯＵＴとなる。
カウンタ２４は、波形整形回路１１からのクロックＣＬＫに基づき、図１０に示すような制御信号Ｓ１０を生成するものである。その制御信号Ｓ１０は、積分回路２２に供給されてその出力制御を行うとともに、サンプルホールド回路２３に供給されてサンプルホールド制御を行うようになっている。
また、カウンタ２４が生成する制御信号Ｓ１０の１サイクルのうちの「Ｌ」レベルの期間は、クロックＣＬＫの１サイクルのうちの「Ｌ」レベルの期間と同じになるようになっている。そして、その制御信号Ｓ１０の１サイクルの期間を可変することにより、図８に示す同期検波回路の増幅率を可変することができる。
【００５４】
次に、図８の積分回路２２の具体的な構成について、図９を参照して説明する。
積分回路２２は、図９に示すように、加算器２２１と、サンプルホールド回路２２２と、スイッチ２２３と、からなる。
加算器２２１は、セレクタ回路１８の出力とサンプルホールド回路２２２の出力とを加算し、その加算値をサンプルホールド回路２２２に出力するようになっている。
【００５５】
サンプルホールド回路２２２は、加算器２２１の出力を波形整形回路１１からのクロック信号ＣＬＫの立ち上がりのタイミングでサンプルホールドし、このサンプルホールド値を出力信号Ｓ９として出力するようになっている。
スイッチ２２３は、例えば電子スイッチからなり、サンプルホールド回路２２２の出力端子と加算器２２１との間に接続されている。このスイッチ２２３は、リセット信号ＲＥＳＥＴとしてカウンタ２４からの制御信号Ｓ１０が使用され、その制御信号Ｓ１０により開閉制御が行われるようになっている。
【００５６】
このような構成の積分回路２２では、カウンタ２４からの制御信号Ｓ１０が「Ｌ」レベルのときにはスイッチ２２３がオフするので、サンプルホールド回路２２２は、セレクタ回路１８の出力のみをサンプルホールドする。一方、その制御信号Ｓ１０が「Ｈ」レベルのときにはスイッチ２２３がオンし、サンプルホールド回路２２２は、加算器２２１で加算されたセレクタ回路１８の出力とサンプルホールド回路２２２の出力との加算値をサンプルホールドする。従って、サンプルホールド回路２２２からは、セレクタ回路１８の出力の積分値が出力される。
【００５７】
次に、このような構成からなる可変増幅機能を備えた同期検波回路の動作例について、図１０を参照して説明する。
図１０は、搬送波に同期した信号を有する入力信号（入力波）を、4 倍増幅して同期検波する例である。
図１０に示すような搬送波Ｓ１が波形整形回路１１に入力されると、波形整形回路１１では、その搬送波Ｓ１を波形整形して図示のようなクロックＣＬＫを生成する。そのクロックＣＬＫは、セレクタ回路１８、積分回路２２、およびカウンタ２４にそれぞれ供給される。
【００５８】
また、図１０に示すように、搬送波に同期した入力信号ＩＮと、その入力信号ＩＮを反転回路１３で反転した反転信号Ｓ３とは、セレクタ回路１８により交互に出力される。
積分回路２２は、カウンタ２４からの制御信号Ｓ１０が「Ｌ」レベルのときに、波形整形回路１１からのクロックＣＬＫの立ち上がりで、セレクタ回路１８で選択された入力信号ＩＮのみをサンプルホールドする。
【００５９】
一方、積分回路２２は、その制御信号Ｓ１０が「Ｈ」レベルのときは、クロックＣＬＫの立ち上がりで、セレクタ回路１８で選択された入力信号ＩＮと積分回路２２の出力Ｓ９との加算値をサンプルホールドし、そのクロックＣＬＫの立ち下がりで、セレクタ回路１８で選択された反転信号Ｓ３と積分回路２２の出力との加算値をサンプルホールドする。このため、積分回路２２の出力Ｓ９は、図１０に示すようになる。
【００６０】
さらに、サンプルホールド回路２３は、カウンタ２４からの制御信号Ｓ１０の立ち上がりで、積分回路２２の出力Ｓ９をサンプルホールドする。このため、サンプルホールド回路２３の検出信号ＯＵＴは、図１０に示すように入力信号の４倍に増幅される。
ここで、カウンタ２４の制御信号Ｓ１０の１サイクルの周期とこの同期検波回路の増幅率は比例するので、そのカウンタ２４の制御信号Ｓ１０の周期（クロックＣＬＫとの分周比）を制御することで、その増幅率を可変することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の同期検波回路の第１実施形態の構成を示すブロック図である。
【図２】その第１実施形態の動作例を説明する図であり、（ａ）は各部の時間波形の図、（ｂ）その周波数特性の図である。
【図３】本発明の同期検波回路の第２実施形態の構成を示すブロック図である。
【図４】本発明の同期検波回路の第３実施形態の構成を示すブロック図である。
【図５】その第３実施形態の動作例を説明する図であり、（ａ）は各部の時間波形の図、（ｂ）その周波数特性の図である。
【図６】第１実施形態で、位相検波を実現したときの動作例を説明する図であり、（ａ）は各部の時間波形の図、（ｂ）その周波数特性の図である。
【図７】振動センサ検出回路の構成を示すブロック図である。
【図８】本発明の可変増幅機能を備えた同期検波回路の実施形態の構成を示すブロック図である。
【図９】図８の積分回路の具体的な構成を示すブロック図である。
【図１０】図８の同期検波回路の動作例を説明する図である。
【図１１】従来回路の構成を示すブロック図である。
【図１２】その従来回路の第１の動作例を説明する図であり、（ａ）は各部の時間波形の図、（ｂ）その周波数特性の図である。
【図１３】その従来回路の第２の動作例を説明する図であり、（ａ）は各部の時間波形の図、（ｂ）その周波数特性の図である。
【符号の説明】
【００６２】
１１  波形整形回路
１２、１３  反転回路
１４、１５  サンプルホールド回路
１６、２１  加算回路
１７  減算回路
１８  セレクタ回路
１９、２０  サンプルホールド回路
２２  積分回路
２３  サンプルホールド回路
２４  カウンタ
【図１】
2007019756.tif 000003
【図２】
2007019756.tif 000004
【図３】
2007019756.tif 000005
【図４】
2007019756.tif 000006
【図５】
2007019756.tif 000007
【図６】
2007019756.tif 000008
【図７】
2007019756.tif 000009
【図８】
2007019756.tif 000010
【図９】
2007019756.tif 000011
【図１０】
2007019756.tif 000012
【図１１】
2007019756.tif 000013
【図１２】
2007019756.tif 000014
【図１３】
2007019756.tif 000015