(57)【要約】【課題】復調された信号のデューティ比が基準のデューティ比に整定するまでの時間を短縮する。【解決手段】コンパレータ１４は、スイッチ回路２１が平均化回路２０側に切り替えられた状態で、検波回路１５により検波された信号Ｓｄと平均化回路２０の平均値電圧Ｖavgとを比較し、復調された信号Ｓｏを出力する。カウンタ２５は、信号ＳｏがＨとＬの各期間におけるクロック数Ｎ１とＮ２を計数する。調整器２７は、クロック数Ｎ１とＮ２に基づいて信号Ｓｏのデューティ比を演算し、このデューティ比が基準のデューティ比（５０％）に近づくように基準指令値Ｄｒを設定する。その後、スイッチ回路２１を調整回路２６側に切り替え、シーケンシャルサーチ法またはバイナリサーチ法により調整処理を繰り返す。【選択図】図１
2007201793.tif 000002
【特許請求の範囲】
【請求項１】
マンチェスタ符号により符号化されＡＳＫ方式で変調された信号を復調するＡＳＫ復調回路において、
前記ＡＳＫ変調された信号を検波する検波回路と、
この検波回路の出力信号と基準電圧とを比較して第１レベルと第２レベルとから構成される復調された信号を出力する比較回路と、
前記復調された信号が前記第１レベルにある第１期間の幅と前記第２レベルにある第２期間の幅をそれぞれ計測する計測回路と、
この計測回路により計測された第１期間の幅と第２期間の幅により定まる前記復調された信号のデューティ比と基準のデューティ比とに基づいて前記基準電圧のレベルを調整する調整回路とを備えて構成されていることを特徴とするＡＳＫ復調回路。
【請求項２】
前記計測回路は、
前記復調された信号の周波数よりも高い周波数のクロックを生成する発振回路と、
前記第１期間におけるクロックの数と前記第２期間におけるクロックの数をそれぞれ計数する計数回路とから構成されていることを特徴とする請求項１記載のＡＳＫ復調回路。
【請求項３】
前記計測回路は、前記マンチェスタ符号による符号化信号の１ビット期間ごとに、前記第１期間の幅と前記第２期間の幅をそれぞれ計測することを特徴とする請求項１または２記載のＡＳＫ復調回路。
【請求項４】
前記調整回路は、前記復調された信号のデューティ比が前記基準のデューティ比に近づくように、シーケンシャルサーチ法に従って前記基準電圧のレベルを所定周期ごとに一定値ずつ増加または減少させることを特徴とする請求項１ないし３の何れかに記載のＡＳＫ復調回路。
【請求項５】
前記調整回路は、前記復調された信号のデューティ比が前記基準のデューティ比に近づくように、バイナリサーチ法に従って前記基準電圧のレベルを所定周期ごとに変更することを特徴とする請求項１ないし３の何れかに記載のＡＳＫ復調回路。
【請求項６】
復調動作の開始時において、前記比較回路に対し、前記調整回路から出力される基準電圧に替えて初期基準電圧を印加する切替回路を備えていることを特徴とする請求項１ないし５の何れかに記載のＡＳＫ復調回路。
【請求項７】
前記検波回路の出力信号の平均電圧を前記初期基準電圧として出力する平均値回路を備えていることを特徴とする請求項６記載のＡＳＫ復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マンチェスタ符号により符号化されＡＳＫ方式で変調された信号を復調するＡＳＫ復調回路に関する。
【背景技術】
【０００２】
特許文献１には、マンチェスタ符号により符号化されＡＳＫ方式で変調された入力信号を受信し、その入力信号を包絡線検波して出力するＡＳＫ受信回路が記載されている。図６は、その電気的構成を示している。このＡＳＫ受信回路１において、対数アンプ２は、入力端子３から低域通過フィルタ４を介して与えられるＡＳＫ変調された信号を包絡線検波し、比較回路５は、この検波された信号と基準電圧制御回路６の出力信号（基準信号Ｖr1）とを比較することにより復調された信号を出力端子７から出力する。ここで、基準電圧制御回路６は、オペアンプ６ａ、コンデンサ６ｂおよび抵抗６ｃから構成された積分回路である。ＡＳＫ受信回路１は、基準電圧制御回路６によるフィードバック制御により、復調された出力信号のデューティ比を５０％に制御している。
【特許文献１】特開２００１−２１１２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記ＡＳＫ受信回路１の基準電圧制御回路６では、抵抗６ｃを介したコンデンサ６ｂの充放電が行われるので、復調された出力信号のデューティ比が５０％に安定（整定）するまでの時間が長くなる。例えばＥＴＣ（Electronic Toll Collection System）における路車間通信では、１回の通信時間が限られており且つ車両が通過する短時間の間に複数回の通信が行われる。
【０００４】
従って、毎回の通信開始時に上記長い安定時間を確保する必要があると、その分だけ実際に通信を行うことのできる時間が短くなり、１回の通信のデータ量が減少してしまう。また、ＤＳＲＣ（Dedicated Short Range Communication：狭域通信）規格で規定されるようなＡＳＫ波形の歪みが大きい場合には、基準電圧Ｖr1の変化幅が大きくなり、さらに整定時間が長くなる。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、復調された信号のデューティ比が基準のデューティ比に整定するまでの時間を短縮できるＡＳＫ復調回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した手段によれば、マンチェスタ符号により符号化されＡＳＫ変調された信号を検波し、その検波された信号と基準電圧とを比較して第１レベルと第２レベルとから構成される復調された信号を出力する。この場合、復調された信号が第１レベルにある第１期間の幅と第２レベルにある第２期間の幅をそれぞれ計測し、これら第１期間の幅と第２期間の幅により定まる復調された信号のデューティ比と基準のデューティ比とに基づいて基準電圧のレベルを調整する。
【０００７】
この構成によれば、基準電圧のレベルを１回の計測・調整処理ごとに任意の値に設定変更できるので、復調された信号のデューティ比を基準のデューティ比に追い込むための種々のサーチ法と組み合わせることにより、復調された信号のデューティ比が安定（整定）するまでの時間を大幅に短縮することができる。また、基準のデューティ比を５０％に限らず任意の値に設定することにより、復調された信号のデューティ比を任意の値に調整することができる。
【０００８】
請求項２に記載した手段によれば、計測回路は、クロックを生成し、そのクロックを計数することにより第１期間と第２期間の幅を計測するので、復調された信号の周波数とクロックの周波数とから定まる分解能（精度）で、期間幅の計測およびデューティ比の調整が可能となる。従って、クロックの周波数を復調された信号の周波数よりも十分に高くすれば、復調された信号のデューティ比が基準のデューティ比と等しくなるように高精度に制御することができる。
【０００９】
請求項３に記載した手段によれば、マンチェスタ符号による符号化信号の１ビット期間（当該期間の中央でレベルが反転する）ごとに、第１期間の幅と第２期間の幅をそれぞれ計測する。この計測手段によれば、符号化信号のデータが０または１のまま連続する場合のみならず０から１、１から０に変化する場合でも、マンチェスタ符号のデューティ比を常に５０％（またはその他の目標値）に制御することができる。
【００１０】
請求項４に記載した手段によれば、復調された信号のデューティ比と基準のデューティ比とにずれがある場合、復調された信号のデューティ比が基準のデューティ比に近づくように、シーケンシャル（順次）サーチ法に従って基準電圧のレベルを所定周期ごとに一定値ずつ増加または減少させる。これにより、上記デューティ比のずれが比較的小さい場合において、復調された信号のデューティ比を基準のデューティ比に正しく整定させることができる。
【００１１】
請求項５に記載した手段によれば、復調された信号のデューティ比と基準のデューティ比とにずれがある場合、復調された信号のデューティ比が基準のデューティ比に近づくように、検波回路の出力信号の最大値と最小値の範囲内でバイナリ（二分）サーチ法に従って基準電圧のレベルを所定周期ごとに変更する。これにより、上記デューティ比のずれが比較的大きい場合において、復調された信号のデューティ比が整定するまでの時間をより短縮することができる。
【００１２】
請求項６に記載した手段によれば、整定された（または整定途中の）基準電圧が存在しない復調動作の開始時に、比較回路に対し、調整回路から出力される不定の基準電圧に替えて初期基準電圧を印加するので、その初期基準電圧を最終的な整定値付近に設定することにより、復調された信号のデューティ比が整定するまでの時間をより短縮することができる。
【００１３】
請求項７に記載した手段によれば、検波回路の出力信号の平均電圧を初期基準電圧として用いるので、基準電圧の最終的な整定値が不明である場合またはその都度変化する場合であっても、最終的な整定値に近い初期基準電圧（上記平均電圧）を用いて復調動作を開始できる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、マンチェスタ符号により符号化されＡＳＫ方式で変調された信号を復調するＡＳＫ復調回路の構成を示している。このＡＳＫ復調回路１１は、ＥＴＣ車載器などで用いられるもので、図示しない受信回路から端子１２に入力されるＡＳＫ変調された信号Ｓｉを復調し、その復調した信号Ｓｏを端子１３から出力するようになっている。図２は、（ａ）ＡＳＫ変調された入力信号Ｓｉ、（ｂ）検波された信号Ｓｄ、（ｃ）復調された出力信号Ｓｏの各波形を示しており、以下この波形を参照しながらＡＳＫ復調回路１１の構成を説明する。
【００１５】
端子１２とコンパレータ１４（比較回路に相当）の反転入力端子との間に設けられた検波回路１５は、ＡＳＫ変調された入力信号Ｓｉ（図２（ａ）参照）を包絡線検波した信号Ｓｄ（図２（ｂ）参照）を出力するもので、ＡＧＣ（Automatic Gain Control）アンプを用いて全波整流または半波整流を行う整流回路１６と、コンデンサと抵抗を用いた積分回路１７とから構成されている。整流回路１６は、ＡＧＣアンプに替えて対数アンプなどにより構成してもよい。無線通信におけるＡＳＫ変調された信号はダイナミックレンジが広いため、これらＡＧＣアンプや対数アンプが必要となる。
【００１６】
コンパレータ１４の反転入力端子とグランドとの間には、抵抗１８とコンデンサ１９の直列回路からなる平均化回路２０（平均値回路に相当）が接続されている。抵抗１８とコンデンサ１９の共通接続点には信号Ｓｄの平均値電圧Ｖavgが生成され、この平均値電圧Ｖavg（初期基準電圧に相当）は、アナログスイッチなどから構成されるスイッチ回路２１（切替回路に相当）を介して、基準電圧Ｖrefとしてコンパレータ１４の非反転入力端子に入力可能となっている。コンパレータ１４の出力端子とＡＳＫ復調回路１１の出力端子１３との間にはインバータ２２が介在している。
【００１７】
計測回路２３は、クロックＣｋを生成する発振回路２４と、復調された出力信号Ｓｏ（図２（ｃ）参照）のＨレベルとＬレベルの各期間ごとに当該クロックＣｋを計数するカウンタ２５（計数回路に相当）とから構成されている。
【００１８】
調整回路２６は、調整器２７とＤ／Ａコンバータ２８とから構成されている。調整器２７は、カウンタ２５のカウント値から定まる復調された出力信号Ｓｏのデューティ比と基準のデューティ比とを比較または差分演算し、両デューティ比を一致させるようにデジタル値からなる基準指令値Ｄｒを出力するようになっている。Ｄ／Ａコンバータ２８は、この基準指令値Ｄｒをアナログの基準電圧Ｖｒに変換し、その基準電圧Ｖｒは上記スイッチ回路２１を介して基準電圧Ｖrefとしてコンパレータ１４の非反転入力端子に入力可能となっている。
【００１９】
次に、本実施形態の作用について図３および図４も参照しながら説明する。
図３は、マンチェスタ符号により符号化された信号の例を示している。（ａ）はデータ「１１１１」の場合、（ｂ）はデータ「１０１０」の場合、（ｃ）はデータ「１１００」の場合を示している。また、図中に示すＴは１ビット期間の幅を表している。マンチェスタ符号により符号化された信号は、通常の５０％デューティの場合、１ビット期間の中央でレベル反転する。ＡＳＫ変調方式による通信では、通常その初期に所定ビットパターン（例えば「１１１１…」や「１０１０…」）を持つプリアンブルが送信されるので、ＡＳＫ復調回路１１は、このプリアンブルを利用して基準電圧Ｖrefを安定化（整定）させる。
【００２０】
図４は、復調動作を説明するための波形図で、（ａ）検波された信号Ｓｄ、（ｂ）復調された出力信号Ｓｏ、（ｃ）クロックＣｋの各波形を示している。端子１２に入力されるＡＳＫ変調された信号Ｓｉは、検波回路１５により包絡線検波され、平均化回路２０はその検波された信号Ｓｄの平均値電圧Ｖavgを生成する。ＡＳＫ復調回路１１は、ＡＳＫ変調された信号Ｓｉが端子１２に入力されると、復調動作に先立ってスイッチ回路２１を平均化回路２０側に切り替える。
【００２１】
これは、調整回路２６から出力される基準電圧Ｖｒが不定となる復調初期において、後述する調整動作を収束方向に正常に開始させるために必要となる。従って、調整動作により基準電圧Ｖｒが不定状態から脱すると、ＡＳＫ復調回路１１は、スイッチ回路２１を調整回路２６側に切り替える。本実施形態では、このときの切り替えタイミングを、調整動作を開始して所定の制御周期（例えば周期Ｔ）が経過したときとしているが、これに替えて、基準電圧Ｖｒが予測される整定値に対し所定の電圧範囲内に入ったとき、基準電圧Ｖｒが平均値電圧Ｖavgに対し所定の電圧範囲内に入ったときなどであってもよい。
【００２２】
続いて、基準電圧Ｖrefの調整動作について説明する。
コンパレータ１４は、スイッチ回路２１が平均化回路２０側に切り替えられた状態で、検波された信号Ｓｄと基準電圧Ｖref（平均値電圧Ｖavg）とを比較し、インバータ２２を介してＨレベルとＬレベルとからなる復調された信号Ｓｏを出力する。
【００２３】
カウンタ２５は、出力信号ＳｏがＨレベル（第１レベル）にある第１期間とＬレベル（第２レベル）にある第２期間におけるクロックＣｋの数Ｎ１とＮ２を計数することにより、第１期間と第２期間の幅を計測する。この場合、クロックＣｋの周波数は、少なくとも出力信号Ｓｏの周波数よりも高くする必要があり、両周波数の比が大きいほど後述するデューティ比の調整精度を高められる。
【００２４】
また、図３（ａ）ないし（ｃ）に示す何れの符号化信号の場合にもクロック数Ｎ１、Ｎ２を正しく計測するためには、符号化信号の１ビット期間Ｔごとに、第１期間、第２期間におけるクロックＣｋの数Ｎ１、Ｎ２を計数することが好ましい。この計数方法によれば、プリアンブルが終了した後のように、ＨレベルとＬレベルに着目するとデューティ比が５０％にならない場合でも、各ビット期間に対応した正しいデューティ比が得られる。１ビット期間Ｔは、プリアンブル期間において検出してもよいし、予め定まっている通信レートから求めてもよい。
【００２５】
調整器２７は、第１期間のクロック数Ｎ１と第２期間のクロック数Ｎ２に基づいて、復調された出力信号Ｓｏのデューティ比を演算する。マンチェスタ符号により符号化された信号の理想的なデューティ比は５０％なので、本実施形態ではこの５０％を基準のデューティ比として設定している。図４に示した例では、一点差線で示す現在の基準電圧Ｖref（平均値電圧Ｖavg）を用いて復調すると、クロック数Ｎ１が１５、クロック数Ｎ２が５となり、デューティ比は１５／（１５＋５）×１００＝７５％（＞５０％）となる。
【００２６】
そこで、調整器２７は、デューティ比を下げるために、現在の基準電圧Ｖref（平均値電圧Ｖavg）よりも高い基準電圧Ｖｒに対応した基準指令値Ｄｒを設定する。Ｄ／Ａコンバータ２８は、この基準指令値Ｄｒに従って基準電圧Ｖｒを出力する。その後、ＡＳＫ復調回路１１は、スイッチ回路２１を調整回路２６側に切り替える。これ以後も、カウンタ２５は、第１期間、第２期間の各クロック数Ｎ１、Ｎ２を計数し続け、調整回路２６は、復調された出力信号Ｓｏのデューティ比が基準のデューティ比（５０％）に近づくように基準指令値Ｄｒひいては基準電圧Ｖref（基準電圧Ｖｒ）を調整する。
【００２７】
調整器２７は、この調整をＣＰＵなどを用いてデジタル処理により実行する。この調整処理には、シーケンシャル（順次）サーチ法とバイナリ（二分）サーチ法の少なくとも一方を用いる。検波された信号Ｓｄは、各ビット期間Ｔ（制御周期Ｔ）ごとの最大値と最小値がそれぞれほぼ一定となるように制御されている。シーケンシャルサーチ法では、復調された出力信号Ｓｏのデューティ比が基準のデューティ比（５０％）に近づくように、基準指令値Ｄｒすなわち基準電圧Ｖrefのレベルを制御周期Ｔごとに一定値ずつ増加または減少させる。この方法は、デューティ比のずれが比較的小さい場合に有効である。
【００２８】
一方、バイナリサーチ法では、復調された出力信号Ｓｏのデューティ比が基準のデューティ比（５０％）に近づくように、検波された信号Ｓｄの最大値と最小値の範囲内で基準指令値Ｄｒすなわち基準電圧Ｖrefのレベルを制御周期Ｔごとにサーチ範囲を半減しながら変更する。この方法は、デューティ比のずれが比較的大きい場合に特に有効であり、出力信号Ｓｏのデューティ比を５０％に安定させるのに必要な整定時間を短縮することができる。なお、デューティ比のずれが比較的大きい場合にはバイナリサーチ法により調整し、デューティ比のずれが小さくなった後にシーケンシャルサーチ法による調整に切り替えてもよい。
【００２９】
以上説明したように、本実施形態のＡＳＫ復調回路１１は、包絡線検波を行う検波回路１５と、その検波された信号Ｓｄと基準電圧Ｖrefとを比較するコンパレータ１４とを備えており、マンチェスタ符号により符号化されＡＳＫ変調された信号Ｓｉを復調することができる。この場合、計測回路２３は、復調された出力信号ＳｏがＨレベルにある第１期間の幅とＬレベルにある第２期間の幅をそれぞれデジタル値として計測し、調整回路２６は、これらの測定幅に基づく出力信号Ｓｏのデューティ比が基準のデューティ比（５０％）に近づくように、デジタル処理によるシーケンシャルサーチ法とバイナリサーチ法の少なくとも一方を用いて基準電圧Ｖrefのレベルを調整する。
【００３０】
これにより、出力信号Ｓｏのデューティ比が基準のデューティ比（５０％）に整定するまでの時間を大幅に短縮することができ、比較的短いプリアンブル（例えば１６ビット）の期間に、基準電圧Ｖrefを適正レベルに安定化させることができる。その結果、ＥＴＣにおける路車間通信のように限られた時間内に複数回の通信を行うシステムであっても、各回の通信のデータ量の減少を極力防止することができる。
【００３１】
計測回路２３は、発振回路２４で生成したクロックＣｋをカウンタ２５で計数する構成であるので、クロックＣｋの周波数精度を高めるとともにクロックＣｋと出力信号Ｓｏの周波数比を十分に大きく設定することにより、第１期間の幅と第２期間の幅を高精度に計測することができる。また、符号化信号の１ビット期間Ｔごとに、第１期間、第２期間におけるクロック数Ｎ１、Ｎ２を計数すれば、データ列によらず常に正しい計測が可能となる。
【００３２】
復調動作の開始時には、スイッチ回路２１を平均化回路２０側に切り替え、検波された信号Ｓｄの平均値電圧Ｖavgを基準電圧Ｖrefとして用いるので、コンパレータ１４の比較動作を正常に開始でき、整定時間を短縮することができる。また、検波された信号Ｓｄの振幅、最大値、最小値などがばらつく場合であっても、最終的な整定値に近い基準電圧Ｖref（平均値電圧Ｖavg）を用いて復調動作を開始できる。
【００３３】
（第２の実施形態）
次に、本発明の第２の実施形態について図５を参照しながら説明する。
この図５に示すＡＳＫ復調回路３１は、マンチェスタ符号により符号化されＡＳＫ方式で変調された信号Ｓｉを相異なる２つのデューティ比５０％、２５％となるように復調し、その復調した信号ＳoA、ＳoBをそれぞれマイコン３２、３３に出力するものである。マイコン３２は、５０％のデューティ比を持つデータ信号を受信可能に構成されており、マイコン３３は、２５％のデューティ比を持つデータ信号を受信可能に構成されている。
【００３４】
デューティ比５０％の出力信号ＳoAを生成する復調回路は図１と同一構成であり、デューティ比２５％の出力信号ＳoBに係る復調回路も図１と同様の構成である。このうち検波回路１５と平均化回路２０は共通化されている。なお、図５において、平均化回路２０よりも後段の構成部分には、図１で対応する構成部分に用いた符号の最後に「ａ」（デューティ比５０％に係る復調回路）または「ｂ」（デューティ比２５％に係る復調回路）を付して示している。
【００３５】
この構成において、デューティ比２５％の出力信号ＳoBに係る復調回路における調整回路２６ｂは、２５％のデューティ比を基準として調整動作を実行する。それ以外の動作は、第１の実施形態と同様である。このように、ＡＳＫ復調回路３１は、マイコン３２、３３の構成に適した任意のデューティ比（本実施形態では５０％、２５％）を持つように復調することができるので、各種マイコンとの組み合わせが可能となり設計の自由度が向上するという効果が得られる。
【００３６】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態において、スイッチ回路２１を平均化回路２０側から調整回路２６側に切り替えるのは、復調動作を開始して基準指令値Ｄｒを最初に設定した後に限られない。例えば、所定回数（２、３、…）だけ繰り返し基準指令値Ｄｒの調整を行った時点で切り替えてもよい。
【００３７】
調整器２７の調整処理は、シーケンシャルサーチ法、バイナリサーチ法に限られない。例えば、復調された出力信号Ｓｏのデューティ比と基準のデューティ比との差分を演算し、その差分に応じた値だけ基準指令値Ｄｒを変更してもよい。また、差分と変更量との関係を示すテーブルを備え、差分に基づいてテーブルを参照することにより基準指令値Ｄｒを変更してもよい。さらに、この差分を用いた調整法と上述のサーチ法とを併用してもよい。
【００３８】
初期基準電圧として、平均値電圧Ｖavgに替えて一定の電圧値を用いてもよい。また、調整回路２６において基準指令値Ｄｒに初期値を与えてもよい。これらの場合には、平均化回路２０とスイッチ回路２１は不要となる。
発振回路が出力するクロックＣｋに替えて、外部から与えられるクロックを用いてもよい。また、図５において、発振回路２４ａと２４ｂは共通化してもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態を示すＡＳＫ復調回路の構成図
【図２】（ａ）入力信号Ｓｉ、（ｂ）検波された信号Ｓｄ、（ｃ）復調された出力信号Ｓｏの各波形を示す図
【図３】マンチェスタ符号により符号化された信号の例を示す図
【図４】復調動作を説明するもので、（ａ）検波された信号Ｓｄ、（ｂ）復調された出力信号Ｓｏ、（ｃ）クロックＣｋの各波形を示す図
【図５】本発明の第２の実施形態を示す図１相当図
【図６】従来技術を示す図１相当図
【符号の説明】
【００４０】
図面中、１１、３１はＡＳＫ復調回路、１４、１４ａ、１４ｂはコンパレータ（比較回路）、１５は検波回路、２０は平均化回路（平均値回路）、２１、２１ａ、２１ｂはスイッチ回路（切替回路）、２３、２３ａ、２３ｂは計測回路、２４、２４ａ、２４ｂは発振回路、２５、２５ａ、２５ｂはカウンタ（計数回路）、２６、２６ａ、２６ｂは調整回路である。
【図１】
2007201793.tif 000003
【図２】
2007201793.tif 000004
【図３】
2007201793.tif 000005
【図４】
2007201793.tif 000006
【図５】
2007201793.tif 000007
【図６】
2007201793.tif 000008