(57)【要約】      （修正有）【課題】断線やショートの発生を防止した半導体装置及びその製造方法を提供する。【解決手段】半導体基板２の裏面側において、パッド電極４上を囲むように貫通孔を形成することにより、電極接続部１３を形成する。この場合、パッド電極４と導電端子１２とを接続する金属配線が不要となり、金属配線の腐食を原因とした断線等が生じない。また、パッド電極４と電極接続部１３との接触面積が大きいため、断線が発生しない。また、製造工程において、パッド電極４の裏面は、一度も露出されないため、パッド電極４と電極接続部１３との接触部に異物混入やコンタミネーション（汚染）等が生じない。【選択図】      図５
2007294690.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の表面側に形成されたパッド電極と、
前記半導体基板の裏面側において、前記パッド電極周辺を囲むように形成された貫通孔と、を備え、
前記貫通孔に囲まれた前記半導体基板の一部からなる電極接続部は、前記パッド電極と電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板の表面側には、支持体が貼り合わせられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電極接続部の先端には、導電端子が形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
表面上にパッド電極が形成された半導体基板を準備し、
前記半導体基板の裏面側から、前記パッド電極周辺を囲むようにエッチングして貫通孔を形成し、該貫通孔に囲まれた電極接続部を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体基板の表面側に支持体を貼り合わせる工程を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記電極接続部の先端に、導電端子を形成する工程を含むことを特徴とする請求項４又は請求項５に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板の裏面を研磨する工程を含むことを特徴とする請求項５又は請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをさす。ＣＳＰの一種として、例えば、ＢＧＡ型の半導体装置が知られている。ＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。ＢＧＡ型の半導体装置として、例えば、携帯電話機に搭載されるデジタルカメラのイメージセンサチップがある。
【０００３】
次に、従来技術に係る半導体装置について、図７を参照しながら説明する。
【０００４】
半導体基板１０２の表面において、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサ等のデバイス素子１０１が設けられている。そして、前記半導体基板１０２の表面に第１の絶縁膜１０３が形成されてきる。さらに、前記第１の絶縁膜１０３上の所定の位置にパッド電極１０４が形成されている。尚、前記パッド電極１０４は、前記デバイス素子１０１と電気的に接続されている。そして、前記半導体基板２の表面に、接着層１０６を用いて支持体１０７が接着されている。そして、前記半導体基板２の側面及び裏面を被覆するように、第２の絶縁膜１１４が形成されている。また、前記第２の絶縁膜１１４の表面に金属配線１１３が形成されている。ここで、当該金属配線１１３は、前記パッド電極１０４と、その側面において接続されている。そして、前記金属配線１１３上には保護層１１１が形成されている。さらに、前記保護層１１１の開口部を介して、ボール状の導電端子１１２が不図示のＮｉ、Ａｕから成るメッキ層を介して、前記金属配線１１３上に形成されている。
【０００５】
関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特許公表２００２−５１２４３６号公報
【特許文献２】特開２００４−６８３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図８は、上述した半導体装置の製造工程の一工程を示す断面図を示す。
【０００７】
前記第２の絶縁膜１１４は、前記半導体基板１０２と前記金属配線１１３との電気的接続を遮断するものであるが、該第２の絶縁膜１１４は、レジスト膜１１５をマスクにエッチングされて形成される。この場合、前記レジスト膜１１５の一部が剥がれる可能性があり、剥がれが生じると、その部分において前記第２の絶縁膜１１４がエッチングされ、前記半導体基板２の側面と前記金属配線１１３とがショートしてしまう。また、前記第２の絶縁膜１１４が、設計より小さく形成されても、前記半導体基板２の側面と前記金属配線１１３とのショートが発生する。このため、前記レジスト膜１１５は、マスク合わせのマージンをとってパターニングされる必要があり、微細化の妨げとなっていた。
【０００８】
また、この工程では、前記パッド電極１０４が露出した状態で行われる。このため、前記パッド電極１０４と前記金属配線１１３との接触部分に異物混入やコンタミネーション（汚染）等が生じるおそれがあった。この場合、前記パッド電極１０４と前記金属配線１１３との接触面積が小さいため、断線等を引き起こす要因と成り得る
【課題を解決するための手段】
【０００９】
上記課題に鑑み、本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面側に形成されたパッド電極と、前記半導体基板の裏面側において、前記パッド電極周辺を囲むように形成された貫通孔と、を備え、前記貫通孔に囲まれた前記半導体基板の一部からなる電極接続部は、前記パッド電極と電気的に接続されていることを特徴とする。
【００１０】
また、前記半導体基板の表面側には、支持体が貼り合わせられていることを特徴とする。
【００１１】
また、前記電極接続部の先端には、導電端子が形成されていることを特徴とする。
【００１２】
また、本発明に係る半導体装置の製造方法は、表面上にパッド電極が形成された半導体基板を準備し、前記半導体基板の裏面側から、前記パッド電極周辺を囲むようにエッチングして貫通孔を形成し、該貫通孔に囲まれた電極接続部を形成する工程を有することを特徴とする。
【００１３】
また、前記半導体基板の表面側に支持体を貼り合わせる工程を含むことを特徴とする。
【００１４】
また、前記電極接続部の先端に、導電端子を形成する工程を含むことを特徴とする。
【００１５】
また、前記半導体基板の裏面を研磨する工程を含むことを特徴とする。
【発明の効果】
【００１６】
本発明に係る半導体装置では、パッド電極と導電端子とを接続する金属配線が形成されないため、金属配線の腐食等の問題が生じない。
【００１７】
また、電極接続部とパッド電極との接触面積が大きいため、断線を防ぐことができる。
【００１８】
また、好ましくは、半導体基板の表面側に支持体が貼りあわせられることにより、貫通孔を起因とした半導体装置の強度低下を補填できる。
【００１９】
また、導電端子は、パッド電極の直上に形成されるため、半導体装置の小型化が可能となる。
【００２０】
また、半導体装置の表面に支持体を貼り合わせることにより、貫通孔の形成時において、半導体装置が破壊されるおそれを低減できる。
【００２１】
また、電極接続部は、パッド電極を露出しないで形成されるため、パッド電極に異物混入やコンタミネーション等が生じない。
【００２２】
また、電極接続部の先端に導電端子を形成するため、電極接続部の高さを変更することにより、容易に、導電端子の形成位置を調節できる。
【００２３】
また、半導体装置の裏面を研磨することにより、貫通孔をエッチングにより容易に形成できる。
【発明を実施するための最良の形態】
【００２４】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。
【００２５】
先ず、本実施形態に係る半導体装置の構造について説明する。
【００２６】
図５は、本発明の実施形態に係る半導体装置を示した断面図である。半導体基板２の表面において、ＣＣＤ型イメージセンサ等のデバイス素子１が設けられている。そして、前記半導体基板２の表面には、前記半導体基板２の一部からなる電極接続部１３の一部上に開口部を有した絶縁膜３が形成されており、例えば、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、有機絶縁膜（ポリイミド等）で形成されている。また、当該絶縁膜３の開口部にパッド電極４が埋め込まれている。さらに、前記パッド電極４の一部上を被覆するようにパッシベーション膜５が形成されている。当該パッシベーション膜５は、例えば、ＣＶＤ法により形成されたシリコン窒化膜である。そして、前記半導体基板２の表面に、接着層６を介して支持体７が貼り合わされている。当該支持体７は、例えば、透明性を有するガラス材の基板である。尚、本実施形態では、半導体装置が光学系素子用途である場合について説明しているため、前記支持体７は透明な材料から成るが、光学系素子以外の用途で使われる場合には、前記支持体７は、透明な材料である必要はない。また、前記接着層６は透明の材料から成り、例えば、熱硬化性樹脂や光硬化性樹脂のエポキシ系樹脂、アクリル系樹脂等である。
【００２７】
また、前記半導体基板２の裏面において、前記パッド電極４と電気的に接続された電極接続部１３が形成されている。当該電極接続部１３は、前記半導体基板２の前記パッド電極４の周辺に対応する所定の領域に貫通する開口部を設けることにより形成される。そして、前記半導体基板２上及び前記電極接続部１３の側面には、保護膜１１が形成されている。ここで、当該保護膜１１は、開口部を有しており、該開口部に露出された前記電極接続部１３上に金属層９が形成されている。当該金属層９は、例えば、ニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層から成る。また、前記保護層１１の開口部を介して、ボール状の導電端子１２が前記金属層９上に形成されている。尚、前記導電端子１２の形状は、ボール状に限定されず適宜選択されるものであり、例えば、平板状であってもよい。
【００２８】
そして、上記の半導体装置は、外部電極がパターン形成された回路基板に実装される。この実装の際に、前記導電端子１２は回路基板上の電極と電気的に接続される。
【００２９】
以上、本実施形態に係る半導体装置では、製造工程において、前記パッド電極４が露出しないため、前記パッド電極４が腐食する等の問題が生じない。
【００３０】
また、前記パッド電極４と前記導電端子１２とを接続する金属配線が必要とならないため、金属配線の腐食に起因したショート等が生じない。
【００３１】
また、前記電極接続部１３と前記パッド電極４との接触面積が大きいため、断線が生じない。
【００３２】
また、回路基板と接続される前記導電端子１２は、前記パッド電極４の直上に形成されるため、半導体装置の小型化が可能となる。
【００３３】
また、前記半導体基板２の表面側に支持体７が貼り合わせられているため、前記電極接続部１３の周辺に形成された貫通孔を起因とした半導体装置の強度低下を低減できる。
【００３４】
次に、本発明に係る実施形態について図面を参照しながら説明する。図１乃至図５はそれぞれ、製造工程順に示した断面図である。
【００３５】
先ず、図１に示すように、表面にデバイス素子１が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。前記半導体基板２は、例えば、３００μｍ〜７００μｍ程度の厚さである。そして、前記半導体基板２の表面上に絶縁膜３を形成する。前記絶縁膜３は、例えば、熱酸化法やＣＶＤ法等によって形成された２μｍ程度のシリコン酸化膜である。次に、不図示のレジスト層をマスクとして前記絶縁膜３をエッチングし、前記絶縁膜３の所定領域に開口部を形成する。そして、レジスト膜を除去した後、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、前記絶縁膜３の開口部内にパッド電極４を例えば１μｍの膜厚にて埋め込む。ここで、前記パッド電極４は、前記デバイス素子１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用電極である。続いて、前記半導体基板２の表面に前記パッド電極４の一部上を被覆するパッシベーション膜５を形成する。前記パッシベーション膜５は、例えば、ＣＶＤ法により形成されたシリコン窒化膜である。
【００３６】
次に、図２に示すように、前記パッド電極４を含む前記半導体基板２の表面上に、接着層６を介して支持体７を貼り合せる。ここで、前記接着層６は、例えば、エポキシ樹脂、ポリイミド、レジスト、アクリル等から成る。また、前記支持体７は、例えばフィルム状の保護テープでもよいが、ガラスや石英、セラミック、金属、等の剛性の基板から成る。また、樹脂でもよい。前記支持体７は、前記半導体基板２を支持すると共にその素子表面を保護するものである。尚、前記デバイス素子１が受光素子や発光素子である場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させるものから成る。その後、前記半導体基板２の裏面に対して、グラインダーやエッチング装置等の裏面研削装置を用いてバックグラインドを行い、前記半導体基板２の厚さを所定の厚さ、例えば、１００μｍ程度まで薄くする。尚、前記半導体基板２を薄くする必要がなければ本工程を行う必要はない。
【００３７】
次に、図３に示すように、前記半導体基板２のうち、前記パッド電極４の周辺に対応する所定の領域のみを、前記半導体基板２の裏面側からエッチングし、前記絶縁膜３を一部露出させる。ここで、前記半導体基板２のうち、前記パッド電極４の下部に対応する部分を電極接続部１３と定義する。当該電極接続部１３は、好ましくは、前記パッド電極４を全て覆う程度の大きさに形成される。尚、本実施形態では、前記半導体基板２の幅が表面側に行くほど広がるように側壁が斜めにエッチングされているが、前記半導体基板２の幅が一定であり、その側壁が前記支持体７の主面に対して垂直となるようにエッチングすることもできる。
【００３８】
次に、図４に示すように、ダイシングラインＤＬに沿って前記半導体基板２側からダイシングブレードやエッチングによってＶ字型のノッチ溝１０を形成する。その後、前記電極接続部１３の一部に開口部を有する保護層１１を、例えば、１０μｍの厚みで形成する。ここで、当該保護層１１の形成は例えば以下のように行う。すなわち、先ず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して、前記電極接続部１３の表面の一部を露出させる開口部を形成し、その後これに熱処理（ポストベーク）を施す。尚、前記保護層１１は、有機系材料に限定されず、例えばＢＰＳＧ膜、窒化膜、酸化膜等の無機系材料でもよい。そして、前記保護層１１の開口部に露出した前記電極接続部１３上に金属層９を形成する。当該金属層９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層であり、例えばメッキ法によって形成される。
尚、前記金属層９の材質は、その後に形成される導電端子１２の材質に応じて適宜変更することができる。つまりニッケル層と金層以外にチタン（Ｔｉ）層、タングステン（Ｗ）層、銅（Ｃｕ）層、スズ（Ｓｎ）層等で構成されていてもよく、前記電極接続部１３と、後に形成する導電端子１２との電気的な接続を介在するものであれば、その材質は特に限定されず、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層、チタン層／ニッケル層／銅層、チタン層／ニッケルバナジウム層／銅層等である。尚、前記金属層９と前記保護層１１との間に生じる僅かな隙間を埋めるため、前記金属層９を形成した後に、さらに前記保護層１１を覆うようにパッシベーション膜を形成してもよい。
【００３９】
次に、図５に示すように、前記保護層１１から露出する金属層９にハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることでボール状の導電端子１２を形成する。当該導電端子１２は、前記支持体７の外周部上に形成され、前記半導体基板２の側壁と隣接し、前記支持体７に対して垂直方向に突出した電極である。尚、前記導電端子１２の形成方法は上記に限定されることはなく、前記金属層９をメッキ電極として用いた電解メッキ法や、ディスペンサを用いてハンダ等を塗布するいわゆるディスペンス法（塗布法）等で形成することもできる。また、前記導電端子１２は金や銅，ニッケルを材料としたものでもよく、その材料は特に限定されない。また、前記導電端子１２は、ボール状に限定されず、例えば平板形状であってもよい。続いて、ダイシング法、エッチング法、レーザーカット法等によりダイシングラインＤＬに沿って分断する。
【００４０】
以上、本発明に係る半導体装置の製造方法では、前記電極接続部１３は、前記パッド電極４が露出されずに形成される。したがって、従来技術に係る半導体装置の製造方法のように、前記パッド電極４に異物混入やコンタミネーション（汚染）等が生じない。
【００４１】
また、本発明に係る半導体装置の製造方法では、前記パッド電極４と前記導電端子１２とを接続する金属配線を形成する必要がないため、金属配線の腐食等を考慮する必要がない。
【００４２】
また、前記電極接続部１３の先端に導電端子を形成するため、前記電極接続部１３の高さを変更することにより、容易に、前記導電端子１２の形成位置を調節できる。
【００４３】
また、前記半導体装置２の表面に前記支持体７を貼り合わせることにより、前記電極接続部１３周辺の貫通孔を形成するときに、半導体装置が破壊されるおそれを低減できる。
【００４４】
また、半導体基板２の裏面を研磨することにより、貫通孔をエッチングにより容易に形成できる。
【００４５】
尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４６】
例えば、本実施形態では、前記電極接続部１３上に前記導電端子１２が形成された。しかしながら、前記導電端子１２は形成されなくてもよく、前記電極接続部１３が回路基板上の電極と直接接続されるか、またはボンディングワイヤ等の導電性物質を介して接続されてもよい。
【００４７】
また、本実施形態では、前記電極接続部１３と前記半導体基板２との高さを同じとした。しかしながら、前記電極接続部１３と前記半導体基板２との高さは、異なってもよく、要求される半導体装置の放熱性、半導体装置の膜厚等にしたがって適宜設計してもよい。例えば、図６に示すように、前記電極接続部１３の高さを前記半導体基板２の高さよりも低くすると、回路基板１４と、前記半導体基板２との隙間を狭くすることができるため装置全体を薄くできる。
【００４８】
また、本実施形態では、前記支持体７が前記半導体基板２に貼り付けられていた。しかしながら、前記支持体７は必須ではない。例えば、前記電極接続部１３の周辺に形成される貫通孔の幅を狭くすると、前記接続電極部１３の強度が上がるため、前記支持体７は貼り付けられなくてもよい。また、前記半導体基板２の膜厚が初めから薄く、研磨する工程が不要の場合も、前記支持体７は必須ではない。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造工程を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の断面図である。
【図６】本発明の実施形態に係る半導体装置の断面図である。
【図７】従来技術に係る半導体装置の断面図である。
【図８】従来技術に係る半導体装置の製造工程の一工程を示す断面図である。
【符号の説明】
【００５０】
１        デバイス素子
２        半導体基板
３        絶縁膜
４        パッド電極
５        パッシベーション膜
６        接着層
７        支持体
９        金属層
１０      ノッチ溝
１１      保護層
１２      導電端子
１３      電極接続部
１４      回路基板
１５      電極
１０１    デバイス素子
１０２    半導体基板
１０３    第１の絶縁膜
１０４    パッド電極
１０６    接着層
１０７    支持体
１１１    保護層
１１２    導電端子
１１３    金属配線
１１４    第２の絶縁膜
１１５    レジスト膜
【図１】
2007294690.tif 000003
【図２】
2007294690.tif 000004
【図３】
2007294690.tif 000005
【図４】
2007294690.tif 000006
【図５】
2007294690.tif 000007
【図６】
2007294690.tif 000008
【図７】
2007294690.tif 000009
【図８】
2007294690.tif 000010