(57)【要約】【課題】ランプ信号を低消費電力で生成する。【解決手段】第１行程として、単投スイッチＳ０を閉成させるとともに、双投スイッチＳ１−ｕ、Ｓ１−ｄ、Ｓ２に対し端子ａと共通端とを閉成させ、第２行程として、単投スイッチＳ０を開放させ、双投スイッチＳ１−ｕ、Ｓ１−ｄ、Ｓ２に対し、端子ａと共通端とを閉成させ、第３行程として、双投スイッチＳ１−ｕ、Ｓ１−ｄ、Ｓ２に対し、端子ｂと共通端とを閉成させ、以降、第２および第３行程とを繰り返す。【選択図】図１
2007143099.tif 000002
【特許請求の範囲】
【請求項１】
単投スイッチと、第１、第２および第３双投スイッチと、第１、第２および第３容量素
子と、基準電圧源と、バッファ回路と、スイッチ制御回路と、
を具備し、
前記第１および第２双投スイッチの共通端に前記第１容量素子が介挿され、
前記第１双投スイッチの第１端子に前記基準電圧源の一方の極が接続され、
前記第３双投スイッチの共通端に前記第２容量素子の一方の端子が接続され、
前記第３双投スイッチの第１端子に、前記単投スイッチの一方の端子、前記第３容量素
子の一方の端子、および、前記バッファ回路の入力端が接続され、
前記第１または第２双投スイッチのいずれか一方の第２端子に、前記第３双投スイッチ
の第２端子が接続され、
前記基準電圧源の他方の極に、前記第２双投スイッチの第１端子、前記第２容量素子の
他方の端子、前記単投スイッチの他方の端子、および、前記第３容量素子の他方の端子が
共通接続され、
前記バッファ回路の出力端が前記第１または第２双投スイッチのいずれか他方の第２端
子に接続され、
前記バッファ回路の電圧を出力とし、
前記スイッチ制御回路は、
第１行程として、前記単投スイッチを閉成させ、
第２行程として、前記単投スイッチを開放させるとともに、前記第１、第２および第３
双投スイッチに対し、それぞれ前記第１端子と前記共通端とを閉成させ、
第３行程として、前記第１、第２および第３双投スイッチに対し、それぞれ前記第２端
子と前記共通端とを閉成させ、
以降、前記第２および第３行程とを繰り返す
ことを特徴とするランプ信号生成回路。
【請求項２】
前記第１または第２双投スイッチのいずれか一方の第２端子を選択して、前記第３双投
スイッチの第２端子に接続するとともに、
前記第１または第２双投スイッチのいずれか他方の第２端子を選択して、前記バッファ
回路の出力端に接続する切替回路を、さらに有する
ことを特徴とする請求項１に記載のランプ信号生成回路。
【請求項３】
第４および第５双投スイッチと、第４容量素子と、をさらに有し、
前記第４および第５双投スイッチの共通端に第４容量素子が介挿され、
前記バッファ回路の出力端に前記第４双投スイッチの第１端子が接続され、
前記基準電圧源の他方の極に、さらに前記第４双投スイッチの第２端子、および、前記
第５双投スイッチの第１端子が接続され、
前記第５双投スイッチの第２端子が前記バッファ回路の入力端に接続され、
前記スイッチ制御回路は、
前記第１行程において、前記第４および第５双投スイッチに対し、それぞれ前記第１端
子と前記共通端とを閉成させ、
前記第２行程以降において、前記第４および第５双投スイッチに対し、それぞれ前記第
２端子と前記共通端とを一旦閉成させた後に開放する
ことを特徴とする請求項１に記載のランプ信号生成回路。
【請求項４】
前記第３容量素子を外した場合に、
前記スイッチ制御回路は、
前記第１行程において、前記第４および第５双投スイッチに対し、それぞれ前記第１端
子と前記共通端とを閉成させ、
前記第２行程以降において、前記第４および第５双投スイッチに対し、それぞれ前記第
２端子と前記共通端とを閉成させる
ことを特徴とする請求項３に記載のランプ信号生成回路。
【請求項５】
前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返されたときに
、前記バッファ回路による出力電圧が所定の電圧に達してなければ、前記第３容量素子の
容量値に対して前記第１または第２容量素子の容量値の相対値が小さくなるように、前記
第１、第２、第３容量素子の少なくとも１つの容量値を変更する容量変更回路と、をさら
に有する
ことを特徴とする請求項３に記載のランプ信号生成回路。
【請求項６】
前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返される以前に
、前記バッファ回路による出力電圧が所定の電圧に達したとき、前記第３容量素子の容量
値に対して前記第１、第２または第３容量素子の容量値の相対値が大きくなるように、前
記第１、第２、第３容量素子の少なくとも１つの容量値を変更する容量変更回路と、をさ
らに有する
ことを特徴とする請求項３に記載のランプ信号生成回路。
【請求項７】
前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返されたときに
、前記バッファ回路による出力電圧が所定の電圧に達してない場合、前記第４容量素子の
容量値に対して前記第１または第２容量素子の容量値の相対値が小さくなるように、前記
第１、第２および第３容量素子の少なくとも１つの容量値を変更する容量変更回路をさら
に有することを特徴とする請求項４に記載のランプ信号生成回路。
【請求項８】
前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返される以前に
、前記バッファ回路による出力電圧が所定の電圧に達した場合、前記第４容量素子の容量
値に対して前記第１または第２容量素子の容量値の相対値が大きくなるように、前記第１
、第２および第３容量素子の少なくとも１つの容量値を変更する容量変更回路をさらに有
することを特徴とする請求項４に記載のランプ信号生成回路。
【請求項９】
複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、
前記データ線と前記画素電極との間にて、前記走査線に選択電圧が印加されたときに導
通状態となるスイッチング素子と、
を含む画素を有する電気光学装置であって、
前記複数の走査線を所定の順番で選択して前記選択電圧を印加する走査線駆動回路と、
前記複数のデータ線の各々に対応して設けられるとともに、一端が前記データ線に接続
される一方、他端が所定の電位に保たれた電位線に共通接続された複数のデータ側スイッ
チと、
選択した走査線に前記選択電圧が印加される期間の開始時に前記第１行程を実行し、  
選択した走査線に前記選択電圧が印加される期間にわたって前記第２および第３行程を繰
り返し、出力電圧を、前記画素電極に対向するコモン電極に印加する請求項１乃至８のい
ずれかに記載のランプ信号生成回路と、
前記走査線に選択電圧が印加された期間において、前記データ側スイッチを、当該選択
電圧が印加された走査線と当該データ側スイッチのデータ線との交差に対応する画素の階
調に応じた期間だけオン状態とし、この後、当該データ側スイッチをオフ状態に制御する
データ側制御回路と、
を備えることを特徴とする電気光学装置。
【請求項１０】
複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、
前記データ線と前記画素電極との間にて、前記走査線に選択電圧が印加されたときに導
通状態となるスイッチング素子と、
を含む画素を有する電気光学装置であって、
前記複数の走査線を所定の順番で選択して前記選択電圧を印加する走査線駆動回路と、
前記複数のデータ線の各々に対応して設けられるとともに、一端が前記データ線に接続
される一方、他端が共通接続された複数のデータ側スイッチと、
選択した走査線に前記選択電圧が印加される期間の開始時に前記第１行程を実行し、  
選択した走査線に前記選択電圧が印加される期間にわたって前記第２および第３行程を繰
り返し、出力電圧を、前記複数のデータ側スイッチ同士で共通接続された他端に印加する
請求項１乃至８のいずれかに記載のランプ信号生成回路と、
前記走査線に選択電圧が印加された期間において、前記データ側スイッチを、当該選択
電圧が印加された走査線と当該データ側スイッチのデータ線との交差に対応する画素の階
調に応じた期間だけオン状態とし、この後、当該データ側スイッチをオフ状態に制御する
データ側制御回路と、
を備えることを特徴とする電気光学装置。
【請求項１１】
請求項１乃至８のいずれかに記載のランプ信号生成回路を有する
ことを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に好適なランプ波形を生成する技術に関する。
【背景技術】
【０００２】
液晶などの電気光学的な変化により表示を行う電気光学装置は、走査線に選択電圧が印
加される期間に、階調に応じた電圧を、データ線を介して画素電極に印加することにより
画素に印加される電圧実効値を制御して、階調表示を行う構成となっている。ただし、こ
の構成では、階調に応じた電圧を、正極性および負極性の電圧を生成する必要があるので
、電圧生成回路が複雑化して、構成の簡易化を阻害する。
そこで、走査線に選択電圧が印加される期間に、画素電極に対向するコモン電極に対し
、電圧が徐々に変化するランプ信号を印加するとともに、データ線を階調に応じた期間だ
け所定の電位に保った後、ハイ・インピーダンス状態とさせる技術が提案されている（特
許文献１参照）。
このようなランプ信号を生成する技術としては、上記文献のほか、容量素子（コンデン
サ）を定電流源で充電させることによって、コンデンサの保持電圧を、一定の割合で変化
させ、これをランプ信号とする技術が挙げられる（特許文献２参照）。
【特許文献１】特開平７−２８１６４１号公報
【特許文献２】特開平６−３２６５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、電気光学装置では、低消費電力であることの要求が極めて強い。このため、
ランプ信号生成回路についても、ランプ信号を生成する際に、低消費電力であることが強
く求められているが、上記２つの技術では低消費電力化の観点において十分ではなかった
。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、低消費
電力化を図ったランプ信号生成回路および電気光学装置を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するため本発明にあっては、単投スイッチと、第１、第２および第３双
投スイッチと、第１、第２および第３容量素子と、基準電圧源と、バッファ回路と、スイ
ッチ制御回路と、を具備し、前記第１および第２双投スイッチの共通端に前記第１容量素
子が介挿され、前記第１双投スイッチの第１端子に前記基準電圧源の一方の極が接続され
、前記第３双投スイッチの共通端に前記第２容量素子の一方の端子が接続され、前記第３
双投スイッチの第１端子に、前記単投スイッチの一方の端子、前記第３容量素子の一方の
端子、および、前記バッファ回路の入力端が接続され、前記第１または第２双投スイッチ
のいずれか一方の第２端子に、前記第３双投スイッチの第２端子が接続され、前記基準電
圧源の他方の極に、前記第２双投スイッチの第１端子、前記第２容量素子の他方の端子、
前記単投スイッチの他方の端子、および、前記第３容量素子の他方の端子が共通接続され
、前記バッファ回路の出力端が前記第１または第２双投スイッチのいずれか他方の第２端
子に接続され、前記バッファ回路の電圧を出力とし、前記スイッチ制御回路は、第１行程
として、前記単投スイッチを閉成させ、第２行程として、前記単投スイッチを開放させる
とともに、前記第１、第２および第３双投スイッチに対し、それぞれ前記第１端子と前記
共通端とを閉成させ、第３行程として、前記第１、第２および第３双投スイッチに対し、
それぞれ前記第２端子と前記共通端とを閉成させ、以降、前記第２および第３行程とを繰
り返すことを特徴とする。
この構成によれば、第１容量素子への充電、第２および第３容量素子への分配を繰り返
すことによって、ランプ信号が生成されるので、消費される電力が抑えられるとともに、
ランプ信号の電圧変化を、第２および第３行程の繰り返し周期でコントロールすることが
できる。
【０００５】
本発明において、前記第１または第２双投スイッチのいずれか一方の第２端子を選択し
て、前記第３双投スイッチの第２端子に接続するとともに、前記第１または第２双投スイ
ッチのいずれか他方の第２端子を選択して、前記バッファ回路の出力端に接続する切替回
路を、さらに有する構成としても良い。この構成によりランプ信号の変化方向を上昇方向
と下降方向とで切り替えることが可能となる。
本発明において、第４および第５双投スイッチと、第４容量素子と、をさらに有し、前
記第４および第５双投スイッチの共通端に第４容量素子が介挿され、前記バッファ回路の
出力端に前記第４双投スイッチの第１端子が接続され、前記基準電圧源の他方の極に、さ
らに前記第４双投スイッチの第２端子、および、前記第５双投スイッチの第１端子が接続
され、前記第５双投スイッチの第２端子が前記バッファ回路の入力端に接続され、前記ス
イッチ制御回路は、前記第１行程において、前記第４および第５双投スイッチに対し、そ
れぞれ前記第１端子と前記共通端とを閉成させ、前記第２行程以降において、前記第４お
よび第５双投スイッチに対し、それぞれ前記第２端子と前記共通端とを一旦閉成させた後
に開放する構成としても良い。
この構成において、前記第３容量素子を外した場合に、前記スイッチ制御回路は、前記
第１行程において、前記第４および第５双投スイッチに対し、それぞれ前記一方の端子と
前記共通端とを閉成させ、前記第２行程以降において、前記第４および第５双投スイッチ
に対し、それぞれ前記他方の端子と前記共通端とを閉成させても良い。
また、前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返された
ときに、前記バッファ回路による出力電圧が所定の電圧に達してなければ、前記第３容量
素子の容量値に対して前記第１または第２容量素子の容量値の相対値が小さくなるように
、前記第１、第２、第３容量素子の少なくとも１つの容量値を変更する容量変更回路と、
をさらに有して良いし、前記スイッチ制御回路によって前記第２および第３行程が所定回
数繰り返される以前に、前記バッファ回路による出力電圧が所定の電圧に達したとき、前
記第３容量素子の容量値に対して前記第１、第２または第３容量素子の容量値の相対値が
大きくなるように、前記第１、第２、第３容量素子の少なくとも１つの容量値を変更する
容量変更回路と、をさらに有しても良い。
一方、前記スイッチ制御回路によって前記第２および第３行程が所定回数繰り返された
ときに、前記バッファ回路による出力電圧が所定の電圧に達してない場合、前記第４容量
素子の容量値に対して前記第１または第２容量素子の容量値の相対値が小さくなるように
、前記第１、第２および第３容量素子の少なくとも１つの容量値を変更する容量変更回路
をさらに有する構成としても良いし、前記スイッチ制御回路によって前記第２および第３
行程が所定回数繰り返される以前に、前記バッファ回路による出力電圧が所定の電圧に達
した場合、前記第４容量素子の容量値に対して前記第１または第２容量素子の容量値の相
対値が大きくなるように、前記第１、第２および第３容量素子の少なくとも１つの容量値
を変更する容量変更回路をさらに有する構成としても良い。
なお、本発明は、ランプ信号生成回路のみならず、当該ランプ信号生成回路を有する電
気光学装置としても概念することが可能である。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
＜第１実施形態＞
まず、本発明の第１実施形態に係るランプ信号生成回路について説明する。図１は、こ
のランプ信号生成回路の構成を示す回路図である。
この図に示されるように、ランプ信号生成回路１０は、単投スイッチＳ０と、双投スイ
ッチＳ１−ｕ、Ｓ１−ｄおよびＳ２と、コンデンサ２１、２２、２３と、基準電圧源３０
と、バッファ回路４０と、スイッチ制御回路５０とを有する。
このうち、単投スイッチＳ０は、スイッチ制御回路５０から供給されるリセット信号Ｒ
esがＨレベルのときに閉成するものであり、また、双投スイッチＳ１−ｕ、Ｓ１−ｄおよ
びＳ２の各々は、スイッチ制御回路５０から供給されるクロック信号ＣlkがＨレベルのと
きに、共通端子と端子ａ（第１端子）との間で閉成する一方、クロック信号ＣlkがＬレベ
ルのときに、共通端子と端子ｂ（第２端子）との間で閉成するものである。なお、本実施
形態において、双投スイッチＳ１−ｕ、Ｓ１−ｄおよびＳ２が、それぞれ第１、第２およ
び第３双投スイッチに相当する。
【０００８】
双投スイッチＳ１−ｕ、Ｓ１−ｄの各共通端の間に、コンデンサ２１（第１容量素子）
が介挿されている。双投スイッチＳ１−ｕの端子ａは、基準電圧Ｖrefを発生させる基準
電圧源３０の正極端子に接続され、双投スイッチＳ１−ｕの端子ｂは、双投スイッチＳ２
の端子ｂに接続されている。
双投スイッチＳ２の共通端子は、コンデンサ２２（第２容量素子）の一方の端子に接続
され、双投スイッチＳ２の端子ａは、単投スイッチＳ０の一方の端子、コンデンサ２３（
第３容量素子）の一方の端子、および、バッファ回路４０の入力端にそれぞれ接続されて
いる。
なお、コンデンサ２１の端子のうち、双投スイッチＳ１−ｕの側を一方の端子ｍとし、
コンデンサ２２の端子のうち、双投スイッチＳ２の側を端子ｎとする。
【０００９】
バッファ回路４０は、増幅率が「１」である電圧増幅回路であり、その出力電圧が、ラ
ンプ信号生成回路１０の出力電圧Ｖoutとなる。なお、この出力端は、双投スイッチＳ１
−ｄの端子ｂに接続されている。
双投スイッチＳ１−ｄの端子ａ、コンデンサ２２の他方の端子、単投スイッチＳ０の他
方の端子、および、コンデンサ２３の他方の端子は、それぞれ基準電圧源３０の負極性端
子に共通接続されている。本実施形態では、この共通接続部分を、電圧ゼロの接地電位と
している（後述する第２および第３実施形態においても同様である）。
【００１０】
スイッチ制御回路５０は、クロック信号Ｃlkおよびリセット信号Ｒesを出力するもので
ある。ここで、図２に示されるように、リセット信号Ｒesは、動作開始時に、クロック信
号Ｃlkと同時にＨレベルとなるが、そのパルス幅はクロック信号Ｃlkよりも短い。また、
クロック信号Ｃlkの周期は、本実施形態では、一定であるが、後述するように変化する場
合もある。
なお、単投スイッチＳ０や、双投スイッチＳ１−ｕ、Ｓ１−ｄおよびＳ２は、ここでは
機械的なスイッチとして説明しているが、実際には、トランジスタ単体や、トランジスタ
を組み合わせたトランスミッションゲートで構成される電子的なスイッチで構成される。
【００１１】
次に、ランプ信号生成回路１０の動作について説明する。図３は、ランプ信号生成回路
１０の構成を、各期間に分けて簡易的に示す図であり、図４は、各期間におけるスイッチ
の状態と端子ｎの電圧と出力電圧Ｖoutとの関係を示す図である。
まず、動作開始時において、リセット信号Ｒesとクロック信号Ｃlkとが同時にＨレベル
となる期間（１）では、単投スイッチＳ０が閉成するとともに、双投スイッチＳ１−ｕ、
Ｓ１−ｄおよびＳ２が共通端子と端子ａとの間で閉成する。このため、ランプ信号生成回
路１０は、簡易的に図３（１）に示されるように、コンデンサ２１が、基準電圧Ｖrefに
充電される一方、コンデンサ２２、２３の両端が短絡されるので、電圧保持状態がクリア
される。
なお、バッファ回路４０の入力端も接地されるので、出力電圧Ｖoutは、理想的にはゼ
ロとなる。
【００１２】
続いて、リセット信号ＲesがＬレベルとなり、クロック信号ＣlkがＨレベルを維持する
期間（２）では、単投スイッチＳ０が開放するので、簡易的に図３（２）に示されるよう
な回路となる。バッファ回路４０の入力端は、単投スイッチＳ０の開放に伴って接地状態
ではなくなるが、期間（１）の直後の期間（２）において、コンデンサ２２、２３の保持
電圧がゼロであるので、出力電圧Ｖoutも依然ゼロである。
【００１３】
次に、クロック信号ＣlkがＬレベルになる期間（３）では、双投スイッチＳ１−ｕ、Ｓ
１−ｄおよびＳ２が共通端子と端子ｂとの間で閉成する。このため、ランプ信号生成回路
１０は、簡易的に図３（３）に示されるような回路となる。このとき、コンデンサ２３の
保持電圧がゼロであるので、出力電圧Ｖou tも依然ゼロである。
一方、電圧Ｖrefを充電したコンデンサ２１の端子ｍが、コンデンサ２２の端子ｎに接
続されるが、コンデンサ２１の他方の端子が電圧ゼロのバッファ回路４０の出力端に接続
され、コンデンサ２２の他方の端子は電圧ゼロの接地状態にあるので、コンデンサ２１に
蓄積された電荷の一部がコンデンサ２２に移動する。
ここで、コンデンサ２１、２２の容量値をそれぞれＣ１、Ｃ２とした場合に、コンデン
サ２２の保持電圧、すなわち、端子ｎの電圧は、Ｖref・Ｃ１／（Ｃ１＋Ｃ２）となる。
【００１４】
引き続き、クロック信号ＣlkがＨレベルになる期間（４）では、双投スイッチＳ１−ｕ
、Ｓ１−ｄおよびＳ２が共通端子と端子ａとの間で閉成するので、期間（２）と同様な回
路構成となる。
ただし、直前におけるコンデンサ２２の保持電圧は、上述したように、Ｖref・Ｃ１／
（Ｃ１＋Ｃ２）であるので、バッファ回路４０の入力端における電圧は、これをコンデン
サ２３の容量値Ｃ３で再分配したＶref・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）となり、この電圧
がＶoutとして出力される。なお、便宜上、このＶref・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）をΔ
Ｖとする。
一方、コンデンサ２１は、端子ｍを高位側として基準電圧Ｖrefを再び充電することに
なる。
【００１５】
クロック信号ＣlkがＬレベルになる期間（５）では、双投スイッチＳ１−ｕ、Ｓ１−ｄ
およびＳ２が共通端子と端子ｂとの間で閉成するので、期間（３）と同様な回路構成とな
る。
ただし、コンデンサ２３の保持電圧をバッファ回路４０で増幅率「１」で増幅した出力
電圧Ｖoutは、ΔＶであり、この電圧が、電圧Ｖrefを充電したコンデンサ２１の他方の端
子に印加されるとともに、端子ｍと端子ｎとが接続され、さらに、コンデンサ２２の他方
の端子が電圧ゼロに接地状態にあるので、コンデンサ２１に蓄積された電荷の一部がコン
デンサ２２に移動する。このとき、端子ｎの電圧は、Ｖref・Ｃ１／（Ｃ１＋Ｃ２）＋Δ
Ｖとなる。
クロック信号Ｃlkが期間（６）においてＨレベルになると、双投スイッチＳ１−ｕ、Ｓ
１−ｄおよびＳ２が共通端子と端子ａとの間で閉成するので、バッファ回路４０の入力端
における電圧は、ΔＶ＋ΔＶ、すなわち２ΔＶとなり、これが出力電圧Ｖoutとなる。
【００１６】
以降、クロック信号ＣlkがＨレベルとなる期間においてコンデンサ２１を基準電圧Ｖre
fに充電し、クロック信号ＣlkがＬレベルとなる期間において、コンデンサ２１の充電電
圧Ｖrefを出力電圧Ｖoutだけ持ち上げた状態でコンデンサ２２に分配し、クロック信号Ｃ
lkが再びＨレベルとなる期間において、コンデンサ２２の充電電圧をコンデンサ２３に再
分配してバッファ回路４０を介して出力する一方、コンデンサ２１を基準電圧Ｖrefに充
電する、という動作を繰り返す。
これにより、本実施形態では、図２に示されるように、クロック信号Ｃlkの１周期毎に
、出力電圧ＶoutがΔＶずつ上昇する。
【００１７】
本実施形態は、このようにコンデンサ２１に充電した基準電圧Ｖrefを出力電圧Ｖoutで
持ち上げた状態でコンデンサ２２に分配し、さらに、コンデンサ２３に再分配し、これを
バッファ回路４０が出力する構成である。このため、抵抗分割や定電流源を用いてＤ／Ａ
変換する構成と比較して、消費電力を極めて低く抑えることが可能となる。
また、本実施形態では、出力電圧Ｖoutがクロック信号Ｃlkの１周期でΔＶだけ変化す
る構成であるので、クロック信号Ｃlkの周波数が一定であれば、出力電圧Ｖoutの変化率
も一定となる。このことは逆にいえば、クロック信号Ｃlkの周波数を制御することによっ
て、出力電圧Ｖoutの変化率を任意に設定することが可能であることを意味する。
例えば、図５（ａ）に示されるように、リセット信号Ｒesの出力後、クロック信号Ｃlk
の周波数を徐々に低下させると、出力電圧Ｖoutの変化率を徐々に小さくすることができ
るし、図５（ｂ）に示されるように、リセット信号Ｒesの出力後、クロック信号Ｃlkの周
波数を徐々に上昇させると、出力電圧Ｖoutの変化率を徐々に大きくすることもできる。
【００１８】
また、第１実施形態では、出力電圧Ｖoutを電圧ゼロから上昇させて生成したが、構成
について若干の変更を加えることにより、下降させて生成することも可能である。この変
更点については、（Ａ）基準電圧源３０の接続を変更する、または、（Ｂ）双投スイッチ
Ｓ１−ｕ、Ｓ１−ｄ、Ｓ２における端子ｂおよびバッファ回路４０の出力端の接続先を変
更する、というものである。
このうち（Ａ）について説明すると  出力電圧Ｖoutを電圧ゼロから下降させるだけで
あれば、図６に示されるように、基準電圧源３０の極性を反転するだけで済む。ただし、
出力電圧Ｖoutを下降方向および上昇方向に切替可能に生成する場合に、極性の異なる２
つの基準電圧源３０のいずれかを選択する構成は、２つの基準電圧源３０が必要となるの
で得策ではない。
このため、出力電圧Ｖoutの下降または上昇方向に応じて、１つの基準電圧源３０の極
性を入れ替えて接続する構成が好ましいことになる。なお、この構成については、後述す
る第４実施形態で説明することにする。
【００１９】
そこで次に、（Ｂ）の構成について図７を参照して説明する。この図に示されるように
、双投スイッチＳ５−ｐ、Ｓ５−ｑが図１に示した構成に追加されるとともに、双投スイ
ッチＳ１−ｕにおける端子ｂが双投スイッチＳ５−ｐの端子ａおよび双投スイッチＳ５−
ｑの端子ｂに接続され、双投スイッチＳ１−ｄにおける端子ｂが双投スイッチＳ５−ｐの
端子ｂおよび双投スイッチＳ５−ｑの端子ａに接続され、双投スイッチＳ２における端子
ｂが双投スイッチＳ５−ｐの共通端子に接続されるとともに、バッファ回路４０の出力端
が双投スイッチＳ５−ｑの共通端子に接続される。
ここで、双投スイッチＳ５−ｐ、Ｓ５−ｑの各々は、それぞれ極性指示信号ＰolがＨレ
ベルのときに、実線で示されるように共通端子と端子ａとの間で閉成する一方、極性指示
信号ＰolがＬレベルのときに、破線で示されるように共通端子と端子ｂとの間で閉成する
ものである。このため、双投スイッチＳ５−ｐ、Ｓ５−ｑが切替回路に相当することにな
る。
また、極性指示信号Ｐolは、ここでは出力電圧Ｖoutの変化方向を指定する信号であり
、詳細には、Ｈレベルである場合に下降方向を指定し、Ｌレベルである場合に上昇方向を
指定する。
【００２０】
図７に示される構成において、極性指示信号ＰolがＬレベルである場合、双投スイッチ
Ｓ１−ｕにおける端子ｂが双投スイッチＳ２の端子ｂに接続され、双投スイッチＳ１−ｄ
における端子ｂがバッファ回路４０の出力端に接続されるので、その等価回路は、図１に
示した構成と同一となる。
一方、極性指示信号ＰolがＨレベルである場合、双投スイッチＳ１−ｕにおける端子ｂ
がバッファ回路４０の出力端に接続され、双投スイッチＳ１−ｄにおける端子ｂが双投ス
イッチＳ２の端子ｂに接続される。
このため、図８に示されるように、期間（１）において、コンデンサ２２、２３の充電
電圧をゼロにリセットした後、期間（２）においてコンデンサ２１を基準電圧Ｖrefに充
電し、期間（３）において、コンデンサ２１の充電電圧Ｖrefを出力電圧Ｖoutだけ低くし
た状態でコンデンサ２２に分配し、期間（３）において、コンデンサ２２の充電電圧をコ
ンデンサ２３に再分配してバッファ回路４０を介して出力する一方、コンデンサ２１を基
準電圧Ｖrefに充電する、という動作の繰り返しとなるので、図７に示される構成では、
クロック信号Ｃlkの１周期毎に、出力電圧ＶoutがΔＶずつ下降することになる。
【００２１】
＜第２実施形態＞
上述した第１実施形態において、バッファ回路４０は、理想的な増幅率「１」の電圧増
幅回路として説明したが、実際には、入力端における電圧がゼロであっても、出力端の電
圧Ｖoutがゼロにはならず、多少なりともオフセット電圧が出力されてしまう。
そこで、このようなオフセット電圧をできるだけなくし、理想的な出力特性に近づけた
第２実施形態について説明することにする。
【００２２】
図９は、本発明の第２実施形態に係るランプ信号生成回路の構成を示す回路図である。
図９に示される構成が、図１に示した第１実施形態と相違する部分は、バッファ回路４０
の出力側に、双投スイッチＳ３−ｕ、Ｓ３−ｄ、コンデンサ２４およびスイッチ制御回路
５１を有する点にある。そこで以下、この相違点を中心に説明することにする。スイッチ
制御回路５１は、第１の実施形態のクロック信号Ｃlkおよびリセット信号Ｒesを出力する
とともに、更に双投スイッチＳ３−ｕ、Ｓ３−ｄを制御する信号群Ｏffsetを出力するも
のである。
双投スイッチＳ３−ｕおよびＳ３−ｄの各々は、リセット信号ＲesがＨレベルのときだ
け、共通端子と端子ａとの間で閉成し、Ｌレベルに変化した後の所定期間だけ共通端子と
端子ｂとの間で閉成するものである。この所定期間は信号ＣlkがＬレベルになる前に終了
し、この所定期間の後は双投スイッチＳ３−ｕ、Ｓ３−ｄは、次のいずれかの「非能動」
状態をとる。すなわち、（ａ）双投スイッチＳ３−ｕが端子ａと閉成し、かつ、双投スイ
ッチＳ３−ｄが端子ａ、ｂのいずれとも開放状態、（ｂ）双投スイッチＳ３−ｕが端子ｂ
と閉成し、かつ、双投スイッチＳ３−ｄが端子ａと閉成あるいは端子ａ、ｂのいずれとも
開放状態、（ｃ）双投スイッチＳ３−ｕが端子ａとｂのいずれとも開放、かつ、双投スイ
ッチＳ３−ｄが端子ａまたはｂと閉成あるいは端子ａ、ｂのいずれとも開放状態とする。
この制御は、スイッチ制御回路５１から出力される信号Ｏffsetによって行われる。なお
、双投スイッチＳ３−ｕおよびＳ３−ｄが、第４および第５双投スイッチに相当する。
双投スイッチＳ３−ｕの端子ａは、バッファ回路４０の出力端に接続されている。また
、双投スイッチＳ３−ｕ、Ｓ３−ｄの各共通端の間に、コンデンサ２４（第４容量素子）
が介挿されている。ここで、コンデンサ２４の端子のうち、双投スイッチＳ３−ｕの側を
一方の端子ｐとする。
双投スイッチＳ３−ｄの端子ｂは、バッファ回路４０の入力端に接続されている。一方
、双投スイッチＳ３−ｕの端子ｂ、および、双投スイッチＳ３−ｄの端子ａは、基準電圧
源３０の負極性端子に共通接続されている。
【００２３】
この構成では、リセット信号Ｒesとクロック信号Ｃlkとが同時にＨレベルとなる期間（
１）において、双投スイッチＳ３−ｕおよびＳ３−ｄが共通端子と端子ａとの間で閉成す
るので、入力端が電圧ゼロである場合におけるバッファ回路４０のオフセット電圧Ｖoff
が、端子ｐを高位側としてコンデンサ２４に保持される。なお、コンデンサ２４の容量値
をＣ０とする。
リセット信号ＲesがＬレベルとなる期間（２）では、双投スイッチＳ３−ｕおよびＳ３
−ｄが共通端子と端子ｂとの間で閉成するので、コンデンサ２４の一方の端子ｐが接地す
るとともに、他方の端子がバッファ回路４０の入力端に接続される。このため、バッファ
回路４０の入力端には、コンデンサ２４に保持されたオフセット電圧Ｖoffが端子ｐを低
位側として印加されて、コンデンサ２２、２３に分配される。このため、バッファ回路４
０の入力端には、第１実施形態よりも、Ｖoff・Ｃ０／（Ｃ０＋Ｃ２＋Ｃ３）だけ減じた
電圧が印加されることになる。
ここで、容量値Ｃ０を、容量和（Ｃ２＋Ｃ３）に比べて十分に大きくすると、バッファ
回路４０の入力端における電圧は、第１実施形態よりも、Ｖoffだけ低くなり、結局、バ
ッファ回路４０のオフセット電圧が相殺されて、出力電圧Ｖoutがゼロとなる。
この状態は信号ＣlkがＬレベルになる前に解除され、以降の動作は、第１実施形態と同
様である。
【００２４】
なお、期間（３）以降において、出力電圧Ｖoutをコンデンサ２４に充電させる動作は
、電力を無駄に消費させるだけである。このため、期間（３）以降において、上述の「非
能動」状態にするが、特に双投スイッチＳ３−ｕに対し共通端子と端子ｂとの間で閉成さ
せる一方、双投スイッチＳ３−ｄに対し共通端子と端子ａとの間で閉成させて、バッファ
回路４０の入出力端から、コンデンサ２４を切り離す構成が望ましい。これは「非能動」
状態時に第４容量素子の両端の電位が接地電位となり、第４容量素子の両端間の電圧が０
に確定するので、誤動作等が防止出来る。
【００２５】
また、本実施形態において、コンデンサ２４の容量値Ｃ０は、容量和（Ｃ２＋Ｃ３）に
比べて大きくなるが、コンデンサ２４に対する充電電圧は、期間（１）におけるバッファ
回路４０のオフセット電圧程度（数１０ｍＶ程度）なので、大容量のコンデンサ２４での
消費電力はほとんど問題とならない。
例えば、容量値Ｃ０が０．０１μＦであり、バッファ回路４０のオフセット電圧が５０
ｍＶであり、リセット信号Ｒesの発生周波数が１４．４ｋＨｚである場合、コンデンサ２
４により消費される電力は、０．３６μＷ（＝１４４００×（０．０５）２×（０．０１
×１０−６））程度に過ぎない。
さらに、第４容量素子（コンデンサ２４）で第３容量素子（コンデンサ２３）を兼用す
ることが可能である。すなわち、第４容量素子の容量値を第３容量素子の容量値に設定し
、第３容量素子を取り外した構成にすればよい。
この構成では、リセット信号Ｒesとクロック信号Ｃlkとが同時にＨレベルとなる期間（
１）において、双投スイッチＳ３−ｕおよびＳ３−ｄが共通端子と端子ａとの間で閉成す
るので、入力端が電圧ゼロである場合におけるバッファ回路４０のオフセット電圧Ｖoff
が、端子ｐを高位側としてコンデンサ２４に保持される。なお、コンデンサ２４の容量値
をＣ３とする。
リセット信号ＲesがＬレベルとなる期間（２）では、双投スイッチＳ３−ｕおよびＳ３
−ｄが共通端子と端子ｂとの間で閉成するので、コンデンサ２４の一方の端子ｐが接地す
るとともに、他方の端子がバッファ回路４０の入力端に接続される。このため、バッファ
回路４０の入力端には、コンデンサ２４に保持されたオフセット電圧Ｖoffが端子ｐを低
位側として印加されて、バッファ回路４０の入力端には、第１実施形態よりも、Ｖoffだ
け減じた電圧が印加されることになる。
結局、バッファ回路４０のオフセット電圧が相殺されて、出力電圧Ｖoutがゼロとなる
。
以降の動作は、第１実施形態と同様である。これにより、容量素子の個数を減らすこと
が出来、第１実施形態のスイッチ制御回路５０と同様に信号ＣlkとＲesのみで制御可能と
なって、回路構成をより簡素化出来る。
【００２６】
なお、この第２実施形態においても、図６や図７に示したように構成することで、出力
電圧Ｖoutを下降方向に生成することが可能である。
【００２７】
＜第３実施形態＞
上述した第２実施形態では、バッファ回路４０におけるオフセット電圧Ｖoffを相殺す
ることができるが、クロック信号Ｃlkのレベル反転による出力信号Ｖoutの電圧変化分Δ
Ｖ’は、第１実施形態における電圧ΔＶではなく、次式に示されるような値となる。
ΔＶ’＝ΔＶ＋Ｖoff・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）
＝（Ｖref＋Ｖoff）・Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）
このため、容量値Ｃ１、Ｃ２、Ｃ３およびオフセット電圧Ｖoffによって、出力信号Ｖo
utの変化率が当初目標値に一致しない場合がある。そこで、出力信号Ｖoutの変化率を当
初目標値にできるだけ一致するように自動調整する第３実施形態について説明することに
する。
なお、このランプ信号生成回路１０において出力信号Ｖoutの変化率の目標値として、
図１２（ａ）または図１２（ｂ）に示されるように、リセット信号Ｒesの出力による電圧
ゼロから、クロック信号Ｃlkが「２５６」周期経過した時点で、基準電圧Ｖrefに達する
ような変化率を想定する。
【００２８】
図１０は、本発明の第３実施形態に係るランプ信号生成回路の構成を示す回路図である
。図１０に示される構成が、図９に示した第２実施形態と相違する部分は、コンデンサ２
３の容量値を可変とするとともに、出力電圧Ｖoutと基準電圧Ｖrefとの差電圧を出力する
演算回路６４と、当該差電圧に応じてコンデンサ２３の容量値を変更する容量変更回路６
０とを有する点にある。そこで以下、この相違点を中心に説明することにする。
まず、コンデンサ２３については、詳細には、図１１に示されるように、容量値Ｃ３ａ
の１個のコンデンサと、容量値ΔＣ３、２ΔＣ３、４ΔＣ３、８ΔＣ３、１６ΔＣ３、３
２ΔＣ３の６個のコンデンサと、後者６個に係るコンデンサをそれぞれオンオフする６個
のスイッチとを有し、６個のスイッチがオンであるときに、７個のコンデンサが互いに並
列に接続される構成となっている。そして、６個のスイッチは、容量変更回路６０による
信号ｄ５−ｄ０によってそれぞれ個別にオンオフ制御される。
このため、コンデンサ２３の容量値Ｃ３は、すべてのスイッチがオフの場合の最低値Ｃ
３ａから、すべてのスイッチがオンの場合の最高値（Ｃ３ａ＋６３ΔＣ３）まで、ΔＣ３
の間隔にて６４段階で可変設定される。
【００２９】
容量変更回路６０は、内部にカウンタを有するとともに、当該カウンタをリセット信号
ＲesがＨレベルになったときにゼロにリセットし、クロック信号Ｃlkの立ち上がりでアッ
プカウントし、当該カウント結果が「２５６」に達した場合、または、出力電圧Ｖoutが
基準電圧Ｖrefに達した場合に、コンデンサ２３の容量値を変更するものである。
詳細には、図１２（ａ）に示されるように、クロック信号Ｃlkのカウント結果が「２５
６」に達した場合、それは、現時点における変化率が目標値に対して小さいことを意味す
る。このため、出力電圧Ｖoutが基準電圧Ｖrefに対して満たない量に相当する電圧Ｖdが
大きくなるにつれて、容量変更回路６０は、次回リセット信号Ｒesが出力される際に、変
化率が大きくなるようにコンデンサ２３の容量値を小さくするように変更する。
一方、図１２（ｂ）に示されるように、クロック信号Ｃlkのカウント結果が「２５６」
に達する前に、出力電圧Ｖoutが基準電圧Ｖrefに対した場合、それは、現時点における変
化率が目標値に対して大きいことを意味する。このため、「２５６」から出力電圧Ｖout
が基準電圧Ｖrefに対した時点におけるカウント値を減じた値に相当する期間Ｔdが大きく
なるにつれて、容量変更回路６０は、次回リセット信号Ｒesが出力される際に、変化率が
小さくなるようにコンデンサ２３の容量値を大きくするように変更する。
【００３０】
ここで、容量変更回路６０は、例えば電圧Ｖdや期間Ｔdに対してコンデンサ２３の容量
変更分に対応するテーブルを予め記憶しておくとともに、電圧Ｖdまたは期間Ｔdに対する
容量変更分を当該テーブルから読み出して、現状の容量値に変更を加える構成などが考え
られる。
なお、この例では、コンデンサ２３の容量値を変更する構成としたが、コンデンサ２１
、２２、２３のうち、少なくとも１つの容量値を変更する構成であれば良い。また、出力
電圧Ｖoutの変化率は、上述したように、コンデンサの容量値Ｃ１、Ｃ２、Ｃ３や、バッ
ファ回路４０のオフセット電圧Ｖoffに依存するので、コンデンサの容量可変範囲や刻み
等については、具体的な目標変化率や実際に発生するオフセット電圧等によって決定する
ことになる。
【００３１】
このような第３実施形態によれば、コンデンサにおける容量値のばらつきや、バッファ
回路４０のオフセット電圧Ｖoffが存在しても、出力電圧Ｖoutの変化率を目標値に一致さ
せることが可能となる。
【００３２】
＜第４実施形態＞
次に、このようなランプ信号生成回路１０を適用した電気光学装置について説明する。
図１３は、電気光学装置の全体の構成を示すブロック図である。
この図に示されるように、電気光学装置１は、表示領域１００、データ側制御回路２５
０、走査線駆動回路３５０、制御回路４００およびランプ信号生成回路１０を含む。この
うち、表示領域１００では、３２０行の走査線３１１が行（Ｘ）方向に延在する一方、２
４０列のデータ線２１１が列（Ｙ）方向に延在するように、それぞれ設けられている。そ
して、画素１２０が３２０行の走査線３１１と２４０列のデータ線２１１との交差に対応
して、それぞれ配列している。したがって、本実施形態では、画素１２０が縦３２０行×
横２４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨で
はない。
【００３３】
ここで、画素１２０の詳細な構成について説明する。図１４は、画素１２０の構成を示
す図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１
）列との交差に対応する２×２の計４画素分の構成が示されている。
なお、ｉ、（ｉ＋１）は、画素１２０が配列する行を一般的に示す場合の記号であって
、１以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１２０が配列する列を一般的
に示す場合の記号であって、１以上２４０以下の整数である。
【００３４】
図１４に示されるように、各画素１２０は、液晶容量１３０と、スイッチング素子とし
て機能するｎチャネル型の薄膜トランジスタ（Thin Film Transistor：以下単に「ＴＦＴ
」と略称する）２４１とを有する。各画素１２０については互いに同一構成なので、ｉ行
ｊ列に位置するもので代表させて説明すると、当該ｉ行ｊ列の画素１２０において、ＴＦ
Ｔ２４１のゲートはｉ行目の走査線３１１に接続される一方、そのソースはｊ列目のデー
タ線２１１に接続され、そのドレインは液晶容量１３０の一端たる画素電極２３１に接続
されている。
また、液晶容量１３０の他端はコモン電極１１０に接続されている。このコモン電極１
１０は、本実施形態では、図１３に示されるように全ての画素１２０にわたって共通であ
って、ランプ信号生成回路１０による出力電圧Ｖoutが印加される。
【００３５】
液晶容量１３０では、画素電極２３１とコモン電極１１０との差電圧が保持されるとと
もに、液晶容量１３０の透過（または反射）光量が、当該保持電圧の実効値に応じて変化
する構成となっている。
このような構成としては、特に詳述する必要もないと考えられるが、画素電極とコモン
電極とで液晶を挟持して、液晶にかかる電界方向を基板面垂直方向とした方式や、画素電
極、絶縁層およびコモン電極とを積層して、液晶にかかる電界方向を基板面水平方向とし
た方式などが挙げられる。
なお、本実施形態では説明の便宜上、液晶容量１３０において保持される電圧実効値が
ゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくな
るにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリー
ホワイトモードとする。
【００３６】
説明を再び図１３に戻すと、制御回路４００は、制御信号ＣntXの供給によってデータ
側制御回路２５０を制御するとともに、制御信号ＣntYの供給によって走査線駆動回路３
５０による表示領域１００の垂直走査を制御する。また、制御回路４００は、上述した極
性指示信号Ｐol、リセット信号Ｒseおよびクロック信号Ｃlkを、ランプ信号生成回路１０
に供給する。すなわち、第４実施形態では、制御回路４００が、スイッチ制御回路５０（
５１）の機能を併せ持つ構成となっている。
ここで、液晶容量１３０に対する書込極性については、コモン電極を基準として画素電
極２３１の電位が高位である場合を正極性とし、低位である場合を負極性とする。この第
４実施形態において出力電圧Ｖoutがコモン電極１１０に印加されるので、液晶容量１３
０に対する書込極性は、出力電圧Ｖoutが下降方向に変化するときには正極性となり、出
力電圧Ｖoutが上昇方向に変化するときには負極性となるので、極性指示信号Ｐolを、液
晶容量１３０への書込極性を指定する信号といっても差し支えない。
この極性指示信号Ｐolは、図１６に示されるように、１垂直走査期間（１Ｆ）内では、
１水平走査期間（１Ｈ）毎に極性反転するとともに、隣接する１垂直走査期間（１Ｆ）同
士において同一の水平走査期間に着目しても極性反転の関係にある。このため、本実施形
態では、走査線毎に書込極性が反転する走査線反転（行反転）となるが、本発明をこれに
限定する趣旨ではない。なお、このように極性反転する理由は、液晶に直流成分が印加さ
れることによる劣化を防止するためである。
【００３７】
走査線駆動回路３５０は、制御信号ＣntYにしたがって、１、２、３、…、３２０行目
の走査線３１１を、それぞれ１水平走査期間（１Ｈ）毎に順番に選択するとともに、選択
した走査線３１１に対応する走査信号を、当該水平走査期間（１Ｈ）にわたってＨレベル
に相当する選択電圧Ｖddとし、それ以外の走査線３１１に対応する走査信号を、Ｌレベル
に相当する非選択電圧Ｖssとするものである。ここで、１、２、３、…、３２０行目の走
査線３１１に供給される走査信号を、それぞれＹ１、Ｙ２、Ｙ３、…、Ｙ３２０と表記し
、走査信号について特に行を特定しないで一般的に説明するときにはＹｉと表記する。
【００３８】
次に、データ側制御回路２５０は、縦３２０行×横２４０列のマトリクス配列に対応し
た記憶領域（図示省略）を有し、各記憶領域は、それぞれ対応する画素１２０の階調デー
タＤaを記憶する。なお、階調データＤaは、画素１２０の階調値（明るさ）を指定するデ
ータであり、図示しない上位装置から供給され、表示内容に変更が生じた場合には、対応
する記憶領域に記憶された階調データＤaが書き換えられる構成となっている。
さらに、データ側制御回路２５０は、走査線駆動回路３５０によって、ある１行の走査
線３１１が選択されるとき、制御信号ＣntXにしたがって、当該走査線に位置する画素の
階調データＤaの１行分を事前に読み出し、この階調データＤaの１行分にしたがって、ス
イッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を当該走査線に選択電圧Ｖddが印加され
る期間にわたって、１、２、３、…、２４０列のデータ線２１１にそれぞれ対応して一斉
に出力する。
ここで、スイッチ制御信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０について、特に列を特定し
ないで一般的に説明するときにはＸｊと表記すると、データ側制御回路２５０は、スイッ
チ制御信号Ｘｊを、１水平走査期間（１Ｈ）の開始端から時間軸の後方側に、当該水平走
査期間にて選択される走査線３１１とｊ列目のデータ線２１１との交差に対応する画素の
階調データＤaで指定された階調値に応じた期間だけＨレベルとし、残余の期間でＬレベ
ルとする。
【００３９】
一方、各列に対応して、単投型のスイッチ２６０（データ側スイッチ）が設けられる。
ここで、各列のスイッチ２６０における一方の端子は、それぞれデータ線２１１に接続さ
れ、他方の端子は、電圧Ｖcに保たれた電位線２８１に共通接続される。これらのスイッ
チ２６０は、例えばｊ列目のデータ線２１１に対応するスイッチ２６０は、スイッチ制御
信号ＸｊがＨレベルのときにオンする。
【００４０】
ここで、スイッチ２６０がオフであるデータ線２１１はハイ・インピーダンス状態とな
り、電圧不確定となる。このため、便宜的に、１、２、３、…、２４０列目のデータ線２
１１の電圧をＳ１、Ｓ２、Ｓ３、…、Ｓ２４０と表記し、特に列を特定しないで一般的に
説明するときにはＳｊと表記することにする。
【００４１】
なお、電圧Ｖcは、図１６に示されるように、Ｈレベルに相当する電圧ＶddとＬレベル
に相当する電圧Ｖssとの中間値に相当し、この電圧Ｖcを基準にして出力電圧Ｖoutが上昇
または下降方向に生成される。
すなわち、図６（図７）に示した構成では、接地電位Ｇndを基準として、出力電圧Ｖou
tを上昇または下降方向に変化させたが、第４実施形態では、電圧Ｖcを基準として上昇ま
たは下降方向に変化させる構成となる。
【００４２】
第４実施形態におけるランプ信号生成回路１０は、図１５に示される構成であり、第３
実施形態（図１０参照）に、双投スイッチＳ４−ｕおよびＳ４−ｄを加えた構成となって
いる。これらの双投スイッチＳ４−ｕおよびＳ４−ｄの各々は、極性指示信号ＰolがＨレ
ベルであるときに、それぞれ共通端子と端子ａとの間で閉成する一方、極性指示信号Ｐol
がＬレベルであるときに、それぞれ共通端子と端子ｂとの間で閉成するものである。
ここで、双投スイッチＳ１−ｕの端子ａ（接続点ｇ）は、双投スイッチＳ４−ｕの端子
ｂおよび双投スイッチＳ４−ｄの端子ａにそれぞれ接続されるとともに、演算回路６４の
一方の入力端子に接続される。
また、図１５において、双投スイッチＳ１−ｄの端子ａ、コンデンサ２２の他方の端子
、単投スイッチＳ０の他方の端子、コンデンサ２３の他方の端子、双投スイッチＳ３−ｄ
の端子ａ、双投スイッチＳ３−ｕの端子ｂの接続点ｈ（図１０において基準電圧源３０の
負極性端子への接続点に相当する部分）は、双投スイッチＳ４−ｕの端子ａおよび双投ス
イッチＳ４−ｄの端子ｂににそれぞれ接続されるとともに、電圧Ｖcに保たれている。
基準電圧源３０の正極端子は、双投スイッチＳ４−ｕの共通端子に接続され、基準電圧
源３０の負極端子は、双投スイッチＳ４−ｄの共通端子に接続されている。
なお、制御回路４００は、１水平走査期間（１Ｈ）の最初にリセット信号Ｒesを出力す
るとともに、１水平走査期間（１Ｈ）で２５６周期となるクロック信号Ｃlkを出力する。
【００４３】
この構成において、極性指示信号ＰolがＬレベルである場合、双投スイッチＳ４−ｕ、
Ｓ４−ｄは、図１５において破線で示される位置をとるので、等価回路は図１０と同一と
なる。ただし、この場合、演算回路６４の一方の入力端子である接続点ｇは電圧（Ｖc＋
Ｖref）であり、変化開始に相当する接続点ｈの電圧はＶcで固定であるので、出力電圧Ｖ
outは、１水平走査期間（１Ｈ）の開始時から終了時にかけて、電圧Ｖcから電圧（Ｖc＋
Ｖref）まで変化するように調整される。
一方、極性指示信号ＰolがＨレベルである場合、双投スイッチＳ４−ｕ、Ｓ４−ｄは、
図１５において実線で示される位置をとる。この場合、接続点ｇは電圧（Ｖc−Ｖref）で
あるので、出力電圧Ｖoutは、１水平走査期間（１Ｈ）の開始時から終了時にかけて、電
圧Ｖcから電圧（Ｖc−Ｖref）まで変化するように調整される。
したがって、極性指示信号Ｐolに対して、出力信号Ｖoutは、図１６に示されるような
ものとなる。すなわち、極性指示信号ＰolがＬレベルである水平走査期間（１Ｈ）におい
て、出力電圧Ｖoutは、電圧Ｖcから電圧（Ｖc＋Ｖref）まで上昇し、反対に、極性指示信
号ＰolがＨレベルである水平走査期間（１Ｈ）において、出力電圧Ｖoutは、電圧Ｖcから
電圧（Ｖc−Ｖref）まで低下する。
なお、図１６においては、走査信号Ｙ１〜Ｙ３２０等と、出力電圧Ｖoutとの縦方向の
電圧スケールについては、便宜的に異ならせてある（次に説明する図１７においても同様
）。
【００４４】
次に、このような構成にかかる電気光学装置１における書き込みについて説明する。
図１７は、ｉ行ｊ列の画素の書き込みと、これより１行下に隣接する（ｉ＋１）行ｊ列
の画素の書き込みとについて、走査信号Ｙｉ、Ｙ（ｉ＋１）との関係において示す図であ
る。
ｉ行ｊ列の画素を、白色と黒色との間の灰色とさせる場合に、極性指示信号ＰolがＬレ
ベルであるとき、走査信号ＹｉがＨレベルとなる１水平走査期間（１Ｈ）において、スイ
ッチ制御信号Ｘｊは、当該１水平走査期間（１Ｈ）の開始時から、当該灰色に応じた期間
Ｔ１だけＨレベルとなる。スイッチ制御信号ＸｊがＨレベルになると、ｊ列目のスイッチ
２６０がオン（導通）状態となるので、ｊ列目のデータ線２１１の電圧Ｓｊは電圧Ｖcに
保たれる。
また、走査信号ＹｉがＨレベルになると、ｉ行目の走査線３１１に位置する１行分の画
素１２０において、ＴＦＴ２４１がオン状態となる。したがって、ｉ行ｊ列の画素１２０
においては、画素電極２３１がｊ列目のデータ線２１１と等しく電圧Ｖcとなる。
一方、当該１水平走査期間（１Ｈ）において、極性指示信号ＰolがＬレベルであるとき
、コモン電極１１０の電圧は、すなわち、ランプ信号生成回路１０による出力電圧Ｖout
は、電圧Ｖcから電圧（Ｖc＋Ｖref）にむかって上昇する。このため、ｊ列目のスイッチ
２６０がオンすることによって、ｉ行ｊ列の画素における液晶容量１３０には、画素電極
２３１を高位側とした書き込みが開始されることになる。
【００４５】
次に、当該１水平走査期間の開始時からｉ行ｊ列の画素の階調に応じた期間Ｔ１だけ経
過すると、データ信号ＸｊはＨレベルからＬレベルに変化する。このため、スイッチ２６
０がオフ（非導通）状態となるので、ｊ列目のデータ線２１１はハイ・インピーダンス状
態となる。
ここで、スイッチ２６０がオフしても、ｉ行目の走査線３１１がＨレベルとなる１水平
走査期間では、コモン電極１１０に印加された電圧Ｖoutが上昇し続けるとともに、ＴＦ
Ｔ２４１のオン状態が継続しているので、ハイ・インピーダンス状態となったｊ列目のデ
ータ線２１１の電圧Ｓｊは、スイッチ２６０がオフになった瞬間から、出力電圧Ｖoutと
同じ変化率で低下する。
このため、ｉ行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号ＹｉがＨレベ
ルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間に確定し、極性指
示信号ＰolがＬレベルであれば、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖ
outと電圧Ｖcとの差電圧（図１７において↓で示される電圧）が、画素電極２３１を低位
側として、スイッチ２６０のオフ後においても保持されることなる。
なお、当該１水平走査期間（１Ｈ）が終了して、走査信号ＹｉがＬレベルに変化すると
、ｉ行目の走査線３１１に位置する１行分の画素のＴＦＴ２４１がオフするので、各画素
電極２３１は、対応するデータ線２１１と電気的に切り離されてフローティング状態とな
る。このため、ｉ行ｊ列の画素電極２３１の電位も、コモン電極１１０の電圧変化に伴っ
て変化することになるが、液晶容量１３０の電圧、すなわち、ｊ列目のスイッチ２６０が
オフ瞬間における電圧Ｖoutと電圧Ｖcとの差電圧は、スイッチ２６０がオフとなっても、
さらには走査信号ＹｉがＬレベルに変化しても、保持され続けることになる。
また、ここでは、ｉ行目の画素のうち、ｊ列目に位置するもので代表して動作説明した
が、走査信号ＹｉがＨレベルとなる期間においては、ｉ行目に位置する１〜２４０列の画
素１行分のすべてについてｊ列目のような書き込みが同時並行的に実行される。
【００４６】
次の１水平走査期間（１Ｈ）においては、走査信号Ｙ（ｉ＋１）がＨレベルとなるので
、（ｉ＋１）行目に位置する１行分の画素について書き込みが同様に実行される。ただし
、本実施形態では、走査線毎に書込極性が反転するので、極性指示信号ＰolがＨレベルに
反転する結果、出力電圧Ｖoutは、当該１水平走査期間において電圧Ｖcから電圧（Ｖc−
Ｖref）にむかって下降する。
このため、（ｉ＋１）行ｊ列の液晶容量１３０に対する書き込み電圧は、走査信号Ｙ（
ｉ＋１）がＨレベルとなっている期間において、ｊ列目のスイッチ２６０がオフした瞬間
に確定し、ｊ列目のスイッチ２６０がオフした瞬間における電圧Ｖoutと電圧Ｖcとの差電
圧（図１７において↑で示される電圧）が、画素電極２３１を高位側として、スイッチ２
６０のオフ後においても保持されることなる。
【００４７】
ここでは、互いに隣接するｉおよび（ｉ＋１）行目の書き込みついて説明しているが、
このような書き込みは、１垂直走査期間（１Ｆ）において、１、２、３、…、３２０行目
の順番で１水平走査期間毎に実行されて、１フレームの画像が表示されることになる。ま
た、次の１垂直走査期間（１Ｆ）では、各行において書込極性が反転して同様な書き込み
が実行されることになる。
【００４８】
なお、第４実施形態では、出力電圧Ｖoutを電圧Ｖcから電圧（Ｖc＋Ｖref）まで上昇さ
せた後、電圧Ｖcから電圧（Ｖc−Ｖref）まで下降させたが、電圧（Ｖc＋Ｖref）まで上
昇させた後、この電圧（Ｖc＋Ｖref）から電圧Ｖcまで下降させる構成としても良い。こ
の構成において、電圧（Ｖc＋Ｖref）から電圧Ｖcまで下降させる場合に、電位線２８１
を、電圧（Ｖc＋Ｖref）に保つ必要があるが、電圧変化範囲が、電圧（Ｖc−Ｖref）から
電圧（Ｖc＋Ｖref）までの範囲と比べて、電圧Ｖcから電圧（Ｖc＋Ｖref）までの範囲と
なり、半分となる。このため、走査信号やスイッチ制御信号の論理信号に要する電圧振幅
が抑えられるので、走査線駆動回路３５０やデータ側制御回路２５０の耐圧が少なくて済
むので、その分、構成の簡易化を図ることができる。なお、電圧（Ｖc−Ｖref）から電圧
Ｖcまでの範囲で変化させても同様な効果が得られる。
またさらに、図１５において単投スイッチＳ0を双投スイッチに置き換え、電圧Ｖcだけ
ではなく、電圧（Ｖc＋Ｖref）でもリセットできる構成としても良い。
【００４９】
図１３に示した構成では、コモン電極１１０にランプ信号である出力電圧Ｖoutを供給
し、電位線２８１を電圧Ｖcに一定とする構成としたが、図１８に示されるように、コモ
ン電極１１０を電圧Ｖcで一定とし、電位線２８１に出力電圧Ｖoutを供給する構成でも良
い。
また、双投スイッチＳ４−ｕ、Ｓ４−ｄによって基準電圧源３０の極性を切り替えるの
ではなく、図７に示したように、（Ｂ）双投スイッチＳ１−ｕ、Ｓ１−ｄ、Ｓ２における
端子ｂおよびバッファ回路４０の出力端の接続先を変更する構成としても良い。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係るランプ信号生成回路の構成を示す図である。
【図２】同ランプ信号生成回路におけるリセット信号等を示す図である。
【図３】同ランプ信号生成回路の動作を説明するための図である。
【図４】同ランプ信号生成回路の動作を説明するための図である。
【図５】クロック信号Ｃlkと出力電圧Ｖoutとの関係を示す図である。
【図６】第１実施形態に係るランプ信号生成回路の別構成（その１）を示す図である。
【図７】第１実施形態に係るランプ信号生成回路の別構成（その２）を示す図である。
【図８】別構成（その２）の動作を説明するための図である。
【図９】本発明の第２実施形態に係るランプ信号生成回路の構成を示す図である。
【図１０】本発明の第３実施形態に係るランプ信号生成回路の構成を示す図である。
【図１１】同ランプ信号生成回路におけるバリスタの一例を示す図である。
【図１２】同ランプ信号生成回路の動作を説明するための図である。
【図１３】本発明の第４実施形態に係るランプ信号生成回路を適用した電気光学装置の構成を示す図である。
【図１４】同電気光学装置における画素の構成を示す図である。
【図１５】同ランプ信号生成回路の構成を示す図である。
【図１６】同電気光学装置における動作を説明するための図である。
【図１７】同電気光学装置における動作を説明するための図である。
【図１８】同電気光学装置の別構成を示す図である。
【符号の説明】
【００５１】
１…電気光学装置、１０…ランプ信号生成回路、２１、２２、２３…コンデンサ、３０…
基準電圧源、４０…バッファ回路、５０…スイッチ制御回路、６０…コンデンサ、７０…
容量変更回路、１１０…コモン電極、１２０…画素、２１１…データ線、２３１…画素電
極、２４１…ＴＦＴ、２５０…データ側制御回路、３１１…走査線、３５０…走査線駆動
回路、４００…制御回路
【図１】
2007143099.tif 000003
【図２】
2007143099.tif 000004
【図３】
2007143099.tif 000005
【図４】
2007143099.tif 000006
【図５】
2007143099.tif 000007
【図６】
2007143099.tif 000008
【図７】
2007143099.tif 000009
【図８】
2007143099.tif 000010
【図９】
2007143099.tif 000011
【図１０】
2007143099.tif 000012
【図１１】
2007143099.tif 000013
【図１２】
2007143099.tif 000014
【図１３】
2007143099.tif 000015
【図１４】
2007143099.tif 000016
【図１５】
2007143099.tif 000017
【図１６】
2007143099.tif 000018
【図１７】
2007143099.tif 000019
【図１８】
2007143099.tif 000020