(57)【要約】【課題】例えば液晶装置等の電気光学装置において、相展開毎の画面上の縦帯の発生を低減する。【解決手段】電気光学装置は、基板上に、複数の画素部と、複数の走査線及び複数のデータ線と、Ｎ本のデータ線を１群とするデータ線群毎に画像信号を供給するために、シリアル−パラレル変換された画像信号が供給されるＮ本の画像信号線と、画像信号をサンプリング信号に応じてデータ線に供給するサンプリング回路と、転送信号を出力するシフトレジスタとを備える。更に、データ線群毎に設けられ、転送信号を、サンプリング信号としてサンプリング回路に供給する複数のバッファ回路と、複数の導電膜から夫々形成されると共にデータ線群毎に設けられた複数のコンタクトホールを介して互いに電気的に接続された複数の部分配線を有しており、バッファ回路に電源を供給する電源配線とを備える。【選択図】図１５
2007093986.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、
Ｎ本の前記データ線を１群とするデータ線群毎に画像信号を供給するために、Ｎ（但し、Ｎは２以上の自然数）個のシリアル−パラレル変換された前記画像信号が供給されるＮ本の画像信号線と、
前記画像信号線と電気的に接続されおり、前記画像信号をサンプリング信号に応じて前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、
前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、
前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリングスイッチ毎に供給する複数のバッファ回路と、
層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に前記データ線群毎に設けられた複数のコンタクトホールを介して互いに電気的に接続された複数の部分配線を有しており、前記複数のバッファ回路の各々に電源を供給する電源配線と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記複数のコンタクトホールは、前記基板上で平面的に見て、前記電源配線が配線された配線領域のうち前記複数のバッファ回路の各々に対応する部分領域毎における同一の領域に夫々設けられることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記電源配線は、第１の電位の電源を供給する第１電源配線と前記第１の電位よりも低い第２の電位の電源を供給する第２電源配線とを含むことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記複数の画素部は夫々、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層された蓄積容量を備え、
前記複数の部分配線は、前記データ線と同一膜から形成された第１部分配線と、前記下側電極及び前記上側電極のいずれか一方に電気的に接続された容量線と同一膜から形成された第２部分配線とからなる
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記基板上に前記複数の部分配線よりも下層側に配置されており、前記サンプリング信号を供給するためのサンプリング信号線と、
前記基板上で平面的に見て、前記複数のコンタクトホールが形成される領域に、前記複数の部分配線よりも下層側に前記走査線、前記サンプリング信号線、前記下側電極及び前記上側電極のうち少なくともいずれかと同一膜からなる調整膜と
を備えることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記複数のコンタクトホールは夫々、前記基板上で平面的に見て、互いに隣接する複数の部分コンタクトホールからなることを特徴とする請求項１から５に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置を具備してなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、一般に、シリアル−パラレル変換された画像信号に基づいて駆動される。例えば、液晶装置において、基板上の画像表示領域に配線された複数のデータ線は所定の本数毎にブロック化されており、シリアル−パラレル変換された画像信号は、ブロック単位で、該ブロックに含まれるデータ線にサンプリングスイッチを介して供給される。これにより、所定の本数のデータ線が同時に、且つ複数のデータ線は所定の本数毎に順次駆動される。更に、この種の電気光学装置では、サンプリングスイッチをオンオフするためのサンプリング制御信号を十分な大きさ或いは整形するためのバッファ回路の駆動能力を高めることが望まれる。例えば特許文献１において、並列接続された複数個のインバータから構成される段が複数直列接続されたバッファ回路が本願出願人により開示されている。これによりバッファ回路の駆動能力が高められ、各ブロックに含まれる複数のサンプリングスイッチに同時に十分な大きさのサンプリング制御信号を供給することができる。その結果、画像表示におけるいわゆるゴーストやクロストークが防止される。
【０００３】
【特許文献１】特開２００３−３３７５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術では、電源が相展開間で均一に供給されないために相展開毎に画面上に縦帯或いは縦すじが生じてしまうという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、相展開毎の画面上の縦帯の発生を低減する電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に配線された複数の走査線及び複数のデータ線と、Ｎ本の前記データ線を１群とするデータ線群毎に画像信号を供給する駆動するために、Ｎ（但し、Ｎは２以上の自然数）個のシリアル−パラレル変換された前記画像信号が供給されるＮ本の画像信号線と、前記画像信号線と電気的に接続されおり、前記画像信号をサンプリング信号に応じて前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリングスイッチ毎に供給する複数のバッファ回路と、層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に前記データ線群毎に設けられた複数のコンタクトホールを介して互いに電気的に接続された複数の部分配線を有しており、前記複数のバッファ回路の各々に電源を供給する電源配線とを備える。
【０００７】
本発明の電気光学装置によれば、その動作時には、シリアル−パラレル変換（或いは、「シリアル−パラレル展開」又は「相展開」とも称される）されたＮ個の画像信号が、Ｎ本の画像信号線に供給され、更に、サンプリング回路を構成する複数のサンプリングスイッチに供給される。例えば、Ｎ個の画像信号は、駆動周波数の上昇を抑えつつ高精細な画像表示を実現すべく、外部回路によって、シリアルな画像信号が、３相、６相、１２相、２４相、・・・など、複数のパラレルな画像信号に変換されることによって生成される。
【０００８】
このような画像信号の供給と並行して、データ線群に対応するサンプリングスイッチ毎に、シフトレジスタから所定のタイミングで転送された転送信号が複数のバッファ回路の各々によって電位を高められて、サンプリング信号として供給される。即ち、データ線群を構成するＮ本のデータ線に対応するＮ個のサンプリングスイッチには、対応する１つのバッファ回路からサンプリング信号が同時に供給される。サンプリングスイッチは、例えば、片チャネル型のＴＦＴにより夫々構成され、ソースがバッファ回路の出力端に電気的に接続され、ドレインがデータ線に接続され、ゲートにサンプリング信号が供給されることでオン状態となる。すると、サンプリング回路によって、複数のデータ線には、サンプリング信号に応じてデータ線群毎にＮ個の画像信号が順次供給される。よって、同一のデータ線群に属するデータ線は同時に駆動されることとなる。複数のバッファ回路の各々は、例えばインバータが複数段直列に電気的に接続されて構成されており、シフトレジスタから転送された転送信号の電圧に駆動能力或いは転送信号の電圧レベルをレベルシフトするレベルシフタとして、更に、例えば転送信号の波形成形や位相補正を行うためのバッファとして機能する。
【０００９】
このようにデータ線が駆動されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて画素電極が選択状態となり、スイッチング動作を行う画素スイッチング素子を介して、データ線から画像信号が画素電極に供給される。これにより、例えば表示素子である液晶素子は供給された画像信号に基づいて画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）において画像表示を行う。
【００１０】
本発明では特に、複数のバッファ回路の各々に電源を供給する電源配線は、層間絶縁膜を介して相異なる層に位置する複数の導電膜から夫々形成されると共に互いに複数のコンタクトホールを介して電気的に接続された複数の部分配線を有する。よって、複数のバッファ回路の各々に電源を供給する電源配線を一の導電膜のみから形成する場合と比較して、配線するための基板上の領域の面積を大きくすることなく、配線の低抵抗化を図ることができる。従って、複数のバッファ回路に安定して電源を供給することができ、複数のバッファ回路の駆動能力を高めることができる。
【００１１】
更に、本発明では特に、複数の部分配線間を電気的に接続するための複数のコンタクトホールは、データ線群毎に設けられている。即ち、複数のコンタクトホールは、シリアル−バラレル変換（或いは相展開）されたブロック毎或いは相展開毎に設けられている。言い換えれば、複数のコンタクトホールは、基板上で平面的に見て、例えば電源配線に沿って配列された複数のバッファ回路の配列ピッチと殆ど或いは完全に同じピッチで電源配線上に配列されている。よって、複数のバッファ回路の各々に対して、殆ど或いは完全に同じ電位の電源を供給することができる。即ち、複数のバッファ回路に対して、殆ど或いは完全に均一に電源を供給することができる。従って、データ線群毎（或いはブロック毎）に発生し得るサンプリング信号の電圧のばらつきを低減することができる。その結果、例えばブロック毎に表示の明るさが異なってしまう等、サンプリング信号の電圧のばらつきに起因するブロック毎の表示むら（即ち縦帯状の表示むら）を低減或いは完全に無くすことができる。
【００１２】
尚、複数のコンタクトホールは、データ線群毎に１つずつ設けてもよいし、複数ずつ設けてもよい。複数ずつ設ける場合には、該複数間の位置関係は、データ線群毎に同じであることが望ましい。
【００１３】
本発明の電気光学装置の一態様では、前記複数のコンタクトホールは、前記基板上で平面的に見て、前記電源配線が配線された配線領域のうち前記複数のバッファ回路の各々に対応する部分領域毎における同一の領域に夫々設けられる。
【００１４】
この態様によれば、複数のコンタクトホールは、複数のバッファ回路の各々に対応する部分領域毎における同一の領域に夫々設けられる。ここで、本発明に係る「複数のバッファ回路の各々に対応する部分領域」とは、複数のバッファ回路の各々と電源配線とが電気的に接続される部分を含む領域と意味し、典型的には、電源配線が画素領域の一辺に沿って配線された領域における複数のバッファ回路が配列された配列ピッチ毎或いはデータ線群の間隔毎に区切られた領域となる。よって、複数のバッファ回路に対して、より一層、殆ど或いは完全に均一に電源を供給することができる。尚、本発明に係る「同一の領域」には、文字通りの同一の領域だけなく、製造ばらつきを含めた実践上同一の領域を含み、更に、複数にバッファ回路の各々に供給する電源の電位間のばらつきを低減する効果が得られる程度の同一の領域を含む。
【００１５】
本発明の電気光学装置の他の態様では、前記電源配線は、第１の電位の電源を供給する第１電源配線と前記第１の電位よりも低い第２の電位の電源を供給する第２電源配線とを含む電源配線である。
【００１６】
この態様によれば、各バッファ回路に第１の電位の電源及び第１の電位よりも低い第２の電位の電源が供給される。転送信号の電圧は、各バッファ回路を構成する例えば直列接続された複数のインバータによって第１の電位及び第２の電位間で遷移し、徐々に駆動能力を高められる。即ち、各バッファ回路によって確実に駆動能力の高められた転送信号をサンプリング信号として出力することできる。この際、第１及び第２電源配線の各々には、複数のコンタクトホールがデータ線群毎に設けられているので、サンプリング信号の電圧のばらつきに起因するブロック毎の表示むら（即ち縦帯状の表示むら）を低減或いは完全に無くすことができる。
【００１７】
本発明の電気光学装置の他の態様では、前記複数の画素部は夫々、前記基板上に、下側電極、誘電体膜及び上側電極が順に積層された蓄積容量を備え、前記複数の部分配線は、前記データ線と同一膜から形成された第１部分配線と、前記下側電極及び前記上側電極のいずれか一方に電気的に接続された容量線と同一膜から形成された第２部分配線とからなる。
【００１８】
この態様によれば、複数の部分配線は、第１及び第２部分配線からなる。第１部分配線は、データ線と同一膜から形成され、第２部分配線は、容量線と同一膜から形成される。ここで、本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、「同一膜である」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。よって、第１及び第２部分配線は夫々、データ線及び容量配線と同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、電源配線を複数の導電膜から形成することができる。
【００１９】
尚、蓄積容量によって、例えば画素部を構成する画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。
【００２０】
本発明の電気光学装置の他の態様では、前記基板上に前記複数の部分配線よりも下層側に配置されており、前記サンプリング信号を供給するためのサンプリング信号線と、前記基板上で平面的に見て、前記複数のコンタクトホールが形成される領域に、前記複数の部分配線よりも下層側に前記走査線、前記サンプリング信号線、前記下側電極及び前記上側電極のうち少なくともいずれかと同一膜からなる調整膜とを備える。
【００２１】
この態様によれば、例えば、調整膜がない場合と比較して、調整膜によって、複数の部分配線の基板表面からの高さが調整されるので、複数の部分配線間の層間距離を短くすることができる。より具体的には、複数の部分配線のうち、調整膜によって基板表面から高い位置になるように調整された一の部分配線は、その上に積層された、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理等によって平坦化された層間絶縁膜の表面からの距離が、調整膜の無い部分と比較して短い。よって、複数の部分配線間の層間絶縁膜の表面を平坦化すれば、コンタクトホールに起因する抵抗（即ちコンタクト抵抗）を低減することができる。従って、電源配線を低抵抗化し、複数のバッファ回路に一層安定して電源を供給することができる。更に、複数のコンタクトホールを製造するために必要な時間（例えばエッチング時間）を短くすることができると共に、エッチングにおける時間制御が容易となる。
【００２２】
本発明の電気光学装置の他の態様では、前記複数のコンタクトホールは夫々、前記基板上で平面的に見て、互いに隣接する複数の部分コンタクトホールからなる。
【００２３】
この態様によれば、複数のコンタクトホールの各々は、複数の部分コンタクトホールからなる。ここで、本発明に係る「部分コンタクトホール」とは、複数のコンタクトホールの一部を構成するコンタクトホールであって、基板上で平面的に見て、複数のコンタクトホールの各々よりも小さなコンタクトホールを意味する。更に、複数の部分コンタクトホールは、互いに隣接している。ここで、本発明に係る「互いに隣接する」とは、複数の部分コンタクトホールが、該複数の部分コンタクトホールのいずれかの直径と同程度の或いはより短い距離だけ離れて配置されていることを意味する。よって、例えば、複数の部分コンタクトホールを互いに隣接しないで、即ち互いに離れてばらばらに配置した場合と比較して、複数の電源配線間に位置する層間絶縁膜に複数の部分コンタクトホールを開孔することによって、層間絶縁膜にクラックが生じてしまうことを低減或いは防止することができる。
【００２４】
本発明の電子機器は、上記課題を解決するために上述した本発明の電気光学装置を具備してなる。
【００２５】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００２６】
ここで特に、複数の電源配線は、データ線群毎に夫々設けられた複数のコンタクトホールによって電気的に接続されているので、データ線群毎の表示むら或いは帯むらが低減されている。
【００２７】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００２８】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１５を参照して説明する。
【００２９】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。
【００３０】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明の「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３１】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３２】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。ここで特に、引回配線９０には、後述する、データ線駆動回路を駆動するための電源を供給するための本発明に係る「電源配線」の一例としてのデータ線駆動回路用電源配線６０１及び６０２が含まれている。
【００３３】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３４】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３５】
次に、本実施形態の液晶装置の動作について図３及び図４を参照して説明する。ここに図３は、本実施形態の液晶装置の主要な構成を示すブロック図であり、図４は、データ線駆動回路の構成を示すブロック図である。
【００３６】
図３において、本実施形態の液晶装置は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（ここでは図示せず）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。本実施形態に係る液晶装置はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線１１ａ及びデータ線６ａとが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線６ａとの間には、走査線１１ａを介して夫々供給される走査信号に応じて導通、非導通が制御されるＴＦＴや、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路が形成されている。
【００３７】
データ線駆動回路１０１は、サンプリング回路７を駆動し、画像信号線６に供給される画像信号ＶＩＤ１〜ＶＩＤ６を、データ信号印加の基準クロック信号であるサンプリング回路駆動信号Ｓｉ（ｉ＝１、…、ｎ）に応じてサンプリングさせ、夫々をデータ信号としてデータ線６ａに印加する。
【００３８】
図４に示すように、データ線駆動回路１０１は、シフトレジスタ４００及びｎ個（但し、ｎは自然数）のバッファ回路５００から構成されている。
【００３９】
シフトレジスタ４００は、Ｘ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ´）、シフトレジスタスタート信号ＤＸに基づいて転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を、信号線４０４を介して複数のバッファ回路５００へ順次出力する。
【００４０】
バッファ回路５００は、後述するように複数のインバータが電気的に接続されて構成されている。バッファ回路５００は、データ線駆動回路用電源配線６０１を介して供給される電源ＶＤＤＸ及びデータ線駆動回路用電源配線６０２を介して供給される電源ＶＤＤＸの電位よりも低い電位の電源ＶＳＳＸによって駆動されている。尚、データ線駆動回路用電源配線６０１及び６０２は、本発明に係る「電源配線」の一例である。シフトレジスタ４００から転送された転送信号Ｐｉを、その電圧の駆動能力或いは電圧レベルをレベルシフトし、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、ｎ）として信号線１１４へ出力する。更に、バッファ回路５００は、転送信号Ｐｉの波形成形や位相補正を行うためのバッファとしても機能する。
【００４１】
図４において、画像信号ＶＩＤ１〜ＶＩＤ６は、外部の画像信号処理回路により６相にシリアル−パラレル変換、即ち相展開されており、６本の画像信号線６を介してサンプリング回路７に入力される。尚、画像信号がシリアル−パラレル変換される数、即ち相展開数は、６相に限られず、３相、１２相、２４相、・・・などであってもよい。
【００４２】
サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。一方、データ線駆動回路１０１（言い換えれば、バッファ回路５００）から出力されるサンプリング回路駆動信号Ｓｉ（ｉ＝１、…、ｎ）は、夫々６つに分岐する信号線１１４を介して６個の隣接するサンプリングスイッチ７１に入力される。従って、サンプリング回路７は、６個のサンプリングスイッチ７１群毎に駆動される。このように、複数の画像信号線６に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線６ａへの画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
【００４３】
再び図３において、走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａに対し、データ信号及び走査信号により走査線１１ａの配列方向に走査すべく、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹ´）、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線１１ａに順次印加するように構成されている。その際には、各走査線１１ａには、両端から同時に電圧が印加される。
【００４４】
次に、本実施形態の液晶装置のバッファ回路の構成について、図５から図７を参照して説明する。ここに図５は、バッファ回路の回路構成を示す回路図であり、図６は、バッファ回路の構成を示す等価回路図である。図７は、バッファ回路及びデータ線駆動回路用電源配線の具体的な構成を示す平面図である。
【００４５】
図５から図７に示すように、バッファ回路５００は、インバータ５０１〜５０３がデータ線６ａに沿った方向（即ちＹ方向）に３段直列接続されて構成されており、更に、インバータ５０１〜５０３の各々では、７個のインバータが走査線１１ａに沿った方向（即ちＸ方向）に並列接続されて構成されている。即ち、インバータ５０１はインバータ５１１〜５１７が並列接続されて構成されており、インバータ５０２はインバータ５２１〜５２７が並列接続されて構成されており、インバータ５０３はインバータ５３１〜５３７が並列接続されて構成されている。これにより、インバータ５０１〜５０３の各々（即ち、一段分のインバータ）による駆動能力が高められている。
【００４６】
更に、図５及び図７に示すように、インバータ５１１〜５１７、５２１〜５２７及び５３１〜５３７は、いずれもチャネル幅方向がＹ方向に形成されたＰチャネル型及びＮチャネル型ＴＦＴを組み合わせた相補型ＴＦＴとして構成されている。即ち、インバータ５１１〜５１７、５２１〜５２７及び５３１〜５３７は、いずれも、データ線駆動回路用電源配線６０１から引き出された引出配線６１０とデータ線駆動回路用電源配線６０２から引き出された引出配線６２０間において、Ｐチャネル型ＴＦＴ及びＮチャネル型ＴＦＴが直列接続されて構成されている。
【００４７】
加えて、図７に示すように、インバータ５０１〜５０３を構成するＴＦＴのチャネル幅Ｌ１〜Ｌ３は、段階的に大きくなる（即ち、チャネル幅Ｌ１よりもチャネル幅Ｌ２のほうが大きく、チャネル幅Ｌ２よりもチャネル幅Ｌ３のほうが大きい）ので、バッファ回路５００全体で、高負荷に対応することができ、同時駆動可能なサンプリングスイッチ７１の個数を増やすことが可能となっている。
【００４８】
次に、本実施形態に係る液晶装置の画素部における構成について、図８から図１１を参照して説明する。ここに図８は、複数の画素部における各種素子、配線等の等価回路であり、図９及び図１０は、相隣接する複数の画素部の平面図である。尚、図９及び図１０は夫々、後述する積層構造のうち下層部分（図９）と上層部分（図１０）とを分かって図示している。
【００４９】
また、図１１は、図９及び図１０を重ね合わせた場合のＡ−Ａ´断面図である。尚、図１１においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５０】
図８において、本実施形態に係る液晶装置の画像表示領域にマトリクス状に形成された複数の画素部には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、この順に線順次に供給してもよいし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００５１】
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＳ１、ＶＳ２、…、ＶＳｎを所定のタイミングで書き込む。
【００５２】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００５３】
更に、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。
【００５４】
以下では、図９から図１１を参照して、上記データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、具体的な構成について説明する。
【００５５】
先ず、図１０において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、また、図９及び図１０に示すように、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、例えばアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図９中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。即ち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００５６】
次に、図１１に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００５７】
ＴＦＴアレイ基板１０の側には、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００５８】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００５９】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図１１に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等も設けられている。以下では、これらの各要素について、下から順に説明を行う。尚、前述のうち第１層から第３層までが、下層部分として図９に図示されており、第４層から第６層までが上層部分として図１０に図示されている。
【００６０】
（積層構造・第１層の構成―走査線等―）
先ず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図９のＸ方向に沿うように、ストライプ状にパターニングされている。
【００６１】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１１に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００６２】
また、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図９に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているので、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００６３】
尚、上述のＴＦＴ３０は、好ましくは図１１に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６４】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能等を有する。
【００６５】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。
【００６６】
（積層構造・第３層の構成―蓄積容量等―）
前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。ここで、下部電極７１は、本発明に係る「下側電極」の一例であり、容量電極３００は、本発明に係る「上側電極」の一例である。
【００６７】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。但し、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。尚、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
【００６８】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００は、後述する固定電位とされた容量配線４００と電気的に接続されている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
【００６９】
誘電体膜７５は、図１１に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。より詳細には、誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。尚、誘電体膜７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、或いはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００７０】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００７１】
第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。更に、第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。
【００７２】
（積層構造・第４層の構成―データ線等―）
前述の第３層に続けて第４層には、データ線６ａが設けられている。データ線６ａは、図１１に示すように、下層より順に、アルミニウムからなる層（図１１における符号４１Ａ参照）、窒化チタンからなる層（図１１における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図１１における符号４０１参照)の三層構造を有する膜として形成されている。
【００７３】
更に、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図１０に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【００７４】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。更に、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００７５】
（積層構造・第５層の構成―容量配線等―）
前述の第４層に続けて第５層には、容量配線４００が形成されている。容量配線４００は、平面的にみると、図１０に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００７６】
容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００７７】
更に、第５層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。尚、図１０に示すように、容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００７８】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００７９】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００８０】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、コンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００８１】
以上説明したような画素部における構成は、図９及び図１０に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されている。
【００８２】
次に、本実施形態の液晶装置のバッファ回路の具体的な構成について、図７及び図１２を参照して説明する。ここに図１２は、図７のＣ−Ｃ´線での断面図である。尚、バッファ回路の具体的な構成については、インバータ５１３の具体的な構成を中心に説明する。
【００８３】
図７及び図１２において、インバータ５１３は、Ｐチャネル型ＴＦＴ５１３ａ及びＮチャネル型ＴＦＴ５１３ｂから構成されている。
【００８４】
ＴＦＴ５１３ａは、画素部における半導体層１ａと同一膜から形成された半導体層、ゲート電極５１３ｇａ、ゲート電極５１３ｇａからの電界によりチャネルが形成される半導体層におけるＰ型チャネル領域５１３ｃａ、半導体層におけるソース領域５１３ｓａ及びドレイン領域５１３ｄａを備えている。
【００８５】
ソース領域５１３ｓａは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０１を介して、データ線６ａと同一膜から形成された分岐配線６１０と電気的に接続されている。
【００８６】
ドレイン領域５１３ｄａは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０２を介してデータ線６ａと同一膜から形成された出力配線５５０と電気的に接続されている。
【００８７】
ＴＦＴ５１３ｂは、画素部における半導体層１ａと同一膜から形成された半導体層、ゲート電極５１３ｇｂ、ゲート電極５１３ｇｂからの電界によりチャネルが形成される半導体層におけるＮ型チャネル領域５１３ｃｂ、半導体層におけるソース領域５１３ｓｂ及びドレイン領域５１３ｄｂを備えている。
【００８８】
ソース領域５１３ｓｂは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０４を介してデータ線６ａと同一膜から形成された分岐配線６２０と電気的に接続されている。
【００８９】
ドレイン領域５１３ｄｂは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０３を介して出力配線５５０と電気的に接続されている。よって、ドレイン５１３領域５１３ｄｂは、出力配線５５０を介してドレイン領域５１３ｄａと電気的に接続されている。
【００９０】
インバータ５１１、５１２及び５１４〜５１７、インバータ５２１〜５２７並びにインバータ５３１〜５３７についても同様に構成されている。
【００９１】
次に、本実施形態の液晶装置のデータ線駆動回路用電源配線の具体的な構成について図７に加えて、図１３から図１６を参照して説明する。ここに図１３は、図７のＤ−Ｄ´線での断面図である。図１４は、図７のＥ−Ｅ´線での断面図である。図１５は、部分配線間を電気的に接続するためのコンタクトホールのレイアウトを説明するための説明図である。図１６は、変形例における図１５と同趣旨の説明図である。
【００９２】
図７及び図１３において、本実施形態では特に、データ線駆動回路用電源配線６０１は、２つの部分配線６０１ａ及び６０１ｂを有している。
【００９３】
部分配線６０１ａは、容量配線４００と同一膜から形成されており、部分配線６０１ｂは、データ線６ａと同一膜から形成されている（図１１参照）。部分配線６０１ａ及び６０１ｂは、第３層間絶縁膜４３に開孔されたコンタクトホール６１を介して電気的に接続されている。更に、図１５に示すように、コンタクトホール６１は、バッファ回路５００毎に設けられている。言い換えれば、バッファ回路５００に対応するデータ線駆動回路用電源配線６０１上の部分領域６６１毎に設けられている。即ち、データ線駆動回路用電源配線６０１は、層間絶縁膜４３を介して相異なる層に位置する２つの導電膜から夫々形成されていると共に互いに複数のコンタクトホール６１を介して電気的に接続された２つの部分配線６０１ａ及び６０１ｂを有している。
【００９４】
図７及び図１４において、データ線駆動回路用電源配線６０２は、データ線駆動回路用電源配線６０１と同様に、２つの部分配線６０２ａ及び６０２ｂを有している。
【００９５】
部分配線６０２ａは、容量配線４００と同一膜から形成されており、部分配線６０２ｂは、データ線６ａと同一膜から形成されている（図１１参照）。部分配線６０２ａ及び６０２ｂは、第３層間絶縁膜４３に開孔されたコンタクトホール６２を介して電気的に接続されている。更に、図１５に示すように、コンタクトホール６２は、コンタクトホール６１と同様に、バッファ回路５００毎に設けられている。言い換えれば、バッファ回路５００に対応するデータ線駆動回路用電源配線６０２上の部分領域６６２毎に設けられている。即ち、データ線駆動回路用電源配線６０２は、層間絶縁膜４３を介して相異なる層に位置する２つの導電膜から夫々形成されていると共に互いに複数のコンタクトホール６２を介して電気的に接続された２つの部分配線６０２ａ及び６０２ｂを有している。
【００９６】
上述したように、データ線駆動回路用電源配線６０１及び６０２は夫々、電気的に接続された２つの部分配線を有するので、データ線駆動回路用電源配線６０１及び６０２を一の導電膜のみから形成する場合と比較して、配線するためのＴＦＴアレイ基板１０上の領域の面積を大きくすることなく、データ線駆動回路用電源配線６０１及び６０２の低抵抗化を図ることができる。従って、バッファ回路５００に安定して電源を供給することができ、バッファ回路の駆動能力を高めることができる。
【００９７】
しかも、上述したように、部分配線６０１ａ及び６０２は夫々、容量配線４００と同一膜から形成されているので、容量配線４００と同一機会に形成することができる。部分配線６０１ｂ及び６０２ｂは夫々、データ線６ａと同一膜から形成されているので、データ線６ａと同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、層間絶縁膜を介して配置された相異なる２つの導電膜からデータ線駆動回路用電源配線６０１及び６０２を形成することができる。
【００９８】
更に、図１５において、実施形態では特に、コンタクトホール６１及び６２は、バッファ回路５００毎、言い換えれば、各バッファ回路５００から出力されるサンプリング回路駆動信号Ｓｉによって同時に駆動されるデータ線６ａ群毎に設けられている。即ち、コンタクトホール６１及び６２は、シリアル−パラレル変換（或いは相展開）されたブロック毎或いは相展開毎に設けられている。言い換えれば、コンタクトホール６１及び６２は、ＴＦＴアレイ基板１０上で平面的に見て、データ線駆動回路用電源配線６０１及び６０２に沿って配列された複数のバッファ回路５００（図４参照）の配列ピッチと殆ど或いは好ましくは完全に同じピッチでデータ線駆動回路用電源配線６０１及び６０２上に配列されている。よって、複数のバッファ回路５００の各々に対して、殆ど或いは好ましくは完全に同じ電位の電源を供給することができる。即ち、複数のバッファ回路５００に対して、殆ど或いは完全に均一に電源を供給することができる。従って、データ線群毎（或いはブロック毎）に発生し得るサンプリング回路駆動信号Ｓｉの電圧のばらつきを低減することができる。その結果、例えばブロック毎に表示の明るさが異なってしまう等、サンプリング回路駆動信号Ｓｉの電圧のばらつきに起因するブロック毎の表示むら（即ち縦帯状の表示むら）を低減或いは好ましくは完全に無くすことができる。
【００９９】
加えて、コンタクトホール６１及び６２は、複数のバッファ回路５００の各々に対応する部分領域６６１及び６６２毎における同一の領域に配置されている。即ち、コンタクトホール６１及び６２は夫々、ＴＦＴアレイ基板１０上で平面的に見て、部分領域６６１及び６６２の中心に配置されている。よって、複数のバッファ回路５００に対して、殆ど或いは好ましくは完全に均一に電源を供給することができる。
【０１００】
図１６に変形例として示すように、コンタクトホール６１及び６２は、互いにデータ線駆動回路用電源配線６１に沿った方向にずれて配置されてもよい。この場合にも、コンタクトホール６１及び６２は、複数のバッファ回路５００の各々に対応する部分領域６６１及び６６２毎における同一の領域に配置されている。よって、複数のバッファ回路５００に対して、殆ど或いは好ましくは完全に均一に電源を供給することができる。尚、コンタクトホール６１及び６２は、バッファ回路５００毎（即ち、データ線６ａ群毎）に１つずつ設けてもよいし、複数ずつ設けてもよい。複数ずつ設ける場合には、該複数間の位置関係は、バッファ回路５００毎に同じであることが望ましい。
【０１０１】
次に、本実施形態に係る液晶装置の調整膜について、再び図１３及び図１４を参照して説明する。
【０１０２】
図１３に示すように、本実施形態では特に、ＴＦＴアレイ基板１０上で平面的に見て、コンタクトホール６１が形成される領域に、部分配線６０１ｂよりも下層側に複数の調整膜７００、即ち、走査線１１ａと同一膜からなる調整膜７０１、サンプリング回路駆動信号線１１４と同一膜（即ち画素部におけるゲート電極３ａ）と同一膜からなる調整膜７０２、下部電極７１と同一膜からなる調整膜７０３、及び容量電極３００と同一膜からなる調整膜７０４を備えている。よって、調整膜７００がない場合と比較して、調整膜７００によって、部分配線６０１ｂのＴＦＴアレイ基板１０表面からの高さが調整されるので、部分配線６０１ａ及び６０１ｂ間の層間距離を短くすることができる。即ち、調整膜７００によってＴＦＴアレイ基板１０表面から高い位置になるように調整された部分配線６０１ｂは、その上に積層されたＣＭＰ等によって平坦化された層間絶縁膜４３の表面からの距離が、調整膜７００の無い部分と比較して短い。よって、平坦化された層間絶縁膜４３に開孔されるコンタクトホールに起因する抵抗（即ちコンタクト抵抗）を低減することができる。従って、電源配線６０１を低抵抗化し、複数のバッファ回路５００に一層安定して電源を供給することができる。更に、複数のコンタクトホール６１を製造するために必要な時間（例えばエッチング時間）を短くすることができるので、実践上大変有効である。
【０１０３】
図１４に示すように、コンタクトホール６２が形成される領域についても、上述したコンタクトホール６１が形成される領域と同様に、部分配線６０２ｂよりも下層側に複数の調整膜７１０、即ち、走査線１１ａと同一膜からなる調整膜７１１、下部電極７１と同一膜からなる調整膜７１３、及び容量電極３００と同一膜からなる調整膜７１４を備えている。尚、信号線４０４は、画素部におけるゲート電極３ａと同一膜から形成されている。よって、平坦化された層間絶縁膜４３に開孔されるコンタクトホールに起因する抵抗（即ちコンタクト抵抗）を低減することができる。従って、電源配線６０２を低抵抗化し、複数のバッファ回路５００に一層安定して電源を供給することができる。更に、複数のコンタクトホール６２を製造するために必要な時間を短くすることができる。
＜第２実施形態＞
次に、第２実施形態に係る液晶装置について、図１７を参照して説明する。ここに図１７は、部分配線間を電気的に接続するためのコンタクトホールを拡大して示す拡大平面図である。尚、図１７において、図１から図１６に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【０１０４】
図１７に示すように、コンタクトホール６１は、９つの部分コンタクトホール６１ｐからなるように構成してもよい。部分コンタクトホール６１ｐは、ＴＦＴアレイ基板１０上で平面的に見て、コンタクトホール６１の各々よりも小さい。更に、９つの部分コンタクトホール６１ｐは、互いに隣接している。即ち、９つの部分コンタクトホール６１ｐは、部分コンタクトホール６１ｐの直径Ｒ１より短い距離Ｌ５だけ離れて配置されている。よって、例えば、９つの部分コンタクトホール６１ｐを互いに隣接しないで、即ち互いに離れてばらばらに配置した場合と比較して、部分配線６０１ａ及び６０１ｂ間に位置する層間絶縁膜４３に複数の部分コンタクトホール６１を開孔することによって、層間絶縁膜４３にクラックが生じてしまうことを低減或いは防止することができる。
【０１０５】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１０６】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１８は、プロジェクタの構成例を示す平面図である。この図１８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０７】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０８】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０９】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１０】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１９は、このパーソナルコンピュータの構成を示す斜視図である。図１９において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１１１】
さらに、液晶装置を、携帯電話に適用した例について説明する。図２０は、この携帯電話の構成を示す斜視図である。図２０において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１１２】
尚、図１８から図２０を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１３】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´の断面図である。
【図３】第１実施形態の液晶装置の主要な構成を示すブロック図である。
【図４】データ線駆動回路の構成を示すブロック図である。
【図５】バッファ回路の回路構成を示す回路図である。
【図６】バッファ回路の構成を示す等価回路図である。
【図７】バッファ回路及びデータ線駆動回路用電源配線の具体的な構成を示す平面図である。
【図８】複数の画素部における各種素子、配線等の等価回路図である。
【図９】相隣接する複数の画素部の平面図であって、下層部分（図１１における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図１０】相隣接する複数の画素部の平面図であって、上層部分（図１１における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図１１】図９及び図１０を重ね合わせた場合のＡ−Ａ´断面図である。
【図１２】図７のＣ−Ｃ´線での断面図である。
【図１３】図７のＤ−Ｄ´線での断面図である。
【図１４】図７のＥ−Ｅ´線での断面図である。
【図１５】部分配線間を電気的に接続するためのコンタクトホールのレイアウトを説明するための説明図である。
【図１６】変形例における図１５と同趣旨の説明図である。
【図１７】部分配線間を電気的に接続するためのコンタクトホールを拡大して示す拡大平面図である。
【図１８】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１９】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２０】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１１６】
６ａ…データ線、６…画像信号線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、６１、６２…コンタクトホール、７１…サンプリングスイッチ、１０１…データ線駆動回路、１０４…走査線駆動回路、４００…シフトレジスタ、５００…バッファ回路、６０１、６０２…データ線駆動回路用電源配線
【図１】
2007093986.tif 000003
【図２】
2007093986.tif 000004
【図３】
2007093986.tif 000005
【図４】
2007093986.tif 000006
【図５】
2007093986.tif 000007
【図６】
2007093986.tif 000008
【図７】
2007093986.tif 000009
【図８】
2007093986.tif 000010
【図９】
2007093986.tif 000011
【図１０】
2007093986.tif 000012
【図１１】
2007093986.tif 000013
【図１２】
2007093986.tif 000014
【図１３】
2007093986.tif 000015
【図１４】
2007093986.tif 000016
【図１５】
2007093986.tif 000017
【図１６】
2007093986.tif 000018
【図１７】
2007093986.tif 000019
【図１８】
2007093986.tif 000020
【図１９】
2007093986.tif 000021
【図２０】
2007093986.tif 000022