(57)【要約】【課題】発光装置において、回路構成を大幅に複雑にすることなく、画素回路に保持される電圧が不適切となる事態を回避する。【解決手段】発光装置１００は複数の画素回路６０が配列された表示部３２を有する。表示部３２は、電源配線５８Ｕ，５８Ｌにそれぞれ対応する領域３２Ｕ，３２Ｌに区分される。各画素回路６０は、発光素子６３と、データ信号に応じた電圧を保持する容量素子Ｃと、容量素子Ｃの電圧に応じて発光素子６３を発光させる駆動トランジスタＴdrと、この発光を制御する発光制御トランジスタＴelとを有する。各画素回路６０の容量素子Ｃの一端には対応する電源配線から電位が供給され、他端には対応する領域内の画素回路６０が一つも発光していないときにデータ信号が供給される。【選択図】図３
2007333837.tif 000002
【特許請求の範囲】
【請求項１】
複数の領域に区分され、前記複数の領域の各々は発光可能な複数の画素回路を含み、前記複数の領域の前記複数の画素回路の各々は、電流に応じた輝度で発光する発光素子と、データ信号に応じた電圧を保持する容量素子と、当該容量素子に保持されている電圧に応じた電流を流す駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路に設けられ、発光制御信号に応じてオン状態またはオフ状態となるスイッチング素子とを有する、表示部と、
前記複数の領域に対応してそれぞれ設けられ、電源電位の供給を受け、対応する前記領域内の全ての前記画素回路の少なくとも前記容量素子の一端に電位を供給する複数の電源配線と、
前記複数の領域の前記複数の画素回路の各々について、当該画素回路の前記スイッチング素子を当該画素回路の単位発光期間においてオン状態にするとともに当該画素回路の単位非発光期間においてオフ状態にする前記発光制御信号を生成する駆動回路と、を備え、
前記駆動回路は、前記複数の領域の各々について、当該領域に含まれる前記複数の画素回路のいずれかが発光可能な期間を発光期間としたとき、当該発光期間以外の期間内に、当該複数の画素回路の各々の前記容量素子の他端へ、前記データ信号を供給する、
ことを特徴とする発光装置。
【請求項２】
前記発光期間は前記複数の領域間で相違し、
前記駆動回路は、前記データ信号の供給を、供給先の前記画素回路を含む前記領域とは異なる前記領域の前記発光期間内に行う、
ことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記発光素子の発光ディーティー比は前記複数の画素回路に共通であり、
前記駆動回路は、前記発光ディーティー比に応じた速度で、前記複数の領域の前記複数の画素回路の前記容量素子の他端へ前記データ信号を供給する処理を行う、
ことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記画素回路は、前記駆動トランジスタの閾値電圧を補償する電圧プログラム型の回路である、
ことを特徴とする請求項１に記載の発光装置。
【請求項５】
前記電源電位は前記データ信号の電位よりも高い、
ことを特徴とする請求項１に記載の発光装置。
【請求項６】
前記電源電位は前記データ信号の電位よりも低い、
ことを特徴とする請求項１に記載の発光装置。
【請求項７】
請求項１ないし６のいずれか一項に記載の発光装置を具備する電子機器。
【請求項８】
複数の領域に区分され、前記複数の領域の各々は発光可能な複数の画素回路を含み、前記複数の領域の前記複数の画素回路の各々は、電流に応じた輝度で発光する発光素子と、データ信号に応じた電圧を保持する容量素子と、当該容量素子に保持されている電圧に応じた電流を流す駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路に設けられ、発光制御信号に応じてオン状態またはオフ状態となるスイッチング素子とを有する、表示部と、
前記複数の領域に対応してそれぞれ設けられ、電源電位の供給を受け、対応する前記領域内の全ての前記画素回路の少なくとも前記容量素子の一端に電位を供給する複数の電源配線と、を備えた発光装置の駆動方法であって、
前記複数の領域の前記複数の画素回路の各々について、当該画素回路の前記スイッチング素子を当該画素回路の単位発光期間においてオン状態にするとともに当該画素回路の単位非発光期間においてオフ状態にする前記発光制御信号を生成し、
前記複数の領域の各々について、当該領域に含まれる前記複数の画素回路のいずれかが発光可能な期間を発光期間としたとき、当該発光期間以外の期間内に、当該複数の画素回路の各々の前記容量素子の他端へ、前記データ信号を供給する、
ことを特徴とする発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（Light  Emitting  Diode）などの発光素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
有機ＬＥＤ（以下「ＯＬＥＤ（Organic  LED）」という）や無機ＬＥＤ等のＬＥＤを含む画素回路が面状に配列された電圧書き込み型の発光装置が提案されている。この発光装置は、例えば画像の表示に用いられるものであり、各画素回路では、電圧が書き込まれ、書き込まれた電圧が保持され、この電圧に応じた電流がＬＥＤに供給され、この電流に応じてＬＥＤが発光する。電圧の書き込みは、各画素回路に、データ信号を供給することにより行われ、当該データ信号の電位と基準電位との電位差が、書き込まれた電圧として保持される。
【０００３】
本来、基準電位は全ての画素回路に共通の電源電位であるべきであるが、基準電位を供給する電源配線は全ての画素回路に共通であるから、現実には、電源電位が供給される電源配線内で、発光中のＬＥＤに供給される電流に応じた電圧降下が生じる。つまり、基準電位は変動する。このような変動を考慮することなくデータ信号を供給する構成を採ると、画素回路に保持される電圧が不適切となり、例えば表示される画像に階調ムラが生じる虞がある。
【０００４】
この問題を解決可能な技術としては、特許文献１に記載の技術が挙げられる。この技術では、電源配線での電圧降下を補正するための電位が各画素回路に供給され、各画素回路において、当該電位を用いてデータ信号の電位が補正され、補正された電位と基準電位との電位差が、書き込まれた電圧として保持される。
【特許文献１】特開２００６−１８２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では、発光装置の回路構成が大幅に複雑になってしまう。そこで、本発明は、回路構成を大幅に複雑にすることなく、画素回路に保持される電圧が不適切となる事態を回避することができる発光装置、その駆動方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る発光装置は、複数の領域に区分され、前記複数の領域の各々は発光可能な複数の画素回路を含み、前記複数の領域の前記複数の画素回路の各々は、電流に応じた輝度で発光する発光素子と、データ信号に応じた電圧を保持する容量素子と、当該容量素子に保持されている電圧に応じた電流を流す駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路に設けられ、発光制御信号に応じてオン状態またはオフ状態となるスイッチング素子とを有する、表示部と、前記複数の領域に対応してそれぞれ設けられ、電源電位の供給を受け、対応する前記領域内の全ての前記画素回路の少なくとも前記容量素子の一端に電位を供給する複数の電源配線と、前記複数の領域の前記複数の画素回路の各々について、当該画素回路の前記スイッチング素子を当該画素回路の単位発光期間においてオン状態にするとともに当該画素回路の単位非発光期間においてオフ状態にする前記発光制御信号を生成する駆動回路と、を備え、前記駆動回路は、前記複数の領域の各々について、当該領域に含まれる前記複数の画素回路のいずれかが発光可能な期間を発光期間としたとき、当該発光期間以外の期間内に、当該複数の画素回路の各々の前記容量素子の他端へ、前記データ信号を供給する、ことを特徴とする。
この発光装置における発光素子としては、有機ＬＥＤや無機ＬＥＤ等のＬＥＤを例示することができる。また、この発光装置におけるスイッチング素子としては、トランジスタを例示することができる。また、この発光装置におけるデータ信号としては、階調を指定する信号を例示することができる。また、ある画素回路の単位発光期間は当該画素回路が発光可能な期間であり、ある画素回路の単位非発光期間は当該画素回路が発光不可能な期間である。ひとつの画素回路に注目すると、単位発光期間以外の期間が単位非発光期間であり、単位非発光期間以外の期間が単位発光期間である。
この発光装置では、各画素回路の容量素子の他端へのデータ信号の供給（電圧の書き込み）が、当該画素回路の容量素子と同じ電源配線から電位の供給を受けている他の画素回路の発光素子が一つも発光していないときに行われる。したがって、この発光装置では、各画素回路の単位書込期間（当該画素回路の容量素子の他端にデータ信号が供給される期間）において、電源配線から当該画素回路に供給される電位が所定値（電源電位）に維持される。以上より、この発光装置によれば、構成を大幅に複雑にすることなく、画素回路に保持される電圧が不適切となる事態を回避することができる。
【０００７】
上記の発光装置において、前記発光期間は前記複数の領域間で相違し、前記駆動回路は、前記データ信号の供給を、供給先の前記画素回路を含む前記領域とは異なる前記領域の前記発光期間内に行う、ようにしてもよい。この発光装置によれば、各領域についての電圧の書き込みが当該領域とは異なる他の領域の発光期間内に行われるから、各画素回路の単位発光期間を長く確保すること（発光デューティー比を大きくすること）ができる。
【０００８】
上記の発光装置において、前記発光素子の発光ディーティー比は前記複数の画素回路に共通であり、前記駆動回路は、前記発光ディーティー比に応じた速度で、前記複数の領域の前記複数の画素回路の前記容量素子の他端へ前記データ信号を供給する処理を行う、ようにしてもよい。この発光装置によれば、全ての画素回路の容量素子の他端へデータ信号を順番に書き込んでいく処理が発光ディーティー比に応じた速度で進む。このことは、駆動回路の動作速度を必要最低限の速度とすることが可能であることを意味している。
【０００９】
上記の発光装置において、前記画素回路は前記駆動トランジスタの閾値電圧を補償する電圧プログラム型の回路である、としてもよいし、前記電源電位は前記データ信号の電位よりも高い、としてもよいし、前記電源電位は前記データ信号の電位よりも低い、としてもよい。
【００１０】
本発明に係る電子機器は、上記の各発光装置を具備する。この電子機器によれば、上述した各種の効果を得ることができる。
【００１１】
本発明に係る発光装置の駆動方法は、複数の領域に区分され、前記複数の領域の各々は発光可能な複数の画素回路を含み、前記複数の領域の前記複数の画素回路の各々は、電流に応じた輝度で発光する発光素子と、データ信号に応じた電圧を保持する容量素子と、当該容量素子に保持されている電圧に応じた電流を流す駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路に設けられ、発光制御信号に応じてオン状態またはオフ状態となるスイッチング素子とを有する、表示部と、前記複数の領域に対応してそれぞれ設けられ、電源電位の供給を受け、対応する前記領域内の全ての前記画素回路の少なくとも前記容量素子の一端に電位を供給する複数の電源配線と、を備えた発光装置の駆動方法であって、前記複数の領域の前記複数の画素回路の各々について、当該画素回路の前記スイッチング素子を当該画素回路の単位発光期間においてオン状態にするとともに当該画素回路の単位非発光期間においてオフ状態にする前記発光制御信号を生成し、前記複数の領域の各々について、当該領域に含まれる前記複数の画素回路のいずれかが発光可能な期間を発光期間としたとき、当該発光期間以外の期間内に、当該複数の画素回路の各々の前記容量素子の他端へ、前記データ信号を供給する、ことを特徴とする。
この駆動方法では、各画素回路の容量素子の他端へのデータ信号の供給（電圧の書き込み）が、当該画素回路の容量素子と同じ電源配線から電位の供給を受けている他の画素回路の発光素子が一つも発光していないときに行われる。したがって、この駆動方法では、各画素回路の単位書込期間において、電源配線から当該画素回路に供給される電位が所定値（電源電位）に維持される。以上より、この駆動方法によれば、発光装置の構成を大幅に複雑にすることなく、画素回路に保持される電圧が不適切となる事態を回避することができる。
【発明を実施するための最良の形態】
【００１２】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００の構成を示すブロック図である。発光装置１００は、画像処理回路１０と制御回路２０と表示パネル３０とを有する。画像処理回路１０は、第１画像データＧＤ1から第２画像データＧＤ2を生成して表示パネル３０へ供給する。第１画像データＧＤ1は、動画像を構成する各フレーム画像の態様（各画素の色彩や階調）を指定するデジタルデータであり、発光装置１００が搭載される電子機器のＣＰＵといった上位装置から供給される。第２画像データＧＤ2は、表示パネル３０に実際に表示される各フレーム画像の態様を指定するデジタルデータである。制御回路２０は、タイミングを指定する制御信号ＣXおよびＣYを生成して表示パネル３０へ供給する。制御信号ＣXおよびＣYが指定するタイミングは、後述の発光ディーティー比に応じたタイミングである。
【００１３】
表示パネル３０は、第２画像データＧＤ2と制御信号ＣXおよびＣYとを用いてフレーム画像を表示するものであり、発光可能な複数の画素回路６０が面状に配列された表示部３２と、各画素回路６０を第２画像データＧＤ2に応じて駆動する駆動回路（データ線駆動回路３６および走査線駆動回路３８）とを含む。駆動回路や画像処理回路１０、制御回路２０は、画素回路６０が配列される基板の表面やこの基板に接合された配線基板にＩＣチップの形態で実装されてもよいし、この基板の表面に直接的に作り込まれたスイッチング素子（典型的には薄膜トランジスタ）によって構成されてもよい。
【００１４】
表示部３２には、Ａ方向（行方向）に延在する480本の走査線Ｙ（Ｙ1、Ｙ2、……、Ｙ480）と、Ａ方向に直交するＢ方向（列方向）に延在する640本のデータ線Ｘ（Ｘ1、Ｘ2、……、Ｘ640）とが形成される。各走査線Ｙには、書込制御線Ｙｗおよび発光制御線Ｙｅが含まれている。各画素回路６０は、走査線Ｙとデータ線Ｘとの各交差に対応した位置に配置されている。つまり、画素回路６０は縦480行×横640列のマトリクス状に配列されている。なお、画素回路６０の総数や配列の態様は以上の例示に何ら限定されない。
【００１５】
走査線駆動回路（Ｙドライバ）３８は、制御信号ＣYに指定されるタイミングに応じた書込制御信号ＧWRT（ＧWRT1、ＧWRT2、……、ＧWRT480）を生成して書込制御線Ｙｗ1〜Ｙｗ480にそれぞれ出力する。各書込制御信号ＧWRTは、書込制御線Ｙｗ1〜Ｙｗ480の各々を順番に択一的に選択する電圧信号であり、選択中の書込制御線Ｙｗには高電位の書込制御信号ＧWRTが出力され、非選択中の各書込制御線Ｙｗには低電位の書込制御信号ＧWRTが出力される。走査線駆動回路３８が書込制御信号ＧWRTを用いて書込制御線Ｙｗ1〜Ｙｗ480を順番に選択していく速度は、後述の発光ディーティー比に応じた速度となる。
【００１６】
また、走査線駆動回路３８は、制御信号ＣYに指定されるタイミングに応じた発光制御信号ＧON（ＧON1、ＧON2、……、ＧON480）を生成して発光制御線Ｙｅ1〜Ｙｅ480にそれぞれ出力する。各発光制御信号ＧONは、各画素回路６０について単位発光期間および単位非発光期間を規定する電圧信号である。単位発光期間を迎えている画素回路６０（単位非発光期間を迎えていない画素回路６０）の行に対応する発光制御線Ｙｅには高電位の発光制御信号ＧONが出力され、単位発光期間を迎えていない画素回路６０（単位非発光期間を迎えている画素回路６０）の行に対応する発光制御線Ｙｅには低電位の発光制御信号ＧONが出力される。
【００１７】
単位発光期間および単位非発光期間は、いずれも、画素回路６０ごとに規定される期間である。ある画素回路６０の単位発光期間は、当該画素回路６０（詳しくは後述の発光素子６３）が発光可能な期間である。一方、ある画素回路６０の単位非発光期間は、当該画素回路６０（詳しくは後述の発光素子６３）が発光不可能な期間である。ひとつの画素回路６０に注目すると、単位発光期間以外の期間が単位非発光期間であり、単位非発光期間以外の期間が単位発光期間である。単位発光期間および単位非発光期間は、いずれも、同一の行の画素回路６０に共通し、その長さは全ての画素回路６０間で一致する。
【００１８】
データ線駆動回路（Ｘドライバ）３６は、第２画像データＧＤ2と制御信号ＣXに指定されるタイミングとに応じたデータ信号Ｄ（Ｄ1、Ｄ2、……、Ｄ640）を生成し、制御信号ＣXに指定されるタイミングでデータ線Ｘ1〜Ｘ640にそれぞれ出力する。各データ信号Ｄは、出力される各データ線Ｘに応じた列の画素回路６０の階調を示す電圧信号であり、各データ線Ｘには、当該データ線Ｘと選択中の書込制御線Ｙｗとの交差に対応した位置の画素回路６０がとるべき階調（第２画像データＧＤ2によって当該画素回路６０に指定された階調）に応じた電位のデータ信号Ｄが出力される。データ線駆動回路３６がデータ信号Ｄを出力していく速度は、後述の発光ディーティー比に応じた速度となる。
【００１９】
図２は、発光装置１００に含まれる各画素回路６０の構成を示す回路図である。この図においては、第ｉ行（ｉは１≦ｉ≦480を満たす整数）に属する第ｊ列目（ｊは１≦ｊ≦640を満たす整数）の画素回路６０のみが図示されているが、その他の画素回路６０も同様の構成である。画素回路６０は、ｐチャネル型の駆動トランジスタＴdrと、ｎチャネル型の２個のトランジスタ（発光制御トランジスタＴelおよび選択トランジスタＴsel）と、一端が駆動トランジスタＴdrのソースに接続され、他端が駆動トランジスタＴdrのゲートに接続され、データ信号Ｄに応じた電圧を保持する容量素子Ｃと、電源の高位側の電位Ｖddが供給される電源配線５８と低位側の電位Ｇndが供給される接地線との間に介挿された発光素子６３とを含む。発光素子６３は、有機ＥＬ材料からなる発光層を陽極と陰極との間隙に介在させたＯＬＥＤ素子であり、駆動電流Ｉelの電流密度に応じた輝度で発光する。
【００２０】
駆動トランジスタＴdrは、駆動電流Ｉelの電流密度を制御するものであり、電位Ｖddが供給される電源配線５８にソースが接続されるとともにドレインが発光制御トランジスタＴelのドレインに接続されている。発光制御トランジスタＴelは、発光制御信号ＧONiに応じてオン／オフするスイッチング素子であり、単位発光期間を規定する。発光制御トランジスタＴelのソースは発光素子６３の陽極に、そのゲートは発光制御線Ｙｅiに接続されている。選択トランジスタＴselは、駆動トランジスタＴdrのゲートとデータ線Ｘiとの導通／非導通を切り替えるスイッチング素子であり、そのゲートは書込制御線Ｙｗiに接続されている。
【００２１】
以上の構成において、書込制御信号ＧWRTiの電位が高電位に遷移すると、選択トランジスタＴselがオン状態に遷移する。これにより、駆動トランジスタＴdrのゲートとデータ線Ｘjとが導通する。したがって、理想的には、駆動トランジスタＴdrのゲート−ソース間の電圧が、データ信号Ｄjの電位（データ電位）と電位Ｖddとの差に等しくなり、この差が、容量素子Ｃに書き込まれる。
【００２２】
そして、書込制御信号ＧWRTiの電位が低電位に遷移すると、選択トランジスタＴselがオフ状態に遷移する。これにより、駆動トランジスタＴdrのゲートとデータ線Ｘjとが非導通となる。以降、選択トランジスタＴselがオン状態に遷移してからオフ状態に遷移するまでの期間を「単位書込期間」と称する。単位書込期間が終了すると、データ線Ｘjは他の画素回路６０における駆動電圧の書き込みに用いられるが、データ線Ｘjと駆動トランジスタＴdrのゲートとは非導通であるから、容量素子Ｃに書き込まれた電圧は保持される。
【００２３】
書込期間の終了後に発光制御信号ＧONiの電位が高電位に遷移すると、単位発光期間が開始する。具体的には、発光制御トランジスタＴelがオン状態に遷移する。これにより、容量素子Ｃに保持されている電圧（駆動電圧）に応じた駆動電流Ｉelが、電源配線５８から駆動トランジスタＴdrおよび発光制御トランジスタＴelを経由して発光素子６３に供給され、発光素子６３が駆動電流Ｉelの電流密度に比例した輝度で発光する。つまり、画素回路６０が発光する。そして、単位発光期間は、発光制御信号ＧONiの電位が低電位に遷移すると終了する。以上より明らかなように、画素回路６０は、その階調が可変であり、駆動電流Ｉelの電流密度に応じた階調となる。したがって、上述した動作が各画素回路６０で行われることにより、表示部３２にフレーム画像が表示されるのである。この際、全ての画素回路６０の容量素子Ｃの他端へデータ信号を順番に書き込んでいく処理は、発光ディーティー比に応じた速度で進む。
【００２４】
ところで、電位Ｖddが供給される電源配線５８は、複数の画素回路６０に共通して設けられている。また、当然ながら、電源配線５８には抵抗が分布している。よって、複数の画素回路６０のうち、ある画素回路６０が単位発光期間を迎えると、電源配線５８において、この画素回路６０の駆動電流Ｉel（発光素子６３の輝度）や分布している抵抗等に応じた電圧降下が生じる。つまり、電源配線５８から他の画素回路６０に供給される電位が変動する。この変動により、単位書込期間に電源配線５８から供給される電位が電位Ｖdd（所定値）からズレてしまうと、容量素子Ｃに書き込まれる電圧は、データ信号に正しく応じた電圧ではなくなってしまう。これは、表示部３２に表示されるフレーム画像における階調ムラを招く。そこで、発光装置１００では、各画素回路６０の単位書込期間においては当該画素回路６０に供給される電位が電位Ｖddに維持されるように、表示部３２が二つの領域に分かれている。
【００２５】
図３は、表示部３２の各領域と単位発光期間との関係を示す図である。この図に示すように、表示部３２は、走査線Ｙ1〜Ｙ240に対応する全ての画素回路６０を含む領域３２Ｕと、走査線Ｙ241〜Ｙ480に対応する全ての画素回路６０を含む領域３２Ｌとを有する。表示部３２の各画素回路６０は、領域３２Ｕまたは領域３２Ｌに含まれている。領域３２Ｕ内の全ての画素回路６０には電源配線５８Ｕから電位が供給され、領域３２Ｌ内の全ての画素回路６０には電源配線５８Ｌから電位が供給される。
【００２６】
また、走査線駆動回路３８は、各段が各走査線Ｙに対応する、ＧON用シフトレジスタ３８１、ＧWRT用シフトレジスタ３８２ＵおよびＧWRT用シフトレジスタ３８２Ｌを有する。ＧON用シフトレジスタ３８１に対応する走査線Ｙは走査線Ｙ1〜Ｙ480であり、ＧWRT用シフトレジスタ３８２Ｕに対応する走査線Ｙは走査線Ｙ1〜Ｙ240であり、ＧWRT用シフトレジスタ３８２Ｌに対応する走査線Ｙは走査線Ｙ241〜Ｙ480である。つまり、ＧON用シフトレジスタ３８１は領域３２Ｕおよび領域３２Ｌに、ＧWRT用シフトレジスタ３８２Ｕは領域３２Ｕに、ＧWRT用シフトレジスタ３８２Ｌは領域３２Ｌに対応している。
【００２７】
制御信号ＣYには、ＧON用シフトレジスタ３８１に入力される制御データＣYONに応じた信号、ＧWRT用シフトレジスタ３８２Ｕに入力される制御データＣYUに応じた信号、およびＧWRT用シフトレジスタ３８２Ｌに入力される制御データＣYLに応じた信号が含まれる。各シフトレジスタは、制御データを入力し、各段に保持しているデータをシフトし、空いた段に当該制御データを保持する、という動作を当該シフトレジスタに入力されるクロック信号の周期で繰り返し行う一方、各段に保持されているデータに応じた発光制御信号ＧONiを当該段に対応する走査線Ｙに出力する。
【００２８】
図中のグラフにおいて、縦軸は４８０の領域に分かれており、これらの領域は走査線Ｙ1〜Ｙ480にそれぞれ対応している。また、発光開始線ＥＳは走査線Ｙ1〜Ｙ480に対応する単位発光期間の開始時点の全てを通る直線であり、発光終了線ＥＥは走査線Ｙ1〜Ｙ480に対応する単位発光期間の終了時点の全てを通る直線である。また、１Ｖは、走査線Ｙ1に対応する位置に配置された画素回路６０が発光を開始してから次に発光を開始するまでの期間（フレーム期間）の長さであり、発光装置１００ではフレーム期間が繰り返されて動画像が表示される。また、各画素回路６０の発光素子６３の発光デューティー比は２５％に設定されている。すなわち、各走査線Ｙに対応する単位発光期間の長さは１／４Ｖに設定されている。なお、隣り合う２つの走査線Ｙに対応する単位発光期間は互いに重なっている。
【００２９】
各フレーム期間において、０％時点から約７５％時点までの期間は、領域３２Ｕ内の画素回路６０（詳しくは発光素子６３）のいずれかが発光可能な期間（発光期間ＴUE）であり、約７５％時点から１００％時点までの期間は、領域３２Ｕ内の画素回路６０（詳しくは発光素子６３）のいずれも発光不可能な期間（非発光期間ＴUN）である。また、各フレーム期間において、約５０％時点から１００％時点まで及び当該フレーム期間の次のフレーム期間の０％時点から約２５％時点までの期間は、領域３２Ｌ内の画素回路６０（詳しくは発光素子６３）のいずれかが発光可能な期間（発光期間ＴLE）であり、約２５％時点から約５０％時点までの期間は、領域３２Ｌ内の画素回路６０（詳しくは発光素子６３）のいずれも発光不可能な期間（非発光期間ＴLN）である。非発光期間ＴUNおよびＴLNの長さは共に約１／４Ｖであり、発光期間ＴUEおよびＴLEの長さは共に約３／４Ｖである。
【００３０】
本実施形態では、非発光期間ＴUN内に、領域３２Ｕ内の全ての画素回路６０の容量素子Ｃに電圧を書き込む一方、非発光期間ＴLN内に、領域３２Ｌ内の全ての画素回路６０の容量素子Ｃに電圧を書き込むことにより、課題の解決を図っている。これらの期間は発光制御信号ＧONによって規定され、これらの書き込みは書込制御信号ＧWRTによって制御される。
【００３１】
図４は、発光制御信号ＧONおよび書込制御信号ＧWRTのタイミングチャートである。各発光制御信号ＧONは、一定の時間（１Ｖ）間隔で立ち上がり、長さが１／４Ｖの発光期間だけ高電位を維持した後に立ち下がる。各フレーム期間においては、当該フレーム期間の開始タイミングで発光制御信号ＧON1が立ち上がり、これより１Ｈだけ遅れたタイミングで発光制御信号ＧON2が立ち上がり、…、発光制御信号ＧON479の立ち上がりタイミングから１Ｈだけ遅れたタイミング（発光制御信号ＧON1の次の立ち上がりから１Ｈだけ先行したタイミング）で発光制御信号ＧON480が立ち上がる。
【００３２】
また、隣り合う走査線Ｙ間での単位発光期間のズレは１Ｈであり、１Ｈは発光期間の長さ（１／４Ｖ）よりも遥かに短いから、隣り合う走査線Ｙ間では、必ず、発光期間が部分的に重なる。このため、一定の時間（１Ｖ）を二分した期間の一方が発光期間となり、他方が非発光期間となる。なお、上記のズレが１Ｈとなるのは、発光制御信号ＧONを生成するＧON用シフトレジスタ３８１に入力されるクロック信号の周期が１Ｈであることに起因する。
【００３３】
各書込制御信号ＧWRTは、一定の時間（１Ｖ）間隔で立ち上がり、長さが１／２Ｈの書込期間だけ高電位を維持した後に立ち下がる。各非発光期間ＴUNにおいては、当該非発光期間ＴUNの開始タイミングで書込制御信号ＧWRT1が立ち上がり、これより１／２Ｈだけ遅れたタイミングで書込制御信号ＧWRT2が立ち上がり、…、書込制御信号ＧWRT239の立ち上がりタイミングから１／２Ｈだけ遅れたタイミング（この非発光期間ＴUNの終了から１／２Ｈだけ先行したタイミング）で書込制御信号ＧWRT240が立ち上がる。その一方、書込制御信号ＧWRT241〜ＧWRT480は低レベルに維持される。以上より明らかなように、領域３２Ｕ内の全ての画素回路６０の容量素子Ｃに電圧を書き込むための書込期間ＴUWは、非発光期間ＴUNに一致する。
【００３４】
各非発光期間ＴLNにおいては、当該非発光期間ＴLNの開始タイミングで書込制御信号ＧWRT241が立ち上がり、これより１／２Ｈだけ遅れたタイミングで書込制御信号ＧWRT242が立ち上がり、…、書込制御信号ＧWRT479の立ち上がりタイミングから１／２Ｈだけ遅れたタイミング（この非発光期間ＴUNの終了から１／２Ｈだけ先行したタイミング）で書込制御信号ＧWRT480が立ち上がる。その一方、書込制御信号ＧWRT1〜ＧWRT240は低レベルに維持される。以上より明らかなように、領域３２Ｌ内の全ての画素回路６０の容量素子Ｃに電圧を書き込むための書込期間ＴLWは、非発光期間ＴLNに一致する。
【００３５】
以上説明したように、発光装置１００では、電源配線５８Ｕから電位の供給を受ける領域３２Ｕ内の全ての画素回路６０の容量素子Ｃには、これらの画素回路６０の全てが非発光の期間（非発光期間ＴUN）に、データ電位に応じた電圧が書き込まれる。一方、電源配線５８Ｌから電位の供給を受ける領域３２Ｌ内の全ての画素回路６０の容量素子Ｃには、これらの画素回路６０の全てが非発光の期間（非発光期間ＴLN）に、データ電位に応じた電圧が書き込まれる。つまり、各領域の全ての画素回路６０の容量素子Ｃへの電圧の書き込みが、当該領域の画素回路６０が一つも発光していない期間に行われる。したがって、発光装置１００では、各画素回路６０の単位書込期間においては、前述の電圧降下が発生せず、当該画素回路６０に供給される電位が電位Ｖdd（所定値）に維持される。
【００３６】
以上より、発光装置１００によれば、各画素回路６０に書き込まれて保持される電圧が不適切となる事態を回避すること、具体的には表示部３２に表示されるフレーム画像の階調ムラを抑制することができる。また、表示部３２の構成が一般的な発光装置の表示部の構成と異なる点は、二つの領域に分かれている点、すなわち電源配線が二つである点のみである。つまり、発光装置１００には、一般的な発光装置を大幅に複雑化することなく構成可能という利点もある。また、各領域についての電圧の書き込みが当該領域（例えば領域３２Ｕ）とは異なる他の領域（例えば領域３２Ｌ）の発光期間内に行われるから、各画素回路６０の単位発光期間を長く確保すること（発光デューティー比を大きくすること）ができる。
【００３７】
＜Ｂ：第２実施形態＞
図５は、本発明の第２実施形態に係る発光装置２００における表示部３２の各領域と単位発光期間との関係を示す図である。この図に示すように、発光装置２００の表示部３２は、走査線Ｙ1〜Ｙ160に対応する全ての画素回路６０を含む領域３２１、走査線Ｙ161〜Ｙ320に対応する全ての画素回路６０を含む領域３２２、および走査線Ｙ321〜Ｙ480に対応する全ての画素回路６０を含む領域３２３を有する。表示部３２の各画素回路６０は、領域３２１〜３２３のいずれか一つに含まれている。発光装置２００の電源配線５８は、領域３２１〜３２３にそれぞれ対応する電源配線５８１〜５８３に分かれている。各画素回路６０の構成は図２に示す通りである。
【００３８】
また、発光装置２００の走査線駆動回路３８は、領域３２１に対応するＧWRT用シフトレジスタ３８２１、領域３２２に対応するＧWRT用シフトレジスタ３８２２、領域３２３に対応するＧWRT用シフトレジスタ３８２３を有する。また、発光装置２００における制御信号ＣYには、ＧWRT用シフトレジスタ３８２１に入力される制御データＣY1に応じた信号、ＧWRT用シフトレジスタ３８２２に入力される制御データＣY2に応じた信号、およびＧWRT用シフトレジスタ３８２３に入力される制御データＣY3に応じた信号が含まれる。
【００３９】
各画素回路６０の発光素子６３の発光デューティー比は５０％に設定されている。すなわち、各走査線Ｙに対応する単位発光期間の長さは１／２Ｖに設定されている。各フレーム期間において、０％時点から約８３％時点までの期間は、領域３２１内の画素回路６０（詳しくは発光素子６３）のいずれかが発光可能な期間（発光期間Ｔ1E）であり、約８３％時点から１００％時点までの期間は、領域３２１内の画素回路６０（詳しくは発光素子６３）のいずれも発光不可能な期間（非発光期間Ｔ1N）である。また、各フレーム期間において、約３３％時点から１００％時点まで及び当該フレーム期間の次のフレーム期間の０％時点から約１７％時点までの期間は、領域３２２内の画素回路６０（詳しくは発光素子６３）のいずれかが発光可能な期間（発光期間Ｔ2E）であり、約１７％時点から約３３％時点までの期間は、領域３２２内の画素回路６０（詳しくは発光素子６３）のいずれも発光不可能な期間（非発光期間Ｔ2N）である。また、各フレーム期間において、約６７％時点から１００％時点まで及び当該フレーム期間の次のフレーム期間の０％時点から約５０％時点までの期間は、領域３２３内の画素回路６０（詳しくは発光素子６３）のいずれかが発光可能な期間（発光期間Ｔ3E）であり、約５０％時点から約６７％時点までの期間は、領域３２３内の画素回路６０（詳しくは発光素子６３）のいずれも発光不可能な期間（非発光期間Ｔ3N）である。
【００４０】
非発光期間Ｔ1N、Ｔ2NおよびＴ3Nの長さは共に約１／６Ｖであり、発光期間Ｔ1E、Ｔ2EおよびＴ3Eの長さは共に約６／６Ｖである。本実施形態では、非発光期間Ｔ1N内に、領域３２１内の全ての画素回路６０の容量素子Ｃに電圧を書き込み、非発光期間Ｔ2N内に、領域３２２内の全ての画素回路６０の容量素子Ｃに電圧を書き込み、非発光期間Ｔ3N内に、領域３２３内の全ての画素回路６０の容量素子Ｃに電圧を書き込むことにより、課題の解決を図っている。これらの期間は発光制御信号ＧONによって規定され、これらの書き込みは書込制御信号ＧWRTによって制御される。
【００４１】
図６は、発光装置２００における発光制御信号ＧONおよび書込制御信号ＧWRTのタイミングチャートである。各発光制御信号ＧONは、一定の時間（１Ｖ）間隔で立ち上がり、長さが１／２Ｖの発光期間だけ高電位を維持した後に立ち下がる。また、隣り合う走査線Ｙ間での単位発光期間のズレは１Ｈであり、１Ｈは発光期間の長さ（１／２Ｖ）よりも遥かに短いから、隣り合う走査線Ｙ間では、必ず、発光期間が部分的に重なる。このため、一定の時間（１Ｖ）を二分した期間の一方が発光期間となり、他方が非発光期間となる。
【００４２】
各非発光期間Ｔ1Nにおいては、当該非発光期間Ｔ1Nの開始タイミングで書込制御信号ＧWRT1が立ち上がり、これより１／２Ｈだけ遅れたタイミングで書込制御信号ＧWRT2が立ち上がり、…、書込制御信号ＧWRT159の立ち上がりタイミングから１／２Ｈだけ遅れたタイミング（この非発光期間Ｔ1Nの終了から１／２Ｈだけ先行したタイミング）で書込制御信号ＧWRT160が立ち上がる。その一方、書込制御信号ＧWRT161〜ＧWRT480は低レベルに維持される。以上より明らかなように、領域３２１内の全ての画素回路６０の容量素子Ｃに電圧を書き込むための書込期間Ｔ1Wは、非発光期間Ｔ1Nに一致する。
【００４３】
各非発光期間Ｔ2Nにおいては、当該非発光期間Ｔ2Nの開始タイミングで書込制御信号ＧWRT161が立ち上がり、これより１／２Ｈだけ遅れたタイミングで書込制御信号ＧWRT162が立ち上がり、…、書込制御信号ＧWRT319の立ち上がりタイミングから１／２Ｈだけ遅れたタイミング（この非発光期間Ｔ2Nの終了から１／２Ｈだけ先行したタイミング）で書込制御信号ＧWRT320が立ち上がる。その一方、書込制御信号ＧWRT1〜ＧWRT160およびＧWRT321〜ＧWRT480は低レベルに維持される。以上より明らかなように、領域３２２内の全ての画素回路６０の容量素子Ｃに電圧を書き込むための書込期間Ｔ2Wは、非発光期間Ｔ2Nに一致する。
【００４４】
各非発光期間Ｔ3Nにおいては、当該非発光期間Ｔ3Nの開始タイミングで書込制御信号ＧWRT321が立ち上がり、これより１／２Ｈだけ遅れたタイミングで書込制御信号ＧWRT322が立ち上がり、…、書込制御信号ＧWRT479の立ち上がりタイミングから１／２Ｈだけ遅れたタイミング（この非発光期間Ｔ3Nの終了から１／２Ｈだけ先行したタイミング）で書込制御信号ＧWRT480が立ち上がる。その一方、書込制御信号ＧWRT1〜ＧWRT320は低レベルに維持される。以上より明らかなように、領域３２３内の全ての画素回路６０の容量素子Ｃに電圧を書き込むための書込期間Ｔ3Wは、非発光期間Ｔ3Nに一致する。
【００４５】
以上説明したように、発光装置２００では、三つの電源配線の各々から電位の供給を受ける各領域の全ての画素回路６０の容量素子Ｃには、当該領域内の画素回路６０の全てが非発光の期間（非発光期間）に、データ電位に応じた電圧が書き込まれる。つまり、各領域の全ての画素回路６０の容量素子Ｃへの電圧の書き込みが、当該領域の画素回路６０が一つも発光していない期間に行われる。したがって、発光装置２００では、前述の電圧降下が発生せず、各画素回路６０の単位書込期間においては当該画素回路６０に供給される電位が電位Ｖdd（所定値）に維持される。以上より、発光装置２００によれば、表示部３２に表示されるフレーム画像の階調ムラを抑制することができる。
【００４６】
また、表示部３２の構成が一般的な発光装置の表示部の構成と異なる点は、三つの領域に分かれている点、すなわち電源配線が三つである点のみである。つまり、発光装置２００には、一般的な発光装置を大幅に複雑化することなく構成可能という利点もある。また、各領域についての電圧の書き込みが当該領域とは異なる他の領域の発光期間内に行われるから、各画素回路６０の単位発光期間を長く確保すること（発光デューティー比を大きくすること）ができる。また、発光装置２００によれば、表示部３２が三つの領域に区分されるため、各ＧWRT用シフトレジスタを高速動作させることなく、各画素回路６０の発光素子６３の発光デューティー比を、表示部３２が二つの領域に区分される発光装置１００における発光デューティー比よりも大きくすることができる。
【００４７】
＜Ｃ：変形例＞
以上の各実施形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４８】
上述した各実施形態を変形し、各画素回路を、前記駆動トランジスタの閾値電圧を補償する電圧プログラム型の回路としてもよい。具体的には、駆動トランジスタのゲートとドレインとを接続するスイッチング素子を設け、このスイッチング素子がオン状態の場合には駆動トランジスタのゲートとドレインとが短絡され、このスイッチング素子がオフ状態の場合には当該短絡が解除されるように画素回路を構成する。もちろん、各画素回路を電流プログラム型の回路とすることも可能である。
【００４９】
上述した各実施形態では、各ＧWRT用シフトレジスタに供給されるクロック信号の周期を１／２Ｈとしているが、これを１／２Ｈより短くしてもよい。また、上述した各実施形態では、発光デューティー比を２５％または５０％としているが、それぞれを２５％未満または５０％未満としてもよい。これらの態様では、各領域の書込期間は、当該領域の非発光期間の一部となる。また、上述した各実施形態では、電源配線の数を２または３としているが、電源配線の数を４以上としてもよい。電源配線の数が多いほど、発光デューティー比の上限は高くなる。
【００５０】
上述した各実施形態では、発光素子６３としてＯＬＥＤを備えた例を示したが、ＯＬＥＤ以外の発光素子を発光素子６３として採用してもよい。そのような発光素子としては、無機ＬＥＤを例示することができる。要は、供給される電流に応じた輝度で発光する任意の発光素子を採用可能である。
【００５１】
上述した各実施形態では、各画素回路６０の構成を図２に示す構成としたが、図７に示す構成としてもよい。図７の構成では、画素回路６０は、ｎチャネル型の駆動トランジスタＴdrと、ｎチャネル型の２個のトランジスタ（発光制御トランジスタＴelおよび選択トランジスタＴsel）と、一端が駆動トランジスタＴdrのソースに接続され、他端が駆動トランジスタＴdrのゲートに接続され、データ信号に応じた電圧を保持する容量素子Ｃと、電源の高位側の電位Ｖddが供給される電源配線と低位側の電位Ｖssが供給される電源配線との間に介挿された発光素子６３とを含む。この構成の画素回路６０を有する発光装置では、低位側の電位Ｖssが供給される電源配線が電源配線５８に相当する。なお、いずれの構成にせよ、各画素回路は、電流に応じた輝度で発光する発光素子と、データ信号に応じた電圧を保持する容量素子と、当該容量素子に保持されている電圧に応じた電流を流す駆動トランジスタと、当該発光素子と当該駆動トランジスタとの間の経路に設けられ、発光制御信号に応じてオン状態またはオフ状態となるスイッチング素子とを有することになる。
【００５２】
＜Ｄ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図８は、以上に説明した何れかの形態に係る発光装置１００または２００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、発光装置１００または２００である表示パネル（表示装置）３０と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００の表示パネル３０は発光素子６３にＯＬＥＤ素子を利用しているので、視野角が広く見易い画面を表示できる。
【００５３】
図９に、発光装置１００または２００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００または２００である表示パネル（表示装置）３０を備える。スクロールボタン３００２を操作することによって、表示パネル３０に表示される画面がスクロールされる。
【００５４】
図１０に、発光装置１００または２００を適用した携帯情報端末（ＰＤＡ：Personal  Digital  Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００または２００である表示パネル３０を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が表示パネル３０に表示される。
【００５５】
なお、本発明に係る発光装置が適用される電子機器としては、図８から図１０に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る発光装置１００の構成を示すブロック図である。
【図２】発光装置１００（２００）に含まれる各画素回路６０の構成を示す回路図である。
【図３】発光装置１００における表示部３２の各領域と単位発光期間との関係を示す図である。
【図４】発光装置１００における発光制御信号ＧONおよび書込制御信号ＧWRTのタイミングチャートである。
【図５】本発明の第２実施形態に係る発光装置２００における表示部３２の各領域と単位発光期間との関係を示す図である。
【図６】発光装置２００における発光制御信号ＧONおよび書込制御信号ＧWRTのタイミングチャートである。
【図７】各画素回路６０の他の構成を示す回路図である。
【図８】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【００５７】
１００，２００……発光装置、１０……画像処理回路、２０……制御回路、３０……表示パネル、３２……表示部、３２Ｕ，３２Ｌ，３２１，３２２，３２３……領域、５８，５８Ｕ，５８Ｌ，５８１，５８２，５８３……電源配線、３６……データ線駆動回路、３８……走査線駆動回路、３８１……ＧON用シフトレジスタ、３８２Ｕ，３８２Ｌ，３８２１，３８２２，３８２３……ＧWRT用シフトレジスタ、Ｃ……容量素子、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ（スイッチング素子）、６０……画素回路、６３……発光素子。
【図１】
2007333837.tif 000003
【図２】
2007333837.tif 000004
【図３】
2007333837.tif 000005
【図４】
2007333837.tif 000006
【図５】
2007333837.tif 000007
【図６】
2007333837.tif 000008
【図７】
2007333837.tif 000009
【図８】
2007333837.tif 000010
【図９】
2007333837.tif 000011
【図１０】
2007333837.tif 000012