(57)【要約】【課題】  従来では多波長光素子アレイを低コストで作製することが難しかったため、多波長発光素子の作製の実装コストを大幅に低減する必要があった。【解決手段】  本発明の多波長発光素子アレイ作製方法では、複数枚のウエハにそれぞれ波長の異なる面発光型発光素子を形成する。次にそれぞれのウエハをバー状に切り出し、それを基板上に実装する。その状態でバーと垂直方向に一定間隔で基板ごと切断することにより一定間隔で並んだ発光素子アレイが作製できる。【選択図】  図１
2007201347.tif 000002
【特許請求の範囲】
【請求項１】
バー状態の半導体レーザアレイ複数を基板上に実装した後、前記アレイをバーと垂直方向に分断して新たに半導体レーザアレイを形成する工程であって、前記基板上に実装する各半導体レーザアレイバーの発振波長が異なることを特徴とする多波長半導体レーザアレイの作製方法。
【請求項２】
請求項１に記載の半導体レーザが面発光型レーザであることを特徴とする多波長半導体レーザアレイの作製方法。
【請求項３】
請求項１に記載の半導体レーザが端面発光型レーザであり、かつ各レーザの共振器端面が劈開以外の方法により形成されていることを特徴とする多波長半導体レーザアレイの作製方法。
【請求項４】
請求項１から３に記載の多波長半導体レーザアレイの作製方法において、半導体レーザを分断する際に同時に基板も分断することを特徴とする多波長半導体レーザアレイの作製方法。
【請求項５】
複数の波長の半導体レーザを基板上に実装したレーザアレイにおいて、前記半導体レーザと基板の少なくとも１辺が揃っていることを特徴とする多波長半導体レーザアレイ。
【請求項６】
バー状態の半導体受光素子アレイ複数を基板上に実装した後、前記アレイをバーと垂直方向に分断して新たに半導体受光素子アレイを形成する工程であって、前記基板上に実装する各受光素子アレイバーの吸収層の組成が異なることを特徴とする半導体受光素子アレイの作製方法。
【請求項７】
バー状態の半導体光素子アレイ複数を基板上に実装した後、前記アレイをバーと垂直方向に分断して新たに半導体光素子アレイを形成する工程であって、前記基板上に実装する光素子が発光素子と受光素子の両者を含むことを特徴とする半導体光素子アレイの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信や光インターコネクション等の分野で用いられる半導体発光素子に関する。
【背景技術】
【０００２】
光通信は長距離、大容量伝送が可能であることから、特に長距離通信では早くから広く実用に供されており、その送信装置の光源としては一般に半導体レーザが用いられている。近年の情報量増大に伴い、伝送容量の増加が求められているが、新たな光ファイバの敷設には大きな費用が必要となる。そこで、ファイバ１本当たりの伝送容量を増やすことが求められるが、その手段の一つとして波長多重伝送（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｄｅｄ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）があり、基幹網ではその波長間隔が０．８ｎｍ程度と狭く、チャネル数の多いＤＷＤＭ（Ｄｅｎｓｅ  ＷＤＭ）が使用される。一方、ＷＤＭは加入者系網の伝送容量を増やす手段としても有用であるが、波長間隔が狭いと波長の精密制御が必要となるため、コスト高につながる。加入者系網では基幹網よりも低コスト化が重視されるため、精密波長制御が不要となるように波長間隔を２０ｎｍと広げたＣＷＤＭ（Ｃｏｕｒｓｅ  ＷＤＭ）の適用が有力視されている。また、ＣＷＤＭは近距離でも大容量のデータ伝送を必要とする用途、例えばスーパーコンピュータの筐体間などにも適用が検討されている。このようなＣＷＤＭ用の光源としては、４または８チャネル程度のレーザアレイが必要となる。このため２０ｎｍの波長間隔の４つまたは８つの素子を一定間隔で実装することが必要となる。
光半導体素子の実装は極めて高い位置制度が必要となるが、多数の素子を高精度に実装することは容易ではない。これまで、複数の光素子を低コストかつ高精度に実装するために、特許文献１、特許文献２、特許文献３、特許文献４を始め、多くの方法が提案されているものの、コストと精度への要求を両者とも十分に満たす方法は開発されていない。
【０００３】
一方、単一波長のアレイの場合には１枚の半導体ウエハから複数の素子を有するアレイを切り出し、その１つの素子を実装するだけで済むので実装コストは非常に低くできる。多波長アレイの場合でも同様の方法を実現するには、１枚の半導体ウエハ上において、発光波長が所望の間隔で並んだ発光素子を作製する必要がある。これを実現するべく、様々な方法が考案されている。
【０００４】
例えば、特許文献５ではリッジ型半導体レーザにおいてリッジ幅を変えることにより等価屈折率が変化することを利用して、多波長アレイを実現する方法が開示されている。しかしリッジ幅を変えると閾値電流、変調効率、出射光の放射角など様々な特性も変化するため、各チャネルで特性が揃った多波長アレイを作製することが出来ない。
【０００５】
また、非特許文献１には、選択成長技術を用いて１枚の半導体ウエハ内に２０ｎｍ間隔の４つの波長を有するＬＤアレイを形成する技術も開発されている。しかし、このような方法は成長やプロセスが複雑化し、単一波長の素子を作製する場合に比べて難易度は非常に高くなる。また、上記のリッジレーザの場合と異なり活性層幅は一定とすることが出来るものの、製法上、各ＬＤで活性層膜厚などの層構造が若干異なることは避けられず、やはりチャネル間で多少なりとも特性に違いが生じる。また、さらなる多チャネル化、例えば８チャネルの実現は極めて困難である。
【０００６】
他には特許文献６のように結晶成長とエッチングを繰り返して多波長レーザアレイを製造する方法も考案されているが、この方法は極めて多くの工程を必要とする。例えば４波アレイを作製する場合には活性層だけで４回の成長回数および最低３回のマスク形成パターニングとエッチングが必要となる。したがって１枚のウエハを作製するのにそれぞれ異なる波長を有するＬＤを４枚のウエハに作製するよりも多くの工数が必要となり、コストが非常に高くなる。また工程の複雑さのため歩留まりが低下するので、さらにチップコストは高くなる。このため適用範囲はせいぜい２波長レーザまでであり、それ以上の多波長レーザへの適用は現実的ではない。
【０００７】
このように１枚の半導体ウエハ上に特性が揃った多波長アレイを作製することは極めて難しい。また、低消費電力、低コスト化が期待される面型発光レーザ（ＶＣＳＥＬ）の場合、エッジエミッタ型のレーザと比べて多波長の素子を１つの半導体素子に形成することはさらに困難となり、上記３つの手法とも適用不可能と言える。
【０００８】
多波長のＶＣＳＥＬを１つのウエハ上に形成する方法としては、非特許文献２としてＭＯＶＰＥ成長において凹凸を有するパターニングを施した基板上に混晶半導体を形成する場合、そのパターンによって成長する層の組成、成長速度が変わることを利用した方法が提案されている。しかしこの方法では素子の配置、波長間隔、波長の並び方などに大きな制約が生じ、また活性層厚などが異なることになるため、やはり特性が揃ったアレイとはならない。
【０００９】
【特許文献１】特開２００２−２６３９７号公報
【特許文献２】特開２００４−１１１４４６号公報
【特許文献３】特開平６−７７３１７号公報
【特許文献４】特開平１１−１４５４８７号公報
【特許文献５】特開平６−１３２６１０号公報
【特許文献６】特開２００４−２０７５８８号公報
【非特許文献１】Ｋ．Ｔｓｕｒｕｏｋａ  ｅｔ  ａｌ．，  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｌａｓｅｒ  Ｃｏｎｆｅｒｅｎｃｅ，  ２００４．  Ｃｏｎｆｅｒｅｎｃｅ  Ｄｉｇｅｓｔ．Ｐａｇｅｓ：１６−１７
【非特許文献２】Ｆ．Ｋｏｙａｍａ  ｅｔ  ａｌ．，  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ  ｖｏｌ．３０  ｐ．１９４７（１９９４）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように、従来では多波長光素子アレイを低コストで作製することが難しかった。
本発明の目的は、多波長発光素子作製の実装コストを大幅に低減することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の多波長発光素子アレイ作製方法では、まず複数枚のウエハにそれぞれ波長の異なる面発光型発光素子を形成する。次にそれぞれのウエハをバー状に切り出し、それを基板上に実装する。その状態でバーと垂直方向に一定間隔で基板ごと切断することにより一定間隔で並んだ発光素子アレイが作製できる。
【００１２】
これにより最初に素子を１つ１つに分離してから実装する場合に比べて格段に実装コストを低減できる。一般に１つの発光素子は数百μｍ角程度の大きさなので取り扱いが難しいが、本方法では１つ１つに切り出した素子を扱うことが無くなるので、取り扱いが非常に易しくなる。またバー方向は長くなるので、こちらの方向を位置合わせの際に参照することにより実装位置精度を向上させることも可能である。さらに面発光型素子では共振器は基板に対し垂直方向に形成されているので、本提案のようにダイシングなどで基板ごと切っても特性への影響は生じない。一方、端面発光素子では一般に劈開によりミラーを形成し、共振器を作製するため、上記の方法はこのままでは用いることが出来ないが、基板に実装後ドライエッチングでミラーを形成する、もしくはドライエッチングでミラーを形成したウエハを基板に実装し、その後分離すれば同様に多波長アレイが作製可能である。
【発明の効果】
【００１３】
本発明によれば低コストで多波長光素子アレイを作製することが可能となる。これにより、例えば、波長多重伝送の低コスト化に大きく寄与することができる。
【発明を実施するための最良の形態】
【００１４】
次に本発明の実施例について図を参照して説明する。
【実施例】
【００１５】
以下に本発明の第一の実施例である発光素子アレイの構成について図１を参照して説明する。
【００１６】
まず、発振波長が１２７０ｎｍ、１２９０ｎｍ、１３１０ｎｍ、１３３０ｎｍの表面出射型面型発光レーザ（ＶＣＳＥＬ）をそれぞれＧａＡｓ基板上に形成する。面型発光レーザの作製方法は、当該業者には広く知られているので、ここでは省略する。第一の実施例では面型発光レーザの素子サイズを２５０μｍ角とした。次にこの４枚のウエハをそれぞれダイシングにより２５０μｍ幅に切り、図１（ａ）に示すような長細いバー１０１を形成する。図中の丸１０２はＶＣＳＥＬの発光面を示している。各バーの長さは１０ｍｍとしており、４０個のＶＣＳＥＬを有している。これを基板上に実装する。ここではアルミナからなる幅１ｍｍ、長さ１０ｍｍの基板を用いた。アルミナ基板には２５０μｍピッチで貫通穴が形成されており、各素子は基板側に発光面を向けてＡｕＳｎハンダで実装する。貫通穴の逆側からＶＣＳＥＬ表面の電極パターンを画像認識し、貫通穴の中心とＶＣＳＥＬ発光部の中心が一致するように位置をバーの位置を調整することが可能である。図１（ｂ）に示すように、４つの波長のバーを上記アルミナ基板１０３上に実装した後、ダイシングによりバーの長手方向と垂直な方向にＶＣＳＥＬバーおよびアルミナ基板を切断することにより４波長ＶＣＳＥＬアレイが完成する。このように作製したＶＣＳＥＬアレイを光モジュールに実装する。ここでは４本のファイバアレイに上記４波長ＶＣＳＥＬアレイの光を入力した並列伝送型発光モジュールとしている。図１（ｃ）に示すように、上記アルミナ基板１０３の貫通穴１０４のＶＣＳＥＬ１０５と逆側はファイバのクラッド径と同じ直径としており、ここにファイバ１０６を挿入し、接着剤で固定することにより容易にＶＣＳＥＬの出力光をファイバに結合させることが出来る。このように作製したモジュールの４つのファイバと光合波器の入力側ファイバと接続することにより、ＣＤＷＭの送信器を構成することができる。
【００１７】
本実施例では上述のように各波長のＶＣＳＥＬバーは４０個の素子を有しており、このＶＣＳＥＬバーを４本実装するだけで、４０個の多波長ＶＣＳＥＬアレイを作製することができるため、実装コストが大幅に低減できる。またＶＣＳＥＬバーは１０ｍｍと１素子の４０倍の長さを有するため、長手方向を位置合わせの際に参照することにより素子を個別に実装する場合に比べて実装位置精度を向上させることが可能になる。
【００１８】
次に本発明の第二の実施例である発光素子アレイの構成について図２を参照して説明する。まず、それぞれ１２３０から１３７０ｎｍの２０ｎｍ間隔の発振波長を有する８つの表面出射型面発光レーザ（ＶＣＳＥＬ）をそれぞれＩｎＰ基板上に形成する。ここでは面型発光レーザの素子サイズを２００×３００μｍとした。次にこの８枚のウエハをそれぞれダイシングにより３００μｍ幅に切り、図２（ａ）に示すように長細いバー２０１を形成する。図中の丸２０２はＶＣＳＥＬの発光面を示している。各バーの長さは１０ｍｍとしており、５０個のＶＣＳＥＬを有している。これを基板上に実装する。ここではＳｉウエハを基板として用いており、基板の大きさは幅２．４ｍｍ、長さ１０ｍｍとした。上記面発光レーザのバーおよびＳｉ基板上にはそれぞれ金属からなるマーカが形成されており、ＩｎＰ基板を透過する赤外光によりＳｉ基板上のマーカとＶＣＳＥＬ表面に形成されているマーカを参照して位置合わせを行う。ここでは発光面が上になるように、すなわちＩｎＰ基板側をＳｉ基板側に実装する。また図１（ｂ）に示すようにＳｉ基板２０３には長さ方向に２００μｍピッチで、ＶＣＳＥＬ発光面が配置される位置の中央に溝２０４が形成されている。この溝により、後にＳｉ基板ごとＶＣＳＥＬ基板を切断する際に基板切断が容易となるため、基板切断時の振動や応力がＶＣＳＥＬバーとの接続部や各ＶＣＳＥＬ素子に与える影響を低減することが出来る。また基板となるＳｉとＶＣＳＥＬを形成する基板であるＩｎＰとでは熱膨張係数に僅かながら差があるため、ＶＣＳＥＬバーをハンダでＳｉ基板上に実装する際の温度上昇により応力が生じるが、上記の溝があることによりこの応力を低減することが可能になる。８つの波長のバーを上記基板上に実装した後、ダイシングによりバーの長手方向と垂直な方向にＶＣＳＥＬバーおよびＳｉ基板を切断することにより８波長ＶＣＳＥＬアレイが完成する。このように作製したＶＣＳＥＬアレイを光モジュールに実装する。例えば各波長の光が波長フィルタとミラーからなる光合波器に入射するように上記ＶＣＳＥＬアレイを実装することにより、全体としてＣＤＷＭ用送信器として機能する光モジュールを作製することが可能である。本実施例でも実施例１と同様に実装コストの低減、実装位置精度の向上が実現できる。
【００１９】
次に本発明の第三の実施例である発光素子アレイの構成について図３を参照して説明する。ここでは端面発光型レーザであるＤＦＢ−ＬＤに本発明を適用した例を示す。まず、発振波長が１２７０ｎｍ、１２９０ｎｍ、１３１０ｎｍ、１３３０ｎｍのＤＦＢ−ＬＤをそれぞれＩｎＰ基板上に形成する。ＤＦＢ−ＬＤの作製方法は当該業者には広く知られているので、ここでは省略する。ただし通常、端面発光型レーザの両端面は劈開によって形成されるが、ここでは両端面をドライエッチングによって形成する。素子サイズは３００μｍ×２５０μｍであるが、図３（ａ）に示すように、端面形成の際に５０μｍをドライエッチングによってエッチングしており、共振器長は２５０μｍとなっている。次にこの４枚のウエハをそれぞれダイシングにより２５０μｍ幅に切り、長細いバーを形成する。各バーの長さは１０ｍｍとしており、４０個のＤＦＢ−ＬＤを有している。これを基板上に実装する。ここではＳｉウエハを基板として用いており、基板の大きさは幅１．０ｍｍ、長さ１０ｍｍとした。上記面発光レーザのバーおよびＳｉ基板上にはそれぞれ金属からなるマーカが形成されており、ＩｎＰ基板を透過する赤外光によりＳｉ基板上のマーカとＤＦＢ−ＬＤ表面に形成されているマーカを参照して位置合わせを行う。ここではＩｎＰ基板側をＳｉ基板側に実装している。４つの波長のバーを上記基板上に実装した後、バーの長手方向と垂直な方向にＤＦＢ−ＬＤバーおよびＳｉ基板を切断する。その際には図３（ｂ）に示すようにドライエッチングにより端面を形成した際の溝の中央線（切断位置３０６）に沿って切断し、端面部分は損傷を受けないようにする。上記の工程により４波長ＤＦＢ−ＬＤアレイが完成する。このように作製したＤＦＢ−ＬＤアレイは、所望の光モジュールに実装することが出来る。本実施例でも実施例１，２と同様に実装コストの低減、実装位置精度の向上が実現できる。
【００２０】
以上、本発明の３つの実施例について説明したが、本発明の実施方法は上記した各種形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。例えば、上記実施例では発光素子としてレーザを用いているが、発光ダイオードを用いることも可能である。また選択成長などの技術を用いて２波長のウエハを１枚のウエハ上に作製し、それを２種類用意して基板上に実装してから切断することにより、２×２の多波長２次元アレイを作製することも可能である。この場合、背景技術で述べたように、１枚のウエハ上に作製される波長の異なる素子は、特性が異なるものとなることは避けられないが、２波長程度であればその差を実用上問題ない程度にまで抑えることも可能である。
【００２１】
さらに本発明は受光素子に適応することも可能である。受光素子の感度は波長依存性が小さいため、ＣＷＤＭに使う場合などには１枚のウエハ上に作製した受光素子で全波長に対応することが可能となるが、広い波長に対応する場合には受光素子を構成する層の組成を変更することが必要となる。その際には複数のウエハに組成の異なる受光素子を作製することになるため、その実装には本発明の方法が有効となる。また、発光素子と受光素子の両者を実装したアレイを作製する際にも本発明が適用可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施例の多波長ＶＣＳＥＬアレイ作製工程を示す図であり、（ａ）はＶＣＳＥＬバーを示す図、（ｂ）は４本の波長の異なるＶＣＳＥＬバーをアルミナ基板に実装した状態を示す図、（ｃ）はＶＣＳＥＬと光ファイバとの結合を示す図である。
【図２】本発明の第２の実施例の多波長ＶＣＳＥＬアレイ作製工程を示す図である。（ａ）はＶＣＳＥＬバーを示す図、（ｂ）は８本の波長の異なるＶＣＳＥＬバーをＳｉ基板に実装した状態を示す図である。
【図３】本発明の第３の実施例の多波長ＤＦＢ−ＬＤアレイ作製工程を示す図である。（ａ）はＤＦＢ−ＬＤの構造を示す断面図、（ｂ）はＤＦＢ−ＬＤバーの切断箇所を示す断面図である。
【符号の説明】
【００２３】
１０１  ＶＣＳＥＬバー
１０２  ＶＣＳＥＬの発光面
１０３  アルミナ基板
１０４  貫通穴
１０５  ＶＣＳＥＬ
１０６  ファイバ
２０１  ＶＣＳＥＬバー
２０２  ＶＣＳＥＬの発光面
２０３  Ｓｉ基板
２０４  アレイ分離用の溝
３０１  ＤＦＢ−ＬＤ
３０２  活性層
３０３  ドライエッチングにより形成した端面
３０４  ＤＦＢ−ＬＤバー
３０５  Ｓｉ基板
３０６  切断位置
【図１】
2007201347.tif 000003
【図２】
2007201347.tif 000004
【図３】
2007201347.tif 000005