(57)【要約】  【課題】  高周波信号を入力し高速サンプリング動作するＡ／Ｄ変換器における検査手法を提供する。  【解決手段】  Ａ／Ｄ（アナログ・ディジタル）変換器１、Ａ／Ｄ変換器２にそれぞれアナログ信号Ａ及びＢを入力し、Ａ／Ｄ変換器２でディジタル信号に変換された信号に対してＰＬＬ（Phase  Looked  Loop）６を用いて逓倍クロックを生成し、検査対象であるＡ／Ｄ変換１にその生成されたクロックを供給し、その同じクロックをＡ／Ｄ変換器２に供給すし、その検査対象であるＡ／Ｄ変換器１の出力信号を用い検出器３によってＡ／Ｄ変換器１が正常に動作しているかを判定することが可能なＡ／Ｄ変換器検査装置を提供する。【選択図】  図１
2007274444.tif 000002
【特許請求の範囲】
【請求項１】
二つのＡ／Ｄ（アナログ・ディジタル）変換器を有するシステムにおいて第一のＡ／Ｄ変換器にアナログ信号を入力し、前記第一のＡ／Ｄ変換器の出力に対して周波数、位相制御をするためのＰＬＬ（Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）を用いてクロックを生成し、前記ＰＬＬの出力のクロックを前記第一のＡ／Ｄ変換器と、第二のＡ／Ｄ変換器へ与え、前記第二のＡ／Ｄ変換器の出力を用いて、前記第二のＡ／Ｄ変換器が正しく動作しているかを判断するための検出器から構成されることを特徴とするＡ／Ｄ変換器検査装置。
【請求項２】
請求項１記載のＡ／Ｄ変換器検査装置において、前記第一のＡ／Ｄ変換器の出力を前記検出器に入力するための第一の入力信号切り替え器と、前記第二のＡ／Ｄ変換器の出力を前記ＰＬＬに入力するための第二の入力信号切り替え器を有し、第一及び第二の入力信号切り替え器を外部制御によって行うことが可能であることを特徴とするＡ／Ｄ変換器検査装置。
【請求項３】
請求項１記載のＡ／Ｄ変換器検査装置において、第一のＡ／Ｄ変換器と第二のＡ／Ｄ変換器にＳｉｎ波のアナログ信号を入力し、前記第一のＡ／Ｄ変換器が正しく動作しているかを検査するための検出器において、前記第一のＡ／Ｄ変換器に入力されるアナログ信号の周波数のｎ倍（ｎ＝１、２、３、・・・）より若干遅いまたは早いサンプリングクロックを生成するようなＳｉｎ波を、前記第二のＡ／Ｄ変換器に入力することで、前記第一のＡ／Ｄ変換器の全出力コードに対して検査することを特徴とするＡ／Ｄ変換器検査装置。
【請求項４】
請求項１記載のＡ／Ｄ変換器検査装置において、ＰＬＬ制御を行うためのディジタルデータ生成用のＡ／Ｄ変換と検査対象のＡ／Ｄ変換とを共用した第一のＡ／Ｄ変換器で、前記第一のＡ／Ｄ変換器へＳｉｎ波のアナログ信号を入力し、前記第一のＡ／Ｄ変換器の出力データに対して、ディジタル化されたＳｉｎ波の周期と、Ｓｉｎ波の歪成分を算出して、正しくＡ／Ｄ変換されているかを検出するための検出器をもつことを特徴とするＡ／Ｄ変換器検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作を行うＡ／Ｄ（アナログ・ディジタル）変換器における検査手法に関するものである。
【背景技術】
【０００２】
近年、半導体プロセスの微細化に伴い、アナログ信号処理からディジタル信号処理へと移行しており、アナログ信号をディジタル信号へと変換するＡ／Ｄ変換器が必ず必要となる。そこで、そのＡ／Ｄ変換器が正しくＡ／Ｄ変換器として動作しているかを判断するために検査を行う必要がある。
【０００３】
従来のＡ／Ｄ変換器の検査においては、図２に示すような、アナログ信号が検査対象であるＡ／Ｄ変換器１３に入力され、サンプリングクロックは外部から直接Ａ／Ｄ変換器１３に与えられ、Ａ／Ｄ変換されたデータを検査器１４によって正しく動作しているかを判断していた。
【０００４】
また、高速なクロックをＡ／Ｄ変換器に供給しながら検査する手法として、図３に示すようなアナログ信号が検査対象であるＡ／Ｄ変換器１４に入力され、外部から入力可能な範囲のクロックを与え、その外部入力されたクロックに対してＰＬＬ（Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）１５によって逓倍された実動作時と同じ速さのサンプリングクロックを作り、そのサンプリングクロックがＡ／Ｄ変換器１３に与えられ、Ａ／Ｄ変換されたデータをＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）外部にある検査器１４によって正しく動作しているかを判断していたが、高速動作しているＡ／Ｄ変換器の出力をＳＯＣ外部に出力するため、ディジタルデータの出力がノイズの原因のひとつとなって、Ａ／Ｄ変換器の影響か、ノイズの影響かを切り分けるのが非常に困難であり正確な検査を行うことできていなかった（特許文献１参照）。
【特許文献１】特開２００１−１６６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２に示すような従来のＡ／Ｄ変換器の検査においては、アナログ信号が検査対象であるＡ／Ｄ変換器１３に入力され、サンプリングクロックは外部から直接Ａ／Ｄ変換器１３に与えられ、Ａ／Ｄ変換されたデータを検査器１４によって正しく動作しているかを判断していたが、外部から入力可能なサンプリングクロックは限りがあり、検査対象のＡ／Ｄ変換器１３が実際の動作時にそのクロック以上の速さで動作する場合においては十分な検査ができていなかった。
【０００６】
一方、図３に示すような十分高速なクロックをＡ／Ｄ変換器に供給しながら検査する手法として、検査対象であるＡ／Ｄ変換器１４にアナログ信号を入力し、外部から入力可能な範囲のクロックを与え、その外部から入力されたクロックに対してＰＬＬ（Ｐｈａｓｅ
Ｌｏｏｋｅｄ  Ｌｏｏｐ）１５によって逓倍されて実動作時と同じ速さのサンプリングクロックを作り、Ａ／Ｄ変換器１３に与えられ、Ａ／Ｄ変換されたデータを検査器１４によって正しく動作しているかを判断していたが、検査対象のＡ／Ｄ変換器の出力データを用いてＰＬＬ制御を行うようなシステムに対しては、検査時のクロック生成方法と実動作時のクロック生成方法が異なり、検査のためのクロック逓倍用ＰＬＬの性能に影響を受けてしまうため、実際の動作に即した検査ができていなかった。
【０００７】
さらに、ディジタルデータを外部に出力して、そのデータを用いてＡ／Ｄ変換器の検査
を行っていたため、ディジタル信号の出力に伴うノイズの影響によってＡ／Ｄ変換器を実際のものより劣化したような状態で検査を行っていた。
【０００８】
本発明は、上記のような問題点を解決するためになされたものであり、実際の動作系に限りなく近い状態で、Ａ／Ｄ変換器の検査することが可能であり、簡易的な方法によってＳＯＣ内部でＡ／Ｄ変換が正しく動作しているかを検査するＡ／Ｄ変換器検査装置を提供できることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のＡ／Ｄ変換器検査装置は、二つのＡ／Ｄ（アナログ・ディジタル）変換器を有するシステムにおいて第一のＡ／Ｄ変換器にアナログ信号を入力し、前記第一のＡ／Ｄ変換器の出力に対して周波数、位相制御をするためのＰＬＬ（Ｐｈａｓｅ  Ｌｏｏｋｅｄ  Ｌｏｏｐ）を用いてクロックを生成し、前記ＰＬＬの出力のクロックを前記第一のＡ／Ｄ変換器と、第二のＡ／Ｄ変換器へ与え、前記第二のＡ／Ｄ変換器の出力を用いて、前記第二のＡ／Ｄ変換器が正しく動作しているかを判断するための検出器から構成されることを特徴とする。
【００１０】
さらに、前記第一のＡ／Ｄ変換器の出力を前記検出器に入力するための第一の入力信号切り替え器と、前記第二のＡ／Ｄ変換器の出力を前記ＰＬＬに入力するための第二の入力信号切り替え器を有し、第一及び第二の入力信号切り替え器を外部制御によって行うことが可能である
さらに、第一のＡ／Ｄ変換器と第二のＡ／Ｄ変換器にＳｉｎ波のアナログ信号を入力し、前記第一のＡ／Ｄ変換器が正しく動作しているかを検査するための検出器において、前記第一のＡ／Ｄ変換器に入力されるアナログ信号の周波数のｎ倍（ｎ＝１、２、３、・・・）より若干遅いまたは早いサンプリングクロックを生成するようなＳｉｎ波を、前記第二のＡ／Ｄ変換器に入力することで、前記第一のＡ／Ｄ変換器の全出力コードに対して検査することができる。
【００１１】
さらに、ＰＬＬ制御を行うためのディジタルデータ生成用のＡ／Ｄ変換と検査対象のＡ／Ｄ変換とを共用した第一のＡ／Ｄ変換器で、前記第一のＡ／Ｄ変換器へＳｉｎ波のアナログ信号を入力し、前記第一のＡ／Ｄ変換器の出力データに対して、ディジタル化されたＳｉｎ波の周期と、Ｓｉｎ波の歪成分を算出して、正しくＡ／Ｄ変換されているかを検出することができる。
【発明の効果】
【００１２】
本発明に係わるＡ／Ｄ変換器検査装置によれば、二つのＡ／Ｄ変換器を用いて、実動作時に使用されるＰＬＬを用いてＡ／Ｄ変換器に供給するクロックを生成するため、実際の動作に近い状態でＡ／Ｄ変換の検査を行うことが可能となる。
【００１３】
また、本発明におけるＡ／Ｄ変換器検査装置によれば、外部制御によって、両方のＡ／Ｄ変換器を同じシステムによって検査することが可能となる。
【００１４】
また、本発明におけるＡ／Ｄ変換器検査装置によれば、検査対象であるＡ／Ｄ変換器の入力Ｓｉｎ信号の周波数のｎ倍より若干遅い、または早いクロックでサンプリング可能なサンプリングクロックを生成することができるため、検査対象のＡ／Ｄ変換器のすべてのディジタルコードに対して検査可能となる。
【００１５】
また、本発明におけるＡ／Ｄ変換器検査装置によれば、ディジタル信号へ変換されたＳｉｎ波の周期、及び、歪みを検出することによってＡ／Ｄ変換器が正常に動作しているかを簡易的に検査可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００１７】
（実施の形態１）
本実施の形態によるＡ／Ｄ変換器検査装置は、実際の動作系に限りなく近い状態で、かつ、高速サンプリングを行うＡ／Ｄ変換器における検査することに対応した検査手法である。
【００１８】
図１は、本実施の形態に係わるＡ／Ｄ変換器検査装置の構成を示すブロック図である。図において、Ａ／Ｄ変換器検査装置は、アナログ信号Ａを入力してアナログ信号をディジタル信号に変換するＡ／Ｄ変換器１と、アナログ信号Ｂを入力してアナログ信号をディジタル信号に変換するＡ／Ｄ変換器２と、サンプリングクロックを生成するための周波数制御及び位相制御を行うＰＬＬ制御装置５と、そのＰＬＬ５に入力するディジタル信号を選択するセレクタ７と、そのセレクタ７を制御するレジスタ６と、Ａ／Ｄ変換器が正しく動作しているかを検出するための検出器３と、その検出器３に対して入力信号を選択するセレクタ５と、そのセレクタ５を外部制御するレジスタ４から構成されている。
【００１９】
以下、このように構成されたＡ／Ｄ変換器検査装置について、図面を参照しつつ説明する。レジスタ４に「１」を設定することでセレクタ５によって検出器３にＡ／Ｄ変換器１から出力したディジタル信号を入力し、レジスタ６に「０」を設定することでセレクタ７によって周波数制御、位相制御を行うＰＬＬ５にＡ／Ｄ変換器２から出力したディジタル信号を入力し、Ａ／Ｄ変換器２に入力するＳｉｎ波のアナログ信号に対してＳｉｎ波の周波数のｎ逓倍（ｎ＝１、２、３、・・・）のクロックを生成するような周波数制御、及び、位相制御をＰＬＬ６で行い、そこから生成したサンプリングクロックを用いてＡ／Ｄ変換器１及びＡ／Ｄ変換器２を動作させ、Ａ／Ｄ変換器１に入力されるアナログ信号Ａがどのようにディジタル変換されたデータを観測するための検出器３によって正常にＡ／Ｄ変換されているかを検査する。
【００２０】
ここで、例えば、アナログ信号Ａが１００ＭＨｚのＳｉｎ波とし、Ａ／Ｄ変換器が７ビットで、５００ＭＨｚでサンプリングする状態で検査する場合、そのまま前記状態でＡ／Ｄ変換を行うとＳｉｎ波の１周期に対して５ポイントのサンプリングポイントを得ることになるが、５ポイントではＡ／Ｄ変換器の出力コードにおいてほとんど検査できていないことになる。そこで、単純にＡ／Ｄ変換器の全出力コードである０〜１２７の１２８種類のコードを取るようにサンプリングするには、１００ＭＨｚの１２８倍の１２．８ＧＨｚでＡ／Ｄ変換することになるが、このサンプリングクロックの周波数は、現実的ではない。そこで、入力するアナログ信号の周波数に対するＡ／Ｄ変換器に供給するクロックをｍ倍（ｍ＝１、２、３、・・・）ではなくｍ＋α倍（α：０．０１や−０．０１など）のように、若干大小させることで、図４に示すようなＡ／Ｄ変換結果が得られ、それを１つにまとめて仮想的にＳｉｎ波として取り扱うボード法と言われるＡ／Ｄ変換器を検査する手法を用いる場合においても、本発明のＡ／Ｄ変換器検査装置では、アナログ信号Ａまたはアナログ信号ＢのＳｉｎ波の周波数を調整することで図４に示すような状態を作ることができ、全出力コードに対して、検査対象であるＡ／Ｄ変換器が動作しているかを検査することができる。
【００２１】
また、図１に示すＡ／Ｄ変換器検査装置において、レジスタ４に「０」を設定し、レジスタ６に「１」を設定することで、検査対象であるＡ／Ｄ変換器を入れ替えることができ、同じＰＬＬ６を用いてクロック生成し、Ａ／Ｄ変換器の検査を行うことも可能である。また、検査用のＡ／Ｄ変換器とＰＬＬ制御用のＡ／Ｄ変換器と分けた状態で検査を行っていたが、図１に示すＡ／Ｄ変換器検査装置において、レジスタタ４に「１」を設定し、レ
ジスタ６に「１」を設定することで、Ａ／Ｄ変換器１の出力を用いてＰＬＬ６によって、Ａ／Ｄ変換器１に入力されるＳｉｎ波の周波数のｎ逓倍したサンプリングクロックを生成し、そのクロックでサンプリングした結果を検出器３で、Ａ／Ｄ変換後のＳｉｎ波の周期検波及び歪み検出を行うことで簡易的に検出することが可能で、ＳＯＣ内部でＡ／Ｄ変換器として動作していることを検査するような機能も有している。
図５、図６を用いてＡ／Ｄ変換後のＳｉｎ波の周期検波及び歪み検出を行う検出器３について説明する。
【００２２】
図５において、Ａ／Ｄ変換後の信号に対してセンターレベル１７を下側から上側に向けてまたぐサンプルポイントから、次のセンターレベル１７を上側から下側に向けてまたぐサンプルポイントの間のサンプル数がｉ個検出（ｉ＝１、２、３、・・・  検査時は固定）され、センターレベル１７を上側から下側に向けてまたぐサンプルポイントから、次のセンターレベル１７を下側から上側に向けてまたぐサンプルポイントの間のサンプル数がｌ個検出（ｌ＝１、２、３、・・・  検査時は固定）され、ｉとｌが同じ個数検出され、且つ、それが連続して検出できた場合に、Ｓｉｎ波の周期が正常に検出されていると判定するようなフラグ情報を、ＳＯＣの外部に「１」または「０」の信号として出力することで判断する。または、レジスタからそのフラグ情報を読み取ることによって判断することも可能である。
【００２３】
図６において、Ａ／Ｄ変換後のＳｉｎ波のトップレベル７とボトムレベル１０のセンターレベル１９からの振幅差によってＡ／Ｄ変換器の上側と下側における歪み量を算出し、ミドルトップレベル８とミドルボトムレベル９のセンターレベル１９からの振幅差によってＡ／Ｄ変換器の中心部に対して中間付近のＡ／Ｄ変換器の歪み量を算出し、それぞれの歪み量が検査条件に対して大きいまたは小さいかによって判断し、小さい場合は歪みが少ないＡ／Ｄ変換器であることを示すフラグ情報をＳＯＣの外部に「１」または「０」の信号として出力したり、レジスタからそのフラグ情報を読み取ることによって判断するような検出器３を用いることによって、Ａ／Ｄ変換器の出力のディジタルデータを外部に出力することによるノイズの影響を抑えることが可能となる。ここでは、例としてトップレベル、ミドルトップレベル、センターレベル、ミドルボトムレベル、ボトムレベルの５つのレベルに分けたが、Ａ／Ｄ変換器の出力コード全コードに対して分けるけとも可能である。
【産業上の利用可能性】
【００２４】
本発明に係わるＡ／Ｄ変換器検出装置は、実際の動作系に限りなく近い状態で、かつ、高速サンプリングを行うＡ／Ｄ変換器における検査手法として有効であり、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）、ＤＶＤ（Ｄｉｇｔａｌ  Ｖｅｒｓａｔｉａｌ  Ｄｉｓｃ）などの光ディスク用、又は、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）用の再生信号処理装置におけるＡ／Ｄ変換器に対しても、実際の動作に用いるＰＬＬシステムを使って、実動作に近い形でＡ／Ｄ変換器の検査を行うようなＡ／Ｄ変換器検査装置としても利用可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明におけるＡ／Ｄ変換器の検査を行うＡ／Ｄ変換器検査装置の構成を示すブロック図
【図２】従来のＡ／Ｄ変換器検査装置の構成を示すブロック図
【図３】従来のＰＬＬを用いたＡ／Ｄ変換器検査装置の構成を示すブロック図
【図４】ボード法を用いたＡ／Ｄ変換の仕組みを示す図
【図５】Ａ／Ｄ変換されたＳｉｎ波の周期検波を示す図
【図６】Ａ／Ｄ変換されたＳｉｎ波の波形歪みを示す図
【符号の説明】
【００２６】
１、２、１１、１３  Ａ／Ｄ変換器
３、１２、１４  Ａ／Ｄ変換結果の検出器
４、６  外部制御用レジスタ
５、７  入力信号切り替え器
６  Ａ／Ｄ変換結果を用いたＰＬＬ
７  Ｓｉｎ波のＡ／Ｄ変換後のトップレベル
８  Ｓｉｎ波のＡ／Ｄ変換後のミドルトップレベル
９  Ｓｉｎ波のＡ／Ｄ変換後のミドルボトムレベル
１０  Ｓｉｎ波のＡ／Ｄ変換後のボトムレベル
１５  入力クロックに対するクロック逓倍ＰＬＬ
１６、１８  Ａ／Ｄ変換語のサンプルデータ
１７、１９  Ｓｉｎ波のＡ／Ｄ変換後のセンターレベル
【図１】
2007274444.tif 000003
【図２】
2007274444.tif 000004
【図３】
2007274444.tif 000005
【図４】
2007274444.tif 000006
【図５】
2007274444.tif 000007
【図６】
2007274444.tif 000008