(57)【要約】      （修正有）【課題】同一半導体基板に、互いに異なる膜厚のゲート酸化膜をもつ半導体素子を２種類以上形成する場合において、半導体基板表面を窒化させることなく、精度良く所望の膜厚のゲート酸化膜を形成する半導体装置の製造方法を提供する。【解決手段】同一シリコン基板２に、膜厚の異なる２種類以上のゲート酸化膜を形成するために、ＬＰＣＶＤ法を用いて、ゲート酸化膜形成領域１,３,５の半導体基板２上に、酸化抑制膜としての窒化膜６を形成し、ウェットエッチング技術を用いてそれぞれのゲート酸化膜形成領域１,３,５上の窒化膜６ａ,６ｂ,６ｃの膜厚を異ならせた後、酸化処理を行なって窒化膜６ａ,６ｂ,６ｃの下に膜厚の異なる２種類以上のゲート酸化膜１２ａ,１２ｂ,１２ｃを同時に形成する。【選択図】図２
2007019374.tif 000002
【特許請求の範囲】
【請求項１】
同一半導体基板に膜厚の異なる２種類以上のゲート酸化膜をもつ半導体装置の製造方法において、
ＬＰＣＶＤ法を用いて、ゲート酸化膜形成領域の半導体基板上に酸化抑制膜としての窒化膜を形成する窒化膜形成工程と、
ウェットエッチング技術を用いて、それぞれのゲート酸化膜形成領域上の前記窒化膜の膜厚を異ならせるエッチング工程と、
酸化処理を行なって前記窒化膜の下に膜厚の異なる２種類以上のゲート酸化膜を同時に形成する酸化膜形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチング工程は、写真製版技術を用いて前記窒化膜の膜厚を薄くすべき領域に開口部をもつレジスト膜を形成し、前記レジスト膜をマスクにしてエッチング処理時間を調整して前記窒化膜の膜厚を調整する請求項１に記載の製造方法。
【請求項３】
前記窒化膜形成工程は、前記窒化膜を５０Å以下の膜厚に形成する請求項１又は２に記載の製造方法。
【請求項４】
前記エッチング工程は、エッチング液として５０：１以上に薄く希釈されたフッ化水素酸水溶液又はバッファードフッ酸液を用いる請求項１、２又は３に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一半導体基板に膜厚の異なる２種類以上のゲート酸化膜をもつ半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
例えば互いに膜厚の異なる３種類のゲート酸化膜、第１ゲート酸化膜、第２ゲート酸化膜及び第３ゲート酸化膜を形成する場合、従来の形成方法は以下に示す工程を含んでいる。
（１）半導体基板表面全面に対して酸化処理を行ない半導体基板表面に均一な膜厚の酸化膜を形成する。
（２）第１ゲート酸化膜形成領域及び第２ゲート酸化膜形成領域に開口部をもつフォトレジスト膜を上記工程（１）で形成した酸化膜上に形成し、そのフォトレジスト膜をマスクにして第１ゲート酸化膜形成領域及び第２ゲート酸化膜形成領域の酸化膜を除去する。フォトレジスト膜を除去した後、ＲＣＡ洗浄を行なう。
（３）第１ゲート酸化膜形成領域、第２ゲート酸化膜形成領域及び第３ゲート酸化膜形成領域に対して熱酸化処理を行なう。これにより、第１ゲート酸化膜形成領域及び第２ゲート酸化膜形成領域に薄い膜厚の第１ゲート酸化膜が形成される。そして、第２ゲート酸化膜形成領域及び第３ゲート酸化膜形成領域の酸化膜は厚膜化されて第１ゲート酸化膜よりも厚いゲート酸化膜が形成される。
（４）第３ゲート酸化膜形成領域以外の領域をフォトレジスト膜で覆った状態で、第１ゲート酸化膜形成領域の酸化膜を除去する。フォトレジスト膜を除去した後、ＲＣＡ線状を行なう。第１ゲート酸化膜形成領域、第２ゲート酸化膜形成領域及び第３ゲート酸化膜形成領域に対して熱酸化処理を行なう。第２ゲート酸化膜形成領域及び第３ゲート酸化膜形成領域の酸化膜をさらに厚膜化させる。これにより、第１ゲート酸化膜形成領域、第２ゲート酸化膜形成領域及び第３ゲート酸化膜形成領域にそれぞれ異なる膜厚をもつゲート酸化膜を形成することができる。
【０００３】
上記の形成方法では、３種類の膜厚のゲート酸化膜を形成するために少なくとも３回の熱酸化処理を必要としている。特に、最も膜厚の厚い第３ゲート酸化膜は３回の熱酸化処理によって形成されるので、膜厚制御が困難である。
また、上記工程（２）において、酸化膜上にフォトレジスト膜を形成するため、酸化膜表面に汚染物質が残留する虞があった。さらに、酸化膜がむき出しの状態でＲＣＡ洗浄を行なうことにより、酸化膜がダメージを受けるという問題もあった。
【０００４】
そこで上記した方法とは別に、窒化膜を利用して膜厚の異なる酸化膜を一度の酸化処理で形成する方法が提案されている（例えば、特許文献１参照。）。
窒化膜を用いて膜厚が互いに異なる２種類のゲート酸化膜、第１ゲート酸化膜及び第２ゲート酸化膜を形成する工程の一例を以下に説明する。
【０００５】
（１）半導体基板表面を熱窒化して窒化膜を形成する。この窒化膜は酸化抑制膜として働く。
【０００６】
（２）第１ゲート酸化膜形成領域に開口部をもつフォトレジスト膜を半導体基板上に形成して、フォトレジスト膜をマスクにして第１ゲート酸化膜形成領域上の窒化膜を除去した後、フォトレジスト膜を除去する。
【０００７】
（３）ＲＣＡ洗浄を行なった後、熱酸化処理を行なって、第１ゲート酸化膜形成領域に膜厚の厚い第１ゲート酸化膜を形成し、第２ゲート酸化膜形成領域に第１ゲート酸化膜よりも膜厚の薄い第２ゲート酸化膜を形成する。
【０００８】
上記した方法は半導体基板を窒化して窒化膜を形成し、その窒化膜を酸化抑制膜として用いて酸化膜を形成するため、一度の酸化処理で異なる膜厚のゲート酸化膜を形成することができる。
しかし、この方法では、窒化時に半導体基板に窒素が拡散してしまい、半導体基板表面近傍に拡散した窒素がトランジスタの駆動能力を低下させるという問題があった。
【特許文献１】特開平６−３０２８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで本発明は、同一半導体基板に、膜厚の異なる２種類以上のゲート酸化膜を形成する場合において、半導体基板表面を窒化させることなく、精度良く所望の膜厚のゲート酸化膜を形成することを目的としている。
【課題を解決するための手段】
【００１０】
本発明にかかる半導体装置の製造方法は、同一半導体基板に膜厚の異なる２種類以上のゲート酸化膜をもつ半導体装置の製造方法であって、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いて、ゲート酸化膜形成領域の半導体基板上に酸化抑制膜としての窒化膜を形成する窒化膜形成工程と、ウェットエッチング技術を用いて、それぞれのゲート酸化膜形成領域上の上記窒化膜の膜厚を異ならせるエッチング工程と、酸化処理を行なって半導体基板と上記窒化膜の下に膜厚の異なる２種類以上のゲート酸化膜を同時に形成する酸化膜形成工程と、を含む。
【００１１】
従来では、半導体基板表面を窒化した窒化膜や酸化膜を窒化した酸窒化膜を酸化抑制膜として用い、ＬＰＣＶＤ法で形成した窒化膜は耐酸化マスク材として用いることが提案され、実施されてきた。しかし、ＬＰＣＶＤ法で形成した窒化膜であっても膜厚を一定以下にすることで酸化抑制膜として利用できることがわかった。
膜厚の異なる２種類以上の窒化膜を酸化抑制膜として利用する場合、窒化膜の膜厚を異ならせるために少なくとも２回の窒化工程を必要としていた。そのため、窒化処理を追加することで窒素が半導体基板表面近傍にさらに拡散してしまうという問題があった。また、２回以上の窒化処理を必要とするため、窒化膜の膜厚を所望の膜厚に制御するのが困難であるという問題があった。
そこで本発明では、半導体基板表面にＬＰＣＶＤ法で窒化膜を形成し、ウェットエッチング技術によりそれらの窒化膜を所望の膜厚に調整するようにしたので、１回の窒化処理を行なうだけで膜厚の異なる２種類以上の窒化膜を形成することができ、半導体基板表面を窒化させることなく酸化抑制膜を形成できる。また、窒化膜形成工程が１回のみであるので、窒化膜の膜厚制御が容易になる。
ここで、ＬＰＣＶＤ法とは、半導体基板表面を窒化させて窒化膜を成膜する方法とは異なり、化学的蒸気で窒化物を堆積することにより窒化膜を形成する方法である。
【００１２】
本発明の製造方法における上記エッチング工程は、写真製版技術を用いて上記窒化膜の膜厚を薄くすべき領域に開口部をもつレジスト膜を形成し、上記レジスト膜をマスクにしてエッチング処理時間を調整して上記窒化膜の膜厚を調整するのが好ましい。
【００１３】
上記窒化膜製造工程で形成される窒化膜の膜厚は、例えば５０Å（オングストローム）以下である。
【００１４】
上記エッチング工程で用いるエッチング液として、５０：１以上に薄く希釈されたフッ化水素酸水溶液やバッファードフッ酸液を挙げることができる。
「バッファードフッ酸液」とは、一水素二フッ化アンモニウムとフッ化アンモニウムの混合液である。
【発明の効果】
【００１５】
本発明の製造方法では、互いに異なる膜厚をもつ２種類以上のゲート酸化膜を形成するために、ＬＰＣＶＤ法を用いて、ゲート酸化膜形成領域の半導体基板上に、酸化抑制膜としての窒化膜を形成し、ウェットエッチング技術を用いてそれぞれのゲート酸化膜形成領域上の上記窒化膜の膜厚を異ならせた後、酸化処理を行なって上記窒化膜の下に膜厚の異なる２種類以上のゲート酸化膜を同時に形成するようにしたので、１回の窒化膜形成工程で膜厚の異なる２種類以上の酸化抑制膜を形成することができ、酸化抑制膜の膜厚制御が容易であり、酸化抑制膜下に所望の膜厚の酸化膜を精度よく形成することができる。また、窒化膜形成工程においてＬＰＣＶＤ法により窒化膜を形成するので、半導体基板表面を窒化させることなく酸化抑制膜を形成できる。さらに、１回の酸化処理で膜厚の異なる複数のゲート酸化膜を形成することができる。
【００１６】
本発明の製造方法における窒化膜の膜厚を異ならせるためのエッチング工程において、写真製版技術を用いて上記窒化膜の膜厚を薄くすべき領域に開口部をもつレジスト膜を形成し、上記レジスト膜をマスクにしてエッチング処理時間を調整して上記窒化膜の膜厚を調整するようにすれば、酸化抑制膜の膜厚制御がさらに容易になる。また、この局面では、レジスト膜を窒化膜上に形成するので、レジスト膜に起因する半導体表面の汚染を防止することができる。さらに、窒化膜は酸化膜よりも耐エッチング性が良好であるために半導体表面へのダメージが少ない。
【００１７】
本発明の製造方法における窒化膜製造工程で形成される窒化膜の膜厚が５０Å以下であるようにすれば、この窒化膜を酸化抑制膜として用いることができる。
上記エッチング工程において、ウェットエッチングで用いるエッチング液として、５０：１以上に希釈されたフッ化水素酸水溶液又はバッファードフッ酸液を用いれば、窒化膜のエッチング速度を適度な速さにすることができ、窒化膜の膜厚制御が容易になる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明における半導体装置の製造方法の一実施例を図面を参照して説明する。
図１及び図２は一実施例の半導体装置の製造方法を説明するための工程断面図である。なお、以下の説明（Ａ）〜（Ｈ）は図１及び図２に示されている各工程（Ａ）〜（Ｈ）に対応している。
【００１９】
（Ａ）第１ゲート酸化膜形成領域１、第２ゲート酸化膜形成領域３及び第３ゲート酸化膜形成領域５を備えたシリコン基板（半導体基板）２にそれぞれのゲート酸化膜形成領域１,３,５を分離するための素子分離膜４をＬＯＣＯＳ（Local Oxidation Of Silicon）法を用いて形成する。
【００２０】
（Ｂ）ＬＰＣＶＤ法を用いて、シリコン基板２表面及び素子分離膜４上に窒化膜６を形成する。ここでの成膜条件は、例えば処理温度は７００℃、ＮＨ3ガス流量は９６０ｓｃｃｍ（standard cubic centimeter per minute）、ＤＣＳ（di-chloro-silane）ガス流量は６０ｓｃｃｍであり、窒化膜の膜厚は例えば膜厚が４０Åである。
【００２１】
（Ｃ）写真製版技術により、第１ゲート酸化膜形成領域１を覆い、第２ゲート酸化膜形成領域３及び第３ゲート酸化膜形成領域５に開口部をもつフォトレジスト膜８をシリコン基板２表面の窒化膜６上に形成する。フォトレジスト膜８をマスクにして第２ゲート酸化膜形成領域３及び第３ゲート酸化膜形成領域５の窒化膜６に対してウェットエッチングを行なう。
ここでは、エッチング液として、例えばバッファードフッ酸液を用い、３Å／ｍｉｎのエッチング速度で第２ゲート酸化膜形成領域３及び第３ゲート酸化膜形成領域５の窒化膜６を５Åエッチングして残膜厚を３５Åとする。
ウェットエッチング終了後、フォトレジスト膜８を除去する。フォトレジスト膜８を除去する方法としては、例えば硫酸過水液を用いて剥離させる方法や、Ｏ2アッシングを行なう方法が挙げられる。
【００２２】
（Ｄ）第１ゲート酸化膜形成領域１及び第２ゲート酸化膜形成領域３をマスクして第３ゲート酸化膜形成領域５に開口部をもつフォトレジスト膜１０をシリコン基板２表面の窒化膜６上に形成し、第３ゲート酸化膜形成領域５の窒化膜６に対してウェットエッチングを行なう。
ここでは、エッチング液として、例えばバッファードフッ酸を用い、３Å／ｍｉｎのエッチング速度で第３ゲート酸化膜形成領域５の窒化膜６をさらに５Åエッチングして残膜厚を３０Åとする。
ウェットエッチング終了後、硫酸過水液を用いてフォトレジスト膜１０を剥離させて除去する。ここでもフォトレジスト膜８を除去する方法と同様に、例えば硫酸過水液を用いて剥離させる方法や、Ｏ2アッシングを行なう方法を用いることができる。
【００２３】
上記工程（Ｃ）及び（Ｄ）により、第１ゲート酸化膜形成領域１上、第２ゲート酸化膜形成領域３上及び第３ゲート酸化膜形成領域５上に、膜厚が４０Å、３５Å、３０Åの窒化膜６ａ,６ｂ,６ｃが形成される。
ここで、この実施例においては上記工程（Ｃ）及び（Ｄ）において、フォトレジスト膜８を除去した後に新たにフォトレジスト膜１０を形成しているが、フォトレジスト膜８を除去せずに第２ゲート酸化膜形成領域上にのみ新たなフォトレジスト膜を形成するようにしてもよい。そうすれば、フォトレジスト膜８を除去する工程を省略することができる。
【００２４】
（Ｅ）シリコン基板２表面の洗浄を行なう。ここでは、硫酸過水、アンモニア過水、希薄フッ化水素酸水溶液及び塩酸過水を用いたＲＣＡ洗浄を行なう。ここでは、希薄フッ化水素酸水溶液によってシリコン基板２表面の窒化膜６ａ,６ｂ,６ｃはそれぞれ約１５Åずつエッチングされ、窒化膜６ａ,６ｂ,６ｃの残膜厚はそれぞれ、２５Å、２０Å、１５Åとなる。
【００２５】
（Ｆ）シリコン基板２表面に対して酸化処理を行なう。ここでは、処理温度８５０℃の下でシリコン基板２の表面が１５０Å成長するウェット酸化処理を行なう。このとき、第１ゲート酸化膜形成領域１上、第２ゲート酸化膜形成領域３上及び第３ゲート酸化膜形成領域５上に形成されている窒化膜６ａ,６ｂ及び６ｃは酸化抑制膜として働き、シリコン基板２表面と窒化膜６ａ,６ｂ,６ｃとの界面に膜厚がそれぞれ３０Å、４５Å、６０Åの酸化膜１２ａ,１２ｂ,１２ｃが形成される。
【００２６】
図３は酸化抑制膜である窒化膜の膜厚と酸化処理によってその窒化膜下に形成される酸化膜膜厚との関係を示すグラフである。このグラフにおいて横軸は窒化膜膜厚（Å）を示し、縦軸は酸化膜膜厚（Å）を示している。なお、このデータは熱酸化処理を８５０℃、Ｎ2ガス流量１ｓｌｍ（standard liter per minute）、Ｏ2ガス流量１０ｓｌｍ、Ｈ2ガス流量１０ｓｌｍの条件で行なった場合である。
同図から、酸化抑制膜である窒化膜の膜厚が厚くなるにつれてその窒化膜下に形成される酸化膜の膜厚は反比例的に薄くなることがわかる。また、このデータから、窒化膜の膜厚を所望の膜厚にすることにより、その窒化膜下に形成される酸化膜の膜厚を制御できることがわかる。
【００２７】
（Ｇ）ゲート酸化膜１２ａ,１２ｂ,１２ｃを形成した後、フォトレジスト膜１０による不純物の残留を防止するために、窒化膜と酸化膜とのエッチング選択比が大きい１６０℃熱リン酸液で窒化膜６ａ,６ｂ,６ｃのみを除去する。
【００２８】
（Ｈ）ＬＰＣＶＤ法によりシリコン基板２上にポリシリコン膜を成膜し、写真製版技術を用いてポリシリコン膜のパターニングを行なって、ゲート酸化膜１２ａ,１２ｂ,１２ｃ上にゲート電極１４ａ,１４ｂ,１４ｃを形成する。
ここで、シリコン基板２上にポリシリコン膜を成膜する前に、ＮＨ3ガス、ＮＯガス又はＮ2Ｏガスを用いてゲート酸化膜１２ａ,１２ｂ,１２ｃの表面を窒化させるようにしてもよい。これにより、ゲート酸化膜１２ａ,１２ｂ,１２ｃのリーク特性を向上させることができる。
その後、通常のトランジスタ形成工程により、ソース及びドレイン、層間絶縁膜、金属配線層などを形成する。
【００２９】
半導体装置の製造方法において、上記工程（Ａ）〜（Ｈ）を含むようにすれば、同一シリコン基板に、互いに膜厚の異なる３種類のゲート酸化膜をそれぞれ備えた半導体素子を形成することができる。
この実施例では、窒化膜６を形成する前の各ゲート酸化膜形成領域１，３，５の表面はシリコン基板２がむき出しになっているが、ここに例えば３０Å程度の酸化膜が形成されているようにしてもよい。そうすれば、シリコン基板２が酸化膜によって被覆されるので、シリコン基板２の汚染を防止することができる。
【００３０】
また、上記実施例においては、同一シリコン基板に膜厚の異なる３種類のゲート酸化膜を形成しているが、本発明はこれに限定されるものではなく、２種類又は４種類以上のゲート酸化膜形成領域を備えた半導体基板を用い、窒化膜６に対して、２種類の場合は１回のウェットエッチングで、４種類以上の場合はさらに多段階的にウェットエッチングを行なうことにより、各ゲート酸化膜形成領域の窒化膜の膜厚を異ならせることができ、各ゲート酸化膜形成領域上に膜厚の異なるゲート酸化膜を形成することができる。
【００３１】
この実施例の製造方法では、酸化抑制膜としての窒化膜をＬＰＣＶＤ法により堆積して形成するので、窒素がシリコン基板２の表面近傍に拡散することがなく、そこに形成される素子への悪影響を防止することができる。また、膜厚の異なる窒化膜を酸化抑制膜として用いるので、一度の酸化処理で複数の膜厚の異なるゲート酸化膜を形成することができ、製造工程が削減されて製造コストの低減を図ることができる。
【００３２】
上記工程（Ｅ）でＲＣＡ洗浄を行なっているが、本発明の製造方法はこれに限定されるものではなく、ＲＣＡ洗浄以外の洗浄方法を用いてシリコン基板２表面の清浄化を行なうこともできる。その一例として、例えば希薄フッ化水素酸水溶液を用いた洗浄を省略することが挙げられる。そうすれば、窒化膜６がフッ化水素酸水溶液によってエッチングされないので、窒化膜６ａ,６ｂ,６ｃを所望の膜厚にするのが容易になり、窒化膜６ａ,６ｂ,６ｃの膜厚のばらつきによる酸化膜形成誤差を小さくすることができる。
【００３３】
上記工程（Ｇ）ではシリコン基板２上の窒化膜６ａ,６ｂ,６ｃを除去しているが、窒化膜６ａ,６ｂ,６ｃをゲート絶縁膜として用いるために残しておいてもよい。そうすれば、ゲート酸化膜１２ａ,１２ｂ,１２ｃ上に酸化膜よりも耐性の良い窒化膜６ａ,６ｂ,６ｃが存在することになり、洗浄等によってゲート酸化膜１２ａ,１２ｂ,１２ｃが劣化するのを防止することができる。ただし、窒化膜６ａ,６ｂ,６ｃを除去しない場合には、上記工程（Ｇ）において、表面の不純物を除去するために、硫酸過水液、アンモニア過水液、塩酸過水液による洗浄を組み合わせて行なうことが好ましい。
【００３４】
この実施例においては窒化膜６を３種類の膜厚に形成しているが、例えばいずれかのゲート酸化膜形成領域上の窒化膜６をすべて除去した状態で酸化処理を行なうようにしてもよい。これにより、窒化膜６をすべて除去した領域に窒化膜を残在させている領域に比べて厚いゲート酸化膜を形成することができる。
また、第１ゲート酸化膜形成領域１、第２ゲート酸化膜形成領域３及び第３ゲート酸化膜形成領域５とは異なる第４ゲート酸化膜形成領域を設け、第４ゲート酸化膜形成領域の窒化膜を完全に除去した状態で酸化処理を行なうようにしてもよい。このように、互いに膜厚の異なる窒化膜を形成する領域と窒化膜を除去する領域とを組み合わせることにより、一度の酸化処理でより多種類の膜厚をもつゲート酸化膜を同一シリコン基板２に形成することができる。
【００３５】
本明細書中に示されている窒化膜６の膜厚、エッチング速度、エッチング膜厚、熱酸化処理の処理条件などの数値は好適な実施のための一例であって、これらの数値は変更することができる。
【図面の簡単な説明】
【００３６】
【図１】半導体装置の製造方法の一実施例を順に示す工程断面図である。
【図２】同実施例の続きを示す工程断面図である。
【図３】窒化膜の膜厚と酸化処理によってその窒化膜下に形成される酸化膜膜厚との関係を示すグラフである。
【符号の説明】
【００３７】
１      第１ゲート酸化膜形成領域
２      シリコン基板
３      第２ゲート酸化膜形成領域
４      素子分離膜
５      第３ゲート酸化膜形成領域
６,６ａ,６ｂ,６ｃ      窒化膜
８,１０      フォトレジスト膜
１２ａ,１２ｂ,１２ｃ      ゲート酸化膜
１４ａ,１４ｂ,１４ｃ      ゲート電極
【図１】
2007019374.tif 000003
【図２】
2007019374.tif 000004
【図３】
2007019374.tif 000005