(57)【要約】  【課題】  本発明は、負荷への電流値を外部から容易に制御することのできる構成を備えた電源回路装置を提供することを目的とする。  【解決手段】  制御回路装置６に、ＰＷＭ入力端子ＰＷＭに入力側が接続されたバッファ回路７１を設けて、このバッファ回路７１によって、外部より入力されるＰＷＭ信号の波形成型を行う。これにより、ＲＣフィルタ８を介してエラーアンプ６８に入力されるＰＷＭ信号のＨレベルを一定とすることができるため、負荷７への出力電流が微少な値となるときも制御することができる。【選択図】      図１
2007306644.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に接続された変圧回路と、該変圧回路に接続された整流回路と、前記変圧回路のスイッチングを行うことで前記整流回路に出力する電力を調整する第１スイッチング素子と、該第１スイッチング素子のＯＮ／ＯＦＦ制御を行うドライブ回路と、前記整流回路に接続された負荷を流れる電流を検出する電流検出回路と、該電流検出回路で検出された電流値を示す電流検出信号の信号レベルを基準値と比較して前記ドライブ回路でのＯＮ／ＯＦＦ制御を指示する第１ＰＷＭ信号を生成するＰＷＭ信号生成回路と、を備え、外部から前記負荷を流れる電流値を制御する第２ＰＷＭ信号が入力される電源回路装置において、
外部の直流電圧より一定となる内部定電圧を生成する第１定電圧回路と、
前記第２ＰＷＭ信号が入力されるとともに、最終段となる素子が前記第１定電圧回路からの前記内部定電圧によってバイアスされ、前記第２ＰＷＭ信号を波形整形して出力するバッファ回路と、
を備えることを特徴とする電源回路装置。
【請求項２】
前記バッファ回路から出力されて波形整形された前記第２ＰＷＭ信号と前記電流検出回路からの前記電流検出信号とを合成して、前記ＰＷＭ信号生成回路に出力する合成回路を備えることを特徴とする請求項１に記載の電源回路装置。
【請求項３】
前記合成回路が、抵抗とコンデンサによって構成されるフィルタであることを特徴とする請求項２に記載の電源回路装置。
【請求項４】
前記電流検出回路と前記負荷との間に接続されて、ＯＦＦとされたとき前記負荷の電気的な接続を切断する第２スイッチング素子を備え、
電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作を停止するとともに、前記第２スイッチング素子をＯＦＦすることを特徴とする請求項１〜請求項３のいずれかに記載の電源回路装置。
【請求項５】
前記電流検出回路と前記負荷との間に接続されて、ＯＦＦとされたとき前記負荷の電気的な接続を切断する第２スイッチング素子と、
前記第２スイッチング素子を、前記第２ＰＷＭ信号に従ってＯＮ／ＯＦＦ制御するＯＦＦコントロール回路と、
を備えることを特徴とする請求項１に記載の電源回路装置。
【請求項６】
電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作が停止されるとともに、前記ＯＦＦコントロール回路が前記第２スイッチング素子をＯＦＦすることを特徴とする請求項５に記載の電源回路装置。
【請求項７】
前記ＯＦＦ制御信号を遅延して前記ＯＦＦコントロール回路に与える遅延回路を備え、
電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作が停止された後、所定時間が経過して、前記ＯＦＦコントロール回路が前記第２スイッチング素子をＯＦＦすることを特徴とする請求項６に記載の電源回路装置。
【請求項８】
前記整流回路からの出力電圧に基づいて、前記ＯＦＦコントロール回路をバイアスする定電圧を生成する第２定電圧回路を備えることを特徴とする請求項５〜請求項７のいずれかに記載の電源回路装置。
【請求項９】
前記第１定電圧回路が、外部の直流電圧を分圧して前記内部定電圧を生成するための基準電圧を生成する第１分圧回路を備え、
該第１分圧回路が、制御電極と第１電極とを接続したディプレッショントランジスタ及びエンハンスメントトランジスタを直列に接続することで構成されることを特徴とする請求項１〜請求項８のいずれかに記載の電源回路装置。
【請求項１０】
前記第１定電圧回路が、
前記内部定電圧を生成するための基準電圧と生成した内部定電圧とを比較するコンパレータと、
該コンパレータからの出力を増幅する増幅素子と、
該増幅素子の出力側に接続された直列に抵抗が接続された第２分圧回路と、
を備え、
前記第２分圧回路から出力される電圧を前記内部定電圧とすることを特徴とする請求項１〜請求項９のいずれかに記載の電源回路装置。
【請求項１１】
前記第２分圧回路を構成する抵抗が可変抵抗であることを特徴とする請求項１０に記載の電源回路装置。
【請求項１２】
前記第１定電圧回路が、前記直流電源からの直流電圧に基づいて内部定電圧を生成することを特徴とする請求項１〜請求項１１のいずれかに記載の電源回路装置。
【請求項１３】
前記ＰＷＭ信号生成回路に与える基準値を切り換える基準値切換回路を備え、
該基準値切換回路によって前記基準値の値を切り換えることで、前記負荷への出力電流を調整することを特徴とする請求項１〜請求項１２のいずれかに記載の電源回路装置。
【請求項１４】
請求項１〜請求項１３のいずれかに記載の電源回路装置を備え、当該電源回路装置から出力される出力電圧が与えられて駆動することを特徴とする電子機器。
【請求項１５】
前記電源回路装置から出力電圧が与えられる発光ダイオードを備えることを特徴とする請求項１４に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源からの入力電圧を昇圧又は降圧して負荷へ供給する電源回路装置及びこの電源回路装置を備えた電子機器に関するものであり、特に、ＰＷＭ（Pulse Width Modulation）信号に基づいて負荷に供給する電力を調整する電源回路装置及びこの電源回路装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機、ＰＤＡ(Personal Digital Assistants)、デジタルカメラ等の携帯型電子機器に搭載されている液晶表示装置（ＬＣＤ：Liquid Crystal Display）の照明源（バックライトまたはフロントライト）のひとつとして、耐久性、発光効率、占有面積等の点で優れている白色発光ダイオードが用いられる傾向にある。この白色発光ダイオードは比較的高い順方向電圧が必要であるとともに、通常、照明源としては複数の白色発光ダイオードが用いられる。そして、照明源として用いられる複数の白色発光ダイオードは、各白色発光ダイオードの輝度を均一にするために直列接続される。これらのことから、照明源として白色発光ダイオードを駆動するには、携帯型電子機器に内蔵されている電池から供給される直流電圧よりも高い直流電圧が必要となる。
【０００３】
又、通信技術の発達による通信装置の小型化に伴い、携帯型電子機器への映像配信なども行われている。このような映像配信を受ける携帯型電子機器として、例えば、デジタルチューナを搭載するものがあるが、デジタルチューナを駆動するためには、その電圧源として３０〜４０Ｖとなる電圧が必要となる。そのため、このような機能を備えた携帯型電子機器においても、その内蔵されている電池から供給される直流電圧よりも高い直流電圧が必要となる。
【０００４】
よって、このような携帯型電子機器には、内蔵された電池から供給される直流電圧を昇圧するために、昇圧型の電源回路装置が用いられている。そして、このような電源回路装置の中には、スイッチング素子の損傷を防止するために、電源ＯＮとされたときに徐々に駆動させるソフトスタート回路を備えた電源回路装置であるスイッチング電源装置が提供されている（特許文献１参照）。この特許文献１で開示されるスイッチング電源装置は、動作電源の所定電圧値以下の立ち下がりを検出して、ソフトスタート用のコンデンサを強制的に放電するものとして、瞬断や短時間で再び電源が入れられたときでもソフトスタート回路を動作させることができる構成としている。
【０００５】
又、上述の携帯型電子機器に用いられる電源回路装置として、ＰＷＭ信号に基づいて駆動されるスイッチング素子を備えたものが使用される。このＰＷＭ信号に基づいて動作するスイッチング素子を備えた従来の電源回路装置の構成を、図１８に示す。図１８に示す電源回路装置は、リチウムイオン電池等の直流電源１と、直流電源１と並列に接続された入力コンデンサ２と、入力コンデンサ２の直流電源１の正極端子（電源電位側）との接続ノードに一端が接続されたコイル３と、コイル３の他端にアノードが接続された整流素子となるダイオード４と、ダイオード４のカソードに接続された出力コンデンサ５と、コイル３に１つのパッケージにＩＣ化されコイル３に対するエネルギーの蓄積／放出を切り換えて昇圧動作を行う制御回路装置６０と、を備える。尚、直流電源１、入力コンデンサ２、及び出力コンデンサ５は、電源電位と逆側（直流電源１の負極側）が接地される。
【０００６】
そして、この電源回路装置によって昇圧された電圧が負荷７に印加されるように、負荷７の一端がダイオード４のカソードに接続される。この負荷７の他端には、一端が接地された抵抗Ｒ１の他端が接続されるとともに、外部より入力されるＰＷＭ信号を通過させて負荷７と抵抗Ｒ１との接続ノードに現れる電圧信号に加算するＲＣフィルタ８が制御回路装置６０の帰還信号入力端子ＦＢに接続される。又、制御回路装置６０は、直流電源１の電源電位側と接続される入力電圧入力端子Ｖｉと、コイル３とダイオード４との接続ノードに接続されてコイル３を流れる電流量の制御を行う制御端子Ｖｓｗと、電源回路装置のＯＮ／ＯＦＦを制御するＯＮ／ＯＦＦ制御信号が入力される制御信号入力端子ＣＴＲＬと、接地される接地端子ＧＮＤと、を備える。
【０００７】
この制御回路装置６０は、制御端子Ｖｓｗとドレインが接続されるＮチャネルのＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field Effect Transistor）Ｔｒ１（パワートランジスタＴｒ１）と、このパワートランジスタＴｒ１のソースに一端が接続されるとともに他端が接地端子ＧＮＤに接続されて接地される抵抗Ｒ４と、入力電圧入力端子Ｖｉから入力される直流電源１から供給される直流電圧を制御回路装置６０内の各ブロックに印加される一定の直流電圧に変圧する定電圧回路６１と、電源ＯＮとしたときに徐々に駆動させるソフトスタート回路６２と、制御信号入力端子ＣＴＲＬに与えられるＯＮ／ＯＦＦ制御信号が入力されて電源回路装置のＯＮ／ＯＦＦ動作を制御するＯＮ／ＯＦＦ制御回路６３と、パワートランジスタＴｒ１のゲートに与える電圧を切り換えるドライブ回路６４と、抵抗Ｒ４の両端に入力側が接続された電流検出用コンパレータ６５と、ＰＷＭ信号を生成するための基準波となる発振信号を出力する発振回路６６と、発振回路６６からの発振信号と電流検出用コンパレータ６５からの出力とを加算する加算回路６７と、帰還信号入力端子ＦＢより入力される帰還信号が反転入力端子に入力されるエラーアンプ６８と、エラーアンプ６８からの出力が反転入力端子に入力されるとともに加算回路６７から出力される発振信号が非反転入力端子に入力されるＰＷＭコンパレータ６９と、を備える。
【０００８】
又、制御回路装置６０において、エラーアンプ６８の非反転入力端子に基準電圧Ｖｒｅｆを与えるために、定電圧回路６１から出力される電圧を分圧するために直列に接続された抵抗Ｒ２，Ｒ３が設けられ、この抵抗Ｒ２，Ｒ３の接続ノードにエラーアンプ６８の非反転入力端子が接続される。更に、ＲＣフィルタ８は、負荷７と抵抗Ｒ１との接続ノードに一端が接続されるとともに他端が帰還信号入力端子ＦＢに接続される抵抗Ｒ５と、一端が帰還信号入力端子ＦＢに接続される抵抗Ｒ６と、抵抗Ｒ６の他端に一端が接続されるとともに外部からのＰＷＭ信号が他端に入力される抵抗Ｒ７と、抵抗Ｒ６，Ｒ７の接続ノードに一端が接続されるとともに他端が接地されたコンデンサＣ１と、を備える。
【０００９】
このように構成される制御回路装置６０を備える電源回路装置は、外部より入力されるＯＮ／ＯＦＦ制御信号が入力されて電源回路装置のＯＮが指示されると、ＯＮ／ＯＦＦ制御回路６３がドライブ回路６４によるパワートランジスタＴｒ１の駆動を開始する。このとき、ソフトスタート回路６２によるソフトスタート機能が作用するために、ドライバ回路６４からパワートランジスタＴｒ１のゲートに与える駆動信号のデューティ比を徐々に高くしてパワートランジスタＴｒ１のＯＮ期間が徐々に長くなり、パワートランジスタＴｒ１が所定のＯＮ／ＯＦＦ期間で駆動される。
【００１０】
そして、制御回路装置６０が通常動作で動作しているとき、ドライブ回路６４によりパワートランジスタＴｒ１がＯＮとされると、直流電源１からの電流がコイル３に流れ、コイル３にエネルギーが蓄積される。そして、ドライブ回路６４によりパワートランジスタＴｒ１がＯＦＦとされると、コイル３に蓄積されたエネルギーが放出されることによってコイル３に逆起電力が発生する。
【００１１】
このコイル３に発生した逆起電力は直流電源１から供給される入力電圧に加算され、ダイオード４を介して出力コンデンサ５を充電する。即ち、コイル３のダイオード４側で発生する電圧が、ダイオード４と出力コンデンサ５とによって平滑化される。このような一連の動作を繰り返すことにより昇圧動作が行われ、出力コンデンサ５の両端に出力電圧が発生し、この出力電圧による出力電流が負荷７に流れる。尚、負荷７として白色発光ダイオードを用いた場合、この白色発光ダイオードに出力電流が流れ、白色発光ダイオードが発光する。
【００１２】
そして、負荷７を流れる出力電流が抵抗Ｒ１を流れるため、この出力電流の電流値に抵抗Ｒ１の抵抗値を乗じた電圧が帰還信号として、ＲＣフィルタ８に与えられる。この帰還信号がＲＣフィルタ８の抵抗Ｒ５を通じて、制御回路装置６０の帰還信号入力端子ＦＢに入力されると、エラーアンプ６８の反転入力端子に供給される。このエラーアンプ６８では、抵抗Ｒ２，Ｒ３の接続ノードに現れる基準電位Ｖｒｅｆと帰還信号による電位との差が求められ、この差に応じた出力信号がＰＷＭコンパレータ６９の反転入力端子に入力される。
【００１３】
又、パワートランジスタＴｒ１がＯＮとなったときに流れる電流が抵抗Ｒ４に流れることにより、抵抗Ｒ４の両端に現れる電圧が電流検出用コンパレータ６５に入力され、電流検出用コンパレータ６５より、パワートランジスタＴｒ１を流れる電流に比例した電圧信号が加算回路６７に与えられる。加算回路６７は、電流検出用コンパレータ６５から出力される電圧信号と発振回路６６より出力される鋸歯状波信号となる発振信号を加算して、ＰＷＭコンパレータ６９の非反転入力端子に供給する。
【００１４】
そして、ＰＷＭコンパレータ６９では、加算回路６７からの発振信号とエラーアンプ６８からの出力信号とを比較する。その結果、エラーアンプ６８からの出力信号の電圧レベルが加算回路６７からの発振信号の信号レベルより低くなる期間では、ＰＷＭコンパレータ６９のＰＷＭ信号はＨ（Ｈｉｇｈ）レベルになり、エラーアンプ６８からの出力信号の電圧レベルが加算回路６７からの発振信号の信号レベルより高くなる期間では、ＰＷＭコンパレータ６９のＰＷＭ信号はＬ（Ｌｏｗ）レベルになる。
【００１５】
このＰＷＭコンパレータ６９のＰＷＭ信号をドライブ回路６４が受けることで、そのＰＷＭ信号に応じたデューティ比でパワートランジスタＴｒ１のＯＮ／ＯＦＦ制御を、発振回路６６からのクロック信号に同期して行う。即ち、ドライブ回路６４は、ＰＷＭコンパレータ６９のＰＷＭ信号がＬレベルのときであって、発振回路６６からのクロック信号の各サイクルの開始のときに、パワートランジスタＴｒ１に所定のゲート電圧を与えてパワートランジスタＴｒ１をＯＮさせる。そして、ＰＷＭコンパレータ６９のＰＷＭ信号がＨレベルになったときに、パワートランジスタＴｒ１へのゲート電圧の供給を停止し、パワートランジスタＴｒ１をＯＦＦさせる。
【００１６】
このようなパワートランジスタＴｒ１のＯＮ／ＯＦＦ制御を行うと、帰還信号入力端子ＦＢに入力される帰還信号の信号レベルと基準電位Ｖｒｅｆとが等しくなるように昇圧動作が行われることになる。即ち、負荷７への出力電流は、基準電位Ｖｒｅｆを抵抗Ｒ１の抵抗値で除した電流値に安定化される。
【００１７】
そして、この負荷７へ流す出力電流の電流値を制御するために、外部よりＲＣフィルタ８に対してＰＷＭ信号が入力される。即ち、ＲＣフィルタ８では、抵抗Ｒ５を通じて与えられる抵抗Ｒ１に現れる電圧による帰還信号と、抵抗Ｒ６，Ｒ７及びコンデンサＣ１とによるフィルタを通過した外部からのＰＷＭ信号とを加算し、帰還信号入力端子ＦＢに供給する。よって、ＲＣフィルタ８に入力される外部からのＰＷＭ信号のデューティ比により、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号のデューティ比が変化する。結果、パワートランジスタＴｒ１のＯＮ／ＯＦＦ期間が変更されることとなり、負荷７に与えられる出力電流の電流値が制御される。
【特許文献１】特開平１１−６９７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図１８に示すような電源回路装置によると、外部からＲＣフィルタ８に入力されるＰＷＭ信号のデューティ比により負荷７への出力電流量を変化させることができる。よって、負荷７に白色発光ダイオード（白色ＬＥＤ：Light Emitting Diode）を用いたとき、この白色ＬＥＤに流れる電流量を変化させて輝度調整を行うことができる。即ち、外部からＲＣフィルタ８に入力されるＰＷＭ信号が、白色ＬＥＤの輝度調整を行うための輝度調整信号として利用される。
【００１９】
しかしながら、外部からのＰＷＭ信号のＨレベルの値は図１９に示すように一定でないため、外部からのＰＷＭ信号のＨレベルの値が変化して、帰還信号入力端子ＦＢに入力される信号値が変化することがある。このため、外部からのＰＷＭ信号からのデューティ比と負荷７への出力電流量との関係が崩れて、図２０のグラフにおける実線Ａで示す関係のような、外部からのＰＷＭ信号からのデューティ比による理想的な負荷７への出力電流量の調整ができなくなる。そのため、外部からのＰＷＭ信号からのデューティ比に対して、図２０のグラフにおける領域Ｂのように、負荷７への出力電流量にバラツキが生じる。
【００２０】
そのため、この外部からのＰＷＭ信号のデューティ比が９５％と高くなる場合、微量でとなる出力電流が負荷７に流れることが理想であるにもかかわらず、外部からのＰＷＭ信号の信号レベル値の変化に基づく負荷７への出力電流量のバラツキにより、負荷７へ出力電流が流れないことがある。よって、出力電流値に対するデューティ比を設定する必要があるが、この出力電流とデューティ比との関係については、その線形性が損なわれたものとなる。更に、負荷７への出力電流と外部からのＰＷＭ信号のデューティ比との関係を理想に近い線形性を備えるものとするためには、ＲＣフィルタ８における抵抗Ｒ５〜Ｒ７の抵抗値の合計を１ＭΩとし、その抵抗値の大きな抵抗が必要となる。
【００２１】
このような問題を鑑みて、本発明は、負荷への電流値を外部から容易に制御することのできる構成を備えた電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明の電源回路装置は、直流電源に接続された変圧回路と、該変圧回路に接続された整流回路と、前記変圧回路のスイッチングを行うことで前記整流回路に出力する電力を調整する第１スイッチング素子と、該第１スイッチング素子のＯＮ／ＯＦＦ制御を行うドライブ回路と、前記整流回路に接続された負荷を流れる電流を検出する電流検出回路と、該電流検出回路で検出された電流値を示す電流検出信号の信号レベルを基準値と比較して前記ドライブ回路でのＯＮ／ＯＦＦ制御を指示する第１ＰＷＭ信号を生成するＰＷＭ信号生成回路と、を備え、外部から前記負荷を流れる電流値を制御する第２ＰＷＭ信号が入力される電源回路装置において、外部の直流電圧より一定となる内部定電圧を生成する第１定電圧回路と、前記第２ＰＷＭ信号が入力されるとともに、最終段となる素子が前記第１定電圧回路からの前記内部定電圧によってバイアスされ、前記第２ＰＷＭ信号を波形整形して出力するバッファ回路と、を備えることを特徴とする。
【００２３】
このような電源回路装置において、前記バッファ回路から出力されて波形整形された前記第２ＰＷＭ信号と前記電流検出回路からの前記電流検出信号とを合成して、前記ＰＷＭ信号生成回路に出力する合成回路を備えるものとしても構わない。そして、前記合成回路を、抵抗とコンデンサによって構成されるフィルタによって構成する。
【００２４】
又、前記電流検出回路と前記負荷との間に接続されて、ＯＦＦとされたとき前記負荷の電気的な接続を切断する第２スイッチング素子を備え、電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作を停止するとともに、前記第２スイッチング素子をＯＦＦするものとしても構わない。
【００２５】
又、前記電流検出回路と前記負荷との間に接続されて、ＯＦＦとされたとき前記負荷の電気的な接続を切断する第２スイッチング素子と、前記第２スイッチング素子を、前記第２ＰＷＭ信号に従ってＯＮ／ＯＦＦ制御するＯＦＦコントロール回路と、を備えるものとしても構わない。
【００２６】
このとき、電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作が停止されるとともに、前記ＯＦＦコントロール回路が前記第２スイッチング素子をＯＦＦするものとしても構わない。更に、前記ＯＦＦ制御信号を遅延して前記ＯＦＦコントロール回路に与える遅延回路を備え、電源回路装置をＯＦＦとするＯＦＦ制御信号が入力されたとき、前記ドライブ回路による前記第１スイッチング素子のＯＮ／ＯＦＦ制御動作が停止された後、所定時間が経過して、前記ＯＦＦコントロール回路が前記第２スイッチング素子をＯＦＦするものとしても構わない。
【００２７】
これらの電源回路装置において、前記整流回路からの出力電圧に基づいて、前記ＯＦＦコントロール回路をバイアスする定電圧を生成する第２定電圧回路を備えるものとしても構わない。
【００２８】
上述の各電源回路装置において、前記第１定電圧回路が、外部の直流電圧を分圧して前記内部定電圧を生成するための基準電圧を生成する第１分圧回路を備え、該第１分圧回路が、制御電極と第１電極とを接続したディプレッショントランジスタ及びエンハンスメントトランジスタを直列に接続することで構成されるものとしても構わない。又、前記第１定電圧回路が、前記内部定電圧を生成するための基準電圧と生成した内部定電圧とを比較するコンパレータと、該コンパレータからの出力を増幅する増幅素子と、該増幅素子の出力側に接続された直列に抵抗が接続された第２分圧回路と、を備え、前記第２分圧回路から出力される電圧を前記内部定電圧とするものとしても構わない。このとき、前記第２分圧回路を構成する抵抗が可変抵抗であるものとしても構わない。
【００２９】
上述の各電源回路装置において、前記第１定電圧回路が、前記直流電源からの直流電圧に基づいて内部定電圧を生成するものとしても構わない。又、前記第１定電圧回路が、前記整流回路からの直流電圧に基づいて内部定電圧を生成するものとしても構わない。
【００３０】
上述の各電源回路装置において、前記ＰＷＭ信号生成回路に与える基準値を切り換える基準値切換回路を備え、該基準値切換回路によって前記基準値の値を切り換えることで、前記負荷への出力電流を調整するものとしても構わない。このとき、前記基準値切換回路による前記基準値の値を切り換える際、前記第２ＰＷＭ信号の入力を停止するものとしても構わない。又、フィルタで構成される前記合成回路を備える場合、前記基準値切換回路による前記基準値の値を切り換えるとき、前記合成回路を構成するフィルタの抵抗値を変化させるものとしても構わない。
【００３１】
又、本発明の電子機器は、上述のいずれかに記載の電源回路装置を備え、当該電源回路装置から出力される出力電圧が与えられて駆動するものであることを特徴とする。そして、前記電源回路装置から出力電圧が与えられる発光ダイオードを備えるものとしても構わない。このとき、この発光ダイオードをバックライトとして備える液晶表示装置として利用される。
【発明の効果】
【００３２】
本発明によると、外部からの第２ＰＷＭ信号を波形整形するバッファ回路を備えるため、従来のように、外部からのＰＷＭ信号の信号レベルのバラツキによって、外部のＰＷＭ信号のデューティ比と負荷の出力電流との線形性の関係から大きく外れることない。そのため、従来と比べて、微少な出力電流まで外部からの第２ＰＷＭ信号によって制御することが可能となる。又、負荷の電気的な接続を切断する第２スイッチング素子を設けることによって、電源回路装置をＯＦＦとしたときに、この第２スイッチング素子をＯＦＦとすることで、負荷へのリーク電流を防止することができる。又、この第２スイッチング素子を、第２ＰＷＭ信号によって制御することで、簡単に負荷への出力電流を調整することができる。更に、ＰＷＭ信号生成回路に与える基準値を切り換えることで、負荷への出力電流を調整できるものとすることで、外部からの第２ＰＷＭ信号で調整不可能であった微少な出力電流を調整可能とすることができる。
【発明を実施するための最良の形態】
【００３３】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１において、図１８の従来の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００３４】
図１の電源回路装置は、図１８の電源回路装置と同様、直流電源１と、入力コンデンサ２と、コイル３と、ダイオード４と、出力コンデンサ５と、抵抗Ｒ１と、を備えて、負荷７へ昇圧した出力電圧を供給するとともに、コイル３へのエネルギーの蓄積／放出を切り換える制御回路装置６を備える。そして、制御回路装置６は、図１８の電源回路装置における制御回路装置６０と同様、パワートランジスタＴｒ１と、抵抗Ｒ２〜Ｒ４と、定電圧回路６１と、ソフトスタート回路６２と、ＯＮ／ＯＦＦ制御回路６３と、ドライブ回路６４と、電流検出用コンパレータ６５と、発振回路６６と、加算回路６７と、エラーアンプ６８と、ＰＷＭコンパレータ６９と、を備える。
【００３５】
又、制御回路装置６は、図１８における制御回路装置６０と異なり、ＲＣフィルタ８を構成する抵抗Ｒ５〜Ｒ７を備え、そして、制御回路装置６の外部に、ＲＣフィルタ８を構成するコンデンサＣ１が設置される。そして、制御回路装置６は、外部からのＰＷＭ信号が入力されるＰＷＭ入力端子ＰＷＭと、一端が接地されたコンデンサＣ１の他端と接続されるコンデンサ用端子Ｃと、ダイオード４のカソード側に現れる出力電圧が入力される出力電圧入力端子Ｖｏと、この出力電圧入力端子Ｖｏに入力された出力電圧に基づいて過電圧保護動作を行う過電圧保護回路７０と、ＰＷＭ入力端子ＰＷＭに入力側が接続されたバッファ回路７１と、を備える。
【００３６】
又、抵抗Ｒ６，Ｒ７との接続ノードにコンデンサ用端子Ｃが接続され、一端が接地された抵抗Ｒ１の他端に接続された帰還信号入力端子ＦＢに抵抗Ｒ５が接続され、バッファ回路７１の出力側に抵抗Ｒ７が接続される。よって、図１８の電源回路装置と同様、制御回路装置６内の抵抗Ｒ５〜Ｒ７と、制御回路装置６外のコンデンサＣ１とによって、ＲＣフィルタ８が構成される。
【００３７】
このように構成される電源回路装置の各部の詳細について、以下に説明する。
【００３８】
（ＯＮ／ＯＦＦ制御回路）
ＯＮ／ＯＦＦ制御回路６３は、図１８の電源回路装置と同様、制御信号入力端子ＣＴＲＬに入力されるＯＮ／ＯＦＦ制御信号に従って、制御回路装置６内の各ブロックのＯＮ／ＯＦＦ制御を行う。即ち、制御信号入力端子ＣＴＲＬにＯＦＦ制御信号が入力されると、ソフトスタート回路６２の初期化を行うとともに、ドライブ回路６４及び発振回路６６の駆動を停止させて、パワートランジスタＴｒ１を常にＯＦＦの状態とする。又、電流検出用コンパレータ６５、エラーアンプ６８、ＰＷＭコンパレータ６９、及び、抵抗Ｒ２，Ｒ３による分圧回路に対する電圧供給も停止される。尚、ＯＮ制御信号が入力されたことをＯＮ／ＯＦＦ制御回路６３が確認するために、定電圧回路６１が動作し、１ｎＡ程度となる低消費電流がＯＮ／ＯＦＦ制御回路６３に与えられる。
【００３９】
逆に、制御信号入力端子ＣＴＲＬにＯＮ制御信号が入力されると、ソフトスタート回路６２、ドライブ回路６４、及び発振回路６６の駆動を開始し、パワートランジスタＴｒ１によるコイル３におけるエネルギーの蓄積／放出の切換動作を行うことで、昇圧動作を行う。このとき、電流検出用コンパレータ６５、エラーアンプ６８、ＰＷＭコンパレータ６９、及び、抵抗Ｒ２，Ｒ３による分圧回路に対する電圧供給も行われる。
【００４０】
（ソフトスタート回路）
ソフトスタート回路６２は、図１８の電源回路装置と同様、制御信号入力端子ＣＴＲＬに入力されるＯＮ制御信号に基づいてＯＮ／ＯＦＦ制御回路６３がドライブ回路６４を動作開始させたときに、ドライブ回路６４からの出力デューティを徐々に変化させる。これにより、ドライブ回路６４からの出力でパワートランジスタＴｒ１がＯＮ／ＯＦＦ動作を行い、コイル３に対するエネルギーの蓄積／放出の切換が行われることにより、負荷７に与えられる出力電圧を緩やかに上昇させる。
【００４１】
このように負荷７への出力電圧を緩やかに上昇させなかった場合、出力コンデンサ５が充電されていない場合に、充電のための過大な充電電流が直流電源１から流れることになる。そのため、直流電源１がリチウムイオン電池等の電池である場合、電池に負担がかかるとともに、電池電圧がこの過大な充電電流により低下し、電池が本来の終止電圧まで使用できなくなってしまう。しかしながら、このソフトスタート回路６２を設けることによって、負荷７への出力電圧を緩やかに上昇させることにより、このような問題を回避することができる。
【００４２】
（過電圧保護回路）
過電圧保護回路７０は、出力電圧入力端子Ｖｏに入力されるダイオード４のカソード側に現れる出力電圧が所定の過電圧保護電圧を超えたことを検知したとき、ドライブ回路６４の動作を停止させる。このように動作することで、所定の過電圧保護電圧を超える過電圧が負荷７や出力コンデンサ５に印加されることを防止することができるだけでなく、制御回路装置６内のパワートランジスタＴｒ１の破壊をも防止することができる。
【００４３】
（電流検出用コンパレータ）
電流検出用コンパレータ６５は、図１８の電源回路装置と同様、抵抗Ｒ４の両端にかかる電圧を増幅して出力することで、パワートランジスタＴｒ１がドライブ回路６４によってＯＮとされるときに流れる電流量に応じた電圧信号を、加算回路６７に出力する。このように、電流検出用コンパレータ６５から、パワートランジスタＴｒ１がＯＮとなるときにコイル３を流れる電流に応じた電圧信号が加算回路６７に与えられることとなる。これにより、加算回路６７からＰＷＭコンパレータ６９の非反転入力端子に与えられる発振信号にコイル３を流れる電流に応じた電圧信号が含まれる。よって、コイル３を流れるピーク電流の制限を行うことができる。
【００４４】
（発振回路及び加算回路）
発振回路６６は、図１８の電源回路装置と同様、鋸歯状波信号となる発振信号を加算回路６７に出力するとともに、ドライブ回路６４を駆動するためのクロック信号を出力する。そして、加算回路６７では、上述の電流検出用コンパレータ６５から出力されるコイル３における電流量に応じた電圧信号が、発振回路６６からの発振信号に加算されて、ＰＷＭコンパレータ６９の非反転入力端子に与えられる。即ち、コイル３における電流量が大きい場合、ＰＷＭコンパレータ６９の非反転入力端子に与えられる発振信号の信号レベルが高くなり、又、コイル３における電流量が小さい場合、ＰＷＭコンパレータ６９の非反転入力端子に与えられる発振信号の信号レベルが低くなる。これにより、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号のデューティ比が変更されるため、コイル３を流れる電流量が制限される。
【００４５】
（エラーアンプ）
エラーアンプ６８では、負荷７へ流れる出力電流が抵抗Ｒ１に流れることによって発生する電圧信号となる帰還信号が、帰還信号入力端子ＦＢ及び抵抗Ｒ５を介して反転入力端子に入力される。そして、エラーアンプ６８は、非反転入力端子に入力される抵抗Ｒ２，Ｒ３によって分圧される基準電位Ｖｒｅｆと反転入力端子に入力される帰還信号の信号レベルとを差動増幅する。よって、帰還信号の信号レベルをＶｆｂとし、エラーアンプ６８の増幅率をＡとすると、エラーアンプ６８の出力信号の信号レベルは、Ａ×（Ｖｒｅｆ−Ｖｆｂ）となる。そして、このように差動増幅して得られたエラーアンプ６８の出力信号が、ＰＷＭコンパレータ６９に与えられる。このエラーアンプ６８の動作によって、負荷７に流れる出力電流が、基準電位Ｖｒｅｆを抵抗Ｒ１の抵抗値で除した電流値に安定化されることとなる。
【００４６】
（ＰＷＭコンパレータ）
ＰＷＭコンパレータ６９は、図１８の電源回路装置と同様、非反転入力端子に入力される加算回路６７からの発振信号と、反転入力端子に入力されるエラーアンプ６８からの出力信号とについて、その信号レベルの比較を行い、比較結果をＰＷＭ信号としてドライブ回路６４に出力する。即ち、エラーアンプ６８からの出力信号の信号レベルが加算回路５６７の発振信号の信号レベルよりも高い期間は、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号がＬレベルとなり、又、エラーアンプ６８からの出力信号の信号レベルが加算回路６７の発振信号の信号レベルよりも低い期間は、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号がＨレベルとなる。
【００４７】
（ドライブ回路とパワートランジスタ）
ドライブ回路６４は、ＯＮ／ＯＦＦ制御回路６３によってＯＮとされると、発振回路６６から与えられるクロック信号に基づいて駆動する。このとき、ＯＮ／ＯＦＦ制御回路６３によってＯＮとされた直後は、ソフトスタート回路６２によって制御され、デューティ比を小さくして、パワートランジスタＴｒ１のゲートに与える電圧をＨレベルにする期間が短く設定される。そして、徐々にデューティ比が大きくなるようにソフトスタート回路６２によって制御され、パワートランジスタＴｒ１のゲートに与える電圧をＨレベルにする期間が長くなり、負荷７に与える出力電圧Ｖｏｕｔを徐々に高くする。
【００４８】
又、ソフトスタート回路６２によるソフトスタートが終了し、通常の動作に切り替わると、ドライブ回路６４は、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号に基づいて動作する。ＰＷＭコンパレータ６９からのＰＷＭ信号がＨレベルとなるとき、Ｌレベルとなる電圧信号をパワートランジスタＴｒ１のゲートに出力することで、パワートランジスタＴｒ１がＯＦＦとされる。これにより、コイル３に蓄積されたエネルギーがダイオード４を介して出力側に放出される。逆に、ＰＷＭコンパレータ６９からのＰＷＭ信号がＬレベルとなるとき、発振回路６６からのクロックに応じてＨレベルとなる電圧信号をパワートランジスタＴｒ１のゲートに出力することで、パワートランジスタＴｒ１がＯＮとされる。これにより、直流電源１からのエネルギーがコイル３に蓄積される。
【００４９】
このように動作することで、ダイオード４と出力コンデンサ５によって整流動作が行われて、昇圧された出力電圧Ｖｏｕｔが負荷７に与えられる。このとき、負荷４に流れる出力電流が、ＰＷＭコンパレータ６９から出力されるＰＷＭ信号のデューティ比によって決定される。即ち、ＰＷＭコンパレータ６９からのＰＷＭ信号のデューティ比が高いと、負荷７へ流れる電流値が小さくなり、又、ＰＷＭコンパレータ６９からのＰＷＭ信号のデューティ比が低いと、負荷７へ流れる電流値が大きくなる。
【００５０】
（定電圧回路）
定電圧回路６１は、図１８の電源回路装置と同様、入力電圧入力端子Ｖｉを通じて直流電源１の正極電極に接続されるとともに、接地端子ＧＮＤを通じて接地されることで、直流電源１の直流電圧が印加され、この直流電源１の直流電圧に基づいて、電源回路装置内の各回路部品に供給する安定した定電圧を発生する。この定電圧回路６１の構成について、図２の回路図を参照して説明する。図２の回路図は、定電圧回路６１とバッファ回路７１とＲＣフィルタ８の構成を示す回路図である。
【００５１】
図２に示すように、定電圧回路６１は、ドレインが入力電圧入力端子Ｖｉと接続されるとともにゲートとソースが接続されたディプレッション型のＮチャネルのＭＯＳＦＥＴであるトランジスタＴｒ２と、ソースがグランド端子ＧＮＤに接続されるとともにトランジスタＴｒ２のゲートとソースにゲートとドレインが接続されたエンハンスメント型のＮチャネルのＭＯＳＦＥＴであるトランジスタＴｒ３と、トランジスタＴｒ２のソースとトランジスタＴｒ３のドレインとの接続ノードに現れる基準電圧が非反転入力端子に入力される差動増幅アンプ６１０と、差動増幅アンプ６１０からの出力がゲートに入力されるＰチャネルのＭＯＳＦＥＴであるトランジスタＴｒ４と、トランジスタＴｒ４のドレインに一端が接続される抵抗Ｒ１０と、抵抗Ｒ１０の他端に一端が接続されるとともに他端がグランド端子ＧＮＤに接続される抵抗Ｒ１１と、を備える。そして、差動増幅アンプ６１０の反転入力端子に、抵抗Ｒ１０，Ｒ１１の接続ノードが接続されるとともに、トランジスタＴｒ４のソースが入力電圧入力端子Ｖｉに接続される。
【００５２】
このように構成されることで、トランジスタＴｒ２，Ｔｒ３が抵抗となるため、このトランジスタＴｒ２，Ｔｒ３による抵抗値によって、直流電源１により供給される入力電圧Ｖｉｎが分圧されて、このトランジスタＴｒ２，Ｔｒ３の接続ノードに基準電位Ｖｒｅｆ１が現れ、差動増幅アンプ６１０の非反転入力端子に入力される。又、差動増幅アンプ６１０からの出力に基づいてトランジスタＴｒ４に流れる電流が制御されて、トランジスタＴｒ４のドレインに一定となる電位Ｖｓが現れて、制御回路装置６内の各回路部品に供給する。
【００５３】
このとき、トランジスタＴｒ４が制御されて現れる電圧が抵抗Ｒ１０，Ｒ１１によって分圧されて、差動アンプ６１０の反転入力端子に入力されるため、負帰還回路が構成される。これにより、抵抗Ｒ１０，Ｒ１１によって分圧されて現れる電位が基準電位Ｖｒｅｆ１に近づくように、差動アンプ６１０からトランジスタＴｒ４のゲートに与える出力電圧が設定される。尚、抵抗Ｒ１０，Ｒ１１それぞれの抵抗値が、ｒ１０，ｒ１１となるとき、基準電位Ｖｒｅｆ１は、ｒ１１×Ｖｓ／（ｒ１０＋ｒ１１）となる。この負帰還回路の構成により、一定となる電位Ｖｓが、内部定電圧として制御回路装置６内の各回路部品に供給される。
【００５４】
更に、上述したように、トランジスタＴｒ２をディプレッション型とし、トランジスタＴｒ３をエンハンスメント型とするため、そのアスペクト比を調整することで、トランジスタＴｒ４から出力する内部定電圧の温度特性を調整することができるとともに、温度依存性が与えられる。このように、定電圧回路６１の出力電圧に温度依存性が与えられることで、後述するＲＣフィルタ８の抵抗Ｒ５〜Ｒ７が制御回路装置６内に設けられて温度依存性を備えるが（ポリ高抵抗を用いた場合は負の方向に、拡散抵抗を用いた場合は正の方向に温度依存性が表れる）、このＲＣフィルタ８の温度依存性を打ち消す方向に働くこととなる。
【００５５】
尚、この定電圧回路６１の構成については、トランジスタＴｒ２，Ｔｒ３のように、ディプレッション型及びエンハンスメント型のＭＯＳＦＥＴを１つずつ直列に接続して、差動アンプ６１０に与える基準電位Ｖｒｅｆ１の設定を行うものとしたが、ディプレッション型及びエンハンスメント型のＭＯＳＦＥＴを複数個ずつ直列に接続して、差動アンプ６１０に与える基準電位Ｖｒｅｆ１の設定を行うものとしても構わない。又、図３に示すように、図２における抵抗Ｒ１０の代わりに可変抵抗Ｒ１０ａを設けて、トランジスタＴｒ４のドレインに現れる電位に対し可変抵抗Ｒ１０ａの抵抗値を切り換えてトリミングするものとしても構わない。このように構成することで、より安定した内部定電圧を供給でき、後述する負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係において、ばらつきの少ない線形性を得られることが可能となる。
【００５６】
（バッファ回路とＲＣフィルタ）
まず、ＲＣフィルタ８は、制御回路装置６内の抵抗Ｒ５〜Ｒ７と、制御回路装置６外のコンデンサＣ１とによって、図１８の電源回路装置と同様の構成とされる。即ち、図２の回路図のように、一端が帰還信号入力端子ＦＢに接続されるとともに他端がエラーアンプ６８の反転入力端子に接続された抵抗Ｒ５と、抵抗Ｒ５の他端に一端が接続された抵抗Ｒ６と、抵抗Ｒ６の他端に一端が接続されるとともにバッファ回路７１の出力側に他端が接続された抵抗Ｒ７と、抵抗Ｒ６，Ｒ７との接続ノードにコンデンサ用端子Ｃを介して一端が接続されるとともに他端が接地されたコンデンサＣ１とによって、ＲＣフィルタ８が構成される。
【００５７】
即ち、抵抗Ｒ７の一端にバッファ回路７１を介して入力されたＰＷＭ信号が、抵抗Ｒ６，Ｒ７とコンデンサＣ１によるフィルタを通過して、抵抗Ｒ５，Ｒ６の接続ノードに、ＰＷＭ信号による信号レベルに応じた電位が与えられる。又、この抵抗Ｒ５，Ｒ６の接続ノードには、帰還信号入力端子ＦＢ及び抵抗Ｒ５を介して、抵抗Ｒ１に現れる帰還信号の信号レベルに応じた電位が与えられる。よって、抵抗Ｒ５，Ｒ６の接続ノードには、ＰＷＭ信号による信号レベルに帰還信号による信号レベルを加算した値となる電位が現れる。即ち、エラーアンプ６８の反転入力端子には、外部からのＰＷＭ信号が帰還信号に加算された値となる電位が入力されることなる。
【００５８】
又、バッファ回路７１は、入力電圧入力端子Ｖｉ及び接地端子ＧＮＤと接続されることで直流電源１からの電圧Ｖｉｎが印加された３つのインバータ７１０〜７１２と、トランジスタＴｒ４のドレインと接地端子ＧＮＤと接続されることで内部定電圧Ｖｓが印加された３つのインバータ７１３〜７１５と、を備える。このように構成されるバッファ回路７１では、ＰＷＭ入力端子ＰＷＭにインバータ７１０の入力側が接続されるとともに、インバータ７１５の出力側が抵抗Ｒ７の他端に接続される。又、この６つのインバータ７１０〜７１５が、インバータ７１０，７１１，７１２，７１３，７１４，７１５の順番に、直列に接続される。
【００５９】
このように構成されるバッファ回路７１において、各部における信号レベルの時間的変遷を、図４のタイミングチャートに示す。即ち、図４に示すように、Ｈレベルの信号レベルにバラツキが生じているＰＷＭ信号が入力されると、電圧Ｖｉｎをバイアス電圧とするインバータ７１０〜７１２によって、直流電源１からの電圧Ｖｉｎに応じた波形成形が成される。そして、電圧Ｖｉｎに応じた波形成形が成されたＰＷＭ信号がインバータ７１２より出力されてインバータ７１３に入力される。このため、インバータ７１３に入力されるＰＷＭ信号は、電圧Ｖｉｎの変動に影響を受ける信号となる。尚、インバータ７１３に入力されるＰＷＭ信号はＰＷＭ入力端子ＰＷＭに入力されたＰＷＭ信号が反転した信号となる。
【００６０】
更に、電圧Ｖｉｎに応じた波形成形が成されたＰＷＭ信号がインバータ７１３に入力されると、インバータ７１３〜７１５によって、定電圧回路６１からの電圧Ｖｓに応じた波形成形が成される。電圧Ｖｓは、定電圧回路６１において一定となるように制御されるため、インバータ７１５より出力されるＰＷＭ信号のＨレベルは定電圧Ｖｓで一定となる。尚、インバータ７１５から出力されるＰＷＭ信号は、インバータ７１３に入力されるＰＷＭ信号が反転した信号であるため、ＰＷＭ入力端子ＰＷＭに入力されたＰＷＭ信号と同極性の信号となる。よって、ＲＣフィルタ８の抵抗Ｒ７に与えるＰＷＭ信号を、ＰＷＭ入力端子ＰＷＭに入力される前におけるＨレベルの信号レベルのバラツキが除かれるとともに、直流電源１からの電圧Ｖｉｎの変動による影響を受けないものとすることができる。
【００６１】
このようにバッファ回路７１によって、外部からの入力時に存在したバラツキが除かれるとともに、直流電源１からの入力電圧Ｖｉｎの影響を受けることのないＰＷＭ信号がＣＲフィルタ８に入力される。そして、図４に示すように、ＣＲフィルタ８では、帰還信号入力端子ＦＢに入力される帰還信号に対して定電圧ＶｓによるＰＷＭ信号が重畳された電圧信号を、エラーアンプ６８に出力することとなる。
【００６２】
このように各部を構成して動作させることによって、抵抗Ｒ５を介してエラーアンプ６８の反転入力端子に入力される抵抗Ｒ１に現れる帰還信号の電圧値と、抵抗Ｒ２，Ｒ３で分圧されて得られる基準電圧Ｖｒｅｆとの差を表す電圧信号が、エラーアンプ６８よりＰＷＭコンパレータ６９に入力される。そして、ＰＷＭコンパレータ６９では、エラーアンプ６８で得られた差信号となる電圧信号の信号レベルと加算回路６７からの発振信号の信号レベルとを比較する。これにより、ドライブ回路６４には、帰還信号の電圧値と基準電圧Ｖｒｅｆとの差が大きいときは、デューティ比が低くなるＰＷＭ信号がＰＷＭコンパレータ６９より入力され、帰還信号の電圧値と基準電圧Ｖｒｅｆとの差が小さいときは、デューティ比が高くなるＰＷＭ信号がＰＷＭコンパレータ６９より入力される。そして、負荷７には、基準電圧Ｖｒｅｆと抵抗Ｒ１の抵抗値で設定される出力電流が与えられる。
【００６３】
このとき、外部からＰＷＭ信号を制御回路装置６に入力することによって、この外部かからのＰＷＭ信号の信号レベルがＨレベルとなるとき、基準電圧Ｖｒｅｆとの差が小さくなりエラーアンプ６８の出力信号が小さくなる。そのため、この外部からのＰＷＭ信号がＨレベルとなる期間が長くなると、エラーアンプ６８の出力信号が小さくなる期間が長くなる。よって、ＰＷＭコンパレータ６８からのＰＷＭ信号のデューティ比が高くなり、負荷７に流れる電流値が小さくなる。即ち、負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係を示す図５のグラフにおいて、実線Ｘのような理想的な関係となる場合、外部からのＰＷＭ信号のデューティ比を高くすることで負荷７の電流値を小さくなるように制御することができる。
【００６４】
上述したように、本実施形態のように構成することで、バッファ回路７１を設けることにより、外部から入力されるＰＷＭ信号のバラツキを除くことができ、Ｈレベルが一定の電圧レベルとなるＰＷＭ信号がＲＣフィルタ８に入力される。よって、負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係を、図５の理想関係となる実線Ｘに近づけることができる。尚、このバッファ回路７１については、図２の回路図に示す構成に限らず、定電圧回路６１などより発生する定電圧を利用して波形整形を行うことのできる回路構成であればよい。
【００６５】
尚、本実施形態のように、コンデンサＣ１を制御回路装置６の外部に設置する場合、０．１μＦ程度とすることで、負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係が、図５の点線Ｙのような関係となる。又、図６のように、コンデンサＣ１を制御回路装置６内部に設置するとき、そのコンデンサＣ１を２０ｐＦ程度とすることで、負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係が、図５の一点鎖線Ｚのような関係となる。このように、実際の負荷７の電流値と外部からのＰＷＭ信号のデューティ比の関係を、理想値に近い関係とすることができる。
【００６６】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。図７は、本実施形態の電源回路装置の内部構成を示すブロック図である。図７において、図１の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００６７】
本実施形態の電源回路装置は、図７に示すように、第１の実施形態における電源回路装置（図１参照）の制御回路装置６の構成が変更されたものである。即ち、図７に示す電源回路装置内の制御回路装置６ａは、制御回路装置６（図１参照）における抵抗Ｒ２，Ｒ３による分圧回路の代わりに基準電位を切り換えることのできる基準電位切換回路７２と、この基準電位切換回路７２からの基準電位を切り換えるための切換制御信号が入力される制御信号入力端子ＣＴＲＬ１とを備える。そして、この制御回路装置６ａは、更に、ＰＷＭ入力端子ＰＷＭとバッファ回路７１との間に接続されたスイッチＳＷ１を備える。
【００６８】
このように構成することで、基準電位切換回路７２からの基準電位を変更して、エラーアンプ６８の非反転入力端子に入力される基準電位が切り換えられる。そのため、負荷７への電流値を小さくするとき、スイッチＳＷ１をＯＦＦとして、ＰＷＭ入力端子ＰＷＭに入力される外部からのＰＷＭ信号による負荷７への電流制御を停止し、代わりに、基準電位切換回路７２からの基準電位に基づく負荷７への電流制御を開始する。尚、ＰＷＭ入力端子ＰＷＭに入力される外部からのＰＷＭ信号による負荷７の電流制御動作は、第１の実施形態と同様であるので、以下では、基準電位切換回路７２からの基準電位に基づく負荷７の電流制御動作について説明する。
【００６９】
まず、基準電位切換回路７２の構成について、図８の回路図を参照して説明する。図８に示すように、基準電位切換回路７２は、定電圧回路６１からの出力電位が一端に与えられる抵抗Ｒ３と、この抵抗Ｒ３の他端と接地端子ＧＮＤとの間に直列に接続されるＮ個の抵抗Ｒ２−１〜Ｒ２−Ｎと、抵抗Ｒ２−１〜Ｒ２−Ｎ及び抵抗Ｒ３それぞれの接続ノードに一端が接続されるとともに他端がエラーアンプ６８の非反転入力端子に接続されるＮ個のスイッチＳＷ−１〜ＳＷ−Ｎと、を備える。
【００７０】
このとき、スイッチＳＷ−ｎ（ｎは、１≦ｎ＜Ｎの整数）が、抵抗Ｒ２−ｎと抵抗Ｒ２−（ｎ＋１）の接続ノードに接続され、スイッチＳＷ−Ｎが、抵抗Ｒ２−Ｎと抵抗Ｒ３の接続ノードに接続される。よって、スイッチＳＷ−１〜ＳＷ−Ｎは、エラーアンプ６８の非反転入力端子に対して並列に接続され、スイッチＳＷ−１〜ＳＷ−Ｎのいずれか１つがＯＮとなることで、抵抗Ｒ２−１〜Ｒ２−Ｎ及び抵抗Ｒ３それぞれの接続ノードに現れる電位が選択されて、エラーアンプ６８の非反転入力端子に入力される。
【００７１】
このように構成される基準電位切換回路７２において、抵抗Ｒ２−１が接地端子ＧＮＤに接続され、抵抗Ｒ２−２，Ｒ２−３，…，Ｒ２−Ｎの順に直列に接続されるものとする。このとき、スイッチＳＷ−１〜ＳＷ−Ｎの１つをＯＮとしてエラーアンプ６８の非反転入力端子に入力される基準電圧は、スイッチＳＷ−１，ＳＷ−２，…，ＳＷ−Ｎの順に大きくなる。そして、この基準電位切換回路７２に含まれるスイッチＳＷ−１〜ＳＷ−ＮのＯＮ／ＯＦＦ制御は、制御信号入力端子ＣＴＲＬ１に入力される切換制御信号によって行われる。又、この切換制御信号によってスイッチＳＷ１のＯＮ／ＯＦＦ制御も行われる。
【００７２】
よって、負荷７への出力電流を微量とする場合、切換制御信号による基準電位切換回路７２のスイッチＳＷ−１〜ＳＷ−ＮのＯＮ／ＯＦＦ制御が行われて、この基準電位切換回路７２の抵抗値が変更されるとともに、スイッチＳＷ１がＯＦＦとされて、ＰＷＭ入力端子ＰＷＭからバッファ回路７１へのＰＷＭ信号の入力が禁止される。尚、スイッチＳＷ１をＯＮとして、外部からのＰＷＭ信号がバッファ回路７１に入力されて、外部からのＰＷＭ信号のデューティ比によって負荷７への出力電流を制御するとき、スイッチＳＷ−ＮがＯＮとされて、抵抗Ｒ２−Ｎと抵抗Ｒ３との接続ノードに現れる基準電位Ｖｒｅｆが、エラーアンプ６８の非反転入力端子に入力される。
【００７３】
この基準電位切換回路７２からの基準電位を切り換えて負荷７への出力電流を制御する場合、スイッチＳＷ−ｎが選択されてＯＮとされると、直列に接続される抵抗Ｒ２−１〜Ｒ２−ｎの抵抗値を加算した値となる抵抗値ｒｎと、直列に接続される抵抗Ｒ２−１〜Ｒ２−Ｎの抵抗値を加算した値となる抵抗値ｒＮにより、ｒｎ／ｒＮ×Ｖｒｅｆとなる電位が、エラーアンプ６８の非反転入力端子に入力される。即ち、選択するスイッチＳＷ−ｎの「ｎ」の値が小さいと、エラーアンプ６８の非反転入力端子に与えられる電位が小さくなり、負荷７への出力電流が小さくなるように制御される。
【００７４】
このように動作するとき、切換制御信号をＮビットの信号として、切換制御信号の各桁の値によって、スイッチＳＷ−１〜ＳＷ−ＮそれぞれのＯＮ／ＯＦＦ制御が成されるものとしても構わない。即ち、切換制御信号のｎ桁（ｎビット目）の値によって、スイッチＳＷ−ｎのＯＮ／ＯＦＦが制御される。このとき、Ｎビット目の値によって、スイッチＳＷ−ＮだけでなくスイッチＳＷ１についても、ＯＮ／ＯＦＦ制御が成される。又、切換制御信号をＮビットよりもビット数の少ない信号とするとともに、この切換制御信号をＮビットの信号に変換するデコーダを設置して、デコーダからの信号がスイッチＳＷ−１〜ＳＷ−Ｎ及びスイッチＳＷ１に与えられるものとしても構わない。
【００７５】
＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して説明する。図９は、本実施形態の電源回路装置の内部構成を示すブロック図である。図９において、図７の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００７６】
本実施形態の電源回路装置における制御回路装置６ｂは、第２の実施形態の電源回路装置（図７参照）における制御回路装置６ａと異なり、帰還信号入力端子ＦＢを介して入力される帰還信号の値に応じて、自動的に、スイッチＳＷ１のＯＮ／ＯＦＦ制御及び基準電位切換回路７２からの基準電位の切換制御を行う。この制御回路装置６ｂは、図９に示すように、図７の制御回路装置６ａの構成に対して、帰還信号入力端子ＦＢに反転入力端子が接続されるとともに非反転入力端子に基準電位Ｖｒｅｆ２が入力されるコンパレータ７３を備え、このコンパレータ７３の出力によってスイッチＳＷ１及び基準電位切換回路７２が制御される。そして、切換制御信号が入力されずに制御されるため、制御信号入力端子ＣＴＲＬ１が省略された構成とされる。尚、基準電位切換回路７２は、第２の実施形態と同様、図８のような構成となる。
【００７７】
このように構成されることによって、負荷７の電流が大きく、帰還信号の信号レベルが基準電位Ｖｒｅｆ２より高く、コンパレータ７３からの出力が正の値となるときは、スイッチＳＷ１及びスイッチＳＷ−ＮがＯＮとされるとともに、スイッチＳＷ−１〜ＳＷ−（Ｎ−１）がＯＦＦとされる。よって、負荷７への出力電流が大きいときは、外部からのＰＷＭ信号によって、負荷７への出力電流量が制御される。
【００７８】
そして、帰還信号の信号レベルが基準電位Ｖｒｅｆ２より低くなると、コンパレータ７３からの出力が負の値となるときは、まず、スイッチＳＷ１がＯＦＦとされる。そして、コンパレータ７３からの出力によって現れる、帰還信号の信号レベルと基準電位Ｖｒｅｆ２との差の大きさに応じて、スイッチＳＷ−１〜ＳＷ−ＮよりＯＮとするスイッチが１つだけ選択されることで、基準電位切換回路７２からの基準電位が切り換えられる。即ち、帰還信号の信号レベルの値が低くなると、基準電位切換回路７２からの基準電位が低くなるように、ＯＮとするスイッチとして、スイッチＳＷ−１〜ＳＷ−Ｎから一つのスイッチが選択される。
【００７９】
このように構成されるとき、コンパレータ７３から出力される信号が負の値となるとき、Ｎビットのデジタル信号に切り換えて、各桁の値に応じてスイッチＳＷ−１〜ＳＷ−ＮがＯＮ／ＯＦＦ制御されるようにしても構わない。又、第２の実施形態と同様、制御信号入力端子ＣＴＲＬ１を備えて、切換制御信号が入力されることで、基準電位切換回路７２からの基準電位を制御されるものとしても構わない。
【００８０】
＜第４の実施形態＞
本発明の第４の実施形態について、図面を参照して説明する。図１０は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１０において、図７の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００８１】
本実施形態の電源回路装置における制御回路装置６ｃは、第２の実施形態の電源回路装置（図７参照）における制御回路装置６ａと異なり、基準電位切換回路７２からの基準電位の値に応じてＲＣフィルタ８の抵抗値を切り換えるものである。この制御回路装置６ｃは、図１０に示すように、図７の制御回路装置６ａの構成に対して、抵抗Ｒ５〜Ｒ７の代わりに、抵抗値が切り換えられる可変抵抗Ｒ５ａ〜Ｒ７ａを備えるとともに、反転入力端子に基準電位切換回路７２からの基準電位が入力されるとともに非反転入力端子に基準電位Ｖｒｅｆ３が入力されるコンパレータ７４を備える。又、スイッチＳＷ１が削除された構成となる。そして、コンパレータ７４の出力によって、ＲＣフィルタ８を構成する可変抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が切り換えられる。尚、基準電位切換回路７２は、第２の実施形態と同様、図８のような構成となる。
【００８２】
このように構成されるとき、基準電位切換回路７２による基準電位は、第２の実施形態の電源回路装置と同様、制御信号入力端子ＣＴＲＬ１に入力される切換制御信号に基づいて切り換えられる。そして、負荷７への出力電流を小さくするために、基準電位切換回路７２からの基準電位が低くなるように設定されると、コンパレータ７４からの出力によって可変抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が切り換えられる。
【００８３】
このとき、バッファ回路７１からＲＣフィルタ８に入力されるＰＷＭ信号の信号レベルが、帰還信号入力端子ＦＢに入力される帰還信号の信号レベルに応じて小さくなるように、可変抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が変更される。よって、ＲＣフィルタ８からエラーアンプ６８の反転入力端子に入力される、帰還信号とＰＷＭ信号とが加算された信号の信号レベルが、基準電位切換回路７２からの基準電位に応じた信号レベルとなる。これにより、負荷７への出力電流を微少なものとする場合においても、制御可能とすることができる。
【００８４】
尚、本実施形態では、コンパレータ７４からの出力によって、ＲＣフィルタ８を構成する可変抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が切り換えられるものとしたが、切換制御信号によって、可変抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が切り換えられるものとしても構わない。又、第３の実施形態の電源回路装置と同様、図１１に示すように、帰還信号入力端子ＦＢに反転入力端子が接続されたコンパレータ７３を備え、このコンパレータ７３の出力によって基準電位切換回路７２からの基準電位及び抵抗Ｒ５ａ〜Ｒ７ａの抵抗値が切り換えられるものとしても構わない。
【００８５】
この第２〜第４の実施形態において、負荷７への出力電流の制御が、外部からのＰＷＭ信号のデューティ比によるものから、基準電位切換回路７２からの基準電位によるものに切り換える指標として、外部からのＰＷＭ信号のデューティ比が８０〜９０％のところで切り換えると良い。このように、外部からのＰＷＭ信号のデューティ比が８０〜９０％になったときに、基準電位切換回路７２からの基準電位による負荷７への出力電流の制御が行われるようにすることで、その制御動作をより効果的に行うことができる。又、第２〜第４の実施形態において、基準電位切換回路７２を図８の回路図のような構成としたが、図１における分圧回路を構成する抵抗Ｒ２，Ｒ３を可変抵抗として、その抵抗値を切り換えることによって基準電位を切り換えることができるものとしても構わない。
【００８６】
＜第５の実施形態＞
本発明の第５の実施形態について、図面を参照して説明する。図１２は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１２において、図１の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００８７】
本実施形態の電源回路装置は、図１２に示すように、第１の実施形態における電源回路装置（図１参照）の制御回路装置６の構成が変更されたものである。即ち、図１２に示す電源回路装置内の制御回路装置６ｄは、制御回路装置６における構成に、負荷７と抵抗Ｒ１との間に接続されるＮチャネルのＭＯＳＦＥＴとなるトランジスタＴｒ５と、トランジスタＴｒ５のゲートに信号を与えるＯＦＦコントロール回路７５と、負荷７とトランジスタＴｒ５のドレインとの間に設置される端子ＴＲと、を備える。又、トランジスタＴｒ５のソースが帰還信号入力端子ＦＢを介して抵抗Ｒ１と接続される。更に、ＯＦＦコントロール回路７５は、制御信号入力端子ＣＴＲＬより入力されるＯＮ／ＯＦＦ制御信号が入力される。
【００８８】
このような構成と制御回路装置６ｄを備えた電源回路装置は、制御信号入力端子ＣＴＲＬよりＯＮ制御信号が入力されると、ＯＦＦコントロール回路７５によってトランジスタＴｒ５がＯＮとなるように制御される。このとき、第１の実施形態における制御回路装置６を備えた電源回路装置と同様の動作を行い、外部からのＰＷＭ信号に基づいて、負荷７への出力電流量が制御される。よって、このＯＮ制御信号が入力されるときの動作については、第１の実施形態を参照するものとして、その説明を省略する。
【００８９】
それに対して、制御信号入力端子ＣＴＲＬよりＯＦＦ制御信号が入力されると、ＯＦＦコントロール回路７５によってトランジスタＴｒ５がＯＦＦとなるように制御される。こように、トランジスタＴｒ５がＯＦＦとされるため、負荷７と接地電位との間の電気的接続が切断された状態となる。これにより、電源回路装置をＯＦＦとしたときに、負荷７への電流リークを防ぐことができるため、電源回路装置をＯＦＦとしたときの負荷７への消費電力を抑制することができる。尚、第１の実施形態の電源回路装置における制御回路装置６と同様、ソフトスタート回路６２の初期化を行うとともに、ドライブ回路６４及び発振回路６６の駆動を停止させて、パワートランジスタＴｒ１を常にＯＦＦの状態とする。
【００９０】
＜第６の実施形態＞
本発明の第６の実施形態について、図面を参照して説明する。図１３は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１３において、図１２の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００９１】
本実施形態の電源回路装置は、図１３に示すように、第５の実施形態における電源回路装置（図１２参照）の制御回路装置６ｄの構成が変更されたものである。即ち、図１３に示す電源回路装置内の制御回路装置６ｅは、制御回路装置６ｄにおける構成より、ＲＣフィルタ８の一部である抵抗Ｒ６，Ｒ７と、コンデンサ用端子Ｃとが除かれた構成であるとともに、ＰＷＭ入力端子ＰＷＭ及びバッファ回路７１を介して入力されるＰＷＭ信号がＯＦＦコントロール回路７５に入力される。又、出力電圧入力端子Ｖｏより入力される出力電圧に基づいて定電圧を生成する定電圧回路７６を備える。又、ＯＦＦコントロール回路７５には、ＯＮ／ＯＦＦ制御信号の入力がない。
【００９２】
そして、定電圧回路７６は、ダイオード４のカソード側に現れる出力電圧が入力されることで、定電圧回路６１よりも高い電圧を生成して、バッファ回路７１及びＯＦＦコントロール回路７５に与える。このとき、定電圧回路６１と同様の構成（図２参照）とし、入力電圧入力端子Ｖｉの代わりに出力電圧出力端子Ｖｏと接続されるものとしても構わない。又、バッファ回路７１は、第１の実施形態で説明した図２の構成のものとされるが、インバータ７１３〜７１５には、定電圧回路６１からの内部定電圧Ｖｓの代わりに、定電圧回路７６からの定電圧Ｖｓ１が与えられる。
【００９３】
よって、バッファ回路７１を通じてＯＦＦコントロール回路７５に与えられるＰＷＭ信号は、接地電位をＬレベルとするとともに電位Ｖｓ１をＨレベルとして切り替わる信号となる。そして、ＯＦＦコントロール回路７５では、このバッファ回路７１からのＰＷＭ信号を反転してトランジスタＴｒ５のゲートに与えて、トランジスタＴｒ５のＯＮ／ＯＦＦ制御を行う。このとき、ＯＦＦコントロール回路７５には、定電圧回路７６からの定電圧Ｖｓ１が与えられるため、トランジスタＴｒ５をＯＮとするときのゲート電位を高くすることができる。これにより、トランジスタＴｒ５のゲート耐圧を小さくすることができ、トランジスタＴｒ１のサイズを小さくすることができる。
【００９４】
このように構成される電源回路装置によると、ＯＦＦコントロール回路７５が、外部からのＰＷＭ信号に基づいて、トランジスタＴｒ５のＯＮ／ＯＦＦを行う。即ち、外部からのＰＷＭ信号がＨレベルのとき、トランジスタＴｒ５をＯＦＦとし、外部からのＰＷＭ信号がＬレベルのとき、トランジスタＴｒ１をＯＮとする。これにより、外部からのＰＷＭ信号のデューティ比が高くなるほど、トランジスタＴｒ５をＯＦＦする期間が長くなり、周期毎に負荷７を流れる出力電流量が小さくなる。よって、負荷７をＬＥＤで構成したとき、外部からのＰＷＭ信号の周期を短くして（即ち、ＰＷＭ信号の周波数を高くする）、人の目に追随できない周期とすることで、ＰＷＭ信号のデューティ比を高くしたときに負荷７を構成するＬＥＤの光を暗いものとすることができる。
【００９５】
又、エラーアンプ６８の反転入力端子に接続された抵抗Ｒ５には、帰還信号入力端子ＦＢを介して抵抗Ｒ１が接続されるのみであるため、エラーアンプ６８の非反転入力端子に入力される基準電圧Ｖｒｅｆに基づく電流が負荷７に流れるように、ＰＷＭコンパレータ６９及びドライブ回路６４及びトランジスタＴｒ１が動作する。このときのドライブ回路６４、発振回路６６、加算回路６７、エラーアンプ６８、ＰＷＭコンパレータ６９、及びトランジスタＴｒ１による動作については、第１の実施形態と同様の動作であるため、その詳細な説明については省略する。
【００９６】
尚、バッファ回路７１については、第１の実施形態と同様、定電圧回路６１からの内部定電圧が与えられるものとし、接地電位をＬレベルとするとともに電位ＶｓをＨレベルとして切り替わるＰＷＭ信号がＯＦＦコントロール回路７５に出力されるものとしても構わない。又、バッファ回路７１を省き、ＯＦＦコントロール回路７５において、ＰＷＭ入力端子ＰＷＭを通じて入力される外部からのＰＷＭ信号を、接地電位をＬレベルとするとともに電位Ｖｓ１をＨレベルとして切り替わる信号に波形整形し、この波形整形された信号に基づいてトランジスタＴｒ５をＯＮ／ＯＦＦ制御するものとしても構わない。
【００９７】
＜第７の実施形態＞
本発明の第７の実施形態について、図面を参照して説明する。図１４は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１４において、図１３の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００９８】
本実施形態の電源回路装置は、図１４に示すように、第６の実施形態における電源回路装置（図１３参照）の制御回路装置６ｅの構成が変更されたものである。即ち、図１４に示す電源回路装置内の制御回路装置６ｆは、制御回路装置６ｅにおける構成に、バッファ回路７１からのＰＷＭ信号と制御信号入力端子ＣＴＲＬからのＯＮ／ＯＦＦ制御信号とが入力されるＯＲ回路７７が追加された構成となる。尚、本実施形態において、第６の実施形態と異なり、バッファ回路７１には、定電圧回路６１からの内部定電圧Ｖｓが入力されるものとする。
【００９９】
このように構成されるとき、ＯＲ回路７７からの出力がＯＦＦコントロール回路７５に与えられるとともに、ＯＮ／ＯＦＦ制御信号において、ＨレベルがＯＦＦ制御信号となり、ＬレベルがＯＦＦ制御信号となる。即ち、ＨレベルとなるＯＦＦ制御信号又はＨレベルのＰＷＭ信号がＯＲ回路７７を通過して、ＯＦＦコントロール回路７５に与えられることとなる。そして、ＯＦＦコントロール回路７５において、ＯＲ回路７７からの出力を反転するとともに、接地電位をＬレベルとするとともに電位Ｖｓ１をＨレベルとする信号に変換して、トランジスタＴｒ５のゲートに与える。
【０１００】
これにより、外部からのＰＷＭ信号がＨレベルのとき、又は、ＨレベルとなるＯＦＦ制御信号が与えられたとき、Ｌレベルとなる信号がＯＦＦコントロール回路７５より与えられて、トランジスタＴｒ５がＯＦＦとなる。又、外部からのＰＷＭ信号がＬレベルで且つＬレベルとなるＯＮ制御信号が与えられるときは、Ｈレベルとなる信号がＯＦＦコントロール回路７５より与えられて、トランジスタＴｒ５がＯＮとなる。
【０１０１】
このように、本実施形態の電源回路装置は、第５の実施形態における電源回路装置に、第４の実施形態における電源回路装置の停止時にトランジスタＴｒ５をＯＦＦにする機能を追加した構成とされる。その他の動作については、第５の実施形態における電源回路装置と同様となるため、その詳細な説明は省略する。
【０１０２】
＜第８の実施形態＞
本発明の第８の実施形態について、図面を参照して説明する。図１５は、本実施形態の電源回路装置の内部構成を示すブロック図である。図１５において、図１４の電源回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【０１０３】
本実施形態の電源回路装置は、図１５に示すように、第７の実施形態における電源回路装置（図１４参照）の制御回路装置６ｆの構成が変更されたものである。即ち、図１５に示す電源回路装置内の制御回路装置６ｇは、制御回路装置６ｆにおける構成に、制御信号入力端子ＣＴＲＬからのＯＮ／ＯＦＦ制御信号を遅延してＯＲ回路７７に与える遅延回路７８が追加された構成となる。
【０１０４】
この遅延回路７８の構成について、図１６の回路図を参照して説明する。尚、第７の実施形態と同様、ＯＮ／ＯＦＦ制御信号において、ＬレベルがＯＮ制御信号となり、ＨレベルがＯＦＦ制御信号となるものとする。このとき、遅延回路７８は、図１６に示すように、ＯＮ／ＯＦＦ制御信号が入力されるインバータ８１と、インバータ８１からの出力が入力されるインバータ８２と、インバータ８２からの出力が入力されるインバータ８３と、インバータ８２の出力側に一端が接続されたコンデンサＣ２と、コンデンサＣ２の一端に入力側が接続されたインバータ８４と、インバータ８４の出力が入力されるインバータ８５と、インバータ８４の入力側にドレインが接続されるとともにゲート及びソースが接地されるＮチャネルのＭＯＳＦＥＴであるトランジスタＴｒ６と、インバータ８３，８５の出力が入力されるＮＯＲ回路８６と、を備える。
【０１０５】
このような構成の遅延回路７８の動作について、図１７のタイミングチャートを参照して説明する。このような構成としたとき、トランジスタＴｒ６をディプレッション型のＭＯＳＦＥＴとして、コンデンサＣ２に接続された定電流源が構成されるため、コンデンサＣ２における蓄放電が行われる。これにより、インバータ８４の入力側の電位が、コンデンサＣ２とトランジスタＴｒ６とによって決定する時定数に応じて、変化する。
【０１０６】
即ち、図１７に示すように、インバータ８２からの出力がＬレベルからＨレベルに切り替わると、インバータ８４の入力側の電位がＨレベルに近い値になる。その後、コンデンサＣ２に蓄電されて、コンデンサＣ２の電圧が大きくなるため、インバータ８４の入力側の電位がＬレベルに下がる。又、インバータ８２からの出力がＨレベルからＬレベルに切り替わると、インバータ８４の入力側の電位が−Ｈレベルに近い値になる。その後、コンデンサＣ２が放電されて、コンデンサＣ２の電圧が小さくなるため、インバータ８４の入力側の電位がＬレベルに上がる。尚、インバータ８２の出力の信号レベルは、ＯＮ／ＯＦＦ制御信号と同様の値に切り替わる。
【０１０７】
又、インバータ８２からの出力がインバータ８３で反転されるため、インバータ８３の出力は、ＯＮ／ＯＦＦ制御信号を反転した信号となる。即ち、ＯＮ制御信号が入力されたとき、インバータ８３の出力がＨレベルとなり、ＯＦＦ制御信号が入力されたとき、インバータ８３の出力がＬレベルとなる。
【０１０８】
更に、インバータ８４では、コンデンサＣ２とトランジスタＴｒ６との接続ノードに現れる電位が所定の信号レベルＶｔｈより大きくなるとき、Ｌレベルとなる出力をインバータ８５に与え、逆に、コンデンサＣ２とトランジスタＴｒ６との接続ノードに現れる電位が所定の信号レベルＶｔｈより小さくなるとき、Ｈレベルとなる出力をインバータ８５に与える。そして、インバータ８５では、インバータ８４からの出力を反転する。
【０１０９】
よって、インバータ８４の入力側の電位がＨレベルとなるとき、インバータ８５よりＨレベルが出力され、それ以外のときは、インバータ８５よりＬレベルが出力される。即ち、図１７に示すように、インバータ８２からの出力がＬレベルからＨレベルに切り替わると、インバータ８５からの出力が、コンデンサＣ２とトランジスタＴｒ６の時定数による時間だけ、Ｈレベルとなり、それ以外は、インバータ８５からの出力がＬレベルとなる。
【０１１０】
そして、インバータ８３，８５の出力が入力されるＮＯＲ回路８６の出力は、インバータ８３，８５の出力のいずれかがＨレベルであるとき、Ｌレベルとなり、又、インバータ８３，８５の出力がともにＬレベルであるとき、Ｈレベルとなる。よって、ＬレベルとなるＯＮ制御信号が入力されるとき、インバータ８３の出力がＨレベルとなるため、ＮＯＲ回路８６の出力がＬレベルとなる。そして、ＨレベルとなるＯＦＦ制御信号に切り替わったとき、所定期間だけインバータ８５の出力がＨレベルとなり、この間、ＮＯＲ回路８６の出力がＬレベルとなる。その後、インバータ８５の出力がＬレベルとなるため、ＮＯＲ回路８６の出力がＨレベルに切り替わる。
【０１１１】
このように、遅延回路７８を設けることによって、ＯＲ回路７７を通じてＯＦＦコントロール７４に入力するＯＦＦ制御信号の入力タイミングを、コンデンサＣ２とトランジスタＴｒ６の時定数による時間だけ遅延させることができる。よって、ＯＦＦ制御信号が与えられたとき、ドライブ回路６４をＯＦＦとしてトランジスタＴｒ１のスイッチング制御動作を停止した後、所定時間経過して、トランジスタＴｒ５をＯＦＦとする。これにより、この遅延させた時間の間、トランジスタＴｒ５がＯＮとなるため、出力コンデンサ５を放電して初期化することができる。その他の構成については、第７の実施形態の電源回路装置と同一なので、その詳細な説明については省略する。
【０１１２】
尚、本実施形態において、遅延回路７８を、図１６に示すような回路構成としたが、ＯＮ／ＯＦＦ制御信号によって電源回路装置の動作を停止させた後、出力コンデンサ５を放電させることができるように、暫くの間、トランジスタＴｒ５をＯＮさせるように、ＯＦＦ制御信号を遅延させて与える動作を行うものであれば、他の回路構成としても構わない。
【０１１３】
又、第７及び第８の実施形態において、ＯＲ回路７７に対して、定電圧回路６１の内部定電圧Ｖｓ又は定電圧回路７６の内部定電圧Ｖｓ１のいずれかがバイアス電圧として使用されるものとしても構わない。更に、第８の実施形態では、遅延回路７８内の各素子に対して、定電圧回路６１の内部定電圧Ｖｓ又は内部定電圧Ｖｓ１のいずれかがバイアス電圧として使用されるものとしても構わない。又、バッファ回路７１について、第５の実施形態と同様、定電圧回路７６の内部定電圧Ｖｓ１が印加されるものとしても構わない。このとき、ＯＮ／ＯＦＦ制御信号が電位Ｖｓ１と接地電位との間で切り替わる信号に変換される。
【０１１４】
又、第７及び第８の実施形態において、ＯＲ回路７７を設置し、後段のＯＦＦコントロール回路７５で、ＯＲ回路７７で信号を反転するものとしたが、トランジスタＴｒ５を、ＰＷＭ信号のデューティによってＯＮ／ＯＦＦ制御できるとともに、ＯＮ／ＯＦＦ制御信号によってもＯＮ／ＯＦＦ制御できるような回路構成であれば、ＯＲ回路７７及びＯＦＦコントロール回路７５を他の構成としても構わない。又、ＯＮ／ＯＦＦ制御信号において、ＯＮ制御信号のときＨレベルとなり、ＯＦＦ制御信号のときＬレベルとなるものとしても構わない。
【０１１５】
又、第５〜第８の実施形態においても、第２又は第３の実施形態の構成を備えるものとして、負荷７への出力電流量を微少とするとき、外部からのＰＷＭ信号による負荷７への出力電流量の制御を停止して、基準電位切換回路７２からの基準電位の切換制御によって、負荷７への出力電流量を制御するものとしても構わない。更に、ドライブ回路６４の動作に伴うトランジスタＴｒ１周辺の過熱を検知してドライブ回路６４の動作を停止させる過熱保護回路を設けることで、電源回路装置の過熱による故障や破壊を防止するものとしても構わない。
【産業上の利用可能性】
【０１１６】
本発明は、出力電圧を昇圧又は降圧する直流電圧チョッパ回路装置となる電源回路装置に利用可能である。又、電圧出力する負荷をＬＥＤとして、ＬＥＤの調光を行うことのできる電源回路装置に適応可能である。更に、負荷をＬＥＤとする場合、ＬＥＤを、白色ＬＥＤとして、液晶表示装置の照明源として用いられるものとしても利用可能である。
【図面の簡単な説明】
【０１１７】
【図１】は、第１の実施形態の電源回路装置の内部構成を示すブロック図である。
【図２】は、定電圧回路、バッファ回路、及びＲＣフィルタの構成を示す回路図である。
【図３】は、定電圧回路を図２の構成と異なる構成としたときの構成を示す回路図である。
【図４】は、バッファ回路内の各部における信号の状態を示すタイミングチャートである。
【図５】は、負荷の電流値と外部からのＰＷＭ信号のデューティ比の関係を示すグラフである。
【図６】は、ＲＣフィルタを構成するコンデンサを制御回路装置内部に設置したときの構成を示すブロック図である。
【図７】は、第２の実施形態の電源回路装置の内部構成を示すブロック図である。
【図８】は、基準電位切換回路の構成を示す回路図である。
【図９】は、第３の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１０】は、第４の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１１】は、第４の実施形態の電源回路装置の別の構成を示すブロック図である。
【図１２】は、第５の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１３】は、第６の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１４】は、第７の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１５】は、第８の実施形態の電源回路装置の内部構成を示すブロック図である。
【図１６】は、遅延回路の構成を示す回路図である。
【図１７】は、遅延回路内の各部の信号の状態を示すタイミングチャートである。
【図１８】は、従来の電源回路装置の内部構成を示すブロック図である。
【図１９】は、外部から入力されるＰＷＭ信号の状態を示す図である。
【図２０】は、負荷の電流値と外部からのＰＷＭ信号のデューティ比の関係を示すグラフである。
【符号の説明】
【０１１８】
１    直流電源
２    入力コンデンサ
３    コイル
４    ダイオード
５    出力コンデンサ
６，６ａ〜６ｇ，６０    制御回路装置
７    負荷
８    ＲＣフィルタ
６１    定電圧回路
６２    ソフトスタート回路
６３    ＯＮ／ＯＦＦ制御回路
６４    ドライブ回路
６５    電流検出用コンパレータ
６６    発振回路
６７    加算回路
６８    エラーアンプ
６９    ＰＷＭコンパレータ
７０    過電圧保護回路
７１    バッファ回路
７２    基準電位切換回路
７３，７４    コンパレータ
７５    ＯＦＦコントロール回路
７６    定電圧回路
７７    ＯＲ回路
７８    遅延回路
【図１】
2007306644.tif 000003
【図２】
2007306644.tif 000004
【図３】
2007306644.tif 000005
【図４】
2007306644.tif 000006
【図５】
2007306644.tif 000007
【図６】
2007306644.tif 000008
【図７】
2007306644.tif 000009
【図８】
2007306644.tif 000010
【図９】
2007306644.tif 000011
【図１０】
2007306644.tif 000012
【図１１】
2007306644.tif 000013
【図１２】
2007306644.tif 000014
【図１３】
2007306644.tif 000015
【図１４】
2007306644.tif 000016
【図１５】
2007306644.tif 000017
【図１６】
2007306644.tif 000018
【図１７】
2007306644.tif 000019
【図１８】
2007306644.tif 000020
【図１９】
2007306644.tif 000021
【図２０】
2007306644.tif 000022