(57)【要約】【課題】熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタ（ＨＢＴ）を採用したＲＦ電力増幅器全体の電力利得と電力効率とを改善すること。【解決手段】ひとつのパワー素子を構成する複数のユニット・トランジスタには、ぞれぞれエミッタバラスト抵抗が接続されている。その結果、複数のユニット・トランジスタの複数のベースには、１個の結合容量ＣによりＲＦ入力信号を共通に供給できる。ＲＦ入力信号が供給される１個の結合容量Ｃの一方の電極プレート１００の配線幅Ｗを、複数のベースへの信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎの配線幅ｗより大きくする。複数のコレクタ増幅出力信号の間での位相差が小さくなる。【選択図】図３
2007142273.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数のユニット・トランジスタを含むパワーバイポーラトランジスタを有し、
前記複数のユニット・トランジスタのコレクタ・エミッタ電流経路は並列接続され、
前記複数のユニット・トランジスタのベースには、１個の結合キャパシタを介してＲＦ入力信号が共通に供給され、
前記複数のユニット・トランジスタのエミッタは、エミッタバラスト抵抗がそれぞれ接続され、
前記複数のユニット・トランジスタのベース入力信号のための複数の信号注入配線領域が前記複数のユニット・トランジスタの並列接続の配置方向とほぼ平行に配置され、
前記ＲＦ入力信号が共通に供給される前記１個の結合キャパシタの一端を構成する一方の電極プレートは、前記複数の信号注入配線領域の配置箇所を跨ぐような配線長を持って前記配置方向とほぼ平行に配置され、
前記一方の電極プレートは、前記配置方向とほぼ直交する方向の配線幅を持ち、この配線幅は、前記複数の信号注入配線領域の配線幅よりも大きく設定され、
前記１個の結合キャパシタの他端として構成された他方の電極プレートは、前記複数の信号注入配線領域と電気的に接続され、
前記１個の結合キャパシタの前記一方の電極プレートと前記他方の電極プレートとは前記ひとつの半導体チップ内の多層配線の下層配線と上層配線の一方と他方とでそれぞれ構成され、
前記１個の結合キャパシタの前記一方の電極プレートと前記他方の電極プレートとの間には前記１個の結合キャパシタのための誘電体層が形成されている半導体装置。
【請求項２】
前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、
ベースＲＦ信号伝送線とコレクタＲＦ信号伝送線とが、ほぼ平行に配置され、
前記それぞれの複数のユニット・トランジスタ内部で最も一端側に配置されたサブユニット・トランジスタが前記ベースＲＦ信号伝送線から最初にＲＦ入力信号を受信して前記最も一端側に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号が前記コレクタＲＦ信号伝送線を介して最後に最終出力点に伝達され、これとは逆に、最も他端側に配置されたサブユニット・トランジスタが前記ベースＲＦ信号伝送線から最後にＲＦ入力信号を受信して前記最も他端側に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号が前記コレクタＲＦ信号伝送線を介して最初に最終出力点に伝達される請求項１に記載の半導体装置。
【請求項３】
ＩＩＩＶ族化合物半導体で構成され、前記パワーバイポーラトランジスタはヘテロバイポーラトランジスタである請求項１に記載の半導体装置。
【請求項４】
ＩＩＩＶ族化合物半導体で構成され、前記パワーバイポーラトランジスタはヘテロバイポーラトランジスタである請求項２に記載の半導体装置。
【請求項５】
前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、前記複数のサブユニット・トランジスタの複数のエミッタを接地するためにエミッタビアを前記複数のサブユニット・トランジスタのほぼ中央部分に有する請求項１から請求項４までのいずれかに記載の半導体装置。
【請求項６】
並列接続された複数のユニット・トランジスタを含むパワーバイポーラトランジスタを有し、
前記複数のユニット・トランジスタのコレクタ・エミッタ電流経路は並列接続され、
前記複数のユニット・トランジスタのベースには、複数の結合キャパシタを介してＲＦ入力信号が共通にそれぞれ供給され、
前記複数のユニット・トランジスタのエミッタは、エミッタバラスト抵抗がそれぞれ接続され、
前記複数の結合キャパシタの前記ＲＦ入力信号が供給される一端は一方の電極プレートにより共通に構成され、
前記複数のユニット・トランジスタのベース入力信号のための複数の信号注入配線領域が前記複数のユニット・トランジスタの並列接続の配置方向とほぼ平行に配置され、
前記ＲＦ入力信号が共通に供給される前記１個の結合キャパシタの一端を構成する一方の電極プレートは、前記複数の信号注入配線領域の配置箇所を跨ぐような配線長を持って前記配置方向とほぼ平行に配置され、
前記一方の電極プレートは、前記配置方向とほぼ直交する方向の配線幅を持ち、この配線幅は、前記複数の信号注入配線領域の配線幅よりも大きく設定され、
前記複数の結合キャパシタの他端として構成された複数の他方の電極プレートは、前記複数の信号注入配線領域とそれぞれ電気的に接続され、
前記１個の結合キャパシタの前記一方の電極プレートと前記他方の電極プレートとは前記ひとつの半導体チップ内の多層配線の下層配線と上層配線の一方と他方とでそれぞれ構成され、
前記１個の結合キャパシタの前記一方の電極プレートと前記他方の電極プレートとの間には前記１個の結合キャパシタのための誘電体層が形成されている半導体装置。
【請求項７】
前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、
ベースＲＦ信号伝送線とコレクタＲＦ信号伝送線とが、ほぼ平行に配置され、
前記それぞれの複数のユニット・トランジスタ内部で最も一端側に配置されたサブユニット・トランジスタが前記ベースＲＦ信号伝送線から最初にＲＦ入力信号を受信して前記最も一端側に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号が前記コレクタＲＦ信号伝送線を介して最後に最終出力点に伝達され、これとは逆に、最も他端側に配置されたサブユニット・トランジスタが前記ベースＲＦ信号伝送線から最後にＲＦ入力信号を受信して前記最も他端側に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号が前記コレクタＲＦ信号伝送線を介して最初に最終出力点に伝達される請求項６に記載の半導体装置。
【請求項８】
ＩＩＩＶ族化合物半導体で構成され、前記パワーバイポーラトランジスタはヘテロバイポーラトランジスタである請求項６に記載の半導体装置。
【請求項９】
ＩＩＩＶ族化合物半導体で構成され、前記パワーバイポーラトランジスタはヘテロバイポーラトランジスタである請求項７に記載の半導体装置。
【請求項１０】
前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、前記複数のサブユニット・トランジスタの複数のエミッタを接地するためにエミッタビアを前記複数のサブユニット・トランジスタのほぼ中央部分に有する請求項７から請求項９までのいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波数の電力増幅に用いられるバイポーラトランジスタを有する半導体装置に関し、特に無線周波数の電力増幅に用いられるヘテロ接合バイポーラトランジスタの無線周波数特性を改善するのに有益な技術に関する。
【背景技術】
【０００２】
従来、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと言う）はバイポーラトランジスタのエミッタ・ベース接合にヘテロ接合を用い、ベース領域のバンドキャップよりもエミッタのバンドキャップを大きくしたものである。その結果、ＨＢＴはベースからエミッタへの少数キャリアの注入が少なく、エミッタ注入効率を高く保ちつつ、ベース不純物濃度を高くできる。従って、内部ベース抵抗を下げることができ、遮断周波数ｆＴを、従来のバイポーラトランジスタに比べて大幅に改善することができる。
【０００３】
従来よりＨＢＴに限らず、電力増幅用バイポーラトランジスタは、ベース・エミッタ接合順方向電圧ＶＢＥの負の温度依存性を有する。その結果、電力用のため大面積のベース・エミッタ接合の不均一性による電流集中が発生して、バイポーラトランジスタは熱暴走を起こして破壊することが知られている。
【０００４】
大電力バイポーラトランジスタは、歴史的にはシリコンパワートランジスタからスタートした。その熱暴走を防止するために、エミッタにバラスト抵抗と呼ばれる負帰還抵抗が接続される。温度上昇によってエミッタ電流が増加すると、エミッタ・バラスト抵抗の両端の電圧が上昇する。すると、ベース・エミッタ接合順方向電圧ＶＢＥが低下して、エミッタ電流の増加を抑制する。
【０００５】
一方、携帯電話等の電池動作のモバイル通信端末での無線周波数（以下、ＲＦと称す）の通信用のＲＦ電力増幅に、バイポーラトランジスタより高性能のＨＢＴが採用される時代となった。ＨＢＴにも、熱暴走の危険があるので、電流集中を防止することが必要となる。しかし、携帯電話等の電池動作を考慮すると、低消費電力の電流集中防止策が必要となる。従って、下記の特許文献１や特許文献２に記載されているように、バラスト抵抗を電流の大きなエミッタに接続するのではなく、電流の小さなベースに接続することがＨＢＴでは主流な技術となった。
【０００６】
シリコンで構成されたバイポーラトランジスタの電流増幅率βが正の温度依存性を有するので、温度上昇によって電流増幅率βは増加する。これに対して、ＨＢＴの電流増幅率βが負の温度依存性を有して、温度上昇によって電流増幅率βは低下する。従って、ＨＢＴにおいて、ベースバラスト抵抗での電圧降下が高温で増大する。従って、ベースバラスト抵抗によるＨＢＴの電流集中防止策の有効性は、下記の特許文献１に記載されている。
【０００７】
これに対して、ＨＢＴにエミッタバラスト抵抗を接続するとともに、ＨＢＴの温度が低い正常動作状態ではエミッタバラスト抵抗の抵抗値が低く、ＨＢＴの温度が上昇するとエミッタバラスト抵抗の抵抗値が増大すると言うＨＢＴの電流集中防止策が下記の特許文献３に記載されている。
【０００８】
【特許文献１】米国特許  第５，３２１，２７９号明細書
【特許文献２】米国特許  第５，６２９，６４８号明細書
【特許文献３】特開平６−３４９８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明に先立って、本発明者等は携帯電話等の電池動作のモバイル通信端末でのＲＦ電力増幅用の高性能のＨＢＴの開発に従事した。
【００１０】
図１は本発明に先立って、本発明者等により最初に検討された熱暴走対策としてベースバラスト方式を採用したＨＢＴを示す等価回路図とデバイスの平面図である。
【００１１】
図１の等価回路図に示すようにひとつのパワーＨＢＴは、並列接続された複数個（Ｎ個、Ｎは１より大きい整数）のユニット・トランジスタＱ１、Ｑ２…ＱＮで構成される。これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのコレクタ・エミッタ電流経路は並列接続される。これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのベースには、それぞれ結合キャパシタＣ１、Ｃ２…ＣＮを介して、ＲＦ入力信号ＲＦＩＮが供給される。また、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのベースには、それぞれベースバラスト抵抗Ｒｂ１、Ｒｂ２…ＲｂＮを介してベースバイアス電圧Ｖｂｉａｓが供給される。
【００１２】
図１のデバイスの平面図に示すように、ＲＦ入力信号ＲＦＩＮが共通に供給される結合キャパシタＣ１、Ｃ２…ＣＮの複数の一端は半導体集積回路の多層配線の下層アルミニューム配線Ｍ１で形成された配線領域１００で構成されている。一方、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの個々のベースに接続される結合キャパシタＣ１、Ｃ２…ＣＮの複数の他端は半導体集積回路の多層配線の上層アルミニューム配線Ｍ２で形成された配線領域２００＿１、２００＿２…２００＿Ｎでそれぞれ構成されている。配線領域１００と配線領域２００＿１、２００＿２…２００＿Ｎとの間には、結合キャパシタＣ１、Ｃ２…ＣＮのための誘電体層が形成されている。複数の配線領域２００＿１、２００＿２…２００＿Ｎは、多層配線層の層間絶縁膜や表面保護絶縁膜に設けられた開口部であるコンタクトＣＮＴ＿１、ＣＮＴ＿２…ＣＮＴ＿Ｎを介して複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのベース領域にそれぞれ接続されている。尚、図１の等価回路図とデバイスの平面図と類似のものは、前記特許文献２に記載されている。図１において、ユニット・トランジスタＱ２の電流が他のユニット・トランジスタよりも著しく増大すると、ベースバラスト抵抗Ｒｂ２の電圧効果が増大して、電流集中が回避される。
【００１３】
一方、複数のベースバラスト抵抗Ｒｂ１、Ｒｂ２…ＲｂＮは、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮとともに半導体チップ表面で二次元的に配置される必要があり、半導体チップ占有面積が大きいと言う問題点が本発明者等の検討により明らかとされた。
【００１４】
また、複数のベースバラスト抵抗Ｒｂ１、Ｒｂ２…ＲｂＮで発生される熱雑音は、エミッタ接地でベース入力の複数のユニット・トランジスタＱ１、Ｑ２…ＱＮで電圧増幅されるので、出力雑音も問題であることが、本発明者等の検討により明らかとされた。
【００１５】
図２は本発明に先立って、本発明者等によりその次に検討された熱暴走対策としてエミッタバラスト方式を採用したＨＢＴを示す等価回路図とデバイスの平面図である。尚、エミッタバラスト方式によるＨＢＴは、前記特許文献３に記載されている。
【００１６】
図２の等価回路図に示すようにひとつのパワーＨＢＴは、並列接続された複数個（Ｎ個、Ｎは１より大きい整数）のユニット・トランジスタＱ１、Ｑ２…ＱＮで構成される。これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのコレクタ・エミッタ電流経路は並列接続され、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのベースには、１個の結合キャパシタＣを介してＲＦ入力信号ＲＦＩＮが共通に供給される。また、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのベースには、ベースバイアス電圧Ｖｂｉａｓが直接かつ共通に供給される。また、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのエミッタは、エミッタバラスト抵抗Ｒｅ１、Ｒｅ２…ＲｅＮがそれぞれ接続される。
【００１７】
図２のデバイスの平面図に示すように、ＲＦ入力信号ＲＦＩＮが供給される１個の結合キャパシタＣの一端は、半導体集積回路の多層配線の下層アルミニューム配線Ｍ１で形成された配線領域１００で構成されている。一方、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの複数のベースに共通接続される１個の結合キャパシタＣの他端は、半導体集積回路の多層配線の上層アルミニューム配線Ｍ２で形成された配線領域２０１で構成されている。また上層アルミニューム配線Ｍ２の配線領域２０１は、多層配線の上層アルミニューム配線Ｍ２で形成された他の配線領域２０２、２０３、２０４＿１、２０４＿２…２０４＿Ｎを介して複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの複数のベースに接続された上層アルミニューム配線Ｍ２の複数の配線領域２００＿１、２００＿２…２００＿Ｎに接続されている。配線領域１００と配線領域２０１との間には、１個の結合キャパシタＣのための誘電体層が形成されている。複数の配線領域２００＿１、２００＿２…２００＿Ｎは、多層配線層の層間絶縁膜や表面保護絶縁膜に設けられた開口部であるコンタクトを介して複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのベース領域にそれぞれ接続されている。尚、図２において、ユニット・トランジスタＱ２の電流が他のユニット・トランジスタよりも著しく増大すると、エミッタバラスト抵抗Ｒｅ２の電圧効果が増大して、電流集中が回避される。また、複数のエミッタバラスト抵抗Ｒｅ１、Ｒｅ２…ＲｅＮは、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのエミッタ領域と半導体チップ表面で３次元的に配置されることができ、半導体チップ占有面積が小さいと言う利点が本発明者等の検討により明らかとされた。尚、エミッタバラスト抵抗をＨＢＴのエミッタ領域半導体チップ表面で３次元的に配置することも、前記特許文献３に記載されている。
【００１８】
また、複数のエミッタバラスト抵抗Ｒｅ１、Ｒｅ２…ＲｅＮで熱雑音が発生されても、ベース接地でエミッタ入力の複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの電圧増幅利得は小さい。従って、発生雑音の電圧増幅利得は小さいので、出力雑音特性も良いことが、本発明者等の検討により明らかとされた。
【００１９】
ところで、本発明者等が図２に示した熱暴走対策としてエミッタバラスト方式を採用するＨＢＴに関して検討を行ったところ、下記の事実が明らかとなった。
【００２０】
これは、結論としては、ひとつのパワーＨＢＴを構成する並列接続された複数個のユニット・トランジスタＱ１、Ｑ２…ＱＮの複数のコレクタ増幅出力信号の間で位相差が生じて、ＲＦ電力増幅器全体の電力利得と電力効率とが劣化するということである。これは、下記のことに起因する。
【００２１】
１．図２のデバイスの平面図で、下層アルミニューム配線Ｍ１で形成された配線領域１００である１個の結合キャパシタＣの一端に供給されたＲＦ入力信号ＲＦＩＮは、結合キャパシタＣのための誘電体層を介して半導体集積回路の多層配線の上層アルミニューム配線Ｍ２で形成された配線領域２０１である１個の結合キャパシタＣの他端に伝達される。
【００２２】
２．配線領域２０１である１個の結合キャパシタＣの他端のＲＦ伝達信号は、さらに上層アルミニューム配線Ｍ２で形成された他の配線領域２０２、２０３を介して複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの複数のベースに伝達される。
【００２３】
３．上記２に際して、並列接続の方向に配置される配線領域２０３の配線長は、ひとつのパワーＨＢＴを構成する並列接続された複数個のユニット・トランジスタＱ１、Ｑ２…ＱＮの並列接続数Ｎに比例して長くなる。パワーＨＢＴから出力される送信パワーを大とするには、並列接続数Ｎが大となる。
【００２４】
４．送信パワーを大とするには、並列接続の方向に配置される配線領域２０３の配線長も長くなる。
【００２５】
５．並列接続の方向に配置される配線領域２０３で１個の結合キャパシタＣの近傍であるユニット・トランジスタＱＮのベースにはＲＦ信号は最短で伝達されるが、１個の結合キャパシタＣから最長距離にあるユニット・トランジスタＱ１のベースにはＲＦ信号は最長で伝達される。
【００２６】
６．上記５で説明した並列接続の方向に長い配線距離で配置された配線領域２０３の上での複数個のユニット・トランジスタＱ１、Ｑ２…ＱＮの各ベースへのＲＦ信号伝達の時間差により、Ｑ１、Ｑ２…ＱＮの複数のコレクタ増幅出力信号の間で位相差が生じる。
【００２７】
従って、本発明は、上記の如き本発明者等による熱暴走対策としてエミッタバラスト方式を採用するＨＢＴに関する検討結果を基にしてなされたものである。従って、本発明の目的とするところは、熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタのコレクタ増幅出力信号の間で位相差を低減することにある。また、本発明の他の目的とするところは、熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタを採用したＲＦ電力増幅器全体の電力利得と電力効率とを改善することにある。
【００２８】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００３０】
すなわち、本発明のひとつの形態は、ひとつのパワーバイポーラトランジスタ（ＨＢＴ）は、ひとつの半導体チップ内で並列接続された複数（Ｎ個、Ｎは１より大きい整数）のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）を含む。前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のコレクタ・エミッタ電流経路は並列接続される。前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のベースには、１個の結合キャパシタ（Ｃ）を介してＲＦ入力信号（ＲＦＩＮ）が共通に供給される。また、前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のエミッタは、エミッタバラスト抵抗（Ｒｅ１、Ｒｅ２…ＲｅＮ）がそれぞれ接続される。前記ひとつの半導体チップ内で、前記複数のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のベース入力信号のための複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）が前記複数のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）の並列接続の配置方向とほぼ平行に配置されている。前記ひとつの半導体チップ内で、ＲＦ入力信号（ＲＦＩＮ）が共通に供給される前記１個の結合キャパシタ（Ｃ）の一端を構成する一方の電極プレート（１００）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配置箇所を跨ぐような配線長（Ｌ）を持って前記配置方向とほぼ平行に配置されている。前記一方の電極プレート（１００）は、前記配置方向とほぼ直交する方向の配線幅（Ｗ）を持つ。この配線幅（Ｗ）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配線幅（ｗ）よりも大きい。前記ひとつの半導体チップ内で、前記１個の結合キャパシタ（Ｃ）の他端として構成された他方の電極プレート（２０１）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）と電気的に接続されている。前記１個の結合キャパシタ（Ｃ）の前記一方の電極プレート（１００）と前記他方の電極プレート（２０１）とは前記ひとつの半導体チップ内の多層配線の下層配線（Ｍ１）と上層配線（Ｍ２）の一方と他方とでそれぞれ構成される。前記１個の結合キャパシタ（Ｃ）の前記一方の電極プレート（１００）と前記他方の電極プレート（２０１）との間には前記１個の結合キャパシタ（Ｃ）のための誘電体層（２０５）が形成されている（図３参照）。
【００３１】
また、本発明の他のひとつの形態は、ひとつのパワーバイポーラトランジスタ（ＨＢＴ）は、ひとつの半導体チップ内で並列接続された複数（Ｎ個、Ｎは１より大きい整数）のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）を含む。前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のコレクタ・エミッタ電流経路は並列接続される。前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のベースには、複数（Ｎ個、Ｎは１より大きい整数）の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）を介してＲＦ入力信号（ＲＦＩＮ）がそれぞれ供給される。また、前記ひとつの半導体チップ内で、これらのユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のエミッタは、エミッタバラスト抵抗（Ｒｅ１、Ｒｅ２…ＲｅＮ）がそれぞれ接続される。前記ひとつの半導体チップ内で、前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の前記ＲＦ入力信号（ＲＦＩＮ）が供給される一端は一方の電極プレート（１００）により共通に構成されている。前記ひとつの半導体チップ内で、前記複数のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）のベース入力信号のための複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）が前記複数のユニット・トランジスタ（Ｑ１、Ｑ２…ＱＮ）の並列接続の配置方向とほぼ平行に配置されている。前記ひとつの半導体チップ内で、前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の前記一端を共通に構成する前記一方の電極プレート（１００）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配置箇所を跨ぐような配線長（Ｌ）を持って前記配置方向とほぼ平行に配置されている。前記一方の電極プレート（１００）は、前記配置方向とほぼ直交する方向の配線幅（Ｗ）を持つ。この配線幅（Ｗ）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配線幅（ｗ）よりも大きい。前記ひとつの半導体チップ内で、前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の他端として構成された複数（Ｎ個、Ｎは１より大きい整数）の他方の電極プレート（２０１＿１、２０１＿２…２０１＿Ｎ）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）とそれぞれ電気的に接続されている。前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の前記一端として構成された前記一方の電極プレート（１００）と前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の他端として構成された前記複数の他方の電極プレート（２０１＿１、２０１＿２…２０１＿Ｎ）とは、前記ひとつの半導体チップ内の多層配線の下層配線（Ｍ１）と上層配線（Ｍ２）の一方と他方とでそれぞれ構成される。前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）の前記一方の電極プレート（１００）と前記複数の他方の電極プレート（２０１＿１、２０１＿２…２０１＿Ｎ）との間には前記複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）のための誘電体層（２０５）が形成されている（図６参照）。
【００３２】
上記のいずれの手段によっても、ＲＦ入力信号（ＲＦＩＮ）が共通に供給される結合キャパシタ（Ｃ、Ｃ１、Ｃ２…ＣＮ）の一端を構成する前記一方の電極プレート（１００）は、結合キャパシタの大きな容量を実現するためにも比較的大きな配線幅（Ｗ）を持つ。その結果、前記一方の電極プレート（１００）は、前記複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配置箇所を跨ぐような比較的長い配線長（Ｌ）を持っていても、前記１個の電極プレート（１００）の配線インダクタンスは十分小さく、また前記結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）は低インピーダンスの伝送線路として機能する。従って、複数個のユニット・トランジスタＱ１、Ｑ２…ＱＮの各ベースへのＲＦ信号伝達の時間差が小さくなって、Ｑ１、Ｑ２…ＱＮの複数のコレクタ増幅出力信号の間で位相差も小さくなる。
【００３３】
本発明のより具体的な形態では、前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、半導体チップ中で、ベースＲＦ信号伝送線とコレクタＲＦ信号伝送線とが、ほぼ平行に配置されている。従って、１個のユニット・トランジスタの最も左に配置されたサブユニット・トランジスタがベースＲＦ信号伝送線から最初にＲＦ入力信号を受信するが、最も左に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号がコレクタＲＦ信号伝送線を介して、最後に最終出力点に伝達される。これとは逆に、１個のユニット・トランジスタの最も右に配置されたサブユニット・トランジスタがベースＲＦ信号伝送線から最後にＲＦ入力信号を受信するが、最も右に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号がコレクタＲＦ信号伝送線を介して最初に最終出力点に伝達される。
【００３４】
本発明の他のより具体的な形態では、前記半導体チップはＩＩＩＶ族化合物半導体で構成され、前記パワーバイポーラトランジスタはヘテロバイポーラトランジスタである。
【００３５】
本発明の最も具体的な実施形態では、前記複数のユニット・トランジスタのそれぞれは、複数のサブユニット・トランジスタを含み、前記複数のサブユニット・トランジスタの複数のエミッタを接地するために前記半導体チップに形成されたエミッタビアを前記複数のサブユニット・トランジスタのほぼ中央部分に有するものである。
【発明の効果】
【００３６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００３７】
すなわち、本発明によれば、熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタのコレクタ増幅出力信号の間で位相差を低減することができる。
【００３８】
また、本発明よれば、熱暴走対策としてエミッタバラスト方式を採用するＲＦ信号増幅用のパワーバイポーラトランジスタを採用したＲＦ電力増幅器全体の電力利得と電力効率とを改善することができる。
【発明を実施するための最良の形態】
【００３９】
≪エミッタバラスト方式のＨＢＴの等価回路とデバイス構造≫
図３は、第１の本発明の一つの実施形態によるエミッタバラスト方式のＨＢＴの等価回路とデバイス構造示す図である。
【００４０】
図３の上部のＨＢＴの等価回路に示すように、ＨＢＴで構成されたひとつのパワーバイポーラトランジスタは、ひとつの半導体チップ内で並列接続された複数（Ｎ個、Ｎは１より大きい整数）のユニット・トランジスタＱ１、Ｑ２…ＱＮを含む。ひとつの半導体チップ内で、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのコレクタ・エミッタ電流経路は並列接続される。ひとつの半導体チップ内で、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのベースには、１個の結合キャパシタＣを介してＲＦ入力信号ＲＦＩＮが共通に供給される。また、ひとつの半導体チップ内で、これらのユニット・トランジスタＱ１、Ｑ２…ＱＮのエミッタは、エミッタバラスト抵抗Ｒｅ１、Ｒｅ２…ＲｅＮがそれぞれ接続される。
【００４１】
図３の上部のＨＢＴのデバイス平面図に示すように、ひとつの半導体チップ内で、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのベース入力信号のための複数の信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎが複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの並列接続の配置方向とほぼ平行に配置されている。ひとつの半導体チップ内で、ＲＦ入力信号ＲＦＩＮが共通に供給される１個の結合キャパシタＣの一端を構成する一方の電極プレート１００は、複数の信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎの配置箇所を跨ぐような配線長Ｌを持って配置方向とほぼ平行に配置されている。一方の電極プレート１００は、配置方向とほぼ直交する方向の配線幅Ｗを持つ。この配線幅Ｗは、複数の信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎの配線幅ｗよりも大きい。ひとつの半導体チップ内で、１個の結合キャパシタＣの他端として構成された他方の電極プレート２０１は、複数の信号注入配線領域２０４＿１、２０４＿２…２０４＿Ｎと電気的に接続されている。図３の実施形態では、１個の結合キャパシタＣの一方の電極プレート１００と他方の電極プレート２０１とはひとつの半導体チップ内の多層配線の下層配線Ｍ１と上層配線Ｍ２でそれぞれ構成され、その逆にも構成されることは可能である。１個の結合キャパシタＣの一方の電極プレート１００と他方の電極プレート２０１との間には１個の結合キャパシタＣのための誘電体層２０５が形成されている。尚、複数のエミッタバラスト抵抗Ｒｅ１、Ｒｅ２…ＲｅＮは、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのエミッタ領域と半導体チップ表面で３次元的に配置される。
【００４２】
図４は、図３に示したひとつのパワーＨＢＴを構成する複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのひとつのユニット・トランジスタを更に詳細に説明するための図である。同図に示すように、複数のユニット・トランジスタＱ１、Ｑ２…ＱＮの各ユニット・トランジスタは、同図の中央に示すように構成されている。同図の中央に示すように各ユニット・トランジスタは並列接続された１２個のサブユニット・トランジスタを含む。１個のサブユニット・トランジスタは、Ｅ（エミッタ）、Ｂ（ベース）、Ｃ（コレクタ）の記号を含む四角いブロックで示されている。左側に３列で２行の６個のサブユニット・トランジスタが配置され、右側に３列で２行の６個のサブユニット・トランジスタが配置され、その中央に１２個のサブユニット・トランジスタのエミッタを共通に接地するためのエミッタビアＥＶが配置されている。同図の下左に示すように、１個のサブユニット・トランジスタのエミッタは中央にＸ字のある四角で示され、ベースは中央に三角のある四角で示され、コレクタは中央がブランクの四角で示されている。従って、１個のサブユニット・トランジスタは中央にエミッタとベースとを持ち、その左右に２つのコレクタを持っている。一例として、１個のサブユニット・トランジスタのベースとコレクタとは多層配線の下層配線Ｍ１に接続され、エミッタは多層配線の上層配線Ｍ２に接続されている。しかし、その逆の接続も可能である。同図の中央に示すように、中央部に配置されたエミッタビアＥＶによって合計１２個のサブユニット・トランジスタのエミッタが、共通に接地される。左側の上層配線Ｍ２（２０４＿１）を介して合計１２個のサブユニット・トランジスタのベース（Ｂ）へのＲＦ入力信号が供給される。上行の６個のサブユニット・トランジスタのコレクタ（Ｃ）からのＲＦ増幅出力信号は上から取り出され、下行の６個のサブユニット・トランジスタのコレクタ（Ｃ）からのＲＦ増幅出力信号は下から取り出される。このようにして、１２個のＲＦ増幅出力信号が合成され、最終的には右側の上層配線Ｍ２（２０６＿１）を介してＲＦ増幅最終出力信号が得られる。従って、図４の上部に示すように、半導体チップ中で、ベースＲＦ信号伝送線とコレクタＲＦ信号伝送線とが、ほぼ平行に配置されている。従って、１個のユニット・トランジスタの最も左に配置されたサブユニット・トランジスタがベースＲＦ信号伝送線から最初にＲＦ入力信号を受信するが、最も左に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号がコレクタＲＦ信号伝送線を介して、最後に最終出力点に伝達される。これとは逆に、１個のユニット・トランジスタの最も右に配置されたサブユニット・トランジスタがベースＲＦ信号伝送線から最後にＲＦ入力信号を受信するが、最も右に配置されたサブユニット・トランジスタのコレクタのＲＦ増幅信号がコレクタＲＦ信号伝送線を介して最初に最終出力点に伝達される。従って、１個のユニット・トランジスタを構成するように並列接続された１２個のサブユニット・トランジスタのコレクタ増幅出力信号の間での位相差を低減することが可能となっている。
【００４３】
また、エミッタ接地用のエミッタビアＥＶが１２個のサブユニット・トランジスタの中央部に配置されることによって、パワーＨＢＴからの発熱を効果的に放熱する。ＨＢＴを構成する半導体チップがＧａＡｓ等のＩＩＩＶ族化合物半導体の場合には、シリコンの半導体チップよりもチップの熱抵抗が数倍高い。このような場合に、エミッタビアＥＶの中央配置は、熱放散の点で有益である。
【００４４】
尚、図４の左下に示すように、複数個のユニット・トランジスタＱ１、Ｑ２…ＱＮの各コレクタＲＦ増幅信号は出力パッドＭ２（２０７）で合成される。この出力パッドＭ２（２０７）には電流容量増大のため、複数のワイヤー線Ｗ１、Ｗ２…Ｗ５が接続されている。
【００４５】
図５は、図４に示したサブユニット・トランジスタのエミッタを接地するためのエミッタビアＥＶを説明するための図である。ＧａＡｓ等のＩＩＩＶ族化合物半導体で構成された半導体チップ５００の表面にはメサ形状のＨＢＴＱ１５、Ｑ１６が複数個形成されている。メサ形状のＨＢＴＱ１５、Ｑ１６の最高峰であるエミッタ領域には本発明を構成するエミッタバラスト抵抗の領域を含んでいる。エミッタバラスト抵抗の領域をＡｌＸＧａ１−ＸＡｓの材料を用い、０＜Ｘ≦０．４５とする。このことにより、温度が低い正常動作状態ではエミッタバラスト抵抗の抵抗値が低く、温度が上昇すると抵抗値を増大させることができる。ＨＢＴＱ１５、Ｑ１６のエミッタは多層配線の上層配線Ｍ２による配線層５０１にエミッタスルーホールＴｈ＿Ｅを介して共通接続される。チップ表面からチップ裏面に貫通するＶ字型の導電層によって、エミッタビアＥＶが形成されている。このエミッタビアＥＶは、チップ裏面のメタライズ導電層５０２に電気的に接続されている。チップ裏面のメタライズ導電層５０２は、携帯電話端末装置のマザーボードの接地点にハンダによって接続される。このようにして、１個のユニット・トランジスタを構成するように並列接続された１２個のサブユニット・トランジスタの複数のエミッタを安定な接地電位に保つことができ、また良好な熱放散特性を得ることができる。
【００４６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４７】
例えば、図６のその他の実施形態においては、図３と図４とに示した１個の結合キャパシタＣが複数の結合キャパシタ（Ｃ１１、Ｃ１２…Ｃ１Ｎ）に置換されている点が図３と図４の実施形態との本質的な相違である。その他の点は、図３の実施形態と同一であり、詳細な説明は省略する。
【図面の簡単な説明】
【００４８】
【図１】図１は本発明に先立って、本発明者等により最初に検討された熱暴走対策としてベースバラスト方式を採用するＨＢＴを示す等価回路図とデバイスの平面図である。
【図２】図２は本発明に先立って、本発明者等によりその次に検討された熱暴走対策としてエミッタバラスト方式を採用するＨＢＴを示す等価回路図とデバイスの平面図である。
【図３】図３は、本発明のひとつの実施形態による熱暴走対策としてエミッタバラスト方式を採用するＨＢＴを示す等価回路図とデバイスの平面図である。
【図４】図４は、図３に示したひとつのパワーＨＢＴを構成する複数のユニット・トランジスタＱ１、Ｑ２…ＱＮのひとつのユニット・トランジスタを更に詳細に説明するための図である。
【図５】図５は、図４に示したサブユニット・トランジスタのエミッタを接地するためのエミッタビアＥＶを説明するための図である。
【図６】図６は、本発明のその他の実施形態を示す等価回路図とデバイスの平面図である。
【符号の説明】
【００４９】
Ｑ１、Ｑ２…ＱＮ  ユニット・トランジスタ
Ｒｅ１、Ｒｅ２…ＲｅＮ  エミッタバラスト抵抗
Ｃ  １個の結合キャパシタ
ＲＦＩＮ  ＲＦ入力信号
１００  結合キャパシタ（Ｃ）の一端を構成する一方の電極プレート
２０１  結合キャパシタ（Ｃ）の他端として構成された他方の電極プレート
２０４＿１、２０４＿２…２０４＿Ｎ  ベース入力信号のための複数の信号注入配線領域
Ｗ  一方の電極プレートの配線幅
ｗ  複数の信号注入配線領域（２０４＿１、２０４＿２…２０４＿Ｎ）の配線幅
【図１】
2007142273.tif 000003
【図２】
2007142273.tif 000004
【図３】
2007142273.tif 000005
【図４】
2007142273.tif 000006
【図５】
2007142273.tif 000007
【図６】
2007142273.tif 000008