(57)【要約】【課題】高歩留まりを実現できるモノリシック多波長半導体レーザ装置及びその製造方法を提供する。【解決手段】  赤外レーザ素子１１０と赤色レーザ素子１２０とが同一の基板１０１上に形成されている。各レーザ素子１１０及び１２０はそれぞれ、ｎ型クラッド層１０３、１１３、活性層１０４、１１４、及びｐ型第１クラッド層１０５、１１５をこの順に積層してなるダブルへテロ構造と、ｐ型第２クラッド層１０７、１１７とその上に設けられたｐ型コンタクト層１０９、２０９とを含むリッジ状導波路１５０、１６０とを備えている。各リッジ状導波路１５０、１６０の両側壁及びその周囲に電流ブロック層１３２が形成され、電流ブロック層１３２上にリーク防止層１３３が形成されている。【選択図】図２
2007294732.tif 000002
【特許請求の範囲】
【請求項１】
第１の波長の光を発する第１の半導体レーザ素子と、第２の波長の光を発する第２の半導体レーザ素子とが同一の基板上に形成されてなるモノリシックタイプの半導体レーザ装置であって、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子はそれぞれ、少なくとも第１導電型クラッド層、活性層及び第２導電型クラッド層をこの順に積層してなるダブルへテロ構造と、前記第２導電型クラッド層の少なくとも上部とその上に設けられたコンタクト層とを含むリッジ状導波路とを備え、
前記各リッジ状導波路の両側壁及びその周囲に第１導電型の電流ブロック層が形成され、
前記電流ブロック層上にリーク防止層が形成されていることを特徴とする半導体レーザ装置。
【請求項２】
請求項１に記載の半導体レーザ装置において、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のうちの少なくとも一方の前記ダブルへテロ構造中に、少なくとも前記活性層まで達するホールが形成されていることを特徴とする半導体レーザ装置。
【請求項３】
請求項２に記載の半導体レーザ装置において、
前記ホールは前記基板まで達していることを特徴とする半導体レーザ装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体レーザ装置において、
前記リーク防止層の厚さは０．１μｍ以上であることを特徴とする半導体レーザ装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体レーザ装置において、
前記リーク防止層は、Ｓｉ、ＳｉＮ、ＳｉＯ2 、ＴｉＯ2 、Ｔａ2 Ｏ5 、ＮｂＯ若しくは水素化アモルファスＳｉからなる単層膜であるか又はこれらの単層膜が２つ以上積層された多層膜であることを特徴とする半導体レーザ装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体レーザ装置において、
前記リーク防止層は、前記電流ブロック層における前記各リッジ状導波路の両側壁上に形成されている部分以外の他の部分の上に堆積されていることを特徴とする半導体レーザ装置。
【請求項７】
請求項６に記載の半導体レーザ装置において、
前記リーク防止層は、前記電流ブロック層における前記各リッジ状導波路から１μｍ以上離れた部分の上に堆積されていることを特徴とする半導体レーザ装置。
【請求項８】
請求項１〜７のいずれか１項に記載の半導体レーザ装置において、
前記リーク防止層は、前記第１の半導体レーザ素子と前記第２の半導体レーザ素子とを分離する溝にも形成されていることを特徴とする半導体レーザ装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体レーザ装置において、
前記リーク防止層の抵抗率は、３．０×１０3 Ω・ｍ以上であることを特徴とする半導体レーザ装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体レーザ装置において、
前記電流ブロック層は半導体層からなることを特徴とする半導体レーザ装置。
【請求項１１】
請求項１０に記載の半導体レーザ装置において、
前記電流ブロック層は、ｎ型半導体層とｐ型半導体層とを交互に１周期以上積層した多層膜からなることを特徴とする半導体レーザ装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体レーザ装置において、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれに含まれる前記第１導電型クラッド層及び前記第２導電型クラッド層は同じ元素を含む材料からなることを特徴とする半導体レーザ装置。
【請求項１３】
請求項１〜１１のいずれか１項に記載の半導体レーザ装置において、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれに含まれる前記第１導電型クラッド層及び前記第２導電型クラッド層はリンを含む材料からなることを特徴とする半導体レーザ装置。
【請求項１４】
請求項１〜１３のいずれか１項に記載の半導体レーザ装置において、
前記第１の波長の光は赤外光であり、
前記第２の波長の光は赤色光であることを特徴とする半導体レーザ装置。
【請求項１５】
第１の波長の光を発する第１の半導体レーザ素子と、第２の波長の光を発する第２の半導体レーザ素子とが同一の基板上に形成されてなるモノリシックタイプの半導体レーザ装置であって、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子はそれぞれ、少なくとも第１導電型クラッド層、活性層及び第２導電型クラッド層をこの順に積層してなるダブルへテロ構造と、前記第２導電型クラッド層の少なくとも上部とその上に設けられたコンタクト層とを含むリッジ状導波路と、前記第２導電型クラッド層の少なくとも上部からなり且つ前記リッジ状導波路の両側に所定の間隔をおいて設けられた支持部とを備え、
前記各リッジ状導波路の両側壁、前記各支持部における前記各リッジ状導波路側の側壁、及び前記各リッジ状導波路と前記各支持部との間に第１導電型の電流ブロック層が形成され、
前記電流ブロック層上にリーク防止層が形成されていることを特徴とする半導体レーザ装置。
【請求項１６】
請求項１５に記載の半導体レーザ装置において、
前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のうちの少なくとも一方の前記ダブルへテロ構造中に、少なくとも前記活性層まで達するホールが形成されていることを特徴とする半導体レーザ装置。
【請求項１７】
基板上の第１の半導体レーザ素子領域に、少なくとも第１の第１導電型クラッド層と第１の活性層と第１の第２導電型クラッド層と第１の第２導電型コンタクト層とをこの順に積層してなる第１の積層半導体構造を形成する工程（ａ）と、
前記基板上の第２の半導体レーザ素子領域に、少なくとも第２の第１導電型クラッド層と第２の活性層と第２の第２導電型クラッド層と第２の第２導電型コンタクト層とをこの順に積層してなる第２の積層半導体構造を形成する工程（ｂ）と、
前記第１の第２導電型クラッド層の少なくとも上部及び前記第１の第２導電型コンタクト層をパターニングして第１のリッジ状導波路を形成すると共に前記第２の第２導電型クラッド層の少なくとも上部及び前記第２の第２導電型コンタクト層をパターニングして第２のリッジ状導波路を形成する工程（ｃ）と、
前記第１のリッジ状導波路の両側壁及びその周囲並びに前記第２のリッジ状導波路の両側壁及びその周囲に電流ブロック層を形成する工程（ｄ）と、
前記電流ブロック層上にリーク防止層を形成する工程（ｅ）とを備えていることを特徴とする半導体レーザ装置の製造方法。
【請求項１８】
請求項１７に記載の半導体レーザ装置の製造方法において、
前記工程（ｃ）は、前記第１のリッジ状導波路の両側に前記第１の第２導電型クラッド層の少なくとも上部からなる第１の支持部を形成すると共に前記第２のリッジ状導波路の両側に前記第２の第２導電型クラッド層の少なくとも上部からなる第２の支持部を形成する工程を含むことを特徴とする半導体レーザ装置の製造方法。
【請求項１９】
請求項１８に記載の半導体レーザ装置の製造方法において、
前記工程（ｄ）よりも前に、前記第１の半導体レーザ素子の共振器端面近傍における前記第１のリッジ状導波路のうちの前記第１の第２導電型コンタクト層、及び前記第１の支持部上に形成されている前記第１の第２導電型コンタクト層、並びに前記第２の半導体レーザ素子の共振器端面近傍における前記第２のリッジ状導波路のうちの前記第２の第２導電型コンタクト層、及び前記第２の支持部上に形成されている前記第２の第２導電型コンタクト層を除去する工程（ｆ）をさらに備えていることを特徴とする半導体レーザ装置の製造方法。
【請求項２０】
請求項１７〜１９のいずれか１項に記載の半導体レーザ装置の製造方法において、
前記工程（ｅ）よりも後に、前記リーク防止層における少なくとも前記第１のリッジ状導波路の両側壁及び前記第２のリッジ状導波路の両側壁に形成されている部分を除去する工程（ｇ）をさらに備えていることを特徴とする半導体レーザ装置の製造方法。
【請求項２１】
請求項２０に記載の半導体レーザ装置の製造方法において、
前記工程（ｇ）において、前記リーク防止層は、前記第１のリッジ状導波路及び前記第２のリッジ状導波路のそれぞれの端から１μｍ以上の箇所まで除去されることを特徴とする半導体レーザ装置の製造方法。
【請求項２２】
請求項２０又は２１に記載の半導体レーザ装置の製造方法において、
前記工程（ｇ）において、前記リーク防止層における前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれの共振器端面近傍に位置する部分を除去することを特徴とする半導体レーザ装置の製造方法。
【請求項２３】
請求項２２に記載の半導体レーザ装置の製造方法において、
前記工程（ｇ）において、前記リーク防止層は、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれの共振器端面から５μｍ以上で且つ２０μｍ以下の箇所まで除去されることを特徴とする半導体レーザ装置の製造方法。
【請求項２４】
請求項１７〜２３のいずれか１項に記載の半導体レーザ装置の製造方法において、
前記工程（ｅ）において、前記リーク防止層は、前記第１の積層半導体構造と前記第２の積層半導体構造との間の溝にも形成されることを特徴とする半導体レーザ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ装置及びその製造方法に関し、特に、互いに発振波長が異なる複数の半導体レーザ素子からなるモノリシック構造を持つ多波長型の半導体レーザ装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ビデオプレーヤーをはじめとする様々な分野で、大記憶容量を特徴とする光情報記録再生用ＤＶＤドライブが急速に普及している。また、従来利用されてきたＣＤ、ＣＤ−Ｒ、ＣＤ−ＲＷからの読み出しも同じ機器で行えることが強く要望されている。このため、ＤＶＤやＣＤの記録・再生用に用いられる光ピックアップの光源として、ＤＶＤ用の６５０ｎｍ帯の赤色半導体レーザと共にＣＤ用の７８０ｎｍ帯の赤外半導体レーザが併用されている。
【０００３】
パソコンなどの情報処理機器の小型化に伴い、ＤＶＤ等の記録・再生装置の小型化及び薄型化を進展させる必要がある。これを実現するためには、光ピックアップの小型化及び薄型化が必要不可欠となる。光ピックアップの小型化及び薄型化には、光学部品を減らして装置を簡素化することが有効であり、その実現方法の一つとして、赤色半導体レーザと赤外半導体レーザとを集積化することが挙げられる。
【０００４】
近年、赤色半導体レーザと赤外半導体レーザとを同一の半導体基板上に集積化させたモノリシック２波長半導体レーザ装置が実現されている。これにより、複数の半導体レーザを一つの部品に集約できるだけではなく、コリメータレンズやビームスプリッタ等の光学部品を赤色半導体レーザと赤外半導体レーザとで共通化できるので、装置の小型化・薄型化を実現できる。
【０００５】
このモノリシック２波長半導体レーザ装置において、さらなる光出力の向上及び低コスト化が求められている。低コスト化については、構造の簡素化やチップ歩留まりの向上が求められている。
【０００６】
しかしながら、モノリシック半導体レーザの製造プロセスは、従来の単一光を出射するレーザの製造プロセスと比べて複雑化しており、構造の簡素化及び高歩留まり化を実現することが課題となっている。近年、例えば特許文献１に開示されているように、モノリシック２波長レーザにおいても埋め込み成長を伴わないレーザが実現されてきている。
【０００７】
図１０（ａ）、（ｂ）、図１１（ａ）、（ｂ）及び図１２（ａ）、（ｂ）は、特許文献１に開示された、従来の半導体レーザ装置の製造方法の各工程を示す断面図である。
【０００８】
まず、図１０（ａ）に示すように、ｎ型基板３０１上に、ｎ型バッファ層３０２、ｎ型クラッド層３０３、活性層３０４、ｐ型第１クラッド層３０５、ｐ型エッチングストップ層３０６、ｐ型第２クラッド層３０７、ｐ型中間層３０８及びｐ型コンタクト層３０９をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法を用いて順次形成する。
【０００９】
次に、図１０（ｂ）に示すように、図１０（ａ）に示す工程で形成された積層半導体構造における赤色レーザ素子形成領域に位置する部分を、フォトリソグラフィ技術及びウェットエッチング技術を用いて除去し、それによって赤外レーザ素子用積層半導体構造３１０を形成する。
【００１０】
次に、図１１（ａ）に示すように、赤外レーザ素子用積層半導体構造３１０の上を含むｎ型基板３０１上に、ｎ型バッファ層３１２、ｎ型クラッド層３１３、活性層３１４、ｐ型第１クラッド層３１５、ｐ型エッチングストップ層３１６、ｐ型第２クラッド層３１７、ｐ型中間層３１８及びｐ型コンタクト層３１９をＭＯＣＶＤ法を用いて順次形成する。
【００１１】
次に、図１１（ｂ）に示すように、図１１（ａ）に示す工程で形成された積層半導体構造における赤外レーザ素子形成領域に位置する部分を、フォトリソグラフィ技術及びウェットエッチング技術を用いて除去し、それによって赤色レーザ素子用積層半導体構造３２０を形成する。このとき、赤外レーザ素子と赤色レーザ素子とを分離するために、赤外レーザ素子用積層半導体構造３１０と赤色レーザ素子用積層半導体構造３２０との間に分離溝３３０を形成する。また、このとき、各積層半導体構造３１０及び３２０のそれぞれと基板端部との間にも溝（以下、当該溝も含めて分離溝３３０と称する）を形成する。
【００１２】
次に、赤外レーザ素子用積層半導体構造３１０及び赤色レーザ素子用積層半導体構造３２０のそれぞれの上にＳｉＯ2 膜（図示省略）を形成した後、当該ＳｉＯ2 膜をフォトリソグラフィ技術及びドライエッチング技術を用いてパターニングすることによって、赤外レーザ素子及び赤色レーザ素子のそれぞれにおけるストライプ形状のリッジ状導波路形成領域及びその両側の支持部形成領域を覆うマスクパターン（図示省略）を形成する。続いて、当該マスクパターンを用いて、赤外レーザ素子のｐ型コンタクト層３０９、ｐ型中間層３０８及びｐ型第２クラッド層３０７、並びに赤色レーザ素子のｐ型コンタクト層３１９、ｐ型中間層３１８及びｐ型第２クラッド層３１７を、それぞれｐ型エッチングストップ層３０６及びｐ型エッチングストップ層３１６に達するまでエッチングすることによって、図１２（ａ）に示すように、赤外レーザ素子のリッジ状導波路３５０、その両側に位置する支持部３５１及び３５２、並びに赤色レーザ素子のリッジ状導波路３６０、その両側に位置する支持部３６１及び３６２を形成する。
【００１３】
次に、図１２（ｂ）に示すように、ｎ型基板３０１の全面上に電流ブロック層３３２を形成した後、フォトリソグラフィ及びエッチング技術を用いて、電流ブロック層３３２における各リッジ状導波路３５０及び３６０の上に形成されている部分を除去すると共に、電流ブロック層３３２における分離溝３３０に形成されている部分を除去する。図１２（ｂ）に示す工程では、各リッジ状導波路３５０及び３６０の両側に支持部３５１及び３５２並びに支持部３６１及び３６２を設けていることによって、フォトリソグラフィ工程で各リッジ状導波路３５０及び３６０の周囲に形成されるレジスト膜の膜厚を均一にできるので、電流ブロック層３３２の加工精度を向上させることができる。
【００１４】
最後に、図示は省略しているが、各積層半導体構造３１０及び３２０が形成されているｎ型基板３０１の表面にｐ側電極を形成すると共に、ｎ型基板３０１の裏面にｎ側電極を形成する。
【特許文献１】特開２００５−２６８４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記のように、特許文献１に開示された方法を用いてモノリシック２波長半導体レーザ装置を製造した場合、高い歩留まりを確保することは困難であった。
【００１６】
前記に鑑み、本発明は、高歩留まりを実現できるモノリシック多波長半導体レーザ装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、本願発明者らは、特許文献１に開示された方法を用いてモノリシック２波長半導体レーザ装置を製造した場合に歩留まりが低下する原因を検討した結果、次のような知見を得た。
【００１８】
モノリシック２波長半導体レーザ装置を作製するにあたっては、赤外レーザ素子用の半導体層及び赤色レーザ素子用の半導体層をそれぞれ結晶成長させる際にパーティクルが発生する場合がある。ここで、結晶成長中に発生するパーティクルの数は経時的に増える傾向があり、パーティクル発生の抑制は困難である。また、レーザの高出力化を実現するために半導体層の成長膜厚も厚くなる傾向にあり、その結果、パーティクル発生確率も増加している。
【００１９】
結晶成長中に生じたパーティクルの大きさは半導体層の成長膜厚と同程度の大きさに達する場合があり、この場合には半導体層形成後に生じる段差も大きくなるため、加工プロセス中のリソグラフィ工程で当該段差がレジストマスクによって十分に被覆されなくなる。その結果、パーティクルがエッチング除去されてしまうと、当該除去箇所に浸入したエッチャントによって半導体層もエッチング除去されてしまう可能性が高くなる。特に、基板が露出するまで半導体層がエッチングされてしまった場合、当該エッチングにより半導体層に生じたホール内にｎ型電流ブロック層を挟んでｐ側電極が直接形成されてしまうので、当該ｐ側電極とｎ型基板裏面のｎ側電極との間でショート不良が生じる結果、歩留まりが低下してしまう。
【００２０】
図１３（ａ）は、従来の半導体レーザ装置の製造方法における図１０（ａ）に示す半導体層形成工程で赤外レーザ素子形成領域にパーティクル３５０が発生した後にフォトリソグラフィ工程でレジストパターン３５１を形成した様子を示している。図１３（ａ）に示すように、レジストパターン３５１は、赤外レーザ素子形成領域のうちパーティクル３５０が生じた部分を被覆できていない。
【００２１】
また、図１３（ｂ）は、従来の半導体レーザ装置の製造方法における図１０（ｂ）に示す赤外レーザ素子用積層半導体構造３１０の形成工程で、図１３（ａ）に示すパーティクル３５０がエッチング除去された様子を示している。図１３（ｂ）に示すように、パーティクル３５０が除去された箇所に浸入したエッチャントによって積層半導体構造３１０がエッチング除去され、その結果、ｎ型基板３０１に達するホール３５２が形成されてしまう。ここで、当該ホール内にｎ型の電流ブロック層３３２（図１２（ｂ）参照）が形成され、さらにその直上にｐ側電極が形成された場合には、当該ｐ側電極とｎ型基板３０１裏面のｎ側電極との間でショート不良が生じてしまう。
【００２２】
以上の知見に基づいて、本願発明者らは、電流ブロック層上にリーク防止層を形成するという構成によって、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止し、それによりモノリシック多波長半導体レーザ装置の歩留まりを低コストで向上させるという発明を想到した。
【００２３】
具体的には、本発明に係る第１の半導体レーザ装置は、第１の波長の光を発する第１の半導体レーザ素子と、第２の波長の光を発する第２の半導体レーザ素子とが同一の基板上に形成されてなるモノリシックタイプの半導体レーザ装置であって、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子はそれぞれ、少なくとも第１導電型クラッド層、活性層及び第２導電型クラッド層をこの順に積層してなるダブルへテロ構造と、前記第２導電型クラッド層の少なくとも上部とその上に設けられたコンタクト層とを含むリッジ状導波路とを備え、前記各リッジ状導波路の両側壁及びその周囲に第１導電型の電流ブロック層が形成され、前記電流ブロック層上にリーク防止層が形成されている。
【００２４】
本発明の第１の半導体レーザ装置によると、リッジ状導波路の両側壁及びその周囲に形成された電流ブロック層上にリーク防止層が形成されているため、レーザ素子となる半導体層の結晶成長中に生じたパーティクルが多数のエッチング履歴においてエッチングされることに起因して半導体層にホールが生じた場合にも、当該ホール内にリーク防止層を形成することができる。従って、当該ホールが仮に基板まで達しているような場合において当該ホール内に電流ブロック層が形成され、その後に基板表面側電極が形成されたとしても、基板表面側電極と電流ブロック層とはリーク防止層によって絶縁されているため、基板表面側電極と基板裏面側電極との間でショート不良が生じることを防止できる。すなわち、本発明の半導体レーザ装置によると、電流ブロック層上にリーク防止層を形成するという簡単な構成によって、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるので、低コストで高歩留まりを実現できるモノリシック多波長半導体レーザ装置を実現することができる。
【００２５】
また、本発明の第１の半導体レーザ装置によると、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のうちの少なくとも一方の前記ダブルへテロ構造中に、少なくとも前記活性層まで達するホールが形成されている場合でも、特に、当該ホールが前記基板まで達している場合でも、上記効果を得ることができる。
【００２６】
本発明の第１の半導体レーザ装置において、前記リーク防止層の厚さは０．１μｍ以上であると、上記効果を確実に得ることができる。
【００２７】
本発明の第１の半導体レーザ装置において、前記リーク防止層は、Ｓｉ、ＳｉＮ、ＳｉＯ2 、ＴｉＯ2 、Ｔａ2 Ｏ5 、ＮｂＯ若しくは水素化アモルファスＳｉからなる単層膜であるか又はこれらの単層膜が２つ以上積層された多層膜であると、上記効果を確実に得ることができる。
【００２８】
本発明の第１の半導体レーザ装置において、前記リーク防止層は、前記電流ブロック層における前記各リッジ状導波路の両側壁上に形成されている部分以外の他の部分の上に堆積されていると、特に、前記リーク防止層は、前記電流ブロック層における前記各リッジ状導波路から１μｍ以上離れた部分の上に堆積されていると、リーク防止層から電流ブロック層へのストレスを低減でき、それによってレーザ素子の信頼性劣化を防止できる。
【００２９】
本発明の第１の半導体レーザ装置において、前記リーク防止層は、前記第１の半導体レーザ素子と前記第２の半導体レーザ素子とを分離する溝にも形成されていると、レーザ素子形成後に当該溝にはんだが流入した場合にも、当該溝がリーク防止層によって覆われているため、レーザ素子の特性劣化を防止できる。
【００３０】
本発明の第１の半導体レーザ装置において、前記リーク防止層の抵抗率は、３．０×１０3 Ω・ｍ以上であると、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるという本発明の効果を確実に得ることができる。
【００３１】
本発明の第１の半導体レーザ装置において、前記電流ブロック層は半導体層からなると、誘電体膜を用いた場合と比べて動作時の放熱性を確保することができる。この場合、前記電流ブロック層は、ｎ型半導体層とｐ型半導体層とを交互に１周期以上積層した多層膜からなると、本発明のリーク防止層による効果をより顕著に発揮させることができる。
【００３２】
本発明の第１の半導体レーザ装置において、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれに含まれる前記第１導電型クラッド層及び前記第２導電型クラッド層は同じ元素を含む材料からなると、共通化できるプロセス工程が増えるので、製造方法を簡素化できる。
【００３３】
本発明の第１の半導体レーザ装置において、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれに含まれる前記第１導電型クラッド層及び前記第２導電型クラッド層はリンを含む材料からなると、Ａｓ系の活性層を有する場合において一般的なＡｓ系のクラッド層を用いる場合と比べて、バンドギャップを大きくすることができる。このため、キャリア閉じこめ効果を増大させることができるので、温度特性の向上を図ることができる。
【００３４】
本発明の第１の半導体レーザ装置において、前記第１の波長の光は赤外光であり、前記第２の波長の光は赤色光であってもよい。
【００３５】
本発明に係る第２の半導体レーザ装置は、第１の波長の光を発する第１の半導体レーザ素子と、第２の波長の光を発する第２の半導体レーザ素子とが同一の基板上に形成されてなるモノリシックタイプの半導体レーザ装置であって、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子はそれぞれ、少なくとも第１導電型クラッド層、活性層及び第２導電型クラッド層をこの順に積層してなるダブルへテロ構造と、前記第２導電型クラッド層の少なくとも上部とその上に設けられたコンタクト層とを含むリッジ状導波路と、前記第２導電型クラッド層の少なくとも上部からなり且つ前記リッジ状導波路の両側に所定の間隔をおいて設けられた支持部とを備え、前記各リッジ状導波路の両側壁、前記各支持部における前記各リッジ状導波路側の側壁、及び前記各リッジ状導波路と前記各支持部との間に第１導電型の電流ブロック層が形成され、前記電流ブロック層上にリーク防止層が形成されている。
【００３６】
本発明の第２の半導体レーザ装置によると、本発明の第１の半導体レーザ装置と同様の効果が得られる。
【００３７】
本発明に係る半導体レーザ装置の製造方法は、基板上の第１の半導体レーザ素子領域に、少なくとも第１の第１導電型クラッド層と第１の活性層と第１の第２導電型クラッド層と第１の第２導電型コンタクト層とをこの順に積層してなる第１の積層半導体構造を形成する工程（ａ）と、前記基板上の第２の半導体レーザ素子領域に、少なくとも第２の第１導電型クラッド層と第２の活性層と第２の第２導電型クラッド層と第２の第２導電型コンタクト層とをこの順に積層してなる第２の積層半導体構造を形成する工程（ｂ）と、前記第１の第２導電型クラッド層の少なくとも上部及び前記第１の第２導電型コンタクト層をパターニングして第１のリッジ状導波路を形成すると共に前記第２の第２導電型クラッド層の少なくとも上部及び前記第２の第２導電型コンタクト層をパターニングして第２のリッジ状導波路を形成する工程（ｃ）と、前記第１のリッジ状導波路の両側壁及びその周囲並びに前記第２のリッジ状導波路の両側壁及びその周囲に電流ブロック層を形成する工程（ｄ）と、前記電流ブロック層上にリーク防止層を形成する工程（ｅ）とを備えている。
【００３８】
本発明の半導体レーザ装置の製造方法によると、各レーザ素子のリッジ状導波路の両側壁及びその周囲に形成された電流ブロック層上にリーク防止層を形成するため、レーザ素子となる半導体層の結晶成長中に生じたパーティクルが多数のエッチング履歴においてエッチングされることに起因して半導体層にホールが生じた場合にも、当該ホール内にリーク防止層を形成することができる。従って、当該ホールが仮に基板まで達しているような場合において当該ホール内に電流ブロック層が形成され、その後に基板表面側電極が形成されたとしても、基板表面側電極と電流ブロック層とはリーク防止層によって絶縁されているため、基板表面側電極と基板裏面側電極との間でショート不良が生じることを防止できる。すなわち、本発明の半導体レーザ装置の製造方法によると、電流ブロック層上にリーク防止層を形成するという簡単な構成によって、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるので、低コストで高歩留まりを実現できるモノリシック多波長半導体レーザ装置を実現することができる。
【００３９】
本発明の半導体レーザ装置の製造方法において、前記工程（ｃ）は、前記第１のリッジ状導波路の両側に前記第１の第２導電型クラッド層の少なくとも上部からなる第１の支持部を形成すると共に前記第２のリッジ状導波路の両側に前記第２の第２導電型クラッド層の少なくとも上部からなる第２の支持部を形成する工程を含むことが好ましい。このようにすると、電流ブロック層を形成するためのフォトリソグラフィ工程で各リッジ状導波路の周囲に形成されるレジスト膜の膜厚を均一にできるので、電流ブロック層の加工精度を向上させることができる。また、この場合、前記工程（ｄ）よりも前に、前記第１の半導体レーザ素子の共振器端面近傍における前記第１のリッジ状導波路のうちの前記第１の第２導電型コンタクト層、及び前記第１の支持部上に形成されている前記第１の第２導電型コンタクト層、並びに前記第２の半導体レーザ素子の共振器端面近傍における前記第２のリッジ状導波路のうちの前記第２の第２導電型コンタクト層、及び前記第２の支持部上に形成されている前記第２の第２導電型コンタクト層を除去する工程（ｆ）をさらに備えていることが好ましい。このようにすると、各レーザ素子の共振器端面近傍の第２導電型コンタクト層を除去することによって、レーザ発振時における各レーザ素子の共振器端面での発熱に起因してレーザ素子が損傷することを防止することができる。また、各レーザ素子の支持部上に形成されている第２導電型コンタクト層を除去することによって、次工程で各レーザ素子の支持部上に電流ブロック層を結晶性良く成長させることができる。
【００４０】
本発明の半導体レーザ装置の製造方法において、前記工程（ｅ）よりも後に、前記リーク防止層における少なくとも前記第１のリッジ状導波路の両側壁及び前記第２のリッジ状導波路の両側壁に形成されている部分を除去する工程（ｇ）をさらに備えていると、特に、前記工程（ｇ）において、前記リーク防止層は、前記第１のリッジ状導波路及び前記第２のリッジ状導波路のそれぞれの端から１μｍ以上の箇所まで除去されると、リーク防止層から電流ブロック層へのストレスを低減でき、それによってレーザ素子の信頼性劣化を防止できる。
【００４１】
本発明の半導体レーザ装置の製造方法において、前記工程（ｇ）において、前記リーク防止層における前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれの共振器端面近傍に位置する部分を除去することが好ましい。このようにすると、各レーザ素子の共振器端面を形成するためのへき開を容易に行うことができる。また、この場合、前記工程（ｇ）において、前記リーク防止層は、前記第１の半導体レーザ素子及び前記第２の半導体レーザ素子のそれぞれの共振器端面から５μｍ以上で且つ２０μｍ以下の箇所まで除去されると、上記へき開を容易に行えるという効果を得ながら、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるという本発明の効果を確実に得ることができる。
【００４２】
本発明の半導体レーザ装置の製造方法において、前記工程（ｅ）において、前記リーク防止層は、前記第１の積層半導体構造と前記第２の積層半導体構造との間の溝にも形成されると、レーザ素子形成後に当該溝にはんだが流入した場合にも、当該溝がリーク防止層によって覆われているため、レーザ素子の特性劣化を防止できる。
【発明の効果】
【００４３】
本発明によると、電流ブロック層上にリーク防止層を形成するという簡単な構成によって、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるので、低コストで高歩留まりを実現できるモノリシック多波長半導体レーザ装置を実現することができる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の一実施形態に係る半導体レーザ装置、具体的にはモノリシックタイプの２波長半導体レーザ装置及びその製造方法について、図面を参照しながら説明する。
【００４５】
（２波長半導体レーザ装置の構造）
図１は、本実施形態に係る半導体レーザ装置の構造を示した斜視図であり、図２（ａ）は図１におけるＡ−Ａ’線の断面図（結晶成長中に生じたパーティクルがエッチングされることに起因して生じたホールを横断している断面図）であり、図２（ｂ）は図１におけるＢ−Ｂ’線の断面図（前記ホールを横断していない断面図）である。
【００４６】
図１及び図２（ａ）、（ｂ）に示すように、本実施形態のモノリシック２波長半導体レーザ装置は、例えばｎ型ＧａＡｓよりなる基板１０１上に赤外レーザ素子１１０と赤色レーザ素子１２０とを備えており、各レーザ素子の構成は以下の通りである。
【００４７】
まず、赤外レーザ素子１１０は、基板１０１上に、例えばｎ型ＧａＡｓよりなるｎ型バッファ層１０２、例えばｎ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｎ型クラッド層１０３、例えばＧａＡｓ層とＡｌＧａＡｓ層とが積層されてなる活性層１０４、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第１クラッド層１０５、例えばｐ型ＧａＩｎＰよりなるエッチングストップ層１０６、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第２クラッド層１０７、例えばｐ型ＧａＩｎＰよりなるｐ型中間層１０８、及び例えばｐ型ＧａＡｓよりなるｐ型コンタクト層１０９が例えばＭＯＣＶＤ法により順次積層された構造を備えている。
【００４８】
ここで、ｎ型クラッド層１０３、活性層１０４及びｐ型第１クラッド層１０５はダブルへテロ構造を構成する。また、ｐ型第２クラッド層１０７、ｐ型中間層１０８及びｐ型コンタクト層１０９は、水平横方向の光閉じ込め及び電流狭窄を行うためのリッジ状導波路１５０としてメサ型のストライプ形状に加工されている。また、リッジ状導波路１５０の両側には所定の間隔をおいて、パターニングされたｐ型第２クラッド層１０７及びｐ型中間層１０８からなる支持部１５１及び１５２が設けられている。
【００４９】
一方、赤色レーザ素子１２０は、基板１０１上に、例えばｎ型ＧａＡｓよりなるｎ型バッファ層１１２、例えばｎ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｎ型クラッド層１１３、例えばＧａＩｎＰ層とＡｌＧａＩｎＰ層とが積層されてなる活性層１１４、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第１クラッド層１１５、例えばｐ型ＧａＩｎＰよりなるエッチングストップ層１１６、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第２クラッド層１１７、例えばｐ型ＧａＩｎＰよりなるｐ型中間層１１８、及び例えばｐ型ＧａＡｓよりなるｐ型コンタクト層１１９が例えばＭＯＣＶＤ法により順次積層された構造を備えている。
【００５０】
ここで、ｎ型クラッド層１１３、活性層１１４及びｐ型第１クラッド層１１５はダブルへテロ構造を構成する。また、ｐ型第２クラッド層１１７、ｐ型中間層１１８及びｐ型コンタクト層１１９は、水平横方向の光閉じ込め及び電流狭窄を行うためのリッジ状導波路１６０としてメサ型のストライプ形状に加工されている。また、リッジ状導波路１６０の両側には所定の間隔をおいて、パターニングされたｐ型第２クラッド層１１７及びｐ型中間層１１８からなる支持部１６１及び１６２が設けられている。
【００５１】
尚、赤外レーザ素子１１０と赤色レーザ素子１２０との間には、基板１０１に達する分離溝１３０が形成されており、これによって赤外レーザ素子１１０と赤色レーザ素子１２０とは電気的に絶縁されている。また、赤外レーザ素子１１０及び赤色レーザ素子１２０のそれぞれと基板端部との間にも、基板１０１に達する溝（以下、当該溝も含めて分離溝１３０と称する）が形成されている。
【００５２】
また、図１及び図２（ａ）に示すように、赤外レーザ素子１１０及び赤色レーザ素子１２０を形成するための結晶成長中に生じたパーティクルがエッチングされることに起因して、各レーザ素子１１０及び１２０中には複数のホール１３１が形成されている。各ホール１３１は、例えば活性層１０４及び１１４よりも下側までエッチングが進行することによって生じたものである。
【００５３】
また、図１及び図２（ａ）、（ｂ）に示すように、リッジ状導波路１５０及び１６０の両側壁、支持部１５１、１５２、１６１及び１６２の上面及びリッジ状導波路側の側壁、リッジ状導波路１５０と支持部１５１及び１５２のそれぞれとの間に位置するエッチングストップ層１０６、並びにリッジ状導波路１６０と支持部１６１及び１６２のそれぞれとの間に位置するエッチングストップ層１１６は、電流ブロック層１３２によって覆われている。言い換えると、リッジ状導波路１５０及び１６０の上面並びに分離溝１３０及びその近傍のそれぞれにおいては電流ブロック層１３２はエッチングにより除去されている。ここで、図２（ａ）に示すように、電流ブロック層１３２はその形成領域内に位置するホール１３１の内部にも形成される。
【００５４】
尚、支持部１５１及び１５２のそれぞれにおいてはｐ型コンタクト層１０９及びｐ型コンタクト層１１９が全面に亘ってエッチングにより除去されていると共に、支持部１６１及び１６２のそれぞれおいてはｐ型コンタクト層１１９が全面に亘ってエッチングにより除去されている。また、図１に示すように、赤外レーザ素子１１０のリッジ状導波路１５０においては、共振器端面近傍のｐ型コンタクト層１０９がエッチングにより除去されていると共に、赤色レーザ素子１２０のリッジ状導波路１６０においては、共振器端面近傍のｐ型コンタクト層１１９がエッチングにより除去されている。さらに、図１に示すように、共振器端面近傍のリッジ状導波路１５０におけるｐ型コンタクト層１０９が除去されている部分の上、及び共振器端面近傍のリッジ状導波路１６０におけるｐ型コンタクト層１１９が除去されている部分の上には電流ブロック層１３２が形成されている。ここで、共振器端面とは、リッジ状導波路１５０及び１６０が延びる方向のレーザ素子端面を意味する。
【００５５】
本実施形態の特徴は、図１及び図２（ａ）、（ｂ）に示すように、電流ブロック層１３２上に、例えば誘電体膜からなるリーク防止層１３３が形成されていることである。尚、リーク防止層１３３は、電流ブロック層１３２が形成されていない分離溝１３０及びその近傍にも形成されている。また、共振器端面近傍のリーク防止層１３３はエッチングにより除去されている。言い換えると、共振器端面近傍の電流ブロック層１３２はリーク防止層１３３によって覆われずに露出している。
【００５６】
上記本実施形態の特徴によって、図２（ａ）に示すように、リーク防止層１３３の形成領域においてはホール１３１内にもリーク防止層１３３が形成される。
【００５７】
尚、本実施形態では、リーク防止層１３３として、例えば厚さ０．４μｍのＳｉＯ2 膜を用いた。
【００５８】
以上に述べた、ホール１３１内にリーク防止層１３３が形成されていることによる効果、また、共振器端面近傍のｐ型コンタクト層１０９及び１１９並びにリーク防止層１３３がエッチングにより除去されていることによる効果等については、以下に述べる本実施形態の半導体レーザ装置の製造方法において説明する。
【００５９】
（２波長半導体レーザ装置の製造方法）
図３（ａ）、（ｂ）、図４、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）、図８（ａ）、（ｂ）及び図９（ａ）、（ｂ）は、本実施形態に係る半導体レーザ装置の製造方法の各工程を示す断面図である。尚、図５（ｂ）に示す工程までは、共振器端面近傍とその他の領域（以下、利得領域と称する）との間で断面構成に差異は生じないが、それ以降の工程については差異が生じるので、当該各工程を示す断面図を共振器端面近傍と利得領域とに分けて示す。すなわち、図６（ａ）、図７（ａ）、図８（ａ）及び図９（ａ）はそれぞれ利得領域の断面構成を示し、図６（ｂ）、図７（ｂ）、図８（ｂ）及び図９（ｂ）はそれぞれ、図６（ａ）、図７（ａ）、図８（ａ）及び図９（ａ）と対応する共振器端面近傍の断面構成を示す。
【００６０】
まず、図３（ａ）に示すように、例えばｎ型ＧａＡｓよりなるｎ型基板２０１上に、例えばｎ型ＧａＡｓよりなるｎ型バッファ層２０２、例えばｎ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｎ型クラッド層２０３、例えばＧａＡｓ層とＡｌＧａＡｓ層とが積層されてなる活性層２０４、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第１クラッド層２０５、例えばｐ型ＧａＩｎＰよりなるエッチングストップ層２０６、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第２クラッド層２０７、例えばｐ型ＧａＩｎＰよりなるｐ型中間層２０８、及び例えばｐ型ＧａＡｓよりなるｐ型コンタクト層２０９を例えばＭＯＣＶＤ法を用いて順次形成する。
【００６１】
尚、本実施形態では、各クラッド層２０３、２０５及び２０７における（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐの組成を、ｘ＝０．７、ｙ＝０．５に設定した。
【００６２】
次に、図３（ｂ）に示すように、図３（ａ）に示す工程で形成された積層半導体構造における赤色レーザ素子形成領域に位置する部分を、フォトリソグラフィ技術及びウェットエッチング技術を用いて除去し、それによって赤外レーザ素子用積層半導体構造２１０を形成する。ここで、Ｐを含む半導体層のエッチングには塩酸系のエッチャントを用いると共にＡｓを含む半導体層のエッチングには硫酸系のエッチャントを用いることによって、エッチング選択性を向上させ、それによりｎ型基板２０１における赤色レーザ素子形成領域に位置する部分が露出するまでエッチングを行った。
【００６３】
尚、図３（ａ）に示す工程で、例えばｎ型バッファ層２０２又はｎ型クラッド層２０３等の結晶成長中に５μｍ程度以上の大きさのパーティクルが付着した場合、図３（ｂ）に示す工程又はその後の工程におけるフォトリソグラフィ工程で形成されたレジストマスクが赤外レーザ素子形成領域のうちパーティクルが生じた部分を被覆できなくなる場合がある。この場合、図３（ｂ）に示す工程又はその後の工程におけるエッチングによってパーティクルが除去され、当該除去箇所に浸入したエッチャントによって赤外レーザ素子用積層半導体構造２１０もエッチング除去される結果、エッチング面方位の壁面を有するホールが例えばｎ型バッファ層２０２又はｎ型基板２０１に到達する深さまで形成されてしまう。すなわち、当該ホールは、パーティクルがレジストマスクによって被覆できない大きさを持つ場合に形成される。
【００６４】
次に、図４に示すように、赤色レーザ素子形成領域のｎ型基板２０１の露出表面の上及び赤外レーザ素子用積層半導体構造２１０の上に、例えばｎ型ＧａＡｓよりなるｎ型バッファ層２１２、例えばｎ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｎ型クラッド層２１３、例えばＧａＩｎＰ層とＡｌＧａＩｎＰ層とが積層されてなる活性層２１４、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第１クラッド層２１５、例えばｐ型ＧａＩｎＰよりなるエッチングストップ層２１６、例えばｐ型（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐ（０＜ｘ＜１、０＜ｙ＜１）よりなるｐ型第２クラッド層２１７、例えばｐ型ＧａＩｎＰよりなるｐ型中間層２１８、及び例えばｐ型ＧａＡｓよりなるｐ型コンタクト層２１９を例えばＭＯＣＶＤ法を用いて順次形成する。
【００６５】
尚、本実施形態では、各クラッド層２１３、２１５及び２１７における（Ａｌx Ｇａ1-x ）y Ｉｎ1-y Ｐの組成を、ｘ＝０．７、ｙ＝０．５に設定した。
【００６６】
次に、図５（ａ）に示すように、図４に示す工程で形成された積層半導体構造における赤外レーザ素子形成領域に位置する部分（つまり赤外レーザ素子用積層半導体構造２１０の上に形成されている部分）を、フォトリソグラフィ技術及びウェットエッチング技術を用いて除去し、それによって赤色レーザ素子用積層半導体構造２２０を形成する。ここで、赤色レーザ素子用積層半導体構造２２０を構成する各半導体層は、Ｐ及びＡｓを含む半導体層であるため、エッチャントとして塩酸系のエッチャント及び硫酸系のエッチャントを用いる。また、このとき、赤外レーザ素子１１０と赤色レーザ素子１２０とを電気的に分離するために、赤外レーザ素子用積層半導体構造２１０と赤色レーザ素子用積層半導体構造２２０との間に分離溝２３０を形成する。また、このとき、各積層半導体構造２１０及び２２０のそれぞれと基板端部との間にも溝（以下、当該溝も含めて分離溝２３０と称する）を形成する。
【００６７】
尚、図４に示す工程で、例えばｎ型バッファ層２１２又はｎ型クラッド層２１３等の結晶成長中に５μｍ程度以上の大きさのパーティクルが付着した場合、図５（ａ）に示す工程又はその後の工程におけるフォトリソグラフィ工程で形成されたレジストマスクが赤色レーザ素子形成領域のうちパーティクルが生じた部分を被覆できなくなる場合がある。この場合、図５（ａ）に示す工程又はその後の工程におけるエッチングによってパーティクルが除去され、当該除去箇所に浸入したエッチャントによって赤色レーザ素子用積層半導体構造２２０もエッチング除去される結果、エッチング面方位の壁面を有するホールが例えばｎ型バッファ層２１２又はｎ型基板２０１に到達する深さまで形成されてしまう。すなわち、当該ホールは、パーティクルがレジストマスクによって被覆できない大きさを持つ場合に形成される。
【００６８】
さらに、上記のように、図５（ａ）に示す工程において、図４に示す工程で形成された積層半導体構造における赤外レーザ素子用積層半導体構造２１０の上に形成されている部分をエッチングにより除去する際には、赤外レーザ素子用積層半導体構造２１０がエッチングされないように、選択性の高いエッチャントを用いる。しかしながら、当該エッチング時点まで赤外レーザ素子用積層半導体構造２１０中に例えば５μｍ程度以上の大きさのパーティクルが存在している場合において当該パーティクルが上記エッチングによって除去されると、当該除去箇所に浸入したエッチャントによって、赤色レーザ素子用積層半導体構造２２０と同じ材料からなる赤外レーザ素子用積層半導体構造２１０もエッチング除去される。その結果、図５（ａ）に示すように、赤外レーザ素子用積層半導体構造２１０中に、エッチング面方位の壁面を有するホール２３１が例えばｎ型基板２０１に到達する深さまで形成されてしまう。
【００６９】
次に、赤外レーザ素子用積層半導体構造２１０及び赤色レーザ素子用積層半導体構造２２０のそれぞれの上に例えばＳｉＯ2 膜（図示省略）を形成した後、当該ＳｉＯ2 膜をフォトリソグラフィ技術及びドライエッチング技術を用いてパターニングすることによって、赤外レーザ素子１１０及び赤色レーザ素子１２０のそれぞれにおけるストライプ形状のリッジ状導波路形成領域及びその両側の支持部形成領域を覆うマスクパターン（図示省略）を形成する。続いて、当該マスクパターンを用いて、赤外レーザ素子のｐ型コンタクト層２０９、ｐ型中間層２０８及びｐ型第２クラッド層２０７、並びに赤色レーザ素子のｐ型コンタクト層２１９、ｐ型中間層２１８及びｐ型第２クラッド層２１７を、それぞれｐ型エッチングストップ層２０６及びｐ型エッチングストップ層２１６に達するまでエッチングすることによって、図５（ｂ）に示すように、赤外レーザ素子のリッジ状導波路２５０、その両側に位置する支持部２５１及び２５２、並びに赤色レーザ素子のリッジ状導波路２６０、その両側に位置する支持部２６１及び２６２を形成する。
【００７０】
尚、本実施形態では、図５（ｂ）に示すエッチング工程を、例えば誘導結合型プラズマ又は反応性イオンプラズマを用いたドライエッチングと、ウェットエッチングとを併用して実施した。
【００７１】
次に、利得領域の断面図である図６（ａ）及び共振器端面近傍の断面図である図６（ｂ）に示すように、フォトリソグラフィ技術及びウェットエッチング技術を用いて、支持部２５１及び２５２のそれぞれの全体並びにリッジ状導波路２５０の共振器端面近傍部分において上記ＳｉＯ2 膜及びｐ型コンタクト層２０９を除去すると共に支持部２６１及び２６２のそれぞれの全体並びにリッジ状導波路２６０の共振器端面近傍部分において上記ＳｉＯ2 膜及びｐ型コンタクト層２１９を除去する。尚、リッジ状導波路２５０及び２６０の共振器端面近傍部分における上記ＳｉＯ2 膜並びにｐ型コンタクト層２０９及び２１９の除去は、共振器端面から共振器方向（リッジ状導波路２５０及び２６０が延びる方向）に例えば２０μｍの範囲に亘って行う。また、上記ＳｉＯ2 膜については例えばフッ酸系のエッチャントにより除去し、ｐ型コンタクト層２０９及び２１９については例えば硫酸系のエッチャントにより除去する。
【００７２】
本実施形態において、図６（ｂ）に示すように、共振器端面近傍のｐ型コンタクト層２０９及び２１９を除去するのは、レーザ発振時における共振器端面での発熱に起因するレーザ素子の損傷を防止するためであって、共振器端面形成のためのへき開の精度を考慮すると、共振器端面から共振器方向に少なくとも５μｍの範囲に亘ってｐ型コンタクト層２０９及び２１９を除去する必要がある。しかしながら、ｐ型コンタクト層２０９及び２１９を除去しすぎると、抵抗上昇に起因してレーザ素子の電流−光出力特性のしきい値等が変動を起こす恐れがある。そこで、このような特性変動を抑制するためには、ｐ型コンタクト層２０９及び２１９の除去幅を共振器端面から共振器方向に８０μｍ以内に抑えることが望ましい。
【００７３】
また、本実施形態において、図６（ａ）及び（ｂ）に示すように、支持部２５１及び２５２の全体においてｐ型コンタクト層２０９及び２１９を除去するのは、以下の理由による。すなわち、次工程でｐ型コンタクト層２０９及び２１９を構成するｐ型ＧａＡｓ上に電流ブロック層となるｎ型ＡｌＩｎＰ層を成長させた場合、当該電流ブロック層の結晶性が劣化して表面モフォロジーが悪化する。その結果、当該電流ブロック層をパターニングするためのフォトリソフラフィー工程でのアライメント精度が低下するので、これを防ぐために支持部２５１及び２５２の全体においてｐ型コンタクト層２０９及び２１９を除去する。
【００７４】
次に、利得領域の断面図である図７（ａ）及び共振器端面近傍の断面図である図７（ｂ）に示すように、ｎ型基板２０１の全面上において、例えばｎ型ＡｌＩｎＰ層とｐ型ＧａＡｓ層とが積層されてなる電流ブロック層２３２を、リッジ状導波路２５０及び２６０の利得部分に残存するＳｉＯ2 膜（図示省略）をマスクとして、選択的に成長させる。このとき、先に述べたように、リッジ状導波路２５０及び２６０の共振器端面近傍部分では上記ＳｉＯ2 膜マスクを除去しているので、図７（ｂ）に示すように、リッジ状導波路２５０及び２６０の共振器端面近傍部分の上には電流ブロック層２３２が形成される。また、このとき、図７（ａ）に示すように、電流ブロック層２３２はその形成領域内に位置するホール２３１の内部にも形成される。
【００７５】
続いて、リッジ状導波路２５０及び２６０の利得部分に残存するＳｉＯ2 膜を、例えばフッ酸系のエッチャントを用いて除去する。
【００７６】
次に、利得領域の断面図である図８（ａ）及び共振器端面近傍の断面図である図８（ｂ）に示すように、フォトリソグラフィ及びエッチングを用いて、電流ブロック層２３２における分離溝２３０（装置両端の溝を含む）及びその近傍に形成されている部分を除去する。ここで、電流ブロック層２３２を構成するｎ型ＡｌＩｎＰ層及びｐ型ＧａＡｓ層の除去には例えば塩酸系のエッチャント及び硫酸系のエッチャントを用いる。
【００７７】
次に、利得領域の断面図である図９（ａ）及び共振器端面近傍の断面図である図９（ｂ）に示すように、電流ブロック層２３２の上を含むｎ型基板２０１の全面上に例えば厚さ０．４μｍのＳｉＯ2 膜からなるリーク防止層２３３を形成する。続いて、フォトリソグラフィ及びエッチングを用いて、リッジ状導波路２５０及び２６０のそれぞれの上並びにそれらの近傍に形成されているリーク防止層２３３と、共振器端面近傍部分に形成されているリーク防止層２３３とを除去する。言い換えると、リッジ状導波路２５０及び２６０の近傍並びに共振器端面近傍の電流ブロック層２３２はリーク防止層２３３によって覆われずに露出している。ここで、リーク防止層２３３を構成するＳｉＯ2 膜の除去には例えばフッ酸系のエッチャントを用いる。また、リッジ状導波路２５０及び２６０のそれぞれの上並びにそれらの近傍に形成されているリーク防止層２３３の除去は、リッジ状導波路２５０及び２６０のそれぞれの端から両側方に例えば５μｍの範囲に亘って行う。但し、支持部２５１及び２５２並びに支持部２６１及び２６２のそれぞれの上にはリーク防止層２３３が残存するようにリーク防止層２３３のパターニングを行う。また、共振器端面近傍部分に形成されているリーク防止層２３３の除去は、共振器端面から共振器方向に例えば５μｍの範囲に亘って行う。
【００７８】
尚、本実施形態においては、図９（ａ）に示すように、リーク防止層２３３の形成領域においては、電流ブロック層２３２が形成されていない分離溝２３０及びその近傍にもリーク防止層２３３が形成されていると共に、電流ブロック層２３２が形成されているホール２３１内にもリーク防止層２３３が形成されている。
【００７９】
最後に、図示は省略しているが、各積層半導体構造２１０及び２２０が形成されているｎ型基板２０１の表面にｐ側電極を形成すると共に、ｎ型基板２０１の裏面にｎ側電極を形成する。
【００８０】
以上に説明したように、本実施形態によれば、多数のエッチング履歴を経て同一基板上に形成されるモノリシック多波長レーザ装置において、以下のような効果を得ることができる。すなわち、リッジ状導波路２５０及び２６０の両側壁及びその周囲等に形成された電流ブロック層２３２上にリーク防止層２３３が形成されているため、各レーザ素子となる半導体層の結晶成長中に生じたパーティクルが多数のエッチング履歴においてエッチングされることに起因して半導体層にホール２３１が生じた場合にも、当該ホール２３１内にリーク防止層２３３を形成することができる。従って、当該ホール２３１が仮に基板２０１まで達しているような場合において当該ホール２３１内に電流ブロック層２３２が形成され、その後に基板表面側電極（ｐ側電極）が形成されたとしても、当該基板表面側電極と電流ブロック層２３２とはリーク防止層２３３によって絶縁されているため、基板表面側電極と基板裏面側電極（ｎ側電極）との間でショート不良が生じることを防止できる。すなわち、本実施形態の半導体レーザ装置によると、電流ブロック層２３２上にリーク防止層２３３を形成するという簡単な構成によって、結晶成長中に生じたパーティクルがエッチングされることに起因するショート不良を防止できるので、低コストで高歩留まりを実現できるモノリシック多波長半導体レーザ装置を実現することができる。
【００８１】
尚、本実施形態において、各レーザ素子の高さと同程度の深さを持つホール２３１内をリーク防止層２３３によって十分に被覆して上記効果を得るためには、電流ブロック層２３２上に形成されるリーク防止層２３３の厚さは、少なくとも０．１μｍ以上であることが好ましい。但し、リーク防止層２３３から電流ブロック層２３２へのストレスの増大を抑制するために、リーク防止層２３３の厚さは５μｍ以下であることが好ましい。
【００８２】
また、本実施形態において、リーク防止層２３３としてＳｉＯ2 膜を用いたが、基板表面側電極と電流ブロック層２３３とを電気的に十分に絶縁して上記効果が得られれば、リーク防止層２３３の材料は特に限定されるものではない。具体的には、リーク防止層２３３として、例えば３．０×１０3 Ω・ｍ以上の抵抗率を持つ材料であるＳｉ、ＳｉＮ、ＳｉＯ2 、ＴｉＯ2 、Ｔａ2 Ｏ5 、ＮｂＯ若しくは水素化アモルファスＳｉからなる単層膜又はこれらの単層膜が２つ以上積層された多層膜等を用いることができる。
【００８３】
また、本実施形態において、電流ブロック層２３２として、ｎ型ＡｌＩｎＰ層とｐ型ＧａＡｓ層との積層体を用いたが、これに代えて、例えばｎ型ＡｌＩｎＰ層とｐ型ＧａＡｓ層とｎ型ＧａＡｓ層との積層体を用いてもよい。
【００８４】
また、本実施形態において、リッジ状導波路２５０及び２６０のそれぞれの端から両側方（支持部２５１、２５２、２６１及び２６２のそれぞれに向かう方向）に例えば５μｍの範囲に亘ってリーク防止層２３３を除去した。すなわち、リーク防止層２３３から電流ブロック層２３２へのストレスを低減して各レーザ素子の信頼性劣化を防止するためには、少なくともリッジ状導波路２５０及び２６０のそれぞれの上面及び両側壁のリーク防止層２３３を除去する必要があり、好ましくはリッジ状導波路２５０及び２６０のそれぞれの端から両側方に少なくとも１μｍの範囲に亘ってリーク防止層２３３を除去すべきである。但し、結晶成長中にランダムに生じたパーティクルがエッチングされることに起因するショート不良を防止できるという本実施形態の効果を確実に得るためには、リッジ状導波路２５０及び２６０のそれぞれの端から両側方に１０μｍの範囲を超えてリーク防止層２３３を除去すべきではない。
【００８５】
また、本実施形態において、共振器端面近傍部分に形成されているリーク防止層２３３を除去しているが、これによって各レーザ素子の共振器端面を形成するためのへき開を容易に行うことができる。また、本実施形態では共振器端面近傍部分に形成されているリーク防止層２３３の除去を、共振器端面から共振器方向に５μｍの範囲に亘って行った。すなわち、上記へき開を容易に行うことができるという効果を確実に得るためには、共振器端面（へき開前においては正確には共振器端面を形成しようとする位置）から共振器方向に少なくとも５μｍの範囲に亘って、リーク防止層２３３を除去すべきである。但し、結晶成長中にランダムに生じたパーティクルがエッチングされることに起因するショート不良を防止できるという本実施形態の効果を確実に得るためには、共振器端面（同上）から共振器方向に２０μｍの範囲を超えてリーク防止層２３３を除去すべきではない。
【００８６】
また、本実施形態において、リーク防止層２３３の形成領域においては、電流ブロック層２３２が形成されていない分離溝２３０及びその近傍にもリーク防止層２３３を形成したが、これによると、次のような効果が得られる。すなわち、各レーザ素子形成後に分離溝２３０にはんだが流入した場合にも、分離溝２３０がリーク防止層２３３によって覆われているため、各レーザ素子の特性劣化を防止できる。
【００８７】
また、本実施形態において、赤外レーザ素子用の各クラッド層２０３、２０５及び２０７並びに赤色レーザ素子用の各クラッド層２１３、２１５及び２１７として、ＡｌＧａＩｎＰ系材料を用いたが、これに代えて、ＧａＡｓ系材料を用いてもよい。
【産業上の利用可能性】
【００８８】
以上に説明したように、本発明は、互いに発振波長が異なる複数の半導体レーザ素子からなるモノリシック構造を持つ多波長型の半導体レーザ装置及びその製造方法に関し、特に記録用光ディスク装置等に適用した場合、赤外レーザ素子及び赤色レーザ素子をモノリシックに形成する際にエッチング履歴に起因してレーザ素子内部に生じた基板へ到達するホールを介したショート不良を防止でき、それによって低コスト及び高歩留まりを実現できるので、非常に有用である。
【図面の簡単な説明】
【００８９】
【図１】図１は本発明の一実施形態に係る半導体レーザ装置の構造を示した斜視図である。
【図２】図２（ａ）は図１におけるＡ−Ａ’線の断面図であり、図２（ｂ）は図１におけるＢ−Ｂ’線の断面図である。
【図３】図３（ａ）及び（ｂ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の各工程を示す断面図である。
【図４】図４は本発明の一実施形態に係る半導体レーザ装置の製造方法の一工程を示す断面図である。
【図５】図５（ａ）及び（ｂ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の各工程を示す断面図である。
【図６】図６（ａ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の一工程を示す利得領域の断面図であり、図６（ｂ）は当該工程を示す共振器端面近傍の断面図である。
【図７】図７（ａ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の一工程を示す利得領域の断面図であり、図７（ｂ）は当該工程を示す共振器端面近傍の断面図である。
【図８】図８（ａ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の一工程を示す利得領域の断面図であり、図８（ｂ）は当該工程を示す共振器端面近傍の断面図である。
【図９】図９（ａ）は本発明の一実施形態に係る半導体レーザ装置の製造方法の一工程を示す利得領域の断面図であり、図９（ｂ）は当該工程を示す共振器端面近傍の断面図である。
【図１０】図１０（ａ）及び（ｂ）は従来の半導体レーザ装置の製造方法の各工程を示す断面図である。
【図１１】図１１（ａ）及び（ｂ）は従来の半導体レーザ装置の製造方法の各工程を示す断面図である。
【図１２】図１２（ａ）及び（ｂ）は従来の半導体レーザ装置の製造方法の各工程を示す断面図である。
【図１３】図１３（ａ）及び（ｂ）は従来の半導体レーザ装置の製造方法における問題点を説明するための図である。
【符号の説明】
【００９０】
１０１、２０１    基板
１０２、２０２    ｎ型バッファ層
１０３、２０３    ｎ型クラッド層
１０４、２０４    活性層
１０５、２０５    Ｐ型第１クラッド層
１０６、２０６    エッチングストップ層
１０７、２０７    ｐ型第２クラッド層
１０８、２０８    ｐ型中間層
１０９、２０９    ｐ型コンタクト層
１１０、２１０    赤外レーザ素子
１１２、２１２    ｎ型バッファ層
１１３、２１３    ｎ型クラッド層
１１４、２１４    活性層
１１５、２１５    ｐ型第１クラッド層
１１６、２１６    エッチングストップ層
１１７、２１７    ｐ型第２クラッド層
１１８、２１８    ｐ型中間層
１１９、２１９    ｐ型コンタクト層
１２０、２２０    赤色レーザ素子
１３０、２３０    分離溝
１３１、２３１    ホール
１３２、２３２    電流ブロック層
１３３、２３３    リーク防止層
１５０、２５０    リッジ状導波路
１５１、１５２、２５１、２５２    支持部
１６０、２６０    リッジ状導波路
１６１、１６２、２６１、２６２    支持部
【図１】
2007294732.tif 000003
【図２】
2007294732.tif 000004
【図３】
2007294732.tif 000005
【図４】
2007294732.tif 000006
【図５】
2007294732.tif 000007
【図６】
2007294732.tif 000008
【図７】
2007294732.tif 000009
【図８】
2007294732.tif 000010
【図９】
2007294732.tif 000011
【図１０】
2007294732.tif 000012
【図１１】
2007294732.tif 000013
【図１２】
2007294732.tif 000014
【図１３】
2007294732.tif 000015