(57)【要約】【課題】電源投入時の電源電圧の立ち上り時間を監視することができる半導体装置（１）を提供すること。【解決手段】本発明の半導体装置（１）は、電極パッド（４−ｊ）（ｊは１以上の整数）と、内部回路（２）と、監視部（１０）とを具備している。前記電極パッド（４−ｊ）には、入力電源（３−ｊ）により電源電圧が供給される。前記内部回路（２）には、前記電源電圧が内部電源電圧（Ｖｊ）として供給される。前記内部回路（２）は、前記内部電源電圧（Ｖｊ）が動作電圧（Ｖｊｔｙｐ（Ｖｊｍｉｎ））であるときに動作する。前記監視部（１０）は、設定電圧（Ｖｊｓｔ）から、前記設定電圧（Ｖｊｓｔ）よりも高い前記動作電圧（Ｖｊｔｙｐ（Ｖｊｍｉｎ））まで前記内部電源電圧（Ｖｊ）が変化するときの立ち上り時間（ｔｊ）を監視する。【選択図】図１
2007333455.tif 000002
【特許請求の範囲】
【請求項１】
入力電源により電源電圧が供給される電極パッドと、
前記電源電圧が内部電源電圧として供給され、前記内部電源電圧が動作電圧であるときに動作する内部回路と、
設定電圧から、前記設定電圧よりも高い前記動作電圧まで前記内部電源電圧が変化するときの立ち上り時間を監視する監視部と
を具備する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記監視部は、
前記内部電源電圧が前記設定電圧以上であるときに測定開始信号を出力する測定開始用コンパレータと、
前記内部電源電圧が前記動作電圧以上であるときに測定終了信号を出力する測定終了用コンパレータと、
前記測定開始信号を入力してから、前記測定終了信号を入力するまでの前記立ち上り時間を監視する監視制御部と
を具備する半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記測定終了用コンパレータは、前記内部電源電圧が、前記動作電圧として動作最低電圧以上であるときに前記測定終了信号を出力する
半導体装置。
【請求項４】
請求項２又は３に記載の半導体装置において、
前記監視制御部は、
前記測定開始信号を入力したときに、前記立ち上り時間のカウントを開始するカウンタと、
前記測定終了信号を入力したときに、前記カウンタによるカウントを終了するように、前記カウンタを制御するカウンタ制御部と、
前記カウンタがカウントしたときのカウント値と、設定カウント値とを比較し、その結果を監視結果として出力する時間比較部と
を具備する半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記時間比較部は、
前記カウント値が前記設定カウント値以内であるときに、前記内部電源電圧の立ち上がり時間が所望の値以下である旨を表す正常情報を前記監視結果として出力し、
前記カウント値が前記設定カウント値を超えるときに、前記内部電源電圧の立ち上がり時間が前記所望の値以下ではない旨を表す異常情報を前記監視結果として出力する
半導体装置。
【請求項６】
請求項４又は５に記載の半導体装置において、
前記内部回路には、ｎ個（ｎは１以上の整数である）の前記入力電源により、それぞれｎ個の前記電極パッドを介してｎ個の前記内部電源電圧が供給され、
前記監視部は、
それぞれ前記ｎ個の内部電源電圧が供給され、前記測定開始用コンパレータと前記測定終了用コンパレータとを含むｎ個の電圧比較部と、
第ｊ選択信号（ｊは、１≦ｊ≦ｎを満たす整数である）に応じて、前記ｎ個の電圧比較部のうちの第ｊ電圧比較部を選択するセレクタと
を更に具備し、
前記監視制御部は、前記第ｊ電圧比較部からの前記測定開始信号を入力してから、前記第ｊ電圧比較部からの前記測定終了信号を入力するまでの前記立ち上り時間を監視する
半導体装置。
【請求項７】
請求項４又は５に記載の半導体装置において、
前記内部回路には、２個の前記入力電源により、それぞれ２個の前記電極パッドを介して２個の前記内部電源電圧が供給され、
前記監視部は、
それぞれ前記２個の内部電源電圧が供給され、前記測定開始用コンパレータと前記測定終了用コンパレータとを含む２個の電圧比較部
を更に具備し、
前記カウンタは、前記２個の電圧比較部のいずれか一方の電圧比較部から前記測定開始信号を入力したときに、前記立ち上り時間のカウントを開始し、
前記カウンタ制御部は、前記２個の電圧比較部からそれぞれ２個の前記測定終了信号を入力したときに、前記カウンタによるカウントを終了するように、前記カウンタを制御する
半導体装置。
【請求項８】
請求項４〜７のいずれかに記載の半導体装置において、
前記監視部は、
周期的なクロック信号を出力するクロック発生回路
を更に具備し、
前記カウンタは、前記クロック信号を前記立ち上り時間としてカウントする
半導体装置。
【請求項９】
請求項１〜８のいずれかに記載の半導体装置において、
前記監視部は、テストモード信号に応じて、前記立ち上り時間を監視する
半導体装置。
【請求項１０】
請求項３又は４に記載の半導体装置において、
結果出力用電極パッドを更に具備し、
前記時間比較部は、
前記監視結果を出力装置に前記結果出力用電極パッドを介して出力する
半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記出力装置は、前記監視結果を音により出力する警報装置である
半導体装置。
【請求項１２】
請求項１０に記載の半導体装置において、
前記出力装置は、前記監視結果を表示する表示装置である
半導体装置。
【請求項１３】
半導体装置と、
電源電圧を前記半導体装置に供給する入力電源とを具備し、
前記半導体装置は、
前記電源電圧が供給される電極パッドと、
前記電源電圧が内部電源電圧として供給され、前記内部電源電圧が動作電圧であるときに動作する内部回路と、
設定電圧から、前記設定電圧よりも高い前記動作電圧まで前記内部電源電圧が変化するときの立ち上り時間を監視する監視部と
を具備する半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を監視する半導体装置に関する。
【背景技術】
【０００２】
半導体ウェハーには、半導体チップである複数の半導体装置が行列上に形成される。複数の半導体装置の各々には、目的とする機能を実現する内部回路と、その内部回路に接続される電極パッドとが形成されている。例えば、半導体装置が生産された後、その内部回路に対して電気的特性確認試験が行なわれる。
【０００３】
電気的特性確認試験は、プローブテストを含んでいる。プローブテストでは、半導体装置の電極パッドに接続された外部端子にプローブを設けて、測定器（テスター、ストレージオシロスコープ）により測定する。プローブテストの一つとして、電源電圧の監視が挙げられる。電源電圧の監視としては、［Ａ］単に電源電圧を監視する技術と、［Ｂ］電源投入時の電源電圧の立ち上り時間を監視する技術とが例示される。
【０００４】
ここで、上記［Ａ］の技術を実現する一般的な技術を紹介する。
【０００５】
実開平３−６８０７８号公報に電圧監視装置が記載されている（特許文献１）。電圧監視装置は、監視対象の電圧の異常を検出する。この電圧監視装置は、前記電圧をデジタルデータに変換するアナログ／デジタルコンバータと、所定の電圧データを記憶するメモリと、前記デジタルデータと前記電圧データとを比較する手段とを備え、その比較結果により前記電圧の異常を検出すべく構成していることを特徴としている。
【０００６】
実開平３−１１３９３６号公報に監視制御装置が記載されている（特許文献２）。監視制御装置は、監視対象から検出され、信号入力手段を介して入力したアナログ量をアナログ／ディジタル変換手段にてディジタル量に変換し、このディジタル量に基づいて監視対象を監視する。監視制御装置は、各手段の電源となる電源装置を備えている。電源装置の二次側出力は信号入力手段の入力側と接続される。監視制御装置は、更に、警報を発する警報手段と、電源装置の二次側電圧の許容範囲を示す基準値を供給する基準値供給手段と、アナログ／ディジタル変換手段から得られた電源装置の二次側電圧のディジタル値が基準値供給手段から得られた基準値の範囲内であるか否かを判定する判定手段と、判定手段により電源装置の二次側電圧のディジタル値が基準値の範囲外であると判定されたときに警報手段を作動させる制御手段とを備えていることを特徴としている。
【０００７】
次に、上記［Ｂ］の技術について説明する。
【０００８】
入力電源により電源電圧が半導体装置の電極パッドに供給される。このとき、半導体装置の内部回路には、電源電圧が内部電源電圧として供給される。内部回路は、内部電源電圧が動作電圧であるときに動作する。プローブテストにより電源投入時の電源電圧の立ち上り時間を監視する場合、上記の電極パッドに対応する位置として、入力電源と電極パッドとを接続する信号線にプローブを設ける。測定器は、入力電源により信号線に印加される電源電圧をプローブにより測定する。上記［Ｂ］の技術では、電源投入時の電源電圧の立ち上り時間を監視することにより、半導体装置における不具合を判定することができる。
【０００９】
【特許文献１】実開平３−６８０７８号公報
【特許文献２】実開平３−１１３９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記［Ｂ］の技術では、上述のように、プローブテストにより、電源投入時の電源電圧の立ち上り時間を監視する。しかし、プローブテストにより測定される電源電圧は、半導体装置の内部回路に供給される内部電源電圧ではなく、信号線に印加される電源電圧である外部端子電圧である。半導体装置の内部の電圧降下や配線等の影響により、内部電源電圧と外部端子電圧が同一の電圧とは限らない。このため、プローブテストにより、電源投入時に電源電圧の立ち上り時間を監視するために、外部端子電圧を測定しても、内部電源電圧を測定したことにはならない。
【００１１】
また、上記［Ｂ］の技術では、プローブテストを実施するために、電源の他に、プローブと測定器とを用意しなければならない。
【００１２】
また、上記［Ｂ］の技術では、プローブテストは、半導体装置が生産された後に実施することができるが、半導体装置が出荷された後ではプローブテストを実施することが困難である。例えば、半導体装置が生産された後にプローブテストを実施したとき、半導体装置における不具合を判定することができる。しかし、半導体装置が出荷された後に、半導体装置に不具合が発生した場合、プローブテストを実施するまで、不具合の原因を追究することが困難である。このように、リアルタイムで不具合の原因を追究できない。
【課題を解決するための手段】
【００１３】
以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明の半導体装置（１）は、電極パッド（４−ｊ）（ｊは１以上の整数）と、内部回路（２）と、監視部（１０）とを具備している。
前記電極パッド（４−ｊ）には、入力電源（３−ｊ）により電源電圧が供給される。
前記内部回路（２）には、前記電源電圧が内部電源電圧（Ｖｊ）として供給される。前記内部回路（２）は、前記内部電源電圧（Ｖｊ）が動作電圧（Ｖｊｔｙｐ（Ｖｊｍｉｎ））であるときに動作する。
前記監視部（１０）は、設定電圧（Ｖｊｓｔ）から、前記設定電圧（Ｖｊｓｔ）よりも高い前記動作電圧（Ｖｊｔｙｐ（Ｖｊｍｉｎ））まで前記内部電源電圧（Ｖｊ）が変化するときの立ち上り時間（ｔｊ）を監視する。
【発明の効果】
【００１５】
本発明の半導体装置は、上記の構成により、電源投入時の内部電源電圧の立ち上り時間を測定する。これにより、本発明では、プローブと測定器とを用意する必要はない。このため、本発明では、半導体装置が生産された後でも、半導体装置が出荷された場合でも、電源投入時の内部電源電圧の立ち上り時間を測定することができる。そこで、半導体装置に不具合が発生した場合、不具合の原因をリアルタイムで追究することができる。
【発明を実施するための最良の形態】
【００１６】
以下に添付図面を参照して、本発明の半導体装置について詳細に説明する。
【００１７】
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置に適用される半導体システムの構成を示している。半導体システムは、コンピュータであり、半導体装置１と、ｎ個の入力電源３−１〜３−ｎ（ｎは１以上の整数）と、テスト回路電源５と、出力装置９と、制御部１５とを具備している。出力装置９は、音を発する警報装置、又は、表示装置である。
半導体装置１は、内部回路２と、ｎ個の電極パッド４−１〜４−ｎと、テスト実施用電極パッド６と、選択用電極パッド７と、結果出力用電極パッド８と、監視部１０とを具備している。
【００１８】
制御部１５は、ｎ個の信号線を介してｎ個の入力電源３−１〜３−ｎに接続され、信号線を介してテスト回路電源５に接続され、信号線を介して結果出力用電極パッド８に接続されている。
ｎ個の電極パッド４−１〜４−ｎは、それぞれｎ個の信号線を介してｎ個の入力電源３−１〜３−ｎに接続され、半導体装置１内で内部回路２と監視部１０とに接続されている。
テスト実施用電極パッド６は、信号線を介してテスト回路電源５に接続され、半導体装置１内で監視部１０に接続されている。
選択用電極パッド７は、半導体装置１内で監視部１０に接続されている。
結果出力用電極パッド８は、信号線を介して出力装置９に接続され、半導体装置１内で監視部１０に接続されている。
【００１９】
制御部１５は、例えばコンピュータプログラムにより動作し、通常動作モード、又は、テストモードを行なう。
通常動作モードは、内部回路２を動作させるものであり、例えば、半導体システムが出荷された後に制御部１５により実行される。制御部１５は、ユーザによる電源投入指示に応じて、通常動作モードを実行し、ユーザによる電源投入終了指示に応じて、通常動作モードの実行を終了する。
テストモードは、電源投入時の電源電圧の立ち上り時間を監視するものである。例えば、テストモードは、半導体装置１が生産された後に制御部１５により実行される。この場合、制御部１５は、作業者の操作に応じて、テストモードを実行する。例えば、テストモードは、半導体システムの出荷後、通常動作モードが実行されていないときに制御部１５により実行される。この場合、制御部１５は、設定された時刻にテストモードを実行する。
【００２０】
通常動作モードにおいて、制御部１５は、ｎ個の電源電圧を供給するように、ｎ個の入力電源３−１〜３−ｎを、それぞれデジタル信号により制御する。
この場合、ｎ個の入力電源３−１〜３−ｎによりｎ個の電源電圧が半導体装置１のｎ個の電極パッド４−１〜４−ｎに供給される。このとき、半導体装置１の内部回路２には、ｎ個の電源電圧が内部電源電圧Ｖ１〜Ｖｎとして供給される。内部回路２は、内部電源電圧Ｖ１〜Ｖｎがそれぞれ動作電圧Ｖ１ｔｙｐ〜Ｖｎｔｙｐであるときに動作する。
【００２１】
テストモードにおいて、制御部１５は、テストモード信号として、テスト用電源電圧を供給するように、テスト回路電源５を制御する。また、制御部１５は、上記のｎ個の電源電圧のうちの第ｊ電源電圧（ｊは、１≦ｊ≦ｎを満たす整数）を供給するように、ｎ個の入力電源３−１〜３−ｎのうちの入力電源３−ｊを制御する。同時に、制御部１５は、第ｊ選択信号を、選択用電極パッド７を介して半導体装置１の監視部１０に出力する。
この場合、テスト回路電源５によりテスト用電源電圧が半導体装置１のテスト実施用電極パッド６を介して監視部１０に供給される。また、入力電源３−ｊにより第ｊ電源電圧が半導体装置１の電極パッド４−ｊに供給される。このとき、半導体装置１の内部回路２には、第ｊ電源電圧が内部電源電圧Ｖｊとして供給される。監視部１０は、テスト用電源電圧と内部電源電圧Ｖｊと第ｊ選択信号とに応じて、設定電圧Ｖｊｓｔから、設定電圧Ｖｊｓｔよりも高い動作電圧Ｖｊｔｙｐまで内部電源電圧Ｖｊが変化するときの立ち上り時間ｔｊを監視する。監視部１０は、電源投入時の内部電源電圧Ｖｊの立ち上り時間を監視した結果を監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。出力装置９が警報装置である場合、監視結果３０が音により出力され、出力装置９が表示装置である場合、監視結果３０が表示装置に表示される。
【００２２】
監視部１０は、ｎ個の電圧比較部１１−１〜１１−ｎと、セレクタ１２と、監視制御部１３と、クロック発生回路１４とを具備している。
ｎ個の電圧比較部１１−１〜１１−ｎ、セレクタ１２、監視制御部１３、クロック発生回路１４は、テスト用電源電圧に応じて動作する。クロック発生回路１４は、テスト用電源電圧を入力しているとき、周期的なクロック信号ＣＬＫを発生し、監視制御部１３に出力する。
【００２３】
図２は、電圧比較部１１−ｊ（ｊ＝１、２、…、ｎ）の構成を示している。電圧比較部１１−ｊは、測定開始用コンパレータ２１と、測定終了用コンパレータ２２とを具備している。
【００２４】
測定開始用コンパレータ２１は、２入力と、出力とを有している。上記２入力のうちの一方の入力には、内部電源電圧Ｖｊが供給される。上記２入力のうちの他方の入力には、設定電圧Ｖｊｓｔが供給されている。上記出力は、セレクタ１２に接続されている。設定電圧Ｖｊｓｔは、例えば、動作電圧Ｖｊｔｙｐの１０％の電圧である０．１Ｖｊｔｙｐにより表される。
内部電源電圧Ｖｊが設定電圧Ｖｊｓｔ以上であるとき、測定開始用コンパレータ２１は、測定開始信号２０−ｊ−１の信号レベルをハイレベルにして、その測定開始信号２０−ｊ−１を出力する。
【００２５】
測定終了用コンパレータ２２は、２入力と、出力とを有している。上記２入力のうちの一方の入力には、内部電源電圧Ｖｊが供給される。上記２入力のうちの他方の入力には、動作電圧Ｖｊｔｙｐとして動作最低電圧Ｖｊｍｉｎが供給されている。上記出力は、セレクタ１２に接続されている。動作最低電圧Ｖｊｍｉｎは、内部回路２を動作させるために最低限必要な電圧であり、例えば、動作電圧Ｖｊｔｙｐの９０％の電圧である０．９Ｖｊｔｙｐにより表される。
内部電源電圧Ｖｊが動作最低電圧Ｖｊｍｉｎ以上であるとき、測定終了用コンパレータ２２は、測定終了信号２０−ｊ−２の信号レベルをハイレベルにして、その測定終了信号２０−ｊ−２を出力する。
【００２６】
セレクタ１２は、第ｊ選択信号に応じて、ｎ個の電圧比較部１１−１〜１１−ｎのうちの電圧比較部１１−ｊの出力を監視制御部１３に出力する。監視制御部１３は、電圧比較部１１−ｊからの測定開始信号２０−ｊ−１を入力してから、電圧比較部１１−ｊからの測定終了信号２０−ｊ−２を入力するまでの立ち上り時間ｔｊを監視する。
【００２７】
図３は、監視制御部１３の構成を示している。監視制御部１３は、カウンタ制御部３１と、カウンタ３２と、設定カウント保持部３３と、時間比較部３４とを具備している。
【００２８】
カウンタ制御部３１は、測定開始信号２０−ｊ−１のローレベルからハイレベルへの遷移に応じて、クロック信号ＣＬＫのカウントを開始するように、カウンタ３２を制御する。即ち、カウンタ３２は、上記の立ち上り時間ｔｊのカウントを開始する。カウンタ制御部３１は、測定終了信号２０−ｊ−２のローレベルからハイレベルへの遷移エッジに応じて、カウンタ３２によるクロック信号ＣＬＫのカウントを終了するように、カウンタ３２を制御する。即ち、カウンタ３２は、上記の立ち上り時間ｔｊのカウントを終了する。
【００２９】
カウンタ制御部３１は、例えば、ＲＳフリップフロップ３５と、ＡＮＤ回路３６とを具備し、この構成により実現される。
【００３０】
ＲＳフリップフロップ３５は、入力Ｒと、入力Ｓと、出力Ｑとを有している。上記入力Ｓには、測定開始信号２０−ｊ−１が入力される。上記入力Ｒには、測定終了信号２０−ｊ−２が入力される。
ＡＮＤ回路３６は、２入力と、出力とを有している。上記２入力のうちの一方の入力には、ＲＳフリップフロップ３５の出力Ｑが接続されている。上記２入力のうちの他方の入力には、クロック信号ＣＬＫが供給される。上記出力は、カウンタ３２に接続されている。
【００３１】
測定開始信号２０−ｊ−１のハイレベルへの遷移エッジに応じて、ＲＳフリップフロップ３５は、出力信号の信号レベルをハイレベルにして、その出力信号をＡＮＤ回路３６に出力する。ＲＳフリップフロップ３５の出力がハイレベルの間、ＡＮＤ回路３６はクロック信号ＣＬＫをカウンタ３２に出力し、カウンタ３２はクロック信号をカウントする。
【００３２】
測定終了信号２０−ｊ−２のハイレベルへの遷移エッジに応じて、ＲＳフリップフロップ３５は、出力信号の信号レベルをローレベルにして、その出力信号をＡＮＤ回路３６に出力する。ＲＳフリップフロップ３５の出力がローレベルになると、ＡＮＤ回路３６はクロック信号ＣＬＫのカウンタ３２への出力を停止し、カウンタ３２はクロック信号のカウントを終了する。
【００３３】
設定カウント保持部３３は、設定カウント値ｔｌｉｍｉｔを保持している。時間比較部３４は、カウンタ３２がカウントしたカウント値ｔｊと、設定カウント値ｔｌｉｍｉｔとを比較し、その結果を監視結果３０として出力する。
【００３４】
例えば、設定カウント値ｔｌｉｍｉｔを１００［ｍｓ］とする。また、クロック発生回路１４はクロック信号ＣＬＫを１［ｍｓ］間隔で出力するものとし、カウンタ３２は、１［ｍｓ］毎に１ずつカウントするものとする。
そこで、時間比較部３４は、カウント値ｔｊが１００［ｍｓ］以内であるときに、内部電源電圧Ｖｊの立ち上がり時間が所望の値ｔｌｉｍｉｔ以下である旨を表す正常情報ＯＫを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
一方、時間比較部３４は、カウント値ｔｊが１００［ｍｓ］を超えるときに、内部電源電圧Ｖｊの立ち上がり時間が所望の値ｔｌｉｍｉｔ以下ではない旨を表す異常情報ＮＧを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
【００３５】
図４は、本発明の半導体装置１に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。
【００３６】
まず、制御部１５は、テストモードを実行するために、テスト回路電源５を制御する。この場合、テスト回路電源５は、テスト用電源電圧（テストモード信号）を、テスト実施用電極パッド６を介して監視部１０に供給する。監視部１０は、テストモード信号に応じて、テストモードを実行する。このとき、監視部１０のクロック発生回路１４は、テストモード信号に応じて、クロック信号ＣＬＫを発生し、監視制御部１３に出力する。
【００３７】
次に、制御部１５は、入力電源３−ｊにより第ｊ電源電圧を半導体装置１に供給したときの内部電源電圧Ｖｊの立ち上り時間を監視するために、入力電源３−ｊを制御する。この場合、入力電源３−ｊは、第ｊ電源電圧を、電極パッド４−ｊに供給する。このとき、内部回路２には、第ｊ電源電圧が内部電源電圧Ｖｊとして供給される。また、内部電源電圧Ｖｊが監視部１０の電圧比較部１１−ｊに供給される。
【００３８】
制御部１５は、入力電源３−ｊを制御すると同時に、第ｊ選択信号を、選択用電極パッド７を介して半導体装置１の監視部１０に出力する。この場合、監視部１０のセレクタ１２は、第ｊ選択信号に応じて、電圧比較部１１−ｊの出力を監視制御部１３に出力する。
【００３９】
内部電源電圧Ｖｊが設定電圧Ｖｊｓｔよりも小さい（ｔ＜ｔ０）。この場合、電圧比較部１１−ｊの測定開始用コンパレータ２１、測定終了用コンパレータ２２は、それぞれ測定開始信号２０−ｊ−１、測定終了信号２０−ｊ−２の信号レベルをローレベルにする。
【００４０】
内部電源電圧Ｖｊが、設定電圧Ｖｊｓｔ以上であり、且つ、動作最低電圧Ｖｊｍｉｎよりも小さい（ｔ０≦ｔ）。この場合、測定開始用コンパレータ２１は、測定開始信号２０−ｊ−１の信号レベルをハイレベルにする。
測定開始信号２０−ｊ−１のハイレベルへの遷移エッジに応じて、監視制御部１３のＲＳフリップフロップ３５は、出力信号の信号レベルをハイレベルにする。ＡＮＤ回路３６は、ＲＳフリップフロップ３５からの出力信号の信号レベルがハイレベルであるときに、クロック信号ＣＬＫを出力する。カウンタ３２は、ＡＮＤ回路３６からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、１を加算していく。
【００４１】
内部電源電圧Ｖｊが動作最低電圧Ｖｊｍｉｎ以上（ｔｊ＝ｔ−ｔ０）になると、測定終了用コンパレータ２２は、測定終了信号２０−ｊ−２の信号レベルをハイレベルにする。
測定終了信号２０−ｊ−２のハイレベルへの遷移エッジに応じて、ＲＳフリップフロップ３５は、出力信号の信号レベルをローレベルにする。ＡＮＤ回路３６は、ＲＳフリップフロップ３５からの出力信号の信号レベルがローレベルであるため、クロック信号の出力を停止し、カウンタ３２は、カウントを終了する。
【００４２】
時間比較部３４は、カウンタ３２がカウントしたときのカウント値ｔｊと、設定カウント値ｔｌｉｍｉｔとを比較する。
カウント値ｔｊが設定カウント値ｔｌｉｍｉｔ以内である（ｔｊ≦ｔｌｉｍｉｔ）。この場合、時間比較部３４は、内部電源電圧Ｖｊの立ち上がり時間が所望の値ｔｌｉｍｉｔ以下である旨を表す正常情報ＯＫを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
カウント値ｔｊが設定カウント値ｔｌｉｍｉｔを超えている（ｔｊ＞ｔｌｉｍｉｔ）。この場合、時間比較部３４は、内部電源電圧Ｖｊの立ち上がり時間が所望の値ｔｌｉｍｉｔ以下ではない旨を表す異常情報ＮＧを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
【００４３】
テストモードでは、上記のｊについて１からｎまで行なわれる。
【００４４】
以上の説明により、本発明の第１実施形態による半導体装置１は、電源投入時の内部電源電圧Ｖｊの立ち上り時間を測定する。これにより、本発明では、プローブと測定器とを用意する必要はない。このため、本発明では、半導体装置１が生産された後でも、半導体装置１が出荷された場合でも、電源投入時の内部電源電圧Ｖｊの立ち上り時間を測定することができる。そこで、半導体装置１に不具合が発生した場合、不具合の原因をリアルタイムで追究することができる。
【００４５】
（第２実施形態）
本発明の第２実施形態による半導体装置１では、第１実施形態と異なる点のみ説明する。
【００４６】
図５に示されるように、半導体装置１の内部回路２に供給される内部電源電圧は、内部回路２を動作させる内部用電源電圧ＶＤＤ１０と、内部回路２に信号を入出力するための入出力用電源電圧ＶＤＤ３３とを含んでいる。この場合、前述のｎを２とし、前述の内部電源電圧Ｖ１に対する動作電圧Ｖ１ｔｙｐを内部用電源電圧ＶＤＤ１０とし、前述の内部電源電圧Ｖ２に対する動作電圧Ｖ２ｔｙｐを入出力用電源電圧ＶＤＤ３３とする。そこで、内部用電源電圧ＶＤＤ１０は、１．０［Ｖ］により表され、入出力用電源電圧ＶＤＤ３３は、３．３［Ｖ］により表されるものとする。また、前述の設定電圧Ｖ１ｓｔ、Ｖ２ｓｔは、それぞれ、内部用電源電圧ＶＤＤ１０、入出力用電源電圧ＶＤＤ３３の１０％の電圧である０．１ＶＤＤ１０、０．１ＶＤＤ３３により表される。動作最低電圧Ｖ１ｍｉｎ、Ｖ２ｍｉｎは、それぞれ、内部用電源電圧ＶＤＤ１０、入出力用電源電圧ＶＤＤ３３の９０％の電圧である０．９ＶＤＤ１０、０．９ＶＤＤ３３により表される。
【００４７】
半導体装置１では、内部回路２に内部用電源電圧ＶＤＤ１０、入出力用電源電圧ＶＤＤ３３が供給される順序（電源投入順序）については、特に規定がない場合がある。一方、内部回路２に内部用電源電圧ＶＤＤ１０と入出力用電源電圧ＶＤＤ３３とが供給されるときの時間差（電源投入時間差）については、規定がある場合がある。電源投入時間差の規定では、内部電源電圧Ｖ１、内部電源電圧Ｖ２のどちらかが先に設定電圧（０．１ＶＤＤ１０、０．１ＶＤＤ３３）に達してから、内部電源電圧Ｖ１、内部電源電圧Ｖ２の両方が動作最低電圧０．９ＶＤＤ１０、０．９ＶＤＤ３３に達するまでの時間が１００［ｍｓ］以内であることを推奨している。
【００４８】
本発明の第２実施形態による半導体装置１では、上述の電源投入時間差の規定について、テストモードを実行する。
【００４９】
図６は、本発明の第２実施形態による半導体装置１に適用される半導体システムの構成を示している。半導体システムは、ｎ個の入力電源３−１〜３−ｎに代えて、２個の入力電源３−１、３−２（ｎ＝２）を具備している。
半導体装置１は、ｎ個の電極パッド４−１〜４−ｎ、選択用電極パッド７に代えて、２個の電極パッド４−１、４−２（ｎ＝２）を具備している。
半導体装置１の監視部１０は、ｎ個の電圧比較部１１−１〜１１−ｎ、セレクタ１２に代えて、２個の電圧比較部１１−１、１１−２（ｎ＝２）を具備している。
【００５０】
図７は、監視部１０の監視制御部１３の構成を示している。監視制御部１３のカウンタ制御部３１は、例えば、ＲＳフリップフロップ３５とＡＮＤ回路３６に加えて、ＯＲ回路３７と、ＡＮＤ回路３８とを更に具備し、この構成により実現される。
【００５１】
ＯＲ回路３７は、２入力と、出力とを有している。上記２入力のうちの一方の入力には、測定開始信号２０−１−１が入力される。上記２入力のうちの他方の入力には、測定開始信号２０−２−１が入力される。上記出力は、ＲＳフリップフロップ３５の入力Ｓに接続されている。
ＡＮＤ回路３８は、２入力と、出力とを有している。上記２入力のうちの一方の入力には、測定終了信号２０−１−２が入力される。上記２入力のうちの他方の入力には、測定終了信号２０−２−２が入力される。上記出力は、ＲＳフリップフロップ３５の入力Ｒに接続されている。
【００５２】
測定開始信号２０−１−１、２０−２−１のいずれかの信号レベルがハイレベルに遷移したとき、ＯＲ回路３７は、出力信号の信号レベルをハイレベルにして、その出力信号をＲＳフリップフロップ３５に出力する。ＲＳフリップフロップ３５は、出力信号の信号レベルをハイレベルにして、その出力信号をＡＮＤ回路３６に出力する。ＲＳフリップフロップ３５の出力がハイレベルの間、ＡＮＤ回路３６はクロック信号ＣＬＫをカウンタ３２に出力し、カウンタ３２はクロック信号をカウントする。
【００５３】
測定終了信号２０−１−２、２０−２−２の信号レベルが両方ともハイレベルとなったとき、ＲＳフリップフロップ３５は、出力信号の信号レベルをローレベルにして、その出力信号をＡＮＤ回路３６に出力する。ＲＳフリップフロップ３５の出力がローレベルになると、ＡＮＤ回路３６はクロック信号ＣＬＫのカウンタ３２への出力を停止し、カウンタ３２はクロック信号のカウントを終了する。
【００５４】
設定カウント保持部３３は、設定カウント値ｔｌｉｍｉｔを保持している。例えば、電源投入時間差の規定として、設定カウント値ｔｌｉｍｉｔを１００［ｍｓ］とする。また、クロック発生回路１４はクロック信号ＣＬＫを１［ｍｓ］間隔で出力するものとし、カウンタ３２は、１［ｍｓ］毎に１ずつカウントするものとする。時間比較部３４は、カウンタ３２がカウントしたときのカウント値ｔ１２と、設定カウント値ｔｌｉｍｉｔとを比較し、その結果を監視結果３０として出力する。
【００５５】
図８は、本発明の半導体装置１に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。
【００５６】
まず、制御部１５は、テストモードを実行するために、テスト回路電源５を制御する。この場合、テスト回路電源５は、テスト用電源電圧（テストモード信号）を、テスト実施用電極パッド６を介して監視部１０に供給する。監視部１０は、テストモード信号に応じて、テストモードを実行する。このとき、監視部１０のクロック発生回路１４は、テストモード信号に応じて、クロック信号ＣＬＫを発生し、監視制御部１３に出力する。
【００５７】
次に、制御部１５は、入力電源３−１、３−２により第１、第２電源電圧をそれぞれ半導体装置１に供給したときの内部電源電圧Ｖ１、Ｖ２の立ち上り時間差を監視するために、入力電源３−１、３−２を制御する。この場合、入力電源３−１、３−２は、第１、第２電源電圧をそれぞれ電極パッド４−１、４−２に供給する。このとき、内部回路２には、第１、第２電源電圧がそれぞれ内部電源電圧Ｖ１、Ｖ２として供給される。また、内部電源電圧Ｖ１、Ｖ２がそれぞれ監視部１０の電圧比較部１１−１、１１−２に供給される。
【００５８】
内部電源電圧Ｖ１、Ｖ２がそれぞれ設定電圧Ｖ１ｓｔ、Ｖ２ｓｔよりも小さい（ｔ＜ｔ０）。この場合、電圧比較部１１−１、１１−２の測定開始用コンパレータ２１、測定終了用コンパレータ２２は、それぞれ測定開始信号２０−１−１、２０−２−１、測定終了信号２０−１−２、２０−２−２の信号レベルをローレベルにする。
【００５９】
例えば、内部電源電圧Ｖ１が、設定電圧Ｖ１ｓｔ以上であり、且つ、動作最低電圧Ｖ１ｍｉｎよりも小さい（ｔ０≦ｔ）。この場合、電圧比較部１１−１の測定開始用コンパレータ２１は、測定開始信号２０−１−１の信号レベルをハイレベルにする。
測定開始信号２０−１−１のハイレベルへの遷移に応じて、監視制御部１３のＯＲ回路３７は、出力信号の信号レベルをハイレベルにする。ＲＳフリップフロップ３５は、ＯＲ回路３７の出力レベルのハイレベルへの遷移エッジに応じて、出力信号の信号レベルをハイレベルにする。ＡＮＤ回路３６は、ＲＳフリップフロップ３５からの出力信号の信号レベルがハイレベルであるときに、クロック信号ＣＬＫを出力する。カウンタ３２は、ＡＮＤ回路３６からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、１を加算していく。
【００６０】
次に、内部電源電圧Ｖ２が、設定電圧Ｖ２ｓｔ以上であり、且つ、動作最低電圧Ｖ２ｍｉｎよりも小さい（ｔ０≦ｔ）。この場合、電圧比較部１１−２の測定開始用コンパレータ２１は、測定開始信号２０−２−１の信号レベルをハイレベルにする。
このとき、監視制御部１３のＯＲ回路３７とＲＳフリップフロップ３５は、出力信号の信号レベルを保持し、ＡＮＤ回路３６は、クロック信号ＣＬＫを出力する。カウンタ３２は、ＡＮＤ回路３６からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、１を加算していく。
【００６１】
例えば、内部電源電圧Ｖ１が動作最低電圧Ｖ１ｍｉｎ以上（ｔ１２＝ｔ−ｔ０）になると、電圧比較部１１−１の測定終了用コンパレータ２２は、測定終了信号２０−１−２の信号レベルをハイレベルにする。ここで、ＡＮＤ回路３８は、測定終了信号２０−１−２の信号レベルの変化に関係なく、出力信号の信号レベルとしてローレベルを保持している。
このとき、ＲＳフリップフロップ３５は、出力信号の信号レベルとしてハイレベルを保持し、ＡＮＤ回路３６は、クロック信号ＣＬＫを出力する。カウンタ３２は、ＡＮＤ回路３６からの出力信号の信号レベルがローレベルからハイレベルに変化するときに、１を加算していく。
【００６２】
次に、内部電源電圧Ｖ２が動作最低電圧Ｖ２ｍｉｎ以上（ｔ１２＝ｔ−ｔ０）になると、電圧比較部１１−２の測定終了用コンパレータ２２は、測定終了信号２０−２−２の信号レベルをハイレベルにする。
測定終了信号２０−１−２、２０−２−２の信号レベルが両方ともハイレベルとなったとき、監視制御部１３のＡＮＤ回路３８は、出力信号の信号レベルをハイレベルにする。ＡＮＤ回路３８の出力信号のハイレベルへの遷移エッジに応じて、ＲＳフリップフロップ３５は、出力信号の信号レベルをローレベルにする。ＡＮＤ回路３６は、ＲＳフリップフロップ３５からの出力信号の信号レベルがローレベルであるため、クロック信号ＣＬＫの出力を停止し、カウンタ３２は、カウントを終了する。
【００６３】
時間比較部３４は、カウンタ３２がカウントしたときのカウント値ｔ１２と、設定カウント値ｔｌｉｍｉｔ（１００［ｍｓ］）とを比較する。
カウント値ｔ１２が設定カウント値ｔｌｉｍｉｔ以内である（ｔ１２≦ｔｌｉｍｉｔ）。この場合、時間比較部３４は、内部電源電圧Ｖ１、Ｖ２が所望の内部電源電圧であり、電源投入時間差も所望の時間差ｔｌｉｍｉｔである旨を表す正常情報ＯＫを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
カウント値ｔ１２が設定カウント値ｔｌｉｍｉｔを超えている（ｔ１２＞ｔｌｉｍｉｔ）。この場合、時間比較部３４は、内部電源電圧Ｖ１、Ｖ２の少なくとも１つが所望の内部電源電圧ではないか、電源投入時間差が所望の時間差ｔｌｉｍｉｔ以上である旨を表す異常情報ＮＧを監視結果３０とし、結果出力用電極パッド８を介して出力装置９に出力する。
【００６４】
以上の説明により、本発明の第２実施形態による半導体装置１は、第１実施形態の効果に加えて、電源投入時間差の規定について、テストモードを実行することができる。
【００６５】
なお、本発明の半導体装置１では、内部電源電圧の立ち上りを監視しているが、内部電源電圧の立下りを監視する場合も上記の構成を用いることができる。この場合、測定開始用コンパレータ２１の入力には、設定電圧Ｖｊｓｔに代えて、動作最低電圧Ｖｊｍｉｎが供給されている。また、測定終了用コンパレータ２２の入力には、動作最低電圧Ｖｊｍｉｎに代えて、設定電圧Ｖｊｓｔが供給されている。これにより、内部電源電圧の立下りを監視することができる。
【図面の簡単な説明】
【００６６】
【図１】図１は、本発明の半導体装置１に適用される半導体システムの構成を示している。（第１実施形態）
【図２】図２は、本発明の半導体装置１の監視部１０の電圧比較部１１−ｊ（ｊ＝１、２、…、ｎ）の構成を示している。（第１実施形態）
【図３】図３は、本発明の半導体装置１の監視部１０の監視制御部１３の構成を示している。（第１実施形態）
【図４】図４は、本発明の半導体装置１に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。（第１実施形態）
【図５】図５は、本発明の半導体装置１を説明するための図である。（第２実施形態）
【図６】図６は、本発明の半導体装置１に適用される半導体システムの構成を示している。（第２実施形態）
【図７】図７は、本発明の半導体装置１の監視部１０の監視制御部１３の構成を示している。（第２実施形態）
【図８】図８は、本発明の半導体装置１に適用される半導体システムの動作として、テストモードにおける動作を示すタイミングチャートである。（第２実施形態）
【符号の説明】
【００６７】
１    半導体装置
２    内部回路
３−１〜３−ｎ    入力電源
４−１〜４−ｎ    電極パッド
５    テスト回路電源
６    テスト実施用電極パッド
７    選択用電極パッド
８    結果出力用電極パッド
９    出力装置
１０    監視部
１１−１〜１１−ｎ    電圧比較部
１２    セレクタ
１３    監視制御部
１４    クロック発生回路
１５    制御部
２０−１−１〜２０−ｎ−１    測定開始信号
２０−１−２〜２０−ｎ−２    測定終了信号
２１    測定開始用コンパレータ
２２    測定終了用コンパレータ
３０    監視結果
３１    カウンタ制御部
３２    カウンタ
３３    設定カウント保持部
３４    時間比較部
３５    ＲＳフリップフロップ
３６    ＡＮＤ回路
３７    ＯＲ回路
３８    ＡＮＤ回路
【図１】
2007333455.tif 000003
【図２】
2007333455.tif 000004
【図３】
2007333455.tif 000005
【図４】
2007333455.tif 000006
【図５】
2007333455.tif 000007
【図６】
2007333455.tif 000008
【図７】
2007333455.tif 000009
【図８】
2007333455.tif 000010