(57)【要約】【課題】周波数精度の高い高周波電流を重畳した駆動電流によりレーザダイオードを駆動する。【解決手段】ＬＤ駆動回路１００は、周期電圧生成回路１２と、重畳回路１４と、基準電圧回路１６と、ＶＣＯ１８と、ＨＦＭ２０とを備える。周期電圧生成回路１２は、所定の周期電圧として、三角波Ｖｓａｗを生成する。基準電圧回路１６は、正の温度特性を有する基準電圧Ｖｒｅｆを生成する。重畳回路１４は、基準電圧Ｖｒｅｆに三角波Ｖｓａｗを重畳して制御電圧Ｖｃｎｔを出力する。ＶＣＯ１８は、制御電圧Ｖｃｎｔに応じた周波数で発振し、高周波信号Ｖｏｓｃを出力する。ＨＦＭ２０は、高周波信号Ｖｏｓｃを増幅し、増幅した高周波信号Ｖｏｓｃにより直流信号を変調して駆動電圧Ｖｄｒｖを出力する。すなわち、ＨＦＭ２０は、駆動電圧Ｖｄｒｖに対応した駆動電流ＩｄｒｖをＬＤ１０２に供給する。【選択図】図２
2007200494.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期電圧を生成する周期電圧生成回路と、
所定の温度特性を有する基準電圧を生成する基準電圧回路と、
前記基準電圧に前記周期電圧を重畳して制御電圧を出力する重畳回路と、
前記制御電圧に応じた周波数で発振する電圧制御発振器とを備え、
前記電圧制御発振器の出力信号にもとづきレーザダイオードを駆動することを特徴とするレーザダイオード駆動回路。
【請求項２】
前記所定の温度特性は、正の温度特性であり、
前記重畳回路は、
前記周期電圧生成回路の出力端子と前記基準電圧回路の出力端子との間に直列接続された第１抵抗および第２抵抗を含み、
前記第１抵抗および前記第２抵抗の接続点の電圧を前記制御電圧として出力することを特徴とする請求項１に記載のレーザダイオード駆動回路。
【請求項３】
前記基準電圧回路は、
一端の電位が固定され、他端が制御端子と接続され、所定の定電流でバイアスされたトランジスタを含み、
前記トランジスタの制御端子の電圧を基準電圧として出力することを特徴とする請求項１または２に記載のレーザダイオード駆動回路。
【請求項４】
前記電圧制御発振器は、
前記制御電圧を制御電流に変換する電圧電流変換回路と、
前記制御電流によりバイアスされたリングオシレータと、
を含むことを特徴とする請求項１から３のいずれかに記載のレーザダイオード駆動回路。
【請求項５】
前記所定の周期電圧は、三角波であることを特徴とする請求項１から４のいずれかに記載のレーザダイオード駆動回路。
【請求項６】
１つの半導体基板上に一体集積化されたことを特徴とする請求項１から５のいずれかに記載のレーザダイオード駆動回路。
【請求項７】
レーザダイオードと、
前記レーザダイオードを駆動する請求項１から６のいずれかに記載のレーザダイオード駆動回路と、
を備えることを特徴とする発光装置。
【請求項８】
ディスクにレーザ光を照射する請求項７に記載の発光装置と、
前記ディスクからの反射光を受光する受光素子と、
を備えることを特徴とするディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ピックアップの光源などに用いられるレーザダイオードを駆動するレーザダイオード駆動回路、発光装置およびそれを搭載したディスク装置に関する。
【背景技術】
【０００２】
ＣＤやＤＶＤなどのディスクから情報を再生するディスク装置には、光源としてレーザダイオードが用いられる。ディスク装置において、ディスクからレーザダイオードへの反射光によるノイズ（以下、「戻り光ノイズ」という）が問題となる。特許文献１の光学的ピックアップは、戻り光ノイズ対策のために、直流信号に高周波信号を重畳した駆動信号によりレーザダイオードを駆動する。
【０００３】
【特許文献１】特開昭５６−３７８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
戻り光ノイズ対策のために重畳用の高周波信号を生成する場合、発振回路が用いられる。電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ：以下、ＶＣＯという）は、入力された電圧に応じた周波数で発振する。一方、ＶＣＯが出力する信号の周波数は、温度特性を有する。すなわち、ＶＣＯの発振周波数は、入力電圧が一定の場合、温度上昇に伴い低くなる。したがって、高周波信号を生成するための発振回路にＶＣＯを用いる場合、ＶＣＯの温度特性による影響を軽減する手段が望まれる。
【０００５】
本発明はこうした状況を認識してなされたものであり、その目的は、ＶＣＯの発振周波数の温度特性による影響を軽減し、周波数精度が高い高周波信号を重畳した駆動信号によりレーザダイオードを駆動することができるレーザダイオード駆動回路、発光装置およびそれを搭載したディスク装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様のレーザダイオード駆動回路は、所定の周期電圧を生成する周期電圧生成回路と、所定の温度特性を有する基準電圧を生成する基準電圧回路と、基準電圧に周期電圧を重畳して制御電圧を出力する重畳回路と、制御電圧に応じた周波数で発振する電圧制御発振器とを備える。レーザダイオード駆動回路は、電圧制御発振器の出力信号にもとづきレーザダイオードを駆動する。
【０００７】
所定の温度特性は、電圧制御発振器の発振周波数の温度特性をキャンセルしてもよい。基準電圧に周期電圧を重畳するとは、基準電圧と周期電圧との一次結合あるいは線形和をとることを意味してもよい。この態様によると、レーザダイオード駆動回路の温度が変化した場合、基準電圧が所定の温度特性により変化して電圧制御発振器の発振周波数が変化する影響と、電圧制御発振器の発振周波数の温度特性により電圧制御発振器の発振周波数が変化する影響とが相殺しうる。これにより、電圧制御発振器の出力信号の周波数精度が高まるので、周波数精度の高い高周波信号を重畳した駆動信号によりレーザダイオードを駆動することができる。また、電圧制御発振器は、基準電圧に周期電圧を重畳した制御電圧に応じた周波数で発振するので、電圧制御発振器の出力信号のスペクトルが拡散され、電圧制御発振器の出力信号によるＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズを低減できる。
【０００８】
所定の温度特性は、正の温度特性であってもよい。重畳回路は、発振回路の出力端子と基準電圧回路の出力端子との間に直列接続された第１抵抗および第２抵抗を含んでもよい。第１抵抗および第２抵抗の接続点の電圧を制御電圧として出力してもよい。
この場合、レーザダイオード駆動回路の温度が上昇した場合、基準電圧が大きくなり電圧制御発振器の発振周波数が高くなる影響と、電圧制御発振器の発振周波数の温度特性により電圧制御発振器の発振周波数が低くなる影響とが相殺する。これにより、電圧制御発振器の出力信号の周波数精度が高まるので、周波数精度の高い高周波信号を重畳した駆動信号によりレーザダイオードを駆動することができる。また、第１抵抗の抵抗値と第２抵抗の抵抗値との大きさの比を調節することにより、所望の比率で基準電圧に周期電圧を重畳できる。
【０００９】
基準電圧回路は、一端の電位が固定され、他端が制御端子と接続され、所定の定電流でバイアスされたトランジスタを含んでもよい。トランジスタの制御端子の電圧を基準電圧として出力してもよい。
この場合、単純な構成で正の温度特性を有する基準電圧を生成できる。
【００１０】
電圧制御発振回路は、制御電圧を制御電流に変換する電圧電流変換回路と、制御電流によりバイアスされたリングオシレータとを含んでもよい。
この場合、電圧電流変換回路の利得を調節することで、制御電流の大きさを調節できるので、リングオシレータの発振周波数を容易に制御できる。
【００１１】
基準電圧回路に含まれるトランジスタと、リングオシレータに含まれるトランジスタとが、互いにペアリングして構成されてもよい。
この場合、基準電圧回路のトランジスタの特性と、リングオシレータに含まれるトランジスタの特性との相対的関係を精度よく制御できる。これにより、基準電圧の温度特性による電圧制御発振器の発振周波数への影響と、電圧制御発振器の発振周波数の温度特性による電圧制御発振器の発振周波数への影響とを効果的に相殺できる。
【００１２】
所定の周期電圧は、三角波であってもよい。
この場合、電圧制御発振器の出力信号のスペクトルの拡散の一様性が増すので、電圧制御発振器の出力信号によるＥＭＩノイズをさらに低減できる。
【００１３】
レーザダイオード駆動回路は、１つの半導体基板上に一体集積化されてもよい。
なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗などが半導体基板の外部に設けられていてもよい。
１つの半導体基板上に一体集積化することにより、電子機器への搭載が容易となる。
【００１４】
本発明の別の態様は、発光装置である。この装置は、レーザダイオードと、そのレーザダイオードを駆動する上述のレーザダイオード駆動回路とを備える。
【００１５】
この態様によると、周波数精度の高い高周波信号を重畳した駆動信号によりレーザダイオードが駆動されるので、レーザダイオードの発光の精度を高められる。
【００１６】
本発明のさらに別の態様は、ディスク装置である。この装置は、ディスクにレーザ光を照射する上述の発光装置と、ディスクからの反射光を受光する受光素子とを備える。
【００１７】
この態様によると、周波数精度の高い高周波信号を重畳した駆動信号により、発光装置のレーザダイオードからディスクに対して精度の高いレーザ光が照射されるので、ディスクに記録された情報を精度よく読み出すことができる。
【００１８】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、ＶＣＯの発振周波数の温度特性による影響を軽減し、周波数精度が高い高周波信号を重畳した駆動信号によりレーザダイオードを駆動することができる。
【発明を実施するための最良の形態】
【００２０】
実施の形態は、ＣＤやＤＶＤなどのディスクから情報を再生するディスク装置に関する。なお、以下の説明において、レーザダイオードは「ＬＤ」（Ｌａｓｅｒ  Ｄｉｏｄｅ）と略記される。また、抵抗およびキャパシタのそれぞれに付した符号は、その符号が付された抵抗およびキャパシタの抵抗値および容量をそれぞれ示すものとする。
【００２１】
図１は、実施の形態にかかるディスク装置３００の構成を示す。
このディスク装置３００は、ディスク４００に対してレーザ光を照射する。ディスク装置３００は、ディスク４００からの反射光を受け、ディスク４００に記録された情報を再生する。
【００２２】
ディスク装置３００は、発光装置２００と、ビームスプリッタ３０２と、受光素子３０４とを備える。
発光装置２００は、ディスク４００に対してレーザ光３０６を照射する。ビームスプリッタ３０２は、ディスク４００からの反射光３０８の光路を変えて、受光素子３０４に送る。受光素子３０４は、送られた反射光３０８を電気信号に変換する。この電気信号をもとに、再生信号が得られる。反射光３０８のうち、ビームスプリッタ３０２を通過した戻り光３１２は、ＬＤ１０２に帰還する。戻り光３１２は、戻り光ノイズの原因となる。
【００２３】
発光装置２００は、ＬＤ駆動回路１００と、ＬＤ１０２とを備える。
ＬＤ駆動回路１００は、ＬＤ１０２に駆動電流Ｉｄｒｖを供給する。ＬＤ駆動回路１００の構成については後述する。ＬＤ１０２は、駆動電流Ｉｄｒｖにより、レーザ光３０６を発光する。
【００２４】
図２は、図１のＬＤ駆動回路１００の具体的構成を示す。図２において、ＬＤ駆動回路１００と、ＬＤ１０２とが、図１の発光装置２００を構成する。ＬＤ駆動回路１００は、１つの半導体基板上に一体集積化される。
ＬＤ駆動回路１００は、周期電圧生成回路１２と、重畳回路１４と、基準電圧回路１６と、ＶＣＯ１８と、高周波変調器（Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｏｒ：以下、ＨＦＭという）２０とを備える。
【００２５】
周期電圧生成回路１２は、所定の周期電圧として、三角波Ｖｓａｗを生成する。基準電圧回路１６は、正の温度特性を有する基準電圧Ｖｒｅｆを生成する。重畳回路１４は、基準電圧Ｖｒｅｆに三角波Ｖｓａｗを重畳して制御電圧Ｖｃｎｔを出力する。ＶＣＯ１８は、制御電圧Ｖｃｎｔに応じた周波数で発振し、高周波信号Ｖｏｓｃを出力する。ＨＦＭ２０は、高周波信号Ｖｏｓｃを増幅し、増幅した高周波信号Ｖｏｓｃを直流信号に重畳して駆動電圧Ｖｄｒｖを出力する。すなわち、ＨＦＭ２０は、駆動電圧Ｖｄｒｖに対応した駆動電流ＩｄｒｖをＬＤ１０２に供給する。
【００２６】
周期電圧生成回路１２は、第１定電流源３２と、第２定電流源３４と、スイッチ３６と、第１キャパシタＣ１とを含む。
第１定電流源３２は、電源ラインＶｄｄに接続される。第１キャパシタＣ１は、第１定電流源３２と接地との間に設けられる。第２定電流源３４は、第１定電流源３２および第１キャパシタＣ１の接続点と、接地との間にスイッチ３６を介して設けられる。
【００２７】
スイッチ３６は、制御信号Ｓｉｇにより所定の周期でオンオフされる。第１定電流源３２は、充電電流Ｉ１により第１キャパシタＣ１を充電する。第２定電流源３４は、スイッチ３６がオンのとき、放電電流Ｉ２により第１キャパシタＣ１を放電する。ここで、Ｉ１＜Ｉ２の関係が満たされるものとする。
【００２８】
スイッチ３６がオフのとき、第１キャパシタＣ１は、充電電流Ｉ１により充電される。一方、スイッチ３６がオンのとき、第１キャパシタＣ１は、充電電流Ｉ１により充電されるとともに放電電流Ｉ２により放電される。つまり、スイッチ３６がオンのとき、第１キャパシタＣ１は、差し引きＩ２−Ｉ１の電流により放電される。したがって、第１キャパシタＣ１の電圧は、スイッチ３６がオフの期間に直線的に上昇し、スイッチ３６がオンの期間に直線的に下降する。すなわち、第１キャパシタＣ１の電圧は、スイッチ３６のオンオフを周期とする三角波Ｖｓａｗである。三角波Ｖｓａｗは、周期電圧生成回路１２の出力として取り出される。
【００２９】
基準電圧回路１６は、第３定電流源２２と、第１トランジスタＭ１とを含む。第１トランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
第３定電流源２２および第１トランジスタＭ１は、電源ラインＶｄｄと接地との間に直列接続される。第１トランジスタＭ１は、ソース端子の電位が固定され、ドレイン端子が制御端子としてのゲート端子と接続される。
【００３０】
第３定電流源２２は、バイアス電流Ｉ３により第１トランジスタＭ１をバイアスする。第１トランジスタＭ１のゲート端子の電圧は、基準電圧Ｖｒｅｆとして出力される。基準電圧Ｖｒｅｆは、正の温度特性を有する。
【００３１】
重畳回路１４は、第１抵抗Ｒ１と、第２抵抗Ｒ２とを含む。
第１抵抗Ｒ１および第２抵抗Ｒ２は、周期電圧生成回路１２の出力端子と基準電圧回路１６の出力端子との間に直列接続される。第１抵抗Ｒ１および第２抵抗Ｒ２の接続点の電圧は、制御電圧Ｖｃｎｔとして出力される。制御電圧Ｖｃｎｔは、以下の式で示される。
Ｖｃｎｔ＝（Ｒ１×Ｖｒｅｆ＋Ｒ２×Ｖｓａｗ）／（Ｒ１＋Ｒ２）  式（１）
【００３２】
ＶＣＯ１８は、電圧電流変換回路２６と、リングオシレータ２８とを含む。
電圧電流変換回路２６は、制御電圧Ｖｃｎｔを制御電流Ｉｃｎｔに変換する。電圧電流変換回路２６は、演算増幅器２４と、第２トランジスタＭ２と、周波数選択抵抗Ｒｆｒｑと、第３トランジスタＭ３と、第４トランジスタＭ４とを含む。第２トランジスタＭ２は、ＮチャンネルＭＯＳＦＥＴである。第３トランジスタＭ３および第４トランジスタＭ４は、ＰチャンネルＭＯＳＦＥＴである。
【００３３】
第３トランジスタＭ３、第２トランジスタＭ２および周波数選択抵抗Ｒｆｒｑは、電源ラインＶｄｄと接地との間に直列接続される。第３トランジスタＭ３および第４トランジスタＭ４は、ゲート端子およびソース端子がそれぞれ共通に接続されており、カレントミラー回路を構成する。第４トランジスタＭ４のトランジスタサイズは第３トランジスタＭ３のトランジスタサイズの２倍に設定される。したがって、第４トランジスタＭ４には、第３トランジスタＭ３に流れる電流の２倍の量の電流が流れる。以下、第３トランジスタＭ３に流れる電流を変換電流Ｉｔｒｎｓとする。第４トランジスタＭ４に流れる電流は、電圧電流変換回路２６の出力としての制御電流Ｉｃｎｔである。
【００３４】
演算増幅器２４の非反転入力端子は、重畳回路１４の第１抵抗Ｒ１および第２抵抗Ｒ２の接続点に接続される。演算増幅器２４の出力端子は、第２トランジスタＭ２の制御端子としてのゲート端子に接続される。演算増幅器２４の反転入力端子は、第２トランジスタＭ２のソース端子と、周波数選択抵抗Ｒｆｒｑとの接続点に接続される。
【００３５】
演算増幅器２４は、第２トランジスタＭ２および周波数選択抵抗Ｒｆｒｑによる帰還によりバランス状態が保たれるので、演算増幅器２４の非反転入力端子および反転入力端子の間ではイマジナリーショートが成立する。したがって、変換電流Ｉｔｒｎｓは、次式で表される。
Ｉｔｒｎｓ＝Ｖｃｎｔ／Ｒｆｒｑ  式（２）
【００３６】
上述のように、第３トランジスタＭ３および第４トランジスタＭ４は、ミラー比が１：２のカレントミラー回路を構成するので、制御電流Ｉｃｎｔは、次式で表される。
Ｉｃｎｔ＝２×Ｉｔｒｎｓ  式（３）
リングオシレータ２８は、式（３）で表される制御電流Ｉｃｎｔによりバイアスされ、制御電流Ｉｃｎｔに応じた周波数の高周波信号Ｖｏｓｃを生成する。
【００３７】
リングオシレータ２８は、ＮチャンネルＭＯＳＦＥＴ（図示せず）を含んでいる。このＮチャンネルＭＯＳＦＥＴと、基準電圧回路１６の第１トランジスタＭ１とが、１つの半導体基板上において互いにペアリングして形成される。これにより、基準電圧回路１６の第１トランジスタＭ１の特性と、リングオシレータ２８に含まれるＮチャンネルＭＯＳＦＥＴの特性とが揃えられる。「ペアリングする」とは、同一種類の複数の素子を、１つの半導体基板上の近接した位置に作り込むことにより、それらの素子の特性に関して、製造誤差、温度変化にともなう変動等を揃えることをいう。
【００３８】
以下、周期電圧生成回路１２のスイッチ３６をオンオフする具体的構成を説明する。
図３は、図２の周期電圧生成回路１２の具体的構成を示す。図３において、図２の構成要素と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。
【００３９】
周期電圧生成回路１２は、第４定電流源３８と、第５定電流源４０と、第１定電流源３２と、第６定電流源４２と、第７定電流源４４と、コンパレータ４６と、第５トランジスタＭ５と、第６トランジスタＭ６と、第７トランジスタＭ７と、第８トランジスタＭ８と、第９トランジスタＭ９と、第１０トランジスタＭ１０と、第１１トランジスタＭ１１と、第２キャパシタＣ２と、第３抵抗Ｒ３と、第１キャパシタＣ１とを含む。第５トランジスタＭ５〜第１１トランジスタＭ１１は、ＮチャンネルＭＯＳＦＥＴである。
【００４０】
第１定電流源３２および第１キャパシタＣ１は、図２に示したものと同一である。第６トランジスタＭ６および第８トランジスタＭ８が構成するカレントミラー回路は、図２の第２定電流源３４に相当する。そのカレントミラー回路のオンオフを制御するスイッチとしての第５トランジスタＭ５は、図２のスイッチ３６に相当する。
【００４１】
第４定電流源３８および第６トランジスタＭ６は、電源ラインＶｄｄと接地との間に直列接続される。第５定電流源４０および第７トランジスタＭ７は、電源ラインＶｄｄと接地との間に直列接続される。第８トランジスタＭ８は、第１定電流源３２および第１キャパシタＣ１の接続点と、接地との間に設けられる。第６トランジスタＭ６〜第８トランジスタＭ８は、ゲート端子およびソース端子がそれぞれ共通に接続されており、カレントミラー回路を構成する。第６トランジスタＭ６〜第８トランジスタＭ８のトランジスタサイズは、等しく設定される。第５トランジスタＭ５は、第６トランジスタＭ６〜第８トランジスタＭ８のゲート端子と接地との間に設けられる。
【００４２】
第２キャパシタＣ２は、第５定電流源４０および第７トランジスタＭ７の接続点と、接地との間に設けられる。第６定電流源４２および第１０トランジスタＭ１０は、電源ラインＶｄｄと接地との間に直列接続される。第７定電流源４４および第３抵抗Ｒ３は、電源ラインＶｄｄと接地との間に直列接続される。第１１トランジスタＭ１１は、第７定電流源４４および第３抵抗Ｒ３の接続点と、接地との間に設けられる。第１０トランジスタＭ１０および第１１トランジスタＭ１１は、ゲート端子およびソース端子がそれぞれ共通に接続されており、カレントミラー回路を構成する。第１０トランジスタＭ１０および第１１トランジスタＭ１１トランジスタサイズは、等しく設定される。第９トランジスタＭ９は、第１０トランジスタＭ１０および第１１トランジスタＭ１１のゲート端子と接地との間に設けられる。
【００４３】
コンパレータ４６の反転入力端子は、第１定電流源３２および第２キャパシタＣ２の接続点に接続される。コンパレータ４６の非反転入力端子は、第７定電流源４４および第３抵抗Ｒ３の接続点に接続される。コンパレータ４６の出力端子は、第５トランジスタＭ５および第９トランジスタＭ９の制御端子としてのゲート端子に接続される。
【００４４】
コンパレータ４６の出力する制御信号Ｓｉｇがハイレベルである場合の動作から説明する。
コンパレータ４６の出力する制御信号Ｓｉｇがハイレベルである場合、第９トランジスタＭ９はオンされる。このとき、第１０トランジスタＭ１０および第１１トランジスタＭ１１が構成するカレントミラー回路はオフされ、第６定電流源４２が供給する電流Ｉ６は、第９トランジスタＭ９を流れ、第１０トランジスタＭ１０には流れない。したがって、第１１トランジスタＭ１１にも電流は流れないので、第３抵抗Ｒ３には第７定電流源４４が供給する電流Ｉ７が流れる。このとき、コンパレータ４６の非反転入力端子の電圧Ｖｐは、次式で示される。
Ｖｐ＝Ｒ３×Ｉ７  式（４）
【００４５】
コンパレータ４６の出力する制御信号Ｓｉｇがハイレベルである場合、第５トランジスタＭ５はオンされる。このとき、第６トランジスタＭ６〜第８トランジスタＭ８が構成するカレントミラー回路はオフされ、第４定電流源３８が供給する電流Ｉ４は、第５トランジスタＭ５を流れ、第６トランジスタＭ６には流れない。したがって、第７トランジスタＭ７および第８トランジスタＭ８にも電流は流れないので、第２キャパシタＣ２は、第５定電流源４０が供給する電流Ｉ５により充電される。コンパレータ４６の反転入力端子の電圧Ｖｍが式（４）で示される電圧Ｖｐを上回るまで、制御信号Ｓｉｇはハイレベルが維持される。第１キャパシタＣ１は、第１定電流源３２が供給する充電電流Ｉ１により充電される。すなわち、コンパレータ４６の出力する制御信号Ｓｉｇがハイレベルである期間、第１キャパシタＣ１は、充電電流Ｉ１により充電される。
【００４６】
次に、コンパレータ４６の出力する制御信号Ｓｉｇがローレベルである場合の動作を説明する。
コンパレータ４６の出力する制御信号Ｓｉｇがローレベルである場合、第９トランジスタＭ９はオフされる。このとき、第１０トランジスタＭ１０および第１１トランジスタＭ１１が構成するカレントミラー回路はオンされ、第６定電流源４２が供給する電流Ｉ６は、第１０トランジスタＭ１０を流れる。第１１トランジスタＭ１１にも第６定電流源４２が供給する電流Ｉ６と同じ大きさの電流が流れる。ここで、Ｉ７＞Ｉ６が満たされるものとする。この場合、第３抵抗Ｒ３には、第７定電流源４４が供給する電流Ｉ７が流れるとともに、第１１トランジスタＭ１１に流れる電流がＩ６とは逆向きに流れる。したがって、第３抵抗Ｒ３には差し引きＩ７−Ｉ６の大きさの電流が接地方向に向かって流れる。このとき、コンパレータ４６の非反転入力端子の電圧はＶｐは、次式で表される。
Ｖｐ＝Ｒ３×（Ｉ７−Ｉ６）  式（５）
【００４７】
コンパレータ４６の出力する制御信号Ｓｉｇがローレベルである場合、第５トランジスタＭ５はオフされる。このとき、第６トランジスタＭ６〜第８トランジスタＭ８が構成するカレントミラー回路はオンされ、第４定電流源３８が供給する電流Ｉ４は、第６トランジスタＭ６を流れる。第７トランジスタＭ７および第８トランジスタＭ８にも第４定電流源３８が供給する電流Ｉ４と同じ大きさの電流が流れる。ここでＩ４＞Ｉ１，Ｉ５が満たされるものとする。
【００４８】
第２キャパシタＣ２は、第５定電流源４０が供給する電流Ｉ５で充電されるとともに、第７トランジスタＭ７に流れる電流Ｉ４により放電される。したがって、第２キャパシタＣ２は、差し引きＩ４−Ｉ５の大きさの電流により放電される。第２キャパシタＣ２が放電され、コンパレータ４６の反転入力端子の電圧Ｖｍが式（５）で示される電圧Ｖｐを下回るまで、制御信号Ｓｉｇはローレベルが維持される。
【００４９】
第１キャパシタＣ１は、第１定電流源３２が供給する充電電流Ｉ１により充電されるとともに、第８トランジスタＭ８に流れる電流Ｉ４により放電される。したがって、第１キャパシタＣ１は、差し引きＩ４−Ｉ１の大きさの電流により放電される。すなわち、コンパレータ４６の出力する制御信号Ｓｉｇがローレベルである期間、第１キャパシタＣ１は、Ｉ４−Ｉ１の大きさの電流により放電される。なお、第８トランジスタＭ８に流れる電流Ｉ４は、図２の第２定電流源３４による放電電流Ｉ２に相当する。
【００５０】
以上より、第１キャパシタＣ１の充電・放電の周期Ｔは、次式で表される。
Ｔ＝Ｔ１＋Ｔ２
＝Ｃ２×Ｒ３×Ｉ６／Ｉ５＋Ｃ２×Ｒ３×Ｉ６／（Ｉ４−Ｉ５）  式（６）
式（６）で、Ｔ１は、コンパレータ４６の出力する制御信号Ｓｉｇがハイレベルである期間を示す。Ｔ２は、コンパレータ４６の出力する制御信号Ｓｉｇがローレベルである期間を示す。
【００５１】
以上のように構成されたＬＤ駆動回路１００の動作を説明する。
図４は、図２のＬＤ駆動回路１００における三角波Ｖｓａｗ、基準電圧Ｖｒｅｆ、制御電圧Ｖｃｎｔ、変換電流Ｉｔｒｎｓ、制御電流Ｉｃｎｔの波形を示す。図４において、横軸は時間を示す。縦軸は、各波形の大きさを示す。
【００５２】
周期電圧生成回路１２は、充電電流Ｉ１により充電され放電電流Ｉ２により放電される第１キャパシタＣ１の電圧、すなわち、図４に示される三角波Ｖｓａｗを出力する。三角波Ｖｓａｗの周期Ｔは、式（６）で定まる。本実施の形態では、Ｔ＝５μｓ、周波数で表せば２００ｋＨｚとしている。
【００５３】
基準電圧回路１６は、第１トランジスタＭ１のゲート端子の電圧を基準電圧Ｖｒｅｆして出力する。重畳回路１４は、第１抵抗Ｒ１および第２抵抗Ｒ２の接続点の電圧を制御電圧Ｖｃｎｔとして出力する。制御電圧Ｖｃｎｔは、式（１）および図４に示されるように、基準電圧Ｖｒｅｆに三角波Ｖｓａｗを重畳したものである。ここで、制御電圧Ｖｃｎｔの振幅をＶｓｐｒとしている。
【００５４】
電圧電流変換回路２６は、制御電圧Ｖｃｎｔを変換電流Ｉｔｒｎｓに変換する。電圧電流変換回路２６は、さらに、第３トランジスタＭ３および第４トランジスタＭ４で構成されるカレントミラー回路により変換電流Ｉｔｒｎｓの２倍の大きさの制御電流Ｉｃｎｔに変換する。制御電圧Ｖｃｎｔが三角波状に変化するので、変換電流Ｉｔｒｎｓおよび制御電流Ｉｃｎｔも三角波状に変化する。変換電流Ｉｔｒｎｓおよび制御電流Ｉｃｎｔは式（２）および式（３）、図４に示される。変換電流Ｉｔｒｎｓのローレベルは、Ｖｒｅｆ／Ｒｆｒｑで表され、振幅は、Ｖｓｐｒ／Ｒｆｒｑで表される。制御電流Ｉｃｎｔのローレベルは、２×Ｖｒｅｆ／Ｒｆｒｑで表され、振幅は、２×Ｖｓｐｒ／Ｒｆｒｑで表される。
【００５５】
リングオシレータ２８は、制御電流Ｉｃｎｔを受け、その大きさに応じた周波数の高周波信号Ｖｏｓｃを出力する。上述のように制御電流Ｉｃｎｔは三角波状に変化するので、高周波信号Ｖｏｓｃのスペクトルは一様に拡散される。本実施の形態では、高周波信号Ｖｏｓｃの中心周波数を３３０ＭＨｚとしている。ＨＦＭ２０は、高周波信号Ｖｏｓｃを増幅して直流信号を変調して駆動電圧Ｖｄｒｖを出力する。すなわち、ＨＦＭ２０は、駆動電圧Ｖｄｒｖに対応した駆動電流ＩｄｒｖをＬＤ１０２に供給する。
【００５６】
本実施の形態によれば、たとえばＬＤ駆動回路１００の温度が上昇した場合、正の温度特性を有する基準電圧Ｖｒｅｆが大きくなりＶＣＯ１８の発振周波数が高くなる影響と、ＶＣＯ１８の周波数温度特性によりＶＣＯ１８の発振周波数が低くなる影響とが相殺する。これにより、ＶＣＯ１８の出力信号の周波数精度が高まるので、ＬＤ駆動回路１００は、周波数精度の高い高周波電流を重畳した駆動電流ＩｄｒｖによりＬＤ１０２を駆動することができる。
【００５７】
また、ペアリングにより、第１トランジスタＭ１の特性と、リングオシレータ２８に含まれるＮチャンネルＭＯＳＦＥＴの特性とが揃えられる。これにより、基準電圧Ｖｒｅｆの温度特性によるＶＣＯ１８の発振周波数への影響と、ＶＣＯ１８の周波数温度特性によるＶＣＯ１８の発振周波数への影響とが効果的に相殺する。
【００５８】
また、ＬＤ駆動回路１００が周波数精度の高い高周波電流を重畳した駆動電流ＩｄｒｖによりＬＤ１０２を駆動するので、発光装置２００は、ＬＤ１０２からディスク４００に対して品質の高いレーザ光を照射できる。これにより、ディスク装置３００は、ディスク４００に記録された情報を精度よく読み出すことができる。
【００５９】
また、ＶＣＯ１８は、基準電圧Ｖｒｅｆに三角波Ｖｓａｗを重畳した制御電圧Ｖｃｎｔに応じた周波数の高周波信号Ｖｏｓｃを出力するので、高周波信号Ｖｏｓｃのスペクトルが一様に拡散され、高周波信号ＶｏｓｃによるＥＭＩノイズを低減できる。具体的には、ＦＣＣ（Ｆｅｄｅｒａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｃｏｍｍｉｓｓｉｏｎ）ｃｌａｓｓ Ｂの規格を満たすことができる。
【００６０】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６１】
実施の形態において、周期電圧生成回路１２は、周期電圧として三角波Ｖｓａｗを生成したが、周期電圧生成回路１２の生成する周期電圧は三角波に限定されない。周期電圧生成回路１２は、正弦波、のこぎり波など種々の周期電圧を生成してもよい。この場合でも、高周波信号Ｖｏｓｃのスペクトルが拡散され、高周波信号ＶｏｓｃによるＥＭＩノイズを低減できる。
【００６２】
また、実施の形態において、基準電圧回路１６は、基準電圧Ｖｒｅｆとして、第１トランジスタＭ１のゲート端子の電圧を出力したが、基準電圧Ｖｒｅｆは、これに限定されず、正の温度特性を有する種々の電圧を用いることができる。
【００６３】
また、実施の形態において、ＬＤ駆動回路１００は、１つの半導体基板上に一体集積化される場合を説明したが、ＬＤ駆動回路１００は、その一部または全部がディスクリート部品で構成されてもよい。たとえば、周波数選択抵抗Ｒｆｒｑをディスクリート部品とすれば、電圧電流変換回路２６の利得を容易に調節することができる。
【図面の簡単な説明】
【００６４】
【図１】実施の形態にかかるディスク装置の構成を示すブロック図である。
【図２】図１のＬＤ駆動回路の具体的構成を示す回路図である。
【図３】図２の周期電圧生成回路の具体的構成を示す回路図である。
【図４】図２のＬＤ駆動回路における三角波、基準電圧、制御電圧、変換電流、制御電流の波形図である。
【符号の説明】
【００６５】
１２  周期電圧生成回路、  １４  重畳回路、  １６  基準電圧回路、  １８  ＶＣＯ、  ２０  ＨＦＭ、  ２２  第３定電流源、  ２４  演算増幅器、  ２６  電圧電流変換回路、  ２８  リングオシレータ、  １００  ＬＤ駆動回路、  １０２  ＬＤ、  ２００  発光装置、  ３００  ディスク装置、  ３０２  ビームスプリッタ、  ３０４  受光素子、  ３０６  レーザ光、  ３０８  反射光、  ３１２  戻り光、  ４００  ディスク、  Ｖｓａｗ  三角波、  Ｖｒｅｆ  基準電圧、  Ｖｃｎｔ  制御電圧、  Ｖｏｓｃ  高周波信号、  Ｖｄｒｖ  駆動電圧、  Ｉｄｒｖ  駆動電流、  Ｉｃｎｔ  制御電流。
【図１】
2007200494.tif 000003
【図２】
2007200494.tif 000004
【図３】
2007200494.tif 000005
【図４】
2007200494.tif 000006