(57)【要約】【課題】  従来の強誘電体メモリは不揮発性を利用する強誘電体薄膜がメモリセル毎に孤立している。したがって、不揮発性メモリとして集積度を高める際には強誘電体薄膜も小さな形状に裁断されることとなり、その結果、充分な特性や信頼性が得られず、微細化、高集積化には限界が生ずるという課題があった。【解決手段】  強誘電体薄膜を複数個の電極で挟み、強誘電体薄膜の中で分極信号を転送する分極転送デバイスをメモリセルアレイとして集積し、強誘電体薄膜を連続、一体化した構成をとることにより、強誘電体特性を確保し、微細化、高集積化に適した強誘電体メモリを得る。【選択図】    図１
2007201053.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極蓄電部と、
強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極開閉部と、を有し、
前記分極蓄電部の強誘電体薄膜と、前記分極開閉部の強誘電体薄膜は連続、一体化して形成され、
かつ、前記複数個の分極蓄電部と前記複数個の分極開閉部は隣接して交互に配置され、更に最初の分極蓄電部は最後の分極開閉部に隣接するように環状に配置されたことを特徴とする分極メモリセルアレイ。
【請求項２】
請求項１において、
環状に配置された前記複数個の分極蓄電部の個数は偶数個からなることを特徴とする分極メモリセルアレイ。
【請求項３】
請求項１において、
前記強誘電体薄膜と前記分極蓄電部および分極開閉部の上部電極との間に常誘電体からなる絶縁層を設けたことを特徴とする分極メモリセルアレイ。
【請求項４】
請求項３において、
前記常誘電体からなる絶縁層は前記分極蓄電部と前記分極開閉部との間において、誘電率の互いに異なる第１絶縁層と第２絶縁層を用い、使い分けたことを特徴とする分極メモリセルアレイ。
【請求項５】
請求項３において、
前記常誘電体からなる絶縁層は酸化ニッケルからなることを特徴とする分極メモリセルアレイ。
【請求項６】
請求項１において、
前記強誘電体薄膜はＰＺＴＮ、もしくはＰＺＴ、あるいはＳＢＴからなることを特徴とする分極転送方向選択デバイス。
【請求項７】
強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極蓄電部と、強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極開閉部とが隣接して交互に配置されたことからなる第１の分極転送部と、
強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極蓄電部と、強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極開閉部とが隣接して交互に配置されたことからなる第２の分極転送部と、
強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極蓄電部と、強誘電体薄膜を下部電極と上部電極で挟んだ構成の複数個の分極開閉部とが隣接して交互に配置されたことからなる第３の分極転送部とを有し、
前記第１の分極転送部と前記第２の分極転送部の分極信号はそれぞれ前記第３の分極転送部へと分極信号を一時格納として転送される構成となっており、かつ該第３の分極転送部が少なくとも前記第１、第２分極転送部の一時格納用の転送先として共用化された構成であることを特徴とする分極メモリセルアレイ。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体の不揮発性を利用したデバイス分野、殊に強誘電体メモリにおいて、強誘電体の分極をメモリ素子として用いる際に、信号検出の為に共用回路へ分極を転送する等の機能に適したメモリセルアレイの構成に関する。
【背景技術】
【０００２】
近年、メモリ分野のなかで電気的に書き込み、消去可能な不揮発性メモリの重要性が増している。不揮発性メモリも様々にあるが、高速性、低電圧特性、低消費電力の観点から強誘電体メモリが注目されている。
【０００３】
たとえば図３７に示すように強誘電体薄膜３７４０を電極３７４１と電極３７４２の間に挟み、強誘電体コンデンサ３７４９を形成し、メモリセルの一要素として用いる。更に図３８のように絶縁ゲート電界効果型トランジスタ３８１２と強誘電体コンデンサ３８１１と組み合わせてメモリセルとし、ワード線３８１３、ビット線３８１４、プレート線３８１５とともにメモリセル群を行列状に構成した、いわゆる１Ｔ１Ｃ（１トランジスタと１コンデンサ）の強誘電体メモリがある。
【０００４】
なお、図３６は図３７の破線３７４９で示した強誘電体コンデンサ、もしくは強誘電体薄膜３７４０の印加電圧と内部分極の関係を示した特性図である。図３６において、印加電圧Ｖをかけるとその逆の極性の分極が強誘電体薄膜の中に誘起されるが、その状態が特性点３６０４である。この後、印加電圧を０としても強誘電体薄膜の中には残留分極があり、その点が特性点３６０５である。さらに逆に電圧をかけると残留分極は消えて、その状態が特性点３６０６となる。さらに印加電圧を−Ｖまでかけるとその逆の極性の分極が誘起されて、その状態が特性点３６０１となる。更に印加電圧を０としても強誘電体薄膜の中には残留分極があって、その点が３６０２である。更に正方向の電圧を加えていくと残留分極は消えて特性点３６０３となる。更に正の印加電圧Ｖをかけると特性点３６０４に戻る。以上のように図３６の特性図からも解るように強誘電体は印加電圧のかけた方向や履歴によりヒステリシス特性を有する。また、電圧を加えることにより生じた分極は印加電圧を０としても残留分極として保存される。この残留分極は逆方向の電圧を加えても抗電圧以下であれば消えない。以上の強誘電体のヒステリシス特性と残留分極の特徴を活かして不揮発性のメモリとして用いている。
【０００５】
また、図３９はゲート電極３９０１とソース電極３９０２とドレイン電極３９０３とバルクもしくはチャネルとなる３９０９で電界効果型トランジスタを形成しているとともに、ゲート電極３９０１の直下に強誘電体薄膜３９００を設けた強誘電体トランジスタの構造を示す断面図である。図３９に示した構造の強誘電体トランジスタは強誘電体薄膜３９００の残留分極の極性と大きさにより電界効果型トランジスタのスレッショルド電圧が変化し、ソース・ドレイン間に流れる電流が変化する。図４１、図４２は前述したゲート部の強誘電体薄膜にある残留分極によって電界効果型トランジスタとしてのスレッショルド電圧が変化する様子を示している。
【０００６】
図４１はゲート電極に負極性の電位を与えた結果、電界効果型トランジスタのチャネルのすぐ上の強誘電体薄膜には負極の分極が配置される為、チャネルの表面から電子が排除されるように作用し、Ｎ型電界効果型トランジスタとしてのスレッショルド電圧は高くなる。
【０００７】
図４２はゲート電極に正極性の電位を与えた結果、電界効果型トランジスタのチャネルのすぐ上の強誘電体薄膜には正極の分極が配置される為、チャネルの表面に電子が誘起されるように作用し、Ｎ型電界効果型トランジスタとしてのスレッショルド電圧は低くなる。
【０００８】
図４１と図４２のように異なる残留分極をゲート部の強誘電体薄膜に与えておいた場合にはスレッショルド電圧が異なるので、同じ条件で前記電界効果型トランジスタを動作させると異なった電流値の電流が流れる。
【０００９】
以上の図３９の強誘電体トランジスタを、図４０に示すように行列状に配置し、アドレスにより選択した強誘電体トランジスタ４００１の流れる電流値の差異によって、強誘電体薄膜３９００に記憶された残留分極を検出する原理を利用した強誘電体メモリもある。  
また、他にも様々に強誘電体メモリはある。しかしながら、前記、強誘電体コンデンサと絶縁ゲート電界効果型トランジスタの組み合わせを用いるか、ゲート部に強誘電体薄膜を有した電界効果型トランジスタを用いるかのどちらかが事実上、ほとんどであって、基本的、原理的には同種、同型のものと考えられる。
【００１０】
なお、図３７、図３８で示すような強誘電体コンデンサ３７４９あるいは３８１１と絶縁ゲート電界効果型トランジスタ３８１２を組み合わせてメモリ素子として用いるものの例として特許文献１や、強誘電体コンデンサと絶縁ゲート電界効果型トランジスタとの接続方法は異なるが同種の例として特許文献２がある。
【００１１】
また、図３９、図４０で示すようなゲート部に強誘電体薄膜を有する電界効果型トランジスタ４００１をメモリ素子として用いるものの例として特許文献３、あるいは特許文献４がある。
【００１２】
【特許文献１】特開平１１−３９８８２号公報
【特許文献２】特開平１１−１７７０３６号公報
【特許文献３】特開平１１−２５１５８６号公報
【特許文献４】特開２００４−１５３２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１、２、３、４のいずれの場合でも強誘電体コンデンサ、あるいはゲート部に強誘電体薄膜を有する電界効果型トランジスタとして用いる際に、各素子を独立させる必要がある。このときに強誘電体薄膜を各素子毎に分離する必要が生じ、強誘電体薄膜を化学的、物理的に切断するか、小さな領域で孤立して成長させるかの手法をとっていた。強誘電体は結晶の端点では特性が大きく変わる。したがって、従来の強誘電体メモリの構成ではデバイスの集積度をあげる為に、メモリセルを微細化していくと、それにともない強誘電体薄膜も小さな形状にする必要があるが、前述したように微細化にともない強誘電体の特性が変化してしまう。その結果、微細化による小型化が困難をともなうという問題があり、ひいては大容量化、低コスト化が難しいという課題があった。
【００１４】
そこで、本発明はこのような問題点を解決するものであって、その目的とするところは強誘電体薄膜を連続して一体化した形状として用いることにより、微細化や集積度にかかわらず、強誘電体の特性を高く、良好に、かつ安定化させることにある。
【００１５】
さらには、この特性が安定化することにより、メモリデバイスのディメンジョン（設計寸法）を小さくすることを可能にして、強誘電体メモリとしての高集積化、大容量化を図り、かつ低コストの強誘電体メモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決し、本発明の目的を達成するために、各発明は以下のような構成からなる。
【００１７】
すなわち第１の発明は、強誘電体薄膜を下部電極と上部電極で挟んだ分極蓄電部と、強誘電体薄膜を下部電極と上部電極で挟んだ分極開閉部とからなり、前記分極蓄電部と分極開閉部の強誘電体薄膜は連続、一体化して形成され、また、前記複数個の分極蓄電部と前記複数個の分極開閉部は交互に配置され、かつ最初の分極蓄電部は最後の分極開閉部に隣接するように環状に配置されている。
【００１８】
第２の発明は、第１の発明において、前記複数個の分極蓄電部は偶数個からなる構成となっている。
【００１９】
第３の発明は、第１の発明において、前記強誘電体薄膜と、前記分極蓄電部および分極開閉部の上部電極との間に常誘電体からなる絶縁層を設けたものである。
【００２０】
第４の発明は、第３の発明において、前記常誘電体からなる絶縁層は前記分極転送部の内部において、もしくは前記分極転送部と前記分極検出部との間において、誘電率の互いに異なる第１絶縁層と第２絶縁層を設けたものである。
【００２１】
第５の発明は、第３の発明において、前記常誘電体からなる絶縁層は酸化ニッケルからなるものである。
【００２２】
第６の発明は、第１の発明において、前記強誘電体薄膜はＰＺＴＮ、もしくはＰＺＴ、あるいはＳＢＴからなるものである。
【００２３】
第７の発明は、強誘電体薄膜を下部電極と上部電極で挟んだ複数個の分極蓄電部と複数個の分極開閉部とが隣接して交互に配置されたことからなる第１、第２、第３の分極転送部を有し、前記第１の分極転送部と前記第２の分極転送部の分極信号はそれぞれ前記第３の分極転送部へ分極信号の一時格納として転送される構成となっており、かつ前記第３の分極転送部は一時格納先として共用化されている。
【００２４】
このような構成からなる本発明によれば、強誘電体薄膜は共通の連続して一体化した形状となるので、安定した強誘電体特性が得られるという効果がある。
【００２５】
また、強誘電体薄膜の中を分極の蓄積と転送をともに行う構成となるので、不揮発性メモリとしてのメモリセルの集積度が高くなるという効果がある。
【００２６】
また、制御信号や分極蓄電部の金属電極等を微細化しても強誘電体薄膜は一体化しており、広い面積を占めることに変わりはなく、不揮発性メモリとしての要点となる安定した特性の強誘電体薄膜が得られて、微細化と高集積化が比較的容易に行えるという効果がある。
【００２７】
以上より、本発明が強誘電体メモリを構成する機能ブロックのひとつとして用いられることにより、安定した特性で、高集積、大容量、かつ低コストの強誘電体メモリを間接的に提供するという効果がある。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について述べるが、その前に本発明が成立することを理解しやすくする為に、本発明に関係する強誘電体の分極に関わる物理現象について先に示す。
（表面電位と分極の移動について）
図３３は強誘電体における分極の状態例を示している。図３３において、３３０１、３３０２に示したのは強誘電体薄膜であるが、強誘電体薄膜の左側部分３３０１は下部が正極、上部が負極の分極をした状態を示している。また、右側部分３３０２は下部が負極、上部が正極の分極をした状態を示している。この場合において、強誘電体の結晶性がよく良好な特性が得られていると、左側部３３０１と右側部３３０２は逆の方向の分極をしていても、それぞれ独立して分極の方向と強さを保持している。
【００２９】
また、図３４は強誘電体薄膜３４２１を左側では下部電極３４２３と上部電極３４２４で挟み、右側では共通の下部電極３４２３と上部電極３４２５で挟んだ構造を示している。なお、下部電極３４２３はグラウンドの電位となっていて、上部電極３４２４には端子３４２６から、また、上部電極３４２５には端子３４２７から電位を与えられる構造となっている。図３４の（Ａ）および（Ｂ）ではまず、右側の上部電極３４２５に負電位をかけて直下の強誘電体薄膜には上が正極、下が負極の分極を起こしておいて、端子３４２７と上部電極３４２５の電位を開放しておく。次に図３４（Ａ）では左側の上部電極３４２４に負電位をかけて、上部電極３４２４の直下の強誘電体薄膜上が正極、下が負極の分極を起こす。また、図３４（Ｂ）では左側の上部電極３４２４に正電位をかけて、上部電極３４２４の直下の強誘電体薄膜上が負極、下が正極の分極を起こす。このとき、右側の上部電極３４２５直下における強誘電体薄膜の分極の状態を端子３４２７から調べてみると、（Ａ）の場合でも（Ｂ）の場合でも上部電極３４２５直下の分極の状態は当初、電位を与え、起こしておいた分極の状態、つまり、右側の上部電極３４２５直下の強誘電体薄膜には上が正極、下が負極の分極を起こしている状態はともに変わっていない。つまり、図３３の事例でも図３４の事例でも、強誘電体そのものだけでは左右方向で異なる分極が起こっていても分極の壁が保たれていて、相互は干渉せず互いの状態を保っている。以上が従来、よく知られている一般的な強誘電体薄膜の分極の現象であった。
【００３０】
しかしながら、状況を変えると前述の分極の壁が保たれない現象も観察される。
【００３１】
図３５にその例を示す。図３５（Ｃ）、（Ｄ）において、図３４の構造と異なるのは常誘電体絶縁層３５２２を強誘電体薄膜３５２１と上部電極３５２４、３５２５の間に設けたことである。この場合、当初左側の上部電極３５２４と右側の上部電極３５２５に負電位を与え、上部電極３５２４と上部電極３５２５直下の強誘電体薄膜には上が正極、下が負極の分極の状態にする。そして、上部電極３５２５、端子３５３７の電位は開放する。この状態が図３５の（Ｄ）に示している。
【００３２】
次に端子３５２６を通して左側の上部電極３５２４に正電位を与える。すると上部電極３５２４の直下の強誘電体薄膜には上が負極、下が正極の分極となり、印加電圧の正負逆転にともない分極の方向も反転する。このとき、端子３５２７を通して、右側の上部電極３５３５直下における強誘電体薄膜の分極状態を調べると、図３５（Ｃ）のように当初の図３４（Ａ）の分極とは逆に反転することがある。少なくとも当初の図３４（Ａ）の強誘電体薄膜の上が正極、下が負極の分極のときよりも分極量が大きく変化することが観察される。この状態変化と変化量は常誘電体絶縁層の材質や厚み、そして電極３５２４と電極３５２５の間の距離等によっても大きく依存する。これは常誘電体絶縁層を設けたことによって、誘起される電荷状態が変化し、強誘電体薄膜の上部電位の安定状態が変化を受けたことによると推定される。つまり、強誘電体薄膜の上部の構造や電位によって、直下の強誘電体薄膜の分極壁が不安定になり、分極を強誘電体薄膜の中で移動させ、あるいは消滅させることが出来ることを示唆している。
【００３３】
以上のように、強誘電体薄膜の上部の材質や、電位によって、強誘電体薄膜の分極の状態が変化することが実験的に得られている。本発明は以上の現象を積極的、恣意的に利用するものである。次に実施形態について述べる。
（分極メモリセルアレイの第１実施形態）
図１から図６を参照して本発明の分極メモリセルアレイの第１実施形態を示す。
【００３４】
図１は分極メモリセルアレイの１単位構成を示した平面図である。
【００３５】
図２は図１に示した分極メモリセルアレイの部分的な構造の断面図と、かつ制御信号との関連を示した結線図である。
【００３６】
図３は図１に示した分極メモリセルアレイの単位構成を２個並べた際の配置を示す平面図と、制御信号の結線の様子を示す結線図である。
【００３７】
図４は図３に示した分極メモリセルアレイの単位構成を２個並べた際のレイアウトを示す平面図である。
【００３８】
図５は図３に示した分極メモリセルアレイに対して、分極検出部への出力と、分極入力回路との接続と、平面的な配置との関連を示した平面配置図、兼、ブロック図である。
【００３９】
図６はメモリセルが集積したメモリセルアレイ群としたときの分極メモリセルアレイと周辺の制御回路との関連を示した平面的な配置を示すブロック図である。
【００４０】
以下、順に各図について詳述する。
【００４１】
さて、図１において、一点鎖線１０１で示す内部が分極メモリセルアレイの基本単位例である。また、破線１０１Ａと破線１０１Ｂのそれぞれの内部は分極転送部を示している。前記分極メモリセルアレイの基本単位１０１は分極転送部１０１Ａと１０１Ｂの組み合わせからなっている。
【００４２】
分極転送部１０１Ｂにおいて、１１１は強誘電体薄膜である。１２１、１２２、１２３、１２４、１２５、１２６、１２７、１２８、１２９は複数個ある分極開閉部のそれぞれの上部電極である。また、１３１、１３２、１３３、１３４、１３５、１３６、１３７、１３８は複数個ある分極蓄電部のそれぞれの上部電極である。
【００４３】
以上の部分的な断面構造を示した断面図が図２である。正確には図２の破線２０２の中は断面構造を示しており、破線外部は制御信号との接続を示した結線図である。
【００４４】
図２において、１１１は強誘電体薄膜、１２２、１２３等が分極開閉部の上部電極であり、また１３１、１３２、１３３等が分極蓄電部の上部電極である。また、１１８は複数個の分極開閉部と、複数個の分極蓄電部との共通の下部電極となっている。また、前記分極開閉部の上部電極１２２，１２３等と前記分極蓄電部の上部電極１３１、１３２、１３３等と、強誘電体薄膜１１１との間に常誘電体からなる絶縁層１１２がある。また、前記分極開閉部の上部電極１２２，１２３等と前記常誘電体絶縁層１１２との間には常誘電体絶縁層１１９がある。なお、前記常誘電体絶縁層１１２と前記常誘電体絶縁層１１９は異なる材質でも同一の材質でもよい。ただし、形成工程は異なる。
【００４５】
さて、図１の破線１０１Ｂの内部、および図２の構造断面、兼、制御信号との結線図で示した分極開閉部と分極蓄電部が交互に配置された構造によって分極転送部が構成されている。この分極転送部１０１Ｂの詳細な動作については後述するが、概要としては分極蓄電部に分極信号を蓄えておき、次に分極開閉部の電極に制御信号を加えることにより、隣接した分極蓄電部と分極が移動可能な状態にし、更に移動させる方向に電界が生ずるように各分極蓄電部の電極に制御信号を与える、ことにより、分極信号を分極蓄電部１３１から分極蓄電部１３２、さらには分極蓄電部１３３へと転送する機能を持っている。なお、実際にはひとつおきの分極蓄電部に蓄えられた分極信号が一斉に隣接した分極転送部へと移動する。
【００４６】
図１において、破線１０１Ａで囲まれた分極転送部も破線１０１Ｂで囲まれた分極転送部と同一の構造をしている。そして、分極転送部１０１Ａと分極転送部１０１Ｂのそれぞれの左端は強誘電体薄膜１０１を通して接続され、かつ同様にそれぞれの右端は強誘電体薄膜１０１を通して接続されている。ただし、分極蓄電部に対して分極転送部１０１Ａと分極転送部１０１Ｂでは隣の分極開閉部の制御信号が入れ替わるように、分極開閉部の上部電極の配線を分極蓄電部の上部電極と交差して結線している。その為、分極転送部１０１Ｂの中にあり、かつΦ４の制御信号で制御される分極蓄電部１３７と、その上に位置して、分極転送部１０１Ａの中にあり、かつΦ４の制御信号で制御される分極蓄電部１４８について比較すると、分極蓄電部１３７の左側に位置する分極開閉部１２７は制御信号Φ２であり、右側に位置する分極開閉部１２８は制御信号Φ１が接続されている。一方、分極蓄電部１４８の左側に位置する分極開閉部には制御信号Φ１が、右側に位置する分極開閉部には制御信号Φ２が接続されている。したがって、分極転送部１０１Ｂにおいて、分極信号が各分極蓄電部を左から右へ移動するようにΦ１、Φ２、Φ３、Φ４を制御すると、分極転送部１０１Ａでは制御信号Φ３、Φ４で制御される分極蓄電部に対して、制御信号Φ１、Φ２で制御される分極開閉部の位置関係が左右逆になるので、分極転送部１０１Ａの分極信号は各分極蓄電部を右から左へ移動することになる。また、分極転送部１０１Ａと分極転送部１０１Ｂの左端どうし、右端どうしはそれぞれ強誘電体薄膜でつながっているので、分極転送部１０１Ｂを左から来た分極信号は右の方へ転送され、分極転送部１０１Ｂの右端の分極蓄電部１３８に達した分極信号は強誘電体薄膜を伝わって分極転送部１０１Ａの右端の分極蓄電部１４８に転送される。そして、分極転送部１０１Ａでは同じ制御信号Φ１、Φ２、Φ３、Φ４で制御されているので、前述した理由により、分極信号は右から左へ転送されることになる。また、分極転送部１０１Ａの左端に達した分極信号は分極転送部１０１Ｂの左端に転送される。したがって、分極転送部１０１Ａと分極転送部１０１Ｂからなる分極メモリセルアレイの基本単位１０１では分極信号が環状となった複数個の分極蓄電部を循環することになる。なお、図２の断面図に示すように分極蓄電部の上部電極１３１、１３２、１３３等と分極開閉部の上部電極１２２、１２３等が別々の製造工程で高さの異なる層に形成されているので図１に示す分極蓄電部に関わる制御信号Φ３、Φ４と、分極開閉部に関わる制御信号Φ１、Φ２の交差は支障なくできる。
【００４７】
また、何故に分極信号を循環させるかは、分極信号の検出、あるいは分極信号を書き込む入力回路と作用させるために分極信号を前記入出力回路である周辺回路へ転送させる為である。なお、詳細は後述する。
【００４８】
また、図１では分極転送部１０１Ｂの分極開閉部１３１から１３８の個数を８個としたが、これは単なる一例であって、特性がゆるせば個数には制限はない。例えば２５６個や１０２４個をとることもある。
【００４９】
また、分極転送部１０１Ａ、１０１Ｂにおいて、分極信号は１個おきの分極開閉部に蓄積させると信号間の干渉が起きずに容易に制御可能となる。したがって、分極開閉部は偶数個であると、予備や一時格納の為の余分な分極蓄電部が必要なく、効率のよい、かつ集積度の高い構成が実現する。
【００５０】
また、図１において、分極蓄電部の上部電極数と分極開閉部の上部電極数が異なるが、分極開閉部１３８の右側の分極開閉部１２９と、分極開閉部１４８の右側の分極開閉部は同一の制御信号で制御されているので、これらの分極開閉部は機能的には実質的に同一であり、１個とみなせば分極蓄電部の上部電極数と分極開閉部の上部電極数は同数となる。
【００５１】
図３は分極メモリセルアレイの基本単位１０１と分極メモリセルアレイの基本単位１０２を２個ならべて、実際の複数個からなる分極メモリセルアレイの実態をより、解りやすく示す為の結線図である。
【００５２】
図３に示すように分極メモリセルアレイの基本単位１０１のなかでは制御信号Φ１、Φ２は制御信号Φ３、Φ４と交差し、斜めにも配線されるが、隣接した分極メモリセルアレイの基本単位１０２では制御信号Φ１、Φ２は分極メモリセルアレイの基本単位１０１での当初の位置に戻るので、全体としてみると制御信号Φ１、Φ２、Φ３、Φ４はすべて同一方向に構成できるので、複数個の分極メモリセルアレイからなる分極メモリセルアレイ群を共通の制御信号Φ１、Φ２、Φ３、Φ４で統一的に制御できることが解る。
【００５３】
図４は図３で示した分極メモリセルアレイの基本単位１０１と分極メモリセルアレイの基本単位１０２を２個ならべた際のレイアウト図である。
【００５４】
図４で１０１、１０２は図３の分極メモリセルアレイの基本単位１０１、１０２にそれぞれ対応している。また、図４の４２１、４２２、４２３、４２４等は図３における制御信号Φ１、Φ２を実際の配線のレイアウトで示したものである。図４から、図３に示す構成と結線が無理なく実現できて、集積度の高いメモリセルアレイ群が構成できることが解る。
【００５５】
図５は図３の分極メモリセルアレイに対して信号の入力と出力との関連を示すものである。
【００５６】
図５において、１０１、１０２は図３の分極メモリセルアレイ１０１、１０２にそれぞれ対応している。また図５において、５８１は分極入力回路、５８２は分極検出部、兼出力回路である。また、５９１、５９２、５９３は分極開閉部の上部電極であるが、その機能部を代表するものとして以下では表現するものとする。このとき、分極開閉部５９１、５９２、５９３は分極信号の検出時、分極信号の入力時、分極信号の転出時等の各機能モードにおいて、各機能ブロックが干渉せず、目的動作を支障なく、行う為に電極の電位を制御して、開閉をするものである。
【００５７】
なお、分極入力回路５８１、分極検出部５８２のより実際的な構成は後述する。
【００５８】
図６は強誘電体メモリとしてのメモリブロックとして周辺回路も含めた、分極メモリセルアレイ群のより実際的な構成を示すものである。
【００５９】
図６において、１０１、１０２、１０３、１０４等は図１、図３、図４、図５で示した分極メモリセルアレイの基本単位構成である。また、６００はそれらの分極メモリセルアレイの基本単位をまとめたメモリセル群としての機能を持つ分極メモリセルアレイ群である。６６１は図１、図３、図５で示した制御信号Φ１、Φ２、Φ３、Φ４を全体的に制御する転送ゲート制御信号回路である。６８１は分極入力回路である。６８２は分極検出回路である。６６２はデータ入出力制御回路であり、前記分極入力回路６８１、前記分極検出部６８２を統括している。
【００６０】
以上の構成により、強誘電体薄膜を有する分極蓄電部に分極信号として記憶された不揮発性の信号を分極メモリセルアレイあるいは分極メモリセルアレイ群６００に蓄積し、転送ゲート制御信号回路６６１により、分極信号を転送して、分極検出部５８２や分極入力回路５８１から分極信号を受けることにより、データ入出力制御回路６６２からメモリとしてのデータの入出力を行う。なお、この構成により、集積度が高く、強誘電体の特性が良い強誘電体メモリが具現化される。
【００６１】
次に、以上において、重要な構成要素について順に詳述する。まず分極転送部、及び、それを構成する分極転送デバイスについて述べる。
（分極転送部について）
次に図１において、破線１０１Ａ、１０１Ｂに示した分極転送部を構成する分極転送デバイスの構造や動作について図例を参照しながら詳述する。
（分極転送デバイスの第１例）
図１７は分極転送デバイスの基本単位を示す構造の断面図と制御信号との関連を示した結線図の第１例である。また、図１に示した分極転送部１０１Ａの基本となる構造である。
【００６２】
さて、図１７において、破線１７０１に囲まれた内部は分極転送デバイスの断面構造を示している。１７１１はＰＺＴＮからなる強誘電体薄膜であり、１７１２はＮｉＯ（酸化ニッケル）からなる常誘電体絶縁層であり、１７１３、１７１４、１７１５、１７１６、１７１７はＰｔ（白金）からなる下部電極であり、１７２３、１７２４、１７２５、１７２６、１７２７はＰｔ（白金）からなる上部電極である。なお、強誘電体薄膜７１１はＰＺＴＮとしたがよく知られたＰＺＴやＳＢＴでもよい。ここでＰＺＴとはＰｂ（Ｚｒ，Ｔｉ）Ｏ3の総称であり、またＰＺＴＮとはＰＺＴのＴｉの一部をＮｂで置き換えたものの総称であり、また、ＳＢＴとはＳｒＢｉ2Ｔａ2Ｏ9もしくはそれに近い組成の総称である。また、上部電極はＰｔ（白金）を例示したが、Ｔａ（タンタル）、Ｔｉ（チタン）の金属や、ＩｒＯ2（酸化イリジューム）ＲｕＯ2（酸化ルビジューム）等、信頼性を含めた特性が確保されれば他の金属、金属酸化物でもよい。
【００６３】
さて、強誘電体薄膜１７１１と常誘電体絶縁層１７１２を下部電極１７１３と上部電極１７２３で挟んだ構造により、第１分極開閉部が構成されている。図１７では一点鎖線１７０５に囲まれた内部が前記第１分極開閉部を示している。また、強誘電体薄膜１７１１と常誘電体絶縁層１７１２を下部電極１７１４と上部電極１７２４で挟んだ構造により、第２分極開閉部が構成され、強誘電体薄膜１７１１と常誘電体絶縁層１７１２を下部電極１７１５と上部電極１７２５で挟んだ構造により、第３分極開閉部が構成されている。
【００６４】
また、強誘電体薄膜１７１１と常誘電体絶縁層１７１２を下部電極１７１６と上部電極１７２６で挟んだ構造により、第１分極蓄電部が構成され、強誘電体薄膜１７１１と常誘電体絶縁層１７１２を下部電極１７１７と上部電極１７２７で挟んだ構造により、第２分極蓄電部が構成されている。図１７では一点鎖線１７０６に囲まれた内部が前記第２分極蓄電部を示している。
【００６５】
さて、第１分極開閉部、第２分極開閉部、および第３分極開閉部のそれぞれの下部電極１７１３、１７１４、１７１５はともに接地電位１７３１に接続されている。第２分極開閉部の上部電極１７２４はΦ１である第１制御信号線１７３２に接続されている。第１分極開閉部と第３分極開閉部のそれぞれの上部電極１７２３、１７２５はΦ２である第２制御信号線１７３３に接続されている。
【００６６】
また、第１分極蓄電部の上部電極１７２６は端子１７３５を経由してΦ４である第４制御信号線に接続されている。第１分極蓄電部の下部電極１７１６は端子１７３４を経由してΦ６である第６制御信号線に接続されている。第２分極蓄電部の上部電極１７２７は端子１７３７を経由してΦ３である第３制御信号線に接続されている。第２分極蓄電部の下部電極１７１７は端子１７３６を経由してΦ５である第５制御信号線に接続されている。
【００６７】
以上の構成で強誘電体薄膜に信号を反映した分極を蓄積、転送させるが、Φ１、Φ２、Φ３、Φ４、Φ５、Φ６の制御信号線に加える信号波形の組み合わせで動作や働きは変わる。次に制御方法の例を示す。
（分極転送デバイスの制御信号の第１例）
図２７は図１７の分極転送デバイスに加える各制御信号線の信号波形の第１例を示したものである。図２７におけるΦ１は図１７の制御信号線１７３２を通して第２分極開閉部の上部電極１７２４に印加され、図２７におけるΦ２は図１７の制御信号線１７３３を通して第１分極開閉部と第３分極開閉部のそれぞれの上部電極１７２３、１７２５に印加される。なお、Φ１、Φ２はともに０電位と−ＶCの間を変位する。
【００６８】
また、図２７におけるΦ３は図１７の第２分極開閉部の上部電極１７２７に、Φ４は第１分極開閉部の上部電極１７２６に、Φ５は第２分極開閉部の下部電極１７１７に、Φ６は第１分極開閉部の下部電極１７１６に、それぞれ印加される。なお、Φ３、Φ４、Φ５、Φ６はともにＶB電位、０電位、−ＶBの間を変位する。
【００６９】
また、±ＶC、±ＶB、２ＶBはすべて図１７の強誘電体薄膜１７１１の抗電圧以下であって転送すべき信号である分極信号に回復不能の影響を与えない印加電圧未満に設定する。
【００７０】
さて、図２７において、各制御信号Φ１、Φ２、Φ３、Φ４、Φ５、Φ６を基本クロック（Ｃｌｏｃｋ）のタイミングにしたがって、（Ａ１）区間では、それぞれ、−ＶC、−ＶC、０、０、０、０を与える。（Ｂ１）区間では、それぞれ、０、−ＶC、０、０、０、０を与える。（Ｃ１）区間では、それぞれ、０、−ＶC、０、０、０、０を与える。（Ｄ１）区間では、それぞれ、０、−ＶC、ＶB、−ＶB、−ＶB、ＶBを与える。（Ｅ１）区間では、それぞれ、−ＶC、−ＶC、ＶB、−ＶB、−ＶB、ＶBを与える。（Ｆ１）区間では、それぞれ、−ＶC、−ＶC、０、０、０、０を与える。このときの各区間の制御電圧と分極の状態を表したものが、図２３の（Ａ１）、（Ｂ１）、（Ｃ１）及び、図２４の（Ｄ１）、（Ｅ１）、（Ｆ１）であって、括弧内の記号がそれぞれ対応している。
（分極転送デバイスの動作について）
さて、図２７に示す各制御信号を図１７の分極転送デバイスに与えたときの、動作と、そのときの分極や電荷の状態を図２３の（Ａ１）、（Ｂ１）、（Ｃ１）、及び図２４の（Ｄ１）、（Ｅ１）、（Ｆ１）で示して説明する。
【００７１】
さて、図２７の区間（Ａ１）の制御信号を与えたときの分極転送デバイスの状態を示した図２３の（Ａ１）の図（以下、第２３（Ａ１）図と表記する場合もある）について説明する。
【００７２】
第２３（Ａ１）図において、第１分極蓄電部の強誘電体薄膜には上部が負、下部が正の分極である分極信号が蓄積されており、第２分極蓄電部の強誘電体薄膜には信号に対応した分極はない。Φ１が制御する第２分極開閉部、Φ２が制御する第１分極開閉部と第３分極開閉部の上部電極はともに−ＶC電位が加えられているので、前記第１、第２、第３分極開閉部の直下の強誘電体薄膜には上部が正、下部が負の分極が起きている。したがって、第１分極蓄電部の分極信号と第２分極蓄電部の間に第２分極開閉部による異なる極性の分極壁が存在するために第１分極蓄電部には分極信号が蓄積して、隔離保存されている。
【００７３】
次に、図２７の区間（Ｂ１）に示すようにΦ１を０電位にする。すると第２３（Ｂ１）図に示すように第２分極開閉部直下の分極壁は消えて、信号に対応する分極の移動が可能となる。
【００７４】
次に、図２７の区間（Ｃ１）に示すように区間（Ｂ１）の制御信号の状態を引き続けて保つと、第２３（Ｃ１）図に示すように第２分極開閉部を通じて、第１分極蓄電部の分極信号は移動可能となり、信号に対応する分極は第１分極蓄電部と第２分極蓄電部の両方に存在するようになる。
【００７５】
更に図２７の区間（Ｄ１）に示すようにΦ３とΦ６にＶBの電位を与え、Φ４とΦ５に−ＶBの電位を与える。すると、第２４（Ｄ１）図に示すように第２分極蓄電部の上部電極はＶBとなって、強誘電体薄膜の上部にある信号分極の負極性分極を引きつけ、第２分極蓄電部の下部電極は−ＶBとなって、強誘電体薄膜にある下部の信号分極の正極性分極を引きつける。また、第１分極蓄電部の上部電極は−ＶBとなって、強誘電体薄膜の上部にある信号分極の負極性分極を反発し、第１分極蓄電部の下部電極はＶBとなって、強誘電体薄膜にある下部の信号分極の正極性分極を反発する。したがって、強誘電体薄膜の上部側が負極性分極、下部側が正極性分極であった信号分極は第１分極蓄電部から第２分極蓄電部へと移動する。
【００７６】
次に図２７の区間（Ｅ１）に示すようにΦ１を−ＶC電位とすると、第２４（Ｅ１）図に示すように第２分極開閉部の上部電極が−ＶC電位となって、第２分極開閉部を通しての信号分極の移動が行われなくなる。
【００７７】
次に図２７の区間（Ｆ１）に示すようにΦ３、Φ４、Φ５、Φ６をすべて０電位に戻す。なお、このときΦ１、Φ２は−ＶC電位のままである。すると、第２４（Ｆ１）図に示すように第２分極蓄電部には信号分極が蓄積されている。また、第１分極蓄電部にはＶBあるいは−ＶBの電圧を加えたときのバイアス分に相当する分極成分が僅かに残る。なお、これらの分極は第２分極蓄電部および第１分極蓄電部の上下電極にかかる電圧は０であるので残留分極である。また、第２分極開閉部、および第１分極開閉部、第３分極開閉部の上部電極には−ＶC電位が印加されているので第１、第２、第３分極開閉部によって第１分極蓄電部と第２分極蓄電部は隔離されている。
【００７８】
さて、第２４（Ｆ１）図を第２３（Ａ１）図と比較してみると、当初、信号を反映した信号分極が第１分極蓄電部から第２分極蓄電部へ移動している。したがって、図１７の分極転送デバイスにおいて、図２７に示すΦ１、Φ２、Φ３、Φ４、Φ５、Φ６の各制御信号を各端子に印加すると信号分極が第１分極蓄電部から第２分極蓄電部へ、つまり左から右へ移動することが解る。
（分極転送デバイスの制御信号の第２例）
図２８は図１７の分極転送デバイスに加える各制御信号線の信号波形の第２例を示したものである。
【００７９】
さて、図２８において、各制御信号Φ１、Φ２、Φ３、Φ４、Φ５、Φ６を基本クロック（Ｃｌｏｃｋ）のタイミングにしたがって、（Ｇ１）区間では、それぞれ、−ＶC、−ＶC、０、０、０、０を与える。（Ｈ１）区間では、それぞれ、０、−ＶC、０、０、０、０を与える。（Ｉ１）区間では、それぞれ、０、−ＶC、０、０、０、０を与える。（Ｊ１）区間では、それぞれ、０、−ＶC、−ＶB、ＶB、ＶB、−ＶBを与える。（Ｋ１）区間では、それぞれ、−ＶC、−ＶC、−ＶB、ＶB、ＶB、−ＶBを与える。（Ｌ１）区間では、それぞれ、−ＶC、−ＶC、０、０、０、０を与える。
（分極転送デバイスの動作の第２例）
さて、以上の各区間の制御電圧と分極の状態を表したものが、図２５の（Ｇ１）、（Ｈ１）、（Ｉ１）及び、図２６の（Ｊ１）、（Ｋ１）、（Ｌ１）であって、括弧内の記号がそれぞれ対応している。次に図を参照しながら動作を説明する。
【００８０】
まず、図２８の区間（Ｇ１）の制御信号を与えたときの分極転送デバイスの状態を示した図２５の（Ｇ１）の図について説明する。
【００８１】
第２５（Ｇ１）図において、第２分極蓄電部の強誘電体薄膜には上部が負、下部が正の分極である分極信号が蓄積されており、第１分極蓄電部の強誘電体薄膜には信号に対応した分極はない。Φ１が制御する第２分極開閉部、Φ２が制御する第１分極開閉部と第３分極開閉部の上部電極はともに−ＶC電位が加えられているので、前記第１、第２、第３分極開閉部の直下の強誘電体薄膜には上部が正、下部が負の分極が起きている。したがって、第２分極蓄電部の分極信号と第１分極蓄電部の間に第２分極開閉部による異なる極性の分極壁が存在するために第２分極蓄電部には分極信号が蓄積して、隔離保存されている。
【００８２】
次に、図２８の区間（Ｈ１）に示すようにΦ１を０電位にする。すると第２５（Ｈ１）図に示すように第２分極開閉部直下の分極壁は消えて、信号に対応する分極の移動が可能となる。
【００８３】
次に図２８の区間（Ｉ１）に示すように区間（Ｈ１）の制御信号の状態を引き続けて保つと、第２５（Ｉ１）図に示すように第２分極開閉部を通じて、第２分極蓄電部の分極信号は移動可能となり、信号に対応する分極は第２分極蓄電部と第１分極蓄電部の両方に存在するようになる。
【００８４】
更に図２８の区間（Ｊ１）に示すようにΦ３とΦ６に−ＶBの電位を与え、Φ４とΦ５にＶBの電位を与える。すると、第２６（Ｊ１）図に示すように第１分極蓄電部の上部電極はＶBとなって、強誘電体薄膜の上部にある信号分極の負極性分極を引きつけ、第１分極蓄電部の下部電極は−ＶBとなって、強誘電体薄膜にある下部の信号分極の正極性分極を引きつける。また、第２分極蓄電部の上部電極は−ＶBとなって、強誘電体薄膜の上部にある信号分極の負極性分極を反発し、第２分極蓄電部の下部電極はＶBとなって、強誘電体薄膜にある下部の信号分極の正極性分極を反発する。したがって、強誘電体薄膜の上部側が負極性分極、下部側が正極性分極であった信号分極は第２分極蓄電部から第１分極蓄電部へと移動する。
【００８５】
次に図２８の区間（Ｋ１）に示すようにΦ１を−ＶC電位とすると、第２６（Ｋ１）図に示すように第２分極開閉部の上部電極が−ＶC電位となって、第２分極開閉部を通しての信号分極の移動が行われなくなる。
【００８６】
次に図２８の区間（Ｌ１）に示すようにΦ３、Φ４、Φ５、Φ６をすべて０電位に戻す。なお、このときΦ１、Φ２は−ＶC電位のままである。すると、第２６（Ｌ１）図に示すように第１分極蓄電部には信号分極が蓄積されている。また、第２分極蓄電部にはＶBあるいは−ＶBの電圧を加えたときのバイアス分に相当する分極成分が僅かに残る。なお、これらの分極は第２分極蓄電部および第１分極蓄電部の上下電極にかかる電圧は０であるので残留分極である。また、第２分極開閉部、および第１分極開閉部、第３分極開閉部の上部電極には−ＶC電位が印加されているので第１、第２、第３分極開閉部によって第２分極蓄電部と第１分極蓄電部は隔離されている。
【００８７】
さて、第２６（Ｌ１）図を第２５（Ｇ１）図と比較してみると、当初、信号を反映した信号分極が第２分極蓄電部から第１分極蓄電部へ移動している。したがって、図１７の分極転送デバイスにおいて、図２８に示すΦ１、Φ２、Φ３、Φ４、Φ５、Φ６の各制御信号を印加すると信号分極が第２分極蓄電部から第１分極蓄電部へ、つまり右から左へ移動することが解る。
【００８８】
なお、以上において、図２７に示す（分極転送デバイスの制御信号の第１例）と図２８に示す（分極転送デバイスの制御信号の第２例）を比較すると、（分極転送デバイスの制御信号の第１例）は信号分極を左から右へ移動させる制御信号波形の組み合わせであり、（分極転送デバイスの制御信号の第２例）は信号分極を右から左へ移動させる制御信号波形の組み合わせであることが解る。この図２７の波形図と図２８の波形図で異なるのはΦ３、Φ４、Φ５、Φ６の（Ｄ１）から（Ｅ１）、もしくは（Ｊ１）から（Ｋ１）の区間である。殊に（Ｄ１）区間と（Ｊ１）区間は信号分極を最も移動させる区間であるが、図２７の（Ｄ１）区間の状態を示す図２４の（Ｄ１）図では、第１分極蓄電部と第２分極蓄電部の上部電極間と、第１分極蓄電部と第２分極蓄電部の下部電極間には信号分極が第１分極蓄電部から第２分極蓄電部へ移動するような電界が形成されるように、それぞれの電極に各電圧を加えている。
【００８９】
一方、図２８の（Ｊ１）区間の状態を示す第２６（Ｊ１）図では第２分極蓄電部と第１分極蓄電部の上部電極間と、第２分極蓄電部と第１分極蓄電部の下部電極間には信号分極が第２分極蓄電部から第１分極蓄電部へ移動するような電界が形成されるように、それぞれの電極に各電圧を加えている。
【００９０】
以上より、これらの信号分極を最も移動させる区間において、第１、第２分極蓄電部の上部電極、下部電極の印加電圧による電界の形成の仕方により、左方向にも、右方向にも信号分極を移動させることが可能であることが解る。
【００９１】
以上の分極転送デバイスを本発明の分極信号検出デバイスの構成要素として用いることにより、分極信号の転送と検出する機能を合わせることにより、強誘電体メモリの重要な機能の一部を果たせることになる。
（分極転送デバイスの第２例）
図１８は分極転送デバイスの第２例である。
【００９２】
図１８は基本的には図１７の分極転送デバイス構造の第１例を転用したものである。図１８と図１７の相違は図１７における第１、第２、第３分極開閉部のそれぞれの下部電極１７１３、１７１４、１７１５、及び第１、第２分極蓄電部のそれぞれの下部電極１７１６、１７１７のすべてが図１８においては共通電極１８１８としている点にある。他は図１８と図１７は同一構造である。図１８の構造では下部電極１８１８が広く、切れ目のない白金（Ｐｔ）からなる共通電極で形成されるので、その上のＰＺＴＮからなる強誘電体薄膜１７１１が下部電極の白金の結晶軸との相性がよく、結晶成長が順調に行われ、電気特性や信頼性の非常に高い強誘電体結晶となる。したがって、分極転送デバイスとして図１７の実施例よりも信頼性、製造安定性が高くなるという特徴がある。
（分極転送デバイスの第３例）
図１９は分極転送デバイスの第３例である。
【００９３】
図１９は基本的には図１７のデバイス構造を複数個連結したものである。図１９において、破線１９０１で示した構成が図１７の分極転送デバイスの単位構成に相当している。ただし、図１７の第１分極開閉部と第３分極開閉部は図１９のように連結した場合は隣同士の分極開閉部は共用できるので、図１９においては共用した形で画いている。また、図１９において、１９０２の端子は入力信号を電圧で入力する入力端子である。図１９における分極転送デバイスは強誘電体薄膜の不揮発性の分極を信号として用いるが、入力部のみは電圧によって信号を与える。入力端子１９０２に正の電圧を与えると、分極入力部１９０３に入力電圧に対応する分極が生ずる。以降は転送デバイスの連結した構成によって分極は次々と転送される。
【００９４】
なお、本発明の分極メモリセルアレイの第１実施例としてあげた図５における入力回路５８１の基本構成は図１９における分極入力部１９０３を用いることができる。
（分極転送デバイスの制御信号の第３例）
図２９は図１９の分極転送デバイスに加える各制御信号線の信号波形の第３例を示したものである。図１９の分極転送デバイスは前述したように図１７のデバイス構造の第１実施形態を複数個形状的に連結したものである。また、図２９の各制御信号Φ１、Φ２、Φ３、Φ４、Φ５、Φ６は図２７の制御信号波形を時間的に連結したものである。
【００９５】
なお、図２７において、Φ３、Φ６は０とＶB電位、Φ４、Φ５は０と−ＶB電位であるにもかかわらず、図２９において、Φ３、Φ４、Φ５、Φ６は−ＶB電位、０、ＶB電位の間を変化している。これは図１７において、第１分極蓄電部から第２分極蓄電部への移動の際のみの制御信号波形を図２７に示したからであって、図１７において、更に分極転送デバイスの基本構成を並べて転送する、つまり第２分極蓄電部から右の隣のいわば第３分極蓄電部へ転送する際にΦ３、Φ４、Φ５、Φ６が入れ替わった関係が生ずる為である。したがって、前述したように図２９の制御信号波形図は図２７の制御信号波形図を連結したものにすぎないので図１９の分極転送デバイスを図２９の制御信号波形で制御すると信号分極は右方向へ次々と転送される。なお、図２９においては図１９の入力信号を与えるタイミングも図示してある。図２９の入力信号ＶsigがＤ１、Ｄ２、Ｄ３等で表現された斜線以外のタイミングで確定されていれば正常入力する。
（分極転送デバイスの制御信号の第４例）
図３０は図１９の分極転送デバイスに加える各制御信号線の信号波形の第４例を示したものである。図１９の分極転送デバイスは前述したように図１７のデバイス構造の第１実施形態を複数個形状的に連結したものである。また、図３０の各制御信号Φ１、Φ２、Φ３、Φ４、Φ５、Φ６は図２８の制御信号波形を時間的に連結したものである。したがって、図３０の制御信号波形が図１９の分極転送デバイスにおいて、信号分極を右から左に転送させることが解る。
【００９６】
なお、図２８において、Φ３、Φ６は０と−ＶB電位、Φ４、Φ５は０とＶB電位であるにもかかわらず、図３０において、Φ３、Φ４、Φ５、Φ６は−ＶB電位、０、ＶB電位の間を変化している。これは前述した（分極転送デバイスの制御信号の第３例）において、分極転送デバイスの基本構成を連結した場合の事情とほぼ同様の理由による。
【００９７】
以上より図１９の分極転送デバイスの第３例を図２９、図３０の制御信号の第３例、第４例によって、制御し、動作させると分極信号を右方向にも左方向にも自由に転送できる。
（分極転送デバイスの第４例）
図２０は分極転送デバイスの第４例であり、構造の断面図、かつ制御信号との関連を示した結線図である。
【００９８】
図２０は基本的には図１８のデバイス構造で示した分極転送デバイスの第２例の高集積化を意図したものである。図２０と図１８の相違は図１８における第１、第２、第３分極開閉部のそれぞれの上部電極１７２３、１７２４、１７２５を第１、第２分極蓄電部のそれぞれの上部電極１７２６、１７２７とは別の層となるように異なる工程で形成し、図２０の第１、第２、第３分極開閉部のそれぞれの上部電極２０２３、２０２４、２０２５とした。かつ、図２０では第１分極蓄電部と第２分極蓄電部のそれぞれの上部電極２０２６、２０２７の距離を縮めて形成している。その他はほぼ同じ構造であり、分極転送デバイスとしてはほぼ同じ制御の仕方をする。
【００９９】
図２０において、２０１９はＳｉＯ2やＮｉＯ等からなる絶縁層である。第１、第２、第３分極開閉部のそれぞれの上部電極２０２３、２０２４、２０２５は絶縁層２０１９を介して第１、第２分極蓄電部のそれぞれの上部電極２０２６、２０２７の上層に設けている。第２分極開閉部の上部電極２０２４が上層に移ったことにより、第１、第２分極蓄電部のそれぞれの上部電極２０２６、２０２７の間隔は第２分極開閉部の上部電極２０２４の金属幅にまで接近させている。また、各分極開閉部の上部電極は各分極蓄電部の上部電極の隙間を等して強誘電体薄膜の分極を制御することになる。なお、この際、図１８と比較して、制御電圧としてはやや高い電圧で制御することになる。また、図２０では第１、第２、第３分極開閉部のそれぞれの上部電極２０２３、２０２４、２０２５は第１分極蓄電部と第２分極蓄電部のそれぞれの上部電極２０２６、２０２７の隙間を覆っているので、第１、第２、第３分極開閉部のそれぞれの上部電極２０２３、２０２４、２０２５と、第１分極蓄電部と第２分極蓄電部のそれぞれの上部電極２０２６、２０２７とによって常誘電体の絶縁層２０１２と強誘電体薄膜２０１１の状態を確実に各制御信号によって洩れなく制御することができる。また、前述したように、図２０の実施例は図１８に比較し、第１、第２分極蓄電部のそれぞれの上部電極２０２６、２０２７の間隔を接近させることができるために集積度は高まるとともに、第１、第２分極蓄電部間の転送効率が向上する。
【０１００】
以上より、高集積で、転送効率がよく、かつ分極移動と分極保持において制御性のよい分極転送デバイスとなる。
（分極転送デバイスの第５例）
図７は分極転送デバイスの第５例であり、構造の断面図、かつ制御信号との関連を示した結線図である。図７は基本的には図２０のデバイス構造を複数個連結したものである。ただし、図２０の第１分極開閉部と第３分極開閉部は図７のように連結した場合は隣同士の分極開閉部は共用できるので、図７においては共用した形で画いている。以上の構造から分極転送デバイスとしての機能を有していることが解る。
（分極転送デバイスの第６例）
図２は分極転送デバイスの第６例であり、構造の断面図、かつ制御信号との関連を示した結線図である。図２は本発明の分極メモリセルアレイにおける第１実施形態の説明の中で分極転送デバイスとして簡単にふれたが、図１８の分極転送デバイスの第２例において、分極開閉部の上部電極１７２３、１７２４、１７２５を分極蓄電部の上部電極１７２６、１７２７より上層に形成した構造とみることができる。
【０１０１】
あるいは、図２０に示す分極転送デバイスの第４例、また図７に示す分極転送デバイスの第５例において、分極開閉部の上部電極の幅が分極蓄電部の上部電極の間隔よりも狭まった構造とみることもできる。以上の構造から分極転送デバイスとしての機能を有していることが解る。
（分極転送デバイスの第７例）
図２１は分極転送デバイスの第７例である。
【０１０２】
図２１は基本的には図１８のデバイス構造を踏襲したものである。相違点は図１８では常誘電体の絶縁層１７１２が分極蓄電部でも分極開閉部においても均一な材質で形成されているのに対し、図２１では分極蓄電部の上部電極直下の常誘電体絶縁層は第１絶縁層１７１２で形成されているのに対し、分極開閉部の上部電極直下の常誘電体絶縁層は第２絶縁層２１１２で形成されていて、誘電率等の特性が異なっているものを用いている。図２１の分極開閉部の上部電極が０電位では分極開閉部はオン（ＯＮ）せず、＋ＶC電位でオン（ＯＮ）するような材質と膜厚を選択する。
（分極転送デバイスの第８例）
図２２は分極転送デバイスの第８例である。
【０１０３】
図２２は図２１の分極転送デバイスの第７例を連結したものである。したがって、断面構造は図２１のデバイス構造を踏襲している。なお、図２２において、破線２２０１で囲まれた内部が図２１の分極転送デバイスの第７例に相当している。また、入力回路として分極入力部２２０３を付加している。
（分極転送デバイスの制御信号波形の第５例）
図３１は図２２の分極転送デバイスに加える各制御信号線の信号波形の第５例を示したものである。
【０１０４】
図３１は図２９における各制御信号線の信号波形の第３例に対応している。異なるのは２点ある。第１点目は図２２において、分極開閉部と分極蓄電部の下部電極が共通電極となり、かつ０電位のグラウンドに接地されていることである。
また、異なる第２点目としては分極開閉部の上部電極の制御信号Φ１、Φ２が図２９では−ＶC電位から０電位の範囲で制御していたのに対し、図３１では０電位から＋ＶC電位の範囲で制御する方式をとったことである。分極開閉部の制御電圧はどの範囲が適切かは強誘電体薄膜や常誘電体の絶縁層の材質や膜厚等によって異なるが、前述したように、一般的には図２２あるいは図２１の構造で図３１の制御電圧をとった方が図１９あるいは図１７で図２９の制御電圧の場合に比較して、分極の保持特性、不揮発性が良くなる。
（分極転送デバイスの制御信号波形の第６例）
図３２は図２２の分極転送デバイスに加える各制御信号線の信号波形の第６例を示したものである。
【０１０５】
図３２は図３１の制御信号波形の第５例において、更に分極開閉部の制御電圧を変えている。分極開閉部の制御電圧はどの範囲が適切かは強誘電体薄膜や常誘電体の絶縁層の材質や膜厚等によって異なるが、一般的には図２２の構造で図３２の制御電圧をとった方が分極の保持特性、不揮発性が良くなる。
【０１０６】
さて、次に分極検出部の構成する分極検出デバイスの構造について述べる。
（分極検出デバイスの第１例）
図１１は分極検出デバイスの第１例を示す構造の断面図、かつ制御信号との関連を示した結線図である。
【０１０７】
図１１において、破線１１０２の内部は分極転送部であり、破線１１０４の内部は分極検出部である。破線１１０１の中は分極転送部１１０２の断面構造を模式的に図示しており、また、破線１１０３の中は分極検出部１１０４を構成するゲート部に強誘電体薄膜を有する電界効果型トランジスタの断面構造を模式的に図示している。
【０１０８】
分極転送部を示す破線１１０２の中において、１１１１はＰＺＴＮからなる強誘電体薄膜であり、１１１２はＮｉＯ（酸化ニッケル）からなる常誘電体絶縁層であり、１１１３、１１１４、１１１５、１１１６、１１１７はＰｔ（白金）からなる下部電極であり、１１２３、１１２４、１１２５、１１２６、１１２７はＰｔ（白金）からなる上部電極である。さて、強誘電体薄膜１１１１と常誘電体絶縁層１１１２を下部電極１１１３と上部電極１１２３で挟んだ構造により、第１分極開閉部が、下部電極１１１４と上部電極１１２４で挟んだ構造により、第２分極開閉部が、下部電極１１１５と上部電極１１２５で挟んだ構造により、第３分極開閉部がそれぞれ構成されている。また、強誘電体薄膜１１１１と常誘電体絶縁層１１１２を下部電極１１１６と上部電極１１２６で挟んだ構造により、第１分極蓄電部が、下部電極１１１７と上部電極１１２７で挟んだ構造により、第２分極蓄電部がそれぞれ構成されている。
【０１０９】
また、第１分極開閉部、第２分極開閉部、および第３分極開閉部のそれぞれの下部電極１１１３、１１１４、１１１５はともに接地電位１１３１に接続されている。第２分極開閉部の上部電極１１２４はΦ１である第１制御信号線１１３２に接続されている。第１分極開閉部と第３分極開閉部のそれぞれの上部電極１１２３、１１２５はΦ２である第２制御信号線１１３３に接続されている。
【０１１０】
また、第１分極蓄電部の上部電極１１２６は端子１１３５を経由してΦ４である第４制御信号線に接続されている。第１分極蓄電部の下部電極１１１６は端子１１３４を経由してΦ６である第６制御信号線に接続されている。第２分極蓄電部の上部電極１１２７は端子１１３７を経由してΦ３である第３制御信号線に接続されている。第２分極蓄電部の下部電極１１１７は端子１１３６を経由してΦ５である第５制御信号線に接続されている。
【０１１１】
以上が分極転送部１０２の断面構造と制御信号との関連の概要である。さて、分極検出部を示す破線１１０４の中において、１１１１はＰＺＴＮからなる強誘電体薄膜であり、１１１２はＮｉＯ（酸化ニッケル）からなる常誘電体絶縁層である。これらの強誘電体薄膜１１１１と常誘電体絶縁層１１１２は、前述した分極転送部１１０２のなかで用いられている強誘電体薄膜１１１１と常誘電体絶縁層１１１２と同一の材質、構造のものであり、連続して一体化形成されている。
【０１１２】
また、１１７２、１１７３はＮ型拡散層からなり、それぞれ電界効果型トランジスタのソース電極もしくはドレイン電極となる。１１７９はバルクもしくはチャネルである。１１５１はゲート電極であり、端子１１５２を経て制御信号で必要な電位が与えられる。
【０１１３】
以上から、常誘電体絶縁層１１１２、強誘電体薄膜１１１１をゲート電極１１５１とソース電極１１７２、ドレイン電極１１７３とで挟み、ゲート部に強誘電体薄膜を有する電界効果型トランジスタ１１０３を構成している。
【０１１４】
さて、分極転送部１１０２によって、分極の形態をとった分極信号が強誘電体薄膜１１１１を転送され、分極検出部１１０４に到達すると、分極信号はゲート部に強誘電体薄膜を有する電界効果型トランジスタ１１０３の強誘電体薄膜１１１１に影響を与え、分極が再形成される。その結果、正極性あるいは負極性の分極かにより、更にその分極量の大小により、チャネル１１７９にキャリア電荷を誘起するか排除するかの影響を与え、電界効果型トランジスタとしてのスレッショルド電圧が変化し、ソース電極１１７２とドレイン電極１１７３の間に流れる電流値が変化する。これにより、分極信号の正負、および大小を分極検出部１１０４によって検知することができる。
【０１１５】
図１５は分極検出デバイスと分極転送デバイスの関連を示す第１例の平面図である。図１５において、破線１５０２で示す部分は分極転送部であり、１５２１、１５２２、１５２３、１５２４、１５２５は各分極開閉部のそれぞれの上部電極である。また、１５３１、１５３２、１５３３、１５３４は各分極蓄電部のそれぞれの上部電極である。複数箇所の１１１１で示したのは強誘電体薄膜であり、平面図ではとぎれて表現されているが、上部電極の下では連続して一体化している。また、強誘電体薄膜の上部には常誘電体の絶縁層が形成されることがあるので、上部から観た平面図では必ずしも強誘電体薄膜は見えるとは限らないが、重要な構成要素であるので、あえて、常誘電体の絶縁層を無視して、強誘電体薄膜１１１１を表現している。
【０１１６】
また、破線１５０４は分極検出部であり、１５５１はゲート電極、１５７２はソース電極、１５７３はドレイン電極である。分極検出部を構成するゲート部に強誘電体薄膜を有する電界効果型トランジスタの強誘電体薄膜は図１５のゲート電極１５５１と分極蓄電部の上部電極１５３３の間に示した強誘電体薄膜１１１１を通して、分極転送部の強誘電体薄膜と分極検出部の強誘電体薄膜は連続して形成されている。
【０１１７】
以上より、分極転送部１５０２で転送している分極信号が、途中で一部、分極検出部１５０４に入り、信号の値を検知することができる。
【０１１８】
なお、以上において、詳細な結線は発明の本質には関わらないので省略した。
【０１１９】
図１６は分極検出デバイスと分極転送デバイスの関連を示す第２例の平面図である。図１６において、破線１６０２で示す部分は第１の分極転送部であり、破線１６０３示す部分は第１の分極転送部である。  また、破線１６０４は分極検出部であり、１６５１はゲート電極、１６７２はソース電極、１６７３はドレイン電極である。分極検出部を構成するゲート部に強誘電体薄膜を有する電界効果型トランジスタの強誘電体薄膜は図１６の第１分極転送部１６０２と第２分極転送部１６０３の間に位置する強誘電体薄膜とつながっている。この構造により、分極転送部１６０２と分極転送部１６０３との間を転送する際に分極信号を分極検出部１６０４で検出する。
【０１２０】
なお、図１６のような第１分極転送部と第２転送部の間で分極を検出する構成は図５に示す分極メモリセルアレイにおいて有効な手法である。
【０１２１】
また、図１２は図１１で用いた分極検出部１１０４に対して、図１１で用いた分極転送デバイスとは異なる構造の図１８の分極転送デバイスを用いた場合の構成を示している。必ずしも図１１の構成のみではないことを示している。
（分極検出デバイスの第２例）
図１３は分極検出デバイスの第２例を示す構造の断面図、かつ制御信号との関連を示した結線図である。
【０１２２】
図１３において、破線１１０２の内部は分極転送部であり、破線１１０４の内部は分極検出部ある。破線１１０１の中は分極転送部１１０２の断面構造を模式的に図示しており、また、破線１１０３の中は分極検出部１１０４を構成するゲート部に強誘電体薄膜を有する電界効果型トランジスタの断面構造を模式的に図示している。
【０１２３】
以上の構成は図１２とほぼ同一の構造を継承している。異なるのは図１３において、絶縁層１３６１を強誘電体薄膜１１１１とバルク１１７９、ソース電極１１７２、ドレイン電極１１７３との間に設けたことである。強誘電体薄膜１１１１の材質によってはＳｉ（シリコン）等によって構成されるバルク１１７９の上に直接、強誘電体の材質を形成することは困難をともなうことがある。このような場合において、絶縁層１３６１等を設ける手法があることを示すものである。また、分極検出部の構成も様々にあることを示す例でもある。
（分極検出デバイスの第３例）
図１４は分極検出デバイスの第３例を示す構造の断面図、かつ制御信号との関連を示した結線図である。
【０１２４】
図１４において、破線１１０２の内部は分極転送部であり、破線１１０４の内部は分極検出部ある。破線１１０１の中は分極転送部１１０２の断面構造を模式的に図示しており、また、破線１１０３の中は分極検出部１１０４を構成するゲート部に強誘電体薄膜を有する電界効果型トランジスタの断面構造を模式的に図示している。
【０１２５】
図１４に示す構成は図１３の形態と概要はほぼ同じであるが、分極検出部１１０４を構成するゲート部に強誘電体を有する電界効果型トランジスタ１１０３の構造が異なっている。相違点は白金（Ｐｔ）からなる下部電極１４４１が設けられていることである。分極信号は強誘電体薄膜１１１１に伝わると、その分極の状態によって、下部電極１４４１に誘起される電荷が変化し、それが絶縁層１３６１を経由してチャネル１１７９の表面電荷に影響し、スレッショルド電圧の変化となって、ソース電極１１７２とドレイン電極１１７３の間に流れる電流値が変わる。以上により、分極検出部としての機能を果たす。また、上部電極１１５１と下部電極１１４１の作用によって、分極転送の動作も可能となる。
【０１２６】
さて、再び本発明の分極メモリセルアレイの実施例について述べる。
（分極メモリセルアレイの第２実施形態）
図７、図８を参照して本発明の分極メモリセルアレイの第２実施形態を示す。
【０１２７】
図７において、分極転送部を示す破線７０２の中において、１１１はＰＺＴＮからなる強誘電体薄膜であり、１１２はＮｉＯ（酸化ニッケル）からなる常誘電体絶縁層であり、１１８はＰｔ（白金）からなる共通の下部電極であり、７３１、７３２、７３３等は分極蓄電部の上部電極である。更に７２２、７２３等は分極開閉部の上部電極であって、常誘電体絶縁層１１９を介して前記分極蓄電部の上部電極７３１、７３２、７３３等の上層に形成されている。
【０１２８】
さて、本発明の分極メモリセルアレイの第１実施例で示した図２との相違は、図７では分極蓄電部の上部電極７３１、７３２の間隔を狭めており、かつ分極開閉部の上部電極７２２が前記間隔を覆っていることである。その結果、分極メモリセルアレイとしてみた場合の集積度が向上し、かつ、強誘電体薄膜１１１は分極蓄電部の上部電極もしくは分極開閉部の上部電極のいずれかの影響下に必ず入るので制御性がよくなり、安定した特性を確保しやすくなる。
【０１２９】
図８は分極メモリセルアレイの分極転送デバイスが図７で述べた断面構造をとった場合における分極メモリセルアレイの平面図であり、レイアウト図である。図８において、１０１、１０２は分極メモリセルアレイの１単位構成である。また、８２１、８２２、８２３、８２４等は図３で示した各制御信号の結線図にあらわれる分極開閉部の制御信号Φ１、Φ２の実際の配線をレイアウト上で示したものである。
【０１３０】
図８をみると、分極蓄電部の上部電極と接続配線、分極開閉部の上部電極と接続配線が整然と配置されていることが解る。この結果、分極メモリセルアレイの単位構成が整然と配列可能となり、一層、高い集積度が確保されている。
（分極メモリセルアレイの第３実施形態）
図９は本発明の分極メモリセルアレイの第３実施例を示すブロック図である。殊に分極メモリセルアレイと周辺の制御回路との関連を示した平面的な配置を示している。
【０１３１】
図９において、９０１、９０２、９１１、９１２は分極メモリセルアレイの１単位構成であり、９９９は分極信号の一時格納用の分極メモリセルアレイである。また９８２は分極検出部、９８３は分極信号を振り分ける転送方向選択制御デバイスである。９００は以上のデバイスを含めた構成の分極メモリセルアレイである。また、９６１は転送ゲート制御信号回路であり、分極メモリセルアレイ９００の分極転送部を制御するΦ１、Φ２、Φ３、Φ４、Φ５、Φ６を形成して、分極メモリセルアレイ９００に供給し、制御している。また、９６２はデータ入出力制御回路であり、分極入力回路９８１、及び前記分極検出部９８２を介して分極メモリセルアレイ９００とデータの入力と出力の制御を行っている。
【０１３２】
さて、分極メモリセルアレイの１単位構成である９０１、９０２等は分極転送部からなっており、分極信号の記憶と、制御信号により分極の転送と、を行う機能を有している。
【０１３３】
転送ゲート制御信号回路９６１から制御信号により転送命令が出されると該当する分極メモリセルアレイ１単位構成が分極信号からなるデータを右側に転送し、転送方向選択制御デバイス９８３を経由して分極検出部９８２を通り、一時格納用の分極メモリセルアレイ９９９に転送される。この間において、分極検出部９８２から分極メモリセルアレイ１単位構成分の複数個の信号が読みとられ、データ入出力制御回路９６２に送られる。すべてのメモリの読みとりが済むと、一時格納用の分極メモリセルアレイ９９９に格納されていた分極信号データは逆方向に転送され、もとの該当する分極メモリセルアレイ１単位構成に再度、蓄積される。次のサイクルでは別の選択された分極メモリセルアレイ１単位構成のデータが転送され、読みとられる。このとき一時格納用の分極メモリセルアレイ９９９は共用となる。
【０１３４】
また、データを書き込む場合は、選択された分極メモリセルアレイ１単位構成が転送過程において、分極入力回路９８１から順に分極信号データを書き込むことになる。
【０１３５】
以上の構成では転送ゲート制御信号回路と分極メモリセルアレイ９００との関係において、レイアウト上、制御上の工夫を要するが可能な実施形態である。
【０１３６】
なお、分極メモリセルアレイ１単位構成は一列の形状の分極転送デバイスからなり、第１実施例であげた図１、図３、図５に示した環状の構成はとっていない。  
（分極メモリセルアレイの第４実施形態）
図１０は本発明の分極メモリセルアレイの第４実施例を示すブロック図である。殊に分極メモリセルアレイと周辺の制御回路との関連を示した平面的な配置を示している。
【０１３７】
図１０において、１００１、１００２、１０１１、１０１２は分極メモリセルアレイの１単位構成であり、１０９１、１０９２は分極信号の一時格納用の分極メモリセルアレイである。また、１０８１、１０８２はメモリセルアレイ内部でデータを管理する中間データ入出力制御回路であり、分極検出回路や分極入力回路の機能およびデバイスが含まれている。１０００は以上の分極メモリセルアレイの１単位構成、一時格納用の分極メモリセルアレイ、中間データ入出力制御回路のデバイスを含めた構成の分極メモリセルアレイを示している。また、１０６１は転送ゲート制御信号回路であり、分極メモリセルアレイ１０００の分極転送部を制御するΦ１、Φ２、Φ３、Φ４、Φ５、Φ６を形成して、分極メモリセルアレイ１０００に供給し、制御している。また、１０６２は全体のデータを管理するデータ入出力制御回路であり、中間データ入出力制御回路１０８１、１０８２を介して、分極メモリセルアレイ１０００とデータの入力と出力の制御を行っている。
【０１３８】
さて、分極メモリセルアレイの１単位構成である１００１、１００２、１０１１、１０１２等は分極転送部からなっており、分極信号の記憶と、制御信号により分極の転送と、を行う機能を有している。
【０１３９】
転送ゲート制御信号回路１０６１から制御信号により転送命令が出されると該当する分極メモリセルアレイ１単位構成が分極信号からなるデータを転送し、一時格納用の分極メモリセルアレイ１０９１、１０９２等に転送される。この間において、中間データ入出力制御回路１０８１、１０８２に内蔵された分極検出部から分極メモリセルアレイ１単位構成分の複数個の信号が読みとられ、データ入出力制御回路１０６２に送られる。すべてのメモリの読みとりが済むと、一時格納用の分極メモリセルアレイ１０９１、１０９２等に格納されていた分極信号データは逆方向に転送され、もとの該当する分極メモリセルアレイ１単位構成に再度、蓄積される。次のサイクルでは別の選択された分極メモリセルアレイ１単位構成のデータが転送され、読みとられる。このとき一時格納用の分極メモリセルアレイ１０９１、１０９２等は左側の分極メモリセルアレイの１単位構成である１００１、１００２と、右側の分極メモリセルアレイの１単位構成１０１１、１０１２とで共有される。
【０１４０】
また、データを書き込む場合は、選択された分極メモリセルアレイ１単位構成が転送過程において、データ入出力制御回路１０６２から中間データ入出力制御回路１０８１、１０８２を経由して順に分極信号データを書き込むことになる。
【０１４１】
以上の構成でも分極メモリセルアレイは実現できる。
（その他の実施形態）
本発明は、上記の実施形態に限定されるものではない。次にその他の実施形態について列挙する。
【０１４２】
以上、分極メモリセルアレイは様々な分極転送デバイスや分極検出部の組み合わせで構成できるので、具体的な実施例としてあげなかった組み合わせでも可能である。
【０１４３】
また、分極転送部における分極開閉部の下部電極には０電位の固定電位を与える方法について述べたが、下部電極を独立させて正極もしくは負極の電位を与えて分極開閉部としての開閉機能を強化する方法もある。
【０１４４】
また、分極メモリセルアレイの基本単位を構成する分極転送デバイスにおける段数、つまりメモリ数は前述した例の個数に限らず、６４段以上の１２８段、２５６段、５１２段、１０２４段等も可能である。また、分極メモリセルアレイの基本単位を構成する分極転送デバイスを並べる列数も図６、図９、図１０では８列の例を示したが６４列、以上、あるいは１０２４列以上も特に制約はない。
【０１４５】
また、強誘電体の例として、ＰＺＴＮ、ＰＺＴ、ＳＢＴをあげたが、他の材質の強誘電体であってもよい。例えばＢＬＴ（Ｂｉ4XＬａXＴｉ3Ｏ12）、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ12、ＢａＢｉＮｂ2Ｏ9等々がある。また、組成の割合が変われば無数にある。また、強誘電体薄膜の上層部と下層部で組成のことなる材料を積層させたものを用いてもよい。
【０１４６】
また分極転送デバイスの構造において、ＮｉＯ（酸化ニッケル）からなる常誘電体絶縁層は強誘電体薄膜と上部電極との間に設けた例を示したが、必ずしも必須要件ではない。常誘電体絶縁層１１２、１１１２の役目は強誘電体薄膜１１１、１１１１の中の異なる分極間にある分極壁を誘起電荷や上部の電極の電位によって消滅、あるいは移動しやすくする機能のために設けたものである。したがって、強誘電体薄膜の材質や多層形成等の工夫や上部電極の電位の与え方によっては常誘電体絶縁層１１２、１１１２がなくとも分極壁が消滅し、分極が移動可能となることもある。
【０１４７】
また、本発明の分極転送方向選択デバイスの応用例として強誘電体メモリの例をあげたが、本質的には不揮発性の信号蓄積、転送方向の選択を行うデバイスであるので、不揮発性のデバイスという特徴を活かして他への応用が広く見込める。
【０１４８】
また、強誘電体メモリの場合は１、０のデジタル信号を原則とするが、本発明の分極転送方向選択デバイスではアナログ信号や多値の信号を扱うことも可能である。
【図面の簡単な説明】
【０１４９】
【図１】本発明の第１実施形態における分極メモリセルアレイの１単位構成を示した平面図である。
【図２】本発明の第１実施形態における分極メモリセルアレイ、兼、分極転送デバイスの第６例の部分的な構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図３】本発明の第１実施形態における分極メモリセルアレイの単位構成を２個並べた際の配置を示す平面図と、制御信号との関連を示した結線図である。
【図４】本発明の第１実施形態における分極メモリセルアレイの単位構成を２個並べた際のレイアウト図である。
【図５】本発明の第１実施形態における分極メモリセルアレイと周辺回路との関連を示した平面配置図、兼、ブロック図である。
【図６】本発明の第１実施形態における分極メモリセルアレイを集積してメモリ群としたときの周辺回路との関連を示した平面配置図、兼、ブロック図である。
【図７】本発明の第２実施形態における分極メモリセルアレイ、兼、分極転送デバイスの第５例の部分的な構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図８】本発明の第２実施形態における分極メモリセルアレイの単位構成を２個並べた際のレイアウト図である。
【図９】本発明の第３実施形態における分極メモリセルアレイを集積してメモリ群としたときの周辺回路との関連を示した平面配置図、兼、ブロック図である。
【図１０】本発明の第４実施形態における分極メモリセルアレイを集積してメモリ群としたときの周辺回路との関連を示した平面配置図、兼、ブロック図である。
【図１１】本発明のなかで用いる分極検出部の第１例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１２】本発明のなかで用いる分極検出部の第１例と他の例の分極転送部とを組み合わせた場合における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１３】本発明のなかで用いる分極検出部の第２例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１４】本発明のなかで用いる分極検出部の第３例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１５】本発明のなかで用いる分極検出部と分極転送部の関連を示す第１例の平面図である。
【図１６】本発明のなかで用いる分極検出部と分極転送部の関連を示す第２例の平面図である。
【図１７】本発明のなかで用いる分極転送デバイスの第１例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１８】本発明のなかで用いる分極転送デバイスの第２例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図１９】本発明のなかで用いる分極転送デバイスの第３例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図２０】本発明のなかで用いる分極転送デバイスの第４例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図２１】本発明のなかで用いる分極転送デバイスの第７例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図２２】本発明のなかで用いる分極転送デバイスの第８例における部分構造を示す断面図、かつ制御信号との関連を示した結線図である。
【図２３】本発明のなかで用いる分極転送デバイスを第１例の制御信号で動作させたときの分極信号の第１状態図である。
【図２４】本発明のなかで用いる分極転送デバイスを第１例の制御信号で動作させたときの分極信号の第２状態図である。
【図２５】本発明のなかで用いる分極転送デバイスを第２例の制御信号で動作させたときの分極信号の第１状態図である。
【図２６】本発明のなかで用いる分極転送デバイスを第２例の制御信号で動作させたときの分極信号の第２状態図である。
【図２７】本発明のなかで用いる分極転送デバイスを制御する第１例の制御信号波形図である。
【図２８】本発明のなかで用いる分極転送デバイスを制御する第２例の制御信号波形図である。
【図２９】本発明のなかで用いる分極転送デバイスを制御する第３例の制御信号波形図である。
【図３０】本発明のなかで用いる分極転送デバイスを制御する第４例の制御信号波形図である。
【図３１】本発明のなかで用いる分極転送デバイスを制御する第５例の制御信号波形図である。
【図３２】本発明のなかで用いる分極転送デバイスを制御する第６例の制御信号波形図である。
【図３３】本発明および従来例において用いる強電体の分極例を示す状態図である。
【図３４】本発明および従来例において用いる強電体の他の分極例を示す状態図である。
【図３５】本発明の分極転送デバイスにおいて用いる構造における強電体の分極例を示す状態図である。
【図３６】本発明及び従来例に用いる強誘電体コンデンサの印加電圧と分極電荷の特性例を示した特性図である。
【図３７】本発明及び従来例に用いる強誘電体コンデンサの構造を示す断面図である。
【図３８】従来例の強誘電体メモリに用いるメモリセルの回路構成図である。
【図３９】本発明及び従来例に用いるゲート部に強誘電体薄膜を有する電界効果型トランジスタの構造を示す断面図である。
【図４０】従来例の強誘電体メモリ装置においてゲート部に強誘電体薄膜を有する電界効果型トランジスタを用いたメモリセルアレイの構成図である。
【図４１】本発明及び従来例に用いるゲート部に強誘電体薄膜を有する電界効果型トランジスタの断面構造と、分極および誘起電荷の様子を示す第１の状態図である。
【図４２】本発明及び従来例に用いるゲート部に強誘電体薄膜を有する電界効果型トランジスタの断面構造と、分極および誘起電荷の様子を示す第２の状態図である。
【符号の説明】
【０１５０】
１０１、１０２、１０３、１０４、９０１、９０２、９１１、９１２、１００１、１０２、１０１１、１０１２  ・・・  分極メモリセルアレイの基本単位
１０１Ａ、１０１Ｂ、１１０２、１５０２、１６０２、１６０３  ・・・  分極転送部、もしくは分極転送デバイス
１１１、１１１１、１７１１、２０１１、３３０１、３３０２、３４２１、３５２１、３７４０、３９００、４１００  ・・・  強誘電体薄膜
１１２、１１９、１１１２、１１１９、１３６１、１７１２、２０１２、２０１９、２１１２、２２１２、３５２２  ・・・  常誘電体絶縁層
１１８、１２１、１２２、１２３、１２４、１２５、１２６、１２７、１２８、１２９、１３１、１３２、１３３、１３４、１３５、１３６、１３７、１３８、１４８、５９１、５９２、５９３、７２２、７２３、７３１、７３２、７３３、１１１３、１１１４、１１１５、１１１６、１１１７、１１２３、１１２４、１１２５、１１２６、１１２７、１１５１、１２１８、１４４１、１５２１、１５２２、１５２３、１５２４、１５２５、１５３１、１５３２、１５３３、１５３４、１６２１、１６２２、１６２３、１６２４、１６２５、１６３１、１６３２、１６３３、１６３４、１７１３、１７１４、１７１５、１７１６、１７１７、１７２３、１７２４、１７２５、１７２６、１７２７、１８１８、２０１８、２０２３、２０２４、２０２５、２０２６、２０２７、３４２３、３４２４、３４２５、３５２３、３５２４、３５２５、３７４１、３７４２、３９０１、４１０１  ・・・  電極
４２１、４２２、４２３、４２４、８２１、８２２、８２３、８２４、１１３１、１１３２、１１３３、１７３１、１７３２、１７３３、１８３１、２０３１、２０３２、２０３３、３８１３、３８１４、３８１５  ・・・  制御信号線
５８１、６８１、９８１、１９０３、２２０３  ・・・  分極入力回路、もしくは分極入力部
５８２、６８２、９８２、１１０４、１５０４、１６０４  ・・・  分極検出部
６６１、９６１、１０６１  ・・・  転送ゲート制御信号回路
６６２、９６２、１０６２  ・・・  データ入出力制御回路
９８３  ・・・  転送方向選択制御デバイス
９９９、１０９１、１０９２  ・・・  一時格納用の分極メモリセルアレイ
１０８１、１０８２  ・・・  中間データ入出力制御回路
１１０３、４００１  ・・・  ゲート部に強誘電体を有した電界効果型トランジスタ
１１３４、１１３５、１１３６、１１３７、１１５２、１７３４、１７３５、１７３６、１７３７、１８３４、１８３６、１９０２、２０３４、２０３５、２０３６、２０３７、２２０２、３４２６、３４２７、３５２６、３５２７、４１０４、４１０５、４１０６  ・・・  端子
１１７２、１１７３、１５７２、１５７３、１６７２、１６７３、３９０２、３９０３、４１０２、４１０３  ・・・  ソースもしくはドレイン電極  
１１７９、３９０９、４１０９  ・・・  バルクもしくはチャネル部
１７０５  ・・・  分極開閉部
１７０６  ・・・  分極蓄電部
３６０１、３６０２、３６０３、３６０４、３６０５、３６０６  ・・・  特性点
３７４９、３８１１  ・・・  強誘電体コンデンサ
３８１２  ・・・  絶縁ゲート電界効果型トランジスタ
Φ１、Φ２、Φ３、Φ４、Φ５、Φ６  ・・・  制御信号
【図１】
2007201053.tif 000003
【図２】
2007201053.tif 000004
【図３】
2007201053.tif 000005
【図４】
2007201053.tif 000006
【図５】
2007201053.tif 000007
【図６】
2007201053.tif 000008
【図７】
2007201053.tif 000009
【図８】
2007201053.tif 000010
【図９】
2007201053.tif 000011
【図１０】
2007201053.tif 000012
【図１１】
2007201053.tif 000013
【図１２】
2007201053.tif 000014
【図１３】
2007201053.tif 000015
【図１４】
2007201053.tif 000016
【図１５】
2007201053.tif 000017
【図１６】
2007201053.tif 000018
【図１７】
2007201053.tif 000019
【図１８】
2007201053.tif 000020
【図１９】
2007201053.tif 000021
【図２０】
2007201053.tif 000022
【図２１】
2007201053.tif 000023
【図２２】
2007201053.tif 000024
【図２３】
2007201053.tif 000025
【図２４】
2007201053.tif 000026
【図２５】
2007201053.tif 000027
【図２６】
2007201053.tif 000028
【図２７】
2007201053.tif 000029
【図２８】
2007201053.tif 000030
【図２９】
2007201053.tif 000031
【図３０】
2007201053.tif 000032
【図３１】
2007201053.tif 000033
【図３２】
2007201053.tif 000034
【図３３】
2007201053.tif 000035
【図３４】
2007201053.tif 000036
【図３５】
2007201053.tif 000037
【図３６】
2007201053.tif 000038
【図３７】
2007201053.tif 000039
【図３８】
2007201053.tif 000040
【図３９】
2007201053.tif 000041
【図４０】
2007201053.tif 000042
【図４１】
2007201053.tif 000043
【図４２】
2007201053.tif 000044