(57)【要約】【課題】  ＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路を提供する。【解決手段】  デジタル制御のＰＬＬ発振回路において、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８とを備え、基準発振回路３から供給される基準信号を狭帯域の水晶フィルタ（ＭＣＦ）１１を通過させてＡ／Ｄ変換器４に出力し、基準信号に含まれるノイズ、ジッタ、不要波を除去して、結果としてＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路である。【選択図】        図１
2007336434.tif 000002
【特許請求の範囲】
【請求項１】
デジタル制御のＰＬＬ発振回路であって、
電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、前記分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、前記電圧制御発振器の制御信号として出力するアナログフィルタとを備え、
前記基準発振回路と前記Ａ／Ｄ変換器との間に第１の狭帯域の水晶フィルタを設け、前記基準発振回路から前記Ａ／Ｄ変換器に供給される基準信号を前記第１の狭帯域の水晶フィルタを通過させるようにしたことを特徴とするＰＬＬ発振回路。
【請求項２】
第１の狭帯域の水晶フィルタとＡ／Ｄ変換器との間に第１の増幅器を設け、前記第１の狭帯域の水晶フィルタからの信号を前記第１の増幅器で増幅させるようにしたことを特徴とする請求項１記載のＰＬＬ発振回路。
【請求項３】
基準発振回路と位相比較器との間に第２の狭帯域の水晶フィルタを設け、前記基準発振回路から前記位相比較器に供給される基準信号を前記第２の狭帯域の水晶フィルタを通過させるようにしたことを特徴とする請求項１又は２記載のＰＬＬ発振回路。
【請求項４】
第２の狭帯域の水晶フィルタと位相比較器との間に第２の増幅器を設け、前記第２の狭帯域の水晶フィルタからの信号を前記第２の増幅器で増幅させるようにしたことを特徴とする請求項３記載のＰＬＬ発振回路。
【請求項５】
基準発振回路とＤ／Ａ変換器との間に第３の狭帯域の水晶フィルタを設け、前記基準発振回路から前記Ｄ／Ａ変換器に供給される基準信号を前記第３の狭帯域の水晶フィルタを通過させるようにしたことを特徴とする請求項１乃至４のいずれか記載のＰＬＬ発振回路。
【請求項６】
第３の狭帯域の水晶フィルタとＤ／Ａ変換器との間に第３の増幅器を設け、前記第３の狭帯域の水晶フィルタからの信号を前記第３の増幅器で増幅させるようにしたことを特徴とする請求項５記載のＰＬＬ発振回路。
【請求項７】
デジタル制御のＰＬＬ発振回路であって、
電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、前記分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、前記電圧制御発振器の制御信号として出力するアナログフィルタとを備え、
前記基準発振回路の出力段に第４の狭帯域の水晶フィルタを設け、前記基準発振回路から供給される基準信号を前記第４の狭帯域の水晶フィルタを通過させて前記Ａ／Ｄ変換器、前記位相比較器、及び前記Ｄ／Ａ変換器に出力させるようにしたことを特徴とするＰＬＬ発振回路。
【請求項８】
デジタル制御のＰＬＬ発振回路であって、
電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、前記分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、前記電圧制御発振器の制御信号として出力するアナログフィルタとを備え、
前記基準発振回路の出力段に第５の狭帯域の水晶フィルタと、第４の増幅器を設け、前記基準発振回路から供給される基準信号を前記第５の狭帯域の水晶フィルタを通過させ、前記第４の増幅器で増幅させて前記Ａ／Ｄ変換器、前記位相比較器、及び前記Ｄ／Ａ変換器に出力させるようにしたことを特徴とするＰＬＬ発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）発振回路に係り、特に、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）出力の位相雑音特性、スプリアス特性の劣化を防止するＰＬＬ発振回路に関する。
【背景技術】
【０００２】
従来のデジタル制御によるＰＬＬ発振回路について図１０を参照しながら説明する。図１０は、従来のデジタル制御のＰＬＬ発振回路の構成ブロック図である。
従来のデジタル制御のＰＬＬ発振回路は、図１０に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ（Analogue／Digital）変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ（Digital／Analogue）変換器７と、アナログフィルタ８とを備えている。
【０００３】
ＶＣＯ１は、アナログフィルタ８からの入力を制御電圧として、所望の周波数Ｆout を発振する電圧制御発振器である。
分周器２は、ＶＣＯ１で生成される発振周波数Ｆout を１／Ｎに分周し、Ａ／Ｄ変換器４に出力する。
基準発振回路３は、基準信号（基準クロック）Ｆref を発振する。
【０００４】
Ａ／Ｄ変換器４は、基準発振回路３から提供される基準クロックに従い、分周器２からのアナログ信号をデジタル信号に変換する。
位相比較器５は、Ａ／Ｄ変換器４でデジタル変換された周波数と基準発振回路３からの基準信号の位相を比較し、位相差信号を出力する。
【０００５】
デジタルフィルタ６は、位相比較器５からの位相差信号をフィルタリングする。
Ｄ／Ａ変換器７は、基準発振回路３から提供される基準クロックに従い、デジタルフィルタ６からのデジタル信号をアナログ信号に変換する。
アナログフィルタ８は、Ｄ／Ａ変換器７からのアナログ信号を平滑化し、ＶＣＯ１に制御電圧として出力する。
【０００６】
尚、ＰＬＬ回路に関する先行技術として、特開２００４−２５３９４５号公報がある（特許文献１参照）。この先行技術は、水晶発振子による帯域フィルタ（ＸＢＰＦ）を用いてＰＬＬ回路から周波数変動の少ないクロックを安定して抽出する信号位相同期装置である。
但し、当該先行技術は、アナログ制御のＰＬＬ回路を前提にし、位相比較器入力される再生信号についてＸＢＰＦを通過させるという構成となっている。
【０００７】
【特許文献１】特開２００４−２５３９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＰＬＬ発振回路において、基準信号Ｆref は、Ａ／Ｄ変換器４、位相比較器５、Ｄ／Ａ変換器７のそれぞれにおいて使用されるが、ＰＬＬ性能に対して大きな影響を与えるため、ノイズ、ジッタ、不要波のない安定した状態であることが望ましい。
【０００９】
しかしながら、もし、基準信号にノイズ、ジッタ、不要波が含まれると、ＶＣＯ１の出力Ｆout で位相雑音特性、スプリアス特性の劣化が生じるという問題点があった。
【００１０】
特に、Ａ／Ｄ変換器４は、位相比較を行うためのデジタル信号を生成するものであり、基準信号Ｆref の影響を受けやすく、ＰＬＬ発振回路全体に与える影響が大きいものとなっていた。
【００１１】
本発明は上記実情に鑑みて為されたもので、ＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記従来例の問題点を解決するための本発明は、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路とＡ／Ｄ変換器との間に第１の狭帯域の水晶フィルタを設け、基準発振回路からＡ／Ｄ変換器に供給される基準信号を第１の狭帯域の水晶フィルタを通過させるようにしたことを特徴とする。
【００１３】
本発明は、上記ＰＬＬ発振回路において、第１の狭帯域の水晶フィルタとＡ／Ｄ変換器との間に第１の増幅器を設け、第１の狭帯域の水晶フィルタからの信号を第１の増幅器で増幅させるようにしたことを特徴とする。
【００１４】
本発明は、上記ＰＬＬ発振回路において、基準発振回路と位相比較器との間に第２の狭帯域の水晶フィルタを設け、基準発振回路から位相比較器に供給される基準信号を第２の狭帯域の水晶フィルタを通過させるようにしたことを特徴とする。
【００１５】
本発明は、上記ＰＬＬ発振回路において、第２の狭帯域の水晶フィルタと位相比較器との間に第２の増幅器を設け、第２の狭帯域の水晶フィルタからの信号を第２の増幅器で増幅させるようにしたことを特徴とする。
【００１６】
本発明は、上記ＰＬＬ発振回路において、基準発振回路とＤ／Ａ変換器との間に第３の狭帯域の水晶フィルタを設け、基準発振回路からＤ／Ａ変換器に供給される基準信号を第３の狭帯域の水晶フィルタを通過させるようにしたことを特徴とする。
【００１７】
本発明は、上記ＰＬＬ発振回路において、第３の狭帯域の水晶フィルタとＤ／Ａ変換器との間に第３の増幅器を設け、第３の狭帯域の水晶フィルタからの信号を第３の増幅器で増幅させるようにしたことを特徴とする。
【００１８】
本発明は、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路の出力段に第４の狭帯域の水晶フィルタを設け、基準発振回路から供給される基準信号を第４の狭帯域の水晶フィルタを通過させてＡ／Ｄ変換器、位相比較器、及びＤ／Ａ変換器に出力させるようにしたことを特徴とする。
【００１９】
本発明は、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路の出力段に第５の狭帯域の水晶フィルタと、第４の増幅器を設け、基準発振回路から供給される基準信号を第５の狭帯域の水晶フィルタを通過させ、第４の増幅器で増幅させてＡ／Ｄ変換器、位相比較器、及びＤ／Ａ変換器に出力させるようにしたことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路とＡ／Ｄ変換器との間に第１の狭帯域の水晶フィルタを設け、基準発振回路からＡ／Ｄ変換器に供給される基準信号を第１の狭帯域の水晶フィルタを通過させるようにしたＰＬＬ発振回路としているので、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果として電圧制御発振器からの出力における位相雑音特性、スプリアス特性を改善できる効果がある。
【００２１】
本発明によれば、第１の狭帯域の水晶フィルタとＡ／Ｄ変換器との間に第１の増幅器を設け、第１の狭帯域の水晶フィルタからの信号を第１の増幅器で増幅させるようにした上記ＰＬＬ発振回路としているので、水晶フィルタによって信号レベルが小さくなった場合に適正なレベルに増幅できる効果がある。
【００２２】
本発明によれば、基準発振回路と位相比較器との間に第２の狭帯域の水晶フィルタを設け、基準発振回路から位相比較器に供給される基準信号を第２の狭帯域の水晶フィルタを通過させるようにした上記ＰＬＬ発振回路としているので、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果として電圧制御発振器からの出力における位相雑音特性、スプリアス特性を改善できる効果がある。
【００２３】
本発明によれば、第２の狭帯域の水晶フィルタと位相比較器との間に第２の増幅器を設け、第２の狭帯域の水晶フィルタからの信号を第２の増幅器で増幅させるようにした上記ＰＬＬ発振回路としているので、水晶フィルタによって信号レベルが小さくなった場合に適正なレベルに増幅できる効果がある。
【００２４】
本発明によれば、基準発振回路とＤ／Ａ変換器との間に第３の狭帯域の水晶フィルタを設け、基準発振回路からＤ／Ａ変換器に供給される基準信号を第３の狭帯域の水晶フィルタを通過させるようにした上記ＰＬＬ発振回路としているので、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果として電圧制御発振器からの出力における位相雑音特性、スプリアス特性を改善できる効果がある。
【００２５】
本発明によれば、第３の狭帯域の水晶フィルタとＤ／Ａ変換器との間に第３の増幅器を設け、第３の狭帯域の水晶フィルタからの信号を第３の増幅器で増幅させるようにした上記ＰＬＬ発振回路としているので、水晶フィルタによって信号レベルが小さくなった場合に適正なレベルに増幅できる効果がある。
【００２６】
本発明によれば、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路の出力段に第４の狭帯域の水晶フィルタを設け、基準発振回路から供給される基準信号を第４の狭帯域の水晶フィルタを通過させてＡ／Ｄ変換器、位相比較器、及びＤ／Ａ変換器に出力させるようにしたＰＬＬ発振回路としているので、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果として電圧制御発振器からの出力における位相雑音特性、スプリアス特性を改善できる効果がある。
【００２７】
本発明によれば、デジタル制御のＰＬＬ発振回路であって、電圧制御発振器と、該電圧制御発振器からの出力を分周する分周器と、基準信号を発振する基準発振回路と、分周器からの出力を基準信号に基づいてアナログからデジタルに変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの出力と基準信号との位相比較を行う位相比較器と、該位相比較器からの出力をフィルタリングするデジタルフィルタと、該デジタルフィルタからの出力を基準信号に基づいてデジタルからアナログに変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力を平滑化し、電圧制御発振器の制御信号として出力するアナログフィルタとを備え、基準発振回路の出力段に第５の狭帯域の水晶フィルタと、第４の増幅器を設け、基準発振回路から供給される基準信号を第５の狭帯域の水晶フィルタを通過させ、第４の増幅器で増幅させてＡ／Ｄ変換器、位相比較器、及びＤ／Ａ変換器に出力させるようにしたＰＬＬ発振回路としているので、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果として電圧制御発振器からの出力における位相雑音特性、スプリアス特性を改善でき、水晶フィルタによって信号レベルが小さくなった場合に適正なレベルに増幅できる効果がある。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るＰＬＬ発振回路は、デジタル制御のＰＬＬ発振回路であって、ＶＣＯからの出力をＡ／Ｄ変換するＡ／Ｄ変換器に、供給される基準信号を狭帯域の水晶フィルタを通過させるようにして、基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果としてＶＣＯからの出力での位相雑音特性、スプリアス特性を改善できるものである。
【００２９】
本発明の実施の形態１に係るＰＬＬ発振回路について図１を参照しながら説明する。図１は、本発明の実施の形態１に係るＰＬＬ発振回路の構成ブロック図である。尚、図１０と同様の構成をとる部分については同一の符号を付して説明する。
本発明の実施の形態１に係るＰＬＬ発振回路（第１のＰＬＬ発振回路）は、図１に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８と、狭帯域フィルタ（ＭＣＦ：Monolithic Crystal Filter）１１とを備えている。
【００３０】
ＶＣＯ（電圧制御発振器）１は、アナログフィルタ８からの入力を制御電圧として、所望の周波数Ｆout を発振する電圧制御発振器である。
分周器２は、ＶＣＯ１で生成される発振周波数Ｆout を１／Ｎに分周し、Ａ／Ｄ変換器３に出力する。
基準発振回路３は、基準信号（基準クロック）Ｆref を発振する。
【００３１】
Ａ／Ｄ変換器４は、基準発振回路３から提供される基準クロックを、ＭＣＦ１１を介して入力し、当該基準クロックに従い、分周器２からのアナログ信号をデジタル信号に変換する。
位相比較器５は、Ａ／Ｄ変換器４でデジタル変換された周波数と基準発振回路３からの基準信号の位相を比較し、位相差信号を出力する。
【００３２】
デジタルフィルタ６は、位相比較器５からの位相差信号をフィルタリングする。
Ｄ／Ａ変換器７は、基準発振回路３から提供される基準クロックに従い、デジタルフィルタ６からのデジタル信号をアナログ信号に変換する。
アナログフィルタ８は、Ｄ／Ａ変換器７からのアナログ信号を平滑化し、ＶＣＯ１に制御電圧として出力する。
【００３３】
ＭＣＦ（第１の狭帯域の水晶フィルタ）１１は、水晶の高い安定性と急峻な遮断特性を生かした狭帯域フィルタである。
ＭＣＦは、水晶フィルタで、１枚のＡＴカット水晶素板（主軸がＸ軸に平行で、Ｚ軸から約３５°、ｒ面から約−３°傾いた水晶片）上に複数個の電極対を設け、その電極対間を接近させることにより、一方の振動子の振動モードが他方の振動子の振動モードと結合する領域に入り、その振動エネルギーが一方の振動から他方の振動へと伝播する、いわゆる音響結合が起こり、この結合を利用してフィルタにしたものである。
【００３４】
第１のＰＬＬ発振回路において、基準発振回路３とＡ／Ｄ変換器４との間に、ＭＣＦ１１を挿入することで、Ａ／Ｄ変換器４に供給される基準信号に含まれるノイズ、ジッタ、不要波を除去し、結果としてＶＣＯ１からの出力Ｆout での位相雑音特性、スプリアス特性を改善できるものである。
【００３５】
次に、第１のＰＬＬ発振回路としたことによる効果について、図２〜図５を参照しながら説明する。図２は、基準信号に不要波が含まれていた場合のＡ／Ｄ変換器の出力デジタル信号の解析結果を示す図であり、図３は、ＭＣＦが挿入されない場合の出力Ｆout でのスプリアス特性を示す図であり、図４は、挿入したＭＣＦ伝送特性を示した図であり、図５は、ＭＣＦが挿入された場合の出力Ｆout でのスプリアス特性を示す図である。
【００３６】
図２は、Ａ／Ｄ変換器４に供給される基準信号Ｆref が４０ＭＨｚ、不要波が４０ＭＨｚ＋６００ｋＨｚの時のＡ／Ｄ変換器４の出力デジタル信号解析結果である。デジタル変換器の所望波から６００ｋＨｚ離れたところに不要波が発生しており、その不要波によって位相比較器５にて行うデジタル処理が影響を受け、結果としてＶＣＯ１の出力Ｆout にスプリアスが生じている。
そのスプリアスの発生状況は、図３に示すように、中心から両サイドに１０ｋＨｚ毎にスプリアスが発生している。
【００３７】
ＭＣＦ１１の伝送特性は、図４の「←→」で示す約３ｋＨｚ程度が通過帯域幅となっており、４０ＭＨｚから６００ｋＨｚ離調等の不要波を除去できるものとなっている。
ＭＣＦ１１によって、基準信号Ｆref に含まれる不要波が除去されたため、ＶＣＯ１の出力Ｆout でも、図５に示すように、図３と比較して、スプリアスが発生しないものとなっている。
【００３８】
ＭＣＦを挿入する手法は、特に、基準信号を外部から供給される場合に有効である。何故なら、基準信号が外部から供給される場合は、基準発振回路を外付けで取り付けるものであるから、基準発振回路自体の調整ができない場合が多いので、ＭＣＦによる不要波除去が有効となる。
また、基準信号は、正弦波、矩形波の場合にも同様に有効である。
【００３９】
第１のＰＬＬ発振回路によれば、Ａ／Ｄ変換器４に入力される基準信号に対してＭＣＦ１１を用いて、ノイズ、ジッタ、不要波を除去することができ、位相比較器５に安定した出力Ｆout の分周信号を入力できるため、結果としてＶＣＯ１からの出力Ｆout での位相雑音特性、スプリアス特性を改善できる効果がある。
【００４０】
次に、本発明の実施の形態２に係るＰＬＬ発振回路（第２のＰＬＬ発振回路）について図６を参照しながら説明する。図６は、本発明の実施の形態２に係るＰＬＬ発振回路の構成ブロック図である。
第２のＰＬＬ発振回路は、図６に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８と、ＭＣＦ１１と、増幅器（ＡＭＰ）１２とを備えている。
【００４１】
第１のＰＬＬ発振回路と相違する点を説明すると、第２のＰＬＬ発振回路は、ＭＣＦ１１の出力段にＡＭＰ（第１の増幅器）１２を設けて、ＭＣＦ１１を挿入させたことで、信号レベルが小さくなった場合に所望の信号レベルに増幅するものである。
【００４２】
次に、本発明の実施の形態３に係るＰＬＬ発振回路（第３のＰＬＬ発振回路）について図７を参照しながら説明する。図７は、本発明の実施の形態３に係るＰＬＬ発振回路の構成ブロック図である。
第３のＰＬＬ発振回路は、図７に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８と、ＭＣＦ１１，１３，１５と、ＡＭＰ１２，１４，１６とを備えている。
【００４３】
第１のＰＬＬ発振回路と相違する点を説明すると、第３のＰＬＬ発振回路は、ＭＣＦ１１の出力段にＡＭＰ１２を設け、更に、基準発振回路３と位相比較器５との間に、ＭＣＦ（第２の狭帯域の水晶フィルタ）１３、ＡＭＰ（第２の増幅器）１４の順で挿入し、基準発振回路３とＤ／Ａ変換器７との間に、ＭＣＦ（第３の狭帯域の水晶フィルタ）１５、ＡＭＰ（第３の増幅器）１６の順で挿入したものである。
【００４４】
位相比較器５、Ｄ／Ａ変換器７への入力信号の状態に応じて、不要であればＡＭＰ、ＭＣＦを除去することも可能である。
また、Ａ／Ｄ変換器４、位相比較器５、Ｄ／Ａ変換器７への入力信号の状態を、各々のＭＣＦ又はＡＭＰで個別に調整することが可能である。
【００４５】
次に、本発明の実施の形態４に係るＰＬＬ発振回路（第４のＰＬＬ発振回路）について図８を参照しながら説明する。図８は、本発明の実施の形態４に係るＰＬＬ発振回路の構成ブロック図である。
第４のＰＬＬ発振回路は、図８に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８と、ＭＣＦ２１とを備えている。
【００４６】
第１のＰＬＬ発振回路と相違する点を説明すると、第４のＰＬＬ発振回路は、基準発振回路３の出力段にＭＣＦ（第４の狭帯域の水晶フィルタ）２１を設け、そのＭＣＦ２１から出力される基準信号をＡ／Ｄ変換器４、位相比較器５、Ｄ／Ａ変換器７に供給するものである。
第３のＰＬＬ発振回路に比べて、ＭＣＦの個数を減らし、構成を簡易にすることができるものとなっている。
【００４７】
次に、本発明の実施の形態５に係るＰＬＬ発振回路（第５のＰＬＬ発振回路）について図９を参照しながら説明する。図９は、本発明の実施の形態５に係るＰＬＬ発振回路の構成ブロック図である。
第５のＰＬＬ発振回路は、図９に示すように、ＶＣＯ１と、分周器２と、基準発振回路３と、Ａ／Ｄ変換器４と、位相比較器５と、デジタルフィルタ６と、Ｄ／Ａ変換器７と、アナログフィルタ８と、ＭＣＦ２２と、ＡＭＰ２３とを備えている。
【００４８】
第１のＰＬＬ発振回路と相違する点を説明すると、第５のＰＬＬ発振回路は、基準発振回路３の出力段にＭＣＦ（第５の狭帯域の水晶フィルタ）２２、ＡＭＰ（第４の増幅器）２３を設け、そのＡＭＰ２３から出力される基準信号をＡ／Ｄ変換器４、位相比較器５、Ｄ／Ａ変換器７に供給するものである。
第３のＰＬＬ発振回路に比べて、ＭＣＦ及びＡＭＰの個数を減らし、構成を簡易にすることができるものとなっている。
【００４９】
第１〜５のＰＬＬ発振回路によれば、基準発振回路３からの基準信号についてＭＣＦ１１（１３，１５，２１，２２）でノイズ、ジッタ、不要波を除去し、結果としてＶＣＯ１からの出力Ｆout での位相雑音特性、スプリアス特性を改善できる効果がある。
【００５０】
特に、第１のＰＬＬ発振回路において、基準発振回路３とＡ／Ｄ変換器４との間に、ＭＣＦ１１を挿入した場合の効果が大である。
【００５１】
また、第２，３，５のＰＬＬ発振回路によれば、ＭＣＦ１１（１３，１５，２２）挿入によって信号レベルが小さくなった場合に、ＡＭＰ１２（１４，１６，２３）を挿入して信号の増幅を行うことで、所望の基準信号をＡ／Ｄ変換器４等に提供できる効果がある。
【産業上の利用可能性】
【００５２】
本発明は、ＶＣＯ出力の位相雑音特性、スプリアス特性の劣化を防止できるＰＬＬ発振回路に好適である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１に係るＰＬＬ発振回路の構成ブロック図である。
【図２】基準周波数信号に不要波が含まれていた場合のＡ／Ｄ変換器の出力デジタル信号の解析結果を示す図である。
【図３】ＭＣＦが挿入されない場合の出力Ｆout でのスプリアス特性を示す図である。
【図４】挿入したＭＣＦ伝送特性を示した図である。
【図５】ＭＣＦが挿入された場合の出力Ｆout でのスプリアス特性を示す図である。
【図６】本発明の実施の形態２に係るＰＬＬ発振回路の構成ブロック図である。
【図７】本発明の実施の形態３に係るＰＬＬ発振回路の構成ブロック図である。
【図８】本発明の実施の形態４に係るＰＬＬ発振回路の構成ブロック図である。
【図９】本発明の実施の形態５に係るＰＬＬ発振回路の構成ブロック図である。
【図１０】従来のデジタル制御のＰＬＬ発振回路の構成ブロック図である。
【符号の説明】
【００５４】
１…ＶＣＯ、  ２…分周器、  ３…基準発振回路、  ４…Ａ／Ｄ変換器、  ５…位相比較器、  ６…デジタルフィルタ、  ７…Ｄ／Ａ変換器、  ８…アナログフィルタ、  １１，１３，１５…ＭＣＦ、  １２，１４，１６…ＡＭＰ、  ２１…ＭＣＦ、  ２２…ＭＣＦ、  ２３…ＡＭＰ
【図１】
2007336434.tif 000003
【図２】
2007336434.tif 000004
【図３】
2007336434.tif 000005
【図４】
2007336434.tif 000006
【図５】
2007336434.tif 000007
【図６】
2007336434.tif 000008
【図７】
2007336434.tif 000009
【図８】
2007336434.tif 000010
【図９】
2007336434.tif 000011
【図１０】
2007336434.tif 000012