(57)【要約】【課題】電源の瞬停時に処理情報をメモリへ格納する時間を確保するには容量の大きいコンデンサが必要となり、実装場所を確保するのが困難になるという課題が発生するため、より小さい容量のコンデンサでも、メモリへ格納する時間を確保することができる電源制御機器を提供することを目的とする。【解決手段】電源部１１の電圧を昇圧する第１の昇圧部１と、上記第１の昇圧部１の出力端の電圧を昇圧する第２の昇圧部２と、上記第２の昇圧部２に接続されたスイッチング部３と、上記第２の昇圧部２とスイッチング部３との間に設けられた蓄電部８を備える構成とする。この構成より、第１の昇圧部１の出力端電圧より、高い電圧を上記蓄電部８に充電する。【選択図】図１
2007058364.tif 000002
【特許請求の範囲】
【請求項１】
電源部と、前記電源部の電圧を昇圧する第１の昇圧部と、前記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、前記第２の昇圧部に接続されたスイッチング部と、前記第２の昇圧部とスイッチング部との間に設けられた蓄電部と、前記電源部の電圧を監視する電源電圧監視部と、前記電源電圧監視部の出力に応じて前記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを有することを特徴とする電源制御装置。
【請求項２】
電源部と、前記電源部の電圧を昇圧する第１の昇圧部と、前記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、前記第２の昇圧部に接続されたスイッチング部と、前記第２の昇圧部とスイッチング部との間に設けられた蓄電部と、前記電源部の電圧を監視する電源電圧監視部と、前記第１の昇圧部と接続されたＩ／Ｏ電源部の電圧を監視するＩ／Ｏ電源電圧監視部と、前記電源電圧監視部または前記Ｉ／Ｏ電源電圧監視部の出力に応じて前記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを有することを特徴とする電源制御装置。
【請求項３】
電源部と、前記電源部の電圧を昇圧する第１の昇圧部と、前記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、前記第２の昇圧部に接続されたスイッチング部と、前記第２の昇圧部とスイッチング部との間に設けられた蓄電部と、前記電源部の電圧を監視する電源電圧監視部と、前記第１の昇圧部と接続されたＩ／Ｏ電源部の電圧を監視するＩ／Ｏ電源電圧監視部と、機器制御を行う中央演算部とを有し、前記中央演算部の起動後は前記Ｉ／Ｏ電源電圧監視部の出力に応じて前記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを有することを特徴とする電源制御装置。
【請求項４】
Ｉ／Ｏ電源電圧監視部は、Ｉ／Ｏ電源部の電圧の所定電圧との高低を検知し、前記所定電圧より高電圧となってから所定期間後にスイッチング制御部に信号を発信することを特徴とする請求項３記載の電源制御装置。
【請求項５】
Ｉ／Ｏ電源電圧監視部は、Ｉ／Ｏ電源部の電圧の所定電圧との高低を検知し、前記所定電圧より高電圧となってから少なくとも電源制御装置における処理情報を前記電源制御装置に内蔵されるメモリに格納させる時間の経過後にスイッチング制御部に信号を発信することを特徴とする請求項３記載の電源制御装置。
【請求項６】
電源がＯＦＦされている状態であっても第２の昇圧部は動作状態におかれることを特徴とする請求項１乃至５記載の電源制御装置。
【請求項７】
第２の昇圧部と、前記蓄電部との間に抵抗素子が挿入されたことを特徴とする請求項１乃至６記載の電源制御装置。
【請求項８】
電源部と、前記電源部の電圧を昇圧する昇圧部と、前記昇圧部に接続されたスイッチング部と、前記昇圧部とスイッチング部との間に設けられた蓄電部と、前記電源部の電圧を監視する電源電圧監視部と、前記電源電圧監視部の出力に応じて前記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを有することを特徴とする電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池により駆動される電源制御装置に関するものである。
【背景技術】
【０００２】
近年、PDA（Personal Digital Assistance）に代表されるような電源制御装置の進歩が著しく、機能面でも、無線通信、バーコードスキャナなどが搭載可能となっている。そのため、産業用途として、店舗や物流倉庫での利用が増加している。産業用途では、アプリケーションソフトを電源制御装置にダウンロードして主に使用するが、電源制御装置の起動時に、操作手間や起動時間の削減のため、レジュームと呼ばれる機能がよく利用される。レジュームとは、電源を切る直前の状態をメモリに格納して、次に電源を入れたときに電源を切る直前の状態から作業を再開する機能である。
【０００３】
電池により駆動される電源制御装置では、電池残量の低下や、電池引抜により、動作中に電源が瞬停状態になることがあり、このような状態においても、電源が切れる直前の状態をメモリに格納させ、レジューム機能を正常に動作させなくてはならない。電源瞬停時の状態を保護するための技術の例があり、（特許文献１）があり、これによると、メモリに格納する時間を確保するために、大容量コンデンサに蓄積された電荷を使用する。
【０００４】
図１０は従来の電源制御装置の構成を示す図である。図１０に示す電源制御装置は、電池を電源とする電源部１１１と、電源スイッチ部１１３と、電源部１１１の電圧を昇圧する昇圧部１０１と、上記昇圧部１０１の出力端に接続された蓄電部１０８と、上記電源部１１１の電圧を監視する電源電圧監視部１０５と、上記電源電圧監視部１０５の出力により瞬停が起こったときに割り込み信号を発生する瞬停割りこみ発生部１０９と、中央処理部１１０と、上記中央処理部１１０の内部動作のための電源を生成する内部電源部１１４と、上記中央処理部１１０のＩ／Ｏ用電源を生成するＩ／Ｏ電源部１１５と、電源OFF時に直前の電源制御装置の状態を保持しておくメモリ部１１６と、メモリ部１１６のバックアップ電源部１１７と、上記中央処理部１１０へリセット信号を発生するリセット部１１８を備える。
【０００５】
上記内部電源部１１４と上記Ｉ／Ｏ電源部１１５に供給される電源には、上記昇圧部１０１と上記蓄電部１０８の２系統あり、上記メモリ部１１６へ供給される電源には、上記Ｉ／Ｏ電源部１１５とバックアップ電源部１１７の２系統があり、逆流防止のため、Ｉ／Ｏ電源部１１５とメモリ部１１６間にはダイオード１２１が、バックアップ電源部１１７とメモリ部１１６間にはダイオード１２２が挿入される構成となっている。
【０００６】
以上のように構成された電源制御装置について、その動作を説明する。図１１は従来の電源制御装置における電源の状態を示す図である。図１１における時間Ｔ１１で瞬停が発生すると、電源部１１１の電圧と、上記昇圧部１０１の出力端電圧と、上記Ｉ／Ｏ電源部１１５の出力端電圧との電圧がそれぞれ低下を始め、上記電源部１１１の電圧がある決められた電圧Ｖ１まで低下した時間Ｔ１２のとき上記電源電圧監視部１０５より制御信号が発生され、上記瞬停割り込み発生部１０９より割り込み信号（図１１ではＬＯＷ信号）が発生され、上記中央処理部１１０では上記瞬停割り込み発生部１０９から発生された割り込み信号を検出して、現在の状態を上記メモリ部１１６へ格納を開始する。上記Ｉ／Ｏ電源部１１５の出力端電圧が電圧Ｖ３となった時間Ｔ１３のとき、上記リセット部１１８が上記中央処理部１１０に対してリセット信号を発生させるとすると、メモリ部１１６への格納に確保できる時間は（Ｔ１３−Ｔ１２）となる。現在の電源制御装置の状態をメモリ部１６へ格納するのに必要な時間が（Ｔ１３−Ｔ１２）より短ければレジューム機能は正常に動作でき、格納に必要な時間が（Ｔ１３−Ｔ１２）以上となればレジューム機能は正常に動作しなくなる。
【特許文献１】特開平１１−２０３８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
情報端末機器では、無線やバーコードスキャナなど多くの機能を搭載するにつれて、上記中央処理部１１０での消費電流も増大していく傾向にある。このような状況下で、従来の電源制御装置でレジューム機能を正常に動作させるには２つの方法が考えられる。１つは従来より大きい容量のコンデンサを実装することであり、もう１つは上記昇圧部１０１の出力端電圧を大きくすることであり、どちらかの方法でメモリへ格納する時間を確保していくことである。
【０００８】
図１２は従来の電源制御装置におけるレジュームに必要なコンデンサ容量を示す図である。メモリ格納に必要な時間を1.5ms、上記昇圧部１０１の出力端電圧を3.8V、上記出力端電圧が3.3Vのとき上記リセット部１１８がリセット信号を発生すると仮定すると、図１２に示すように、消費電流が100mAのときは容量が300uF、150mAのときは容量が450uF、200mAのときは容量が600uFのコンデンサが必要となる。コンデンサの容量が大きくなると実装面積も大きく、高さも高くなるが、近年の電源制御装置では実装密度が増しているし、特に高さによる制限が非常に厳しく、大容量コンデンサを実装する場所を確保するのが困難になってきているという課題が発生している。
【０００９】
また、図１０の昇圧部１０１の出力端電圧を大きくすると、同容量のコンデンサでも、メモリ格納できる時間は長く確保できるが、電池から必要以上に高い電圧に昇圧するので、上記電源部１１１から見た電源効率が悪くなり、動作時間が短くなるという課題が発生する。
【００１０】
したがって、本発明では、従来より少ない容量のコンデンサでメモリへ格納する時間を確保するとともに、電池から見た電源効率は劣化させない電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような課題を解決するために第１の本発明の電源制御装置は、電源部と、上記電源部の電圧を昇圧する第１の昇圧部と、上記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、上記昇圧部に接続されたスイッチング部と、上記昇圧部とスイッチング部との間に設けられた蓄電部と、上記電源部の電圧を監視する電源電圧監視部と、上記電源電圧監視部の出力に応じて上記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを備える構成とする。この構成より、第１の昇圧部の出力端電圧より、高い電圧を上記蓄電部に充電することができる。
【００１２】
このような課題を解決するために第２の本発明の電源制御装置は、電源部と、上記電源部の電圧を昇圧する第１の昇圧部と、上記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、上記昇圧部に接続されたスイッチング部と、上記昇圧部とスイッチング部との間に設けられた蓄電部と、上記電源部の電圧を監視する電源電圧監視部と、上記第１の昇圧部と接続されたＩ／Ｏ電源部の電圧を監視するＩ／Ｏ電源電圧監視部と、上記電源電圧監視部または上記Ｉ／Ｏ電源電圧監視部の出力に応じて上記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを備える構成とする。この構成により、電源電圧と、Ｉ／Ｏ電源電圧の両方で、瞬停状態の監視をすることができる。
【００１３】
このような課題を解決するために第３の本発明の電源制御装置は、電源部と、上記電源部の電圧を昇圧する第１の昇圧部と、上記第１の昇圧部の出力端の電圧を昇圧する第２の昇圧部と、上記昇圧部に接続されたスイッチング部と、上記昇圧部とスイッチング部との間に設けられた蓄電部と、上記電源部の電圧を監視する電源電圧監視部と、上記第１の昇圧部と接続されたＩ／Ｏ電源部の電圧を監視するＩ／Ｏ電源電圧監視部と、機器制御を行う中央演算部とを有し、上記中央演算部の起動後は上記Ｉ／Ｏ電源電圧監視部の出力に応じて上記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを備える構成とする。この構成により、上記中央処理部の起動後にのみスイッチング部をＯＮにすることができる。
【００１４】
このような課題を解決するために第４の本発明の電源制御装置は、Ｉ／Ｏ電源部の電圧の所定電圧との高低を検知し、上記所定電圧より高電圧となってから所定期間後にスイッチング制御部に信号を発信するＩ／Ｏ電源電圧監視部を備える構成とする。この構成により、一度スイッチング部がＯＮになると、上記所定期間は、スイッチング部がＯＦＦにならないようにすることができる。
【００１５】
このような課題を解決するために第５の本発明の電源制御装置は、Ｉ／Ｏ電源部の電圧の所定電圧との高低を検知し、上記所定電圧より高電圧となってから少なくとも電源制御装置における処理情報を上記電源制御装置に内蔵されるメモリに格納させるのに十分な時間経過後にスイッチング制御部に信号を発信するＩ／Ｏ電源電圧監視部を備える構成とする。この構成により、一度スイッチング部がＯＮになると、メモリに格納させるまで、スイッチング部がＯＦＦにならないようにすることができる。
【００１６】
このような課題を解決するために第６の本発明の電源制御装置は、電源がＯＦＦされている状態であっても動作状態におかれる第２の昇圧部を備える構成とする。この構成により、電源がＯＦＦされている状態でも、電源ＯＮ時と同じ電圧が蓄電部に充電させることができる。
【００１７】
このような課題を解決するために第７の本発明の電源制御装置は、第２の昇圧部と、上記蓄電部との間に抵抗素子が挿入される構成とする。この構成により、上記第２の昇圧部が動作を開始するときに蓄電池への突入電流を低減することができる。
【００１８】
このような課題を解決するために第８の本発明の電源制御装置は、電源部と、上記電源部の電圧を昇圧する昇圧部と、上記昇圧部に接続されたスイッチング部と、上記昇圧部とスイッチング部との間に設けられた蓄電部と、上記電源部の電圧を監視する電源電圧監視部と、上記電源電圧監視部の出力に応じて上記スイッチング部のＯＮ／ＯＦＦを制御するスイッチング制御部とを備える構成とする。この構成により、電源部から降圧電源のみで使用される電源制御機器でも、電源部より高い電圧を上記蓄電部に充電することができる。
【発明の効果】
【００１９】
以上のように、本発明の電源制御機器は、電源部電圧を昇圧した電圧より高い電圧を蓄電部へ充電させることができると共に、瞬停状態以外には電源部電圧を昇圧した電圧で動作させることができるので、従来より少ない容量のコンデンサでメモリへの格納する時間確保の実現と、電池を電源とする電源部から見た電源効率は劣化させないことを実現させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面により説明する。
【００２１】
（実施の形態１）
図１は、本発明の電源制御装置における実施の形態１の構成を示す図である。図１に示すように、図１に示す電源制御装置は、電池を電源とする電源部１１と、電源スイッチ部１３と、電源部１１の電圧を昇圧する第１の昇圧部１と、上記第１の昇圧部１の出力端の電圧を昇圧する第２の昇圧部２と、上記第２の昇圧部２に接続されたスイッチング部３と、上記第２の昇圧部２の出力端電圧を充電する蓄電部８と、上記第２の昇圧部２と上記蓄電部８との間に設けられた抵抗７と、中央処理部１０と、電源OFF時に直前の電源制御装置の状態を保持しておくメモリ部１６と、メモリ部１６のバックアップ電源部１７と、上記中央処理部１０へリセット信号を発生するリセット部１８と、上記中央処理部１０の内部コア電源を生成する内部電源部１４と、上記中央処理部１０のＩ／Ｏ用電源を生成するＩ／Ｏ電源部１５と、上記電源部１１の電圧を監視する電源電圧監視部５と、上記Ｉ／Ｏ電源部１５の電圧を監視するＩ／Ｏ電源電圧監視部４と、上記電源電圧監視部５と上記Ｉ／Ｏ電源電圧監視部４からの制御信号により、瞬停割り込み信号を発生する瞬停割りこみ発生部９と、上記スイッチング部３がＯＮ／ＯＦＦするための制御信号は発生するスイッチング制御部６を備え、上記内部電源部１４と上記Ｉ／Ｏ電源部１５に供給される電源には、上記第１の昇圧部１と上記蓄電部８の２系統あり、逆流防止のため、第１の昇圧部１と内部電源部１４間にはダイオード２０が、スイッチング部３と内部電源部１４間にはダイオード１９が挿入され、上記メモリ部１６へ供給される電源には、上記Ｉ／Ｏ電源部１５と上記バックアップ電源部１７の２系統があり、逆流防止のため、Ｉ／Ｏ電源部１５とメモリ部１６間にはダイオード２１が、バックアップ電源部１７とメモリ部１６間にはダイオード２２が挿入される構成となっていて、上記第２の昇圧部２は電源制御装置の電源がＯＦＦされている状態でも常時動作しているものとする。本実施の形態では、上記蓄電部８として、コンデンサを使用した場合で説明をする。
【００２２】
図２は本発明の電源制御装置における各部の仕様を示す図である。図２により、上記スイッチング部３はＨＩが入力されるときＯＮ状態、ＬＯＷが入力されるとＯＦＦ状態となることにし、上記内部電源部１４はＨＩが入力されると内部電源を発生させる動作状態、ＬＯＷが入力されると内部電源を発生しない未動作状態となることにし、上記Ｉ／Ｏ電源部１５は、ＨＩが入力されるとＩ／Ｏ電源を発生させる動作状態、ＬＯＷが入力されるとＩ／Ｏ電源を発生しない未動作となることにし、上記Ｉ／Ｏ電源電圧監視部４は、Ｉ／Ｏ電源の低電圧を検出すればＬＯＷ、検出しなければＨＩを発生するものとし、上記電源電圧監視部５は、電源電源の低電圧を検出すればＬＯＷ、検出しなければＨＩを発生するものとし、上記スイッチング制御部６は上記スイッチング部３をＯＮ状態にするときＨＩ、ＯＦＦ状態にするときＬＯＷを発生するものとし、上記瞬停割り込み発生部９は割り込み信号があるときＬＯＷ、割り込み信号がないときＨＩを発生するものとし、上記電源スイッチ部１３は電源制御装置を電源ＯＮにするときＨＩ、電源ＯＦＦにするときＬＯＷを発生するものとし、上記中央処理部１０から上記Ｉ／Ｏ電源電圧監視部４への信号３１は、上記中央処理部１０が動作状態のときＨＩ、未動作状態のときＬＯＷが発生するものとする。
【００２３】
さらに本発明の電源制御装置の各部の構成例について説明する。
【００２４】
図３は本発明の電源電圧監視部を構成する回路例を示す図である。図３に示すように、上記電源電圧監視部５は電源検出ＩＣ３５により構成でき、上記電源検出ＩＣ３５の出力信号３２（上記電源電圧監視部５の出力信号）は上記電源部１１の電圧が決められた電圧Ｖ１より低くなるとＬＯＷ、電圧Ｖ１以上になるとＨＩを発生する。
【００２５】
図４は本発明のＩ／Ｏ電源電圧監視部を構成する回路例を示す図である。図４に示すように、上記Ｉ／Ｏ電源電圧監視部４は、電源検出ＩＣ３６と、抵抗４０と、コンデンサ４１と、ダイオード４２と、インバータゲート３７と、ＯＲゲート３８から構成される。そのように構成された上記Ｉ／Ｏ電源電圧監視部４は、上記中央処理部１０が動作中は上記信号３１がＨＩ、未動作時（起動時）はＬＯＷを発生するので、上記インバータゲート３７の出力信号４３は上記中央処理部１０が動作中はＬＯＷ、未動作時はＨＩを発生し、また、上記電源検出ＩＣ３６の出力から上記抵抗４０と上記コンデンサ４１を介した信号３４は上記Ｉ／Ｏ電源部１５の出力端電圧が決められた電圧Ｖ２より低くなるとＬＯＷ、電圧Ｖ２以上となるとＨＩを発生するので、上記信号４３と上記信号３４を入力とする上記ＯＲゲート３８の出力（上記Ｉ／Ｏ電源電圧監視部４の出力信号３３）は、上記信号３４がＬＯＷかつ上記信号４３がＬＯＷのとき、すなわち上記中央処理部１０が動作中かつ上記Ｉ／Ｏ電源部１５の出力端電圧が決められた電圧Ｖ２より低くなったときのみＬＯＷを発生する。したがって、電源制御装置が電源ＯＦＦ時と、上記電源スイッチ部１３をＯＮにして上記中央処理部１０が動作するまでは上記Ｉ／Ｏ電源電圧監視部４の出力信号３３はＨＩとすることができる。
【００２６】
上記図４における上記抵抗４０と、コンデンサ４１と、ダイオード３９は、上記Ｉ／Ｏ電源部１５の出力端電圧が電圧Ｖ２より高くなったときに、所定時間後に上記信号３４がＨＩとなるようにするために設けてあり、上記抵抗４０と、上記コンデンサ４１の定数により、任意の時間を設定できる。
【００２７】
図５は本発明のスイッチング制御部を構成する回路例を示す図である。図５に示すように、上記スイッチング制御部６は、上記電源電圧監視部５の出力信号（信号３２）と上記Ｉ／Ｏ電源電圧監視部４の出力信号（信号３３）を入力信号としたＮＡＮＤゲート４４により構成され、上記信号３２がＬＯＷもしくは上記信号３３がＬＯＷになったとき、すなわち、上記電源部１１の電圧が決められた電圧Ｖ１より低くなる、もしくは、上記中央処理部１０が動作中かつ上記Ｉ／Ｏ電源部１５の出力端電圧が決められた電圧Ｖ２より低くなったときに、上記スイッチング制御部６の出力信号がＨＩとなり、上記スイッチング部３がＯＮ状態となり、上記蓄電部８の電荷が、上記内部電源部１４と上記Ｉ／Ｏ電源部１５に供給が開始される。また、上記Ｉ／Ｏ電源電圧監視部４の出力信号３３は、上記中央処理部１０が動作中かつ上記Ｉ／Ｏ電源部１５の出力端電圧が決められた電圧Ｖ２より低くなったときのみＬＯＷを発生するので、電源制御装置が電源ＯＦＦの状態と、上記電源スイッチ部１３をＯＮにしてから上記中央処理部１０が動作するまでは上記Ｉ／Ｏ電源電圧監視部４の出力信号３３はＨＩとすることができ、上記スイッチング部３をＯＦＦとすることができる。すなわち、電源制御装置が電源ＯＮされ、上記内部電源の電圧と上記Ｉ／Ｏ電源の電圧が上記中央処理部１０の動作可能電圧になって、上記リセット部１８がリセット解除信号を発生して上記中央処理部１０が動作を始めるまでは、上記蓄電部８の電荷は上記第２の昇圧部２で充電のみされ、さらに電源ＯＦＦ時の状態でも上記蓄電部８には第２の昇圧部２で充電されているので、上記中央処理部１０が動作して直後に瞬停状態になっても、上記メモリ部１６への格納について、動作中と全く同じ時間を確保することができる。
【００２８】
図６は本発明の瞬停割り込み発生部を構成する回路例を示す図である。図６に示すように、上記瞬停割り込み発生部９は、上記電源電圧監視部５の出力信号（信号３２）と上記Ｉ／Ｏ電源電圧監視部４の出力信号（信号３３）を入力信号としたＡＮＤゲート４５により構成され、上記信号３２がＬＯＷもしくは上記信号３３がＬＯＷになったとき、すなわち、上記電源部１１の電圧が決められた電圧Ｖ１より低くなる、もしくは、上記中央処理部１０が動作中かつ上記Ｉ／Ｏ電源部１５の出力端電圧が決められた電圧Ｖ２より低くなったときに、上記瞬停割り込み発生部９の出力信号は、割り込み信号としてＬＯＷを発生する。
【００２９】
以上のように構成された電源制御装置について、その動作を説明する。図７は本発明の実施の電源制御装置における電源の状態を示す図である。図７における時間Ｔ１で瞬停が発生すると、上記電源部１１の電圧と、上記第１の昇圧部１の出力端電圧と、上記Ｉ／Ｏ電源部１５の出力端電圧の電圧がそれぞれ低下を始め、上記電源部１１の電圧が電圧Ｖ１まで低下した、もしくは、上記Ｉ／Ｏ電源部１５の出力端電圧の電圧が電圧Ｖ２まで低下した時間Ｔ２のとき、上記スイッチング制御部６よりＨＩが発生されるとともに上記瞬停割り込み発生部９より割り込み信号が発生されて、上記スイッチング部３がＯＮとなり上記蓄電部８からの電源供給が開始され、また上記中央処理部１０では上記瞬停割り込み発生部９から発生された割り込み信号を検出して、現在の状態を上記メモリ部１６へ格納を開始する。上記Ｉ／Ｏ電源部１５の出力端電圧が電圧Ｖ３となった時間Ｔ３のとき上記リセット部１８が上記中央処理部１０に対してリセット信号を発生させるとすると、メモリ部１６への格納に確保できる時間は（Ｔ３−Ｔ２）となる。する。図８は本発明の実施の電源制御装置におけるレジュームに必要なコンデンサ容量を示す図である。メモリ格納に必要な時間を1.5ms、上記第２の昇圧部２の出力端電圧を5.0V、上記第２の昇圧部２の出力端電圧が3.3Vのとき上記リセット部１８がリセット信号を発生すると仮定すると、図８に示すように、消費電流が100mAのときは容量が89uF、150mAのときは容量が133uF、200mAのときは容量が177uFのコンデンサが必要となり、これは従来の電源制御装置と比べて0.3倍の容量となり、従来より小さいコンデンサを選択できるので、高さ制限を含めた高密度実装に対応することができる。また、瞬停状態でないときは、上記スイッチング部３はＯＦＦ状態であるので、上記内部電源部１４と上記Ｉ／Ｏ電源部１５とは、第２の昇圧部２の出力端電圧より低い上記第１の昇圧部１の出力端電圧より供給されるので、上記電源部１１から見た電源効率も従来の電源制御装置と同等とすることができる。
【００３０】
本発明の電源制御装置では、瞬停を検出するために、上記電源部１１の電圧と、上記Ｉ／Ｏ電源の電源の両方を監視している。例えば電池残量が低下しているときには、上記電源部１1の電圧が電圧Ｖ1より低くなるよりも上記Ｉ／Ｏ電源の電圧の方が先に電圧Ｖ３より低くなり、上記リセット部１８が上記中央処理部１０へリセット信号を発生してしまう場合もあるが、このような場合にも、上記Ｉ／Ｏ電源の電圧が先に電圧Ｖ２より低くなったときに上記スイッチング部３がＯＮとなるので、正常に上記メモリ部１６へ状態の格納を行うことができる。
【００３１】
上記電源部１１の電圧が電圧Ｖ1より低くなるよりも上記Ｉ／Ｏ電源の電圧の方が先に電圧Ｖ２より低くなったとき、上記蓄電部８からの電源供給により再び上記Ｉ／Ｏ電源の電圧が電圧Ｖ２より高くなって、上記Ｉ／Ｏ電源電圧監視部４の出力がＨＩとなり、上記電源電圧監視部５の出力もＨＩであるので、図６の回路に示すように、上記瞬時割り込み発生部９はＨＩを発生する。つまり、上記電源部１１の電圧が電圧Ｖ1より低くなるよりも上記Ｉ／Ｏ電源の電圧の方が先に電圧Ｖ２より低くなったとき、上記瞬時割り込み発生部９はＬＯＷになった直後にＨＩとなる可能性がある。このとき、上記瞬時割り込み発生部９がＬＯＷになっている時間が短いと、上記中央処理部１０ではデータセットアップ時間や、データホールド時間等が確保できずに、正常に割り込み信号として認識できない可能性が発生するが、本実施の形態１では、上記I／O電源電圧監視部４がＨＩとなるのは上記所定時間後であるので、上記中央処理部１０が割り込み信号として認識できる時間幅を上記所定時間として設定すれば、上記中央処理部１０は正常に割り込み信号を認識して、現在の電源制御装置の状態をメモリ部１６へ格納する動作を確実に開始することができる。
【００３２】
また、上記電源部１１の電圧が電圧Ｖ1より低くなるよりも上記Ｉ／Ｏ電源の電圧の方が先に電圧Ｖ２より低くなったとき、上記蓄電部８からの電源供給により再び上記Ｉ／Ｏ電源の電圧が電圧Ｖ２より高くなって、上記Ｉ／Ｏ電源電圧監視部４の出力がＨＩとなり、上記電源電圧監視部５の出力もＨＩであるので、図５の回路に示すように、上記スイッチング制御部６はＬＯＷを出力し、上記スイッチング部３がＯＦＦとなる。しかし、図４に示す回路において上記所定時間を、上記メモリ部１６に格納させるのに必要な時間以上に設定すると、上記Ｉ／Ｏ電源の電圧がＶ２より高くなってから上記Ｉ／Ｏ電源電圧監視部４の出力がＨＩとなるのは、現在の電源制御装置の状態を上記メモリ部１６へ格納させた後になる。
【００３３】
したがって、メモリ部１６へ格納している間は上記スイッチング制御部６がＨＩのままで、上記蓄電部８からの電源供給が続き、上記内部電源部１４と上記Ｉ／Ｏ電源部１５はリップルの少ない安定した電源を発生させることができ、メモリ部１６への格納を安全かつ確実に行うことができる。
【００３４】
上記第２の昇圧部２と上記蓄電部８との間に設けられた抵抗７により、上記第２の昇圧部２が動作を始めたときに上記蓄電部８への突入電流を防ぎ、蓄電部８の保護を図ることができるとともに、上記第２の昇圧部の負荷電流を低減することができる。
【００３５】
（実施の形態２）
図９は、本発明の電源制御装置における実施の形態２の構成を示す図である。図９に示すように、電池を電源とする電源部１１と、電源スイッチ部１３と、電源部１１の電圧を昇圧する昇圧部２ａと、上記昇圧部２ａの出力端電圧を充電する蓄電部８と、上記昇圧部２ａと上記蓄電部８との間に設けられた抵抗７と、上記蓄電部８に接続されたスイッチング部３と、中央処理部１０と、電源OFF時に直前の電源制御装置の状態を保持しておくメモリ部１６と、メモリ部１６のバックアップ電源部１７と、上記中央処理部１０へリセット信号を発生するリセット部１８と、上記中央処理部１０の内部コア電源を生成する内部電源部１４と、上記中央処理部１０のＩ／Ｏ用電源を生成するＩ／Ｏ電源部１５と、上記電源部１１の電圧を監視する電源電圧監視部５と、上記Ｉ／Ｏ電源部１５の電圧を監視するＩ／Ｏ電源電圧監視部４と、上記電源電圧監視部５と上記Ｉ／Ｏ電源電圧監視部４からの制御信号により、瞬停割り込み信号を発生する瞬停割りこみ発生部９と、上記スイッチング部３がＯＮ／ＯＦＦするための制御信号を発生するスイッチング制御部６を備える。
【００３６】
上記内部電源部１４と上記Ｉ／Ｏ電源部１５に供給される電源には、上記電源部１１と上記蓄電部８の２系統あり、逆流防止のため、電源部１１と内部電源部１４間にはダイオード１９ａが、上記スイッチング部３と上記内部電源部１４間にはダイオード２０が挿入され、上記メモリ部１６へ供給される電源には、上記Ｉ／Ｏ電源部１５と上記バックアップ電源部１７の２系統があり、逆流防止のため、Ｉ／Ｏ電源部１５とメモリ部１６間にはダイオード２１が、バックアップ電源部１７とメモリ部１６間にはダイオード２２が挿入される構成となっている。
【００３７】
本実施の形態において実施の形態１と同様の箇所については同一の符号を付して詳細な説明を省略し、さらに上記昇圧部２ａと上記ダイオード１９ａは、それぞれ実施の形態１における第２の昇圧部２とダイオード１９と同じ動作をするため詳細な説明を省略する。構成上実施の形態１と異なるのは、実施の形態１における第１の昇圧部１がないことであり、電源制御装置が動作中に瞬停状態になったときの動作も実施の形態１と全く同様になる。現在の電源制御装置では、上記内部電源部１４の電圧は１．８Ｖ程度、上記Ｉ／Ｏ電源部１５の電圧は３．０〜３．３Ｖの場合が多く、上記電源部１１にリチウムイオン電池や1.5Vの乾電池を３本並列使用したとき、上記電源部１１の動作可能電圧は３．０Ｖ〜４．８Ｖ内となるので、上記第１の昇圧部１がない本実施の形態２と同じ構成とすることができる。一般的に昇圧部は電源効率が悪くなるので、本実施の形態２の構成とする方が、上記電源部１１から見た電源効率をさらに向上することができる。
【産業上の利用可能性】
【００３８】
本発明の電源制御機器は、電源部電圧を昇圧した電圧より高い電圧を蓄電部へ充電させ、瞬停状態以外には電源部電圧を昇圧した電圧で動作させるので、従来より少ない容量の蓄電部でメモリへの格納時間確保の実現と、電源部から見た電源効率は劣化させないことを実現させることができるので、電池により駆動される電源制御装置には有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の電源制御装置における実施の形態１の構成を示す図
【図２】本発明の電源制御装置における各部の仕様を示す図
【図３】本発明の電源電圧監視部を構成する回路例を示す図
【図４】本発明のＩ／Ｏ電源電圧監視部を構成する回路例を示す図
【図５】本発明のスイッチング制御部を構成する回路例を示す図
【図６】本発明の瞬停割り込み発生部を構成する回路例を示す図
【図７】本発明の実施の電源制御装置における電源の状態を示す図
【図８】本発明の電源制御装置におけるレジュームに必要なコンデンサ容量を示す図
【図９】本発明の電源制御装置における実施の形態２の構成を示す図
【図１０】従来の電源制御装置における構成を示す図
【図１１】従来の電源制御装置における電源の状態を示す図
【図１２】従来の電源制御装置におけるレジュームに必要なコンデンサ容量を示す図
【符号の説明】
【００４０】
１    第１の昇圧部
２    第２の昇圧部
３    スイッチング部
４    Ｉ／Ｏ電源電圧監視部
５    電源電圧監視部
６    スイッチング制御部
８    蓄電部
１０    中央処理部
１６    メモリ部
【図１】
2007058364.tif 000003
【図２】
2007058364.tif 000004
【図３】
2007058364.tif 000005
【図４】
2007058364.tif 000006
【図５】
2007058364.tif 000007
【図６】
2007058364.tif 000008
【図７】
2007058364.tif 000009
【図８】
2007058364.tif 000010
【図９】
2007058364.tif 000011
【図１０】
2007058364.tif 000012
【図１１】
2007058364.tif 000013
【図１２】
2007058364.tif 000014