(57)【要約】【課題】ドット反転駆動を行う液晶表示装置において、共通電極電圧の変動を抑制し、装置のコストおよび消費電流を削減する。【解決手段】判定回路３１は、次のフレームの表示データＤＡＴＡＸに、予め定めた検出対象パターンが所定の割合以上含まれているか否かを判定する。スイッチ３２は、判定信号３３に基づき、液晶パネル２０の補助容量線２３を共通電極２４と電気的に接続するか、接地に接続するかを切り替える。共通電極電圧Ｖｃｏｍを大きく変動させる表示データが入力されたときに、補助容量線２３は接地に接続される。これにより、共通電極制御回路１４の負荷を軽減し、共通電極電圧Ｖｃｏｍの変動を抑制できる。共通電極制御回路１４の出力段には従来よりも性能が低く安価なオペアンプを使用することにより、液晶表示装置１０のコストおよび消費電流を削減できる。【選択図】図１
2007058012.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス型の液晶表示装置であって、
２次元状に配置された複数の画素電極と、前記画素電極に対応した複数のスイッチング素子と、前記画素電極と交差する補助容量線と、前記画素電極に対向する共通電極とを含む液晶パネルと、
前記共通電極に共通電極電圧を印加する共通電極制御回路と、
与えられた表示データに基づき、前記液晶パネルをドット反転駆動する駆動回路と、
前記表示データについて判定を行う判定回路と、
前記判定回路による判定結果に基づき、前記補助容量線を前記共通電極と電気的に接続するか、接地に接続するかを切り替える切替回路とを備えた、液晶表示装置。
【請求項２】
前記判定回路は、１フレーム分の前記表示データに、予め定めた検出対象パターンが所定の割合以上含まれているか否かを判定し、
前記切替回路は、前記判定結果が否定の場合は前記補助容量線を前記共通電極と電気的に接続し、前記判定結果が肯定の場合は前記補助容量線を接地に接続することを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記検出対象パターンは、１次元パターンであり、
前記判定回路は、前記表示データの行方向に前記検出対象パターンが所定の割合以上含まれているか否かを判定することを特徴とする、請求項２に記載の液晶表示装置。
【請求項４】
前記検出対象パターンは、２つの値からなる１次元パターンであることを特徴とする、請求項３に記載の液晶表示装置。
【請求項５】
前記検出対象パターンには、前記表示データが取り得る最小値と最大値とからなる１次元パターンが含まれていることを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
前記検出対象パターンには、前記表示データが取り得る最小値から所定以内の値と、前記表示データが取り得る最大値から所定以内の値とからなる１次元パターンが含まれていることを特徴とする、請求項４に記載の液晶表示装置。
【請求項７】
前記検出対象パターンには、２つの値の差が前記表示データが取り得る最大値と最小値の差から所定以内である１次元パターンが含まれていることを特徴とする、請求項４に記載の液晶表示装置。
【請求項８】
前記判定回路および前記切替回路が、前記駆動回路の全部または一部と同じ半導体チップに内蔵されていることを特徴とする、請求項１に記載の液晶表示装置。
【請求項９】
前記判定回路および前記切替回路が、前記駆動回路に含まれるタイミング生成回路と同じ半導体チップに内蔵されていることを特徴とする、請求項８に記載の液晶表示装置。
【請求項１０】
２次元状に配置された複数の画素電極と、前記画素電極に対応した複数のスイッチング素子と、前記画素電極と交差する補助容量線と、前記画素電極に対向する共通電極とを含む液晶パネルを駆動する方法であって、
前記共通電極に共通電極電圧を印加するステップと、
与えられた表示データに基づき、前記液晶パネルをドット反転駆動するステップと、
前記表示データについて判定を行うステップと、
判定結果に基づき、前記補助容量線を前記共通電極と電気的に接続するか、接地に接続するかを切り替えるステップとを備えた、液晶パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、ドット反転駆動を行うアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
従来から、図１０に示すような、ドット反転駆動を行うアクティブマトリクス型の液晶表示装置が知られている。図１０において、液晶パネル２０は、２枚のガラス基板に液晶物質を挟み込んだ構造を有している。一方のガラス基板には、複数の画素電極２１、複数のＴＦＴ（Thin Film Transistor）素子２２、走査信号線Ｇ１〜Ｇｍ、データ信号線Ｓ１〜Ｓｋ、および、補助容量線２３が形成され、他方のガラス基板には共通電極２４が形成される。
【０００３】
図１０に示す液晶表示装置には、外部から制御信号（水平・垂直同期信号、イネーブル信号およびドットクロック）と表示データとが供給される。表示制御回路９１は、これらの入力信号に基づき、走査信号線駆動回路９２に対して制御信号ＧＣＫおよびＧＳＰを供給すると共に、データ信号線駆動回路９３に対して制御信号ＣＫ、ＳＰ、ＬＰおよびＲＥＶ、並びに、表示データＤＡＴＡを供給する。走査信号線駆動回路９２は、表示制御回路９１から供給された信号に基づき、走査信号線Ｇ１〜Ｇｍを駆動する。データ信号線駆動回路９３は、表示制御回路９１から供給された信号に基づき、データ信号線Ｓ１〜Ｓｋを駆動する。
【０００４】
共通電極制御回路９４は、共通電極２４に共通電極電圧Ｖｃｏｍを印加する。補助容量線２３は、液晶パネル２０の外部で共通電極制御回路９４の出力信号線に接続される。これにより、補助容量線２３には、共通電極電圧Ｖｃｏｍと同じレベルの電圧Ｖｃｓが印加される。
【０００５】
なお、本願発明に関しては、以下のような先行技術が知られている。特許文献１には、デューティー駆動を行う液晶表示装置において、非選択の走査電極をハイインピーダンス状態に制御することにより、表示品位を高める方法が開示されている。特許文献２には、デューティー駆動を行う液晶表示装置において、データ信号線が変化するタイミングをずらすことにより、共通電極電圧に周期的なリプルが載ることを防止し、表示品位を高める方法が開示されている。
【０００６】
また、特許文献３には、画素電極に信号電圧が保持されている期間の一部で補助容量線をフローティング状態に制御することにより、横クロストークレベルおよび充電誤差レベルを低下させる方法が開示されている。特許文献４には、静止画表示モードでは補助容量線をフローティング状態に維持することにより、メモリ部の駆動能力に起因して発生する点欠陥を低減する方法が開示されている。特許文献５および６には、電源オン時または電源オフ時に補助容量線の電圧を制御することにより、電源オン時または電源オフ時に横スジを表示しないようにする方法が開示されている。
【特許文献１】特開平４−７５０２０号公報
【特許文献２】特開平４−９８１７号公報
【特許文献３】特開２００３−２２８３４５号公報
【特許文献４】特開２００３−２６３１３７号公報
【特許文献５】特開２００５−１７９３４号公報
【特許文献６】特開２００５−４９８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ドット反転駆動を行う液晶表示装置の消費電流は、外部から供給される表示データによって変動し、液晶パネル内の隣接するデータ信号線間の電圧差が最大となる表示データが供給されたときに最大となる。また、このとき、データ信号線の電圧は大きく変動し、共通電極電圧Ｖｃｏｍはその影響を受けて最も変動しやすくなる。共通電極電圧Ｖｃｏｍが大きく変動すると、この電圧を制御するオペアンプの消費電流が急激に増大し、これに伴い、当該オペアンプ用の電源回路の消費電流も急激に増大する。この結果、液晶表示装置全体の消費電流が大幅に増大する。
【０００８】
そこで、共通電極電圧Ｖｃｏｍを一定に保ち、液晶表示装置全体の消費電流を抑制するためには、最悪の表示データが供給される場合を想定して、共通電極制御回路９４の出力段に高電流容量のオペアンプを設ける必要がある。近年の液晶パネルの大型化および高精細化に伴い、この傾向はますます強くなっている。
【０００９】
また、近年では広視野角を実現するために、ノーマリーブラック型の液晶パネルも利用されている。一般に液晶パネルでは、レーザー照射などにより欠陥画素を修正したときに、修正後の画素が黒点となることが好ましい。このため、ノーマリーブラック型の液晶パネルを含む液晶表示装置では、補助容量線２３は、液晶パネル２０の外部で共通電極制御回路９４の出力信号線に接続される（図１０を参照）。
【００１０】
図１１に示すように、液晶パネル２０では、データ信号線Ｓ１〜Ｓｋと補助容量線２３とが交差する箇所Ｘ（斜線を付した部分）にクロス容量が形成される。このため、データ信号線Ｓ１〜Ｓｋの電圧が変動すると、その影響は、クロス容量と補助容量線２３とを介して、共通電極制御回路９４から出力される共通電極電圧Ｖｃｏｍにまで及ぶ。この点からも、共通電極制御回路９４の出力段に高スルーレートで高電流容量のオペアンプを設ける必要性は高くなっている。
【００１１】
しかしながら、共通電極制御回路９４の出力段に高スルーレートで高電流容量のオペアンプを設けると、液晶表示装置のコストが高くなり、消費電流が増大するという問題がある。
【００１２】
それ故に、本発明は、ドット反転駆動を行うアクティブマトリクス型の液晶表示装置において、共通電極電圧の変動を抑制し、液晶表示装置のコストおよび消費電流を削減することを目的とする。
【課題を解決するための手段】
【００１３】
第１の発明は、アクティブマトリクス型の液晶表示装置であって、
２次元状に配置された複数の画素電極と、前記画素電極に対応した複数のスイッチング素子と、前記画素電極と交差する補助容量線と、前記画素電極に対向する共通電極とを含む液晶パネルと、
前記共通電極に共通電極電圧を印加する共通電極制御回路と、
与えられた表示データに基づき、前記液晶パネルをドット反転駆動する駆動回路と、
前記表示データについて判定を行う判定回路と、
前記判定回路による判定結果に基づき、前記補助容量線を前記共通電極と電気的に接続するか、接地に接続するかを切り替える切替回路とを備える。
【００１４】
第２の発明は、第１の発明において、
前記判定回路は、１フレーム分の前記表示データに、予め定めた検出対象パターンが所定の割合以上含まれているか否かを判定し、
前記切替回路は、前記判定結果が否定の場合は前記補助容量線を前記共通電極と電気的に接続し、前記判定結果が肯定の場合は前記補助容量線を接地に接続することを特徴とする。
【００１５】
第３の発明は、第２の発明において、
前記検出対象パターンは、１次元パターンであり、
前記判定回路は、前記表示データの行方向に前記検出対象パターンが所定の割合以上含まれているか否かを判定することを特徴とする。
【００１６】
第４の発明は、第３の発明において、
前記検出対象パターンは、２つの値からなる１次元パターンであることを特徴とする。
【００１７】
第５の発明は、第４の発明において、
前記検出対象パターンには、前記表示データが取り得る最小値と最大値とからなる１次元パターンが含まれていることを特徴とする。
【００１８】
第６の発明は、第４の発明において、
前記検出対象パターンには、前記表示データが取り得る最小値から所定以内の値と、前記表示データが取り得る最大値から所定以内の値とからなる１次元パターンが含まれていることを特徴とする。
【００１９】
第７の発明は、第４の発明において、
前記検出対象パターンには、２つの値の差が前記表示データが取り得る最大値と最小値の差から所定以内である１次元パターンが含まれていることを特徴とする。
【００２０】
第８の発明は、第１の発明において、
前記判定回路および前記切替回路が、前記駆動回路の全部または一部と同じ半導体チップに内蔵されていることを特徴とする。
【００２１】
第９の発明は、第８の発明において、
前記判定回路および前記切替回路が、前記駆動回路に含まれるタイミング生成回路と同じ半導体チップに内蔵されていることを特徴とする。
【００２２】
第１０の発明は、２次元状に配置された複数の画素電極と、前記画素電極に対応した複数のスイッチング素子と、前記画素電極と交差する補助容量線と、前記画素電極に対向する共通電極とを含む液晶パネルを駆動する方法であって、
前記共通電極に共通電極電圧を印加するステップと、
与えられた表示データに基づき、前記液晶パネルをドット反転駆動するステップと、
前記表示データについて判定を行うステップと、
判定結果に基づき、前記補助容量線を前記共通電極と電気的に接続するか、接地に接続するかを切り替えるステップとを備える。
【発明の効果】
【００２３】
上記第１または第１０の発明によれば、表示データについて判定を行った結果に基づき、補助容量線は、共通電極電圧と電気的に接続されるか、あるいは接地に接続される。したがって、共通電極電圧を大きく変動させる表示データが入力されたときに、補助容量線を接地に接続すれば、共通電極制御回路の負荷を軽減し、共通電極電圧の変動を抑制することができる。また、このとき、共通電極制御回路の出力信号線は補助容量線から電気的に切り離されるので、補助容量線に生じたノイズが共通電極電圧に影響を及ぼすことを防止することができる。これらの点を考慮して、共通電極制御回路の出力段に従来よりも性能が低く安価なオペアンプを使用することにより、液晶表示装置のコストおよび消費電流を削減することができる。
【００２４】
上記第２の発明によれば、共通電極電圧を大きく変動させるデータパターンを検出対象パターンとすれば、共通電極電圧を大きく変動させる表示データが入力されたときに、補助容量線を接地に接続することができる。これにより、共通電極電圧の変動を抑制し、液晶表示装置のコストおよび消費電流を削減することができる。
【００２５】
上記第３または第４の発明によれば、検出対象パターンとして１次元パターンを用い、表示データの行方向に含まれる検出対象パターンを検出することにより、判定回路の構成を簡素化することができる。
【００２６】
上記第５、第６または第７の発明によれば、このような検出対象パターンを用いることにより、共通電極電圧を大きく変動させる表示データが入力されたか否かを判定することができる。
【００２７】
上記第８または第９の発明によれば、判定回路および切替回路を既存の半導体チップに内蔵することにより、周辺回路の変更を最小限に止めながら、本発明の液晶表示装置を構成することができる。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置１０は、ドット反転駆動を行うアクティブマトリクス型の液晶表示装置である。液晶表示装置１０は、表示制御回路１１、走査信号線駆動回路１２、データ信号線駆動回路１３、共通電極制御回路１４、液晶パネル２０、判定回路３１、および、スイッチ３２を備えている。以下、ｍおよびｎは１以上の整数を表し、ｋは３ｎ（ｎの３倍）を表す。
【００２９】
液晶パネル２０は、（ｍ×ＲＧＢ×ｎ）ドット構成のカラー液晶パネルである。液晶パネル２０は、２枚のガラス基板の間に液晶物質を挟みこんだ構造を有している。一方のガラス基板には、（ｍ×ｋ）個の画素電極２１、これと同数のＴＦＴ素子２２、ｍ本の走査信号線Ｇ１〜Ｇｍ、ｋ本のデータ信号線Ｓ１〜Ｓｋ、および、補助容量線２３が形成される。他方のガラス基板には、すべての画素電極２１に対向する位置に共通電極２４が形成される。
【００３０】
走査信号線Ｇ１〜Ｇｍは、互いに並行に配置される。データ信号線Ｓ１〜Ｓｋは、走査信号線Ｇ１〜Ｇｍと直交するように、互いに並行に配置される。走査信号線Ｇ１〜Ｇｍとデータ信号線Ｓ１〜Ｓｋとの交点近傍には、ＴＦＴ素子２２が配置される。画素電極２１は、ＴＦＴ素子２２と１対１に対応して、各ＴＦＴ素子２２の近傍に配置される。このように画素電極２１およびＴＦＴ素子２２は、行方向にｋ個、列方向にｍ個並べて配置される。
【００３１】
行方向（走査信号線Ｇ１〜Ｇｍが伸びる方向）に隣接する３個の画素電極２１は、それぞれ、赤、青および緑の副画素（絵素とも呼ばれる）に対応づけられる。走査信号線Ｇ１〜Ｇｍのそれぞれは、同じ行に配置されたＴＦＴ素子２２の制御端子に接続され、データ信号線Ｓ１〜Ｓｋのそれぞれは、同じ列に配置されたＴＦＴ素子２２の導通端子の一方に接続される。
【００３２】
補助容量線２３は、走査信号線Ｇ１〜Ｇｍと並行に配置され、画素電極２１およびデータ信号線Ｓ１〜Ｓｋと交差する。画素電極２１と補助容量線２３とが交差する箇所には、補助容量が形成される。
【００３３】
共通電極制御回路１４は、共通電極２４に共通電極電圧Ｖｃｏｍを印加する。なお、走査信号線Ｇ１〜Ｇｍはゲート線、データ信号線Ｓ１〜Ｓｋはソース線とも呼ばれ、走査信号線駆動回路１２はゲートドライバ、データ信号線駆動回路１３はソースドライバとも呼ばれる。
【００３４】
表示制御回路１１、走査信号線駆動回路１２およびデータ信号線駆動回路１３は、液晶パネル２０の駆動回路を形成する。この駆動回路は、以下に示すように、液晶パネル２０をドット反転駆動する。
【００３５】
液晶表示装置１０には、外部から垂直同期信号、水平同期信号、イネーブル信号（表示データの有効期間を示す）、ドットクロック、および、ＲＧＢ３色分の表示データが供給される。表示制御回路１１は、これらの入力信号に基づき、走査信号線駆動回路１２に対してゲートクロックＧＣＫおよびゲートスタートパルスＧＳＰを供給すると共に、データ信号線駆動回路１３に対してクロックＣＫ、スタートパルスＳＰ、ラッチパルスＬＰ、極性切替信号ＲＥＶ、および、表示データＤＡＴＡ（ＲＧＢ３色分の表示データ）を供給する。このように表示制御回路１１は、液晶パネル２０の駆動に必要なタイミングを決定するタイミング生成回路として機能する。
【００３６】
走査信号線駆動回路１２は、ゲートスタートパルスＧＳＰおよびゲートクロックＧＣＫに基づき、走査信号線Ｇ１〜Ｇｍを駆動する。より詳細には、走査信号線駆動回路１２は、ｍ段のシフトレジスタを有している。このシフトレジスタのシリアルデータ入力端子にはゲートスタートパルスＧＳＰが入力され、クロック端子にはゲートクロックＧＣＫが入力される。走査信号線Ｇ１〜Ｇｍには、シフトレジスタから出力されるｍ本の信号に応じて、選択状態に対応した電圧および非選択状態に対応した電圧のいずれかが印加される。
【００３７】
データ信号線駆動回路１３は、クロックＣＫ、スタートパルスＳＰ、ラッチパルスＬＰ、極性切替信号ＲＥＶ、および、表示データＤＡＴＡに基づき、データ信号線Ｓ１〜Ｓｋを駆動する。より詳細には、表示制御回路１１は、１ライン時間ごとにスタートパルスＳＰと、１行分の表示データＤＡＴＡ（３ｎ個の表示データ）と、ラッチパルスＬＰとを順次出力する。データ信号線駆動回路１３は、ラッチパルスＬＰが出力されたときに、その前に出力された１行分の表示データに応じた電圧をデータ信号線Ｓ１〜Ｓｋに印加する。
【００３８】
極性切替信号ＲＥＶは、１ライン時間または数ライン時間ごとに、ハイレベルとローレベルとに切り替えられる。データ信号線駆動回路１３は、極性切替信号ＲＥＶに応じて、（１）奇数番目のデータ信号線に共通電極電圧Ｖｃｏｍよりも高い電圧を印加し、偶数番目のデータ信号線に共通電極電圧Ｖｃｏｍよりも低い電圧を印加するか、あるいは、（２）奇数番目のデータ信号線に共通電極電圧Ｖｃｏｍよりも低い電圧を印加し、偶数番目のデータ信号線に共通電極電圧Ｖｃｏｍよりも高い電圧を印加する。このようにして、液晶パネル２０はドット反転駆動される。
【００３９】
以下、液晶表示装置１０の特徴を説明する。液晶表示装置１０は、従来の液晶表示装置（図１０）の構成要素に加えて、判定回路３１およびスイッチ３２を備えている。判定回路３１は、液晶表示装置１０の外部から供給された表示データについて判定を行う。スイッチ３２は、判定回路３１による判定結果に基づき、補助容量線２３を共通電極２４と電気的に接続するか、接地に接続するかを切り替える。その詳細は、以下のとおりである。
【００４０】
表示制御回路１１は、１フレーム分の表示データを記憶できるフレームメモリを内蔵している。表示制御回路１１は、液晶表示装置１０の外部から供給された表示データを１フレーム時間だけ遅延させ、遅延させた表示データを表示データＤＡＴＡとしてデータ信号線駆動回路１３に供給する。また、表示制御回路１１は、Ｎ番目のフレームの表示データをデータ信号線駆動回路１３に供給している間に、（Ｎ＋１）番目のフレームの表示データを判定回路３１に供給する。以下、表示制御回路１１から判定回路３１に供給される表示データをＤＡＴＡＸと呼ぶ。
【００４１】
判定回路３１は、表示制御回路１１から供給された１フレーム分の表示データＤＡＴＡＸについて判定を行い、その結果を示す判定信号３３を出力する。より詳細には、判定回路３１は、１フレーム分の表示データＤＡＴＡＸに、予め定めた検出対象パターンが所定の割合以上（例えば、７０％以上）含まれているか否かを判定する。ここでは判定回路３１は、判定結果が肯定の場合はハイレベルの判定信号３３を出力し、判定結果が否定の場合はローレベルの判定信号３３を出力するものとする。
【００４２】
スイッチ３２は、２つの入力端子、１つの制御端子、および、１つの出力端子を有している。スイッチ３２の一方の入力端子（以下、第１入力端子という）は共通電極制御回路１４の出力信号線に接続され、他方の入力端子（以下、第２入力端子という）は接地に接続される。スイッチ３２の制御端子は判定回路３１の出力信号線に接続され、出力端子は液晶パネル２０の外部で補助容量線２３に接続される。
【００４３】
判定信号３３がローレベルのとき（すなわち、判定結果が否定のとき）、スイッチ３２は、出力端子を第１入力端子に接続する。したがって、このとき、補助容量線２３は液晶パネル２０の外部で共通電極制御回路１４の出力信号線に接続され、補助容量線２３には、共通電極２４に印加される共通電極電圧Ｖｃｏｍと同じレベルの電圧Ｖｃｓが印加される。一方、判定信号３３がハイレベルのとき（すなわち、判定結果が肯定のとき）、スイッチ３２は、出力端子を第２入力端子に接続する。したがって、このとき、補助容量線２３は接地に接続され、補助容量線２３には接地電圧（０Ｖ）が印加される。
【００４４】
以下、判定回路３１において、どのようなデータパターンを検出対象パターンとするかについて説明する。液晶表示装置１０では、隣接するデータ信号線Ｓ１〜Ｓｋ間の電圧差が大きくなる表示データが供給されたときに、共通電極電圧Ｖｃｏｍが大きく変動し、消費電流が増大する。そこで判定回路３１では、隣接するデータ信号線Ｓ１〜Ｓｋ間の電圧差が大きくなるデータパターンを検出対象パターンとして使用する。
【００４５】
ここでは、表示データが取り得る最小値をＶ０、最大値をＶＭとしたとき、判定回路３１では、２つの値ＶＡ，ＶＢからなる１次元パターン（ＶＡ，ＶＢ）（ただし、Ｖ０≦ＶＡ≦ＶＭ、Ｖ０≦ＶＢ≦ＶＭ）を検出対象パターンとして使用することとする。この場合、判定回路３１は、表示データの行方向に、検出対象パターンとした１次元パターンが所定の割合以上含まれているか否かを判定する。これにより、判定回路３１の構成を簡素化することができる。なお、以下に示すように、検出対象パターンには、１次元パターンを１個だけ含めてもよく、あるいは複数の１次元パターンを含めてもよい。
【００４６】
例を示すと、検出対象パターンには、表示データが取り得る最小値Ｖ０と最大値ＶＭとからなる１次元パターン（Ｖ０，ＶＭ）だけを含めてもよい（第１の例）。この場合、判定回路３１は、表示データの行方向に、１次元パターン（Ｖ０，ＶＭ）が所定の割合以上含まれているか否かを判定する。
【００４７】
あるいは、検出対象パターンには、表示データが取り得る最小値Ｖ０から所定以内の値ＶＡと、表示データが取り得る最大値ＶＭから所定以内の値ＶＢとからなる１次元パターン（ＶＡ，ＶＢ）を含めてもよい（第２の例）。この場合、判定回路３１は、表示データの行方向に、ＶＡ−Ｖ０≦ｔかつＶＭ−ＶＢ≦ｔを満たす１次元パターン（ＶＡ，ＶＢ）が所定の割合以上含まれているか否かを判定する。
【００４８】
あるいは、検出対象パターンには、１次元パターン（ＶＡ，ＶＢ）のうち、ＶＡとＶＢとの差（ＶＢ−ＶＡ）が表示データが取り得る最大値ＶＭと最小値Ｖ０の差（ＶＭ−Ｖ０）から所定以内である１次元パターンを含めてもよい（第３の例）。この場合、判定回路３１は、表示データの行方向に、（ＶＭ−Ｖ０）−（ＶＢ−ＶＡ）≦ｔを満たす１次元パターン（ＶＡ，ＶＢ）が所定の割合以上含まれているか否かを判定する。なお、上記第２および第３の例におけるｔの値は、液晶表示装置１０の特性や仕様に基づき決定される。
【００４９】
具体例を示すと、表示データのデータ幅が８ビットのとき、表示データの取り得る最小値は０、最大値は２５５となる。この場合、第１の例による検出対象パターンには、１次元パターン（０，２５５）だけが含まれる。また、ｔの値を１としたとき、第２の例による検出対象パターンには、４つの１次元パターン（０，２５５）、（１，２５５）、（０，２５４）、（１，２５４）が含まれ、第３の例による検出対象パターンには、３つの１次元パターン（０，２５５）、（１，２５５）、（０，２５４）が含まれる。
【００５０】
なお、判定回路３１は、表示制御回路１１から供給された表示データＤＡＴＡＸ（ＲＧＢ３色分の表示データ）を液晶パネル２０における画素電極の配置順序に従って、Ｒ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、…の順に並べ、並べたデータの中に検出対象パターンが含まれているか否かを判定する。例えば、最初の３個の表示データが（Ｒ，Ｇ，Ｂ）＝（Ｖ０，ＶＭ，Ｖ０）で、次の３個の表示データが（Ｒ，Ｇ，Ｂ）＝（ＶＭ，Ｖ０，ＶＭ）であり、検出対象パターンに１次元パターン（Ｖ０，ＶＭ）が含まれている場合、判定回路３１はこの検出対象パターンを５回検出する。
【００５１】
図２は、液晶表示装置１０のタイミングチャートである。図２は、表示制御回路１１からデータ信号線駆動回路１３に対して、Ｎ番目のフレームの最後の行の表示データが供給されるときの様子を示している。図２において、スタートパルスＳＰおよびラッチパルスＬＰは、１ライン時間に１サイクルだけハイレベルとなる。スタートパルスＳＰがハイレベルとなった後、クロックＣＫに同期して、ｎサイクルに亘って表示データＤＡＴＡが出力される。なお、１サイクルごとに３個の表示データが出力されるので、１ライン時間では全部で３ｎ個（＝ｋ個）の表示データ（１行分の表示データに相当）が出力される。
【００５２】
データ信号線駆動回路１３は、ラッチパルスＬＰがハイレベルになったときに、その前に出力された１行分の表示データＤＡＴＡに応じた電圧をデータ信号線Ｓ１〜Ｓｋに印加する。また、ラッチパルスＬＰがハイレベルになる前に、極性切替信号ＲＥＶは、ハイレベルまたはローレベルに確定している。データ信号線駆動回路１３は、奇数番目のデータ信号線と偶数番目のデータ信号線とに対して、共通電極電圧Ｖｃｏｍよりも高い電圧と共通電極電圧Ｖｃｏｍよりも低い電圧とを、極性切替信号ＲＥＶに応じて切り換えて印加する。
【００５３】
データ信号線駆動回路１３にＮ番目のフレームの表示データが供給されている間に、判定回路３１には（Ｎ＋１）番目のフレームの表示データが供給される。判定回路３１は、（Ｎ＋１）番目のフレームの表示データをすべて受け取ると、図２に示す切り換えタイミングで、（Ｎ＋１）番目のフレームの表示データについて判定した結果を示す判定信号３３を出力する。このとき、スイッチ３２は、判定信号３３に応じて、補助容量線２３を共通電極２４と電気的に接続するか、接地に接続するかを切り替える。したがって、判定回路３１において（Ｎ＋１）番目のフレームの表示データに検出対象パターンが所定の割合以上含まれていると判定された場合、（Ｎ＋１）番目のフレームの表示データがデータ信号線駆動回路１３に供給されるよりも前に、補助容量線２３には接地電圧（０Ｖ）が印加される。
【００５４】
以下、図３を参照して、本実施形態に係る液晶表示装置１０の効果を説明する。図３（ａ）は、従来の液晶表示装置に含まれる液晶パネル２０の等価回路を示す回路図である。図３（ｂ）は、本実施形態に係る液晶表示装置１０において、判定結果が肯定のときの液晶パネル２０の等価回路を示す回路図である。図３（ａ）および（ｂ）において、画素容量Ｃｌｃは、画素電極２１と共通電極２４とによって形成される容量である。補助容量Ｃｃｓは、画素電極２１と補助容量線２３とが交差する箇所に形成される容量である。クロス容量Ｃｘは、データ信号線Ｓ１〜Ｓｋと補助容量線２３とが交差する箇所（図１１で斜線を付した部分）に形成される容量である。
【００５５】
従来の液晶表示装置（図１０）では、補助容量線２３は、液晶パネル２０の外部で共通電極制御回路９４の出力信号線に接続されている。このため、図３（ａ）に示す等価回路では、画素容量Ｃｌｃの電極のうちＴＦＴ素子２２に接続されていない側の電極、および、補助容量Ｃｃｓの電極のうちＴＦＴ素子２２に接続されていない側の電極は、いずれも、共通電極制御回路９４の出力信号線に接続される。
【００５６】
したがって、データ信号線Ｓ１〜Ｓｋに印加される電圧が変動すると、その影響は、図３（ａ）に矢印で示すように、クロス容量Ｃｘと補助容量線２３とを介して、共通電極制御回路９４から出力される共通電極電圧Ｖｃｏｍにまで及ぶ。よって、共通電極制御回路９４の出力段には、高スルーレートで高電流容量のオペアンプを設ける必要がある。
【００５７】
これに対して液晶表示装置１０（図１）では、判定結果が肯定のときには、補助容量線２３は、共通電極制御回路１４の出力信号線ではなく接地に接続される。このため、図３（ｂ）に示す等価回路では、画素容量Ｃｌｃの電極のうちＴＦＴ素子２２に接続されていない側の電極は、共通電極制御回路１４の出力信号線に接続される一方で、補助容量Ｃｃｓの電極のうちＴＦＴ素子２２に接続されていない側の電極は、接地に接続される。
【００５８】
したがって、データ信号線Ｓ１〜Ｓｋに印加される電圧が変動しても、その影響は、図３（ｂ）に矢印で示すように、クロス容量Ｃｘを介して、接地に接続された信号線に及ぶだけで、共通電極制御回路１４から出力される共通電極電圧Ｖｃｏｍには及ばない。
【００５９】
よって、判定結果が肯定のときには、補助容量線２３の分だけ共通電極制御回路１４の負荷を減らし、共通電極制御回路１４から出力される共通電極電圧Ｖｃｏｍの変動を抑制することができる。また、共通電極制御回路１４の出力段には、従来の液晶表示装置よりも低スルーレートで低電流容量のオペアンプを使用できるので、液晶表示装置のコストおよび消費電流を削減することができる。
【００６０】
以下、図４〜図７を参照して、上記の効果を具体的に説明する。ここでは、図４（ａ）に示すドット構成を有する液晶表示装置に、図４（ｂ）に示す表示データ（以下、縦ストライプパターンという）を供給する場合を考える。図４に示す縦ストライプパターンには、表示データが取り得る最小値Ｖ０と表示データが取り得る最大値ＶＭとが１列ごとに交互に現れる。なお、液晶表示装置１０では、極性切替信号ＲＥＶは２ライン時間ごとに変化し、判定回路３１では１次元パターン（Ｖ０，ＶＭ）だけを含む検出対象パターンを使用するものとする。
【００６１】
上記縦ストライプパターンの供給を受けたとき、液晶表示装置１０のデータ信号線Ｓ１〜Ｓｋに印加される電圧は、図５に示すように変化する。図５では、データ信号線ＳｊおよびＳｊ＋２は表示データが取り得る最大値ＶＭに基づき駆動され、データ信号線Ｓｊ＋１は表示データが取り得る最小値Ｖ０に基づき駆動されている。
【００６２】
最初の２ライン時間では、データ信号線ＳｊおよびＳｊ＋２には、共通電極電圧Ｖｃｏｍよりも高い電圧ＶＭＨが印加され、データ信号線Ｓｊ＋１には、共通電極電圧Ｖｃｏｍよりも低い電圧Ｖ０Ｌが印加される。次の２ライン時間では、データ信号線ＳｊおよびＳｊ＋２には、共通電極電圧Ｖｃｏｍよりも低い電圧ＶＭＬが印加され、データ信号線Ｓｊ＋１には、共通電極電圧Ｖｃｏｍよりも高い電圧Ｖ０Ｈが印加される。なお、データ信号線Ｓｊに印加される電圧の一例を示すと、電圧ＶＭＬは０Ｖ、電圧Ｖ０Ｌは５．６Ｖ、電圧Ｖ０Ｈは６．４Ｖ、電圧ＶＭＨは１２．０Ｖである。
【００６３】
上記縦ストライプパターンを従来の液晶表示装置に供給した場合、共通電極電圧Ｖｃｏｍは、図６（ａ）に示すように変動する。図６（ａ）に示す共通電極電圧Ｖｃｏｍには、２ライン時間ごとに突き上げと突き下げを繰り返すノイズ成分（第１のノイズという）と、４ライン時間ごとに大きく突き下げるノイズ成分（第２のノイズという）とが含まれている。
【００６４】
第１のノイズが発生する理由は、データ信号線Ｓ１〜Ｓｋを２ライン時間ごとに反転駆動する影響が、共通電極電圧Ｖｃｏｍにまで及ぶからである。第２のノイズが発生する理由は、データ信号線Ｓ１〜Ｓｋに印加される電圧が変動する影響が、クロス容量Ｃｘ（データ信号線と補助容量線２３とが交差する箇所に形成されるクロス容量）と補助容量線２３とを介して、共通電極電圧Ｖｃｏｍにまで及ぶからである。
【００６５】
これに対して、上記縦ストライプパターンを本実施形態に係る液晶表示装置１０に供給した場合、共通電極電圧Ｖｃｏｍは、図６（ｂ）に示すように変動する。図６（ｂ）に示す共通電極電圧Ｖｃｏｍでは、第１のノイズは従来よりも減少しており、第２のノイズは完全に抑制されている。第１のノイズが減少する理由は、共通電極制御回路１４の負荷が補助容量線２３の分だけ減少するからである。第２のノイズが抑制される理由は、共通電極制御回路１４の出力信号線が、補助容量線２３から電気的に切り離されるからである。
【００６６】
このように、本実施形態に係る液晶表示装置１０によれば、共通電極電圧Ｖｃｏｍを大きく変動させる表示データが入力されたときに、そのことを検知して補助容量線２３を接地に接続することにより、共通電極制御回路１４の負荷を軽減し、共通電極電圧Ｖｃｏｍの変動を抑制することができる。また、このとき、共通電極制御回路１４の出力信号線は補助容量線２３から電気的に切り離されるので、補助容量線２３に生じたノイズが共通電極電圧Ｖｃｏｍに影響を及ぼすことを防止することができる。
【００６７】
なお、図４（ａ）に示すドット構成を有する従来の液晶表示装置に、図７（ａ）に示す表示データ（１×１の市松パターン）や、図７（ｂ）に示す表示データ（２×１の市松パターン）を供給した場合にも、共通電極電圧Ｖｃｏｍは、図６（ａ）と同様に大きく変動する。これに対して、本実施形態に係る液晶表示装置１０では、判定回路３１で使用する検出対象パターンに１次元パターン（Ｖ０，ＶＭ）を含めておけば、図７（ａ）および（ｂ）に示す表示データの供給を受けたときでも、上述した理由により、図６（ｂ）と同様に共通電極電圧Ｖｃｏｍの変動を抑制することができる。
【００６８】
以下、液晶表示装置１０の実装形態について説明する。液晶表示装置１０は、機能的に図１に示す構成を有する限り、任意の形態に実装することができる。例えば、従来の液晶表示装置（図１０）に、判定回路３１およびスイッチ３２を内蔵した半導体チップを追加することにより、液晶表示装置１０を構成することができる。あるいは、従来の液晶表示装置に、判定回路３１を内蔵した半導体チップと、スイッチ３２とを別々に追加してもよい。
【００６９】
あるいは、図８に示すように、表示制御回路１１を内蔵する半導体チップ４１に、判定回路３１およびスイッチ３２を内蔵してもよい。あるいは、図９に示すように、表示制御回路１１および共通電極制御回路１４を内蔵する半導体チップ４２に、判定回路３１およびスイッチ３２を内蔵してもよい。あるいは、表示制御回路１１、走査信号線駆動回路１２、データ信号線駆動回路１３および共通電極制御回路１４を内蔵する半導体チップに、判定回路３１およびスイッチ３２を内蔵してもよい。このように、判定回路３１およびスイッチ３２を液晶パネル２０の駆動回路の全部または一部（特に、タイミング生成回路として機能する表示制御回路１１）と同じ半導体チップに内蔵することにより、周辺回路の変更を最小限に止めながら、液晶表示装置１０を構成することができる。
【００７０】
また、液晶パネル２０には、表示制御回路１１、走査信号線駆動回路１２、データ信号線駆動回路１３および共通電極制御回路１４の全部または一部がモノリシックに形成されていてもよく、判定回路３１およびスイッチ３２の両方または一方がモノリシックに形成されていてもよい。
【００７１】
以上に示すように、本実施形態に係る液晶表示装置によれば、表示データについて判定を行った結果に基づき、補助容量線は、共通電極電圧と電気的に接続されるか、あるいは接地に接続される。したがって、共通電極電圧を大きく変動させる表示データが入力されたときに、補助容量線を接地に接続することにより、共通電極制御回路の負荷を軽減し、共通電極電圧の変動を抑制することができる。また、このとき、共通電極制御回路の出力信号線は補助容量線から電気的に切り離されるので、補助容量線に生じたノイズが共通電極電圧に影響を及ぼすことを防止することができる。さらに、これらの点を考慮して、共通電極制御回路の出力段に従来よりも性能が低く安価なオペアンプを使用することにより、液晶表示装置のコストおよび消費電流を削減することができる。
【００７２】
また、検出対象パターンとして１次元パターンを用い、表示データの行方向に含まれる検出対象パターンを検出することにより、判定回路の構成を簡素化することができる。また、上述した第１〜第３の例の検出対象パターンを用いることにより、共通電極電圧を大きく変動させる表示データが入力されたか否かを判定することができる。また、判定回路およびスイッチを既存の半導体チップに内蔵することにより、周辺回路の変更を最小限に止めながら、本実施形態に係る液晶表示装置を構成することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】図１に示す液晶表示装置のタイミングチャートである。
【図３】従来および図１に示す液晶表示装置について、液晶パネルの等価回路を示す回路図である。
【図４】液晶表示装置に供給される表示データの例を示す図である。
【図５】図４に示す表示データを供給したときのデータ信号線の電圧変化を示す図である。
【図６】従来および図１に示す液晶表示装置について、図４に示す表示データを供給したときに共通電極電圧が変動する様子を示す図である。
【図７】液晶表示装置に供給される表示データの他の例を示す図である。
【図８】図１に示す液晶表示装置の実装形態の例を示す図である。
【図９】図１に示す液晶表示装置の実装形態の他の例を示す図である。
【図１０】従来の液晶表示装置の構成を示すブロック図である。
【図１１】液晶パネルにおけるクロス容量を示す図である。
【符号の説明】
【００７４】
１０…液晶表示装置
１１…表示制御回路
１２…走査信号線駆動回路
１３…データ信号線駆動回路
１４…共通電極制御回路
２０…液晶パネル
２１…画素電極
２２…ＴＦＴ素子
２３…補助容量線
２４…共通電極
３１…判定回路
３２…スイッチ
３３…判定信号
４１、４２…半導体チップ
【図１】
2007058012.tif 000003
【図２】
2007058012.tif 000004
【図３】
2007058012.tif 000005
【図４】
2007058012.tif 000006
【図５】
2007058012.tif 000007
【図６】
2007058012.tif 000008
【図７】
2007058012.tif 000009
【図８】
2007058012.tif 000010
【図９】
2007058012.tif 000011
【図１０】
2007058012.tif 000012
【図１１】
2007058012.tif 000013