(57)【要約】【課題】効率的な過電圧保護回路を得る。【解決手段】電源回路１の電源出力を負荷回路２に供給する電源供給ラインである高圧側ラインＬｎｈと低圧側ラインＬｎｌのうち、ラインの接続／切断を行うスイッチ素子１１を低圧側ラインＬｎｌに直列に挿入する。そして、このスイッチ素子１１には、ＰチャネルＭＯＳ−ＦＥＴを選定する。これにより、スイッチ素子１１に対して定常的に電源電圧レベルが印加されることが無くなって素子の負担が低減する。また、スイッチ素子１１をオン／オフするための駆動回路にについては、簡易な回路構成とすることができる。【選択図】図２
2007143254.tif 000002
【特許請求の範囲】
【請求項１】
電源回路の電源出力を負荷回路に対して供給するために、上記電源回路と上記負荷回路との間を接続するための対のラインである、低圧側ラインと、この低圧側ラインにて得られる電位を基準として、この基準となる電位よりも高い正極性の電位が得られる高圧側ラインのうちで、上記低圧側ラインに対して直列に挿入される、スイッチとしてのＮチャネル電界効果トランジスタ、又はＮＰＮトランジスタと、
上記電源回路から上記負荷回路に供給される上記電源出力の電圧値が所定の閾値以下とされる状態の場合には上記スイッチをオン状態とし、上記閾値よりも高いとされる状態の場合には上記スイッチをオフ状態に切り換えるための出力を、上記スイッチに対して印加するスイッチ制御手段と、
を備えることを特徴とする過電圧保護回路。
【請求項２】
上記閾値は、過電圧とされる状態に応じた上記電源回路の上記電源出力の電圧値に基づいて設定される、
ことを特徴とする請求項１に記載の過電圧保護回路。
【請求項３】
上記スイッチ制御手段は、
上記電源出力の電圧値が、上記閾値以下とされる状態から、上記閾値よりも高いとされる状態に変化したときには、上記スイッチをオン状態からオフ状態に切り換え、上記閾値よりも高いとされる状態から、上記閾値以下とされる状態に変化したときには、上記スイッチをオフ状態からオン状態に切り換えるようにされている、
ことを特徴とする請求項１に記載の過電圧保護回路。
【請求項４】
上記閾値は、上記負荷回路側にて入力すべき上記電源出力の適正な電圧値に基づいて設定される、
ことを特徴とする請求項３に記載の過電圧保護回路。
【請求項５】
上記電源出力の電圧値について、過電圧とされる状態が一定時間以上継続したときに、上記電源回路の動作を停止させるように制御する電源制御手段をさらに備える、
ことを特徴とする請求項１に記載の過電圧保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置などにおいて備えられ、過電圧保護回路に関するものである。
【背景技術】
【０００２】
電源回路の後段に対して、この電源回路の電力供給を受けて動作する負荷回路を接続する構成を採らせる場合において、何らかの原因で、電源回路側から負荷回路に対して定常よりも過大な電圧がかかる状態となる可能性がある。このようなことに対応して、従来から過電圧保護のための回路（過電圧保護回路）を設けることが行われる。
【０００３】
図４は、上記したように、電源回路と負荷回路とを接続した構成に対して過電圧保護回路を付加した場合の構成例を示している。
電源回路１は直流による電源電圧を出力する。この電源電圧の出力は、高圧側ラインＬｎｈと低圧側ラインＬｎｌによる対のラインにより、後段の負荷回路２に出力されるようになっている。
低圧側ラインＬｎｌは、例えばここではグランド電位とされる。また、高圧側ラインＬｎｈは、低圧側ラインＬｎｌの電位を基準とすると、この基準電位よりも高い正極性の電位が生じる高電位のラインとなる。
負荷回路２は、上記もしているように電源回路１の負荷となるもので、電源回路１から供給される電源電圧（電力）により動作する。
【０００４】
過電圧保護回路は、電源回路１と負荷回路２との間に設けられるもので、例えば電圧検出回路３、オン／オフ制御回路４、及びスイッチ素子２１を備えて成る。
スイッチ素子２１には、ＰチャネルのＭＯＳ−ＦＥＴが選定される。スイッチ素子２１のドレインは、高圧側ラインＬｎｈにおける負荷回路２側と接続され、ソースは同じ高圧側ラインＬｎｈの電源回路１側と接続される。つまり、スイッチ素子２１は、電源供給ラインである高圧側ラインＬｎｈ、低圧側ラインＬｎｌのうちで、高圧側ラインＬｎｈに対して直列に挿入されるようにして設けられる。
スイッチ素子２１のゲートは、ゲート抵抗Ｒ２を介してオン／オフ制御回路４から出力されるスイッチ制御信号Ｃｎｔ１が印加されるようになっている。また、スイッチ素子２１のドレインとゲート間には、抵抗Ｒ1が挿入される。
【０００５】
電圧検出回路３は、例えば所定比により電源回路１の出力電圧を分圧し、この分圧された電圧値を電圧検出信号Ｓｄとして、オン／オフ制御回路４に対して入力させる。
【０００６】
オン／オフ制御回路４は、電圧検出信号Ｓｄに基づいて、電源回路１の出力電圧について過大とみなされる程度の所定以上の値であるか否かについて判定するようにしている。
そして、オン／オフ制御回路４は、電源回路１の出力電圧が所定値未満であると判定しているときには、スイッチ素子２１をオンとするためのスイッチ制御信号Ｃｎｔ１を出力する。つまり、ＰチャネルのＭＯＳ−ＦＥＴを導通させるためのゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以下の電圧値とする。このとき、スイッチ素子２１がオン状態にあることで、高圧側ラインＬｎｈはスイッチ素子２１のドレイン−ソースを介して導通していることになるので、電源回路１から負荷回路２に対する電源の供給が行われている状態となる。
これに対して、電源回路１の出力電圧が所定値以上の状態であると判定したときには、オン／オフ制御回路４は、スイッチ素子２１をオフとするためのスイッチ制御信号Ｃｎｔ１を出力する。つまり、ＰチャネルのＭＯＳ−ＦＥＴをオフとするためのゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以上の電圧値とする。このようにしてスイッチ素子２１がオフとされることで、高圧側ラインＬｎｈは切断されることになるために、電源回路１から負荷回路２に対する電源の供給が停止、遮断される状態となる。このようにして、電源回路１側から出力される電圧値が過大となる状態では、負荷回路２に対する電源供給が停止され、これにより、負荷回路２は過大な電源電圧から保護されることになる。
【０００７】
ところで、上記図４に示される過電圧保護回路において、ラインを接続、切断するためのスイッチ素子２１には、ＭＯＳ−ＦＥＴとしてＰチャネルを選定している。これは次のような理由による。
ＭＯＳ−ＦＥＴをオンとして導通させるのにあたり、Ｐチャネルは、ソースよりも低いゲート電位を印加し、Ｎチャネルは、ソースの電位よりも高いゲート電位を印加することが必要とされる。
従って、この図４のようにして、ＭＯＳ−ＦＥＴのスイッチ素子２１を高圧側ラインＬｎｈに挿入することとした場合、Ｎチャネルを選定したとすると、スイッチ素子２１をオン状態として導通させるためには、ゲート電位について、ソースの接続される高圧側ラインＬｎｈの電位に応じた非常に高い値にまで上昇させる必要がある。このためには、例えば別電源、あるいはブートストラップなどの回路をさらに付加することになるので、例えばコストや回路規模縮小の観点からして好ましくない。そこで、図４のようにしてスイッチ素子２１としてＰチャネルを選定すれば、グランド電位の方向に対して、電位を小さくする方向でゲート電位を変化させればオン状態とすることができる。従って、上記したような別電源等の付加回路は不要であり、それだけ簡易な回路構成とすることができる。
【０００８】
また、図示はしていないが、スイッチ素子２１としてバイポーラトランジスタを使用することもできる。この場合には、下記のような理由で、ＰＮＰトランジスタを採用することが順当となる。
スイッチ素子２１としてＰＮＰトランジスタを高圧側ラインＬｎｈに挿入したとすれば、エミッタが高圧側ラインＬｎｈの電源回路１側と接続され、コレクタが高圧側ラインＬｎｈの負荷回路２側と接続されることになる。そして、例えば電流値を制限する抵抗などを介して、オン／オフ制御回路４のオン／オフ制御信号Ｃｎｔ１のラインをベースと接続することになる。
この場合、スイッチ素子２１としてのＰＮＰトランジスタをオンに制御しているときの高圧側ラインにおける電圧降下は、ベース−コレクタ間電圧Ｖceのみであるとしてみることができる。この電圧降下は、素子の種類にもよるが、通常、0.2V〜1.0V程度となる。
【０００９】
これに対して、スイッチ素子２１としてＮＰＮトランジスタを高圧側ラインＬｎｈに挿入した場合には、コレクタが電源回路１側の高圧側ラインＬｎｈと接続され、エミッタが負荷回路２側の高圧側ラインＬｎｈと接続されることになる。また、ベースには順方向電流を流すことから、ベースドライブ抵抗を介して、コレクタ側の高圧側ラインＬｎｈとベースとを接続するようにされる。そして、ベースに対しては順方向電流が流されるように、例えばトランジスタ素子等を備えて形成したベース電流駆動用の増幅回路をさらに付加するような構成となる。
このようにして備えられるＮＰＮトランジスタをオン状態に制御しているときには、コレクターエミッタ間の電圧降下は、ベース−エミッタ間電圧Ｖbeによる電圧降下以上となり、その値は通常、0.6V以上となる。また、ＮＰＮトランジスタのベースに接続されるベースドライブ抵抗によっても電圧降下を生じることになる。さらに、例えば過電流に対する保護のために過電流検出を行おうとすれば、この場合には、過電流検出用の抵抗を高圧側ラインＬｎｈに対して直列に挿入することになり、この電圧降下も生じる。これらの電圧降下の合計は、例えば1.5V〜2.0V程度となり、ＰＮＰトランジスタの場合と比較すると大きい。
このようにして、高圧側ラインＬｎｈに対してバイポーラトランジスタのスイッチ素子２１を挿入する場合においては、電圧降下が小さく、また、スイッチを駆動する回路が簡易となることなどを理由に、ＰＮＰトランジスタが採用されることが一般的である。
【００１０】
しかしながら、上記のようにしてスイッチ素子２１として使用するＰチャネルＭＯＳ−ＦＥＴ、又はＰＮＰトランジスタは、例えばその構造、製造プロセスなどに起因して、何れも、同等性能のＮチャネルＭＯＳ−ＦＥＴ、ＮＰＮトランジスタと比較して品種が少なく、また、コスト的にも高い。例えばこのことが過電圧保護回路そのものの設計、または、過電圧保護回路を備える電源系の設計に制約を与えるなどの弊害をもたらす場合がある。従って、例えば設計自由度やコストなどの面を考慮すれば、過電圧保護回路におけるスイッチとしては、ＮチャネルＭＯＳ−ＦＥＴ、ＮＰＮトランジスタを採用することが好ましいということがいえる。
なお、以降においては、ＰチャネルＭＯＳ−ＦＥＴとＰＮＰトランジスタをまとめて指す場合には、ＰＮＰ構造型トランジスタということにする。これは、周知のようにして、ＰチャネルＭＯＳ−ＦＥＴとＰＮＰトランジスタの構造が、共にＰＮＰ構造といわれる構造であること基づく。
また、ＮチャネルＭＯＳ−ＦＥＴとＮＰＮトランジスタをまとめて指す場合には、ＮチャネルＭＯＳ−ＦＥＴとＮＰＮトランジスタの構造がともにＰＮＰ構造とされていることに基づき、ＮＰＮ構造型トランジスタということにする。
【００１１】
そこで、ＮＰＮ構造型を採用しても駆動回路系について簡易な構成を採り得る過電圧保護回路の構成を図５に示す。この図においては、ＮＰＮ構造型トランジスタとして、ＮチャネルＭＯＳ−ＦＥＴを使用した場合を示している。なお、図４と同一部分については同一符号を付して説明を省略する。
【００１２】
この図においては、スイッチ素子２２とされるＮチャネルＭＯＳ−ＦＥＴのドレインを、高圧側ラインＬｎｈと接続し、ソースを低圧側ラインＬｎｌと接続している。つまり、この場合には、スイッチ素子２２を、高圧側ラインＬｎｈと低圧側ラインＬｎｌとの間に挿入するようにされる。
そして、この場合においては、オン／オフ制御回路４は、電圧検出信号Ｓｄに基づいて、電源回路１の出力電圧が所定値未満であると判定しているときには、スイッチ素子２２をオフとするためのスイッチ制御信号Ｃｎｔ１を出力する。つまり、ゲート−ソース間電圧Ｖgsとして、導通に必要な電位よりも小さい電位が生じるように、スイッチ制御信号Ｃｎｔ１の電位を設定する。スイッチ素子２２がオフであれば、高圧側ラインＬｎｈと低圧側ラインＬｎｌとは短絡していないことから、電源回路１から負荷回路２に対する電源の供給は通常に行われる。
これに対して、電源回路１の出力電圧が所定値以上の状態であると判定したときには、オン／オフ制御回路４は、スイッチ素子２２をオンとするためのスイッチ制御信号Ｃｎｔ１を出力する。つまり、ゲート−ソース間電圧Ｖgsとして、導通に必要な電位が生じるように、スイッチ制御信号Ｃｎｔ１の電位を設定する。スイッチ素子２２がオン状態になれば、高圧側ラインＬｎｈと低圧側ラインＬｎｌが短絡することになって、例えば、電源回路１の電源出力は低圧側ラインＬｎｌの電位であるグランド電位となる。これにより、負荷回路２に対する電源供給が停止される。
【００１３】
なお、バイポーラトランジスタであれば、ＮＰＮトランジスタをスイッチ素子２２とすることにより同様の構成を採ることができる。つまり、ＮＰＮトランジスタのコレクタを高圧側ラインＬｎｈに対して接続し、エミッタを低圧側ラインＬｎｌに対して接地させるようにして接続する。そのうえで、オン／オフ制御回路４としては、電源回路１の出力電圧が所定値以下の状態であれば、スイッチ制御信号Ｃｎｔ１として順方向ベース電流を流さないように動作させ、所定値以上の状態であれば、スイッチ制御信号Ｃｎｔ１として、例えばベース−エミッタ間電圧Ｖbeの条件を満たす電位により順方向ベース電流を流すように動作させる。
【００１４】
このようにして、過電圧保護回路として、スイッチ素子を高圧側ラインＬｎｈと低圧側ラインＬｎｌとの間に挿入するようにして設ける構成とすれば、スイッチ素子がＮＰＮ構造型であるとしても、オン／オフ駆動のための回路構成を簡略にすることができる。
【００１５】
しかしながら、この場合には、回路構成的な問題を抱えることになる。
つまり、図５の回路構成の場合、過電圧が生じていない平常動作時においては、スイッチ素子２２に対して、定常的に、高圧側ラインＬｎｈの電位がかけられている状態にある。例えば図４等に示した回路構成にあっても、スイッチ素子２１がオフとなるときには、図５のスイッチ素子２２と同等の電圧がかかることにはなるが、図４の構成においてスイッチ素子２１に電圧がかかるのは、過電圧を検出して保護動作を行うときのみとなる。これに対して、図５の回路では、上記もしているように正常時において継続してスイッチ２２に電圧がかかる。このために、スイッチ素子２２には、耐圧などをはじめとして高い性能、信頼性が求められることになる。このような条件を満たすために、高品質のものを選定する必要が出てくるなどして、結局コストアップにつながる可能性がある。過電圧保護回路は、平常時には動作しない不要な回路部であるが、このような回路を形成する部品について、相応に性能を確保し、また、コストもかけなければならないわけであり、例えばコスト対効果などとしての側面では不利であるということがいえる。
【００１６】
【特許文献１】特開２００４−１４７３９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記したように、電源回路の出力を負荷回路に供給する構成において備えられる過電圧保護回路としては、電源出力の供給／停止をコントロールするスイッチ素子について、ＮＰＮ構造の素子を採用し、その駆動ができるだけ簡易なものとなるように構成されるべきことが求められている、ということがいえる。
【課題を解決するための手段】
【００１８】
そこで本発明は上記した課題を考慮して、過電圧保護回路として次のように構成する。
つまり、電源回路の電源出力を負荷回路に対して供給するために、電源回路と負荷回路との間を接続するための対のラインである、低圧側ラインと、この低圧側ラインにて得られる電位を基準として、この基準となる電位よりも高い正極性の電位が得られる高圧側ラインのうちで、低圧側ラインに対して直列に挿入される、スイッチとしてのＮチャネル電界効果トランジスタ、又はＮＰＮトランジスタと、電源回路から負荷回路に供給される電源出力の電圧値が所定の閾値以下とされる状態の場合にはスイッチをオン状態とし、閾値よりも高いとされる状態の場合にはスイッチをオフ状態に切り換えるための出力をスイッチに対して印加するスイッチ制御手段とを備えることとする。
【００１９】
上記構成では、過電圧保護のための構成として、低圧側ラインに対して直列にスイッチを挿入するようにされている。ここでの低圧側ラインとは、高電圧ラインの電位よりも絶対値が低いとされる電位が現れるラインとされる。また、高電圧ラインは、低圧側ラインを基準として正極性の電位を有する。そして、このような低圧側の電源供給ラインに対して直列にスイッチを挿入することとすれば、電源出力の電圧値が所定以下となる平常時には、スイッチをオンに制御するようにされるので、スイッチの両端にかかる電圧の負担は、例えば高圧側ラインと低圧側ライン間にスイッチを挿入する構成よりも低減される。
また、この場合のスイッチとしては、Ｎチャネル型電界効果トランジスタ、又はＮＰＮ型トランジスタとされている。低圧側ラインに挿入するスイッチとして、これらのＮＰＮ構造型トランジスタを採用することとすれば、例えば低圧側ラインの電位をソース又はエミッタ電位としたうえでの導通制御となることから、スイッチをオン／オフするための駆動回路の構成は簡略化することができる。
【発明の効果】
【００２０】
このようにして本発明は、過電圧保護回路として、ラインに直列に挿入するＮＰＮ構造型トランジスタを備えながらも、簡易な駆動回路系の構成を採ることができる。つまり、スイッチの負担軽減とコスト面での優位性との両立が図られものである。
【発明を実施するための最良の形態】
【００２１】
図１は、本願発明を実施するための最良の形態（実施の形態）として、第１の実施の形態となる過電圧保護回路を備える電源回路系の構成例を示している。
この図に示す電源回路系の基本構成としては、電源回路１と、この電源回路１の電源電圧の出力により電力供給を受けて動作する負荷回路２を接続して成る。
そのうえで、電源回路１から出力される電圧が過大となったときに、少なくとも負荷回路２を保護するために、過電圧保護回路を設ける。なお、電源回路１の電源出力が過大になる原因としては、電源回路１側の何らかの異常動作や、過渡応答、また、負荷回路２側の大きな負荷変動などを挙げることができる。
【００２２】
電源回路１は、ここでは図示していないが、交流又は直流を入力して動作し、直流としての電源電圧を出力する。この電源電圧の出力は、高圧側ラインＬｎｈと低圧側ラインＬｎｌによる対のラインから成る電源供給ラインにより、後段の負荷回路２に対して入力されるようになっている。電源回路１の実際としては、例えば所定形式のＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、アクティブフィルタなどのスイッチングコンバータを挙げることができるが、例えば、スイッチングコンバータ以外の形式の電源回路であってもよい。つまり、実際における電源回路１の形式、構成は多様に考えられるもので本願発明との対応でも特に限定されるべきものではない。
低圧側ラインＬｎｌは、ここではグランド電位であることとする。また、高圧側ラインＬｎｈは、低圧側ラインＬｎｌの電位を基準して、この基準電位よりも高い正極性の電位が生じる高電位のラインとなる。つまり、この場合の電源回路１は、正電源を出力するようにして構成される。従って、高圧側ラインＬｎｈにおいては、電源回路１から負荷回路２への方向に電流が流れ、低圧側ラインＬｎｌにおいては、負荷回路２側から電源回路１への方向に電流が流れるようにされる。
負荷回路２は、上記もしているように電源回路１の負荷となるもので、電源回路１から供給される電源電圧を入力して動作する。この負荷回路２としての具体的内部構成としても特に限定されるべきものではない。例えば、電源回路１の後段で動作するもう１つの電源回路などとされてもよいし、電源回路１の電源供給を受けて、電源以外の特定の機能に応じた動作を実行する回路部位とされてもよいものである。
【００２３】
そして、過電圧保護回路は、電源回路１と負荷回路２との間に介在するようにして設けられ、その機能としては、過電圧の状態を検出したときには、電源回路１から負荷回路２に出力される電源電圧を遮断するようにして動作し、これにより過電圧保護を図るようにされる。
【００２４】
本実施の形態の過電圧保護回路は、例えば図示するようにして、電圧検出回路３、オン／オフ制御回路４、及びスイッチ素子１１を備えて成る。
先ず、スイッチ素子１１には、ＮチャネルのＭＯＳ−ＦＥＴを選定する。そして、スイッチ素子１１のドレインを低圧側ラインＬｎｌにおける負荷回路２側と接続し、ソースを同じ低圧側ラインＬｎｌの電源回路１側と接続する。つまり、本実施の形態では、スイッチ素子１１を、電源供給ラインである高圧側ラインＬｎｈ、低圧側ラインＬｎｌのうち、低圧側ラインＬｎｌに対して、その電流方向に応じて、直列に挿入するようにして設ける。
スイッチ素子１１のゲートは、オン／オフ制御回路４から出力されるスイッチ制御信号Ｃｎｔ１１のラインと接続される。
【００２５】
電圧検出回路３は、例えば図示するようにして、高圧側ラインＬｎｈと低圧側ラインＬｎｌとの間に挿入した分圧抵抗回路から成り、所定の分圧点がオン／オフ制御回路４の検出入力と接続される。つまり、電圧検出回路３は、電源回路１の出力の電圧値を検出し、検出した電圧値を、電圧検出信号Ｓｄとしてオン／オフ制御回路４に対して出力するようにされる。
【００２６】
オン／オフ制御回路４では、先ず、入力された電圧検出信号Ｓｄに基づいて、電源回路１の出力電圧が過大とされる状態であるか否かについて判定するようにしている。
そして、オン／オフ制御回路４は、電源回路１の出力電圧が過大な状態ではないと判定しているときには、スイッチ素子１１をオンとするためのスイッチ制御信号Ｃｎｔ１を出力する。このためには、ＮチャネルのＭＯＳ−ＦＥＴを導通させるためのゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以上の電圧値とする。
このようにしてスイッチ素子１１をオン状態に維持することで、低圧側ラインＬｎｌはスイッチ素子１１のドレイン−ソースを介して導通した状態を継続する。これにより、電源回路１から負荷回路２に対する電源の供給が行われている状態が得られる。
【００２７】
これに対して、電源回路１の出力電圧が過電圧の状態であると判定したときには、オン／オフ制御回路４は、スイッチ素子１１をオフとするためのスイッチ制御信号Ｃｎｔ１を出力する。このためには、ＮチャネルのＭＯＳ−ＦＥＴがオフとなるゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以下の電圧値とする。
このようにしてスイッチ素子１１がオフとされることで、低圧側ラインＬｎｌは切断されることになり、電源回路１から負荷回路２に対する電源の供給が停止される状態となる。このようにして、電源回路１側から出力される電圧値が過大となる状態では、負荷回路２に対する電源供給が停止され、これにより、過大な電源電圧から負荷回路２が保護される。
【００２８】
このような構成であれば、先ず、スイッチ素子１１は、電源供給ラインに対して直列に挿入される形態を採る。このために、過電圧ではないとされる平常動作時においては、スイッチ素子１１は定常的にオン状態が維持される。従って、定常的には電源回路の出力相当の電圧がかかることはなく、素子の負担が軽減される。
そのうえで、スイッチ素子１１を挿入する上記電源供給ラインを低圧側ラインＬｎｌとしていることで、オン／オフ駆動をするのにあたって好条件となるＭＯＳ−ＦＥＴのタイプについて、Ｐチャネルではなく、Ｎチャネルとしているものである。
【００２９】
つまり、本実施の形態のようにしてスイッチ素子１１が、ＮチャネルのＭＯＳ−ＦＥＴである場合、先ず、スイッチ素子１１をオフとするためには、上記もしているように、ＮチャネルのＭＯＳ−ＦＥＴがオフとなるゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以下の電圧値とすることになる。このためには、例えばスイッチ制御信号Ｃｎｔ１の電位について、低圧側ラインＬｎｌと同じグランドレベルとしておけばよい。スイッチ制御信号Ｃｎｔ１にグランドレベルを設定することは、例えばオン／オフ制御回路４においてスイッチ制御信号Ｃｎｔ１のラインをグランドに接地させるように回路を切り換えるだけで実現できる。
また、スイッチ素子１１をオンとするためには、ＮチャネルのＭＯＳ−ＦＥＴがオンとなるゲート−ソース電圧Ｖgsが得られるように、スイッチ制御信号Ｃｎｔ１を一定以上の電圧値とすることになる。このためには、スイッチ制御信号Ｃｎｔ１として、例えばグランド電位に対して、ゲート−ソース電圧Ｖgsに応じた正極性の電圧値を設定すればよく、このような電圧値を生成するための回路も容易に構成できる。
このようにして本実施の形態では、スイッチ素子両端に定常的に電圧が生じることの負担回避が図られる。かつ、例えばＰチャネルよりも部品種類数が豊富で安価なＮチャンネルＭＯＳ−ＦＥＴ（ＮＰＮ構造型トランジスタ）を採用したうえで、その駆動回路についても簡易性が与えられ、コスト面での優位性も得られる。
【００３０】
ちなみに、図１の構成においてＰチャネルのＭＯＳ−ＦＥＴをスイッチ素子１１として選定したとする。なお、この場合の接続態様も図１と同様で、ＰチャネルのＭＯＳ−ＦＥＴのドレインを低圧側ラインＬｎｌの負荷回路２側と接続し、ソースを低圧側ラインＬｎｌの電源回路１側と接続することになる。
すると、スイッチ素子１１をオン状態に維持するためには、低圧側ラインＬｎｌの電位であるグランド電位よりも低い電位のスイッチ制御信号Ｃｎｔ１を生成する必要があることになる。つまり、負電源が必要になるものであり、例えばこのために別途、電源回路を付加する必要などが生じる。従って、これによる回路規模拡大、コストアップなどが問題になる。
【００３１】
また、図示はしていないが、図１の構成の下でスイッチ素子１１についてバイポーラトランジスタを選定した場合には、ＮＰＮ構造型であるＮチャネルのＭＯＳ−ＦＥＴのほうが好条件となるのと同様、ＰＮＰではなくＮＰＮトランジスタを使用することのほうが条件が良くなる。
ＮＰＮトランジスタを図１の構成においてスイッチ素子１１として使用することとすれば、コレクタを低圧側ラインＬｎｌの負荷回路２側に接続し、エミッタを低圧側ラインＬｎｌの電源回路１側に接続することになる。そして、このＮＰＮトランジスタをオンとするためには、オン／オフ制御回路４から出力するスイッチ制御信号Ｃｎｔ１として、所定電位により順方向のベース電流を流してやるようにすればよい。また、ＮＰＮトランジスタをオフとするためには、オン／オフ制御回路４から出力するスイッチ制御信号Ｃｎｔ１を、例えばグランド電位に接地し、０レベルとして停止させればよい。このようなスイッチ制御信号Ｃｎｔ１を生成する回路としても、簡易に形成することが可能である。
一方、ＰＮＰトランジスタをスイッチ素子１１として選定したとする。この場合には、エミッタを低圧側ラインＬｎｌの負荷回路２側に接続し、コレクタを低圧側ラインＬｎｌの電源回路１側に接続することになる。ＰＮＰトランジスタをオン状態とするためには、ベースに対して逆方向電流を流す必要がある。このために、オン／オフ制御回路４におけるトランジスタ駆動の構成としては、例えば先のＰチャネルのＭＯＳ−ＦＥＴを選定した場合と同様に、負電源を生成する電源回路が必要となる。
【００３２】
図２は、第２の実施の形態としての構成例を示している。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
この図においては、電源制御回路５が追加されている。この電源制御回路５に対しては、オン／オフ制御回路４から、電源制御信号Ｃｎｔ２が入力されるようになっている。従って、この場合のオン／オフ制御回路４は、スイッチ制御信号Ｃｎｔ１に加えて、この電源制御信号Ｃｎｔ２も出力可能なようにして構成される。なお、この第２の実施の形態に対応したオン／オフ制御回路４の内部構成例については後述する。
【００３３】
この第２の実施の形態としての構成において、オン／オフ制御回路４がスイッチ素子１１のオン／オフをコントロールする動作としては、先に図１より説明したのと同様となる。ただし、ここで、オン／オフ制御回路４によるスイッチ素子１１のオン／オフコントロール動作について、より明確に説明しておくと、次のようになる。
ここで、電源回路１の出力が平常状態であるとすると、オン／オフ制御回路４は、スイッチ素子１１をオン状態に制御していることになる。そして、この状態から過電圧の状態になったことを検出したとすると、オン／オフ制御回路４は、スイッチ素子１１をオフに制御して、電源回路１から負荷回路２への電力供給を停止させることになる。ただし、このときには、まだ電源回路１そのものは動作している。また、負荷回路２側では、例えば電源回路１側から入力される電源電圧を、コンデンサ、キャパシタなどにより受け（コンデンサインプット）、ここで蓄積するようにされている。このために、電源電圧１からの電源供給が絶たれたとしても、負荷回路２は、これに応答して即座に動作不能になることはなく、上記コンデンサ（キャパシタ）の容量等に応じて、或る程度の時間は継続して動作することが可能となっている。
そして、オン／オフ制御回路４は、例えばスイッチ素子１１をオフに制御している状態の下で、再度、電源回路１の出力が過電圧の状態から平常とされる電圧値に戻ったことを判定すると、スイッチ素子１１をオン状態となるように切り換え、負荷回路２への電力供給を再開させる。
つまり、本実施の形態としてのオン／オフ制御回路４によるスイッチ素子１１のオン／オフコントロールは、過電圧状態になったときに、以降の電源供給を終了させてしまうものではなく、電源回路１が動作して出力を成している間は、上記のようにして、平常状態と過電圧との状態に応じて、スイッチ素子１１のオン／オフを切り換えるようにして制御しているものである。つまり、電源回路１の動作中において過渡的に生じるような過電圧の状態に対応して保護を図る役割を有する。
【００３４】
これに対して、オン／オフ制御回路４と電源制御回路５とから成る電源制御は、次のような動作となる。
オン／オフ制御回路４は、電圧検出回路３から入力する電圧検出信号Ｓｄに基づいて、過電圧とされる状態の継続時間についても判定しているようにされる。そして、過電圧とされる状態が一定時間以上継続したと判定すると、電源制御回路５に対して、電源回路の停止を指示する電源制御信号Ｃｎｔ２を出力する。この電源制御信号Ｃｎｔ２の入力に応じて、電源制御回路５は、電源回路１に対して停止制御信号を出力する。この停止制御信号に応じて、電源回路１は、動作を停止するようにされる。
つまり、この第２の実施の形態の過電圧保護回路としては、過電圧の状態になれば、先ずは、電源回路１から負荷回路２への電源供給を停止させるようにして、負荷回路２の保護を図る。しかしながら、この後においても過電圧の状態が継続したとすると、電源回路１は、負荷がオープンの状態のままで過電圧による出力を継続することになり、電源回路１そのものに負担がかかることになる。そこで、このような状態に至った場合には、上記のようにして電源回路１自体の動作を停止させることで、回路保護を図るようにされる。これにより、本実施の形態の過電圧保護回路としては、より高い信頼性、安全性が得られることになる。
なお、スイッチ素子１１に対するオン／オフ制御としては、一度、過電圧の状態を検出してスイッチ素子１１をオフにしたら、以降の電源電圧の値にかかわらず、スイッチ素子のオフ状態を継続させるような制御とすることも可能である。特に図１の回路構成であれば、このような制御のほうが有効である場合もあると考えられる。
【００３５】
図３は、上記第２の実施の形態としての動作に対応するオン／オフ制御回路４の内部構成例を示している。
電圧検出信号Ｓｄは、ローパスフィルタ３１を通過して所定以上の帯域成分が除去されたうえで比較器３２の非反転入力端子に対して入力される。この場合のローパスフィルタ３１は、例えばほとんど無視して良いような電源電圧値の変化に対しては反応しないようにして、安定したスイッチ素子１１のオン／オフ制御の動作が得られるようにすることを目的として設けられる。
【００３６】
比較器３２においては、上記のようにして非反転入力端子に入力される電圧検出信号Ｓｄと、反転入力端子に入力される閾値電圧Ｖｒｅｆ１を比較する。閾値電圧Ｖｒｅｆ１は、例えば過電圧に相当する電圧検出信号Ｓｄの電圧値に基づいて設定される。
比較器３２は、電圧検出信号Ｓｄが閾値電圧Ｖｒｅｆ１よりも小さい場合には、Ｌレベルを出力し、閾値電圧Ｖｒｅｆ１よりも大きい場合には、Ｈレベルを出力する。この比較器３２の出力を、インバータ３５により反転させた出力がスイッチ制御信号Ｃｎｔ１となる。この場合のスイッチ制御信号Ｃｎｔ１としてのＬレベルの出力は、例えばグランドレベルであり、従って、Ｌレベルの出力時には、ＮチャネルＭＯＳ−ＦＥＴのスイッチ素子１１はオフとなるようにして制御される。一方、出力がＨレベルになると、ゲート−ソース間電圧Ｖgsが一定以上となってスイッチ素子１１がオンとなるようにされる。これにより、先に説明したように、スイッチ素子１１は、過電圧とされる状態が検出されたときにオフで、過電圧ではないとされる状態が検出されたときにオンとなるようにして制御されることになる。
【００３７】
また、比較器３２の出力は、分岐して、積分器３３に対しても入力される。積分器３３では、設定された時定数により、入力信号について積分した出力を比較器３４の非反転入力端子に対して出力する。
【００３８】
比較器３４は、非反転入力端子に入力される積分器３３の出力と、反転入力端子に入力される閾値電圧Ｖｒｅｆ２を比較する。比較器３４は、積分器３３の出力レベルが閾値電圧Ｖｒｅｆ２より低いときにはＬレベルを出力し、閾値電圧Ｖｒｅｆ２以上となったときにはＨレベルを出力する。この比較器３４の出力が電源制御信号Ｃｎｔ２となる。
電源制御信号Ｃｎｔ２としてＬレベルが入力されるときには、電源制御回路５は、電源回路１の動作を継続させるようにして制御する。また、Ｈレベルが入力されるときには、電源制御回路５は、電源回路１の動作を停止させるようにして制御信号を出力するようにされる。
【００３９】
上記した積分器３３及び比較器３４の構成では、比較器３２の出力がＨレベルとなったのに応じて比較器３４の出力がＨレベルとなるのには、積分器３３が介在していることで、所定以上の時間長を有する。これにより、図２にて説明したように、過電圧の状態が一定時間以上継続してから電源回路１をオフとする制御動作が得られることになる。
【００４０】
続いて、第３の実施の形態について説明する。第３の実施の形態としては、第１、第２の実施の形態の何れの構成の下においても適用できる。
上記説明では、オン／オフ制御回路４によるスイッチ素子１１に対するオン／オフ制御は、電源回路１の動作中において、過電圧とされる状態のときには負荷回路２への電源供給を停止させ、過電圧ではない状態のときには負荷回路２に電源を供給するためのものとされていた。
このようにして電源の供給／停止が行われる側の負荷回路２では、例えばその内部において電源出力を受けるコンデンサの両端電圧、つまり入力電圧が、電源の供給／停止に応じて増減することになる。このようにして入力電圧値が増減する結果として、例えば過電圧に応じた電圧上昇がキャンセルされた入力電圧値が得られるものである。
このことをさらに発展させると、次のようなことがいえる。
例えば、オン／オフ制御回路４によるスイッチ素子１１のオン／オフ制御を実行させるのにあたり、そのオン／オフ切り換えの判定基準となる電源回路１の出力の電圧値（閾値）を、過電圧に応じた値よりも低いとされる、正常範囲内における所定値に設定する。この条件でスイッチ素子１１のオン／オフ制御を実行したとすると、負荷回路２側の入力電圧としては、上記正常範囲内の所定値に対する変動がキャンセルされた値が得られることになり、結果として、負荷回路２側の入力電圧は、正常範囲内の所定値に収束するような状態とすることができる。つまり、負荷回路２に入力する電圧の安定化制御を図ることが可能になる。また、過電圧となる以前の電圧値の条件で電源供給が遮断されるので、過電圧に対する保護機能も失われない。
このような安定化制御を図３に示す構成を基として実現するためには、閾値電圧Ｖｒｅｆ１について、上記正常範囲での所定値に対応した値を設定すればよい。より具体的には、負荷回路２が電源回路１の電源出力を受けて入力すべき電圧の適正値に基づいて設定するようにされる。
つまり、回路的な構成としては特に変更することなく、単に閾値電圧Ｖｒｅｆ１の値を変更設定することで、本実施の形態の過電圧保護回路に電源安定化機能を与えることができる。
【００４１】
なお、例えば実際における装置構成としては、先ず電源回路１、負荷回路２及び過電圧保護回路を全て内部に備えるような構成を考えることができるが、そのほかに、電源回路１と過電圧保護回路を組み込んだ１つの装置と、負荷回路２を備える別の単体の装置を備え、これらの装置間を、高圧側ラインＬｎｈ及び低圧側ラインＬｎｌとしてのケーブルなどにより接続するような構成を考えることができる。あるいは、電源回路１側の単体装置と、過電圧保護回路及び負荷回路２とが組み込まれた装置とを備えて、これらを上記ケーブルなどにより接続する構成も考えられる。
また、本願発明としてはこれまでに説明した実施の形態としての構成のみには限定されるものではなく、先にも説明したように、電源回路１及び負荷回路２としての具体的構成としては、多様に考えられるものである。また、オン／オフ制御回路４などの内部構成なども、図３以外のものを考えることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態としての過電圧保護回路を備える電源回路系の構成例を示す図である。
【図２】第２の実施の形態としての過電圧保護回路を備える電源回路系の構成例を示す図である。
【図３】第２の実施の形態の過電圧保護回路におけるオン／オフ制御回路の構成例を示す図である。
【図４】従来としての過電圧保護回路を備える電源回路系の構成例を示す図である。
【図５】従来としての過電圧保護回路を備える電源回路系の他の構成例を示す図である。
【符号の説明】
【００４３】
１  電源回路、２  負荷回路、３  電圧検出回路、４  オン／オフ制御回路、１１  スイッチ素子、３１  ローパスフィルタ、３２・３４  比較器、３３  積分器、３５  インバータ、Ｌｎｈ  高圧側ライン、Ｌｎｌ  低圧側ライン、Ｓｄ  電圧検出信号、Ｃｎｔ１  スイッチ制御信号、Ｃｎｔ２  電源制御信号、
【図１】
2007143254.tif 000003
【図２】
2007143254.tif 000004
【図３】
2007143254.tif 000005
【図４】
2007143254.tif 000006
【図５】
2007143254.tif 000007