(57)【要約】【課題】画像の演算処理を短時間で行なうことができて、出力画像の画質劣化を防止することが可能な画像処理装置を提供する。【解決手段】画像が有する多数の画素情報を格納する第一メモリ部２と、この第一メモリ部２内の画素情報から任意の複数の画素情報を一時的に読み込んで格納するレジスタ部１１と、このレジスタ部１１に格納された複数の画素情報に基づいて所定の演算処理を行なう演算部１２と、この演算部１２による演算処理結果を格納する第二メモリ部３とを備えた画像処理装置１であって、レジスタ部１１は、演算部１２による演算処理に使用する画素情報のうち、すでに格納されている画素情報をこのレジスタ部１１内に保持しておき、新たに必要な画素情報のみを第一メモリ部２から読み込んで格納する。【選択図】図１
2007257452.tif 000002
【特許請求の範囲】
【請求項１】
画像が有する多数の画素情報を格納する第一メモリ部と、この第一メモリ部内の画素情報から任意の複数の画素情報を一時的に読み込んで格納するレジスタ部と、このレジスタ部に格納された複数の画素情報に基づいて所定の演算処理を行なう演算部と、この演算部による演算処理結果を格納する第二メモリ部とを備えた画像処理装置であって、
前記レジスタ部は、前記演算部による演算処理に使用する画素情報のうち、すでに格納されている画素情報をこのレジスタ部内に保持しておき、新たに必要な画素情報のみを前記第一メモリ部から読み込んで格納することを特徴とする画像処理装置。
【請求項２】
前記演算部は、前記画像を構成する水平方向に延びた走査線に沿って順次演算処理を行なうと共に、１走査線ごとに処理方向を変更することを特徴とする請求項１に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスタ部に一時的に格納された任意の複数の画素情報を用いて所定の演算処理を行う画像処理装置に関するものである。
【背景技術】
【０００２】
従来から、多数の画像データを格納するメモリ手段と、メモリ手段に格納された画像データから所定の画像データを読み出す手段と、読み出された所定の画像データを一時的に保持する一時記憶手段と、一時記憶された画素データを加工して出力する画像加工手段とを備えた画像処理装置が知られている（例えば、特許文献１参照）。
【特許文献１】特開平８−１４７４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の画像処理装置では、画像データを読み出す手段が、画像加工手段による加工処理ごとに必要な画像データを全てその都度メモリ手段から読み出して一時記憶手段に一時記憶している。
【０００４】
そのため、メモリ手段から画像データを読み出す時間が非常に大きくなり、リアルタイムにすべての画像データの加工処理を行なうことができないという問題が生じていた。
【０００５】
また、短時間で加工処理を行なうために、加工処理する画像データを間引いたり、フィールド落ちが生じたりすることがあり、出力される画像が画質劣化するというおそれもあった。
【０００６】
そこで、この発明は、画像の演算処理を短時間で行なうことができて、出力画像の画質劣化を防止することが可能な画像処理装置を提供することを課題としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１に記載の発明は、画像が有する多数の画素情報を格納する第一メモリ部と、この第一メモリ部内の画素情報から任意の複数の画素情報を一時的に読み込んで格納するレジスタ部と、このレジスタ部に格納された複数の画素情報に基づいて所定の演算処理を行なう演算部と、この演算部による演算処理結果を格納する第二メモリ部とを備えた画像処理装置であって、前記レジスタ部は、前記演算部による演算処理に使用する画素情報のうち、すでに格納されている画素情報をこのレジスタ部内に保持しておき、新たに必要な画素情報のみを前記第一メモリ部から読み込んで格納することを特徴としている。
【発明の効果】
【０００８】
本発明に係わる画像処理装置によれば、演算処理に使用される画素情報のうち、すでにレジスタ部に格納されている画素情報は改めて第一メモリ部から読み込む必要がなくなる。
【０００９】
そのため、レジスタ部による第一メモリ部のアクセス回数が減少し、短時間で必要な画素情報をレジスタ部に格納することができる。これにより、画像の演算処理を短時間で行なうことができる。
【００１０】
また、画像の演算処理時間が短くなるので、画像が有する全ての画素情報の演算処理を行なっても、画素情報を間引いたり、フィールド落ちが生じたりすることなくリアルタイムで演算処理でき、出力画像の画質劣化を防止することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明を実施するための最良の実施の形態の画像処理装置を説明する。
【００１２】
この発明にかかる画像処理装置１は、図１に示すように、カメラＫから入力される画像データを格納する第一メモリ部２と、この第一メモリ部２内の画像データに所定の演算処理を行なう画像処理部１０と、画像処理部１０から出力された演算処理済の画像データを格納すると共にモニタＭに出力する第二メモリ部３とを備えている。
【００１３】
カメラＫは、例えば自動車等の車両後部に取り付けられたＣＣＤカメラにより構成されるバックモニタカメラである。また、モニタＭは、例えば車両内に配置される液晶モニタ画面である。
【００１４】
このカメラＫによって撮影された画像データ及びモニタＭに表示される画像データは、それぞれ多数の画素情報Ｐ、Ｐ´を有しており、ここでは、各々縦方向に沿って１０画素、横方向に沿って１０画素の合計１００画素から構成されている。
【００１５】
第一メモリ部２はＲＡＭによって構成されており、カメラＫから入力された画像データの多数の画素情報Ｐは、あらかじめ設定された所定のアドレスＰ１・・Ｐ１００にそれぞれ格納される。このアドレスＰ１・・Ｐ１００のメモリマップは、例えば図２（ａ）のようになる。
【００１６】
第二メモリ部３も第一メモリ部２同様ＲＡＭによって構成されており、画像処理部１０から出力された演算処理済の画像データの多数の画素情報Ｐ´は、あらかじめ設定された所定のアドレスＰ´１・・Ｐ´１００にそれぞれ格納される。このアドレスＰ´１・・Ｐ´１００のメモリマップは、例えば図２（ｃ）に示すようになる。
【００１７】
画像処理部１０は、図１に示すように、第一メモリ部２内の画素情報Ｐから任意の複数の画素情報Ｐを一時的に読み込むレジスタ部１１と、このレジスタ部１１に格納された任意の画素情報Ｐに基づいて所定の演算処理を行なう演算部１２とを有している。
【００１８】
レジスタ部１１は、第一メモリ部２から任意の画素情報Ｐを読み出して格納する格納部１３と、この格納部１３へ所定の読出信号を出力する読出制御部１４とを有している。
【００１９】
格納部１３は、図２（ｂ）に示すように、任意の着目画素（図２（ｂ）においてＰ２４）の画素情報Ｐ１及び、この着目画素Ｐ２４の周辺画素（図２（ｂ）において、Ｐ１３，Ｐ１４・・・Ｐ３５）の画素情報Ｐ２を格納する記憶素子である。読出制御部１４からの読出信号によって、格納される画素情報Ｐ１、Ｐ２が設定される。
【００２０】
読出制御部１４は、演算部１２の後述する演算制御部１６からの制御信号に基づいて、任意の着目画素Ｐ２４及びこの着目画素Ｐ２４の周辺画素Ｐ１３，Ｐ１４・・・Ｐ３５の画素情報Ｐ１、Ｐ２を第一メモリ部２から読み出すように格納部１３へ読出信号を出力する。
【００２１】
このとき、この読出制御部１４は、読み出す必要のある画素情報（ここでは、着目画素Ｐ２４及び周辺画素Ｐ１３，Ｐ１４・・・Ｐ３５）のうち、格納部１３にすでに格納されている画素情報は格納部１３に格納したままにしておき、新たに必要な画素情報を第一メモリ部２から読み込んで格納するようにする。
【００２２】
すなわち、今回の演算処理に使用する画素情報のうち、前段の演算処理に使用した画素情報と重複しているものについては、新たに読み出し作業を行わずに格納部１３内に保持して、再利用するようになっている。
【００２３】
演算部１２は、格納部１３に格納された画素情報Ｐ１、Ｐ２に基づいて所定の演算処理を行ない、新たな着目画素の画素情報Ｐ´１として出力するものであり、演算を行なう演算処理部１５と、演算対象の任意の画素情報を指定する演算制御部１６と、演算方向を制御する処理方向制御部１７とを有している。
【００２４】
演算処理部１５は、格納部１３に格納されている画素情報Ｐ１、Ｐ２にあらかじめ設定された重み付け演算処理を行うものである。この演算処理は、例えば以下の式（１）のように行われる。
【００２５】
Ｐ´１＝Ｐ１３×１／１６+Ｐ１４×１／１６+Ｐ１５×１／１６+Ｐ２３×１／１６+Ｐ２５×１／１６+Ｐ３３×１／１６+Ｐ３４×１／１６+Ｐ３５×１／１６+Ｐ２４×８／１６・・・（１）
出力された新たな画素情報Ｐ´１は、新たな着目画素Ｐ´２４として第二メモリ部３へ格納される。
【００２６】
演算制御部１６は、読み出すべき任意の着目画素及び周辺画素を指定する制御信号を読出制御部１４に出力すると共に、演算命令を演算処理部１５に出力する。
【００２７】
また、この演算制御部１６は、カメラＫから入力される画像データを構成する水平方向に延びた走査線に沿って演算処理を順次行なうように、演算処理部１５を制御している。
【００２８】
処理方向制御部１７は、演算処理部１５による処理方向を検知し、１走査線の処理が終了したら処理方向の左右を変更する変更信号を演算制御部１６に出力する。
【００２９】
変更信号が入力された演算制御部１６は、処理方向を例えば水平方向の左側から順次行っていたものを水平方向の右側から順次行うようにする。
【００３０】
次に、この発明の画像処理装置１の作用について説明する。
【００３１】
図３は、画像処理装置１の画像演算処理を示したフローチャートである。
【００３２】
この画像演算処理では、まず、演算部１２の演算制御部１６は、演算処理を行なう任意の着目画素（図２（ｂ）においてＰ２４）の画素情報Ｐ１又は、この着目画素Ｐ２４の周辺画素（図２（ｂ）において、Ｐ１３，Ｐ１４・・・Ｐ３５）の画素情報Ｐ２のうちの一つ（以下、処理対象画素という）を指定する制御信号を出力する（ステップ１）。
【００３３】
この制御信号はレジスタ部１１の格納部１３に入力され、この格納部１３は、指定された処理対象画素と現在格納部１３に格納されている画素情報（以下、格納画素という）とを比較し、格納されているか否かを判断する（ステップ２）。
【００３４】
そして、処理対象画素が格納画素と異なる場合（ステップ２においてＮＯの場合）には、処理対象画素を第一メモリ部２から読み出して格納部１３に格納する（ステップ３）。
【００３５】
一方、処理対象画素と格納画素とが一致した場合（ステップ２においてＹＥＳの場合）には、この重複した格納画素は、処理対象画素として格納部１３に格納したままにしておく（ステップ４）。
【００３６】
なお、このとき、格納画素のうち処理対象画素と重複しないものについては破棄（上書き）される。
【００３７】
そして、格納部１３に処理対象画素が格納されたら、演算制御部１６から演算処理部１５へ演算命令が出力され、演算処理部１５は処理対象画素にあらかじめ設定された重み付け演算処理を行ない（ステップ５）、続いて加算演算処理を行なう（ステップ６）。なお、この加算演算処理の演算結果は図示しないレジスタに一時的に格納され、重み付け処理が行なわれるごとに順次加算されるようになっている。
【００３８】
次に、演算制御部１６は、演算処理すべき処理対象画素の全ての演算処理が終了したか否かを判断する（ステップ７）。
【００３９】
この判断は、例えば、まず着目画素Ｐ２４を指定して演算処理を行なった後に、この着目画素Ｐ２４の周辺画素Ｐ１３，Ｐ１４・・・Ｐ３５を順次指定して演算処理を行ない、全ての周辺画素Ｐ１３，Ｐ１４・・・Ｐ３５についての演算処理が終了したか否かで行なわれる。
【００４０】
そして、全ての処理対象画素について演算処理が終了していない場合（ステップ７においてＮＯの場合）、ステップ１に戻る。
【００４１】
一方、全ての処理対象画素について演算処理が終了した場合（ステップ７においてＹＥＳの場合）、第二メモリ部３へ演算結果を出力し（ステップ８）、出力された演算結果は新たな着目画素の画素情報Ｐ´として格納される。
【００４２】
続いて、演算制御部１６は、第一メモリ部２に格納された画像データを構成する水平方向に延びた走査線に沿って着目する着目画素を順次移動させていくが、１走査線全ての演算処理が終了したか否かを判断する（ステップ９）。
【００４３】
すなわち、例えば着目画素をＰ２１からＰ３０に向かって順次右方向へ移動させ、Ｐ３０まで演算処理が終了したら、１走査線全ての演算処理が終了したこととなる。
【００４４】
そして、１走査線上の全ての画素について演算処理が終了していない場合（ステップ９においてＮＯの場合）、ステップ１に戻る。
【００４５】
一方、一走査線上の全ての画素についての演算処理が終了した場合（ステップ９においてＹＥＳの場合）、演算制御部１６から処理方向制御部１７へ終了信号が出力され、この処理方向制御部１７は処理方向の左右を変更する変更信号を演算制御部１６に出力する。
【００４６】
これにより、演算制御部１６は、後段の走査線については、前段の処理方向と反対方向から順次処理を行う（ステップ１０）。つまり、Ｐ３１からＰ４０までの画素からなる走査線では、Ｐ４０からＰ３１に向かって着目画素を左方向へ順次移動させていく。
【００４７】
そして、演算制御部１６は、第一メモリ部２に格納された画素情報Ｐの全てについて演算処理が終了したか否かを判断する（ステップ１１）。
【００４８】
第一メモリ部２の画素情報Ｐの全てについて演算処理が終了していない場合（ステップ１１においてＮＯの場合）、ステップ１に戻る。
【００４９】
一方、第一メモリ部２の画素情報Ｐの全てについて演算処理が終了した場合（ステップ１１においてＹＥＳの場合）、第二メモリ部３に格納された画素情報Ｐ´をモニタＭへ出力し、処理を終了する。
【００５０】
このように、この発明の画像処理装置１では、格納部１３にすでに格納されている格納画素と、演算に使用する処理対象画素とを比較し、重複しているものは第一メモリ部２から読み出さずに再利用するようになっている。
【００５１】
これにより、第一メモリ部２へのアクセス回数が減少し、アクセス時間の短縮を図ることができて、演算処理を短時間で行なうことができる。
【００５２】
そして、短時間で演算処理を行なうことができるので、画像データを間引いたり、フィールド落ちが生じたりすることなくリアルタイムで画像の演算処理を行なうことができ、出力画像の画質劣化を防止することが可能となる。
【００５３】
さらに、この発明の画像処理装置１では、演算部１２による演算処理が画素データを構成する水平方向に延びた走査線に沿って順次行われると共に、１走査線ごとに処理方向が変更される。
【００５４】
そのため、画素データ上において隣接する画素情報を順次演算処理することができ、格納部１３に格納された画素情報の再利用率を向上することができる。これにより、演算処理時間の更なる短縮を図ることが可能となる。
【００５５】
また、上述の実施の形態では、レジスタ部１１の格納部１３に格納される画素情報全てが処理対象画素となっているが、この格納部１３が処理対象画素よりも多くの画素を格納できる大きさであってもよい。
【００５６】
特に、第一メモリ部２に格納された多数の画素情報Ｐをそれぞれ１回だけ読み込めば全て格納することができる大きさの格納部１３であれば、さらなる演算処理時間の短縮化を図ることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る画像処理装置の概略構成を示したブロック図である。
【図２】（ａ）は第一メモリ部のアドレスマップの一例を示した説明図であり、（ｂ）は格納部のアドレスマップの一例を示した説明図であり、（ｃ）は第二メモリ部のアドレスマップの一例を示した説明図である。
【図３】本発明に係る画像処理装置における画像演算処理を示したフローチャートである。
【符号の説明】
【００５８】
１              画像処理装置
２              第一メモリ部
３              第二メモリ部
１１            レジスタ部
１２            演算部
【図１】
2007257452.tif 000003
【図２】
2007257452.tif 000004
【図３】
2007257452.tif 000005