(57)【要約】【課題】一つの昇圧電圧発生回路より通常使用時の電圧と、バーンインテスト時に必要な電圧をそれぞれ発生させることができる半導体記憶装置を提供する。【解決手段】昇圧電圧発生回路２で発生する電圧を調整するための信号を生成するプログラム回路としてプログラム回路３ａ、３ｂを備えさせ、通常使用時の電圧に調整するための設定をプログラム回路３ａにプログラミングし、バーンインテスト時に必要な電圧に調整するための設定をプログラム回路３ｂにプログラミングする。バーンインテスト時には、プログラム回路３ｂの出力信号をセレクタ回路４で選択して、昇圧電圧発生回路２に入力させ、バーンインテスト時に必要な電圧を昇圧電圧発生回路２に発生させる。同様に、通常使用時には、プログラム回路３ａの出力信号をセレクタ回路４で選択する。【選択図】図１
2007200496.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルが配列された半導体記憶装置であって、
前記メモリセルで使用する電圧信号を発生する内部電圧発生回路と、
前記内部電圧発生回路で発生する電圧信号の電圧値を調整するための信号を出力するプログラム回路を複数個と、
選択信号に従い、前記各プログラム回路から出力される信号を選択するセレクト回路と、
を備え、前記内部電圧発生回路は、前記セレクト回路により選択された信号に応じた電圧値の電圧信号を発生することを特徴とする半導体記憶装置。
【請求項２】
前記内部電圧発生回路は、昇圧電圧発生回路であることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記プログラム回路は、不揮発性記憶素子で構成されていることを特徴とする請求項１もしくは２のいずれかに記載の半導体記憶装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体記憶装置であって、複数個の前記プログラム回路は、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値に調整するための設定がプログラムされたプログラム回路と、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされたプログラム回路からなることを特徴とする半導体記憶装置。
【請求項５】
請求項１ないし３のいずれかに記載の半導体記憶装置であって、前記内部電圧発生回路で発生する電圧信号の電圧値を外部から入力された制御信号に応じた電圧値に調整するための内部電圧設定信号を出力する内部電圧設定回路をさらに具備し、前記セレクト回路は、選択信号に従い前記内部電圧設定回路から出力される信号を選択する機能をさらに有することを特徴とする半導体記憶装置。
【請求項６】
請求項５記載の半導体記憶装置であって、前記内部電圧設定回路は、前記内部電圧設定信号をセットするためのレジスタ回路を備え、前記レジスタ回路は、前記制御信号をシリアル入力可能な構成であることを特徴とする半導体記憶装置。
【請求項７】
請求項４記載の半導体記憶装置であって、選択信号を外部から入力するための外部端子を具備することを特徴とする半導体記憶装置。
【請求項８】
請求項４記載の半導体記憶装置であって、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路をさらに備えることを特徴とする半導体記憶装置。
【請求項９】
請求項５もしくは６のいずれかに記載の半導体記憶装置であって、選択信号を外部から入力するための外部端子を具備することを特徴とする半導体記憶装置。
【請求項１０】
請求項５もしくは６のいずれかに記載の半導体記憶装置であって、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路をさらに備えることを特徴とする半導体記憶装置。
【請求項１１】
請求項７記載の半導体記憶装置をテストする方法であって、前記外部端子より、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされている任意の前記プログラム回路からの信号を前記セレクト回路に選択させる選択信号を入力して、通常使用電圧値とは異なる所望の電圧値の電圧信号を用いてテストを実施することを特徴とする半導体記憶装置のテスト方法。
【請求項１２】
請求項８記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされている任意の前記プログラム回路からの信号を前記セレクト回路に選択させるためのテストモード信号を前記テストモード回路へ入力して、通常使用電圧値とは異なる所望の電圧値の電圧信号を用いてテストを実施することを特徴とする半導体記憶装置のテスト方法。
【請求項１３】
請求項９記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を所望の電圧値に調整するための制御信号を前記内部電圧設定回路へ入力するとともに、前記外部端子より、前記内部電圧設定回路からの信号を前記セレクト回路に選択させる選択信号を入力して、所望の電圧値の電圧信号を用いてテストを実施することを特徴とする半導体記憶装置のテスト方法。
【請求項１４】
請求項１０記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を所望の電圧値に調整するための制御信号を前記内部電圧設定回路へ入力するとともに、前記内部電圧設定回路からの信号を前記セレクト回路に選択させるためのテストモード信号を前記テストモード回路へ入力して、所望の電圧値の電圧信号を用いてテストを実施することを特徴とする半導体記憶装置のテスト方法。
【請求項１５】
請求項１１ないし１４のいずれかに記載の半導体記憶装置のテスト方法であって、実施するテストは、バーンインテストであることを特徴とする半導体記憶装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置、及びそのテスト方法に関するものである。
【背景技術】
【０００２】
半導体記憶装置としてダイナミック型記憶装置（ＤＲＡＭ）を搭載したシステムＬＳＩ（ＤＲＡＭ混載システムＬＳＩ）では、ＤＲＡＭ用電源（ＶＤＤ）と昇圧電源（ＶＰＰ）が必要である。一方、近年、システムＬＳＩは益々複雑化が進展しており、それに伴って多くの電源が必要となってきた。そこで、ＤＲＡＭ混載システムＬＳＩでは、昇圧電源（ＶＰＰ）などのＤＲＡＭ内部でのみ使用する電源をＤＲＡＭ内部に備えることで、外部からの印加電圧数を抑えている（例えば、特許文献１参照。）。
【０００３】
しかしながら、従来のＤＲＡＭなどの半導体記憶装置が電源として内部に備える内部電圧発生回路は、通常使用時の電圧のみを発生できるように設計されていた。そのため、半導体記憶装置の品質を確保するために実施するバーンインテストなどのテスト時に、通常使用時の電圧とは異なる電圧をメモリセルに印加する必要があるときには、バーンイン装置などのテスト装置の電源回路から、外部パッドを通じて通常使用時の電圧とは異なる電圧をメモリセルに印加する必要があった。このような、多種類の電圧を生成できる高機能テスト装置は高価であり、テストコストが高くなるという問題があった。
【特許文献１】特開２０００−４０３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記問題点に鑑み、半導体記憶装置が備える内部電圧発生回路の発生電圧を可変する機能を有することにより、一つの内部電圧発生回路より通常使用時の電圧と、通常使用時とは異なる電圧をそれぞれ発生させることができる半導体記憶装置、及びそのテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の請求項１記載の半導体記憶装置は、メモリセルが配列された半導体記憶装置であって、前記メモリセルで使用する電圧信号を発生する内部電圧発生回路と、前記内部電圧発生回路で発生する電圧信号の電圧値を調整するための信号を出力するプログラム回路を複数個と、選択信号に従い、前記各プログラム回路から出力される信号を選択するセレクト回路と、を備え、前記内部電圧発生回路は、前記セレクト回路により選択された信号に応じた電圧値の電圧信号を発生することを特徴とする。
【０００６】
また、本発明の請求項２記載の半導体記憶装置は、請求項１記載の半導体記憶装置であって、前記内部電圧発生回路は、昇圧電圧発生回路であることを特徴とする。
【０００７】
また、本発明の請求項３記載の半導体記憶装置は、請求項１もしくは２のいずれかに記載の半導体記憶装置であって、前記プログラム回路は、不揮発性記憶素子で構成されていることを特徴とする。
【０００８】
また、本発明の請求項４記載の半導体記憶装置は、請求項１ないし３のいずれかに記載の半導体記憶装置であって、複数個の前記プログラム回路は、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値に調整するための設定がプログラムされたプログラム回路と、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされたプログラム回路からなることを特徴とする。
【０００９】
また、本発明の請求項５記載の半導体記憶装置は、請求項１ないし３のいずれかに記載の半導体記憶装置であって、前記内部電圧発生回路で発生する電圧信号の電圧値を外部から入力された制御信号に応じた電圧値に調整するための内部電圧設定信号を出力する内部電圧設定回路をさらに具備し、前記セレクト回路は、選択信号に従い前記内部電圧設定回路から出力される信号を選択する機能をさらに有することを特徴とする。
【００１０】
また、本発明の請求項６記載の半導体記憶装置は、請求項５記載の半導体記憶装置であって、前記内部電圧設定回路は、前記内部電圧設定信号をセットするためのレジスタ回路を備え、前記レジスタ回路は、前記制御信号をシリアル入力可能な構成であることを特徴とする。
【００１１】
また、本発明の請求項７記載の半導体記憶装置は、請求項４記載の半導体記憶装置であって、選択信号を外部から入力するための外部端子を具備することを特徴とする。
【００１２】
また、本発明の請求項８記載の半導体記憶装置は、請求項４記載の半導体記憶装置であって、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路をさらに備えることを特徴とする。
【００１３】
また、本発明の請求項９記載の半導体記憶装置は、請求項５もしくは６のいずれかに記載の半導体記憶装置であって、選択信号を外部から入力するための外部端子を具備することを特徴とする。
【００１４】
また、本発明の請求項１０記載の半導体記憶装置は、請求項５もしくは６のいずれかに記載の半導体記憶装置であって、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路をさらに備えることを特徴とする。
【００１５】
また、本発明の請求項１１記載の半導体記憶装置のテスト方法は、請求項７記載の半導体記憶装置をテストする方法であって、前記外部端子より、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされている任意の前記プログラム回路からの信号を前記セレクト回路に選択させる選択信号を入力して、通常使用電圧値とは異なる所望の電圧値の電圧信号を用いてテストを実施することを特徴とする。
【００１６】
また、本発明の請求項１２記載の半導体記憶装置のテスト方法は、請求項８記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を通常使用電圧値とは異なる所望の電圧値に調整するための設定がプログラムされている任意の前記プログラム回路からの信号を前記セレクト回路に選択させるためのテストモード信号を前記テストモード回路へ入力して、通常使用電圧値とは異なる所望の電圧値の電圧信号を用いてテストを実施することを特徴とする。
【００１７】
また、本発明の請求項１３記載の半導体記憶装置のテスト方法は、請求項９記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を所望の電圧値に調整するための制御信号を前記内部電圧設定回路へ入力するとともに、前記外部端子より、前記内部電圧設定回路からの信号を前記セレクト回路に選択させる選択信号を入力して、所望の電圧値の電圧信号を用いてテストを実施することを特徴とする。
【００１８】
また、本発明の請求項１４記載の半導体記憶装置のテスト方法は、請求項１０記載の半導体記憶装置をテストする方法であって、前記内部電圧発生回路で発生する電圧信号の電圧値を所望の電圧値に調整するための制御信号を前記内部電圧設定回路へ入力するとともに、前記内部電圧設定回路からの信号を前記セレクト回路に選択させるためのテストモード信号を前記テストモード回路へ入力して、所望の電圧値の電圧信号を用いてテストを実施することを特徴とする。
【００１９】
また、本発明の請求項１５記載の半導体記憶装置のテスト方法は、請求項１１ないし１４のいずれかに記載の半導体記憶装置のテスト方法であって、実施するテストは、バーンインテストであることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、一つの内部電圧発生回路で異なる電圧をメモリセルに印加することができる。その結果、バーンイン装置などのテスト装置の電源装備を最小限に抑えることができ、既存設備でテストを実施することが可能となる。このように、電圧発生装置を複数装備した高価な高機能テスト装置を新たに導入する必要がなくなるので、テストコストを抑えることができる。
【発明を実施するための最良の形態】
【００２１】
（実施の形態１）
以下、本発明の実施の形態１における半導体記憶装置とそのテスト方法について、図面を参照しながら説明する。図１は、本発明の実施の形態１におけるＤＲＡＭ（半導体記憶装置）が備える昇圧電圧発生回路（内部電圧発生回路）の発生電圧を可変する機能の概略ブロック図である。
【００２２】
図１において、１は昇圧電源可変制御回路である。昇圧電源可変制御回路１は、マトリクス状に配列されたメモリセル（図示せず）で使用する電圧信号を発生する。具体的には、通常使用時には、通常使用電圧値ＶＰＰの電圧信号を発生し、バーンインテストなどのテスト時には、通常使用電圧値とは異なる所望の電圧値の電圧信号を発生する。
【００２３】
２は昇圧電圧発生回路（内部電圧発生回路）である。昇圧電圧発生回路２は、通常使用電圧値ＶＰＰで一定に保たれた電圧信号を発生するための一般的に知られているＶＰＰ電圧生成回路である。本実施の形態１では、この一般的に知られている昇圧電圧発生回路２から通常使用電圧値ＶＰＰとは異なる所望の電圧値で一定に保たれた電圧信号を発生させる。
【００２４】
昇圧電圧発生回路２において、ＶＰＳＳＩは、昇圧電圧発生回路２で発生する電圧信号の電圧値を調整するための信号を入力するための入力端子であり、ＶＰＰＯは、昇圧電圧発生回路２で発生した電圧信号を出力するための出力端子である。
【００２５】
３ａは第１のプログラム回路である。第１のプログラム回路３ａは不揮発性記憶素子で構成されており、昇圧電圧発生回路２で発生する電圧信号の電圧値を通常使用電圧値ＶＰＰに調整するための信号を出力する設定がプログラムされる。第１のプログラム回路３ａにおいて、ＶＰＳＡはプログラム回路３ａの出力端子である。
【００２６】
３ｂは第２のプログラム回路である。第２のプログラム回路３ｂは不揮発性記憶素子で構成されており、昇圧電圧発生回路２で発生する電圧信号の電圧値を通常使用電圧値ＶＰＰとは異なる所望の電圧値に調整するための信号を出力する設定がプログラムされる。第２のプログラム回路３ｂにおいて、ＶＰＳＢはプログラム回路３ｂの出力端子である。本実施の形態１では、バーンインテスト時に必要な電圧値に調整する。
【００２７】
４はセレクト回路である。セレクト回路４は一般的に知られたセレクト回路であり、選択信号に従い、第１のプログラム回路３ａの出力端子ＶＰＳＡと第２のプログラム回路３ｂの出力端子ＶＰＳＢからそれぞれ出力された信号のいずれかを選択する。セレクト回路４において、ＶＰＮＳＩは第１のプログラム回路３ａの出力端子ＶＰＳＡから出力された信号を入力するための入力端子であり、ＶＰＢＳＩは第２のプログラム回路３ｂの出力端子ＶＰＳＢから出力された信号を入力するための入力端子である。ＶＰＳＥＩは、セレクト回路４に、入力端子ＶＰＮＳＩ、ＶＰＢＳＩから入力された信号のいずれかを選択させるための選択信号を入力するための入力端子である。ＶＰＳＳは、セレクト回路４が入力端子ＶＰＳＥＩより入力された選択信号に従い選択した信号を出力するための出力端子である。
【００２８】
５は外部パッド（外部端子）である。外部パッド５は、セレクト回路４の入力端子ＶＰＳＥＩへ入力する選択信号ＶＰＳＥＬを外部より直接入力する。
【００２９】
続いて、本実施の形態１におけるＤＲＡＭ（半導体記憶装置）のテスト方法について説明する。まず、昇圧電圧発生回路２で発生する電圧信号の電圧値をプローブ検査等で測定し、当該ＤＲＡＭが通常使用時に必要とする電圧値ＶＰＰとの差分を検知する。例えば、通常使用時に必要な電圧値ＶＰＰが３．０Ｖであり、検査で測定した電圧値が３．２Vである場合、その差分は０．２Ｖとなる。次に、この差分を補正するための設定（通常使用時にメモリセルに印加すべき本来の電圧値ＶＰＰの電圧信号を昇圧電圧発生回路２で発生させるための設定）をプログラム回路３ａにプログラムする。
【００３０】
同様に、プログラム回路３ｂに、通常使用時に必要な電圧値ＶＰＰとは異なる電圧値（ここでは、バーンインテスト時にメモリセルに印加する必要がある電圧値）の電圧信号を昇圧電圧発生回路２で発生させるための設定をプログラムする。例えば、バーンインテスト時に４．０Ｖをメモリセルに印加する必要があり、プローブ検査等で測定した電圧値が３．２Ｖである場合、その差分０．８Ｖを補正するための設定をプログラム回路３ｂにプログラムする。
【００３１】
ここで、プログラム回路３ａ、３ｂとして、例えば一般的な半導体材料で形成されたＦｕｓｅ素子で構成された、一般的によく用いられているプログラム回路を採用する場合には、一般的に知られている方法でＦｕｓｅ素子を切断することで、プログラムすることができる。
【００３２】
このようにプログラム回路３ａ、３ｂをプログラムすることで、以降は、外部パット５から直接入力した選択信号ＶＰＳＥＬによりセレクト回路４を制御して、プログラム回路３ａ、３ｂのいずれかの出力信号を選択させ、昇圧電圧発生回路２へ入力することで、所望の電圧値の電圧信号を得ることができるようになる。よって、バーンインテスト時には、プログラム回路３ｂの出力を選択させることで、バーンインテストを実施することができる。
【００３３】
以上のように、本実施の形態１によれば、内部で発生させる電圧を通常使用電圧と通常使用電圧とは異なる電圧に簡単に切り替えることができ、バーンインテスト時などの通常使用電圧とは異なる電圧をメモリセルに印加してテストを行う場合に、外部から電圧を供給する必要がなくなる。
【００３４】
なお、通常使用時は、プログラム回路３ａの出力を選択させる選択信号に固定すればよい。また、本実施の形態１ではバーンインテストを例に説明したが、無論、他のテストに対しても同様に実施できる。また、プログラム回路を２個備える場合について説明したが、多くの異なる電圧が必要な場合には、プログラム回路を増やせばよい。プログラム回路が増えた場合、セレクト回路を制御する選択信号用の信号線の本数が増え、そのため選択信号を外部から入力するための外部パットの数も増える。
【００３５】
（実施の形態２）
以下、本発明の実施の形態２における半導体記憶装置とそのテスト方法について、図面を参照しながら説明する。図２は、本発明の実施の形態２におけるＤＲＡＭ（半導体記憶装置）が備える昇圧電圧発生回路（内部電圧発生回路）の発生電圧を可変する機能の概略ブロック図である。但し、前述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００３６】
前述した実施の形態１では、外部パッドから選択信号であるＶＰＳＥＩ信号を直接入力したが、本実施の形態２では、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路６を備えることにより、セレクト回路４を制御する。また、図２において、ＴＤＴはテストモード信号、ＴＣＫはクロック信号である。また、ＴＲＥＳＥＴはテストモード回路６のリセット信号である。
【００３７】
図３に、テストモード回路の一具体例の回路図を示す。図３において、１０〜１４は一般的に知られたフリップフロップ回路である。フリップフロップ回路１０〜１４は、テストモード信号ＴＤＴをクロック信号ＴＣＫを用いてシリアルに入力し、クロック信号ＴＣＫのレベルがロウレベルの時に、設定されたデータを保持する。
【００３８】
１５〜１９はＡＮＤ回路であり、フリップフロップ回路１０〜１４にシフト入力されたテストモード信号ＴＤＴ（フリップフロップ回路１０〜１４の出力信号）とリセット信号ＴＲＥＳＥＴとの論理積をとる。ＴＤＴ１０〜ＴＤＴ１４は、フリップフロップ回路１０〜１４の出力信号であり、ＴＳＥＬ［４］〜ＴＳＥＬ［０］は、ＡＮＤ回路１５〜１９の出力信号である。この出力信号ＴＳＥＬ［４］〜ＴＳＥＬ［０］がセレクト回路４の入力端子ＶＰＳＥＩにつながることで、セレクト回路４の選択信号となる。
【００３９】
図４に、このテストモード回路のタイミングチャートを示す。図４において、ＴＤ０〜ＴＤ４は、セレクト回路４にプログラム回路３ａもしくはプログラム回路３ｂのいずれかの出力を選択させるための信号であり、クロック信号ＴＣＫに同期してシリアルに外部から入力される。クロック信号ＴＣＫは、ＴＤ０〜ＴＤ４をシフト動作させる。また、ＴＤＴ１０〜１４はフリップフロップ回路１０〜１４の出力信号であり、ＴＳＥＬ［０］〜ＴＳＥＬ［４］はセレクト回路４に入力される選択信号である。また、ＴＲＥＳＥＴはリセット信号である。
【００４０】
続いて、本実施の形態２におけるＤＲＡＭ（半導体記憶装置）のテスト方法について説明する。まず、実施の形態１と同様に、昇圧電圧発生回路２で発生する電圧信号の電圧値をプローブ検査等で測定し、当該ＤＲＡＭが通常使用時に必要とする電圧値ＶＰＰとの差分を検知して、この差分を補正するための設定をプログラム回路３ａにプログラムする。また、同様に、通常使用時に必要な電圧値ＶＰＰとは異なる電圧値（ここでは、バーンインテスト時にメモリセルに印加する必要がある電圧値）の電圧信号を昇圧電圧発生回路２で発生させるための設定をプログラム回路３ｂにプログラムする。
【００４１】
以降は、テストモード回路６に、外部よりプログラム回路３ａもしくはプログラム回路３ｂの出力を選択させるためのテストモード信号ＴＤＴ（ＴＤ０〜ＴＤ４）をクロック信号ＴＣＫに同期させて入力して、フリップフロップ回路１０〜１４にＴＤ０〜ＴＤ４をセットすることでセレクト回路４を制御して、プログラム回路３ａ、３ｂのいずれかの出力信号を選択させ、昇圧電圧発生回路２へ入力して、所望の電圧値の電圧信号を得ることができる。
【００４２】
具体的には、バーンインテスト時には、テストモード回路６に、外部よりプログラム回路３ｂの出力を選択させるためのテストモード信号ＴＤＴ（ＴＤ０〜ＴＤ４）をクロック信号ＴＣＫに同期させて入力して、フリップフロップ回路１０〜１４にＴＤ０〜ＴＤ４をセットする。このフリップフロップ回路１０〜１４がセットされた段階で、クロック信号ＴＣＫのレベルをロウレベルに固定するとともに、リセット信号ＴＲＥＳＥＴのレベルをハイレベルに固定する。
【００４３】
このフリップフロップ回路１０〜１４に設定された信号（ＴＤ０〜ＴＤ４）とリセット信号ＴＲＥＳＥＴの論理積をとった結果（出力信号ＴＳＥＬ［４］〜ＴＳＥＬ［０］）を、セレクタ回路４の選択信号（ＶＰＳＥＩ）として出力させる。このように、バーンインテスト時には、テストモード回路６の出力信号を、セレクト回路４に第２のプログラム回路３ｂの出力を選択させる信号に固定する。これにより、バーンインテストを実施することができる。
【００４４】
ここで、図４に示すように、クロック信号ＴＣＫを用いてテストモード信号ＴＤＴをフリップフロップ回路１０〜１４に設定する期間は、リセット信号ＴＲＥＳＥＴのレベルをロウレベルに固定する。これは、テストモード設定中（フリップフロップ回路１０〜１４がテストモード信号ＴＤＴをクロック信号ＴＣＫに同期してシフトしている時）はデータが定まらず、ＡＮＤ回路１５〜１９の出力信号ＴＳＥＬ［４］〜ＴＳＥＬ［０］により回路が誤動作するおそれがあるためである。
【００４５】
テスト終了後の出荷時には、テストモード回路６に、外部よりプログラム回路３ａの出力を選択させるためのテストモード信号ＴＤＴ（ＴＤ０〜ＴＤ４）をクロック信号ＴＣＫに同期させて入力して、フリップフロップ回路１０〜１４にＴＤ０〜ＴＤ４をセットする。このフリップフロップ回路１０〜１４がセットされた段階で、クロック信号ＴＣＫのレベルをロウレベルに固定するとともに、リセット信号ＴＲＥＳＥＴのレベルをハイレベルに固定する。
【００４６】
このフリップフロップ回路１０〜１４に設定された信号（ＴＤ０〜ＴＤ４）とリセット信号ＴＲＥＳＥＴの論理積をとった結果（出力信号ＴＳＥＬ［４］〜ＴＳＥＬ［０］）を、セレクタ回路４の選択信号（ＶＰＳＥＩ）として出力させる。このように、テスト終了後の出荷時には、テストモード回路６の出力信号を、セレクト回路４に第１のプログラム回路３ａの出力を選択させる信号に固定する。
【００４７】
なお、本実施の形態２では、バーンインテストを例に説明したが、無論、他のテストに対しても同様に実施できる。また、プログラム回路を２個備える場合について説明したが、多くの異なる電圧が必要な場合には、プログラム回路を増やせばよい。また、テストモード回路のフリップフロップ回路を５段にしているが、プログラム回路が複数ある場合など、必要に応じてフリップフロップ回路の数を増減することができる。例えば、図２に示すようにプログラム回路が２つの場合、セレクト回路は信号線１本で制御可能なため、フリップフロップ回路は１つで問題ない。また、プログラム回路が３２個までであれば、図３に示すように５段でよいし、６４個までであれば６段にすればよい。
【００４８】
以上のように、本実施の形態２によれば、内部で発生させる電圧を通常使用電圧と通常使用電圧とは異なる電圧に簡単に切り替えることができ、バーンインテスト時などの通常使用電圧とは異なる電圧をメモリセルに印加してテストを行う場合に、外部から電圧を供給する必要がなくなる。
【００４９】
さらに、前述した実施の形態１のように外部から選択信号を直接入力する場合、プログラム回路が多くなると、選択信号用の信号線の本数もプログラム回路の増加に伴い増やしていく必要があるが、本実施の形態２によれば、プログラム回路が増加したとしても、テストモード回路の制御用の外部端子数は一定である。よって、近年、テスト装置の端子制限やチップ面積増加の観点から端子数の削減が要請されているが、この点においても有効である。
【００５０】
以上のことから、多電源、多ピンのバーンイン装置、テスターなどの高機能テスト装置を新たに導入する必要がなくなり、既存設備での生産が可能となるため、低コストな半導体記憶装置を提供できる。
【００５１】
（実施の形態３）
以下、本発明の実施の形態３における半導体記憶装置とそのテスト方法について、図面を参照しながら説明する。図５は、本発明の実施の形態３におけるＤＲＡＭ（半導体記憶装置）が備える昇圧電圧発生回路（内部電圧発生回路）の発生電圧を可変する機能の概略ブロック図である。但し、前述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００５２】
本実施の形態３では、昇圧電圧発生回路２で発生する電圧信号の電圧値を外部から入力された制御信号に応じた電圧値に調整するための内部電圧設定信号を発生する内部電圧設定回路７をさらに具備し、セレクト回路４が、選択信号に従い内部電圧設定回路７からの信号を選択する機能をさらに有する点に特徴がある。
【００５３】
図５において、ＴＶＰＰＤＴは外部から内部電圧設定回路７へシリアルに入力される制御信号であり、この制御信号ＴＶＰＰＤＴにより昇圧電圧発生回路２で発生する電圧信号の電圧値を所望の値に決定することができる。また、ＴＶＰＣＬＫはクロック信号、ＶＰＳＣは内部電圧設定回路７の出力端子であり、内部電圧設定回路７は、制御信号ＴＶＰＰＤＴをクロック信号ＴＶＰＣＬＫによりパラレル変換して生成した内部電圧設定信号を出力端子ＶＰＳＣより出力する。
【００５４】
セレクト回路４において、ＶＰＳＳＩは内部電圧設定回路７の出力端子ＶＰＳＣから出力された内部電圧設定信号を入力するための入力端子であり、セレクト回路４は、入力端子ＶＰＳＥＩより入力された選択信号に従い、入力端子ＶＰＮＳＩ、ＶＰＢＳＩ、ＶＰＳＳＩから入力された信号のいずれかを選択して出力端子ＶＰＳＳから出力する。
【００５５】
図６に、内部電圧設定回路の一具体例の回路図を示す。図６において、２０〜２５は一般的に知られたフリップフロップ回路である。フリップフロップ回路２０〜２５は、制御信号ＴＶＰＰＤＴをクロック信号ＴＶＰＣＬＫを用いてシリアルに入力し、クロック信号ＴＶＰＣＬＫのレベルがロウレベルの時に、設定されたデータを保持する。
【００５６】
２６〜３１はＡＮＤ回路であり、フリップフロップ回路２０〜２５にシフト入力された制御信号ＴＶＰＰＤＴ（フリップフロップ回路２０〜２５の出力信号）とリセット信号ＴＶＰＲＳＴとの論理積をとる。ＴＶＰＮＳ［５］〜ＴＶＰＮＳ［０］は、ＡＮＤ回路２６〜３１の出力信号である。このＴＶＰＮＳ［５］〜ＴＶＰＮＳ［０］は、リセット信号ＴＶＰＲＳＴのレベルがハイレベルのときに、昇圧電圧発生回路２で発生する電圧信号の電圧値を所望の電圧値にする内部電圧設定信号となる。
【００５７】
このように、内部電圧設定回路７は、内部電圧設定信号をセットするためのレジスタ回路として、制御信号ＴＶＰＰＤＴをシリアル入力可能な構成のフリップフロップ回路２０〜２５を備えてなるようにしてもよい。
【００５８】
図７に、この内部電圧設定回路のタイミングチャートを示す。図７において、ＶＤ０〜ＶＤ５は、昇圧電圧発生回路２で発生する電圧信号の電圧値を決定するための信号であり、クロック信号ＴＶＰＣＬＫに同期してシリアルに外部から入力される。クロック信号ＴＶＰＣＬＫは、ＶＤ０〜ＶＤ５をシフト動作させる。また、ＴＶＰＮＳ［０］〜ＴＶＰＮＳ［５］は、セレクト回路４を介して昇圧電圧発生回路２に入力する内部電圧設定信号である。また、ＴＶＰＲＳＴはリセット信号である。
【００５９】
続いて、本実施の形態３におけるＤＲＡＭ（半導体記憶装置）のテスト方法について説明する。まず、実施の形態１と同様に、昇圧電圧発生回路２で発生する電圧信号の電圧値をプローブ検査等で測定し、当該ＤＲＡＭが通常使用時に必要とする電圧値ＶＰＰとの差分を検知して、この差分を補正するための設定をプログラム回路３ａにプログラムする。また、同様に、通常使用時に必要な電圧値ＶＰＰとは異なる電圧値（ここでは、バーンインテスト時にメモリセルに印加する必要がある電圧値）の電圧信号を昇圧電圧発生回路２で発生させるための設定をプログラム回路３ｂにプログラムする。
【００６０】
さらに、内部電圧設定回路７に、外部より制御信号ＴＶＰＰＤＴ（ＶＤ０〜ＶＤ５）をクロック信号ＴＶＰＣＬＫに同期させて入力して、フリップフロップ回路２０〜２５にＶＤ０〜ＶＤ５をセットする。このＶＤ０〜ＶＤ５がセットされた段階で、クロック信号ＴＶＰＣＬＫのレベルをロウレベルに固定するとともに、リセット信号ＴＶＰＲＳＴのレベルをハイレベルに固定して、フリップフロップ回路２０〜２５にセットされたＶＤ０〜ＶＤ５をセレクト回路４の入力端子ＶＰＳＳＩに入力させる。
【００６１】
以降は、外部パット５から直接入力した選択信号ＶＰＳＥＬによりセレクト回路４を制御して、プログラム回路３ａ、３ｂ、内部電圧設定回路７のいずれかの出力信号を選択させ、昇圧電圧発生回路２へ入力することで、所望の電圧値の電圧信号を得ることができるようになる。
【００６２】
なお、本実施の形態３では、内部電圧設定回路のフリップフロップ回路の段数を６段としたが、無論、昇圧電圧発生回路２で発生させる電圧の数に応じてフリップフロップ回路の段数を変更することができる。
【００６３】
以上のように、本実施の形態３によれば、内部で発生させる電圧を通常使用電圧と通常使用電圧とは異なる電圧に簡単に切り替えることができ、バーンインテスト時などの通常使用電圧とは異なる電圧をメモリセルに印加してテストを行う場合に、外部から電圧を供給する必要がなくなる。さらに、内部電圧設定回路を備えることで、プログラム回路に任意の設定を行った後でも、外部から昇圧電圧発生回路で発生する電圧信号の電圧値を調整できる。
【００６４】
したがって、電源発生装置を複数装備したバーンイン装置やテスターなどの高機能テスト装置を新たに導入する必要がなく、既存設備での生産が可能となるとともに、内部電源調整後でも、所望の電圧での評価が可能となることから、低コスト、高品質な半導体記憶装置を提供できる。
【００６５】
（実施の形態４）
以下、本発明の実施の形態４における半導体記憶装置とそのテスト方法について、図面を参照しながら説明する。図７は、本発明の実施の形態４におけるＤＲＡＭ（半導体記憶装置）が備える昇圧電圧発生回路（内部電圧発生回路）の発生電圧を可変する機能の概略ブロック図である。但し、前述の実施の形態１〜３で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００６６】
前述した実施の形態３では、外部パッドから選択信号であるＶＰＳＥＩ信号を直接入力したが、本実施の形態４では、実施の形態２と同様に、外部より入力されるテストモード信号をデコードして選択信号を発生するテストモード回路６を備えることにより、セレクト回路４を制御する。
【００６７】
具体的には、通常使用時は、テストモード信号ＴＤＴ、クロック信号ＴＣＫ、リセット信号ＴＲＥＳＥＴの各信号を制御し、テストモード回路６の出力信号を、プログラム回路３ａの出力を選択させる信号に固定する。同様に、バーンインテストなどのテスト時には、プログラム回路３ｂの出力を選択するように各信号を制御することで、所望の電圧でのテストが可能となる。さらに、内部電圧設定回路７の出力を選択すれば、プログラム回路のＦｕｓｅ素子を切断し、発生電圧値を固定した後でも、外部より制御信号を入力して所望の電圧を昇圧電圧発生回路から発生させることが可能であるので、製品完成後の評価及び解析などの精度を向上することができる。
【００６８】
以上のように、本実施の形態４によれば、内部で発生させる電圧を通常使用電圧と通常使用電圧とは異なる電圧に簡単に切り替えることができ、バーンインテスト時などの通常使用電圧とは異なる電圧をメモリセルに印加してテストを行う場合に、外部から電圧を供給する必要がなくなる。
【００６９】
さらに、前述した実施の形態１のように外部から選択信号を直接入力する場合、プログラム回路が多くなると、選択信号用の信号線の本数もプログラム回路の増加に伴い増やしていく必要があるが、本実施の形態４によれば、プログラム回路が増加したとしても、テストモード回路の制御用の外部端子数は一定である。よって、近年、テスト装置の端子制限やチップ面積増加の観点から端子数の削減が要請されているが、この点においても有効である。
【００７０】
さらに、内部電圧設定回路を備えることで、プログラム回路に任意の設定を行った後でも、外部から昇圧電圧発生回路で発生する電圧信号の電圧値を調整することができ、製品完成後の評価、解析の精度向上に有効である。
【００７１】
したがって、多電源、多ピンのバーンイン装置、テスターなどの高機能テスト装置を新たに導入する必要がなくなり、既存設備での生産が可能となるとともに、内部電源調整後でも、所望の電圧での評価が可能となることから、低コスト、高品質な半導体記憶装置を提供できる。
【産業上の利用可能性】
【００７２】
本発明にかかる半導体記憶装置、及びそのテスト方法は、１つの内部電圧発生回路から、複数の電圧を簡単に発生させることが可能であり、新たな設備投資等が不要となり、低コストな半導体記憶装置の実現に有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１における半導体記憶装置が備える内部電圧発生回路の発生電圧を可変する機能の概略ブロック図
【図２】本発明の実施の形態２における半導体記憶装置が備える内部電圧発生回路の発生電圧を可変する機能の概略ブロック図
【図３】同半導体記憶装置が備えるテストモード回路の一具体例を示す回路図
【図４】同半導体記憶装置が備えるテストモード回路のタイミングチャートを示す図
【図５】本発明の実施の形態３における半導体記憶装置が備える内部電圧発生回路の発生電圧を可変する機能の概略ブロック図
【図６】同半導体記憶装置が備える内部電圧設定回路の一具体例を示す回路図
【図７】同半導体記憶装置が備える内部電圧設定回路のタイミングチャートを示す図
【図８】本発明の実施の形態４における半導体記憶装置が備える内部電圧発生回路の発生電圧を可変する機能の概略ブロック図
【符号の説明】
【００７４】
１      昇圧電源可変制御回路
２      昇圧電圧発生回路（内部電圧発生回路）
３ａ    プログラム回路
３ｂ    プログラム回路
４      セレクト回路
５      外部パット
６      テストモード回路
７      内部電圧設定回路
１０〜１４、２０〜２５      フリップフロップ回路
１５〜１９、２６〜３１      ＡＮＤ回路
【図１】
2007200496.tif 000003
【図２】
2007200496.tif 000004
【図３】
2007200496.tif 000005
【図４】
2007200496.tif 000006
【図５】
2007200496.tif 000007
【図６】
2007200496.tif 000008
【図７】
2007200496.tif 000009
【図８】
2007200496.tif 000010