(57)【要約】【課題】非導電性電荷トラップ層と紫外線遮光膜とシリサイド層を有する構成において工程簡略化を行う。【解決手段】半導体基板１０１に、非導電性電荷トラップ層からなるゲート絶縁膜１０３、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する。次に、メモリセル領域上に絶縁膜１０７を形成する。次に、絶縁膜上に遮光膜１０８を形成する。次に、同一マスクを用いて遮光膜および絶縁膜の一部を選択的に除去するとともに、半導体基板表面の一部を露出する。次に、半導体基板上に、遮光膜および露出した半導体基板表面上を覆うように金属膜を形成する。次に、金属膜が形成された半導体基板を熱処理して、遮光膜上および露出した半導体基板表面上をシリサイド化してシリサイド層１０９を形成する。【選択図】図３
2007142319.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された、非導電性電荷トラップ層に離散的に電荷を蓄積するメモリセルを有するメモリセル領域を備え、
前記メモリセル領域に、絶縁膜を介して遮光膜が配置されるとともに、前記遮光膜と前記絶縁膜とは平面的に同一形状にパターニングされ、
前記遮光膜および前記絶縁膜が存在しない前記メモリセル領域における前記基板上の少なくとも一部に、第１の金属シリサイド膜が形成されていることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記遮光膜表面に第２の金属シリサイド膜が形成され、
前記第１の金属シリサイド膜と前記第２の金属シリサイド膜とは同一膜からなる請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記基板上における前記メモリセル領域以外に周辺素子領域を備え、
前記周辺素子領域の一部に、絶縁膜を介して遮光膜が配置されるとともに、前記遮光膜と前記絶縁膜とは平面的に同一形状にパターニングされ、
前記遮光膜および前記絶縁膜が存在しない前記周辺素子領域における前記基板上の少なくとも一部に、前記第１の金属シリサイド膜が形成されている請求項１記載の不揮発性半導体記憶装置。
【請求項４】
前記周辺素子領域における前記遮光膜表面に第２の金属シリサイド膜が形成され、
前記第１の金属シリサイド膜と前記第２の金属シリサイド膜とは同一膜からなる請求項３記載の不揮発性半導体記憶装置。
【請求項５】
前記メモリセル領域における前記遮光膜上に、前記遮光膜と上方の配線とを電気的に接続するコンタクトが形成され、
前記遮光膜の電位が前記配線を通じて固定されている請求項１，２，３または４記載の不揮発性半導体記憶装置。
【請求項６】
前記遮光膜は多結晶シリコンまたは非結晶シリコンからなる請求項１，２，３，４または５記載の不揮発性半導体記憶装置。
【請求項７】
前記非導電性電荷トラップ層はシリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造からなる請求項１，２，３，４，５または６記載の不揮発性半導体記憶装置。
【請求項８】
半導体基板に、非導電性電荷トラップ層からなるゲート絶縁膜、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する工程と、
前記メモリセル領域上に絶縁膜を形成する工程と、
前記絶縁膜上に遮光膜を形成する工程と、
同一マスクを用いて前記遮光膜および前記絶縁膜の一部を選択的に除去するとともに、前記半導体基板表面の一部を露出する工程と、
前記半導体基板上に、前記遮光膜および前記露出した半導体基板表面上を覆うように金属膜を形成する工程と、
前記金属膜が形成された半導体基板を熱処理して、前記遮光膜上および前記露出した半導体基板表面上をシリサイド化する工程とを含む不揮発性半導体記憶装置の製造方法。
【請求項９】
前記半導体基板上における前記メモリセル領域以外に周辺素子領域を形成する工程を含み、
前記メモリセル領域の絶縁膜を形成する工程において前記周辺素子領域上にも前記絶縁膜を形成し、
前記メモリセル領域の遮光膜を形成する工程において前記周辺素子領域の前記絶縁膜上にも前記遮光膜を形成することを特徴とする請求項８記載の不揮発性半導体記憶装置の製造方法。
【請求項１０】
前記遮光膜は多結晶シリコンまたは非結晶シリコンからなることを特徴とする請求項８または９記載の不揮発性半導体記憶装置の製造方法。
【請求項１１】
前記非導電性電荷トラップ層はシリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造からなることを特徴とする請求項８，９または１０記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非導電性電荷トラップ層内に離散的に電荷を蓄積する不揮発性半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、非導電性電荷トラップ層内に離散的に電荷を蓄積する不揮発性半導体記憶装置は、高集積及び高信頼性を実現する技術として注目されている。
【０００３】
図４は、第１の背景技術に係る不揮発性半導体記憶装置構造を示す断面図である（例えば、特許文献１参照）。
【０００４】
図４に示すように、シリコン基板２０１上には非導電性電荷トラップ層（積層絶縁膜）２０２がゲート絶縁膜として形成されている。非導電性電荷トラップ層２０２は電荷を蓄積するために用いられる。非導電性電荷トラップ層２０２の上には、多結晶シリコン膜２０４がゲート電極として形成されている。さらに、多結晶シリコン膜２０４の上には第１の層間絶縁膜２０７を介して、多結晶シリコンでできた紫外線遮光膜２０８が形成されている。
【特許文献１】ＵＳＰ０６８２８６２５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、背景技術に係る不揮発性半導体記憶装置は、製造工程が増加するという課題を有している。特に、今後微細化を行う上で必要なシリサイド層を形成する場合においては、非常に複雑な製造工程となる。すなわち、図４においてはシリサイド層を形成していないが、もしシリサイド層を形成するなら、下記の図５〜図７に示すようにマスク工程＋ライナー層が必要になる。
【０００６】
以下、上記した課題について詳細に説明する。
【０００７】
図５〜図７は、紫外線遮光膜とシリサイド層を有する背景技術に係る不揮発性半導体記憶装置の工程断面図であり、（ａ）、（ｂ）…はメモリセル領域、（ａ′）、（ｂ′）…は周辺素子領域を示す。特許文献１には具体的に記載されていないが、一般的には下記のとおりと推測される。
【０００８】
図５（ａ）、（ａ′）に示すように、ビットライン拡散層３０４が形成されたシリコン基板３０１に、積層絶縁膜３０３および多結晶シリコン３０５等により各種の素子を形成した後、膜厚が５０ｎｍであるシリコン酸化膜からなる第１の層間絶縁膜３０７を形成する。次に、図５（ｂ）、（ｂ′）に示すように、マスクを用いてシリサイド化を行う領域を選択的に開口し、図５（ｃ）、（ｃ′）に示すように、例えばコバルトを堆積して熱処理を行うことにより、所望の領域にシリサイド層３０９を形成する。
【０００９】
次に、図６（ａ）、（ａ′）に示すように、例えばシリコン窒化膜からなるライナー層３１３を５０ｎｍ形成した後、図６（ｂ）、（ｂ′）に示すように、膜厚が１００ｎｍである紫外線遮光膜となる非結晶シリコン膜３０８を形成する。
【００１０】
次に、図６（ｃ）、（ｃ′）に示すように、マスクを用いて所望の領域の非結晶シリコン膜３０８を除去し、最後に、図７（ａ）、（ａ′）に示すように、第２の層間絶縁膜３１０を形成した後、コンタクト３１１と配線３１２を形成して、半導体記憶装置が完成する。
【００１１】
以上のように、従来技術においては、紫外線遮光膜を形成するためにはシリサイド層を形成する領域を決定するマスクに加え新たなマスクが必要となる。
【００１２】
したがって、本発明の目的は、上記課題に鑑みて、非導電性電荷トラップ層と紫外線遮光膜とシリサイド層を有する構成において工程簡略化を行うことができる不揮発性半導体記憶装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の請求項１記載の不揮発性半導体記憶装置は、半導体基板上に形成された、非導電性電荷トラップ層に離散的に電荷を蓄積するメモリセルを有するメモリセル領域を備え、前記メモリセル領域に、絶縁膜を介して遮光膜が配置されるとともに、前記遮光膜と前記絶縁膜とは平面的に同一形状にパターニングされ、前記遮光膜および前記絶縁膜が存在しない前記メモリセル領域における前記基板上の少なくとも一部に、第１の金属シリサイド膜が形成されている。
【００１４】
上記本発明の不揮発性半導体記憶装置によれば、遮光膜を加工するためのマスクと、第１の金属シリサイド膜を形成するためにシリサイド化防止領域を形成するマスクとを共通化することができる。すなわち、絶縁膜と遮光膜を連続して形成し、マスクを用いて遮光膜と絶縁膜を同時にエッチングすることにより半導体基板の一部を露出する。この工程により、遮光膜と絶縁膜は、必然的に平面的に同一形状にパターニングされることになる。その後、高融点金属を堆積し熱処理を行うことで半導体基板上の少なくとも一部に金属シリサイド層を形成することで、従来は遮光領域とシリサイド領域を決定する２枚のマスクが必要であったのに対し、１枚のマスクで遮光領域とシリサイド領域を決定できる。
【００１５】
請求項２記載の不揮発性半導体記憶装置は、請求項１記載の不揮発性半導体記憶装置において、前記遮光膜表面に第２の金属シリサイド膜が形成され、前記第１の金属シリサイド膜と前記第２の金属シリサイド膜とは同一膜からなる。
【００１６】
このように構成すると、遮光膜の遮光能力をさらに向上することができる。また、高遮光能力を有する遮光膜を半導体基板上にシリサイドを形成すると同時に形成できる。
【００１７】
請求項３記載の不揮発性半導体記憶装置は、請求項１記載の不揮発性半導体記憶装置において、前記基板上における前記メモリセル領域以外に周辺素子領域を備え、前記周辺素子領域の一部に、絶縁膜を介して遮光膜が配置されるとともに、前記遮光膜と前記絶縁膜とは平面的に同一形状にパターニングされ、前記遮光膜および前記絶縁膜が存在しない前記周辺素子領域における前記基板上の少なくとも一部に、前記第１の金属シリサイド膜が形成されている。
【００１８】
このように構成すると、工程数を増やすことなく、メモリセル領域だけでなく周辺素子領域上にもシリサイドを形成することができる。
【００１９】
請求項４記載の不揮発性半導体記憶装置は、請求項３記載の不揮発性半導体記憶装置において、前記周辺素子領域における前記遮光膜表面に第２の金属シリサイド膜が形成され、前記第１の金属シリサイド膜と前記第２の金属シリサイド膜とは同一膜からなる。
【００２０】
このように構成すると、遮光膜の遮光能力をさらに向上することができる。また、高遮光能力を有する遮光膜を半導体基板上にシリサイドを形成すると同時に形成できる。
【００２１】
請求項５記載の不揮発性半導体記憶装置は、請求項１，２，３または４記載の不揮発性半導体記憶装置において、前記メモリセル領域における前記遮光膜上に、前記遮光膜と上方の配線とを電気的に接続するコンタクトが形成され、前記遮光膜の電位が前記配線を通じて固定されている。
【００２２】
このように構成すると、遮光膜の表面にシリサイド層が形成され低抵抗化できているため、容易に遮光膜全体の電位を均一に固定することができ、遮光膜のチャージアップによるメモリセルの誤動作を抑制することができる。
【００２３】
請求項６記載の不揮発性半導体記憶装置は、請求項１，２，３，４または５記載の不揮発性半導体記憶装置において、前記遮光膜は多結晶シリコンまたは非結晶シリコンからなる。
【００２４】
このように構成すると、遮光膜上へのシリサイド形成を容易に行うことができる。
【００２５】
請求項７記載の不揮発性半導体記憶装置は、請求項１，２，３，４，５または６記載の不揮発性半導体記憶装置において、前記非導電性電荷トラップ層はシリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造からなる。
【００２６】
このように構成すると、より電荷蓄積能力が高いメモリセルを形成することができる。
【００２７】
請求項８記載の不揮発性半導体記憶装置の製造方法は、半導体基板に、非導電性電荷トラップ層からなるゲート絶縁膜、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する工程と、前記メモリセル領域上に絶縁膜を形成する工程と、前記絶縁膜上に遮光膜を形成する工程と、同一マスクを用いて前記遮光膜および前記絶縁膜の一部を選択的に除去するとともに、前記半導体基板表面の一部を露出する工程と、前記半導体基板上に、前記遮光膜および前記露出した半導体基板表面上を覆うように金属膜を形成する工程と、前記金属膜が形成された半導体基板を熱処理して、前記遮光膜上および前記露出した半導体基板表面上をシリサイド化する工程とを含む。
【００２８】
上記本発明の不揮発性半導体記憶装置の製造方法によれば、従来は紫外線遮光領域とシリサイド領域を決定する２枚のマスクが必要であったのに対し、１枚のマスクで紫外線遮光領域とシリサイド領域を決定できる。
【００２９】
請求項９記載の不揮発性半導体記憶装置の製造方法は、請求項８記載の不揮発性半導体記憶装置の製造方法において、前記半導体基板上における前記メモリセル領域以外に周辺素子領域を形成する工程を含み、前記メモリセル領域の絶縁膜を形成する工程において前記周辺素子領域上にも前記絶縁膜を形成し、前記メモリセル領域の遮光膜を形成する工程において前記周辺素子領域の前記絶縁膜上にも前記遮光膜を形成する。
【００３０】
このように構成すると、工程数を増やすことなく、メモリセル領域だけでなく周辺素子領域上にもシリサイドを形成することができる。
【００３１】
請求項１０記載の不揮発性半導体記憶装置の製造方法は、請求項８または９記載の不揮発性半導体記憶装置の製造方法において、前記遮光膜は多結晶シリコンまたは非結晶シリコンからなる。
【００３２】
このように構成すると、遮光膜上へのシリサイド形成を容易に行うことができる。
【００３３】
請求項１１記載の不揮発性半導体記憶装置の製造方法は、請求項８，９または１０記載の不揮発性半導体記憶装置の製造方法において、前記非導電性電荷トラップ層はシリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層構造からなる。
【００３４】
このように構成すると、より電荷蓄積能力が高いメモリセルを形成することができる。
【発明の効果】
【００３５】
本発明に係る不揮発性半導体記憶装置およびその製造方法によれば、シリサイド化防止領域を形成するマスクと紫外線遮光膜を加工するためのマスクを共通化することにより、工程簡略化を実現できる。また、半導体基板上をシリサイド化すると同時に紫外線遮光膜の表面をシリサイド化することにより、工程の増加なく紫外線遮光能力を向上することができる。さらに、シリサイド化された紫外線遮光膜にコンタクトと配線を形成し電位を固定することにより、容易に紫外線遮光膜のチャージアップによるメモリセル誤動作を抑制することができる。
【発明を実施するための最良の形態】
【００３６】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置について、図面を参照しながら説明する。
【００３７】
図１〜図３は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図であり、（ａ）、（ｂ）…はメモリセル領域、（ａ′）、（ｂ′）…は周辺素子領域を示す。
【００３８】
まず、半導体基板に、非導電性電荷トラップ層からなるゲート絶縁膜、ゲート電極およびソース・ドレイン拡散層とからなるメモリセルを有するメモリセル領域を形成する。この場合、図１（ａ）、（ａ′）に示すように、半導体基板（シリコン基板）１０１に素子分離領域１０２を形成した後、酸化雰囲気下で９００℃の熱処理により、半導体基板１０１上の全体に亘って、膜厚が７ｎｍである下部酸化膜を形成する。次に、７００℃のＬＰＣＶＤにより、下部酸化膜の上に、膜厚が１５ｎｍであるシリコン窒化膜を形成する。次に、酸化雰囲気下で１０００℃の熱処理により、シリコン窒化膜の上に、膜厚が７ｎｍである上部酸化膜を形成する。このようにして、積層絶縁膜１０３は、下部酸化膜、シリコン窒化膜、上部酸化膜より構成されるＯＮＯ膜となっている。
【００３９】
次に、図１（ｂ）、（ｂ′）に示すように、３０ＫｅＶの注入エネルギーにて且つ３×１０１５ａｔｏｍｓ/ｃｍ−2の注入ドーズ量にて、砒素イオンをシリコン基板１０１の所望の領域に注入することにより、ビットライン拡散層１０４を形成する。
【００４０】
次に、図１（ｃ）、（ｃ′）に示すように、６００℃のＬＰＣＶＤにより、積層絶縁膜１０３の上に、膜厚が１００ｎｍである多結晶シリコン膜１０５を形成し、選択的にエッチングすることによりゲート電極を形成する。
【００４１】
次に、図１（ｄ）、（ｄ′）に示すように、シリコン酸化膜を１００ｎｍ堆積しエッチバックすることによりゲート電極側壁にサイドウォール１０６を形成する。この後、図２（ａ）、（ａ′）に示すように、メモリセル領域および周辺素子領域にシリコン酸化膜からなる膜厚が５０ｎｍである第１の層間絶縁膜１０７を形成する。
【００４２】
次に、図２（ｂ）、（ｂ′）に示すように、５００℃のＬＰＣＶＤにより、第１の層間絶縁膜１０７の上に紫外線遮光膜となる膜厚が１００ｎｍである非結晶シリコン膜１０８を形成する。
【００４３】
次に、図２（ｃ）、（ｃ′）に示すように、同一マスクを用いて非結晶シリコン膜１０８と第１の層間絶縁膜１０７の一部を順次エッチングして選択的に除去し、半導体基板表面およびゲート電極の所望の領域を露出させる。
【００４４】
次に、図３（ａ）、（ａ′）に示すように、半導体基板上に、遮光膜および露出した半導体基板表面上を覆うように金属膜を形成し、金属膜が形成された半導体基板を熱処理して、遮光膜上および露出した半導体基板表面上をシリサイド化する。例えばコバルトを堆積し熱処理を行うことにより、非結晶シリコン膜１０８上と半導体基板１０１の露出している部分を同時にシリサイド化し、シリサイド層１０９を形成する。シリサイド層１０９は、半導体基板１０１の露出している部分に形成される第１のシリサイド膜１０９ａと、非結晶シリコン膜１０８に形成される第２のシリサイド膜１０９ｂとからなる。
【００４５】
最後に、図３（ｂ）、（ｂ′）に示すように、第２の層間絶縁膜１１０を形成した後、コンタクト１１１と配線１１２を形成する。このとき、紫外線遮光膜となる非結晶シリコン膜１０８に対してのコンタクト１１１と配線１１２を形成することにより、紫外線遮光膜の電位を固定することができるため、紫外線遮光膜のチャージアップによるメモリセル誤動作を抑制することができる。
【００４６】
以上の構成により、シリサイド化防止領域を形成するマスクと紫外線遮光膜を加工するためのマスクを共通化することが可能となり、実質的なマスクの増加なしで紫外線遮光膜を形成することができる。なお、周辺素子の非シリサイド領域にも紫外線遮光膜が形成されるが、デバイス特性上影響は及ぼさない。
【産業上の利用可能性】
【００４７】
本発明の不揮発性半導体記憶装置およびその製造方法は、非導電性電荷トラップ層と紫外線遮光膜とシリサイド層を有する不揮発性半導体記憶装置の工程簡略化を可能とするものであり、特に、非導電性電荷トラップ層内に離散的に電荷を蓄積する不揮発性半導体記憶装置およびその製造方法等に有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。
【図２】図１の次の工程断面図である。
【図３】図２の次の工程断面図である。
【図４】背景技術に係る不揮発性半導体記憶装置構造を示す断面図である。
【図５】背景技術に係る不揮発性半導体記憶装置の製造方法を示す工程断面図である。ある。
【図６】図５の次の工程断面図である。
【図７】図６の次の工程断面図である。
【符号の説明】
【００４９】
１０１，２０１，３０１  半導体基板
１０２，２０２，３０２  素子分離膜
１０３，２０３，３０３  積層絶縁膜
１０４，２０４，３０４  ビットライン拡散層
１０５，２０５，３０５  多結晶シリコン膜
１０６，２０６，３０６  サイドウォール
１０７，２０７，３０７  第１の層間絶縁膜
１０８，２０８，３０８  非結晶シリコン膜
１０９，２０９，３０９  シリサイド層
１１０，２１０，３１０  第２の層間絶縁膜
１１１，２１１，３１１  コンタクト
１１２，２１２，３１２  配線
３１３  ライナー層
【図１】
2007142319.tif 000003
【図２】
2007142319.tif 000004
【図３】
2007142319.tif 000005
【図４】
2007142319.tif 000006
【図５】
2007142319.tif 000007
【図６】
2007142319.tif 000008
【図７】
2007142319.tif 000009