(57)【要約】【課題】プラズマディスプレイパネルを駆動させるための装置の製造費用を減少させることができるプラズマディスプレイ装置を提供することにある。【解決手段】スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチとを備える。本発明のプラズマディスプレイ装置は、パネルを駆動するための駆動回路の製造費用を低減することができる。【選択図】図４
2007058225.tif 000002
【特許請求の範囲】
【請求項１】
スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、
前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチと
を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記ノードに接続し、前記パネルにセットアップ信号を印加するためにターンオンするセットアップスイッチを備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記パネルにサステイン信号を印加するためのサステイン駆動部を備え、
前記サステイン駆動部と前記ノードとの間に接続した第１経路遮断用素子を備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記ノードと前記スキャンダウンスイッチの他方との間に接続した第２経路遮断用素子を備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項５】
前記パネルに最低サステイン電圧を印加するために、前記スキャンスイッチと相補的に動作する相補スキャンスイッチを備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項６】
前記相補スキャンスイッチが、
一方が前記スキャンスイッチ及び前記スキャンアップスイッチに接続し、他方が前記スキャンダウンスイッチに接続することを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
一方が前記スキャンスイッチ及び前記スキャンアップスイッチに接続し、前記パネルにセットアップ信号を印加するためにターンオンするセットアップスイッチを備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項８】
前記スキャンダウンスイッチとスキャン電圧源との間に接続し、前記パネルにスキャンバイアス電圧を印加するためにターンオンするスキャンパルススイッチを備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項９】
前記パネルにサステイン信号を印加するサステイン駆動部を備え、
前記サステイン駆動部の最低サステイン電圧源が、スキャンバイアス電圧源として用いられることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１０】
スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、
前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチと、
一方が前記ノードに接続し、他方が前記スキャンアップスイッチの他方に接続し、前記パネルにセットアップ信号を印加するためにターンオンするセットアップスイッチと
を備えることを特徴とするプラズマディスプレイ装置。
【請求項１１】
前記ノードと前記スキャンダウンスイッチとの間に接続する経路遮断用スイッチを備えることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
【請求項１２】
前記パネルにサステイン信号を印加するサステイン駆動部を備え、
前記経路遮断用スイッチがターンオンし、前記サステイン駆動部から出力される最高サステイン電圧が前記パネルに印加されることを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記パネルにサステイン信号を印加するサステイン駆動部を備え、
前記スキャンスイッチがターンオンし、前記サステイン駆動部から出力される最低サステイン電圧が前記パネルに印加されることを特徴とする請求項１０に記載のプラズマディスプレイ装置。
【請求項１４】
サステイン区間においてパネルに印加されるサステイン電圧を充電する充電部と、
前記充電部に充電された電圧を用い、セットダウン信号の最低電圧リンセットダウン電圧より高いスキャンバイアス電圧を前記パネルに印加するスキャン信号印加部と
を備えることを特徴とするプラズマディスプレイ装置。
【請求項１５】
前記スキャンバイアス電圧が、前記セットダウン電圧と前記充電部に充電された電圧との和と実質的に同じであることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１６】
前記パネルに印加されるサステイン電圧を出力するサステイン駆動部を備え、
前記充電部が、
キャパシタと、
前記キャパシタと前記サステイン駆動部との間に接続し、前記サステイン駆動部から出力されるサステイン電圧が前記キャパシタに充電されるようにターンオンするスキャンスイッチと
を備えることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１７】
正極が前記キャパシタの一方に接続し、負極が基準電圧源に接続するダイオードを備えることを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記スキャン信号印加部が、
前記パネルに前記セットダウン電圧を供給するためにターンオンするスキャンパルススイッチと、
前記充電部と前記スキャンパルススイッチとの間に接続し、前記セットダウン電圧より高いスキャンバイアス電圧が前記パネルに印加されるようにターンオンする第１スイッチと
を備えることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１９】
スキャン信号を前記パネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチを備え、
正極が前記充電部に接続し、負極が前記スキャンアップスイッチの他方に接続したダイオードを備えることを特徴とする請求項１８に記載のプラズマディスプレイ装置。
【請求項２０】
ハーフサステインモード（ｈａｌｆ  ｓｕｓｔａｉｎ  ｍｏｄｅ）で動作することを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関し、特に、プラズマディスプレイパネルを駆動させるための信号を生成して前記パネルに印加する装置に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイ装置とは、放電空間に設けられた電極に所定の電圧を印加して放電を起こし、ガス放電の際に発生するプラズマが蛍光体を励起させることにより画像を表示する装置のことである。
【０００３】
このような、プラズマディスプレイ装置は、大型化と薄膜化が容易であるのみならず、構造が単純になることから、製作が容易となり、かつ他の平面表示装置に比べて輝度及び発光効率が高いという長所を有する。
【０００４】
プラズマディスプレイパネルは、備えられた全ての放電セルを初期化するためのリセット区間、放電が発生するセルを選択するためのアドレス区間及び選択されたセルから維持放電を起こすサステイン区間に時分割駆動される。
【０００５】
プラズマディスプレイパネルを時分割駆動させるために、プラズマディスプレイ装置は、いろいろな駆動信号を生成してパネルに印加するための駆動装置を備える。前記駆動装置は、駆動信号印加のために、スイッチ耐圧の高い高価のスイッチを備えなければならず、それにより、プラズマディスプレイ装置の製造費用が増加するという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、プラズマディスプレイパネルを駆動させるための装置の製造費用を減少させることができるプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成すべく、本発明に係るプラズマディスプレイ装置によれば、スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチとを備えることを特徴とする。
【０００８】
また、本発明に係るプラズマディスプレイ装置によれば、スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチと、一方が前記ノードに接続し、他方が前記スキャンアップスイッチの他方に接続し、前記パネルにセットアップ信号を印加するためにターンオンするセットアップスイッチとを備えることを特徴とする。
【０００９】
また、本発明に係るプラズマディスプレイ装置によれば、サステイン区間においてパネルに印加されるサステイン電圧を充電する充電部と、前記充電部に充電された電圧を用い、セットダウン信号の最低電圧リンセットダウン電圧より高いスキャンバイアス電圧を前記パネルに印加するスキャン信号印加部とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、スキャンバイアス信号を印加するスキャンスイッチの回路結線及びセットアップ信号を印加するセットアップスイッチの回路結線を転換し、セットアップ区間中にスキャンスイッチの両方にかかる電圧を減少させてスイッチ素子の耐久性を向上させ、耐圧の少ないスイッチ素子を採択できることから、製造費用を低減することができるという効果がある。
【００１１】
また、アドレス期間においてスキャンバイアス電圧Ｖｓｃｂを生成するために必要な直流電源Ｖｓｃを除去して回路の費用を減少させることができ、スキャンバイアス電圧を特定電位（−Ｖｓｕｓ／２またはＧＮＤ）のみで保持する従来のＰＤＰの駆動装置とは異なり、スキャンバイアス電圧Ｖｓｃｂをセットダウン電圧Ｖ＿ｙに対して特定の電圧（ΔＶ）に保持することができることから、波形の自由度が高くて実際の駆動条件に応じる波形の自由度を向上させることができるという効果を有する。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好ましい実施の形態を、添付した図１〜図１５を参照して詳細に説明する。図１は、プラズマディスプレイパネルの構造に対する一実施の形態を斜視図である。
【００１３】
図１に示すように、プラズマディスプレイパネルは、上部基板１０の上に形成される維持電極対であるスキャン電極１１及びサステイン電極１２、下部基板２０上に形成されるアドレス電極２２を備える。
【００１４】
前記維持電極対１１，１２は、通常、酸化インジウムスズ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ；ＩＴＯ）で形成された透明電極１１ａ，１２ａ及びバス電極１１ｂ，１２ｂを備え、前記バス電極１１ｂ，１２ｂは、銀（Ａｇ）、クロム（Ｃｒ）などの金属またはクロム／銅／クロム（Ｃｒ／Ｃｕ／Ｃｒ）の積層型やクロム／アルミニウム／クロム（Ｃｒ／Ａｌ／Ｃｒ）の積層型で形成されることができる。バス電極１１ｂ，１２ｂは、透明電極１１ａ，１２ａの上に形成され、抵抗の高い透明電極１１ａ，１２ａによる電圧降下を減らす働きをする。
【００１５】
一方、本発明の一実施の形態によれば、維持電極対１１，１２は、透明電極１１ａ，１２ａとバス電極１１ｂ，１２ｂとが積層された構造であるのみならず、透明電極１１ａ，１２ａがなくてもバス電極１１ｂ，１２ｂのみでも構成されることができる。このような構造は、透明電極１１ａ，１２ａを使用しないことから、パネル製造の単価を下げることができるという長所がある。このような構造に用いられるバス電極１１ｂ，１２ｂは、上記に列挙した材料以外に感光性材料等の多様な材料を用いることができる。
【００１６】
スキャン電極１１及びサステイン電極１２の透明電極１１ａ，１２ａとバス電極１１ｂ，１２ｂとの間には、上部基板１０の外部から発生する外部光を吸収して反射を低減する光遮断の機能と上部基板１０のピュリティ（Ｐｕｒｉｔｙ）及びコントラストを向上させる機能を果たすブラックマトリックス（Ｂｌａｃｋ  Ｍａｔｒｉｘ，ＢＭ）１５が配列される。
【００１７】
本発明の一実施の形態に係るブラックマトリックス１５は、上部基板１０に形成されるが、隔壁２１と重なる位置に形成される第１ブラックマトリックス１５と、透明電極１１ａ，１２ａとバス電極１１ｂ，１２ｂとの間に形成される第２ブラックマトリックス１１ｃ，１２ｃで構成されることができる。ここで、第１ブラックマトリックス１５及びブラック層またはブラック電極層とも呼ばれる第２ブラックマトリックス１１ｃ，１２ｃは、形成過程で同時に形成されて物理的に接続することができ、同時に形成されずに物理的に接続しないこともある。
【００１８】
また、物理的に接続して形成される場合、第１ブラックマトリックス１５及び第２ブラックマトリックス１１ｃ，１２ｃは、同じ材質で形成されるが、物理的に分離されて形成される場合には、他の材質で形成されることができる。
【００１９】
スキャン電極１１とサステイン電極１２が並列して形成された上部基板１０には、上部誘電体層１３と保護膜１４とが積層される。上部誘電体層１３には、放電により発生した荷電粒子が蓄積され、維持電極対１１，１２を保護する機能を行なうことができる。保護膜１４は、ガス放電の際に発生した荷電粒子のスパッタリングから上部誘電体層１３を保護し、２次電子の放出効率を上げるようになる。
【００２０】
また、アドレス電極２２は、スキャン電極１１及びサステイン電極１２と交差する方向に形成される。また、アドレス電極２２が形成された下部基板２０の上には、下部誘電体層２４及び隔壁２１が形成される。
【００２１】
また、下部誘電体層２４及び隔壁２１の表面には、蛍光体層２３が形成される。隔壁２１は、縦隔壁２１ａと横隔壁２１ｂが閉鎖型で形成され、放電セルを物理的に区分し、放電により生成した紫外線及び可視光が隣接した放電セルに漏れるのを防止する。
【００２２】
本発明に係るプラズマディスプレイパネルの前面には、フィルタ１００が取り付けられることができ、フィルタ１００は、ＡＲ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ）層、ＮＩＲ（Ｎｅａｒ  Ｉｎｆｒａｒｅｄ）遮蔽層またはＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）遮蔽層などを備えることができる。
【００２３】
本発明の一実施の形態には、図１に示す隔壁２１の構造のみならず、多様な形状の隔壁２１の構造も可能である。例えば、縦隔壁２１ａと横隔壁２１ｂの高さが異なる差等型隔壁構造、縦隔壁２１ａまたは横隔壁２１ｂのうち、少なくとも１つ以上に排気通路として使用可能なチャネルが形成されたチャネル型隔壁構造、縦隔壁２１ａまたは横隔壁２１ｂのうちの１つ以上に溝が形成された溝型隔壁構造などが可能である。
【００２４】
ここで、差等型隔壁構造の場合には、横隔壁２１ｂの高さが高いものがさらに好ましく、チャネル型隔壁構造や溝型隔壁構造の場合には、横隔壁２１ｂにチャネルが形成されるか、または溝が形成されることが好ましい。
【００２５】
一方、本発明の一実施の形態では、Ｒ，Ｇ及びＢ放電セルのそれぞれが同一の線上に配列されることと図示及び説明しているが、他の形状で配列されることも可能である。例えば、Ｒ，Ｇ及びＢ放電セルが三角形状で配列されるデルタ（Ｄｅｌｔａ）タイプの配列も可能である。また、放電セルの形状も四角形状のみならず、五角形状、六角形状などの多様な多角形状も可能である。
【００２６】
また、蛍光体層２３は、ガス放電の際に発生した紫外線により発光され、赤色（Ｒ）、緑色（Ｇ）または青色（Ｂ）のうちのいずれかの可視光を発生させる。ここで、上部／下部基板１０，２０と隔壁２１との間に設けられた放電空間には、放電のためのＨｅ＋Ｘｅ，Ｎｅ＋Ｘｅ及びＨｅ＋Ｎｅ＋Ｘｅなどの不活性混合ガスが注入される。
【００２７】
図２は、プラズマディスプレイパネルの電極配置に対する一実施の形態を示すものであって、プラズマディスプレイパネルを構成する複数の放電セルは、図２に示すように、マトリックス状に配置されることが好ましい。複数の放電セルは、それぞれスキャン電極ラインＹ１〜Ｙｎ、サステイン電極ラインＺ１〜Ｚｎ及びアドレス電極ラインＸ１〜Ｘｎの交差部に設けられる。スキャン電極ラインＹ１〜Ｙｎは、順次駆動されるか、または同時に駆動されることができ、サステイン電極ラインＺ１〜Ｚｎは、同時に駆動され得る。アドレス電極ラインＸ１〜Ｘｎは、奇数番目のラインと偶数番目のラインに分割されて駆動されるか、または順次駆動されることができる。
【００２８】
図２に示す電極配置は、本発明に係るプラズマパネルの電極配置に対する一実施の形態に過ぎず、本発明は、図２に示すプラズマディスプレイパネルの電極配置及び駆動方式に限定されるものではない。例えば、前記スキャン電極ラインＹ１〜Ｙｎのうちの２個のスキャン電極ラインが同時にスキャニングされるデュアルスキャン（ｄｕａｌ  ｓｃａｎ）方式も可能である。また、前記アドレス電極ラインＸ１〜Ｘｎは、パネルの中央部において上／下に分割されて駆動され得る。
【００２９】
図３は、１つのフレームを複数のサブフィールドに分けて時分割駆動させる方法に対する一実施の形態を、タイミング図にて示すものである。単位フレームは、時分割階調表示を実現するために、所定個数、例えば８個のサブフィールドＳＦ１〜ＳＦ８に分割されることができる。また、各サブフィールドＳＦ１〜ＳＦ８は、リセット区間（図示せず）と、アドレス区間Ａ１〜Ａ８及び、サステイン区間Ｓ１〜Ｓ８に分割される。
【００３０】
ここで、本発明の一実施の形態によれば、リセット区間は、複数のサブフィールドのうちの少なくとも１つで省略できる。例えば、リセット区間は、最初のサブフィールドのみに存在するか、または最初のサブフィールドと全サブフィールドのうち、中間程度のサブフィールドのみに存在することもできる。
【００３１】
各アドレス区間Ａ１〜Ａ８では、アドレス電極Ｘにアドレス信号が印加され、各スキャン電極Ｙに相応するスキャン信号が１つのスキャン電極ラインずつ順次印加される。
【００３２】
各サステイン区間Ｓ１〜Ｓ８では、スキャン電極Ｙとサステイン電極Ｚにサステイン信号が交互に印加され、アドレス区間Ａ１〜Ａ８において壁電荷が形成された放電セルからサステイン放電を起こす。
【００３３】
プラズマディスプレイパネルの輝度は、単位フレームで占めるサステイン放電区間Ｓ１〜Ｓ８内のサステイン放電パルスの個数に比例する。１画像を形成する１つのフレームが、８個のサブフィールドと２５６階調で表現される場合、各サブフィールドには、１，２，４，８，１６，３２，６４，１２８の割合で互いに異なるサステイン信号の数が順に割り当てられることができる。万一、１３３階調の輝度を得るためには、サブフィールド１区間、サブフィールド３区間及びサブフィールド８区間内のセルをアドレッシングしてサステイン放電すればよい。
【００３４】
各サブフィールドに割り当てられるサステイン放電の数は、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ステップに応じるサブフィールドの加重値により可変にすることができる。すなわち、図３では、１フレームを８個のサブフィールドに分割する場合を例に挙げて説明したが、本発明はそれに限定されるものではなく、１フレームを形成するサブフィールドの数を設計仕様により多様に変形することが可能である。例えば、１フレームを１２または１６サブフィールドなどのように、８サブフィールド以上に分割してプラズマディスプレイパネルを駆動させることができる。
【００３５】
また、各サブフィールドに割り当てられるサステイン放電の数は、ガンマ特性やパネル特性を考慮して多様に変形することが可能である。例えば、サブフィールド４に割り当てられた階調度を８から６に低くし、サブフィールド６に割り当てられた階調度を３２から３４に高めることができる。
【００３６】
図４は、本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第１実施の形態を回路図にて示めすものであって、図４に示す駆動回路は、エネルギー回収部１０、サステイン駆動部２０、セットアップ信号印加部３０ｓｕ、セットダウン信号印加部３０ｓｄ、スキャンバイアス信号印加部４０ｓｂ、スキャンパルス印加部４０ｓｐ及びスキャンＩＣ（ＩＣ）を備えてなる。
【００３７】
同図に示すように、エネルギー回収部１０は、サステイン区間の間にパネルキャパシタＣｐをサステイン電圧まで充電させ、これを再び放電させることにより発生する無効電力による損失を最小化するために、サステイン信号印加部２０と接続する。
【００３８】
エネルギー回収部１０は、パネルキャパシタＣｐと共にＬＣ共振電流を形成するインダクターと、該インダクターと接続するスイッチと、パネルの充／放電の際に損失されるエネルギーが格納されるソースキャパシタとを備えて構成される。このような共振電流を第１ノードｎ１を介して印加または回収される。
【００３９】
パネルキャパシタＣｐは、スキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示すものである。
【００４０】
サステイン駆動部２０は、最高サステイン電圧源Ｖｓｕｓ／２と第１ノードｎ１との間に接続された第１スイッチＱ１がタイミングコントローラの制御によりターンオンし、共振電流経路上の第１ノードｎ１に最高サステイン電圧を供給する。
【００４１】
第１ノードｎ１と最低サステイン電圧源−Ｖｓｕｓ／２との間に接続された第２スイッチＱ２がタイミングコントローラの制御によりターンオンし、第１ノードｎ１に最低サステイン電圧を供給することによってサステイン信号を生成する。
【００４２】
第１ノードｎ１に印加される電圧値に応じて、駆動回路に含まれた各素子に印加される電圧値が異になるため、本実施の形態では、第１ノードｎ１の電圧値をグラウンドレベルにし、最高サステイン電圧をＶｓｕｓ／２にし、最低サステイン電圧を−Ｖｓｕｓ／２にすることを例に上げて、本発明に係る駆動回路の動作を説明する。
【００４３】
リセット信号印加部は、リセット区間中にセットアップ信号を印加するセットアップ信号印加部３０ｓｕと、セットダウン信号を印加するセットダウン信号印加部３０ｓｄとを備えて構成される。
【００４４】
セットアップ信号印加部３０ｓｕは、セットアップ電圧源Ｖｓｕと第１ノードｎ１との間に接続したセットアップスイッチＱ３がタイミングコントローラの制御によりターンオンし、セットアップ電圧まで上昇するランプ形態のセットアップ信号を第１ノードｎ１に供給する。セットアップスイッチＱ３の制御端には、前記ランプ波形の傾き調整のための可変抵抗ＶＲ１が接続する。
【００４５】
セットダウン信号印加部３０ｓｄは、第１ノードｎ１とスキャン電圧源−Ｖｙとの間に接続されたセットダウンスイッチＱ４がタイミングコントローラの制御によりターンオンし、セットダウン電圧まで下降するランプ形態のセットダウン信号を第１ノードｎ１に供給する。セットダウンスイッチＱ４の制御端には、前記ランプ波形の傾き調整のための可変抵抗ＶＲ２が接続する。
【００４６】
スキャン信号印加部は、アドレス区間中にスキャンバイアス電圧を印加するスキャンバイアス信号印加部４０ｓｂ及びスキャンパルスを印加するスキャンパルス印加部４０ｓｐを備えて構成される。
【００４７】
スキャンバイアス信号印加部４０ｓｂは、アドレス区間においてパネルキャパシタＣｐにスキャンバイアス信号を印加するスキャンスイッチＱ５を備えて構成され、スキャンスイッチＱ５は、セットアップスイッチＱ３と共に第１ノードｎ１に接続する。
【００４８】
同図に示すように、サステイン駆動部２０の最低サステイン電圧源−Ｖｓｕｓ／２は、前記スキャンバイアス電圧をパネルキャパシタＣｐに供給するための電圧源であるスキャンバイアス電圧源としても共に用いられることができる。スキャンスイッチＱ５がターンオンすることによって、アドレス区間が開始すれば、スキャン電圧源−Ｖｙまで下降した波形が最低サステイン電圧源−Ｖｓｕｓ／２まで上昇して、スキャンバイアス電圧が生成される。
【００４９】
スキャンパルス印加部４０ｓｐは、スキャン電圧源−Ｖｙと接続するスキャンパルススイッチＱ６を備えて構成され、前記スキャンパルススイッチがターンオンすることにより、前記スキャンバイアス電圧−Ｖｓｕｓ／２からスキャン電圧源−Ｖｙまで下降するスキャン信号が印加されてアドレス放電を起こす。
【００５０】
スキャンＩＣ（ＩＣ）は、スキャンアップスイッチＱ７及びスキャンダウンスイッチＱ８を備える。スキャンＩＣ（ＩＣ）をなすスイッチＱ７，Ｑ８がターンオンするか否かにより、第１ノードｎ１の電圧がパネルキャパシタＣｐに印加されるか、またはパネルキャパシタＣｐに充電された電圧が放電される。
【００５１】
同図に示すように、スキャンスイッチＱ５は、第１ノードｎ１に接続し、サステイン区間が終了する時点において、第１ノードｎ１及びパネルキャパシタＣｐにＶｓｕｓ／２の大きさの電圧が印加される。
【００５２】
第１ノードｎ１とパネルキャパシタＣｐとの電圧が同一であることから、セットアップスイッチＱ３がターンオンすることによりパネルキャパシタＣｐにセットアップ信号が印加されても、スキャンスイッチＱ５の両側にかかる電圧は０Ｖとなる。したがって、セットアップ区間中にスキャンスイッチＱ５の耐圧が超過するのを防止できる。
【００５３】
また、リセット区間中にセットアップ信号が第１ノードｎ１を介してパネルキャパシタＣｐに印加されるように、サステイン駆動部２０と第１ノードｎ１との間に第１経路遮断用素子Ｑ１１が接続することができる。第１経路遮断用素子Ｑ１１は、ＦＥＴスイッチまたはダイオードなどの素子であり得る。
【００５４】
同図に示すように、アドレス区間中にスキャンバイアス信号が第１ノードｎ１及びスキャンスイッチＱ５を介してパネルキャパシタＣｐに印加されるように、第１ノードｎ１とスキャンＩＣ（ＩＣ）との間に第２経路遮断用素子Ｑ１０が接続することができる。第１経路遮断用素子Ｑ１１は、ＦＥＴスイッチまたはダイオードなどの素子であり得る。
【００５５】
セットダウン区間においてスキャン電圧源−Ｖｙまで下降するセットダウン信号がパネルキャパシタＣｐに印加される間に、第２経路遮断用素子Ｑ１０はターンオフし、第１ノードｎ１からの電流パスを遮断する。
【００５６】
アドレス区間中にスキャンバイアス電圧からスキャン電圧−Ｖｙまで下降するスキャン信号がパネルキャパシタＣｐに印加される間に、第２経路遮断用素子Ｑ１０はターンオフし、第１ノードｎ１からの電流パスを遮断する。
【００５７】
同図に示すように、パネルキャパシタＣｐにセットダウン信号を印加するためのセットダウンスイッチＱ６が、第２経路遮断用素子Ｑ１０とスキャンＩＣ（ＩＣ）との間に接続し、セットダウン電圧源は、スキャン電圧源と同じ電源−Ｖｙを用いることが好ましい。
【００５８】
スキャンスイッチＱ５と相補的に動作する、すなわちスキャンスイッチＱ５のターンオンの際にターンオフし、スキャンスイッチＱ５のターンオフの際にターンオンする相補スキャンスイッチＱ９が、スキャンＩＣ（ＩＣ）と並列に接続することができる。相補スキャンスイッチＱ９は、サステイン区間においてパネルキャパシタＣｐに印加される電圧が最低サステイン電圧源−Ｖｓｕｓ／２まで下降する電流パスを形成するためにターンオンする。
【００５９】
図５は、本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第２実施の形態を回路図にて示すものであって、同図に示す駆動回路は、エネルギー回収部１０、サステイン駆動部２０、セットアップ信号印加部３０ｓｕ´、セットダウン信号印加部３０ｓｄ、スキャンバイアス信号印加部４０ｓｂ、スキャンパルス印加部４０ｓｐ及びスキャンＩＣ（ＩＣ）を備えてなる。
【００６０】
同図に示す駆動回路の構成要素のうち、図４に示す駆動回路と同一のものに対する説明は省略する。
【００６１】
同図に示すように、リセット区間においてセットアップ信号が第１ノードｎ１を経由せずにパネルキャパシタＣｐに直接印加されるように、セットアップ信号印加部３０ｓｕ´に備えられたセットアップスイッチＱ３は、スキャンＩＣ（ＩＣ）と直接接続することができる。
【００６２】
すなわち、図４に示す駆動回路に対する第１実施の形態では、セットアップ信号がセットアップ電圧源Ｖｓｕ、セットアップスイッチＱ３、第１ノードｎ１、第２経路遮断用スイッチＱ１０及びスキャンＩＣ（ＩＣ）に続く電流パスを介してパネルキャパシタＣｐに印加されたが、同図に示す第２実施の形態では、セットアップ信号がセットアップ電圧源Ｖｓｕ、セットアップスイッチＱ３及びスキャンＩＣ（ＩＣ）に続く電流パスを介してパネルキャパシタＣｐに印加される。
【００６３】
同図に示す第２実施の形態では、サステイン区間が終了する時点で第１ノードｎ１にはＶｓｕｓ／２の電圧が印加され、セットアップ区間が開始する時点でも第１ノードｎ１に印加される電圧は変動がないことから、セットアップ信号印加部３０ｓｕ´によりパネルキャパシタＣｐに印加される電圧が上昇する。
【００６４】
同図に示すように、セットアップ信号印加部３０ｓｕ´がスキャンＩＣ（ＩＣ）に直接接続することにより、セットアップ信号がサステイン駆動部２０側に印加されることを遮断するための図４の第１経路遮断用素子Ｑ１１が省略できる。それにより、第１ノードｎ１がサステイン駆動部２０と直接接続する。
【００６５】
図６は、プラズマディスプレイパネルの駆動信号の波形に対する第１実施の形態をタイミング図にて示すものである。
【００６６】
同図に示すように、セットアップ区間中にスキャンスイッチＱ５の一方は、Ｖｓｕｓ／２電圧を維持（２）する第１ノードｎ１と接続し、スキャンスイッチＱ５の他方は、セットアップ電圧源Ｖｓｕまで上昇（１）するパネルキャパシタＣｐと接続して、スキャンスイッチＱ５の両端にかかる最大電圧は、Ｖｓｕ−Ｖｓｕｓ／２となる。したがって、セットアップ区間においてスキャンスイッチＱ５の両方にかかる電圧が、従来の駆動回路に比べて減少する。
【００６７】
図７は、本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第３の実施の形態を回路図にて示すものであって、同図に示す駆動回路は、エネルギー回収部１０、サステイン駆動部２０、セットアップ信号印加部３０ｓｕ´、セットダウン信号印加部３０ｓｄ、スキャンバイアス信号印加部４０ｓｂ、スキャンパルス印加部４０ｓｐ及びスキャンＩＣ（ＩＣ）を備えてなる。
【００６８】
同図に示す駆動回路の構成要素のうち、図４に示す駆動回路と同一のものに対する説明は省略する。
【００６９】
セットアップ信号印加部３０ｓｕ´は、セットアップ電圧源ＶｓｕとスキャンＩＣ（ＩＣ）との間に接続されたセットアップスイッチＱ３がターンオンし、セットアップ電圧まで上昇するランプ形態のセットアップ信号をパネルキャパシタＣｐに直接印加する。セットアップスイッチＱ３の制御端には、前記ランプ波形の傾き調整のための可変抵抗ＶＲ１が接続されている。
【００７０】
同図に示すように、セットアップ信号が第１ノードｎ１を経由せずに直接パネルキャパシタＣｐに印加されることから、第１ノードｎ１の電流パスを遮断するための図４に示すような経路遮断用スイッチＱ１１が省略できる。
【００７１】
スキャンＩＣ（ＩＣ）とスキャン電圧源−Ｖｙとの間に接続されたセットダウンスイッチＱ４がターンオンし、セットダウン信号印加部３０ｓｄは、スキャン電圧−Ｖｙまで下降するランプ形態のセットダウン信号をパネルキャパシタＣｐに印加する。セットダウンスイッチＱ４の制御端には、前記ランプ波形の傾き調整のための可変抵抗ＶＲ２が接続されている。
【００７２】
スキャンバイアス信号印加部４０ｓｂは、パネルキャパシタＣｐにスキャンバイアス電圧を印加するためのスキャンスイッチＱ５を備え、スキャンスイッチＱ５は、第１ノードｎ１を介してスキャンバイアス電圧源として共用される最低サステイン電圧源−Ｖｓｕｓ／２と接続する。
【００７３】
スキャンパルス印加部４０ｓｐは、スキャンＩＣ（ＩＣ）とスキャン電圧源−Ｖｙとの間に接続するスキャンパルススイッチＱ６を備え、スキャンパルススイッチＱ６がターンオンすることによって、スキャンバイアス電圧−Ｖｓｕｓ／２からスキャン電圧源−Ｖｙまで下降するスキャンパルスがパネルキャパシタＣｐに印加される。
【００７４】
同図に示すように、サステイン区間において、最低サステイン電圧−Ｖｓｕｓ／２は、第２スイッチＱ２、第１ノードｎ１、スキャンスイッチＱ５及びスキャンアップスイッチＱ７を介してパネルキャパシタＣｐに印加（ｂ’）され、最高サステイン電圧Ｖｓｕｓ／２は、第１スイッチＱ１、第１ノードｎ１、第２経路遮断用スイッチＱ１０及びスキャンダウンスイッチＱ８を介してパネルキャパシタＣｐに印加（ａ’）される。
【００７５】
図８Ａ、図８Ｂ及び図８Ｃは、プラズマディスプレイパネルの駆動信号の波形に対する第２〜第４の実施の形態をタイミング図にて示すものである。
【００７６】
図８Ａに示すように、リセット区間Ｒは、以前のサステイン放電により形成された壁電荷状態を消去し、各セルの状態を初期化させる区間であり、上昇するセットアップ信号が供給されるセットアップ区間ＳＵと、下降するセットダウン信号が供給されるセットダウン区間ＳＤとに区分される。
【００７７】
セットアップ信号は、セットアップ電圧源ＶｓｕからセットアップスイッチＱ３及びスキャンアップスイッチＱ７を介して供給され、セットダウン信号は、スキャン電圧源−ＶｙからセットダウンスイッチＱ４及びスキャンダウンスイッチＱ８を経て供給される。
【００７８】
アドレス区間Ａは、放電しようとするセルを選択する区間であって、スキャンバイアス電圧は、スキャンバイアス電圧源−Ｖｓｕｓ／２から第２スイッチＱ２、第１ノードｎ１、スキャンスイッチＱ５及びスキャンアップスイッチＱ７を介してパネルキャパシタＣｐに印加され、データパルスと同期される瞬間にスキャン電圧源−ＶｙからスキャンパルススイッチＱ６及びスキャンダウンスイッチＱ８を介してパネルキャパシタＣｐに印加されることによりアドレス放電が発生する。
【００７９】
サステイン区間Ｓは、スキャン電極及びサステイン電極にサステイン信号を交互に印加する区間であって、最高サステイン電圧は、最高サステイン電圧源Ｖｓｕｓ／２から第１スイッチＱ１、第１ノードｎ１及び第２経路遮断用素子Ｑ１０及びスキャンダウンスイッチＱ８を介してパネルキャパシタＣｐに印加され、最低サステイン電圧は、最低サステイン電圧源−Ｖｓｕｓ／２から第２スイッチＱ２、第１ノードｎ１、スキャンスイッチＱ５及びスキャンアップスイッチＱ７を介してパネルキャパシタＣｐに印加されて、サステイン放電が発生する。
【００８０】
図８Ｂ及び図８Ｃは、スキャンスイッチＱ５及び第２経路遮断用素子Ｑ１０の両方にかかる電圧を示すものであって、従来の駆動回路に比べて両方の電圧が減少する。
【００８１】
図８Ｂに示すように、スキャンスイッチＱ５の耐圧が上昇していたセットアップ区間ＳＵ中には、セットアップ信号がセットアップ電圧源Ｖｓｕ、セットアップスイッチＱ３及びスキャンＩＣ（ＩＣ）を介してパネルキャパシタＣｐに直接印加され、第１ノードｎ１の電圧は、セットアップ区間の間に維持されることから、スキャンスイッチＱ５の両方にかかる最大電圧は、Ｖｓｕ−Ｖｓｕｓ／２となる。
【００８２】
また、図８Ｃに示すように、第１経路遮断用素子Ｑ１０の耐圧が上昇していたサステイン区間において、最低サステイン電圧の印加経路が第１ノードｎ１及びスキャンスイッチＱ５を介して形成されることにより、第１経路遮断用素子Ｑ１０に流れていた共振電流及び放電電流が半分に減少し、第１経路遮断用素子Ｑ１０の両方にかかる最大電圧はＶｓｕｓ／２となる。
【００８３】
図９は、プラズマディスプレイパネルの駆動信号の波形に対する第５の実施の形態をタイミング図にて示すものである。
【００８４】
同図に示すような駆動信号を生成するためには、各区間において駆動信号（Ｙ，ＺまたはＸ）の該当電位を生成するための直流／直流変換器が求められる。例えば、信号Ｙの場合、リセット期間において用いられる上昇ランプパルス電圧Ｖ１を生成し、アドレス期間で用いられるスキャンバイアス電圧Ｖ３と負極性スキャン電圧（または下降ランプパルス電圧）Ｖ５を生成するための直流／直流変換器が求められる。また、サステイン期間において用いられる最高サステイン電圧Ｖ２と最低サステイン電圧Ｖ４を生成するために、直流／直流変換器が求められる。ここで、一般に最高サステイン電圧Ｖ２は、サステイン電圧Ｖｓｕｓに相当し、最低サステイン電圧Ｖ４は、基準電位Ｖｒｅｆであり得る。または、本発明に係るプラズマディスプレイ装置は、ハーフサステインモードで駆動でき、その場合、最高サステイン電圧Ｖ２はＶｓｕｓ／２、最低サステイン電圧Ｖ４は−Ｖｓｕｓ／２になることができる。
【００８５】
このように、各期間で要求する電位が全て異なるため、所定レベルを有する直流電圧から該当するレベルを有する他の直流電圧に変換するための直流／直流変換器が求められる。
【００８６】
また、負極性スキャン電圧Ｖ５とスキャンバイアス電圧Ｖ３との間には、一定の電圧差（ΔＶ）が要求されるため、負極性スキャン電圧Ｖ５が変わることにより、スキャンバイアス電圧Ｖ３のレベルが変わることが要求される。
【００８７】
図１０は、本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第４の実施の形態を回路図にて示すものであって、同図に示す駆動回路は、サステイン信号印加部１１０、セットアップ信号印加部１１２、充電部１１４、スキャンバイアス信号印加部１１６、セットダウン信号印加部１１８、スキャンＩＣ１２０及び経路遮断用スイッチＰＡＳＳ＿ＢＯＴＴＯＭ、ＰＡＳＳ＿ＴＯＰを備えて構成される。図１０に示す駆動回路の構成要素のうち、図４に示す駆動回路と同一のものに対する説明は省略する。
【００８８】
同図に示すように、サステイン信号印加部１１０は、エネルギー回収部及びサステイン駆動部を備える。充電部１１４は、スキャンスイッチＳＣＡＮ、キャパシタＣ２及びダイオードＤ４を備える。ダイオードＤ４は、キャパシタＣ２と基準電位との間に設けられる正極及び負極を有する。
【００８９】
図１１は、図１０に示す駆動回路のサステイン区間における電流パスを示すものであって、サステイン区間において充電部１１４は、パネルキャパシタＣｐに印加される最高サステイン電圧＋Ｖｓｕｓ／２を充電する。
【００９０】
すなわち、サステイン区間において、サスアップスイッチＳＵＳ＿ＵＰ、第１経路遮断用スイッチＰＡＳＳ＿ＢＯＴＴＯＭ及びスキャンスイッチＳＣＡＮがターンオンし、サスダウンスイッチＳＵＳ＿ＤＯＷＮ、第２経路遮断用スイッチＰＡＳＳ＿ＴＯＰは、ターンオフする。それにより、前記スイッチＳＵＳ＿ＵＰ、ＰＡＳＳ＿ＢＯＴＴＯＭ及びＳＣＡＮを経て、キャパシタＣ２とダイオードＤ４を経て基準電位に続く電流経路が矢印方向１３０に形成され、サステインアップ電圧＋Ｖｓｕｓ／２がキャパシタＣ２に充電できる。
【００９１】
図１２は、図１０に示す駆動回路のアドレス区間における電流パスを示すものであり、図１３は、プラズマディスプレイパネルの駆動信号の波形に対する第６の実施の形態を示すタイミング図である。
【００９２】
図１２及び図１３に示すように、スキャンバイアス信号印加部１１６は、セットダウン電圧Ｖ＿ｙよりサステインアップ電圧＋Ｖｓ／２のレベルと同じ分だけ高いレベルを有する電圧を、アドレス区間において、スキャンバイアス電圧ＶｓｃｂでパネルキャパシタＣｐに印加する。
【００９３】
スキャンバイアス信号印加部１１６は、第１，２スイッチＳ１及びＳ２と、ダイオードＤ５とを備える。第１，２スイッチＳ１及びＳ２は、セットダウン電圧源Ｖ＿ｙと充電部１１４との間に接続し、アドレス区間においてターンオンする。ダイオードＤ５は、キャパシタＣ２とスキャンスイッチＳＣＡＮとの接点とスキャンＩＣ１２０のスキャンアップスイッチＳ３にそれぞれ接続する正極及び負極を有する。
【００９４】
アドレス区間において、第１，２スイッチＳ１，Ｓ２、スキャンアップスイッチＳ３がターンオンし、セットダウンスイッチＳＥＴ＿ＤＮ、第２経路遮断用スイッチＰＡＳＳ＿ＴＯＰ及びスキャンダウンスイッチＳ４は、ターンオフする。それにより、第１，２スイッチＳ１，Ｓ２、キャパシタＣ２、ダイオードＤ５及びスキャンアップスイッチＳ３を経て、パネルキャパシタＣｐに続く電流パス１３０が形成される。
【００９５】
キャパシタＣ２に充電された電圧＋Ｖｓｕｓ／２が、第１スイッチＳ１のターンオンにより放電を始め、図１３に示すように、スキャンバイアス電圧がセットダウン電圧Ｖ＿ｙより高い電圧にフローティング（ｆｌｏａｔｉｎｇ）される。同図に示すように、スキャンバイアス電圧Ｖｓｃｂ及びセットダウン電圧Ｖ＿ｙは、ΔＶ間の電圧差が維持される。
【００９６】
図１０に示すように、本発明に係るプラズマディスプレイ装置の駆動回路は、スキャン電圧源Ｖｓｃを別に備えず、スキャンスイッチＳＣＡＮを第１経路遮断用スイッチＰＡＳＳ＿ＢＯＴＴＯＭに接続し、充電部１１４を用意することによって、別の直流／直流変換器がなくてもスキャンバイアス電圧Ｖｓｃｂを生成できる。
【００９７】
図１４は、本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第５の実施の形態を回路図にて示すものであって、サステイン電圧Ｖｓｕｓを１００Ｖと仮定したものである。
【００９８】
図１５は、プラズマディスプレイパネルの駆動信号の波形に対する第７の実施の形態をタイミング図にて示すものであって、図１４に示す駆動回路によりパネルキャパシタＣｐに印加される駆動信号の波形を示すものである。同図に示すように、スキャンバイアス電圧Ｖｓｃｂ５０がセットダウン電圧Ｖ＿ｙに比べてΔＶ分フローティングされていることが分かる。
【００９９】
上記のように構成される本発明のプラズマディスプレイ装置は、スキャンバイアス信号を印加するスキャンスイッチの回路結線及びセットアップ信号を印加するセットアップスイッチの回路結線を転換し、セットアップ区間中にスキャンスイッチの両方にかかる電圧を減少させてスイッチ素子の耐久性を向上させ、耐圧の少ないスイッチ素子を採択できることから、製造費用を低減することができるという効果がある。
【０１００】
また、アドレス期間においてスキャンバイアス電圧Ｖｓｃｂを生成するために必要な直流電源Ｖｓｃを除去して回路の費用を減少させることができ、スキャンバイアス電圧を特定電位（−Ｖｓｕｓ／２またはＧＮＤ）のみで維持する従来のＰＤＰの駆動装置とは異なり、スキャンバイアス電圧Ｖｓｃｂをセットダウン電圧Ｖ＿ｙに対して特定の電圧（ΔＶ）に維持することができることから、波形の自由度が高くて実際駆動条件にともなう波形の自由度を向上させることができるという効果を有する。
【０１０１】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【０１０２】
【図１】プラズマディスプレイパネル構造に対する一実施の形態を示す斜視図である。
【図２】プラズマディスプレイパネルの電極配置に対する一実施の形態を示す図である。
【図３】プラズマディスプレイ装置における画像の１フレームが複数のサブフィールドに時分割駆動される方法に対する一実施の形態を示す図である。
【図４】本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第１実施の形態を示す回路図である。
【図５】本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第２実施の形態を示す回路図である。
【図６】プラズマディスプレイパネルの駆動信号の波形に対する第１実施の形態を示すタイミング図である。
【図７】本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第３の実施の形態を示す回路図である。
【図８Ａ】プラズマディスプレイパネルの駆動信号の波形に対する第２の実施の形態を示すタイミング図である。
【図８Ｂ】プラズマディスプレイパネルの駆動信号の波形に対する第３の実施の形態を示すタイミング図である。
【図８Ｃ】プラズマディスプレイパネルの駆動信号の波形に対する第４の実施の形態を示すタイミング図である。
【図９】プラズマディスプレイパネルの駆動信号の波形に対する第５の実施の形態を示すタイミング図である。
【図１０】本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第４の実施の形態を示す回路図である。
【図１１】図１０に示す駆動回路の電流パスを示す回路図である。
【図１２】図１０に示す駆動回路の電流パスを示す回路図である。
【図１３】プラズマディスプレイパネルの駆動信号の波形に対する第６の実施の形態を示すタイミング図である。
【図１４】本発明に係るプラズマディスプレイ装置に備えられる駆動回路に対する第５の実施の形態を示す回路図である。
【図１５】プラズマディスプレイパネルの駆動信号の波形に対する第７の実施の形態を示すタイミング図である。
【図１】
2007058225.tif 000003
【図２】
2007058225.tif 000004
【図３】
2007058225.tif 000005
【図４】
2007058225.tif 000006
【図５】
2007058225.tif 000007
【図６】
2007058225.tif 000008
【図７】
2007058225.tif 000009
【図８Ａ】
2007058225.tif 000010
【図８Ｂ】
2007058225.tif 000011
【図８Ｃ】
2007058225.tif 000012
【図９】
2007058225.tif 000013
【図１０】
2007058225.tif 000014
【図１１】
2007058225.tif 000015
【図１２】
2007058225.tif 000016
【図１３】
2007058225.tif 000017
【図１４】
2007058225.tif 000018
【図１５】
2007058225.tif 000019