(57)【要約】【課題】従来発生していたｄｖ／ｄｔ貫通電流および過電流による電力損失を抑止することができるゲート駆動装置を提供する。【解決手段】第１パワーＭＯＳトランジスタ１を遮断する遮断回路２４において、ゲート電荷を放電する電流が異なる２つの遮断回路を備え、第１パワーＭＯＳトランジスタ１が遮断状態で第２パワーＭＯＳトランジスタ２が遮断から導通状態となると同時に、第１パワーＭＯＳトランジスタ１を、ゲート電荷を放電する電流が大きい遮断回路により完全に遮断する。【選択図】図１
2007235280.tif 000002
【特許請求の範囲】
【請求項１】
負荷への電力供給を制御するために電源間に直列接続された第１パワーＭＯＳトランジスタおよび第２パワーＭＯＳトランジスタのゲートを駆動するゲート駆動装置において、
前記第１パワーＭＯＳトランジスタのゲートに接続されて第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを導通または遮断させる第１ゲート駆動回路と、
前記第２パワーＭＯＳトランジスタのゲートに接続されて第２駆動信号に基づいて前記第２パワーＭＯＳトランジスタを導通または遮断させる第２ゲート駆動回路と、
前記第２駆動信号に基づいて前記第１ゲート駆動回路による前記第１パワーＭＯＳトランジスタの遮断を制御する遮断制御回路とを備え、
前記第１ゲート駆動回路は、
前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを導通させる導通回路と、
第１遮断回路および第２遮断回路と前記第１遮断回路および前記第２遮断回路の選択を切り換えるセレクタ回路とからなり前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを遮断させる遮断回路とを有し、
前記遮断制御回路を、
前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタが遮断状態で前記第２パワーＭＯＳトランジスタが遮断から導通する前後の任意期間は、前記第２駆動信号に基づいて前記セレクタ回路により前記第１遮断回路を選択し、
前記任意期間以外は、前記第２駆動信号に基づいて前記セレクタ回路により前記第２遮断回路を選択し、
選択された一方の遮断回路により前記第１パワーＭＯＳトランジスタを遮断するように、
制御するよう構成した
ことを特徴とするゲート駆動装置。
【請求項２】
請求項１記載のゲート駆動装置において、
前記遮断制御回路を、
前記セレクタ回路による前記第１遮断回路および前記第２遮断回路に対する選択を、
前記第２駆動信号に基づく前記第２パワーＭＯＳトランジスタのゲート電位の状態に従って、
制御するよう構成した
ことを特徴とするゲート駆動装置。
【請求項３】
請求項１記載のゲート駆動装置において、
前記遮断制御回路を、
前記セレクタ回路による前記第１遮断回路および前記第２遮断回路に対する選択を、
前記第２駆動信号に基づく前記第１パワーＭＯＳトランジスタと前記第２パワーＭＯＳトランジスタの接続点電位の状態に従って、
制御するよう構成した
ことを特徴とするゲート駆動装置。
【請求項４】
請求項１から請求項３のいずれかに記載のゲート駆動装置において、
前記第１遮断回路および前記第２遮断回路を電流源により構成した
ことを特徴とするゲート駆動装置。
【請求項５】
請求項１から請求項４のいずれかに記載のゲート駆動装置において、
ゲート電荷の放電電流が前記第２遮断回路より前記第１遮断回路の方が大きい
ことを特徴とするゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ負荷への電力供給を制御するパワーＭＯＳトランジスタを駆動するゲート駆動装置に関するものである。
【背景技術】
【０００２】
従来から様々な分野で使用されるモータ駆動装置は、望まれる特長の１つとして省電力化があげられ、それを実現するため一般的にＰＷＭ駆動方式が用いられている。ＰＷＭ駆動方式は、モータの巻線に繋がる上側と下側のパワーＭＯＳトランジスタを導通又は遮断させ、これら導通と遮断のデューティ（Ｄｕｔｙ）比を変化させることでモータ巻線にかかる電力を制御する方式である。
【０００３】
このようなＰＷＭ駆動方式を採用した場合、パワーＭＯＳトランジスタはゲート駆動装置により導通又は遮断を繰返す。ＰＷＭ駆動の際の導通又は遮断のスイッチングスピードを遅くする場合、パワーＭＯＳトランジスタの電力損失が大きくなり発熱し、更には破壊する場合もあるため、スイッチングスピードはある程度早くしなければならない。
【０００４】
しかしスイッチングスピードを早くした場合には、パワーＭＯＳトランジスタのドレイン・ゲート間とゲート・ソース間の寄生容量に起因して発生する貫通（以下で詳細を説明する）電流発生の弊害がある。
【０００５】
以上のような従来のゲート駆動装置について、図面を参照しながら以下に説明する。
図７は従来のゲート駆動装置の一構成例を示す回路ブロック図である。図７のゲート駆動装置１３において、電源間に直列に第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が接続され、第１パワーＭＯＳトランジスタ１のゲート３は、第１駆動信号Ｃ１により制御される第１ゲート駆動回路４が接続され、第２パワーＭＯＳトランジスタ２のゲート５は、第２駆動信号Ｃ２により制御される第２ゲート駆動回路６が接続される。モータ駆動負荷７は第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２の接続点８に接続されている。ここで第１駆動信号Ｃ１と第２駆動信号Ｃ２は、それぞれハイレベル（以下、Ｈとする）とロウレベル（以下、Ｌとする）を繰返す信号である。
【０００６】
第１ゲート駆動回路４はＰｃｈ  ＭＯＳトランジスタ９と抵抗１０により構成される。Ｐｃｈ  ＭＯＳトランジスタ９は、第１駆動信号Ｃ１の反転信号によりゲートを駆動し、ドレインとソースが、それぞれ電源ＶＣＣ（１１）より高電圧の電源ＶＰＵＭＰ（１２）と第１パワーＭＯＳトランジスタ１のゲート間に接続されている。また抵抗１０は第１パワーＭＯＳトランジスタ１のゲート・ソース間に接続されている。
【０００７】
以上の通り構成されるゲート駆動装置１３について、その動作を以下に説明する。
まず第１パワーＭＯＳトランジスタ１の導通及び遮断制御について説明する。
第１パワーＭＯＳトランジスタ１を遮断から導通状態とする場合は、第１駆動信号Ｃ１をＬからＨとする。第１駆動信号Ｃ１の反転信号であるＬがＰｃｈ  ＭＯＳトランジスタ９のゲートに入力されＰｃｈ  ＭＯＳトランジスタ９をオンさせることで、第１パワーＭＯＳトランジスタ１のゲートを電源ＶＰＵＭＰ（１２）にショートさせ、第１パワーＭＯＳトランジスタ１を導通状態とする。
【０００８】
一方、第１パワーＭＯＳトランジスタ１を導通から遮断状態とする場合は、第１駆動信号Ｃ１をＨからＬとする。第１駆動信号Ｃ１の反転信号であるＨ電圧がＰｃｈ  ＭＯＳトランジスタ９のゲート電圧に入力されＰｃｈ  ＭＯＳトランジスタ９をオフさせる。このとき第１パワーＭＯＳトランジスタ１は、抵抗１０によりゲート・ソース電荷を引抜き遮断状態となる。
【０００９】
次に第２パワーＭＯＳトランジスタ２を導通から遮断状態とする場合は、第２駆動信号Ｃ２をＨからＬとすることで、第２ゲート駆動回路６により第２パワーＭＯＳトランジスタ２のゲート電圧を下降させ遮断する。遮断から導通状態とする場合は、第２駆動信号Ｃ２をＬからＨとすることで、第２ゲート駆動回路６により第２パワーＭＯＳトランジスタ２のゲート電圧を上昇させ導通させる。
【００１０】
以上の回路構成において、第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が遮断状態で図７のＡ方向に回生電流が流れる状態から、第２パワーＭＯＳトランジスタ２を遮断から導通状態とし、図７のＢ方向に駆動電流が流れる場合の動作について図８を用いて説明する。
【００１１】
図８は従来例のゲート駆動装置における動作を示すタイミングチャートである。図７のＡ方向に回生電流を流す場合、第１駆動信号Ｃ１と第２駆動信号Ｃ２をＬとし、第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２を遮断状態とする。このとき接続点８は電源ＶＣＣ（１１）＋ダイオードＤ１の導通電圧ＶＤ１まで電位が上昇する（時間Ｔ１）。
【００１２】
次に第２駆動信号Ｃ２をＬからＨとし（時間Ｔ２）、第２ゲート駆動回路６により第２パワーＭＯＳトランジスタ２が遮断から導通状態（時間Ｔ３）となると、やがて第２パワーＭＯＳトランジスタ２のドレイン電圧すなわち接続点８の電圧が接地ＧＮＤ（１４）に向かって下降し始め、同時に図７のＢ方向に駆動電流が流れる。
【００１３】
その際、第１パワーＭＯＳトランジスタ１のゲート・ソース電位は、ドレイン・ゲート間の寄生容量１５とゲート・ソース間の抵抗１０及び寄生容量１６により上昇し（時間Ｔ４）、第１パワーＭＯＳトランジスタ１のゲート・ソース電圧が閾値Ｖｔ以上となると、第１パワーＭＯＳトランジスタ１は導通し、このとき第２パワーＭＯＳトランジスタ２も導通しているため、貫通（以下ｄｖ／ｄｔ貫通とする）電流が発生しパワーＭＯＳトランジスタの破壊や貫通電流によるノイズで誤動作が発生する問題点があった。
【００１４】
この問題点を防止するためのゲート駆動装置として、図９に示すゲート駆動装置１７（例えば、特許文献１を参照）が知られている。
上記のゲート駆動装置について、図面を参照しながら以下に説明する。
【００１５】
図９は従来のゲート駆動装置の他の構成例を示す回路ブロック図である。前述の従来例の回路からは、図９のゲート駆動装置１７に示すように、第１ゲート駆動回路１８に、第２駆動信号Ｃ２により制御される遮断回路１９を接続した点と、第１パワーＭＯＳトランジスタ１のゲート・ソース間にダイオードＤ３を接続した点が追加されている。
【００１６】
具体的には、ダイオードＤ３は第１パワーＭＯＳトランジスタ１のゲート・ソース間に接続され、ダイオードＤ３のカソード側が第１パワーＭＯＳトランジスタ１のゲート３に接続され、第１パワーＭＯＳトランジスタ１のゲート・ソース間の耐圧超えを防止している。また遮断回路１９は、Ｎｃｈ  ＭＯＳトランジスタ２０により構成され、ゲートは第２駆動信号Ｃ２に接続され、ドレイン・ソースは、それぞれ第１パワーＭＯＳトランジスタ１のゲート３及び接地ＧＮＤ（１４）間に接続されている。
【００１７】
以上の通り構成されるゲート駆動装置１７の動作について説明するが、第２パワーＭＯＳトランジスタ２の導通と遮断及び第１パワーＭＯＳトランジスタ１の導通については、前述の従来例と同様のため省略する。
【００１８】
第１パワーＭＯＳトランジスタ１の遮断については、第１駆動信号Ｃ１をＬとし、このとき第２駆動信号Ｃ２がＨであれば遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオンするため、第１パワーＭＯＳトランジスタ１のゲート３を接地に対して短絡させる。また第１駆動信号Ｃ１をＬとし、このとき第２駆動信号Ｃ２がＬであれば遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０はオフのため、従来例通り抵抗１０により第１パワーＭＯＳトランジスタ１のゲート・ソース電荷を引抜き遮断させる。
【００１９】
上記のような構成において、従来例でｄｖ／ｄｔ貫通状態が発生していた第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が遮断状態で図９のＡ方向に回生電流が流れる状態から、第２パワーＭＯＳトランジスタ２を遮断から導通状態とし図９のＢ方向に駆動電流が流れる場合について説明する。
【００２０】
図９のＡ方向に回生電流を流す場合については、前述の従来例と同様で、第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２を遮断状態とさせる。このとき接続点８は電源ＶＣＣ（１１）＋ダイオードＤ１の導通電圧ＶＤ１まで電位が上昇する。
【００２１】
次に第２駆動信号Ｃ２をＬからＨとすることで、第２ゲート駆動回路６により第２パワーＭＯＳトランジスタ２が遮断から導通状態となると、図９のＢ方向に駆動電流が流れ始める。このとき第２パワーＭＯＳトランジスタ２の導通に伴い、接続点８の電圧が接地ＧＮＤ（１４）まで下降し始める。
【００２２】
このとき従来例では、第１パワーＭＯＳトランジスタ１のゲート・ソース電圧上昇によるｄｖ／ｄｔ貫通が発生していたが、本構成については第２駆動信号Ｃ２がＬからＨとなると、遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオンし、第１パワーＭＯＳトランジスタ１のゲート３を接地ＧＮＤ（１４）に対して短絡することで、第１パワーＭＯＳトランジスタ１のゲート電荷を放電し、ゲート・ソース電圧の上昇を防ぎ、ｄｖ／ｄｔ貫通の発生を防止している。
【特許文献１】特開平３−１１９９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら上記のような従来のゲート駆動装置１７では、第２駆動信号Ｃ２をＬからＨとし、第２パワーＭＯＳトランジスタ２が実際に遮断から導通状態となるタイミングと、遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオンするタイミングとが、同時にならずタイミング関係は前後する。
【００２４】
例えば、図１０の通り、遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオフからオンとなるタイミングが、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングより早くなる場合を説明する。遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオフからオンになるとき（時間Ｔ５）、第２パワーＭＯＳトランジスタ２はまだ遮断状態のため、図のＡ方向に回生電流が流れ続け、接続点８の電位は電源ＶＣＣ（１１）＋ダイオードＤ１導通電圧ＶＤ１を維持する。
【００２５】
その際、第１パワーＭＯＳトランジスタ１のゲートが、遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０により接地に対して短絡されるため、接続点８からダイオードＤ３を介して接地ＧＮＤ（１４）の経路で大電流（Ｎｃｈ  ＭＯＳトランジスタ２０の電流能力分の電流）が流れ、さらにこの大電流は、第２パワーＭＯＳトランジスタ２が導通状態（時間Ｔ６）となり、接続点８の電位が下降してダイオードＤ３の導通電圧ＶＤ３となるまで流れ続ける（時間Ｔ７）ことになり、この大電流により多大な電力損失となる問題がある。
【００２６】
一方で、図１１の通り、遮断回路１９のＮｃｈ  ＭＯＳトランジスタ２０がオフからオンとなるタイミングが、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングより遅くなる場合を説明する。第２パワーＭＯＳトランジスタ２が遮断から導通状態となるとき（時間Ｔ８）遮断回路１９はまだオフのため、第２パワーＭＯＳトランジスタ２の導通により接続点８の電圧が下降すると、前述の従来例と同様に、第１パワーＭＯＳトランジスタ１のゲート電位が、ドレイン・ゲート間の寄生容量１５とゲート・ソース間の抵抗１０及び寄生容量１６により上昇し（時間Ｔ９）、第１パワーＭＯＳトランジスタ１でｄｖ／ｄｔ貫通が発生し、その貫通電流によっても電力損失となる問題がある。
【００２７】
本発明は、上記従来の問題点を解決するもので、従来発生していたｄｖ／ｄｔ貫通電流および過電流による電力損失を抑止することができるゲート駆動装置を提供する。
【課題を解決するための手段】
【００２８】
上記の課題を解決するために、第１の発明は、負荷への電力供給を制御するために電源間に直列接続された第１パワーＭＯＳトランジスタおよび第２パワーＭＯＳトランジスタのゲートを駆動するゲート駆動装置において、前記第１パワーＭＯＳトランジスタのゲートに接続されて第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを導通または遮断させる第１ゲート駆動回路と、前記第２パワーＭＯＳトランジスタのゲートに接続されて第２駆動信号に基づいて前記第２パワーＭＯＳトランジスタを導通または遮断させる第２ゲート駆動回路と、前記第２駆動信号に基づいて前記第１ゲート駆動回路による前記第１パワーＭＯＳトランジスタの遮断を制御する遮断制御回路とを備え、前記第１ゲート駆動回路は、前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを導通させる導通回路と、第１遮断回路および第２遮断回路と前記第１遮断回路および前記第２遮断回路の選択を切り換えるセレクタ回路とからなり前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタを遮断させる遮断回路とを有し、前記遮断制御回路を、前記第１駆動信号に基づいて前記第１パワーＭＯＳトランジスタが遮断状態で前記第２パワーＭＯＳトランジスタが遮断から導通する前後の任意期間は、前記第２駆動信号に基づいて前記セレクタ回路により前記第１遮断回路を選択し、前記任意期間以外は、前記第２駆動信号に基づいて前記セレクタ回路により前記第２遮断回路を選択し、選択された一方の遮断回路により前記第１パワーＭＯＳトランジスタを遮断するように、制御するよう構成したことを特徴とする。
【００２９】
また第２の発明は、第１の発明において、前記遮断制御回路を、前記セレクタ回路による前記第１遮断回路および前記第２遮断回路に対する選択を、前記第２駆動信号に基づく前記第２パワーＭＯＳトランジスタのゲート電位の状態に従って、制御するよう構成したことを特徴とする。
【００３０】
また第３の発明は、第１の発明において、前記遮断制御回路を、前記セレクタ回路による前記第１遮断回路および前記第２遮断回路に対する選択を、前記第２駆動信号に基づく前記第１パワーＭＯＳトランジスタと前記第２パワーＭＯＳトランジスタの接続点電位の状態に従って、制御するよう構成したことを特徴とする。
【００３１】
また第４の発明は、第１から第３のいずれかの発明において、前記第１遮断回路および前記第２遮断回路を電流源により構成したことを特徴とする。
また第５の発明は、第１から第４のいずれかの発明において、ゲート電荷の放電電流が前記第２遮断回路より前記第１遮断回路の方が大きいことを特徴とする。
【発明の効果】
【００３２】
以上のように本発明によれば、モータ負荷への電力供給を、電源間に接続された第１パワーＭＯＳトランジスタと第２パワーＭＯＳトランジスタの導通および遮断により制御する場合、第１パワーＭＯＳトランジスタが遮断状態で第２パワーＭＯＳトランジスタが遮断から導通状態となる際に、同時に、第１パワーＭＯＳトランジスタを完全に遮断状態にすることができる。
【００３３】
そのため、第１パワーＭＯＳトランジスタが遮断状態で第２パワーＭＯＳトランジスタが遮断から導通状態となる際の貫通電流の発生を低電力消費で防止することができ、従来発生していたｄｖ／ｄｔ貫通電流および過電流による電力損失を抑止することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態を示すゲート駆動装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１のゲート駆動装置を説明する。
【００３５】
図１は本実施の形態１のゲート駆動装置の一構成例を示す回路ブロック図である。図１のゲート駆動装置２１において、電源間に直列に第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が接続され、第１パワーＭＯＳトランジスタ１のゲート３は、第１駆動信号Ｃ１により制御される第１ゲート駆動回路２２が接続され、第２パワーＭＯＳトランジスタ２のゲート５は、第２駆動信号Ｃ２により制御される第２ゲート駆動回路６が接続される。モータ駆動負荷７は第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２の接続点８に接続されている。ここで第１駆動信号Ｃ１及び第２駆動信号Ｃ２は、それぞれハイレベル（以下、Ｈとする）とロウレベル（以下、Ｌとする）を繰返す信号である。
【００３６】
次に第２ゲート駆動回路６は従来例と同様で、第２駆動信号Ｃ２をＬとすることで、第２パワーＭＯＳトランジスタ２のゲート電圧を下降させ遮断させる。また第２駆動信号Ｃ２をＨとすることで、第２パワーＭＯＳトランジスタ２のゲート電圧を上昇させ導通させる。第１ゲート駆動回路２２は、第１パワーＭＯＳトランジスタ１を導通させる導通回路２３と遮断させる遮断回路２４により構成され、導通回路２３と遮断回路２４の出力は共通で、第１パワーＭＯＳトランジスタ１のゲート３に接続されている。
【００３７】
導通回路２３と遮断回路２４は、第１駆動信号Ｃ１がＨの場合は導通回路２３が動作し第１パワーＭＯＳトランジスタ１を導通させ、第１駆動信号Ｃ１がＬの場合は遮断回路２４が動作し第１パワーＭＯＳトランジスタ１を遮断させる。遮断回路２４は第１電流源２５と第２電流源２６とセレクタ回路２７により構成される。セレクタ回路２７の入力には第１電流源２５と第２電流源２６が接続され、遮断回路２４の動作時に、第１電流源２５又は第２電流源２６のどちらかを第１パワーＭＯＳトランジスタ１のゲート３に接続することで、ゲート電荷を放電し第１パワーＭＯＳトランジスタ１を遮断させる。ここで第１電流源２５は、第２電流源２６よりゲート電荷を放電する電流が大きいものとする。
【００３８】
セレクタ回路２７による第１電流源２５と第２電流源２６の切り換えは、遮断制御回路２８の出力２９により制御され、出力２９がＨの場合は第１電流源２５を選択し、出力２９がＬの場合は第２電流源２６を選択する。遮断制御回路２８はタイミング発生回路３０により構成され、入力には基準クロックＣＬＫと第２駆動信号Ｃ２が接続され、出力２９はセレクタ回路２７に接続される。タイミング発生回路３０は、第２駆動信号Ｃ２がＬからＨに切り換わる際にＨのパルスを出力する。
【００３９】
具体的には、第２駆動信号Ｃ２がＬからＨに切り換わり、時間ｔ１後にタイミング発生回路３０の出力２９をＬからＨに切り換え、Ｈのパルス時間ｔ２を経て再び出力２９をＬとする。時間ｔ１と時間ｔ２は、図示しないがカウンタやシフトレジスタ等により決められ、基準クロックＣＬＫの任意クロック数倍で決めることができる。
【００４０】
次に、上記のように構成された本実施の形態１のゲート駆動装置２１において、従来例でｄｖ／ｄｔ貫通および過電流による電力損失が発生していた第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が遮断状態で、図１のＡ方向に回生電流が流れる状態から、第２パワーＭＯＳトランジスタ２を遮断から導通状態として図１のＢ方向に駆動電流が流れる場合の動作について、図２を用いて説明する。
【００４１】
図２は本実施の形態１のゲート駆動装置における動作を示すタイミングチャートである。図１のＡ方向に回生電流が流れる場合については、従来例と同様で、第１駆動信号Ｃ１と第２駆動信号Ｃ２を共にＬとし第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２を遮断状態とするが、その際、接続点８は電源ＶＣＣ（１１）＋ダイオードＤ１の導通電圧ＶＤ１まで電位が上昇する。このときタイミング発生回路３０は第２駆動信号Ｃ２がＬのため出力２９はＬとなる。そのためセレクタ回路２７は第２電流源２６を選択して第１パワーＭＯＳトランジスタ１を遮断状態とする。
【００４２】
次に第２駆動信号Ｃ２をＬからＨとする（時間Ｔ１０）と、時間ｔ１後にタイミング発生回路３０の出力２９がＨ（時間Ｔ１１）となるため、セレクタ回路２７は電流源を第２電流源２６から第１電流源２５に切り換える。ここで時間ｔ１の設定を第２駆動信号がＬからＨに切り換わってから第２パワーＭＯＳトランジスタ２が遮断から導通状態となるまでの時間とすると、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングと同時に、遮断回路２４の出力を第２電流源２６から第１電流源２５に切り換えることができる。
【００４３】
さらに第２パワーＭＯＳトランジスタ２が導通状態となると、第１パワーＭＯＳトランジスタ１のソース電圧すなわち接続点８の電圧が接地ＧＮＤ（１４）に向かって急速に下降し始め、同時に図１のＢ方向に駆動電流が流れ始める。ここで時間ｔ２の設定を、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングから、第２パワーＭＯＳトランジスタ２のドレイン電圧（接続点８）が接地ＧＮＤ（１４）になる（時間Ｔ１２）までの時間とする。これにより接続点８の電圧が急速に下降している期間は、放電電流の大きい第１電流源２５により、第１パワーＭＯＳトランジスタ１を遮断させることができる。
【００４４】
従来例では、第１電流源２５に相当するｄｖ／ｄｔ貫通を防止する遮断回路の動作タイミングが、第２パワーＭＯＳトランジスタ２の遮断から導通状態となるタイミングに対して前後してしまうため、ｄｖ／ｄｔ貫通又は遮断回路による過電流で電力損失を引き起こしていた。
【００４５】
これに対し、本実施の形態によれば、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングと、遮断回路２４を第２電流源２６から第１電流源２５に切り換えるタイミングを、タイミング発生回路３０により合わせ、また接続点８の電圧が急峻に下降している期間は放電電流の大きい第１電流源２５により第１パワーＭＯＳトランジスタ１を完全に遮断させているため、従来発生していたｄｖ／ｄｔ貫通および過電流による電力損失を防ぐことができる。
（実施の形態２）
本発明の実施の形態２のゲート駆動装置を説明する。
【００４６】
図３は本実施の形態２のゲート駆動装置の一構成例を示す回路ブロック図である。実施の形態１では、遮断制御回路２８をタイミング発生回路３０により構成して、タイミング発生回路３０からの出力２９に基づいてセレクタ回路２７により第１電流源２５と第２電流源２６とを切り換えていたが、図３に示すように、本実施の形態２のゲート駆動装置３１では、遮断制御回路３２を、第２パワーＭＯＳトランジスタ２のゲート電圧を検知するコンパレータ３３により構成している。
【００４７】
詳細な構成については以下で説明するが、第２ゲート駆動回路６と第１ゲート駆動回路２２については実施の形態１と同じなので説明は省略し、セレクタ回路２７を制御するコンパレータ３３についてのみ説明する。
【００４８】
コンパレータ３３は、「−」入力に第２パワーＭＯＳトランジスタ２の閾値電圧よりわずかに低い電圧Ｖ１が、「＋」入力には第２パワーＭＯＳトランジスタ２のゲート５が接続される。またコンパレータ３３の出力３４はセレクタ回路２７に接続され、出力３４がＨの場合はセレクタ回路２７が第１電流源２５を選択し、出力３４がＬの場合は第２電流源２６を選択する。ここでコンパレータ３３の出力３４は「−」入力より「＋」入力電圧の方が高い場合Ｈを出力する。
【００４９】
次に、上記のように構成された本実施の形態２のゲート駆動装置３０において、従来例でｄｖ／ｄｔ貫通および過電流による電力損失が発生していた第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が遮断状態で、図３のＡ方向に回生電流が流れる状態から、第２パワーＭＯＳトランジスタ２を遮断から導通状態として図３のＢ方向に駆動電流が流れる場合の動作について、図４を用いて説明する。
【００５０】
図４は本実施の形態２のゲート駆動装置における動作を示すタイミングチャートである。図３のＡ方向に回生電流が流れる場合については、従来例と同様で、第１駆動信号Ｃ１と第２駆動信号Ｃ２を共にＬとし、第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２を遮断状態とすることで、接続点８が電源ＶＣＣ（１１）＋ダイオードＤ１の導通電圧ＶＤ１まで電位が上昇する。ここでコンパレータ３３は、第２パワーＭＯＳトランジスタ２が遮断状態でゲート電圧が電圧Ｖ１より低いためＬを出力する。よって遮断回路２４は、第２駆動信号Ｃ２がＬでコンパレータ３３の出力３４がＬのため、第２電流源２６により、第１パワーＭＯＳトランジスタ１を遮断状態とする。
【００５１】
次に第２駆動信号Ｃ２をＬからＨとする（時間Ｔ１３）ことで、第２ゲート駆動回路６により第２パワーＭＯＳトランジスタ２のゲート電圧が上昇し、電圧Ｖ１に達するとコンパレータ３３の出力３４がＨに切り換わる（時間Ｔ１４）。このときセレクタ回路２７は、コンパレータ３３の出力３４がＨとなるため、遮断回路２４の出力を第２電流源２６から放電電流の大きい第１電流源２５に切り換える。
【００５２】
その後ゲート電圧は更に上昇するが、電圧Ｖ１を第２パワーＭＯＳトランジスタ２の閾値電圧よりわずかに低い値に設定しているため、コンパレータ３３の出力３４がＬからＨに切り換わった直後に、第２パワーＭＯＳトランジスタ２は導通状態（時間Ｔ１４）となり、第１パワーＭＯＳトランジスタ１のソース電圧すなわち接続点８の電圧が、接地ＧＮＤ（１４）に向かって急速に下降し始め、図３のＢ方向に駆動電流が流れ始める。
【００５３】
ここで従来例では、第１電流源２５に相当する遮断回路１９の動作タイミングが、第２パワーＭＯＳトランジスタ２の遮断から導通状態となるタイミングに対して、前後してしまうため、ｄｖ／ｄｔ貫通および遮断回路による過電流で電力損失を引き起こしていた。
【００５４】
これに対し、本実施の形態によれば、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングをコンパレータ３３で検出しているため、遮断回路２４を、第２電流源２６から第１電流源２５に切り換えるタイミングと、第２パワーＭＯＳトランジスタ２の遮断から導通状態となるタイミングが前後することがない。そのため、従来発生していたｄｖ／ｄｔ貫通および過電流による電力損失を抑止することができる。
（実施の形態３）
本発明の実施の形態３のゲート駆動装置を説明する。
【００５５】
図５は本実施の形態３のゲート駆動装置の一構成例を示す回路ブロック図である。実施の形態２では、遮断制御回路３２のコンパレータ３３が第２パワーＭＯＳトランジスタ２のゲート電圧を検知していたが、図５に示すように、本実施の形態３のゲート駆動装置３５では、遮断制御回路３６を、接続点８の電圧を検知するコンパレータ３７により構成している。
【００５６】
詳細な構成については以下で説明するが、第２ゲート駆動回路６と第１ゲート駆動回路２２については実施の形態１と同じなので説明は省略し、セレクタ回路２７を制御するコンパレータ３７についてのみ説明する。
【００５７】
コンパレータ３７は、「−」入力に接続点８が、「＋」入力には電圧ＶＣＣ（１１）が接続される。またコンパレータ３７の出力３８はセレクタ回路２７に接続され、出力３８がＨの場合はセレクタ回路２７が第１電流源２５を選択し、出力３８がＬの場合は第２電流源２６を選択する。ここでコンパレータ３７の出力３８は、実施の形態２と同様に、「−」入力より「＋」入力電圧の方が高い場合Ｈを出力する。
【００５８】
次に、上記のように構成された本実施の形態３のゲート駆動装置３５において、従来例でｄｖ／ｄｔ貫通および過電流による電力損失が発生していた第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２が遮断状態で、図５のＡ方向に回生電流が流れる状態から、第２パワーＭＯＳトランジスタ２を遮断から導通状態として図５のＢ方向に駆動電流が流れる場合の動作について、図６を用いて説明する。
【００５９】
図６は本実施の形態３のゲート駆動装置における動作を示すタイミングチャートである。図５のＡ方向に回生電流が流れる場合については、実施の形態１と同様で、第１駆動信号Ｃ１と第２駆動信号Ｃ２を共にＬとし、第１パワーＭＯＳトランジスタ１と第２パワーＭＯＳトランジスタ２を遮断状態とすることで、接続点８が電源ＶＣＣ（１１）＋ダイオードＤ１の導通電圧ＶＤ１まで電位が上昇する。ここでコンパレータ３７は、接続点８の電圧が電源ＶＣＣ（１１）より高いためＬを出力する。よって遮断回路２４は、第２駆動信号Ｃ２がＬでコンパレータ３７の出力３８がＬのため、第２電流源２６により、第１パワーＭＯＳトランジスタ１を遮断状態とする。
【００６０】
次に第２駆動信号Ｃ２をＬからＨとする（時間Ｔ１５）ことで、第２ゲート駆動回路６により、第２パワーＭＯＳトランジスタ２はゲート電圧が上昇して導通状態となる。第２パワーＭＯＳトランジスタ２が導通状態となると、第１パワーＭＯＳトランジスタ１のソース電圧すなわち接続点８の電圧が接地ＧＮＤ（１４）に向かって急速に下降し、すぐに接続点８の電圧が電源ＶＣＣ（１１）に達し、コンパレータ３７の出力３８をＬからＨに切り換える。そのため、遮断回路２４の出力は、セレクタ回路２７により、第２電流源２６から放電電流の大きい第１電流源２５に切り換わる。
【００６１】
ここで従来例では、第１電流源２５に相当する遮断回路１９の動作タイミングが、第２パワーＭＯＳトランジスタ２の遮断から導通状態となるタイミングに対して、前後してしまうため、ｄｖ／ｄｔ貫通および遮断回路による過電流で電力損失を引き起こしていた。
【００６２】
これに対し、本実施の形態によれば、第２パワーＭＯＳトランジスタ２が遮断から導通状態となるタイミングをコンパレータ３７で検出しているため、セレクタ回路２７による第２電流源２６から第１電流源２５への切り換えタイミングと、第２パワーＭＯＳトランジスタ２の遮断から導通状態となるタイミングとが前後することはなくなり、従来発生していたｄｖ／ｄｔ貫通電流および過電流による電力損失を抑止することができる。
【産業上の利用可能性】
【００６３】
本発明のゲート駆動装置は、従来発生していたｄｖ／ｄｔ貫通電流および過電流による電力損失を抑止することができるもので、ＰＷＭ駆動方式を採用してパワーＭＯＳトランジスタのゲート駆動を行うモータ駆動装置等に有用である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態１のゲート駆動装置の一構成例を示す回路ブロック図
【図２】同実施の形態１のゲート駆動装置における動作を示すタイミングチャート
【図３】本発明の実施の形態２のゲート駆動装置の一構成例を示す回路ブロック図
【図４】同実施の形態２のゲート駆動装置における動作を示すタイミングチャート
【図５】本発明の実施の形態３のゲート駆動装置の一構成例を示す回路ブロック図
【図６】同実施の形態３のゲート駆動装置における動作を示すタイミングチャート
【図７】従来のゲート駆動装置の一構成例を示す回路ブロック図
【図８】同従来例のゲート駆動装置における動作を示すタイミングチャート
【図９】従来のゲート駆動装置の他の構成例を示す回路ブロック図
【図１０】同従来例のゲート駆動装置における動作を示すタイミングチャート
【図１１】同従来例のゲート駆動装置における他の動作を示すタイミングチャート
【符号の説明】
【００６５】
１    第１パワーＭＯＳトランジスタ
２    第２パワーＭＯＳトランジスタ
３    （第１パワーＭＯＳトランジスタの）ゲート
４    第１ゲート駆動回路
５    （第２パワーＭＯＳトランジスタの）ゲート
６    第２ゲート駆動回路
７    モータ駆動負荷
８    （第１パワーＭＯＳトランジスタと第２パワーＭＯＳトランジスタとモータ駆動負荷の）接続点
９    Ｐｃｈ  ＭＯＳトランジスタ
１０    抵抗
１１    電源ＶＣＣ
１２    電源ＶＰＵＭＰ
１３    ゲート駆動装置
１４    接地ＧＮＤ
１５    （第１パワーＭＯＳトランジスタの）ドレイン・ゲート間寄生容量
１６    （第１パワーＭＯＳトランジスタの）ゲート・ソース間寄生容量
１７    ゲート駆動装置
１８    第１ゲート駆動回路
１９    遮断回路
２０    Ｎｃｈ  ＭＯＳトランジスタ
２１    ゲート駆動装置
２２    第１ゲート駆動回路
２３    導通回路
２４    遮断回路
２５    第１電流源
２６    第２電流源
２７    セレクタ回路
２８    遮断制御回路
２９    遮断制御回路出力
３０    タイミング発生回路
３１    ゲート駆動装置
３２    遮断制御回路
３３    コンパレータ
３４    コンパレータ出力
３５    ゲート駆動装置
３６    遮断制御回路
３７    コンパレータ
３８    コンパレータ出力
Ｃ１    第１駆動信号
Ｃ２    第２駆動信号
ＣＬＫ    基準クロック
Ｄ１〜Ｄ３    ダイオード
【図１】
2007235280.tif 000003
【図２】
2007235280.tif 000004
【図３】
2007235280.tif 000005
【図４】
2007235280.tif 000006
【図５】
2007235280.tif 000007
【図６】
2007235280.tif 000008
【図７】
2007235280.tif 000009
【図８】
2007235280.tif 000010
【図９】
2007235280.tif 000011
【図１０】
2007235280.tif 000012
【図１１】
2007235280.tif 000013