(57)【要約】【課題】１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制する。【解決手段】固体撮像装置１は、フォトダイオード７０と、電源線Ｖｃｃと、オーバーフロードレイン領域２３（３３）と、素子分離領膜８１と、チャネルストップ領域９とを備える。オーバーフロードレイン領域２３（３３）は、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷を収集して電源線Ｖｃｃに排出する。チャネルストップ領域９は、素子分離膜８１の下に形成されている。チャネルストップ領域９は、フォトダイオード７０を他の領域と分離する。オーバーフロードレイン領域２３（３３）の下端の深さは、第１位置においてチャネルストップ領域９よりも深く、第２位置において第１位置よりも浅い。第２位置は、フォトダイオード７０からの距離が第１位置より遠い位置である。【選択図】図４
2007294761.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、
前記光電変換部の周辺に形成された導電線と、
前記導電線に接続されており、前記光電変換部で生成された第１導電型の電荷における余剰電荷を収集して前記導電線に排出する第１導電型の第１半導体領域と、
前記光電変換部を他の領域と分離するように素子分離領域の下に配置された第２導電型の第２半導体領域と、
を備え、
前記第１半導体領域の下端の深さは、第１位置において前記第２半導体領域の下端の深さよりも深く、前記光電変換部からの距離が前記第１位置より遠い第２位置において前記第１位置よりも浅い、
撮像装置。
【請求項２】
前記第１半導体領域の下端の深さは、連続的に変化している、
請求項1に記載の撮像装置。
【請求項３】
前記第１半導体領域の下端の深さは、階段状に変化している、
請求項1に記載の撮像装置。
【請求項４】
前記導電線は、電源線を含む、
請求項1に記載の撮像装置。
【請求項５】
前記光電変換部で生成された第１導電型の電荷に対する信号を増幅する増幅部をさらに備え、
前記導電線は、前記増幅部から出力される信号を伝送する出力線を含む、
請求項１に記載の撮像装置。
【請求項６】
前記光電変換部の周囲であって前記第２半導体領域より深い位置に第２導電型の第３半導体領域をさらに備え、
前記第１半導体領域の下端は、前記第３半導体領域に接触している、
請求項1に記載の撮像装置。
【請求項７】
前記第１半導体領域における第１導電型の不純物の濃度は、前記第２半導体領域における第２導電型の不純物の濃度よりも高い、
請求項１に記載の撮像装置。
【請求項８】
前記第１半導体領域における第１導電型の不純物の濃度は、前記第３半導体領域における第２導電型の不純物の濃度よりも高い、
請求項６に記載の撮像装置。
【請求項９】
前記電源線に接続されており、前記光電変換部で生成された第１導電型の電荷における余剰電荷を収集して前記電源線に排出する第１導電型の第４半導体領域をさらに備えた、
請求項５に記載の撮像装置。
【請求項１０】
前記光電変換部で生成された第１導電型の電荷が転送されるフローティングディフュージョン領域と、
前記導電線と前記フローティングディフュージョン領域とに接続され、前記フローティングディフュージョン領域に存在する第１導電型の電荷をリセットするリセット部と、
をさらに備え、
前記第１半導体領域は、前記リセット部に接続されている、
請求項1に記載の撮像装置。
【請求項１１】
前記光電変換部で生成された第１導電型の電荷が転送されるフローティングディフュージョン領域と、
前記フローティングディフュージョン領域に接続され、前記フローティングディフュージョン領域に転送された第１導電型の電荷に対する信号を増幅する増幅部と、
前記フローティングディフュージョン領域と前記増幅部との間に分岐するように接続され、前記フローティングディフュージョン領域に存在する第１導電型の電荷をリセットするリセット部と、
をさらに備え、
前記第１半導体領域は、前記増幅部に接続されている、
請求項1に記載の撮像装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の撮像装置と、
前記撮像装置へ光を結像する光学系と、
前記撮像装置からの出力信号を処理して画像データを生成する信号処理部と、
を備えた、
撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
従来より、画素内に増幅素子を有するＣＭＯＳ型撮像装置が提案されている（例えば、特許文献１〜３参照）。このようなＣＭＯＳ型撮像装置は、ＣＣＤ型撮像装置に比較して、１）低ノイズ、２）低消費電力、３）単一電源駆動が可能、４）受光部と周辺回路とを同一プロセスで製造可能、という様々な利点を有する。
【特許文献１】特開２００４−１９３５４７号公報
【特許文献２】特開２０００−２６０９７１号公報
【特許文献３】特開２００４−１８６４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ＣＭＯＳ型撮像装置では、１つの画素に備えられたフォトダイオードで得られた信号電荷が、隣接する他の画素へ漏れ込むことがある。この場合、例えば、ＣＭＯＳ型撮像装置により得られる画像データの画質が低下することがある。
【０００４】
例えば、横型オーバーフロードレインを有する撮像装置では、画素が小さくなると、１つの画素と他の画素との距離が小さくなる傾向にあり、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込みやすくなる。これにより、例えば、撮影画像にブルーミング現象や黒沈みなどの現象が発生して、撮影画像の画質が低下することがある。
【０００５】
本発明の目的は、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することにある。
【課題を解決するための手段】
【０００６】
本発明に係る撮像装置は、光電変換部と、導電線と、第１導電型の第１半導体領域と、第２導電型の第２半導体領域とを備える。導電線は、光電変換部の周辺に形成されている。第１半導体領域は、導電線に接続されている。第１半導体領域は、光電変換部で生成された第１導電型の電荷における余剰電荷を収集して導電線に排出する。第２半導体領域は、光電変換部を他の領域と分離するように素子分離領域の下に配置されている。第１半導体領域の下端の深さは、第１位置において第２半導体領域の下端の深さよりも深く、第２位置において第１位置よりも浅い。第２位置は、光電変換部からの距離が第１位置より遠い。
【０００７】
このような撮像装置の構成は、例えば１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、光電変換部で生成された第１導電型の電荷における余剰電荷が第１半導体領域に収集された際に、その余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができる。
【０００８】
このように、余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することができる。
【０００９】
本発明にかかる撮像システムは、本発明に係る撮像装置と、光学系と、信号処理部とを備える。光学系は、撮像装置へ光を結像する。信号処理部は、撮像装置からの出力信号を処理して画像データを生成する。
【００１０】
このような撮像システムの構成は、例えば１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、撮像システムの撮像装置において、光電変換部で生成された第１導電型の電荷における余剰電荷が第１半導体領域に収集された際に、その余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができる。
【００１１】
このように、余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することができる。
【発明の効果】
【００１２】
本発明に係る撮像装置では、余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができることができるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することができる。
【００１３】
本発明に係る撮像システムでは、余剰電荷が隣接する他の画素よりも導電線へと向かうように導くことができることができるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することができる。
【発明を実施するための最良の形態】
【００１４】
＜本発明の好適な第１実施形態に係る撮像システム＞
本発明の好適な第１実施形態に係る撮像システムについて、図１〜図５を参照して説明する。図１は、撮像システムの概略構成図である。図２は、固体撮像装置における１つの画素の等価回路図である。図３は、１つの画素のレイアウト構成例を示す。図４は、図３のIV-IV拡大断面図である。図５は、図３のV-V拡大断面図である。
【００１５】
（撮像システムの概略構成及び概略動作）
撮像システム９０は、図１に示すように、主として、光学系、固体撮像装置１及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。
【００１６】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００１７】
撮影レンズ９２は、入射した光を屈折させて、固体撮像装置１へ被写体の像を結像させる。
【００１８】
絞り９３は、光路上において撮影レンズ９２と固体撮像装置１との間に設けられ、撮影レンズ９２を通過後に固体撮像装置１へ導かれる光の量を調節する。
【００１９】
固体撮像装置１は、結像された被写体の像を画像信号に変換する。
【００２０】
撮像信号処理回路９５は、固体撮像装置１に接続されており、固体撮像装置１から出力された画像信号を処理する。
【００２１】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００２２】
信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００２３】
メモリ部８７は、信号処理部９７に接続されており、信号処理部９７から出力された画像データを記憶する。
【００２４】
外部Ｉ／Ｆ部８９は、信号処理部９７に接続されている。これにより、信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送することができるようになっている。
【００２５】
タイミング発生部９８は、固体撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び信号処理部９７に接続されている。これにより、固体撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び信号処理部９７へタイミング信号を供給することができるようになっている。そして、固体撮像装置１、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び信号処理部９７がタイミング信号に同期して動作することができるようになっている。
【００２６】
全体制御・演算部９９は、タイミング発生部９８、信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御することができるようになっている。
【００２７】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録することができるようになっている。
【００２８】
（固体撮像装置の回路構成及び回路動作）
固体撮像装置１は、主として、画素３を複数備える。１つの画素３は、図２に示すように、主として、フォトダイオード（光電変換部）７０、転送トランジスタ１０及びフローティングディフュージョン領域ＦＤを備える。そして、１つの画素３は、リセットトランジスタ２０、増幅トランジスタ３０、選択トランジスタ４０、分岐配線５０、出力線６０及び後述の素子分離膜８１をさらに備える。
【００２９】
フォトダイオード７０は、主として、アノード７１とカソード７２とを含む。アノード７１は、グランドレベルに接続されている。カソード７２は、転送トランジスタ１０に接続されている。これにより、アノード７１とカソード７２との間の空乏層に光が照射されると、光電変換が行われて負電荷（Ｎ型（第１導電型）の電荷）及び正電荷（Ｐ型（第２導電型）の電荷）が生成される。そして、正電荷がグランドレベルへ逃がされるとともに、負電荷が転送トランジスタ１０へ供給されるようになっている。
【００３０】
転送トランジスタ１０は、主として、ゲート１１、ソース１２及びドレイン１３を含む。ゲート１１は、転送信号線（図示せず）に接続されている。ソース１２は、フォトダイオード７０のカソード７２に接続されている。ドレイン１３は、フローティングディフュージョン領域ＦＤと一体になっており、リセットトランジスタ２０及び増幅トランジスタ３０に接続されている。これにより、転送信号線からゲート１１に供給された転送信号に応じて、ソース１２に供給された負電荷をドレイン１３からリセットトランジスタ２０及び増幅トランジスタ３０へ転送することができるようになっている。
【００３１】
リセットトランジスタ２０は、主として、ゲート２１、ソース２２及びドレイン（第１半導体領域）２３を含む。ゲート２１は、リセット信号線（図示せず）に接続されている。ソース２２は、分岐配線５０を介して、転送トランジスタ１０のドレイン１３（フローティングディフュージョン領域ＦＤ）と増幅トランジスタ３０とに接続されている。ドレイン２３は、電源線（導電線）Ｖｃｃに接続されている。これにより、リセット信号線からゲート２１に供給されたリセット信号に応じて、ソース２２の電位はドレイン２３と同様の電源電位（ハイレベル）へと引き上げられる。そして、フローティングディフュージョン領域ＦＤ（転送トランジスタ１０のドレイン１３）の負電荷をリセットするようになっている。
【００３２】
増幅トランジスタ３０は、主として、ゲート３１、ソース３２及びドレイン（第１半導体領域）３３を含む。ゲート３１には、転送トランジスタ１０のドレイン１３とリセットトランジスタ２０のソース２２とが接続されている。ソース３２は、選択トランジスタ４０に接続されている。ドレイン３３は、電源線Ｖｃｃに接続されている。これにより、フローティングディフュージョン領域ＦＤ（転送トランジスタ１０のドレイン１３）からゲート３１に供給される負電荷による電圧信号が増幅される。すなわち、ソース３２の電位がドレイン３３と同様の電源電位（ハイレベル）へと引き上げられて、増幅された電圧信号をソース３２から選択トランジスタ４０へ供給することができるようになっている。
【００３３】
選択トランジスタ４０は、主として、ゲート４１、ソース４２及びドレイン４３を含む。ゲート４１には、垂直選択回路（図示せず）によって駆動される垂直選択線（図示せず）が接続されている。ソース４２は、出力線６０に接続されている。ドレイン４３は、増幅トランジスタ３０のソース３２に接続されている。これにより、垂直選択線からゲート４１に供給された垂直選択信号に応じて、ソース４２の電位をドレイン４３と同様の電源電位（ハイレベル）へと引き上げられる。そして、ドレイン４３へ供給された電圧信号をソース４２から出力線６０へ出力することができるようになっている。
【００３４】
なお、固体撮像装置１における他の画素の構成に関しても同様である。
【００３５】
（固体撮像装置の概略構成）
固体撮像装置１における１つの画素３は、半導体基板の上面視において、例えば図３に示すようにレイアウトされる。
【００３６】
図４及び図５に示すように、半導体基板４には、Ｎ−領域５、Ｐ領域６、Ｎ−領域７が形成されている。Ｎ−領域７は、Ｎ型の不純物（例えば砒素やリンなど）が低濃度でドープされた領域である。Ｐ領域６は、Ｐ型の不純物（例えばボロンなど）がドープされた領域である。Ｎ−領域７は、Ｎ型の不純物（例えば砒素やリンなど）が低濃度でドープされた領域である。例えば半導体基板４としてＮ−基板が用意され、Ｐ領域６となる位置にＰ型の不純物がイオン注入されることにより、Ｎ−領域５、Ｐ領域６、Ｎ−領域７が形成される。
【００３７】
上述のフォトダイオード７０は、Ｎ−領域７の表面付近に形成される。すなわち、アノード７１となるＰ＋領域７１の下に、カソード７２なる信号電荷蓄積部７２が形成される。例えば、信号電荷蓄積部７２となる位置にＮ型の不純物がイオン注入された後に、Ｐ＋領域７１となる位置にＰ型の不純物が高濃度でイオン注入されることにより、Ｐ＋領域７１及び信号電荷蓄積部７２が形成される。ここで、Ｐ＋領域７１及び信号電荷蓄積部７２の界面付近が上述の空乏層となる。
【００３８】
上述の素子分離膜８１は、Ｎ−領域７の表面付近において、Ｐ＋領域７１の周囲に形成される。これにより、フォトダイオード７０を他の領域と分離することができるようになっている。
【００３９】
また、素子分離膜８１の下であってＮ−領域７の表面付近には、チャネルストップ領域（第３半導体領域）８が形成されている。チャネルストップ領域８は、Ｐ型の不純物が高濃度でドープされた領域であり、Ｎ−領域７の表面付近において負電荷（電子）に対するポテンシャル障壁を形成している。これにより、フォトダイオード７０を他の領域とさらに分離することができるようになっている。
【００４０】
一方、上述の転送トランジスタ１０、リセットトランジスタ２０、増幅トランジスタ３０及び選択トランジスタ４０は、Ｎ−領域７の表面付近に形成される。例えば、ゲート１１、ゲート２１、ゲート３１及びゲート４１となる電極層１１，２１，３１，４１は、蒸着工程及びフォトリソ工程などにより、半導体基板４の上にパターン形成される。一方、ソース１２、ソース２２、ソース３２及びソース４２となるＮ＋領域１２，２２，３２，４２は、Ｎ型の不純物が高濃度でイオン注入されて埋め込み層として形成される。ドレイン１３、ドレイン２３、ドレイン３３及びドレイン４３となるＮ＋領域１３，２３，３３，４３も、Ｎ型の不純物が高濃度でイオン注入されて埋め込み層として形成される。
【００４１】
転送トランジスタ１０、リセットトランジスタ２０、増幅トランジスタ３０及び選択トランジスタ４０の下であってＮ−領域７の下部（Ｐ領域６付近）には、ポテンシャル障壁領域（第２半導体領域）９が形成されている。ポテンシャル障壁領域９は、Ｐ型の不純物がドープされた領域であり、Ｎ−領域７の下部において負電荷（電子）に対するポテンシャル障壁を形成している。これにより、転送トランジスタ１０、リセットトランジスタ２０、増幅トランジスタ３０及び選択トランジスタ４０において、ソース・ドレイン間がショートすることを防いでいる。
【００４２】
半導体基板４の上面視において矩形状に形成されたフォトダイオード７０の周辺には、電源線Ｖｃｃ及び出力線６０が形成されている（図３参照）。このうち電源線Ｖｃｃには、リセットトランジスタ２０のドレイン２３（増幅トランジスタ３０のドレイン３３）となるＮ＋領域２３（３３）（オーバーフロードレイン領域２３（３３））が接続されている。
【００４３】
（オーバーフロードレイン領域の詳細構成）
オーバーフロードレイン領域（第１半導体領域）２３（３３）は、図４及び図５に示すように、非対称な形状をしている。すなわち、オーバーフロードレイン領域２３（３３）は、フォトダイオード７０を通り半導体基板４に垂直な断面視（図４参照）において、上辺が下辺よりも長い台形状をしている。例えば、図４における左半分の領域に対して、半導体基板４の表面に略垂直に不純物イオンが注入される。そして、右半分の領域に対して、台形状の斜辺の傾斜角度で不純物イオンが注入される。これにより、オーバーフロードレイン領域２３（３３）は形成される。
【００４４】
具体的には、オーバーフロードレイン領域２３（３３）の下端の深さは、第１位置においてチャネルストップ領域８よりも深い深さＤ１になっている。また、オーバーフロードレイン領域２３（３３）の下端の深さは、第２位置において深さＤ２になっている。第２位置は、フォトダイオード７０からの距離が第１位置より遠い位置である。同様に、オーバーフロードレイン領域２３（３３）は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【００４５】
ここで、第１位置における深さＤ１は、第２位置における深さＤ２よりも深くなっている。すなわち、オーバーフロードレイン領域２３（３３）は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域２３（３３）は、その下端が、他のＮ＋領域１２，１３，２２，３２，４２，４３の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【００４６】
（固体撮像装置における電荷の詳細動作）
固体撮像装置１に備えられた１つの画素３における電荷の詳細動作を図４及び図５を参照して説明する。
【００４７】
光がフォトダイオード７０の空乏層（Ｐ＋領域７１及び信号電荷蓄積部７２の界面付近）に照射されると、光電変換が行われる。そして、負電荷（Ｎ型の電荷、例えば電子）が信号電荷蓄積部７２に蓄積され、正電荷（Ｐ型の電荷、例えば正孔）がＰ＋領域７１に蓄積される。
【００４８】
ここで、Ｐ＋領域７１に蓄積された正電荷がグランドレベルへ逃がされるのに対して、信号電荷蓄積部７２に蓄積された負電荷は、信号電荷蓄積部７２に一定時間保持される。このとき、信号電荷蓄積部７２に蓄積された負電荷が、Ｎ−領域７においてチャネルストップ領域８よりも深い部分を介して、余剰電荷として隣接するフォトダイオードへ漏れ込むおそれがある。
【００４９】
この場合でも、フォトダイオード７０の信号電荷蓄積部７２と、隣接するフォトダイオードとの間には、オーバーフロードレイン領域２３（３３）がチャネルストップ領域８よりも深くまで延びてポテンシャル障壁領域９に接するように形成されている。ここで、チャネルストップ領域８とポテンシャル障壁領域９とはＰ型の領域であるのに対して、オーバーフロードレイン領域２３（３３）はＮ型の領域である。また、チャネルストップ領域８におけるＰ型の不純物の濃度や、ポテンシャル障壁領域９におけるＰ型の不純物の濃度に比べて、オーバーフロードレイン領域２３（３３）におけるＮ型の不純物の濃度が高くなっている。これらにより、信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域２３（３３）へ効果的に収集される。オーバーフロードレイン領域２３（３３）は、収集した余剰電荷を電源線Ｖｃｃに排出する。
【００５０】
このように、オーバーフロードレイン領域２３（３３）は、信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）に対して、オーバーフロードレインとして機能する。ここで、オーバーフロードレイン領域２３（３３）では、第１位置における深さＤ１よりも第２位置における深さＤ２が浅くなっている。これにより、オーバーフロードレイン領域２３（３３）では、信号電荷（負電荷）に対して、フォトダイオード７０に近い部分のポテンシャル障壁が、フォトダイオード７０から遠い部分のポテンシャル障壁に比べて低くなっている。このため、収集した余剰電荷を隣接する他のフォトダイオードよりも電源線Ｖｃｃへ向かうように導くことができるようになっている。この結果、１つの画素３で得られた信号電荷（負電荷）が、隣接する他の画素（特に隣接するフォトダイオード）へ漏れ込むことが十分に抑制されている。
【００５１】
なお、固体撮像装置１における他の画素の動作に関しても同様である。
【００５２】
（第１実施形態に関する特徴）
（１）
撮像システム９０における固体撮像装置１の構成は、例えば１つの画素３で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域２３（３３）に収集された際に、その余剰電荷が隣接する他の画素よりも導電線Ｖｃｃへと向かうように導かれる。
【００５３】
このように、余剰電荷が隣接する他の画素よりも導電線Ｖｃｃへと向かうように導かれるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことは十分に抑制される。この結果、例えば、撮影画像にブルーミング現象や黒沈みなどの現象が発生することが抑制され、撮影画像の画質の低下は抑制される。
【００５４】
（２）
ここでは、オーバーフロードレイン領域２３（３３）の下端の深さは、第１位置においてチャネルストップ領域８よりも深い深さＤ１になっている。また、オーバーフロードレイン領域２３（３３）の下端の深さは、第２位置において深さＤ２になっている。第２位置は、フォトダイオード７０からの距離が第１位置よりも遠い位置である。
【００５５】
これにより、オーバーフロードレイン領域２３（３３）では、信号電荷（負電荷）に対して、フォトダイオード７０に近い部分のポテンシャル障壁が、フォトダイオード７０から遠い部分のポテンシャル障壁に比べて低くなっている。このため、オーバーフロードレイン領域２３（３３）に収集された余剰電荷は、隣接する他の画素よりも導電線Ｖｃｃへと向かうように導かれやすくなっている。
【００５６】
（３）
ここでは、オーバーフロードレイン領域２３（３３）は、フォトダイオード７０を通り半導体基板４に垂直な断面視（図４参照）において、上辺が下辺よりも長い台形状をしている。オーバーフロードレイン領域２３（３３）は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【００５７】
これにより、オーバーフロードレイン領域２３（３３）は、既存の技術を用いて容易に形成することができるようになっている。例えば、図４における左半分の領域に対して半導体基板４の表面に略垂直に不純物イオンが注入される。そして、右半分の領域に対して台形状の斜辺の傾斜角度で不純物イオンが注入される。これにより形成することができるようになっている。
【００５８】
（４）
ここでは、オーバーフロードレイン領域２３（３３）は、第１位置においてチャネルストップ領域８よりも深くまで延びてポテンシャル障壁領域９に接するように形成されている。また、チャネルストップ領域８におけるＰ型の不純物の濃度や、ポテンシャル障壁領域９におけるＰ型の不純物の濃度に比べて、オーバーフロードレイン領域２３（３３）におけるＮ型の不純物の濃度が高くなっている。これらにより、信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域２３（３３）へ効果的に収集される。
【００５９】
（第１実施形態の変形例）
（Ａ）半導体基板４において、Ｎ−領域７は、ウェルとして形成される代わりに、上層部として形成されてもよい。
【００６０】
（Ｂ）固体撮像装置１の各画素３では、負電荷（Ｎ型の電荷）が伝送されて増幅される代わりに、正電荷（Ｐ型の電荷）が伝送されて増幅されてもよい。その場合、半導体基板４に形成される各拡散領域の極性が反転することになる。
【００６１】
（Ｃ）撮像システムの固体撮像装置１ｉには、図６に示すように、画素３の代わりに画素３ｉが備えられていてもよい。画素３ｉは、リセットトランジスタ２０の代わりにリセットトランジスタ２０ｉを備え、増幅トランジスタ３０の代わりに増幅トランジスタ３０ｉを備える。リセットトランジスタ２０ｉは、ドレイン２３の代わりにドレイン（第１半導体領域）２３ｉを含み、増幅トランジスタ３０ｉは、ドレイン３３の代わりにドレイン（第１半導体領域）３３ｉを含む。すなわち、画素３ｉは、オーバーフロードレイン領域２３（３３）の代わりにオーバーフロードレイン領域（第１半導体領域）２３ｉ（３３ｉ）を備える。
【００６２】
オーバーフロードレイン領域２３ｉ（３３ｉ）は、フォトダイオード７０を通り半導体基板４に垂直な断面視（図６参照）において、略Γ（ガンマ）形状をしている。例えば、図６における左半分の領域に対して深さＤ１ｉに対応したエネルギー値で不純物イオンが注入される。そして、右半分の領域に対して深さＤ２ｉに対応したエネルギー値で不純物イオンが注入されることにより形成される。このように、オーバーフロードレイン領域２３ｉ（３３ｉ）は、下端の深さが階段状に変化するように形成される。
【００６３】
第１位置における深さＤ１ｉが第２位置における深さＤ２ｉよりも深くなっている点は第１実施形態と同様である。したがって、この場合でも、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域２３ｉ（３３ｉ）に収集された際に、その余剰電荷が隣接する他の画素よりも導電線Ｖｃｃへと向かうように導かれる。
【００６４】
＜本発明の好適な第２実施形態に係る撮像システム＞
本発明の好適な第２実施形態に係る撮像システムについて、図７〜図９を参照して説明する。図７は、撮像システムの固体撮像装置における１つの画素のレイアウト構成例を示す。図８は、図７のVIII-VIII拡大断面図である。図９は、図７のIX-IX拡大断面図である。なお、上記の第１実施形態と異なる部分を中心に説明し、同様の部分については、同じ番号で示し説明を省略する。
【００６５】
撮像システムの固体撮像装置１００は、基本的な構成は第１実施形態と同様であるが、画素３の代わりに画素１０３を備える点で第１実施形態と異なる。画素１０３は、リセットトランジスタ２０の代わりにリセットトランジスタ１２０を備え、増幅トランジスタ３０の代わりに増幅トランジスタ１３０を備え、選択トランジスタ４０の代わりに選択トランジスタ１４０を備える。リセットトランジスタ１２０は、ドレイン２３の代わりにドレイン１２３を含む。増幅トランジスタ１３０は、ドレイン３３の代わりにドレイン１３３を含む。選択トランジスタ１４０は、ソース４２の代わりにソース（第１半導体領域）１４２を含む。
【００６６】
すなわち、画素１０３は、オーバーフロードレイン領域２３（３３）の代わりにオーバーフロードレイン領域（第１半導体領域）１４２を備える。オーバーフロードレイン領域１４２は、電源線Ｖｃｃに接続される代わりに出力線（導電線）６０に接続されている。
【００６７】
（オーバーフロードレイン領域の詳細構成）
オーバーフロードレイン領域１４２の下端の深さは、図８及び図９に示すように、第１位置においてチャネルストップ領域８よりも深い深さＤ１０１になっている。また、オーバーフロードレイン領域１４２の下端の深さは、第２位置において深さＤ１０２になっている。第２位置は、フォトダイオード７０からの距離が第１位置よりも遠い位置である。同様に、オーバーフロードレイン領域１４２は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【００６８】
ここで、第１位置における深さＤ１０１は、第２位置における深さＤ１０２よりも深くなっている。すなわち、オーバーフロードレイン領域１４２は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域１４２は、その下端が、他のＮ＋領域１２，１３，２２，１２３，３２，１３３，４３の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【００６９】
他の点は、第１実施形態におけるオーバーフロードレイン領域２３（３３）と同様である。
【００７０】
（固体撮像装置における電荷の詳細動作）
固体撮像装置１００に備えられた１つの画素１０３における電荷の詳細動作を図８及び図９を参照して説明する。
【００７１】
フォトダイオード７０の信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域１４２へ効果的に収集される。オーバーフロードレイン領域１４２は、収集した余剰電荷を出力線６０に排出する。
【００７２】
このように、オーバーフロードレイン領域１４２は、信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）に対して、オーバーフロードレインとして機能する。ここで、オーバーフロードレイン領域１４２では、第１位置における深さＤ１０１よりも第２位置における深さＤ１０２が浅くなっている。これにより、収集した余剰電荷を隣接する他のフォトダイオードよりも出力線６０へ向かうように導くことができるようになっている。このため、１つの画素１０３で得られた信号電荷（負電荷）が、隣接する他の画素（特に隣接するフォトダイオード）へ漏れ込むことが十分に抑制されている。
【００７３】
他の点は、第１実施形態における固体撮像装置１に備えられた１つの画素３における電荷の詳細動作と同様である。
【００７４】
（第２実施形態に関する特徴）
撮像システムにおける固体撮像装置１００の構成は、例えば１つの画素１０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域１４２に収集された際に、その余剰電荷が隣接する他の画素よりも出力線６０へと向かうように導かれる。
【００７５】
このように、余剰電荷が隣接する他の画素よりも出力線６０へと向かうように導かれるので、例えば、１つの画素１０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことは十分に抑制される。
【００７６】
（第２実施形態の変形例）
撮像システムの固体撮像装置１００ｉには、図１０に示すように、画素１０３の代わりに画素１０３ｉが備えられていてもよい。画素１０３ｉは、選択トランジスタ１４０の代わりに選択トランジスタ１４０ｉを備える。選択トランジスタ１４０ｉは、ソース１４２の代わりにソース（第１半導体領域）１４２ｉを含む。すなわち、画素１０３ｉは、オーバーフロードレイン領域１４２の代わりにオーバーフロードレイン領域１４２ｉを備える。
【００７７】
オーバーフロードレイン領域（第１半導体領域）１４２ｉは、フォトダイオード７０を通り半導体基板４に垂直な断面視（図６参照）において、略Γ（ガンマ）形状をしている。例えば、図１０における左半分の領域に対して深さＤ１０１ｉに対応したエネルギー値で不純物イオンが注入される。そして、右半分の領域に対して深さＤ１０２ｉに対応したエネルギー値で不純物イオンが注入されることにより形成される。このように、オーバーフロードレイン領域１４２ｉは、下端の深さが階段状に変化するように形成される。
【００７８】
第１位置における深さＤ１０１ｉが第２位置における深さＤ１０２ｉよりも深くなっている点は第２実施形態と同様である。したがって、この場合でも、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域１４２ｉに収集された際に、その余剰電荷が隣接する他の画素よりも導電線Ｖｃｃへと向かうように導かれる。
【００７９】
＜本発明の好適な第３実施形態に係る撮像システム＞
本発明の好適な第３実施形態に係る撮像システムについて、図１１〜図１４を参照して説明する。図１１は、撮像システムの固体撮像装置における１つの画素のレイアウト構成例を示す。図１２は、図１１のXII-XII拡大断面図である。図１３は、図１１のXIII-XIII拡大断面図である。図１４は、図１１のXIV-XIV拡大断面図である。なお、上記の第１実施形態と異なる部分を中心に説明し、同様の部分については、同じ番号で示し説明を省略する。
【００８０】
撮像システムの固体撮像装置２００は、基本的な構成は第１実施形態と同様であるが、画素３の代わりに画素２０３を備える点で第１実施形態と異なる。画素２０３は、リセットトランジスタ２０の代わりにリセットトランジスタ２２０を備える。リセットトランジスタ２２０は、ドレイン２３の代わりにドレイン（第４半導体領域）２２３を含む。画素２０３は、増幅トランジスタ３０の代わりに増幅トランジスタ２３０を備える。増幅トランジスタ２３０は、ドレイン３３の代わりにドレイン（第４半導体領域）２３３を含む。画素２０３は、選択トランジスタ４０の代わりに選択トランジスタ２４０を備える。選択トランジスタ２４０は、ソース４２の代わりにソース（第１半導体領域）２４２を含む。
【００８１】
すなわち、画素２０３は、オーバーフロードレイン領域２２３（２３３）に加えて、オーバーフロードレイン領域２４２をさらに備える。オーバーフロードレイン領域２２３（２３３）は、電源線（導電線）Ｖｃｃに接続されている。オーバーフロードレイン領域２４２は、出力線（導電線）６０に接続されている。
【００８２】
（オーバーフロードレイン領域の詳細構成）
オーバーフロードレイン領域（第４半導体領域）２２３（２３３）の下端の深さは、図１２及び図１４に示すように、第１位置においてチャネルストップ領域８よりも深い深さＤ２０１になっている。また、オーバーフロードレイン領域２２３（２３３）の下端の深さは、第２位置において深さＤ２０２になっている。第２位置は、フォトダイオード７０からの距離が第１位置よりも遠い位置である。同様に、オーバーフロードレイン領域２２３（２３３）は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【００８３】
ここで、第１位置における深さＤ２０１は、第２位置における深さＤ２０２よりも深くなっている。すなわち、オーバーフロードレイン領域２２３（２３３）は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域２２３（２３３）は、その下端が、他のＮ＋領域１２，１３，２２，３２，４３の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【００８４】
一方、オーバーフロードレイン領域（第１半導体領域）２４２は、図１３及び図１４に示すように、第１位置においてチャネルストップ領域８よりも深い深さＤ２１１まで形成されている。また、オーバーフロードレイン領域２４２は、第２位置において深さＤ２１２まで形成されている。第２位置は、フォトダイオード７０からの距離が第１位置よりも遠い位置である。同様に、オーバーフロードレイン領域２４２は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【００８５】
ここで、第１位置における深さＤ２１１は、第２位置における深さＤ２１２よりも深くなっている。すなわち、オーバーフロードレイン領域２４２は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域２４２は、その下端が、他のＮ＋領域１２，１３，２２，３２，４３の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【００８６】
他の点は、第１実施形態におけるオーバーフロードレイン領域２３（３３）と同様である。
【００８７】
（固体撮像装置における電荷の詳細動作）
固体撮像装置２００に備えられた１つの画素２０３における電荷の詳細動作を、図１２〜図１４を参照して説明する。
【００８８】
フォトダイオード７０の信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域２２３（２３３）及びオーバーフロードレイン領域２４２へ効果的に収集される。オーバーフロードレイン領域２２３（２３３）は、収集した余剰電荷を電源線Ｖｃｃへ出力する。オーバーフロードレイン領域２４２は、収集した余剰電荷を出力線６０に排出する。
【００８９】
このように、オーバーフロードレイン領域２２３（２３３）及びオーバーフロードレイン領域２４２は、信号電荷蓄積部７２から漏れ出た余剰電荷（負電荷）に対して、オーバーフロードレインとして機能する。ここで、オーバーフロードレイン領域２２３（２３３）では、第１位置における深さＤ２０１よりも第２位置における深さＤ２０２が浅くなっている。これにより、収集した余剰電荷を隣接する他のフォトダイオードよりも電源線Ｖｃｃへ向かうように導くことができるようになっている。また、オーバーフロードレイン領域２４２では、第１位置における深さＤ２１１よりも第２位置における深さＤ２１２が浅くなっているので、収集した余剰電荷を隣接する他のフォトダイオードよりも出力線６０へ向かうように導くことができるようになっている。これらにより、１つの画素２０３で得られた信号電荷（負電荷）が、隣接する他の画素（特に隣接するフォトダイオード）へ漏れ込むことが十分に抑制されている。
【００９０】
他の点は、第１実施形態における固体撮像装置１に備えられた１つの画素３における電荷の詳細動作と同様である。
【００９１】
（第３実施形態に関する特徴）
撮像システムにおける固体撮像装置２００の構成は、例えば１つの画素２０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域２２３（２３３）に収集された際に、その余剰電荷が隣接する他の画素よりも電源線Ｖｃｃへと向かうように導かれる。また、例えば、フォトダイオード７０で生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域２４２に収集された際に、その余剰電荷が隣接する他の画素よりも出力線６０へと向かうように導かれる。
【００９２】
このように、余剰電荷が隣接する他の画素よりも電源線Ｖｃｃへと向かうように導かれ、あるいは、余剰電荷が隣接する他の画素よりも出力線６０へと向かうように導かれる。これにより、例えば、１つの画素２０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことは十分に抑制される。
【００９３】
（第３実施形態の変形例）
第３実施形態における固体撮像装置の各画素には、オーバーフロードレイン領域２２３（２３３）の代わりにオーバーフロードレイン領域２３ｉ（３３ｉ）が備えられていてもよい（図６参照）。あるいは、固体撮像装置の各画素には、オーバーフロードレイン領域２４２の代わりにオーバーフロードレイン領域１４２ｉが備えられていてもよい（図１０参照）。
【００９４】
＜本発明の好適な第４実施形態に係る撮像システム＞
本発明の好適な第４実施形態に係る撮像システムについて、図１５〜図１８を参照して説明する。図１５は、撮像システムの固体撮像装置における１つの画素の等価回路図である。図１６は、１つの画素のレイアウト構成例を示す。図１７は、図１６のXVII-XVII拡大断面図である。図１８は、図３のXVIII-XVIII拡大断面図である。なお、上記の第１実施形態と異なる部分を中心に説明し、同様の部分については、同じ番号で示し説明を省略する。
【００９５】
撮像システムの固体撮像装置３００は、基本的な構成は第１実施形態と同様であるが、画素３の代わりに画素ユニット３０３を備える点で第１実施形態と異なる。画素ユニット３０３は、２つの画素を含んでおり、リセットトランジスタと増幅トランジスタとが共通化されている。
【００９６】
具体的には、画素ユニット３０３は、フォトダイオード７０の代わりにフォトダイオード（光電変換部）３７０ａ及びフォトダイオード（光電変換部）３７０ｂを備える。画素ユニット３０３は、転送トランジスタ１０の代わりに転送トランジスタ３１０ａ及び転送トランジスタ３１０ｂを備える。画素ユニット３０３は、フローティングディフュージョン領域ＦＤの代わりにフローティングディフュージョン領域ＦＤａ及びフローティングディフュージョン領域ＦＤｂを備える。画素ユニット３０３は、リセットトランジスタ２０の代わりにリセットトランジスタ３２０を備える。画素ユニット３０３は、増幅トランジスタ３０の代わりに増幅トランジスタ３３０を備える。画素ユニット３０３は、分岐配線５０の代わりに分岐配線３５０を備え、選択トランジスタ４０を備えない。
【００９７】
フォトダイオード３７０ａは、転送トランジスタ３１０ａに接続されている。フォトダイオード３７０ｂは、転送トランジスタ３１０ｂに接続されている。分岐配線３５０は、転送トランジスタ３１０ａ、転送トランジスタ３１０ｂ、リセットトランジスタ３２０及び増幅トランジスタ３３０を互いに並列に接続している。また、リセットトランジスタ３２０のドレイン（第１半導体領域）３２３は、電源線Ｖｃｃに接続される代わりに出力線（導電線）３６０に接続されている。
【００９８】
また、画素ユニット３０３は、オーバーフロードレイン領域２３（３３）の代わりにオーバーフロードレイン領域３２３及びオーバーフロードレイン領域３３２を備える。オーバーフロードレイン領域３２３及びオーバーフロードレイン領域３３２は、電源線Ｖｃｃに接続される代わりに出力線３６０に接続されている。
【００９９】
（オーバーフロードレイン領域の詳細構成）
オーバーフロードレイン領域（第１半導体領域）３３２の下端の深さは、図１７に示すように、第１位置においてチャネルストップ領域８よりも深い深さＤ３０１になっている。また、オーバーフロードレイン領域３３２の下端の深さは、第２位置において深さＤ３０２になっている。第２位置は、フォトダイオード３７０ｂからの距離が第１位置より遠い位置である。フォトダイオード３７０ｂは、フォトダイオード３７０ａ及びフォトダイオード３７０ｂにおいて第２位置に近い方の素子である。同様に、オーバーフロードレイン領域３３２は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【０１００】
ここで、第１位置における深さＤ３０１は、第２位置における深さＤ３０２よりも深くなっている。すなわち、オーバーフロードレイン領域３３２は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域３３２は、その下端が、他のＮ＋領域３１２，３１３，３２２の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【０１０１】
オーバーフロードレイン領域３２３の構成は、オーバーフロードレイン領域３３２の構成と同様である。
【０１０２】
他の点は、第１実施形態におけるオーバーフロードレイン領域２３（３３）と同様である。
【０１０３】
（固体撮像装置における電荷の詳細動作）
固体撮像装置３００に備えられた１つの画素ユニット３０３における電荷の詳細動作を図１７及び図１８を参照して説明する。
【０１０４】
フォトダイオード３７０ｂの信号電荷蓄積部３７２ｂから漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域３３２へ効果的に収集される。オーバーフロードレイン領域３３２は、収集した余剰電荷を出力線３６０に排出する。
【０１０５】
このように、オーバーフロードレイン領域３３２は、信号電荷蓄積部３７２ｂから漏れ出た余剰電荷（負電荷）に対して、オーバーフロードレインとして機能する。ここで、オーバーフロードレイン領域３３２では、第１位置における深さＤ３０１よりも第２位置における深さＤ３０２が浅くなっている。これにより、収集した余剰電荷を隣接する他のフォトダイオードよりも出力線３６０へ向かうように導くことができるようになっている。これにより、１つの画素ユニット３０３で得られた信号電荷（負電荷）が、隣接する他の画素（特に隣接するフォトダイオード）へ漏れ込むことが十分に抑制されている。
【０１０６】
他の点は、第１実施形態における固体撮像装置１に備えられた１つの画素３における電荷の詳細動作と同様である。
【０１０７】
（第４実施形態に関する特徴）
撮像システムにおける固体撮像装置３００の構成は、例えば１つの画素ユニット３０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、フォトダイオード３７０ｂで生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域３３２に収集された際に、その余剰電荷が隣接する他の画素よりも出力線３６０へと向かうように導かれる。
【０１０８】
このように、余剰電荷が隣接する他の画素よりも出力線３６０へと向かうように導かれるので、例えば、１つの画素ユニット３０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことは十分に抑制される。
【０１０９】
（第４実施形態の変形例）
撮像システムの固体撮像装置３００ｉには、図１９に示すように、画素ユニット３０３の代わりに画素ユニット３０３ｉが備えられていてもよい。画素ユニット３０３ｉは、リセットトランジスタ３２０の代わりにリセットトランジスタ３２０ｉを備え、増幅トランジスタ３３０の代わりに増幅トランジスタ３３０ｉを備える。すなわち、画素ユニット３０３ｉは、オーバーフロードレイン領域３２３の代わりにオーバーフロードレイン領域（第１半導体領域）３２３ｉを備え、オーバーフロードレイン領域３３２の代わりにオーバーフロードレイン領域３３２ｉを備える。
【０１１０】
オーバーフロードレイン領域３３２ｉは、フォトダイオード３７０ｂを通り半導体基板４に垂直な断面視（図１９参照）において、略Γ（ガンマ）形状をしている。例えば、図１９における左半分の領域に対して深さＤ３０１ｉに対応したエネルギー値で不純物イオンが注入される。そして、右半分の領域に対して深さＤ３０２ｉに対応したエネルギー値で不純物イオンが注入されることにより形成される。このように、オーバーフロードレイン領域３３２ｉは、下端の深さが階段状に変化するように形成される。
【０１１１】
第１位置における深さＤ３０１ｉが第２位置における深さＤ３０２ｉよりも深くなっている点は第４実施形態と同様である。したがって、この場合でも、フォトダイオード３７０ｂで生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域３３２ｉに収集された際に、その余剰電荷が隣接する他の画素よりも出力線３６０へと向かうように導かれる。
【０１１２】
＜本発明の好適な第５実施形態に係る撮像システム＞
本発明の好適な第５実施形態に係る撮像システムについて、図２０〜図２３を参照して説明する。図２０は、撮像システムの固体撮像装置における１つの画素の等価回路図である。図２１は、１つの画素のレイアウト構成例を示す。図２２は、図２１のXXII-XXII拡大断面図である。図２３は、図２１のXXIII-XXIII拡大断面図である。なお、上記の第５実施形態と異なる部分を中心に説明し、同様の部分については、同じ番号で示し説明を省略する。
【０１１３】
撮像システムの固体撮像装置４００は、基本的な構成は第４実施形態と同様であるが、画素ユニット３０３の代わりに画素ユニット４０３を備える点で第４実施形態と異なる。
【０１１４】
具体的には、画素ユニット４０３は、リセットトランジスタ３２０の代わりにリセットトランジスタ４２０を備え、増幅トランジスタ３３０の代わりに増幅トランジスタ４３０を備え、出力線３６０の代わりに出力線４６０を備える。
【０１１５】
リセットトランジスタ４２０のドレイン（第１半導体領域）４２３は、出力線４６０に接続される代わりに電源線（導電線）Ｖｃｃに接続されている。
【０１１６】
また、画素ユニット４０３は、オーバーフロードレイン領域３２３の代わりにオーバーフロードレイン領域４２３を備え、オーバーフロードレイン領域３３２の代わりにオーバーフロードレイン領域４３３を備える。オーバーフロードレイン領域４２３及びオーバーフロードレイン領域４３３は、出力線４６０に接続される代わりに電源線Ｖｃｃに接続されている。
【０１１７】
（オーバーフロードレイン領域の詳細構成）
オーバーフロードレイン領域（第１半導体領域）４３３の下端の深さは、図２２に示すように、第１位置においてチャネルストップ領域８よりも深い深さＤ４０１になっている。また、オーバーフロードレイン領域４３３の下端の深さは、第２位置において深さＤ４０２になっている。第２位置は、フォトダイオード３７０ｂからの距離が第１位置より遠い位置である。フォトダイオード３７０ｂは、フォトダイオード３７０ａ及びフォトダイオード３７０ｂにおいて第２位置に近い方の素子である。同様に、オーバーフロードレイン領域４３３は、台形状の斜辺に相当する部分において、深さが連続的に変化している。
【０１１８】
ここで、第１位置における深さＤ４０１は、第２位置における深さＤ４０２よりも深くなっている。すなわち、オーバーフロードレイン領域４３３は、第１位置においてポテンシャル障壁領域９に接する深さまで延びているのに対して、第２位置においてポテンシャル障壁領域９よりも浅い位置までしか延びていない。例えば、オーバーフロードレイン領域４３３は、その下端が、他のＮ＋領域３１２，３１３，４２２，４３２の下端に比べて、０．５〜１．２μｍ程度深くなるように形成されていることが好ましい。
【０１１９】
オーバーフロードレイン領域（第１半導体領域）４２３の構成は、オーバーフロードレイン領域４３３の構成と同様である。
【０１２０】
他の点は、第４実施形態におけるオーバーフロードレイン領域３３２と同様である。
【０１２１】
（固体撮像装置における電荷の詳細動作）
固体撮像装置４００に備えられた１つの画素ユニット４０３における電荷の詳細動作を図２２及び図２３を参照して説明する。
【０１２２】
フォトダイオード３７０ｂの信号電荷蓄積部３７２ｂから漏れ出た余剰電荷（負電荷）は、Ｎ−領域７を介してオーバーフロードレイン領域４３３へ効果的に収集される。オーバーフロードレイン領域４３３は、収集した余剰電荷を電源線Ｖｃｃに排出する。
【０１２３】
このように、オーバーフロードレイン領域４３３は、信号電荷蓄積部３７２ｂから漏れ出た余剰電荷（負電荷）に対して、オーバーフロードレインとして機能する。ここで、オーバーフロードレイン領域４３３では、第１位置における深さＤ４０１よりも第２位置における深さＤ４０２が浅くなっている。これにより、収集した余剰電荷を隣接する他のフォトダイオードよりも電源線Ｖｃｃへ向かうように導くことができるようになっている。これにより、１つの画素ユニット４０３で得られた信号電荷（負電荷）が、隣接する他の画素（特に隣接するフォトダイオード）へ漏れ込むことが十分に抑制されている。
【０１２４】
他の点は、第４実施形態における固体撮像装置３００に備えられた１つの画素ユニット３０３における電荷の詳細動作と同様である。
【０１２５】
（第５実施形態に関する特徴）
撮像システムにおける固体撮像装置４００の構成は、例えば１つの画素ユニット４０３で得られた信号電荷が、隣接する他の画素へ漏れ込むことを十分に抑制することに寄与する。例えば、フォトダイオード３７０ｂで生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域４３３に収集された際に、その余剰電荷が隣接する他の画素よりも電源線Ｖｃｃへと向かうように導かれる。
【０１２６】
このように、余剰電荷が隣接する他の画素よりも電源線Ｖｃｃへと向かうように導かれるので、例えば、１つの画素で得られた信号電荷が、隣接する他の画素へ漏れ込むことは十分に抑制される。
【０１２７】
（第５実施形態の変形例）
撮像システムの固体撮像装置４００ｉには、図２４に示すように、画素ユニット４０３の代わりに画素ユニット４０３ｉが備えられていてもよい。画素ユニット４０３ｉは、リセットトランジスタ４２０の代わりにリセットトランジスタ４２０ｉを備え、増幅トランジスタ４３０の代わりに増幅トランジスタ４３０ｉを備える。すなわち、画素ユニット４０３ｉは、オーバーフロードレイン領域４２３の代わりにオーバーフロードレイン領域（第１半導体領域）４２３ｉを備え、オーバーフロードレイン領域４３３の代わりにオーバーフロードレイン領域４３３ｉを備える。
【０１２８】
オーバーフロードレイン領域４３３ｉは、フォトダイオード３７０ｂを通り半導体基板４に垂直な断面視（図２４参照）において、略Γ（ガンマ）形状をしている。例えば、図２４における左半分の領域に対して深さＤ４０１ｉに対応した大きなエネルギー値で不純物イオンが注入される。そして、右半分の領域に対して深さＤ４０２ｉに対応したエネルギー値で不純物イオンが注入されることにより形成される。このように、オーバーフロードレイン領域４３３ｉは、下端の深さが階段状に変化するように形成される。
【０１２９】
第１位置における深さＤ４０１ｉが第２位置における深さＤ４０２ｉよりも深くなっている点は第５実施形態と同様である。したがって、この場合でも、フォトダイオード３７０ｂで生成されたＮ型の電荷（負電荷）における余剰電荷がオーバーフロードレイン領域４３３ｉに収集された際に、その余剰電荷が隣接する他の画素よりも電源線Ｖｃｃへと向かうように導かれる。
【図面の簡単な説明】
【０１３０】
【図１】本発明の好適な第１実施形態に係る撮像システムの概略構成図。
【図２】本発明の好適な第１実施形態における固体撮像装置に備えられる１つの画素の等価回路図。
【図３】本発明の好適な第１実施形態における固体撮像装置に備えられる１つの画素のレイアウト構成例。
【図４】図３のIV-IV拡大断面図。
【図５】図３のV-V拡大断面図。
【図６】第１実施形態の変形例における固体撮像装置に備えられる１つの画素の拡大断面図。
【図７】本発明の好適な第２実施形態における固体撮像装置に備えられる１つの画素のレイアウト構成例。
【図８】図７のVIII-VIII拡大断面図。
【図９】図７のIX-IX拡大断面図。
【図１０】第２実施形態の変形例における固体撮像装置に備えられる１つの画素の拡大断面図。
【図１１】本発明の好適な第３実施形態における固体撮像装置に備えられる１つの画素のレイアウト構成例。
【図１２】図１１のXII-XII拡大断面図。
【図１３】図１１のXIII-XIII拡大断面図。
【図１４】図１１のXIV-XIV拡大断面図。
【図１５】本発明の好適な第４実施形態における固体撮像装置に備えられる１つの画素ユニットの等価回路図。
【図１６】本発明の好適な第４実施形態における固体撮像装置に備えられる１つの画素ユニットのレイアウト構成例。
【図１７】図１６のXVII-XVII拡大断面図。
【図１８】図１６のXVIII-XVIII拡大断面図。
【図１９】第４実施形態の変形例における固体撮像装置に備えられる１つの画素ユニットの拡大断面図。
【図２０】本発明の好適な第５実施形態における固体撮像装置に備えられる１つの画素ユニットの等価回路図。
【図２１】本発明の好適な第５実施形態における固体撮像装置に備えられる１つの画素ユニットのレイアウト構成例。
【図２２】図２１のXXII-XXII拡大断面図。
【図２３】図２１のXXIII-XXIII拡大断面図。
【図２４】第５実施形態の変形例における固体撮像装置に備えられる１つの画素ユニットの拡大断面図。
【符号の説明】
【０１３１】
１，１ｉ，１００，１００ｉ，２００，３００，３００ｉ，４００，４００ｉ  固体撮像装置
３，３ｉ，１０３，１０３ｉ，２０３  画素
８  チャネルストップ領域（第３半導体領域）
９  ポテンシャル障壁領域（第２半導体領域）
１０，３１０ａ，３１０ｂ  転送トランジスタ
２０，２０ｉ，１２０，３２０，３２０ｉ，４２０，４２０ｉ  リセットトランジスタ
２３，２３ｉ，３３，３３ｉ，１４２，１４２ｉ，２４２，３２３，３２３ｉ，３３２，３３２ｉ，４２３，４２３ｉ，４３３，４３３ｉ  オーバーフロードレイン領域（第１半導体領域）
３０，３０ｉ、３３０，３３０ｉ，４３０，４３０ｉ  増幅トランジスタ
４０，１４０，１４０ｉ，２４０  選択トランジスタ
５０，３５０  分岐配線
６０，３６０，４６０  出力線（導電線）
７０，３７０ａ，３７０ｂ  フォトダイオード（光電変換部）
８１  素子分離膜
９０  撮像システム
２２３，２３３  オーバーフロードレイン領域（第４半導体領域）
３０３，３０３ｉ，４０３，４０３ｉ  画素ユニット
Ｖｃｃ  電源線（導電線）
【図１】
2007294761.tif 000003
【図２】
2007294761.tif 000004
【図３】
2007294761.tif 000005
【図４】
2007294761.tif 000006
【図５】
2007294761.tif 000007
【図６】
2007294761.tif 000008
【図７】
2007294761.tif 000009
【図８】
2007294761.tif 000010
【図９】
2007294761.tif 000011
【図１０】
2007294761.tif 000012
【図１１】
2007294761.tif 000013
【図１２】
2007294761.tif 000014
【図１３】
2007294761.tif 000015
【図１４】
2007294761.tif 000016
【図１５】
2007294761.tif 000017
【図１６】
2007294761.tif 000018
【図１７】
2007294761.tif 000019
【図１８】
2007294761.tif 000020
【図１９】
2007294761.tif 000021
【図２０】
2007294761.tif 000022
【図２１】
2007294761.tif 000023
【図２２】
2007294761.tif 000024
【図２３】
2007294761.tif 000025
【図２４】
2007294761.tif 000026