(57)【要約】【課題】Ｈｉｇｈ−ｋ材料を用いて良好な電気的特性を示す半導体装置を形成する。【解決手段】ｐ型Ｓｉ基板上に界面層４を介してＨｆＳｉＯＮゲート絶縁膜５を形成し、その表面に例えばＳＦ6ガスを吹き付けてＦを導入する等してハロゲン元素を導入し、ハロゲン元素領域７を形成する。そして、このようなハロゲン元素領域７が形成されたＨｆＳｉＯＮゲート絶縁膜５上にＰｏｌｙＳｉゲート電極６を形成する。ハロゲン元素が導入されることで、ＨｆＳｉＯＮゲート絶縁膜５表面のＨｆ原子やＳｉ原子は終端され、ＨｆＳｉＯＮゲート絶縁膜５とＰｏｌｙＳｉゲート電極６との間に電気的に良好な界面が形成されるようになる。これにより、固定電荷やフェルミ・レベル・ピニングに起因したＶthシフトを抑制でき、良好な電気的特性を示す半導体装置が実現可能になる。【選択図】図１
2007142266.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ構造を有する半導体装置において、
半導体基板上に高誘電率材料を用いて形成されたゲート絶縁膜と、
前記ゲート絶縁膜表面に形成されたハロゲン元素を含むハロゲン元素領域と、
表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上に形成されたゲート電極と、
を有することを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、Ｓｉを含んでいることを特徴とする請求項１記載の半導体装置。
【請求項３】
ＭＯＳ構造を有する半導体装置の製造方法において、
半導体基板上に高誘電率材料を用いてゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜表面にハロゲン元素を導入してハロゲン元素領域を形成する工程と、
表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記ハロゲン元素領域を形成する工程においては、
前記ハロゲン元素を含むガスを前記ゲート絶縁膜表面に吹き付けることによって前記ゲート絶縁膜表面に前記ハロゲン元素を導入して前記ハロゲン元素領域を形成することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記ハロゲン元素領域を形成する工程においては、
前記ゲート絶縁膜形成後で前記ゲート電極形成前の前記ゲート絶縁膜表面の原子を前記ハロゲン元素によって終端することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にゲート絶縁膜に高誘電率（Ｈｉｇｈ−ｋ）材料を用いたＭＯＳ（Metal Oxide Semiconductor）構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）の高速化・高集積化は、スケーリング則によるＭＯＳ型電界効果トランジスタ（Field Effect Transistor，ＦＥＴ）の微細化によって進められてきた。スケーリング則による微細化とは、酸化シリコン（ＳｉＯ2）ゲート絶縁膜やポリシリコン（ＰｏｌｙＳｉ）ゲート電極のゲート長等、ＭＯＳＦＥＴの各構成要素の高さ方向と横方向の寸法を同時に縮小する手法である。このような手法は、微細化時のＭＯＳＦＥＴの特性を正常に保ちつつ、その性能を向上させることを可能にしてきた。
【０００３】
ＭＯＳＦＥＴは、これまで微細化の一途を辿っており、スケーリング則によると、次世代のＭＯＳＦＥＴには、膜厚１ｎｍ以下のＳｉＯ2ゲート絶縁膜が必要になってくる。しかし、この膜厚領域は、直接トンネル電流が流れ始める厚さであり、リーク電流を抑制することができず、消費電力の増加等の問題が回避できない。
【０００４】
そこで、ゲート絶縁膜にＳｉＯ2よりも誘電率の高いＨｉｇｈ−ｋ材料を用い、ＳｉＯ2ゲート絶縁膜換算の実効膜厚を１ｎｍ以下に抑えつつ物理膜厚を稼ぎ、リーク電流を抑える手法が提案されている。例えば、ハフニウム（Ｈｆ）を主成分とした酸（窒）化物は、ＳｉＯ2に比べて数倍〜１０倍程度高い誘電率を有しており、このようなＨｆ酸（窒）化物は、次世代のゲート絶縁膜材料として期待されている。
【０００５】
ところが、Ｈｉｇｈ−ｋ材料をゲート絶縁膜に用い、従来通りＰｏｌｙＳｉをゲート電極に用いると、ＳｉＯ2ゲート絶縁膜を用いた場合に比べて閾値電圧Ｖthがシフトするといった現象が見られるようになる。これを回避するための試みも従来なされている。例えば、Ｈｉｇｈ−ｋ絶縁膜上にゲート電極のＰｏｌｙＳｉや薄いシリコン（Ｓｉ）膜を形成した後、これを窒化性雰囲気や酸化性雰囲気で熱処理したり、あるいはそのゲート電極等に窒素やフッ素等をイオン注入してから熱処理したりすることにより、Ｈｉｇｈ−ｋゲート絶縁膜とＰｏｌｙＳｉゲート電極との間に窒化層、酸化層、フッ化層等を形成し、閾値電圧ＶthをＳｉＯ2ゲート絶縁膜のときの値に近付けるといった提案がある（特許文献１参照）。
【特許文献１】特開２００５−１５８９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
Ｈｉｇｈ−ｋ材料でゲート絶縁膜を形成し、ＰｏｌｙＳｉでゲート電極を形成する場合、一般的にはＣＶＤ（Chemical Vapor Deposition）法が用いられている。例えば、Ｓｉ基板を用いたＭＯＳ構造であれば、ＣＶＤ法によるＨｉｇｈ−ｋ絶縁膜の形成前に、まずＳｉ基板上に界面層として薄い酸（窒）化シリコン（ＳｉＯ（Ｎ））膜を形成しておき、その上にＨｉｇｈ−ｋ絶縁膜を堆積し、ポストデポアニールを行って、ＰｏｌｙＳｉを堆積する。最近では、このようなＰｏｌｙＳｉ／Ｈｉｇｈ−ｋ絶縁膜／界面層／Ｓｉ基板というＭＯＳ構造がより詳細に検討され、閾値電圧Ｖthのシフトの原因のひとつとして、ＰｏｌｙＳｉ／Ｈｉｇｈ−ｋ絶縁膜界面に発生する酸素空孔が挙げられるようになっている。
【０００７】
ここで、図１２および図１３は酸素空孔の生成メカニズムを説明する図であって、図１２はＰｏｌｙＳｉ堆積前の原子配列構造を示す図、図１３はＰｏｌｙＳｉ堆積後の原子配列構造を示す図である。
【０００８】
例えば、Ｈｉｇｈ−ｋ絶縁膜としてハフニウムシリケート（ＨｆＳｉＯ）を用いた場合、通常、ＰｏｌｙＳｉ堆積前のＨｆＳｉＯ表面には、図１２に示すように、Ｈｆ−Ｏ−Ｓｉ結合が多く存在しており、最表層のＨｆ原子やＳｉ原子には酸素（Ｏ）原子が結合され、それが水素（Ｈ）原子で終端されている。また、ここで図示しないが、このようなＰｏｌｙＳｉ堆積前のＨｆＳｉＯ表面には、Ｈｆ原子やＳｉ原子のフリーのダングリングボンドが存在していることも少なくない。
【０００９】
このようなＨｆＳｉＯ表面にＰｏｌｙＳｉを堆積すると、図１３に示すように、ＰｏｌｙＳｉ／ＨｆＳｉＯ界面に新たにＨｆ−Ｏ−Ｓｉ結合が形成されるようになるが、この界面のＯ原子は、堆積されたＰｏｌｙＳｉ側に移動してＳｉ−Ｏ−Ｓｉ結合を形成する場合がある。その場合、ＰｏｌｙＳｉ／ＨｆＳｉＯ界面には、酸素空孔１００が形成され、それにより、Ｈｆ原子やＳｉ原子のダングリングボンドが生成したり、新たにＨｆ−Ｓｉ結合が形成されたりするようになる。
【００１０】
ＰｏｌｙＳｉ／ＨｆＳｉＯ界面において上記のような現象が起きると、固定電荷の大量発生やフェルミ・レベル・ピニングが引き起こされ、従来のＳｉＯ2ゲート絶縁膜を用いた場合に比べて閾値電圧Ｖthが増大するＶthシフトの問題が生じてくる。
【００１１】
図１４から図１６はＶthシフトの原理を説明する図であって、図１４はＳｉＯ2ゲート絶縁膜を用いたＭＯＳＦＥＴを示す図、図１５はＨｆＳｉＯゲート絶縁膜を用いたＭＯＳＦＥＴを示す図、図１６は電流−電圧特性を示す図である。なお、ＭＯＳＦＥＴは、ここではいずれもｎチャネル型であるものとする。
【００１２】
図１４に示すＭＯＳＦＥＴ２００は、ＳｉＯ2ゲート絶縁膜２０１を用いて構成されており、ＰｏｌｙＳｉゲート電極２０２からチャネル２０３に電界（ゲート電圧ＶG）を印加し、ソース２０４からドレイン２０５に流れる電流（ドレイン電流Ｉd）を制御することができるようになっている。
【００１３】
図１５に示すＭＯＳＦＥＴ３００は、ＨｆＳｉＯゲート絶縁膜３０１を用いて構成されており、ＳｉＯ2ゲート絶縁膜２０１を用いた図１４のＭＯＳＦＥＴ２００の場合と同じく、ＰｏｌｙＳｉゲート電極３０２からチャネル３０３にゲート電圧ＶGを印加し、ソース３０４からドレイン３０５に流れるドレイン電流Ｉdを制御することができるようになっている。
【００１４】
まず、図１４に示したＭＯＳＦＥＴ２００では、固定電荷のないＳｉＯ2ゲート絶縁膜２０１が用いられているため、図１６に示すように、ゲート電圧ＶG＝０ではドレイン電流Ｉd＝０（ただし、厳密にはオフ電流が流れる。）であり、ゲート電圧ＶGが閾値電圧Ｖth（ＳｉＯ2）となったときにドレイン電流Ｉdが流れ始めるようになる。
【００１５】
一方、図１５に示したＭＯＳＦＥＴ３００では、ＨｆＳｉＯゲート絶縁膜３０１が用いられており、膜中に多かれ少なかれ固定電荷が存在する。例えば、膜中に存在する固定電荷が示す電圧が−ＶQだとすると、図１４のＭＯＳＦＥＴ２００のときと同じゲート電圧ＶGを印加しても、チャネル３０３にはゲート電圧ＶGと固定電荷の電圧−ＶQとの和（＝ＶG＋（−ＶQ））分の電界しか印加されないことになる。したがって、この図１５のＭＯＳＦＥＴ３００では、ＳｉＯ2ゲート絶縁膜２０１を用いたときの閾値電圧Ｖth（ＳｉＯ2）に固定電荷分の電圧ＶQを足した電圧Ｖth（ＨｆＳｉＯ）を印加することによって初めてドレイン電流Ｉdを流し始めることが可能になる。すなわち、これが固定電荷に起因したＶthシフトである。
【００１６】
これはｎチャネル型の場合であり、Ｖthシフトはプラス側になる。ところが、ｐチャネル型の上記のようなＭＯＳＦＥＴを形成すると、Ｖthシフトは、マイナス側ではなく、ｎチャネル型同様、プラス側になり、ＨｆＳｉＯゲート絶縁膜中にあたかもプラスの固定電荷が存在しているかのような挙動を示す。これがフェルミ・レベル・ピニングに起因したＶthシフトである。
【００１７】
なお、ここではＨｆＳｉＯを例にして述べたが、このような現象は、窒化ハフニウムシリケート（ＨｆＳｉＯＮ）等、その他のＨｉｇｈ−ｋ絶縁膜を用いた場合にも同様に起こり得る。
【００１８】
このように、ＰｏｌｙＳｉ／Ｈｉｇｈ−ｋ絶縁膜界面を含むＭＯＳ構造を形成した場合には、ＭＯＳＦＥＴを構成する上で電気的に良好な界面を形成することが非常に難しく、固定電荷やフェルミ・レベル・ピニングによってＶthシフトを引き起こす等、電気的特性の劣化を充分に抑えることができていないのが現状である。
【００１９】
本発明はこのような点に鑑みてなされたものであり、Ｈｉｇｈ−ｋ材料を用いた良好な電気的特性を示す半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明では上記課題を解決するために、ＭＯＳ構造を有する半導体装置において、半導体基板上にＨｉｇｈ−ｋ材料を用いて形成されたゲート絶縁膜と、前記ゲート絶縁膜表面に形成されたハロゲン元素を含むハロゲン元素領域と、表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上に形成されたゲート電極と、を有することを特徴とする半導体装置が提供される。
【００２１】
このような半導体装置によれば、ハロゲン元素領域が、Ｈｉｇｈ−ｋ材料を用いたゲート絶縁膜表面に形成され、ゲート電極が、ハロゲン元素領域が形成されたゲート絶縁膜上に形成される。これにより、ゲート絶縁膜表面の原子がハロゲン元素領域のハロゲン元素で終端され、その上にゲート電極が形成された場合でも、ゲート絶縁膜とゲート電極との間に電気的に良好な界面が形成されるようになる。
【００２２】
ここで、本願における高誘電率材料、つまりＨｉｇｈ−ｋ材料とは、ＳｉＯ2よりも比誘電率の高い材料のことである。なお、ＳｉＯ2の比誘電率は、一般的に３．８である。
また、本発明では、ＭＯＳ構造を有する半導体装置の製造方法において、半導体基板上にＨｉｇｈ−ｋ材料を用いてゲート絶縁膜を形成する工程と、前記ゲート絶縁膜表面にハロゲン元素を導入してハロゲン元素領域を形成する工程と、表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００２３】
このような半導体装置の製造方法によれば、Ｈｉｇｈ−ｋ材料を用いたゲート絶縁膜表面にハロゲン元素を導入してハロゲン元素領域を形成し、その上にゲート電極を形成する。これにより、ゲート絶縁膜表面の原子がハロゲン元素で終端され、ゲート絶縁膜とゲート電極との間に電気的に良好な界面が形成されるようになる。
【発明の効果】
【００２４】
本発明では、Ｈｉｇｈ−ｋ材料を用いたゲート絶縁膜表面にハロゲン元素領域を形成し、その上にゲート電極を形成するようにした。これにより、ゲート絶縁膜とゲート電極との間に電気的に良好な界面を形成することができ、Ｈｉｇｈ−ｋ材料を用いて良好な電気的特性を示す半導体装置を実現することが可能になる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、ゲート絶縁膜にＨｆＳｉＯＮを用いたＭＯＳ構造を例に、図面を参照して詳細に説明する。
図１はＭＯＳＦＥＴの構成例を示す要部断面模式図である。
【００２６】
ｎチャネル型の場合、図１に示すＭＯＳＦＥＴ１は、例えば、主表面が（１００）面であるｐ型Ｓｉ基板２が用いられ、そこにｐ型不純物が導入されてｐ型ウェル３が形成されている。
【００２７】
ｐ型Ｓｉ基板２上には、ＳｉＯ2からなる界面層４およびＨｆＳｉＯＮゲート絶縁膜５を挟んで、ｎ型不純物を導入したＰｏｌｙＳｉゲート電極６が形成されている。そして、このＨｆＳｉＯＮゲート絶縁膜５とＰｏｌｙＳｉゲート電極６との間には、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）、アスタチン（Ａｔ）といったハロゲン元素を含んだハロゲン元素領域７が形成されている。
【００２８】
ＰｏｌｙＳｉゲート電極６の表面には、シリサイド８が形成され、界面層４、ＨｆＳｉＯＮゲート絶縁膜５、ハロゲン元素領域７、ＰｏｌｙＳｉゲート電極６およびシリサイド８の側壁には、サイドウォール９が形成されている。
【００２９】
ＰｏｌｙＳｉゲート電極６両側のｐ型Ｓｉ基板２内部には、ｎ型不純物が導入されたソース・ドレイン１０が形成されており、さらにその内側にそれぞれ、より低濃度でｎ型不純物が導入されたソース・ドレイン・エクステンション１１が形成されている。このソース・ドレイン・エクステンション１１の間の領域にチャネル１２が形成される。
【００３０】
このような構成を有するＭＯＳＦＥＴ１において、ＨｆＳｉＯＮゲート絶縁膜５は、ＣＶＤ法等を用いて形成することができる。そして、ＨｆＳｉＯＮゲート絶縁膜５の形成後、ＰｏｌｙＳｉゲート電極６の形成前に、ＨｆＳｉＯＮゲート絶縁膜５表面に対して、後述する所定のハロゲン元素導入処理を施し、ハロゲン元素領域７を形成する。このような方法によれば、ＨｆＳｉＯＮゲート絶縁膜５とＰｏｌｙＳｉゲート電極６の界面に選択的にハロゲン元素領域７を形成することができる。
【００３１】
なお、「ハロゲン元素領域」には、例えば数ｎｍといった一定の厚みを有しているもののほか、例えば１層ないし数原子層といった殆ど厚みを有していない状態にあるものを含むものとし、また、「ハロゲン元素領域」には、層状に形成されているもののほか、複数の島状領域が散在して形成されているものを含むものとする。なお、図１には、便宜上、ハロゲン元素領域７を層状に図示している。
【００３２】
上記ＭＯＳＦＥＴ１のハロゲン元素領域７は、ＨｆＳｉＯＮゲート絶縁膜５表面に形成されることで、その表面のＨｆ原子やＳｉ原子をハロゲン元素で終端する役割を果たす。例えば、ハロゲン元素が、ＨｆＳｉＯＮゲート絶縁膜５表面のＨｆ原子やＳｉ原子に結合しているＯ原子あるいは水酸（ＯＨ）基と置換したり、Ｈｆ原子やＳｉ原子のフリーのダングリングボンドに結合したりすることで、最終的に表面のＨｆ原子やＳｉ原子がハロゲン元素で終端されるようになる。
【００３３】
このようにＨｆＳｉＯＮゲート絶縁膜５表面のＨｆ原子やＳｉ原子がハロゲン元素で終端されると、その後ＰｏｌｙＳｉゲート電極６を形成した場合にも、それらの界面では、ＨｆＳｉＯＮゲート絶縁膜５側からＰｏｌｙＳｉゲート電極６側へのＯ原子の移動が非常に起こりにくくなる。そのため、ＨｆＳｉＯＮゲート絶縁膜５とＰｏｌｙＳｉゲート電極６との界面における酸素空孔の発生が抑えられ、また、Ｈｆ−Ｓｉ結合の生成も抑えられる。その結果、Ｖthシフトのような電気的特性の劣化を抑制することが可能になる。
【００３４】
ハロゲン元素は、Ｈｆ原子とＳｉ原子が結合するよりも強くＨｆ原子やＳｉ原子に結合するため、このような元素を用いることにより、ＨｆＳｉＯＮゲート絶縁膜５表面のＨｆ原子やＳｉ原子を効果的に終端することができる。
【００３５】
なお、ここではｎチャネル型のＭＯＳＦＥＴ１について述べたが、ｐチャネル型のＭＯＳＦＥＴについてもこれと同様のことが言える。
以下、具体例を挙げてより詳細に説明する。なお、ここでは、上記のようなハロゲン元素領域を有するＭＯＳキャパシタを用いて測定および評価を行った例について述べる。
【００３６】
図２から図６はＭＯＳキャパシタの各形成工程を説明する図であって、図２は界面層形成工程の要部断面模式図、図３はＨｆＳｉＯＮ堆積形成工程の要部断面模式図、図４はハロゲン元素導入処理工程の要部断面模式図、図５はＰｏｌｙＳｉ堆積工程の要部断面模式図、図６は電極加工工程の要部断面模式図である。
【００３７】
まず、ｎＭＯＳキャパシタを例に説明する。ｎＭＯＳキャパシタの場合には、まず、図２に示すように、主表面が（１００）面であるｐ型Ｓｉ基板２０を用意し、その表面の自然酸化膜を除去する。自然酸化膜の除去は、例えば、まず、ｐ型Ｓｉ基板２０を、硫酸（Ｈ2ＳＯ4）：過酸化水素（Ｈ2Ｏ2）＝１００：１の混合比で温度約７０℃の溶液に約５分間浸漬して有機汚染物を洗浄する。そして、室温で約１０分間の流水洗浄を行った後、水（Ｈ2Ｏ）：フッ酸（ＨＦ）＝２０：１の混合比の溶液に室温で約４５秒間浸漬する。これにより、ｐ型Ｓｉ基板２０表面の自然酸化膜をエッチングして除去する。その後は、室温で約１０分間の流水洗浄を行ってＨＦを洗い落とす。
【００３８】
自然酸化膜の除去後は、図２に示したように、そのｐ型Ｓｉ基板２０表面に界面層となるＳｉＯ2膜２１を形成する。例えば、Ｈ2Ｏ：塩酸（ＨＣｌ）：Ｈ2Ｏ2＝８：１：１の混合比で温度約７０℃の溶液に約１０分間浸漬することにより、ｐ型Ｓｉ基板２０表面に厚さ約１ｎｍのＳｉＯ2膜２１を形成する。その後は室温で約１０分間の流水洗浄を行ってＨＣｌを洗い落とし、窒素（Ｎ2）ガス中で加熱し乾燥する。
【００３９】
ＳｉＯ2膜２１の形成後は、図３に示すように、その上にＣＶＤ法を用いてゲート絶縁膜となるＨｆＳｉＯＮ膜２２を形成する。例えば、シャワーヘッドを備えたＣＶＤ装置を用い、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて形成する。その場合、Ｈｆ原料には例えばテトラキスジメチルアミノハフニウム（Ｈｆ（（ＣＨ3）2Ｎ）4，ＴＤＭＡＨｆ）を用い、Ｓｉ原料には例えばトリスジメチルアミノシラン（ＳｉＨ（（ＣＨ3）2Ｎ）3，ＴＤＭＡＳｉ）を用い、Ｎ，Ｏ原料には例えば一酸化窒素（ＮＯ）を用いる。そして、これらの原料ガスを、Ｎ2ガスをキャリアにして、ＳｉＯ2膜２１形成後のｐ型Ｓｉ基板２０が所定基板温度でセットされているＣＶＤチャンバ内にシャワーヘッドから供給する。その際、ＴＤＭＡＨｆおよびＴＤＭＡＳｉは、常温で液体であるため、Ｎ2ガスでバブリングし、それらをＮＯガスと混合して、ＣＶＤチャンバ内に供給する。
【００４０】
一例として、液温２５℃のＴＤＭＡＨｆ，ＴＤＭＡＳｉをそれぞれ流量約３２０ｓｃｃｍ（ｍＬ／ｍｉｎ，０℃，１０１．３ｋＰａ）、約８０ｓｃｃｍのＮ2ガスでバブリングし、これらのガスを流量約３００ｓｃｃｍのＮＯガスおよび流量約１００ｓｃｃｍのＮ2ガスと混合して、基板温度約６００℃、圧力約３０ＰａのＣＶＤチャンバ内にシャワーヘッドから供給する。これにより、組成がＨｆ0.6Ｓｉ0.4Ｏ0.9Ｎ0.1であり、厚さが約４ｎｍで、かつ充分酸化した状態のＨｆＳｉＯＮ膜２２を堆積することができる。
【００４１】
このようにしてＨｆＳｉＯＮ膜２２を形成した後は、図４に示すように、その表面にハロゲン元素領域２３を形成する。例えば、導入するハロゲン元素にＦを用いる場合には、ＨｆＳｉＯＮ膜２２表面に六フッ化硫黄（ＳＦ6）ガスを吹き付けることにより、ＨｆＳｉＯＮ膜２２表面にＦを導入することができる。
【００４２】
ＨｆＳｉＯＮ膜２２表面へのＳＦ6ガスの吹き付けは、例えば、ＨｆＳｉＯＮ膜２２の堆積に用いたＣＶＤ装置を用いることができ、その場合、ＨｆＳｉＯＮ膜２２の堆積後、所定のパージを行った上で、そのＣＶＤチャンバ内への供給ガスをＳＦ6ガスに切り替えるのみで、ＨｆＳｉＯＮ膜２２表面にシャワーヘッドからＳＦ6ガスを吹き付けることが可能である。
【００４３】
一例として、ＨｆＳｉＯＮ膜２２の堆積後、まず、ＣＶＤチャンバ内を流量約８００ｓｃｃｍのＮ2ガスで約１０秒間パージし、そこにＳＦ6ガス、Ｎ2ガスをそれぞれ流量約５００ｓｃｃｍ、約３００ｓｃｃｍで約１０分間シャワーヘッドから供給する。その際、基板温度は約６００℃とする。このとき形成されるＦのハロゲン元素領域２３は、実際には、殆ど膜厚を有しない状態（約１Å）で形成される。ただし、図４および以下の図５並びに図６には、説明の便宜上、ハロゲン元素領域２３を層状に図示している。このハロゲン元素導入処理において、Ｆは、前述のように、ＨｆＳｉＯＮ膜２２表面のＨｆ原子やＳｉ原子を終端する目的で導入される。Ｆの導入条件にもよるが、Ｈｆ原子やＳｉ原子がＦで終端された後は、さらにＦが供給されてもその結合サイトがないため、その厚みは殆ど変化しないものと推察される。
【００４４】
なお、ＳＦ6ガス中の硫黄（Ｓ）成分は、吹き付け時に蒸発してしまうため、ＨｆＳｉＯＮ膜２２表面には残らない。
ここで、図７はハロゲン元素導入処理後の表面分析結果を示す図である。
【００４５】
上記の条件でＦのハロゲン元素領域２３を形成した後のＨｆＳｉＯＮ膜２２表面をＡＥＳ（Auger Electron Spectroscopy）により分析した結果を図７に示す。図７において、横軸はオージェ電子のエネルギー（ｅＶ）を表し、縦軸はオージェ電子の信号強度を表している。
【００４６】
図７より、Ｓｉ，Ｈｆ，Ｎ，Ｏのピークと共に、Ｆのピークも見られ、ＨｆＳｉＯＮ膜２２表面に殆ど膜厚を有しないがＦが存在していることが確認できる。
ハロゲン元素領域２３の形成後は、図５に示すように、ゲート電極となるＰｏｌｙＳｉ膜２４を形成する。例えば、基板温度約６００℃で、厚さ約１００ｎｍのＰｏｌｙＳｉ膜２４を、ハロゲン元素領域２３形成後のＨｆＳｉＯＮ膜２２表面にＣＶＤ法により堆積する。堆積後、そのＰｏｌｙＳｉ膜２４にｎ型不純物を導入する。
【００４７】
最後に、図６に示すように、ＰｏｌｙＳｉ膜２４、ハロゲン元素領域２３が形成されたＨｆＳｉＯＮ膜２２、ＳｉＯ2膜２１のパターニングを行い、平面サイズ８０μｍ×８０μｍに加工する。これにより、ｎＭＯＳキャパシタを完成する。
【００４８】
このようなｎＭＯＳキャパシタは、ＨｆＳｉＯＮ膜２２の形成後でＰｏｌｙＳｉ膜２４の形成前に、ＨｆＳｉＯＮ膜２２表面にＦを導入してハロゲン元素領域２３を形成しているため、ＨｆＳｉＯＮ膜２２とＰｏｌｙＳｉ膜２４の界面領域に選択的にハロゲン元素領域２３を形成することができ、酸素空孔やフリーなダングリングボンドの発生に伴う電気的悪影響を極力抑えることができる。他のハロゲン元素を用いる場合にも同様のことが言える。
【００４９】
以上ｎＭＯＳキャパシタの形成手順について説明したが、ｐＭＯＳキャパシタもｎＭＯＳキャパシタと同様にして形成することができる。ｐＭＯＳキャパシタの場合には、基板にｎ型Ｓｉ基板を用いるかあるいはｐ型Ｓｉ基板２０にｎ型ウェルを形成し、また、ＰｏｌｙＳｉ膜２４にはｐ型不純物を導入するようにすればよい。その他の点については、上記のｎＭＯＳキャパシタと同じにすることができる。
【００５０】
このようにして形成されるｎＭＯＳキャパシタとｐＭＯＳキャパシタについて容量−電圧特性を測定した結果を次の図８および図９に示す。
図８はｎＭＯＳキャパシタの容量−電圧特性の測定結果を示す図、図９はｐＭＯＳキャパシタの容量−電圧特性の測定結果を示す図である。また、図１０はｎＭＯＳキャパシタのエネルギーバンド図、図１１はｐＭＯＳキャパシタのエネルギーバンド図である。
【００５１】
まず、図１０および図１１に示すエネルギーバンド図について説明する。図１０および図１１には、ｎＭＯＳキャパシタおよびｐＭＯＳキャパシタのそれぞれについて、（Ａ）ＶG＝０Ｖ、（Ｂ）ＶG＝ＶFB、（Ｃ）ＶG＝Ｖthの各状態におけるエネルギーバンド構造を図示している。そして、図１０および図１１の各（Ａ）では、ゲート絶縁膜にＳｉＯ2膜を用いたときのエネルギーバンド図を鎖線で、ＨｆＳｉＯＮ膜を用いたときのエネルギーバンド図を実線で、それぞれ図示している。また、図１０および図１１の各（Ａ）において、フェルミレベルＥｆは細い点線で、真性フェルミレベルＥｉは細い鎖線または実線で、それぞれ図示している。
【００５２】
ｎＭＯＳキャパシタを例にとると、まず図１０（Ａ）において、ゲート絶縁膜がＳｉＯ2膜である場合には、ＶG＝０Ｖのとき、ゲート電極であるｎ型ＰｏｌｙＳｉ膜のコンダクションバンドＥｃとｐ型Ｓｉ基板のコンダクションバンドＥｃとの差は、０．９Ｖ程度である。そして、ｎ型ＰｏｌｙＳｉ膜にゲート電圧ＶG＝−０．９Ｖの電界を印加すると、図１０（Ｂ）に示したように、エネルギーバンドがフラットになる。すなわち、このときのゲート電圧ＶG（＝−０．９Ｖ）がフラットバンド電圧ＶFBになる。
【００５３】
一方、ゲート絶縁膜がＨｆＳｉＯＮ膜である場合には、ＳｉＯ2膜の場合に比べ、ｎ型ＰｏｌｙＳｉ膜のコンダクションバンドＥｃが高い位置にずれており、フラットバンド電圧ＶFBは−０．６Ｖ〜−０．７Ｖ程度になる。すなわち、ＨｆＳｉＯＮ膜では、ＳｉＯ2膜に比べてフラットバンド電圧ＶFBがシフトしていることになる。
【００５４】
そして、この状態からさらにゲート電圧ＶGをマイナス方向に印加していくと、図１０（Ｃ）に示したように、ｐ型Ｓｉ基板のバレンスバンドＥｖに正孔が蓄積し始めるようになる。
【００５５】
このように、容量−電圧特性の測定では、印加するゲート電圧ＶGを０Ｖからマイナス方向に変化させていくことにより、順に図１０（Ａ），（Ｂ），（Ｃ）に示したような状態が得られるようになる。
【００５６】
（Ａ）のＶG＝０Ｖの状態のときにゲート絶縁膜がＳｉＯ2膜である場合とＨｆＳｉＯＮ膜である場合とでずれていたフラットバンド電圧ＶFBの差は、（Ｃ）のＶG＝Ｖthの状態になってもそのままである。換言すれば、フラットバンド電圧ＶFBの差は閾値電圧Ｖthの差になって現れ、ＶFBシフト量＝Ｖthシフト量、という関係になる。容量−電圧特性の測定を行うと、その測定結果から各サンプルのフラットバンド電圧ＶFBを見積もることが可能であるため、それによって各サンプル間のフラットバンド電圧ＶFBの差を求め、そのＶFBシフト量からＶthシフト量を求めることができる。
【００５７】
また、図１１に示したｐＭＯＳキャパシタの場合にも、プラスマイナスが逆になるが同様のことが言える。
このような知見に基づき、次に容量−電圧特性の測定結果について説明する。なお、容量−電圧特性の測定結果を示した図８および図９において、横軸はゲート電圧ＶG（Ｖ）を表し、縦軸は容量Ｃ（Ｆ）を表している。また、図８および図９において、実線はゲート絶縁膜がハロゲン元素領域を形成したＨｆＳｉＯＮ膜であるＭＯＳキャパシタの容量−電圧特性の測定結果（図中、「ＨｆＳｉＯＮ膜（ハロゲン元素領域あり）」と表示。）を表し、鎖線はゲート絶縁膜がハロゲン元素領域を形成していないＨｆＳｉＯＮ膜であるＭＯＳキャパシタの容量−電圧特性の測定結果（図中、「ＨｆＳｉＯＮ膜（ハロゲン元素領域なし）」と表示。）を表し、点線はゲート絶縁膜がＳｉＯ2膜であるＭＯＳキャパシタの容量−電圧特性の測定結果（図中、「ＳｉＯ2膜」と表示。）を表している。また、この容量−電圧特性の測定において、ゲート絶縁膜がハロゲン元素領域を形成したＨｆＳｉＯＮ膜であるＭＯＳキャパシタは、上記図２から図６に例示した条件により形成している。ゲート絶縁膜がハロゲン元素領域を形成していないＨｆＳｉＯＮ膜であるＭＯＳキャパシタは、上記図２から図６に示した工程のうち図４のハロゲン元素導入処理工程を除き、上記図２，図３，図５および図６に例示した条件により形成している。
【００５８】
まず、ｎＭＯＳキャパシタを例にとると、図８に示すように、ゲート電圧ＶG＝０Ｖからマイナス方向に電圧を印加していくと、ゲート電圧ＶGの増加に伴い容量Ｃが増加していく。容量Ｃは、ゲート電圧ＶG＝−２．５Ｖの辺りから飽和し始める。このとき、容量Ｃが増加し始めて飽和し始めるまでの間には変曲点が存在する。その変曲点を延長して横軸に達したところのゲート電圧ＶGの値がフラットバンド電圧ＶFBに相当する。
【００５９】
このようにして図８から各サンプルのフラットバンド電圧ＶFBを見積もると、ゲート絶縁膜がＳｉＯ2膜の場合のフラットバンド電圧ＶFBは−０．９Ｖになり、ゲート絶縁膜がハロゲン元素領域を形成していないＨｆＳｉＯＮ膜の場合のフラットバンド電圧ＶFBは−０．５Ｖになる。したがって、フラットバンド電圧ＶFBのシフト量は＋０．４Ｖ（＝−０．５Ｖ−（−０．９Ｖ））ということになる。これに対し、ゲート絶縁膜がハロゲン元素領域を形成したＨｆＳｉＯＮ膜の場合のフラットバンド電圧ＶFBを同様に求めると、そのフラットバンド電圧ＶFBは−０．６Ｖになり、したがって、フラットバンド電圧ＶFBのシフト量は＋０．３Ｖ（＝−０．６Ｖ−（−０．９Ｖ））となる。ハロゲン元素領域を形成していない場合に比べてフラットバンド電圧ＶFBのシフト量（＝閾値電圧Ｖthのシフト量）は小さくなり、Ｆを導入したことによるＶthシフトの改善が認められた。
【００６０】
ｐＭＯＳキャパシタについても同様であり、図９より、ゲート絶縁膜がＳｉＯ2膜の場合のフラットバンド電圧ＶFBは＋０．９Ｖ、ゲート絶縁膜がハロゲン元素領域を形成していないＨｆＳｉＯＮ膜の場合のフラットバンド電圧ＶFBは＋０．５Ｖで、フラットバンド電圧ＶFBのシフト量は−０．４Ｖ（＝＋０．５Ｖ−（＋０．９Ｖ））になる。これに対し、ゲート絶縁膜がハロゲン元素領域を形成したＨｆＳｉＯＮ膜の場合のフラットバンド電圧ＶFBは＋０．６４Ｖで、フラットバンド電圧ＶFBのシフト量は−０．２６Ｖ（＝＋０．６４Ｖ−（＋０．９Ｖ））になり、Ｆを導入したことによるＶthシフトの改善が認められた。
【００６１】
このような容量−電圧特性の測定結果から得られたＦの導入によるＶthシフトの改善は、ＦがＨｆＳｉＯＮ膜表面のＨｆ原子やＳｉ原子を終端してＨｆＳｉＯＮ膜とＰｏｌｙＳｉ膜の界面においてダングリングボンドの生成やＨｆ−Ｓｉ結合の形成が抑制されたことによるものと考えられる。
【００６２】
なお、ここではＭＯＳキャパシタを例にして述べたが、勿論、ＭＯＳ構造を有する半導体装置の場合も同様であり、上記同様の効果を得ることが可能である。また、上記ＭＯＳキャパシタの形成条件は一例であり、ハロゲン元素領域を形成して半導体装置を構成する際には、その半導体装置の要求特性等に応じてその形成条件を適切に設定すればよい。
【００６３】
以上説明したように、ＭＯＳ構造の形成において、半導体基板上にＨｆＳｉＯＮゲート絶縁膜を形成した後、ＰｏｌｙＳｉゲート電極の形成前に、ＨｆＳｉＯＮゲート絶縁膜表面に対してＦ等のハロゲン元素を導入するようにした。これにより、ＨｆＳｉＯＮゲート絶縁膜表面のＨｆ原子やＳｉ原子をハロゲン元素で終端し、その上にＰｏｌｙＳｉゲート電極を形成したときの酸素空孔の発生を抑制して、Ｈｆ原子やＳｉ原子のダングリングボンドの生成やＨｆ−Ｓｉ結合の形成を抑制することが可能になる。その結果、固定電荷やフェルミ・レベル・ピニングに起因したＶthシフトの発生を抑え、ＨｆＳｉＯＮゲート絶縁膜を用いたＭＯＳ構造を有する半導体装置の電気的特性の劣化を抑制することが可能になる。
【００６４】
なお、以上の説明では、ＭＯＳ構造のゲート絶縁膜に用いるＨｉｇｈ−ｋ材料としてＨｆＳｉＯＮを用いた場合を例にして述べたが、これに限らず、Ｈｆ，Ｓｉ，アルミニウム（Ａｌ），ジルコニウム（Ｚｒ），タンタル（Ｔａ），チタン（Ｔｉ），イットリウム（Ｙ）等の元素を１種または２種以上含んだ酸化物、窒化物、酸窒化物等も同様に用いることが可能である。
【００６５】
また、Ｈｉｇｈ−ｋ材料を用いたゲート絶縁膜に導入するハロゲン元素は、前述のように、Ｆ，Ｃｌ，Ｂｒ，Ｉ，Ａｔ等を用いることができ、これらの元素の導入には、種々の物質を用いることが可能である。例えば、Ｆの導入にここではＳＦ6を用いたが、このほか、テトラフルオロシラン（ＳｉＦ4），六フッ化タングステン（ＷＦ6），三フッ化窒素（ＮＦ3），三フッ化塩素（ＣｌＦ3），ＨＦ，オクタフルオロシクロペンタン（Ｃ5Ｆ8），三フッ化ホウ素（ＢｒＦ3），四フッ化ゲルマニウム（ＧｅＦ4），三フッ化リン（ＰＦ3），フロン等も、単独であるいは複数組み合わせて、用いることが可能である。
【００６６】
ハロゲン元素としてＣｌを導入する場合には、ジクロロシラン（ＳｉＨ2Ｃｌ2），四塩化チタン（ＴｉＣｌ4），三フッ化塩素（ＣｌＦ3），塩素（Ｃｌ2），三塩化ホウ素（ＢＣｌ3），テトラクロロシラン（ＳｉＣｌ4），ＨＣｌ，トリクロロシラン（ＳｉＨＣｌ3）等を単独であるいは複数組み合わせて用いることが可能である。
【００６７】
ハロゲン元素としてＢｒを導入する場合には、臭酸（ＨＢｒ）等を用いることが可能である。
また、以上の説明では、ＭＯＳ構造のゲート電極にＰｏｌｙＳｉを用いた場合を例にして述べたが、上記の固定電荷やフェルミ・レベル・ピニングに起因したＶthシフトの問題は、ゲート電極中にＳｉが含まれている場合には、例えばシリサイドの場合等にも、同様に起こり得る。このようにＳｉを含むゲート電極を用いたものに対しては、上記のようなハロゲン元素を導入することによる効果を同様に得ることが可能である。
【００６８】
また、以上の説明では、ＭＯＳ構造の半導体基板とＨｉｇｈ−ｋ材料を用いたゲート絶縁膜との間の界面層をＳｉＯ2で形成する場合を例にして述べたが、このほか、ＳｉＯＮや窒化シリコン（ＳｉＮ）で形成することも可能であり、さらに、これらを、例えば積層する等、複数組み合わせて用いることも可能である。
【００６９】
（付記１）  ＭＯＳ構造を有する半導体装置において、
半導体基板上にＨｉｇｈ−ｋ材料を用いて形成されたゲート絶縁膜と、
前記ゲート絶縁膜表面に形成されたハロゲン元素を含むハロゲン元素領域と、
表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上に形成されたゲート電極と、
を有することを特徴とする半導体装置。
【００７０】
（付記２）  前記ゲート電極は、Ｓｉを含んでいることを特徴とする付記１記載の半導体装置。
（付記３）  前記ハロゲン元素は、前記ゲート絶縁膜表面の原子を終端していることを特徴とする付記１記載の半導体装置。
【００７１】
（付記４）  前記半導体基板と前記ゲート絶縁膜との間に絶縁性の界面層を有していることを特徴とする付記１記載の半導体装置。
（付記５）  前記ゲート絶縁膜は、Ｈｆ，Ｓｉ，Ａｌ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｓ，Ｏ，Ｎのうちの少なくとも１つを含むことを特徴とする付記１記載の半導体装置。
【００７２】
（付記６）  前記ハロゲン元素は、Ｆ，Ｃｌ，Ｂｒ，Ｉ，Ａｔのうちの少なくとも１つであることを特徴とする付記１記載の半導体装置。
（付記７）  ＭＯＳ構造を有する半導体装置の製造方法において、
半導体基板上にＨｉｇｈ−ｋ材料を用いてゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜表面にハロゲン元素を導入してハロゲン元素領域を形成する工程と、
表面に前記ハロゲン元素領域を有する前記ゲート絶縁膜上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【００７３】
（付記８）  前記ハロゲン元素領域を形成する工程においては、
前記ハロゲン元素を含むガスを前記ゲート絶縁膜表面に吹き付けることによって前記ゲート絶縁膜表面に前記ハロゲン元素を導入して前記ハロゲン元素領域を形成することを特徴とする付記７記載の半導体装置の製造方法。
【００７４】
（付記９）  前記ハロゲン元素領域を形成する工程においては、
前記ゲート絶縁膜形成後で前記ゲート電極形成前の前記ゲート絶縁膜表面の原子を前記ハロゲン元素によって終端することを特徴とする付記７記載の半導体装置の製造方法。
【００７５】
（付記１０）  前記ハロゲン元素領域を形成する工程において、
前記ハロゲン元素にＦを用いる場合には、ＳＦ6，ＳｉＦ4，ＷＦ6，ＮＦ3，ＣｌＦ3，ＨＦ，Ｃ5Ｆ8，ＢｒＦ3，ＧｅＦ4，ＰＦ3，フロンのうちの少なくとも１つを用い、前記ゲート絶縁膜表面に前記ハロゲン元素を導入して前記ハロゲン元素領域を形成することを特徴とする付記７記載の半導体装置の製造方法。
【００７６】
（付記１１）  前記ハロゲン元素領域を形成する工程において、
前記ハロゲン元素にＣｌを用いる場合には、ＳｉＨ2Ｃｌ2，ＴｉＣｌ4，ＣｌＦ3，Ｃｌ2，ＢＣｌ3，ＳｉＣｌ4，ＨＣｌ，ＳｉＨＣｌ3のうちの少なくとも１つを用い、前記ゲート絶縁膜表面に前記ハロゲン元素を導入して前記ハロゲン元素領域を形成することを特徴とする付記７記載の半導体装置の製造方法。
【００７７】
（付記１２）  前記ハロゲン元素領域を形成する工程において、
前記ハロゲン元素にＢｒを用いる場合には、ＨＢｒを用い、前記ゲート絶縁膜表面に前記ハロゲン元素を導入して前記ハロゲン元素領域を形成することを特徴とする付記７記載の半導体装置の製造方法。
【００７８】
（付記１３）  前記ゲート絶縁膜を形成する工程においては、
前記半導体基板上に界面層を形成し、前記界面層上に前記ゲート絶縁膜を形成することを特徴とする付記７記載の半導体装置の製造方法。
【００７９】
（付記１４）  前記ゲート電極は、Ｓｉを含んでいることを特徴とする付記７記載の半導体装置の製造方法。
（付記１５）  前記ゲート絶縁膜は、Ｈｆ，Ｓｉ，Ａｌ，Ｚｒ，Ｔａ，Ｔｉ，Ｙ，Ｓ，Ｏ，Ｎのうちの少なくとも１つを含むことを特徴とする付記７記載の半導体装置の製造方法。
【図面の簡単な説明】
【００８０】
【図１】ＭＯＳＦＥＴの構成例を示す要部断面模式図である。
【図２】界面層形成工程の要部断面模式図である。
【図３】ＨｆＳｉＯＮ堆積形成工程の要部断面模式図である。
【図４】ハロゲン元素導入処理工程の要部断面模式図である。
【図５】ＰｏｌｙＳｉ堆積工程の要部断面模式図である。
【図６】電極加工工程の要部断面模式図である。
【図７】ハロゲン元素導入処理後の表面分析結果を示す図である。
【図８】ｎＭＯＳキャパシタの容量−電圧特性の測定結果を示す図である。
【図９】ｐＭＯＳキャパシタの容量−電圧特性の測定結果を示す図である。
【図１０】ｎＭＯＳキャパシタのエネルギーバンド図である。
【図１１】ｐＭＯＳキャパシタのエネルギーバンド図である。
【図１２】ＰｏｌｙＳｉ堆積前の原子配列構造を示す図である。
【図１３】ＰｏｌｙＳｉ堆積後の原子配列構造を示す図である。
【図１４】ＳｉＯ2ゲート絶縁膜を用いたＭＯＳＦＥＴを示す図である。
【図１５】ＨｆＳｉＯゲート絶縁膜を用いたＭＯＳＦＥＴを示す図である。
【図１６】電流−電圧特性を示す図である。
【符号の説明】
【００８１】
１  ＭＯＳＦＥＴ
２，２０  ｐ型Ｓｉ基板
３  ｐ型ウェル
４  界面層
５  ＨｆＳｉＯＮゲート絶縁膜
６  ＰｏｌｙＳｉゲート電極
７，２３  ハロゲン元素領域
８  シリサイド
９  サイドウォール
１０  ソース・ドレイン
１１  ソース・ドレイン・エクステンション
１２  チャネル
２１  ＳｉＯ2膜
２２  ＨｆＳｉＯＮ膜
２４  ＰｏｌｙＳｉ膜
【図１】
2007142266.tif 000003
【図２】
2007142266.tif 000004
【図３】
2007142266.tif 000005
【図４】
2007142266.tif 000006
【図５】
2007142266.tif 000007
【図６】
2007142266.tif 000008
【図７】
2007142266.tif 000009
【図８】
2007142266.tif 000010
【図９】
2007142266.tif 000011
【図１０】
2007142266.tif 000012
【図１１】
2007142266.tif 000013
【図１２】
2007142266.tif 000014
【図１３】
2007142266.tif 000015
【図１４】
2007142266.tif 000016
【図１５】
2007142266.tif 000017
【図１６】
2007142266.tif 000018