(57)【要約】【課題】過電流保護機能を備えた半導体装置において、過熱検出の感度を上げ、過電流制御を強化すると共に、半導体製造プロセスの工程削減を図る。【解決手段】バイポーラトランジスタ２を出力ＭＯＳＦＥＴ１と熱的に結合させることにより、出力ＭＯＳＦＥＴ１の過電流による過熱をバイポーラトランジスタ２の漏れ電流検出抵抗３により検出し、漏れ電流検出抵抗３と結合される遮断回路４を設けて出力ＭＯＳＦＥＴ１を制御することにより、過熱に対し出力ＭＯＳＦＥＴ１を感度良く遮断することができ、出力ＭＯＳＦＥＴ１を確実に過電流から保護することができる。さらに、漏れ電流検出抵抗３と出力ＭＯＳＦＥＴ１のゲート電極とを、同じ材料とし、同じ半導体製造プロセスで同時に形成することにより、工程数を削減することができる。【選択図】図１
2007095848.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、
前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタ及び該バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗と、
前記出力ＭＯＳＦＥＴの過熱による前記バイポーラトランジスタの温度上昇を前記検出抵抗の電圧上昇により検出し、この検出に基づき出力ＭＯＳＦＥＴを遮断状態とする遮断回路と、を備え、
前記バイポーラトランジスタの漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極形成時に、該ゲート電極と同じ材料で形成されていることを特徴とする半導体装置。
【請求項２】
前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路と、をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路と、をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記バイポーラトランジスタ漏れ電流検出抵抗はポリシリコンで形成されることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されているチップにおいて、前記出力ＭＯＳＦＥＴと電気的に絶縁できる絶縁膜を介して形成されていることを特徴とする請求項１乃至請求項４に記載の半導体装置。
【請求項７】
前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されているチップ内の前記出力ＭＯＳＦＥＴを流れる電流が通電するエリア内に形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、
前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタ及び該バイポーラトランジスタ漏れ電流を検出する漏れ電流検出抵抗と、
前記出力ＭＯＳＦＥＴの過熱による前記バイポーラトランジスタの温度上昇を前記検出抵抗の電圧上昇により検出し、この検出に基づき出力ＭＯＳＦＥＴを遮断状態とする遮断回路と、を備え、
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタは同一チップで形成され、前記バイポーラトランジスタの漏れ電流検出抵抗は別チップにて形成されていることを特徴とする半導体装置。
【請求項９】
前記バイポーラトランジスタの漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと熱的に遮断されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備え、
前記出力電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと熱的に遮断されていることを特徴とする請求項８に記載の半導体装置。
【請求項１１】
前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、
前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備え、
前記出力電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと別チップにて形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１２】
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、
前記遮断回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、
前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されることを特徴とする請求項８に記載の半導体装置。
【請求項１３】
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、
前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路は、前記出力ＭＯＳＦＥＴとは別チップに形成され、
前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されることを特徴とする請求項８に記載の半導体装置。
【請求項１４】
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、
前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、
前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されることを特徴とする請求項８に記載の半導体装置。
【請求項１５】
前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、
前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、間欠動作状態とする間欠動作回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、
前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されることを特徴とする請求項８に記載の半導体装置。
【請求項１６】
前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタとを２組備え、
前記２組の出力ＭＯＳＦＥＴは、各ソース電極が逆直列接続されると共に、各ゲート電極が共通に接続され、
前記２組のバイポーラトランジスタは、それぞれの前記出力ＭＯＳＦＥＴと同一チップ内に形成されたことを特徴とする請求項１２乃至請求項１５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を過電流に起因した過熱による破壊から保護する過電流保護回路機能を有する半導体装置に関する。
【背景技術】
【０００２】
従来から、この種の過電流保護回路機能を有する半導体装置において、半導体素子（出力素子）が温度上昇したときにダイオードに流れる逆方向の漏れ電流の増加を検知して、過電流による過熱から半導体素子を保護する過電流保護回路を備えた半導体装置が知られている（例えば特許文献１参照）。すなわち、この半導体装置は、半導体基板上に、出力素子と、この出力素子に流れる電流を制御する制御素子と、出力素子の過熱を検出するためのダイオードとを備え、制御素子は、出力素子のゲート電極と高電圧側又は低電圧側主電極との間に接続され、ダイオードと直列抵抗が出力素子のゲート電極と高電圧側又は低電圧側主電極との間に接続され、ダイオードと直列抵抗との接続中点が制御素子のゲート電極に接続されている。このダイオードは、出力素子がオン状態のときに、逆電圧が印加される方向に接続されている。このように構成された半導体装置において、出力素子は過電流が流れることにより発熱し、出力素子の温度が上昇したとき、ダイオードに流れる逆方向の漏れ電流の増加に基づき制御素子がオン状態となり、これにより、出力素子に流れる電流を遮断する。
【特許文献１】特開２００４−２２８５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述したような従来の半導体装置においては、ダイオードに逆電圧を印加し、その漏れ電流の温度特性を利用しているため、ダイオードの漏れ電流の温度依存性が小さく、半導体素子温度を感度良く検知することができず、確実な半導体素子の過電流保護ができないといった問題があった。
【０００４】
本発明は、上記のような従来の問題を解決するためになされたものであり、半導体素子温度を感度良く検知し、これが所定温度になると、半導体素子を遮断状態にすることにより、半導体素子の過熱による破壊を防ぐことが可能とすると共に、バイポーラトランジスタの漏れ電流の検出抵抗を、出力ＭＯＳＦＥＴのゲート電極形成時に、同時にゲート電極と同じ材料で形成して、工程数を削減できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために請求項１の発明は、ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタ及び該バイポーラトランジスタの漏れ電流を検出する検出抵抗と、前記出力ＭＯＳＦＥＴの過熱による前記バイポーラトランジスタの温度上昇を前記検出抵抗の電圧上昇により検出し、この検出に基づき出力ＭＯＳＦＥＴを遮断状態とする遮断回路と、を備え、
前記バイポーラトランジスタの漏れ電流の検出抵抗は、前記出力ＭＯＳＦＥＴのゲート電極形成時に、同時に該ゲート電極と同じ材料で形成されているものである。
【０００６】
請求項２の発明は、請求項１に記載の半導体装置において、前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備えたものである。
【０００７】
請求項３の発明は、請求項１に記載の半導体装置において、前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路と、をさらに備えたものである。
【０００８】
請求項４の発明は、請求項１に記載の半導体装置において、前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路と、をさらに備えたものである。
【０００９】
請求項５の発明は、請求項１乃至請求項４のいずれかに記載の半導体装置において、前記バイポーラトランジスタの漏れ電流の検出抵抗はポリシリコンで形成されるものである。
【００１０】
請求項６の発明は、請求項１及至請求項４のいずれかに記載の半導体装置において、前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されているチップにおいて、前記出力ＭＯＳＦＥＴと電気的に絶縁できる絶縁膜を介して形成されているものである。
【００１１】
請求項７の発明は、請求項６に記載の半導体装置において、前記バイポーラトランジスタは、前記出力ＭＯＳＦＥＴが形成されているチップ内の前記出力ＭＯＳＦＥＴを流れる電流が通電するエリア内に形成されているものである。
【００１２】
請求項８の発明は、ドレイン端子、ソース端子、及びゲート端子を有する出力ＭＯＳＦＥＴを過電流による過熱から保護するための過電流保護回路機能を備えた半導体装置において、前記出力ＭＯＳＦＥＴのゲート電極とソース電極間に接続され、前記出力ＭＯＳＦＥＴと熱的に結合されたベースオープンのバイポーラトランジスタ及び該バイポーラトランジスタ漏れ電流を検出する漏れ電流検出抵抗と、前記出力ＭＯＳＦＥＴの過熱による前記バイポーラトランジスタの温度上昇を前記検出抵抗の電圧上昇により検出し、この検出に基づき出力ＭＯＳＦＥＴを遮断状態とする遮断回路と、を備え、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタは同一チップで形成され、前記バイポーラトランジスタの漏れ電流検出抵抗は別チップにて形成されているものである。
【００１３】
請求項９の発明は、請求項８に記載の半導体装置において、前記バイポーラトランジスタの漏れ電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと熱的に遮断されているものである。
【００１４】
請求項１０の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備え、前記出力電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと熱的に遮断されているものである。
【００１５】
請求項１１の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴのソース電極に直列に接続され、前記出力ＭＯＳＦＥＴに流れる電流を検出する出力電流検出抵抗と、前記出力電流検出抵抗による電圧上昇検出に基づき出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、をさらに備え、
前記出力電流検出抵抗は、前記出力ＭＯＳＦＥＴ、及び前記バイポーラトランジスタと別チップにて形成されているものである。
【００１６】
請求項１２の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され前記遮断回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されるものである。
【００１７】
請求項１３の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路は、前記出力ＭＯＳＦＥＴとは別チップに形成され、前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されるものである。
【００１８】
請求項１４の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを間欠動作状態とする間欠動作回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されるものである。
【００１９】
請求項１５の発明は、請求項８に記載の半導体装置において、前記出力ＭＯＳＦＥＴを開閉する入力信号により点灯・消灯する発光素子と、該発光素子に光結合されて起電力を発生する光起電力素子をさらに備え、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタのそれぞれ少なくとも１つが同一チップ内に形成され、前記出力電流検出抵抗と、前記出力ＭＯＳＦＥＴを電流制限状態とする電流制限回路と、間欠動作状態とする間欠動作回路は、前記出力ＭＯＳＦＥＴと別チップに形成され、前記光起電力素子で発生した起電力が、前記出力ＭＯＳＦＥＴのゲート電極とソース電極との間に印加されるものである。
【００２０】
請求項１６の発明は、請求項１２乃至請求項１５のいずれかに記載の半導体装置において、前記出力ＭＯＳＦＥＴと前記バイポーラトランジスタとを２組備え、前記２組の出力ＭＯＳＦＥＴは、各ソース電極が逆直列接続されると共に、各ゲート電極が共通に接続され、前記２組のバイポーラトランジスタは、それぞれの前記出力ＭＯＳＦＥＴと同一チップ内に形成されたものである。
【発明の効果】
【００２１】
請求項１の発明によれば、出力ＭＯＳＦＥＴに過電流が流れると、この出力ＭＯＳＦＥＴは発熱し、これと熱的に結合されているバイポーラトランジスタの漏れ電流が増大する。このため、バイポーラトランジスタ漏れ電流検出抵抗の両端の電位差が増大し、これに基づいて遮断回路が動作し、出力ＭＯＳＦＥＴに流れる電流を遮断する。こうして、出力ＭＯＳＦＥＴを過電流による過熱から保護することができると共に、バイポーラトランジスタ漏れ電流検出抵抗と出力ＭＯＳＦＥＴのゲート電極とを、同じ半導体プロセス工程で同時に形成できるので、工程数を削減することができる。
【００２２】
請求項２の発明によれば、出力ＭＯＳＦＥＴに流れる電流が十分大きいと、出力電流検出抵抗の両端の電位差が増大する。これに基づいて電流制限回路が動作し、出力ＭＯＳＦＥＴのゲート電極とソース電極間を短絡させ、出力ＭＯＳＦＥＴに流れる電流を減少させる。出力ＭＯＳＦＥＴに流れる電流が減少すると、電流制限回路は動作を停止し、再び出力ＭＯＳＦＥＴに流れる電流は増大する。こうして、出力ＭＯＳＦＥＴに流れる電流の増減を繰り返し、所定の電流値になると動作が安定する。出力ＭＯＳＦＥＴを電流制限状態にすることにより、出力ＭＯＳＦＥＴの温度上昇を抑制し、出力ＭＯＳＦＥＴを過電流による過熱から保護することができる。また、出力ＭＯＳＦＥＴが電流制限状態となっているときに、周囲状況の影響により出力ＭＯＳＦＥＴが過熱されると、バイポーラトランジスタの漏れ電流が増大するため、遮断回路が動作し、出力ＭＯＳＦＥＴに流れる電流を遮断する。こうして、出力ＭＯＳＦＥＴを過熱から保護することができる。
【００２３】
請求項３の発明によれば、出力ＭＯＳＦＥＴに流れる電流が十分大きいと、出力電流検出抵抗の両端の電位差が増大し、これに基づいて間欠動作回路が動作し、出力ＭＯＳＦＥＴのゲート電極とソース電極間を短絡させ、出力ＭＯＳＦＥＴに流れる電流を減少させる。出力ＭＯＳＦＥＴに流れる電流が減少すると、間欠動作回路は動作を停止し、出力ＭＯＳＦＥＴのゲート電極に電圧が印加され、再び出力ＭＯＳＦＥＴに流れる電流は増大する。こうして、出力ＭＯＳＦＥＴがオン状態とオフ状態を繰り返し、間欠動作状態となる。これにより、時間的に細かく電流制御ができるので、出力ＭＯＳＦＥＴの温度上昇を抑制し、出力ＭＯＳＦＥＴを過電流による過熱から保護することができる。また、出力ＭＯＳＦＥＴが間欠動作状態となっているときに、周囲状況の影響により出力ＭＯＳＦＥＴが過熱されると、遮断回路が動作し、出力ＭＯＳＦＥＴに流れる電流を遮断する。こうして、出力ＭＯＳＦＥＴを過熱から保護することができる。
【００２４】
請求項４の発明によれば、出力ＭＯＳＦＥＴに流れる電流が所定の電流値以上に達したとき、出力電流検出抵抗の検出に基づき電流制限回路、及び間欠動作回路が動作することにより、出力ＭＯＳＦＥＴは、所定の電流値にて間欠動作をする。これにより、出力ＭＯＳＦＥＴの温度上昇を抑制し、出力ＭＯＳＦＥＴを過電流による過熱から保護することができる。また、所定の電流値にて間欠動作状態となっているときに、周囲状況の影響により出力ＭＯＳＦＥＴが過熱されると、遮断回路が動作し、出力ＭＯＳＦＥＴに流れる電流を遮断する。こうして、出力ＭＯＳＦＥＴを過熱から保護することができる。
【００２５】
請求項５の発明によれば、ゲート電極とバイポーラトランジスタの漏れ電流の検出抵抗とがポリシリコンで形成されるので、検出抵抗を少ないチップ面積で精度良く形成することができる。また、同様にゲート電極を形成するときに同時に形成することができるため、工程数の削減が可能となる。
【００２６】
請求項６の発明によれば、バイポーラトランジスタは、出力ＭＯＳＦＥＴから電気的には絶縁すると共に、両者を接近して配置することにより、熱的には結合を強くすることが可能なので、出力ＭＯＳＦＥＴの発熱を感度良く、素早く検知することができる。さらに、両者を電気的に絶縁できるため、それらの半導体基板内における不必要な寄生素子としての動作を排除することができる。
【００２７】
請求項７の発明によれば、バイポーラトランジスタを、出力ＭＯＳＦＥＴの発熱が激しいチップ位置に配置することにより、出力ＭＯＳＦＥＴの発熱の検知をさらに素早く行うことが可能となる。すなわち、出力ＭＯＳＦＥＴの中央部にバイポーラトランジスタを設置することにより、最も感熱を大きくし、素早い検知を行うことが可能となる。
【００２８】
請求項８の発明によれば、バイポーラトランジスタの漏れ電流検出抵抗は、出力ＭＯＳＦＥＴと物理的に遮断され、確実に熱的に分離されるので，温度による抵抗値の変化を避けることができ、より正確な温度検出が可能となる。また、漏れ電流検出抵抗と出力ＭＯＳＦＥＴが同一チップ時に発生する不必要な寄生素子の動作を排除することができる。
【００２９】
請求項９の発明によれば、バイポーラトランジスタの漏れ電流検出抵抗は、出力ＭＯＳＦＥＴの発熱による熱的影響をさらに受けないため温度による抵抗値変動をさらに回避することができ、正確な感熱検知、及び電流測定が可能となる。
【００３０】
請求項１０の発明によれば、出力電流検出抵抗は、出力ＭＯＳＦＥＴの発熱による熱的影響を受けないため温度による抵抗値変動を回避することができるため、正確な感熱検知、もしくは電流測定が可能となる。
【００３１】
請求項１１の発明によれば、出力電流検出抵抗は、出力ＭＯＳＦＥＴから物理的に分離されるので、熱的に確実に遮断され、温度による抵抗値変動を回避することができる。これにより、正確な感熱検知、もしくは電流測定が可能となる。また、前記と同様に、出力電流検出抵抗が寄生素子として動作する可能性を排除することができる。
【００３２】
請求項１２の発明によれば、出力ＭＯＳＦＥＴを入力信号のオン、オフによりスイッチングする半導体リレーを構成できると共に、過電流より保護される出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定な半導体リレーを実現することができる。また、過電流保護制御をする漏れ電流検出抵抗、遮断回路をバイポーラトランジスタ及び出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による漏れ電流検出抵抗の抵抗値の変化による影響、及びバイポーラトランジスタの漏れ電流検知抵抗及び遮断回路が出力ＭＯＳＦＥＴと同一チップに製作された場合に発生する寄生素子としての動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００３３】
請求項１３の発明によれば、過電流保護制御をする定電流回路、出力電流検出抵抗、及び電流制限回路を出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による上記各回路の特性変化、出力電流検出抵抗の抵抗値の変化による影響を排除できる。また、上記同様に、出力電流検出抵抗及び各回路による寄生素子が無くなるので、さらに安定な半導体リレーを得ることができる。
【００３４】
請求項１４の発明によれば、過電流保護制御をする漏れ電流検出抵抗、出力電流検出抵抗、及び間欠動作回路を出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による間欠動作回路の特性変化、上記各検出抵抗の抵抗値の温度変化による影響を排除できる。また、前記同様に、上記各回路と各検出抵抗の寄生素子が無くなるので、寄生素子による不要な動作が無くなり、さらに安定な半導体リレーを得ることができる。
【００３５】
請求項１５の発明によれば、出力ＭＯＳＦＥＴを過電流保護制御をするバイポーラトランジスタの漏れ電流検出抵抗、出力電流検出抵抗、電流制限回路及び間欠動作回路を出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による上記各回路の特性変化、各検出抵抗の抵抗値の温度変化による影響を無くすことができる。また、同様に、上記各回路と各検出抵抗の寄生素子としての動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００３６】
請求項１６の発明によれば、半導体リレーの両出力端子が負荷電圧に対して対称になるため、半導体リレーは負荷電圧の高い側又は低い側のいずれとも双方向に接続できると共に、端子間容量が削減され、高周波特性が向上する。
【発明を実施するための最良の形態】
【００３７】
本発明の第１の実施形態に係る過電流保護回路機能を備えた半導体装置について、図１乃至図３を参照して説明する。本実施形態の半導体装置の過電流保護回路は、出力素子としての出力ＭＯＳＦＥＴ１と、ベースオープンのバイポーラトランジスタ２と、バイポーラトランジスタの漏れ電流を検出する検出抵抗３と、出力ＭＯＳＦＥＴ１を遮断状態にする遮断回路４とを備える。また、漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１のゲート電極形成時に、ゲート電極と同じ材料（例えば、Ａｌ，Ｔｉ等の金属、又はその化合物）で形成される。
【００３８】
バイポーラトランジスタ２は、コレクタ電極が出力ＭＯＳＦＥＴ１のゲート電極に接続され、エミッタ電極がバイポーラトランジスタの漏れ電流検出抵抗３（以下、漏れ電流検出抵抗という）を介して出力ＭＯＳＦＥＴ１のソース電極に接続され、出力ＭＯＳＦＥＴ１と熱的に結合されている。漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されている。また、過電流を検出するための素子として用いているバイポーラトランジスタ２は、図２に示すように、ベース電極とエミッタ電極間の小さい漏れ電流をコレクタ電流が増幅するため、ダイオードより大きな漏れ電流が流れる。
【００３９】
遮断回路４は、ＭＯＳＦＥＴ４１及至ＭＯＳＦＥＴ４４と、抵抗４５及至抵抗４７とを備える。ＭＯＳＦＥＴ４１は、ゲート電極がバイポーラトランジスタ２のエミッタ電極と漏れ電流検出抵抗３との接続中点に接続され、ドレイン電極がＭＯＳＦＥＴ４２のドレイン電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。ＭＯＳＦＥＴ４２は、ゲート電極がＭＯＳＦＥＴ４３のドレイン電極に接続され、ドレイン電極が抵抗４５を介して出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。ＭＯＳＦＥＴ４３は、ゲート電極がＭＯＳＦＥＴ４１のドレイン電極に接続され、ドレイン電極が抵抗４６を介して出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。ＭＯＳＦＥＴ４４は、ゲート電極がＭＯＳＦＥＴ４３のドレイン電極に接続され、ドレイン電極が出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。抵抗４７は、出力ＭＯＳＦＥＴ１のゲートラインに直列に、ＭＯＳＦＥＴ４４のドレイン電極と抵抗４６のゲート接続点との間に挿入されている。
【００４０】
上記のように構成された過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１に過電流が流れず、定常状態であるとき、バイポーラトランジスタ２からの漏れ電流は小さい。そのため、漏れ電流検出抵抗３に流れ込む電流は小さく、バイポーラトランジスタ漏れ電流検出抵抗３の両端に発生する電位差は小さい。この電位差がＭＯＳＦＥＴ４１のしきい値電圧に達しないため、ＭＯＳＦＥＴ４１は動作することなく、ＭＯＳＦＥＴ４１はオフ状態となっている。これにより、ＭＯＳＦＥＴ４１のドレイン電極の電位はＨｉｇｈとなるため、ＭＯＳＦＥＴ４３がオン状態となる。これにより、ＭＯＳＦＥＴ４３のドレイン電極の電位がＬｏｗとなるため、ＭＯＳＦＥＴ４２とＭＯＳＦＥＴ４４はオフ状態となる。すなわち、遮断回路４は動作しない。そのため、出力ＭＯＳＦＥＴ１のゲート電極は電圧が十分に印加され、出力ＭＯＳＦＥＴ１を動作させる。
【００４１】
出力ＭＯＳＦＥＴ１に過電流が流れると、出力ＭＯＳＦＥＴ１は発熱し、熱的に結合されているバイポーラトランジスタ２は、コレクタ電極とエミッタ電極間の漏れ電流が増大する。そのため、漏れ電流検出抵抗３の両端の電位差は増大し、この電位差がＭＯＳＦＥＴ４１のしきい値電圧以上に達すると、ＭＯＳＦＥＴ４１がオン状態となる。これにより、ＭＯＳＦＥＴ４１のドレイン電極の電位はＬｏｗとなるため、ＭＯＳＦＥＴ４３がオフ状態となる。これにより、ＭＯＳＦＥＴ４３のドレイン電極の電位がＨｉｇｈになるため、ＭＯＳＦＥＴ４２とＭＯＳＦＥＴ４４がオン状態となる。すなわち、遮断回路４が動作する。そのため、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間が短絡状態となり、出力ＭＯＳＦＥＴ１はオフ状態となる。こうして、遮断回路４は出力ＭＯＳＦＥＴ１を過電流による過熱から保護する。
【００４２】
上記のように動作する過電流保護回路の動作波形を図３に示す。出力ＭＯＳＦＥＴ１に流れる電流が時間経過と共に増大し、所定の電流値以上となり過電流が流れると、出力ＭＯＳＦＥＴ１が発熱し、漏れ電流検出抵抗３の両端の電位差は、遮断回路４を動作させるしきい値電圧以上に達し、遮断回路４の短絡動作により、出力ＭＯＳＦＥＴ１は遮断状態となり、その状態を保持される。
【００４３】
以上説明したように、本実施形態の半導体装置の過電流保護回路において、遮断回路４にて過電流を検出するための素子として、バイポーラトランジスタ２を使用しているのは、前述のように、バイポーラトランジスタ２は、ダイオードに比べてより大きな漏れ電流を得ることができるので、ダイオードを使用する場合に比べて感度良く温度変化を検知することができる。このように、本実施形態によれば、小さい消費電流で感度良く、出力ＭＯＳＦＥＴ１の温度変化を検知することができる。また、漏れ電流検出抵抗３は、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されていることにより、出力ＭＯＳＦＥＴ１の過熱による熱の影響を受けないため、抵抗値が変動せず、正確な感熱検知ができる。
【００４４】
次に、本発明の第２の実施形態に係る過電流保護回路機能を備えた半導体装置について、図４を参照して説明する。本実施形態の半導体装置の過電流保護回路は、上記第１の実施形態の構成に加えて、出力ＭＯＳＦＥＴ１に流れる電流を検出する出力電流検出抵抗５と、出力ＭＯＳＦＥＴ１を電流制限状態にする電流制限回路６とを備える。
【００４５】
出力電流検出抵抗５は、出力ＭＯＳＦＥＴ１のソース電極に直列に接続され、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されている。電流制限回路６は、ＭＯＳＦＥＴ６１を有し、ゲート電極が出力ＭＯＳＦＥＴ１のソース電極と出力電流検出抵抗５との接続中点に接続され、ドレイン電極が出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。遮断回路４、その他の構成は第１の実施形態と同等の構成とすればよい。
【００４６】
上記のように構成された第２の実施形態による過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１に流れる電流が小さいとき、出力電流検出抵抗５に流れる電流値は小さく、出力電流検出抵抗５の両端に発生する電位差が小さいため、この電位差はＭＯＳＦＥＴ６１のしきい値電圧に達しない。そのため、ＭＯＳＦＥＴ６１はオフ状態となっており、出力ＭＯＳＦＥＴ１のゲート電極は十分電圧を印加され、出力ＭＯＳＦＥＴ１は動作状態にある。
【００４７】
出力ＭＯＳＦＥＴ１に流れる電流が十分に大きいとき、出力電流検出抵抗５の両端に発生する電位差は十分に大きく、この電位差がＭＯＳＦＥＴ６１のしきい値電圧以上に達すると、ＭＯＳＦＥＴ６１はオン状態となる。これにより、出力ＭＯＳＦＥＴ１はゲート電極とソース電極間が短絡する。これにより、出力電流検出抵抗５に流れる電流が減少するため、ＭＯＳＦＥＴ６１は再びオフ状態となる。これにより、出力ＭＯＳＦＥＴ１に流れる電流は再び増大する。以上の動作を繰り返し、出力ＭＯＳＦＥＴ１に流れる電流が所定の電流値になると動作は安定し、電流制限状態となる。
【００４８】
出力ＭＯＳＦＥＴ１が電流制限状態において、所定電流が流れているにも関らず、周囲状況の影響により出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４が上述第１の実施形態において説明したように動作することにより、出力ＭＯＳＦＥＴ１を遮断状態とし、過熱から保護する。
【００４９】
上記のように動作する第２の実施形態による過電流保護回路の動作波形を図５に示す。同図に示されるように、出力ＭＯＳＦＥＴ１は、電流制限回路６により定電流動作を行い、また、出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４の短絡動作により、出力ＭＯＳＦＥＴ１は遮断状態とされる。
【００５０】
以上説明したように、第２の実施形態の過電流保護回路によれば、出力電流検出抵抗５の検出に基づき電流制限回路６が動作し、出力ＭＯＳＦＥＴ１に流れる電流を所定の電流値に制限する。出力電流検出抵抗５は、出力ＭＯＳＦＥＴ１、及びバイポーラトランジスタ２と熱的に遮断されていることにより、出力ＭＯＳＦＥＴ１の過熱による熱の影響を受けないため、抵抗値が変動せず、正確な電流測定ができる。また、出力ＭＯＳＦＥＴ１が過熱されると、第１の実施形態と同様に、遮断回路４が動作し、出力ＭＯＳＦＥＴ１に流れる電流を遮断することにより、出力ＭＯＳＦＥＴ１を過熱から保護する。こうして、第１の実施形態と同様の効果が得られる。
【００５１】
次に、本発明の第３の実施形態に係る過電流保護回路機能を備えた半導体装置について、図６を参照して説明する。本実施形態の半導体装置の過電流保護回路は、上記第２の実施形態の構成における電流制限回路６に代えて、出力ＭＯＳＦＥＴ１を間欠動作状態にする間欠動作回路７を備える。
【００５２】
間欠動作回路７は、ＭＯＳＦＥＴ７１及至ＭＯＳＦＥＴ７３と、抵抗７４及至抵抗７６とを備える。ＭＯＳＦＥＴ７１は、ゲート電極が出力ＭＯＳＦＥＴ１のソース電極と出力電流検出抵抗５との接続中点に接続され、ドレイン電極が抵抗７４を介して出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。ＭＯＳＦＥＴ７２は、ゲート電極がＭＯＳＦＥＴ７１のドレイン電極に接続され、ドレイン電極が抵抗７５を介して出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。ＭＯＳＦＥＴ７３は、ゲート電極がＭＯＳＦＥＴ７２のドレイン電極に接続され、ドレイン電極が出力ＭＯＳＦＥＴ１のゲート電極に接続され、ソース電極が出力ＭＯＳＦＥＴ１のソース電極に接続されている。抵抗７６は、出力ＭＯＳＦＥＴ１のゲートラインに直列に、ＭＯＳＦＥＴ７３のドレイン電極と抵抗７５のゲート接続点との間に接続されている。遮断回路４、その他の構成は第１の実施形態と同等の構成とすればよい。
【００５３】
上記のように構成された第３の実施形態による過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１に流れる電流が小さいとき、出力電流検出抵抗５に流れる電流値は小さいため、出力電流検出抵抗５の両端に発生する電位差はＭＯＳＦＥＴ７１のしきい値電圧に達しない。そのため、ＭＯＳＦＥＴ７１はオフ状態となり、ＭＯＳＦＥＴ７１のドレイン電極の電位はＨｉｇｈとなるため、ＭＯＳＦＥＴ７２はオン状態となる。ＭＯＳＦＥＴ７２のドレイン電極の電位がＬｏｗとなるため、ＭＯＳＦＥＴ７３はオフ状態となり、出力ＭＯＳＦＥＴ１のゲート電極は十分電圧を印加され、出力ＭＯＳＦＥＴ１は動作状態にある。
【００５４】
出力ＭＯＳＦＥＴ１に流れる電流が十分に大きいとき、出力電流検出抵抗５の両端に発生する電位差はＭＯＳＦＥＴ７１のしきい値電圧以上に達する。そのため、ＭＯＳＦＥＴ７１はオン状態となる。これにより、ＭＯＳＦＥＴ７１のドレインの電位はＬｏｗになるため、ＭＯＳＦＥＴ７２はオフ状態となる。これにより、ＭＯＳＦＥＴ７２のドレイン電極の電位はＨｉｇｈとなるため、ＭＯＳＦＥＴ７３はオン状態となる。そのため、出力ＭＯＳＦＥＴ１はゲート電極とソース電極間が短絡する。これにより、出力電流検出抵抗５に流れる電流が減少するため、ＭＯＳＦＥＴ７３は再びオフ状態となる。これにより、出力ＭＯＳＦＥＴ１に流れる電流は再び増大する。出力ＭＯＳＦＥＴ１のゲート電極とソース電極間を短絡させるＭＯＳＦＥＴ７３のゲート電極が出力ＭＯＳＦＥＴ１に流れている経路に直接、接続されていないため、出力ＭＯＳＦＥＴ１のゲート電極に電圧を印加する時間が必要となる。以上の動作を繰り返すことにより、出力ＭＯＳＦＥＴ１は間欠動作とされる。
【００５５】
出力ＭＯＳＦＥＴ１が間欠動作状態において、所定の間欠電流が流れているにも関らず、周囲状況の影響により出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４が上述第１の実施形態において説明したように動作することにより、出力ＭＯＳＦＥＴ１を遮断状態とし、過熱から保護する。
【００５６】
上記のように動作する第３の実施形態による過電流保護回路の動作波形を図７に示す。同図に示されるように、出力ＭＯＳＦＥＴ１は、間欠動作回路７により間欠動作を行い、また、出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４の短絡動作により、出力ＭＯＳＦＥＴ１は遮断状態とされる。
【００５７】
以上説明したように、第３の実施形態の半導体装置の過電流保護回路によれば、出力電流検出抵抗５の検出に基づき間欠動作回路７が動作し、出力ＭＯＳＦＥＴ１に電流が間欠的に流れない状態にする。また、出力ＭＯＳＦＥＴ１が過熱されると、第１の実施形態、及び第２の実施形態と同様に、遮断回路４が動作し、出力ＭＯＳＦＥＴ１に流れる電流を遮断することにより、出力ＭＯＳＦＥＴ１を過熱から保護する。こうして第１の実施形態、及び第２の実施形態と同様の効果が得られる。
【００５８】
次に、本発明の第４の実施形態に係る過電流保護回路機能を備えた半導体装置について、図８を参照して説明する。本実施形態の半導体装置の過電流保護回路は、上記第２の実施形態の構成に加えて、上記第３の実施形態の構成における間欠動作回路７を備える。
【００５９】
上記のように構成された、本実施形態の半導体装置における過電流保護回路の動作について次に説明する。出力ＭＯＳＦＥＴ１は、電流制限回路６により上述第２の実施形態において説明したように電流制限状態とされ、さらに、間欠動作回路７により所定の電流値にて上述第３の実施形態において説明したように間欠動作状態とされる。また、出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４が上述第１の実施形態において説明したように動作することにより、出力ＭＯＳＦＥＴ１を遮断状態とし、過熱から保護する。
【００６０】
以上説明したように、第４の実施形態の半導体装置における過電流保護回路によれば、出力電流検出抵抗５の検出に基づき電流制限回路６、及び間欠動作回路７が動作して、出力ＭＯＳＦＥＴ１に流れる電流を所定の電流値に制限し、さらに、この電流を間欠的に出力ＭＯＳＦＥＴ１に流れない状態にする。また、出力ＭＯＳＦＥＴ１が過熱されると、遮断回路４が動作し、出力ＭＯＳＦＥＴ１に流れる電流を遮断することにより、出力ＭＯＳＦＥＴ１を過熱から保護する。こうして、第１の実施形態及至第３の実施形態と同様の効果が得られる。
【００６１】
次に、本発明の第５の実施形態に係る過電流保護回路機能を持つ半導体装置について、図９を参照して説明する。本実施形態は、前記第１の実施形態における過電流より保護された２組の出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定な半導体リレーを形成するものである。
【００６２】
本実施形態の構成は、図９に示すように、入力信号に応答して光信号を出力する発光素子を設けた入力部８と、光信号を受光して所定電圧を発生する受光素子を備えた受光部９と、この所定電圧により出力用ＭＯＳＦＥＴ１ａ、１ｂをスイッチング制御する充放電制御回路１０と、出力用ＭＯＳＦＥＴ１ａ、１ｂを遮断状態にする遮断回路４と、各出力ソースを共通に互いに直列に接続された出力用ＭＯＳＦＥＴ１ａ、１ｂと、ベースオープンの２組のバイポーラトランジスタ２ａ、２ｂと、バイポーラトランジスタの漏れ電流を検出する漏れ電流検出抵抗３とを備える。図９に示した本実施形態において、前述の各実施形態の部材と同等部材には同等符号を付し、重複説明は省く（以下、同様）。
【００６３】
入力部８は、発光素子してＬＥＤ８ａ（発光ダイオード）を有し、入力端子８ｂからの入力信号により、ＬＥＤ８ａから光信号を発光する。受光部９は、受光素子の起電力素子として太陽電池９ａ（又はフォトダイオード）を有し、ＬＥＤ８ａからの光信号を受光して、光起電力を誘起し、所定電圧を発生する。
【００６４】
充放電制御回路１０は、電圧制御用のデプレッション型（ノーマリオフ）のＭＯＳＦＥＴ１０ａ及びエンハンスメント型（ノーマリオン）のＭＯＳＦＥＴ１０ｂと、抵抗１０ｃとを備え、ＭＯＳＦＥＴ１０ａのドレインとゲートは、受光部９の高電位側と低電位側にそれぞれ接続される。ＭＯＳＦＥＴ８ｂのドレインとソースは、ＭＯＳＦＥＴ８ａのソースとゲートにそれぞれ接続されると共に、抵抗Ｒ１０ｃで短絡され、そのドレインとゲートは、短絡接続される。
【００６５】
充放電制御回路１０において、受光部９からの所定電圧により、抵抗１０ｃの両端に電位差が発生し、ＭＯＳＦＥＴ１０ａのドレインとゲートに加えられると、ＭＯＳＦＥＴ１０ｂがオフからオンになり、ＭＯＳＦＥＴ１０ａがオンからオフになる。この時、第１の出力ＭＯＳＦＥＴ１ａ及び第２の出力ＭＯＳＦＥＴ１ｂのゲート、ソース間に電位差が発生し、ゲートが充電され、各出力ＭＯＳＦＥＴ１ａ、１ｂが駆動する。次に、ＬＥＤ８ａからの光信号が遮断されると、上記と同様にして、ＭＯＳＦＥＴ１０ｂがオンからオフとなり、ＭＯＳＦＥＴ１０ａがオフからオンとなる。これにより、各出力ＭＯＳＦＥＴ１ａ、１ｂのゲート、ソース間の電位差が消失し、同各ゲートが放電され、各出力ＭＯＳＦＥＴ１ａ、１ｂがオフ状態となる。この充放電制御回路１０を設けたことにより、各出力ＭＯＳＦＥＴ１ａ、１ｂの充放電の切替をスムーズに行うことができる。
【００６６】
上記第１及び第２の出力用ＭＯＳＦＥＴ１ａ、１ｂにおいて、入力信号がオンにより発生した所定電圧に基づき、充放電制御回路１０からの制御電圧が遮断回路４を介して、各出力用ＭＯＳＦＥＴＦＥＴ１ａ、１ｂのゲートとソース間に加えられると、各ＦＥＴ１ａ、１ｂは導通状態となり、出力用ＭＯＳＦＥＴ１ａ、１ｂの外部端子１ｃ、１ｄ間は導通される。また、入力信号がオフになると、充放電制御回路１０からの制御電圧が低下し、各ＦＥＴ１ａ、１ｂは非導通状態となり、外部端子１ｃと１ｄ間は遮断される。このようにして、本実施形態は、半導体リレーとしての機能を持つ。
【００６７】
また、第１及び第２の出力用ＭＯＳＦＥＴ１ａ、１ｂは、各ゲート端子にベースオープンのバイポーラトランジスタ２ａ、２ｂのコレクタ端子が接続され、共通のソース端子とバイポーラトランジスタ２ａ、２ｂの共通エミッタ端子間には、両バイポーラトランジスタ２ａ、２ｂの漏れ電流を検出する漏れ電流検出抵抗３が接続される。ここでは、漏れ電流検出抵抗３は、バイポーラトランジスタ２ａ、２ｂの共通のエミッタ抵抗となり、両トランジスタ２ａ、２ｂのエミッタ電流が流れる。また、出力用ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂとは、前記と同様に、それぞれ熱的に結合されているので、出力用ＭＯＳＦＥＴ１ａ、１ｂの過熱状態を漏れ電流検出抵抗３で検出できる。この検出された漏れ電流検出抵抗３の検出電圧は、遮断回路４にフィードバックされる。
【００６８】
遮断回路４は、前記図１と同様の回路構成を成し、漏れ電流検出抵抗３の両端における降下電圧がＭＯＳＦＥＴ４１のゲート端子に印加される。これにより、前記と同様に、ＭＯＳＦＥＴ４１乃至４３を駆動することにより、バイポーラトランジスタ２ａ、２ｂをスイッチングして、出力ＭＯＳＦＥＴ１ａ、１ｂの過電流を制御する。このように、バイポーラトランジスタ２ａ、２ｂのエミッタ抵抗を共通にしたことにより、漏れ電流のエミッタ電流が多く流れ、検出感度が高くなると共に、リレー回路を簡単にできる。
【００６９】
本実施形態によれば、入力信号のオン、オフにより出力ＭＯＳＦＥＴ１ａ、１ｂをスイッチングする半導体リレーを構成できると共に、過電流より保護される出力ＭＯＳＦＥＴ１ａ、１ｂを半導体リレーの出力素子として使用することにより、安定な半導体リレーを実現することができる。
【００７０】
また、半導体製造プロセスにおいて、バイポーラトランジスタの漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂと同じチップ内に形成する場合、漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂのゲート電極形成時に、このゲート電極と同じ材料で同時に形成することにより、半導体製造プロセスの工数を削減することができる。
【００７１】
また、本実施形態では、図９において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａと、漏れ電流検出抵抗３と遮断回路４よりなる過電流制御部Ｂ１を別チップで形成することもできる。このように、全体出力部Ａと過電流制御部Ｂ１とを分離することにより、漏れ電流検出抵抗３と遮断回路４が出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、遮断特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、上記の全体出力部Ａと過電流制御部Ｂ１の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００７２】
また、本実施形態では、全体出力部Ａとして、出力部を出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂの各２組を用いた構成を例に説明したが、前記図１に示したように１組の出力ＭＯＳＦＥＴ１とバイポーラトランジスタ２で出力部を構成して、半導体リレーを形成しても、前記とほぼ同様の効果を得ることができる。後述の実施形態においても同様のことが言える。
【００７３】
次に、本発明の第６の実施形態に係る過電流保護回路機能を備えた半導体装置について図１０を参照して説明する。本実施形態は、前記第５の実施形態に加え、２組の出力ＭＯＳＦＥＴのドレインーソース間電流を検出する出力電流検出抵抗５ａ、５ｂと、これらの出力電流検出抵抗５ａ、５ｂによる検出電圧を基に出力ＭＯＳＦＥＴの電流制限を行う電流制限回路６とを備えたものである。これら出力電流検出抵抗５ａ、５ｂと電流制限回路６は、前記第２の実施形態に示されたものと同様である。
【００７４】
図１０に示すように、本実施形態の構成において、２組の出力ＭＯＳＦＥＴ１ａ、１ｂのドレイン端子間に出力電流検出抵抗５ａ、５ｂが直列に接続される。そして、これら２つの抵抗の接続中点は、バイポーラトランジスタのエミッタ端子に接続される漏れ電流検出抵抗３のエミッタ端子と反対側に接続されると共に、電流制限回路６の低電位側に接続される。また、出力電流検出抵抗５ａ、５ｂの各ソース側端子の少なくともいずれかが電流制限回路６の電流制限用ＭＯＳＦＥＴ６１（図２参照）のゲート側に接続される。電流制限回路６は、前記図２に示された回路と基本的に同じである。この回路構成により、前記と同様に、電流制限回路６は、出力電流検出抵抗５ａ、５ｂの電圧降下による電位差を検出して、この電位差によりＭＯＳＦＥＴ６１をスイッチングし、ドレイン電流を制御して、出力ＭＯＳＦＥＴ１ａ、１ｂの過電流保護を行う。
【００７５】
本実施形態によれば、出力電流検出抵抗５ａ、５ｂ、電流制限回路６をさらに設けたことにより、出力ＭＯＳＦＥＴ１ａ、１ｂの過電流保護機能がより強化されるので、さらに安全な半導体リレーを構成することができる。
【００７６】
また、前記と同様に、半導体製造プロセスにおいて、バイポーラトランジスタの漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂと同じチップ内に形成する場合、漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂのゲート電極形成時に、このゲート電極と同じ材料で同時に形成することにより、半導体製造プロセスの工数を削減することができる。
【００７７】
また、本実施形態では、図１０において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａと、漏れ電流検出抵抗３、出力電流検出抵抗５ａ、５ｂ、及び電流制限回路６よりなる過電流制御部Ｂ２を別チップで形成することもできる。このように、全体出力部Ａと過電流制御部Ｂ２とを分離することにより、漏れ電流検出抵抗３と出力電流検出抵抗５ａ、５ｂ、電流制限回路６が出力ＭＯＳＦＥＴ１ａ、１ｂによる発熱の影響を受け難くなり、各抵抗値の温度変化や、電流制限特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、前記と同様に、全体出力部Ａと過電流制御部Ｂ１の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００７８】
次に、本発明の第７の実施形態に係る過電流保護回路機能を備えた半導体装置について図１１を参照して説明する。本実施形態は、前記第６の実施形態の構成における電流制限回路６の代えて、出力ＭＯＳＦＥＴを間欠動作状態にする間欠動作回路を備えたものである。この間欠動作回路は、図３に示した前記第３の実施形態に示されたものと同様である。
【００７９】
図１１に示すように、本実施形態の構成において、２組の出力ＭＯＳＦＥＴ１ａ、１ｂのドレイン端子間に直列に接続された出力電流検出抵抗５ａ、５ｂの接続中点は、間欠動作回路７の低電位側に接続され、出力ＭＯＳＦＥＴ１ａ、１ｂのドレイン端子の少なくともいずれかが間欠動作回路７のＭＯＳＦＥＴ７１（図３参照）に接続される。間欠動作回路７は、前記図３に示された回路と基本的に同じである。この回路構成により、前記と同様に、間欠動作回路７は出力電流検出抵抗５ａ、５ｂの電圧降下による電位差を検出して、この電位差によりＭＯＳＦＥＴ７１をスイッチングし間欠動作回路７を働かすことにより、出力ＭＯＳＦＥＴ１ａ、１ｂを間欠的にスイッチング制御し、出力ＭＯＳＦＥＴ１ａ、１ｂを時間的に細かく過電流制御を行う。
【００８０】
この間欠動作回路７を備えたことにより、前記図８で示したように、出力ＭＯＳＦＥＴのドレインーソース間電流を、間欠動作により短い時間間隔で制御できるので、より厳密な電流制限を行うことができる。これにより、出力ＭＯＳＦＥＴの温度上昇を精度良く抑制し、出力ＭＯＳＦＥＴを過熱より防御することができ、より安定な半導体リレーを形成することができる。
【００８１】
また、前記と同様に、半導体製造プロセスにおいて、バイポーラトランジスタの漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂと同じチップ内に形成する場合、漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂのゲート電極形成時に、このゲート電極と同じ材料で同時に形成することにより、半導体製造プロセスの工数を削減することができる。
【００８２】
また、本実施形態では、図１１において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａと、漏れ電流検出抵抗３、出力電流検出抵抗５ａ、５ｂ、及び間欠動作回路７よりなる過電流制御部Ｂ３を別チップで形成することができる。このように、全体出力部Ａと過電流制御部Ｂ３とを分離することにより、漏れ電流検出抵抗３、出力電流検出抵抗５ａ、５ｂ及び間欠動作回路７が出力ＭＯＳＦＥＴ１ａ、１ｂ
による発熱の影響を受け難くなり、各抵抗値の温度変化や、間欠動作特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、前記と同様に、全体出力部Ａと過電流制御部Ｂ３の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００８３】
次に、本発明の第８の実施形態に係る過電流保護回路機能を備えた半導体装置について図１２を参照して説明する。本実施形態は、前記第７の実施形態において、遮断回路４と間欠動作回路７の間に電流制限回路６を備え、さらに電流制限作用を強化したものである。
遮断回路４と電流制限回路６と間欠動作回路７の構成は前記第４の実施形態の図４と同様である。
【００８４】
図１２に示すように、本実施形態の構成において、２組の出力ＭＯＳＦＥＴ１ａ、１ｂのドレイン端子間に直列に接続された出力電流検出抵抗５ａ、５ｂの接続中点は、遮断回路４、電流制限回路６、間欠動作回路７の高電位側は、出力ＭＯＳＦＥＴ１ａ、１ｂの各低電位側に接続され、出力ＭＯＳＦＥＴ１ａ、１ｂのドレイン端子の少なくともいずれかが電流制限回路６及び間欠動作回路７に接続される。また、漏れ電流検出抵抗３による検知電圧は、遮断回路４に接続される。
【００８５】
この回路構成により、前記と同様に、漏れ電流検出抵抗３の電位差を用いた遮断回路４による出力ＭＯＳＦＥＴ１ａ、１ｂの遮断電流制御と、、出力電流検出抵抗５ａ、５ｂの電位差を用いた電流制限回路６及び間欠動作回路７による定常電流制御及び間欠電流制御とを兼ね備えたことにより、よりきめ細かく出力ＭＯＳＦＥＴ１ａ、１ｂの電流制御が可能となる。これにより、過電流による過熱保護をさらに強化することができ、さらに安定な半導体リレーを形成することができる、
【００８６】
また、前記と同様に、バイポーラトランジスタの漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂと同じチップ内に形成する場合、漏れ電流検出抵抗３を出力ＭＯＳＦＥＴ１ａ、１ｂのゲート電極形成時に、このゲート電極と同じ材料で同時に形成することにより、半導体製造プロセスの工数を削減することができる。
【００８７】
また、本実施形態では、図１２において、点線で囲んだ出力ＭＯＳＦＥＴ１ａ、１ｂとバイポーラトランジスタ２ａ、２ｂよりなる全体出力部Ａと、漏れ電流検出抵抗３、出力電流検出抵抗５ａ、５ｂ、電流制限回路６及び間欠動作回路７よりなる過電流制御部Ｂ４を別チップで形成することができる。このように、全体出力部Ａと過電流制御部Ｂ４とを分離することにより、漏れ電流検出抵抗３、出力電流検出抵抗５ａ、５ｂ、電流制限回路６及び間欠動作回路７が、出力ＭＯＳＦＥＴ１ａ、１ｂの発熱の影響を受け難くなり、各抵抗値の温度変化や、電流制限特性及び間欠動作特性の温度変化を防ぐことができる。これにより、より正確な過熱検出、電流測定が可能となる。また、前記と同様に、全体出力部Ａと過電流制御部Ｂ４の別チップ化により、これらを同一チップにした場合に回路素子間に発生する各種寄生素子が無くなり、これら寄生素子による不要な動作を回避することができるので、さらに安定な半導体リレーを得ることができる。
【００８８】
次に、本発明の第９の実施形態に係る過電流保護回路機能を備えた半導体装置について図１３乃至図１５を参照して説明する。本実施形態は、半導体基板２０において、出力ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２を同一チップに形成し、バイポーラトランジスタ２２を、出力ＭＯＳＦＥＴ２１と電気的に絶縁できる絶縁膜２４を介して形成したものである。また、バイポーラトランジスタ２２は、出力ＭＯＳＦＥＴ２１が形成されているチップ内の出力ＭＯＳＦＥＴ２１を流れる電流が通電するエリア内の中心部に形成されたものである。
【００８９】
半導体基板２０（ここではＮ型基板）において、ＭＯＳＦＥＴ２１は裏面側をドレイン２１ａとして、表面側にソース２１ｂ、ゲート２１ｃを設けて形成され、バイポーラトランジスタ２２は、半導体基板２０のドレイン２１ａ部内に形成された窪み２３に絶縁膜２４（例えば酸化膜又は窒化膜）を施し、その上にコレクタ、ベース、エミッタ層を形成することにより構成され、ベース端子はオープンとなっている。表面側での必要な電気的接続はアルミニューム薄膜２５で接続され、その上は、保護膜２６で覆われている。このように、ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２は、電気的に絶縁されて形成される。、
【００９０】
図１４に示すように、半導体基板２０上に、それぞれドレイン２１ａ、ソース２１ｂ、ゲート２１ｃから成るＭＯＳＦＥＴ２１と、コレクタ２２ａ、エミッタ２２ｂ、ベース２２ｃから成るバイポーラトランジスタ２２は、絶縁膜２４で分離されて構成されている。ソース２１ｂ、ゲート２１ｃ、コレクタ２２ａからは接続線２７、２８，２９が出て外部接続される。
【００９１】
上記構成において、出力ＭＯＳＦＥＴ２１とバイポーラトランジスタ２２は、絶縁膜２４で電気的には絶縁されているにもかかわらず、物理的に接近されているので熱的には良く結合されている。そのため出力ＭＯＳＦＥＴ２１の発熱を素早く検知することが可能となる。特に、出力ＭＯＳＦＥＴ２１内に窪み２３を形成し、その窪み２３の中にバイポーラトランジスタ２２を形成することにより、バイポーラトランジスタ２２に熱が伝達され易くなるので、発熱検知をさらに素早く行うことができる。また、バイポーラトランジスタ２２は、出力ＭＯＳＦＥＴ２１と電気的には絶縁されているため、寄生素子としての動作を排除することが可能となる。また、バイポーラトランジスタ２２は、ゲート電極材料、具体的にはポリシリコンなどの半導体材料を使用することによって、製作プロセスを出力ＭＯＳＦＥＴ２１と一部共有化することが可能となるため、低コスト化が可能となる。
【００９２】
また、バイポーラトランジスタ２２を出力ＭＯＳＦＥＴ２１内にて、比較的大きい電流が通電しており、発熱が激しいセルのエリア内に設置することにより、出力ＭＯＳＦＥＴ２１の発熱の検知をさらに素早く行うことが可能となる。即ち、図１３乃至１５に示したように、出力ＭＯＳＦＥＴ２１の中央部にバイポーラトランジスタを設置することにより、最も感熱を素早く行うことができる。
【００９３】
上述したように、前記各種実施形態によれば、ダイオードより漏れ電流の大きいバイポーラトランジスタ２を出力ＭＯＳＦＥＴ１と熱的に結合することにより、出力ＭＯＳＦＥＴ１の過電流による過熱をバイポーラトランジスタ２の漏れ電流検出抵抗３により感度良く検出し、電流検出抵抗３と結合される遮断回路４により、出力ＭＯＳＦＥＴ１を遮断して過電流から保護することができる。さらに、バイポーラトランジスタ漏れ電流検出抵抗と出力ＭＯＳＦＥＴのゲート電極とが、同じ材料（例えば、Ａｌ，Ｔｉ等の金属、又はその化合物）により、同じ半導体プロセス工程で同時に形成することができるので、工程数を削減をすることができる。
【００９４】
また、漏れ電流検出抵抗や出力電流検出抵抗を、出力ＭＯＳＦＥＴ及びバイポーラトランジスタから熱的に遮断し、又は別チップで形成することにより、出力ＭＯＳＦＥＴからの熱的影響を回避することができ、安定な過電流保護機能を備えた半導体装置を得ることが出来る。
【００９５】
また、過電流による過熱から保護された出力ＭＯＳＦＥＴを半導体リレーの出力素子として使用することにより、安定な信頼性の高い半導体リレーを持つ半導体装置を実現することができる。また、過電流を保護制御をする各漏れ電流検出抵抗、出力電流検出抵抗、遮断回路、電流制限回路、間欠動作回路等をバイポーラトランジスタ及び出力ＭＯＳＦＥＴから物理的に分離することにより、出力ＭＯＳＦＥＴの発熱による各検出抵抗及び各制御回路の温度による特性劣化の影響を回避することができる。、同時に、これらの各回路素子が出力ＭＯＳＦＥＴと同一チップに製作された場合に発生する寄生素子が存在しなくなるので、従来の存在した寄生素子による不要な動作が無くなり、さらに安定な半導体リレーを得ることができる。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１の実施形態に係る半導体装置の回路図。
【図２】バイポーラトランジスタとダイオードによる漏れ電流と温度の関係を示す    図。
【図３】本発明の第１の実施形態に係る半導体装置の過電流保護回路の動作波形を示す図。
【図４】本発明の第２の実施形態に係る半導体装置の回路図。
【図５】本発明の第２の実施形態に係る半導体装置の過電流保護回路の動作波形を示す図。
【図６】本発明の第３の実施形態に係る半導体装置の回路図。
【図７】本発明の第３の実施形態に係る半導体装置の過電流保護回路の動作波形を示す図。
【図８】本発明の第４の実施形態に係る半導体装置の回路図。
【図９】本発明の第５の実施形態に係る半導体装置の回路図。
【図１０】本発明の第６の実施形態に係る半導体装置の回路図。
【図１１】本発明の第７の実施形態に係る半導体装置の回路図。
【図１２】本発明の第８の実施形態に係る半導体装置の回路図。
【図１３】本発明の第７の実施形態に係る半導体装置の平面図。
【図１４】図１３のＡ―Ａ線断面図。
【図１５】上記半導体装置の斜視図。
【符号の説明】
【００９７】
１、１ａ、１ｂ  出力ＭＯＳＦＥＴ
２  バイポーラトランジスタ
３  バイポーラトランジスタ漏れ電流検出抵抗
４  遮断回路
４１、４２、４３、４４  ＭＯＳＦＥＴ
４５、４６、４７  抵抗
５、５ａ、５ｂ  出力電流検出抵抗
６  電流制限回路
６１  ＭＯＳＦＥＴ
７  間欠動作回路
７１、７２、７３  ＭＯＳＦＥＴ
７４、７５、７６  抵抗
８  入力部（発光素子）
８ａ  ＬＥＤ（発光素子）
９  受光部（光起電力素子）
９ａ  光起電力素子
２４  絶縁膜
【図１】
2007095848.tif 000003
【図２】
2007095848.tif 000004
【図３】
2007095848.tif 000005
【図４】
2007095848.tif 000006
【図５】
2007095848.tif 000007
【図６】
2007095848.tif 000008
【図７】
2007095848.tif 000009
【図８】
2007095848.tif 000010
【図９】
2007095848.tif 000011
【図１０】
2007095848.tif 000012
【図１１】
2007095848.tif 000013
【図１２】
2007095848.tif 000014
【図１３】
2007095848.tif 000015
【図１４】
2007095848.tif 000016
【図１５】
2007095848.tif 000017