(57)【要約】【課題】実装側面を備えた素子実装部をアイレット上にろう付けするタイプのステムの製造において、発光素子と受光素子の実装の位置関係に何ら不具合が発生することなく、実装側面の位置を調整できる光半導体素子用ステムの製造方法を提供する。【解決手段】へこみ部１０ｘが設けられたアイレット１０の上に、実装側面Ｓを備えた素子実装部１２を実装側面Ｓがへこみ部１０ｘの一端側にオーバーラップするように配置してろう付けによって固着し、次いで、押圧側面２２ａとその下に繋がって突出する突起部２２ｂとを備えた第１ポンチ２２の押圧側面２２ａを素子実装部１２の実装側面Ｓに当接させる共に、その突起部２２ｂをアイレット１０のへこみ部１０ｘに挿入した状態で、第１ポンチ２２よって素子実装部１２を横方向に押圧することにより、実装側面Ｓの全体の位置を移動させて位置調整する。【選択図】図７
2007142129.tif 000002
【特許請求の範囲】
【請求項１】
上面側にへこみ部が設けられたアイレットの上に、実装側面を備えた素子実装部を該実装側面が前記へこみ部の一端側にオーバーラップするように配置してろう付けによって固着する工程と、
押圧側面と、前記押圧側面の下に繋がって突出する突起部とを備えた第１ポンチを有する金型を用意し、前記第１ポンチの前記押圧側面を前記素子実装部の前記実装側面に当接させる共に、前記突起部を前記アイレットのへこみ部に挿入した状態で、前記第１ポンチよって前記素子実装部を横方向に押圧することにより、前記実装側面の全体の位置を調整する工程とを有することを特徴とする光半導体素子用ステムの製造方法。
【請求項２】
前記素子実装部の前記実装側面の位置を調整する工程において、
前記金型は、前記第１ポンチと、前記素子実装部の前記実装側面と反対側の裏面に当接する押圧側面を備えた第２ポンチとを備えており、前記素子実装部を前記第１ポンチ及び前記第２ポンチで挟んで押圧することにより、前記素子実装部の前記実装側面の位置を調整することを特徴とする請求項１に記載の光半導体素子用ステムの製造方法。
【請求項３】
前記アイレットの前記へこみ部の深さと前記第１ポンチの前記突起部の高さは、前記第１ポンチの前記突起部を前記アイレットの前記へこみ部に挿入し、前記第１ポンチで前記素子実装部を横方向に押圧する際に、前記第１ポンチの突起部が前記へこみ部の底面に接触しないように設定されていることを特徴とする請求項１又は２に記載の光半導体素子用ステムの製造方法。
【請求項４】
前記アイレットの前記へこみ部は、該アイレットの中心側になるにつれて深さが浅くなるスロープ状の底面を有する立体形状となっていることを特徴とする請求項１又は２に記載の光半導体素子用ステムの製造方法。
【請求項５】
前記素子実装部の前記実装側面の位置を調整する工程において、前記実装側面は、前記アイレットの前記へこみ部の一端側にオーバーラップする位置に調整されて配置されることを特徴とする請求項１又は２に記載の光半導体素子の製造方法。
【請求項６】
前記素子実装部を前記アイレットにろう付けする前に、前記アイレットにはリードが装着されていることを特徴とする請求項１又は２に記載の光半導体素子用ステムの製造方法。
【請求項７】
前記アイレットは鉄からなり、前記素子実装部は銅からなることを特徴とする請求項１又は２に記載の光半導体素子用ステムの製造方法。
【請求項８】
前記素子実装部の前記実装側面に発光素子が実装され、前記アイレットの前記へこみ部に前記発光素子の発光をモニタする受光素子が実装されることを特徴とする請求項１又は２に記載の光半導体素子用ステムの製造方法。
【請求項９】
スロープ状の底面と該底面の外周全体を取り囲む側面とによって構成される立体形状の、受光素子を実装するためのへこみ部を上面側に備えたアイレットと、
前記アイレットの上にろう付けされて固着された、発光素子を実装するための実装側面を備えた素子実装部であって、前記実装側面が前記アイレットのへこみ部の一端側にオーバーラップする位置に配置されると共に、前記実装側面の全体が同一面となって形成された前記素子実装部と、
前記アイレットに装着されたリードとを有することを特徴とする光半導体素子用ステム。
【請求項１０】
前記へこみ部は、前記アイレットの中心側になるにつれて深さが浅くなっており、前記底面上において前記へこみ部の最も浅い部分の深さは０．１乃至０．３ｍｍであることを特徴とする請求項９に記載の光半導体素子用ステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体素子用ステム及びその製造方法に係り、さらに詳しくは、光通信装置や光ディスク装置などに適用される半導体レーザ素子などが実装される光半導体素子用ステム及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体レーザ素子や受光素子が実装される光半導体素子用ステムがある。そのような光半導体素子用ステムには、円板状のアイレットの上に銅ブロックからなる素子実装部（放熱部）がろう付されて構成されるタイプのものがある。従来技術のろう付けタイプのステムの製造方法は、図１に示すように、まず、受光素子が実装されるへこみ部１００ｘが上面側に設けられたアイレット１００の上に実装側面Ｓを備えた素子実装部１１０をろう付けする。このとき、実装側面Ｓはアイレット１００上の所定の位置に配置される必要があるが、アイレット１００の上に素子実装部１１０をろう付けする際に位置ずれが発生するので、実装側面Ｓの位置を微調整する必要がある。
【０００３】
実装側面Ｓの位置を調整する方法としては、図２に示すように、搬送テーブル２１０の上に素子実装部１１０がろう付けされたアイレット１００を配置し、素子実装部１１０を表ポンチ２２０と裏ポンチ２３０によって挟んで横方向に押圧することにより、素子実装部１１０の実装側面Ｓの位置が所定の位置に配置されるように微調整する。
【０００４】
そして、図３に示すように、素子実装部１１０の実装側面Ｓにサブマウントを介して半導体レーザ素子（不図示）が実装され、アイレット１００のへこみ部１００ｘの底面に半導体レーザ素子から出射されるレーザ光をモニタする受光素子（不図示）が実装される。
【０００５】
このようなステムに関連する技術としては、特許文献１には、ステムの表面にめっき処理を施した後に、素子実装部のチップ搭載面を平押しすることによって平坦化することが記載されている。
【特許文献１】特開平６−１５１６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記した図２に示すように、実装側面Ｓの位置を調整するための従来のプレス加工では、表ポンチ２２０で素子実装部１１０を横方向に押圧する際に、表ポンチ２２０をアイレット１００との間にクリアランス（隙間）を設けた状態で配置する必要がある。その結果、実装側面Ｓの位置調整を行うと素子実装部１１０の下部（付け根部分）に高さが０．１ｍｍ程度の突起状の段差部１１０ａ（図３）が形成されてしまう。
【０００７】
このため、受光素子をアイレット１００のへこみ部１００ｘに実装する際に、実装側面Ｓの下部に形成される段差部１１０ａが障害となって受光素子を実装側面Ｓに近づけて実装することが困難になる。従って、半導体レーザ素子と受光素子の配置関係が制限されて、半導体レーザ素子のレーザ光を受光素子で精度よく受光できなくなる場合がある。さらには、半導体レーザ素子を実装するための実装エリアが小さくなってしまう問題もある。
【０００８】
本発明は以上の課題を鑑みて創作されたものであり、アイレットの上に素子実装部をろう付けするタイプの光半導体素子用ステムにおいて、発光素子と受光素子の位置関係に何ら不具合が発生することなく、素子実装部の実装側面の位置が調整される光半導体素子用ステム及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は光半導体素子用ステムの製造方法に係り、上面側にへこみ部が設けられたアイレットの上に、実装側面を備えた素子実装部を該実装側面が前記へこみ部の一端側にオーバーラップするように配置してろう付けによって固着する工程と、押圧側面と、前記押圧側面の下に繋がって突出する突起部とを備えた第１ポンチを有する金型を用意し、前記第１ポンチの前記押圧側面を前記素子実装部の前記実装側面に当接させる共に、前記突起部を前記アイレットのへこみ部に挿入した状態で、前記第１ポンチよって前記素子実装部を横方向に押圧することにより、前記実装側面の全体の位置を調整する工程とを有することを特徴とする。
【００１０】
本発明では、まず、受光素子を実装するためのへこみ部が設けられたアイレットの上に、発光素子を実装するための実装側面を備えたブロック状の素子実装部がろう付けされる。このとき、素子実装部の実装側面がアイレットのへこみ部の一端側にオーバーラップするように配置される。その後に、素子実装部の実装側面に当接する押圧側面とその下に繋がって突出する突起部とをもつ第１ポンチを備えた金型を用意する。アイレットのへこみ部は、金型の第１ポンチの突起部が挿入され、かつ突起部が横方向に移動できる程度の深さをもって形成される。
【００１１】
次いで、金型の第１ポンチの押圧側面を素子実装部の実装側面に当接すると共に、突起部をアイレットのへこみ部に挿入した状態で、第１ポンチによって素子実装部をアイレットの外側方向に押圧して移動させることによって実装側面の位置調整を行う。これにより、第１ポンチは、アイレットの上面からクリアランスをもって配置されるとしても、その押圧側面で素子実装部の実装側面の全体を押圧することができるので、素子実装部の実装側面は、下部に段差部が形成されることなく、全体にわたって同一面（平坦面）となった状態で位置調整される。
【００１２】
このように、素子実装部の実装側面の位置を調整する際に実装側面の下部に段差部が形成されないので、実装エリアを大きくできると共に、半導体レーザ素子と受光素子の位置関係が制限される不具合が解消され、半導体レーザ素子のレーザ光を受光素子によって精度よくモニタできるようになる。
【発明の効果】
【００１３】
以上説明したように、本発明では、アイレット上に素子実装部をろう付けして構成されるステムにおいて、何ら不具合が発生することなく、素子実装部の実装側面の位置調整を行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００１５】
図４〜図７は本発明の実施形態の光半導体素子用ステムの製造方法を示す断面図、図８及び図９は本発明の実施形態の光半導体素子用ステムを示す断面図及び斜視図である。本実施形態の光半導体素子用ステムの製造方法は、図４（ａ）及び（ｂ）に示すように、まず、鉄（Ｆｅ）などからなる金属部材５を用意し、金属部材５をプレス加工することにより、上面側に凹状のへこみ部１０ｘが設けられた円板状のアイレット１０を得る。アイレット１０のへこみ部１０ｘはアイレット１０の中心側になるにつれてその深さが浅くなるスロープ状に形成されており、後にその底面に受光素子が実装される。また、アイレット１０のへこみ部１０ｘは、後に説明するように、金型のポンチの突起部が挿入されてその突起部が横方向に移動できるように、全体にわたってある程度の深さをもって形成される。へこみ部１０ｘの底面上においてへこみ部１０ｘの最も浅い部分の深さｄ（図４（ｂ））は、例えば、０．１〜０．３ｍｍ（好適には０．２〜０．２５ｍｍ）に設定される。
【００１６】
なお、説明を簡易にするため特に図示しないが、後述するように、アイレット１０には２つの貫通孔が設けられており、それらの貫通孔にガラスによって第１、第2リードがそれぞれ封着されている。また、第3リードがアイレット１０の下面に抵抗溶接されている。さらに、アイレット１０の外周部には、位置決め用の一対の三角形状の切り欠き部と、方向表示用の四角形状の切り欠き部とが設けられている。
【００１７】
次いで、図４（ｃ）に示すように、銅（Ｃｕ）などの金属ブロックからなる素子実装部１２（放熱部）を用意し、アイレット１０の上に素子実装部１２を位置合わせした状態でろう材１３（銀ろうなど）によってろう付けして固着する。素子実装部１２は、半導体レーザ素子を実装するための実装側面Ｓを備えており、その実装側面Ｓがへこみ部１０ｘの一端側にオーバーラップするようにアイレット１０上の中央側にろう付けされる。
【００１８】
実装側面Ｓはアイレット１０上の所定位置に位置合わせされて配置される必要があるが、アイレット１０上に素子実装部１２をろう付けする際に位置ずれが発生するので、実装側面Ｓの位置を微調整する必要がある。
【００１９】
実装側面Ｓの配置位置のスペックの一例によれば、アイレット１０の中心線から０．２ｍｍ外側にずれた位置が基準位置となり、その基準位置±０．０３ｍｍの範囲に実装側面Ｓを配置する必要がある。例えば、アイレット１０上に素子実装部１２をろう付けする時点では、アイレットの中心線から０．１５ｍｍ外側にずれた位置に実装側面Ｓが配置され、この時点では実装側面Ｓの位置が配置位置のスペックを超えていることになる。このため、実装側面Ｓが配置位置のスペック内に配置されるように実装側面Ｓの位置を微調整する必要がある。
【００２０】
そこで、図５に示すように、素子実装部１２がろう付けされたアイレット１０が配置される凹部２１ｘを備えた搬送ステージ２１と、表ポンチ２２（第１ポンチ）及び裏ポンチ２３（第２ポンチ）を備えた金型２０とが用意される。表ポンチ２２は、上下方向及び横方向に移動できるようになっており、素子実装部１２の実装側面Ｓに当接する押圧側面２２ａを備え、さらに押圧側面２２ａの下部にはそれに繋がる突起部２２ｂが設けられている。表ポンチ２２の突起部２２ｂは、前述したアイレット１０のへこみ部１０ｘに挿入することができ、かつそれがへこみ部１０ｘ内で横方向に移動できる高さｈ（図5）で形成される。へこみ部１０ｘの深さｄが前述したような好適な寸法（０．２〜０．２５ｍｍ）に設定される場合は、表ポンチ２２の突起部２２ｂの高さｈは０．１〜０．１５ｍｍに設定される。
【００２１】
また、裏ポンチ２３は、同様に上下方向及び横方向に移動できるようになっており、素子実装部１２の実装側面Ｓと反対側の裏面Ｂに当接する押圧側面２３ａを備えている。
【００２２】
次いで、図６に示すように、搬送ステージ２１の凹部２１ｘ内にアイレット１０が配置され、これによってアイレット１０上の素子実装部１２が搬送ステージ２１の上面から突出した状態となる。特に図示しないが、アイレット１０に装着された３つのリードは搬送ステージ２１の中に収容される。
【００２３】
続いて、表ポンチ２２を下側に移動し、その押圧側面２２ａが素子実装部１２の実装側面Ｓに対向するように配置する。このとき、アイレット１０に設けられたへこみ部１０ｘの深さｄは、表ポンチ２２の突起部２２ｂの高さｈよりも深く設定されているので、表ポンチ２２の突起部２２ｂがアイレット１０のへこみ部１０ｘ内に挿入される。さらに、裏ポンチ２３を下側に移動し、素子実装部１２の裏面Ｂに対向するようにその押圧側面２３ａを配置する。
【００２４】
次いで、図７に示すように、素子実装部１２を表ポンチ２２と裏ポンチ２３で挟んで押圧することにより、素子実装部１２の実装側面Ｓをアイレット１０の外側方向に移動させて位置調整を行う。このとき、表ポンチ２２は、その押圧面２２ａの下に繋がる突起部２２ｂがアイレット１０のへこみ部１０ｘに挿入された状態となるので、素子実装部１２の実装側面Ｓの全体を表ポンチ２２の押圧側面２２ａで押圧することができる。また、アイレット１０のへこみ部１０ｘの深さｄは表ポンチ２２の突起部２２ｂの高さｈより深く設定されているので、表ポンチ２２の突起部２２ａがアイレット１０のへこみ部１０ｘの底面に接触することなく、表ポンチ２２を横方向に移動させることができる。
【００２５】
このように、本実施形態では、素子実装部１２をプレス加工する際に、表ポンチ２２とアイレット１０との間にクリアランスを設けるとしても、表ポンチ２２の押圧側面２２ａの下部に設けた突起部２２が実装側面Ｓの下側のアイレット１０のへこみ部１０ｘに挿入された状態となる。これにより、表ポンチ２２の押圧側面２２ａによって素子実装部１２の実装側面Ｓの全体を横方向に移動させて位置調整することができる。
【００２６】
従って、従来技術と違って、実装側面Ｓの位置調整を行った後に、実装側面Ｓの下部に段差部が残るといった不具合が解消される。前述した実装側面Ｓの配置位置のスペックの一例によれば、実装側面Ｓをアイレット１０の外側方向に０．０５ｍｍ移動することにより、実装側面Ｓが前述した配置位置のスペック内に配置される。
【００２７】
以上により、図８及び図９に示すように、アイレット１０上に素子実装部１２がろう付けされ、かつ素子実装部１２の実装側面Ｓの全体が所定の位置に調整された、本実施形態の光半導体素子用ステム１が製造される。
【００２８】
なお、本実施形態では、素子実装部１２の実装側面Ｓがアイレット１０のへこみ部１０ｘの一端側にオーバーラップする部分に位置調整されるが、へこみ部１０ｘの一端に重なる位置に調整してもよい。また、素子実装部１２の裏面Ｂを裏ポンチ２３で押圧する際にその下部に段差部１２ａが形成されるが、裏面Ｂは実装側面としては利用しないので何ら問題はない。
【００２９】
以上説明したように、本実施形態の光半導体用ステムの製造方法では、まず、へこみ部１０ｘが設けられたアイレット１０の上に素子実装部１２をろう付けする。アイレット１０のへこみ部１０ｘは、表ポンチ２２の突起部２２ｂを挿入でき、かつそれを横方向に移動できる程度の深さをもって形成される。その後に、金型２０の表ポンチ２２の押圧側面２２ａを素子実装部１２の実装側面Ｓに当接させると共に、押圧側面２２ａの下に繋がる突起部２２ｂをアイレット１０のへこみ部１０ｘに挿入する。さらに、素子実装部１２の裏面Ｂに裏ポンチ２３の押圧側面２３ａを当接させ、表ポンチ２２と裏ポンチ２３によって素子実装部１２を挟んで押圧する。
【００３０】
このとき、表ポンチ２２の押圧側面２２ａは素子実装部１２の実装側面Ｓの全体を押圧することができ、かつ表ポンチ２２の突起部２２ｂがへこみ部１０ｘの底面に接触することなく横方向に移動することができる。従って、素子実装部１２の実装側面Ｓは、下側に段差部が形成されることなく、全体にわたって同一面となった状態で位置調整される。これにより、素子実装部１２の実装側面Ｓが所望の位置に調整されて配置される。
【００３１】
このため、素子実装部１２の実装エリアを大きくできると共に、素子実装部１２の実装側面Ｓの下部に形成される段差部が障害となって半導体レーザ素子と受光素子の位置関係が制限される不具合が解消される。
【００３２】
本実施形態の光半導体素子用ステム１は、図８及び図９に示すように、アイレット１０とその上にろう付けされて立設する素子実装部１２とアイレット１０に装着された３つのリード１４（第１〜第３リード１４ａ〜１４ｃ）とにより基本構成されている。素子実装部１２は半導体レーザ素子が実装される実装側面Ｓを備えている。また、実装側面Ｓの前方のアイレット１０の部分には受光素子を実装するためのへこみ部１０ｘが設けられている。
【００３３】
本実施形態のアイレット１０の受光素子を実装するためのへこみ部１０ｘは、前述したようにプレス加工においてポンチの突起部が挿入されて横方向に移動できるように工夫されて形成されている。つまり、へこみ部１０ｘは、受光素子を実装できるように底面がアイレット１０の中心側になるにつれて浅くなるスロープ状となっていると共に、底面とその全体を取り囲む側面によって構成される四角立体形状となって比較的大きな容積をもって形成されている。
【００３４】
また、素子実装部１２の実装側面Ｓは、全体にわたって段差をもたない同一面（平坦面）から構成され、へこみ部１０ｘの一部にオーバーラップする位置に調整されて配置されている。
【００３５】
さらに、アイレット１０にはその厚み方向に貫通する２つの貫通孔（第１、第２貫通孔１１ａ，１１ｂ）が設けられている。そして、第１、２リード１４ａ，１４ｂが第１、第２貫通孔１１ａ，１１ｂにそれぞれ挿通され、ガラス１６によって第１、第２貫通孔１１ａ，１１ｂにそれぞれ封着されて固定されている。
【００３６】
さらに、第３リード１４ｃがアイレット１０の下面に抵抗溶接されており、第３リード１４ｃはアイレット１０及び素子実装部１２に電気的に接続された状態で固定されている。
【００３７】
また、アイレット１０には位置決め用の一対の三角形状の切り欠き部１０ａと、方向表示用の四角形状の切り欠き部１０ｂとが設けられている。
【００３８】
そして、例えば、第１リード１４ａが発光素子用リードとなり、第２リード１４ｂが受光素子用リードとなり、第３リード１４ｃが共通グランドリードとなる。素子実装部１２の実装側面Ｓに実装される発光素子はワイヤを介して第１リード１４ａに電気接続される。また、アイレット１０のへこみ部１０ｘの底面に実装される受光素子はワイヤを介して受光素子用の第２リード１４ｂに電気接続される。さらに、発光素子及び受光素子は、ワイヤなどによってアイレット１０を介して第３リード１４ｃ（共通グランドリード）に電気接続される。
【００３９】
図１０には、本実施形態の光半導体素子用ステム１に半導体レーザ素子と受光素子が実装された例が示されている。図１０のステムは図９のＩ−Ｉに沿った断面に相当する。図１０に示すように、素子実装部１２の実装側面Ｓの上にサブマウント３２を介して半導体レーザ素子３０が実装され、アイレット１０のへこみ部１０ｘの底面に受光素子４０が実装されている。
【００４０】
本実施形態の光半導体素子用ステム１は、アイレット１０上に素子実装部１２がろう付けされたタイプのステムであるが、従来技術と違って実装側面Ｓは全体にわたって同一面（平坦面）となっている。従って、図１０に示すように、半導体レーザ素子３０が実装エリアが限定されることなく実装側面Ｓに実装されると共に、受光素子４０を実装側面Ｓに十分に接近させて配置することができる。これにより、半導体レーザ素子３０から出射されるレーザ光を受光素子３０によって精度よくモニタできるようになる。
【図面の簡単な説明】
【００４１】
【図１】図１は従来技術の光半導体素子用ステムの製造方法を示す断面図（その１）である。
【図２】図２は従来技術の光半導体素子用ステムの製造方法を示す断面図（その２）である。
【図３】図３は従来技術の光半導体素子用ステムの製造方法を示す断面図（その３）である。
【図４】図４（ａ）〜（ｃ）は本発明の実施形態の半導体素子用ステムの製造方法を示す断面図（その１）である。
【図５】図５は本発明の実施形態の半導体素子用ステムの製造方法を示す断面図（その２）である。
【図６】図６は本発明の実施形態の光半導体素子用ステムの製造方法を示す断面図（その３）である。
【図７】図７は本発明の実施形態の光半導体素子用ステムの製造方法を示す断面図（その４）である。
【図８】図８は本発明の実施形態の光半導体素子用ステムを示す断面図であり、図９のＩ−Ｉに沿った断面に相当する。
【図９】図９は本発明の実施形態の光半導体素子用ステムを示す斜視図である。
【図１０】図１０は本発明の実施形態の光半導体素子用ステムに半導体レーザ素子及び受光素子が実装された様子を示す断面図である。
【符号の説明】
【００４２】
１…光半導体素子用ステム、５…金属部材、１０…アイレット、１０ｘ…へこみ部、１０ａ，１０ｂ…切り欠き部、１１ａ，１１ｂ…貫通孔、１２…素子実装部、１２ａ…段差部、１３…ろう材、１４ａ…第１リード、１４ｂ…第２リード、１４ｃ…第３リード、１６…ガラス、２０…金型、２１…搬送ステージ、２１ｘ…凹部、２２…表ポンチ、２２ａ，２３ａ…押圧側面、２２ｂ…突起部、２３…裏ポンチ、３０…半導体レーザ素子、３２…サブマウント、４０…受光素子、Ｓ…実装側面、Ｂ…裏面。
【図１】
2007142129.tif 000003
【図２】
2007142129.tif 000004
【図３】
2007142129.tif 000005
【図４】
2007142129.tif 000006
【図５】
2007142129.tif 000007
【図６】
2007142129.tif 000008
【図７】
2007142129.tif 000009
【図８】
2007142129.tif 000010
【図９】
2007142129.tif 000011
【図１０】
2007142129.tif 000012