(57)【要約】【課題】製造工程における処理の効果を高めた半導体装置の製造装置及び製造方法を提供する。【解決手段】半導体装置の製造装置は、第１の気圧下で半導体基板に対して第１の処理を行う第１の処理室(10,12,14)と、前記第１の気圧よりも高い第２の気圧下で前記半導体基板に対して前記第１の処理の後処理を行う第２の処理室(20)と、外気から遮断され前記第１の処理室(10,12,14)と前記第２の処理室(20)との間に配置され前記第１の気圧又は前記第２の気圧に室内の圧力を調整可能な圧力調整室(30)と、前記第１の処理室(10,12,14)と前記圧力調整室(30)とを隔てる第１の開閉扉(40)と、前記第２の処理室(20)と前記圧力調整室(30)とを隔てる第２の開閉扉(50)と、前記第１の処理室、前記圧力調整室及び前記第２の処理室との間を前記半導体基板を搬送する搬送装置(60)とを備える。【選択図】      図１
2007142033.tif 000002
【特許請求の範囲】
【請求項１】
第１の気圧下で半導体基板に対して第１の処理を行う第１の処理室と、
前記第１の気圧よりも高い第２の気圧下で前記半導体基板に対して前記第１の処理の後処理を行う第２の処理室と、
外気から遮断され、前記第１の処理室と前記第２の処理室との間に配置され、前記第１の気圧又は前記第２の気圧に室内の圧力を調整可能な圧力調整室と、
前記第１の処理室と前記圧力調整室とを隔てる第１の開閉扉と、
前記第２の処理室と前記圧力調整室とを隔てる第２の開閉扉と、
前記第１の処理室、前記圧力調整室及び前記第２の処理室との間を前記半導体基板
を搬送する搬送装置とを備える
ことを特徴とする半導体装置の製造装置。
【請求項２】
前記第１の処理室は、前記半導体基板を少なくともドライエッチング処理するドライエッチング処理室を備え、
前記第２の処理室は、前記半導体基板に形成されたダメージ層を修復処理する修復処理室を備える
ことを特徴とする請求項１記載の半導体装置の製造装置。
【請求項３】
前記修復処理室は、前記修復処理に先立って金属配線の表面処理を更に行う、
或いは前記第２の処理室は金属配線の前記表面処理を行う表面処理室を更に備える
ことを特徴とする請求項２記載の半導体装置の製造装置。
【請求項４】
前記第２の気圧は、前記第１の気圧より高く大気圧以下であることを特徴とする請求項１乃至３のいずれか１項であることを特徴とする半導体装置の製造装置。
【請求項５】
第１の処理室において減圧下で半導体基板をドライ処理し、
外気から遮断した状態で前記半導体基板を前記第１の処理室から搬送し、
第２の処理室において大気圧以下、第1の処理室の圧力以上の圧力で前記半導体基板に対して液相処理または蒸気処理、気相処理する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造装置及び製造方法に係るものであり、特に、複数のプロセスを連続して行う半導体装置の製造装置及び製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程においてデュアルダマシン（Dual Damascene）形状を生成するためには、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）プロセスやアッシング（Ashing）プロセスが一般に用いられる。このとき、加工された層間絶縁膜の表面にはフッ素を含むエッチング副生成物やエッチャント成分が付着してしまう。
【０００３】
これらをそのまま付着させた状態ではデュアルダマシンの形状が悪くなるばかりでなく、望まない脱ガスがおこりビア（Via）底に露出したＣｕを腐食させてしまうことがある。また、脱ガスが起こらない場合でも、外気に晒してしまうと空気中の水分が吸着してしまう。その水分はデュアルダマシン側壁に含まれているフッ素と結合してＨＦ（フッ酸）をつくる。そして、ビア底に露出したＣｕを腐食させることになる。
【０００４】
従って、このようなＣｕの腐食を避けるために、デュアルダマシンの加工工程の後に、加工面に付着したこれらのエッチング副生成物やエッチャント成分からなる堆積物を除去する清浄化処理の工程が更に追加される。この清浄化処理は液相エッチングまたはドライエッチングなどの手法で行われる。しかし、加工工程の後にこのような清浄化処理の工程を追加する場合、加工工程の終了後から清浄化処理工程の開始までの待機時間が長いと以下のような問題が生じる。
【０００５】
即ち、清浄化処理の工程を待っている間に空気中の水分を吸着して、上述したようなＣｕの腐食現象を起こしてしまうことになる。従ってこれを避けるためには、デュアルダマシンの加工プロセスの後に上記清浄化処理を追加することに加えて、加工終了から前記清浄化プロセスが行われるまでの時間を一定時間以内に収めるように管理する“工程間時間管理”を行う必要がある。
【０００６】
しかしながら、工程間の待ち時間を制限することはしばしば不都合を生ずる。例えば、複数の工程が連続化されている状況で、ある工程の装置がトラブルを起こして作業が突然中止になった場合、その前の工程と現在の工程との間で装置間のタイミングを合わせることが必要になってくる。これを避けるために、ドライプロセスによる脱Ｆ（フッ素）処理、堆積物除去処理の場合は、ＲＩＥ装置やアッシング装置の中で連続的に処理される場合もある。
【０００７】
ところで、ｋ（誘電率）＜２．７の低誘電率（Ｌｏｗ−ｋ：Low-dielectric constant）絶縁膜（以下、単に低誘電率絶縁膜と呼ぶ）を層間絶縁膜として用いる多層配線プロセスでは、以上に述べたＣｕの腐食以外にも問題が生ずる。
【０００８】
層間絶縁膜として用いられる低誘電率絶縁膜は、ＲＩＥ等による加工時に、膜にダメージが入ってしまう。即ち、低誘電率絶縁膜にドライエッチングやアッシングなどの工程によるデュアルダマシン加工を行うと、低誘電率絶縁膜が本来有すべき分子構造の結合が破壊されて本来の分子状態にない部分が形成される。
【０００９】
このように分子結合が切れた低誘電率絶縁膜のダメージ層は、雰囲気中の水分や、エッチング中のガスと新しい結合を作り、通常はＯＨやＮＨで終端された状態になっている。本来低誘電率絶縁膜はＣを含み疎水性の性質を持つ。しかし、ダメージ層がＯＨやＮＨ等の極性を持つ終端子で覆われることにより水分（Ｈ２Ｏ）を吸着しやすい親水性になってしまう。
【００１０】
低誘電率絶縁膜中に水分が多く吸着されると、その後のバリヤメタル堆積工程で水分の脱ガスが起こり、バリヤメタルを酸化させたりそのモフォロジを劣化させたりしてしまう事態が生じる。また、これら低誘電率絶縁膜中の水分は、製造工程中に加わる熱にも助けられビア底に露出したＣｕを酸化させることがある。さらに、低誘電率絶縁膜のダメージ層への水の吸着は雰囲気中の不純物を巻き込んで腐食を発生させることもある。
【００１１】
以上述べたことから、低誘電率絶縁膜への水分の吸着は回避することが望ましい。従って、その原因となるダメージ層を無くすことが望まれている。一般に、誘電率が下がるほど絶縁膜材料はダメージに弱くなる傾向があるが、ｋ＜２．７あたりからダメージの修復が問題となってくる。
【００１２】
ダメージ層を修復する技術はいくつか提案されており（例えば、特許文献１参照）、これらはダメージ層をＣＨ３やＣを含む終端子で修飾する手法であって、液相で薬液を反応させる手法や気相で処理する手法がある。これらの修復処理はＯＨやＮＨの終端子をＣを含む終端子に置き換えることによって低誘電率絶縁膜に疎水性を取り戻す。これらの処理は、修復を意識せずに単に水を吸着させないための疎水処理として施されている場合もある（たとえば特許文献１参照）。
【００１３】
従来、修復・疎水処理の工程は、加工工程及び清浄化処理の工程とは独立した工程として行われている。しかし、その場合以下のような問題点がある。
【００１４】
デュアルダマシンの加工工程（及び清浄化処理の工程）を終えると、ダメージ層を有する低誘電率絶縁膜はその後のダメージ修復・疎水化処理の工程を待つことになる。このとき、加工された低誘電率絶縁膜は加工装置から出された瞬間に雰囲気の水分を吸着してしまう。表面が清浄化されている場合は、すぐにＨＦを作ってＣｕの腐食を起こすことはないが、例え加工工程及び清浄化処理の工程を連続化したとしても、大量の水分がここでダメージ層に吸着してしまうことになる。
【００１５】
この後、修復・疎水化処理の工程が行われるが、このときに修復薬液がダメージ層に浸透する作用が膜の内部から出てくる水分によって妨害されることが起こる。そのため、十分な修復・疎水化が困難となる。このことは、気相や蒸気（Vapor）相で修復・疎水化処理が施されるプロセスの場合はさらに深刻な問題となる。
【特許文献１】特開２００２−３５３３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、製造工程における処理の効果を高めた半導体装置の製造装置及び製造方法を提供する。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造装置の一態様は、第１の気圧下で半導体基板に対して第１の処理を行う第１の処理室と、前記第１の気圧よりも高い第２の気圧下で前記半導体基板に対して前記第１の処理の後処理を行う第２の処理室と、外気から遮断され、前記第１の処理室と前記第２の処理室との間に配置され、前記第１の気圧又は前記第２の気圧に室内の圧力を調整可能な圧力調整室と、前記第１の処理室と前記圧力調整室とを隔てる第１の開閉扉と、前記第２の処理室と前記圧力調整室とを隔てる第２の開閉扉と、前記第１の処理室、前記圧力調整室及び前記第２の処理室との間を前記半導体基板を搬送する搬送装置とを備えることを特徴としている。
【００１８】
本発明の半導体装置の製造方法の一態様は、第１の処理室において減圧下で半導体基板をドライ処理し、外気から遮断した状態で前記半導体基板を前記第１の処理室から搬送し、第２の処理室において大気圧以下、第１の処理室の圧力以上の圧力で前記半導体基板に対して液相処理または蒸気処理または気相処理することを特徴としている。
【発明の効果】
【００１９】
本発明によれば、製造工程における処理の効果を高めた半導体装置の製造装置及び製造方法を提供できる。
【発明を実施するための最良の形態】
【００２０】
以下図面を参照して本発明の実施の形態を詳細に説明する。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造装置１００の構成を示している。半導体装置の製造装置１００は、中央真空室１０、エッチング処理室１２、アッシング処理室１４、修復処理室２０、圧力調整室３０、中央真空室１０と圧力調整室３０との間の第１の開閉扉４０、修復処理室２０と圧力調整室３０との間の第２の開閉扉５０、及び搬送装置６０を備えている。
【００２２】
中央真空室１０、エッチング処理室１２、及びアッシング処理室１４の気圧はドライ処理を行うために真空状態に減圧されており、この３室が第１の処理室を構成している。エッチング処理室１２では、例えばｋ＜２．７の低誘電率絶縁膜を層間絶縁膜として用いる多層配線プロセスにおけるデュアルダマシン形状であるビア及び配線溝を生成するためのＲＩＥ（反応性イオンエッチング）処理が行われる。アッシング処理室１４では、例えばＲＩＥ加工後にレジスト及び反射防止膜などの灰化処理及び除去が行われる。アッシング処理室１４では、さらに側壁保護膜を除去するための処理やＲＩＥ処理によって加工面に堆積したエッチング副生成物を除去する清浄化処理が行われてもよい。逆に、アッシング処理室１４を備えずに、アッシング処理及び清浄化処理を省略してもよい。
【００２３】
第１の処理室で行われたドライ処理の後処理である修復処理を行う修復処理室２０（第２の処理室）の気圧は液相処理を行うために大気圧になっている。修復処理室２０では、例えばＲＩＥ処理によって低誘電率絶縁膜の加工面に形成されたダメージ層を修復する修復処理或いは疎水化処理が行われる。また、第２の処理室で行われる修復処理或いは疎水化処理は蒸気雰囲気中における処理（即ちVapor処理）または気相処理であってもよい。その場合は第２の処理室の圧力は大気圧ではなく減圧される。これはVaporや気体の輸送を効率よく行うためである。Vaporや気相の反応種が第２の処理室に入れられたとき、第２の処理室の圧力は第1の処理室の圧力よりも高く設定される。つまり第２の処理室の圧力は大気圧以下、第1の処理室以上の圧力で適当な圧力が選ばれる。処理中の第２の処理室の圧力を第1の処理室の圧力より高く設定するのは、修復処理或いは疎水化処理などの反応種の濃度を高め修復処理や疎水化処理の効率を高めるためである。
【００２４】
搬送装置６０は半導体基板を中央真空室１０、エッチング処理室１２、アッシング処理室１４、修復処理室２０、圧力調整室３０の間を後で説明する半導体装置の製造方法に従って移動させることが可能である。
【００２５】
エッチング処理室１２及びアッシング処理室１４での処理が終了し、半導体基板を中央真空室１０から圧力調整室３０へと搬送させる場合は、圧力調整室３０の気圧は中央真空室１０の気圧と同じになるように調節される。その後第１の開閉扉４０が開いて半導体基板が搬送装置６０によって搬送される。
【００２６】
半導体基板を圧力調整室３０から修復処理室２０へと搬送させる場合は、圧力調整室３０の気圧は修復処理室２０の気圧と同じになるように調節される。その後第２の開閉扉５０が開いて半導体基板が搬送装置６０によって修復処理室２０へと搬送される。そして修復処理室２０での処理が行われる。従って、半導体基板は、中央真空室１０から修復処理室２０まで外気から完全に遮断された状態で搬送される。
【００２７】
上記、エッチング処理、アッシング処理、修復処理、洗浄処理を行うために必要なガス及び薬液は図示しない供給パイプ及びバルブ等を介して適宜供給される。
【００２８】
以上のエッチング処理室１２、アッシング処理室１４及び修復処理室２０での処理、圧力調整室３０の気圧調節、第１の開閉扉４０及び第２の開閉扉５０の開閉動作、そして搬送装置６０の動作、等は、後で説明する半導体装置の製造方法に基づいて記述されたプログラムに従って全て制御される。
【００２９】
このプログラムは、半導体装置の製造装置１００に設置された図示せぬ記憶装置の中に、例えば、ハードディスクに記録されている。記憶装置はこれに限らず、例えばＣＤ、ＤＶＤ等の光学式記録媒体、ＦＤ、ＭＤ、テープ等の磁気記録媒体等を用いることも可能である。
【００３０】
図２は、第１の実施形態の変形例を示している。修復処理が減圧下での気相処理である場合、半導体装置の製造装置は図２に示したような、圧力調整室３０、第１の開閉扉４０及び第２の開閉扉５０を省略し、修復処理室２２を追加した構成でよい。
【００３１】
本発明の第１の実施形態に係る半導体装置の製造装置によれば、例えばデュアルダマシン形成のためのドライエッチングプロセス（ＲＩＥ処理）、アッシング処理および清浄化処理と、その後の修復・疎水化処理までにおいて半導体基板を外気に触れさせないで単一の装置内で連続工程化することが可能になる。それによって、ドライプロセス終了後から修復・疎水化処理前までの間の加工面への水分吸着を回避でき、修復・疎水化処理をより確実に実行することが可能になる。また、常圧下・通常湿度雰囲気中に出される前に修復疎水処理を施すことでその後のバリヤメタルの堆積工程を待つ間に膜中に吸着する水分を抑制することができる。このことによって、バリヤメタルの堆積工程におけるバリヤメタルの酸化やモフォロジの劣化、Ｃｕ腐食を最低限に抑えることが可能になる。また、加工面への水分吸着を心配する必要がないので、バリヤメタルの堆積工程までの時間をより長く設定することができ製造工程の自由度を高める効果も期待できる。
【００３２】
また、半導体装置の製造装置１００の構成で、例えば、Ｃｕ表面の液相洗浄による清浄化処理からその後のスパッタリングによるバリヤメタルの堆積までをインラインで行うことも可能である。これによって、Ｃｕ表面の液相洗浄の後、スパッタリングによるバリヤメタルの堆積の前までの間に半導体基板を外気に晒さないで済むので、洗浄後のＣｕ表面が外気で汚染されるのを防ぐことが可能になる。
【００３３】
この場合、先に説明したのとは逆に、液相系の処理の後にドライ系の処理を行うことになる。即ち、大気圧になっている第２の処理室でＣｕ表面の液相洗浄が行われた後、上記実施例と逆の気圧調節を圧力調整室３０で行い、半導体基板を圧力調整室３０を介して第１の処理室まで搬送する。そして、真空に減圧されている第１の処理室においてスパッタリングによるバリヤメタルの堆積を実行する。
【００３４】
（第２の実施形態）
第２の実施形態は、上記の第１の実施形態に係る製造装置を用いた半導体装置の製造方法を具体的に説明する。
【００３５】
図３乃至８は本実施形態に係る半導体装置の製造工程を示している。ここでは、デュアルダマシンプロセスにおけるビアの加工工程の例を説明する。
【００３６】
図３は、半導体基板上に形成された、第１の層間絶縁膜３００、第１の層間絶縁膜３００で側壁及び底面を覆われたＣｕ配線３２０（バリヤメタルは図示せず）、Ｃｕ拡散防止膜３４０、第２の層間絶縁膜３６０、第３の層間絶縁膜３７０、マスク３８０からなる。第２及び第３の層間絶縁膜３６０、３７０はそれぞれ一層に限らず、二層以上の積層構造であってもよい。第１の層間絶縁膜３００より下の半導体基板を含んだ部分は図示されていない。
【００３７】
Ｃｕ拡散防止膜３４０は、例えばＳｉＣＮ、ＳｉＣ或いはこれらの積層構造の膜である。第２の層間絶縁膜３６０は、例えばＳｉＯＣからなるｋ（誘電率）＜２．７を満たす低誘電率絶縁膜であるが、中間ストッパーを含んでいてもよく、また複数の低誘電率絶縁膜が積層されていてもよい。第３の層間絶縁膜３７０は、例えばキャップ（Ｃａｐ）膜であり、ハードマスクを兼ねていてもよく、複数の積層構造を有してもよい。マスク３８０は、例えばレジスト、ハードマスク、反射防止膜であってよい。
【００３８】
まず、図３に示すように、マスク３８０にリソグラフィーによってビアの形状をパターニングする。そして、図４に示すように、ＲＩＥ法によって第２の層間絶縁膜３６０及び第３の層間絶縁膜３７０の中にビアホール４００を形成する。このＲＩＥ処理は図１のエッチング処理室１２で行われる。このとき加工面にエッチング副生成物及びエッチャント４２０が付着する。
【００３９】
同時に、第２の層間絶縁膜３６０の加工面にはＳｉＯＣが本来有すべき分子構造が破壊されＣ濃度の低下したダメージ層が形成されるが、図面の複雑化を避けるため図４では記述を省略してある。
【００４０】
ビアホール４００の形成後、半導体基板は図１のエッチング処理室１２からアッシング処理室１４へと搬送装置６０によって搬送される。ここで、レジストや反射防止膜などのマスク３８０を除去するためにアッシングが行われる。このときビア加工された第２の層間絶縁膜３６０の側面には再びダメージが入る。この後、反応性ガスを作用させて加工面に堆積したエッチング副生成物４２０を除去する清浄化処理が行われる。清浄化処理はアッシング処理室１４の中で行われるが、真空系の処理室では行わないで液相で行われる場合もある。清浄化処理の後の状態が図５である。図５には、アッシングによって再びダメージが加えられたダメージ層５００が示されている。
【００４１】
アッシング工程と副生成物の除去を行う清浄化工程は、アッシング処理室１４の中で連続的に処理される。ガスフェーズで行う副生成物除去処理をＲＩＥにつづいて連続的に行うことは従来も行われる場合があった。しかし、本実施形態においては、副生成物除去処理を液相処理する場合も、搬送装置６０によって搬送される範囲に清浄化処理室を備えて、半導体基板を外気に晒さないで連続処理する。その場合清浄化処理室は、例えば図１の修復処理室２０のように、圧力調整室３０を介して開閉扉で仕切られていて、内部の気圧が大気圧になっている処理室であってよい。
【００４２】
アッシング処理室１４で清浄化処理が行われた後、圧力調整室３０の気圧は、中央真空室１０、エッチング処理室１２、及びアッシング処理室１４の気圧と同様の真空度まで減圧される。その後、第１の開閉扉４０が開かれて、半導体基板は搬送装置６０によって、中央真空室１０を介して圧力調整室３０に入る。
【００４３】
次いで、ただちに第１の開閉扉４０は閉じられ、圧力調整室３０の気圧は修復処理室２０の気圧と同様に大気圧にまで上昇させられる。そこで、第２の開閉扉５０が開き、半導体基板は搬送装置６０によって修復処理室２０へと搬送される。
【００４４】
修復処理室２０において、図６に示すようにダメージ層の修復処理の工程を行う。修復処理はＯＨやＮＨの終端子をＣを含む終端子に置き換える既知の手法でよく、疎水化処理でもあるが、液相処理、気相処理、ミスト及び蒸気相など処理形態はさまざまである。なお、ダメージ層に対する処理として、フッ酸（ＨＦ）やフッ化アンモニウム（ＮＨ４Ｆ）を含む液を用いてダメージ領域を除去するアプローチもある。図６は、液相処理を想定して修復処理用の薬液６００を反応させた状況を示している。
【００４５】
図１の装置は、修復処理を液相処理で行うことを想定している。しかし、ガスフェーズの修復処理を行う場合は、図２に示した構成の製造装置の中で、アッシング処理および副生成物除去の処理（清浄化処理）と同一の装置２００の中で連続的に処理される。
【００４６】
その後、半導体基板は図７に示されるように修復処理された後、装置１００或いは２００の外に搬出される。ここで基板は外気に晒されるが、修復処理によって低誘電率絶縁膜のダメージを受けた部分は疎水性を取り戻しているため、水分吸着は抑えられることになる。この後、図８に示されるように配線溝形成のためにマスク８００、例えばレジスト、ハードマスク、或いは反射防止膜を堆積する。
【００４７】
以上述べたように、本実施形態においては、ビア加工から修復処理の工程までを１つの装置、即ち１つの搬送装置６０が搬送可能な範囲にある装置の中で連続的に処理することを特徴としている。これによって、低誘電率絶縁膜３６０の加工面付近に形成されたダメージ層５００に水分が付着して、その後の修復処理工程の効率が悪化することを回避できる。従って、不完全な修復処理によるその後の水分吸着を防ぐことが出来る。この結果、その後の配線溝の形成工程、さらにその後のバリヤメタルの堆積工程での水分の脱ガスを防止してそれらの処理への悪影響を減らすことができる。
【００４８】
図９乃至図１３は、上記実施形態の変形例を示すものであり、図３乃至図８と同一部分には同一符号を付してある。上記実施形態においては、ビアの底は、例えばＳｉＣＮからなるＣｕ拡散防止膜３４０になっていて、Ｃｕ拡散防止膜３４０は開口していない。これに対して、ビアの加工時にＣｕ拡散防止膜を開口して、Ｃｕ表面を露出させてしまうことも可能であり、図９乃至図１３はその場合の製造工程を示している。
【００４９】
この場合、図９に示すようにビアホール９００の加工時にＣｕ配線３２０の表面が露出してしまうため、汚染或いはハロゲンの付着によってＣｕの腐食が懸念される。従って、図１１に示される修復処理の前に修復処理室２０において、Ｃｕ表面の清浄化処理及びＣｕ表面のコーティング処理からなるＣｕの表面処理が行われる（図示せず）。或いは、液相処理を行う第２の処理室が、修復処理室２０とは別に更に表面処理室を備えていて（図示せず）、そこでＣｕ表面処理が行われてもよい。しかし、その後の配線溝の形成工程、さらにはバリヤメタルの堆積工程での水分の脱ガスを防止してそれらの処理への悪影響を減らす効果が得られる点は、上記実施形態と同様である。
【００５０】
（第３の実施形態）
次に、図１４乃至図１８を参照して本発明の第３の実施形態に係る半導体装置の製造方法を説明する。
【００５１】
本実施形態は、デュアルダマシンプロセスにおける配線溝の加工工程の例を示している。
【００５２】
本実施形態は、配線溝の加工の前のビアの加工時にＣｕ拡散防止膜が開口されているとする。そして、例えば図１３に示すように、ビア内配線溝形成のためのマスク１３００、例えばレジスト、ハードマスク、或いは反射防止膜が堆積されているものとする。
【００５３】
図１４に示すように、先ずＲＩＥ処理によって配線溝１４００がエッチングされる。このＲＩＥ処理は図１のエッチング処理室１２で行われる。ここでも、ＲＩＥ処理による加工面にエッチング副生成物及びエッチャント１４１０が付着する。
【００５４】
同時に、第２の層間絶縁膜３６０の加工面には低誘電率絶縁膜であるＳｉＯＣが本来有すべき分子構造が破壊され、Ｃ濃度の低下したダメージ層が形成される。しかし、図面の複雑化を避けるため図１４では記述を省略している。
【００５５】
配線溝１４００の形成後、半導体基板は図１のエッチング処理室１２からアッシング処理室１４へと搬送装置６０によって搬送される。ここで、レジストや反射防止膜などのマスク１３００を除去するためにアッシングが行われる。このとき配線溝加工された第２の層間絶縁膜３６０の側面には再びダメージが入る。この後、反応性ガスを作用させて加工面に堆積したエッチング副生成物１４１０を除去する清浄化処理が行われる。清浄化処理はアッシング処理室１４の中で行われるが、真空系の処理室では行わないで液相で行われる場合もある。
【００５６】
図１５は清浄化処理の後の状態を示している。図１５には、アッシングによって再びダメージが加えられたダメージ層１５００が示されている。
【００５７】
この後、半導体基板が修復処理室２０へと搬送されるまでの半導体装置の製造装置１００の動作は、第２の実施形態と同様である。
【００５８】
本実施形態においては、ビアの加工時にＣｕの表面が露出しているため、修復処理の前に修復処理室２０において、Ｃｕ表面の清浄化処理及びＣｕ表面のコーティング処理からなるＣｕの表面処理が行われる。その後、図１６に示されるようにダメージ層の修復処理の工程を行う。この工程も第２の実施形態と同様である。
【００５９】
図１７に示されるように、半導体基板は修復処理された後、装置１００或いは２００の外に搬出される。ここで基板は外気に晒されるが、修復処理によって低誘電率絶縁膜のダメージを受けた部分は疎水性を取り戻しているため、水分吸着は抑えられることになる。次いで、開口したビア底のクリーニング処理を洗浄装置で行った後、図１８に示されるようにバリヤメタル１８００の堆積工程へ進む。水分の脱ガスが抑制されているので、良好にバリヤメタル１８００の堆積が行われる。ビア底のクリーニング処理とバリヤメタルの堆積装置はそれぞれ独立した装置である。
【００６０】
以上、本実施形態で説明した半導体装置の製造プロセスの流れを表現したものが図１９である。本実施形態においては、溝配線加工から修復処理の工程までを１つの装置である図１の製造装置１００、即ち１つの搬送装置６０が搬送可能な範囲にある装置の中で連続的に処理することを特徴としている。これによって、図１５に示す低誘電率絶縁膜３６０の加工面付近に形成されたダメージ層１５００に水分が付着して、その後の修復処理工程の効率が悪化することを回避できる。従って、不完全な修復処理によるその後の水分吸着を防ぐことが出来る。この結果、その後のバリヤメタルの堆積工程での水分の脱ガスを防止してそれらの処理への悪影響を減らすことができる。
【００６１】
（第４の実施形態）
図２０は、本発明の第４の実施形態に係る半導体装置の製造装置２０００の構成を示している。
【００６２】
例えば、エッチング処理室、アッシング処理室が中央真空室を介して一体化された真空系の装置２０１０の中でデュアルダマシン形成プロセスおよび清浄化処理が連続処理される。その後半導体基板は、装置２０１０から修復・疎水化処理を行う大気圧系の装置２０２０に搬送されるまでの間に一旦通常環境を通過する。
【００６３】
本実施形態において、装置２０１０及び２０２０内でのプロセス、半導体基板を搬送する第１の搬送装置２１００及び第２の搬送装置２２００の動作等は、製造装置２０００内の図示せぬ部分の動作も含んだ全ての動作を記述した１つのプログラムの指示に従って協調的に行われる。
【００６４】
このプログラムは、半導体装置の製造装置２０００に設置された記憶装置、例えば、ハードディスク内に記録されている。記憶装置はこれに限定されるものではなく、例えばＣＤ、ＤＶＤ等の光学式記録媒体、ＦＤ、ＭＤ、テープ等の磁気記録媒体等を用いることも可能である。
【００６５】
ここで、上記プログラムに従って動作する第１の搬送装置２１００及び第２の搬送装置２２００は、半導体基板が通常環境を通過する時間が極めて短くなるように動作する。これによって、常圧下・通常湿度雰囲気中での加工面への水分吸着を抑制することが可能になり、修復疎水処理をより確実なものとすることができる。結果的に第１の実施形態と同様な効果を得ることが可能である。
【００６６】
なお、本願発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変形して実施することが可能である。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態に係る半導体装置の製造装置の構成を示す図。
【図２】本発明の第１の実施形態に係る半導体装置の製造装置の別の構成を示す図。
【図３】本発明の第２の実施形態に係る半導体装置の製造工程を示す図。
【図４】図３に続く第２の実施形態に係る半導体装置の製造工程を示す図。
【図５】図４に続く第２の実施形態に係る半導体装置の製造工程を示す図。
【図６】図５に続く第２の実施形態に係る半導体装置の製造工程を示す図。
【図７】図６に続く第２の実施形態に係る半導体装置の製造工程を示す図。
【図８】図７に続く第２の実施形態に係る半導体装置の製造工程を示す図。
【図９】図３に続く第２の実施形態に係る半導体装置の別の製造工程を示す図。
【図１０】図９に続く第２の実施形態に係る半導体装置の別の製造工程を示す図。
【図１１】図１０に続く第２の実施形態に係る半導体装置の別の製造工程を示す図。
【図１２】図１１に続く第２の実施形態に係る半導体装置の別の製造工程を示す図。
【図１３】図１２に続く第２の実施形態に係る半導体装置の別の製造工程を示す図。
【図１４】本発明の第３の実施形態に係る半導体装置の製造工程を示す図。
【図１５】図１４に続く第３の実施形態に係る半導体装置の製造工程を示す図。
【図１６】図１５に続く第３の実施形態に係る半導体装置の製造工程を示す図。
【図１７】図１６に続く第３の実施形態に係る半導体装置の製造工程を示す図。
【図１８】図１７に続く第３の実施形態に係る半導体装置の製造工程を示す図。
【図１９】本発明の第３の実施形態に係る半導体装置の製造方法の流れを表現した図。
【図２０】本発明の第４の実施形態に係る半導体装置の製造装置の構成を示す図。
【符号の説明】
【００６８】
１００、２００、２０００…半導体装置の製造装置、  ２０１０、２０２０…装置、
１０…中央真空室、  １２…エッチング処理室、  １４…アッシング処理室、
２０、２２…修復処理室、  ３０…圧力調整室、  ４０…第１の開閉扉、
５０…第２の開閉扉、  ６０、２１００、２２００…搬送装置、
３００…第１の層間絶縁膜、  ３２０…Ｃｕ配線、  ３４０、９４０…Ｃｕ拡散防止膜、
３６０…第２の層間絶縁膜、  ３７０…第３の層間絶縁膜、
３８０、８００、１３００…マスク、  ４００、９００…ビアホール、
５００、１０００、１５００…ダメージ層、  ６００…修復処理用薬液、
４２０、９２０、１４１０…エッチング副生成物及びエッチャント、
１４００…配線溝、１８００…バリヤメタル。
【図１】
2007142033.tif 000003
【図２】
2007142033.tif 000004
【図３】
2007142033.tif 000005
【図４】
2007142033.tif 000006
【図５】
2007142033.tif 000007
【図６】
2007142033.tif 000008
【図７】
2007142033.tif 000009
【図８】
2007142033.tif 000010
【図９】
2007142033.tif 000011
【図１０】
2007142033.tif 000012
【図１１】
2007142033.tif 000013
【図１２】
2007142033.tif 000014
【図１３】
2007142033.tif 000015
【図１４】
2007142033.tif 000016
【図１５】
2007142033.tif 000017
【図１６】
2007142033.tif 000018
【図１７】
2007142033.tif 000019
【図１８】
2007142033.tif 000020
【図１９】
2007142033.tif 000021
【図２０】
2007142033.tif 000022