(57)【要約】【課題】半導体メモリ素子チップの内部で温度補正過程を行う半導体メモリ素子の温度情報出力装置及び方法を提供する。【解決手段】温度の変化に応答して、第１電圧の電位レベルを変動させて出力する温度感知部と、前記第１電圧を第２電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、温度制御コード及び前記調整コードに応答して、前記第２電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第２電圧の電位レベルを調整して出力する電位レベル調整部とを備える。【選択図】図３
2007093607.tif 000002
【特許請求の範囲】
【請求項１】
温度の変化に応答して、第１電圧の電位レベルを変動させて出力する温度感知部と、
前記第１電圧を第２電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、
温度制御コード及び前記調整コードに応答して、前記第２電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第２電圧の電位レベルを調整して出力する電位レベル調整部と
を備えることを特徴とする半導体素子の温度情報出力装置。
【請求項２】
設定された温度コードをデコードして温度制御コードとして出力するデコード部をさらに備えることを特徴とする請求項１に記載の半導体素子の温度情報出力装置。
【請求項３】
前記電位レベル調整部が、
前記調整コードに応答し、設定された基準電圧に応じて前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、
前記設定された温度コード又は前記温度制御コードに応答して、アナログ値である前記第２電圧の電位レベルを調整し、前記第２電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部と
を備えることを特徴とする請求項１又は２に記載の半導体素子の温度情報出力装置。
【請求項４】
前記調整部が、
前記調整コードを受信してデコードすることにより、変動調整コードを生成するデコード部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して分配電圧の電位レベルを調整する電位調整部と、
前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部と
を備えることを特徴とする請求項３に記載の半導体素子の温度情報出力装置。
【請求項５】
前記電位調整部が、
前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、
前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部と
を備えることを特徴とする請求項４に記載の半導体素子の温度情報出力装置。
【請求項６】
前記出力制御部が、
ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するトランジスタを備えることを特徴とする請求項５に記載の半導体素子の温度情報出力装置。
【請求項７】
前記変動電圧調整部が、
直列に接続した複数の抵抗と、
前記変動調整コードに応答してオン／オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部と
を備えることを特徴とする請求項５に記載の半導体素子の温度情報出力装置。
【請求項８】
前記デジタル−アナログ変換調整部が、
第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第１バイアス電圧の電位レベルを決定し、前記第１出力電圧の電位レベルが、前記第１バイアス電圧の電位レベルに応じて変動する第１バイアス決定部と、
第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第２バイアス電圧の電位レベルを決定し、前記第２出力電圧の電位レベルが、前記第２バイアス電圧の電位レベルに応じて変動する第２バイアス決定部と、
前記温度コード又は前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第１バイアス電圧及び前記第２バイアス電圧に応じて、第２電圧の電位レベルを決定する第２電圧決定部と
を備えることを特徴とする請求項３に記載の半導体素子の温度情報出力装置。
【請求項９】
前記第１バイアス決定部が、
前記第１バイアス電圧の電位レベルに応答して、前記第１出力電圧の電位レベルを変動させる第１電流ミラー回路と、
前記第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第１バイアス電圧の電位レベルを変動させる第１比較器と
を備えることを特徴とする請求項８に記載の半導体素子の温度情報出力装置。
【請求項１０】
前記第２バイアス決定部が、
前記第２バイアス電圧の電位レベルに応答して、前記第２出力電圧の電位レベルを変動させる第２電流ミラー回路と、
前記第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて前記第２バイアス電圧の電位レベルを変動させる第２比較器と
を備えることを特徴とする請求項８に記載の半導体素子の温度情報出力装置。
【請求項１１】
前記第２電圧決定部が、
前記第１バイアス電圧及び前記第２バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度コード又は前記温度制御コードに応答して、前記第２電圧の電位レベルを調整する第３電流ミラー回路を備えることを特徴とする請求項８に記載の半導体素子の温度情報出力装置。
【請求項１２】
前記比較部が、
前記第１電圧の電位レベルと前記第２電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、
前記コード制御信号に応答して設定されたデジタルコード値を減少又は増加させることにより、調整コードとして出力するコードカウンタ部と
を備えることを特徴とする請求項３に記載の半導体素子の温度情報出力装置。
【請求項１３】
温度の変化に応答して、第１電圧の電位レベルを変動させて出力する温度感知部と、
前記第１電圧を第２電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を変動させて、第１テストモード時に第１調整コードとして出力するか、または第２テストモード時に温度情報コードとして出力する比較部と、
前記第１テストモード時に前記第１調整コードに応答するか、または前記第２テストモード時に設定された第２調整コードに応答して、前記第２電圧が最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて前記第２電圧の電位レベルを調整して出力する電位レベル調整部と、
前記第１テストモード時に設定された温度コードをデコードするか、または前記第２テストモード時に前記温度情報コードを選択してデコードして、温度制御コードとして出力するデコード選択部と
を備えることを特徴とする半導体素子の温度情報出力装置。
【請求項１４】
前記電位レベル調節部が、
第１テストモード時に前記第１調整コードに応答するか、または第２テストモード時に前記第２調整コードに応答して、設定された基準電圧に応じて前記第１電圧をトラッキングするために、前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、
前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第２電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部と
を備えることを特徴とする請求項１３に記載の半導体素子の温度情報出力装置。
【請求項１５】
前記調整部が、
第１テストモード時に前記第１調整コードをデコードするか、または第２テストモード時に前記第２調整コードをデコードして、変動調整コードを生成するデコード部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、分配電圧の電位レベルを調整する電位調整部と、
前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部と
を備えることを特徴とする請求項１４に記載の半導体素子の温度情報出力装置。
【請求項１６】
前記電位調整部が、
前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、
前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、
前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部と
を備えることを特徴とする請求項１５に記載の半導体素子の温度情報出力装置。
【請求項１７】
前記出力制御部が、
ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するＰＭＯＳトランジスタを備えることを特徴とする請求項１６に記載の半導体素子の温度情報出力装置。
【請求項１８】
前記変動電圧調整部が、
直列に接続した複数の抵抗と、
前記変動調整コードに応答してオン／オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部と
を備えることを特徴とする請求項１６に記載の半導体素子の温度情報出力装置。
【請求項１９】
前記デジタル−アナログ変換調整部が、
第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第１バイアス電圧の電位レベルを決定し、前記第１出力電圧の電位レベルが、前記第１バイアス電圧の電位レベルに応じて変動する第１バイアス決定部と、
第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第２バイアス電圧の電位レベルを決定し、前記第２出力電圧の電位レベルが、前記第２バイアス電圧の電位レベルに応じて変動する第２バイアス決定部と、
前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第１バイアス電圧及び前記第２バイアス電圧に応じて変動可能な電位レベルを決定する第２電圧決定部と
を備えることを特徴とする請求項１４に記載の半導体素子の温度情報出力装置。
【請求項２０】
前記第１バイアス決定部が、
前記第１バイアス電圧の電位レベルに応答して、前記第１出力電圧の電位レベルを変動させる第１電流ミラー回路と、
前記第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第１バイアス電圧の電位レベルを変動させる第１比較器と
を備えることを特徴とする請求項１９に記載の半導体素子の温度情報出力装置。
【請求項２１】
前記第２バイアス決定部が、
前記第２バイアス電圧の電位レベルに応答して、前記第２出力電圧の電位レベルを変動させる第２電流ミラー回路と、
前記第２出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第２バイアス電圧の電位レベルを変動させる第２比較器と
を備えることを特徴とする請求項１９に記載の半導体素子の温度情報出力装置。
【請求項２２】
前記第２電圧決定部が、
前記第１バイアス電圧及び前記第２バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度制御コードに応答して、前記第２電圧の電位レベルを調整する第３電流ミラー回路と
を備えることを特徴とする請求項１９に記載の半導体素子の温度情報出力装置。
【請求項２３】
前記比較部が、
前記第１電圧の電位レベルと前記第２電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、
前記コード制御信号に応答して、設定されたデジタルコード値を減少又は増加させることにより、第１テストモード時に第１調整コードとして出力するか、または第２テストモード時に温度情報コードとして出力するコードカウンタ部と
を備えることを特徴とする請求項１３に記載の半導体素子の温度情報出力装置。
【請求項２４】
前記デコード選択部が、
選択信号に応答して、設定された温度コード又は前記温度情報コードのうちのいずれかのコードを選択して出力するマルチプレクス部と、
前記選択信号に応答して、第１テストモード時に前記第１調整コードを前記電位レベル調節部に出力するか、または第２テストモード時に前記温度情報コードを前記マルチプレクス部に出力するデマルチプレクス部と、
前記マルチプレクス部から出力されるコードをデコードして、前記温度制御コードとして出力するデコード部と
を備えることを特徴とする請求項１３に記載の半導体素子の温度情報出力装置。
【請求項２５】
前記選択信号が、
第１テストモード時にアクティブになり、第２テストモード時に非アクティブになることを特徴とする請求項２４に記載の半導体素子の温度情報出力装置。
【請求項２６】
温度が変わることを感知した値に応答して、第１電圧の電位レベルを変動させて出力する第１ステップと、
前記第１電圧の電位レベルと第２電圧の電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードとして出力する第２ステップと、
前記調整コードに応答して、前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する第３ステップと、
前記最大変動電圧及び前記最小変動電圧に応じて、前記第２電圧の電位レベルが前記第１電圧の電位レベルと等しくなるように前記第２電圧の電位レベルを変動させる第４ステップと
を含むことを特徴とする半導体素子の温度情報出力方法。
【請求項２７】
前記第１ステップと第２ステップとの間に、
設定された温度コードをデコードしたコードに応答して、第２電圧の初期電位レベルを決定して出力するステップをさらに含むことを特徴とする請求項２６に記載の半導体素子の温度情報出力方法。
【請求項２８】
前記第２ステップないし第４ステップが、前記第１電圧と前記第２電圧とが同じ電位レベルになるまで繰り返されることを特徴とする請求項２７に記載の半導体素子の温度情報出力方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置の温度情報出力装置（Ｏｎ  Ｄｉｅ  Ｔｈｅｒｍａｌ  Ｓｅｎｓｏｒ；ＯＤＴＳ）の自動補償構造に関し、特に工程の変化などにより発生した電圧の誤差を温度情報出力装置の自動補償を介して調整する回路及び方法に関する。
【背景技術】
【０００２】
ＤＲＡＭセルは、スイッチとして機能するトランジスタと、電荷（データ）を格納するキャパシタとからなっている。メモリセル内のキャパシタに電荷があるか否かに応じて、すなわちキャパシタの端子電圧の高低に応じて、データを「ハイ」または「ロー」に区分する。
【０００３】
データの保管は、キャパシタに電荷が蓄積された形態になっているので、原理的には電力の消費がない。しかしながら、ＭＯＳトランジスタのＰＮ結合などによる漏れ電流があるため、格納された初期の電荷量が消滅してデータの消失が発生することもある。これを防止するために、データの消失前にメモリセル内のデータを読み出し、その読み出した情報に合せて正常的な電荷量で再充電しなければならない。
【０００４】
データの記憶を維持するためには、この動作を周期的に繰り返さなければならない。このようなセル電荷の再充電過程はリフレッシュ動作と呼ばれ、リフレッシュ制御は、通常、ＤＲＡＭ制御機で行われる。このように、リフレッシュ動作が必要なため、ＤＲＡＭではリフレッシュ電力が消費される。より低電力が要求されるバッテリー動作システム（ｂａｔｔｅｒｙ  ｏｐｅｒａｔｅｄ  ｓｙｓｔｅｍ）において、電力消費を低減させることは極めて重要であり、かつクリティカルな問題である。
【０００５】
リフレッシュに必要な電力消費を低減させるための試みとして、リフレッシュ周期を温度に応じて変化させることがある。ＤＲＡＭでのデータ格納時間は、温度が低くなるほど長くなる。したがって、温度領域を複数の領域に分割し、リフレッシュクロックの周波数を低い温度領域で相対的に低くすれば、電力の消費は低減するであろう。したがって、ＤＲＡＭの内部に温度を正確に感知し、リフレッシュクロックの周波数を下げることのできる装置が必要である。
【０００６】
また、半導体メモリ素子は、その集積レベル及び動作速度が増加するほど、半導体メモリ素子自体から多くの熱を発生する。このように発生した熱は、半導体メモリ素子の内部温度を上昇させて正常な動作を妨害し、これは半導体メモリ素子の不良を引き起こすおそれがある。したがって、半導体メモリ素子の温度を正確に感知し、感知した温度の情報を出力できる装置が必要である。
【特許文献１】特開２００５−３１０７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の問題点を解決するためになされたものであって、その目的は、半導体メモリ素子チップの内部で温度補正過程を行う半導体メモリ素子の温度情報出力装置及び方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成すべく、本発明に係る半導体メモリ素子の温度情報出力装置によれば、温度の変化に応答して、第１電圧の電位レベルを変動させて出力する温度感知部と、前記第１電圧を第２電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を増加又は減少させて調整コードとして出力する比較部と、温度制御コード及び前記調整コードに応答して、前記第２電圧が最大に変動し得る電位レベルと最小に変動し得る電位レベルを決定し、それに応じて前記第２電圧の電位レベルを調整して出力する電位レベル調整部とを備える。
【０００９】
さらに、設定された温度コードをデコードして温度制御コードとして出力するデコード部をさらに備えることを特徴とする。
【００１０】
さらに、前記電位レベル調整部が、前記調整コードに応答し、設定された基準電圧に応じて前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、前記設定された温度コード又は前記温度制御コードに応答して、アナログ値である前記第２電圧の電位レベルを調整し、前記第２電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部とを備えることを特徴とする。
【００１１】
さらに、前記調整部が、前記調整コードを受信してデコードすることにより、変動調整コードを生成するデコード部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して分配電圧の電位レベルを調整する電位調整部と、前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部とを備えることを特徴とする。
【００１２】
さらに、前記電位調整部が、前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部とを備えることを特徴とする。
【００１３】
さらに、前記出力制御部が、ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するトランジスタを備えることを特徴とする。
【００１４】
さらに、前記変動電圧調整部が、直列に接続した複数の抵抗と、前記変動調整コードに応答してオン／オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部とを備えることを特徴とする。
【００１５】
さらに、前記デジタル−アナログ変換調整部が、第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第１バイアス電圧の電位レベルを決定し、前記第１出力電圧の電位レベルが、前記第１バイアス電圧の電位レベルに応じて変動する第１バイアス決定部と、第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第２バイアス電圧の電位レベルを決定し、前記第２出力電圧の電位レベルが、前記第２バイアス電圧の電位レベルに応じて変動する第２バイアス決定部と、前記温度コード又は前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第１バイアス電圧及び前記第２バイアス電圧に応じて、第２電圧の電位レベルを決定する第２電圧決定部とを備えることを特徴とする。
【００１６】
さらに、前記第１バイアス決定部が、前記第１バイアス電圧の電位レベルに応答して、前記第１出力電圧の電位レベルを変動させる第１電流ミラー回路と、前記第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第１バイアス電圧の電位レベルを変動させる第１比較器とを備えることを特徴とする。
【００１７】
さらに、前記第２バイアス決定部が、前記第２バイアス電圧の電位レベルに応答して、前記第２出力電圧の電位レベルを変動させる第２電流ミラー回路と、前記第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて前記第２バイアス電圧の電位レベルを変動させる第２比較器とを備えることを特徴とする。
【００１８】
さらに、前記第２電圧決定部が、前記第１バイアス電圧及び前記第２バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度コード又は前記温度制御コードに応答して、前記第２電圧の電位レベルを調整する第３電流ミラー回路を備えることを特徴とする。
【００１９】
さらに、前記比較部が、前記第１電圧の電位レベルと前記第２電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、前記コード制御信号に応答して設定されたデジタルコード値を減少又は増加させることにより、調整コードとして出力するコードカウンタ部とを備えることを特徴とする。
【００２０】
また、上記の目的を達成すべく、本発明に係る半導体メモリ素子の温度情報出力装置によれば、温度の変化に応答して、第１電圧の電位レベルを変動させて出力する温度感知部と、前記第１電圧を第２電圧の電位レベルと比較した値に応答し、設定されたデジタルコード値を変動させて、第１テストモード時に第１調整コードとして出力するか、または第２テストモード時に温度情報コードとして出力する比較部と、前記第１テストモード時に前記第１調整コードに応答するか、または前記第２テストモード時に設定された第２調整コードに応答して、前記第２電圧が最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて前記第２電圧の電位レベルを調整して出力する電位レベル調整部と、前記第１テストモード時に設定された温度コードをデコードするか、または前記第２テストモード時に前記温度情報コードを選択してデコードして、温度制御コードとして出力するデコード選択部とを備える。
【００２１】
さらに、前記電位レベル調節部が、第１テストモード時に前記第１調整コードに応答するか、または第２テストモード時に前記第２調整コードに応答して、設定された基準電圧に応じて前記第１電圧をトラッキングするために、前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する調整部と、前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第２電圧の電位レベルが、前記最小電位レベルと前記最大電位レベルとの間で調整されるデジタル−アナログ変換調整部とを備えることを特徴とする。
【００２２】
さらに、前記調整部が、第１テストモード時に前記第１調整コードをデコードするか、または第２テストモード時に前記第２調整コードをデコードして、変動調整コードを生成するデコード部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整し、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、分配電圧の電位レベルを調整する電位調整部と、前記基準電圧と分配電圧とを比較して、その結果に応じて前記電位調整部を制御する比較制御部とを備えることを特徴とする。
【００２３】
さらに、前記電位調整部が、前記比較制御部の出力信号に応答して、前記最大変動電圧及び最小変動電圧の生成を制御する出力制御部と、前記変動調整コードに応答して、前記最大変動電圧及び最小変動電圧の電位レベルを調整する変動電圧調整部と、前記最大変動電圧及び最小変動電圧の電位レベルに対応して、前記分配電圧の電位レベルを調整する分配電圧調整部とを備えることを特徴とする。
【００２４】
さらに、前記出力制御部が、ゲートで受信した前記比較制御部の出力信号に応答して、ドレイン・ソース経路に接続した電源電圧と、前記変動電圧調整部とが接続されることを制御するＰＭＯＳトランジスタを備えることを特徴とする。
【００２５】
さらに、前記変動電圧調整部が、直列に接続した複数の抵抗と、前記変動調整コードに応答してオン／オフ制御され、前記複数の抵抗と一対一で並列接続した複数のスイッチング部とを備えることを特徴とする。
【００２６】
さらに、前記デジタル−アナログ変換調整部が、第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて第１バイアス電圧の電位レベルを決定し、前記第１出力電圧の電位レベルが、前記第１バイアス電圧の電位レベルに応じて変動する第１バイアス決定部と、第２出力電圧の電位レベルと前記最大変動電圧の電位レベルとを比較し、その値に応じて第２バイアス電圧の電位レベルを決定し、前記第２出力電圧の電位レベルが、前記第２バイアス電圧の電位レベルに応じて変動する第２バイアス決定部と、前記温度制御コードに応答して、前記第２電圧の電位レベルを調整し、前記第１バイアス電圧及び前記第２バイアス電圧に応じて変動可能な電位レベルを決定する第２電圧決定部とを備えることを特徴とする。
【００２７】
さらに、前記第１バイアス決定部が、前記第１バイアス電圧の電位レベルに応答して、前記第１出力電圧の電位レベルを変動させる第１電流ミラー回路と、前記第１出力電圧の電位レベルと前記最小変動電圧の電位レベルとを比較し、その値に応じて前記第１バイアス電圧の電位レベルを変動させる第１比較器とを備えることを特徴とする。
【００２８】
さらに、前記第２バイアス決定部が、前記第２バイアス電圧の電位レベルに応答して、前記第２出力電圧の電位レベルを変動させる第２電流ミラー回路と、前記第２出力電圧の電位レベルと前記最大電位レベルとを比較し、その値に応じて前記第２バイアス電圧の電位レベルを変動させる第２比較器とを備えることを特徴とする。
【００２９】
さらに、前記第２電圧決定部が、前記第１バイアス電圧及び前記第２バイアス電圧に応じて決定された変動可能な電位レベル内で前記温度制御コードに応答して、前記第２電圧の電位レベルを調整する第３電流ミラー回路とを備えることを特徴とする。
【００３０】
さらに、前記比較部が、前記第１電圧の電位レベルと前記第２電圧の電位レベルとを比較した値に応答して、コード制御信号を出力する電圧比較部と、前記コード制御信号に応答して、設定されたデジタルコード値を減少又は増加させることにより、第１テストモード時に第１調整コードとして出力するか、または第２テストモード時に温度情報コードとして出力するコードカウンタ部とを備えることを特徴とする。
【００３１】
さらに、前記デコード選択部が、選択信号に応答して、設定された温度コード又は前記温度情報コードのうちのいずれかのコードを選択して出力するマルチプレクス部と、前記選択信号に応答して、第１テストモード時に前記第１調整コードを前記電位レベル調節部に出力するか、または第２テストモード時に前記温度情報コードを前記マルチプレクス部に出力するデマルチプレクス部と、前記マルチプレクス部から出力されるコードをデコードして、前記温度制御コードとして出力するデコード部とを備えることを特徴とする。
【００３２】
さらに、前記選択信号が、第１テストモード時にアクティブになり、第２テストモード時に非アクティブになることを特徴とする。
【００３３】
また、上記の目的を達成すべく、本発明に係る半導体メモリ素子の温度情報出力方法によれば、温度が変わることを感知した値に応答して、第１電圧の電位レベルを変動させて出力する第１ステップと、前記第１電圧の電位レベルと第２電圧の電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードとして出力する第２ステップと、前記調整コードに応答して、前記第２電圧が最大に変動し得る電位レベルを有する最大変動電圧、及び最小に変動し得る電位レベルを有する最小変動電圧を生成する第３ステップと、前記最大変動電圧及び前記最小変動電圧に応じて、前記第２電圧の電位レベルが前記第１電圧の電位レベルと等しくなるように前記第２電圧の電位レベルを変動させる第４ステップとを含む。
【００３４】
さらに、前記第１ステップと第２ステップとの間に、設定された温度コードをデコードしたコードに応答して、第２電圧の初期電位レベルを決定して出力するステップをさらに含むことを特徴とする。
【００３５】
さらに、前記第２ステップないし第４ステップが、前記第１電圧と前記第２電圧とが同じ電位レベルになるまで繰り返されることを特徴とする。
【００３６】
ここで前記半導体素子とは、半導体メモリ素子やメモリ装置であっても良い。
【００３７】
本発明では半導体メモリ素子の生産過程で各ダイ（ｄｉｅ）ごとに、温度に対するバイポーラ接合トランジスタ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ；ＢＪＴ）のベース・エミッタ間電圧（ＶＢＥ）の電圧の範囲が異なることを挽回し、半導体温度情報出力回路において温度補償の正確度を高めるためにチップ内部の電位レベルを外部から調整コードを入力して制御しなければならない場合に、チップ内部から発生するデジタルコードを調整コードとして代用することによって、チップ内部の電位レベルを外部で測定し、調整コードを入力する過程を省略できる。このためには、従来の半導体温度情報出力回路の内部から発生するデジタルコードを調整コードとして用いる構造が必要となる。
【発明の効果】
【００３８】
温度情報出力装置を備える半導体メモリ素子を生産するとき、各ダイごとに温度に対してバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）範囲が異なるようになる。そのため、本発明は、温度情報出力装置において、温度補償の正確度を高めるために予め設定された温度コードを温度情報出力装置に適用することによって、調整コードをチップ内部で作って使用する。このような場合、調整コードを外部から入力するとき、外部装備の使用により発生する電圧の誤差を低減させることができる。同様に、外部装備を利用して内部の電圧を測定しながら生じる電圧の誤差を低減させることができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
【００４０】
図１は、本発明の第１実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【００４１】
本発明の第１実施形態に係る半導体メモリ素子の温度情報出力装置（ＯＤＴＳ）１００は、温度感知部１０、デジタル−アナログ変換部ＤＡＣ２０、電圧比較部３０、コードカウンタ部４０、調整部５０、及びデコード部６０で構成されている。
【００４２】
具体的に、温度感知部１０は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路の中で、バイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の変化が約−１．８ｍＶ／℃であることを利用することによって、半導体メモリ素子の温度を感知する。そして、微細に変動するバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）を増幅することによって、温度に一対一で対応する第１電圧ＶＰＴＡＴを出力する。すなわち、半導体メモリ素子の温度が高いほど、低いバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）を出力する。
【００４３】
また、デジタル−アナログ変換部２０は、調整部５０から出力される最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷを受信してデジタル−アナログ変換するデジタル−アナログ変換器であって、デコード部６０から出力されるデジタル値である温度制御コードＴＥＭＰ＿ＣＯＤＥに応答して、アナログ値である第２電圧ＶＰＤＡＣに変換して出力する。
【００４４】
そして、電圧比較部３０は、第１電圧ＶＰＴＡＴと第２電圧ＶＰＤＡＣとを比較して、制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを出力する。このとき、第１電圧ＶＰＴＡＴの電位レベルが第２電圧ＶＰＤＡＣの電位レベルより小さな場合、コードカウンタ部４０の予め設定されたデジタルコードを減少させる制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを出力し、第１電圧ＶＰＴＡＴの電位レベルが第２電圧ＶＰＤＡＣの電位レベルより大きい場合、コードカウンタ部４０の予め設定されたデジタルコードを増加させる制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを出力する。
【００４５】
また、コードカウンタ部４０は、電圧比較部３０から制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを受信して、内部に予め設定されたデジタル値を増加又は減少させることにより、温度情報を有している温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを出力する。
【００４６】
そして、調整部５０は、半導体メモリ素子の温度や電源電圧の変化に影響されないバンドギャップ回路から出力される基準電圧ＶＲＥＦを受信して、半導体メモリ素子の温度や電源電圧の変化に影響されない最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷを出力する。このとき、半導体メモリ素子は、生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の電圧範囲が異なるため、温度補償の正確度を高めるために、調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴが外部から入力されて、最大変動電圧ＤＡＣ＿ＨＩの電位レベル及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを制御する。ここで、最大変動電圧ＤＡＣ＿ＨＩの電位レベルと最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルは、一定の電圧差をもって共に変化する。
【００４７】
また、デコード部６０は、コードカウンタ部４０から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを、フィードバックを介して再びデジタル−アナログ変換部２０に伝達する。このとき、伝送の時間差によって発生し得るエラーを除去するため、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして、温度制御コードＴＥＭＰ＿ＣＯＤＥとして出力する。ここで、伝送の時間差によって発生し得るエラーとは、デジタル−アナログ変換部２０が伝送の時間差より敏感に反応して第２電圧ＶＰＤＡＣを出力する場合、誤った情報が電圧比較部３０に入力されるエラーなどを意味する。
【００４８】
図２Ａは、温度感知部１０における工程別温度に応じるバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）を示す図であり、図２Ｂは、温度に応じるバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）変化を示す図である。
【００４９】
図２Ａ及び図２Ｂに示すように、上述した温度感知部１０のバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）が半導体メモリ素子の温度に応じて線形的に変わることが分かる。
【００５０】
ところが、上記のような半導体メモリ素子の温度情報出力装置１００は、半導体メモリ素子の生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の電圧範囲が異なることを挽回し、温度補償の正確度を高めるために、デジタル−アナログ変換部２０から出力される第２電圧ＶＰＤＡＣの電位レベルを制御する調整部５０の最大変動電圧ＤＡＣ＿ＨＩの電位レベル及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを、外部から調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴを入力して制御するが、次のような問題を有する。
【００５１】
温度補償の正確度を高めるためには、温度感知部１０から出力される第１電圧ＶＰＴＡＴの電位レベルと、デジタル−アナログ変換部２０から出力される第２電圧ＶＰＤＡＣの電位レベルとが、どの程度なのかが分からなければならないが、通常、外部において電圧を測定する装備を利用して測定する。ところが、このように外部で測定すると、測定する装備のオフセットによってエラーが発生するおそれがある。
【００５２】
また、測定装備を利用して測定した内部の電位レベルに応じて、外部から調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴを入力して内部の電圧を調整し、それにより内部で正確な電位レベルが出力されたかを確認する作業が必要であり、このときにも外部で内部電圧の電位レベルを測定しなければならないため、測定する装備のオフセットによりエラーが発生するおそれがある。
【００５３】
例えば、半導体メモリ素子と測定装備との間に発生するオフセットにより、温度感知部１０から出力される第１電圧ＶＰＴＡＴの電位レベルと、デジタル−アナログ変換部２０から出力される第２電圧ＶＰＤＡＣの電位レベルとのオフセット電圧差が２０ｍＶになれば、実際に出力される温度情報信号では、約１０℃の温度エラー値を有するようになる。
【００５４】
図３は、本発明の第２実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【００５５】
本発明の第２実施形態に係る半導体メモリ素子の温度情報出力装置１０００は、温度の変化に応答して第１電圧ＶＰＴＡＴの電位レベルを変動させて出力する温度感知部１２００と、第１電圧ＶＰＴＡＴの電位レベルと第２電圧ＶＰＤＡＣの電位レベルとを比較した値に応答して、設定されたデジタルコード値を増加又は減少させて調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮとして出力する比較部１４００、及び調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮに応答し、基準電圧ＶＲＥＦに応じて第２電圧ＶＰＤＡＣが最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて第２電圧ＶＰＤＡＣの電位レベルを調整して出力する電位レベル調整部１６００を備える。
【００５６】
また、設定された温度コードＴＣＡＬ＿ＣＯＤＥをデコードして、温度制御コードＴＥＭＰ＿ＣＯＤＥとして出力する第１デコード部１７００をさらに備える。
【００５７】
具体的に、比較部１４００は、第１電圧ＶＰＴＡＴと第２電圧ＶＰＤＡＣとを比較して、制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを出力する電圧比較部１４２０、及び電圧比較部１４２０から制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮを受信して、内部に予め設定されたデジタル値を増加又は減少させて調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮとして出力するコードカウンタ部１４４０を備える。このとき、第１電圧ＶＰＴＡＴの電位レベルが、第２電圧ＶＰＤＡＣの電位レベルより小さな場合、コードカウンタ部１４４０の予め設定されたデジタルコードを減少させる制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮが出力され、第１電圧ＶＰＴＡＴの電位レベルが第２電圧ＶＰＤＡＣの電位レベルより大きい場合、コードカウンタ部１４４０の予め設定されたデジタルコードを増加させる制御信号ＩＮＣ＿ＤＥＣ＿ＣＯＮが出力される。
【００５８】
電位レベル調整部１６００は、前記コードカウンタ部１４４０から出力される調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮに応答し、基準電圧ＶＲＥＦに応じて第２電圧ＶＰＤＡＣが最大に変動し得る電位レベルを有する最大変動電圧ＤＡＣ＿ＨＩ、及び最小に変動し得る電位レベルを有する最小変動電圧ＤＡＣ＿ＬＯＷを決定して出力する調整部１６２０、及び設定された温度コードＴＣＡＬ＿ＣＯＤＥ又は温度制御コードＴＥＭＰ＿ＣＯＤＥに応答し、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷに応じて第２電圧ＶＰＤＡＣの電位レベルを決定するデジタル−アナログ変換部ＤＡＣ１６４０を備える。
【００５９】
ここで、デジタル−アナログ変換部ＤＡＣ１６４０は、設定された温度コードＴＣＡＬ＿ＣＯＤＥ又は温度制御コードＴＥＭＰ＿ＣＯＤＥを受信して、第２電圧ＶＰＤＡＣの電位レベルを決定できるが、これはデジタル−アナログ変換部１６４０に入力されるコードは、第１デコード部１７００を経由せず、入力されても構わないという意味である。
【００６０】
図４は、図３に示す半導体メモリ素子の温度情報出力装置におけるデジタル−アナログ変換部１６４０の実施形態を示す詳細回路図である。
【００６１】
本発明の実施形態に係るデジタル−アナログ変換部１６４０は、第１出力電圧ＯＵＴ＿１の電位レベルと最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルとを比較し、その値に応じて第１バイアス電圧ＢＩＡＳ１の電位レベルを決定する第１バイアス決定部１６４２と、第２出力電圧ＯＵＴ＿２の電位レベルと最大変動電圧ＤＡＣ＿ＨＩの電位レベルとを比較し、その値に応じて第２バイアス電圧ＢＩＡＳ２の電位レベルを決定する第２バイアス決定部１６４４、及び温度コードＴＣＡＬ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>又は温度制御コードＴＥＭＰ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>に応答してイネーブルされ、第１バイアス電圧ＢＩＡＳ１及び第２バイアス電圧ＢＩＡＳ２に応じて第２電圧ＶＰＤＡＣの電位レベルを調整する第２電圧決定部１６４６を備える。
【００６２】
ここで、第１出力電圧ＯＵＴ＿１の電位レベルは、第１バイアス電圧ＢＩＡＳ１の電位レベルに応じて変動し、第２出力電圧ＯＵＴ＿２の電位レベルは、第２バイアス電圧ＢＩＡＳ２の電位レベルに応じて変動する。
【００６３】
さらに詳細に、第１バイアス決定部１６４２は、第１バイアス電圧ＢＩＡＳ１に応答して、第１出力電圧ＯＵＴ＿１の電位レベルを変動させる第１電流ミラー回路１６４２Ｂ、及び第１出力電圧ＯＵＴ＿１の電位レベルと最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルとを比較し、その値に応じて第１バイアス電圧ＢＩＡＳ１の電位レベルを変動させる第１比較器１６４２Ａを備える。
【００６４】
また、第２バイアス決定部１６４４は、第２バイアス電圧ＢＩＡＳ２の電位レベルに応答して、第２出力電圧ＯＵＴ＿２の電位レベルを変動させる第２電流ミラー回路１６４４Ｂ、及び第２出力電圧ＯＵＴ＿２の電位レベルと最大変動電圧ＤＡＣ＿ＨＩの電位レベルとを比較して、その値に応じて第２バイアス電圧ＢＩＡＳ２の電位レベルを変動させる第２比較器１６４４Ａを備える。
【００６５】
また、第２電圧決定部１６４６は、第１バイアス電圧ＢＩＡＳ１及び第２バイアス電圧ＢＩＡＳ２に応じて決定された変動可能な電位レベル内で、温度コードＴＣＡＬ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>又は温度制御コードＴＥＭＰ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>に応答して、第２電圧ＶＰＤＡＣの電位レベルを調整する第３電流ミラー回路を備える。
【００６６】
すなわち、温度コードＴＣＡＬ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>又は温度制御コードＴＥＭＰ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>の値が全て「１」であれば、最大変動電圧ＤＡＣ＿ＨＩと等しい電位レベルを有する第２電圧ＶＰＤＡＣが出力される。同様に、温度コードＴＣＡＬ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>又は温度制御コードＴＥＭＰ＿ＣＯＤＥ：ＳＷ<０>、…、ＳＷ<Ｎ>の値が全て「０」であれば、最小変動電圧ＤＡＣ＿ＬＯＷと等しい電位レベルを有する第２電圧ＶＰＤＡＣが出力される。したがって、第２電圧ＶＰＤＡＣの電位レベルは、温度コードＴＣＡＬ＿ＣＯＤＥ又は温度制御コードＴＥＭＰ＿ＣＯＤＥに応じて、最大変動電圧ＤＡＣ＿ＨＩと最小変動電圧ＤＡＣ＿ＬＯＷとの間の値に変わる。
【００６７】
図５は、図３に示す半導体メモリ素子の温度情報出力装置における調整部１６２０を示す詳細回路図である。
【００６８】
調整部１６２０は、調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮを受信してデコードすることにより変動調整コードＤ０〜ＤＮ−１を生成する第２デコード部１６２２と、変動調整コードＤ０〜ＤＮ−１に応答して最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを調整し、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルに対応して、分配電圧ＤＩＶＩ＿ＶＯＬの電位レベルを調整する電位調整部１６２６、及び基準電圧ＶＲＥＦと分配電圧ＤＩＶＩ＿ＶＯＬとを比較して、その結果に応じて電位調整部１６２６を制御する比較制御部１６２４を備える。
【００６９】
ここで、電位調整部１６２６は、比較制御部１６２４の出力信号に応答して、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷの生成を制御する出力制御部１６２６Ａと、変動調整コードＤ０〜ＤＮ−１に応答して、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを調整する変動電圧調整部１６２６Ｂ、及び最大変動電圧ＤＡＣ＿ＨＩの電位レベル及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルに対応して、分配電圧ＤＩＶＩ＿ＶＯＬの電位レベルを調整する分配電圧調整部１６２６Ｃを備える。
【００７０】
出力制御部１６２６Ａは、ゲートで受信した比較制御部１６２４の出力信号に応答して、ソース・ドレイン経路に接続した電源電圧（ＶＤＤ）と変動電圧調整部１６２６Ｂとが接続されることを制御するＰＭＯＳトランジスタＰ１を備える。
【００７１】
変動電圧調整部１６２６Ｂは、直列に接続した複数の抵抗Ｒ＿２１，Ｒ＿２２，...，Ｒ＿２Ｎ、および変動調整コードＤ０〜ＤＮ−１に応答してオン／オフ制御され、複数の抵抗Ｒ＿２１，Ｒ＿２２，...，Ｒ＿２Ｎと一対一で並列接続したトランスファーゲートで構成された複数のスイッチング部ＳＷ＿２１，ＳＷ＿２２，...，ＳＷ＿２Ｎを備える。
【００７２】
分配電圧調整部１６２６Ｃは、複数の抵抗Ｒ＿２１，Ｒ＿２２，...，Ｒ＿２Ｎにより可変抵抗の効果を示す変動電圧調整部１６２６Ｂに対応して設定された固定抵抗を備えることによって、分配電圧ＤＩＶＩ＿ＶＯＬの電位レベルを調整する。
【００７３】
上記のように、本発明に係る調整部１６２０は、調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮの値に応じて、複数の抵抗Ｒ＿２１，Ｒ＿２２，...，Ｒ＿２Ｎが負荷として機能することを制御することによって、最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを決定し、最小変動電圧ＤＡＣ＿ＬＯＷと一定の差を有する最大変動電圧ＤＡＣ＿ＨＩの電位レベルを決定する。
【００７４】
そして、最小変動電圧ＤＡＣ＿ＬＯＷ及び最大変動電圧ＤＡＣ＿ＨＩの電位レベルを決定するために必要な基準電圧ＶＲＥＦは、バンドギャップ回路から出力される電圧であって、ＰＶＴ（プロセス、電圧、温度）の変動による影響をほとんど受けない。しかしながら、上述した温度情報出力装置は、バイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の変化が約−１．８ｍＶ／℃であることを利用して温度を感知するため、すなわち極めて敏感なため、半導体工程の変化により発生する僅かな差（例：１０ｍＶ程度）でも、温度を感知した値と実際の出力値との間には多くの差が発生する。そのため、本発明では詳細に説明していないが、本発明において用いられた基準電圧ＶＲＥＦは、外部装置を介してバンドギャップ回路の工程の変化により発生する差を予め調整した電圧である。
【００７５】
しかしながら、外部装備を利用してバンドギャップ回路の工程の変化により発生する電圧差を調整したとしても、バンドギャップ回路を除外した残りの部分の工程の変化により発生する電圧差は残っている。したがって、本発明の自動補償構造は、出力される温度情報の正確性を高めるため、後者（バンドギャップ回路を除外した残りの部分の工程の変化により発生する電圧差）の電圧差を温度情報回路の自動補償を介して調整する。
【００７６】
以上で説明したように、本実施形態を適用すれば、半導体メモリ素子の生産過程において、各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の電圧範囲が異なることについて、予め設定された温度コードＴＣＡＬ＿ＣＯＤＥを温度情報出力装置に適用することによって、温度補償の正確度を高めるための調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮをチップ内部で作って使用するため、従来の技術のように、外部装備を利用して内部の電圧を測定しなくても正確な温度補償を可能にすることができる。すなわち、従来の技術の問題となっていた外部で測定する装備のオフセットによるエラーの発生を防止することができる。
【００７７】
図３〜図５を参照して、上述した本発明の第２実施形態に係る半導体メモリ素子の温度情報出力方法を説明すれば、次の通りである。
【００７８】
温度が変わることを感知した値に応答して、第１電圧ＶＰＴＡＴの電位レベルを変動させて出力する第１ステップと、設定された温度コードＴＣＡＬ＿ＣＯＤＥをデコードしたコードＴＥＭＰ＿ＣＯＤＥに応答して、第２電圧ＶＰＤＡＣの初期電位レベルを決定して出力する第２ステップと、第１電圧ＶＰＴＡＴと第２電圧ＶＰＤＡＣの電位レベルとを比較し、その値に応答して設定されたデジタルコード値を増加又は減少させて調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮとして出力する第３ステップと、調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮに応答して、第２電圧ＶＰＤＡＣが最大に変動し得る電位レベルを有する最大変動電圧ＤＡＣ＿ＨＩ及び最小に変動し得る最小変動電圧ＤＡＣ＿ＬＯＷを出力する第４ステップと、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷに応じて、第２電圧ＶＰＤＡＣの電位レベルが第１電圧ＶＰＴＡＴと等しくなるように第２電圧ＶＰＤＡＣの電位レベルを変動させる第５ステップとを含む。
【００７９】
また、上述した第３ステップ〜第５ステップは、第１電圧ＶＰＴＡＴと第２電圧ＶＰＤＡＣとが等しい電位レベルになるまで繰り返される。
【００８０】
また、上述した第２ステップは省略可能である。すなわち、設定された温度コードＴＣＡＬ＿ＣＯＤＥに応答して、第２電圧ＶＰＤＡＣの初期電位レベルを決定することもできる。
【００８１】
図６は、本発明の第２実施形態によって構成した回路のシミュレーション波形を示す図である。
【００８２】
同図に示すように、温度感知部から出力された第１電圧ＶＰＴＡＴに応じて、温度情報出力装置内部から出力される第２電圧ＶＰＤＡＣが、温度感知部から出力された第１電圧ＶＰＴＡＴと等しい電圧になるまで増加することを示す。
【００８３】
そして、温度情報出力装置内部から出力される第２電圧ＶＰＤＡＣの電位レベルが、温度感知部から出力された第１電圧ＶＰＴＡＴの電位レベルと等しくなれば、内部から生成されて出力されたデジタルコードＴＲＩＭ＿ＣＯＤＥ<０>，ＴＲＩＭ＿ＣＯＤＥ<１>，ＴＲＩＭ＿ＣＯＤＥ<２>，ＴＲＩＭ＿ＣＯＤＥ<３>，ＴＲＩＭ＿ＣＯＤＥ<４>を有効な調整コード（ＴＲＩＭ＿ＣＯＤＥ  ｉｓ  ｖａｌｉｄ）として認定し、調整作業を経て温度情報を有する信号として出力する。
【００８４】
図７は、本発明の第３実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【００８５】
本発明の第３実施形態に係る半導体メモリ素子の温度情報出力装置２０００は、温度の変化に応答して第１電圧ＶＰＴＡＴの電位レベルを変動させて出力する温度感知部２２００と、第１電圧ＶＰＴＡＴの電位レベルと第２電圧ＶＰＤＡＣの電位レベルとを比較した値に応答して、設定されたデジタルコード値を増加又は減少させて第１テストモード時に第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮとして出力するか、または第２テストモード時に温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥとして出力する比較部２４００、第１テストモード時に第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮに応答するか、または第２テストモード時に設定された第２調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴに応答して、第２電圧ＶＰＤＡＣが最大に変動し得る電位レベル及び最小に変動し得る電位レベルを決定し、それに応じて第２電圧ＶＰＤＡＣの電位レベルを調節して出力する電位レベル調節部２６００、及び第１テストモード時に設定された温度コードＴＣＡＬ＿ＣＯＤＥをデコードしたり、または第２テストモード時に温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして、温度制御コードＴＥＭＰ＿ＣＯＤＥとして出力するデコード選択部２７００を備える。
【００８６】
本発明の第３実施形態に係る半導体メモリ素子の温度情報出力装置２０００は、第１テストモード時に本発明の第２実施形態に係る半導体メモリ素子の温度情報出力装置１０００と同様な動作を行い、第２テストモード時に第１実施形態に係る半導体メモリ素子の温度情報出力装置１００と同様な動作を行う。
【００８７】
本発明の第３実施形態に係る半導体メモリ素子の温度情報出力装置２０００に対しては、第１及び第２実施形態に係る温度情報出力装置と異なる構成を有する部分のみを具体的に説明する。
【００８８】
まず、本発明の第３実施形態に係る電位レベル調節部２６００の調整部２６２０は、第１テストモード時に第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮを受信して、最大変動電圧ＤＡＣ＿ＨＩ及び最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを決定したり、または第２テストモード時に第２調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴを受信して、最大変動電圧ＤＡＣ＿ＨＩと最小変動電圧ＤＡＣ＿ＬＯＷの電位レベルを決定する。すなわち、温度補償の正確度を高めるための調整コードＴＲＩＭ＿ＣＯＤＥを、第１テストモードでは回路内部から出力されるコードを利用したり、または第２テストモードでは外部から入力されるコードを利用する方式である。
【００８９】
そして、本発明の第３実施形態に係るデコード選択部２７００は、選択信号ＳＥＬに応答して、設定された温度コードＴＣＡＬ＿ＣＯＤＥ又は温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥのうちのいずれかのコードを選択して出力するマルチプレクス部２７２０、選択信号ＳＥＬに応答して、第１テストモード時に第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮを出力するか、第２テストモード時に温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを出力するデマルチプレクス部２７４０、及びマルチプレクス部２７２０から出力されるコードをデコードして、温度制御コードＴＥＭＰ＿ＣＯＤＥとして出力するデコード部２７６０を備える。
【００９０】
ここで、デマルチプレクス部２７４０は、比較部２４００の出力コードを受信して、第１テストモード時に第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮを電位レベル調節部２６００に出力するか、または第２テストモード時に温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをマルチプレクス部２７２０に出力する。
【００９１】
また、選択信号ＳＥＬは、第１テストモード時にアクティブになるか、または第２テストモード時に非アクティブになる。
【００９２】
すなわち、上述した第２実施形態では、設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための調整コードＴＲＩＭ＿ＣＯＤＥをチップ内部で作る方法のみを使用したが、第３実施形態では、第１テストモードと第２テストモードとに分け、第１テストモードは、設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮをチップ内部で作って使用する本発明の第２実施形態で使用した方法と同じであり、第２テストモードは、外部で第２調整コードＴＲＩＭ＿ＣＯＤＥ＿ＥＸＴを使用する従来の技術で使用した方法と同様に構成して、選択信号ＳＥＬを制御することによって、第１テストモードと第２テストモードをユーザが選択して使用できるようにした。
【００９３】
以上説明したように、本実施形態を適用すれば、半導体メモリ素子の生産過程において各ダイごとに温度に対するバイポーラ接合トランジスタのベース・エミッタ間電圧（ＶＢＥ）の電圧範囲が異なることに対して、予め設定された温度コードを温度情報出力装置に適用することによって、温度補償の正確度を高めるための第１調整コードＴＲＩＭ＿ＣＯＤＥ＿ＩＮをチップ内部で作って使用するため、従来の技術と同様に、外部装備を利用して内部の電圧を測定しなくても正確な温度補償を可能にすることができるだけでなく、従来の技術と本発明をユーザが選択して使用することもできる。すなわち、従来の技術で問題となっていた外部で測定する装備のオフセットによってエラーが発生することを防止できる。
【００９４】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【００９５】
例えば、上述した実施形態で例示した論理ゲート及びトランジスタは、入力される信号の極性に応じてその位置及び種類が異なるように具現されるべきである。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【図２】図１の温度感知部における工程別温度に対する出力電圧の変化、及び温度の変化に対する出力電圧を示す図である。
【図３】本発明の第２実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【図４】図３に示す半導体メモリ素子の温度情報出力装置におけるデジタル−アナログ変換部を示す詳細回路図である。
【図５】図３に示す半導体メモリ素子の温度情報出力装置における調整部を示す詳細回路図である。
【図６】本発明の第２実施形態に係る回路のシミュレーション波形を示す図である。
【図７】本発明の第３実施形態に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【符号の説明】
【００９７】
１０００      温度情報出力装置
１２００      温度感知部
１４００      比較部
１４２０      電圧比較部
１４４０      コードカウンタ部
１６００      電位レベル調整部
１６２０      調整部
１６４０      デジタル−アナログ変換部
１７００      第１デコード部
【図１】
2007093607.tif 000003
【図２】
2007093607.tif 000004
【図３】
2007093607.tif 000005
【図４】
2007093607.tif 000006
【図５】
2007093607.tif 000007
【図６】
2007093607.tif 000008
【図７】
2007093607.tif 000009
【手続補正書】
【提出日】平成18年11月8日(2006.11.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2007093607.tif 000010