(57)【要約】【課題】  回路規模が小さく製造プロセスが安価であると共に、定常動作時において負電圧の発生効率を高め、起動時において安定した動作を行うチャージポンプ回路を提供する。【解決手段】  バイポーラトランジスタのみでチャージポンプ回路を構成し、電荷移動用のトランジスタのベースに定電流源及び定電流源スイッチの直列回路を接続すると共に、ベースと接地電位間にダイオードを設け、高い負電圧発生効率と起動時の安定した動作を可能にする。【選択図】図３
2007336615.tif 000002
【特許請求の範囲】
【請求項１】
正電源電位が供給される正電源端子と、接地電位が供給される接地端子と、負電源電位が出力される負電源端子と、前記正電源端子と前記接地端子間に前記正電源端子側から接地端子側に向けて直列に接続する第１及び第３のトランジスタと、前記負電源端子と前記接地端子間に前記負電源端子側から前記接地端子側に向けて直列に接続する第４及び第２のトランジスタと、前記第１及び第３のトランジスタの接続点と前記第２及び第４のトランジスタの接続点との間に接続する第１のコンデンサと、前記負電源端子と前記接地端子間に接続する第２のコンデンサと、前記第１及び第２のトランジスタのオン、オフ動作と前記第３及び第４のトランジスタのオン、オフ動作を交互に逆相で駆動する制御回路と、を備えたことを特徴とするチャージポンプ回路。
【請求項２】
請求項１記載のチャージポンプ回路において、
前記制御回路は、前記第４のトランジスタのベースに定電流源を接続し、該定電流源から電流を供給することで前記第４のトランジスタをオン動作させる回路であることを特徴とするチャージポンプ回路。
【請求項３】
請求項２記載のチャージポンプ回路において、
前記第４のトランジスタのベースと前記定電流源との接続点にアノードを、前記接地端子にカソードを接続するダイオードを備えたことを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負電圧を発生させるチャージポンプ回路に関し、特に定電流源駆動により起動時の動作が安定で、コストの安いバイポーラトランジスタのみで回路構築したチャージポンプ回路に関する。
【背景技術】
【０００２】
ＢｉＣＭＯＳで構成された、負電圧を発生させる従来のチャージポンプ回路の１例を図５に示す。回路構成はチャージポンプの充放電作用を行うＰＭＯＳＦＥＴ１０及びＮＭＯＳＦＥＴ２０、３０、４０と、制御回路５０からなっている。この例では点線内はＩＣ化されており、チャージ蓄積用のコンデンサＣ１と吸収用のコンデンサＣ２はＩＣピン１〜３を介して外付けされる。電源は外部から正電源電位Ｖｃｃ（端子は表示していない）が供給され、チャージポンプ回路で生成した負電圧を負電源電位Ｖｅｅとして制御回路５０及び信号処理回路６０に供給している。
【０００３】
図４に各ＦＥＴ（ＦＥＴ１０、２０、３０、４０）の入力波形を内部入力端子の波形図で示す（図４は従来例と本発明の実施例の波形図を共用している）。ＦＥＴ１０とＦＥＴ３０を同時オンし（入力波形は逆相であるが導通、非導通の関係ではいずれも同相のオンである）、コンデンサＣ１に電荷をチャージした後、次にＦＥＴ２０と４０を同時オンし、コンデンサＣ１の電荷をコンデンサＣ２に移動・吸収させる。この動作を繰り返してＩＣピン３に負電圧を発生させ、負電圧を負電源電位Ｖｅｅとして信号処理回路６０に供給して信号処理回路６０を駆動する。それと同時に、負電圧を負電源電位Ｖｅｅとして制御回路５０に供給し、各ＦＥＴを駆動する波形のＬＯＷ電圧をＩＣピン３の負電圧相当にレベルシフトして駆動する。このようにＭＯＳＦＥＴで構成されたチャージポンプ回路では制御回路５０内にレベルシフト回路などが必要である。また、信号処理回路６０がバイポーラ回路であればＢｉＣＭＯＳプロセスが必須である。
【０００４】
このようなＭＯＳＦＥＴで構成されたチャージポンプ回路は一般に広く使用されているものであり、例えば特許文献１の図５や特許文献２の図３１にも同様の回路が記載されている。
【特許文献１】特開２００３−２３５２４５号公報
【特許文献２】特開２００５−１２９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したように、負電圧を発生させるチャージポンプ回路として、ＭＯＳＦＥＴとバイポーラトランジスタを混在させた場合には、制御回路内にレベルシフト回路などが必要となるために回路規模が大きくなり、またＢｉＣＭＯＳプロセスを使用する必要があるため製造プロセスも複雑で半導体集積回路として高価になるという問題があった。また、コンデンサＣ１にチャージされた電荷がコンデンサＣ２に移動するとき、瞬間的に過大な電流が流れるのを防ぎ、負電圧の発生効率を高めることが必要である。さらに、起動時においては各コンデンサに電荷が十分に充電されていないためラッチアップの危険性など動作が不安定になる恐れがある。
【０００６】
本発明は上記のような問題を解決するために、回路規模が小さく製造プロセスが安価であると共に、定常動作時において負電圧の発生効率を高め、起動時において安定した動作を行うチャージポンプ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本願請求項１記載の発明は、正電源電位が供給される正電源端子と、接地電位が供給される接地端子と、負電源電位が出力される負電源端子と、前記正電源端子と前記接地端子間に前記正電源端子側から接地端子側に向けて直列に接続する第１及び第３のトランジスタと、前記負電源端子と前記接地端子間に前記負電源端子側から前記接地端子側に向けて直列に接続する第４及び第２のトランジスタと、前記第１及び第３のトランジスタの接続点と前記第２及び第４のトランジスタの接続点との間に接続する第１のコンデンサと、前記負電源端子と前記接地端子間に接続する第２のコンデンサと、前記第１及び第２のトランジスタのオン、オフ動作と前記第３及び第４のトランジスタのオン、オフ動作を交互に逆相で駆動する制御回路と、を備えたことを特徴とする。
【０００８】
本願請求項２記載の発明は、請求項１記載のチャージポンプ回路において、前記制御回路は、前記第４のトランジスタのベースに定電流源を接続し、該定電流源から電流を供給することで前記第４のトランジスタをオン動作させる回路であることを特徴とする。
【０００９】
本願請求項３記載の発明は、請求項２記載のチャージポンプ回路において、前記第４のトランジスタのベースと前記定電流源との接続点にアノードを、前記接地端子にカソードを接続するダイオードを備えたことを特徴とする。
【発明の効果】
【００１０】
本願請求項１に係る発明のチャージポンプ回路によれば、半導体素子をバイポーラトランジスタのみで構成することができる。したがって回路規模が小さく、製造プロセスを簡略化した安価なチャージポンプ回路を実現することができる。
【００１１】
本願請求項２に係る発明のチャージポンプ回路によれば、上記効果に加えて、飽和電圧に影響を与える定電流源を適正化することによって負電圧の発生効率を制御することができるという効果を有する。また、定電流源を設けることによる副次的な効果として急峻な電流変化が抑えられるために負電源ラインにのるパルス性雑音が減少し、増幅器などの信号処理回路に与える影響も少なくなるという効果を有する。
【００１２】
本願請求項３に係る発明のチャージポンプ回路によれば、上記効果にさらに加えて、定電流源の飽和などの回路誤動作をダイオード１素子のみの追加で防ぐことができる。したがって、回路規模を大きくすることなく起動時におけるラッチアップの危険性を回避することができるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態について図面を参照して説明する。図１は第１の発明（請求項１）の実施例、図２は第２の発明（請求項２）の実施例、図３は第３の発明（請求項３）の実施例を示す回路図である。図示した点線内はいずれもＩＣ化することを想定したものである。図４は回路動作を説明した各トランジスタの入力波形図である。
【実施例１】
【００１４】
第１の発明の回路構成は、図１に示すようにチャージポンプの充放電作用を行うＰＮＰトランジスタＴｒ１及びＮＰＮトランジスタＴｒ２〜Ｔｒ４と、これらを駆動する制御回路（図示せず）からなっている。本実施例ではバイポーラトランジスタを使用しており、従来例で示したＭＯＳＦＥＴを使用した場合に必要であった制御回路内のレベルシフト回路は不要である。電源は外部から正電源電位Ｖｃｃ（端子は表示していない）が供給され、チャージポンプ回路で生成した負電圧を負電源電位Ｖｅｅとして信号処理回路６０に供給している。チャージ蓄積用のコンデンサＣ１と吸収用のコンデンサＣ２はＩＣピン１〜３を介して外付けしている。
【００１５】
次に回路の動作を説明する。制御回路からの出力は、図４に示すように内部の入力端子１〜４を介して各トランジスタＴｒ１〜Ｔｒ４のベースに供給される。入力端子１にＬｏｗ信号（負電圧である必要はない）と入力端子２にＨｉｇｈ信号を供給し、トランジスタＴｒ１とトランジスタＴｒ２を同時に飽和オンさせ、外付けのコンデンサＣ１に電荷をチャージする。このときのコンデンサＣ１の両端間電圧は正電源電位ＶｃｃからトランジスタＴｒ１の飽和電圧ＶｃｅとトランジスタＴｒ２の飽和電圧Ｖｃｅを差し引いた値となる。したがって各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧を最大にすることができる。このときトランジスタＴｒ３とトランジスタＴｒ４はオフにしておく。
【００１６】
次に、トランジスタＴｒ１とトランジスタＴｒ２を同時オフさせた後、トランジスタＴｒ３とトランジスタＴｒ４を同時に飽和オンさせ、外付けのコンデンサＣ１の電荷を外付けのコンデンサＣ２に移動させる。このときのコンデンサＣ２の両端間電圧はコンデンサＣ１の両端間電圧からトランジスタＴｒ３の飽和電圧ＶｃｅとトランジスタＴｒ４の飽和電圧Ｖｃｅを差し引いた値となり、各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧と同様、コンデンサＣ２の両端間電圧を最大限にすることができる。以上の動作を繰り返すことで、コンデンサＣ２に電荷がチャージアップし発生効率のよい負電圧を発生させ信号処理回路６０に負電圧を負電源電位Ｖｅｅとして供給する。
【００１７】
このように、本実施例のチャージポンプ回路によれば、半導体素子をバイポーラトランジスタのみで構成することができる。したがって回路規模が小さく、製造プロセスを簡略化した安価なチャージポンプ回路を実現することができる。
【実施例２】
【００１８】
第２の発明の回路構成は、図２に示すようにチャージポンプの充放電作用を行うＰＮＰトランジスタＴｒ１及びＮＰＮトランジスタＴｒ２〜Ｔｒ４と、これらを駆動する制御回路（図示せず）からなっている。なお、トランジスタＴｒ４は定電流源５及び定電流源スイッチＳＷ１を経由して駆動される。本実施例ではバイポーラトランジスタを使用しており、従来例で示したＭＯＳＦＥＴを使用した場合に必要であった制御回路内のレベルシフト回路は不要である。チャージ蓄積用のコンデンサＣ１と吸収用のコンデンサＣ２はＩＣピン１〜３を介して外付けしている。
【００１９】
次に回路の動作を説明する。制御回路からの出力は図４に示すように内部の入力端子１〜４を介して各トランジスタＴｒ１〜Ｔｒ４のベースに供給される。入力端子１にＬｏｗ信号（負電圧である必要はない）と入力端子２にＨｉｇｈ信号を供給し、トランジスタＴｒ１とトランジスタＴｒ２を同時に飽和オンさせ、外付けのコンデンサＣ１に電荷をチャージする。このときのコンデンサＣ１の両端間電圧は正電源電位ＶｃｃからトランジスタＴｒ１の飽和電圧ＶｃｅとトランジスタＴｒ２の飽和電圧Ｖｃｅを差し引いた値となる。したがって各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧を最大にすることができる。このときトランジスタＴｒ３とトランジスタＴｒ４はオフにしておく。
【００２０】
次に、トランジスタＴｒ１とトランジスタＴｒ２を同時オフさせた後、トランジスタＴｒ３とトランジスタＴｒ４を同時に飽和オンさせ、外付けのコンデンサＣ１の電荷を外付けのコンデンサＣ２に移動させる。この場合トランジスタＴｒ４は定電流源スイッチＳＷ１が、図４に示すようにオン状態時に定電流源５より駆動電流が供給され飽和オン状態となる。このときのコンデンサＣ２の両端間電圧はコンデンサＣ１の両端間電圧からトランジスタＴｒ３の飽和電圧ＶｃｅとトランジスタＴｒ４の飽和電圧Ｖｃｅを差し引いた値となり、各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧と同様、コンデンサＣ２の両端間電圧を最大限にすることができる。特にトランジスタＴｒ４の飽和電圧Ｖｃｅは定電流源５により制御可能である。以上の動作を繰り返すことで、コンデンサＣ２に電荷がチャージアップし発生効率のよい負電圧を発生させ信号処理回路６０に負電圧を負電源電位Ｖｅｅとして供給する。
【００２１】
このように、本実施例のチャージポンプ回路によれば、半導体素子をバイポーラトランジスタのみで構成することができる。したがって回路規模が小さく、製造プロセスを簡略化した安価なチャージポンプ回路を実現することができる。
【００２２】
加えて、飽和電圧Ｖｃｅに影響を与える定電流源を適正化することによって負電圧の発生効率を制御することができるという効果を有する。また、定電流源５を設けることによる副次的な効果として急峻な電流変化が抑えられるために負電源ラインにのるパルス性雑音が減少し、増幅器などの信号処理回路６０に与える影響も少なくなるという効果を有する。
【実施例３】
【００２３】
第３の発明の回路構成は、図３に示すように、ＮＰＮトランジスタＴｒ４のベースと接地電位間に接続されたダイオード接続のＮＰＮトランジスタＴｒ５が加えられた以外は図２の回路構成と同じである。
【００２４】
次に定常状態での回路の動作を説明する。制御回路からの出力は図４に示すように内部の入力端子１〜４を介して各トランジスタＴｒ１〜Ｔｒ４のベースに供給される。入力端子１にＬｏｗ信号（負電圧である必要はない）と入力端子２にＨｉｇｈ信号を供給し、トランジスタＴｒ１とトランジスタＴｒ２を同時に飽和オンさせ外付けのコンデンサＣ１に電荷をチャージする。このときのコンデンサＣ１の両端間電圧は正電源電位ＶｃｃからトランジスタＴｒ１の飽和電圧ＶｃｅとトランジスタＴｒ２の飽和電圧Ｖｃｅを差し引いた値となる。したがって各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧を最大にすることができる。このときトランジスタＴｒ３とトランジスタＴｒ４はオフにしておく。
【００２５】
次に、トランジスタＴｒ１とトランジスタＴｒ２を同時オフさせた後、トランジスタＴｒ３とトランジスタＴｒ４を同時に飽和オンさせ、外付けのコンデンサＣ１の電荷を外付けのコンデンサＣ２に移動させる。この場合トランジスタＴｒ４は定電流源スイッチＳＷ１が、図４に示すようにオン状態時に定電流源５より駆動電流が供給され飽和オン状態となる。このときのコンデンサＣ２の両端間電圧はコンデンサＣ１の両端間電圧からトランジスタＴｒ３の飽和電圧ＶｃｅとトランジスタＴｒ４の飽和電圧Ｖｃｅを差し引いた値となり、各飽和電圧Ｖｃｅを適正化することによってコンデンサＣ１の両端間電圧と同様、コンデンサＣ２の両端間電圧を最大限にすることができる。特にトランジスタＴｒ４の飽和電圧Ｖｃｅは定電流源５により制御可能である。以上の動作を繰り返すことで、コンデンサＣ２に電荷がチャージアップし発生効率のよい負電圧を発生させ信号処理回路６０に負電圧を負電源電位Ｖｅｅとして供給する。
【００２６】
このように、定常状態での回路の動作は実施例２と同じであるが、本実施例の回路は起動時の動作に特徴を有する。
【００２７】
電源オンの際の起動時はコンデンサＣ１、Ｃ２に電荷が十分に充電されていない。このため、コンデンサＣ１の電荷が十分でない場合には各トランジスタをオン・オフして電荷を移動しようとしてもトランジスタＴｒ４のエミッタ電位が下がりきらない。この場合、トランジスタＴｒ４のオンできる飽和電圧Ｖｃｅが確保できず、トランジスタＴｒ４はオフしたままとなる。このとき定電流源５から押し込まれた電流によりトランジスタＴｒ４のベース電圧が上昇し、定電流源５が飽和状態になる可能性があり、ラッチアップの危険も伴う可能性がある。
【００２８】
これを防ぐため、ダイオード接続したトランジスタＴｒ５を接続し、起動時に電流をパスさせ動作の安定化をはかっている。コンデンサＣ１に電荷がチャージアップされトランジスタＴｒ４のオンできる飽和電圧Ｖｃｅが確保できれば、定電流源５の電流はトランジスタＴｒ４のベース電流として供給されダイオード接続したトランジスタＴｒ５はオフする。このように起動回路としてダイオード接続したトランジスタＴｒ５を１素子付加させることで起動時の動作は安定する。
【００２９】
このように、本実施例のチャージポンプ回路によれば、半導体素子をバイポーラトランジスタのみで構成することができる。したがって回路規模が小さく、製造プロセスを簡略化した安価なチャージポンプ回路を実現することができる。
【００３０】
加えて、飽和電圧Ｖｃｅに影響を与える定電流源を適正化することによって負電圧の発生効率を制御することができるという効果を有する。また、定電流源５を設けることによる副次的な効果として急峻な電流変化が抑えられるために負電源ラインにのるパルス性雑音が減少し、増幅器などの信号処理回路６０に与える影響も少なくなるという効果を有する。
【００３１】
さらに加えて、定電流源５の飽和などの回路誤動作をダイオード１素子のみの追加で防ぐことができる。したがって、回路規模を大きくすることなく起動時におけるラッチアップの危険性を回避することができるという効果を有する。
【産業上の利用可能性】
【００３２】
本発明のチャージポンプ回路は、高い負電圧発生効率と安定した動作が可能であり、しかも制御回路部がバイポーラでチャージポンプ出力部にＭＯＳを使用していたシステム回路においてバイポーラのみで回路構築ができるため原価低減の効果も大きく利用価値が高いことが期待される。
【図面の簡単な説明】
【００３３】
【図１】第１の発明（請求項１）の実施例を示す回路図である。
【図２】第２の発明（請求項２）の実施例を示す回路図である。
【図３】第３の発明（請求項３）の実施例を示す回路図である。
【図４】回路動作を説明した各トランジスタの入力波形図である。
【図５】従来の実施例を示す回路図である。
【符号の説明】
【００３４】
１〜４、１０、２０、３０、４０；入力端子
５；定電流源
５０；制御回路
６０；信号処理回路
ＩＣピン１〜３；端子
Ｃ１、Ｃ２；コンデンサ
ＧＮＤ；接地電位
ＳＷ１；定電流源スイッチ
Ｔｒ１；ＰＮＰトランジスタ
Ｔｒ２〜５；ＮＰＮトランジスタ
ＦＥＴ１０；ＰＭＯＳ ＦＥＴ
ＦＥＴ２０、ＦＥＴ３０、ＦＥＴ４０；ＮＭＯＳ ＦＥＴ
Ｖｃｃ；正電源電位
Ｖｅｅ：負電源電位
【図１】
2007336615.tif 000003
【図２】
2007336615.tif 000004
【図３】
2007336615.tif 000005
【図４】
2007336615.tif 000006
【図５】
2007336615.tif 000007