(57)【要約】【課題】  １００Ω・ｃｍ以上の高い抵抗率を有する高抵抗Ｓｉ基板上に薄膜圧電共振素子を形成するのに際し、形状制御性良く下部空洞を形成する方法を提供する。【解決手段】  １００Ω・ｃｍ以上の高抵抗率を有するＳｉ基板１上に形成され、第１の電極２、圧電体及膜４及び第２の電極３を有する薄膜圧電共振素子ＦＲｉの製造方法において、薄膜圧電共振素子ＦＲｉの直下のＳｉ基板１に当該Ｓｉ基板を貫通するように薄膜圧電共振素子ＦＲｉの下部空洞４となる貫通孔５を形成するに際し、ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返し、かつ該基板に印加するバイアス電圧を調整することにより、貫通部底面の中央部分のエッチング速度が大きくなるように調整しながら空洞を形成する。【選択図】  図８
2007019758.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極、圧電体膜及び第２の電極を有する薄膜圧電共振素子の製造方法において、
前記薄膜圧電共振素子直下の前記Ｓｉ基板に当該Ｓｉ基板を貫通するように前記薄膜圧電共振素子の下部空洞となる貫通孔を形成するに際し、ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返し、かつ該Ｓｉ基板に印加するバイアスパワーを調整することにより、貫通部底面の中央部分のエッチング速度が周囲部分よりも大きくなるようにして前記貫通孔を形成することを特徴とする薄膜圧電共振素子の製造方法。
【請求項２】
前記Ｓｉ基板に印加するバイアスパワーの電圧を矩形波とすることを特徴とする請求項１に記載の薄膜圧電共振素子の製造方法。
【請求項３】
前記薄膜圧電共振素子においてＳＦ６ガスを主体とするエッチングガスとＣ４Ｆ８ガスを主体とする堆積ガスの供給によって、側面壁のステップが前記Ｓｉ基板の底部から見て前記薄膜圧電共振素子側に凸となるようにして前記貫通孔を形成することを特徴とする請求項１又は２に記載の薄膜圧電共振素子の製造方法。
【請求項４】
前記高抵抗Ｓｉ基板上に複数の薄膜圧電共振素子を並列乃至直列に同時に形成し、前記薄膜圧電共振素子それぞれの直下の前記Ｓｉ基板に当該Ｓｉ基板を貫通するように前記薄膜圧電共振素子それぞれの下部空洞となる貫通孔を形成することを特徴とする請求項１〜３のいずれかに記載の薄膜圧電共振素子の製造方法。
【請求項５】
前記ＳＦ６ガスを主体とするエッチングは、ＳＦ６ガス流量１０〜１０００ｓｃｃｍ、チャンバーのガス圧力０．１〜３０Ｐａ、エッチング時間０．１〜３０ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜１０００Ｗ、バイアス矩形波最大パワー１０〜５００Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１００ｍｓの条件にて行い、
前記Ｃ４Ｆ８ガスを主体とする堆積は、Ｃ４Ｆ８ガス流量５〜９００ｓｃｃｍ、チャンバーのガス圧力０．１〜２７Ｐａ、エッチング時間０．３〜２８ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜２００Ｗ、バイアス矩形波最大パワー１０〜４５０Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１２０ｍｓの条件にて行い、かつ、
前記ＳＦ６ガスを主体とするエッチングと前記Ｃ４Ｆ８ガスを主体とする堆積の繰り返し時間は５〜２４０分とすることを特徴とする請求項１〜４のいずれかに記載の薄膜圧電共振素子の製造方法。
【請求項６】
Ｓｉ基板上に第１の電極、圧電体膜及び第２の電極が順次積層形成され、前記Ｓｉ基板における前記第１電極の直下部分に空洞が形成された薄膜圧電共振素子にあって、前記空洞の側面壁には、当該Ｓｉ基板を底部から見て前記第１の電極及び圧電体膜側に凸となるステップが形成されていることを特徴とする薄膜圧電共振素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電共振素子の製造方法及び薄膜圧電共振素子に関し、例えば高周波帯フィルタや発振器などの受動部品として用いる薄膜圧電共振素子の製造方法及び薄膜圧電共振素子に関する。
【背景技術】
【０００２】
近年、急速に普及した携帯電話や最近立ち上がりつつあるノート型パーソナルコンピュータ（ノート型ＰＣ）のホットスポットサービスに代表される、周波数がＧＨｚ帯の無線通信システムの開発が盛んに行われている。これら無線通信システムの使用周波数は送受信する情報量の要求とともに高周波化する傾向にあり、５ＧＨｚまで実用化されている。無線通信システムにおける高周波回路ではアナログ回路部分にフィルタが使用されている。この高周波回路ではセラミックフィルタやＳＡＷフィルタが従来から使用されていたが、セラミックフィルタでは回路の小型化が難しく、ＳＡＷフィルタ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ：弾性表面波フィルタ）では高周波における耐電力性の問題から使用周波数の上限が１ＧＨｚ程度に抑えられ、さらにこれらのデバイスではＳｉ上への集積回路化が不可能などの理由によりＧＨｚ帯の携帯型無線通信システムには対応が困難になりつつある。
【０００３】
これら高周波通信機器に関して小型化、薄型化、軽量化の要求は強い。携帯電話やパーソナルコンピュータ（ＰＣ）用の高周波通信機器は、内蔵化したりＰＣカードスロットに装着可能な形態にしたりするために、省体積化を狙って製作することが非常に重要である。これら機器に搭載される無線機器は一般に高周波（ＲＦ）の信号を処理するＲＦフロントエンド部と、ディジタル信号処理を行うベースバンド部とに大別される。このうちベースバンド部は信号の変・復調をディジタル信号処理で行う部分であり、基本的にはシリコン基板をベースとしたＬＳＩチップによって構成することができる。このため、ベースバンド部の高さは容易に１ｍｍ未満まで低くすることができる。一方、ＲＦフロントエンド部は高周波の信号をアナログ信号として増幅や周波数変換などを行う部分である。このため、発振器やフィルタなど多くの受動部品を含む複雑な構成が必要となり、ＲＦフロントエンド部をＬＳＩチップだけで構成するのは難しい。受動部品のうち、フィルタとしては従来、誘電体フィルタやＬＣフィルタが用いられていた。これらのフィルタは高周波信号を空洞共振器やＬＣ回路の通過帯域特性を用いてフィルタリングするため、本質的に小型化が難しく、高さを数ｍｍ以下にするのが極めて困難であった。このため、これらの高周波機器の小型化、薄型化、特にこれらを組み合わせた省体積化に限界があった。
【０００４】
このような課題を解決するために、薄膜圧電共振器（ＦＢＡＲ：Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ  Ｒｅｓｏｎａｔｏｒ）が注目されている。この薄膜圧電共振器は、窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）からなる薄膜圧電体を２枚の電極で挟み込み、基板に形成された空洞を跨ぐように形成された薄膜圧電共振素子である。この空洞は基板裏面まで貫通していてもよいし、第１の電極直下のみにあってもよい。薄膜圧電共振素子は、この空洞の作用により圧電体膜中に振動エネルギを閉じ込め、空気層に接した第１電極及び第２電極と圧電体膜を合わせた厚み方向に周波数の共振を得る。
【０００５】
また、前記した薄膜圧電共振素子直下の空洞の代りに、音響インピーダンスが高い層と低い層を前記した薄膜圧電共振素子の共振周波数のλ／４の厚さで交互に積層した反射器を形成することにより圧電体膜中に振動エネルギを閉じ込め、第１電極及び第２電極と圧電体膜を合わせた厚み方向に周波数の共振を得るものもある。この場合、高インピーダンス層としてはタングステン（Ｗ）が、低インピーダンス層としては二酸化珪素（ＳｉＯ２）を積層した多層膜を用いた反射器である。
【０００６】
これらのうち、基板に形成された空洞を跨ぐように形成された薄膜圧電共振素子は、高精度の膜厚制御が要求される音響インピーダンスが高い層と低い層を交互に積層した反射器を形成する薄膜圧電共振素子にくらべて工業的に製造がはるかに容易である。さらに基板裏面から第１電極直下まで空洞を形成する方式は、第１電極直下のみに空洞がある方式にくらべて、ウエットプロセスやその後の使用中におけるスティッキングと呼ばれる第１電極とその直下部分との張り付きなどの不良発生がない特徴を持っており、さらに製造歩留まりを容易に高めることができる。
【０００７】
これらの薄膜圧電共振素子を成膜して形成するのに作りやすい範囲となる０．５μｍ〜数μｍの圧電体膜の厚みが、数ＧＨｚの共振周波数に相当し、ＧＨｚ帯の高周波領域の共振に有利である。
【０００８】
これらの薄膜圧電共振素子を、直列乃至並列に複数個並べて梯子型フィルタを形成することにより、移動体通信機のＲＦフィルタとして利用することができる。また、薄膜圧電共振素子、バリアブルキャパシタ及び増幅器を組合せることで、移動体通信機の電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）として利用することができる。この薄膜圧電共振器を利用したフィルタの例が「ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｕｌｔｒａｓｏｎｉｃｓ，  ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，  ａｎｄ  ｆｒｅｑｕｅｎｃｙ  ｃｏｎｔｒｏｌ、Ｖｏｌ．４７、Ｎｏ．１、ｐ．２９２、２０００年１月」の刊行物（非特許文献１）に開示されている。この非特許文献１には、図９に示すような梯子型フィルタ１０２が移動体通信機のＲＦフィルタとして利用できることが開示されている。この梯子型フィルタ１０２は、複数個の薄膜圧電共振素子１０１が直並列接続されるように配列されて構成されている。また、薄膜圧電共振素子１０１は、図１０に示すようにバリアブルキャパシタ１０４及び増幅器１０５と組み合せて移動体通信機の電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１０３に利用されることもある。尚、図１０において、１０６は帰還抵抗、１０７はダンピング抵抗である。従来の代表的な薄膜圧電共振素子の構造は、特開２０００−６９５９４号公報（特許文献１）に開示されている。
【０００９】
この薄膜圧電共振素子は半導体基板上に薄膜で形成するため、非常に小型化、特に省体積化が容易である。特に素子の高さに関しては、既存フィルタでは困難な１ｍｍ未満の寸法を容易に実現できる。またトランジスタやＩＣ、ＬＳＩと一緒に半導体基板上に作りこみ、同一平面上に実装を省略して、これら素子とともに一括して形成することも容易である。
【００１０】
しかしながら、Ｓｉ基板上にＳｉＯ２を介して薄膜圧電共振素子を作製し、Ｓｉ基板裏面から第１電極直下のＳｉＯ２膜まで空洞を形成する場合、空洞の内部の形状が適度に制御されないと、十分な高周波特性や信頼性を有する薄膜圧電共振素子を得ることが難しい。このような基板裏面からの深いＳｉエッチングにはＢＯＳＣＨ方式のＤｅｅｐ−ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）装置が使用される。本エッチングはＣ４Ｆ８ガスを用いた空洞側壁の保護膜形成工程と、ＳＦ６ガスを用いたＳｉ等方エッチング工程からなる２工程を順次、繰り返し行うことにより、対フォトレジストとの選択比が５０から２００程度の高い値を持ち、分あたりのＳｉエッチング速度が５μｍから１０μｍと速い特徴を持っている。このＳｉエッチングはＳｉＯ２膜との選択比もフォトレジスト同様に高い値を持つため、第１電極直下のＳｉＯ２膜がエッチング停止層として作用する。また、このＳｉエッチング工程において、保護膜形成工程と等方エッチング工程とからなる２工程により、Ｓｉ空洞側壁にはスキャロップとよばれるエッチング工程痕が形成される。これは空洞の周囲側壁に形成するので、空洞縦断面には水平な縞状パターンとして観察できる。
【００１１】
薄膜圧電共振素子は、前記したように共振周波数が数ＧＨｚとなる高い周波数帯で使用する。回路パターンはＳｉ基板表面に形成したＳｉＯ２上に作りこむが、数ＧＨｚの高い周波数帯で使用するため、ＳｉＯ２膜が回路パターン間にてキャパシタンスとして働き、高周波特性を低下させてしまう問題がある。これを避けるためにはＳｉＯ２膜厚を５μｍ以上とするか、１００Ω・ｃｍを超えるような高い抵抗率のＳｉ基板を使用すれば問題ない。数ＧＨｚ帯の高周波回路では熱酸化レベルの緻密なＳｉＯ２膜が必要となるため、５μｍを超えるＳｉＯ２膜厚形成は実用的ではない。このため、高抵抗Ｓｉ基板の使用が避けられない。
【００１２】
前記したＢＯＳＣＨ方式のＤｅｅｐ−ＲＩＥは低い抵抗率の、通常のＳｉ基板を使用した場合、空洞内部の形状を制御しながらのエッチングが可能であり空洞形成が容易である。ところが、前記した高周波用の高抵抗Ｓｉ基板に空洞化エッチングを適用すると、基板の抵抗増加によるエッチング中のチャージアップが発生し、空洞内部の形状制御が著しく困難になってしまう問題点があった。図１１は形状制御の困難さにともなう代表的な欠陥を示し、空洞１１０を形成する際にチャージアップ１１１により発生する壁面荒れ１１２やノッチ、テーパー１１３などがある。このうち、ノッチ、テーパー１１３は薄膜圧電共振素子直下の空洞面積に与える影響が最も大きく、薄膜圧電共振素子の高周波特性、品質係数Ｑや結合係数ｋ２の劣化、スプリアスの発生を招いてしまう。また、壁面荒れ１１２は壁面の表面積を増大させるため、エッチング中のＦガスなどが吸着し、信頼性低下の原因となってしまう。このように空洞形成における形状制御性の悪化は薄膜圧電共振装置の特性上きわめて重要な影響を与え、前記した問題点の解決が望まれていた。
【特許文献１】特開２０００−６９５９４号公報
【非特許文献１】「ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｕｌｔｒａｓｏｎｉｃｓ，  ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，  ａｎｄ  ｆｒｅｑｕｅｎｃｙ  ｃｏｎｔｒｏｌ」、Ｖｏｌ．４７、Ｎｏ．１、ｐ．２９２、２０００年１月。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記従来の技術的課題に鑑みてなされたものであり、高い抵抗率を有する高抵抗Ｓｉ基板上に薄膜圧電共振素子を形成するのに、特に形状制御性良く空洞形成ができる薄膜圧電共振素子の製造方法及び薄膜圧電共振素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、第１の電極、圧電体膜及び第２の電極を有する薄膜圧電共振素子の製造方法において、前記薄膜圧電共振素子直下の前記Ｓｉ基板に当該Ｓｉ基板を貫通するように前記薄膜圧電共振素子の下部空洞となる貫通孔を形成するに際し、ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返し、かつ該Ｓｉ基板に印加するバイアスパワーを調整することにより、貫通部底面の中央部分のエッチング速度が周囲部分よりも大きくなるようにして前記貫通孔を形成することを特徴とするものである。
【００１５】
本発明の薄膜圧電共振素子の製造方法においては、前記Ｓｉ基板に印加するバイアスパワーの電圧を矩形波とするものとすることができる。また、前記薄膜圧電共振素子においてＳＦ６ガスを主体とするエッチングガスとＣ４Ｆ８ガスを主体とする堆積ガスの供給によって、側面壁のステップが前記Ｓｉ基板の底部から見て前記薄膜圧電共振素子側に凸となるようにして前記貫通孔を形成するものとすることができる。
【００１６】
本発明の薄膜圧電共振素子の製造方法においては、また、前記高抵抗Ｓｉ基板上に複数の薄膜圧電共振素子を並列乃至直列に同時に形成し、前記薄膜圧電共振素子それぞれの直下の前記Ｓｉ基板に当該Ｓｉ基板を貫通するように前記薄膜圧電共振素子それぞれの下部空洞となる貫通孔を形成するものとすることができる。
【００１７】
本発明の薄膜圧電共振素子の製造方法においては、さらに、前記ＳＦ６ガスを主体とするエッチングは、ＳＦ６ガス流量１０〜１０００ｓｃｃｍ、チャンバーのガス圧力０．１〜３０Ｐａ、エッチング時間０．１〜３０ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜１０００Ｗ、バイアス矩形波最大パワー１０〜５００Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１００ｍｓの条件にて行い、前記Ｃ４Ｆ８ガスを主体とする堆積は、Ｃ４Ｆ８ガス流量５〜９００ｓｃｃｍ、チャンバーのガス圧力０．１〜２７Ｐａ、エッチング時間０．３〜２８ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜２００Ｗ、バイアス矩形波最大パワー１０〜４５０Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１２０ｍｓの条件にて行い、かつ、前記ＳＦ６ガスを主体とするエッチングと前記Ｃ４Ｆ８ガスを主体とする堆積の繰り返し時間は５〜２４０分とすることができる。
【００１８】
本発明の薄膜圧電共振装置は、Ｓｉ基板上に第１の電極、圧電体膜及び第２の電極が順次積層形成され、前記Ｓｉ基板における前記第１電極の直下部分に空洞が形成され、かつ、前記空洞の側面壁には、当該Ｓｉ基板を底部から見て前記第１の電極及び圧電体膜側に凸となるステップが形成されていることを特徴とするものである。
【発明の効果】
【００１９】
本発明によれば、１００Ω・ｃｍ以上の高い抵抗率を有する高抵抗Ｓｉ基板の裏面から薄膜圧電共振素子直下に開口した空洞を形成するためのエッチングに際し、チャージアップに起因する空洞壁面荒れやノッチ、テーパーなどがもたらす薄膜圧電共振素子の性能を示すｋ２及びＱの低下を防ぎ、さらに実装後に高い信頼性が維持できる薄膜圧電共振素子が製造できる製造方法を提供することができ、またそのような特性を持つ薄膜圧電共振素子を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図に基づいて詳説する。本発明の１つの実施の形態の製造方法により製造した薄膜圧電共振素子を、図１（ａ）、図１（ｂ）を参照して説明する。図１（ａ）、図１（ｂ）に示す薄膜圧電共振素子は、第１電極３直下に空洞４を有する薄膜圧電共振素子である。図１（ａ）、図１（ｂ）では基板１裏面まで貫通する空洞４が開口されており、この空洞４をまたいで第１電極３、圧電体膜７、第２電極８が基板１上の絶縁膜としての酸化膜２上に形成されている。
【００２１】
図２は薄膜圧電共振装置としてのＲＦフィルタであって、図１に示した薄膜圧電共振素子を直列乃至並列に９個接続した構成である。ＲＦフィルタの回路構成は、概略従来例として示した図９に示すものである。シリコン基板１上に例えばシリコン酸化物からなる酸化膜２が絶縁膜として設けられ、酸化膜２上に薄膜圧電共振素子の第１電極３が設けられている。この第１電極３は３個設けられ、第１電極３各々は３個の薄膜圧電共振素子に対して共通の第１電極となるように構成されている。各薄膜圧電共振素子が設けられる位置の第１電極３の直下には酸化膜２及びシリコン基板１を貫通する空洞４が設けられている。
【００２２】
一方、酸化膜２が設けられたシリコン基板１の表側の面には、３個の第１電極３を覆うように圧電体膜７が設けられている。圧電体膜７上には、９個の薄膜圧電共振素子を直列乃至並列に接続するための配線を兼ねた、９個の薄膜圧電共振素子の第２電極８が設けられている。本実施の形態による薄膜圧電共振装置では、第２電極８は７個設けられている。また、圧電体膜７上には、これらの第２電極８を覆うように、例えば窒化珪素ＳｉＮｘからなる絶縁膜９が設けられている。圧電体膜７の側部には、９個の薄膜圧電共振素子が直列乃至並列に接続されたＲＦフィルタの端子となる第２電極８と電気的に接続する配線電極１０が設けられ、この配線電極１０は酸化膜２上に延在した構成となっている。
【００２３】
次に、上記構成の薄膜圧電共振装置を製造する薄膜圧電共振素子の製造方法を、図３乃至図７を参照して説明する。まず、絶縁膜としての酸化膜２が形成された抵抗率１００〜２０００Ω・ｃｍ、基板厚２５〜９００μｍの高抵抗のシリコン基板１上に、第１電極３の材料膜としてＭｏ、Ａｌ、Ｉｒ等の金属膜をスパッタリングにより形成し、例えばリソグラフィー技術により東京応化製ポジレジスト（ＯＦＰＲ−５０００）を用いたパターンを形成して、上記電極材料膜をパターニングすることにより図３（ａ）に示すように第１電極３を形成する。パターニングはウエットエッチング若しくはドライエッチングにより行うが、例えばマグネトロン方式のＭ−ＲＩＥ（Ｍａｇｎｅｔｒｏｎ−ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ装置）により塩素ガス及び三塩化ホウ素ガスを用いたドライエッチングにより加工することができる。本実施の形態においては、図３（ａ）に示すように第１電極３は３本形成している。第１電極３の膜厚は２０〜９００ｎｍである。
【００２４】
続いて、図３（ｂ）に示すように、第１電極３を覆うように圧電体材料の膜として例えば、ＡｌＮ、ＺｎＯ、ＰＺＴ等をスパッタリングにより膜厚０．４〜１０μｍとなるよう形成し、リソグラフィー技術を用いて上記圧電体材料の膜をパターニングすることにより圧電体膜７を形成する。ここで、ＡｌＮの圧電体材料膜の場合、そのスパッタリングは、Ａｌターゲットと窒素ガスを用いたＲＦスパッタにより行う。またＡｌＮ膜の加工は、リソグラフィー技術により東京応化製ポジレジスト（ＰＥＭＲ  Ｐ−ＬＡ９００ＰＭ）を用いたパターンを形成して、上と同様のＭ−ＲＩＥにより塩素ガス及び三塩化ホウ素ガスを用いたドライエッチングにより加工する。
【００２５】
次に、直列に接続される薄膜圧電共振素子と並列に接続される薄膜圧電共振素子とで共振周波数を異ならせる目的で、図３（ｃ）に示すように３本の第１電極３の一端上に、例えば、Ｍｏ、Ａｌ、Ｉｒの金属膜を用いて負荷電極１５を形成する。負荷電極１５にＭｏ膜を採用する場合、その成膜はスパッタリングにより行い、この加工はリソグラフィー技術により東京応化製ポジレジスト（ＯＦＰＲ−５０００）を用いたパターンを形成して、Ｍ−ＲＩＥにより四フッ化メタンガスを用いたドライエッチングにより加工する。その後、基板１の全面に電極材料膜として、Ａｌ、Ｍｏ、Ｉｒ等の金属膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、図３（ｄ）に示すように第２電極８を形成する。第２電極８の成膜及び加工方法は第１電極３のものと同様である。膜厚は２０ｎｍ〜９００ｎｍとする。これにより、第１電極３と第２電極８との間に圧電体膜７が挟まれた９個の薄膜圧電共振素子ＦＲ１〜ＦＲ９を形成する。第２電極８は７個形成され、７個の内の１つの第２電極８は薄膜圧電共振素子ＦＲ２と薄膜圧電共振素子ＦＲ３とを接続する配線を兼ねており、他の１つの第２電極８は薄膜圧電共振素子ＦＲ４と薄膜圧電共振素子ＦＲ５とを接続する配線を兼ねている。尚、図３（ｄ）において、薄膜圧電共振素子ＦＲｉは四角の一点鎖線で囲って示してある。
【００２６】
次に、図４（ａ）、図４（ｂ）に示すように、基板１の全面に配線電極材料として、Ａｌ、Ａｕ、Ｃｕ等の金属膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、薄膜圧電共振素子ＦＲ１、ＦＲ６、ＦＲ７、ＦＲ８、ＦＲ９の第２電極８にそれぞれ接続する５個の配線電極１０を圧電体膜７の側部に形成する。これらの配線電極１０は圧電体膜７の側部だけでなく酸化膜２上にも延在している。配線電極１０の成膜及び加工方法も第１電極３のものと同様である。膜厚は５００ｎｍ〜２０μｍとする。この配線電極１０の形成後、シリコン基板１の裏面を研磨し、シリコン基板１の厚さが２５μｍ〜４００μｍとする。
【００２７】
次に、図５に示すように圧電体膜７上に第２電極８を覆うように、例えば窒化珪素ＳｉＮｘ、ＳｉＯ２、ＡｌＮ等の膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いて１０〜９００ｎｍ程度に成膜し、リソグラフィー技術を用いて上記成膜をパターニングすることによりパッシベーション膜９を形成する。尚、このパッシベーション膜９は配線電極１０上には形成されない。
【００２８】
次に、図７に示すＢＯＳＣＨ方式のＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ−ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）装置を用いてシリコン基板１の裏面からエッチングすることにより、図６に示すような薄膜圧電共振素子ＦＲｉそれぞれの直下のシリコン基板１と酸化膜２とを除去し、薄膜圧電共振素子ＦＲｉそれぞれの直下に空洞４を形成する。図７に示すＲＩＥ装置にあって、５１はレーザ分光のぞき窓、５２はアルミナ容器、５３はＲＦコイルアンテナ、５４はウェハー把持装置である。
【００２９】
薄膜圧電共振素子ＦＲｉそれぞれの直下のシリコン基板１の空洞形成方法について、以下に詳述する。空洞４のパターニングはリソグラフィー技術により東京応化製ポジレジスト（ＰＥＭＲ  Ｐ−ＬＡ９００ＰＭ）を用いたパターンを形成する。次に上記のＩＣＰ−ＲＩＥ装置によりＳｉ空洞４を形成するが、ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返し、かつ該基板１に印加するバイアス電圧を調整することにより、貫通部底面の中央部分のエッチング速度が周囲部分よりも大きくなるようにして空洞４を形成する。
【００３０】
ＳＦ６ガスを主体とするエッチングは、ＳＦ６ガス流量１０〜１０００ｓｃｃｍ、チャンバーのガス圧力０．１〜３０Ｐａ、エッチング時間０．１〜３０ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜１０００Ｗ、バイアス矩形波最大パワー１０〜５００Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１００ｍｓの条件にて行うのが好ましい。
【００３１】
Ｃ４Ｆ８ガスを主体とする堆積は、Ｃ４Ｆ８ガス流量５〜９００ｓｃｃｍ、チャンバーのガス圧力０．１〜２７Ｐａ、エッチング時間０．３〜２８ｓ、ＲＦ（１３．５６ＭＨｚ）パワー０．１〜１００ｋＷ、バイアス（３００ｋＨｚ）印加パワー５〜２００Ｗ、バイアス矩形波最大パワー１０〜４５０Ｗ、バイアス矩形波最大パワー保持時間５〜５００ｍｓ、バイアス矩形波最小パワー０〜２５０Ｗ、バイアス矩形波最小パワー保持時間１〜１２０ｍｓの条件にて行うのが好ましい。ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積の繰り返し時間は５〜２４０分とするのが好ましい。
【００３２】
次に、酸化膜２を、Ｃ４Ｆ８ガスと酸素ガスにより、圧力０．１〜１０ＰａにてＲＦ（１３．５６ＭＨｚ）パワー０．０１〜１ｋＷ、エッチング時間５〜５００分の条件にて除去する。
【００３３】
上記の薄膜圧電共振素子の製造方法により製造した薄膜圧電共振装置では、図８に示すようにＳｉ基板１を底部から見て薄膜圧電共振素子ＦＲｉ側に凸となるような側面壁１１のステップ１２が得られる。このステップ１２はＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返した、空洞エッチングの先端部を示している。この結果は貫通部底面の中央部分のエッチング速度が大きくなるように空洞４を形成しており、図１１に示した高抵抗Ｓｉ基板特有のチャージアップ１０６による空洞１０１内部の形状欠陥を防ぐことができる。このため、本実施の形態の製造方法で製造した薄膜圧電共振装置では、高周波特性としてｋ２＝４．００％〜７．７９％（６．５％）、Ｑ＝４５０〜１９００（１５００）が得られ、さらに高温高湿（８０℃、９５％）での高温耐湿試験で約１００ｈ後も特性の劣化が観察されず、信頼性に優れたものとなる。
【実施例】
【００３４】
本発明の薄膜圧電共振素子の製造方法の実施例について説明する。まず、絶縁膜としての酸化膜２が形成された抵抗率２００Ω・ｃｍ、基板厚２００μｍのシリコン基板１上に、第１電極３の材料膜としてＡｌをスパッタリングにより形成し、リソグラフィー技術により東京応化製ポジレジスト（ＯＦＰＲ−５０００）を用いたパターンを形成して、上記電極材料膜をパターニングすることにより図３（ａ）に示すように第１電極３を形成した。このパターニングには、マグネトロン方式のＭ−ＲＩＥ装置により塩素ガス及び三塩化ホウ素ガスを用いたドライエッチングにより加工した。図３（ａ）に示したように第１電極３は３本形成した。
【００３５】
続いて、図３（ｂ）に示すように、第１電極３を覆うように圧電体材料の膜としてＡｌＮをスパッタリングにより膜厚１．５μｍとなるよう形成し、リソグラフィー技術を用いて上記圧電体材料の膜をパターニングすることにより圧電体膜７を形成した。ＡｌＮの圧電体材料膜のスパッタリングは、Ａｌターゲットと窒素ガスを用いたＲＦスパッタにより行った。ＡｌＮ膜の加工は、リソグラフィー技術により東京応化製ポジレジスト（ＰＥＭＲ  Ｐ−ＬＡ９００ＰＭ）を用いたパターンを形成して、上と同様のＭ−ＲＩＥ装置により塩素ガス及び三塩化ホウ素ガスを用いたドライエッチングにより加工した。
【００３６】
次に、直列に接続される薄膜圧電共振素子と並列に接続される薄膜圧電共振素子とで共振周波数を異ならせる目的で、図３（ｃ）に示すように３本の第１電極３の一端上にＭｏ膜を用いて負荷電極１５を形成した。このＭｏ膜の成膜はスパッタリングにより行い、この加工はリソグラフィー技術により東京応化製ポジレジスト（ＯＦＰＲ−５０００）を用いたパターンを形成して、Ｍ−ＲＩＥ装置により四フッ化メタンガスを用いたドライエッチングにより加工した。その後、基板１の全面に電極材料膜としてＡｌ膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、図３（ｄ）に示したように第２電極８を形成した。第２電極８の成膜及び加工方法は第１電極３のものと同様である。これにより、第１電極３と第２電極８との間に圧電体膜７が挟まれた９個の薄膜圧電共振素子ＦＲ１〜ＦＲ９を形成した。第２電極８は７個形成され、７個の内の１つの第２電極８は薄膜圧電共振素子ＦＲ２と薄膜圧電共振素子ＦＲ３とを接続する配線を兼ねており、他の１つの第２電極８は薄膜圧電共振素子ＦＲ４と薄膜圧電共振素子ＦＲ５とを接続する配線を兼ねている。
【００３７】
次に、図４（ａ）、図４（ｂ）に示すように、基板１の全面に配線電極材料としてＡｌ膜を形成し、リソグラフィー技術を用いて上記電極材料膜をパターニングすることにより、薄膜圧電共振素子ＦＲ１、ＦＲ６、ＦＲ７、ＦＲ８、ＦＲ９の第２電極８にそれぞれ接続する５個の配線電極１０を圧電体膜７の側部に形成した。これらの配線電極１０は圧電体膜７の側部だけでなく酸化膜２上にも延在している。配線電極１０の成膜及び加工方法も第１電極３のものと同様である。この配線電極１０の形成後、シリコン基板１の裏面を研磨し、シリコン基板１の厚さが５０μｍ〜２００μｍとした。
【００３８】
次に、図５に示すように圧電体膜７上に第２電極８を覆うように、窒化珪素ＳｉＮｘからなる膜をＣＶＤを用いて１００ｎｍに成膜し、リソグラフィー技術を用いて上記窒化珪素膜をパターニングすることによりパッシベーション膜９を形成した。尚、このパッシベーション膜９は配線電極１０上には形成されない。
【００３９】
次に、図７に示したＢＯＳＣＨ方式のＩＣＰ−ＲＩＥ装置を用いてシリコン基板１の裏面からエッチングすることにより、図６に示すような薄膜圧電共振素子ＦＲｉそれぞれの直下のシリコン基板１と酸化膜２とを除去し、薄膜圧電共振素子ＦＲｉそれぞれの直下に空洞４を形成した。
【００４０】
空洞４のパターニングはリソグラフィー技術により東京応化製ポジレジスト（ＰＥＭＲ  Ｐ−ＬＡ９００ＰＭ）を用いたパターンを形成した。次に上記のＩＣＰ−ＲＩＥ装置によりＳｉ空洞を形成した。それには、ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返し、かつ該基板１に印加するバイアス電圧を調整することにより、貫通部底面の中央部分のエッチング速度が周囲部分よりも大きくなるように調整しながら空洞４を形成した。
【００４１】
ＳＦ６ガスを主体とするエッチングは、ＳＦ６ガス流量３００ｓｃｃｍ、チャンバーのガス圧力５Ｐａ、エッチング時間７ｓ、ＲＦ（１３．５６ＭＨｚ）パワー１．６ｋＷ、バイアス（３００ｋＨｚ）印加パワー５０Ｗ、バイアス矩形波最大パワー５０Ｗ、バイアス矩形波最大パワー保持時間３０ｍｓ、バイアス矩形波最小パワー１０Ｗ、バイアス矩形波最小パワー保持時間２５ｍｓの条件にて行った。
【００４２】
Ｃ４Ｆ８ガスを主体とする堆積は、Ｃ４Ｆ８ガス流量９０ｓｃｃｍ、チャンバーのガス圧力１．５Ｐａ、エッチング時間３ｓ、ＲＦ（１３．５６ＭＨｚ）パワー１．２ｋＷ、バイアス（３００ｋＨｚ）印加パワー１５Ｗ、バイアス矩形波最大パワー１５Ｗ、バイアス矩形波最大パワー保持時間３０ｍｓ、バイアス矩形波最小パワー２Ｗ、バイアス矩形波最小パワー保持時間２５ｍｓの条件にて行った。ＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積の繰り返し時間は６５分とした。
【００４３】
次に、酸化膜２を、Ｃ４Ｆ８ガスと酸素ガスにより、圧力３ＰａにてＲＦ（１３．５６ＭＨｚ）パワー１．２ｋＷ、バイアス（１３．５６ＭＨｚ）印加パワー３００Ｗ、エッチング時間１０分の条件にて除去した。
【００４４】
上記の薄膜圧電共振素子の製造方法により製造した薄膜圧電共振装置では、図８に示すようにＳｉ基板１を底部から見て薄膜圧電共振素子ＦＲｉ側に凸となるような側面壁１１のステップ１２が得られた。このステップ１２はＳＦ６ガスを主体とするエッチングとＣ４Ｆ８ガスを主体とする堆積を繰り返した、空洞エッチングの先端部を示している。この結果は貫通部底面の中央部分のエッチング速度が大きくなるように空洞４を形成しており、図１１に示した高抵抗Ｓｉ基板特有のチャージアップ１０６による空洞１０１内部の形状欠陥を防いでいる。このため、本実施例の製造方法で製造した薄膜圧電共振装置は、高周波特性としてｋ２＝６．５％、Ｑ＝１５００を示し、さらに高温高湿（８０℃、９５％）での高温耐湿試験で１００ｈ後も特性の劣化を示さず、信頼性に優れたものであった。
【図面の簡単な説明】
【００４５】
【図１】本発明の１つの実施の形態の薄膜圧電共振素子の製造方法により製造される薄膜圧電共振装置における１つの薄膜圧電共振素子の構造を示し、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ′線断面図。
【図２】上記実施の形態により製造された薄膜圧電共振装置の構造を示し、図２（ａ）は平面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ′線断面図。
【図３】上記実施の形態による薄膜圧電共振装置の製造工程その１を示す平面図。
【図４】上記実施の形態による薄膜圧電共振装置の製造工程その２を示し、図４（ａ）は平面図、図４（ｂ）は図４（ａ）におけるＣ−Ｃ′線断面図。
【図５】上記実施の形態による薄膜圧電共振装置の製造工程その３を示す断面図。
【図６】上記実施の形態による薄膜圧電共振装置の製造工程その４を示す断面図。
【図７】上記実施の形態による薄膜圧電共振装置の製造工程に使用するＩＣＰ−ＲＩＥ装置の断面図。
【図８】上記実施の形態におけるＩＣＰ−ＲＩＥエッチング後の薄膜圧電共振装置の空洞部側壁面のステップを示す断面図。
【図９】一般的なＲＦフィルタの回路図。
【図１０】一般的な電圧制御発振器の回路図。
【図１１】従来の薄膜圧電共振素子の製造方法によって高抵抗Ｓｉ基板に空洞部をエッチングにて形成した場合に発生する、高抵抗Ｓｉ基板特有のチャージアップによる空洞内部の形状欠陥の発生原理を示す説明図。
【符号の説明】
【００４６】
１  基板２  酸化膜
３  第１電極
４  空洞
７  圧電体膜
８  第２電極
９  絶縁膜（ＳｉＮｘ膜）
１０  配線電極
ＦＲ１〜ＦＲ９  薄膜圧電共振素子
【図１】
2007019758.tif 000003
【図２】
2007019758.tif 000004
【図３】
2007019758.tif 000005
【図４】
2007019758.tif 000006
【図５】
2007019758.tif 000007
【図６】
2007019758.tif 000008
【図８】
2007019758.tif 000009
【図９】
2007019758.tif 000010
【図１０】
2007019758.tif 000011
【図１１】
2007019758.tif 000012
【図７】
2007019758.tif 000013