(57)【要約】【課題】インピーダンス調整、ドライブ能力調整の柔軟性があり、かつ高速な信号伝送が可能な半導体送受信装置システムを小面積にて得ること。【解決手段】双方向に信号の送受信を行なう半導体送受信装置システムであって、１つのマスター半導体送受信装置と少なくとも１つのスレーブ半導体送受信装置で構成され、前記マスター半導体送受信装置、前記スレーブ半導体送受信装置ともに信号の送受信を行なうための送信回路と受信回路と、伝送線路とのインピーダンスの整合を図る終端回路を具備し、前記マスター半導体送受信装置のみに信号駆動用の電流源を持たせる構成とした。【選択図】図１
2007306267.tif 000002
【特許請求の範囲】
【請求項１】
双方向に信号の送受信を行なう半導体送受信装置システムであって、マスター半導体送受信装置と少なくとも１つのスレーブ半導体送受信装置で構成され、前記マスター半導体送受信装置、前記スレーブ半導体送受信装置ともに信号の送受信を行なうための送信回路と受信回路と、伝送線路とのインピーダンスの整合を図る終端回路を具備し、前記マスター半導体送受信装置のみに信号駆動用の電流源を持たせることを特徴とする半導体送受信装置システム。
【請求項２】
マスター半導体送受信装置は、信号駆動用の電流源を持ったオープンドレインタイプの送信回路と、信号駆動用の電流源を持った終端回路からなり、スレーブ半導体送受信装置は、オープンドレインタイプの送信回路と、終端回路からなること特徴とする請求項１記載の半導体送受信装置システム。
【請求項３】
マスター半導体送受信装置からスレーブ半導体送受信装置へ信号を伝送する場合は、スレーブ半導体送受信装置の終端回路を働かせて伝送線路とのインピーダンス整合を図り、マスター半導体送受信装置の送信回路の電流源をＯＮ／ＯＦＦすることによって信号伝送を行なう、また、スレーブ半導体送受信装置からマスター半導体送受信装置へ信号を伝送する場合は、マスター半導体送受信装置の終端回路を働かせて伝送線路とのインピーダンス整合を図り、かつ信号駆動用の電流を働かせて信号駆動用の電流を供給し、スレーブ半導体送受信装置の送信回路をＯＮ／ＯＦＦすることによって信号伝送を行なうことを特徴とする請求項１または請求項２に記載の半導体送受信装置システム。
【請求項４】
繋がるマスター半導体送受信装置によって、スレーブ半導体送受信装置の終端回路のインピーダンスを変更させて双方向の信号伝送を行なうことを特徴とする請求項１から３いずれかに記載の半導体送受信装置システム。
【請求項５】
請求項１から請求項４いずれかに記載のスレーブ半導体送受信装置の特徴を持ったメモリカード。
【請求項６】
請求項１から請求項４いずれかに記載のマスター半導体送受信装置の特徴を持ったメモリカードホスト機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速な信号伝送を可能にする半導体送受信装置システムであって、メモリカードなどの実装面積が制約される部分に搭載され、かつ様々なタイプのホスト機器に接続されるインターフェースにおいて、実装面積を抑え、かつインピーダンス整合を柔軟に図れる半導体技術に関するものである。
【背景技術】
【０００２】
近年、小型なＳＤメモリカード、メモリースティックなどの半導体メモリカードがブリッジメディアとして、ＰＣ、デジタルカメラ、デジタルオーディオ、携帯電話などに使用され、高精細な画像ファイル、動画などを扱うようになってきたため、記憶容量も年々増加してきている。それに伴って、大容量なデータを瞬時に移動できるように、データ転送レートの高速化が望まれているが、半導体メモリカードは小型であることが特徴のため、安易にバス幅を拡張して転送レートを向上させることができない。
【０００３】
ＰＣあるいはＡＶ機器においては、ＵＳＢ、ＳｅｒｉａｌＡＴＡ、ＨＤＭＩなどの高速シリアルインターフェース技術が広く浸透し、転送レートもＧＨｚオーダーまで高速化されてきているが、ＩＦ部の面積および電力消費は大きく、小型である半導体メモリカードにそのまま高速シリアルインターフェース技術を導入することは困難である。また、半導体メモリカードは、ＰＣ、ＡＶ機器、モバイル機器、家電機器と幅広く使われるため、高速シリアルインターフェースにおいて重要となるインピーダンス調整機能の柔軟性と、ドライブ能力の柔軟性が要求される。
【０００４】
メモリカードとして、小型であり、かつインピーダンス調整、ドライブ能力の柔軟性がある特許は知られていないが、半導体デバイスとしては、特許文献１に示されているように、受信側半導体デバイスに内蔵された終端抵抗と伝送線路との間でインピーダンス整合をとるために、伝送線路のインピーダンス値に比例したリファレンス抵抗を受信側半導体デバイスに外付けし、終端抵抗を、抵抗素子とＭＯＳトランジスタのＯＮ抵抗で構成し、リファレンス抵抗を参照して、終端抵抗を調整する構成としたものなどがある。
【０００５】
この特許のようにインピーダンス調整の柔軟性だけを単独にあげる特許は提案されているが、これだけではドライブ能力の柔軟性はなく、一般的に図５に示すように信号駆動用の電流源は、マスター機器、スレーブ機器ともに内蔵され、単純にドライブ能力を可変にするために複数の駆動電流源を内蔵してドライブ能力の柔軟性を持たせると、実装面積が大きくなり、小型化が要求されるメモリカードのインターフェースとしては適さないという課題がある。
【特許文献１】特開２００２−３４４３００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、前記課題を解決するものであり、メモリカードなどの小型機器に導入可能で、ＰＣ、ＡＶ機器、モバイル機器、家電機器などのメモリカードホスト機器に応じて、インピーダンス調整、ドライブ能力の柔軟性な半導体送受信装置システム、メモリカードおよびメモリカードホスト機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記従来の課題を解決するために、双方向に信号の送受信を行なう半導体送受信装置システムであって、マスター半導体送受信装置と少なくとも１つのスレーブ半導体送受信装置で構成され、前記マスター半導体送受信装置、前記スレーブ半導体送受信装置ともに信号の送受信を行なうための送信回路と受信回路と、伝送線路とのインピーダンスの整合を図る終端回路を具備し、前記マスター半導体送受信装置のみに信号駆動用の電流源を持たせることによって、スレーブ半導体送受信装置のインターフェース回路の実装面積を小さくすることができる。
【０００８】
また、マスター半導体送受信装置は、信号駆動用の電流源を持ったオープンドレインタイプの送信回路と、信号駆動用の電流源を持った終端回路からなり、スレーブ半導体送受信装置は、オープンドレインタイプの送信回路と、終端回路からなること特徴とすることによって、マスター半導体送受信装置からの電流供給だけで、双方向にインピーダンス整合を図りつつ通信することが可能となる。
【０００９】
また、マスター半導体送受信装置からスレーブ半導体送受信装置へ信号を伝送する場合は、スレーブ半導体送受信装置の終端回路を働かせて伝送線路とのインピーダンス整合を図り、マスター半導体送受信装置の送信回路の電流源をＯＮ／ＯＦＦすることによって信号伝送を行なう、また、スレーブ半導体送受信装置からマスター半導体送受信装置へ信号を伝送する場合は、マスター半導体送受信装置の終端回路を働かせて伝送線路とのインピーダンス整合を図り、かつ信号駆動用の電流を働かせて信号駆動用の電流を供給し、スレーブ半導体送受信装置の送信回路をＯＮ／ＯＦＦすることによって信号伝送を行なうことによって、より電流源の電流を小さくすることが可能となり、実装面積および不要輻射などが小さくできる。
【００１０】
また、繋がるマスター半導体送受信装置に応じて、スレーブ半導体送受信装置の終端回路のインピーダンスを変更させて双方向の信号伝送を行なうことによって、スレーブ側の実装面積を最小に抑えた状態で、マスター半導体送受信装置の設計の違いだけでインピーダンス調整、ドライブ能力の調整を柔軟に図ることができる。
【００１１】
また、上記スレーブ半導体送受信装置の特徴を持ったメモリカードにすることによって、小型であり、かつメモリカードホスト機器とのインピーダンス整合が柔軟に対応できるインターフェースが構築可能となる。
【００１２】
また、上記マスター半導体送受信装置の特徴を持ったメモリカードホスト機器にすることによって、メモリカードホスト機器とのインピーダンス整合、ドライブ能力を柔軟に図れるメモリカードとのインターフェースが構築可能となる。
【発明の効果】
【００１３】
本発明の半導体送受信装置システムによれば、スレーブ半導体送受信装置の回路部の実装面積を小さくすることができる。
【００１４】
また、本発明の半導体送受信装置システムによれば、マスター半導体送受信装置からの電流供給だけで、双方向にインピーダンス整合を図りつつ通信することが可能となる。
【００１５】
また、本発明の半導体送受信装置システムによれば、より電流源の電流を小さくすることが可能となり、実装面積および不要輻射などが小さくできる。
【００１６】
また、本発明の半導体送受信装置システムによれば、スレーブ側の実装面積を最小に抑えた状態で、マスター半導体送受信装置の設計の違いだけでインピーダンス調整、ドライブ能力の調整を柔軟に図ることができる。
【００１７】
また、本発明のメモリカードによれば、小型であり、かつメモリカードホスト機器とのインピーダンス整合が柔軟に対応できるインターフェースが構築可能となる。
【００１８】
また、本発明のメモリカードホスト機器によれば、メモリカードホスト機器とのインピーダンス整合、ドライブ能力を柔軟に図れるメモリカードとのインターフェースが構築可能となる。
【発明を実施するための最良の形態】
【００１９】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２０】
（実施の形態１）
図１は、本発明の実施の形態１における半導体送受信装置システムの構成を示す図である。
【００２１】
図１において、伝送線路１００の両端に、マスターとなるマスター半導体送受信装置１０１とスレーブとなるスレーブ半導体送受信装置１０２が接続されている。
【００２２】
マスター半導体送受信装置１０１、スレーブ半導体送受信装置１０２は、各々、伝送線路１００とのインピーダンスの整合を図るための終端回路１０３、１０４と、信号を送信するためのオープンドレインタイプの送信回路１０７、１０８と、信号を受信するための受信回路１０５、１０６を持つ。
【００２３】
マスター半導体送受信装置１０１の詳細な構成としては、終端回路１０３は、終端電位１０９にインピーダンス調整のための終端抵抗１１１が接続され、かつスレーブ側が信号を送信するときの信号駆動用の電流源１１３が終端抵抗１１１に接続され、送受信によって、終端回路１０３を伝送線路１００から切り離すためのスイッチ１１５が電流源１１３に接続された構成となる。送信回路１０７は、マスター側が信号を送信するときの信号駆動用の電流源１１９がグランドに接続され、マスター側から送信する１、０の信号を伝送線路１００に与えるためのスイッチ１１７がマスター側の信号を送信するときの信号駆動用の電流源１１９に接続される構成となる。
【００２４】
スレーブ半導体送受信装置１０２の詳細な構成としては、終端回路１０４は、終端電位１１０にインピーダンス調整のための終端抵抗１１２が接続され、送受信によって、終端回路１０４を伝送線路から切り離すためのスイッチ１１６が終端抵抗１１２に接続される。送信回路１０８は、スレーブ側から送信する１、０の信号を伝送線路１００に与えるためのスイッチ１１８がグランド１２２に接続される構成となる。
【００２５】
マスター半導体送受信装置１０１からスレーブ半導体送受信装置１０２に信号を送信する場合、マスター側の終端回路１０３はスイッチ１１５によって伝送線路１００から切り離され、受信端のスレーブ側の終端回路１０４はスイッチ１１６によって伝送線路１００に接続されてインピーダンス整合が図られる。また、マスター側のスイッチ１１７をＯＮ／ＯＦＦさせて、電流源１１９による電流吸収／電流開放が生じることによって、スレーブ側の受信回路１０６に信号信号を伝達させる。なお、この時のスレーブ側の送信回路１０８はＯＦＦ状態にして伝送線路を開放しておく。
【００２６】
スレーブ半導体送受信装置１０２からマスター半導体送受信装置１０１に信号を送信する場合、スレーブ側の終端回路１０４はスイッチ１１６によって伝送線路１００から切り離され、受信端のマスター側の終端回路１０３はスイッチ１１５によって伝送線路１００に接続されてインピーダンス整合が図られ、かつ電流源１１３によって、伝送線路に電流を供給する。また、スレーブ側のスイッチ１１８をＯＮ／ＯＦＦさせて、伝送線路１００に供給されている電流を電流吸収／電流開放させることによって、マスター側の受信回路１０５に信号を伝達させる。なお、この時のマスター側の送信回路１０７はＯＦＦ状態にして伝送線路を開放しておく。
【００２７】
これにより、本発明では、マスター側だけに信号伝送用の電流源を配置することによって、双方向の信号伝送を高品位に行なうことが可能となり、スレーブ半導体送受信装置のインターフェース部の実装面積を小さくすることができる。また、信号の送受信によって、終端抵抗を的確に伝送線路に切り離すことのよって、電流源の電流を小さくすることができる。
【００２８】
なお、本実施の形態において、シングルエンド伝送での例を示したが、図２、または図６に示すような差動伝送のような構成してもよく、これにより、より電流源の電流を小さくすることが可能となり、実装面積および不要輻射などが小さくできる。
【００２９】
（実施の形態２）
図３は、本発明の実施の形態２における半導体送受信装置システムの構成を示す図である。
【００３０】
この例では、スレーブ半導体送受信装置３０２の終端回路３０４の終端抵抗３１２を可変抵抗タイプとしている。
【００３１】
これにより、ドライブ能力の調整の方は、マスター半導体装置の仕様に応じて電流源を最適に設計すればよく、スレーブ半導体送受信装置のインピーダンス調整のみを接続されるマスター機器および伝送線路に応じて調整すればよく、スレーブ側の実装面積を最小に抑えた状態で、マスター半導体送受信装置の設計の違いだけでインピーダンス調整、ドライブ能力の調整を柔軟に図ることができる。
【００３２】
（実施の形態３）
図４は、本発明の実施の形態３におけるメモリカードホスト機器およびメモリカードの構成を示す図である。
【００３３】
この例では、マスター機器として、メモリカードホスト機器４５１、４５３の２台と、スレーブ機器として、メモリカード４５２を示し、マスター機器側のメモリカードＩＦ部４５５、４５７や、スレーブ側の送受信部４５６の回路構成は実施の形態１および２で示した回路構成をしている。また、メモリカードホスト機器４５１のメモリカードＩＦ部４５５の終端抵抗インピーダンスは５０Ω、電流源の電流量は４ｍＡ、メモリカードホスト機器４５３のメモリカードＩＦ部４５７の終端抵抗インピーダンスは２００Ω、電流源の電流量は１ｍＡとする。
【００３４】
メモリカード４５２の構成としては、メモリカードホスト機器４５１、４５３のメモリカードＩＦ部４５５、４５７と接続するための端子群４５４、終端抵抗、送信回路、受信回路からなる送受信部４５６、データの蓄積を行なうデータ記憶部４６０、終端抵抗値の設定が行なわれる終端抵抗値レジスタ４６２と、メモリカードホスト機器４５１、４５３とのデータのやり取りや、送受信部４５６、データ記憶部４６０、終端抵抗値レジスタ４６２の各種制御を行なう制御部４６０で構成される。
【００３５】
メモリカード４５２が、メモリカードホスト機器４５１に接続された場合、最初は低速なモードでメモリカードホスト機器４５１とデータのやり取りを行ない、メモリカードホスト機器４５１から終端抵抗値レジスタ４６２にメモリカードホスト機器４５１との接続で最適な５０Ωのインピーダンス値が設定されると、送受信部４５６の可変抵抗の値が５０Ωとなり、それ以降、インピーダンス整合が図られるため高速なモードでのアクセスが可能となる（この場合、５０Ωｘ４ｍＡ＝２００ｍＶでのアクセスとなる。）。
【００３６】
また、メモリカード４５２が、メモリカードホスト機器４５３に接続された場合、上記と同様に、最初は低速なモードでメモリカードホスト機器４５３とデータのやり取りを行ない、メモリカードホスト機器４５３から終端抵抗値レジスタ４６２にメモリカードホスト機器４５３との接続で最適な２００Ωのインピーダンス値が設定されると、送受信部４５６の可変抵抗の値が２００Ωとなり、それ以降、インピーダンス整合が図られるため高速なモードでのアクセスが可能となる。この場合、メモリカードホスト機器４５１と同様に２００ｍＶの信号振幅を得るためには、ドライブ能力１ｍＡの電流量があればよい。
【００３７】
これにより、メモリカードを小型にでき、かつメモリカードホスト機器とのインピーダンス整合、ドライブ能力を柔軟に図れるメモリカードとのインターフェースが構築可能となる。
【産業上の利用可能性】
【００３８】
本発明にかかる半導体送受信装置システムは、信号の反射やクロストークが問題となる高速信号伝送技術において、特にメモリカードなどのＩ／Ｏ回路部の実装面積が小さいことが要求される分野でのインターフェース技術として応用可能である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１における半導体送受信装置システムの構成図
【図２】本発明の実施の形態１（差動伝送）における半導体送受信装置システムの構成図
【図３】本発明の実施の形態２における半導体送受信装置システムの構成図
【図４】本発明の実施の形態３におけるメモリカードホスト機器およびメモリカードの構成図
【図５】従来の構成図
【図６】本発明の実施の形態１（差動伝送）における半導体送受信装置システムの構成図
【符号の説明】
【００４０】
１００，２００    伝送線路
１０１，２０１，６０１    マスター半導体送受信装置
１０２，２０２，３０２，６０２    スレーブ半導体送受信装置
１０３，１０３’，６０３，１０４，１０４’，６０４    終端回路
１０５，２０５，６０５，１０６，２０６，６０６    受信回路
１０７，１０７’，６０７，１０８，１０８’，６０８    送信回路
１０９，１１０    終端電位
１１１，１１２，３１２    終端抵抗
１１３，１１９    電流源
１１５，１１６，１１７，１１７’，１１８，１１８’    スイッチ
１２１，１２２    グランド
４５１，４５３    メモリカードホスト機器
４５２    メモリカード
４５４    端子部
４５５，４５７    メモリカードＩＦ部
４５６    送受信部
４５８    制御部
４６０    データ記憶部
４６２    終端抵抗値レジスタ
【図１】
2007306267.tif 000003
【図２】
2007306267.tif 000004
【図３】
2007306267.tif 000005
【図４】
2007306267.tif 000006
【図５】
2007306267.tif 000007
【図６】
2007306267.tif 000008