(57)【要約】【課題】  ファンクションテストと電源電圧試験とを同時に行うことの可能な半導体装置方法を提供する。【解決手段】  試験対象となるＬＳＩ１１を搭載する試験ボード１と、ＬＳＩ試験装置２とから構成される。ＬＳＩ１１の監視対象となる電源ピンは、ウィンドウコンパレータ１２のモニター波形ポイント１２２と接続される。ＬＳＩ試験装置２の電源部２２は、ＬＳＩ１１および基準電圧波形ポイント１２１へ電源電圧を供給される。ＬＳＩ１１の電源電圧が所定の電圧範囲内の場合は、コンパレータ出力ポイント１２３からＨｉｇｈレベルで出力され、所定の電圧範囲内でない場合はＬｏｗレベルで出力される。一方、ファンクションテストパターン出力部２１から出力したテストパターンは、ＬＳＩ１１へと入力される。そのテストパターンに対するＬＳＩ１１の出力は、ウィンドウコンパレータ１２の出力とともにファンクションテスト結果判定部２３で処理される。【選択図】  図１
2007093460.tif 000002
【特許請求の範囲】
【請求項１】
ファンクションテスト用のテストパターンを生成し、試験対象である半導体装置へ出力するテストパターン出力手段と、
前記半導体装置の電源電圧が所定の電圧範囲内に収まっているかを判定する電源電圧判定手段と、
前記半導体装置および前記電源電圧判定手段に電源を供給する電源供給手段と、
前記入力したテストパターンに対する前記半導体装置の応答出力と前記電源電圧判定手段の出力とから試験結果の判定を行う結果判定手段と、
前記結果判定手段の試験結果を保持する記憶手段と、
を具備することを特徴とする半導体試験装置。
【請求項２】
前記電源電圧判定手段は、前記電圧範囲を調整する調整手段を有することを特徴とする請求項１に記載の半導体試験装置。
【請求項３】
前記調整手段は、可変抵抗の抵抗値を変更することで前記電圧範囲を調整可能な電流ミラー回路であることを特徴とする請求項２に記載の半導体試験装置。
【請求項４】
試験対象となる半導体装置の電源端子と、電源電圧が所定の電圧範囲内に収まっているかを判定する電源電圧判定手段とを接続する接続手順と、
前記半導体装置および前記電源電圧判定手段に電源電圧を供給する電源供給手順と、
前記半導体装置にファンクションテスト用のテストパターンを入力するテストパターン入力手順と、
前記入力したテストパターンに対する前記半導体装置の応答出力と前記電源電圧判定手段の出力とから試験結果の判定を行う判定手順と、
を備えていることを特徴とする半導体試験方法。
【請求項５】
前記電源電圧判定手段の前記電圧範囲を調整する調整手順をさらに備えていることを特徴とする請求項４に記載の半導体試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体装置を試験するための半導体試験装置および半導体試験方法に関する。
【背景技術】
【０００２】
従来、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ）の試験においては、ＬＳＩが論理回路として正常な動作をするかを検査するファンクションテストと、ＬＳＩの電源電圧に異常が発生していないかを検査する電源電圧試験とが独立して行われていた。なお、本出願に関する従来技術の参考文献として、特許文献1から特許文献５が知られている。
【特許文献１】特許第３５５８９６４号公報
【特許文献２】特開平０７−００３４５８号公報
【特許文献３】特開平０７−０７２２２４号公報
【特許文献４】特開平１０−０６８４７６号公報
【特許文献５】特開２００４−１２８７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ファンクションテストと電源電圧試験とを独立して行う方法では、それぞれの試験に対して試験を行う時間が別々に必要になり、試験に要する時間が長くなる。また、ファンクションテストは試験対象の半導体装置の電源電圧が正常であることを前提に実施されるものであるため、当該半導体装置の電源電圧が正常であることを試験者がオシロスコープ等の測定器で常時監視する必要があった。
【０００４】
また、ファンクションテストの試験を実行している間に電源電圧のサージ、試験対象の半導体装置内部での短絡による異常電流やラッチアップ等の異常現象が発生した場合には、試験を中断して異常が起きた箇所の特定を行う等の処理が必要になるが、試験者が測定器等で電源電圧の異常を検出する方法では
異常検出直後に試験を中断することができない。
【０００５】
本発明は上記事情を考慮してなされたもので、その目的は、ファンクションテストと電源電圧試験とを同時に行うことの可能な半導体試験装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、ファンクションテスト用のテストパターンを生成し、試験対象である半導体装置へ出力するテストパターン出力手段と、前記半導体装置の電源電圧が所定の電圧範囲内に収まっているかを判定する電源電圧判定手段と、前記半導体装置および前記電源電圧判定手段に電源を供給する電源供給手段と、前記入力したテストパターンに対する前記半導体装置の応答出力と前記電源電圧判定手段の出力とから試験結果の判定を行う結果判定手段と、前記結果判定手段の試験結果を保持する記憶手段と、を具備することを特徴とする半導体試験装置である。
【０００７】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記電源電圧判定手段は、前記電圧範囲を調整する調整手段を有することを特徴としている。
【０００８】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記調整手段は、可変抵抗の抵抗値を変更することで前記電圧範囲を調整可能な電流ミラー回路であることを特徴としている。
【０００９】
また、請求項４に記載の発明は、試験対象となる半導体装置の電源端子と、電源電圧が所定の電圧範囲内に収まっているかを判定する電源電圧判定手段とを接続する接続手順と、前記半導体装置および前記電源電圧判定手段に電源電圧を供給する電源供給手順と、前記半導体装置にファンクションテスト用のテストパターンを入力するテストパターン入力手順と、前記入力したテストパターンに対する前記半導体装置の応答出力と前記電源電圧判定手段の出力とから試験結果の判定を行う判定手順と、を備えていることを特徴とする半導体試験方法である。
【００１０】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記電源電圧判定手段の前記電圧範囲を調整する調整手順をさらに備えていることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、ファンクションテストを行うためのテストパターン出力手段と電源電圧を監視（試験）する電源電圧判定手段の双方を備え、ファンクションテストと電源電圧試験とを同時に行うことが可能であるため、ファンクションテストと電源電圧試験とを別々に行う必要のある従来技術と比較して、試験時間を短縮することができる。また、ファンクションテスト中に電源電圧を監視し、電源電圧の監視結果を記憶手段で記憶することが可能であるため、ファンクションテスト中に試験者が測定器を用いて電源電圧の監視を行うことなく、正常な電源電圧で測定したファンクションテストの結果を得ることができる。
【００１２】
また、ファンクションテスト中の半導体装置の電源電圧異常を検出することが可能であるため、電源電圧の異常が発生した時点でファンクションテストを中断し、試験者が原因を解明することができる。さらに、電源電圧異常が発生した時点で記憶されているファンクションテストの結果を調べることで、電源電圧異常が発生した時点で半導体装置に入力したテストパターンを特定することが可能であり、電源電圧異常の原因解明に役立てることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の実施形態にかかる半導体試験装置の概要を示したブロック図である。図１において、ＬＳＩ試験ボード１は、試験を行うＬＳＩを実装するためのボードである。ＬＳＩ試験装置２は、ＬＳＩ試験ボード１に実装したＬＳＩに対して各種の試験を行う装置である。なお、特許請求の範囲における半導体試験装置とは、本実施形態におけるＬＳＩ試験ボード１とＬＳＩ試験装置２とを指す。
【００１４】
ＬＳＩ試験ボード１上のＬＳＩ１１は、試験を行う対象となるＬＳＩである。ＬＳＩ１１は、一または複数の電源端子から電源を入力することにより動作し、入力端子から入力されるデータに対して所定の論理演算を行い、その演算結果を出力端子から出力する。ウィンドウコンパレータ１２（電源電圧判定手段）は、ＬＳＩ１１における電源電圧の監視を行うウィンドウコンパレータ回路である。ウィンドウコンパレータ１２内の基準電圧波形ポイント１２１は、ＬＳＩ試験装置２から供給される電源電圧が入力されるポイントである。
【００１５】
モニター波形ポイント１２２は、ＬＳＩ１１の電源端子と接続され、ＬＳＩ１１における電源電圧をモニターするポイントである。コンパレータ出力ポイント１２３は、ウィンドウコンパレータ１２の出力であり、ＬＳＩ試験装置２と接続される。
【００１６】
ＬＳＩ試験装置２内のファンクションテストパターン出力部（テストパターン出力手段）２１は、ＬＳＩ１１のファンクションテストを行う際に、テストパターンを生成しＬＳＩ１１へ出力するものである。電源部（電源供給手段）２２は、試験時に基準となる電源電圧を、ＬＳＩ１１および基準電圧波形ポイント１２１に対して供給するものである。
【００１７】
ファンクションテスト結果判定部（結果判定手段）２３は、ファンクションテストパターン出力部２１から出力するテストパターンに対する正常なＬＳＩ１１の応答出力として期待される期待パターンと、試験時に実際にＬＳＩ１１から出力された出力パターンとを比較するものである。また、ウィンドウコンパレータ１２のコンパレータ出力ポイント１２３からの出力を入力し、上述したＬＳＩ１１からの出力パターンと合わせて記憶部２４へ保存するものである。
【００１８】
記憶部２４（記憶手段）は、ファンクションテスト結果判定部２３で判定されるＬＳＩ１１からの出力パターンおよび電源電圧の結果を記憶するメモリである。
【００１９】
図２は、ウィンドウコンパレータ１２の回路を示した回路図である。図２において、抵抗Ｒ１は、その一端が電源ＶＣＣと接続され、他端がトランジスタＱ１のコレクタおよびトランジスタＱ１、Ｑ２、Ｑ３のベースと接続される。ウィンドウ幅調整ボリュームＲ２（調整手段）は、ウィンドウコンパレータ１２のウィンドウ幅を調整するための可変抵抗であり、その一端がトランジスタＱ１のエミッタと接続され、他端が電源ＶＥＥと接続される。
【００２０】
抵抗Ｒ３は、その一端がトランジスタＱ２のエミッタと接続され、他端が電源ＶＥＥと接続される。抵抗Ｒ４は、その一端がトランジスタＱ３のエミッタと接続され、他端が電源ＶＥＥと接続される。
【００２１】
演算増幅器ＯＰ１の＋入力端子はモニター波形ポイント１２３と接続され、−入力端子と出力端子は短絡される。また、演算増幅器ＯＰ１の出力端子は、抵抗Ｒ６の一端およびコンパレータＣＰ１の＋入力端子と接続され、電圧フォロア（バッファ）として動作する。
【００２２】
演算増幅器ＯＰ２の＋入力端子は基準電圧波形ポイント１２１と接続され、−入力端子と出力端子は短絡され、電圧フォロア（バッファ）として動作する。また、演算増幅器ＯＰ２の出力端子は、抵抗Ｒ５の一端およびコンパレータＣＰ２の＋入力端子と接続される。
【００２３】
コンパレータＣＰ１の−入力端子は、抵抗Ｒ５及びトランジスタＱ２のコレクタと接続される。コンパレータＣＰ２の−入力端子は、抵抗Ｒ６の他端及びトランジスタＱ３のコレクタと接続される。
【００２４】
抵抗Ｒ７は、その一端がコンパレータＣＰ１の出力端子及びコンパレータＣＰ２の出力端子と接続され、他端が演算増幅器ＯＰ３の入力端子へと接続される。演算増幅器ＯＰ３の出力端子は、コンパレータ出力ポイント１２３と接続される。
【００２５】
次に、上述した実施形態の動作を、図２を参照して説明する。図２において、トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ１、Ｒ３、Ｒ４およびウィンドウ幅調整ボリュームＲ２の回路は電流ミラー回路の構成であり、トランジスタＱ２のコレクタに流れ込む電流Ｉ２およびトランジスタＱ３のコレクタに流れ込む電流Ｉ３は、トランジスタＱ１のコレクタに流れ込む電流Ｉ１と等しい。
【００２６】
ウィンドウ幅調整ボリュームＲ２の抵抗値を変化させると、電流Ｉ１が変化し、電流ミラー回路を通して電流Ｉ２および電流Ｉ３も変化する。電流Ｉ２が変化することにより、抵抗Ｒ５による電圧降下量が変化し、コンパレータＣＰ１の−入力端子にかかる電圧が変化する。同様に、電流Ｉ３が変化することにより、抵抗Ｒ６による電圧降下量が変化し、コンパレータＣＰ２の−入力端子にかかる電圧が変化する。
【００２７】
モニター波形ポイント１２２における電圧をＶｉｎとおくと、電圧フォロアとして動作する演算増幅器ＯＰ１の出力端子における電圧は同じＶｉｎとなる。このとき、コンパレータＣＰ１の＋入力端子の電圧はＶｉｎ、コンパレータＣＰ２の−入力端子の電圧はＶｉｎ−Ｒ６×Ｉ３となる。
【００２８】
基準電圧波形ポイント１２１における電圧をＶｒｅｆとおくと、電圧フォロアとして動作する演算増幅器ＯＰ２の出力端子における電圧は同じＶｒｅｆとなる。このとき、コンパレータＣＰ２の＋入力端子の電圧はＶｒｅｆ、コンパレータＣＰ１の−入力端子の電圧はＶｒｅｆ−Ｒ５×Ｉ２となる。
【００２９】
したがって、コンパレータＣＰ１の出力は、Ｖｉｎ＞Ｖｒｅｆ−Ｒ５×Ｉ２の場合にＨｉｇｈとなり、逆にＶｉｎ＜Ｖｒｅｆ−Ｒ５×Ｉ２の場合にはＬｏｗとなる。一方、コンパレータＣＰ２の出力は、Ｖｒｅｆ＞Ｖｉｎ−Ｒ６×Ｉ３（すなわち、Ｖｉｎ＜Ｖｒｅｆ＋Ｒ６×Ｉ３）の場合にＨｉｇｈとなり、逆にＶｒｅｆ＜Ｖｉｎ−Ｒ６×Ｉ３（すなわち、Ｖｉｎ＞Ｖｒｅｆ＋Ｒ６×Ｉ３）の場合にはＬｏｗとなる。
【００３０】
コンパレータＣＰ１、ＣＰ２はともにオープンドレイン型の出力であり、コンパレータＣＰ１の出力、コンパレータＣＰ２の出力がともにＨｉｇｈであるときにのみ、抵抗Ｒ７を介して演算増幅器ＯＰ３へ入力される電圧はＨｉｇｈとなる。演算増幅器ＯＰ３は、ＬＳＩ試験装置の入力可能な電圧範囲に応じて、入力電圧を増幅して出力する。
【００３１】
上述の通り、電圧Ｖｉｎが所定の電圧範囲、すなわち、Ｖｒｅｆ−Ｒ５×Ｉ２＜Ｖｉｎ＜Ｖｒｅｆ＋Ｒ６×Ｉ３、に収まっている場合にウィンドウコンパレータ１２のコンパレータ出力ポイント１２３からの出力はＨｉｇｈとなり、Ｖｉｎ＜Ｖｒｅｆ−Ｒ５×Ｉ２またはＶｒｅｆ＋Ｒ６×Ｉ３＜Ｖｉｎの場合にはウィンドウコンパレータ１２の出力はＬｏｗとなる。
【００３２】
続いて、図１および図３を参照してＬＳＩの試験方法の手順を説明する。ＬＳＩ１１の試験を行う際は、まず試験を行うＬＳＩ１１の電源端子を一つ選択し、ウィンドウコンパレータ１２のモニター波形ポイント１２２と接続する。続いて、ＬＳＩ試験装置２の電源部２２からＬＳＩ１１およびウィンドウコンパレータ１２の基準電圧波形ポイント１２１に電源を供給する。
【００３３】
電源の供給後、ウィンドウコンパレータ１２のウィンドウ幅調整ボリュームＲ２を調整し、ウィンドウコンパレータ１２の演算増幅器ＯＰ３への入力がＨｉｇｈとなる電圧の幅を調整する。具体的には、基準電圧波形ポイント１２１の電圧は固定した状態で、ＬＳＩ１１に供給する電源電圧を変動させ、ウィンドウコンパレータ１２の出力がＨｉｇｈからＬｏｗ、またはＬｏｗからＨｉｇｈに反転する電圧（閾値電圧）を検出する。
【００３４】
上記検出した閾値電圧が、ＬＳＩ１１の電源に要求される閾値電圧と一致していない場合は、ウィンドウ幅調整ボリュームＲ２を調整し、再び同様の方法で閾値電圧を検出する。この手順を、検出閾値電圧がＬＳＩ１１の電源に要求される閾値電圧と一致するまで繰り返し行う。
【００３５】
ウィンドウ幅の調整終了後は、ＬＳＩ１１の電源電圧が規定の電圧範囲内であるときにウィンドウコンパレータ１２はＨｉｇｈレベルを出力し、規定の電圧範囲外になったときにウィンドウコンパレータ１２はＬｏｗレベルを出力する。
【００３６】
ウィンドウ幅調整ボリュームＲ２の調整が終了すると、ファンクションテスト結果判定部２３で保持する前述の期待パターンにウィンドウコンパレータ１２からの出力の期待値を設定する。
【００３７】
この期待値の設定は、例えば図３に示したファンクションテストの期待値パターンの最後の１ビットをウィンドウコンパレータ１２の出力用に割り当てる。本実施形態では、ＬＳＩ１１の電源電圧が所定の範囲内に収まっている正常な状態の場合にウィンドウコンパレータ１２からファンクションテスト結果判定部へＨｉｇｈレベルが出力されるため、上記期待値パターンの最後の１ビットにはＨｉｇｈをセットする。
【００３８】
続いて、ファンクションテストパターン出力部２１からＬＳＩ１１の入力端子にテストパターンを出力し、ＬＳＩ１１の出力端子から出力されるそのテストパターンに対するＬＳＩ１１の応答出力をファンクションテスト結果判定部２３で取得する。ファンクションテスト結果判定部２３では、ファンクションテスト結果の取得と同時に、ウィンドウコンパレータ１２からの出力を取り込む。
【００３９】
ファンクションテスト結果判定部２３は、ウィンドウコンパレータ１２の出力がＨｉｇｈレベルかＬｏｗレベルかを判定し、判定結果をＬＳＩ１１から出力された応答出力パターンの最後の１ビットに追加する。その後、ファンクションテスト結果判定部２３はウィンドウコンパレータの判定結果を追加した後のパターンを記憶部２４に保存する。
【００４０】
ファンクションテスト結果判定部２３は、ウィンドウコンパレータ１２の出力を追加した後のパターンと、上述した期待値パターンとを比較し、最後の１ビットが異なれば電源電圧に異常があると判定する。このように、本実施形態では電源電圧の監視とファンクションテストとを同時に行うことが可能である。
【００４１】
そのため、電源電圧に異常があると判定された直後に試験を中断し、試験者が原因を究明することが可能となり、従来のように電源電圧に異常が起きた状態で試験を続行することがなくなる。また、ＬＳＩ試験装置２で自動的に電源電圧の監視が行われるため、試験者がオシロスコープ等で常時電源電圧を監視する必要がなくなる。
【００４２】
さらにまた、記憶部２４で記憶するファンクションテスト結果の履歴を参照することにより、ＬＳＩ１１にどのようなテストパターンを入力したときに電源電圧の異常が起きたのかを特定することが可能となる。さらにまた、ＬＳＩ１１が行うテストパターンの処理のどの過程で電源電圧の異常が起きたのかを特定することが可能である。
【００４３】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【産業上の利用可能性】
【００４４】
本発明は、ＬＳＩ等の半導体を試験するための半導体試験装置に用いて好適である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態にかかる半導体試験装置の概要を示したブロック図である。
【図２】図１のウィンドウコンパレータ１２の回路を示した回路図である。
【図３】図１のファンクションテスト結果判定部２３で保持する期待値パターンの一例を示したものである。
【符号の説明】
【００４６】
１…ＬＳＩ試験ボード、２…ＬＳＩ試験装置、１１…ＬＳＩ、１２…ウィンドウコンパレータ（電源電圧判定手段）、２１…ファンクションテストパターン出力部（テストパターン出力手段）、２２…電源部、２３…ファンクションテスト結果判定部（結果判定手段）、２４…記憶部（記憶手段）、Ｒ２…ウィンドウ幅調整ボリューム（調整手段）
【図１】
2007093460.tif 000003
【図２】
2007093460.tif 000004
【図３】
2007093460.tif 000005