(57)【要約】【課題】  発振回路、多段トランスおよび整流器を用いて、低価格、高精度の蓄電容量偏差軽減システムを提供する。【解決手段】  直列に複数の蓄電要素を接続した蓄電容量偏差軽減システム１において、各蓄電要素ＣＥpの合計直列電圧ＶSPが入力される発振回路１１と、一次回路に発振回路の出力が入力され、二次回路から複数段の均等電圧を出力する多段トランス１２と、多段トランスの各段の均等出力をそれぞれ入力し、各蓄電要素に直流電力をフィードバック供給する複数の整流回路１３とを備える。【選択図】    図１
2007274837.tif 000002
【特許請求の範囲】
【請求項１】
直列に複数の蓄電要素を接続した蓄電容量偏差軽減システムにおいて、
前記各蓄電要素の合計直列電圧が入力される発振回路と、
一次回路に前記発振回路の出力が入力され、二次回路から複数段の均等電圧を出力する多段トランスと、
前記多段トランスの各段の均等出力をそれぞれ入力し、前記各蓄電要素に直流電力をフィードバック供給する複数の整流回路と、
を備えたことを特徴とする蓄電容量偏差軽減システム。
【請求項２】
前記蓄電要素が、バッテリー、コンデンサまたはこれらを組合わせたモジュールからなることを特徴とする請求項１に記載の蓄電容量偏差軽減システム。
【請求項３】
前記多段トランスの二次回路出力が各蓄電要素の出力電圧の平均値を超える値となるように構成したことを特徴とする請求項１または２に記載の蓄電容量偏差軽減システム。
【請求項４】
前記多段トランスが複数であり、
前記発振回路の出力が前記各多段トランスの一次回路に入力され、前記各多段トランスの二次回路から複数段の均等電圧を出力することを特徴とする請求項１から３の何れかに記載の蓄電容量偏差軽減システム。
【請求項５】
前記発振回路が矩形波を発生することを特徴とする請求項１から４の何れかに記載の蓄電容量偏差軽減システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された複数の電池，コンデンサ等の複蓄電要素またはモジュール間の蓄電容量偏差を軽減することができる蓄電容量偏差軽減システムに関する。
【背景技術】
【０００２】
一般に、同一プロセスで製造された電池やコンデンサにおいては、その蓄電容量と端子電圧に強い相関があり、一般には、端子電圧が蓄電容量の多少と結びついている。従来の蓄電容量偏差軽減技術では、この相関を用いて端子電圧の均等化、すなわち蓄電容量（たとえば電池では、残存容量）の偏差軽減を図っている。
【０００３】
従来、蓄電容量偏差軽減技術として、充電時に容量偏差の軽減を行うもの（特許文献１：）、複数コイルを有するトランスとスイッチング回路を組み合わせて各蓄電素子の充電容量バラツキを補正するもの（特許文献２：特開２００１−２８６０７２）、特許文献２の技術を改良したもの（特許文献３：特開２００１−３３９８６５）が知られている。
【特許文献１】特開２００３−２８９６２９
【特許文献２】特開２００１−２８６０７２
【特許文献３】特開２００１−３３９８６５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１の蓄電容量偏差軽減技術では、先に満充電に達した蓄電素子の過充電を熱消費で防止しているため、エネルギー効率が悪い。
また、特許文献２や特許文献３の蓄電容量偏差軽減技術では、エネルギーロスが少ないが、多くのスイッチ素子が必要で精密な制御を必要とするという問題がある。
【０００５】
本発明は、上記の問題を解決するために提案されたものであって、発振回路、多段トランスおよび整流器を用いて、低価格、高精度の蓄電容量偏差軽減システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者は、蓄電要素の端子電圧（「蓄電要素電圧」と言う）の均等化が、蓄電要素の容量偏差軽減に直接寄与することに着目した。そして、総蓄電要素を直列接続したときの電圧（「総蓄電要素電圧」）に対応する交流電圧を発振回路により発生させ、この総蓄電要素電圧を多段トランスにより均等分割し、各蓄電要素に帰還させる（すなわち、各蓄電要素を充電する）ことにより、容量偏差を効率よく軽減することができるとの知見を得て本発明をなすに至った。
【０００７】
本発明は、（１）から（４）を要旨とする。
（１）「直列に複数の蓄電要素を接続した蓄電容量偏差軽減システムにおいて、
前記各蓄電要素の合計直列電圧が入力される発振回路と、
一次回路に前記発振回路の出力が入力され、二次回路から複数段の均等電圧を出力する多段トランスと、
前記多段トランスの各段の均等出力をそれぞれ入力し、前記各蓄電要素に直流電力をフィードバック供給する複数の整流回路と、
を備えたことを特徴とする蓄電容量偏差軽減システム。」
多段トランスの二次回路の整流出力は、Ｍ個の蓄電要素の合計電圧に比例し、かつ各蓄電要素の電圧の平均値を出力値とする系を構成する。したがって、電圧の低い蓄電要素には大電流がフィードバックされ、電圧の高い蓄電要素には小電流がフィードバックされ、各蓄電要素の容量偏差が軽減され、全ての蓄電要素の容量の均等化を常に保つことができる。
【０００８】
（２）「前記蓄電要素が、バッテリー、コンデンサまたはこれらを組合わせたモジュールからなることを特徴とする（１）に記載の蓄電容量偏差軽減システム。」
【０００９】
（３）  前記多段トランスの二次回路出力が各蓄電要素の出力電圧の平均値を超える値となるように構成したことを特徴とする（１）または（２）に記載の蓄電容量偏差軽減システム。」
帰還構成を利用して発振回路、多段トランス、二次回路、発振回路の順に流れる巡回電流を増し、この巡回電流で帰還充電インピーダンスを下げて蓄電要素の容量偏差軽減を早めることができる。
【００１０】
（４）「前記多段トランスが複数であり、
前記発振回路の出力が前記各多段トランスの一次回路に入力され、前記各多段トランスの二次回路から複数段の均等電圧を出力することを特徴とする（１）から（３）の何れかに記載の蓄電容量偏差軽減システム。」
蓄電要素が多く、一個の多段トランスでは所要の二次回路数を具備できない場合、複数の多段トランスを用いて、二次回路の合計段数で蓄電要素数をまかなうことができる。この場合も全ての多段トランスの一次回路には全蓄電要素電圧に比例した発振電圧を入力し、いずれの多段トランスの二次側出力にも同一電圧を発生させることができる。
【００１１】
（５）「前記発振回路が矩形波を発生することを特徴とする（１）から（４）の何れかに記載の蓄電容量偏差軽減システム。」
【発明の効果】
【００１２】
本発明では、各蓄電要素の端子電圧の値とは無関係に、充電電圧は全ての蓄電要素について同一としてある。したがって、各蓄電要素の端子電圧の多少に応じて充電電流が自動的に調整され、蓄電要素電圧の均等化がなされる。また、充電エネルギーの経路（充電回路）にはスイッチ素子を使わないようにもでき、この場合には充電時の損失もなく、安価、安定でかつ信頼性の高い蓄電容量偏差軽減システムが実現できる。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明の蓄電容量偏差軽減システムの基本構成を示すブロック図である。図１において、蓄電容量偏差軽減システム１は直列に複数の蓄電要素ＣＥ1，ＣＥ2，・・・，ＣＥMを接続したもので、発振回路１１と、多段トランス１２と、整流回路Ａ1，Ａ2，・・・，ＡM（符号１３で代表して示す）とからなる。
【００１４】
発振回路１１の入力端子には、蓄電要素ＣＥ1，ＣＥ2，・・・，ＣＥM（ＣＥqで代表して示す）合計直列電圧（後述する電源パックＳＰの電圧ＶSP）が加えられ、出力端子から交流矩形波電圧Ｕを出力する。なお、蓄電要素ＣＥqは、バッテリー、コンデンサまたはこれらを組合わせたモジュールである。また、発振回路１１の出力波形は、矩形波、正弦波等とすることができるが、効率の点から矩形波とすることが望ましい。
【００１５】
多段トランス１２の一次回路１２１には、発振回路１１の出力が入力され、二次回路１２２から複数段の均等電圧を出力する。二次回路１２２は、多段の二次巻き線Ｗ1，Ｗ2，・・・，ＷM（Ｗrで代表して示す）から構成されている。ここで各二次巻き線の巻き数は同じである（Ｎ2）。
本実施形態では、多段トランスの二次回路１２２の出力は、各蓄電要素ＣＥの出力電圧ＶCEの平均値を超える値となるように構成されている。
【００１６】
整流回路Ａ1，Ａ2，・・・，ＡM（Ａsで代表して示す）は多段トランス１２の各段（二次巻き線Ｗr）の均等出力をそれぞれ入力し、蓄電要素ＣＥpに直流電力をフィードバック供給する。
図１の回路では、まず直列接続された蓄電要素ＣＥ1，ＣＥ2，・・・，ＣＥMの全体（以下、「電源パックＳＰ」と称する）の出力を発振回路１１により交流矩形波に変換する。この交流矩形波を多段トランス１２に供給し、多段トランス１２の二次回路の出力を各整流回路１３により整流して蓄電要素ＣＥpにそれぞれ帰還する。
【００１７】
交流矩形波電圧Ｕと、電源パックＳＰの電圧ＶSPとの間に、
Ｕ＝ｋ×ＶSP
ｋ：比例定数
の関係がある。
多段トランス１２の巻線比ｎをＮ1／Ｎ2（Ｎ1：一次側巻線数，Ｎ2：二次側巻線数）とすれば、多段トランス１２の出力Ｕは、
Ｕ／ｎ＝ｋ×ＶSP／ｎ    （１）
となる。
【００１８】
電源パックＳＰ（電圧ＶSP）は、蓄電要素ＣＥ1，ＣＥ2，・・・，ＣＥM（電圧Ｖ1E，Ｖ2E，・・・，ＶME）がＭ個直列接続されて構成されるので、ＶSP＝ΣＶjE（ｊは１からＭ）となる。
ここで、ｋおよびｎをｋ／ｎ＝１／Ｍとなるように選べば、二次回路１２２の出力は、
ｋ×ＶSP／ｎ＝ＶSP／Ｍ＝Σ（ＶE）／Ｍ      （２）
となり、蓄電要素電圧ＶEの平均値ＶAVEを与える。二次回路１２２の各段（二次巻き線Ｗr）には蓄電要素の平均値ＶAVEが等しく現れる。この結果、端子電圧が平均値ＶAVEよりも低い蓄電要素ＣＥp1（ｐ1＝１，２，・・・，Ｍの何れか）には充電が行われるが、平均値ＶAVEよりも高い蓄電要素ＣＥp2（ｐ2＝１，２，・・・，Ｍの何れか）には充電が行われない。
【００１９】
多段トランス１２の二次巻き線Ｗr（ｒ＝１，２，・・・，Ｍ）の出力電圧はｋ×ＶSP／ｎであり、蓄電要素ＣＥ1，ＣＥ2，・・・，ＣＥMの平均電圧ＶAVE（ＶSP／Ｍ）である。ここで、
ｋ×ＶSP／ｎ−ＶSP／Ｍ    （３）
は、発振回路１１→多段トランス１２→整流器１３→蓄電要素ＣＥp→発振回路１１の経路を流れる巡回電流と、当該経路のインピーダンスとの積に相応するエネルギー消費量である。
【００２０】
《第１実施形態》
図２により、本発明の第１実施形態（上記の基本構成に基づく具体的な蓄電容量偏差軽減システムの実施形態）を説明する。図２のシステムでは、発振回路１１として、マルチバイブレータ１１Ａが使用され、整流回路１３として全波整流回路Ａ1，Ａ2，・・・，ＡMが使用されている。マルチバイブレータ１１Ａは、２つのトランジスタＴｒ1，Ｔｒ2と、２つのＣＲ回路（Ｃ1，Ｒ1とＣ2，Ｒ2）とからなる。また、全波整流回路ＡsとしてダイオードＤ1〜Ｄ4からなるブリッジ回路が採用されている。
【００２１】
矩形波を出力するマルチバイブレータ１１Ａは、電源を電源パックＳＰとして多段トランス１２を直接駆動することができる。多段トランス１２の二次回路１２１の合計値は、再びマルチバイブレータ１１Ａの電源電圧値となる。なお、前述したように、（ｋ×ＶSP／ｎ）−（ＶSP／Ｍ）が電力消費される。
なお、マルチバイブレータ１１Ａに代えて、他の発振回路を用いることができる。
たとえば、発振回路１１として、マルチバイブレータ１１Ａに代えて、低電力の矩形波発振回路を用いることもできる。
【００２２】
《第２実施形態》
本発明の第２実施形態を図３および図４により説明する。
図３では、多段トランス１２の二次巻き線Ｗqを中点タップ付巻線として、整流器１３（ダイオードブリッジ）の半減化を図っている。
半導体ダイオード等の整流素子は０．２Ｖ程度の順方向電圧を有し、その値にはバラツキと温度特性がある、元来大きくない蓄電要素電圧偏差を均等化するための回路にとって、このバラツキ、温度特性を減少させることには大きな意味がある。図３では、同時に動作するダイオードは２個（Ｄ1，Ｄ3またはＤ2，Ｄ4）であり、整流後の充電電圧誤差はダイオード２個分である。
【００２３】
図４では、多段トランスＡrの二次側巻線Ｗrの巻き数は倍の２Ｎ2であり、中点タップで二次電圧を二分してある。この結果、同時に動作するダイオードは１個（Ｄ1またはＤ2）であり、整流後の充電電圧誤差が半減する。
【００２４】
《第３実施形態》
本発明の第３実施形態を図５により説明する。本実施形態では、蓄電要素ＣＥPの数が多い場合を示す。
多段トランスの巻線数には限界があり、１個の多段トランスに数十個の二次巻線を設けることは現実的でない。蓄電要素ＣＥPの数が多い場合にも、各蓄電要素には全蓄電要素の電圧に比例した電圧を帰還させればよいことから、多段トランスの一次回路側には電源パックＳＰの電圧ＶSPに比例した発振回路１１の出力、即ち交流電圧を加え、適度な二次巻線数を有する多段トランスを複数個使用することができる。
【００２５】
図５では、蓄電要素数が３０の場合の例を示す。この場合には、４個の多段トランス１２（１），１２（２），１２（３），１２（４）が使用され、それぞれ８個の二次巻き線を有している。多段トランス１２（４）では、７番目と８番目の二次巻き線は使用しないので図示はしていない。
多段トランスは（１），１２（２），１２（３），１２（４）は全て同一の発振回路１１により駆動される。
多段トランス１２（１），１２（２），・・・，１２（４）として仕様が同一のものを使用しているので、各二次巻線の出力電圧は全て同一である。
このように、全ての蓄電要素ＣＥには同一電圧が帰還され、帰還電圧より端子電圧の低い蓄電要素には充電がなされ、帰還電圧より高い端子電圧を有する蓄電要素は均等化回路への放電のみがなされる。
【００２６】
《第４実施形態》
本発明の第４実施形態を図６により説明する。本実施形態でも、第３実施形態と同様、蓄電要素ＣＥPの数が多い場合を示す。本実施形態では、一次側電圧を２電圧に分割して積み重ねている。
単に分割しただけでは、分割されたそれぞれのブロック内では容量偏差が軽減されるが、ブロック間の偏差は軽減できない。そこでトランスにはブロック内蓄電素子数より多い二次回路を設け、二次回路出力を他ブロックの蓄電素子の一部に供給する。こうしてブロック内、ブロック間の偏差を軽減できる。
【００２７】
本実施形態では、多段トランス１２（１），１２（２）は二次巻き線数が１０個であり、１０対１の巻線比を有しており、１６個の蓄電要素ＣＥ1からＣＥ15を駆動する。
蓄電要素が１６個で、二次巻き線数が全体で２０個であるので、多段トランス１２（１）の２つの二次巻き線（Ｗ9およびＷ10）と、多段トランス１２（２）の２つの二次巻き線（Ｗ1およびＷ2）は、蓄電要素ＣＥ7およびＣＥ8に重複して使われ、多段トランス１２（２）の２つの二次巻き線（Ｗ1およびＷ2）と、多段トランス１２（１）の２つの二次巻き線（Ｗ9およびＷ10）は、蓄電要素ＣＥ9およびＣＥ10に重複して使われる。
なお、１０対１の巻線比を有しかつ１１個以上の二次巻き線を設けておき、一部の蓄電要素には重複して二次電圧を与えることで全体を均等化することもできる。
《実測例》
図７に、充電電圧が異なる４つの電池ＣＥ1，ＣＥ2，ＣＥ3，ＣＥ4（すなわち、Ｍ＝４）の蓄電容量偏差を軽減した実験例を示す。図７では、４電池の電池間電圧の偏差も合わせて表示してある。
図７では、電池ＣＥ1，ＣＥ2，ＣＥ3，ＣＥ4の初期電圧は、約４．１Ｖ，４．０Ｖ，３．９Ｖ，３．８Ｖであり、これらの電池を、第１実施形態において示した蓄電容量偏差軽減システム１を用いて平均化を行った。図７からわかるように、平均化を開始すると直ちに平均化の効果が現れ、平均化開始から約３０から４０時間を経過したときには、偏差は０［Ｖ］に近くなり、実用に即した平均化が行われたことがわかり、本発明の効果が実証された。
【図面の簡単な説明】
【００２８】
【図１】本発明の蓄電容量偏差軽減システムの基本構成を示すブロック図である。
【図２】本発明の第１実施形態（上記の基本構成に基づく具体的な蓄電容量偏差軽減システムの実施形態）の説明図である。
【図３】本発明の第２実施形態を示す説明図である。
【図４】本発明の第２実施形態において整流後の充電電圧誤差を半減させるための構成（トランスおよび整流器）を示す図である。
【図５】本発明の第３実施形態を示す説明図である。
【図６】本発明の第４実施形態を示す説明図である。
【図７】第１実施形態による実測例を示すグラフである。
【符号の説明】
【００２９】
１  蓄電容量偏差軽減システム
１１  発振回路
１２  多段トランス
１３（Ａp：ｐ＝１，１，・・・，Ｍ）  整流回路
ＣＥq（ｑ＝１，１，・・・，Ｍ）  蓄電要素
Ｗr（ｒ＝１，１，・・・，Ｍ）  二次巻き線
【図１】
2007274837.tif 000003
【図２】
2007274837.tif 000004
【図３】
2007274837.tif 000005
【図４】
2007274837.tif 000006
【図５】
2007274837.tif 000007
【図６】
2007274837.tif 000008
【図７】
2007274837.tif 000009