(57)【要約】【課題】異なる２方向のエラー訂正処理またはエラー訂正符号の生成処理を高速に行う。【解決手段】光ディスク再生装置は、ディスクモータ１と、ピックアップ２と、サーボ処理部３と、システムコントローラ４と、メモリコントローラ５と、メモリ６と、復調部７と、エラー訂正部８と、訂正バッファ９と、デスクランブル・EDC部１０と、ホストI/F部１１と、ホストコンピュータ１２とを備えている。訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。【選択図】図６
2007095251.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに記録されたデータの読み出し順序に応じて第１方向に配置されるＭ個（Ｍは２以上の整数）のデータと、前記第１方向とは異なる第２方向に配置されるＮ個（Ｎは２以上の整数）のデータと、前記Ｍ個のデータを単位としてエラー訂正を行う際に用いられる第１エラー訂正符号と、前記Ｎ個のデータを単位としてエラー訂正を行う際に用いられる第２エラー訂正符号と、を含むエラー訂正ブロックを一時的に記憶する第１記憶手段と、
前記第１エラー訂正符号および前記第２エラー訂正符号に基づいて前記光ディスクから読み出したデータのエラー訂正を行うエラー訂正手段と、
前記エラー訂正手段によるエラー訂正を行うために、前記第１記憶手段に記憶された前記エラー訂正ブロックの少なくとも一部を一時的に記憶する第２記憶手段と、
Ｌ×Ｎ個（ＬはＭよりも小さい正の整数）のデータを単位として前記第２エラー訂正符号によるエラー訂正を行うために、前記第１記憶手段と前記第２記憶手段との間でデータの送受を行うデータ伝送手段と、を備えることを特徴とする光ディスク再生装置。
【請求項２】
前記第２記憶手段は、前記エラー訂正ブロックのすべてを記憶する容量を持ち、
前記データ伝送手段は、前記第２エラー訂正符号によるエラー訂正を行う前に、前記エラー訂正ブロックのすべてを前記第１記憶手段から前記第２記憶手段に転送し、エラー訂正済みのＬ×Ｎ個のデータを単位として前記第２記憶手段から前記第１記憶手段に転送することを特徴とする請求項１に記載の光ディスク再生装置。
【請求項３】
前記第２記憶手段は、少なくとも３×Ｌ×Ｎ個のデータを記憶する容量を持ち、
前記データ伝送手段は、前記第２エラー訂正符号によるエラー訂正を行うためにＬ×Ｎ個のデータを単位として前記第１記憶手段から前記第２記憶手段に転送する第１送信処理と、前記第２エラー訂正符号によるエラー訂正済みのＬ×Ｎ個のデータを単位として前記第２記憶手段から前記第１記憶手段に転送する第２送信処理とを同タイミングで行い、
前記エラー訂正手段は、前記第１および第２送信処理と同タイミングで、Ｌ×Ｎ個のデータに対して前記第２エラー訂正符号によるエラー訂正処理を行うことを特徴とする請求項１に記載の光ディスク再生装置。
【請求項４】
前記第２記憶手段は、Ｌ×Ｎ個のデータを記憶する容量を持ち、
前記データ転送手段は、前記第２エラー訂正符号によるエラー訂正を行うためにＬ×Ｎ個のデータを単位として前記第１記憶手段から前記第２記憶手段に転送する第１送信処理と、前記第２エラー訂正符号によるエラー訂正済みのＬ×Ｎ個のデータを単位として前記第２記憶手段から前記第１記憶手段に転送する第２送信処理とを、時間をずらして行い、
前記エラー訂正手段は、前記第１および第２送信処理とは異なるタイミングで、、Ｌ×Ｎ個のデータに対して前記第２エラー訂正符号によるエラー訂正処理を行うことを特徴とする請求項１に記載の光ディスク再生装置。
【請求項５】
光ディスクに記録されるべきデータの記録順序に応じて第１方向に配置されるＭ個（Ｍは２以上の整数）のデータと、前記第１方向とは異なる第２方向に配置されるＮ個（Ｎは２以上の整数）のデータと、前記Ｍ個のデータを単位としてエラー訂正を行う際に用いられる第１エラー訂正符号と、前記Ｎ個のデータを単位としてエラー訂正を行う際に用いられる第２エラー訂正符号と、を含むエラー訂正ブロックを一時的に記憶する第１記憶手段と、
前記Ｍ×Ｎ個のデータに基づいて前記第１エラー訂正符号および前記第２エラー訂正符号を生成するエラー訂正符号生成手段と、
前記エラー訂正符号生成手段による処理を行うために、前記第１記憶手段に記憶された前記エラー訂正ブロックの少なくとも一部を一時的に記憶する第２記憶手段と、
Ｌ×Ｎ個（ＬはＭよりも小さい正の整数）のデータを単位として前記第２エラー訂正符号を生成するために、前記第１記憶手段と前記第２記憶手段との間でデータの送受を行うデータ伝送手段と、を備えることを特徴とする光ディスク記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エラー訂正機能を備えた光ディスク再生装置および光ディスク記録装置に関する。
【背景技術】
【０００２】
DVDには、ECCブロック単位でデータが記録されている。ECCブロックは、行方向に172バイト長のデータが列方向に192個並んで構成されている。各行ごとにPIパリティと呼ばれるエラー訂正符号が付加され、各列ごとにPOパリティと呼ばれるエラー訂正符号が付加されている。
【０００３】
近年、DVDを初めとする各種光ディスクの記録／再生装置に対する高速化のニーズは高く、記録／再生装置に用いるメモリも高速で入手が容易なSDRAMを用いるのが一般的である。
【０００４】
SDRAMは、バースト転送速度は汎用DRAMに比べて高速であるが、アドレスを入力してから最初のデータが出力されるまでの時間は汎用DRAMとあまり変わらない。DRAMは同一ロウ（行）上の連続したカラム（列）を読み出す場合はプリチャージを要することなく高速読み出しが可能であるが、異なるロウを読み出す場合は、プリチャージが必要となって高速読み出しが行えない。このため、DRAMを用いてPIパリティとPOパリティによるエラー訂正を行う場合、PIパリティによるエラー訂正は高速に行えても、POパリティによるエラー訂正は高速に行えない。
【０００５】
このような問題を解決するために、エラー訂正用メモリを備えた光ディスク再生装置が提案されている（特許文献１参照）。この装置では、ECCブロックを記憶するメモリからエラー訂正用メモリへのデータ書き込みと、エラー訂正装置でのPI系列のエラー訂正処理とを同時に行うため、データ処理速度を向上できるとともに、エラー訂正用メモリを設けたことで、ECCブロックを格納するメモリに対するアクセス量を軽減できるという利点がある。ところが、エラー訂正用メモリの容量として最低でも１ECCブロック分の容量が必要になり、回路規模が大きくなり、部品コストも高くなる。
【０００６】
この他、PIパリティによるエラー訂正を行うエラー訂正装置と、POパリティによるエラー訂正を行うエラー訂正装置を別個に設けた光ディスク再生装置が提案されている（特許文献２参照）。２種類のエラー訂正装置を設けるため、エラー訂正処理を高速化できるが、回路規模が大きくなる。また、２つのエラー訂正装置がメモリにアクセスするため、一方のエラー訂正装置がメモリアクセスを行っている間は、他方のエラー訂正装置はメモリアクセスを高速に行うことができず、結果として、エラー訂正処理を高速化できないという問題がある。
【特許文献１】特開平9-265730号公報
【特許文献２】特開2001-243729公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、回路規模を大きくすることなく、異なる２方向のエラー訂正処理またはエラー訂正符号の生成処理を高速に行うことができる光ディスク再生装置と、エラー訂正処理の高速化が可能なエラー訂正符号を生成可能な光ディスク記録装置を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、光ディスクに記録されたデータの読み出し順序に応じて第１方向に配置されるＭ個（Ｍは２以上の整数）のデータと、前記第１方向とは異なる第２方向に配置されるＮ個（Ｎは２以上の整数）のデータと、前記Ｍ個のデータを単位としてエラー訂正を行う際に用いられる第１エラー訂正符号と、前記Ｎ個のデータを単位としてエラー訂正を行う際に用いられる第２エラー訂正符号と、を含むエラー訂正ブロックを一時的に記憶する第１記憶手段と、前記第１エラー訂正符号および前記第２エラー訂正符号に基づいて前記光ディスクから読み出したデータのエラー訂正を行うエラー訂正手段と、前記エラー訂正手段によるエラー訂正を行うために、前記第１記憶手段に記憶された前記エラー訂正ブロックの少なくとも一部を一時的に記憶する第２記憶手段と、Ｌ×Ｎ個（ＬはＭよりも小さい正の整数）のデータを単位として前記第２エラー訂正符号によるエラー訂正を行うために、前記第１記憶手段と前記第２記憶手段との間でデータの送受を行うデータ伝送手段と、を備えることを特徴とする光ディスク再生装置を提供する。
【０００９】
また、本発明の一態様によれば、光ディスクに記録されるべきデータの記録順序に応じて第１方向に配置されるＭ個（Ｍは２以上の整数）のデータと、前記第１方向とは異なる第２方向に配置されるＮ個（Ｎは２以上の整数）のデータと、前記Ｍ個のデータを単位としてエラー訂正を行う際に用いられる第１エラー訂正符号と、前記Ｎ個のデータを単位としてエラー訂正を行う際に用いられる第２エラー訂正符号と、を含むエラー訂正ブロックを一時的に記憶する第１記憶手段と、前記Ｍ×Ｎ個のデータに基づいて前記第１エラー訂正符号および前記第２エラー訂正符号を生成するエラー訂正符号生成手段と、前記エラー訂正手段による処理を行うために、前記第１記憶手段に記憶された前記エラー訂正ブロックの少なくとも一部を一時的に記憶する第２記憶手段と、Ｌ×Ｎ個（ＬはＭよりも小さい正の整数）のデータを単位として前記第２エラー訂正符号を生成するために、前記第１記憶手段と前記第２記憶手段との間でデータの送受を行うデータ伝送手段と、を備えることを特徴とする光ディスク記録装置を提供する。
【発明の効果】
【００１０】
本発明によれば、回路規模を大きくすることなく、異なる２方向のエラー訂正処理またはエラー訂正符号の生成処理を高速に行うことができる
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の一実施形態について説明する。本発明はCDやDVD等の各種の光ディスクに適用可能であるが、以下では、DVDの再生または記録を行う光ディスク再生装置と光ディスク記録装置を例に取って説明する。
【００１２】
これら装置の詳しい説明を行う前に、DVDの記録フォーマットについて説明する。DVDはセクタ単位でデータを管理している。図１は１セクタのデータフォーマットを示す図である。ロウ方向（横方向）に172バイト、カラム方向（縦方向）に12行で１セクタが構成されている。各セクタの先頭部分には、物理的なアドレスを表す４バイトのIDと、IDに対する２バイトのパリティIEDと、６バイトのコピー管理データCPR_MAIとが設けられ、その後に2048バイトのメインデータが配置されている。各セクタの最後尾には、４バイトのエラー検出コードEDC（Error Detection Code）が付加されている。
【００１３】
図１のようなセクタを16個集めてECCブロックが構成される。ECCブロックは、光ディスクへの書き込みの単位である。図２はECCブロックのデータフォーマットを示す図である。ECCブロックは、16セクタ分のデータ（16セクタ×12行×172バイト）を二次元配列したものであり、172バイト×192行のデータを有する。
【００１４】
ECCブロックの各行には、10バイトのPI符号（RSC(182,172,11)）が設けられ、各列には16バイトのPO符号（RSC(208,192,17)）が設けられている。PI符号は対応する行のエラー訂正を行うために用いられるエラー訂正符号であり、PO符号は対応する列のエラー訂正を行うために用いられるエラー訂正符号である。
【００１５】
実際には、図３に示すように、PO符号は、データ12行に対して１行ずつインターリーブされて配置される。図３に示すインターリーブされたECCブロックの各行データには、所定の同期パターン（Syncパターン）が付加され、各データは８ビットから１６ビットに変調されて、物理セクタが形成される。
【００１６】
図４は物理セクタのデータフォーマットを示す図である。図３に示した１行のデータ（172バイト＋10バイト＝182バイト）は行方向に２分割されて、それぞれに32ビットの同期パターンが付加される。また、分割データ（182/2＝91バイト）はそれぞれ８ビットから16ビットに変調されて、91×16＝1456ビットになる。物理セクタの最終行（13行目）はPO符号である。同期パターン32ビットと分割データ1456ビットを足し合わせて同期フレーム（Sync frame）が生成される。
【００１７】
図４の物理セクタを光ディスクに記録する場合は、図５に示すように、各行を左から右にスキャンして各データを記録する。
【００１８】
（第１の実施形態）
図６は本発明の第１の実施形態に係る光ディスク再生装置の概略構成を示すブロック図である。図６の光ディスク再生装置は、ディスクモータ１と、ピックアップ２と、サーボ処理部３と、システムコントローラ４と、メモリコントローラ５と、メモリ６と、復調部７と、エラー訂正部８と、訂正バッファ９と、デスクランブル・EDC部１０と、ホストI/F部１１と、ホストコンピュータ１２とを備えている。
【００１９】
システムコントローラ４からの要求に応じて、サーボ処理部３は、ディスクモータ１を制御して光ディスク１３を所望の速度で回転させるとともに、ピックアップ２の光ディスク１３に対するフォーカス位置とトラック位置を制御する。
【００２０】
ピックアップ２により光ディスク１３から読み出された再生信号は、復調部７で復調されて、メモリコントローラ５を介してメモリ６に書き込まれる。メモリ６は例えばDRAMである。
【００２１】
メモリ６に１ECC分の再生データ（以下、１ECCブロックデータ）が格納された後、その１ECCブロックデータ中の先頭行データは、メモリコントローラ５を介して訂正バッファ９に格納される。以下では、１ECCブロックデータが行方向（PI符号方向）にＭ個（Ｍは２以上の整数）、列方向（PO符号方向）にＮ個のデータで構成されているものとする。
【００２２】
エラー訂正部８は、ECCブロックデータ内の先頭行から順に、PI系列のエラー訂正を行う。例えば、先頭行のエラー訂正を行う場合は、先頭行に含まれるPI符号を用いてエラー訂正を行う。エラー訂正部８がエラー訂正を行っている最中に、メモリコントローラ５は、次の行データをメモリ６から訂正バッファ９に転送する。エラー訂正された行データは訂正バッファ９に上書きされる。
【００２３】
以降、１ECCブロック分のPI系列のエラー訂正が終了するまで、エラー訂正部８によるPI系列のエラー訂正と、メモリ６から訂正バッファ９への行単位のデータ転送とを並列して行う。最終的には、PI系列のエラー訂正済みの１ECCブロックデータが訂正ブロックに格納される。
【００２４】
次に、エラー訂正部８は、訂正バッファ９内のPI系列エラー訂正済みの１ECCブロックデータの中から、行方向（PI符号方向）にＬバイト（ただし、Ｌ＜Ｍ）で列方向にＮ個のデータからなる部分ブロックデータに対してPO系列のエラー訂正処理を行う。
【００２５】
図７は部分ブロックデータの一例を示す図である。図７の部分ブロックデータは、Ｌ＝26の場合を示している。この場合、１ECCブロックデータ内に７個の部分ブロックデータが存在する。エラー訂正部８は、部分ブロックデータのそれぞれに対して順にPO系列のエラー訂正を行う。
【００２６】
エラー訂正部８は、一つの部分ブロックデータに対するPO系列のエラー訂正を終えると、まだエラー訂正を行っていない他の部分ブロックデータを訂正バッファ９から読み出してPO系列のエラー訂正を行う。それと同時に、エラー訂正済みの部分ブロックデータはデスクランブル・EDC部１０に転送される。デスクランブル・EDC部１０は、スクランブルされているデータをデスクランブルし、かつ各セクタデータの最後尾に付加されているEDC（Error Detection Code）に基づいて最終的なエラーチェックを行う。デスクランブル・EDC部１０による処理済みのデータは、メモリコントローラ５を介してメモリ６に格納される。１ECCブロックデータの全体に対するPO系列のエラー訂正済みのデータがメモリ６に格納されるまで上記の処理が繰り返される。
【００２７】
１ECCブロック分のPO系列のエラー訂正処理とデスクランブル処理が完了すると、その後、必要とされる転送レートで、メモリ６からメモリコントローラ５を介してデータが読み出されて、ホストI/F部１１を介してホストコンピュータ１２に転送される。
【００２８】
図８は第１の実施形態におけるエラー訂正の動作タイミング図である。まず、時刻ｔ１〜ｔ２の間に、メモリ６から訂正バッファ９へのデータ転送とPI系列のエラー訂正処理とが並列して行われる。その後、時刻ｔ２〜ｔ３の間に、Ｌ×Ｎ個のデータからなる部分ブロックデータを単位として、PO系列のエラー訂正、デスクランブル・EDC処理、およびメモリ６への格納が行われる。
【００２９】
メモリ６にDRAMを用いる場合、DRAMのロウ方向を図５の行方向（PI符号方向）に割り当てて、DRAMのカラム方向を図５の列方向（PO符号方向）に割り当てるのが望ましい。DRAMは、同一ロウ上の複数カラムに対する読み出しは、プリチャージを行うことなく連続アクセスが可能なため、DRAMのロウ方向に１ECCブロックのPI符号方向（行方向）のデータを格納しておけば、これらデータを高速に読み出して訂正バッファ９に転送することができる。また、部分ブロックデータを単位としてデスクランブル・EDC処理済みのデータをメモリ６に転送する場合にも、行方向のＬバイトのデータは高速に書き込むことができる。すなわち、デスクランブル・EDC処理済みのデータをメモリ６に転送する際は、Ｌ個のバーストデータを高速読み出す処理をＮ回繰り返せばよい。
【００３０】
本実施形態では、PI系列のエラー訂正を行う場合、メモリ６から訂正バッファ９に行単位でデータを転送するため、PO系列のエラー訂正を開始する時点では、訂正バッファ９に１ECCブロック分のデータが格納されている。このため、エラー訂正部８は訂正バッファ９内のデータを用いてPO系列のエラー訂正処理を行うことができ、メモリ６に対するアクセス頻度を軽減できる。特に、訂正バッファ９として高速メモリ６（SRAMなど）を用いれば、よりPO系列のエラー訂正を高速化することができる。
【００３１】
なお、部分ブロックデータを構成するデータのサイズには特に制限はなく、任意に設定可能である。例えば、部分ブロックデータをPI符号方向に26バイト、PO符号方向に208個とすれば、182＝26×７より、７個の等しいサイズの部分ブロックデータが得られるが、PI符号方向に16バイトで、PO符号方向に208個とすれば、182＝16×11＋６より、11個の等しいサイズのブロック（16×208）と１個の小さなブロック（６×208）が得られる。このように、サイズの異なる複数の部分ブロックデータを組み合わせてPO系列のエラー訂正を行ってもよい。
【００３２】
図９は図８の時刻ｔ１〜ｔ２の詳細な動作タイミング図である。図示のように、時刻ｔ11〜ｔ12では、先頭行のデータをメモリ６から訂正バッファ９に転送し、その後、時刻ｔ12〜ｔ13では、訂正バッファ９に転送されたデータを用いてエラー訂正部８がPI系列のエラー訂正を行い、同時に、次の行のデータをメモリ６から訂正バッファ９に転送する。以降、１ECCブロックデータのすべてについてPI系列のエラー訂正が完了するまで、同様の処理が繰り返される。
【００３３】
図１０は図８の時刻ｔ２〜ｔ３の間に行われるPO系列のエラー訂正処理の詳細な動作タイミング図である。まず、時刻ｔ２１〜ｔ２２では、最初の部分ブロックデータに対してPO系列のエラー訂正が行われ、その後、時刻ｔ２２〜ｔ２３ではエラー訂正済みの部分ブロックデータに対してデスクランブル・EDC処理を行った後にメモリ６への再格納を行う。それと同時に、次の部分ブロックデータに対するPO系列のエラー訂正が行われる。
【００３４】
なお、本実施形態の訂正バッファ９は、１ECCブロックデータを格納可能なメモリ容量を持つため、PO系列のエラー訂正が終了した部分ブロックデータを訂正バッファ９に一時的に保持し、タイミングを遅らせてデスクランブル・EDC処理を行ってもよい。
【００３５】
同様に、図９では、復調部７による復調後の１ECCブロックデータをメモリ６に格納した後、すぐに訂正バッファ９への転送処理を行っているが、メモリ６から訂正バッファ９への転送を行うタイミングを遅らせてもよい。また、PO系列のエラー訂正済みのデータをメモリ６に格納した後、すぐにホストコンピュータ１２にデータを転送するのではなく、ホストコンピュータ１２へのデータ転送を遅らせてもよい。
【００３６】
このように、第１の実施形態では、１ECCブロックデータを格納するメモリ６とは別個に、同じく１ECCブロックデータを格納する訂正バッファ９を設け、訂正バッファ９からPI符号方向にＬバイト、PO符号方向にＮ個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ６へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。
【００３７】
（第２の実施形態）
第２の実施形態は、第１の実施形態よりも訂正バッファ９のメモリ容量を減らすものである。第２の実施形態に係る光ディスク再生装置は、訂正バッファ９のメモリ容量が異なる他は、図１と同様のブロック構成を持っており、以下では、第１の実施形態との相違点を中心に説明する。
【００３８】
本実施形態の訂正バッファ９は、部分ブロックデータを３つ格納可能なメモリ容量を持つ。より具体的には、訂正バッファ９は、メモリ６から転送された１部分ブロックデータを格納する第１のメモリ領域と、エラー訂正部８がPO系列のエラー訂正を行う対象となる１部分ブロックデータを格納する第２のメモリ領域と、エラー訂正済みの１部分ブロックデータを格納する第３のメモリ領域とを有する。
【００３９】
図１１は第２の実施形態におけるエラー訂正の動作タイミング図である。まず、時刻ｔ１〜ｔ２の間に、エラー訂正部８は、メモリ６に格納された１ECCブロックデータに対してPI系列のエラー訂正処理を行う。PI系列のエラー訂正処理は、１ECCブロックデータの１行単位で行われるため、１行分のデータを訂正バッファ９に転送してからエラー訂正処理を行ってもよいし、転送せずにエラー訂正部８が直接メモリ６から１行分のデータを読み出してエラー訂正処理を行ってもよい。
【００４０】
１ECCブロックデータすべてについてPI系列のエラー訂正処理が終了すると、先頭の部分ブロックデータ（以下、第１の部分ブロックデータ）を訂正バッファ９に転送する（時刻ｔ２〜ｔ３）。その後、エラー訂正部８は、訂正バッファ９に格納された第１の部分ブロックデータに対してPO系列のエラー訂正処理を行う（時刻ｔ３〜ｔ４）。同時に、２番目の部分ブロックデータ（以下、第２の部分ブロックデータ）をメモリ６から訂正バッファ９に転送する。その後、PO系列のエラー訂正済みの第１の部分ブロックデータはデスクランブル・EDC部１０に伝送される（時刻ｔ４〜ｔ５）。同時に、エラー訂正部８は、訂正バッファ９内の第２の部分ブロックデータに対してPO系列のエラー訂正を行う。同時に、３番目の部分ブロックデータ（以下、第３の部分ブロックデータ）をメモリ６から訂正バッファ９に転送する。
【００４１】
以後、同様の手順で、メモリ６から訂正バッファ９へのデータ転送と、エラー訂正部８によるエラー訂正と、訂正バッファ９からデスクランブル・EDC部１０へのデータ転送とを並列的に行う。
【００４２】
第１の実施形態では、ECCブロックデータを訂正バッファ９に転送した後にPO系列のエラー訂正を行うため、同エラー訂正を行っている最中は、メモリ６からデータを読み出す必要がなく、メモリ６のアクセス頻度を軽減できて、処理の高速化が図れるという特徴があったが、その分、訂正バッファ９に十分なメモリ容量が必要であった。訂正バッファ９は、DRAMよりも高価なSRAMを利用する場合が多いため、メモリ容量が増えると、回路規模が大きくなるだけでなく、部品コストも高くなってしまう。これに対して、本実施形態の訂正バッファ９は、部分ブロックデータを３つ格納するだけのメモリ容量を持てばよいため、ハードウェア規模と部品コストの削減が図れる。
【００４３】
（第３の実施形態）
第３の実施形態は、第２の実施形態よりもさらに訂正バッファ９のメモリ容量を削減するものである。第３の実施形態に係る光ディスク再生装置は、訂正バッファ９のメモリ容量が異なる他は、図１と同様のブロック構成を持っており、以下では、第１および第２の実施形態との相違点を中心に説明する。
【００４４】
本実施形態の訂正バッファ９は、１個分の部分ブロックデータ（以下、１部分ブロックデータ）を格納可能なメモリ容量をもつ。PO系列のエラー訂正を行う際、メモリ６から１部分ブロックデータを訂正バッファ９に転送する。そして、転送終了後に訂正バッファ９から１部分ブロックデータを読み出してエラー訂正を行い、訂正後のデータを訂正バッファ９に再格納する。そして、エラー訂正終了後に、訂正バッファ９からデスクランブル・EDC部１０にエラー訂正済みの部分ブロックデータを転送する。上記のような１部分ブロックデータについてのPO系列のエラー訂正処理が終わった後に、次の１部分ブロックデータのエラー訂正処理を行う。
【００４５】
図１２は第３の実施形態におけるエラー訂正の動作タイミング図である。まず、時刻ｔ１〜ｔ２の間に、第２の実施形態と同様に、１ECCブロックデータについて１行ごとにPI系列のエラー訂正を行う。
【００４６】
PI系列のエラー訂正が終了すると、第１の部分ブロックデータをメモリ６から訂正バッファ９に転送する（時刻ｔ２〜ｔ３）。訂正バッファ９への転送終了後、エラー訂正部８は、訂正バッファ９内の第１の部分ブロックデータに対してPO系列のエラー訂正を行う（時刻ｔ３〜ｔ４）。エラー訂正済みのデータは訂正バッファ９に再格納される。同エラー訂正完了後に、訂正バッファ９内のエラー訂正済みの第１の部分ブロックデータをデスクランブル・EDC部１０に転送する（時刻ｔ４〜ｔ５）。
【００４７】
その後、時刻ｔ５〜ｔ６の間に、今度は第２の部分ブロックデータをメモリ６から訂正バッファ９に転送する。以降は、同様の処理が繰り返し行われる。
【００４８】
このように、第３の実施形態では、部分ブロックデータをメモリ６から訂正バッファ９に転送してPO系列のエラー訂正を行った後に、デスクランブル・EDC部１０に転送し、その後に次の部分ブロックデータのエラー訂正処理に取り掛かる。すなわち、一つの部分ブロックデータに関するエラー訂正処理が完了した後に、次の部分ブロックデータの処理を行う。このため、訂正バッファ９は、１個分の部分ブロックデータを格納するメモリ容量があれば足り、回路規模と部品コストの削減を図れる。ただし、各部分ブロックデータについてPO系列のエラー訂正を行うたびにメモリ６のアクセスが必要になるため、メモリ６のアクセス頻度が高くなり、全体の処理時間が長くなるおそれがある。
【００４９】
（第４の実施形態）
上述した第１〜第３の実施形態では、光ディスク再生装置について説明したが、以下に説明する第４〜第６の実施形態は光ディスク記録装置に関する。
【００５０】
図１３は本発明の第４の実施形態に係る光ディスク記録装置の概略構成を示すブロック図である。図１３の光ディスク記録装置は、ディスクモータ２１と、ピックアップ２２と、サーボ処理部２３と、システムコントローラ２４と、メモリコントローラ２５と、メモリ２６と、変調部２７と、パリティ付加部２８と、列データバッファ２９と、スクランブル・EDC部３０と、ホストI/F部３１と、ホストコンピュータ３２とを備えている。
【００５１】
メモリコントローラ２５は、ホストコンピュータ３２からホストI/F部３１を介して供給されたデータをメモリ２６に格納する。メモリ２６に１ECCブロック分のデータ（以下、１ECCブロックデータ）が格納されると、その後、メモリ２６に格納された１ECCブロックデータのうち、PI符号方向にＬバイト、PO符号方向にＮ個の部分ブロックデータを読み出して、スクランブル・EDC部３０に転送する。
【００５２】
スクランブル・EDC部３０は、スクランブル処理を行い、処理後のデータを列データバッファ２９に格納するとともに、EDC計算を行う。１部分ブロックデータを列データバッファ２９に格納し終わると、パリティ付加部２８は、列データバッファ２９に格納されているスクランブル後の１部分ブロックデータに対してPO系列のパリティ付加処理を行う。これに並行して、メモリ２６からメモリコントローラ２５を介して、まだ列データバッファ２９に転送していない部分ブロックデータを読み出し、スクランブル・EDC部３０に転送する。そして、スクランブル処理後の部分ブロックデータを列データバッファ２９に格納するとともに、EDC計算を行う。
【００５３】
以上の処理、すなわち、メモリ２６から読み出した部分ブロックデータごとにPO系列パリティ付加処理を行って列データバッファ２９に格納する処理を、１ECCブロック分について繰り返し行う。
【００５４】
１ECCブロック分のデータについてPO系列パリティ付加処理が終了すると、パリティ付加部２８は、列データバッファ２９内のデータのうち、先頭行のデータのPI符号に対してPI系列パリティ付加処理を行う。メモリコントローラ２５は、列データバッファ２９内のPI系列とPO系列のパリティ付加処理が終了したデータを読み出して、メモリ２６に格納する。
【００５５】
先頭行のPI系列のパリティ付加処理とメモリ２６への転送が終了すると、パリティ付加部２８は、列データバッファ２９内の次の行のデータのPI符号に対してPI系列パリティ付加処理を行い、処理済みのデータをメモリ２６に格納する。
【００５６】
以上の処理を、１ECCブロック分の全データについて、PO系列とPI系列のパリティ付加処理が終了して、処理済みのデータがメモリ２６に格納されるまで、繰り返し行う。
【００５７】
その後、変調部２７は、メモリ２６に格納されているPI系列とPO系列のパリティ付加処理済みのデータをメモリコントローラ２５を介して読み出して変調処理を行う。変調処理後の記録データは、ピックアップ２２を介して光ディスク１３に記録される。
【００５８】
メモリ２６としてDRAMを用いて、１ECCブロックのPI符号をDRAMのカラム方向に配置し、PO符号をDRAMのロウ方向に配置すれば、メモリ２６と列データバッファ２９とのデータ転送をＬバイトのバースト転送で行うことができる。これにより、エラー訂正処理時にメモリ２６に頻繁にアクセスしなくて済み、メモリアクセスの高速化が図れる。
【００５９】
また、メモリ２６から列データバッファ２９へのデータ転送処理とPO系列のパリティ付加処理とを、１ECCブロック内の部分ブロックデータ単位で並列的に行うことができる。同様に、PI系列のパリティ付加処理と列データバッファ２９からメモリ２６へのデータ転送処理も、１行単位で並列的に行うことができる。これにより、パリティ付加処理を高速化できる。
【００６０】
なお、部分ブロックデータのPI符号方向のバイト数は必ずしも一定の値でなくてもよい。例えば、部分ブロックデータをPI符号方向に26バイト、PO符号方向に208バイトとすれば、182＝26×７より、７個の等しいサイズのブロック（26×208バイト）が得られるが、PI符号方向に16バイト、PO符号方向に208バイトとすると、182＝16×11＋６より、11個の等しいサイズのブロック（16×208）と、１個の小さいブロック（６×208）が得られる。このように、等しいサイズの部分ブロックデータで構成してもよいし、サイズの異なる複数種類の部分ブロックデータを組み合わせてもよい。
【００６１】
図１４は第４の実施形態におけるパリティ付加処理の動作タイミング図である。この動作タイミング図は、７個の等しいサイズ（PI符号方向に26バイト、PO符号方向に208バイト）の部分ブロックデータを用いる例を示している。
【００６２】
時刻ｔ１〜ｔ２では、メモリ２６に格納されている１ECCブロック分のデータを、部分ブロックデータごとにPO系列のパリティ付加処理を行って、列データバッファ２９に格納する処理を行う。次に、時刻ｔ２〜ｔ３では、列データバッファ２９に格納された１ECCブロック分のデータに対して１行ごとにPI系列のパリティ付加処理を行い、処理後のデータをメモリ２６に格納する。このような処理が１ECCブロック単位で繰り返される。
【００６３】
図１４では、ホストI/F部３１がメモリ２６にデータを書き込んだ後、即座にメモリ２６からデータを読み出して、スクランブル・EDC部３０に入力する例を示しているが、メモリ２６からデータを読み出すタイミングを少し遅らせてもよい。
【００６４】
また、図１４では、列データバッファ２９からメモリ２６にPI系列とPO系列のパリティ付加処理済みのデータを転送した後、すぐに変調部２７がメモリ２６からその処理済みデータを読み出しているが、変調部２７がデータを読み出すタイミングを少し遅らせてもよい。
【００６５】
図１５は図１４の時刻ｔ１〜ｔ２の詳細な動作タイミング図である。図示のように、時刻ｔ１１〜ｔ１２では、メモリ２６から部分ブロックデータを単位として読み出し、その後時刻ｔ１２〜ｔ１３の間に、スクランブル処理を行って、その処理後のデータを列データバッファ２９に格納するとともに、EDC計算を行い、PO系列のパリティ付加処理を行う。以降、この処理が繰り返され、最終的に１ECCブロック分のPO系列のパリティ付加処理済みのデータが列データバッファ２９に格納される。
【００６６】
図１５では、列データバッファ２９に部分ブロックデータを格納した後、すぐにPO系列のパリティ付加処理を開始しているが、メモリ２６からの読み出したデータに対して直接PO系列のパリティ付加処理を行うわけではないため、列データバッファ２９に部分ブロックデータが格納された後、少し時間を置いてPO系列のパリティ付加処理を開始してもよい。
【００６７】
図１６は図１４の時刻ｔ２〜ｔ３の詳細な動作タイミング図である。図示のように、時刻ｔ２１〜ｔ２２では、列データバッファ２９内のPO系列パリティ付加処理済みデータに対して、PI系列パリティ付加処理を行い、その処理済みのデータを時刻ｔ２２〜ｔ２３でメモリ２６に転送する。以降、この処理が繰り返され、最終的に１ECCブロック分のPO系列とPI系列のパリティ付加処理済みのデータがメモリ２６に格納される。
【００６８】
図１６では、１行分のPI系列パリティ付加処理を行った後、すぐに列データバッファ２９からメモリ２６へのデータ転送を行っているが、PI系列パリディ付加処理済みのデータを一次的に保持することは容易に行えるため、列データバッファ２９からメモリ２６へのデータ転送タイミングを少し遅らせてもよい。
【００６９】
このように、第４の実施形態では、１ECCブロック分のデータを格納可能な列データバッファ２９を設けて、メモリ２６から部分ブロックデータを単位として読み出して列データバッファ２９に格納するとともにPO系列パリティ付加処理を行うため、メモリ２６から列データバッファ２９へのデータ転送とPO系列パリティ付加処理とを並列的に行うことができ、メモリ２６に対するアクセス頻度を減らしてパリティ付加処理を高速に行うことができる。また、１ECCブロック分のPO系列パリティ付加処理済みのデータを列データバッファ２９に格納した後、そのデータを行単位で読み出してPI系列パリティ付加処理を行って、処理後のデータをメモリ２６に格納するため、列データバッファ２９からメモリ２６へのデータ転送とPI系列パリティ付加処理とを並列的に行うことができ、やはりメモリ２６に対するアクセス頻度を減らしてパリティ付加処理を高速に行うことができる。
【００７０】
（第５の実施形態）
第５の実施形態は、第４の実施形態よりも列データバッファ２９のメモリ容量を削減するものである。第５の実施形態に係る光ディスク記録装置は、列データバッファ２９のメモリ容量が異なるだけで、図１３と同様のブロック構成を持つため、以下では相違点を中心に説明する。
【００７１】
本実施形態の列データバッファ２９は、１部分ブロックデータを格納するだけのメモリ容量を持っている。
【００７２】
スクランブル・EDC部３０は、スクランブル処理を行い、処理後のデータを列データバッファ２９に格納するとともに、EDC計算を行う。１部分ブロックデータを列データバッファ２９に格納し終わると、パリティ付加部２８は、列データバッファ２９に格納されているスクランブル後の１部分ブロックデータに対してPO系列のパリティ付加処理を行う。
【００７３】
メモリ２６に１ECCブロック分のPO系列のパリティを付加したスクランブルデータを格納し終わると、パリティ付加部２８は、PI系列のパリティ付加処理を行う。PI系列のパリティ付加処理は、１ECCブロックの１行ごとに行う。
【００７４】
図１７は第５の実施形態におけるパリティ付加処理の動作タイミング図である。この動作タイミング図は、列データバッファ２９が３個分の部分ブロックデータのメモリ容量をもつ例を示している。
【００７５】
時刻ｔ１〜ｔ２では、メモリ２６に格納された１ECCブロックデータのうち、PI符号方向にＬバイト、PO符号方向にＮ個の第１部分ブロックデータを列データバッファ２９に転送する。その後、時刻ｔ２〜ｔ３では、列データバッファ２９に格納された第１部分ブロックデータに対してPO系列のパリティを付加する。同時に、次の第２部分ブロックデータをメモリ２６から列データバッファ２９に転送する。
【００７６】
その後、時刻ｔ３〜ｔ４では、PO系列のパリティ付加を行った第１部分ブロックデータをメモリ２６に転送する。同時に、列データバッファ２９に格納された第２部分ブロックデータに対してPO系列のパリティを付加する。同時に、次の第３部分ブロックデータをメモリ２６から列データバッファ２９に転送する。
【００７７】
以下、同様の処理を繰り返す。このように、図１７では、メモリ２６から列データバッファ２９への部分ブロックデータの転送と、パリティ付加部２８によるPO系列のパリティ付加処理と、パリティ付加済みの部分ブロックデータの列データバッファ２９からメモリ２６への転送とを同タイミングで行う。
【００７８】
１ECCブロックデータについてPO系列のパリティ付加処理が終了すると、時刻ｔ５〜ｔ６では、パリティ付加部２８は１行ごとにPI系列のパリティ付加処理を行う。
【００７９】
このように、第５の実施形態では、部分ブロックデータを単位としてメモリ２６から列データバッファ２９にデータを転送してPO系列のパリティ付加処理を行い、メモリ２６から列データバッファ２９への部分ブロックデータの転送処理と、パリティ付加部２８によるパリティ付加処理と、パリディ付加済みの部分ブロックデータの列データバッファ２９からメモリ２６への転送処理とを並列的に行うため、メモリ２６に対するアクセス頻度を減らしてパリティ付加処理を高速に行うことができる。
【００８０】
なお、列データバッファ２９に１ECCブロックデータ分のデータを格納してPO系列のパリティ付加処理を行ってもよい。これにより、さらにメモリ２６に対するアクセス頻度を減らすことができる。
【００８１】
（第６の実施形態）
第６の実施形態は、第５の実施形態よりも、列データバッファ２９のメモリ容量を削減するものである。第６の実施形態に係る光ディスク記録装置は、列データバッファ２９のメモリ容量が異なるだけで、図１３と同様のブロック構成を持つため、以下では相違点を中心に説明する。
【００８２】
本実施形態の列データバッファ２９は、１個の部分ブロックデータのみを格納可能なメモリ容量を持つ。
【００８３】
図１８は第６の実施形態におけるパリティ付加処理の動作タイミング図である。時刻ｔ１〜ｔ２では、先頭の部分ブロックデータをメモリコントローラ２５を介してメモリ２６から列データバッファ２９に転送する。時刻ｔ２〜ｔ３では、パリティ付加部２８は、列データバッファ２９に格納された部分ブロックデータに対してPO系列のパリティ付加処理を行う。時刻ｔ３〜ｔ４では、パリティを付加した部分ブロックデータを列データバッファ２９からメモリ２６に転送する。その後、次の部分ブロックデータについて、同様の処理が行われる。
【００８４】
１ECCブロックデータ内のすべての部分ブロックデータについてPO系列のパリティ付加処理が終了すると、時刻ｔ５〜ｔ６では、ECCブロックデータに対して１行ごとにPI系列のパリティ付加処理を行う。
【００８５】
このように、第６の実施形態では、一つの部分ブロックデータ対するPO系列のパリティ付加処理が終わった後に、次の部分ブロックデータに対するパリティ付加処理を行うため、列データバッファ２９は１個の部分ブロックデータを格納するメモリ容量だけ持っていればよく、回路規模および部品コストを削減できる。
【００８６】
（その他の実施形態）
上述した各実施形態では、PI系列のエラー訂正を行う際にも、メモリから訂正バッファや列データバッファ２９にデータを転送した後にエラー訂正を行ったが、エラー訂正部やパリティ付加部２８は、訂正バッファや列データバッファ２９を用いずに、直接メモリからデータを読み出してエラー訂正処理を行ってもよい。
【図面の簡単な説明】
【００８７】
【図１】１セクタのデータフォーマットを示す図。
【図２】ECCブロックのデータフォーマットを示す図。
【図３】PO符号をデータ12行に対して１行ずつインターリーブした図。
【図４】物理セクタのデータフォーマットを示す図。
【図５】各行を左から右にスキャンして各データを記録する走査手順を示す図。
【図６】本発明の第１の実施形態に係る光ディスク再生装置の概略構成を示すブロック図。
【図７】部分ブロックデータの一例を示す図。
【図８】第１の実施形態におけるエラー訂正の動作タイミング図。
【図９】図８の時刻ｔ１〜ｔ２の詳細な動作タイミング図。
【図１０】図８の時刻ｔ２〜ｔ３の間に行われるPO系列のエラー訂正処理の詳細な動作タイミング図。
【図１１】第２の実施形態におけるエラー訂正の動作タイミング図。
【図１２】第３の実施形態におけるエラー訂正の動作タイミング図。
【図１３】本発明の第６の実施形態に係る光ディスク記録装置の概略構成を示すブロック図。
【図１４】第４の実施形態におけるパリティ付加処理の動作タイミング図。
【図１５】図１４の時刻ｔ１〜ｔ２の詳細な動作タイミング図。
【図１６】図１４の時刻ｔ２〜ｔ３の詳細な動作タイミング図。
【図１７】第６の実施形態におけるパリティ付加処理の動作タイミング図。
【図１８】第６の実施形態におけるパリティ付加処理の動作タイミング図。
【符号の説明】
【００８８】
１，２１  ディスクモータ
２，２２  ピックアップ
３，２３  サーボ処理部
４，２４  システムコントローラ
５，２５  メモリコントローラ
６，２６  メモリ
７  復調部
８  エラー訂正部
９  訂正バッファ
１０  デスクランブル・EDC部
１１，３１  ホストI/F部
１２，３２  ホストコンピュータ
２７  変調部
２８  パリティ付加部
２９  列データバッファ
３０  スクランブル・EDC部
【図１】
2007095251.tif 000003
【図２】
2007095251.tif 000004
【図３】
2007095251.tif 000005
【図４】
2007095251.tif 000006
【図５】
2007095251.tif 000007
【図６】
2007095251.tif 000008
【図７】
2007095251.tif 000009
【図８】
2007095251.tif 000010
【図９】
2007095251.tif 000011
【図１０】
2007095251.tif 000012
【図１１】
2007095251.tif 000013
【図１２】
2007095251.tif 000014
【図１３】
2007095251.tif 000015
【図１４】
2007095251.tif 000016
【図１５】
2007095251.tif 000017
【図１６】
2007095251.tif 000018
【図１７】
2007095251.tif 000019
【図１８】
2007095251.tif 000020