(57)【要約】      （修正有）【課題】バンプの数を削減し、より広いバンプピッチで実装できる半導体チップを提供する。【解決手段】第１絶縁層３６の表面に、第１絶縁層３６に形成された複数のビア４２と第２絶縁層４８に形成される銅めっきポスト５０とを接続するためプレーン層４６を形成する。銅めっきポスト５０には、半田等の低融点金属からなるバンプ５６が配設されている。プレーン層４６を介して配線を統合するため、配線密度を高めることができると共に、バンプ５６の数を削減することができる。【選択図】図１
2007306027.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの電極パッド側に形成された絶縁層と、
前記絶縁層に形成され前記電極パッドへ接続するビアと、
前記ビアを介して２以上の前記電極パッドに接続されたプレーン層と、
前記ビアを介して１の前記電極パッドに接続された導体回路と、を有することを特徴とする半導体チップ。
【請求項２】
前記絶縁層上にビアを備える第２の絶縁層が形成され、
前記第２の絶縁層のビアは、内部に弾性樹脂が充填されてなることを特徴とする請求項１の半導体チップ。
【請求項３】
接着剤を介して外部接続用基板の貼られた半導体チップであって、
前記外部接続用基板には、バイアホールと、該バイアホールを介して２以上の半導体チップの電極パッドに接続されたプレーン層と、該バイアホールを介して１の前記電極パッドに接続された導体回路とが形成されていることを特徴とする半導体チップ。
【請求項４】
前記電極パッドは、ジンケート処理されたアルミニウム電極パッドであり、該電極パッドの上に銅めっきからなる前記ビアが、ニッケルと銅の複合めっき層を介して形成されていることを特徴とする請求項１記載の半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板への実装が可能な導体チップに関する。
【背景技術】
【０００２】
半導体チップをパッケージ基板に載置し、マザーボード等の外部基板に取り付けていたのに対して、現在、半導体チップの電極パッドに直接接続用バンプを形成したり、チップ上で再配線して、バンプピッチを広げてから半導体チップを外部基板に直接取り付ける実装形態が検討されている。
【特許文献１】特開平１１−１１１８９６号公報
【特許文献２】特開平０９−３２１１８１号公報
【特許文献３】特開平０４−１１６８３０号公報
【特許文献４】特開平１０−１９９８８６号公報
【特許文献５】特開２０００−２３５９７９号公報
【特許文献６】特開平１１−２２４８９０号公報
【特許文献７】特開平０８−３０６７４３号公報
【特許文献８】特開平０９−２３２３１８号公報
【特許文献９】特開平０８−２２２６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、かかる実装形態の半導体チップにおいては、半導体チップの電極パッドそれぞれに対して、１対１で接続用バンプを設けているため、単位面積当たりの電極パッド数が多くなるとバンプピッチを狭めなければならなかった。
【０００４】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、バンプの数を削減し、より広いバンプピッチで実装できる半導体チップを提供することにある。
【課題を解決するための手段】
【０００５】
請求項１の半導体チップは、上記目的を達成するため、
半導体チップの電極パッド側に形成された絶縁層と、
前記絶縁層に形成され前記電極パッドへ接続するビアと、
前記ビアを介して２以上の前記電極パッドに接続されたプレーン層と、
前記ビアを介して１の前記電極パッドに接続された導体回路と、を有することを技術的特徴とする。
【０００６】
請求項２の半導体チップでは、請求項１において、前記ビアは、内部に弾性樹脂が充填されてなることを技術的特徴とする。
【０００７】
請求項３の半導体チップは、接着剤を介して外部接続用基板の貼られた半導体チップであって、
前記外部接続用基板には、バイアホールと、該バイアホールを介して２以上の前記電極パッドに接続されたプレーン層と、該バイアホールを介して１の前記電極パッドに接続された導体回路とが形成されていることを技術的特徴とする。
【０００８】
請求項４の半導体チップは、請求項１において、前記電極パッドは、ジンケート処理されたアルミニウム電極パッドであり、該電極パッドの上に銅めっきからなる前記ビアが、ニッケルと銅の複合めっき層を介して形成されていることを技術的特徴とする。
【発明の効果】
【０００９】
請求項１の半導体チップでは、２以上の電極パッドに接続されたプレーン層を設けるため、配線を統合することができ、外部基板へ接続するためのバンプの数を削減できる。
【００１０】
請求項２の半導体チップでは、ビアの内部に弾性樹脂が充填され、該ビアが半導体チップと基板との熱膨張差により発生する応力を吸収するため、半導体チップを基板へ強固に接続することができ、半導体チップの接続信頼性を高めることができる。
【００１１】
請求項３の半導体チップでは、２以上の電極パッドに接続されたプレーン層を設けるため、配線を統合することができ、外部基板へ接続するためのバンプの数を削減できる。ここで、プレーン層を電源層あるいは接地層とすることで、より半導体チップに近いところで給電あるいはシールドでき電気的性能が向上する。また、プレーン層を設けた外部接続用基板を半導体チップに接着剤で貼り付けるため、張り付けの際に、半導体チップに反りを発生させることがない。
【００１２】
請求項４において、半導体チップのアルミニウム電極パッドの表面には、銅めっきを行うことは困難であるが、本発明では、アルミニウム電極パッドの表面にジンケート処理を行った後に、ニッケルと銅との複合めっき層を形成させるため、該複合めっき層の上に銅めっきでビアを形成することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。
図１（Ａ）は本発明の第１実施形態に係る半導体チップの断面を示している。半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に第１絶縁層３６が配設され、該第１絶縁層３６には、該アルミニウム電極パッド３２に至るテーパ状に広がった非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、銅めっきを充填してなるビア４２が形成されている。該ビア４２には、導体回路４４及びプレーン層４６が接続されている。
【００１４】
該第１絶縁層３６の上には、銅めっきポスト（ビア）５０の形成された第２絶縁層４８が形成されている。銅めっきポスト５０には、半田等の低融点金属からなる突起状導体（バンプ）５６が配設されている。該半導体チップ３０は、突起状導体（バンプ）５６を介して基板９０側のパッド９２へ接続されている。
【００１５】
図１（Ｂ）は、図１（Ａ）中の半導体チップのＢ−Ｂ横断、即ち、第１絶縁層３６の表面に形成された導体回路４４及びプレーン層４６の平面図を示している。該導体回路４４は、第１絶縁層３６に形成された１のビア４２と第２絶縁層４８に形成される１つの銅めっきポスト５０とを接続するために配設されている。即ち、半導体チップ３０の１つの電極パッド３２は、ビア４２、導体回路４４、銅めっきポスト５０を介してバンプ５６へ接続されている。一方、プレーン層４６は、第１絶縁層３６に形成された複数のビア４２と第２絶縁層４８に形成される銅めっきポスト５０とを接続するために配設されている。即ち、半導体チップ３０の２以上の電極パッド（ここでは、接地又は電源用の電極パッド）３２は、ビア４２、プレーン層４６、銅めっきポスト５０を介して１以上のバンプ５６へ接続されている。
【００１６】
本実施形態では、プレーン層４６を介して配線を統合するため、配線密度を高めることができると共に、バンプ５６の数を削減することができる。
【００１７】
ここで、第２絶縁層４８の厚さ、及び、銅めっきポスト５０の高さは２５〜２５０μｍに形成されている。一方、銅めっきポスト５０の直径は２０μｍ〜３００μｍに形成されている。ここで、半導体チップ３０と基板９０の熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板９０との間に応力が発生するが、可撓性を有する第２絶縁層４８及び弾性を有する銅めっきポスト５０によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板９０との間に高い接続信頼性を与える。
【００１８】
なお、第２絶縁層４８の厚さは２５μｍ以上が良い。これは、２５μｍ以下では、十分に応力を吸収することができないからである。他方、厚さは２５０μｍ以下であることが望ましい。これは、２５０μｍよりも厚いと、半導体チップ３０と基板９０との接続信頼性が低下するからである。
【００１９】
引き続き、図２〜図５を参照して本実施形態に係る半導体チップ３０の製造方法について説明する。
ここでは、図２の工程（Ａ）に示すパッシベーション膜３４の開口にアルミニウム電極パッド３２が形成された半導体チップ３０に対して、以下の工程で銅めっきポストおよびバンプを形成する。先ず、図２の工程（Ｂ）に示すように半導体チップ３０を常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤として水酸化ナトリウムを混合した液中に浸漬することで、アルミニウム電極パッド３２にジンケート処理を施す。これにより、ニッケルめっき層或いは複合めっき層の析出を容易ならしめる。
【００２０】
引き続き、図２の工程（Ｃ）に示すように、半導体チップ３０をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド３２の表面にニッケルめっき層３８を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド３２に直接形成することも可能である。
【００２１】
そして、図２の工程（Ｄ）に示すように、該半導体チップ３０を、ニッケル−銅の複合めっき液に浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍのニッケル−銅の複合めっき層４０を形成する。この複合めっき層をニッケルが１〜６０重量％、残部を主として銅とすることで、アルミニウム電極パッドに複合めっき層を形成できるようにするのに加えて、表面に銅めっきを容易に形成できるようにする。また、複合めっき層の厚さを０．０１μｍ以上にすることで、表面に銅めっきを形成することが可能になる。他方、５μｍ以下にすることで、短時間で析出することができる。
【００２２】
次に、図３の工程（Ｅ）に示すように絶縁樹脂を塗布する。
この絶縁樹脂としては、本実施形態では、レーザー加工により非貫通孔を形成するため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的な処理により非貫通孔を形成する場合には、感光性のエポキシ樹脂やポリイミド樹脂を使用することができる。次に、図３の工程（Ｆ）に示すように乾燥処理を行った後、レーザにより第１非貫通孔３６ａを形成する。そしてさらに、加熱処理してアルミニウム電極パッド３２に至る非貫通孔３６ａを有する第１絶縁層３６を形成する。
【００２３】
次に、図３の工程（Ｇ）に示すように、第１非貫通孔３６ａ内に銅めっきを充填してビア４２を形成すると共に、図１（Ｂ）を参照して上述したように第１絶縁層３６上に導体回路４４及びプレーン層４６を形成する。これらは、無電解めっきにより形成する。
【００２４】
次に、図４の工程（Ｈ）に示すように熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行った後、図４の工程（Ｉ）に示すようにレーザにより導体回路４４及びプレーン層４６へ至る非貫通孔を穿設し、表面の粗化処理を行った後に、加熱することで第２の非貫通孔４８ａを有する第２絶縁層４８を形成する。
【００２５】
次に、半導体チップ３０を前処理液に浸漬し、パラジウム触媒を付与した後、第２絶縁層４８の表面および非貫通孔４８ａ壁面に均一に無電解銅めっき膜４９を形成する。そして、ＰＥＴ（ポリエチレンテレフトレイト）フィルムを無電解めっき膜４９の上に貼り付ける。そして、レーザにより該ＰＥＴフィルムに第２の非貫通孔４８ａを開放する開口を設け、開口を備えるレジストを形成する。その後、半導体チップ３０を電解めっき液に浸漬し、無電解銅めっき膜４９を介して電流を流すことで、図４の工程（Ｊ）に示すように第２非貫通孔４８ａ内に銅を充填して銅めっきポスト５０を形成し、ＰＥＴフィルムを剥離する。この銅めっきポストを第２の非貫通孔４８ａ内に電解めっきにて銅を充填して形成するため、高さの高い銅めっきポストを廉価に構成することができる。また、電解めっきを用いるため、無電解めっきと比較して半導体チップを強アルカリの無電解めっき液に漬ける時間が短くなり、半導体チップ上の回路を破損する危険性が低下する。
【００２６】
次に、図５の工程（Ｋ）に示すように、銅めっきポスト５０の上の無電解めっき膜４９をエッチングしてバンプランド５２を形成する。その後、ソルダーレジスト組成物を塗布し、金属膜５２へ至る開口を形成した後、加熱し、工程（Ｌ）に示すように開口部５４ａを有するソルダーレジスト層５４を形成する。そして、開口部５４ａに半田を印刷し、工程（Ｍ）に示すようにリフローを行うことで半田バンプ５６を形成する。なお、バンプの高さとしては、３〜６０μｍが望ましい。この理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、６０μｍを越えると、バンプが溶融した際に横方向に拡がってショートの原因となるからである。
【００２７】
半導体チップ３０のバンプ４４と基板９０のパッド９２が対応するように、半導体チップ３０を載置させて、リフローすることにより、図１（Ａ）に示すように半導体チップ３０を基板９０に取り付ける。
【００２８】
図６は、第１実施形態の改変例に係る半導体チップを示している。図１を参照して上述した半導体チップでは、第２絶縁層４８に形成されたビア５０は、銅めっきを充填してなる銅めっきポストであった。これに対して、改変例において、ビア５０が、第２非貫通孔４８ａの表面に形成された銅めっき膜５１と該銅めっき膜５１内に充填された弾性樹脂５３とからなる。該弾性樹脂５３は、熱硬化性のエポキシ樹脂又はポリイミド樹脂からなる。該弾性樹脂５３の表面には金属膜５２が形成されている。
【００２９】
改変例に係る半導体チップ３０では、ビア５０の内部に弾性樹脂５３が充填され、該ビア５０が半導体チップ３０と基板との熱膨張差により発生する応力を吸収するため、半導体チップの接続信頼性を高めることができる。なお、上述した第１実施形態では、半導体チップ３０に第１絶縁層３６及び第２絶縁層４８の２層を形成したが、３層以上の絶縁層を形成すると共に、プレーン層によってコンデンサを形成することも可能である。
【００３０】
引き続き、本発明の第２実施形態に係る半導体チップについて、図７〜図９を参照して説明する。上述した第１実施形態では、絶縁層を積層することで、配線を形成した。これに対して、第２実施形態では、配線を形成した基板を半導体チップに貼り付ける構成を採用している。
【００３１】
図７（Ａ）は本発明の第２実施形態に係る半導体チップの断面を示している。
半導体チップ３０の下面には、パッシベーション膜３４の開口にジンケート処理されたアルミニウム電極パッド３２が形成されている。本実施形態では、パッシベーション膜３４の下面に第１絶縁層３６が配設され、該第１絶縁層３６には、該アルミニウム電極パッド３２に至るテーパ状に広がった非貫通孔３６ａが形成されている。そして、該非貫通孔３６ａの底部のアルミニウム電極パッド３２には、ニッケルめっき層３８，ニッケルと銅との複合めっき層４０を介在させて、銅めっきを充填してなるビア４２及び導体回路４４が形成されている。
【００３２】
当該半導体チップ３０の下面には、外部接続用基板６０が貼り付けられている。該外部接続用基板６０は、バイアホール６２Ａ、６２Ｂ、６２Ｃの形成された３枚の第１基板６０Ａ、第２基板６０Ｂ、第３基板６０Ｃから成る。第１基板６０Ａのバイアホール６２Ａの上面には、突起状導体６８Ａを介して半導体チップ側の導体回路４４と接続されている。第３基板６０Ｃのバイアホール６２Ｃの下面には、外部基板への接続用の半田バンプ５６が形成されている。
【００３３】
図７（Ｂ）は、図７（Ａ）中の半導体チップをＢ−Ｂ横断、即ち、第１基板６０Ａの下面に形成された導体回路６４及びプレーン層６６の平面図を示している。該導体回路６４は、第１基板６０Ａに形成された１のスルーホール６２Ａと第２基板６０Ｂに形成された１つのスルーホール６２Ｂとを接続するために配設されている。即ち、半導体チップ３０の１つの電極パッド３２は、ビア４２、導体回路４４、第１基板のスルーホール６２Ａ、導体回路６４、第２基板のスルーホール６２Ｂ、第３基板６０Ｃのスルーホール６２Ｃを介してバンプ５６へ接続されている。一方、プレーン層６６は、第１基板６０Ａに形成された複数のスルーホール６２Ａと第２基板６０Ｂに形成されたスルーホール６２Ｂとを接続するために配設されている。即ち、半導体チップ３０の２以上の電極パッド（ここでは、接地又は電源用の電極パッド）３２は、ビア４２、導体回路４４、第１基板３０Ａのスルーホール６２Ａ、プレーン層６６、第２基板３０Ｂのスルーホール６２Ｂ、第３基板６０Ｃのスルーホール６２Ｃを介して１以上のバンプ５６へ接続されている。
【００３４】
また、第１基板３０Ａのプレーン層６６Ｃ１と、第２基板６０Ｂのプレーン層６６Ｃ２とは、第２基板６０Ｂを介して対向配置され、コンデンサを形成している。本実施形態では、接着剤７４を介して基板６０Ａ、６０Ｂ、６０Ｃを積層しているため、第１実施形態と異なり、高誘電率の材質の基板６０Ｂを用いることができる。このため、高容量のコンデンサの形成が可能になる。更に、本実施形態では、プレーン層６６を介して配線を統合するため、配線密度を高めることができると共に、バンプ５６の数を削減することができる。また、導体回路の形成された第１、第２、第３基板を用いるため、第１実施形態と比較して、基板、配線の厚み、幅等の寸法精度に優れ、電気特性を高めることができる。
【００３５】
ここで、基板６０Ａ、６０Ｂ、６０Ｃを積層して成る外部接続用基板６０の厚さは、７５〜７５０μｍに形成されている。ここで、半導体チップ３０と基板９０（図１参照）との熱膨張率は異なり、半導体チップ３０の動作時に発生する熱により、半導体チップ３０と基板９０（図１参照）との間に応力が発生するが、樹脂から成り可撓性を有する外部接続用基板６０によって応力を吸収できるため、電気的接続部にクラックを発生させることがなくなり、半導体チップ３０と基板９０との間に高い接続信頼性を与えている。なお、第２実施形態では、第２基板６０Ｂの基材として樹脂を用いているが、この代わりに誘電率の高いセラミック板等を採用することで、コンデンサの容量を大きくすることも可能である。
【００３６】
引き続き、図８，図９を参照して第２実施形態に係る半導体チップ３０の製造方法について説明する。
ここでは、先ず、半導体チップ側への第１絶縁層３６及びビア４２の形成については、図２及び図３を参照して上述した第１実施形態と同様であるため、第１基板６０Ａの形成方法に付いて、図８を参照して説明する。
図８の工程（Ａ）に示すように、片面に金属層７２の形成された絶縁性基材７０に、接着剤層７４及びＰＥＴ（ポリエチレンテレフトレイト）フィルム７６を貼り付ける。
ここで、絶縁性基材７０としては、有機系絶縁性基材であれば使用でき、具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材から選ばれるリジッド（硬質）の積層基材、あるいは、ポリフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド（ＰＩ）などのフィルムからなるフレキシブル基材から選ばれる１種であることが望ましい。
【００３７】
前記絶縁性基材７０としてはリジッドな積層基材であることが望ましく、特に片面銅張積層板が好適である。金属層７２がエッチングされた後の取扱中に配線パターンやバイアホールの位置がずれることがなく、位置精度に優れるからである。
【００３８】
また、絶縁性基材７０に形成された金属層７２は、銅箔を使用できる。銅箔は密着性改善のため、マット処理されていてもよい。ここでは、片面銅張積層板を使用する。片面銅張積層板は、エポキシ樹脂、フェノール樹脂、ビスマレイミド−トリアジン樹脂などの熱硬化性樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと銅箔を積層して熱プレスすることにより得られる基板である。片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利である。また、絶縁性基材７０の表面に、金属を蒸着した後、電解めっきを用い、金属層を形成することもできる。
【００３９】
絶縁性基材７０の厚さは２５〜２５０μｍ、好ましくは５０〜１００μｍである。絶縁性を確保するためである。これらの範囲より薄くなると強度が低下して取扱が難しくなりとともに十分な可撓性を持たせ難くなり、逆に厚すぎると微細なバイアホールの形成および導電性材料による充填が難しくなるからである。
一方、金属層７２の厚さは、５〜３５μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍが好適である。これは、後述するようにレーザ加工にて孔明けした際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングが難しいからである。
【００４０】
接着剤層７４は、有機系接着剤からなることが望ましく、有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ  ｅｔｈｅｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
【００４１】
有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコート、スクリーン印刷などを使用できる。また、接着剤層の形成は、接着剤シートをラミネートすることによってもできる。接着剤層の厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００４２】
ついで、レーザ加工により、絶縁性基材７０に非貫通孔７０ａを開ける（工程（Ｂ））。レーザ加工機としては、炭酸ガスレーザ加工機、ＵＶレーザ加工機、エキシマレーザ加工機などを使用できる。また、孔径は２０〜３００μｍがよい。炭酸ガスレーザ加工機は、加工速度が速く、安価に加工できるため工業的に用いるには最も適しており、本願発明に最も望ましいレーザ加工機である。ここで、炭酸ガスレーザ加工機を用いた場合には、該孔７０ａ内であって、金属層７２の表面にわずかながら溶融した樹脂が残りやすいため、デスミア処理することが、接続信頼性を確保するため望ましい。
【００４３】
引き続き、レーザ加工で開けた非貫通孔７０ａに電解めっきを充填してスルーホール６２Ａとする（工程（Ｅ））。電解めっきとしては、例えば、銅、金、ニッケル、ハンダめっきを使用できるが、特に、電解銅めっきが最適である。この場合は、バンプを同時に形成することができる。
【００４４】
電解めっきは、絶縁性基材７０に形成された金属層７２をめっきリードとして行う。前記金属層７２は、絶縁性基材７０上の全面に形成されているため、電流密度が均一となり、非貫通孔を電解めっきにて均一な高さで充填することができる。ここで、電解めっき前に、非貫通孔７０ａ内の金属層７２の表面を酸などで活性化処理しておくとよい。めっきを行う際には、絶縁性基材７０に形成された金属層７２の表面側に電解めっきが析出しないように、金属層７２側に図示しないマスクをかけておくか、或いは、同じ絶縁性基材７０を２枚、金属層７２同士を積層密着させてめっき液に触れないようにして、電解めっきを行うことが好ましい。
【００４５】
次に、さらに工程（Ｄ）において、該非貫通孔７０ａ内の残りの空間に導電性ペースト６８を充填する。第２実施形態では、電解めっきの高さのばらつきを導電ペースト６８により是正してバンプの高さをそろえることができる。なお、この場合導電性ペーストの代えて低融点金属を充填することもできる。
【００４６】
導電性ペーストは、銀、銅、金、ニッケル、半田から選ばれる少なくとも１種以上の金属粒子からなる導電性ペーストを使用できる。また、前記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には銅粒子の表面に金、銀から選ばれる貴金属を被覆した金属粒子を使用することができる。
【００４７】
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂、フェノール樹脂などの熱硬化性樹脂、ポリフェニレンスルフィド（ＰＰＳ）などの熱可塑性樹脂を加えた有機系導電性ペーストが望ましい。
【００４８】
電解めっきの非貫通孔の充填率（電解めっきの高さ×１００／非貫通孔の深さ）は、平均で５０％以上、１００％未満、より好ましくは、５５％〜９５％であり、６０％〜９０％が最適である。
【００４９】
次に、工程（Ｅ）に示すように、金属膜７２をパターンエッチングして、導体回路６４及びプレーン層６６を形成する。
【００５０】
工程（Ｆ）にてフィルム７６を除去して、導電性ペースト６８を接着剤層７４から露出させてバンプ６８Ａとし、第１基板６０Ａを完成する。
【００５１】
引き続き、半導体チップ３０、第１基板６０Ａ、第２基板６０Ｂ、第３基板６０Ｃを、熱プレスを用いて加熱し加圧プレスすることにより接着する。ここでは、先ず、加圧されることで、基板６０Ａ、６０Ｂ、６０Ｃのバンプ６８Ａ、６８Ｂ、６８Ｃが、未硬化の接着剤（絶縁性樹脂）７４を周囲に押し出し、導体回路４４，プレーン層４６、導体回路６４，プレーン層６６と当接し両者の接続を取る。更に、加圧と同時に加熱されることで、接着剤層７４が硬化し、半導体チップ３０と基板６０Ａ、６０Ｂ、６０Ｃとの間で強固な接着が行われる。なお、熱プレスとしては、真空熱プレスを用いることが好適である。第１実施形態では、絶縁層３６、４８を硬化させる際に、半導体チップに反りを発生させることがあり得る。これに対して、第２実施形態では、プレーン層を設けた基板を半導体チップに接着剤で貼り付けるため、張り付けの際に、半導体チップに反りを発生させることがない。
【００５２】
最後に、図７（Ａ）に示すように、半導体チップと反対側のスルーホール６２Ｃの表面にバンプ５６を形成する。バンプ５６は、例えば、導電性ペーストを所定位置に開口の設けられたメタルマスクを用いてスクリーン印刷する方法、低融点金属である半田ペーストを印刷する方法、半田めっきを行う方法、あるいは半田溶融液に浸漬する方法により形成することができる。低融点金属としては、Ｐｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム半田等を使用することができる。
【００５３】
また、上述した実施態様では、バイアホールを形成するための穴をレーザ加工を用いて形成したが、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００５４】
上述した第２実施形態では、予め基材７０側に接着剤層７４を塗布してからスルーホール６２及び突起状導体６８Ａを形成した。これにより、突起状導体６８Ａを接着剤層７４から露出させ、電気的な接続信頼性を高めた。この代わりに、突起状導体を形成してから接着剤層７４を塗布し、当該接着剤層７４を薬液等に晒さないようにして、接着の信頼性を高めることも可能である。
【図面の簡単な説明】
【００５５】
【図１】図１（Ａ）は、本発明の第１実施形態に係る半導体チップの断面図であり、図１（Ｂ）は、図１（Ａ）のＢ−Ｂ横断面図である。
【図２】第１実施形態に係る半導体チップの製造工程図である。
【図３】第１実施形態に係る半導体チップの製造工程図である。
【図４】第１実施形態に係る半導体チップの製造工程図である。
【図５】第１実施形態に係る半導体チップの製造工程図である。
【図６】本発明の第１実施形態の改変例に係る半導体チップの断面図である。
【図７】図７（Ａ）は、本発明の第２実施形態に係る半導体チップの断面図であり、図７（Ｂ）は、図７（Ａ）のＢ−Ｂ横断面図である。
【図８】第２実施形態に係る半導体チップの製造工程図である。
【図９】第２実施形態に係る半導体チップの製造工程図である。
【符号の説明】
【００５６】
３０  半導体チップ
３２  アルミニウム電極パッド
３４  パッシベーション膜
３８  ニッケルめっき層
４０  複合めっき層
４２  ビア
４４  導体回路
４６  プレーン層
５６  バンプ
６０  外部接続用基板
６０Ａ  第１基板
６０Ｂ  第２基板
６０Ｃ  第３基板
６２Ａ、６２Ｂ、６２Ｃ  スルーホール
６８Ａ、６８Ｂ、６８Ｃ  突起状導体
７４  接着剤層
【図１】
2007306027.tif 000003
【図２】
2007306027.tif 000004
【図３】
2007306027.tif 000005
【図４】
2007306027.tif 000006
【図５】
2007306027.tif 000007
【図６】
2007306027.tif 000008
【図７】
2007306027.tif 000009
【図８】
2007306027.tif 000010
【図９】
2007306027.tif 000011