(57)【要約】【課題】半導体集積回路装置の集積度をより向上させる。【解決手段】半導体の基板１０上に複数のスタンダードセルが帯状に配置されるセル配置領域１１ａ、１１ｂを含む。セル配置領域１１ａ、１１ｂには、セル配置領域に形成されたＮウェル１３およびＰウェル１２と、Ｎウェル１３およびＰウェル１２の下方の基板内に形成されたディープＮウェル１５と、を備える。さらに、セル配置領域１１ａ、１１ｂのそれぞれに配され、一辺がセル配置領域の帯と同じ高さを有し、Ｐウェル１２を通してスタンダードセルに基板バイアスを与える基板バイアス供給用セル１４ａを備える。基板バイアス供給用セル１４ａは、縦方向に連続し横方向には周期的に配される。基板バイアス供給用電源に係る配線経路としてディープＮウェル１５およびＰウェル１２を用いて、多くの基板バイアス供給用の配線を省略する。【選択図】図１
2007201258.tif 000002
【特許請求の範囲】
【請求項１】
基板内に形成された第１の第１導電型ウェル領域と、
前記基板上方から見て、前記基板内に前記第１の第１導電型ウェル領域を取り囲むように連なって形成された第２導電型ウェル領域と、
前記第１の第１導電型ウェル領域および前記第２導電型ウェル領域の下方の前記基板内に形成された第２の第１導電型ウェル領域と、
を備え、
前記第１の第１導電型ウェル領域に供給される第１の基板バイアス供給用電源に係る配線経路として前記第２の第１導電型ウェル領域を用い、第２の基板バイアス供給用電源に係る配線経路として前記第２導電型ウェル領域を用いることを特徴とする半導体集積回路装置。
【請求項２】
前記第１の第１導電型ウェル領域は、島状に形成された複数の領域から構成され、
前記第２導電型ウェル領域は、該複数の領域を取り囲むように海状に形成され、
前記第１の基板バイアス供給用電源は、該複数の領域の一部に供給されて、前記第２の第１導電型ウェル領域を介して該複数の領域における他の領域に供給されることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
複数のスタンダードセルが帯状に配置されるセル配置領域と、
前記セル配置領域に配され、一辺が前記セル配置領域の帯と同じ高さを有し、前記スタンダードセルに基板バイアスを与える第１の基板バイアス供給用セルと、
を備え、
前記セル配置領域には、前記第１の第１導電型ウェル領域および前記第２導電型ウェル領域とが形成され、
前記第１の基板バイアス供給用セルは、前記第２導電型ウェル領域に形成されると共に、前記第２導電型ウェル領域を介して第１の基板バイアス供給用電源が供給されることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記セル配置領域に配され、一辺が前記セル配置領域の帯と同じ高さを有し、前記スタンダードセルに基板バイアスを与える第２の基板バイアス供給用セルをさらに備え、
前記第２の基板バイアス供給用セルは、少なくとも前記第１の第１導電型ウェル領域の一部を含む領域に形成されると共に、前記第１の第１導電型ウェル領域の一部と前記第２の第１導電型ウェル領域とを介して第２の基板バイアス供給用電源が供給されることを特徴とする請求項３記載の半導体集積回路装置。
【請求項５】
複数の前記第１の基板バイアス供給用セルの少なくとも一部は、該セル中の前記第２導電型ウェル領域に第２導電型拡散層部を備え、前記第１の基板バイアス供給用電源の配線がコンタクトを介して該第２導電型拡散層部に配線されることを特徴とする請求項３記載の半導体集積回路装置。
【請求項６】
複数の前記第２の基板バイアス供給用セルの少なくとも一部は、該セル中の前記第１の第１導電型ウェル領域に第１導電型拡散層部を備え、前記第２の基板バイアス供給用電源の配線がコンタクトを介して該第１導電型拡散層部に配線されることを特徴とする請求項４記載の半導体集積回路装置。
【請求項７】
半導体基板と、
前記半導体基板の表面に形成された第１の第１導電型ウェル領域と、
前記第１の第１導電型ウェル領域から離間して前記半導体基板の表面に形成された第２の第１導電型ウェル領域と、
前記第１及び第２の第１導電型ウェル領域の間の前記半導体基板の表面に設けられた第２導電型ウェル領域と、
前記第１及び第２の第１導電型ウェル領域並びに前記第２導電型ウェル領域の下に設けられた第１導電型ディープウェル領域と、
前記第１の第１導電型ウェル領域にウェルコンタクトを介して接続され、前記第１の第１導電型ウェル領域に基板バイアス電源を供給する電源配線とを備え、
前記第２の第１導電型ウェル領域は、前記電源配線から、前記第１の第１導電型ウェル領域及び前記第１導電型ディープウェル領域を介して前記基板バイアス電源が供給されていることを特徴とする半導体集積回路。
【請求項８】
前記第１及び第２の第１導電型ウェル領域には、それぞれ論理回路を構成するトランジスタが形成されていることを特徴とする請求項７記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、特に基板電位をコントロールする基板バイアス供給用のセルを備える半導体集積回路装置に関する。
【背景技術】
【０００２】
近年の携帯端末などモバイル製品で用いられるＬＳＩは、処理の高速化と共に低電力化が求められている。これらは一般に相反する技術であって、周波数を上げて高速処理を行えば、発熱を伴い、消費電力は増加してしまう。この様な相反する要求に対応するために、トランジスタのソースと異なる電位を基板に与え、基板電位をコントロールして、オフリークを削減する「基板バイアス技術」が取り入れられている。基板バイアス技術では、基板バイアスをコントロールするために、通常の電源の他に、コントロール用の基板電位が別途必要となる。
【０００３】
このような基板電位をコントロールする基板バイアス供給用のセルを備える半導体集積回路装置の例が、特許文献１において開示されている。この半導体集積回路装置は、図１０に示すような構成を有している。半導体基板上に、図中横方向に沿って第１配線層として電源電圧ＶＤＤ線（ＶＤＤ）１０１と接地電圧ＶＳＳ線（ＧＮＤ）１０２とが交互に一定間隔を開けて配線されている。この電源電圧ＶＤＤ線１０１と接地電圧ＶＳＳ線１０２との間に、論理セルＣＡが図中横方向に沿って配置されている。
【０００４】
論理セルＣＡにおいて、電源電圧ＶＤＤ線１０１を挟む領域１０５は、電源電圧ＶＤＤを供給されて動作するＰチャネルトランジスタが形成されている。接地電圧ＶＳＳ線１０２を挟む領域１０６は、接地電圧ＶＳＳを供給されて動作するＮチャネルトランジスタが形成されている。
【０００５】
さらに、Ｎ型基板電位ＮＳＵＢ線１１１と、Ｐ型基板電位ＰＳＵＢ線１１２とが１組となって、電源電圧ＶＤＤ線１０１及び接地電圧ＶＳＳ線１０２と直交する図中縦方向に第２配線層として形成されている。さらに、論理セルＣＡの配置領域内に基板電位供給セルＶＳＣが配置されている。基板電位供給セルＶＳＣは、Ｎ型基板電位ＮＳＵＢ線１１１及びＰ型基板電位ＰＳＵＢ線１１２に沿って縦方向に連続的に配置され、Ｎ型基板電位ＮＳＵＢ線１１１及びＰ型基板電位ＰＳＵＢ線１１２からそれぞれＮ型基板電位ＮＳＵＢ及びＰ型基板電位ＰＳＵＢを供給されてＮ型基板とＰ型基板に印加する。このような構造とすることで、面積効率を向上させている。
【０００６】
ところで、半導体集積回路装置において、トランジスタを形成するためのＰウェルおよびＮウェルよりも深い所にディープＮウェルを配する３重（トリプル）ウェル構造がよく知られている（特許文献２、３参照）。特許文献２に記載の半導体集積回路装置は、各回路ブロックを異なるディープＮウェル上に形成し、各回路ブロックで発生するノイズが他のブロックに影響を与えないようにしている。
【０００７】
なお、特許文献１および特許文献２では、図１１に示すようにＮウェル２０１とＰウェル２０２とを交互に帯状に配置することが開示されている。そして、Ｎウェル２０１とＰウェル２０２とに跨る部分にスタンダードセルおよび電源供給用のセルが配置される。
【０００８】
一方、特許文献３には、低消費電力で信頼性の高い、ダイナミック閾値動作トランジスタ（ＤＴＭＯＳ）及び基板バイアス可変トランジスタを有する半導体装置が開示されている。この半導体装置は、３層のウェル領域と素子分離領域を用いて、各導電型の各々について、基板バイアス可変トランジスタが設けられる複数のウェル領域を電気的に互いに独立させることを可能にしたものである。この半導体装置によれば、各導電型について、基板バイアス可変トランジスタの回路ブロックを任意の数形成することができて、アクティブ状態にすべき回路ブロックとスタンドバイ状態にすべき回路ブロックとを適切に分けることができ、半導体装置の消費電力を減少することができる。
【０００９】
【特許文献１】特開２００１−１４８４６４号公報（図１）
【特許文献２】特開２００４−２０７７４９号公報（図２１、図２３、図２５）
【特許文献３】特開２００２−１５８２９３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年、半導体集積回路装置では、より高集積化が進められ、配線の数が大幅に増加している。その結果、大きなサイズのチップが必要となればコストアップに直結してしまう。特に電源系の配線では、配線幅が太いことが多く、電源系の配線の方法は、半導体集積回路装置の集積度向上に大いに影響する。
【００１１】
ところで、図１０に示した半導体集積回路装置では、電源電圧ＶＤＤ線（ＶＤＤ）１０１と接地電圧ＶＳＳ線（ＧＮＤ）１０２とが第１配線層において配線され、Ｎ型基板電位ＮＳＵＢ線１１１とＰ型基板電位ＰＳＵＢ線１１２とが第２配線層において配線されている。一般に上層の配線では、配置位置の精度を確保するためにビア径や配線幅を大きくする必要がある。したがって、上記の例で第２配線層が第１配線層より上層（基板からより遠い位置）にあるとすれば、第１配線層と、第１配線層における配線密度より低下してしまう虞がある第２配線層との二層で配線がなされるため、集積度の向上が充分とはならない。
【００１２】
一方、特許文献２および特許文献３には、Ｎウェルよりも深い所にＮウェルと接するようにディープＮウェルを配し、Ｎウェルにおける基板バイアスを制御することが記載されている。しかしながら、基板バイアスを供給する配線については、特許文献２で上層において規則的に縦方向および横方向に配線することが開示されているに過ぎない。また、特許文献３では、上層の配線そのものについての記載がない。いずれにしても基板バイアス供給用電源の配線の量を減少させるような技術を全く開示しておらず、半導体集積回路装置における集積度の向上が不十分となってしまう。
【課題を解決するための手段】
【００１３】
本発明の１つのアスペクトに係る半導体集積回路装置は、基板内に形成された第１の第１導電型ウェル領域と、基板上方から見て、基板内に第１の第１導電型ウェル領域を取り囲むように連なって形成された第２導電型ウェル領域と、第１の第１導電型ウェル領域および第２導電型ウェル領域の下方の基板内に形成された第２の第１導電型ウェル領域と、を備える。そして、第１の第１導電型ウェル領域に供給される第１の基板バイアス供給用電源に係る配線経路として第２の第１導電型ウェル領域を用い、第２の基板バイアス供給用電源に係る配線経路として第２導電型ウェル領域を用いる。
【００１４】
本発明の他のアスペクトに係る半導体集積回路装置は、半導体基板と、半導体基板の表面に形成された第１の第１導電型ウェル領域と、第１の第１導電型ウェル領域から離間して半導体基板の表面に形成された第２の第１導電型ウェル領域と、第１及び第２の第１導電型ウェル領域の間の半導体基板の表面に設けられた第２導電型ウェル領域と、第１及び第２の第１導電型ウェル領域並びに第２導電型ウェル領域の下に設けられた第１導電型ディープウェル領域と、第１の第１導電型ウェル領域にウェルコンタクトを介して接続され、第１の第１導電型ウェル領域に基板バイアス電源を供給する電源配線とを備える。そして、第２の第１導電型ウェル領域は、電源配線から、第１の第１導電型ウェル領域及び第１導電型ディープウェル領域を介して基板バイアス電源が供給されている。
【発明の効果】
【００１５】
本発明によれば、基板バイアス供給用電源に係る配線経路として第２の第１導電型ウェル領域および第２導電型ウェル領域を用いることで、多くの基板バイアス供給用電源の配線を省略するようにする。したがって、基板バイアス供給用電源の配線の量が減少し、半導体集積回路装置の集積度をより向上させることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態に係る半導体集積回路装置は、基板（図１の１０）内に形成されたＮウェル（図１の１３）と、基板上方から見て、基板内にＮウェルを取り囲むように連なって形成されたＰウェル（図１の１２）と、ＮウェルおよびＰウェルの下方の基板内に形成されたディープＮウェル（図１の１５）と、を備える。そして、Ｎウェルに供給される基板バイアス電源ＶＤＤ２に係る配線経路としてディープＮウェルを用い、基板バイアス電源ＧＮＤ２に係る配線経路としてＰウェルを用いる。
【００１７】
Ｎウェルは、島状に複数の領域から構成され、Ｐウェルは、この複数の領域を取り囲むように海状に形成されるようにしてもよい。そして、基板バイアス電源ＶＤＤ２は、この複数の領域の一部に供給されて、ディープＮウェルを介してこの複数の領域における他の領域に供給されるようにする。
【００１８】
より具体的には、半導体集積回路装置は、半導体基板上に複数のスタンダードセルが帯状に配置されるセル配置領域（図１の１１ａ、１１ｂ）を含む。この半導体集積回路装置は、セル配置領域に形成されたＮウェルおよびＰウェルと、ＮウェルおよびＰウェルの下方の基板内の深い位置に形成されたディープＮウェルと、を備える。さらに、セル配置領域に配され、一辺がセル配置領域の帯と同じ高さを有し、スタンダードセルに基板バイアスを与える第１の基板バイアス供給用セル（図１の１４ａ）を備える。この第１の基板バイアス供給用セルは、Ｐウェルに形成されると共に、Ｐウェルを介して基板バイアス電源ＧＮＤ２が供給される。
【００１９】
また、セル配置領域に配され、一辺がセル配置領域の帯と同じ高さを有し、スタンダードセルに基板バイアスを与える第２の基板バイアス供給用セル（図８の１４ｂ、１４ｃ）をさらに備えるようにしてもよい。この第２の基板バイアス供給用セルは、少なくともＮウェルの一部を含む領域に形成されると共に、このＮウェルの一部とディープＮウェルとを介して基板バイアス電源ＶＤＤ２が供給されるようにする。
【００２０】
さらに、複数の第１の基板バイアス供給用セルの少なくとも一部は、このセル中のＰウェルにＰ＋拡散層を備え、基板バイアス電源ＧＮＤ２の配線がコンタクトを介してＰ＋拡散層に配線されるようにしてもよい。
【００２１】
また、複数の第２の基板バイアス供給用セルの少なくとも一部は、このセル中のＮウェルにＮ＋拡散層を備え、基板バイアス電源ＶＤＤ２の配線がコンタクトを介してＮ＋拡散層に配線されるようにしてもよい。
【００２２】
以上のような構造を有する半導体集積回路装置では、基板バイアス供給用電源に係る配線経路としてディープＮウェルおよびＰウェルを用いることで、多くの基板バイアス供給用の配線を省略することができる。したがって、半導体集積回路装置の集積度がより向上する。以下、実施例に即し、図面を参照して詳細に説明する。
【実施例１】
【００２３】
図１（ａ）は、本発明の第１の実施例に係る半導体集積回路装置の構造を示す平面図である。また、図１（ｂ）は、図１（ａ）におけるＸ１−Ｘ２の断面図である。図１において、半導体集積回路装置は、半導体の基板１０上に複数のスタンダードセルが帯状に配置されるセル配置領域１１ａ、１１ｂを含む。セル配置領域１１ａ、１１ｂには、セル配置領域に形成されたＮウェル１３およびＰウェル１２と、Ｎウェル１３およびＰウェル１２の下方の基板内に形成されたディープＮウェル１５と、を備える。さらに、セル配置領域１１ａ、１１ｂのそれぞれに配され、一辺がセル配置領域の帯と同じ高さを有し、Ｐウェル１２を通してスタンダードセルに基板バイアスを与える基板バイアス供給用セル１４ａを備える。基板バイアス供給用セル１４ａは、縦方向には連続し横方向には周期的に配される。なお、セル配置領域１１ａ、１１ｂのそれぞれの構造は、互いに上下を反転したものとなっているが、機能的に違いは無い。
【００２４】
ここで、図１（ａ）のセル配置領域１１ｂ中に存在するＡ部を例に半導体集積回路装置の構造の詳細について説明する。図２（ａ）は、図１（ａ）のＡ部の詳細構造を示す平面図である。また、図２（ｂ）は、図２（ａ）におけるＹ１−Ｙ２の断面図である。図２において、Ａ部には、３つのスタンダードセル１７と２つのスタンダードセル１７間に挟まれる基板バイアス供給用セル１４ａとが存在する。スタンダードセル１７は、Ｎウェル１３とＰウェル１２とが形成される構造上に存在する。また、スタンダードセル１７は、上下端にそれぞれ電源供給のためのＶＤＤ配線２３とＧＮＤ配線２４を備えると共に、ＶＤＤ配線２３とＧＮＤ配線２４との間にトランジスタ群を配置して例えば２入力ＮＡＮＤ回路などの所定の論理回路を形成する。そして、所望の機能を実現するように図示されない上層に設けられるメタル配線によって配線がなされる。なお、ＶＤＤ配線２３とＧＮＤ配線２４とは、基板に最も近い第１配線層に配線され、隣接するセル配置領域の電源配線として共用するようにしてもよい。
【００２５】
次に、基板バイアス供給用セル１４ａについて説明する。図３は、基板バイアス供給用セル１４ａの構造を示す平面図である。図３（ａ）は、基板バイアスＧＮＤ２配線２１が存在しないセル、言い換えればダミーセルを示す。図３（ｂ）は、基板バイアスＧＮＤ２配線２１が存在するセルを示す。基板バイアス供給用セル１４ａは、Ｐウェル１２に形成されると共に、上下端にそれぞれ電源供給のためのＶＤＤ配線２３とＧＮＤ配線２４を備える。ＶＤＤ配線２３とＧＮＤ配線２４は、スタンダードセル１７に電源を供給するための配線であって、基板バイアス供給用セル１４ａとは直接関係しない。図３（ｂ）に示す基板バイアス供給用セルは、図３（ａ）に示す基板バイアス供給用セルに対してさらにＰウェル１２中にＰ＋拡散層１８を備え、垂直方向に配置される基板バイアスＧＮＤ２配線２１がコンタクト１６を介してＰ＋拡散層１８に配線される。なお、基板バイアスＧＮＤ２配線２１は、第１配線層より基板から遠い第２配線層に配線される。
【００２６】
このような基板バイアス供給用セル１４ａは、ＧＮＤ配線２４に供給される接地電圧より低くなりえるＮＭＯＳトランジスタ基板バイアス電源を、基板バイアスＧＮＤ２配線２１からコンタクトを介してＰ＋拡散層１８に供給し、Ｐウェル１２に与える。基板バイアスＧＮＤ２配線２１とＧＮＤ配線２４とを同電位とすることで、図示されないＮチャネルトランジスタの動作時においては、基板バイアス（バックゲートバイアス）を順方向にかけて、Ｎチャネルトランジスタのチャネルにおいて電流を流れやすくする。一方、基板バイアスＧＮＤ２配線２１の電位をＧＮＤ配線２４の電位より低くすることで、Ｎチャネルトランジスタの停止時において、Ｐウェル１２に基板バイアスを与えて、電流のリークを少なくする。
【００２７】
図１における基板バイアス供給用セル１４ａとしては、図３（ａ）に示すセルを用い、必要に応じて一部を図３（ｂ）に示すセルに置き換えるようにする（なお、図２では、図３（ｂ）に示すセルが用いられている）。すなわち、Ｐウェル１２に対して基板バイアス電源ＧＮＤ２によるバイアス電圧を充分に与えることができる場合、例えばＩＲドロップが少ないような場合には、図３（ａ）に示すセルを用いて基板バイアスＧＮＤ２配線２１を省略することができる。これによって、第２配線層における配線の密度を下げることができる。
【００２８】
以上のような構造を有する図１の半導体集積回路装置において、Ｎウェル１３は、孤立して（島状に）形成された複数の領域から構成され、Ｐウェル１２は、この複数の領域を取り囲むようにメッシュ状に（海状に）形成される。そして、Ｎウェル１３に対して基板バイアスを与える基板バイアス電源ＶＤＤ２は、図２（ｂ）の経路Ｐに示すように図示されない配線を介してＮウェル１３のいずれかに供給され、ディープＮウェル１５を介して他のＮウェル１３に供給される。一方、Ｐウェル１２に対して基板バイアスを与える基板バイアス電源ＧＮＤ２は、メッシュ状に（海状に）形成されるＰウェル１２を介して供給される。したがって、Ｎウェル１３、Ｐウェル１２とも適切な基板バイアス電圧が供給されることとなる。もし、メッシュ状のＰウェル１２だけでは、適切な基板バイアス電圧が不足してしまうような場合（場所）に対しては、図３（ｂ）に示すセルに置き換えるようにすればよい。
【００２９】
以上のように本実施例の半導体集積回路装置によれば、基板バイアス供給用電源に係る配線経路としてディープＮウェル１５およびメッシュ状に形成されるＰウェル１２を用いることで、多くの基板バイアス供給用の配線を省略することができる。したがって、半導体集積回路装置の集積度がより向上する。
【実施例２】
【００３０】
図４は、本発明の第２の実施例に係る半導体集積回路装置の構造を示す平面図である。図４に示す半導体集積回路装置は、図１に示す半導体集積回路装置における基板バイアス供給用セル１４ａの内、横方向の二列に一列を基板バイアス供給用セル１４ｂに置き換えた構造を有する。すなわち、セル配置領域１１ａ、１１ｂにおいて、基板バイアス供給用セル１４ａ、１４ｂは、それぞれ縦方向には連続し横方向には交互に周期的に配される。なお、基板バイアス供給用セル１４ａは、実施例１で説明したセルであり、基板バイアス供給用セル１４ｂは、Ｎウェル１３にバイアス電圧を与えるセルである。
【００３１】
次に、基板バイアス供給用セル１４ｂについて説明する。図５は、基板バイアス供給用セル１４ｂの構造を示す平面図である。図５（ａ）は、基板バイアスＶＤＤ２配線２２が存在しないセル、言い換えればダミーセルを示し、図５（ｂ）は、基板バイアスＶＤＤ２配線２２が存在するセルを示す。基板バイアス供給用セル１４ｂは、Ｎウェル１３とＰウェル１２とが形成される構造上に存在し、上下端にそれぞれ電源供給のためのＶＤＤ配線２３とＧＮＤ配線２４を備える。ＶＤＤ配線２３とＧＮＤ配線２４は、スタンダードセル１７に電源を供給するための配線であって、基板バイアス供給用セル１４ｂとは直接関係しない。図５（ｂ）に示す基板バイアス供給用セルは、図５（ａ）に示す基板バイアス供給用セルに対してＮウェル１３中にＮ＋拡散層１９を備え、垂直方向に配置される基板バイアスＶＤＤ２配線２２がコンタクト１６を介してＮ＋拡散層１９に配線される。なお、基板バイアスＶＤＤ２配線２２は、第１配線層より基板から遠い第２配線層に配線される。
【００３２】
このような基板バイアス供給用セル１４ｂは、ＶＤＤ配線２３に供給される電源電圧より高くなりえるＰＭＯＳトランジスタ基板バイアス電源を、基板バイアスＶＤＤ２配線２２からコンタクトを介してＮ＋拡散層１９に供給し、Ｎウェル１３に与える。基板バイアスＶＤＤ２配線２２にＶＤＤ配線２３よりも低い電圧（順方向基板バイアス）を印加することで、図示されないＰチャネルトランジスタのチャネルにおいて電流を流れやすくする。一方、基板バイアスＶＤＤ２配線２２の電位をＶＤＤ配線２３の電位より高くすることで、Ｐチャネルトランジスタの停止時において、Ｎウェル１３に逆方向基板バイアスを与えて、電流のリークを少なくしている。
【００３３】
図４における基板バイアス供給用セル１４ｂとしては、図５（ａ）のセルを用い、必要に応じて一部を図５（ｂ）に示すセルに置き換えるようにする。すなわち、Ｎウェル１３に対して基板バイアス電源ＧＮＤ２によるバイアス電圧を充分に与えることができる場合、例えばディープＮウェル１５におけるＩＲドロップが少ない場合には、図５（ａ）のセルを用いて基板バイアスＶＤＤ２配線２２を省略することができる。これによって、第２配線層における配線の密度を下げることができる。
【００３４】
また、図４における基板バイアス供給用セル１４ａとしては、実施例１において説明したと同様に図３（ａ）または図３（ｂ）に示すセルを選択するようにする。
【００３５】
以上のような構造を有する図４の半導体集積回路装置において、実施例１と同様に、Ｎウェル１３は、孤立して（島状に）形成された複数の領域から構成され、Ｐウェル１２は、この複数の領域を取り囲むようにメッシュ状に（海状に）形成される。そして、Ｎウェル１３に対して基板バイアスを与える基板バイアス電源ＶＤＤ２は、ディープＮウェル１５を介してＮウェル１３に供給される。この場合、例えばＮウェル１３の基板バイアスを強化したい場合には、図５（ｂ）に示す基板バイアス供給用セルを半導体集積回路装置中に多く配置すれば良い。
【実施例３】
【００３６】
図６は、本発明の第３の実施例に係る半導体集積回路装置の構造を示す平面図である。図６に示す半導体集積回路装置は、図４に示す半導体集積回路装置における基板バイアス供給用セル１４ｂの内、横方向の二列に一列を廃した構造を有する。また、基板バイアス供給用セル１４ｄ、１４ｅは、それぞれ図４に示す基板バイアス供給用セル１４ａ、１４ｂとほぼ同等の構造を有するが、後述のように電源配線のための拡散層を有する点が異なる。なお、図４に示すＮウェル１３の内、基板バイアス供給用セル１４ｅが存在する領域にあるものをＮウェル１３ａとし、基板バイアス供給用セル１４ｅが存在する領域にないものをＮウェル１３ｂとする。
【００３７】
ここで、図６のセル配置領域１１ｂ中に存在するＢ部を例に半導体集積回路装置の構造の詳細について説明する。図７（ａ）は、図６のＢ部の詳細構造を示す平面図である。また、図７（ｂ）は、図７（ａ）におけるＸ１−Ｘ２の断面図である。図７において、Ｂ部には、３つのスタンダードセル１７ａ、１７ｂ、１７ｃと、スタンダードセル１７ａ、１７ｂ間に挟まれる基板バイアス供給用セル１４ｄと、スタンダードセル１７ｂ、１７ｃ間に挟まれる基板バイアス供給用セル１４ｅとが存在する。ここでスタンダードセル１７ａ、１７ｂ、１７ｃは、図２に示すスタンダードセル１７とほぼ同等の構造を有する。ただし、横方向に延びるＶＤＤ配線２３下のＮウェル１３ａ、１３ｂにＰ＋拡散層１８ｂを備え、横方向に延びるＧＮＤ配線２４下のＰウェル１２にＮ＋拡散層１９ｂを備える点が異なる。ＶＤＤ配線２３とＧＮＤ配線２４との間にトランジスタ群を配置することは、図２と同じであり、その説明を省略する。なお、図７では、基板バイアス供給用セル１４ｄ、１４ｅ間には、図示の簡略化のために一つのスタンダードセルしか存在していないが、多数のセルが存在していてもよいことはいうまでもない。
【００３８】
次に、基板バイアス供給用セルについて説明する。基板バイアス供給用セル１４ｄは、図３（ｂ）に示す基板バイアス供給用セルに対し、ＶＤＤ配線２３とＧＮＤ配線２４とを省き、ＧＮＤ配線２４があった位置のＰウェル１２にＮ＋拡散層１９ｂを備える。Ｎ＋拡散層１９ｂは、横方向に途切れたＧＮＤ配線２４の配線の役割を果たす。なお、途切れたＶＤＤ配線２３は、上位の配線層や迂回する配線等の図示されない配線によって配線されるものとする。なお、基板バイアスＧＮＤ２配線２１は、ＶＤＤ配線２３とＧＮＤ配線２４と同一の金属配線層で配線されるものとする。
【００３９】
このような基板バイアス供給用セル１４ｄは、ＧＮＤ配線２４に供給される接地電圧より低くなりえるＮＭＯＳトランジスタ基板バイアス電源を、基板バイアスＧＮＤ２配線２１からコンタクトを介してＰ＋拡散層１８ａに供給し、Ｐウェル１２に与える。基板バイアスＧＮＤ２配線２１とＧＮＤ配線２４とを同電位とすることで、Ｎチャネルトランジスタの動作時においては、基板バイアス（バックゲートバイアス）を順方向にかけて、Ｎチャネルトランジスタのチャネルにおいて電流を流れやすくする。一方、基板バイアスＧＮＤ２配線２１の電位をＧＮＤ配線２４の電位より低くすることで、Ｎチャネルトランジスタの停止時において、Ｐウェル１２に基板バイアスを与えて、電流のリークを少なくする。
【００４０】
また、基板バイアス供給用セル１４ｅは、図５（ｂ）に示す基板バイアス供給用セルに対し、ＶＤＤ配線２３とＧＮＤ配線２４とを省き、ＶＤＤ配線２３があった位置のＰウェル１２にＰ＋拡散層１８ｂを備え、ＧＮＤ配線２４があった位置のＰウェル１２にＮ＋拡散層１９ｂを備える。Ｐ＋拡散層１８ｂは、途切れたＶＤＤ配線２３の配線の役割を果たし、Ｎ＋拡散層１９ｂは、途切れたＧＮＤ配線２４の配線の役割を果たす。なお、基板バイアス供給用セル１４ｅは、図５（ｂ）に示す基板バイアス供給用セルに対して上下反転の位置関係にある。なお、基板バイアスＶＤＤ２配線２２は、ＶＤＤ配線２３とＧＮＤ配線２４と同一の金属配線層で配線されるものとする。
【００４１】
このような基板バイアス供給用セル１４ｅは、ＶＤＤ配線２３に供給される電源電圧より高くなりえるＰＭＯＳトランジスタ基板バイアス電源を、基板バイアスＶＤＤ２配線２２からコンタクトを介してＮ＋拡散層１９ａに供給し、Ｎウェル１３ａに与える。基板バイアスＶＤＤ２配線２２にＶＤＤ配線２３よりも低い電圧（順方向基板バイアス）を印加することで、Ｐチャネルトランジスタのチャネルにおいて電流を流れやすくする。一方、基板バイアスＶＤＤ２配線２２の電位をＶＤＤ配線２３の電位より高くすることで、Ｐチャネルトランジスタの停止時において、Ｎウェル１３ａ、１３ｂに逆方向基板バイアスを与えて、電流のリークを少なくしている。
【００４２】
以上のような構造を有する半導体集積回路装置において、Ｎウェル１３ａとＮウェル１３ｂとは、離間して間にＰウェル１２が配される。そして、Ｎウェル１３ａに対して基板バイアスを与える基板バイアス電源ＶＤＤ２は、図７（ｂ）の経路Ｑに示すように、基板バイアスＶＤＤ２配線２２からコンタクトおよびＮ＋拡散層１９ａを介してＮウェル１３ａに供給される。さらに、ディープＮウェル１５を介してＮウェル１３ｂに供給される。一方、Ｐウェル１２に対して基板バイアスを与える基板バイアス電源ＧＮＤ２は、メッシュ状に（海状に）形成されるＰウェル１２を介して供給される。したがって、Ｎウェル１３ａ、１３ｂ、Ｐウェル１２とも適切な基板バイアス電圧が供給されることとなる。
【００４３】
以上のように本実施例の半導体集積回路装置によれば、基板バイアス供給用電源に係る配線経路としてディープＮウェル１５およびメッシュ状に形成されるＰウェル１２を用いることで、多くの基板バイアス供給用の配線を省略することができる。さらに、基板バイアスＧＮＤ２配線２１、基板バイアスＶＤＤ２配線２２、ＶＤＤ配線２３、ＧＮＤ配線２４は、同一の金属配線層で配線される。したがって、配線の量が減少し、半導体集積回路装置の集積度がより向上する。
【実施例４】
【００４４】
図８は、本発明の第４の実施例に係る半導体集積回路装置の構造を示す平面図である。図８に示す半導体集積回路装置は、図４に示す半導体集積回路装置における基板バイアス供給用セル１４ａの内、最下端のセル配置領域１１ａに含まれる基板バイアス供給用セル１４ａを基板バイアス供給用セル１４ｂに置き換える。また、図４に示す半導体集積回路装置における基板バイアス供給用セル１４ｂの内、最上端のセル配置領域１１ａ以外に含まれる基板バイアス供給用セル１４ｂを基板バイアス供給用セル１４ｃに置き換える。なお、基板バイアス供給用セル１４ｃは、Ｎウェル１３にバイアス電圧を与えるセルである。
【００４５】
次に、基板バイアス供給用セル１４ｃについて説明する。図９は、基板バイアス供給用セル１４ｃの構造を示す平面図である。図９（ａ）は、基板バイアスＶＤＤ２配線２２が存在しないセル、言い換えればダミーセルを示し、図９（ｂ）は、基板バイアスＶＤＤ２配線２２が存在するセルを示す。基板バイアス供給用セル１４ｃは、Ｎウェル１３が形成される構造上に存在し、上下端にそれぞれ電源供給のためのＶＤＤ配線２３とＧＮＤ配線２４を備える。ＶＤＤ配線２３とＧＮＤ配線２４は、スタンダードセル１７に電源を供給するための配線であって、基板バイアス供給用セル１４ｃとは直接関係しない。図９（ｂ）に示す基板バイアス供給用セルは、図９（ａ）に示す基板バイアス供給用セルに対してＮウェル１３中にＮ＋拡散層１９を備え、垂直方向に配置される基板バイアスＶＤＤ２配線２２がコンタクト１６を介してＮ＋拡散層１９に配線される。なお、基板バイアスＶＤＤ２配線２２は、第１配線層より基板から遠い第２配線層に配線される。このような基板バイアス供給用セル１４ｃは、図３で説明した基板バイアス供給用セル１４ｂと同様に機能する。
【００４６】
図８における基板バイアス供給用セル１４ｃとしては、図９（ａ）のセルを用い、必要に応じて一部を図９（ｂ）に示すセルに置き換えるようにする。すなわち、Ｎウェル１３に対して基板バイアス電源ＧＮＤ２によるバイアス電圧を充分に与えることができる場合、例えばディープＮウェル１５におけるＩＲドロップが少ない場合には、図９（ａ）のセルを用いて基板バイアスＶＤＤ２配線２２を省略することができる。これによって、第２配線層における配線の密度を下げることができる。
【００４７】
また、図８における基板バイアス供給用セル１４ａとしては、実施例１において説明したと同様に図３（ａ）または図３（ｂ）に示すセルを選択するようにする。さらに、図８における基板バイアス供給用セル１４ｂとしては、実施例２において説明したと同様に図５（ａ）または図５（ｂ）に示すセルを選択するようにする。
【００４８】
以上のような構造を有する図８の半導体集積回路装置において、Ｎウェル１３とＰウェル１２とは、互いを取り囲むように形成される。そして、Ｎウェル１３に対して基板バイアスを与える基板バイアス電源ＶＤＤ２は、ディープＮウェル１５を介してＮウェル１３に供給される。この場合、例えばＮウェル１３の基板バイアスを強化したい場合には、図５（ｂ）または図９（ｂ）に示す基板バイアス供給用セルを半導体集積回路装置中に多く配置すれば良い。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施例に係る半導体集積回路装置の構造を示す図である。
【図２】図１中のＡ部の詳細構造を示す図である。
【図３】本発明の第１の実施例に係る基板バイアス供給用セルの構造を示す図である。
【図４】本発明の第２の実施例に係る半導体集積回路装置の構造を示す図である。
【図５】本発明の第２の実施例に係る基板バイアス供給用セルの構造を示す図である。
【図６】本発明の第３の実施例に係る半導体集積回路装置の構造を示す図である。
【図７】図６中のＢ部の詳細構造を示す図である。
【図８】本発明の第４の実施例に係る半導体集積回路装置の構造を示す図である。
【図９】本発明の第４の実施例に係る基板バイアス供給用セルの構造を示す図である。
【図１０】従来の半導体集積回路装置の構造を示す図である。
【図１１】従来の半導体集積回路装置のウェル構造を示す図である。
【符号の説明】
【００５０】
１０  基板
１１ａ、１１ｂ  セル配置領域
１２  Ｐウェル
１３、１３ａ、１３ｂ  Ｎウェル
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ  基板バイアス供給用セル
１５  ディープＮウェル
１６  コンタクト
１７、１７ａ、１７ｂ、１７ｃ  スタンダードセル
１８、１８ａ、１８ｂ  Ｐ＋拡散層
１９、１９ａ、１９ｂ  Ｎ＋拡散層
２１  基板バイアスＧＮＤ２配線
２２  基板バイアスＶＤＤ２配線
２３  ＶＤＤ配線
２４  ＧＮＤ配線
【図１】
2007201258.tif 000003
【図２】
2007201258.tif 000004
【図３】
2007201258.tif 000005
【図４】
2007201258.tif 000006
【図５】
2007201258.tif 000007
【図６】
2007201258.tif 000008
【図７】
2007201258.tif 000009
【図８】
2007201258.tif 000010
【図９】
2007201258.tif 000011
【図１０】
2007201258.tif 000012
【図１１】
2007201258.tif 000013