(57)【要約】【課題】  配線層との接続部近傍において導電性のバンプ内にクラックが発生しても、クラックの進行を阻害することが可能な半導体装置を提供する。【解決手段】  本発明の半導体装置は、少なくとも一面に電極を備えた基板と、該基板上の所定位置に配され、面状をなす頂部を備えた突起状の樹脂ポストと、該樹脂ポスト上に配され、一部が前記電極に電気的に接続された配線層と、前記配線層上に配され、前記樹脂ポストの頂部とその側部とを覆う位置に前記配線層を少なくとも露出してなる開口部を備えた絶縁性の封止層と、前記配線層の露出された頂部と側部とを覆うように載置された導電性のバンプとを備えてなることを特徴とする。【選択図】        図１
2007019074.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一面に電極を備えた基板と、
該基板上の所定位置に配され、面状をなす頂部を備えた突起状の樹脂ポストと、
該樹脂ポスト上に配され、一部が前記電極に電気的に接続された配線層と、
前記配線層上に配され、前記樹脂ポストの頂部とその側部とを覆う位置に前記配線層を少なくとも露出してなる開口部を備えた絶縁性の封止層と、
前記配線層の露出された頂部と側部の全てを覆うように載置された導電性のバンプとを備えてなることを特徴とする半導体装置。
【請求項２】
前記封止層と前記導電性のバンプとの接点が、前記封止層に設けた開口部をなす側断面にあることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接点が前記側断面をなす上縁部にあることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記接点が前記側断面をなす上縁部より下方域にあることを特徴とする請求項２に記載の半導体装置。
【請求項５】
請求項１〜４の何れか一項に記載の半導体装置を備えたことを特徴とする電子装置。
【請求項６】
少なくとも一面に電極を備えた基板上の所定位置に、面状をなす頂部を備えた突起状の樹脂ポストを形成する工程と、
一端が前記樹脂ポストの頂部を覆い、他端が前記電極に電気的に接続されるように配線層を形成する工程と、
前記配線層上に封止層を形成する工程と、
前記樹脂ポストの頂部と側部とを覆う位置に前記配線層を少なくとも露出してなる開口部を前記封止層に形成する工程と、
前記配線層の露出された頂部と側部とを覆うように導電性のバンプを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを備えた電子装置、並びに半導体装置の製造方法に係るものであり、特に、配線基板（インタポーザ）を使用しないウエハレベルのＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ／Ｓｃａｌｅ  Ｐａｃｋａｇｅ）等の半導体装置において、デバイスとしての信頼性を向上させることが可能な技術に関するものである。
【背景技術】
【０００２】
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｐａｃｋａｇｅ）やクァド・フラット・パッケージ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流であった。
これに対して、近年では、ＣＳＰ（チップスケールパッケージ）、特にウエハレベルＣＳＰ（以下、ＷＬＣＳＰという場合がある）と呼ばれる半導体パッケージが利用されるようになってきている。
このＷＬＣＳＰは、ウエハ上に電極、絶縁樹脂層、配線層、封止層などが形成され、さらに、配線層上に半田バンプが形成されたものである。各層および半田バンプが形成された後、ダイシングによって複数のチップに分割され、半田バンプを用いて外部の回路基板に実装される。
このＷＬＣＳＰは、ダイシングされたサイズでパッケージの施された半導体チップとなるため、回路基板上における占有面積を小さくすることができ、高密度実装が可能である。
【０００３】
このようなＷＬＣＳＰの一例として、以下の特許文献１には、電極２を有するウエハ上１に形成された絶縁層３と、この絶縁層３の前記電極２に整合する領域に形成された開口部と、この開口部を介して前記電極２に接続された再配線層７と、前記ウエハ１と前記絶縁層３および前記再配線層７を封止する封止樹脂層８と、この封止樹脂層８を貫通し上面に半田バンプ１１が形成された樹脂製突部４と、この樹脂製突部４の少なくとも上面を被覆し前記再配線層７および前記半田バンプ１１に接続された導電層５と、を有する半導体パッケージ３０が開示されている（図７参照）。
この半導体パッケージ３０は、上述のように形成された後、半田バンプ１１によって図示略の回路基板に実装される。
【０００４】
ところで、特許文献１の半導体パッケージにおいては、回路基板に半導体パッケージが実装された後に半導体パッケージや回路基板に外力が作用すると、それらの接続部である半田バンプにクラックが発生する可能性がある。
例えば、半導体パッケージ側においては再配線層と半田バンプとの接続面の端部からクラックが発生することが考えられ、このクラックの大きさや進行方向によっては再配線層と半田バンプとの接続に影響を及ぼすことがあり、それによって半導体パッケージと回路基板との接続状態が不良になる虞があった。
【特許文献１】国際公開第００／０７７８４４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情に鑑みてなされたものであって、配線層との接続部近傍において導電性のバンプ内にクラックが発生した際に、クラックの進行を阻害することが可能な構成を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の請求項１に係る半導体装置は、少なくとも一面に電極を備えた基板と、該基板上の所定位置に配され、面状をなす頂部を備えた突起状の樹脂ポストと、該樹脂ポスト上に配され、一部が前記電極に電気的に接続された配線層と、前記配線層上に配され、前記樹脂ポストの頂部とその側部とを覆う位置に前記配線層を少なくとも露出してなる開口部を備えた絶縁性の封止層と、前記配線層の露出された頂部と側部とを覆うように載置された導電性のバンプとを備えてなることを特徴とする。
【０００７】
本発明の請求項２に係る半導体装置は、請求項１において、前記封止層と前記導電性のバンプとの接点が、前記封止層に設けた開口部をなす側断面にあることを特徴とする。
本発明の請求項３に係る半導体装置は、請求項２において、前記接点が前記側断面をなす上縁部にあることを特徴とする。
本発明の請求項４に係る半導体装置は、請求項２において、前記接点が前記側断面をなす上縁部より下方域にあることを特徴とする。
【０００８】
本発明の請求項５に係る電子装置は、請求項１〜４の何れか一項に記載の半導体装置を備えたことを特徴とする。
【０００９】
本発明の請求項６に係る半導体装置の製造方法は、少なくとも一面に電極を備えた基板上の所定位置に、面状をなす頂部を備えた突起状の樹脂ポストを形成する工程と、一端が前記樹脂ポストの頂部を覆い、他端が前記電極に電気的に接続されるように配線層を形成する工程と、前記配線層上に封止層を形成する工程と、前記樹脂ポストの頂部と側部とを覆う位置に前記配線層を少なくとも露出してなる開口部を前記封止層に形成する工程と、前記配線層の露出された頂部と側部とを覆うように導電性のバンプを形成する工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
以上説明したように、本発明の半導体装置によれば、半導体パッケージや回路基板に外力が作用することによって、バンプと封止層との接点からバンプ内へこの外力が伝わり、この接点付近が起点となってバンプ内にクラックが発生する虞があるが、封止層に開口部を設けるとともに、バンプと封止層との接点を基準面から樹脂ポストの頂部までの高さよりも低く設定することで、クラックの進行を阻害することができる。
すなわち、接点付近で発生したクラックは起点から基準面と平行に進む傾向があるが、バンプと封止層との接点より高い位置まで樹脂ポストが形成されているので、バンプ内のクラックの進行は、樹脂ポストによって阻害される。
そのため、バンプ内の縦方向の導通状態、つまり、本発明の半導体装置と他の回路基板との電気的な導通状態は維持されるので、接続状態が良好で、長期信頼性に優れた半導体装置が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。
[第１実施形態]
図１（ａ）は、本発明の第１実施形態の半導体装置を示す断面図であり、図１（ｂ）は、図１（ａ）の要部拡大図である。
この半導体装置２１の基板１上の一部には電極２が配され、半導体基板１上の電極２を除く表面全面にはパッシベーション膜９が配されている。また、パッシベーション膜９を覆うように、絶縁層３が設けられている。絶縁層３上の所定位置には、面状をなす頂部４ａを備えた略円錐台状の突起状の樹脂ポスト４が設けられている。樹脂ポスト４上には、一端が樹脂ポスト４の頂部４ａおよび側部４ｂを覆い、他端が電極２に電気的に接続されたシード層５が設けられている。シード層５上には配線層６が設けられ、さらに配線層６上には樹脂ポスト４の頂部４ａおよび側部４ｂに整合する領域に配線層６を露出する開口部１０が備えられた絶縁性の封止層８が設けられている。樹脂ポスト４を覆う配線層６の頂部６ａおよび側部６ｂには、半田バンプ１１が配されている。
【００１２】
基板１は平板状に形成されている。基板１としては、半導体基板や絶縁基板が好適に利用できるが、絶縁体、半導体、あるいは導体などを積層してなる各種の複合基板を用いてもよい。半導体としてはＳｉ、Ｇｅ、ＧａＡｓなどが、絶縁体としてはガラス、セラミック、プラスチックなどが、導体としては一般的な金属が好適に利用できる。
電極２は、基板１上に形成された図示略のＩＣ等の集積回路に電気的に接続されている。電極２は、例えば、アルミニウム、銅、クロム、チタン、金等の導電性を有する金属により構成されている。
パッシベーション膜９は、例えば、窒化珪素などを用いて形成するとよい。
絶縁層３は、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）等により形成され、その厚みは、５〜５０μｍ程度である。
【００１３】
樹脂ポスト４は、絶縁層３上の所定位置に、面状をなす頂部４ａを備えた略円錐台状とされた突起状に形成されている。樹脂ポスト４を形成する材料としては、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）等、感光性を有する絶縁性樹脂が好適に用いられる。樹脂ポスト４の膜厚は２５〜１００μｍ程度、その頂部４ａの直径は５０〜５００μｍ程度、その底部４ｃの直径は５５〜５５０μｍ程度にすることが好ましい。
【００１４】
シード層５は、電極２、絶縁層３および樹脂ポスト４上に形成されており、絶縁層３および樹脂ポスト４との密着性を確保するための密着層となる下層と、配線層６の形成時の給電に使用される給電層となる上層とから構成される。また、シード層５は、配線層６が絶縁層３に侵入拡散するのを防止するものである。配線層６が絶縁層３に侵入拡散すると、密着性が著しく損なわれる。
密着層には、例えば、クロム、チタン、チタン・タングステン合金、ニッケルなどの金属が用いられ、その厚みは１０〜１００ｎｍであることが好ましい。
給電層には、銅、クロム、アルミ、チタン、チタン・タングステン合金、金などが用いられ、その厚みは１００〜５００ｎｍであることが好ましい。
密着層と給電層からなるシード層５の厚みは、１１０〜６００ｎｍの範囲にすることが望ましい。特に、密着層の厚みが１０ｎｍ未満であると、配線層６が絶縁層３に侵入拡散する虞がある。また、密着層の厚みが１００ｎｍを越えると、密着層のパターニングをする手間がかかるため好ましくない。
【００１５】
配線層６は、電極２と図示略の回路基板とを電気的に接続するためのものである。配線層６には、例えば、銅、ニッケル、クロム、アルミニウム、チタン、チタン−タングステン合金、金などの金属が好適に用いられる。また、配線層６の頂部６ａに、例えばＮｉおよびＡｕからなるめっき層を形成することによって、半田バンプとの濡れ性を向上させることもできる。
配線層６の厚みは、５〜５０μｍとすることが望ましい。配線層６の厚みが５μｍ未満であると、電気信号伝達に支障を来たす虞が生じるため好ましくない。また、配線層６の厚みが５０μｍを越えると、配線層６のパターニングをする手間がかかるため、好ましくない。
【００１６】
封止層８は、電極２、絶縁層３、シード層５、配線層６を保護するためのものであり、例えば、絶縁層３と同様の材質により構成され、その厚みは５〜１５０μｍ程度である。封止層８には、樹脂ポスト４の頂部４ａおよび側部４ｂに整合する領域に配線層６を露出する円形状の開口部１０が設けられている。
【００１７】
半田バンプ１１は、半導体装置２１の配線層６と図示略の回路基板とを電気的に接続するためのものである。半田バンプ１１は、露出された配線層６の頂部６ａと側部６ｂの全てを覆うように形成されている。半田バンプ１１と封止層８は、封止層８に設けた開口部１０を構成する側断面をなす上縁部において接触している。
半田バンプ１１は、ボイドの数が極めて少ない高密度の半田ボールにより構成され、単位体積当たりのボイドの数は１×１０−７〜２×１０−７個／μｍ３程度である。これは、１個の半田バンプ１１が１〜２個のボイドを有することを意味する。半田バンプ１１には、共晶半田、鉛を含まない高温半田等を用いることができる。このような半田バンプ１１としては、共晶タイプ、鉛フリータイプの半田が好適に利用できる。
尚、配線層６上に配される半田バンプ１１の中心と樹脂ポスト４の中心が略同軸をなしていることが、応力の均一分散という点で好ましい。
【００１８】
本実施形態の半導体装置２１においては、樹脂ポスト４と、樹脂ポスト４を覆うように形成されたシード層５と、シード層５を覆うように形成された配線層６と、封止層８の開口部１０と、半田バンプ１１との中心が略同軸をなしていることが好ましい。これらの中心が略同軸をなしていることによって、半導体装置２１と図示略の回路基板との間に作用した応力がより均一に分散され、半田バンプ１１にクラックが発生することを予防できる。
尚、樹脂ポスト４の頂部４ａの直径を４ｗ、配線層６の頂部６ａの直径を６ｗ、封止層８の開口部１０の直径を１０ｗ、半田バンプ１１の直径を１１ｗとすると、それらの直径の大小関係は、
４ｗ＜６ｗ＜１０ｗ＜１１ｗのように設定されている。
【００１９】
また、本実施形態の半導体装置においては、図１（ｂ）に示すように、封止層８の上面８ａの高さ８ｈが樹脂ポスト４の頂部４ａの高さ４ｈより、基準面ｐに対して低くなるように設定されている。具体的には、封止層８の上面８ａが樹脂ポスト４の厚さ方向の中間部より底部４ｃ側になるように形成されている。そのため、封止層８と半田バンプ１１の接点８ｂ付近において発生したクラック１２は、樹脂ポスト４の方向に平行に進行するが、樹脂ポスト４上に配置された配線層６の側部６ｂによってその進行が阻害されるので、配線層６の頂部６ａと半田バンプ１１との接続が破壊されることはなく、電気的な導通状態が維持される。
【００２０】
次に、本実施形態の半導体装置の製造方法について、図２〜図４を用いて説明する。
初めに、半導体基板１上に真空蒸着法やスパッタ法等により導電性を有する金属膜を成膜し、この金属膜をパターニングすることにより半導体基板１上の所定位置に電極２を形成する。また、半導体基板１上の電極２を除く位置には、窒化珪素からなるパッシベーション膜９を形成する（図２（ａ）)。
【００２１】
次いで、スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、パッシベーション膜９の上面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）等の絶縁性の液状樹脂を塗布し、その後、塗布樹脂層を露光して硬化させ、絶縁層３を形成する（図２（ｂ））。尚、絶縁層３の電極２上には開口３ａを形成しておく。
【００２２】
次いで、スピンコート法、キャスティング法、ディスペンス法等により、電極２及び絶縁層３の全面に感光性の液状樹脂を塗布・乾燥して樹脂層を形成し、この樹脂層をフォトリソグラフィー技術によってパターニングし、面状をなす頂部４ａを備える円錐台状の樹脂ポスト４を形成する（図２（ｃ））。なお、フォトリソグラフィーの過程においてポジ型レジストを用いことによって、樹脂ポスト４を円錐台状に形成することができる。
【００２３】
次いで、電極２、絶縁層３及び樹脂ポスト４上に、蒸着法、塗付法、化学気相成長法、無電解めっき法などによりシード層５を形成する（図３（ａ））。さらに、シード層５上にレジスト開口部を有するレジストを形成し、レジスト開口部にめっき成長することによって配線層６を形成した後、レジストを除去する（図３（ｂ））。この際、レジストの膜厚は、成長させるめっきからなる配線層６より厚くすることが好ましい。めっき処理の方法としては、電解めっきおよび無電解めっきの両方式を利用することができる。
次いで、シード層５上であって、めっきが形成されていない領域をエッチング除去し、絶縁層３を露出させる（図３（ｃ））。
尚、不要な領域のシード層５を除去するためには、エッチング液を用いるエッチング法以外に、プラズマを用いる乾式エッチング法も利用できる。
【００２４】
その後、スピンコート法やラミネート法を用いて、絶縁層３および配線層６上に封止層８を形成する（図４（ａ））。その際、樹脂ポスト４の頂部４ａとその側部４ｂとを覆う位置に配線層６を少なくとも露出するような開口部１０を封止層８に設ける。なお、封止層８の開口部１０の直径は、露光時に用いるフォトマスクの開口径によって調整することができる。
【００２５】
次いで、封止層８の開口部１０により露出された配線層６上に、半田ボール搭載法、電解半田めっき法、半田ペースト印刷法、半田ペーストディスペンス法、半田蒸着法等により半田ボールを形成する。その後、リフロー炉を用いて半田ボールを溶融させ、配線層６上に、半田バンプ１１を形成する（図４（ｂ））。このようにして、本実施形態の半導体装置は製造される。
尚、半田バンプ１１を用いて半導体装置２１に図示略の回路基板を取り付けることによって、電子装置を構成することができる。
【００２６】
[第２実施形態]
図５（ａ）は、本発明の第２実施形態の半導体装置を示す断面図であり、図５（ｂ）は、図５（ａ）の要部拡大図であり、図５（ｃ）は、半導体装置の製造工程を示す図である。
第２実施形態の半導体装置２２は、第１実施形態の半導体装置と同様の構成を有しているが、封止層８の開口部１０の大きさ及び膜厚が異なる。
【００２７】
すなわち、封止層８の開口部１０の直径は、第１実施形態の半導体装置の開口部１０の直径より若干大きくなるように形成されている。
また、樹脂ポスト４と、樹脂ポスト４を覆うように形成されたシード層５と、シード層５を覆うように形成された配線層６と、封止層８の開口部１０と、半田バンプ１１との中心が略同軸をなしていることが好ましい。これらの中心が略同軸をなしていることによって、半導体装置と図示略の回路基板との間に作用した応力がより均一に分散され、半田バンプ１１にクラックが発生することを予防できる。
尚、樹脂ポスト４の頂部４ａの直径を４ｗ、配線層６の頂部６ａの直径を６ｗ、封止層８の開口部１０の直径を１０ｗ、半田バンプ１１の直径を１１ｗとすると、それらの直径の大小関係は、
４ｗ＜６ｗ＜１０ｗ＜１１ｗのように設定されている。
【００２８】
また、図５（ｂ）に示すように、封止層８の膜厚を調整することによって、封止層８の上面８ａの高さ８ｈが樹脂ポスト４の頂部４ａの高さ４ｈより、基準面ｐに対して低くなるように設定されている（図５（ｃ）参照）。具体的には、封止層８の上面８ａが、樹脂ポスト４の頂部４ａと底部４ｃの略中間位置になるように形成されている。そのため、封止層８と半田バンプ１１の接点８ｂ付近において発生したクラック１２は、樹脂ポスト４の方向に平行に進行するが、樹脂ポスト４上に配置された配線層６の側部６ｂによってその進行が阻害されるので、配線層６の頂部６ａと半田バンプ１１との接続が破壊されることはなく、電気的な接続が維持される。
【００２９】
[第３実施形態]
図６（ａ）は、本発明の第３実施形態の半導体装置を示す断面図、図６（ｂ）は図６（ａ）の要部拡大図であり、図６（ｃ）は半導体装置の製造工程を示す図である。
第３実施形態の半導体装置２３は、第１、第２実施形態の半導体装置と同様の構成を有しているが、封止層８の開口部１０の大きさ及び膜厚が異なる。
【００３０】
すなわち、封止層８の開口部１０の直径は、第２実施形態の半導体装置の開口部１０の直径より若干大きくなるように形成されている。
また、樹脂ポスト４と、樹脂ポスト４を覆うように形成されたシード層５と、シード層５を覆うように形成された配線層６と、封止層８の開口部１０と、半田バンプ１１との中心が略同軸をなしていることが好ましい。これらの中心が略同軸をなしていることによって、半導体装置と図示略の回路基板との間に作用した応力がより均一に分散され、半田バンプ１１にクラックが発生することを予防できる。
尚、樹脂ポスト４の頂部４ａの直径を４ｗ、配線層６の頂部６ａの直径を６ｗ、封止層８の開口部１０の直径を１０ｗ、半田バンプ１１の直径を１１ｗとすると、それらの直径の大小関係は、
４ｗ＜６ｗ＜１０ｗ＝１１ｗのように設定されている。
【００３１】
また、図６（ｂ）に示すように、封止層８の膜厚を調整することによって、封止層８の上面８ａの高さ８ｈが樹脂ポスト４の頂部４ａの高さ４ｈより、基準面ｐに対して高くなるように設定されている（図６（ｃ）参照）。半田バンプ１１は、このように形成された樹脂ポスト４の頂部４ａおよび側部４ｂの全てを覆うように配線層６に配置される。半田バンプ１１と封止層８は、封止層８に設けた開口部１０を構成する側断面をなす上縁部の下方域において接触している。封止層８と半田バンプ１１との接点８ｂは、樹脂ポスト４の頂部４ａの高さ４ｈより、基準面ｐに対して低くなるように設定されている。そのため、封止層８と半田バンプ１１の接点８ｂ付近において発生したクラック１２は、樹脂ポスト４の方向に平行に進行するが、樹脂ポスト４上に配置された配線層６の側部６ｂによってその進行が阻害されるので、配線層６の頂部６ａと半田バンプ１１との接続が破壊されることはなく、電気的な接続が維持される。
【実施例】
【００３２】
（実施例）
本発明の実施例として、第３実施形態に基づいて半導体装置を作製した。この際、樹脂ポスト４は、膜厚２５μｍ、頂部４ａの直径２８０μｍ、底部４ｃの直径３００μｍ、シード層５は、膜厚２００ｎｍ、配線層６は膜厚１０μｍ、頂部６ａの直径２９０μｍ、封止層８の開口部１０は直径３４０μｍ、半田バンプ１１は直径３４０μｍとした。
このようにして作製した半導体装置を用いて、外部の回路基板に実装した後、ＢＬＲ試験に供した。このＢＬＲ試験は、回路基板に実装した半導体装置を、−４０℃の低温中に３０分間放置した後、１２５℃の高温中に３０分間放置するという温度サイクルを１サイクルとする処理を繰り返して行い、電気抵抗の増加等の異常が発生した時点における処理回数（サイクル数）を測定した。
【００３３】
このＢＬＲ試験の結果、本実施例においては、処理回数が１５００回を超えても電気抵抗等の異常は発生せず、信頼性が高いことが分かった。
一方、本実施例の構成を有しない一般のウエハレベルチップスケールパッケージを用いて同様の試験を行った結果、処理回数の平均値が１２００回で電気抵抗の増加等の異常が認められた。
【図面の簡単な説明】
【００３４】
【図１】本発明の半導体装置の第１実施形態を示す図であり、（ａ）は断面図、（ｂ）は（ａ）の要部拡大図である。
【図２】本発明の半導体装置の製造工程を示す断面図である。
【図３】本発明の半導体装置の製造工程を示す断面図である。
【図４】本発明の半導体装置の製造工程を示す断面図である。
【図５】本発明の半導体装置の第２実施形態を示す図であり、（ａ）は断面図、（ｂ）は要部拡大図、（ｃ）は製造工程を示す断面図である。
【図６】本発明の半導体装置の第２実施形態を示す図であり、（ａ）は断面図、（ｂ）は要部拡大図、（ｃ）は製造工程を示す断面図である。
【図７】従来の半導体装置を示す断面図である。
【符号の説明】
【００３５】
１・・・基板、２・・・電極、３・・・絶縁層、４・・・樹脂ポスト、４ａ・・・頂部、４ｂ・・・側部、５・・・シード層、６・・・配線層、６ａ・・・頂部、６ｂ・・・側部、８・・・封止層、１０・・・開口部、１１・・・半田バンプ、１２・・・クラック、２１，２２，２３・・・半導体装置
【図１】
2007019074.tif 000003
【図２】
2007019074.tif 000004
【図３】
2007019074.tif 000005
【図４】
2007019074.tif 000006
【図５】
2007019074.tif 000007
【図６】
2007019074.tif 000008
【図７】
2007019074.tif 000009