(57)【要約】【課題】  タイミング設計を意識することなく高速デバイス及び高速装置を利用者が容易に利用することができるＬＳＩチップ搭載基板を配線基板として有する半導体集積回路装置（ＬＳＩ）を提供する。【解決手段】  半導体集積回路装置はＬＳＩチップ１と、ＬＳＩチップ１が搭載された配線基板１００を備えている。配線基板１００はＬＳＩチップ搭載領域３とＬＳＩチップ搭載領域３に隣接し、外部デバイス６又は外部装置もしくは外部デバイス及び外部装置を搭載する拡張領域４とを有する。基板上配線５がＬＳＩチップ１と拡張領域４に搭載された外部デバイス６を電気的に接続する。【選択図】  図１
2007019202.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路素子と、
前記半導体集積回路素子が搭載された配線基板とを備え、
前記配線基板は、前記素子搭載領域と前記素子搭載領域に隣接し、外部デバイス又は外部装置もしくは外部デバイス及び外部装置を搭載する拡張領域とを有することを特徴とする半導体集積回路装置。
【請求項２】
前記半導体集積回路素子を封止し、前記配線基板の前記素子搭載領域に設けられた封止体を有することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記素子搭載領域と前記拡張領域の間には、前記半導体集積回路素子と前記外部デバイスもしくは外部装置とを電気的に接続し、前記半導体集積回路素子と前記外部デバイスもしくは前記外部装置とのタイミングもしくは信号特性を調整した配線が設けられていることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
【請求項４】
前記配線基板には前記半導体集積回路素子及び前記外部デバイスもしくは前記外部装置と電気的に接続された外部接続端子が形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体集積回路装置。
【請求項５】
前記拡張領域には、前記半導体集積回路素子もしくは前記外部デバイス又は前記外部装置とは電気的に接続されていないダミー外部接続端子が形成されているか、もしくはこのダミー外部接続端子と前記外部接続端子として電源ＧＮＤ端子とが形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＧＡ(Ball Grid Array) のような半導体集積回路素子（以下、ＬＳＩチップという）搭載基板（これを配線基板という）を有する半導体集積回路装置（ＬＳＩ）に関するものである。
【背景技術】
【０００２】
従来の半導体集積回路装置（ＬＳＩ）と、高速動作するデバイス又は高速動作する装置もしくはこれらデバイス及び装置とを配線基板上で相互に接続するには、半導体集積回路装置の利用者が双方のデバイスの特性を調査した上で半導体集積回路装置の内部遅延時間の調整、配線基板のパターン設計を行い、タイミングシミュレーションによって双方の入出力端子における入出力波形の確認及びタイミング確認を行う必要があった。
このタイミング設計は、高速デバイス利用におけるノウハウの蓄積や製品毎のタイミング設計が必要なことから高速デバイスを用いた製品の市場投入の遅れや不具合の一因となっているのが現状である。
特許文献１には、半導体集積回路装置を構成するパッケージ内に複数のＬＳＩを封入した製品に関することが記載されている。表面に電極パターンが形成された共通基板と、共通基板に搭載されたＡＳＩＣ（特定用途向け半導体集積回路）と、共通基板に搭載されたＦＰＧＡ(Field Programmable Gate Arrey) と、共通基板に設けられた外部端子と、ＡＳＩＣとＦＰＧＡを保護する絶縁材からなり、ＡＳＩＣとＦＰＧＡ内部は、共通基板の電極を介して互いに信号を交換する。
【特許文献１】特開２００２−２４６５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、タイミング設計を意識することなく高速デバイス及び高速装置を利用者が容易に利用することができるＢＧＡのようなＬＳＩチップ搭載基板を配線基板として有する半導体集積回路装置（ＬＳＩ）を提供する。
【課題を解決するための手段】
【０００４】
本発明の半導体集積回路装置の一態様は、ＬＳＩチップ（半導体集積回路素子）と、前記ＬＳＩチップが搭載された配線基板とを備え、前記配線基板は、前記素子（ＬＳＩチップ）搭載領域と前記ＬＳＩチップ搭載領域に隣接し、外部デバイス又は外部装置もしくは外部デバイス及び外部装置を搭載する拡張領域とを有することを特徴としている。
【発明の効果】
【０００５】
タイミング設計を意識することなく高速デバイスや高速装置を利用者が容易に利用できるＢＧＡのようなＬＳＩチップ搭載基板を配線基板として有する半導体集積回路装置（ＬＳＩ）を得ることが可能になる。
【発明を実施するための最良の形態】
【０００６】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【０００７】
まず、図１乃至図７を参照して実施例１を説明する。
図１及び図３は、外部デバイスが取付けられた半導体集積回路装置の斜視図、図２は、外部デバイスが取付けられた他の例の半導体集積回路装置の斜視図、図３は、図１もしくは図２のＡ−Ａ′線に沿う部分の断面図、図４は、半導体集積回路装置の平面図、図５は、他の例の半導体集積回路装置の平面図、図６は、配線基板を詳細に説明する図１もしくは図２のＡ−Ａ′線に沿う部分の断面図、図７は、基板上配線と接続されたＬＳＩチップの平面図である。
この実施例の半導体集積回路装置は、例えば、エポキシ樹脂含浸ガラス繊維布などからなる絶縁板に配線を施した配線基板１００を備えている。この実施例の特徴は、配線基板１００にはＬＳＩチップ搭載領域３を有し、この領域に加えて外部デバイスや外部装置を搭載するスペースを有する拡張領域４がＬＳＩチップ搭載領域３に隣接して設けられていることにある。ＬＳＩチップ搭載領域３には、ＬＳＩチップ１が搭載され、ＬＳＩチップ１は、配線基板１００の内部配線と電気的に接続されている。また、拡張領域４には、配線基板１００の内部配線と電気的に接続された接続部（図示しない）を有し、外部デバイスやソケットなどの外部装置が搭載された時に内部配線と外部デバイスや外部装置とが電気的に接続される様に構成されている。また、ＬＳＩチップ１と拡張領域４の外部デバイスや外部装置が接続される接続部とは、配線基板１００上に形成されてＬＳＩチップ１と拡張領域４の接続部との間に配置された基板上配線５により電気的に接続される。
【０００８】
図１及び図３では、ＬＳＩチップ搭載領域３に搭載された、例えば、ＡＳＩＣ(application specific IC) などのＬＳＩチップ１は、例えば、エポキシ樹脂などの樹脂封止体（ＬＳＩモールド）２に封止されている。一方、拡張領域４には、例えば、ＳＤＲＡＭ(synchronous dynamic random access memory)などの外部デバイス６が取付けられている。また、配線基板１００には内部配線とつながる外部接続端子１０が取付けられている。
図２は、この実施例の他の例であり、拡張領域に２つの外部デバイス６ａ、６ｂが搭載できる様に構成されている。このように、本発明では、搭載される外部デバイス又は外部装置の数は、１つ又は２つに限定されず、それ以上でも良い。また、配線基板１００に搭載されるＬＳＩチップの数は１つに限らず複数個を一度に搭載することが可能である。
図４及び図５は、拡張領域の接続部を示す配線基板の平面図である。この実施例の接続部は、銅などからなる外部デバイス実装用ランド１３ａ、１３ｂから構成されている。ランド１３ａは、角状であり、ＳＯＰ(Small Out line Package)タイプの外部デバイスが実装される（図４）。また、ランド１３ｂは、円状であり、ＢＧＡタイプの外部デバイスが実装される（図５）。外部デバイス実装用ランドは、基板上配線５を介してＬＳＩチップ１の入出力回路を構成するハードマクロ１１に接続されている。
【０００９】
図６は、ＬＳＩチップ１と外部デバイスとを電気的に接続する内部配線、基板上配線及び外部接続端子を説明する配線基板の断面図である。図６に示すように、配線基板１００の配線は、ＬＳＩチップ１と外部デバイス６とを接続する基板上配線５の他に、配線基板１００の裏面に取付けた外部接続端子１０（ここでははんだボールを用いている）とＬＳＩチップ１あるいは外部デバイス６とを電気的に接続する内部配線７が基板内部に設けられている。内部配線７は、電源層７ａ及びＧＮＤ層７ｂを含んでいる。この実施例では配線基板１００の裏面に外部接続端子１０としてはんだボールを用いており、拡張領域の裏面にもはんだボールを有しているので、システム基板に溶着できる半導体集積回路装置が得られる。このように、拡張領域の裏面に形成した半田ボールによって、この領域もシステム基板に固定することができるので、外部負荷耐量が増加する。
更に、拡張領域における外部接続端子の利用によって、次のような作用効果が得られる。即ち、拡張領域が設けられた分配線基板裏面の面積が広がり、そこにはんだボールのようなダミー端子を含む各種の外部接続端子を取付けることによって様々な利益が得られる。
【００１０】
拡張領域４に、外部デバイス用外部接続端子１０ａ以外に他の用途のはんだボールを取付けず、ＬＳＩチップ搭載領域３のみにＬＳＩチップ用外部接続端子１０の用途はんだボールを取付けると、システム基板に実装する際に、配線基板１００を水平に保持することが困難であることがある。外部デバイス用外部接続端子が無い場合もある。そこで、その様な場合には、内部配線７とは電気的な接続がされていないはんだボールのダミー端子９を拡張領域４の裏面に取付けると、この実施例の半導体集積回路装置をシステム基板に実装する際に水平を保持するための高さ合わせを行うことができる。
また、拡張領域４にはんだボールである電源端子１０ｂ及びＧＮＤ端子１０ｃを追加すると、はんだボール１０ｂ、１０ｃと拡張領域４内の電源層との接続による電源の強化及びＧＮＤ層の接続によるＧＮＤの強化が可能になる。
また、拡張領域４にはＬＳＩチップ１の入出力用外部接続端子１０ｄとしてはんだボールを取付けることができる。この場合には入出力ポートの増加を図ることが可能になる。このように、半導体集積回路装置に各種の拡張機能を持たせることができる。
【００１１】
次に、図７を参照してＬＳＩチップ１と配線基板１００に形成された基板上配線５との接続を説明する。シリコンなどの半導体基板に集積回路が形成されたＬＳＩチップ１は、内部に半導体集積回路１５が形成され、半導体集積回路１５は、チップ周辺部に形成されたハードマクロ１１を介して基板上配線５に接続されている。
ハードマクロ１１は、複数の入出力回路から構成されている。入力回路は、入力パッド１２−バッファ回路１３−入力初段フリップフロップ回路１４−（内部の集積回路）から構成され、出力回路は、（内部の半導体集積回路）−出力最終段フリップフロップ回路１４−バッファ回路１３−出力パッド１２から構成されている。
この実施例では、例えば、ＳＤＲＡＭに代表されるタイミング設計が必要な外部デバイスを配線基板１００の拡張領域４に設けた実装用ランド１３ａ（図５）上に搭載する。このようなタイミング設計が必要な外部デバイス６の実装用ランドからＬＳＩチップ内部のフリップフロップ回路１４までのタイミング設計が半導体集積回路装置を製造するメーカーによって予め行われている。
【００１２】
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部デバイスを実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。また、配線基板の拡張領域裏面のはんだボールを配線基板内のＧＮＤ層とシステム実装基板上のＧＮＤを接続することでＧＮＤの安定化を図ることができ、配線基板の拡張領域の外部デバイス及び外部装置並びに半導体集積回路装置を安定的に高速動作させることが可能となる。また、配線基板の拡張領域裏面のはんだボールによってこの拡張領域上に実装された半導体集積回路装置の入出力端子とシステム実装基板とを接続することにより、半導体集積回路装置により一層の拡張性を持たせることが可能となる。また、配線基板の拡張領域裏面のはんだボールによって半導体集積回路装置の入出力端子とシステム実装基板とを接続することにより、半導体集積回路装置の端子数を従来のパッケージによる制限をなくして増加させることが可能となる。
【実施例２】
【００１３】
次に、図８乃至図１０を参照して実施例２を説明する。
図８は、外部装置であるソケットが装着された半導体集積回路装置の斜視図、図９は、図８のＡ−Ａ′線に沿う部分の断面図、図１０は、半導体集積回路装置の平面図である。この実施例は、外部装置を拡張領域に搭載し、外部装置にはソケットが用いられる。ソケットにはＰＣＩ−Ｅｘｐｒｅｓｓ、Ｓｅｒｉａｌ−ＡＴＡ、ＵＳＢ２．０、ＩＥＥＥ１３９４等に代表される高速デバイスが装着される。
【００１４】
この実施例の半導体集積回路装置は、例えば、エポキシ樹脂含浸ガラス繊維布などからなる絶縁板に配線を施した配線基板２００を備えている。この実施例の特徴は、配線基板２００にはＬＳＩチップ搭載領域２３を有し、この領域に加えて外部装置を搭載するスペースを有する拡張領域２４がＬＳＩチップ搭載領域２３に隣接して設けられていることにある。ＬＳＩチップ搭載領域２３には、ＬＳＩチップ２１が搭載され、ＬＳＩチップ２１は、配線基板２００の内部配線と電気的に接続されている。また、拡張領域２４には、配線基板２００の内部配線と電気的に接続された接続部（図示しない）を有し、ソケットなどの外部装置が搭載された時に内部配線と外部デバイスや外部装置とが電気的に接続される様に構成されている。また、ＬＳＩチップ２１と拡張領域２４の外部装置が接続される接続部とは、配線基板２００上に形成されてＬＳＩチップ２１と拡張領域２４の接続部との間に配置された基板上配線２５により電気的に接続される。
【００１５】
図８及び図９では、ＬＳＩチップ搭載領域２３に搭載された、例えば、ＡＳＩＣなどのＬＳＩチップ２１は、例えば、エポキシ樹脂などの樹脂封止体（ＬＳＩモールド）２２に封止されている。一方、拡張領域２４には、例えば、ソケットが外部装置２６として取付けられている。また、配線基板２００には内部配線とつながる外部接続端子２０が取付けられている。
図１０は、拡張領域の接続部を示す配線基板の平面図である。この実施例の接続部は、銅などからなる外部装置実装用ランド２９から構成されている。ランド１３は、角状である。外部装置実装用ランド２９は、基板上配線２５を介してＬＳＩチップ２１の入出力回路を構成するハードマクロ２１ａに接続されている。また、拡張領域２４には外部装置（ソケット）２６に取付けた固定用端子２７を受入れる外部装置固定用スルーホール２８が形成されている。外部装置２６を拡張領域２４に装着するには、外部装置２６の固定用端子２７を外部装置固定用スルーホール２８に挿入し、拡張領域２４の裏面に突出した固定用端子２７をはんだ付けして固定する。
【００１６】
このようなタイミング設計が必要であり、高速デバイスを受入れるソケットなどの外部装置２６とＬＳＩチップ２１の入出力ピンからＬＳＩチップ内部のフリップフロップ回路までのタイミング設計が半導体集積回路装置を製造するメーカーによって予め行われている。
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部装置（この実施例ではソケット）を実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。
【実施例３】
【００１７】
次に、図１１を参照して実施例３を説明する。
図１１は、半導体集積回路装置の平面図である。
この実施例は、複数個の外部デバイスもしくはソケットなどの外部装置を搭載する拡張領域には配線基板を切り取ることが可能な切取用ホール及び外部デバイスもしくは外部装置を実装する際の位置決め用アライメントマークを有することに特徴が有る。この実施例の半導体集積回路装置では、例えば、エポキシ樹脂含浸ガラス繊維布などからなる絶縁板に配線を施した配線基板３００を備えている。この実施例の特徴は、配線基板３００にはＬＳＩチップ搭載領域３３を有し、この領域に加えて外部デバイスもしくは外部装置を搭載するスペースを有する拡張領域３４がＬＳＩチップ搭載領域３３に隣接して設けられている。ＬＳＩチップ搭載領域３３には、ＬＳＩチップ３１が搭載され、ＬＳＩチップ３１は、配線基板３００の内部配線と電気的に接続されている。また、拡張領域３４には、配線基板３００の内部配線と電気的に接続された接続部を有し、外部デバイスや外部装置が搭載された時に内部配線と外部デバイスや外部装置とが電気的に接続される様に構成されている。また、ＬＳＩチップ３１と拡張領域３４の外部デバイスもしくは外部装置が接続される接続部とは、配線基板３００上に形成されてＬＳＩチップ３１と拡張領域３４の接続部との間に配置された基板上配線３５により電気的に接続される。
【００１８】
この配線基板３００の拡張領域３４には、２つの領域３３、３４の間に基板上配線３５が形成され、この配線に接続される拡張領域３４の接続部として外部デバイスもしくは外部装置を実装する実装用ランド３８が形成されている。又、拡張領域３４には少なくとも１つの基板切取用ホール３７（この実施例では３箇所）が形成されている。さらに、位置決め用アライメントマーク３６が形成されている。
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部デバイスもしくは外部装置を実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。
また、基板切取用ホール３７に沿って拡張領域３４を切取ることにより、利用者の要求によって必要個数の外部デバイスもしくは外部装置を実装できる配線基板に対応させることができる。例えば、ＳＤＲＡＭの必要容量に応じて基板を切り取ることで必要容量に適した配線基板に変更することが可能となる。このように、利用者の要求に応じた半導体集積回路装置（ＬＳＩ）に容易に変更することが可能となる。また、位置決め用アライメントマーク３６を拡張領域３４に形成しておくことで、外部デバイスもしくは外部装置の実装時の位置決めを、システム基板上のアライメントマークを基点にする場合と比べ、実装誤差を少なくすることができる。
【実施例４】
【００１９】
次に、図１２乃至図１７を参照して実施例４を説明する。
図１２乃至図１４は、外部デバイスが取付けられた半導体集積回路装置の平面図、図１５乃至図１７は、外部デバイスが取付けられた半導体集積回路装置を装着したソケットの斜視図である。
この実施例の半導体集積回路装置は、配線基板４００にはＬＳＩチップ搭載領域４３を有し、この領域に加えて外部デバイス４９を搭載するスペースを有する拡張領域４４がＬＳＩチップ搭載領域４３に隣接して設けられている。ＬＳＩチップ搭載領域４３には、ＬＳＩチップ４１が搭載され、ＬＳＩチップ４１は、配線基板４００の内部配線（図示しない）と電気的に接続されている。また、拡張領域４４には、配線基板４００の内部配線と電気的に接続された接続部（図示しない）を有し、外部デバイス４９が搭載された時に内部配線と外部デバイス４９とが電気的に接続される様に構成されている。また、ＬＳＩチップ４１と拡張領域４４の外部デバイス４９が接続される接続部とは、配線基板４００上に形成されてＬＳＩチップ４１と拡張領域４４の接続部との間に配置された基板上配線４５により電気的に接続される。
【００２０】
図１２の半導体集積回路装置にはソケット固定用の窪み４６が形成されている。この半導体集積回路装置は、図１５のソケット４９ａに装着される。ソケット４９ａは固定具４０ａにより固定される。図１３の半導体集積回路装置にはソケット固定用のホール４７が４つ形成されている。この半導体集積回路装置は、図１６のソケット４９ｂに装着される。ソケット４９ｂは固定具４０ｂにより固定される。図１４の半導体集積回路装置にはソケット固定用のラッチ４８が形成されている。この半導体集積回路装置は、図１７のソケット４９ｃに装着される。
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部デバイスもしくは外部装置を実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。
【００２１】
また、この実施例では配線基板上に窪み、ホール、ラッチを設けることによりソケットからＬＳＩチップがずれることなく固定することができる。また、試作、評価段階におけるソケットによる半導体集積回路装置の実装に対応することが可能となる。また、配線基板の拡張領域に窪み、ホール、ラッチなどのソケットへの固定用装置を設けることにより、半導体集積回路装置部のみをはさむソケット、拡張領域を含む半導体集積回路装置をはさむソケット、半導体集積回路装置部を挿入するソケットの利用時に、半導体集積回路装置をソケットに確実に固定することが可能となる。
【実施例５】
【００２２】
次に、図１８及び図１９を参照して実施例５を説明する。
図１８及び図１９は、外部デバイスが取付けられた半導体集積回路装置をシステム基板に搭載させた断面図である。
この実施例の半導体集積回路装置は、配線基板５００にはＬＳＩチップ搭載領域５３を有し、この領域に加えてソケットなどの外部装置を搭載するスペースを有する拡張領域５４がＬＳＩチップ搭載領域５３に隣接して設けられている。ＬＳＩチップ搭載領域５３には、ＬＳＩチップ５１が搭載され、ＬＳＩチップ５１は、配線基板５００の内部配線（図示しない）と電気的に接続されている。また、拡張領域５４には、配線基板５００の内部配線と電気的に接続された接続部（図示しない）を有し、外部装置が搭載された時に内部配線と外部装置とが電気的に接続される様に構成されている。また、ＬＳＩチップ５１と拡張領域５４の外部装置が接続される接続部とは、配線基板５００上に形成されてＬＳＩチップ５１と拡張領域５４の接続部との間に配置された基板上配線５５により電気的に接続される。拡張領域５４の接続部には外部装置５６が接続されている。
【００２３】
配線基板５００にはＬＳＩチップ搭載領域５３裏面にはんだボールからなる外部接続端子５０が取り付けられ、拡張領域５４裏面に外部装置固定用端子５８が取り付けられている。この実施例ではこの配線基板５００をシステム基板に取り付ける。ＬＳＩチップ搭載領域５３では外部接続端子５０をシステム基板５７の配線（図示しない）に接続し、拡張領域５４側では外部装置の固定用端子５８を拡張領域５４及びシステム基板３７のスルーホール（図示しない）に挿入し、システム基板３７の裏面に突出した先端をはんだ５９で固定する（図１８）かねじ止め５ａする（図１９）。
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部デバイスもしくは外部装置を実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。
また、配線基板の拡張領域のスルーホール位置と、システム基板のスルーホール位置を合わせることで外部装置の実装を容易にする。半導体集積回路装置に外部装置を実装する際に配線基板裏面の突起物を回避し、実装を容易に行うことが可能となる。
【実施例６】
【００２４】
次に、図２０及び図２１を参照して実施例５を説明する。
図２０及び図２１は、半導体集積回路装置の平面図である。この実施例では、外部装置に特徴がある。
この実施例の半導体集積回路装置は、配線基板６００にはＬＳＩチップ搭載領域６３を有し、この領域に加えて外部装置を搭載するスペースを有する拡張領域６４がＬＳＩチップ搭載領域６３に隣接して設けられている。ＬＳＩチップ搭載領域６３には、ＬＳＩチップ６１が搭載され、ＬＳＩチップ６１は、配線基板６００の内部配線（図示しない）と電気的に接続されている。また、拡張領域６４には、配線基板６００の内部配線と電気的に接続された接続部（図示しない）を有し、外部装置が搭載された時に内部配線と外部装置とが電気的に接続される様に構成されている。また、ＬＳＩチップ６１と拡張領域６４の外部装置が接続される接続部とは、配線基板６００上に形成されてＬＳＩチップ６１と拡張領域６４の接続部との間に配置された基板上配線６５により電気的に接続される。拡張領域６４の接続部には外部装置が接続されている。
【００２５】
図２０に示された配線基板６００には、拡張領域６４に外部装置として無線用アンテナパターン６５が実装されている。無線用アンテナパターン６５は、ＬＳＩチップ搭載領域６３のＬＳＩチップ６１と電気的に接続されている。図２１に示された配線基板６００には、ＬＳＩチップ搭載領域６３に搭載されるＬＳＩチップ６１として電源制御用チップが形成される。そして、拡張領域６４には電源回路用配線パターン６６が搭載されている。
この半導体集積回路装置は、以上の構成により、ＬＳＩチップには予めタイミング設計が行われたハードマクロ、基板上配線が提供されているため、利用者は配線基板の拡張領域に外部デバイスもしくは外部装置を実装するだけで、高速なデバイスを高速動作させて利用することが可能となる。また、様々な形態の外部装置を用いることが可能である。また、配線基板の拡張領域に無線用アンテナパターンを設けることにより、アンテナパターンを引く際のノウハウを必要としないで無線の物理層を構築することが可能となる。また、配線基板の拡張領域に電源用回路実装用パターンを設けることにより、電源設計時のノウハウを必要としないで電源回路を構築することが可能となる。
【００２６】
以上のように、本発明は、半導体メーカーによって半導体集積回路装置と高速動作の外部デバイス又は高速動作の外部装置もしくはこれらの外部デバイスと外部装置との接続が保証された半導体集積回路装置が提供される。半導体メーカーは、ＬＳＩ内部のハードマクロと配線基板の拡張領域による配線と外部デバイスの接続保証を行うことにより、本来タイミング設計に費用と時間が掛かるデバイスを利用者に容易に利用できるデバイスとして提供することができる。また、ＦＰＧＡなどの動作周波数を上げることが困難なデバイスにおいても、利用者が容易に高速デバイスや高速装置を利用することができる。また、基板設計ノウハウが含まれたＬＳＩ製品を提供されるので、半導体メーカーは、半導体集積回路装置の付加価値を高めることができる。
【００２７】
また、本発明は、配線基板の拡張領域裏面にはんだボール（外部接続端子）を設け、このはんだボールを用いて半導体集積回路装置をシステム実装基板に実装することができるので、外部負荷による半導体集積回路装置脱落を防ぐことが可能になる。また、本発明は、配線基板の拡張領域裏面のはんだボールを配線基板内の電源層とシステム実装基板上の電源を接続することにより電源の安定化を図ることができるので、配線基板の拡張領域に取付けた外部デバイス及び外部装置並びに半導体集積回路装置を安定的に高速動作させることが可能となる。
また、本発明は、配線基板の拡張領域裏面のはんだボールと、配線基板の拡張領域外のはんだボールの高さを同一にすることにより、本発明の半導体集積回路装置を実装する際の位置決めとし、これにより半導体集積回路装置を水平に設置できるので、傾きによる実装誤差を抑えることが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施例である実施例１に係る外部デバイスが取付けられた半導体集積回路装置の斜視図。
【図２】本発明の一実施例である実施例１に係る外部デバイスが取付けられた半導体集積回路装置の他の例の斜視図。
【図３】図１又は図２のＡ−Ａ′線に沿う部分の断面図。
【図４】本発明の一実施例である実施例１に係る半導体集積回路装置の平面図。
【図５】本発明の一実施例である実施例１に係る半導体集積回路装置の他の例の平面図。
【図６】図１又は図２のＡ−Ａ′線に沿う部分の断面図。
【図７】本発明の一実施例である実施例１に係るＬＳＩ内部構成図。
【図８】本発明の一実施例である実施例２に係る外部装置であるソケットが装着された半導体集積回路装置の斜視図。
【図９】図８のＡ−Ａ′線に沿う部分の断面図。
【図１０】本発明の一実施例である実施例２に係る半導体集積回路装置の平面図。
【図１１】本発明の一実施例である実施例３に係る半導体集積回路装置の平面図。
【図１２】本発明の一実施例である実施例３に係るソケットに実装するための固定用窪みを配線基板に有する半導体集積回路装置の平面図。
【図１３】本発明の一実施例である実施例３に係るソケットに実装するための固定用ホールを配線基板に有する半導体集積回路装置の平面図。
【図１４】本発明の一実施例である実施例３に係るソケットに実装するための固定用ラッチを配線基板に有する半導体集積回路装置の平面図。
【図１５】図１２の半導体集積回路装置を装着するソケットの斜視図。
【図１６】図１３の半導体集積回路装置を装着するソケットの斜視図。
【図１７】図１４の半導体集積回路装置を装着するソケットの斜視図。
【図１８】本発明の一実施例である実施例５に係る外部デバイスが取付けられた半導体集積回路装置をシステム基板に搭載させた断面図。
【図１９】本発明の一実施例である実施例５に係る外部デバイスが取付けられた半導体集積回路装置をシステム基板に搭載させた断面図。
【図２０】本発明の一実施例である実施例６に係る半導体集積回路装置の平面図。
【図２１】本発明の一実施例である実施例６に係る半導体集積回路装置の平面図。
【符号の説明】
【００２９】
１、２１、３１、４１、５１・・・ＬＳＩチップ（半導体集積回路素子）
２、２２、３２、４２、５２、６２・・・樹脂封止体（ＬＳＩモールド）
３、２３、３３、４３、５３、６３・・・ＬＳＩチップ搭載領域
４、２４、３４、４４、５４、６４・・・拡張領域
５、２５、３５、４５、５５・・・基板上配線
６、６ａ、６ｂ、４９・・・外部デバイス    ７・・・内部配線
７ａ・・・電源層    ７ｂ・・・ＧＮＤ層    ９・・・拡張領域固定用端子
１０、２０・・・外部接続端子（はんだボール）
１０ａ・・・外部デバイス端子    １０ｂ・・・電源端子
１０ｃ・・・ＧＮＤ端子    １１、２１ａ、３１ａ・・・ハードマクロ
１２・・・入力パッド、出力パッド、入出力ピン
１３・・・バッファ回路    １３ａ、１３ｂ、２９・・・ランド
１４・・・フリップフロップ回路    １５・・・半導体集積回路
２６、５６・・・外部装置    ２７・・・固定用端子
２８、５８・・・外部装置固定用スルーホール
３６・・・位置決め用アライメントマーク
３７・・・基板切取用ホール    ４６・・・ソケット固定用窪み
４７・・・ソケット固定用ホール    ４８・・・ソケット固定用ラッチ
５７・・・システム基板    ５９ａ・・・外部装置固定用ネジ
６１・・・電源制御ＬＳＩチップ    ６５・・・無線アンテナパターン
６６・・・電源回路用配線パターン    １００〜６００・・・配線基板
【図１】
2007019202.tif 000003
【図２】
2007019202.tif 000004
【図３】
2007019202.tif 000005
【図４】
2007019202.tif 000006
【図５】
2007019202.tif 000007
【図６】
2007019202.tif 000008
【図７】
2007019202.tif 000009
【図８】
2007019202.tif 000010
【図９】
2007019202.tif 000011
【図１０】
2007019202.tif 000012
【図１１】
2007019202.tif 000013
【図１２】
2007019202.tif 000014
【図１３】
2007019202.tif 000015
【図１４】
2007019202.tif 000016
【図１５】
2007019202.tif 000017
【図１６】
2007019202.tif 000018
【図１７】
2007019202.tif 000019
【図１８】
2007019202.tif 000020
【図１９】
2007019202.tif 000021
【図２０】
2007019202.tif 000022
【図２１】
2007019202.tif 000023