(57)【要約】【課題】  低誘電率膜を用いた半導体装置において、半導体チップの端部付近のクラック発生を抑制する。【解決手段】  半導体チップ端部の側面には、低誘電率膜（比誘電率３．５以下）および非低誘電率膜の積層膜が露出している。この積層膜のうち、低誘電率膜１７、２０、２３の端部を非低誘電率膜の端部から後退させて溝部４０ａ、４０ｂ、４０ｃを形成し、半導体チップの端部に低誘電率膜が露出しない構造とする。  このような構造とすることにより、モールド樹脂３５が低誘電率膜に接触することを防止できる。これにより、モールド樹脂３５の熱ストレスが低誘電率膜に直接伝わることを防止し、クラックの発生を抑制することができる。【選択図】      図１
2007019080.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの回路領域を囲むように設けられたシールリングと、
前記回路領域およびシールリングを覆い、比誘電率が３．５以下の低誘電率膜の上層および下層に比誘電率が３．５より大きい非低誘電率膜を積層した積層膜を含み、前記低誘電率膜の端部が前記非低誘電率膜の端部から後退した溝部を側面に有する絶縁膜と、
前記絶縁膜を覆う封止部材とを備え、
前記溝部には、前記封止部材が埋め込まれていないことを特徴とする半導体装置。
【請求項２】
前記溝部には、前記シールリングが露出していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体チップの回路領域を囲むように設けられたシールリングと、
前記回路領域およびシールリングを覆い、比誘電率が３．５以下の低誘電率膜の上層および下層に比誘電率が３．５より大きい非低誘電率膜を積層した積層膜を含み、側面が前記半導体チップの端部から後退した絶縁膜と、
前記絶縁膜を覆う封止部材とを備え、
前記封止部材は、前記絶縁膜の側面に接触しないように形成されていることを特徴とする半導体装置。
【請求項４】
前記絶縁膜の側面に、前記シールリングを露出させたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記シールリングは、水分の浸入を防止する保護膜により覆われていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、層間絶縁膜として低誘電率膜を用いた半導体装置に関する。
【背景技術】
【０００２】
サブクォーターミクロン半導体デバイスの多層配線においては、配線抵抗低減のため、銅配線が用いられている。また、配線間容量低減のため、層間絶縁膜として低誘電率膜が用いられるようになってきた。
【０００３】
半導体装置の製造において、ウェハ上での加工が終了すると、ウェハは半導体チップにダイシングされる。半導体チップの周囲は、通常、シールリングにより覆われている。シールリングは、外部からの水分の浸入を防止し、デバイスの信頼性劣化を抑制するためのものである。（例えば、特許文献１参照）。
【０００４】
従来の半導体装置（半導体チップ）の端部付近の断面構造を図９に示す。この半導体装置は、シリコン基板１の上に形成されている。シリコン基板１の上に、第１の層間シリコン酸化膜２、第２の層間シリコン酸化膜１４、第１の拡散防止絶縁膜１６、第１の低誘電率膜１７、第２の拡散防止絶縁膜１９、第２の低誘電率膜２０、第３の拡散防止絶縁膜２２、第３の低誘電率膜２３、第４の拡散防止絶縁膜２５、第３の層間シリコン酸化膜２６、第５の拡散防止絶縁膜２８、第４の層間シリコン酸化膜２９、第６の拡散防止絶縁膜３１、第５の層間シリコン酸化膜３２、パッシベーション膜３４が、下層から順に積層されている。
半導体チップの端部付近には、シールリングＢが形成されている。これは、シリコン基板１の上に、第１のタングステンプラグ３、第１の銅配線１５、第２の銅配線１８、第３の銅配線２１、第４の銅配線２４、第５の銅配線２７、第６の銅配線３０、アルミニウム配線３３が、下層から順に積層されたものである。半導体チップの上面および側面は、モールド樹脂３５により覆われている。
【０００５】
【特許文献１】特開２００４−７９５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図９に示した半導体チップの端部には、シリコン酸化膜、拡散防止絶縁膜、低誘電率膜、パッシベーション膜が露出している。この状態で、通電等により半導体チップに温度ストレスが加わると、モールド樹脂が熱収縮する。このとき、半導体チップの端部に露出した膜の中では、低誘電率膜の膜強度が低く、弾性率が小さい。このため、上記熱収縮のストレスは、低誘電率膜に集中する。
その結果、低誘電率膜、例えば第１の低誘電率膜１７が第１の拡散防止絶縁膜１６から剥離し、クラック３６が発生する。そうすると、外部からの水分の浸入を阻止できなくなり、素子の信頼性劣化を引き起こすという問題があった。
【０００７】
本発明は上記課題を解決するためになされたもので、低誘電率膜を用いた半導体装置において、半導体チップの端部付近のクラック発生を抑制した、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体チップの回路領域を囲むように設けられたシールリングと、前記回路領域およびシールリングを覆い、比誘電率が３．５以下の低誘電率膜の上層および下層に比誘電率が３．５より大きい非低誘電率膜を積層した積層膜を含み、前記低誘電率膜の端部が前記非低誘電率膜の端部から後退した溝部を側面に有する絶縁膜と、前記絶縁膜を覆う封止部材とを備え、前記溝部には、前記封止部材が埋め込まれていないことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【０００９】
本発明によれば、低誘電率膜を用いた半導体装置において、半導体チップの端部付近のクラック発生を抑制した、信頼性の高い半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１１】
実施の形態１．
本実施の形態に係る半導体装置の平面図を図１（ａ）に示す。この半導体装置は、ウェハがダイシングにより半導体チップに切り出され、その後に、モールド樹脂で覆われたものである。半導体チップの端部付近には、回路領域（図示しない）を囲むように、シールリングＢが設けられている。これは、半導体チップの外部から回路領域への水分の浸入を防止するためのものである。
【００１２】
図１（ａ）に示したＡ−Ａ’部の断面図を図１（ｂ）に示す。この半導体装置は、シリコン基板１の上に形成されている。シリコン基板１の上に、下層から順に、第１の層間シリコン酸化膜２、第２の層間シリコン酸化膜１４、第１の拡散防止絶縁膜１６、第１の低誘電率膜１７、第２の拡散防止絶縁膜１９、第２の低誘電率膜２０、第３の拡散防止絶縁膜２２、第３の低誘電率膜２３、第４の拡散防止絶縁膜２５、第３の層間シリコン酸化膜２６、第５の拡散防止絶縁膜２８、第４の層間シリコン酸化膜２９、第６の拡散防止絶縁膜３１、第５の層間シリコン酸化膜３２、パッシベーション膜３４が積層されている。（以下、第１の層間シリコン酸化膜２から、パッシベーション膜３４までの膜を積層した膜を、単に「層間絶縁膜」という）。層間絶縁膜は、回路領域とシールリングＢとを覆うように形成されている。
第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３は、比誘電率が３．５以下の低誘電率膜である。また、層間絶縁膜のうち、上記低誘電率膜以外の膜は、比誘電率が３．５より大きい膜である。（これらの膜を、以下「非低誘電率膜」と定義する。）
半導体チップの端部付近には、シールリングＢが形成されている。シールリングＢは、シリコン基板１の上に、第１のタングステンプラグ３、第１の銅配線１５、第２の銅配線１８、第３の銅配線２１、第４の銅配線２４、第５の銅配線２７、第６の銅配線３０、アルミニウム配線３３を、下層から順に積層したものである。
【００１３】
上述した第１の低誘電率膜１７は、第１の拡散防止絶縁膜１６と第２の拡散防止絶縁膜１９との間に形成されている。第２の低誘電率膜２０は、第２の拡散防止絶縁膜１９と第３の拡散防止絶縁膜２２との間に形成されている。第３の低誘電率膜２３は、第３の拡散防止絶縁膜２２と第４の拡散防止絶縁膜２５との間に形成されている。すなわち、これらの低誘電率膜の上層および下層には、非低誘電率膜が積層されている。
第１の低誘電率膜１７の端部は、第１の拡散防止絶縁膜１６と第２の拡散防止絶縁膜１９の端部から後退し、溝部４０ａが形成されている。第２の低誘電率膜２０の端部は、第２の拡散防止絶縁膜１９と第３の拡散防止絶縁膜２２の端部から後退し、溝部４０ｂが形成されている。第３の低誘電率膜２３の端部は、第３の拡散防止絶縁膜２２と第４の拡散防止絶縁膜２５の端部から後退し、溝部４０ｃが形成されている。このように、層間絶縁膜の側面には、溝部４０ａ、４０ｂ、４０ｃが形成されている。
層間絶縁膜の側面は、モールド樹脂３５により覆われている。そして、溝部４０ａ、４０ｂ、４０ｃには、モールド樹脂３５が埋め込まれていない。つまり、上述した低誘電率膜は、いずれもモールド樹脂３５と接触しない構造となっている。
【００１４】
半導体チップの動作時には、通電等により、モールド樹脂３５に熱ストレスが加わる。このとき、上記構造とすることにより、モールド樹脂３５に与えられた熱ストレスが、第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３に直接伝わるのを防ぐことができる。これにより、低誘電率膜にクラックが入ることを抑制することができる。
従って、半導体チップの端部付近にクラックが発生することを抑制し、信頼性の高い半導体装置を得ることができる。
【００１５】
図１（ｂ）に示した構造は、上述した低誘電率膜のうち、シールリングＢよりも半導体チップ端部側の部分が一部残された例である。しかし、シールリングＢよりも半導体チップ端部側の部分が、全て除去された構造であっても良い。すなわち、図２に示すように、溝部４０ａ、４０ｂ、４０ｃにシールリングＢが露出した構造であっても良い。このような構造とすることにより、モールド樹脂３５が低誘電率膜に接触することを、図１（ｂ）の場合よりも、さらに効果的に抑制することができる。この場合、半導体チップの端部付近にクラックが発生することをさらに効果的に抑制し、信頼性の高い半導体装置を得ることができる。
【００１６】
次に、上述した溝部４０ａ、４０ｂ、４０ｃを形成する方法について説明する。
半導体装置の製造において、ウェハ上での加工が終了した後には、ウェハのダイシングが行われる。ウェハは、ダイシングされると半導体チップとなる。このとき、半導体チップ端部には、図３に示すように、第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３が露出している。これらの低誘電率膜の露出した部分を選択的にドライエッチングする。その後、半導体チップの側面および表面にモールド樹脂を形成することにより、図１（ｂ）に示した溝部４０ａ、４０ｂ、４０ｃを有する構造が得られる。
【００１７】
なお、上記ドライエッチングは、図２に示したように、シールリングＢの半導体チップ端部側の側面が露出するまで行うようにしても良い。このような構造とすることにより、半導体チップの端部にクラックが入ることを、さらに効果的に抑制することができる。
【００１８】
上述した溝部４０ａ、４０ｂ、４０ｃを形成する方法の変形例について説明する。
半導体装置をウェハ上で行う加工において、パッシベーション膜を形成した後のウェハの平面図を図４（ａ）に示す。隣接するチップ端とチップ端との間には、ダイシングラインＣが設けられている。例えば、ダイシングラインＣを含み、ダイシングラインＣの幅（Ｗｃ）よりも広い幅（Ｗｄ）の溝パターン４１を形成する。
図４（ａ）のＥ−Ｅ’部の断面図を図４（ｂ）に示す。溝パターン４１の側面には、第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３が露出している。溝パターン４１は、パッシベーション膜３４を形成した後に、リソグラフィおよびエッチング等により形成することができる。上記エッチングでは、溝パターン４１の内面に、第２の層間シリコン酸化膜１４およびそれよりも上層の膜が露出するようにした。ここでは、溝パターン４１の内面に、少なくとも第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３が露出するようにエッチングを行えば良い。
【００１９】
次に、第１の低誘電率膜１７、第２の低誘電率膜２０、第３の低誘電率膜２３を等方的にエッチングして、これらの膜の端部を、半導体チップの端部から後退させる。その結果、図５に示すように、溝部４０ａ、４０ｂ、４０ｃを形成することができる。
なお、上記エッチングは、シールリングＢの半導体チップ端部側の側面が露出するまで行うようにしても良い。このような構造とすることにより、半導体チップ端部にクラックが入ることを、さらに効果的に抑制することができる。
【００２０】
この後、図示しないが、ウェハのダイシングを行う。さらに、ダイシング後の半導体チップの表面および側面にモールド樹脂を形成することにより、図６に示す構造を得ることができる。
【００２１】
実施の形態２．
本実施の形態に係る半導体装置を図７に示す。ここでは、実施の形態１と異なる点を中心に説明する。
この半導体装置は、実施の形態１で示した構造（図１（ｂ））において、層間絶縁膜の側面を、半導体チップの端部から後退させて、シールリングＢの半導体チップ側の側面を露出させた構造とする。そして、この半導体チップの表面および側面が、モールド樹脂３５で覆われた構造とする。このとき、上記層間絶縁膜とモールド樹脂３５との間には、空洞４０が形成されている。つまり、モールド樹脂３５は、層間絶縁膜の側面に接触しない構造となっている。
図７に示した半導体装置は、層間絶縁膜のシールリングＢよりも半導体チップ端部側の部分が全て除去された構造とした。しかし、層間絶縁膜のシールリングＢよりも半導体チップ端部側の部分が一部残され、且つ、その部分がモールド樹脂３５と接触しない構造であっても良い。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００２２】
上記構造とすることにより、半導体チップの端部において、モールド樹脂からの熱ストレスが層間絶縁膜に直接伝わるのを防ぐことができる。この場合、層間絶縁膜を構成する低誘電率膜、非低誘電率膜のいずれに対しても、モールド樹脂からの熱ストレスが直接伝わることを防止することができる。
従って、実施の形態１よりもさらに、半導体チップの端部付近にクラックが発生することを効果的に抑制し、信頼性の高い半導体装置を得ることができる。
【００２３】
なお、図７に示した構造は、ウェハをダイシングした後に、半導体チップの端部に露出した層間絶縁膜を、実施の形態１と同様にドライエッチングして形成することができる。または、ウェハ上での加工において、実施の形態１と同様に、リソグラフィおよびエッチングにより溝パターン４１（図４参照）を形成し、溝パターン４１の内面に露出した層間絶縁膜を等方性エッチングして形成するようにしても良い。
【００２４】
次に、上記実施の形態２の変形例について説明する。この変形例に係る半導体装置の断面図を図８に示す。
この半導体装置は、図７に示した半導体チップにおいて、シールリングＢの半導体チップ端部側の側面が露出しないように、シールリングＢの半導体チップ端部側の側面をパッシベーション膜３４で覆った構造とする。この膜は、水分の浸入を効果的に防止できる膜、例えば、シリコン窒化膜とする。
その他の構成については、上記実施の形態２と同様であるので、説明を省略する。
【００２５】
上記構造とすることにより、上記実施の形態２で示した構造（図７参照）と比較して、半導体チップの内部に水分が浸入するのを抑制することができる。これにより、実施の形態２の効果に加えて、回路領域の耐湿性を向上させることができる。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１に係る半導体装置を示す図。
【図２】実施の形態１に係る半導体装置を示す図。
【図３】実施の形態１に係る半導体装置の製造方法を示す図。
【図４】実施の形態１に係る半導体装置の製造方法を示す図。
【図５】実施の形態１に係る半導体装置の製造方法の変形例を示す図。
【図６】実施の形態１に係る半導体装置の製造方法の変形例を示す図。
【図７】実施の形態２に係る半導体装置を示す図。
【図８】実施の形態２に係る半導体装置の変形例を示す図。
【図９】従来の半導体装置を示す図。
【符号の説明】
【００２７】
１  シリコン基板、２  第１の層間シリコン酸化膜、３  第１のタングステンプラグ、１４  第２の層間シリコン酸化膜、１５  第１の銅配線、１６  第１の拡散防止絶縁膜、１７  第１の低誘電率膜、１８  第２の銅配線、１９  第２の拡散防止絶縁膜、２０  第２の低誘電率膜、２１  第３の銅配線、２２  第３の拡散防止絶縁膜、２３  第３の低誘電率膜、２４  第４の銅配線、２５  第４の拡散防止絶縁膜、２６  第３の層間シリコン酸化膜、２７  第５の銅配線、２８  第５の拡散防止絶縁膜、２９  第４の層間シリコン酸化膜、３０  第６の銅配線、３１  第６の拡散防止絶縁膜、３２  第５の層間シリコン酸化膜、３３  アルミニウム配線、３４  パッシベーション膜、４０  空洞、４０ａ、４０ｂ、４０ｃ  溝部、４１  溝パターン、Ｂ  シールリング。
【図１】
2007019080.tif 000003
【図２】
2007019080.tif 000004
【図３】
2007019080.tif 000005
【図４】
2007019080.tif 000006
【図５】
2007019080.tif 000007
【図６】
2007019080.tif 000008
【図７】
2007019080.tif 000009
【図８】
2007019080.tif 000010
【図９】
2007019080.tif 000011