(57)【要約】【課題】  導電層の損傷を防ぐことができる配線基板とその製造方法並びに表示装置を提供すること。【解決手段】  本発明の一態様にかかる配線基板の製造方法は、Ａｌを含む下層３１、及びＭｏを含む上層３２とをサイドエッチングするよう、レジストパターン３３を介して下層３１、及び上層３２をエッチングする第１のエッチング工程と、第１のエッチング工程の後、上層３２の側端部の表面を露出させるよう、レジストパターン３３を後退させるアッシング工程と、アッシング工程の後、上層３２の断面が順テーパ形状となるよう、後退されたレジストパターン３３を介してエッチングする第２のエッチング工程とを備えるものである。【選択図】  図３
2007294672.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の金属膜と第２の金属膜とから構成される積層構造を配線とする配線基板の製造方法であって、
基板上にアルミニウムを含む第１の金属膜を成膜する工程と、
前記第１の金属膜上に、モリブデンを含む第２の金属膜を成膜する工程と、
前記第２の金属膜上に、レジストパターンを形成する工程と、
前記第１の金属膜、及び前記第２の金属膜をサイドエッチングするよう、前記レジストパターンを介して前記第１の金属膜、及び前記第２の金属膜とをエッチングする第１のエッチング工程と、
前記第１のエッチング工程の後、前記第２の金属膜の側端部の表面を露出させるよう、前記レジストパターンを後退させるアッシング工程と、
前記アッシング工程の後、前記第２の金属膜の断面が順テーパ形状となるよう、前記後退されたレジストパターンを介してエッチングする第２のエッチング工程とを備える配線基板の製造方法。
【請求項２】
前記第１のエッチング工程において、前記第１の金属膜が順テーパ形状となり、前記第２の金属膜が逆テーパ形状となるよう、加工されている請求項１記載の配線基板の製造方法。
【請求項３】
前記アッシング工程において、前記レジストパターンを後退させる量が、前記第１のエッチング工程における前記第１の金属膜のサイドエッチング量以上であることを特徴とする請求項１又は２に記載の配線基板の製造方法。
【請求項４】
前記アッシング工程において、前記レジストパターンの底面側の側端が、前記レジストパターンの側面の先端部よりも内側になるよう、前記レジストパターンが後退している請求項１、２又は３に記載の配線基板の製造方法。
【請求項５】
前記第１の金属膜がアルミニウム合金であり、前記第２の金属膜はモリブデンにニオブを添加した合金であることを特徴とする請求項１乃至４のいずれかに記載の配線基板の製造方法。
【請求項６】
前記第１のエッチング工程では、ウェットエッチングが行なわれ、
前記アッシング工程では、ドライアッシングが行われ、
前記第２のエッチング工程では、等方性ドライエッチングが行なわれることを特徴とする請求項１乃至５のいずれかに記載の配線基板の製造方法。
【請求項７】
請求項１乃至６のいずれか記載の配線基板の製造方法によってアレイ基板を製造する工程を含む表示装置の製造方法。
【請求項８】
少なくとも第１の金属膜と第２の金属膜とから構成される積層構造を配線とする配線基板であって、
基板上に設けられたアルミニウムを含む第１の金属膜と、
前記第１の金属膜上に設けられた、モリブデンを含む第２の金属膜とを備え、
前記第２の金属膜が順テーパ形状である配線基板。
【請求項９】
請求項８に記載の配線基板をアレイ基板として用いた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板、表示装置及びそれらの製造方法に関し、特に詳しくは金属膜が積層された配線を有する配線基板、及びそれを用いた表示装置、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年、ＣＲＴディスプレイに代わる表示装置として、平面型の表示装置が広く用いられるようになっている。特に、液晶表示装置や、有機ＥＬ（エレクトロルミネッセンス）表示装置は、軽量、薄型、低消費電力の利点から注目を集めている。液晶表示装置や、有機ＥＬ表示装置の駆動方式の一つとして、スイッチング素子を用いたアクティブマトリクスタイプがある。アクティブマトリクスタイプでは、例えば、各画素電極にスイッチング素子であるＴＦＴを電気的に接続させている。すなわち、アクティブマトリクス型表示装置では、ＴＦＴがアレイ状に配列されたＴＦＴアレイ基板を用いている。よって、アクティブマトリクス型の液晶表示装置等では、隣接画素間でクロストークのない良好な表示を実現できる。現在の平面型の表示装置では、アクティブマトリクスタイプが主流になっている。
【０００３】
平面型表示装置の製造コストを低減するため、ＴＦＴアレイ基板の製造コストの低減も大きな課題である。ＴＦＴアレイ基板の製造を、より少ない数のパターンで行なう技術が考えられている。すなわち、フォトマスクによる露光工程の回数を減らすことで、製造プロセスを簡素化する技術が考えられている。
【０００４】
一方、表示装置の微細化等に伴い、配線の材料として、アルミニウム、又はその合金（以下、まとめてＡｌ等）が使用されるようになってきている。すなわち、信号配線の材料として、Ａｌ等を用いることによって、配線抵抗を低減することができる。しかしながら、Ａｌ等からなる金属薄膜は、製造工程中の加熱によってヒロックが生じてしまう。よって、被覆絶縁膜の絶縁性を低下させる問題点がある。そこで、Ａｌ等の上に、モリブデン（Ｍｏ）層を積層した積層構造を配線とする技術が提案されている。
【０００５】
しかしながら、Ａｌ等と、Ｍｏとでは、エッチングされる速度（エッチングレート）が大きく異なっている。従って、サイドエッチングの程度に大きな差が生じてしまう。エッチングによって得られる金属配線パターンの側端面に凹部やオーバーハング等が形成されてしまう。したがって、絶縁膜による被覆性が低下してしまうという問題が生じる。
【０００６】
図１３を用いてＡｌ等とＭｏとの積層構造を有するＴＦＴについて説明する。図１３は、従来のＴＦＴの構成を示す断面図である。１２は画素電極、１３はゲート配線、１４はゲート絶縁膜、１５は半導体膜、１６はソース電極、１７はドレイン電極、１８は層間絶縁膜、１９はコンタクトホールである。ここでは、ゲート配線１３が、Ａｌ等からなる下層３１とＭｏからなる上層３２との積層構造となっている。
【０００７】
図１３に示すように、Ｍｏからなる上層３２のオーバーハング形状は、ウェットエッチングプロセス等の変動によって、バラツキが生じる。図１３のＥ部に示すように、オーバハングの突出部分が大きい場合、ゲート絶縁膜１４の被覆性が劣化してしまう。これにより、その上のドレイン電極１７に断線等の不良が発生する。また、Ｆ部に示すような被覆性に問題が無い箇所でも、上層３２の先端部が鋭角状になってしまう。従って、電界集中が生じて、耐圧低下不良が発生するという問題点がある。
【０００８】
このような問題点に対する技術が開示されている（特許文献１、２参照）
【特許文献１】特開２００１−１６６３３６号公報
【特許文献２】特開２００１−３１１９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１では、エッチャントの液組成を規定して、エッチングレートを同程度にしている。一方、特許文献２では、モリブデンにクロムやジルコニウムなどの元素を添加して、エッチングレートを同程度にしている。しかしながら、上記の技術では、配線を所望の断面形状に加工することが困難であるという問題点がある。すなわち、膜厚や組成を変化させた場合、側面にオーバーハングや凹部が形成されてしまう。また、配線の下地膜の状態によって、配線の断面形状が変化してしまうことがある。さらに、材料選択の幅を著しく狭くする場合もある。
【００１０】
上述のように従来の配線基板では、Ａｌを含む金属膜に上に、Ｍｏを含む金属膜がある場合、被覆性や、絶縁性が低下してしまうという問題点があった。
本発明はこのような問題点を鑑みてなされたものであり、所望の断面形状で形成された積層構造の配線を有する配線基板、及び表示装置、並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様にかかる配線基板の製造方法は、少なくとも第１の金属膜と第２の金属膜とから構成される積層構造を配線とする配線基板の製造方法であって、基板上にアルミニウムを含む第１の金属膜を成膜する工程と、前記第１の金属膜上に、モリブデンを含む第２の金属膜を成膜する工程と、前記第２の金属膜上に、レジストパターンを形成する工程と、前記第１の金属膜、及び前記第２の金属膜をサイドエッチングするよう、前記レジストパターンを介して前記第１の金属膜、及び前記第２の金属膜とをエッチングする第１のエッチング工程と、前記第１のエッチング工程の後、前記第２の金属膜の側端部の表面を露出させるよう、前記レジストパターンを後退させるアッシング工程と、前記アッシング工程の後、前記第２の金属膜の断面が順テーパ形状となるよう、前記後退されたレジストパターンを介してエッチングする第２のエッチング工程とを備えるものである。
【発明の効果】
【００１２】
本発明によれば、所望の断面形状で形成された積層構造の配線を有する配線基板、及び表示装置、並びにそれらの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
【００１４】
本発明の実施の形態にかかる表示装置について図１を参照して説明する。図１は、本実施の形態にかかる表示装置に用いられる基板の構成を示す正面図である。本実施の形態にかかる表示装置として、液晶表示装置や有機ＥＬ表示装置等の平面型表示装置（フラットパネルディスプレイ）である。
【００１５】
本実施の形態にかかる液晶表示装置は、基板１１０を有している。基板１１０は、例えば、薄膜トランジスタ（ＴＦＴ）アレイ基板などの配線基板である。基板１１０には、表示領域１１１と表示領域１１１を囲むように設けられた額縁領域１１２とが設けられている。この表示領域１１１には、複数のゲート配線（走査信号線）１３と複数のソース配線（表示信号線）１１とが形成されている。複数のゲート配線１３は平行に設けられている。同様に、複数のソース配線１１は平行に設けられている。ゲート配線１３と、ソース配線１１とは、互いに交差するように形成されている。ゲート配線１３とソース配線１１とは直交している。そして、隣接するゲート配線１３とソース配線１１とで囲まれた領域が画素１１７となる。従って、基板１１０では、画素１１７がマトリクス状に配列される。
【００１６】
さらに、基板１１０の額縁領域１１２には、走査信号駆動回路１１５と表示信号駆動回路１１６とが設けられている。ゲート配線１３は、表示領域１１１から額縁領域１１２まで延設されている。そして、ゲート配線１３は、基板１１０の端部で、走査信号駆動回路１１５に接続される。ソース配線１１も同様に表示領域１１１から額縁領域１１２まで延設されている。そして、ソース配線１１は、基板１１０の端部で、表示信号駆動回路１１６と接続される。走査信号駆動回路１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などの配線基板である。
【００１７】
外部配線１１８、１１９を介して走査信号駆動回路１１５、及び表示信号駆動回路１１６に外部からの各種信号が供給される。走査信号駆動回路１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線１３に供給する。このゲート信号によって、ゲート配線１３が順次選択されていく。表示信号駆動回路１１６は外部からの制御信号や、表示データに基づいて表示信号をソース配線１１に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。なお、走査信号駆動回路１１５と表示信号駆動回路１１６は、基板１１０上に配置される構成に限られるものではない。例えば、ＴＣＰ（Ｔａｐｅ  Ｃａｒｅｅｒ  Ｐａｃｋａｇｅ）により駆動回路を接続してもよい。
【００１８】
画素１１７内には、少なくとも１つの薄膜トランジスタ（ＴＦＴ）１２０が形成されている。ＴＦＴはソース配線１１とゲート配線１３の交差点近傍に配置される。例えば、このＴＦＴが画素電極に表示電圧を供給する。すなわち、ゲート配線１３からのゲート信号によって、スイッチング素子であるＴＦＴがオンする。これにより、ソース配線１１から、ＴＦＴのドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。なお、基板１１０の表面には、配向膜（図示せず）が形成されている。
【００１９】
さらに、基板１１０には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、対向電極、及び配向膜等が形成されている。なお、対向電極は、基板１１０側に配置される場合もある。そして、基板１１０と対向基板との間に液晶層が挟持される。すなわち、基板１１０と対向基板との間には液晶が注入されている。さらに、基板１１０と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００２０】
画素電極と対向電極との間の電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は液晶層によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、アレイ基板側の偏光板によって直線偏光になる。そして、この直線偏光が液晶層を通過することによって、偏光状態が変化する。
【００２１】
従って、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２２】
本発明では、基板１１０を液晶表示装置に用いられるボトムゲート型構造のＴＦＴアレイ基板として説明する。本発明にかかる基板１１０の構成について図２及び図３を用いて説明する。図２は基板１１０のＴＦＴ部分の構成を模式的に示す上面図で、図３は図２のＡ−Ａ断面図であり、基板１１０のＴＦＴ部分の構成を模式的に示している。
【００２３】
１１はソース配線、１２は画素電極、１３はゲート配線、１４はゲート絶縁膜、１５は半導体膜、１６はソース電極、１７はドレイン電極、１８は層間絶縁膜、１９はコンタクトホールである。
【００２４】
基板１１０上には、ゲート電極を有するゲート配線１３が形成されている。ここでは、ゲート配線１３中にＴＦＴ１２０のゲート電極が含まれている構成としているが、ゲート配線１３からゲート電極を延在させる構成としてもよい。ゲート配線１３は下層３１、及び上層３２の積層構造となっている。ここで、下層３１は、アルミニウム（Ａｌ）又はアルミニウム合金（以下、まとめてＡｌ等と称する）で構成されている。すなわち、下層３１は、アルミニウムを含む導電性金属層である。このように、下層３１として、Ａｌ又はＡｌを主成分とする合金を用いることができる。下層３１の上には、上層３２が設けられている。上層３２はモリブデン（Ｍｏ）を含んでいる。上層３２にはＭｏ又はＭｏを主成分とする合金を用いることができる。下層３１の上には、上層３２が直接形成されている。すなわち、下層３１の上面と、上層３２の下面とが接触している。
【００２５】
ゲート配線１３の上には、ゲート絶縁膜１４が形成されている。ゲート絶縁膜１４は、ゲート配線１３を覆うように形成されている。すなわち、ゲート配線１３はゲート絶縁膜１４によって被覆されている。
【００２６】
ここで、ゲート配線１３は後述するエッチング工程などによってパターニングされている。これにより、Ａｌを含む下層３１と、Ｍｏを含む上層３２との積層構造からなるゲート配線１３を順テーパ形状とすることができる。これにより、ゲート配線１３の被覆性を向上することができる。従って、ゲート絶縁膜１４の上の導電層の断線や、耐圧不良の発生を防ぐことができる。このように、ゲート配線１３を所望の断面形状とすることができる。このエッチング工程等については、後に詳述する。
【００２７】
ゲート絶縁膜１４の上には半導体膜１５が形成されている。半導体膜１５は、例えば、ａ−Ｓｉ層や、ｐ−Ｓｉ層によって構成される。また、半導体膜１５は、例えば、リン（Ｐ）などの不純物が注入されている。半導体膜１５は、例えば、半導体能動層と、オーミックコンタクト層から構成されている。ここで、ＴＦＴ１２０のチャネルでは、オーミックコンタクト層が除去され、半導体能動層が露出している。このチャネルの両側に、ＴＦＴ１２０のソースとドレインとが形成されている。
【００２８】
半導体膜１５オーミックコンタクト層の上には、ソース電極１６、及びドレイン電極１７が形成されている。このソース電極１６はソース配線１１から延在されている。ここで、ソース電極１６、及びドレイン電極１７は、ソース配線１１と同じ金属薄膜で設けられている。具体的には、ソース電極１６、及びドレイン電極１７は、下から順に、Ｍｏ／Ａｌ／Ｍｏの３層構造となっている。もちろん、これ以外の材料を用いてもよい。半導体膜１５のパターンの一端にはソース電極１６が設けられ、他端にはドレイン電極１７が設けられる。すなわち、ソース電極１６、及びドレイン電極１７とは、チャネルを介して対向している。
【００２９】
さらに、ソース電極１６、及びドレイン電極１７の上には、層間絶縁膜１８が形成されている。層間絶縁膜１８は半導体膜１５のチャネル部、ソース電極１６、ドレイン電極１７、及びソース配線１１を覆うように形成されている。さらに、層間絶縁膜１８には、ドレイン電極１７との接続を取るためのコンタクトホール１９が形成されている。
【００３０】
層間絶縁膜１８の上には、画素電極１２が形成されている。画素電極１２は、コンタクトホール１９に埋設されている。従って、画素電極１２はコンタクトホール１９を介してドレイン電極１７と接続されている。これにより、ソース配線１１からの表示電圧がＴＦＴを介して、画素電極１２に供給される。画素電極１２は、例えば、ＩＴＯ等の透明導電膜によって形成されている。なお、反射型、あるいは、半透過型の液晶表示装置では、画素電極１２が金属膜などの反射電極によって形成される。この画素電極１２は、例えば、画素の略全体に設けられている。画素電極１２は、表示電圧が印加されると、対向電極（図示せず）との間で、液晶を駆動するための電界を生じさせる。
【００３１】
次に、上記のＴＦＴアレイ基板の製造工程について図４を用いて説明する。図４は、基板１１０の製造工程を示すフローチャートである。まず、ゲート配線１３を形成する（ステップＳ１０１）。具体的には、絶縁性の基板１１０上に下層３１と上層３２とをスパッタリング法で連続して成膜する。ここでは、下層３１の金属膜としてＡｌＣｕ合金膜を用い、上層３２の金属膜としてＭｏＮｂ合金膜を用いる。なお、各層の組成比については特に限定されない。下層３１の膜厚は、配線抵抗によって決定され、例えば、２００ｎｍとすることができる。また、上層３２の膜厚は、後工程のコンタクトホールエッチングによる膜減り量を考慮して、１００ｎｍとする。そして、下層３１、及び上層３２の上に、レジスト膜を塗布する。このレジスト膜を、所定のマスクパターンが形成されたフォトマスクを用いて露光する。露光されたレジスト膜を現像すると、基板１１０上にゲート配線１３のパターンに応じたレジストパターンが形成される。なお、ゲート配線１３の形成と同じ工程で、補助容量電極等を形成してもよい。
【００３２】
このレジストパターンを介して上層３２、及び下層３１をエッチングする。すなわち、基板１１０の略全面に設けられたゲート配線１３をパターニングする。そして、レジストパターンを除去すると、ゲート配線１３が形成される。この上層３２、及び下層３１をエッチングする工程については後に詳述する。本実施の形態では、ゲート配線１３の断面が順テーパ状になっている。すなわち、基板１１０に近づくにつれてゲート配線１３のパターン幅が広くなっていく。これにより、被覆性、及び耐圧性を向上することができる。
【００３３】
次に、ゲート絶縁膜１４を形成する（ステップＳ１０２）。そして、半導体膜１５を形成する（ステップＳ１０３）。具体的にはゲート絶縁膜１４、及び半導体膜１５をＣＶＤ法によって、連続して成膜する。例えば、ゲート絶縁膜１４としては、ＳｉＮｘやＳｉＯ２などの無機絶縁膜を用いることができる。このゲート絶縁膜１４によってゲート配線１３が被覆される。ここで、ゲート配線１３は、断面が順テーパ形状であるため、被覆性は良好である。半導体膜１５としては、ａ−Ｓｉ膜やｐ−Ｓｉ膜を用いることができる。そして、写真製版工程を用いて半導体膜１５をパターニングする。すなわち、レジスト塗布、露光、現像、エッチング、レジスト剥離を行なう。これにより、半導体膜１５を所望のパターンに加工することができる。この半導体膜１５には不純物を注入する。不純物の注入工程は、特に限定されるものではない。
【００３４】
そして、パターニングされた半導体膜１５の上から、ソース電極１６、ソース配線１１、及びドレイン電極１７を形成する（ステップＳ１０４）。具体的には、半導体膜１５、及びゲート絶縁膜１４の上から金属薄膜をスパッタリング法で成膜する。そして、写真製版工程によってパターニングする。すなわち、レジスト塗布、露光、現像、エッチング、レジスト剥離を行なう。これにより、金属薄膜を所望のパターンに加工することができる。エッチングには、例えば、所定のエッチャントを用いたウェットエッチングを利用することができる。ソース配線１１、ソース電極１６、及びドレイン電極１７を形成することができる。ここで、ソース配線１１、ソース電極１６、及びドレイン電極１７には、下から順にＭｏ／Ａｌ／Ｍｏからなる３層構造とすることができる。
【００３５】
さらに、ソース配線１１、ソース電極１６、及びドレイン電極１７の上に層間絶縁膜１８を形成する（ステップＳ１０５）。層間絶縁膜１８としてはＳｉＮｘ膜を用いることができる。例えば、１００〜４００ｎｍの窒化膜をＣＶＤ法によって成膜する。そして、窒化膜を写真製版工程によって、パターニングする。これにより、ドレイン電極１７の上にコンタクトホール１９が設けられた層間絶縁膜１８を形成することができる。なお、層間絶縁膜１８には、有機絶縁膜や他の無機絶縁膜を用いることもできる。さらには、異なる材料の絶縁膜を積層してもよい。これにより、ピンホールの発生などによる短絡を確実に防ぐことができる。
【００３６】
次に、層間絶縁膜１８の上から画素電極１２を形成する。具体的には、スパッタリング法などによって、ＩＴＯ膜等の透明性導電膜を成膜する。そして、写真製版工程によりパターニングする。これにより、画素電極１２が形成される。画素電極１２は、例えば、画素の略全体に設けられる。コンタクトホール１９を介してドレイン電極１７と画素電極１２とが接触し、ＴＦＴ１２０と画素電極１２が接続される構造となる。以上のような工程でＴＦＴ、及び画素が形成される。この画素をアレイ状に配列することによりＴＦＴアレイ基板が形成される。
【００３７】
次に、ゲート配線１３の形成工程（Ｓ１０１）について図５〜図１０を用いて詳細に説明する。図５〜図１０は、ゲート配線１３のパターン形成工程おける断面形状を示す工程断面図である。図５〜図１０では、ゲート配線１３の側端面近傍の構成が示されている。ここで、下層（Ａｌ層）３１の上には、上層（Ｍｏ層）３２が設けられている。ここで、下層３１と上層３２の２層構造を積層構造３４とする。また、上層３２の上にはレジストパターン３３が形成されている。レジストパターン３３は、レジスト膜塗布、露光、現像工程を経ることによって形成される。レジストパターン３３は、図５に示すように順テーパ形状になっている。
【００３８】
続いて、燐酸＋硝酸＋酢酸を成分とする薬液（エッチャント）を用いて第１のエッチングを行なう。これにより、下層３１、及び上層３２からなるＭｏ／Ａｌの積層構造３４が一括してエッチングされる。第１のエッチングは、現像後のレジストパターン３３を介して行なわれる。従って、レジストパターン３３の開口部の下層３１、及び上層３２がウェットエッチングによって除去される。これにより、図６に示す構成となる。レジストパターン３３の開口部では、下層３１、及び上層３２が除去され、下地である基板１１０が露出している。ここで、積層構造３４のジャストエッチ時間に対して、１００％のオーバエッチングを施す。すなわち、ジャストエッチ時間の２倍の時間でウェットエッチングを行なう。これにより、エッチングレートのばらつきによる下層３１のエッチング残渣を防ぐことができる。
【００３９】
このとき、下層３１のサイドエッチ量は、例えば、０．５μｍである。また、ウェットエッチングに際して、Ｍｏ−Ａｌ間の電池効果のため、上層３２のエッチングレートが低下する。従って、積層構造３４の側端面が、上層３２では逆テーパ形状になり、下層３１では順テーパ形状となる。従って、積層構造３４の断面形状は、上層３２と下層３１との界面が最も窪んだ形状となる。このように、積層構造３４は、上層３２と下層３１との界面でくびれた断面形状をしている。また、上層３２の側端部は、庇形状となる。そして、上層３２の庇部の先端は鋭角となっている。また、積層構造３４のサイドエッチングによって、積層構造３４の側端面はレジストパターン３３の側端面の内側に存在している。従って、レジストパターン３３の側端部が上層３２の端からはみ出した庇形状Ａが形成される。
【００４０】
次に、誘導結合型のプラズマ発生装置によって、レジストパターン３３をハーフアッシングする。具体的には、Ｏ２プラズマにレジストパターン３３を曝すことによって、レジストパターン３３が後退する。例えば、Ｏ２プラズマ中で発生した酸素のラジカル３６等がレジストパターン３３の表面に衝突する。このため、レジストパターン３３の表面側からアッシングが進行する。これにより、レジストパターン３３が減膜処理される。従って、レジストパターン３３の一部が除去されて、膜厚が薄くなる。このアッシング処理中の様子を図７に示す。
【００４１】
具体的には、Ｏ２＝２．５４×１０−１Ｐａ・ｍ３／ｓｅｃ（＝１５０ｓｃｃｍ）、ＲＦパワー＝８００Ｗ、処理圧力＝６．０Ｐａでプロセス時間は６０秒とすることができる。このとき、図７に示すように、基板１１０からの反跳ラジカル３５によって、レジストパターン３３の庇形状Ａが底面からもアッシングされる。すなわち、酸素プラズマ中で発生したラジカル３６が、基板１１０や上層３２の上面で反跳される。そして、この反跳ラジカル３５がレジストパターン３３に底面側から衝突する。これにより、レジストパターン３３の上層３２側の面（底面）に反跳ラジカル３５が衝突して、レジストパターン３３の底面側からもアッシングが進行していく。これにより、レジストパターン３３の側端部は底面側から後退していく。従って、レジストパターン３３の上層３２の端からはみ出した部分が除去されていく。
【００４２】
ここで、レジストパターンの後退量が下層３１のサイドエッチ量に等しくなるように、アッシング時間を調整している。ここでは、レジストパターン３３の後退量が０．５μｍとなる。これにより、レジストパターン３３は、表面側から０．５μｍの厚さ分薄くなる。従って、アッシングが終了すると、図８に示すように、レジストパターン３３の側端面が、上層３２の側端面よりも内側に後退している。すなわち、レジストパターン３３の側端部では、上面側からのラジカル３６の衝突に加えて、反跳ラジカル３５の衝突がある。よって、レジストパターン３３の側端部の後退量は、他の部分よりも大きくなる。ここで、レジストパターン３３の側面のうち最も広くなっている点を、レジストパターン３３の側端面の先端部Ｃとする。すなわち、レジストパターン３３が最も広くなっている箇所を側端面の先端部Ｃとする。
【００４３】
上記のように、底面側からアッシングが進行していくため、レジストパターン３３の側端面の先端部Ｃは、膜厚方向の途中にある。従って、レジストパターン３３の底面側の側端Ｄは、側端面の先端部Ｃよりも内側に後退している。換言すると、レジストパターン３３の底面から先端部Ｃの高さまでは、レジストパターン３３の断面が逆テーパ形状となる。このように、レジストパターン３３の底面側の一部は、断面が逆テーパ形状となっている。
【００４４】
レジストパターン３３の底面側の側端Ｄは、側端面の先端部Ｃよりも内側に位置する。すなわち、レジストパターン３３の側端面のうち底面側の一部は、逆テーパ形状になっている。なお、レジストパターン３３の後退量は、下層３１のサイドエッチング量と異なる値でもよい。ここで、レジストパターン３３の側面の先端部Ｃが上層３２の庇の先端部Ｂよりも後退していることが望ましい。すなわち、レジストパターン３３のパターン幅が、上層３２のパターン幅よりも狭くなるように、アッシング時間を調整することが好ましい。このように、レジストパターン３３の後退量をサイドエッチング量よりも大きくすることで、簡便に積層構造３４を所望の形状とすることができる。
【００４５】
引き続き、同じプラズマ発生装置によって、第２のエッチングを行なう。ここでは、後退したレジストパターン３３を介して、上層３２がエッチングされる。これにより、上層３２の庇部分を除去することができる。そして、レジストパターン３３が後退した量に応じて、上層３２がエッチングされる。具体的には、ＳＦ６／Ｏ２＝１．０１×１０−１／６．７６×１０−２Ｐａ・ｍ３／ｓｅｃ（＝６０／４０ｓｃｃｍ）、ＲＦパワー８００Ｗ、プロセス圧力＝１．５Ｐａとする。すなわち、ＳＦ６とＯ２との混合ガスによって生成されるプラズマ中に、基板１１０を曝す。プラズマ中のエッチャント（エッチングに寄与する反応種）が上層３２に入射することによって、上層３２がエッチングされる。ＳＦ６を用いていため、典型的なエッチャントは、フッ素ラジカルとなる。第２のエッチング工程では、基板バイアスパワーを印加しない、等方性エッチングモードを用いている。すなわち、基板１１０を載置するステージ等に対してバイアス電圧が印加されていない状態で、エッチングを行なう。これにより、上層３２が等方的にエッチングされていく。また、バイアスパワーを印加しないため、基板削れが抑えられ、基板の白濁を防止することができる。これにより、基板１１０の透過率が向上し、光の利用効率を高くすることができる。
【００４６】
エッチング時間を厚さ１００ｎｍの上層３２のジャストエッチ時間に相当する２０秒とする。等方性エッチングモードを用いているため、エッチャントの入射方向はランダムとなる。等方性エッチングでは、エッチングの進行速度は、エッチャントが入射可能な立体角によって、変化する。すなわち、レジストパターン３３で遮られていない領域の立体角が大きいほど、エッチャントの入射頻度が高くなり、エッチングが速く進行する。レジストパターン３３の底面側の側端Ｄの位置と、上層３２の先端部Ｂの位置とを比較した場合、図９（ａ）、及び図９（ｂ）に示すように、Ｂ点における立体角ΩＢがＤ点における立体角ΩＤよりも大きくなる。なお、図９（ａ）は、上層３２の先端部Ｂの位置においてエッチャントが入射可能な立体角ΩＢを示す図である。また、図９（ｂ）は、レジストパターン３３の底面側の側端Ｄにおいてエッチェントが入射可能な立体角ΩＤを示す図である。すなわち、立体角ΩＢ、ΩＤは、その位置に対してエッチャントが入射可能な立体角を示している。従って、レジストパターン３３の底面側の側端Ｄの位置よりも上層３２の層端面の先端部Ｂの位置の方が、上層３２に対するエッチングが速く進行する。さらに、上層３２のうち、アッシングによってレジストパターン３３が除去されて露出した部分では、内側に行くほど、エッチャント量が減少する。すなわち、上層３２の端部では、上層３２の側端面の先端部Ｂの位置からレジストパターン３３の底面の先端Ｄの位置に向かうにつれて、エッチングレートも漸減する。このように、２回目のエッチング工程によって、逆テーパ形状であった上層３２を順テーパ形状に加工することができる。
【００４７】
そして、レジストパターン３３を剥離すると図１０に示す構成となる。上述のように、上層３２は順テーパ形状にエッチングされている。すなわち、上層３２の先端部Ｂにあった庇形状が除去される。これにより、上層３２は底面側から上面側へと向かうにつれてパターン幅が緩やかに減少する。
【００４８】
さらに、フッ素系のガスを用いたエッチングでは、Ａｌはエッチングされない。すなわち、フッ素、又はフッ素の化合物を含むガスを供給して、プラズマ発生装置で第２のエッチングを行なうことにより、下層３１は第１のエッチングにおいて形成された順テーパ形状を維持している。これにより、上層３２、及び下層３１のいずれも順テーパ形状となる。さらに、積層構造３４全体も順テーパ形状となる。このように、第２のエッチング工程では、フッ素、又はフッ素の化合物を含むガスでエッチングすることが好ましい。
【００４９】
このように、第１のエッチング工程、アッシング工程、及び第２のエッチング工程を順で基板１００を処理することによって、ゲート配線１３を構成する積層構造３４が順テーパ形状に加工される。従って、ゲート配線１３の上側にゲート絶縁膜１４を介して配設されるソース配線１１の断線を防ぐことができる。上記の断面形状では、ゲート絶縁膜１４の被覆性を向上できる。従って、上側でゲート配線１３を横切るように配置されるソース配線１１の断線を防ぐことができる。さらに、電界集中によって発生するゲート絶縁膜１４の耐圧不良を低減することができる。このような基板１１０を表示装置の配線基板として用いることによって、表示品質を向上することができる。
【００５０】
特に、基板上で交差する２つの配線がある場合、下側の配線に上記の積層構造３４を適用することが好ましい。これにより、上側の配線の断線を防ぐことができる。例えば、下側がソース配線、上側がゲート配線となる構成の場合、ソース配線に上記の積層構造３４を適用することが好ましい。もちろん、補助容量配線について積層構造３４を適用してもよい。また、
【００５１】
上述の説明では、第２のエッチング工程のエッチング時間を、ジャストエッチ時間に相当する時間としたが、ジャストエッチ時間よりも長い時間、エッチングを行ってもよい。すなわち、ジャストエッチの状態からさらにエッチング時間を延ばしてもよい。この場合、図８に示す状態から、さらに上層３２のサイドエッチングが進行する。従って、第２のエッチング工程後の構成は、図１１に示すようになる。そして、レジストパターン３３を剥離すると図１２に示す構成となる。この場合、上層３２の底面の先端が、下層３１の上面の先端よりも内側に来ている。上層３２の底面側の側端が、下層３１の上面側の側端から離れた位置となる。従って、積層構造が階段状となる。この場合も、積層構造３４が順テーパ形状となる。よって、所望の断面形状に加工することができる。
【００５２】
また、アッシング工程と第２のエッチング工程とは、同じプラズマ発生装置を用いることができる。すなわち、同じプラズマ発生装置のチャンバー内に設けられた基板ステージに第１のエッチング工程後の基板１１０を載置し、供給ガスを変えるだけで２つの工程を実行することができる。従って、アッシング、及び第２のエッチングを連続して行なうことができる。これにより、生産性の低下を低減できる。さらに、新たにアッシング装置、やエッチング装置を追加することなく、実施することができる。よって、設備コストを低減できる。例えば、誘導結合型のドライエッチャーを用いて、アッシング、及び第２のエッチングを行なえばよい。なお、プラズマ発生装置は誘導結合型に限らず、平行平板型（容量結合型）のものを用いても、同様のプロセスを実行することができる。もちろん、供給ガスを切換え可能なドライアッシャーを用いて、アッシング、及び第２のエッチングを行なってもよい。
【００５３】
なお、下層３１の材料はＡｌＣｕに限らず、純Ａｌであってもよく、さらには、ＡｌＮｄなどのＡｌを主成分とする合金でもよい。アッシング工程での供給ガスは酸素としたが、窒素を添加してもよい。
【００５４】
上記の工程によって、配線をパターニングすることによって、上層３２のＭｏの添加物や濃度によらず、所望の断面形状に加工することができる。従って、配線の材料選択の自由度を広くすることができる。よって、表示品位の高い表示装置を容易に製造することができる。また、上層３２にはＭｏにＮｂを添加した合金を用いることができる。ＭｏにＮｂを添加した材料を用いることによって、耐水性を向上することができる。例えば、ＭｏＮｂを用いることによって、耐水性を向上することができる。もちろん、ＭｏＮｂに他の金属が添加されていてもよい。Ｎｂを添加することによって、例えば、洗浄工程等での不良の発生を低減することができる。
【００５５】
なお、液晶表示装置に限らず、有機ＥＬ表示装置や無機ＥＬ表示装置等のＥＬ表示装置の配線について、積層構造３４を適用してもよい。ＥＬ表示装置では、例えば、上記の画素電極１２上に自発光材料と対向電極とが積層されている。そして、画素電極１２と対向電極に電流を流すと、電流に応じて自発光材料が発光する。有機ＥＬ表示装置では、自発光材料が有機材料で構成され、無機ＥＬ表示装置では無機材料で構成される。ＥＬ表示装置の場合、電源電圧を供給するための電源電圧配線に、上記の積層構造３４を適用してもよい。さらには、他の表示装置に適用してもよい。特に、上記の積層構造３４を配線として用いた配線基板は、平面型表示装置（フラットパネルディスプレイ）に好適である。
【００５６】
さらには、アクティブマトリクス型に限らず、パッシブマトリクス型の表示装置に適用してもよい。すなわち、画素がアレイ状に設けられたアレイ基板の配線に上記の積層構造３４を適用することができる。また、表示領域１１１内の信号配線だけでなく、額縁領域１１２に設けられる配線に適用することも可能である。例えば、上記のゲート配線１３、又はソース配線１１に外部から信号を供給するための引き回し配線に適用することが可能である。この場合、表示領域１１１内の信号配線と同時に形成することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態にかかるＴＦＴアレイ基板の構成を示す平面図である。
【図２】本発明の実施の形態にかかるＴＦＴアレイ基板のＴＦＴ構造を示す平面図である。
【図３】本発明の実施の形態にかかるＴＦＴアレイ基板のＴＦＴ構造を示す断面図である。
【図４】本発明の実施の形態にかかるＴＦＴアレイ基板の製造工程を示すフローチャートである。
【図５】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での構成を示す断面図である。
【図６】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での構成を示す断面図である。
【図７】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での構成を示す断面図である。
【図８】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での構成を示す断面図である。
【図９】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での構成を示す断面図である。図９（ａ）は、Ｂ点においてエッチャントが入射可能な立体角ΩＢを模式的に示す図であり、図９（ｂ）は、Ｄ点においてエッチェントが入射可能な立体角ΩＤを模式的に示す図である。
【図１０】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での別の構成を示す断面図である。
【図１１】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での別の構成を示す断面図である。
【図１２】本発明の実施の形態にかかるＴＦＴアレイ基板のエッチング工程での別の構成を示す断面図である。
【図１３】従来のＴＦＴの構成を示す断面図である。
【符号の説明】
【００５８】
１１  ソース配線、１２  画素電極、１３  ゲート配線、１４  ゲート絶縁膜、
１５  半導体層、１６  ソース電極、１７  ドレイン電極、１８  層間絶縁膜、
１９  コンタクトホール、３１  下層、３２  上層、３３  レジストパターン、
３４  積層構造、３５  反跳ラジカル、３６  ラジカル、
１１０  基板、１１１  表示領域、１１２  額縁領域、
１１５  走査信号駆動回路、１１６  表示信号駆動回路、１１７  画素、
１１８  外部配線、１１９  外部配線、１２０  画素
【図１】
2007294672.tif 000003
【図２】
2007294672.tif 000004
【図３】
2007294672.tif 000005
【図４】
2007294672.tif 000006
【図５】
2007294672.tif 000007
【図６】
2007294672.tif 000008
【図７】
2007294672.tif 000009
【図８】
2007294672.tif 000010
【図９】
2007294672.tif 000011
【図１０】
2007294672.tif 000012
【図１１】
2007294672.tif 000013
【図１２】
2007294672.tif 000014
【図１３】
2007294672.tif 000015