(57)【要約】【課題】キャパシタの容量低下を抑え、且つ、リーク電流を低減すること。【解決手段】本発明に係るキャパシタの製造方法は、（Ａ）半導体基板１０上にキャパシタ６０の下部電極２０を形成する工程と、（Ｂ）その半導体基板１０が設置された原子層蒸着装置の反応室７１内に、オゾンと不活性ガスを所定の期間同時に導入する工程と、（Ｃ）オゾンの導入を停止し不活性ガスのみを反応室７１に導入することにより、反応室７１内のオゾンを排気する工程と、（Ｄ）上記（Ｂ），（Ｃ）工程の後、原子層蒸着法により、下部電極２０上に容量絶縁膜４０を形成する工程と、（Ｅ）容量絶縁膜４０上にキャパシタ６０の上部電極５０を形成する工程と、を有する。【選択図】図４
2007201083.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）半導体基板上にキャパシタの下部電極を形成する工程と、
（Ｂ）前記（Ａ）工程の後、前記半導体基板が設置された原子層蒸着装置の反応室内に、オゾンと不活性ガスを所定の期間同時に導入する工程と、
（Ｃ）前記（Ｂ）工程の後、前記オゾンの導入を停止し前記不活性ガスのみを前記反応室に導入することにより、前記反応室内の前記オゾンを排気する工程と、
（Ｄ）前記（Ｃ）工程の後、前記原子層蒸着装置において、原子層蒸着（ALD: Atomic Layer Deposition）法により前記下部電極上に容量絶縁膜を形成する工程と、
（Ｅ）前記（Ｄ）工程の後、前記容量絶縁膜上に前記キャパシタの上部電極を形成する工程と
を有する
キャパシタの製造方法。
【請求項２】
請求項１に記載のキャパシタの製造方法であって、
前記（Ｃ）工程は、
（ｃ１）前記オゾン及び前記不活性ガスの導入を停止する工程と、
（ｃ２）前記（ｃ１）工程の後、前記反応室の真空排気を行う工程と、
（ｃ３）前記（ｃ２）工程の後、前記不活性ガスのみを前記反応室に導入する工程と
を含む
キャパシタの製造方法。
【請求項３】
請求項２に記載のキャパシタの製造方法であって、
前記（Ｃ）工程は、更に、
（ｃ４）前記（ｃ２）工程と前記（ｃ３）工程とを繰り返す工程
を含む
キャパシタの製造方法。
【請求項４】
請求項１乃至３のいずれかに記載のキャパシタの製造方法であって、
前記（Ｂ）工程における前記所定の期間は、１秒以上且つ１２０秒以下である
キャパシタの製造方法。
【請求項５】
請求項１乃至３のいずれかに記載のキャパシタの製造方法であって、
前記（Ｂ）工程における前記所定の期間は、４０秒以上且つ１２０秒以下である
キャパシタの製造方法。
【請求項６】
請求項１乃至３のいずれかに記載のキャパシタの製造方法であって、
前記（Ｂ）及び（Ｃ）工程における処理温度は、前記（Ｄ）工程における処理温度と略同じである
キャパシタの製造方法。
【請求項７】
請求項１乃至６のいずれかに記載のキャパシタの製造方法であって、
更に、前記（Ａ）工程と前記（Ｂ）工程との間に、
（Ｆ）窒化処理により、前記下部電極の表面に酸化防止膜を形成する工程を含む
キャパシタの製造方法。
【請求項８】
請求項１乃至７のいずれかに記載のキャパシタの製造方法であって、
前記（Ｄ）工程は、
（ｄ１）前記容量絶縁膜の材料となる物質を含む材料ガスを前記反応室に導入する工程と、
（ｄ２）前記（ｄ１）工程の後、前記材料ガスをパージするための不活性ガスを前記反応室に導入する工程と、
（ｄ３）前記（ｄ２）工程の後、酸化反応に必要な酸化用ガスを前記反応室に導入する工程と
を含み、
前記（Ｂ）及び（Ｃ）工程で用いられる前記不活性ガスは、前記（ｄ２）工程において用いられる前記不活性ガスと同じである
キャパシタの製造方法。
【請求項９】
請求項８に記載のキャパシタの製造方法であって、
前記（ｄ３）工程で用いられる前記酸化用ガスはオゾンである
キャパシタの製造方法。
【請求項１０】
請求項８に記載のキャパシタの製造方法であって、
前記容量絶縁膜は、非晶質酸化アルミニウム膜、非晶質酸化ハフニウム膜、及び非晶質酸化ジルコニウム膜のいずれかを少なくとも含む
キャパシタの製造方法。
【請求項１１】
半導体基板上にトランジスタを形成する工程と、
請求項１乃至１０のいずれかに記載のキャパシタの製造方法により、前記トランジスタに接続されるキャパシタを形成する工程と
を具備する
ＤＲＡＭの製造方法。
【請求項１２】
（ａ）下地層が形成された半導体基板を、原子層蒸着装置の反応室内に設置する工程と、
（ｂ）前記（ａ）工程の後、前記反応室内にオゾンと不活性ガスを所定の期間同時に導入する工程と、
（ｃ）前記（ｂ）工程の後、前記オゾンの導入を停止し前記不活性ガスのみを前記反応室に導入することにより、前記反応室内の前記オゾンを排気する工程と、
（ｄ）前記（ｃ）工程の後、原子層蒸着（ALD: Atomic Layer Deposition）法により、前記下地層上に誘電体膜を形成する工程と
を有する
誘電体膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体膜の形成方法に関する。特に、本発明は、原子層蒸着（ALD: Atomic Layer Deposition）法による誘電体膜の形成方法、及びその誘電体膜を有するキャパシタの製造方法に関する。
【背景技術】
【０００２】
微細化技術の進歩によりＤＲＡＭの集積密度は年々増加しており、１つのキャパシタの面積は減少している。一方、デバイスが正常に動作するために、キャパシタの容量は維持する必要がある。そのため、世代が進むにつれ、シリンダ構造等の高アスペクト比の構造がキャパシタ構造として主流になってきている。この場合、キャパシタの誘電体膜（容量絶縁膜）を、高アスペクト比形状の下部電極上に形成する必要がある。従って、その誘電体膜の形成方法として、従来の化学気相蒸着（CVD: Chemical Vapor Deposition）法に代わって、カバレジに優れている「原子層蒸着（ALD: Atomic Layer Deposition）法」が用いられるようになってきている。
【０００３】
ＡＬＤ法によれば、気相反応物が交互に反応室に供給され、原子層レベルでの成膜が順次行われる。図１Ａ〜図１Ｅは、ＡＬＤ法による誘電体膜の形成工程を模式的に示している。誘電膜としては、例えば非晶質の酸化アルミニウム膜が形成される。酸化アルミニウム膜の材料となるアルミニウムを含む第１の材料ガスとして、例えば、ＴＭＡ（トリメチルアルミニウム）が用いられる。また、酸化反応に必要な第２の材料ガス（酸化用ガス）として、Ｏ３（オゾン）ガスが用いられる。
【０００４】
まず、図１Ａに示されるように、材料ガスとしてＴＭＡ２が反応室内に導入される。これにより、ＴＭＡ２が下地層１の表面上に化学的に吸着する。吸着しなかったＴＭＡ２は、アルゴン（Ａｒ）等の不活性ガスを用いたパージあるいは真空引き（真空パージ）によって、反応室から排出される。その結果、図１Ｂに示されるように、下地層１の表面上にＴＭＡ膜３が形成される。
【０００５】
次に、図１Ｃに示されるように、酸素ラジカルを発生させることができる酸化用ガスとして、オゾンガス４がチャンバ内に導入される。そのオゾンガス４が上記ＴＭＡ膜３と化学的に反応することによって、金属酸化物としての酸化アルミニウムが形成される。ＴＭＡ２に含まれる水素や炭素等、下地層１に蒸着されない物質は、不活性ガスを用いたパージあるいは真空パージによって反応室から排出される。その結果、図１Ｄに示されるように、下地層１の表面上に酸化アルミニウム膜５が形成される。この酸化アルミニウム膜５、所望の物質の原子サイズ程度の膜厚を有する原子層である。
【０００６】
以降、ＴＭＡ２とオゾンガス４を交互に供給し、同様のプロセスを繰り返すことによって、酸化アルミニウム膜５が順番に積みあがっていく。その結果、図１Ｅに示されるように、下地層１上に所望の膜厚を有する誘電体膜６が形成される。このように、ＡＬＤ法によれば、原子層を１層ずつ増やすことによって薄膜が形成される。その結果、高アスペクト構造の場合でも、緻密で良質な薄膜を成長させることが可能となる。
【０００７】
但し、ＡＬＤ法の場合、初期段階において形成される膜の質は、下地層１の表面の状態によって大きく影響される。例えば、下地層１表面に有機物が付着していたり、自然酸化膜が局所的に成長していたりすると、下地層１の表面が不均一となる。その場合、誘電体膜形成の初期段階において、密度が低く不純物を多く内包した質の悪い膜が形成されてしまう。このことは、形成された誘電体膜を備える半導体装置の特性の劣化を招く。また、形成される誘電体の界面において、ダングリングボンド（dangling bond）に起因する結晶構造の欠陥が発生し、それも半導体装置の特性の劣化を招くことが知られている。
【０００８】
例えばＤＲＡＭの場合、キャパシタの誘電体膜（容量絶縁膜）が欠陥を有していたり、その膜質が悪かったりした場合、そのキャパシタからのリーク電流が増加してしまう。リーク電流の増加は、ＤＲＡＭの情報保持特性を劣化させ、頻繁なリフレッシュ動作は消費電力の増加を招く。従って、ＤＲＡＭの特性の劣化を防止するためには、ダングリングボンドや、下部電極表面に付着した有機物や自然酸化膜を十分に排除する必要がある。特に、高集積ＤＲＡＭの特性を向上させるため、ＡＬＤ法において、欠陥が少ない良質な容量絶縁膜を提供することができる技術が望まれる。
【０００９】
キャパシタの容量絶縁膜やＭＯＳトランジスタのゲート絶縁膜の特性を向上させることを目的とした技術が、特許文献１〜特許文献３に開示されている。
【００１０】
特許文献１には、二重誘電体膜構造を有するキャパシタの製造方法が記載されている。その製造方法は、半導体基板上に下部電極を形成するステップと、その下部電極上にＡｌ２Ｏ３膜とＴａ２Ｏ５膜からなる二重誘電体膜を形成するステップと、その二重誘電体膜上に上部電極を形成するステップとを有している。上記Ａｌ２Ｏ３膜の蒸着前に、インシトゥプラズマ（in-situ plasma）を使用して一時的にＮＯ２またはＯ２雰囲気で低温熱処理が行われ、選択的な酸化が行われる。
【００１１】
特許文献２に開示された薄膜形成方法によれば、ＬＰＣＶＤ装置の成膜室に、ウエハクリーニング用の紫外線ランプと、加熱用の赤外線ランプが装着される。試料基板が成膜室に搬送された後、まず、紫外線ランプにより紫外線が照射されたまま、Ｏ３ガスが導入される。これにより、ウエハ表面の有機物が除去される。続いて、紫外線が照射されたまま、Ｈ２とＦ２を含む混合ガスが導入される。これにより、Ｓｉ自然酸化膜が除去される。その後、紫外線の照射は停止し、赤外線ランプの出力が増大する。基板温度が上昇した後、ＬＰＣＶＤ法により薄膜が形成される。
【００１２】
上記特許文献１や特許文献２に開示された技術によれば、特殊な機構を成膜装置内に設ける必要があり、汎用性が無い。
【００１３】
特許文献３には、ＭＯＳトランジスタのゲート絶縁膜に用いられる高誘電体膜を形成するための方法が開示されている。その方法は、オゾンを含有する酸化性ガスによってシリコン基板を酸化する第１工程と、その基板の酸化表面に第１反応物を吸着させる第２工程と、第２反応物を導入し、酸化表面上の第１反応物の残基と反応させる第３工程とを含む。上記第１工程においては、酸素ガス（Ｏ２）により希釈された濃度の高いオゾンガス（Ｏ３）が反応室内に導入される。酸素ガスにより希釈されたオゾンガスの濃度は、例えば７０容量％である。この第１工程により、０．１〜１ｎｍの膜厚を有する比較的厚い酸化膜が基板表面に形成される。しかしながら、キャパシタの製造の場合にそのような厚い容量酸化膜が形成されると、キャパシタの容量が大幅に低下してしまう。
【００１４】
【特許文献１】特開２００３−３１８２８４号公報
【特許文献２】特開平７−３２１０４６号公報
【特許文献３】特開２００３−１８８１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の１つの目的は、ＡＬＤ法による誘電体膜の形成において、膜厚の増加を抑制しながら、良質な誘電体膜を均一に形成することができる技術を提供することにある。
【００１６】
本発明の他の目的は、ＡＬＤ法による誘電体膜の形成において、一般的な原子層蒸着装置以外の特殊な設備を設けることなく、その誘電体膜の膜質を向上させることができる技術を提供することにある。
【００１７】
本発明の更に他の目的は、半導体装置のキャパシタにおいて、容量低下を抑えつつリーク電流を低減することができる技術を提供することにある。
【００１８】
本発明の更に他の目的は、半導体装置のキャパシタにおける誘電体膜の寿命を向上させることができる技術を提供することにある。
【００１９】
本発明の更に他の目的は、半導体装置のキャパシタの製造コストを低減することができる技術を提供することにある。
【００２０】
本発明の更に他の目的は、ＤＲＡＭの情報保持特性及び信頼性を向上させることができる技術を提供することにある。
【課題を解決するための手段】
【００２１】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２２】
本発明の第１の観点において、キャパシタの製造方法が提供される。その製造方法は、（Ａ）半導体基板（１０）上にキャパシタ（６０）の下部電極（２０）を形成する工程と、（Ｂ）上記（Ａ）工程の後、その半導体基板（１０）が設置された原子層蒸着装置の反応室（７１）内に、オゾンと不活性ガスを所定の期間同時に導入する工程と、（Ｃ）上記（Ｂ）工程の後、オゾンの導入を停止し不活性ガスのみを反応室（７１）に導入することにより、反応室（７１）内のオゾンを排気する工程と、（Ｄ）上記（Ｃ）工程の後、原子層蒸着装置において原子層蒸着法により、下部電極（２０）上に容量絶縁膜（４０）を形成する工程と、（Ｅ）上記（Ｄ）工程の後、容量絶縁膜（４０）上にキャパシタ（６０）の上部電極（５０）を形成する工程と、を有する。
【００２３】
本発明によれば、ＡＬＤ工程（上記（Ｄ）工程）の前に、「前処理」として（Ｂ），（Ｃ）工程が実行される。上記（Ｂ）工程において、反応室（７１）はオゾンと不活性ガスの混合雰囲気で占められる。反応室（７１）内に置かれた半導体基板（１０）がその混合雰囲気に曝されることにより、下地層（２０）または下地層（３０）の表面の有機物が除去される。また、下地層（２０）または下地層（３０）の最表面のみが酸化されることによって、その表面に局所的に成長した自然酸化膜による表面状態の不均一性が改善され、その表面が均一に酸素原子で終端される。その結果、後のＡＬＤ工程において、容量絶縁膜（４０）は均一且つ緻密に成膜される。特に、ＡＬＤ工程の初期段階において、質の悪い膜が形成されることが防止される。このように、欠陥の少ない良質な容量絶縁膜（４０）が均一に形成されるため、キャパシタ（６０）からのリーク電流が低減される。また、容量絶縁膜（４０）の寿命が延びる。
【００２４】
更に、本発明によれば、上記（Ｂ）工程において、オゾンと同時にアルゴン等の不活性ガスが反応室（７１）内に導入されている。この不活性ガスの導入により、酸化反応は抑制される。本願発明者の実験によれば、形成される容量絶縁膜（４０）の膜厚の増加幅は、０．１ｎｍ以下に抑えられ、処理時間が増えても増加幅はそれ以上大きくならないことが明らかになった。このように、本発明に係る前処理が行われても、容量絶縁膜（４０）の膜厚はいたずらに増加しない。つまり、キャパシタ（６０）の容量の低下は、最小限に抑えられる。
【００２５】
以上に説明されたように、本発明によれば、膜厚の増加を抑制しながら、良質な容量絶縁膜（４０）を均一に形成することが可能となる。従って、その容量絶縁膜（４０）を有するキャパシタ（６０）において、容量低下が抑えられ、且つ、リーク電流が低減される。すなわち、キャパシタ容量の維持とリーク電流の低減との両立が実現される。
【００２６】
上記（Ｃ）工程は、（ｃ１）オゾン及び不活性ガスの導入を停止する工程と、（ｃ２）上記（ｃ１）工程の後、真空排気により反応室（７１）内を真空状態にする工程と、（ｃ３）上記（ｃ２）工程の後、不活性ガスのみを反応室（７１）に導入する工程とを含んでもよい。上記（ｃ２）工程と（ｃ３）工程とは、繰り返し行われてもよい。これらの場合でも、同じ効果が得られる。
【００２７】
上記（Ｂ）工程における所定の期間は、１秒以上且つ１２０秒以下である。より好適には、その所定の期間は、４０秒以上且つ１２０秒以下である。
【００２８】
上記（Ｂ）及び（Ｃ）工程における処理温度は、上記（Ｄ）工程における処理温度と略同じであることが好適である。
【００２９】
本発明に係る製造方法は、更に、上記（Ａ）工程と（Ｂ）工程との間に、（Ｆ）窒化処理により、下部電極（２０）の表面に酸化防止膜（３０）を形成する工程を含んでもよい。酸化防止膜（３０）により、容量絶縁膜（４０）の形成前に下部電極（２０）の表面で自然酸化膜が成長することが防止される。また、容量絶縁膜（４０）の形成中に下部電極（２０）の表面が酸化されることが防止される。均一な容量絶縁膜（４０）は、この酸化防止膜（３０）を介して下部電極（２０）上に形成される。
【００３０】
上記（Ｄ）工程は、（ｄ１）容量絶縁膜（４０）の材料となる物質を含む材料ガスを反応室（７１）に導入する工程と、（ｄ２）上記（ｄ１）工程の後、材料ガスをパージするための不活性ガスを反応室（７１）に導入する工程と、（ｄ３）上記（ｄ２）工程の後、酸化反応に必要な酸化用ガスを反応室（７１）に導入する工程とを含む。上記（Ｂ）及び（Ｃ）工程で用いられる不活性ガスは、上記（ｄ２）工程において用いられる不活性ガスと同じであると好適である。また、上記（ｄ３）工程で用いられる酸化用ガスはオゾンであると好適である。
【００３１】
この場合、同じ原子層蒸着装置を用いることによって、上記（Ｂ）〜（Ｄ）工程を行うことが可能である。すなわち、ＡＬＤ工程（（Ｄ）工程）において一般的に用いられる原子層蒸着装置に特殊な機構を追加することなく、前処理（（Ｂ），Ｃ）工程）を実現することが可能である。言い換えれば、一般的な原子層蒸着装置以外の特殊な設備を設けることなく、容量絶縁膜（４０）の膜質を向上させることが可能となる。従って、半導体装置のキャパシタの製造コストが低減される。
【００３２】
尚、容量絶縁膜（４０）は、非晶質酸化アルミニウム膜、非晶質酸化ハフニウム膜、及び非晶質酸化ジルコニウム膜のいずれかを少なくとも含む。容量絶縁膜（４０）は、それら膜のうち２種類の膜が交互に積層された積層膜であってもよい。
【００３３】
本発明の第２の観点において、ＤＲＡＭの製造方法が提供される。その製造方法は、半導体基板（１０）上にトランジスタを形成する工程と、そのトランジスタに接続されるキャパシタ（６０）を形成する工程とを具備する。キャパシタ（６０）は、上述の製造方法により製造される。これにより、ＤＲＡＭのメモリセルであるキャパシタ（６０）からのリーク電流が低減され、ＤＲＡＭの情報保持特性及び信頼性が向上する。また、リフレッシュ動作が抑えられるため、ＤＲＡＭの消費電力が低減される。
【００３４】
本発明の第３の観点において、誘電体膜の形成方法が提供される。その形成方法は、（ａ）下地層（１）が形成された半導体基板（１０）を、原子層蒸着装置の反応室（７１）内に設置する工程と、（ｂ）上記（ａ）工程の後、反応室（７１）内にオゾンと不活性ガスを所定の期間同時に導入する工程と、（ｃ）上記（ｂ）工程の後、オゾンの導入を停止し不活性ガスのみを反応室（７１）に導入することにより、反応室（７１）内のオゾンを排気する工程と、（ｄ）上記（ｃ）工程の後、原子層蒸着法により、下地層（１）上に誘電体膜（４０）を形成する工程と、を有する。これにより、膜厚の増加を抑制しながら、欠陥の少ない誘電体膜を均一に形成することが可能となる。
【発明の効果】
【００３５】
本発明によれば、ＡＬＤ法によって、欠陥の少ない誘電体膜を均一に形成することが可能となる。また、形成される誘電体膜の膜厚の増加は抑制されている。従って、その誘電体膜を有するキャパシタにおいて、容量低下が抑えられ、且つ、リーク電流が低減される。すなわち、キャパシタ容量の維持とリーク電流の低減との両立が実現される。更に、そのキャパシタをメモリセルとして用いるＤＲＡＭにおいては、情報保持特性及び信頼性が向上する。また、リフレッシュ動作が抑えられるため、ＤＲＡＭの消費電力が低減される。
【００３６】
また、本発明によれば、良質で均一な誘電体膜を形成するために、一般的な原子層蒸着装置以外の特殊な設備を設ける必要がない。同じ原子層蒸着装置を用いることによって、前処理及びＡＬＤ成膜を連続して行うことが可能である。従って、半導体装置のキャパシタの製造コストが低減される。
【発明を実施するための最良の形態】
【００３７】
添付図面を参照して、本発明の実施の形態に係る誘電体膜の形成方法、及びキャパシタの製造方法を説明する。本実施の形態において製造されるキャパシタは、ＤＲＡＭのメモリセルとして用いられる。
【００３８】
１．構造
図２は、本実施の形態で製造されるＤＲＡＭのキャパシタ６０の構造を示す断面図である。図２において、キャパシタ６０は、シリンダ型の立体構造を有している。具体的には、半導体基板１０上に層間絶縁膜１５が形成されており、その層間絶縁膜１５の所定の位置に形成されたシリンダ部にキャパシタ６０は形成されている。そのキャパシタ６０は、下部電極２０、誘電体膜（容量絶縁膜）４０、及び上部電極５０を有している。下部電極２０は、シリンダ部の内面に対応する半導体基板１０及び層間絶縁膜１５の表面上に形成されている。容量絶縁膜４０は、下部電極上２０と上部電極５０に挟まれて形成されている。シリンダ部のアスペクト比は大きいため、その容量絶縁膜４０はＡＬＤ法により形成される。上部電極５０は、容量絶縁膜４０上に形成されている。
【００３９】
図３は、図２に示されたキャパシタ６０の一部を示す拡大断面図である。下部電極２０としては、例えば不純物がドーピングされた多結晶シリコン膜のようなシリコン系導電膜が例示される。また、下部電極２０の表面部には、半球状の多結晶シリコンからなる半球型粒子シリコン（HSG: Hemi Spherical Grain）２０ａが形成されている。このＨＳＧ２０ａは、下部電極２０の表面積を増加させ、キャパシタ６０の容量値を増加させるために設けられている。
【００４０】
下部電極２０上には、酸化防止膜３０が形成されている。この酸化防止膜３０は、下部電極２０の表面で自然酸化膜が成長することを防止する役割を果たす。また、この酸化防止膜３０は、容量絶縁膜４０が形成される際に下部電極２０の表面が酸化されることを防止する役割を果たす。つまり、この酸化防止膜３０により、キャパシタ６０の容量が低下することが抑制される。酸化防止膜３０としては、窒化シリコン膜やシリコンオキシ窒化膜が例示される。この酸化防止膜３０は、例えば、急速熱処理（RTP: Rapid Thermal Processing）により、アンモニア雰囲気下で６０秒程度アニーリングを行い、下部電極２０の表面を窒化処理することにより形成される。
【００４１】
酸化防止膜３０上には、容量絶縁膜４０が形成されている。アスペクト比が高いため、この容量絶縁膜４０はＡＬＤ法により堆積される。容量絶縁膜４０としては、非晶質の酸化アルミニウム膜が例示される。
【００４２】
容量絶縁膜４０上には、上部電極５０が形成されている。上部電極５０としては、ＴｉＮ膜が例示される。そのＴｉＮ膜は、ＣＶＤ法により蒸着される。
【００４３】
２．製造方法
次に、図４に示されたフローチャートを参照して、本実施の形態に係るキャパシタ６０の製造方法を説明する。
【００４４】
まず、半導体基板（シリコン基板）１０上に層間絶縁膜１５が堆積され、その層間絶縁膜１５の所定の位置にシリンダ部が形成される。次に、ＣＶＤ法により多結晶シリコンが蒸着され、半導体基板１０の表面を含むシリンダ部の内面上に下部電極２０が形成される（ステップＳ１０）。更に、下部電極２０の表面部には、複数のＨＳＧ２０ａが形成される。次に、ＲＴＰによりアンモニア雰囲気下で６０秒程度アニーリングが行われ、下部電極２０の表面に対して窒化処理が施される。その結果、下部電極２０の表面に酸化防止膜３０として窒化シリコン膜が形成される（ステップＳ２０）。
【００４５】
次に、ＡＬＤ法により誘電体膜を堆積するために、処理対象としての上記半導体基板１０が原子層蒸着装置に搬入される。原子層蒸着装置において、まず、前処理が行われる（ステップＳ３０）。その後、ＡＬＤ法に基づいて成膜処理が行われ、誘電体膜が下地層上に形成される（ステップＳ４０）。本実施の形態では、下地層は酸化防止膜３０であり、容量絶縁膜（誘電体膜）４０が、酸化防止膜３０を介して下部電極２０上に形成される。容量絶縁膜４０が形成されると、処理対象としての半導体基板１０は原子層蒸着装置から搬出される。これら原子層蒸着装置における処理（ステップＳ３０，Ｓ４０）は、後に詳しく説明される。
【００４６】
次に、ＣＶＤ法により、容量絶縁膜４０上に上部電極５０としてＴｉＮ膜が形成される（ステップＳ５０）。このようにして、半導体基板１０上にキャパシタ６０が形成される。ＤＲＡＭの製造の場合、上述のキャパシタ６０の形成工程の他に、そのキャパシタ６０に接続するＭＯＳトランジスタを半導体基板１０上に形成する工程が実施されている。
【００４７】
上述の通り、ステップＳ３０，Ｓ４０は、原子層蒸着装置において行われる。処理対象の基板をその原子層蒸着装置に搬送する過程において、容量絶縁膜４０が堆積される下地層の表面には有機物が付着したり、自然酸化膜が局所的に成長したりする可能性がある。それら下地表面の有機物や自然酸化膜は、ＡＬＤ法により形成される容量絶縁膜４０の膜質を劣化させてしまう。本発明によれば、その膜質の劣化を防止するための特徴的な処理が、原子層蒸着装置において行われる。以下、本発明におけるステップＳ３０、Ｓ４０に関して詳しく説明する。
【００４８】
尚、以下の説明においては、容量絶縁膜４０として非晶質の酸化アルミニウム膜が形成されるとする。また、ＡＬＤ法においては、材料ガスとしてＴＭＡ（トリメチルアルミニウム）が用いられ、酸化用ガス（酸化剤）としてＯ３（オゾン）が用いられるとする。また、パージ等に必要な不活性ガスとしてＡｒ（アルゴン）が用いられるとする。
【００４９】
２−１．第１の実施の形態
（原子層蒸着装置）
最初に、図５を参照して、原子層蒸着装置の概要について説明する。本実施の形態において、容量絶縁膜４０の形成には、枚葉式原子層蒸着装置（Single Wafer ALD System）が用いられる。図５に示される原子層蒸着装置は、半導体基板７０に対する成膜処理が行われる反応室７１を備えている。処理対象としての半導体基板７０は、搬入口７２を通して反応室７１に搬入され、反応室７１内のステージヒータ７３上に設置される。ステージヒータ７３は、半導体基板７０を適切な成膜温度まで加熱することができる。成膜温度は、形成される誘電体膜の種類等に応じて、２５０〜５００℃の範囲から選択される。例えば、成膜温度は４００℃に設定される。
【００５０】
また、処理に必要なガス（材料ガス、酸化用ガス、不活性ガス）は、シャワーヘッド７４を通して反応室７１に導入される。具体的には、原子層蒸着装置には、シャワーヘッド７４につながるＴＭＡ導入管８１、ＴＭＡライン用Ａｒ導入管８２、オゾン導入管８３、及びオゾンライン用Ａｒ導入管８４が設けられている。ＴＭＡとオゾンは、それぞれ独立してＴＭＡ導入管８１及びオゾン導入管８３から反応室７１内に導入される。不活性ガスとしてのアルゴンは、ＴＭＡライン用Ａｒ導入管８２及びオゾンライン用Ａｒ導入管８４の少なくとも一方から反応室７１内に導入される。ＴＭＡ導入管８１及びオゾン導入管８３のそれぞれの配管内部をアルゴンで置換できるように、Ａｒ導入管８２、８４はＴＭＡ導入管８１とオゾン導入管８３のそれぞれに接続されている。
【００５１】
更に、未反応ガスや反応生成物を排出するために、原子層蒸着装置には排気配管８５が設けられている。この排気配管８５は、真空排気設備（図示されない）に接続されている。また、排気配管８５中には、圧力制御用回転式バルブ８６が設置されている。圧力制御用回転式バルブ８６の開閉度を調節することにより、反応室７１内の圧力を０．１３３〜１３．３Ｐａの範囲で調整することが可能である。例えば、圧力は約１．３３Ｐａになるように制御される。
【００５２】
（処理の詳細）
下地層が形成された半導体基板７０が反応室７１に搬入された後、基板温度を安定させるためにプリヒート処理が実施される。具体的には、半導体基板７０が、ステージヒータ７３上で６０秒間保持される。プリヒート処理中は、Ａｒ導入管８２，８４から反応室７１内にアルゴンが導入される。本実施の形態によれば、このプリヒート処理とＡＬＤ法による酸化アルミニウム膜の堆積処理との間に、「オゾン前処理」が実施される（図４：ステップＳ３０）。
【００５３】
以下、図４及び図６を参照しながら、本実施の形態に係る「オゾン前処理（ステップＳ３０）」及び「ＡＬＤ処理（ステップＳ４０）」について詳しく説明する。図６は、図５に示された各ライン（８１〜８５）のＯＮ／ＯＦＦ状況を示すタイミング図である。
【００５４】
ステップＳ３１：
まず、オゾンと不活性ガスとしてのアルゴンが、所定の期間Ｐ１の間、同時に反応室７１内に導入される。具体的には、図６に示されるように、オゾンはオゾン導入管８３から供給され、アルゴンはＴＭＡライン用Ａｒ導入管８２から供給される。その結果、反応室７１内部は、オゾンとアルゴンの混合雰囲気で置換される。反応室７１内に設置された半導体基板７０がその混合雰囲気に曝されることにより、下地層の表面の有機物が除去される。また、下地層の最表面のみが酸化されることによって、その下地層の表面に局所的に成長した自然酸化膜による表面状態の不均一性が改善され、その表面が均一に酸素原子で終端される。
【００５５】
ステップＳ３２：
次に、オゾン導入管３８からのオゾンの供給が停止する。その結果、アルゴンだけが反応室７１内に導入される。図６に示されるように、アルゴンは、ＴＭライン用Ａｒ導入管８２とオゾンライン用Ａｒ導入管８４の両方から反応室７１内に供給されてもよい。ステップＳ３２は、所定の期間Ｐ２の間継続する。このステップＳ３２の結果、反応室７１からオゾンが完全に排気される。
【００５６】
尚、オゾン前処理時の基板温度は、処理能力上の観点より、ＡＬＤ処理時と同じ温度に設定されることが望ましい。本例においても、オゾン前処理時の基板温度は、ＡＬＤ処理時と同じ４００℃に設定された。また、反応室７１内の圧力は約１．３３Ｐａになるように制御された。
【００５７】
ステップＳ４０：
オゾン前処理完了後、ＡＬＤ法によって、容量絶縁膜（非晶質酸化アルミニウム膜）４０が下地層上に形成される（図１Ａ〜図１Ｅ参照）。成膜温度は、オゾン前処理時の設定温度と同じ４００℃に設定された。図６に示されるように、まず、材料ガスであるＴＭＡがＴＭＡ導入管８１から反応室７１内に導入される。次に、Ａｒ導入管８２，８４からアルゴンが導入され、パージが行われる。次に、真空排気設備により、真空排気が行われる。次に、酸化用ガスであるオゾンがオゾン導入管８３から反応室７１導入される。その後同様に、パージ用のアルゴンが導入され、また、真空排気が行われる。以降、ＴＭＡの導入とオゾンの導入が交互に繰り返され、所望の膜厚（例えば４．０ｎｍ）の非晶質酸化アルミニウム膜が堆積される。
【００５８】
上述の通り、オゾン前処理によって、下地層の表面の有機物が除去されている。また、その下地層の表面が均一に酸素原子で終端されている。その結果、ステップＳ４０において、容量絶縁膜４０は均一且つ緻密に成膜される。また、下地層と容量絶縁膜４０との界面における欠陥の発生が防止される。このように、オゾン前処理を実行することにより、ステップＳ４０において、欠陥の少ない良質な容量絶縁膜４０を均一に形成することが可能となる。従って、その容量絶縁膜４０を含むキャパシタ６０におけるリーク電流が低減される。
【００５９】
また、前処理（ステップＳ３０）において用いられるガスはオゾンとアルゴンであり、それらはＡＬＤ工程（ステップＳ４０）で用いられるガスと同じであることに留意すべきである。それらオゾン及びアルゴンは、図５に示された通常の原子層蒸着装置のオゾン導入管８３及びＡｒ導入管８２，８４から供給することが可能である。すなわち、ＡＬＤ工程において一般的に用いられる原子層蒸着装置に特殊な機構を追加することなく、前処理を実現することが可能である。言い換えれば、同じ原子層蒸着装置を用いることによって、前処理及びＡＬＤ成膜を連続して行うことが可能である。従って、半導体装置のキャパシタの製造コストが低減される。
【００６０】
更に、ステップＳ３１において、オゾンと同時に不活性ガスであるアルゴンが反応室７１内に導入されている。このようなアルゴンの導入により、前処理における酸化反応は抑制される。酸化反応が抑制されていることを、図７を参照して説明する。図７は、形成される容量絶縁膜（非晶質酸化アルミニウム膜）４０の膜厚と、ステップＳ３１が行われる期間（Ｐ１）との関係を示すグラフである。縦軸には、その膜厚が「等価酸化膜厚」に変換されて示されている。横軸は、ステップＳ３１の期間（オゾンとアルゴンの混合ガスの導入時間）を示している。本例において、オゾン濃度は９ｖｏｌ％（Ｏ２希釈）、その流量は５００ｃｃである。また、同時に導入されるアルゴン（Ａｒ）の流量も５００ｃｃである。
【００６１】
前処理を行うことによって、すなわち、ステップＳ３１を１秒以上実施することによって、最終的に得られる容量絶縁膜４０の膜厚が徐々に増加することがわかる。これは、前処理による効果が現れていることを示している。また、ステップＳ３１の期間が４０秒を過ぎると、容量絶縁膜４０の膜厚はもはや増加せず、膜厚増加が飽和することがわかる。飽和後の膜厚と前処理が実施されない場合の膜厚との差は、酸化膜換算でせいぜい０．１ｎｍである。つまり、前処理による容量絶縁膜４０の増加量は、酸化膜換算で０．１ｎｍ以下に抑えられる。処理時間が増えても増加幅はそれ以上大きくならない。このように、本発明に係る前処理が行われても、容量絶縁膜４０の膜厚はいたずらに増加しない。従って、キャパシタ６０の容量の低下は、最小限に抑えられる。
【００６２】
上記議論により、本発明による効果を得るために、ステップＳ３１の期間は１秒以上に設定される。ただし、その期間が４０秒に満たない場合、容量絶縁膜４０の膜厚増加量は不安定である。よって、安定した効果を得るためには、ステップＳ３１の期間は４０秒以上に設定されることが好適である。また、処理能力の面から考えた場合、容量絶縁膜の成膜手法を改善してオゾン前処理適用時と同程度の特性を得るためには、１枚当りの処理時間を１２０秒ほど長く設定する必要がある。このことより、ステップＳ３１の期間は１２０秒以下に制限される。例えば、オゾンとアルゴンの混合ガスの導入時間は６０秒に設定される。
【００６３】
（特性評価）
以下、本発明に係る手法により作成された試料（ＤＲＡＭ）の特性と、前処理が行われない通常の手法により作成された試料の特性との比較結果が示される。
【００６４】
図８は、リーク電流特性の比較を示している。縦軸は１セルあたりのリーク電流を表し、横軸は駆動電圧を表している。図８から、前処理が行われるとリーク電流が低減することがわかる。すなわち、本発明によれば、リーク電流特性が向上する。
【００６５】
図９は、定電圧ストレス測定の結果を示している。縦軸は累積故障確率を表し、横軸はストレスが印加された時間を表している。図９から、前処理が行われると累積故障確率が減少することがわかる。
【００６６】
図１０は、上記定電圧ストレス測定結果から算出される容量絶縁膜の予測寿命を示している。縦軸は０．０１％故障寿命を表し、横軸は駆動電圧を表している。図１０から、前処理が行われると容量絶縁膜の寿命が延びることがわかる。
【００６７】
図１１は、容量絶縁膜の予測寿命の比較を示すテーブルである。図１１中、βは電界加速係数、Ｅａは温度加速係数、ｍは図９より導かれた形状パラメータである。ｔ５０及びｔ０．０１は、それぞれ故障率を５０％及び０．０１％とした場合の容量絶縁膜の予測寿命を表す。デバイス規模を５１２メガビットとして換算が行われている。図１１から、前処理を適用することによって容量絶縁膜の寿命が１桁大きくなっていることがわかる。
【００６８】
以上に説明されたように、本実施の形態によれば、キャパシタのリーク電流特性が向上し、また、容量絶縁膜の寿命が１桁大きくなる。従って、ＤＲＡＭの情報保持特性及び信頼性が向上する。また、本実施の形態によれば、キャパシタの容量低下が最小限に抑えられる。このように、リーク電流の低減とキャパシタ容量の維持との両立が実現される。更に、良質な容量絶縁膜を形成するために特殊な設備を設ける必要はない。従って、製造コストが低減される。
【００６９】
２−２．第２の実施の形態
図１２は、本発明の第２の実施の形態に係るオゾン前処理（ステップＳ３０）を示すフローチャートである。まず、第１の実施の形態と同様に、オゾンと不活性ガスとしてのアルゴンが、所定の期間同時に反応室７１内に導入される（ステップＳ３１）。その結果、反応室７１内部は、オゾンとアルゴンの混合雰囲気で置換される。次に、オゾン及びアルゴンの両方の導入が停止し（ステップＳ３３）、真空排気が所定の時間行われる（ステップＳ３４）。これにより、反応室７１内が（準）真空状態になる。次に、アルゴンだけが反応室７１に導入される（ステップＳ３５）。アルゴンの導入は、ＴＭＡライン用Ａｒ導入管８２とオゾンライン用Ａｒ導入管８４の両方から行われてもよい。これにより、反応室７１内部はアルゴンで置換され、反応室７１からオゾンが完全に排気される。
【００７０】
本実施の形態によれば、ステップＳ３１の後に反応室７１内が真空状態となるので、オゾンを完全に排気するために必要な時間が短縮される。また、本実施の形態により作成された試料に関して特性評価がなされた結果、第１の実施の形態と同じ結果が得られた。このように、本実施の形態によれば、第１の実施の形態と同様の効果が得られ、且つ、前処理に要する時間が短縮されるという追加的な効果が得られる。
【００７１】
２−３．第３の実施の形態
図１３は、本発明の第３の実施の形態に係るオゾン前処理（ステップＳ３０）を示すフローチャートである。本実施の形態によれば、上述のステップＳ３４とステップＳ３５が繰り返し実行される。これにより、オゾンを完全に排気するために必要な時間が更に短縮される。本実施の形態によれば、第１の実施の形態と同様の効果が得られ、且つ、前処理に要する時間が短縮されるという追加的な効果が得られる。
【００７２】
３．まとめ
本発明によれば、キャパシタのリーク電流特性が向上し、また、容量絶縁膜の寿命が延びる。従って、ＤＲＡＭの情報保持特性及び信頼性が向上する。また、本発明によれば、キャパシタの容量低下が最小限に抑えられる。このように、リーク電流の低減とキャパシタ容量の維持との両立が実現される。更に、良質な容量絶縁膜を形成するために特殊な設備を設ける必要はない。従って、製造コストが低減される。
【００７３】
上述の実施の形態によれば、前処理において、不活性ガスとしてアルゴンが使用されている。その理由は次の通りである：（１）ＡＬＤ工程（ステップＳ４０）において、不活性ガスとしてアルゴンがしばしば用いられる；（２）アルゴンは比較的安価である；（３）アルゴンの原子は窒素原子に比べて大きくまた重いため、配管や反応室の内部の置換に適している。ただし、ＡＬＤ工程においてアルゴンの代わりに窒素（Ｎ２）やキセノン（Ｘｅ）が用いられる設備の場合、前処理においても窒素やキセノンが不活性ガスとして使用されてもよい。その場合でも、同様の効果が得られる。窒素の場合、配管や反応室内を置換する作用は、アルゴンの場合に比べて劣る。その反面、窒素は非常に安価であるため、コストの面で優れている。キセノンの場合、上記２種類のガスと比較して原子が大きくまた重いため、配管や反応室内を置換する作用は最も優れている。一方、キセノンは高価であるため、コストの面で劣っている。いずれにせよ、前処理工程とＡＬＤ工程において同じ不活性ガスを使用することは、設備が簡略化されコストが削減されるという利点を有している。
【００７４】
また、上述の実施の形態によれば、ＡＬＤ工程において、酸化剤としてオゾンが用いられている。しかしながら、オゾンの代わりに水（Ｈ２Ｏ）を酸化剤として用いることも可能である。ただし、上述の設備の簡略化の観点からは、オゾンを酸化剤として用いるプロセスの方が好ましい。
【００７５】
また、上述の実施の形態においては、容量絶縁膜４０として非晶質酸化アルミニウム膜が例示された。しかし、容量絶縁膜４０はそれだけに限られず、非晶質酸化ハフニウム膜や非晶質酸化ジルコニウム膜であってもよい。また、容量絶縁膜４０は、上記３種類のうち２種類以上の膜が交互に積層された多層積層膜であってもよい。
【００７６】
また、上述の実施の形態において、キャパシタ６０は、シリンダ型構造と半球型粒子シリコン構造を有している。しかし、キャパシタ６０の構造はそれだけに限られない。キャパシタ６０は、単なるシリンダ型構造だけを有していてもよい。また、キャパシタ６０の立体構造として、シリンダ型構造の代わりに、スタック型構造やクラウン型構造が採用されてもよい。それらの場合においても同様の効果が得られる。
【００７７】
また、本発明は、高誘電体膜をゲート絶縁膜として用いるＭＯＳトランジスタの製造にも有用である。
【図面の簡単な説明】
【００７８】
【図１Ａ】図１Ａは、ＡＬＤ法による誘電膜の形成工程を示す模式図である。
【図１Ｂ】図１Ｂは、ＡＬＤ法による誘電膜の形成工程を示す模式図である。
【図１Ｃ】図１Ｃは、ＡＬＤ法による誘電膜の形成工程を示す模式図である。
【図１Ｄ】図１Ｄは、ＡＬＤ法による誘電膜の形成工程を示す模式図である。
【図１Ｅ】図１Ｅは、ＡＬＤ法による誘電膜の形成工程を示す模式図である。
【図２】図２は、本発明の実施の形態に係るキャパシタの構造を示す断面図である。
【図３】図３は、図２に示された構造の一部を示す拡大断面図である。
【図４】図４は、第１の実施の形態に係るキャパシタの製造方法を示すフローチャートである。
【図５】図５は、原子層蒸着装置の構成を示す概略図である。
【図６】図６は、第１の実施の形態に係る誘電体膜の形成方法を示すタイミング図である。
【図７】図７は、容量絶縁膜の膜厚のオゾン前処理が行われる時間に対する依存性を示すグラフである。
【図８】図８は、キャパシタのリーク電流特性を示すグラフである。
【図９】図９は、定電圧ストレス測定の結果を示すグラフである。
【図１０】図１０は、定電圧ストレス測定結果より算出された容量絶縁膜の予測寿命を示すグラフである。
【図１１】図１１は、容量絶縁膜の予測寿命の比較を示すテーブル図である。
【図１２】図１２は、第２の実施の形態に係る誘電体膜の形成方法を示すフローチャートである。
【図１３】図１３は、第３の実施の形態に係る誘電体膜の形成方法を示すフローチャートである。
【符号の説明】
【００７９】
１    下地層
２    ＴＭＡ
３    ＴＭＡ膜
４    オゾン
５    酸化アルミニウム膜
６    誘電体膜
１０    半導体基板
１５    層間絶縁膜
２０    下部電極
２０ａ  半球型粒子シリコン（ＨＳＧ）
３０    酸化防止膜
４０    容量絶縁膜（誘電体膜）
５０    上部電極
６０    キャパシタ
７０    半導体基板
７１    反応室
７２    搬入口
７３    ステージヒータ
７４    シャワーヘッド
８１    ＴＭＡ導入管
８２    ＴＭＡライン用Ａｒ導入管
８３    オゾン導入管
８４    オゾンライン用Ａｒ導入管
８５    排気配管
８６    圧力制御用回転式バルブ、
【図１Ａ】
2007201083.tif 000003
【図１Ｂ】
2007201083.tif 000004
【図１Ｃ】
2007201083.tif 000005
【図１Ｄ】
2007201083.tif 000006
【図１Ｅ】
2007201083.tif 000007
【図２】
2007201083.tif 000008
【図３】
2007201083.tif 000009
【図４】
2007201083.tif 000010
【図５】
2007201083.tif 000011
【図６】
2007201083.tif 000012
【図７】
2007201083.tif 000013
【図８】
2007201083.tif 000014
【図９】
2007201083.tif 000015
【図１０】
2007201083.tif 000016
【図１１】
2007201083.tif 000017
【図１２】
2007201083.tif 000018
【図１３】
2007201083.tif 000019