(57)【要約】【課題】電流モード制御のスイッチング電源装置において、簡易な回路構成で、回路規模も小さく、電流モード制御用のパルス信号にサブハーモニック発振が発生するのを防止し、電流検出抵抗と電流検出端子Ｔｉｓとの間にＣＲフィルタを設けても出力電圧を正確に制御することのできるスイッチング電源装置を提供する。【解決手段】出力電圧を検出する電圧検出部と、スイッチング素子であるパワートランジスタに流れる電流を検出する電流検出部と、電圧検出部からの電圧検出信号と電流検出部からの電流検出信号とを比較してパワートランジスタのオン期間のデューティを制御する制御部と、電圧検出信号の変化率をスロープ補償信号により補償するスロープ補償回路１２とを備え、スロープ補償回路１２は、電圧検出信号からスロープ補償信号を減算してＰＷＭコンパレータ１４に出力する。【選択図】図２
2007336742.tif 000002
【特許請求の範囲】
【請求項１】
出力トランスの一次側に流れる電流をスイッチング素子によりオン、オフすることにより前記出力トランスの二次側に発生した脈流を整流して出力するスイッチング電源装置において、
整流した出力電圧を検出する電圧検出部と、
前記スイッチング素子に流れる電流を検出する電流検出部と、
前記電圧検出部からの電圧検出信号と前記電流検出部からの電流検出信号とを比較して前記スイッチング素子のオン期間のデューティを制御する制御部と、
前記電圧検出信号の変化率をスロープ補償信号により補償するスロープ補償回路と、を有し、
前記スロープ補償回路は、前記電圧検出信号からスロープ補償信号を減算することを特徴とするスイッチング電源装置。
【請求項２】
前記スロープ補償回路は、演算増幅器により前記スロープ補償信号の減算を行うことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記スロープ補償信号は、鋸波状信号であることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御を行うスイッチング電源装置に関し、特に電流モード制御用のパルス信号のサブハーモニック発振を抑制したスイッチング電源装置に関する。
【背景技術】
【０００２】
出力トランスの一次側に流れる電流をスイッチング素子によりオン、オフすることにより出力トランスの二次側に発生した脈流を整流して出力するスイッチング電源装置において、電流モード制御を行う場合、スイッチング素子をＰＷＭ（パルス幅変調）駆動する電流モード制御用のパルス信号にサブハーモニック発振が発生することがある。そこで、このサブハーモニック発振を抑制するようにしたスイッチング電源装置が提案されている（例えば、特許文献１参照）。
【０００３】
上記のサブハーモニック発振は、スイッチング素子として使用するパワートランジスタを５０％以上のデューティサイクルで動作させた場合に、スイッチング周波数より低い周波数の発振が発生する現象である。その発生メカニズムは、パワートランジスタと直列に接続された出力トランスに流れるインダクタ電流の、各スイッチング周期における初期値と最終値が、スイッチング期間におけるインダクタ電流の上昇と下降の整合がとれずに時間を追ってずれていくもので、ずれの絶対値は徐々に大きくなり、その後何周期か経過したときに小さくなる。そして、このずれの増減を繰り返して低周波の発振を起こす。
【０００４】
そこで、上記のスイッチング電源装置では、インダクタ電流の上昇スロープ及び下降スロープのずれをスロープ補償信号によって補正するとともに、軽負荷時の発振周波数の変化とスロープ補償を同時に働かせないようにして出力電圧を安定化させている。
【特許文献１】特開２００４−４０８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のようなスイッチング電源装置では、軽負荷時の発振周波数の変化とスロープ補償を同時に働かせないことで安定化した出力電圧が得られるが、インダクタ電流に比例する検出電圧に単調増加するスロープ補償信号を重畳（加算）することによりスロープ補償を実現するものであるため、これに起因する課題が生じうる。以下、これについて説明を行う。
【０００６】
図６は電流モード制御を行うスイッチング電源装置の一例を示す回路構成図である。このスイッチング電源装置は、フライバック型のＤＣ−ＤＣコンバータとして構成され、出力トランスの一次側に流れる電流をスイッチング素子によりオン、オフすることにより出力トランスの二次側に発生した脈流を整流して出力するものである。
【０００７】
ＡＣ１００Ｖの商用交流をブリッジダイオードＢＤ１により全波整流し、その全波整流した直流をコンデンサＣ１により平滑して出力トランスＴ１の一次側巻線Ｔｎ１とスイッチング素子であるＮチャネルのパワートランジスタＰＴ１の直列回路に供給し、ＩＣ回路からなる制御部１によりパワートランジスタＰＴ１をオン、オフすることにより出力トランスＴ１の二次側巻線Ｔｎ２に発生した脈流をダイオードＤ２及びコンデンサＣ３により直流に変換して負荷２に供給する。
【０００８】
上記負荷２への出力電圧は電圧検出回路（電圧検出部）３で検出され、その検出値がフィードバック信号ＦＢとしてフォトカプラＰＣ１を介して制御部１のフィードバック端子Ｔｆｂに入力される。制御部１には他に、電源電圧Ｖｃｃが入力される電源端子Ｔｖ、ＧＮＤレベルの接地端子Ｔｇ、ＰＷＭ信号の出力端子Ｔｏ、電流検出信号ＩＳが入力される電流検出端子Ｔｉｓが設けられている。電源端子Ｔｖには、ブリッジダイオードＢＤ１からの直流電圧が抵抗Ｒ１を介して入力されるとともに、出力トランスＴ１の補助巻線Ｔｎ３の出力をダイオードＤ１及びコンデンサＣ２により整流した直流電圧も入力される。電流検出端子Ｔｉｓには、パワートランジスタＰＴ１に流れる電流を抵抗（電流検出部）Ｒ２により検出した電流検出信号ＩＳが入力される。
【０００９】
また、抵抗Ｒ２と電流検出端子Ｔｉｓとの間には、抵抗Ｒ３とコンデンサＣ４からなるＣＲフィルタが挿入されている。これについては後で詳述する。
図７に、スロープ補償を実施するとともに、パワートランジスタを駆動するためのＰＷＭパルス（ＰＷＭＰＵＬＳＥ）を生成する従来の回路の回路図を示す。また、図７の回路の動作波形を図８に示し、別の動作波形を図９に示す。電流検出端子Ｔｉｓに印加される信号の電圧値をＶｉｓとすると、抵抗Ｒ４，Ｒ５（その抵抗値もＲ４，Ｒ５とする、以下同様）はスロープ補償信号Ｖｓｌ＿ｉｎ１と電圧値Ｖｉｓを合成して信号Ｖｓｌ＿ｏｕｔを生成する。なお、スロープ補償信号Ｖｓｌ＿ｉｎ１は図示しないオペアンプにより生成され、電圧Ｖｉｎの値には影響（干渉）されない信号である。信号Ｖｓｌ＿ｏｕｔの大きさ（これもＶｓｌ＿ｏｕｔと記す、以下同様）は次式で与えられる。
【００１０】
Ｖｓｌ＿ｏｕｔ＝Ｖｓｌ＿ｉｎ１・Ｒ５／（Ｒ４＋Ｒ５）＋Ｖｉｓ・Ｒ４／（Ｒ４＋Ｒ５）・・・（１）
図８は特許文献１に開示されている、軽負荷におけるパワートランジスタＰＴ１のオン期間の逆転現象を対策したものの波形であり、図９はオン期間の逆転現象に対する対策を行わない特許文献１に対する従来技術に相当するものの波形である。
【００１１】
電圧Ｖｉｓは本来図６に示す抵抗Ｒ２の両端電圧であり、パワートランジスタＰＴ１がオンしている期間Ｔｏｎ中は単調増加する信号となる。この電圧Ｖｉｓの波形は、図８，９とも同じである。スロープ補償信号Ｖｓｌ＿ｉｎ１は期間Ｔｏｎ中に単調増加する信号であり、図８のオン期間の逆転現象への対策を行う場合は期間Ｔｏｎの途中から立ち上がる信号となり、図９のオン期間の逆転現象への対策を行わない場合は期間Ｔｏｎの最初から立ち上がる信号となる。
【００１２】
そして（１）式に従い電圧Ｖｉｎとスロープ補償信号Ｖｓｌ＿ｉｎ１が加重加算された信号Ｖｓｌ＿ｏｕｔがＰＷＭコンパレータＰＷＭＣＭＰの非反転入力端子に入力される。ＰＷＭコンパレータＰＷＭＣＭＰの反転入力端子には、ダイオードＤ１１の順方向電圧分だけドロップしたフィードバック信号ＦＢを抵抗Ｒ１１，Ｒ１２で分圧した信号が入力されている。ＰＷＭコンパレータは、信号Ｖｓｌ＿ｏｕｔと降圧されたフィードバック信号ＦＢとを比較してパワートランジスタＰＴ１のオン・オフ制御を行うためのＰＷＭ信号ＰＷＭＰＵＬＳＥを生成するものであり、制御部１はＰＷＭ信号ＰＷＭＰＵＬＳＥがＬ（ロー）であればパワートランジスタＰＴ１をオンし、Ｈ（ハイ）であればパワートランジスタＰＴ１をオフする。
【００１３】
ここで問題になるのが、パワートランジスタＰＴ１がオンする時に電圧Ｖｉｎに発生するスパイクノイズ（グリッチｇｌｉｔｃｈ）である。グリッチｇｌｉｔｃｈが重畳した電圧Ｖｉｎの波形を図１０に示す。このグリッチｇｌｉｔｃｈは（１）式に従い信号Ｖｓｌ＿ｏｕｔにも重畳されてＰＷＭコンパレータＰＷＭＣＭＰの非反転入力端子に入力されるため、ＰＷＭコンパレータＰＷＭＣＭＰが誤動作するおそれがある。この誤動作は、ＰＷＭコンパレータＰＷＭＣＭＰの出力を一旦フリップフロップなどの記憶素子に記憶してからパワートランジスタＰＴ１のオン・オフを制御する場合は、より大きな問題となる。
【００１４】
これを対策するために挿入されているのが、上述の抵抗Ｒ３とコンデンサＣ４からなるＣＲフィルタである。このＣＲフィルタは、パワートランジスタＰＴ１がオンする時に電圧Ｖｉｎに発生するスパイクノイズ（グリッチｇｌｉｔｃｈ）を濾過して、ＰＷＭコンパレータＰＷＭＣＭＰの誤動作を防止するものである。ＣＲフィルタの時定数は、例えば、スイッチング周期１０μｓ（１００ｋＨｚ）に対し１μｓ程度とする。この場合の抵抗Ｒ３の抵抗値を例示すると１ｋΩであり、抵抗Ｒ４，Ｒ５の抵抗値を例示するとそれぞれ１００ｋΩと２．７ｋΩである。
【００１５】
以上のように、パワートランジスタＰＴ１がオンする時に電圧Ｖｉｎに発生するスパイクノイズ（グリッチｇｌｉｔｃｈ）が問題となる場合は、抵抗Ｒ３とコンデンサＣ４からなるＣＲフィルタで対策を行うのであるが、抵抗Ｒ３を設けたことにより抵抗Ｒ５が実質Ｒ５＋Ｒ３に変化してしまい（上の例では２．７ｋΩが３．７ｋΩに変化する）、これにより（１）式に従い信号Ｖｓｌ＿ｏｕｔも変化してしまう。すなわち、同じ信号Ｖｉｓに対し、ＣＲフィルタの有無でＰＷＭコンパレータＰＷＭＣＭＰの動作が変化してしまい、最終的には出力電圧値が変化してしまうことになる。制御部１は一つの集積回路（ＩＣ）として構成し、ＣＲフィルタはユーザが当該集積回路に対する外付け回路として設けるのが通常であるため、ＣＲフィルタの有無で出力電圧が変化しないようにする必要がある。
【００１６】
また、特許文献１の請求項４及び実施の形態３には「フィードバック信号とスロープ補償信号とを重畳した信号」を使う旨の記載があるが、この構成については以下の課題がある。
【００１７】
すなわち、スロープ補償信号を出力電圧のフィードバック信号に加算（重畳）しており、最初に正値の初期値から減少していくスロープ補償信号を生成し、この信号を上記のフィードバック信号もしくは電流検出信号に加算（足し算）しているので、回路構成が難しく、回路規模も大きくなってしまう。
【００１８】
すなわち、正値（非ゼロ）の初期値から始まってゼロに向かう信号を生成するのは、ゼロから単調増加する信号を生成するのに比べて難しく、特に、初期値が小さく、例えばコンデンサから定電流回路で電荷を抜いて下げていく回路では、定電流回路の両端電圧をゼロに近くする必要があり、構成が難しい。カレントミラー回路を用いても、ソース・ドレイン間の電圧がゼロに近くなると非飽和領域に入り、カレントミラーではなくなってしまう。つまり、定電流ではなくなる。また、初期値を設定する回路の分も含めて、回路規模が大きくなってしまう。
【００１９】
本発明は、このような点に鑑みてなされたものであり、簡易な回路構成で、回路規模も小さく、電流モード制御用のパルス信号にサブハーモニック発振が発生するのを防止でき、電流検出用の抵抗と制御部の電流検出端子との間にＣＲフィルタを設けても出力電圧を正確に制御することのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明では上記課題を解決するために、出力トランスの一次側に流れる電流をスイッチング素子によりオン、オフすることにより前記出力トランスの二次側に発生した脈流を整流して出力するスイッチング電源装置において、整流した出力電圧を検出する電圧検出部と、前記スイッチング素子に流れる電流を検出する電流検出部と、前記電圧検出部からの電圧検出信号と前記電流検出部からの電流検出信号とを比較して前記スイッチング素子のオン期間のデューティを制御する制御部と、前記電圧検出信号の変化率をスロープ補償信号により補償するスロープ補償回路と、を有し、前記スロープ補償回路は、前記電圧検出信号からスロープ補償信号を減算することを特徴とするスイッチング電源装置が提供される。
【００２１】
このようなスイッチング電源装置によれば、出力電圧の検出信号からスロープ補償信号を減算してスロープ補償を行っているので、スイッチング素子の正確なオン、オフ制御ができるとともに、簡易な回路構成で、回路規模も小さく、電流モード制御用のパルス信号にサブハーモニック発振が発生するのを防止できる。
【発明の効果】
【００２２】
本発明のスイッチング電源装置は、出力電圧の検出信号からスロープ補償信号を減算してスロープ補償を行っているので、スイッチング素子の正確なオン、オフ制御ができるとともに、簡易な回路構成で、回路規模も小さく、電流モード制御用のパルス信号にサブハーモニック発振が発生するのを防止できるという利点がある。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照して説明する。
本発明のスイッチング電源装置の実施の形態に関する全体構成は図６と同じである。図１は実施の形態の制御部１の構成例を示す図である。この制御部１は、パワートランジスタＰＴ１をオン、オフするパルス信号の周波数を電圧検出回路３からのフィードバック信号ＦＢに応じて決定する（軽負荷の場合に周波数を低くする）発振器１１、後述するスロープ補償を行うためのスロープ補償回路１２、パワートランジスタＰＴ１を駆動するためのＰチャネルのＭＯＳトランジスタＱ１とＮチャネルのＭＯＳトランジスタＱ２の直列回路からなるドライブ回路１３、パルス幅変調されたパルス信号を生成するＰＷＭコンパレータ１４、フリップフロップ１５、パルスブランキング回路（blanking）１６、ＮＡＮＤゲート１７、及び５Ｖの基準電圧回路１８を備えている。
【００２４】
発振器１１にはフィードバック信号ＦＢがダイオードＤ１１を通して入力され、スロープ補償回路１２にはダイオードＤ１１を通ったフィードバック信号ＦＢを抵抗Ｒ１１と抵抗Ｒ１２で分圧した電圧ＦＢ２が入力される。また、ＰＷＭコンパレータ１４の反転入力端子にはスロープ補償回路１２からのスロープ補償された信号ＯＵＴＳＩＧが入力される。
【００２５】
図２は実施の形態のスイッチング電源装置におけるスロープ補償部の構成を示す図である。スロープ補償信号は鋸波状信号であり、この信号をフィードバック端子Ｔｆｂからの検出信号から減算し、ＰＷＭコンパレータ１４に入力する。図３は実施の形態のスロープ補償回路１２の構成例を示す図であり、図４は図３に示すスロープ補償回路１２の各部の信号波形を示す図である。このスロープ補償回路１２は、発振器１１からのデューティマックス（ｍａｘ）信号Ｄｍａｘ（方形波）が入力されるスロープ補償波形生成部と、フィードバック端子Ｔｆｂからの信号ＦＢ２が入力されるバッファ部と、ＰＷＭコンパレータ１４へ信号ＯＵＴＳＩＧを出力する減算部とから構成されている。図中、Ｐ１〜Ｐ４はＰチャネルのトランジスタ、Ｎ１〜Ｎ３はＮチャネルのトランジスタ、Ｒ２１〜Ｒ２６は抵抗を示し、Ｉ１〜Ｉ４は定電流源、ＯＰ１はオペアンプ（演算増幅器）である。
【００２６】
スロープ補償波形生成部では、まずＡの鋸波発生回路でコンデンサＣ１１に充放電を行うことにより鋸波を発生させる。ＰチャネルのトランジスタＰ１がオンしているときはコンデンサＣ１１は定電流により充電されてコンデンサＣ１１の両端電圧（信号ｂ）は時間に比例する形で上昇する。ＮチャネルのトランジスタＮ１がオンするとコンデンサＣ１１の電荷が放電されて直ちに信号ｂは０（ＧＮＤレベル）になる。次に、鋸波をＢのバッファ回路でバッファリングした後に、Ｃの電圧レベル調整回路で電圧レベルの調整を行う。バッファ部では、このようにして生成したスロープ補償信号とフィードバック端子Ｔｆｂからの信号とをバッファリングする。ＮチャネルのトランジスタＮ２は、ＰチャネルのトランジスタＰ２とＮチャネルのトランジスタＮ３の閾値電圧（の絶対値）の差に基づくオフセットをキャンセルして、信号ｅのＬ（ロー）側のレベルを確実に０にするためのものである。減算部では、オペアンプＯＰ１によりフィードバック端子Ｔｆｂからの信号ＦＢ２をバッファした信号ｇからスロープ補償信号ｆを減算し、フィードバック端子Ｔｆｂへの入力信号に対するスロープ補償を行う。
【００２７】
図４は上述のように図３に示すスロープ補償回路１２の各部の信号（ａ〜ｆ）波形を示す図であり、Ｖｔｈ（Ｐ２）はトランジスタＰ２のスレッシュ電圧、Ｖｔｈ（Ｎ３）はトランジスタＮＴ３のスレッシュ電圧、Ｖｔｈ（Ｐ３）はトランジスタＰ３のスレッシュ電圧を示している。出力の信号ｈは、ｈ＝−（Ｒ２１／Ｒ２２）ｆ＋〔Ｒ２４（Ｒ２１＋Ｒ２３）／Ｒ２１（Ｒ２３＋Ｒ２４）〕ｇである。このとき、Ｒ２２／Ｒ２１＝Ｒ２４／Ｒ２３であれば、ｈ＝−（Ｒ２１／Ｒ２２）（ｆ−ｇ）となる。
【００２８】
図３，４は、図９に示す従来技術のオン期間の逆転現象に対する対策を行わない場合に相当するものであるが、図８に示す従来技術のオン期間の逆転現象に対する対策を行う場合に相当する回路も同様に構成できる。
【００２９】
図５は、スロープ補償部の別の構成を示す図であり、本発明の実施の形態に係るオン期間の逆転現象に対する対策を行う制御部１のバッファ部の一部を示すものである。図５に示す回路は、基準電圧源Ｖ０、負側電源が０（ＧＮＤレベル）であるオペアンプＯＰ２、オペアンプＯＰ２の反転入力端子と出力端子の間に接続された抵抗Ｒ１０、基準電圧源Ｖ０とオペアンプＯＰ２の反転入力端子の間に接続された抵抗Ｒ９を有している。図４の定電流源Ｉ３及びＰチャネルのトランジスタＰ３からなる回路ブロックを図５に示す回路に置き換えて制御部１を構成する。すなわち、ＰチャネルのトランジスタＰ３のゲートに入力されていた信号ｅをオペアンプＯＰ２の非反転入力端子に入力し、ＰチャネルのトランジスタＰ３のソースから出力されていた信号ｆをオペアンプＯＰ２の出力端子から出力するようにする。これ以外のスロープ補償部の構成は図３と同じである。
【００３０】
図５に示す回路は引き算回路であり、出力信号ｆは次式で与えられる。
ｆ＝〔（Ｒ９＋Ｒ１０）／Ｒ９〕ｅ−（Ｒ１０／Ｒ９）Ｖ０・・・（２）
上述のように、オペアンプＯＰ２の負側電源が０（ＧＮＤレベル）であるので、（２）式が負となる期間ではオペアンプＯＰ２からは０（ＧＮＤレベル）が出力される。そしてｆ＞０、すなわちｅ＞〔Ｒ１０／（Ｒ９＋Ｒ１０）〕Ｖ０となると初めて信号ｆが増加を開始する。これにより、信号ｆとして図８（ｂ）に示すＶｓｌ＿ｉｎ１と同様の波形を得ることができる。後は、同様に減算部で信号ｇとｆの減算を行えばよい。
【００３１】
ここで、実施の形態ではパワートランジスタＰＴ１のスパイクノイズをカットするために電流検出端子Ｔｉｓに上述のＣＲフィルタを挿入しているが、スロープ補償をこの電流検出端子Ｔｉｓ側で行うと、ＰＷＭコンパレータ１４の正確な制御ができない。つまり、このフィルタはスイッチング周期に対して所定の時定数を持たせているが、そのために実際にＰＷＭコンパレータ１４に入力される信号が変化してしまい、ＰＷＭコンパレータ１４の正確な制御ができなくなってしまう。
【００３２】
実施の形態では、電流検出端子Ｔｉｓの信号ではなくフィードバック端子Ｔｆｂの信号に対してスロープ補償を行っているので、すなわち、電流検出端子Ｔｉｓの信号にスロープ補償信号を加算してからフィードバック端子Ｔｆｂの信号と比較する替わりに、フィードバック端子Ｔｆｂの信号からスロープ補償信号を減算してから電流検出端子Ｔｉｓの信号と比較するようにしたので、電流検出端子ＴｉｓにＣＲフィルタを挿入しても、ＰＷＭコンパレータ１４の制御には影響しない。
【００３３】
また、実施の形態では、ゼロから単調増加する信号を生成しているので、信号の生成が簡単であり、初期値を設定する回路も不要となり、回路規模が小さくなる。
【図面の簡単な説明】
【００３４】
【図１】実施の形態の制御部の構成例を示す図である。
【図２】実施の形態のスイッチング電源装置におけるスロープ補償部の構成を示す図である。
【図３】実施の形態のスロープ補償回路の構成例を示す図である。
【図４】図３に示すスロープ補償回路の各部の信号波形を示す図である。
【図５】スロープ補償部の別の構成を示す図である。
【図６】電流モード制御を行うスイッチング電源装置の一例を示す回路構成図である。
【図７】スロープ補償を実施するとともに、パワートランジスタを駆動するためのＰＷＭパルスを生成する従来の回路の回路図である。
【図８】図７に示す回路の動作波形を示す図である。
【図９】図７に示す回路の別の動作波形を示す図である。
【図１０】グリッチが重畳した電圧の波形を示す図である。
【符号の説明】
【００３５】
１  制御部
２  負荷
３  電圧検出回路
１１  発振器
１２  スロープ補償回路
１３  ドライブ回路
１４  ＰＷＭコンパレータ
１５  フリップフロップ
１６  パルスブランキング回路
１７  ＮＡＮＤゲート
１８  基準電圧回路
ＢＤ１  ブリッジダイオード
Ｃ１〜Ｃ４，Ｃ１１  コンデンサ
Ｄ１，Ｄ２，Ｄ１１  ダイオード
Ｔｎ１  一次側巻線
Ｔｎ２  二次側巻線
Ｎ１〜Ｎ３  Ｎチャネルのトランジスタ
ＯＰ１，ＯＰ２  オペアンプ
Ｐ１〜Ｐ４  Ｐチャネルのトランジスタ
ＰＴ１  パワートランジスタ
Ｒ１〜Ｒ３，Ｒ９〜Ｒ１２，Ｒ２１〜Ｒ２６  抵抗
Ｔｆｂ  フィードバック端子
Ｔｇ  接地端子
Ｔｉｓ  電流検出端子
Ｔｏ  出力端子
Ｔｖ  電源端子
Ｖ０  基準電圧源
【図１】
2007336742.tif 000003
【図２】
2007336742.tif 000004
【図３】
2007336742.tif 000005
【図４】
2007336742.tif 000006
【図５】
2007336742.tif 000007
【図６】
2007336742.tif 000008
【図７】
2007336742.tif 000009
【図８】
2007336742.tif 000010
【図９】
2007336742.tif 000011
【図１０】
2007336742.tif 000012