(57)【要約】【課題】少ない端子数で多くの異なるインターフェース仕様の装置を接続可能とするとともに、予め用意された機能が利用できなくなることを抑制する半導体集積回路を提供する。【解決手段】ＬＳＩ１は、複数種類の信号を入力又は出力する信号入出力部４と、信号を外部から入出力する端子部６と、信号入出力部４と端子部６とを接続する経路を切り替える切替部５と、切替部５に切替指示信号を出力する端子マルチプレクスコントロール回路３を備える。そして切替部５内のセレクタＳ１は、端子マルチプレクスコントロール回路３からの切替指示信号に基づき、信号入出力部４内の信号入出力回路Ｆ１又は信号入出力回路Ｆ２を端子部６内の信号入出力端子Ｐ１に接続する。また切替部５内のセレクタＳ７は、切替指示信号に基づき、信号入出力部４内の信号入出力回路Ｆ１又は信号入出力回路Ｆ１３を端子部６内の信号入出力端子Ｐ７に接続する。【選択図】図１
2007294662.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号を入力または出力する第１の信号入出力手段と、
前記第１の信号と種類の異なる第２の信号を入力または出力する第２の信号入出力手段と、
前記第１の信号及び前記第２の信号と種類の異なる第３の信号を入力または出力する第３の信号入出力手段と、
信号を外部から入出力するための第１の信号入出力端子と、
信号を外部から入出力するための第２の信号入出力端子と、
前記第１の信号入出力端子を、前記第１の信号入出力手段または前記第２の信号入出力手段の何れかに択一的に、信号の伝送が可能となるように接続する第１の切替手段と、
前記第２の信号入出力端子を、前記第１の信号入出力手段または前記第３の信号入出力手段の何れかに択一的に、信号の伝送が可能となるように接続する第２の切替手段と
を備えることを特徴とする半導体集積回路。
【請求項２】
互いに異なる種類の信号を入力または出力する複数の信号入出力手段と、
前記信号入出力手段の数よりも少ない所定端子数の信号入出力端子と、
前記複数の信号入出力手段の中から、前記所定端子数以下の前記信号入出力手段を選択し、選択した前記信号入出力手段を、それぞれ異なる前記信号入出力端子に、信号の伝送が可能となるように接続する端子マルチプレクス回路とを備えた半導体集積回路であって、
前記端子マルチプレクス回路は、前記信号入出力手段の選択を変更可能としたリコンフィギュラブル回路から構成されている
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号の中から選択した信号を信号入出力端子を介して入出力する機能を備えた半導体集積回路に関する。
【背景技術】
【０００２】
半導体の微細化技術の進展により、半導体集積回路に搭載できるトランジスタ数が増加し、これに伴い半導体集積回路が実現可能な機能も増加している。しかし、外部機器との接続に必要な半導体集積回路の信号入出力端子にはある程度の大電流を流す必要があるため、この信号入出力端子は、半導体集積回路内部のトランジスタと同じ比率で微細化を進めることができない。このため、１個の半導体集積回路に取り付け可能な信号入出力端子の数は制約を受ける。即ち、微細化により１個の半導体集積回路で実現できる機能が増えても、その機能の全てを信号入出力端子に割り付けることができなくなってきている。
【０００３】
また、１個の半導体集積回路で実現できる機能の増加に伴い、従来より、単一の半導体集積回路の信号入出力端子に異なるインターフェース仕様の装置を接続可能とすることが要求されている（例えば、特許文献１参照）。しかしながら、これを実現するために信号入出力端子の数を増やすと半導体集積回路のシリコン面積も増大し、コストを増大させてしまう。
【０００４】
そこで、信号入出力端子の数を増やすことなく異なるインターフェース仕様の装置を接続可能とするために、図４に示すように、複数の信号入出力端子のそれぞれに複数の機能を割り付けて（例えば、端子１に機能Ａと機能Ｂ、端子２に機能Ｃと機能Ｄ、端子３に機能Ｅと機能Ｆを割り付ける）、接続する装置のインターフェース仕様に応じて、信号入出力端子毎に割り付けられた機能を切り替えるように構成された半導体集積回路（以下、端子マルチプレクス半導体集積回路という）が従来より用いられている。
【特許文献１】特開２００３−１３１９４０号公報（段落［０００２］〜［０００７］）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した端子マルチプレクス半導体集積回路は、例えば、端子１において機能Ａを利用できるように切り替えた場合に機能Ｂを利用できなくなるというように、同一の信号入出力端子に割り付けた機能を同時に利用できないという問題があった。
【０００６】
本発明は、こうした問題に鑑みなされたものであり、少ない端子数で多くの異なるインターフェース仕様の装置を接続可能とするとともに、予め用意された機能が利用できなくなることを抑制する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた請求項１に記載の半導体集積回路では、第１の切替手段が、第１の信号入出力端子を、第１の信号入出力手段または第２の信号入出力手段の何れかに択一的に、信号の伝送が可能となるように接続し、第２の切替手段が、第２の信号入出力端子を、第１の信号入出力手段または第３の信号入出力手段の何れかに択一的に、信号の伝送が可能となるように接続する。
【０００８】
このように本発明の半導体集積回路では、第１の切替手段及び第２の切替手段の切り替えによって、第１の信号と第２の信号、または第１の信号と第３の信号、または第２の信号と第３の信号が、第１の信号入出力端子と第２の信号入出力端子に接続される。
【０００９】
従って、２つの信号入出力端子で３通りの信号入出力手段の組合せを選択することができる。このため、少ない信号入出力端子の数で多くの異なるインターフェース仕様の装置を接続可能とすることができる。
【００１０】
更に、第２の信号入出力端子に第１の信号入出力手段を接続させることができるため、第１の信号入出力端子に第２の信号入出力手段を接続させていることが原因で、本発明の半導体集積回路において第１の信号入出力手段の信号を入力または出力させることができなくなることはない。つまり、予め用意された機能（本発明では、第１の信号入出力手段）が利用できなくなることを抑制することができる。
【００１１】
次に、請求項２に記載の半導体集積回路では、端子マルチプレクス回路が、複数の信号入出力手段の中から、所定端子数以下の信号入出力手段を選択し、選択した信号入出力手段を、それぞれ異なる信号入出力端子に、信号の伝送が可能となるように接続する。そして、端子マルチプレクス回路は、信号入出力手段の選択を変更可能としたリコンフィギュラブル回路から構成されている。
【００１２】
このように本発明の半導体集積回路では、信号入出力手段の選択を変更可能としたリコンフィギュラブル回路から構成されているため、信号入出力手段の組合せを様々に変えることが可能である。従って、少ない信号入出力端子の数で多くの異なるインターフェース仕様の装置を接続可能とすることができる。更に、或る信号入出力手段を信号入出力端子に接続させていることが原因で、他の信号入出力手段の信号を入力または出力させることができなくなることはない。つまり、予め用意された機能が利用できなくなることを抑制することができる。
【発明を実施するための最良の形態】
【００１３】
（第１実施形態）
以下に本発明の第１実施形態について図面をもとに説明する。
図１は、本発明が適用された第１実施形態の半導体集積回路（以下、ＬＳＩという）１の構成を示すブロック図である。
【００１４】
第１実施形態のＬＳＩ１は、カーナビゲーションシステムに適用されるシステムＬＳＩである。
ＬＳＩ１は、図１に示すように、ＬＳＩ１を制御するためのデータが格納されたＲＯＭ２０と、ＬＳＩ１がＲＯＭ２０から読み込んだデータを一時的に格納するメモリ３０とに接続されている。尚、ＲＯＭ２０には、後述の切替部５に対する指示内容を示す切替データ２０ａが記憶されている。
【００１５】
またＬＳＩ１は、互いに異なる複数種類の信号を入力または出力する信号入出力部４と、信号を外部から入出力するための端子部６と、信号入出力部４と端子部６とを接続する経路を切り替える切替部５と、切替部５に切替指示信号を出力する端子マルチプレクスコントロール回路３と、メモリ３０に対するデータの書き込みと読み込みを制御するメモリコントロール回路７と、信号入出力部４と端子マルチプレクスコントロール回路３とメモリコントロール回路７の動作を制御するＣＰＵ２とを備える。
【００１６】
これらのうち信号入出力部４は、互いに異なる種類の信号を入力または出力する１４個の信号入出力回路Ｆ１〜Ｆ１４から構成される。尚、信号入出力回路Ｆ１〜Ｆ１４は、例えば、ナビゲーションシステムで使用するシリアルコミュニケーションシステム用の信号、タイマー信号、ＧＰＳ信号、ＰＷＭ信号等を入出力する回路である。
【００１７】
また端子部６は、８個の信号入出力端子Ｐ１〜Ｐ８から構成される。
また端子マルチプレクスコントロール回路３は、後述するセレクタＳ１〜Ｓ８それぞれに対して、切替指示信号を出力する。
【００１８】
具体的には、信号入出力回路Ｆ１または信号入出力回路Ｆ２の何れかを信号入出力端子Ｐ１に接続するように指示するための信号（以下、切替指示信号Ｒ１という）をセレクタＳ１へ出力し、信号入出力回路Ｆ３または信号入出力回路Ｆ４の何れかを信号入出力端子Ｐ２に接続するように指示するための信号（以下、切替指示信号Ｒ２という）をセレクタＳ２へ出力し、信号入出力回路Ｆ５または信号入出力回路Ｆ６の何れかを信号入出力端子Ｐ３に接続するように指示するための信号（以下、切替指示信号Ｒ３という）をセレクタＳ３へ出力し、信号入出力回路Ｆ７または信号入出力回路Ｆ８の何れかを信号入出力端子Ｐ４に接続するように指示するための信号（以下、切替指示信号Ｒ４という）をセレクタＳ４へ出力する。
【００１９】
更に、信号入出力回路Ｆ９または信号入出力回路Ｆ１０の何れかを信号入出力端子Ｐ５に接続するように指示するための信号（以下、切替指示信号Ｒ５という）をセレクタＳ５へ出力し、信号入出力回路Ｆ１１または信号入出力回路Ｆ１２の何れかを信号入出力端子Ｐ６に接続するように指示するための信号（以下、切替指示信号Ｒ６という）をセレクタＳ６へ出力し、信号入出力回路Ｆ１または信号入出力回路Ｆ１３の何れかを信号入出力端子Ｐ７に接続するように指示するための信号（以下、切替指示信号Ｒ７という）をセレクタＳ７へ出力し、信号入出力回路Ｆ３または信号入出力回路Ｆ１４の何れかを信号入出力端子Ｐ８に接続するように指示するための信号（以下、切替指示信号Ｒ８という）をセレクタＳ８へ出力する。
【００２０】
また切替部５は、２個の信号入出力回路の何れかを１個の信号入出力端子に択一的に接続する８個のセレクタＳ１〜Ｓ８から構成される。
セレクタＳ１は、切替指示信号Ｒ１を入力して、切替指示信号Ｒ１に基づき、信号入出力回路Ｆ１または信号入出力回路Ｆ２の何れかを信号入出力端子Ｐ１に接続する。
【００２１】
セレクタＳ２は、切替指示信号Ｒ２を入力して、切替指示信号Ｒ２に基づき、信号入出力回路Ｆ３または信号入出力回路Ｆ４の何れかを信号入出力端子Ｐ２に接続する。
セレクタＳ３は、切替指示信号Ｒ３を入力して、切替指示信号Ｒ３に基づき、信号入出力回路Ｆ５または信号入出力回路Ｆ６の何れかを信号入出力端子Ｐ３に接続する。
【００２２】
セレクタＳ４は、切替指示信号Ｒ４を入力して、切替指示信号Ｒ４に基づき、信号入出力回路Ｆ７または信号入出力回路Ｆ８の何れかを信号入出力端子Ｐ４に接続する。
セレクタＳ５は、切替指示信号Ｒ５を入力して、切替指示信号Ｒ５に基づき、信号入出力回路Ｆ９または信号入出力回路Ｆ１０の何れかを信号入出力端子Ｐ５に接続する。
【００２３】
セレクタＳ６は、切替指示信号Ｒ６を入力して、切替指示信号Ｒ６に基づき、信号入出力回路Ｆ１１または信号入出力回路Ｆ１２の何れかを信号入出力端子Ｐ６に接続する。
セレクタＳ７は、切替指示信号Ｒ７を入力して、切替指示信号Ｒ７に基づき、信号入出力回路Ｆ１または信号入出力回路Ｆ１３の何れかを信号入出力端子Ｐ７に接続する。
【００２４】
セレクタＳ８は、切替指示信号Ｒ８を入力して、切替指示信号Ｒ８に基づき、信号入出力回路Ｆ３または信号入出力回路Ｆ１４の何れかを信号入出力端子Ｐ８に接続する。
またＣＰＵ２は、ＲＯＭ２０に記憶されている切替データ２０ａを読み込み、この切替データ２０ａの内容に基づいて切替指示信号Ｒ１〜Ｒ８を出力するように、端子マルチプレクスコントロール回路３を制御する。
【００２５】
このように構成されたＬＳＩ１では、セレクタＳ１〜Ｓ８による切り替えにより、図２（ａ）に示すように、信号入出力回路Ｆ１または信号入出力回路Ｆ２の何れかが信号入出力端子Ｐ１に（指示ｎ１参照）、信号入出力回路Ｆ３または信号入出力回路Ｆ４の何れかが信号入出力端子Ｐ２に（指示ｎ２参照）、信号入出力回路Ｆ５または信号入出力回路Ｆ６の何れかが信号入出力端子Ｐ３に（指示ｎ３参照）、信号入出力回路Ｆ７または信号入出力回路Ｆ８の何れかが信号入出力端子Ｐ４に（指示ｎ４参照）、信号入出力回路Ｆ９または信号入出力回路Ｆ１０の何れかが信号入出力端子Ｐ５に（指示ｎ５参照）、信号入出力回路Ｆ１１または信号入出力回路Ｆ１２の何れかが信号入出力端子Ｐ６に（指示ｎ６参照）、信号入出力回路Ｆ１または信号入出力回路Ｆ１３の何れかが信号入出力端子Ｐ７に（指示ｎ７参照）、信号入出力回路Ｆ３または信号入出力回路Ｆ１４の何れかが信号入出力端子Ｐ８（指示ｎ８参照）に接続される。
【００２６】
つまり、８つの信号入出力端子それぞれで別個に信号入出力回路を切り替えることができるので、多数の信号入出力回路の組合せを選択することができる。従って、少ない信号入出力端子の数で多くの異なるインターフェース仕様の装置を接続可能とすることができる。
【００２７】
更に、図２（ｂ）に示すように、信号入出力端子Ｐ１に信号入出力回路Ｆ２を接続させていても（指示ｎ１１参照）、信号入出力端子Ｐ７に信号入出力回路Ｆ１を接続させることができる（指示ｎ１３参照）。即ち、信号入出力端子Ｐ１に信号入出力回路Ｆ２を接続させていることが原因で、ＬＳＩ１において信号入出力回路Ｆ１の信号を入力または出力させることができなくなることはない。このため、予め用意された機能（ＬＳＩ１では、信号入出力回路Ｆ１）が利用できなくなることを抑制することができる。
【００２８】
同様に、信号入出力端子Ｐ２に信号入出力回路Ｆ４を接続させていても（指示ｎ１２参照）、信号入出力端子Ｐ８に信号入出力回路Ｆ３を接続させることができる（指示ｎ１４参照）。このため、信号入出力回路Ｆ３が利用できなくなることを抑制することができる。
【００２９】
以上説明した実施形態において、信号入出力回路Ｆ１は本発明における第１の信号入出力手段、信号入出力回路Ｆ２は本発明における第２の信号入出力手段、信号入出力回路Ｆ１３は本発明における第３の信号入出力手段、信号入出力端子Ｐ１は本発明における第１の信号入出力端子、信号入出力端子Ｐ７は本発明における第２の信号入出力端子、セレクタＳ１は本発明における第１の切替手段、セレクタＳ７は本発明における第２の切替手段である。
【００３０】
（第２実施形態）
以下に本発明の第２実施形態について図面をもとに説明する。
図３は、本発明が適用された第２実施形態の半導体集積回路（ＬＳＩ）５１の構成を示すブロック図である。
【００３１】
第２実施形態のＬＳＩ５１は、第１実施形態のＬＳＩ１と同様に、カーナビゲーションシステムに適用されるシステムＬＳＩである。
ＬＳＩ５１は、図３に示すように、ＬＳＩ５１を制御するためのデータが格納されたＲＯＭ６０と、ＬＳＩ５１がＲＯＭ６０から読み込んだデータを一時的に格納するメモリ７０とに接続されている。尚、ＲＯＭ６０には、後述のリコンフィギュラブル端子マルチプレクス回路５４に対する指示内容を示すリコンフィギュラブル・データ６０ａが記憶されている。
【００３２】
またＬＳＩ５１は、ナビゲーションシステムで使用するシリアルコミュニケーションシステム（ＳＣＩ）用の信号を入出力するＳＣＩ回路５７と、設定時間が経過する毎に所定のパルス幅を有するタイマー信号を出力するタイマー回路５８と、アナログ入力信号をデジタル値に変換するＡ／Ｄ変換回路５９と、複数（本実施形態では８個）の信号入出力端子を備えた端子部５５と、ＳＣＩ回路５７、タイマー回路５８及びＡ／Ｄ変換回路５９と端子部５５との間の接続の切り替えを行うリコンフィギュラブル端子マルチプレクス回路５４と、リコンフィギュラブル端子マルチプレクス回路５４の接続切替を制御する周辺回路コントロール回路５３と、メモリ７０に対するデータの書き込みと読み込みを制御するメモリコントロール回路５６と、周辺回路コントロール回路５３とメモリコントロール回路５６とＳＣＩ回路５７とタイマー回路５８とＡ／Ｄ変換回路５９の動作を制御するＣＰＵ５２とを備える。
【００３３】
これらのうちＳＣＩ回路５７は、複数（本実施形態では４つ）のＳＣＩ用の信号を入出力可能に構成され、ＳＣＩ用の信号を入出力するためのポートＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３を備える。
【００３４】
またタイマー回路５８は、複数（本実施形態では４つ）のタイマー信号を出力可能に構成され、タイマー信号を出力するためのポートＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３を備える。
【００３５】
またＡ／Ｄ変換回路５９は、複数（本実施形態では４つ）のアナログ信号を入力可能に構成され、アナログ信号を入力するためのポートＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３を備える。
【００３６】
また端子部５５は、８個の信号入出力端子Ｐ１１〜Ｐ１８から構成される。
またリコンフィギュラブル端子マルチプレクス回路５４は、ポートＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３と、ポートＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３と、ポートＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３とに接続されるとともに、信号入出力端子Ｐ１１〜Ｐ１８に接続されている。そして、ポートＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３、ポートＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３、及びポートＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３の中から、８個以下のポートを選択し、選択したポートを、それぞれ異なる信号入出力端子Ｐ１１〜Ｐ１８に接続するように構成されている。
【００３７】
更に、リコンフィギュラブル端子マルチプレクス回路５４は、回路データに基づいて内部接続を変更して回路構成を書き換えることが可能な周知のフィールド・プログラマブル・ゲートアレイ（以下、ＦＰＧＡという）により回路が形成されている。これにより、リコンフィギュラブル・データ６０ａに基づいて回路構成を書き換えて、信号入出力端子Ｐ１１〜Ｐ１８に接続させるポートの変更が可能に構成されている。即ち、リコンフィギュラブル端子マルチプレクス回路５４は、リコンフィギュラブルな構成にされている。
【００３８】
尚、ＲＯＭ６０に記憶されているリコンフィギュラブル・データ６０ａは、信号入出力端子Ｐ１１〜Ｐ１８それぞれに接続されるポートを指示する情報である。
そしてＣＰＵ５２は、ＲＯＭ６０に記憶されているリコンフィギュラブル・データ６０ａを読み込み、このリコンフィギュラブル・データ６０ａの内容に基づいてリコンフィギュラブル端子マルチプレクス回路５４の回路構成を書き換えるように、周辺回路コントロール回路５３を制御する。
【００３９】
このように構成されたＬＳＩ５１では、リコンフィギュラブル端子マルチプレクス回路５４が、信号入出力端子Ｐ１１〜Ｐ１８に接続させるポートを変更可能としたＦＰＧＡから構成されているため、リコンフィギュラブル・データ６０ａを変更することによって、信号入出力端子Ｐ１１〜Ｐ１８とポートＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３、ポートＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３、及びポートＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３との接続の組合せを様々に変えることが可能である。従って、少ない信号入出力端子の数で多くの異なるインターフェース仕様の装置を接続可能とすることができる。更に、或る１つのポートを信号入出力端子に接続させていることが原因で、他のポートの信号を入力または出力させることができなくなることはない。つまり、予め用意された機能が利用できなくなることを抑制することができる。
【００４０】
以上説明した実施形態において、ポートＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３、ポートＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３、及びポートＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３は本発明における信号入出力手段、信号入出力端子Ｐ１１〜Ｐ１８は本発明における信号入出力端子、信号入出力端子Ｐ１１〜Ｐ１８の数（即ち、８個）は本発明における所定端子数、リコンフィギュラブル端子マルチプレクス回路５４は本発明における端子マルチプレクス回路、ＦＰＧＡは本発明におけるリコンフィギュラブル回路である。
【００４１】
以上、本発明の一実施例について説明したが、本発明は上記実施例に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態においては、カーナビゲーションシステムに適用されるＬＳＩに本発明を適用したものを示したが、その他のシステムに適用されるＬＳＩに本発明を適用してもよい。
【図面の簡単な説明】
【００４２】
【図１】第１実施形態のＬＳＩ１の構成を示すブロック図である。
【図２】ＬＳＩ１における信号入出力回路の切り替えを説明する図である。
【図３】第２実施形態のＬＳＩ５１の構成を示すブロック図である。
【図４】従来技術の端子マルチプレクス半導体集積回路における機能の切り替えを説明する図である。
【符号の説明】
【００４３】
１…ＬＳＩ、２…ＣＰＵ、３…端子マルチプレクスコントロール回路、４…信号入出力部、５…切替部、６…端子部、７…メモリコントロール回路、２０…ＲＯＭ、２０ａ…切替データ、３０…メモリ、５１…ＬＳＩ、５２…ＣＰＵ、５３…周辺回路コントロール回路、５４…リコンフィギュラブル端子マルチプレクス回路、５５…端子部、５６…メモリコントロール回路、５７…ＳＣＩ回路、５８…タイマー回路、５９…Ａ／Ｄ変換回路、６０…ＲＯＭ、６０ａ…リコンフィギュラブル・データ、７０…メモリ、Ｆ１〜Ｆ１４…信号入出力回路、Ｐ１〜Ｐ８，Ｐ１１〜Ｐ１８…信号入出力端子、Ｓ１〜Ｓ８…セレクタ、ＳＣ０，ＳＣ１，ＳＣ２，ＳＣ３，ＴＩ０，ＴＩ１，ＴＩ２，ＴＩ３，ＡＤ０，ＡＤ１，ＡＤ２，ＡＤ３…ポート。
【図１】
2007294662.tif 000003
【図２】
2007294662.tif 000004
【図３】
2007294662.tif 000005
【図４】
2007294662.tif 000006