(57)【要約】【課題】電源瞬断の際に確実にリセット信号を生成し、かつ、消費電力を低減できるパワーオンリセット回路を提供する。【解決手段】動作電圧が瞬断した場合、インバータ部２４によって初期化用トランジスタ１３がオンされることで、この初期化用トランジスタ１３を介してリセット信号生成部１０のコンデンサ１１ｂに充電された電荷がグランドに放電されることでリセット信号生成部１０にてリセット信号が生成される。そして、動作電圧が上昇することにより、インバータ部２４によって初期化用トランジスタ１３がオフされることで、コンデンサ１１ｂの充電が再開され、リセット信号生成部１０から再びリセット解除信号が出力される。【選択図】図１
2007306351.tif 000002
【特許請求の範囲】
【請求項１】
動作電圧端子（１）とグランドとの間で直列接続された第１抵抗（１１ａ）および第１コンデンサ（１１ｂ）と、前記第１抵抗と前記第１コンデンサとの接続点をＡとしたとき、この接続点Ａと前記グランドとの間に接続される初期化用トランジスタ（１３）と、を有し、前記動作電圧端子に動作電圧が入力されることで、前記第１コンデンサが充電されるようになっており、この第１コンデンサの充電に応じて、前記接続点Ａの電位が第１しきい値（Ｖｔｐ２０）を超えない場合、リセット信号を出力し、前記接続点Ａの電位が前記第１しきい値を超える場合、リセット解除信号を出力するリセット信号生成部（１０）と、
前記動作電圧端子と前記グランドとの間で直列接続された第２抵抗（２２）および第２コンデンサ（２３）と、前記第２抵抗に並列接続されたダイオード（２１）と、前記第２抵抗と前記第２コンデンサとの接続点をＢとしたとき、この接続点Ｂと前記グランドとの間に接続されると共に、前記接続点Ｂの電位に基づいて動作するインバータ部（２４）と、を有し、前記インバータ部の入力は前記動作電圧端子に接続されると共に、前記インバータ部の出力は前記リセット信号生成部の前記初期化用トランジスタに接続されており、前記インバータ部に入力される前記動作電圧が第２しきい値を超える場合、前記インバータ部は前記初期化用トランジスタをオフする信号を出力し、前記動作電圧が前記第２しきい値を下回る場合、前記インバータ部は前記初期化用トランジスタをオンする信号を出力する電源瞬断検出回路部（２０）と、を備え、
前記動作電圧端子に入力される前記動作電圧が瞬断した場合、前記動作電圧が前記第２しきい値を下回ることにより、前記インバータ部によって前記初期化用トランジスタがオンされることで、前記第１コンデンサに充電された電荷が前記初期化用トランジスタを介して前記グランドに放電され、前記接続点Ａの電位が前記第１しきい値を下回ることで前記リセット信号生成部から前記リセット信号が出力されるようになっており、この後、前記動作電圧が前記第２しきい値を上回ることにより、前記インバータ部によって前記初期化用トランジスタがオフされることで、前記第１コンデンサが充電され、前記接続点Ａの電位が前記第１しきい値を上回ることで前記リセット信号生成部から前記リセット解除信号が出力されるようになっていることを特徴とするパワーオンリセット回路。
【請求項２】
動作電圧端子（１）に入力される動作電圧に応じてリセット信号を出力した後、このリセット信号を解除するためのリセット解除信号を出力すると共に、前記リセット解除信号を出力した後に前記動作電圧端子とグランドとの間に形成されたリセット信号生成経路に流れる電流をカットする機能と、前記リセット信号生成経路に備えられると共に、前記動作電圧が入力されて充電されることで、前記リセット解除信号の出力状態を保持するコンデンサ（４６、５７）と、を有するリセット信号生成部（４０）と、
前記コンデンサの高電位側に一端が接続されると共に、他端がグランドに接続された初期化用トランジスタ（６１、６２）と、
前記動作電圧端子と前記グランドとの間で直列接続された抵抗（２２）およびコンデンサ（２３）と、前記抵抗に並列接続されたダイオード（２１）と、前記抵抗と前記コンデンサとの接続点をＢとしたとき、この接続点Ｂと前記グランドとの間に接続されると共に、前記接続点Ｂの電位に基づいて動作するインバータ部（２４）と、を有し、前記インバータ部の入力は前記動作電圧端子に接続されると共に、前記インバータ部の出力は前記初期化用トランジスタに接続されており、前記インバータ部に入力される前記動作電圧がしきい値を超える場合、前記初期化用トランジスタをオフする信号を出力し、前記動作電圧が前記しきい値を下回る場合、前記初期化用トランジスタをオンする信号を出力する電源瞬断検出回路部（２０）と、を備え、
前記動作電圧端子に入力される前記動作電圧が瞬断した場合、前記動作電圧が前記しきい値を下回ることにより、前記インバータ部によって前記初期化用トランジスタがオンされ、前記コンデンサに充電された電荷が前記初期化用トランジスタを介して前記グランドに放電されることで前記リセット信号生成部において前記リセット解除信号の出力状態が解除され、前記リセット信号生成部から前記リセット信号が出力されるようになっており、この後、前記動作電圧が前記しきい値を上回ることにより、前記インバータ部によって前記初期化用トランジスタがオフされて前記コンデンサが充電され、前記リセット信号生成部から前記リセット解除信号が出力されると共に、前記コンデンサによって前記リセット解除信号の出力状態が維持されるようになっていることを特徴とするパワーオンリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の供給開始時または瞬断時それぞれに応じてリセット信号を生成するパワーオンリセット回路に関する。
【背景技術】
【０００２】
従来より、電源に基づく電圧が印加された際にリセット信号を生成し、このリセット信号によって例えば制御ロジック回路をリセットするパワーオンリセット回路が知られている。このようなパワーオンリセット回路は、例えば抵抗や充電用コンデンサで構成される時定数回路を備えており、電源に基づく電圧が印加されたときから時定数に相当する時間が経過した後、充電用コンデンサの充電電位がシュミット回路に設定されたしきい値を超えることに応じてシュミット回路からリセット信号を生成および出力するようになっている。
【０００３】
上記のようなパワーオンリセット回路は、例えばキーレスエントリーシステムなどの電池で駆動するものに用いられる。しかしながら、このような電池で駆動するシステムでは、電源となる電池の組み付け時に電池位置のズレ等により、検査工程内で電源瞬断が発生する場合がある。この場合、電池を一度取り外してパワーオンリセット回路内の充電用コンデンサの電荷を放電させ、再度電池を組み付ける必要がある。このため、電池の組み付けに時間を要することとなる。
【０００４】
上記のような電源瞬断対策として、パワーオンリセット回路に電源瞬断時の電源を検出する低電圧検出回路を付加するものが知られている。しかしながら、電圧をモニタするために常に低電圧検出回路を動作させなければならない。したがって、低電圧検出回路で電流を消費してしまい、電池寿命を短くしてしまうという問題がある。
【０００５】
そこで、特許文献１では、パワーオンリセット回路にてリセット信号生成後、自己が出力したリセット信号をフィードバックし、フィードバックしたリセット信号に応じてパワーオンリセット回路内における定電流経路を遮断することにより、電源の消費電力を完全にカットするパワーオンリセット回路が提案されている。
【特許文献１】特開２００４−３５０１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術では、パワーオンリセット回路は、電源に基づく電圧が印加された際にリセット信号を生成するのみである。すなわち、パワーオンリセット回路において電源が瞬断すると、電圧が印加されなくなったことによる充電用コンデンサの放電が開始するが、瞬断時間が短いために放電が十分にされず、充電用コンデンサの充電電位がシュミット回路のしきい値を下回らずにリセット信号が生成されないという問題が生じる。したがって、電源瞬断に応じて制御ロジック回路をリセットすることができず、制御ロジック回路が誤動作を起こす可能性がある。
【０００７】
また、特許文献１では、リセット信号の生成後、パワーオンリセット回路内の定電流経路を遮断してリセット回路内の消費電流をカットしている。しかしながら、この消費電流のカットによって低電圧検出回路を動作させることができなくなり、結果的に電源瞬断が検出できないという問題が生じる。
【０００８】
本発明は、上記点に鑑み、電源瞬断の際に確実にリセット信号を生成し、かつ、消費電力を低減できるパワーオンリセット回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の第１の特徴では、動作電圧が瞬断した場合、インバータ部（２４）によって初期化用トランジスタ（１３）がオンされることで、この初期化用トランジスタを介してリセット信号生成部（１０）の第１コンデンサ（１１ｂ）に充電された電荷がグランドに放電されることでリセット信号生成部にてリセット信号が生成される。そして、動作電圧が上昇することにより、インバータ部によって初期化用トランジスタがオフされることで、第１コンデンサの充電が再開され、リセット信号生成部から再びリセット解除信号が出力されることが特徴となっている。
【００１０】
このように、動作電圧の瞬断が起こった場合、リセット解除を維持していた第１コンデンサの電荷を放電することにより、リセット信号生成部にて確実にリセット信号を生成することができる。また、第１コンデンサの電荷を放電するための初期化用トランジスタのオンまたはオフの制御を行う電源瞬断検出回路部は、動作電位が瞬断によって低下したときのみ動作するため、瞬断を検出するための回路の消費電力を低減することができる。
【００１１】
本発明の第２の特徴では、リセット信号生成部（４０）に備えられたリセット解除信号の出力状態を保持するコンデンサ（４６、５７）に対し、このコンデンサの高電位側に一端が接続されると共に、他端がグランドに接続された初期化用トランジスタ（６１、６２）が備えられ、動作電圧が瞬断した場合、電源瞬断検出回路部（２０）のインバータ部（２４）によって上記初期化用トランジスタ（１３）がオンされることでコンデンサに充電された電荷がグランドに放電される。これにより、リセット信号生成部にてリセット信号が生成され、再び動作電圧が上昇することにより、インバータ部によって初期化用トランジスタがオフされることで、コンデンサの充電が再開され、リセット信号生成部から再びリセット解除信号が出力されることが特徴となっている。
【００１２】
このように、初期化用トランジスタを介して、リセット解除信号の出力状態を維持するコンデンサの電荷をグランドに放電することにより、リセット信号生成部にて再びリセット信号を確実に生成することができる。また、動作電圧が瞬断したときのみ電源瞬断検出回路部が動作するため、動作電圧の瞬断を検出するための消費電力を必要とせず、パワーオンリセット回路の消費電力を低減させることができる。
【００１３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１５】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示されるパワーオンリセット回路は、電池等を用いたシステムに採用され、例えばキーレスエントリーシステムや電子ナンバーシステム等において制御ロジック回路を電源供給時にリセットするものとして用いられるものである。
【００１６】
図１は、本発明の第１実施形態に係るパワーオンリセット回路の回路図である。この図に示されるように、パワーオンリセット回路１００は、リセット信号生成部１０と、電源瞬断検出回路部２０と、を備えて構成されている。このパワーオンリセット回路１００には、動作電圧端子１に動作電圧ＶＤＤが入力される形態となっている。
【００１７】
リセット信号生成部１０は、リセット信号を生成するものであり、時定数回路１１と、シュミット回路１２と、初期化用トランジスタ１３と、を備えて構成されている。
【００１８】
時定数回路１１は、抵抗１１ａおよびコンデンサ１１ｂで構成され、抵抗１１ａとコンデンサ１１ｂとが動作電圧端子１とグランドＧＮＤとの間に直列接続される。そして、この時定数回路１１に動作電圧ＶＤＤが入力されることで、抵抗１１ａの抵抗値およびコンデンサ１１ｂの容量値によって設定された時定数に応じた時間でコンデンサ１１ｂが充電される。
【００１９】
シュミット回路１２は、入力される電圧に応じてリセット信号を出力するものであり、当該シュミット回路１２の入力端子は抵抗１１ａとコンデンサ１１ｂとの接続点Ａに接続され、その出力端子はパワーオンリセット回路１００のリセット信号出力端子３０に接続されている。
【００２０】
具体的に、上記シュミット回路１２には電位ｎｏｄｅ１に対するしきい値が設定されており、接続点Ａの電位をｎｏｄｅ１としたとき、電位ｎｏｄｅ１がしきい値を超える場合、Ｈレベルの信号を出力し、電位ｎｏｄｅ１がしきい値を超えない場合、Ｌレベルの信号をリセット信号として出力するようになっている。
【００２１】
本実施形態では、シュミット回路１２の出力端子がリセット信号出力端子３０に接続されている。すなわち、シュミット回路１２の出力端子の電位がリセット信号出力端子３０の電位（ＰＯＲ）として外部の図示しない制御ロジック回路に入力されるようになっている。
【００２２】
初期化用トランジスタ１３は、時定数回路１１のコンデンサ１１ｂに充電された電荷を放電するためのものである。すなわち、初期化用トランジスタ１３のドレインが上記接続点Ａと同電位に接続され、ソースがグランドＧＮＤに接続される。そして、初期化用トランジスタ１３のゲートがオンされることで、コンデンサ１１ｂとグランドＧＮＤとの間に初期化用トランジスタ１３を経由した経路が形成され、コンデンサ１１ｂに充電された電荷が初期化用トランジスタ１３を介してグランドＧＮＤに放電されるようになっている。このような初期化用トランジスタ１３として、例えばＮｃｈ型トランジスタを採用する。
【００２３】
また、電源瞬断検出回路部２０は、動作電圧ＶＤＤが瞬断したことを検出するものであり、ダイオード２１と、抵抗２２と、コンデンサ２３と、Ｐｃｈ型トランジスタ２４ａおよびＮｃｈ型トランジスタ２４ｂで構成されるインバータ部２４と、を有している。
【００２４】
具体的に、電源瞬断検出回路部２０は、動作電圧端子１とグランドＧＮＤとの間にダイオード２１およびコンデンサ２３が直列接続されており、さらにダイオード２１の両端に抵抗２２が並列に接続されている。ここで、抵抗２２の一端側はダイオード２１とコンデンサ２３との接続点Ｂの電位と同電位となるように接続される。本実施形態では、接続点Ｂの電位をｎｏｄｅ２とする。
【００２５】
また、上記接続点ＢとグランドＧＮＤとの間にインバータ部２４が接続されている。より詳しくはＰｃｈ型トランジスタ２４ａとＮｃｈ型トランジスタ２４ｂとの直列接続が接続点ＢとグランドＧＮＤとの間に接続されている。そして、動作電圧ＶＤＤがインバータ部２４の各トランジスタ２４ａ、２４ｂの各ゲートに入力されるようになっており、各トランジスタ２４ａ、２４ｂの接続点Ｃが上記リセット信号生成部１０の初期化用トランジスタ１３のゲートに接続された形態となっている。本実施形態では、接続点Ｃの電位をｎｏｄｅ３とする。以上が、本実施形態に係るパワーオンリセット回路１００の全体回路構成である。
【００２６】
次に、上記パワーオンリセット回路１００の作動について、図２を参照して説明する。図２は、図１に示すパワーオンリセット回路１００の動作に係るタイミングチャートである。
【００２７】
まず、パワーオンリセット回路１００に動作電圧ＶＤＤが入力され、この動作電圧ＶＤＤがリセット信号生成部１０の時定数回路１１、電源瞬断検出回路部２０のダイオード２１およびインバータ部２４に入力される。
【００２８】
すなわち、図２に示されるように、動作電圧ＶＤＤの電位が上昇し始めると、電源瞬断検出回路部２０の接続点Ｂの電位、すなわちインバータ部２４の電源となる電位ｎｏｄｅ２は、動作電圧ＶＤＤがダイオード２１の順方向電圧（Ｖｆｄ１０）を超えたときから動作電圧ＶＤＤの傾きとほぼ同じ傾きで立ち上がる。そして、電位ｎｏｄｅ２は、動作電圧ＶＤＤが一定電圧（例えば５Ｖ）になった後では抵抗２２およびコンデンサ２３の各値で設定される時定数で上記一定電圧まで上昇する。そして、コンデンサ２３の充電が完了すると、電源瞬断検出回路部２０の消費電流はなくなり、電位ｎｏｄｅ２では一定電圧が維持される。
【００２９】
また、インバータ部２４では、動作電圧ＶＤＤの電位が上昇することに伴って、この動作電圧ＶＤＤがトランジスタ２４ｂをオンするためのしきい値電圧を上回ると、トランジスタ２４ｂがオンすることとなり、接続点Ｃの電位ｎｏｄｅ３が下がる。すなわち、インバータ部２４に入力される動作電圧ＶＤＤがＨレベルを示す値まで上昇すると、インバータ部２４からＬレベルの信号が出力されることとなる。したがって、動作電圧ＶＤＤが一定電圧（つまりＨレベル）になると、インバータ部２４の接続点Ｃの電位ｎｏｄｅ３ではＬレベルの出力が維持される。
【００３０】
一方、リセット信号生成部１０では、動作電圧ＶＤＤの立ち上がりに応じて、時定数回路１１において抵抗１１ａを介してコンデンサ１１ｂが充電される。これにより、時定数回路１１の接続点Ａの電位ｎｏｄｅ１は、動作電圧ＶＤＤの上昇に伴って上昇する。ここで、接続点Ａの電位ｎｏｄｅ１がシュミット回路１２の高電圧しきい値（Ｖｔｐ２０）を下回っている間、シュミット回路１２の出力端子の電位はＬレベルが維持される。そして、このＬレベルの信号がリセット信号として、シュミット回路１２から出力される。
【００３１】
上述のように、シュミット回路１２の出力端子はリセット信号出力端子３０に接続されているため、シュミット回路１２のＬレベルの信号はリセット信号出力端子３０の電位ＰＯＲとして外部の図示しない制御ロジック回路に出力される。これにより、図示しない制御ロジック回路がリセットされる。
【００３２】
そして、動作電圧ＶＤＤの上昇に伴って、接続点Ａの電位ｎｏｄｅ１がシュミット回路１２の高電圧しきい値（Ｖｔｐ２０）を上回ると、シュミット回路１２からＨレベルの信号が出力される。リセット信号出力端子３０の電位ＰＯＲがＨレベルの電位となり、このＨレベルの信号（リセット解除信号）が図示しない制御ロジック回路に出力される。つまり、コンデンサ１１ｂは、リセット解除信号の出力状態を保持した状態になっている。これにより、図示しない制御ロジック回路のリセットが解除される。以上が、パワーオンリセット回路１００に動作電圧ＶＤＤを入力したときのリセット信号生成部１０および電源瞬断検出回路部２０の動作である。
【００３３】
続いて、動作電圧ＶＤＤが瞬断した場合におけるパワーオンリセット回路１００の動作について説明する。図２に示されるように、動作電圧ＶＤＤが瞬断すると、一定電圧だった電位が急降下する。
【００３４】
これに伴い、インバータ部２４に入力される動作電圧ＶＤＤが、インバータ部２４のしきい値電圧を下回ると、トランジスタ２４ａがオンし、トランジスタ２４ｂがオフするため、インバータ部２４の接続点Ｃの電位ｎｏｄｅ３がＬレベルの状態から上昇し始める。
【００３５】
なお、電源瞬断検出回路部２０では、インバータ部２４に入力される電圧も急降下するが、この電圧は抵抗２２およびコンデンサ２３で設定される時定数に応じた時間で放電されることになるため、急激に低下しないようになっている。
【００３６】
そして、インバータ部２４の出力（電位ｎｏｄｅ３）の上昇に伴い、電位ｎｏｄｅ３がリセット信号生成部１０の初期化用トランジスタ１３のオン電圧（Ｖｔｎ２０）を上回ると、この初期化用トランジスタ１３がオンする。したがって、コンデンサ１１ｂの電荷は初期化用トランジスタ１３を経由してグランドＧＮＤに流れ、コンデンサ１１ｂの電荷は急速に放電される。これにより、時定数回路１１の接続点Ａの電位ｎｏｄｅ１はシュミット回路１２のしきい値（Ｖｔｐ２０）を下回るため、シュミット回路１２からＬレベルの信号がリセット信号として出力される。
【００３７】
この後、一時的に低下した動作電圧ＶＤＤが再び上昇し始めることに伴って、電源瞬断検出回路部２０では、動作電圧ＶＤＤがインバータ部２４のしきい値電圧を上回る。これにより、トランジスタ２４ａがオフ、トランジスタ２４ｂがオンし、インバータ部２４の接続点Ｃの電位ｎｏｄｅ３は、リセット信号生成部１０の初期化用トランジスタ１３のオン電圧を下回るため、初期化用トランジスタ１３がオフされる。
【００３８】
そして、リセット信号生成部１０では、時定数回路１１のコンデンサ１１ｂの電荷を放電する経路が遮断され、再びコンデンサ１１ｂが充電される。これにより、接続点Ａの電位ｎｏｄｅ１が上昇することで、コンデンサ１１ｂは、再びリセット解除信号の出力状態を保持する状態となり、接続点Ａの電位ｎｏｄｅ１がシュミット回路１２の高電圧しきい値（Ｖｔｐ２０）を上回ると、シュミット回路１２の出力がＨレベルとなる。したがって、このＨレベルの信号（リセット解除信号）がリセット信号出力端子３０の電位ＰＯＲとして図示しない制御ロジック回路に出力され、制御ロジック回路のリセットが解除される。
【００３９】
以上説明したように、本実施形態では、動作電圧ＶＤＤの瞬断が起こった場合、電源瞬断検出回路部２０のインバータ部２４によってリセット信号生成部１０の初期化用トランジスタ１３をオンさせることにより、この初期化用トランジスタ１３を介して、リセット解除を維持していたコンデンサ１１ｂの電荷をグランドＧＮＤに放電することを特徴としている。これにより、接続点Ａの電位をシュミット回路１２の高電圧しきい値（Ｖｔｐ２０）よりも下げることができるので、リセット信号生成部１０にて確実にリセット信号を生成することができる。
【００４０】
また、コンデンサ１１ｂの電荷を放電するための初期化用トランジスタ１３のオンまたはオフの制御を行う電源瞬断検出回路部２０は、動作電位ＶＤＤが瞬断によって低下したときのみ動作するため、瞬断を検出するための消費電力を必要としない。したがって、パワーオンリセット回路１００のトータルの消費電力も低減することができる。
【００４１】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、リセット信号出力後に定電流経路をカットするパワーオンリセット回路に対して電源瞬断を検出すると共に、その電源瞬断に応じてリセット信号を出力することが特徴となっている。
【００４２】
図３は、本発明の第２実施形態に係るパワーオンリセット回路の回路図を示したものである。この図に示されるように、パワーオンリセット回路２００は、リセット信号生成部４０と、電源瞬断検出回路部２０と、初期化用トランジスタ６１、６２と、を備えて構成されている。
【００４３】
リセット信号生成部４０は、第１実施形態と同様に、動作電圧ＶＣＣを入力してリセット信号を生成するものであり、リセット信号生成経路が設けられたものである。本実施形態では、リセット信号生成部４０は、リセット解除信号を出力した後にリセット信号生成経路に流れる電流をカットする機能を有している。
【００４４】
このようなリセット信号生成部４０において、動作電圧ＶＣＣとグランドＧＮＤとの間では、抵抗４１とＮｃｈ型ＭＯＳＦＥＴ４２とが直列接続され、Ｐｃｈ型ＭＯＳＦＥＴ４３と抵抗４４が直列接続され、Ｐｃｈ型ＭＯＳＦＥＴ４５とコンデンサ４６とが直列接続された形態となっている。また、Ｐｃｈ型ＭＯＳＦＥＴ４５のソース−ドレイン間にダイオード４７が逆方向接続されている。
【００４５】
また、Ｐｃｈ型ＭＯＳＦＥＴ４３のドレインは、２個のインバータ４８、４９を介してＮＡＮＤゲート５０に接続されており、Ｐｃｈ型ＭＯＳＦＥＴ４５のドレインは、２個のインバータ５１、５２を介してＮＡＮＤゲート５０に接続されている。なお、Ｐｃｈ型ＭＯＳＦＥＴ４３と抵抗４４との接続点をＤとし、Ｐｃｈ型ＭＯＳＦＥＴ４５とコンデンサ４６との接続点をＥとする。
【００４６】
そして、ＮＡＮＤゲート５０の出力端子は、ＮＡＮＤゲート５３に接続されており、ＮＡＮＤゲート５３の出力端子は２つのインバータ５４、５５を介してリセット信号出力端子３０に接続されている。
【００４７】
さらに、インバータ５５の出力端子とグランドＧＮＤとの間で抵抗５６とコンデンサ５７とが直列接続されている。ここで、抵抗５６とコンデンサ５７との接続点をＦとすると、この接続点Ｆにはダイオード５８を介して動作電圧ＶＣＣが入力されるようになっている。また、接続点ＦはＮＯＲゲート５９に接続されている。
【００４８】
上記リセット信号生成部４０において、コンデンサ４６、５７は、リセット解除信号の出力状態を保持するものとして機能する。
【００４９】
このようなリセット信号生成部４０に対し、初期化用トランジスタ６１のドレインは接続点ＥとグランドＧＮＤとの間に接続されている。また、初期化用トランジスタ６２のドレインは接続点ＦとグランドＧＮＤとの間に接続されている。
【００５０】
そして、これら各トランジスタ６１、６２の各ゲートが電源瞬断検出回路部２０のインバータ部２４の接続点Ｃに接続されている。また、電源瞬断検出回路部２０に動作電圧ＶＣＣが入力される形態となっている。
【００５１】
上記のような構成を有するパワーオンリセット回路２００の作動について図４を参照して説明する。図４は、図３に示すパワーオンリセット回路２００の動作に係るタイミングチャートである。
【００５２】
まず、パワーオンリセット回路２００に動作電圧ＶＣＣが入力される。これにより、接続点Ｅの電位は、Ｎｃｈ型ＭＯＳＦＥＴ４２のしきい値（Ｖｔｎ）とＰｃｈ型ＭＯＳＦＥＴ４５のしきい値（Ｖｔｐ）との２つ分のしきい値（Ｖｔｎ＋Ｖｔｐ）を超えたときから動作電圧ＶＣＣの上昇に応じて上昇する。
【００５３】
そして、接続点Ｅの電位がインバータ５１のしきい値（Ｖｔｉｎ）を超えないＬレベルの状態では、インバータ５５の出力はＬレベルのリセット信号となり、このリセット信号がリセット信号出力端子３０から電位ＰＯＲとして図示しない制御ロジック回路に出力され、制御ロジック回路がリセットされる。
【００５４】
続いて、動作電圧ＶＣＣが上昇していき、接続点Ｅの電位がインバータ５１のしきい値（Ｖｔｉｎ）を超えると、インバータ５５の出力はＨレベルとなり、このＨレベルの信号（リセット解除信号）によって制御ロジック回路のリセットが解除される。
【００５５】
この後、インバータ５５の出力はＨレベルになったことに伴って、コンデンサ５７の充電が始まるため、接続点Ｆの電位が上昇し始める。そして、接続点Ｆの電位がＮＯＲゲート５９のしきい値（Ｖｔｎｒ）を超えると、ＮＯＲゲート５９を含む論理回路６０からＬレベルの信号が出力される。
【００５６】
上記論理回路６０からＬレベルの信号が出力されることにより、Ｎｃｈ型ＭＯＳＦＥＴ４２およびＰｃｈ型ＭＯＳＦＥＴ４３に電流が流れる経路がカットされる。このとき、コンデンサ４６、５７によって、リセット解除信号の出力状態が保持されている。以上により、動作電圧ＶＣＣが入力されてリセット信号が出力されると、図３に示されるリセット信号生成部４０における消費電流がカットされ、リセット信号生成部４０の動作が停止する。
【００５７】
また、電源瞬断検出回路部２０の動作は第１実施形態と同様であり、接続点Ｃの電位ｎｏｄｅ３はＬレベルとして出力されるので、各トランジスタ６１、６２ではオフの状態が維持される。以上が、パワーオンリセット回路２００に動作電圧ＶＣＣを入力したときのリセット信号生成部４０および電源瞬断検出回路部２０の動作である。
【００５８】
続いて、動作電圧ＶＣＣが瞬断した場合におけるパワーオンリセット回路２００の動作について説明する。図４に示されるように、動作電圧ＶＣＣが瞬断すると、一定電圧だった電位が急降下する。
【００５９】
この電源瞬断に伴い、第１実施形態と同様に、電源瞬断検出回路部２０の電位ｎｏｄｅ３がＨレベルになるので、初期化用トランジスタ６１、６２がオンされる。これにより、コンデンサ４６に充電されていた電荷は、初期化用トランジスタ６１を介してグランドＧＮＤに放電される。同様に、コンデンサ５７に充電されていた電荷は、初期化用トランジスタ６２を介してグランドＧＮＤに放電される。
【００６０】
これにより、図４に示されるように、接続点Ｅ、Ｆの電位は下がり、その電位がインバータ５１のしきい値（Ｖｔｉｎ）を下回りかつＮＯＲゲート５９を含む論理回路６０からＨレベルが出力されることにより、インバータ５５の出力がＬレベルとなり、リセット信号が出力されることとなる。このようにして各コンデンサ４６、５７の電荷をグランドＧＮＤに確実に放電し、各コンデンサ４６、５７を初期化することで、リセット信号のパルス幅を確保する。
【００６１】
この後、一時的に低下した動作電圧ＶＣＣが再び上昇し始めることに伴って、電源瞬断検出回路部２０では、第１実施形態と同様に接続点Ｃの電位ｎｏｄｅ３がＬレベルとなるため、初期化用トランジスタ６１、６２はオフされ、各コンデンサ４６、５７の充電が始まる。そして、上記と同様に、インバータ５５の出力がＨレベル（リセット解除信号）とされ、外部の制御ロジック回路のリセットが解除されると共に、Ｎｃｈ型ＭＯＳＦＥＴ４２およびＰｃｈ型ＭＯＳＦＥＴ４３に流れる電流がカットされる。これにより、リセット信号が出力された後は再び消費電流がない状態とすることができる。
【００６２】
このように、リセット解除の出力状態を維持するパワーオンリセット回路２００において、初期化用トランジスタ６１、６２を介して、リセット解除の状態を維持するコンデンサ４６、５７の電荷をグランドＧＮＤに放電することにより、リセット信号生成部４０にて再びリセット信号を確実に生成することができる。また、動作電圧ＶＣＣが瞬断したときのみ電源瞬断検出回路部２０が動作するため、動作電圧ＶＣＣの瞬断を検出するための消費電力を必要とせず、パワーオンリセット回路２００の消費電力を低減させることができる。
【００６３】
（他の実施形態）
パワーオンリセット回路において、リセット解除の状態を維持するためのコンデンサに上記各実施形態で示される初期化用トランジスタを接続し、この初期化用トランジスタを電源瞬断検出回路部２０にて制御することで、確実にリセット信号を生成することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係るパワーオンリセット回路の回路図である。
【図２】図１に示すパワーオンリセット回路の動作に係るタイミングチャートである。
【図３】本発明の第２実施形態に係るパワーオンリセット回路の回路図である。
【図４】図３に示すパワーオンリセット回路の動作に係るタイミングチャートである。
【符号の説明】
【００６５】
１…動作電圧端子、１０、４０…リセット信号生成部、１１ａ…抵抗、１１ｂ、４６、５７…コンデンサ、１３、６１、６２…初期化用トランジスタ、２０…電源瞬断検出回路部、２１…ダイオード、２２…抵抗、２３…コンデンサ、２４…インバータ部。
【図１】
2007306351.tif 000003
【図２】
2007306351.tif 000004
【図３】
2007306351.tif 000005
【図４】
2007306351.tif 000006