(57)【要約】【課題】複数の半導体チップをリードフレームに実装した半導体装置において、その平面的サイズや厚みを薄くして小型化にする。【解決手段】第１のアイランド１２の裏面と第２のアイランド１３の表面が少なくとも一部重畳するように配置されることで、第１のアイランド上の第１の半導体チップと、前記第２のアイランドの裏面の第２の半導体チップが重なる様に構成される。よって平面的占有面積を、両チップの平面面積よりも少なくする事ができる。また第２の半導体チップ２０に接続する金属細線は、裏側へ延在されるため、その半導体装置としての厚みも少なくする事ができる。【選択図】図２
2007294884.tif 000002
【特許請求の範囲】
【請求項１】
第１のアイランドと、前記第１のアイランドに接近して一端が配置された複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のリードと電気的に接続された第１の半導体チップと、
第２のアイランドと、前記第２のアイランドに接近して一端が配置された複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のリードと電気的に接続された第２の半導体チップとを有し、
前記第１のアイランドの裏面と前記第２のアイランドの表面が少なくとも一部重畳するように配置され、前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事を特徴とした半導体装置。
【請求項２】
第１のアイランドと、前記第１のアイランドに接近して第１のボンディング部が設けられた複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のボンディング部と電気的に接続された第１の半導体チップと、
第２のアイランドと、前記第２のアイランドに接近して第２のボンディング部が設けられた複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のボンディング部と電気的に接続された第２の半導体チップとを有し、
前記第１のリードと隣接する前記第１のリードとの間に、前記第２のリードが配置され、第１のリードの裏面が第２のリードの表面と少なくとも一部重畳するように配置され、前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事を特徴とした半導体装置。
【請求項３】
第１のアイランドと、前記第１のアイランドに接近して一端が配置された複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のボンディング部と電気的に接続された第１の半導体チップと、
第２のアイランドと、前記第２のアイランドに接近して一端が配置された複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のリードと電気的に接続された第２の半導体チップとを有し、
前記第１のアイランドの裏面と前記第２のアイランドの表面が少なくとも一部重畳するように配置され、
前記第１のリードと前記第１のリードとの間に、前記第２のリードが配置され、第１のリードの裏面が第２のリードの表面と少なくとも一部重畳するように配置され、
前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事を特徴とした半導体装置。
【請求項４】
前記第１のアイランドおよび前記第２のアイランドは、それぞれ相対向する一対の側辺を有し、
前記第１のアイランドの一方の側辺には、前記第１のアイランドと一体の第１の吊りリードが設けられ、前記他方の側辺に接近して前記第１のリードの第１のボンディング部が配置され、
前記第２のアイランドの一方の側辺には、前記第２のアイランドと一体の第２の吊りリードが設けられ、前記他方の側辺に接近して前記第２のリードの第２のボンディング部が配置される、
ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１のアイランドおよび前記第２のアイランドは、それぞれ相対向する一対の側辺を有し、
前記第１のアイランドの一方の側辺に接近して、前記第１のリードの第１のボンディング部が配置され、他方の側辺には、前記第１のアイランドと一体の第１の吊りリードが設けられ、
前記第２のアイランドの一方の側辺は、前記第２のアイランドと一体の第２の吊りリー
ドが設けられ、前記他方の側辺に接近して、前記第２のリードの第２のボンディング部が配置される、
ことを特徴とする請求項２に記載の半導体装置。
【請求項６】
第１のアイランドと、前記第１のアイランドに一端が近接された第１のリードと、前記第１のアイランドの上面に固着されて前記第１のリードと電気的に接続された第１の半導体チップと、
第２のアイランドと、前記第２のアイランドに一端が近接された第２のリードと、前記第２のアイランドの下面に固着されて前記第２のリードと電気的に接続された第２の半導体チップとを有し、
前記第１のアイランドと前記第２のアイランドとは、平面的に異なる位置に配置されると共に、厚み方向に部分的にずらして配置されることを特徴とする半導体装置。
【請求項７】
前記第１の半導体チップまたは前記第２の半導体チップの少なくとも一方は、前記第１のアイランドおよび前記第２のアイランドの両方に平面的に重畳する様に配置されることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１のアイランドと前記第２のアイランドとは、厚み方向に少なくとも一部分が重畳するように配置されることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記両半導体チップ、前記両アイランドおよび前記両リードの一部は絶縁性樹脂により一体的に封止され、
前記両リードは、前記両半導体チップが接続されるボンディング部と、前記絶縁性樹脂の主面と同一平面上にて外部に露出する接続部と、前記ボンディング部と前記接続部との間の連続部とを含むことを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第１の半導体チップの表面に形成されるボンディングパッドは、前記第１のアイランドと重畳する領域に設けられることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関するものである。
【背景技術】
【０００２】
一般に、リードフレームを用いた半導体装置は、アイランドと、アイランドの周囲にその一端が設けられたリードが複数本配置され、そしてアイランドの上には、半導体チップが設けられ、前記半導体チップのボンディングパッドと前記リードの一端が金属細線にて接続される（例えば、特許文献１）。更には、前記複数のリードの他端が露出するように、前記アイランド、前記複数のリード、半導体チップおよび複数の金属細線が絶縁性樹脂により封止される。ここで複数のリードにおいて、前記絶縁性樹脂に封止された部分をインナーリードと称し、絶縁性樹脂から露出された部分をアウターリードと称し、このアウターリードが必要により折り曲げられて、前記リードの他端は、半田等により、プリント基板等に実装される。
【０００３】
またアイランドに複数のチップを積層して成るスタック型の半導体装置も実現されている。これは、親チップの上に、親チップよりもサイズの小さい子チップが積層されるものであり、親チップも子チップも金属細線にて電気的に接続される。
【特許文献１】特開２００７−５５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した様な半導体装置は、昨今の軽薄短小の技術により小型化が可能になっている。しかし子チップ表面は、親チップの表面よりも、アイランドの表面からより高い位置に配置されるため、その上に金属細線にて接続すると、金属細線の頂部がより高くなり、半導体装置の厚み、つまりパッケージの厚みがより厚くなる問題を有していた。
【０００５】
そこで、本発明は、そのパッケージの厚みを増大させずに、複数のチップを実装できる半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の主な特徴は以下のとおりである。
【０００７】
すなわち、第一に、本発明の半導体装置は、第１のアイランドと、前記第１のアイランドに接近して一端が配置された複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のリードと電気的に接続された第１の半導体チップと、第２のアイランドと、前記第２のアイランドに接近して一端が配置された複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のリードと電気的に接続された第２の半導体チップとを有し、前記第１のアイランドの裏面と前記第２のアイランドの表面が少なくとも一部重畳するように配置され、前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事で解決するものである。
【０００８】
第二に、本発明の半導体装置は、第１のアイランドと、前記第１のアイランドに接近して第１のボンディング部が設けられた複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のボンディング部と電気的に接続された第１の半導体チップと、第２のアイランドと、前記第２のアイランドに接近して第２のボンディング部が設けられた複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のボンディング部と電気的に接続された第２の半導体チップとを有し、前記第１のリードと隣接する前記第１のリードとの間に、前記第２のリードが配置され、第１のリードの裏面が第２のリードの表面と少なくとも一部重畳するように配置され、前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事で解決するものである。
【０００９】
第三に、本発明の半導体装置は、第１のアイランドと、前記第１のアイランドに接近して一端が配置された複数の第１のリードと、前記第１のアイランドの上面に設けられ、前記第１のボンディング部と電気的に接続された第１の半導体チップと、第２のアイランドと、前記第２のアイランドに接近して一端が配置された複数の第２のリードと、前記第２のアイランドの裏面に設けられ、前記第２のリードと電気的に接続された第２の半導体チップとを有し、前記第１のアイランドの裏面と前記第２のアイランドの表面が少なくとも一部重畳するように配置され、前記第１のリードと前記第１のリードとの間に、前記第２のリードが配置され、第１のリードの裏面が第２のリードの表面と少なくとも一部重畳するように配置され、前記第１のアイランド、前記第２のアイランド、前記第１のリードの一部および前記第２のリードの一部が絶縁性樹脂により封止されている事で解決するものである。
【００１０】
第四に、前記第１のアイランドおよび前記第２のアイランドは、それぞれ相対向する一対の側辺を有し、前記第１のアイランドの一方の側辺は、パッドと一体の前記第１のリードが延在され、他方の側辺には、前記第１のアイランドと一体の第１の吊りリードが設けられ、前記第２のアイランドの一方の側辺は、パッドと一体の前記第２のリードが延在され、他方の側辺には、前記第２のアイランドと一体の第２の吊りリードが設けられることで解決するものである。
【００１１】
第五に、前記第１のアイランドおよび前記第２のアイランドは、それぞれ相対向する一対の側辺を有し、前記第１のアイランドの一方の側辺は、パッドと一体の前記第１のリードが延在され、他方の側辺には、前記第１のアイランドと一体の第１の吊りリードが設けられ、前記第２のアイランドの一方の側辺は、前記第２のアイランドと一体の第２の吊りリードが設けられ、前記他方の側辺には、パッドと一体の前記第２のリードが延在されることで解決するものである。
【００１２】
更に、本発明の半導体装置は、第１のアイランドと、前記第１のアイランドに一端が近接された第１のリードと、前記第１のアイランドの上面に固着されて前記第１のリードと電気的に接続された第１の半導体チップと、第２のアイランドと、前記第２のアイランドに一端が近接された第２のリードと、前記第２のアイランドの下面に固着されて前記第２のリードと電気的に接続された第２の半導体チップとを有し、前記第１のアイランドと前記第２のアイランドとは、平面的に異なる位置に配置されると共に、厚み方向に部分的にずらして配置されることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、第１のアイランドの裏面と第２のアイランドの表面が少なくとも一部重畳するように配置されることで、第１のアイランド上の第１の半導体チップと、前記第２のアイランドの裏面の第２の半導体チップが重なる様に構成される。
【００１４】
よって平面的占有面積を、両チップの平面面積よりも少なくする事ができる。また第２の半導体チップの金属細線は、裏側へ延在されるため、その半導体装置としての厚みも少なくする事ができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態について図面を参照しながら説明する。図１は、半導体装置の断面図であり、図２は、半導体装置の平面図である。また図３、図４は、半導体装置の分解図である。
【００１６】
まず図１および図２に示された本発明の半導体装置を説明する前に、図３および図４を参照しながら説明する。本発明は、簡単に説明すると、図３の第１のリードフレーム１０と図４の第２のリードフレーム１１を重ねた構成であり、例えば第１のリードフレーム１０の第１のアイランド１２と、第２のリードフレーム１１の第２のアイランド１３が少なくとも一部重なったものである。また別の表現をすれば、第１のリードフレーム１０の第１のリード１４と、第２のリードフレーム１１の第２のリード１５が少なくとも一部重なったものである。
【００１７】
では、具体的に図３を参照して、第１のリードフレーム１０について説明する。まずこの第１のリードフレーム１０は、第１のアイランド１２と、この第１のアイランド１２と一端が一体で、他端が左側に延在している少なくとも１本（ここでは２本）のリード１６と、第１のアイランド１２の近傍に位置し、一端がアイランドの右側辺に位置し、他端が右側へ延在した少なくとも１本の第１のリード１４（ここでは２本）から構成されている。ここでは、第１のアイランド１２の左右に２本ずつリードが延在されている。また第１のリード１４の一端は、矩形に加工されており、ここが第１のボンディング部２１として活用されている。
【００１８】
更に、第１のアイランド１２の表面には、第１の半導体チップ１７が設けられ、第１の半導体チップ１７の上面に形成された電極（紙面上では丸に斜線が付与された部分）と第１のリード１４の第１のボンディング部２１が電気的に接続されている。ここでは、金属細線１８を採用しているが、金属板等で接続しても良い。
【００１９】
一方、図４を参照して第２のリードフレーム１１について説明する。この第２のリードフレーム１１の基本的な形状は、第１のリードフレーム１０と同じであり、第２のアイランド１３と、この第２のアイランド１３と一端が一体で、他端が左側に延在している少なくとも１本のリード１９と、第２のアイランド１３の近傍に位置し、一端がこのアイランドの右側辺に位置し、他端が右側へ延在した少なくとも１本の第２のリード１５から構成されている。ここでは、第２のアイランド１３の左右に２本ずつリードが延在されている。更に、第２のアイランド１３の裏面には、第２の半導体チップ２０が設けられ、第２の半導体チップ２０上の電極（紙面上では丸に斜線が付与された部分）と第２のリード１５の第２のボンディング部２２が電気的に接続されている。ここでは、金属細線１８を採用しているが、金属板等で接続しても良い。また第２のリード１５の一端は、矩形に加工されており、ここが第２のボンディング部２２として活用されている。
【００２０】
＜第１の実施の形態＞
では、図１、図２を参照しながら具体的に第１の実施の形態について説明する。本半導体装置は、図３および図４を参照して説明した第１のリードフレーム１０と第２のリードフレーム１１を一部重畳させた構造である。つまり図１の上側に位置するアイランドが図３の第１のアイランド１２であり、図１の下側に位置するアイランドが図４の第２のアイランド１３に相当する。ここでは、第１のアイランド１２と第２のアイランド１３の電気的絶縁が必要なために、距離Ｌだけ離間されている。
【００２１】
この離間距離Ｌは、少なくとも５０μｍ位必要とする。従来の半導体装置は、図３と図４に示すリードフレームを、そのまま横に配置した構造であり、第１のアイランド１２と第２のアイランド１３をそのまま加算した面積が実装のために必要となる。しかし本発明は、図２に示すように、第１のアイランド１２の裏面と第２のアイランド１３の表面が少なくとも一部重畳されているので、平面的に見たアイランドの占有面積も縮小できる。
【００２２】
一方、第１のリード１４の裏面と第２のリード１５の表面は、アイランドと同様に少なくとも約５０μｍ離間されている。また、図１および図２を参照して、第１のリード１４、第２のリード１５は、以下のようである。つまり第１のボンディング部２１からは、斜め下に第１の傾斜部３０が設けられ、その傾斜部３０の先は、水平に第１の接続部３１が設けられている。また第２のボンディング部２２からは、斜め下に第２の傾斜部３２が設けられ、その傾斜部３２の先は、水平に第２の接続部３３が設けられている。
【００２３】
またリード１６、１９も同様であり、第１のアイランド１２と一体で成るリードは、そこから斜め下に傾斜部３４が設けられ、この傾斜部３４の先には、接続部３５が設けられている。更に第２のアイランド１３と一体で成るリード３７は、そこから斜め下に傾斜部３６が設けられ、この傾斜部３６の先には、接続部３７が設けられている。
【００２４】
前述したように、本発明では、第１のアイランド１２と第２のアイランド１３が距離Ｌで離間され、またこの離間距離またはそれに近い距離で離間された第１のボンディング部２１、第２のボンディング部２２が設けられている。更にそこから延在される傾斜部と接続部、また第１のアイランド１２、第２のアイランド１３から左に延在される傾斜部と接続部とがお互い接触せずに配置されれば良い。
【００２５】
更に第１のリードフレーム１０、第２のリードフレーム１１が絶縁性樹脂４０で封止される。そしてこの絶縁性樹脂４０の裏面には、接続部３１、３３、３５、３７の裏面が露出される。
【００２６】
以上説明したように、第１のアイランド１２の裏面と第２のアイランド１３の表面は、縦方向にＬで離間され、しかも第１のアイランド１２と第２のアイランド１３が少なくとも一部重畳しているので、平面的に見たアイランドの占有面積を少なくできる。また第２のアイランド１３にある傾斜部は、斜め下に延在され、この延在部分に第２の半導体チップ２０、金属細線が配置でき、その分の厚みを別途設ける必要が無くなり、半導体装置としての厚みも薄くできる特徴を有する。
【００２７】
＜第２の実施の形態＞
続いて第２の実施の形態について説明する。前実施例は、アイランドの重畳のみについて説明したが、本実施の形態では、第１のボンディング部２１と第２のボンディング部２２も含めて重畳している。
【００２８】
一般に、ボンディング部（ボンディングポスト）は、金属細線で接続されるため、ボンディングツールのヘッドがそこに当接しなければならない。そのため、隣り合わせになる２つのボンディング部の間隔は、少なくともある所定の距離が必要に成る。しかし本半導体装置に於いて、例えば第１のボンディング部２１と隣合う第２のボンディング部２２は、表と裏の関係であり、ここでは、前記所定の距離よりも狭くする事ができる。よって第１のボンディング部２１と第２のボンディング部２２は、少なくとも一部を重畳させる事ができる。本実施の形態では、第１のリード１４同士の間の中央部付近に、第２のリード１５が配置されている。
【００２９】
具体的に図３を使って説明する。第１のリード１４の幅が約０．１ｍｍ、第１のボンディング部２１のサイズ（幅）が０．２〜０．２５ｍｍである。従って、例えば第１のボンディング部２１の一辺の幅が０．２５ｍｍであれば、第１のボンディング部２１の端部は、第１のリード１４のセンターから０．１２５ｍｍ、つまり第１のリード１４の上下の側辺から０．０２５ｍｍ飛び出している。そして第１のリード１４同士が離間する距離は０．２５ｍｍ、第１のボンディング部２１の下側辺と隣のボンディング部の上側辺との間は、０．１ｍｍである。これは、図４でも同様である。
【００３０】
従って図１に戻ると、図３と図４のリードフレームは、ちょうど以下のようになる。つまり、２本の第１のリード１４の間に、第２のリード１５が配置される。よって第１のボンディング部２１と第２のボンディング部２２は、一部が重なる様に配置される。
【００３１】
以上、ボンディング部が重なる点で前実施の形態と異なるだけで、他は第１の実施の形態と同様なので、以下説明は省略する。
【００３２】
＜第３の実施の形態＞
以下に図５、図６および図７を参照しながら本実施の形態を説明する。図５は本実施の形態の半導体装置を示す平面図であり、図６は第１のリードフレームを抜き出して示す平面図であり、図７は第２のリードフレームを抜き出して示す平面図である。
【００３３】
上記した実施の形態では、内蔵される素子はディスクリート型のトランジスタであったが、本実施の形態では、他数個の電極が形成されたＩＣが半導体装置に内蔵される。従って、本形態では、使用されるリードフレームは、ＩＣ仕様のものである。即ち、図６や図７に示したリードフレームでは、多数のボンディングパッドを上面に有する半導体チップが載置されるので、ボンディングパッドの個数に対応した多数のリードがリードフレームに含まれている。
【００３４】
図５を参照すると、多数のリードを有するリードフレームが重ね合わされている。前実施の形態と同様に、第１のアイランド１２の表面には、第１の半導体チップ１７が実装され、それぞれの第１のリード１４と金属細線を介して接続されている。また第２のアイランド１３の裏面には、第２の半導体チップ２０が実装され、金属細線を介して第２のリード１５と電気的に接続されている。そして第１のリード１４、１４の間に、第２のリード１５が配置されるように構成されている。また符号５５、５７で示される部位は、上記した各アイランドと連続して外部に導出する吊りリードであり、製造工程の途中段階に於いて、各アイランドを機械的に支持する機能を有する。
【００３５】
またここでは、絶縁性樹脂４０は設けられているが図面では省略している。
【００３６】
図５を見ると判るように、第１のアイランド１２の表面と第２のアイランド１３の裏面が少なくとも一部重畳しているので、平面的なアイランドの占有面積を小さくする事ができる。
【００３７】
またリードも金属細線の接続ポイントが表、裏と交互になっているので、前実施の形態と同様に、リード同士を一部重ねる事が可能と成る。
【００３８】
図面では省略したが、各リードは、傾斜部、ボンディング部が斜め下に延在されているので、その空間に、第２の半導体チップ２０およびこれと接続される金属細線が設けられるので、その分の厚みも抑制する事ができる。
【００３９】
ここで、図５では、両アイランドから一体に導出される２つの吊りリードは、一方の側辺（紙面上では左側の側辺）から外部に導出されている。ここで、一方のアイランドから外部に導出される吊りリードを左側に設けて、他方のアイランドから外部に導出される吊りリードを右側に設けても良い。
【００４０】
＜第４の実施の形態＞
図８を参照して、本形態の半導体装置５０の構成を説明する。図８（Ａ）は半導体装置５０の断面図であり、図８（Ｂ）は図８（Ａ）に示す半導体装置５０を上方から見た平面図であり、図８（Ｃ）は図８（Ｂ）のＣ−Ｃ’線での断面図である。本実施の形態では、上記した他の実施の形態と重複する部材は、共通の符号を付与してその説明を割愛する。
【００４１】
半導体装置５０の構成は、図１に示された半導体装置と基本的には同様であり、相違点は第１のアイランド１２と第２のアイランド１３とが平面的に異なる位置に配置されていることにある（図８（Ｂ）参照）。換言すると、第１のアイランド１２と第２のアイランド１３とは、平面的に重畳するようには配置されていない。そして、図８（Ｃ）を参照して、第１のアイランド１２と第２のアイランド１３とは、厚み方向にずれて、両者は少なくとも一部分が重畳するように配置されている。ここで、アイランドが平面的に異なる位置であるということは、図８（Ｂ）に示す配置に於いて、アイランド同士が平面的に重なり合っていないことを意味する。更に、厚み方向に重畳するとは、図８（Ｃ）を参照して、アイランド同士が、紙面上にて縦方向にオーバーラップすることを意味する。
【００４２】
更に、第１のアイランド１２と第２のアイランド１３の厚み方向に於ける位置関係を説明すると、両者は同一平面上に配置されていない。従って、図８(Ｃ)を参照すると、第１のアイランド１２の上面および、第２のアイランド１３の下面は、厚み方向に突出している。
【００４３】
図８（Ａ）を参照して、半導体装置５０の構成を説明する。半導体装置５０は複数の半導体チップが樹脂封止されて構成されている。外観的には、半導体装置５０は略立方体形状または略直方体形状を有し、上面と下面は互いに平行な平坦面であり、側面は上部の方が下部よりも内側に向かって傾斜する傾斜面と成っている。そして、内蔵された半導体チップと電気的に接続されたリードの端部から成る接続部３１が、全体を一体的に封止する絶縁性樹脂４０の側面の下部から外部に導出している。また、接続部３１の下面と、絶縁性樹脂４０の下面とは同一平面上に位置している。半導体装置５０の実装は、接続部３１に付着させた半田クリームを加熱溶融させるリフロー工程により、行うことができる。
【００４４】
具体的な半導体装置５０の構造は、先ず、複数の半導体素子（第１の半導体チップ１７および第２の半導体チップ２０）が重畳して内蔵されている。図８（Ａ）および図８（Ｂ）を参照して、第１の半導体チップ１７は第１のアイランド１２の上面に固着され、第２の半導体チップ２０は第２のアイランド１３の下面に固着されている。従って、第１の半導体チップ１７と第２の半導体チップ２０とは、半導体装置５０の厚み方向に於いて載置される方向が逆である。
【００４５】
図８（Ａ）を参照して、第１のアイランド１２の上面に固着された第１の半導体チップ１７は、金属細線５８を経由して、第１のリード１４のボンディング部１４Ａの上面と接続されている。更に、第２のアイランド１３の下面に固着された第２の半導体チップ２０は、金属細線５６を経由して、第２のリード１５のボンディング部の下面に接続されている。ここで、第１のリード１４と第２のリード１５に関しては、両者が一部重畳するように配置してもよい。このことにより、半導体装置５０の平面的面積を狭くすることができる。
【００４６】
図８（Ｂ）を参照して、第１のアイランド１２の上面に配置される第１の半導体チップは、第１のアイランド１２の上方だけでなく、隣接する第２のアイランド１３の上方まで跨る様に重畳して配置されている。このようにすることで、第１のアイランド１２の大きさに規制されずに、大型の第１の半導体チップ１７を配置されることができる。ここでは、第１の半導体チップ１７の形状は、横方向（アイランドが整列する方向）に長辺を有する長方形を呈している。更に、このことは第２の半導体チップ２０に関しても同様であり、第２のアイランド１３の下面に固着される第２の半導体チップ２０は、第２のアイランド１３および第１のアイランド１２に重畳するように配置されている。ここで、両半導体チップが２つのアイランドに跨って配置される必要はなく、どちらか一方の半導体チップのみが両アイランドに跨るように配置されても良い。
【００４７】
更に、図８（Ａ）を参照して、第１のリード１４は、金属細線５８が上面に接続されるボンディング部１４Ａと、このボンディング部１４Ａと連続して外側に向かって下方に傾斜する接続部５２と、絶縁性樹脂４０から外部に露出して且つ下面が絶縁性樹脂４０の下面と同一平面上に位置する接続部３１とから成る。この構成は、第２のリード１５も同様であるが、第２のリード１５では、ボンディング部の下面に金属細線が接続される。
【００４８】
更に、図８（Ｂ）を参照すると、第１のアイランド１２から外部に導出する２つのリード５４が設けられており、第２のアイランド１３からも外部に導出する２つのリード５４が設けられている。そして、紙面上に於いて、絶縁性樹脂４０の上側の側辺から導出するリード５４と、下側の側辺から外部に導出する第１のリード１４および第２のリード１５とは、上下対称に配置されている。このことにより、リフロー工程に於ける半導体装置５０の実装性を向上させることができる。
【００４９】
図８（Ｃ）を参照して、第１のアイランド１２と第２のアイランド１３とは、厚み方向にずれて配置されると共に、厚み方向に対して部分的に重畳するように配置されている。ここでは、第１のアイランド１２が、絶縁性樹脂４０の内部に於いて若干上方に寄せて配置されている。そして、第２のアイランド１３は、第１のアイランド１２よりも下方に寄せて配置されている。ここで、両者は、部分的に重畳されても良いし、全く重畳しなくても良い。
【００５０】
ここでは、一例として、第１のアイランド１２および第２のアイランド１３の厚みは例えば０．５ｍｍ程度である。更に、両者の重畳する厚みＬ１は、この厚みよりも短く、例えば０．２ｍｍ程度である。また、第１のアイランド１２の下面と第２の半導体チップ２０の上面とが離間する距離Ｌ２は、０．３ｍｍ程度である。更に、第１の半導体チップ１７の下面と第２のアイランド１３の上面とが離間する距離Ｌ３は０．３ｍｍ程度である。
【００５１】
第１のアイランド１２と第２のアイランド１３とを、厚み方向に部分的に重畳させることにより、半導体装置５０の厚みを薄くすると共に、アイランドと半導体チップとの絶縁を確保することができる。例えば、１つのアイランドの上下主面に２つの半導体チップを実装した場合と比較すると、半導体装置５０は、アイランド同士の厚み方向に重畳する長さ分（Ｌ１）だけ厚みが薄くなる。
【００５２】
更には、第１のアイランド１２の上面には第１の半導体チップ１７が配置され、裏面および側面は全体を封止する絶縁性樹脂４０により被覆されている。更に、第２のアイランド１３の下面には第２の半導体チップ２０が固着され、上面および側面は絶縁性樹脂４０により被覆されている。更に、第１のアイランド１２および第２のアイランド１３がずれて配置されることにより、第１のアイランド１２と第２の半導体チップ２０が離間され、第２のアイランド１３と第１の半導体チップ１７とが離間されている。従って、小型の半導体装置５０に比較的に大型の半導体チップを積層して内蔵させても、半導体チップとアイランドとのショートが防止できる。
【００５３】
更に、本形態では、第１のアイランド１２の下面と第２の半導体チップ２０の上面との間隙、第２のアイランド１３の上面と第１の半導体チップ１７の下面との間隙に、絶縁性樹脂４０が充填されている。ここで、フィラーが含まれる絶縁性樹脂４０をこの間隙に充填させることが困難であれば、樹脂封止の工程に先行して、流動性に優れる樹脂材料（例えばフィラーの混入量が比較的少ない樹脂）をこの間隙に充填させても良い。更に、上記間隙には、エポキシ樹脂等から成る接着剤を充填させても良い。
【００５４】
図８（Ａ）を参照して、第１の半導体チップ１７は、例えばＭＯＳＦＥＴであり、上面にゲート電極およびソース電極が設けられ、裏面がドレイン電極と成っている。そして、上面の電極（ゲート電極とソース電極の各々）が金属細線５８を経由して個別に第１のリード１４と接続され、裏面が第１のアイランド１２の上面に固着されている。一方、第２の半導体チップ２０は、例えばＭＯＳＦＥＴであり、紙面上にて上面のドレイン電極が、第２のアイランド１３の下面に固着される。更に、第２の半導体チップ２０の下面の電極は、金属細線５６を経由して、第２のリード１５のボンディング部の下面に接続される。また、これらの半導体チップは、裏面が電流を通過するものであれば、導電性接着材または共晶接合により、各々が実装されるアイランドの主面に固着される。更に、これらの半導体チップの裏面が導通を必要としないものであれば、絶縁性の接着剤を用いて、半導体チップがアイランドに実装されても良い。
【００５５】
図８（Ｂ）を参照して、本実施の形態では、半導体チップのボンディングパッド（電極）を、半導体チップが載置されるアイランドと重畳して設けている。具体的には、第１の半導体チップ１７の電極６０（金属細線５８が接続される箇所）は、平面的には第１のアイランド１２の内部に位置している。このことにより、金属細線５８を形成する際に、ボンディングツールにて電極６０に接合エネルギー（押圧力、振動力、加熱）を加えても、この部分の第１の半導体チップ１７は、第１のアイランド１２により強力に支持されている。従って、ボンディングツールにより印加される接合エネルギーにより、第１の半導体チップ１７が破壊されることを抑止することができる。この事項は、第２の半導体チップ２０に関しても同様であり、第２の半導体チップ２０に設けられる電極６２は、第２のアイランド１３に重畳して設けられている。
【００５６】
半導体装置の内部に於いて複数の半導体チップを積層させる方法として、１枚のアイランドの上面および下面の両面に、背中合わせにして２つの半導体チップを積層させる方法がある。しかしながら、この方法であると、積層される半導体チップが、裏面の導通を必要とされるものである場合、アイランドを介して両者がショートしてしまう虞がある。本実施の形態では、図８（Ｃ）を参照して、互いに分離された２つのアイランドを設けて、両者を厚み方向にずらして配置している。このことにより、電流が通過する一方のアイランドの裏面と、他方のアイランドに実装された半導体チップとを絶縁させることができる。
【００５７】
更に、一般的には、半導体装置に２つの半導体チップを内蔵させるときは、それぞれの半導体チップを個別のアイランドに載置して、これらを積層させている。従って、２つのアイランドおよび半導体チップが厚み方向に積層さされるので、積層に伴う厚みの増加は避けられない。本形態では、図８（Ｃ）を参照して、各々の半導体チップが固着される第１のアイランド１２および第２のアイランド１３を、厚み方向に重畳させている。このことにより、半導体チップの積層に伴う厚みの増加を抑制して、パッケージ厚を薄くすることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の半導体装置を説明する断面図である。
【図２】本発明の半導体装置を説明する平面図である。
【図３】本発明の半導体装置に採用される第１のリードフレームを説明する図である。
【図４】本発明の半導体装置に採用される第２のリードフレームを説明する図である。
【図５】本発明の半導体装置を説明する平面図である。
【図６】本発明の半導体装置に採用される第１のリードフレームを説明する図である。
【図７】本発明の半導体装置に採用される第２のリードフレームを説明する図である。
【図８】本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【符号の説明】
【００５９】
１０    第１のリードフレーム
１１    第２のリードフレーム
１２    第１のアイランド
１３    第２のアイランド
１４    第１のリード
１５    第２のリード
１６    リード
１７    第１の半導体チップ
１８    金属細線
１９    リード
２０    第２の半導体チップ
２１    第１のボンディング部
２２    第２のボンディング部
３１    接続部
３３    第２の接続部
３５    接続部
３７    接続部
４０    絶縁性樹脂
５０    半導体装置
５２    接続部
５４    リード
５５    吊りリード
５６    金属細線
５７    吊りリード
５８    金属細線
６０    電極
６２    電極
【図１】
2007294884.tif 000003
【図２】
2007294884.tif 000004
【図３】
2007294884.tif 000005
【図４】
2007294884.tif 000006
【図５】
2007294884.tif 000007
【図６】
2007294884.tif 000008
【図７】
2007294884.tif 000009
【図８】
2007294884.tif 000010