(57)【要約】【課題】半導体スイッチング素子のスイッチングに伴うサージ電圧を吸収するスナバ回路に発生する電圧振動を抑制、半導体素子が破壊されるのを防ぐ。【解決手段】スナバ回路の発生する電圧を検出し、スイッチングに伴って振動する電圧の位相を検出し、電圧の振動が同位相で重畳されないようにスイッチングのタイミングを制御する。【選択図】図１
2007143336.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路とを備え、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記位相検出回路は、前記電圧検出回路より出力される検出信号から、前記スイッチングによって生じる電圧振動の位相を検出し、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
【請求項３】
半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、
前記駆動回路は、前記振動検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に前記半導体スイッチのスイッチング動作を行うようタイミングを制御することを特徴とする半導体装置。
【請求項５】
半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、
前記スナバ回路の両端電圧を検出する電圧検出回路と、
該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路と、
前記電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、
前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御することを特徴とする半導体装置。
【請求項６】
請求項１ないし請求項５に記載の半導体装置において、
前記半導体スイッチ素子と、前記駆動回路と、前記電圧検出回路と、前記位相検出回路，前記振動検出回路のいずれかもしくは双方とを、同一のパッケージに格納したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ装置やコンバータ装置などの電力変換装置に用いられる半導体装置に関する。
【背景技術】
【０００２】
図６は半導体装置の従来例を示す図である。図６において３１，３２は半導体スイッチ素子であり、ここではＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を用いている。４１，４２は半導体スイッチ素子３１，３２にそれぞれ逆並列に接続されたダイオードである。６１０，６２０は半導体スイッチ素子３１，３２を駆動する駆動回路であり、外部からのスイッチング信号Ｌ１，Ｌ２に基づいて、半導体スイッチ素子３１，３２をオン・オフ制御する信号を半導体スイッチ素子３１，３２のゲート端子へ供給している。
駆動回路６１０において、６１１はオン用のゲート抵抗を兼ねたＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）、６１２はオフ用のゲート抵抗を兼ねたＭＯＳＦＥＴである。外部からのスイッチング信号Ｌ１がＨ（ハイ）となるとＭＯＳＦＥＴ６１１がオンし、外部の駆動回路電源７１からＭＯＳＦＥＴ３１を介して半導体スイッチ素子３１のゲートに電圧が印加され、半導体スイッチ素子３１がオンする。また、スイッチング信号Ｌ１がＬ（ロー）となると、この信号が反転されて入力されるＭＯＳＦＥＴ６１２がオンとなり、半導体スイッチ素子３１のゲートへの電圧の印加がなくなり、半導体スイッチ素子３１はオフする。ゲート駆動回路６２０もゲート駆動回路６１０と同様の動作となるので詳細な説明は省略する。
【０００３】
なお、５はコンデンサ５１からなるスナバ回路であり、半導体スイッチ３１，３２の直列回路の両端に接続されている。半導体スイッチ素子３１，３２の直列回路のできるだけ近傍にスナバ回路を接続する。
半導体スイッチ素子３１，３２は直列に接続されてその両端を直流電源１に接続している。そしてスイッチング信号Ｌ１，Ｌ２に基づいて半導体スイッチ素子３１，３２をオン・オフするように制御することで、半導体スイッチ素子３１，３２の接続点（出力端子）から所望の電圧を得る電力変換装置として使用することができる。このような構成として、特許文献１に記載のものが知られている。
ここで、半導体スイッチ素子３１，３２および駆動回路６１，６２を１つのパッケージ内に格納して、ＩＰＭ（Intelligent Power Module）として構成してもよい。
【特許文献１】特開平10-66356号公報（要約など）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６に示した従来例において、半導体スイッチ素子３１，３２のスイッチング動作時のサージ電圧を吸収するため、半導体スイッチ素子３１，３２の直列回路の両端に、コンデンサ５１からなるスナバ回路５を接続している。このスナバ回路５（コンデンサ５１）の容量は、半導体スイッチ素子３１，３２に流れる電流に応じて決定される。
半導体スイッチ素子３１，３２に流れる電流が大きくなると、半導体スイッチング素子のスイッチングに伴うサージ電圧が大きくなるため、これを吸収するためのコンデンサ５１の容量も大きく設定されるが、コンデンサ５１の容量が増加するとコンデンサ５１の体積も増加する。このため、半導体装置を電力変換装置として用いると、大型のコンデンサによって電力変換装置が大型化してしまい、狭スペースへの設置が困難となるなどの問題が生じる。
【０００５】
また、スナバ回路５と半導体スイッチ素子３１，３２との配線やコンデンサ５１には寄生インダクタンス５２が存在し、コンデンサ５１と寄生インダクタンス５２との共振により、図７（Ａ）のようにスイッチング動作後もスナバ回路の端子間電圧は振動する（以下この振動をスナバ振動と呼ぶ）。図７（Ｂ）に示すように、この振動が残留している間に次のスイッチング動作を行うと、サージ電圧またはスナバ振動が重畳され、半導体スイッチ素子３１，３２の両端にかかる電圧が半導体スイッチ素子３１，３２の耐圧を超え、半導体スイッチ素子３１，３２が破壊に至る可能性がある。
このため、対策として、
（１）スイッチング間隔を拡大してスナバ振動の振幅が減少してからスイッチングを行うように制限する。
（２）コンデンサ５１の容量を増加してスナバ振動の振幅を低減する。
（３）配線距離を短縮してスナバ振動の振幅を低減する。
などの対策がとられている。
【０００６】
しかし、（１）如くスイッチング間隔を拡大すると、回路の応答性の低下を招き、（２）の如くコンデンサ容量を増加させると、装置の小型化が困難になり、（３）の如く配線距離を短縮させると、部品配置の自由度が低下するなど、それぞれの問題が避けられない。
スナバ回路の回路形式を変更して、ダイオードなど他の部品を用いてスナバ振動を抑制することも可能ではあるが、回路構成が複雑になって部品点数が増加する。また、高温の環境や高電圧で用いる半導体装置に適用するには、高耐圧の高価な部品が要求されるため、コスト増を招いてしまう。
この発明は、上記の問題を解決して、半導体スイッチング素子の破壊を防ぐことのできる半導体装置を提供するものである。
【課題を解決するための手段】
【０００７】
前記の課題を解決するため、この発明は、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路とを備え、前記駆動回路は、前記位相検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
上記において、前記位相検出回路は、前記電圧検出回路より出力される検出信号から、前記スイッチングによって生じる電圧振動の位相を検出し、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御するように構成する。
【０００８】
また、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、前記駆動回路は、前記振動検出回路の出力に基づいて、前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
上記において、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に前記半導体スイッチのスイッチング動作を行うようタイミングを制御するように構成する。
また、半導体スイッチ素子と、該半導体スイッチ素子を駆動する駆動回路と、前記半導体スイッチ素子のスイッチング時に発生するサージ電圧を抑制するスナバ回路とを備えた半導体装置において、前記スナバ回路の両端電圧を検出する電圧検出回路と、該電圧検出回路より出力される検出信号の振動成分の位相を検出する位相検出回路と、前記電圧検出回路より出力される検出信号の振動成分の振幅を検出する振動検出回路とを備え、前記駆動回路は、前記位相検出回路の出力に基づいて、前記振動成分の振幅が予め定めた値より小さい場合に、前記振動成分の位相が同位相で重畳されないように前記半導体スイッチのスイッチング動作のタイミングを制御するものとする。
【０００９】
さらに、上記のいずれの構成において、前記半導体スイッチ素子と、前記駆動回路と、前記電圧検出回路と、前記位相検出回路，前記振動検出回路のいずれかもしくは双方とを、同一のパッケージに格納するものとする。
【発明の効果】
【００１０】
前記のようにこの発明によれば、スイッチング動作とサージ電圧またはスナバ振動が重畳した場合であっても、スナバ振動の振幅が大きくなることがなく、半導体スイッチング素子の破壊を防ぐことができる。また、スナバ回路に用いるコンデサの容量を小さくすることができ、半導体装置を小型化することができる。
【発明を実施するための最良の形態】
【００１１】
以下にこの発明を、図に基づいて説明する。
図１はこの発明の第１の実施形態の構成図である。図１において、１は直流電源、２はＩＰＭである。このＩＰＭ２は、ＩＧＢＴ等の半導体スイッチ素子３１，３２と、半導体スイッチ素子３１，３２にそれぞれ逆並列接続されたダイオード４１，４２と、半導体スイッチ素子３１，３２を駆動するための駆動回路６１，６２を備えている。
１１はスナバ回路５の端子間電圧を検出する電圧検出回路、１２は電圧検出回路からの電圧信号の振動成分の位相を検出する位相検出回路、１３１，１３２は位相検出回路の検出結果とスイッチング信号Ｌ１，Ｌ２に基づいて、半導体スイッチ素子３１，３２のスイッチング動作のタイミングを制御してスイッチング信号Ｌ１’，Ｌ２’として出力するスイッチング制御回路である。スイッチング制御回路１３１，１３２については後述する
電圧検出回路１１と位相検出回路１２はＩＰＭ２内に格納され、スイッチング制御回路１３１，１３２は駆動回路６１，６２の一部としてＩＰＭ２内に格納されている。
【００１２】
半導体スイッチ素子３１，３２の直列接続回路の両端にはコンデンサ５１からなるスナバ回路５が並列に接続されている。スナバ回路５は半導体スイッチング素子３１，３２の近傍に設けるのが配線の寄生インダクタンスを抑制する上で好ましい。スナバ回路５のコンデンサ５１は、大型の部品となることが多く、交換の便宜性を考慮してＩＰＭ２に外付けされる場合が多い。
なお、図１において、電圧検出回路１１とスナバ回路５の両端とを接続する配線は、図示の都合上ＩＰＭ２の外部からＩＰＭ２の内部へ接続されているが、電圧検出回路１１がＩＰＭ２内に格納されているのであれば、半導体スイッチ素子３１，３２の直列回路の両端の電圧を検出するものとして、配線をＩＰＭ２内で行うのが好適である。これは、半導体スイッチ素子３１ならびにスナバ回路５の一端は直流電源１の高電位側に接続され、その電圧検出値は高電位側を基準電位とする信号であるため、このような信号は、外部と絶縁されたＩＰＭ２の内部で配線したほうが絶縁やノイズ対策上好ましいためである。
【００１３】
ゲート駆動回路６１において、スイッチング信号Ｌ１はスイッチング制御回路１３１に入力され、位相検出回路１２の出力に基づいてスイッチングのタイミングが制御されたスイッチング信号Ｌ１’となってＭＯＳＦＥＴ６１１，６１２のゲートに導かれる。
ゲート駆動回路６２においても同様に、スイッチング信号Ｌ２はスイッチング制御回路１３２に入力され、位相検出回路１２の出力に基づいてスイッチングのタイミングが制御されたスイッチング信号Ｌ２’となってＭＯＳＦＥＴ６２１，６２２のゲートに導かれる。
ＭＯＳＦＥＴ６１１，６１２によって半導体スイッチ素子３１をオン・オフし、ＭＯＳＦＥＴ６２１，６２２によって半導体スイッチ素子３２をオン・オフする点は、図５の例と同じであるので詳細な説明は省略する。
【００１４】
次に、スイッチング制御回路１３１，１３２によるスイッチングのタイミング制御について、スイッチング制御回路１３１（スイッチング信号Ｌ１）を例に説明する。図２は図１の構成における各部の波形を示す図である。
半導体スイッチ素子３１のオンおよびオフによってスナバ回路５の端子間電圧（電圧検出回路１１の検出値）には、図２（Ａ）に示すようにスナバ振動が発生する。スナバ振動は、スナバ回路のコンデンサ５１とスナバ回路の寄生インダクタンス５２との間で共振することにより発生する。
半導体スイッチング素子３１スイッチング動作（例えばオン）によって発生したのスナバ振動が十分に減衰しないうちに次のスイッチング動作（例えばオフ）を行う際、スナバ振動が逆位相で重畳されるタイミングでスイッチング動作を行えば、スナバ振動が相殺しあって、振動振幅が大きくなることがない。
【００１５】
そこで、位相検出回路１２でスナバ振動の位相を検出する。位相検出回路１２は、スナバ振動の位相が所定の値となったときに、Ｈ（ハイ）またはＬ（ロー）となる信号を出力する。図２の例では、スナバ振動を、基準電圧（０〔Ｖ〕）を基準に上昇する時点を位相０度とし、下降してゼロクロス（基準電圧）の時点を位相１８０度，再び上昇してゼロクロス（基準電圧）の時点を位相３６０度（０度）の１周期として、位相０度の時にＨに変化し、１８０度の時に０に変化する例を示している。
図３は、スイッチング制御回路１３１の構成の一例を示す図である。（ ）内の記号は図２の波形（Ｂ），（Ｃ），（Ｄ）に対応する。
ゲート駆動回路６１のスイッチング制御回路１３１は、アンドゲート１３１１とフリップフロップ１３１２を含み、スイッチング信号Ｌ１（Ｂ）と、位相検出回路１２の検出信号（Ｃ）の反転信号をアンドゲート１３１１へ入力する。よって、スイッチング信号Ｌ１がＨで、位相検出回路１２の検出信号がＬとなるタイミングでフリップフロップ１３１２がセットされ端子ＱよりＨのスイッチング信号Ｌ１’（Ｄ）を出力する。スイッチング信号Ｌ１’がＨとなるとＭＯＳＦＥＴ６１１がオンとなって、半導体スイッチ素子３１がオンするのは上述のとおりである。
【００１６】
このようなスイッチング制御回路１３１により、スイッチング信号Ｌ１（Ｂ）がＨとなったとき（図２の時刻ｔ１）、位相検出信号（Ｃ）がＨ、即ちスナバ振動が同位相で重畳されてしまうタイミングではスイッチング信号Ｌ１’（Ｄ）はＬであって、半導体スイッチ素子３１はオンせず、位相検出信号（Ｃ）がＬ、即ちスナバ振動が逆位相となるタイミング（図２の時刻ｔ２）でスイッチング信号Ｌ１’（Ｄ）がＨとなり、半導体スイッチ素子３１がオンとなる。
またスイッチング信号Ｌ１（Ｂ）の反転信号がフリップフロップのリセット端子に入力されているため、スイッチング信号Ｌ１がＬとなったとき（図２の時刻ｔ３）で、スイッチング信号Ｌ１’（Ｄ）がＬとなって、半導体スイッチ素子３１をオフさせる。
ここまでは、スイッチング制御回路１３１について説明したが、スイッチング制御回路１３２についても同様に、位相検出信号（Ｃ）とスイッチング信号Ｌ２とから、スナバ振動が同位相で重畳しないようにスイッチング信号Ｌ２’を生成すればよい。
【００１７】
また、半導体スイッチ素子３１，３２は、異なる基準電位で動作する。即ち、半導体スイッチ素子３１は高電位側を基準電位とする制御信号で動作し、半導体スイッチ素子３２には低電位（ＧＮＤ電位）を基準電位とする制御信号で動作する。電圧検出回路や位相検出回路の基準電位が、スイッチング制御回路１３１，１３２と異なる場合、基準電位の異なる回路へ信号を伝送する際には、レベルシフト回路等を介して基準電位のレベルをそろえるとよい。例えば、位相検出回路が高電位を基準としている場合、スイッチング制御回路１３２の位相検出信号の入力段にレベルシフト回路を備えればよい。
以上のように構成することにより、スイッチング動作毎にスナバ振動が同位相で超譲位されるのを防ぐことができ、スナバ振動による半導体スイッチ素子の破壊を防ぐことができる。
【００１８】
図４は第２の実施形態の構成図である。図１との違いは、位相検出回路１２を振幅検出回路１４とした点である。振幅検出回路１４はスナバ振動の振幅が一定値以下の時にＨを出力し、スイッチング制御回路１３１，１３２は振幅検出回路１４の出力がＨのときのみ、ＭＯＳＦＥＴ６１１，６１２のオン・オフを行うように動作する。これにより、スナバ振動が小さいときのみスイッチング動作を行うので、振動重畳による影響を防止することができる。
図５は第３の実施形態の構成図であり、図１との違いは位相検出回路１２とさらに振幅検出回路１４を設けている点である。スイッチング制御回路１３１，１３２は位相検出回路１２の出力が変化し振幅検出回路１４の出力がＨで位相検出回路１２の出力が変化したときのみ、ＭＯＳＦＥＴ６１１，６１２のオン・オフを行うように動作する。これにより信号振幅が一定値以下であれば、逆位相となるようにスイッチング動作を行うので、振動重畳による影響を防止することができる。
【００１９】
以上、ＩＰＭを例に説明したが、ＩＰＭに限るものではない。例えば、半導体スイッチ素子３２，３２のみを同一パッケージに格納したパワー半導体モジュールにスイッチング制御回路１３１，１３２、電圧検出回路１１、位相検出回路１３を外付けした構成などにも適用可能である。
また、上記の各形態は、各種の電力変換装置へ適用できる。例えば、半導体スイッチ素子３１，３２が単独でスイッチングを行うモードを有する電力変換装置（例えば、双方向の昇降圧ＤＣ−ＤＣ変換装置）などは、スナバ振動が複雑化せず、適用に好適である。
また、半導体スイッチ素子３１，３２の直列回路を複数組並列に接続し、半導体スイッチ素子３１，３２を交互にスイッチングするインバータ装置などの電力変換装置へも適用が可能である。
【図面の簡単な説明】
【００２０】
【図１】第１の実施形態の構成図である。
【図２】図１の構成における各部の波形を示す図である。
【図３】スイッチング制御回路の構成を示す図である。
【図４】第２の実施形態の構成図である。
【図５】第３の実施形態の構成図である。
【図６】従来例を示す図である。
【図７】従来例における各部の波形を示す図である。
【符号の説明】
【００２１】
１…直流電源、２…ＩＰＭ、５…スナバ回路、１１…電圧検出回路、１２…位相検出回路、１３１，１３１…スイッチング制御回路、１４…振幅検出回路、３１，３２…半導体スイッチ素子、６１，６２，６１０，６２０…ゲート駆動回路。
【図１】
2007143336.tif 000003
【図２】
2007143336.tif 000004
【図３】
2007143336.tif 000005
【図４】
2007143336.tif 000006
【図５】
2007143336.tif 000007
【図６】
2007143336.tif 000008
【図７】
2007143336.tif 000009