(57)【要約】【課題】  フレーム転送型ＣＣＤイメージセンサにおける垂直ＣＣＤシフトレジスタの高速化の限界により、スミアの抑制が難しい。【解決手段】  転送対象とする撮像部の第１ビットから転送先の蓄積部の第１ビットまでの区間Ｒ(1)の転送電極の印加電圧φi,2、φi,1、φs,2n〜φs,3をオン電圧ＶＨ２とする。続いて、撮像部側から蓄積部側への方向へ順次、各印加電圧φをオフ電圧にし、区間Ｒ(1)に保持される情報電荷を蓄積部の第１ビットのφs,2を印加する転送電極下に移動させる。撮像部の第２ビット以降についても同様の転送動作を繰り返す。【選択図】        図２
2007019919.tif 000002
【特許請求の範囲】
【請求項１】
電荷結合素子で構成され、一列に並ぶ画素に蓄積された情報電荷パケットを出力端へ向けて列方向に転送する電荷転送部と、
前記電荷転送部を駆動する駆動回路と、
を有し、
前記電荷転送部は、互いに独立に電圧を印加可能な複数の転送電極を前記列方向に配列され、
前記駆動回路は、前記電荷転送部に保持された前記情報電荷パケットのうち転送対象とするものの保持位置から当該電荷転送部の目的位置までの一連の前記転送電極にオン電圧を印加し、引き続いて、当該一連の転送電極に前記目的位置とは反対の側から当該目的位置へ向けて順番にオフ電圧を印加する電荷掃き寄せ動作を行うこと、
を特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記駆動回路は、前記一列に並ぶ各画素に対応した複数の前記情報電荷パケットを保持した前記電荷転送部に対して前記電荷掃き寄せ動作を行うこと、
を特徴とする固体撮像装置。
【請求項３】
請求項２に記載の固体撮像装置において、
前記駆動回路は、前記電荷転送部に保持された複数の前記情報電荷パケットを前記出力端に近いものから順番に前記転送対象として、前記電荷掃き寄せ動作を行うこと、を特徴とする固体撮像装置。
【請求項４】
請求項３に記載の固体撮像装置において、
前記電荷転送部は、転送する方向に沿って第１の画素、第２の画素、第３の画素及び第４の画素を有し、前記第１の画素及び前記第２の画素に蓄積された電荷を前記第３の画素及び前記第４の画素へそれぞれ転送するものであって、
前記駆動回路は、前記第２の画素から前記第４の画素へ前記情報電荷パケットを転送する際に前記電荷掃き寄せ動作を行った後、前記第１の画素から前記第３の画素へ前記情報電荷パケットを転送する際に前記電荷掃き寄せ動作を行うこと、
を特徴とする固体撮像装置。
【請求項５】
請求項２に記載の固体撮像装置において、
前記電荷転送部は、前記各画素毎それぞれに対応して２つの前記転送電極を有し、１つ置きの当該転送電極毎に前記情報電荷パケットを保持可能であること、
を特徴とする固体撮像装置。
【請求項６】
請求項１から請求項５のいずれか１つに記載の固体撮像装置において、
前記駆動回路は、前記電荷掃き寄せ動作における前記オン電圧と前記オフ電圧との電圧差を、前記情報電荷パケットを個別に保持する電位井戸を形成するために前記転送電極間に与える電圧差よりも小さく設定すること、
を特徴とする固体撮像装置。
【請求項７】
一列に並ぶ画素に対応して設けられ、互いに独立に電圧を印加可能な複数の転送電極を列方向に配列し情報電荷パケットを出力端に向けて転送する電荷結合素子で構成された電荷転送部を有する固体撮像装置を駆動する方法であって、
前記電荷転送部に前記列方向に所定間隔で複数の電位井戸を形成し、当該各電位井戸に前記一列の画素にて生成された複数の情報電荷パケットを保持する電荷保持ステップと、
前記情報電荷パケットのうち転送対象とするものの保持位置から前記電荷転送部の目的位置までの一連の前記転送電極にオン電圧を印加し、引き続いて、当該一連の転送電極に前記目的位置とは反対の側から当該目的位置へ向けて順番にオフ電圧を印加する電荷掃き寄せステップと、
を含み、
前記電荷掃き寄せステップは、前記電荷保持ステップ後に、前記電荷転送部の出力端に近い前記情報電荷パケットから順番に前記転送対象として、反復実行されること、
を特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光画素にて生成された情報電荷パケットを電荷結合素子（Charge Coupled Device：ＣＣＤ）を用いて転送する固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置として、行列配置された受光画素で得られた信号電荷を読み出す手段としてＣＣＤを用いるＣＣＤイメージセンサが存在する。ＣＣＤイメージセンサでは、画像の垂直方向に並ぶ受光画素列毎に、ＣＣＤで構成されたシフトレジスタ（垂直シフトレジスタ）が対応付けられて設けられる。
【０００３】
通常、垂直シフトレジスタの１ビットは１つの受光画素に対応付けられる。各ビットは列方向に配列された複数の転送電極を備える。列方向に配列された転送電極群にビットに応じた周期で列方向に変化する電圧を印加することで、垂直シフトレジスタにはビット毎の複数の電位井戸が形成され、受光画素で生成される情報電荷パケットを各電位井戸に保持することができる。
【０００４】
図３は垂直ＣＣＤシフトレジスタの列方向に沿った模式的な断面にチャネル電位を重ねて示した説明図である。図３は１ビット当たり３つの転送電極を備えた３相駆動ＣＣＤからなる垂直シフトレジスタの例を表している。シリコン半導体等からなる基板２の表面にはゲート酸化膜（図示せず）を介して、列方向に複数の転送電極４が配列される。転送電極４には３相クロックφ1，φ2，φ3が印加され、このクロック電圧に応じて、基板２内のチャネル電位が制御される。図３（ａ）は、φ2をオン電圧、残るφ1，φ3をオフ電圧とすることで、各ビットの転送電極４-2の下に電位井戸を形成した様子を示している。
【０００５】
ちなみに、インターライン型ＣＣＤイメージセンサでは、垂直シフトレジスタに隣接して配置されたホトダイオードに蓄積された情報電荷が垂直シフトレジスタの各ビットに読み出される。また、フレーム転送型ＣＣＤイメージセンサでは、撮像部の垂直シフトレジスタの各ビットがホトダイオードとして機能し、情報電荷を生成、蓄積する。
【０００６】
さらに、垂直シフトレジスタは、各ビットの転送電極セットに印加する電圧を時間と共に周期的に変化させることで、電位井戸と共に電荷パケットを列方向に転送することができる。図３には、各転送電極４-2の下から隣接する転送電極４-3の下へ電位井戸が移動する様子が示されている。上述の図３（ａ）に示すφ2をオン電圧とした状態から、さらにφ3にもオン電圧を印加することで、転送電極４-2及び４-3の下に一体の電位井戸が形成され（図３（ｂ））、次いで、φ2をオフ電圧とすることで、転送電極４-3の下だけに電位井戸が形成される（図３（ｃ））。この一連の動作により、各転送電極４-2の下に蓄積されていた電荷パケット６が、隣の転送電極４-3の下へ転送される。そして、同様の動作を繰り返すことで、垂直シフトレジスタに保持された一列の電荷パケットが同時並列的に当該垂直シフトレジスタの出力端へ向かって順次移動する。
【０００７】
例えば、インターライン型ＣＣＤイメージセンサでは、垂直シフトレジスタの出力端には水平シフトレジスタが配置され、垂直シフトレジスタに保持された情報電荷パケットは、所定の水平走査期間に同期して水平シフトレジスタに向かって順次、垂直転送される。また、フレーム転送型ＣＣＤイメージセンサでは、撮像部の垂直シフトレジスタの出力端には、遮光された蓄積部を構成する垂直シフトレジスタが接続され、露光期間の終了と共に、撮像部の垂直シフトレジスタそれぞれに蓄積された電荷パケットを蓄積部へ転送するフレーム転送が実行される。
【０００８】
特に、フレーム転送型ＣＣＤイメージセンサにおいては、撮像部から蓄積部への情報電荷パケットの移動時におけるスミア成分の重畳を抑制するために、上述のφ1〜φ3のような転送クロックを高周波数として、フレーム転送の一層の高速化が図られている。例えば、現在、数ＭＨｚの転送クロックが用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
フレーム転送型ＣＣＤイメージセンサにおけるフレーム転送のように、転送クロックの周波数を上げて垂直転送の高速化を図る場合、転送電極の電圧のオン／オフを切り換える際の充放電の電流量が周波数に比例して増大する。この充放電電流の増加は、駆動回路に大きな駆動能力が必要となり、回路が大きくなり得るという問題の他、転送電極の充放電に際し、電力が熱等に変換、散逸され、無駄な消費エネルギーが増えるという問題を生じている。特に、従来の駆動方法では、垂直シフトレジスタ上の多数の電荷パケットを同時並列的に転送する。そのため、その電荷パケット数に応じて、充放電の対象となる転送電極数が増加し、充放電電流量も増加することも、上記問題を顕著とする。また、従来の駆動方法では、転送クロックの電圧振幅は、１ビットの電位井戸の電荷取り扱い能力に応じて設定されるため、むやみに低電圧化を図ることができないということも、上記問題を顕著とし得る。
【００１０】
そのため、従来の駆動方法では転送クロックの周波数を上げて転送速度の高速化を図ることに限界があった。また、転送クロックの周波数が上がるにつれて、転送電極等の抵抗成分や容量成分によって、転送電極に実際に生じる電圧波形の鈍りが顕著となり、転送効率が劣化することも、転送クロックの周波数による転送速度の高速化に不利な要因である。
【００１１】
そして、以上のような転送速度の高速化を困難とする問題は、特に、フレーム転送型ＣＣＤイメージセンサにおいてスミア特性の向上を難しくするという問題があった。
【００１２】
本発明は上述の問題点を解決するためになされたものであり、垂直転送の高速化を可能とするＣＣＤイメージセンサを提供すること、そして、特にフレーム転送型ＣＣＤイメージセンサにおけるスミア特性の向上を可能とすること目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る固体撮像装置は、電荷結合素子で構成され、一列に並ぶ画素に蓄積された情報電荷パケットを出力端へ向けて列方向に転送する電荷転送部と、前記電荷転送部を駆動する駆動回路と、を有し、前記電荷転送部が、互いに独立に電圧を印加可能な複数の転送電極を前記列方向に配列され、前記駆動回路が、前記電荷転送部に保持された前記情報電荷パケットのうち転送対象とするものの保持位置から当該電荷転送部の目的位置までの一連の前記転送電極にオン電圧を印加し、引き続いて、当該一連の転送電極に前記目的位置とは反対の側から当該目的位置へ向けて順番にオフ電圧を印加する電荷掃き寄せ動作を行うものである。
【００１４】
他の本発明に係る固体撮像装置においては、前記駆動回路が、前記一列に並ぶ各画素に対応した複数の前記情報電荷パケットを保持した前記電荷転送部に対して前記電荷掃き寄せ動作を行う。
【００１５】
また他の本発明に係る固体撮像装置においては、前記駆動回路が、前記電荷転送部に保持された複数の前記情報電荷パケットを前記出力端に近いものから順番に前記転送対象として、前記電荷掃き寄せ動作を行う。
【００１６】
さらに他の本発明に係る固体撮像装置は、前記電荷転送部が、転送する方向に沿って第１の画素、第２の画素、第３の画素及び第４の画素を有し、前記第１の画素及び前記第２の画素に蓄積された電荷を前記第３の画素及び前記第４の画素へそれぞれ転送するものであって、前記駆動回路が、前記第２の画素から前記第４の画素へ前記情報電荷パケットを転送する際に前記電荷掃き寄せ動作を行った後、前記第１の画素から前記第３の画素へ前記情報電荷パケットを転送する際に前記電荷掃き寄せ動作を行うものである。
【００１７】
別の本発明に係る固体撮像装置は、前記電荷転送部が、前記各画素毎それぞれに対応して２つの前記転送電極を有し、１つ置きの当該転送電極毎に前記情報電荷パケットを保持可能であるものである。
【００１８】
さらに別の本発明に係る固体撮像装置は、
前記駆動回路が、前記電荷掃き寄せ動作における前記オン電圧と前記オフ電圧との電圧差を、前記情報電荷パケットを個別に保持する電位井戸を形成するために前記転送電極間に与える電圧差よりも小さく設定するものである。
【００１９】
本発明に係る固体撮像装置の駆動方法は、一列に並ぶ画素に対応して設けられ、互いに独立に電圧を印加可能な複数の転送電極を列方向に配列し情報電荷パケットを出力端に向けて転送する電荷結合素子で構成された電荷転送部を有する固体撮像装置を駆動する方法であって、前記電荷転送部に前記列方向に所定間隔で複数の電位井戸を形成し、当該各電位井戸に前記一列の画素にて生成された複数の情報電荷パケットを保持する電荷保持ステップと、前記情報電荷パケットのうち転送対象とするものの保持位置から前記電荷転送部の目的位置までの一連の前記転送電極にオン電圧を印加し、引き続いて、当該一連の転送電極に前記目的位置とは反対の側から当該目的位置へ向けて順番にオフ電圧を印加する電荷掃き寄せステップと、を含み、前記電荷掃き寄せステップは、前記電荷保持ステップ後に、前記電荷転送部の出力端に近い前記情報電荷パケットから順番に前記転送対象として、反復実行されるものである。
【発明の効果】
【００２０】
本発明によれば、電荷転送部における情報電荷パケットの移動速度は、転送対象とする情報電荷パケットの保持位置から電荷転送部の出力端までの転送電極に順次、オフ電圧を印加する操作によって規定され、移動速度が転送クロックの周波数に依存しない。つまり、従来のような電荷転送部に複数形成される電位井戸を各転送電極に印加する転送クロックで同時並列的に移動させる場合には、隣接するいくつかの転送電極それぞれの電圧が転送クロックに応じて高速に上下に変動され、転送クロックの波形や転送クロック相互の位相差等の影響を受けて、隣接する転送電極間に複雑な電圧関係が生じ得、それ故、転送クロックの高周波数化による転送速度の向上に限界があった。これに対し、本発明においては、基本的には、隣接する転送電極間にてオフ電圧とする順序だけが維持されればよく、隣接する転送電極間での電圧関係が単純化される分、高速化が容易となる。
【００２１】
また、電荷転送部に複数の情報電荷パケットが保持されている場合に、転送対象以外の情報電荷パケットは停止させたまま、転送対象の情報電荷パケットだけを転送させることができる。つまり、従来とは異なり転送対象の情報電荷パケットの転送条件を他の情報電荷パケットとは独立に設定可能であり、制約が少ない分、各情報電荷パケットの転送速度が向上する条件設定が可能となる。また、転送対象以外の情報電荷パケットに関わる転送電極の電圧変化は不要であり、その分、充放電電流量が抑制される。さらに、転送対象以外の情報電荷パケットに関しては、その情報電荷パケットを蓄積する電位井戸を形成する転送電極と、隣接する情報電荷パケットに対する障壁を形成する転送電極との２種類で足りる。すなわち、電荷転送部に複数の情報電荷パケットを保持するために、情報電荷パケット１つ当たり２つの転送電極で足りるので、転送電極の構成の簡素化、受光画素の列方向配置の高密度化などが図れる。
【００２２】
さらに、転送動作の開始時において、転送対象の情報電荷パケットはその位置から転送先である目的位置までの領域に分散して蓄積される。よって、電荷掃き寄せ動作におけるオン電圧とオフ電圧との差は、当初、情報電荷パケットを保持する電位井戸を形成するために転送電極間に与える電圧差より小さくすることができる。この転送駆動の低電圧化により、消費電力を低減可能であると共に、オン電圧からオフ電圧への電圧変化の高速化により転送速度の一層の向上が可能となる。
【００２３】
例えば、遮光されていない電荷転送部からなる受光部から遮光された蓄積部へ情報電荷パケットを転送する固体撮像装置において、以上のようにして、転送速度の向上を図ることにより、スミアを抑制することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態（以下実施形態という）であるＣＣＤイメージセンサについて、図面に基づいて説明する。
【００２５】
図１は、実施形態に係るＣＣＤイメージセンサの概略の構成を示す模式的な平面図である。本ＣＣＤイメージセンサは、イメージセンサ２０とそれを駆動する駆動回路２２とを含んで構成される。本実施形態ではこれらイメージセンサ２０及び駆動回路２２は１つの半導体チップの上に形成されている。その一方で、これらを別々の半導体チップに分けて構成することとしてもよい。イメージセンサ２０は、撮像部２０ｉ、蓄積部２０ｓ、水平転送部２０ｈ及び出力部２０ｄを備える。
【００２６】
撮像部２０ｉには入射光量に応じた信号電荷（情報電荷）を発生する受光画素が複数、行列配置される。撮像部２０ｉに行列配置された受光画素の各列はＣＣＤ（垂直ＣＣＤ）により構成される。各垂直ＣＣＤは撮像部２０ｉを構成する半導体基板上にそれぞれ行方向に渡された複数本の転送電極を備える。ここでは、従来のフレーム転送型ＣＣＤイメージセンサにおける垂直ＣＣＤシフトレジストに倣って、１つの受光画素に対応する垂直ＣＣＤの領域をビットと称することとする。撮像部２０ｉを構成する垂直ＣＣＤは、隣り合う２本ずつの転送電極が１ビットを構成し、１つの受光画素を構成する。
【００２７】
撮像部２０ｉの各転送電極は、それぞれ別個の信号線で駆動回路２２に接続され、駆動回路２２により互いに独立の電圧を印加することが可能である。図１においては、撮像部２０ｉの各転送電極に印加される電圧を総括的にφiと表している。駆動回路２２は、後述するように、各転送電極に印加する電圧φiによって、撮像部２０ｉでの情報電荷の蓄積及び垂直転送を制御する。
【００２８】
蓄積部２０ｓは遮光膜で覆われ、光の入射による電荷発生を防止される。この点を除けば、蓄積部２０ｓは基本的に撮像部２０ｉと同様に構成される。すなわち、蓄積部２０ｓは、行方向に複数配列された垂直ＣＣＤを備える。蓄積部２０ｓの垂直ＣＣＤは、撮像部２０ｉの垂直ＣＣＤそれぞれに対応して設けられる。撮像部２０ｉと蓄積部２０ｓとの互いに対応する垂直ＣＣＤはチャネルが連続し、撮像部２０ｉで蓄積された情報電荷を蓄積部２０ｓへ転送し蓄積することができる。ちなみに、蓄積部２０ｓの垂直ＣＣＤは、少なくとも撮像部２０ｉの行数（撮像部２０ｉの垂直ＣＣＤのビット数）に応じたビット数を有し、撮像部２０ｉの各列の情報電荷を全て格納することができる。
【００２９】
蓄積部２０ｓの垂直ＣＣＤは撮像部２０ｉの垂直ＣＣＤと同様、行方向に渡された転送電極を複数本備える。蓄積部２０ｓの各転送電極は、撮像部２０ｉと同様、それぞれ別個の信号線で駆動回路２２に接続され、駆動回路２２により互いに独立の電圧を印加することが可能である。図１においては、蓄積部２０ｓの各転送電極に印加される電圧を総括的にφsと表している。駆動回路２２は、後述するように、各転送電極に印加する電圧φsによって、蓄積部２０ｓでの情報電荷の蓄積及び垂直転送を制御する。
【００３０】
水平転送部２０ｈはＣＣＤシフトレジスタ（水平シフトレジスタ）であり、各ビットが蓄積部２０ｓの各垂直シフトレジスタの出力に接続され、蓄積部２０ｓのライン転送動作により各列から並列して出力される情報電荷を受け取る。水平転送部２０ｈはその複数本の転送電極に印加される水平転送クロックφhに応じて、蓄積部２０ｓからライン転送された情報電荷を順次、出力部２０ｄに転送する。
【００３１】
出力部２０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部２０ｈから出力される情報電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号として出力する。出力部２０ｄの容量に蓄積された情報電荷はリセットパルス信号φrでリセットトランジスタをオン状態とすることでリセットされる。
【００３２】
駆動回路２２は、イメージセンサ２０に対して、φi，φs，φh，φrの電圧信号及び基板電圧等を供給する。例えば、駆動回路２２はロジック回路及びバッファアンプを含んで構成される。ロジック回路はタイミング制御されたロジック信号を生成し、そのロジック信号をバッファアンプに入力する。バッファアンプは、入力されたロジック信号の波形を有すると共に転送電極等に対する十分な駆動能力を有した電圧信号φi，φs，φh，φrを生成し出力する。
【００３３】
図２は撮像部２０ｉ及び蓄積部２０ｓの列方向に沿った模式的な断面にチャネル電位を重ねて示した説明図である。シリコン半導体等からなる基板３０の表面にはゲート酸化膜（図示せず）を介して、列方向に複数の転送電極３２が配列される。各転送電極３２には駆動回路２２から個別の電圧信号φi,j又はφs,jが印加される。ここでは、撮像部２０ｉの垂直ＣＣＤの出力端側（蓄積部２０ｓ側）から第ｋビットを構成する２つの転送電極３２のうち、出力端側の転送電極に印加される電圧信号をφi,2k-1、もう一方の転送電極に印加される電圧信号をφi,2kと記す。同様に、蓄積部２０ｓの垂直ＣＣＤの出力端側（水平シフトレジスタ２０ｈ側）から第ｋビットを構成する２つの転送電極３２のうち、出力端側の転送電極に印加される電圧信号をφs,2k-1、もう一方の転送電極に印加される電圧信号をφs,2kと記す。なお、撮像部２０ｉ及び蓄積部２０ｓそれぞれの垂直ＣＣＤのビット数をｎビットとする。
【００３４】
図２（ａ）は、撮像部２０ｉのφi,2k（ｋ＝１〜ｎ）をオン電圧ＶＨ１、φi,2k-1（ｋ＝１〜ｎ）をオフ電圧ＶＬとして、それぞれ２つの転送電極３２で構成されるビット毎の受光画素に露光により生じた情報電荷を蓄積した状態を表している。例えば、このとき蓄積部２０ｓのφs,2k及びφs,2k-1（ｋ＝１〜ｎ）はオフ電圧ＶＬに設定されているものとする。
【００３５】
露光期間が終了すると、受光画素の情報電荷が蓄積部２０ｓに近いものから順番に撮像部２０ｉへ転送される。図２（ｂ）〜（ｅ）は、撮像部２０ｉの第１ビットの情報電荷を蓄積部２０ｓの第１ビットへ転送する一連の動作を表している。撮像部２０ｉの第１ビットの転送時には、撮像部２０ｉの第２〜第ｎビットに印加する電圧信号は変化されず、撮像部２０ｉの第１ビットから蓄積部２０ｓの第１ビットまでの転送電極３２に印加される電圧信号が駆動回路２２により操作される。駆動回路２２は、転送動作の初めに、φi,1及びφi,2とφs,2n〜φs,3とを一斉にオン電圧ＶＨ２とする。なお、撮像部２０ｉの第ｋビットの転送動作においてオン電圧ＶＨ２を印加する情報電荷の保持位置から転送先の目的位置までの一連の転送電極３２に対応するチャネル範囲を、以下、掃き寄せ区間Ｒ(k)と称する。ここで、例えば、オン電圧ＶＨ２はＶＨ２＝ＶＨ１に設定することができる一方、ここで行う掃き寄せ動作では、当初１つの転送電極下の転送チャネルに保持されていた情報電荷を、転送チャネルのより広い面積範囲に保持することが可能であるので、ＶＨ２＜ＶＨ１に設定することも可能である。特に低消費電力化、転送速度の効率化の観点からは、ＶＨ２＜ＶＨ１に設定することが好適である。一方、転送先の蓄積部２０ｓの第１ビットの転送電極３２に印加されるφs,2は、撮像部２０ｉの第１ビットに蓄積されていた情報電荷パケットを当該転送電極３２下の領域で単独に保持可能とするために、オン電圧ＶＨ１に設定される。φs,1は電位障壁を形成するためにオフ電圧ＶＬとされる。
【００３６】
以上のように掃き寄せ区間Ｒ(1)の印加電圧φi,1及びφi,2とφs,2n〜φs,3とをオン電圧ＶＨ２としたことにより、撮像部２０ｉの第１ビットに蓄積されていた情報電荷が、掃き寄せ区間Ｒ(1)に拡散して保持される。しかる後、駆動回路２２は、掃き寄せ区間Ｒ(1)の転送電極３２の印加電圧を、区間Ｒ(1)の撮像部２０ｉの第１ビット側の端部から蓄積部２０ｓの第１ビット側の端部へ向けて、順次、オン電圧ＶＨ２からオフ電圧ＶＬへ切り換える（図２（ｃ）〜（ｅ））。これにより、区間Ｒ(1)に拡散して保持されていた情報電荷が、順次、蓄積部２０ｓの第１ビット側へ寄せ集められていく。そして、区間Ｒ全体がオフ電圧ＶＬに切り換えられると、区間Ｒに拡散していた情報電荷が全て、蓄積部２０ｓの第１ビットのオン電圧ＶＨ１を印加された転送電極３２下に集められ蓄積される（図２（ｅ））。
【００３７】
上述のようにして撮像部２０ｉの第１ビットから蓄積部２０ｓの第１ビットへの情報電荷の転送動作が完了後、撮像部２０ｉの第２ビットから蓄積部２０ｓの第２ビットへの情報電荷の転送動作が開始される。撮像部２０ｉの第２ビットの転送時には、撮像部２０ｉの第３〜第ｎビットに印加する電圧信号は変化されず、撮像部２０ｉの第２ビットから蓄積部２０ｓの第２ビットまでの転送電極３２に印加される電圧信号が駆動回路２２により操作される。図２（ｆ）は、第２ビットに対する動作のうち、上記第１ビットに対する動作での図２（ｂ）に相当する状態を表している。すなわち、駆動回路２２は、第２ビットの転送動作の初めに、掃き寄せ区間Ｒ(2)となるφi,1〜φi,4及びφs,2n〜φs,5を一斉にオン電圧ＶＨ２とし、また、転送先の蓄積部２０ｓの第２ビットの転送電極３２に印加されるφs,4をオン電圧ＶＨ１に設定する（図２（ｆ））。なお、φs,3は蓄積部２０ｓの第１ビットの電位井戸との間に電位障壁を形成するためにオフ電圧ＶＬとされる。
【００３８】
しかる後、駆動回路２２は、区間Ｒ(2)の撮像部２０ｉの第２ビット側の端部から蓄積部２０ｓの第２ビット側の端部へ向けて、順次、転送電極３２の印加電圧をオン電圧ＶＨ２からオフ電圧ＶＬへ切り換える（図２（ｇ），（ｈ））。これにより、区間Ｒ(2)に拡散して保持されていた情報電荷が、順次、蓄積部２０ｓの第２ビット側へ寄せ集められる。そして、区間Ｒ(2)全体がオフ電圧ＶＬに切り換えられると、区間Ｒ(2)に拡散していた情報電荷が全て、蓄積部２０ｓの第２ビットのオン電圧ＶＨ１を印加された転送電極３２下に集められ蓄積される（図２（ｈ））。
【００３９】
以降、同様にして、撮像部２０ｉの第αビット（α＝２，３，…，ｎ−１）から蓄積部２０ｓの第αビットへの情報電荷の転送動作の完了後、撮像部２０ｉの第（α＋１）ビットから蓄積部２０ｓの第（α＋１）ビットへの情報電荷の転送動作が実行され、撮像部２０ｉのｎビット全ての情報電荷が蓄積部２０ｓへ転送される（図２（ｉ））。
【００４０】
上述の各掃き寄せ区間Ｒにて情報電荷を移動させる際には、一連の転送電極を順番にオフ電圧とすればよく、周期的にオン／オフを繰り返す転送クロックは必要とされない。すなわち、撮像部２０ｉの各ビットの情報電荷を蓄積部２０ｓへ高速に転送する際に、転送クロックの周期が短くなることに起因する制限が問題とならない。本転送動作では、転送電極を順次、オフ電圧とする時間間隔を短縮することで、転送速度が高速化される。転送クロックを用いた従来の転送では、クロック周波数が高くなった際のクロックパルスの波形の鈍りや歪みが、転送速度の向上に対する制限要因となっているが、本装置の転送方法は、当該制限から解放され、転送速度の各段の向上が可能となる。ちなみに、本転送方法においても、オン電圧ＶＨ２からオフ電圧ＶＬへの電圧変化の波形は高速化に伴い鈍り得るが、本転送方法においては、オン電圧ＶＨ２からオフ電圧ＶＬへの切り換えによるチャネル電位の変化が転送電極の並び順に生じ、転送チャネルにおけるフリンジ電界が一定の方向を向くことが専ら重要であって、これは波形が鈍っても実現することが可能である。
【００４１】
既に、転送速度の効率化の観点からは、ＶＨ２＜ＶＨ１に設定することが好適と述べた。この点については、このように設定することで、オン電圧ＶＨ２からオフ電圧ＶＬへの立ち下がり時間を短縮し得ることを１つの理由として挙げることができる。
【００４２】
例えば、オン電圧ＶＨ２からオフ電圧ＶＬへ切り替わる電圧を一連の転送電極に順番に時間差を有して印加するために、駆動回路２２は、その一部にディレイラインを用いて構成可能である。例えば、撮像部２０ｉの第ｎビットから蓄積部２０ｓの第１ビットまでに対応したディレイラインのうち掃き寄せ区間Ｒに対応した部分をスイッチ素子等で選択可能に構成し、当該ディレイラインの選択した区間の入力端に、掃き寄せ動作の開始に際して入力電圧信号を印加する。これにより、各転送電極に対応して設けられるディレイラインの各タップに順次、遅延した電圧信号が得られる。例えば、ディレイラインのタップをバッファアンプを介して垂直ＣＣＤの転送電極に接続し、ディレイラインの選択区間にオン電圧からオフ電圧へ切り替わる電圧信号を入力して、各タップから転送電極に順次、遅延した電圧信号が印加される構成とすることができる。
【００４３】
本装置は、各掃き寄せ区間Ｒにて情報電荷を高速転送させることで、区間Ｒのうち撮像部２０ｉに属する部分にて情報電荷に混入し得るスミア成分を低減することが可能となる。なお、撮像部２０ｉの第βビットの掃き寄せ動作の間、第（β＋１）〜第ｎビットの情報電荷パケットはその位置を動かないので、スミア成分が混入することはない。したがって、上述の撮像部２０ｉの先行ビットに対する転送動作の完了と、後続ビットに対する転送動作の開始までの間隔は、スミア抑制の観点からは、任意に設定することが可能である。
【００４４】
本発明の実施形態として、従来のフレーム転送型ＣＣＤイメージセンサに対応する構成を有するＣＣＤイメージセンサを以上、説明したが、本発明は、従来のインターライン転送型ＣＣＤイメージセンサやフレームインターライン転送型ＣＣＤイメージセンサに対応する構成のＣＣＤイメージセンサとして実施することもできる。いずれの場合も、従来、垂直シフトレジスタとして利用されるＣＣＤにおいて、上述の掃き寄せ動作を実現することで、垂直転送動作の高速化を図ることができる。また、１画素当たり２つの転送電極で構成することができるので、画素を高密度化することが容易となる。一方、転送電極幅の確保が容易となり、転送電極の抵抗を低減することができ、駆動電圧の振幅及びクロックの立ち上がり、立ち下がり時間を短縮することも可能となる。
【図面の簡単な説明】
【００４５】
【図１】実施形態に係るＣＣＤイメージセンサの概略の構成を示す模式的な平面図である。
【図２】実施形態に係るＣＣＤイメージセンサの撮像部及び蓄積部の列方向に沿った模式的な断面及びチャネル電位を示す説明図である。
【図３】従来のＣＣＤイメージセンサにおける垂直ＣＣＤシフトレジスタの列方向に沿った模式的な断面及びチャネル電位を示す説明図である。
【符号の説明】
【００４６】
２０  イメージセンサ、２０ｉ  撮像部、２０ｓ  蓄積部、２２  駆動回路、３０  基板、３２  転送電極。
【図１】
2007019919.tif 000003
【図２】
2007019919.tif 000004
【図３】
2007019919.tif 000005