(57)【要約】【課題】第１層電極と第２層電極との間の層間リークの発生を抑制し、白傷がなく高品質の固体撮像素子を提供する。【解決手段】電荷転送部外端の前記第２層導電性膜をマスクパターンを用いてパターニングする工程が、前記マスクパターンから露呈する前記第２層導電性膜の膜厚が、第２層電極端側で、前記第１層電極端側よりも膜厚が小さくなるようにした状態で、エッチングする工程を含むことを特徴とする。【選択図】図２
2007142098.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
ゲート酸化膜の形成された半導体基板表面に、第１層電極を構成する第１層導電性膜のパターンを形成する工程と、
表面酸化を行うことにより、前記第１層電極を構成する前記第１層導電性膜のまわりに電極間絶縁膜を形成する工程と、
前記第１層電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２層電極を構成する第２層導電性膜を成膜する工程と、
この第２層導電性膜を平坦化する工程と、
前記平坦化する工程後、前記第２層導電性膜をパターニングする工程とを含み、
電荷転送部外端の前記第２層導電性膜をマスクパターンを用いてパターニングする工程が、
第２層電極端側のエッチング量が、前記第１層電極端側よりも小さくなるようにした状態で、エッチングする工程を含む固体撮像素子の製造方法。
【請求項２】
請求項１に記載の固体撮像素子の製造方法であって、
前記第２層導電性膜を成膜する工程は、
前記マスクパターンから露呈する前記第２層導電性膜の膜厚が、第２層電極端側で、前記第１層電極端側よりも膜厚が小さくなるようにした状態で、エッチングする工程を含む固体撮像素子の製造方法。
【請求項３】
請求項１に記載の固体撮像素子の製造方法であって、
前記第２層導電性膜を成膜する工程は、
前記第２層導電性膜の膜厚が、前記第１層電極間領域を充填しうる程度の膜厚であってかつ前記第１層導電性膜の膜厚を越えないように成膜する工程である固体撮像素子の製造方法。
【請求項４】
請求項１に記載の固体撮像素子の製造方法であって、
前記平坦化する工程に先立ち、前記第２層導電性膜を第２層電極端側を選択的にハーフエッチングする工程を含む固体撮像素子の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の固体撮像素子の製造方法であって、
前記平坦化する工程は、ＣＭＰ工程である固体撮像素子の製造方法。
【請求項６】
請求項１乃至４のいずれかに記載の固体撮像素子の製造方法であって、
前記平坦化する工程は、レジストエッチバック工程である固体撮像素子の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の固体撮像素子の製造方法であって、
前記電極間絶縁膜を形成する工程は、低温プラズマを用いたラジカル酸化工程である固体撮像素子の製造方法。
【請求項８】
請求項７に記載の固体撮像素子の製造方法であって、
前記電極間絶縁膜を形成する工程は、酸化シリコン膜を形成する工程と、酸窒化シリコン膜を形成する工程とを含む固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法にかかり、特に電極酸化に関する。
【背景技術】
【０００２】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置精度が重要となり、またその距離、特に高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）面での大きな問題となる。
【０００４】
さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。
【０００５】
このような状況の中、高集積化を実現するためには表面の平坦性に加え、電荷転送部の微細化が大きな課題となっている。このため電荷転送部を構成する電極及び電極間絶縁膜の微細化及び薄型化は重要な技術課題となる。
例えば電荷転送部の厚さを薄くし、光電変換部への集光を向上するために、電荷転送部を単層電極構造とした構造が提案されている（例えば特許文献１）。この構造を実現するために、第１層導電性膜により第１層電極のパターンを形成した後、熱酸化により電極間絶縁膜を形成し、この上層に第２層導電性膜を形成している。
【０００６】
ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、図７（ａ）乃至（ｅ）にその製造工程を示すように、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン層を用い、第１層電極を形成した後に、この第１層電極のパターン３ａ表面を熱酸化し、酸化シリコン膜４Ｓで被覆した後、第２層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン層を堆積し、ＣＭＰ（化学的機械研磨）法により研磨を行うあるいは、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより第２層電極のパターン３ｂを形成し、電極の単層化を実施している。
【０００７】
例えば、従来の方法では、ｎ型シリコン基板１表面に、酸化シリコン膜２ａと、窒化シリコン膜２ｂと、酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【０００８】
続いて、このゲート酸化膜２上に、第１層ドープトポリシリコン膜からなる第１層電極のパターン３ａを形成し、これをフォトリソグラフィによりパターニングした後、熱酸化により電極間絶縁膜となる酸化シリコン膜５を形成する。
そしてこの酸化シリコン膜５を電極間絶縁膜として、第２層ドープトポリシリコン膜等からなる第２層電極のパターン３ｂを形成し、ＣＭＰあるいはレジストエッチバックにより平坦化し（図７（ｂ））、この後、レジストパターンＲ２を形成して（図７（ｃ））これをマスクとして第２層ドープトポリシリコン膜をパターニングし（図７（ｄ））、第２層電極３ｂを形成する方法がとられている。
しかしながらこのパターニング工程において、第１層電極側と第２層電極側とで、第２層導電性膜の膜厚が同程度であるため、エッチングで抜けきる時間が同程度となる。このため、第１層電極側と第２層電極側とで側壁に付着する反応生成物量が同程度となり、残渣除去が困難となる。この残渣は、異方性エッチング後等方性エッチングを行うことに除去可能であるが、図７（ｅ）に示すように、等方性エッチング量を増やすと残渣除去は確実となるが第２層電極側にサイドエッチが発生し、このサイドエッチはスミアの発生につながるという問題があった。
【０００９】
【特許文献１】特開平８−２７４３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、従来の固体撮像素子では、第２層導電性膜のパターニング工程において、パターンエッジに発生する付着する反応生成物を確実に除去しようとすると、サイドエッチが発生し、スミア劣化の原因となり、サイドエッチを防ごうとすると残渣除去が不十分となり層間リークの原因となったり、白きずが発生することもあった。
【００１１】
本発明は前記実情に鑑みてなされたもので、第１層電極と第２層電極との間の層間リークの発生を抑制し、白傷がなく高品質の固体撮像素子を提供することを目的とする。
すなわち、第２層電極のエッジ形状をシャープに形成することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明の固体撮像素子の製造方法は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する単層電極構造の電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、ゲート酸化膜の形成された半導体基板表面に、第１層電極を構成する第１層導電性膜のパターンを形成する工程と、第１層電極の表面酸化を行うことにより、前記第１層電極を構成する前記第１層導電性膜のまわりに電極間絶縁膜を形成する工程と、前記第１層電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２層電極を構成する第２層導電性膜を形成する工程と、前記第１層電極および前記電極間絶縁膜の形成された前記半導体基板表面に第２層電極を構成する第２層導電性膜を成膜する工程と、この第２層導電性膜を平坦化する工程と、前記平坦化する工程後、前記第２層導電性膜をパターニングする工程とを含み、電荷転送部外端の前記第２層導電性膜をマスクパターンを用いてパターニングする工程が、第２層電極端側のエッチング量が、前記第１層電極端側よりも小さくなるようにした状態で、エッチングする工程を含むことを特徴とする。
この方法によれば、平坦化後の第２層導電性膜を、加工形状を損なうことなく、良好なパターン形成を実現できるように、パターニング工程に先立ち、パターンエッジ側のエッチング量が十分に少なくなるようにし、エッチング時間を低減することで、転送電極側壁に付着する反応生成物量をコントロールし、加工形状を損なうことなく、エッチング残渣を除去することができるようにし、層間リーク、および白傷のない高品質の固体撮像素子を提供する。
【００１３】
また、本発明は、上記固体撮像素子の製造方法において、前記マスクパターンから露呈する前記第２層導電性膜の膜厚が、第２層電極端側で、前記第１層電極端側よりも膜厚が小さくなるようにした状態で、エッチングする工程を含むことを特徴とする。
この方法によれば、平坦化後の第２層導電性膜を、加工形状を損なうことなく、良好なパターン形成を実現できるように、パターニング工程に先立ち、パターンエッジ側の膜厚が十分に小さくなるようにし、エッチング時間を低減することで、転送電極側壁に付着する反応生成物量をコントロールし、加工形状を維持した状態で、エッチング残渣を除去することができる。
【００１４】
また、本発明は、上記固体撮像素子の製造方法において、前記第２層導電性膜を成膜する工程は、前記第２層導電性膜の膜厚が、前記第１層電極間領域を充填しうる程度の膜厚であってかつ前記第１層導電性膜の膜厚を越えないように成膜する工程であるものを含む。
この構成により、成膜時に膜厚をコントロールするだけで高精度のパターニングが可能となる。また、必要最小限の成膜ですむため、成膜時間を短縮することができ、コストの低減をはかることができる。
【００１５】
また、本発明は、上記固体撮像素子の製造方法において、前記平坦化する工程に先立ち、前記第２層導電性膜を第２層電極端側を選択的にハーフエッチングする工程を含む。
この構成により、第１層電極間に十分に第２層導電性膜を充填した上で、第２層導電成膜をハーフエッチングしているため、第２層電極端側は２段階エッチングとなり、高精度のパターニングが可能となる。
【００１６】
また、本発明は、上記固体撮像素子の製造方法において、前記平坦化する工程は、ＣＭＰ工程である。
【００１７】
また、本発明は、上記固体撮像素子の製造方法において、前記平坦化する工程は、レジストエッチバック工程である。
【００１８】
また、本発明は、上記固体撮像素子の製造方法において、前記電極間絶縁膜を形成する工程は、低温プラズマを用いたラジカル酸化工程であるものを含む。
この方法によれば、低温形成が可能で、絶縁耐圧の高い電極間絶縁膜を形成することができ、また、パターニング工程における第１層電極へのサイドエッチを確実に阻止することができる。
【００１９】
また、本発明は、上記固体撮像素子の製造方法において、前記電極間絶縁膜を形成する工程は、酸化シリコン膜を形成する工程と、酸窒化シリコン膜を形成する工程とを含む。
この方法によれば、酸化シリコン膜と酸窒化シリコン膜との積層膜を構成するため、絶縁耐圧の高い電極間絶縁膜を形成することができるため、薄型化をはかることができ、その結果電極間距離を低減することができる。このことにより、第１層電極と第２層電極の距離を低減でき、電極間ギャップに起因するポテンシャルポケットの生成を抑制することができ、またポテンシャルポケットを生成したとしても浅くすることができ、駆動電圧を高くすることなく形成可能である。
【００２０】
また、本発明は、上記固体撮像素子の製造方法において、前記第１層導電性膜または第２層導電性膜は、シリコン系導電性膜であるものを含む。
【００２１】
また、本発明は、上記固体撮像素子の製造方法において、前記シリコン系導電性膜はドープトアモルファスシリコン膜であるものを含む。
【００２２】
また、本発明は、上記固体撮像素子の製造方法において、前記シリコン系導電性膜はドープトポリシリコン膜であるものを含む。
【発明の効果】
【００２３】
本発明の固体撮像素子の製造方法によれば、第２層導電性膜のパターニング工程において、平坦化後の第２層導電性膜を、加工形状を損なうことなく、良好なパターン形成を実現できるように、パターニング工程に先立ち、パターンエッジ側の膜厚が十分に小さくなるようにし、エッチング時間を低減することで、転送電極側壁に付着する反応生成物量をコントロールし、加工形状を損なうことなく、エッチング残渣を除去することができるようにし、層間リーク、および白傷のない高品質の固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下本発明の実施の形態について図面を参照しつ説明する。
（第１の実施の形態）
【００２５】
この固体撮像素子は、図１および２にその製造工程図、図３および４にその断面概要図および平面概要図を示すように、第１層ドープトアモルファスシリコン膜で形成される第１層電極３ａと第２層ドープトアモルファスシリコン膜で形成される第２層電極３ｂとからなる２層電極構造の電荷転送電極を備えた固体撮像素子において、電荷転送部外端の前記第２層導電性膜を、マスクパターンを用いてパターニングする工程が、前記マスクパターンから露呈する前記第２層導電性膜の膜厚ｔ２２が、第２層電極端側で、前記第１層電極端側ｔ１２よりも膜厚が小さくなるようにした状態で、エッチングするようにしたことを特徴とするものである。ここでは、第２層導電性膜の膜厚が、前記第１層電極間領域を充填しうる程度の膜厚であってかつ前記第１層導電性膜の膜厚ｔ１を越えないように成膜している。
【００２６】
なお、図３および図４に全体の概要説明図（この図では周縁部は示されていない）を示すように、シリコン基板１には、光電変換部を構成する複数のフォトダイオード領域３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード領域３０の間に形成される。ここで図３は図４のＡ−Ａ線に沿ってフォトダイオード領域を含む面で切断して得られる断面である。なお図１乃至２の製造工程図では、機能回路を構成する配線パターンとしての第２層導電性膜のパターンをもつアクティブ領域を含む断面を示している。
【００２７】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネル３３は、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００２８】
なお、図４においては、電極間絶縁膜５の内、フォトダイオード領域と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００２９】
図３に示すように、シリコン基板１内には、フォトダイオード領域３０、電荷転送チャネル３３、チャネルストップ領域３２、電荷読み出し領域３４が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜５と電荷転送電極３（第１層ドープトアモルファスシリコン膜３ａからなる第１の電極、第２層ドープトアモルファシリコン膜３ｂからなる第２の電極）が形成される。
【００３０】
電荷転送部４０は、上述したとおりであるが、図３に示すように、電荷転送部４０の電荷転送電極上面には中間層７０が形成される。７１は遮光膜、７２はＢＰＳＧ（borophospho  silicate  glass）からなる絶縁膜、７３はＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）、７４は透明樹脂膜からなる平坦化層である。
【００３１】
固体撮像素子の上方には、フォトダイオード領域３０の光検知部分を除いて遮光膜７１が設けられ、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間は、絶縁性の透明樹脂等からなる平坦化層６１が充填される。
また、図４では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００３２】
次にこの固体撮像素子の製造工程について詳細に説明する。
まず、図１（ａ）に示すように、不純物濃度１．０×１０１６ｃｍ−３程度のｎ型のシリコン基板１表面に、膜厚１５〜３５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚５〜１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００３３】
続いて、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．２〜０．４μｍのリンドープの第１層ドープトアモルファスシリコン膜３ａを形成する。このときの基板温度は５００〜６５０℃とする。
【００３４】
この後、図１（ｂ）に示すように、減圧ＣＶＤ法により膜厚５０〜１００ｎｍの酸化シリコン膜４ａと、膜厚５０〜１００ｎｍの窒化シリコン膜４ｂとを形成する。
【００３５】
続いて、そしてこの上層にポジレジストを厚さ０．５〜１．４μｍとなるように塗布し、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンＲ１を形成する（図１（ｃ））。
【００３６】
この後、ＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとの混合ガスあるいはＣＨＦ３とＣＦ４とＳＦ６との混合ガスを用いた反応性イオンエッチングにより、酸化シリコン膜４ａと、窒化シリコン膜４ｂとをエッチングし、第１層ドープトアモルファスシリコン膜３ａのパターニング用のマスクパターンを形成する。そしてアッシングによりレジストパターンを剥離除去する。
【００３７】
この後、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、第１の電極および周辺回路の配線を形成する（図１（ｄ））。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。
【００３８】
続いて、低温プラズマを用いたラジカル酸化により第１の電極３ａのパターンの周りに膜厚８０〜９０ｎｍの酸化シリコン膜と酸窒化シリコン膜からなる電極間絶縁膜５を形成する（図１（ｅ））。
【００３９】
次に、ＳｉＨ４ガスにＰＨ３とＮ２とを添加した反応性ガスを用いた減圧ＣＶＤ法により膜厚０．２〜０．３８μｍの第２層ドープトアモルファスシリコン膜３ｂを形成する。このとき第２層ドープトアモルファスシリコン膜３ｂの膜厚は第１層ドープトアモルファスシリコン膜およびその上層の酸化シリコン膜４ａおよび窒化シリコン膜４ｂの膜厚の合計膜厚よりも薄く形成する。ここでマスクパターンから露呈する前記第２層導電性膜の膜厚ｔ２２が、第２層電極端側で、前記第１層電極端側の膜厚ｔ１２よりも小さくなるようにした状態で（図２（ｃ）参照）、エッチングするために、ここでは、第２層導電性膜の膜厚が、前記第１層電極間領域を充填しうる程度の膜厚であってかつ前記第１層導電性膜の膜厚ｔ１を越えないように成膜している（図２（ａ））。
【００４０】
そして、図２（ｂ）に示すように、表面にレジスト（図示せず）を塗布し、第２層ドープトアモルファスシリコン膜３ｂのエッチング速度がほぼ同一となる条件で、全面エッチングを行い、第２層ドープトアモルファスシリコン膜３ｂの平坦化を行う（レジストエッチバック工程）。なお、このレジストエッチバック工程に代えてＣＭＰを行うようにしてもよい。
【００４１】
この後、図２（ｃ）に示すように、アクティブ領域および周辺回路形成のためのレジストパターンＲ２を形成する。このときマスクパターンから露呈する前記第２層導電性膜の膜厚ｔ２２が、第２層電極端側で、前記第１層電極端側の膜厚ｔ１２よりも小さくなっている。
【００４２】
そして、図２（ｄ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード領域３０上の第２層ドープトアモルファスシリコン膜３ｂをエッチング除去するとともに周辺回路パターンを残留させるようにパターニングを行う。
そして、アッシングによりレジスト除去を行なうことにより、第２層ドープトアモルファスシリコン膜３ｂのパターンが形成される。
【００４３】
このようにして、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極を形成し、表面の平坦な電荷転送電極が形成される。
【００４４】
そしてこの上層に遮光膜のパターン７１、膜厚７００ｎｍのＢＰＳＧ膜７２を形成し、８５０℃でリフローし平坦化する。そしてＰ−ＳｉＮからなる絶縁膜（パッシベーション膜）７３、透明樹脂膜からなる平坦化層７４を形成する。６は絶縁膜、７は反射防止膜である。
この後、カラーフィルタ５０、平坦化層６１、マイクロレンズ６０などを形成して、図３および図４に示すような固体撮像素子を得る。
【００４５】
以上のように、かかる構成によれば、平坦化後の第２層導電性膜を、加工形状を損なうことなく、良好なパターン形成を実現できるように、パターンエッジ側の膜厚が十分に小さくなるようにし、エッチング時間を低減することで、第２層電極極側壁に付着する反応生成物量が少なくなるようにコントロールし、残渣除去のための等方性エッチング時間を少なくし、加工形状を損なうことなく、エッチング残渣を除去することができるようにし、層間リーク、および白傷のない高品質の固体撮像素子を提供する。
【００４６】
また、前記第２層導電性膜の膜厚が、前記第１層電極間領域を充填しうる程度の膜厚であってかつ前記第１層導電性膜の膜厚を越えないように成膜しており、成膜時に膜厚をコントロールするだけで高精度のパターニングが可能となる。また、必要最小限の成膜ですむため、成膜時間を短縮することができ、コストの低減をはかることができる。
【００４７】
（第２の実施の形態）
前記第１の実施の形態では、第２層アモルファスシリコン膜の成膜時の膜厚を小さくしたが、本実施の形態では、成膜時の第２層導電性膜を、従来と同様に、十分に厚く形成し、平坦化後、エッチングにより、第２層電極側で膜厚が第１層電極側よりも小さくなるように、ハーフエッチングを行うようにしたことを特徴とする。
他は前記実施の形態１と同様である。
【００４８】
図１（ａ）乃至（ｅ）は、前記第１の実施の形態と同様に形成されるが、図５（ａ）に示すように、第２層ドープトアモルファスシリコン膜３ｂの膜厚は従来と同様に、第１層ドープトアモルファスシリコン膜およびその上層の酸化シリコン膜４ａおよび窒化シリコン膜４ｂの膜厚の合計膜厚と同等かそれよりも十分に厚く形成する。
そして図５（ｂ）に示すように、ＣＭＰにより、第２層ドープトアモルファスシリコン膜３ｂの平坦化を行う。
【００４９】
この後、図５（ｃ）に示すようにフォトリソグラフィによりレジストパターンＲ３を用いて、第２層ドープトアモルファスシリコン膜３ｂ側をハーフエッチングし図６（ａ）に示すように膜厚ｔ２２を第１層ドープトアモルファスシリコン膜３ａからなる第１層電極側の膜厚ｔ１２よりも十分に小さくなるようにする（ｔ１２＞ｔ２２）。
【００５０】
そして、後は第１の実施の形態と同様に、図６（ｂ）に示すように、このレジストパターンＲ２をマスクとして、フォトダイオード領域３０上の第２層ドープトアモルファスシリコン膜３ｂをエッチング除去するとともに周辺回路パターンを残留させるようにパターニングを行う。
そして、アッシングによりレジスト除去を行なうことにより、図６（ｃ）に示すように、第２層ドープトアモルファスシリコン膜３ｂのパターンが形成される。
【００５１】
このようにして、第２層ドープトアモルファスシリコン膜３ｂからなる第２の電極を形成し、表面の平坦な電荷転送電極が形成される。
【００５２】
このように、第２層ドープトアモルファスシリコン膜を十分に厚く形成し、平坦化後に、ハーフエッチングして、第２層電極となる側でより膜厚を小さくした状態でパターニングを行うようにしている。
【００５３】
この方法を用いることにより、従来と同様の工程を用いることができるとともに、第１層電極３ａ間に充填する第２層ドープトアモルファスシリコン膜の膜厚を十分に大きくした後に、マスクエッチングにより第２層電極側をハーフエッチングで薄くしているため、より高精度の電荷転送電極をパターンを形成することが可能となる。
【００５４】
なお、前記実施の形態では、第１層及び第２層導電性膜としてドープトアモルファスシリコン層を用いたが、これに限定されることなく、ドープトポリシリコン層を用いてもよいことはいうまでもない。
【００５５】
また、電極間絶縁膜については、酸化シリコン膜と、酸窒化シリコン膜の積層膜としてもよいが、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜、酸窒化シリコン膜、窒化シリコン膜の単層膜でもよい。成膜方法としては低温プラズマを用いたラジカル酸化工程に限定されることなく熱酸化工程でもよい。
【産業上の利用可能性】
【００５６】
以上説明してきたように、本発明の固体撮像素子の製造方法によれば、第２層ドープトアモルファスシリコンの膜厚を制御するだけで、第２層電極の加工形状を損なうことなく、高精度で信頼性の高いパターニングが可能となることから、微細でかつ高感度の固体撮像素子の形成に有効である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図２】本発明の第１の実施の形態の固体撮像素子の製造工程を示す図である。
【図３】本発明の第１の実施の形態の固体撮像素子を示す断面図である。
【図４】本発明の第１の実施の形態の固体撮像素子を示す平面図である。
【図５】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図６】本発明の第２の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】従来例の固体撮像素子の製造工程を示す図である。
【符号の説明】
【００５８】
１  シリコン基板
２  ゲート酸化膜
３ａ  第１層電極（第１層ドープトポリシリコン膜）
３ｂ  第２層電極（第２層ドープトポリシリコン膜）
３  電荷転送電極
４ａ  酸化シリコン膜
４ｂ  酸窒化シリコン膜
４  （ハードマスク）
５  電極間絶縁膜
６  ＨＴＯ膜
７  反射防止膜
８  遮光膜
３０  フォトダイオード領域（光電変換部）
４０  電荷転送部
５０  カラーフィルタ
６０  マイクロレンズ
７０  平坦化層
【図１】
2007142098.tif 000003
【図２】
2007142098.tif 000004
【図３】
2007142098.tif 000005
【図４】
2007142098.tif 000006
【図５】
2007142098.tif 000007
【図６】
2007142098.tif 000008
【図７】
2007142098.tif 000009