(57)【要約】【課題】より広い周波数帯域に渡って、入力電気信号の外部電源への回り込みを抑えることが可能な光送信回路を提供する。【解決手段】本発明の一実施形態に係る光送信回路１０は、入力電気信号に応じた光信号を出力する光送信回路である。この光送信回路１０は、外部電源に接続される電源端子１６と、光信号を出力する半導体レーザ素子１１と、半導体レーザ素子１１に並列に接続され、入力電気信号をその制御端子に受け、半導体レーザ素子１１に供給される電流を該入力電気信号に応じて分流する第１のトランジスタ４１と、一方の電流端子が第１のトランジスタ４１の一方の電流端子に、他方の電流端子が電源端子１６に接続され、制御端子が安定電位に接続された第２のトランジスタ４２とを備える。【選択図】図１
2007336217.tif 000002
【特許請求の範囲】
【請求項１】
入力電気信号に応じた光信号を出力する光送信回路であって、
外部電源に接続される電源端子と、
前記光信号を出力する半導体レーザ素子と、
前記半導体レーザ素子に並列に接続され、前記入力電気信号をその制御端子に受け、前記半導体レーザ素子に供給される電流を該入力電気信号に応じて分流する第１のトランジスタと、
一方の電流端子が前記第１のトランジスタの一方の電流端子に接続され、他方の電流端子が前記電源端子に接続され、制御端子が安定電位に接続された第２のトランジスタと、
を備える光送信回路。
【請求項２】
前記第２のトランジスタの制御端子に接続された出力端子を有し、該出力端子を介して該第２のトランジスタの制御端子に直流電圧を印加する電圧発生回路を更に備える請求項１に記載の光送信回路。
【請求項３】
前記電圧発生回路はシャントレギュレータであり、
該シャントレギュレータの出力端子と前記電源端子との間に接続された第１の抵抗素子を更に備える請求項２に記載の光送信回路。
【請求項４】
前記電源端子と前記電圧発生回路の出力端子との間に接続された第１の抵抗素子を更に備える請求項２に記載の光送信回路であって、
前記電圧発生回路は、前記第１の抵抗素子に直列に接続された第２の抵抗素子を含んでおり、
前記第２のトランジスタの制御端子は、前記第１および第２の抵抗素子の間に接続されている、請求項２に記載の光送信回路。
【請求項５】
前記第１のトランジスタと前記第２のトランジスタとの間に直列に挿入されたインダクタを更に備える、請求項１〜４のいずれかに記載の光送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光送信回路に関するものである。
【背景技術】
【０００２】
シャント駆動型の光送信回路では、半導体レーザ素子にトランジスタが並列接続されており、そのトランジスタに入力電気信号を供給してオンオフすることにより、半導体レーザ素子に流れる電流が変調され、光信号が生成される。このとき、光送信回路に接続された外部電源に入力電気信号が回り込むと、外部電源から半導体レーザ素子に供給される電流が変動してしまい、光信号の波形が劣化する。下記の特許文献１に記載の光送信回路では、外部電源から半導体レーザ素子へ電流を供給するための経路上にインダクタが設けられている。このインダクタのインピーダンスによって、外部電源に回り込む入力電気信号が低減されるので、光信号の波形歪みを抑えることができる。
【特許文献１】特許２００５−３３０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、インダクタのインピーダンスは、周波数依存性を有しており、周波数が低くなるほど小さくなる。このため、入力電気信号のうち比較的低い周波数の成分が外部電源に回り込むことを防ぐことは難しい。
【０００４】
そこで、本発明は、より広い周波数帯域に渡って、入力電気信号の外部電源への回り込みを抑えることが可能な光送信回路を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の光送信回路は、入力電気信号に応じた光信号を出力する。この光送信回路は、外部電源に接続される電源端子と、光信号を出力する半導体レーザ素子と、この半導体レーザ素子に並列に接続され、入力電気信号をその制御端子に受け、半導体レーザ素子に供給される電流を入力電気信号に応じて分流する第１のトランジスタと、第２のトランジスタとを備えている。第２のトランジスタの一方の電流端子は第１のトランジスタの一方の電流端子に接続され、他方の電流端子は電源端子に接続されている。また、第２のトランジスタの制御端子は安定電位に接続されている。なお、外部電源は、光送信回路の外部に配置された電流源を含む概念である。
【０００６】
第２のトランジスタの二つの電流端子が第１のトランジスタおよび電源端子に接続されており、その二つの電流端子間に内部抵抗が存在する。この内部抵抗によって、第１のトランジスタから外部電源への入力電気信号の回り込みが抑えられる。内部抵抗の大きさは、周波数に対して変動しにくいので、入力電気信号の回り込みを広い周波数帯域に渡って抑えることができる。
【０００７】
また、第２のトランジスタの制御端子は、安定電位に接続されている。制御端子の電位が安定化されたトランジスタでは、入力抵抗が小さく、出力抵抗が大きくなる。入力抵抗が小さいので、外部電源から供給される電流を大きく低減することなく、半導体レーザ素子に供給することができる。その一方で、出力抵抗は大きいので、入力電気信号を効率よく遮断し、外部電源への回り込みを良好に抑えることができる。
【０００８】
本発明の光送信回路は、第２のトランジスタの制御端子に直流電圧を印加する電圧発生回路を更に備えていてもよい。制御端子に直流電圧を印加することで、その制御端子の電位を安定化し、第２のトランジスタの入力抵抗を小さく、出力抵抗を大きくすることができる。制御端子に印加される電圧が光送信回路内で生成されるので、外部から制御端子用の電圧を受けるための端子を設ける必要はない。したがって、この光送信回路は小型化と製造コストの削減が容易である。
【０００９】
電圧発生回路は、直流電圧を出力する出力端子を有するシャントレギュレータであってもよい。本発明の光送信回路は、電源端子とシャントレギュレータの出力端子との間に接続された第１の抵抗素子を更に備えていてもよい。
【００１０】
シャントレギュレータは、電流吸い込み型の直流電圧発生回路であり、外部電源の電位が変動した場合でも、第１の抵抗素子を介して電源から吸い込む電流量を変更し、第１の抵抗素子の電圧降下量を変更することによって、出力電圧を一定に保持することができる。これにより、第２のトランジスタの制御端子の電位を極めて安定化することができる。
【００１１】
光送信回路は、電源端子と電圧発生回路の出力端子との間に接続された第１の抵抗素子を更に備えていてもよい。電圧発生回路は、この第１の抵抗素子に直列に接続された第２の抵抗素子を含んでいてもよい。第２のトランジスタの制御端子は、第１および第２の抵抗素子の間に接続されていてもよい。
【００１２】
第２のトランジスタの制御端子には、電源端子の電圧を第１および第２の抵抗素子によって分圧した電圧が印加される。通常、電源端子の電圧は大きく変動しないので、単純な回路構成で、第２のトランジスタのゲート電位を十分に安定化することができる。
【００１３】
本発明の光送信回路は、第１のトランジスタと第２のトランジスタとの間に直列に挿入されたインダクタを更に備えていてもよい。
【００１４】
トランジスタは、二つの電流端子間に寄生容量を有している。このため、電気入力信号の周波数が非常に高くなると、第２のトランジスタの二つの電流端子間のアイソレーションが低下する。一方、インダクタのインピーダンスは、周波数が高くなるにつれて大きくなる。したがって、インダクタは、非常に高い周波数における第２のトランジスタのアイソレーションの低下を補償することができる。この結果、入力電気信号の外部電源への回り込みを更に広い周波数帯域に渡って抑えることができる。
【発明の効果】
【００１５】
本発明に係る光送信回路は、広い周波数帯域に渡って入力電気信号の外部電源への回り込みを抑えることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は同等の部分に対しては同一の符号を付すこととする。
［第１の実施形態］
【００１７】
図１は、本発明の第１の実施形態に係る光送信回路１０を示す回路図である。図１には、光送信回路１０と共に、自動光出力制御回路（以下、「ＡＰＣ回路」）２０および変調ドライバ３０が示されている。光送信回路１０は、レーザダイオード（以下、「ＬＤ」）１１、フォトダイオード（以下、「ＰＤ」）１２、およびレーザ駆動回路１３を備えている。更に、光送信回路１０は、モニタ端子１５、電源端子１６、信号入力端子１７、および接地端子１８を備えている。
【００１８】
ＬＤ１１は、光信号を生成する半導体レーザ素子である。ＬＤ１１は、電源端子１６を介してＡＰＣ回路２０内の電流源２３に接続されており、電流源２３から電流を受けて発光する。ＰＤ１２は、ＬＤ１１から発する光信号のパワーをモニタする光検出器である。ＰＤ１２は、光信号の平均パワーに対応したモニタ電流を生成する。このモニタ電流は、モニタ端子１５を介して光送信回路１０から出力される。
【００１９】
レーザ駆動回路１３は、ＡＰＣ回路２０の出力電流Ｉを受けると共に、変調ドライバ３０から信号入力端子１７を介して変調信号を受け、この変調信号に応じてＬＤ１１に流れる電流を増減する。これにより、変調信号に対応した光信号がＬＤ１１で生成される。
【００２０】
ＡＰＣ回路２０は、光信号の平均パワーが一定になるように、ＰＤ１２によって生成されたモニタ電流に応じて、電流Ｉの大きさを制御する。そのために、ＡＰＣ回路２０は、電流／電圧変換回路２１、誤差増幅器２２、および電流源２３を有している。電流／電圧変換回路２１は、モニタ電流を電圧に変換して、誤差増幅器２２の一方の入力端子へ出力する。誤差増幅器２２の他方の入力端子には、基準電圧Ｖｒｅｆ１が入力されている。誤差増幅器２２は、電流／電圧変換回路２１の電圧と基準電圧Ｖｒｅｆ１との差に比例した電圧を制御電圧として電流源２３へ出力する。電流源２３は、電源電圧５から電圧を受けて動作し、誤差増幅器２２からの制御電圧に応じた大きさの電流Ｉをレーザ駆動回路１３へ出力する。
【００２１】
変調ドライバ３０は、外部からのデータ信号Ｄｉｎに応じた変調信号Ｖｍを生成し、信号入力端子１７を介してレーザ駆動回路１３に供給する。
【００２２】
レーザ駆動回路１３は、第１のトランジスタ４１、第２のトランジスタ４２、内部電圧発生回路４３、および抵抗素子４４，４５を有している。本実施形態では、第１のトランジスタ４１はｎ型ＭＯＳＦＥＴであり、第２のトランジスタ４２はｐ型ＭＯＳＦＥＴである。
【００２３】
第１のトランジスタ４１は、ＬＤ１１を変調するために使用される。トランジスタ４１はＬＤ１１に並列に接続されており、その二つの電流端子であるドレインおよびソースが、それぞれＬＤ１１のアノード、カソードに接続されている。そのため、電流源２３の出力電流Ｉは、トランジスタ４１の状態に応じた分流比でＬＤ１１とトランジスタ４１とに分流されることとなる。トランジスタ４１のソース、ＬＤ１１のカソード、およびＰＤ１２のアノードは、グランド電位に接続された接地端子１８を介して接地されている。
【００２４】
トランジスタ４１のゲート（制御端子）には、変調ドライバ３０から変調信号Ｖｍが入力される。本実施形態では、トランジスタ４１のゲートとソースとの間に抵抗素子４４が接続されている。抵抗素子４４のインピーダンスは変調ドライバ３０の出力インピーダンスと一致しており、抵抗素子４４はインピーダンスミスマッチングによる波形劣化を抑制する。
【００２５】
トランジスタ４１は、変調信号Ｖｍに応じて電流Ｉの分流比を変更し、ＬＤ１１をシャント駆動する。変調信号Ｖｍがハイレベルのとき、トランジスタ４１はオン状態となり、電流源２３の出力電流Ｉの大部分がトランジスタ４１のドレイン−ソース間に流れる。このため、ＬＤ１１に流れる電流が十分に低くなり、光信号がローレベルとなる。一方、変調信号Ｖｍがローレベルのときは、トランジスタ４１がオフ状態となり、電流Ｉの大部分がＬＤ１１に流れるので、光信号はハイレベルとなる。この結果、光信号は、データ信号Ｄｉｎに対応したデータを表すこととなる。
【００２６】
トランジスタ４１のドレインと電源端子１６との間において電流Ｉが流れる経路上には、第２のトランジスタ４２が接続されている。トランジスタ４２のドレインは、ＬＤ１１のアノードおよびトランジスタ４１のドレインに接続されている。また、トランジスタ４２のソースは電源端子１６に接続されている。トランジスタ４２のゲートと電源端子１６との間には、抵抗素子４５が接続されている。光信号の出力中、トランジスタ４２は、そのゲートに電圧が印加されてオン状態となる。本実施形態では、この電圧は内部電圧発生回路４３から印加される。
【００２７】
内部電圧発生回路４３は、トランジスタ４２のゲートに接続された出力端子４３ａを有しており、その出力端子４３ａに安定した直流電圧Ｖｒを生成する。これにより、トランジスタ４２のゲートは安定電位Ｖｒに接続され、交流的に接地される。
【００２８】
図２は、内部電圧発生回路４３を詳細に示す回路図である。内部電圧発生回路４３は、本実施形態ではシャントレギュレータであり、バンドギャップリファレンス回路（以下、「ＢＧＲ」）５１、誤差増幅器５２、トランジスタ５３、および抵抗素子５４，５５，５６から構成されている。抵抗素子５４および５５は相互に直列接続されており、これらの抵抗素子からなる抵抗列の一端は出力端子４３ａに接続され、他端は接地端子１８に接続されている。
【００２９】
誤差増幅器５２のマイナス入力端子には、ＢＧＲ５１からの基準電圧Ｖｒｅｆ２が入力される。誤差増幅器５２のプラス入力端子は、抵抗素子５４と抵抗素子５５との間に接続されているため、これらの抵抗素子によって出力電圧Ｖｒを分圧した電圧がプラス入力端子に入力される。誤差増幅器５２は、この分圧電圧と基準電圧Ｖｒｅｆとの差に比例した出力電圧をトランジスタ５３のベースに出力する。
【００３０】
トランジスタ５３のコレクタは出力端子４３ａに接続されており、ソースは抵抗素子５６を介して接地端子１８に接続されている。トランジスタ５３は、誤差増幅器５２からの出力電流に応じた大きさの電流をコレクタ−エミッタ間に流す。
【００３１】
このように、内部電圧発生回路４３は、抵抗素子５４，５５、誤差増幅器５２、トランジスタ５３および抵抗素子５６による帰還ループ作用によって、出力電圧Ｖｒを基準電圧Ｖｒｅｆ２で決定される一定値に制御する。温度変化やＡＰＣ回路２０の作用によって電源端子１６の電位が変動しても、内部電圧発生回路４３は、トランジスタ５３に流れる電流を変更することで、レーザ駆動回路１３内の抵抗素子４５を流れる電流、およびそこでの電圧降下量を調整し、出力電圧Ｖｒを一定に保持する。
【００３２】
なお、抵抗素子５６は、誤差増幅器５２の出力の飽和を防止すると共に、この帰還ループの閉ループ利得を減少させ、帰還ループを安定化する。誤差増幅器５２の出力が飽和せず、帰還ループの安定性が得られるのであれば、抵抗素子５６を除去してもよい。
【００３３】
以下では、本実施形態の利点を説明する。一般的なトランジスタと同様に、第２のトランジスタ４２のドレイン−ソース間には内部抵抗が存在する。この内部抵抗は、第１のトランジスタ４１のドレインと電源端子１６との間に挿入されている。したがって、この内部抵抗は、トランジスタ４１に印加される変調信号Ｖｍを遮断し、電源端子１６および電流源２３への回り込みを抑える。インダクタンスと異なり、内部抵抗の大きさは周波数に対して変化しにくいので、変調信号Ｖｍの電流源２３への回り込みをより広い周波数帯域に渡って抑えることができる。この結果、光送信回路１０は、光信号の波形歪をいっそう低減することができる。
【００３４】
第２のトランジスタ４２は、そのゲートが安定電位Ｖｒに接続されることにより交流的に接地されているため、入力抵抗、すなわちソース側からみた抵抗が小さく、出力抵抗、すなわちドレイン側からみた抵抗が大きい。特に本実施形態では、内部電圧発生回路４３としてレギュレータを使用するので、トランジスタ４２のゲート電位が極めて安定化し、その結果、入力抵抗を非常に小さく、出力抵抗を非常に大きくすることができる。入力抵抗が小さいので、電源端子１６からソースへ流れ込む電流Ｉは大きく低減されず、したがって、ＬＤ１１に十分に電流を供給することができる。一方、出力抵抗は大きいので、ドレイン側の変調信号Ｖｍを効率よく遮断し、電流源２３への回り込みを良好に抑えることができる。
【００３５】
光送信回路１０に内蔵された内部電圧発生回路４３によって第２のトランジスタ４２のゲートに直流電圧を印加するので、ゲート電圧印加用の端子を追加する必要がない。このため、光送信回路１０は小型化と製造コストの削減が容易である。
【００３６】
光送信回路１０とＡＰＣ回路２０とが同一のパッケージ内に実装される場合、通常、端子１５〜１８としてリードピンが使用される。リードピンは、寄生インダクタンスを有すると共に、パッケージ筐体に対して寄生容量を有するので、電源端子１６としてのリードピンに変調信号Ｖｍが回り込むと、共振が発生し、電流Ｉを変動させてしまう。しかしながら、本実施形態では、第２のトランジスタ４２が電流源２３に対してカスコード接続されているので、トランジスタ４２の出力抵抗は入力抵抗の電圧利得倍となり、非常に大きくなる。その結果、変調信号Ｖｍの電源端子１６への回り込みが低減され、パッケージ共振、およびこの共振に起因した電流Ｉの変動を抑制することができる。
【００３７】
従来のようにインダクタを用いて変調信号Ｖｍを遮断しようとする場合、大きなインダクタンスを得るためには、インダクタの物理的なサイズを大きくすることが必要である。このため、他の回路素子と共に一つの集積回路（以下、「ＩＣ」）内にインダクタを実装することが難しい。これに対し、トランジスタでは、大型化しなくても十分な大きさの内部抵抗が得られる。このため、レーザ駆動回路１３を一つのＩＣとして実装し、光送信回路１０を小型化することが容易である。従来のように、ＩＣの外部にインダクタを実装する必要がないので、光送信回路１０の部品点数を削減することができ、また、特別な実装も不要となる。
［第２の実施形態］
【００３８】
図３は、本発明の第２の実施形態に係る光送信回路１０Aを示す回路図である。この光送信回路１０Ａは、第１のトランジスタ４１のドレインと第２のトランジスタ４２のドレインとの間にインダクタ４６が接続されている点で光送信回路１０と異なる。
【００３９】
第２のトランジスタ４２は、ドレイン−ソース間に寄生容量を有しており、変調信号Ｖｍの周波数が非常に高くなると、ドレイン−ソース間のアイソレーションが低下する。これに対し、インダクタ４６のインダクタンスは、周波数が高くなるにつれて大きくなるので、インダクタ４６は、非常に高い周波数におけるトランジスタ４２のアイソレーションの低下を補償することができると共に、第１のトランジスタ４１に対して、第２のトランジスタ４２のドレイン−ソース間の寄生容量をマスクすることができる。したがって、本実施形態では、第２のトランジスタ４２の内部抵抗とインダクタ４６のインダクタンスとの直列合成インピーダンスによって、変調信号Ｖｍの電流源２３への回り込みを更に広い周波数帯域に渡って抑えることができる。
【００４０】
なお、本発明は上記した実施形態に限定されることなく種々の変形が可能である。
【００４１】
上記の実施形態では、第２のトランジスタ４２のゲートに電圧を印加する内部電圧発生回路４３としてシャントレギュレータを使用するが、安定した直流電圧を生成する他のレギュレータを使用してもよい。また、内部電圧発生回路４３として、第１の抵抗素子４５に直列に接続された第２の抵抗素子を用いてもよい。トランジスタ４２のゲートは、第１および第２の抵抗素子の間に接続される。これらの抵抗素子からなる抵抗列の両端に電源端子１６の直流電圧が印加されるので、その電圧を二つの抵抗素子によって分圧した直流電圧がトランジスタ４２のゲートに印加される。通常、電源端子１６の電圧は大きく変動しないので、このような単純な回路構成でも、トランジスタ４２のゲート電位を十分に安定化することができる。
【００４２】
上記実施形態では第１のトランジスタ４１および第２のトランジスタ４２としてＭＯＳＦＥＴを使用するが、代わりにバイポーラトランジスタであってもよい。バイポーラトランジスタでは、コレクタおよびエミッタが電流端子となり、ベースが制御端子となる。
【００４３】
上記実施形態では内部電圧発生回路４３の基準電圧Ｖｒｅｆ２を生成するためにＢＧＲ５１を用いるが、ＢＧＲ５１に代えて抵抗素子とツエナ−ダイオードの直列回路を用いても、基準電圧基準電圧Ｖｒｅｆ２を生成することができる。
【図面の簡単な説明】
【００４４】
【図１】第１の実施形態に係る光送信機を示す回路図である。
【図２】内部電圧発生回路を示す回路図である。
【図３】第２の実施形態に係る光送信機を示す回路図である。
【符号の説明】
【００４５】
１０…光送信機、１１…半導体レーザ素子（ＬＤ）、１２…フォトダイオード（ＰＤ）、１３…レーザ駆動回路、１６…電源端子、２０…自動光出力制御回路（ＡＰＣ回路）、２３…電流源、３０…変調ドライバ、４１…第１のトランジスタ、４２…第２のトランジスタ、４３…内部電圧発生回路、４４，４５…抵抗素子。
【図１】
2007336217.tif 000003
【図２】
2007336217.tif 000004
【図３】
2007336217.tif 000005