(57)【要約】【課題】Ａ／Ｄ変換後にビデオ信号等のアナログ信号に重畳されるノイズを効果的に低減する。【解決手段】Ａ／Ｄコンバータ２は、入力したアナログのビデオ信号にＡ／Ｄ変換を行い、ノイズ低減回路１へ出力する。ノイズ低減回路１内の同期分離回路１３は、ビデオ信号の同期信号成分を分離し、最適ヒステリシス幅検出回路１２に出力する。最適ヒステリシス幅検出回路１２は、同期信号中のブランキング期間にＡ／Ｄコンバータ２から入力したデータから最適なヒステリシス幅を動的に検出し、ヒステリシスフィルタ１１に出力する。ヒステリシスフィルタ１１は、該ヒステリシス幅未満の変動を抑制するようにフィルタ処理を行う。ビデオ信号のＳ／Ｎ比が変化する場合においても、最適ヒステリシス幅検出回路１２により常に最適なヒステリシス幅に更新されるため、ヒステリシスフィルタ１１で効果的にノイズを低減することができる。【選択図】図１
2007274371.tif 000002
【特許請求の範囲】
【請求項１】
無信号期間を有するアナログ信号のＡ／Ｄ変換後のデジタルデータを入力し、所定のヒステリシス幅未満の変動を抑制するノイズフィルタと、
前記ノイズフィルタの入力または出力から前記無信号期間を抽出する無信号期間抽出回路と、
前記抽出された無信号期間におけるデジタルデータから前記所定のヒステリシス幅を決定するヒステリシス幅決定回路と
を具備することを特徴とするノイズ低減回路。
【請求項２】
前記ノイズフィルタは、前記デジタルデータが増加方向にあるか減少方向にあるかを検出する変化方向検出手段と、前記デジタルデータの変動幅を検出する変動幅検出手段とを有し、
前記変化方向検出手段の検出結果が増加方向から減少方向、又は減少方向から増加方向に変化した場合に、変化後の前記デジタルデータの変動幅が前記所定のヒステリシス幅未満であれば変化前の前記デジタルデータを出力し、前記所定のヒステリシス幅以上であれば変化後の前記デジタルデータをそのまま出力することを特徴とする請求項１に記載のノイズ低減回路。
【請求項３】
前記ヒステリシス幅決定回路は、前記抽出された無信号期間におけるデジタルデータの最大値と最小値との差をヒステリシス幅とすることを特徴とする請求項１又は請求項２に記載のノイズ低減回路。
【請求項４】
前記アナログ信号は、無信号期間としてブランキング期間を有する映像信号であることを特徴とする請求項１から請求項３の何れか１項に記載のノイズ低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換によりビデオ信号等に重畳されるノイズを低減するノイズ低減回路に関する。
【背景技術】
【０００２】
従来、Ａ／Ｄコンバータでビデオ信号等のアナログ信号をデジタルデータに変換すると、量子化の段階で１ＬＳＢ(Least Significant Bit)のノイズが発生することが知られている。このため、例えば、図８に示す波形のように１ＬＳＢ以下のノイズ（図８のＡ）が含まれたアナログ信号に対してＡ／Ｄ変換を行うと、ノイズにより１ＬＳＢの範囲で値が上下に変動する（図９のＢ）。
【０００３】
このような現象を回避するための方法として、Ａ／Ｄ変換後のデジタルデータが増加方向から減少方向、又は減少方向から増加方向へと変化する際に、その変化後のデジタルデータの変動幅が一定値（以下ではヒステリシス幅と呼ぶ。）未満である場合には、その直前の値を保持し続けることでノイズによる変動を抑制するヒステリシスフィルタを用いる方法が知られている。
【０００４】
図９に示したＡ／Ｄ変換後のデジタルデータに対してヒステリシスフィルタを用いると、図１０のＣに示すように、図９のＢで重畳された１ＬＳＢのノイズを除去することができる。
なお、本出願に関する従来技術の参考文献として、特許文献１が知られている。
【特許文献１】特開平５−３３５９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来のヒステリシスフィルタによるノイズの低減方法では、Ａ／Ｄ変換を行うアナログ信号に含まれるノイズ量に応じて最適なヒステリシス幅を設定する必要があるが、ノイズ量は必ずしも一定ではないため、最適なヒステリシス幅を求めるのが困難であるという課題があった。
本発明は上記事情を考慮してなされたもので、その目的は、Ａ／Ｄ変換後にビデオ信号等のアナログ信号に重畳されるノイズを効果的に低減することにある。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、無信号期間を有するアナログ信号のＡ／Ｄ変換後のデジタルデータを入力し、所定のヒステリシス幅未満の変動を抑制するノイズフィルタと、前記ノイズフィルタの入力または出力から前記無信号期間を抽出する無信号期間抽出回路と、前記抽出された無信号期間におけるデジタルデータから前記所定のヒステリシス幅を決定するヒステリシス幅決定回路とを具備することを特徴とするノイズ低減回路である。
【０００７】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記ノイズフィルタは、前記デジタルデータが増加方向にあるか減少方向にあるかを検出する変化方向検出手段と、前記デジタルデータの変動幅を検出する変動幅検出手段とを有し、前記変化方向検出手段の検出結果が増加方向から減少方向、又は減少方向から増加方向に変化した場合に、変化後の前記デジタルデータの変動幅が前記所定のヒステリシス幅未満であれば変化前の前記デジタルデータを出力し、前記所定のヒステリシス幅以上であれば変化後の前記デジタルデータをそのまま出力することを特徴とする。
【０００８】
また、請求項３に記載の発明は、請求項１又は請求項２に記載の発明において、前記ヒステリシス幅決定回路は、前記抽出された無信号期間におけるデジタルデータの最大値と最小値との差をヒステリシス幅とすることを特徴とする。
【０００９】
また、請求項４に記載の発明は、請求項１から請求項３の何れか１項に記載の発明において、前記アナログ信号は、無信号期間としてブランキング期間を有する映像信号であることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、アナログ信号の無信号期間におけるＡ／Ｄ出力データからノイズ量を推測して最適なヒステリシス幅を動的に求めることが可能であり、アナログ信号のＳ／Ｎ比の変動に追従して、ノイズフィルタで常に最適な条件でノイズを低減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明の一実施形態に係るノイズ低減回路の構成を示す構成図である。図１において、Ａ／Ｄコンバータ２はアナログのビデオ信号（映像信号）を入力してＡ／Ｄ変換を行い、ノイズ低減回路１へ出力する。
【００１２】
Ａ／Ｄコンバータ２の出力は、ノイズ低減回路１内で２つに分岐され、一方がヒステリシスフィルタ１１へ、他方が最適ヒステリシス幅検出回路１２へと入力される。ヒステリシスフィルタ１１（ノイズフィルタ）は、最適ヒステリシス幅検出回路１２から入力したヒステリシス幅に基づいてノイズのフィルタ処理を行う。ヒステリシスフィルタ１１の詳細な構成及び動作に関しては図２を参照して後述する。
【００１３】
ヒステリシスフィルタ１１の出力は２つに分岐され、一方がフィルタ後のデータとして外部に出力され、他方が同期分離回路１３へと入力される。同期分離回路１３（無信号期間抽出回路）は、ビデオ信号の同期信号（例えば、垂直同期信号）を分離して取り出す回路である。なお、本実施形態では、ヒステリシスフィルタ１１の出力を同期分離回路１３への入力としたが、ヒステリシスフィルタ１１の入力（すなわち、Ａ／Ｄコンバータ2の出力）を同期分離回路１３への入力とし、同期信号を取り出してもよい。
【００１４】
同期分離回路１３の出力は２つに分岐され、一方は同期信号として外部に出力され、他方は最適ヒステリシス幅検出回路１２へと入力される。最適ヒステリシス幅検出回路１２は、同期分離回路１３から入力した同期信号に基づいて、無信号期間であるブランキング期間中のデータから最適なヒステリシス幅を検出するものである。最適ヒステリシス幅検出回路１２の詳細な構成及び動作に関しては図５を参照して後述する。
【００１５】
続いて、図２から図４を参照し、ヒステリシスフィルタ１１の詳細な構成及び動作を説明する。
Ａ／Ｄコンバータ２の出力は、フリップフロップ１１１及びコンパレータ１１２の一方の入力端子に入力される。コンパレータ１１２の他方の入力端子にはフリップフロップ１１１の出力が入力され、コンパレータ１１２の出力は、判定回路１１５の一方の入力端子ＩＮ１に入力される。
【００１６】
Ａ／Ｄコンバータ２の出力及びフリップフロップ１１１の出力は減算器１１３にも入力され、減算器１１３の出力はコンパレータ１１４の一方の入力端子に入力される。コンパレータ１１４の他方の入力端子には図１の最適ヒステリシス幅検出回路から出力される最適ヒステリシス幅が入力され、コンパレータ１１４の出力は判定回路１１５の他方の入力端子ＩＮ２に入力される。
【００１７】
判定回路１１５の一方の出力端子ＯＵＴ１からの出力はフリップフロップ１１６へ入力され、フリップフロップ１１６の保持動作・透過動作を切り替える。判定回路１１５の他方の出力端子ＯＵＴ２はセレクタ１１７の制御端子と接続される。セレクタ１１７は、制御端子への入力がＨｉｇｈである時には、Ｉ１端子への入力を選択して出力し、制御端子への入力がＬｏｗである時には、Ｉ２端子への入力を選択して出力する。
【００１８】
Ａ／Ｄコンバータ２の出力は、さらにフリップフロップ１１６及びセレクタ１１７の一方の入力端子Ｉ１にも入力され、フリップフロップ１１６の出力はセレクタ１１７の他方の入力端子Ｉ２に入力される。
【００１９】
次に、図３に示すデジタルデータがＡ／Ｄコンバータ２から出力された場合を例に挙げて、ヒステリシスフィルタ１１の動作を詳細に説明する。図３において、ｔ０とｔ１、ｔ１とｔ２、ｔ２とｔ３の時間間隔はＡ／Ｄコンバータ２のサンプリング周期に相当する。
【００２０】
図３の時刻ｔ１において、ヒステリシスフィルタ１１への入力はデータＤ１となるが、フリップフロップ１１１の出力はその１つ前の時刻ｔ０のデータＤ０である。コンパレータ１１２は、データＤ１とデータＤ０とを比較し、データＤ１の方が大きい場合はＨｉｇｈ、データＤ１の方が小さい場合はＬｏｗを出力する。
【００２１】
すなわち、コンパレータ１１２は、現在のデータ（Ｄ１）と過去のデータ（Ｄ０）とを比較することで現在のデータ（Ｄ１）が増加方向にあるか減少する方向にあるかを検出する（変化方向検出手段）。なお、本実施形態では１段のフリップフロップで１つ前のデータと比較する構成としたが、複数段のフリップフロップでさらに前のデータと比較する構成としてもよい。
【００２２】
同様に、次の時刻ｔ２において、コンパレータ１１２はデータＤ２とデータＤ１とを比較し、データＤ２の方が大きい場合はＨｉｇｈ、データＤ２の方が小さい場合はＬｏｗを出力する。
【００２３】
同じ時刻ｔ２において、減算器１１３にはデータＤ２とデータＤ１とが入力され、（Ｄ２−Ｄ１）がコンパレータ１１４に出力される。コンパレータ１１４は（Ｄ２−Ｄ１）と最適ヒステリシス幅を比較し、（Ｄ２−Ｄ１）の方が大きい場合はＨｉｇｈを、（Ｄ２−Ｄ１）の方が小さい場合はＬｏｗを出力する。
【００２４】
すなわち、コンパレータ１１４は、現在のデータ（Ｄ２）と過去のデータ（Ｄ１）の差を最適ヒステリシス幅と比較することで、過去のデータから現在のデータへの変動幅が最適ヒステリシス幅以上の変動であるか否かを検出する（変動幅検出手段）。
【００２５】
判定回路１１５は、時刻ｔ１におけるＩＮ１端子からの入力と、時刻ｔ２におけるＩＮ１端子及びＩＮ２端子からの入力に基づいて、時刻ｔ２におけるデータＤ２に対する処理を判定する。図４は、判定回路１１５への入力と出力との関係を示す表である。
【００２６】
時刻ｔ１におけるＩＮ１端子への入力がＨｉｇｈであり、かつ時刻ｔ２におけるＩＮ１端子への入力もＨｉｇｈである場合には（図４の条件１）、過去のデータＤ１、現在のデータＤ２ともに増加方向で変化が無く、時刻ｔ２におけるＩＮ２端子への入力によらず、判定回路１１５の出力はともにＨｉｇｈとなる。
【００２７】
このとき、セレクタ１１７はＩ１端子への入力、すなわちデータＤ２をそのまま出力する。また、フリップフロップ１１６は透過状態となってデータ２を出力し、その状態を次の時刻ｔ３までの間保持する。
【００２８】
時刻ｔ１におけるＩＮ１端子への入力がＨｉｇｈであり、かつ時刻ｔ２におけるＩＮ１端子への入力はＬｏｗである場合には（条件２）、増加方向から減少方向へと変化することになり、ＩＮ２端子への入力によって判定回路１１５の出力が変化する。
【００２９】
ここで、時刻ｔ２におけるＩＮ２端子への入力がＨｉｇｈである場合には（条件２−１）、時刻ｔ１から時刻ｔ２にかけてのデータの変動幅（Ｄ２−Ｄ１）が最適ヒステリシス幅以上であり、判定回路１１５の出力はともにＨｉｇｈとなる。このとき、条件１の時と同様に、セレクタ１１７はデータＤ２をそのまま出力する。
【００３０】
一方、時刻ｔ２におけるＩＮ２端子への入力がＬｏｗである場合には（条件２−２）、時刻ｔ１から時刻ｔ２にかけてのデータの変動幅（Ｄ２−Ｄ１）が最適ヒステリシス幅未満であり、判定回路１１５の出力はともにＬｏｗとなる。
【００３１】
このとき、セレクタ１１７はＩ２端子への入力、すなわちフリップフロップ１１６で保持された時刻ｔ２以前の過去のデータを出力する。また、フリップフロップ１１６は保持状態となり、フリップフロップ１１６へ入力されるデータＤ２はその出力側へ反映されない。
【００３２】
時刻ｔ１におけるＩＮ１端子への入力がＬｏｗであり、かつ時刻ｔ２におけるＩＮ１端子への入力はＨｉｇｈである場合には（条件３）、減少方向から増加方向へと変化することになり、条件２の時と同様にＩＮ２端子への入力によって判定回路１１５の出力が変化する。
【００３３】
ここで、時刻ｔ２におけるＩＮ２端子への入力がＨｉｇｈである場合には（条件３−１）、時刻ｔ１から時刻ｔ２にかけてのデータの変動幅（Ｄ２−Ｄ１）が最適ヒステリシス幅以上であり、判定回路１１５の出力はともにＨｉｇｈとなる。このとき、条件１の時と同様に、セレクタ１１７はデータＤ２をそのまま出力する。
【００３４】
一方、時刻ｔ２におけるＩＮ２端子への入力がＬｏｗである場合には（条件３−２）、時刻ｔ１から時刻ｔ２にかけてのデータの変動幅（Ｄ２−Ｄ１）が最適ヒステリシス幅未満であり、判定回路１１５の出力はともにＬｏｗとなる。このとき、条件２−２の時と同様に、セレクタ１１７は時刻ｔ２以前の過去のデータを出力する。
【００３５】
最後に、時刻ｔ１におけるＩＮ１端子への入力がＬｏｗであり、かつ時刻ｔ２におけるＩＮ１端子への入力もＬｏｗである場合には（条件４）、過去のデータＤ１、現在のデータＤ２ともに減少方向で変化が無く、時刻ｔ２におけるＩＮ２端子への入力によらず、判定回路１１５の出力はともにＨｉｇｈとなる。このとき、条件１の時と同様に、セレクタ１１７はデータＤ２をそのまま出力する。
【００３６】
すなわち、判定回路１１５は、Ａ／Ｄコンバータ２から出力されるデータの変化方向が増加方向から減少方向、又は減少方向から増加方向に変化し、かつ変化後のデータの変動幅が最適ヒステリシス幅未満である場合には、そのデータの変動はノイズであると判定する。そして、判定回路１１５がノイズによる変動であると判定した場合には、セレクタ１１７は現在Ａ／Ｄコンバータ２から出力されたデータではなく、フリップフロップ１１６により保持された過去のデータを出力する。
【００３７】
続いて、図５を参照し、最適ヒステリシス幅検出回路１２の詳細な構成及び動作を説明する。
図５において、最適ヒステリシス幅検出回路１２は、最大値検出回路１２１と最小値検出回路１２２と減算器１２３とから構成される。
【００３８】
最大値検出回路１２１は、図１の同期分離回路１３で分離された同期信号を入力し、該同期信号の無信号期間であるブランキング期間中に入力したデータの最大値を検出し、減算器１２３の一方の入力端子へ出力する。
【００３９】
最小値検出回路１２２は、図１の同期分離回路１３で分離された同期信号を入力し、該同期信号の無信号期間であるブランキング期間中に入力したデータの最小値を検出し、減算器１２３の一方の入力端子へ出力する。
【００４０】
なお、本実施形態でＡ／Ｄコンバータ２へ入力したビデオ信号は、例えば図６に示すような信号であり、ブランキング期間を含む同期信号成分と映像情報を含む信号成分とで構成される。同期分離回路１３では、ビデオ信号の同期信号成分のみが抽出され、例えば、図７に示すような信号が出力される。
【００４１】
減算器１２３は、最大値検出回路１２１で検出された最大値と最小値検出回路１２２で検出された最小値との差を出力し、この差が最適ヒステリシス幅として図１のヒステリシスフィルタ１１へ入力される。
【００４２】
ここで、ビデオ信号の無信号期間であるブランキング期間においては、Ａ／Ｄコンバータ２から出力されるデータの揺らぎは主として元のビデオ信号のノイズに起因するものであるから、最適ヒステリシス幅検出回路１２は、この期間の最大値と最小値との差を検出することでノイズ量を推定し最適ヒステリシス幅としている。
【００４３】
すなわち、最適ヒステリシス幅検出回路１２から最適ヒステリシス幅を入力するヒステリシスフィルタ１１は、ブランキング期間内で求めたノイズ量以上の変動幅を有意の差と判定してＡ／Ｄコンバータ２から入力したデータをそのまま出力し、ノイズ量未満の変動幅は有意の差ではないと判定して過去にＡ／Ｄコンバータ２から入力したデータを出力することで、ノイズによる変動を抑制することができる。
【００４４】
本実施形態では、無信号期間であるブランキング期間からノイズ量を推定して最適ヒステリシス幅を求め、該最適ヒステリシス幅を用いてヒステリシスフィルタをかける構成であるため、伝送路の変動等によりビデオ信号のノイズが増減しＳ／Ｎ比が変化しても、同期信号の周期で常に最適なヒステリシス幅に更新することが可能である。したがって、本実施形態のノイズ低減回路を用いることで、ビデオ信号のＳ／Ｎ比の変化に追従して、常に最適なヒステリシス幅で効果的にノイズを低減することができる。
【００４５】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本実施形態ではアナログ信号としてビデオ信号を用いたが、無信号期間を有する信号であれば、ビデオ信号に限られることは無い。
【産業上の利用可能性】
【００４６】
本発明は、ビデオ信号等の無信号期間を有するアナログ信号に対して、Ａ／Ｄ変換時に重畳されるノイズを低減するノイズ低減回路に用いて好適である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係るノイズ低減回路の構成を示す構成図である。
【図２】図１のヒステリシスフィルタ１１の詳細な構成を示す構成図である。
【図３】図１のＡ／Ｄコンバータ２から出力されるデータの一例である。
【図４】図２の判定回路１１５の入力と出力との関係を示す表である。
【図５】図１の最適ヒステリシス幅検出回路１２の詳細な構成を示す構成図である。
【図６】図１のＡ／Ｄコンバータ２に入力するビデオ信号の一例を示す図である。
【図７】図１の同期分離から出力される同期信号を示す図である。
【図８】１ＬＳＢ以下のノイズを含むアナログ信号の一例を示す図である。
【図９】図８のアナログ信号をＡ／Ｄ変換したデジタルデータを示す図である。
【図１０】図９のデジタルデータにヒステリシスフィルタを用いてノイズを除去した後のデジタルデータを示す図である。
【符号の説明】
【００４８】
１…ノイズ低減回路、２…Ａ／Ｄコンバータ、１１…ヒステリシスフィルタ（ノイズフィルタ）、１２…最適ヒステリシス幅検出回路（ヒステリシス幅決定回路）、１３…同期分離回路（無信号期間抽出回路）、１１１，１１６…フリップフロップ、１１２，１１４…コンパレータ、１１３，１２３…減算器、１１５…判定回路、１１６…セレクタ、１２１…最大値検出回路、１２２…最小値検出回路
【図１】
2007274371.tif 000003
【図２】
2007274371.tif 000004
【図３】
2007274371.tif 000005
【図４】
2007274371.tif 000006
【図５】
2007274371.tif 000007
【図６】
2007274371.tif 000008
【図７】
2007274371.tif 000009
【図８】
2007274371.tif 000010
【図９】
2007274371.tif 000011
【図１０】
2007274371.tif 000012