(57)【要約】【課題】現有設備を用いながらも製造工程の増加を抑えて、露光装置の解像限界以下のチャネル長を有する、ＬＤＤ領域を備えたＭＯＳ型半導体装置及びその製造方法を提供することを目的とする。【解決手段】本発明の半導体装置の製造方法は、第１の絶縁膜１３と第２の絶縁膜４１により側壁絶縁膜５１の形状を制御して、その後、前記側壁絶縁膜５１の形状を元にゲート電極８１を形成することを特徴とする。この製造方法を用いることにより、本発明の半導体装置は前記ゲート電極８１の上面部と底面部とでゲート長距離が異なるように形成することができる。この方法を用いれば、前記ゲート電極８１の底面部のゲート長距離を露光装置の解像限界以下で制御することが可能であり、その結果、チャネル長の微細化も可能となる。また、前記側壁絶縁膜を低濃度ソース・ドレイン拡散層及びサリサイドの形成時にも利用することにより工程の単純化ができる。【選択図】  図４
2007142102.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板表面上にゲート絶縁膜を介して上面部と底面部とでゲート長距離が異なるように形成されたゲート電極と、
前記ゲート電極の側壁に形成された側壁絶縁膜と、
前記側壁絶縁膜の下部に形成された低濃度ソース・ドレイン拡散層と、
前記側壁絶縁膜に隣接するように形成された高濃度ソース・ドレイン拡散層と、を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板表面上にゲート絶縁膜を介して上面部と底面部とでゲート長距離が異なるよう形成されたゲート電極と、
前記ゲート電極の側壁に形成された側壁絶縁膜と、
前記側壁絶縁膜の下部であって、前記ゲート電極に隣接する部分では浅く、ゲート絶縁膜端から離れるに従い深くなるように形成された低濃度ソース・ドレイン拡散層と、
前記側壁絶縁膜に隣接するように形成された高濃度ソース・ドレイン拡散層と、を備えることを特徴とする半導体装置。
【請求項３】
前記ゲート電極の上面部は、その底面部よりゲート長距離が長いことを特徴とする請求項１もしくは請求項２のいずれかに記載の半導体装置。
【請求項４】
第１の導電型半導体基板上の全面に第１の絶縁膜を形成した後、前記第１の絶縁膜に第１の開口部を形成する工程と、
前記第１の絶縁膜をマスクにして第２の逆導電型不純物を注入して低濃度不純物拡散層を形成する工程と、
全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をエッチバックして、前記第１の開口部の側壁に前記第２の絶縁膜からなる側壁絶縁膜を形成し、前記第１の開口部よりも微細化された第２の開口部を形成する工程と、
前記第１の絶縁膜と前記側壁絶縁膜とをマスクにして第１の導電型不純物の注入を行い、第２の導電型の低濃度ソース・ドレイン層を形成する工程と、
前記第２の開口部を介する前記半導体基板の表面上にゲート絶縁膜を形成する工程と、
全面にゲート材料を形成する工程と、
前記ゲート材料をエッチバックして、前記第２の開口部内に前記ゲート材料を埋込み、ゲート電極を形成する工程と、
前記第１の絶縁膜を除去した後、前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を注入して、第２の導電型の高濃度ソース・ドレイン拡散層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項５】
第１の導電型半導体基板上の全面に第１の絶縁膜を形成した後、前記第１の絶縁膜に第１の開口部を形成する工程と、
全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をエッチバックして、前記第１の開口部の側壁に前記第２の絶縁膜からなる側壁絶縁膜を形成し、前記第１の開口部よりも微細化された第２の開口部を形成する工程と、
前記第２の開口部を介する前記半導体基板の表面上にゲート絶縁膜を形成する工程と、
全面にゲート材料を形成する工程と、
前記ゲート材料をエッチバックして、前記第２の開口部内に前記ゲート材料を埋込み、ゲート電極を形成する工程と、
前記第１の絶縁膜を除去した後、前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を斜めから注入して、前記側壁絶縁膜の膜厚差を利用し傾斜部を有した低濃度ソース・ドレイン拡散層を形成する工程と、
前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を注入して高濃度ソース・ドレイン拡散層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記半導体基板上の全面に酸化膜を形成した後に、前記第１の絶縁膜を形成することを特徴とする、請求項４もしくは請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記傾斜部は前記側壁絶縁膜の下部であって、前記ゲート電極に隣接する部分では浅く、ゲート絶縁膜端から離れるに従い深くなるように形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ＬＤＤ領域を有するＭＯＳトランジスタの微細化に関するものである。
【背景技術】
【０００２】
半導体装置の高集積化に伴い、ＭＯＳトランジスタにおいては短チャネル化が要求されてきた。一般的に、ＭＯＳトランジスタのチャネル長はゲート電極の寸法に依存する。そのため、ゲート電極の形状を決めるフォトリソグラフィ技術が非常に重要となる。すなわち、フォトリソグラフィ技術は、レジスト塗布、マスク合わせ、露光、現像で構成されているが、微細化はステッパーの光源種に大きく依存する。これまで、光源種は、ｇ線からｉ線、そしてエキシマへと変遷し、微細化の要求に対応してきた。
【０００３】
ここで、従来例に係るＬＤＤ領域を有するＭＯＳトランジスタの製造方法の概略を、図１０を用いて説明する。
【０００４】
まず、図１０（Ａ）に示すように、半導体基板上１１上にゲート酸化膜１２１を形成し、その上にゲート材料となるポリシリコン膜１２２を形成し、その上に、露光装置を用いてフォトリソグラフィ技術によりフォトレジスト膜１２３をパターニングする。
【０００５】
次に、図１０（Ｂ）に示すように、前記ポリシリコン膜１２２を、前記フォトレジスト膜１２３をマスクにしてエッチングしゲート電極１３３を形成する。
【０００６】
次に、図１０（Ｃ）に示すように、前記ゲート電極１３３をマスクにしてイオン注入を行い、低濃度ソース・ドレイン拡散層１４１を形成する。
【０００７】
次に、図１１（Ａ）に示すように、前記半導体基板１１、前記ゲート電極１３３を被覆するように、全面に絶縁膜１５５を形成する。
【０００８】
次に、図１１（Ｂ）に示すように、前記絶縁膜１５５を、エッチング装置を用いた異方性エッチング法により全面エッチバックして、前記ゲート電極１３３の側壁に側壁絶縁膜１６１を形成する。
【０００９】
次に、図１１（Ｃ）に示すように、前記側壁絶縁膜１６１をマスクとしてイオン注入を行い、高濃度ソース・ドレイン拡散層１７１を形成する。
【００１０】
以上説明したように、従来例ではチャネル長と前記ゲート電極の幅が一致する。従って、チャネル長の微小限界は、露光装置の光源に大きく依存する。例えば、光源にｉ線を用いた場合、チャネル長の微小限界は０．３５μとなる。
【００１１】
しかしながら、半導体製造設備の中でも露光装置は特に高価であり、微細化の要求に設備投資のみで対応することは困難である。従って、現有設備の延命を図り、光源種を変更せずに現露光装置の解像限界以下の微細化を試みた発明が開発されてきた。
【００１２】
なお、関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２０００−１７３９７９
【特許文献２】特開平１１−１６３３２８
【特許文献３】特開平２−８６１３４
【発明の開示】
【発明が解決しようとする課題】
【００１３】
一般的に、ＬＤＤ領域を有するＭＯＳトランジスタのチャネル長を、露光装置の解像限界よりも微細化するためには、製造工程数の大幅な増加が必要となる。
【００１４】
例えば、特許文献２に開示されている方法は、まず、半導体基板全面に低濃度不純物拡散層を形成する。次に、前記低濃度不純物拡散層上に、露光装置の解像限界にて形成した開口部を有する絶縁膜を形成する。次に、前記開口部をマスクにパンチスルーストッパ拡散層を形成した後、前記開口部に側壁絶縁膜を形成することで、露光装置の解像限界よりも微細な開口部が形成される。次に、前記絶縁膜及び側壁絶縁膜をマスクにチャネル部拡散層を形成する。次に、前記絶縁膜及び側壁絶縁膜を除去した後、ゲート酸化膜及びゲート電極を形成する。次に、前記ゲート電極に再度、側壁絶縁膜を形成した後、ゲート電極をマスクにソース・ドレイン拡散層を形成する。
【００１５】
また、例えば特許文献３に開示されている方法は、まず、半導体基板の全面に露光装置の解像限界にて形成した開口部を有する絶縁膜を形成する。次に、前記開口部に側壁絶縁膜を形成することで、露光装置の解像限界よりも微細な開口部が形成される。次に、前記側壁絶縁膜に囲まれた開口部内にゲート絶縁膜を形成した後、前記開口部内にゲート電極を形成し前記絶縁膜を除去する。次に、前記ゲート電極及び前記側壁絶縁膜をマスクとして高濃度逆導電型不純物を注入し、ソース・ドレイン拡散層を形成した後、前記側壁絶縁膜を除去する。次に、前記ゲート電極をマスクとして、低濃度逆導電型不純物を注入して、低濃度ソース・ドレイン拡散層を形成する。
【００１６】
以上説明したように、従来の方法では、露光装置の解像限界にて形成した開口部に側壁絶縁膜を形成することで露光装置の解像限界よりも微細な開口部を形成し、チャネル長の微細化を行っている。しかしながら、従来の方法では側壁絶縁膜を２度形成する必要があり、工程数が大幅に増加していた。
【課題を解決するための手段】
【００１７】
そこで、本発明の半導体装置及びその製造方法は、上記課題に鑑みて為されたものであり、以下の特徴を有するものである。
【００１８】
即ち、本発明の半導体装置は、半導体基板と、前記半導体基板表面上にゲート絶縁膜を介して上面部と底面部とでゲート長距離が異なるように形成されたゲート電極と、前記ゲート電極の側壁部に形成された側壁絶縁膜と、前記側壁絶縁膜の下部に形成された低濃度ソース・ドレイン拡散層と、前記側壁絶縁膜に隣接するように形成された高濃度ソース・ドレイン拡散層と、を備えることを特徴とする。
【００１９】
その製造方法は、第１の導電型半導体基板上の全面に第１の絶縁膜を形成した後、前記第１の絶縁膜に第１の開口部を形成する工程と、前記第１の絶縁膜をマスクにして第２の導電型不純物を注入し低濃度不純物拡散層を形成する工程と、全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜をエッチバックして、前記第１の開口部の側壁に前記第２の絶縁膜からなる側壁絶縁膜を形成し、前記第１の開口部よりも微細化された第２の開口部を形成する工程と、前記第２の開口部を介する前記半導体基板の表面上にゲート絶縁膜を形成する工程と、前記第１の絶縁膜と前記側壁絶縁膜とをマスクにして第１の導電型不純物の注入を行い、第２の導電型の低濃度ソース・ドレイン拡散層を形成する工程と、全面にゲート材料を形成する工程と、前記ゲート材料をエッチバックして、前記第２の開口部内に前記ゲート材料を埋込み、ゲート電極を形成する工程と、前記第１の絶縁膜を除去した後、前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を注入して、第２の導電型の高濃度ソース・ドレイン拡散層を形成する工程と、を有することを特徴とする。
【００２０】
また、本発明の半導体装置は、半導体基板と、前記半導体基板表面上にゲート絶縁膜を介して上面部と底面部とでゲート長距離が異なるように形成されたゲート電極と、前記ゲート電極の側壁部に形成された側壁絶縁膜と、前記側壁絶縁膜の下部であって、前記ゲート電極に隣接する部分では浅く、前記ゲート電極から離れるに従い深くなるように形成された低濃度ソース・ドレイン拡散層と、を備えることを特徴とする。
【００２１】
その製造方法は、第１の導電型の半導体基板上の全面に第１の絶縁膜を形成した後、前記第１の絶縁膜に第１の開口部を形成する工程と、全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜をエッチバックして、前記第１の開口部の側壁に前記第２の絶縁膜からなる側壁絶縁膜を形成し、前記第１の開口部よりも微細化された第２の開口部を形成する工程と、前記第２の開口部を介する前記半導体基板の表面上にゲート絶縁膜を形成する工程と、全面にゲート材料を形成する工程と、前記ゲート材料をエッチバックして、前記第２の開口部内に前記ゲート材料を埋込み、ゲート電極を形成する工程と、前記第１の絶縁膜を除去した後、前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を斜めから注入して前記側壁絶縁膜の膜厚差を利用して傾斜部を有した低濃度ソース・ドレイン拡散層を形成する工程と、前記側壁絶縁膜と前記ゲート電極とをマスクとして第２の導電型不純物を注入して高濃度ソース・ドレイン拡散層を形成する工程と、を有することを特徴とする。
【発明の効果】
【００２２】
第１の効果は、第２の絶縁膜の膜厚を制御することで、チャネル長を露光装置の解像限界以下に微細化することができる。このチャネル長は、側壁絶縁膜を形成した後に第２の開口部の底面を測長することにより測長できる。
【００２３】
第２の効果は、側壁絶縁膜の形成は１度で足り、側壁絶縁膜を低濃度及び高濃度ソース・ドレイン拡散層の形成工程、サリサイド工程において、そのままスペーサーとして利用できるため、工程の短縮化ができる。
【００２４】
第３の効果は、第１の絶縁膜および第２の絶縁膜の膜厚を制御することで、ゲート電極の高さ及び上面部面積を設計できるため、ゲート抵抗の増大を防ぐことができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明をその実施形態に基づき具体的に説明する。以下の説明では、ＬＤＤ領域を有するＮチャンネル型ＭＯＳトランジスタの例で説明する。
（第１の実施形態）
まず、図１（Ａ）に示すように、Ｐ型の半導体基板１１上に酸化膜１２を、例えば２００Å形成した後、第１の絶縁膜１３、例えばＬＰ−ＳｉＮ等を全面に２００ｎｍ堆積し、この上に開口パターン１４Ａを有するフォトレジスト膜１４を形成する。
【００２６】
次に、図１（Ｂ）に示すように、前記第１の絶縁膜１３を、前記フォトレジスト膜１４をマスクにエッチングして開口する。このとき、前記第１の絶縁膜１３に形成される第１の開口部１３Ａの横幅は、露光装置の現像限界に設定されている。尚、本実施形態では、光源種をｉ線とし、露光装置の解像限界を０．３５μとする。従って、前記第１の開口部１３Ａの横幅は０．３５μとなる。
【００２７】
次に、図１（Ｃ）に示すように、前記第１の絶縁膜１３をマスクにして、砒素を、例えば加速エネルギー２．５ｋｅＶ、イオン注入量１×１０１５ａｔｏｍｓ／ｃｍ２の条件にてイオン注入を行う。このとき、前記酸化膜１２により、イオン注入による前記半導体基板１１のダメージは低減される。その後、前記第１の開口部１３Ａを介して前記半導体基板１１の表面から、例えば４．１ｎｍの領域に低濃度不純物拡散層３１を形成する。
【００２８】
次に、図２（Ａ）に示すように、前記第１の絶縁膜１３、前記第１の開口部１３Ａを被覆するように、例えば全面におよそ０．１１μｍのＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜、あるいはＬＰ−ＴＥＯＳ膜からなる第２の絶縁膜４１を形成する。
【００２９】
次に、図２（Ｂ）に示すように、前記第２の絶縁膜４１を、エッチング装置を用いた異方性エッチング法により全面エッチバックして、前記第１の絶縁膜１３の側壁に側壁絶縁膜５１を形成する。このとき、前記側壁絶縁膜５１の幅は、前記第２の絶縁膜４１の膜厚と等しく、０．１１μｍとなる。従って、前記側壁絶縁膜５１の間に形成される第２の開口部５１Ａの幅は、前記側壁絶縁膜５１の２箇所分の幅０．２２μｍの分だけ微細化されて０．１３μｍとなる。本発明では、前記第２の開口部の底面はチャネル長と等しくなるため、チャネル長を制御する条件等を求める場合には、この工程において前記第２の開口部の底面を測長すればよい。
【００３０】
次に、図２（Ｃ）に示すように、前記第２の開口部５１Ａ直下の前記低濃度不純物拡散層３１のみをキャンセルするよう前記第１の絶縁膜１３と前記側壁絶縁膜５１をマスクとして、例えば二フッ化ボロン（ＢＦ２）イオンを加速エネルギー４ｋｅＶ、イオン注入量１×１０１５ａｔｏｍｓ／ｃｍ２の条件でカウンター注入を行う。さらに、前記第１の絶縁膜１３と前記側壁絶縁膜５１をマスクとして、ボロン（Ｂ）イオンを、例えば加速エネルギー２０ｋｅＶ、イオン注入量３．３×１０１２ａｔｏｍｓ／ｃｍ２の条件にて、しきい値電圧の調整をする。上記２度の注入により前記低濃度不純物拡散層３１が前記側壁絶縁膜５１の直下にのみ分布した低濃度ソース・ドレイン拡散層６１を形成することができる。そして、前記第２の開口部５１Ａ下の酸化膜１２を除去した後、熱酸化法により、前記第２の開口部５１Ａを介する前記半導体基板１１の表面上に、二酸化シリコン膜からなるゲート絶縁膜６２を２０ｎｍ形成する。
【００３１】
次に、図３（Ａ）に示すように、ゲート材料となるポリシリコン膜７１を、例えば３５０ｎｍ形成する。
【００３２】
さらに、図３（Ｂ）に示すように、前記ポリシリコン膜７１を、エッチング装置を用いた異方性エッチング法により、前記第１の絶縁膜１３と前記側壁絶縁膜５１が露出するまでエッチバックして、前記第２の開口部５１Ａに前記ポリシリコン膜７１が埋め込められたゲート電極８１を形成する。このとき、前記ゲート電極８１の高さは、前記第１の絶縁膜１３の膜厚と略同等となる。したがって、本発明では、前記ゲート電極８１の高さ及び上面部面積を設計できるため、ゲート抵抗の増大を防ぐことができる。なお、ＣＭＰ（Ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いてゲート電極を形成することも可能である。
【００３３】
次に、図３（Ｃ）に示すように、前記側壁絶縁膜５１と前記ゲート電極８１をマスクとして、前記第１の絶縁膜１３を、例えばＨＯＴ燐酸等でエッチング除去し、その後、前記側壁絶縁膜５１と前記ゲート電極８１をマスクとして、砒素を、例えば加速エネルギー４５ｋｅＶ、イオン注入量５×１０１５ａｔｏｍｓ／ｃｍ２の条件にてイオン注入をすることで、高濃度ソース・ドレイン拡散層９１を形成する。このとき、前記酸化膜１２により、イオン注入による前記半導体基板１１のダメージは低減される。その後、前記酸化膜１２を除去する。
【００３４】
次に、図４（Ａ）に示すように、Ｔｉ、Ｃｏ、Ｎｉ等によりサリサイド技術を用いて、前記ゲート電極８１、前記高濃度ソース・ドレイン拡散層.９１の表面にシリサイド膜１０１を形成する。例えば、Ｔｉ膜を用いた場合には、Ｔｉ膜とＳｉ膜との反応によるＴｉＳｉ２膜が形成される。
【００３５】
次に、図４（Ｂ）に示すように、層間絶縁膜１１１を形成し、コンタクト孔１１２を開口した後に、コンタクト埋設金属１１３で埋め込み、配線１１４を形成する。例えば、コンタクト孔１１２内を含む前記層間絶縁膜１１１上にＷ膜を形成し、このＷ膜をエッチバックしてコンタクト孔１１２内にのみＷ膜を埋没し、コンタクト埋設金属１１３を形成し、その上にＡｌ合金膜からなる配線１１４を形成する。
【００３６】
（第２の実施形態）
次に、本発明の他の実施の形態について、図面を参照して説明する。
まず、図５（Ａ）に示すように、Ｐ型の半導体基板１１上に第１の絶縁膜１３、例えば、ＬＰ−ＳｉＮなどを全面に２００ｎｍ堆積し、この上に開口パターン１４Ａを有するフォトレジスト膜１４を形成する。
【００３７】
次に、図５（Ｂ）に示すように、前記第１の絶縁膜１３を、前記フォトレジスト膜１４をマスクにエッチングして開口する。このとき、前記第１の絶縁膜１３に形成される第１の開口部１３Ａの横幅は、露光装置の現像限界に設定されており、前記第１の実施形態と同様に０．３５μｍとする。
【００３８】
次に、図５（Ｃ）に示すように、前記第１の絶縁膜１３、前記開口部１３Ａを被覆するように、例えば全面におよそ０．１１μｍのＨＴＯ膜、あるいはＬＰ−ＴＥＯＳ膜からなる第２の絶縁膜４１を形成する。
【００３９】
次に、図６（Ａ）に示すように、前記第２の絶縁膜４１を、エッチング装置を用いた異方性エッチング法により全面エッチバックして、前記第１の絶縁膜１３の側壁に側壁絶縁膜５１を形成する。このとき、側壁絶縁膜５１の間に形成される第２の開口部５１Ａの幅は、第１の実施形態と同様に０．１３μｍとなる。本発明では、前記第２の開口部の底面はチャネル長と等しくなるため、チャネル長を制御する条件等を求める場合には、この工程において前記第２の開口部の底面を測長すればよい。さらに、前記第１の絶縁膜１３と前記側壁絶縁膜５１をマスクとして、ボロン（Ｂ）イオンを、例えば加速エネルギー２０ｋｅＶ、イオン注入量３．３×１０１２ａｔｏｍｓ／ｃｍ２の条件にて、しきい値電圧の調整をする。
【００４０】
次に、図６（Ｂ）に示すように、熱酸化法により、前記第２の開口部５１Ａを介する前記半導体基板１１の表面上に、二酸化シリコン膜からなるゲート絶縁膜６２を、例えば２０ｎｍ形成する。
【００４１】
次に、図７（Ａ）に示すように、ゲート材料となるポリシリコン膜７１を、例えば３５０μｍ形成する。
【００４２】
次に、図７（Ｂ）に示すように、ポリシリコン膜７１を、エッチング装置を用いた異方性エッチング法により、前記第１の絶縁膜１３と前記側壁絶縁膜５１が露出するまでエッチバックして、前記第２の開口部５１Ａに前記ポリシリコン膜７１が埋め込められたゲート電極８１を形成する。このとき、前記ゲート電極の高さは、前記第１の絶縁膜の膜厚と略同等となる。したがって、本発明では、前記ゲート電極８１の高さ及び上面部面積を設計できるため、ゲート抵抗の増大を防ぐことができる。なお、この過程にＣＭＰ法を用いてゲート電極を形成することも可能である。
【００４３】
次に、前記側壁絶縁膜５１と前記ゲート電極８１をマスクとして、前記第１の絶縁膜１３を、例えばＨＯＴ燐酸等でエッチング除去する。
【００４４】
次に、図８（Ａ）に示すように、前記側壁絶縁膜５１と前記ゲート電極８１をマスクとして、砒素（Ａｓ）イオンを、例えば加速エネルギー６ｋｅＶ、イオン注入量１×１０１５ａｔｏｍｓ／ｃｍ２の条件にて、前記半導体基板１１の表面に対して入射角度４５度にてポケット注入することにより、前記側壁絶縁膜５１の下部に低濃度ソース・ドレイン拡散層１８１を形成する。これにより、前記側壁絶縁膜５１の厚い部分からイオン注入された砒素（Ａｓ）イオンは前記半導体基板１１内に浅く注入される。また、前記側壁絶縁膜５１の一番薄い部分からイオン注入された砒素（Ａｓ）イオンは前記半導体基板１１内に深く注入される。従って、前記低濃度ソース・ドレイン拡散層１８１は、前記ゲート絶縁膜６２の端部に隣接する部分では浅く、前記ゲート電極８１下の前記ゲート絶縁膜６２から離れるに従って深くなるように傾斜部を有して形成される。この結果、トランジスタ動作時においてドレインの空乏層の広がりが抑制されオフリークを抑える効果を高めることができる。
【００４５】
次に、図８（Ｂ）に示すように、砒素イオンを前記側壁絶縁膜５１と前記ゲート電極８１をマスクとして、例えば加速エネルギー４５ｋｅＶ、イオン注入量５×１０１５ａｔｏｍｓ／ｃｍ２の条件にて垂直方向にイオン注入を行い、高濃度ソース・ドレイン拡散層９１を形成する。これにより、ＬＤＤ構造のソース・ドレイン拡散層が形成される。
【００４６】
次に、図９（Ａ）に示すように、Ｔｉ、Ｃｏ、Ｎｉ等によりサリサイド技術を用いて、前記ゲート電極８１、前記高濃度ソース・ドレイン拡散層.９１の表面にシリサイド膜１０１を形成する。例えば、Ｔｉ膜を用いた場合には、Ｔｉ膜とＳｉ膜との反応によるＴｉＳｉ２膜が形成される。
【００４７】
次に、図９（Ｂ）に示すように、層間絶縁膜１１１を形成し、コンタクト孔１１２を開口した後に、コンタクト埋設金属１１３で埋め込み、配線１１４を形成する。例えば、コンタクト孔１１２内を含む前記層間絶縁膜１１１上にＷ膜を形成し、このＷ膜をエッチバックしてコンタクト孔１１２内にのみＷ膜を埋没し、コンタクト埋設金属１１３を形成し、その上にＡｌ合金膜からなる配線１１４を形成する。
なお、以上の実施形態においては、ＬＤＤ領域を有するＮチャンネル型ＭＯＳトランジスタを用いたが、ＬＤＤ領域を有するＰチャンネル型ＭＯＳトランジスタにも適用できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図１０】従来例に係る半導体装置の製造方法を示す断面図である。
【図１１】従来例に係る半導体装置及びその製造方法を示す断面図である。
【符号の説明】
【００４９】
１１    半導体基板
１２    酸化膜
１３    第１の絶縁膜
１３Ａ  第１の開口部
１４    フォトレジスト膜
１４Ａ  開口パターン
３１    低濃度不純物拡散層
４１    第２の絶縁膜
５１    側壁絶縁膜
５１Ａ  第２の開口部
６１    低濃度ソース・ドレイン拡散層
６２    ゲート酸化膜
７１    ポリシリコン膜
８１    ゲート電極
９１    高濃度ソース・ドレイン拡散層
１０１  シリサイド膜
１１１  層間絶縁膜
１１２  コンタクト孔
１１３  コンタクト埋設金属
１１４  配線
１８１  低濃度ソース・ドレイン拡散層
１２１  ゲート酸化膜
１２２  ポリシリコン膜
１２３  フォトレジスト膜
１３３  ゲート電極
１４１  低濃度ソース・ドレイン拡散層
１５５  絶縁膜
１６１  側壁絶縁膜
１７１  高濃度ソース・ドレイン拡散層
【図１】
2007142102.tif 000003
【図２】
2007142102.tif 000004
【図３】
2007142102.tif 000005
【図４】
2007142102.tif 000006
【図５】
2007142102.tif 000007
【図６】
2007142102.tif 000008
【図７】
2007142102.tif 000009
【図８】
2007142102.tif 000010
【図９】
2007142102.tif 000011
【図１０】
2007142102.tif 000012
【図１１】
2007142102.tif 000013