(57)【要約】【課題】記憶素子の破壊を防止して、高い信頼性を実現する、記憶素子の記録方法を提供する。【解決手段】情報を磁性体の磁化状態により保持する記憶層１７を有し、この記憶層１７に対して絶縁体から成る中間層１６を介して磁化固定層１９が設けられ、積層方向に電流を流すことにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子１０に、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスを流すことにより、記憶素子１０に情報の記録を行う。【選択図】図１
2007294010.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が絶縁体から成り、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子に情報の記録を行う方法であって、
パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスを、前記記憶素子に流すことにより、前記記憶素子に情報の記録を行う
ことを特徴とする記憶素子の記録方法。
【請求項２】
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が絶縁体から成り、積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れるメモリであって、
情報の記録を行う際に、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスが、前記記憶素子に供給される
ことを特徴とするメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子の記録方法、及び記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【０００３】
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
【０００４】
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
【０００５】
ここで、一般的なＭＲＡＭの模式図（斜視図）を、図６に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
【０００６】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
【０００７】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【０００８】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【０００９】
そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。
【００１０】
また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図４及び図５に示す。図４は斜視図、図５は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図４中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図４中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図４中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００１１】
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図６に示した一般的なＭＲＡＭと比較して、電流磁界発生用の配線（図６の１０５）が不要となるため、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
【００１２】
【非特許文献１】日経エレクトロニクス  ２００１．２．１２号（第１６４頁−１７１頁）
【特許文献１】特開２００３−１７７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
スピン注入による磁化反転を生じさせる電流の閾値としては、一般的なＣｏＦｅ材料を記憶層に使用した場合、おおよそ１×１０７Ａ／ｃｍ２程度の電流密度を必要とすることが、多数のグループによって報告されている。
【００１４】
一方、消費電力を抑制するためには、スピン注入の効率を改善して、記憶素子に流す電流を減らす必要がある。
【００１５】
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには、記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、ごく薄いトンネル絶縁層を使用するので、トンネル絶縁層の耐電圧に制限が生じる。
【００１６】
これらの制限のため、スピン注入現象を利用したメモリを実現させるためには、書き込み電流による素子の破壊を防止して、メモリの信頼性を確保しなければいけないという課題がある。
【００１７】
上述した問題の解決のために、本発明においては、記憶素子の破壊を防止して、高い信頼性を実現する、記憶素子の記録方法及び記憶素子を備えたメモリを提供するものである。
【課題を解決するための手段】
【００１８】
本発明の記憶素子の記録方法は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子に情報の記録を行う際に、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスを記憶素子に流すものである。
【００１９】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は、記憶層に対して中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて、記憶素子に積層方向の電流が流れるものであって、情報の記録を行う際に、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスが記憶素子に供給されるものである。
【００２０】
上述の本発明の記憶素子の記録方法によれば、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスを記憶素子に流すことにより、パルス幅が１ナノ秒以上１００ナノ秒以下であるため、記憶素子の絶縁体から成る中間層が絶縁破壊する電流量と、記憶層の磁化の向きを変化させて情報の記録を行うための閾値電流量との間を、充分に広く確保することができる。
これにより、これらの間の電流量で電流パルスを流すことにより、記憶素子の絶縁体から成る中間層を絶縁破壊することがなく、安定に繰り返して記録を行うことが可能になる。
【００２１】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、情報の記録を行う際に、パルス幅が１ナノ秒以上１００ナノ秒以下である電流パルスが記憶素子に供給されることにより、パルス幅が１ナノ秒以上１００ナノ秒以下であるため、記憶素子の絶縁体から成る中間層が絶縁破壊する電流量と、記憶層の磁化の向きを変化させて情報の記録を行うための閾値電流量との間を、充分に広く確保することができる。
これにより、これらの間の電流量で電流パルスを流すことにより、記憶素子の絶縁体から成る中間層を絶縁破壊することがなく、安定に繰り返して記録を行うことが可能になる。
【発明の効果】
【００２２】
上述の本発明によれば、記憶素子の絶縁体から成る中間層を絶縁破壊することがなく、安定に繰り返して記録を行うことが可能になるため、信頼性の高いメモリを実現することが可能になる。
【発明を実施するための最良の形態】
【００２３】
本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
【００２４】
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、例えばトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
【００２５】
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値（書き込み電流閾値）Ｉｃは、現象論的に、下記の式１により表される（J. Z. Sun,Phys. Rev. B,Vol.62,p.570,2000年参照）。
【００２６】
【数１】
2007294010.tif 000003
（ただし、α：記憶層のダンピング定数、Ｈｋ：記憶層の面内一軸異方性磁界、Ｍｓ：記憶層の飽和磁化、η：スピン注入係数、a：記憶層の半径、ｌｍ：記憶層の厚さ、Ｈ：外部印加磁界）
【００２７】
書き込み電流閾値Ｉｃを低減するためには、上記式１中の各種パラメータを調整すれば良いことになる。
一方、メモリとしての性能を維持するという観点から、上記各種パラメータが制約される。例えば、式１中の（ａ２ｌｍＨｋＭｓ）の項は、熱ゆらぎを決定する項として知られており、書き込み電流閾値Ｉｃのばらつきを抑えて、書き込んだデータの長期安定性を確保するためには、一定以上の値を保たなければならず、ある一定値以下に小さくすることはできない。このため、記憶素子の大きさや記憶層の厚さｌｍ・飽和磁化Ｍｓには下限が存在し、これらのパラメータを減少させることにより書き込み電流を低減させる手法は、ある所で限界となる。
例えば、記憶層のＣｏＦｅ等の磁性体に非磁性元素を添加することにより、記憶層の飽和磁化Ｍｓを減少させて、書き込み電流閾値Ｉｃを低減させることが考えられるが、この場合、同時に上述の熱ゆらぎによる悪影響を受ける。
【００２８】
さらに、上述した磁性体の熱揺らぎの影響により、記憶素子に流す電流パルスのパルス幅を短くするほど、書き込み電流閾値Ｉｃが増加することが、理論的に示されている。
記憶素子に流す電流パルスのパルス幅ｔと書き込み電流閾値Ｉｃとの関係について、下記の式２が成り立つ。
【００２９】
【数２】
2007294010.tif 000004
ここで、ｔはパルス幅、ｔ０は試行時間、Ｔは試料温度、ｋＢはボルツマン定数である。
【００３０】
式２から、記憶素子に流す電流パルスのパルス幅ｔを短くすると、書き込み電流閾値Ｉｃが増加することがわかる。
【００３１】
そこで、記憶素子に流す書き込み電流パルスのパルス幅と書き込み閾値電流との関係を測定した。測定結果を、図２に示す。
図２より、パルス幅を短くするに従って書き込み閾値電流が大きくなり、２０ｎｓｅｃ（２０ナノ秒）以下では、書き込み閾値電流が急激に増大していることがわかる。
また、理論に一致する結果が得られている。
【００３２】
以上説明したように、スピン注入を利用して情報を記録する記憶素子における書き込み電流は、理論的考察結果に良く従い、理論式がメモリを設計する際の良い指針となる。
【００３３】
スピン注入により記憶層の磁化の向きを反転させるために必要となる、書き込み電流閾値は、例えば、記憶層に厚さが２ｎｍのＣｏＦｅＢ合金を使用し、平面パターンが１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡである。また、このときの電流密度は約６×１０６Ａ／ｃｍ２である（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。
【００３４】
この場合の書き込み電流閾値を持つ記憶素子を使用した場合、例えば記憶素子の大きさを４５ｎｍデザインルール世代に対応する６５ｎｍ×９０ｎｍとすると、書き込み電流閾値は、おおよそ２７５μＡとなる。
【００３５】
ここで、ＳＰＩＣＥシミュレータによるシミュレーションの結果から、読み出し特性を充分に確保する上で下限と推定されるＭＴＪ素子の低抵抗時の抵抗値が２．５ｋΩであり、かつＭＲ比を１００％として高抵抗時の抵抗値が５ｋΩである場合が最適動作点と考えられる。そして、その最適動作点における、ＭＴＪ素子への最大印加電圧は約１．３Ｖになる。
【００３６】
一方、信頼性の高いメモリを実現するためには、ＭＴＪ素子中のバリア（トンネルバリア膜）の破壊電圧が、最大印加電圧より充分に高い必要があるが、上述したサイズの記憶素子で低抵抗時の抵抗値が２．５ｋΩになるバリアのＤＣ耐圧は高々１．５Ｖ程度しかない。
【００３７】
ここで、上述したサイズの素子でＭＴＪ素子の書き込み閾値電圧と破壊電圧を測定した。測定結果を図３Ａに併せて示す。破壊電圧については、多数の素子において平均した平均耐圧として示す。
図３Ａより、ＭＴＪ素子の破壊電圧は、書き込みパルス幅に大きく依存し、パルス幅が短くなるほど、破壊電圧が上昇していくことがわかる。
また、図３Ａより、ＭＴＪ素子の書き込み閾値電圧も、パルス幅が短くなるほど上昇していくが、パルス幅が１００ナノ秒以上では変化が小さく、パルス幅が１００ナノ秒未満では変化が大きくなり、上昇のしかたが破壊電圧と異なることがわかる。
従って、書き込み閾値電圧と破壊電圧との電圧差、即ち書き込み時の破壊電圧に対する電圧マージンは、一様ではなく、パルス幅に依存して変化していく。
ここで、この電圧マージンとパルス幅との関係を、図３Ｂに示す。
図３Ｂに示すように、電圧マージンは、１ミリ秒からパルス幅が短くなるほど大きくなっていくが、１０ナノ秒程度で極大となることがわかる。
なお、図３Ａ及び図３Ｂにおいて、パルス幅が１ナノ秒未満の場合は実際の測定が困難であるため、１ナノ秒以上の値から外挿した値を示している。
【００３８】
そこで、本発明では、これらの結果に着目して、ある一定のパルス幅領域では、書き込み電流の増加よりも、バリアの破壊電圧の増加の方が大きいことを利用する。
そして、書き込みパルス幅を一定範囲に制御することにより、バリアの破壊の危険性を低減して、信頼性の高いメモリを実現することを可能にするものである。
【００３９】
続いて、本発明の具体的な実施の形態について説明する。
【００４０】
本発明の一実施の形態に係る記憶素子の概略構成図（断面図）を、図１に示す。
この記憶素子１０は、下層から、下地層１１、反強磁性層１２、強磁性層１３、非磁性層１４、強磁性層１５、トンネル絶縁層１６、記憶層１７、キャップ層（保護層）１８が積層されて成る。
記憶層１７は、磁性体から成り、情報を磁化状態（記憶層１７の磁化Ｍ１の向き）で保持することができるように構成される。
強磁性層１３・非磁性層１４・強磁性層１５の３層により、積層フェリ構造の磁化固定層１９が構成される。このうち、強磁性層１３は反強磁性層１２により磁化Ｍ１３の向きが右向きに固定されている。強磁性層１５の磁化Ｍ１５の向きは、強磁性層１３の磁化Ｍ１３の向きとは反平行の左向きになっている。
また、この強磁性層１５は、記憶層１７に対する磁化の向きの基準となるものであるため、参照層とも称される。
【００４１】
磁化固定層１９の強磁性層１３，１５の材料としては、特に問わないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料、例えばＣｏＦｅ合金を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。
例えば、ＣｏＦｅ合金にボロンＢが２０〜３０原子％添加されたアモルファス（非晶質）のＣｏＦｅＢを用いることも可能である。
磁化固定層１９の強磁性層１３，１５の飽和磁化Ｍｓの値は、一般に、４００ｅｍｕ／ｃｃ以上２０００ｅｍｕ／ｃｃ以下の範囲が適当である。
また、これら強磁性層１３，１５の膜厚は、１ｎｍ以上６ｎｍ以下が適当である。
【００４２】
また、特に、磁化固定層１９のトンネル絶縁層１６に接する強磁性層（参照層）１５に、ＣｏＦｅＢを用いることにより、スピン分極率を大きくして、記憶素子１０のスピン注入効率を向上することができる。これにより、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
【００４３】
磁化固定層１９の積層フェリを構成する非磁性層１４の材料としては、Ｒｕ，Ｃｕ，Ｒｈ等が使用できる。
【００４４】
反強磁性層１２の材料としては、Ｆｅ，Ｎｉ，Ｐｔ，Ｉｒ，Ｒｈ等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
【００４５】
トンネル絶縁層１６の材料としては、Ａｌ，Ｍｇ，Ｈｆ，Ｓｉ等の酸化物や、その他の酸化物、窒化物等の絶縁材料を用いることができる。
特に、トンネル絶縁層１６の材料として酸化マグネシウム（ＭｇＯ）を用いると、前述したように、大きい磁気抵抗変化率（ＭＲ比）が得られる。
トンネル絶縁層１６は、スパッタリングにより酸化物等の層を形成したり、金属層を形成してから酸化させたりすることによって、作製することができる。
【００４６】
記憶層１７の材料としては、特に限定はないが、Ｆｅ，Ｃｏ，Ｎｉの１種もしくは２種以上を主成分とする合金材料を用いることができる。
またこれらの合金にＮｂ，Ｚｒ，Ｔａ，Ｔｉ，Ｖ，Ｃｒ，Ｗ，Ｍｏ，Ｈｆ，Ｂ，Ｃ，Ａｌ，Ｓｉ，Ｇｅ，Ｍｇ，Ｍｎ，Ｃｒ，Ｇａ等の元素を含有させることもできる。
【００４７】
キャップ層１８の材料は、導電体であればよく、例えば、Ｒｕ，Ｃｕ，Ｒｈ，Ｔａ，Ｔｉ，ＴｉＮ等が使用できる。
【００４８】
下地層１１及びキャップ層１８の間に電流を流すことにより、スピン注入による記憶層１７の磁化Ｍ１の向きの反転を行うことができる。
キャップ層１８から下地層１１に向けて、即ち記憶層１７から強磁性層（参照層）１５に向けて電流を流すと、強磁性層（参照層）１５から記憶層１７に偏極電子が注入され、記憶層１７の磁化Ｍ１の向きが参照層１５の磁化Ｍ１５の向きと平行になる。
下地層１１からキャップ層１８に向けて、即ち参照層１５から記憶層１７に向けて電流を流すと、記憶層１７から参照層１５に偏極電子が注入され、記憶層１７の磁化Ｍ１の向きが参照層１５の磁化Ｍ１５の向きと反平行になる。
このようにして、電流を流す向きによって、記録する情報を選択することができる。
【００４９】
そして、強磁性層（参照層）１５の磁化Ｍ１５の向きと記憶層１７の磁化Ｍ１の向きが、平行の状態ではトンネル絶縁層１６を通る電流の抵抗が小さくなり、反平行の状態ではトンネル絶縁層１６を通る電流の抵抗が大きくなる。このことを利用して、抵抗値から記憶層１７に記録された情報の内容を読み出すことができる。
なお、読み出し時に流す電流は、スピン注入による記憶層１７の磁化反転が生じないように、反転電流よりも小さくする。
【００５０】
この記憶素子１０は、下地層１１からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子１０のパターンを形成することにより、製造することができる。
【００５１】
また、この記憶素子１０を用いて、図４に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子１０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子１０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子１０に情報の記録を行うことができる。
【００５２】
本実施の形態においては、特に、情報の記録を行う際に、図１に示した構成の記憶素子１０に対して、パルス幅が１ナノ秒〜１００ナノ秒の範囲内である電流パルスを流す。
これにより、記憶素子１０のトンネル絶縁層１６が絶縁破壊する電流量と、記憶層１７の磁化Ｍ１の向きを反転させて情報の記録を行うための閾値電流量との間を、充分に広く確保することができる。
そして、上述のパルス幅の電流パルスを、記憶素子１０のトンネル絶縁層１６が絶縁破壊する電流量と、情報の記録を行うための閾値電流量との間の電流量で、記憶素子１０に流すことにより、トンネル絶縁層１６を破壊することがなく、また書き込みの際の書き込みエラー（書き損じ）の発生を防止することができる。
【００５３】
なお、電流量の範囲は、記憶素子１０の構成（断面積や各層の材料・厚さ等）によって変わるので、その記憶素子１０の構成における特性に基いて、電流パルスの電流量を設定する。
【００５４】
上述の本実施の形態によれば、記憶素子１０に対して、パルス幅が１ナノ秒〜１００ナノ秒の範囲内である電流パルスを流して記録を行うことにより、記憶素子１０のトンネル絶縁層１６が絶縁破壊する電流量と、記憶層１７の磁化Ｍ１の磁化の向きを反転させて情報の記録を行うための閾値電流量との間を、充分に広く確保することができる。
これにより、これらの間の電流量で電流パルスを流すことにより、記憶素子１０のトンネル絶縁層を絶縁破壊することなく、安定に繰り返して記録を行うことが可能になる。
従って、本実施の形態によれば、信頼の高いメモリを実現することが可能になる。
【００５５】
本発明では、上述の実施の形態で示した記憶素子１０の膜構成に限らず、様々な膜構成を採用することが可能である。
【００５６】
上述の実施の形態では、磁化固定層１９が２層の強磁性層１３，１５と非磁性層１４から成る積層フェリ構造となっているが、例えば、磁化固定層を単層の強磁性層により構成してもよい。また、記憶層を積層フェリ構造としてもよい。
【００５７】
（実施例）
ここで、本発明の記憶素子の構成において、具体的に記憶層の寸法や組成等を設定して、特性がどのようになるか検討を行った。
なお、実際には、メモリには、図４に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
【００５８】
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ２μｍの熱酸化膜を形成し、図１に示した記憶素子１０と同様の記憶素子を形成した。
具体的には、図１に示した構成の記憶素子１０において、下地層１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層１９を構成する強磁性層１３，１５を膜厚２ｎｍのＣｏＦｅ膜、積層フェリ構造の磁化固定層１９を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層１６を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、記憶層１７を膜厚３ｎｍのＣｏ７２Ｆｅ８Ｂ２０膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定し、また下地層１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子１０を作製した。
膜構成１：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(2nm)/Ru(0.8nm)/CoFe(2nm)/Al(0.5nm)-Ox/Co72Fe8B20(3nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないＰｔＭｎの組成はＰｔ５０Ｍｎ５０（原子％）とした。
酸化アルミニウム膜から成るトンネル絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム（Ａｌ−Ｏｘ）膜から成るトンネル絶縁層１６は、まず金属Ａｌ膜をＤＣスパッタ法により０．５ｎｍ堆積させて、その後に酸素／アルゴンの流量比を１：１とし、自然酸化法により金属Ａｌ層を酸化させた。酸化時間は１０分とした。
さらに、記憶素子１０の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・２７０℃・４時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
【００５９】
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
【００６０】
その後、電子ビーム描画装置により記憶素子１０のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子１０を形成した。記憶素子１０部分以外は、ワード線のＣｕ層直上までエッチングした。
【００６１】
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１３μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が１０Ωμｍ2となるようにした。
【００６２】
次に、記憶素子１０部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子の試料を作製した。
【００６３】
（反転電流値の測定）
記憶素子に電流パルスを流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行い、両極性の反転電流値を求めた。
【００６４】
そして、上述の製造方法により作製した記憶素子１０の試料に対して、電流パルスのパルス幅を変えて、両極性の反転電流値の測定を行った。
パルス幅は、１ｍｓ（１ミリ秒），１００μｓ（１００マイクロ秒），１０μｓ，１μｓ，１００ｎｓ（１００ナノ秒），１０ｎｓと短くしていき、１０ｎｓ〜１ｎｓの間は細かく変化させた。
先に説明した図２は、このようにして得た測定結果である。
【００６５】
図２より、前述したように、パルス幅が短いほど、書き込み電流が大きくなることがわかる。これは、先に説明した、図３Ａの書き込み閾値電圧の結果とも合致する。
そして、２０ｎｓ以上ではほぼ一様に書き込み電流が変化するが、２０ｎｓ未満になると、パルス幅が短くなるに従い、書き込み電流が急激に大きくなることがわかる。
【００６６】
（記憶素子の寿命）
図２の結果を踏まえて、時間依存誘電体破壊（ＴＤＤＢ）法により、記憶素子の寿命を調べた。
上述した製造方法により記憶素子の試料を多数作製し、それぞれの試料に対して、記憶素子に流す電流パルスのパルス幅を変えて、記憶素子の寿命を調べた。
それぞれの電流パルスのパルス幅（秒）は、１．０ｎ，１０ｎ，１００ｎ，１μ，１０μとした。
まず、電流パルスを流す前の、抵抗値の初期値を測定した。
続いて、それぞれの試料において、該当するパルス幅におけるマイナス方向の反転電流値（閾値）を図２から求め、その反転電流値の１．２倍の電流量で該当するパルス幅の電流パルスを流した。
電流パルスを流した後に、記憶素子の抵抗値を測定した。
さらに、電流パルスを流す過程と、記憶素子の抵抗値の測定とを、繰り返した。
なお、抵抗値の測定の際のバイアス電圧は、先の反転電流値の測定と同様に、１０ｍＶとした。
そして、抵抗値が初期値から１０％以上変動した場合には、寿命と判断して、時間依存誘電体破壊（ＴＤＤＢ）試験法により、寿命の見積もりと評価を行った。
また、図３Ａ及び図３Ｂに示したと同様に、電流パルスの各パルス幅に対して、平均耐圧と書き込み閾値電圧とを測定し、書き込み時の電圧マージンを求めた。
得られた寿命の結果を、書き込み時の電圧マージンと併せて、表１に示す。なお、パルス幅を０．５ｎ秒とした場合の寿命についても、外挿値を求めて、表１に記載している。
【００６７】
【表１】
2007294010.tif 000005
【００６８】
表１より、書き込みパルス幅を１．０ｎ〜１００ｎ（秒）の範囲内とすることにより、連続書き込み時の寿命を１０年以上と長くできることがわかる。
従って、記憶素子に流す書き込みパルス幅を１．０ナノ秒〜１００ナノ秒の範囲内とすることにより、寿命が長く信頼性の高いメモリを実現することができる。
【００６９】
本発明は、上述の実施の形態や実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施の形態に係る記憶素子の概略構成図（断面図）である。
【図２】書き込みパルス幅と書き込み閾値電流との関係を示す図である。
【図３】Ａ  書き込みパルス幅と、素子の破壊電圧（平均耐圧）及び書き込み閾値電圧との関係を示す図である。  Ｂ  書き込みパルス幅と、図３Ａの電圧マージンとの関係を示す図である。
【図４】スピン注入による磁化反転を利用した磁気メモリの概略構成図（斜視図）である。
【図５】図４の磁気メモリの断面図である。
【図６】従来のＭＲＡＭの構成を模式的に示した斜視図である。
【符号の説明】
【００７１】
１０  記憶素子、１１  下地層、１２  反強磁性層、１３  強磁性層、１４  非磁性層、１５  強磁性層（参照層）、１６  トンネル絶縁層、１７  記憶層、１８  キャップ層、１９  磁化固定層
【図１】
2007294010.tif 000006
【図２】
2007294010.tif 000007
【図３】
2007294010.tif 000008
【図４】
2007294010.tif 000009
【図５】
2007294010.tif 000010
【図６】
2007294010.tif 000011