(57)【要約】【課題】増大するＯＰＣ（近接効果補正）処理時間の短縮を実現し、半導体デバイスの製造ＴＡＴを短くし、コストを削減するマスクパターン設計方法を提供する。【解決手段】半導体回路パターンの基本構成をなすセルライブラリパターンに、あらかじめＯＰＣ処理を行い、このＯＰＣ処理されたセルライブラリパターンを用いて半導体チップを作成する。このとき、その周囲に配置されたセルのパターンやその他のセルの周囲に配置されたパターンによって、影響されるため、補正処理（最適化処理）を行う。この補正処理の箇所はセル境界からの指定した領域内でパターンがセル境界間で対向する部分であり、この部分の幅、長さ、位置を変数として近接効果補正を行う。あるいは多角形を変数として近接効果補正を行う。あるいはサイジングして近接効果補正を行う。【選択図】図３８
2007093861.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含むマスクパターン設計方法：
（ａ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
（ｂ）前記セルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項２】
以下の工程を含むマスクパターン設計方法：
（ｂ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項３】
以下の工程を含むマスクパターン設計方法：
（ｃ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ１）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項４】
以下の工程を含むマスクパターン設計方法：
（ａ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
（ｂ）前記セルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項５】
以下の工程を含むマスクパターン設計方法：
（ｂ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項６】
以下の工程を含むマスクパターン設計方法：
（ｃ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ１）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項７】
請求項１〜６のいずれか１項に記載のマスクパターン設計方法において、
前記セル境界領域の幅は導通孔を間に挟む最小配線間隔である。
【請求項８】
請求項１〜６のいずれか１項に記載のマスクパターン設計方法において、
パターン変形調整箇所は前記セル間のパターン対向部であり、前記パターン対向部の幅、長さ、位置を変数として前記第２の近接効果補正を施す。
【請求項９】
請求項１〜６のいずれか１項に記載のマスクパターン設計方法において、
パターン変形調整箇所は前記セル間のパターン対向部であり、前記パターン対向部を多角形として前記第２の近接効果補正を施す。
【請求項１０】
請求項１〜６のいずれか１項に記載のマスクパターン設計方法において、
パターン変形調整箇所は前記セル間のパターン対向部であり、前記パターン対向部のパターンの幅を一定量、調整することによって前記第２の近接効果補正を施す。
【請求項１１】
請求項１〜６のいずれか１項に記載のマスクパターン設計方法において、
パターン変形調整箇所は非矩形形状をしており、隣接セルの対抗するパターンとの間隔があらかじめ規定された間隔以下である場合に前記パターンに対して多角形状を用いた前記第２の近接効果補正を施す。
【請求項１２】
請求項１〜１１のいずれか１項に記載のマスクパターン設計方法において、
前記第２の近接効果補正に遺伝的アルゴリズムを用いる。
【請求項１３】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ａ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
（ｂ）前記セルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項１４】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ｂ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項１５】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ｃ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ１）において、セル間近接に伴うパターン変形調整箇所は、あらかじめ規定されたセル境界領域内のパターン対向部である。
【請求項１６】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ａ）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正を施し、そのセル群をセルライブラリに登録する工程；
（ｂ）前記セルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項１７】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ｂ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルを配置する工程；
（ｃ）前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項１８】
以下の工程を含んで作製したマスクを用いた半導体装置の製造方法：
（ｃ１）セルが単独で配置されたときのパターン転写形成に伴う第１の近接効果補正が施されたセル群が登録されたセルライブラリを用いて複数のセルが配置されたパターンに対して、前記複数のセルを近接して配置することによりパターン間の相互干渉により生じるパターン変形を補正する第２の近接効果補正工程；
ここで、前記工程（ｃ１）において、あらかじめ規定されたセル境界領域内のパターン対向部を抽出してセル間近接に伴うパターン変形調整がなされる。
【請求項１９】
請求項１３〜１８のいずれか１項に記載の半導体装置の製造方法において、
前記パターンはゲート配線のパターンである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、光リソグラフィの露光波長より小さいパターンを形成するためのマスクパターン設計工程に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長より小さい寸法を有するパターンの形成が必要となってきた。しかしながら、このような微細領域のパターン転写においては、光の回折の影響が顕著に現れてマスクパターンの輪郭がそのままウエハ上に形成されず、パターンの角部が丸くなったり、長さが短くなったり、形状精度が大幅に劣化する。そこで、この劣化が小さくなるように、マスクパターン形状を逆補正する処理を施し、マスクパターンを設計する。この処理を光近接効果補正（Optical Proximity Correction；以下「ＯＰＣ」と称する）という。
【０００３】
従来のＯＰＣは、マスクパターンの一図形ごとに、その形状や周囲のパターンの影響を考慮して、ルールベースや光シミュレーションを用いたモデルベースで補正している。特許文献３（特開２００２−３０３９６４号公報）では、線幅及び隣接するスペース幅に応じて図形演算することによって、パターン補正を行うルールベースＯＰＣが記載されている。また、特許文献２（特開２００１−２８１８３６号公報）では、線分ベクトル化処理および線分ソート処理を行って線幅およびスペース幅の算出を行い、ハッシュ関数を用いた補正テーブルを参照してパターン補正を行うルールベースＯＰＣが記載されている。また、特許文献４（特開２００４−６１７２０号公報）には、転写実験によりプロセス効果を取り込んだモデルベースＯＰＣが記載されている。
【０００４】
光シミュレータを用いたモデルベースでは、所望の転写パターンを得るまでマスクパターンを変形させて行くのであるが、その追い込み方により様々な方法が提案されている。例えば光学像が部分的に膨らんでいたらその分を細らせ、また細っていたらその分太らせ、その状態で光学像を再計算して次第に追い込んでいく方法、いわゆる逐次改善法などがある。また遺伝的アルゴリズムを用いて追い込んで行く方法も提案されている。遺伝的アルゴリズムを用いた方法では、パターンを複数の線分に分割し、それらの線分の変位を変位コードとして割り当てる。変位コードを染色体とみなして、遺伝の進化を計算し、所望の光学像に追い込む方法である。この遺伝的アルゴリズムを用いたＯＰＣの最適化法は特許文献１（特許第３５１２９５４号公報）に記載されている。
【０００５】
特許文献５（特開２００２−３２８４５７号公報）には、マスクレイアウト全体ではなく、部分ごとに図形を変更する方式が記載されている。その手順は、まず、設計レイアウトデータ中に含まれる補正対象セルの各々について、その対象セルの周囲に他図形が存在するかどうかに応じて、特定の形式で表現された環境プロファイルを決定する。そして、セル置換テーブルを参照して、決定された環境プロファイルに対応して置き換えられるべき補正パターンの名前である置換セル名を読み出し、補正後レイアウトデータを生成する。最後に、読み出した置換セル名に対応する補正パターンをセルライブラリから取り込んで、補正完了済みのマスクデータを生成する。
【特許文献１】特許第３５１２９５４号公報
【特許文献２】特開２００１−２８１８３６号公報
【特許文献３】特開２００２−３０３９６４号公報
【特許文献４】特開２００４−６１７２０号公報
【特許文献５】特開２００２−３２８４５７号公報
【非特許文献１】デビッド・イー・ゴールドバーグ（David E. Goldberg）著、「ジェネリック・アルゴリズム・イン・サーチ・オプティマイゼーション・アンド・マシン・ラーニング（Genetic Algorithms in Search,Optimization,and Machine Learning）」、アディソン・ウェスリ・パブリッシング・カンバニ（ADDISON-WESLEY PUBLISHING COMPANY,INC.）、１９８９年
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前記のようなマスクパターン設計技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００７】
例えば、特許文献５の方式では、補正対象セルについて、想定し得る全ての環境プロファイルについて、置き換えられるべき最適な補正パターンを決定し、各補正パターンに置換セル名を与え、前記環境プロファイルと置換セル名とを関連付けて、あらかじめセル置換テーブルに格納しておかねばならない。そのため、事前準備に要するコストが大きく、多くの記憶領域が必要となるなどの課題がある。
【０００８】
遺伝的アルゴリズム（Genetic Algorithm；以下「ＧＡ」ともいう）は、集団遺伝学モデルとした探索手法で、対象とする問題に依存せずに高い最適化性能を示せるなどの優れた性能が知られている。ＧＡの参考文献としては、例えば、非特許文献１がある。
【０００９】
ＧＡでは、探索問題の解候補を染色体と呼ばれるビット列で表現し、複数の染色体からなる集団に対して文字列操作を行い、生存競争を行わせる。各染色体は探索問題そのものである目的関数により評価され、その結果はスカラー値である適応度として計算される。高い適応度を持つ染色体には、多くの子孫を残す機会を与える。さらに、集団内での染色体どうしで交叉を行い、突然変異を施すことにより、新しい染色体を生成する。このような処理を繰り返すことにより、より高い適応度を持つ染色体が生成され、適応度の最も高い染色体が最終的な解となる。
【００１０】
図１は、ＧＡの最も基本的な計算手順を示すフローチャートである。各処理の目的や概要は以下のとおりである。
【００１１】
初期化（ステップＳ０２）：解候補としての染色体をランダムに複数生成し、集団を形成する。解くべき最適化問題はスカラー値を返す評価関数として表現される。
【００１２】
染色体の評価（ステップＳ０３）：評価関数を用いて染色体を評価し、各染色体の適応度を計算する。
【００１３】
次世代集団の生成（ステップＳ０４）：遺伝的操作（選択、交叉、突然変異）を用いて、高い適応度を持つ染色体ほど多くの子孫を残せる機会を与える。
【００１４】
探索終了基準判定（ステップＳ０５）：あらかじめ与えられた条件が満たされるまで、染色体の評価と次世代集団の生成を繰り返す。
【００１５】
以下、図１に基づいて遺伝的アルゴリズムの概略を示す。
【００１６】
ステップＳ０２の「初期化」では、「染色体表現の定義」と「評価関数の決定」と「初期染色体集団の発生」を行う。
【００１７】
「染色体表現の定義」では、世代交代の際に親の染色体から子孫の染色体に、どのような内容のデータをどのような形式で伝えるかを定義する。図２に染色体を例示する。ここでは、対象とする最適化問題の解空間の点を表現するD次元の変数ベクトルX=（x1, x2,..., xD）の各要素xi（i= 1, 2,..., D）を、M個の記号Ai（i = 1, 2,..., M）の列で表わすことにし、これをD×M個の遺伝子からなる染色体とみなす。遺伝子の値Ai としては、ある整数の組、ある範囲の実数値、記号列などを、解くべき問題の性質に応じて用いる。図２は、５次元すなわち５変数（すなわちD=5）の最適化問題の解候補の一つについて、各変数を２種類の記号{0,1}を４個（すなわちM=4）使用して表現したときの例である。このようにして記号化された遺伝子列が染色体である。
【００１８】
「評価関数の決定」では次に、各染色体が環境にどの程度適応しているかを表わす適応度の計算方法を定義する。その際、解くべき最適化問題の解として優れている変数ベクトルに対応する染色体の適応度が高くなるように設計する。
【００１９】
「初期染色体集団の発生」では通常、「染色体表現の定義」で決められた規則に則って、N個の染色体がランダムに発生される。これは、解くべき最適化問題の特性は不明で、どのような染色体が優れているのかはまったく不明なためである。しかし、問題に関する何らかの先見的知識がある場合は、解空間において適応度が高いと予測される領域を中心にして染色体集団を発生させることにより、探索速度や精度を向上できる場合もある。
【００２０】
ステップＳ０３の「染色体の評価」では、集団中の各染色体の適応度を、前記「評価関数の決定」で定義した方法に基づいて計算する。
【００２１】
ステップＳ０４の「次世代集団の生成」では、各染色体の適応度をもとに、染色体集団に遺伝的操作を施して、次世代の染色体集団を生成する。遺伝的操作の代表的な手続きとして、選択、交叉、突然変異などがあり、これらを総称して遺伝的操作と呼ぶ。
【００２２】
「選択」では、現世代の染色体集団から適応度の高い染色体を抽出して、次世代集団に残し、逆に、適応度の低い染色体を取り除く処理を行う。
【００２３】
「交叉」では、選択によって抽出された染色体群の中から、所定の確率で染色体対をランダムに選択し、それらの遺伝子の一部を組み変えることで、新しい染色体を作る操作である。
【００２４】
「突然変異」では、選択によって抽出された染色体群の中から、所定の確率で染色体をランダムに選択し、所定の確率で遺伝子を一定の確率で変化させる。ここで、突然変異が発生する確率を突然変異率と呼ぶ。
【００２５】
ステップＳ０５の「探索終了基準判定」では、生成された次世代の染色体集団が、探索を終了するための基準を満たしているか否かを調べる。基準が満たされた場合は、探索を終了し、その時点での染色体集団中で最も適応度の高い染色体を、求める最適化問題の解とする。終了条件が満たされない場合は、「染色体の評価」の処理に戻って探索を続ける。探索所の終了基準は解くべき最適化問題の性質に依存するが、代表的なものとして次のようなものがある。
【００２６】
（ａ）染色体集団中の最大の適応度が、ある閾値より大きくなった。
【００２７】
（ｂ）染色体集団全体の平均の適応度が、ある閾値より大きくなった。
【００２８】
（ｃ）染色体集団の適応度の増加率が、ある閾値以下の世代が一定の期間以上続いた。
【００２９】
（ｄ）世代交代の回数が、あらかじめ定めた回数に到達した。
【００３０】
上記の遺伝的アルゴリズムを活用した従来の方法では、必要に応じてＯＰＣを、半導体チップの回路パターンを定義するマスクの全図形に対して行っていた。このため微細化に伴う図形数の増大により、処理時間が膨大になっている。実際に９０ｎｍノードデバイスで数十時間の時間を要しているケースがある。また露光にとって極限の解像度でパターンを形成することによる露光コントラストの低下のため、さらなる微細化ではＯＰＣはより複雑かつ図形数の多いものとなる。６５ｎｍノードデバイスではマスクパターン発生にかかる時間は数日にも及ぶようになって来た。一方で、半導体装置の製品サイクルは短くなっており、ＯＰＣ処理時間の短縮は極めて大きな課題となっている。
【００３１】
ＯＰＣ処理時間の増大は、マスクパターン発生を含む半導体デバイスの製造ＴＡＴ （Turn Around Time）を悪化させる一方、コストの増大になっている。
【００３２】
そこで、本発明の目的は、増大するＯＰＣ処理時間の短縮を実現し、半導体デバイスの製造ＴＡＴを短くし、コストを削減するＯＰＣ処理からなるマスクパターン設計技術を提供することにある。
【００３３】
また、本発明の他の目的は、実用的な時間でマスクパターン発生を可能にし、製作期間を短くした電子回路装置および半導体装置の製造技術を提供することにある。
【００３４】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３６】
半導体回路パターンの基本構成をなすセルライブラリパターンに、あらかじめＯＰＣ処理（第１の近接効果補正）を行い、このＯＰＣ処理されたセルライブラリパターンを用いて半導体チップを作成する。
【００３７】
このとき、あらかじめＯＰＣ処理されたセルライブラリパターンは、その周囲に配置されたセルのパターンやその他のセルの周囲に配置されたパターンによって、影響されるため、補正処理（最適化処理；第２の近接効果補正）を行う。
【００３８】
この補正処理の箇所はセル境界からの指定した領域内でパターンがセル境界間で対向する部分であり、この部分の幅、長さ、位置を変数として近接効果補正を行う。あるいは多角形を変数として近接効果補正を行う。あるいはサイジング（一定量調整）して近接効果補正を行う。
【００３９】
さらなる方法として、この補正処理をあらかじめ採取した周囲のパターンによる影響度を考慮して遺伝的アルゴリズムによって行う。遺伝的アルゴリズム等の最適化手法は、膨大な組み合わせの最適化を高速に行う方法として優れており、これを利用することで補正処理の時間を高速化し、従来の全パターンＯＰＣ処理に比べ、短時間にできる。これは追い込み工数が短い上に、並列処理に適していることによる。
【発明の効果】
【００４０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４１】
（１）セル単位でまずＯＰＣ処理が行われて保存され、この保存されたセルの組み合わせでマスクの全図形を構成し、前記マスクの全図形においてセル間のＯＰＣ調整処理を行うことにより、大幅に処理時間を軽減できる。
【００４２】
（２）セル単位のＯＰＣ処理をあらかじめライブラリとして保有し製品間で共有使用すれば、製品毎のＯＰＣ処理時間は実質的にセル単位間のＯＰＣ処理が主となるので、マスクの全図形に対して行った場合に比較し、組み合わせの数（パラメータの数）が大幅に減少し、従ってこれらの最適化への収束時間も大幅に減少する。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００４４】
（実施の形態１）
本発明の実施の形態１に係るマスクパターンは、コンピュータ等を用いて設計される。本発明の有効性を検証するため、図３に示すＳＲＡＭのゲートに使われているマスクパターンの１つをセルとして、これに本発明を適用した。まず、周辺環境によりマスクパターンの転写に影響があるかどうかの検証実験を行った。次に、その中でも影響が最も強いパターンに、本発明手法である遺伝的アルゴリズムを用いたパターン設計手法を適用し、最適化できるかどうかの検証実験を行った。以降で述べる実験では、図４８に示すようなリソグラフィ条件の下、検証を行った。
【００４５】
なお、上記転写パターンは、光学シミュレーション・ソフトによって生成される。このソフトは、例えばリソテックジャパン社の「ＳＯＬＩＤ−Ｃ」（商標）が知られており、当業者に周知である（参照ＵＲＬ；http://www.ltj.co.jp/index.html）。
【００４６】
[検証実験１]
まず、マスクパターンが周辺環境の違いにより、影響があるかどうかの検証実験を行った。図４に検証に用いたパターンを示す。これら１０個のパターンは、９０ｎｍの幅で設計されているため、理想的な線幅は９０ｎｍとなっている。本実験では、これらの転写パターンを作成し、図５（図３のＳ１２の拡大）に示す幅Ａ（Ｓ３１）と間隙Ｂ（Ｓ３２）の長さの２つの値を評価値として比較することで、周辺環境の影響を検証する。
【００４７】
図４９に、図４の全パターンの転写パターンの２つの評価値を示す。Ｐ１では、周辺環境の影響がまったくないため、理想的な線幅となっているが、Ｐ２やＰ３などは、周辺からの影響が大きく、Ｐ１と比較すると、線幅Ｓ３１も間隙Ｓ３２も大きくずれていることがわかる。図６に、最も影響の大きいＰ３と理想的なパターンＰ１の転写パターンを示す。線幅Ｓ３１や間隙Ｓ３２だけでなく、全体的に大きな影響を受けていることがわかる。また、その他のパターンの評価値を比較すると、周辺環境の違いにより、転写パターンへの影響度合いが異なることがわかる。実際のマスクパターンでは、様々なセルを組み合わせて用いるため、その影響も非常に大きく、また複雑になってくることが予想できる。従って、同じ設計のマスクパターンにおいても、周辺環境に合わせたＯＰＣマスクの複雑な最適化が必要不可欠である。
【００４８】
[検証実験２]
検証実験１で実証された、周辺環境による影響を、本発明の手法により解決できるかどうかの検証実験を行った。本検証実験２では、最も簡単な例として、検証実験１において最も影響のあったパターンのＰ３（図７）を、最も理想に近いＰ１（図８）のマスクパターンを目標に、最適化するシミュレーションを行った。本シミュレーションでは、図９（図３のＳ１２の転写パターンの拡大）に示したセル内の２箇所Ｓ７１及びＳ７２を最適化パラメータとして、本発明手法により最適化を行った。
【００４９】
以下に、遺伝的アルゴリズムの適用方法について述べる。遺伝的アルゴリズムの計算手順は、前記「発明が解決しようとする課題」において述べた通りであるため、ここでは各ステップの詳細について説明する。
【００５０】
「初期化：染色体表現の定義」
本シミュレーションでは、図９に示すＳ７１とＳ７２を最適化パラメータとすることから、変数ベクトルＸをＸ＝（ｘ1， ｘ2）のように２次元ベクトルとみなし、各要素ｘi（ｉ＝１，２）を実数で表現する。なお、Ｓ７３は常にＳ７２と等しい値を取るものとした。
【００５１】
「初期化：評価関数の決定」
適応度を陽関数で定義することはできないため、以下のような、４ステップからなる適応度計算の手続きを採用する。
【００５２】
ステップ（１）：染色体から一意に定まる変数ベクトルを用いて、図形パターンを再構成する。
【００５３】
ステップ（２）：光学シミュレーションを行い、露光パターンを計算する。
【００５４】
ステップ（３）：計算された露光パターンについて、図５におけるＳ３１とＳ３２における寸法を計測し、設計値との誤差の和を計算する。
【００５５】
ステップ（４）：ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほど良い。そこで、計測された誤差の和の逆数を適応度とする。
【００５６】
「初期化：初期染色体集団の発生」
上記「初期化：染色体表現の定義」において決められたルールに従い、ここでは２つの実数値要素からなるベクトルを染色体とする。染色体数Ｎは１００とし、擬似乱数発生器を使用して１００個の染色体をランダムに生成する。
【００５７】
「染色体の評価」
上記「初期化：評価関数の決定」において決められた、染色体の評価手順に従って、全ての染色体を評価し、適応度を計算する。
【００５８】
「次世代集団の生成：選択」
本実施の形態１では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレット上の配置が多くなり、ルーレットを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズをＮ、ｉ番目の染色体の適応度をＦi、全染色体の適応度の総和をΣとしたとき、各染色体を（Ｆi÷Σ）の確率で抽出する手続きをＮ回繰り返すことで実現される。上記の場合、染色体数は１００なので、１００回繰り返すことにより次世代の染色体１００個が選ばれることになる。
【００５９】
「次世代集団の生成：交叉」
本実施の形態１では、一様交叉を使用する。これは、各染色体集団から２つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された２つの染色体を、それぞれX1＝（x11， x12）とX2＝（x21， x22）とし、１／２の確率で０または１を出力する乱数発生を２回行う。１度目の乱数は、１番目の遺伝子座に対するもので、１ならばx11とx21を交換し、０ならば交換しない。２番目の遺伝子座に対する処理も同様である。
【００６０】
「次世代集団の生成：突然変異」
本実施の形態１では、一様分布に従う突然変異率PMで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率PM=1/50、正規分布の平均u=0、標準偏差σ=5×10^9に設定した。
【００６１】
「探索の終了条件」
本実施の形態１では、設計値との誤差が０である染色体が発見されたとき、あるいは染色体の評価を５０００回行ったときに探索を終了することにした。
【００６２】
以上のような遺伝的アルゴリズムを用いて検証実験を行った結果、図９に示したパラメータを最適化することにより、図５０のような結果が得られた。これにより、検証実験１の図４９のように図７の周辺環境では、転写パターンの幅Ｓ３１が約１６ｎｍ狭くなっていたものが、本発明手法により理想的な図８に近い、約９０ｎｍに最適化されたことがわかる。
【００６３】
この実験により、本発明手法がマスクパターン設計における、周辺環境からの影響による転写パターンのずれを最適化することができることが確認された。
【００６４】
なお、本実施の形態１ではＳ３１とＳ３２の誤差の単純和を用いた場合を説明した。単純和は汎用的であるが、場所の重要度に応じて重みを付けて和を取る方法も有用である。例えばゲートとなる線幅Ｓ３１の寸法制御が重要である場合はＳ３２の値に対し、２とか３とかの係数をかけると必要なところの精度が相対的に上がる。
【００６５】
（実施の形態２）
本発明に係るマスクパターン設計方法で設計したマスクを用いて、半導体集積回路装置の製造を行った他の例について説明する。
【００６６】
図１０は２入力のＮＡＮＤゲート回路ＮＤを表わし、（ａ）はシンボル図、（ｂ）はその回路図、（ｃ）はレイアウト平面図を示す。図１０（ｃ）において、一点鎖線で囲まれた部分は単位セル１１０であり、ｐ型ウエル領域ＰＷの表面のｎ型半導体領域１１１ｎ上に形成された２個のｎＭＯＳ部Ｑｎと、ｎ型ウエル領域ＮＷの表面のｐ型半導体領域１１１ｐ上に形成された２個のｐＭＯＳ部Ｑｐとから構成される。この構造を作製するために、図１２に示すようなマスクＭ１〜Ｍ６を順次用いて、通常の光リソグラフィによるパターン転写を繰り返し用いた。このうち、マスクＭ１〜Ｍ３は比較的大きなサイズのパターンを有しているので、パターンのＯＰＣ処理は行わなかった。図１２中、１０１ａ、１０１ｂ、１０１ｃは光透過部、１０２ａ、１０２ｂ、１０２ｃはクロム膜による遮光部である。
【００６７】
一方、マスクＭ４〜Ｍ６は微細なパターンを有するので、本発明に係るマスクパターン設計方法を用いてパターン図形の輪郭やサイズを適宜変更し、最適化を行った。図１２中、１０１ｄ、１０１ｅ、１０１ｆは光透過部、１０２ｄ、１０２e、１０２ｆは遮光部である。
【００６８】
図１０（ｃ）と同様のレイアウトを表す図１１において、破線に沿った断面を想定し、その断面図を用いて、チャネルＱｐ，Ｑｎを形成するまでの工程を、図１３、図１４に示す。Ｐ型のシリコン結晶からなるウエハＳ（Ｗ）上に、例えばシリコン酸化膜からなる絶縁膜１１５を酸化法によって形成した後、その上に例えばシリコン窒化膜１１６をＣＶＤ（Chemical Vapor Deposition）法によって堆積し、さらにその上にレジスト膜１１７を形成する（図１３（ａ））。次に、マスクＭ１を用いて露光現像処理を行ってレジストパターン１１７ａを形成する（図１３（ｂ））。その後、レジストパターン１１７ａをエッチングマスクとしてそこから露出する層である絶縁膜１１５、シリコン窒化膜１１６を順に除去し、さらにレジストを除去してウエハＳ（Ｗ）表面に溝１１８を形成する（図１３（ｃ））。次いで、例えば酸化シリコンからなる絶縁膜１１９をＣＶＤ法等によって堆積した後（図１３（ｄ））、例えば化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）等によって平坦化処理を施すことにより、最終的に素子分離構造ＳＧを形成する（図１３（ｅ））。本実施の形態２では、ＳＧを溝型分離構造としたが、これに限定されることなく、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法によるフィールド絶縁膜で構成しても良い。  
【００６９】
続いて、マスクＭ２を用いて露光現像を行ってレジストパターン１１７ｂを形成する。ｎ型ウエル領域を形成すべき領域が露出されるので、リンまたはヒ素等をイオン注入してｎ型ウエル領域ＮＷを形成する（図１４（ａ））。同様にマスクＭ３によりレジストパターン１１７ｃを形成後、例えばホウ素等をイオン注入してｐ型ウエル領域ＰＷを形成した（図１４（ｂ））。次に、酸化シリコン膜からなるゲート絶縁膜１２０を熱酸化法によって厚さ３nmに形成し、さらにその上に多結晶シリコン層１１２をＣＶＤ法等によって堆積する（図１４（ｃ））。
【００７０】
続いてレジスト塗布後、マスクＭ４を用いてレジストパターン１１７ｄを形成し、多結晶シリコン層１１２のエッチングとレジスト除去により、ゲート絶縁膜１２０とゲート電極１１２Ａを形成した（図１４（ｄ））。その後、ソースやドレイン領域、配線層としても機能するｎチャネルＭＯＳ用の高不純物濃度のｎ型半導体領域１１１ｎとｐチャネルＭＯＳ用の高不純物濃度のｐ型半導体領域１１１ｐを、イオン打ち込みや拡散法により、ゲート電極１１２Ａに対して自己整合的に形成した（図１４（ｅ））。
【００７１】
以後の工程で、配線を適宜選択することにより２入力のＮＡＮＤゲート群を製作した。ここで、配線の形状を変えれば、例えばＮＯＲゲート回路等、他の回路を形成できることはいうまでもない。ここでは、図１２（ｅ）、（ｆ）に示すマスクＭ５、Ｍ６を用いて２入力のＮＡＮＤゲートの製造例を引き続き示す。
【００７２】
図１５は、図１１に示す破線に沿った断面図であり、配線形成工程を示している。２個のｎチャネルＭＯＳ部Ｑｎと２個のｐチャネルＭＯＳ部Ｑｐの上に、層間絶縁膜を、例えばリンがドープされた酸化シリコン膜からなる層間絶縁膜１２１ａをＣＶＤ法で堆積する（図１５（ａ））。続いてレジストを塗布し、マスクＭ５を用いてレジストパターン１１７ｅを形成した後、エッチング処理によりコンタクトホールＣＮＴを形成する （図１５（ｂ））。レジスト除去後、タングステンやタングステン合金等または銅等の金属を埋め込むと同時に、さらにこれらの金属層１１３を形成する（図１５（ｃ））。続いてレジストを塗布し、マスクＭ６を用いてレジストパターン１１７ｆを形成した後、エッチング処理により配線１１３Ａ〜１１３Ｃを形成した（図１５（ｄ））。以後、層間絶縁膜１２１ｂを形成し、さらに他のマスク（図示せず）を用いてスルーホールＴＨ及び上層の配線１１４Ａを形成した（図１５（ｅ））。部品間の結線も類似の工程を必要な分だけ繰り返したパターン形成により行い、半導体集積回路装置を製造した。
【００７３】
以上、本発明の方法を適用することにより、パターン精度を保証し信頼性の高いマスクを用いて、半導体集積回路装置を製造できるようになった。
【００７４】
セルライブラリを構成する上記マスクのうち、特にマスクＭ４における遮光パターン１０２ｄは、最も寸法の短いゲートパターンを構成し、転写パターンの寸法の要求精度も最も厳しい。そこで、マスクＭ４（図１２）に示すセルライブラリパターンをマスク全面に配置する際に、本発明の方法を採用した。
【００７５】
マスクパターンの全体は複数のセルから構成され、それぞれのセルにはＩ型の図形が２つ並んでいる（図１６）。各セルは、同図に示すように、p1からp10までの１０個の調整箇所を有する。よって、セルの数をNcell個とすると、マスクパターン全体で（Ncell×10）個のパラメータを調整する必要がある。
【００７６】
「初期化：染色体表現の定義」
本実施の形態２において、各変数は図形の寸法を直接的に示す実数として扱う。すなわち、変数ベクトルＸの各要素xi（ｉ＝1,2,...,10）を実数で表現し、それぞれは図１６におけるpi（ｉ＝1,2,...,10）に対応するものとする。
【００７７】
このとき、寸法そのものの値ではなく、設計目標からの差分を遺伝子表現することも可能である。例えば図１７の場合、網掛け図形はＯＰＣが施されたマスクパターンであって、一つの「Ｉ」型図形の上側横棒と下側横棒は、一点鎖線で示す設計目標に対して上下対称かつ左右対称に付加され、さらに縦棒も左右対称に太さを変更することが可能で、各寸法qi（ｉ＝1,2,...,10）が指定されることにより、マスクパターンが一意に決定される。すなわち、変数ベクトルＸ＝(q1，q2,...,q10）を染色体とみなすことで、遺伝的アルゴリズムにより最適なマスクパターンが求められる。
【００７８】
なお、本実施の形態２では、同種のセルがNcell個並んだマスクパターンを取り扱うため、染色体の長さもNcell倍となり、Ｘ＝（X1 X２ .. XNcell）＝(x11，..., x110,..., xNcell1,...,xNcell2)となる。ここで、Xjはj番目のセルに含まれる図形形状を指定するための、１０個の要素からなる変数ベクトルを示し、xjiはｊ番目のセルに対応する変数ベクトルのｉ番目の要素を示すものとする。
【００７９】
また、変数ベクトルＸの各要素xiを実数値表現するのではなく、上限値と下限値、量子化ステップ数を決めることで、n進数表現してもよい。
【００８０】
メモリなど、同じセルが規則的に繰り返し配置して使用される場合、全セルの変数ベクトルの全てを対象として最適値探索を行うのではなく、グループ化して染色体の長さを縮小し、最適化を容易にすることができる。例えば図１８において、全てのセルが同種の図形パターンで構成され、その図形が左右対称、上下対称であると仮定した場合、全セルの変数ベクトルを全て最適化対象とするのではなく、タイプＡからＦまでの４種類に分類し、４個のセルの図形を定義する変数ベクトル（X1 X２ .. X4）だけを最適化し、その結果をタイプ別に全てのセルへ適用することで、マスク全体を調整したことと同様の効果を得ることができる。例えば、図１８において、セル８１は周囲８つのセルの内、上側および左側の５つのセルが存在せず、右側および下側の８２，８３，８４の３つのセルが存在する。また、セル９０は左右対称に、セル８７は上下対称にセル８１と周囲のセル（８９，９２，９１や８８，８５，８６）との関係は同様である。従って、セル８１の最適化の結果をセル９０やセル８７にも用いることができる。このようにして最適化の調整過程を省略することができる。
【００８１】
「初期化：評価関数の決定」
染色体の適応度を得るための方法として、ここでは実施の形態１と同様の手続きを採用する。但し、ステップ（３）における寸法の測定は図１９に示す４箇所で行った。通常の半導体チップの製造において、要求される寸法精度に関して、わずかな誤差も許されない部分や、精度が要求されない部分が混在している。そこで、高い精度が要求される部分を選択的に寸法計測して適応度計算を行うことにより、マスク設計者の意図を反映した最適化を行いやすくなる。同様に、マスク設計段階において、光近接効果の出やすい箇所を特定することが可能な場合、適応度を算出するときに、その部分に大きく重み付けを施すことにより、調整の難しい箇所から優先的に最適化が行われやすくなる。
【００８２】
本実施の形態２では、シミュレーションにより予測されたレジストパターンと設計値とを比較するため、適応度計算のステップ（３）において、数箇所の寸法を計測していたが、図２０のようにレジストパターンと設計パターンの差分図形の面積を使用することにより、寸法計測されない箇所での予期しない異常を漏れなく検出することが可能となる。この場合、差分図形の面積の逆数などを評価値として、遺伝的アルゴリズムによるパラメータ最適化が行われることになる。
【００８３】
また、適応度計算のステップ（４）において、誤差の和の逆数を適応度として採用したが、あらかじめ決めた定数からの減算値を適応度としてもよい。
【００８４】
さらに、適応度計算のステップ（２）において、酸拡散のシミュレーションも併せて行うことにより、レジストパターンをより正確に予測できるようになるため、最適化の精度を向上させることができるようになる。
【００８５】
「初期化：初期染色体集団の発生」
前記実施の形態１と同様に、ランダムに初期染色体集団を発生させる。探索速度を向上させるために、モデルベースＯＰＣで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。
【００８６】
「染色体の評価」
前記実施の形態１と同様に、上記「初期化：評価関数の決定」において決められた、染色外の評価手順に従って、全ての染色体を評価し、適応度を計算する。
【００８７】
「次世代集団の生成：選択」
前記実施の形態１と同様に、ルーレット選択法を使用する。トーナメント選択法やランク選択法などの交叉方式や、ＭＧＧ（Minimal Generation Gap）方式などの世代交代モデルを使用してもよい（参考文献：佐藤ら，「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」， 人工知能学会誌， Vol.12， No.5， 1997）。
【００８８】
「次世代集団の生成：交叉」
前記実施の形態１と同様に、一様交叉を使用する。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。
【００８９】
探索速度や精度を向上させるため、実数値表現された染色体向きに開発された交叉方式であるＵＮＤＸ（Unimodal Normal Distribution Crossover）やシンプレクス交叉、ＥＤＸ（Extrapolation-directed Crossover）などを使用してもよい（参考文献：佐久間ら，「実数値ＧＡによる非線形関数の最適化：探索空間の高次元化における問題点とその解決法」，第１５回人工知能学会全国大会  第２回ＡＩ若手の集い MYCOM2001， 2001）。
【００９０】
染色体を２値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。
【００９１】
「次世代集団の生成：突然変異」
前記実施の形態１と同様に、正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させるAdaptive Mutation法を併用してもよい。
【００９２】
「探索の終了条件」
前記実施の形態１と同様に、設計値との誤差が0が一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。
【００９３】
以上が、本実施の形態２で用いた遺伝的アルゴリズムの説明であるが、山登り法、シンプレックス法、最急降下法、焼きなまし法、動的計画法など、他の探索手法を併用することにより、探索速度や精度を向上させることができる。また、遺伝的アルゴリズム以外にも、進化戦略（Evolution Strategy；ＥＳ）や、遺伝的プログラミング（Genetic Programming；ＧＰ）など、他の盲目的探索手法あるいは確率的探索手法を使い分けることにより、一層の探索速度向上と精度向上を実現できる。
【００９４】
以上において、あらかじめＯＰＣ処理を行ったセルライブラリを用いて半導体チップを作成し、周囲のセルライブラリの影響を高速処理が可能な遺伝的アルゴリズムを利用して最適化するので、従来の全てのパターンに対しＯＰＣ処理を行う方法に比べ１桁以下の処理時間短縮が可能となる。
【００９５】
（実施の形態３）
本発明の調整すべき変数の他の実施例を示す。図２２の１００１は対象としたセルライブラリのセルで、この中に形成されたパターンはセル単体でのＯＰＣが施されている。この中で周囲の影響によりＯＰＣの修正を受けるパターンの含まれる領域がハッチングされたペリフェラル領域でその領域の幅１００２は露光装置の露光波長λと使用したレンズの開口数ＮＡ、および使用したレジストの酸拡散定数、規格寸法精度などに依存するが、約２λ／ＮＡである。
【００９６】
このペリフェラル領域にあるパターンレイアウト例を図２３に示す。図中、１００３はセル部境界領域、１００４はアクティブ領域（拡散層領域）、１００５はゲートおよびゲート配線、１００６は導通孔（通例コンタクトと称す）を示す。アクティブ領域１００４の外側はフィールドと呼ばれる半導体基板との絶縁領域で、アイソレーションと呼ばれる領域である。セルとセルとの配置の関係でＯＰＣ再補正が必要となる部分をアクティブ層（アイソレーション層）、ゲート層、およびコンタクト層に分けて説明する。
【００９７】
[アイソレーション層]
図２３に示されたゲート幅ｗ１、コンタクト−拡散層間合わせ余裕ｄ１，ｄ２、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ１，拡散層へのゲート配線乗り上げ不良回避余裕ｓ２が再ＯＰＣ調整部位である。ゲート幅ｗ１が規格の精度に収まらない場合は狭チャネル効果によるトランジスタ特性の劣化、コンタクト−拡散層間合わせ余裕ｄ１，ｄ２が取れなくなると接触抵抗の増加による導通不良が起こる。
【００９８】
アクティブ領域の調整すべき変数の例を、図２４〜図２７を引用して説明する。図２４はゲート幅ｗ１の調整変数の実例で、幅ｍｗ１を前述の遺伝的アルゴリズム手法を用いて調整する。図２５はコンタクト−拡散層間合わせ余裕ｄ１，ｄ２の調整変数の実例で、拡散層の端を幅ｈ１、長さｈ２のハンマーヘッド状に変形し、前述の遺伝的アルゴリズム手法を用いて調整する。図２６は隣接セル間との解像不良（パターン繋がり不良）回避の実例で、アクティブ領域１００４の先端の後退量を変数ｉ１とする。図２７は拡散層へのゲート配線乗り上げ不良回避の例で、ゲート配線１００５に対向する部分の後退領域の長さｉ３と幅ｉ２が変数である。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整する。
【００９９】
[ゲート層]
図２８に示されたゲート長ｌ１、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ４、拡散層へのゲート配線乗り上げ不良回避余裕ｓ３、アクティブ領域からの突き出し量ｐ１が再ＯＰＣ調整部位である。ゲート長ｌ１が規格の精度に収まらない場合はトランジスタの閾値電圧コントロールがままならなくなってトランジスタ特性がおおいにばらつき回路動作が不安定となる。
【０１００】
ゲートおよびゲート配線パターンの調整すべき変数の例を図２９から図３２を引用して説明する。
【０１０１】
図２９はゲート長ｌ１の調整変数の実例である。ゲート長は最も敏感にトランジスタ特性に影響を与える寸法なので、特に高い寸法精度が要求される。通常ゲート配線の一部に配線層と導通を取るためのパッドが形成されるため、その部分からの回折光の影響を受けて転写パターンが変形する。少なくともアクティブ領域上でその変形を防止するために、図２９（ａ）の１００５ａに示すような複雑なＯＰＣをかけている。ここではまずはセル単独の場合で所望の寸法精度が得られるようにＯＰＣをかけておく。その後、外周に配置された別のセルパターンを参照して、図２９（ｂ）に示すようにそのＯＰＣの外形を維持したまま、線幅ｍｌ１を変数にして前述の遺伝的アルゴリズム手法を用いて調整した。
【０１０２】
図３０は隣接セル間との解像不良（パターン繋がり不良）回避例である。セル単独の場合のＯＰＣがかかったゲート配線パターン１００５ａの先端後退量ｍｈ１を変数とする。図３１は拡散層へのゲート配線乗り上げ不良回避の例で、この場合の変数は拡散層（アクティブ層）１００４に対向するゲート配線の後退部の幅ｉ４と奥行きｉ５が変数である。
【０１０３】
図３２はアクティブ領域からの突き出し補正の例である。設計レイアウトは図３２（ａ）に示すような矩形なレイアウトであるが、実際パターン転写を行うと、露光光の回折およびレジストの酸拡散などの効果によってパターン端が図３２（ｂ）のように丸まった形状となる。この丸まり部がアクティブ領域にかかるとパンチスルーなどの現象によりトランジスタ特性が劣化する。そこで一定量以上の突き出しが確保されなければならない。図３２（ｃ）に示すように、この場合の変数はゲート端に幅ｈ３、長さｈ４のハンマーヘッドとした。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。
【０１０４】
[コンタクト層]
図３３にコンタクト層のレイアウト例を示す。外部セルの影響を受けてＯＰＣを再補正するパターンは外部セルのパターン１００８ａ〜ｅからの相互作用領域１００９ａ〜ｅにかかるパターンで、図中１００６ａ〜ｅで示される。この相互作用領域の半径はレジストの酸拡散定数、規格寸法精度などに依存するが、約２λ／ＮＡである。図３４に示すように、この再ＯＰＣのかかるパターン１００６ｆの変数は高さｈ５、幅ｈ６であり、またその中心位置１０２０も変数として位置ずれ補正も行う。これらの変数を前述の遺伝的アルゴリズム手法を用いて調整した。
【０１０５】
（実施の形態４）
図３５から３８を用いて、本発明の実施の形態４を説明する。図３５はある標準セルの例で、４４はセル境界を表す。４１はゲートを含むゲート配線、４２は拡散層、４３はコンタクトホールを示す。
【０１０６】
ゲートにとって一番寸法精度が要求されるのがゲート長４９であるが、外周部に近接したゲートパターン４１ｂを除いてセルの周囲に配置された別のセルやパターンの近接効果を受けにくい。これは外部のパターンとの距離が離れていることに加え、ゲートが縦に走っていてゲートの上下に配置されたパターンと横方向の幅であるゲート長とは相互作用を起こしにくい位置関係によることも大きい。横方向に配置されたパターンとは、一番外周部に近いところに配置されたゲートパターン４１ｂ以外は、すでに位置関係が決まった状態でＯＰＣ処理されており、また、一番外周部に近いところに配置されたゲートパターン４１ｂが一種の防波堤になって外部からの近接効果の影響を低減している。特に影響の及ぶ範囲が広いレジストの酸拡散の防波堤になっている。また最外周部のゲートパターン４１ｂもコンタクトを含んだ拡散層を挟んでセル境界に接するので、セル外部パターンからの影響は比較的小さい。
【０１０７】
次に重要なのは拡散層４２間に挟まれたゲート配線のパターン変形である。これはコンタクトとの接続を含む複雑な取り回しが必要で複雑に屈曲するため、これもまた複雑なＯＰＣが必要となる。この部分はセル境界４４より遠く離れているのでセル内のパターン近接効果補正を一旦かけておけばＯＰＣは完了する。
【０１０８】
次に重要なのはセル境界４４の近傍のパターン変形防止処理である。セルがいくつか配置されたレイアウト図である図３６に示すように、配線末端と垂直に対抗する配線との対向部５１、並行する配線間の対向部５２、拡散層上のゲートと近接して対向する対抗部５３、多角形の配線が近接して対向する対向部５４などでセル間近接に伴うパターン変形が起こる。単独でセルが存在したときのＯＰＣをパターンにかけておいても、このような場所ではセル間近接に伴い、パターン変形が生じ、パターンが断線したり、パターン同士が接触したり、蛇行や位置シフトが起こって他の層のパターンとの合わせ余裕が取れなくなるなどの問題が生じる。この結果ＬＳＩの歩留まり低下を起こす。
【０１０９】
一般に、セルの上下には基板電位を固定したり、セル間のクロストークを防止する電気的アイソレーションをしたり、また図３５に示すように電源を供給する電源線が走ったりする領域４５が配置されている。このため、セル境界４４と拡散層４２との距離４７は多少取れている。すなわちセル境界４４とゲート配線末端部や取り回し部との距離４８は多少取れている。このため、この近傍での再ＯＰＣでその周囲のパターンに大きな再ＯＰＣ補正を施さなくても所望の変形範囲にパターン変形を収めこむことができる。またこの領域のパターンは拡散層上のゲートのような極めて高い寸法精度は要求されていない。拡散層上のゲートはトランジスタ特性を大きく左右することから例えば±5%といったような高い寸法精度が要求されるが、セル境界部付近のパターンの寸法精度規格は例えば±20%というようにゆるい。場合によっては、断線や隣接パターンと接触がなければ可とすることもある。これは機能の差によるものである。
【０１１０】
上記のことからセルが単独で置かれたときのＯＰＣをセル全面のパターンに対して行ってライブラリに登録した後、セルやパターンを配置してセル周囲に配置された他のセルパターンの影響を考慮したセル境界近傍付近のパターンＯＰＣ再補正処理を行った。
【０１１１】
この時の調整対象を図３７に示す。パターン３２は特に層が規定されるものではないが、ゲート配線パターンの場合、この影響が及ぶ距離３３はコンタクトホール３６を挟む最小のパターンピッチＰを尺度にしてＰであることが様々な検討を行った結果わかった。
【０１１２】
上述のように領域３４の内側ではセルの周囲に配置された他のセルやパターンの影響が及びにくいので、近接効果によるパターン変形はセル３１内のパターン同士の干渉によって起こる。そこでまずセルが単独で配置された時のパターン変形を通常のＯＰＣ手法で補正してそれをライブラリに登録してこれと同じセルが使われるときはそれを参照した。これはこの製品だけでなく、このセルが使われる他の製品の場合もこのＯＰＣ補正を行ったセルを参照した。
【０１１３】
そして次に、３１と３４の間の領域にあるパターン３５を対象にセルに隣接するパターンの影響を考慮してＯＰＣ再補正を行った。その手順を図３８に示す。まず、セル境界領域内パターン対向部を抽出する（ステップＳ２００１）。セル境界領域は図３７の３３であり、対向部とは図３６の５１から５４を示す。そしてその対向部を基点として位置（x, y）、幅（w）、長さ（l）を変数に設定して（ステップＳ２００２）、上記変数に値を入れて（ステップＳ２００３）、パターンの線幅や位置をシミュレーションする（ステップＳ２００４）。その結果があらかじめ設定された規定値内か判定し（ステップＳ２００５）、規定値内ならその値を再ＯＰＣ補正値として終了する（ステップＳ２００６）。規定値外なら変数値を再設定し再度シミュレーションを行う。
【０１１４】
本方法により、チップ全面に対して従来法より約１桁ＯＰＣを高速にかけることが可能となった。なお、上記対象となるすべてのパターンに対し再ＯＰＣをかける必要は必ずしもなく、そのパターンの機能や要求精度によっては再ＯＰＣ処理を省くことも可能である。
【０１１５】
（実施の形態５）
ここでは具体的なパターンに対して遺伝的アルゴリズムを用いたときの再ＯＰＣ例について示す。
【０１１６】
遺伝的アルゴリズムの計算手順は前記「発明が解決しようとする課題」において述べた通りであるため、ここでは各ステップの詳細について説明する。まず図３９に示すような本体パターン６０と６１がセル境界６２を挟んで垂直に対向する場合を説明する。６３は再ＯＰＣ補正対象領域幅を示し、ゲート配線の場合は実施の形態４に示すようにＰである。６４はその境界線を示す。再ＯＰＣ部は再ＯＰＣ補正対象領域６３内にある対向部６５で、その変数は対抗部基準点からの位置（x, y）、パターン幅w、パターン長さl、およびセル境界を挟んで対向する対向部のパターンの突き出し量（後退量）zである。その調整結果が６６、６７となる。
【０１１７】
「初期化：染色体表現の定義」
本実施の形態５において、各変数は図形の寸法を直接的に示す実数として扱う。上述の位置（x, y）、パターン幅w、パターン長さl、突き出し量（後退量）zが変数となる。但し、この文字形式では取り扱いにくいので、qi（i=1, 2, …,5）で表し、q1=x, q2=y, q3=w, q4=l, q5=zに対応させる。このとき、寸法そのものの値ではなく、設計目標からの差分を遺伝子表現することも可能である。また、変数ベクトルQの各要素qiを実数値表現するのではなく、上限値と下限値、量子化ステップ数を決めることで、ｎ進数表現してもよい。
【０１１８】
メモリなど、同じセルが規則的に繰り返し配置して使用される場合、全セルの変数ベクトルの全てを対象として最適値探索を行うのではなく、グループ化して染色体の長さを縮小し、最適化を容易にすることができる。例えば図１８において、全てのセルが同種の図形パターンで構成され、その図形が左右対称、上下対称であると仮定した場合、全セルの変数ベクトルを全て最適化対象とするのではなく、タイプＡからＦまでの４種類に分類し、４個のセルの図形を定義する変数ベクトル（Q1 Q２… Q4）だけを最適化し、その結果をタイプ別に全てのセルへ適用することで、マスク全体を調整したことと同様の効果を得ることができる。
【０１１９】
例えば、図１８において、セル８１は周囲８つのセルの内、上側および左側の５つのセルが存在せず、右側および下側の８２，８３，８４の３つのセルが存在する。また、セル９０は左右対称に、セル８７は上下対称にセル８１と周囲のセル（８９，９２，９１や８８，８５，８６）との関係は同様である。従って、セル８１の最適化の結果をセル９０やセル８７にも用いることができる。このようにして最適化の調整過程を省略することができる。
【０１２０】
「初期化：評価関数の決定」
適応度を陽関数で定義することはできないため、以下のような、４ステップからなる適応度計算の手続きを採用する。
【０１２１】
ステップ（１）：染色体から一意に定まる変数ベクトルを用いて、図形パターンを再構成する。
【０１２２】
ステップ（２）：光学シミュレーションを行い、露光パターンを計算する。酸拡散のシミュレーションも併せて行うことにより、レジストパターンをより正確に予測できるようになるため、最適化の精度を向上させることができるようになる。
【０１２３】
ステップ（３）：計算された露光パターンについて、パターンの長さ、幅、位置を計測し、設計値との誤差を計算する。通常指標としては、その誤差の単純和を用いるが、重みを付けることもできる。重みを付ける場合は通常幅wを重くする。断線、ショートの発生比率が高い要素であるからである。和を求める方法のほかの方法としては断線や隣接パターンとの接触がないか計算する方法もある。隣接パターンは別層の場合もあり、この場合は設計上のパターンの大きさと位置に対し、合わせ余裕規格値と寸法精度規格値を加えたものとする。以下は和を求めた方法について述べる。
【０１２４】
ステップ（４）：ここでの目標は、設計値に限りなく近い露光パターンを得ることであるため、誤差が小さいほど良い。そこで、計測された誤差の和の逆数を適応度とする。なお、ここでは誤差の和の逆数を適応度として採用したが、あらかじめ決めた定数からの減算値を適応度としてもよい。
【０１２５】
「初期化：初期染色体集団の発生」
上記「初期化：染色体表現の定義」において決められたルールに従い、ここでは４つの実数値要素からなるベクトルを染色体とする。染色体数Nは１００とし、擬似乱数発生器を使用して１００個の染色体をランダムに生成する。なお、探索速度を向上させるために、モデルベースＯＰＣで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。探索速度を向上させるために、モデルベースＯＰＣで補正した結果に微小な摂動をかけた初期集団からスタートしてもよい。
【０１２６】
「染色体の評価」
上記「初期化：評価関数の決定」において決められた、染色外の評価手順に従って、全ての染色体を評価し、適応度を計算する。
【０１２７】
「次世代集団の生成：選択」
本実施の形態５では、ルーレット選択を使用する。これは、各染色体が次世代に生存できる確率を適応度に比例させる方式である。すなわち、適応度が高ければそれだけルーレット上の配置が多くなり、ルーレットを回した時の当たる確率が大きくなる。具体的には、染色体集団のサイズをN、i番目の染色体の適応度をFi、全染色体の適応度の総和をΣとしたとき、各染色体を（Fi÷Σ）の確率で抽出する手続きをN回繰り返すことで実現される。上記の場合、染色体数は１００なので、１００回繰り返すことにより次世代の染色体１００個が選ばれることになる。なお、トーナメント選択法やランク選択法などの交叉方式や、ＭＧＧ（Minimal Generation Gap）方式などの世代交代モデルを使用してもよい（参考文献：佐藤ら,「遺伝的アルゴリズムにおける世代交代モデルの提案と評価」, 人工知能学会誌, Vol.12, No.5, 1997）。
【０１２８】
「次世代集団の生成：交叉」
本実施の形態５では、一様交叉を使用する。これは、各染色体集団から２つの染色体を選び出し、各遺伝子座において、遺伝子である変数を交換するかどうかをランダムに決定する方法である。具体的には、選び出された２つの染色体を、それぞれQ1 = （q11, q12）とQ2 = （q21, q22）とし、１／２の確率で０または１を出力する乱数発生を２回行う。１度目の乱数は、１番目の遺伝子座に対するもので、１ならばx11とx21を交換し、０ならば交換しない。２番目の遺伝子座に対する処理も同様である。その他に、ランダムに選択された遺伝子座を交換するのではなく、荷重平均して得られる値を用いてもよい。
【０１２９】
探索速度や精度を向上させるため、実数値表現された染色体向きに開発された交叉方式であるＵＮＤＸ（Unimodal Normal Distribution Crossover）やシンプレクス交叉、ＥＤＸ（Extrapolation-directed Crossover）などを使用してもよい（参考文献：佐久間ら,「実数値ＧＡによる非線形関数の最適化：探索空間の高次元化における問題点とその解決法」，第１５回人工知能学会全国大会  第2回AI若手の集い MYCOM2001, 2001）。
【０１３０】
染色体を２値ベクトルで表現する場合には、一様交叉以外に、多点交叉を使用することもできる。
【０１３１】
「次世代集団の生成：突然変異」
本実施の形態５では、一様分布に従う突然変異率PMで選び出された遺伝子座に対し、正規分布に従って生成された乱数を足し合わせる処理を採用する。ここで、突然変異率PM=1/50、正規分布の平均u=0、標準偏差σ=5×10^9に設定した。
【０１３２】
「探索の終了条件」
設計値との誤差が０か一定値以下となった場合、あるいは染色体の評価回数が一定値以上になった場合に探索を終了させる。本実施の形態５では、設計値との誤差が０、あるいは染色体の評価を５０００回行ったときに探索を終了することにした。正規分布に従って生成される乱数を用いた突然変異を使用する。探索速度や精度を向上させるため、集団全体の適応度の向上速度を監視し、一定期間以上向上しなかった場合に突然変異率を一時的に増大させるAdaptive Mutation法を併用してもよい。
【０１３３】
以上が、本実施の形態５で用いた遺伝的アルゴリズムの説明であるが、山登り法、シンプレックス法、最急降下法、焼きなまし法、動的計画法など、他の探索手法を併用することにより、探索速度や精度を向上させることができる。また、遺伝的アルゴリズム以外にも、進化戦略 （Evolution Strategy；ＥＳ）や、遺伝的プログラミング （Genetic Programming；ＧＰ）など、他の盲目的探索手法あるいは確率的探索手法を使い分けることにより、一層の探索速度向上と精度向上を実現できる。
【０１３４】
上記はパターン端部とそれに垂直な配線とのＯＰＣ再調整法を示した。同様に、図４０に示すようなセル境界領域６３内でパターンがお互いに並行する場合や、図４１に示すような食い違い領域を持ってパターンがお互いに並行する場合においても上述の方法を適用する。すなわち、セル境界領域６３内で幅l1の対向する領域７３や９２，９３を抽出し、その抽出部を基点にした位置（x, y）、幅w、長さl、およびセル境界を挟んで対向する対向部のパターンの突き出し量（後退量）zを変数とし、以下上述の方法を適用する。
【０１３５】
また、図４２に示すように、隣接パターン７５があってパターン７１に再ＯＰＣ補正をかけることによって隣接パターン７５が大きく影響を受け再ＯＰＣ領域がドミノ倒しのように拡大していくことを避けるため、パターン７５の対向部を基点に位置（x2, y2）、幅w2、長さl2も変数として加える（図４２（ｂ））。このようにＯＰＣに影響を与える隣接パターンが多いと変数が多くなるが、遺伝的アルゴリズム手法は並行処理に適しており、高速に最適値に追い込むことが可能となる。領域６３内のパターンは実施の形態４で述べたように多少のゆとりがあるのでこのような調整が可能である。
【０１３６】
以上において、あらかじめＯＰＣ処理を行ったセルライブラリを用いて半導体チップを作成し、周囲のセルライブラリの影響を高速処理が可能な遺伝的アルゴリズムを利用して最適化するので、従来の全てのパターンに対しＯＰＣ処理を行う方法に比べ1桁以下の処理時間短縮が可能となった。
【０１３７】
（実施の形態６）  
図４３および４４を用いて、本発明の実施の形態６を説明する。図４３はセル境界５０４を挟んで拡散層５０２上のゲートパターン５０１が隣のセルのゲート配線パターン５００と対向している図であり、対向している部分を５０６で示している。
【０１３８】
セル境界５０４とゲートパターンの距離５０５は、コンタクトホール５０３をその間に挟んだ拡散層５０２の境界を持つため、合わせ余裕や電気的特性、アイソレーション形成上の加工余裕などから、その距離は比較的大きい。極めて高い寸法精度が要求される拡散層上のゲートであることから近接パターンの有無による近接効果補正の再調整は必要となるものの、サイジング、いわゆる幅調整でこの再調整は可能であった。ゲートパターン５０１には接続孔との接触を良好に取るためのパッドが形成されているため、隣接セルがないＯＰＣ処理済みの登録セル段階で、図４４（ａ）に示すように複雑なＯＰＣ処理が施されている。この再ＯＰＣ調整であるサイジングは以下の方法で行った。
【０１３９】
まず、図４４（ｂ）に示すように対象部５０６をコアの長方形部５０６ｂとその左右の複雑な図形５０６ａと５０６ｃに分割する。そして図４４（ｃ）に示すように長方形部５０６ｂの幅wを変数として、図４４（ｄ）に示すように長方形部を含めて図形合体した５０６’をシミュレーションし、実施の形態５に示した方法でその線幅や位置をあらかじめ設定した基準値内に追い込む。または変数に位置シフトxを追加して追い込む。このようにＯＰＣ処理されて複雑な多角形を含んだパターンに対しても簡便な処理で高速に所望のＯＰＣ補正を行うことができた。
【０１４０】
（実施の形態７）
図４５を用いて、本発明の実施の形態７を説明する。図４５はセル境界６０３を挟んで２つのセルのパターン６０１，６０２が実施の形態５記載のセル境界領域６０５よりもさらに狭い領域６０６（近接境界領域と呼ぶことにする）で近接している場合を示している。
【０１４１】
領域６０６の幅はその層のパターン最小間隔Ｌ以上、２Ｌ以下である。パターン６０１，６０２は近接部において多角形の図形となっている。これは接続孔とのパッドが配置されているためで、この配置はセルの左部あるいは右部に時折見られる。合わせずれがあっても接続孔との接触を十分取るため、パターンの幅や長さの確保は重要であり、またお互いが接触してはならない。
【０１４２】
このパターンのＯＰＣ法を以下に示す。まずセル単独配置の状態で、この部分を含んだ状態でＯＰＣを通常の方法でかけておき、セルライブラリに登録しておく。その後この部分のＯＰＣ再補正のためセル境界領域６０５内で対向する部分６０４を抽出し、その部分に通常の方法でＯＰＣを再度かけた。この場合は遺伝的アルゴリズム手法を用いなかったが、大部分のパターンのＯＰＣはセルライブラリ登録されたものが流用で使えたのでチップ全体でのＯＰＣ処理時間は短くなった。
【０１４３】
（実施の形態８）
実施の形態７で述べた近接境界領域（幅Ｌ）にパターンを持つセルをマーキングし、セル段階でこの種の超近接パターンがあるかないかの判断をして、ある部分のみを簡便に抽出して再ＯＰＣ処理を行い、処理速度をさらに高める方法を図４６および図４７を用いて以下に説明する。なお、Ｌはその層に許容される最小パターン間間隔である。
【０１４４】
まず、図４６に示すように、セル段階で、セルの左部、右部ともに近接境界領域にパターンを持つセルを例えばＬ＊Ｒグループ７０１として登録しておく。同様にセルの左部に近接境界領域にパターンを持つセルを例えばＬグループ７０２として、セルの右部に近接境界領域にパターンを持つセルを例えばＲグループ（図示無し）として登録しておく。また実施の形態7で示した拡散層上に形成されたアクティブゲートがセル境界から4.5Ｌ以下の距離のところに配置されているセルを抽出し、セルの左部、右部両方にそれがある場合を例えばＬ＊Ｒ−Ｇグループ７０３、セルの左部にのみある場合をＬ−Ｇグループ、セルの右部にのみある場合をＲ−Ｇグループ（後二者は図示無し）、として登録しておく。また上記のどれにも当てはまらない場合を例えばＮグループ７０４として登録しておく。
【０１４５】
次にセルやパターンが配置された段階で、図４７に示すように、セルの回転や反転配置などをも考慮してセル境界の左右で近接境界領域にパターンをもったセルやパターンが来るか、Ｌ＊Ｒ−Ｇ、Ｌ−ＧあるいはＲ−Ｇ登録のセルが来るかを調べてその配置の部分に絞って実施の形態６や実施の形態７の処理を行う。この方法によって処理工数を低減でき、さらなるＯＰＣ時間削減が図れた。
【０１４６】
（実施の形態９）
実施の形態４から８記載のマスクパターン生成方法を用いてＳＲＡＭ部分と論理回路部分を持つシステムＬＳＩを製造した。そのシステムＬＳＩの最小ゲート幅は40nmで、最小ピッチは160nmである。論理回路部は任意ピッチ配線を許し、セル間では最小間隔以外の配置制限も設けていない。このため従来からのIPが継承でき、プラットフォームとしての展開性が高く、多品種に応用できるレイアウトルールとなっている。
【０１４７】
この寸法の補正パターンをルールベースＯＰＣで作成すると、アクティブ領域内でのゲートパターン寸法に部分ばらつきが生じる。例えばパッドに近い根元の部分ではくびれや太りが生じ、これが原因でデバイス特性を劣化させていた。また露光量変動やフォーカス変動に対する露光マージンが少なく、半導体装置としての歩留まりが低いという問題があった。また市販のモデルベースＯＰＣでマスク作成パターンを生成すると７日という長い時間がかかった。
【０１４８】
システムＬＳＩは特定ユーザ向けのものであり、製品サイクルが短く、短期間に製造する必要がある。その期間が生命線で、デバイスとしての価値ばかりでなく、それを組み込んだ製品の市場性をも左右する。枚葉処理で優先的に処理するとウエハプロセス期間は最短で２週間であり、マスク供給迅速となる。実用的な１日というようなマスク作成パターンを生成期間にするためには従来は部分的にルールベースを適用するしかなく、前述のように歩留まりの低下などの問題を引き起こしていた。
【０１４９】
実施の形態１記載のマスクパターン生成方法を適用することにより、マスクパターン生成にかかる時間は１日で、しかもモデルベースを全面適用したのと同等のデバイス特性と歩留まりを得ることができた。なお、ウエハプロセスに枚葉処理を適用することにより、ウエハプロセス待ち時間を低減でき、マスク供給速度とのバランスが取れてシステムＬＳＩの出荷タイミングが早まるという効果が得られた。
【０１５０】
以上のことを、図２１を引用しながら説明を加える。図２１はシステムＬＳＩのマスクパターンデータ準備、マスク作製、およびウエハプロセス工程をフローチャートの形で示したものである。左側にマスクパターンデータ準備工程を、中央にマスク作製を、そして右側にウエハプロセス工程とタイミングを示している。
【０１５１】
論理設計を基にパターンレイアウト設計を終わると、ＬＳＩの製造が始まる。ウエハプロセスフローとしては、アイソレーション（アクティブ領域間の分離）を作るための成膜、リソグラフィ、エッチング、絶縁膜埋め込み、より平坦化をするためのＣＭＰダミーパターン作製のためのリソグラフィ、エッチング、ＣＭＰと続いてアイソレーションを形成する。その後インプラ打ち分け用のリソグラフィ、インプラを行ってウエル層を形成し、ゲート用成膜、リソグラフィ、エッチング、インプラ打ち分け用のリソグラフィ、インプラ、ＬＤＤ用成膜、ＬＤＤ加工、インプラを行ってゲートを形成する。その後絶縁膜を成膜し、コンタクト孔用リソグラフィ、エッチングを行って導通孔を空け、導電膜を形成後リソグラフィとエッチングを行い、配線層を形成する。その後図示はしていないが層間絶縁膜の形成と開口の形成、導電膜の被着、ＣＭＰにより層間配線を形成していく。
【０１５２】
このウエハプロセスフローに対応するようにマスクを準備する必要がある。マスクは大別して寸法精度の必要なクリティカル層用とノンクリティカル層用とがあり、前者はデータ量の膨大なＯＰＣが必要である。後者は簡易化したＯＰＣか単なる図形演算、あるいはデータそのもので十分である。クリティカル層の代表はアイソレーション、ゲート、コンタクト、第１、第２配線である。
【０１５３】
マスクパターンＯＰＣデータはまずクリティカル層か否かを判断後、作製手順に入る。まず、最初に必要なアイソレーション用の準備を行う。すでに作られているＯＰＥ（Optical Proximity Effect）補正用セルライブラリから適合するものを抽出し、それらのパターンを組み合わせて第０次のＯＰＣずみパターンを組み上げる。そして実施の形態１の遺伝的アルゴリズム手法を基にして隣接パターンの影響を考慮した補正を行って最終的なＯＰＣパターンを作り、そのデータを基にマスクを作製する。
【０１５４】
次に同じ手法でゲート層、コンタクト層、配線層のパターンデータおよびマスクを準備していく。ここでは各層を直列に準備していく手順を示したが、並行して準備しても良い。但し、並行する場合はデータ作成のシステムが複数必要となり、大きな設備が必要となる。直列に処理でき、その処理速度がウエハプロセス処理にタイムリーに合うものであればシステムを小型化できるというメリットがある。ノンクリティカル層は前述のように別パスを使ってマスクパターンデータが準備される。
【０１５５】
クリティカル層であるアイソレーション層は頭出しの層なので、そのマスク準備が遅れるとそれはウエハ払い出しも遅れることに直結する。このためアイソレーション層のマスクパターンデータ完成期間はとても重要である。本実施の形態ではマスク作製とあわせても１日で準備でき、通常の２日に比べ半減できた。
【０１５６】
次のゲート層用リソグラフィまではこの大分類での工程数で９工程、洗浄などの詳細工程まで含めると約５０工程（図示せず）かかるが、枚葉処理で処理すると２日で処理できる。この間にゲート層用マスクを準備しないと待機によるロスが生じる。ゲートは極めて高い寸法精度が要求されることからマスク描画、検査に時間が約１日という時間がかかる。本実施の形態９では１日でマスクパターンデータ準備が可能であった。従来法では７日かかった。７日ではパターンデータ作成設備を大型化し、アイソレーションパターン作成と並行してデータ作成に取り掛かってもウエハ処理のスピードに追いつかない。本方法では比較的小型なパターンデータ作成設備で、ウエハプロセス枚葉処理のスピードに合う高速な処理ができ、システムＬＳＩを早期に製造することができた。
【０１５７】
ゲートパターンは寸法精度を要求されるので、ルールベースではデバイス特性を十分に確保するのが難しく、かといってモデルベースでは複雑な処理になるのでパターン生成に多大の時間がかかるという問題が他の層より強い。このため本方法は特にゲートパターン作成に有効であった。
【０１５８】
従来のＯＰＣ処理は半導体チップの回路パターンを定義するマスクの全図形に対して行っていたため、微細化に伴う図形数の増大により処理時間が膨大になっていた欠点があったが、上記した本発明によれば、セル単位でまずＯＰＣ処理が行われて保存され、この保存されたセルの組み合わせでマスクの全図形を構成し、該マスクの全図形においてセル間のＯＰＣ調整処理を行うことにより、大幅に処理時間を軽減できる。
【０１５９】
これは、セル単位のＯＰＣ処理をあらかじめライブラリとして保有し製品間で共有使用すれば、製品毎のＯＰＣ処理時間は実質的にセル単位間のＯＰＣ処理が主となるので、マスクの全図形に対して行った場合に比較し、組み合わせの数（パラメータの数）が大幅に減少し、従ってこれらの最適化への収束時間も大幅に減少する。
【０１６０】
本発明の光リソグラフィの光近接補正におけるマスクパターン設計方法および設計装置を用いれば、半導体装置の製造方法における大規模集積回路のマスクパターン設計を高速、かつ容易にする。従ってマスクパターンを早く、安価に作ることができるので、大規模集積回路を効率的に製造でき、製造された大規模集積回路の断線等による故障の発生も少なく、従って信頼性が向上し、歩留まりも改善される。また、マスクパターンの設計時間が従来より約１桁短縮されることにより、マスクパターンを大量に使うカスタムＩＣ等のコスト・ダウンが図れ、産業上の応用分野も拡大する効果がある。例えば、多品種少量生産のデジタル情報家電に向けたシステムＬＳＩの開発に低コストで対応することができる。
【０１６１】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１６２】
本発明は、半導体装置、電子機器等の製造業において利用可能である。
【図面の簡単な説明】
【０１６３】
【図１】本発明の前提として検討した遺伝的アルゴリズムの処理手順を示すフローチャートである。
【図２】本発明の前提として検討したＯＰＣ処理方法に用いられる染色体の表現の一例を示す図である。
【図３】本発明の実施の形態１において、ＳＲＡＭのゲートに使われているマスクパターンを示す図である。
【図４】本発明の実施の形態１において、本発明の検証に用いたマスクパターンを示す図である。
【図５】図４のマスクパターンの転写パターン例と測定箇所を示す図である。
【図６】図４のマスクパターンのＰ１とＰ３の露光パターン例を示す図である。
【図７】図４のマスクパターンのＰ３の拡大図である。
【図８】図４のマスクパターンのＰ１の拡大図である。
【図９】図４のマスクパターンのＰ１とＰ３の露光パターンの最適化パラメータの設定箇所を示す図である。
【図１０】本発明の実施の形態２におけるＮＡＮＤゲートを示す図であり、（ａ）はシンボル図、（ｂ）は（ａ）の回路図、（ｃ）は（ａ）のパターンレイアウトを示す平面図である。
【図１１】図１０のＮＡＮＤゲートにおいて、単位論理セルと断面を定義する破線を表す図である。
【図１２】（ａ）〜（ｆ）は、図１０のＮＡＮＤゲートの単位セル部を形成する際に使用するマスクを示す図である。
【図１３】（ａ）〜（ｅ）は、図１１の破線に沿った断面で、素子分離工程までを表す工程図である。
【図１４】（ａ）〜（ｅ）は、図１１の破線に沿った断面で、ゲート形成までを表す工程図である。
【図１５】（ａ）〜（ｅ）は、図１１の破線に沿った断面で、配線の一部の形成までを表す工程図である。
【図１６】図１２（ｄ）のマスクパターンの構成を示す図である。
【図１７】図１６における設計目標からの差分寸法を遺伝子表現した例を示す図である。
【図１８】本発明の実施の形態２において、相対位置に基づきセルのグループ化を行った例を示す図である。
【図１９】本発明の実施の形態２において、染色体の適応度を得るための寸法の測定箇所を示す図である。
【図２０】本発明の実施の形態２において、設計パターンとレジストパターンの差分画像を示す図である。
【図２１】本発明の実施の形態９において、半導体装置製造プロセスを示すフローチャートである。
【図２２】本発明の実施の形態３において、セル単体でのＯＰＣが施されているセルライブラリのセルを示す図である。
【図２３】図２２のセルの拡大図である。
【図２４】本発明の実施の形態３において、ゲート幅ｗ１の調整変数の一例を示す図である。
【図２５】本発明の実施の形態３において、コンタクト−拡散層間合わせ余裕ｄ１， ｄ２の調整変数の一例を示す図である。
【図２６】本発明の実施の形態３において、隣接セル間との解像不良（パターン繋がり不良）回避の一例を示す図である。
【図２７】本発明の実施の形態３において、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。
【図２８】本発明の実施の形態３において、ゲート長、隣接セル間との解像不良（パターン繋がり不良）回避余裕ｓ４、拡散層へのゲート配線乗り上げ不良回避余裕ｓ３、アクティブ領域からの突き出し量ｐ１の再ＯＰＣ調整部位を示す図である。
【図２９】（ａ），（ｂ）は、本発明の実施の形態３において、ゲート長の調整変数の一例を示す図である。
【図３０】本発明の実施の形態３において、隣接セル間との解像不良（パターン繋がり不良）回避例を示す図である。
【図３１】本発明の実施の形態３において、拡散層へのゲート配線乗り上げ不良回避の例を示す図である。
【図３２】（ａ）〜（ｃ）は、本発明の実施の形態３において、アクティブ領域からの突き出し補正の一例を示す図である。
【図３３】本発明の実施の形態３において、コンタクト層のレイアウト例を示す図である。
【図３４】本発明の実施の形態３において、コンタクト・パターンの調整変数の一例を示す図である。
【図３５】本発明の実施の形態４において、半導体回路パターンのレイアウト例を示す上面図である。
【図３６】本発明の実施の形態４において、半導体回路パターンのレイアウト例を示す上面図である。
【図３７】本発明の実施の形態４において、半導体回路パターンのレイアウト例を示す上面図である。
【図３８】本発明の実施の形態４において、セル間近接にともなう近接効果補正の変数の抽出と、その調整の手順を示すフローチャートである。
【図３９】（ａ），（ｂ）は、本発明の実施の形態５において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４０】（ａ），（ｂ）は、本発明の実施の形態５において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４１】（ａ），（ｂ）は、本発明の実施の形態５において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４２】（ａ），（ｂ）は、本発明の実施の形態５において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４３】本発明の実施の形態６において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４４】（ａ）〜（ｄ）は、本発明の実施の形態６において、セル間近接にともなう近接効果補正の変数補正法を示す説明図である。
【図４５】本発明の実施の形態７において、セル間近接にともなう近接効果補正の変数抽出法を示す説明図である。
【図４６】本発明の実施の形態８において、セルグループ分けの概念を示す説明図である。
【図４７】本発明の実施の形態８において、調整対象の見分けを高速に行うための方法を示す説明図である。
【図４８】本発明の実施の形態１において、リソグラフィ条件を示す図である。
【図４９】図４の転写パターンの２つの評価値を示す図である。
【図５０】図９に示すパラメータを最適化した結果を示す図である。
【符号の説明】
【０１６４】
３１，８１〜９２，１００１  セル
３２，３５，６０，６１，７１，７２，７５，９０，９１，６０１  パターン
３３，４７，４８，５０５  距離
３４，４５，６３，７３，６０６  領域
３６，４３，５０３，ＣＮＴ  コンタクトホール
３７  パターンピッチ
４１  ゲート配線
４１ｂ，５０１  ゲートパターン
４２，５０２  拡散層
４４，６２，５０４，６０３  セル境界
４６  ゲート配線突き出し
４９  ゲート長
５１，５２，５３，５４，６５  対向部
９２，９３  ＯＰＣ再調整部
１００  染色体
１０１ａ〜１０１ｆ  光透過部
１０２ａ〜１０２ｆ  遮光部
１１０  単位セル
１１１ｎ  ｎ型半導体領域
１１１ｐ  ｐ型半導体領域
１１２  多結晶シリコン層
１１２Ａ  ゲート電極
１１３  金属層
１１３Ａ〜１１３Ｃ，１１４Ａ  配線
１１５，１１９  絶縁膜
１１６  シリコン窒化膜
１１７  レジスト膜
１１７ａ〜１１７ｆ  レジストパターン
１１８  溝
１２０  ゲート絶縁膜
１２１ａ，１２１ｂ  層間絶縁膜
５００，１００５ａ  ゲート配線パターン
５０６  対象部
５０６ａ，６０２  図形
５０６ｂ  長方形部
６０４  部分
６０５  セル境界領域
７０１〜７０４  グループ
１００２  幅
１００３  セル部境界領域
１００４  アクティブ領域（拡散層領域）
１００５  ゲートおよびゲート配線
１００６  導通孔
１００９ａ〜１００９ｅ  相互作用領域
１０２０  中心位置
Ｍ１〜Ｍ６  マスク
ＮＷ  ｎ型ウエル領域
ＴＨ  スルーホール
【図１】
2007093861.tif 000003
【図２】
2007093861.tif 000004
【図３】
2007093861.tif 000005
【図４】
2007093861.tif 000006
【図５】
2007093861.tif 000007
【図６】
2007093861.tif 000008
【図７】
2007093861.tif 000009
【図８】
2007093861.tif 000010
【図９】
2007093861.tif 000011
【図１０】
2007093861.tif 000012
【図１１】
2007093861.tif 000013
【図１２】
2007093861.tif 000014
【図１３】
2007093861.tif 000015
【図１４】
2007093861.tif 000016
【図１５】
2007093861.tif 000017
【図１６】
2007093861.tif 000018
【図１７】
2007093861.tif 000019
【図１８】
2007093861.tif 000020
【図１９】
2007093861.tif 000021
【図２０】
2007093861.tif 000022
【図２１】
2007093861.tif 000023
【図２２】
2007093861.tif 000024
【図２３】
2007093861.tif 000025
【図２４】
2007093861.tif 000026
【図２５】
2007093861.tif 000027
【図２６】
2007093861.tif 000028
【図２７】
2007093861.tif 000029
【図２８】
2007093861.tif 000030
【図２９】
2007093861.tif 000031
【図３０】
2007093861.tif 000032
【図３１】
2007093861.tif 000033
【図３２】
2007093861.tif 000034
【図３３】
2007093861.tif 000035
【図３４】
2007093861.tif 000036
【図３５】
2007093861.tif 000037
【図３６】
2007093861.tif 000038
【図３７】
2007093861.tif 000039
【図３８】
2007093861.tif 000040
【図３９】
2007093861.tif 000041
【図４０】
2007093861.tif 000042
【図４１】
2007093861.tif 000043
【図４２】
2007093861.tif 000044
【図４３】
2007093861.tif 000045
【図４４】
2007093861.tif 000046
【図４５】
2007093861.tif 000047
【図４６】
2007093861.tif 000048
【図４７】
2007093861.tif 000049
【図４８】
2007093861.tif 000050
【図４９】
2007093861.tif 000051
【図５０】
2007093861.tif 000052