(57)【要約】【課題】個別に独立して電源電圧が供給される複数の回路ブロックのいずれか１つに電源供給が行われると、他の回路ブロックにも同時に電源が供給されるようにする。【解決手段】定常状態では、電源端子１１，２１，３１の電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３を電源配線１２，２２，３２を介して独立して受ける回路ブロック１３，２３，３３を有する半導体集積回路において、共通ノード４０と、電源端子１１，２１，３１と共通ノード４０との間に接続したＮＭＯＳトランジスタＭ１Ａ，Ｍ２Ａ，Ｍ３Ａ等による第１のスイッチと、共通ノード４０と電源配線１２，２２，３２との間接続したＮＭＯＳトランジスタＭ１Ｂ，Ｍ２Ｂ，Ｍ３Ｂ等による第２のスイッチとを設ける。【選択図】図２
2007235626.tif 000002
【特許請求の範囲】
【請求項１】
定常状態では、複数の電源端子のそれぞれから所定の電源電圧の供給を個別の電源配線を介して独立して受ける複数の回路ブロックに対して、前記各電源電圧の投入タイミングのズレを補償して電源電圧を供給する方法であって、
共通ノードを設けて、
前記複数の電源端子の中で最も早く電源電圧の供給が開始される第１の電源端子からの電源電圧の供給が開始されてから、他の電源端子からの電源電圧の供給が開始されるまでの期間には、前記第１の電源端子から前記共通ノードに前記第１の電源端子の電圧を供給し、前記共通ノードから、前記他の電源端子に対応する前記電源配線に電源電圧を供給し、
前記他の電源端子からの電源電圧の供給が開始されると、前記共通ノードから前記他の電源端子に対応する前記電源配線への電源電圧の供給を停止することを特徴とする電源電圧供給方法。
【請求項２】
前記第１の電源端子からの電源電圧が前記他の電源端子からの電源電圧に比較して高い場合に、前記第１の電源端子の電源電圧を減圧してから前記共通ノードに供給することを特徴とする請求項１記載の電源電圧供給方法。
【請求項３】
定常状態では、複数の電源端子のそれぞれから所定の電源電圧の供給を個別の電源配線を介して独立して受ける複数の回路ブロックを有する半導体集積回路において、
共通ノードと、
前記複数の電源端子のそれぞれと前記共通ノードとの間にそれぞれ接続され、前記共通ノードの電位より高い電位の前記電源端子に対応するものがオンする複数の第１のスイッチと、
前記共通ノードと前記個別の電源配線との間にそれぞれ接続され、前記共通ノードの電位より低い電位の前記電源配線に対応するものがオンする複数の第２のスイッチと、
を設けたことを特徴とする半導体集積回路。
【請求項４】
前記第１のスイッチが、１個のダイオード又は直列接続した２以上のダイオードからなり、
前記複数の電源端子の内の高い電圧の電源端子側の前記ダイオードの個数を、前記複数の電源端子の内の低い電圧の電源端子側の前記ダイオードの個数より多くしたことを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記複数の回路ブロックが３個以上の回路ブロックを含むことを特徴とする請求項３又は４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源端子からの電源電圧を個別の電源配線を介して個々の回路ブロックに個別に独立して供給する際の各電源電圧の投入タイミングのズレを補償する電源電圧供給方法およびその方法を使用した半導体集積回路に関するものである。
【背景技術】
【０００２】
個別の独立した電源電圧で動作する複数の回路ブロックを有する半導体集積回路では、各回路ブロックの電源電圧が異なったタイミングで投入されると、すべての電源電圧が投入されるまで待たなければ使用することができない。また、期待した論理とは別の論理が出力されることもある。
【０００３】
例えば、図４に示すように、個別の独立した電源電圧ＶＤＤ１，ＶＤＤ２が供給される２個のインバータＩＮＶ１，ＩＮＶ２をノードＮ１を介して縦続接続して動作させるとき、入力電圧ＶＩＮが“Ｌ”であるとき、電源電圧ＶＤＤ１，ＶＤＤ２が同時に投入されると、出力電圧ＶＯＵＴは“Ｌ”になる。また、図５(a)に示すように、前段のインバータＩＮＶ１の電源電圧ＶＤＤ１が後段のインバータＩＮＶ２の電源電圧ＶＤＤ２よりも先に投入された場合にも出力電圧は“Ｌ”になる。
【０００４】
しかし、図５(b)に示すように、後段のインバータＩＮＶ２の電源電圧ＶＤＤ２が前段のインバータＩＮＶ１の電源電圧ＶＤＤ１よりも先に投入されたときは、出力電圧ＶＯＵＴが一瞬“Ｈ”になってしまい、インバータＩＮＶ２の後段に接続される図示しない回路に誤動作が生じる恐れがある。
【０００５】
そこで、前段の回路に電源電圧が投入されないまま後段の回路に電源電圧が投入された場合に、後段の回路の電源電圧から前段の回路に電源を供給することが提案されている（例えば、特許文献１）。この提案は、後段の回路の電源電圧を２個のダイオードの直列接続たるバイアス電源供給回路を通じて前段の回路に供給するものである。
【特許文献１】特開平９−２０００２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記提案では、後段の回路の電源電圧が投入されないまま前段の回路の電源電圧が投入された場合に、後段の回路に電源電圧を供給することができず、信号伝達ができない。そのため、内部回路からの設定が入力モードとなっていても、後段の回路が反応しないため、後段の回路の電圧が供給されるまでは入力バッファとして使用することができない。
【０００７】
本発明の目的は、定常状態では、個別に独立して電源電圧が供給される複数の回路ブロックのいずれか１つに電源供給が行われると、他の回路ブロックにも同時に電源が供給されるようにした電源電圧供給方法およびそれを実施した半導体集積回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１にかかる発明の電源電圧供給方法は、定常状態では、複数の電源端子のそれぞれから所定の電源電圧の供給を個別の電源配線を介して独立して受ける複数の回路ブロックに対して、前記各電源電圧の投入タイミングのズレを補償して電源電圧を供給する方法であって、共通ノードを設けて、前記複数の電源端子の中で最も早く電源電圧の供給が開始される第１の電源端子からの電源電圧の供給が開始されてから、他の電源端子からの電源電圧の供給が開始されるまでの期間には、前記第１の電源端子から前記共通ノードに前記第１の電源端子の電圧を供給し、前記共通ノードから、前記他の電源端子に対応する前記電源配線に電源電圧を供給し、前記他の電源端子からの電源電圧の供給が開始されると、前記共通ノードから前記他の電源端子に対応する前記電源配線への電源電圧の供給を停止することを特徴とする。
請求項２にかかる発明は、請求項１にかかる発明において、前記第１の電源端子からの電源電圧が前記他の電源端子からの電源電圧に比較して高い場合に、前記第１の電源端子の電源電圧を減圧してから前記共通ノードに供給することを特徴とする。
請求項３にかかる発明の半導体集積回路は、定常状態では、複数の電源端子のそれぞれから所定の電源電圧の供給を個別の電源配線を介して独立して受ける複数の回路ブロックを有する半導体集積回路において、共通ノードと、前記複数の電源端子のそれぞれと前記共通ノードとの間にそれぞれ接続され、前記共通ノードの電位より高い電位の前記電源端子に対応するものがオンする複数の第１のスイッチと、前記共通ノードと前記個別の電源配線との間にそれぞれ接続され、前記共通ノードの電位より低い電位の前記電源配線に対応するものがオンする複数の第２のスイッチと、を設けたことを特徴とする。
請求項４にかかる発明は、請求項３にかかる発明において、前記第１のスイッチが、１のダイオード又は直列接続した２以上のダイオードからなり、前記複数の電源端子の内の高い電圧の電源端子側の前記ダイオードの個数を、前記複数の電源端子の内の低い電圧の電源端子側の前記ダイオードの個数より多くしたことを特徴とする。
請求項５にかかる発明は、請求項３又は４にかかる発明において、前記複数の回路ブロックが３個以上の回路ブロックを含むことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、個別に独立して電源電圧が供給されるべき複数の回路ブロックのいずれか１つに電源供給が行われると、共通ノードにその電源電圧が供給され、この共通ノードから、他の回路ブロックにもその電源電圧が供給されるようになる。これによって、一部の回路ブロックにしか電源電圧が供給されないことによる誤動作を防止することができる。また、他の回路ブロックの電源端子に本来の電源電圧が供給されたときは、共通ノードからの電源電圧の供給はカットされるので、各回路ブロック用の電源の独立性が保持される。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の半導体集積回路の電源供給部分の原理構成を示す回路図である。電源電圧ＶＤＤ１を印加すべき第１の電源端子１１は電源配線１２を介して第１の回路ブロック１３に接続され、電源電圧ＶＤＤ２を印加すべき第２の電源端子２１は電源配線２２を介して第２の回路ブロック２３に接続され、電源電圧ＶＤＤ３を印加すべき第３の電源端子３１は電源配線３２を介して第３の回路ブロック３３に接続されている。そして、電源配線１２，２２，３２は、それぞれスイッチ回路１４，２４，３４を介して共通ノード４０に接続されている。
【００１１】
スイッチ回路１４，２４，３４はそれぞれ、電源端子側の電圧が共通ノード４０側の端子側より所定電圧だけ高くなるとオンする第１のスイッチと、共通ノード４０側の電圧が電源配線側の電圧よりも所定電圧だけ高くなるとオンする第２のスイッチからなる。したがって、例えば、電源電圧ＶＤＤ１のみが投入されたときは、スイッチ回路１４がオンして共通ノード４０の電圧が立ち上がる。このため、残りのスイッチ２４，３４もオンして、電源配線２２，３２に電源電圧ＶＤＤ１に基づく電圧が印加し、回路ブロック２３，３３にも電源電圧が供給される。以上から、電源端子１１，２１，３１のいずれか１つに電源電圧が印加すると、残りの電源端子にも電源電圧が同時に印加されるので、回路ブロック１３，２３，３３は同時に動作を開始し、誤動作を防止することができる。
【実施例１】
【００１２】
ディジタル回路とアナログ回路を同一の半導体集積回路内に構成するときは、ディジタル回路におけるディジタル信号のエッジがアナログ回路にノイズとして影響を与えることがある。そこで、このようなことを回避するために、同一電圧値の電源電圧を使用する場合であっても、ディジタル回路とアナログ回路にそれぞれ独立した電源系統を使用することが行われる。図２はこのような場合を想定した実施例で、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が同一電圧値の場合の実施例である。
【００１３】
本実施例では、スイッチ回路１４，２４，３４として、図２に示すように、ゲートとドレインを共通接続したＮＭＯＳトランジスタＭ１Ａ，Ｍ１Ｂの並列回路、Ｍ２Ａ，Ｍ２Ｂの並列回路、Ｍ３Ａ，Ｍ３Ｂの並列回路を用いる。ゲートとドレインを共通接続したＮＭＯＳトランジスタは等価的にダイオードを構成するので、上記スイッチ回路１４，２４，３４は逆並列接続ダイオードで構成されることになる。請求項との関係では、トランジスタＭ１Ａ，Ｍ２Ａ，Ｍ３Ａ等が第１のスイッチを、トランジスタＭ１Ｂ，Ｍ２Ｂ，Ｍ３Ｂ等が第２のスイッチを、それぞれ構成する。
【００１４】
この図２の回路では、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３のいずれか１つが投入されることにより、共通ノード４０の電圧が立ち上り、これにより電源端子から電源電圧が投入されなかった電源配線にも電圧が供給されることになる。このとき、共通ノード４０に印加する電圧は、オンしたＮＭＯＳトランジスタの閾値電圧Ｖthだけ低い電圧となるので、ＶＤＤ１のみが投入されたときの電源配線２２，３２の電圧、ＶＤＤ２のみが投入されたときの電源配線１２，３２の電圧、ＶＤＤ３のみが投入されたときの電源配線１２，２２の電圧は、いずれもＶＤＤ１−２Ｖthとなる。しかし、回路ブロック１３，２３，３３の動作電源電圧範囲内にＶＤＤ１−２Ｖthが含まれるようにしておけば問題は生じない。
【００１５】
また、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が正規に供給されたときは、第１のスイッチであるトランジスタＭ１Ａ，Ｍ２Ａ，Ｍ３Ａ、第２のスイッチであるトランジスタＭ１Ｂ，Ｍ２Ｂ，Ｍ３Ｂが全部オフして、共通ノード４０と電源配線１２，２２，３２の間を分離し、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が互いに独立する。
【実施例２】
【００１６】
図３は電源電圧がＶＤＤ１＞ＶＤＤ２＞ＶＤＤ３の関係にある場合の実施例である。ここでは、スイッチ回路１４はＮＭＯＳトランジスタＭ１１Ａ，Ｍ１２Ａ，Ｍ１３Ａの直列回路とＭ１Ｂとの並列回路で構成し、スイッチ回路２４はＮＭＯＳトランジスタＭ２１Ａ，Ｍ２２Ａの直列回路とＭ２Ｂとの並列回路で構成する。スイッチ３４は図２の回路と同じである。請求項との関係では、トランジスタＭ１１Ａ，Ｍ１２Ａ，Ｍ１３Ａの直列回路、トランジスタＭ２１Ａ，Ｍ２２Ａの直列回路、トランジスタＭ３Ａ等が第１のスイッチを、トランジスタＭ１Ｂ，Ｍ２Ｂ，Ｍ３Ｂ等が第２のスイッチを、それぞれ構成する。
【００１７】
この図３の回路では、ＶＤＤ１のみが投入されたとき、スイッチ回路１４のＮＭＯＳトランジスタＭ１１Ａ，Ｍ１２Ａ，Ｍ１３Ａによって、ＶＤＤ１が３Ｖthだけ減圧されて共通ノード４０に供給されるので、電源配線２２，３２にはさらにＶthだけ減圧されて、ＶＤＤ１−４Ｖthの電圧が印加する。また、ＶＤＤ２のみが投入されたとき、スイッチ回路２４のＮＭＯＳトランジスタＭ２１Ａ，Ｍ２２Ａによって、ＶＤＤ２が２Ｖthだけ減圧されて共通ノード４０に供給されるので、電源配線１２、３２にはさらにＶthだけ減圧されて、ＶＤＤ２−３Ｖthの電圧が印加する。また、ＶＤＤ３のみが投入されたとき、スイッチ回路３４のＮＭＯＳトランジスタＭ３Ａによって、ＶＤＤ３がＶthだけ減圧されて共通ノード４０に供給されるので、電源配線１２、２２にはさらにＶthだけ減圧されて、ＶＤＤ３−２Ｖthの電圧が印加する。
【００１８】
以上から、高電圧側の電源電圧の投入が低電圧側の電源電圧の投入よりも早いタイミングで行われるときは、高電圧側の電源電圧が減圧されて、低電圧側の電源電圧が供給される回路ブロックに供給されるので、誤動作を防止することに加えて、低電圧側の電源電圧が供給される回路ブロックに過剰電圧が印加することを防止できる。
【００１９】
逆に、低電圧側の電源電圧の投入が高電圧側の電源電圧の投入よりも早いタイミングで行われるときは、高電圧側の電源電圧が供給されている回路ブロックには通常よりも低い電源電圧が印加されることになるが、その電圧を、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３の相互間の電圧差および閾値電圧Ｖthを適宜設定することによって、回路ブロック１３，２３の動作電源電圧範囲内に納めることにより、誤動作を防止することができる。
【００２０】
なお、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が正規に供給されたときは、共通ノード４０と電源配線１２，２２，３２の間を分離し、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３を互いに独立させなければならない。このためには、例えば、ＶＤＤ２＜ＶＤＤ３＋３Ｖth、ＶＤＤ１＜ＶＤＤ２＋４Ｖthに設定しておけば、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３のいずれもが供給されたとき、トランジスタＭ１１Ａ，Ｍ１２Ａ，Ｍ１３Ａ，Ｍ２１Ａ，Ｍ２２Ａ，Ｍ３Ａ、およびトランジスタＭ１Ｂ，Ｍ２Ｂ，Ｍ３Ｂがオフし、共通ノード４０と電源配線１２，２２，３２の間が分離され、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が互いに独立する。
【００２１】
また、例えば、ＶＤＤ２＜ＶＤＤ３＋４Ｖth、ＶＤＤ１＜ＶＤＤ２＋５Ｖthに設定した場合は、スイッチ回路１４の第１のスイッチを４個のＮＭＯＳトランジスタの直列ダイオード接続で、スイッチ回路２４の第１のスイッチを３個のＮＭＯＳトランジスタの直列ダイオード接続で構成すれば、正規電源電圧投入時に、電源電圧ＶＤＤ１，ＶＤＤ２，ＶＤＤ３が互いに独立する。
【図面の簡単な説明】
【００２２】
【図１】本発明の原理説明用の半導体集積回路の電源供給部分の回路図である。
【図２】本発明の実施例１の半導体集積回路の電源供給部分の回路図である。
【図３】本発明の実施例２の半導体集積回路の電源供給部分の回路図である。
【図４】異なる電源電圧が供給される例を示すブロック図である。
【図５】図４における動作波形図である。
【符号の説明】
【００２３】
１１，２１，３１：電源端子
１２，２２，３２：電源配線
１３，２３，３３：回路ブロック
１４，２４，３４：スイッチ回路
【図１】
2007235626.tif 000003
【図２】
2007235626.tif 000004
【図３】
2007235626.tif 000005
【図４】
2007235626.tif 000006
【図５】
2007235626.tif 000007