(57)【要約】【課題】  半導体基板上に化合物半導体層をエピタキシャル成長させたときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるエピタキシャル成長方法及びエピタキシャル成長用基板を提供する。【解決手段】  気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、基板表面の有効利用領域の基準面からのオフアングルθ（°）が、    ０．０５≦θ<０．１０    θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）を満たす基板を使用するようにした。【選択図】  なし【特許請求の範囲】
【請求項１】
気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、基板表面の有効利用領域全体にわたって、基準面からのオフアングルθ（°）が、
０．０５≦θ<０．１０
θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）
を満たす基板を使用することを特徴とするエピタキシャル成長方法。
【請求項２】
気相成長法により化合物半導体層をエピタキシャル成長させる際に用いられる半導体単結晶基板であって、該半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、該基板表面の有効利用領域全体にわたって、基準面からのオフアングルθ（°）が、
０．０５≦θ<０．１０
θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）
であることを特徴とするエピタキシャル成長用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に化合物半導体層を形成するエピタキシャル成長方法およびエピタキシャル成長用基板に関し、特に、化合物半導体単結晶ウェハ上に有機金属気相成長法によりエピタキシャル層を形成する場合に利用して好適な技術に関する。
【背景技術】
【０００２】
従来、発光素子や受光素子等の半導体素子の用途には、ＩｎＰ基板上にＩｎＰ等のＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた半導体ウェハが広く用いられている。この化合物半導体のエピタキシャル層は、例えば、有機金属気相成長法（以下、ＭＯＣＶＤ法と称する）により形成される。
このＭＯＣＶＤ法により上述したＩＩＩ−Ｖ族系化合物半導体層をエピタキシャル成長させた場合、エピタキシャル層の表面にヒロックとよばれる微小な凸状の欠陥や、オレンジピールとよばれるシワ状の欠陥が発生してしまい、エピタキシャル層の表面モホロジーが劣化するという問題があった。そこで、エピタキシャル層の表面モホロジーを改善するための種々の技術が提案されている。
【０００３】
例えば、特許文献１では、ＭＯＣＶＤ法によるエピタキシャル成長用基板として、面方位を<１００>方向から角度で０．１〜０．５°傾けたウェハを用い、かつ基板温度を６００℃以上７００℃以下の条件でエピタキシャル成長させる方法が提案されており、エピタキシャル層の表面におけるヒロック（特許文献１においては涙状欠陥と称している）を著しく低減させることに成功している。
【０００４】
さらに、特許文献２では、基板の面方位の傾斜角（以下、オフアングルと称する）が大きくなった場合にオレンジピールが発生するのを防止するために、基板のオフアングルの範囲を、成長速度と基板温度の関数により規定したエピタキシャル成長方法が提案されている。これにより、エピタキシャル層表面に生じるヒロックを大幅に低減できるとともに、オレンジピールの発生を防止することにも成功している。
【０００５】
また、特許文献３では、基板の欠陥密度（転位密度）も考慮に入れて基板のオフアングルを規定する方法が提案されている。具体的には、ＩｎＰ基板上に化合物半導体の薄膜を気相エピタキシャル成長させる際に、<１００>からのオフアングルθ（°）が、θ≧１×１０-3Ｄ1/2（Ｄ（ｃｍ-2）：基板の欠陥密度）を満足する基板を使用するようにしている。例えば、基板の欠陥密度Ｄが１０００ｃｍ-2の場合はオフアングルθ≧０．０３である基板を使用し、１００００ｃｍ-2の場合はオフアングルθ≧０．１０である基板を使用することとなる。
【特許文献１】特許第１９７５１４３号公報
【特許文献２】特許第２７５０３３１号公報
【特許文献３】特許第３１２９１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者等の実験により、上記特許文献３において提案された関係式を満たさないように、すなわちθ<１×１０-3Ｄ1/2（Ｄ：基板の欠陥密度）となるようにオフアングルθを設定した場合でも、成長されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生しない場合があることが分かった。例えば、上記特許文献３によれば、基板の欠陥密度が５０００ｃｍ-2の場合はオフアングルθ≧０．０７となるが、本発明者等が調査した結果、オフアングルθが０．０７°以下でもヒロック等の表面欠陥は発生しなかった。そこで、エピタキシャル層に表面欠陥が発生するのを防止するための基板のオフアングルと基板の欠陥密度との関係を改めて検討し、本願において提案することとした。
【０００７】
本発明は、半導体基板上に化合物半導体層をエピタキシャル成長させたときに、形成されたエピタキシャル層にヒロックやオレンジピール等の表面欠陥が発生するのを効果的に防止できるエピタキシャル成長方法及びエピタキシャル成長用基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するためになされたもので、気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、基板表面の有効利用領域の基準面からのオフアングルθ（°）が、
０．０５≦θ<０．１０  ・・・（１）
θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）  ・・（２）
を満たす基板を使用するようにしたエピタキシャル成長方法である。例えば、欠陥密度Ｄが５０００ｃｍ-2の場合、式（２）よりθ<０．０７となるので、これと式（１）より基準面<１００>からのオフアングルθが、０．０５≦θ<０．０７を満たす基板を使用すればよい。なお、基板の有効利用領域とは、デバイスとして利用されない鏡面加工の際に基板周縁に生じる縁だれ部分（外周から約３ｍｍ内側まで）を除いた基板の中央部分を指す。
【０００９】
以下に、本発明を完成するに至った経緯について簡単に説明する。
まず、本発明者等は、上記特許文献３の気相成長法の有効性を検証すべく、種々の欠陥密度でオフアングルの異なるＩｎＰ基板を用意して、該ＩｎＰ基板上にＩｎＰ層をエピタキシャル成長させた。具体的には、欠陥密度が１０００，３０００，５０００，１００００，３００００，５００００ｃｍ-2で、オフアングルが０．０２，０．０４，０．０５，０．０７，０．１０，０．１２のＩｎＰ基板を使用した。得られたＩｎＰエピタキシャル層において表面欠陥の発生状況を調べた結果を表１に示す。
【００１０】
【表１】
2007019048.tif 000002
【００１１】
これより、欠陥密度の大小に関係なくオフアングルθが０．０５°より小さい場合はヒロックが発生し、θが０．１０°より大きい場合はオレンジピールが発生することがわかった。
【００１２】
一方、欠陥密度を、１０００，３０００，５０００，１００００，３００００，５００００ｃｍ-2とした場合、上記特許文献３で提案された関係式からはオフアングルθは表２を満足するものとなる。ここで、上記特許文献３の気相成長法においてはオフアングルの関係式は、
θ≧１×１０-3×Ｄ1/2  ・・・（３）
で与えられる。
【００１３】
【表２】
2007019048.tif 000003
【００１４】
上記特許文献３の発明（式（３））は基板の最小オフアングルを規定するものであるが、表１より本発明者等の実験によれば式（３）から得られる最小オフアングルよりもオフアングルを小さく設定した場合でも表面欠陥を抑制できることがわかった。
【００１５】
例えば、表２からは、基板の欠陥密度Ｄが３０００ｃｍ-2である場合はオフアングルを０．０５５°以上とし、欠陥密度Ｄが５０００ｃｍ-2である場合はオフアングルを０．０７１°以上とすることとなる。これに対して、表１からは、欠陥密度Ｄが３０００、５０００ｃｍ-2である場合はオフアングルを０．０５°以上とすればエピタキシャル層に表面欠陥が発生するのを防止できる。また、表２からは、欠陥密度Ｄが１００００ｃｍ-2以上である場合はオフアングルを０．１０以上とすることとなるが、表１からはオフアングルを０．１０よりも大きくすると欠陥密度の大きさに関係なくオレンジピールが発生していることがわかる。したがって、基板の欠陥密度Ｄが１００００ｃｍ-2以上である場合は、式（３）により規定されるオフアングルは適当でないことが判明した。
【００１６】
本発明は、上記知見に基づいてなされたもので、上記特許文献３で規定された基板のオフアングルの関係式では十分でない、或いは適当でない欠陥密度Ｄの範囲（Ｄ≧２５００）において、表面欠陥が発生するのを防止できる基板のオフアングルを新たに規定したものである。
【発明の効果】
【００１７】
本発明によれば、気相成長法により、半導体単結晶基板上に化合物半導体層をエピタキシャル成長させるに際し、半導体基板の欠陥密度をＤ（ｃｍ-2）としたときに、基板表面の有効利用領域の基準面からのオフアングルθ（°）が、
０．０５≦θ<０．１０  ・・・（１）
θ<１×１０-3×Ｄ1/2（ただし、Ｄ>２５００ｃｍ-2）
を満たす基板を使用するようにしたので、形成されたエピタキシャル層に表面欠陥が発生するのを効果的に防止できる。すなわち、オフアングルθの下限値を０．０５とすることでエピタキシャル層にヒロックが発生するのを防止でき、オフアングルθの上限値を０．１０とすることでエピタキシャル層にオレンジピールが発生するのを防止できる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明の好適な実施形態を、ＭＯＣＶＤ法によりＩｎＰ基板上へＩｎＰ単結晶層をエピタキシャル成長させる場合を例にとって説明する。
まず、本発明を適用する成長用基板を得るため、液体封止チョクラルスキー法（Liquid Encapsulated Czochralski；ＬＥＣ）により<１００>方向に成長させたＩｎＰ単結晶を製作した。このとき、適当なドーパント（例えばスズ）を用いることでＩｎＰ単結晶の転位密度が５０００ｃｍ-2となるように調整した。
【００１９】
次に、ＩｎＰ単結晶を直径２インチの円柱状に加工し、ＩｎＰ単結晶基板の表面を通常の方法により鏡面加工し、<１００>方向からのオフアングルを０．０２°，０．０４°，０．０５°，０．０７°，０．１０°，０．１２°とした基板を準備した。そして、各ＩｎＰ基板の表面にＭＯＣＶＤ法によりＩｎＰ層を１〜１．５μｍ厚でエピタキシャル成長させて所望の半導体ウェハを作製した。
【００２０】
なお、本実施形態のＭＯＣＶＤ法では、ＩＩＩ族原料としてトリメチルインジウムを用い、これを１．２×１０-6ｍｏｌ／分の流量で流すとともに、Ｖ族原料にはホスフィン（ＰＨ3）を用い、これを１．２×１０-3ｍｏｌ／分の流量で流し、成長室内圧力を７６Ｔｏｒｒとして減圧成長を行った。また、エピタキシャル層の成長速度を１μｍ／ｈ、成長温度を６２５℃とした。
【００２１】
得られた半導体ウェハについて、顕微鏡によりＩｎＰエピタキシャル層の表面モホロジーを観察し、ヒロック、オレンジピールの発生状況を調べた。この結果、オフアングルが０．０２°，０．０４°である基板を使用してエピタキシャル成長させた場合にはエピタキシャル層表面にヒロックが発生し、オフアングルが０．１２°である基板を使用した場合にはオレンジピールが発生しているのが観察された。
【００２２】
また、転位密度の異なるＩｎＰ単結晶基板を作製して、同様にエピタキシャル成長を行ったところ、転位密度に関係なくオフアングルが０．０５°〜０．１０°である基板を使用した場合にはエピタキシャル層表面に欠陥は発生しないことが確認できた。
【００２３】
上記実施の形態では、ＩｎＰ基板上にＩｎＰ層をエピタキシャル成長させた例について説明したが、ＩｎＰ基板上に、３元素または４元素からなるＩＩＩ−Ｖ族化合物半導体層（例えばＡｌＧａＡｓ層、ＡｌＩｎＡｓ層、ＡｌＩｎＧａＡｓ層）をエピタキシャル成長させる場合にも本発明を同様に適用できる。