(57)【要約】【課題】ＴＦＴのソース・ドレイン電極とオーム性コンタクトをとるためには、ソース・ドレイン領域に十分高い濃度を有するドーパントを与えることが必要となる。従来は、ドーパントの導入方法としてフォスフィン処理等を用いて全面に不純物を導入していた。そのため、チャネル部にも不純物が導入されてしまうという問題があった。そこで、チャネル部へのドーパントの侵入を抑えられるＴＦＴの製造方法を提供する。【解決手段】ガラス基板１０１上に下地保護膜１０２、Ｍｏ電極１０３を形成した後ドーパントを含んだ液体シリコン１０４を塗布、乾燥させる。次にソース・ドレイン領域１０７の部分のみを残してエッチングする。続けて熱処理を行い液体シリコン１０４をポリシリコン化させることで、高い濃度を有するソース・ドレイン領域１０８ａを有するＴＦＴを形成する。【選択図】図１
2007142021.tif 000002
【特許請求の範囲】
【請求項１】
（１）第１の金属膜を基板または前記基板上に形成された下地保護膜上に形成する工程
と、
（２）前記第１の金属膜上にドーパントが添加された液体シリコンを塗布した後、前記
液体シリコンを固化させて第１のポリシラン膜を形成する工程と、
（３）前記第１のポリシラン膜に第１のエネルギーを印加することにより、前記第１の
ポリシラン膜を改質して第１のアモルファスシリコン膜を形成する工程と、
（４）前記第１の金属膜と前記第１のポリシラン膜若しくは前記第１のアモルファスシ
リコン膜とを除去して、ソース・ドレイン電極及びソース・ドレイン領域を形成するよう
にパターニングを行う工程と、
を有し、
前記（１）の工程、前記（２）の工程については当該順序に従い行い、前記（２）の工
程終了後に前記（３）の工程、前記（４）の工程を順不同で行うことを特徴とする順スタ
ガ構造薄膜トランジスタの製造方法。
【請求項２】
（１）第１のポリシラン膜を第１のアモルファスシリコン膜へ改質するために印加され
る第１のエネルギーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下
地保護膜を形成した前記基板上に形成する工程と、
（２）第１の液体シリコン由来の半導体膜と前記第１の金属膜との間でオーム性コンタ
クトが得られる濃度となるようドーパントとして短周期表の３Ｂ族元素若しくは短周期表
の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前記５Ｂ族元素を含む物質を添加
した第１の液体シリコンを塗布した後固化させて、前記ドーパントが添加された前記第１
のポリシラン膜を形成する工程と、
（３）前記第１のポリシラン膜に前記第１のエネルギーを印加し、前記ドーパントが添
加された前記第１のポリシラン膜を、前記ドーパントが添加された前記第１のアモルファ
スシリコン膜に改質させる工程と、
（４）前記第１の金属膜からなり、ソース・ドレイン電極となる領域と、前記ソース・
ドレイン電極上に位置しソース・ドレイン領域となる前記第１のポリシラン膜若しくは前
記第１のアモルファスシリコン膜と、を残して前記第１の金属膜と前記第１のポリシラン
膜若しくは前記第１のアモルファスシリコン膜とを除去するようパターニングを行う工程
と、
を（１）、（２）については当該順序に従い行い、（２）の工程終了後に（３）、（４
）を順不同で行うことを特徴とする順スタガ構造薄膜トランジスタの製造方法。
【請求項３】
前記（３）の工程、前記（４）の工程のうち後で行われた工程に加え、
（５）チャネル領域となる第２のアモルファスシリコン膜を形成する工程と、
（６）素子分離を行うためのパターニングを行う工程と、
（７）ゲート絶縁膜となる絶縁膜を形成する工程と、
（８）ゲート電極となる第２の金属膜を形成する工程と、
（９）前記第２の金属膜をパターニングして前記ゲート電極を形成する工程と、
を当該順序に従い行うことを特徴とする請求項２に記載の順スタガ構造薄膜トランジスタ
の製造方法。
【請求項４】
前記第１のエネルギーに耐えると共に、前記第１のアモルファスシリコン膜を第１のポ
リシリコン膜に多結晶化させ、同時に前記第２のアモルファスシリコン膜を第２のポリシ
リコン膜に多結晶化させるために印加される第２のエネルギーに耐える前記第１の金属膜
を用い、
前記第２の金属膜が前記第２のエネルギーに耐え得る場合には、前記（５）〜前記（９
）の何れかの工程後若しくは工程中、
前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合には、前記（５）の工程〜
前記（７）の工程の何れかの工程後若しくは工程中、
であって、且つ前記第２のエネルギーを前記第１のアモルファスシリコン膜及び前記第
２のアモルファスシリコン膜に与えることができる場合に、
（ａ）前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多結晶化させ、同
時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に多結晶化させるための
前記第２のエネルギーを印加する工程と、
を加えて行うことを特徴とする請求項３に記載の順スタガ構造薄膜トランジスタの製造
方法。
【請求項５】
前記（ａ）の工程を削除し、更に前記（７）の工程に代えて、
（Ａ）第２のポリシラン膜を形成する工程と、
（Ｂ）酸化性雰囲気中で第３のエネルギーを印加することで、前記第２のポリシラン膜
を酸化した酸化シリコン膜からなるゲート絶縁膜を形成し、同時に前記第１のアモルファ
スシリコン膜を第１のポリシリコン膜に、前記第２のアモルファスシリコン膜を第２のポ
リシリコン膜に多結晶化させる工程と、
を前記第１のエネルギー及び酸化性雰囲気中で印加された前記第３のエネルギーに耐え
る前記第１の金属膜と、前記第１のエネルギー及び酸化性雰囲気中で印加された前記第３
のエネルギーに耐える前記基板を用いて行うことを特徴とする請求項４に記載の順スタガ
構造薄膜トランジスタの製造方法。
【請求項６】
（１）第１の金属膜を基板または前記基板上に形成された下地保護膜上に形成する工程
と、
（２）前記第１の金属膜上にドーパントが添加された第１の液体シリコンを塗布した後
、前記第１の液体シリコンを固化させて第１のポリシラン膜を形成する工程と、
（３）前記第１の金属膜と前記第１のポリシラン膜を除去して、ソース・ドレイン電極
及びソース・ドレイン領域を形成するようにパターニングを行う工程と、
（４）前記ドーパントとなる成分を添加していない第２の液体シリコンを塗布した後固
化させて、第２のポリシラン膜を形成する工程と、
（５）第１のエネルギーを印加して前記第１のポリシラン膜を前記ドーパントを含む第
１のアモルファスシリコン膜に、前記第１のポリシラン膜上にある前記第２のポリシラン
膜を前記ドーパントを含む第２のアモルファスシリコン膜に改質させる工程と、
（６）素子分離を行うためのパターニングを行う工程と、
を前記（１）の工程〜前記（４）の工程については当該順序に従い行い、前記（４）の
工程終了後に前記（５）の工程、前記（６）の工程を順不同で行うことを特徴とする順ス
タガ構造薄膜トランジスタの製造方法。
【請求項７】
（１）第１のポリシラン膜を第１のアモルファスシリコン膜へ改質するために印加され
る第１のエネルギーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下
地保護膜を形成した前記基板上に形成する工程と、
（２）第１の液体シリコン由来の半導体膜と前記第１の金属膜との間でオーム性コンタ
クトが得られる濃度となるようドーパントとして短周期表の３Ｂ族元素若しくは短周期表
の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前記５Ｂ族元素を含む物質を添加
した第１の液体シリコンを塗布した後固化させて、前記ドーパントが添加された前記第１
のポリシラン膜を形成する工程と、
（３）前記第１の金属膜からなり、ソース・ドレイン電極となる領域と、前記ソース・
ドレイン電極上に位置しソース・ドレイン領域となる前記第１のポリシラン膜とを残して
、前記第１の金属膜と前記第１のポリシラン膜と、を除去するようパターニングを行う工
程と、
（４）前記ドーパントとなる成分を添加していない第２の液体シリコンを塗布した後固
化させて、第２のポリシラン膜を形成する工程と、
（５）前記第１のポリシラン膜及び前記第２のポリシラン膜に前記第１のエネルギーを
印加して、前記第１のポリシラン膜を前記第１のアモルファスシリコン膜に改質させ、
前記第１のポリシラン膜上に位置している前記第２のポリシラン膜を、前記第１のポリ
シラン膜からの前記ドーパントの拡散により前記ソース・ドレイン領域の上層部でもオー
ム性コンタクトが取れるよう前記ドーパントを含む前記第２のアモルファスシリコン膜に
改質させ、前記第１のポリシラン膜上に位置していない第２のポリシラン膜を前記ドーパ
ントが拡散されていない第３のアモルファスシリコン膜に改質させる工程と、
（６）素子分離を行うためのパターニングを行う工程と、
を前記（１）の工程〜前記（４）の工程については当該順序に従い行い、前記（４）の
工程終了後に前記（５）の工程、前記（６）の工程を順不同で行うことを特徴とする順ス
タガ構造薄膜トランジスタの製造方法。
【請求項８】
前記（５）の工程、前記（６）の工程のうち後で行われた工程に加え、
（７）ゲート絶縁膜となる絶縁膜を形成する工程と、
（８）ゲート電極となる第２の金属膜を形成する工程と、
（９）前記第２の金属膜をパターニングして前記ゲート電極を形成する工程と、
を当該順序に従い行うことを特徴とする請求項７に記載の順スタガ構造薄膜トランジス
タの製造方法。
【請求項９】
前記第１のエネルギーに耐えると共に、前記第１のアモルファスシリコン膜を第１のポ
リシリコン膜に多結晶化させ、同時に前記第２のアモルファスシリコン膜を第２のポリシ
リコン膜に多結晶化させるために印加される第２のエネルギーに耐える前記第１の金属膜
と、前記第１のエネルギーに耐えると共に前記第２のエネルギーに耐える前記基板を用い
、
前記第２の金属膜が前記第２のエネルギーに耐え得る場合には、前記（５）の工程を終
了した後で、且つ前記（５）〜前記（９）の何れかの工程後若しくは工程中、
前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合には、前記（５）の工程を
終了した後で、且つ前記（５）〜前記（７）の何れかの工程後若しくは工程中、
であって、且つ前記第２のエネルギーを前記第１のアモルファスシリコン膜及び前記第
２のアモルファスシリコン膜に与えることができる場合に、
（ａ）前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多結晶化させ、同
時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に、前記第３のアモルフ
ァスシリコン膜を前記第３のポリシリコン膜に多結晶化させるための前記第２のエネルギ
ーを印加する工程と、
を加えて行うことを特徴とする請求項８に記載の順スタガ構造薄膜トランジスタの製造
方法。
【請求項１０】
前記（ａ）の工程を削除し、更に前記（７）の工程に代えて、
（Ａ）第３の液体シリコンを塗布した後固化させて、第３のポリシラン膜を形成する工
程と、
（Ｂ）酸化性雰囲気中で第３のエネルギーを印加し、前記第３のポリシラン膜を酸化し
酸化シリコン膜からなるゲート絶縁膜を形成し同時に前記第１のアモルファスシリコン膜
を第１のポリシリコン膜に多結晶化させ、同時に前記第２のアモルファスシリコン膜を第
２のポリシリコン膜に、前記第３のアモルファスシリコン膜を前記第３のポリシリコン膜
に多結晶化させる工程と、
を前記第１のエネルギー及び酸化性雰囲気中で印加された前記第３のエネルギーに耐え
る前記第１の金属膜と、前記第１のエネルギー及び酸化性雰囲気中で印加された前記第３
のエネルギーに耐える前記基板を用いて行うことを特徴とする請求項９に記載の順スタガ
構造薄膜トランジスタの製造方法。
【請求項１１】
（１）第１の金属膜を基板または前記基板上に形成された下地保護膜上に形成する工程
と、
（２）前記第１の金属膜上にドーパントが添加された第１の液体シリコンを塗布した後
、前記第１の液体シリコンを固化させて第１のポリシラン膜を形成する工程と、
（３）ソース・ドレイン電極及びソース・ドレインコンタクト領域を形成するようにレ
ジストマスク又はハードマスクからなるマスクを形成し、前記マスクで覆われた領域を残
してパターニングする工程と、
（４）液状の絶縁膜前駆体を、前記マスクで覆われていない領域に充填するよう塗布し
た後、固化させる工程と、
（５）酸化性雰囲気、又は不活性雰囲気中での前記第１のエネルギー印加により前記絶
縁膜前駆体を前記絶縁膜に変化させるのと同時に、前記第１のポリシラン膜を前記第１の
アモルファスシリコン膜へ改質させる工程と、
（６）前記マスクを除去する工程と、
を当該順序に従い行うことを特徴とする順スタガ構造薄膜トランジスタの製造方法。
【請求項１２】
（１）第１のポリシラン膜を第１のアモルファスシリコン膜へ改質するために印加され
る第１のエネルギーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下
地保護膜を形成した前記基板上に形成する工程と、
（２）第１の液体シリコン由来の半導体膜と前記第１の金属膜との間でオーム性コンタ
クトが得られる濃度となるようドーパントとして短周期表の３Ｂ族元素若しくは短周期表
の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前記５Ｂ族元素を含む物質を添加
した第１の液体シリコンを塗布した後固化させて、前記ドーパントが添加された前記第１
のポリシラン膜を形成する工程と、
（３）前記第１の金属膜より形成されるソース・ドレイン電極及び前記第１のポリシラ
ン膜より形成されるソース・ドレインコンタクト領域を形成するための、レジストマスク
又はハードマスクからなるマスクを形成し、前記マスクで覆われた領域を残して前記第１
のポリシラン膜及び前記第１の金属膜を除去する工程と、
（４）酸化性雰囲気、又は不活性雰囲気中で前記第１のエネルギー印加により絶縁膜に
変化する液状の絶縁膜前駆体を、前記マスクで覆われていない領域に充填するよう塗布し
た後固化させる工程と、
（５）酸化性雰囲気、又は不活性雰囲気中での前記第１のエネルギー印加により前記絶
縁膜前駆体を前記絶縁膜に変化させるのと同時に、前記第１のポリシラン膜を前記第１の
アモルファスシリコン膜へ改質させる工程と、
（６）前記マスクを除去する工程と、
を当該順序に従い行うことを特徴とする順スタガ構造薄膜トランジスタの製造方法。
【請求項１３】
前記（６）の工程に加え、
（７）チャネル領域となる第２のアモルファスシリコン膜を形成する工程と、
（８）素子分離を行うためにパターニングする工程と、
（９）ゲート絶縁膜となる絶縁膜を形成する工程と、
（１０）ゲート電極となる第２の金属膜を形成する工程と、
（１１）前記導体膜をパターニングして前記ゲート電極を形成する工程と、
を当該順序に従い行うことを特徴とする請求項１２に記載の順スタガ構造薄膜トランジ
スタの製造方法。
【請求項１４】
前記（３）の工程で前記マスクとして前記レジストマスクを用いた場合には、前記（３
）の工程と前記（４）との工程の間に、前記レジストマスクに硬化エネルギー及び撥液処
理エネルギーを与えて耐熱化及び撥液化処理を行うことを特徴とする請求項１２に記載の
順スタガ構造薄膜トランジスタの製造方法。
【請求項１５】
前記第１のエネルギーに耐えると共にアモルファスシリコン膜をポリシリコン膜に多結
晶化するために印加される第２のエネルギーに耐える前記第１の金属膜と、前記第１のエ
ネルギーに耐えると共に前記第２のエネルギーに耐える前記基板を用い、
前記第２の金属膜が、アモルファスシリコン膜をポリシリコン膜に多結晶化するために
印加される前記第２のエネルギーに耐え得る場合で且つ前記マスクが前記第２のエネルギ
ーに耐え得る場合には、前記（５）〜前記（１１）の何れかの工程後、
前記第２の金属膜がアモルファスシリコン膜をポリシリコン膜に多結晶化するために印
加される第２のエネルギーに耐え得る場合で且つ前記マスクが前記第２のエネルギーに耐
えられぬ場合には、前記（６）〜前記（１１）の何れかの工程後、
前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合で且つ前記マスクが前記第
２のエネルギーに耐え得る場合には、前記（５）〜前記（９）の何れかの工程後、
前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合で且つ前記マスクが前記第
２のエネルギーに耐えられぬ場合には、前記（６）〜前記（９）の何れかの工程後、
であって、且つ前記第２のエネルギーを前記第１のアモルファスシリコン膜及び前記第
２のアモルファスシリコン膜に与えることができる場合に、
（ａ）前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多結晶化させ、且
つ前記第２のアモルファスシリコン膜を第２のポリシリコン膜に多結晶化させるための前
記第２のエネルギーを印加する工程と、
を加えて行うことを特徴とする請求項１３に記載の順スタガ構造薄膜トランジスタの製
造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、順スタガ構造薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
順スタガ構造の薄膜トランジスタ（以下ＴＦＴと記述する）の製造方法としては、以下
に示すような技術が公知とされている。
【０００３】
例えば、特許文献１に示すように、下地保護膜上に、ＩＴＯやＭｏ等の金属を堆積した
後、パターニングを行ってソース・ドレイン電極を形成する。次に基板全面にホスフィン
プラズマ処理を施すことで、表面上に燐が拡散された表面層を形成する。
【０００４】
次に、アモルファスシリコン膜、ゲート絶縁膜、ゲート電極膜を形成し、前記ゲート電
極膜をパターニングしてゲート電極を形成する。
【０００５】
次に、エキシマレーザ光を用いたレーザーアニールにより前記ゲート電極をマスクとし
てソース・ドレイン部分のみを選択的にアニールすることで前記ソース・ドレイン領域に
のみ燐を拡散させてオーム性コンタクトを得る技術が開示されている。
【０００６】
また、特許文献２に示す技術ではまず、下地保護膜上に、ＩＴＯやＭｏ等の金属を堆積
した後、パターニングを行ってソース・ドレイン電極を形成する。次に酸素等のガスを用
いたプラズマ処理によりＴＦＴのチャネル部分となるソース・ドレイン電極間の絶縁膜表
面を平坦化し、燐の付着を妨げる処理を行う。次に、基板全面にホスフィンプラズマ処理
を施し、更にアモルファスシリコン膜を堆積する。上記したように酸素プラズマ処理によ
りチャネル部分の燐付着量を低減し、コンタクト部分のみに選択的に多量の燐が拡散する
よう処理する技術が開示されている。
【０００７】
【特許文献１】特開平８−７８６９９号公報
【特許文献２】特開平１０−２９４４６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記した前者の技術では、アニール処理に装置コストが高いエキシマレー
ザを用いる必要があるため、ＴＦＴの製造コストが上がってしまうという問題点がある。
また、ＴＦＴのアニールを行うためにはエキシマレーザをスキャンして照射する必要があ
るが、特に大面積の基板を処理する場合にはスキャン時間が大きくなるためスループット
が低下してしまうという問題点がある。更に、チャネル領域には高濃度の燐が残留してい
るため、トランジスタ特性が劣化するおそれがある。
【０００９】
また、後者の技術を用いた場合でも、基板全面にホスフィンプラズマ処理を行うためチ
ャネル部分に燐は残留しており、トランジスタ特性が劣化するおそれがあるという問題点
を有している。また、ホスフィンプラズマ処理によるチャネル部分の荒れも懸念される。
【００１０】
また、チャネル部のポリシリコン化は燐が基板表面からチャネル中へ拡散し、ＴＦＴの
性能を落とすため困難である。従って高移動度を持つポリシリコンチャネルを使うことが
できず、高い駆動能力を有するＴＦＴを形成することは困難であった。
【００１１】
そこで、本発明は従来のこのような問題を解決し、チャネル部へのドーパントの侵入を
抑制できる順スタガ構造薄膜トランジスタの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本出願において、「液体シリコン」は、ポリシランを含む溶液で、液体成分を除くこと
で固化しポリシランを形成する物質として定義する。
【００１３】
上記目的を達成するために本発明の順スタガ構造薄膜トランジスタの製造方法は、（１
）第１の金属膜を基板または前記基板上に形成された下地保護膜上に形成する工程と、（
２）前記第１の金属膜上にドーパントが添加された液体シリコンを塗布した後、前記液体
シリコンを固化させて第１のポリシラン膜を形成する工程と、（３）前記第１のポリシラ
ン膜に第１のエネルギーを印加することにより、前記第１のポリシラン膜を改質して第１
のアモルファスシリコン膜を形成する工程と、（４）前記第１の金属膜と前記第１のポリ
シラン膜若しくは前記第１のアモルファスシリコン膜とを除去して、ソース・ドレイン電
極及びソース・ドレイン領域を形成するようにパターニングを行う工程と、を有し、前記
（１）の工程、前記（２）の工程については当該順序に従い行い、前記（２）の工程終了
後に前記（３）の工程、前記（４）の工程を順不同で行うことを特徴とする。
この製造方法によれば、前記ソース・ドレイン領域以外の前記ポリシラン膜はパターニ
ングにより除去されるため前記ドーパントは残らない。従ってホスフィンプラズマ処理を
行う場合と異なりチャネル部分への前記ドーパントの混入を防止することができ、前記ド
ーパントの前記チャネル部分への再分布による信頼性の低下を防止し、且つチャネル移動
度の高い順スタガ構造薄膜トランジスタを製造することができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（１）第１のポ
リシラン膜を第１のアモルファスシリコン膜へ改質するために印加される第１のエネルギ
ーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下地保護膜を形成し
た前記基板上に形成する工程と、（２）第１の液体シリコン由来の半導体膜と前記第１の
金属膜との間でオーム性コンタクトが得られる濃度となるようドーパントとして短周期表
の３Ｂ族元素若しくは短周期表の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前
記５Ｂ族元素を含む物質を添加した第１の液体シリコンを塗布した後固化させて、前記ド
ーパントが添加された前記第１のポリシラン膜を形成する工程と、（３）前記第１のポリ
シラン膜に前記第１のエネルギーを印加し、前記ドーパントが添加された前記第１のポリ
シラン膜を、前記ドーパントが添加された前記第１のアモルファスシリコン膜に改質させ
る工程と、（４）前記第１の金属膜からなり、ソース・ドレイン電極となる領域と、前記
ソース・ドレイン電極上に位置しソース・ドレイン領域となる前記第１のポリシラン膜若
しくは前記第１のアモルファスシリコン膜と、を残して前記第１の金属膜と前記第１のポ
リシラン膜若しくは前記第１のアモルファスシリコン膜とを除去するようパターニングを
行う工程と、を（１）、（２）については当該順序に従い行い、（２）の工程終了後に（
３）、（４）を順不同で行うことを特徴とする。
この製造方法によれば、前記ソース・ドレイン電極上に前記ソース・ドレイン電極とオ
ーム性コンタクトを取り得るよう前記ドーパントを添加した前記ソース・ドレイン領域を
ソース・ドレイン電極上に形成するため、前記ソース・ドレイン電極と前記ソース・ドレ
イン領域との間でポテンシャルバリアを発生させない順スタガ構造薄膜トランジスタを製
造することができる。
【００１４】
また、前記ドーパントが添加された前記液体シリコンを塗布、固化した後前記第１のエ
ネルギーを印加して前記第１のアモルファスシリコン膜に改質させることで前記ソース・
ドレイン領域を形成するので、安価でスループットが高い液体塗布装置を用いて前記ソー
ス・ドレイン領域を形成することができる。そのため、低価格で順スタガ構造薄膜トラン
ジスタを製造することができる。
【００１５】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記（３）の工
程、前記（４）の工程のうち後で行われた工程に加え、（５）チャネル領域となる第２の
アモルファスシリコン膜を形成する工程と、（６）素子分離を行うためのパターニングを
行う工程と、（７）ゲート絶縁膜となる絶縁膜を形成する工程と、（８）ゲート電極とな
る第２の金属膜を形成する工程と、（９）前記第２の金属膜をパターニングして前記ゲー
ト電極を形成する工程と、を当該順序に従い行うことを特徴とする。
【００１６】
この製造方法によれば、前記ソース・ドレイン領域と、前記ソース・ドレイン電極とが
オーム性コンタクトとなる、アモルファスシリコン膜をチャネルとした順スタガ構造薄膜
トランジスタを製造することができる。
【００１７】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記第１のエネ
ルギーに耐えると共に、前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多
結晶化させ、同時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に多結晶
化させるために印加される第２のエネルギーに耐える前記第１の金属膜を用い、前記第２
の金属膜が前記第２のエネルギーに耐え得る場合には、前記（５）〜前記（９）の何れか
の工程後若しくは工程中、前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合に
は、前記（５）の工程〜前記（７）の工程の何れかの工程後若しくは工程中、であって、
且つ前記第２のエネルギーを前記第１のアモルファスシリコン膜及び前記第２のアモルフ
ァスシリコン膜に与えることができる場合に、（ａ）前記第１のアモルファスシリコン膜
を第１のポリシリコン膜に多結晶化させ、同時に前記第２のアモルファスシリコン膜を第
２のポリシリコン膜に多結晶化させるための前記第２のエネルギーを印加する工程と、を
加えて行うことを特徴とする。
【００１８】
この製造方法によれば、前記第１のアモルファスシリコン膜で形成されていた前記ソー
ス・ドレイン領域を前記第１のポリシリコン膜に多結晶化させるため、前記ソース・ドレ
イン電極とソース・ドレイン領域との間でコンタクト抵抗の低いコンタクトを得ることが
できる。
【００１９】
また前記第２のアモルファスシリコン膜をチャネルとして用いた場合と比べ、高移動度
を有する前記第２のポリシリコン膜をチャネルとして用いるので、オン電流が大きい順ス
タガ構造薄膜トランジスタを製造することができる。
【００２０】
また前記第２のアモルファスシリコン膜をチャネルとして用いた場合と比べ、欠陥密度
が低い前記第２のポリシリコン膜をチャネルとして用いるので、オフ電流が小さい順スタ
ガ構造薄膜トランジスタを製造することができる。
【００２１】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記（ａ）の工
程を削除し、更に前記（７）の工程に代えて、（Ａ）第２のポリシラン膜を形成する工程
と、（Ｂ）酸化性雰囲気中で第３のエネルギーを印加することで、前記第２のポリシラン
膜を酸化した酸化シリコン膜からなるゲート絶縁膜を形成し、同時に前記第１のアモルフ
ァスシリコン膜を第１のポリシリコン膜に、前記第２のアモルファスシリコン膜を第２の
ポリシリコン膜に多結晶化させる工程と、を前記第１のエネルギー及び酸化性雰囲気中で
印加された前記第３のエネルギーに耐える前記第１の金属膜と、前記第１のエネルギー及
び酸化性雰囲気中で印加された前記第３のエネルギーに耐える前記基板を用いて行うこと
を特徴とする。
この製造方法によれば、酸化性雰囲気中での前記第３のエネルギーの印加により前記第
２のポリシラン膜を酸化することで得られた酸化シリコン膜をゲート絶縁膜として用いる
ことができるため、緻密で且つ界面準位の少ない性質を持つ酸化シリコン膜を用いた前記
ゲート絶縁膜を製造することができる。
【００２２】
また、前記第３のエネルギーの印加により同時に、前記第１のアモルファスシリコン膜
を前記第１のポリシリコン膜に、前記第２のアモルファスシリコン膜を前記第２のポリシ
リコン膜に多結晶化させることができるため、製造工程の短縮及び熱履歴の低減を行うこ
とができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（１）第１の金
属膜を基板または前記基板上に形成された下地保護膜上に形成する工程と、（２）前記第
１の金属膜上にドーパントが添加された第１の液体シリコンを塗布した後、前記第１の液
体シリコンを固化させて第１のポリシラン膜を形成する工程と、（３）前記第１の金属膜
と前記第１のポリシラン膜を除去して、ソース・ドレイン電極及びソース・ドレイン領域
を形成するようにパターニングを行う工程と、（４）前記ドーパントとなる成分を添加し
ていない第２の液体シリコンを塗布した後固化させて、第２のポリシラン膜を形成する工
程と、（５）第１のエネルギーを印加して前記第１のポリシラン膜を前記ドーパントを含
む第１のアモルファスシリコン膜に、前記第１のポリシラン膜上にある前記第２のポリシ
ラン膜を前記ドーパントを含む第２のアモルファスシリコン膜に改質させる工程と、（６
）素子分離を行うためのパターニングを行う工程と、を前記（１）の工程〜前記（４）の
工程については当該順序に従い行い、前記（４）の工程終了後に前記（５）の工程、前記
（６）の工程を順不同で行うことを特徴とする。
この製造方法によれば、前記第１のポリシラン膜上にある前記第２のポリシラン膜を共
にアモルファス化する工程で、前記ドーパントを含む前記第１のポリシラン膜からの前記
ドーパントの拡散により前記第２のアモルファスシリコン膜中に前記ドーパントを導入す
ることができる。前記第１のポリシラン膜と重ねて前記第２のポリシラン膜を配置するこ
とで、自己整合的に前記ドーパントを有する前記第２のアモルファスシリコン膜を形成す
ることができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（１）第１のポ
リシラン膜を第１のアモルファスシリコン膜へ改質するために印加される第１のエネルギ
ーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下地保護膜を形成し
た前記基板上に形成する工程と、（２）第１の液体シリコン由来の半導体膜と前記第１の
金属膜との間でオーム性コンタクトが得られる濃度となるようドーパントとして短周期表
の３Ｂ族元素若しくは短周期表の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前
記５Ｂ族元素を含む物質を添加した第１の液体シリコンを塗布した後固化させて、前記ド
ーパントが添加された前記第１のポリシラン膜を形成する工程と、（３）前記第１の金属
膜からなり、ソース・ドレイン電極となる領域と、前記ソース・ドレイン電極上に位置し
ソース・ドレイン領域となる前記第１のポリシラン膜とを残して、前記第１の金属膜と前
記第１のポリシラン膜と、を除去するようパターニングを行う工程と、（４）前記ドーパ
ントとなる成分を添加していない第２の液体シリコンを塗布した後固化させて、第２のポ
リシラン膜を形成する工程と、（５）前記第１のポリシラン膜及び前記第２のポリシラン
膜に前記第１のエネルギーを印加して、前記第１のポリシラン膜を前記第１のアモルファ
スシリコン膜に改質させ、前記第１のポリシラン膜上に位置している前記第２のポリシラ
ン膜を、前記第１のポリシラン膜からの前記ドーパントの拡散により前記ソース・ドレイ
ン領域の上層部でもオーム性コンタクトが取れるよう前記ドーパントを含む前記第２のア
モルファスシリコン膜に改質させ、前記第１のポリシラン膜上に位置していない第２のポ
リシラン膜を前記ドーパントが拡散されていない第３のアモルファスシリコン膜に改質さ
せる工程と、（６）素子分離を行うためのパターニングを行う工程と、を前記（１）の工
程〜前記（４）の工程については当該順序に従い行い、前記（４）の工程終了後に前記（
５）の工程、前記（６）の工程を順不同で行うことを特徴とする。
【００２３】
この製造方法によれば、まず前記ソース・ドレイン電極上に前記ドーパントを含む前記
第１のポリシラン膜が形成される。次に前記ドーパントを含まない前記第２のポリシラン
膜が前記第２の液体シリコンの塗布、固化により形成される。
【００２４】
上記した構造に前記第１のエネルギーを印加することで、前記第１のポリシラン膜に添
加されている前記ドーパントは前記第２のポリシラン膜の上層部にも拡散していき、前記
ソース・ドレイン領域の上層部でのドーパント濃度をオーム性コンタクトをとることが可
能となるよう高い濃度を与えることができる。
【００２５】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記（５）の工
程、前記（６）の工程のうち後で行われた工程に加え、（７）ゲート絶縁膜となる絶縁膜
を形成する工程と、（８）ゲート電極となる第２の金属膜を形成する工程と、（９）前記
第２の金属膜をパターニングして前記ゲート電極を形成する工程と、を当該順序に従い行
うことを特徴とする。
【００２６】
この製造方法によれば、前記ソース・ドレイン領域の上層部からもオーム性コンタクト
特性を取ることを可能とした、アモルファスシリコン膜をチャネルとした順スタガ構造薄
膜トランジスタを製造することができる。
【００２７】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記第１のエネ
ルギーに耐えると共に、前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多
結晶化させ、同時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に多結晶
化させるために印加される第２のエネルギーに耐える前記第１の金属膜と、前記第１のエ
ネルギーに耐えると共に前記第２のエネルギーに耐える前記基板を用い、前記第２の金属
膜が前記第２のエネルギーに耐え得る場合には、前記（５）の工程を終了した後で、且つ
前記（５）〜前記（９）の何れかの工程後若しくは工程中、前記第２の金属膜が前記第２
のエネルギーに耐えられぬ場合には、前記（５）の工程を終了した後で、且つ前記（５）
〜前記（７）の何れかの工程後若しくは工程中、であって、且つ前記第２のエネルギーを
前記第１のアモルファスシリコン膜及び前記第２のアモルファスシリコン膜に与えること
ができる場合に、（ａ）前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多
結晶化させ、同時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に、前記
第３のアモルファスシリコン膜を前記第３のポリシリコン膜に多結晶化させるための前記
第２のエネルギーを印加する工程と、を加えて行うことを特徴とする。
この製造方法によれば、前記ソース・ドレイン領域の上層部にもオーム性コンタクト特
性を取ることを可能としさらに、前記第３のアモルファスシリコン膜よりも移動度が高い
、前記第３のポリシリコン膜をチャネルとした順スタガ構造薄膜トランジスタを製造する
ことができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記（ａ）の工
程を削除し、更に前記（７）の工程に代えて、（Ａ）第３の液体シリコンを塗布した後固
化させて、第３のポリシラン膜を形成する工程と、（Ｂ）酸化性雰囲気中で第３のエネル
ギーを印加し、前記第３のポリシラン膜を酸化し酸化シリコン膜からなるゲート絶縁膜を
形成し同時に前記第１のアモルファスシリコン膜を第１のポリシリコン膜に多結晶化させ
、同時に前記第２のアモルファスシリコン膜を第２のポリシリコン膜に、前記第３のアモ
ルファスシリコン膜を前記第３のポリシリコン膜に多結晶化させる工程と、を前記第１の
エネルギー及び酸化性雰囲気中で印加された前記第３のエネルギーに耐える前記第１の金
属膜と、前記第１のエネルギー及び酸化性雰囲気中で印加された前記第３のエネルギーに
耐える前記基板を用いて行うことを特徴とする。
【００２８】
この製造方法によれば、前記ゲート絶縁膜を前記第３のポリシラン膜を酸化して得るこ
とができるため、緻密で且つ界面準位の少ない性質を持つ酸化シリコン膜を用いた前記ゲ
ート絶縁膜を製造することができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（１）第１の金
属膜を基板または前記基板上に形成された下地保護膜上に形成する工程と、（２）前記第
１の金属膜上にドーパントが添加された第１の液体シリコンを塗布した後、前記第１の液
体シリコンを固化させて第１のポリシラン膜を形成する工程と、（３）ソース・ドレイン
電極及びソース・ドレインコンタクト領域を形成するようにレジストマスク又はハードマ
スクからなるマスクを形成し、前記マスクで覆われた領域を残してパターニングする工程
と、（４）液状の絶縁膜前駆体を、前記マスクで覆われていない領域に充填するよう塗布
した後、固化させる工程と、（５）酸化性雰囲気、又は不活性雰囲気中での前記第１のエ
ネルギー印加により前記絶縁膜前駆体を前記絶縁膜に変化させるのと同時に、前記第１の
ポリシラン膜を前記第１のアモルファスシリコン膜へ改質させる工程と、（６）前記マス
クを除去する工程と、を当該順序に従い行うことを特徴とする。
この製造方法によれば、自己整合的に前記ソース・ドレイン領域以外の領域を絶縁膜で
包むよう形成することができるため、前記ソース・ドレイン領域以外の領域を電気的に絶
縁することができ、電気的なリークの発生を抑制することができる。
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（１）第１のポ
リシラン膜を第１のアモルファスシリコン膜へ改質するために印加される第１のエネルギ
ーに耐える第１の金属膜を、前記第１のエネルギーに耐える基板又は下地保護膜を形成し
た前記基板上に形成する工程と、（２）第１の液体シリコン由来の半導体膜と前記第１の
金属膜との間でオーム性コンタクトが得られる濃度となるようドーパントとして短周期表
の３Ｂ族元素若しくは短周期表の５Ｂ族元素、又は前記３Ｂ族元素を含む物質若しくは前
記５Ｂ族元素を含む物質を添加した第１の液体シリコンを塗布した後固化させて、前記ド
ーパントが添加された前記第１のポリシラン膜を形成する工程と、（３）前記第１の金属
膜より形成されるソース・ドレイン電極及び前記第１のポリシラン膜より形成されるソー
ス・ドレインコンタクト領域を形成するための、レジストマスク又はハードマスクからな
るマスクを形成し、前記マスクで覆われた領域を残して前記第１のポリシラン膜及び前記
第１の金属膜を除去する工程と、（４）酸化性雰囲気、又は不活性雰囲気中で前記第１の
エネルギー印加により絶縁膜に変化する液状の絶縁膜前駆体を、前記マスクで覆われてい
ない領域に充填するよう塗布した後固化させる工程と、（５）酸化性雰囲気、又は不活性
雰囲気中での前記第１のエネルギー印加により前記絶縁膜前駆体を前記絶縁膜に変化させ
るのと同時に、前記第１のポリシラン膜を前記第１のアモルファスシリコン膜へ改質させ
る工程と、（６）前記マスクを除去する工程と、を当該順序に従い行うことを特徴とする
。
【００２９】
この製造方法によれば、前記ソース・ドレイン電極は電気的には前記ソース・ドレイン
領域のみと接触し、チャネル領域とは接触しない。そのため、前記ソース・ドレイン電極
と前記チャネル領域との接触に起因するリーク電流の発生を抑制することができる。
【００３０】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、（６）の工程に
加え、（７）チャネル領域となる第２のアモルファスシリコン膜を形成する工程と、（８
）素子分離を行うためにパターニングする工程と、（９）ゲート絶縁膜となる絶縁膜を形
成する工程と、（１０）ゲート電極となる第２の金属膜を形成する工程と、（１１）前記
導体膜をパターニングして前記ゲート電極を形成する工程と、を当該順序に従い行うこと
を特徴とする。
【００３１】
この製造方法によれば、リーク電流の発生を抑制しうる順スタガ構造薄膜トランジスタ
を製造することができる。
【００３２】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記（３）の工
程で前記マスクとして前記レジストマスクを用いた場合には、前記（３）の工程と前記（
４）との工程の間に、前記レジストマスクに硬化エネルギー及び撥液処理エネルギーを与
えて耐熱化及び撥液化処理を行うことを特徴とする。
【００３３】
この製造方法によれば、（５）での酸化雰囲気、又は不活性雰囲気中での前記第１のエ
ネルギー印加により前記絶縁膜前駆体を前記絶縁膜を変化させる工程での前記レジストマ
スクの変形を抑制することができる。
【００３４】
また、上記した本発明の順スタガ構造薄膜トランジスタの製造方法は、前記第１のエネ
ルギーに耐えると共にアモルファスシリコン膜をポリシリコン膜に多結晶化するために印
加される第２のエネルギーに耐える前記第１の金属膜と、前記第１のエネルギーに耐える
と共に前記第２のエネルギーに耐える前記基板を用い、前記第２の金属膜が、アモルファ
スシリコン膜をポリシリコン膜に多結晶化するために印加される前記第２のエネルギーに
耐え得る場合で且つ前記マスクが前記第２のエネルギーに耐え得る場合には、前記（５）
〜前記（１１）の何れかの工程後、前記第２の金属膜がアモルファスシリコン膜をポリシ
リコン膜に多結晶化するために印加される第２のエネルギーに耐え得る場合で且つ前記マ
スクが前記第２のエネルギーに耐えられぬ場合には、前記（６）〜前記（１１）の何れか
の工程後、前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合で且つ前記マスク
が前記第２のエネルギーに耐え得る場合には、前記（５）〜前記（９）の何れかの工程後
、前記第２の金属膜が前記第２のエネルギーに耐えられぬ場合で且つ前記マスクが前記第
２のエネルギーに耐えられぬ場合には、前記（６）〜前記（９）の何れかの工程後、であ
って、且つ前記第２のエネルギーを前記第１のアモルファスシリコン膜及び前記第２のア
モルファスシリコン膜に与えることができる場合に、（ａ）前記第１のアモルファスシリ
コン膜を第１のポリシリコン膜に多結晶化させ、且つ前記第２のアモルファスシリコン膜
を第２のポリシリコン膜に多結晶化させるための前記第２のエネルギーを印加する工程と
、を加えて行うことを特徴とする。
【００３５】
この製造方法によれば、前記ソース・ドレイン電極と前記チャネル領域との接触に起因
するリーク電流の発生を抑制し、且つアモルファスシリコン膜をチャネルとした場合と比
べ高移動度を有するポリシリコン膜をチャネルとした順スタガ構造薄膜トランジスタを製
造することができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して本発明の実施の形態を説明する。
【００３７】
（第１の実施の形態）
本発明の第１の実施の形態に係わる順スタガ構造薄膜トランジスタの製造方法について
図面を用いて説明する。図１は、本発明の第１の実施の形態に係わる、ガラス基板を用い
た順スタガ構造薄膜トランジスタ（以下ＴＦＴと略記）の工程断面図である。
【００３８】
まず、工程１に示すようにガラス基板１０１上に下地保護膜としての酸化シリコン膜１
０２を形成した後、ソース・ドレイン電極１０７（後述する）を形成するための第１の金
属膜としてのＭｏ（モリブデン）膜１０３をスパッタ法等を用いて形成する。Ｍｏの融点
は２６２０℃であり、シリコンの融点１４１０℃に比べ高いため、ポリシラン膜からアモ
ルファスシリコン膜への改質工程及びアモルファスシリコン膜からポリシリコン膜への多
結晶化工程のプロセス温度の制限要因にはならないという利点がある。なお、Ｍｏに代え
てＩＴＯ、Ｃｕ等の金属を用いても良い。
【００３９】
次に、工程２に示すように、エネルギーの印加により半導体に相転移した場合にＭｏ膜
１０３との間にオーム性コンタクトが形成できるようドーパントとして黄燐を添加した液
体シリコン１０４を塗布する。塗布方法としてはスピンコート法やインクジェット法等を
用いることができる。なお、Ｐ型ＴＦＴを形成する場合にはドーパントとしてデカボラン
等を用いることができる。
【００４０】
ここで、液体シリコンについて簡単に説明する。液体シリコンとは、固体のポリシラン
を液体のシクロペンタシラン中に溶かした後、溶剤として例えばトルエン、シクロヘキサ
ン、デカリン等を加えて希釈したものである。液体シリコンの塗布後、液体成分であるシ
クロペンタシランと溶剤とを揮発させることでポリシラン膜を得ることができる。なお、
ポリシランは、例えばシクロペンタシランに紫外線を照射して重合させることで得ること
ができる。なお、液体シリコンには発火性があるため、窒素ガス等支燃性を持たない雰囲
気中で扱うことが好ましい。
【００４１】
また液体シリコンは、液体シリコン中にドーパントを添加することが可能で、Ｎ型のド
ーパントとしては短周期表の５Ｂ族元素又は５Ｂ族元素を含む物質として例えば黄燐、Ｐ
型のドーパントとしては短周期表の３Ｂ族元素又は３Ｂ族元素を含む物質として例えばデ
カボランを液体シリコン中に添加することができる。
【００４２】
次に、工程３に示すように窒素雰囲気中で２００℃、３０分程度のアニールを行い、液
体シリコン１０４中の液体成分を揮発させポリシラン膜１０５を形成する。
【００４３】
次に、工程４に示すように第１のエネルギーの印加として、窒素雰囲気で４００℃、３
０分程度のアニールを行い、第１のポリシラン膜１０５を第１のアモルファスシリコン膜
１０６に改質させる。
【００４４】
次に、工程５に示すように、アモルファスシリコン膜１０６とＭｏ膜１０３とをパター
ニングする。まず公知のリソグラフ工程を用いてレジストマスク（図示せず）を形成する
。次にテトラフルオロカーボンと酸素とを１：１の割合で混合したエッチングガスを用い
、チャンバー内の圧力を１０Ｐａに維持した状態でリモートプラズマによって印加電力７
５０Ｗで同じレジストマスクを用いて、アモルファスシリコン膜１０６とＭｏ膜１０３と
を連続してエッチングを行う。この場合、同じレジストマスクを用いてエッチングを行う
ため、Ｍｏ膜１０３を加工して得られたソース・ドレイン電極１０７と、第１のアモルフ
ァスシリコン膜１０６を加工して得られたソース・ドレイン領域１０８の形状が等しくな
る。そしてソース・ドレイン電極１０７の上部はソース・ドレイン領域１０８により覆わ
れる。そのため、ＴＦＴのチャネル部を形成するソース・ドレイン領域１０８とソース・
ドレイン電極１０７との接触箇所はソース・ドレイン電極１０７の側面部分のみに抑えら
れ、ソース・ドレイン電極１０７とチャネル部とが接触して発生するオフ電流の発生を抑
制することができる。なお、ここではパターニングにリモートプラズマを用いたドライエ
ッチングを用いたが、この工程は他のドライエッチング方法を用いても良く、また硝酸や
弗酸等を用いたウェットエッチングを用いても良く、レジストマスクに従ってアモルファ
スシリコン膜１０６とＭｏ膜１０３とをエッチングできる手法であれば用いることができ
る。パターニング終了後、レジストマスクをアッシング等の手法により除去する。
【００４５】
なお、工程４のアモルファス化と、工程５のパターニングは実行順序を交換することが
できる。この場合には、パターニングされる材料はアモルファス化される前のポリシラン
膜１０５となる。本実施の形態では工程４に続けて工程５を実行している。
【００４６】
次に、工程６に示すように、チャネル領域を形成するためのアモルファスシリコン膜１
０９を形成する。アモルファスシリコン膜１０９の形成手段としては上記した液体シリコ
ンを用いる方法の他に、ＣＶＤ法、スパッタ法等を用いることができる。本実施の形態で
はＣＶＤ法を用いてアモルファスシリコン膜１０９を形成している。
【００４７】
次に、工程７に示すように、第２のエネルギーの印加として例えば７００℃、６０分の
熱処理によりアモルファスシリコンからなるソース・ドレイン領域１０８及びアモルファ
スシリコン膜１０９とをそれぞれポリシリコンからなるソース・ドレイン領域１０８ａ及
びポリシリコン膜１１０に多結晶化させる。ソース・ドレイン領域１０８ａには、第１の
液体シリコン１０４に由来する多量のドーパントが含まれているため、ソース・ドレイン
電極１０７とソース・ドレイン領域１０８ａとの間には良好なオーム性コンタクトが形成
されている。
【００４８】
ここで、工程７は工程６の後以外で実行しても良く、例えば工程４〜工程８の後若しく
は工程４〜工程８中で実行することが可能である。更に、後述するＴａゲート電極１１２
のように７００℃、６０分の熱処理に耐えられる場合には工程４〜工程９の後若しくは工
程４〜工程９中で実行することができる。
【００４９】
なお、第２のエネルギーとして例えばレーザーアニールを用いる場合には、後述するＴ
ａゲート電極１１２に用いるＴａ膜又はＴａ膜が形成された後では、Ｔａ膜の影になる領
域にあるアモルファスシリコン膜１０９にエネルギーを印加することが困難であるため、
工程８の終了時までに第２のエネルギー印加手段による処理を行うことが望ましい。
【００５０】
また、ソース・ドレイン電極１０７又はガラス基板１０１が第２のエネルギーの印加と
しての７００℃、６０分の熱処理に耐えられない場合には、工程７を省略し、アモルファ
スシリコンを用いたＴＦＴを形成しても良い。この場合、耐熱性の低いガラス基板を用い
ることが可能となるため、基板にかかるコストを下げることができる。
【００５１】
次に、工程８に示すように、ポリシリコン膜１１０をパターニングした後、ゲート絶縁
膜となる酸化シリコン膜１１１を形成する。なお、酸化シリコン膜１１１に代えて窒化シ
リコン膜や酸窒化シリコン膜等を用いても良い。酸化シリコン膜１１１は、ＣＶＤ法を用
いて形成されている。成膜条件は、ＴＥＯＳガスと酸素ガスを流量比を１：５０で導入し
、チャンバー内の圧力を１７５Ｐａ、成膜に用いたＲＦ電力は１．３ｋＷとなるよう制御
した。形成速度は１００（ｎｍ／分）である。この条件でゲート絶縁膜を例えば１００ｎ
ｍ程度の厚さに形成する。
【００５２】
なお、工程８における第２のポリシリコン膜１１０のパターニング処理は、工程６の後
に第２のアモルファスシリコン膜１０９のパターニング処理に代えても良い。
【００５３】
次に、工程９に示すように、ゲート電極を形成する。ゲート電極は、通常ゲート配線を
兼用するため導電性の高い材質を用いることが望ましい。本実施の形態ではＴａ（タンタ
ル）を用いている。
【００５４】
Ｔａ膜は例えばスパッタ法を用いることで形成され、基板温度を１８０℃、スパッタガ
スとして窒素ガスを６．７％添加したアルゴンガスが用いられる。スパッタ法で得られる
Ｔａ膜は結晶構造としてα構造を有しており、比抵抗は約４０μΩ・ｃｍである。続けて
、Ｔａ膜をパターニングすることでＴａゲート電極１１２が形成される。
【００５５】
以上の工程を行うことでＴＦＴを形成することができる。
【００５６】
（変形例１）
ゲート絶縁膜の形成方法として、アモルファスシリコン膜１０６をパターニングして得
られたソース・ドレイン領域１０８と、アモルファスシリコン膜１０９をポリシリコンに
多結晶化させる熱処理と同時並行で、後述する第２の液体シリコン由来のポリシラン膜２
０１を当該熱処理で酸化させることで形成しても良い。図２は第１の実施の形態の変形例
を示す工程断面図である。
【００５７】
第１の実施の形態の工程６終了後、工程７ａに示すように、アモルファスシリコン膜１
０９をパターニングした後、ドーパントを含まない第２の液体シリコン（図示せず）を塗
布し、窒素雰囲気中で２００℃、３０分程度のアニールを行い、液体シリコン中の液体成
分を揮発させポリシラン膜２０１を形成する。
【００５８】
次に、工程８ａに示すように、ポリシラン膜２０１を６００℃程度の温度の酸化雰囲気
中で酸化し、ゲート絶縁膜としての酸化シリコン膜２０３を形成する。
【００５９】
同時にアモルファスシリコン膜１０６をパターニングして得られたソース・ドレイン領
域１０８を多結晶化してポリシリコン膜からなるソース・ドレイン領域１０８ａを形成し
、またアモルファスシリコン膜１０９を多結晶化してポリシリコン膜２０２を形成する。
【００６０】
次に、工程９ａに示すように、ゲート電極を形成する。形成方法としては第１の実施の
形態での工程９で説明した工程と同様な形成方法を用いてＴａゲート電極１１２が形成さ
れる。
【００６１】
一般に、ＣＶＤ法により形成された酸化シリコン膜と比べ熱酸化法で形成された酸化シ
リコン膜は緻密で、且つ界面での欠陥を少なく抑えることができるため、より高品位なゲ
ート絶縁膜を得ることが可能となる。
【００６２】
また、ゲート絶縁膜とポリシリコン膜の形成を同時に行なうため、熱処理工程数を削減
することができる。
【００６３】
次に、図１の工程９でのプロセスと同様にスパッタやパターニングを行い、ゲート電極
を形成することで工程９ａに示すＴＦＴが形成される。この変形例を用いることで、高品
位な熱酸化によるゲート絶縁膜と、第１のアモルファスシリコン膜を第１のポリシリコン
膜へ、第２のアモルファスシリコン膜を第２のポリシリコン膜に多結晶化させることを一
回の熱工程で行うことができるため、製造工程を短縮することができる。
【００６４】
次に、上記した本実施の形態及び変形例の効果について説明する。
【００６５】
１．下地保護膜１０２を形成したため、熱処理工程等に伴うガラス基板１０１からの不
純物の拡散を抑制することができる。
【００６６】
２．ソース・ドレイン電極に耐熱性の高いＭｏを用いたため、熱処理温度を高くするこ
とができる。
【００６７】
３．ドーパントとして黄燐（純粋な燐）を用いたため、ドーパントの添加に伴う不純物
の混入を防ぐことができる。また、Ｐ型のドーパントとしてデカボランを用いた場合、デ
カボランは硼素と水素のみから形成されている。水素は気体であり、熱処理を行うことで
水素は残ることなく散逸するため、この場合でもドーパントの添加に伴う不純物の混入を
防ぐことができる。
【００６８】
４．ドーパントが添加された前記液体シリコンを低価格でスループットの高いスピンコ
ート法等を用いて塗布することで、製造コストを下げることができる。
【００６９】
５．トルエン、シクロヘキサン、デカリン等の溶剤は揮発性が高いため、液体シリコン
から容易に溶剤を除去してポリシラン膜を形成することができる。
【００７０】
６．同じマスクを用いてソース・ドレイン電極とソース・ドレイン領域のエッチングを
行うため、Ｍｏ膜１０３からなるソース・ドレイン電極と、アモルファスシリコンからな
るソース・ドレイン領域の形状が等しくなるよう自己整合的にエッチングされ、ＴＦＴの
ソース・ドレイン電極とチャネル部とが接触することにより生じるリーク電流を抑えるこ
とができる。
【００７１】
７．ゲート絶縁膜を実績のあるＣＶＤ法を用いて形成することで、完成度の高い安定し
た品質のゲート絶縁膜を形成することができる。
【００７２】
８．ポリシラン膜２０１を熱酸化して酸化シリコン膜２０３を形成することで、ＣＶＤ
法等で形成した酸化シリコン膜と比べ緻密な膜質を有するゲート絶縁膜を得ると同時に、
アモルファスシリコン膜１０６を用いて形成されたソース・ドレイン領域１０８をポリシ
リコン膜に多結晶化させることができるため、熱処理工程数を削減でき、高品位なＴＦＴ
を少ない工程数で形成することができる。
【００７３】
９．アモルファスシリコン膜１０９をポリシリコン膜１１０に多結晶化させてＴＦＴを
形成するので、移動度が高く大きな駆動電流特性を有するＴＦＴを形成することができる
。
【００７４】
１０．アモルファスシリコンを用いたＴＦＴを用いる場合、７００℃程度の高温の熱処
理を省略することができるため、耐熱性の低いガラス基板を用いることが可能となるため
、基板にかかるコストを下げることができる。
【００７５】
（第２の実施の形態）
本発明の第２の実施の形態に係わる、ガラス基板を用いた順スタガ構造薄膜トランジス
タの製造方法について図面を用いて説明する。図３は、本発明の第２の実施の形態に係わ
るガラス基板を用いたＴＦＴの工程断面図である。なお、第１の実施形態と重複する部分
についての説明は省略する。
【００７６】
工程１〜工程３については第１の実施形態と重複するため省略し、工程３の次の工程を
工程１ｂとして、工程１ｂから説明を行う。
【００７７】
まず、工程１ｂに示すように、Ｍｏ膜１０３をパターニングしてソース・ドレイン電極
１０７を形成する。またポリシラン膜３０１も同様にパターニングする。パターニングに
は第１の実施形態の工程５の条件を用いている。ポリシラン膜３０１には電極金属とオー
ム性コンタクトがとれるよう、例えばドーパントとして黄燐が含まれている。
【００７８】
次に、工程２ｂに示すように、ドーパントを含まない液体シリコン（図示せず）をスピ
ンコート法を用いて塗布し、２００℃、３０分程度の熱処理工程によりポリシラン膜３０
２を形成する。
【００７９】
次に、工程３ｂに示すように、第１のエネルギーの印加として４００℃、３０分程度の
熱処理により、ポリシラン膜３０１とポリシラン膜３０２を同時にアモルファス化する。
【００８０】
ポリシランは、アモルファスシリコン膜等に比べ原子間の結合力が弱いためドーパント
となる燐や硼素等が容易にポリシラン中を動いていけるため拡散係数が大きく、４００℃
程度の温度でも燐や硼素等が容易に拡散する性質がある。
【００８１】
そのため、ポリシラン膜３０１の上部にあるポリシラン膜３０２中にポリシラン膜３０
１からドーパントが拡散していき、後述する上部電極３１２とオーム性コンタクトが形成
されるよう高い不純物濃度を有するアモルファスシリコン膜３０４が形成される。同時に
ポリシラン膜３０１もアモルファス化し、アモルファスシリコン膜３０３が形成される。
【００８２】
ポリシラン膜３０１と隣接していない領域にあるポリシラン膜３０２は、ポリシラン膜
３０１からのドーパントの供給を受けないため、不純物濃度の低いアモルファスシリコン
膜３０５が形成される。
【００８３】
次に、工程４ｂに示すように、第２のエネルギーとして例えば７００℃、６０分の熱処
理によりアモルファスシリコン膜３０３、３０４、３０５をポリシリコン膜３０６、３０
７、３０８にそれぞれ多結晶化させる。ポリシリコン膜３０６、３０７にはオーム性コン
タクトを得るための多量のドーパントが含まれている。ポリシリコン膜３０８は不純物濃
度の低いアモルファスシリコン膜３０５を多結晶化させて形成されているので、不純物濃
度は低く抑えられている。
【００８４】
工程４ｂの終了後、第１の実施形態に示された工程８、工程９と同様な工程を行う。工
程８〜工程９では主に以下の処理が行われる。
【００８５】
工程８：ポリシリコン膜３０８をパターニングした後、ゲート絶縁膜としての酸化シリ
コン膜３０９の形成。
【００８６】
工程９：Ｔａゲート電極３１０の形成。
【００８７】
次に、工程５ｂとして、層間絶縁膜３１１を形成した後開口し、続けて上部電極３１２
を形成することでＴＦＴを形成することができる。
【００８８】
ポリシリコン膜３０７にはポリシラン膜３０１由来の多量のドーパントが添加されてい
るため、ポリシリコン膜３０７と上部電極３１２との間でオーム性コンタクトを取ること
ができる。従って、高濃度のドーパントを含むポリシリコン膜３０６を露出させるよう、
ポリシリコン膜３０７をエッチングするような工程が不要となる。
【００８９】
そのため、コンタクトホールの開口を、ポリシリコンとの選択比を極めて高くとること
ができる緩衝弗酸等を用いて行うことができ、コンタクトホール形成のプロセス余裕を大
きくとることができる。
【００９０】
なお、工程８での、ポリシリコン膜３０８のパターニング処理に代えて、工程２ｂ後若
しくは工程２ｂ中にポリシラン膜３０２をパターニングする処理、工程３ｂ後若しくは工
程３ｂ中にアモルファスシリコン膜３０５をパターニングする処理の何れか１工程を行っ
ても良い。
【００９１】
また、工程４ｂは工程３ｂの後に代えて、工程８〜工程９の後若しくは工程８〜工程９
中に行っても良い。
【００９２】
また、工程４ｂでの第２のエネルギーは熱処理以外のエネルギーの印加、例えばレーザ
ーアニール等を用いても良い。レーザーアニールを行う場合には、ゲート電極形成後では
ＴＦＴのチャネル部分へのエネルギーの印加が困難となるため、工程８の後若しくは工程
８中で工程４ｂを行う方が好ましい。
【００９３】
また、第１の実施の形態で説明した変形例は、本実施の形態でも同様に行うことができ
る。例えば工程３ｂの終了後、液体シリコンを塗布して乾燥させ、６００℃程度の酸化雰
囲気での加熱を行うことでアモルファスシリコンの多結晶化と、ポリシラン膜の酸化によ
るゲート酸化膜形成とを同時に行うことができる。
【００９４】
次に、第２の実施の形態で新たに得られる効果について説明する。
【００９５】
１．ポリシラン膜３０１に含まれているドーパントを、アモルファス化するための熱処
理工程でポリシラン膜３０２中に拡散させてポリシラン膜３０２上部でもコンタクトを取
れるよう高濃度化している。そのためコンタクトホールの開口を、ポリシリコンとの選択
比を極めて高くとることができる緩衝弗酸等を用いて行うことができ、コンタクトホール
形成のプロセス余裕を大きくとることができる。
【００９６】
（第３の実施の形態）
本発明の第３の実施の形態に係わる順スタガ構造薄膜トランジスタの製造方法について
図面を用いて説明する。図４は、本発明の第３の実施の形態に係わる、ガラス基板を用い
たＴＦＴを形成するための工程断面図である。なお、第１又は第２の実施形態と重複する
部分についての説明は省略する。
【００９７】
工程１〜工程３については第１の実施形態と重複するため省略し、工程３の次の工程を
工程１ｃとして、工程１ｃから説明を行う。
【００９８】
まず、工程１ｃに示すようにフォトレジストを塗布し、パターニングして得られたレジ
ストマスク４０２を用い、Ｍｏ膜（図示せず）からなるソース・ドレイン電極１０７と、
ソース・ドレイン電極１０７とオーム性コンタクトが取れるよう黄燐等のドーパントが多
量に添加されているポリシラン膜４０１とを残してエッチングする。
【００９９】
次に、工程２ｃに示すように、レジストマスク４０２に耐熱化処理及び撥液処理を行う
。耐熱化処理は、１３０℃に加熱した状態で波長２５６ｎｍの紫外光を３分間照射するこ
とで行う。次に、テトラフルオロカーボン雰囲気でプラズマ処理を行うことで撥液処理を
行い、改質したレジストマスク４０２ａを形成する。
【０１００】
なお、ここではレジストマスクを用いた例について説明しているが、これは例えば窒化
シリコンもしくはアルミニウム（Ａｌ）等を用いたハードマスクを使用しても良い。この
場合、耐熱化処理及び撥液処理等を行う事無くマスクとして使用することができる。
【０１０１】
次に、工程３ｃに示すようにソース・ドレイン電極１０７の側壁を液状の絶縁膜前駆体
としての液体シリコン４０３を用いて充填する。絶縁膜前駆体には例えば液体シリコン４
０３に代えて、溶媒を除くことで絶縁体を形成するポリシラザン等を用いることができる
。本実施の形態では液体シリコンを用いている。充填方法としては、例えばスピンコート
法やインクジェット法を用いることができる。本実施形態ではスピンコート法を用いてい
る。
【０１０２】
次に、工程４ｃに示すように２００℃、３０分程度窒素ガス等支燃性を有さない雰囲気
中でアニールし、ポリシラン膜４０４を形成する。
【０１０３】
次に、工程５ｃに示すように、４００℃、３０分程度酸化雰囲気でアニールし、レジス
トマスクで覆われているポリシラン膜４０１を第１のアモルファスシリコン膜４０４Ａに
改質し、レジストマスクで覆われていないポリシラン膜４０４を酸化して酸化シリコン膜
４０４ａにする。
【０１０４】
次に、工程６ｃに示すようにアッシングにより改質したレジストマスク４０２ａを除去
し更に、水：弗酸が６０：１となるよう混合した希弗酸にて洗浄し、アッシングにより生
じた自然酸化膜を除去し、続けてアモルファスシリコン膜４０５をＣＶＤ法等により形成
する。なお、自然酸化膜の除去は、アモルファスシリコン膜４０５の形成直前に行うのが
好ましい。
【０１０５】
以下、第１の実施形態で示した工程７〜工程９を行う。工程７〜工程９では以下の処理
が行われる。
【０１０６】
工程７：第２のエネルギーとしての、７００℃、６０分程度の熱処理。工程７で、アモ
ルファスシリコン膜４０４Ａはポリシリコン膜４０４Ｂに、アモルファスシリコン膜４０
５はポリシリコン膜４０５ａに多結晶化する。
【０１０７】
工程８：ポリシリコン膜４０５ａをパターニングした後、ゲート絶縁膜となる酸化シリ
コン膜４０６を形成。
【０１０８】
工程９：Ｔａゲート電極１１２を形成し、ＴＦＴを形成することができる。
【０１０９】
工程７ｃは、工程６から工程９まで行った後の断面図である。上記した工程を実施する
ことで、ＴＦＴを形成することができる。
【０１１０】
次に、第３の実施の形態で新たに得られる効果について説明する。
【０１１１】
１．ソース・ドレイン電極１０７とＴＦＴのチャネル部分となるポリシリコン膜４０５
ａとが接触しないため、両者の接触に起因するオフ電流の増加等を抑制することができる
。
【図面の簡単な説明】
【０１１２】
【図１】第１の実施の形態に係わる、ガラス基板を用いたＴＦＴの工程断面図。
【図２】第１の実施の形態の変形例を示す工程断面図。
【図３】第２の実施の形態に係わる、ガラス基板を用いたＴＦＴの工程断面図。
【図４】第３の実施の形態に係わる、ガラス基板を用いたＴＦＴの工程断面図。
【符号の説明】
【０１１３】
１０１…ガラス基板、１０２…酸化シリコン膜、１０３…Ｍｏ膜、１０４…液体シリコ
ン、１０５…ポリシラン膜、１０６…アモルファスシリコン膜、１０７…ソース・ドレイ
ン電極、１０８…ソース・ドレイン領域、１０８ａ…ソース・ドレイン領域、１０９…ア
モルファスシリコン膜、１１０…ポリシリコン膜、１１１…酸化シリコン膜、１１２…Ｔ
ａゲート電極、２０１…ポリシラン膜、２０２…ポリシリコン膜、２０３…酸化シリコン
膜、３０１…ポリシラン膜、３０２…ポリシラン膜、３０４…アモルファスシリコン膜、
３０５…アモルファスシリコン膜、３０６…ポリシリコン膜、３０７…ポリシリコン膜、
３０８…ポリシリコン膜、３０９…酸化シリコン膜、３１０…Ｔａゲート電極、３１１…
層間絶縁膜、３１２…上部電極、４０１…ポリシラン膜、４０２…レジストマスク、４０
２ａ…レジストマスク、４０３…液体シリコン、４０４…ポリシラン膜、４０４Ａ…アモ
ルファスシリコン膜、４０４Ｂ…ポリシリコン膜、４０４ａ…酸化シリコン膜、４０５…
アモルファスシリコン膜、４０５ａ…ポリシリコン膜、４０６…酸化シリコン膜。
【図１】
2007142021.tif 000003
【図２】
2007142021.tif 000004
【図３】
2007142021.tif 000005
【図４】
2007142021.tif 000006