(57)【要約】  【課題】  本発明は，ナノスケールのギャップを有する電極を，少ない工程で効率的に製造するギャップ電極の製造方法を提供することを目的とする。  【解決手段】  基板上に設けられた電極に電圧を印加して，前記電極を流れる電流を測定しつつ，所定の照射パターンで，集束イオンビームエッチングにより電極をエッチングすることにより，細線電極部とギャップ部とを有するギャップ電極を形成する，  ギャップ電極の製造方法。  【選択図】  図1
2007201211.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた電極に電圧を印加して，前記電極を流れる電流を測定しつつ，所定の照射パターンを用いた集束イオンビームによるエッチングを行うことにより，前記電極にギャップを有する細線電極部を具備するギャップ電極を1回の工程で形成する，
ギャップ電極の製造方法。
【請求項２】
前記集束イオンビームによるエッチングは，
前記ギャップを形成するために単一線ビームを走査して照射し，
前記細線電極部を形成するために複数線ビームを走査して照射する，請求項1に記載のギャップ電極の製造方法。
【請求項３】
前記電極を流れる電流を測定し，制御装置を用いて，測定される電流値が所定の値以下となった場合に，集束イオンビームエッチングを自動的に停止するための制御部を具備する請求項1に記載のギャップ電極の製造方法。
【請求項４】
前記電極が，Ａｕ層，又はＡｕ層と前記Ａｕ層の上に設けられたＴｉマスク層を有する請求項1に記載のギャップ電極の製造方法。
【請求項５】
前記基板上に設けられた電極は，200nm〜400nmのＳｉＯ2酸化膜を有するシリコン基板上に，スパッタ蒸着法により1〜2nmのＴｉ金属密着層を形成し，前記Ｔｉ金属密着層上に10〜30nmのＡｕ金属層を形成することにより得られた電極である請求項1に記載のギャップ電極の製造方法。
【請求項６】
前記照射パターンは，集束イオンビーム照射によるギャップ部形成に用いる単一線ビーム走査による照射量と細線電極部形成に用いる複数線ビーム走査による照射量を考慮したパターンである，請求項1に記載のギャップ電極の製造方法。
【請求項７】
前記照射パターンは，細線電極部に相当する細線電極部形成用パターンと，ギャップ部に相当するギャップ形成用パターンとを含む
，請求項1に記載のギャップ電極の製造方法。
【請求項８】
前記照射パターンは，前記細線電極部をはさんで対向する2つのサイド電極用のパターンを有する請求項1に記載のギャップ電極の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ギャップ電極の製造方法などに関する。より詳しく説明すると，本発明は，ナノスケールの細線電極中にナノスケールのギャップを有する電極を，少ない工程で効果的に製造する方法などに関する。
【背景技術】
【０００２】
近年，現在の半導体微細加工技術（トップダウン技術）の高密度化が限界に近づきつつあるために，それに代わる技術として，ナノメートルサイズの微粒子や単一分子などのナノ構造物を組み上げることで超高密度の集積電子回路を構築する技術（ボトムアップ技術）の研究開発が盛んになっている。このようなナノ電子デバイスを実現するためには，第一段階として単一のナノ構造物の電気伝導特性を測定し，ナノ構造物の電子状態と電気特性との関係を正確に把握しておく必要がある。そのため，ナノ構造物を挟むことができる数ナノメートルのギャップ幅を有した対向電極（ナノギャップ電極）が不可欠となっている。
【０００３】
ナノメートル領域の加工には，一般に電子ビームリソグラフィが用いられている。しかしながら，この技術により製造できる対向電極のギャップ幅は，電子散乱などによる影響のために一般的には20nm程度である。そのため，ナノギャップ電極の製造には，これまでに様々な方法の提案が行われ，メカニカルブレイクジャンクション法，エレクトロケミカルデポジション法，エレクトロマイグレーション法などが一般に用いられている。しかしながら，これらの方法は作製工程が複雑であり，再現性や生産性が低いという問題がある。
【０００４】
ナノメートル領域の加工には，集束イオンビーム（FIB：focused ion beam）も用いられている。FIBはナノメートルサイズの微小なビームであり，照射イオン量や加速電圧を変化させることにより，電子ビームリソグラフィと同様に有機レジストを用いたリソグラフやスパッタエッチングなどによる加工をナノメートル領域で行えるという特長がある。しかしながら，FIBによるエッチングをナノギャップ電極の加工に用いた際には，電極ギャップ間の下地基板に照射イオンが侵入し，ナノギャップ電極の電気絶縁特性に影響を与える可能性があり,また，FIBは裾分布を有するために，ビーム裾でのエッチングよりギャップ幅が拡がってしまうという問題がある。
【０００５】
特開2004−247203号公報（下記特許文献1）は，上記のような背景を踏まえてFIBを用いた新たなリソグラフプロセスによりナノギャップ電極を容易に製造する方法を提供することを目的として研究されたものであり，「絶縁基板上に，電極層，金属マスク層をこの順に堆積する層堆積工程と，集束イオンビームを用いて前記金属マスク層をエッチングし，マスクパターンを形成するマスクパターン形成工程と，前記マスクパターン形成工程において形成されたマスクパターンにより前記電極層をマスクし，ドライエッチングにより前記電極層にパターンを転写するドライエッチング工程と，電極層に比べて金属マスク層を溶解しやすい溶液を用いて前記金属マスク層を溶解除去するウエットエッチング工程と，を含むナノギャップ電極の製造方法」が開示されている。この方法によれば，2つの電極がたとえば5nm程度と微小な幅を有するナノギャップ電極を，絶縁基板の絶縁性を損なうことなく容易に作製できている。よって，このギャップ電極の製造方法はとても有効な製造方法といえる。
【０００６】
しかしながら，この方法によっても，ギャップ幅を正確に制御し，所望のギャップ幅を有するギャップ電極を高い生産性を持って製造することは，必ずしも容易ではないという問題がある。また，製造工程にドライエッチングやウエットエッチングを含むため，工程が複雑になるという問題もある。
【０００７】
なお，FIBエッチング過程の電流をモニターしながらギャップ電極を作製する方法が知られている（例えば，下記非特許文献1参照）。しかしながら，この方法でも，たとえば10nm以下の幅を持つ微小なナノギャップの作製を再現性良く行うことはできない。
【０００８】
また，FIBを用いたスパッタエッチングによりナノギャップ電極を製造する技術が知られている（下記非特許文献2参照）。この方法では，まず線電極中に細線電極部をエッチングにより形成し，そののちに細線電極部を切断することでナノスケールのギャップを形成し，ギャップ電極を得ていた。ナノスケールのギャップを形成するためには，このように２段階に分けて電極をエッチングする必要があると考えられていた。しかし，このように２段階の工程でギャップ電極を形成した場合，エッチングによりギャップ部を切断した際にスパッタされた金属がギャップ部の近くに再付着し，電極の電気絶縁抵抗を低下させるという問題があった。
【０００９】
【特許文献１】特開2004−247203号公報
【非特許文献１】M. Nakayama et al., J. Vac. Sci. Technol. B16 (1998) 2511.
【非特許文献２】T. Nagase, K. Gamo, T. Kubota, and S. Mashiko, "Maskless fabrication of nanoelectrode structure with nanogaps by using Ga focused ion beams", Microelectronic Engineering 78-79 (2005) 253-259.
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は，ナノスケールの細線電極部中にナノスケールのギャップを有するギャップ電極を，少ない工程で効率的に製造するギャップ電極の製造方法を提供することを目的とする。
【００１１】
本発明は，FIBエッチングによりスパッタした金属が電極ギャップ近傍に再付着することによるギャップ電極の電気絶縁抵抗の低下を低減できるギャップ電極の製造方法を提供することを上記とは別の目的とする。
【００１２】
本発明は，電極ギャップの近傍に電極部を有する構造を持つギャップ電極の製造方法を提供することを上記とは別の目的とする。
【００１３】
本発明は，10nm未満，好ましくは5nm以下のギャップ幅を有するギャップ電極を容易に製造できるギャップ電極の製造方法を提供することを上記とは別の目的とする。
【課題を解決するための手段】
【００１４】
本発明は，基本的には，FIBエッチングにおけるギャップの加工に用いる単一線ビーム走査による面照射量と，細線電極の加工に用いる複数線ビーム走査による面照射量が異なることを考慮して照射パターンを設計し，そのような照射パターンを用いることで,細線電極中にギャップを有するギャップ電極を1回の工程で製造することができるというものであり,これによりナノギャップと細線電極を別々に製造することなく，また，ギャップ近傍に金属が再付着しにくいギャップ電極を製造できるという知見に基づくものである。すなわち，本発明では，複数線ビーム走査において，ビームの重なりによりエッチングが行われる場合，単一線ビーム走査の場合と比べてそのエッチング深さが増加する点を考慮して照射パターンを設定する。なお，1回の工程で製造するとは，細線電極を形成する工程と，細線電極を切断しナノギャップを形成する工程とを別々に行うのではなく，同時進行で行うことを意味する。
【００１５】
より具体的に説明すると，本発明は，ナノスケールの細線電極部を加工するための照射パターンとナノスケールのギャップを加工するための照射パターンを併せ持った照射パターンを用いてナノギャップ電極を加工するものである。細線電極部を形成するための照射パターンとギャップを形成するための照射パターンとでは,実際にFIBを照射した際の面照射量が異なり,後者のほうが面照射量が小さくなる。すなわち，所定の深さをエッチングする場合，ギャップを形成するほうが細線電極部を形成するよりも，エッチングに要する時間が長くなる。したがって，従来は細線電極部と，ギャップ部とを分けて形成していたが，本発明は，このようなエッチング特性を考慮した照射パターンを用いることで,これらの工程をあえて同時進行に行うというものである。その結果，細線電極部が形成された後に，ギャップ部は形成されるので，1回の工程で効果的にエッチングを行うことができる。また，ギャップ部を形成する際に再付着する金属もエッチングされ続けるので金属がギャップ部近傍に再付着する事態を効果的に防止しうる。
【００１６】
そして，ギャップ部を形成する際に，エッチングを中止するタイミングを制御するのは，通常困難を伴うので，電極を流れる電流を測定し，制御装置を用いて，測定される電流値が所定の値以下となった場合などに，集束イオンビームエッチングを自動的に停止するものは，本発明の好ましい側面である。このような制御装置として，コンピュータやビームブランキング回路などがあげられる。
【発明の効果】
【００１７】
本発明によれば，細線電極部を加工するための照射パターンと，ギャップを加工するための照射パターンとの面照射量比を考慮して設計した照射パターンを用いるので，FIBエッチングにより細線電極部を加工した後にその細線電極部を切断してギャップを加工する必要がなくなり，少ない工程で効率的にギャップ電極を製造できることとなる。
【００１８】
また本発明によれば，上記の1回でのエッチング工程により，ギャップ部を形成する際に再付着する金属もエッチングされ続けるので，金属がギャップ部近傍に再付着する事態を効果的に防止しうる。これにより，FIBエッチングによりスパッタした金属が電極ギャップ近傍に再付着することによるギャップ電極の電気絶縁抵抗の低下を低減できるギャップ電極の製造方法を提供できる。
【００１９】
また本発明によれば，照射パターンを調整することで，電極ギャップの近傍に電極部（サイド電極）を有する構造を持つギャップ電極の製造方法を提供することができる。このようにして製造されたギャップ電極は，ギャップ電極を用いて測定対象物の電気伝導特性などを測定する際に，サイド電極をゲート電極として利用する事で対象物内の電子のポテンシャルを変化させることやガード電極として利用する事で漏れ電流の影響を低減できるなど様々な応用があるので好ましいギャップ電極を提供できることとなる。
【００２０】
また本発明によれば，実施例において示されたとおり，1回の工程で，微小なギャップ幅を有するギャップ電極を製造できるので，10nm未満，好ましくは5nm以下のギャップ幅を有するギャップ電極を容易に製造できるギャップ電極の製造方法を提供できる。
【発明を実施するための最良の形態】
【００２１】
図1は，本発明のギャップ電極を製造するための製造システムの例を示す概略図である。図1に示されるように，このギャップ電極の製造システム1は，集束イオンビームを用いたスパッタエッチングにより電極をエッチングするための集束イオンビーム装置2と，前記電極に電圧を印加するための電圧源3と，前記電極に流れる電流値を測定するための電流計4と，前記電流計が出力した電流値に応じて前記集束イオンビーム装置によるエッチングを制御するための任意のビームブランキング回路5と，前記電流計の電流値を受取って所定の制御信号を出力するためのコンピュータ6とを具備するギャップ電極の製造システムである。なお，図1中，7はギャップ電極が形成される電極を示し，8は集束イオンビーム装置内のビームブランキング電源を示す。なお，補助的なビームブランキング回路5は，アンド回路51，比較回路52などにより構成され，制御装置として機能する。補助的なビームブランキング回路は，集束イオンビーム装置内のビームブランキング電源に制御信号を伝えるための回路である。
【００２２】
コンピュータ6は，入出力部，プログラムなどを格納するメインメモリ，一時記憶部やワークメモリなどの記憶部，及びＣＰＵなどの演算部を有し，それぞれがバスなどで接続され情報の授受ができるようにされている。そして，電流計4の出力は，コンピュータの入力部からコンピュータに入力される。メインメモリ中のプログラムは，たとえば，コンピュータに入力された電流値を監視し，電流値を観測し，電流値が所定の変化（たとえば，2度目の急な電流減少）を起こすか，又は電流値が予め設定しておいた値以下となると，FIBエッチングを中止するための指令を出力するように，コンピュータを機能させてもよい。そして，ギャップ電極が形成されると，電流値に所定の変化が起こるので，ＣＰＵは，そのようなプログラムの指令を受け，FIBエッチングを中止するための指令を出力部から出力する。出力された指令は，ビームブランキング回路5に伝えられ，ビームブランキング電源8をＯＦＦにする。このようにして，FIBエッチングが中止される。なお，コンピュータ6は，コンピュータに入力される電流値を読取り，FIB装置に直接電流値に関する出力信号を送信し，ビームのＯＮ又はＯＦＦを制御してもよい。ただし，コンピュータ6を単にモニター（出力装置）として用いてもよい。そのような場合，前述の補助的なビームブランキング回路5が，上記の制御を行えばよい。すなわち，FIBエッチングを中止する動作は，コンピュータではなくビームブランキング回路5により制御されてもよい。
【００２３】
また，コンピュータ6には，FIBによりスパッタエッチングを行うためのプログラムが格納されており，コンピュータ6からの指令にしたがって，FIBエッチングが行われるようにされてもよい。照射パターンや照射条件を格納するコンピュータと，電流値などを観測,制御するコンピュータとは，別々のものでもよいし，ひとつのものを用いてもよい。
【００２４】
そして，本発明は基本的にはFIBによりスパッタエッチングを行い，電極を形成する。所定の照射パターンを用いてFIB照射を行うので，照射パターンの部分にのみFIB照射が行われ，エッチングが行われる。FIB装置による実際の照射は，等間隔に配置したドット上にFIBを線走査することで行われる。一般には，各ドット上への一定時間の短いFIB照射を線走査し，それを繰り返すことで所望量の照射を行うこととなる。なお，FIBを2次元的な領域に照射する場合は，短い照射の線走査を一方の端から順次行い，そのような走査作業を繰り返すことで，所定量の照射を行うようにしてもよい。FIBは，一般にガウス分布状の有限の幅を有する。そのため,ドット間の距離がFIBの持つ分布幅程度になると,あるドットにおける面照射量は，そのドットに照射されるFIBによるもののみならず，あるドットの近傍のドットに照射されるFIBからのとの重ね合わせたものとなる。したがって,例えば,1次元的なドット配列で表せるような単一線照射パターンと2次元的な面照射パターンでは,その面照射量が異なり,単一線パターンでは面照射量が小さくなる。すなわち，ギャップを形成するための単一線照射パターンを用いた場合には,所望の深さをエッチングするために多くの時間を要することとなる。本発明は，上記のような性質を考慮し,ナノスケールの細線電極部を加工する為の面照射パターンとナノスケールのギャップを加工する為の単一線照射パターンを併せ持った照射パターンを用いてナノギャップ電極を加工するものである。このような照射パターンを用いてFIBエッチングにより加工を行うと細線電極部が形成された後に自動的にナノギャップが形成される。本発明は,ナノスケールの細線電極部と，ギャップ部とを別々に製造するのではなく，それらを同時に製造することで，効率的にギャップ電極を製造するものである。
【００２５】
[ギャップ電極] 
図2，図3は，本発明の製造方法により製造されるギャップ電極の例を示す図である。図2は，サイド電極を有するギャップ電極の例を示し，図3は，サイド電極を有しないギャップ電極の例を示す。本発明により製造されるギャップ電極は，図2に示されるように，サイド電極を有するギャップ電極であってもよいし，図3に示されるように，サイド電極を有しないギャップ電極であってもよい。これらのうちサイド電極を有するギャップ電極は，ギャップ電極を用いて構造物の電気伝導特性を測定する際に，サイド電極をゲート電極やガード電極として利用できるので，電気伝導特性などを詳細かつ正確に検討することができるので，好ましい。
【００２６】
図2に示されるように，第一の態様に係る本発明のギャップ電極11は，ギャップ部12が形成される細線電極13a，13bと，前記細線電極部をはさんで対向する2つのサイド電極14a，14bと，前記細線電極と接続される線電極部15a，15bとを具備する。なお，図中13は細線電極が形成される細線電極部を示し，図中16はエッチング領域を示す。
【００２７】
図2及び図3中，ギャップ部12の幅（細線電極13a，13bのうち最も近接している部分の距離）が，ギャップ電極の精度を決める大きな要因になり，適切な幅であることが好ましいので，ギャップ部12の幅として，1nm〜10nmがあげられ，2nm〜10nmでもよく，1nm〜5nmでもよく，2nm〜5nmでもよく，3nm〜6nmでもよい。ギャップ幅は単一線ビーム走査により形成できるような範囲で設定すればよい。具体的には，装置で常に単一の線と認識されるようにパターンを設計し，ギャップ部を製造すればよい。例えばドットの間隔が10nmの場合，10nmの線は単一の線パターンとして認識され，20nmの線は二本の線パターンとして認識される。よって，この場合ギャップが10nm以下のものであれば好適に製造できる。なお，FIB装置でスパッタエッチングを行う部位について，通常は所定のドット間隔を設定した上で，その部位をドットの集合として表現して，FIB装置に送る。その際，ドットを並べる数などにより，得られるギャップ部の線幅や長さなどを調整できる。なお，ギャップ部は，細線電極部13の中央に設けられることが好ましい。後述の実施例では，FIBのビーム径（半値全幅）が12nm程度のものを用い，ギャップの最小値が3nm程度であった。製造できるギャップ幅の最小値は，用いるビーム径と相関がある。現在でも，4nm程度のビーム径のものが製造されているので，この装置を用いればギャップの幅が1nm程度のものを製造できる。この点は，後述の数値シミュレーションによっても確かめられたとおりである。すなわち，現在の技術を本発明に組み合わせて用いれば，1nm程度のギャップ幅を有するギャップ電極を製造できる。
【００２８】
細線電極13a，13bは，たとえばギャップ部12を介して対向する2つの電極があげられる。細線電極13a，13bの形状として，所定のギャップ部12が形成されるものであれば限定されないが，矩形状，面取りされた矩形状，先細形状，線状などがあげられる。細線電極13a，13bの長さは，特に限定されないが，50nm〜400nmがあげられ，好ましくは75nm〜300nmであり，100nm〜200nmでもよい。細線電極13a，13bの幅は，特に限定されないが，10nm〜200nmがあげられ，30nm〜100nmでもよく，40nm〜60nmでもよい。なお，細線電極が矩形以外の形状の場合は，たとえば，細線電極の先端と，細線電極と線電極との境目との中間地点における細線電極の幅を，細線電極の幅とすればよい。
【００２９】
サイド電極14a,14bの形状は，特に限定されないが，たとえば線状又は長方形状があげられ，長方形の角が面取りされた形状などであってもよい。なお，図では，サイド電極が2つ設けられているものを図示しているが，サイド電極はいずれか一つでもよいし，なくてもかまわない。サイド電極14a,14bの幅は，細線電極部13の長さやエッチング領域の幅によって調整できるが，この幅が長いと電気特性測定の際にサイド電極から細線電極への漏れ電流が大きくなる場合があり，一方この幅が短いとエッチングの際に一部消滅する場合があるので，サイド電極の幅として10nm〜1000nmがあげられ，20nm〜500nmが好ましく，30nm〜250nmでもよく，30nm〜100nmでもよく，30nm〜60nmでもよい。なお，サイド電極14a又は14bを，ゲート電極やガード電極として使用する場合には，ギャップ電極と同様に基板上に外部回路と電気的に接続するための電極（リード電極やパッド電極など）を設けるようにすることが好ましい。サイド電極の長さは，線電極15a,15bの幅，細線電極13a,13bの幅，エッチング領域の幅などにより調整される。ギャップ電極は，たとえば，基板とその上に設けられた電極とを具備する。
【００３０】
ギャップ部12（又は，細線電極）と，サイド電極との距離は，短いほど電気特性測定の際に好ましいが，余りに短いと細線電極との漏れ電流が大きくなる可能性があるので，5nm〜30nmがあげられ，10nm〜20nmであれば好ましい。本発明のようなFIBを用いたエッチングを採用するので，上記のような微細な構造を作製することができることとなる。
【００３１】
基板としては，絶縁性を持つものを好適に用いることができ，ガラス，石英，酸化ケイ素，塗布型シリコン酸化膜（スピンオングラス：ＳＯＧ），サファイア，酸化アルミニウム，酸化チタン等の金属酸化物，フッ化カルシウムなど，ポリエチレン，ポリプロピレン，ポリスチレン，ＡＳ，ＡＳＢ ，ポリアセタール，ポリアミド，ポリアルキレンテレフタレート，ポリスルホン，ポリアリレート，フッ素樹脂，シリコーン，フェノール樹脂，エポキシ樹脂，ポリカーボネート，アクリル系樹脂，メタクリル系樹脂，ポリウレタン，ポリ塩化ビニルなどのプラスチックなどを用いることができる。
【００３２】
絶縁基板としては，一般に柔軟性のない板状のものを用いるが，可とう性がある絶縁基板を用いてもよい。また，基板自体が酸化物層を構成していてもよく，これらの酸化物層が基板表面に形成されたものを用いてもよい。絶縁基板は特に限定されないが，シリコン基板があげられ，好ましくは，熱酸化膜（ＳｉＯ2）を有したｎ型，又はｐ型高ドープシリコン基板である。シリコン基板であれば，平坦性の高い電極薄膜を作製しやすい。絶縁酸化膜の厚さとしては，導電性膜と下地基板とが良好な絶縁性を有する限り，特に限定されるものではないが，好ましくは1nm〜1μmであり，より好ましくは10nm〜500nmであり，特に好ましくは100nm〜400nmである。なお，本明細書において，厚さとは，一定部分を対象として測定した場合の平均の厚さを意味する。絶縁基板は，その材質に合わせて公知の製造方法により製造することもできるし，市販されている絶縁基板を購入して用いてもよい。
【００３３】
電極を構成する材料は，導電性のあるものであれば特に限定されるものではなく，例えば，絶縁基板上に蒸着などにより堆積した金属膜を用いることができる。電極に用いられる金属としては，電流を流す性質のある金属であれば特に限定されるものではない。好ましい金属層としてＡｕがあげられる。Ａｕであれば，酸化膜などを形成しにくい。電極層の作製方法としては，電極層に用いられる金属の種類によっても異なるが，公知の金属薄膜作製方法を用いることができる。このような金属薄膜作製方法としては，電解により陽極に酸化皮膜を形成する陽極酸化法； 真空中で金属を加熱蒸発させ基板上に付着させる真空蒸着法，不活性ガスプラズマをターゲットにあてて，その時に飛び出した原子を基板に付着させるスパッタ法，イオン化した雰囲気中で蒸着するイオンプレーティング法などの物理蒸着法； 加熱した基板上でハロゲン化物などを反応させ基板に金属などを付着させるＣＶＤ（化学蒸着）法，プラズマＣＶＤ法，ＭＯＣＶＤ法などの化学蒸着法などが挙げられる。これらの中でも，スパッタ法により金属薄膜を絶縁基板上に蒸着することが好ましい。
【００３４】
電極上には，マスク層が設けられても良い。電極上にマスク層を形成したものを用いて加工を行うことで，FIBが元々有するガウス分布やビームの焦点ズレやFIB光学系の汚れなどにより生じるビームのボケなどのビーム裾による電極の過剰なエッチングを防ぐことができ，精密度や再現性が向上する。マスク層を構成する材料は，電極よりも硬度の高いものであれば，特に限定されるものではなく，例えば，金属膜を用いることができる。電極層を構成する金属との硬度（例えば，鉛筆硬度）の比としては，好ましくは9／8〜10／1であり，より好ましくは，2／1〜6／1であり，特に好ましくは3／1〜5／1である。このような金属として，例えば，Ｓｃ ，Ｙ，Ｔｉ ，Ｚｒ ，Ｈｆ ，Ｖ ，Ｎｂ ，Ｔａ ，Ｃｒ ，Ｍｏ ，Ｗ ，Ｍｎ ，Ｔｃ ，Ｒｅ ，Ｆｅ ，Ｒｕ，Ｏｓ ，Ｃｏ ，Ｒｈ ，Ｉｒ ，Ｎｉ ，Ｐｄ ，Ｚn，Ａｌ，Ｇａ ，Ｉｎ ，Ｔｌ ，Ｓｎ ，Ｐｂ ，Ｌｉ ，Ｎａ ，Ｋ ，Ｒｂ ，Ｃｓ ，Ｆｒ ，Ｂｅ ，Ｍｇ ，Ｃａ ，Ｓｒ ，Ｂａ ，Ｒａ などの金属，およびこれらの混合物などを用いることができ，これらの中でも好ましくはＴｉ，Ｃｒ，Ｗ，Ａｌ，Ｚｒであり，特に好ましくは，Ｔｉである。金属マスク層の厚さとしては，用いられるマスク金属種，電極種や厚さなどによっても異なるが，金属マスク層の厚さとしては，FIBを用いた電極のエッチング加工終了時まで耐久できるものであれば特に限定されるものではないが，例えばＴｉマスク層，Ａｕ電極，10nm〜50nm厚の場合は好ましくは1nm〜100nmであり，より好ましくは2nm〜50nmであり，さらに好ましくは3nm〜20nmであり，特に好ましくは6nmである。このような比較的薄いマスク層を用いることでエッチング加工時間を短縮できる。また，マスク層を用いることで，ビーム裾でのエッチングによるギャップの拡がりが抑えられ，微小なナノギャップ電極を作製できる。金属マスク層は，上記の電極層と同様の方法により製造される。なお，電極とマスク層との組合せとして，電極がＡｕ層を具備するものか，又はＡｕ層とＡｕ層の上にＴｉマスク層が設けられるものがあげられる。
【００３５】
基板と電極層との間，又は電極層とマスク層の間には，それぞれの層の接着性を向上させるために密着層が設けられていてもよい。密着層を構成する材料は，密着性を向上させるものであれば，特に限定されるものではなく，金属，半導体，絶縁体などを用いることができる。絶縁基板と電極層との間に設けられる密着層が導電性を有する場合には，より薄いことが好ましい。密着層としては，Ｃｒ，Ｔｉ，およびこれらの合金などを用いることができ，好ましくは0.1nm〜50nm，より好ましくは0.5nm〜10nm，更に好ましくは1nm〜2nmの厚さで堆積する。
【００３６】
より具体的には，200nm〜400nmのＳｉＯ2酸化膜を有する高ドープシリコン基板上に，スパッタ蒸着法により1〜2nmのＴｉ金属密着層を形成し，前記Ｔｉ金属密着層上に10〜30nmのＡｕ金属層を形成することにより電極を形成してもよい。
【００３７】
[照射パターン] 
図4は，FIBエッチングに用いる照射パターンの例を示す概略図である。図4に示されるような照射パターンに沿ってFIBエッチングをするようにコンピュータに対して，照射パターン情報を入力すると，コンピュータのＣＰＵなどの演算部は，メインメモリに格納されたFIBエッチングプログラムからの指令を受け，入力された照射パターンに従ってFIBエッチングさせる指令を出力部から出力する。この指令を受けた集束イオンビーム装置は，照射パターンに従ってイオンを照射することにより，電極を所定のパターンにエッチングする。なお，FIB照射の，走査速度，照射ドット間距離，照射強度（ビーム電流強度）などは，ポインティングデバイスなどの入力を受けて，適宜修正できるようにされていることが好ましい。
【００３８】
図4に示されるように，本発明における照射パターンは，たとえば，対向する二つのパターンより構成される細線電極部形成用パターン部17（17a,17a',17b,17b',17c,及び17c'）と，一本の細線からなるギャップ形成用パターン部18とを具備する。なお，細線電極部形成用パターン部17は，面照射パターンであり，ギャップ形成用パターン部18は単一線照射パターンである。このような照射パターンを用いて加工を用いて行う場合に,FIBに横方向の重なりを生じさせるために照射ドット間の距離をFIBの分布幅と同程度もしくは狭く設定しておく必要がある。ドット間隔よりも大きいパターンの細線電極部形成パターンでは複数線ビーム走査でエッチングが行われる。また，ギャップ形成は単一の線ビーム走査で行われる。具体的には，装置で常に単一の線と認識されるようにパターンを設計し，ギャップ部を製造すればよい。FIB装置でスパッタエッチングを行う部位について，通常は所定のドット間隔を設定した上で，その部位をドットの集合として表現して，FIB装置に送ればよい。その際，ドットを並べる数などにより，得られるギャップ部の線幅や長さなどを調整できる。その為に,線パターンを，ドット間隔を調整しドットにより表現したものをFIB装置に出力することが好ましい。たとえば，FIBのドット間隔を10nmと設定した場合に,10nmの線パターンを形成するには単一線ビームで加工を行うことができ，20nmの線パターンを形成するには，2本の線ビームで加工が行えばよいこととなる。図4の例では，サイド電極を形成するための照射パターンを示したが，サイド電極を設けないナノギャップ電極を得る場合は，サイド電極に対応する部位を設けなくてもよい（エッチングしてしまってもよい）ことは言うまでもない。先に説明したとおりサイド電極が設けられるものは，物性を測定する際などにメリットを有する。
【００３９】
細線電極部形成用パターン部17には，細線電極を形成することが可能なように，所定の間隔を持って並行する2つのパターンにより構成される細線電極側壁用パターン17c，17c'を有するものがあげられる。そして，2つの細線電極側壁用パターン17c，17c'のそれぞれの形状としては，図4に示されるような直線状のものがあげられる。そして，2つの細線電極側壁用パターン17c，17c'の幅は，複数の線ビームにより加工が行われるようにする為に設定ドットの間隔よりも大きくすることが好ましい。その幅として，たとえばドット間隔が5nmの場合は, 2つの細線電極側壁用パターン17c，17c'の幅として10nm〜10μmがあげられ，10nm〜1μmでもよく，20nm〜50nmでもよく，25nm〜40nmが好ましく，30nmがより好ましい。この幅が大きいと，ギャップ電極形後に近傍にサイド電極が形成されないこととなり，一方，この幅が小さいと，サイド電極とギャップ電極との間の漏れ電流が生じる可能性が出てくるからである。これは，他の2つの細線電極側壁用パターンの幅についても同様である。2つの細線電極側壁用パターン17c，17c'の間隔として，10nm〜200nmでもよく，20nm〜200nmでもよく，30nm〜150nmが好ましく，40nm〜100nmがさらに好ましく，60nmが特に好ましい。この幅が短いと，細線電極部を形成する際に，FIBの裾によりエッチングが進み細線電極部の幅と膜厚が大きく減少し，ギャップ電極がうまく形成されない場合がある。特に，ギャップ電極をエッチングする際に細線電極部の幅の影響を大きく受けるので，ギャップ幅が大きくなる場合がある。一方，ギャップ幅が小さい方が，電極間を橋渡しする測定物が少なくなるので，より少数の測定物を測定したいときに有利となる。したがって，用途や目的などに応じて2つの細線電極側壁用パターン17c，17c'の間隔を適宜調整すればよい。一方，2つの細線電極側壁用パターン17c，17c'の長さとして，20nm〜1500nmがあげられ，50nm〜400nmでもよく，75nm〜300nmでもよく，80nm〜200nmであればより好ましく，100nm〜150nmであればさらに好ましい。
【００４０】
細線電極部形成用パターン部17は，図4に示されるように細線電極側壁用パターン17c，17c'と，それらの両端からそれらに垂直に形成されたそれぞれ2組の並行する溝であるサイド電極形成用パターン部17a，17a',17b，17b'を有するものがあげられる。サイド電極形成用パターン部17a，17a',17b，17b'の幅は，細線電極側壁用パターン17c，17c'の幅と同一でも異なってもよく，幅の大きさとして細線電極側壁用パターン17c，17c'のものと同様の値を採用すればよい。また，サイド電極形成用パターン部17a，17a',17b，17b'の長さは，それぞれ例えば，3μｍ〜4μｍとすればよい。なお，たとえば，外部回路と接続することを考慮した場合，サイド電極形成用パターン部17a，17a',17b，17b'の長さをより長く設定してもよい。そのような場合の長さとして，5μｍ〜100μｍがあげられるが，回路の面積や外部電極などとの接続のしやすさなどを考慮して適宜調整すればよい。
【００４１】
ギャップ形成用パターン18は，ギャップ部に相当する部位である。ギャップ形成用パターン部18の形状として，たとえば直線状があげられるが，特に限定されず，たとえば両端に行くほど幅が広くなるような形状であってもよい（この場合比較的とがった先端部をもつギャップ電極が形成される）。なお，ギャップ形成用パターン18のうち最も細い箇所の太さは,単一線ビームで加工が行われるように，設定することが望ましい。なお，ギャップ形成用パターンの幅として，0.1nm〜50nmがあげられ，1nm〜20nmでもよく，5nm〜20nmでもよく，5nm〜10nmでもよい。ギャップ幅は単一ビーム走査により形成できるように設定すればよい。そのためには，装置で常に単一の線と認識されるようにパターンを設計すればよい。    
【００４２】
[エッチング工程] 
以下，エッチング工程の例について説明する。図5は，本発明のギャップ電極の製造工程を示す図である。図5(A)は，電極10に線電極部20を形成する様子を示す図である。図5(B)は，線電極部20に細線電極部30及び，ギャップを作製する様子を示す図である。図5(C)は，完成したギャップ電極の様子を示す図である。なお，図5(A)を経ずに，はじめから線電極を有する電極を用いてもよい。
【００４３】
基板上に導電性膜を形成し，フォトリソグラフィあるいは電子ビームリソグラフィおよびエッチングにより，図5(A)に示されるように，電極10の点線部をエッチングにより取り除き，図5(B)の線電極部20を形成する。なお，図5(B)のような形状は，マスク蒸着またはフォトリソグラフィあるいは電子ビームリソグラフおよびリフトオフなどにより形成してもよい。基板としては，絶縁性を持つものを好適に用いることができ，ガラス，石英，酸化ケイ素，塗布型シリコン酸化膜（スピンオングラス：ＳＯＧ），サファイア，酸化アルミニウム，酸化チタン等の金属酸化物，フッ化カルシウムなど，ポリエチレン，ポリプロピレン，ポリスチレン，ＡＳ，ＡＳＢ ，ポリアセタール，ポリアミド，ポリアルキレンテレフタレート，ポリスルホン，ポリアリレート，フッ素樹脂，シリコーン，フェノール樹脂，エポキシ樹脂，ポリカーボネート，アクリル系樹脂，メタクリル系樹脂，ポリウレタン，ポリ塩化ビニルなどのプラスチックなどを用いることができる。
【００４４】
図5(B)の線電極部20の両端には，たとえばリード電極部23及び24が設けられる。線電極部の長さと幅は特に限定されるものではないが，線電極部が短くて太い方が線電極の抵抗が低くなり，エッチングによる電流の変化が観測しやすくなるので好ましい。線電極部の長さ21の例として，1μm〜10μmがあげられ，好ましくは2μm〜5μmであり，2μm〜4μmであってもよい。
【００４５】
例えば，図5(B)の点線で示される部分をFIBによりエッチングし，図5(C)に示されるような線電極部20に細線電極部30及びギャップ部40を形成する。より具体的には，電圧源がパッド電極部に電圧を印加し，前記電流計により前記2つのパッド電極部間を流れる電流値を測定しつつ，前記集束イオンビーム装置により前記線電極部の一部をエッチングする。この際，たとえば，電流計4の電流出力をＰＣ6などの出力装置により観測しながら，細線電極部を形成する。この工程は，予めエッチングを停止する電流値を設定しておき，測定電流値が所定の値となった場合に自動的にエッチングを停止させるようする。
【００４６】
電極を流れる電流を測定し，補助的なビームブランキング回路を具備する制御装置を用いて，測定される電流値が所定の値以下となった場合に，自動的に集束イオンビームによるエッチングを停止する。または，所定の電極膜厚以下となった場合にエッチングを停止する。
【００４７】
図6は，電流計により観測される電流値の例を示す図である。図6中aで示される時間に，細線電極部が形成され，図6中bで示される領域において特にギャップ部のエッチングが進み，図6中cで示される領域においてギャップ部のエッチングが完了する。エッチングが完了した後にビームブランキング回路5を用いてエッチング動作を中止する動作は，たとえば以下のとおりである。補助的なビームブランキング回路5に電流計からの電流値（測定値）が入力される。一方，比較回路52には，予め設定した電流値（設定値）が入力されている。そして，比較回路52は，入力された二つ電流値を比較し，例えば，測定値が設定値より大きい場合は，1という信号を出力し，アンド回路51へと伝える。一方，測定値が設定値より小さくなった場合に，出力を停止する。アンド回路51には，たとえば，PC6からの制御信号と比較回路52からの信号とが入力されており，双方の入力があると，ビームブランキング電源に対して，動作指令を出力する。一方，比較回路52からの信号が途絶えると，アンド回路51からの出力も途絶える。すなわち，測定電流値が設定電流値を下回ると，ビームブランキング電源8への入力信号が途絶えるので，FIB装置の出力も止まり，エッチングも止まる。このようにすれば，電極が所定の状態までエッチングされた瞬間にエッチングを止めることができ，よって，微小なギャップを有する電極を再現性よく製造できることとなる。
【実施例１】
【００４８】
図7は，本実施例において用いたエッチング装置の概略構成図である。まず，100μｍ幅のリード電極とパッド電極とをもつ幅約5〜7μｍ，長さ約3μｍのパターンをフォトリソグラフィおよびアルゴンイオンスパッタリングにより作製した。この部分が線電極となる。基板としてSiO2基板を用い，Ａｕ電極は1nm-2nmの膜厚を有するＴｉ密着層により酸化膜表面に十分に接着していた。ギャップ電極は，1回のエッチング工程で作製した。エッチング工程では，ビーム径約12nm（半値全幅）の30keV Ga FIBを電流密度約1Ａ／ｃｍ2で，二層金属膜上に照射した。
【００４９】
図8は，実施例1におけるエッチングのパターンを示す概略図である。図8に示すようなエッチングパターンをコンピュータに入力しラスタスキャンを行うことによりエッチングを進行させた。エッチング工程は，電極に流れる電流を測定することでその場観察した。測定電流は電極のエッチングの進行に伴い減少した。測定系のブロック図は図7に示すとおりである。複数線ビーム走査を行って細線電極部を形成し，単一線ビーム走査によりギャップ部を形成した。
【００５０】
図9は，電流計により測定された線電極を流れる電流の時間変化を示すグラフである。このグラフでは緩やかな電流減少の後に急激に電流が減少する部分が２箇所存在している。最初の急激な減少部分は，ナノワイヤ（細線電極部）が形成されたことを示している。この際，二つの対向するU字型の部分が完全にエッチングされている。そして，次の急な減少部分で，細線電極部にギャップが形成される。本実施例では，ビームブランキングにより自動的にエッチングが制御された。図中の小さなステップは，ビームの位置ドリフトを低減させるために，予め設けたスポットマーカーを周期的に観察しているために，電極のエッチングが停止しているためである。
【００５１】
図10は，単一線ビーム走査と，複数線ビーム走査を行った場合の照射量比を計算した計算結果を示すグラフである。たとえば，本実施例のギャップ形成では単一線ビーム走査が行われるが，細線電極部を形成する場合には複数線ビーム走査が行われる。図10に示されるように，単一線ビーム走査に比べて，複数線ビーム走査を行う場合は，照射量が増加することがわかる。
【００５２】
図11は，実施例1で得られたギャップ電極の図面に変わるSEM像である。図11から，約50nmの幅を有する細線電極（ナノワイヤ）に，約3nm幅のギャップが形成されたことがわかる。このギャップは，本実施例で用いたビームの直径よりも小さい。また，細線電極の両脇にはサイド電極が形成されていることがわかる。
【００５３】
このようにしていくつかの電極を作製したが，その殆どは100GΩ以上の絶縁抵抗値を示した（この値は，2段階の工程で製造したギャップ電極よりも2桁程度抵抗値が高い値となる）。これは，ギャップの周辺にエッチングされたAuが再付着しなかったことに基づくものと推測される。
【実施例２】
【００５４】
実施例1と同様にしてギャップ電極を形成した。フォトリソグラフィによりSiO2/Si上に予め加工したAu/Ti線状電極に電流を流し，FIBエッチングによる電極の切断過程を観測し，精密に停止させることで微小ナノギャップを形成した。電極にはギャップ作製終了時に電極が電気的に破壊されるのを防ぐために，50〜200μＶの一定の微小な直流バイアス電圧を印加した。エッチング工程では電極の電流を測定しながら加工を行い，自動的にFIBをブランキングさせることで終了させた。FIBをブラングする電流または電極のエッチング深さは参照電圧（Ｖref）により制御した。エッチング工程をその場観察することで，ギャップ幅を精密に制御でき，また，下層の基板のエッチングを最小限にすることが可能である。この工程には数分を要した。作製したギャップ電極のギャップ幅は走査電子顕微鏡（ＳＥＭ）から見積った。図12は，実施例2において製造されたギャップ電極を示す図面に代わるSEM像である。図12に示されるように，幅数10nm，長さ100nmの細線電極部と，約5nmのギャップ部を有するギャップ電極が得られた。
【実施例３】
【００５５】
[数値シミュレーション]
数値シミュレーションを行い，FIBエッチングにより形成されるギャップ幅を評価した。シミュレーションは，27nmのＡｕの上層と1.6nmのＴｉの下層から構成される二層電極構造について，ストリング・セグメント・モデル［A.R. Neureuther, C.Y. Liu, and C.H. Ting, J. Vac. Sci. Technol. 16 (1979) 1767］を用いて行った。なお，このシミュレーションにおいては金属の再付着効果を無視し，ＡｕのＴｉに対する相対的なエッチング率の比は8とした。図13は，数値シミュレーションによりFIBエッチングを評価した計算結果を示すグラフなどである。図13(A)および図13(B)は，各々4nmと12nmのビーム径（半値全幅）のFIBを仮定し，シミュレートしたエッチングのプロファイルである。図13(C)は，ギャップ幅をビーム照射量の関数として表したものである（横軸の照射量は，下のＴｉ層が除去される最小の照射量で規格化している）。これらのシミュレーション結果から，ビームの照射量を精密に制御することで，4nmまたは12nmのビーム径のFIBを用いて，各々2nmまたは4nmよりさらに狭いギャップの形成（たとえば，1nm）が可能であるということが分かった。したがって，エッチング工程をその場観察すること，また，その場観察に基づき自動的にFIBをブランクさせることは、ビーム径よりも狭い幅のナノギャップ電極を形成するためには好ましいといえる。
〔比較例１〕
【００５６】
図14は，比較例の加工工程を説明するための電極の様子を示す図である。図14(A)は，細線電極部を加工する様子を示す図であり，照射パターン＃1が描かれている。一方，図14(B)は，細線電極部を切断加工してギャップを形成する様子を示す図であり，照射パターン＃2が描かれている。金属膜として，表面に厚さ約200nmの熱酸化膜を持ったシリコンウェハ上にアルゴンスパッタ蒸着により，厚さ1〜2nmのＴｉおよび厚さ10〜30nmのＡｕを順に堆積し，二層金属膜を形成した。まず，図14(A)に示すような，100μｍ幅のリード電極とパッド電極とをもつ幅約5〜7μｍ，長さ約3μｍのパターンをフォトリソグラフィおよびアルゴンイオンスパッタリングにより作製した。Ａｕ電極はＴｉ密着層により酸化膜表面に十分に接着していた。ナノギャップ電極は二つのエッチング工程で作製した。最初のエッチング工程では，ビーム径約12nm（半値全幅）の30keV Ga FIBを電流密度約1Ａ／ｃｍ2で，二層金属膜の「Ｕ」字型パターン（パターン＃1）上に照射し，幅数10nm，長さ100nmのナノワイヤを形成した。この工程には数分を要した。エッチング中のビームの位置的なずれを修正するため，予めFIBによるエッチングを用いて電極近傍に形成したスポットマーカーを定期的に観察してビーム位置を修正した。第二工程では，FIBをパターン＃2上に照射して，単一ビーム線走査によりナノワイヤにナノギャップを形成した。この第二工程は数秒を要した。
【００５７】
エッチング工程は，電極に流れる電流を測定することでその場観察した。測定電流は電極のエッチングの進行に伴い減少した。電極にはギャップ作製終了時に電極が電気的に破壊されるのを防ぐために，50〜200μＶの一定の微小な直流バイアス電圧を印加した。二つのエッチング工程では電極の電流を測定しながら加工を行い，第二のナノギャップ形成工程においては，自動的にFIBをブランキングさせることで終了させた。FIBをブランキングする電流または電極のエッチング深さは参照電圧（Vref）により制御した。エッチング工程をその場観察することで，ギャップ幅を精密に制御でき，また，下層の基板のエッチングを最小限にすることが可能である。作製したナノギャップ電極のギャップ幅は走査電子顕微鏡（ＳＥＭ）から見積った。また，ギャップの絶縁抵抗測定はＤＣ法を用いた。
【００５８】
[ナノギャップ電極を作製した結果と検討]
図15は，エッチング工程中に測定した試料電流波形である。電流波形に見られるステップは，FIBの位置的なずれの修正のために，エッチングを定期的に中断したことにより生じたものである。図15(A)に，ナノワイヤ形成工程における電流波形，図15(B)に，ナノギャップ形成工程における電流波形を示す。図15(A)に示されるように，ナノワイヤの形成過程においては，FIB照射後およそ100秒で電流の急速な減少が見られ，その後130秒から緩やかな減少になる。この急速な減少はナノワイヤ形成のエッチングの最終段階であることを示し，緩やかな減少は，FIBのガウス分布および指数関数型ビームのボケによるビーム裾によりナノワイヤの両端がエッチングされ，幅が減少するためである。ナノワイヤ形成のエッチングは，電流の緩やかな減少が観察された後に手動で終了した。ナノギャップ形成工程のエッチングは，自動的なビームのブランキングにより120nAの電流で終了させた。挿入図は，スポットマーカー観察によるエッチングの中断がないときに測定した電流波形，およびエッチング深さの関数として数値シミュレートした電流波形を示す（エッチング深さはエッチング時間に対応する）。電流波形は，挿入図に示すようにシミュレーションにより正確に再現できることが分かる。
【００５９】
図16に，比較例において作製されたギャップ電極の図面に代わるＳＥＭ写真の例を示す。図16(A)は，電極全体のＳＥＭ写真であり，図16(B)は，図16(A)の部分拡大図である。この例では，幅約30nmのナノワイヤ中に幅約3nmのナノギャップが形成されている。これらの作製における電流波形は，先に示したものである。FIBをブランキングする電流値（ブランキング電流）をより高い電流で行った場合，より幅の狭いナノギャップが形成できることが分かった。たとえば，幅約3nmのナノギャップはブランキング電流が100nAを超える場合に形成され，50nA未満の低いブランキング電流では4nmより幅の広いナノギャップが形成されることが分かった。
【００６０】
図17は，比較例において作製されたギャップ電極の図面に代わるＳＥＭ写真である。図17(A)に，比較的高いブランキング電流（約230nA）で加工したナノギャップ電極のＳＥＭ写真，図17(B)に，電流−電圧（ＩＶ）特性測定を行った後に観察したナノギャップ電極のＳＥＭ写真の一例を示す。図17(B)において，電極先端部が破壊され剥離していることが分かる。同様な破壊は，100nAを超えるブランキング電流で作製されたギャップに頻繁に観察された。このブランキング電流においてナノギャップに残留するＡｕの電流密度は，1011Ａ／ｍ2と見積られ，この値はＡｕ膜がエレクトロマイグレーションを起こす電流値［C. Durkanm.A. Schneider, and M.E. Welland, J. Appl. Phys. 86 (1999) 1280.］と比べて1桁以上低いことが分かった。この破壊の原因は，ＩＶ特性測定前の試料取り扱い中の静電気放電，ＩＶ特性測定中のエレクトロマイグレーション，あるいは膜中のジュール熱と残留応力の組合せによると考えられる。
【００６１】
図18に，比較的低いブランキング電流（約40nA）で加工し，ＩＶ特性測定後に観察したギャップ電極の図面に代わるＳＥＭ写真を示す。このブランキング電流では約5nmのギャップが形成できた。この作製における電流波形は図15(B)の挿入図に示すものである。このブランキング電流では，平均残留膜厚は初期膜厚のおよそ1／1000である。低いブランキング電流で形成されたナノギャップはＩＶ特性測定中に破損しないことが分かった。
【００６２】
[ナノギャップ電圧の電気絶縁特性]
図19に，比較例において作製された14個のナノギャップ電極の抵抗値のヒストグラムを示す。観測された最も高い抵抗値は約80ＧΩで，ほとんどのギャップは数ＧΩより高い抵抗値を示した。単一分子の電気伝導特性の測定には，ナノギャップ電極は1ＧΩ以上の絶縁抵抗を有することが望ましい。観測された高い抵抗値と本技法の単純な製造方法により，単ー分子の電気伝導特性測定に関する用途を期待できる。しかし，電導度の低いさまざまな分子に適用するためには，抵抗値を増加させることが望まれる。
【００６３】
ナノギャップ電極の漏れ電流の原因は現在のところ不明である。しかし，電極間におけるトンネル電流，イオン照射による損傷，ガリウムによるイオン汚染，およびＡｕの再堆積などが可能性のある原因として考えられる。この中で照射損傷とガリウム汚染は，以下の観測から判断してその可能性は低いと考えられる。図16(A)から分かるように，ナノワイヤ幅のナノギャップ（長手）幅に対する比率は，「Ｕ」字型パターン領域で0.0043，ナノギャップ領域で0.1である。これは，下のＳｉＯ2層における照射損傷，またはガリウム汚染が主な原因であれば，抵抗値が「Ｕ」字型パターン領域で決まることを意味している。静電気放電により偶然に幅の広いナノギャップが形成された場合に，2桁以上高い抵抗値が観測され，また，試験的に作製した幅が約30nmの広いナノギャップ電極が1ＴΩより大きい抵抗値を示したことから，ナノギャップ電極の漏れ電流はＡｕの再堆積によるものであると考えられる。
【００６４】
なお，本発明の実施例により製造されたナノギャップ電極によれば，ギャップ電極近傍にエッチングにより生ずる金属が付着しないのでより良好な電気絶縁特性を有するギャップ電極を製造できた。
【産業上の利用可能性】
【００６５】
本発明のナノギャップ電極の製造方法により製造されたナノギャップ電極は，各種ナノメートルスケールの電子デバイスにおける電気物性測定などの分野で好適に利用されうる。
【図面の簡単な説明】
【００６６】
【図１】図1は，本発明のギャップ電極を製造するための製造システムの例を示す概略図である。
【図２】図2は，本発明の製造方法により製造されるギャップ電極の例を示す図である。
【図３】図3は，本発明の製造方法により製造されるギャップ電極の例を示す図である。
【図４】図4は，FIBエッチングに用いる照射パターンの例を示す概略図である。
【図５】図5は，本発明のギャップ電極の製造工程を示す図である。図5(A)は，電極に線電極部を形成する様子を示す図である。図5(B)は，線電極部に細線電極部及び，ギャップを作製する様子を示す図である。図5(C)は，完成したギャップ電極の様子を示す図である
【図６】図6は，電流計により観測される電流値の例を示す図である。
【図７】図7は，本実施例において用いたエッチング装置の概略構成図である。
【図８】図8は，エッチングのパターンを示す概略図である。
【図９】図9は，電流計により測定された線電極を流れる電流の時間変化を示すグラフである。
【図１０】図10は，単一線ビーム走査と，複数線ビーム走査を行った場合の照射量比を計算した計算結果を示すグラフである。
【図１１】図11は，実施例1で得られたギャップ電極の図面に変わるSEM像である。
【図１２】図12は，実施例2において製造されたギャップ電極を示す図面に代わるSEM像である。
【図１３】図13は，数値シミュレーションによりFIBエッチングを評価した計算結果を示すグラフなどである。図13(A)および図13(B)は，各々4nmと12nmのビーム径（半値全幅）のFIBを仮定し，シミュレートしたエッチングのプロファイルである。図13(C)は，ギャップ幅をビーム照射量の関数として表したものである（横軸の照射量は，下のＴｉ層が除去される最小の照射量で規格化している）。
【図１４】図14は，本比較例の加工工程を説明するための電極の様子を示す図である。図14(A)は，細線電極部を加工する様子を示す図であり，パターン＃1が描かれている。一方，図14(B)は，細線電極部を切断加工してギャップを形成する様子を示すための図であり，パターン＃2が描かれている。
【図１５】図15は，エッチング工程中に測定した試料電流波形である。。図15(A)に，ナノワイヤ形成工程における電流波形，図15(B)に，ナノギャップ形成工程における電流波形を示す。
【図１６】図16に，比較例において作製されたギャップ電極の図面に代わるＳＥＭ写真の例を示す。図16(A)は，電極全体のＳＥＭ写真であり，図16(B)は，図16(A)の部分拡大図である。
【図１７】図17は，比較例において作製されたギャップ電極の図面に代わるＳＥＭ写真である。図17(A)に，比較的高いブランキング電流（約230nA）で加工したナノギャップ電極のＳＥＭ写真，図17(B)に，電流−電圧（ＩＶ）特性測定を行った後に観察したナノギャップ電極のＳＥＭ写真の一例を示す。
【図１８】図18に，比較的低いブランキング電流（約40nA）で加工し，ＩＶ特性測定後に観察したギャップ電極の図面に代わるＳＥＭ写真を示す。
【図１９】図19に，比較例において作製された14個のナノギャップ電極の抵抗値のヒストグラムを示す。
【符号の説明】
【００６７】
1  ギャップ電極の製造システム
2  集束イオンビーム装置
3  電圧源
4  電流計
5  補助的なビームブランキング回路
6  コンピュータ
7  電極
8  ビームブランキング電源
20  線電極部
21  線電極部の長さ
22  線電極部の幅
23，24  リード電極部
30  細線電極部
31  細線電極部の長さ
32  細線電極部の幅
40  ギャップ電極
41  ギャップ
51  アンド回路
52  比較回路
【図１】
2007201211.tif 000003
【図２】
2007201211.tif 000004
【図３】
2007201211.tif 000005
【図４】
2007201211.tif 000006
【図５】
2007201211.tif 000007
【図６】
2007201211.tif 000008
【図７】
2007201211.tif 000009
【図８】
2007201211.tif 000010
【図９】
2007201211.tif 000011
【図１０】
2007201211.tif 000012
【図１１】
2007201211.tif 000013
【図１２】
2007201211.tif 000014
【図１３】
2007201211.tif 000015
【図１４】
2007201211.tif 000016
【図１５】
2007201211.tif 000017
【図１６】
2007201211.tif 000018
【図１７】
2007201211.tif 000019
【図１８】
2007201211.tif 000020
【図１９】
2007201211.tif 000021