(57)【要約】  【課題】半田層の熱疲労や、必要に応じて過電流状態も迅速に検出可能として半導体素子を確実に保護するようにした電力用半導体素子の異常検出装置を低コストにて提供する。  【解決手段】センスエミッタ端子を備えると共に半田層の表面にチップの電極が接合されるＩＧＢＴ等の異常検出装置であって、センスエミッタ端子に流れる電流を検出してＩＧＢＴに対する保護動作を行う電力用半導体素子の異常検出装置に関する。ＩＧＢＴチップ１０１Ｃに形成された複数のセンスエミッタ端子１０１ｘ，１０１ｙによる電流検出値の差を求める減算器１３３と、これらの差を所定の基準値と比較して半田層１１０の熱疲労によるクラック発生を検出するコンパレータ１３４，１３５、オア回路１３６等を備える。【選択図】図２
2007040817.tif 000002
【特許請求の範囲】
【請求項１】
電流検出用端子を備えると共に導電体の表面に素子チップの電極が接合される電力用半導体素子の異常検出装置であって、前記電流検出用端子に流れる電流を検出して前記半導体素子に対する保護動作を行う電力用半導体素子の異常検出装置において、
前記素子チップに形成された複数の電流検出用端子による電流検出値の差または比率を求める手段と、これらの差または比率を所定の基準値と比較して前記導電体の熱疲労を検出する手段と、
を備えたことを特徴とする電力用半導体素子の異常検出装置。
【請求項２】
請求項１に記載した電力用半導体素子の異常検出装置において、
前記導電体は、銅箔パターンの表面に前記電極を接合するための半田層であり、
この半田層の熱疲労を検出する手段は、熱疲労によるクラックを検出することを特徴とする電力用半導体素子の異常検出装置。
【請求項３】
請求項１または２に記載した電力用半導体素子の異常検出装置において、
複数の電流検出用端子による電流検出値の差または比率を求める手段は、前記電流検出値を電圧にそれぞれ変換して差または比率を求める手段であることを特徴とする電力用半導体素子の異常検出装置。
【請求項４】
請求項１〜３の何れか１項に記載した電力用半導体素子の異常検出装置において、
前記電流検出用端子を、前記電極に接合する前記導電層の形状に対応させて複数配置したことを特徴とする電力用半導体素子の異常検出装置。
【請求項５】
請求項１〜４の何れか１項に記載した電力用半導体素子の異常検出装置において、
前記電流検出用端子による電流検出値が過電流検出レベルを超えたときに前記半導体素子の過電流状態を検出する手段を備えたことを特徴とする電力用半導体素子の異常検出装置。
【請求項６】
請求項１〜４の何れか１項による熱疲労検出時、または、請求項５による過電流検出時に、前記半導体素子を構成要素とする電力変換装置を異常時制御アルゴリズムに従って制御することを特徴とする電力用半導体素子の異常検出装置。
【請求項７】
請求項６に記載した電力用半導体素子の異常検出装置において、
前記異常時制御アルゴリズムは、前記半導体素子を直ちに遮断して前記電力変換装置の運転を停止させる制御動作を含むことを特徴とする電力用半導体素子の異常検出装置。
【請求項８】
請求項６に記載した電力用半導体素子の異常検出装置において、
前記異常時制御アルゴリズムは、所定時間経過後に、または予め設定された運転パターンの実行後に、前記電力変換装置の運転を停止させる制御動作を含むことを特徴とする電力用半導体素子の異常検出装置。
【請求項９】
請求項６〜８の何れか１項に記載した電力用半導体素子の異常検出装置において、
前記異常時制御アルゴリズムは、外部へアラーム信号を出力させる制御動作を含むことを特徴とする電力用半導体素子の異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置等に用いられる電力用半導体素子を高温等による破壊から保護するための異常検出装置に関するものである。
【背景技術】
【０００２】
図７は、電力変換装置の一例として直流−交流変換を行うインバータの主回路構成を示している。
図７において、１は直流電源、２は電動機等の負荷、３は直流電圧を所定の大きさ及び周波数の交流電圧に変換するインバータ部である。なお、図示されていないが、直流電源１は、一般的に、交流電源電圧をダイオード整流器と大容量の電解コンデンサとにより整流、平滑して構成される。
【０００３】
また、インバータ部３において、４は電力用半導体素子としてのＩＧＢＴ、５はＩＧＢＴ４に逆並列接続された還流ダイオードであり、これらが三相の上下アームに合計６個接続されている。
６はＩＧＢＴ４の駆動・保護回路であり、一般にＩＧＢＴ４及び駆動・保護回路６を一体化したモジュールをＩＰＭ（インテリジェントパワーモジュール）と呼んでいる。なお、２０は上記駆動・保護回路６との間で信号を授受して各ＩＧＢＴ４をオンオフ制御する制御回路である。
ここで、駆動・保護回路６は、ＩＧＢＴ４を駆動するだけでなく、ＩＧＢＴ４を過電流や過熱から保護する保護動作も行っている。
【０００４】
図８は、過電流保護及び過熱保護機能を有する駆動・保護回路６の内部構成図である。なお、７はＩＧＢＴ４の過電流を検出するための電流検出用端子としてのセンスエミッタ端子であり（この場合のＩＧＢＴ４をセンス機能付きＩＧＢＴとも呼ぶ）、このセンスエミッタ端子７はＩＧＢＴチップ４Ｃ内に形成されている。
【０００５】
図８に示す駆動・保護回路６において、８はゲート駆動回路であり、前記制御回路２０からの制御信号を受けてＩＧＢＴ４をオン、オフするためのものである。１０はＩＧＢＴチップ４Ｃに内蔵されている温度検出用のダイオードであり、駆動・保護回路６内の電流源１１から電流を流し、ダイオード１０の電流−温度特性（通常は負特性）を利用して、ＩＧＢＴチップ４Ｃの温度が基準電圧１３に対応する温度以上か否かをコンパレータ１２にて判断する。そして、ダイオード１０による検出温度が設定値以下になった場合には、オア回路１８を介して図７の制御回路２０等にアラーム信号を出力すると共に、ゲート駆動回路８側にも信号を出力してＩＧＢＴ４を強制的に遮断する。
【０００６】
また、１５はセンスエミッタ端子７と直列に接続された電流検出用の抵抗であり、この抵抗１５の両端電圧が基準電圧１６以上になるとＩＧＢＴ４に過電流が流れていると判断し、コンパレータ１７及びオア回路１８を介してアラーム出力及びＩＧＢＴ４の強制遮断を実行する。
なお、アラーム信号が出力された場合には、制御回路２０側でも装置の強制停止を行うのが普通である。
【０００７】
次に、図９は、上述したＩＧＢＴ４及び駆動・保護回路６を一体化したＩＰＭの概略断面図であり、主としてＩＧＢＴチップ４Ｃ及び還流ダイオードチップ５Ｃの実装構造を示したものである。
図９において、１９１は銅ベース、１９２は絶縁材、１９３，１９４は銅箔パターン（絶縁材１９２及び銅箔パターン１９３，１９４をまとめて絶縁基板という）であり、ＩＧＢＴチップ４Ｃ及び還流ダイオードチップ５Ｃは銅箔パターン１９３，１９４上にそれぞれ半田付けされている。１９５，１９６は半田層を示す。また、１９７はケースである。
ここでは、駆動・保護回路６の実装構造については図示及び説明を省略してある。
【０００８】
一般にＩＰＭが長期にわたって使用されると、半田層１９５，１９６と銅箔パターン１９３，１９４との熱膨張率の相違によって半田層１９５，１９６が熱疲労を起こし、その結果、図１０に示すようにクラック１９８が入り始める
クラック１９８が入ると、例えばＩＧＢＴチップ４Ｃと絶縁基板との間の熱抵抗が急激に高くなり、ＩＧＢＴチップ４Ｃの温度上昇率も急激に高くなる。このため、前述した図８におけるダイオード１０、コンパレータ１２、オア回路１８等による温度検出動作が間に合わず、最終的にＩＧＢＴチップ４Ｃの破壊を招くおそれがあった。また、半田層１９５，１９６にクラック１９８が入った場合、ＩＰＭとしてはもはや寿命であり、電力変換装置としては早期にＩＰＭを交換する必要がある。
【０００９】
図１１は、半田層１９５の周辺部にクラック１９８が入った場合にＩＧＢＴチップ４Ｃの内部に流れる電流の模式図を示している。図１１において、４１はコレクタ電極、４２はＰ層、４３はＮ層、４４はＰ層、４５はＮ層、４６は端部のエミッタ電極、４７は中央部のエミッタ電極、４８はゲート電極である（実際のＩＧＢＴチップの構造は更に複雑であるが、便宜上、構造を簡略化している）。
ここでは半田層１９５の周辺部にクラック１９８が入っているため、銅箔パターン１９３からコレクタ電極４１に流れる電流は概ね半田層１９５の中央部を流れる。コレクタ電極４１に流入した電流は拡散しようとするが、コレクタ電極４１の中央部に比べてその周囲はコレクタ電極４１の水平方向の抵抗分４１Ｒによってインピーダンスが高いため、コレクタ電流の大部分は、図に太線で示すようにＩＧＢＴチップ４Ｃの中央部を通ってエミッタ電極４７方向に流れることになる。
【００１０】
図１１のように半田層１９５にクラック１９８が発生すると、前述したごとくＩＧＢＴチップ４Ｃの温度が急激に上昇するため温度検出が不可能な場合もある。また、クラック１９８の位置によってＩＧＢＴチップ４Ｃの各部を流れる電流の大きさも異なるので、図８のようにセンスエミッタ端子７を一カ所にだけ配置して電流を検出する構造では、クラック１９８を正確に検出できないおそれもある。
【００１１】
なお、従来技術として、電力用半導体素子の表裏にそれぞれ設けられた電極の温度を熱電対により検出し、前記半導体素子と各電極とを接合する半田の劣化によるクラック発生を検出するようにした半導体装置の異常検出装置が、特許文献１に記載されている。
【００１２】
また、センス機能付きＩＧＢＴに複数のカレントセンシング部（センスエミッタ端子）を設け、これらのカレントセンシング部による検出電流に対応する電圧を主電流オフ指令回路及び主電流制限回路にそれぞれ別個に入力することにより、ＩＧＢＴの過大電流検出レベルと短絡電流検出レベルとをそれぞれ独立に設定可能としてＩＧＢＴを大電流による破壊から適切に保護するようにした半導体装置が、特許文献２に記載されている。
【００１３】
更に、メイントランジスタ部の周囲に複数のセンストランジスタ部（センスエミッタ端子）を配置してこれらのセンストランジスタ部のエミッタを一括接続し、過渡的な熱等に起因して電流の面内分布が変化した場合でも、全てのセンストランジスタ部を流れる電流の和であるセンス電流が一定であることを利用して高精度に電流検出を行うようにした電流検出機能付トランジスタが、特許文献３に記載されている。
【００１４】
【特許文献１】特開２００３−１７２７６０号公報（［００７１］〜［００８４］、図１〜図３等）
【特許文献２】特開平６−１６４３４４号公報（［００１４］〜［００２２］、図１、図２等）
【特許文献３】特開平５−７４８０２号公報（［０００７］〜［００１３］、図１〜図３等）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述した特許文献１記載の従来技術では、熱電対により温度を検出しているため、応答が遅く、半田層のクラックを迅速に検出して保護動作を行うのが困難であるという問題がある。
また、特許文献２記載の従来技術では、複数のセンストランジスタ部を用いて異なる保護レベルをそれぞれ設定しようとするものであり、半田層の熱疲労に着目した保護動作については特に開示されていない。
更に、特許文献３記載の従来技術では、チップの四隅等に配置した複数のセンストランジスタ部を流れる電流の合計値と主電流との比が一定であることを利用して電流検出精度を向上させているが、複数のセンストランジスタ部を均一に配置する必要があるため、製造上の制約が多く、コスト高になるという問題があった。
【００１６】
そこで本発明の解決課題は、半田層の熱疲労や、必要に応じて過電流状態も迅速に検出可能として半導体素子を確実に保護するようにした電力用半導体素子の異常検出装置を低コストにて提供することにある。
【課題を解決するための手段】
【００１７】
本発明は、図１１によって説明したように、熱疲労により半田層にクラックが入ると、電力用半導体素子の電極からクラックを介して電流が通流する位置に配置されたセンスエミッタ端子には電流が流れにくくなり、その電流検出値が他のセンスエミッタ端子による電流検出値よりも小さくなる（クラックがない状態では、センスエミッタ端子の位置によらず各センスエミッタ端子による電流検出値は概ね等しくなる）ことに着目したものである。
すなわち、請求項１に記載した発明は、電流検出用端子を備えると共に導電体の表面に素子チップの電極が接合される電力用半導体素子の異常検出装置であって、前記電流検出用端子に流れる電流を検出して前記半導体素子に対する保護動作を行う電力用半導体素子の異常検出装置において、
前記素子チップに形成された複数の電流検出用端子による電流検出値の差または比率を求める手段と、これらの差または比率を所定の基準値と比較して前記導電体の熱疲労を検出する手段と、を備えたものである。
【００１８】
請求項２に記載した発明は、請求項１において、
前記導電体は、銅箔パターンの表面に前記電極を接合するための半田層であり、この半田層の熱疲労を検出する手段は、熱疲労によるクラックを検出するものである。
【００１９】
請求項３に記載した発明は、請求項１または２において、
複数の電流検出用端子による電流検出値の差または比率を求める手段は、前記電流検出値を電圧にそれぞれ変換して差または比率を求める手段であることを特徴とする。
【００２０】
請求項４に記載した発明は、請求項１〜３の何れか１項において、
前記電流検出用端子を、前記電極に接合する前記導電層の形状に対応させて複数配置したものである。
【００２１】
請求項５に記載した発明は、請求項１〜４の何れか１項において、
前記電流検出用端子による電流検出値が過電流検出レベルを超えたときに前記半導体素子の過電流状態を検出する手段を備えたものである。
【００２２】
請求項６に記載した発明は、請求項１〜４の何れか１項による熱疲労検出時、または、請求項５による過電流検出時に、前記半導体素子を構成要素とする電力変換装置を異常時制御アルゴリズムに従って制御するものである。
【００２３】
請求項７に記載した発明は、請求項６において、前記異常時制御アルゴリズムは、前記半導体素子を直ちに遮断して前記電力変換装置の運転を停止させる制御動作を含むものである。
【００２４】
請求項８に記載した発明は、請求項６において、前記異常時制御アルゴリズムは、所定時間経過後に、または予め設定された運転パターンの実行後に、前記電力変換装置の運転を停止させる制御動作を含むものである。
【００２５】
請求項９に記載した発明は、請求項６〜８の何れか１項において、
前記異常時制御アルゴリズムは、外部へアラーム信号を出力させる制御動作を含むものである。
【発明の効果】
【００２６】
本発明によれば、ＩＧＢＴ等の電力用半導体素子を内蔵したＩＰＭ等における熱疲労現象や過電流状態を的確に検出することができ、これらの寿命推定が可能である。特に本発明では、熱電対等により温度を測定するのではなく、複数の電流検出用端子（センスエミッタ端子）による電流検出値の差や比に基づいて半導体素子の過熱状態を推定し、所定の保護動作を行うため、温度検出回路等の動作上の遅れもなく、迅速な異常検出、保護動作が可能になる。
これにより、熱疲労等に起因した半導体素子や電力変換装置の破壊を未然に防止することができる。
【発明を実施するための最良の形態】
【００２７】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示すもので、ＩＰＭのうち主としてＩＧＢＴチップの実装部分を示した平面図（図１（ａ））及び回路図（図１（ｂ））である。なお、ＩＰＭに内蔵された駆動・保護回路の構成については後述する。
【００２８】
図１（ａ）において、１０１ＣはＩＧＢＴチップ、１１０はＩＧＢＴチップ１０１Ｃを銅箔パターン１２０の表面に接合する半田層であり、銅箔パターン１２０は前記図９と同様に絶縁材の表面に固着されている。
ＩＧＢＴチップ１０１Ｃ上面の活性領域のほぼ中央部には、電流検出用端子としての第１のセンスエミッタ端子１０１ｘが配置されており、四隅のうちの一角には電流検出用端子としての第２のセンスエミッタ端子１０１ｙが配置されている。また、図１（ｂ）はＩＧＢＴチップ１０１Ｃを電気的に示したＩＧＢＴ１０１の回路図であり、Ｇはゲート電極、Ｃはコレクタ電極、Ｅはエミッタ電極である。なお、これらの各電極Ｇ，Ｃ，Ｅについては、図１（ａ）における図示を省略してある。
【００２９】
図２は、上記ＩＧＢＴ１０１の駆動・保護回路の構成図である。
この駆動・保護回路１３０Ａは、前述した図７の制御回路２０からの制御信号に基づいてＩＧＢＴ１０１を駆動するゲート駆動回路１３１と、センスエミッタ端子１０１ｘ，１０１ｙにそれぞれ接続された検出用抵抗１３２ｘ，１３２ｙと、これらの検出用抵抗１３２ｘ，１３２ｙの両端電圧が図示の符号で入力される減算器１３３と、この減算器１３３の出力が非反転入力端子に入力され、かつ反転入力端子に基準電圧１３４ｒが加えられた第１のコンパレータ１３４と、前記減算器１３３の出力が反転入力端子に入力され、かつ非反転入力端子に基準電圧１３５ｒが加えられた第２のコンパレータ１３５と、第１，第２のコンパレータ１３４，１３５の出力信号が入力されるオア回路１３６とを備えている。
【００３０】
次に、この実施形態の動作を説明する。
図１の半田層１１０が熱疲労しておらず、クラックが発生していない場合には、前述した図１１の説明から明らかなように、ＩＧＢＴチップ１０１Ｃの中央部を通って第１のセンスエミッタ端子１０１ｘにより検出される電流検出値と、ＩＧＢＴチップ１０１Ｃの端部を通って第２のセンスエミッタ端子１０１ｙにより検出される電流検出値との差は余り生じない。このため、図２のコンパレータ１３４，１３５の基準電圧１３４ｒ，１３５ｒを適宜な値に設定しておけば、減算器１３３の出力電圧は基準電圧１３４ｒよりも小さく、かつ基準電圧１３５ｒより大きくなるため、コンパレータ１３４，１３５及びオア回路１３６からは出力信号が発生しない。
【００３１】
一方、例えば第２のセンスエミッタ端子１０１ｙの下方近傍において半田層１１０にクラックが発生すると、第１のセンスエミッタ端子１０１ｘによる電流検出値よりも第２のセンスエミッタ端子１０１ｙによる電流検出値の方が小さくなり、減算器１３３の出力電圧が大きくなる。この出力電圧が第１のコンパレータ１３４の基準電圧１３４ｒを超えれば、コンパレータ１３４及びオア回路１３６を介して信号が出力される。
従って、この信号を半田層１１０の熱疲労検出信号として制御回路２０に与え、ゲート駆動回路１３１の動作を即座に停止させたり、ある設定時間経過後または所定の運転パターン実行後に停止させて保護動作を行うことができる。また、オア回路１３６の出力信号に基づいてアラームを発生させても良い。
【００３２】
更に、第１のセンスエミッタ端子１０１ｘの下方近傍、すなわちＩＧＢＴチップ１０１Ｃの中央部の下方近傍において半田層１１０にクラックが発生すると、第１のセンスエミッタ端子１０１ｘによる電流検出値よりも第２のセンスエミッタ端子１０１ｙによる電流検出値の方が大きくなり、減算器１３３の出力電圧が負方向に大きくなる。この出力電圧が第２のコンパレータ１３５の基準電圧１３５ｒを下回ることにより、コンパレータ１３５及びオア回路１３６を介して信号が出力されるため、前記同様に所定の保護動作を行わせることが可能である。
なお、オア回路１３６の出力信号を図８と同様にゲート駆動回路１３１に入力し、ゲート駆動回路１３１の動作を直接停止させても良い。
【００３３】
上記のように、図２の回路構成によれば、第１，第２のセンスエミッタ端子１０１ｘ，１０１ｙによる電流検出値の差が一定値以上になった場合に半田層１１０の熱疲労検出信号を出力させることができ、所定の保護動作を行うことが可能である。
【００３４】
次いで、図３は駆動・保護回路の他の構成図である。なお、図２と同一の構成要素には同一の符号を付してある。
図３に示す駆動・保護回路１３０Ｂは、図２における減算器１３３の代わりに除算器１３７を接続すると共に、第２のコンパレータ１３５の基準電圧１３５ｒの極性を図２とは逆にしたものであり、除算器１３７は第１のセンスエミッタ端子１０１ｘの電流による検出用抵抗１３２ｘの両端電圧を第２のセンスエミッタ端子１０１ｙの電流による検出用抵抗１３２ｙの両端電圧によって除算するように構成されている。
【００３５】
この実施形態では、半田層１１０にクラックが発生していない場合には、第１のセンスエミッタ端子１０１ｘによる電流検出値と第２のセンスエミッタ端子１０１ｙによる電流検出値とがほぼ等しく、除算器１３７の出力はほぼ１である。このため、第１，第２のコンパレータ１３４，１３５の基準電圧１３４ｒ，１３５ｒを適宜な値に設定しておけば、コンパレータ１３４，１３５及びオア回路１３６からは出力信号が発生しない。
【００３６】
しかし、例えば第２のセンスエミッタ端子１０１ｙの下方近傍において半田層１１０にクラックが発生すると、第１のセンスエミッタ端子１０１ｘによる電流検出値よりも第２のセンスエミッタ端子１０１ｙによる電流検出値の方が小さくなるので、除算器１３７の出力電圧が大きくなり、この出力電圧が第１のコンパレータ１３４の基準電圧１３４ｒを超えればコンパレータ１３４及びオア回路１３６を介して信号が出力される。
また、ＩＧＢＴチップ１０１Ｃの中央部の下方近傍において半田層１１０にクラックが発生すると、第１のセンスエミッタ端子１０１ｘによる電流検出値よりも第２のセンスエミッタ端子１０１ｙによる電流検出値の方が大きくなるので、除算器１３７の出力電圧が小さくなり、この出力電圧が第２のコンパレータ１３５の基準電圧１３５ｒを下回るとコンパレータ１３５及びオア回路１３６を介して信号が出力される。
従って、オア回路１３６の出力信号を熱疲労検出信号として利用することにより、前記同様に所定の保護動作を行わせることができる。
【００３７】
なお、図１に示した第１実施形態では、第１，第２のセンスエミッタ端子１０１ｘ，１０１ｙの下方近傍におけるクラックの発生に対しては有効であるが、例えば図１においてセンスエミッタ端子１０１ｙが配置されていない隅部３箇所の下方近傍の半田層１１０にクラックが発生したような場合には、第１，第２のセンスエミッタ端子１０１ｘ，１０１ｙによる電流検出値にそれほど差が生じず、上記クラックの発生を検出できないおそれもある。
そこで、本発明の第２実施形態では、これらの箇所におけるクラックの発生も検出できるようにした。
【００３８】
すなわち、図４は、第２実施形態においてＩＧＢＴチップの実装部分を示した平面図（図４（ａ））及び回路図（図４（ｂ））である。この実施形態では、図４（ａ）に示すようにＩＧＢＴチップ１０２Ｃの中央部にセンスエミッタ端子１０１ｘが配置されると共に、四隅にセンスエミッタ端子１０１ｚがそれぞれ配置されている。なお、図４（ｂ）はＩＧＢＴチップ１０２Ｃを電気的に示したＩＧＢＴ１０２の回路図である。
【００３９】
本実施形態において、回路構成は図示しないが、例えば四隅のセンスエミッタ端子１０１ｚによる電流検出値（図２，図３における検出用抵抗の両端電圧値）同士を比較し、その中の代表値（例えば最小の電流検出値）と中央部のセンスエミッタ端子１０１ｘによる電流検出値とを図２の減算器１３３や図３の除算器１３７に入力し、これらの出力電圧をコンパレータ１３４，１３５により基準電圧１３４ｒ，１３５ｒとそれぞれ比較すれば、第１実施形態と同様に熱疲労検出信号を得ることができる。
【００４０】
このようにすれば、仮に四隅のセンスエミッタ端子１０１ｚのうち何れか１個の下方近傍の半田層１１０にクラックが発生していれば、そのセンスエミッタ端子１０１ｚによる電流検出値は中央部のセンスエミッタ端子１０１ｘによる電流検出値よりも小さくなるので、コンパレータ１３４，１３５及びオア回路１３６を介してクラックの発生を検出することができる。
なお、半田層１１０でのクラックの発生により半田層１１０の抵抗値が大きくなり、半田層１１０やＩＧＢＴ１０２の温度上昇によってセンスエミッタ端子１０１ｘ，１０１ｚによる電流検出値が全体的に変化することが予想されるが、四隅のセンスエミッタ端子１０１ｚによる電流検出値の代表値と中央部のセンスエミッタ端子１０１ｘによる電流検出値との大小関係は相対的に変わらないため、特に問題にはならない。
図示は省略するが、検出精度を上げるために、図４（ａ）のセンスエミッタ端子１０１ｚの相互間に更に別のセンスエミッタ端子を追加しても良い。
【００４１】
次に、図５は本発明の第３実施形態に係る駆動・保護回路の構成図であり、前述した第１実施形態におけるＩＧＢＴ１０１の過電流検出・保護を行うためのものである。
図５に示す駆動・保護回路１３０Ｃでは、検出用抵抗１３２ｘ、１３２ｙの両端電圧がセレクタ１３８に入力され、その出力電圧が過電流検出用のコンパレータ１３９の非反転入力端子に入力されていると共に、コンパレータ１３９の出力信号がオア回路１４０の一方の入力端子に加えられている。
ここで、セレクタ１３８は入力電圧のうち最大値を選択して出力する機能を持っている。また、１３９ｒはコンパレータ１３９の反転入力端子に加えられている基準電圧であり、過電流検出レベルに相当する。
【００４２】
なお、オア回路１４０の他方の入力端子に、例えば図２や図３におけるオア回路１３６の出力信号を入力することにより、オア回路１４０の出力信号から過電流検出信号と熱疲労検出信号との双方を得ることが可能である。この場合、センスエミッタ端子１０１ｘ，１０１ｙは、過電流検出及び熱疲労検出を行う電流検出用端子として共用することができると共に、電流検出用抵抗１３２ｘ，１３２ｙも共用可能である。
【００４３】
本実施形態では、センスエミッタ端子１０１ｘ，１０１ｙによる電流検出値の中で最大値をセレクタ１３８により選択し、その電流検出値に相当する電圧をコンパレータ１３９にて過電流検出レベルの基準電圧１３９ｒと比較することで、ＩＧＢＴ１０１の過電流状態を検出することができる。そして、過電流検出時には、熱疲労検出時と同様に制御回路２０によりゲート駆動回路１３１の動作を停止させたり、アラーム信号等を出力させればよい。
【００４４】
通常、センスエミッタ端子の位置によって電流検出値は異なるものであり、１カ所だけの電流検出ではＩＧＢＴを実際に流れている電流を正確に検出できず、過電流検出に支障をきたすおそれがある。これに対し、本実施形態によれば、図８のように単一のセンスエミッタ端子により１カ所の電流を検出する方法に比べて、確実かつ安全サイドに過電流検出及び保護動作を行うことが可能となる。
【００４５】
次いで、図６は電力変換装置の制御回路２０における制御アルゴリズムを示している。
電力変換装置の運転指令２０１に対して、前述した各実施形態による熱疲労検出信号２０５がない場合は、論理ゲート２０２を介して通常時制御アルゴリズム２０３を有効とし、このアルゴリズム２０３をオア回路２０４を介して実行させる。
一方、熱疲労検出信号２０５が発生した場合には、論理ゲート２０６を介して異常時制御アルゴリズム２０７を有効とし、このアルゴリズム２０７をオア回路２０４を介して実行させる。
【００４６】
ここで、通常時制御アルゴリズム２０３は、電力変換装置から所定の大きさ及び周波数の電圧を出力させるために各ＩＧＢＴをオンオフする制御動作に必要なアルゴリズムであり、異常時制御アルゴリズムは、各ＩＧＢＴの全ゲートオフ動作により電力変換装置の運転を直ちに停止させるようなアルゴリズムを意味する。
但し、場合によっては、半田層１１０にクラック等が発生していても、ＩＧＢＴチップの温度が絶対最大定格温度以下であれば即破壊に至るおそれは少ないため、ある設定された所定の運転シーケンスの実行後に電力変換装置の運転を停止させても良い。
また、図６では熱疲労検出信号２０５を利用したアルゴリズムとして説明したが、熱疲労検出信号２０５の代わりに、図５のオア回路１４０の出力である過電流検出信号を用いても良い。
【００４７】
なお、上記各実施形態では、熱疲労の検出や過電流の検出をＩＰＭ内の駆動・保護回路１３０Ａ〜１３０Ｃにより行うものとしているが、電力変換装置の制御回路２０内で行っても良いのは勿論である。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態におけるＩＧＢＴチップの実装部分を示した平面図（図１（ａ））及び回路図（図１（ｂ））である。
【図２】第１実施形態における駆動・保護回路の構成図である。
【図３】第１実施形態における駆動・保護回路の他の構成図である。
【図４】本発明の第２実施形態におけるＩＧＢＴチップの実装部分を示した平面図（図４（ａ））及び回路図（図４（ｂ））である。
【図５】本発明の第３実施形態における駆動・保護回路の構成図である。
【図６】電力変換装置の制御回路における制御アルゴリズムを示す図である。
【図７】インバータの主回路構成図である。
【図８】図７における駆動・保護回路の内部構成図である。
【図９】ＩＰＭの概略断面図である。
【図１０】半田層にクラックが発生した場合のＩＰＭの概略断面図である。
【図１１】半田層にクラックが発生した場合におけるＩＧＢＴチップ内の電流経路を示す断面図である。
【符号の説明】
【００４９】
１：直流電源
２：負荷
３：インバータ部
２０：制御回路
１０１，１０２：ＩＧＢＴ 
１０１Ｃ，１０２Ｃ：ＩＧＢＴチップ
１０１ｘ，１０１ｙ，１０１ｚ：センスエミッタ端子
１１０：半田層
１２０：銅箔パターン
１３０Ａ，１３０Ｂ，１３０Ｃ：駆動・保護回路
１３１：ゲート駆動回路
１３２ａ，１３２ｂ：検出用抵抗
１３３：減算器
１３４，１３５，１３９：コンパレータ
１３４ｒ，１３５ｒ，１３９ｒ：基準電圧
１３６，１４０：オア回路
１３７：除算器
１３８：セレクタ
【図１】
2007040817.tif 000003
【図２】
2007040817.tif 000004
【図３】
2007040817.tif 000005
【図４】
2007040817.tif 000006
【図５】
2007040817.tif 000007
【図６】
2007040817.tif 000008
【図７】
2007040817.tif 000009
【図８】
2007040817.tif 000010
【図９】
2007040817.tif 000011
【図１０】
2007040817.tif 000012
【図１１】
2007040817.tif 000013