(57)【要約】【課題】信号出力の高速化を実現することが可能な２次元の固体撮像装置を提供する。【解決手段】複数の画素を行列状に配置してなる画素領域１と、画素の列毎に設けられ、画素の列の画素信号を蓄積する第１容量素子２ａ及び第２容量素子２ｂと、容量素子の画素信号を伝達する第１水平信号線３ａ及び第２水平信号線３ｂと、水平信号線と接続された共通信号線６と、容量素子から水平信号線への画素信号の読み出しを制御する走査タイミング発生部４及びスイッチ部７と、水平信号線を選択し、水平信号線から共通信号線６に画素信号を出力させる外部出力タイミング発生部５及びスイッチ部８とを備え、走査タイミング発生部４及びスイッチ部７と外部出力タイミング発生部５及びスイッチ部８とは、容量素子から水平信号線に画素信号を読み出す時間が水平信号線から共通信号線６に画素信号を出力させる時間よりも長くなるように、画素信号の読み出し及び出力を制御する。【選択図】図１
2007142686.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素を行列状に配置してなる画素領域と、
それぞれ前記画素の列毎に設けられ、対応する前記画素の列の画素信号を蓄積する複数の蓄積素子と、
それぞれ異なる前記蓄積素子と接続され、前記蓄積素子の画素信号を伝達する複数の信号線と、
前記複数の信号線と接続され、前記蓄積素子の画素信号を伝達する共通信号線と、
前記蓄積素子から前記信号線への画素信号の読み出しを制御する読み出し制御手段と、
前記複数の信号線のいずれかを選択し、選択された前記信号線から前記共通信号線に画素信号を出力させる出力制御手段とを備え、
前記読み出し制御手段及び前記出力制御手段は、前記蓄積素子から前記信号線に画素信号を読み出す期間が前記信号線から前記共通信号線に画素信号を出力させる期間よりも長くなるように、画素信号の読み出し及び出力を制御する
ことを特徴とする固体撮像装置。
【請求項２】
前記読み出し制御手段は、前記蓄積素子から前記信号線への画素信号の読み出しを開始する時期が前記複数の蓄積素子のそれぞれで異なり、かつ前記蓄積素子から前記信号線への画素信号の読み出し期間が前記複数の蓄積素子のそれぞれで同じになるように、画素信号の読み出しを制御し、
所定の前記蓄積素子から読み出しを開始してから前記所定の蓄積素子の次に読み出しが行われる前記蓄積素子から読み出しを開始するまでの時期のずれは、前記蓄積素子から前記信号線に画素信号を読み出す期間よりも短い
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記読み出し制御手段及び前記出力制御手段は、前記信号線から前記共通信号線に画素信号を出力させる期間と前記時期のずれとが等しくなるように、画素信号の読み出し及び出力を制御する
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記読み出し制御手段は、前記複数の蓄積素子からの画素信号の読み出しが前記複数の蓄積素子の並んでいる順で開始されるように、画素信号の読み出しを制御する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記読み出し制御手段は、前記蓄積素子と前記信号線との間に設けられたスイッチと、前記スイッチのオン・オフを制御する制御信号を生成するシフトレジスタとから構成される
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記画素は、色分離機能を有し、
前記複数の蓄積素子は、異なる色の光を光電変換して得られた画素信号を蓄積する
ことを特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、異なる色の光を光電変換して得られた画素信号を前記複数の蓄積素子のいずれに蓄積させるか振り分ける振り分け手段を備える
ことを特徴とする請求項６に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に高速信号読み出しにおいて共通信号線から画素信号を読み出すタイミングを発生する高速動作する走査回路を必要としない回路構成に関する。
【背景技術】
【０００２】
近年、固体撮像装置はデジタルカメラやスキャナ等の入力部に用いられ、固体撮像装置には高速な画像読み取りが要求されている。このような要求に対応するために、行列状に画素が配列された２次元のＭＯＳ型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くする方法、及び複数の出力を設けたマルチ出力構成を採用する方法等が提案されている。また、スキャナに用いられるラインセンサから構成される固体撮像装置では、複数のラインセンサの駆動開始周期をずらしてラインセンサから画素信号を読み出す方法等が提案されている。
【０００３】
以下、図１１及び図１２を参照しながら、特許文献１に示されている、複数のラインセンサの駆動開始周期をずらして画素信号を読み出す方法について説明する。
【０００４】
図１１は、従来の固体撮像装置としての密着型マルチチップイメージセンサ内の配線を示す図である。
【０００５】
この固体撮像装置では、全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５が実装された基板３０４上の配線が各ラインセンサを独立に駆動し、また各ラインセンサの信号が各ラインセンサ専用の出力線に取り出されるようになっている。具体的には各ラインセンサの動作を開始させるスタートパルスφＳＰ１〜１５及び各ラインセンサを駆動するクロックパルスφＣＬＫ１〜１５が全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５に直接入力しており、また各ラインセンサの信号が出力される基板３０４上の出力端子も全ラインセンサ３０２−１、３０２−２、・・・、３０２−１５の個数分だけ用意されており、各々ラインセンサ単体の出力端子と接続されている。
【０００６】
図１２は、従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【０００７】
ラインセンサ３０２−１はスタートパルスφＳＰ１とクロックパルスφＣＬＫ１とで動作し、信号出力はスタートパルスφＳＰ１とクロックパルスφＣＬＫ１とで設定されるタイミングで出力端子Ｖｏｕｔ１に出力される。同様に、ラインセンサ３０２−２はスタートパルスφＳＰ２とクロックパルスφＣＬＫ２とで動作し、信号出力はスタートパルスφＳＰ２とクロックパルスφＣＬＫ２とで設定されるタイミングで出力端子Ｖｏｕｔ２に出力され、ラインセンサ３０２−１５はスタートパルスφＳＰ１５とクロックパルスφＣＬＫ１５とで動作し、信号出力はスタートパルスφＳＰ１５とクロックパルスφＣＬＫ１５とで設定されるタイミングで出力端子Ｖｏｕｔ１５に出力される。スタートパルスφＳＰ１〜１５とクロックパルスＣＬＫ１〜１５とはそれぞれのラインセンサの受光素子から信号を読み出す期間よりも短い所定の期間ずらされているため、出力端子Ｖｏｕｔ１〜１５には図１２に示されるように所定の期間ずれた信号が出力される。
【０００８】
出力端子Ｖｏｕｔ１〜１５の信号はパルスφＳＷＷ１〜１５のタイミングに従って共通信号線Ａ０〜Ａｎで束ねられ、後段の信号処理回路へ伝えられる。このとき、共通信号線Ａ０〜Ａｎには図１２に示すように期間第１画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の第１画素の信号が順次出力され、期間第２画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の第２画素の信号が順次出力され、期間最終画素にラインセンサ３０２−１、３０２−２、・・・、３０２−１５の最終画素の信号が順次出力される。
【特許文献１】特開平８−２４２３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、従来の２次元のＭＯＳ型固体撮像装置では、共通信号線から画素信号を読み出すタイミングを発生する走査回路の動作周波数を高くし、走査回路を高速で動作させて信号出力の高速化を実現しようとした場合、良好な信号出力が得られなくなり、また動作が不安定になる。すなわち、従来の２次元のＭＯＳ型固体撮像装置では、画素信号が蓄積される複数の容量素子から１つの共通信号線に画素信号が読み出される構成となっているため、走査回路の動作周波数を高くするためには容量素子から共通信号線に画素信号を読み出すスピードを大きくすることが必要となる。その結果、容量素子から共通信号線に読み出された画素信号が安定する前に、共通信号線から画素信号が出力されることとなり、容量素子の画素信号に忠実な信号出力を得ることができなくなる。また、全ての容量素子について共通信号線への読み出しを高速で行う走査回路が必要になるため、動作が不安定になる。
【００１０】
また、２次元のＭＯＳ型固体撮像装置では、複数の出力を設けたマルチ出力構成を採用して信号出力の高速化を実現しようとした場合、後段の処理回路数が多くなり回路規模が増大する。
【００１１】
よって、従来の２次元のＭＯＳ型固体撮像装置では、信号出力の高速化を実現することができない。
【００１２】
このとき、２次元のＭＯＳ型固体撮像装置における信号出力の高速化を実現するために、図１１及び図１２で示した固体撮像装置の技術を適用しようとした場合、次のような問題が生じる。すなわち、図１１及び図１２で示した固体撮像装置では、共通信号線Ａ０〜Ａｎに各チップ（ラインセンサ）の第１画素の信号（１５信号）、第２画素の信号（１５信号）、・・・、最終画素の信号（１５信号）の順に信号が出力されるため、後段で信号の並び換えが必要となり、後段の処理回路が複雑になる。また、各ラインセンサは異なる出力端子に接続されるため、出力端子とラインセンサとをつなぐ配線がラインセンサの数だけ必要になり、配線面積が大きくなる。さらに、図１２で示した駆動方法を２次元のＭＯＳ型固体撮像装置にそのまま利用することが困難である。よって、この方法でも、２次元のＭＯＳ型固体撮像装置における信号出力の高速化を実現することができない。
【００１３】
そこで、本発明は、かかる問題点に鑑み、信号出力の高速化を実現することが可能な２次元の固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
前記の目的を達成するため、本発明に係る固体撮像装置は、光電変換を行う複数の画素を行列状に配置してなる画素領域と、それぞれ前記画素の列毎に設けられ、対応する前記画素の列の画素信号を蓄積する複数の蓄積素子と、それぞれ異なる前記蓄積素子と接続され、前記蓄積素子の画素信号を伝達する複数の信号線と、前記複数の信号線と接続され、前記蓄積素子の画素信号を伝達する共通信号線と、前記蓄積素子から前記信号線への画素信号の読み出しを制御する読み出し制御手段と、前記複数の信号線のいずれかを選択し、選択された前記信号線から前記共通信号線に画素信号を出力させる出力制御手段とを備え、前記読み出し制御手段及び前記出力制御手段は、前記蓄積素子から前記信号線に画素信号を読み出す期間が前記信号線から前記共通信号線に画素信号を出力させる期間よりも長くなるように、画素信号の読み出し及び出力を制御することを特徴とする。
【００１５】
これによって、容量素子等の蓄積素子から信号線に画素信号を読み出す時間を長くし、蓄積素子から読み出された画素信号が安定するのに要する期間を確保しつつ、共通信号線への信号出力を高速化することができる。従って、蓄積素子の画素信号に忠実な信号出力を得つつ、信号出力を高速化することが可能な２次元の固体撮像装置を実現することができる。さらに、蓄積素子から信号線への読み出しスピードを高速化すること無く、つまり全ての蓄積素子について共通信号線への読み出しを高速で行う走査回路を設けること無く、共通信号線への信号出力を高速化することができる。従って、動作の安定性を確保しつつ、信号出力を高速化することが可能な２次元の固体撮像装置を実現することができる。
【００１６】
ここで、前記読み出し制御手段は、前記蓄積素子から前記信号線への画素信号の読み出しを開始する時期が前記複数の蓄積素子のそれぞれで異なり、かつ前記蓄積素子から前記信号線への画素信号の読み出し期間が前記複数の蓄積素子のそれぞれで同じになるように、画素信号の読み出しを制御し、所定の前記蓄積素子から読み出しを開始してから前記所定の蓄積素子の次に読み出しが行われる前記蓄積素子から読み出しを開始するまでの時期のずれは、前記蓄積素子から前記信号線に画素信号を読み出す期間よりも短くてもよいし、前記読み出し制御手段及び前記出力制御手段は、前記信号線から前記共通信号線に画素信号を出力させる期間と前記時期のずれとが等しくなるように、画素信号の読み出し及び出力を制御してもよい。
【００１７】
これによって、画素信号が信号線に読み出されてから共通信号線に出力されるまでの期間を信号線毎に等しくすることができるので、全ての画素信号に対して安定期間に達した画素信号を出力させることが可能な２次元の固体撮像装置を実現することができる。
【００１８】
また、前記読み出し制御手段は、前記複数の蓄積素子からの画素信号の読み出しが前記複数の蓄積素子の並んでいる順で開始されるように、画素信号の読み出しを制御してもよい。また、前記読み出し制御手段は、前記蓄積素子と前記信号線との間に設けられたスイッチと、前記スイッチのオン・オフを制御する制御信号を生成するシフトレジスタとから構成されてもよい。
【００１９】
これによって、後段で画素信号の並び換えを行う必要が無くなるので、後段の処理回路を簡素にすることが可能な２次元の固体撮像装置を実現することができる。
【００２０】
また、前記画素は、色分離機能を有し、前記複数の蓄積素子は、異なる色の光を光電変換して得られた画素信号を蓄積してもよいし、前記固体撮像装置は、さらに、異なる色の光を光電変換して得られた画素信号を前記複数の蓄積素子のいずれに蓄積させるか振り分ける振り分け手段を備えてもよい。
【００２１】
これによって、色別の信号出力の高速化を可能にする２次元の固体撮像装置を実現することができる。
【発明の効果】
【００２２】
本発明に係る固体撮像装置によれば、信号出力の高速化が可能な２次元の固体撮像装置を実現することができる。また、容量素子の画素信号に忠実な信号出力を得ることが可能な２次元の固体撮像装置を実現することができる。さらに、動作の安定性を確保することが可能な２次元の固体撮像装置を実現することができる。色別の信号出力の高速化を可能にする２次元の固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態に係る固体撮像装置について、図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
図１、２は、本実施の形態の固体撮像装置の基本回路構成を示す図である。
【００２５】
この固体撮像装置は、光電変換を行う複数の画素をｎ行ｍ列状に配置してなる画素領域１と、画素の列毎に設けられ、対応する画素の列の画素信号を行単位で蓄積する複数の容量素子から構成される蓄積部２と、蓄積部２の画素信号を水平方向に伝達する複数の水平信号線で構成される水平信号線部３と、蓄積部２の画素信号を水平信号線部３に読み出すタイミングを決定する走査タイミング発生部４と、水平信号線の画素信号を共通信号線６に出力させるタイミングを決定する外部出力タイミング発生部５と、水平信号線部３と接続され、水平信号線により伝達された画素信号を外部に出力する共通信号線６と、蓄積部２と水平信号線部３との間に設けられ、走査タイミング発生部４によるオン・オフの制御を受けるスイッチ部７と、水平信号線部３と共通信号線６との間に設けられ、外部出力タイミング発生部５によるオン・オフの制御を受けるスイッチ部８とから構成される。
【００２６】
蓄積部２は、画素の行方向に向かって順次並べられた、１グループとしての第１容量素子２ａ、２ｅ、第２容量素子２ｂ、２ｆ、第３容量素子２ｃ、２ｇ、及び第４容量素子２ｄ、２ｈから構成される。
【００２７】
水平信号線部３は、第１容量素子２ａ、２ｅと接続され、第１容量素子２ａ、２ｅの画素信号を伝達する第１水平信号線３ａと、第２容量素子２ｂ、２ｆと接続され、第２容量素子２ｂ、２ｆの画素信号を伝達する第２水平信号線３ｂと、第３容量素子２ｃ、２ｇと接続され、第３容量素子２ｃ、２ｇの画素信号を伝達する第３水平信号線３ｃと、第４容量素子２ｄ、２ｈと接続され、第４容量素子２ｄ、２ｈの画素信号を伝達する第４水平信号線３ｄとから構成される。
【００２８】
スイッチ部７は、第１容量素子２ａ、２ｅと第１水平信号線３ａとの間に接続された第１トランジスタ７ａ、７ｅと、第２容量素子２ｂ、２ｆと第２水平信号線３ｂとの間に接続された第２トランジスタ７ｂ、７ｆと、第３容量素子２ｃ、２ｇと第３水平信号線３ｃとの間に接続された第３トランジスタ７ｃ、７ｇと、第４容量素子２ｄ、２ｈと第４水平信号線３ｄとの間に接続された第４トランジスタ７ｄ、７ｈとから構成される。このとき、第１トランジスタ７ａ、７ｅのゲートは、走査タイミング発生部４からの信号線４ａ、４ｅにそれぞれ接続されている。同様に、第２トランジスタ７ｂ、７ｆのゲートは信号線４ｂ、４ｆに、第３トランジスタ７ｃ、７ｇのゲートは信号線４ｃ、４ｇに、第４トランジスタ７ｄ、７ｈのゲートは信号線４ｄ、４ｈに、それぞれ接続されている。よって、スイッチ部７は、第１容量素子２ａ、２ｅから第１水平信号線３ａ、第２容量素子２ｂ、２ｆから第２水平信号線３ｂ、第３容量素子２ｃ、２ｇから第３水平信号線３ｃ、及び第４容量素子２ｄ、２ｈから第４水平信号線３ｄへの画素信号の読み出しを制御する読み出し制御手段を走査タイミング発生部４と共に構成する。
【００２９】
スイッチ部８は、第１水平信号線３ａと共通信号線６との間に接続された第５トランジスタ８ａと、第２水平信号線３ｂと共通信号線６との間に接続された第６トランジスタ８ｂと、第３水平信号線３ｃと共通信号線６との間に接続された第７トランジスタ８ｃと、第４水平信号線３ｄと共通信号線６との間に接続された第８トランジスタ８ｄとから構成される。このとき、第５トランジスタ８ａのゲートは外部出力タイミング発生部５からの信号線５ａに接続されている。同様に、第６トランジスタ８ｂのゲートは信号線５ｂに、第７トランジスタ８ｃのゲートは信号線５ｃに、第８トランジスタ８ｄのゲートは信号線５ｄにそれぞれ接続されている。よって、スイッチ部８は、第１水平信号線３ａ、第２水平信号線３ｂ、第３水平信号線３ｃ及び第４水平信号線３ｄのいずれかを選択し、選択された水平信号線から共通信号線６に画素信号を出力させる出力制御手段を外部出力タイミング発生部５と共に構成する。
【００３０】
図３は、走査タイミング発生部４の詳細な構成を示す図である。
走査タイミング発生部４は、シフトレジスタ１１、１２、１３、１４、１５、１６から構成される。シフトレジスタ１１の出力端子１９、２０、２１、２２はそれぞれシフトレジスタ１３、１４、１５、１６の走査開始端子２９、３３、３７、４１に接続されている。シフトレジスタ１２の出力端子２５、２６、２７、２８はそれぞれシフトレジスタ１３、１４、１５、１６のクロック端子３０、３４、３８、４２に接続されている。シフトレジスタ１３の出力端子３１、３２は信号線４ａ、４ｅにそれぞれ接続されており、シフトレジスタ１４の出力端子３５、３６は信号線４ｂ、４ｆにそれぞれ接続されており、シフトレジスタ１５の出力端子３９、４０は信号線４ｃ、４ｇにそれぞれ接続されており、シフトレジスタ１６の出力端子４３、４４は信号線４ｄ、４ｈにそれぞれ接続されている。
【００３１】
このとき、シフトレジスタ１１、１２、１３、１４、１５、１６には、図４に示されるようなパルスが印加される。すなわち、シフトレジスタ１１の走査開始端子１７には、期間Ｔのみハイレベルである駆動パルス５０が印加され、シフトレジスタ１２の走査開始端子２３には、期間Ｔのハイレベル及びローレベルが繰り返される駆動パルス５１が印加される。シフトレジスタ１１、１２のクロック端子１８、２４には、シフトレジスタ１１、１２をシフト動作させるための、期間Ｔよりも短い期間つまり期間Ｔの１／４の期間である期間ｔ毎に立ち上がるクロックパルス５２が印加される。シフトレジスタ１３、１４、１５、１６の走査開始端子２９、３３、３７、４１には、シフトレジスタ１１の出力端子１９、２０、２１、２２からの出力パルス５３、５４、５５、５６がそれぞれ印加される。シフトレジスタ１３、１４、１５、１６のクロック端子３０、３４、３８、４２には、シフトレジスタ１２の出力端子２５、２６、２７、２８からの出力パルス５７、５８、５９、６０がそれぞれ印加される。これにより、信号線４ａ〜４ｈには、期間Ｔのみハイレベルであるパルスが走査タイミング信号として期間ｔずれて順次出力される。
【００３２】
図５は、外部出力タイミング発生部５の詳細な構成を示す図である。
外部出力タイミング発生部５は、シフトレジスタ６１から構成される。シフトレジスタ６１の出力端子６４、６５、６６、６７は、信号線５ａ、５ｂ、５ｃ、５ｄにそれぞれ接続されている。
【００３３】
このとき、シフトレジスタ６１の走査開始端子６２には、図６に示されるような、期間Ｔ毎に期間ｔのハイレベルが繰り返される駆動パルス７０が印加され、シフトレジスタ６１のクロック端子６３には、図６に示されるような、期間ｔ毎に立ち上がるクロックパルス７１が印加される。また、シフトレジスタ６１の出力端子６４、６５、６６、６７には、図６に示されるような、期間Ｔ毎に期間ｔのハイレベルが繰り返される出力パルス７２、７３、７４、７５が期間ｔずれて順次出力される。なお、クロックパルス７１は図４のクロックパルス５２と同じものである。
【００３４】
次に、上記構成を有する本実施の形態の固体撮像装置の動作について説明する。
図７は、走査タイミング発生部４からスイッチ部７に入力される信号のタイミングと蓄積部２から水平信号線部３への信号出力とを示すタイミングチャートである。図８は、外部出力タイミング発生部５からスイッチ部８に入力される信号のタイミングと水平信号線部３及び共通信号線６を伝達する信号とを示すタイミングチャートである。
【００３５】
まず、信号線４ａを期間Ｔのみハイレベルにする容量選択パルス８１ａが走査タイミング発生部４（シフトレジスタ１３の出力端子３１）から第１トランジスタ７ａのゲートに印加される。第１トランジスタ７ａはオン状態となり、第１容量素子２ａに蓄積された画素信号が第１水平信号線３ａに読み出される。
【００３６】
次に、容量選択パルス８１ａに対して期間ｔだけ位相がずれた、信号線４ｂを期間Ｔのみハイレベルにする容量選択パルス８１ｂが走査タイミング発生部４（シフトレジスタ１４の出力端子３５）から第２トランジスタ７ｂのゲートに印加される。第２トランジスタ７ｂはオン状態となり、第２容量素子２ｂに蓄積された画素信号が第２水平信号線３ｂに読み出される。
【００３７】
次に、容量選択パルス８１ｂに対して期間ｔだけ位相がずれた、信号線４ｃを期間Ｔのみハイレベルにする容量選択パルス８１ｃが走査タイミング発生部４（シフトレジスタ１５の出力端子３９）から第３トランジスタ７ｃのゲートに印加される。第３トランジスタ７ｃはオン状態となり、第３容量素子２ｃに蓄積された画素信号が第３水平信号線３ｃに読み出される。
【００３８】
次に、容量選択パルス８１ｃに対して期間ｔだけ位相がずれた、信号線４ｄを期間Ｔのみハイレベルにする容量選択パルス８１ｄが走査タイミング発生部４（シフトレジスタ１６の出力端子４３）から第４トランジスタ７ｄのゲートに印加される。第４トランジスタ７ｄはオン状態となり、第４容量素子２ｄに蓄積された画素信号が第４水平信号線３ｄに読み出される。
【００３９】
次に、信号線５ａを期間ｔのみハイレベルにする出力選択パルス９１ａが外部出力タイミング発生部５（シフトレジスタ６１の出力端子６４）から第５トランジスタ８ａのゲートに印加される。第５トランジスタ８ａはオン状態となり、第１水平信号線３ａに読み出された画素信号が共通信号線６に出力される。その後、容量選択パルス８１ｄに対して期間ｔだけ位相がずれた、信号線４ｅを期間Ｔのみハイレベルにする容量選択パルス８１ｅが走査タイミング発生部４（シフトレジスタ１３の出力端子３２）から第１トランジスタ７ｅのゲートに印加される。第１トランジスタ７ｅはオン状態となり、第１容量素子２ｅに蓄積された画素信号が第１水平信号線３ａに読み出される。
【００４０】
次に、信号線５ｂを周期ｔのみハイレベルにする出力選択パルス９１ｂが外部出力タイミング発生部５（シフトレジスタ６１の出力端子６５）から第６トランジスタ８ｂのゲートに印加される。第６トランジスタ８ｂはオン状態となり、第２水平信号線３ｂに読み出された画素信号が共通信号線６に出力される。その後、容量選択パルス８１ｅに対して期間ｔだけ位相がずれた、信号線４ｆを期間Ｔのみハイレベルにする容量選択パルス８１ｆが走査タイミング発生部４（シフトレジスタ１４の出力端子３６）から第２トランジスタ７ｆのゲートに印加される。第２トランジスタ７ｆはオン状態となり、第２容量素子２ｆに蓄積された画素信号が第２水平信号線３ｂに読み出される。
【００４１】
次に、信号線５ｃを期間ｔのみハイレベルにする出力選択パルス９１ｃが外部出力タイミング発生部５（シフトレジスタ６１の出力端子６６）から第７トランジスタ８ｃのゲートに印加される。第７トランジスタ８ｃはオン状態となり、第３水平信号線３ｃに読み出された画素信号が共通信号線６に出力される。その後、容量選択パルス８１ｆに対して期間ｔだけ位相がずれた、信号線４ｇを期間Ｔのみハイレベルにする容量選択パルス８１ｇが走査タイミング発生部４（シフトレジスタ１５の出力端子４０）から第３トランジスタ７ｇのゲートに印加される。第３トランジスタ７ｇはオン状態となり、第３容量素子２ｇに蓄積された画素信号が第３水平信号線３ｃに読み出される。
【００４２】
最後に、信号線５ｄを期間ｔのみハイレベルにする出力選択パルス９１ｄが外部出力タイミング発生部５（シフトレジスタ６１の出力端子６７）から第８トランジスタ８ｄのゲートに印加される。第８トランジスタ８ｄはオン状態となり、第４水平信号線３ｄに読み出された画素信号が共通信号線６に出力される。その後、容量選択パルス８１ｇに対して期間ｔだけ位相がずれた、信号線４ｈを期間Ｔのみハイレベルにする容量選択パルス８１ｈが走査タイミング発生部４（シフトレジスタ１６の出力端子４４）から第４トランジスタ７ｈのゲートに印加される。第４トランジスタ７ｈはオン状態となり、第４容量素子２ｈに蓄積された画素信号が第４水平信号線３ｄに読み出される。
【００４３】
上記動作を行うことにより、共通信号線６には、第１水平信号線３ａ、第２水平信号線３ｂ、第３水平信号線３ｃ及び第４水平信号線３ｄの画素信号が順次出力され、図８に示すような外部出力信号が出力される。
【００４４】
以上のように、本実施の形態の固体撮像装置においては、蓄積部２から水平信号線部３への画素信号の伝達は瞬時に行われないため、第１水平信号線３ａ、第２水平信号線３ｂ、第３水平信号線３ｃ及び第４水平信号線３ｄに読み出される画素信号の波形は、時定数を持った図７、８に示すような立ち上がりに時間のかかる波形となる。よって、第１水平信号線３ａ、第２水平信号線３ｂ、第３水平信号線３ｃ及び第４水平信号線３ｄには、所定の時間が経過した後で安定期間（図７、８の波形の太く示した部分）１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈに達する波形の画素信号が出力されるため、容量素子から画素信号を読み出す時間が短い場合、あるいは容量素子からの読み出しを開始してから直ぐに画素信号を共通信号線６に出力させる場合には、蓄積部２の画素信号に忠実な信号出力が得られない。しかしながら、本実施の形態の固体撮像装置においては、容量素子から画素信号を読み出している間に別の容量素子の読み出しを開始することで、容量素子から画素信号を読み出す時間を長くし、また容量素子からの読み出しを終える直前に画素信号を共通信号線６に出力させることで、画素信号の読み出しを開始してから画素信号を出力させるまでの時間を長くするので、蓄積部２の画素信号に忠実な信号出力が得られる。
【００４５】
また、本実施の形態の固体撮像装置においては、複数の容量素子のそれぞれで等しい、容量素子から水平信号線に画素信号を読み出す時間、つまり期間Ｔが水平信号線から共通信号線６に画素信号を出力させる期間、つまり期間ｔよりも長く、４倍とされる。よって、走査タイミングの期間Ｔの１／４の期間である期間ｔ毎に画素信号の出力が得られることになるので、走査タイミングの４倍の高速化が実現できる。その結果、信号出力の高速化が可能な２次元の固体撮像装置を実現することができる。
【００４６】
また、本実施の形態の固体撮像装置においては、所定の容量素子から読み出しを開始してから所定の容量素子の次に読み出しが行われる容量素子から読み出しを開始するまでの時期のずれ、つまり容量素子から水平信号線に画素信号を読み出す時期の水平信号線毎（容量素子毎）のずれの期間は、１つの容量素子から画素信号を読み出す期間よりも短く、また１つの水平信号線から共通信号線６に画素信号を出力させる期間と等しいｔである。よって、画素信号が水平信号線に読み出されてから共通信号線６に出力されるまでの期間を画素信号毎に等しくすることができるので、全ての画素信号に対して安定期間に達した画素信号を出力させることができる。
【００４７】
また、本実施の形態の固体撮像装置においては、行方向に向かって順次並んだ、第１容量素子２ａ、２ｅ、第２容量素子２ｂ、２ｆ、第３容量素子２ｃ、２ｇ、及び第４容量素子２ｄ、２ｈの画素信号の第１水平信号線３ａ、第２水平信号線３ｂ、第３水平信号線３ｃ及び第４水平信号線３ｄへの読み出しは、行方向に並んでいる順で開始される。よって、後段で信号の並び換え等が必要無くなるので、後段の処理回路を簡素にすることが可能となる。
【００４８】
（第２の実施の形態）
図９は、本実施の形態の固体撮像装置の基本回路構成を示す図である。以下、第１の実施の形態の固体撮像装置と異なる点を中心に説明する。
【００４９】
この固体撮像装置では、画素領域１０１が色分離機能を有する複数の画素で構成されている。すなわち、画素領域１０１は、光入射面に４色（Ｒ、Ｇｒ、Ｇｂ、Ｂ）がベイヤ型の色配列で配置されたカラーフィルタが設けられた画素で構成されている。
【００５０】
また、蓄積部１０２の第１容量素子及び第３容量素子と第２容量素子及び第４容量素子とは、異なる色の光を光電変換して得られた画素信号を蓄積する。すなわち、第１容量素子及び第３容量素子は、Ｇｒ及びＢを光電変換して得られた画素信号を蓄積し、第２容量素子及び第４容量素子は、Ｇｂ及びＲを光電変換して得られた画素信号を蓄積する。よって、水平信号線部３の第１水平信号線及び第３水平信号線はＧｒ及びＲを光電変換して得られた画素信号を伝達し、水平信号線部３の第２水平信号線及び第４水平信号線はＧｂ及びＢを光電変換して得られた画素信号を伝達する。
【００５１】
上記構成を有する固体撮像装置においては、まず、画素領域１０１の２行目の画素からＧｒ及びＲを光電変換して得られた画素信号が読み出され、蓄積部１０２の対応する容量素子にそれぞれ蓄積される。すなわち、Ｇｒを光電変換して得られた画素信号が第１容量素子及び第３容量素子に蓄積され、Ｒを光電変換して得られた画素信号が第２容量素子及び第４容量素子に蓄積される。その後、共通信号線６にＧｒを光電変換して得られた画素信号、及びＲを光電変換して得られた画素信号の順で信号出力が高速で行われる。
【００５２】
続いて、画素領域１０１の３行目の画素からＢ及びＧｂを光電変換して得られた画素信号が読み出され、蓄積部１０２の容量素子に蓄積される。すなわち、Ｂを光電変換して得られた画素信号が第１容量素子及び第３容量素子に蓄積され、Ｇｂを光電変換して得られた画素信号が第２容量素子及び第４容量素子に蓄積される。その後、共通信号線６にＢを光電変換して得られた画素信号、及びＧｂを光電変換して得られた画素信号の順で信号出力が高速で行われる。これにより、共通信号線６への信号の出力の形式は２行目のＧｒ、Ｒ、Ｇｒ、Ｒ、Ｇｒ、Ｒ・・・・、３行目のＢ、Ｇｂ、Ｂ、Ｇｂ、Ｂ、Ｇｂ・・・の繰り返しで出力される。
【００５３】
（第３の実施の形態）
図１０は、本実施の形態の固体撮像装置の基本回路構成を示す図である。以下、第１の実施の形態の固体撮像装置と異なる点を中心に説明する。
【００５４】
この固体撮像装置では、画素領域１０１が色分離機能を有する複数の画素で構成されている。すなわち、画素領域１０１は、光入射面に４色（Ｇｒ、Ｒ、Ｂ、Ｇｂ）がベイヤ型の色配列で配置されたカラーフィルタが設けられた画素で構成されている。
【００５５】
また、蓄積部１１２の第１容量素子、第２容量素子、第３容量素子及び第４容量素子は、異なる色の光を光電変換して得られた画素信号を蓄積する。すなわち、第１容量素子はＧｒを光電変換して得られた画素信号を蓄積し、第２容量素子はＲを光電変換して得られた画素信号を蓄積し、第３容量素子はＢを光電変換して得られた画素信号を蓄積し、第４容量素子はＧｂを光電変換して得られた画素信号を蓄積する。よって、水平信号線部３の第１水平信号線はＧｒを光電変換して得られた画素信号を伝達し、第２水平信号線はＲを光電変換して得られた画素信号を伝達し、第３水平信号線はＢを光電変換して得られた画素信号を伝達し、第４水平信号線はＧｂを光電変換して得られた画素信号を伝達する。
【００５６】
さらに、画素領域１０１と蓄積部１１２との間には、Ｇｒを光電変換して得られた画素信号を第１容量素子に蓄積させ、Ｒを光電変換して得られた画素信号を第２容量素子に蓄積させ、Ｂを光電変換して得られた画素信号を第３容量素子に蓄積させ、Ｇｂを光電変換して得られた画素信号を第４容量素子に蓄積させるように画素信号を振り分ける選択手段１００が設けられている。
【００５７】
さらに、画素領域１０１と蓄積部１１２との間には、信号切り替え機能を有し、Ｇｒを光電変換して得られた画素信号を第１容量素子に蓄積させ、Ｒを光電変換して得られた画素信号を第２容量素子に蓄積させ、Ｂを光電変換して得られた画素信号を第３容量素子に蓄積させ、Ｇｂを光電変換して得られた画素信号を第４容量素子に蓄積させるように画素信号を振り分ける振り分け部１１０が設けられている。
【００５８】
上記構成を有する固体撮像装置においては、まず、画素領域１０１の２行目及び３行目の画素、つまり合計２行分の画素からＧｒ、Ｒ、Ｂ及びＧｂを光電変換して得られた画素信号が読み出され、振り分け部１１０で振り分けられて蓄積部１１２の対応する容量素子にそれぞれ蓄積される。すなわち、Ｇｒを光電変換して得られた画素信号が第１容量素子に蓄積され、Ｒを光電変換して得られた画素信号が第２容量素子に蓄積され、Ｂを光電変換して得られた画素信号が第３容量素子に蓄積され、Ｇｂを光電変換して得られた画素信号が第４容量素子に蓄積される。その後、共通信号線６にＧｒを光電変換して得られた画素信号、Ｒを光電変換して得られた画素信号、Ｂを光電変換して得られた画素信号、及びＧｂを光電変換して得られた画素信号の順で信号出力が高速で行われる。これにより、共通信号線６への信号の出力の形式はＧｒ、Ｒ、Ｂ、Ｇｂ・・・の繰り返しで出力される。
【００５９】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００６０】
本発明は、固体撮像装置に有用であり、特に高速信号読み出しが必要とされる２次元のＭＯＳ型固体撮像装置に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図２】同実施の形態の固体撮像装置の具体的な回路構成を示す図である。
【図３】同実施の形態の固体撮像装置の走査タイミング発生部の回路構成を示す図である。
【図４】同実施の形態の固体撮像装置の走査タイミング発生部を構成するシフトレジスタに印加される信号及びフトレジスタから出力される信号の波形を示す図である。
【図５】同実施の形態の固体撮像装置の外部出力タイミング発生部の回路構成を示す図である。
【図６】同実施の形態の固体撮像装置の外部出力タイミング発生部を構成するシフトレジスタに印加される信号及びシフトレジスタから出力される信号の波形を示す図である。
【図７】同実施の形態の固体撮像装置の走査タイミング発生部からスイッチ部７に入力される信号のタイミングと蓄積部から水平信号線部への信号出力とを示すタイミングチャートである。
【図８】同実施の形態の固体撮像装置の外部出力タイミング発生部からスイッチ部に入力される信号のタイミングと水平信号線部及び共通信号線を伝達する信号とを示すタイミングチャートである。
【図９】本発明の第２の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図１０】本発明の第３の実施の形態の固体撮像装置の基本回路構成を示す図である。
【図１１】従来の画像読取装置としての密着型マルチチップイメージセンサ内のセンサアレイを示す図である。
【図１２】従来の密着型マルチチップイメージセンサの動作を説明するためのタイミングチャートである。
【符号の説明】
【００６２】
１、１０１    画素領域
２、１０２、１１２    蓄積部
２ａ、２ｅ    第１容量素子
２ｂ、２ｆ    第２容量素子
２ｃ、２ｇ    第３容量素子
２ｄ、２ｈ    第４容量素子
３    水平信号線部
３ａ    第１水平信号線
３ｂ    第２水平信号線
３ｃ    第３水平信号線
３ｄ    第４水平信号線
４    走査タイミング発生部
５    外部出力タイミング発生部
６    共通信号線
７、８    スイッチ部
７ａ、７ｅ    第１トランジスタ
７ｂ、７ｆ    第２トランジスタ
７ｃ、７ｇ    第３トランジスタ
７ｄ、７ｈ    第４トランジスタ
８ａ    第５トランジスタ
８ｂ    第６トランジスタ
８ｃ    第７トランジスタ
８ｄ    第８トランジスタ
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇ、１０ｈ    安定期間
１１、１２、１３、１４、１５、１６、６１    シフトレジスタ
１７、２３、２９、３３、３７、４１、６２    走査開始端子
１８、２４、３０、３４、３８、４２、６３    クロック端子
１９、２０、２１、２２、２５、２６、２７、２８、３１、３２、３５、３６、３９、４０、４３、４４、６４、６５、６６、６７    出力端子
５０、５１、７０    駆動パルス
５２、７１    クロックパルス
５３、５４、５５、５６、５７、５８、５９、６０、７２、７３、７４、７５    出力パルス
１１０    振り分け部
３０２−１、３０２−２、３０２−１５    ラインセンサ
３０４    基板
【図１】
2007142686.tif 000003
【図２】
2007142686.tif 000004
【図３】
2007142686.tif 000005
【図４】
2007142686.tif 000006
【図５】
2007142686.tif 000007
【図６】
2007142686.tif 000008
【図７】
2007142686.tif 000009
【図８】
2007142686.tif 000010
【図９】
2007142686.tif 000011
【図１０】
2007142686.tif 000012
【図１１】
2007142686.tif 000013
【図１２】
2007142686.tif 000014