(57)【要約】【課題】半導体モジュールを実装する場合、サブプリント配線板への実装とメインプリント配線板への実装の２回の工程でリフロー加熱するため、半導体パッケージへの熱ダメージが増加し、部品信頼性が損なわれてしまう。【解決手段】サブプリント配線板１への受動部品１１のはんだ付けが貫通スルーホール配線部４を通してメインプリント配線板８に、印刷されたはんだによってはんだ付けされることで、サブプリント配線板１上のはんだ付けとメインプリント配線板８上のはんだ付けを一括してできることでリフロー加熱の回数を減らすことを可能にする。【選択図】図１
2007142146.tif 000002
【特許請求の範囲】
【請求項１】
上面および下面に設けられた配線層と、貫通スルーホール配線部とを有する第１のプリント配線板と、上面に設けられた前記配線層を介して樹脂固定により前記第１のプリント配線板に実装された半導体素子と、前記貫通スルーホール配線部を介してはんだ付けにより前記第１のプリント配線板に実装された受動部品と、上面に設けられた配線層を有する第２のプリント配線板とからなる電子回路基板であって、前記第１のプリント配線板に実装された前記受動部品は、前記貫通スルーホール配線部を介して前記第２のプリント配線板の前記配線層とはんだ付けされており、互いに対向する前記第１のプリント配線板の下面の前記配線層と、前記第２のプリント配線板の前記配線層がはんだ付けされていることを特徴とする電子回路基板。
【請求項２】
半導体パッケージがはんだボールにより前記第１のプリント配線板の上面の前記配線層にはんだ付けされていることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
上面および下面に設けられた配線層と、貫通スルーホール配線部とを有する第１のプリント配線板と、上面に設けられた前記配線層を介して前記第１のプリント配線板に実装された半導体素子と、上面に設けられた配線層を有する第２のプリント配線板と、前記貫通スルーホール配線部を介して前記第２のプリント配線板の前記配線層とはんだ付けされ、かつ前記第１のプリント配線板に実装された受動部品とからなる電子回路基板の実装方法であって、前記第１のプリント配線板に樹脂固定により前記半導体素子を実装する第１の工程と、前記半導体素子が実装された前記第１のプリント配線板を前記第２のプリント配線板上に配置すると共に、前記受動部品を前記第１のプリント配線板上に配置する第２の工程と、前記貫通スルーホール配線部を介して前記受動部品を前記第２のプリント配線板の前記配線層とはんだ付けすると同時に、互いに対向する前記第１のプリント配線板の下面の前記配線層と第２のプリント配線板の前記配線層をはんだ付けする第３の工程からなることを特徴とする電子回路基板の実装方法。
【請求項４】
前記スルーホール配線部に液状フラックスを塗布した後、前記受動部品が配置されることを特徴とする請求項３に記載の電子回路基板の実装方法。
【請求項５】
前記第２の工程において、半導体パッケージをはんだボールにより第１のプリント配線板上に配置する工程と、前記第３の工程において、前記半導体パッケージを前記はんだボールにより前記第１のプリント配線板上にはんだ付けする工程をさらに有することを特徴とする請求項３または４に記載の電子回路基板の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器において用いられているプリント配線板に電子部品を実装する電子回路基板および実装方法に係り、特に半導体素子を含む複数の電子部品を実装した半導体モジュール基板および実装方法に関するものである。
【背景技術】
【０００２】
携帯型電子機器などに搭載される回路基板は小型かつ高機能化が進み、電子部品を高密度に実装する技術に対するニーズが高い。なかでもプリント配線板との接続端子が多い制御用半導体素子と、これに比べて接続端子が少なく汎用的なメモリ用半導体素子および複数の受動部品を組み合わせて所定の機能を実現する回路モジュールをブロックとした実装が求められている。
【０００３】
このとき、接続端子の多い制御用半導体素子を接続端子とプリント配線板を対向させて接続するフリップチップ実装を用いて狭ピッチ実装し、汎用的な樹脂封止によるパッケージ形態ではんだボールによる接続端子を形成したメモリ用半導体素子を３次元的に実装することで小型化を実現することができる。
【０００４】
フリップチップ実装のような狭ピッチ実装をする場合、プリント配線板に高精度な配線パターンが必要であることから、このプリント配線板の製造コストは高くなってしまう。プリント配線板の製造コストは基板面積に依存するため、メインプリント配線板とは別に比較的小さなサブプリント配線板を設け、このサブプリント配線板に制御用半導体素子、メモリ用半導体素子および複数の受動部品を実装して回路モジュールとしたものをメインプリント配線板に実装する構造をとることが一般的である。
【０００５】
このような構造を実現する方法として、例えば特許文献１に記載されているようにサブプリント配線板上に電子部品をはんだ付けした後、メインプリント配線板に回路モジュールをはんだ付けするといった技術がある。
【０００６】
図３は、従来の電子回路基板の断面図を示している。図３（ａ）に示すように、サブプリント配線板１０１の上面および下面には、表面に銅箔による回路パターンを形成した配線層１０２および配線層１０３がそれぞれ設けられている。半導体素子１０４はフリップチップ実装方法で熱硬化性樹脂１０５の加熱加圧によりサブプリント配線板１０１に固定されると共に、半導体素子１０４の接続端子がサブプリント配線板１０４の配線層１０２に対して電気的に接続される。
【０００７】
次に図３（ｂ）に示すように、配線層１０２上にはんだペーストがマスク印刷により供給され、セラミックコンデンサなどの受動部品１０６と、接続端子に予めはんだボール１１１が形成された半導体パッケージ１０７が配置されて、リフロー炉にてサブプリント配線板１０１の１回目の加熱を行い、はんだ付けが行われる。
【０００８】
次に図３（ｃ）に示すように、メインプリント配線板１０８に形成された配線層１０９の上にはんだペースト１１２がマスク印刷により供給され、他の電子部品１１０を配置すると共に、メインプリント配線板１０８の配線層１０９と面が対向するようにサブプリント配線板１０１の配線層１０３が配置された後に、サブプリント配線板１０１とメインプリント配線板１０８および他の電子部品をまとめてリフロー炉にて２回目の加熱を行い、はんだ付けが行われ電子回路基板が実装される。
【特許文献１】特開２００３−６９１８１号公報（第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような従来の技術では、サブプリント配線板への実装とメインプリント配線板への実装のときに鉛フリーはんだを用いてはんだ付けする場合、２２０℃〜２６０℃の温度でリフロー加熱する工程を２回設ける必要がある。このため電子回路基板上の半導体素子や半導体パッケージに加わる実装時のダメージが増加し、部品の信頼性が損なわれるといった問題点があった。
【課題を解決するための手段】
【００１０】
上記問題点を解決するために、本発明は、上面および下面に設けられた配線層と、貫通スルーホール配線部とを有する第１のプリント配線板と、上面に設けられた前記配線層を介して樹脂固定により前記第１のプリント配線板に実装された半導体素子と、前記貫通スルーホール配線部を介してはんだ付けにより前記第１のプリント配線板に実装された受動部品と、上面に設けられた配線層を有する第２のプリント配線板とからなる電子回路基板であって、前記第１のプリント配線板に実装された前記受動部品は、前記貫通スルーホール配線部を介して前記第２のプリント配線板の前記配線層とはんだ付けされており、互いに対向する前記第１のプリント配線板の下面の前記配線層と、前記第２のプリント配線板の前記配線層がはんだ付けされていることを特徴とするものである。
【００１１】
また、半導体パッケージがはんだボールにより前記第１のプリント配線板の上面の前記配線層にはんだ付けされていることを特徴とするものである。
【００１２】
また、上面および下面に設けられた配線層と、貫通スルーホール配線部とを有する第１のプリント配線板と、上面に設けられた前記配線層を介して前記第１のプリント配線板に実装された半導体素子と、上面に設けられた配線層を有する第２のプリント配線板と、前記貫通スルーホール配線部を介して前記第２のプリント配線板の前記配線層とはんだ付けされ、かつ前記第１のプリント配線板に実装された受動部品とからなる電子回路基板の実装方法であって、前記第１のプリント配線板に樹脂固定により前記半導体素子を実装する第１の工程と、前記半導体素子が実装された前記第１のプリント配線板を前記第２のプリント配線板上に配置すると共に、前記受動部品を前記第１のプリント配線板上に配置する第２の工程と、前記貫通スルーホール配線部を介して前記受動部品を前記第２のプリント配線板の前記配線層とはんだ付けすると同時に、互いに対向する前記第１のプリント配線板の下面の前記配線層と第２のプリント配線板の前記配線層をはんだ付けする第３の工程からなることを特徴とするものである。
【００１３】
また、前記スルーホール配線部に液状フラックスを塗布した後、前記受動部品が配置されることを特徴とするものである。
【００１４】
さらに、前記第２の工程において、半導体パッケージをはんだボールにより第１のプリント配線板上に配置する工程と、前記第３の工程において、前記半導体パッケージを前記はんだボールにより前記第１のプリント配線板上にはんだ付けする工程をさらに有することを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、電子回路基板へ半導体素子を実装するときのリフロー加熱の回数を減らすことができるので、熱ダメージによって部品信頼性を損なうことなく、信頼性の高い電子回路基板を提供することができるものである。また本発明による電子回路基板では、リフローの加熱回数を減らし、加熱工程数の少ない簡略化した製造工程で製作することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図を用いて説明する。
【００１７】
（実施の形態１）  
図１は本発明の実施の形態１における電子回路基板の断面図である。図２は実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図である。
【００１８】
図１（ａ）に示すように第１のプリント配線板であるサブプリント配線板１の上面および下面には表面に銅箔による回路パターンを形成した配線層２および配線層３を設ける。さらに、サブプリント配線板１には上面から下面にかけて貫通した穴によって形成された貫通スルーホール配線部４が設けられている。
【００１９】
半導体素子５はフリップチップ実装方法で熱硬化性樹脂６の加熱加圧によりサブプリント配線板１に固定されると共に、半導体素子５の接続端子がサブプリント配線板１の配線層２に対して電気的に接続される。さらに活性作用を有する液状フラックス７を配線層２の表面に噴霧する。
【００２０】
次に図１（ｂ）に示すように第２のプリント配線板であるメインプリント配線板８の上面に形成された配線層９にマスク印刷によりはんだペースト１３が供給され、他の電子部品１０が配置される。サブプリント配線板１は、下面の配線層３がメインプリント配線板８の上面の配線層９に対向するようにはんだペースト１３を介して配置される。次にセラミックコンデンサなどの受動部品１１がサブプリント配線板１の上に配置される。
【００２１】
図２（ａ）に示すように受動部品１１の端子１１ａ、１１ｂは貫通スルーホール配線部４を形成する４ａ、４ｂの上に合わせて配置され、液状フラックス７の粘着力によって位置固定されている。貫通スルーホール配線部４を形成する４ａ、４ｂの内径は、溶融したはんだペースト１３の毛細管現象が発生しやすい内径として形成している。
【００２２】
さらに図１（ｂ）に示すように接続端子に予めはんだボール１４が形成された半導体パッケージ１２がサブプリント配線板１上に配置された後、サブプリント配線板１、メインプリント配線板８およびこれらに配置した全ての電子部品と共にまとめて１回だけリフロー炉にて加熱することにより、すべての箇所のはんだ付けを一度に行うものである。
【００２３】
このとき図２（ｂ）に示すように、はんだペースト１３は溶融して流動性を持ちながら貫通スルーホール配線部４を形成する４ａ、４ｂの内部へ毛細管現象により吸い上がっていき、はんだペースト１３ａとなって液状フラックス７で表面活性化された受動部品１１の端子１１ａ、１１ｂおよびメインプリント配線板８の上面の配線層９にはんだ付けされ固定される。
【００２４】
また、サブプリント配線板１の下面の配線層３と、互いに対向するメインプリント配線板８の上面の配線層９が、はんだペースト１３によりはんだ付けされる。さらに、半導体パッケージ１２は端子のはんだボール１４が溶融してサブプリント配線板１の上面の配線層２にはんだ付けされ固定される。他の電子部品１０もはんだペースト１３が溶融して、メインプリント配線板８の上面の配線層９にはんだ付けされ固定される。
【００２５】
以上のような構成で、電子回路基板を一括で実装することでリフロー加熱工程の回数を少なくし、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくすると共に製造工程を簡略化できる。
【産業上の利用可能性】
【００２６】
本発明の電子回路基板および実装方法は、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくして信頼性品質を高めるとともに実装工程を簡略化することが可能であるといったことから高密度電子回路基板の実装用途に有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１における電子回路基板の断面図
【図２】本発明の実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図
【図３】従来の電子回路基板の断面図
【符号の説明】
【００２８】
１  サブプリント配線板
２、３、９  配線層
４  貫通スルーホール配線部
５  半導体素子
６  熱硬化性樹脂
７  液状フラックス
８  メインプリント配線板
１１  受動部品
１２  半導体パッケージ
１３  はんだペースト
１４  はんだボール
【図１】
2007142146.tif 000003
【図２】
2007142146.tif 000004
【図３】
2007142146.tif 000005