(57)【要約】【課題】過電圧保護手段を伴なった半導体発光装置のコスト化を図ることが困難であった。【解決手段】半導体発光装置はシリコン基板３と化合物半導体から成る主半導体領域４とを有する。シリコン基板３上に主半導体領域４をエピタキシャル成長させる時に主半導体領域４の３族元素がシリコン基板に熱拡散することによって生じたｐ型シリコン半導体層９を保護ダイオードの一部として使用する。保護ダイオードは主半導体領域４に基づく発光ダイオードに対して並列に接続され、過電圧保護素子として機能する。【選択図】図１
2007201317.tif 000002
【特許請求の範囲】
【請求項１】
一方及び他方の主面を有し、且つ前記一方の主面の第１の部分から所定の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層を囲むｐ型半導体部分とを含んでいるシリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいる第１導電型化合物半導体をエピタキシャル成長させて第１導電型化合物半導体層を形成し且つ前記第１導電型化合物半導体層の上に第２導電型化合物半導体をエピタキシャル成長させて第２導電型化合物半導体層を形成して主半導体領域を得ると同時に前記第１導電型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から前記シリコン基板の中に前記ｎ型シリコン半導体層よりも浅く熱拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部を除去し、前記シリコン基板の前記一方の主面の前記第１の部分を露出させる工程と、
前記シリコン基板の前記一方の主面の前記第１の部分に溝を形成し、前記ｐ型シリコン半導体層を、前記ｎ型シリコン半導体層の上に配置された第１の部分と前記第１の部分から電気的に分離された第２の部分とに分割すると共に、前記ｐ型シリコン半導体層の前記第１の部分と前記ｎ型シリコン半導体層との間のｐｎ接合の端、及び前記シリコン基板のｐ型半導体部分と前記ｎ型シリコン半導体層との間のｐｎ接合の端を前記溝に露出させる工程と、
前記シリコン基板の前記一方の主面の第２の部分の上に残存した前記主半導体領域の前記第２導電型化合物半導体層と前記ｐ型シリコン半導体層の前記第１の部分とに接続された第１の電極を形成する工程と、
前記シリコン基板の前記ｐ型半導体部分に接続された第２の電極を形成する工程と
を有していることを特徴とする半導体発光装置の製造方法。
【請求項２】
一方及び他方の主面を有するｎ型シリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいるｎ型化合物半導体をエピタキシャル成長させてｎ型化合物半導体層を形成し且つ前記ｎ型化合物半導体層の上にｐ型化合物半導体をエピタキシャル成長させてｐ型化合物半導体層を形成して主半導体領域を得ると同時に前記ｎ型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から所定の深さに熱拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部及び前記ｐ型シリコン半導体層の一部を除去して前記シリコン基板の前記ｐ型シリコン半導体層に隣接しているｎ型半導体部分を露出させる工程と、
前記ｐ型化合物半導体層の一部を除去して前記ｎ型化合物半導体層の一部を露出させる工程と、
前記ｐ型化合物半導体素層と前記シリコン基板のｎ型半導体部分とに接続された第１の電極を形成する工程と、
前記ｎ型化合物半導体層に接続された第２の電極を形成する工程と
を備えていることを特徴とする半導体発光装置の製造方法。
【請求項３】
一方及び他方の主面を有するｎ型シリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいる第１導電型化合物半導体をエピタキシャル成長させて第１導電型化合物半導体層を形成し且つ前記第１導電型化合物半導体層の上に第２導電型化合物半導体をエピタキシャル成長させて第２導電型化合物半導体層を形成して主半導体領域を得ると同時に前記第１導電型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から所定の深さに拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部を除去して前記ｐ型シリコン半導体層の一部を露出させる工程と、
前記シリコン基板の前記ｐ型シリコン半導体層に溝を形成し、前記ｐ型シリコン半導体層を、露出表面を有する第１の部分と前記第１の部分から電気的に分離され且つ前記第１導電型化合物半導体層に隣接している第２の部分とに分割する工程と、
前記第２導電型化合物半導体層の一部を除去して前記第１導電型化合物半導体層の一部を露出させる工程と、
前記第２導電型化合物半導体層と前記ｐ型シリコン半導体層の前記第１の部分とに接続された第１の電極を形成する工程と、
前記第１導電型化合物半導体層に接続された第２の電極を形成する工程と
を備えていることを特徴とする半導体発発光装置の製造方法。
【請求項４】
一方及び他方の主面を有するｎ型シリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいる第１導電型化合物半導体層をエピタキシャル成長させて第１導電型化合物半導体層を形成し且つ前記第１導電型化合物半導体層の上に第２導電型化合物半導体をエピタキシャル成長させて第２導電型化合物半導体層を形成して主半導体領域を得ると同時に前記第１導電型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から所定の深さに拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部及び前記ｐ型シリコン半導体層の一部を除去して前記シリコン基板のｎ型半導体部分を露出させる工程と、
前記第２導電型化合物半導体層の一部を除去して前記第１導電型化合物半導体層の一部を露出させる工程と、
前記シリコン基板の前記露出したｎ型半導体部分にショットキー接触する金属層を設ける工程と、
前記第２導電型化合物半導体層と前記金属層とに接続された第１の電極を形成する工程と、
前記第１導電型化合物半導体層に接続された第２の電極を形成する工程と
を備えていることを特徴とする半導体発光装置の製造方法。
【請求項５】
一方及び他方の主面を有し、且つ前記一方の主面から所定の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層に隣接するｐ型半導体部分とを含んでいるシリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいる第１導電型化合物半導体をエピタキシャル成長させて第１導電型化合物半導体層を形成し且つ前記第１導電型化合物半導体層の上に第２導電型化合物半導体をエピタキシャル成長させて第２導電型化合物半導体層を形成して主半導体領域を得ると同時に前記第１導電型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から前記ｎ型シリコン半導体層よりも浅い深さに拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部及び前記ｐ型シリコン半導体層の一部及び前記ｎ型シリコン半導体層の一部を除去して前記シリコン基板のｐ型半導体部分を露出させる工程と、
前記第２導電型化合物半導体層の一部を除去して前記第１導電型化合物半導体層の一部を露出させる工程と、
前記第２導電型化合物半導体層と前記シリコン基板のｐ型半導体部分とに接続された第１の電極を形成する工程と、
前記第１導電型化合物半導体層に接続された第２の電極を形所成する工程と
を備えていることを特徴とする半導体発光装置の製造方法。
【請求項６】
前記主半導体領域を形成する工程に、更に、前記第１導電型化合物半導体層又はｎ型化合物半導体層と前記第２導電型化合物半導体層又はｐ型化合物半導体層との間に活性層を形成することが含まれていることを特徴とする請求項１乃至５のいずれかに記載の半導体発光装置の製造方法。
【請求項７】
一方及び他方の主面を有し、且つ前記一方の主面の第１の部分から所定の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層を囲むｐ型半導体部分とを含んでいるシリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長によって形成された３族元素を含む第１導電型化合物半導体層と前記第１導電型化合物半導体層の上にエピタキシャル成長によって形成された第２導電型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面の前記第1の部分を露出させる切欠き部を有している主半導体領域と、
前記主半導体領域のエピタキシャル成長中における前記第１導電型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の中に形成され、前記第１の深さよりも浅い第２の深さを有し、且つ前記シリコン基板の前記一方の主面の前記第１の部分に形成された溝によって、前記ｎ型シリコン半導体層の上に配置された第１の部分と前記第１の部分から電気的に分離された第２の部分とに分割されているｐ型シリコン半導体層と、
前記第２導電型化合物半導体層と前記ｐ型シリコン半導体層の前記第１の部分とに接続された第１の電極と、
前記シリコン基板の前記ｐ型半導体部分に接続された第２の電極と
を備え、前記ｐ型シリコン半導体層の前記第１の部分と前記ｎ型シリコン半導体層とによって第１の保護ダイオードが形成され、前記シリコン基板の前記ｎ型シリコン半導体層と前記ｐ型半導体部分とによって第２の保護ダイオードが形成されていることを特徴とする半導体発光装置。
【請求項８】
一方及び他方の主面を有するｎ型シリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長され且つ３族元素を含んでいるｎ型化合物半導体層と前記ｎ型化合物半導体層の上にエピタキシャル成長されたｐ型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面の一部を露出させるための第１の切欠き部と前記ｎ型化合物半導体層の一部を露出させるための第２の切欠き部とを有している主半導体領域と
前記主半導体領域のエピタキシャル成長中における前記ｎ型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の前記一方の主面から所定の深さに前記シリコン基板の中に形成されたであって、前記シリコン基板の前記ｐ型シリコン半導体層に隣接しているｎ型半導体部分の一部を露出させるために前記第１の切欠き部に連続的に形成されている第３の切欠き部を有しているｐ型シリコン半導体層と、
前記ｐ型化合物半導体層に接続されていると共に前記第１及び第３の切欠き部を介して前記シリコン基板のn型半導体部分に接続されている第１の電極と、
前記第２の切欠き部を介して前記ｎ型化合物半導体層に接続されている第２の電極と
を備えていることを特徴とする半導体発光装置。
【請求項９】
一方及び他方の主面を有するｎ型シリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長され且つ３族元素を含んでいる第１導電型化合物半導体層と前記第１導電型化合物半導体層の上にエピタキシャル成長された第２導電型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面上を露出させるための第１の切欠き部と前記第１導電型化合物半導体層の一部を露出させるための第２の切欠き部とを有している主半導体領域と
前記主半導体領域のエピタキシャル成長中における前記第１導電型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の前記一方の主面から所定の深さに前記シリコン基板の中に形成されたであって、前記第１の切欠き部に露出している第１の部分と前記第１の部分に対して溝によって分離され且つ前記第１導電型化合物半導体層に隣接している第２の部分とを有しているｐ型シリコン半導体層と、
前記第２導電型化合物半導体層に接続されていると共に前記第１の切欠き部を介して前記ｐ型シリコン半導体層の前記第１の部分に接続されている第１の電極と、
前記第２の切欠き部を介して前記第１導電型化合物半導体層に接続されている第２の電極と
を備えていることを特徴とする半導体発光装置。
【請求項１０】
一方及び他方の主面を有するｎ型シリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長され且つ３族元素を含んでいる第１導電型化合物半導体層と前記第１導電型化合物半導体層の上にエピタキシャル成長された第２導電型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面の一部を露出させるための第１の切欠き部と前記第１導電型化合物半導体層の一部を露出させるための第２の切欠き部とを有している主半導体領域と
前記主半導体領域のエピタキシャル成長中における前記第１導電型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の前記一方の主面から所定の深さに前記シリコン基板の中に形成されたであって、前記シリコン基板の前記ｐ型シリコン半導体層に隣接しているｎ型半導体部分の一部を露出させるために前記第１の切欠き部に連続的に形成された第３の切欠き部を有しているｐ型シリコン半導体層と、
前記第３の切欠き部に露出している前記シリコン基板の前記ｎ型半導体部分の一部にショットキー接触している金属層と、
前記第２導電型化合物半導体層に接続されていると共に前記第１の切欠き部を介して前記金属層に接続されている第１の電極と、
前記第２の切欠き部を介して前記第１導電型化合物半導体層に接続されている第２の電極と
を備えていることを特徴とする半導体発光装置。
【請求項１１】
一方及び他方の主面を有し、且つ前記一方の主面から第１の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層に隣接するｐ型半導体部分とを含んでいるシリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長され且つ３族元素を含んでいる第１導電型化合物半導体層と前記第１導電型化合物半導体層の上にエピタキシャル成長された第２導電型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面の一部を露出させるための第１の切欠き部と前記第１導電型化合物半導体層の一部を露出させるための第２の切欠き部とを有している主半導体領域と
前記主半導体領域のエピタキシャル成長中における前記第１導電型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の前記一方の主面から前記第１の深さよりも浅い第２の深さに前記シリコン基板の中に形成されたｐ型シリコン半導体層と、
前記シリコン基板に形成され、且つ前記シリコン基板の前記ｎ型シリコン半導体層に隣接しているｐ型半導体部分の一部を露出させ深さを有し且つ前記第１の切欠き部に連続している第３の切欠き部と、
前記第２導電型化合物半導体層に接続されていると共に前記第１及び第３の切欠き部を介して前記シリコン基板のｐ型半導体部分に接続されている第１の電極と、
前記第２の切欠き部を介して前記第１導電型化合物半導体層に接続されている第２の電極と
を備えていることを特徴とする半導体発光装置。
【請求項１２】
前記主半導体領域は、更に、前記第１導電型化合物半導体層又はｎ型化合物半導体層と前記第２導電型化合物半導体層又はｐ型化合物半導体層との間に配置された活性層を有していることを特徴とする請求項７乃至１１のいずれかに記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は過電圧保護手段を伴なった半導体発光装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体発光素子として、窒化物半導体材料を使用した発光ダイオードが注目されている。この発光ダイオードによれば、３６５nm〜５５０nm程度の範囲内の波長の光を発光させることができる。
【０００３】
ところで、この種の窒化物半導体材料を使用した発光ダイオードは、静電破壊耐量が比較的小さく、例えば１００Vよりも高いサージ電圧が印加されると、破壊に至ることがある。静電保護の為、発光ダイオードと共に過電圧保護ダイオードやコンデンサ等の個別の保護素子を同一パッケージ内に搭載することが考えられるが、部品点数が増大する。この問題を解決するために、窒化物半導体を支持するシリコン基板の中に保護素子を形成することが特許文献１（米国出願公開番号US-2005-0168899-A1）に開示されている。この特許文献１に開示されている複数の具体例の内の１つにおいては、シリコン基板に形成された保護ダイオードが発光ダイオードに対して逆方向並列に接続されている。従って、発光ダイオードに対して逆方向電圧が印加されると、保護ダイオードが導通し、発光ダイオードのカソード・アノード間電圧が保護ダイオードの順方向電圧に制限される。保護ダイオードの順方向電圧（導通開始電圧）は例えば１V以下のように比較的低いので、保護ダイオードを伴なった発光ダイオードの逆方向耐圧も必然的に低くなる。従って、発光ダイオードと保護ダイオードとが逆方向並列に接続された半導体発光装置を、逆方向耐圧が要求される回路（例えば、マトリックス回路）に使用することができない。
【０００４】
保護素子を伴なった半導体発光装置の逆方向耐圧を向上させるために、ｎ型シリコン基板の中に不純物拡散によってｐ型半導体層とｎ型半導体層とを形成して保護用のｎpｎ素子を得る事が特許文献１に開示されている。しかし、独立した２つの不純物拡散工程でｐ型半導体層とｎ型半導体層とを形成すると、製造工程が煩雑になり、保護素子を伴なった半導体発光装置がコスト高になる。
【特許文献１】米国特許出願公開番号US−２００５−０１６８８９９−A1  公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、所定値よりも高い逆方向電圧から発光ダイオードを保護するための保護素子を伴なった半導体発光装置を容易に製造することが困難なことである。
【課題を解決するための手段】
【０００６】
上記課題を解決するための本発明は、
一方及び他方の主面を有し、且つ前記一方の主面の第１の部分から所定の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層を囲むｐ型半導体部分とを含んでいるシリコン基板を用意する工程と、
前記シリコン基板の前記一方の主面上に３族元素を含んでいる第１導電型化合物半導体をエピタキシャル成長させて第１導電型化合物半導体層を形成し且つ前記第１導電型化合物半導体層の上に第２導電型化合物半導体をエピタキシャル成長させて第２導電型化合物半導体層を形成して主半導体領域を得ると同時に前記第１導電型化合物半導体層の３族元素を前記シリコン基板の前記一方の主面から前記シリコン基板の中に前記ｎ型シリコン半導体層よりも浅く熱拡散させてｐ型シリコン半導体層を得る工程と、
前記主半導体領域の一部を除去し、前記シリコン基板の前記一方の主面の前記第１の部分を露出させる工程と、
前記シリコン基板の前記一方の主面の前記第１の部分に溝を形成し、前記ｐ型シリコン半導体層を、前記ｎ型シリコン半導体層の上に配置された第１の部分と前記第１の部分から電気的に分離された第２の部分とに分割すると共に、前記ｐ型シリコン半導体層の前記第１の部分と前記ｎ型シリコン半導体層との間のｐｎ接合の端、及び前記シリコン基板のｐ型半導体部分と前記ｎ型シリコン半導体層との間のｐｎ接合の端を前記溝に露出させる工程と、
前記シリコン基板の前記一方の主面の第２の部分の上に残存した前記主半導体領域の前記第２導電型化合物半導体層と前記ｐ型シリコン半導体層の前記第１の部分とに接続された第１の電極を形成する工程と、
前記シリコン基板の前記ｐ型半導体部分に接続された第２の電極を形成する工程と
を有していることを特徴とする半導体発光装置の製造方法に係わるものである。
【０００７】
また、本発明に従う半導体発光装置は、
一方及び他方の主面を有し、且つ前記一方の主面の第１の部分から所定の深さに形成されたｎ型シリコン半導体層と前記ｎ型シリコン半導体層を囲むｐ型半導体部分とを含んでいるシリコン基板と、
前記シリコン基板の前記一方の主面上にエピタキシャル成長によって形成された３族元素を含む第１導電型化合物半導体層と前記第１導電型化合物半導体層の上にエピタキシャル成長によって形成された第２導電型化合物半導体層とを含み、且つ前記シリコン基板の前記一方の主面の前記第1の部分を露出させる切欠き部を有している主半導体領域と、
前記主半導体領域のエピタキシャル成長中における前記第１導電型化合物半導体層の３族元素の熱拡散によって前記シリコン基板の中に形成され、前記第１の深さよりも浅い第２の深さを有し、且つ前記シリコン基板の前記一方の主面の前記第１の部分に形成された溝によって、前記ｎ型シリコン半導体層の上に配置された第１の部分と前記第１の部分から電気的に分離された第２の部分とに分割されているｐ型シリコン半導体層と、
前記第２導電型化合物半導体層と前記ｐ型シリコン半導体層の前記第１の部分とに接続された第１の電極と、
前記シリコン基板の前記ｐ型半導体部分に接続された第２の電極と
を備え、前記ｐ型シリコン半導体層の前記第１の部分と前記ｎ型シリコン半導体層とによって第１の保護ダイオードが形成され、前記シリコン基板の前記ｎ型シリコン半導体層と前記ｐ型半導体部分とによって第２の保護ダイオードが形成されていることことが望ましい。
また、請求項２〜５、８〜１１に示すように、前記第１及び第２の電極の両方を前記主半導体領域の一方の主面側に配置する構成に変形することができる。
また、請求項２、１２に示すように、主導体領域が活性層を有することが望ましい。
なお、本発明における第１導電型はｎ型又はｐ型であり、第２導電型は第１導電型と反対のｐ型又はｎ型である。
【発明の効果】
【０００８】
各請求項の発明では、主半導体領域をエピタキシャル成長で形成する時に３族元素がシリコン基板に拡散することによって必然的に生じるｐ型シリコン半導体層の一部を過電圧保護素子の一部として使用しているので、ｐnｐ構造又はnｐn構造の保護素子即ち複数の保護ダイオードを伴なった半導体発光装置のコストの低減を図ることができる。
【発明を実施するための最良の形態】
【０００９】
次に、図１〜図１６を参照して本発明の実施形態を説明する。
【実施例１】
【００１０】
図１に示す半導体発光装置は、保護ダイオードの構成に利用されている第１の部分１と発光ダイオードの構成に寄与している第２の部分２とを有するシリコン基板３と、シリコン基板３の第２の部分２の上に配置された発光ダイオードのための主半導体領域４と、第１の電極５と、第２の電極６とを備えている。
【００１１】
シリコン基板３は、ｐ型半導体部分７の他に、ｎ型シリコン半導体層８とｐ型シリコン半導体層９とを有する。シリコン基板３にｎ型半導体層８とｐ型シリコン半導体層９とが形成される前は、シリコン基板３の全体がp型であるので、シリコン基板３をｐ型シリコン基板と呼ぶこともできる。シリコン基板３は、化合物半導体から成る主半導体領域４の成長基板として機能、及び保護ダイオードを形成するための機能を有し、この一方の主面１１から他方の主面１２までの厚みは比較的厚い例えば３５０μmである。
【００１２】
シリコン基板３の中のｐ型半導体部分７は、ｐ型不純物即ちアクセプタ不純物として機能する例えばB（ボロン）等の３族元素が例えば５×１０18cm-3〜５×１０19cm-3程度の濃度でドーピングされたｐ型シリコンから成り、0.000１Ω・ｃｍ〜0.01Ω・ｃｍ程度の低い抵抗率を有しており、第１及び第２の電極５、６間の電流通路として機能、及び保護ダイオードのためのｐ型半導体領域としての機能を有する。
【００１３】
n型シリコン半導体層８は、シリコン基板３の第１の部分１においてシリコン基板３の一方の主面１１から第１の深さ（例えば０．１〜１０μｍ）にｎ型不純物を拡散することによって形成されている。
【００１４】
ｐ型シリコン半導体層９は、シリコン基板３の一方の主面１１から第１の深さよりも浅い第２の深さ（例えば５〜２０nm）に形成されている。但し、ｐ型シリコン半導体層９は、独立した特別な不純物拡散工程によって形成したものでなく、主半導体領域４をシリコン基板３上にエピタキシャル成長させる時に主半導体領域４から３族元素がシリコン基板３に熱拡散することによって自然発生的に生じたものである。このｐ型シリコン半導体層９は、シリコン基板３の一方の主面１１の第１の部分に環状に形成された溝１３によって第１の部分１４と第２の部分１５とに分割されている。ｐ型シリコン半導体層９の第１の部分１４はｎ型シリコン半導体層８の上に位置し、ｐ型シリコン半導体層９の第２の部分１５はシリコン基板３のp型半導体部分７の上に位置している。ｐ型シリコン半導体層９の第１の部分１４とｎ型シリコン半導体層８との間のｐｎ接合は溝１３の壁面に露出している。また、シリコン基板３のp型半導体部分７とｎ型シリコン半導体層８との間のｐｎ接合も溝１３の壁面に露出している。この結果、ｐ型シリコン半導体層９の第１の部分１４とｎ型シリコン半導体層８とシリコン基板３のp型半導体部分７とによって図４に示す第１及び第２の保護ダイオード３４，３５のためのｐｎｐ構造が形成されている。
【００１５】
シリコン基板３の第２の部分２の上に配置された発光ダイオードのための主半導体領域４は、ｐ型半導体層９の第２の部分１５の上に順次に形成されたｎ型（第１導電型）バッファ層１６とｎ型（第１導電型）化合物半導体層１７と活性層１８とｐ型（第２導電型）化合物半導体層１９とから成り、一方の主面４２から他方の主面４３に至る孔即ち切欠き部２１を有する。切欠き部２１は漏斗状の壁面を有するようにエッチングによって形成され、この底面にｐ型シリコン半導体層９の第１の部分１４が露出している。
【００１６】
ｎ型バッファ層１６は、３族の元素と窒素とから成るｎ型窒化物半導体、例えば化学式
ＡｌaＩnbGa1-a-bN、
ここでａ及びbは  ０≦a≦1、
０≦b＜１、
a +ｂ＜１  を満足する数値、
で示される窒化物半導体にｎ型不純物（ドナー不純物）を添加したものから成ることが望ましい。即ち、バッファ層１６は、ＡｌＮ（アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム  アルミニウム）、ＡｌＧaＮ（窒化ガリウム  アルミニウム）から選択されて材料から成ることが望ましく、窒化ガリウム  インジウム  アルミニウム（ＡｌＩｎＧａＮ）から成ることがより望ましい。前記化学式におけるａは０.１〜０.７、ｂは0.0001〜０.５であることが望ましい。この実施例１のバッファ層１６の組成はＡｌ0.5Ｉｎ0.01Ｇａ0.49Ｎである。
バッファ層１６は、シリコン基板３の面方位をこの上に形成するｎ型化合物半導体層１７に良好に受け継がせるためのバッファ機能を有する。このバッファ機能を良好に発揮するために、バッファ層１６は１０ｎｍ以上の厚さを有していることが望ましい。ただし、バッファ層１６のクラックを防止するために、バッファ層１６の厚みを５００ｎｍ以下にするのが望ましい。この実施例１のバッファ層１６の厚さは３０ｎｍである。
【００１７】
バッファ層１６を互いに異なる窒化物半導体から成る複数のバッファ層の積層体で構成することもできる。この積層体の好ましい例は、ＡｌＮ層とＩｎＧａＮ層との組合せである。
【００１８】
バッファ層１６の上に配置されたｎ型化合物半導体層１７は、ダブルへテロ接合型構造の発光ダイオードのｎ型クラッド層として機能するものであって、好ましくは化学式
ＡｌxＩｎyＧａ1-x-yＮ
ここで、x及びｙは、０≦ｘ＜１、０≦ｙ＜１、を満足する数値、
で示すことができる窒化物半導体にｎ型不純物を添加したものから成り、より好ましくは２μｍ程度の厚さを有するｎ型ＧａＮから成る。なお、バッファ層１６はｎ型化合物半導体であるので、バッファ層１６をｎ型化合物半導体層１７の一部と考えることもできる。また、バッファ層１６を省いてシリコン基板３の上に直接にｎ型化合物半導体層１７を形成することもできる。
【００１９】
ｎ型化合物半導体層１７の上に形成された活性層１８は、次の化学式で示される窒化物半導体から成る事が望ましい。
ＡｌxＩｎyＧａ1-x-yＮ
ここで、x及びｙは、０≦ｘ＜１、０≦ｙ＜１、を満足する数値である。
この実施例の活性層１８は窒化ガリウム  インジウム（ＩｎＧａＮ）で形成されている。なお、図１では活性層１８が１つの層で概略的に示されているが、実際には周知の多重量井戸構造を有している。勿論、活性層１８を１つの層で構成することもできる。また、この実施例では活性層１８に導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることもできる。また、ダブルへテロ構造にすることが不要な場合には、活性層１８を省いてｎ型化合物半導体層１７の上に直接にｐ型化合物半導体層１９を形成することができる。
【００２０】
活性層１８の上に配置されたｐ型化合物半導体層１９は、Ｐ型クラッド層と呼ぶこともできるものであり、好ましくは化学式
ＡｌxＩｎyＧａ1-x-yＮ
ここで、x及びｙは、０≦ｘ＜１、０≦ｙ＜１、を満足する数値、
で示される窒化物半導体にｐ型不純物を添加したものから成り、より好ましくは厚さが５００ｎｍ程度のｐ型ＧａＮから成る。
【００２１】
ｐ型化合物半導体層１９の上に光透過性導電膜２０が配置されている。この光透過性導電膜２０は、酸化インジウム（Ｉｎ2Ｏ3）と酸化錫（ＳｎＯ2）との混合物、又は銀（Ａｇ）、又は銀合金等から成り、活性層１８から発生した光を透過させることができる比較的薄い厚み（例えば１０ｎｍ）を有し、ｐ型化合物半導体層１９に抵抗性接触している。この光透過性導電膜２０は活性層１８における電流分布の均一化に寄与する。もし、電流分布の均一化の要求が低い場合には、光透過性導電膜２０を省くことができる。
【００２２】
第１の電極５は金属層から成り、光透過性導電膜２０にオーミック接触していると共に、切欠き部２１を介してｐ型シリコン半導体層９の第１のｐ型部分１４にもオーミック接触している。また、この切欠き部２１の底面に前述した溝１３が環状に形成されている。主半導体領域４のバッファ層１６、ｎ型化合物半導体層１７、活性層１８及びｐ型化合物半導体層１９が露出している切欠き部２１の壁面、及びシリコン基板３の溝１３の壁面及び底面は、絶縁膜２２によって覆われている。従って、第１の電極５は、切欠き部２１の壁面、溝１３の壁面及び底面から電気的に分離されている。
【００２３】
第１の電極５は、光透過性導電膜２０と第２のｐ型シリコン半導体層９の第１の部分１４とを電気的に接続するための機能の他に、図示されていないワイヤ等の接続部材をボンデイングするためのボンデインクパッドとしての機能を有する。ボンディングパッド機能を持たせるために第１の電極５は比較的厚く形成され、光不透過性を有する。しかし、発光ダイオードを構成する主半導体領域４の大部分が第１の電極５によって覆われていないので、活性層１８から上方に放射された光は第１の電極５によってほとんど妨害されないで取り出される。シリコン基板３の第１の部分１、ｎ型シリコン半導体層８及びｐ型シリコン半導体層９の第１の部分１４は、ボンディングパッド機能を有する第１の電極５の下に配置されているので、半導体発光装置の小型化が達成されている。図１の実施例では、第１の電極５が切欠き部２１に対応した凹部を有するが、ワイヤのボンデイングを容易にするために図１において破線で示すように第１の電極５の上面を平坦面にすることもできる。
【００２４】
図１の過電圧保護ダイオードを伴なった半導体発光装置の製造方法の１例を説明する。まず、図２（Ａ）に示すｐ型シリコン基板３´を用意し、このシリコン基板３´の中央部分にｎ型不純物を拡散してｎ型シリコン半導体層８´を形成する。なお、このｎ型シリコン半導体層８´は、図３に示すように平面的に見て破線で示す第１の電極５の内側に形成される。
【００２５】
次に、図２（A）のシリコン基板３´の上に周知のＯＭＶＰＥ（Organometallic Vapor Phase Epitaxy）即ち有機金属気相成長法によって図１の主半導体領域４に対応する主半導体領域４´を図２（Ｂ）に示すように形成する。更に、詳細に説明すると、まず、図示されていない反応室にシリコン基板３´を配置し、シリコン基板３´を1000℃以上で所定温度、例えば、1000〜1100℃とし、反応室に所望の割合で周知のトリメチルアルミニウムガス（以下、ＴＭＡと言う）とトリメチルインジウムガス（以下、ＴＭＩと言う）とトリメチルガリウムガス（以下、ＴＭＧと言う）とアンモニアガスとシランガス（ＳｉＨ4）とを導入し、シリコン基板３´の上にｎ型窒化ガリウム  インジウム  アルミニウム（ＡｌＩｎＧａＮ）からなるバッファ層１６´をエピタキシャル成長させる。なお、シランガス（ＳｉＨ4）のＳｉ（シリコン）はｎ型不純物として機能する。
【００２６】
次に、シリコン基板３´の温度を１０００〜１１００℃とし、ＴＭＧとシラン（ＳｉＨ4）とアンモニアとを所定の割合で反応室に供給し、ｎ型ＧａＮから成るｎ型化合物半導体層１７´をバッファ層１６´の上に形成する。
【００２７】
次に、シリコン基板３´の温度を８００℃まで下げ、しかる後、ＴＭＧとＴＭＩとアンモニアとを反応室に所定の割合で供給し、例えばＩｎ0.02Ｇａ0.98Ｎから成り且つ厚み１３ｎｍを有している障壁層を形成し、ＴＭＩの割合を変えて例えばＩｎ0.2Ｇａ0.8Ｎから成り、且つ例えば厚み３ｎｍを有している井戸層を形成する。この障壁層及び井戸層の形成を例えば４回繰返すことによって多重量子井戸構造の活性層１８´が得られる。
【００２８】
次に、シリコン基板３´の温度を１０００〜１１００℃まで上げ、ＯＭＶＰＥ装置の反応室内に、例えばトリメチルガリウムガス（ＴＭＧ）とアンモニアガスとビスシクロペンタジェニエルマグネシウムガス（以下、Ｃｐ2Ｍｇと言う。）とを所定の割合で供給し、活性層１８´上にｐ型ＧａＮからなるｐ型化合物半導体層１９´を形成する。なお、マグネシウム（Ｍｇ）はｐ型不純物として機能する。
【００２９】
主半導体領域４´をエピタキシャル成長させる時の熱によって主半導体領域４´の中の３族元素、例えばｎ型バッファ層１６´を構成するＧａ、Ａｌ、Ｉｎの一部がシリコン基板３´の中に拡散し、ｐ型シリコン半導体層９´が生じる。なお、３族元素はシリコンに対してｐ型不純物として機能する。シリコン基板３´のｐ型半導体部分７´に主半導体領域４´の３族元素が拡散しても導電型は変化しない。しかし、シリコン基板３´のｎ型シリコン半導体層８´に３族元素が拡散した部分はｐ型シリコン半導体層９´に転換する。ｐ型シリコン半導体層９´の深さはｎ型シリコン半導体層８´の深さよりも浅いので、ｐ型シリコン半導体層９´の下にｎ型シリコン半導体層８´が残存する。
【００３０】
次に、図２（Ｂ）で、破線で示すように主半導体領域４´の一部をエッチング除去して切欠き部２１を形成し、図１に示す発光ダイオードのための主半導体領域４を得る。また、シリコン基板３´の一方の主面１１が露出するように形成された切欠き部２１の底面にエッチングによって図２（Ｂ）で破線で示す環状の溝１３を形成し、図２（Ｂ）のｐ型シリコン半導体層９´を図１の第１及び第２の部分１４，１５に分割する。なお、溝１３はｎ型シリコン半導体層８´の外周部分も除去し、ｎ型シリコン半導体層８´とｐ型シリコン半導体層９´の第１の部分１４との間のｐｎ接合の端を溝１３に露出させる。
【００３１】
次に、光透過性導電膜２０をｐ型化合物半導体層１９の上に形成する。
【００３２】
次に、絶縁膜２２を切欠き部２１の壁面及び底面の一部と、溝１３の壁面及び底面とを覆うように形成する。なお、絶縁膜２２を光透過性導電膜２０よりも先に形成することもできる。
【００３３】
次に、第１及び第２の電極５、６を例えば、金属の蒸着によって形成し、保護ダイオードを伴なった半導体発光装置を完成させる。
【００３４】
図４は図１の半導体発光装置の等価回路である。この図４の等価回路の第１及び第２の端子３１，３２は、図１の第１及び第２の電極５，６に対応している。第１及び第２の端子３１，３２間に接続された発光ダイオード３３は、図１の化合物半導体領域４に対応している。図４で発光ダイオード３３に並列に接続された第１の保護ダイオード３４は図１のｐ型シリコン半導体層９の第１の部分１４とｎ型シリコン半導体層８との間のｐｎ接合に対応している。第１の保護ダイオード３４に対して逆の方向性を有し且つそれと直列に接続された第２の保護ダイオード３５は、図１のｎ型シリコン半導体層８とシリコン基板３のｐ型半導体部分７との間のｐｎ接合に対応している。
【００３５】
図５の実線で示す電圧Ｖと電流Ｉとの関係を示す特性線Ａ1、Ａ2は図４の発光ダイオード３３の正方向及び逆方向特性を示し、図５で点線で示す特性線Ｂ1は第２の保護ダイオード３５の逆方向特性を示し、図５で点線で示す特性線Ｂ2は第１の保護ダイオード３４の逆方向特性を示す。第１の保護ダイオード３４の順方向の導通開始電圧（立上り電圧）は、第２の保護ダイオード３５の逆方向の降伏電圧よりも十分低い。また、第２の保護ダイオード３５の順方向の導通開始電圧（立上り電圧）は、第１の保護ダイオード３４の逆方向の降伏電圧よりも十分低い。
【００３６】
発光ダイオード３３に対して特性線Ｂ2で示す第１の保護ダイオード３４の降伏電圧よりも高いサージ電圧等の逆方向電圧が印加されると、第２の保護ダイオード３５が導通すると同時に保護ダイオード３４が降伏し、第１及び第２の保護ダイオード３４、３５から成るバイパス回路に電流が流れ、発光ダイオード３３のアノード・カソード間電圧が第１の保護ダイオード３４の降伏電圧に制限され、発光ダイオード３３が逆方向の過電圧から保護される。発光ダイオード３３に第１の保護ダイオード３４の降伏電圧よりも低い電圧が印加された時には、第１の保護ダイオード３４が非導通状態に保たれる。従って、発光ダイオード３３と第１及び第２の保護ダイオード３４、３５とから成る複合半導体装置の逆方向耐圧は、第１の保護ダイオード３４の降伏電圧で決まる。
【００３７】
第２の保護ダイオード３５の降伏電圧は特性線Ｂ1に示すように発光ダイオード３３の順方向電圧よりも高い。従って、発光ダイオード３３に正常の正方向駆動電圧が印加されている時には、第２の保護ダイオード３５が非導通に保たれる。従って、第１及び第２の保護ダイオード３４，３５は発光ダイオード３３の正常な正方向動作を妨害しない。
【００３８】
本実施例１は次の利点を有する。
（１）  第１の保護ダイオード３４を得るために必要なｐ型シリコン半導体層９の第１の部分１４は、主半導体領域４´をエピタキシャル成長させる時に生じる３族元素の熱拡散によって自然発生的に得られるので、独立した特別な拡散工程が不要であり、製造コストの低減を図ることができる。
（２）  ｐ型シリコン半導体層９の第１の部分１４とｎ型シリコン半導体層８とｐ型半導体部分７とによってｐｎｐ構造が得られ、等価的に第１及び第２の保護ダイオード３４、３５が得られる。第１及び第２の保護ダイオード３４、３５は互いに逆の方向性を有しているので。発光ダイオード３３と第１及び第２の保護ダイオード３４、３５との複合半導体装置の逆方向耐圧が向上する。この結果、発光ダイオード３３を比較的高い逆方向耐圧の要求される回路に使用することが可能になる。
（３）  シリコン基板３の第１の部分１、ｎ型シリコン半導体層８及びｐ型シリコン半導体層９の第１の部分１４は、ボンディングパッド機能を有する第１の電極５の下に配置されているので、第１及び第２の保護ダイオード３４、３５を設けることによる半導体発光装置の大型化を抑えることができる。
【実施例２】
【００３９】
次に、図６〜図９を参照して実施例２の過電圧保護手段を伴なった半導体発光装置を説明する。但し、図６〜図９及び後述する図１０〜図１６において実施例１を示す図１〜図４と実質的に同一の部分及び各実施例間で相互に同一の部分には同一の参照数字を付し、相互間を添字によって区別し、相互に実質的に同一の部分の説明を省略する。
【００４０】
図６〜図９に示す実施例２の半導体発光装置は、シリコン基板３a上に主半導体領域４aをエピタキシャル成長させる時に自然発生的に生じるｐ型シリコン半導体層９aを保護ダイオードの形成に使用するという技術的思想において実施例１と同一であるが、第１及び第２の電極５a、６aの配置、及びシリコン基板３aの導電型において実施例１と相違している。以下、詳しく説明する。
【００４１】
図７の半導体発生装置のシリコン基板３aも図１と同様に保護ダイオードのための第１の部分１aと発光ダイオードのための第２の部分２a とを有する。また、シリコン基板３aは、主半導体領域４aをエピタキシャル成長させた時に生じるｐ型シリコン半導体層９aも有する。従って、シリコン基板３aは、ｐ型シリコン半導体層９aとこれに隣接したｎ型半導体部分７aとから成る。
【００４２】
シリコン基板３aの一方の主面１１上に形成された主半導体領域４a は、ｎ型バッファ層１６aとｎ型化合物半導体層１７aと活性層１８aとｐ型化合物半導体層１９aとを含む。この主半導体領域４aには、シリコン基板３aの一方の主面１１に至る深さを有する第１の切欠き部２１aとｎ型化合物半導体層１７aの一部を露出させるための第２の切欠き部４０とを有する。また、シリコン基板３aは、ｎ型半導体部分７aを露出させるようにｐ型シリコン半導体層９aを除去することによって形成された第３の切欠き部１３aを有する。この第３の切欠き部１３aは第１の切欠き部２１aに連続的に形成されている。
【００４３】
ｐ型化合物半導体層１９aの上に光透過性導電膜２０aが形成されている。第１の電極５aは光透過性導電膜２０aにオーミック接触していると共にシリコン基板３aのｎ型半導体部分７aにオーミック接触している。第２の電極６aは、第２の切欠き部４０において露出したｎ型化合物半導体層１７aの表面４０aにオーミック接触している。シリコン基板３aの他方の主面１２には絶縁膜４１が形成されている。
【００４４】
次に、図７の半導体発光装置の製造方法を図８を参照して説明する。
まず、図８（A）に示すｎ型シリコン基板３a´を用意し、この上に図８（B）に示すようにバッファ層１６´、ｎ型化合物半導体層１７´、活性層１８´、及びｐ型化合物半導体層１９´から成る主半導体領域４´を図２（B）と同様にエピタキシャル成長法によって形成する。このエピタキシャル成長中に主半導体領域４´の３族元素がシリコン基板３a´に熱拡散してｐ型シリコン半導体層９aが生じる。
【００４５】
次に、主半導体領域４´の一部を周知の異方性エッチングで除去して主半導体領域４´の一方の主面４２から他方の主面４３に至る孔から成る第１の切欠き部２１aを図８（C）に示すように形成し、更に、ｐ型シリコン半導体層９aの一部を除去して第１の切欠き部２１aに連続した第３の切欠き部１３aを形成し、シリコン基板３aのｎ型半導体部分７aの一部を露出させる。また、ｐ型化合物半導体１９´と活性層１８´との一部を異方性エッチングで除去して第２の切欠き部４０を形成し、ｎ型化合物半導体層１７´を露出させる。これにより、図８（B）のシリコン基板３a´、化合物半導体領域４´、バッファ層１６´、ｎ型化合物半導体層１７´、活性層１８´、及びｐ型化合部物半導体層１９´に対応した、図８（C）のシリコン基板３a、化合物半導体領域４a、バッファ層１６a、ｎ型化合物半導体層１７a、活性層１８a、及びｐ型化合物半導体層１９aが得られる。
なお、第１の切欠き部２１aと第２の切欠き部４０との形成の順番、及び第２の切欠き部４０と第３の切欠き部１３aとの形成の順番を任意に変えることができる。また、第１、第２及び第３の切欠き部２１a、４０、１３aの壁面を図１に示す切欠き部２１と同様に傾斜壁面とすることもできる。
【００４６】
次に、ｐ型化合物半導体層１９aの上に図７に示すように光透過性導電膜２０aを形成する。次に第１及び第３の切欠き部２１a、１３aの壁面を覆うように絶縁膜２２aを形成する。
【００４７】
次に、光透過性導電膜２０aにオーミック接触し、シリコン基板３aのｎ型半導体部分７aにオーミック接触する第１の電極５aを形成する。即ち、第１及び第３の切欠き部２１a、１３aの中と光透過性導電膜２０aの一部上に第１の電極５aを形成する。この第１の電極５aは図１の実施例１の第１の電極５と同様にボンディングパッド機能を有する。第１の電極５aと同時又は別の工程で、ｎ型化合物半導体層１７aの露出面４０a上に第２の電極６aを形成する。この第２の電極６aはｎ型化合物半導体層１７aにオーミック接触する金属から成る。次に、シリコン基板３aの他方の主面１２に絶縁膜４１を形成して半導体発光装置を完成させる。
【００４８】
図９は図７の半導体発光装置の等価回路を示す。この図９における第１及び第２の端子３１a、３２aは、図７の第１及び第２の電極５a、６aに対応している。図９の発光ダイオード３３aは、図７のシリコン基板３aの第２の部分２a上のｎ型化合物半導体層１７aと活性層１８aとｐ型化合物半導体層１９aとに対応している。図９の第１の保護ダイオード３４a は、シリコン基板３aのｎ型半導体部分７aとｐ型シリコン半導体層９aとの間のｐn接合に対応し、発光ダイオード３３aに対して逆方向並列に接続されている。図９の第２の保護ダイオード３５aは、図７のｐ型シリコン半導体層９aとバッファ層１６aとの間のｐn接合に対応し、第１の保護ダイオード３４aに対して逆の極性を有して直列に接続され且つ発光ダイオード３３aに対して順方向並列に接続されている。
【００４９】
図９の等価回路は、図４の等価回路と実質的に同一であるので、図７の実施例２によっても図１の実施例１と同様な効果を得ることができる。即ち、実施例２は次の利点を有する。
（１）  化合物半導体領域４aをエピタキシャル成長で形成する時に自然発生的に生じるｐ型シリコン半導体層９aを使用して第１及び第２の保護ダイオード４３a、３５aを構成するので、過電圧保護手段を有する半導体発光装置のコストを低減することができる。
（２）  化合物半導体領域４aの一方の主面４２側に第１及び第２の電極５a、６aの両方が配置されているので、外部回路に対する電気的接続が容易になる。
（３）  第２の電極６aの下に第１及び第２の保護ダイオード３４a、３5aのためのｎ型半導体部分７aとｐ型シリコン半導体層９aとｎ型バッファ層１６aとｎ型化合物半導体層１７aとが配置されているので、平面的に見て第１及び第２の保護ダイオード３４a、３５aのための特別なスペースが不要になり、半導体発光装置の小型化が可能になる。
【実施例３】
【００５０】
図１０に示す実施例３の半導体発光装置は、変形されたシリコン基板３bを有する他は図７と実質的に同一に形成されている。図１０のシリコン基板３bは、ｎ型半導体部分７bの他に主半導体領域４aのエピタキシャル成長時に自発発生的に生じたｐ型シリコン半導体層９bを有する。このｐ型シリコン半導体層９bは図７のｐ型シリコン半導体層９aと実質的に同一のものである。しかし、図１０のｐ型シリコン半導体層９bは、環状溝から成る第３の切欠き部１３ｂを有し、この第３の切欠き部１３bによって第１の部分９b1と第２の部分９b2とに分割されている。更に詳細には、主半導体領域４aの一方の主面４２から他方の主面４３に至るように第１の切欠き部２１bが形成され、この第１の切欠き部２１bの底面に第３の切欠き部１３bが環状に形成されている。従って、第１の切欠き部２１bの底面にｐ型シリコン半導体層９bが露出し、第３の切欠き部１３bの底面にシリコン基板３bのｎ型半導体部分７bが露出している。
【００５１】
絶縁膜２２bは第１の切欠き部２１b及び第３の切欠き部１３bの壁面を覆っている。第１の電極５bは光透過性導電膜２０aにオーミック接触していると共にｐ型シリコン半導体層９bの第１の部分９b1にオーミック接触している。図１０の第２の電極６aは図７と同様にｎ型化合物半導体層１７aにオーミック接触している。
【００５２】
図１０の実施例３の半導体発光装置は、ｐ型シリコン半導体層９bの第１の部分９b1が生じるように第３の切欠き部１３bを形成する点を除いて図７の実施例２の半導体発光装置と同様な方法で製造される。
【００５３】
図１１は図１０の実施例３の半導体発光装置の等価回路を示す。この図１１の第１及び第２の端子３１b、３２bは図１０の第１及び第２の電極５b、６aに対し、発光ダイオード３３aは図１０のｎ型化合物半導体層１６aと活性層１７aとｐ型化合物半導体層１９aとに対応し、第１の保護ダイオード３４aは図１０のｎ型半導体部分７bとｐ型シリコン半導体層９bの第２の部分９b2との間のｐn接合に対応し、第２の保護ダイオード３５aはｐ型シリコン半導体層９bの第２の部分９b2とｎ型バッファ層１６aとの間のｐｎ接合に対応し、新たに追加された第３の保護ダイオード３６は、ｐ型シリコン半導体層９bの第１の部分９b1とｎ型半導体部分７bとの間のｐｎ接合に対応する。実施例３で追加された第３の保護ダイオード３６は、第１及び第２の保護ダイオード３４a、３５aに対して直列に接続され且つ第２の保護ダイオード３５aと同一の方向性を有する。従って、第２及び第３の保護ダイオード３５a、３６の組み合せの逆方向の降伏電圧は、図５の特性線B2と同様に発光ダイオード３３aの降伏電圧よりも低く設定されている。第１の保護ダイオード３４aの降伏電圧は図５の特性線B1と同様に発光ダイオード３３aの導通開始電圧（立上り電圧）よりも高く設定されている。
【００５４】
図１０の実施例１０の半導体発光装置は、図７の実施例２と同様な効果を有する他に、追加された第３の保護ダイオード３６の分だけ逆方向耐圧を高くすることができるという効果を有する。
【実施例４】
【００５５】
図１２に示す実施例４の半導体発光装置は、第１の電極５ｃとシリコン基板３aのｎ型半導体部分７aとの間にショットキーバリアダイオードを構成するための金属層５０を有する点を除いて図７と同一に構成されている。ショットキー電極としての金属層５０は、第３の切欠き部１３aの中に形成され、シリコン基板３aのｎ型半導体部分７aにショットキー接触している。なお、ショットキー金属層５０は絶縁膜２２aによってｐ型シリコン半導体層９a及び主半導体領域４aから電気的に分離されている。第１の電極５cは、光透過性導電膜２０aにオーミック接触し、且つショットキー金属層５０にもオーミック接触している。なお、第１の電極５cをショットキー金属層５０と同一材料で形成こともできる。
【００５６】
図１２の半導体発光装置は、ショットキー金属層５０を形成する工程を除いて図７の実施例２と同一の方法で形成される。
【００５７】
図１３は図１２の実施例４の半導体発光装置の等価回路を示す。図１３の第１及び第２の端子３１c、３２cは図１２の第１及び第２の電極５c、６aに対応し、発光ダイオード３３aはｎ型化合物半導体層１６aと活性層１８aとｐ型化合物半導体層１９aとに対応し、第１の保護ダイオード３４aはｎ型半導体部分７aとｐ型シリコン半導体層９aとの間のｐｎ接合に対応し、第２の保護ダイオード３５aはｐ型シリコン半導体層９aとｎ型バッファ層１６aとの間のｐｎ接合に対応し、追加された第３の保護ダイオード３６aは金属層５０とｎ型半導体層７aとの間のショットキーバリアに対応する。図１３のショットキーバリアダイオードから成る第３の保護ダイオード３６aは図１１の第３の保護ダイオード３６と同様に第１及び第２の保護ダイオード３４a、３５aに対して直列に接続され且つ第２の保護ダイオード３５aと同一の方向性を有する。従って、図１２の実施例４によっても図１０の実施例３と同一の効果を得ることができる。
【実施例５】
【００５８】
図１４に示す実施例５の半導体発光装置は、変形されたシリコン基板３bを有し、この他は図７と実質的に同一に構成されている。図１４のシリコン基板３bは、図１の実施例１のシリコン基板３と同様にｐ型半導体部分７bの他にｎ型シリコン半導体層８a及びｐ型シリコン半導体層９aを有する。図１ではｎ型シリコン半導体層８がシリコン基板３の一方の主面１１の一部のみから拡散によって形成されているが、図１４のｎ型シリコン半導体層８aはシリコン基板３bの一方の主面１１の全体から拡散によって形成されている。図１４のｐ型シリコン半導体層９aは図１のｐ型シリコン半導体層９と同様に主半導体領域４aのエピタキシャル成長時に自然発生的に生じたものである。
【００５９】
図１４のシリコン基板３bに形成された第３の切欠き部１３bはｐ型半導体部分７bを露出させるように形成され、第１の切欠き部２１aに連続している。第１の電極５dは光透過性導電膜２０aにオーミック接触していると共にシリコン基板３bのｐ型半導体部分７bにオーミック接触している。絶縁膜２２bは第１の切欠き部２１a及び第３の切欠き部１３bの壁面を覆っている。
【００６０】
図１４の半導体発光装置を製造する時には、まず、ｐ型シリコン基板の一方の主面にｎ型不純物を注入（インプラント）し且つ拡散して図５（A）に示すｎ型シリコン半導体層８a´を形成する。次に、ｐ型半導体部分７b´とｎ型シリコン半導体層８a´とから成るシリコン基板３b´の一方の主面上に図２（B）及び図８（B）と同様に主半導体領域４´をエピタキシャル成長によって形成する。このエピタキシャル成長時にｎ型バッファ層１６´及びｎ型化合物半導体層１７´の３族元素がシリコン基板３b´に熱拡散してｐ型シリコン半導体層９a´が得られる。ｐ型シリコン半導体層９a´の深さはｎ型シリコン半導体層８aの深さよりも浅いので、ｐ型シリコン半導体層９a´とｐ型半導体部分７bとの間にｎ型シリコン半導体層８a´が残存する。
【００６１】
次に、図１５（B）の主半導体領域４aの第１の部分と第２の部分とを除去することによって図１５(C)に示す第１及び第２の切欠き部２１a、４０を形成し、また、シリコン基板３bの一部を除去することによって第３の切欠き部１３bを形成する。次に、図１４の絶縁膜２２b、４１、第１及び第２の電極５d、６aを形成して半導体発光装置を完成させる。
【００６２】
図１６は図１４の半導体発光装置の等価回路を示す。図１６の第１及び第２の端子３１d、３２dは図１４の第１及び第２の電極５d、６aに対応し、発光ダイオード３３aはｎ型化合物半導体層１７aと活性層１８aとｐ型化合物半導体層１９aとに対応し、第１の保護ダイオード３４はシリコン基板３bのｐ型半導体部分７bとｎ型シリコン半導体層８aとの間のｐｎ接合に対応し、第２の保護ダイオード３５はｎ型シリコン半導体層８aとｐ型シリコン半導体層９aとの間のｐｎ接合に対応し、第３の保護ダイオード３６ｂはｐ型シリコン半導体層９aとｎ型バッファ層１６aとの間のｐｎ接合に対応している。第３の保護ダイオード３６ｂは第１及び第２の保護ダイオード３４，３５に対して直列に接続され且つ第１の保護ダイオード３４と同一の方向性を有する。従って、第１の保護ダイオード３４と第３の保護ダイオード３６bとの組み合せによって所望の逆方向耐圧を得る。
【００６３】
図１６の等価回路は図１１及び図１３の等価回路と本質的に同一である。従って、図１４の実施例によっても図１１及び図１３の実施例と同様な効果を得ることができる。
【００６４】
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１）  図１、図１０、図１２及び図１４の実施例１、３、４、５の主半導体領域４、４aにおけるｎ型バッファ層１６、１６ａ、及びｎ型化合物半導体層１７，１７ａをｐ型バッファ層及びｐ型化合物半導体層に変え、ｐ型化合物半導体層１９，１９ａをｎ型化合物半導体層に変えることができる。
（２）  図１の実施例において、第２の電極６をシリコン基板３の一方の主面１１に配置することができる。
（３）  主半導体領域４又は４aに、周知の電流分散用化合物半導体層及びコンタクト用化合物半導体層を設けることができる。
（４）  光透過性導電膜２０又は２０aを省いて第１の電極５、５a、５c又は５dをｐ型化合物半導体層１９又は１９aに直接に接続することができる。また、光透過性導電膜２０の代わりに網目状又は格子状の導電膜をｐ型化合物半導体層１９又は１９aの上に配置することができる。
（５）  第１の切欠き部２１又は２１aを主半導体領域４又は４aの一方の主面４２の中に配置しないで、主半導体領域４又は４aの側面に露出するように一方の主面４２の端に配置することができる。
（６）  主半導体領域４又は４aは窒化物半導体から成ることが望ましいが、これ以外の別の化合物半導体で形成することもできる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１に従う保護ダイオードを備えた半導体発光装置を示す断面図である。
【図２】図１の半導体発光装置の製造中のシリコン基板及び主半導体領域を示す断面図である。
【図３】図２（A）のシリコン基板の平面図である。
【図４】図１の半導体発光装置の等価回路図である。
【図５】図１の半導体発光装置の発光ダイオードと保護ダイオードとの電圧―電流特性を示す図である。
【図６】実施例２に従う半導体発光装置の平面図である。
【図７】図６の半導体発光装置のA−A線断面図である。
【図８】図７の半導体発光装置の製造中におけるシリコン基板及び主半導体領域を示す断面図である。
【図９】図７の半導体発光装置の等価回路図である。
【図１０】実施例３に従う半導体発光装置を図７と同様に示す断面図である。
【図１１】図１０の半導体発光装置の等価回路図である。
【図１２】実施例４に従う半導体発光装置を図７と同様に示す断面図である。
【図１３】図１２の半導体発光装置の等価回路図である。
【図１４】実施例５の半導体発光装置を図７と同様に示す断面図である。
【図１５】図１４の半導体発光装置の製造中におけるシリコン基板及び主半導体領域を示す断面図である。
【図１６】図１４の半導体発光装置の等価回路図である。
【符号の説明】
【００６６】
３，３a,３b  シリコン基板
４，４a  主半導体領域
５  第１の電極
６  第２の電極
８  ｎ型シリコン半導体層
９  ｐ型シリコン半導体層
【図１】
2007201317.tif 000003
【図２】
2007201317.tif 000004
【図３】
2007201317.tif 000005
【図４】
2007201317.tif 000006
【図５】
2007201317.tif 000007
【図６】
2007201317.tif 000008
【図７】
2007201317.tif 000009
【図８】
2007201317.tif 000010
【図９】
2007201317.tif 000011
【図１０】
2007201317.tif 000012
【図１１】
2007201317.tif 000013
【図１２】
2007201317.tif 000014
【図１３】
2007201317.tif 000015
【図１４】
2007201317.tif 000016
【図１５】
2007201317.tif 000017
【図１６】
2007201317.tif 000018