(57)【要約】【目的】電源電圧が高くなっても出力トランジスタとして通常のＭＯＳトランジスタを使用することができるシリーズレギュレータを提供する。【構成】シリーズレギュレータに用いられる出力トランジスタをカスコード接続された第１および第２のＰチャネルＭＯＳトランジスタの２つのトランジスタで構成して耐圧を分担することにより、電源電圧Ｖｄｄが高くなってもそれぞれのトランジスタに通常のＭＯＳトランジスタを使用することができる。【選択図】        図１
2007257104.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源端子と低電位側電源端子の間に第１および第２のＰチャネルＭＯＳトランジスタ、並びに第１および第２の抵抗がこの順に接続される直列回路、反転入力端子に第１の基準電圧が入力され、非反転入力端子が前記第１および前記第２の抵抗の接続点と接続されるともに出力端子が前記第１のＰチャネルＭＯＳトランジスタのゲート端子に接続される演算増幅回路を有するとともに、前記第２のＰチャネルＭＯＳトランジスタのゲート端子に第２の基準電圧が入力されることを特徴とするシリーズレギュレータ。
【請求項２】
高電位側電源端子と低電位側電源端子の間に第１および第２のＰチャネルＭＯＳトランジスタと抵抗がこの順に接続される直列回路、反転入力端子に第１の基準電圧が入力され、非反転入力端子が前記第２のＰチャネルＭＯＳトランジスタと前記抵抗との接続点に接続されるともに出力端子が前記第１のＰチャネルＭＯＳトランジスタのゲート端子に接続される演算増幅回路を有するとともに、前記第２のＰチャネルＭＯＳトランジスタのゲート端子に第２の基準電圧が入力されることを特徴とするシリーズレギュレータ。
【請求項３】
前記第２の基準電圧が、前記高電位側電源端子の電位または前記低電位側電源端子の電位と前記第２のＰチャネルＭＯＳトランジスタのゲート端子電位との電位差を一定に保つものであることを特徴とする請求項１または２に記載のシリーズレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流の入力電圧を降圧して所定の直流電圧を出力するシリーズレギュレータ、特に高い入力電圧に対しても高耐圧のＭＯＳトランジスタを用いずに出力段を構成することのできるシリーズレギュレータに関する。
【背景技術】
【０００２】
シリーズレギュレータは一般に図４に示す構成となっている（例えば、特許文献１参照）。図４において、Ｍ０はＰチャネルＭＯＳトランジスタ、Ｒ１，Ｒ２は抵抗であり、電源Ｖｄｄ（その電圧もＶｄｄとする）と接地電位（ＧＮＤ）の間に直列に接続されて、出力段を構成している。ＰチャネルＭＯＳトランジスタＭ０と抵抗Ｒ１の接続点は出力端子Ｖｏｕｔ（その出力電圧もＶｏｕｔとする）に接続されている。出力端子には、出力コンデンサＣｏおよび負荷を示す抵抗ＲＬも接続されている。出力電圧Ｖｏｕｔは抵抗Ｒ１，Ｒ２で分圧されてオペアンプ（演算増幅回路）ＯＰＡの非反転入力端子に入力される。オペアンプＯＰＡの反転入力端子には基準電圧発生回路Ｖｒｅｆの出力電圧（これもＶｒｅｆとする）が入力され、出力端子はＰチャネルＭＯＳトランジスタＭ０のゲート端子に接続されている。シリーズレギュレータは負荷の大きさ（抵抗ＲＬの抵抗値）が変動しても一定の電圧Ｖｏｕｔを出力するもので、オペアンプＯＰＡがその反転入力端子と非反転入力端子を仮想短絡させるよう動作することにより、その出力電圧Ｖｏｕｔは次の（１）式で表されるものになる。
【０００３】
（数１）
Ｖｏｕｔ＝（１＋Ｒ１／Ｒ２）・Ｖｒｅｆ  ・・・（１）
なお、場合によって抵抗Ｒ１は省略可能であり、その場合はＶｏｕｔ＝Ｖｒｅｆとなる。
これより、出力段を構成する出力トランジスタであるＰチャネルＭＯＳトランジスタＭ０のドレイン・ソース間に印加されている電圧Ｖｄｓは次の（２）式となる。
【０００４】
（数２）
Ｖｄｓ＝Ｖｄｄ−Ｖｏｕｔ  ・・・（２）
（２）式より、一定の出力電圧Ｖｏｕｔに対し、電源電圧Ｖｄｄを上昇させるとＰチャネルＭＯＳトランジスタＭ０のドレイン・ソース間電圧Ｖｄｓも上昇することが分かる。
【特許文献１】特開２０００−２８４８４３号公報  （段落００２０−００２１、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、（２）式で表されるＰチャネルＭＯＳトランジスタＭ０のドレイン・ソース間電圧Ｖｄｓが通常のＰチャネルＭＯＳトランジスタの耐圧を超えてしまう場合は、出力トランジスタとして通常のＭＯＳトランジスタに替えて耐圧の高い高耐圧ＭＯＳトランジスタを使用していた。高耐圧ＭＯＳトランジスタは通常のＭＯＳトランジスタより製造工数が多く、またレイアウト面積も大きいことから、高耐圧ＭＯＳトランジスタの適用がコストアップにつながってしまうという課題があった。シリーズレギュレータを半導体に集積する場合、通常はシリーズレギュレータの出力電流を大きくするために出力トランジスタがシリーズレギュレータ全体面積のうちの相当部分を占めていて、出力トランジスタのレイアウトサイズを小さくすることは非常に重要となる。
【０００６】
本発明は上記の点を鑑みてなされたものであり、その目的は上記の課題を解決して、電源電圧が高くなっても出力トランジスタとして通常のＭＯＳトランジスタを使用することができるシリーズレギュレータを提供することにある。
【課題を解決するための手段】
【０００７】
そこで、上記課題を解決するために、請求項１に係る発明は、高電位側電源端子と低電位側電源端子の間に第１および第２のＰチャネルＭＯＳトランジスタ、並びに第１および第２の抵抗がこの順に接続される直列回路、反転入力端子に第１の基準電圧が入力され、非反転入力端子が前記第１および前記第２の抵抗の接続点と接続されるともに出力端子が前記第１のＰチャネルＭＯＳトランジスタのゲート端子に接続される演算増幅回路を有するとともに、前記第２のＰチャネルＭＯＳトランジスタのゲート端子に第２の基準電圧が入力されるシリーズレギュレータであることを特徴とする。
【０００８】
請求項２に係る発明は、高電位側電源端子と低電位側電源端子の間に第１および第２のＰチャネルＭＯＳトランジスタと抵抗がこの順に接続される直列回路、反転入力端子に第１の基準電圧が入力され、非反転入力端子が前記第２のＰチャネルＭＯＳトランジスタと前記抵抗との接続点に接続されるともに出力端子が前記第１のＰチャネルＭＯＳトランジスタのゲート端子に接続される演算増幅回路を有するとともに、前記第２のＰチャネルＭＯＳトランジスタのゲート端子に第２の基準電圧が入力されるシリーズレギュレータであることを特徴とする。
【発明の効果】
【０００９】
この発明のシリーズレギュレータは、カスコード接続された第１および第２のＰチャネルＭＯＳトランジスタの２つのトランジスタで耐圧を分担することにより、電源電圧Ｖｄｄが高くなってもそれぞれのトランジスタに通常のＭＯＳトランジスタを使用することができる。従い、この発明のシリーズレギュレータを半導体に集積する場合の製造工数およびレイアウト面積を小さくすることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を用いて本発明に係るシリーズレギュレータについて説明する。
【００１１】
図１は本発明に係るシリーズレギュレータの基本構成を示すもので、図４と共通する部位には同一の符号を付して、詳細な説明は省略する。
【００１２】
図１に示す回路は、図４に示す回路のＰチャネルＭＯＳトランジスタＭ０と抵抗Ｒ１および出力端子Ｖｏｕｔの間にＰチャネルＭＯＳトランジスタＭ１を新たに設けたものになっている。また、ＰチャネルＭＯＳトランジスタＭ１のゲートには基準電圧発生回路Ｖｂから出力される基準電圧（これもＶｂとする）が入力されていて、ＰチャネルＭＯＳトランジスタＭ０とＭ１がカスコード接続されている。以下、図１の回路に関する解析を行う。なお、以下ではＭＯＳトランジスタが飽和領域で動作するものとして解析を進めるが、ＭＯＳトランジスタが線形領域（非飽和領域）で動作してもよい。
【００１３】
まず準備として、飽和領域で動作するＭＯＳトランジスタを考えると、ＭＯＳトランジスタに流れる電流Ｉは（３）式で与えられる。
【００１４】
（数３）
Ｉ＝β／２・（Ｖｇｓ−Ｖｔ）２  ・・・（３）
ここで、βはキャリアの移動度，ゲート酸化膜の容量およびＭＯＳトランジスタのゲート幅／ゲート長で定まる定数、ＶｇｓはＭＯＳトランジスタのゲート・ソース間電圧、ＶｔはＭＯＳトランジスタの閾値電圧である。（３）式をＶｇｓについて解くと（４）式となる。
【００１５】
（数４）
Ｖｇｓ＝Ｖｔ＋（２Ｉ／β）１／２  ・・・（４）
ＶｇｓおよびＶｔは正の値とする。（２Ｉ／β）１／２をオーバードライブ電圧Ｖｏｖと定義すると、（４）式は（５）式となる。
【００１６】
（数５）
Ｖｇｓ＝Ｖｔ＋Ｖｏｖ  ・・・（５）
図１においてＰチャネルＭＯＳトランジスタＭ０のドレインとＰチャネルＭＯＳトランジスタＭ１のソースとの接続点をＶｘとすると、接続点Ｖｘの電位（これもＶｘとする）は上で定義したオーバードライブ電圧を用いて（６）式で表される。
【００１７】
（数６）
Ｖｘ＝Ｖｂ＋Ｖｇｓ１＝Ｖｂ＋Ｖｔ１＋Ｖｏｖ１  ・・・（６）
なお、Ｖｇｓｉ，Ｖｔｉ，Ｖｏｖｉ（ｉ＝０，１）はそれぞれＰチャネルＭＯＳトランジスタＭｉのゲート・ソース間電圧、閾値電圧およびオーバードライブ電圧である。
【００１８】
これより、ＰチャネルＭＯＳトランジスタＭ０のドレイン・ソース間電圧Ｖｄｓ０は（７）式となる。
【００１９】
（数７）
Ｖｄｓ０＝Ｖｄｄ−Ｖｘ＝Ｖｄｄ−（Ｖｂ＋Ｖｔ１＋Ｖｏｖ１）  ・・・（７）
（７）式の右辺において、閾値電圧Ｖｔ１はＭＯＳトランジスタの製造プロセスにより定まり、オーバードライブ電圧Ｖｏｖ１は電流ＩおよびＭＯＳトランジスタのサイズにより定まるため、これらを大きく変化させることは難しいが、基準電圧Ｖｂは基準電圧発生回路により発生させるものであるため自由に設定できる。
【００２０】
（２）式と（７）式を比較すると、所定（一定）の出力電圧値Ｖｏｕｔに対し電源電圧Ｖｄｄが大きくなると、従来技術においては（２）式で与えられる出力トランジスタのドレイン・ソース間電圧Ｖｄｓもそれに応じて大きくなってしまうため高耐圧ＭＯＳトランジスタを使わざるを得なくなってしまうが、本実施の形態においては、（７）式に示されるように基準電圧Ｖｂによりドレイン・ソース間電圧Ｖｄｓが調整可能であり、出力ＭＯＳトランジスタＭ０に通常のＭＯＳトランジスタが使えるよう、そのＶｄｓを小さくすることができる。但し、ＰチャネルＭＯＳトランジスタＭ０のドレイン・ソース間電圧Ｖｄｓを小さくすると、ＰチャネルＭＯＳトランジスタＭ１の耐圧が確保できない場合が生じるため、ＰチャネルＭＯＳトランジスタＭ１に関する条件も整えておく必要がある。
【００２１】
ＰチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧Ｖｄｓ１は次式となる。
【００２２】
（数８）
Ｖｄｓ１＝Ｖｘ−Ｖｏｕｔ＝（Ｖｂ＋Ｖｔ１＋Ｖｏｖ１）−Ｖｏｕｔ  ・・・（８）
（８）式より、Ｖｏｕｔの値を固定してＶｂを大きくすると、ＰチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧Ｖｄｓ１が大きくなることが分かる。従い、基準電圧Ｖｂの値は、ＰチャネルＭＯＳトランジスタＭ０とＭ１の両方のドレイン・ソース間電圧を考慮して決める必要がある。
【００２３】
基準電圧Ｖｂの決め方について、以下説明を行う。ＰチャネルＭＯＳトランジスタＭ０とＭ１に印加することのできる最大ドレイン・ソース間電圧をＶｄｓｍａｘ（Ｍ０とＭ１に対し共通の値）とすると、（７），（８）式よりそれぞれ（９），（１０）式が得られる。
【００２４】
（数９）
Ｖｄｓ０＝Ｖｄｄ−（Ｖｂ＋Ｖｔ１＋Ｖｏｖ１）≦Ｖｄｓｍａｘ  ・・・（９）
【００２５】
（数１０）
Ｖｄｓ１＝（Ｖｂ＋Ｖｔ１＋Ｖｏｖ１）−Ｖｏｕｔ≦Ｖｄｓｍａｘ  ・・・（１０）
（９），（１０）式より、ＰチャネルＭＯＳトランジスタＭ０およびＭ１の両者の耐圧条件を満たすことのできる基準電圧Ｖｂの範囲は次式となる。
【００２６】
（数１１）
Ｖｄｄ−Ｖｄｓｍａｘ−（Ｖｔ１＋Ｖｏｖ１）≦Ｖｂ≦Ｖｏｕｔ＋Ｖｄｓｍａｘ−（Ｖｔ１＋Ｖｏｖ１）  ・・・（１１）
（１１）式の範囲になるよう基準電圧Ｖｂの値を制御すれば、図１の回路を正常に動作させることができる。また、（９）式を変形すると（１２）式が得られ、これより基準電圧Ｖｂの値を大きくすれば電源電圧Ｖｄｄの値も大きくとれることが分かる。
【００２７】
（数１２）
Ｖｄｄ≦Ｖｄｓｍａｘ＋Ｖｂ＋Ｖｔ１＋Ｖｏｖ１  ・・・（１２）
また、（１０）式より次式が求められる。
【００２８】
（数１３）
（Ｖｂ＋Ｖｔ１＋Ｖｏｖ１）≦Ｖｄｓｍａｘ＋Ｖｏｕｔ  ・・・（１３）
（１２），（１３）式より（１４）式が得られる。
【００２９】
（数１４）
Ｖｄｄ≦Ｖｏｕｔ＋２Ｖｄｓｍａｘ  ・・・（１４）
また、（２）式より図４に示す従来のシリーズレギュレータに対しては、次式の条件が要求される。
【００３０】
（数１５）
Ｖｄｄ≦Ｖｏｕｔ＋Ｖｄｓｍａｘ  ・・・（１５）
（１４）式と（１５）式を比べれば、本実施の形態のシリーズレギュレータは従来のシリーズレギュレータより最大ドレイン・ソース間電圧Ｖｄｓｍａｘだけ電源電圧Ｖｄｄを大きくできることが分かる。
【００３１】
なお、従来技術と同様に抵抗Ｒ１を省略してもよく、その場合はＶｏｕｔ＝Ｖｒｅｆとなる。
【００３２】
また、基準電圧発生回路Ｖｂは、図２に示すようにＰチャネルＭＯＳトランジスタＭ１のゲートと電源Ｖｄｄの間に接続してもよい。図２は図１に示す基本回路の変形を示すものであり、基準電圧Ｖｂは電圧−（Ｖｄｄ−Ｖｂ）という負電圧を出力してＰチャネルＭＯＳトランジスタＭ１のゲート電位をＶｂにするものになる。図２のシリーズレギュレータに対する解析も、図１のものと同様である。図１の場合は接地電位とＰチャネルＭＯＳトランジスタＭ１のゲート電位との電位差が固定され、図２の場合は電源電圧ＶｄｄとＰチャネルＭＯＳトランジスタＭ１のゲート電位との電位差が固定される。
【００３３】
図２のシリーズレギュレータの詳細回路図を、図３に示す。図３に示すシリーズレギュレータでは、ツェナーダイオードＺ１と抵抗Ｒ３の接続点の電位が基準電圧Ｖｂを与え、ツェナーダイオードＺ１が図２の基準電圧発生回路Ｖｂに相当する。また、破線で囲まれた部分がオペアンプＯＰＡである。オペアンプＯＰＡにおいて、ＰチャネルＭＯＳトランジスタＭ２およびＮチャネルＭＯＳトランジスタＭ３，Ｍ４が出力段を構成し、ＰチャネルＭＯＳトランジスタＭ５，Ｍ９およびＮチャネルＭＯＳトランジスタＭ６，Ｍ７，Ｍ８，Ｍ１０，Ｍ１１が差動段を構成している。ＮチャネルＭＯＳトランジスタＭ３とＭ４、Ｍ６とＭ７、Ｍ１０とＭ１１がそれぞれカスコード接続されて耐圧を分担することにより、オペアンプＯＰＡを全て高耐圧のものではない通常のＭＯＳトランジスタだけで構成できるようにしている。差動段と出力段の間に接続された抵抗ＲｃおよびコンデンサＣｃは位相補償素子である。また、定電流源Ｉｂｉａｓとダイオード接続されたＮチャネルＭＯＳトランジスタＭ１２はオペアンプＯＰＡのバイアス電流を決めるバイアス回路であり、ＮチャネルＭＯＳトランジスタＭ１２，Ｍ８およびＭ４でカレントミラー回路を構成することにより、定電流源Ｉｂｉａｓの電流に比例する電流をＮチャネルＭＯＳトランジスタＭ８およびＭ４に流して差動段と出力段のバイアス電流とさせるものである。抵抗Ｒ４およびツェナーダイオードＺ２はカスコード接続されたＮチャネルＭＯＳトランジスタＭ３，Ｍ６およびＭ１０のゲート電位を設定するものであり、抵抗Ｒ４とツェナーダイオードＺ２の接続点がこれらのトランジスタのゲート端子と接続されている。
【００３４】
なお、図３においては、カスコード接続されたＭＯＳトランジスタのゲート電圧を生成する基準電圧発生回路を抵抗とツェナーダイオードで構成する例を示したが、これに限るものではなく、例えばバンドギャップによるものであってもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明のシリーズレギュレータの基本構成を示す回路図である。
【図２】図１に示す基本回路の変形を示すものである。
【図３】本発明のシリーズレギュレータの具体的構成例を示す回路図である。
【図４】従来のシリーズレギュレータの構成を示す回路図である。
【符号の説明】
【００３６】
Ｃｃ，Ｃｏ                        コンデンサ
ＯＰＡ                            オペアンプ（演算増幅回路）
Ｒ１〜Ｒ４，Ｒｃ                  抵抗
Ｍ０〜Ｍ２，Ｍ５，Ｍ９            ＰチャネルＭＯＳトランジスタ
Ｍ４，Ｍ６〜Ｍ８，Ｍ１０，Ｍ１１  ＮチャネルＭＯＳトランジスタ
Ｖｂ，Ｖｒｅｆ                    基準電圧およびその発生回路
Ｖｏｕｔ                          出力端子およびその出力電圧
Ｚ１，Ｚ２                        ツェナーダイオード
【図１】
2007257104.tif 000003
【図２】
2007257104.tif 000004
【図３】
2007257104.tif 000005
【図４】
2007257104.tif 000006