(57)【要約】【課題】  側面にむき出しの銅配線を有する配線基板上に搭載された半導体素子を樹脂封止した複数の半導体パッケージを一括して形成する樹脂封止プロセスを用いた方法及びこれにより製造された半導体パッケージを提供する。【解決手段】  集合基板の配線基板２領域に沿って配線パターン４の底部より深くハーフカットし、半導体チップ１を配線基板２形成領域毎にマウントし、半導体チップ１と配線パターン４とをボンディング８し、集合基板上の半導体チップ１を一括して樹脂封止９し、集合基板にはんだボール１０を取付ける。次に、集合基板をダイシングして半導体パッケージを個片化する。ハーフカット用ブレードの刃幅は、フルカット用ブレードの刃幅より大きくしハーフカットの刃跡が配線基板２の周辺部に切り欠き部３ａとなって残り、この部分には樹脂封止体９ａが充填され、側面に露出する配線パターン４を被覆保護する。【選択図】  図１
2007019394.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の主面及び裏面に配線パターンを形成し、これら配線パターンを被覆するようにソルダーレジストを形成してなる複数の配線基板形成領域を有する集合基板を形成する工程と、
前記集合基板の前記配線基板形成領域の境界に沿って前記主面に形成された配線パターンの底部より深くハーフカットする工程と、
半導体チップを前記配線基板形成領域毎にマウントする工程と、
半導体チップの接続電極と前記配線基板主面の配線パターンとをボンディングワイヤによりボンディングする工程と、
前記集合基板主面上の前記半導体チップを一括して樹脂封止する工程と、
前記集合基板裏面に外部接続端子となるはんだボールを取付ける工程と、
前記配線基板形成領域の境界に沿ってダイシングして半導体パッケージを個片化する工程とを備えたことを特徴とする半導体パッケージの製造方法。
【請求項２】
前記絶縁基板主面及び裏面の配線パターン間に少なくとも１層の配線パターンが形成されていることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記ハーフカット工程は、前記樹脂封止工程前に行うことを特徴とする請求項１又は請求項２に記載の半導体パッケージの製造方法。
【請求項４】
前記ハーフカットの深さは、少なくとも最上層の配線パターンの底面より深くすることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体パッケージの製造方法。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体パッケージの製造方法により形成された半導体パッケージにおいて、前記半導体パッケージは、絶縁基板に配線パターンを形成してなり、少なくとも一辺に辺全体に沿って形成された切り欠き部を有する配線基板と、前記配線基板にマウントされた半導体チップと、前記半導体チップの接続電極と前記配線基板の配線パターンとをボンディングするボンディングワイヤと、前記配線基板上の前記半導体チップ、ボンディングワイヤを封止する樹脂封止体とを備え、前記樹脂封止体は、前記切り欠き部に充填されて、前記配線基板側面に露出する配線パターンを封止して外部から保護することを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅配線を有する配線基板上に搭載された半導体素子を樹脂封止した複数の半導体パッケージを一括して形成する樹脂封止プロセスを用いた半導体パッケージの製造方法及びこの製造方法により製造された半導体パッケージに関するものである。
【背景技術】
【０００２】
従来、半導体素子（以下、半導体チップという）が樹脂封止された半導体パッケージを製造する方法としては、シリコンなどのウェーハに作り込まれた半導体チップをウェーハからダイシングラインに沿ってダイシングして複数の半導体チップに個片化する。半導体チップは、裏面に外部接続端子であるはんだボールなどが取付けられた配線基板に搭載される。半導体チップは、ボンディングワイヤを介して外部接続端子に電気的に接続される。そして、配線基板上の半導体チップは、ボンディングワイヤと共にエポキシ樹脂などの樹脂封止体により封止される。配線基板は、複数の配線基板形成領域を有する集合基板に各領域ごとに半導体チップを搭載し、ボンディングワイヤを接続した半導体チップを、集合基板全体を被覆するように一括して樹脂封止する。表面を樹脂封止された集合基板は、ダイシングラインに沿ってダイシングして各半導体パッケージを個片化する。
【０００３】
このように、樹脂封止体は、集合基板に一括して形成し、その後配線基板毎に個片化するという方法を用いて工程の簡略化、効率化を図っている。しかし、この方法では、樹脂封止後にダイシングを行っているので、半導体パッケージのダイシング部分の側面は、樹脂封止体から露出している。したがって、この部分に配線基板に形成された配線パターンが存在すると、この配線も露出することになる。このような従来構造では、個辺化時に露出した配線間でショートしたり、耐湿性試験で側面がむき出しなことが原因となってマイグレーションなどに起因するショートやリーク不良が発生するという問題が存在していた。
一括樹脂封止プロセスを用いる従来技術は、特許文献１に記載されている。ここではリードフレームと半導体チップとがブロックゾーン毎の範囲で一括樹脂封止され、樹脂シートとなる。樹脂シートをハーフカットしリードフレームをチップパターン毎に分離する。半導体チップの電気的特性検査後、ダイシングによりチップパターン毎の個片に分割する。個片化された半導体パッケージは、下面に端子が露出すると共に側面に段差を有する（図８参照）。
【特許文献１】特開２００３−３１５９５号公報（図８参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、側面にむき出しの銅配線を有する配線基板上に搭載された半導体素子を樹脂封止した複数の半導体パッケージを一括して形成する樹脂封止プロセスを用いた半導体パッケージの製造方法及びこの製造方法により製造された半導体パッケージを提供するものである。
【課題を解決するための手段】
【０００５】
本発明の半導体パッケージの一態様は、絶縁基板の主面及び裏面に配線パターンを形成し、これら配線パターンを被覆するようにソルダーレジストを形成してなる複数の配線基板形成領域を有する集合基板を形成する工程と、前記集合基板の前記配線基板形成領域の境界に沿って前記主面に形成された配線パターンの底部より深くハーフカットする工程と、半導体チップを前記配線基板形成領域毎にマウントする工程と、半導体チップの接続電極と前記配線基板主面の配線パターンとをボンディングワイヤによりボンディングする工程と、前記集合基板主面上の前記半導体チップを一括して樹脂封止する工程と、前記集合基板裏面に外部接続端子となるはんだボールを取付ける工程と、前記配線基板形成領域の境界に沿ってダイシングして半導体パッケージを個片化する工程とを備えたことを特徴としている。
【発明の効果】
【０００６】
本発明は、ハーフカット後に樹脂封止体をモールド形成することによって従来は個辺化したパッケージの側面にむき出しになっていた配線基板の配線が樹脂封止体の中に覆われる構造となって個辺化時に露出した配線間でショートしたり、耐湿性試験で側面がむき出しなことが原因となって起きるショートやリーク発生が著しく減少する。
【発明を実施するための最良の態様】
【０００７】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【０００８】
まず、図１乃至図１２を参照して実施例１を説明する。
図１は、半導体パッケージの断面図、図２は、図１の半導体パッケージの平面図、図３は、図１の半導体パッケーッジの配線基板の配線構造を説明する部分断面図、図４は、図１の半導体パッケージに用いる配線基板形成領域を有する集合基板を形成する集合部材の平面図、図５は、図１の半導体パッケージに用いる配線基板を形成する集合基板の平面図、図６乃至図１１は、図１及び図２に示す半導体パッケージのボンディングフィンガー上のメッキ層を形成する製造工程断面図（図１１（ａ）は図３のボンディング部Ａ部分の拡大図、図１１（ｂ）は図３のボールマウント部Ｂの拡大図である）、図１２は、図１の半導体パッケージの製造工程フロー図である。
【０００９】
配線基板２は、例えば、エポキシ樹脂含浸ガラス繊維板などからなる絶縁基板であるコア材３の両面に配線パターン４、５が形成されており、これらは、ソルダーレジスト（絶縁膜）６、７で被覆されている。配線基板２の主面にはシリコンなどの半導体チップ１が搭載されている。図示はしないが、半導体チップ１は、接着剤などにより配線基板２主面に固定されている。半導体チップ１の内部に形成された集積回路（図示しない）は、金などのボンディングワイヤ８及び配線基板２に形成された配線を介して配線基板２裏面に設置された外部接続端子である、例えば、はんだボール１０に電気的に接続されている。ボンディングワイヤ８の電気的な接続は、次のように行われる。配線基板２の主面に被覆されたソルダーレジスト６の一部を剥離してコア材３が露出する開口を設けて配線パターン４の一部を露出させて、この露出させた部分をボンディングフィンガーとする。ボンディングワイヤ８は、このボンディングフィンガーに一端を接続し、他端は、半導体チップ１主面に形成され、半導体チップ１内部の集積回路に電気的接続された接続電極（パッド）（図示しない）にボンディングされる。
【００１０】
半導体チップ１及びボンディングワイヤ８は、エポキシ樹脂などにより樹脂封止される。樹脂封止体９は、配線基板２上に形成される。配線基板２は、その周辺において、四辺に、配線パターン４が形成されている深さまで、切り欠き部３ａが形成されている。そして、その切り欠き部３ａに樹脂封止体９ａが充填されている。この配線基板２の切り欠き部３ａがある側面は、配線パターン４が露出しており、樹脂封止体９ａがその部分を被覆保護している。
【００１１】
図３は、図１及び図２に示す半導体パッケージの配線基板２を構成する配線パターン４、５の半導体チップ１及びはんだボール１０との接続状態を説明している。この実施例で説明される配線基板２の配線は、主面上に形成された第１層の銅配線パターン４と裏面に形成された第２層の銅配線パターン５とから構成されている。銅配線パターン４、５は、コア材３の両面に形成され、これらを被覆するようにソルダーレジスト(Solder Resist) ６、７がコア材両面に被覆形成されている。配線基板２の主面には半導体チップ（シリコンチップ）１が搭載され、裏面にははんだボール１０が銅配線パターン５のソルダーレジスト７から露出したボンディングフィンガー５′の部分に接合される。配線基板２主面の配線パターン４は、部分的にソルダーレジスト６から露出されてボンディングフィンガー４′を設け、この部分にボンディングワイヤ８の一端をボンディングする。ボンディングワイヤ８の他端は、半導体チップ１の主面に形成された接続電極（図示しない）にボンディングされる。また、銅配線パターン４、５間は、コア材３に形成したスルーホール１１に形成された銅メッキ層などの接続配線１２により電気的に接続されている。
【００１２】
図２に示すように、この実施例では、ハーフカットを施すことにより切り欠き部が形成される。この実施例では配線基板の四辺にハーフカットが施されているが、ハーフカットを施す主たる目的が集合基板から配線基板を切り出すときに配線基板側面に配線パターンが露出し、その露出部分に樹脂封止体を被覆してショートやリークを減少させることにあることを考慮すれば、配線基板側面に配線パターンが露出しないような辺にはハーフカットを施す必要はない。したがって、ハーフカットを施す辺は、４辺に限らず、１辺、２辺、３辺のいずれかに限定しても良い。
また、ハーフカットの深さも、配線基板表面から第１層より深ければどのような深さでも良い。ハーフカットは、配線基板の厚さ全部をカットするものではない。したがって、例えば、配線パターン５のような最下層の配線パターンがハーフカットにより形成された切り欠き部底面より下に配置されると、この最下層配線パターンは、場合によっては集合基板から切り出したとき配線基板側面から露出することがある。このような場合は、この部分が露出することで生ずるショートやリークを減少させることができないが、この配線基板にハーフカットを施したことによる影響を受ける配線パターンが上層に配置されているので、例え、全ての配線パターンがハーフカットの影響を受けなくともショートやリークの減少効果は十分維持される。
【００１３】
次に、図４乃至図１２を参照してこの実施例の半導体パッケージを製造する工程を説明する。この実施例の半導体パッケージは、図１２のフローに従って形成される。図４は、配線基板２を形成する素材となる集合部材１００の主面を示す平面図である。集合部材１００は、複数の配線基板２が形成される複数の領域が形成されている。まず、コア材３の主面に第１層の銅配線パターン４をメッキ、箔、スパッタリングなどの通常の技術により形成する。その表面を被覆するようにソルダーレジスト６を被覆する。同様に、図示はしないが、コア材３の裏面にも第２層の銅配線パターン（図３の５）を形成し、ソルダーレジスト（図３の７）を被覆する（図６及び図１２（１）〜（３））。
【００１４】
次に、ソルダーレジスト６、７の所定箇所を開口して配線パターン４、５にボンディングフィンガー４′、５′を露出させる（図３、図７及び図１２（４））。図７では、はんだボールを接続するためのボンディングフィンガー５′は図示しない。次に、ボンディングワイヤもしくははんだボールとの接続を安定的に行うためにボンディングフィンガー４′、５′にメッキを施す（図７及び図１２（５））。メッキ工程については以下に図１１を参照して詳細に説明する。配線パターン４、５は、ソルダーレジスト６、７に開口６′、７′を設けてボンディングフィンガー４′、５′を形成する。そしてその表面にメッキ層を施してボンディングワイヤ及びはんだボールとの接合を確実なものにする。即ち、ソルダーレジスト６、７から露出している配線パターン４、５のボンディングフィンガー４′、５′の部分の表面に、始めにニッケル（Ｎｉ）メッキ層、次に金（Ａｕ）メッキ層を電解メッキ法により積層形成する。ボンディングワイヤ、はんだボールは、これらメッキ層に接合される。次に、集合部材１００を切断して複数の集合基板１０１を作成する。集合基板１０１は、複数の配線基板２が形成される領域から構成されている（図５及び図１２（６））。
【００１５】
次に、図５に示す集合基板１０１の配線基板形成領域の各配線基板２の境界に沿ってハーフカットを施して厚さＤのブレード（図示しない）を用いてハーフカットを施し厚さＤのカット溝３′を形成する（図５、図７）。ハーフカット処理は、この実施例では、集合部材カット工程（工程（６））とチップマウント工程（工程（７））との間で行われる。この処理は、メッキ工程（工程（５））と集合部材カット工程（工程（６））との間、チップマウント工程（工程（７））とボンディング工程（工程（８））との間でも行うことができる。
次に、半導体チップ１を配線基板２に搭載するチップマウント工程を行う。半導体チップ１は、接着剤を用いて配線基板２上に固定する（図８及び図１２（７））。次いで、金のボンディングワイヤ８を用いてその先端部分を半導体チップ１主面の接続電極（パッド）及び配線パターン４のボンディングフィンガー４′に接合する（図８及び図１２（８））。
【００１６】
次に、配線基板２上の半導体チップ１、ボンディングワイヤ８等をエポキシ樹脂などの樹脂封止体９によりモールドされる（図８及び図１２（９））。この樹脂モールドされた配線基板２のカット溝３′部分の断面図（Ａ−Ａ′線及びＢ−Ｂ′線に沿う部分）は、図９に示される。カット溝３′と配線基板２の境界部分では基板側面に配線パターン４が露出している。しかし、カット溝３′中央部分では配線パターン４は存在しない。次ぎに、はんだボール１０が配線パターン５のボンディングフィンガー５′上に形成されたメッキ層上に接合される（図８、図１１（ｂ）及び図１２（１０））。
最後に、集合基板１０１（図５）をハーフカットにより形成されたカット溝３′に沿ってダイシングして集合基板１０１を複数の配線基板２に個片化する（図１０、図１２（１１））。集合基板１０１をダイシングするブレードの厚さｄは、ハーフカットするブレードの厚さＤより十分薄く（ｄ＜Ｄ）なっている。
【００１７】
以上のように、この実施例により製造される半導体パッケージは、複数の配線基板を構成する集合基板にハーフカットを施し、その後に樹脂封止体を形成するので、配線基板側面に露出する配線パターンが樹脂封止体により保護される結果、配線のショートやリークが著しく減少して半導体パッケージの電気的機械的特性が高く維持される。
【実施例２】
【００１８】
次に、図１３を参照して実施例２を説明する。
図１３は、半導体パッケーッジの配線基板の配線構造を説明する部分断面図である。この実施例の半導体パッケージは、外部接続端子を備えた配線基板と、配線基板に搭載された半導体チップと、半導体チップを配線基板上で被覆保護する樹脂封止体とを主要な構成としている（図１及び図３参照）。そして、この半導体パッケージは、絶縁基板の主面、裏面及び基板内部に多層の配線パターンを形成し、これら配線パターンを被覆するようにソルダーレジストを形成してなる複数の配線基板形成領域を有する集合基板を形成する工程と、前記集合基板の前記配線基板形成領域の境界に沿って前記主面に形成された配線パターンの底部より深くハーフカットする工程と、半導体チップを前記配線基板形成領域毎にマウントする工程と、半導体チップの接続電極と前記配線基板主面の配線パターンとをボンディングワイヤによりボンディングする工程と、前記集合基板主面上の前記半導体チップを一括して樹脂封止する工程と、前記集合基板裏面に外部接続端子となるはんだボールを取付ける工程と、前記配線基板形成領域の境界に沿ってダイシングして半導体パッケージを個片化する工程とを経て形成される。
【００１９】
半導体パッケージの半導体チップに作り込まれた集積回路は、チップ表面の接続電極（図示しない）にボンディングされたボンディングワイヤから配線基板に形成された多層の配線パターンを通り配線基板裏面に取り付けた外部接続端子であるはんだボールを介して外部の回路と電気的に接続される。
この実施例では配線基板は、４層の配線パターンを構成している。この半導体パッケージは、図１及び図２に示す半導体パッケージと配線基板の構造以外は同じである。配線基板２２の配線は、主面上に形成された第１層の銅配線パターン２４と、第１層の下に形成された第２層の銅配線パターン２４２、第２層の下に形成された第３層の銅配線パターン２４３、第３層の下に形成され、裏面に形成された第４層の銅配線パターン２４４とから構成されている。銅配線パターン２４２、２４３は、コア材２３の両面に形成される。さらに、これら配線パターンを被覆するようにプリプレグ(Prepreg) （絶縁膜）２３１、２３２を形成し、このプリプレグ２３１、２３２上に第１層及び第４層の銅配線パターン２４、２４４を形成する。そして、この配線パターンを被覆するようにプリプレグ２３１、２３２上にスルダーレジスト２６、２７が被覆形成されている。
【００２０】
配線基板２２の主面には半導体チップ（シリコンチップ）２１が搭載され、裏面にははんだボール２０が第４層の銅配線パターン２４４のプリプレグ２７から露出したボンディングフィンガー部分に接合される。配線基板２２主面の第１層の配線パターン２４には、部分的にソルダーレジスト２６から露出されてボンディングフィンガーが設けられ、この部分にボンディングワイヤ２８の一端がボンディングされる。ボンディングワイヤ２８の他端は、半導体チップ２１の接続電極にボンディングされる。また、第１層の銅配線パターン２４と第２層の銅配線パターン２４２、第３層の銅配線パターン２４３と第４層の銅配線パターン２４４間は、プリプレグ２３１、２３２に形成したビア２５２、２５３を介して電気的に接続され、第２層の銅配線パターン２４２と第３層の銅配線パターン２４３との間は、コア材２３に形成したスルーホール２５に形成された銅メッキ層などの接続配線２５１により電気的に接続されている。
【００２１】
この実施例では、配線基板を形成するための材料である集合部材（図４参照）にハーフカットを施すことにより切り欠き部２９ａが形成される。ハーフカットを施す主たる目的が集合基板から配線基板を切り出すときに配線基板側面に配線パターンが露出し、その露出部分に樹脂封止体を被覆してショートやリークを減少させることにある。この実施例の配線基板２２では、また、ハーフカットを配線基板表面から第２層目の配線パターン２４２より深く形成する。
以上のように、この実施例により製造される半導体パッケージは、複数の配線基板を構成する集合基板にハーフカットを施し、その後に樹脂封止体を形成するので、配線基板側面に露出する配線パターンが樹脂封止体により保護される結果、配線のショートやリークが著しく減少して半導体パッケージの電気的機械的特性が高く維持される。
【実施例３】
【００２２】
次に、図１４を参照して実施例３を説明する。
図１４は、半導体パッケーッジの配線基板の配線構造を説明する部分断面図である。この実施例の半導体パッケージは、実施例２と同じ構造である。そして、半導体パッケージの半導体チップに作り込まれた集積回路は、チップ表面の接続電極（図示しない）にボンディングされたボンディングワイヤから配線基板に形成された多層の配線パターンを通り配線基板裏面に取り付けた外部接続端子であるはんだボールを介して外部の回路と電気的に接続される。
この実施例では配線基板は、４層の配線パターンを構成している。この半導体パッケージは、図１及び図２に示す半導体パッケージと配線基板の構造以外は同じである。配線基板３２の配線は、主面上に形成された第１層の銅配線パターン３４と、第１層の下に形成された第２層の銅配線パターン３４２、第２層の下に形成された第３層の銅配線パターン３４３、第３層の下に形成され、裏面に形成された第４層の銅配線パターン３４４とから構成されている。銅配線パターン３４、３４２は、コア材３３の両面に形成される。銅配線パターン３４３、３４４は、コア材３３１の両面に形成される。さらに、これら配線パターン３４、３４４を被覆するようにソルダーレジスト３６、３７が形成される。
【００２３】
配線基板３２の主面には半導体チップ３１が搭載され、裏面にははんだボール３０が第４層の銅配線パターン３４４のソルダーレジスト３７から露出したボンディングフィンガー部分に接合される。配線基板３２主面の第１層の配線パターン３４には、部分的にソルダーレジスト３６から露出されてボンディングフィンガーが設けられ、この部分にボンディングワイヤ３８の一端がボンディングされる。ボンディングワイヤ３８の他端は、半導体チップ３１の接続電極にボンディングされる。また、第１層の銅配線パターン３４と第２層の銅配線パターン３４２、第３層の銅配線パターン３４３と第４層の銅配線パターン３４４間は、コア材３３、３３１に設けたスルーホール３５２、３５に形成した接続配線３５３、３５１を介して電気的に接続され、第１層の銅配線パターン３４と第４層の銅配線パターン３４４との間は、コア材３３、３３１に形成した貫通スルーホール３５４に形成された銅メッキ層などの接続配線３５５により電気的に接続されている。コア材３３、３３１は、接着剤３３２により一体に接合される。
【００２４】
この実施例では、配線基板を形成するための材料である集合部材（図４参照）にハーフカットを施すことにより切り欠き部３９ａが形成される。ハーフカットを施す主たる目的が集合基板から配線基板を切り出すときに配線基板側面に配線パターンが露出し、その露出部分に樹脂封止体を被覆してショートやリークを減少させることにある。この実施例の配線基板３２では、また、ハーフカットを配線基板表面から第３層目の配線パターン３４３より深く形成する。
以上のように、この実施例により製造される半導体パッケージは、複数の配線基板を構成する集合基板にハーフカットを施し、その後に樹脂封止体を形成するので、配線基板側面に露出する配線パターンが樹脂封止体により保護される結果、配線のショートやリークが著しく減少して半導体パッケージの電気的機械的特性が高く維持される。
【実施例４】
【００２５】
次に、図１５を参照して実施例４を説明する。
図１５は、半導体パッケーッジの配線基板の配線構造を説明する部分断面図である。この実施例の半導体パッケージは、実施例２と同じ構造である。そして、半導体パッケージの半導体チップに作り込まれた集積回路は、チップ表面の接続電極（図示しない）にボンディングされたボンディングワイヤから配線基板に形成された多層の配線パターンを通り配線基板裏面に取り付けた外部接続端子であるはんだボールを介して外部の回路と電気的に接続される。
この実施例では配線基板は、６層の配線パターンを構成している。この半導体パッケージは、図１及び図２に示す半導体パッケージと配線基板の構造以外は同じである。配線基板４２の配線は、主面上に形成された第１層の銅配線パターン４４と、第１層の下に形成された第２層の銅配線パターン４４２、第２層の下に形成された第３層の銅配線パターン４４３、第３層の下に形成された第４層の銅配線パターン４４４と、第４層の下に形成された第５層の銅配線パターン４４５、第５層の下に形成され、裏面に形成された第６層の銅配線パターン４４６とから構成されている。
【００２６】
銅配線パターン４４３、４４４は、コア材４３の両面に形成される。さらに、これら配線パターンを被覆するように第１及び第２のプリプレグ４３１、４３２を被覆形成し、このプリプレグ４３１、４３２上に第２層及び第５層の銅配線パターン４４２、４４５を形成する。そして、更にこれら配線パターンを被覆するように第１及び第２のプリプレグ４３１、４３２上に第３及び第４のプリプレグ４３３、４３４を被覆形成する。その後このプリプレグ４３３、４３４上に第１層及び第６層の銅配線パターン４４、４４６を形成する。最後にこれらプリプレグ４３３、４３４上には第１層及び第６層の銅配線パターン４４、４４６を被覆するように、スルダーレジスト４６、４７が被覆形成されている。配線基板４２の主面には半導体チップ（シリコンチップ）４１が搭載され、裏面にははんだボール４０が第６層の銅配線パターン４４６のプリプレグ４７から露出したボンディングフィンガー部分に接合される。
【００２７】
配線基板４２主面の第１層の配線パターン４４には、部分的にソルダーレジスト４６から露出されてボンディングフィンガーが設けられ、この部分にボンディングワイヤ４８の一端がボンディングされる。ボンディングワイヤ４８の他端は、半導体チップ４１の接続電極にボンディングされる。また、第１層の銅配線パターン４４と第２層の銅配線パターン４４２、第５層の銅配線パターン４４５と第６層の銅配線パターン４４６間は、第３及び第４のプリプレグ４３３、４３４に形成したビア４５２、４５５を介して電気的に接続され、第２層の銅配線パターン４４２と第３層の銅配線パターン４４３、第４層の銅配線パターン４４４と第５層の銅配線パターン４４５間は、第１及び第２のプリプレグ４３１、４３２に形成したビア４５３、４５４を介して電気的に接続され、第３層の銅配線パターン４４３と第４層の銅配線パターン４４４との間は、コア材４３に形成したスルーホール４５に形成された銅メッキ層などの接続配線４５１により電気的に接続されている。
【００２８】
この実施例では、配線基板を形成するための材料である集合部材（図４参照）にハーフカットを施すことにより切り欠き部４９ａが形成される。ハーフカットを施す主たる目的が集合基板から配線基板を切り出すときに配線基板側面に配線パターンが露出し、その露出部分に樹脂封止体を被覆してショートやリークを減少させることにある。この実施例の配線基板４２では、ハーフカットを配線基板表面から第３層目の配線パターン４４３より深く形成する。
以上のように、この実施例により製造される半導体パッケージは、複数の配線基板を構成する集合基板にハーフカットを施し、その後に樹脂封止体を形成するので、配線基板側面に露出する配線パターンが樹脂封止体により保護される結果、配線のショートやリークが著しく減少して半導体パッケージの電気的機械的特性が高く維持される。
【実施例５】
【００２９】
次に、図１６を参照して実施例５を説明する。
図１６は、半導体パッケーッジの配線基板の配線構造を説明する部分断面図である。この実施例の半導体パッケージは、実施例２と同じ構造である。そして、半導体パッケージの半導体チップに作り込まれた集積回路は、チップ表面の接続電極（図示しない）にボンディングされたボンディングワイヤから配線基板に形成された多層の配線パターンを通り配線基板裏面に取り付けた外部接続端子であるはんだボールを介して外部の回路と電気的に接続される。
この実施例では配線基板は、６層の配線パターンを構成している。この半導体パッケージは、図１及び図２に示す半導体パッケージと配線基板の構造以外は同じである。配線基板５２の配線は、主面上に形成された第１層の銅配線パターン５４と、第１層の下に形成された第２層の銅配線パターン５４２、第２層の下に形成された第３層の銅配線パターン５４３、第３層の下に形成された第４層の銅配線パターン５４４と、第４層の下に形成された第５層の銅配線パターン５４５、第６層の下に形成され、裏面に形成された第６層の銅配線パターン５４６とから構成されている。
【００３０】
銅配線パターン５４２、５４３は、第１のコア材５３の両面に形成される。第１のコア材５３の上に銅配線パターン５４３を被覆するようにプリプレグ５３３を被覆形成する。プリプレグ５３３上に第１層の銅配線パターン５４が形成される。銅配線パターン５４４、５４５は、第２のコア材５３１の両面に形成される。第２のコア材５３１の上に銅配線パターン５４５を被覆するようにプリプレグ５３４を被覆形成する。プリプレグ５３４上に第６層の銅配線パターン５４６が形成される。
また、配線パターン５４、５４６を被覆するようにソルダーレジスト５６、５７が形成される。配線基板５２の主面には半導体チップ５１が搭載され、裏面にははんだボール５０が第６層の銅配線パターン５４６のプリプレグ５７から露出したボンディングフィンガー部分に接合される。配線基板５２主面の第１層の配線パターン５４には、部分的にソルダーレジスト５６から露出されてボンディングフィンガーが設けられ、この部分にボンディングワイヤ５８の一端がボンディングされる。ボンディングワイヤ５８の他端は、半導体チップ５１の接続電極にボンディングされる。
【００３１】
また、第２層の銅配線パターン５４２と第３層の銅配線パターン５４３、第４層の銅配線パターン５４４と第５層の銅配線パターン５４５間は、コア材５３、５３１に形成したスルーホール５５２、５５４に形成した接続配線５５３、５５５を介して電気的に接続され、第２層の銅配線パターン５４２と第５層の銅配線パターン５４５との間は、コア材５３、５３１に形成した貫通スルーホール５５４に形成された銅メッキ層などの接続配線５５５により電気的に接続されている。コア材５３、５３１は接着剤５３２により一体に接合される。第１層の銅配線パターン５４と第２層の銅配線パターン５４２は、プリプレグ５３３、５３４に設けたビア５５６、５５７により電気的に接続されている。
この実施例では、配線基板を形成するための材料である集合部材（図４参照）にハーフカットを施すことにより切り欠き部５９ａが形成される。ハーフカットを施す主たる目的が集合基板から配線基板を切り出すときに配線基板側面に配線パターンが露出し、その露出部分に樹脂封止体を被覆してショートやリークを減少させることにある。この実施例の配線基板５２では、ハーフカットを配線基板表面から第４層目の配線パターン５４４より深く形成する。
【００３２】
以上のように、この実施例により製造される半導体パッケージは、複数の配線基板を構成する集合基板にハーフカットを施し、その後に樹脂封止体を形成するので、配線基板側面に露出する配線パターンが樹脂封止体により保護される結果、配線のショートやリークが著しく減少して半導体パッケージの電気的機械的特性が高く維持される。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例である実施例１の半導体パッケージの断面図。
【図２】図１の半導体パッケージの樹脂封止体を除いた平面図。
【図３】図１の半導体パッケーッジの配線基板の配線構造を説明する部分断面図。
【図４】図１の半導体パッケージに用いる配線基板形成領域を有する集合基板を形成する集合部材の平面図。
【図５】図１の半導体パッケージに用いる配線基板を形成する集合基板の平面図。
【図６】図１の半導体パッケージの製造工程断面図。
【図７】図１の半導体パッケージの製造工程断面図。
【図８】図１の半導体パッケージの製造工程断面図。
【図９】図８のＡ−Ａ′線及びＢ−Ｂ′線に沿う部分の断面図。
【図１０】図１の半導体パッケージの製造工程断面図。
【図１１】図１及び図２に示す半導体パッケージのボンディングフィンガー上のメッキ層を形成する製造工程断面図。
【図１２】図１の半導体パッケージの製造工程フロー図。
【図１３】本発明の一実施例である実施例２の半導体パッケーッジの配線基板の配線構造を説明する部分断面図。
【図１４】本発明の一実施例である実施例３の半導体パッケーッジの配線基板の配線構造を説明する部分断面図。
【図１５】本発明の一実施例である実施例４の半導体パッケーッジの配線基板の配線構造を説明する部分断面図。
【図１６】本発明の一実施例である実施例５の半導体パッケーッジの配線基板の配線構造を説明する部分断面図。
【符号の説明】
【００３４】
１、２１、３１、４１、５１・・・半導体チップ
２、２２、３２、４２、５２・・・配線基板
３、２３、３３、４３、５３、３３１、５３１・・・コア材
３ａ、２３ａ、３３ａ、４３ａ、５３ａ・・・切り欠き部
４、５、２４、２５、３４、３５、４４、４５、５４、５５、２４２、２４３、２４４、３４、３４２、３４３、３４４、４４２、４４３、４４４、４４５、４４６、５４２、５４３、５４４、５４５、５４６・・・配線パターン
４′、５′・・・ボンディングフィンガー
６、７、２６、２７、３６、３７、４６、４７、５６、５７・・・ソルダーレジスト
６′、７′・・・開口
８、２８、３８、４８、５８・・・ボンディングワイヤ
９、２９、３９、４９、５９・・・樹脂封止体（モールド樹脂）
９ａ、２９ａ、３９ａ、４９ａ、５９ａ・・・切り欠き部の樹脂封止体
１０、２０、３０、４０、５０・・・はんだボール
１１、２５、３５、４５、３５２、５５２、５５４・・・スルーホール
１２、２５１、３５１、３５３、３５５、４５１、５５３、５５５・・・接続配線
１００・・・集合部材
１０１・・・集合基板
２５２、２５３、４５２、４５３、４５４、４５５、５５６、５５７・・・ビア
【図１】
2007019394.tif 000003
【図２】
2007019394.tif 000004
【図３】
2007019394.tif 000005
【図４】
2007019394.tif 000006
【図５】
2007019394.tif 000007
【図６】
2007019394.tif 000008
【図７】
2007019394.tif 000009
【図８】
2007019394.tif 000010
【図９】
2007019394.tif 000011
【図１０】
2007019394.tif 000012
【図１１】
2007019394.tif 000013
【図１２】
2007019394.tif 000014
【図１３】
2007019394.tif 000015
【図１４】
2007019394.tif 000016
【図１５】
2007019394.tif 000017
【図１６】
2007019394.tif 000018