(57)【要約】【課題】より安価な光起電力構造体を提供する。【解決手段】導電性ナノワイヤーアレイ電極を備えた光起電力（ＰＶ）構造体を提供する。底部電極１０２に導電性ナノワイヤー１０４を形成するステップと、ナノワイヤー１０４の上に載る第１ドーパントタイプの第１半導体層１０６を形成するステップと、第１半導体層１０６の上に載り、第１ドーパントタイプと反対の第２のドーパントタイプの第２半導体層１０８を形成するステップと、第２半導体層１０８に載る頂部電極１１０を形成するステップとから成る。第１および第２半導体層１０６，１０８は導電性ポリマー、フラーレン誘導体を有する共役ポリマーまたはＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯのような無機材料などの材料とすることができる。導電性ナノワイヤー１０４はＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２またはインジウム錫酸化物（ＩＴＯ）のような材料とすることができる。【選択図】図１Ａ
2007142386.tif 000002
【特許請求の範囲】
【請求項１】
導電性ナノワイヤーアレイ電極を有する光起電力構造体を形成するための方法において、
導電性ナノワイヤーを有する底部電極を形成するステップと；
前記ナノワイヤーに載る第１ドーパントタイプの第１半導体層を形成するステップと；
前記第１半導体層に載り、前記第１ドーパントタイプと反対の第２のドーパントタイプの第２半導体層を形成するステップと；
前記第２半導体層に載る頂部電極を形成するステップとから成る方法。
【請求項２】
前記ナノワイヤーに載る前記第１半導体層を形成するステップが、導電性ポリマーと、フラーレン誘導体を有する共役ポリマーと、ＣｄＳｅ、ＣｄＳ、チタニアおよびＺｎＯから成る群から選択された無機材料とから成る群から選択された材料をデポジットすることを含み；
前記第１半導体層に載る前記第２半導体層を形成するステップが、導電性ポリマーと、フラーレン誘導体を有する共役ポリマーと、ＣｄＳｅ、ＣｄＳ、チタニアおよびＺｎＯから成る群から選択された無機材料とから成る群から選択された材料をデポジットすることを含む、請求項１記載の方法。
【請求項３】
導電性ナノワイヤーを有する前記底部電極を形成するステップが、ＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２、カーボンナノチューブ（ＣＮＴ）およびインジウム錫酸化物（ＩＴＯ）から成る群から選択された材料から前記ナノワイヤーを形成することを含む、請求項１記載の方法。
【請求項４】
導電性ナノワイヤーを有する前記底部電極を形成するステップが、Ｐｔ、ＡｌおよびＩｒから成る群から選択された材料から底部電極を形成することを含み；
前記頂部電極を形成するステップが、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３およびＳｎＯ２から成る群から選択された材料から透明な頂部電極を形成することを含む、請求項１記載の方法。
【請求項５】
導電性ナノワイヤーを有する前記底部電極を形成するステップが、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３およびＳｎＯ２から成る群から選択された材料から透明な底部電極を形成することを含み；
前記頂部電極を形成するステップが、Ｐｔ、ＡｌおよびＩｒから成る群から選択された材料から頂部電極を形成することを含む、請求項１記載の方法。
【請求項６】
前記ナノワイヤーに載る前記第１半導体層を形成するステップが、化学的気相デポジション法（ＣＶＤ）、物理的気相デポジション（ＰＶＤ）、原子層デポジション（ＡＬＤ）、スピンオンデポジション、スクリーンプリントおよび電気化学的デポジションから成る群から選択されたデポジット方法を使って前記第１半導体層を形成することを含み；
前記第１半導体層に載る前記第２半導体層を形成するステップが、ＣＶＤ、ＰＶＤ、ＡＬＤ、スピンオンデポジション、スクリーンプリントおよび電気化学的デポジションから成る群から選択されたデポジット方法を使って前記第２半導体層を形成することを含む、請求項１記載の方法。
【請求項７】
前記ナノワイヤーに載る前記第１半導体層を形成するステップが、ＣＶＤ、ＡＬＤおよび電気化学的デポジションから成る群から選択されたデポジット方法を使って、前記第１半導体材料により前記ナノワイヤーをコーティングすることを含み；
前記第１半導体層に載る前記第２半導体層を形成するステップが：
スピンオンデポジションおよびスクリーンプリントから成る群から選択されたデポジット方法を使って前記第２半導体層をデポジットするステップと；
頂部電極の底部表面とインターフェースするための第２半導体の平坦な頂部表面を形成するステップとを含む、請求項１記載の方法。
【請求項８】
前記ナノワイヤーに載る前記第１半導体層を形成するステップが、ＣＶＤ、ＡＬＤおよび電気化学的デポジションから成る群から選択されたデポジット方法を使って、前記第１半導体材料により前記ナノワイヤーをコーティングすることを含み；
前記第１半導体層に載る前記第２半導体層を形成するステップが、ＣＶＤ、ＡＬＤおよび電気化学的デポジションから成る群から選択されたデポジット方法を使って、前記第１半導体でコーティングされたナノワイヤーを前記第２半導体材料でコーティングすることを含み；
前記頂部電極を形成するステップが：
スピンオンデポジションおよびスクリーンプリントから成る群から選択されたデポジット方法を使って前記頂部電極をデポジットするステップと；
頂部電極の平坦な頂部表面を形成するステップとから成る、請求項１記載の方法。
【請求項９】
導電性ナノワイヤーを備えた底部電極と；
前記ナノワイヤーに載った第１ドーパントタイプの第１半導体層と；
前記第１半導体層に載り、前記第１ドーパントタイプと逆の第２ドーパントタイプの第２半導体層と；
前記第２半導体層に載った頂部電極とを備えた、導電性ナノワイヤーアレイ電極を有する光起電力（ＰＶ）構造体。
【請求項１０】
前記第１半導体層が、導電性ポリマーと、フラーレン誘導体を有する共役ポリマーと、ＣｄＳｅ、ＣｄＳ、チタニアおよびＺｎＯから成る群から選択された無機材料とから成る群から選択された材料であり；
前記第２半導体層が、導電性ポリマーと、フラーレン誘導体を有する共役ポリマーと、ＣｄＳｅ、ＣｄＳ、チタニアおよびＺｎＯから成る群から選択された無機材料とから成る群から選択された材料である、請求項９記載のＰＶ構造体。
【請求項１１】
前記ナノワイヤーが、ＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２、カーボンナノチューブ（ＣＮＴ）およびインジウム錫酸化物（ＩＴＯ）から成る群から選択された材料である、請求項９記載のＰＶ構造体。
【請求項１２】
前記底部電極が、Ｐｔ、ＡｌおよびＩｒから成る群から選択された材料であり；
前記頂部電極が、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３、およびＳｎＯ２から成る群から選択された材料である、請求項９記載のＰＶ構造体。
【請求項１３】
前記底部電極が、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３およびＳｎＯ２から成る群から選択された材料であり；
前記頂部電極が、Ｐｔ、ＡｌおよびＩｒから成る群から選択された材料である、請求項９記載のＰＶ構造体。
【請求項１４】
前記第１半導体層が、ｎタイプのドーパントでドーピングされており；
前記第２半導体層が、ｐタイプのドーパントでドーピングされている、請求項９記載のＰＶ構造体。
【請求項１５】
前記第１半導体層が、ｐタイプのドーパントでドーピングされており；
前記第２半導体層が、ｎタイプのドーパントでドーピングされている、請求項９記載のＰＶ構造体。
【請求項１６】
前記第１半導体層が、前記ナノワイヤーを順応的にコーティングしている請求項９記載のＰＶ構造体。
【請求項１７】
前記第２半導体層が、前記第１半導体層を順応的にコーティングしている請求項１６記載のＰＶ構造体。
【請求項１８】
前記第２半導体層が、凹凸のある頂部表面を有し；
前記頂部電極が、前記第２半導体層の頂部表面とインターフェースするための凹凸のある底部表面および平坦な頂部表面を有する、請求項１７記載のＰＶ構造体。
【請求項１９】
導電性ナノワイヤーを備えた底部電極と；
前記ナノワイヤーを順応的にコーティングする第１ドーパントタイプの第１半導体層と；
前記第１半導体層に載り、前記第１ドーパントタイプと逆の第２ドーパントタイプの第２半導体層と；
前記第２半導体層に載った頂部電極とを備えた、導電性ナノワイヤーアレイ電極を有する光起電力（ＰＶ）構造体。
【請求項２０】
前記第２半導体層が、前記第１半導体層を順応的にコーティングしている請求項１９記載のＰＶ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には集積回路（ＩＣ）および太陽電池の製造に関し、より詳細には、導電性ナノワイヤーアレイ電極を使用した光起電力デバイスに関する。
【背景技術】
【０００２】
太陽電池と称されることが多い光起電力（ＰＶ：ｐｈｏｔｏｖｏｌｔａｉｃ）電池は、表面積の広いｐ−ｎ接合ダイオードを備えた半導体デバイスであることが最も多い。このＰＶは日光の存在下で電気エネルギーを発生できる。この変換は光起電力効果と称されている。変換効率は太陽電池に関連する公知の問題である。変換効率は光パワー入力に対する電気パワー出力の比で表される。太陽の輻射線は、１平方メートル当たりほぼ１０００ワット（Ｗ／ｍ２）の最大値を有する。太陽電池の変換効率は、アモルファスシリコン材料を使用した場合の６％から、実験的材料を使用した場合の３０％またはそれよりも高い変換効率まで変化する。
【０００３】
最も一般的な太陽電池材料は結晶質シリコンであり、単結晶電池は１４〜２０％程度の変換効率を有し、円筒形インゴットからカットされるので高価である。多結晶電池は鋳造されたインゴットから製造される。より安価で、かつより容易に、任意の形状に成形できるが、これら電池は変換効率が低い。ナノ結晶構造体も非効率的であるが、製造が容易である。どの結晶質構造体の自立形ウェーハも、１つのモジュールを形成するように一体的にハンダ付けされる。
【０００４】
薄膜方法では、個々の電池を区別するようにモジュール基板全体をコーティングし、かつエッチングする。アモルファスシリコン膜は、化学的気相デポジション（ＣＶＤ）技術、一般にはプラズマエンハンスト化学的気相デポジション技術（ＰＥＣＶＤ）を使って製造される。これら電池の変換効率は、約８％と低くなっている。Ｃｕ（ＩｎｘＧａ１−ｘ）（ＳｅｘＳ１−ｘ）２の一般的なカルコゲナイド膜を表すＣＩＳは、比較的高い製造コストで１１％の変換効率を達成できる薄膜である。
【０００５】
上記のように、ほとんどの太陽電池はＳｉに基づくものである。ＳｉはIV族原子であるので、各原子は外側の殻内に４つの価電子を有する。シリコン原子は他のシリコン原子と共有結合し、固体を形成している。固体シリコンには２つの基本的なタイプ、すなわちアモルファスタイプと結晶質タイプとがある。固体半導体としてＳｉ電子が有することが認められる複数の所定のエネルギーバンドおよび禁止されるこれらバンドの間に他のエネルギーが存在する。これら禁止エネルギーはバンドギャップと称されている。
【０００６】
室温では純粋なシリコンはバンドギャップ内にフェルミレベルが存在するので、不良な導電体である。導電性を改善するためにＳｉは周規律表のIII族またはＶ族のいずれかからのごく少量の原子でドーピングされる。これらドーパント原子は結晶格子内のシリコン原子の場所を占め、他のＳｉ原子が行っているのとほとんど同じように、隣接するＳｉ原子と結合する。しかしながら、III族原子は３つの価電子しか有しておらず、Ｖ族原子は５つの価電子を有するので、各原子のまわりに４つの共有結合を満たすには電子は１つ少ないか１つ多いかのいずれかになる。これら過剰な電子または電子の欠乏（ホールとして知られる）は、結晶格子内の共有結合には関与しないので、固体内を自由に動き回る。III族原子、例えばアルミニウムまたはガリウムでシリコンがドーピングされている場合、ほとんどの電荷キャリア（ホール）が正の電荷を持つので、シリコンは、ｐ型シリコンとなり、一方、Ｖ族原子、例えばリンまたはヒ素でドーピングされているシリコンは、大部分の電荷キャリア（電子）は負であるので、ｎ型シリコンとなる。
【０００７】
フォトンの吸収は電子−ホールの対を創出し、これら対は電気接点に拡散し、電力として抽出できる。光のフォトンがシリコンに入射すると、２つのことのうちの１つが起こり得る。まず第１に、フォトンはシリコンをストレートに通過できるが、この通過はフォトンのエネルギーがＳｉのバンドギャップエネルギーよりも低い場合に起こりやすい。これとは異なり、フォトンはシリコンによって吸収されるが、この吸収はフォトンのエネルギーがシリコンのバンドギャップエネルギーよりも大きい場合に生じやすい。フォトンが吸収されると、そのエネルギーは結晶格子内の電子に与えられる。通常、この電子は価電子バンド内にあり、隣接する原子間の共有結合内に密に拘束されているので、遠くに移動できない。フォトンによって電子に与えられたエネルギーは電子を伝導バンドまで励起し、この伝導バンドにて電子は半導体内を自由に動き回ることができる。以前、電子が結合していた共有結合は電子を失った結果、ホールを有する。隣接する原子からの結合した電子は、このホール内に移動することができ、その際、移動した電子の後にホールを残す。このようにホールは格子中を移動すると言うことができる。別の説明をすれば、Ｓｉによって吸収されたフォトンは移動自在な電子−ホール対を形成する。
【０００８】
代表的な太陽電池はｐ型Ｓｉの層に隣接するｎ型Ｓｉの層を含む。上で説明したように、接合部のｎ型側である高電子濃度の領域から接合部のｐ型側である低電子濃度の領域内に電子が拡散する。ｐ−ｎ接合部を横断するように電子が拡散すると、電子はｐ型側のホールと再結合する。接合部のｎ型側のドナー原子からの電子が横断し、ｐ型側に移動すると、正に帯電したＶ族ドナー原子の原子核は接合部のｎ型側を正に帯電させる。同時に、接合部のｐ型側のホールを電子が満たすと、III族のアクセプタ原子は接合部のｐ型側で過剰な負の電荷を形成する。このようなｐ−ｎ接合部を横切る両端での電荷のアンバランスは、電界を発生し、この電界は接合部の両端での電荷キャリアの更なる拡散を抑制する。
【０００９】
電子が拡散したこの領域は、移動電荷キャリアがないので、空乏領域または空間電荷領域と称される。ｐ−ｎ接合部に生じる電界はダイオードを形成し、ダイオードは単一方向に電流を通過させる。すなわちｎ型側からｐ型側へ電子が流れ、ｐ型側からｎ型側へホールが流れる。
【００１０】
しかしながら、接合部の少数キャリアの拡散長内にフォトンによって発生した電子−ホール対が形成された場合、この接合部を横断するように電流が流れる。すなわち接合部における電界はｎ型側へ電子をスイープするか、またはｐ型側へホールをスイープするかのいずれかである。
【００１１】
導電性ポリマーの発明は半導体シリコンではなく、安価なプラスチックに基づくより安価な電池の開発をもたらし得る。しかしながら有機太陽電池はＵＶ光に露光されると劣化するという問題があり、寿命が限られている。
【００１２】
効率的な太陽電池を作成するのにテルル化カドミウム（ＣｄＴｅ）および銅インジウムガリウムセレナイド（ＣＩＧＳ）を使用できる。ｐ−ｎ接合のＳｉ電池と異なり、これら電池はより複雑なヘテロ接合モデルによって最良に記述されている。
【００１３】
ポリマーまたは有機太陽電池はポリフェニレンビニレンおよびフラーレンのような超薄膜有機半導体から製造される。ｐ／ｎ接合モデルは、電池の作動を部分的にしか記述できない。その他の機能、例えば電子ホッピングも電池の作動に寄与している。これら電池はＳｉまたは無機電池よりも製造がより安価であるが、これらの変換効率は低く、環境からの影響も大きい。しかしながら、有機ＬＥＤおよび有機（ポリマー）ディスプレイに、この技術は商業的に使用されている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図４は相分離を有するバルクヘテロ構造体（従来技術）の部分横断面図である。変換効率を改善するために、図４に示されるように、基板にコーティングされた２つの有機フィルムのブレンドを含む溶液をキャスティングすることにより、バルクヘテロ接合を使用する第３世代の有機光起電（ＯＰＶ）構造体が提案されている。この種の構造体の問題は、形成される２つの相が過度に大きい長さスケールによって分離されるという点で、無秩序のナノ構造体となっていることである。したがって、発生されるエキサイトンの一部は崩壊前に解離すべき境界まで拡散できない。別のケースでは、相は電荷キャリアが電極に到達するのを防止するデッドエンドを有する。
【００１５】
図５は、フラットな底部および頂部電極、並びにポアを満たすのに共役ポリマーを使用する秩序バルクヘテロ接合太陽電池（従来技術）の部分横断面図である。相分離の問題を解決するための秩序ヘテロ接合が提案されている。最も魅力のある解決方法のうちの１つは、基板に垂直に向いた円筒体のアレイを形成するように、自己集合するブロックコーポリマーを使用することである。不幸なことに、この構造体は製造が極めて困難であり、商業的な実現性はない。
【００１６】
別の解決方法は、共役ポリマーとナノ構造の大きいバンドギャップの無機半導体、例えばＴｉＯ２、ＣｄＳまたはＺｎＯとを組み合わせた有機−無機複合体を使用することである。このナノ構造無機半導体は平坦な導電性電極上で成長されるナノワイヤーまたはナノロッドアレイとすることができる。隙間を共役ポリマーが満たす。次に、平坦な透明な導電性頂部電極がデポジットされ、底部電極上に通常触媒またはシード層がデポジットされ、半導体アレイの形成を高めるようになっている。半導体アレイの形成温度が高いことがときどきあり、これによって安価なガラスまたはプラスチック基板と共にこの方法を使用することができなくなる。従って、フラットな表面電極を覆う半導体ナノワイヤーまたはナノロッドアレイを成長させることは困難である。
【００１７】
電極から半導体ナノワイヤーを成長させる代わりに、薄膜方法を使って導電性ナノロッドアレイに半導体材料をコーティングできると有利となる。
【課題を解決するための手段】
【００１８】
本発明は、例えば底部電極に接続されたＩｒＯ２またはＩＴＯナノワイヤーのような導電性ナノワイヤー（ナノロッド）アレイを使ったＰＶ（光起電力）構造体を提供するものである。これらナノワイヤーまたはナノロッドは２つの半導体層によってカバーされている。ＩｒＯ２ナノワイヤーの場合、底部電極のナノワイヤーアレイは低温で形成できる。次の半導体層のデポジットは、複雑なナノ構造体方法の代わりに、従来の任意の方法、例えばＣＶＤ、ＰＶＤ、ＡＬＤ、スピンオンまたは電気化学的方法とすることができる。この方法は導電性ナノワイヤーアレイ電極を処理中に早期に形成できる限り、比較的制御が容易である。
【００１９】
従って、導電性ナノワイヤーアレイ電極を有する光起電力構造体を形成するための方法が提供される。この方法は、導電性ナノワイヤーを有する底部電極を形成するステップと；ナノワイヤーに載り（overlying）、第１のドーパントタイプ（例えばｎタイプ）の第１半導体層を形成するステップと；前記第１半導体層に載り、第１ドーパントタイプと逆の第２ドーパントタイプ（すなわちｐタイプ）の第２半導体層を形成するステップと；第２半導体層に載る頂部電極を形成するステップとから成る。
【００２０】
第１および第２半導体層は、導電性ポリマー、フラーレン誘導体を有する共役ポリマーのような材料、または無機材料、例えばＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯとすることができる。導電性ナノワイヤーはＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２またはインジウム錫酸化物（ＩＴＯ）のような材料とすることができる。頂部または底部のいずれかの電極はＰｔ、ＡｌまたはＩｒのような材料であり、他方の電極はＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３またはＳｎＯ２のような透明材料である。
【００２１】
以下、上記方法および導電性ナノワイヤーアレイ電極を有する光起電力構造体の更なる細部について記載する。
【発明を実施するための最良の形態】
【００２２】
図１Ａおよび１Ｂは導電性ナノワイヤーアレイ電極を備えた光起電力（ＰＶ）構造体の部分横断面図である。このＰＶ構造体１００は導電性ナノワイヤー１０４を備えた底部電極（ＢＥ）１０２を備える。一部の特徴では、この底部電極は半導体材料、ガラス、セラミック、金属、石英またはプラスチックなどの基板上に形成される。ナノワイヤー１０４は一般にＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２、カーボンナノチューブ（ＣＮＴ）またはＩＴＯのような材料である。しかしながら、他の導電性材料も使用できる。上記とは異なり、ナノワイヤーはナノロッド、ナノチューブまたはナノファイバーとも称される。このナノワイヤーは特定の直径、長さまたは密度に限定されていない。更にナノワイヤーは単一壁でもよいし、またはマルチ壁でもよい。ナノワイヤー１０４を第１ドーパントタイプの第１半導体層１０６が覆い、第１半導体層１０６を、第１ドーパントタイプと反対の第２ドーパントタイプの第２半導体層１０８が覆い、この第２半導体層１０８に頂部電極（ＴＥ）１１０が載っている。
【００２３】
例えば第１半導体層１０６がｎタイプのドーパントを含む場合、第２半導体層１０８はｐタイプのドーパントを含む。同様に、第１半導体層１０６がｐ型のドーパントを含む場合、第２半導体層１０８はｎタイプのドーパントを含む。
【００２４】
第１半導体層１０６は導電性ポリマー、フラーレン誘導体を有する共役ポリマーまたは無機材料、例えばＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯのような材料とすることができる。同様に、第２半導体層１０８も導電性ポリマー、フラーレン誘導体を有する共役ポリマーまたは無機材料、例えばＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯとすることができる。従って、第１半導体層と第２半導体層は同じ群の材料から製造される。上記のように、層１０６と１０８の差はドーパントのタイプにある。
【００２５】
１つの特徴では、底部電極１０２は不透明であり、頂部電極１１０は透明である。例えば底部電極１０２はＰｔ、ＡｌまたはＩｒのような材料であり、頂部電極１１０は透明材料、例えばインジウム錫酸化物（ＩＴＯ）、ＩｒＯ２、Ｉｎ２Ｏ３またはＳｎＯ２である。この材料は、当業者によって他の材料も知られているので、すべての可能な透明材料または不透明材料の完全なリストではない。別の特徴では、底部電極１０２は透明材料、例えば、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３またはＳｎＯ２であり、頂部電極はＰｔ、ＡｌまたはＩｒのような材料である。
【００２６】
図１Ａと図１Ｂとの違いは、主に第２半導体層１０８の構造にある。図１Ａでは、第１半導体層１０６はナノワイヤー１０４を順応的にコーティングしており、第２半導体層１０８はインターフェースを第１半導体層１０６で満たし、頂部電極１１０との平坦な表面のインターフェース１１２を形成している。図１Ｂでは、第２半導体層１０８は更に順応的に第１半導体層１０６をコーティングしている。しかしながら、図１Ｂでは頂部電極１１０との平坦な表面のインターフェースは存在しない。すなわち第２半導体材料は凹凸のある（平坦でない）頂部表面１１４を有し、頂部電極１１０は第２半導体頂部表面１１４とインターフェースするための非規則的な底部表面１１６だけでなく、平坦な頂部表面１１８も有する。
【００２７】
機能の説明
図２は、図１ＡのＰＶ構造体を示す別の図である。底部電極には直接導電性ナノワイヤーアレイが形成されており、このナノワイヤーアレイには２つの半導体材料（例えば共役ポリマーおよびフラーレン誘導体、別のポリマーまたは無機半導体層、例えばＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯ）がコーティングされている。半導体有機材料または無機材料のこれら２つの層は、デポジット技術および生じる変換効率に応じていずれかのシーケンスでコーティングできる。１つの方法は、良好なステップカバー範囲を有する技術例えば化学的気相デポジション方法（ＣＶＤ）、原子層デポジション（ＡＬＤ）またはワイヤーの全長をコーティングするための電子化学的方法のような技術を使ってまず第１層をコーティングする。次に、平坦な表面を得るのに、第２層をスピンオンするか、またはスクリーンプリント技術が用いられる。その後、この平坦な表面に頂部電極をデポジットする。第２の方法は、ワイヤー全体をカバーするために良好なステップカバー方法を用いて、双方の層をコーティングすることである。次に平坦な表面を得るために頂部電極をスピンコーティングする（図１Ｂ参照）。
【００２８】
図３は導電性ナノワイヤーアレイ電極を備えたＰＶ構造体を形成するための方法を示すフローチャートである。この方法は、明確にするためにあるステップの番号の付いたシーケンスとして示されているが、番号は、必ずしもステップの順序を定めるものではない。これらステップの一部はスキップしてもよいし、並列に実行してもよいし、またはシーケンスの厳密な順序を維持しないで実行してもよい。この方法はステップ５００でスタートする。
【００２９】
ステップ５０２は、導電性ナノワイヤーを有する底部電極を形成する。ステップ５０４はナノワイヤーを覆う第１ドーパントタイプの第１半導体層を形成し、ステップ５０６は第１半導体層を覆う、第１ドーパントタイプと反対の第２ドーパントタイプの第２半導体層を形成し、ステップ５０８は第２半導体層を覆う頂部電極を形成する。
【００３０】
ステップ５０４における第１半導体層を形成することは、導電性ポリマー、フラーレン誘導体を有する共役ポリマー、無機材料、例えばＣｄＳｅ、ＣｄＳ、チタニアまたはＺｎＯのような材料をデポジットすることを含むことができる。同様に、第２半導体層を形成するのにステップ５０６では上記材料と同じ群からの材料をデポジットできる。
【００３１】
１つの特徴では、ステップ５０２における導電性ワイヤーを有する底部電極を形成することは、材料、例えばＩｒＯ２、Ｉｎ２Ｏ３、ＳｎＯ２、カーボン（ＣＮＴ）またはＩＴＯからナノワイヤーを形成することを含む。別の特徴では、底部電極はＰｔ、ＡｌまたはＩｒのような材料であり、ステップ５０８における頂部電極を形成することは、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３またはＳｎＯ２のような材料から透明な頂部電極を形成することを含む。これとは異なり、ステップ５０２は、ＩＴＯ、ＩｒＯ２、Ｉｎ２Ｏ３またはＳｎＯ２から透明な底部電極を形成することができ、ステップ５０８はＰｔ、ＡｌまたはＩｒから頂部電極を形成することができる。
【００３２】
１つの特徴では、ステップ５０４におけるナノワイヤーを覆う第１半導体層を形成することは、化学的気相デポジション法（ＣＶＤ）、物理的気相デポジション（ＰＶＤ）、原子層デポジション（ＡＬＤ）、スピンオンデポジション、スクリーンプリントまたは電気化学的デポジションのようなデポジット方法を使って第１半導体層を形成することを含む。ステップ５０６では、上記同じデポジット技術を使って第２半導体層を形成できる。
【００３３】
１つの特徴では、ステップ５０４において第１半導体層を形成することは、良好なステップカバー範囲を提供する技術を使用し、ＣＶＤ、ＡＬＤまたは電気化学的デポジションを使って第１半導体材料によりナノワイヤーをコーティングすることを含む。次に、ステップ５０６において、第１半導体層を覆う第２半導体層を形成することは、スピンオンデポジションまたはスクリーンプリントのようなデポジット方法を使って第２半導体層をデポジットすることを含み、この結果、頂部電極の底部表面とインターフェースするための第２半導体の平坦な頂部表面を形成する。
【００３４】
別の特徴では、良好なステップカバー範囲を得るために、ＣＶＤ、ＡＬＤまたは電気化学的デポジション方法のうちの１つを使ってステップ５０４と５０６の双方を実行する。次に、ステップ５０８はスピンオンデポジションまたはスクリーンプリントのいずれかを使って頂部電極をデポジットすることにより、頂部電極を形成し、この結果、頂部電極の平坦な頂部表面が形成される。
【００３５】
ナノワイヤーを覆うようにデポジットされた半導体材料によって形成されたｐ−ｎ接合部によりコーティングされた導電性ナノワイヤーアレイと共に製造された光起電力（ＰＶ）構造体が提供された。このＰＶ構造体のための製造方法も提供された。本発明を説明するために、方法の細部および一部の例の材料についてリストを挙げた。しかしながら、本発明はこれら例だけに限定されるものではなく、当業者には本発明の他の変形例および実施例も考え付くことができよう。
【図面の簡単な説明】
【００３６】
【図１Ａ】導電性ナノワイヤーアレイ電極を備えた光起電力（ＰＶ）構造体の部分横断面図である。
【図１Ｂ】導電性ナノワイヤーアレイ電極を備えた光起電力（ＰＶ）構造体の部分横断面図である。
【図２】図１ＡのＰＶ構造体を示す別の図である。
【図３】導電性ナノワイヤーアレイ電極を有するＰＶ構造体を形成するための方法を示すフローチャートである。
【図４】相分離を行うバルクヘテロ構造体（従来技術）の部分横断面図である。
【図５】平らな底部および頂部電極、並びに隙間を満たすために共役ポリマーを使用する秩序バルクヘテロ接合太陽電池（従来技術）の部分横断面図である。
【符号の説明】
【００３７】
１００…ＰＶ構造体、１０２…底部電極、１０４…導電性ナノワイヤー、１０６…第１半導体層、１０８…第２半導体層、１１０…頂部電極、１１２…第２半導体の平坦な頂部表面、１１４…第２半導体の凹凸のある頂部表面、１１６…頂部電極の底部表面、１１８…頂部電極の平坦な頂部表面。
【図１Ａ】
2007142386.tif 000003
【図１Ｂ】
2007142386.tif 000004
【図２】
2007142386.tif 000005
【図３】
2007142386.tif 000006
【図４】
2007142386.tif 000007
【図５】
2007142386.tif 000008