(57)【要約】【課題】出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供する。【解決手段】ＭＯＳＦＥＴ１９をオン、オフ制御する昇圧回路制御ＩＣ３２は、ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏを入力して基準電圧と比較するエラーアンプ３３を備え、エラーアンプ３３の出力に基づいてＭＯＳＦＥＴ１９をオン、オフ制御する。昇圧回路15の出力電圧Ｖｓが過電圧に達すると、コンパレータ３４から過電圧検出信号が出力され、その過電圧検出信号に基づいてエラーアンプ３３の基準電圧が予め設定された第１基準電圧より低い第２基準電圧に変更される。【選択図】図１
2007274853.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータであって、
前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するためのスイッチング素子と、
前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプを備えるとともに、該エラーアンプの出力に基づいて前記スイッチング素子をオン、オフ制御する制御手段と、
前記変圧部の出力電圧又はＤＣ／ＤＣコンバータの出力電圧が過電圧に達したことを検出する過電圧検出手段と、
前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて前記エラーアンプの基準電圧を予め設定された第１基準電圧より低い第２基準電圧に変更する基準電圧変更手段と
を備えたＤＣ／ＤＣコンバータ。
【請求項２】
前記変圧部の出力部に絶縁コンバータが設けられている請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記過電圧検出手段は、前記変圧部の前記出力電圧が過電圧に達したことを入力側で検出する請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに係り、詳しくは入力側に直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
電源の電圧を所定の電圧まで昇圧又は降圧して出力するＤＣ／ＤＣコンバータにおいては、入力電圧の変動に対して出力電圧の制御が安定するように電圧制御装置（出力電圧制御用ＩＣ）が備えたエラーアンプ（誤差増幅器）のゲインが設定される。
【０００３】
ＤＣ／ＤＣコンバータとして、入力側（前段）に昇圧部（昇圧回路）を備えた第１のコンバータを備え、出力側（後段）に第２のコンバータを備えた所謂２ステージ型のコンバータがある（例えば特許文献１参照。）。このような２ステージ型のコンバータの場合、出力平滑用のＬＣフィルタとは別に、昇圧回路用のＬ（コイル）とＣ（コンデンサ）とが存在する。そして、昇圧回路における損失やリプル電流を考え、Ｌ及びＣを大きくすると、回路の共振周波数が小さく（低く）なるため、出力電圧制御用ＩＣのエラーアンプのゲインを落とさなければならなくなり、制御の応答性が悪くなる。制御の応答性が悪くなると、即ち出力電圧の制御追従性が悪くなり、入力電圧の急増、出力電流の急減に対して、昇圧電圧の制御で抑えきれずに昇圧回路の電圧が大きく跳ね上がってしまうので、素子の耐圧をその分大きくしなければならなくなる。
【０００４】
特許文献１には、コンバータの出力が過電流や過電圧となったり、昇圧回路の異常を検出したりしたときに、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させる保護回路が提案されている。
【０００５】
また、従来、通常タイプ、即ち２ステージ型コンバータでないＤＣ／ＤＣコンバータにおいて、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことが可能なＤＣ／ＤＣコンバータが提案されている（例えば特許文献２参照。）。特許文献２には、図４に示すように、電源５１の電圧を検出する電源電圧検出回路５２と、電源電圧検出回路５２にて検出された電源電圧に応じてスイッチング手段５３のオン、オフの周波数を変える周波数切換手段５４とを設けたＤＣ／ＤＣコンバータが開示されている。スイッチング手段５３のオン、オフを制御する駆動回路５５は、スイッチング手段５３のオン期間、オフ期間の最大デューティを設定する最大デューティ設定回路５６及び比較回路５７の出力によりスイッチング手段５３を駆動する。比較回路５７は、出力電圧ＶＯＵＴを検出する出力電圧検出回路５８の出力電圧と、電流検出用抵抗５９の電圧とを比較し、前者の電圧が後者の電圧よりも低くなるとハイレベルの信号を出力する。比較回路５７には電源電圧検出回路５２からの出力も入力され、この信号によって出力電圧検出回路５８からのレベルを可変するようにしている。出力電圧検出回路５８の出力電圧は、前記出力電圧ＶＯＵＴが低い時に高くなり、出力電圧ＶＯＵＴが高くなると低くなるようになっている。駆動回路５５は、最大デューティ設定回路５６からの信号入力によりスイッチング手段５３をオンさせ、その後、最大デューティ時間が経過するか、あるいは、比較回路５７からハイレベルの信号が入力することにより、スイッチング手段５３をオフにする。
【特許文献１】特開２００５−２８７１９５号公報
【特許文献２】特開平７−１２１３７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された保護回路は、コンバータの出力が過電流や過電圧となった際に、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させることにより、昇圧回路とハーフブリッジ部との間に存在するコンデンサに荷電がたまったまま昇圧回路が直流入力を昇圧し続けて、スイッチング素子等が破損するのを防止している。即ち、コンバータの出力が過電流や過電圧となった際に、コンバータを停止せずに昇圧電圧の上昇を抑制してコンバータの運転を継続させることに関しては何ら記載がない。
【０００７】
また、特許文献２のＤＣ／ＤＣコンバータは、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことを目的としている。具体的には、電池を交換した際、あるいは出力電圧ＶＯＵＴが０ＶからＤＣ／ＤＣコンバータを起動した際に、定常時の出力電流を供給するために流す突入電流よりもはるかに大きな突入電流が、出力電圧ＶＯＵＴが所定電圧に安定するまで、スイッチング手段５３、電流検出用抵抗５９等に流れ続け、電気部品を破壊するのを防止することである。そして、最大デューティの切り換えは、ＤＣ／ＤＣコンバータの動作開始時の電源電圧に基づいて行っている。
【０００８】
即ち、２ステージ型コンバータで問題になる出力電圧の制御追従性が悪いことに起因して、定常運転状態において入力電圧の急増や出力電流の急減等に対して昇圧電圧の制御で抑えきれずに昇圧回路の電圧が高くなることに関する対策に関しては何ら示唆する記載はない。
【０００９】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため請求項１に記載の発明は、直流電圧を昇圧又は降圧するための変圧部を備えたＤＣ／ＤＣコンバータである。そして、前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するためのスイッチング素子と、前記ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプを備えるとともに、該エラーアンプの出力に基づいて前記スイッチング素子をオン、オフ制御する制御手段とを備える。また、前記変圧部の出力電圧又はＤＣ／ＤＣコンバータの出力電圧が過電圧に達したことを検出する過電圧検出手段と、前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて前記エラーアンプの基準電圧を予め設定された第１基準電圧より低い第２基準電圧に変更する基準電圧変更手段とを備える。
【００１１】
この発明では、制御手段によりオン、オフ制御されるスイッチング素子のオン、オフ動作により、変圧部で直流電圧が昇圧又は降圧される。制御手段は、ＤＣ／ＤＣコンバータの出力電圧に対応する電圧を入力して基準電圧と比較するエラーアンプの出力に基づいてスイッチング素子をオン、オフ制御する。エラーアンプには、前記出力電圧が直接あるいは分圧抵抗で分圧されて入力される。変圧部の出力電圧が過電圧に達すると、過電圧検出手段によってそれが検出される。そして、過電圧検出手段から過電圧検出信号が出力される。エラーアンプは、基準電圧変更手段により、基準電圧が第１基準電圧と第２基準電圧とに変更可能であり、通常は第１基準電圧に設定されている。そして、基準電圧変更手段は、過電圧検出手段から出力された過電圧検出信号を入力すると、エラーアンプの基準電圧を通常時の基準電圧である第１基準電圧より低い第２基準電圧に変更する。その結果、エラーアンプに入力される比較電圧、即ちＤＣ／ＤＣコンバータの出力電圧が同じ値であっても基準電圧との差が大きくなり、制御手段は出力電圧が小さくなるように、スイッチング素子をオン、オフ制御する。その結果、従来と異なり、昇圧電圧が変圧部を構成するコンデンサ等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。即ち、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の発明において、前記変圧部の出力部に絶縁コンバータが設けられている。この発明では、ＤＣ／ＤＣコンバータは、入力側と出力側とが絶縁された所謂２ステージ型のＤＣ／ＤＣコンバータである。２ステージ型コンバータでは、変圧部における損失やリプル電流等を考慮してエラーアンプのゲインが抑えられている。しかし、この発明では、通常は従来と同様にエラーアンプが動作するが、変圧部の出力電圧が過電圧に達すると、エラーアンプの基準電圧が通常より低い値に変更されるため、請求項１に記載の発明の場合と同様の作用、効果が得られる。
【００１３】
請求項３に記載の発明は、請求項２に記載の発明において、前記過電圧検出手段は、前記変圧部の前記出力電圧が過電圧に達したことを入力側で検出する。変圧部が過電圧状態になったことの検出は、入力側でも出力側でも可能である。しかし、出力側では出力部のコイル及びコンデンサから構成される出力フィルタにより過電圧波形がなまるため、出力側で検出する場合は、入力側で検出する場合に比較して応答が遅くなり易い。この発明では、入力側で過電圧を検出するため、変圧部が過電圧状態になったことを出力側で検出する場合に比較して、早く検出することができる。
【発明の効果】
【００１４】
本発明によれば、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応せずに、素子の破損を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を具体化した一実施形態を図１〜図３にしたがって説明する。
図１に示すように、ＤＣ／ＤＣコンバータ１１は、直流電源としてのバッテリ１４から供給される直流電圧を所定の電圧まで昇圧するための変圧部としての昇圧回路１５を備えている。昇圧回路１５の出力部には昇圧回路１５で昇圧された直流を交流に変換するハーフブリッジ部１６を備えている。昇圧回路１５は、一端がバッテリ１４のプラス端子に接続されたコイル１７と、コイル１７の他端にアノードが接続されたダイオード１８と、オン、オフ制御されることにより直流電圧を昇圧するためのスイッチング素子としてのＭＯＳＦＥＴ１９とを備えている。ＭＯＳＦＥＴ１９は、コイル１７及びダイオード１８の接続点にドレインが接続されるとともにソースがバッテリ１４のマイナス端子に接続されている。また、昇圧回路１５は、ダイオード１８のカソードとＭＯＳＦＥＴ１９の間にコンデンサ２０，２１が直列に接続されている。即ち、昇圧回路１５は、コンデンサ２０，２１を備えた昇圧チョッパ回路で構成されている。
【００１６】
ハーフブリッジ部１６は、コンデンサ２０，２１と、互いに直列に接続された２個のＭＯＳＦＥＴ２２，２３とから構成されている。即ち、昇圧回路１５及びハーフブリッジ部１６は、コンデンサ２０，２１を共用している。コンデンサ２０の一方の端子はダイオード１８のカソード及びＭＯＳＦＥＴ２２のドレインに接続され、他方の端子はコンデンサ２１の一方の端子に接続されている。また、コンデンサ２１の他方の端子はＭＯＳＦＥＴ２３のソースに接続されている。なお、昇圧回路１５とバッテリ１４との間にはコンデンサＣ１が接続されている。
【００１７】
ハーフブリッジ部１６はトランス２４に接続され、トランス２４の一次巻線２５は、プラス端子がコンデンサ２０及びコンデンサ２１の接続点に接続され、マイナス端子がＭＯＳＦＥＴ２２のソース及びＭＯＳＦＥＴ２３のドレインに接続されている。
【００１８】
ハーフブリッジ部１６から出力される交流を直流に変換する整流部１３は、２個のＭＯＳＦＥＴ２７，２８と、コイル２９と、コンデンサ３０とを備えている。トランス２４の二次巻線２６のプラス端子はＭＯＳＦＥＴ２７のドレインに接続され、トランス２４の二次巻線２６のマイナス端子はＭＯＳＦＥＴ２８のドレインに接続されている。また、コイル２９の一方の端子はトランス２４の二次巻線２６のセンタータップに接続され、コイル２９の他方の端子はコンデンサ３０の一方の端子及びプラス側の出力端子１３ａに接続されている。また、コンデンサ３０の他方の端子はＭＯＳＦＥＴ２７のソース、ＭＯＳＦＥＴ２８のソース及びマイナス側の出力端子に接続されている。
【００１９】
ハーフブリッジ部１６、トランス２４、整流部１３は絶縁コンバータ４０を構成する。
昇圧回路１５を制御する制御装置３１は、ＭＯＳＦＥＴ１９をオン、オフ制御する制御手段としての昇圧回路制御ＩＣ３２と、ハーフブリッジ部１６のＭＯＳＦＥＴ２２，２３を交互にオン、オフするように制御する図示しないハーフブリッジ制御ＩＣとを備えている。また、制御装置３１は、ＭＯＳＦＥＴ２７及びＭＯＳＦＥＴ２８をそれぞれＭＯＳＦＥＴ２２及びＭＯＳＦＥＴ２３と同期して交互にオン、オフ制御するように構成されている。ＭＯＳＦＥＴ２７及びＭＯＳＦＥＴ２８は、トランス２４の２次側コイルに発生する交流を整流する。また、コイル２９及びコンデンサ３０は、ＭＯＳＦＥＴ２７，２８で整流された交流成分を平滑して直流出力する。
【００２０】
昇圧回路制御ＩＣ３２は、ＭＯＳＦＥＴ１９をオン、オフ制御する際の最大オンデューティを設定する図示しない最大オンデューティ設定回路と、絶縁コンバータ４０の出力電圧Ｖｏに対応する電圧を入力して基準電圧と比較するエラーアンプ（誤差増幅器）３３とを備えている。そして、昇圧回路制御ＩＣ３２は、エラーアンプ３３の出力に基づいて、最大オンデューティ設定回路で設定された最大オンデューティ以下で、ＭＯＳＦＥＴ１９をオン、オフ制御するための制御信号を出力するようになっている。昇圧回路制御ＩＣ３２から出力された制御信号は、図示しない駆動回路及びフォトカップラを介してＭＯＳＦＥＴ１９のゲートに入力されるようになっている。
【００２１】
ＤＣ／ＤＣコンバータ１１は、昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を備えている。この実施形態では、コンパレータ３４は、昇圧回路１５の出力部に設けられ、昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを入力側で検出する。コンパレータ３４の非反転入力端子には昇圧回路１５の出力電圧Ｖｓが入力され、コンパレータ３４の反転入力端子には基準電圧Ｖｒが入力される。基準電圧Ｖｒは、過電圧に相当する電圧に設定されており、昇圧回路１５の出力電圧Ｖｓが基準電圧Ｖｒより低いと、コンパレータ３４の出力はＬレベルとなり、昇圧回路１５の出力電圧Ｖｓが基準電圧Ｖｒより高いとコンパレータ３４の出力はＨレベルとなる。このＨレベルの出力は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号となる。
【００２２】
制御装置３１は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号に基づいてエラーアンプ３３の基準電圧を予め設定された第１基準電圧Ｖ１より低い第２基準電圧Ｖ２に変更する基準電圧変更手段３５を備えている。コンパレータ３４の出力は基準電圧変更手段３５に入力される。
【００２３】
図２に示すように、エラーアンプ３３の非反転入力端子には絶縁コンバータ４０の出力電圧Ｖｏが抵抗Ｒ１，Ｒ２で分圧されて入力されるようになっている。エラーアンプ３３の反転入力端子と出力端子との間には、抵抗Ｒ３が接続されるとともに、コンデンサＣ２及び抵抗Ｒ４の直列回路が抵抗Ｒ３と並列に接続されている。
【００２４】
また、エラーアンプ３３の反転入力端子は基準電圧源３６に接続されている。基準電圧源３６は、エラーアンプ３３に供給される基準電圧として、通常時に供給される第１基準電圧Ｖ１と、昇圧回路１５の出力電圧Ｖｓが過電圧に達した際に供給される第２基準電圧Ｖ２とを供給可能に構成されている。基準電圧源３６は基準電圧変更手段３５の作用により、第１基準電圧Ｖ１を供給する状態と、第２基準電圧Ｖ２を供給する状態とに切り換えられる。
【００２５】
基準電圧変更手段３５は、直流電源Ｖｃｃ１に直列に接続された分圧抵抗Ｒ５，Ｒ６を備え、分圧抵抗Ｒ６と並列に、抵抗Ｒ７とトランジスタＴｒの直列回路が接続されている。トランジスタＴｒにはＮＰＮトランジスタが使用されており、トランジスタＴｒはエミッタが接地されている。トランジスタＴｒのベースとエミッタ間には抵抗Ｒ８が接続されている。トランジスタＴｒのベースは抵抗Ｒ９を介して直流電源Ｖｃｃ２に接続されている。また、トランジスタＴｒのベースはコンパレータ３４の出力端子に接続されている。基準電圧変更手段３５は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号（Ｈレベルの信号）に基づいてエラーアンプ３３の基準電圧を予め設定された第１基準電圧Ｖ１より低い第２基準電圧Ｖ２に変更する。なお、制御装置３１は入力側と絶縁されているため、コンパレータ３４の出力信号は図示しないフォトカップラを介して基準電圧変更手段３５のトランジスタＴｒに入力されるようになっている。
【００２６】
基準電圧源３６の出力電圧である第１基準電圧Ｖ１及び第２基準電圧Ｖ２は、直流電源Ｖｃｃ１の電圧が分圧抵抗Ｒ５，Ｒ６及び抵抗Ｒ７で分圧されて決定され、トランジスタＴｒがオフ状態では（１）式となる。
【００２７】
Ｖ１＝｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｃｃ１・・・（１）
また、トランジスタＴｒがオン状態では、分圧抵抗Ｒ６と抵抗Ｒ７との合成抵抗をＲとすると、基準電圧源３６の出力電圧である第２基準電圧Ｖ２は、（２）式となる。
【００２８】
Ｖ２＝｛Ｒ／（Ｒ５＋Ｒ）｝Ｖｃｃ１・・・（２）
そして、トランジスタＴｒがオフの場合には、基準電圧源３６から通常状態の第１基準電圧Ｖ１（例えば、２．５Ｖ）が出力され、トランジスタＴｒがオンの場合には、第１基準電圧Ｖ１より低い第２基準電圧Ｖ２（例えば、０．５Ｖ）が出力されるようにＲ５，Ｒ６，Ｒ７の値が設定されている。
【００２９】
次に前記のように構成されたＤＣ／ＤＣコンバータ１１の作用を説明する。昇圧回路制御ＩＣ３２から出力される制御信号に基づいてＭＯＳＦＥＴ１９が所定のオンデューティでオン、オフ制御される。ＭＯＳＦＥＴ１９がオンすることによりコイル１７にエネルギーが蓄えられ、ＭＯＳＦＥＴ１９がオフすることによりコンデンサ２０，２１が充電される。
【００３０】
制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２２，２３が交互にオン、オフされ、コンデンサ２０，２１が放電されてトランス２４の一次巻線２５に交流が発生する。また、制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２７，２８がそれぞれＭＯＳＦＥＴ２２，２３と同期して交互にオン、オフされてトランス２４の二次巻線２６に発生する交流を整流する。そして、ＭＯＳＦＥＴ２７，２８で整流された交流成分がコイル２９及びコンデンサ３０で平滑化され、出力端子１３ａから直流が出力される。
【００３１】
通常状態では、ＭＯＳＦＥＴ１９は最大オンデューティ設定回路で設定された最大オンデューティの範囲内でオン、オフする。絶縁コンバータ４０の出力電圧Ｖｏがエラーアンプ３３に入力され、昇圧回路制御ＩＣ３２は絶縁コンバータ４０の出力端子１３ａに接続された図示しない負荷で要求される電圧（例えば、１４Ｖ）に対応する所定の電圧が昇圧回路１５から出力されるようにＭＯＳＦＥＴ１９をオン、オフ制御する。
【００３２】
エラーアンプ３３は、出力電圧Ｖｏを第１基準電圧Ｖ１と比較しながら、その誤差を増幅して出力し、昇圧回路制御ＩＣ３２は、エラーアンプ３３の出力信号に基づいて前記誤差が小さくなるようにＭＯＳＦＥＴ１９をオン、オフ制御する。図３（ａ）に示すように、エラーアンプ３３に入力される基準電圧が第１基準電圧Ｖ１で一定の状態で、昇圧回路１５の出力電圧Ｖｓが次第に上昇して閾値を超えると、昇圧回路制御ＩＣ３２は、出力電圧Ｖｓが閾値を超えないようにＭＯＳＦＥＴ１９のオン、オフ制御を継続する。しかし、２ステージ型コンバータが備えているエラーアンプ３３は高周波のゲインを落としており、制御追従性が悪いため、昇圧回路１５の入力電圧の急増、あるいは出力端子１３ａからの出力電流の急減等の際、出力端子１３ａの出力電圧ＶｏをフィードバックしてＭＯＳＦＥＴ１９のオンデューティを制御する構成では、出力電圧Ｖｓの跳ね上がりを抑制するのが難しい。
【００３３】
この実施形態では、コンパレータ３４（過電圧検出手段）は常に昇圧回路１５の出力電圧Ｖｓが過電圧に達したか否かを判断しており、昇圧回路１５の出力電圧Ｖｓが過電圧に達すると、コンパレータ３４から過電圧検出信号としてＨレベルの信号が基準電圧変更手段３５に出力される。基準電圧変更手段３５は、コンパレータ３４からの出力信号がＬレベルの状態ではトランジスタＴｒがオフに保持され、基準電圧源３６からはエラーアンプ３３に対してＶｃｃ１が分圧抵抗Ｒ５，Ｒ６で分圧された第１基準電圧Ｖ１が出力される。しかし、コンパレータ３４からＨレベルの信号が出力されてトランジスタＴｒがオン状態になると、基準電圧源３６からはエラーアンプ３３に対してＶｃｃ１が分圧抵抗Ｒ５，Ｒ６及び抵抗Ｒ７で分圧された第２基準電圧Ｖ２、即ち第１基準電圧Ｖ１より低い基準電圧が出力される。
【００３４】
即ち、図３（ｂ）に示すよう、エラーアンプ３３に入力される基準電圧が第１基準電圧Ｖ１で一定の状態で、昇圧回路１５の出力電圧Ｖｓが次第に上昇して閾値を超えると、エラーアンプ３３に入力される基準電圧は第１基準電圧Ｖ１より低い第２基準電圧Ｖ２に変更される。そのため、エラーアンプ３３に入力される比較電圧、即ち出力電圧Ｖｏが同じ値であっても、基準電圧との差が大きくなる。そして、出力電圧Ｖｓが小さくなるようにＭＯＳＦＥＴ１９をオン、オフ制御する際に、昇圧回路制御ＩＣ３２からは、基準電圧が第１基準電圧Ｖ１の場合よりオンデューティが小さくなる指令信号が出力される。その結果、従来と異なり、昇圧電圧が昇圧回路１５を構成するコンデンサ２０，２１、ＭＯＳＦＥＴ２２，２３等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。
【００３５】
エラーアンプ３３の基準電圧が第２基準電圧Ｖ２の状態でＭＯＳＦＥＴ１９がオン、オフ制御され、ＤＣ／ＤＣコンバータ１１の運転が継続されて、負荷の状態あるいは入力電圧の状態が安定し、昇圧回路１５の出力電圧Ｖｓが過電圧の状態から低下すると、コンパレータ３４の出力信号がＬレベルとなる。すると、基準電圧変更手段３５のトランジスタＴｒがオフ状態になり、基準電圧は第１基準電圧Ｖ１に戻される。そして、ＤＣ／ＤＣコンバータ１１は、ＭＯＳＦＥＴ１９が最大オンデューティ内でオン、オフ制御される状態になる。
【００３６】
この実施形態によれば、以下に示す効果を得ることができる。
（１）ＤＣ／ＤＣコンバータ１１は、入力側に直流電圧を昇圧するための昇圧回路１５と、絶縁コンバータ４０とを備えている。昇圧回路１５に備えられ、オン、オフ制御されることにより直流電圧を昇圧するためのＭＯＳＦＥＴ１９を制御する、昇圧回路制御ＩＣ３２は、絶縁コンバータ４０の出力電圧Ｖｏに対応する電圧を入力して基準電圧と比較するエラーアンプ３３を備えるとともに、エラーアンプ３３の出力に基づいてＭＯＳＦＥＴ１９をオン、オフ制御する。基準電圧変更手段３５は、昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを検出するコンパレータ３４が過電圧を検出した際に出力する過電圧検出信号に基づいて、エラーアンプ３３の基準電圧を予め設定された第１基準電圧Ｖ１より低い第２基準電圧Ｖ２に変更する。従って、エラーアンプ３３に入力される出力電圧Ｖｏが同じ値であっても基準電圧との差が大きくなり、従来と異なり、昇圧電圧が昇圧回路１５を構成するコンデンサ２０，２１、ＭＯＳＦＥＴ２２，２３等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。
【００３７】
（２）ＤＣ／ＤＣコンバータ１１は、ハーフブリッジ部１６が設けられた入力側と、整流部１３が設けられた出力側とが絶縁された状態で設けられている。即ち、ＤＣ／ＤＣコンバータ１１は、所謂２ステージ型のＤＣ／ＤＣコンバータ１１であるが、前記の作用により、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００３８】
（３）コンパレータ３４（過電圧検出手段）は、昇圧回路１５の出力部で昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを検出する。昇圧回路１５が過電圧状態になったことの検出は、昇圧回路１５の出力電圧でも絶縁コンバータ４０の出力電圧、即ちＤＣ／ＤＣコンバータ１１の出力電圧でも可能である。しかし、絶縁コンバータ４０の出力部は、コイル２９とコンデンサ３０から構成される出力フィルタにより過電圧波形がなまるため、絶縁コンバータ４０の出力電圧で検出する場合は、昇圧回路１５の出力電圧で検出する場合に比較して応答が遅くなり易い。この実施形態では、昇圧回路１５の出力電圧で過電圧を検出するため、昇圧回路１５が過電圧状態になったことを絶縁コンバータ４０の出力電圧で検出する場合に比較して、早く検出することができる。
【００３９】
（４）昇圧回路１５はコイル１７、ダイオード１８及びコンデンサ２０，２１で構成された昇圧チョッパ回路であり、絶縁コンバータ４０はハーフブリッジ部１６を備えており、コンデンサ２０，２１を昇圧回路１５及びハーフブリッジ部１６で共用している。従って、変換手段としてフルブリッジ部を設ける場合に比較して部品点数を少なくできる。
【００４０】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  変圧部は、直流電圧を所定の電圧に昇圧又は降圧できればよく、例えば、変圧部として昇圧回路１５に代えて、降圧回路あるいは昇降圧回路を備えていてもよい。
【００４１】
○  ハーフブリッジ部１６に代えて、フルブリッジ型の変換回路やプッシュプル型の変換回路を備えていてもよい。
○  整流部１３は、交流を直流に変換する機能を備えていればよく、交互にオン、オフ制御されるＭＯＳＦＥＴ２７，２８（スイッチング素子）を備えた構成に限らず、トランス２４の二次巻線２６からの交流を直流に変換可能な構成であればよい。例えば、ダイオードを組み合わせた整流回路でもよい。
【００４２】
○  オン、オフ制御されるスイッチング素子としてはＭＯＳＦＥＴに限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等その他のスイッチング素子を使用してもよい。
【００４３】
○  変圧部（昇圧回路１５）の出力電圧Ｖｓが過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を絶縁コンバータ４０の出力部に設け、出力電圧Ｖｏをコンパレータ３４の非反転入力端子に入力するようにしてもよい。
【００４４】
○  ＤＣ／ＤＣコンバータ１１は、所謂２ステージ型のＤＣ／ＤＣコンバータに限らず、入力側と出力側とが絶縁されていない通常のＤＣ／ＤＣコンバータに適用してもよい。
○  ＤＣ／ＤＣコンバータ１１の電源はバッテリ１４に限らず、交流を直流に変換した直流、即ちＡＣ／ＤＣインバータの出力であってもよい。
【００４５】
○  本実施形態では、制御信号等の絶縁にフォトカップラを用いたが、パルストランスを用いても良い。
以下の技術的思想（発明）は前記実施形態から把握できる。
【００４６】
・  請求項２又は請求項３に記載の発明において、前記変圧部はコンデンサを備えた昇圧チョッパ回路で構成され、前記絶縁コンバータ４０はハーブリッジ型の変換回路を有し、前記コンデンサが変圧部とハーブリッジ型の変換回路で共用されている。
【図面の簡単な説明】
【００４７】
【図１】一実施形態のＤＣ／ＤＣコンバータの回路図。
【図２】基準電圧変更手段の回路図。
【図３】（ａ），（ｂ）は基準電圧変更手段の作用を示すグラフ。
【図４】従来技術の回路図。
【符号の説明】
【００４８】
Ｖ１…第１基準電圧、Ｖ２…第２基準電圧、Ｖｏ，Ｖｓ…出力電圧、１１…ＤＣ／ＤＣコンバータ、１３…整流部、１５…変圧部としての昇圧回路、１６…ハーフブリッジ部、１９…スイッチング素子としてのＭＯＳＦＥＴ、３２…制御手段としての昇圧回路制御ＩＣ、３３…エラーアンプ、３４…過電圧検出手段としてのコンパレータ、３５…基準電圧変更手段、４０…絶縁コンバータ。
【図１】
2007274853.tif 000003
【図２】
2007274853.tif 000004
【図３】
2007274853.tif 000005
【図４】
2007274853.tif 000006