(57)【要約】【課題】表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供する。【解決手段】表示装置は、表示素子１６と、表示素子に駆動電流を供給する画素回路２２とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を有している。画素回路は、一対の電源電圧間に表示素子と直列に接続された定電流源３０、定電流源から供給される定電流を表示素子に流す駆動スイッチ素子１７、周期的に更新されるデジタル映像信号を保持し、デジタル映像信号の更新周期に対する駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部２０と、を含でいる。【選択図】図１
2007093875.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を備え、
各画素回路は、一対の電源電圧間に前記表示素子と直列に接続された定電流源と、前記定電流源から供給される定電流を前記表示素子に流す駆動スイッチ素子と、周期的に更新されるデジタル映像信号を保持し、前記デジタル映像信号の更新周期に対する前記駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部と、を含でいるアクティブマトリクス型表示装置。
【請求項２】
前記画素部の列毎に接続された複数の信号線、前記画素部の行毎にそれぞれ接続された複数の第１走査線および第２走査線を備え、
前記各画素回路は、前記信号線と前記メモリ部との間に接続され、前記更新周期の一部期間に、前記第１走査線からの走査信号に応じて、前記信号線から前記デジタル映像信号を前記メモリ部に取り込む画素スイッチと、前記更新周期の残り期間に、前記第２走査線からの走査信号に応じて、前記メモリ部を前記駆動スイッチ素子に接続する出力スイッチと、を含んでいる請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記画素部の列毎に接続され、それぞれ定電流を供給する複数の定電流供給線、および前記画素部の行毎にそれぞれ接続された複数の第３走査線を備え、
前記各定電流源は定電流回路を備え、この定電流回路は、前記第３走査線と定電流供給線との間に接続され前記第３走査線からの走査信号に応じて前記定電流供給線から定電流を取り込む第１スイッチと、前記表示素子と前記電圧電源との間に直列に接続され前記表示素子に定電流を流す駆動トランジスタと、前記駆動トランジスタと表示素子との間に直列に接続され前記第２走査線からの走査信号に応じてオン、オフ制御される第２スイッチと、前記駆動トランジスタのソース、ゲート間に接続され、前記定電流により決定される前記駆動トランジスタのゲート制御電位を保持する保持容量と、前記駆動トランジスタのドレイン、ゲート間に接続され、前記第３走査線からの走査信号に応じてオン、オフされ、駆動トランジスタのゲート、ドレイン間の接続、非接続を制御する保持スイッチと、を備えている請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記第３走査線は前記第２走査線と共通の配線により形成されている請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記第３走査線は前記第１走査線と共通の配線により形成されている請求項３に記載のアクティブマトリクス型表示装置。
【請求項６】
前記定電流供給線は前記信号線と共通の配線により形成されている請求項３に記載のアクティブマトリクス型表示装置。
【請求項７】
前記画素回路を構成した前記画素スイッチ、出力スイッチ、駆動スイッチ素子、メモリ部、および前記定電流回路を構成した第１スイッチ、第２スイッチ、保持スイッチおよび駆動トランジスタは、同一の導電型の薄膜トランジスタにより形成されている請求項２ないし６のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項８】
前記メモリ部は１ビットデータを保持する複数のレジスタと、デジタル映像信号のビットデータをサンプリングして複数の複数のレジスタに格納し、レジスタ毎に異なる長さに設定される期間ずつこれらレジスタの内容を駆動スイッチ素子に出力するスイッチ回路とを含んでいる請求項１に記載のアクティブマトリクス型表示装置。
【請求項９】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし８のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ（エレクトロ・ルミネッセンス）素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。
【０００３】
このような有機ＥＬ表示装置は自発光型の有機ＥＬ素子を用いるため、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。各画素回路は、例えば、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続され薄膜トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。
【０００５】
各画素スイッチは、対応走査線から供給される走査信号に応答して導通し、信号線から供給される映像信号の電圧をゲート電圧として駆動トランジスタに印加する。ゲート電圧は画素スイッチが非導通になった後も保持容量により保持され、映像信号の更新に伴って再び画素スイッチが導通するまで駆動トランジスタに印加される。駆動トランジスタはこのゲート電圧に依存して増減する電流を継続的に有機ＥＬ素子に流し、これにより映像信号の電圧で指定された階調の輝度で有機ＥＬ素子を発光させる。
【０００６】
上述のように、各駆動トランジスタが、ゲート電圧に応じて、有機ＥＬ素子に流れる電流を増減する場合、複数の有機ＥＬ素子間の発光特性のバラツキ、すなわち電流対輝度の関係のバラツキにより表示ムラが発生する。このような問題を解消するため、駆動電流の変化によって表示素子の表示階調を得る代わりに、定電流による有機ＥＬ素子の駆動時間を変化させることにより表示階調を制御する表示装置が提案されている（例えば、特許文献１）。この表示装置によれば、有機ＥＬ素子の発光輝度がほぼ均一となる定電流を選定することにより、表示素子間の特性のバラツキに起因した表示ムラを低減することができる。
【特許文献１】特開２００２−３４１８２６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のような時間変調型の画素回路を用いて有機ＥＬ素子を駆動する場合、スイッチの開閉制御により有機ＥＬ素子の発光時間、すなわち、有機ＥＬ素子が電源につながっている時間、を調整し、発光輝度を制御している。
【０００８】
しかしながら、このような構成では、有機ＥＬ素子のアノード電極、カソード電極の電源電圧が面内で変動すると、有機ＥＬ素子に印加される電圧も変動する。そのため、有機ＥＬ素子への供給電流量が変化し、有機ＥＬ素子の発光輝度が変動し、その結果、表示画像に輝度ムラが生じる。
【０００９】
この発明は以上の点に鑑みてなされたもので、その目的は、表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とをそれぞれ含み、表示領域上にマトリクス状に配設された複数の画素部を備え、  
各画素回路は、一対の電源電圧間に前記表示素子と直列に接続された定電流源と、前記定電流源から供給される定電流を前記表示素子に流す駆動スイッチ素子と、周期的に更新されるデジタル映像信号を保持し、前記デジタル映像信号の更新周期に対する前記駆動スイッチ素子の導通期間の長さをこのデジタル映像信号に対応して制御するメモリ部と、を含でいる。
【発明の効果】
【００１１】
本発明によれば、表示素子間の特性のバラツキおよび駆動電流の変動に起因する表示ムラを低減し、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、この発明の第１の実施形態に係る有機ＥＬ表示装置について詳細に説明する。図１はこの有機ＥＬ表示装置の構成を概略的に示している。  
図１に示すように、有機ＥＬ表示装置は有機ＥＬパネル１０および有機ＥＬパネル１０を駆動する外部コントローラＣＴを備えている。
【００１３】
有機ＥＬパネル１０は、例えばガラス板からなる透明性を有した絶縁基板上にマトリクス状に配置された複数の表示画素ＰＸ、表示画素ＰＸの各行に沿って配置された複数のサンプルゲート線１１、サンプルゲート線１１とそれぞれ対をなす複数のドライブゲート線１１Ａ、表示画素ＰＸの各列に沿って配置された複数のデータ線１２、ゲート線１１、１１Ａを駆動する垂直ドライバ１４、および複数のデータ線１２を駆動する水平ドライバ１５を備えている。サンプルゲート線１１およびドライブゲート線１１Ａは、第１および第２走査線として機能し、データ線１２は信号線として機能する。
【００１４】
外部コントローラＣＴは外部信号源から供給される例えば４ビットのデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ垂直ドライバ１４および水平ドライバ１５に供給する。また、外部コントローラＣＴは、水平および垂直走査タイミングに同期して、デジタル映像信号を水平ドライバ１５に供給する。
【００１５】
垂直ドライバ１４は、コントローラＣＴからの垂直走査制御信号によって制御され、各フレーム期間において順次複数のサンプルゲート線１１にサンプル用走査信号を供給し、駆動用走査信号を複数のドライブゲート線１１Ａに順次供給する。サンプル用走査信号は、例えば１水平走査期間（１Ｈ）だけ各サンプルゲート線１１に供給され、駆動用走査信号は、この水平走査期間に続く残りの水平走査期間だけ、このサンプルゲート線１１と対をなす対応ドライブゲート線１１Ａに供給される。水平ドライバ１５はコントローラＣＴからの水平走査制御信号によって制御され、各水平走査期間において一行分の表示画素ＰＸのデジタル映像信号をラッチし、これらをそれぞれ複数のデータ線１２にシリアルに供給する。
【００１６】
図２に表示画素ＰＸの等価回路を示す。図１および図２に示すように、画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路２２とを含んでいる。表示素子は、例えば自己発光素子であり、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。各画素回路２２は、一対の電圧電源端子ＤＶＤＤ、ＤＶＳＳ間で有機ＥＬ素子１６に直列に接続された駆動トランジスタ１７、サンプルゲート線１１とデータ線１２との交差位置近傍に配置された画素スイッチ１３、対応ドライブゲート線１１Ａからの駆動用走査信号によりオン、オフ制御される出力スイッチ１８、および画素スイッチ１３を介して対応データ線１２に接続されると共に出力スイッチ１８を介して駆動トランジスタ１７のゲートに接続され例えば４ビットのメモリ回路２０を有している。駆動トランジスタ１７は、駆動スイッチ素子として、Ｐチャネル型の薄膜トランジスタにより形成されている。電圧電源端子ＤＶＤＤは電圧電源端子ＤＶＳＳよりも高電位に設定されている。電圧電源端子ＤＶＤＤと駆動トランジスタ１７との間には定電流源３０が直列に接続されている。有機ＥＬ素子１６は駆動トランジスタ１７の導通により、定電流源３０、電源端子ＤＶＳＳ間で順バイアスされる。
【００１７】
各画素スイッチ１３は対応サンプルゲート線１１から供給されるサンプル用走査信号により導通し、対応データ線１２からの４ビットデジタル映像信号をメモリ回路２０に供給する。メモリ回路２０はこの４ビットデジタル映像信号をサンプリングし、パルス幅が映像信号のビット順位に依存した所定電圧のパルス信号としてこの映像信号を出力する。出力スイッチ１８は対応ドライブゲート線１１Ａから供給される駆動用走査信号により導通し、メモリ回路２０から出力されるパルス信号の電圧を駆動トランジスタ１７のゲートに供給する。駆動トランジスタ１７はこのパルス信号のパルス幅に応じた期間だけ定電流源３０から供給される定電流を有機ＥＬ素子１６に流し、これを発光させる。
【００１８】
メモリ回路２０はデジタル映像信号の第１ビットデータから第４ビットデータをそれぞれ保持する４個のレジスタＭ１〜Ｍ４、およびこれらレジスタＭ１〜Ｍ４を画素スイッチ１３および出力スイッチ１８を結ぶノードに順次接続するスイッチＳ１、Ｓ２、Ｓ３、Ｓ４を有している。表示パネル１０は、表示画素ＰＸの行毎に４本ずつ配置されゲート線１１，１１Ａと平行な第１ないし第４メモリ制御線Ｇ１〜Ｇ４をさらに備えている。垂直ドライバ１４は、サンプル用走査信号が供給されるサンプル期間にサンプル許可パルスをメモリ制御線Ｇ１〜Ｇ４に順次供給し、駆動用走査信号が供給される表示期間に出力許可パルスを第１ないし第４メモリ制御線Ｇ１〜Ｇ４に順次供給する。サンプル許可パルスのパルス幅は一定であり、出力許可パルスのパルス幅はＴ期間、２Ｔ期間、４Ｔ期間、８Ｔ期間のように２ｎ倍（ここで、ｎ＝０，１，２，３）で順次増大する。
【００１９】
サンプル期間では、スイッチＳ１〜Ｓ４がそれぞれサンプル許可パルスの制御により画素スイッチ１３を介して供給されるデジタル映像信号の第１ビットデータから第４ビットデータを順次サンプリングし、レジスタＭ１〜Ｍ４がデジタル映像信号の第１ビットデータから第４ビットデータをそれぞれ保持する。これに続く表示期間では、スイッチＳ１〜Ｓ４がそれぞれ出力許可パルスの制御によりレジスタＭ１〜Ｍ４の内容をパルス信号として出力スイッチ１８を介して駆動トランジスタ１７に順次出力する。レジスタＭ１〜Ｍ４の内容はそれぞれ１ビットデータ”１”または”０”であり、駆動トランジスタ１７の導通期間をこれらデータの組み合わせに対応して１６通りの長さに設定することが可能である。
【００２０】
図２に示すように、本実施形態において。画素スイッチ１３、出力スイッチ１８、およびスイッチＳ１〜Ｓ４は、それぞれＮチャネル型薄膜トランジスタによって構成されている。レジスタＭ１〜Ｍ４が各々１ビットデータを保持する静電容量ＭＣ１〜ＭＣ４で構成される。
【００２１】
図３は有機ＥＬ表示装置の動作を示している。サンプルゲート線１１がサンプル用走査信号により高レベルに立ち上がると、画素スイッチ１３は、データ線１２上で図３に示すように変化するデジタル映像信号をメモリ回路２０に供給する。この間、デジタル映像信号の第１から第４ビットデータ”１”，”０”，”１”，”０”がメモリ制御線Ｇ１〜Ｇ４にそれぞれ供給されるサンプル許可パルスＰ１〜Ｐ４に同期してレジスタＭ１〜Ｍ４に保持される。
【００２２】
１水平走査期間分（１Ｈ）のサンプル期間後、サンプルゲート線１１が低レベルに立ち下がると、ドライブゲート線１１Ａが駆動用走査信号により高レベルに立ち上がり、出力スイッチ１８が１フレーム期間の残り水平走査期間分の表示期間においてメモリ回路２０の出力を駆動トランジスタ１７に供給する。この表示期間において、レジスタＭ１〜Ｍ４内のビットデータ”１”，”０”，”１”，”０”は、パルス信号としてメモリ制御線Ｇ１〜Ｇ４にそれぞれ供給される出力許可パルスＰ１からＰ４により、Ｔ期間、２Ｔ期間、４Ｔ期間、８Ｔ期間ずつ駆動トランジスタ１７に供給される。
【００２３】
駆動トランジスタ１７は、ゲート電圧が低レベルに設定されたときに導通するＰチャネル型であるため、レジスタＭ２およびＭ４内のビットデータ”０”により低レベルとなるパルス信号のパルス幅に対応して２Ｔ期間＋８Ｔ期間だけ導通し、定電流源３０から供給された数μＡ、例えば、３μＡの定電流を上記期間だけ有機ＥＬ素子１６に流す。これにより、駆動トランジスタ１７は、有機ＥＬ素子１６を合計１０Ｔ期間だけ発光させる。これは、第１階調を最低輝度とし第１６階調を最大輝度とした場合に有機ＥＬ素子１６の発光輝度を第１０階調に設定することになる。
【００２４】
上記のように構成された有機ＥＬ表示装置によれば、メモリ部２０は、デジタル映像信号を時間変調されたアナログ形式に変換する時間変調型デジタルアナログ変換器として機能し、映像信号の更新周期であるフレーム期間に対する駆動トランジスタ１７の導通時間の長さを制御する。すなわち、有機ＥＬ素子１６の表示階調は、定電流源３０から供給される定電流による駆動時間を変化させることにより制御される。この場合、これら有機ＥＬ素子１６の発光輝度がほぼ均一となる定電流を選定することにより、これら有機ＥＬ素子１６間の特性のバラツキによる表示ムラを低減することができる。
【００２５】
また、駆動トランジスタ１７から有機ＥＬ素子１６に流す定電流は、電源電圧からではなく、表示画素Ｐｘ内に設けられた定電流源３０により供給される。そのため、電源電圧が変動した場合でも、常に所定の定電流を駆動トランジスタに供給し、有機ＥＬ素子１６を所定の定電流で発光させることができる。これにより、電源電圧の変動に起因する面内輝度ムラの発生を防止し、画面全体に渡り輝度が均一で表示品位の向上した画像表示を行うことができる。
【００２６】
更に、定電流源３０を各表示画素Ｐｘ内に設けることにより、外部回路の簡素化を図ることが可能となる。定電流源３０から供給される安定した定電流を用いることにより、容易に多階調表示を実現でき、同時に、トランジスタのオン電位、オフ電位を小さくしトランジスタの容量を小さくすることが可能となる。
【００２７】
図４は、この発明の第２の実施形態に係る有機ＥＬ表示装置の表示画素Ｐｘを示し、図５は、その画素回路の動作を示している。図４に示すように、第２の実施形態によれば、各表示画素Ｐｘ内に設けられた定電流源３０は、カレントコピー回路からなる定電流回路３１により構成されている。定電流回路３１は、第１スイッチ３３、駆動トランジスタ３４、保持スイッチ３６、第２スイッチ３８、および保持容量３７を有している。第１スイッチ３３、駆動トランジスタ３４、および保持スイッチ３６はＰチャネル型の薄膜トランジスタにより形成され、第２スイッチ３８はＮチャネル型の薄膜トランジスタにより形成されている。また、有機ＥＬ表示パネル１０の絶縁基板には、表示画素ＰＸの各行に沿って配置された複数の電流信号書込み線２１、および表示画素ＰＸの各列に沿って配置された複数の定電流供給線２４が設けられている。
【００２８】
駆動トランジスタ３４は、画素回路２２の駆動トランジスタ１７と電源電圧端子ＤＶＤＤとの間に直列に接続され、第２スイッチ３８は駆動トランジスタ１７、３４間に直列に接続されている。保持容量３７は、駆動トランジスタ３４のソース、ゲート間に接続され、定電流供給線２４の電位により決定される駆動トランジスタ３７のゲート制御電位を保持する。第１スイッチ３２は、定電流供給線２４と駆動トランジスタ３４のドレインとの間に接続され、そのゲートは第３走査線として機能する電流書込みゲート線２１に接続されている。保持スイッチ３６は、駆動トランジスタ３４のドレイン、ゲート間に接続され、そのゲートが電流書込みゲート線２１に接続されている。保持スイッチ２４は、駆動トランジスタ３４のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量３７からの電流リークを規制する。定電流源３０を除く、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。
【００２９】
第２の実施形態によれば、サンプリング期間において、電流書込みゲート線２１が書込み用走査信号により低レベルに立下り、定電流回路３１の第１スイッチ３３および保持スイッチ３６が導通状態となる。同時に、ドライブゲート線１１Ａが駆動用走査信号により低レベルに立下り、Ｎチャネル型の半導体トランジスタからなる第２スイッチ３８が非導通状態となる。定電流回路３１への電流書込み動作が開始される。
【００３０】
電流書込み期間において、第１スイッチ３３および保持スイッチ３６はオン状態にあり、定電流供給線２４から定電流が取り込まれ、この定電流が駆動トランジスタ３４に供給されて駆動トランジスタ３４を書き込み状態とする。これにより、電圧電源端子ＤＶＤＤから駆動トランジスタ３４を通して定電流供給線３４に書き込み電流が流れ、定電流供給線２４から供給される定電流に対応した駆動トランジスタ３４のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。
【００３１】
次いで、電流書込みゲート線２１が書込み用走査信号により高レベルに立上がり、画素スイッチ３２および保持スイッチ３６が非導通状態となる。これにより、電流書込み動作が終了する。また、ドライブゲート線１１Ａが駆動用走査信号により高レベルに立上がり、第２スイッチ３８が導通状態となる。これにより、表示期間が開始する。表示期間において、駆動トランジスタ３４は、保持容量３７に書き込まれたゲート制御電圧によりオン状態に維持され、電圧電源端子ＤＶＤＤから画素回路２２の駆動回路１７に定電流供給線２４に対応した電流量の定電流を供給する。
【００３２】
そして、表示期間において、画素回路２２の駆動トランジスタ１７は、叙述した第１の実施形態と同様に、低レベルとなるパルス信号のパルス幅に対応して２Ｔ期間＋８Ｔ期間だけ導通し、定電回路３１から供給された定電流を上記期間だけ有機ＥＬ素子１６に流す。これにより、駆動トランジスタ１７は、有機ＥＬ素子１６を合計１０Ｔ期間だけ発光させる。
【００３３】
上記のように構成された第２の実施形態においても、前述した第１の実施形態と同様の作用効果を得ることができる。また、第２の実施形態によれば、定電流源を定電流回路によって構成することにより、画素回路２２を構成する他のトランジスタと同一工程で同時に製造することが可能となる。
【００３４】
次に、この発明の第３の実施形態に係る有機ＥＬ表示装置について説明する。図６は、第３の実施形態に係る有機ＥＬ表示装置の表示画素Ｐｘを示し、図７は、その画素回路の動作を示している。第３の実施形態によれば、表示画素Ｐｘの定電流源３０は、第２の実施形態と同様に、カレントコピー回路からなる定電流回路３１によって構成されている。第３の実施形態において、電流書込みゲート線はドライブゲート線１１Ａと共通に形成され、定電流回路３１を構成する第１スイッチ３３および保持スイッチ３６のゲートはドライブゲート線１１Ａに接続されている。
【００３５】
第３の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第２の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。また、第３の実施形態によれば、前述した第２の実施形態と同様の作用効果を得ることができるとともに、配線を削減し開口率の拡大を図ることが可能となる。
【００３６】
次に、この発明の第４の実施形態に係る有機ＥＬ表示装置について説明する。図８は、第４の実施形態に係る有機ＥＬ表示装置の表示画素Ｐｘを示し、図９は、その画素回路の動作を示している。第４の実施形態によれば、表示画素Ｐｘの画素回路２２および定電流回路３１を構成しているスイッチおよびトランジスタは、全て同一導電型の薄膜トランジスタ、ここでは、Ｐチャネル型の薄膜トランジスタにより形成している。この場合、表示画素Ｐｘの動作時において、電流書込みゲート線２１、ドライブゲート線１１Ａ、サンプルゲート線１１、第１ないし第４メモリ制御線Ｇ１〜Ｇ４には、前述した第２の実施形態とは逆電位の走査信号がそれぞれ印加される。
【００３７】
第４の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第２の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。第４の実施形態によれば、前述した第２の実施形態と同様の作用効果を得ることができるとともに、画素回路２２および定電流回路３１を構成しているスイッチおよびトランジスタを全て同一導電型の薄膜トランジスタで形成することにより、製造工程プロセスの削減を図ることができる。
【００３８】
図１０は、この発明の第５の実施形態に係る有機ＥＬ表示装置の表示画素Ｐｘを示し、図１１は、その画素回路の動作を示している。第５の実施形態によれば、電流書込みゲート線はサンプルゲート線１１と共通に形成され、定電流回路３１を構成する第１スイッチ３３および保持スイッチ３６のゲートはサンプルゲート線１１に接続されている。第５の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第４の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。また、第５の実施形態によれば、前述した第４の実施形態と同様の作用効果を得ることができるとともに、配線を削減し開口率の拡大を図ることが可能となる。
【００３９】
図１２は、この発明の第６の実施形態に係る有機ＥＬ表示装置の表示画素Ｐｘを示し、図１３は、その画素回路の動作を示している。第６の実施形態によれば、各表示画素Ｐｘの列方向に延びた定電流供給線をデータ線１２と共通の配線としている。この場合、行方向の配線を削減し、開口率拡大を図ることが可能となる。特に、カラー表示可能な表示装置において、Ｒ、Ｇ、Ｂで３本ずつ配線を削減でき、開口率を向上する上で有効となる。
【００４０】
第６の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第４の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第６の実施形態においても、第４の実施形態と同様の作用効果を得ることができる。
【００４１】
本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。  
薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することもできる。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００４２】
【図１】図１は、この発明の第１の実施形態に係る有機ＥＬ表示装置の構成を示す回路図。
【図２】図２は、前記有機ＥＬ表示装置の表示画素の構成を示す回路図。
【図３】図３は、前記有機ＥＬ装置の動作を示すタイムチャート。
【図４】図４は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の構成を示す回路図。
【図５】図５は、前記第２の実施形態に係る有機ＥＬ装置の動作を示すタイムチャート。
【図６】図６は、この発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の構成を示す回路図。
【図７】図７は、前記第３の実施形態に係る有機ＥＬ装置の動作を示すタイムチャート。
【図８】図８は、この発明の第４の実施形態に係る有機ＥＬ表示装置における表示画素の構成を示す回路図。
【図９】図９は、前記第４の実施形態に係る有機ＥＬ装置の動作を示すタイムチャート。
【図１０】図１０は、この発明の第５の実施形態に係る有機ＥＬ表示装置における表示画素の構成を示す回路図。
【図１１】図１１は、前記第５の実施形態に係る有機ＥＬ装置の動作を示すタイムチャート。
【図１２】図１２は、この発明の第６の実施形態に係る有機ＥＬ表示装置における表示画素の構成を示す回路図。
【図１３】図１３は、前記第６の実施形態に係る有機ＥＬ装置の動作を示すタイムチャート。
【符号の説明】
【００４３】
１１…サンプルゲート線、  １１Ａ…ドライブゲート線、  １２…データ線、
１３…画素スイッチ、  １６…有機ＥＬ素子、  １７、３４…駆動トランジスタ、
１８…出力スイッチ、  ２０…メモリ部、  ２１…電流書込みゲート線、
２２…画素回路、  ３０…定電流源、  ３１…定電流回路、  Ｐｘ…表示画素
【図１】
2007093875.tif 000003
【図２】
2007093875.tif 000004
【図３】
2007093875.tif 000005
【図４】
2007093875.tif 000006
【図５】
2007093875.tif 000007
【図６】
2007093875.tif 000008
【図７】
2007093875.tif 000009
【図８】
2007093875.tif 000010
【図９】
2007093875.tif 000011
【図１０】
2007093875.tif 000012
【図１１】
2007093875.tif 000013
【図１２】
2007093875.tif 000014
【図１３】
2007093875.tif 000015