(57)【要約】【課題】半導体素子のスイッチング動作時に発生する電源グランドノイズを大幅に抑制することができ、その結果、半導体素子の作動性を良好なものとすること。【解決手段】配線基板１は、複数の絶縁層が積層されてなる絶縁基板と、絶縁層の層間に配設された電源配線および接地配線と、絶縁基板の主面に、互いに隣り合うように形成された電源電極および接地電極と、電源電極および接地電極の各外周面から外側へ突出する突出部分と、電源電極および接地電極の各突出部分から電源配線および接地配線にかけて形成され、前記電源電極および接地電極を前記電源配線および接地配線にそれぞれ接続する電源貫通導体および接地貫通導体とを備え、電源電極の突出部と接地電極の突出部とが互いに側面を対向させて配置されるとともに、電源貫通導体と前記接地貫通導体とが互いに隣り合うよう配置されている。【選択図】図２
2007200971.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層されてなる絶縁基板と、
前記絶縁層の層間に配設された電源配線および接地配線と、
前記絶縁基板の主面に、互いに隣り合うように形成された電源電極および接地電極と、
該電源電極および接地電極の各外周面から外側へ突出する突出部分と、
前記電源電極および接地電極の各突出部分から前記電源配線および接地配線にかけて形成され、前記電源電極および接地電極を前記電源配線および接地配線にそれぞれ接続する電源貫通導体および接地貫通導体とを備え、
前記電源電極の突出部と前記接地電極の突出部とが互いに側面を対向させて配置されるとともに、前記電源貫通導体と前記接地貫通導体とが互いに隣り合って配置されている
ことを特徴とする多層配線基板。
【請求項２】
前記突出部分は、前記電源電極および接地電極の各外周面に複数個ずつ形成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記突出部分の主面から前記絶縁基板の表面にかけて一体的に覆うように絶縁体が形成されていることを特徴とする請求項１または請求項２に記載の多層配線基板。
【請求項４】
前記絶縁体は、前記突出部分の表面から隣り合う前記絶縁基板の表面にかけて一体的に覆うように形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の多層配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作速度が高速度化した半導体素子をはじめとする電子部品が搭載される多層配線基板に関するものである。
【背景技術】
【０００２】
近年、半導体素子の動作速度の高速化が進む中で、半導体素子をはじめとする電子部品が搭載される多層配線基板においては、半導体素子のスイッチング動作が同時に複数起きた場合に半導体素子の基準電位が変動し、半導体素子の誤動作を引き起こす同時スイッチングノイズやＥＭＩノイズが引き起こされるといった問題が発生している。
【０００３】
この問題を解決するためには、電荷が供給される経路に付随する抵抗成分やインダクタンス成分を抑制し基準電位を安定化させることが有効である。方法としては、半導体素子と、多層配線基板に設けられた外部電気回路への実装に用いられる
接地用や電源用の外部電極（いわゆるＢＧＡパッド等）との間の抵抗成分やインダクタンス成分を低減することである。具体的には、図４および図５に示すように電源配線層４４と電源電極４１１あるいは接地配線層４５と接地電極４１２を複数の電源貫通導体４９あるいは接地貫通導体４１０で並列に接続する方法などがある。
【０００４】
なお、図４は従来の多層配線基板の一例を示す断面図であり、図５は、電源電極４１１や接地電極４１２の部分を拡大して示す平面部分拡大図である。図４および図５において同じ部位には同じ符号を付している。
【０００５】
これらの手法により半導体素子に近い位置からの電荷供給や単位面積当たりの電荷供給量を増加できるため、電荷の供給経路に付随する抵抗による電圧降下やインダクタンスによる基準電位変動が抑制され、半導体素子に十分な電荷を供給することができるため、同時スイッチングノイズを抑制することが可能となる。
【特許文献１】特開２００３−３０３９１３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術における半導体素子と外部電源回路に接続される外部電極間の抵抗成分やインダクタンス成分を抑制する手法は、近年の半導体素子等の電子部品の小型化，高集積化に応じたいわゆる高密度化に起因して、次のような問題点が生じるようになってきている。
【０００７】
すなわち、図５に示すように高密度化に応じて多層配線基板４１と外部電気回路とを接続するために用いられる電源電極４１１および接地電極４１２等の外部電極の小径化および狭ピッチ化が進んでいる。このため、外部電極の面積が小さくなり、外部電極に複数が並列に接続される電源貫通導体４９および接地貫通導体４１０等の貫通導体同士の間隔が狭くなってきている。
【０００８】
このとき、電源貫通導体４９を例にとると、貫通導体の自己インダクタンスをＬ（Ｈ）、並列に接続された隣接貫通導体との相互インダクタンスＭ（Ｈ）とした場合、貫通導体一本当りのインダクタンスは、同一方向に電流が流れる場合、Ｌ＋Ｍ（Ｈ）で表される。相互インダクタンスは、貫通導体間の間隔に反比例するため、外部電極の小径化に伴って外部電極に複数が並列に接続される貫通導体同士の間隔が狭くなることによってその値は大きくなる。このため、貫通導体の並列接続により抵抗成分は減少するものの、インダクタンス成分においては相互インダクタンスの影響によりインダクタンスの低減効果を十分に得にくい。接地貫通導体４１０についても同様である。
【０００９】
このため、半導体素子の小型化，高集積化に応じた多層配線基板の高密度化に起因するインダクタンス成分と半導体素子からの電流によって電源配線と接地配線間に同時スイッチングノイズが引き起こされるため、半導体素子を安定して動作させることが難しくなってきている。
【００１０】
本発明は、上記問題点を解決するために案出されたものであり、その目的は、複数の絶縁層を積層して成る絶縁基板内に、電源配線と接地配線を有する多層配線基板において、搭載される半導体素子などの電子部品のスイッチング動作時に発生する同時スイッチングノイズを大幅に抑制して半導体素子の動作を良好なものとすることにある。
【課題を解決するための手段】
【００１１】
本発明の多層配線基板は、複数の絶縁層が積層されてなる絶縁基板と、前記絶縁層の層間に配設された電源配線および接地配線と、前記絶縁基板の主面に、互いに隣り合うように形成された電源電極および接地電極と、該電源電極および接地電極の各外周面から外側へ突出する突出部分と、前記電源電極および接地電極の各突出部分から前記電源配線および接地配線にかけて形成され、前記電源電極および接地電極を前記電源配線および接地配線にそれぞれ接続する電源貫通導体および接地貫通導体とを備え、前記電源電極の突出部と前記接地電極の突出部とが互いに側面を対向させて配置されるとともに、前記電源貫通導体と前記接地貫通導体とが互いに隣り合って配置されていることを特徴とするものである。
【００１２】
また、本発明の多層配線基板は、上記構成において、前記突出部分が、前記電源電極および接地電極の各外周面に複数個ずつ形成されていることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、上記構成において、前記突出部分の主面から前記絶縁基板の表面にかけて一体的に覆うように絶縁体が形成されていることを特徴とするものである。
【００１４】
また、本発明の多層配線基板は、上記構成において、前記絶縁体は、前記突出部分の表面から隣り合う前記絶縁基板の表面にかけて一体的に覆うように形成されていることを特徴とするものである。
【発明の効果】
【００１５】
本発明の多層配線基板によれば、電源電極の突出部と接地電極の突出部とが互いに側面を対向させて配置されるとともに、電源貫通導体と接地貫通導体とが互いに隣り合って配置されていることから、搭載される半導体素子のスイッチング動作時に発生する同時スイッチングノイズを大幅に抑制して、半導体素子の動作速度が高速化した場合でも、半導体素子の動作を良好なものとすることができる。
【００１６】
つまり、電源貫通導体と接地貫通導体とは互いに隣接して位置することになるため、電源貫通導体と接地貫通導体間の相互インダクタンスの影響を強めることができる。この場合、電源貫通導体の電流の方向（電源電極から電源配線に向かう給電）と、接地貫通導体の電流の方向（接地配線から接地電極に向かう接地）とは逆向きなので、電源貫通導体（接地貫通導体）に、隣り合う接地貫通導体（電源貫通導体）との間で生じる相互インダクタンスが抑制され、自己インダクタンスと相互インダクタンスを合わせたインダクタンス成分の低減に有効である。
【００１７】
また同時に、電源貫通導体同士、および接地貫通導体同士は、それぞれ、面積の狭い電源電極や接地電極の範囲を越えて突出部分に形成して、隣接距離を従来よりも大きくすることができるため、電源貫通導体同士あるいは接地貫通導体同士の相互インダクタンスの影響を弱めることができる。そのため、電源配線と電源電極とを接続する電源貫通導体、および接地配線と接地電極とを接続する接地貫通導体に付随するインダクタンス成分を低減することが可能になる。
【００１８】
すなわち電源貫通導体を例にとると、電源貫通導体の自己インダクタンスをＬｐ（Ｈ）、隣接する接地貫通導体との相互インダクタンスＭｇ（Ｈ）とした場合、貫通導体一本当りのインダクタンスは、Ｌｐ-Ｍｇ（Ｈ）で表されるため、貫通導体のインダクタンスの削減効果を得ることが可能である。また、電源貫通導体同士においては、隣接する貫通導体との相互インダクタンスをＭｐ（Ｈ）とした場合、Ｌｐ＋Ｍｐ（Ｈ）で表されるが、貫通導体同士の隣接距離を従来よりも大きくすることによってＭｐ（Ｈ）を小さくすることができるため従来に対してインダクタンスの上昇を抑制することが可能となる。
【００１９】
したがって、半導体素子に電荷が供給される際にインダクタンス成分による電圧変動が抑制されることとなり、半導体素子に安定して電荷が供給され同時スイッチングノイズの発生を抑制することができる。
【００２０】
また、本発明の多層配線基板によれば、上記構成において、突出部分が、電源電極および接地電極の各外周面に複数個ずつ形成されている場合には、各突出部分のインダクタンスに起因して電荷が供給される経路のインダクタンスが増加することを防止し、半導体素子の動作をより良好にすることができる。すなわち、突出部分の持つインダクタンス成分が電源電極の突出部分と接地電極間の突出部分の相互インダクタンスによって相殺されて低減することができる。そのため、突出部分のインダクタンスに起因して基準電位の変動が誘発されることは防止される。また、突出部分が複数個形成されることによって並列接続になるため、突出部分のインダクタンスはより削減される。また、抵抗成分（直流抵抗）もさらに低減される。したがって、インダクタンス成分の削減によって同時スイッチングノイズがさらに抑制されるため、より一層、搭載される電子部品の動作について、誤動作が抑制された良好な多層配線基板とすることができる。
【００２１】
また、本発明の多層配線基板によれば、上記構成において、突出部分の主面から絶縁基板の表面にかけて一体的に覆うように絶縁体が形成されている場合には、突出部分がアンカーの役割を果たし、絶縁基板に対する電源電極および接地電極の接合強度を向上することができるため電源電極と接地電極のはがれ等による実装信頼性の低下を効果的に抑止できる。
【００２２】
また、本発明の多層配線基板によれば、上記構成において、絶縁体が、突出部分の表面から隣り合う絶縁基板の表面にかけて一体的に覆うように形成されている場合には、絶縁体により、突出部分をより強固に絶縁基板に接合させておくことができるので、絶縁基板に対する電源電極および接地電極の接合強度をさらに向上することができる。そのため、電源電極と接地電極のはがれ等による実装信頼性の低下をより効果的に抑止できる。
【００２３】
これらの結果、半導体素子のスイッチング動作時に発生する同時スイッチングノイズをより効果的に抑制し半導体素子の高速動作時における作動性を非常に良好なものとすることができる。
【発明を実施するための最良の形態】
【００２４】
本発明の多層配線基板について以下に詳細に説明する。図１は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図２は図１の多層配線基板における電源電極および接地電極の周辺部の要部拡大平面図である。また、図３は図１の多層配線基板における電源電極および接地電極の周辺部の要部拡大断面図（裏面側）である。図１乃至図３において同じ部位には同じ符号を付している。
【００２５】
本発明の多層配線基板１において、図１に示す例では、絶縁基板２を構成する絶縁層２ａ〜２ｆは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｃと絶縁層２ｄとの層間には信号配線群３が形成され、信号配線群３を挟む上下の絶縁層２ａ〜２ｃ，２ｄ〜２ｆの層間には、信号配線群３を間に挟むようにして広面積の電源配線４および接地配線５が形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。この例では、信号配線３は複数が設けられ、その全部がストリップ線路構造である。
【００２６】
なお、信号波形を伝送する信号配線群３は、各信号配線の配線幅および信号配線群３と電源配線４や接地配線５との間に介在する絶縁層２ｂ，２ｃの厚みを設定することにより、信号配線群３その特性インピーダンスを任意の値に設定することができる。そのため、例えば複数の信号配線３により、良好な伝送特性を有する信号配線群３を形成することが可能となる。各信号配線群３の特性インピーダンスは一般的には５０Ωに設定される。なお、信号配線群３に含まれる複数の信号配線３は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２７】
本発明の多層配線基板１において、絶縁層２ａ〜２ｆは、例えばセラミックグリーンシート積層法によって形成される。この場合、絶縁層２ａ〜２ｆは、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。また、絶縁層２ａ〜２ｆは、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。
【００２８】
絶縁層２ａ〜２ｆは、例えばセラミックグリーンシート積層法や、アディティブ法等の基板形成手段によって形成される。
【００２９】
これらの絶縁層２ａ〜２ｆは以下のようにして作製される。絶縁層２ａ〜２ｆが例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに信号配線群３および各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約１６００℃の温度で焼成することによって製作される。
【００３０】
また、絶縁層２ａ〜２ｆがエポキシ樹脂から成る場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。
【００３１】
これらの絶縁層２ａ〜２ｆの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。
【００３２】
また、本発明の多層配線基板１において絶縁基板２の主面等の露出面（この実施形態では表面）には、高速で動作するＩＣ，ＬＳＩ等の半導体集積回路素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子等の半導体素子６が搭載される。この半導体素子６は、裏面（絶縁基板２に対向する面）側に信号用や電源用、接地用の端子（図示せず）が形成され、各端子が、絶縁基板２の表面に形成された電極パッド８に錫−鉛（Ｓｎ−Ｐｂ）合金等の半田や金（Ａｕ）等から成る半田バンプ７を介して電気的に接続されて実装される。
【００３３】
各電極パッド８は、絶縁基板２の内部に形成されている信号配線３や電源配線４、接地配線５とそれぞれ、絶縁基板２の表面から内部にかけて形成されたビア導体等の内部導体（図示せず）等を介して電気的に接続され、半導体素子６の各端子が、対応する信号配線３、電源配線４および接地配線５と電気的に接続される。
【００３４】
絶縁基板２の主面（この実施形態では裏面）には電源電極１１、接地電極１２、信号電極１６および被覆用の絶縁体１３が形成されている。電源電極１１、接地電極１２および信号電極１６はそれぞれ電源貫通導体９、接地貫通導体１０および信号貫通導体１５を介して多層配線基板１内の電源配線４、接地配線５および信号配線群３と電気的に接続されている。
【００３５】
電源電極１１および接地電極１２を半田ボール等を介して外部電気回路（図示せず）に接続することにより、半導体素子６の電源端子および接地端子が、それぞれ、外部電気回路（電源用や接地用）と電気的に接続される。
【００３６】
外部電気回路と電気的に接続された半導体素子６は、スイッチング動作に必要な電荷が外部電気回路と接続される電源電極１１および接地電極１２から電源配線４および接地配線５を介して供給され、半導体素子６のスイッチング動作によって得られた信号波形は多層配線基板１内に形成された信号配線群３を伝播し信号電極を介して外部電気回路に伝送される。
【００３７】
なお、信号配線群３、電源配線４、接地配線５、電源貫通導体９、接地貫通導体１０、信号貫通導体１５、電源電極１１、接地電極１２および信号電極１６は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料により形成されている。
【００３８】
このような金属材料は、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により所定パターンに被着、形成すればよい。
【００３９】
具体的には、信号配線群３、電源配線４、接地配線５、電源貫通導体９、接地貫通導体１０、電源電極１１、接地電極１２を、Ｗの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、絶縁層２ａ〜２ｆと成るセラミックグリーンシートにスクリーン印刷法等の印刷法により所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００４０】
また、信号配線群３、電源配線４、接地配線５、電源貫通導体９、接地貫通導体１０、信号貫通導体１５、電源電極１１、接地電極１２、信号電極１６を金属薄膜で形成する場合、例えばスパッタリング法，真空蒸着法またはメッキ法により金属薄膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００４１】
このような、半導体素子６を搭載する多層配線基板１において、半導体素子６の電荷供給経路である電源配線４および接地配線５は抵抗やインダクタンス等の寄生要素を持つため電荷が供給される際に電圧降下や誘導起電力によるノイズ成分が電源配線４と接地配線５間の電位に発生し半導体素子６のスイッチング動作を不安定にするため、寄生要素を極力小さくするように電荷供給経路を物理的に短くする必要がある。
【００４２】
本発明の多層配線基板１において絶縁基板２の主面（裏面）には、電源電極１１および接地電極１２との各外周部に、側面どうしが対向し合うようにして形成された突出部分１４が形成され、突出部分１４は多層配線基板１内部の電源配線４および接地配線５と、互いに隣り合って配置された電源貫通導体９および接地貫通導体１０を介して接続される。この場合、電源貫通導体９の電流の方向（電源電極から電源配線に向かう給電）と、接地貫通導体１０の電流の方向（接地配線から接地電極に向かう接地）とは逆向きなので自己インダクタンスと相互インダクタンスを合わせたインダクタンス成分の低減に有効である。
【００４３】
また同時に、電源貫通導体９同士、および接地貫通導体１０同士は、それぞれ、面積の狭い電源電極１１や接地電極１２の範囲を越えて突出部分１４に形成して、隣接距離を従来よりも大きくすることができるため、電源貫通導体９同士あるいは接地貫通導体１０同士の相互インダクタンスの影響を弱めることができる。そのため、電源配線４と電源電極１１とを接続する電源貫通導体９、および接地配線５と接地電極１２とを接続する接地貫通導体１０に付随するインダクタンス成分を低減することが可能になる。
【００４４】
つまり、図５に示されるように多層配線基板４１の小型化に伴う外部電極の小径化によって電源電極４４および接地電極４５に複数接続される電源貫通導体４９同士および接地貫通導体４１０同士の間隔が、必然的に狭くなり貫通導体同士の相互インダクタンスの上昇によって自己インダクタンスと相互インダクタンスを合わせたインダクタンス成分の削減ができない場合においても、本発明においては図２に示されるように突出部分１４に貫通導体を配置することによって電源貫通導体４９同士あるいは接地貫通導体４１０同士の間隔を広くすることができ相互インダクタンスの影響を小さくすることができるため自己インダクタンスと相互インダクタンスを合わせたインダクタンス成分の削減が可能となる。
【００４５】
したがって、搭載される半導体素子６のスイッチング動作時に発生する同時スイッチングノイズを大幅に抑制して、半導体素子６の動作速度が高速化した場合でも、半導体素子６の動作を良好なものとすることが可能な多層配線基板１を提供することができる。
【００４６】
なお、突出部分１４に接続する電源貫通導体９および接地貫通導体１０は、隣り合う突出部分１４の間で互いに最接近するような位置で、それぞれ接続されていることが好ましいが、製造上の精度等に応じて、多少ずれていてもかまわない。
【００４７】
このような突出部分１４は、例えば、電源電極９や接地電極１０と一体的に形成することができる。すなわち、突出部分１４は、タングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料を用い、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により形成することができる。
【００４８】
具体的には、Ｗの金属粉末メタライズで形成する場合であれば、電源電極９や接地電極１０となる金属ペーストを印刷する際に、印刷に用いる製版（版面）に、突出部１４となるようなパターンを形成しておくことにより、突出部１４となる金属ペーストを印刷する。これを焼成することにより、突出部１４を備える電源電極９や接地電極１０を形成することができる。
【００４９】
この場合、突出部分１４は、電源貫通導体９と接地貫通導体１０とを有効に隣接させるために、電源電極１１に形成されるものと接地電極１２に形成されるものとが、互いに側面どうし、製法上、電気的な絶縁性等の特性が確保される範囲内で極力近接して配置されることが望ましい。
【００５０】
例えば、電源電極１１，接地電極１２およびそれぞれの突出部分１４がＷの金属粉末メタライズで形成される場合であれば、突出部分１４の隣接間隔は（５０〜１００μｍ）程度に設定すればよい。
【００５１】
なお、突出部分１４は、電源貫通導体９と接地貫通導体１０とを、極力狭い占有面積で隣接させるために、図示したような長楕円弧状のものや、細長い四角形状（長方形状，台形状等、図示せず）のものが適している。特に、ほぼ全長において幅が一定で、角部のないものが好ましい。
【００５２】
また、本発明において、突出部分１４が、電源電極１１および接地電極１２の各外周面に複数個ずつ形成されているのがよい。この場合には、各突出部分１４のインダクタンスに起因して電荷が供給される経路のインダクタンスが増加することを防止し、半導体素子６の動作をより良好にすることができる。すなわち、突出部分１４の持つインダクタンス成分が電源電極１１の突出部分１４と接地電極１２間の突出部分１４の相互インダクタンスによって相殺されて低減することができる。そのため、突出部分１４のインダクタンスに起因して基準電位の変動が誘発されることは防止される。また、突出部分１４が複数個形成されることによって並列接続になるため、突出部分１４のインダクタンスはより削減される。また、抵抗成分（直流抵抗）もさらに低減される。したがって、インダクタンス成分の削減によって同時スイッチングノイズがさらに抑制されるため、より一層、搭載される半導体素子の動作について、誤動作が抑制された良好な多層配線基板とすることができる。
【００５３】
このような電源電極１１および接地電極１２は、例えば、図２のように、縦横に交互に電源電極１１と接地電極１２とが配置されるようにし、各電源電極１１から隣接する接地電極１２へ向かって突出部分１４が延出しているとともに、各接地電極１２から隣接する電源電極１１へ向かって突出部分１４が延出しているのがよい。縦横に配置された電源電極１１と接地電極１２の突出部分１４全てが効率よく対向するため電源配線層４と全ての電源電極１１とを接続する全ての電源貫通導体９および接地配線層５と全ての接地電極１２とを接続する全ての接地貫通導体１０のインダクタンス成分を削減できるため、同時スイッチングノイズの抑制をより有効に行なうことができる。
【００５４】
また、突出部分１４の厚みは電源電極１１および接地電極１２の厚みと同程度から二倍程度の厚みにすることが好ましい。この場合、突出部分１４の自己インダクタンスを低減できかつ実装信頼性を著しく低下させることがない。
【００５５】
また、突出部分１４の側面の形状は垂直であることが好ましい。この場合、電源電極１１および接地電極１２のそれぞれの突出部分１４が対向する実効的な面積が増大し相互インダクタンスを増大でき、かつそれぞれの突出部分１４の自己インダクタンスを低減できるため、同時スイッチングノイズの抑制をより有効に行なうことができる。
【００５６】
また、図３に示されるよう電源電極１１および接地電極１２の突出部分１４は被覆用の絶縁体１３で被覆されていることが好ましい。この場合、突出部分１４がアンカーの役割を果たし、絶縁基板２に対する電源電極１１および接地電極１２の接合強度を向上することができるため電源電極１１と接地電極１２のはがれ等による実装信頼性の低下を効果的に抑止できる。
【００５７】
また、絶縁体１３は、突出部分１４の表面から隣り合う絶縁基板２の表面にかけて一体的に覆うように形成されていることがより好ましい。この場合、突出部分１４をより強固に絶縁基板２に接合させておくことができるので、絶縁基板２に対する電源電極１１および接地電極１２の接合強度をさらに向上することができる。そのため、電源電極１１と接地電極１２のはがれ等による実装信頼性の低下をより効果的に抑止できる。
【００５８】
絶縁体１３は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等により形成される。
【００５９】
絶縁体１３は、例えば酸化アルミニウム質焼結体粉末に適当な有機バインダや溶剤等を添加混合して得たセラミックペーストを、絶縁層２ｅ上の誘電体１５の表面に所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００６０】
なお、絶縁体１３は、突出部１４の表面から、それに隣接する電源電極１１や接地電極１２の露出面の外縁部にかけて一体的に被覆するようにしてもよい。この場合、接合強度を向上することができ、信頼性をさらに向上させることができる。
【００６１】
以上より、半導体素子６のスイッチング動作時に発生する同時スイッチングノイズを効果的に抑制することができ、その結果半導体素子６の作動性を良好なものとすることにある。
【００６２】
また、多層配線基板１は、半導体素子６のみに限らず、チップ抵抗，薄膜抵抗，コイルインダクタ，クロスインダクタ，チップキャパシターまたは電解キャパシター等を搭載して、電子回路モジュール等を構成してもよい。
【００６３】
また、各絶縁層２ａ〜２ｆの平面視における形状は、正方形状や長方形状の他に、菱形状，六角形状または八角形状等の形状であってもよい。
【００６４】
そして、このような本発明の多層配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子６が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【実施例】
【００６５】
本発明の図１の構成の多層配線基板１を以下のようにして作製した。酸化アルミニウム質焼結体から成る各厚みが０．２ｍｍの絶縁層２ａ〜２ｆを上述したセラミックグリーンシート積層法によって積層し形成することにより、絶縁基板２を作製した。このとき、信号配線群３、電源導体４、接地導体５、電源貫通導体９、接地貫通導体１０、電源電極１１および接地電極１２を、上述の銅粉末メタライズで形成した。
【００６６】
そして、この場合、図２に示すように、比誘電率が５．２の絶縁基板２ｅに、直径０．５ｍｍの電源電極１１と接地電極１２が０．８ｍｍ間隔で形成され、電源電極１１と接地電極１２の外周部には、０．２ｍｍの長さを持つ突出部が形成され、突出部には直径０．７５ｍｍの電源貫通導体９と接地貫通導体１０が接続されている。
【００６７】
上記構成の多層配線基板１について、電源電極１１と接地電極１２および電源貫通導体９と接地貫通導体１０とによって形成されるインダクタンスは２０ｐＨとなる。
【００６８】
また、比較例１として、電源電極１１と電極１２に突出部が形成されない場合、電源電極１１と接地電極１２および電源貫通導体９と接地貫通導体１０とによって形成されるインダクタンスは５０ｐＨとなる。この構成において電源電極１１と接地電極１２で発生する同時スイッチングノイズ動作電圧は、本発明の構成時を１とすると２．５となり増大する。
【００６９】
なお、本発明は上記の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、半導体素子６と多層配線基板１を接続するために導体バンプ７が搭載される電極パッド８のうち電源電極１１用のものと接地電極１２用のものとの間で、絶縁基板２の外面（表面側）にも高誘電体１５を配置してもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板の実施の形態の一例を示す要部拡大平面図である。
【図３】本発明の多層配線基板の実施の形態の一例を示す要部拡大断面図である。
【図４】従来の多層配線基板の一例を示す断面図である。
【図５】従来の多層配線基板の一例を示す平面図である
【符号の説明】
【００７１】
１・・・多層配線基板
２・・・絶縁基板
２ａ〜２ｆ・・・絶縁層
３・・・信号配線群
４・・・電源配線層
５・・・接地配線層
６・・・半導体素子
７・・・導体バンプ
８・・・電極パッド
９・・・電源貫通導体
１０・・・接地貫通導体
１１・・・電源電極
１２・・・接地電極
１３・・・絶縁体
１４・・・突出部分
１５・・・信号貫通導体
１６・・・信号電極
【図１】
2007200971.tif 000003
【図２】
2007200971.tif 000004
【図３】
2007200971.tif 000005
【図４】
2007200971.tif 000006
【図５】
2007200971.tif 000007