(57)【要約】【課題】  電子デバイスに関し、電子デバイスチップと薄型実装基板との界面の応力を低減し、チップ実装時の基板反りを抑制する。【解決手段】  電子デバイスチップ６を実装した薄型多層基板１の外周部表面に弾性率が１０ＧＰａ以上の枠状部材５を貼り合わせるとともに、薄型多層基板１を構成する絶縁樹脂の弾性率を１００ＭＰａ以下とする。【選択図】          図１
2007201030.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスチップを実装した薄型多層基板の外周部表面に弾性率が１０ＧＰａ以上の枠状部材を貼り合わせるとともに、前記薄型多層基板を構成する絶縁樹脂の弾性率を１００ＭＰａ以下としたことを特徴とする電子デバイス。
【請求項２】
上記電子デバイスチップを、弾性率が１００ＭＰａ以下の弾性率が１００ＭＰａ以下のアンダーフィル材料で封止し、且つ、弾性率が１００ＭＰａ以下の樹脂でモールドすることを特徴とする請求項１記載の電子デバイス。
【請求項３】
上記絶縁樹脂、アンダーフィル材料及びモールド樹脂として、熱可塑性エラストマーもしくはゴム材料をベース樹脂にして任意の樹脂と分子間架橋もしくは共重合させた樹脂、任意の樹脂をベース樹脂として熱可塑性エラストマーもしくはゴム材料のいずれかを混合した樹脂、或いは、任意の樹脂をベース樹脂としてそのポリマー側鎖に熱可塑性エラストマーもしくはゴム材料を導入した樹脂のいずれかを用いることを特徴とする請求項２記載の電子デバイス。
【請求項４】
上記枠状部材が、金属、複合材料、エンジニアプラスチック、或いは、無機材料のいずれかからなることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイス。
【請求項５】
上記薄型多層基板の厚さが、５００μｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスに関するものであり、特に、コアレスもしくはシンコア基板等の厚さが５００μｍ以下の薄型多層ＬＳＩパッケージ基板に対し、半導体集積回路装置等の電子デバイスチップを実装する際の応力による反りやクラックの発生等を防止するための構成に特徴のある電子デバイスに関するものであり、特に、基板内の層間接続ビアへの応力も大きく低減させることが可能となり、チップとマザーボードを載せ替えなしで、最短距離で接続したスタックビア接続技術に関するものである。
【背景技術】
【０００２】
従来のＬＳＩパッケージ基板は、低熱膨張率かつ高弾性率であるＬＳＩチップと基板の間に発生する応力による反りを抑えるため、基板の中心にガラスクロスで補強された厚さ５００μｍ以上のコア層を配したコア入り基板を用いるのが一般的であった。
【０００３】
しかし、パッケージ基板表裏に配置させたＬＳＩチップとノイズを除去するデカップリングキャパシタ間の距離、即ち、基板厚みを短くすることによって、ビアにより生じるインダクタンスを低減して、伝送速度をより向上させることが試みられており、そのために、コア層を除去しビルドアップ層のみで基板とするコアレスパッケージ及び多層スタックビア構造の開発が行われている。
【０００４】
しかし、このように基板を薄くしたことにより以下の点が問題となっている。
まず、第１に、コアのある基板と比較して熱膨張率の大きい樹脂のみで構成されているため基板自身の熱膨張率が大きく、チップ／基板界面での熱膨張率のミスマッチも大きくなった結果、アンダーフィルやバンプなどの接合面に多大な応力が発生して、ＬＳＩ表面の微細配線部やアンダーフィルさらにバンプにクラックが発生する原因となる。
【０００５】
第２に、コア材がないためＬＳＩチップとパッケージ基板の間に発生する応力により基板変形や、寸法変化によるスケーリングが問題となり、ＬＳＩチップの実装が困難となる。
【０００６】
これらの問題を解決するために、低応力・低反り実装技術が各種提案されている。
例えば、応力を緩和するために、多孔質で構成される応力緩和層を接着剤を介してチップに張り付けることが提案されている（例えば、特許文献１参照）。
【０００７】
或いは、基板の反りを抑制するために、熱膨張率のミスマッチによる応力が発生する電極端子とチップ間は通常のアンダーフィルを用い、ハンダ接合部とは反対の面に接着剤を介して樹脂よりなる熱応力緩和層を備えることが提案されている（例えば、特許文献２参照）。
この場合、樹脂をチップに対して対称的に配置することで、反りを抑制することで応力を相殺している。
【０００８】
或いは、封止時に半導体素子にかかる応力を低減するために、ＬＳＩチップを囲む接着層及びコーティング被膜の弾性率をモールド樹脂の弾性率よりも低くすること、例えば、０．１ＧＰａ以下にすることで、封止樹脂とＬＳＩチップの熱膨張率差による歪みを吸収することが提案されている（例えば、特許文献３参照）。
【０００９】
或いは、半導体チップとパッケージ基板を張り合わせる接着剤に対して、熱膨張率を傾斜させた構造を間に挟むことで、応力を低減することも提案されている（例えば、特許文献４参照）。
【００１０】
或いは、配線回路を有するパッケージ基板に半導体チップがバンプ接続により内部接続され、下面に外部接続部を有する半導体装置において、パッケージ基板内、パッケージ基板と半導体チップ間のいずれかにフレキシブル層を設けることも提案されている（例えば、特許文献５参照）。
【００１１】
或いは、バンプへの応力を低減、信頼性を向上させるために、半導体チップをバンプ実装する際に、再配線層の絶縁層ならびにビア間の絶縁層に低熱膨張（３０ｐｐｍ／℃）且つ低弾性（３ＧＰａ）の材料を用いることも提案されている（例えば、特許文献６参照）。
【特許文献１】特開２０００−１３３６８３号公報
【特許文献２】特開平１１−３４５８９８号公報
【特許文献３】特開平０９−２８９２６９号公報
【特許文献４】国際公開パンフレットＷＯ００／４９６５２号
【特許文献５】特開２００２−２８９７３５号公報
【特許文献６】特開２００１−１２７０９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、特許文献１或いは特許文献５による提案の場合には、応力の具体的限定はなく、応力緩和層或いはフレキシブル層を設けているのでチップボード間の距離が大きくなるという問題がある。
【００１３】
また、特許文献２による提案の場合には、アンダーフィル内に発生する応力を低減できないという問題があり、クラックの発生が問題となる。
【００１４】
また、特許文献３による提案は、リードフレーム実装に対する技術であり、フリップチップ実装における基板の反り等の問題を解決するものではない。
【００１５】
さらに、最大の問題は、上記の各特許文献においては、アンダーフィルもしくは封止樹脂を低弾性材料にすることは開示されていても、パッケージ基板に用いる多層絶縁材料も低弾性物性にすることについても言及はなく、基板を低弾性薄型多層基板とした場合の基板の反りの問題に対する方策が何ら示されていないという問題がある。
【００１６】
したがって、本発明は、ＬＳＩチップ等の電子デバイスチップと薄型実装基板との界面の応力を低減し、チップ実装時の基板反りを抑制することを目的とする。
【課題を解決するための手段】
【００１７】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号２，３，４，７は、それぞれパッド、ソルダーレジスト、はんだバンプ、及び、アンダーフィルである。
図１参照
上記課題を解決するために、本発明は、電子デバイスにおいて、電子デバイスチップ６を実装した薄型多層基板１の外周部表面に弾性率が１０ＧＰａ以上の枠状部材５を張り合わせるとともに、薄型多層基板１を構成する絶縁樹脂の弾性率を１００ＭＰａ以下としたことを特徴とする。
【００１８】
このように、コアレス基板等の薄型多層基板１を構成する絶縁樹脂の弾性率を１００ＭＰａ以下とすることによって、基板全体と接合部を構成する材料の弾性率を下げることができ、ＬＳＩチップ等の電子デバイスチップ６を実装した際に、界面での熱膨張率ミスマッチにより発生する応力を大きく低減し、接合部のクラックや剥離などの不良発生を抑制することができる。
さらに、薄型多層基板１内に形成した層間接続ビアとの間に発生する応力も下げることができ、ビアの載せ替えがないスタックビア接続が可能になる。
【００１９】
また、弾性率が１０ＧＰａ以上の枠状部材５を薄型多層基板１の外周部に張り合わせて薄型多層基板１を押さえることで、薄型多層基板１の反り変形や寸法変化を抑制し、電子デバイスチップ６実装および動作を可能にすることができる。
【００２０】
また、この電子デバイスチップ６の下をアンダーフィル７で封止するとともに樹脂でモールドする場合には、アンダーフィル材料及びモールド樹脂の弾性率も１００ＭＰａ以下とすることが望ましく、それによって、電子デバイス全体の応力をさらに低減することができる。
【００２１】
この場合の絶縁樹脂、アンダーフィル材料及びモールド樹脂としては、熱可塑性エラストマーもしくはゴム材料をベース樹脂にして任意の樹脂と分子間架橋もしくは共重合させた樹脂、任意の樹脂をベース樹脂として熱可塑性エラストマーもしくはゴム材料のいずれかを混合した樹脂、或いは、任意の樹脂をベース樹脂としてそのポリマー側鎖に熱可塑性エラストマーもしくはゴム材料を導入した樹脂のいずれかを用いることが望ましい。
【００２２】
例えば、熱可塑性エラストマーとしては、スチレン系エラストマー、オレフィン系エラストマー、塩ビ系エラストマー、ウレタン系エラストマー、エステル系エラストマー、或いは、アミド系エラストマーのいずれかが好適である。
【００２３】
また、ゴム材料としては、ニトリルゴム、水素化ニトリルゴム、ふっ素ゴム、アクリルゴム、シリコーンゴム、ウレタンゴム、エチレンプロピレンゴム、クロロプレンゴム、クロロスルフォン化ポリエチレン、エピクロルヒドリンゴム、イソプレンゴム、スチレンブタジエンゴム、ブタジエンゴム、多硫化ゴム、或いは、ノルボルネンゴムのいずれかが好適である。
【００２４】
また、枠状部材５としては、金属、複合材料、エンジニアプラスチック、或いは、無機材料のいずれかが望ましく、例えば、弾性率が１０ＧＰａ以上の金属としては、Ａｌ，Ｃｒ，Ｃｕ，Ｆｅ，Ｎｉ，Ａｇ，Ｔｉ，Ｗ，Ｚｎ，Ｍｇのいずれかが望ましい。
【００２５】
また、弾性率が１０ＧＰａ以上の複合材料としては、カーボンファイバー強化繊維樹脂含浸材料、ガラスファイバー強化繊維樹脂含浸材料、アラミド繊維強化繊維樹脂含浸材料、或いは、炭化珪素繊維強化繊維樹脂含浸材料のいずれかが望ましい。
【００２６】
また、弾性率が１０ＧＰａ以上のエンジニアプラスチックとしては、ＭＣナイロン、ポリエーテルエーテルケトン、ポリアセタール、ポリエーテルイミド、ポリフェニルサルフォン、或いは、ポリイミドのいずれかが望ましい。
【００２７】
また、弾性率が１０ＧＰａ以上の無機材料としては、アルミナ、グラファイト、或いは、シリカのいずれかが望ましい。
【００２８】
また、薄型多層基板１としては、厚さが５００μｍ以下の実装基板を対象とするものであり、典型的にはコアレス基板を対象とするものであるが、厚さが５００μｍ以下であれば、薄いコア材を有する実装基板も対象とするものである。
【発明の効果】
【００２９】
本発明によれば、実装基板と半導体素子等の電子デバイスチップとの間の応力を低減すること、ならびに実装基板の反り変形や寸法変化を抑制することが可能となり、コア材のないコアレス基板等の薄型多層基板に対する確実な電子デバイスチップ実装が可能になる。
さらに、ビアについてスタック構造を取ることが可能になり、コアレス基板構造によるメリットを最大限生かせる構造となる。
【発明を実施するための最良の形態】
【００３０】
本発明は、薄型多層基板、典型的には厚さが５００μｍ以下のコアレス基板上にＬＳＩチップ等の電子デバイスチップを実装する際に、薄型多層基板の外周部表面に弾性率が１０ＧＰａ以上の枠状部材、例えば、Ａｌ，Ｃｒ，Ｃｕ，Ｆｅ，Ｎｉ，Ａｇ，Ｔｉ，Ｗ，Ｚｎ，Ｍｇ等の金属、カーボンファイバー強化繊維樹脂含浸材料、ガラスファイバー強化繊維樹脂含浸材料、アラミド繊維強化繊維樹脂含浸材料、或いは、炭化珪素繊維強化繊維樹脂含浸材料等の複合部材、ＭＣナイロン、ポリエーテルエーテルケトン、ポリアセタール、ポリエーテルイミド、ポリフェニルサルフォン、或いは、ポリイミド等のエンジニアプラスチック、または、アルミナ、グラファイト、或いは、シリカ等の無機材料からなる枠状部材を張り合わせるとともに、弾性率が１００ＭＰａ以下の絶縁樹脂、アンダーフィル材料及びモールド樹脂として、例えば、熱可塑性エラストマーもしくはゴム材料をベース樹脂にして任意の樹脂と分子間架橋もしくは共重合させた樹脂、任意の樹脂をベース樹脂として熱可塑性エラストマーもしくはゴム材料のいずれかを混合した樹脂、或いは、任意の樹脂をベース樹脂としてそのポリマー側鎖に熱可塑性エラストマーもしくはゴム材料を導入した樹脂のいずれかを用いるものである。
【００３１】
なお、ベース樹脂に混合或いはポリマー側鎖に導入する熱可塑性エラストマーとしては、スチレン系エラストマー、オレフィン系エラストマー、塩ビ系エラストマー、ウレタン系エラストマー、エステル系エラストマー、或いは、アミド系エラストマーのいずれかが挙げられ、また、ゴム材料としては、ニトリルゴム、水素化ニトリルゴム、ふっ素ゴム、アクリルゴム、シリコーンゴム、ウレタンゴム、エチレンプロピレンゴム、クロロプレンゴム、クロロスルフォン化ポリエチレン、エピクロルヒドリンゴム、イソプレンゴム、スチレンブタジエンゴム、ブタジエンゴム、多硫化ゴム、或いは、ノルボルネンゴムが挙げられる。
【実施例１】
【００３２】
ここで、図２及び図６を参照して、本発明の実施例１の実装半導体装置を説明する。
図２参照  
まず、支持部材１１上に配線１２を形成したのち、１００ＭＰａ以下の低弾性率絶縁樹脂１３を真空ラミネーション法により張り付ける。
なお、この場合の低弾性率絶縁樹脂としては、室温での弾性率が１０ＭＰａであるＴＬＦ−Ｙ３０（巴川製紙所社製商品名）を高開繊扁平ガラスクロス（ロービング）（旭ファイバーグラス株式会社製商品名）に含浸した樹脂を用いる。
【００３３】
次いで、ＣＯ2 ガスレーザを用いて低弾性率絶縁樹脂１３にビアホール１４を開口したのち、例えば、ロームアンドハース社製の無電解メッキ液を用いてＣｕメッキシード層１５を全面に成膜する。
【００３４】
次いで、レジスト、例えば、フォテックＲＹ−３２２９（日立化成製商品名）からなるメッキフレーム１６をマスクとして、例えば、ロームアンドハース社製のＣｕ電解メッキ液を用いて電解メッキを行うことによって、ビア１７とともに配線１８を形成したのち、メッキフレーム１６を除去する。
【００３５】
図３参照  
次いで、エッチングを行うことによって、ビア１７及び配線１８を形成しなかった領域の不要なＣｕメッキシード層１５を除去する。
【００３６】
このような工程を例えば、６回繰り返すセミアディティブプロセスにより、ビア径４０μｍφの６段スタックビアと最小Ｌ（ライン）／Ｓ（スペース）＝３０／３０μｍの配線を含むコアレス７層基板を形成する。
【００３７】
図４参照  
最後に、支持部材１１を除去したのち、コアレス基板表面層には、ソルダレジスト１９、例えば、ＳＲ７２００（日立化成社製商品名）でパターニングした開口部の表面にハンダ実装用のパッド２０を形成するともに、コアレス基板裏面にはマザーボード実装用のニッケル／金めっき製の電極パッド２１を形成することによって、薄型多層基板１０が完成する。
【００３８】
図５参照  
次いで、完成した薄型多層基板１０の表面の周辺部に、接着剤２２、例えば、ＥＧテープ（有沢製作所製商品名）を用いて弾性率が１０ＧＰａ以上のスティフナ２３、例えば、厚さが、例えば、１ｍｍのＣｕ製スティフナを張り合わせたのち、例えば、１６０℃で１０分間熱硬化することによって、基板に装着する。
なお、この場合のスティフナ２３は、薄型多層基板１０の形状に沿った四角形の枠状部材である。
【００３９】
次いで、チップ接合部にあらかじめバンプ３１、例えば、千住金属工業製ハンダバンプを形成したＬＳＩチップ３０を薄型多層基板１０に設けたパッド２０にフリップチップ接合をするため、アンダーフィル３２として例えば、ビルドアップ材料と同様に１００ＭＰａ以下の低弾性材料である低弾性率絶縁樹脂ＴＬＦ−Ｙ３０（巴川製紙所社製商品名）を溶剤ジメチルアセトアミド（ＤＭＡｃ）に溶かした溶液（樹脂濃度７０％）を流し込み固化することによって実装半導体装置が完成する。
【００４０】
このようにして作製した実装半導体装置に対して  実装信頼性評価として熱サイクル試験−１０℃→１００℃３００サイクルのスタックビア導通信頼性試験を行ったところ、接続オープンは観察されなかった。
【００４１】
また、チップ搭載後の基板反り温度依存性を評価したところ、基板全体（４ｃｍ□）の反りは、１００μｍ程度でチップの剥離、ビアの断線等の不良は観察されなかった。
【００４２】
次に、比較例を示す。
この比較例では、絶縁樹脂として室温での弾性率が４ＧＰａであるＧＸ−３（味の素社製商品名）を用いた以外は、本発明の実施例１と全く同様にＣＯ2 ガスレーザによるビア開口プロセス、無電解銅メッキ、電解メッキを利用したセミアディティブプロセスにより、ビア径４０μｍφの６段スタックビアと最小Ｌ／Ｓ＝３０／３０μｍの配線を含むコアレス７層基板を形成し、コアレス基板表面及び裏面にも実施例１と全く同様にパッドを形成した。
【００４３】
次いで、実施例１と全く同様に接着剤を張り合わせたＣｕ製スティフナ（１ｍｍ厚）を基板周辺に張り合わせたのち、アンダーフィルとして一般的な弾性率１０ＧＰａのアンダーフィル材料ＣＲＰ−４０７５Ｓ３（住友ベークライト社製商品名）を用い、１５０℃で３０分間加熱して熱硬化させることで、実装半導体装置を試作した。
【００４４】
このように試作した実装半導体装置に対して、実施例１と同様に、熱サイクル試験−１０℃→１００℃３００サイクルのスタックビア導通信頼性試験を行ったところ、応力剥離によるオープンが観察された。
【００４５】
また、チップ搭載後の基板反り温度依存性を評価したところ、基板全体（４ｍｍ□）の反りは、３００μｍ程度で、チップの剥離およびビアの断線等が観察された。
【００４６】
このように、本発明の実施例１においては、コアレス基板を構成する絶縁樹脂及びアンダーフィルを、弾性率が１００ＭＰａ以下の低弾性率絶縁樹脂で構成しているので、応力によるＬＳＩ微細配線層の剥離を防止するとともに、基板の反りを大幅に低減することができる。
【００４７】
図６参照  
図６は、本発明の実施例１における作用効果を視覚的に示したものであり、応力変形による変形量を矢印の長さで表し、硬さを矢印の太さとして表して視覚化したものである。  図示に示すように、薄型多層基板とアンダフィルの両方が大幅に低弾性率化しており、この低弾性率化により熱応力が低減されて、剥離が抑制されることになる。
【実施例２】
【００４８】
次に、図７を参照して、本発明の実施例２の実装半導体装置を説明するが、この実施例２においてはモールド樹脂を用いてＬＳＩチップをモールドした以外は上記の実施例１と全く同様であるので、最終の実装構造のみを説明する。
【００４９】
図７参照  
図７は、本発明の実施例２の実装半導体装置の概略的断面図であり、実施例１と同様に、薄型多層基板１０の表面の周辺部に、接着剤２２、例えば、ＥＧテープ（有沢製作所製商品名）を用いて弾性率が１０ＧＰａ以上のスティフナ２３、例えば、厚さが、例えば、１ｍｍのＣｕ製スティフナを張り合わせたのち、例えば、１６０℃で１０分間熱硬化することによって、基板に装着する。
なお、この場合のスティフナ２３は、薄型多層基板１０の形状に沿った四角形の枠状部材である。
【００５０】
次いで、チップ接合部にあらかじめバンプ３１、例えば、千住金属工業製ハンダバンプを形成したＬＳＩチップ３０を薄型多層基板１０に設けたパッド２０にフリップチップ接合をするため、アンダーフィル３２として例えば、ビルドアップ材料と同様に１００ＭＰａ以下の低弾性材料である低弾性率絶縁樹脂ＴＬＦ−Ｙ３０（巴川製紙所社製商品名）を溶剤ジメチルアセトアミド（ＤＭＡｃ）に溶かした溶液（樹脂濃度７０％）を流し込み固化させる。
【００５１】
最後に、ポッティング法を用いて弾性率が１００ＭＰａ以下の低弾性率絶縁樹脂３３、例えば、アンダーフィル材料と同様に１００ＭＰａ以下の低弾性率である低弾性率絶縁樹脂ＴＬＦ−Ｙ３０（巴川製紙所社製商品名）を溶剤ジメチルアセトアミド（ＤＭＡｃ）に溶かした溶液（樹脂濃度７０％）を用いてＬＳＩチップ３０をモールドすることによって、本発明の実施例２の実装半導体装置が完成する。
【００５２】
この本発明の実施例２においては、ＬＳＩチップをモールドする際に、モールド樹脂も、弾性率が１００ＭＰａ以下の低弾性率樹脂を用いているので、基板全体の応力の増大を効果的に防止することができる。
【００５３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、実施例においては薄型多層基板としてコアレス基板を前提に説明しているが、必ずしもコアレス基板に限られるものではなく、厚みが５００μｍ以下の薄型多層基板であれば、薄層コアを有するコア入り基板も対象とするものである。
【００５４】
また、上記の各実施例においては、スティフナを四角形の枠状部材としているが、厳密に四角形である必要はなく、八角形でも良く、さらには、完全な環状部材である必要はなくＵ字状であっても良いものである。
【００５５】
また、上記の各実施例においては、スティフナをＣｕで構成しているが、Ｃｕに限られるものではなく、弾性率が１０ＧＰａ以上の金属であれば良く、Ａｌ，Ｃｒ，Ｆｅ，Ｎｉ，Ａｇ，Ｔｉ，Ｗ，Ｚｎ，Ｍｇ等を用いても良いものである。
【００５６】
さらには、スティフナは金属製に限られるものではなく、弾性率が１０ＧＰａ以上であれば、カーボンファイバー強化繊維樹脂含浸材料、ガラスファイバー強化繊維樹脂含浸材料、アラミド繊維強化繊維樹脂含浸材料、或いは、炭化珪素繊維強化繊維樹脂含浸材料等の複合材料でも良いものある。
【００５７】
或いは、弾性率が１０ＧＰａ以上であれば、ＭＣナイロン、ポリエーテルエーテルケトン、ポリアセタール、ポリエーテルイミド、ポリフェニルサルフォン、或いは、ポリイミド等のエンジニアプラスチックを用いても良いものである。
【００５８】
或いは、弾性率が１０ＧＰａ以上であれば、アルミナ、グラファイト、或いは、シリカ等の無機材料を用いても良いものである。
【００５９】
また、上記の各実施例においては、アンダーフィル及びモールド樹脂として市販の樹脂材料を用いているため、弾性率は測定できても詳細な組成は不明であるが、弾性率が１００ＰＭａであれば良く、各樹脂材料の弾性率を測定して採否を決定すれば良い。
【００６０】
例えば、ベース樹脂の弾性率が１００ＭＰａ以上であれば、ベース樹脂にスチレン系エラストマー、オレフィン系エラストマー、塩ビ系エラストマー、ウレタン系エラストマー、エステル系エラストマー、或いは、アミド系エラストマー等の熱可塑性エラストマーを混合或いはベース樹脂のポリマー側鎖に導入して弾性率を１００ＭＰａ以下に低下させて用いれば良い。
【００６１】
或いは、熱可塑性エラストマーの代わりに、ニトリルゴム、水素化ニトリルゴム、ふっ素ゴム、アクリルゴム、シリコーンゴム、ウレタンゴム、エチレンプロピレンゴム、クロロプレンゴム、クロロスルフォン化ポリエチレン、エピクロルヒドリンゴム、イソプレンゴム、スチレンブタジエンゴム、ブタジエンゴム、多硫化ゴム、或いは、ノルボルネンゴム等のゴム材料を混合或いはベース樹脂のポリマー側鎖に導入して弾性率を１００ＭＰａ以下に低下させて用いれば良い。
【００６２】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  電子デバイスチップ６を実装した薄型多層基板１の外周部表面に弾性率が１０ＧＰａ以上の枠状部材５を張り合わせるとともに、前記薄型多層基板１を構成する絶縁樹脂の弾性率を１００ＭＰａ以下としたことを特徴とする電子デバイス。
（付記２）  上記電子デバイスチップ６を、弾性率が１００ＭＰａ以下のアンダーフィル材料で封止し、且つ、弾性率が１００ＭＰａ以下の樹脂でモールドすることを特徴とする付記１記載の電子デバイス。
（付記３）  上記絶縁樹脂、アンダーフィル材料及びモールド樹脂として、熱可塑性エラストマーもしくはゴム材料をベース樹脂にして任意の樹脂と分子間架橋もしくは共重合させた樹脂、任意の樹脂をベース樹脂として熱可塑性エラストマーもしくはゴム材料のいずれかを混合した樹脂、或いは、任意の樹脂をベース樹脂としてそのポリマー側鎖に熱可塑性エラストマーもしくはゴム材料を導入した樹脂のいずれかを用いることを特徴とする付記２記載の電子デバイス。
（付記４）  上記熱可塑性エラストマーが、スチレン系エラストマー、オレフィン系エラストマー、塩ビ系エラストマー、ウレタン系エラストマー、エステル系エラストマー、或いは、アミド系エラストマーのいずれかであることを特徴とする付記３記載の電子デバイス。
（付記５）  上記ゴム材料が、ニトリルゴム、水素化ニトリルゴム、ふっ素ゴム、アクリルゴム、シリコーンゴム、ウレタンゴム、エチレンプロピレンゴム、クロロプレンゴム、クロロスルフォン化ポリエチレン、エピクロルヒドリンゴム、イソプレンゴム、スチレンブタジエンゴム、ブタジエンゴム、多硫化ゴム、或いは、ノルボルネンゴムのいずれかであることを特徴とする付記３記載の電子デバイス。
（付記６）  上記枠状部材５が、金属、複合材料、エンジニアプラスチック、或いは、無機材料のいずれかからなることを特徴とする付記１乃至付記５のいずれか１に記載の電子デバイス。
（付記７）  上記弾性率が１０ＧＰａ以上の金属が、Ａｌ，Ｃｒ，Ｃｕ，Ｆｅ，Ｎｉ，Ａｇ，Ｔｉ，Ｗ，Ｚｎ，Ｍｇのいずれかであることを特徴とする付記６記載の電子デバイス。
（付記８）  上記弾性率が１０ＧＰａ以上の複合材料が、カーボンファイバー強化繊維樹脂含浸材料、ガラスファイバー強化繊維樹脂含浸材料、アラミド繊維強化繊維樹脂含浸材料、或いは、炭化珪素繊維強化繊維樹脂含浸材料のいずれかであることを特徴とする付記６記載の電子デバイス。
（付記９）  上記弾性率が１０ＧＰａ以上のエンジニアプラスチックが、ＭＣナイロン、ポリエーテルエーテルケトン、ポリアセタール、ポリエーテルイミド、ポリフェニルサルフォン、或いは、ポリイミドのいずれかであることを特徴とする付記６記載の電子デバイス。
（付記１０）  上記弾性率が１０ＧＰａ以上の無機材料が、アルミナ、グラファイト、或いは、シリカのいずれかであることを特徴とする付記６記載の電子デバイス。
（付記１１）  上記薄型多層基板１の厚さが、５００μｍ以下であることを特徴とする付記１乃至１０のいずれか１に記載の電子デバイス。
【産業上の利用可能性】
【００６３】
本発明の活用例としては、コアレス基板を用いたＬＳＩチップの実装構造が典型的なものであるが、実装する電子デバイスチップはＬＳＩチップに限られるものではなく、光偏光素子等の強誘電体デバイスチップや超伝導デバイスチップ等の実装構造にも適用されるものであり、また、実装基板もコアレス基板に限られるものではなく、全体の厚さが５００μｍ以下であれば、コア入り基板にも適用されるものである。
【図面の簡単な説明】
【００６４】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１に用いる薄型多層基板の途中までの製造工程の説明図である。
【図３】本発明の実施例１に用いる薄型多層基板の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１に用いる薄型多層基板の図３以降の製造工程の説明図である。
【図５】本発明の実施例１の実装半導体装置の概略的断面図である。
【図６】本発明の実施例１における作用効果を視覚的に示した説明図である。
【図７】本発明の実施例２の実装半導体装置の概略的断面図である。
【００６５】
１  薄型多層基板
２  パッド
３  ソルダレジスト
４  はんだバンプ
５  枠状部材
６  電子デバイスチップ
７  アンダーフィル
１０  薄型多層基板
１１  支持部材
１２  配線
１３  低弾性率絶縁樹脂
１４  ビアホール
１５  Ｃｕメッキシード層
１６  メッキフレーム
１７  ビア
１８  配線
１９  ソルダレジスト
２０  パッド
２１  電極パッド
２２  接着剤
２３  スティフナ
３０  ＬＳＩチップ
３１  バンプ
３２  アンダーフィル
３３  低弾性率絶縁樹脂
【図１】
2007201030.tif 000003
【図２】
2007201030.tif 000004
【図３】
2007201030.tif 000005
【図４】
2007201030.tif 000006
【図５】
2007201030.tif 000007
【図６】
2007201030.tif 000008
【図７】
2007201030.tif 000009