(57)【要約】【課題】正常な半導体素子にストレスを与えることなく、電力変換装置の異常を検出する。    【解決手段】保護回路９は、主半導体素子１０のコレクタ電圧を検出する電圧検出回路３と、ＸＯＲ回路４と、フィルタ回路５を備える。ＰＷＭ発生回路１から主半導体素子１０のオンオフを指令するＰＷＭ信号１０１が出力され、電圧検出回路３から主半導体素子１０のコレクタ電圧に対応した電圧検出信号１０３が出力される。主半導体素子１０が短絡状態のとき、電圧検出回路３からＨレベルの電圧検出信号１０３が出力され、ＰＷＭ信号１０１がオフ指令（Ｌレベル）のとき、ＸＯＲ回路出力１０４はＨレベルとなり、フィルタ回路５を通してＰＷＭ発生回路１にエラー信号１０５を供給する。【選択図】図１
2007336665.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置の主半導体素子のオンオフを指令するＰＷＭ信号を増幅し、前記主半導体素子を駆動するゲート駆動信号を生成するゲート駆動回路と、前記主半導体素子の保護回路を備えたゲート駆動装置において、
前記保護回路は、
前記主半導体素子のコレクタに接続され、前記コレクタの電圧検出信号を生成する電圧検出回路と、
前記ＰＷＭ信号と前記電圧検出信号のＸＯＲ信号を演算するＸＯＲ回路と、
前記ＸＯＲ信号の高周波数成分を除去するフィルタ回路と、
を備えたことを特徴とするゲート駆動装置。
【請求項２】
前記保護回路は、前記フィルタ回路の出力で前記ＰＷＭ信号を遮断するゲート遮断回路を備えたことを特徴とする請求項１記載のゲート駆動装置。
【請求項３】
前記保護回路は、前記ＰＷＭ信号を生成する上位制御装置に、前記ＸＯＲ信号を供給することを特徴とする請求項１記載のゲート駆動装置。
【請求項４】
前記保護回路は、前記ＰＷＭ信号を生成する上位制御装置に、前記電圧検出信号を供給することを特徴とする請求項１記載のゲート駆動装置。
【請求項５】
請求項１に記載のゲート駆動装置を備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体電力変換装置のゲート駆動装置に関し、特に、短絡保護機能を有するゲート駆動装置およびそれを備えた電力変換装置に関する。  
【背景技術】
【０００２】
従来、電力半導体素子のコレクタ電圧およびゲート駆動信号がそれぞれ所定の電圧を超えたか否かを検出するコンパレータを備え、ゲート駆動信号が加えられているときにコレクタ電圧所定の電圧を超えた場合、すなわち、両コンパレータ出力のＡＮＤ信号によってゲート駆動信号を遮断する電力半導体素子の保護装置が開示されている（例えば、特許文献１参照）。
【０００３】
図７は、従来の電力半導体素子の保護装置の構成図である。
図において、７１は主半導体素子１０のコレクタ電圧が所定の電圧を超えたか否かを検出する第１コンパレータ、７２はゲート駆動信号が所定の電圧を超えたか否かを検出する第２コンパレータ、７３は、第１コンパレータと第２コンパレータの出力信号のＡＮＤ信号（短絡検出信号）を演算するＡＮＤ回路、７４は、主半導体素子にゲート駆動信号を供給するゲート駆動回路、７５は、前記短絡検出信号を受けて駆動回路７４および遮断用トランジスタＭ１に遮断信号を供給する遮断指令回路である。
【０００４】
次に、動作について説明する。
外部より駆動回路７４に主半導体素子１０のオン指令信号が入力され、駆動回路７４がゲート駆動信号を出力すると、第２コンパレータ７２はゲート駆動信号が所定の電圧を超えたこと示す信号を出力する。このとき、アーム短絡や負荷短絡により主半導体素子１０に過電圧又は過電流が発生すると、主半導体素子１０のコレクタ電圧が上昇し、第１コンパレータからコレクタ電圧が所定の電圧以上であることを示す信号が出力される。ＡＮＤ回路７３は、第１コンパレータと第２コンパレータの出力を受けて短絡検出信号を出力する。短絡検出信号は、遮断指令回路７５に入力され、遮断指令回路７５は、駆動回路７４の遮断を指令すると共に、トランジスタＭ１をオン動作させ、主半導体素子１０へのゲート駆動信号の供給を阻止する。
【０００５】
このように、従来の短絡保護機能を有する電力変換装置は、コレクタ電圧とゲート駆動信号のＡＮＤ信号によって、アーム短絡や負荷短絡等の異常を検出している。
【特許文献１】特開２００５−６４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図８は、従来の電力変換装置の課題を説明するためのインバータ装置の主回路構成図である。
図において、１１および１２は、Ｕ相電圧を出力するペアとなる主半導体素子で、１３および１４は、Ｖ相電圧を出力するペアとなる主半導体素子である。
従来の電力変換装置は、ゲート駆動信号が入力されている時のみ異常状態を検出しているため、ペアとなる一方の主半導体素子が短絡状態で故障している場合、ペアとなる正常なもう一方の主半導体素子が駆動され、直流母線のＰＮ間の短絡により過電流が流れるまで異常状態を検出できない。従って、ペアの主半導体素子に過電流が流れストレスが発生するという問題があり、システム全体の信頼性を低下させていた。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、正常な半導体素子にストレスを与えることなく、電力変換装置の異常を検出することによって、新たな故障の発生を防ぐと共に、システム全体の信頼性をあげることが出来る半導体電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は次のように構成したものである。
請求項１に記載の発明は、電力変換装置の主半導体素子のオンオフを指令するＰＷＭ信号を増幅し、前記主半導体素子を駆動するゲート駆動信号を生成するゲート駆動回路と、前記主半導体素子の保護回路を備えたゲート駆動装置において、前記保護回路は、前記主半導体素子のコレクタに接続され、前記コレクタの電圧検出信号を生成する電圧検出回路と、前記ＰＷＭ信号と前記電圧検出信号のＸＯＲ信号を演算するＸＯＲ回路と、前記ＸＯＲ信号の高周波数成分を除去するフィルタ回路とを備えたことを特徴としている。
また、請求項２に記載の発明は、前記保護回路は、前記フィルタ回路の出力で前記ＰＷＭ信号を遮断するゲート遮断回路を備えたことを特徴としている。
また、請求項３に記載の発明は、前記保護回路が、前記ＰＷＭ信号を生成する上位制御装置に、前記ＸＯＲ信号を供給することを特徴としている。
また、請求項４に記載の発明は、前記保護回路が、前記ＰＷＭ信号を生成する上位制御装置に、前記電圧検出信号を供給することを特徴としている。
また、請求項５に記載の発明は、電力変換装置が請求項１に記載のゲート駆動装置を備えたことを特徴としている。
【発明の効果】
【０００９】
請求項１に記載の発明によると、保護回路がＸＯＲ（排他的論理和）回路を備えているので、ゲート駆動時およびゲート非駆動時において、電力変換装置の異常を検出できる。従って、電力変換装置の信頼性が向上する。
請求項２に記載の発明によると、保護回路がゲート遮断回路を備えれば、異常時に高速でゲート駆動信号を遮断できる。従って、さらに、電力変換装置の信頼性が向上する。
請求項３に記載の発明によると、ＰＷＭ信号を生成する上位制御装置にＸＯＲ信号を入力すれば、異常検出時にＰＷＭ信号の送出を停止できる。従って、さらに、電力変換装置の信頼性が向上する。
請求項４に記載の発明によると、電圧検出信号を上位装置に供給すれば、電力変換装置の制御性能を向上することもできる。
請求項５に記載の発明によると、電力変換装置が請求項１に記載のゲート駆動装置を備えれば、半導体素子の新たな故障を防止できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１１】
図１は本発明の第１実施例を示すゲート駆動装置のブロック図である。
図において、１はＰＷＭ発生回路で、電力変換装置の出力電圧を指令するＰＷＭ信号１０１を生成している。２はゲート駆動回路で、ゲート駆動回路２によって、ＰＷＭ信号１０１はＩＧＢＴ１０を駆動できる電圧レベル・電流レベルを持つゲート駆動信号１０２に変換される。
【００１２】
９は保護回路で、電圧検出回路３、ＸＯＲ回路４およびフィルタ回路５で構成されている。電圧検出回路３は、ＩＧＢＴ１０のコレクタに接続され、オン、オフ状態に応じた電圧検出信号１０３を出力する。ＸＯＲ回路４はＰＷＭ信号１０１と電圧検出信号１０３のＸＯＲ信号１０４を出力する。フィルタ回路５はＸＯＲ信号１０４に含まれるノイズパルスを除去するもので、ＰＷＭ信号１０１と電圧検出信号１０３の間には、正常動作においてもある一定の時間遅れが発生する。フィルタ回路５はこのノイズパルスを除去するものである。
【００１３】
また、図２は、本実施例における電圧検出回路の一例を示す回路図である。
図において、３１はダイオード、３２はツェナーダイオード、３３、３４は抵抗、３５はヒステリシス特性をもつ反転素子である。
ＩＧＢＴ１０がオンのときは、コレクタ電圧はツェナーダイオード３２のツェナー電圧以下になり、反転素子３５の入力信号はＬレベルとなり反転素子３５の出力信号である電圧検出信号１０３はＨレベルとなる。また、ＩＧＢＴ１０がオフあるいは電力変換装置の出力短絡などによってコレクタ電圧がツェナーダイオード３２のツェナー電圧を超えると電圧検出信号１０３はＬレベルとなる。
【００１４】
次に、動作について説明する。
図３は本発明の動作を示すタイムチャートで、図３−（ａ）は通常動作時、図３−（ｂ）は出力短絡時、図３−（ｃ）はＩＧＢＴ短絡時の動作を示す。
【００１５】
先ず、通常動作時の動作について説明する。
図３−（ａ）において、１０１はＰＷＭ信号、１０３は電圧検出信号である。
図に示すようにＰＷＭ信号１０１がＨである期間は、ＩＧＢＴ１０はオンになり、電圧検出回路からＨレベルの電圧検出信号１０３が出力される。また、ＰＷＭ信号１０１がＬである期間は、ＩＧＢＴ１０はオフになり、電圧検出回路からＬレベルの電圧検出信号１０３が出力される。すなわち、ＰＷＭ信号１０１と電圧検出信号１０３は、電圧検出信号１０３に多少の遅れは発生するが、ほぼ同一波形の信号となる。
また、１０４はＸＯＲ信号、１０５はエラー信号である。電圧検出信号１０３の遅れによりＸＯＲ信号１０４にはノイズパルスが発生しているが、フィルタ回路５によって除去されエラー信号１０６は常にＬレベルとなる。
【００１６】
次に、出力短絡時の動作について説明する。
図３−（ｂ）において、出力短絡状態においてはＰＷＭ信号１０１がオン（Ｈレベル）にもかかわらず、ＩＧＢＴ１０のコレクタ電圧が減少しないため、電圧検出信号１０３は、Ｌレベルとなる。従って、ＸＯＲ信号１０４はＨレベルとなり、エラー信号１０５がＨレベルとなる。一旦エラー信号１０５がＨレベルになると、ゲート駆動信号１０２はアクティブ状態にならず、ＰＷＭ信号１０１をオフするまで、ゲート遮断状態は保持される。
【００１７】
次に、ＩＧＢＴが短絡している時の動作について説明する。
図３−（ｃ）において、駆動しようとしていているＩＧＢＴが短絡している時はＰＷＭ信号がオフ（Ｌレベル）にもかかわらず、ＩＧＢＴ１０のコレクタ電圧が小さいため、電圧検出信号１０３は、常にＨレベルとなる。ＰＷＭ信号のオフ期間にＸＯＲ信号１０４はＨレベルとなり、エラー信号が発生する。
【００１８】
このように本実施例ではゲート駆動装置がＸＯＲ回路を備えているので、ＩＧＢＴが短絡していてもＰＷＭ信号のオフ期間にこのＩＧＢＴの短絡を検出できる。従ってペアとなるＩＧＢＴがオンする前に短絡状態を検出でき、ペアとなるＩＧＢＴにストレスが発生しない。
【実施例２】
【００１９】
図４は本発明の第２実施例を示すゲート駆動装置のブロック図である。
図において６はエラー信号によってＰＷＭ信号を遮断するゲート遮断回路で、ＰＷＭ発生回路１とゲート駆動回路２の間に設けられている。
本実施例が第１実施例と異なる点はる保護回路にゲート遮断回路６を設けた点で、その他の構成については第１実施例と同じであるのでその説明を省略する。
【００２０】
次に、本実施例の動作について説明する。
図５は、本実施例におけるゲート遮断回路の一例を示す回路図である。
図において６１はＰＷＭ信号を遮断するためのトランジスタである。
フィルタ回路４からエラー信号１０５が出力されると、ゲート遮断回路６のトランジスタ６１が駆動され、ゲート駆動回路２へ入力されているＰＷＭ信号１０１が遮断される。
【００２１】
このように本実施例では、エラー信号をゲート遮断回路に入力し、直接ＰＷＭ信号の供給を阻止しているので、ゲート駆動信号の供給が即時遮断され、電力変換装置の信頼性が向上する。
【実施例３】
【００２２】
図６本発明の第３実施例を示すゲート駆動装置のブロック図である。
図において１０３は電圧検出信号、１０４はＸＯＲ信号でＰＷＭ発生回路１が組み込まれた上位装置１１０に入力されている。本実施例が第２実施例と異なる点は、上位装置１１０にＸＯＲ信号１０４と電圧検出信号１０３を供給している点である。
【００２３】
このように本実施例では上位装置にＸＯＲ信号と電圧検出信号を供給しているので、これらの信号をＰＷＭ信号生成にフィードバックすることによって、さらに信頼性の高い制御性の良い電力変換装置が実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施例を示すゲート駆動装置のブロック図
【図２】本発明の第１実施例おける電圧検出回路の一例を示す回路図
【図３】本発明の動作を示すタイムチャート
【図４】本発明の第２実施例を示すゲート駆動装置のブロック図
【図５】本発明の第２実施例におけるゲート遮断回路の一例を示す回路図
【図６】本発明の第３実施例を示すゲート駆動装置のブロック図
【図７】従来の電力半導体素子の保護装置の構成図
【図８】従来の電力変換装置の課題を説明するためのインバータ装置の主回路構成図
【符号の説明】
【００２５】
１  ＰＷＭ発生回路
２  ゲート駆動回路
３  電圧検出回路
３１  ダイオード
３２  ツェナーダイオード
３３、３４  抵抗
３５  反転素子
４  ＸＯＲ回路
５  フィルタ回路
６  ゲート遮断回路
６１  トランジスタ
９  保護回路
１０〜１４  ＩＧＢＴ
１０１  ＰＷＭ信号
１０２  ゲート駆動信号
１０３  電圧検出信号
１０４  ＸＯＲ信号
１０５  エラー信号
１１０  上位装置
【図１】
2007336665.tif 000003
【図２】
2007336665.tif 000004
【図３】
2007336665.tif 000005
【図４】
2007336665.tif 000006
【図５】
2007336665.tif 000007
【図６】
2007336665.tif 000008
【図７】
2007336665.tif 000009
【図８】
2007336665.tif 000010