(57)【要約】【課題】通話路系パッケージを稼動したまま、オンボードでマイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムをダウンロード可能な通話路系パッケージを提供する。【解決手段】データ送受信部１０、マイクロプロセッサ１１、ＲＯＭ１２、ＲＡＭ１３、フラッシュメモリ１４、ＦＰＧＡ（Field Programmable Gate Array）１５、内線インタフェース１６およびデータインタフェース６ｂを備え、外部のデータ入力機器８ａ、８ｂから中央制御装置２を介して、または直接にＦＰＧＡのコンフイグレーション用プログラムデータおよびマイクロプロセッサの制御プログラムデータのプログラムデータをダウンロード可能にする。【選択図】図２
2007336177.tif 000002
【特許請求の範囲】
【請求項１】
構内交換機の通話路制御装置に搭載され、ＦＰＧＡのコンフイグレーション用ならびにマイクロプロセッサの制御用のプログラムデータを格納する記憶手段を備えた通話路系パッケージにおいて、
パッケージの運用中に、前記プログラムデータを前記記憶手段にダウンロード可能とすることを特徴とする通話路系パッケージ。
【請求項２】
前記記憶手段は、ダウンロードした前記プログラムデータを格納する予備系記憶領域を備えたことを特徴とする請求項１記載の通話路系パッケージ。
【請求項３】
前記記憶手段は、前記パッケージを運用するための前記プログラムデータを格納する運用系記憶領域を備えたことを特徴とする請求項１記載の通話路系パッケージ。
【請求項４】
前記運用系記憶領域に格納された前記プログラムデータの更新は、前記パッケージの動作を一時リセットした後、前記予備系記憶領域に格納された前記プログラムデータに切り替えて前記パッケージを再起動させて運用することを特徴とする請求項２または請求項３記載の通話路系パッケージ。
【請求項５】
前記プログラムデータは、外部のデータ入力端末から設定することを特徴とする請求項１、請求項２、請求項３または請求項４記載の通話路系パッケージ。
【請求項６】
前記パッケージは、前記ＦＰＧＡのコンフイグレーション用プログラムデータを変更することで、前記パッケージの共用化を図り、異なるハードウェアに対応可能なことを特徴とする請求項１、請求項２、請求項３、請求項４または請求項５記載の通話路系パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は構内交換機の通話路装置に搭載される通話路系パッケージに係り、特にパッケージの運用中に、パッケージのマイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムをオンボードでダウンロードして更新可能な通話路系パッケージに関する。
【背景技術】
【０００２】
従来の構内交換機において、通話路制御装置に搭載される通話路系パッケージのマイクロプロセッサ用制御プログラムや、ＦＰＧＡコンフイグレーション用プログラムがＥＰＲＯＭ（Erasable Programmable Read Only Memory）やＰＲＯＭ（Programmable Read Only Memory）のメモリに格納されているものが知られている。また、メモリにフラッシュメモリを採用しているものも知られている。
【特許文献１】特開２００３−１１１１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の構内交換機は、通話路系パッケージに搭載されたメモリを書き換える機能を備えていないため、マイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムの更新や機能追加が要求された場合には、要求されたプログラムが搭載された通話路系パッケージに交換しなければならない。
【０００４】
また、通話路系パッケージ用のマイクロプロセッサ用制御プログラムのみの更新で解決するようなバージョンアップや機能変更においても、通話路制御装置の運用を停止し、通話路系パッケージの交換が必要なため、通話路系パッケージの交換のための作業増加および運用停止が発生し、サービスの低下を招く課題がある。
【０００５】
この発明はこのような課題を解決するためになされたもので、第１の目的は通話路系パッケージを稼動したまま、オンボードでマイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムをダウンロード可能な通話路系パッケージを提供することにある。
【０００６】
また、第２の目的はハード構成を同一にし、ＦＰＧＡコンフイグレーション用プログラムの設定により、複数種のハード機能を共用化可能にする通話路系パッケージを提供することにある。
【課題を解決するための手段】
【０００７】
前記課題を解決するためこの発明に係る通話路系パッケージは、構内交換機の通話路制御装置に搭載され、ＦＰＧＡのコンフイグレーション用ならびにマイクロプロセッサの制御用のプログラムデータを格納する記憶手段を備えた通話路系パッケージにおいて、パッケージの運用中に、プログラムデータを記憶手段にダウンロード可能とすることを特徴とする。
【０００８】
この発明に係る通話路系パッケージは、パッケージの運用中に、プログラムデータを記憶手段にダウンロード可能とするので、ＦＰＧＡのコンフイグレーション用プログラムデータおよびマイクロプロセッサの制御用プログラムデータを更新する際に、パッケージの動作を停止することなく、運用を継続したままで、オンボードでプログラムデータをパッケージにダウンロードすることができる。
【０００９】
また、この発明に係る記憶手段は、ダウンロードしたプログラムデータを格納する予備系記憶領域を備えたことを特徴とする。
【００１０】
さらに、この発明に係る記憶手段は、パッケージを運用するためのプログラムデータを格納する運用系記憶領域を備えたことを特徴とする。
【００１１】
この発明に係る記憶手段は、ダウンロードしたプログラムデータを格納する予備系記憶領域を備えるとともに、パッケージを運用するためのプログラムデータを格納する運用系記憶領域を備えたので、運用系記憶領域に格納したプログラムデータでパッケージを運用しながら、予備系記憶領域に更新したプログラムデータをダウンロードして格納することができる。
【００１２】
また、この発明に係る運用系記憶領域に格納された前記プログラムデータの更新は、パッケージの動作を一時リセットした後、予備系記憶領域に格納されたプログラムデータに切り替えてパッケージを再起動させて運用することを特徴とする。
【００１３】
この発明に係る運用系記憶領域に格納された前記プログラムデータの更新は、パッケージの動作を一時リセットした後、予備系記憶領域に格納されたプログラムデータに切り替えてパッケージを再起動させて運用するので、顧客の発信サービスまたは顧客への着信サービスを監視しながら、サービスに影響を与えない短時間で、プログラムデータを切り替えてパッケージの運用を継続することができる。
【００１４】
さらに、この発明に係るプログラムデータは、外部のデータ入力端末から設定することを特徴とする。
【００１５】
この発明に係るプログラムデータは、外部のデータ入力端末から設定するので、パッケージのプログラムデータの更新を容易に実行することができる。
【００１６】
また、この発明に係るパッケージは、ＦＰＧＡのコンフイグレーション用プログラムデータを変更することで、パッケージの共用化を図り、異なるハードウェアに対応可能なことを特徴とする。
【００１７】
この発明に係るパッケージは、ＦＰＧＡのコンフイグレーション用プログラムデータを変更することで、パッケージの共用化を図り、異なるハードウェアに対応可能なので、パッケージの種類を増やすことなく、共通化したパッケージのＦＰＧＡのコンフイグレーション用プログラムデータを書き換えるだけで、様々なハードウェアに対応することができる。
【発明の効果】
【００１８】
この発明に係る通話路系パッケージは、パッケージの運用中に、プログラムデータを記憶手段にダウンロード可能とするので、ＦＰＧＡのコンフイグレーション用プログラムデータおよびマイクロプロセッサの制御用プログラムデータを更新する際に、パッケージの動作を停止することなく、運用を継続したままで、オンボードでプログラムデータをパッケージにダウンロードすることができ、プログラムデータの更新時に、パッケージの交換が不要になり、顧客へのサービスを継続しながら作業工数の大幅な削減を図ることができる。
【００１９】
また、この発明に係る記憶手段は、ダウンロードしたプログラムデータを格納する予備系記憶領域を備えるとともに、パッケージを運用するためのプログラムデータを格納する運用系記憶領域を備えたので、運用系記憶領域に格納したプログラムデータでパッケージを運用しながら、予備系記憶領域に更新したプログラムデータをダウンロードして格納することができ、利便性の向上ならびに使い勝手の良さをアピールすることができる。
【００２０】
さらに、この発明に係る運用系記憶領域に格納されたプログラムデータの更新は、パッケージの動作を一時リセットした後、予備系記憶領域に格納されたプログラムデータに切り替えてパッケージを再起動させて運用するので、顧客の発信サービスまたは顧客への着信サービスを監視しながら、サービスに影響を与えない短時間で、プログラムデータを切り替えてパッケージの運用を継続することができ、構内交換機の信頼性向上ならびに利用者へのサービス向上を図ることができる。
【００２１】
また、この発明に係るプログラムデータは、外部のデータ入力端末から設定するので、パッケージのプログラムデータの更新を容易に実行することができ、プログラムデータの更新の作業性を向上させることができる。
【００２２】
さらに、この発明に係るパッケージは、ＦＰＧＡのコンフイグレーション用プログラムデータを変更することで、パッケージの共用化を図り、異なるハードウェアに対応可能なので、パッケージの種類を増やすことなく、共通化したパッケージのＦＰＧＡのコンフイグレーション用プログラムデータを書き換えるだけで、様々なハードウェアに対応することができ、パッケージの種類を減少して、在庫管理の効率化を実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明の実施の形態を添付図面に基づいて説明する。図１はこの発明に係る通話路系パッケージが適用される構内交換機の一実施の形態全体構成図である。図１において、構内交換機１は、中央制御装置２と、通話路制御装置３と、通話路制御装置３に収容される一般電話機ＴＥＬや多機能電話機ＭＦＴと、通話路制御装置３に収容されるアナログ公衆網／デジタル公衆網ＮＴやアナログ専用線／デジタル専用線ＰＴと、外部のデータ入力機器８および保守コンソール９とから構成されている。
【００２４】
中央制御装置２は、例えばセンタに配置され、ＣＰＵや通話路スイッチで構成された中央制御部４、本体プログラムや局データを記憶する記憶部５、ＲＳ２３２ＣインタフェースやＪＴＡＧインタフェースを有するデータインタフェース６ａを備える。
【００２５】
通話路制御装置３は、例えばセンタの中央制御装置２と同じ箇所や、近隣の複数拠点に複数台配置され、それぞれ複数の通話路系パッケージＰ１が装置に搭載される構成を取り、各通話路系パッケージＰ１には、一般電話機ＴＥＬを収容する一般電話機回路、多機能電話機ＭＦＴを収容する多機能電話機回路、アナログ公衆網／デジタル公衆網ＮＴに接続される公衆網回路、アナログ専用線／デジタル専用線ＰＴに接続される専用線回路、パッケージ全体の動作を制御する通話路制御部７、ＲＳ２３２ＣインタフェースやＪＴＡＧインタフェースを有するデータインタフェース６ｂを備える。
【００２６】
外部のデータ入力機器８は、ＦＰＧＡのコンフイグレーション用やマイクロプロセッサの制御用のプログラムデータを中央制御装置２および通話路制御装置３に入力する。
【００２７】
外部の保守コンソール９は、保守または点検のためのデータを中央制御装置２に入力する。
【００２８】
なお、中央制御装置２とセンタの通話路制御装置３および各拠点の通話路制御装置３とは、それぞれデータ伝送路ＤＬを介して接続されている。
【００２９】
図２はこの発明に係る通話路制御装置の一実施の形態要部ブロック構成図である。図２において、通話路制御装置３は、複数の通話路系パッケージＰ１〜Ｐｎが搭載されており、通話路系パッケージＰ１〜Ｐｎは、データ送受信部１０、マイクロプロセッサ１１、ＲＯＭ１２、ＲＡＭ１３、記憶手段を構成するフラッシュメモリ１４、ＦＰＧＡ（Field Programmable Gate Array）１５、内線インタフェース１６およびデータインタフェース６ｂを備える。
【００３０】
データ送受信部１０は、データ送受信機能を備え、中央制御装置２からデータ伝送路ＤＬを介して送信されてくるＦＰＧＡのコンフイグレーション用およびマイクロプロセッサの制御用のプログラムデータであるプログラムデータＰＤを受信してデータ受信用バッファに格納する。
【００３１】
通話路制御部７を構成するマイクロプロセッサ１１は、データ送受信部１０のデータ受信用バッファに格納されたプログラムデータＰＤを制御バスＢＵを介してフラッシュメモリ１４（記憶手段）に書き込む制御を実行する。
【００３２】
また、マイクロプロセッサ１１は、ＦＰＧＡのコンフイグレーション用やマイクロプロセッサの制御用のプログラムデータＰＤを運用系から予備系に切替える制御を実行する。
【００３３】
記憶手段を構成するフラッシュメモリ１４は、運用系と予備系の記憶領域を２面構成とし、運用系に格納されているプログラムデータＰＤで運用中にも、更新されたプログラムデータＰＤを予備系にダウンロードして格納することを可能とする。
【００３４】
また、プログラムデータＰＤの更新については、マイクロプロセッサ１１で運用系と予備系を管理し、リセット後の再開処理時に、予備系に格納されたプログラムデータＰＤで再起動するように構成する。
【００３５】
さらに、運用系のプログラムデータＰＤの異常が検出された場合、ＲＯＭ１２のブートプログラムにより、予備系のプログラムデータＰＤで運用を継続することを可能とする。
【００３６】
データインタフェース６ｂは、外部のデータ入力機器８ｂで設定されたＦＰＧＡのコンフイグレーション用やマイクロプロセッサの制御用のプログラムデータＰＤをフラッシュメモリ１４の予備系に格納する。
【００３７】
ＦＰＧＡ（Field Programmable Gate Array）１５は、フラッシュメモリ１４から提供されるＦＰＧＡのコンフイグレーション用プログラムデータに基づいてハードウェア機能を生成するように、内線インタフェース１６の駆動を制御する。
【００３８】
ＦＰＧＡ（Field Programmable Gate Array）１５は、ＦＰＧＡのコンフイグレーション用プログラムデータを変更することにより、類似した多種のパッケージを少数のパッケージで共用化して、様々なハードウェアに対応することができる。
【００３９】
例えば、ＬＩＮＥ（内線）系パッケージとして、一般電話機用パッケージ、多機能電話機パッケージ、モーニングコール用音声パッケージ、会議用パッケージなどである。
【００４０】
また、ＣＯＴ（局線）系パッケージとして、公衆網パッケージ、多重化装置２Ｍインタフェース専用線パッケージ、Ｄチャネル共通線２Ｍインタフェース専用線パッケージなどである。
【００４１】
このように、この発明に係るパッケージは、ＦＰＧＡのコンフイグレーション用プログラムデータを変更することで、パッケージの共用化を図り、異なるハードウェアに対応可能なので、パッケージの種類を増やすことなく、共通化したパッケージのＦＰＧＡのコンフイグレーション用プログラムデータを書き換えるだけで、様々なハードウェアに対応することができ、パッケージの種類を減少して、在庫管理の効率化を実現することができる。
【００４２】
内線インタフェース１６は、ＦＰＧＡ（Field Programmable Gate Array）１５の制御により、図１に示す一般電話機回路や、公衆網回路または専用線回路のハードウェアを形成する。
【００４３】
なお、中央制御装置２は、フラッシュメモリａ、ＣＰＵｂ、データ送受信部ｃを備え、外部のデータ入力機器８ａから入力されるＦＰＧＡのコンフイグレーション用およびマイクロプロセッサの制御用のプログラムデータＰＤをデータ伝送路ＤＬを介して通話路系パッケージＰ１〜Ｐｎにダウンロードする。
【００４４】
外部のデータ入力機器８ｂから直接的に行う通話路系パッケージＰ１〜ＰｎへのプログラムデータＰＤのダウンロードは、プログラムデータＰＤの分散型ダウンロードであり、外部のデータ入力機器８ａから中央制御装置２を介して通話路系パッケージＰ１〜ＰｎへのプログラムデータＰＤのダウンロードは、プログラムデータＰＤの集中型ダウンロードである。
【００４５】
集中型ダウンロードは、共通のプログラムデータＰＤを通話路系パッケージＰ１〜Ｐｎにダウンロードする場合に適し、分散型ダウンロードは、通話路系パッケージＰ１〜Ｐｎ毎に個別のプログラムデータＰＤをダウンロードする場合に適する。
【００４６】
このように、この発明に係るプログラムデータＰＤは、外部のデータ入力端末８ａ、８ｂから設定するので、パッケージのプログラムデータの更新を容易に実行することができ、プログラムデータの更新の作業性を向上させることができる。
【００４７】
図３はこの発明に係る記憶手段の一実施の形態記憶領域イメージ図である。図３において、通話路系パッケージＰ１〜Ｐｎの記憶手段を構成するフラッシュメモリ１４は、マイクロプロセッサの制御用プログラムデータ領域ＡＭＣおよびＦＰＧＡのコンフイグレーション用プログラムデータ領域ＡＦＣを備える。
【００４８】
マイクロプロセッサの制御用プログラムデータ領域ＡＭＣは、運用系制御プログラムデータ領域ＡＭＵおよび予備系制御プログラムデータ領域ＡＭＹを備え、パッケージの運用中に、運用系制御プログラムデータ領域ＡＭＵに格納されたマイクロプロセッサの制御用プログラムデータの運用系制御プログラムデータＤＭＵに基づいて動作する。
【００４９】
一方、運用系制御プログラムデータ領域ＡＭＵに格納されたマイクロプロセッサの制御用のプログラムデータＰＤで運用中に、更新されたマイクロプロセッサの制御用プログラムデータの予備系制御プログラムデータＤＭＹを予備系制御プログラムデータ領域ＡＭＹにオンボードで格納する。
【００５０】
ＦＰＧＡのコンフイグレーション用プログラムデータ領域ＡＦＣは、運用系コンフイグレーション用プログラムデータ領域ＡＦＵおよび予備系コンフイグレーション用プログラムデータ領域ＡＦＹを備える。
【００５１】
運用系コンフイグレーション用プログラムデータ領域ＡＦＵは、パッケージの運用中に、格納されているＦＰＧＡのコンフイグレーション用プログラムデータの運用系コンフイグレーション用プログラムデータＤＦＵを出力し、ＦＰＧＡ（Field Programmable Gate Array）１５のハードウェア機能を生成する。
【００５２】
一方、運用系コンフイグレーション用プログラムデータ領域ＡＦＵに格納されたＦＰＧＡのコンフイグレーション用プログラムデータの運用中に、更新されたＦＰＧＡのコンフイグレーション用プログラムデータの予備系コンフイグレーション用プログラムデータＤＦＹを予備系コンフイグレーション用プログラムデータ領域ＡＦＹにオンボードで格納する。
【００５３】
マイクロプロセッサの制御用プログラムデータおよびＦＰＧＡのコンフイグレーション用プログラムデータの更新データをパッケージの運用中に、オンボードで予備系制御プログラムデータ領域ＡＭＹおよび予備系コンフイグレーション用プログラムデータ領域ＡＦＹにダウンロードできることがポイントである。
【００５４】
このように、この発明に係る記憶手段（フラッシュメモリ１４）は、ダウンロードしたプログラムデータＰＤを格納する予備系記憶領域（予備系制御プログラムデータ領域ＡＭＹおよび予備系コンフイグレーション用プログラムデータ領域ＡＦＹ）を備えるとともに、パッケージを運用するためのプログラムデータを格納する運用系記憶領域（運用系制御プログラムデータ領域ＡＭＵおよび運用系コンフイグレーション用プログラムデータ領域ＡＦＵ）を備えたので、運用系記憶領域に格納したプログラムデータＰＤでパッケージを運用しながら、予備系記憶領域に更新したプログラムデータＰＤをダウンロードして格納することができ、利便性の向上ならびに使い勝手の良さをアピールすることができる。
【００５５】
ここで、運用系制御プログラムデータ領域ＡＭＵに格納された運用系制御プログラムデータＤＭＵまたは運用系コンフイグレーション用プログラムデータ領域ＡＦＵに格納された運用系コンフイグレーション用プログラムデータＤＦＵで運用中に、予備系制御プログラムデータ領域ＡＭＹに格納された予備系制御プログラムデータＤＭＹまたは予備系コンフイグレーション用プログラムデータ領域ＡＦＹに格納された予備系コンフイグレーション用プログラムデータＤＦＹへの切替えについて説明する。
【００５６】
運用系制御プログラムデータＤＭＵから予備系制御プログラムデータＤＭＹへの切替えは、マイクロプロセッサ１１が運用状態を監視し、顧客のサービス利用が少ない時間帯、例えば真夜中に、一時運用を停止（リセット）し、直ちに運用を再開する。
【００５７】
運用が再開されると、リセット前の運用系制御プログラムデータＤＭＵから予備系制御プログラムデータＤＭＹに切り替えて、更新されたマイクロプロセッサの制御用プログラムデータで再起動させ、運用を再開することができる。
【００５８】
運用系コンフイグレーション用プログラムデータＤＦＵから予備系コンフイグレーション用プログラムデータＤＦＹへの切替えは、マイクロプロセッサ１１が運用状態を監視し、例えば顧客がダイヤル発信の場合には、顧客（一般電話機ＴＥＬや多機能電話機ＭＦＴ）にビジートーン（ＢＴ）を聴取させている間に、一時運用を停止（リセット）し、直ちに運用を再開することで実行する。
【００５９】
また、例えば顧客に着信がある場合には、応答処理を行わず（発信元はリングバックトーン聴取中）、一時運用を停止（リセット）し、直ちに運用を再開することで実行する。
【００６０】
このように、この発明に係る運用系記憶領域に格納されたプログラムデータの更新は、パッケージの動作を一時リセットした後、予備系記憶領域に格納されたプログラムデータに切り替えてパッケージを再起動させて運用するので、顧客の発信サービスまたは顧客への着信サービスを監視しながら、サービスに影響を与えない短時間で、プログラムデータを切り替えてパッケージの運用を継続することができ、構内交換機の信頼性向上ならびに利用者へのサービス向上を図ることができる。
【００６１】
図４はこの発明に係る中央制御装置から通話路系パッケージへのプログラムデータの一実施の形態ダウンロードシーケンス図である。図４において、中央制御装置２のＣＰＵｂは、データ送受信部ｃに対してデータ送信割込処理（ｊ１）を行う。
【００６２】
ＣＰＵｂは、フラッシュメモリａから必要なプログラムデータＰＤを読込み（ｊ２）、データ送受信部ｃの送信バッファにプログラムデータＰＤの書込み（ｊ３）を実行する。
【００６３】
データ送受信部ｃは、通話路系パッケージＰ１のデータ送受信部１０の受信バッファにデータ伝送路ＤＬを介してプログラムデータＰＤを送信（ｊ４）する。
【００６４】
データ送受信部１０は、受信バッファにプログラムデータＰＤが格納されると、マイクロプロセッサ１１にデータ受信割込処理（ｊ６）を行う。
【００６５】
マイクロプロセッサ１１は、フラッシュメモリ１４に対して書込みエリアのデータ消去（ｊ８）後、データ送受信部１０の受信バッファに格納されているプログラムデータＰＤを読込み（ｊ７）、フラッシュメモリ１４にプログラムデータＰＤの書込み（ｊ９）を行う。
【００６６】
図５はこの発明に係るプログラムデータの一実施の形態シリアルデータイメージ図である。図５において、シリアルデータ構成ＳＤ１は、オーダ長、オーダ種別、パッケージ種別、オーダ番号、データなどのデータ内容で構成する。
【００６７】
構成情報ＳＤ２は、中央制御装置２からの通話路呼制御用データとマイクロプロセッサ用制御プログラムまたはＦＰＧＡコンフイグレーション用プログラムのデータを識別するためにオーダ種別ＳＤ３のデータ値で識別を実現する。
【００６８】
通話路系パッケージＰ１側では、データが正常に受信したかどうかの返答コードＳＤ４のデータ値を中央制御装置２に返答ＳＤ５し、データ転送誤りを防止している。
【００６９】
図６はこの発明に係る中央制御装置から通話路系パッケージへの一実施の形態データ送信処理手順図である。図６において、プログラムデータ送信処理Ｓ１として、対象となる通話路系パッケージの実装等Ｓ２の確認を行う。異常の際は送信不可Ｓ５と判断し、プログラムデータ送信処理Ｓ１へ移行する。
【００７０】
正常の際、対象の通話路系パッケージがデータ受信拒否Ｓ３でないか確認し、送信バッファでデータの書込み・送信を開始する。もし、受信拒否であると判断した場合は、再送処理Ｓ６へ移行する。
【００７１】
図７はこの発明に係る中央制御装置と通話路制御装置の一実施の形態構成図である。図７において、中央制御装置２は、複数の通話路制御装置ＮＯ．１（通話路系パッケージＮＯ．１−０〜ＮＯ．１−１５）〜通話路制御装置ＮＯ．ｎ（通話路系パッケージＮＯ．ｎ−０〜ＮＯ．ｎ−１５）にパッケージ番号を付与することで、対象とする通話路系パッケージを指定し、ＦＰＧＡのコンフイグレーション用またはマイクロプロセッサの制御用のプログラムデータＰＤをダウンロードすることを可能にする。
【００７２】
以上説明したように、この発明に係る通話路系パッケージＰ１〜Ｐｎは、パッケージの運用中に、プログラムデータＰＤを記憶手段（フラッシュメモリ１４）にダウンロード可能とするので、ＦＰＧＡのコンフイグレーション用プログラムデータおよびマイクロプロセッサの制御用プログラムデータを更新する際に、パッケージの動作を停止することなく、運用を継続したままで、オンボードでプログラムデータをパッケージにダウンロードすることができ、プログラムデータの更新時に、パッケージの交換が不要になり、顧客へのサービスを継続しながら作業工数の大幅な削減を図ることができる。
【産業上の利用可能性】
【００７３】
この発明に係る通話路系パッケージは、通話路系パッケージを稼動したまま、オンボードでマイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムをダウンロード可能であり、稼動中に、プログラムデータをダウンロードしようとするあらゆる通話路系パッケージに適用することができる。
【図面の簡単な説明】
【００７４】
【図１】この発明に係る通話路系パッケージが適用される構内交換機の一実施の形態全体構成図
【図２】この発明に係る通話路制御装置の一実施の形態要部ブロック構成図
【図３】この発明に係る記憶手段の一実施の形態記憶領域イメージ図
【図４】この発明に係る中央制御装置から通話路系パッケージへのプログラムデータの一実施の形態ダウンロードシーケンス図
【図５】この発明に係るプログラムデータの一実施の形態シリアルデータイメージ図
【図６】この発明に係る中央制御装置から通話路系パッケージへの一実施の形態データ送信処理手順図
【図７】この発明に係る中央制御装置と通話路制御装置の一実施の形態構成図
【符号の説明】
【００７５】
１    構内交換機
２    中央制御装置
３    通話路制御装置
４    中央制御部
５    記憶部
６ａ，６ｂ    データインタフェース
７    通話路制御部
８ａ，８ｂ    データ入力機器
９    保守コンソール
１０    データ送受信部
１１    マイクロプロセッサ
１２    ＲＯＭ
１３    ＲＡＭ
１４    フラッシュメモリ
１５    ＦＰＧＡ（Field Programmable Gate Array）
１６    内線インタフェース
Ｐ１〜Ｐｎ    通話路系パッケージ
ＢＵ    制御バス
ＰＤ    プログラムデータ
ＤＬ    データ伝送路
ＴＥＬ    一般電話機
ＭＦＴ    多機能電話機
ＮＴ    アナログ公衆網／デジタル公衆網
ＰＴ    アナログ専用線／デジタル専用線
ＰＤ    プログラムデータ
ＡＭＣ    マイクロプロセッサの制御プログラムデータ領域
ＡＭＵ    運用系制御プログラムデータ領域
ＡＭＹ    予備系制御プログラムデータ領域
ＡＦＣ    ＦＰＧＡのコンフイグレーション用プログラムデータ領域
ＡＦＵ    運用系コンフイグレーション用プログラムデータ領域
ＡＦＹ    予備系コンフイグレーション用プログラムデータ領域
ＤＭＵ    運用系制御プログラムデータ
ＤＭＹ    予備系制御プログラムデータ
ＤＦＵ    運用系コンフイグレーション用プログラムデータ
ＤＦＹ    予備系コンフイグレーション用プログラムデータ
【図１】
2007336177.tif 000003
【図２】
2007336177.tif 000004
【図３】
2007336177.tif 000005
【図４】
2007336177.tif 000006
【図５】
2007336177.tif 000007
【図６】
2007336177.tif 000008
【図７】
2007336177.tif 000009