(57)【要約】【課題】電力損失を低減し得る半導体保護回路を提供する。【解決手段】本実施形態に係る入力保護回路２０では、入力パッドＰadと通信制御回路５０との間に介在するスイッチ部２１により、入力パッドＰadに入力される入力電圧Ｖinが少なくとも入力を予定する信号電圧αの最大値Ｖsig-max以下である場合には、入力パッドＰadと通信制御回路５０との導通を維持するので、入力保護抵抗２７等が介在することなく、信号電圧αの降下を抑制することが可能となる。これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインＳＬに重畳させて、当該通信用ＬＳＩ１０の駆動電力を当該信号ラインＳＬから受け取る場合においても、入力保護抵抗２７による電圧降下を防止できる。したがって、電力損失を低減することができる。【選択図】図１
2007294513.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、前記入力端子と前記内部回路との導通を維持する第１スイッチ手段と、
前記入力端子に接続され、前記入力電圧が前記信号電圧の最大値を超える所定の第１電圧になると前記第１スイッチ手段を導通状態から遮断状態に切り替える切替手段と、
前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第１電圧を超えかつ前記第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以上である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第２電圧を下回る場合には前記入力端子と前記所定の基準電位との間を遮断する第２スイッチ手段と、
を備えることを特徴とする半導体保護回路。
【請求項２】
半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、前記入力端子と前記内部回路との導通を維持する第１スイッチ手段と、
前記入力端子に接続され、前記入力電圧が前記信号電圧の最小値を下回る所定の第１電圧になると前記第１スイッチ手段を導通状態から遮断状態に切り替える切替手段と、
前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第１電圧を下回りかつ前記第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以下である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第２電圧を超える場合には前記入力端子と前記所定の基準電位との間を遮断する第２スイッチ手段と、
を備えることを特徴とする半導体保護回路。
【請求項３】
前記入力端子と前記内部回路との間には、前記第１スイッチ手段と並列に接続される抵抗手段が存在することを特徴とする請求項１または２に記載の半導体保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に組み込まれる内部回路を保護する半導体保護回路に関するものである。
【背景技術】
【０００２】
半導体装置に組み込まれる内部回路を保護する半導体保護回路として、例えば、下記特許文献１に開示されている入力保護回路がある。このような入力保護回路では、一般に、入力パッドと信号ラインとの間に入力保護抵抗が挿入されており、これにより信号ラインに過大電流が流れることを抑制している。
【特許文献１】特開平６−３１０７１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に開示されるような従来の入力保護回路では、このような入力保護抵抗が入力パッドと信号ラインとの間に挿入されていることから、この信号ラインに大電流が流れる場合には、直列に介在する入力保護抵抗による電圧降下を無視できないことがある。
【０００４】
例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合には、通常の入力信号を受ける場合に比べて桁違いの電流が入力保護抵抗に流れることになる。このため、このような駆動電力の供給による大電流が入力保護抵抗に流れることで生じる電圧降下も桁違いに増加する。
【０００５】
つまり、このような要求のある半導体装置の入力保護回路においては、入力保護抵抗の存在やその値が供給を受ける電力の損失に直結する一方で、予定外の大電流が流れることを防止し得る機能面では、当該入力保護抵抗の存在は不可欠なものとなる。したがって、このような背反する要求を両立させることが困難であるという点に技術的な課題がある。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、電力損失を低減し得る半導体保護回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、特許請求の範囲に記載の請求項１の半導体保護回路では、半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、前記入力端子と前記内部回路との導通を維持する第１スイッチ手段と、前記入力端子に接続され、前記入力電圧が前記信号電圧の最大値を超える所定の第１電圧になると前記第１スイッチ手段を導通状態から遮断状態に切り替える切替手段と、前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第１電圧を超えかつ前記第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以上である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第２電圧を下回る場合には前記入力端子と前記所定の基準電位との間を遮断する第２スイッチ手段と、を備えることを技術的特徴とする。
【０００８】
特許請求の範囲に記載の請求項２の半導体装置の入力保護回路では、半導体装置の入力端子とこの半導体装置に組み込まれた内部回路との間に介在し、前記入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、前記入力端子と前記内部回路との導通を維持する第１スイッチ手段と、前記入力端子に接続され、前記入力電圧が前記信号電圧の最小値を下回る所定の第１電圧になると前記第１スイッチ手段を導通状態から遮断状態に切り替える切替手段と、前記入力端子と前記半導体装置の所定の基準電位との間に介在し、前記入力電圧が前記所定の第１電圧を下回りかつ前記第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以下である場合には、前記入力端子と前記所定の基準電位との間を導通させ、前記入力電圧が前記所定の第２電圧を超える場合には前記入力端子と前記所定の基準電位との間を遮断する第２スイッチ手段と、を備えることを技術的特徴とする。
【０００９】
特許請求の範囲に記載の請求項３の半導体装置の入力保護回路では、請求項１または２に記載の半導体保護回路において、前記入力端子と前記内部回路との間には、前記第１スイッチ手段と並列に接続される抵抗手段が存在することを技術的特徴とする。
【発明の効果】
【００１０】
請求項１の発明では、入力端子と内部回路との間に介在する第１スイッチ手段により、入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最大値以下である場合には、入力端子と内部回路との導通を維持するので、入力保護抵抗等が介在することなく、信号電圧の降下を抑制することが可能となる。これにより、例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合においても、入力保護抵抗による電圧降下を防止できる。したがって、電力損失を低減することができる。
【００１１】
一方、正のサージ電圧等により、入力端子の入力電圧が信号電圧の最大値を超える所定の第１電圧になると、切替手段により第１スイッチ手段を導通状態から遮断状態に切り替えるので、所定の第１電圧を超える電圧が内部回路に侵入することを防止できる。また、半導体装置の所定の基準電位（例えばアース電位）と入力端子との間に介在する第２スイッチ手段により、入力端子に入力される入力電圧が所定の第１電圧を超えかつ第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以上である場合には、入力端子と所定の基準電位との間を導通させるので、当該所定の第２電圧以上の電圧が入力端子から侵入したときには、このような電圧を所定の基準電位に逃がすことができる。これにより、正のサージ電圧等の侵入による内部回路の破壊や損傷を防止することができる。また、所定の第２電圧は、第１スイッチ手段の絶縁耐電圧を下回る電圧であるので、第１スイッチ手段の絶縁を破壊して入力電圧が内部回路側に侵入することを防止できる。
【００１２】
請求項２の発明では、入力端子と内部回路との間に介在する第１スイッチ手段により、入力端子に入力される入力電圧が少なくとも入力を予定する信号電圧の最小値以上である場合には、入力端子と内部回路との導通を維持するので、入力保護抵抗等が介在することなく、信号電圧の降下を抑制することが可能となる。これにより、例えば、外部から供給される電力をこのような信号ラインに重畳させて、当該半導体装置の駆動電力を当該信号ラインから受け取る場合においても、入力保護抵抗による電圧降下を防止できる。したがって、電力損失を低減することができる。
【００１３】
一方、負のサージ電圧等により、入力端子の入力電圧が信号電圧の最小値を下回る所定の第１電圧になると、切替手段により第１スイッチ手段を導通状態から遮断状態に切り替えるので、所定の第１電圧を下回る電圧が内部回路に侵入することを防止できる。また、半導体装置の所定の基準電位（例えば電源電位）と入力端子との間に介在する第２スイッチ手段により、入力端子に入力される入力電圧が所定の第１電圧を下回りかつ第１スイッチ手段の絶縁耐電圧を下回る所定の第２電圧以下である場合には、入力端子と所定の基準電位との間を導通させるので、当該所定の第２電圧以下の電圧が入力端子から侵入したときには、電圧がクランプされる。これにより、サージ電圧等の侵入による内部回路の破壊や損傷を防止することができる。また、所定の第２電圧は、第１スイッチ手段の絶縁耐電圧を下回る電圧であるので、第１スイッチ手段の絶縁を破壊して入力電圧が内部回路側に侵入することを防止できる。
【００１４】
請求項３の発明では、入力端子と内部回路との間には、第１スイッチ手段と並列に接続される抵抗手段が存在する。これにより、入力端子にサージ電圧等の入力により、第１スイッチ手段が遮断状態に切り替わってから第２スイッチ手段が導通するまでの間は、当該抵抗手段を介して内部回路に接続される電流経路が形成されるので、第１スイッチ手段が遮断状態であっても、入力端子に入力した信号電圧を内部回路に伝搬することができる。したがって、サージ電圧等の入力があっても、このような信号電圧を内部回路に継続的に出力することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の半導体保護回路をシリアル通信用のＬＳＩ（Large Scale Integration ）（以下「通信用ＬＳＩ」という）の入力保護回路に適用した実施形態を各図に基づいて説明する。
【００１６】
図１に示すように、通信用ＬＳＩ１０は、その内部に組み込まれる通信制御回路５０を備えており、外部との電気的な接続には入力パッドＰadまたは出力パッド（図略）を介して可能になるように構成されている。この通信用ＬＳＩ１０は、例えば、伝送線に電流を流すことによりデータ通信が行われるデータ通信機能を提供し得るものである。
【００１７】
この種のデータ通信装置は、例えば、自動車に搭載された電子制御装置（ＥＣＵ）とセンサとの間においてセンサ信号や制御信号等を通信するために用いられ、本通信用ＬＳＩ１０もこれに適用される。本通信用ＬＳＩ１０の場合、入力パッドＰadに接続される図略の通信バスから、このようなデータ通信による信号入力を受信することによって、通信制御回路５０を駆動可能な電力の供給を受けるとともに、当該通信制御回路５０によるデータ信号の信号処理を可能に構成されている。
【００１８】
なお、図略の通信バスは２本一対で構成されており、そのうちの１本は入力パッドＰadに、他の１本はアース電位Ｅにそれぞれ接続されている。これにより、例えば、最大で４０Ｖ程度の直流電圧を通信用ＬＳＩ１０に供給可能にしている。
【００１９】
このような通信用ＬＳＩ１０に内蔵される通信制御回路５０は、通常、入力保護抵抗を介して入力パッドＰadに接続されているが、本実施形態では、図１に示すように、入力保護回路２０を介して入力パッドＰadに接続されている。このため、供給される電力をこのような入力パッドＰadから受け取る場合においても、入力保護抵抗による電圧降下の防止や電力損失の低減を可能にしている。ここで、入力保護回路２０について説明する。
【００２０】
図１に示すように、入力保護回路２０は、入力パッドＰadから通信制御回路５０の入力に到るまでの間の信号ラインＳＬに直列に介在しており、スイッチ部２１、Ｎ−ＭＯＳトランジスタ２３、ダイオード２５、入力保護抵抗２７により構成されている。
【００２１】
スイッチ部２１は、入出力間（Ｉ−Ｏ）をオンオフ制御可能に構成される半導体スイッチング回路で、例えば、ソース端子を入力Ｉ、ドレイン端子を出力Ｏ、ゲート端子を制御入力ＣとするＰ−ＭＯＳトランジスタＰと、このＰ−ＭＯＳトランジスタＰのゲート端子−アース電位Ｅ間に接続される抵抗Ｒｄと、により構成されている。
【００２２】
このＰ−ＭＯＳトランジスタＰは、導通状態における電力損失をほぼゼロにし得るように、オン抵抗が十分に小さく設定されている。例えば、オン抵抗が十数Ω前後（４〜１０Ω）以下になるように、当該Ｐ−ＭＯＳトランジスタＰを構成する半導体構造（チャネル幅Ｗ、チャネル長Ｌ）の寸法やＮウェルの表面不純物濃度等が設定されている。なお、このＰ−ＭＯＳトランジスタＰのドレイン−ソース間に印加できる最大電圧（以下「ドレイン−ソース間耐電圧」という）ＶＰsdは、例えば６０Ｖに設定されている。
【００２３】
このスイッチ部２１は、前述した信号ラインＳＬに直列に接続されており、本実施形態の場合、入力パッドＰadをスイッチ部２１の入力Ｉに、また通信制御回路５０をスイッチ部２１の出力Ｏに、それぞれ接続している。また制御入力Ｃには、Ｎ−ＭＯＳトランジスタ２３のソース端子が接続されている。抵抗Ｒｄは、いわゆるプルダウン抵抗で、当該Ｐ−ＭＯＳトランジスタＰのゲート端子に印加される電圧（ゲート電圧）をこのトランジスタの閾値電圧以下に設定している。これにより、当該Ｐ−ＭＯＳトランジスタＰは、通常、ドレイン−ソース間を導通状態（オン状態）にすることで、スイッチ部２１の入出力間（Ｉ−Ｏ）は、通常時において導通状態に維持可能にしている。
【００２４】
Ｎ−ＭＯＳトランジスタ２３は、ドレイン端子をスイッチ部２１の入力Ｉに、ソース端子をスイッチ部２１の制御入力Ｃに、ゲート端子をアース電位Ｅに、それぞれ接続する半導体スイッチング素子で、ドレイン−ソース間耐電圧がスイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsd（例えば６０Ｖ）よりも低く、入力パッドＰadに入力される信号電圧の最大値Ｖsig-max（例えば４０Ｖ）よりも高いＶＮsd（例えば４５Ｖ）になるように、当該Ｎ−ＭＯＳトランジスタ２３を構成する半導体構造（チャネル幅Ｗ、チャネル長Ｌ）の寸法やＰウェルの表面不純物濃度等が設定されている。これにより、当該Ｎ−ＭＯＳトランジスタ２３のソース電位によってスイッチ部２１のスイッチング制御が可能となる。
【００２５】
また、Ｎ−ＭＯＳトランジスタ２３のＶＮsdは、内部回路である通信制御回路５０を構成するデバイス（例えばトランジスタ）の耐電圧よりも低く設定する必要がある。これにより、内部回路のデバイスが破壊されるよりも低い電圧でＮ−ＭＯＳトランジスタ２３が作動するので、スイッチ部２１のＰ−ＭＯＳトランジスタＰをオフして遮断することができる。
【００２６】
即ち、Ｎ−ＭＯＳトランジスタ２３のゲート端子は、常時アース電位Ｅに接続されているため、ゲート電圧は当該トランジスタの閾値電圧Ｖｔを超えることはなく、通常はスイッチ部２１を遮断状態に制御し得ない。しかし、入力パッドＰadにＮ−ＭＯＳトランジスタ２３のドレイン−ソース間耐電圧ＶＮsdを超える正のサージ電圧（＋１ｋＶ〜＋３０ｋＶ）が入力された場合には、ドレインから侵入したサージ電圧が耐電圧ＶＮsdを超えてドレイン−ソース間の絶縁を破壊してソース側に出力されるので、このような場合にはゲート電圧にかかわらず、スイッチ部２１のＰ−ＭＯＳトランジスタＰのゲート電圧をアース電位Ｅよりも上昇させる。これにより、当該Ｐ−ＭＯＳトランジスタＰのゲート電圧が当該トランジスタの閾値電圧以上になると、それまで導通状態を維持していたドレイン−ソース間が遮断状態（オフ状態）に移行することから、正のサージ電圧が入力パッドＰadに入力されるような異常時においては、スイッチ部２１をオンからオフに移行させるスイッチング制御が可能となる。
【００２７】
ダイオード２５は、信号ラインＳＬからアース電位Ｅに向かって逆方向に接続されており、通常時においては、信号ラインＳＬからアース電位Ｅへの電流を阻止し得るように構成されている。このダイオード２５は、逆方向耐電圧がＮ−ＭＯＳトランジスタ２３の耐電圧ＶＮsd（例えば４５Ｖ）よりも高くスイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsd（例えば６０Ｖ）よりも低いＶＤbd（例えば５０Ｖ）となるように、設定されている。なお、ダイオード２５の逆方向耐電圧は、アノード−カソード間の距離、および、アノード、カソードの拡散濃度等によって制御可能である。これにより、入力パッドＰadにこのダイオード２５の逆方向耐電圧ＶＤbdよりも高い正のサージ電圧が入力された場合には、スイッチ部２１のＰ−ＭＯＳトランジスタＰの絶縁が破壊される前に、侵入したサージ電圧をアース電位Ｅに逃がすことが可能となる。
【００２８】
入力保護抵抗２７は、信号ラインＳＬに直列で、かつ前述したスイッチ部２１と並列に接続される抵抗で、抵抗値が例えば１０Ω〜１ｋΩになるように、ポリシリコン抵抗や拡散抵抗等の半導体プロセスにより形成されている。この入力保護抵抗２７は、スイッチ部２１と電気的に並列に接続されることで、例えば、前述したように、正のサージ電圧が入力パッドＰadに入力されたことによって、スイッチ部２１が導通状態から遮断状態に移行しても、スイッチ部２１のオフの間に、入力パッドＰadに入力された信号電圧を通信制御回路５０にバイパス可能にするとともに、当該入力保護抵抗２７を介して通信制御回路５０に侵入しようとする正のサージ電圧を低減可能にしている。
【００２９】
なお、入力保護抵抗２７を、例えば、Ｎウェル中のＰ＋拡散抵抗で形成した場合には、正のサージ電圧によりＰ＋とＮウェルとの間で順方向電流が流れて通信制御回路５０の誤動作を招き得るので、このような誤動作を防止するためには入力保護抵抗２７をポリシリコン抵抗で形成する方が望ましい。
【００３０】
このように入力保護回路２０を構成するとともに、スイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsd、Ｎ−ＭＯＳトランジスタ２３の耐電圧ＶＮsd、ダイオード２５の逆方向耐電圧Ｖbdを、信号電圧の最大値Ｖsig-max（例えば４０Ｖ）＜ＶＮsd（例えば４５Ｖ）＜ＶＤbd（例えば５０Ｖ）＜ＶＰsd（例えば６０Ｖ）の関係に設定することで、(イ)通常時においては、スイッチ部２１のＰ−ＭＯＳトランジスタＰが導通状態を維持することから、入力パッドＰadから信号ラインＳＬを介して入力保護回路２０に入力される信号電圧α（最大４０Ｖ）は、スイッチ部２１を介して低オン抵抗で通信制御回路５０に入力される。
【００３１】
このため、図２に示すような信号電圧α（最大電圧Ｖsig-max、最小電圧Ｖsig-min）を、入力保護抵抗２７による電圧降下や電力損失を受けることなく、通信制御回路５０に入力することが可能となる（図２に示す(1)の期間）。なお、図２は、縦軸を入力パッドＰadの入力電圧Ｖin、横軸を時間Ｔとして、入力パッドＰadに入力される信号電圧α（Ｖsig）や正のサージ電圧βの一例を示したものである。
【００３２】
これに対し、図２に示すような正のサージ電圧βが信号ラインＳＬを介して入力される場合、つまり(ロ)異常時においては、入力保護回路２０に入力される正のサージ電圧βがＮ−ＭＯＳトランジスタ２３の耐電圧ＶＮsdを超えると、当該Ｎ−ＭＯＳトランジスタ２３のドレイン−ソース間の絶縁破壊によって当該ドレイン−ソース間が導通状態になる。このため、スイッチ部２１のＰ−ＭＯＳトランジスタＰのゲート電圧はアース電位Ｅよりも上昇するので、導通状態を維持していたＰ−ＭＯＳトランジスタＰが遮断状態になり、それまでスイッチ部２１を介して低オン抵抗で通信制御回路５０に入力されていた信号電圧αは、入力保護抵抗２７による迂回路を介して通信制御回路５０に入力され、また正のサージ電圧βも、入力保護抵抗２７を介して通信制御回路５０に侵入する。これにより、スイッチ部２１が遮断状態であっても、入力パッドＰadに入力された信号電圧αを通信制御回路５０に伝搬させることが可能となり、またサージ電圧βによる過大電流の流入を抑制することが可能となる（図２に示す(2)の期間）。
【００３３】
そして、正のサージ電圧βがさらに電圧上昇してダイオード２５の逆方向耐電圧ＶＤbd以上になると、当該ダイオード２５のアノード−カソード間の絶縁破壊によってアノード−カソード間が導通状態になる。このため、入力パッドＰadに入力されたこのようなサージ電圧βは、信号ラインＳＬよりも電位の低いアース電位Ｅに逃げる（ダイオード２５によりクランプされる）ので、それまで入力保護抵抗２７を介して通信制御回路５０に侵入していた正のサージ電圧βの入力を防止することが可能となる（図２に示す(3)の期間）。これにより、図２に示すように、ダイオード２５の逆方向耐電圧ＶＤbdを超える正のサージ電圧β’が通信制御回路５０に侵入することを防止できる。
【００３４】
その後、正のサージ電圧βがピークを超えて電圧降下しダイオード２５の逆方向耐電圧ＶＤbd以下になると、ダイオード２５によるクランプが効かなくなるので、サージ電圧βは再び入力保護抵抗２７を介して通信制御回路５０に侵入するが（図２に示す(4)の期間）、さらにサージ電圧βの電圧が降下してＮ−ＭＯＳトランジスタ２３の耐電圧ＶＮsd以下になることで、Ｎ−ＭＯＳトランジスタ２３が絶縁破壊された状態から正常な状態に復帰するため、スイッチ部２１のＰ−ＭＯＳトランジスタＰは遮断状態から導通状態に移行する（図２に示す(5)の期間）。これにより、入力パッドＰadに入力された信号電圧αを通信制御回路５０に伝搬させることが可能となる。
【００３５】
以上説明したように、本実施形態に係る入力保護回路２０によると、入力パッドＰadと通信制御回路５０との間に介在するスイッチ部２１により、入力パッドＰadに入力される入力電圧Ｖinが少なくとも入力を予定する信号電圧α（Ｖsig）の最大値Ｖsig-max以下である場合には、入力パッドＰadと通信制御回路５０との導通を維持するので、入力保護抵抗２７等が介在することなく、信号電圧αの降下を抑制することが可能となる。
【００３６】
これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインＳＬに重畳させて、当該通信用ＬＳＩ１０の駆動電力を当該信号ラインＳＬから受け取る場合においても、入力保護抵抗２７による電圧降下を防止できる。したがって、電力損失を低減することができる。
【００３７】
一方、正のサージ電圧β等により、入力パッドＰadの入力電圧Ｖinが信号電圧α（Ｖsig）の最大値Ｖsig-maxを超えるＮ−ＭＯＳトランジスタ２３の耐電圧ＶＮsdを超えると、Ｎ−ＭＯＳトランジスタ２３によりスイッチ部２１を導通状態から遮断状態に切り替えるので、耐電圧ＶＮsdを超える電圧が通信制御回路５０に侵入することを防止できる。また、通信用ＬＳＩ１０のアース電位Ｅと入力パッドＰadとの間に介在するダイオード２５により、入力パッドＰadに入力される入力電圧ＶinがＮ−ＭＯＳトランジスタ２３の耐電圧ＶＮsdを超えかつスイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsdを下回るダイオード２５の逆方向耐電圧ＶＤbd以上である場合には、入力パッドＰadとアース電位Ｅとの間を導通させるので、当該逆方向耐電圧ＶＤbd以上の電圧が入力パッドＰadから侵入したときには、このような電圧をアース電位Ｅに逃がすことができる。
【００３８】
これにより、正のサージ電圧β’等の侵入による通信制御回路５０の破壊や損傷を防止することができる。また、逆方向耐電圧ＶＤbdは、スイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsdを下回る電圧であるので、スイッチ部２１のＰ−ＭＯＳトランジスタＰの絶縁を破壊して入力電圧Ｖinが通信制御回路５０側に侵入することを防止できる。
【００３９】
また、本実施形態に係る入力保護回路２０によると、入力パッドＰadと通信制御回路５０との間には、スイッチ部２１と並列に接続される入力保護抵抗２７が存在する。これにより、入力パッドＰadにサージ電圧β等の入力により、スイッチ部２１が遮断状態に切り替わってからダイオード２５が導通するまでの間は、当該入力保護抵抗２７を介して通信制御回路５０に接続される電流経路が形成されるので、スイッチ部２１が遮断状態であっても、入力パッドＰadに入力した信号電圧αを通信制御回路５０に伝搬することができる。したがって、サージ電圧β等の入力があっても、このような信号電圧αを通信制御回路５０に継続的に出力することができる。
【００４０】
なお、入力保護回路２０の改変例として、例えば図３に示す回路構成を採っても良い。即ち、これまで説明した図１に示す入力保護回路２０と図３に示す本改変例の入力保護回路２０’とを比較するとわかるように、図２の入力保護回路２０を構成するＮ−ＭＯＳトランジスタ２３に代えて、スイッチ部２１のＰ−ＭＯＳトランジスタＰのソース−ゲート間を逆方向に接続するダイオード２３’を設ける。そして、このダイオード２３’の逆方向耐電圧ＶＤbd’を、スイッチ部２１のＰ−ＭＯＳトランジスタＰの耐電圧ＶＰsd（例えば６０Ｖ）よりも低く、入力パッドＰadに入力される信号電圧の最大値Ｖsig-max（例えば４０Ｖ）よりも高くになるように、さらに、内部回路である通信制御回路５０を構成するデバイス（例えばトランジスタ）の耐電圧よりも低く設定する必要があり、例えば４５Ｖに設定する。この逆方向耐電圧ＶＤbd’は、前述したダイオード２５と同様に、アノード−カソード間距離等により設定される。
【００４１】
これにより、入力パッドＰadにダイオード２３’の逆方向耐電圧ＶＤbd’以下の電圧が入力された場合には、ダイオード２３’によりスイッチ部２１のＰ−ＭＯＳトランジスタＰのゲート電圧は閾値電圧Ｖｔを超えることはなく、スイッチ部２１を遮断状態に制御し得ない。
【００４２】
これに対し、入力パッドＰadにダイオード２３’の逆方向耐電圧ＶＤbd’を超える正のサージ電圧が入力された場合には、ダイオード２３’の絶縁破壊によりＰ−ＭＯＳトランジスタＰのゲート電圧が当該トランジスタの閾値電圧以上になるため、それまで導通状態を維持していたドレイン−ソース間が遮断状態に移行する。これにより、正のサージ電圧が入力パッドＰadに入力されるような異常時においては、スイッチ部２１をオンからオフに移行させるスイッチング制御が可能となる。したがって、図３に示す構成でも、前述と同様の作用・効果を得ることができる。
【００４３】
このように図１〜図３に示す入力保護回路２０、２０’は、正のサージ電圧に対して特に有効な構成であったが、次に、本実施形態の他の例として、負のサージ電圧に対して特に有効な入力保護回路３０を図４および図５を参照して説明する。
【００４４】
前述した入力保護回路２０は、正のサージ電圧に対するものであったのに対し、この入力保護回路３０は、負のサージ電圧に対するものである。このため、図４に示すように、入力保護回路３０は、前述の入力保護回路２０と同様に、入力パッドＰadから通信制御回路５０の入力に到るまでの間の信号ラインＳＬに直列に介在しているものの、入力保護回路２０に対し電圧の極性関係を正負逆に構成した点が異なる。
【００４５】
したがって、入力保護回路３０は、入力保護回路２０とほぼ同様に、信号ラインＳＬに直列に接続されており、スイッチ部３１、Ｐ−ＭＯＳトランジスタ３３、ダイオード３５、入力保護抵抗３７により構成されているが、アース電位Ｅではなく、電源電圧Ｖddに対して構成される。
【００４６】
即ち、スイッチ部３１は、スイッチ部２１と同様に、入出力間（Ｉ−Ｏ）をオンオフ制御可能に構成される半導体スイッチング回路であるが、Ｎ−ＭＯＳトランジスタＮのドレイン端子を入力Ｉ、ソース端子を出力Ｏ、ゲート端子を制御入力Ｃをそれぞれ接続する。そして、ゲート端子のゲート電圧を閾値電圧以上に設定可能なプルアップ抵抗Ｒｕを、このＮ−ＭＯＳトランジスタＮのゲート端子−電源電圧Ｖdd間に接続する。
【００４７】
なお、このＮ−ＭＯＳトランジスタＮも、入力保護回路２０のＰ−ＭＯＳトランジスタＰと同様に、導通状態における電力損失をほぼゼロにし得るように、そのオン抵抗は十分に小さく（例えば十数Ω前後（４〜１０Ω））設定されている。また、このＮ−ＭＯＳトランジスタＮのドレイン−ソース間の耐電圧ＶＮsdも、例えば６０Ｖに設定されている。これにより、当該Ｎ−ＭＯＳトランジスタＮは、通常、ドレイン−ソース間を導通状態（オン状態）にすることで、スイッチ部３１の入出力間（Ｉ−Ｏ）は、通常時において導通状態に維持可能にしている。
【００４８】
Ｐ−ＭＯＳトランジスタ３３は、入力保護回路２０のＮ−ＭＯＳトランジスタ２３に相当する半導体スイッチング素子で、ソース端子をスイッチ部３１の入力Ｉに、ドレイン端子をスイッチ部３１の制御入力Ｃに、ゲート端子を電源電圧Ｖddに、それぞれ接続している。電源電圧Ｖddは、入力パッドＰadに入力される信号電圧の最大値Ｖsig-max（例えば４０Ｖ）以上の電圧（例えば４０Ｖ）であることが必要である。そして、このＰ−ＭＯＳトランジスタ３３は、そのドレイン−ソース間耐電圧がスイッチ部３１のＮ−ＭＯＳトランジスタＮの耐電圧ＶＮsd（例えば６０Ｖ）よりも低く、入力パッドＰadに入力される信号電圧の最大値Ｖsig-max（例えば４０Ｖ）よりも高いＶＮsd（例えば４５Ｖ）になるように、当該Ｐ−ＭＯＳトランジスタ３３を構成する半導体構造（チャネル幅Ｗ、チャネル長Ｌ）の寸法やＮウェルの表面不純物濃度等が設定されている。これにより、当該Ｐ−ＭＯＳトランジスタ３３のドレイン電位によってスイッチ部３１のスイッチング制御が可能となる。
【００４９】
即ち、Ｐ−ＭＯＳトランジスタ３３のゲート端子は、常時電源電圧Ｖddに接続されているため、ゲート電圧は当該トランジスタの閾値電圧Ｖｔを下回ることはなく、通常はスイッチ部３１を遮断状態に制御し得ない。しかし、入力パッドＰadにＰ−ＭＯＳトランジスタ３３のドレイン−ソース間耐電圧ＶＰsdを超える負のサージ電圧（−１０ｋＶ〜−３０ｋＶ）が入力された場合には、ソースから侵入したサージ電圧が耐電圧ＶＰsdを超えてドレイン−ソース間の絶縁を破壊してドレイン側に出力されるので、このような場合にはゲート電圧にかかわらず、スイッチ部３１のＮ−ＭＯＳトランジスタＮのゲート電圧を電源電圧Ｖddよりも降下させる。これにより、当該Ｎ−ＭＯＳトランジスタＮのゲート電圧が当該トランジスタの閾値電圧未満になると、それまで導通状態を維持していたドレイン−ソース間が遮断状態（オフ状態）に移行することから、負のサージ電圧が入力パッドＰadに入力されるような異常時においては、スイッチ部３１をオンからオフに移行させるスイッチング制御が可能となる。
【００５０】
ダイオード３５は、入力保護回路２０のダイオード２５に相当するもので、電源電圧Ｖddから信号ラインＳＬに向かって逆方向に接続されている。このダイオード３５は、通常時においては、電源電圧Ｖddから信号ラインＳＬへの電流を阻止し得るように構成されており、逆方向耐電圧がＰ−ＭＯＳトランジスタ３３の耐電圧ＶＰsd（例えば４５Ｖ）よりも高くスイッチ部３１のＮ−ＭＯＳトランジスタＮの耐電圧ＶＮsd（例えば６０Ｖ）よりも低いＶＤbd（例えば５０Ｖ）となるように、アノード−カソード間距離等が設定されている。これにより、入力パッドＰadにこのダイオード３５の逆方向耐電圧ＶＤbdよりも高い負のサージ電圧が入力された場合には、スイッチ部３１のＮ−ＭＯＳトランジスタＮの絶縁が破壊される前に、侵入したサージ電圧をクランプすることが可能となる。
【００５１】
入力保護抵抗３７は、入力保護回路２０の入力保護抵抗２７に相当するポリシリコン抵抗や拡散抵抗等の半導体プロセスにより形成される抵抗で、信号ラインＳＬに直列で、かつ前述したスイッチ部３１と並列に接続されている。この入力保護抵抗３７の抵抗値は、例えば１０Ω〜１ｋΩに設定されており、スイッチ部３１と電気的に並列に接続されることで、例えば、前述したように、負のサージ電圧が入力パッドＰadに入力されたことによって、スイッチ部３１が導通状態から遮断状態に移行しても、スイッチ部３１のオフの間に、入力パッドＰadに入力された信号電圧を通信制御回路５０にバイパス可能にするとともに、当該入力保護抵抗３７を介して通信制御回路５０に侵入しようとする負のサージ電圧を低減可能にしている。
【００５２】
このように入力保護回路３０を構成するとともに、スイッチ部３１のＮ−ＭＯＳトランジスタＮの耐電圧ＶＮsd、Ｐ−ＭＯＳトランジスタ３３の耐電圧ＶＰsd、ダイオード３５の逆方向耐電圧Ｖbdを、ＶＰsd（例えば４５Ｖ）＜ＶＤbd（例えば５０Ｖ）＜ＶＮsd（例えば６０Ｖ）の関係に設定する。これにより、(イ)通常時においては、スイッチ部３１のＮ−ＭＯＳトランジスタＮが導通状態を維持することから、入力パッドＰadから信号ラインＳＬを介して入力保護回路３０に入力される信号電圧α（最小２Ｖ）は、スイッチ部３１を介して低オン抵抗で通信制御回路５０に入力される。
【００５３】
このため、図５に示すような信号電圧α（最大電圧Ｖsig-max、最小電圧Ｖsig-min）を、入力保護抵抗３７による電圧降下や電力損失を受けることなく、通信制御回路５０に入力することが可能となる（図５に示す(1)の期間）。なお、図５は、縦軸を入力パッドＰadの入力電圧Ｖin、横軸を時間Ｔとして、入力パッドＰadに入力される信号電圧α（Ｖsig）や負のサージ電圧γの一例を示したものである。
【００５４】
これに対し、図５に示すような負のサージ電圧γが信号ラインＳＬを介して入力される場合、つまり(ロ)異常時においては、入力保護回路３０に入力される負のサージ電圧γがＰ−ＭＯＳトランジスタ３３の耐電圧ＶＰsdを超えると、当該Ｐ−ＭＯＳトランジスタ３３のドレイン−ソース間の絶縁破壊によって当該ドレイン−ソース間が導通状態になる。このため、スイッチ部３１のＮ−ＭＯＳトランジスタＮのゲート電圧は電源電圧Ｖddよりも降下するので、導通状態を維持していたＮ−ＭＯＳトランジスタＮが遮断状態になり、それまでスイッチ部３１を介して低オン抵抗で通信制御回路５０に入力されていた信号電圧αは、入力保護抵抗３７による迂回路を介して通信制御回路５０に入力され、また負のサージ電圧γも、入力保護抵抗３７を介して通信制御回路５０に侵入する。これにより、スイッチ部３１が遮断状態であっても、入力パッドＰadに入力された信号電圧αを通信制御回路５０に伝搬させることが可能となり、またサージ電圧γによる過大電流の流入を抑制することが可能となる（図５に示す(2)の期間）。
【００５５】
そして、負のサージ電圧γがさらに電圧降下してダイオード３５の逆方向耐電圧ＶＤbd以下になると、当該ダイオード３５のアノード−カソード間の絶縁破壊によってアノード−カソード間が導通状態になる。このため、入力パッドＰadに入力されたこのようなサージ電圧γは、ダイオード３５によりクランプされるので、それまで入力保護抵抗３７を介して通信制御回路５０に侵入していた負のサージ電圧γの入力を防止することが可能となる（図５に示す(3)の期間）。これにより、図５に示すように、ダイオード３５の逆方向耐電圧ＶＤbdを超える負のサージ電圧γ’が通信制御回路５０に侵入することを防止できる。
【００５６】
その後、負のサージ電圧γがピークを超えて電圧上昇しダイオード３５の逆方向耐電圧ＶＤbd以下になると、ダイオード３５によるクランプが効かなくなるので、サージ電圧γは再び入力保護抵抗３７を介して通信制御回路５０に侵入するが（図５に示す(4)の期間）、さらにサージ電圧γの電圧が上昇しＰ−ＭＯＳトランジスタ３３の耐電圧ＶＰsd以下になることで、Ｐ−ＭＯＳトランジスタ３３が絶縁破壊された状態から正常な状態に復帰するため、スイッチ部３１のＮ−ＭＯＳトランジスタＮは遮断状態から導通状態に移行する（図５に示す(5)の期間）。これにより、入力パッドＰadに入力された信号電圧αを通信制御回路５０に伝搬させることが可能となる。
【００５７】
以上説明したように、本実施形態の他の例に係る入力保護回路３０によると、入力パッドＰadと通信制御回路５０との間に介在するスイッチ部３１により、入力パッドＰadに入力される入力電圧Ｖinが少なくとも入力を予定する信号電圧α（Ｖsig）の最小値Ｖsig-min以上である場合には、入力パッドＰadと通信制御回路５０との導通を維持するので、入力保護抵抗３７等が介在することなく、信号電圧αの降下を抑制することが可能となる。
【００５８】
これにより、例えば、外部の通信バスから供給される電力をこのような信号ラインＳＬに重畳させて、当該通信用ＬＳＩ１０の駆動電力を当該信号ラインＳＬから受け取る場合においても、入力保護抵抗３７による電圧降下を防止できる。したがって、電力損失を低減することができる。
【００５９】
一方、負のサージ電圧γ等により、入力パッドＰadの入力電圧Ｖinが信号電圧Ｖsigの最小値Ｖsig-minを下回るＰ−ＭＯＳトランジスタ３３の耐電圧ＶＰsdを超えると、Ｐ−ＭＯＳトランジスタ３３によりスイッチ部３１を導通状態から遮断状態に切り替えるので、耐電圧ＶＰsdを下回る電圧が通信制御回路５０に侵入することを防止できる。また、通信用ＬＳＩ１０の電源電圧Ｖddと入力パッドＰadとの間に介在するダイオード３５により、入力パッドＰadに入力される入力電圧ＶinがＰ−ＭＯＳトランジスタ３３の耐電圧ＶＰsdをを下回りかつスイッチ部３１のＮ−ＭＯＳトランジスタＮの耐電圧ＶＮsdを下回るダイオード３５の逆方向耐電圧ＶＤbd以下である場合には、入力パッドＰadと電源電圧Ｖddとの間を導通させるので、当該逆方向耐電圧ＶＤbd以下の電圧が入力パッドＰadから侵入したときには、電源電圧Ｖddと入力パッドＰad間で電流が流れるので、内部回路へのサージ侵入（つまり大電流の侵入）を抑制することができる。
【００６０】
これにより、サージ電圧γ等の侵入による通信制御回路５０の破壊や損傷を防止することができる。また、逆方向耐電圧ＶＤbdは、スイッチ部３１のＮ−ＭＯＳトランジスタＮの耐電圧ＶＮsdを下回る電圧であるので、スイッチ部３１の絶縁を破壊して入力電圧Ｖinが通信制御回路５０側に侵入することを防止できる。
【００６１】
また、本実施形態の他の例に係る入力保護回路３０によると、入力パッドＰadと通信制御回路５０との間には、スイッチ部３１と並列に接続される入力保護抵抗３７が存在する。これにより、入力パッドＰadにサージ電圧γ等の入力により、スイッチ部３１が遮断状態に切り替わってからダイオード３５が導通するまでの間は、当該入力保護抵抗３７を介して通信制御回路５０に接続される電流経路が形成されるので、スイッチ部３１が遮断状態であっても、入力パッドＰadに入力した信号電圧αを通信制御回路５０に伝搬することができる。したがって、サージ電圧γ等の入力があっても、このような信号電圧αを通信制御回路５０に継続的に出力することができる。
【００６２】
また、図４の実施例において、電源電圧Ｖddを入力パッドＰadに入力される信号電圧の最大値Ｖsig-max以上の電圧とすることができない場合には、ダイオード３５を入力パッドＰad（信号ラインＳＬ）とアース電位Ｅとの間に接続しても良い。この場合、負のサージ電圧γが侵入したときには、アース電位Ｅと入力パッドＰadとの間で電流が流れることで、内部回路へのサージ侵入（つまり大電流の侵入）を防ぐことでができる。
【００６３】
なお、上述した各例では、入力保護回路２０のスイッチ部２１を構成するトランジスタや入力保護回路３０のスイッチ部３１を構成するトランジスタに、いずれもＭＯＳトランジスタを用いたが、スイッチング動作が可能な半導体素子であればこれに限られることはなく、例えば、バイポーラトランジスタをこれらのトランジスタに用いても良い。
【００６４】
例えば、図１に示す入力保護回路２０のスイッチ部２１のＰ−ＭＯＳトランジスタＰの代わりにＰＮＰ型のバイポーラトランジスタを、また図４に示す入力保護回路３０のスイッチ部３１のＮ−ＭＯＳトランジスタＮの代わりにＮＰＮ型のバイポーラトランジスタを、それぞれ用いることによって、これらのＭＯＳトランジスタの場合と同様の作用・効果を得ることが可能となる。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態に係る入力保護回路の構成を示す回路図である。
【図２】図１に示す実施形態に係る入力保護回路の動作を説明する図で、入力電圧に対する各トランジスタの状態を示すものである。
【図３】図１に示す実施形態に係る入力保護回路の改変例を示す回路図である。
【図４】本発明の他の実施形態に係る入力保護回路の構成を示す回路図である。
【図５】図４に示す実施形態に係る入力保護回路の動作を説明する図で、入力電圧に対する各トランジスタの状態を示すものである。
【符号の説明】
【００６６】
１０…通信用ＬＳＩ（半導体装置）
２０、２０’、３０…入力保護回路
２１、３１…スイッチ部（第１スイッチ手段）
２３…Ｎ−ＭＯＳトランジスタ（切替手段）
２３’…ダイオード（切替手段）
２５、３５…ダイオード（第２スイッチ手段）
２７、３７…入力保護抵抗
３３…Ｐ−ＭＯＳトランジスタ（切替手段）
５０…通信制御回路（内部回路）
Ｅ…アース電位（所定の基準電位）
Ｎ…Ｎ−ＭＯＳトランジスタ
Ｐ…Ｐ−ＭＯＳトランジスタ
Ｐad…入力パッド（入力端子）
Ｒｄ、Ｒｕ…抵抗
ＳＬ…信号ライン
ＶＤbd…逆方向耐電圧（所定の第２電圧）
Ｖdd…電源電圧（所定の基準電位）
Ｖin…入力電圧
Ｖsig…信号電圧
Ｖsig-max…信号電圧
ＶＮsd…ドレイン−ソース間耐電圧（所定の第１電圧）
ＶＰsd…ドレイン−ソース間耐電圧
α…信号電圧
β…正のサージ電圧
γ…負のサージ電圧
【図１】
2007294513.tif 000003
【図２】
2007294513.tif 000004
【図３】
2007294513.tif 000005
【図４】
2007294513.tif 000006
【図５】
2007294513.tif 000007