(57)【要約】【課題】信号出力部の低消費電力化を図ることのできる固体撮像装置を提供する。【解決手段】Ｍ１、Ｍ２、Ｍ３は信号出力部の初段のソースフォロア回路を成すＭＯＳトランジスタで、Ｍ１が駆動ＭＯＳトランジスタ、Ｍ２が電流源ＭＯＳトランジスタ、Ｍ３が抵抗用ＭＯＳトランジスタである。Ｍ４、Ｍ５、Ｍ６は２段目のソースフォロア回路を成すＭＯＳトランジスタであり、Ｍ４が駆動ＭＯＳトランジスタ、Ｍ５が電流源ＭＯＳトランジスタ、Ｍ６が抵抗用ＭＯＳトランジスタである。Ｍ７、Ｍ８、Ｍ９は３段目のソースフォロア回路を成すＭＯＳトランジスタであり、Ｍ７が駆動ＭＯＳトランジスタ、Ｍ８が電流源ＭＯＳトランジスタ、Ｍ９が抵抗用ＭＯＳトランジスタである。閾値電圧を高くするイオン注入層を各駆動ＭＯＳトランジスタＭ１、Ｍ４、Ｍ７のチャネル領域に設ける。【選択図】図１
2007019691.tif 000002
【特許請求の範囲】
【請求項１】
光信号を信号電荷に変換する光電変換部と、前記信号電荷を転送する信号電荷転送部と、転送されてきた前記信号電荷を電圧として検出する電荷検出部と、駆動トランジスタ、電流源トランジスタおよび抵抗用トランジスタとからなり、画像信号出力を行う最終段を含めて３段以上のソースフォロア回路により構成された信号出力部を備え、
前記駆動トランジスタのうち、少なくとも２つ以上の前記駆動トランジスタのチャネル領域に閾値電圧を高くするイオン注入層を設け、さらに最終段以外の前記ソースフォロア回路に第１の電圧を印加し、最終段の前記ソースフォロア回路に前記第１の電圧よりも低電圧の第２の電圧を印加することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置の信号出力部に関するものである。
【背景技術】
【０００２】
固体撮像装置の出力回路には、周波数特性の向上を図ることが要請されており、それも消費電流の増大を伴うことなく実現することが求められている。
【０００３】
そこで、従来技術の低消費電力化を目的とする信号出力部を備える固体撮像装置を説明する。
【０００４】
図４は、特許文献１に示された固体撮像装置の信号出力部の回路図である。
【０００５】
図面において、Ｍ１はゲートがＣＣＤ固体撮像素子のフローティングディフュージョン領域ＦＤに接続されたＭＯＳトランジスタで、初段のソースフォロア回路の駆動トランジスタを成し、ドレインは電源ＶＤＤ端子に接続されている。Ｍ２はそれに対しての電流供給手段を成すＭＯＳトランジスタで、そのゲートは一定電圧ＶＧＧを受け、ドレインはＭＯＳトランジスタＭ１のソースに、ソースは抵抗ＲＳＳを介して接地されている。Ｍ３は次段のソースフォロア回路の駆動トランジスタを成すＭＯＳトランジスタ、Ｍ４はその電流供給手段を成すＭＯＳトランジスタで、そのソースは上記抵抗ＲＳＳを介して接地され、ゲートは一定電圧ＶＧＧを受けている。Ｍ１〜Ｍ４はＮチャンネルＭＯＳトランジスタで、駆動ＭＯＳトランジスタＭ１、Ｍ３はエンファンスメントモード、負荷ＭＯＳトランジスタＭ２、Ｍ４はデプレッションモードのトランジスタである。
【０００６】
ＭＮ、ＭＰは出力回路の最終段を成すＭＯＳトランジスタで、ＭＮがＮチャンネルＭＯＳトランジスタ、ＭＰがＰチャンネルＭＯＳトランジスタであり、共にＭ３、Ｍ４からなる第２段目のソースフォロア回路の出力信号を受けてプッシュプル動作をする。そして、アイドリング動作をするように、具体的には、定常状態でアイドリング電流（例えば１０ｍＡ程度）が流れるように、ＭＯＳトランジスタＭＮ、ＭＰは共にデプレッションモードにされている。
【０００７】
また、特許文献２には、同じ目的とした別構造の固体撮像装置が示されている。
【０００８】
以下、図５を用いて特許文献２に示された固体撮像装置を説明する。
【０００９】
図５は、固体撮像装置の信号出力部が２段のソースフォロア回路で構成された場合を示したものであり、水平方向電荷転送部（第２の信号電荷転送手段、以下「ＨＣＣＤ」と記す）から転送されてきた信号電荷がフローティング・ディフュージョン（以下「ＦＤ」と記す）に入力されて電圧に変換される。この電圧をトランジスタ１、２で構成された１段目のソースフォロア回路５に入力し、さらにその出力をトランジスタ３、４で構成された２段目のソースフォロア回路６に入力し、その出力を固体撮像装置出力としている。
【００１０】
１段目及び２段目のソースフォロア回路５、６の電源電圧、すなわちトランジスタ１、３のドレイン端子電圧はそれぞれＶＤＤ１（第１の電圧）、ＶＤＤ２（第２の電圧）であり、ＶＤＤ１には、垂直方向電荷転送部（第１の信号電荷転送手段、図示せず、以下「ＶＣＣＤ」と記す）の駆動に用いられるハイレベル電圧と同じ電圧、たとえば１５Ｖが用いられ、ＶＤＤ２には、１段目のソースフォロワ回路５によるＤＣ電圧の低下分を考慮して、ＶＤＤ１以下の電圧が用いられる。
【００１１】
さらに、信号出力部が、トランジスタ１、２で構成される１段目のソースフォロア回路５（第１のソースフォロワ回路）とトランジスタ３、４で構成される２段目のソースフォロア回路６（第２のソースフォロワ回路）とを接続するコンデンサ１５（容量性素子）と、２段目のソースフォロア回路６のドレインとゲート間に接続されているダイオード１６を備えている。
【特許文献１】特開平１１−２３４５６７号公報
【特許文献２】特開２００１−７８０９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
信号出力部全体の消費電力は、最終段のソースフォロア回路の消費電力が支配的であり、最終段のソースフォロア回路のドレイン電圧を抑えて低消費電力化をするには、低電圧を発生する外部電源回路が必要となる。
【００１３】
しかし、従来技術の固体撮像装置は、ソースフォロア回路の飽和領域の動作範囲内ではゲイン低下しないため、最終段ソースフォロア回路のドレイン電圧を低電圧化すると、動作電圧は固定されたまま飽和領域の動作可能範囲の上限が動作電圧近傍まで下がり、すなわち動作点マージンが少なくなる、という第１の課題を有していた。
【００１４】
さらに、従来技術の固体撮像装置に、ＤＣレベルをシフトさせるレベルシフト回路を追加すると、チップ占有面積の増大と負荷容量増大に伴う周波数特性の劣化が生じる、という第２の課題も有している。
【００１５】
前記に鑑み、本発明は信号出力部の回路構成を変えることなく最終段の電源電圧を下げることを可能とし、さらに信号出力部の低消費電力化を図ることのできる固体撮像装置を提供するものである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の固体撮像装置は、光信号を信号電荷に変換する光電変換部と、信号電荷を転送する信号電荷転送部と、転送されてきた信号電荷を電圧として検出する電荷検出部と、駆動トランジスタ、電流源トランジスタおよび抵抗用トランジスタとからなり、画像信号出力を行う最終段を含めて３段以上のソースフォロア回路により構成された信号出力部を備え、駆動トランジスタのうち、少なくとも２つ以上の駆動トランジスタのチャネル領域に閾値電圧を高くするイオン注入層を設け、さらに最終段以外のソースフォロア回路に第１の電圧を印加し、最終段のソースフォロア回路に第１の電圧よりも低電圧の第２の電圧を印加することを特徴とするものである。
【発明の効果】
【００１７】
固体撮像装置の信号出力部は、駆動ＭＯＳトランジスタのチャネル領域に閾値電圧を高くするイオン注入層を設けることにより、駆動ＭＯＳトランジスタのゲート・ソース間電圧の和（Ｖｇｓ）を従来よりも大きくすることができる。
【００１８】
すなわち、出力電圧のＤＣレベルを更にΔＶｇｓシフトさせることが可能となる（ΔＶｇｓは駆動ＭＯＳトランジスタのゲート・ソース間電圧の増加分の和を表す。）。
【００１９】
これにより、最終段である３段目ソースフォロア回路のドレイン電圧をＶＤＤ１−Ｖｇｓの電圧以下に下げることが可能となる。
【００２０】
さらに、ソースフォロア回路の動作電圧も、飽和領域動作可能な範囲内でＤＣレベルがシフトする。
【００２１】
すなわち、駆動ＭＯＳトランジスタのｇｍはほとんど変わらないため、ソースフォロア回路のゲインは低下しない。
【００２２】
また、ＤＣレベルシフト量はイオン注入の不純物濃度（ドーズ量）により制御することができる。
【００２３】
これにより回路構成を変えずに大電流を必要とする最終段である３段目のドレイン電圧を従来よりも低くすることができ、消費電力の低減を図ることが可能となる。
【００２４】
しかも、その従来よりも低くしたドレイン電圧でも３段目のソースフォロア回路は正常に動作し、ソースフォロア回路のゲイン低下等の特性劣化はない。
【００２５】
また、固体撮像装置の周辺回路は、電源電圧よりも低い電圧を用いることで更なる消費電力の低減を図ることが可能となる。
【００２６】
また、閾値電圧を高くするイオン注入層をトランジスタのチャネル領域に設けることで、短チャネル効果を抑制する効果も享受することができ、トランジスタの更なる微細化を行うことが可能となり特性改善を行うことができる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照しながら、本発明の実施形態に係る固体撮像装置について説明する。
【００２８】
図１は、本実施形態の固体撮像装置の信号出力部を示す回路図である。また、図２は、本実施形態のイオン注入層を備えた駆動ＭＯＳトランジスタの構成概略図である。
【００２９】
なお、ＶｇｓはＤＣレベルのシフト量、ＶＤＤ１は第１の電源電圧、ＶＤＤ２は別電源化させた第２の電源電圧（ＶＤＤ１＞ＶＤＤ２）、ＶＬＧは電流源ＭＯＳトランジスタのゲート電圧、Ｖｉｎは入力電圧、Ｖｏｕｔは出力電圧、ＶＧは駆動ＭＯＳトランジスタのゲート電圧、Ｌはトランジスタのチャネル長、Ｉｄは動作電流である。
【００３０】
図中のＭ１、Ｍ２、Ｍ３は信号出力部の初段のソースフォロア回路を成すＭＯＳトランジスタで、Ｍ１が駆動ＭＯＳトランジスタ、Ｍ２が電流源ＭＯＳトランジスタ、Ｍ３が抵抗用ＭＯＳトランジスタである。また、Ｍ４、Ｍ５、Ｍ６は２段目のソースフォロア回路を成すＭＯＳトランジスタであり、Ｍ４が駆動ＭＯＳトランジスタ、Ｍ５が電流源ＭＯＳトランジスタ、Ｍ６が抵抗用ＭＯＳトランジスタである。また、Ｍ７、Ｍ８、Ｍ９は３段目のソースフォロア回路を成すＭＯＳトランジスタであり、Ｍ７が駆動ＭＯＳトランジスタ、Ｍ８が電流源ＭＯＳトランジスタ、Ｍ９が抵抗用ＭＯＳトランジスタである。
【００３１】
上記各駆動ＭＯＳトランジスタのうち、Ｍ１、Ｍ４のドレインは電源端子ＶＤＤ１に接続する。また、Ｍ７のドレインは別電源化された電源端子ＶＤＤ１よりも低い電圧を印加する電源端子ＶＤＤ２に接続する。また、電流源ＭＯＳトランジスタＭ２、Ｍ５、Ｍ８のゲートは、ＶＬＧ（電流源ＭＯＳトランジスタのゲート電圧）の電圧によりバイアスされている。
【００３２】
また、各段のソースフォロア回路の電流源ＭＯＳトランジスタＭ２、Ｍ５、Ｍ８のソースは、それぞれ抵抗用ＭＯＳトランジスタＭ３、Ｍ６、Ｍ９を介して接地されている。
【００３３】
各駆動ＭＯＳトランジスタＭ１、Ｍ４、Ｍ７は、従来技術の各段のＶｇｓ１、Ｖｇｓ２、Ｖｇｓ３は小さく、ＤＣレベルのシフト量Ｖｇｓは少ない。
【００３４】
しかし、図２に示すように、本実施形態では閾値電圧を高くするイオン注入層を各駆動ＭＯＳトランジスタＭ１、Ｍ４、Ｍ７のチャネル領域に設けることを特徴とする。
【００３５】
すなわち、各段の閾値電圧を高くして、Ｖｇｓを従来よりも大きくすることで、出力電圧のＤＣレベルを更にシフトさせてＤＣレベルのシフトを行う。
【００３６】
さらに、Ｖｇｓ１’、Ｖｇｓ２’、Ｖｇｓ３’を閾値電圧を高くするイオン注入層を設けた場合の各段駆動ＭＯＳトランジスタのゲート・ソース間電圧と定義すると、Ｖｇｓ１＜Ｖｇｓ１’、Ｖｇｓ２＜Ｖｇｓ２’、Ｖｇｓ３＜Ｖｇｓ３’である。
【００３７】
次に、図３を用いて、本実施形態と従来技術の駆動ＭＯＳトランジスタのＶｓ−Ｉｄｓ特性の概略図を示す。
【００３８】
従来技術では、初段ソースフォロア回路の駆動ＭＯＳトランジスタＶｓ−Ｉｄｓ特性６１に対して、３段目ソースフォロア回路の駆動ＭＯＳトランジスタＶｓ−Ｉｄｓ特性６２がＶｇｓだけシフトしている。
【００３９】
しかし、本実施形態に係る固体撮像装置の出力信号部は、閾値電圧を高くするイオン注入層を各駆動ＭＯＳトランジスタＭ１、Ｍ４、Ｍ７のチャネル領域に設けている。
【００４０】
この場合、図３の６３に示すように、更にＤＣレベルのシフト分ΔＶｇｓだけシフトさせることが可能となり、最終段の電源電圧を低くすることができる。
【００４１】
従って、本発明の固体撮像装置は回路構成を変えずに大電流を必要とする最終段の電源電圧を別電源化により下げることが可能となる。
【００４２】
しかも、その従来よりも低くした電源電圧でも最終段のソースフォロア回路は正常に動作し、ソースフォロア回路のゲイン低下等の特性劣化を伴うことなく消費電力の低減を図ることが可能となる。すなわち、従来技術に比べ電流値が同じ場合、２０〜３０％消費電力を低減することができる。
【００４３】
以上、説明したように本発明の固体撮像装置は、その信号出力部がソースフォロア回路により構成され、駆動ＭＯＳトランジスタのチャネル領域に閾値電圧を高くするイオン注入層を設けるようにして、最終段の電源電圧を別電源化で低電圧化するようにしているものである。
【００４４】
さらに、低電圧化を実現するために具体的な方法は、全段の駆動ＭＯＳトランジスタのチャネル領域に閾値電圧を高くするイオン注入層を設けることで、各段の閾値電圧を例えば０．５Ｖ〜１Ｖ程度高くして、Ｖｇｓを従来技術の３Ｖ程度よりも大きくし、出力電圧のＤＣレベルをΔＶｇｓを１．５Ｖ〜３Ｖ程度更にシフトさせた分だけ、初段、２段目の電源電圧よりも低くした電源電圧で最終段である３段目のソースフォロア回路を動作させるようにしたものである。
【００４５】
また、本発明では駆動ＭＯＳトランジスタ以外の電流源ＭＯＳトランジスタ等のチャネル領域には、この閾値電圧を高くするイオン注入層は設ける必要はない。
【００４６】
例えば、全段の駆動ＭＯＳトランジスタのチャネル領域に閾値電圧を高くするイオン注入層を適用しているが、必ずしもそれに限定されるものではなく、少なくとも２つ以上の段に閾値電圧を高くするイオン注入層が適用されていれば良く、イオン注入層を適用しない段が存在しても良い。
【００４７】
また、初段、２段目の電源電圧ＶＤＤ１は、例えば１２Ｖ程度であるが、電荷検出部をリセットするのに必要な電圧であれば必ずしもそれに限定されるものではない。
【００４８】
また、最終段の低くした電源電圧ＶＤＤ２についても、例えば８Ｖ程度であるがソースフォロア回路として機能させることができる電圧であれば良く、必ずしもそれに限定されるものではない。
【００４９】
また、信号出力部を構成するソースフォロア回路の段数は例えば、３段であるが、それよりも多くても少なくても良く、低くした電源電圧も最終段だけでなく、他の段と組み合わせて使用しても良い。
【００５０】
また、ソースフォロア回路の電流源ＭＯＳトランジスタのゲート電圧（ＶＬＧ）は例えば３．５Ｖであるが、その電流源ＭＯＳトランジスタがソースフォロア回路の電流源ＭＯＳトランジスタとして機能させることができる電圧であれば良く、必ずしもそれに限定されるものではない。
【００５１】
また、ソースフォロア回路の電流源の定電流特性を向上させる目的で抵抗として、例えば抵抗用ＭＯＳトランジスタを用いても良く、必ずしも抵抗にＭＯＳトランジスタを用いる必要はない。
【産業上の利用可能性】
【００５２】
本発明は、回路構成を変えずに大電流を必要とする最終段のドレイン電圧を低くすることができ、低くしたドレイン電圧でも最終段のソースフォロア回路は正常に動作させることができ、ソースフォロア回路のゲイン低下等の特性劣化を防ぐことができ、低消費電力が求められるカメラに用いる固体撮像装置として特に有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係る固体撮像装置の信号出力部を示した回路図
【図２】本発明の実施形態に係る固体撮像装置の駆動ＭＯＳトランジスタを示した断面構造図
【図３】本発明の実施形態および従来技術の駆動ＭＯＳトランジスタのＶｓ−Ｉｄｓ特性の概略図
【図４】特許文献１に記載された従来技術の固体撮像装置の信号出力部を示した回路図
【図５】特許文献２に記載された従来技術の固体撮像装置の信号出力部を示した回路図
【符号の説明】
【００５４】
１１  初段ソースフォロア回路
１２  ２段目ソースフォロア回路
１３  ３段目ソースフォロア回路
２１  ＭＯＳトランジスタのソース
２２  ＭＯＳトランジスタのゲート
２３  ＭＯＳトランジスタのドレイン
２４  ｐ型ウェル
２５  半導体基板
２６  イオン注入層
６１  従来の初段ソースフォロア回路の駆動ＭＯＳトランジスタＶｓ−Ｉｄｓ特性
６２  従来の３段目ソースフォロア回路の駆動ＭＯＳトランジスタ  Ｖｓ−Ｉｄｓ特性
６３  本発明の全段の駆動ＭＯＳトランジスタに適用した場合の３段目ソースフォロア回路の駆動ＭＯＳトランジスタＶｓ−Ｉｄｓ特性
【図１】
2007019691.tif 000003
【図２】
2007019691.tif 000004
【図３】
2007019691.tif 000005
【図４】
2007019691.tif 000006
【図５】
2007019691.tif 000007