(57)【要約】【課題】ＡＰＣ制御以外にも利用することが可能な半導体集積回路及びそれを備えた光電センサを提供する。【解決手段】半導体集積回路３０には、回路チップ１０とともにＣＰＵ３１が搭載されている。このＣＰＵ３１は、１対の制御端子２０，２１にそれぞれ接続され、各スイッチ素子１２，１６をオンオフ制御するための制御信号Ｓ１，Ｓ２を与える。また、ＣＰＵ３１は、回路チップ１０の第２外部入力端子１９にも接続されている。更に、ＣＰＵ３１は、ＡＤコンバータ３２及び増幅回路３３を介して第３外部入力端子３４に接続されている。また、ＣＰＵ３１には、メモリ３５及びデータ入力端子３６が接続されている。半導体集積回路３０は、外部出力端子１３、外部接続端子１４，１５、第１外部入力端子１７、データ入力端子３６及び第３外部入力端子３４を外部端子としてパッケージ化された構成になっている。【選択図】図２
2007235436.tif 000002
【特許請求の範囲】
【請求項１】
比較回路と、
前記比較回路からの出力信号を外部に出力する外部出力端子と、
前記比較回路の出力側と一方の入力側とにそれぞれ接続された１対の外部接続端子と、
前記比較回路の前記一方の入力側に接続され外部から第１アナログ信号が入力される第１外部入力端子と、
外部から第２アナログ信号が入力される第２外部入力端子と、
前記第２外部入力信号から入力された前記第２アナログ信号に応じたアナログ信号を前記比較回路の他方の入力側に与えるアナログ出力制御回路と、
前記比較回路の前記他方の入力側に閾値としての基準電圧を与えて、前記第１外部入力端子に入力される前記第１アナログ信号と前記基準電圧との差に応じて前記比較回路の出力レベルを調整するためのＡＰＣ制御回路と、
前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれの動作を有効化させるかを選択する選択回路と、を備える電子回路。
【請求項２】
前記比較回路の出力側と前記外部出力端子との間に接続された第１スイッチ素子を備え、
前記ＡＰＣ制御回路は、前記第１スイッチ素子にパルス信号を与えオンオフ制御する請求項１に記載の電子回路。
【請求項３】
前記第１外部入力端子と前記比較回路の前記一方の入力側との間に接続された第２スイッチ素子を備え、
前記第２スイッチ素子は、前記ＡＰＣ制御回路の有効化によりオンされ、前記アナログ出力制御回路の有効化によりオフされる請求項１または請求項２に記載の電子回路。
【請求項４】
前記選択回路は、前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれを有効化させるかを指示する情報が記憶されるメモリを有し、このメモリに記憶された前記情報に応じて前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれを有効化するかを決定する構成とされている請求項１から請求項３のいずれかに記載の電子回路。
【請求項５】
前記請求項１から請求項３のいずれかに記載の電子回路と、
前記電子回路の前記１対の外部接続端子間に接続されるコンデンサと、
前記外部出力端子からの出力信号レベルに応じて発光し、所定の検出領域に光を照射する発光素子と、
前記検出領域からの光を受光する受光素子と、
前記発光素子からの光を受光し、その受光量に応じた受光信号を前記第１アナログ信号として第１外部入力端子に与えるモニタ用受光素子とを備え、
前記電子回路の前記ＡＰＣ制御回路が有効化されている光電センサ。
【請求項６】
前記請求項１から請求項３のいずれかに記載の電子回路と、
前記電子回路の前記１対の外部接続端子間を短絡接続する短絡素子と、
所定の検出領域に光を照射する発光素子と、
前記検出領域からの光を受光し、その受光量に応じた受光信号を前記第２アナログ信号として前記第２外部入力端子に与える受光素子とを備え、
前記電子回路の前記アナログ出力制御回路が有効化されている光電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路及び光電センサに関する。
【背景技術】
【０００２】
例えば、透過型のレーザセンサは、投光素子と受光素子とを対向して配置し、光路に被検出物体が入るとその受光量の変化から被検出物体の変位を検出するようにした構成である。一般にレーザセンサの投光素子にはモニタ用受光素子を一体に備えたレーザダイオードが用いられており、ＡＰＣ（Auto  Power  Control）制御によってレーザダイオードからのレーザ光出力を一定に保つようにしている（下記特許文献１，２参照）。
【０００３】
具体的には、レーザダイオードから出射したレーザ光の一部がこれに一体に備えられたモニタ用受光素子に入射して、ここで光電変換によっ入射光量に応じた電気信号が出力される。増幅回路で所定の振幅に増幅された後、比較回路で内部の基準信号と増幅回路からの出力信号とが比較される。そして、レーザダイオードの駆動回路は比較回路からの出力信号に基づいてレーザダイオードへ供給する駆動電流を調整することによってレーザダイオードのレーザ光出力が一定に保たれる。
【特許文献１】特開昭６１−２０２３４５号公報
【特許文献２】特許第２５４０８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来、ＡＰＣ制御用に用いられる半導体集積回路は、図６に示すように、オペアンプ１を積分器として作用させるためのコンデンサ２がそのオペアンプ１の入出力間に既に接続された状態で半導体集積回路３内に組み込まれたものとなっていた。従って、この半導体集積回路３は、ＡＰＣ制御用としてしか使用できず、他の用途に利用することができなった。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、ＡＰＣ制御以外にも利用することが可能な電子回路及びそれを備えた光電センサを提供するところにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明に係る電子回路は、比較回路と、前記比較回路からの出力信号を外部に出力する外部出力端子と、前記比較回路の出力側と一方の入力側とにそれぞれ接続された１対の外部接続端子と、前記比較回路の前記一方の入力側に接続され外部から第１アナログ信号が入力される第１外部入力端子と、外部から第２アナログ信号が入力される第２外部入力端子と、前記第２外部入力信号から入力された前記第２アナログ信号に応じたアナログ信号を前記比較回路の他方の入力側に与えるアナログ出力制御回路と、前記比較回路の前記他方の入力側に閾値としての基準電圧を与えて、前記第１外部入力端子に入力される前記第１アナログ信号と前記基準電圧との差に応じて前記比較回路の出力レベルを調整するためのＡＰＣ制御回路と、前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれの動作を有効化させるかを選択する選択回路と、を備える。
【０００７】
請求項２の発明は、請求項１に記載の電子回路において、前記比較回路の出力側と前記外部出力端子との間に接続された第１スイッチ素子を備え、前記ＡＰＣ制御回路は、前記第１スイッチ素子にパルス信号を与えオンオフ制御する。
【０００８】
請求項３の発明は、請求項１または請求項２に記載の電子回路において、前記第１外部入力端子と前記比較回路の前記一方の入力側との間に接続された第２スイッチ素子を備え、前記第２スイッチ素子は、前記ＡＰＣ制御回路の有効化によりオンされ、前記アナログ出力制御回路の有効化によりオフされる。
【０００９】
請求項４の発明は、請求項１から請求項３のいずれかに記載の電子回路において、前記選択回路は、前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれを有効化させるかを指示する情報が記憶されるメモリを有し、このメモリに記憶された前記情報に応じて前記アナログ出力制御回路及び前記ＡＰＣ制御回路のいずれを有効化するかを決定する構成とされている。
【００１０】
請求項５の発明に係る光電センサは、前記請求項１から請求項３のいずれかに記載の電子回路と、前記電子回路の前記１対の外部接続端子間に接続されるコンデンサと、前記外部出力端子からの出力信号レベルに応じて発光し、所定の検出領域に光を照射する発光素子と、前記検出領域からの光を受光する受光素子と、前記発光素子からの光を受光し、その受光量に応じた受光信号を前記第１アナログ信号として第１外部入力端子に与えるモニタ用受光素子とを備え、前記電子回路の前記ＡＰＣ制御回路が有効化されている光電センサ。
【００１１】
請求項６の発明に係る光電センサは、前記請求項１から請求項３のいずれかに記載の電子回路と、前記電子回路の前記１対の外部接続端子間を短絡接続する短絡素子と、所定の検出領域に光を照射する発光素子と、前記検出領域からの光を受光し、その受光量に応じた受光信号を前記第２アナログ信号として前記第２外部入力端子に与える受光素子とを備え、前記電子回路の前記アナログ出力制御回路が有効化されている。
【発明の効果】
【００１２】
＜請求項１の発明＞
本構成によれば、電子回路をＡＰＣ制御用として使用する場合には、比較回路の出力側と一方の入力側とにそれぞれ接続された１対の外部接続端子間にコンデンサを接続して比較回路とともに積分器を構成させ、選択回路によってＡＰＣ制御回路を有効化させればよい。一方、電子回路をアナログ出力用として使用する場合には、上記１対の外部接続端子間を短絡接続して比較回路をバッファ回路として作用させ、選択回路によってアナログ出力制御回路を有効化させればよい。従って、本構成の電子回路は、ＡＰＣ制御用以外にもアナログ出力用として利用することができる。
【００１３】
＜請求項２の発明＞
本構成によれば、ＡＰＣ制御時におけるパルス駆動の機能を電子回路内に設けた構成とされている。
【００１４】
＜請求項３の発明＞
本構成によれば、アナログ出力制御回路の動作が有効化されたときには、第２スイッチ素子をオフすることで、第１外部入力端子の電位変動がアナログ出力に影響を与えることを防止できる。
【００１５】
＜請求項４の発明＞
本構成によれば、メモリに情報を記憶させることで、アナログ出力制御回路及びＡＰＣ制御回路のいずれを有効化するかを容易に決定することができる。
【００１６】
＜請求項５の発明＞
本構成は、上記各電子回路を用いて発光素子の発光量をＡＰＣ制御する光電センサである。
【００１７】
＜請求項６の発明＞
本構成は、上記各電子回路を用いて検出領域内に存在する検出対象物に応じて変化する受光素子での受光量を外部にアナログ出力する光電センサである。
【発明を実施するための最良の形態】
【００１８】
本発明の一実施形態を図１〜図５を参照しつつ説明する。
１．回路チップ
図１には、本実施形態で使用される回路チップ１０の内部構成を示したブロック図である。同図に示すように、この回路チップ１０は、比較回路としてオペアンプ１１を備えている。オペアンプ１１の出力側には、第１スイッチ素子１２（例えばＦＥＴまたはバイポーラトランジスタ）を介して外部出力端子１３が接続されている。また、オペアンプ１１の出力側と負入力側（本発明の「比較回路の一方の入力側」に相当）とには外部接続端子１４，１５がそれぞれ接続されている。更に、オペアンプ１１の負入力側には、第２スイッチ素子（例えばＦＥＴまたはバイポーラトランジスタ）を介して第１外部入力端子１７が接続されている。また、オペアンプ１１の正入力側（本発明の「比較回路の他方の入力側」に相当）には、ＤＡコンバータ１８を介して第２外部入力端子１９が接続されている。そして、回路チップ１０は、上記５つの端子１３〜１５，１７，１９及び各スイッチ素子１２，１６への制御信号が入力される制御端子２０，２１を外部端子としてパッケージ化されている。従って、図６に示した従来の構成とは異なり、オペアンプ１１とともに積分器を構成するコンデンサ４５を外付けとすることができる。
【００１９】
２．半導体集積回路
図２には、上記回路チップ１０を利用して構成された半導体集積回路３０（本発明の「電子回路」に相当）の内部構成を示したブロック図である。この半導体集積回路３０には、上記回路チップ１０とともにＣＰＵ３１が搭載されている。このＣＰＵ３１は、上記１対の制御端子２０，２１にそれぞれ接続され、各スイッチ素子１２，１６をオンオフ制御するための制御信号Ｓ１，Ｓ２を与える。また、ＣＰＵ３１は、回路チップ１０の第２外部入力端子１９にも接続されている。更に、ＣＰＵ３１は、ＡＤコンバータ３２及び増幅回路３３を介して第３外部入力端子３４に接続されている。また、ＣＰＵ３１には、メモリ３５及びデータ入力端子３６が接続されている。このような構成により、半導体集積回路３０は、外部出力端子１３、外部接続端子１４，１５、第１外部入力端子１７、データ入力端子３６及び第３外部入力端子３４を外部端子としてパッケージ化された構成になっている。
【００２０】
次に、ＣＰＵ３１により実行可能な処理内容について図３に示すフローチャートを参照して説明する。メモリ３５には、この半導体集積回路３０をＡＰＣ（Auto  Power  Control）制御用として使用するか、アナログ出力用として使用するかを指示する指示データが記憶される。また、メモリ３５には、ＡＰＣ制御用として使用する場合におけるＡＰＣ用閾値データが記憶される。これらのデータは、例えば図示しないデータ送信装置を上記データ入力端子３６に接続し、ＣＰＵ３１に送信されることでメモリ３５に更新変更可能に記憶される。
【００２１】
そして、ＣＰＵ３１は、これに電源が投入されると、Ｓ１１でメモリ３５に記憶された指示データを読み出して、ＡＰＣ制御用として動作するか、アナログ出力用として動作するかを決定する。このとき、ＣＰＵ３１は、メモリ３５とともに本発明の「選択回路」として機能する。指示データがＡＰＣ制御用として動作することを指示するものであった場合には（Ｓ１１で「Ｙ」）、Ｓ１２でメモリ３５から上記ＡＰＣ用閾値データを読み出し、このＡＰＣ用閾値に応じたデジタル信号をＤＡコンバータ１８に与える。これにより、ＡＰＣ用閾値に応じた基準電圧がオペアンプ１１の正入力側に与えられる。次いで、ＣＰＵ３１は、Ｓ１３で第２スイッチ素子１６に制御信号Ｓ２を与えてオン（開）状態とする。そして、Ｓ１４で、第１スイッチ素子１２にパルス状の制御信号（パルス信号）を与えてオンオフ動作をさせる。このとき、ＣＰＵ３１は、後述するようにＡＰＣ制御用の動作を行うようになり、本発明の「ＡＰＣ制御回路」として機能する。
【００２２】
一方、指示データがＡＰＣ制御用として動作することを指示するものであった場合には（Ｓ１１で「Ｎ」）、ＣＰＵ３１は、Ｓ１５で第２スイッチ素子１６をオフ（閉）状態を維持させ、Ｓ１６で第１スイッチ素子１２に制御信号を与えてオン（開）状態を維持させる。そして、ＣＰＵ３１は、Ｓ１７では、第３外部入力端子３４にアナログ信号が入力され増幅回路３３で増幅されＡＤコンバータ３２でＡ／Ｄ変換されたデジタル信号を受けたときに、そのデジタル信号をＤＡコンバータ１８に引き渡すよう動作する。このとき、ＣＰＵ３１は、後述するようにアナログ出力用の動作を行うようになり、本発明の「アナログ出力制御回路」として機能する。
【００２３】
３．半導体集積回路をＡＰＣ制御用として利用した光電センサ
図４は、上記半導体集積回路１０をＡＰＣ制御用として利用した光電センサ４０の内部構成を示したブロック図である。この光電センサ４０は、所定の検出領域に向けて光を照射する発光素子４１（例えば発光ダイオードやレーザダイオード）と、発光素子４１から照射され検出領域内に存在する検出対象物としてのワークＷで反射した光を受光する検出用受光素子４２（例えばフォトダイオードやフォトトランジスタ）とを備える。また、光電センサ４０は、上記発光素子４１からの一部の光を受光するモニタ用受光素子４３（例えばフォトダイオードやフォトトランジスタ）をも備える。そして、発光素子４１を導通させるスイッチ素子４４（例えばＦＥＴまたはバイポーラトランジスタ）の制御端子に上記外部出力端子１３が接続されている。モニタ用受光素子４３の出力端子は、第１外部入力端子１７に接続されている。
【００２４】
また、半導体集積回路１０の１対の外部接続端子１４，１５間にはコンデンサ４５が接続されており、これにより、オペアンプ１１及びコンデンサ４５は積分器として機能する。メモリ３５には、ＡＰＣ制御用として動作することを指示する指示データが予め記憶されている。なお、検出用受光素子４２の出力側は検出回路４６に接続され、検出用受光素子４２での受光量に応じた検出用受光信号Ｓ３が検出回路４６に与えられる。この検出回路４６は、受けた検出用受光信号Ｓ３に基づき上記受光量が所定の検出用閾値を下回っている場合にワークＷ無しと判断し、受光量が検出用閾値を上回っている場合にワークＷ有りと判断し、例えば外部に検出信号Ｓ４を出力する。
【００２５】
この光電センサ４０に電源投入がされたときには、ＣＰＵ３１は上述したＡＰＣ制御用の動作を行う。即ち、オペアンプ１１に正入力側にＡＰＣ用閾値としての基準電圧を与え（Ｓ１２）、第２スイッチ素子１６をオン状態として、モニタ用受光素子４３からの受光量に応じたモニタ用受光信号Ｓ５（第１アナログ信号）がオペアンプ１１の負入力側に与えられることを許容する（Ｓ１３）。そして、第１スイッチ素子１２にパルス信号Ｓ６を与えてオンオフ動作をさせる。これにより、外部出力端子１３に連なるスイッチ素子４４がオンオフ動作し、もって発光素子４１がパルス発光する。このパルス信号Ｓ６の振幅レベルは、オペアンプ１１におけるモニタ用受光信号Ｓ５レベルとＡＰＣ用閾値との差に応じて変更され、これにより、発光素子４１が所定の発光強度で発光するようにＡＰＣ制御を実行する。
【００２６】
４．半導体集積回路をアナログ出力用として利用した光電センサ
図５は、上記半導体集積回路１０をアナログ出力用として利用した光電センサ５０の内部構成を示したブロック図である。この光電センサ５０も、所定の検出領域に向けて光を照射する発光素子５１（例えば発光ダイオードやレーザダイオード）と、発光素子５１から照射され検出領域内に存在する検出対象物としてのワークＷで反射した光を受光する検出用受光素子５２（例えばフォトダイオードやフォトトランジスタ）とを備える。発光素子５１は、これを導通させるスイッチ素子５３（例えばＦＥＴまたはバイポーラトランジスタ）に制御信号を与えてオンオフ動作させる駆動回路５４によって発光動作が制御される。
【００２７】
また、半導体集積回路１０の１対の外部接続端子１４，１５間は短絡接続されており、これにより、オペアンプ１１はバッファ回路として機能する。メモリ３５には、アナログ出力用として動作することを指示する指示データが予め記憶されている。
【００２８】
この光電センサ５０に電源投入がされたときには、ＣＰＵ３１は上述したアナログ出力用の動作を行う。即ち、第２スイッチ素子１６をオフ状態に維持し（Ｓ１５）、第１スイッチ素子１２をオン状態に維持する（Ｓ１６）。そして、検出用受光素子５２から出力される受光量に応じた検出用受光信号Ｓ７（第２アナログ信号）は、増幅回路３３で増幅されＡＤコンバータ３２にデジタル信号に変換される。ＣＰＵ３１は、所定のタイミングでこのＡＤコンバータ３２からのデジタル信号を読み込んで、ＤＡコンバータ１８に与える（Ｓ１７）。これにより、検出用受光素子５２での受光量に応じたアナログ信号Ｓ８が外部出力端子１３から出力される。
【００２９】
以上のように、本実施形態で使用される半導体集積回路１０は、ＡＰＣ用としてだけでなくアナログ出力用としても利用することができる。また、アナログ出力用として使用する場合には、第２スイッチ素子１６をオフして第１外部入力端子１７の電位変動による影響を防止するようにしている。
【００３０】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、反射型の光電センサ４０，５０に適用した例を説明したが、これに限らず、透過型の光電センサにも適用できることは言うまでもない。また、光電センサ以外であっても、ＡＰＣ制御やアナログ出力を要する他の電気機器にも適用することができる。
【００３１】
（２）上記実施形態では、データ入力端子３６を設けて外部から指示データを有線でＣＰＵ３１に与えてメモリ３５に記憶させる構成としたが、これに限らず、例えばメモリ３５をＲＦＩＤタグとして、ＩＣリーダライタを用いて無線で指示データを書き込む構成であってもよい。この構成であればデータ入力端子３６を設ける必要がなくなる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態の回路チップの内部構成を示したブロック図
【図２】半導体集積回路の内部構成を示したブロック図
【図３】ＣＰＵの制御内容を示すフローチャート
【図４】半導体集積回路をＡＰＣ制御用として利用した光電センサの内部構成を示したブロック図
【図５】半導体集積回路をアナログ出力用として利用した光電センサの内部構成を示したブロック図
【図６】従来の半導体集積回路の構成を示したブロック図
【符号の説明】
【００３３】
１１…オペアンプ（比較回路）
１２…第１スイッチ素子
１３…外部出力端子
１４，１５…外部接続端子
１７…第１外部入力端子
１９…第２外部入力端子
３０…半導体集積回路（電子回路）
３１…ＣＰＵ（ＡＰＣ制御回路、アナログ出力制御回路、選択回路）
３５…メモリ（選択回路）
４０，５０…光電センサ
４１，５１…発光素子
４２，５２…検出用受光素子（受光素子）
４３…モニタ用受光素子
４５…コンデンサ
Ｓ５…モニタ用受光信号（第１アナログ信号）
Ｓ６…パルス信号
Ｓ７…検出用受光信号（第２アナログ信号）
Ｓ８…アナログ信号
【図１】
2007235436.tif 000003
【図２】
2007235436.tif 000004
【図３】
2007235436.tif 000005
【図４】
2007235436.tif 000006
【図５】
2007235436.tif 000007
【図６】
2007235436.tif 000008