(57)【要約】【課題】  入力画像を並列的に画像処理する画像処理装置内部でのデータのやり取りを減らす。【解決手段】  入力画像が分割されて得られた第１の分割画像と第２の分割画像とのうち第１の分割画像に対して画像処理を行った後に、他の画像処理手段で画像処理が行われた後の第２の分割画像の一部の情報を用いて、さらに他の画像処理を行う。【選択図】  図２
2007235393.tif 000002
【特許請求の範囲】
【請求項１】
入力画像が分割されて得られた第１の分割画像と第２の分割画像とのうち第１の分割画像を受取る受取り手段と、
前記受取り手段で受取った第１の分割画像に対して第１の画像処理を行う第１の画像処理手段と、
前記第１の画像処理手段で第１の画像処理が行われた後の第１の分割画像における第１の色の情報を他の画像処理回路に対して出力し、かつ、前記他の画像処理回路で前記第１の画像処理が行われた後の第２の分割画像における第２の色の情報を受取る入出力手段と、
前記入出力手段で受取った第２の分割画像における第２の色の情報と、前記第１の画像処理手段で第１の画像処理が行われた後の第１の分割画像における第２の色の情報とに対して、前記第１の画像処理とは異なる第２の画像処理を行う第２の画像処理手段とを有し、
前記第１の色と前記第２の色とは異なることを特徴とする画像処理回路。
【請求項２】
前記第１の画像処理手段が行う前記第１の画像処理は、
前記受取り手段で受取った第１の分割画像に対して行われる、前記第２の分割画像の情報を必要としない画像処理であり、
前記第２の画像処理手段が行う前記第２の画像処理は、
前記入出力手段で受取った第２の分割画像における第２の色の情報と、前記第１の画像処理手段で第１の画像処理が行われた後の第１の分割画像における第２の色の情報とに対して、前記第１の色の情報を必要としない画像処理であることを特徴とする請求項１に記載の画像処理回路。
【請求項３】
前記第１の画像処理は、注目画素の周囲の画素の画素値は必要としないが、注目画素における他色の画素値を必要とする画像処理であり、
前記第２の画像処理は、注目画素における他色の画素値は必要としないが、注目画素の周囲の画素の画素値を必要とする画像処理であることを特徴とする請求項１又は２に記載の画像処理回路。
【請求項４】
入力画像を第１の分割画像と第２の分割画像とに分割する分割手段と、
第１の画像処理と第２の画像処理とを行う第１の画像処理手段と、
第３の画像処理と第４の画像処理とを行う第２の画像処理手段とを有し、
前記第１の画像処理手段は、前記分割手段で得られた第１の分割画像に対して前記第１の画像処理を行い、当該第１の画像処理後の第１の分割画像における第１の色の情報を前記第２の画像処理手段に対して出力し、
前記第２の画像処理手段は、前記分割手段で得られた第２の分割画像に対して前記第３の画像処理を行い、当該第３の画像処理後の第２の分割画像における第２の色の情報を前記第１の画像処理手段に対して出力し、
前記第１の画像処理手段は、さらに、前記第１の画像処理が行われた後の第１の分割画像における第２の色の情報と、前記第２の画像処理手段で出力された第２の分割画像における第２の色の情報とに対して第２の画像処理を行って出力し、
前記第２の画像処理手段は、あらに、前記第３の画像処理が行われた後の第２の分割画像における第１の色の情報と、前記第１の画像処理手段で出力された第１の分割画像における第１の色の情報とに対して前記第４の画像処理を行って出力し、
さらに、前記第１の画像処理手段で出力された第２の色の情報と、前記第２の画像処理手段で出力された第１の色の情報とを統合する統合手段とを有し、前記第１の色と前記第２の色とは異なることを特徴とする画像処理装置。
【請求項５】
前記第１の画像処理は、
前記分割手段で得られた第１の分割画像に対して行われる、前記第２の分割画像の情報を必要としない画像処理であり、
前記第２の画像処理は、
前記第１の画像処理が行われた後の第１の分割画像における第２の色の情報と、前記第２の画像処理手段で出力された第２の分割画像における第２の色の情報とに対して行われる、前記第１の色の情報を必要としない画像処理であり、
前記第３の画像処理は、
前記分割手段で得られた第２の分割画像に対して行われる、前記第１の分割画像の情報を必要としない画像処理であり、
前記第４の画像処理は、
前記第３の画像処理が行われた後の第２の分割画像における第１の色の情報と、前記第１の画像処理手段で出力された第１の分割画像における第１の色の情報とに対して行われる、前記第２の色の情報を必要としない画像処理であることを特徴とする請求項４に記載の画像処理手段。
【請求項６】
入力画像を第１の分割画像と第２の分割画像とに分割する分割工程と、
第１の画像処理手段が第１の画像処理と第２の画像処理とを行うように制御する第１の制御工程と、
第２の画像処理手段が第３の画像処理と第４の画像処理とを行うように制御する第２の制御工程と、
前記第１の制御工程は、前記第１の画像処理手段が前記分割工程で得られた第１の分割画像に対して前記第１の画像処理を行い、当該第１の画像処理後の第１の分割画像における第１の色の情報を前記第２の画像処理手段に対して出力するように制御し、
前記第２の制御工程は、前記第２の画像処理手段が前記分割工程で得られた第２の分割画像に対して前記第３の画像処理を行い、当該第３の画像処理後の第２の分割画像における第２の色の情報を前記第１の画像処理手段に対して出力するように制御し、
前記第１の制御工程は、さらに、前記第１の画像処理が行われた後の第１の分割画像における第２の色の情報と、前記第２の画像処理手段で出力された第２の分割画像における第２の色の情報とに対して前記第１の画像処理手段が第２の画像処理を行って出力するように制御し、
前記第２の制御工程は、さらに、前記第３の画像処理が行われた後の第２の分割画像における第１の色の情報と、前記第１の画像処理手段で出力された第１の分割画像における第１の色の情報とに対して前記第２の画像処理手段が前記第４の画像処理を行って出力するように制御し、
さらに、前記第１の画像処理手段で出力された第２の色の情報と、前記第２の画像処理手段で出力された第１の色の情報とを統合する統合工程とを有し、前記第１の色と前記第２の色とは異なることを特徴とする画像処理装置の制御方法。
【請求項７】
請求項６に記載の画像処理装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
【請求項８】
請求項７に記載のプログラムを記憶したコンピュータ読取可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路、及び画像処理装置とその制御方法、プログラム、記憶媒体に関するものである。
【背景技術】
【０００２】
画像処理とは、対象とする画像の各画素の画素値を変換する処理のことである。通常、画像処理を行う際は、一画素ずつ対象とする画素の画素値を変換していくものである。
【０００３】
別の言い方をすると、通常、画像処理を行う際は、対象とする画素（注目画素と称する）を決め、その注目画素における画素値の変換が終了すると、次に対象とする画素を決めるという処理を継続していく。
【０００４】
画像処理装置内部の画像処理には、例えば誤差拡散２値化処理やフィルタ処理のように注目画素の画素値変換を行うにあたって、周囲の画素の情報が必要な画像処理がある。また、例えばＲＧＢ→ＣＭＹＫ変換処理や、色再現性を高めるためにプリンタの色特性を考慮したＣＭＹＫ→ＣＭＹＫの色変換処理（一般にダイレクトマッピング処理やマスキング処理と言われる）などのように、注目画素における対象色の画素値変換を行うにあたって、周囲の画素の情報が必要ではない（代わりに、注目画素における対象色を含む全ての色の情報が必要な）画像処理が存在する。
【０００５】
また、画像処理の高速化のために、並列処理が望まれている。
【０００６】
こうした状況を鑑みてなされたと思われる文献が特許文献１である。この特許文献１では、まず、入力画像をライン別に分割し、当該分割後の各ラインに対して周囲の画素の情報が必要でない（かつ、対象画素における他色の情報が必要な）画像処理を並列的に行っている。そして、これらの各ラインの情報をまとめて新たな画像を生成している。次に、生成された新たな画像をＣＭＹＫの各プレーンに分割し、当該分割後の各プレーンに対して、周囲の画素の情報が必要な（かつ、対象画素における他色の情報は必要ない）画像処理を並列的に行っている。
【０００７】
このように、特許文献１では、いったん各ラインの情報をまとめた後に、まとめてできた新たな画像をＣＭＹＫの各プレーンに分割している。
【特許文献１】特許公報２７９２５５９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、まとめてできた新たな画像のデータサイズは必然的に大きくなる。このデータサイズの大きい新たな画像を（例えば、特許文献１における図７のＡ−３からＢ−１に）高速に転送するためには必然的に多くの本数のデータバスを設ける必要がある。
【０００９】
本発明は、以上のような課題を鑑みてなされたものであり、その目的とするところは、入力画像を並列的に画像処理する画像処理装置内部でのデータのやり取りを減らすことにある。
【課題を解決するための手段】
【００１０】
前記課題を達成するために、本発明における画像処理回路は以下の特徴を有する。
【００１１】
即ち、入力画像が分割されて得られた第１の分割画像と第２の分割画像とのうち第１の分割画像を受取る受取り手段と、前記受取り手段で受取った第１の分割画像に対して第１の画像処理を行う第１の画像処理手段と、前記第１の画像処理手段で第１の画像処理が行われた後の第１の分割画像における第１の色の情報を他の画像処理回路に対して出力し、かつ、前記他の画像処理回路で前記第１の画像処理が行われた後の第２の分割画像における第２の色の情報を受取る入出力手段と、前記入出力手段で受取った第２の分割画像における第２の色の情報と、前記第１の画像処理手段で第１の画像処理が行われた後の第１の分割画像における第２の色の情報とに対して、前記第１の画像処理とは異なる第２の画像処理を行う第２の画像処理手段とを有し、前記第１の色と前記第２の色とは異なることを特徴とする。
【発明を実施するための最良の形態】
【００１２】
（第１の実施例）
図２５は本特許における各実施例の基本となるＭＦＰを中心としたスキャン・プリントシステムの構成を示す図である。
【００１３】
１００は、ローカルエリアネットワーク（以降「ＬＡＮ」とする）１２０に接続されているＭＦＰ・Ａである。
【００１４】
１０１はスキャナ部であり、ＣＣＤにより原稿を光学的に読み取り、アナログ・デジタル変換によって、ＲＧＢのデジタル信号とするものである。
【００１５】
１０２は画像処理部であり、デジタル化されたＲＧＢ信号を入力し、フィルタリングや色変換などの各種画像処理を行い、各出力先に応じた信号、例えばカラー２値プリンタの場合、ＣＭＹＫの２値画像信号として出力を行う。内部の詳細は後に説明を行う。
【００１６】
１０３はメモリであり、前記スキャナからのＲＧＢ画像データや、前記画像処理部からの各種画像データなど、各種画像データを確保しておく部分で、ＲＡＭなどの記憶媒体などで構成されている。これによって、同じ画像データを複数枚出力を行うときなど、スキャナを複数回動作させること無く、メモリ内に格納されている画像データを出力することによって、プリント処理時間の短縮が可能となる。
【００１７】
１０４はプリンタ部であり、本実施例ではＣＭＹＫ４色のインクを使用するカラー２値プリンタとする。しかし、これに限らず、カラーの多値出力可能なカラープリンタや、モノクロのプリンタなどでも良い。
【００１８】
１０５は圧縮伸張処理部であり、ＲＧＢ多値画像データの圧縮伸張処理や、ＣＭＹＫ２値画像データの圧縮伸張処理などを行う部分となる。本実施例では、ＪＰＥＧ処理による画像データの圧縮、伸張を行う処理が含まれていることとする。
【００１９】
１１０は画像蓄積部であり、複数の画像データをまとめて格納しておくことができる。画像蓄積部は、ハードディスクドライブ（以降「ＨＤＤ」とする）などの大容量の記憶媒体を使用し、大量のデータが格納可能としておき、それらの管理はＭＦＰ・Ａによって行われるものとする。
【００２０】
１０６は外部インターフェイス（以降「外部Ｉ／Ｆ」とする）であり、ＭＦＰ・ＡがＬＡＮに接続し、各種画像データや制御用のコマンドの入出力を行うにあたり、各種ネットワークのプロトコルにあった通信を行うためのインターフェイス部分となる。ＬＡＮ上にはＰＣ・１等のＰＣが接続される事となる。
【００２１】
１０７はデータバス制御部であり、ＭＦＰ・Ａの動作にしたがって、各種処理部分の画像データの受け渡しを行う役割をする。
【００２２】
上記データバス制御部の制御をはじめとする、各種動作モードにおける各処理部分の制御は、操作部（１０８）によってユーザーから指示が与えられ、ＣＰＵ（１０９）によって制御が行われるものとする。
【００２３】
ＰＣ・１（１３０）は、ＬＡＮに接続されているＰＣであり、必要に応じてネットワーク上のＭＦＰや、他のＰＣなどとデータのやり取りを行ったり、ＭＦＰ・Ａとの画像データの送受信やコントロール信号の送受信を行うものとする。
【００２４】
本実施例での実際のＭＦＰ・Ａの構成としては、図２６のように、スキャナ部、プリンタ部、操作部、画像蓄積部に関してはそれぞれ、別のユニット、また、画像処理部、データバス制御部、外部Ｉ／Ｆ部、圧縮伸張処理部、メモリ、ＣＰＵは、コントローラー部として１つのユニットとなっている事を想定している事とする。
【００２５】
また、コントローラ部内で、画像処理部、データバス制御部、外部Ｉ／Ｆ部、圧縮伸張処理部、メモリ、ＣＰＵは、図２７のように１つもしくは複数の基板上で、複数のＬＳＩチップとして分かれた形で構成されているものとする。但し、画像処理部以外の処理部分に関しては、１つもしくは複数のＬＳＩチップでまとめられた状態でも構わないこととする。
【００２６】
前記、基本となるスキャン・プリントシステムの構成によるコピー、ＰＣ・１内の圧縮画像データプリントなどの基本的な動作の説明を行う。
【００２７】
ＭＦＰ・Ａを使用して、通常のコピー動作を行う場合のスキャンからプリントまでのＭＦＰ・Ａ内の画像データの流れを図２８を元に説明を行う。
【００２８】
作業者は操作部より、コピー枚数や原稿の種類などのコピーモードの設定を行う。コピーの各種設定が終了した時点で、操作部のキーからコピースタートを実行する。
【００２９】
スキャンによって原稿画像データがＲＧＢデータとしてスキャナより入力され、それら原稿画像データは画像処理部に入力され、設定に応じた所定の画像処理が実行される。本実施例では、入力されたＲＧＢ画像データを、プリント出力用のＣＭＹＫ２値画像データへと処理を行うものとする。前記内容は、図２８におけるデータバス（１）の部分にあたる。
【００３０】
画像処理部では、各種画像処理を行いＣＭＹＫ２値のプリント画像データとして、データバス制御部にデータの出力を行う。そのＣＭＹＫ２値データは、メモリに格納されるととなる。前記内容は、図２８におけるデータバス（２）の部分にあたる。
【００３１】
原稿の画像データが全てメモリに格納された時点で、ＣＭＹＫ２値データはメモリから出力されデータバス制御部を通りプリンタに入力されプリントアウトされる。前記内容は、図２８におけるデータバス（３）の部分にあたる。
【００３２】
複数枚コピーの設定が行われていた場合には、全枚数の出力が終了するまで、２枚目以降のプリントデータは、メモリから出力され、プリントアウトされる事となる。これによって、２枚目以降のプリントアウトをする際に、原稿を再スキャンする必要がなくなる。
【００３３】
全枚数のプリントアウトが終了した時点で、コピー終了となる。
【００３４】
これらの動作に関する設定は、操作部から作業者によって入力され、その設定がＣＰＵに伝えられる。そしてＣＰＵの制御信号（図示していない）によって、ＭＦＰ・Ａを構成している各処理部分が動作する事となっている。（データバス（４）の部分）
また、設定時の操作部への画像表示やコピー動作実行時のＭＦＰの動作状況（コピー終了、枚数の表示など）は、ＣＰＵから操作部へとデータが送られ、表示部によって作業者に表示されることとなる。（データバス（５）の部分）
次に、ＭＦＰ・Ａを使用して、ＰＣ・１内に格納されているＪＰＥＧ処理によって圧縮されたカラー圧縮済画像データのプリントアウトを行う場合の画像データの流れを図を元に説明を行う。
【００３５】
作業者はＰＣ・１より、出力すべき画像データの指定、ＭＦＰ・Ａのプリントアウト出力時の各種モードの設定を行う。各種設定が終了した時点で、ＰＣ・１からプリントスタートを実行する。
【００３６】
前記プリントスタートの指示によってＰＣ・１内に格納されている指定された画像データがＪＰＥＧ圧縮されたＲＧＢデータとしてＰＣ・１から出力され、ＬＡＮを通って、ＭＦＰ・Ａの外部Ｉ／Ｆに入力される。前記内容は、図２９におけるデータバス（１）の部分にあたる。
【００３７】
ＭＦＰ・Ａの外部Ｉ／Ｆに入力されたＪＰＥＧ圧縮されたＲＧＢデータは、データバス制御部を経由して圧縮伸張部へと入力される。前記内容は、図２９におけるデータバス（２）の部分にあたる。
【００３８】
圧縮伸張部では、ＲＧＢ多値のＪＰＥＧ圧縮の画像データが入力された為、内部の動作はＲＧＢ多値画像データのＪＰＥＧ伸張処理を行う事となる。圧縮伸張部で、ＪＰＥＧ伸張処理を掛けられたＲＧＢ多値の画像データは、再びデータバス制御部に出力され、画像処理部へと入力される。前記内容は、図２９におけるデータバス（３）の部分にあたる。
【００３９】
画像処理部では、入力されたＲＧＢ多値の画像データを、各種画像処理を行いＣＭＹＫ２値のプリント画像データとして、データバス制御部にデータの出力を行う。そのＣＭＹＫ２値データは、メモリに格納されるととなる。前記内容は、図２９におけるデータバス（４）の部分にあたる。
【００４０】
原稿の画像データが全てメモリに格納された時点で、ＣＭＹＫ２値データはメモリから出力されデータバス制御部を通りプリンタに入力されプリントアウトされる。前記内容は、図２９におけるデータバス（５）の部分にあたる。
【００４１】
複数枚プリントアウトの設定が行われていた場合には、全枚数の出力が終了するまで、２枚目以降のプリントデータは、メモリから出力され、プリントアウトされる事となる。これによって、２枚目以降のプリントアウトをする際に、出力データを再度ＰＣ・１から出力し、処理を行う必要がなくなる。そして、全枚数のプリントアウトが終了した時点で、プリント動作終了となる。
【００４２】
これらの動作に関する設定は、ＰＣ・１から作業者によって入力され、その設定がＬＡＮ、外部Ｉ／Ｆを通してＣＰＵに伝えられる。そしてＣＰＵの制御信号（図示していない）によって、ＭＦＰ・Ａを構成している各処理部分が動作する事となっている。
【００４３】
また、設定時の操作部への画像表示やコピー動作実行時のＭＦＰの動作状況（コピー終了、枚数の表示など）は、ＣＰＵから外部Ｉ／Ｆ、ＬＡＮを通してＰＣ・１へとデータが送られる事によって作業者に表示されることとなる。
【００４４】
＜１チップでの画像処理に関して＞
図３０は前記画像処理部の画像処理を１チップで行う場合の例を示したものである。
【００４５】
先に説明を行ったように、ここでの画像処理部はプリントシステムの中では、コントローラ部内の１つのＬＳＩチップから構成されていることとする。本実施例では、前記画像処理用のＬＳＩチップをＡチップ（３０１）としておく。
画像データの入力は、ＲＧＢ画像データを、データバス制御手段を介して、スキャナや画像格納手段、圧縮伸張手段等から入力する事となる。
【００４６】
Ａチップでは、画像データ入力部から出力されたＲＧＢ画像データの入力を行い、所定の画像処理を行い、所定の処理を行った、ＣＭＹＫからなるのプリント用データの出力を行う。
【００４７】
データ出力は、入力されたＲＧＢ画像信号を、ＣＭＹＫのプリント用データに変換した形で、データバス制御手段に対して出力を行う。
【００４８】
＜画像処理チップ内の構成に関して：従来例＞
図３１はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理をする、一般的な画像処理チップ（Ａチップ）の内部ブロックの構成の例である。
【００４９】
以下に、画像処理チップ（Ａチップ）の内部ブロックの詳細な説明を行う。
【００５０】
「画像入力部」（３１０）
画像入力部では、データバス制御手段からの画像データ信号の入力を行うインターフェイス部分である。
【００５１】
「カラーバランス調整処理部」（３１１）
ＲＧＢ、もしくはＣＭＹＫ、画像信号の入力を行い、プリントアウトを行うプリンタの色再現の特性を考慮して、プリントアウト時に最適な色味となるように、各色のバランスの調整を行う。図３１の構成においては、ＲＧＢデータの入力を行い、カラーバランス調整処理を行った後に、ＲＧＢデータとして出力を行う事となる。
【００５２】
前記バランスの調整は、演算で行ったり、ルックアップテーブルを使用したりする事となる。
【００５３】
「フィルタリング処理部」（３１２）
図３２、図３３に示すような、Ｎ×Ｍのマトリクスにより、加重計算を行い、エッジ強調やスムージングを行う。
【００５４】
Ｎ×Ｍのマトリクス演算を行う為に、フィルタリング処理を行う場合には、マトリクスの領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。図３２、図３３図の構成の場合、５×５のマトリクス演算を行う事となる為、１ライン分の遅延用メモリが４本、４色分、つまり１６ライン分の遅延用メモリ（３１３）が必要となる。
【００５５】
「ＲＧＢ→ＣＭＹＫ変換処理部」（３１４）
ＲＧＢ画像信号の入力を行い、対数変換によりＲＧＢ画像データからＣＭＹ画像データに変換を行い、その後にＣＭＹの各データのうちの最低値をＫとして抽出を行いＣＭＹＫ画像データにしたり、ルックアップテーブルによってＲＧＢから直接ＣＭＹＫに色空間変換を行うといった処理を行う。
【００５６】
「誤差拡散２値化処理部」（３１５）
多値の原画像データの入力を行い、２値のプリント用データの出力を行う処理となる。
【００５７】
注目画素の２値化結果と、原画像データとの誤差を今後処理を行う注目画素の周囲の画素に加重分割することにより、マクロ的な濃度を保存した状態で２値化を行う事となる。
【００５８】
誤差拡散２値化処理部内の回路構成は、図３４のようになる。
【００５９】
入力された画像信号に周囲からの誤差データの加算を行ったデータに対して、一定の閾値によって単純２値化処理を行い、出力を行う。このときの出力は、ドットを打つ場合には「２５５」、打たない場合は「０」として値を設定することとする。誤差データに関しては後に説明を行う。
【００６０】
出力された０もしくは２５５のデータは、プリンタ出力部に出力されるとともに、２値化誤差算出部によって、２値化前の多値データとの誤差の算出に使用される。この場合、２値化前の多値データは、マイナスの値として、出力データと加算される。
【００６１】
２値化誤差算出部によって算出された２値化前の多値データと２値化後のデータの誤差は、遅延・減衰フィルタによって、重み付けが行われて以降に処理される周囲の画素に振り分けられる事となる。
【００６２】
図３５は、遅延・減衰フィルタの例であり、今後処理を行う注目画素の周囲の画素に加重分割を行う例となる。処理を行っている注目画素の、右隣の画素には、算出された誤差の７／１６、右下の画素には、算出された誤差の１／１６、下の画素には、算出された誤差の５／１６、左下の画素には、算出された誤差の３／１６、がそれぞれ重み付けされて振り分けられる事となる。
【００６３】
周辺誤差加算部では、次に処理を行うべき注目画素に対して、それ以前の周辺画素を処理した誤差の加重分割されてくる値をマイナスの値として、入力データに加算する事となる。
【００６４】
前記図３５のような、遅延・減衰フィルタを使用した場合、後の画素の処理を行う場合に、加重分割されて加算される範囲は、図３６のような範囲となる。
【００６５】
つまり、処理を行おうとしている注目画素の、左隣の画素からは、算出された誤差の７／１６、左上の画素からは、算出された誤差の１／１６、上の画素からは、算出された誤差の５／１６、右上の画素からは、算出された誤差の３／１６、がそれぞれ加算される事となる。
【００６６】
前記の誤差データの振り分けを行う為に、誤差拡散による２値化処理を行う場合には、誤差の振り分け領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。本実施例の場合、現在処理を行っている１ライン下の部分まで誤差データの配分を行う事となる為、１ライン分の遅延用メモリが４色分、つまり４ライン分の遅延用メモリ（３１６）が必要となる。
【００６７】
「画像出力部」（３１７）
画像出力部では、データバス制御手段への画像データ信号の出力を行うインターフェイス部分である。
【００６８】
＜画像処理の並列処理に関して＞
図３７は画像処理を同一のＬＳＩチップを複数個用いて（本実施例では２個とする）並列に処理を行う場合の例を示したものである。
【００６９】
同一のＬＳＩチップを複数個用いる場合とは、並列処理を行う事により、内部で使用するメモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う場合などがある。
【００７０】
本実施例では、処理を行う画像データの１ページを、左右に２分割し、先に説明を行った画像処理用ＬＳＩチップ（Ａチップ）を２個並列に使用する（Ａ−１チップ、Ａ−２チップ）事によって、内部で使用するメモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う場合に関する処理の説明を行う。
【００７１】
本実施例では、同じチップを２個並列に使用する場合、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部（３７０）が必要となる。
【００７２】
左右分割部は、処理を行うべき１ページ分の画像データを、図３８のように左右２つのエリアに分割し、左側の画像データをＡ−１チップに、また、右側の画像データをＡ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【００７３】
Ａ−１チップ、Ａ−２チップは、前記Ａチップを複数個使用した時の状態を示す。
【００７４】
Ａ−１チップでは、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行い、ＣＭＹＫのプリント用データの出力を行う。
【００７５】
Ａ−２チップでは、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行い、ＣＭＹＫのプリント用データの出力を行う。
【００７６】
また、本実施例では、同じチップを２個並列に使用する場合、画像処理用ＬＳＩチップと、データバス制御手段との間に、左右分割して処理を行った画像データを１ページ分の画像データに合成を行う左右合成部（３７１）が必要となる。
【００７７】
左右合成部は、Ａ−１チップ、Ａ−２チップのそれぞれで処理が行われた１ページ分の画像データを、図３９のように左右２つのエリアのエリアから、もとの１ページに合成し、データバス制御手段へと出力を行う事となる。
【００７８】
＜チップの分割に関する問題点に関して＞
前記並列処理を行う例は、Ａチップの内部に画像のＲＧＢ入力からＣＭＹＫ出力までの全ての処理を入れて置き、各チップで処理を行うべき画像データの量を分割する事によって、高解像度の画像に対して２チップでの処理を行うようにしている。
【００７９】
しかし、ここで単に１チップ内に入れるべき大規模回路を２つに分ける事のみを考えて、図４５のようにチップを前半と後半の処理に分けて処理を行うようにした場合、より高解像度な画像データの処理を行う場合には、図４６のように、前半の処理を行うチップが２個、後半の処理を行うチップが２個と、全部で４個のチップが必要となってしまう。
【００８０】
これでは、低解像度のシステムから高解像度のシステムには、対応しきれていないチップの構成となってしまう。
【００８１】
よって、画像処理部のチップに関しては、画像のＲＧＢ入力からＣＭＹＫ出力までの全ての処理を入れて置き、低解像度のシステムから高解像度のシステムにまで、対応できるチップの構成としておく必要がある。
【００８２】
＜画像処理チップ（Ａチップ）を複数個使用した場合の構成に関して＞
図４０はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理を画像処理チップ（Ａチップ）を２個使用して処理を行う場合の構成の例である。
【００８３】
Ａ−１チップ、Ａ−２チップは、前記Ａチップを複数個使用した時の状態を示す。
【００８４】
本実施例では、同じチップを２個並列に使用する場合、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部が必要となる。
【００８５】
左右分割部は、処理を行うべき１ページ分の画像データを、図３８のように左右２つのエリアに分割し、左側の画像データをＡ−１チップに、また、右側の画像データをＡ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【００８６】
Ａ−１チップでは、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行い、ＣＭＹＫのプリント用データの出力を行う。
【００８７】
Ａ−２チップでは、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行い、ＣＭＹＫのプリント用データの出力を行う。
【００８８】
内部での各処理に関しては、先に詳細な説明を行っているので、ここでは詳細な説明は省くこととし、Ａチップを２個使用する際に１個で処理する時とは異なる点にのみ、説明を行う事とする。
【００８９】
画像入力部から入力されたＲＧＢからなる画像データは、カラーバランス調整処理を行った後に、フィルタリング処理部へと入力される。
【００９０】
フィルタリング処理部では、Ｎ×Ｍのマトリクス演算を行う為に、フィルタリング処理を行う場合には、マトリクスの領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。先に説明を行った１ページを１個のＡチップで処理を行う場合には、５×５のマトリクス演算を行う事となる為、１ライン分の遅延用メモリが４本１組として、３色分、つまり１２ライン分の遅延用メモリが必要となっていた。
【００９１】
しかし、２個のＡチップによって左右分割した画像データの処理を行う場合には、１ラインが左右で２つに分けられることとなる為、１／２ライン分の遅延用メモリが４本１組として３色分、つまり６ライン分の遅延用メモリを持っていればよい事となる。
【００９２】
つまり、Ａチップの持っている遅延用メモリをそのままのメモリ容量で、Ａチップを２個使用すれば、１個の時の２倍の解像度の画像データの処理を行えると言うことになる。
【００９３】
また、フィルタリング処理部では、Ｎ×Ｍのマトリクスにより、加重計算を行うが、左右に分割された画像データの境界部分に関して、Ａ−１チップによって左側の画像に対して処理を行う場合、中心画素の右側のマトリクス部分に関して、右側の画像の左端のデータを参照できない、また、Ａ−２チップによって左側の画像に対して処理を行う場合、中心画素の左側のマトリクス部分に関して、左側の画像の右端のデータを参照できないと言う問題が起こる。（図４１、図４２のそれぞれを参照）
上記問題を解決する為、フィルタリング処理部で処理を行う場合、マトリクスの大きさにあわせて、右側の画像の左端のデータを左側の画像を処理するチップへ、また、左側の画像の右端のデータを右側の画像を処理するチップへと送る必要が出てしまう。
【００９４】
その為に、Ａ−１チップとＡ−２チップ間には、上記データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれのＲＧＢデータの受け渡しを行う制御回路や、他のチップから送られてきた端部の画像データを内部で処理を行うまで格納しておくメモリ手段等が必要となり、回路規模が増大することとなるとともに、受け渡し用の外部ピンを用意し、上記データを基板上で接続する必要が出てくる。
【００９５】
前記フィルタリング処理部によって処理が行われたＲＧＢからなる画像データは、ＲＧＢ→ＣＭＹＫ変換処理部に入力され、ＲＧＢ画像データからＣＭＹ画像データに色空間変換がおこなわれ、誤差拡散２値化処理部へと入力され、２値のプリント用データの出力を行う処理を行う事となる。
【００９６】
誤差拡散２値化処理部では、誤差データの振り分けを行う為に、誤差拡散による２値化処理を行う場合には、誤差の振り分け領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。本実施例の場合、現在処理を行っている１ライン下の部分まで誤差データの配分を行う事となる為、１ライン分の遅延用メモリが１本、それを４色分、つまり４ライン分の遅延用メモリが必要となる。
【００９７】
しかし、２個のＡチップによって左右分割した画像データの処理を行う場合には、１ラインが左右で２つに分けられることとなる為、１／２ライン分の遅延用メモリを１本、それを４色分、つまり２ライン分の遅延用メモリ持っていればよい事となる。
【００９８】
つまり、フィルタリング処理部と同様に、Ａチップの持っている遅延用メモリをそのままのメモリ容量で、Ａチップを２個使用すれば、１個の時の２倍の解像度の画像データの処理を行えると言うことになる。
【００９９】
また、誤差拡散２値化処理部では、今後処理を行う注目画素の周囲の画素に加重分割を行うが、左右に分割された画像データの境界部分に関して、Ａ−１チップによって左側の画像に対して処理を行う場合、注目画素の右側の以前処理が行われた画素の誤差データが参照できない、また、Ａ−２チップによって右側の画像に対して処理を行う場合、注目画素の左側の以前処理が行われた画素の誤差データが参照できないと言う問題が起こる。（図４３、図４４のそれぞれを参照）
上記問題を解決する為、誤差拡散２値化処理部で処理を行う場合、遅延・減衰フィルタのマトリクスの大きさにあわせて、右側の画像の左端の処理を行ったときの誤差データを左側の画像を処理するチップへ、また、左側の画像の右端の処理を行ったときの誤差データを右側の画像を処理するチップへと送る必要が出てしまう。
【０１００】
その為に、Ａ−１チップとＡ−２チップ間には、上記データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれの誤差データの受け渡しを行う制御回路や、他のチップから送られてきた端部の誤差データを内部で処理を行うまで格納しておくメモリ手段等が必要となり、回路規模が増大することとなるとともに、受け渡し用の外部ピンを用意し、上記データを基板上で接続する必要が出てくる。
【０１０１】
誤差拡散２値化処理部で２値化されたプリント用のＣＭＹＫの２値データからなる画像データは、画像出力部を通り、左右合成部にて、元の１ページ分の画像データへと合成され、データバス制御手段へ出力されることとなる。
【０１０２】
以上のように、１個の画像処理用ＬＳＩチップを複数個使用して並列処理を行おうとした場合、処理内容を考慮しないと、複数のチップ間で必要となるデータの受け渡し部分が多くなり、Ｉ／Ｆが煩雑になったり、上記受け渡しの為の回路規模の増大という問題が起こる。
【０１０３】
そこで本発明では、カラー画像処理を複数のチップに分割して行う際に、１個のチップ内に画像入力からプリント出力までの全ての画像処理を入れる事とし、画像データを左右に分割して各チップに入力を行う。画像処理の前半部分は、１画素の全ての色の情報が必要となる画像処理を行い、画像処理の後半部分は、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理を行う事とする。画像処理の前半と後半の間では、左右に分割した片側から、半分の色データの情報を、またもう片側からは、前記色データ以外の色データを、それぞれのチップ間で受け渡しを行う事とする。
【０１０４】
本特許に置ける実施例を以下に示す。
【０１０５】
画像処理に関しては、１画素毎に全ての色情報が必要となる処理と、色毎にまわりの画像情報が必要となる処理の２つの処理に大分される。
【０１０６】
本実施例におけるＡチップ内での各種画像処理において、１画素毎に全ての色情報が必要となる処理とは、カラーバランス調整処理部、ＲＧＢ→ＣＭＹＫ変換処理部と言う事になる。また、色毎にまわりの画像情報が必要となる処理とは、フィルタリング処理部、誤差拡散２値化処理部と言う事になる。
【０１０７】
前記Ａチップにおける例では、上記各処理の特徴を考慮せずに１チップ内での処理を行っていることによって、複数のチップ間で必要となるデータの受け渡し部分が多くなり、Ｉ／Ｆが煩雑になったり、上記受け渡しの為の回路規模の増大という問題が起こっている。
【０１０８】
そこで、本実施例では、図１のような構成をとる事とする。本実施例における前記問題に対応した画像処理用のチップをＢチップ（１０００）とする。
【０１０９】
Ｂチップにおける構成は、画像入力部（１００１）から入力されたＲＧＢからなる画像データに対して、前半ではまず１画素毎に全ての色情報が必要となる処理のモジュールをまとめて各種処理（１００２）を行う。その後、後半では色ごとにまわりの画像情報が必要となる処理のモジュールをまとめて各種処理（１００４）を行い、画像出力部（１００５）への出力を行う。
【０１１０】
２つの画像処理ブロックの間には、Ｂチップを複数個使用して並列処理を行う場合に、各チップ間でデータの受け渡しを行う為のデータバスコントロール部（１００３）を用意しておく。
【０１１１】
以上のような構成のＢチップを複数個使用して、並列処理を行う例を、図２に示す。
【０１１２】
本実施例では、Ｂチップを２個使用して処理を行う場合の例に関して詳細な説明を行う。
【０１１３】
Ｂチップを２個（Ｂ−１チップ、Ｂ−２チップとする）使用する場合にも、先のＡチップを２個使用するときと同様に、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部が必要となる。
【０１１４】
左右分割部は、処理を行うべき１ページ分の画像データを、左右２つのエリアに分割し、左側の画像データをＢ−１チップに、また、右側の画像データをＢ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【０１１５】
Ｂ−１チップでは、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、まず１画素毎に全ての色情報が必要となる処理を行う。
また、Ｂ−１チップと同様に、Ｂ−２チップでも、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、まず１画素毎に全ての色情報が必要となる処理を行う。
【０１１６】
その後、データバスコントロール部によって、Ｂ−１チップで処理が行われた左側のＣＭＹＫ画像データのＹとＫの画像データを、Ｂ−２チップのデータバスコントロール部へ、また、Ｂ−２チップで処理が行われた右側のＣＭＹＫ画像データのＣとＭの画像データを、Ｂ−１チップのデータバスコントロール部へとそれぞれ受け渡しを行う。
【０１１７】
この時点で、Ｂ−１チップには、１ページ分のＣとＭの画像データが、Ｂ−２チップには、１ページ分のＹとＫの画像データが、それぞれ持たされることとなる。
【０１１８】
なお、本明細書では、上記Ｃの画像データのことを、画像データにおけるＣ色の情報や、画像データにおけるＣプレーンの情報などと表現することにする。Ｍ，Ｙ，Ｋ，Ｒ，Ｇ，Ｂの場合も同様であり、総じて、三原色や四原色などの複数色からなる画像データにおけるある色の情報のことを、ある色の画像データや、画像データにおけるある色の情報や、画像データにおけるある色プレーンの情報などと表現することにする。
【０１１９】
その後、色毎にまわりの画像情報が必要となる処理を行う事によって、Ｂ−１チップの画像出力部には全ての処理が終了した１ページ分のＣとＭの画像データが、Ｂ−２チップの画像出力部には全ての処理が終了した１ページ分のＹとＫの画像データが出力されることとなる。
【０１２０】
そこで、Ｂ−１、Ｂ−２の各画像出力部からの出力データを、４色合成部によって、１ページ分のＣＭＹＫからなる画像データとして合成を行い、データバス制御部へと出力を行う事となる。
【０１２１】
前記Ｂチップを複数使用する事によって、解像度の低い画像の処理から、解像度の高い画像の処理まで、汎用性を持たせることが出来る。
【０１２２】
例えば、６００ｄｐｉの画像データの処理を行う為のメモリサイズを保持したチップとしている場合、６００ｄｉｐの画像データの処理を行う場合には、図３のように１チップで全ての処理を行うことが可能である。
【０１２３】
１２００ｄｉｐの画像データの処理を行う場合、図４のようにＢチップの回路やメモリサイズはそのままで、１ページの画像データを主走査方向に２つに分割し、２つのＢチップを使用して処理を行う事により、１２００ｄｉｐの画像データの処理を行うことが可能である。
【０１２４】
この場合、２つのＢチップからはそれぞれ、Ｃ／Ｍと、Ｙ／Ｋの２色ずつの処理結果のデータが出力されるので、先に説明を行ったように、４色に合成を行った後にデータバス制御手段に出力を行う事となる。
【０１２５】
更に２４００ｄｉｐの画像データの処理を行う場合、図５のようにＢチップの回路やメモリサイズはそのままで、１ページの画像データを主走査方向に４つに分割し、４つのＢチップを使用して処理を行う事により、２４００ｄｉｐの画像データの処理を行うことが可能である。
【０１２６】
この場合、４つのＢチップからはそれぞれ、Ｃ、Ｍ、Ｙ、Ｋの１色ずつの処理結果のデータが出力されるので、先に説明を行った２色の時と同様に、４色に合成を行った後にデータバス制御手段に出力を行う事となる。
【０１２７】
上記のように、Ｂチップを複数個使用して処理を行う場合にも、先に説明を行ったようなＢチップ内部の画像処理のモジュールの構成としておくことによって、各チップ間のデータの受け渡しは、データバスコントロール部のみで行う事となり、受け渡しに要するピンや、基板の配線、内部の処理回路等が、煩雑になると言うことは無い。
【０１２８】
＜画像処理チップ内の構成に関して：本特許における実施例＞
図６はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理を１チップで行う場合の、本特許の構成を元にした画像処理チップ（Ｂチップ）の内部ブロックの構成の例である。
【０１２９】
内部での各処理に関しては、先に詳細な説明を行っているので、ここでは詳細な説明は省くこととし、Ｂチップを使用する際に従来例で説明を行ったＡチップとは異なる点にのみ、説明を行う事とする。
【０１３０】
Ｂチップにおける構成は、画像入力部から入力されたＲＧＢからなる画像データに対して、まず１画素毎に全ての色情報が必要となる処理のモジュールをまとめて各種処理を行う。
【０１３１】
よってここでは、カラーバランス調整処理部及び、ＲＧＢ→ＣＭＹＫ変換処理部が、前半部分の処理内容となる。
【０１３２】
また、データバスコントロール部を挟んだ後半部分の処理は、色毎にまわりの画像情報が必要となる処理のモジュールをまとめて各種処理を行う事となる。
よってここでは、フィルタリング処理部、誤差拡散２値化処理部が、後半部分の処理内容となる。
【０１３３】
図６を元にして、処理内容の詳細な説明を行う。
【０１３４】
画像入力部から入力された１ページ分のＲＧＢからなる画像データは、カラーバランス調整処理を行った後に、ＲＧＢ→ＣＭＹＫ変換処理部へと入力される。
【０１３５】
ＲＧＢ→ＣＭＹＫ変換処理部では、ＲＧＢ画像データからＣＭＹ画像データに色空間変換がおこなわれ、データバスコントロール部へと入力される事となる。
【０１３６】
Ｂチップ１個で、全ての処理を行う際には、他のチップとのデータの受け渡しは無い為、データバスコントロール部は、スルー設定等を行い、入力されたＣＭＹＫからなる画像データは、そのままの状態でフィルタリング処理部へと入力される事となる。
【０１３７】
フィルタリング処理部では、Ｎ×Ｍのマトリクス演算を行う為に、フィルタリング処理を行う場合には、マトリクスの領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。本実施例においては１ページを１個のＢチップで処理を行う事により、５×５のマトリクス演算を行う事となる為、１ライン分の遅延用メモリが４本が４色分、つまり１６ライン分の遅延用メモリが必要となる。
【０１３８】
また、誤差拡散２値化処理部では、誤差データの振り分けを行う為に、誤差拡散による２値化処理を行う場合には、誤差の振り分け領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。１ライン分の遅延用メモリが１本が４色分、つまり４ライン分の遅延用メモリが必要となる。
【０１３９】
誤差拡散２値化処理部で２値化されたプリント用のＣＭＹＫの２値データからなる画像データは、画像出力部を通り、１ページ分のＣＭＹＫからなる画像データとして、データバス制御手段へ出力される事となる。
【０１４０】
＜画像処理チップ（Ｂチップ）を複数個使用した場合の構成に関して＞
図７はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理を本特許の構成を元にした画像処理チップ（Ｂチップ）を２個使用して処理を行う場合の構成の例である。
【０１４１】
Ｂ−１チップ、Ｂ−２チップは、前記Ｂチップを複数個使用した時の状態を示す。
【０１４２】
本実施例では、同じチップを２個並列に使用する場合、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部が必要となる。
【０１４３】
左右分割部は、処理を行うべき１ページ分の画像データを、左右２つのエリアに分割し、左側の画像データをＢ−１チップに、また、右側の画像データをＢ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【０１４４】
Ｂ−１チップでは、前半の画像処理において、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０１４５】
Ｂ−２チップでは、前半の画像処理において、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０１４６】
内部での各処理に関しては、先に詳細な説明を行っているので、ここでは詳細な説明は省くこととし、Ｂチップを２個使用する際に１個で処理する時とは異なる点にのみ、説明を行う事とする。
【０１４７】
画像入力部から入力されたＲＧＢからなる画像データは、カラーバランス調整処理を行った後に、ＲＧＢ→ＣＭＹＫ変換処理部へと入力される。
【０１４８】
ＲＧＢ→ＣＭＹＫ変換処理部では、ＲＧＢ画像データからＣＭＹ画像データに色空間変換がおこなわれ、データバスコントロール部へと入力される事となる。
【０１４９】
Ｂチップ２個で、全ての処理を行う際には、互いのチップとのデータの受け渡しが発生することとなる。
【０１５０】
Ｂ−１チップのデータバスコントロール部では、入力されたＣＭＹＫからなる画像データのうち、ＹとＫのデータをＢ−２チップのデータバスコントロール部へと送る事となる。
【０１５１】
また、Ｂ−２チップのデータバスコントロール部では、入力されたＣＭＹＫからなる画像データのうち、ＹとＫのデータをＢ−１チップのデータバスコントロール部へと送る事となる。
【０１５２】
これによって、Ｂ−１チップには、ＣとＭに関して１ページ分の画像データが以降の画像処理モジュールによって処理が行われることとなる。また、Ｂ−２チップには、ＣとＭに関して１ページ分の画像データが以降の画像処理モジュールによって処理が行われることとなる。
【０１５３】
フィルタリング処理部では、Ｎ×Ｍのマトリクス演算を行う為に、フィルタリング処理を行う場合には、マトリクスの領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。先に説明を行った１ページを１個のＢチップで処理を行う場合には、５×５のマトリクス演算を行う事となる為、１ライン分の遅延用メモリが４本１組として、４色分、つまり１６ライン分の遅延用メモリが必要となっていた。
【０１５４】
しかし、２個のＢチップによってＣとＭ、ＹとＫの色ごとに分割した画像データの処理を行う場合には、１ページの画像データがＣ／Ｍ及び、Ｙ／Ｋで２つに分けられることとなる為、１ライン分の遅延用メモリが４本１組として２色分、つまり８ライン分の遅延用メモリを持っていればよい事となる。
【０１５５】
つまり、Ｂチップの持っている遅延用メモリの容量をそのままの状態で、Ｂチップを２個使用すれば、１個の時の２倍の解像度の画像データの処理を行えると言うことになる。
【０１５６】
また、先に従来例として説明を行ったＡチップの場合には、左右に分割された画像データの境界部分のデータを補う為に、マトリクスの大きさにあわせて、右側の画像の左端のデータを左側の画像を処理するチップへ、また、左側の画像の右端のデータを右側の画像を処理するチップへと送る必要が出ていた。
【０１５７】
しかし、Ｂチップにおいては、フィルタリング処理部の前のデータバスコントロール部において、左右に分割された画像データを、Ｃ／Ｍ及び、Ｙ／Ｋの２色ずつの１ページ分のデータとして後半の処理を行う事としているため、１ページ分の領域が分かれていないことにより、Ａチップで行っていたように左右のデータの受け渡しは行わなくて良いこととなる。
【０１５８】
その為に、データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれのＲＧＢデータの受け渡しを行う制御回路や、他のチップから送られてきた端部の画像データを内部で処理を行うまで格納しておくメモリ手段等が必要が無くなり、回路規模が増大や、受け渡し用の外部ピン等の必要が無くなり、シンプルな構成で処理が行えることとなる。
【０１５９】
誤差拡散２値化処理部では、誤差データの振り分けを行う為に、誤差拡散による２値化処理を行う場合には、誤差の振り分け領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。１ライン分の遅延用メモリが１本が４色分、つまり１ライン分の遅延用メモリが４本必要となっていた。
【０１６０】
しかし、２個のＢチップによってＣとＭ、ＹとＫの色ごとに分割した画像データの処理を行う場合には、１ページの画像データがＣ／Ｍ及び、Ｙ／Ｋで２つに分けられることとなる為、１ライン分の遅延用メモリを１本、それを２色分、つまり１ライン分の遅延用メモリを２本持っていればよい事となる。
【０１６１】
つまり、フィルタリング処理部と同様に、Ｂチップの持っている遅延用メモリの容量をそのままの状態で、Ｂチップを２個使用すれば、１個の時の２倍の解像度の画像データの処理を行えると言うことになる。
【０１６２】
また、先に従来例として説明を行ったＡチップの場合には、左右に分割された画像データの境界部分の誤差データを補う為に、遅延・減衰フィルタのマトリクスの大きさにあわせて、右側の画像の左端の処理を行ったときの誤差データを左側の画像を処理するチップへ、また、左側の画像の右端の処理を行ったときの誤差データを右側の画像を処理するチップへと送る必要があった。
【０１６３】
しかし、Ｂチップにおいては、フィルタリング処理部の前のデータバスコントロール部において、左右に分割された画像データを、Ｃ／Ｍ及び、Ｙ／Ｋの２色ずつの１ページ分のデータとして後半の処理を行う事としているため、１ページ分の領域が分かれていないことにより、Ａチップで行っていたように左右の誤差データの受け渡しは行わなくて良いこととなる。
【０１６４】
その為に、上記データ誤差データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれの誤差データの受け渡しを行う制御回路や、他のチップから送られてきた端部の誤差データを内部で処理を行うまで格納しておくメモリ手段等が必要が無くなり、回路規模が増大や、受け渡し用の外部ピン等の必要が無くなり、シンプルな構成で処理が行えることとなる。
【０１６５】
Ｂ−１チップで処理が行われた、Ｃ／Ｍの２値化されたプリント用の２値データ、及び、Ｂ−２チップで処理が行われた、Ｙ／Ｋの２値化されたプリント用の２値データは、それぞれのチップの画像出力部を通り、４色合成部にて、元の１ページ分のＣＭＹＫからなる画像データへとまとめられ（合成され）、データバス制御手段へ出力されることとなる。
【０１６６】
以上のように本発明の第１実施例では、プリントシステムによって、回路規模の増大に対して、複数チップに処理を分割して並列に処理を行う事を実現するにあたり、カラー画像処理を複数のチップに分割して行う際に、ひとつのチップ内に画像入力からプリント出力までの全ての画像処理を入れる事とし、画像データを左右に分割して各チップに入力を行う。画像処理の前半部分は、１画素の全ての色の情報が必要となる画像処理を行い、画像処理の後半部分は、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理を行う事とする。画像処理の前半と後半の間では、左右に分割した片側から、半分の色データの情報を、またもう片側からは、前記色データ以外の色データを、それぞれのチップ間で受け渡しを行う事とする事とする。
【０１６７】
それによって、チップを複数使用して並列処理を行う場合、低解像度のシステムから高解像度のシステムまで柔軟に対応することが可能で且つ、各チップ間のデータの受け渡しが最小の状態で行える事となり、シンプルな構成で処理が行えることとなる。
【０１６８】
本実施例における詳細な説明は、同一な画像処理用ＬＳＩチップを２チップ使用し、ＣＭＹＫ４色のプリント用画像データに関して、２倍の解像度の画像処理を行う例を示したが、同様な構成としたチップであれば、４チップ使用し、ＣＭＹＫ４色のプリント用画像データに関して、４倍の解像度を同様に処理する事も可能である。
【０１６９】
また、３チップ使用し、ＣＭＹＫに淡色のＣ、淡色のＭ等を加えた６色のプリント用画像データに関して、２倍の解像度を同様に処理する事も可能であるし、６チップ使用し、ＣＭＹＫに淡色のＣ、淡色のＭ等を加えた６色のプリント用画像データに関して、４倍の解像度を同様に処理する事も可能ということになる。
【０１７０】
（第２の実施例）
第１の実施例では、回路規模の増大に対して、複数チップに処理を分割して並列に処理を行う事を実現するにあたり、カラー画像処理を複数のチップに分割して行う際に、ひとつのチップ内に画像入力からプリント出力までの全ての画像処理を入れる事とし、画像データを左右に分割して各チップに入力を行う。画像処理の前半部分は、１画素の全ての色の情報が必要となる画像処理を行い、画像処理の後半部分は、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理を行う事とする。画像処理の前半と後半の間では、左右に分割した片側から、半分の色データの情報を、またもう片側からは、前記色データ以外の色データを、それぞれのチップ間で受け渡しを行う事とする事とする。
【０１７１】
それによって、チップを複数使用して並列処理を行う場合、低解像度のシステムから高解像度のシステムまで柔軟に対応することが可能で且つ、各チップ間のデータの受け渡しが最小の状態で行える事となり、シンプルな構成で処理が行えることとなる例の説明を行ってきた。
【０１７２】
しかし、実際の処理を行うにあたり、必ずしも画像処理の前半部分に、１画素の全ての色の情報が必要となる画像処理をまた、後半部分に、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理を行うと言った分け方が出来るものばかりではない。
【０１７３】
その場合、複数チップ間でそれぞれの処理を補う為のデータの受け渡しが必要となる。
【０１７４】
そこで、第２の実施例では、複数チップ間でデータの受け渡しを行う場合に受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行う。
【０１７５】
第２の実施例においても、スキャン・プリントシステムの構成は第１の実施例と同様に、図２５のような構成であるため、各ブロックの説明や各動作時の画像データの流れに関しては、詳細な説明は省く事とする。
【０１７６】
また、画像処理部に関しても、第１の実施例と同様に、図２７のようにコントローラ部内の独立したＬＳＩチップによって行われることとする。
【０１７７】
本第２の実施例における画像処理用ＬＳＩチップをＣチップ（８００）とする。の内部の図８は、Ｃチップの画像処理の構成を示した図である。
【０１７８】
第２の実施例におけるＣチップの特徴は、第１の実施例におけるＢチップの処理内容に加えて、トナー乗り量制御部（８０１）が加わっていることである。よって、第１の実施例において既に詳細な処理内容の説明を行っている部分に関しては、ここでの説明は省くこととする。
【０１７９】
図９、図１０を元に、トナー乗り量制御部の処理に関して、詳細な説明を行う。
【０１８０】
レーザービームプリンタ等の、トナーを使用してプリントを行うプリンタは、出力用紙の上に粉末のトナーを乗せ、それに一定の熱を加え溶かしながら、ローラー等により圧力を掛けて定着を行う仕組みとなっている。そのため、１箇所に多くの色のトナーが乗ると、トナーが溶けきらなかったり、ローラーによる圧力が加えきれない等の原因により、出力用紙に確実に定着できず、プリント出力後に剥がれてしまうという問題が起こる。
【０１８１】
トナー乗り量制御処理とは、上記問題に対して、１画素に乗せられるトナーの量の制御を行い、定着不良を防ぐ処理となっている。
【０１８２】
例えば、ＣＭＹＫの４色のトナーを使用してプリントを行うレーザービームプリンタにおいて、１色の最大濃度で出力用紙上に乗るトナー量を「２５５」とする。そして、本実施例におけるレーザービームプリンタでは、１画素あたりに乗るトナー量が「５００」を超えると、定着不良が発生すると仮定する。
【０１８３】
上記仮定の場合、図９のように１画素に対して、Ｃのトナーが「６０」、Ｍのトナーが「１２０」、Ｙのトナーが「９０」、Ｋのトナーが「３０」、と言ったトナー量で出力色を表現する場合、４色のトナー量の合計は「３００」と言う事となり、定着不良は起こらないと判断できる。
【０１８４】
しかし、図１０のように１画素に対して、Ｃのトナーが「１２０」、Ｍのトナーが「２１０」、Ｙのトナーが「１８０」、Ｋのトナーが「６０」、と言ったトナー量で出力色を表現する場合、４色のトナー量の合計は「５７０」と言う事となり、定着不良が発生すると判断できる事となる。このような場合には、ＣＭＹＫのトナーの量を調整し、同様の色を表現する必要が出てくる。
【０１８５】
上記のような場合に使用する考え方は、「ＣＭＹを同じトナー量でプリントを行うと、同量のＫと同じグレー出力が得られる」という考え方である。よってその考え方を使用して、本プリンタの定着の限界である「５００」というトナー量から多くなってしまっている「７０」のトナー量を削減すればよいこととなる。
【０１８６】
そこで上記例の場合には、ＣＭＹの各トナーから「３５」のトナー量をそれぞれ削減し、それに代わって、Ｋのトナー量を「３５」増やすこととする。その結果、図１１のように、１画素に対して、Ｃのトナーが「８５」、Ｍのトナーが「７５」、Ｙのトナーが「１４５」、Ｋのトナーが「９５」、と言ったトナー量で図１０の色と同じ出力色を表現する事が出来るとともに、４色のトナー量の合計は「５００」と言う事となり、定着不良を防ぐ事が出来るようになる。
【０１８７】
以上説明を行ったトナー乗り量制御処理は、説明からも判るように、１画素に対して全ての色の情報が必要となる処理である。よって、第１の実施例における構成では、チップ内の処理の前半部分に位置すべき処理となっている。
【０１８８】
しかし本処理は、最終的に出力用紙上にプリントされる時のトナーの量が判らないといけないため、その後の処理でＣＭＹＫの各値が変化する事があってはならない。例えば、画像処理用チップの前半部分の最後に本処理を入れていたとしても、後半のフィルタリング処理部によって、エッジ強調処理が行われた場合、文字等のエッジ部分の濃度が濃くなることによって、前半部分で定着の限界値に合わせていた部分のトナーの乗り量が更に増えてしまい、限界値を超えてしまい定着不良を起こすなどの問題が起きてしまう。
【０１８９】
よって、本トナー乗り量制御処理に関しては、図８のＣチップの内部構成図に示すように、これ以上各色の出力値が変わらない誤差拡散２値化処理部の直前に処理を行う必要があると言う事となる。
【０１９０】
次に、トナー乗り量制御処理部を含んだ、Ｃチップを複数個使用して並列処理を行い、高解像度の画像処理に対応させた場合の例を、図１２を元に説明を行う。
【０１９１】
図１２は、Ｃチップを２個使用して１個使用する場合の２倍の解像度の画像データの処理を行う場合の例を示したものである。
【０１９２】
図１２におけるトナー乗り量制御処理部以外の処理モジュールに関して、また、データバス制御手段、左右分割部及び、４色合成部に関しては、第１の実施例において既に詳細な説明を行っているので、ここでの説明は省く事とする。
【０１９３】
図１２はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理を本特許の第２の実施例に基づいた構成を元にした画像処理チップ（Ｃチップ）を２個使用して処理を行う場合の構成の例である。
【０１９４】
Ｃ−１チップ、Ｃ−２チップは、図８で説明を行ったＣチップを複数個使用した時の状態を示す。
【０１９５】
本第２の実施例では、第１の実施例と同様に、同じチップを２個並列に使用する場合、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部が必要となる。
【０１９６】
左右分割部は、処理を行うべき１ページ分の画像データを、左右２つのエリアに分割し、左側の画像データをＣ−１チップに、また、右側の画像データをＣ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【０１９７】
Ｃ−１チップでは、前半の画像処理において、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０１９８】
Ｃ−２チップでは、前半の画像処理において、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０１９９】
内部での各処理に関しては、先に詳細な説明を行っているので、ここでは詳細な説明は省くこととし、Ｃチップを２個使用する際に１個で処理する時とは異なる点にのみ、説明を行う事とする。
【０２００】
画像入力部から入力されたＲＧＢからなる画像データは、カラーバランス調整処理を行った後に、ＲＧＢ→ＣＭＹＫ変換処理部へと入力される。
【０２０１】
ＲＧＢ→ＣＭＹＫ変換処理部では、ＲＧＢ画像データからＣＭＹ画像データに色空間変換がおこなわれ、データバスコントロール部へと入力される事となる。
【０２０２】
Ｃチップ２個で、全ての処理を行う際には、互いのチップとのデータの受け渡しが発生することとなる。
【０２０３】
Ｃ−１チップのデータバスコントロール部では、入力されたＣＭＹＫからなる画像データのうち、ＹとＫのデータをＣ−２チップのデータバスコントロール部へと送る事となる。
【０２０４】
また、Ｃ−２チップのデータバスコントロール部では、入力されたＣＭＹＫからなる画像データのうち、ＹとＫのデータをＣ−１チップのデータバスコントロール部へと送る事となる。
【０２０５】
これによって、Ｃ−１チップには、ＣとＭに関して１ページ分の画像データが以降の画像処理モジュールによって処理が行われることとなる。また、Ｃ−２チップには、ＹとＫに関して１ページ分の画像データが以降の画像処理モジュールによって処理が行われることとなる。
【０２０６】
フィルタリング処理部では、Ｎ×Ｍのマトリクス演算を行う為に、フィルタリング処理を行う場合には、マトリクスの領域に見合った、画像データを遅延させるメモリを持たせておく必要がある。先に説明を行った１ページを１個のＣチップで処理を行う場合には、５×５のマトリクス演算を行う事となる為、１ライン分の遅延用メモリが４本１組として、４色分、つまり１６ライン分の遅延用メモリが必要となっていた。
【０２０７】
しかし、２個のＣチップによってＣとＭ、ＹとＫの色ごとに分割した画像データの処理を行う場合には、１ページの画像データがＣ／Ｍ、Ｙ／Ｋで２つに分けられることとなる為、１ライン分の遅延用メモリが４本１組として２色分、つまり８ライン分の遅延用メモリを持っていればよい事となる。
【０２０８】
つまり、Ｃチップの持っている遅延用メモリの容量をそのままの状態で、Ｃチップを２個使用すれば、１個の時の２倍の解像度の画像データの処理を行えると言うことになる。
【０２０９】
また、第１の実施例において、従来例として説明を行ったＡチップの場合には、左右に分割された画像データの境界部分のデータを補う為に、マトリクスの大きさにあわせて、右側の画像の左端のデータを左側の画像を処理するチップへ、また、左側の画像の右端のデータを右側の画像を処理するチップへと送る必要が出ていた。
【０２１０】
しかし、Ｃチップにおいては、フィルタリング処理部の前のデータバスコントロール部において、左右に分割された画像データを、Ｃ／Ｍ、Ｙ／Ｋの２色ずつの１ページ分のデータとして後半の処理を行うため、１ページ分の領域が分かれていないことにより、Ａチップで行っていたように左右のデータの受け渡しは行わなくて良いこととなる。
【０２１１】
その為に、データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれのＲＧＢデータの受け渡しを行う制御回路や、他のチップから送られてきた端部の画像データを内部で処理を行うまで格納しておくメモリ手段等が必要が無くなり、回路規模が増大や、受け渡し用の外部ピン等の必要が無くなり、シンプルな構成で処理が行える事となる。
【０２１２】
フィルタリング処理部によって処理が行われた画像データは、誤差拡散２値化処理が行われる直前に、トナー乗り量制御処理部へと入力される。この時、Ｃ−１チップには１ページのＣとＭの画像データが、またＣ−２チップには１ページのＹとＫの画像データが処理されている状態にある。
【０２１３】
しかし、トナー乗り量制御処理部では、先に説明を行ったように、１画素に対するＣＭＹＫ全ての色のデータが必要となっている。  そこで、図１２のように、色ごとに分割された画像データを補う為に、Ｃ−１チップからはＹとＫの画像データを、Ｃ−２チップからはＣとＭの画像データをそれぞれ送る必要がおこる。
【０２１４】
この時、必要となる全てのデータを送るとした場合、チップ内部の画像処理を各色８ｂｉｔの信号を使用して行っていると、Ｃ−１チップからはＹとＫの画像データの１６ｂｉｔを、Ｃ−２チップからはＣとＭの画像データの１６ｂｉｔをそれぞれ送る事となり、チップ間に３２本のデータが行き交うこととなってしまう。
【０２１５】
近年、チップの大型化を防ぐ為に、ＬＳＩパッケージのピン数削減や、コストを考慮した基板の縮小化を進めている中で、３２ｂｉｔのデータの受け渡しはＬＳＩチップのコストや基板コストに対して、インパクトを与える大きな要因となってしまう。
【０２１６】
そこで、本実施例では、Ｃ−１チップ、Ｃ−２チップ間で受け渡しを行うデータのビット数を削減する事を目的として、受け渡しを行うデータのビット数を減らす事とする。
【０２１７】
図１３、図１４を使用して、前記ビット数の削減に関して詳細な説明を行う。図１３、図１４は、それぞれ図１２のトナー乗り量制御処理部の内部ブロックと入出力画像データを詳細に示した図である。
【０２１８】
図１３は、ビット数の削減を行わない場合の図、図１４は本第２の実施例に基づいて、ビット数の削減を行った場合の図である。
【０２１９】
トナー乗り量制御処理部の内部は、前の処理ブロックであるフィルタリング処理部からの画像データの入力を行う入力Ｉ／Ｆ部（１３０１）、実際にトナー乗り量制御処理を行う演算部（１３０２）、他のチップとのデータの受け渡しを行うための入出力Ｉ／Ｆ部（１３０３）、次の処理ブロックである誤差拡散２値化処理部へとデータの出力を行う出力Ｉ／Ｆ部（１３０４）から構成されている。
【０２２０】
前の処理ブロックであるフィルタリング処理部からの画像データの入力は、本実施例においては各色それぞれ８ｂｉｔとする。また、次の処理ブロックである誤差拡散２値化処理部へとデータの出力も、本実施例においては各色それぞれ８ｂｉｔとする。
【０２２１】
図１３で示すビット数の削減を行わない場合には、入力Ｉ／ＦからＣ−１チップに入力されたＣ、Ｍそれぞれ８ｂｉｔの画像信号は、演算部に入力されるとともに、Ｃ−２チップにデータを送るために、入出力Ｉ／Ｆを介して、そのままの８ｂｉｔの状態でＣ−２チップへと出力される。同様に、Ｃ−２チップでは、入力Ｉ／ＦからＣ−２チップに入力されたＹ、Ｋそれぞれ８ｂｉｔの画像信号は、演算部に入力されるとともに、Ｃ−１チップにデータを送るために、入出力Ｉ／Ｆを介して、そのままの８ｂｉｔの状態でＣ−１チップへと出力される。
【０２２２】
Ｃ−１チップでは、Ｃ−２チップから出力されたＹ、Ｋのデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。演算部では、同じ画素のＣ、Ｍ、Ｙ、Ｋ信号が揃った状態となり、それらのデータの値から先に説明を行ったようにトナーの乗り量制御処理を行うこととなる。また同様に、Ｃ−２チップでは、Ｃ−１チップから出力されたＣ、Ｍのデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。演算部では、同じ画素のＣ、Ｍ、Ｙ、Ｋ信号が揃った状態となり、それらのデータの値から先に説明を行ったようにトナーの乗り量制御処理を行うこととなる。
【０２２３】
以上のように、Ｃ−１、Ｃ−２チップでそれぞれトナー乗り量制御を行った結果のうち、Ｃ−１チップではＣ、Ｍのデータを、Ｃ−２チップではＹ、Ｋのデータを出力Ｉ／Ｆを介して次の処理ブロックである誤差拡散２値化処理部へとデータの出力する事となる。
【０２２４】
ここで、Ｃ−１チップからはＹとＫの画像データの１６ｂｉｔを、Ｃ−２チップからはＣとＭの画像データの１６ｂｉｔをそれぞれ送る事となり、チップ間に３２本のデータが行き交うこととなってしまう。
【０２２５】
近年、チップの大型化を防ぐ為に、ＬＳＩパッケージのピン数削減や、コストを考慮した基板の縮小化を進めている中で、３２ｂｉｔのデータの受け渡しはＬＳＩチップのコストや基板コストに対して、インパクトを与える大きな要因となってしまう。
【０２２６】
そこで、本実施例では、Ｃ−１チップ、Ｃ−２チップ間で受け渡しを行うデータのビット数を削減する事を目的として、受け渡しを行うデータのビット数を減らす事とする。
【０２２７】
図１４は、受け渡しを行うビット数を減らし場合の本実施例の構成を示した図である。
【０２２８】
入力Ｉ／Ｆ（１４０１）からＣ−１チップに入力されたＣ、Ｍそれぞれ８ｂｉｔの画像信号は、演算部（１４０２）に入力されるとともに、Ｃ−２チップにデータを送るために、入出力Ｉ／Ｆ（１４０３）を介して、Ｃ−２チップへと出力される。この時、出力時の色味が大きく変わらない程度に、転送するデータのビット幅を削減することとする。本実施例の場合、３ｂｉｔ削減することとする。この場合、各色のデータの下位３ｂｉｔを切り捨てて、さらに３ｂｉｔシフトする事によって、８ｂｉｔのデータを５ｂｉｔにする事とする。
【０２２９】
同様に、Ｃ−２チップに入力されたＹ、Ｋそれぞれ８ｂｉｔの画像信号は、演算部に入力されるとともに、Ｃ−１チップにデータを送るために、入出力Ｉ／Ｆを介して、Ｃ−１チップへと出力される。この時、出力時の色味が大きく変わらない程度に、転送するデータのビット幅を削減することとする。本実施例の場合、３ｂｉｔ削減することとする。この場合、各色のデータの下位３ｂｉｔを切り捨てて、さらに３ｂｉｔシフトする事によって、８ｂｉｔのデータを５ｂｉｔにする事とする。
【０２３０】
Ｃ−１チップでは、Ｃ−２チップから出力されたＹ、Ｋのデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。この時、各色のデータを３ｂｉｔシフトする事によって８ｂｉｔとし、それによって作られた８ｂｉｔ信号の下位３ｂｉｔ全てを「１」とする事によって、５ｂｉｔのデータを８ｂｉｔにする事とする。
【０２３１】
同様に、Ｃ−２チップでは、Ｃ−１チップから出力されたＹ、Ｋのデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。この時、各色のデータを３ｂｉｔシフトする事によって８ｂｉｔとし、それによって作られた８ｂｉｔ信号の下位３ｂｉｔ全てを「１」とする事によって、５ｂｉｔのデータを８ｂｉｔにする事とする。
【０２３２】
以上のように、８ｂｉｔのデータを５ｂｉｔに、また５ｂｉｔのデータを８ｂｉｔにする事によって、送信側で切り捨てられたデータによって、乗り量制御が行われたのトナー量が実際より少なく見積もられ、実際にプリントを行ったときに、限界値を超えてしまうと言うことを防ぐことが出来る。
【０２３３】
Ｃ−１チップ及び、Ｃ−２チップ内の演算部では、同じ画素のＣ、Ｍ、Ｙ、Ｋ信号が８ｂｉｔの状態で揃った状態となり、それらのデータの値から先に説明を行ったようにトナーの乗り量制御処理を行うこととなる。
【０２３４】
以上のように、Ｃ−１、Ｃ−２チップでそれぞれトナー乗り量制御を行った結果のうち、Ｃ−１チップではＣ、Ｍのデータを、Ｃ−２チップではＹ、Ｋのデータを出力Ｉ／Ｆ（１４０４）を介して次の処理ブロックである誤差拡散２値化処理部へとデータの出力する事となる。
【０２３５】
誤差拡散２値化処理部以降の処理に関しては、第１の実施例によって詳細に説明を行っているので、ここでは説明を省く事とする。
【０２３６】
以上のように本発明の第２実施例では、同一チップを複数使用して、並列で画像処理を行う場合、後半部分に１画素の全ての色の情報が必要となる画像処理を行う際に、データの受け渡しを行う事によって、処理を行う事となるが、そのときに受け渡しを行うデータのビット数を少なくすることによって、受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行った。
【０２３７】
本実施例においては、Ｃ、Ｍ、Ｙ、Ｋの各色８ｂｉｔの信号を５ｂｉｔとすることによって、３２ｂｉｔの信号を、２０ｂｉｔまで減らすことが出来る例を示した。
【０２３８】
（第３の実施例）
第２実施例では、同一チップを複数使用して、並列で画像処理を行う場合、後半部分に１画素の全ての色の情報が必要となる画像処理を行う際に、データの受け渡しを行う事によって、処理を行う事となるが、そのときに受け渡しを行うデータのビット数を少なくすることによって、受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行った。
【０２３９】
本第３の実施例では、Ｃ、Ｍ、Ｙ、Ｋの各色のビット数を減らすのではなく、ＣとＭ、ＹとＫの値の合計値と、その比の情報を受け渡すことによって、受け渡しを行うデータ量を出来るだけ少なくする例を示す。
【０２４０】
図１５は、本第３の実施例のトナー乗り量制御処理部（１５００）の構成を詳細に示した図である。
【０２４１】
入力Ｉ／Ｆ（１５０１）からＣ−１チップに入力されたＣ、Ｍそれぞれ８ｂｉｔの画像信号は、演算部（１５０２）に入力されるとともに、Ｃ−２チップにデータを送るために、入出力Ｉ／Ｆを介して、Ｃ−２チップへと出力される。この時、入出力Ｉ／Ｆ部（１５０３）では、ＣとＭの値の合計と、ＣとＭの値の比を算出し、Ｃ−２チップへと出力することとする。
【０２４２】
本実施例の場合、ＣとＭはそれぞれ８ｂｉｔのデータなので、その合計値は最大でも９ｂｉｔと言う事になる。
【０２４３】
また、ＣとＭの値の比は、３ｂｉｔの信号を使用して表すこととする。この場合、ＣとＭの値の比を、ｍ＋ｎ＝８となるようなｍとｎの値（ｍとｎは整数とする）の比で、ＣとＭの値の比に最も近くなるような比に置き換えることとする。そして、ｍ−１の値を、Ｃ、Ｍの比の情報として、Ｃ−２チップに送ることとする。
【０２４４】
例えば、Ｃ＝１５０、Ｍ＝０の時、ＣとＭの合計の値として、「１５０」という値を、Ｃ−１チップからＣ−２チップに送る事となる。
【０２４５】
また、Ｃ：Ｍの比は、１５０：０となるので、８：０と置き換えられることにより、「７」という値をＣ−２チップに送る事となる。
【０２４６】
また、Ｃ＝８０、Ｍ＝１２０の時、ＣとＭの合計の値として、「２００」という値を、Ｃ−１チップからＣ−２チップに送る事となる。
【０２４７】
また、Ｃ：Ｍの比は、８０：１２０となるので、ｍ＋ｎ＝８となるように考えると、３．２：４．８と置き換えられる。この場合、最も近い整数に置き換えると、３：５と言う事になるので、「２」という値をＣ−２チップに送る事となる。
【０２４８】
同様にして、Ｃ−２チップの入出力Ｉ／Ｆにおいても、ＹとＫの合計値と、比の情報を生成し、Ｃ−１チップに送ってくることとなる。
【０２４９】
Ｃ−１チップでは、Ｃ−２チップから出力されたＣ、Ｍの合計値と、比の情報をデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。この時、Ｃ、Ｍの合計値と、比の情報をデータから、Ｃ−２チップ側のＣ、Ｍの値を生成して、Ｃ、Ｍそれぞれ８ｂｉｔのデータとして演算部に送る事となる。
【０２５０】
Ｃ−２チップでは、Ｃ−１チップから出力されたＣ、Ｍの合計値と、比の情報をデータを入出力Ｉ／Ｆにて入力を行い、演算部へと送ることとなる。この時、Ｃ、Ｍの合計値と、比の情報をデータから、Ｃ−１チップ側のＣ、Ｍの値を生成して、Ｃ、Ｍそれぞれ８ｂｉｔのデータとして演算部に送る事となる。
【０２５１】
そのときの演算方法を、Ｃ−２側の処理を元に説明を行う。
【０２５２】
例えば、先の例にあったように、ＣとＭの合計の値として、「１５０」という値、Ｃ：Ｍの比の情報が、「７」という値であった時、Ｃの値は、１５０×（７＋１）÷８という演算から、「１５０」となる。また、その時のＭの値は、１５０−１５０という演算から、「０」ということになる。
【０２５３】
また、ＣとＭの合計の値として、「２００」という値、Ｃ：Ｍの比の情報が、「２」という値であった時、Ｃの値は、２００×（２＋１）÷８という演算から、「７５」となる。また、その時のＭの値は、２００−７５という演算から、「１２５」ということになる。
【０２５４】
Ｃ−１チップの入出力Ｉ／Ｆにおいても、同様な演算を行うことにより。Ｃ−２チップから送られてくるＹとＫの合計の値と、Ｙ：Ｋの比の情報から、Ｃ−２チップ側のＹ、Ｋの値を生成して、Ｙ、Ｋそれぞれ８ｂｉｔのデータとして演算部に送る事となる。
【０２５５】
Ｃ−１チップ及び、Ｃ−２チップ内の演算部では、同じ画素のＣ、Ｍ、Ｙ、Ｋ信号が８ｂｉｔの状態で揃った状態となり、それらのデータの値から先に説明を行ったようにトナーの乗り量制御処理を行うこととなる。
【０２５６】
以上のように、Ｃ−１、Ｃ−２チップでそれぞれトナー乗り量制御を行った結果のうち、Ｃ−１チップではＣ、Ｍのデータを、Ｃ−２チップではＹ、Ｋのデータを出力Ｉ／Ｆ（１５０４）を介して次の処理ブロックである誤差拡散２値化処理部へとデータの出力する事となる。
【０２５７】
以上のように本発明の第３実施例では、同一チップを複数使用して、並列で画像処理を行う場合、後半部分に１画素の全ての色の情報が必要となる画像処理を行う際に、データの受け渡しを行う事によって、処理を行う事となるが、そのときに、チップ内の色の合計値とその比の情報の受け渡しを行うことによって、受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行った。
【０２５８】
本実施例においては、Ｃ、Ｍ、Ｙ、Ｋの各色８ｂｉｔの信号を９ｂｉｔの合計値と、３ｂｉｔの比の情報とすることによって、３２ｂｉｔの信号を、２４ｂｉｔまで減らすことが出来る例を示した。
【０２５９】
本実施例では、比の情報を３ｂｉｔであらわしたが、色味に影響に応じて、精度が求められる場合には比を表すビット数を増やすことによって、より高い精度で処理を行うことが出来る。また、精度がそれほど要求されない場合には、比の情報のビット数を減らして、受け渡しの信号数を減らすことも可能となる。
【０２６０】
（第４の実施例）
第１の実施例では、回路規模の増大に対して、複数チップに処理を分割して並列に処理を行う事を実現するにあたり、カラー画像処理を複数のチップに分割して行う際に、ひとつのチップ内に画像入力からプリント出力までの全ての画像処理を入れる事とし、画像データを左右に分割して各チップに入力を行う。画像処理の前半部分は、１画素の全ての色の情報が必要となる画像処理を行い、画像処理の後半部分は、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理を行う事とする。画像処理の前半と後半の間では、左右に分割した片側から、半分の色データの情報を、またもう片側からは、前記色データ以外の色データを、それぞれのチップ間で受け渡しを行う事とする事とする。
【０２６１】
それによって、チップを複数使用して並列処理を行う場合、低解像度のシステムから高解像度のシステムまで柔軟に対応することが可能で且つ、各チップ間のデータの受け渡しが最小の状態で行える事となり、シンプルな構成で処理が行えることとなる例の説明を行ってきた。
【０２６２】
しかし、実際の処理を行うにあたり、図１６のＤチップ（１６００）に示すように、後半部分の、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理が、誤差拡散２値化処理のみのような場合もある。
【０２６３】
その場合、図１７のように、複数チップ間でそれぞれの処理を補う為のデータの受け渡しを行う際に、Ｄ−１チップ、Ｄ−２チップ間でデータバスコントロールによる受け渡しを３２ｂｉｔの多値データで行うより、２値化を行った後のデータの受け渡しを行ったほうが、チップ間での受け渡しを行うデータが少なくて済む事となる。
【０２６４】
そこで、第４の実施例では、後半部分の、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理が、誤差拡散２値化処理のみの場合、複数チップ間でデータの受け渡しを行う場合に受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行う。
【０２６５】
第４の実施例においても、スキャン・プリントシステムの構成は第１の実施例と同様に、図２５のような構成であるため、各ブロックの説明や各動作時の画像データの流れに関しては、詳細な説明は省く事とする。
【０２６６】
また、画像処理部に関しても、第１の実施例と同様に、図２７のようにコントローラ部内の独立したＬＳＩチップによって行われることとする。
【０２６７】
本第４の実施例における画像処理用ＬＳＩチップをＥチップとする。
【０２６８】
図１８は、Ｅチップの内部の構成を示した図である。
【０２６９】
第４の実施例におけるＥチップの特徴は、先にあげたＤチップの処理の、データバスコンとルール部と、誤差拡散２値化処理部の順番を入れ替えていることである。Ｅチップ内部の各処理に関しては、第１の実施例において既に詳細な処理内容の説明を行っている部分に関しては、ここでの説明は省くこととする。
【０２７０】
図１８におけるデータバスコントロール部の内部は、図１９のような構成となっている。
【０２７１】
前の処理ブロック（本実施例では誤差拡散２値化処理部）からの入力データは、２値画像切り替え部（１９０１）に入力される。２値画像切り替え部では、Ｅチップが単独で使用される場合には、前の処理ブロックから入力された画像データをそのまま次の処理ブロック（本実施例では画像出力部）へと出力を行う。
【０２７２】
Ｅチップが複数個で使用される場合には、入力Ｉ／Ｆ（１９０２）から入力される他のチップからのデータを前の処理ブロックからのデータと前の処理ブロックからの画像データの合成を行って、次の処理モジュールである画像出力部へと出力したり、前の処理ブロックから入力された画像データを出力Ｉ／Ｆ（１９０３）から出力を行うと言った処理を、チップの役割にあわせて切り替える事となる。
【０２７３】
次に、Ｅを複数個使用して並列処理を行い、高解像度の画像処理に対応させた場合の例を、図２０を元に説明を行う。
【０２７４】
図２０は、Ｅチップを２個使用して１個使用する場合の２倍の解像度の画像データの処理を行う場合の例を示したものである。
【０２７５】
図２０における各処理モジュールに関して、また、データバス制御手段、左右分割部に関しては、第１の実施例において既に詳細な説明を行っているので、ここでの説明は省く事とする。
【０２７６】
図２０はデータバス制御手段から、ＲＧＢの画像信号からなる画像データ入力を行い、ＣＭＹＫの画像信号からなるプリント用データ出力をデータバス制御手段に行うまでの一連の処理を本特許の第４の実施例に基づいた構成を元にした画像処理チップ（Ｅチップ）を２個使用して処理を行う場合の構成の例である。
【０２７７】
Ｅ−１チップ、Ｅ−２チップは、図１８で説明を行ったＥチップを複数個使用した時の状態を示す。
【０２７８】
本第４の実施例では、第１の実施例と同様に、同じチップを２個並列に使用する場合、データバス制御手段と、画像処理用ＬＳＩチップとの間に、処理を行う画像データの１ページを、左右に２分割する為の左右分割部が必要となる。
【０２７９】
左右分割部は、処理を行うべき１ページ分の画像データを、左右２つのエリアに分割し、左側の画像データをＥ−１チップに、また、右側の画像データをＥ−２チップにそれぞれ入力を行い、処理を行う事により、メモリ等の回路規模をそのままにした状態で、解像度の高い画像データに対して処理を行う。
【０２８０】
Ｅ−１チップでは、前半の画像処理において、左右分割部から出力された左側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０２８１】
Ｅ−２チップでは、前半の画像処理において、左右分割部から出力された右側の領域のＲＧＢ画像データの入力を行い、所定の画像処理を行う。
【０２８２】
内部での各処理に関しては、先に詳細な説明を行っているので、ここでは詳細な説明は省くこととし、Ｅチップを２個使用する際の本実施例での特徴となる点にのみ、説明を行う事とする。
【０２８３】
画像入力部から入力されたＲＧＢからなる画像データは、カラーバランス調整処理を行った後に、ＲＧＢ→ＣＭＹＫ変換処理部へと入力される。
【０２８４】
ＲＧＢ→ＣＭＹＫ変換処理部では、ＲＧＢ画像データからＣＭＹ画像データに色空間変換がおこなわれ、誤差拡散２値化処理部へと入力される事となる。
【０２８５】
第１の実施例で既に詳細な説明を行っているように、Ｅチップ２個で、左右に画像データが分割された状態で、誤差拡散２値化処理を行う際には、互いのチップとの誤差データの受け渡しが発生することとなる。
【０２８６】
誤差拡散２値化処理部では、今後処理を行う注目画素の周囲の画素に加重分割を行うが、左右に分割された画像データの境界部分に関して、Ｅ−１チップによって左側の画像に対して処理を行う場合、注目画素の右側の以前処理が行われた画素の誤差データが参照できない、また、Ｅ−２チップによって右側の画像に対して処理を行う場合、注目画素の左側の以前処理が行われた画素の誤差データが参照できないと言う問題が起こる。（図４３、図４４のそれぞれを参照）
上記問題を解決する為、誤差拡散２値化処理部で処理を行う場合、遅延・減衰フィルタのマトリクスの大きさにあわせて、右側の画像の左端の処理を行ったときの誤差データを左側の画像を処理するチップへ、また、左側の画像の右端の処理を行ったときの誤差データを右側の画像を処理するチップへと送る必要が出る。
【０２８７】
その為に、Ｅ−１チップとＥ−２チップ間には、上記データの受け渡しを行う為に、左右の処理の進み具合にあわせてそれぞれの誤差データの受け渡しを行う制御回路や、他のチップから送られてきた端部の誤差データを内部で処理を行うまで格納しておくメモリ手段等が必要となり、回路規模が増大することとなるとともに、受け渡し用の外部ピンを用意し、上記データを基板上で接続する必要が出てくる。
【０２８８】
本実施例の場合、Ｅ−１チップによって左側の画像データの右端部の処理が終ったときに、最大で８ｂｉｔの誤差データがＥ−２チップへ、またＥ−２チップによって右側の画像データの左端部の処理が終ったときに、最大で８ｂｉｔの誤差データがＥ−１チップへと送られることとなる。
【０２８９】
以上のような誤差データの受け渡しを行い、処理を実行したＣＭＹＫ２値の画像データは、左側半分のデータがＥ−１チップ、右側半分のデータがＥ−２チップから、それぞれのチップ内のデータバスコントロール手段へと出力される事となる。
【０２９０】
Ｅ−１チップ及びＥ−２チップのデータバスコントロール部では、Ｅ−１チップで処理された左側半分のＣＭＹＫからなる画像データに対して、Ｅ−２チップで処理を行った右側半分のＣＭＹＫからなる画像データを付加して、１ページ分のＣＭＹＫからなる画像データの生成を行う。
【０２９１】
そのときの、Ｅ−１チップ及びＥ−２チップのデータバスコントロール部の内部の構成を示したのが、図２１となる。
【０２９２】
図２１に示すように、Ｅ−２チップ内のデータバスコントロール部では、誤差拡散２値化処理部から入力されたＣＭＹＫからなる画像データを２値画像切り替え部を通して、出力Ｉ／ＦからＥ−１チップのデータバスコントロール部へと送る事となる。  この時、２値画像切り替え部から、次の処理ブロックである画像出力部への出力は行わない事となる。
【０２９３】
また、Ｅ−１チップのデータバスコントロール部では、入力Ｉ／Ｆによって、Ｅ−２チップから出力されたＣＭＹＫからなる画像データの入力を行い２値画像切り替え部へと入力を行う。
【０２９４】
Ｅ−１チップの２値画像切り替え部では、前の処理ブロックである誤差拡散２値化処理部からの左側半分のＣＭＹＫからなる画像データに対して、Ｅ−２チップで処理を行った右側半分のＣＭＹＫからなる画像データを付加して、１ページ分のＣＭＹＫからなる画像データの生成を行い、次の処理ブロックである画像出力への出力を行う事となる。
【０２９５】
これによって、Ｅ−１チップでは、ＣＭＹＫからなる１ページ分の画像データが生成され、データバス制御手段へと出力されることとなる。
【０２９６】
近年、チップの大型化を防ぐ為に、ＬＳＩパッケージのピン数削減や、コストを考慮した基板の縮小化を進めている中で、Ｄチップを複数個使用した場合のように、３２ｂｉｔのデータの受け渡しを行うような処理は、ＬＳＩチップのコストや基板コストに対して、インパクトを与える大きな要因となってしまう。
【０２９７】
また、チップの消費電力やインターフェイスのデータ転送量を考慮した場合でも、Ｄチップを複数個使用した場合のように、画像処理中は常に３２ｂｉｔのデータの受け渡しが発生するような処理方法は、問題となってくる。
【０２９８】
そこで、第４の実施例では、後半部分の、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理が、誤差拡散２値化処理のみの場合、誤差拡散２値化処理を行う為の誤差データの受け渡しと、２値化処理後の２値データの受け渡しを行うことによって、Ｄチップにおいて３２ｂｉｔであったデータの受け渡しを、誤差データに関して１６ｂｉｔ、２値化後のＣＭＹＫデータ４ｂｉｔの計２０ｂｉｔに削減する事となった。
【０２９９】
また、誤差データの１６ｂｉｔに関しては、Ｅ−１チップによって左側の画像データの右端部の処理が終ったときに、８ｂｉｔの誤差データがＥ−２チップへ、またＥ−２チップによって右側の画像データの左端部の処理が終ったときに、８ｂｉｔの誤差データがＥ−１チップへと送られることとなる。前記誤差データの受け渡しは、画像処理中に常時必要となることではないため、チップの消費電力の削減や、複数チップ間のデータ転送量の削減にも繋がることとなる。
【０３００】
また、本実施例においては、誤差拡散２値化処理での誤差の受け渡しを、８ｂｉｔとして説明をおなったが、誤差の加重分割をおこなう遅延・減衰フィルタのマスクの定数によっては、受け渡しのビット数が削減されることとなる。
【０３０１】
（第５の実施例）
第４の実施例では、後半部分の、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理が、誤差拡散２値化処理のみの場合、複数チップ間でデータの受け渡しを行う場合に受け渡しを行うデータ量を出来るだけ少なくすることを特徴とする例の説明を行おこなった。
【０３０２】
しかし、第４の実施例におけるデータバスコントロール部の構成では、Ｅチップを複数個使用した場合、チップの役割（第４の実施例においては、左半分の処理と右半分の処理）によって、Ｅ−１チップでは出力Ｉ／Ｆのブロックが、Ｅ−２チップでは入力Ｉ／Ｆのブロックがそれぞれ不要のブロックとなり、余ってしまっていることとなる。
【０３０３】
チップ内の回路規模は、チップの単価にも影響が大きい為、チップ内で不要となる回路は、出来る限りなくなっているほうが好ましい。
【０３０４】
そこで、本第５の実施例では、先の第４の実施例から、データバスコントロール部の構成のみの変更によって、複数チップで使用したときに、より無駄の無い回路構成とする事を特徴とした構成の説明を行う。データバスコントロール部以外の処理部分に関しては、第４の実施例におけるＥチップと同様という事で、ここでの説明は省くこととする。
【０３０５】
本第５の実施例における画像処理用ＬＳＩチップをＦチップとする。Ｆチップの内部の構成は、図１８の、Ｅチップと同様な構成であるものとする。
【０３０６】
図２２は、本第５の実施例におけるＦチップのデータバスコントロール部の構成を示した図である。
【０３０７】
前の処理ブロック（本実施例では誤差拡散２値化処理部）からの入力データは、２値画像切り替え合成部（２２０１）に入力される。２値画像切り替え合成部では、Ｆチップが単独で使用される場合には、前の処理ブロックから入力された画像データをそのまま次の処理ブロック（本実施例では画像出力部）へと出力を行う。
【０３０８】
Ｆチップが複数個で使用される場合には、入力Ｉ／Ｆ（２２０２）から入力される他のチップからのデータを前の処理ブロックからのデータと前の処理ブロックからの画像データの合成を行ったリ、前の処理ブロックから入力された画像データの一部を出力Ｉ／Ｆ（２２０３）から出力を行ったリと言った処理を、チップの役割にあわせて切り替える事となる。
【０３０９】
次に、Ｆチップを複数個使用して並列処理を行い、高解像度の画像処理に対応させた場合の例を、図２３を元に説明を行う。
【０３１０】
図２３は、Ｆチップを２個使用して１個使用する場合の２倍の解像度の画像データの処理を行う場合の例を示したものである。
【０３１１】
図２３における各処理モジュールに関して、また、データバス制御手段、左右分割部に関しては、第１の実施例において既に詳細な説明を行っているので、ここでの説明は省く事とする。
【０３１２】
Ｆ−１チップ及びＦ−２チップのデータバスコントロール部では、Ｆ−１チップで処理された左側半分のＣＭＹＫからなる画像データのうち、Ｙ及び、ＫのデータをＦ−２チップへ、また、Ｆ−２チップで処理された右側半分のＣＭＹＫからなる画像データのうち、Ｃ及び、ＹのデータをＦ−１チップへと送ることとなる。
【０３１３】
そのときの、Ｅ−１チップ及びＥ−２チップのデータバスコントロール部の内部の構成を示したのが、図２４となる。
【０３１４】
図２４に示すように、Ｅ−１チップ内のデータバスコントロール部では、誤差拡散２値化処理部から入力された左側半分のＣＭＹＫからなる画像データのうち、ＣとＭのデータを２値画像切り替え合成部を通して、出力Ｉ／ＦからＥ−２チップのデータバスコントロール部へと送る事となる。また、同時に、Ｅ−２チップから送られてきた左側のＣとＭの２値画像データを入力Ｉ／Ｆから入力し、２値画像切り替え合成部によって、Ｅ−１チップで処理を行った左側半分のＣ、Ｍ画像データとあわせることによって、１ページ全面のＣ、Ｍからなる２値画像データの生成を行い、画像出力部へと出力を行う。
【０３１５】
同様に、Ｅ−２チップ内のデータバスコントロール部では、誤差拡散２値化処理部から入力された右側半分のＣＭＹＫからなる画像データのうち、ＣとＭのデータを２値画像切り替え合成部を通して、出力Ｉ／ＦからＥ−１チップのデータバスコントロール部へと送る事となる。また、同時に、Ｅ−１チップから送られてきた左側のＹとＫの２値画像データを入力Ｉ／Ｆから入力し、２値画像切り替え合成部によって、Ｅ−２チップで処理を行った右側半分のＹ、Ｋ画像データとあわせることによって、１ページ全面のＹ、Ｋからなる２値画像データの生成を行い、画像出力部へと出力を行う。
【０３１６】
近年、チップの大型化を防ぐ為に、ＬＳＩパッケージのピン数削減や、コストを考慮した基板の縮小化を進めている中で、Ｄチップを複数個使用した場合のように、３２ｂｉｔのデータの受け渡しを行うような処理は、ＬＳＩチップのコストや基板コストに対して、インパクトを与える大きな要因となってしまう。
【０３１７】
また、チップの消費電力やインターフェイスのデータ転送量を考慮した場合でも、Ｄチップを複数個使用した場合のように、画像処理中は常に３２ｂｉｔのデータの受け渡しが発生するような処理方法は、問題となってくる。
【０３１８】
そこで、第５の実施例では、後半部分の、処理を行う画素に関して同じ色の他の画素の情報が必要となる画像処理が、誤差拡散２値化処理のみの場合、誤差拡散２値化処理を行う為の誤差データの受け渡しと、２値化処理後の２値データの受け渡しを行うことによって、Ｄチップにおいて３２ｂｉｔであったデータの受け渡しを、誤差データに関して１６ｂｉｔ、２値化後のＣＭＹＫデータ４ｂｉｔの計２０ｂｉｔに削減する事となった。
【０３１９】
また、誤差データの１６ｂｉｔに関しては、Ｅ−１チップによって左側の画像データの右端部の処理が終ったときに、８ｂｉｔの誤差データがＥ−２チップへ、またＥ−２チップによって右側の画像データの左端部の処理が終ったときに、８ｂｉｔの誤差データがＥ−１チップへと送られることとなるため、画像処理中に常時受け渡しが必要となることではないため、チップの消費電力の削減や、複数チップ間のデータ転送量の削減にも繋がることとなる。
【０３２０】
更に、データバスコントロール部の受け渡しを、入力Ｉ／Ｆを２ｂｉｔ、出力Ｉ／Ｆを２ｂｉｔとして、各チップの色データの交換を行うことにより、各色１ページ分のデータの出力を行う事によって、データバスコントロール部の回路の無駄を無くすこととした。
【０３２１】
（その他の実施例）
以上説明してきたように、各実施例では、並列的な画像処理を行う画像処理装置でのデータのやり取りを減らすことができるような画像処理回路を提案することができた。
【０３２２】
しかしながら、本発明は、第１の画像処理回路と第２の画像処理回路のように、画像処理回路が分割されている場合にのみ適用されるものではない。ここで、第１の画像処理回路とは、Ａ−１チップやＢ−１チップやＣ−１チップやＤ−１チップやＥ−１チップやＦ−１チップを指す。また、第２の画像処理回路とは、Ａ−２チップやＢ−２チップやＣ−２チップやＤ−２チップやＥ−２チップやＦ−２チップを指す。
【０３２３】
本発明の目的とするところは、データのやり取りを減らすところにあるため、必ずしも各画像処理を行うために回路が分けられている必要はなく、例えば、各画像処理を行う際に使用されるＣＰＵやメモリが分けられていればよい。
【０３２４】
このことについて例を挙げて詳細に説明する。
【０３２５】
例えば、図２ではＢ−１チップ用の画像処理を行う画像処理手段とＢ−２チップ用の画像処理を行う画像処理手段とが、物理的に分かれている（異なるチップになっている）ことを前提に説明を行った。しかし、このＢ−１チップ用の画像処理を行う画像処理手段とＢ−２チップ用の画像処理を行う画像処理手段とが物理的に異なるチップとして分かれているのではなく、論理的に分かれているような構成であっても本発明を適用することができる。
【０３２６】
その構成は、例えば、チップ上は同じであるが、Ｂ−１チップ用の画像処理を統括するＣＰＵや（そのＣＰＵのワークエリアである）メモリと、Ｂ−２チップ用の画像処理を統括するＣＰＵや（そのＣＰＵのワークエリアである）メモリとが夫々別々に存在するデュアルコアの構成に対しても適用できる。なぜなら、こうしたデュアルコアの構成では、第１のＣＰＵが使用するメモリと、第２のＣＰＵが使用するメモリとが別々のメモリであるため、その別々のメモリ間でのデータのやり取りを減らしたいという要望があるからである。
【０３２７】
さらに、各画像処理手段を夫々別々に制御するＣＰＵ１とＣＰＵ２の同期を図るＣＰＵ３があるような構成も考えられる。その場合には、結局のところ、このＣＰＵ３が両方の画像処理手段を統括的に制御していることになる。そのため、両方のＣＰＵを（従って、両方の画像処理手段を）統括的に制御するためＣＰＵや、当該ＣＰＵを動作させるための方法や、そうした方法をコンピュータに実行させるためのプログラムや、そのプログラムを格納したコンピュータ読取可能な記憶媒体も本発明に含まれることになる。
【図面の簡単な説明】
【０３２８】
【図１】本発明における画像処理用ＬＳＩチップの内部構成を示す図である
【図２】本発明における画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図３】本発明の実施例における画像処理用ＬＳＩチップを１個使用した場合の構成と処理を行うことが可能な画像データの解像度の関係を示す図である
【図４】本発明の実施例における画像処理用ＬＳＩチップを２個使用した場合の構成と処理を行うことが可能な画像データの解像度の関係を示す図である
【図５】本発明の実施例における画像処理用ＬＳＩチップを４個使用した場合の構成と処理を行うことが可能な画像データの解像度の関係を示す図である
【図６】本発明の第１の実施例における画像処理用ＬＳＩチップの内部処理モジュールの構成を示す図である
【図７】本発明の第１の実施例における画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図８】本発明の第２の実施例における画像処理用ＬＳＩチップの内部処理モジュールの構成を示す図である
【図９】本発明の第２の実施例におけるトナーの乗り量に関する説明を示す図である
【図１０】本発明の第２の実施例におけるトナーの乗り量が、定着性能を超えている場合の例を示す図である
【図１１】本発明の第２の実施例におけるトナーの乗り量の制御を行い、定着性能を超えないようにした場合の例を示す図である
【図１２】本発明の第２の実施例における画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図１３】本発明の第２の実施例におけるトナー乗り量制御部のデータの受け渡しに関する説明を示す図である
【図１４】本発明の第２の実施例におけるトナーのり量制御部におけるデータ受け渡し時に、データのビット数を削減した例の説明を示す図である
【図１５】本発明の第３の実施例におけるトナーのり量制御部におけるデータ受け渡し時に、データの合計値と、色ごとの割合を情報として受け渡す例の説明を示す図である
【図１６】本発明の第４の実施例における第１の実施例に基づいた画像処理用ＬＳＩチップの内部処理モジュールの構成を示す図である
【図１７】本発明の第４の実施例における第１の実施例に基づいた画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図１８】本発明の第４の実施例における画像処理用ＬＳＩチップの内部処理モジュールの構成を示す図である
【図１９】本発明の第４の実施例における画像処理用ＬＳＩチップの内部のデータバスコントロール部の内部構成を示す図である
【図２０】本発明の第４の実施例における画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図２１】本発明の第４の実施例における画像処理用ＬＳＩチップを複数個使用した場合の内部のデータバスコントロール部のデータバスを示す図である
【図２２】本発明の第５の実施例における画像処理用ＬＳＩチップの内部のデータバスコントロール部の内部構成を示す図である
【図２３】本発明の第５の実施例における画像処理用ＬＳＩチップを複数個使用した場合の構成を示す図である
【図２４】本発明の第５の実施例における画像処理用ＬＳＩチップを複数個使用した場合の内部のデータバスコントロール部のデータバスを示す図である
【図２５】本発明の実施例におけるスキャン・プリントシステム全体の構成を示す図である
【図２６】本発明の実施例におけるスキャン・プリントシステムのＭＦＰの構成を示す図である
【図２７】本発明の実施例におけるスキャン・プリントシステムのＭＦＰにおけるコントローラ部の基板構成を示す図である
【図２８】本実施例のスキャン・プリントシステムにおけるＭＦＰ・Ａでの通常のコピー動作を示した図である
【図２９】本実施例のスキャン・プリントシステムにおけるＭＦＰ・ＡでのＰＣ・１からの画像データをプリントする際の動作を示した図である
【図３０】本実施例における画像処理部の接続を示した図である
【図３１】従来例における画像処理用ＬＳＩチップの内部構成を示した図である
【図３２】本実施例におけるフィルタリング処理のフィルタの例を示した図である
【図３３】本実施例におけるフィルタリング処理のフィルタの例を示した図である
【図３４】本実施例における誤差拡散２値化処理の概要を示した図である
【図３５】本実施例における誤差拡散２値化処理における、遅延・減衰フィルターの例を示した図である
【図３６】本実施例における誤差拡散２値化処理における、遅延・減衰フィルターによる処理の例を示した図である
【図３７】本実施例における画像処理用ＬＳＩチップを複数個使用するときの構成を示した図である
【図３８】本実施例における画像処理用ＬＳＩチップを複数個使用するときの左右分割部の処理内容を示した図である
【図３９】本実施例における画像処理用ＬＳＩチップを複数個使用するときの左右合成部の処理内容を示した図である
【図４０】従来例における画像処理用ＬＳＩチップを複数個使用したときの構成を示した図である
【図４１】従来例における画像処理用ＬＳＩチップを複数個使用したときの、フィルタリング処理部での不具合を示した図である
【図４２】従来例における画像処理用ＬＳＩチップを複数個使用したときの、フィルタリング処理部での不具合を示した図である
【図４３】従来例における画像処理用ＬＳＩチップを複数個使用したときの、誤差拡散２値化処理部での不具合を示した図である
【図４４】従来例における画像処理用ＬＳＩチップを複数個使用したときの、誤差拡散２値化処理部での不具合を示した図である
【図４５】従来例における画像処理用ＬＳＩチップを画像処理内容の前半と後半で複数チップに分割した場合を示した図である
【図４６】従来例における画像処理内容の前半と後半で複数チップに分割した画像処理用ＬＳＩチップで並列処理を行う場合を示した図である
【図１】
2007235393.tif 000003
【図２】
2007235393.tif 000004
【図３】
2007235393.tif 000005
【図４】
2007235393.tif 000006
【図５】
2007235393.tif 000007
【図６】
2007235393.tif 000008
【図７】
2007235393.tif 000009
【図８】
2007235393.tif 000010
【図９】
2007235393.tif 000011
【図１０】
2007235393.tif 000012
【図１１】
2007235393.tif 000013
【図１２】
2007235393.tif 000014
【図１３】
2007235393.tif 000015
【図１４】
2007235393.tif 000016
【図１５】
2007235393.tif 000017
【図１６】
2007235393.tif 000018
【図１７】
2007235393.tif 000019
【図１８】
2007235393.tif 000020
【図１９】
2007235393.tif 000021
【図２０】
2007235393.tif 000022
【図２１】
2007235393.tif 000023
【図２２】
2007235393.tif 000024
【図２３】
2007235393.tif 000025
【図２４】
2007235393.tif 000026
【図２５】
2007235393.tif 000027
【図２６】
2007235393.tif 000028
【図２７】
2007235393.tif 000029
【図２８】
2007235393.tif 000030
【図２９】
2007235393.tif 000031
【図３０】
2007235393.tif 000032
【図３１】
2007235393.tif 000033
【図３２】
2007235393.tif 000034
【図３３】
2007235393.tif 000035
【図３４】
2007235393.tif 000036
【図３５】
2007235393.tif 000037
【図３６】
2007235393.tif 000038
【図３７】
2007235393.tif 000039
【図３８】
2007235393.tif 000040
【図３９】
2007235393.tif 000041
【図４０】
2007235393.tif 000042
【図４１】
2007235393.tif 000043
【図４２】
2007235393.tif 000044
【図４３】
2007235393.tif 000045
【図４４】
2007235393.tif 000046
【図４５】
2007235393.tif 000047
【図４６】
2007235393.tif 000048