(57)【要約】【課題】力率を改善し、高調波も低減し、且つ小型化、高効率化することが可能な整流装置を提供する。【解決手段】正側アームに使用する第１の高速ダイオード３１、３２と、負側アームに使用する第１の整流ダイオード３４、３５をブリッジ接続して構成し、交流電圧を直流電圧に変換する全波整流回路３と、全波整流回路３の各相の交流入力端子に夫々アノード端子が接続され、カソード端子が夫々互いに接続された第２の整流ダイオード６１、６２と、第２の整流ダイオード６１、６２のカソード端子に正電極が、全波整流回路３の負側出力端子に負電極が接続された電力用半導体スイッチング素子６４と、交流電源１側から見た力率を改善するように電力用半導体スイッチング素子６４を高速でオン／オフさせる制御回路７とを備える構成とする。【選択図】図１
2007274818.tif 000002
【特許請求の範囲】
【請求項１】
正側アームに使用する第１の高速ダイオードと、負側アームに使用する第１の整流ダイオードをブリッジ接続して構成し、単相または多相の交流電源から与えられる交流電圧を直流電圧に変換する全波整流回路と、
前記全波整流回路の各相の交流入力端子に夫々アノード端子が接続され、カソード端子が夫々互いに接続された第２の整流ダイオードと、
前記第２の整流ダイオードのカソード端子に正電極が、前記全波整流回路の負側出力端子に負電極が接続された電力用半導体スイッチング素子と、
前記交流電源側から見た力率を改善するように前記電力用半導体スイッチング素子を高速でオン／オフさせる制御回路と
を備えて成る整流装置。
【請求項２】
前記電力用半導体スイッチング素子の正電極にアノード端子が、前記全波整流回路の正側出力端子にカソード端子が接続された第２の高速ダイオードを設けたことを特徴とする請求項１に記載の整流装置。
【請求項３】
前記第１の高速ダイオードは、ユニポーラダイオードであることを特徴とする、請求項１または請求項２に記載の整流装置。
【請求項４】
前記第２の高速ダイオードは、ユニポーラダイオードであることを特徴とする、請求項１または請求項２に記載の整流装置。
【請求項５】
前記ユニポーラダイオードは、ショットキーバリアダイオードまたはジャンクションコントロールドバリアショットキーダイオードであることを特徴とする、請求項３または請求項４に記載の整流装置。
【請求項６】
前記第１の高速ダイオードは、ワイドギャップ半導体により構成されたことを特徴とする、請求項１または請求項２に記載の整流装置。
【請求項７】
前記第２の高速ダイオードは、ワイドギャップ半導体により構成されたことを特徴とする、請求項１または請求項２に記載の整流装置。
【請求項８】
前記電力用半導体スイッチング素子は、ワイドギャップ半導体により構成されたことを特徴とする、請求項１乃至請求項７の何れか１項に記載の整流装置。
【請求項９】
前記ワイドギャップ半導体は、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）またはダイアモンドであることを特徴とする、請求項６乃至請求項８の何れか１項に記載の整流装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は整流装置に係り、特に損失及び力率特性を改善した整流装置に関する。
【背景技術】
【０００２】
交流電力を直流電力へ変換するために、ダイオードブリッジによる全波整流回路が広く使用されている。しかし、入力側の交流電源から流入する電流が歪むため、力率が悪く、高調波が電源系統へと流出してしまう問題がある。この電流歪みを抑制するために入力リアクトルを挿入すると、力率はある程度改善されるものの全波整流回路に対して入力リアクトルの体積、重量が非常に大きくなってしまう問題がある。
【０００３】
このような技術課題に対し、交流電源の電圧を整流する全波整流回路の出力端に昇圧リアクトルと電力用半導体スイッチング素子からなる直列回路を、電力用半導体スイッチング素子の両端には高速ダイオードと、負荷と並列に接続された平滑コンデンサとからなる直列回路を設け、電力用半導体スイッチング素子を交流電源の電流波形が正弦波に一致するように制御して力率を改善し、高調波も低減する整流装置の提案が為されている（例えば特許文献１参照。）。
【特許文献１】特開２００４−２８２９５８号公報（第６−８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に示された手法によれば、力率を改善し、高調波も低減することが可能ではあるが、以下の点について問題があった。
【０００５】
即ち、新たに追加された上記高速ダイオードに電流が流れると、順方向電圧（例えば１．２Ｖ）が発生し、導通損失が発生する。全波整流回路においては、交流電源から負荷を流れて交流電源に戻ってくる電流経路にダイオードは２個あるが、特許文献１の手法を採用すると、力率を改善するために設けた高速ダイオードが上記に加わり、電流経路のダイオードは３個となって導通損失が増大してしまう。
【０００６】
本発明は上記課題を解決するためになされたものであり、力率を改善し、高調波も低減し、且つ小型化、高効率化することが可能な整流装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の整流装置は、正側アームに使用する第１の高速ダイオードと、負側アームに使用する第１の整流ダイオードをブリッジ接続して構成し、単相または多相の交流電源から与えられる交流電圧を直流電圧に変換する全波整流回路と、
前記全波整流回路の各相の交流入力端子に夫々アノード端子が接続され、カソード端子が夫々互いに接続された第２の整流ダイオードと、前記第２の整流ダイオードのカソード端子に正電極が、前記全波整流回路の負側出力端子に負電極が接続された電力用半導体スイッチング素子と、前記交流電源側から見た力率を改善するように前記電力用半導体スイッチング素子を高速でオン／オフさせる制御回路とを備えて成ることを特徴としている。
【発明の効果】
【０００８】
本発明によれば、力率を改善し、高調波も低減し、且つ小型化、高効率化することが可能な整流装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１０】
図１は、本発明の実施例１に係る整流装置の回路構成図である。
【００１１】
交流電源１から与えられる交流電圧を、入力リアクトル２を介して全波整流回路３で全波整流している。全波整流回路３は正側アームの高速ダイオード３１、３２及び負側アームの整流ダイオード３４、３５がブリッジ接続された構成となっており、その正側出力端子Ｐ及び負側出力端子Ｎから平滑コンデンサ４を介して負荷５に直流電圧を供給している。ここで、高速ダイオードとは通常の整流ダイオードに対し、リカバリータイムが短く逆回復損失の少ないダイオードを言う。
【００１２】
入力リアクトル２の各相出力と全波整流回路３の負側出力端子Ｎの間には、力率改善回路６が接続されている。力率改善回路６は、入力リアクトル２の各相出力にアノード電極が夫々接続され、そのカソード端子が夫々互いに接続された整流ダイオード６１、６２と、整流ダイオード６１及び整流ダイオード６２のカソード端子に正電極が、全波整流回路３の負側出力端子Ｎに負電極が夫々接続された電力用スイッチング素子６４によって構成されている。
【００１３】
電力用スイッチング素子６４は、内部の図示を省略した制御回路７からの制御信号によって全波整流回路３の入力力率を改善し、全波整流回路３の入力電流が正弦波となるようにオン／オフ制御されている。そしてこのオン／オフ制御のキャリア周波数は、例えば数ｋＨｚ〜数百ｋＨｚと高周波に設定するのが普通である。このため、高速ダイオード３１、３２には高周波の逆電圧が加わることになり、逆回復損失が発生する。従って、高速ダイオード３１、３２は逆回復損失が少ない高速ダイオードを使用する。一方、整流ダイオード３４、３５は交流電源１の商用周波数（例えば５０Ｈｚ）で動作するので順方向電圧が低い整流ダイオードを使用する。
【００１４】
以下、図１の構成による整流装置の動作について説明する。
【００１５】
交流電源１の電圧を入力リアクトル２を介して全波整流回路３で全波整流した整流電圧を、平滑コンデンサ４で平滑化し、低リップルの直流電圧にする。ここで交流電源１から流れ込む電流即ち全波整流回路３の入力電流は、平滑コンデンサ４に充電された直流電圧が、交流電源１の電圧より低くなったときに流入する。つまり、全波整流回路３の入力電流は、交流電源１の電圧のピーク付近でのみ流れる歪み波形となることになる。
【００１６】
ここで、電力用半導体スイッチング素子６４がオン状態になると、交流電源１→力率改善回路６のＡ点→電力用半導体スイッチング素子６４→全波整流回路３の負側出力端子Ｎ→交流電源１という経路で電流が流れる。これにより、全波整流回路３のみでは交流電源１の電流が流れなかった期間に電流を流すことが可能となる。
【００１７】
従って、この電力用半導体スイッチング素子６４のオン／オフ動作を、全波整流回路３の入力電流が正弦波となり、且つ電圧位相と電流位相が一致するように制御すれば、整流装置の力率を改善し、全波整流回路３の入力電流の低次の高調波を低減することができる。  尚、以上の説明における全波整流回路３の入力電流とは、整流ダイオード６１及び６２を介して電力用半導体スイッチング素子６４に流入する電流も含むものとしている。これは、制御回路７が交流電源１から見た装置の力率をほぼ１に改善するように電力用半導体スイッチング素子６４をオン／オフ制御していることを示している。
【００１８】
このように、全波整流回路３の入力電流の低次の高調波を低減することにより、入力電流の脈動成分は実質的に電力用半導体スイッチング素子６４のキャリア周波数のみとなる。従って入力リアクトル２のインダクタンス値を小さくすることができ、入力リアクトル２を小型、軽量化し、装置を高効率化することが可能となる。
【００１９】
また、交流電源１から交流電源１に戻る主電流の電流経路にダイオードが２つしかないため、特許文献１に示された手法に比べダイオードの導通損失を低減することができる。更に、高周波の逆電圧が加わる高速ダイオード３１、３２には逆回復電流に起因する逆回復損失が少ない高速ダイオードを使用することにより、ダイオードの逆回復損失を低減することができる。
【実施例２】
【００２０】
図２に本発明の実施例２に係る整流装置の回路構成図を示す。この実施例２の各部について、図１の実施例１に係る整流装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、力率改善回路６Ａ内の電力用スイッチング素子６４の正電極にアノード端子を、全波整流回路３の正側出力点Ｐにカソード端子を接続した高速ダイオード６５を設けた点である。
【００２１】
電力用半導体スイッチング素子６４がオン状態からオフ状態になるときを考える。このとき、主電流は入力リアクトル２に蓄積されたエネルギーにより、交流電源１→全波整流回路３の正側出力端子Ｐ→平滑コンデンサ４と負荷５の並列回路→全波整流回路３の負側出力端子Ｎ→交流電源１という経路で電流が流れる。ここで、力率改善回路６Ａの整流ダイオード６１、６２から電力用半導体スイッチング素子６４までの配線に配線寄生インダクタンスＬが存在するため、電力用半導体スイッチング素子６４がオフ状態に移行する過渡状態においてＬｄｉ/ｄｔ分のサージ電圧が発生し、電力用半導体スイッチング素子６４に印加される。このとき、電力用半導体スイッチング素子６４の正負極間の電圧が、平滑コンデンサ４の両端の電圧を超えると高速ダイオード６５がオンする。従って、電力用半導体スイッチング素子６４の正負極間の電圧は平滑コンデンサ４の両端の電圧にクランプされる。
【００２２】
このように高速ダイオード６５は、電力用半導体スイッチング素子６４に加わるサージ電圧を抑制し、電力用半導体スイッチング素子６４の過電圧を保護する働きをする。従って、高速ダイオード６５の電流容量を高速ダイオード３１、３２に対して十分小さく選定することが可能となる。尚、交流電源１から力率改善回路６Ａの整流ダイオード６１、６２及び高速ダイオード６５を通って平滑コンデンサ４と負荷５の並列回路に電流を流す経路が形成されるが、この経路は２つのダイオードを直列に経由するため、順方向電圧降下が大きい。従って、主電流は高速ダイオード３１、３２のうち何れか１つしか経由しない全波整流回路３の正側出力端子Ｐを通って平滑コンデンサ４と負荷５の並列回路に流れる。つまり、高速ダイオード６５には主電流が流れないため、上述の通り小容量素子の適用が可能となる。
【００２３】
以上説明したように、本発明の実施例２によれば、低損失である高速ダイオードを追加することによって電力用半導体スイッチング素子の過電圧保護を行なうことが可能となる。
【実施例３】
【００２４】
図３に本発明の実施例３に係る整流装置の回路構成図を示す。この実施例３の各部について、図１の実施例１に係る整流装置の回路構成図の各部と同一部分は同一符号で示し、その説明は省略する。この実施例２が実施例１と異なる点は、交流電源１Ａ、入力リアクトル２Ａを３相構成とした点、全波整流回路３Ａは追加された相に対して高速ダイオード３３と整流ダイオード３６を設けて３相ブリッジ接続の構成とした点、及び力率改善回路６Ｂの入力側に追加された相からＡ点に電流を流す方向に整流ダイオード６３を設けた点である。
【００２５】
交流電源１Ａが３相である場合、全波整流回路３Ａが３相ブリッジで構成され、力率改善回路６Ｂの整流ダイオードも整流ダイオード６１、６２及び６３と各相毎に３相分を設ける構成となる。各構成部品の働きは基本的に実施例１の単相の場合と同じであるのでその説明は省略する。
【００２６】
このように構成される本発明の実施例３に係る整流装置においても、電力用半導体スイッチング素子６４を高速にオン／オフすることにより交流電源１Ａから見た力率を改善し、入力リアクトル２Ａを小型、軽量化して装置を高効率化することができる。
【００２７】
また、実施例２に示したように、力率改善回路６Ｂ内の電力用スイッチング素子６４の正電極にアノード端子を、全波整流回路３Ａの正側出力点Ｐにカソード端子を接続した高速ダイオードを設けることによって電力用半導体スイッチング素子６４に加わるサージ電圧を抑制することが可能となる。
【００２８】
以上述べた実施例１乃至実施例３における高速ダイオードには、ユニポーラダイオードを適用するのが良い。ユニポーラダイオードとしては、ショットキーバリアダイオード（ＳＢＤ）または、ジャンクションコントロールドバリアショットキーダイオード（ＪＢＳ）が適用可能である。
【００２９】
ユニポーラダイオードはバイポーラダイオードと異なり、少数キャリアの蓄積がなく逆回復電荷が形成されないので、逆回復電流は本質的に流れない。ユニポーラダイオードは接合容量に蓄積する電荷があるが、その接合容量の充放電電流は僅かである。従って、高速ダイオードの損失を大幅に低減できる。更に、ユニポーラダイオードの適用によって、逆回復電流がスイッチングオン過渡状態の電力用半導体スイッチング素子６４に流れ込むことがなくなるので、電力用半導体スイッチング素子６４のターンオン損失も低減することが可能となる。
【００３０】
ユニポーラダイオードには、ＳＢＤを実用的に使用することができる。シリコン半導体において構築されるＳＢＤにおいては、例えば２００Ｖ以下の素子耐圧が実用的であるが、ワイドギャップ半導体において構築されるＳＢＤにおいては、例えば２００Ｖ以上の高耐圧を備えている。ユニポーラダイオードには、ＳＢＤと同等の特性を有するＪＢＳを使用することもできる。
【００３１】
また、以上の実施例１乃至実施例３において、高速ダイオードに、ワイドギャップ半導体から成る高速ダイオードを適用すると更に損失低減が可能となる。このワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、及びダイアモンドが適用可能である。
【００３２】
ワイドギャップ半導体から成る高速ダイオードは、シリコン半導体に比べて絶縁破壊電界強度を１桁程度大きくすることができ、高速ダイオードの高耐圧化を実現できる。例えば、シリコン半導体ではバイポーラダイオードでしか使用できないような耐圧の高い高速ダイオードであっても、ワイドギャップ半導体ではユニポーラダイオードが実用可能となる。
【００３３】
ワイドギャップ半導体を利用して形成される高速ダイオードにおいては、シリコン半導体に比べて絶縁破壊電界強度を１桁程度大きくすることができ、高耐圧の高速ダイオードを実現できる。例えば、シリコン半導体では高速ダイオードにバイポーラダイオードでしか使用できないような高耐圧の高速ダイオードであっても、ワイドギャップ半導体ではユニポーラダイオードが使えるようになり、逆回復損失を大幅に低減させ、高速ダイオードの損失を低減できる。また、上述したように電力用半導体スイッチング素子６４のターンオン損失を低減することができる。
【００３４】
更に、実施例１乃至実施例３の整流装置において、電力用半導体スイッチング素子６４にワイドギャップ半導体を適用すると損失をより低減することが可能となる。
【００３５】
ワイドギャップ半導体を利用して形成される電力用半導体スイッチング素子においては、シリコン半導体に比べて絶縁破壊電界強度を１桁程度大きくすることができ、絶縁破壊耐圧を保持するためのドリフト層を１／１０程度まで薄くすることができるので、電力用半導体スイッチング素子の導通損失を低減することができる。また、ワイドギャップ半導体はシリコン半導体に比べ、飽和電子ドリフト速度を２倍程度大きくすることができるので、１０倍程度の高周波化を実現することができる。ワイドギャップ半導体としては、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、ダイアモンド等が適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例１に係る整流装置の回路構成図。
【図２】本発明の実施例２に係る整流装置の回路構成図。
【図３】本発明の実施例３に係る整流装置の回路構成図。
【符号の説明】
【００３７】
１、１Ａ  交流電源
２、２Ａ  入力リアクトル
３、３Ａ  全波整流回路
４  平滑コンデンサ
５  負荷
６、６Ａ、６Ｂ  力率改善回路
７  制御回路
３１、３２、３３  高速ダイオード
３４，３５、３６  整流ダイオード
６１、６２、６３  整流ダイオード
６４  電力用半導体スイッチング素子
６５  高速ダイオード
【図１】
2007274818.tif 000003
【図２】
2007274818.tif 000004
【図３】
2007274818.tif 000005