(57)【要約】【課題】  リフトオフ法を使用せずにパターン幅を狭小化することが可能なデバイス構造の形成方法を提供する。【解決手段】  フォトレジストパターン４を使用して第１のデバイス層を選択的にエッチングすることにより第１のデバイス層パターン２を形成したのち、第１のデバイス層パターン２、フォトレジストパターン４およびそれらの周辺の基体１を覆うように第２のデバイス層３Ｚを形成し、そのフォトレジストパターン４の側壁部分を覆っている第２のデバイス層３Ｚを斜めエッチングによって選択的に除去することにより第２のデバイス層パターン３を形成する。リフトオフ法を使用する代わりにエッチング法を使用して、極微小なパターン幅を有するように第１のデバイス層パターン２が形成されると共に、その第１のデバイス層パターン２の周囲の空間に第２のデバイス層パターン３が埋設される。【選択図】    図５
2007095814.tif 000002
【特許請求の範囲】
【請求項１】
基体を覆うように第１のデバイス層を形成する第１の工程と、
前記第１のデバイス層上にフォトレジストパターンを形成する第２の工程と、
前記フォトレジストパターンをマスクとして前記第１のデバイス層を選択的にエッチングすることにより、第１のデバイス層パターンを形成する第３の工程と、
前記第１のデバイス層パターン、前記フォトレジストパターンおよびそれらの周辺の前記基体を覆うように第２のデバイス層を形成する第４の工程と、
前記フォトレジストパターンの側壁部分を覆っている前記第２のデバイス層を斜めエッチングによって選択的に除去することにより、前記第１のデバイス層パターンの周囲の空間を埋設するように第２のデバイス層パターンを形成する第５の工程と、
残存する前記フォトレジストパターンを除去する第６の工程と、を含む
ことを特徴とするデバイス構造の形成方法。
【請求項２】
前記第５の工程において、イオンミリングを使用し、前記基体の垂線に対して６０°以上８０°以下の範囲内の角度をなす方向からイオンビームを照射する
ことを特徴とする請求項１記載のデバイス構造の形成方法。
【請求項３】
前記第５の工程において、前記側壁部分を覆っている前記第２のデバイス層をオーバーエッチングする
ことを特徴とする請求項１または請求項２に記載のデバイス構造の形成方法。
【請求項４】
前記第４の工程において、前記第１のデバイス層パターンの厚さよりも大きな厚さとなるように前記第２のデバイス層を形成し、
前記第５の工程において、前記第２のデバイス層パターンの厚さが前記第１のデバイス層パターンの厚さに等しくなるように、前記第２のデバイス層をエッチングする
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のデバイス構造の形成方法。
【請求項５】
基体を覆うように磁気抵抗効果層を形成する第１の工程と、
前記磁気抵抗効果層上にフォトレジストパターンを形成する第２の工程と、
前記フォトレジストパターンをマスクとして前記磁気抵抗効果層を選択的にエッチングすることにより、磁気抵抗効果層パターンを形成する第３の工程と、
前記磁気抵抗効果層パターン、前記フォトレジストパターンおよびそれらの周辺の前記基体を覆うように埋設層を形成する第４の工程と、
前記フォトレジストパターンの側壁部分を覆っている前記埋設層を斜めエッチングによって選択的に除去することにより、前記磁気抵抗効果層パターンの再生トラック幅方向における両側の空間を埋設するように埋設層パターンを形成する第５の工程と、
残存する前記フォトレジストパターンを除去する第６の工程と、を含む
ことを特徴とする磁気抵抗効果素子の製造方法。
【請求項６】
前記第４の工程において、前記埋設層として絶縁層および磁気バイアス層をこの順に積層形成することにより、
膜面直交電流型巨大磁気抵抗効果素子またはトンネル磁気抵抗効果素子を製造する
ことを特徴とする請求項５記載の磁気抵抗効果素子の製造方法。
【請求項７】
前記第４の工程において、前記埋設層として磁気バイアス層およびリード層をこの順に積層形成することにより、
膜面平行電流型巨大磁気抵抗効果素子を製造する
ことを特徴とする請求項５記載の磁気抵抗効果素子の製造方法。
【請求項８】
前記第１の工程において、ピンニング層、ピンド層およびフリー層を含む積層構造を有するように前記磁気抵抗効果層を形成する
ことを特徴とする請求項５ないし請求項７のいずれか１項に記載の磁気抵抗効果素子の製造方法。
【請求項９】
磁気抵抗効果素子を備えた薄膜磁気ヘッドの製造方法であって、
請求項５ないし請求項８のいずれか１項に記載した磁気抵抗効果素子の製造方法を使用して前記磁気抵抗効果素子を製造する
ことを特徴とする薄膜磁気ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子などのデバイス構造を形成するデバイス構造の形成方法、磁気抵抗効果素子の製造方法、ならびに磁気抵抗効果素子を備えた薄膜磁気ヘッドの製造方法に関する。
【背景技術】
【０００２】
近年、磁気記録媒体を利用して磁気的な再生処理を実行する磁気記録装置が普及している。この磁気記録装置の開発分野では、磁気記録媒体の面記録密度の向上に伴い、薄膜磁気ヘッドの性能向上が求められている。この薄膜磁気ヘッドは、再生処理用のデバイス構造として、磁気抵抗効果（ＭＲ；magneto-resistive effect）を利用して再生処理を実行する磁気抵抗効果素子（ＭＲ素子）を備えている。
【０００３】
一般に、優れた再生性能を有するＭＲ素子は、スピンバルブ構造と呼ばれる積層構造を有している。この種のＭＲ素子は、磁気抵抗効果の種類に基づいて、巨大磁気抵抗効果（ＧＭＲ；giant magneto-resistive effect）を利用するＧＭＲ素子と、トンネル磁気抵抗効果（ＴＭＲ；tunnel magneto-resistive effect ）を利用するＴＭＲ素子とに分類される。このＧＭＲ素子は、さらに、センス電流が流れる方向に基づいて、膜面に平行な方向にセンス電流が流れる膜面平行電流型ＧＭＲ素子（ＣＩＰ（current-in-the-plane）−ＧＭＲ素子）と、膜面と直交する方向にセンス電流が流れる膜面直交電流型ＧＭＲ素子（ＣＰＰ（current-perpendicular-to-the-plane）−ＧＭＲ素子）とに分類される。
【０００４】
上記した一連のＭＲ素子を代表して、ＣＰＰ−ＧＭＲ素子は、一般に、以下の手順を経ることにより製造されている。すなわち、まず、下部シールド層上に、ピンニング層、ピンド層、スペーサ層およびフリー層を含む積層構造を有するようにＭＲ層を形成したのち、そのＭＲ層上に、アンダーカットを有するようにリフトオフ用のフォトレジストパターン（いわゆるバイレイヤーレジストパターン）を形成する。続いて、フォトレジストパターンをマスクとしてＭＲ層を選択的にエッチングすることにより、ＭＲ層パターンを形成する。続いて、ＭＲ層パターン、フォトレジストパターンおよびそれらの周辺の下部シールド層を覆うように絶縁層（ギャップ層）および磁気バイアス層をこの順に積層形成する。最後に、フォトレジストパターンをリフトオフすることにより、ＭＲ層パターンの再生トラック幅方向における両側の空間を埋設するようにギャップ層パターンおよび磁気バイアス層パターンを積層形成する。これにより、ＣＰＰ−ＧＭＲ素子が完成する。
【０００５】
なお、ＣＩＰ−ＧＭＲ素子は、上記したギャップ層パターンおよび磁気バイアス層パターンに代えてそれぞれ磁気バイアス層パターンおよびリード層パターンを形成する点を除き、上記したＣＰＰ−ＧＭＲ素子の製造手順と同様の手順を経ることにより製造される。また、ＴＭＲ素子は、上記したスペーサ層に代えてトンネルバリア層を含む積層構造を有するようにＭＲ層パターンを形成する点を除き、やはり上記したＣＰＰ−ＧＭＲ素子の製造手順と同様の手順を経ることにより製造される。
【０００６】
このＭＲ素子の製造方法に関しては、上記した製造手順以外にもいくつかの製造手順が提案されている。具体的には、ＣＰＰ−ＧＭＲ素子およびＴＭＲ素子の製造方法として、ＭＲ層パターンおよびフォトレジストパターンを埋設するように絶縁層、磁気バイアス層および絶縁層をこの順に積層形成し、引き続き化学機械研磨（ＣＭＰ；chemical mechanical polishing ）法またはエッチバック法を使用してフォトレジストパターンが露出するまで全体を研磨することにより平坦化したのち、使用済みのフォトレジストパターンを除去する製造手順が知られている（例えば、特許文献１参照。）。また、ＭＲ層上にフォトレジストパターンを形成し、引き続きフォトレジストパターンをスリミングすることにより幅を狭めたのち、そのスリミング済みのフォトレジストパターンを使用してＭＲ層を選択的にエッチングする製造手順が知られている（例えば、特許文献２参照。）。
【特許文献１】特開２００４−３４２１５４号公報
【特許文献２】特開２００２−３２３７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、再生トラック幅が益々狭小化する傾向にある最近の技術動向を考慮すれば、ＭＲ層パターンのパターン幅を狭小化するためには、リフトオフ用のフォトレジストパターンの幅を狭小化しつつ、そのフォトレジストパターンを円滑にリフトオフしなければならない。しかしながら、従来のＭＲ素子の製造方法では、フォトレジストパターンとしてアンダーカットを有するバイレイヤーレジストパターンを使用する場合に、そのフォトレジストパターンの幅が狭小化するとアンダーカット幅も同様に狭小化するため、フォトレジストパターンをリフトオフしにくくなるという問題があった。このことから、再生トラック幅の狭小化に対応する上では、リフトオフ法を使用する従来のＭＲ素子の製造方法が既に限界に達していると考えられるため、そのリフトオフ法を使用しない新たなＭＲ素子の製造方法が要望されている。この点に関しては、特に、パターン幅の狭小化が要望されている技術的な要望を重視して、ＭＲ素子に限らずに広くデバイス構造の形成方法を確立することが重要である。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、リフトオフ法を使用せずにパターン幅を狭小化することが可能なデバイス構造の形成方法を提供することにある。
【０００９】
また、本発明の第２の目的は、リフトオフ法を使用せずに再生トラック幅の狭小化に対応することが可能な磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るデバイス構造の形成方法は、基体を覆うように第１のデバイス層を形成する第１の工程と、第１のデバイス層上にフォトレジストパターンを形成する第２の工程と、フォトレジストパターンをマスクとして第１のデバイス層を選択的にエッチングすることにより、第１のデバイス層パターンを形成する第３の工程と、第１のデバイス層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように第２のデバイス層を形成する第４の工程と、フォトレジストパターンの側壁部分を覆っている第２のデバイス層を斜めエッチングによって選択的に除去することにより、第１のデバイス層パターンの周囲の空間を埋設するように第２のデバイス層パターンを形成する第５の工程と、残存するフォトレジストパターンを除去する第６の工程とを含むものである。
【００１１】
本発明に係るデバイス構造の形成方法では、フォトレジストパターンを使用して第１のデバイス層が選択的にエッチングされることにより第１のデバイス層パターンが形成されたのち、第１のデバイス層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように第２のデバイス層が形成され、そのフォトレジストパターンの側壁部分を覆っている第２のデバイス層が斜めエッチングによって選択的に除去されることにより第２のデバイス層パターンが形成される。この場合には、リフトオフ法を使用する代わりにエッチング法を使用して、極微小なパターン幅を有するように第１のデバイス層パターンが形成されると共に、その第１のデバイス層パターンの周囲の空間に第２のデバイス層パターンが埋設される。なお、第１のデバイス層パターン（または第１のデバイス層）および第２のデバイス層パターン（または第２のデバイス層）は、単層構成であってもよいし、あるいは積層構成であってもよい。特に、デバイス構造の適用例を挙げることにより第１のデバイス層パターンおよび第２のデバイス層パターンを具体的に説明すると、そのデバイス構造が後述する磁気抵抗効果素子に適用される場合には、第１のデバイス層パターンはＭＲ層パターンであり、第２のデバイス層パターンは絶縁層パターンおよび磁気バイアス層パターンの積層体あるいは磁気バイアス層パターンおよびリード層パターンの積層体である。
【００１２】
本発明に係る磁気抵抗効果素子の製造方法は、基体を覆うように磁気抵抗効果層を形成する第１の工程と、磁気抵抗効果層上にフォトレジストパターンを形成する第２の工程と、フォトレジストパターンをマスクとして磁気抵抗効果層を選択的にエッチングすることにより、磁気抵抗効果層パターンを形成する第３の工程と、磁気抵抗効果層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように埋設層を形成する第４の工程と、フォトレジストパターンの側壁部分を覆っている埋設層を斜めエッチングによって選択的に除去することにより、磁気抵抗効果層パターンの再生トラック幅方向における両側の空間を埋設するように埋設層パターンを形成する第５の工程と、残存するフォトレジストパターンを除去する第６の工程とを含むものである。
【００１３】
本発明に係る磁気抵抗効果素子の製造方法では、フォトレジストパターンを使用して磁気抵抗効果層が選択的にエッチングされることにより磁気抵抗効果層パターンが形成されたのち、磁気抵抗効果層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように埋設層が形成され、そのフォトレジストパターンの側壁部分を覆っている埋設層が斜めエッチングによって選択的に除去されることにより埋設層パターンが形成される。この場合には、リフトオフ法を使用する代わりにエッチング法を使用して、極微小なパターン幅を有するように磁気抵抗効果層パターンが形成されると共に、その磁気抵抗効果層パターンの再生トラック幅方向における両側の空間に埋設層パターンが埋設される。
【００１４】
本発明に係る薄膜磁気ヘッドの製造方法は、磁気抵抗効果素子を備えた薄膜磁気ヘッドを製造する方法であり、上記した磁気抵抗効果素子の製造方法を使用して磁気抵抗効果素子を製造するものである。
【００１５】
本発明に係る薄膜磁気ヘッドの製造方法では、上記した磁気抵抗効果素子の製造方法を使用して磁気抵抗効果素子が製造される。
【００１６】
本発明に係るデバイス構造の形成方法では、第５の工程において、イオンミリングを使用し、基体の垂線に対して６０°以上８０°以下の範囲内の角度をなす方向からイオンビームを照射するのが好ましい。この場合には、側壁部分を覆っている第２のデバイス層をオーバーエッチングしてもよい。特に、第４の工程において、第１のデバイス層パターンの厚さよりも大きな厚さとなるように第２のデバイス層を形成し、第５の工程において、第２のデバイス層パターンの厚さが第１のデバイス層パターンの厚さに等しくなるように第２のデバイス層をエッチングするのが好ましい。
【００１７】
本発明に係る磁気抵抗効果素子の製造方法では、第４の工程において埋設層として絶縁層および磁気バイアス層をこの順に積層形成することにより、膜面直交電流型巨大磁気抵抗効果素子またはトンネル磁気抵抗効果素子を製造するようにしてもよいし、あるいは第４の工程において埋設層として磁気バイアス層およびリード層をこの順に積層形成することにより、膜面平行電流型巨大磁気抵抗効果素子を製造するようにしてもよい。この場合には、第１の工程においてピンニング層、ピンド層およびフリー層を含む積層構造を有するように磁気抵抗効果層を形成する。
【００１８】
ここで、上記した一連の文言の意味は、以下の通りである。すなわち、第１に、「基体」とは、第１のデバイス層（または磁気抵抗効果層）を形成するための下地であり、各種基板であってもよいし、あるいは各種基板に設けられた各種層であってもよい。第２に、「基体の垂線」とは、基体の表面と直交する仮想線である。第３に、「第２のデバイス層パターンの厚さが第１のデバイス層パターンの厚さに等しくなる」とは、両者の厚さが互いに厳密に一致する場合に限らず、両者の厚さが互いに一致するように意図してエッチングする限りにおいて、その両者の厚さの間に多少のずれが生じる場合をも含む意味である。第４に、「再生トラック幅方向における両側」とは、その再生トラック幅方向における一方側および他方側であり、いわゆる２つの埋設層パターンの配列方向における一方側および他方側である。
【発明の効果】
【００１９】
本発明に係るデバイス構造の形成方法によれば、フォトレジストパターンを使用して第１のデバイス層を選択的にエッチングすることにより第１のデバイス層パターンを形成したのち、第１のデバイス層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように第２のデバイス層を形成し、そのフォトレジストパターンの側壁部分を覆っている第２のデバイス層を斜めエッチングによって選択的に除去することにより第２のデバイス層パターンを形成するようにしたので、リフトオフ法を使用せずにパターン幅を狭小化することができる。
【００２０】
また、本発明に係る磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法によれば、フォトレジストパターンを使用して磁気抵抗効果層を選択的にエッチングすることにより磁気抵抗効果層パターンを形成したのち、磁気抵抗効果層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように埋設層を形成し、そのフォトレジストパターンの側壁部分を覆っている埋設層を斜めエッチングによって選択的に除去することにより埋設層パターンを形成するようにしたので、リフトオフ法を使用せずに再生トラック幅の狭小化に対応することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２２】
まず、図１を参照して、本発明の一実施の形態に係るデバイス構造の形成方法を使用して形成されるデバイス構造の構成について簡単に説明する。図１は、デバイス構造１０の断面構成を表している。
【００２３】
デバイス構造１０は、各種用途のデバイスに適用されるものであり、図１に示したように、基体１上に設けられている。このデバイス構造１０は、第１のデバイス層パターン２と、その第１のデバイス層パターン２の周囲の空間に埋設された第２のデバイス層パターン３とを備えている。
【００２４】
基体１は、デバイス構造１０を支持するものである。この基体１は、例えば、各種基板であってもよいし、あるいは各種基板に各種層が設けられたものであってもよい。
【００２５】
第１のデバイス層パターン２は、所定の機能を有する機能層であり、極微小なパターン幅Ｗ（例えば、Ｗ＝約１０ｎｍ〜１００ｎｍ）を有している。この第１のデバイス層パターン２の材質、構成（単層構成または積層構成）、パターン形状（平面形状）および寸法（例えば厚さ）などは、デバイス構造１０が適用されるデバイスの機能や用途などに応じて自由に設定可能である。
【００２６】
第２のデバイス層パターン３は、第１のデバイス層パターン２とは異なる機能を有する機能層であり、その第１のデバイス層パターン２の周囲に配置されている。この第２のデバイス層パターン３の材質、構成、パターン形状および寸法も、第１のデバイス層パターン２と同様に自由に設定可能である。特に、第２のデバイス層パターン３は、例えば、第１のデバイス層パターン２の周囲において全体に渡って配置されていてもよいし、あるいは部分的に配置されていてもよい。
【００２７】
次に、図２〜図５を参照して、本実施の形態に係るデバイス構造の形成方法として、図１に示したデバイス構造１０の形成方法について説明する。図２〜図５は、デバイス構造１０の形成工程を説明するためのものであり、いずれも図１に示した断面構成に対応している。なお、デバイス構造１０を構成する一連の構成要素の材質、構成、パターン形状および寸法などは上記したように自由に設定可能であるため、それらの説明を以下では省略する。
【００２８】
デバイス構造１０を形成する際には、基体１を準備したのち、まず、図２に示したように、基体１を覆うように第１のデバイス層２Ｚを形成する。この第１のデバイス層２Ｚは、後工程において選択的にエッチングされることにより第１のデバイス層パターン２（図３参照）となる前準備層である。
【００２９】
続いて、第１のデバイス層２Ｚの表面にフォトレジストを塗布することによりフォトレジスト膜を形成したのち、フォトリソグラフィ法を使用してフォトレジスト膜をパターニング（露光・現像）することにより、図２に示したように、第１のデバイス層２Ｚ上にフォトレジストパターン４を形成する。このフォトレジストパターン４を形成する際には、後工程において形成される第１のデバイス層パターン２のパターン形状に対応するパターン形状（パターン幅Ｗ）を有するようにする。この場合には、例えば、フォトレジストパターン４を形成したのち、そのフォトレジストパターン４を酸素プラズマ等に晒してスリミングすることにより、パターン幅Ｗを狭小化してもよい。なお、フォトレジストパターン４のレジスト構造は、例えば、単層レジスト構造であってもよいし、あるいはアンダーカットを有する２層レジスト構造（いわゆるバイレイヤーレジストパターン）であってもよい。また、フォトレジストパターン４の材質（フォトレジストの種類）は、自由に選定可能である。
【００３０】
続いて、フォトレジストパターン４をマスクとして第１のデバイス層２Ｚを選択的にエッチング（いわゆるパターニング）することにより、図３に示したように、パターン幅Ｗを有するように第１のデバイス層パターン２を形成する。この第１のデバイス層パターン２を形成する際には、例えば、イオンミリングまたは反応性イオンエッチング（ＲＩＥ；reactive ion etching）法などを使用する。
【００３１】
続いて、図４に示したように、第１のデバイス層パターン２、フォトレジストパターン４およびそれらの周辺の基体１を覆うように第２のデバイス層３Ｚを形成する。この第２のデバイス層３Ｚは、後工程において選択的にエッチングされることにより第２のデバイス層パターン３（図５参照）となる前準備層である。この場合には、例えば、第２のデバイス層３Ｚの厚さＴ３Ｚが第１のデバイス層パターン２の厚さＴ２よりも大きくなるようにする（Ｔ３Ｚ＞Ｔ２）。この第２のデバイス層３Ｚにより、フォトレジストパターン４の側壁部分４Ｗが覆われる。
【００３２】
続いて、図４に示したように、フォトレジストパターン４の側壁部分４Ｗを覆っている第２のデバイス層３Ｚを斜めエッチングによって選択的に除去する。この「斜めエッチング」とは、基体１の垂線Ｐ（基体１の表面と直交する仮想線）と平行になるようにエッチング作用を施す通常のエッチングとは異なり、垂線Ｐに対して所定の角度をなす方向からエッチング作用を施す指向性のエッチングである。この第２のデバイス層３Ｚを斜めエッチングする際には、例えば、イオンミリングを使用し、垂線Ｐに対して約６０°以上、好ましくは約６０°〜８０°の角度θをなす方向からイオンビームを照射する。この場合には、例えば、フォトレジストパターン４の側壁部分４Ｗを覆っている第２のデバイス層３Ｚをオーバーエッチングする。
【００３３】
この斜めエッチングにより、図５に示したように、第１のデバイス層パターン２の周囲の空間を埋設するように第２のデバイス層パターン３が形成される。第２のデバイス層３Ｚが斜めエッチングされる際には、上記した範囲の角度θをなす方向からエッチング作用が施されることにより、下向きのエッチング成分のエッチングレートよりも横向きのエッチング成分のエッチングレートが大きくなる。これにより、第２のデバイス層３Ｚのうち、フォトレジストパターン４の側壁部分４Ｗを覆っていた部分がエッチングされやすくなるため、その部分が完全にエッチングされることにより除去される一方で、第１のデバイス層パターン２の周囲の空間に埋設されていた部分がエッチングされにくくなるため、その部分が僅かにエッチングされただけで残存する。この場合には、例えば、上記したように第２のデバイス層３Ｚをオーバーエッチングすることにより、フォトレジストパターン４により第１のデバイス層パターン２が覆われたまま、そのフォトレジストパターン４が中央近傍において部分的に狭まるまでエッチングを継続する。特に、第２のデバイス層３Ｚを斜めエッチングする際には、例えば、第２のデバイス層パターン３の厚さＴ３が第１のデバイス層パターン２の厚さＴ２に等しくなるようにするのが好ましい（Ｔ３＝Ｔ２）。この「第２のデバイス層パターン３の厚さＴ３が第１のデバイス層パターン２の厚さＴ２に等しくなる」とは、両者の厚さが互いに厳密に一致する場合に限らず、両者の厚さが互いに一致するように意図してエッチングする限りにおいて、その両者の厚さの間に多少のずれが生じる場合をも含む意味である。なお、第２のデバイス層パターン３の形成後（斜めエッチングの完了後）には、例えば、フォトレジストパターン４上に不要な第２のデバイス層３Ｚが残存する。
【００３４】
最後に、残存するフォトレジストパターン４と共に、そのフォトレジストパターン４上に残存している不要な第２のデバイス層３Ｚを併せて除去することにより、デバイス構造１０が完成する。
【００３５】
本実施の形態に係るデバイス構造の形成方法では、極微小なパターン幅Ｗを有するフォトレジストパターン４を使用して第１のデバイス層２Ｚを選択的にエッチングすることにより第１のデバイス層パターン２を形成したのち、第１のデバイス層パターン２、フォトレジストパターン４およびそれらの周辺の基体１を覆うように第２のデバイス層３Ｚを形成し、そのフォトレジストパターン４の側壁部分４Ｗを覆っている第２のデバイス層３Ｚを斜めエッチングによって選択的に除去することにより第２のデバイス層パターン３を形成している。この場合には、リフトオフ法を使用する代わりにエッチング法を使用して、極微小なパターン幅Ｗを有するように第１のデバイス層パターン２が形成されると共に、その第１のデバイス層パターン２の周囲の空間に第２のデバイス層パターン３が埋設される。したがって、リフトオフ法を使用せずにパターン幅Ｗを狭小化することができる。
【００３６】
特に、本実施の形態では、図４および図５を参照して説明したように、第２のデバイス層パターン３の厚さＴ３が第１のデバイス層パターン２の厚さＴ２に等しくなるように第２のデバイス層３Ｚをエッチングしているので、図１に示したように、完成後のデバイス構造１０において第１のデバイス層パターン２および第２のデバイス層パターン３の表面を平坦化することができる。この場合には、後工程において第１のデバイス層パターン２および第２のデバイス層パターン３上に他の機能層を平坦に形成することができる点において利点が得られる。
【００３７】
以上をもって、本発明の一実施の形態に係るデバイス構造の形成方法に関する説明を終了する。
【００３８】
次に、上記したデバイス構造の形成方法の適用例について説明する。以下では、デバイス構造の形成方法が適用されるデバイスを代表して、例えば、磁気抵抗効果素子（ＭＲ素子）を備えた薄膜磁気ヘッドの製造方法について説明する。
【００３９】
まず、図６〜図１０を参照して、薄膜磁気ヘッドの製造方法を使用して製造される薄膜磁気ヘッドの構成について簡単に説明する。図６〜図８は薄膜磁気ヘッド１０２の構成を表しており、図６は分解斜視構成を示し、図７は図６に示した矢印ＶＩＩ方向から見た平面構成を示し、図８は図７に示したＶＩＩＩ−ＶＩＩＩ線に沿った矢視方向の断面構成を示している。また、図９および図１０は薄膜磁気ヘッド１０２のうちの主要部（ＣＰＰ−ＧＭＲ素子３０）の構成を表しており、図９は図７および図８に示したＩＸ−ＩＸ線に沿った矢視方向の断面構成（エアベアリング面１０１Ｍに平行な断面構成）を模式的に示し、図１０は図９に示した主要部（ＭＲ層パターン３１）の断面構成を拡大して示している。なお、薄膜磁気ヘッドの構成を説明する際には、上記したデバイス構造を説明するために参照した図１を適宜参照する。
【００４０】
薄膜磁気ヘッド１０２は、例えば、図６〜図８に示したように、セラミック（例えばアルティック（Ａｌ2 Ｏ3 ・ＴｉＣ）など）やシリコン製のスライダ１０１の一面に設けられており、そのスライダ１０１と共にエアベアリング面１０１Ｍを構成している。この薄膜磁気ヘッド１０２は、例えば、再生処理を担う再生ヘッド部１０２Ａと、記録処理を担う記録ヘッド部１０２Ｂとを含む複合型ヘッドである。
【００４１】
再生ヘッド部１０２Ａは、例えば、スライダ１０１上に設けられており、絶縁層１１と、下部シールド層１２と、ＣＰＰ−ＧＭＲ素子３０および絶縁層１３と、上部シールド層１４とがこの順に積層された積層構造を有している。
【００４２】
絶縁層１１は、再生ヘッド部１０２Ａをスライダ１０１から電気的に分離するものであり、例えば、酸化アルミニウム（Ａｌ2 Ｏ3 ；以下、「アルミナ」という）や酸化ケイ素（ＳｉＯ2 ）などの絶縁性材料により構成されている。下部シールド層１２および上部シールド層１４は、ＣＰＰ−ＧＭＲ素子３０を周辺から磁気的に遮蔽するものであり、例えば、ニッケル鉄合金（ＮｉＦｅ；以下、「パーマロイ（商品名）」という）、鉄コバルトニッケル合金（ＦｅＣｏＮｉ）または鉄コバルト合金（ＦｅＣｏ）などの磁性材料により構成されている。ＣＰＰ−ＧＭＲ素子３０は、巨大磁気抵抗効果を利用して磁気記録媒体（図示せず）の信号磁界を検出することにより、その磁気記録媒体に記録されている情報を磁気的に再生するものである。このＣＰＰ−ＧＭＲ素子３０の詳細な構成については、後述する（図９および図１０参照）。絶縁層１３は、ＣＰＰ−ＧＭＲ素子３０を周辺から電気的に分離するものであり、例えば、アルミナなどの絶縁性材料により構成されている。なお、図６では、絶縁層１３の図示を省略している。
【００４３】
記録ヘッド部１０２Ｂは、例えば、図８に示したように、再生ヘッド部１０２Ａ上に非磁性層１５を介して設けられており、下部磁極１６と、記録ギャップ層２１と、絶縁層２２，２３，２４により埋設された２段構成の薄膜コイル２５，２６と、上部磁極２７とがこの順に積層された積層構造を有する長手記録ヘッドである。なお、非磁性層１５は、再生ヘッド部１０２Ａと記録ヘッド部１０２Ｂとの間を磁気的に分離するものであり、例えばアルミナなどにより構成されている。
【００４４】
下部磁極１６は、上部磁極２７と共に磁路を構成するものであり、例えば、パーマロイなどの高飽和磁束密度磁性材料により構成されている。記録ギャップ層２１は、下部磁極１６と上部磁極２７との間に磁気的ギャップを設けるものであり、例えば、アルミナなどの絶縁性材料により構成されている。絶縁層２２〜２４は、薄膜コイル２５，２６を周辺から電気的に分離するものであり、例えば、フォトレジストやアルミナなどの絶縁性材料により構成されている。薄膜コイル２５，２６は、磁束を発生させるものであり、例えば、銅（Ｃｕ）などの高導電性材料により構成されたスパイラル状構造を有している。これらの薄膜コイル２５，２６の一端は互いに連結されており、他端にはそれぞれ通電用のパッドが設けられている。上部磁極２７は、薄膜コイル２５，２６において発生した磁束を収容することにより、その磁束を利用して記録ギャップ層２１近傍に記録用の磁界を発生させるものであり、例えば、パーマロイや窒化鉄（ＦｅＮ）などの高飽和磁束密度磁性材料により構成されている。この上部磁極２７は、記録ギャップ層２１に設けられたバックギャップ２１Ｋを通じて下部磁極１６と磁気的に連結されている。なお、上部磁極２７上には、さらに、記録ヘッド部１０２Ｂを周辺から電気的に分離するためのオーバーコート層（図示せず）が設けられている。
【００４５】
特に、再生ヘッド部１０２ＡのうちのＣＰＰ−ＧＭＲ素子３０は、図９に示したように、リード層としての機能を兼ねる下部シールド層１２および上部シールド層１４の間に配置されている。このＣＰＰ−ＧＭＲ素子３０は、下部シールド層１２上に配置されたＭＲ層パターン３１と、そのＭＲ層パターン３１の再生トラック幅方向（Ｘ軸方向）における両側の空間に埋設された２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌとを備えている。この「再生トラック幅方向における両側」とは、その再生トラック幅方向（Ｘ軸方向）における一方側および他方側であり、いわゆる２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌの配列方向における一方側および他方側である。
【００４６】
ＭＲ層パターン３１は、第１のデバイス層パターン２（図１参照）に対応するものである。このＭＲ層パターン３１は、例えば、図９および図１０に示したように、ピンニング層３１２、ピンド層３１３およびフリー層３１５を含む積層構造（スピンバルブ構造）を有している。具体的には、ＭＲ層パターン３１は、例えば、下部シールド層１２に近い側から順に、シード層３１１と、ピンニング層３１２と、ピンド層３１３と、スペーサ層３１４と、フリー層３１５と、保護層３１６とが積層された積層構造を有している。なお、ピンニング層３１２からフリー層３１５に至る積層順は、例えば、上記した順序と逆転していてもよい。
【００４７】
下地層３１１は、その上に形成される層（ここではピンニング層３１２等）の磁気特性を安定化するものであり、例えば、ニッケルクロム合金（ＮｉＣｒ）などの金属材料により構成されている。ピンニング層３１２は、ピンド層３１３の磁化方向を固定するものであり、例えば、イリジウムマンガン合金（ＩｒＭｎ）などの反強磁性材料により構成されている。ピンド層３１３は、ピンニング層３１２と交換結合されることにより磁化方向が固定されたものであり、コバルト鉄合金（ＣｏＦｅ）などの強磁性材料を含んで構成されている。このピンド層３１３は、例えば、単層構造を有していてもよいし、あるいは非磁性層を挟んで２つの強磁性層が積層された積層構造（いわゆるシンセティックピンド層）を有していてもよい。スペーサ層３１４は、ピンド層３１３とフリー層３１５との間を離間させるものであり、例えば、ルテニウム（Ｒｕ）などの非磁性材料により構成されている。フリー層３１５は、外部磁界に応じて磁化方向が回転可能なものであり、例えば、コバルト鉄合金などの強磁性材料を含んで構成されている。このフリー層３１５は、例えば、単層構造を有していてもよいし、あるいは非磁性層を挟んで２つの強磁性層が積層された積層構造（いわゆるシンセティックフリー層）を有していてもよい。保護層３１６は、ＭＲ層パターン３１のうちの主要部（主にピンニング層３１２からフリー層３１５に至る積層部分）を保護するものであり、例えば、タンタル（Ｔａ）などの非磁性材料により構成されている。
【００４８】
２つのギャップ層パターン３２Ｒ，３２Ｌは、第２のデバイス層パターン３（図１参照）のうちの一部（下層）に対応するものである。このギャップ層パターン３２Ｒ，３２Ｌは、図９に示したように、ＭＲ層パターン３１を周辺から電気的に分離する機能を有しており、そのＭＲ層パターン３１を挟んで再生トラック方向における両側に分離配置されている。このギャップ層パターン３２Ｒ，３２Ｌは、下部シールド層１２の表面およびＭＲ層パターン３１の側面を覆うように設けられており、例えば、アルミナや酸化ケイ素などの絶縁性材料により構成されている。
【００４９】
２つの磁気バイアス層パターン３３Ｒ，３３Ｌは、第２のデバイス層パターン３（図１参照）のうちの他の一部（上層）に対応するものである。この磁気バイアス層パターン３３Ｒ，３３Ｌは、ＭＲ層パターン３１に磁気バイアスを印加する機能を有しており、そのＭＲ層パターン３１を挟んで再生トラック幅方向における両側に分離配置されている。この磁気バイアス層パターン３３Ｒ，３３Ｌは、それぞれギャップ層パターン３２Ｒ，３２Ｌ上に設けられており、例えば、コバルト白金合金（ＣｏＰｔ）やコバルト白金クロム合金（ＣｏＰｔＣｒ）などの硬磁性材料を含んで構成されている。なお、磁気バイアス層パターン３３Ｒ，３３Ｌは、例えば、上記した硬磁性材料により構成された単層構造を有していてもよいし、あるいは硬磁性材料層上に非磁性材料層（例えばアルミナ、酸化ケイ素、タンタルまたはルテニウムなど）が設けられた２層構造を有していてもよい。
【００５０】
この薄膜磁気ヘッド１０２では、情報の再生時において、再生ヘッド部１０２ＡのうちのＣＰＰ−ＧＭＲ素子３０により再生処理が実行される。すなわち、下部シールド層１２および上部シールド層１４を通じてＭＲ層パターン３１にセンス電流が供給されると共に、磁気バイアス層パターン３３Ｒ，３３ＬからＭＲ層パターン３１に磁気バイアスが印加された状態において、記録媒体の信号磁界を検出することによりフリー層３１５の磁化方向が回転すると、ＭＲ層パターン３１中を流れる伝導電子は、フリー層３１５の磁化方向とピンド層３１３の磁化方向との間の相対角度に応じた抵抗を受ける。このときのＭＲ層パターン３１の抵抗は、信号磁界の大きさに応じて変化するため（磁気抵抗効果）、そのＭＲ層パターン３１の抵抗変化が電圧変化として検出されることにより、記録媒体に記録されていた情報が磁気的に再生される。
【００５１】
次に、図６〜図１４を参照して、図６〜図１０に示した薄膜磁気ヘッド１０２の製造方法について説明する。図１１〜図１４はＣＰＰ−ＧＭＲ素子３０の製造工程を説明するものであり、いずれも図９に示した断面構成に対応している。以下では、まず、図６〜図８を参照して薄膜磁気ヘッド１０２全体の製造工程について簡単に説明したのち、図９〜図１４を参照してＣＰＰ−ＧＭＲ素子３０の製造工程について詳細に説明する。なお、薄膜磁気ヘッド１０２（ＣＰＰ−ＧＭＲ素子３０を含む）を構成する一連の構成要素の材質に関しては既に詳細に説明したので、その説明を以下では省略する。また、ＣＰＰ−ＧＭＲ素子３０の製造工程を説明する際には、上記したデバイス構造の形成方法を説明するために参照した図２〜図５を適宜参照する。
【００５２】
薄膜磁気ヘッド１０２は、例えば、スパッタリング法、電解鍍金法または化学蒸着（ＣＶＤ；chemical vapor deposition ）法に代表される成膜法、フォトリソグラフィ法に代表されるパターニング法、イオンミリングまたはＲＩＥに代表されるエッチング法、ならびにＣＭＰ法に代表される研磨法を使用して一連の構成要素を積層形成することにより製造可能である。すなわち、スライダ１０１を準備したのち、まず、スライダ１０１の一面に、絶縁層１１、下部シールド層１２、ＣＰＰ−ＧＭＲ素子３０および絶縁層１３、ならびに上部シールド層１４をこの順に積層形成することにより、再生ヘッド部１０２Ａを形成する。続いて、再生ヘッド部１０２Ａのうちの上部シールド層１４上に非磁性層１５を形成したのち、その非磁性層１５上に、下部磁極１６、記録ギャップ層２１、絶縁層２２〜２４により埋設された薄膜コイル２５，２６および上部磁極２７をこの順に積層形成することにより、記録ヘッド部１０２Ｂを形成する。最後に、記録ヘッド部１０２Ｂを覆うようにオーバーコート層（図示せず）を形成したのち、再生ヘッド部１０２Ａおよび記録ヘッド部１０２Ｂを含む積層構造をスライダ１０１と共に一括研磨してエアベアリング面１０１Ｍを形成することにより、薄膜磁気ヘッド１０２が完成する。
【００５３】
ＣＰＰ−ＧＭＲ素子３０は、上記したデバイス構造の形成方法を適用することにより製造可能である。すなわち、ＣＰＰ−ＧＭＲ素子３０を製造する前に、まず、図１１に示したように、スライダ１０１を準備したのち、そのスライダ１０１上に絶縁層１１および下部シールド層１２をこの順に積層形成する。絶縁層１１を形成する際には、例えば、スパッタリング法またはＣＶＤ法などを使用してアルミナまたは酸化ケイ素などの絶縁性材料を成膜することにより、約０．１μｍ〜３μｍの厚さとなるようにする。また、下部シールド層１２を形成する際には、例えば、スパッタリング法または電解鍍金法などを使用してパーマロイ、鉄コバルトニッケル合金または鉄コバルト合金などの磁性材料を成膜することにより、約０．１μｍ〜３μｍとの厚さとなるようにする。
【００５４】
ＣＰＰ−ＧＭＲ素子３０を製造する際には、まず、図１１に示したように、下部シールド層１２（基体）上に、第１のデバイス層２Ｚ（図２参照）に対応するＭＲ層３１Ｚを形成する。このＭＲ層３１Ｚを形成する際には、例えば、図１０に示したように、スパッタリング法などを使用して、下部シールド層１２上にシード層３１１、ピンニング層３１２、ピンド層３１３、スペーサ層３１４、フリー層３１５および保護層３１６をこの順に積層形成すると共に、各層の厚さが約０．１ｎｍ〜５ｎｍとなるようにする。
【００５５】
続いて、図１１に示したように、ＭＲ層３１Ｚ上に、フォトレジストパターン４（図２参照）に対応するフォトレジストパターン４０を形成する。このフォトレジストパターン４０を形成する際には、例えば、ポリヒドロキシスチレン（ＰＨＳ；poly-hydroxy-styrene）またはノボラック樹脂などのレジスト材料を使用すると共に、約１００ｎｍ〜５００ｎｍの厚さとなるようにする。この場合には、特に、後工程において形成されるＭＲ層パターン３１（図１２参照）のパターン形状に対応するパターン形状（パターン幅Ｗ＝約１０ｎｍ〜１００ｎｍ）を有するようにする。なお、フォトレジストパターン４０のレジスト構造は、例えば、上記したように、単層レジスト構造であってもよいし、あるいは２層レジスト構造であってもよい。
【００５６】
続いて、フォトレジストパターン４０をマスクとしてＭＲ層３１Ｚを選択的にエッチング（いわゆるパターニング）することにより、図１２に示したように、第１のデバイス層パターン２（図３参照）に対応するＭＲ層パターン３１を形成する。このＭＲ層パターン３１を形成する際には、例えば、イオンミリングまたはＲＩＥ法などのエッチング法を使用する。この場合には、例えば、ＭＲ層３１Ｚをエッチングすると共に下部シールド層１２までオーバーエッチングし、すなわちＭＲ層３１Ｚの厚さよりも大きなエッチング深さとなるようにエッチング量を調整することにより、下部シールド層１２まで掘り下げるようにしてもよい。このときの下部シールド層１２の掘り下げ深さは、例えば、後述するギャップ層３２Ｚの厚さに等しい程度であるのが好ましい。
【００５７】
続いて、図１３に示したように、ＭＲ層パターン３１、フォトレジストパターン４０およびそれらの周辺の下部シールド層１２を覆うように、第２のデバイス層３Ｚ（図４参照）に対応するギャップ層３２Ｚおよび磁気バイアス層３３Ｚ（埋設層）をこの順に積層形成する。このギャップ層３２Ｚを形成する際には、例えば、スパッタリング法またはＣＶＤ法などを使用してアルミナまたは酸化ケイ素などの絶縁性材料を成膜することにより、約１０ｎｍ〜３００ｎｍの厚さとなるようにする。また、磁気バイアス層３３Ｚを形成する際には、例えば、スパッタリング法などを使用してコバルト白金合金またはコバルト白金クロム合金などの硬磁性材料を成膜することにより、約１０ｎｍ〜約３００ｎｍの厚さとなるようにする。この場合には、例えば、ギャップ層３２Ｚおよび磁気バイアス層３３Ｚの総厚Ｔ２３ＺがＭＲ層パターン３１の厚さＴ３１よりも大きくなるようにする（Ｔ２３Ｚ＞Ｔ３１）。特に、ギャップ層３２Ｚおよび磁気バイアス層３３Ｚを形成する際には、後工程においてＭＲ層パターン３１の再生トラック幅方向における両側に２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌ（図１４参照）をそれぞれ分離配置し得るように、フォトレジストパターンなどを使用してギャップ層３２Ｚおよび磁気バイアス層３３Ｚの成膜範囲を設定しておく。これらのギャップ層３２Ｚおよび磁気バイアス層３３Ｚにより、フォトレジストパターン４０の側壁部分４０Ｗが覆われる。
【００５８】
続いて、図１３に示したように、フォトレジストパターン４０の側壁部分４０Ｗを覆っているギャップ層３２Ｚおよび磁気バイアス層３３Ｚを斜めエッチングによって選択的に除去する。これらのギャップ層３２Ｚおよび磁気バイアス層３３Ｚを斜めエッチングする際には、例えば、イオンミリングを使用し、下部シールド層１２の垂線Ｐに対して約６０°以上、好ましくは約６０°〜８０°の角度θをなす方向からイオンビーム（例えばアルゴンイオン（Ａｒ+ ）など）を照射する。また、例えば、フォトレジストパターン４０の側壁部分４０Ｗを覆っているギャップ層３２Ｚおよび磁気バイアス層３３Ｚをオーバーエッチングする。
【００５９】
この斜めエッチングにより、図１４に示したように、ＭＲ層パターン３１の再生トラック幅方向における両側の空間を埋設するように、第２のデバイス層パターン３（図５参照）に対応する２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌ（埋設層パターン）が積層形成されると共に、フォトレジストパターン４０が中央近傍において部分的に狭まる。なお、斜めエッチングのエッチング原理に関しては既に詳細に説明したので、その説明を省略する。特に、ギャップ層３２Ｚおよび磁気バイアス層３３Ｚを斜めエッチングする際には、例えば、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの総厚Ｔ２３がＭＲ層パターン３１の厚さＴ３１に等しくなるようにエッチング量を調整する（Ｔ２３＝Ｔ３１）。
【００６０】
最後に、残存するフォトレジストパターン４０と共に不要なギャップ層３２Ｚおよび磁気バイアス層３３Ｚを併せて除去する。このフォトレジストパターン４０を除去する際には、例えば、アセトン、イソプロピルアルコール（ＩＰＡ：isopropyl-alcohol ）またはＮ−メチル−２−ピロリドン（ＮＭＰ；Ｎ-methyl-2-pyrrolidone ）に代表される有機溶剤などを使用して浸漬揺動したり、あるいはアッシング法を使用する。これにより、ＣＰＰ−ＧＭＲ素子３０が完成する。
【００６１】
この薄膜磁気ヘッドの製造方法では、上記したデバイス構造の形成方法を適用してＣＰＰ−ＧＭＲ素子３０を製造している。具体的には、極微小なパターン幅Ｗを有するフォトレジストパターン４０を使用してＭＲ層３１Ｚを選択的にエッチングすることによりＭＲ層パターン３１を形成したのち、ＭＲ層パターン３１、フォトレジストパターン４０およびそれらの周辺の下部シールド層１２を覆うようにギャップ層３２Ｚおよび磁気バイアス層３３Ｚを形成し、そのフォトレジストパターン４０の側壁部分４０Ｗを覆っているギャップ層３２Ｚおよび磁気バイアス層３３Ｚを斜めエッチングによって選択的に除去することにより２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌを積層形成している。この場合には、デバイス構造の形成方法と同様の作用により、リフトオフ法を使用する代わりにエッチング法を使用して、極微小なパターン幅Ｗを有するようにＭＲ層パターン３１が形成されると共に、２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌが併せて積層形成される。したがって、リフトオフ法を使用せずに再生トラック幅の狭小化に対応することができる。
【００６２】
この場合には、特に、図１３および図１４を参照して説明したように、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの総厚Ｔ２３がＭＲ層パターン３１の厚さＴ３１に等しくなるようにギャップ層３２Ｚおよび磁気バイアス層３３Ｚをエッチングすることにより、図９に示したように、完成後のＣＰＰ−ＧＭＲ素子３０においてＭＲ層パターン３１、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの表面が平坦化される。したがって、以下の理由により、ＣＰＰ−ＧＭＲ素子３０の再生性能を確保することができる。
【００６３】
図１５〜図１７は図１１〜図１４を参照して説明した本発明の薄膜磁気ヘッドの製造方法に対する比較例としての薄膜磁気ヘッドの製造方法（ＣＰＰ−ＧＭＲ素子１３０の製造方法）を説明するためのものであり、それらの図１１〜図１４に示した断面構成に対応している。この比較例の薄膜磁気ヘッドの製造方法では、以下の製造手順を経ることにより、図１７に示したＣＰＰ−ＧＭＲ素子１３０が製造される。すなわち、まず、図１１〜図１３を参照して説明した製造手順を経ることにより、スライダ１０１上に絶縁層１１から磁気バイアス層３３Ｚまで順に積層形成したのち、図１５に示したように、磁気バイアス層３３Ｚを覆うようにフォトレジスト膜４１を形成する。このフォトレジスト膜４１を形成する際には、後工程において全体を平坦にエッチング可能とするために、磁気バイアス層３３Ｚを完全に覆うことにより表面がほぼ平坦になるようにする。続いて、図１５に示したように、イオンミリングを使用して、フォトレジスト膜４１の上方から下部シールド層１２の垂線Ｐと平行になるようにエッチング作用を施すことにより、そのフォトレジスト膜４１と共に磁気バイアス層３３Ｚ、ギャップ層３２Ｚおよびフォトレジストパターン４０を併せてエッチング（いわゆるエッチバック）する。このエッチバックにより、図１６に示したように、２つのギャップ層パターン３２Ｒ，３２Ｌおよび２つの磁気バイアス層パターン３３Ｒ，３３Ｌが形成される。特に、ギャップ層３２Ｚおよび磁気バイアス層３３Ｚをエッチングする際には、下向きのエッチング成分のエッチングレートが大きいことを考慮して、意図せずにＭＲ層パターン３１までエッチングされることを防止するために、そのＭＲ層パターン３１上にフォトレジストパターン４０が部分的に残存するようにエッチングを終了させる。最後に、図１７に示したように、残存しているフォトレジストパターン４０を除去したのち、上部シールド層１４を形成することにより、ＣＰＰ−ＧＭＲ素子１３０が完成する。
【００６４】
比較例の薄膜磁気ヘッドの製造方法を使用して製造されたＣＰＰ−ＧＭＲ素子１３０では、その製造プロセス要因に起因して、２つの観点において問題が生じる。第１に、図１５および図１６に示したように、イオンミリングを使用してギャップ層３２Ｚおよび磁気バイアス層３３Ｚがエッチングされる過程において、ＭＲ層パターン３１上に薄いフォトレジストパターン４０しか設けられていないため、エッチング用のイオンビームがフォトレジストパターン４０を透過してＭＲ層パターン３１まで到達しやすくなる。この場合には、イオンビームがＭＲ層パターン３１まで到達すると、そのＭＲ層パターン３１が静電破壊などのダメージを受けてしまう。第２に、図１６に示したように、ＭＲ層パターン３１上にフォトレジストパターン４０が部分的に残存するようにエッチバックすると、そのフォトレジストパターン４０を除去した箇所に窪み（段差）が生じるため、図１７に示したように、ＭＲ層パターン３１上に上部シールド層１４を形成すると、その上部シールド層１４に下向きの突起部１４Ｐが設けられる。この場合には、ＣＰＰ−ＧＭＲ素子１３０の動作時において、本来的には磁気バイアス層パターン３３Ｒ，３３Ｌにおいて発生した磁気バイアスがＭＲ層パターン３１に優先的に供給されるはずであるところ、その磁気バイアスのうちの一部がＭＲ層パターン３１に供給されずに上部シールド層１４（突起部１４Ｐ）に供給されるため、磁気バイアス層パターン３３Ｒ，３３ＬからＭＲ層パターン３１に供給される磁気バイアス量が実質的に減少してしまう。これらの２つの問題に起因して、ＣＰＰ−ＧＭＲ素子１３０では、再生性能を確保することが困難である。
【００６５】
これに対して、本発明の薄膜磁気ヘッドの製造方法を使用して製造されたＣＰＰ−ＧＭＲ素子３０では、図１３および図１４に示したように、イオンミリングを使用してギャップ層３２Ｚおよび磁気バイアス層３３Ｚがエッチングされる過程において、ＭＲ層パターン３１上に十分に厚いフォトレジストパターン４０が設けられているため、エッチング用のイオンビームがフォトレジストパターン４０を透過してＭＲ層パターン３１まで到達しにくくなる。これにより、ＭＲ層パターン３１が静電破壊などのダメージを受ける可能性が低くなる。しかも、図１４に示したように、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの総厚Ｔ２３がＭＲ層パターン３１の厚さＴ３１に等しくなるようにエッチングすることにより、図９に示したように、ＭＲ層パターン３１、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの表面が平坦化されるため、上部シールド層１４に突起部が設けられない。これにより、ＣＰＰ−ＧＭＲ素子３０の動作時において、磁気バイアス層パターン３３Ｒ，３３Ｌにおいて発生した磁気バイアスがＭＲ層パターン３１に優先的に供給されるため、磁気バイアス層パターン３３Ｒ，３３ＬからＭＲ層パターン３１に供給される磁気バイアス量が確保される。したがって、ＣＰＰ−ＧＭＲ素子３０では、再生性能を確保することができるのである。
【００６６】
確認までに説明しておくと、比較例の薄膜磁気ヘッドの製造方法では、上部シールド層１４に意図せずに突起部１４Ｐが設けられることを回避することを重視すれば、フォトレジストパターン４０が消失するまでエッチングすることは可能である。しかしながら、この場合には、上記したように下向きのエッチング成分のエッチングレートが大きいことに起因して、エッチングを所望の位置で終了させることが困難であるため、意図せずにＭＲ層パターン３１までエッチングされる可能性が極めて高くなる。これに対して、本発明の薄膜磁気ヘッドの製造方法では、斜めエッチングしていることにより下向きのエッチング成分のエッチングレートよりも横向きのエッチング成分のエッチングレートが大きくなり、すなわち下向きのエッチングレートが相対的に小さいため、エッチングを所望の位置で終了させることが容易である。これにより、ギャップ層パターン３２Ｒ，３２Ｌおよび磁気バイアス層パターン３３Ｒ，３３Ｌの総厚Ｔ２３がＭＲ層パターン３１の厚さＴ３１に等しくなるように、エッチングの進行度を高精度かつ容易に制御することができるのである。
【００６７】
なお、上記した薄膜磁気ヘッドの製造方法では、ＣＰＰ−ＧＭＲ素子３０を備えるように薄膜磁気ヘッド１０２を製造したが、必ずしもこれに限られるものではなく、薄膜磁気ヘッド１０２に搭載されるＭＲ素子の種類は自由に変更可能である。この場合においても、上記した薄膜磁気ヘッドの製造方法と同様の効果を得ることができる。
【００６８】
具体的には、第１に、例えば、図９と共に、図１０に対応する図１８に示したように、ＣＰＰ−ＧＭＲ素子３０に代えてＴＭＲ素子５０を備えるようにしてもよい。このＴＭＲ素子５０は、例えば、図１８に示したように、ＭＲ層パターン３１がスペーサ層３１４に代えてトンネルバリア層３１７を含んでいる点を除き、ＣＰＰ−ＧＭＲ素子３０と同様の構成を有している。このトンネルバリア層３１７は、ピンド層３１３とフリー層３１５との間において電子をトンネリングさせるものであり、例えば、アルミナなどの絶縁性材料により構成されている。なお、図９では、上記したＭＲ層パターン３１の積層構成を除いてＣＰＰ−ＧＭＲ素子３０およびＴＭＲ素子５０が互いに同様の構成を有しているため、それらのＣＰＰ−ＧＭＲ素子３０およびＴＭＲ素子５０を併せて示している。
【００６９】
第２に、例えば、図１０と共に、図９に対応する図１９に示したように、ＣＰＰ−ＧＭＲ素子３０に代えてＣＩＰ−ＧＭＲ素子６０を備えるようにしてもよい。このＣＩＰ−ＧＭＲ素子６０は、例えば、図１９に示したように、（１）２つのギャップ層パターン３２Ｒ，３２Ｌに代えて２つの磁気バイアス層パターン３４Ｒ，３４Ｌを備え、（２）２つの磁気バイアス層パターン３３Ｒ，３３Ｌに代えて２つのリード層パターン３５Ｒ，３５Ｌを備え、（３）下部シールド層１２とＣＩＰ−ＧＭＲ素子６０との間に設けられた下部ギャップ層１７を新たに備え、（４）上部シールド層１４とＣＩＰ−ＧＭＲ素子６０との間に設けられた上部ギャップ層１８を新たに備えている点を除き、ＣＰＰ−ＧＭＲ素子３０と同様の構成を有している。この磁気バイアス層パターン３４Ｒ，３４Ｌは、磁気バイアス層パターン３３Ｒ，３３Ｌと同様の機能を有するものである。また、リード層パターン３５Ｒ，３５Ｌは、ＭＲ層パターン３１にセンス電流を供給するために使用されるものであり、例えば、金（Ａｕ）などの導電性材料により構成されている。なお、下部ギャップ層１７および上部ギャップ層１８は、ＣＩＰ−ＧＭＲ素子６０を周辺から磁気的かつ電気的に分離するものであり、例えば、アルミナや窒化アルミニウム（ＡｌＮ）などの非磁性絶縁性材料により構成されている。このＣＩＰ−ＧＭＲ素子６０は、図１３に対応する図２０に示したように、主に、ギャップ層３２Ｚおよび磁気バイアス層３３Ｚに代えてそれぞれ磁気バイアス層３４Ｚおよびリード層３５Ｚを形成したのち、図１３および図１４を参照して説明した場合と同様の手順に沿った斜めエッチングを経て２つの磁気バイアス層パターン３４Ｒ，３４Ｌおよび２つのリード層パターン３５Ｒ，３５Ｌを形成することにより、製造可能である。この種の構造は、一般に「隣接接合構造」と呼ばれている。
【００７０】
なお、図１９および図２０では、ＣＩＰ−ＧＭＲ素子６０を製造する際に、磁気バイアス層３４Ｚおよびリード層３５Ｚを積層形成したのち、それらの磁気バイアス層３４Ｚおよびリード層３５Ｚの双方を斜めエッチングすることにより磁気バイアス層パターン３４Ｒ，３４Ｌおよびリード層パターン３５Ｒ，３５Ｌを形成するようにしたが、必ずしもこれに限られるものではない。具体的には、例えば、リード層３５Ｚを形成せずに磁気バイアス層３４Ｚのみを形成し、その磁気バイアス層３４Ｚを斜めエッチングすることにより磁気バイアス層パターン３４Ｒ，３４Ｌを形成したのち、リード層パターン３５Ｒ，３５Ｌを別途形成するようにしてもよい。
【００７１】
また、上記した薄膜磁気ヘッドの製造方法では、薄膜磁気ヘッド１０２のうちの記録ヘッド部１０２Ｂを長手記録ヘッドとしたが、必ずしもこれに限られるものではなく、記録ヘッド部１０２Ｂを垂直記録ヘッドとしてもよい。この場合においても、上記した薄膜磁気ヘッドの製造方法と同様の効果を得ることができる。
【００７２】
以上、具体的な実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されず、種々の変形が可能である。具体的には、本発明のデバイス構造の形成方法は、フォトレジストパターンを使用して第１のデバイス層を選択的にエッチングすることにより第１のデバイス層パターンを形成したのち、第１のデバイス層パターン、フォトレジストパターンおよびそれらの周辺の基体を覆うように第２のデバイス層を形成し、そのフォトレジストパターンの側壁部分を覆っている第２のデバイス層を斜めエッチングによって選択的に除去して第２のデバイス層パターンを形成することにより、リフトオフ法を使用せずにパターン幅を狭小化することが可能な限り、自由に変更可能である。もちろん、本発明の磁気抵抗効果素子の製造方法または薄膜磁気ヘッドの製造方法は、上記したデバイス構造の形成方法を適用してＣＰＰ−ＧＭＲ素子に代表されるＭＲ素子を製造することにより、リフトオフ法を使用せずに再生トラック幅の狭小化に対応することが可能な限り、やはり自由に変更可能である。
【００７３】
特に、上記実施の形態では、本発明のデバイス構造の形成方法を薄膜磁気ヘッド（磁気抵抗効果素子）の製造方法に適用する場合について説明したが、必ずしもこれに限られるものではなく、そのデバイス構造の形成方法を薄膜磁気ヘッド以外の他のデバイスの製造方法に適用してもよい。この「他のデバイス」としては、例えば、半導体レーザや各種薄膜センサなどが挙げられる。これらの他のデバイスの製造方法に適用した場合においても、上記したデバイス構造の形成方法と同様の効果を得ることができる。
【産業上の利用可能性】
【００７４】
本発明に係るデバイス構造の形成方法は、薄膜磁気ヘッド（磁気抵抗効果素子）などのデバイスの製造方法に適用することが可能である。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施の形態に係るデバイス構造の形成方法を使用して形成されるデバイス構造の断面構成を表す断面図である。
【図２】本発明の一実施の形態に係るデバイス構造の形成方法における一工程を説明するための断面図である。
【図３】図２に続く工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図である。
【図５】図４に続く工程を説明するための断面図である。
【図６】本発明の薄膜磁気ヘッドの製造方法を使用して製造される薄膜磁気ヘッドの分解斜視構成を表す斜視図である。
【図７】図６に示した矢印ＶＩＩ方向から見た薄膜磁気ヘッドの平面構成を表す平面図である。
【図８】図７に示したＶＩＩＩ−ＶＩＩＩ線に沿った矢視方向における薄膜磁気ヘッドの断面構成を表す断面図である。
【図９】図６および図７に示したＩＸ−ＩＸ線に沿った矢視方向におけるＣＰＰ−ＧＭＲ素子の断面構成を表す断面図である。
【図１０】図９に示したＣＰＰ−ＧＭＲ素子のうちの主要部の断面構成を拡大して表す断面図である。
【図１１】ＣＰＰ−ＧＭＲ素子の製造方法における一工程を説明するための断面図である。
【図１２】図１１に続く工程を説明するための断面図である。
【図１３】図１２に続く工程を説明するための断面図である。
【図１４】図１３に続く工程を説明するための断面図である。
【図１５】本発明の薄膜磁気ヘッドの製造方法に対する比較例としての薄膜磁気ヘッドの製造方法における一工程を説明するための断面図である。
【図１６】図１５に続く工程を説明するための断面図である。
【図１７】図１６に続く工程を説明するための断面図である。
【図１８】薄膜磁気ヘッドの構成に関する変形例を表す断面図である。
【図１９】薄膜磁気ヘッドの構成に関する他の変形例を表す断面図である。
【図２０】図１９に示したＣＩＰ−ＧＭＲ素子の製造方法を説明するための断面図である。
【符号の説明】
【００７６】
１…基体、２…第１のデバイス層パターン、２Ｚ…第１のデバイス層、３…第２のデバイス層パターン、３Ｚ…第２のデバイス層、４，４０…フォトレジストパターン、４Ｗ，４０Ｗ…側壁部分、１０…デバイス構造、１１，１３，２２〜２４…絶縁層、１２…下部シールド層、１４…上部シールド層、１５…非磁性層、１６…下部磁極、１７…下部ギャップ層、１８…上部ギャップ層、２１…記録ギャップ層、２１Ｋ…バックギャップ、２５，２６…薄膜コイル、２７…上部磁極、３０…ＣＰＰ−ＧＭＲ素子、３１…ＭＲ層パターン（第１のデバイス層パターン）、３１Ｚ…ＭＲ層（第１のデバイス層）、３２Ｌ，３２Ｒ…ギャップ層パターン（第２のデバイス層パターン）、３２Ｚ…ギャップ層（第２のデバイス層）、３３Ｌ，３３Ｒ，３４Ｌ，３４Ｒ…磁気バイアス層パターン（第２のデバイス層パターン）、３３Ｚ，３４Ｚ…磁気バイアス層（第２のデバイス層）、３５Ｌ，３５Ｒ…リード層パターン（第２のデバイス層パターン）、３５Ｚ…リード層（第２のデバイス層）、５０…ＴＭＲ素子、６０…ＣＩＰ−ＧＭＲ素子、１０１…スライダ、１０１Ｍ…エアベアリング面、１０２Ａ…再生ヘッド部、１０２Ｂ…記録ヘッド部、３１１…シード層、３１２…ピンニング層、３１３…ピンド層、３１４…スペーサ層、３１５…フリー層、３１６…保護層、３１７…トンネルバリア層、Ｐ…垂線、Ｔ２，Ｔ３，Ｔ３Ｚ，Ｔ２３，Ｔ２３Ｚ，Ｔ３１…厚さ、Ｗ…パターン幅、θ…角度。
【図１】
2007095814.tif 000003
【図２】
2007095814.tif 000004
【図３】
2007095814.tif 000005
【図４】
2007095814.tif 000006
【図５】
2007095814.tif 000007
【図６】
2007095814.tif 000008
【図７】
2007095814.tif 000009
【図８】
2007095814.tif 000010
【図９】
2007095814.tif 000011
【図１０】
2007095814.tif 000012
【図１１】
2007095814.tif 000013
【図１２】
2007095814.tif 000014
【図１３】
2007095814.tif 000015
【図１４】
2007095814.tif 000016
【図１５】
2007095814.tif 000017
【図１６】
2007095814.tif 000018
【図１７】
2007095814.tif 000019
【図１８】
2007095814.tif 000020
【図１９】
2007095814.tif 000021
【図２０】
2007095814.tif 000022