(57)【要約】【課題】プログラマブル論理回路の書き換え、書き換え後の確認を容易且つ簡便に行うことが可能な電子機器及び画像形成装置を提供する。【解決手段】一又は複数のプログラマブル論理回路（ＦＰＧＡ２０１〜２０３）と、前記プログラマブル論理回路の論理回路を定義する一又は複数の回路情報と、当該各回路情報を管理する管理情報と、を対応付けて記憶する記憶手段（コンフィグレーションメモリ１６、サーバ１７０、外部メモリ１８０）と、前記管理情報を取得する取得手段と、前記取得された管理情報を表示する表示手段（表示部１３）と、を備える。【選択図】図４
2007019992.tif 000002
【特許請求の範囲】
【請求項１】
一又は複数のプログラマブル論理回路と、
前記プログラマブル論理回路の論理回路を定義する一又は複数の回路情報と、当該各回路情報を管理する管理情報と、を対応付けて記憶する記憶手段と、
前記管理情報を取得する取得手段と、
前記取得された管理情報を表示する表示手段と、
を備えたことを特徴とする電子機器。
【請求項２】
特定の回路情報を前記管理情報に基づいて指定可能な回路情報指定手段を備え、
前記取得手段は、前記回路情報指定手段により指定された回路情報を前記記憶手段から取得することを特徴とする請求項１に記載の電子機器。
【請求項３】
前記取得された回路情報を前記プログラマブル論理回路に書き込む書込手段を備えたことを特徴とする請求項２に記載の電子機器。
【請求項４】
前記取得された回路情報と前記プログラマブル論理回路に書き込まれた回路情報とが一致するか否かを判定する判定手段を備え、
前記表示手段は、前記判定手段による判定結果を表示することを特徴とする請求項３に記載の電子機器。
【請求項５】
特定のプログラマブル論理回路を指定可能な論理回路指定手段を備え、
前記取得手段は、前記論理回路指定手段により指定されたプログラマブル論理回路に係る回路情報の管理情報を前記記憶手段から取得することを特徴とする請求項１に記載の電子機器。
【請求項６】
前記管理情報は、前記回路情報が定義する論理回路のバージョンを識別可能に示したバージョン情報を含むことを特徴とする請求項１〜５の何れか一項に記載の電子機器。
【請求項７】
前記管理情報は、複数の回路情報の組み合わせを一単位として識別可能に示した回路情報群情報を含むことを特徴とする請求項１〜６の何れか一項に記載の電子機器。
【請求項８】
前記記憶手段は、通信回線を介して接続されたサーバ装置であることを特徴とする請求項１に記載の電子機器。
【請求項９】
画像データに所定の画像処理を施す画像処理手段と、前記画像処理手段により処理された画像データの画像を、所定の記録媒体に記録する画像形成手段と、を備えた画像形成装置において、
前記画像処理手段に含まれた一又は複数のプログラマブル論理回路の論理回路を定義する一又は複数の回路情報と、当該各回路情報を管理する管理情報と、を対応付けて記憶する記憶手段と、
前記管理情報を取得する取得手段と、
前記取得された管理情報を表示する表示手段と、
を備えたことを特徴とする画像形成装置。
【請求項１０】
特定の回路情報を前記管理情報に基づいて指定可能な回路情報指定手段を備え、
前記取得手段は、前記回路情報指定手段により指定された回路情報を前記記憶手段から取得することを特徴とする請求項９に記載の画像形成装置。
【請求項１１】
前記取得された回路情報を前記プログラマブル論理回路に書き込む書込制御手段を備えたことを特徴とする請求項１０に記載の画像形成装置。
【請求項１２】
前記取得された回路情報と前記プログラマブル論理回路に書き込まれた回路情報とが一致するか否かを判定する判定手段を備え、
前記表示手段は、前記判定手段による判定結果を表示することを特徴とする請求項１１に記載の画像形成装置。
【請求項１３】
前記書込制御手段は、前記回路情報を前記プログラム論理回路に書き込んだ後、前記画像形成手段を制御して前記画像処理手段の動作検証用の画像を前記記録媒体に記録させることを特徴とする請求項１１又は１２に記載の画像形成装置。
【請求項１４】
特定のプログラマブル論理回路を指定可能な論理回路指定手段を備え、
前記取得手段は、前記論理回路指定手段により指定されたプログラマブル論理回路に係る回路情報の管理情報を前記記憶手段から取得することを特徴とする請求項９に記載の画像形成装置。
【請求項１５】
前記管理情報は、前記回路情報が定義する論理回路のバージョンを識別可能に示したバージョン情報を含むことを特徴とする請求項９〜１４の何れか一項に記載の画像形成装置。
【請求項１６】
前記管理情報は、複数の回路情報の組み合わせを一単位として識別可能に示した回路情報群情報を含むことを特徴とする請求項９〜１５の何れか一項に記載の画像形成装置。
【請求項１７】
前記記憶手段は、通信回線を介して接続されたサーバ装置であることを特徴とする請求項９に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及び画像形成装置に関し、特に、ＰＬＤ等のプログラマブル論理回路を備えた電子機器及び画像形成装置に関する。
【背景技術】
【０００２】
複写機等の画像形成装置の画像処理機能は、複数の複雑なアルゴリズムから構成されており、所望の実行速度を到達させるために、通常ＡＳＩＣ（Application Specific Integrated Circuit）等の論理回路により構成されている。このＡＳＩＣは、１チップ上に集積された書き換え不可能（マスクされた）な回路であるため、回路変更に対応できない。この問題解決のために、ＦＰＧＡ（Field Programmable Gate Array）等のＰＬＤ（Programmable Logic Device）と呼ばれる論理回路が使用される場合がある。
【０００３】
ＦＰＧＡはいったんハードウェア化を行った後でも、別の種類の回路情報（以下、コンフィグレーションデータという）を外部より与えることにより再コンフィグレーション（書き換え）することが可能である。このためＦＰＧＡは、画像処理のような複雑な複数のアルゴリズムをハードウェア化するデバイスとして使用されている。また、インターネット等の発達により、ＦＰＧＡの書き換え用コンフィグレーションデータをネットワーク上に接続されたサーバ等からダウンロードすることが可能となっており、製品出荷後においても最新データを機器に供給できるようになっている。
【０００４】
ＦＰＧＡの書き換えが実行される場合としては、例えば、機能追加等のアップグレードや、機械生産出荷後に判明したバグフィックス等不具合の修正、等の事由が考えられる。また、プリントコントローラ、スキャナ等外部接続される採用機種により、（パラメータ変更のみで所望の画像処理機能が果たせない場合等）画像処理機能の一部を変更する場合が事由として考えられる。また、装置開発の初期段階においては、デバッグ作業や、特定の機能を評価するため、コンフィグレーションデータは随時更新される。
【０００５】
従来、ＦＰＧＡの書き換えに際して、所望の回路が正しくＦＰＧＡに書き換えられたことを確認する技術が提案されている。例えば、複数のＦＰＧＡを組み合わせた電子回路を構成する回路情報を設定するにあたり、各組み合わせについての構成特別情報（ＦＰＧＡバージョン）や、有効構成情報（ＦＰＧＡ群組み合わせ識別情報）、ＦＰＧＡを実装する基板を特定する基板特定情報をＦＰＧＡ内に記憶し、各組み合わせについてのこれらの情報を比較して当該組み合わせによる回路組み合わせが動作可能か否かをＦＰＧＡ自身が判定する技術が提案されている（例えば、特許文献１参照）。また、装置機器や基板に実装された状態でＰＬＤの書き込み済みデータを識別する技術として、ＰＬＤの表面に表示器を備え、書き込まれたコンフィグレーションデータのチェックサム値の保存を行い、コンフィグレーションデータのバージョン情報とチェックサム値等を表示させる技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００４−８８６２５号公報
【特許文献２】特開２００４−２５２８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の技術では、ハードウェアのみでバージョン情報を認識し、ＦＰＧＡの論理回路の特定及びその動作の可否を判定することができるが、回路が複雑化し回路規模が増大化する可能性があり、また、各ＦＰＧＡを制御するＣＰＵ等の制御手段が備えられていないため、新たな組み合わせが生じたとき等に対応させることが困難であり、汎用性に欠けるという問題がある。また、特許文献２に記載の技術は、単体ＦＰＧＡのバージョン確認に留まり、複数のＦＰＧＡに適用する際にはデバイス毎に表示器が必要となるためコストが増加するという問題がある。また、開発時に利用するに留まり、製品出荷後には適さないという問題がある。
【０００７】
本発明の課題は、プログラマブル論理回路の書き込み、書き込み後の確認を容易且つ簡便に行うことが可能な電子機器及び画像形成装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１に記載の発明は、
一又は複数のプログラマブル論理回路と、
前記プログラマブル論理回路の論理回路を定義する一又は複数の回路情報と、当該各回路情報を管理する管理情報と、を対応付けて記憶する記憶手段と、
前記管理情報を取得する取得手段と、
前記取得された管理情報を表示する表示手段と、
を備えたことを特徴としている。
【０００９】
更に、請求項２に記載の発明は、請求項１に記載の発明において、
特定の回路情報を前記管理情報に基づいて指定可能な回路情報指定手段を備え、
前記取得手段は、前記回路情報指定手段により指定された回路情報を前記記憶手段から取得することを特徴としている。
【００１０】
更に、請求項３に記載の発明は、請求項２に記載の発明において、
前記取得された回路情報を前記プログラマブル論理回路に書き込む書込手段を備えたことを特徴としている。
【００１１】
更に、請求項４に記載の発明は、請求項３に記載の発明において、
前記取得された回路情報と前記プログラマブル論理回路に書き込まれた回路情報とが一致するか否かを判定する判定手段を備え、
前記表示手段は、前記判定手段による判定結果を表示することを特徴としている。
【００１２】
更に、請求項５に記載の発明は、請求項１に記載の発明において、
特定のプログラマブル論理回路を指定可能な論理回路指定手段を備え、
前記取得手段は、前記論理回路指定手段により指定されたプログラマブル論理回路に係る回路情報の管理情報を前記記憶手段から取得することを特徴としている。
【００１３】
更に、請求項６に記載の発明は、請求項１〜５の何れか一項に記載の発明において、
前記管理情報は、前記回路情報が定義する論理回路のバージョンを識別可能に示したバージョン情報を含むことを特徴としている。
【００１４】
更に、請求項７に記載の発明によれば、請求項１〜６の何れか一項に記載の発明において、
前記管理情報は、複数の回路情報の組み合わせを一単位として識別可能に示した回路情報群情報を含むことを特徴としている。
【００１５】
更に、請求項８に記載の発明によれば、請求項１に記載の発明において、
前記記憶手段は、通信回線を介して接続されたサーバ装置であることを特徴としている。
【００１６】
また、上記課題を解決するため、請求項９に記載の発明は、
画像データに所定の画像処理を施す画像処理手段と、前記画像処理手段により処理された画像データの画像を、所定の記録媒体に記録する画像形成手段と、を備えた画像形成装置において、
前記画像処理手段に含まれた一又は複数のプログラマブル論理回路の論理回路を定義する一又は複数の回路情報と、当該各回路情報を管理する管理情報と、を対応付けて記憶する記憶手段と、
前記管理情報を取得する取得手段と、
前記取得された管理情報を表示する表示手段と、
を備えたことを特徴としている。
【００１７】
更に、請求項１０に記載の発明は、請求項９に記載の発明において、
特定の回路情報を前記管理情報に基づいて指定可能な回路情報指定手段を備え、
前記取得手段は、前記回路情報指定手段により指定された回路情報を前記記憶手段から取得することを特徴としている。
【００１８】
更に、請求項１１に記載の発明は、請求項１０に記載の発明において、
前記取得された回路情報を前記プログラマブル論理回路に書き込む書込制御手段を備えたことを特徴としている。
【００１９】
更に、請求項１２に記載の発明は、請求項１１に記載の発明において、
前記取得された回路情報と前記プログラマブル論理回路に書き込まれた回路情報とが一致するか否かを判定する判定手段を備え、
前記表示手段は、前記判定手段による判定結果を表示することを特徴としている。
【００２０】
更に、請求項１３に記載の発明は、請求項１１又は１２に記載の発明において、
前記書込制御手段は、前記回路情報を前記プログラム論理回路に書き込んだ後、前記画像形成手段を制御して前記画像処理手段の動作検証用の画像を前記記録媒体に記録させることを特徴としている。
【００２１】
更に、請求項１４に記載の発明は、請求項９に記載の発明において、
特定のプログラマブル論理回路を指定可能な論理回路指定手段を備え、
前記取得手段は、前記論理回路指定手段により指定されたプログラマブル論理回路に係る回路情報の管理情報を前記記憶手段から取得することを特徴としている。
【００２２】
更に、請求項１５に記載の発明は、請求項９〜１４の何れか一項に記載の発明において、
前記管理情報は、前記回路情報が定義する論理回路のバージョンを識別可能に示したバージョン情報を含むことを特徴としている。
【００２３】
更に、請求項１６に記載の発明は、請求項９〜１５の何れか一項に記載の発明において、
前記管理情報は、複数の回路情報の組み合わせを一単位として識別可能に示した回路情報群情報を含むことを特徴としている。
【００２４】
更に、請求項１７に記載の発明は、請求項９に記載の発明において、
前記記憶手段は、通信回線を介して接続されたサーバ装置であることを特徴としている。
【発明の効果】
【００２５】
請求項１に記載の発明によれば、プログラマブル論理回路に係る回路情報を容易且つ簡便に確認することができる。
【００２６】
請求項２に記載の発明によれば、指定手段を介して指定した特定の回路情報を容易且つ簡便に取得することができる。
【００２７】
請求項３に記載の発明によれば、プログラマブル論理回路の書き込みを容易且つ簡便に行うことができる。
【００２８】
請求項４に記載の発明によれば、プログラマブル論理回路の書き込みが正常に行われたか否かの判定を容易且つ簡便に行うことができる。
【００２９】
請求項５に記載の発明によれば、特定のプログラマブル論理回路に係る回路情報を容易且つ簡便に確認することができる。
【００３０】
請求項６に記載の発明によれば、回路情報のバージョンを容易且つ簡便に確認することができる。
【００３１】
請求項７に記載の発明によれば、複数の回路情報の組み合わせを容易且つ簡便に確認することができる。
【００３２】
請求項８に記載の発明によれば、通信回線を介して接続されたサーバ装置から、回路情報及び管理情報を取得することができる。
【００３３】
請求項９に記載の発明によれば、画像処理手段に含まれたプログラマブル論理回路に係る回路情報を容易且つ簡便に確認することができる。
【００３４】
請求項１０に記載の発明によれば、指定手段を介して指定した特定の回路情報を容易且つ簡便に取得することができる。
【００３５】
請求項１１に記載の発明によれば、プ画像処理手段に含まれたログラマブル論理回路の書き込みを容易且つ簡便に行うことができる。
【００３６】
請求項１２に記載の発明によれば、画像処理手段に含まれたプログラマブル論理回路の書き込みが正常に行われたか否かの判定を容易且つ簡便に行うことができる。
【００３７】
請求項１３に記載の発明によれば、回路情報書き込み後の動作確認を容易且つ簡便に行うことができる。
【００３８】
請求項１４に記載の発明によれば、特定のプログラマブル論理回路に係る回路情報を容易且つ簡便に確認することができる。
【００３９】
請求項１５に記載の発明によれば、回路情報のバージョンを容易且つ簡便に確認することができる。
【００４０】
請求項１６に記載の発明によれば、複数の回路情報の組み合わせを容易且つ簡便に確認することができる。
【００４１】
請求項１７に記載の発明によれば、通信回線を介して接続されたサーバ装置から、回路情報及び管理情報を取得することができる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して本発明を実施するための最良の形態について詳細に説明する。ただし、発明の範囲は図示例に限定されないものとする。
【００４３】
図１は、画像形成装置１００の構成を示すブロック図である。図１において、画像形成装置１００は、ＣＰＵ１１、操作部１２、表示部１３、ＲＯＭ１４、ＲＡＭ１５、コンフィグレーションメモリ１６、通信制御部１７、Ｉ／Ｆ１８、スキャナ部１９、画像処理部２０、プリンタ部２１等を備えて構成され、各部がバス２２を介して接続される。
【００４４】
ＣＰＵ１１は、ＲＯＭ１４に記憶されているシステムプログラム等の各種プログラムを読み出し、ＲＡＭ１５内に形成されたワークエリアに展開し実行することで、該プログラムに従って画像形成装置１００の各部を統括制御する。また、ＣＰＵ１１は、ＲＯＭ１４に記憶されているシステムプログラム等の各種プログラムを読み出し、ＲＡＭ１５内に形成されたワークエリアに展開し実行することで、その処理結果を表示部１３に表示させる。
【００４５】
また、ＣＰＵ１１は、コンフィグレーションメモリ１６に記憶されたコンフィグレーションデータを、後述するＦＰＧＡ２０１〜２０３に書き込むことで、ＦＰＧＡ２０１〜２０３の論理回路を構成する。なお、この書き込みの際には、後述する管理情報に含まれるバージョン情報が同時に書き込まれるものとする。
【００４６】
さらに、ＣＰＵ１１は、コンフィグレーションメモリ１６に記憶されたコンフィグレーションデータと、ＦＰＧＡ２０１〜２０３に書き込まれたコンフィグレーションデータと、を比較し、その結果を表示部１３に表示する。
【００４７】
操作部１２は、入力キー等を備え、ユーザから操作入力された情報を操作信号として受け付け、その操作信号をＣＰＵ１１に出力する。
【００４８】
具体的には、操作部１２を介して後述するＦＰＧＡ２０１〜２０３（図２参照）の論理回路の書き換えを行うＦＰＧＡ書き換えモードが指示されると、ＣＰＵ１１は、後述するＦＰＧＡ書換処理（図３参照）を実行する。また、操作部１２を介してＦＰＧＡ２０１〜２０３の状態を確認するＦＰＧＡ確認モードが指示されると、ＣＰＵ１１は、後述するＦＰＧＡ確認処理（図６参照）を実行する。
【００４９】
表示部１３は、ＬＣＤ（Liquid Crystal Display）等により構成され、ＣＰＵ１１からの表示信号に基づいて各種情報を表示する。また、表示部１３は、操作部１２と一体的にタッチパネルを構成することとしてもよい。
【００５０】
ＲＯＭ１４は、画像形成装置１００の動作に必要なシステムプログラム等の各種プログラムを記憶する。ＲＡＭ１５は、ＣＰＵ１１によって実行される各種プログラムをプログラム格納エリアに展開する。また、ＲＡＭ１５は、各種プログラムの実行時に生じる処理結果等のデータをワークエリアに一時的に格納する。
【００５１】
コンフィグレーションメモリ１６は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の不揮発性の半導体メモリにより構成され、後述するＦＰＧＡ２０１〜２０３（図２参照）の論理回路をそれぞれ設定する三つのコンフィグレーションデータと、このコンフィグレーションデータを管理するための管理情報と、が多対応付けて記憶されている。
【００５２】
ここで管理情報には、各コンフィグレーションデータが定義する論理回路のバージョンを識別可能に示したバージョン情報、複数のコンフィグレーションデータの組み合わせを一単位として識別可能に示したアップグレード番号情報、当該アップグレード番号情報の有効性が確認された日時情報等が含まれる。
【００５３】
通信制御部１７は、ＬＡＮアダプタやルータ等により構成され、ＣＰＵ１１とＬＡＮ（Local Area Network）やＷＡＮ（Wide Area Network）等の通信回線を介して接続されるサーバ１７０との間で、各種データの送受信を行う。
【００５４】
サーバ１７０は、Ｗｅｂサーバや、ＦＴＰサーバ等であって、不図示の記憶手段に記憶された各種データを、当該サーバ１７０に接続を行う外部機器に提供する。なお、記憶種手段には、書き換え候補となるＦＰＧＡ２０１〜２０３のそれぞれに係るコンフィグレーションデータと、当該コンフィグレーションデータの管理情報とが対応付けて記憶されているものとする。
【００５５】
ＣＰＵ１１は、この通信制御部１７を介して、サーバ１７０から、コンフィグレーションデータ、当該コンフィグレーションデータの管理情報を取得し、この取得されたコンフィグレーションデータと管理情報とを対応付けてコンフィグレーションメモリ１６に記憶させる。
【００５６】
Ｉ／Ｆ１８は、ＵＳＢ（Universal Serial Bus）、ＩＥＥＥ１３９４、ＰＣＭＣＩＡ（Personal Computer Memory Card International Association）等の規格に準じたインターフェースであって、ＣＰＵ１１とＩ／Ｆ１８に接続される外部メモリ１８０との間で、各種データの送受信を行う。
【００５７】
外部メモリ１８０は、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）等のデータの書き換えが可能で可搬性を有する外部記憶手段であって、この外部メモリ１８０に書き換え候補となるＦＰＧＡ２０１〜２０３のそれぞれ係るコンフィグレーションデータと、当該コンフィグレーションデータの管理情報とが対応付けて記憶されているものとする。
【００５８】
ＣＰＵ１１は、このＩ／Ｆ１８を介して、外部メモリ１８０から、ＦＰＧＡ２０１〜２０３に係るコンフィグレーションデータ、当該コンフィグレーションデータに関する情報を取得し、この取得されたコンフィグレーションデータと管理情報とを対応付けてコンフィグレーションメモリ１６に記憶させる。
【００５９】
スキャナ部１９は、光源、ＣＣＤ（Charge Coupled Device）、原稿を載置するコンタクトガラス等により構成され、光源から原稿へ照明走査した光の反射光を結像して光電変換することにより原稿の画像を読み取り、読み取った画像をデジタル画像データに変換して画像処理部２０に出力する。
【００６０】
画像処理部２０は、通信制御部１７やＩ／Ｆ１８を介して入力された画像データ又はスキャナ部１９により読み取られた画像データに、空間フィルタ処理、拡大／縮小処理、回転処理、階調補正処理等の画像処理を施してプリンタ部２１に出力する。
【００６１】
図２に、画像処理部２０の内部構成の一例を示す。
図２に示すように、画像処理部２０は、ＦＰＧＡ２０１、ＦＰＧＡ２０２及びＦＰＧＡ２０３、画像メモリ２０４及びバス２０５等により構成される。
【００６２】
ＦＰＧＡ２０１、ＦＰＧＡ２０２及びＦＰＧＡ２０３は、論理回路を電気的に書き換え可能なプログラマブル論理回路であって、ＣＰＵ１１の制御の下、ＪＴＡＧ（Joint Test Action Group）等のバス２０５を介して入力されるコンフィグレーションデータに基づき、上述した画像処理用の論理回路を構成する。なお、図２では、画像処理部２０をＦＰＧＡ２０１〜２０３で構成した場合を例示したが、ＦＰＧＡの数量はこれに限らず、他の数量で構成することとしてもよい。
【００６３】
また、ＦＰＧＡ２０１〜２０３は、ＣＰＵ１１の制御の下、本画像処理部２０に入力された画像データに対し、画像メモリ２０４をテンポラリとして上述した画像処理を施し、この画像処理後の画像データをプリンタ部２１に出力する。
【００６４】
画像メモリ２０４は、大容量のＤＲＡＭ（Dynamic Random Access Memory）、ＨＤＤ（Hard Disk Drive）等であって、ＦＰＧＡ２０１〜２０３により各種画像処理が施された画像データが一時的に記憶される。なお、画像処理部２０において、画像メモリ２０４が接続される箇所は、図示例に限定されないものとする。
【００６５】
プリンタ部２１は、感光ドラム、トナー、排出部、給紙部などを備えて構成されている。プリンタ部２１は、ＣＰＵ１１からの印刷指示に従って、操作部１２から入力指示されたサイズ、向きの用紙を給紙部から搬送して、感光ドラム表面に、画像処理部２０から入力された画像の静電潜像を形成する。更に、プリンタ部２１は、感光ドラム表面の静電潜像を含む領域にトナーを付着させ、給紙部から搬送される印刷用紙にトナーを転写して定着させた後、排出部から排出する。
【００６６】
次に、本実施形態における画像形成装置１００の動作について説明する。
まず、図３のフローチャートを参照し、ＦＰＧＡ２０１〜２０３のコンフィグレーションデータ書き換え時において実行されるＦＰＧＡ書換処理について説明する。なお、図３の各処理は、ＣＰＵ１１による制御の下、ＲＯＭ１４に記憶された所定のプログラムとの協働により実行される処理を示している。
【００６７】
また、本処理の前提として、通信制御部１７を介して接続されるサーバの記憶手段及びＩ／Ｆ１８を介して接続される外部記憶手段には、ＦＰＧＡ２０１〜２０３に係るコンフィグレーションデータ及び当該コンフィグレーションデータの管理情報が記憶されているものとする。
【００６８】
まず、操作部１２を介してＦＰＧＡ書き換えモードが指定され、その操作信号が入力されると（ステップＳ１１；Ｙｅｓ）、書き換え候補となるコンフィグレーションデータが記憶された記憶装置を選択させる画面が表示部１３に表示される（ステップＳ１２）。ここで、ユーザは、通信制御部１７を介して接続されたサーバ１７０又はＩ／Ｆ１８を介して接続された外部メモリ１８０の何れか一方を操作部１２を介して選択的に指定可能となっている。
【００６９】
次いで、ステップＳ１２で表示された表示画面に基づいて、サーバ１７０が指定されたと判定された場合には（ステップＳ１３；サーバ）、通信制御部１７を介してサーバ１７０に接続され、当該サーバ１７０に記憶されたコンフィグレーションデータの管理情報が取得されて（ステップＳ１４）、この管理情報が表示部１３に表示される（ステップＳ１６）。ここで、サーバ１７０への接続は、予め定められたＵＲＬ、ＩＰアドレス等の宛先情報に基づいて接続することとしてもよいし、操作部１２を介して入力された宛先情報に基づいて接続することとしてもよい。
【００７０】
また、ステップＳ１３において、外部メモリ１８０が指定された場合には（ステップＳ１３；外部メモリ）、Ｉ／Ｆ１８を介して外部メモリ１８０に記憶されたＦＰＧＡ２０１〜２０３に係るコンフィグレーションデータの管理情報が取得され（ステップＳ１５）、この管理情報が表示部１３に表示される（ステップＳ１６）。
【００７１】
図４は、ステップＳ１６で表示部１３に表示された画面の一例を示す図である。同図に示すように、管理情報に含まれる情報として、アップグレード番号情報を示す「Ｕｐｇｒａｄｅ＿Ｎｏ」、当該アップグレード番号情報の有効性が確認された日時を示す「Ｄａｔｅ」、当該アップグレード情報に含まれたＦＰＧＡ２０１〜２０３のそれぞれ対応する各コンフィグレーションデータのバージョン情報が、アップグレード番号単位で一覧表示される。この表示部１３に表示された画面に基づいて特定のアップグレード番号を、操作部１２を介して選択的に指定することが可能となっており、この指定された操作信号がＣＰＵ１１に出力されようになっている。
【００７２】
図３に戻り、ステップＳ１６で表示された表示画面に基づき、特定のアップグレード番号が指定されたと判断されると（ステップＳ１７；Ｙｅｓ）、この指定されたアップグレード番号（例えば、図４における「３．ＳＰ−００１２３」）に含まれたバージョン情報に対応する各コンフィグレーションデータがサーバ１７０又は外部メモリ１８０からそれぞれ取得されて（ステップＳ１８）、コンフィグレーションメモリ１６に記憶される。そして、このコンフィグレーションデータの記憶が完了すると、コンフィグレーションデータの取得が終了したことを報知する画面が表示部１３に表示される（ステップＳ１９）。なお、取得されたコンフィグレーションデータは、当該コンフィグレーションデータの管理情報と対応付けて記憶されるものとする。
【００７３】
次いで、操作部１２を介してＦＰＧＡ２０１〜２０３の論理回路の書き換えを指示する操作信号が入力されると（ステップＳ２０）、コンフィグレーションメモリ１６に記憶された各コンフィグレーションデータが読み出され、それぞれのコンフィグレーションデータに対応するＦＰＧＡ２０１〜２０３に送信されて論理回路の書き換えが行われる（ステップＳ２１）。そして、ＦＰＧＡ２０１〜２０３の書き換えが完了すると、ステップＳ２２の書き換え検査処理へと移行する。なお、各コンフィグレーションデータの送信は、書き換え対象となるＦＰＧＡに直接送信することとしてもよいし、他のＦＰＧＡを経由するデイジーチェーン方式で書き換え対象となるＦＰＧＡに送信こととしてもよい。
【００７４】
以下、図５を参照して、ステップＳ２２の書込検査処理を説明する。
まず、ステップＳ２２においてＦＰＧＡ２０１〜２０３に書き込みを行ったコンフィグレーションデータのバージョン情報がコンフィグレーションメモリ１６の管理情報から読み出されるとともに（ステップＳ２２１）、ＦＰＧＡ２０１〜２０３に書き込まれたコンフィグレーションデータのバージョン情報が、当該ＦＰＧＡ２０１〜２０３から読み出される（ステップＳ２２２）。
【００７５】
次いで、取得された両バージョン情報が比較されて（ステップＳ２２３）、一致するか否かが判定される（ステップＳ２２４）。ここで、両コンフィグレーションデータのバージョンが一致しないと判定された場合には（ステップＳ２２４；Ｎｏ）、表示部１３にコンフィグレーションデータの書き込みが正常に終了しなかった旨を報知する画面が表示され（ステップＳ２２５）、本処理は終了する。
【００７６】
一方、ステップＳ２２４において、両回路情報のバージョン情報が一致すると判定された場合には（ステップＳ２２４；Ｙｅｓ）、表示部１３にコンフィグレーションデータの書き込みが正常に終了した旨を報知する画面が表示され（ステップＳ２２６）、図３のステップＳ２３に移行する。なお、ステップＳ２２５又はステップＳ２２６で表示される画面には、コンフィグレーションメモリ１６に記憶された各ＦＰＧＡに対応するコンフィグレーションデータのバージョン情報と、ＦＰＧＡ２０１〜２０３に書き込まれたコンフィグレーションデータのバージョン情報と、が比較可能な態様で表示されることが好ましい。
【００７７】
なお、本書込検査処理では、コンフィグレーションメモリ１６に記憶されたコンフィグレーションデータのバージョン情報と、ＦＰＧＡに書き込まれたコンフィグレーションデータのバージョン情報と、を比較することとしたが、これに限らず、コンフィグレーションメモリ１６に記憶されたコンフィグレーションデータのチェックサムと、ＦＰＧＡに書き込まれたコンフィグレーションデータのチェックサムとを比較することとしてもよい。
【００７８】
図３に戻り、書き換え後のＦＰＧＡ２０１〜２０３の動作を検証するためのテストプリントを行うか否かを確認する画面が表示部１３に表示される（ステップＳ２３）。ここで、テストプリントを行わない旨の操作信号が操作部１２を介して入力された場合には（ステップＳ２４；Ｎｏ）、本処理は終了する。
【００７９】
一方、ステップＳ２４において、テストプリントを行う旨の操作信号が操作部１２を介して入力された場合には（ステップＳ２４；Ｙｅｓ）、ＲＯＭ１４等に記憶された所定のテスト用画像データが画像処理部２０に出力され、当該画像処理部２０よる画像処理を経た後、このテスト用画像データの画像がプリンタ部２１により所定の記録媒体に記録され（ステップＳ２５）、本処理は終了する。なお、本処理では、テストプリント実施の有無をユーザに確認する態様としたが、これに限らず、ステップＳ２２の後、直ちにテストプリントを行う態様としてもよい。
【００８０】
ここで、テスト用画像データは、プリント可能な画像データであれば特に限らず、例えば、テストチャートや写真等のイメージデータであってもよいし、文字や記号等のテキストデータであってもよい。また、ＦＰＧＡ２０１〜２０３に書き込まれた回路情報に係る、バージョン情報やコンフィグレーションデータに関する情報等を記録媒体に記録することとしてもよい。
【００８１】
以上のように、本ＦＰＧＡ書換処理によれば、書き換え候補となるコンフィグレーションデータが記憶されたサーバ１７０又は外部メモリ１８０に記憶されたＦＰＧＡ２０１〜２０３に係る回路情報の確認を容易且つ簡便に行うことができる。また、操作部１２を介して指定されたコンフィグレーションデータをサーバ１７０又は外部メモリ１８０から取得し、当該コンフィグレーションデータの管理情報と対応付けてコンフィグレーションメモリ１６に記憶するため、ＦＰＧＡ２０１〜２０３の書き換えを容易且つ簡便に行うことができる。さらに、ＦＰＧＡ２０１〜２０３の書き込みが正常に行われたか否かの判定を簡便に行うことができ、コンフィグレーションデータ書き込み後の動作確認を容易且つ簡便に行うことができる。
【００８２】
次に、図６のフローチャートを参照し、ＦＰＧＡ２０１〜２０３に現在書き込まれているコンフィグレーションデータの確認時において実行されるＦＰＧＡ確認処理について説明する。なお、図６の各処理は、ＣＰＵ１１による制御の下、ＲＯＭ１４に記憶された所定のプログラムとの協働により実行される処理を示している。
【００８３】
まず、操作部１２を介してＦＰＧＡ確認モードが指定され、その操作信号が入力されると（ステップＳ３１；Ｙｅｓ）、確認対象となるＦＰＧＡを選択させる画面が表示部１３に表示される（ステップＳ３２）。ここで、ユーザはＦＰＧＡ２０１〜２０３のうち、何れか又は全てを操作部１２を介して指定可能となっている。
【００８４】
次いで、ステップＳ３２で表示された表示画面に基づいて、確認対象となるＦＰＧＡが指定されたと判定されると（ステップＳ３３；Ｙｅｓ）、その指定されたＦＰＧＡに係るコンフィグレーションデータのバージョン情報が、コンフィグレーションメモリ１６の管理情報又は該当するＦＰＧＡから読み出され（ステップＳ３４）、そのバージョン情報が表示部１３に表示されて（ステップＳ３５）、本処理は終了する。
【００８５】
以上のように、本ＦＰＧＡ確認処理によれば、コンフィグレーションメモリ１６に記憶されたＦＰＧＡ２０１〜２０３に係るコンフィグレーションデータの確認を容易且つ簡便に行うことができ、特に、操作部１２を介して指定された特定のＦＰＧＡに係るコンフィグレーションデータの確認を容易且つ簡便に行うことができる。例えば、上述したＦＰＧＡ書換処理（図３参照）を実施する前に、本ＦＰＧＡ確認処理を事前に行うことで、より安全且つ効率的にコンフィグレーションデータの書き換えを行うことができる。
【００８６】
なお、本処理では、確認対象となるＦＰＧＡに係るコンフィグレーションデータのバージョン情報をコンフィグレーションメモリ１６の管理情報又は該当するＦＰＧＡ自体から取得し、表示することとしたが、両者から取得したバージョン情報を比較可能な態様で表示することとしてもよく、この場合、上述した書込検査処理（図５参照）を行うこととしてもよい。
【００８７】
また、本処理では、読み出されたバージョン情報を表示部１３に表示することとしたが、これに限らず、プリンタ部２１を介して記録媒体に記録させる態様としてもよい。
【００８８】
上記実施形態における画像形成装置の細部構成および詳細動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００８９】
例えば、上記実施形態では、書き換え候補となるコンフィグレーションデータをサーバ１７０又は外部メモリ１８０から取得することとしたが、コンフィグレーションメモリ１６の所定の記憶領域に書き換え候補となるコンフィグレーションデータを予め記憶しておくこととしてもよい。
【００９０】
また、上記実施形態では、画像処理部２０に備えられたＦＰＧＡ２０１〜２０３を例に説明したが、他の用途に供する部位にＦＰＧＡが備えられた場合には、その部位に本発明を適用することとしてもよい。
【００９１】
また、上記実施形態では、論理回路を電気的に書き換え可能なプログラマブル論理回路として、ＦＰＧＡの場合を説明したが、これに限らず、ＳＰＬＤ（Simple PLD）やＣＰＬＤ（Complex PLD）等であってもよい。
【００９２】
上記実施形態の画像形成装置としては、プリンタ、デジタル複写機、ファクシミリ装置等の印刷機能を有する多機能周辺機器（ＭＦＰ：Multi Function Peripheral）等であってもよい。また、他の用途に供する電子機器であってもよい。
【図面の簡単な説明】
【００９３】
【図１】画像形成装置の構成を示すブロック図である。
【図２】画像処理部の構成を示すブロック図である。
【図３】ＦＰＧＡ書換処理の手順を示すフロ−チャートである。
【図４】表示部に表示された管理情報に一例を示す図である。
【図５】書込検査処理の手順を示すフロ−チャートである。
【図６】ＦＰＧＡ確認処理の手順を示すフロ−チャートである。
【符号の説明】
【００９４】
１００  画像形成装置
１１  ＣＰＵ
１２  操作部
１３  表示部
１４  ＲＯＭ
１５  ＲＡＭ
１６  コンフィグレーションメモリ
１７  通信制御部
１８  Ｉ／Ｆ
１９  スキャナ部
２０  画像処理部
２０１  ＦＰＧＡ
２０２  ＦＰＧＡ
２０３  ＦＰＧＡ
２０４  画像メモリ
２０５  バス
２１  プリンタ部
２２  バス
１７０  サーバ
１８０  外部メモリ
【図１】
2007019992.tif 000003
【図２】
2007019992.tif 000004
【図３】
2007019992.tif 000005
【図４】
2007019992.tif 000006
【図５】
2007019992.tif 000007
【図６】
2007019992.tif 000008