(57)【要約】【課題】比較的簡単な構成で十分な発振周波数精度が得られるリング発振器を実現する。【解決手段】複数の差動増幅回路（１０Ａ）がループ状に接続されてなるリング発振器において、各差動増幅回路（１０Ａ）は、第１及び第２のトランジスタ（１１１，１１２）からなる差動トランジスタ対（１１）と、一端が第１及び第２のトランジスタ（１１１，１１２）の接続点に接続され、他端が第１の電圧ノードに接続された第１の抵抗（１２）と、第１及び第２のトランジスタ（１１１，１１２）のそれぞれと第２の電圧ノードとの間に設けられた第２及び第３の抵抗（１３，１４）とを備えている。【選択図】図１
2007142678.tif 000002
【特許請求の範囲】
【請求項１】
複数の差動増幅回路がループ状に接続されてなるリング発振器であって、
前記複数の差動増幅回路のそれぞれは、
第１及び第２のトランジスタからなる差動トランジスタ対と、
一端が前記第１及び第２のトランジスタの接続点に接続され、他端が第１の電圧ノードに接続された第１の抵抗と、
前記第１及び第２のトランジスタのそれぞれと第２の電圧ノードとの間に設けられた第２及び第３の抵抗とを備えたものである
ことを特徴とするリング発振器。
【請求項２】
請求項１に記載のリング発振器において、
前記第２及び第３の抵抗は、いずれも可変抵抗である
ことを特徴とするリング発振器。
【請求項３】
複数の差動増幅回路がループ状に接続されてなるリング発振器であって、
前記複数の差動増幅回路のそれぞれは、
第１及び第２のトランジスタからなる差動トランジスタ対と、
前記第１及び第２のトランジスタの間に設けられた抵抗と、
前記第１及び第２のトランジスタのそれぞれと所定の電圧ノードとの間に設けられた第３及び第４のトランジスタとを備えたものであり、
前記第３及び第４のトランジスタは、それぞれ、前記第１及び第２のトランジスタと同入力かつ逆極性である
ことを特徴とするリング発振器。
【請求項４】
請求項３に記載のリング発振器において、
前記抵抗は、可変抵抗である
ことを特徴とするリング発振器。
【請求項５】
請求項３に記載のリング発振器において、
前記差動増幅回路は、一端が前記第１及び第２のトランジスタの接続点に接続され、他端が所定の電圧ノードに接続された抵抗を備えたものである
ことを特徴とするリング発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リング発振器に関し、特に、マイクロコンピュータなどで用いられる動作クロック信号を生成する発振器に関する。
【背景技術】
【０００２】
マイクロコンピュータなどでは、外部水晶発振器から入力された原クロック信号の周波数を内部の分周器によって低下させて所望の動作周波数を得るのが一般的である。しかし、マイクロコンピュータが安価となった現況を鑑みるに、外部水晶発振器を設けてマイクロコンピュータの動作クロック信号を得るといった上記の手法はコストメリットに欠けている。また、外部水晶発振器からの原クロック信号を受ける入力バッファ部は依然として高速動作する必要があり、これはマイクロコンピュータの低消費電力化を阻む要因となっている。したがって、マイクロコンピュータなどでは、低コスト化及び低消費電力化の観点から、比較的低速な動作クロック信号を生成する自立型の発振器を内蔵することが好ましい。このような自立型の発振器として、反転遅延回路を複数個ループ状に接続してなる差動型のリング発振器（例えば、特許文献１参照）を用いることが可能である。
【特許文献１】特開平１１―１１２２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
差動型のリング発振器は、電源電圧や周辺温度の変動などに影響されにくく、十分に高い発振周波数精度を達成するものの、各反転遅延回路のバイアスを調整するためのバイアス回路が必要である。コスト面を考慮すると、マイクロコンピュータなどに搭載する発振器としては構成がより簡単なものが好ましい。
【０００４】
上記問題に鑑み、本発明は、比較的簡単な構成で十分な発振周波数精度が得られるリング発振器を実現することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明が講じた手段は、複数の差動増幅回路がループ状に接続されてなるリング発振器として、前記複数の差動増幅回路のそれぞれは、第１及び第２のトランジスタからなる差動トランジスタ対と、一端が前記第１及び第２のトランジスタの接続点に接続され、他端が第１の電圧ノードに接続された第１の抵抗と、前記第１及び第２のトランジスタのそれぞれと第２の電圧ノードとの間に設けられた第２及び第３の抵抗とを備えたものとする。
【０００６】
これによると、リング発振器を構成する各差動増幅回路には第１の電圧ノードに接続された第１の抵抗に流れる電流が供給される。すなわち、電流バイアス源としてのトランジスタを特に設ける必要はなく、第１の抵抗のみの簡単な構成で各差動増幅回路の電流源が構成される。
【０００７】
なお、前記第２及び第３の抵抗は、いずれも可変抵抗であってもよい。
【０００８】
また、本発明が講じた手段は、複数の差動増幅回路がループ状に接続されてなるリング発振器として、前記複数の差動増幅回路のそれぞれは、第１及び第２のトランジスタからなる差動トランジスタ対と、前記第１及び第２のトランジスタの間に設けられた抵抗と、前記第１及び第２のトランジスタのそれぞれと所定の電圧ノードとの間に設けられた第３及び第４のトランジスタとを備えたものとする。ここで、前記第３及び第４のトランジスタは、それぞれ、前記第１及び第２のトランジスタと同入力かつ逆極性であるとする。
【０００９】
これによると、第１及び第２のトランジスタの間に設けられた抵抗に流れる電流の向きが逆転制御されることによって、各差動増幅回路の出力差動信号が生成される。すなわち、出力差動信号生成のために必要となる抵抗の数が少なくて済み、回路構成が簡単となる。
【００１０】
なお、前記抵抗は、可変抵抗であってもよい。
【００１１】
好ましくは、上記の差動増幅回路は、一端が前記第１及び第２のトランジスタの接続点に接続され、他端が所定の電圧ノードに接続された抵抗を備えているものとする。
【発明の効果】
【００１２】
以上説明したように、本発明によると、電源電圧や周辺温度などの変動に対するロバスト性に優れ、十分な発振周波数精度が得られるリング発振器が比較的簡単な構成で実現できる。これにより、当該リング発振器を内蔵したマイクロコンピュータなどの低消費電力化が可能となる。また、外部水晶発振器を特に設けなくてもよくなるため、システム全体としてのコストダウンが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１４】
（第１の実施形態）
図１は、第１の実施形態に係るリング発振器の構成を示す。本リング発振器は、３個の差動増幅回路１０Ａをループ状に接続して構成したものである。各差動増幅回路１０Ａは、ＰＭＯＳトランジスタ１１１及び１１２からなる差動トランジスタ対１１、一端がＰＭＯＳトランジスタ１１１及び１１２の接続点に接続され、他端が電源電圧ノードに接続された抵抗１２、ＰＭＯＳトランジスタ１１１と接地ノードとの間に設けられた抵抗１３、及びＰＭＯＳトランジスタ１１２と接地ノードとの間に設けられた抵抗１４を備えている。
【００１５】
図２を参照しながら差動増幅回路１０Ａにおける遅延時間について説明する。抵抗１２に流れる電流をＩ、抵抗１３及び１４の抵抗値をＲとすると、差動増幅回路１０Ａの発振振幅はＩ×Ｒで表される。ここで、抵抗１３及び１４の寄生容量をＣとすると、差動増幅回路１０Ａから出力される差動信号は、
ｆ（ｔ）＝Ｉ／Ｃ×ｅｘｐ（−ｔ／Ｃ／Ｒ）
で表される。ここで、差動増幅回路１０Ａにおける遅延時間τは、出力差動信号ｆ（ｔ）がＩ×Ｒとなる時間で決定される。この条件から、遅延時間τは、
τ＝２ｌｏｇ（１／Ｃ／Ｒ）×ＣＲ
で表される。すなわち、差動増幅回路１０Ａにおける遅延時間τは、抵抗１２に流れる電流Ｉとは無関係に抵抗１３及び１４の抵抗値Ｒ及びその寄生容量Ｃから決定されることとなる。これは、各差動増幅回路１０Ａで抵抗１２に流れる電流にバラツキがあってもリング発振器の発振周波数は影響を受けないことを意味する。換言すると、差動トランジスタ対１１に供給される電流は、特に高精度なものでなくてもよいことを意味する。したがって、本実施形態のように、特にバイアス回路を設けることなく電源電圧ノードに抵抗１２を接続しただけの簡易な構成で差動トランジスタ対１１の電流源の構成が可能となる。
【００１６】
以上、本実施形態によると、電源電圧や温度の変動などに影響を受けることなく安定的に発振することが可能なリング発振器が、比較的簡単な構成で実現される。
【００１７】
なお、本実施形態に係るリング発振器の発振周期は６τ、すなわち、発振周波数は１／６τとなるが、これを動的に変更する場合には抵抗１３及び１４として可変抵抗を用いるとよい。具体的には、抵抗１３及び１４の抵抗値を大きくすると、リング発振器の発振周波数は低下する。ただし、抵抗１３及び１４の抵抗値を変化させると、リング発振器の発振振幅が変化してしまう。発振振幅を一定にしたい場合には、抵抗１２の値も変化させる必要がある。一方、静的にリング発振器の発振周波数を変更する場合には差動増幅回路１０Ａの個数を変更するとよい。具体的には、差動増幅回路１０Ａの個数が増えるにつれ、リング発振器の発振周波数は低下する。
【００１８】
（第２の実施形態）
図３は、第２の実施形態に係るリング発振器の構成を示す。本リング発振器は、３個の差動増幅回路１０Ｂをループ状に接続して構成したものである。各差動増幅回路１０Ｂは、図１に示した差動増幅回路１０Ａにおける抵抗１３及び１４のそれぞれに代えてＮＭＯＳトランジスタ１５及び１６を備えている。さらに、各差動増幅回路１０Ｂは、ＰＭＯＳトランジスタ１１１とＰＭＯＳトランジスタ１１２との間に設けられた抵抗１７を備えている。
【００１９】
ＮＭＯＳトランジスタ１５とＰＭＯＳトランジスタ１１１とは入力信号が同じである。同様に、ＮＭＯＳトランジスタ１６とＰＭＯＳトランジスタ１１２とは入力信号が同じである。この構成によると、ＰＭＯＳトランジスタ１１１及び１１２にそれぞれハイレベル及びローレベルの信号が入力されているとき、ＰＭＯＳトランジスタ１１２及びＮＭＯＳトランジスタ１５がターンオンし、抵抗１７には左向きの電流が流れる。一方、ＰＭＯＳトランジスタ１１１及び１１２にそれぞれローレベル及びハイレベルの信号が入力されているとき、ＰＭＯＳトランジスタ１１１及びＮＭＯＳトランジスタ１６がターンオンし、抵抗１７には右向きの電流が流れる。すなわち、抵抗１７に流れる電流の向きが逆転制御されることによって出力差動信号が生成される。
【００２０】
以上、本実施形態によると、第１の実施形態よりも抵抗の数が少なくて済むため、回路規模を縮小することができる。
【００２１】
なお、本実施形態に係るリング発振器の発振周波数を動的に変更する場合には抵抗１７として可変抵抗を用いるとよい。具体的には、抵抗１７の抵抗値を大きくすると、リング発振器の発振周波数は低下する。
【００２２】
（第３の実施形態）
図４は、第３の実施形態に係るリング発振器の構成を示す。本リング発振器は、３個の差動増幅回路１０Ｃをループ状に接続して構成したものである。各差動増幅回路１０Ｃは、図３に示した差動増幅回路１０Ｂにおける抵抗１２に代えて電圧電流変換回路としてのＰＭＯＳトランジスタ１８を備えている。
【００２３】
ＰＭＯＳトランジスタ１８のゲートに印加されるバイアス電圧はバイアス回路２０によって生成される。バイアス回路２０は、電流電圧変換回路としてのＰＭＯＳトランジスタ２１及び抵抗２２から構成される。ＰＭＯＳトランジスタ２１はダイオード接続されており、ＰＭＯＳトランジスタ１８及び２１から構成されるカレントミラー回路によって生成された電流が差動トランジスタ対１１に供給される。
【００２４】
第１及び第２の実施形態では、差動増幅回路１０Ａ及び１０Ｂの消費電力を低減するには電流源としての抵抗１２を十分に大きなものにする必要がある。しかし、これは回路規模増大の要因となる。これに対して、本実施形態では、差動増幅回路１０Ｃの電流源としてＰＭＯＳトランジスタ１８を設けているため、回路規模の増大を抑制することができる。
【００２５】
なお、上記の各実施形態において、差動トランジスタ対１１を２個のＮＭＯＳトランジスタで構成するように変更してもよい。このような変更を行っても、本発明が奏する効果は何ら損なわれない。
【産業上の利用可能性】
【００２６】
本発明に係るリング発振器は、比較的簡単な構成で十分な発振周波数精度が得られるため、マイクロコンピュータなどの動作クロック信号の生成に有効である。
【図面の簡単な説明】
【００２７】
【図１】第１の実施形態に係るリング発振器の構成図である。
【図２】図１に示した差動増幅回路における遅延時間を説明するための図である。
【図３】第２の実施形態に係るリング発振器の構成図である。
【図４】第３の実施形態に係るリング発振器の構成図である。
【符号の説明】
【００２８】
１０Ａ，１０Ｂ，１０Ｃ  差動増幅回路
１１  差動トランジスタ対
１１１  ＰＭＯＳトランジスタ（第１のトランジスタ）
１１２  ＰＭＯＳトランジスタ（第２のトランジスタ）
１２  抵抗（第１の抵抗）
１３  抵抗（第２の抵抗）
１４  抵抗（第３の抵抗）
１５  ＮＭＯＳトランジスタ（第３のトランジスタ）
１６  ＮＭＯＳトランジスタ（第４のトランジスタ）
１７  抵抗
【図１】
2007142678.tif 000003
【図２】
2007142678.tif 000004
【図３】
2007142678.tif 000005
【図４】
2007142678.tif 000006