(57)【要約】【課題】  固体撮像素子の電源電圧の低電圧化を図る。【解決手段】  半導体基板２の表面部にアレイ状に配列形成された複数のフォトダイオード３と、各フォトダイオード３の受光面表面に形成された高濃度不純物拡散層１４と、半導体基板表面部で各フォトダイオード間を素子分離する高濃度不純物領域１８と、フォトダイオード３から受光量に応じた信号を読み出す信号読出手段と、高濃度不純物領域１８に電気的に接続される電極層３１とを備える。半導体基板２に電子シャッタ電圧を印加するとき基準電位に対して電子シャッタ電圧と逆極性の電圧を電極層３１に印加し、電子シャッタ電圧の低電圧化を図る。【選択図】  図３
2007201092.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面部にアレイ状に配列形成された複数のフォトダイオードと、各フォトダイオードの受光面表面に形成された高濃度不純物拡散層と、前記半導体基板表面部で前記各フォトダイオード間を素子分離する高濃度不純物領域と、前記フォトダイオードから受光量に応じた信号を読み出す信号読出手段と、前記高濃度不純物領域に電気的に接続される電極層とを備えることを特徴とする固体撮像素子。
【請求項２】
前記高濃度不純物領域と前記高濃度不純物拡散層とが連続して形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記信号読出手段が電荷転送路であることを特徴とする請求項１または請求項２に記載の固体撮像素子。
【請求項４】
請求項１乃至請求項３のいずれかに記載の固体撮像素子の駆動方法において、前記半導体基板に電子シャッタ電圧を印加するとき基準電位に対して前記電子シャッタ電圧と逆極性の電圧を前記電極層に印加することを特徴とする固体撮像素子の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれかに記載の固体撮像素子の駆動方法において、前記フォトダイオードの蓄積電荷を電荷転送路に読み出すに際し読出電極に読出パルスを印加するとき基準電位に対して前記読出パルスと逆極性の電圧を前記電極層に印加することを特徴とする固体撮像素子の駆動方法。
【請求項６】
請求項１乃至請求項３のいずれかに記載の固体撮像素子と、請求項４または請求項５に記載の逆極性の電圧を生成して前記固体撮像素子に供給する撮像素子駆動手段とを備えることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタルカメラ等に搭載される固体撮像素子及びその駆動方法に係り、特に、低電圧駆動することができる固体撮像素子及びその駆動方法に関する。
【背景技術】
【０００２】
デジタルカメラ等に搭載される固体撮像素子たとえばＣＣＤ（Charge Coupled Devices：電荷結合素子）型固体撮像素子は、その電源電圧として１２Ｖ〜１５Ｖが必要になっている。
【０００３】
これは、入射光量に応じた光電荷を発生させ蓄積するフォトダイオードから垂直ＣＣＤレジスタ(垂直転送路：ＶＣＣＤ)への信号電荷の読出動作及び転送動作、フォトダイオードの電荷を半導体基板側に廃棄する電子シャッタ動作などに１２Ｖ〜１５Ｖが必要なためである。従って、ＣＣＤ型固体撮像素子の電源電圧を低減するには、これらの駆動電圧を低減すれば良いことになる。
【０００４】
そこで、下記特許文献１記載の従来技術では、フォトダイオードから垂直転送路に信号電荷を読み出す時、半導体基板表面部に形成されているＰウェル層(フォトダイオードはこのＰウェル層表面部にｎ領域を形成することにより構成される。)の印加電圧ΦＶＯＦＢを、読出パルスの印加タイミングに同期して低レベルにしている。これにより、フォトダイオードの電位を低レベルにでき、垂直転送路への信号電荷の読み出しが容易となり、結果として、読出電圧の低電圧化を図ることができる。
【０００５】
しかし、Ｐウェル層への印加電圧ΦＶＯＦＢを一時的に低レベルにするパルス幅は短い必要がある。もし、このパルス幅が長いと、フォトダイオード内の信号電荷が垂直転送路に漏れ込み（この漏れ込みは、高輝度光入射時におけるブルーミングの原因になる。）易くなる時間がそれだけ長くなるからである。それゆえ、このパルス幅は、各々のＣＣＤ型固体撮像素子にもよるが、数〜十数μｓｅｃの時間内である必要がある。
【０００６】
しかしながら、この程度の短い時間だけＰウェル層への印加電圧を低レベルにしても、固体撮像素子を形成した半導体基板のフォトダイオードを形成した画素領域全域に渡ってＰウェル層の電位を低レベルにすることは困難である。何故ならば、画素領域内のＰウェル層は空乏化して高抵抗となっているため、画素領域外側のＰウェル層に低レベル電圧のパルスを印加しても、その伝搬遅延時間は大きく、パルスが画素領域内部まで十分に行き届かないからである。
【０００７】
一方、下記特許文献２記載の従来技術では、次の対策をとることで、ＣＣＤ型固体撮像素子の低電圧駆動を実現している。固体撮像素子の各フォトダイオードの表面には、暗電流を抑制するためＰ＋拡散層を設けるのが普通になっている。このＰ＋拡散層に、上記のパルス電圧を印加すれば、ＣＣＤ型固体撮像素子の低電圧駆動が実現できる。このため、特許文献２記載の従来技術では、フォトダイオードの上に開口を有する金属製遮光膜を、Ｐ＋拡散層に電気的に接続するコンタクトを設けている。
【０００８】
遮光膜は金属製であるため低抵抗であり、パルス伝搬遅延は非常に小さくなり、広い画素領域全体に渡ってＰウェル層を一時的に低電圧レベルにすることができる。
【０００９】
しかしながら、近年のＣＣＤ型固体撮像素子は多画素化が進展して１つ１つのフォトダイオードは非常に微細化され、このため、上記コンタクトを設けることは、フォトダイオード上に設けられた遮光膜開口を上記コンタクトによって狭めることになり、フォトダイオードの受光感度を大幅に低下させてしまうという問題が生じる。
【００１０】
【特許文献１】特開平６―３３９０８１号公報
【特許文献２】特開平５―２９６００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、フォトダイオード上の遮光膜開口を狭めることなく、且つ広い画素領域に渡って半導体基板電圧を短いパルス幅時間で一時的に低電圧レベルにすることができる固体撮像素子及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の固体撮像素子は、半導体基板の表面部にアレイ状に配列形成された複数のフォトダイオードと、各フォトダイオードの受光面表面に形成された高濃度不純物拡散層と、前記半導体基板表面部で前記各フォトダイオード間を素子分離する高濃度不純物領域と、前記フォトダイオードから受光量に応じた信号を読み出す信号読出手段と、前記高濃度不純物領域に電気的に接続される電極層とを備えることを特徴とする。
【００１３】
本発明の固体撮像素子は、前記高濃度不純物領域と前記高濃度不純物拡散層とが連続して形成されていることを特徴とする。
【００１４】
本発明の固体撮像素子は、前記信号読出手段が電荷転送路であることを特徴とする。
【００１５】
本発明の固体撮像素子の駆動方法は、上記のいずれかに記載の固体撮像素子の駆動方法において、前記半導体基板に電子シャッタ電圧を印加するとき基準電位に対して前記電子シャッタ電圧と逆極性の電圧を前記電極層に印加することを特徴とする。
【００１６】
本発明の固体撮像素子の駆動方法は、前記フォトダイオードの蓄積電荷を電荷転送路に読み出すに際し読出電極に読出パルスを印加するとき基準電位に対して前記読出パルスと逆極性の電圧を前記電極層に印加することを特徴とする。
【００１７】
本発明の固体撮像装置は、上記のいずれかに記載の固体撮像素子と、上記記載の逆極性の電圧を生成して前記固体撮像素子に供給する撮像素子駆動手段とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、フォトダイオード上の遮光膜開口を狭めることなく、且つ広い画素領域に渡って半導体基板電圧を短いパルス幅時間で一時的に低電圧レベルにすることができ、固体撮像素子の電源電圧の低電圧化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２０】
図１は、本発明の一実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。このＣＣＤ型固体撮像素子１は、半導体基板２の表面受光領域（画素領域）に多数のフォトダイオード（ＰＤ）３がアレイ状に、図示する例では正方格子状に配列形成されており、各フォトダイオード列の側部には、垂直ＣＣＤレジスタ（垂直転送路：ＶＣＣＤ）４が設けられている。半導体基板２の下辺部には水平ＣＣＤレジスタ（水平転送路：ＨＣＣＤ）５が設けられ、水平転送路５の出力段に出力アンプ６が設けられている。
【００２１】
斯かる構成のＣＣＤ型固体撮像素子を駆動する撮像素子駆動回路１０は、垂直転送パルスφＶ，水平転送パルスφＨ，電子シャッタ用駆動パルス（基板印加電圧φＶＳＵＢ），後述する素子分離領域印加電圧φＰ＋を所要タイミングで発生させ、ＣＣＤ型固体撮像素子１に供給する。この撮像素子駆動回路１０は、ＣＣＤ型固体撮像素子１が例えばデジタルカメラに搭載された場合には、デジタルカメラを制御するＣＰＵからの指示を受けて動作する。
【００２２】
図１に示すＣＣＤ型固体撮像素子１では、撮像素子駆動回路１０から電子シャッタ駆動用パルス（電子シャッタ電圧）が半導体基板２に印加されると、各フォトダイオード３に溜まっている不要電荷が半導体基板２側に廃棄され、その後、フォトダイオード３は、受光量に応じた信号電荷を発生させこの信号電荷を蓄積する。
【００２３】
撮像素子駆動回路１０からＣＣＤ型固体撮像素子１に対して、垂直転送パルスφＶに重畳された読出パルスが印加されると、フォトダイオード３から信号電荷が垂直転送路４に読み出され、以後、信号電荷は垂直転送路４に沿って順次転送される。
【００２４】
信号電荷が垂直転送路４上を１垂直転送分だけ転送されると、各垂直転送路４端部の各信号電荷が水平転送路５に移される。水平転送路５は、撮像素子駆動回路１０から供給される水平転送パルスφＨによって駆動され、１行分の信号電荷を出力端側に転送される。
【００２５】
出力アンプ６は、水平転送路５端部に順次転送されてきた各信号電荷の電荷量に応じた電圧値信号を画像信号として出力する。１行分の信号電荷の出力アンプ６による読み出しが終了すると、垂直転送路４による垂直方向の次の１垂直転送分の転送が行われる、という動作が繰り返し行われる。
【００２６】
本実施形態では、上記の読出パルスの印加タイミングや、電子シャッタ駆動パルスの印加タイミングに合わせて、撮像素子駆動回路１０が素子分離領域印加電圧φＰ＋をＣＣＤ型固体撮像素子１に供給するが、これについては後述の図４で説明する。
【００２７】
尚、「垂直」「水平」という用語を用いて説明しているが、これは、半導体基板表面に沿う「１方向」「この１方向に対して略直角方向」という意味である。
【００２８】
図２は、図１の破線矩形枠II内の表面拡大模式図であり、図３は、図２のIII―III線断面模式図である。
【００２９】
図３に示す様に、ｎ型シリコン基板２の表面部にはＰウェル層１２が形成され、その表面部の所要箇所にはｎ領域１３が形成されることでフォトダイオード（ＰＤ）３が構成される。ｎ領域１３の表面部には暗電流抑制のためのＰ＋拡散層１４が形成される。
【００３０】
図３に示す断面箇所では、Ｐウェル層１２の表面部の各フォトダイオード３間にＰ＋領域１８が設けられ、これが素子分離領域（チャネルストッパ部）となる。この素子分離領域１８は、図２に示す様に、垂直方向に連続する各フォトダイオード３間を分離し、且つフォトダイオード列と右側の垂直転送路４の埋め込みチャネル（図示はしないがｎ領域で構成される。）とを分離する。素子分離領域（Ｐ＋領域）１８は、図３の断面箇所では各Ｐ＋拡散層１４と分離しているが、他の箇所でＰ＋拡散層１４は素子分離領域１８と連続している。
【００３１】
Ｐウェル層１２，フォトダイオード１３，素子分離領域１８等が形成された半導体基板２の表面は、ＯＮＯ（酸化膜―窒化膜―酸化膜）構造の絶縁層１９で覆われ、その上に、金属製遮光膜２０が積層される。遮光膜２０は、各フォトダイオード３（１３）上に開口２０ａが設けられている。遮光膜２０の上には平坦化層２１が形成され、その上に、図示しないカラーフィルタ層やマイクロレンズ等が積層され、これらを通過した入射光が遮光膜開口２０ａを通してｎ領域１３に入射され、この光入射によって発生した信号電荷がｎ領域１３に蓄積される。
【００３２】
遮光膜２０の下に隠された位置には、本実施形態では３枚のポリシリコンでなる電極膜３１，３２，３３が夫々絶縁層３４を介して分離形成されている。
【００３３】
第１ポリシリコン膜（1st_poly）３１は、素子分離領域１８の上に沿って設けられる。素子分離領域１８及び第１ポリシリコン膜３１は、図２に示す様に、垂直方向に連続して延び、水平方向には、フォトダイオード３間を分離する短手の枝部１８ａ，３１ａを有している。
【００３４】
この枝部１８ａ，３１ａにおいて、図３に示す様に、両者間の絶縁層１９にコンタクトホール２３が開けられ、このコンタクトホール２３を介して直接、または図示しないバッファメタル層を介して、第１ポリシリコン膜３１がＰ＋領域１８に電気的に接続される。
【００３５】
第２ポリシリコン膜（2nd_poly）３２と第３ポリシリコン膜（3rd_poly）３３とが垂直転送電極膜を構成し、図２に示す様に、夫々水平方向に長手に、且つ交互に形成される。転送電極膜３３は、フォトダイオード３から垂直転送路４に信号電荷を読み出すとき読出電極を兼用する。
【００３６】
図４（ａ）は、フォトダイオード３から垂直転送路（ＶＣＣＤ）４に信号電荷を読み出すときに図１の撮像素子駆動回路１０がＣＣＤ型固体撮像素子１に出力する垂直転送パルスφＶ１，φＶ２，φＶ３，φＶ４および素子分離領域印加電圧φＰ＋、基板電圧φＶＳＵＢの各印加タイミングを示すタイミングチャートである。
【００３７】
フォトダイオード３から垂直転送路４に信号電荷の読み出しを行う期間（垂直ブランキング期間）には、読出電極膜３３に印加される転送パルスφＶ１にタイミングｔ１で読出パルス３５が重畳される。この読出パルス３５が印加されることで、フォトダイオード３の信号電荷が読出電極３３下の垂直転送路埋め込みチャネルに移動する。
【００３８】
本実施形態では、このタイミングｔ１に先立ち、第１ポリシリコン膜３１に低電圧レベル（基準電位に対して読出パルスと逆極性の電圧）のパルス電圧３６を印加しておく。これにより、素子分離領域１８及びＰ＋拡散層１４を通して画素領域全域において各フォトダイオード３周りの基板電位がマイナス側に引き上げられ、結果として、読出パルスのパルス電位を低減することができる。
【００３９】
以後、転送パルスφＶ２，φＶ３，φＶ４，φＶ１，…が転送電極膜３２，３３，３２，３３，…に印加されることで垂直転送路４上の信号電荷は垂直転送路に沿って転送されることになるが、図４（ａ）に示す例は画素加算を行う例であるため、タイミングｔ２で転送パルスφＶ３に読出パルス３７が重畳される。これにより、図２のフォトダイオードＰＤ（１）から読み出された信号電荷に、フォトダイオードＰＤ（２）から読み出された信号電荷が混合され、以後、垂直転送路に沿って転送される。
【００４０】
このため、図４（ａ）に示す実施形態では、低電位パルス３６のパルス幅を、タイミングｔ１からタイミングｔ２を含む時間幅としている。本実施形態では、更に、低電位パルス３６のパルス幅を含む期間において、半導体基板２に印加する電位φＶＳＵＢも低レベル３８としている。
【００４１】
これは、素子分離領域１８を低レベル電位にしたときフォトダイオード３に蓄積される電荷量が低下しないようにすることを目的としているが、基板電位φＶＳＵＢは一定に保っていても良い。
【００４２】
図４（ｂ）は、フォトダイオード３から半導体基板２側に不要な電荷を掃き捨てる電子シャッタ期間（水平ブランキング期間）におけるタイミングチャートである。
【００４３】
タイミングｔ３では、基板２の印加電位φＶＳＵＢを一時的にハイレベル３９にしている。これにより、フォトダイオード３の電荷が基板２側に掃き捨てられる。ハイレベル３９が終わった瞬間が、電子シャッタ「開」のタイミングとなる。
【００４４】
この基板電位φＶＳＵＢをハイレベル３９にする期間の間、本実施形態では、素子分離領域１８に印加する電位を低レベル電位（基準電位に対して電子シャッタ電圧と逆極性の電圧）４０としている。これにより、基板電位φＶＳＵＢをハイレベル３９とする電圧（電子シャッタ電圧）を低減することができる。
【産業上の利用可能性】
【００４５】
本発明に係る固体撮像素子及びその駆動方法は、固体撮像素子の電源電圧の低電圧化を図ることができ、低消費電力型の固体撮像素子等として有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。
【図２】図１に示す破線矩形枠II内の表面拡大模式図である。
【図３】図２のIII―III線断面模式図である。
【図４】（ａ）は本発明の一実施形態に係るＣＣＤ型固体撮像素子から信号電荷を垂直転送路に読み出すときの駆動方法を示すタイミングチャートである。  （ｂ）は本発明の一実施形態に係るＣＣＤ型固体撮像素子の電子シャッタ期間の駆動方法を示すタイミングチャートである。
【符号の説明】
【００４７】
１  ＣＣＤ型固体撮像素子
２  半導体基板
３  フォトダイオード
４  垂直転送路（ＶＣＣＤ）
５  水平転送路（ＨＣＣＤ）
１０  撮像素子駆動回路
１２  Ｐウェル層
１３  ｎ領域（フォトダイオード）
１４  Ｐ＋拡散層（高濃度不純物拡散層）
１８  Ｐ＋領域（チャネルストッパ：高濃度不純物領域でなる素子分離領域）
１９  絶縁層
２０  遮光膜
２０ａ  遮光膜開口
２３  コンタクトホール
３１  第１電極層
３２  第２電極層（垂直転送電極層）
３３  第３電極層（垂直転送電極層：読出電極兼用）
３５，３７  読出パルス
３６，４０  素子分離領域に印加する低レベル電位パルス（φＰ＋電位）
３９  電子シャッタ電圧
【図１】
2007201092.tif 000003
【図２】
2007201092.tif 000004
【図３】
2007201092.tif 000005
【図４】
2007201092.tif 000006