(57)【要約】【課題】安定な特性の薄膜トランジスタ、及びその製造方法、並びに表示装置とその製造方法を提供すること。【解決手段】本発明の一態様にかかるＴＦＴ２０は、ＴＦＴアレイ基板１０上に設けられた絶縁性の下地膜２１と、下地膜２１の上に設けられたチャネル領域２２２を含む半導体膜２２とを備え、チャネル領域２２２における半導体膜２２中の不純物濃度が、半導体膜２２の膜厚方向において略一定であり、チャネル領域２２２における半導体膜２２と下地膜２１との界面において不純物濃度が不連続であり、下地膜２１中の不純物濃度が、半導体膜２２中の不純物濃度よりも低く、かつＴＦＴアレイ基板１０側に向かうにつれて単調に減少しているものである。【選択図】図３
2007294491.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた絶縁性の下地膜と、
前記下地膜の上に設けられたチャネル領域を含む半導体膜とを備え、
前記チャネル領域における前記半導体膜中の不純物濃度が、前記半導体膜の膜厚方向において略一定であり、
前記チャネル領域における前記半導体膜と前記下地膜との界面において前記不純物濃度が不連続であり、
前記下地膜中の不純物濃度が、前記半導体膜中の不純物濃度よりも低く、かつ前記基板側に向かうにつれて単調に減少している薄膜トランジスタ。
【請求項２】
基板上に設けられた絶縁性の下地膜と、
前記下地膜の上に設けられたチャネル領域を含む半導体膜とを備え、
前記チャネル領域における前記半導体膜中の不純物濃度が、前記半導体膜の膜厚方向の中央部よりも前記下地膜側で極大となっており、
前記チャネル領域における前記半導体膜と前記下地膜との界面において前記不純物濃度が不連続であり、
前記下地膜中の不純物濃度が、前記半導体膜中の不純物濃度よりも低く、かつ前記基板側に向かうにつれて単調に減少していく薄膜トランジスタ。
【請求項３】
前記半導体膜のチャネル領域の上に形成されたゲート絶縁膜をさらに備え、
前記ゲート絶縁膜の不純物濃度が５×１０１６／ｃｍ３以下である請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記下地膜、及び半導体膜に含まれる不純物がボロンである請求項１、２又は３に記載の薄膜トランジスタ。
【請求項５】
請求項１乃至４のいずれかに記載の薄膜トランジスタがアレイ状に配列されたＴＦＴアレイ基板を備えるアクティブマトリクス型表示装置。
【請求項６】
基板上に、絶縁性の下地膜、非晶質の半導体膜、及び絶縁膜を順次形成する工程と、
前記半導体膜の上に形成された前記絶縁膜を介して前記半導体膜に不純物を注入する工程と、
前記不純物が注入された半導体膜の上の前記絶縁膜を除去して、前記半導体膜を露出する工程と、
前記露出された半導体膜をアニールして多結晶化する工程と、
前記多結晶化された前記半導体膜の上にゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程とを、有する薄膜トランジスタの製造方法。
【請求項７】
前記不純物を注入する工程において、前記半導体膜の膜厚方向における前記不純物の濃度が、前記半導体膜と前記絶縁膜の界面近傍で極大となるよう、前記不純物が注入されている請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記多結晶化する工程では、前記半導体膜のチャネル領域に含まれる不純物濃度が膜厚方向において略一定となるようアニールする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記不純物を注入する工程において、前記半導体膜の膜厚方向における前記不純物の濃度が、前記半導体膜の膜厚の中央部よりも前記下地膜側で極大となるよう、前記不純物が注入している請求項６に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記多結晶化する工程では、前記半導体膜にレーザ光を照射してアニールすることを特徴とする請求項６乃至９のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１１】
請求項６乃至１０にいずれかに記載の薄膜トランジスタの製造方法によって、前記薄膜トランジスタをアレイ状の形成する工程を有する液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、及びその製造方法、並びに表示装置とその製造方法に関する。
【背景技術】
【０００２】
従来からの一般的な薄型パネルのひとつとして、液晶表示装置（ＬＣＤ）が挙げられる。液晶表示装置は、低消費電力や小型軽量といったメリットを有している。従って、液晶表示装置は、パーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また近年ではＴＶ用途としても広く用いられている。このように、液晶表示装置は、従来のブラウン管に取って替わろうとしている。
【０００３】
また、次世代の薄型表示パネル用デバイスとして、有機ＥＬ表示装置などの電界発光型ＥＬ表示装置も用いられるようになって来ている。電界発光型ＥＬ表示装置では、ＥＬ素子のような発光体を画素表示部に用いている。従って、電界発光型ＥＬ表示装置では、視野角、コントラストの制御などの点で、液晶表示装置よりも優れている。さらに、電界発光型ＥＬ表示装置では、応答速度が高いため動画対応に好適である。このように、電界発光型ＥＬ表示装置は、自発光型であるため、広視野角、高コントラスト、高速応答という点で液晶表示装置よりも優れている。
【０００４】
液晶表示装置や有機ＥＬ表示装置などの画素の駆動方式としては、アレイ状に配列された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス方式が広く採用されている。アクティブマトリクス型表示装置では、ＴＦＴがアレイ状に配列されたＴＦＴアレイ基板が用いられる。このようなアクティブマトリクス型表示装置に用いられるＴＦＴは、一般に、ガラス基板上に形成されたシリコン層にソース領域、ドレイン領域及びチャネル領域を設けた構成を有している。
【０００５】
このような表示装置に用いられるＴＦＴとしては、シリコン膜を用いたＭＯＳ構造が多用される。表示装置用のＴＦＴには、逆スタガ型やトップゲート型といった種類がある。さらに、シリコン膜にも非晶質シリコン（アモルファスシリコン：ａ−Ｓｉ）膜や多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）膜が利用される。それらは表示装置の用途や性能により適宜選択される。小型のパネルにおいては、表示額域の開口率を上げることが可能であるという点で、ＴＦＴの小型化が可能な多結晶シリコン膜を使用することが多い。
【０００６】
多結晶シリコン膜を用いたＴＦＴの製造方法が開示されている（特許文献１参照）。この方法は、まず、下地膜として形成された酸化ケイ素膜等の上に非晶質シリコン膜を形成する。この非晶質シリコン膜にレーザー光を照射する。これにより、非晶質シリコン膜を多結晶化することができる。
【０００７】
そして、多結晶シリコン膜の上に、酸化ケイ素からなるゲート絶縁膜を形成する。ゲート絶縁膜の上に、ゲート電極を形成する。そして、ゲート電極、及びゲート絶縁膜を介して、多結晶シリコン膜にリンや、ボロンなどの不純物を注入する。これにより、ソースドレイン領域を形成することができる。その後、ゲート電極とゲート絶縁膜の上に、層間絶縁膜を形成する。層間絶縁膜とゲート絶縁膜の上には、ソースドレイン領域に到達するコンタクトホールを形成する。
【０００８】
次に、層間絶縁膜上に金属膜を形成する。この金属膜をソースドレイン領域に接続されるようパターニングする。これにより、ソース電極、及びドレイン電極が形成され、ＴＦＴが完成する。表示装置では、このドレイン電極に、画素電極や自発光素子を接続する。この際、ＴＦＴの特性を改善するために、例えば、ゲート絶縁膜を介してボロン等の不純物を能動活性領域であるチャネル領域に適宜注入する方法も知られている（特許文献２参照）。
【特許文献１】特開平１１−１６３３６７号公報
【特許文献２】特開平１１−６８１１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献２の製造方法では、ＴＦＴ特性を改善させるためのボロンをシリコン膜中に注入する手段としてイオン注入法を用いている。そして、ボロンは、ゲート絶縁膜を介して注入される。そのため、シリコン膜中の膜厚方向のボロン濃度プロファイルは、注入条件や、絶縁膜の膜質から決まる。例えば、濃度プロファイルは、膜厚方向に勾配を有し、特定の深さに極大点や極小点が配置される。例えば、図８に示すようにゲート絶縁膜と多結晶シリコン膜の界面近傍に不純物濃度の極大点が存在する。このような濃度プロファイルの半導体膜を用いた場合、以下の問題点が発生してしまう。
【００１０】
上記のプロファイルのＴＦＴでは、ポリシリコン膜の底面部で不純物濃度が低くなる。従って、ポリシリコン膜の底面部で空乏層が形成されやすくなってしまう。そのため、ＴＦＴにリーク電流が流れやすく、さらに、ソースドレイン耐圧の低下を引き起こしてしまうという問題点がある。
【００１１】
さらに、ボロンイオンの注入工程にシリコン膜の上層にあるゲート絶縁膜や、シリコンの下層にある下地膜にも注入されてしまう。シリコン膜以外に注入されたボロンの一部は固定電荷として働くため、トランジスタのしきい値電圧に影響を及ぼす。例えば、ゲート絶縁膜中にボロンイオンが存在する場合、チャネル部分に予め正電圧が印加されているかのようにＴＦＴが動作する。したがって、しきい値電圧が見かけ上マイナス方向にシフトすることとなる。ゲート絶縁膜にボロンの濃度プロファイルの極大点がある場合、ＴＦＴの動作が安定しない。
【００１２】
また、ゲート絶縁膜は、通常、ＣＶＤ法を用いて形成されるため、膜厚にばらつきが生じてしまうことがある。この場合、膜中に存在するボロンイオンの数も基板上でばらついてしまう。従って、ＴＦＴのしきい値電圧にばらつきが生じてしまう。
【００１３】
さらに、下地膜中にボロンイオンが存在する場合、下地膜中のボロンイオンの一部が固定電荷として働く。そのため、チャネルに対して常にバックバイアスが印加された状態となる。この場合も、しきい値電圧のばらつきを発生させる要因となる。このように、従来のＴＦＴでは、特性を安定させることができないという問題が生じていた。
【００１４】
本発明は、上記のような事情を背景としてなされたものであり、本発明の目的は、安定した特性を有する薄膜トランジスタ、及びその製造方法、並び表示装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の第１の態様にかかる薄膜トランジスタは、基板上に設けられた絶縁性の下地膜と、前記下地膜の上に設けられたチャネル領域を含む半導体膜とを備え、前記チャネル領域における前記半導体膜の不純物濃度が、前記半導体膜の膜厚方向において略一定であり、前記チャネル領域における前記半導体膜と前記下地膜との界面において前記不純物濃度が不連続であり、前記下地膜中の不純物濃度が、前記半導体膜中の不純物濃度よりも低く、かつ前記基板側に向かうにつれて単調に減少しているものである。
【００１６】
本発明の第２の態様にかかる薄膜トランジスタの製造方法は、基板上に、絶縁性の下地膜、非晶質の半導体膜、及び絶縁膜を順次形成する工程と、前記半導体膜の上に形成された前記絶縁膜を介して前記半導体膜に不純物を注入する工程と、前記不純物が注入された半導体膜の上に形成された絶縁膜を除去して、前記半導体膜を露出する工程と、前記露出された半導体膜をアニールして多結晶化する工程と、前記多結晶化された前記半導体膜の上にゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程とを、有するものである。
【発明の効果】
【００１７】
本発明によれば、本発明の目的は、安定した特性を有する薄膜トランジスタ、及びその製造方法、並び表示装置とその製造方法を提供することである。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明を適用可能な実施の形態の説明をする。以下の説明は、本発明の実施形態についてのものであり、本発明は以下の実施形態に限定されるものではない。
【００１９】
実施の形態１．
本発明の実施の形態１にかかるアクティブマトリクス型表示装置について図１を参照して説明する。図１は、本実施の形態にかかるアクティブマトリクス型表示装置の構成を示す正面図である。
【００２０】
本実施の形態にかかる表示装置は、薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板）１０を有している。ＴＦＴアレイ基板１０には、表示領域１１と表示領域を囲むように設けられた額縁領域１２とが設けられている。この表示領域１１には、複数の走査信号線１３と複数の表示信号線１４と形成されている。複数の走査信号線１３は平行に設けられている。同様に、複数の表示信号線１４は平行に設けられている。走査信号線１３と、表示信号線１４とは、互いに交差するように形成されている。走査信号線１３と表示信号線１４とは直交している。そして、隣接する走査信号線１３と表示信号線１４とで囲まれた領域が画素１７となる。従って、ＴＦＴアレイ基板１０では、画素１７がマトリクス状に配列される。
【００２１】
さらに、ＴＦＴアレイ基板１０の額縁領域１２には、走査信号駆動回路１５と表示信号駆動回路１６とが設けられている。走査信号線１３は、表示領域１１から額縁領域１２まで延設されている。そして、走査信号線１３は、ＴＦＴアレイ基板１０の端部で、走査信号駆動回路１５に接続される。表示信号線１４も同様に表示領域１１から額縁領域１２まで延設されている。そして、表示信号線１４は、ＴＦＴアレイ基板１０の端部で、表示信号駆動回路１６と接続される。走査信号駆動回路１５の近傍には、外部配線１８が接続されている。また、表示信号駆動回路１６の近傍には、外部配線１９が接続されている。外部配線１８、１９は、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などの配線基板である。
【００２２】
外部配線１８、１９を介して走査信号駆動回路１５、及び表示信号駆動回路１６に外部からの各種信号が供給される。走査信号駆動回路１５は外部からの制御信号に基づいて、走査信号を走査信号線１３に供給する。この走査信号によって、走査信号線１３が順次選択されていく。表示信号駆動回路１６は外部からの制御信号や、表示データに基づいて表示信号を表示信号線１４に供給する。これにより、表示データに応じた表示電圧を各画素１７に供給することができる。なお、走査信号駆動回路１５と表示信号駆動回路１６は、ＴＦＴアレイ基板１０上に配置される構成に限られるものではない。例えば、ＴＣＰ（Ｔａｐｅ  Ｃａｒｅｅｒ  Ｐａｃｋａｇｅ）により駆動回路を接続してもよい。
【００２３】
有機ＥＬ表示装置の場合、走査信号線１３及び表示信号線１４の他に、共通電位を供給するための共通配線（図示せず）や、電源電圧を供給するための電源電圧配線（図示せず）が設けられる。共通配線及び電源電圧配線も走査信号線１３や表示信号線１４と同様に表示領域１１から額縁領域１２まで延設されている。これによって、外部から共通電位、及び電源電圧を画素１７に供給することができる。
【００２４】
画素１７内には、少なくとも１つの薄膜トランジスタ（ＴＦＴ）２０が形成されている。例えば、このＴＦＴ２０が有機ＥＬ発光素子に駆動電流を供給する駆動用ＴＦＴである場合、ＴＦＴ２０のドレインに有機ＥＬ発光素子が接続される。具体的には、ＴＦＴ２０のドレインに画素電極が接続される。また、ＴＦＴ２０のゲートには、スイッチング用ＴＦＴ（図示せず）を介して表示信号が供給される。さらに、ＴＦＴ２０のソースには電源電圧が供給される。そして、画素電極には対向電極が対向配置される。この画素電極と対向電極との間に有機発光層を配設することよって、有機ＥＬ発光素子が構成される。また、対向電極には、共通電位が供給されている。このように、画素電極と対向電極とが有機発光層を挟んで配置される。従って、ＴＦＴ２０が有機発光層に流れる駆動電流を制御する制御素子となる。
【００２５】
走査信号によってスイッチング用ＴＦＴがオンすると、駆動用のＴＦＴ２０のゲートには、スイッチング用ＴＦＴを介して表示電圧が供給される。ここで、表示データに基づく表示電圧で表示信号線１４を介して供給される。これにより、駆動用のＴＦＴ２０は、表示電圧に応じた駆動電流を有機ＥＬ発光素子に供給することができる。ここで、走査信号は、走査信号線１３を１本ずつ順次選択していく。そして、選択された走査信号線１３に接続された画素のスイッチング用ＴＦＴのみがオンする。そして、スイッチング用ＴＦＴがオンしたタイミングで、表示信号線１４からその画素に対応する表示電圧を供給する。これにより、画素毎に表示データに応じた所定の駆動電流が供給される。これにより、有機ＥＬ発光素子が表示データに応じた輝度で発光する。そして、走査信号により走査信号線１３を順次走査することによって、表示領域１１に所望の画像を表示することができる。
【００２６】
次に、ＴＦＴ２０の構成について図２、及び図３を用いて説明する。図２は、ＴＦＴ２０の構成を模式的に示す平面図である。図３は、図２のＡ−Ａ断面図であり、ＴＦＴ２０の構成を模式的に示している。２１は下地膜、２２は半導体膜、２３はゲート絶縁膜、２４はゲート電極、２５は層間絶縁膜、２６はソース電極、２７はドレイン電極、２８は平坦化膜、３１はコンタクトホール、３２はコンタクトホール、３３はコンタクトホールである。ここで、ＴＦＴ２０を、ゲート電極２４がポリシリコン層からなる半導体膜２２の上にあるトップゲート構造であるとして説明する。また、ＴＦＴ２０はｐチャネルＭＯＳＦＥＴである。この、アクティブマトリクス型表示装置では、このＴＦＴ２０が表示領域１１内の画素１７中に配置される。
【００２７】
ＴＦＴ基板１０としては、透明なガラス基板などの絶縁性基板を用いることができる。あるいは、ＴＦＴ基板１０として、Ａｌやステンレスなどの金属基板を用いてもよい。ＴＦＴ基板１０の上には、絶縁性の下地膜２１が形成されている。下地膜２１は、ＴＦＴ基板１０の略全面に形成されている。下地膜２１には透過性絶縁膜であるシリコン窒化膜（ＳｉＮ膜）や、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。もちろん、下地膜２１は、これらの積層構造であってもよい。下地膜２１の上には、半導体膜２２が形成されている。すなわち、半導体膜２２の底面には、下地膜２１が配置される。従って、半導体膜２２の底面と、下地膜２１の上面とが接している。半導体膜２２は島状にパターニングされている。これにより、下地膜２１上の半導体膜２２は矩形状のパターンとなる。
【００２８】
半導体膜２２は、ソース領域２２１と、チャネル領域２２２と、ドレイン領域２２３とを備えている。ソース領域２２１、チャネル領域２２２、及びドレイン領域２２３の下面は、下地膜２１と接するように配置される。チャネル領域２２２は、ソース領域２２１とドレイン領域２２３との間に配置されている。ソース領域２２１及びドレイン領域２２３は不純物を含んだ導電性領域であり、チャネル領域２２２を挟むように対向配置されている。ここで、チャネル領域２２２とは、ゲート電極にゲート電圧を印加した際に、チャネルが形成される領域を示す。この半導体膜２２は、例えば、多結晶のシリコン膜によって形成されている。なお、半導体膜２２のパターニング時に、半導体膜２２の端部をテーパ状に加工してもよい。これにより、半導体膜２２が後述するゲート絶縁膜２３によって確実に被覆される。従って、絶縁破壊等の不良を十分抑制することができる。
【００２９】
半導体膜２２の上には、ゲート絶縁膜２３が形成されている。ゲート絶縁膜２３は、半導体膜２２の全体を覆うように形成されている。従って、ゲート絶縁膜２３の下面と、半導体膜２２の上面とが接する。さらに、ゲート絶縁膜２３の上には、ゲート電極２４が形成されている。ゲート電極２４は、半導体膜２２のチャネル領域２２２の上に配置されている。すなわち、ゲート電極２４と半導体膜２２のチャネル領域２２２とは、ゲート絶縁膜２３を挟んで対向配置されている。このように、ゲート電極２４は、ゲート絶縁膜２３を介して半導体膜２２のチャネル領域２２２の対面に配置される。従って、ゲート電極にゲート電圧を印加すると、チャネル領域２２２の表面には、チャネルが形成される。従って、ソース領域２２１とドレイン領域２２３との間に所定の電圧を与えた状態でゲート電圧を印加すると、ソース領域２２１とドレイン領域２２３の間にはゲート電圧に応じたドレイン電流が流れる。
【００３０】
さらに、ゲート電極２４、及びゲート絶縁膜２３の上には、層間絶縁膜２５が形成されている。層間絶縁膜２５はゲート電極２４を覆うように形成されている。層間絶縁膜２５、及びゲート絶縁膜２３には、コンタクトホール３１とコンタクトホール３２とが形成されている。コンタクトホール３１、３２は、層間絶縁膜２５、及びゲート絶縁膜２３を貫通するように形成されている。これにより、コンタクトホール３１、３２が半導体膜２２まで到達する。ここで、コンタクトホール３１は、ソース領域２２１に対応し、コンタクトホール３２はドレイン領域２２３に対応している。すなわち、コンタクトホール３１は、ソース領域２２１の上に形成される。コンタクトホール３２は、ドレイン領域２２３の上に形成される。
【００３１】
このコンタクトホール３１には、ソース電極２６が埋設されている。このコンタクトホール３１に設けられたソース電極２６はソース領域２２１と接続されている。このソース電極２６を介してソース領域２２１に電位が供給される。同様に、コンタクトホール３２には、ドレイン電極２７が埋設されている。このコンタクトホール３２に設けられたドレイン電極２７はドレイン領域２２３と接続されている。ドレイン電極２７及びソース電極２６を介してＴＦＴ２０のソース−ドレイン電圧が印加される。ここで、図３に示すようソース領域２２１には、３つのコンタクトホール３１が形成されている。同様に、ドレイン領域２２３には、３つのコンタクトホール３２が形成されている。
【００３２】
このように、ソース電極２６、及びドレイン電極２７は層間絶縁膜２５の上から半導体膜２２まで形成されている。従って、ソース電極２６、及びドレイン電極２７は、層間絶縁膜の上に露出している。さらに、層間絶縁膜２５の上には、ソース電極２６、及びドレイン電極２７を覆うように、平坦化膜２８が形成されている。なお、平坦化膜２８には、ソース電極２６、及びドレイン電極２７に接続するためのコンタクトホール３３を形成してもよい。
【００３３】
例えば、ＴＦＴ２０が上述した有機ＥＬ表示装置に用いられる駆動用ＴＦＴとすると、図３に示すようにドレイン電極２７の上には、コンタクトホール３３が形成される。平坦化膜２８に設けられたコンタクトホール３３によって、ドレイン電極２７が露出する。そして、ドレイン電極２７には、このコンタクトホール３３を介して、画素電極（図示せず）が接続される。この画素電極がアノードとなり、上述の対向電極（図示せず）がカソードとなる。従って、画素電極と対向電極との間に設けられた有機発光層（図示せず）にＴＦＴ２０を介して駆動電流が供給される。これにより、有機発光層が発光する。そして、画素毎に、駆動電流を制御すると、所望の画像を表示することができる。
【００３４】
本実施の形態にかかるＴＦＴ２０において、多結晶シリコンによって形成される半導体膜２２には、不純物が注入されている。不純物としてはボロン（Ｂ）を用いることができる。この不純物の濃度を変えることによって、ＴＦＴ２０のしきい値電圧などの特性が制御される。ここで、半導体膜２２における不純物濃度のプロファイルを図４に示す。図４では、横軸が膜厚方向深さを示しており、縦軸が不純物濃度を示している。また、図４では、チャネル領域２２２の直上のゲート絶縁膜２３から、チャネル領域２２２の直下の下地膜２１までのプロファイルを示している。本実施の形態では、チャネル領域２２２における半導体膜２２中の不純物濃度が、膜厚方向において略一定となっている。すなわち、チャネル領域２２２では、不純物濃度のプロファイルが均一になっている。
【００３５】
そして、チャネル領域２２２の不純物濃度は、下地膜２１よりも高くなっている。すなわち、下地膜２１中のボロンイオンの濃度が低くなっている。さら半導体膜２２と下地膜２１の界面において、不純物濃度のプロファイルが不連続になっている。すなわち、半導体膜２２と下地膜２１の界面において、不純物濃度が急激に変化している。さらに、下地膜２１では、不純物濃度が単調減少していく。すなわち、下地膜中では、ＴＦＴアレイ基板１０側に向かうにつれて、不純物濃度が単調に減少していく。換言すると、ＴＦＴアレイ基板１０側へと、不純物濃度プロファイルが、単調減少する。
【００３６】
半導体膜２２中の不純物濃度を上記のプロファイルにすることによって、ＴＦＴ２０の特性を安定させることができる。例えば、従来のトランジスタにおいて、多結晶シリコン膜中の不純物濃度は、膜厚方向において勾配を有していた。さらに、多結晶シリコン膜中の不純物濃度は、多結晶シリコン膜と、多結晶シリコン膜の上に形成されたゲート絶縁膜との界面近傍で極大となっていた。従って、不純物が最も少ない領域が多結晶シリコン膜の底面部になる。ここで、不純物濃度が低い領域では、空乏層が形成されやすくなる。これにより、従来の薄膜トランジスタでは、チャネルとしてほとんど寄与しない多結晶シリコン膜の底面部でリーク電流が流れやすくなってしまうという問題が発生していた。本実施の形態にかかるＴＦＴ２０では、膜厚方向において不純物濃度がチャネル領域２２２中で一定となっている。従って、チャネル領域２２２内での、空乏層の形成が抑制される。すなわち、半導体膜２２の底面部に空乏層が形成されるのを防止することができる。これにより、リーク電流が小さく、ソースドレイン耐圧を向上することができるため、優れた特性を得ることができる。このように、上記の構造とすることによって、ポリシリコン膜中での空乏層の伸びを抑えることができるため、ショートチャネル効果が抑制される。よって、ＴＦＴ２０の特性を安定させることができる。
【００３７】
さらに、下地膜２１中の不純物濃度が半導体膜２２に比べて大幅に低くなっている。これにより、バックバイアス電圧を低下することができ、ＴＦＴの特性を安定させることができる。すなわち、固定電荷として働く下地膜２１中のボロンイオンの数を低減できる。よって、バックゲート電位を低減することができ、ＴＦＴの特性を安定にすることができる。
【００３８】
ゲート絶縁膜２３には、不純物がほとんど含まれていない。具体的には、ゲート絶縁膜２３中の不純物濃度は、５×１０１６／ｃｍ３以下である。従って、しきい値電圧の変動を抑制することができる。従って、ＴＦＴ２０の特性を安定にすることができる。
【００３９】
次に図５を用いて本実施の形態にかかるＴＦＴ２０の製造工程について説明する。図５はＴＦＴ２０の製造工程を示す工程断面図である。また、ＴＦＴアレイ基板１０として、透明なガラス基板などの絶縁性基板を用意する。そして、ＴＦＴアレイ基板１０の上に、下地膜２１、半導体膜２２、及び注入用絶縁膜２９を順次形成する。これにより、図５（ａ）に示すように、３層の薄膜が成膜された状態となる。ここで、ＳｉＯ２膜、アモルファスシリコン膜、及びＳｉＯ２膜をＣＶＤ法により連続的に成膜する。従って、下層のＳｉＯ２膜が下地膜２１となり、中間のアモルファスシリコン膜が半導体膜２２となり、上層のＳｉＯ２膜が注入用絶縁膜２９となる。ここで、下地膜２１の膜厚は、２００ｎｍ、半導体膜２２の膜厚は、７０ｎｍ、注入用絶縁膜２９の膜厚は、８０ｎｍとしている。下地膜２１、半導体膜２２、及び注入用絶縁膜２９はＴＦＴアレイ基板１０の略全面に成膜される。なお、下地膜２１はＳｉＯ２膜に限らず、ＳｉＮ膜であってもよく、これらの積層構造としてもよい。さらに、注入用絶縁膜２９は、他の材質からなる膜であってよい。さらには、絶縁膜以外の導電膜を半導体膜２２の上に形成してもよい。
【００４０】
次に、上層の注入用絶縁膜２９を介して不純物のイオン注入を行なう。ここでは、不純物としてボロン（Ｂ）を注入している。このボロンによってＴＦＴ２０のしきい値が制御される。従って、チャネル領域２２２は、ｐ型となる。すなわち、ＴＦＴ２０はｐチャネルＭＯＳＦＥＴとなる。このとき、膜厚方向における不純物濃度の極大点が、半導体膜２２と注入用絶縁膜２９の界面近傍になるようにボロンイオンの加速電圧を設定した。ここでは、ボロンイオンの注入エネルギーを４０ＫｅＶとして設定してイオン注入を行なった。また、極大点における不純物濃度が７×１０１６／ｃｍ３になるようボロンイオンを注入した。この状態では、半導体膜２２中の不純物濃度は、膜厚方向に勾配を有している。すなわち、半導体膜２２中の不純物濃度は、極大点から下地膜２１側へと単調に減少している。なお、不純物は、半導体膜２２の略全面に注入される。このように、本実施の形態では、注入用絶縁膜２９を介して、不純物を注入している。従って、ボロンイオンが注入用絶縁膜２９で減速される。これにより、不純物濃度の極大点を容易に半導体膜２２と注入用絶縁膜２９の界面近傍にすることができる。なお、不純物濃度の極大点は、界面近傍に限らず、注入用絶縁膜２９にあってもよい。また、不純物としてボロンを用いることによって、容易にしきい値電圧を制御することができる。
【００４１】
次に、注入用絶縁膜２９を薬液などにより除去する。ここでは、ＢＨＦ（バッファードフッ酸）によってＳｉＯ２膜である注入用絶縁膜２９を除去することができる。これにより、半導体膜２２上の注入用絶縁膜２９が略全て除去される。従って、略全面において半導体膜２２が露出している。また、この状態では、半導体膜２２の不純物濃度は、表面近傍が極大点となっている。
【００４２】
次に、露出された半導体膜２２にレーザ光を照射して、アニールする。これにより、図５（ｂ）に示す構成となる。レーザ光が照射されると、アモルファスシリコンから構成されていた半導体膜２２が多結晶化する。これにより、半導体膜２２を多結晶シリコン膜にすることができる。ここでは、波長３０８ｎｍのエキシマレーザのレーザ光をＴＦＴアレイ基板１０の表面側から半導体膜２２に照射している。この際、レーザ光は所定の光学系を通過して、線上のビームプロファイルに変換された後、半導体膜２２に向けて照射される。なお、本実施の形態では、エキシマレーザを用いたが、ＹＡＧレーザを用いることも可能である。また、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ−Ｗａｖｅ）レーザやパルスレーザを用いてもよい。ここでは、半導体膜２２の全面にレーザ光を照射してもよく、必要な領域のみにレーザ光を照射してもよい。すなわち、後のパターニング工程で残る領域の半導体膜２２にのみレーザ光を照射してもよい。さらに、レーザアニールに限らず熱アニールを実施してもよい。熱アニールを実施する場合、Ｎｉなどの触媒を使用すると、より大きな粒径のポリシリコンを得ることができる。
【００４３】
このように、半導体膜２２をアニールすることによって、アモルファスシリコン膜が溶融する。このとき、多結晶化が行なわれると同時に、半導体膜２２中の不純物が拡散する。すなわち、半導体膜２２中の不純物は、濃度の高い領域から、濃度の低い領域へと濃度拡散していく。これにより、半導体膜２２中では、不純物濃度が高い表面近傍から下地膜側へと不純物が拡散していく。そして、半導体膜２２中の不純物濃度が十分拡散するようレーザ光を照射する。これにより、深さ方向における半導体膜中の不純物濃度を均一にすることができる。すなわち、チャネル領域の不純物は膜厚方向に対して、一様に分布をしている。例えば、不純物濃度は５×１０１６／ｃｍ３であり、不純物の分布は１５％以下である。これにより、膜厚方向において一定の不純物濃度を有する半導体膜２２を形成することができる。また、ここで、レーザ光の照射条件は、例えば、送りピッチ：１０μｍ、レーザパワー密度３７０ｍＪ／ｃｍ２である。このように、レーザ光で半導体膜２２を加熱することによって、半導体膜２２中の不純物の分布を均一にすることができる。
【００４４】
なお、レーザ光を吸収しにくいＳｉＯ２膜を下地膜２１として用いている。そのため、下地膜２１が溶融されることがない。すなわち、下地膜２１を通過する波長のレーザ光を用いることによって、下地膜２１が加熱されるのを防ぐことができる。これにより、下地膜２１中の不純物は、不純物注入直後の分布から変化していない。すなわち、アニール前後で下地膜２１中の不純物濃度のプロファイルは変化しない。
【００４５】
上述のようにアニールによって半導体膜２２中の不純物濃度は変化するが、下地膜２１中の不純物濃度は変化しない。また、半導体膜２２中では不純物が拡散するため、半導体膜２２の底面近傍では、アニールによって、不純物濃度が上昇する。一方、半導体膜の上面近傍では、不純物濃度が低下する。このとき、半導体膜２２内に含まれる不純物全体の数はほとんど変化しない。従って、半導体膜２２と下地膜２１との界面近傍について考えると、アニールによって、半導体膜２２側では不純物濃度が高くなり、下地膜２１側では不純物濃度が変化しない。従って、注入直後では、不純物濃度が半導体膜２２と下地膜２１との界面近傍で連続であったとしても、アニール後では不連続とある。すなわち、アニール前では、界面近傍で不純物濃度のプロファイルがなだらかであったとしても、アニール後には、急峻になる。これにより、半導体膜２２と下地膜２１との界面における不純物濃度を不連続にすることができる。さらに、注入工程において、ボロン濃度の極大点が界面近傍となるよう設定している。このため、半導体膜２２の底面近傍における不純物濃度の変化が大きくなる。すなわち、アニールによって半導体膜２２と下地膜２１との界面近傍に発生する不純物濃度プロファイルの段差を大きくすることができる。
【００４６】
さらに、不純物の注入工程では、不純物濃度の極大点が、半導体膜２２と注入用絶縁膜２９の界面近傍になるように設定されている。従って、下地膜２１中の不純物濃度は半導体膜２２よりも低くなる。さらに、下地膜２１中では、深さ方向において不純物濃度が単調減少する。すなわち、下地膜２２中では、ＴＦＴアレイ基板１０側へと、不純物濃度プロファイルが、単調減少する。このように、注入用絶縁膜２９を介して不純物を半導体膜２２に注入する。そして、注入後、注入用絶縁膜２９を除去して、半導体膜２２をアニールする。これにより、不純物の深さ方向の分布を所望の分布にすることができ、上記の効果を得ることができる。なお、半導体膜２２のソース領域２２１、チャネル領域２２２、及びドレイン領域２２３では不純物濃度が略同じになる。
【００４７】
アニールした後、写真製版法を用いて、半導体膜２２を加工する。これにより、半導体膜２２が所定のパターンとなる。例えば、レジスト塗布、露光、現像、エッチング、レジスト除去を行い、半導体膜２２をパターニングする。これにより、図５（ｃ）に示す構造となる。半導体膜２２をパターニングした後、ゲート絶縁膜２３を成膜する。ゲート絶縁膜２３は、例えば、ＣＶＤ法により形成される。ゲート絶縁膜２３には、半導体膜２２との界面で、電子や正孔のトラップ準位をつくらないことが重要である。よりトラップ準位を形成しにくいＣＶＤ膜は、例えば、ＴＥＯＳ系の材料により形成したり、成膜後に湿式の熱処理をすることにより得ることができる。
【００４８】
このように、注入工程後、注入用絶縁膜２９を除去して半導体膜２２を露出させる。さらに露出した半導体膜２２に不純物を注入してから、ゲート絶縁膜２３を形成している。これにより、不純物を含有しないゲート絶縁膜２３を形成することができる。上記の工程によって、ゲート絶縁膜２３中の不純物濃度を５×１０１６／ｃｍ３以下とすることができる。従って、ＴＦＴ２０の特性を安定させることができる。すなわち、従来のＴＦＴ２０では、ゲート絶縁膜２３を介して不純物を注入していたため、ゲート絶縁膜２３中に不純物が残存する。従来の薄膜トランジスタでは、ゲート絶縁膜２３中に残存する不純物が固定電荷として働き、しきい値電圧が変動してしまうことがあった。しかしながら、本実施の形態にかかるＴＦＴ２０では、不純物注入後にゲート絶縁膜２３を形成しているから、ゲート電極２４直下のゲート絶縁膜２３中に不純物が残存しない。そのため、ＴＦＴ２０のしきい値電圧を安定させることができる。
【００４９】
そして、ゲート絶縁膜２３の上から、ゲート電極２４を形成する。ゲート電極２４には、金属又は不純物ドーピングした多結晶シリコンを用いることができる。例えば、アルミニウムやその合金を成膜した後、写真製版法によってパターニングする。これにより、ゲート絶縁膜２３の上にゲート電極２４を形成することができる。ゲート電極２４のパターンは、半導体膜２２のチャネル領域２２２の上に配置される。これにより、図５（ｄ）に示す構成となり、ＴＦＴ２０が完成する。
【００５０】
この後、ゲート電極２４、及びゲート絶縁膜２３を介してＰ（リン）やＡｓ（ヒ素）を半導体膜２２に注入する。ここでは、ゲート電極２４がマスクとなるため、チャネル領域２２２にはＰイオンが注入されず、ソース領域２２１とドレイン領域２２３にＰイオンが注入される。これにより、ソース領域２２１とドレイン領域２２３がｎ型となる。なお、リンのドーズ量は、ボロンよりも十分高く設定されている。これにより、ソース領域２２１とドレイン領域２２３とが導電性領域となる。あるいは、ゲート電極２４の上のレジスト層を介してＰイオンを注入してもよい。すなわち、ゲート電極をパターニングした後、レジストを除去する前に、Ｐイオンの注入を行ってもよい。この場合、イオン注入時には、ゲート電極２４、及びその上のレジスト層がマスクとなる。
【００５１】
さらに、図３に示すように、層間絶縁膜２５、ソース電極２６、ドレイン電極２７、平坦化膜２８等を形成する。これらは、通常の写真製版工程によって形成することができるすなわち、薄膜形成、レジスト塗布、露光、現像、エッチング、レジスト除去を繰り返し行なう。また、これらの薄膜の材料は、各層の特性に合わせて、周知の材料から適宜選択することができる。例えば、層間絶縁膜２５を形成した後、コンタクトホール３１、３２を形成する。コンタクトホール３１、３２は、ソース領域２２１、及びドレイン領域２２３が露出するよう形成される。そして、層間絶縁膜２５の上から、Ａｌやその合金などの導電膜を成膜する。この導電膜を写真製版法によって、パターニングすると、ソース領域２２１と接続されたソース電極２６、及びドレイン領域２２３と接続されたドレイン電極２７が形成される。また、平坦化膜２８の上に画素電極、有機発光層、及び対向電極などのパターンが形成される。さらには、図示していない、共通配線や、電源電圧配線等を形成してもよい。このようにしてＴＦＴ２０がマトリクス状に配置されたＴＦＴアレイ基板１０が完成する。
【００５２】
このＴＦＴアレイ基板１０をアクティブマトリクス型表示装置に好適である。上述のように安定した特性を有するＴＦＴ２０を画素内に配置することによって、表示品質を向上することができる。特に、ＴＦＴ２０は、無機ＥＬ表示装置や有機ＥＬ表示装置等の電流駆動型表示装置に用いられる駆動用ＴＦＴに好適である。もちろん、本実施の形態にかかるＴＦＴ２０を液晶表示装置に用いてもよい。これにより、表示品質の優れた表示装置を提供することができる。
【００５３】
実施の形態２．
本実施の形態にかかるＴＦＴ２０は、半導体膜２２、及び下地膜２１の不純物濃度が実施の形態１と異なっている。本実施の形態にかかるＴＦＴの基本構成は実施の形態１に示したＴＦＴ２０と同様であるため、説明を省略する。すなわち、本実施の形態にかかるＴＦＴは、図１、及び図２で示した構成を有している。そして、図５を用いて説明した工程により製造することができる。
【００５４】
本実施の形態にかかるＴＦＴ２０の不純物濃度のプロファイルを図６に示す。図６は深さ方向における不純物濃度を示すプロファイルである。図６に示すように、半導体膜２２中の不純物濃度は、下地膜２１側に極大点が存在している。すなわち、膜厚方向において、半導体膜２２の中央よりも下地膜２１側に不純物濃度の極大点がある。このように、半導体膜２２の底面側を不純物濃度のピークとする。
【００５５】
本実施の形態は、上記のプロファイルを実現するため、実施の形態１よりも注入エネルギーを高く設定する。すなわち、不純物濃度の極大点が、半導体膜２２の中央部よりも底面側になるようボロンイオンの加速電圧を設定する。例えば、ボロンイオンの加速電圧を６０ｋｅＶとすることができる。これにより、半導体膜２２の底面から４０ｎｍに不純物濃度の極大点が存在する。これにより、半導体膜２２の底面側の不純物濃度を高くすることできる。
【００５６】
そして、不純物を注入した後、実施の形態１と同様に注入用絶縁膜の除去、及びアニールを行なう。アニールすると、不純物の濃度拡散が生じる。ここで、アニール工程では、不純物濃度が一定にならないようにアニールする。例えば、アニール条件は実施の形態１と同じ条件とすることができるこれにより、不純物濃度の極大点を半導体膜２２の膜厚方向の中央部から下地膜２１側にすることができる。
【００５７】
このように、本実施の形態では、不純物濃度の極大点が半導体膜２２の底部に位置している。従って、半導体膜２２の底部では、ｐ型の特性を示し、トランジスタの通常動作時の電離衝突によって発生するチャネル直下の正孔の蓄積を抑制することができる。これにより、ソース−ドレイン耐圧を改善することができる。さらに、Ｉｄ−Ｖｄ特性におけるキンク特性を改善することができる。すなわち、ＴＦＴ２０の飽和領域におけるドレイン電流の増加を低減することができる。このように、ＴＦＴ２０の特性を安定させることができる。
【００５８】
また、実施の形態１と同様に、チャネル領域２２２の不純物濃度は、下地膜２１よりも高くなっている。さら半導体膜２２と下地膜２１の界面において、不純物濃度のプロファイルが不連続になっている。すなわち、半導体膜２２と下地膜２１の界面において、不純物濃度が急激に変化している。さらに、下地膜２１では、不純物濃度が単調減少していく。すなわち、下地膜中では、ＴＦＴアレイ基板１０側に向かうにつれて、不純物濃度が単調に減少していく。換言すると、ＴＦＴアレイ基板１０側へと、不純物濃度プロファイルが、単調減少する。
ここで、実施の形態１と同様にゲート絶縁膜２３中の不純物濃度は、５×１０１６／ｃｍ３以下である。すなわち、ボロンイオン注入後、ゲート絶縁膜２３を形成しているため、ゲート絶縁膜２３中の不純物濃度を低減することができる。これにより、固定電荷によるしきい値電圧の変動を抑制することができる。よって、安定したＴＦＴ特性を得ることができる。
【００５９】
なお、本発明にかかるＴＦＴと従来のＴＦＴの特性の差について図７を用いて説明する。図７において、従来のＴＦＴにおけるＴＦＴ特性を点線で示し、実線で本発明により得られたＴＦＴにおけるＴＦＴ特性を示す。横軸はドレイン電圧（Ｖｄ）、縦軸はドレイン電流（Ｉｄ）を示している。従来のＴＦＴでは、ＩｄＶｄの飽和領域において、ドレイン電圧の上昇ともにドレイン電流が上昇する特性となっている。すなわち、従来のＴＦＴでは、キンク特性が強く見られる。一方、本発明にかかるＴＦＴでは、ＩｄＶｄの飽和領域において、ＩｄＶｄ曲線の平坦性が増し、リーク電流が小さくなっている。このように、実施の形態１、２の構造によって、ＴＦＴ特性を改善することができる。
【００６０】
その他の実施の形態．
なお、上記の実施の形態では、イオン注入法によって不純物を添加したが、これに限られるものではない。例えば、プラズマドーピング法を用いてもよい。また、上記のＴＦＴ２０は、有機ＥＬ表示装置に限らず、無機ＥＬ表示装置や、液晶表示装置等の他のアクティブマトリクス型表示装置についても適用することができる。
【図面の簡単な説明】
【００６１】
【図１】実施の形態１にかかるアクティブマトリクス型有機ＥＬ表示装置の構成を示す平面図である。
【図２】実施の形態１にかかるＴＦＴの構成を模式的に示す平面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】実施の形態１にかかるＴＦＴの不純物濃度プロファイルを示す図である。
【図５】実施の形態１にかかるＴＦＴの製造工程を示す工程断面図である
【図６】実施の形態２にかかるＴＦＴの不純物濃度プロファイルを示す図である。
【図７】本発明の実施の形態にかかるＴＦＴと、従来のＴＦＴとの特性を示す図である。
【図８】従来のＴＦＴの不純物濃度プロファイルを示す図である。
【００６２】
１０  ＴＦＴアレイ基板、１１  表示領域、１２  額縁領域、１３  走査信号線、
１４  表示信号線、１５  走査信号駆動回路、１６  表示信号駆動回路、
１７  画素、１８  外部配線、１９  外部配線、２０  薄膜トランジスタ（ＴＦＴ）
２１  下地膜、２２  半導体膜、２３  ゲート絶縁膜、２４  ゲート電極、
２５  層間絶縁膜、２６  ソース電極、２７  ドレイン電極、２８  平坦化膜、
２９  注入用絶縁膜、３１  コンタクトホール、３２  コンタクトホール、
３３  コンタクトホール、
【図１】
2007294491.tif 000003
【図２】
2007294491.tif 000004
【図３】
2007294491.tif 000005
【図４】
2007294491.tif 000006
【図５】
2007294491.tif 000007
【図６】
2007294491.tif 000008
【図７】
2007294491.tif 000009
【図８】
2007294491.tif 000010