(57)【要約】【課題】メモリサイズを大型化させることなく書き込みアクセスの追い越しによる画面のちらつきを防止できるようにする。【解決手段】フレームバッファからの読み出しアクセス時のページミスによる読み出し性能の低下を排除して、リフレッシュレートに対する読み出し性能の最適化を実現できるようにすることにより、複雑な制御回路を設けない簡易的な回路を用いて書き込み追い越しによって表示画像が乱れを防止することを可能として、表示フレームバッファへの読み出し、書き込みアクセスが近傍アドレスで頻発する場合においても、書き込みアクセスの追い越しによって画面がちらつくのを防止できるようにする。【選択図】図１
2007333892.tif 000002
【特許請求の範囲】
【請求項１】
表示デバイスに表示する画像を生成する表示画像生成手段と、
前記表示画像生成手段により生成された画像をフレームメモリに書き込む表示画像書き込み手段と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御手段と、
前記フレームメモリへのアクセスを制御するメモリ制御手段とを有し、
前記メモリ制御手段は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持手段と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持手段に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出手段と、
前記フレーム読み出しアドレス保持手段に保持されているアドレスと前記フレーム書き込みアドレス検出手段の検出結果に基いてメモリバンク競合を判別するバンク衝突判別手段と、
前記フレームメモリへの書き込みアクセスに対して、前記フレーム書き込みアドレス検出手段の検出結果と、前記バンク衝突判別手段の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行するメモリアクセス調停手段と、
前記表示画像生成手段及び前記表示デバイス制御手段を接続するために、少なくとも２つのメモリアクセスインターフェースとを有することを特徴とするメモリ制御装置。
【請求項２】
前記メモリアクセス調停手段は、前記バンク衝突判別手段によりバンク競合がないと判別されたときにアクセス許可を発行することを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記フレームバッファへの読み出し状態を判定するフレーム状態判定手段を更に有し、
前記フレーム状態判定手段は、前記フレームバッファに対する読み出しアドレスと書き込みアドレスの追い越し可否を判定するメモリアクセス可否判定手段を有し
前記メモリアクセス可否判定手段は、前記フレーム状態判定手段がアドレスの追い越し不可と判定した場合には、前記フレーム書き込みアドレス検出手段により、読み出しアドレスが書き込みアドレスに対して先行していることが検出されたときに、前記アクセス許可を発行することを特徴とする請求項１または２に記載のメモリ制御装置。
【請求項４】
前記フレーム状態判定手段は、前記フレームバッファの読み出しアドレスが書き込みアドレスに対して先行している場合に追い越し不可状態とし、前記フレームバッファの読み出しアドレスがフレームバッファ領域の終了アドレスに到達した際に追い越し可能状態として保持することを特徴とする請求項３に記載のメモリ制御装置。
【請求項５】
表示デバイスに表示する画像を生成する表示画像生成手段と、
前記表示画像生成手段により生成された画像をフレームメモリに書き込む表示画像書き込み手段と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御手段と、
前記フレームメモリへのアクセスを制御するメモリ制御手段と、
前記表示画像生成手段、表示デバイス制御手段及びメモリ制御手段が接続される共通バスに対するアクセスを調停するバスアクセス調停手段とを有し、
前記バスアクセス調停手段は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持手段と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持手段に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出手段と、
前記フレーム読み出しアドレス保持手段に保持されているアドレスと前記フレーム書き込みアドレス検出手段の検出結果に基いてメモリバンク競合を判別するバンク衝突判別手段とを有し、
バス書き込みアクセスに対して、前記フレーム状態判定手段の判定結果と、前記フレーム書き込みアドレス検出手段の検出結果と、前記バンク衝突判別手段の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行することを特徴とするバス制御装置。
【請求項６】
前記バスアクセス調停手段は、前記バンク衝突判別手段の判別結果、バンク競合がないと判定されたときにバスアクセス許可を発行することを特徴とする請求項５に記載のバス制御装置。
【請求項７】
前記フレーム状態判定手段は、前記フレームバッファに対する読み出しアドレスと書き込みアドレスの追い越し可否を判定する判定手段を有し
前記メモリアクセス可否判定手段は、前記フレーム状態判定手段がアドレスの追い越し不可と判定した際に、前記フレーム書き込みアドレス検出手段の検出結果、読み出しアドレスが書き込みアドレスに対して先行していると判定されたときに、書き込みアクセスのアクセス許可を発行することを特徴とする請求項５または６に記載のバス制御装置。
【請求項８】
前記フレーム状態判定手段は、前記フレームバッファの読み出しアドレスが書き込みアドレスに対して先行している場合に追い越し不可状態とし、前記フレームバッファの読み出しアドレスがフレームバッファ領域の終了アドレスに到達した際に追い越し可能状態として保持することを特徴とする請求項７に記載のバス制御装置。
【請求項９】
請求項１〜４の何れか１項に記載のメモリ制御装置、または請求項５〜８の何れか１項に記載のバス制御装置を有することを特徴とする表示デバイス制御システム。
【請求項１０】
表示デバイスに表示する画像を生成する表示画像生成工程と、
前記表示画像生成工程において生成された画像をフレームメモリに書き込む表示画像書き込み工程と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御工程と、
前記フレームメモリへのアクセスを制御するメモリ制御工程とを有し、
前記メモリ制御工程は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持工程と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持工程に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出工程と、
前記フレーム読み出しアドレス保持工程に保持されているアドレスと前記フレーム書き込みアドレス検出工程の検出結果に基いてメモリバンク競合を判別するバンク衝突判別工程と、
前記フレームメモリへの書き込みアクセスに対して、前記フレーム書き込みアドレス検出工程の検出結果と、前記バンク衝突判別工程の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行するメモリアクセス調停工程とを行うことを特徴とするメモリ制御方法。
【請求項１１】
表示デバイスに表示する画像を生成する表示画像生成工程と、
前記表示画像生成工程において生成された画像をフレームメモリに書き込む表示画像書き込み工程と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御工程と、
前記フレームメモリへのアクセスを制御するメモリ制御工程と、
前記表示画像生成工程、表示デバイス制御工程及びメモリ制御工程が接続される共通バスに対するアクセスを調停するバスアクセス調停工程とを有し、
前記バスアクセス調停工程は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持工程と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持工程に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出工程と、
前記フレーム読み出しアドレス保持工程に保持されているアドレスと前記フレーム書き込みアドレス検出工程の検出結果に基いてメモリバンク競合を判別するバンク衝突判別工程とを有し、
バス書き込みアクセスに対して、前記フレーム状態判定工程の判定結果と、前記フレーム書き込みアドレス検出工程の検出結果と、前記バンク衝突判別工程の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行することを特徴とするバス制御方法。
【請求項１２】
表示デバイスに表示する画像を生成する表示画像生成工程と、
前記表示画像生成工程において生成された画像をフレームメモリに書き込む表示画像書き込み工程と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御工程と、
前記フレームメモリへのアクセスを制御するメモリ制御工程とを有し、
前記メモリ制御工程は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持工程と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持工程に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出工程と、
前記フレーム読み出しアドレス保持工程に保持されているアドレスと前記フレーム書き込みアドレス検出工程の検出結果に基いてメモリバンク競合を判別するバンク衝突判別工程と、
前記フレームメモリへの書き込みアクセスに対して、前記フレーム書き込みアドレス検出工程の検出結果と、前記バンク衝突判別工程の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行するメモリアクセス調停工程とを行うメモリ制御方法をコンピュータに実行させることを特徴とするプログラム。
【請求項１３】
表示デバイスに表示する画像を生成する表示画像生成工程と、
前記表示画像生成工程において生成された画像をフレームメモリに書き込む表示画像書き込み工程と、
前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御工程と、
前記フレームメモリへのアクセスを制御するメモリ制御工程と、
前記表示画像生成工程、表示デバイス制御工程及びメモリ制御工程が接続される共通バスに対するアクセスを調停するバスアクセス調停工程とを有し、
前記バスアクセス調停工程は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持工程と、
前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持工程に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出工程と、
前記フレーム読み出しアドレス保持工程に保持されているアドレスと前記フレーム書き込みアドレス検出工程の検出結果に基いてメモリバンク競合を判別するバンク衝突判別工程とを有し、
前記バスアクセス調停工程は、バス書き込みアクセスに対して、前記フレーム状態判定工程の判定結果と、前記フレーム書き込みアドレス検出工程の検出結果と、前記バンク衝突判別工程の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行するバス制御方法をコンピュータに実行させることを特徴とするプログラム。
【請求項１４】
請求項１２または１３に記載のプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリ制御装置、バス制御装置及び表示デバイス制御システムに関し、特に、DRAMを表示データメモリとして用いた表示デバイスに画像を出力するための表示デバイス制御システムに用いて好適な技術に関する。
【背景技術】
【０００２】
一般に、ディスプレイやモニタといった表示デバイスに画像を表示する場合、表示デバイスインターフェースから出力するためのデータを保持するフレームバッファ、あるいはビデオメモリと呼ばれるメモリ領域を使用する。そして、そのメモリ領域に対して出力イメージを生成し、生成された出力イメージを表示デバイスインターフェースへ送出することにより表示デバイスの画面上へ画像を表示するようにしている。
【０００３】
表示デバイスインターフェースは、画面の更新タイミング、リフレッシュレートに応じてフレームバッファからデータを読み出し、外部に接続された表示デバイスに対して画像データを出力する。
【０００４】
表示デバイスのリフレッシュレートはデバイスによって異なるが、一般的なモニタではおおよそ60Hz、すなわち１秒間に60回のペースで画面書き換えが行われる。例えば、VGAサイズ(640画素×480画素)の解像度を持った表示デバイスに対して60Hzのリフレッシュレートで画面更新を行う場合を説明する。
【０００５】
この場合、表示デバイスインターフェースは、１秒間に「307200画素×60回」のペースでフレームバッファに対してメモリリードアクセスを発行し、画面に出力する。その際のデータサイズは表示デバイスの色域により異なるが、１画素あたり２バイトとすると、リード時のデータ転送レートは35MB/sec程度のメモリリードバンド幅を必要とする。
【０００６】
また、表示デバイスに対して画像を表示するためのデータ生成に対しては、表示するデータに依存した表示画像の更新タイミング、フレームレートでフレームバッファに対してデータの書き込みを行う必要がある。
【０００７】
このとき、あるタイミングでは表示デバイスインターフェースからのフレームバッファに対する表示データのリードアクセスと、生成した表示画像をフレームバッファに書き込むライトアクセスとが同時に発生する。
【０００８】
このとき、表示画像のリードアクセスを生成された表示画像のライトアクセスがアドレス追い越しを行った場合、表示デバイスに出力される画像は、表示したいフレームと次の表示フレームとが混在した画像となってしまう。この結果、表示画面のちらつきを引き起こしてしまう問題点が発生する。
【０００９】
したがって、表示画像の品質を維持するためには、フレームバッファへのライトアクセスがリードアクセスの追い越しを防止する手段を設けて、表示デバイスに対して異なるフレームが同時に出力されないように制御する必要がある。
【００１０】
この問題を解決する手段としては、フレームバッファを複数個用意し、読み出しを行うフレームバッファと、書き込みを行うフレームバッファとを別々にして、複数のフレームバッファを交互に読み出したり、あるいは書き込んだりするようにしている。このようにすることにより、読み出し領域へのメモリ書き込みが起こらないように制御することが可能になるため、表示画像の品質を維持することができる（例えば、特許文献１参照）。
【００１１】
【特許文献１】特開２００５−０９５３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
単一のフレームバッファに書き込みアクセスと読み出しアクセスが発行される場合、それぞれのアクセスアドレスが近接しているため、バンクの競合が発生する可能性が非常に高くなる。
【００１３】
例えば、VGAサイズ(640画素×480画素)の解像度を持った表示デバイスで１画素あたり2Byteのデータである場合、フレームバッファのサイズは600Kbyteとなる。DRAMの単一ページのサイズはデバイスに依存しているが多くは１ページ１KBから2KBであるため、単一のフレームあたり600ページで構成されることになる。
【００１４】
また、ひとつの単一バンク内のページ数はDRAMデバイスによって異なるが、ROWアドレスのビット数分のページを有しており、一般に１Kページ(10ビット)から8Kページ(13ビット)程度のページ数を要している。前述したように、単一フレームあたり600ページで構成されると、そのサイズはDRAMの単一バンクで収まる計算になる。
【００１５】
一般に、フレームバッファからの読み出しは、連続アドレスでのアクセスとなるため、読み出しアクセスにのみ焦点を当てるとアドレスがDRAMページの切り替わり時にのみページミスペナルティが発生することになる。
【００１６】
その頻度は少ないが、同一バンク内に書き込みアクセスが同時に発生し、そのアドレスが読み出しアクセスの近傍アドレスに対する書き込みアクセスである場合がある。このような場合、その多くが同一バンクの別ページへのアクセスであるため、ページミスが頻発することになる。これは、連続アドレスでページの切り替わり時に同一バンクの別ページ(ROWアドレスを１加算したアドレス)に割り当てた場合に発生する。
【００１７】
前述のように、読み出しアドレスと書き込みアドレスが同一バンクになった場合はその瞬間にページミスアクセスが読み出し時、書き込み時それぞれに発生することになり、アクセス毎にページミスペナルティが発生してしまう。
【００１８】
ページミスペナルティが発生した場合、メモリアクセス帯域が低下するとともにメモリアクセスの応答時間も長くなる。このため、モニタ表示に必要な読み出しアクセスの速度に影響を与え、読み出しアクセスの速度がモニタに送出するデータ転送レートに追いつかない場合は画面に画像を表示できなくなってしまう問題点があった。
【００１９】
そこで、表示画像の欠落を防ぐために、一般的には、表示データ用のバッファを用意し、足りない帯域や応答時間を吸収するようにしている。しかしながら、このようにすると、そのバッファは画面サイズが大きくなったり、リフレッシュレートが早くなったりすることにより、メモリサイズが大きくなってシステムコストが高くしてしまう問題点があった。
本発明は前述の問題点にかんがみ、メモリサイズを大型化させることなく書き込みアクセスの追い越しによる画面のちらつきを防止できるようにすることを目的とする。
【課題を解決するための手段】
【００２０】
本発明のメモリ制御装置は、表示デバイスに表示する画像を生成する表示画像生成手段と、前記表示画像生成手段により生成された画像をフレームメモリに書き込む表示画像書き込み手段と、前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御手段と、前記フレームメモリへのアクセスを制御するメモリ制御手段とを有し、前記メモリ制御手段は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持手段と、前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持手段に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出手段と、前記フレーム読み出しアドレス保持手段に保持されているアドレスと前記フレーム書き込みアドレス検出手段の検出結果に基いてメモリバンク競合を判別するバンク衝突判別手段と、前記フレームメモリへの書き込みアクセスに対して、前記フレーム書き込みアドレス検出手段の検出結果と、前記バンク衝突判別手段の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行するメモリアクセス調停手段と、前記表示画像生成手段及び前記表示デバイス制御手段を接続するために、少なくとも２つのメモリアクセスインターフェースとを有することを特徴とする。
【００２１】
本発明のバス制御装置は、表示デバイスに表示する画像を生成する表示画像生成手段と、前記表示画像生成手段により生成された画像をフレームメモリに書き込む表示画像書き込み手段と、前記フレームメモリに保持された表示画像を読み出して前記表示デバイスに転送する表示デバイス制御手段と、前記フレームメモリへのアクセスを制御するメモリ制御手段と、前記表示画像生成手段、表示デバイス制御手段及びメモリ制御手段が接続される共通バスに対するアクセスを調停するバスアクセス調停手段とを有し、前記バスアクセス調停手段は、前記フレームメモリに形成されたフレームバッファへの読み出しアドレスを逐次保持して更新するフレーム読み出しアドレス保持手段と、前記フレームバッファへの書き込みアドレスを検出し、前記フレーム読み出しアドレス保持手段に保持されているアドレスとの空間比較を行うフレーム書き込みアドレス検出手段と、前記フレーム読み出しアドレス保持手段に保持されているアドレスと前記フレーム書き込みアドレス検出手段の検出結果に基いてメモリバンク競合を判別するバンク衝突判別手段とを有し、バス書き込みアクセスに対して、前記フレーム状態判定手段の判定結果と、前記フレーム書き込みアドレス検出手段の検出結果と、前記バンク衝突判別手段の判別結果とを参照してメモリ書き込みアクセスのアクセス許可を発行することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、フレームバッファからの読み出しアクセス時のページミスによる読み出し性能の低下を排除して、リフレッシュレートに対する読み出し性能の最適化を実現することができる。これにより、複雑な制御回路を設けない簡易的な回路を用いて書き込み追い越しによって表示画像が乱れを防止することが可能となる。したがって、表示フレームバッファへの読み出し、書き込みアクセスが近傍アドレスで頻発する場合においても、書き込みアクセスの追い越しによって画面がちらつくのを防止することが可能となる。さらには、画面表示データのメモリアクセス帯域の低下防止を、メモリサイズを大型化させてシステムコストを高くすることなく表示画像の欠落を防止することができる。
【発明を実施するための最良の形態】
【００２３】
始めに、本発明の背景技術を説明する。
図１に示すように、メモリデバイス１０２がメモリ制御回路１０１を介して接続されており、メモリデバイス１０２内に２個のフレームバッファ１０３（ａ）、１０３（ｂ）を有している。
【００２４】
そして、表示デバイス制御回路１０５が表示デバイス１０４に出力するデータを第１のフレームバッファ１０３（ａ）から読み出している間に、後続のフレームをフレーム画像描画回路１０６が第２のフレームバッファ１０３（ｂ）に書き出す。また、表示デバイス制御回路１０５が第２のフレームバッファ１０３（ｂ）から読み出している間は、フレーム画像描画回路１０６は第１のフレームバッファ１０３（ａ）に後続フレームを書き出すように制御を行う。
【００２５】
図１に記した例では、フレームバッファを２個用意しているが、２個以上用意することによって同様に実現することができる。しかしながら、この方法は複数個のフレームバッファを必要とするため、必要とするメモリ容量が大きくなり、システムコストを上げる要因となってしまう。
【００２６】
この問題点に対して、単一のフレームバッファ領域において処理を行う場合は、図２に示すように、フレーム画像描画回路１０６の書き込みと、表示デバイス制御回路１０５からの読み出しとが同一の第１のフレームバッファ１０３に対して行われることになる。このため、フレームバッファとしてDRAMを使用していた場合、近接した領域に繰り返し多数のメモリアクセスが発行されることになるため、DRAMのバンク競合が発生してしまう。
【００２７】
以下、DRAMにおけるバンク競合と性能に関して簡単に説明する。
DRAMデバイスは、一般に、複数のバンクで構成されており、各バンクはそれぞれ複数のページで構成されている。DRAMに対してアクセスを発行する場合、まずアクセスを発行するページ(ROW)の活性化を行う。
【００２８】
そして、アクセスを行うアドレス(COLUMN)に対してリードあるいはライトのCOLUMNコマンドを発行する。バンク内では単一のページのみ活性化することが可能であり、同一バンクの別のページにアクセスを発行する場合はページの非活性化(PRECHARGE)を行った後に、アクセスを発行するページの活性化を行う必要がある。
【００２９】
同一のページにアクセスを発行する場合(これをページヒットと呼ぶ)は、活性化が既に行われているため、COLUMNコマンドのみを発行することでメモリアクセスを実現することができる。しかしながら、同一バンクの別ページにアクセスを発行する場合(これをページミスと呼ぶ)は、PRECHARGEを行いアクセスページの活性化を行うため、その分のOverheadが生じてしまう。これは、一般的にはページミスペナルティと呼ばれている。
【００３０】
また、DRAMはROWアクセスとCOLUMNアクセスのパイプラインでアクセスを発行することが可能である。ページミスペナルティの制約は同一バンク内の制約であり、別バンクにアクセスする場合は制約が加わらない。したがって、DRAMへのアクセスで、同一バンクで別ページへのアクセスが連続/交互に発行されると、毎アクセスごとにページミスペナルティが発生し、メモリアクセス帯域が大幅に減少する。これに対して、異なるバンクへのアクセスが発行されたり、同一バンク内の同一ページへのアクセスが連続したりする場合はメモリアクセス帯域の減少を最小限にすることが可能となる。
【００３１】
図３（ａ）に示すように、メモリアドレスをバンク３０１/ROWアドレス３０２/COLUMNアドレス３０３と割り当てている。これに対して、ページとバンクの割り当て方法を変更することで近傍アドレス領域へのアクセスでもバンクを変更することも可能である。バンクの割り当て方法としては様々な構成が考え得るが、本構成の好適な実現方法としては、連続アドレスでページの切り替わりの際にバンクも変更されることが考えられる。
【００３２】
つまり、図３（ｂ）に示すように、メモリアドレスをROWアドレス３０２/バンク３０１/COLUMNアドレス３０３を割り当てることによって、近傍のアドレスであっても別バンクに割り当てることが可能である。
【００３３】
４バンク構成のDRAMを使用した場合は、読み出しアドレスと書き込みアドレスが同一バンクに重なる確率は１/４となる。読み出しアドレスと書き込みアドレスとが別バンクであった場合は、それぞれページヒットの状態でDRAMに対してアクセスを発行することが可能となる。
【００３４】
しかしながら、読み出しアドレスと書き込みアドレスが同一バンクになった場合は、その瞬間にページミスアクセスが読み出し時、書き込み時のそれぞれに発生することになり、アクセス毎にページミスペナルティが発生してしまう。ページミスペナルティが発生した場合、メモリアクセス帯域が低下するとともに、メモリアクセスの応答時間も長くなる不都合が生じる。
【００３５】
このため、モニタ表示に必要な読み出しアクセスの速度に影響を与え、読み出しアクセスの速度がモニタに送出するデータ転送レートに追いつかない場合は画面に画像を表示できなくなってしまう。
【００３６】
表示画像の欠落を防ぐためには、一般的には、表示データ用のバッファを用意しておき、足りない帯域や応答時間を吸収するようにしている。しかしながら、このようにした場合には、表示データ用のバッファは画面サイズが大きくなったり、リフレッシュレートが早くなったりすると、サイズを大きくしなければならなくなるので、システムコストが高くなる要因となっていた。
【００３７】
（第１の実施形態）
次に、図４の構成図を用いて本発明の第１の実施形態を説明する。
表示デバイス１０４に表示するフレームデータは、メモリデバイス１０２内のフレームバッファ１０３に保持され、フレームバッファ１０３を含むDRAMへのメモリアクセスはメモリ制御回路１０１により制御される。
【００３８】
表示データは、フレーム画像描画回路１０６において生成され、メモリ制御回路１０１を介してフレームバッファ１０３に書き込まれる。また、表示デバイス１０４に対するリフレッシュレートに応じて、メモリ制御回路１０１を介して、表示デバイス制御回路１０５によりフレームバッファ１０３から読み出される。
【００３９】
フレーム画像描画回路１０６及び表示デバイス制御回路１０５は、メモリ制御回路１０１に対して、アクセスするフレームバッファ１０３のアドレスを指定して、メモリ書き込みアクセス、メモリ読み出しアクセスをそれぞれ発行する。
【００４０】
メモリ制御回路１０１は、任意のメモリマスタデバイスからのメモリアクセスを受け取り、メモリデバイス１０２に対してメモリアクセスコマンドを発行する。本実施形態では、メモリマスタデバイスとしてフレーム画像描画回路１０６及び表示デバイス制御回路１０５のみを図示しているが、任意のメモリマスタデバイスからメモリ制御回路１０１に対してメモリアクセスが発行される。
【００４１】
メモリ制御回路１０１は、メモリインターフェース回路４０２においてメモリマスタデバイスからのメモリアクセスを受信する。メモリインターフェース回路は複数のメモリマスタからのアクセスバス、インターフェースを有している。
【００４２】
メモリアクセス調停回路４０５は、アクセス許可判定回路４０６において各メモリマスタからのアクセス順序を制御した後、メモリコマンド制御部４０１を駆動してメモリデバイス１０２に対するメモリアクセスを発行する。
【００４３】
また、メモリアクセス調停回路４０５は、各メモリマスタデバイスからのメモリアクセス要求を受け取る。そして、メモリアクセスをメモリデバイス１０２に発行できるタイミング、あるいはメモリインターフェース回路４０２にメモリアクセス要求をラッチできるタイミングでメモリアクセス許可を発行してメモリアクセスの受信を終了する。
【００４４】
図４に記された本発明の第１の実施形態では、メモリインターフェース回路４０２に対してフレーム画像描画回路１０６と、表示デバイス制御回路１０５よりのメモリアクセス要求を受け取る２個のインターフェースを有している。
【００４５】
さらに、メモリインターフェース回路４０２は、フレーム画像描画回路１０６からのフレーム書き込みアドレスを検出するフレーム描画アドレス検出部４０３を有している。また、表示デバイス制御回路１０５の読み出しアドレスとのバンク競合状態を判定するバンク衝突検出部４０４も有している。
【００４６】
フレーム描画アドレス検出部４０３とバンク衝突検出部４０４の状態を元にメモリアクセス調停回路４０５においてフレーム画像描画回路１０６に対するメモリアクセス許可を発行する。
【００４７】
また、メモリ制御回路１０１は、フレーム領域指定レジスタ４０８と、フレーム読み出しアドレス保持レジスタ４０７と、フレーム判定フラグ４０９とを有している。フレーム領域指定レジスタ４０８は、フレームバッファのメモリアドレス領域を指定して保持するために設けられている。フレーム読み出しアドレス保持レジスタ４０７は、表示デバイス制御回路１０５から発行されている読み出し領域アドレスを保持するために設けられている。フレーム判定フラグ４０９は、フレームバッファ１０３への読み出し、書き込み状態を保持するために設けられている。メモリコマンド制御部４０１は、任意のメモリ制御を司る制御回路である。以下に、本実施形態における作用を詳細に説明する。
【００４８】
本実施形態において、フレーム画像描画回路１０６はフレームバッファ領域にメモリ書き込みアクセスを発行し、表示デバイス制御回路１０５はフレームバッファ領域に対してメモリ読み出しアクセスを発行する。また、メモリ制御回路１０１は受信したメモリアクセスをメモリアクセスコマンドに変換しメモリアクセスを発行する。
【００４９】
メモリ制御回路１０１のアドレス制御手法は任意であるが、本実施形態においては図３（ｂ）に記されるように、メモリマスタデバイスがアクセスするメモリアドレスに対してMSBよりROWアドレス/バンクアドレス/COLUMNアドレスと割り当てる。したがって、フレームバッファ１０３を含むメモリに対してアドレス順にメモリアクセスを発行する場合、メモリのページの切り替わり時にバンクが切り替わり、バンク競合によるページミスペナルティの影響が生じないように制御することが可能となる。
【００５０】
メモリ制御回路１０１のフレーム領域指定レジスタ４０８は、メモリデバイス１０２に確保したフレームバッファ１０３のメモリ開始アドレスと終了アドレスとを保持し、システムの起動時等表示デバイス用のフレームバッファ領域確定時にソフトウェア等により設定される。
【００５１】
表示デバイス制御回路１０５は、表示デバイス１０４への画面出力を行うと指定されると、表示デバイスのリフレッシュレートに応じてフレームバッファ１０３に対して表示データの読み出し要求をメモリ制御回路１０１に対して発行する。表示デバイス制御回路１０５のメモリ読み出し要求は、メモリインターフェース回路４０２で受け取られる。
【００５２】
メモリインターフェース回路４０２は、アクセスされたメモリアドレスをフレーム読み出しアドレス保持レジスタ４０７に保持する。また、アクセスされたメモリアドレスより図３（ｂ）に示されるアドレス割り当てに従ってROWアドレス/バンクアドレス/COLUMNアドレスを生成してメモリコマンド制御部４０１にコマンドを伝達する。そして、メモリコマンド制御部４０１はメモリへのリードリクエストを発行する。
【００５３】
メモリデバイス１０２より読み込まれたデータは、メモリインターフェース回路４０２を介してアクセス要求元である表示デバイス制御回路１０５に返される。フレーム画像描画回路１０６は、表示するデータを生成してフレームバッファ１０３に対する書き込み要求をメモリ制御回路１０１に発行する。
【００５４】
フレーム画像描画回路１０６のメモリ書き込み要求は、メモリインターフェース回路４０２に伝達される。フレーム描画アドレス検出部４０３は、フレーム領域指定レジスタ４０８に保持されているフレームバッファ１０３とメモリ書き込み要求アドレスとの比較を行う。そして、フレームバッファ領域か否かの判定と、メモリ書き込み要求アドレスがフレーム読み出しアドレス保持レジスタ４０７のアドレス以下のアドレスであるか否かの判定とを行う。
【００５５】
また同時に、バンク衝突検出部４０４においてフレーム読み出しアドレス保持レジスタ４０７に保持されたアドレスを、図３（ｂ）に示されるアドレス割り当てに従いバンクアドレスを算出する。また、メモリ書き込み要求アドレスを図３（ｂ）に示されるアドレス割り当てに従いバンクアドレスを算出し、同一バンクであればバンク衝突であると判定する。
【００５６】
アクセス許可判定回路４０６は、フレーム描画アドレス検出部４０３と、バンク衝突検出部４０４の判定結果と、フレーム判定フラグ４０９の状態とを参照する。そして、その条件に応じてメモリアクセス調停回路４０５においてフレーム画像描画回路１０６に対するメモリ書き込み要求の許可、不許可を決定する。
【００５７】
フレーム判定フラグ４０９は、フレーム画像描画回路１０６のメモリ書き込み要求アドレスがフレーム読み出しアドレス保持レジスタ４０７に保持されているメモリ開始アドレスより小さい場合に「１」がセットされる。また、表示デバイス制御回路１０５のメモリ読み出し要求アドレスがフレーム領域指定レジスタ４０８に保持されているメモリ終了アドレスであった場合には「０」にクリアされる。
【００５８】
図５に、アクセス許可判定回路４０６の条件判断に関わるフローチャートを示す。アクセス許可判定回路４０６は、フレーム画像描画回路１０６よりのメモリ書き込み要求を受信する(ステップＳ５０１)と、フレーム判定フラグ４０９の状態を参照する(ステップＳ５０２)。
【００５９】
そして、フレーム判定フラグ４０９を参照した結果、フレーム判定フラグが「１」を示しているときに、ステップＳ５０３に進み、フレーム描画アドレス検出部４０３での判定でアドレス判定を行う。この判定の結果、フレーム読み出しアドレス保持レジスタ４０７のアドレス以下のメモリ書き込みアドレスであり、かつバンク衝突検出部４０４の判定（ステップＳ５０４）でバンク衝突でないと判定されたときにのみメモリ書き込み要求の許可（ステップＳ５０５）を発行する。また、それ以外は前記条件を満たされるまで待ちメモリ書き込み許可を発行する。
【００６０】
一方、ステップＳ５０２の判定の結果、フレーム判定フラグ４０９が「０」を示しているときは、バンク衝突検出部４０４の判定（ステップＳ５０４）でバンク衝突でないと判定されたときのみメモリ書き込み要求の許可（ステップＳ５０５）を発行する。それ以外は前記条件を満たされるまで待ちメモリ書き込み許可を発行する。
【００６１】
メモリ書き込み要求の許可が発行されるとメモリインターフェース回路４０２はメモリ書き込みアクセスをメモリコマンド制御部４０１に伝達し、メモリ書き込み処理を終了する。
【００６２】
前記の構成によると、表示デバイス制御回路１０５からのフレームバッファ１０３の読み出しに対して、フレーム画像描画回路１０６のフレーム書き込みがアドレス追い越しを行わないように、フレーム判定フラグ４０９により制御される。かつ、フレームバッファ１０３に対する読み出しと書き込みのバンク競合が生じた場合には、表示デバイス１０４への表示データの読み出しアクセスを優先する。
【００６３】
前述のように、書き込みアクセスをバンク競合の期間メモリデバイスに対して発行しないことにより、フレームデータ読み出し中のバンク競合によるページミスペナルティを排除し読み出しアクセス性能の最適化を図ることが可能となる。
【００６４】
さらに、バンク競合の状態でない場合は読み出しアドレスの追い越しを行わない限りにおいてページミスペナルティの発生なく書き込みアクセスを発行し、フレームバッファ領域に対する読み出し、書き込みアクセスの性能最適化を図ることができる。
【００６５】
さらに、一連のフレームバッファの読み出しが終了した際にフレーム画像描画回路１０６よりの書き込みアドレスが見かけ上追い越した状態になった場合は、フレーム判定フラグ４０９の制御により追い越し状態でのフレームバッファ１０３への書き込みを許可する。そして、バンク競合のみを判定してフレームバッファ全体への描画を可能とする。
【００６６】
（第２の実施形態）
次に、図６を参照しながら本発明の第２の実施形態を説明する。
表示デバイス１０４に表示するフレームデータはメモリデバイス１０２内のフレームバッファ１０３に保持され、フレームバッファ１０３を含むDRAMへのメモリアクセスはメモリ制御回路１０１により制御される。
【００６７】
表示データは、フレーム画像描画回路１０６において生成されメモリ制御回路１０１を介してフレームバッファ１０３に書き込まれる。そして、表示デバイス制御回路１０５により表示デバイス１０４に対するリフレッシュレートに応じてフレームバッファ１０３よりメモリ制御回路１０１を介して読み出される。
【００６８】
フレーム画像描画回路１０６及び表示デバイス制御回路１０５は、メモリ制御回路１０１に対して任意の共通バス６０２を介して接続される。共通バス６０２は、バス調停回路６０１を有しており、各バスマスタデバイスのバスアクセス要求を受信し、バスアクセスの調停後バスマスタデバイスに対してバスアクセス許可を発行する。
【００６９】
各バスマスタデバイスは、バス調停回路６０１からのバスアクセス許可を受信後にスレーブデバイスに対してバスアクセスの発行が可能になる。フレーム画像描画回路１０６及び表示デバイス制御回路１０５は、メモリ制御回路１０１に対して、アクセスするフレームバッファ１０３のアドレスを指定してそれぞれメモリ書き込みアクセス、メモリ読み出しアクセスをバス調停回路６０１に発行する。
【００７０】
メモリ制御回路１０１は、任意のメモリマスタデバイスからのメモリアクセスを受け取り、メモリデバイス１０２に対してメモリアクセスコマンドを発行する。本実施形態ではバスマスタデバイスとしてフレーム画像描画回路１０６及び表示デバイス制御回路１０５のみを図示しているが、任意のバスマスタデバイスから共通バス６０２に対してバスアクセスが発行される。
【００７１】
バス調停回路６０１は、バスマスタデバイスからのバスアクセス要求とアクセス種別、アクセスアドレスを受信する。バス調停回路６０１はアクセス許可判定回路４０６において各バスマスタからのアクセス順序を制御した後、各バスマスタに対してアクセス許可を発行し、各バスマスタデバイスはバスアクセスを発行する。
【００７２】
バス調停回路６０１は、各バスマスタデバイスからの書き込みアドレスを検出するフレーム描画アドレス検出部４０３と、フレームバッファ１０３への読み出しアドレスとのバンク競合状態を判定するバンク衝突検出部４０４を有している。フレーム描画アドレス検出部４０３とバンク衝突検出部４０４の状態を元に、バス調停回路６０１においてバスマスタデバイスからの書き込み要求に対するバスアクセス許可を発行する。
【００７３】
また、バス調停回路６０１はフレームバッファのメモリアドレス領域を指定して保持するフレーム領域指定レジスタ４０８と、フレームバッファ１０３に対して発行されている読み出し領域アドレスを保持するフレーム読み出しアドレス保持レジスタ４０７とを有している。また、フレームバッファ１０３への読み出し、書き込み状態を保持するフレーム判定フラグ４０９を有している。
【００７４】
メモリ制御回路１０１は、任意のメモリ制御を司る制御回路である。本実施形態において、メモリ制御回路１０１はメモリバンク制御レジスタ６０４を有しており、共通バスよりアクセスされたメモリアクセスのバンクアドレス、ROWアドレス、COLUMNアドレスに割り当てる手法を指定し保持する手段を有している。また、本レジスタに指定された手法でメモリアドレスの変換を行うと同時に、本レジスタ設定値をバス調停回路６０１に出力する手段を有している。以下に、本実施形態における作用を詳細に説明する。
【００７５】
本実施形態において、フレーム画像描画回路１０６及び表示デバイス制御回路１０５は共通バスに対してメモリアクセスのバス転送要求を発行する。メモリ制御回路１０１は、共通バスでアクセスされたメモリアクセス要求をメモリアクセスコマンドに変換してメモリアクセスを実行する。
【００７６】
メモリ制御回路１０１のアドレス制御手法は、メモリバンク制御レジスタ６０４により指定され、バス調停回路６０１に対して設定情報が伝達される。メモリ制御回路１０１のフレーム領域指定レジスタ４０８は、メモリデバイス１０２に確保したフレームバッファ１０３のメモリ開始アドレスと終了アドレスを保持している。そして、システムの起動時等表示デバイス用のフレームバッファ領域確定時にソフトウェア等により設定される。
【００７７】
表示デバイス制御回路１０５は、表示デバイス１０４への画面出力を行うと指定されると、表示デバイスのリフレッシュレートに応じてフレームバッファ１０３に対して表示データの読み出しバスアクセス要求をバス調停回路６０１に対して発行する。
【００７８】
バス調停回路６０１は、発行されたバスアクセスアドレスがフレーム領域指定レジスタ４０８に指定されたフレームバッファ領域か否かの判定を行う。この判定の結果、フレームバッファ領域である場合、バスアクセスアドレスをフレーム読み出しアドレス保持レジスタ４０７に保持する。バスマスタデバイスである表示デバイス制御回路１０５に対してバスアクセス許可を発行し、表示デバイス制御回路１０５はメモリ読み出しアクセスを発行する。
【００７９】
フレーム画像描画回路１０６は、表示するデータを生成しフレームバッファ１０３に対する書き込み要求メモリ制御回路１０１に発行する。フレーム画像描画回路１０６の書き込みバスアクセス要求はバス調停回路６０１に伝達される。
【００８０】
バス調停回路６０１は、書き込みアクセスであった場合、フレーム描画アドレス検出部４０３においてフレーム領域指定レジスタ４０８に保持されているフレームバッファ１０３と書き込みバスアクセス要求アドレスとの比較を行う。そして、フレームバッファ領域か否かの判定と書き込みバスアクセス要求アドレスがフレーム読み出しアドレス保持レジスタ４０７のアドレス以下のアドレスであるかの判定を行う。
【００８１】
また同時に、バンク衝突検出部４０４においてメモリ制御回路１０１より入力されるメモリバンク制御レジスタ６０４値を参照する。そして、フレーム読み出しアドレス保持レジスタ４０７に保持されているアドレスと書き込みバスアクセス要求アドレスのバンクアドレスを算出し、同一バンクであればバンク衝突であると判定する。
【００８２】
アクセス許可判定回路４０６は、フレーム描画アドレス検出部４０３とバンク衝突検出部４０４の判定結果とフレーム判定フラグ４０９の状態を参照する。そして、その条件に応じてメモリアクセス調停回路４０５においてフレーム画像描画回路１０６に対するメモリ書き込み要求の許可、不許可を決定する。
【００８３】
フレーム判定フラグ４０９はフレーム画像描画回路１０６の書き込みバス要求アドレスがフレーム読み出しアドレス保持レジスタ４０７に保持されているメモリ開始アドレスより小さい場合に「１」がセットされる。表示デバイス制御回路１０５の読み出しバス要求アドレスがフレーム領域指定レジスタ４０８に保持されているメモリ終了アドレスであった場合に「０」にクリアされる。
【００８４】
アクセス許可判定回路４０６の条件判断は、第１の実施形態と同様に図５に示される。アクセス許可判定回路４０６は、フレーム画像描画回路１０６よりのメモリ書き込み要求を受信する(ステップＳ５０１)と、フレーム判定フラグ４０９の状態を参照する(ステップＳ５０２)。
【００８５】
フレーム判定フラグが「１」を示しているときに、フレーム描画アドレス検出部４０３での判定でアドレス判定を行う（ステップＳ５０３）。この判定の結果、フレーム読み出しアドレス保持レジスタ４０７のアドレス以下のメモリ書き込みアドレスであり、かつバンク衝突検出部４０４の判定（ステップＳ５０４）でバンク衝突でないと判定されたときにのみメモリ書き込み要求の許可（ステップＳ５０５）を発行する。それ以外は、前記条件を満たされるまで待ちバスアクセス書き込み許可を発行する。
【００８６】
フレーム判定フラグ４０９が「０」を示しているときは、バンク衝突検出部４０４の判定（ステップＳ５０４）でバンク衝突でないと判定されたときのみバスアクセス書き込み要求の許可（ステップＳ５０５）を発行する。それ以外は、前記条件を満たされるまで待ちバスアクセス書き込み許可を発行する。バスアクセス書き込み要求の許可が発行されるとメモリマスタデバイスであるフレーム画像描画回路１０６はメモリ書き込みアクセスをメモリ制御回路１０１に発行し、メモリ書き込み処理を終了する。
【００８７】
前記の構成によると、表示デバイス制御回路１０５からのフレームバッファ１０３の読み出しに対して、フレーム画像描画回路１０６のフレーム書き込みがアドレス追い越しを行わないように、フレーム判定フラグ４０９により制御される。また、フレームバッファ１０３に対する読み出しと書き込みのバンク競合が生じた場合には、表示デバイス１０４への表示データの読み出しアクセスを優先する。
【００８８】
また、書き込みアクセスをバンク競合の期間メモリデバイスに対して発行しないことによりフレームデータ読み出し中のバンク競合によるページミスペナルティを排除し読み出しアクセス性能の最適化を図ることが可能となる。
【００８９】
さらに、バンク競合の状態でない場合は読み出しアドレスの追い越しを行わない限りにおいて、ページミスペナルティの発生なく書き込みアクセスを発行し、フレームバッファ領域に対する読み出し、書き込みアクセスの性能最適化を図ることができる。さらに、一連のフレームバッファの読み出しが終了した際にフレーム画像描画回路１０６よりの書き込みアドレスが見かけ上追い越した状態になった場合は、フレーム判定フラグ４０９の制御により追い越し状態でのフレームバッファ１０３への書き込みを許可する。そして、バンク競合のみを判定しフレームバッファ全体への描画を可能とする。
【００９０】
（本発明に係る他の実施形態）
前述した本発明の実施形態におけるメモリ制御装置を構成する各手段、並びにメモリ制御方法の各ステップは、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
【００９１】
また、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施形態も可能である。具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。
【００９２】
なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム（実施形態では図５に示すフローチャートに対応したプログラム）を、システムあるいは装置に直接されてもよい。あるいは遠隔から供給し、そのシステムあるいは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【００９３】
したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【００９４】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。
【００９５】
プログラムを供給するための記録媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷなどである。また、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）なども含む。
【００９６】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、前記ホームページから本発明のコンピュータプログラムそのものをダウンロードすることによっても供給できる。もしくは、圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。
【００９７】
また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【００９８】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【００９９】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。その他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。
【０１００】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、その後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。
【図面の簡単な説明】
【０１０１】
【図１】フレームバッファ領域を２個用意した際の表示システムの簡易構成例を示すブロック図である。
【図２】フレームバッファ領域を１個用意した際の表示システムの簡易構成例を示すブロック図である。
【図３】メモリアドレスの割り当て例を説明する図である。
【図４】第１の実施形態を示し、メモリ制御装置の構成例を示すブロック図である。
【図５】第１の実施形態におけるアクセス許可判定の手順を説明するフローチャートである。
【図６】第２の実施形態を示し、メモリ制御装置の構成例を示すブロック図である。
【符号の説明】
【０１０２】
１０１  メモリ制御回路
１０２  メモリデバイス
１０３  フレームバッファ
１０４  表示デバイス
１０５  表示デバイス制御回路
１０６  フレーム画像描画回路
３０１  BANKアドレス
３０２  ROWアドレス
３０３  COLUMNアドレス
４０１  メモリコマンド制御部
４０２  メモリインターフェース回路
４０３  フレーム描画アドレス検出部
４０４  バンク衝突検出部
４０５  メモリアクセス調停回路
４０６  アクセス許可判定回路
４０７  フレーム読み出しアドレス保持レジスタ
４０８  フレーム領域指定レジスタ
４０９  フレーム判定フラグ
６０１  バス調停回路
６０２  共通バス
６０４  メモリバンク制御レジスタ
【図１】
2007333892.tif 000003
【図２】
2007333892.tif 000004
【図３】
2007333892.tif 000005
【図４】
2007333892.tif 000006
【図５】
2007333892.tif 000007
【図６】
2007333892.tif 000008