(57)【要約】【課題】  信頼性及び歩留りの低下を防止することが可能な半導体装置及びその製造方法を提供する。【解決手段】  バイアホール１８が形成された半導体基板１１と、半導体基板１１の表面上に形成された絶縁膜１３と、絶縁膜１３、バイアホール１８の内壁及び半導体基板１１の表面上に形成されたスパッタ金属層１４と、絶縁膜１３上のスパッタ金属層１４を除くスパッタ金属層１４上に形成された第１のメッキ層１５と、第１のメッキ層１５及びスパッタ金属層１４上に形成された第２のメッキ層１６とを備える。【選択図】        図１
2007095853.tif 000002
【特許請求の範囲】
【請求項１】
バイアホールが形成された半導体基板と、
前記半導体基板の表面上に形成された絶縁膜と、
前記絶縁膜、前記バイアホールの内壁、及び前記半導体基板の表面上に形成された金属層と、
前記絶縁膜上の金属層を除く前記金属層上に形成された第１のメッキ層とを備える
ことを特徴とする半導体装置。
【請求項２】
前記半導体装置は、さらに、前記第１のメッキ層及び前記金属層上に形成された第２のメッキ層を備える
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２のメッキ層は、前記半導体基板上に形成された半導体素子間をつなぐ配線として機能する
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記バイアホールのアスペクト比（バイアホールの深さ／バイアホールの開口幅）は、３以上である
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１メッキ層及び第２メッキ層は、Ａｕメッキ層又はＣｕメッキ層である
ことを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記半導体装置は、さらに、前記半導体基板と前記絶縁膜との間に形成された金属配線を備える
ことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記半導体基板の前記金属層が形成される部分は、ＧａＡｓ、ＩｎＧａＡｓ及びＡｌＧａＡｓのいずれかにより構成される
ことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記金属層は、前記バイアホールの内壁と接する第１の層と、前記第１の層上に形成された第２の層とを有し、
前記第１の層は、Ｔｉ、Ｃｒ及びＮｉのいずれかの単層又はＴｉ、Ｃｒ及びＮｉのいずれかを用いた積層膜から構成され、
前記第２の層は、Ａｕ又はＣｕから構成される
ことを特徴とする請求項１に記載の半導体装置。
【請求項９】
半導体基板の表面上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の一部を除去する除去工程と、
前記半導体基板の前記絶縁膜の除去により表面に露出した部分に穴を形成する穴形成工程と、
前記穴の内壁、前記半導体基板の表面、及び前記絶縁膜上に金属層を形成する金属層形成工程と、
前記絶縁膜上の金属層を除く前記金属層上に第１のメッキ層を形成する第１メッキ層形成工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記半導体装置の製造方法は、さらに、前記第１のメッキ層及び前記金属層上に第２のメッキ層を形成する第２メッキ層形成工程を含む
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記穴形成工程において、アスペクト比（穴の深さ／穴の開口幅）が３以上の穴を形成する
ことを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記金属層形成工程は、前記穴の内壁上に前記穴の内壁に対して高い密着性が得られる金属から構成される第１の層を形成する第１の層形成工程と、前記第１の層上に第２の層を形成する第２の層形成工程とを含む
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記第１の層形成工程において、Ｔｉ、Ｃｒ及びＮｉのいずれかの単層又はＴｉ、Ｃｒ及びＮｉのいずれかを用いた積層膜から構成される第１の層を形成し、
前記第２の層形成工程において、Ａｕ又はＣｕから構成される第２の層を形成する
ことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記除去工程において、前記半導体基板の前記第１のメッキ層及び前記金属層の両方が形成される部分の上に形成された前記絶縁膜を除去する
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１５】
前記半導体装置の製造方法は、さらに、前記半導体基板上に金属配線を形成する配線形成工程を含み、
前記絶縁膜形成工程において、前記金属配線を覆うように前記絶縁膜を形成し
前記除去工程において、前記金属配線を覆う絶縁膜が除去されないように前記絶縁膜を除去する
ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアホールを有する半導体基板及びその製造方法に関するもので、詳しくは、バイアホール形成後におけるメッキ配線形成及びメッキ配線形成後の熱処理による膜浮き、膜剥がれを抑制することが可能な半導体基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信機器の使用周波数帯域がＭＨｚ帯からＧＨｚ帯へと変わり、高周波化が進んでいる。これらの移動体通信機器の受信・送信部における周波数変換回路や信号増幅回路には、ガリウム砒素（ＧａＡｓ）電界効果トランジスタ（ＦＥＴ）や、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が広く用いられている。このようなＦＥＴやＨＢＴはＧａＡｓやＩｎＧａＡｓよりなる化合物半導体基板上に形成され、化合物半導体基板上のトランジスタの電極にはリードフレームや実装基板の電極が電気的に接続される。このトランジスタ電極とリードフレームや実装基板の電極との接続は、トランジスタが形成されている化合物半導体基板に貫通孔（バイアホール）を形成し、これを用いてトランジスタ電極とリードフレームや実装基板の電極との間を電気的に接続させることにより行われる（例えば、特許文献１参照）。
【０００３】
以下で、従来の半導体装置の製造方法について図３を用いて説明する。すなわち、化合物半導体基板にバイアホールを形成してトランジスタ電極とリードフレームや実装基板の電極とを接続する方法について説明する。図３は、半導体装置としてのバイアホールを有する半導体基板１の断面図である。なお、図３において、図示してはいないが、ＧａＡｓよりなる半絶縁性の半導体基板１の上方面側には半導体素子としてのトランジスタが形成されている。
【０００４】
まず、図３（Ａ）に示すように、半導体基板１の表面上に金属配線７を覆うように絶縁膜３を形成した後、絶縁膜３の所定の部分に対してエッチングを行い、開口部を形成する。
【０００５】
続いて、図３（Ｂ）に示すように、絶縁膜３の開口部にて表面が露出する半導体基板１に対してエッチングを行い、半導体基板１の途中の深さまでの穴２を形成する。
【０００６】
続いて、図３（Ｃ）に示すように、絶縁膜３、穴２の内壁及び半導体基板１の表面上に、トランジスタの電極に接続されたスパッタ金属層４及び第１のメッキ層５を形成した後、図３（Ｄ）に示すように、第２のメッキ層６を形成する。
【０００７】
最後に、半導体基板１の裏面を穴２内に形成された金属面に達するまで研磨した後、半導体基板１の裏面に金よりなる裏面金属膜を形成し、裏面金属膜を半導体基板１が実装されるリードフレームや実装基板の電極と接続させる。これにより、半導体基板１の表面と裏面とを電気的に接続するバイアホールが形成される。
【特許文献１】特開平７−１９３２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、従来の半導体装置の製造方法では、上記のように半導体基板に穴を形成し、メッキ配線を形成する際に、メッキ配線形成時及びメッキ配線形成後の熱処理工程により、バイアホール周囲における半導体基板直上の絶縁膜の膜浮き及び膜剥がれが発生する。この絶縁膜の膜浮き及び膜剥がれは、半導体基板に形成された穴及び半導体基板表面をメッキ配線したことによって発生したストレスが半導体基板直上の絶縁膜に与えられることを起因とする。従って、従来の半導体装置の製造方法では、信頼性及び歩留りの低下という問題が発生する。なお、絶縁膜の膜浮き及び膜剥がれを防止するために、半導体基板上に堆積する絶縁膜を低ストレス化し、またバイアホール形成後に形成されるメッキ配線を低ストレス化して、絶縁膜の膜ストレス緩和を図ったが、絶縁膜の膜浮き及び膜剥がれの改善には至らなかった。
【０００９】
そこで、本発明は、かかる問題点に鑑み、信頼性及び歩留りの低下を防止することが可能な半導体装置及びその製造方法を提供することを目的とする。すなわち、バイアホールを有する半導体基板におけるメッキ配線形成時及びメッキ配線形成後の熱処理工程による、バイアホール周辺での絶縁膜の膜浮き及び膜剥がれを抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体装置は、バイアホールが形成された半導体基板と、前記半導体基板の表面上に形成された絶縁膜と、前記絶縁膜、前記バイアホールの内壁、及び前記半導体基板の表面上に形成された金属層と、前記絶縁膜上の金属層を除く前記金属層上に形成された第１のメッキ層とを備えることを特徴とする。また、本発明は、半導体基板の表面上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜の一部を除去する除去工程と、前記半導体基板の前記絶縁膜の除去により表面に露出した部分に穴を形成する穴形成工程と、前記穴の内壁、前記半導体基板の表面、及び前記絶縁膜上に金属層を形成する金属層形成工程と、前記絶縁膜上の金属層を除く前記金属層上に第１のメッキ層を形成する第１メッキ層形成工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。
【００１１】
バイアホール周辺における半導体基板直上の絶縁膜の膜浮き及び膜剥がれは、半導体基板に形成されたバイアホール及び半導体基板表面をメッキ配線したことによって発生したストレスが半導体基板直上の絶縁膜に与えられていたことが最大の要因であった。本発明の半導体装置及びその製造方法においては、半導体基板のバイアホールに形成された第１のメッキ層と半導体基板の表面上の絶縁膜とが極力接触しないように構成されるので、メッキ配線形成時やメッキ配線形成後の熱処理工程にて発生する第１のメッキ層の端を基点とする絶縁膜の横方向に発生する膜ストレスを絶縁膜から切り離すことができ、半導体基板直上の絶縁膜の膜浮き及び膜剥がれを抑制することができる。すなわち、信頼性及び歩留りの低下を防止することができる。
【００１２】
ここで、前記半導体装置は、さらに、前記第１のメッキ層及び前記金属層上に形成された第２のメッキ層を備えてもよいし、前記バイアホールのアスペクト比（バイアホールの深さ／バイアホールの開口幅）は、３以上であってもよい。また、前記半導体装置の製造方法は、さらに、前記第１のメッキ層及び前記金属層上に第２のメッキ層を形成する第２メッキ層形成工程を含んでもよいし、前記穴形成工程において、アスペクト比（穴の深さ／穴の開口幅）が３以上の穴を形成してもよい。
【００１３】
これによって、３以上という高アスペクト比のバイアホールが半導体基板に形成された場合でも、バイアホール内に途切れのない良好なメッキ配線を形成することができる。すなわち、信頼性及び歩留りを多角することができる。
【発明の効果】
【００１４】
本発明によれば、バイアホールを有する半導体基板において、バイアホール形成時に同時にバイアホール内に形成されるメッキ配線が、半導体基板直上の絶縁膜から極力離れた位置に形成されるので、メッキ配線形成時及びメッキ配線形成後の熱処理による半導体基板直上の絶縁膜の膜浮き及び膜剥がれを抑制することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態における半導体装置及びその製造方法について、図面を参照しながら説明する。
【００１６】
図１は、本実施の形態の半導体装置の断面図である。
この半導体装置は、バイアホール１８が形成された半導体基板１１と、半導体基板１１の表面上に形成された絶縁膜１３、半導体素子（図外）及び金属配線１７と、バイアホール１８の内壁及び半導体基板１１の表面上に形成され、半導体素子と接続されたスパッタ金属層１４と、絶縁膜１３上のスパッタ金属層１４を除くスパッタ金属層１４上に形成された第１のメッキ層１５と、第１のメッキ層１５及びスパッタ金属層１４上に形成された第２のメッキ層１６とから構成される。
【００１７】
半導体基板１１は、ＧａＡｓ基板、ＩｎＧａＡｓ基板及びＡｌＧａＡｓ基板等である。
バイアホール１８のアスペクト比（バイアホールの深さ／バイアホールの開口幅）は、３／１以上である。
【００１８】
絶縁膜１３は、バイアホール１８の開口部縁から離れた位置に、金属配線１７を覆うように形成される。
【００１９】
スパッタ金属層１４は、絶縁膜１３、バイアホール１８の内壁及び半導体基板１１の表面上に形成された低抵抗の第１の金属層と、第１の金属層上に形成された高抵抗の第２の金属層とから構成される。ここで、第１の金属層はＴｉ、Ｃｒ及びＮｉのいずれかの単層又はこれら金属の積層膜から構成され、第２の金属層は、Ａｕ又はＣｕから構成される。
【００２０】
第１のメッキ層１５は、Ａｕメッキ層及びＣｕメッキ層等の低抵抗金属のメッキ層であり、バイアホール１８内とバイアホール１８の開口部縁上とに形成される。
【００２１】
第２のメッキ層１６は、Ａｕメッキ層及びＣｕメッキ層等の低抵抗金属のメッキ層であり、第１のメッキ層１５を覆うように形成される。ここで、第２のメッキ層１６は、任意の形状を形成し、半導体基板１１上に形成された半導体素子間をつなぐ配線として機能する。
【００２２】
上記構造を有する半導体装置において、絶縁膜１３はバイアホール１８内に形成された第１のメッキ層１５と離間して形成されるので、メッキ配線形成時やメッキ配線形成後の熱処理工程にて発生する第１のメッキ層１５の端を基点とする絶縁膜１３の横方向に発生する膜ストレスが絶縁膜１３から切り離され、半導体基板１１直上の絶縁膜１３の膜浮き及び膜剥がれが抑制される。
【００２３】
次に、上記構造を有する半導体装置の製造方法について、図２を用いて説明する。図２は、半導体装置の断面図である。
【００２４】
まず、図２（Ａ）に示すように、半導体基板１１の表面上に金属配線１７を形成した後、金属配線１７を覆うように絶縁膜１３を堆積させる。例えば、シラン系プラズマＳｉＯ、ＳｉＮ、及びＳｉＯとＳｉＮとの積層構造のいずれかを絶縁膜１３として４００ｎｍ程度堆積させる。その後、半導体基板１１の第１のメッキ層１５及びスパッタ金属層１４の両方が形成される部分、つまり穴１２が形成される部分上の絶縁膜１３に対して、レジストマスクを用いたウエットエッチングを行い、絶縁膜１３に開口部を形成する。このとき、第１のメッキ層１５が半導体基板１１の絶縁膜１３が形成されていない部分の上に形成されるように、半導体基板１１の第１のメッキ層１５が形成される部分よりも広い開口部を絶縁膜１３に形成する。ただし、別工程で形成された金属配線１７と交差し、金属配線１７上に位置する絶縁膜１３に関しては、エッチングにより除去されないようにして別工程で形成された金属配線１７を保護する。この絶縁膜１３は半導体基板１１とメッキ配線とを電気的に絶縁するために従来は穴１２を形成する領域以外は全て半導体基板１１を被覆していた。しかし、穴１２を含めたバイアホール１８が半導体素子のアースとして機能し、半導体基板１１が半絶縁性基板の場合、穴１２に接触するメッキ自体がアースと同電位になるため、本半導体装置のように絶縁膜１３の開口を広げることが可能となる。
【００２５】
なお、絶縁膜１３のエッチングに使用するレジストマスクとしては、円形のパターンが形成されたレジストマスクが用いられ、円形の開口部が形成されてもよい。また、この時のエッチングとしては、フッ素系のガスを用いたドライエッチングが用いられてもよい。
【００２６】
続いて、図２（Ｂ）に示すように、半導体基板１１の絶縁膜１３のエッチングにより表面に露出した部分に対して、厚さ２０〜２７μｍ程度のレジストマスク、及び塩素系のガスを用いたドライエッチングを行い、アスペクト比（穴の深さ／穴の開口幅）が３／１以上の穴１２、例えば径が３０〜７０μｍ、深さが９０〜１４０μｍ程度の穴１２を形成する。
【００２７】
続いて、図２（Ｃ）に示すように、第１のメッキ層１５を形成する際に通電するためのスパッタ金属層１４をスパッタリングにより、半導体基板１１の表面、絶縁膜１３及び穴１２の内壁上に堆積する。このとき、スパッタ金属層１４の形成は、穴１２の内壁、半導体基板１１の表面及び絶縁膜１３上に、穴１２の内壁に対して高い密着性が得られる金属から構成される第１の金属層を形成した後、第１の金属層上に第２の金属層を形成することにより行われる。例えば、第１のメッキ層１５の形成は、ウエハ−ターゲット間距離が１７０ｍｍ程度と比較的長いロングスロースパッタリングにより、第１の金属層としての４５〜１５０ｎｍのＴｉ層を形成した後、第２の金属層としての１００〜１５０ｎｍのＡｕ層を形成し、Ｔｉ層及びＡｕ層の積層構造の薄膜を形成することにより行われる。なお、通常使用されるウエハ−ターゲット間距離が６０ｍｍ程度のスパッタリング、もしくは真空蒸着のいずれかにてスパッタ金属層１４を堆積してもよい。また、第１の金属層としてＴｉ、Ｃｒ及びＮｉのいずれかの単層又はこれら金属の積層膜から構成される層を第１の金属層として形成し、Ａｕ又はＣｕから構成される層を第２の金属層として形成してもよい。その後、レジストマスクを用いて、絶縁膜１３上のスパッタ金属層１４上に第１のメッキ層１５が形成されないように、電解Ａｕメッキにより穴１２内及び穴１２の開口部縁上のスパッタ金属層１４上のみに選択的に第１のメッキ層１５を形成する。また、絶縁膜１３の開口パターンが円形にて形成される場合は、第１のメッキ層１５を形成するのに際して、円形パターンが形成されたレジストマスクが用いられてもよい。
【００２８】
続いて、図２（Ｄ）に示すように、配線パターンのレジストマスクを用いて、第１のメッキ層１５及びスパッタ金属層１４上に選択的に電解Ａｕメッキにより第２のメッキ層１６を形成する。
【００２９】
最後に、半導体基板１１の裏面を穴１２内に形成された金属面に達するまで研磨した後、半導体基板１１の裏面に金よりなる裏面金属膜を形成し、裏面金属膜を半導体基板１１が実装されるリードフレームや実装基板の電極と接続させる。これにより、半導体基板１１の表面と裏面とを電気的に接続するバイアホール１８が形成される。
【００３０】
以上のように、本実施の形態の半導体装置及びその製造方法によれば、メッキ配線形成時やメッキ配線形成後の熱処理工程にて発生する第１のメッキ層１５の端を基点とする絶縁膜１３の横方向に発生する膜ストレスを絶縁膜１３から切り離すことができるので、絶縁膜１３の膜浮き及び膜剥がれを抑制することが可能となる。すなわち、信頼性及び歩留りの低下を防止することが可能となる。
【００３１】
以上、本発明の半導体装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【産業上の利用可能性】
【００３２】
本発明は、半導体装置及びその製造方法に利用でき、特にバイアホールを有する半導体基板及びその製造方法等に利用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態における半導体装置の構造を示す断面図である。
【図２】同実施の形態における半導体装置の製造方法を説明するための半導体装置の断面図である。
【図３】従来の半導体装置の製造方法を説明するための半導体装置の断面図である。
【符号の説明】
【００３４】
１、１１    半導体基板
２、１２    穴
３、１３    絶縁膜
４、１４    スパッタ金属層
５、１５    第１のメッキ層
６、１６    第２のメッキ層
７、１７    金属配線
１８    バイアホール
【図１】
2007095853.tif 000003
【図２】
2007095853.tif 000004
【図３】
2007095853.tif 000005