(57)【要約】【課題】プラズマディスプレイ装置及びその駆動方法に関す【解決手段】サステイン駆動部４０，１４０，２４０により少ない容量のスイッチング素子（経路遮断用スイッチ）Ｓｂｌｏｃｋを使用するか、またはセットアップスイッチＳＥＴ＿ＵＰとスキャンＩＣ３１，１３１，２３１のハイスイッチ３１ａ，１３１ａ，２３１ａとを接続して、スイッチング素子なしでセットアップ信号Ｒ＿ｕｐまたはセットダウン信号Ｒ＿ｄｎを印加する際に、サステイン駆動部４０，１４０，２４０に流入する電流を遮断できる。【選択図】図４
2007058219.tif 000002
【特許請求の範囲】
【請求項１】
セットアップ信号（Ｒ＿ｕｐ）をスキャンＩＣ（３１，１３１，２３１）に印加するセットアップスイッチ（ＳＥＴ＿ＵＰ）と、
セットダウン信号（Ｒ＿ｄｎ）をスキャンＩＣ（３１，１３１，２３１）に印加するセットダウンスイッチ（ＳＥＴ＿ＤＮ）と
を備えて構成され、
前記セットアップスイッチ（ＳＥＴ＿ＵＰ）が、スキャンＩＣ（３１，１３１，２３１）と接続し、前記セットダウンスイッチ（ＳＥＴ＿ＤＮ）が、スキャン電極Ｙの無効電流を回収するエネルギー回収部（ＥＲ）のインダクター（Ｌ）と接続するように構成されることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記セットアップスイッチ（ＳＥＴ＿ＵＰ）には、並列にキャパシタ（Ｃ，Ｃ１）が接続することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記エネルギー回収部（ＥＲ）が、
サステイン区間の間に、前記スキャン電極（Ｙ）の電流を回収する１つ以上のスイッチ（ＥＲ＿ＵＰ，ＥＲ＿ＤＮ）及びインダクター（Ｌ）と、
前記スキャン電極（Ｙ）から回収された無効電流が格納されるソースキャパシタＣｓと
を備えて構成されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記ソースキャパシタ（Ｃｓ）が、前記セットダウン信号（Ｒ＿ｄｎ）を形成する負極性電源と接続することを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記エネルギー回収部（ＥＲ）と接続し、スキャン電極（Ｙ）にサステインパルスを印加する第１スイッチ（ＳＵＳ＿ＵＰ）及び第２スイッチ（ＳＵＳ＿ＤＮ）で構成されるサステイン駆動部（４０，１４０）を備えて構成されることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項６】
前記第１スイッチ（ＳＵＳ＿ＵＰ）が、前記セットアップ信号（Ｒ＿ｕｐ）を形成する正極性電源と接続することを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記第２スイッチ（ＳＵＳ＿ＤＮ）が、前記セットダウン信号（Ｒ＿ｄｎ）を形成する負極性電源と接続することを特徴とする請求項５に記載のプラズマディスプレイ装置。
【請求項８】
前記正極性電源と前記負極性電源との電圧差が一定であり、
各電源の絶対値が同じであることを特徴とする請求項６または７に記載のプラズマディスプレイ装置。
【請求項９】
前記エネルギー回収部（ＥＲ）が、
共振電流を形成するインダクター（Ｌ）と、
前記インダクター（Ｌ）と接続して前記スキャン電極Ｙから無効電流を回収する少なくとも１つ以上のスイッチ（ＥＲ＿ＵＰ），（ＥＲ＿ＤＮ）と
を備えて構成されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１０】
前記セットアップスイッチ（ＳＥＴ＿ＵＰ）とセットダウンスイッチ（ＳＥＴ＿ＤＮ）との間に遮断スイッチ（Ｓｐａｓｓ＿ｔｏｐ）が接続することを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記エネルギー回収部（ＥＲ）と接続し、正極性の外部電源をパネルに印加する第１スイッチ（Ｙｓｕｓ＿ｕｐ）と、前記第１スイッチ（Ｙｓｕｓ＿ｕｐ）が導通することにより電流が充電されるキャパシタ（Ｃ２）と、前記第１スイッチ（Ｙｓｕｓ＿ｕｐ）と相補的に動作し、導通することにより、前記スキャン電極（Ｙ）及びキャパシタ（Ｃ２）から電流を放電させる第２及び第３スイッチ（Ｙｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄ）と、からなるサステイン駆動部（２４０）を備えて構成されることを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１２】
前記キャパシタ（Ｃ２）、第２スイッチ及び第３スイッチ（Ｙｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄ）が並列に接続することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記第２及び第３スイッチ（Ｙｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄ）が導通することにより、接地へ向かう電流が前記キャパシタ（Ｃ２）に逆流することを防止する逆流防止用素子が接続することを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１４】
前記第２及び第３スイッチ（Ｙｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄ）が導通することにより、前記キャパシタ（Ｃ２）から放電する電流が前記第１スイッチ（Ｙｓｕｓ＿ｕｐ）に逆流することを防止する逆流防止用素子（Ｄ１，Ｄ２）が接続することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１５】
前記サステイン駆動部（２４０）が、前記第１スイッチ（Ｙｓｕｓ＿ｕｐ）とプッシュプル（ｐｕｓｈ ＆ ｐｕｌｌ）方式で接続する経路遮断用スイッチ（Ｓｂｌｏｃｋ）をさらに備えて構成されることを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１６】
前記サステイン駆動部（２４０）が、前記第３スイッチ（Ｙｓｕｓ＿ｇｎｄ）とプッシュプル方式で接続する経路遮断用スイッチ（Ｓｂｌｏｃｋ）をさらに備えて構成されることを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１７】
前記第１スイッチ（Ｙｓｕｓ＿ｕｐ）と前記セットアップスイッチ（ＳＥＴ＿ＵＰ）との間には、遮断スイッチ（Ｓｐａｓｓ＿ｔｏｐ）が接続することを特徴とする請求項１５に記載のプラズマディスプレイ装置。
【請求項１８】
前記エネルギー回収部（ＥＲ）が、前記経路遮断用スイッチ（Ｓｐａｓｓ＿ｂｏｔｔｏｍ）と接続することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１９】
リセット期間及びサステイン期間を含むプラズマディスプレイ装置の駆動方法において、
リセット期間の間に、低電位のサステイン電圧（Ｖｓ＿ｌｏｗ）から第１セットアップ電圧（Ｖｓｅｔｕｐ１）まで上昇する電圧が、第１電極（Ｙ）に供給されるステップと、
前記第１セットアップ電圧（Ｖｓｅｔｕｐ１）から第２セットアップ電圧（Ｖｓｅｔｕｐ２）までランプ波形の形態で上昇する電圧が、前記第１電極（Ｙ）に供給されるステップと、
前記第１電極（Ｙ）の電圧を前記第２セットアップ電圧（Ｖｓｅｔｕｐ２）から前記第１セットアップ電圧（Ｖｓｅｔｕｐ１）まで減少させるステップと、
前記第２セットアップ電圧（Ｖｓｅｔｕｐ２）からセットダウン電圧（Ｖｓｅｔｄｎ）までランプ波形の形態で下降する電圧が、前記第１電極Ｙに供給されるステップと
を含んでなり、
前記第１セットアップ電圧（Ｖｓｅｔｕｐ１）が、高電位のサステイン電圧（Ｖｓ＿ｈｉｇｈ）と同一に形成されることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２０】
前記セットダウン電圧レベル（Ｖｓｅｔｄｎ）と前記低電位のサステイン電圧レベル（Ｖｓ＿ｌｏｗ）とが同一に形成されることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【請求項２１】
前記高電位のサステイン電圧（Ｖｓ＿ｈｉｇｈ）と低電位のサステイン電圧（Ｖｓ＿ｌｏｗ）との間の中間電圧（Ｖｓｍ）（以下、サステインの中心電圧という）が、グラウンドレベル（ＧＮＤ）に設定されることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【請求項２２】
前記サステインの中心電圧（Ｖｓｍ）が、正極性の電圧レベルに設定されることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【請求項２３】
前記サステインの中心電圧（Ｖｓｍ）が、負極性の電圧レベルに設定されることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【請求項２４】
前記サステインの中心電圧（Ｖｓｍ）と前記第１セットアップ電圧（Ｖｓｅｔｕｐ１）との間の電圧差（Ｖ１）と、前記第１セットアップ電圧（Ｖｓｅｔｕｐ１）と前記第２セットアップ電圧（Ｖｓｅｔｕｐ２）との間の電圧差（Ｖ２）とが同じであることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【請求項２５】
前記サステインの中心電圧（Ｖｓｍ）と前記セットダウン電圧（Ｖｓｅｔｄｎ）との間の電圧差と、前記（Ｖ１）または／及び（Ｖ２）とが同じであることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置及びその駆動方法に関し、特に、セットアップ信号またはセットダウン信号が逆流することを防止する遮断スイッチがなくても、セットアップ信号及びセットダウン信号を安定に印加することができるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、隔壁が形成された背面基板及びこれと対向する前面基板からなり、前記前面基板と背面基板との間に形成された複数の放電セルの内部に注入された不活性ガスが高周波電圧により放電する際に発生する真空紫外線が蛍光体を発光させることによって、映像を具現する装置である。
【０００３】
図１に示すように、前記前面基板Ａには、順次形成されるスキャン電極１及びサステイン電極２と、前記スキャン電極１及びサステイン電極２上に積層される誘電体層３と、前記誘電体層上に形成される誘電体保護膜４とからなる。
【０００４】
前記スキャン電極１及びサステイン電極２にプラズマディスプレイパネルを駆動するための駆動信号が供給されれば、前記誘電体層３には、壁電荷が蓄積され、前記誘電体層保護膜４は、スパッタリングによる前記誘電体層３の損傷を防止し、２次電子の放出効率を上げる。
【０００５】
前記背面基板Ｂにはアドレス電極６が形成され、前記アドレス電極上に壁電荷が蓄積される誘電体層８が順次形成される。
【０００６】
前記誘電体層８上には、放電空間を区画する隔壁７及び前記隔壁の側面及び前記放電空間の底面部に塗布され、放電により発生する紫外線により励起発光して、赤色、緑色または青色のうちのいずれかの可視光線を発生する蛍光体９が形成される。
【０００７】
前記背面基板には、複数のアドレス電極Ｘが形成され、前記前面基板には、前記アドレス電極Ｘと交差する複数のスキャン電極Ｙ及びサステイン電極Ｚが形成される。
【０００８】
上記のように構成されるプラズマディスプレイ装置に画像を表示するために、１つのフレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動する。前記各サブフィールドは、図２に示すように、リセット期間Ｒ、アドレス期間Ａ、サステイン期間Ｓからなる。
【０００９】
リセット期間Ｒの間に、スキャン電極Ｙに印加されるリセット信号を説明すれば、前記セットアップ信号Ｒ＿ｕｐは、グラウンドレベルＧＮＤを基準に一定電圧まで上昇してからランプ波形の形態でセットアップ電圧Ｖｓｅｔｕｐまで上昇する。セットダウン信号Ｒ＿ｄｎの場合には、所定の電圧まで減少した後、セットダウン電圧Ｖｓｅｔｄｎまでランプ波形の形態で減少する。
【００１０】
前記リセット期間Ｒの間には、リセット期間の全体または一部区間において放電セルの内部に壁電荷形成をアクティブにするため、負（−）極性のバイアス電圧がサステイン電極Ｚに印加されることもある。
【００１１】
アドレス期間Ａの間に、スキャン電極Ｙにはスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙはスキャンバイアス電圧Ｖｂｙを維持する。このとき、前記リセット期間Ｒが終了する際、前記スキャン電極Ｙには負（−）極性のセットダウン電圧Ｖｓｅｔｄｎが印加される状態であるから、前記スキャン電極Ｙには、前記セットダウンリセット信号Ｒ＿ｄｎの最低電圧レベルＶｓｅｔｄｎである状態においてスキャン電圧Ｖｓｃが印加される。
【００１２】
このとき、アドレス電極Ｘには、映像データに応じるデータパルスｄｐが印加され、前記スキャン電極Ｙには、前記データパルスｄｐと対向するようにスキャンパルスｓｃｐが印加されるが、前記スキャンパルスｓｃｐが印加されると、前記スキャン電極Ｙは、最低スキャン電圧−Ｖｙまで電圧が減少する。
【００１３】
上記のように、データパルスｄｐとスキャンパルスｓｃｐが印加されると、前記スキャン電極Ｙとアドレス電極Ｘとの間にはアドレス放電が発生し、このとき、前記サステイン電極Ｚには、前記電極Ｘ，Ｙ間に発生するアドレス放電を強化するために、負（−）極性のバイアス電圧を印加することもある。
【００１４】
サステイン期間Ｓが始まれば、前記スキャン電極Ｙ及びサステイン電極Ｚに交互にサステインパルスｓｕｓが印加される。前記サステインパルスが印加されると、前記スキャン電極とサステイン電極との間には、放電が発生して画像が表示される。
【００１５】
ここで、前記サステイン期間Ｓの間に、前記スキャン電極Ｙまたはサステイン電極Ｚに供給されるサステインパルスｓｕｓの高電位電圧と低電位電圧との間の差をサステイン電圧Ｖｓという。
【００１６】
上記のように、プラズマディスプレイパネルを駆動するためには、図３に示すように、セットアップ信号Ｒ＿ｕｐを印加するために備えられるセットアップ駆動部１と、セットダウン信号Ｒ＿ｄｎを印加するために備えられるセットダウン駆動部２と、スキャン電圧Ｖｓｃを印加するスキャン駆動部３と、パネルに格納された無効電流を回収し、これを再使用するエネルギー回収部ＥＲと、前記エネルギー回収部と接続してサステインパルスを印加するために備えられるサステイン駆動部４とが備えられる。
【００１７】
リセット期間Ｒには、正（＋）極性の外部電源Ｖｓｅｔｕｐと接続したセットアップスイッチＳＥＴ＿ＵＰが導通すれば、ランプ波形のセットアップ信号Ｒ＿ｕｐが印加され、負（−）極性の外部電源−Ｖｙ＝Ｖｓｅｔｄｎと接続したセットダウンスイッチＳＥＴ＿ＤＮが導通すれば、セットダウン信号Ｒ＿ｄｎが印加される。
【００１８】
アドレス期間Ａが始まれば、前記スキャン駆動部３に備えられたスキャンスイッチＳＣＡＮが導通すれば、パネルにスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙは、スキャンバイアス電圧Ｖｂｙを有するようになる。
【００１９】
前記スキャン電極Ｙにスキャンパルスｓｃｐを印加するためには、スキャンパルススイッチＳＷが導通すれば、前記スキャン電極には、スキャンの最低電圧−Ｖｙが印加される。
【００２０】
サステインパルスｓｕｓを印加するためには、前記エネルギー回収部ＥＲに備えらえたスイッチＥＲ＿ＵＰ〜ＥＲ＿ＤＮ及びサステイン駆動部４に備えられたスイッチＳＵＳ＿ＵＰ〜ＳＵＳ＿ＤＮのオン・オフタイミングを調整することにより、サステインパルスを印加する。
【００２１】
このとき、前記サステイン駆動部４のスイッチは、それぞれサステイン電圧Ｖｓを印加する電圧源と基底電圧ＧＮＤと接続していることから、前記サステインパルスｓｕｓの高電位電圧はサステイン電圧Ｖｓの大きさを有し、低電位電圧は基底電圧ＧＮＤを有する。
【００２２】
上記のような回路において、セットアップ信号Ｒ＿ｕｐまたはセットダウン信号Ｒ＿ｄｎ、スキャンパルスｓｃｐを印加するにおいて、電流が逆流して信号歪みが発生する可能性がある。
【００２３】
すなわち、リセット期間Ｒの間に、前記セットアップスイッチＳＥＴ＿ＵＰが導通すれば、前記セットアップスイッチからスキャンＩＣを経てパネルに至る電流パスが形成されてセットアップ信号Ｒ＿ｕｐが印加されるが、このとき、前記セットアップスイッチを通過した電流が前記サステイン駆動部４に流れる可能性がある。
【００２４】
この場合、前記スキャン電極Ｙに正常的なセットアップ信号Ｒ＿ｕｐが印加されることができないため、別のスイッチＰＡＳＳ＿ＢＯＴＴＯＭ（以下、第１遮断スイッチという）を備えて、前記逆流する電流を遮断する。
【００２５】
前記第１遮断スイッチＰＡＳＳ＿ＢＯＴＴＯＭが前記セットアップ駆動部１とサステイン駆動部４との間に備えられれば、前記セットアップスイッチＳＥＴ＿ＵＰが導通しても、前記セットアップスイッチを通過した電流がサステイン駆動部４に逆流しなくなり、前記セットアップ信号の歪みが減少する。
【００２６】
また、前記セットダウン信号Ｒ＿ｄｎを印加する際にも、前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャン電極Ｙの電圧がセットダウン電圧Ｖｓｅｔｄｎ＝−Ｖｙまで減少しなければならない。
【００２７】
しかしながら、前記セットダウンスイッチＳＥＴ＿ＤＮが前記サステイン駆動部４と接続することから、前記スキャン電極Ｙから前記サステイン駆動部４の第２サステインスイッチＳＵＳ＿ＤＮへの電流パスＩｄｎが形成されて、正常的なセットダウン信号Ｒ＿ｄｎが印加されない。
【００２８】
また、スキャンパルスｓｃｐを印加する際にも、前記スキャンパルススイッチＳＷが導通しても、前記スキャン電極Ｙから第２サステインスイッチＳＵＳ＿ＤＮへの電流パスＩｄｎが形成されて、スキャンパルスがスキャンの最低電圧−Ｖｙまで到達されなくなる。
【００２９】
これを防止するために、第２遮断スイッチＰＡＳＳ＿ＴＯＰが前記セットアップ駆動部１とスキャン駆動部３との間に備えられれば、セットダウン信号Ｒ＿ｄｎまたはスキャンパルスｓｃｐを印加する際に、前記スキャン電極Ｙから第２サステインスイッチＳＵＳ＿ＤＮへの電流パスＩｄｎが遮断されるため、信号歪みを減らすことができる。
【００３０】
上記のように、第１〜第２遮断スイッチＰＡＳＳ＿ＢＯＴＴＯＭ，ＰＡＳＳ＿ＴＯＰが備えられる場合には、セットアップ信号Ｒ＿ｕｐ、セットダウン信号Ｒ＿ｄｎ及びスキャンパルスｓｃｐを印加する際に安定した信号供給が可能なことに対し、サステインパルスｓｕｓを印加する際には、前記第１〜第２遮断スイッチＰＡＳＳ＿ＢＯＴＴＯＭ，ＰＡＳＳ＿ＴＯＰに共振電流及び放電電流が全て流れるようになるため、大容量のスイッチを並列に接続して使用する。
【００３１】
上記のように、大容量のスイッチを並列に接続して使用する場合、信号歪みが発生する可能性があるのみならず、前記回路上に存在する寄生抵抗の成分及びスイッチング素子による電圧降下の成分が大きくなることから、前記エネルギー回収部ＥＲの回収率が減少してプラズマディスプレイパネルの消費電力が増加する可能性がある。
【００３２】
また、用いられるスイッチの個数が増加すれば、回路の大きさが大きくなり、回路が実装されるボードのサイズが増加しなければならず、これにより、回路の構成に必要な費用が増加するという問題がさらに発生する。
【発明の開示】
【発明が解決しようとする課題】
【００３３】
本発明は、上記の従来の技術の問題点を解決するために案出されたものであって、その目的は、任意の正極性電圧及び負極性電圧を使用してプラズマディスプレイ装置を駆動するための駆動波形の形成において、少ない容量のスイッチング素子を使用するか、または別のスイッチング素子がなくても安定したセットアップ信号及びセットダウン信号を印加することにある。
【課題を解決するための手段】
【００３４】
上記目的を達成すべく、本発明に係るプラズマディスプレイ装置によれば、セットアップ信号をスキャンＩＣに印加するセットアップスイッチと、セットダウン信号をスキャンＩＣに印加するセットダウンスイッチとを備えて構成され、前記セットアップスイッチが、スキャンＩＣと接続し、前記セットダウンスイッチが、スキャン電極Ｙの無効電流を回収するエネルギー回収部のインダクターと接続するように構成されることを特徴とする。
【００３５】
このとき、前記セットアップスイッチには、並列にキャパシタが接続し、前記スキャンＩＣが、パネルに印加される前記セットアップ信号の経路を形成するハイスイッチと、パネルに印加されるセットダウン信号の経路を形成するロースイッチとを備えて構成される。
【００３６】
前記エネルギー回収部が、サステイン区間の間に、前記パネルの電流を回収する１つ以上のスイッチ及びインダクターと、前記パネルから回収された無効電流が格納されるソースキャパシタとを備えて構成され、前記エネルギー回収部には、サステインパルスを印加するためのサステイン駆動部が接続するが、前記サステイン駆動部は、少なくとも２つ以上のスイッチで構成されることが好ましい。
【００３７】
上記のように構成されるプラズマディスプレイ装置の駆動方法によれば、リセット期間の間に、低電位のサステイン電圧から第１セットアップ電圧まで上昇する電圧が、第１電極に供給されるステップと、前記第１セットアップ電圧から第２セットアップ電圧までランプ波形の形態で上昇する電圧が、前記第１電極に供給されるステップと、前記第１電極の電圧を前記第２セットアップ電圧から前記第１セットアップ電圧まで減少させるステップと、前記第２セットアップ電圧からセットダウン電圧までランプ波形の形態で下降する電圧が、前記第１電極に供給されるステップとを含み、前記第１セットアップ電圧が、高電位のサステイン電圧と同一に形成されることを特徴とする。
【００３８】
ここで、前記高電位のサステイン電圧と低電位のサステイン電圧との間の中間電圧（以下、サステインの中心電圧という）が、グラウンドレベル、所定の正（＋）極性電圧レベルまたは負（−）極性電圧レベルに多様に設定されることができる。
【００３９】
すなわち、前記プラズマディスプレイ装置がハーフサステイン方式で駆動される場合、前記セットアップ電圧を印加するために備えられるセットアップスイッチと高電位のサステイン電圧を印加するために備えられるスイッチとが同じ電源に接続し、前記セットダウン電圧を印加するために備えられるセットダウンスイッチと低電位のサステイン電圧を印加するために備えられるスイッチとが同じ電源に接続するように構成することにより、別の遮断スイッチがなくてもプラズマディスプレイ装置を構成することができる。
【発明の効果】
【００４０】
本発明によれば、リセット期間の間に、ランプ波形のセットアップ信号またはセットダウン信号を印加するスイッチの位置を調整し、セットアップ信号またはセットダウン信号が逆流することを防止する遮断スイッチがなくても、セットアップ信号及びセットダウン信号を安定に印加することができる。
【発明を実施するための最良の形態】
【００４１】
以下、添付した図面を参照し、本発明に係るプラズマディスプレイ装置及びパネルを駆動するための駆動波形の実施の形態を説明すれば、次の通りである。
【００４２】
プラズマディスプレイパネルは、画像表示のために１つのフレームを複数のサブフィールドに分けて時分割駆動する。各サブフィールドは、放電セル内部の電荷状態を同じ条件に初期化させるリセット期間、選択されたスキャンラインに映像データをアドレス指定するためのアドレス期間、そして映像データに応じて選択されたセル（オンセル）からサステイン放電を発生させることで階調を具現するサステイン期間から構成される。
【００４３】
前記サステイン期間の間には、パネルの前面基板に備えられるスキャン電極Ｙとサステイン電極Ｚにサステインパルスを交互に印加し、これにより、前記両電極間にサステイン放電が起きて階調が表現される。
【００４４】
以下、添付した図面を参照し、本発明の最も好ましい実施の形態を説明すれば、次の通りである。図４は、本発明によるハーフサステイン駆動方式による駆動波形の一実施の形態を示す図であり、図５は、本発明によるプラズマディスプレイ装置の第１の実施の形態を示す図であり、図６Ａ〜図６Ｂは、本発明によるプラズマディスプレイ装置に印加されるセットアップ信号の実施の形態を示す図であり、図７Ａ〜図７Ｅは、本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【００４５】
図４に示すように、プラズマディスプレイ装置を駆動するための駆動波形は、まず、前記スキャン電極Ｙにセットアップリセット信号Ｒ＿ｕｐ及びセットダウンリセット信号Ｒ＿ｄｎが連続して供給され、放電セル内部の壁電荷を消去して初期化させる。
【００４６】
前記セットアップ信号Ｒ＿ｕｐは、正（＋）極性の第１セットアップ電圧Ｖｓｅｔｕｐ１から第２セットアップ電圧Ｖｓｅｔｕｐ２までランプ波形の形態で上昇する信号である。前記セットアップ信号Ｒ＿ｕｐにより、全放電セル内のスキャン電極Ｙとアドレス電極Ｘとの間にリセット放電が発生して、放電セル内部に壁電荷が生成される。
【００４７】
前記セットダウン信号Ｒ＿ｄｎは、前記第２セットアップ電圧Ｖｓｅｔｕｐ２から前記第１セットアップ電圧Ｖｓｅｔｕｐ１まで減少し、続いて、負（−）極性のセットダウン電圧Ｖｓｅｔｄｎまでランプ波形の形態で減少する形態を有する。
【００４８】
放電セルが初期化されれば、映像データに応じて前記アドレス電極Ｘには正（＋）極性のデータパルスｄｐが印加され、前記スキャン電極Ｙには前記データパルスに対向するように負（−）極性のスキャンパルスｓｃｐが供給されて、アドレス放電が発生する。前記スキャンパルスｓｃｐの電圧は、スキャンバイアス電圧Ｖｂｙから負（−）極性のスキャンの最低電圧−Ｖｙまで低くなるスキャン電圧Ｖｓｃである。
【００４９】
ここで、前記セットダウン電圧Ｖｓｅｔｄｎと前記スキャンの最低電圧−Ｖｙとは同一に形成されても良く、異なるように形成されても良いため、本明細書では、前記セットダウン電圧とスキャンの最低電圧とが同一であると仮定して記述するが、前記セットダウン電圧とスキャンの最低電圧は、数Ｖ〜数十Ｖの範囲において異なるように形成されることができる。
【００５０】
以後、前記スキャン電極Ｙとサステイン電極Ｚに交互にサステインパルスｓｕｓが供給されれば、アドレス放電が発生したセルからサステイン放電が発生して画面が表示される。
【００５１】
前記サステイン期間Ｓの間に、前記スキャン電極Ｙまたはサステイン電極Ｚに供給されるサステインパルスｓｕｓの高電位電圧と低電位電圧との間の差をサステイン電圧Ｖｓといい、前記サステインパルスの高電位のサステイン電圧と低電位のサステイン電圧との絶対値が同じであり、前記絶対値がサステイン電圧の半分Ｖｓ／２である場合、これをハーフサステイン（ｈａｌｆ  ｓｕｓｔａｉｎ）駆動方式という。
【００５２】
すなわち、ハーフサステイン駆動方式では、前記サステインパルスｓｕｓの低電位電圧が基底電圧、すなわちグラウンドレベルの電圧ではなく負（−）極性の電圧を有し、前記電圧の大きさがサステイン電圧の半分Ｖｓ／２に該当することが一般的である。
【００５３】
図４に示すように、ハーフサステイン駆動方式では、リセット期間Ｒの間にグラウンドレベルＧＮＤを基準にサステイン電圧Ｖｓの半分Ｖｓ／２程度に上昇した後に、ランプ波形の形態で第２セットアップ電圧Ｖｓｅｔｕｐ２まで上昇するセットアップ信号Ｒ＿ｕｐが印加される。以後には、サステイン電圧の半分Ｖｓ／２まで電圧が減少した後、セットダウン電圧Ｖｓｅｔｄｎまでランプ波形の形態で減少するセットダウン信号Ｒ＿ｄｎが印加される。
【００５４】
アドレス期間Ａの間に、スキャン電極Ｙにはスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙが前記セットダウンリセット信号Ｒ＿ｄｎの最低電圧レベル−Ｖｙである状態においてスキャン電圧Ｖｓｃが印加されて、スキャンバイアス電圧Ｖｂｙを形成する。
【００５５】
アドレス期間Ａでは、スキャン電極に順次、最低電圧−Ｖｙまで電圧が減少するスキャンパルスｓｃｐが印加され、これと同期して、アドレス電極Ｘに映像データに応じるデータパルスｄｐが印加される。
【００５６】
サステイン期間Ｓが始まれば、前記スキャン電極Ｙ及びサステイン電極Ｚに交互にサステインパルスｓｕｓが印加される。前記サステインパルスｓｕｓは、グラウンドレベルＧＮＤを基準に正（＋）極性方向にサステイン電圧の半分Ｖｓ／２と同じ分だけ上昇し、負（−）極性方向にサステイン電圧の半分Ｖｓ／２と同じ分だけ下降して形成される。
【００５７】
上記のように、ハーフサステイン駆動方式では−Ｖｓ／２を基準にリセット信号Ｒ、アドレス信号Ａ及びサステイン信号Ｓが印加されて、プラズマディスプレイ装置を安定に駆動すると共に、駆動マージンを高める。
【００５８】
上記のような駆動波形により駆動される本発明のプラズマディスプレイ装置は、スキャン電極Ｙにセットアップ信号Ｒ＿ｕｐ、セットダウン信号Ｒ＿ｄｎ、スキャンパルスｓｃｐ及びサステインパルスｓｕｓを印加するための回路構成を説明する。
【００５９】
図５に示すように、前記プラズマディスプレイ装置の第１の実施の形態は、セットアップ信号Ｒ＿ｕｐを印加するために備えられるセットアップ駆動部１０と、セットダウン信号Ｒ＿ｄｎを印加するために備えられるセットダウン駆動部２０と、スキャン電圧Ｖｓｃを印加するスキャン駆動部３０と、電流を回収し、これを再使用するエネルギー回収部ＥＲと、前記エネルギー回収部と接続してサステインパルスを印加するために備えられるサステイン駆動部４０と、を備える。
【００６０】
本実施の形態では、スキャン電極Ｙに印加される駆動波形及び前記駆動波形を印加するための回路構成を例に挙げて説明し、アドレス電極Ｘ及びサステイン電極Ｚに印加される駆動波形及び前記駆動波形を印加するための回路構成は、公知による駆動波形及び駆動回路を使用することができることを明らかにする。
【００６１】
前記セットアップ駆動部１０は、導通により前記スキャン電極Ｙに第２セットアップ電圧Ｖｓｅｔｕｐ２を印加するセットアップスイッチＳＥＴ＿ＵＰと、前記セットアップスイッチＳＥＴ＿ＵＰと並列に接続するキャパシタＣとが備えられる。
【００６２】
前記セットアップスイッチＳＥＴ＿ＵＰの一方は、前記第２セットアップ電圧Ｖｓｅｔｕｐ２を印加するために、正（＋）極性の第１電源Ｖ１と接続し、他方は、後述するスキャン駆動部３０のスキャンＩＣ３１と接続する。前記セットアップスイッチＳＥＴ＿ＵＰは前記第１電源Ｖ１と接続するため、前記第２セットアップ電圧Ｖｓｅｔｕｐ２は前記第１電源Ｖ１の大きさを有する。
【００６３】
前記キャパシタＣの一方は、前記第１電源Ｖ１と接続し、他方は、後述するサステイン駆動部４０及びセットダウンスイッチＳＥＴ＿ＤＮと接続して、サステイン期間Ｓの間に、前記セットアップスイッチＳＥＴ＿ＵＰには、前記第１電源Ｖ１と後述する第２電源Ｖ２との間の電圧差と同じ分だけの電圧が格納される。
【００６４】
前記スキャンＩＣ３１は、ハイスイッチ３１ａと、ロースイッチ３１ｂとを備えて構成されるが、本願発明の第１の実施の形態において、前記ハイスイッチ３１ａは、スキャン電極Ｙに印加される前記セットアップ信号Ｒ＿ｕｐの経路を形成し、ロースイッチ３１ｂは、セットダウン信号Ｒ＿ｄｎの経路を形成する。
【００６５】
前記セットダウン駆動部２０は、導通により、前記スキャン電極Ｙにセットダウン電圧Ｖｓｅｔｄｎを印加するセットダウンスイッチＳＥＴ＿ＤＮを備えて構成されるが、前記セットダウンスイッチの一方は、前記セットダウン電圧Ｖｓｅｔｄｎを印加するために負極性の第２電源Ｖ２と接続し、他方は、前記スキャンＩＣ３１と接続する。
【００６６】
前記セットダウンスイッチＳＥＴ＿ＤＮが第２電源Ｖ２と接続しているため、本第１の実施の形態において前記セットダウン電圧Ｖｓｅｔｄｎは、前記第２電源Ｖ２と同一に形成される。
【００６７】
スキャン駆動部３０は、正（＋）極性の第３電源Ｖ３と接続して導通することにより、スキャン電圧Ｖｓｃをスキャン電極Ｙに印加するスキャンＩＣ３１と、スキャンパルスｓｃｐを前記スキャン電極Ｙに印加するスキャンパルススイッチＳＷが前記スキャンＩＣ３１と負（−）極性の第２電源Ｖ２との間に備えられる。
【００６８】
このとき、前記スキャンＩＣ３１と前記第３電源Ｖ３との間には、ダイオードのように電流の逆流を防止する逆流防止用素子がさらに接続することができる。前記スキャンパルススイッチＳＷは、一方が前記スキャンＩＣ３１と接続し、他方が前記第２電源Ｖ２と接続するため、前記スキャンパルススイッチが導通されて形成されるスキャンの最低電圧−Ｖｙは、前記第２電源Ｖ２の大きさと同一に形成される。
【００６９】
前記サステイン駆動部４０は、導通されて高電位のサステイン電圧Ｖｓ＿ｈｉｇｈを印加する第１スイッチＳＵＳ＿ＵＰと、導通されて低電位のサステイン電圧Ｖｓ＿ｌｏｗを印加する第２スイッチＳＵＳ＿ＤＮとを備えて構成される。
【００７０】
前記第１スイッチＳＵＳ＿ＵＰは、一方が前記第１電源Ｖ１と接続し、他方が前記エネルギー回収部ＥＲのインダクターＬと接続し、前記第２スイッチＳＵＳ＿ＤＮは、一方が前記第２電源Ｖ２と接続し、他方が前記エネルギー回収部ＥＲのインダクターＬと接続する。
【００７１】
本願発明の第１の実施の形態において、前記第１スイッチＳＵＳ＿ＵＰは、前記第１電源Ｖ１と前記セットアップスイッチＳＥＴ＿ＵＰと接続するように構成されるため、前記第１スイッチＳＵＳ＿ＵＰが導通すれば、前記第１電源Ｖ１が前記スキャン電極Ｙに印加される。したがって、前記第１スイッチＳＵＳ＿ＵＰが導通することにより形成される高電位のサステイン電圧Ｖｓ＿ｈｉｇｈは、前記第１電源Ｖ１と同一に形成される。
【００７２】
前記第２スイッチＳＵＳ＿ＤＮは、前記第２電源Ｖ２とセットダウンスイッチＳＥＴ＿ＤＮと接続するように構成されるため、前記第２スイッチＳＵＳ＿ＤＮが導通すれば、前記第２電源Ｖ２が前記スキャン電極Ｙに印加されるため、前記第２スイッチＳＵＳ＿ＤＮが導通することにより形成される低電位のサステイン電圧Ｖｓ＿ｌｏｗは、前記第２電源Ｖ２と同じ大きさに形成される。
【００７３】
前記エネルギー回収部ＥＲは、ソースキャパシタＣｓと、前記ソースキャパシタＣｓに格納された電流を前記スキャン電極Ｙに印加する充電スイッチＥＲ＿ＵＰと、前記スキャン電極Ｙから電流を回収して前記ソースキャパシタＣｓに充電する回収スイッチＥＲ＿ＤＮと、共振回路を形成するインダクターＬとを備えて構成される。
【００７４】
前記ソースキャパシタＣｓは、一方が前記充電スイッチＥＲ＿ＵＰと接続し、他方が前記回収スイッチＥＲ＿ＤＮ及び第２電源Ｖ２と接続する。したがって、前記ソースキャパシタＣｓに回収されて格納される電圧は、前記第１電源Ｖ１と第２電源Ｖ２との間の電圧差の半分に形成される。
【００７５】
ここで、前記第１，２セットアップ電圧Ｖｓｅｔｕｐ１，Ｖｓｅｔｕｐ２、セットダウン電圧Ｖｓｅｔｄｎ及び前記第１電源Ｖ１と第２電源Ｖ２は任意の値を有するように設定され得るが、前記第１電源Ｖ１と第２電源Ｖ２との間の電圧差は一定に設定され、前記電圧差はサステイン電圧Ｖｓに設定されることが好ましい。
【００７６】
、前記第１電源Ｖ１と第２電源Ｖ２との電圧差がサステイン電圧Ｖｓであり、前記第１電源Ｖ１の絶対値と前記第２電源Ｖ２の絶対値とが同一であると、前記スキャン電極Ｙに印加される駆動波形は図６Ａに示す通りである。
【００７７】
すなわち、前記第１セットアップ電圧Ｖｓｅｔｕｐ１は、前記第１電源Ｖ１と同一に形成され、前記第２セットアップ電圧Ｖｓｅｔｕｐ２も前記第１電源Ｖ１と同一に形成される。前記セットダウン電圧Ｖｓｅｔｄｎは、前記第２電源Ｖ２に形成され、スキャンの最低電圧−Ｖｙも前記第２電源Ｖ２に形成される。
【００７８】
したがって、前記セットアップ信号Ｒ＿ｕｐは、基底電圧ＧＮＤレベルにおいてサステイン電圧の半分Ｖｓ／２の大きさを有する第１セットアップ電圧Ｖｓｅｔｕｐ１まで垂直に上昇し、前記第１セットアップ電圧Ｖｓｅｔｕｐ１からサステイン電圧の半分Ｖｓ／２の大きさと同じ分だけ、ランプ波形の形態で第２セットアップ電圧Ｖｓｅｔｕｐ２まで上昇する形態を有する。
【００７９】
前記セットダウン信号Ｒ＿ｄｎは、前記第２セットアップ電圧Ｖｓｅｔｕｐ２から前記第１セットアップ電圧Ｖｓｅｔｕｐ１まで垂直に下降し、前記第１セットアップ電圧Ｖｓｅｔｕｐ１からサステイン電圧の半分Ｖｓ／２の大きさと同じ分だけ、ランプ波形の形態で下降する形態を有する。
【００８０】
サステインパルスｓｕｓは、前記第１電源Ｖ１と前記第２電源Ｖ２との間で上昇／下降を繰り返しながら形成されるが、前記サステインパルスｓｕｓの高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗは、グラウンドレベルＧＮＤを中心にスイングして形成される。
【００８１】
前記第１電源Ｖ１と第２電源Ｖ２との電圧差がサステイン電圧Ｖｓであり、前記第１電源Ｖ１の絶対値と前記第２電源Ｖ２の絶対値とが同一でない場合、前記スキャン電極Ｙに印加される駆動波形が変わる。
【００８２】
図６Ｂは、前記第１電源Ｖ１の絶対値と前記第２電源Ｖ２の絶対値とが同一ではなく、前記第２電源Ｖ２の絶対値がより大きい場合に、前記スキャン電極Ｙに印加される駆動波形を示す図である。
【００８３】
このとき、前記セットアップ信号Ｒ＿ｕｐは、前記サステインパルスｓｕｓの高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗとの間の中間電圧レベルから第１電源Ｖ１の大きさを有する第１セットアップ電圧Ｖｓｅｔｕｐ１まで垂直に上昇し、前記第１セットアップ電圧Ｖｓｅｔｕｐ１からサステイン電圧の半分Ｖｓ／２の大きさと同じ分だけ、ランプ波形の形態で第２セットアップ電圧Ｖｓｅｔｕｐ２まで上昇する形態を有する。
【００８４】
前記セットダウン信号Ｒ＿ｄｎは、前記第２セットアップ電圧Ｖｓｅｔｕｐ２から前記第１セットアップ電圧Ｖｓｅｔｕｐ１まで垂直に下降し、前記第１セットアップ電圧Ｖｓｅｔｕｐ１からサステイン電圧Ｖｓと同じ分だけ、ランプ波形の形態で下降する形態を有する。
【００８５】
前記サステインパルスｓｕｓは、前記第１電源Ｖ１と前記第２電源Ｖ２との間で上昇／下降を繰り返しながら形成されるが、前記サステインパルスｓｕｓの高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗは、負極性の電圧を中心にスイングして形成される。
【００８６】
上記のように構成されるプラズマディスプレイ装置の第１の実施の形態を使用して、前記スキャン電極Ｙに駆動波形が印加されることを図７Ａ〜図７Ｅを参照して説明すれば、次の通りである。
【００８７】
リセット期間Ｒが始まれば、サステイン駆動部４０の第１スイッチＳＵＳ＿ＵＰが導通し、前記スキャン電極Ｙには、前記第１電源Ｖ１と同じ第１セットアップ電圧Ｖｓｅｔｕｐ１が印加される。
【００８８】
以後、前記セットアップスイッチＳＥＴ＿ＵＰが導通すれば、前記第１セットアップ電圧Ｖｓｅｔｕｐ１から第２セットアップ電圧Ｖｓｅｔｕｐ２まで上昇するが、前記セットアップスイッチＳＥＴ＿ＵＰに接続した可変抵抗を調節すれば、前記第２セットアップ電圧Ｖｓｅｔｕｐ２までランプ波形の形態で電圧が上昇する。
【００８９】
このとき、前記第１セットアップ電圧Ｖｓｅｔｕｐ１と前記第２セットアップ電圧Ｖｓｅｔｕｐ２との間の電圧差は、前記第１電源Ｖ１から供給される電圧と同一に形成されるが、本実施の形態において前記第１電源Ｖ１から供給される電圧は、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗとの間の電圧差の半分に形成される。
【００９０】
図７Ａに示すように、前記セットアップスイッチＳＥＴ＿ＵＰが導通すれば、前記スキャンＩＣ３１のハイスイッチ３１ａを経る電流パスＩ１が形成され、前記第１電源Ｖ１から第２セットアップ電圧Ｖｓｅｔｕｐ２が前記スキャン電極Ｙに印加される。このとき、前記スキャンＩＣ３１のハイスイッチ３１ａはターンオンし、ロースイッチ３１ｂはターンオフする。
【００９１】
前記セットアップスイッチＳＥＴ＿ＵＰが前記スキャンＩＣ３１と接続しているため、セットアップ信号Ｒ＿ｕｐが印加される際、前記セットアップスイッチＳＥＴ＿ＵＰから他の駆動部２０〜４０に流入する電流がないことから、安定したセットアップ信号の印加が可能である。
【００９２】
特に、前記スキャンＩＣ３１と前記第３電源Ｖ３との間には、逆流防止用素子が備えられるため、前記セットアップ信号Ｒ＿ｕｐが前記第３電源Ｖ３に流入することが防止される。
【００９３】
前記セットアップスイッチＳＥＴ＿ＵＰがターンオフすれば、前記スキャン電極Ｙの電圧は、第１セットアップ電圧Ｖｓｅｔｕｐ１まで減少する。次に、前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャン電極Ｙの電圧が前記セットダウン電圧Ｖｓｅｔｄｎまで減少するが、前記セットダウンスイッチに接続した可変抵抗を調節してランプ波形の形態でセットダウン電圧まで減少させる。
【００９４】
すなわち、図７Ｂに示すように、前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャンＩＣ３１のロースイッチ３１ｂ及び前記セットダウンスイッチを経る電流パスＩ２が形成されるため、前記スキャン電極Ｙに印加される電圧は第２電源Ｖ２まで減少する。
【００９５】
このとき、前記セットダウンスイッチＳＥＴ＿ＤＮが第２電源Ｖ２と接続しているため、セットダウン電圧Ｖｓｅｔｄｎは、前記第２電源Ｖ２と同一に形成される。
【００９６】
前記セットダウンスイッチＳＥＴ＿ＤＮと前記第２スイッチＳＵＳ＿ＤＮの両方ともが、前記第２電源Ｖ２と接続しているため、前記セットダウンスイッチＳＥＴ＿ＤＮが導通する際、スキャン電極Ｙから前記第２スイッチＳＵＳ＿ＤＮに電流が漏れてしまい、スキャン電極Ｙに印加される電圧が前記セットダウン電圧Ｖｓｅｔｄｎまで低くならないことを防止できる。
【００９７】
すなわち、前記セットダウンスイッチＳＥＴ＿ＤＮと前記第２スイッチＳＵＳ＿ＤＮが同じ電源に接続しているため、セットダウン信号Ｒ＿ｄｎが印加される際に、電流漏れがなくなるため、別の遮断スイッチがなくても安定したセットダウン信号の印加が可能となる。
【００９８】
また、前記セットアップスイッチＳＥＴ＿ＵＰ及び前記セットダウンスイッチＳＥＴ＿ＤＮは、全てランプスイッチで構成されるため、前記セットアップスイッチまたはセットダウンスイッチが導通すれば、前記スキャン電極Ｙにはランプ波形の形態で電圧が印加される。
【００９９】
前記アドレス期間Ａが始まるとき、前記スキャンＩＣ３１のハイスイッチ３１ａが導通して、前記スキャン電極Ｙに前記第３電源Ｖ３からスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙはスキャンバイアス電圧Ｖｂｙを有するようになる。
【０１００】
前記スキャン電極Ｙにスキャンパルスｓｃｐを印加するためには、前記スキャン駆動部３０に備えられるスキャンパルススイッチＳＷを導通させ、前記スキャン電極にスキャンの最低電圧−Ｖｙが印加されるようにする。図７Ｃに示すように、前記スキャンパルススイッチＳＷが導通すれば、前記スキャンＩＣ３１から前記スキャンパルススイッチＳＷを経る電流パスＩ３が形成され、前記スキャン電極の電圧がスキャンの最低電圧−Ｖｙまで低くなる。
【０１０１】
このとき、前記スキャンパルススイッチＳＷの一方が前記第２電源Ｖ２と接続しているため、前記スキャンの最低電圧−Ｖｙは、前記第２電源Ｖ２で形成される。
【０１０２】
前記スキャンパルススイッチＳＷも前記セットダウンスイッチＳＥＴ＿ＤＮと同様に、前記第２スイッチＳＵＳ＿ＤＮと接続しているため、前記スキャンパルススイッチＳＷが導通する際、前記第２スイッチＳＵＳ＿ＤＮへの電流漏れがないため、別の遮断スイッチがなくても安定したスキャンパルスｓｃｐ印加が可能となる。
【０１０３】
サステイン期間Ｓが始まれば、前記スキャン電極Ｙにはサステインパルスｓｕｓが印加される。まず、前記エネルギー回収部ＥＲの充電スイッチＥＲ＿ＵＰが導通すれば、前記ソースキャパシタＣｓに充電された電圧がＬＣ共振されて前記スキャン電極Ｙに印加される。
【０１０４】
このとき、図７Ｄに示すように、前記ソースキャパシタＣｓからパネルに流れる電流Ｉ４は、共振により前記ソースキャパシタＣｓに格納された電圧の２倍の電圧が前記スキャン電極Ｙに印加されなければならない。
【０１０５】
しかしながら、前記回路上に存在する寄生抵抗成分または回路素子による電圧降下のため、前記共振電流により前記スキャン電極Ｙに印加される電圧は、ソースキャパシタＣｓに格納された電圧の２倍にならない。
【０１０６】
したがって、前記サステイン駆動部４０の第１スイッチＳＵＳ＿ＵＰが導通すれば、前記第１電源Ｖ１から前記スキャン電極Ｙに電流パスＩ５が形成され、前記スキャン電極Ｙには、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈが印加される。
【０１０７】
図７Ｅに示すように、回収スイッチＥＲ＿ＤＮが導通すれば、前記スキャン電極Ｙから前記回収スイッチＥＲ＿ＤＮを経てソースキャパシタＣｓに電流パスＩ６が形成されて電流が回収される。このとき、前記ソースキャパシタＣｓに回収される電圧は、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗの中間程度に形成される。
【０１０８】
上記のように、ソースキャパシタＣｓに電圧が回収される場合にも、前記スキャン電極Ｙの電圧は、低電位のサステイン電圧Ｖｓ＿ｌｏｗまで低くならないため、前記第２スイッチＳＵＳ＿ＤＮを導通させて前記スキャン電極Ｙの電圧が低電位のサステイン電圧Ｖｓ＿ｌｏｗまで低くなるようにする。
【０１０９】
すなわち、前記第２スイッチＳＵＳ＿ＤＮが導通すれば、前記パネルから第２スイッチを経る電流パスＩ７が形成され、前記スキャン電極Ｙには低電位のサステイン電圧Ｖｓ＿ｌｏｗが印加される。
【０１１０】
このように前記充電スイッチＥＲ＿ＵＰ、回収スイッチＥＲ＿ＤＮ、第１〜第２スイッチＳＵＳ＿ＵＰ，ＳＵＳ＿ＤＮを駆動して、前記スキャン電極Ｙにサステインパルスを印加できる。
【０１１１】
上記のように、プラズマディスプレイ装置が構成されれば、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈを印加する電源及び低電位のサステイン電圧Ｖｓ＿ｌｏｗを印加する電源を用いて、前記セットアップ信号Ｒ＿ｕｐ、セットダウン信号Ｒ＿ｄｎ、スキャンパルスｓｃｐ及びサステインパルスｓｕｓを印加できるため、電源端の構成が簡単となる。
【０１１２】
また、別の遮断スイッチを備えなくてもプラズマディスプレイパネルを駆動するための信号の印加が可能になるため、従来に比べて、プラズマディスプレイパネル駆動回路を構成するのに必要な費用が低減し、回路効率が改善されることができる。
【０１１３】
特に、前記駆動信号を形成するために用いられる第１電源Ｖ１及び第２電源Ｖ２の大きさが固定されず、回路設計者が自由に形成できるため、プラズマディスプレイ装置の特性により前記第１電源Ｖ１及び第２電源Ｖ２を可変することができる。
【０１１４】
図８は、本発明によるプラズマディスプレイ装置の第２の実施の形態を示す図であり、図９Ａ〜図９Ｅは、本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図であり、図１０は、本発明によるプラズマディスプレイ装置の第３の実施の形態を示す図であり、図１１Ａ〜図１１Ｂは、本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【０１１５】
本発明のプラズマディスプレイ装置の第２の実施の形態は、図８に示すように、セットアップ信号Ｒ＿ｕｐを印加するために備えられるセットアップ駆動部１１０と、セットダウン信号Ｒ＿ｄｎを印加するために備えられるセットダウン駆動部１２０と、スキャン電極Ｙに格納された無効電流を回収し、これを再使用するエネルギー回収部ＥＲと、前記エネルギー回収部と接続してサステインパルスｓｕｓを印加するために備えられるサステイン駆動部１４０と、スキャンパルスｓｃｐを印加するスキャン駆動部１３０とが備えられる。
【０１１６】
前記セットアップ駆動部１１０は、セットアップ電圧Ｖｓｅｔｕｐを印加する外部電源である第１電源Ｖ１と接続し、導通により、前記スキャン電極Ｙにセットアップ信号Ｒ＿ｕｐを印加するセットアップスイッチＳＥＴ＿ＵＰを具備する。
【０１１７】
前記セットアップスイッチＳＥＴ＿ＵＰは、可変抵抗と接続するため、前記セットアップスイッチＳＥＴ＿ＵＰと接続した可変抵抗を調節し、前記スキャン電極Ｙに正（＋）極性のランプ波形の形態を有するセットアップ信号Ｒ＿ｕｐを印加させる。
【０１１８】
前記セットアップスイッチＳＥＴ＿ＵＰには並列にキャパシタＣ１が接続するが、前記キャパシタＣ１の一方は、前記セットアップ電圧Ｖｓｅｔｕｐを印加する前記第１電源Ｖ１と接続し、他方は、前記サステイン駆動部１４０と接続する。
【０１１９】
前記セットダウン駆動部１２０は、セットダウン電圧Ｖｓｅｔｄｎを印加する第２電源Ｖ２と接続するセットダウンスイッチＳＥＴ＿ＤＮを備えて構成される。前記セットダウンスイッチＳＥＴ＿ＤＮは、前記セットアップスイッチＳＥＴ＿ＵＰのように可変抵抗と接続し、前記可変抵抗を調節してランプ波形の形態のセットダウン信号Ｒ＿ｄｎを前記スキャン電極Ｙに印加させる。
【０１２０】
前記スキャン駆動部１３０は、スキャン電圧Ｖｓｃを印加するための１つ以上のスキャンスイッチＳｓｃａｎ，Ｓｎｓｃａｎと、スキャンＩＣ１３１と、前記スキャンパルスｓｃｐを印加するために備えられるスキャンパルススイッチＳＷとを備える。
【０１２１】
前記第１スキャンスイッチＳｓｃａｎの一方は、前記スキャン電圧Ｖｓｃを印加する第３電源Ｖ３と接続し、他方は、前記スキャンＩＣ１３１と接続する。
【０１２２】
前記第２スキャンスイッチＳｎｓｃａｎは、前記第１スキャンスイッチＳｓｃａｎと相補的に動作し、前記第２スキャンスイッチの一方は、スキャンＩＣ１３１と接続し、他方は、前記セットダウン駆動部１２０と接続する。
【０１２３】
前記スキャンＩＣ１３１は、スキャン電極Ｙに印加される前記セットアップ信号Ｒ＿ｕｐの経路を形成するハイスイッチ１３１ａと、セットダウン信号Ｒ＿ｄｎの経路を形成するロースイッチ１３１ｂとを備えて構成される。
【０１２４】
アドレス期間Ａが始まれば、前記第１スキャンスイッチＳｓｃａｎが導通して、前記スキャン電極Ｙにはスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙは結局、スキャンバイアス電圧Ｖｂｙを有するようになる。
【０１２５】
前記スキャンパルススイッチＳＷは、一方が前記スキャンＩＣ１３１と接続し、他方が前記スキャンの最低電圧−Ｖｙを印加する第２電源Ｖ２と接続する。
【０１２６】
このとき、前記スキャンパルススイッチＳＷと前記セットダウンスイッチＳＥＴ＿ＤＮとが同じ電源Ｖ２に接続するため、前記スキャンの最低電圧−Ｖｙとセットダウン電圧Ｖｓｅｔｄｎとは同一に形成される。
【０１２７】
したがって、前記セットダウンスイッチＳＥＴ＿ＤＮまたは前記スキャンパルススイッチＳＷが導通すれば、前記スキャン電極Ｙの電圧は、セットダウン電圧Ｖｓｅｔｄｎまたはスキャンの最低電圧−Ｖｙまで低くなる。
【０１２８】
しかしながら、回路構成が変わるか、または前記スイッチのオン・オフタイミングを調節すれば、前記スキャンの最低電圧−Ｖｙとセットダウン電圧Ｖｓｅｔｄｎとが異なるように形成され得る。
【０１２９】
すなわち、前記スキャンパルススイッチＳＷと前記セットダウンスイッチＳＥＴ＿ＤＮとが異なる外部電源と接続するか、または前記スキャンの最低電圧−Ｖｙとセットダウン電圧Ｖｓｅｔｄｎとの間の電圧差を補償する補償電源が備えられる場合、前記スキャンの最低電圧−Ｖｙとセットダウン電圧Ｖｓｅｔｄｎとが異なるように形成され得る。
【０１３０】
前記エネルギー回収部ＥＲは、共振電流を形成するインダクターＬと、前記インダクターと接続して前記スキャン電極Ｙから無効電流を回収する１つ以上のスイッチＥＲ＿ＵＰ，ＥＲ＿ＤＮとからなる。
【０１３１】
前記スイッチＥＲ＿ＵＰ，ＥＲ＿ＤＮは、前記スキャン電極Ｙに格納されたエネルギーを回収する回収スイッチＥＲ＿ＤＮと、前記回収されたエネルギーを前記スキャン電極Ｙに印加する充電スイッチＥＲ＿ＵＰとからなる。このとき、前記充電／回収スイッチＥＲ＿ＵＰ，ＥＲ＿ＤＮの一方には、共振電流の逆流を防止するために、ダイオードＤ３，Ｄ４がそれぞれ接続する。
【０１３２】
一般に、ハーフサステイン駆動方式では、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈ及び低電位のサステイン電圧Ｖｓ＿ｌｏｗは、サステイン電圧Ｖｓの半分の大きさであり、前記二電圧の絶対値の符号は反対である。
【０１３３】
前記エネルギー回収部ＥＲに回収される電圧は、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗの中間レベルに設定されるが、本発明のプラズマディスプレイ装置は、ハーフサステイン駆動を行うため、前記エネルギー回収部ＥＲに回収される電圧は基底電圧ＧＮＤレベルに設定される。
【０１３４】
したがって、本実施の形態のエネルギー回収部ＥＲは、別のキャパシタを具備しなくても、前記充電スイッチＥＲ＿ＵＰと回収スイッチＥＲ＿ＤＮとの間に基底電圧ＧＮＤを接続してもよい。
【０１３５】
前記サステイン駆動部１４０は、導通により正（＋）極性の外部電源がスキャン電極Ｙに印加されるように第４電源Ｖ４と接続する第１スイッチＹｓｕｓ＿ｕｐと、前記第１スイッチが導通することにより、電流が充電されるキャパシタＣ２と、前記第１スイッチと相補的に動作し、導通して前記スキャン電極Ｙ及びキャパシタＣ２から電流を放電させる第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄとを備えて構成される。
【０１３６】
前記第１スイッチＹｓｕｓ＿ｕｐは、ドレイン端が前記正（＋）極性の電圧Ｖｓ／２を印加する第４電源Ｖ４と接続し、前記第２スイッチＹｓｕｓ＿ｄｎは、前記第１スイッチのソースと同一ノードｎ１に接続する。このとき、前記第４電源は、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈが印加されるようにサステイン電圧の半分Ｖｓ／２の大きさを有する。
【０１３７】
前記キャパシタＣ２は、一方が前記第２スイッチＹｓｕｓ＿ｄｎのソース端と同一ノードｎ２に接続し、前記第３スイッチＹｓｕｓ＿ｇｎｄのドレイン端と前記キャパシタの他方Ｃ２が同一ノードｎ３と接続し、前記第３スイッチＹｓｕｓ＿ｇｎｄと前記キャパシタは並列に接続する。このとき、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄは基底電圧ＧＮＤと接続する。
【０１３８】
前記回収スイッチＥＲ＿ＤＮが導通すれば、前記スキャン電極Ｙから電流が回収され、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記スキャン電極Ｙから電流が漏れて、前記スキャン電極Ｙは、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈから低電位のサステイン電圧Ｖｓ＿ｌｏｗまで減少する。
【０１３９】
前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記キャパシタＣ２から放電する電流が前記第１スイッチＹｓｕｓ＿ｕｐに流れるようになる。
【０１４０】
すなわち、前記キャパシタＣ２より前記第１スイッチＹｓｕｓ＿ｕｐと前記セットアップ駆動部１１０とが接続したノードｎ１の電圧が高いため、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記キャパシタＣ２から前記第１スイッチＹｓｕｓ＿ｕｐに電流が流れるようになり、前記サステイン電極Ｙに印加される電圧が低電位のサステイン電圧Ｖｓ＿ｌｏｗまで低くなることができない。
【０１４１】
これを防止するために、前記第１スイッチＹｓｕｓ＿ｕｐと前記キャパシタＣ２との間には、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通することにより、前記キャパシタＣ２から放電される電流が前記第１スイッチＹｓｕｓ＿ｕｐに逆流することを防止するダイオードＤ１（以下、第１ダイオードという）のような逆流防止用素子が接続する。
【０１４２】
前記第１ダイオードＤ１は、アノードが前記第１スイッチＹｓｕｓ＿ｕｐと接続し（ｎ１）、カソードが前記キャパシタ一方と接続する（ｎ３）。
【０１４３】
また、前記スキャン電極Ｙに負極性の低電位のサステイン電圧Ｖｓ＿ｌｏｗの波形を印加するために、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通するとき、前記キャパシタＣ２から放電される電流が逆流できる。
【０１４４】
この場合、前記スキャン電極Ｙから前記第２スイッチＹｓｕｓ＿ｄｎ、キャパシタＣ２と前記第３スイッチＹｓｕｓ＿ｇｎｄを経る電流パスが正常に形成されることができないため、前記スキャン電極Ｙに正常的なサステインパルスｓｕｓが印加できない。
【０１４５】
これを防止するために、ダイオードＤ２（以下、第２ダイオードという）のような逆流防止用素子が備えられるが、前記ダイオードＤ２のアノードは、前記キャパシタＣ２の一方ｎ２と接続し、カソードは、前記第３スイッチＹｓｕｓ＿ｇｎｄのソース端と接続する。
【０１４６】
上記のように構成されるサステイン駆動部１４０は、スキャン電極Ｙにサステインパルスｓｕｓを印加するために、エネルギー回収部ＥＲと接続するとともに、前記セットアップ駆動部１１０と接続する。
【０１４７】
したがって、前記セットアップスイッチＳＥＴ＿ＵＰが導通してセットアップ電圧Ｖｓｅｔｕｐが前記スキャン電極Ｙに印加される時、前記セットアップスイッチを通過した電流が前記スキャン電極Ｙのみに流れることではなく、前記サステイン駆動部１４０に流れることもある。
【０１４８】
前記セットアップ電圧Ｖｓｅｔｕｐが前記サステイン駆動部１４０に印加されると、前記スキャン電極Ｙに正常的なセットアップ信号Ｒ＿ｕｐを印加できないため、前記サステイン駆動部１２０には、前記セットアップ信号を遮断するための経路遮断用スイッチＳｂｌｏｃｋを備えて構成される。
【０１４９】
前記経路遮断用スイッチＳｂｌｏｃｋは、前記第１スイッチＹｓｕｓ＿ｕｐとプッシュプル方式で接続し、前記第１スイッチＹｓｕｓ＿ｕｐから前記スキャン電極Ｙへ向かう電流は通過させ、前記セットアップスイッチＳＥＴ＿ＵＰから前記第１スイッチＹｓｕｓ＿ｕｐに流れる電流は遮断させる。
【０１５０】
すなわち、第１スイッチＹｓｕｓ＿ｕｐ及び経路遮断用スイッチＳｂｌｏｃｋとの間には、前記セットアップ信号Ｒ＿ｕｐをパネルに印加するセットアップスイッチＳＥＴ＿ＵＰが直接接続するため、前記セットアップスイッチＳＥＴ＿ＵＰが導通することにより、前記サステイン駆動部１４０に流れていく電流を遮断できるようになる。
【０１５１】
前記経路遮断用スイッチＳｂｌｏｃｋの場合、放電電流のみが流れるようになるため、前記経路遮断用スイッチＳｂｌｏｃｋを通過する電流の量が小さくて、小さな容量のスイッチング素子を使用してサステイン駆動部１４０を構成できる。
【０１５２】
また、前記経路遮断用スイッチＳｂｌｏｃｋが前記第１スイッチＹｓｕｓ＿ｕｐとプッシュプル方式で接続するため、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈから低電位のサステイン電圧Ｖｓ＿ｌｏｗに下降するサステインパルスｓｕｓの印加が、従来と同様に行われる。
【０１５３】
したがって、別のスイッチオン・オフタイミングを変化させる必要なく、前記経路遮断用スイッチＳｂｌｏｃｋを使用して簡単にスキャン電極Ｙに駆動波形を印加するための駆動回路を構成できるようになる。
【０１５４】
本実施の形態において、前記セットダウンスイッチＳＥＴ＿ＤＮまたは前記スキャンパルススイッチＳＷが導通すれば、前記スキャン電極Ｙの電圧は、セットダウン電圧Ｖｓｅｔｄｎまたはスキャンの最低電圧−Ｖｙまで低くなる。
【０１５５】
このとき、前記セットダウンスイッチＳＥＴ＿ＤＮ及び前記スキャンパルススイッチＳＷの一方が、前記サステイン駆動部１４０及びエネルギー回収部ＥＲと接続するため、前記スキャン電極Ｙの電圧がセットダウン電圧Ｖｓｅｔｄｎまたはスキャンの最低電圧−Ｖｙまで低くならない。
【０１５６】
したがって、セットダウン信号Ｒ＿ｄｎが印加される期間またはアドレス期間Ａの間に、前記スキャン電極Ｙが前記セットダウン電圧Ｖｓｅｔｄｎまたはスキャンの最低電圧−Ｖｙまで到達できない電流パスを遮断するために、本実施の形態のプラズマディスプレイ装置は、遮断スイッチＳｐａｓｓ＿ｔｏｐをさらに備えて構成される。
【０１５７】
上記のように構成される本発明の第２の実施の形態によるプラズマディスプレイ装置を使用して、前記スキャン電極Ｙに駆動波形が印加されることを電流パスを使用して説明すれば、以下の通りである。
【０１５８】
リセット期間Ｒが始まれば、前記サステイン駆動部１４０の第１スイッチＹｓｕｓ＿ｕｐが導通し、前記スキャン電極Ｙに高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと同じ電圧が印加される。
【０１５９】
以後、前記セットアップスイッチＳＥＴ＿ＵＰが導通すれば、図９Ａに示すように、セットアップ電圧Ｖｓｅｔｕｐを供給する第１電源Ｖ１からセットアップスイッチＳＥＴ＿ＵＰ、遮断スイッチＳｐａｓｓ＿ｔｏｐとスキャンＩＣ１３１を経てスキャン電極Ｙに電流パスＩ１が形成されることにより、セットアップ信号Ｒ＿ｕｐが印加される。
【０１６０】
このとき、前記スキャンＩＣ１３１のハイスイッチ１３１ａはターンオンし、ロースイッチ１３１ｂはターンオフする。したがって、前記セットアップ信号Ｒ＿ｕｐは、前記ロースイッチ１３１ｂのボディーダイオードを通過して前記スキャン電極Ｙに印加される。
【０１６１】
このとき、前記セットアップスイッチＳＥＴ＿ＵＰを通過した電流は、前記サステイン駆動部１４０に流れるが（Ｉ１´）、前記サステイン駆動部１４０に流入する電流は、前記経路遮断用スイッチＳｂｌｏｃｋにより遮断される。
【０１６２】
セットダウン信号Ｒ＿ｄｎを印加するためには、前記セットアップスイッチＳＥＴ＿ＵＰがターンオフし、前記セットダウンスイッチＳＥＴ＿ＤＮがターンオンする。前記セットアップスイッチＳＥＴ＿ＵＰがターンオフすれば、前記スキャン電極Ｙの電圧は、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈまで下降し、前記セットダウンスイッチＳＥＴ＿ＤＮがターンオンすれば、図９Ｂに示すように、前記スキャン電極Ｙから前記第２電源Ｖ２まで電流パスＩ２が形成され、前記スキャン電極Ｙにはセットダウン電圧Ｖｓｅｔｄｎが印加される。
【０１６３】
前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャン電極Ｙから前記エネルギー回収部ＥＲの回収スイッチＥＲ＿ＤＮへの電流パスＩ２´が形成される。
【０１６４】
前記スキャン電極Ｙから回収スイッチＥＲ＿ＤＮまでの電流パスＩ２´が形成されれば、前記スキャン電極には、負（−）極性のセットダウン電圧Ｖｓｅｔｄｎが印加されることができない。
【０１６５】
したがって、前記スキャン電極Ｙから回収スイッチＥＲ＿ＤＮまでの電流パスＩ２´は、前記遮断スイッチＳｐａｓｓ＿ｔｏｐにより遮断されて、安定したセットダウン信号Ｒ＿ｄｎの印加が可能となる。
【０１６６】
また、前記セットアップスイッチＳＥＴ＿ＵＰ及び前記セットダウンスイッチＳＥＴ＿ＤＮは、全てランプスイッチで構成されるため、前記セットアップスイッチＳＥＴ＿ＵＰまたはセットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャン電極Ｙには、ランプ波形の形態で電圧が印加される。
【０１６７】
アドレス期間Ａが始まれば、前記第１スキャンスイッチＳｓｃａｎがターンオンし、同時に前記第２スキャンスイッチＳｎｓｃａｎはターンオフする。図９Ｃに示すように、前記第１スキャンスイッチＳｓｃａｎがターンオンすれば、前記第１スキャンスイッチＳｓｃａｎを通過した電流Ｉ３は、前記スキャンＩＣ１３１のハイスイッチ１３１ａを通過してスキャン電極Ｙに印加される。これにより、前記スキャン電極Ｙにはスキャン電圧Ｖｓｃが印加され、前記スキャン電極Ｙはバイアス電圧Ｖｂｙを有する。
【０１６８】
前記スキャン電極Ｙにスキャンパルスｓｃｐを印加するためには、前記スキャン駆動部１３０に備えられるスキャンパルススイッチＳＷを導通させて、前記スキャン電極Ｙにスキャンの最低電圧−Ｖｙを印加させる。
【０１６９】
前記スキャンパルススイッチＳＷが導通すれば、前記スキャン電極Ｙから第２電源Ｖ２までの電流パスＩ４が形成され、前記スキャン電極Ｙにはスキャンの最低電圧−Ｖｙが印加される。
【０１７０】
このとき、前記スキャン電極Ｙから前記エネルギー回収部ＥＲの回収スイッチＥＲ＿ＤＮへの電流パスＩ４´が形成されれば、前記スキャン電極Ｙの電圧が前記スキャンの最低電圧−Ｖｙまで減少しない。しかし、上記のように、前記遮断スイッチＳｐａｓｓ＿ｔｏｐが備えられれば、前記スキャン電極Ｙから前記エネルギー回収部ＥＲへの電流パスＩ４´が遮断される。
【０１７１】
サステイン期間Ｓが始まれば、まず前記エネルギー回収部ＥＲの充電スイッチＥＲ＿ＵＰをターンオンさせ、前記スキャン電極Ｙに正（＋）極性の高電位のサステイン電圧Ｖｓ＿ｈｉｇｈを印加する（Ｉ５）。
【０１７２】
このとき、前記電流パスＩ５上に存在する寄生抵抗及びスイッチまたはダイオードによる電圧降下により、前記スキャン電極Ｙに印加される電圧が共振により回収電圧の２倍とならないため、前記充電スイッチＥＲ＿ＵＰのターンオン後に、前記第１スイッチＹｓｕｓ＿ｕｐをターンオンさせる（Ｉ６）。
【０１７３】
すなわち、図９Ｄに示すように、電流パスＩ５，Ｉ６が形成されて、前記スキャン電極Ｙに上昇するサステインパルスｓｕｓが印加されるが、前記充電スイッチＥＲ＿ＵＰがターンオンすれば、前記スキャン電極Ｙは、低電位のサステイン電圧Ｖｓ＿ｌｏｗから上昇して高電位のサステイン電圧Ｖｓ＿ｈｉｇｈの近くまで上昇する。
【０１７４】
このとき、前記第１スイッチＹｓｕｓ＿ｕｐが続いてターンオンすれば、共振により形成された電圧から高電位のサステイン電圧Ｖｓ＿ｈｉｇｈまでの差動分が補償され、前記スキャン電極Ｙには、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈが印加され、前記第１スイッチＹｓｕｓ＿ｕｐが導通する間に、前記スキャン電極Ｙは高電位のサステイン電圧Ｖｓ＿ｈｉｇｈを維持する。
【０１７５】
反対に、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄをターンオンさせる前に、前記第２回収スイッチＥＲ＿ＤＮをターンオンさせ、前記スキャン電極Ｙに印加された電圧を回収して、次回のサステインパルスを印加する際に使用する。
【０１７６】
すなわち、図９Ｅに示すように、前記回収スイッチＥＲ＿ＤＮがターンオンすれば、前記スキャン電極ＹからインダクターＬを経て前記回収スイッチＥＲ＿ＤＮまで電流パスＩ７が形成され、前記スキャン電極Ｙの無効電流が回収される。
【０１７７】
前記電流の回収は、前記スキャン電極Ｙと前記インダクターＬとの間の共振により行われるが、回路上に存在する寄生抵抗成分または回路素子による電圧降下により、前記回収スイッチＥＲ＿ＤＮが導通しても、前記スキャン電極Ｙの電圧は、負（−）極性の低電位のサステイン電圧Ｖｓ＿ｌｏｗまで減少できない。
【０１７８】
したがって、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記スキャン電極Ｙから前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄを経る電流パスＩ８が形成されて、前記共振により形成された電圧と低電位のサステイン電圧Ｖｓ＿ｌｏｗとの間の差動分が補償されて、前記スキャン電極の電圧は、低電位のサステイン電圧Ｖｓ＿ｌｏｗまで減少する。
【０１７９】
上記のように、スキャン電極Ｙに駆動波形を印加するための駆動回路の構成が示されたが、前記サステイン駆動部１２０及びエネルギー回収部ＥＲを使用してサステイン電極Ｚにサステインパルスｓｕｓを印加する回路を構成することができる。
【０１８０】
すなわち、上記と同じサステイン駆動部１２０及びエネルギー回収部ＥＲを使用して、前記スキャン電極Ｙに印加されることと同じサステインパルスｓｕｓをサステイン電極Ｚに印加できる。
【０１８１】
本発明のプラズマディスプレイ装置の第３の実施の形態を、図１０を参照して説明すれば、以下の通りである。本実施の形態も第２の実施の形態と同様に、セットアップ信号Ｒ＿ｕｐを印加するセットアップ駆動部２１０と、セットダウン信号Ｒ＿ｄｎを印加するセットダウン駆動部２２０、無効電流を回収し、これを再使用するエネルギー回収部ＥＲと、前記エネルギー回収部と接続してスキャン電極Ｙにサステインパルスｓｕｓを印加するサステイン駆動部２４０と、スキャンパルスｓｃｐを印加するスキャン駆動部２３０とが備えられる。
【０１８２】
前記セットアップ駆動部２１０と、セットダウン駆動部２２０と、エネルギー回収部ＥＲ及びスキャン駆動部２３０の構成は、図７に示す第２の実施の形態と同様である。
【０１８３】
前記セットアップ駆動部２１０には、第１電源Ｖ１と接続してセットアップ信号Ｒ＿ｕｐを印加するセットアップスイッチＳＥＴ＿ＵＰが備えられ、セットダウン駆動部２２０には、第２電源Ｖ２と接続してセットダウン信号Ｒ＿ｄｎを印加するセットダウンスイッチＳＥＴ＿ＤＮが備えられる。前記セットアップスイッチＳＥＴ＿ＵＰとセットダウンスイッチＳＥＴ＿ＤＮは、全てランプ波形の形態の信号を印加する。
【０１８４】
前記スキャン駆動部２３０は導通して、スキャン電圧Ｖｓｃを印加する１つ以上のスキャンスイッチＳｓｃａｎ，Ｓｎｓｃａｎと、スキャンＩＣ２３１と、前記スキャンパルスｓｃｐを印加するために備えられるスキャンパルススイッチＳＷとを備える。
【０１８５】
前記エネルギー回収部ＥＲは、共振電流を形成するインダクターＬと、無効回収する充電スイッチＥＲ＿ＵＰと、前記回収された無効電流を前記スキャン電極Ｙに印加する回収スイッチＥＲ＿ＤＮとからなる。
【０１８６】
このとき、前記充電／回収スイッチＥＲ＿ＵＰ，ＥＲ＿ＤＮの一方には、共振電流の逆流を防止するために、ダイオードＤ３，Ｄ４のような逆流防止用素子がそれぞれ接続する。
【０１８７】
本明細書に備えられるエネルギー回収部ＥＲは、ウェーバー（Ｗｅｂｅｒ）回路に起因したエネルギー回収部を例に挙げて説明するが、前記エネルギー回収部は、公知によるいかなる他のエネルギー回収部に代替できることを明らかにする。
【０１８８】
前記サステイン駆動部２４０には、第４電源Ｖ４と接続してサステイン電圧の半分Ｖｓの大きさを有する正（＋）極性の高電位のサステイン電圧Ｖｓ＿ｈｉｇｈをスキャン電極Ｙに印加する第１スイッチＹｓｕｓ＿ｕｐと、前記第１スイッチが導通することにより、電流が充電されるキャパシタＣ２と、前記第１スイッチと相補的に動作し、導通して前記スキャン電極Ｙ及びキャパシタＣ２から電流を放電させる第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄとを備えて構成される。
【０１８９】
前記キャパシタＣ２は、一方が前記第２スイッチＹｓｕｓ＿ｄｎと接続し、他方が前記第１スイッチＹｓｕｓ＿ｕｐと接続する。前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄは、前記キャパシタＣ２を隔てて並列に接続する。このとき、前記第２〜第３スイッチの一方は接地ＧＮＤと接続する。
【０１９０】
前記第１スイッチＹｓｕｓ＿ｕｐが導通すれば、正（＋）極性の高電位のサステイン電圧Ｖｓ＿ｈｉｇｈが前記第４電源Ｖｓ４から前記第１スイッチＹｓｕｓ＿ｕｐを経て前記スキャン電極Ｙに印加される。
【０１９１】
これと同時に、前記キャパシタＣ２には、前記第４電源Ｖｓ４から電流が印加されて、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと同じ分だけの電圧となる。
【０１９２】
前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記スキャン電極Ｙから電流が漏れて、前記スキャン電極Ｙは、正（＋）極性の高電位のサステイン電圧Ｖｓ＿ｈｉｇｈから負（−）極性の低電位のサステイン電圧−Ｖｓ＿ｌｏｗまで減少する。
【０１９３】
前記第１スイッチＹｓｕｓ＿ｕｐと前記キャパシタＣ２との間には、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通することにより、前記キャパシタから放電される電流が前記第１スイッチＹｓｕｓ＿ｕｐに逆流することを防止する逆流防止用素子Ｄ１が備えられる。
【０１９４】
また、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通することにより、接地ＧＮＤに向かう電流が前記キャパシタＣ２に逆流することを防止する逆流防止用素子Ｄ２が備えられる。
【０１９５】
前記サステイン駆動部２４０は、スキャン電極Ｙにサステインパルスｓｕｓを印加するために、エネルギー回収部ＥＲと接続し、これと同時に前記セットアップ駆動部２１０と接続する。
【０１９６】
したがって、前記セットアップスイッチＳＥＴ＿ＵＰが導通してセットアップ電圧Ｖｓｅｔｕｐが前記スキャン電極Ｙに印加されるとき、前記セットアップスイッチＳＥＴ＿ＵＰを通過した電流が前記スキャン電極Ｙのみに流れることではなく、前記サステイン駆動部２４０に流れることができる。
【０１９７】
前記セットアップ電圧Ｖｓｅｔｕｐが前記サステイン駆動部１４０に印加されると、前記スキャン電極Ｙに正常的なセットアップ信号Ｒ＿ｕｐを印加することができないため、前記サステイン駆動部２４０と前記セットアップ駆動部２１０との間には、遮断スイッチＳｐａｓｓ＿ｂｏｔｔｏｍを備えて構成される。
【０１９８】
また、セットダウン信号Ｒ＿ｄｎまたはスキャンパルスｓｃｐが印加されるとき、前記スキャン電極Ｙの電圧が減少すれば、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄと前記遮断スイッチＳｐａｓｓ＿ｂｏｔｔｏｍに接続したボディーダイオードが導通して、前記サステイン駆動部２４０から電流が流入することができる。
【０１９９】
この場合、前記セットダウンスイッチＳＥＴ＿ＤＮまたはスキャンパルススイッチＳＷが導通しても、前記スキャン電極Ｙには低電位のサステイン電圧Ｖｓ＿ｌｏｗ以下には電圧降下がなされないため、正常的なセットダウン信号Ｒ＿ｄｎまたはスキャンパルスｓｃｐの印加が不可能になる。
【０２００】
したがって、前記サステイン駆動部２４０には、セットダウン信号Ｒ＿ｄｎまたはスキャンパルスｓｃｐが印加されるとき、前記サステイン駆動部２４０からスキャン電極Ｙに流入する電流を遮断するために、前記第３スイッチＹｓｕｓ＿ｇｎｄを介してスキャン電極Ｙに逆流する電流の経路を遮断する経路遮断用スイッチＳｂｌｏｃｋが備えられる。
【０２０１】
前記経路遮断用スイッチＳｂｌｏｃｋは、前記第３スイッチＹｓｕｓ＿ｇｎｄとプッシュプル方式で接続する。したがって、前記経路遮断用スイッチは、サステイン期間Ｓの間に、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈから低電位のサステイン電圧Ｖｓ＿ｌｏｗに減少するサステインパルスｓｕｓを印加するために、前記キャパシタＣ２から第３スイッチＹｓｕｓ＿ｇｎｄに流れる電流は通過させ、リセット期間Ｒまたはアドレス期間Ａの間には、前記第３スイッチＹｓｕｓ＿ｇｎｄからスキャン電極Ｙへ向かう電流は遮断する。
【０２０２】
前記経路遮断用スイッチＳｂｌｏｃｋは、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通することにより形成される放電電流のみが通過されるため、従来より小さな容量のスイッチング素子を使用して前記サステイン駆動部２４０を構成することができる。
【０２０３】
特に、前記放電電流が通過するスイッチの個数が減少し、前記電流パスも減るため、前記経路遮断用スイッチＳｂｌｏｃｋを経た信号の歪み及びエネルギーの回収率が低下することを防止するようになる。
【０２０４】
また、用いられるスイッチング素子の個数が減少することから、前記駆動回路を構成するのに必要な費用を減らすことができ、プラズマディスプレイ装置の製造費用を減らすようになる。
【０２０５】
したがって、別のスイッチオン・オフタイミングを変化させる必要なく、前記経路遮断用スイッチＳｂｌｏｃｋを使用して簡単にスキャン電極Ｙに駆動波形を印加するための駆動回路を構成できるようになる。
【０２０６】
上記のように構成される本発明の第３の実施の形態にによるプラズマディスプレイ装置を使用して前記スキャン電極Ｙに駆動波形が印加されることを、図１１Ａ〜図１１Ｅを参照して説明すれば、以下の通りである。
【０２０７】
まず、リセット期間Ｒが始まれば、前記サステイン駆動部２４０の第１スイッチＹｓｕｓ＿ｕｐが導通し、前記スキャン電極Ｙに高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと同じ電圧が印加される。
【０２０８】
以後、図１１Ａに示すように、セットアップスイッチＳＥＴ＿ＵＰが導通すれば、セットアップ電圧Ｖｓｅｔｕｐを供給する第１電源Ｖ１からセットアップスイッチＳＥＴ＿ＵＰ、スキャンＩＣ１３１を経てスキャン電極Ｙに電流パスＩ１が形成されることによって、セットアップ信号Ｒ＿ｕｐが印加される。
【０２０９】
このとき、前記スキャンＩＣ１３１のハイスイッチ１３１ａはターンオンし、ロースイッチ１３１ｂはターンオフするため、前記セットアップ信号Ｒ＿ｕｐは前記ロースイッチ１３１ｂのボディーダイオードを通過して前記スキャン電極Ｙに印加される。
【０２１０】
このとき、前記セットアップスイッチＳＥＴ＿ＵＰから前記サステイン駆動部２４０に流入する電流Ｉ１´は、前記遮断スイッチＳｐａｓｓ＿ｂｏｔｔｏｍによって遮断される。
【０２１１】
セットダウン信号Ｒ＿ｄｎを印加するためには、前記セットアップスイッチＳＥＴ＿ＵＰがターンオフし、前記セットダウンスイッチＳＥＴ＿ＤＮがターンオンする。前記セットアップスイッチＳＥＴ＿ＵＰがターンオフすれば、前記スキャン電極Ｙの電圧は、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈまで下降する。
【０２１２】
以後に、前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、図１１Ｂに示すように、前記スキャン電極Ｙから第２電源Ｖ２まで電流パスＩ２が形成されて、前記スキャン電極Ｙにはセットダウン電圧Ｖｓｅｔｄｎが印加される。本明細書において、前記セットダウン電圧Ｖｓｅｔｄｎは、スキャンの最低電圧−Ｖｙと同一に形成される。
【０２１３】
前記セットダウンスイッチＳＥＴ＿ＤＮが導通すれば、前記スキャン電極Ｙから前記エネルギー回収部ＥＲまたは前記サステイン駆動部２４０からパネルに電流Ｉ２´が流入し、この場合、前記スキャン電極Ｙには、負（−）極性のセットダウン電圧Ｖｓｅｔｄｎが印加されることができない。
【０２１４】
しかし、本実施の形態のように、経路遮断用スイッチＳｂｌｏｃｋが備えられば、前記サステイン駆動部２４０からスキャン電極Ｙへ流入する電流が、前記経路遮断用スイッチＳｂｌｏｃｋにより遮断されて、安定したセットダウン信号Ｒ＿ｄｎの印加が可能となる。
【０２１５】
アドレス期間Ａが始まれば、前記第１スキャンスイッチＳｓｃａｎがターンオンすると共に、前記第２スキャンスイッチＳｎｓｃａｎはターンオフし、スキャン電極Ｙにスキャン電圧Ｖｓｃが印加されて、前記スキャン電極Ｙはスキャンバイアス電圧Ｖｂｙを有するようになる。
【０２１６】
図１１Ｃに示すように、前記第１スキャンスイッチＳｓｃａｎを通過した電流Ｉ３は、前記スキャンＩＣ１３１のハイスイッチ１３１ａを通過してスキャン電極Ｙに印加される。
【０２１７】
前記アドレス期間Ａが開始する際に、前記スキャン電極Ｙに印加されていたセットダウン電圧Ｖｓｅｔｄｎが、前記第１スキャンスイッチＳｓｃａｎが導通することにより印加されるスキャン電圧Ｖｓｃより大きいため、前記スキャン電極Ｙは、負（−）極性のバイアス電圧Ｖｂｙを有するようになる。
【０２１８】
前記スキャンパルススイッチＳＷが導通すれば、前記スキャン電極Ｙから負（−）極性の第３電源Ｖ３までの電流パスＩ４が形成され、前記スキャン電極Ｙには、スキャンの最低電圧−Ｖｙが印加される。
【０２１９】
このとき、前記サステイン駆動部２４０から前記スキャン電極Ｙに電流Ｉ４´が流入して、前記スキャン電極Ｙの電圧が前記スキャンの最低電圧−Ｖｙまで減少しないこともある。
【０２２０】
したがって、前記サステイン駆動部２４０に経路遮断用スイッチＳｂｌｏｃｋが備えられれば、前記サステイン駆動部２４０からスキャン電極Ｙに流入する電流Ｉ４´が前記経路遮断用スイッチＳｂｌｏｃｋにより遮断される。
【０２２１】
サステイン期間Ｓが始まれば、図１１Ｄに示すように、前記エネルギー回収部ＥＲの充電スイッチＥＲ＿ＵＰをターンオンさせて、前記スキャン電極Ｙに正（＋）極性の高電位のサステイン電圧Ｖｓ＿ｈｉｇｈを印加する（Ｉ５）。
【０２２２】
このとき、電流パス上に存在する寄生抵抗及びスイッチまたはダイオードによる電圧降下により、前記回収された電圧が共振し、前記回収された電圧の２倍だけの電圧を前記スキャン電極Ｙに印加できないため、前記充電スイッチＥＲ＿ＵＰがターンオンした後に、前記第１スイッチＹｓｕｓ＿ｕｐをターンオンさせる（Ｉ６）。
【０２２３】
前記スキャン電極Ｙの無効電流を回収するためには、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄをターンオンしなければならないが、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄをターンオンする前に、前記回収スイッチＥＲ＿ＤＮをターンオンして、前記スキャン電極Ｙに印加された電圧を回収し、次回のサステインパルスｓｕｓを印加する際に使用するようにする。
【０２２４】
すなわち、図１１Ｅに示すように、前記回収スイッチＥＲ＿ＤＮがターンオンすれば、前記スキャン電極ＹからインダクターＬを経て前記回収スイッチＥＲ＿ＤＮまで電流パスＩ７が形成され、前記スキャン電極Ｙの無効電流が回収される。
【０２２５】
前記電流の回収は、スキャン電極Ｙと前記インダクターＬとの間の共振によるもので、前記回収スイッチＥＲ＿ＤＮが導通しても前記スキャン電極Ｙの電圧は負極性のサステイン最低電圧Ｖｓ＿ｌｏｗまで減少しない。
【０２２６】
したがって、前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄが導通すれば、前記スキャン電極Ｙから前記第２〜第３スイッチＹｓｕｓ＿ｄｎ，Ｙｓｕｓ＿ｇｎｄを経る電流パスＩ８が形成され、前記スキャン電極Ｙの電圧は、負極性のサステイン最低電圧Ｖｓ＿ｌｏｗまで減少する。
【０２２７】
このとき、前記キャパシタＣ２から第３スイッチＹｓｕｓ＿ｇｎｄを通過した電流Ｉ８は、前記経路遮断用スイッチＳｂｌｏｃｋに接続したボディーダイオードを通過して流れる。
【０２２８】
上記のように、プラズマディスプレイ装置で駆動波形を印加するための回路構成を有するプラズマディスプレイ装置は、従来より、用いられるスイッチング素子の個数を減少させるか、別の電流遮断のためのスイッチング素子を備えなくてもよいことから、回路構成に必要な費用が低減するのみならず、駆動波形を印加するために形成される電流が通過するスイッチの個数が減るため、信号歪みが減少する。
【０２２９】
また、エネルギーを回収する際に形成される共振電流が前記経路遮断用スイッチＳｂｌｏｃｋを経ないため、共振電流パスが減少してエネルギー回収効率が高くなり、かつプラズマディスプレイ装置を駆動する際に必要な電力消費を減らすことができる。
【０２３０】
上記のように構成されるプラズマディスプレイ装置の駆動方法を、図１２Ａ〜図１２Ｃを参照して説明すれば、次の通りである。
【０２３１】
図１２Ａ〜図１２Ｃに示すように、リセット期間Ｒが始まれば、低電位のサステイン電圧Ｖｓ＿ｌｏｗから前記第１セットアップ電圧Ｖｓｅｔｕｐ１まで上昇する電圧が第１電極に印加される。このとき、前記第１電極は、３電極交流型プラズマディスプレイ装置である場合、スキャン電極で具現され得る。
【０２３２】
このとき、前記第１セットアップ電圧Ｖｓｅｔｕｐ１は、高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと同一に形成される。
【０２３３】
以後には、前記第１セットアップ電圧Ｖｓｅｔｕｐ１から前記第２セットアップ電圧Ｖｓｅｔｕｐ２までランプ波形の形態で上昇する電圧が前記第１電極に供給され、前記第１電極の電圧が前記第２セットアップ電圧Ｖｓｅｔｕｐ２に到達すれば、前記第１電極の電圧を前記第２セットアップ電圧Ｖｓｅｔｕｐ２から第１セットアップ電圧Ｖｓｅｔｕｐ１まで減少させる。
【０２３４】
次に、前記第１セットアップ電圧Ｖｓｅｔｕｐ１からセットダウン電圧Ｖｓｅｔｄｎまでランプ波形の形態で減少する電圧が前記第１電極に印加されるが、前記セットダウン電圧Ｖｓｅｔｄｎは、低電位のサステイン電圧Ｖｓ＿ｌｏｗと同一に形成される。
【０２３５】
このとき、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗとの間の中間電圧（以下、サステインの中心電圧という）Ｖｓｍは、図１２Ａに示すように、グラウンドレベルＧＮＤに設定され得るが、この場合には、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈと低電位のサステイン電圧Ｖｓ＿ｌｏｗとの絶対値は同一であり、極性が反対に形成される。
【０２３６】
また、前記サステインの中心電圧Ｖｓｍは、図１２Ｂに示すように、正極性の電圧レベルに設定され得るが、この場合、前記高電位のサステイン電圧Ｖｓ＿ｈｉｇｈの絶対値は、低電位のサステイン電圧Ｖｓ＿ｌｏｗの絶対値より大きい。
【０２３７】
これに対し、前記サステインの中心電圧Ｖｓｍは、図１２Ｃに示すように、負極性の電圧レベルに設定され得るが、この場合、前記高電位のサステイン電圧の絶対値Ｖｓ＿ｈｉｇｈは、低電位のサステイン電圧Ｖｓ＿ｌｏｗの絶対値より小さく形成される。
【０２３８】
また、前記サステインの中心電圧Ｖｓｍと前記第１セットアップ電圧Ｖｓｅｔｕｐ１との間の電圧差Ｖ１は、前記第１セットアップ電圧と前記第２セットアップ電圧Ｖｓｅｔｕｐ２との間の電圧差Ｖ２と同一に形成され、前記サステインの中心電圧Ｖｓｍと前記セットダウン電圧Ｖｓｅｔｄｎとの間の電圧差Ｖ３も、前記サステインの中心電圧Ｖｓｍと第１セットアップ電圧との間Ｖｓｅｔｕｐ１の電圧差Ｖ１または／及び前記第１セットアップ電圧と前記第２セットアップ電圧との間の電圧差Ｖ２と同一に形成される。
【０２３９】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【０２４０】
【図１】通常のプラズマディスプレイ装置のパネル構造を示す図である。
【図２】従来の技術によるプラズマディスプレイ装置を駆動するための駆動波形の一実施の形態を示す図である。
【図３】従来の技術によるプラズマディスプレイ装置を示す図である。
【図４】本発明によるハーフサステイン駆動方式による駆動波形の一実施の形態を示す図である。
【図５】本発明によるプラズマディスプレイ装置の第１の実施の形態を示す図である。
【図６Ａ】本発明によるプラズマディスプレイ装置に印加されるセットアップ信号の第１の実施の形態を示す図である。
【図６Ｂ】本発明によるプラズマディスプレイ装置に印加されるセットアップ信号の第２の実施の形態を示す図である。
【図７Ａ】本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【図７Ｂ】本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【図７Ｃ】本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【図７Ｄ】本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【図７Ｅ】本発明によるプラズマディスプレイ装置の第１の実施の形態の電流流れを示す図である。
【図８】本発明によるプラズマディスプレイ装置の第２の実施の形態を示す図である。
【図９Ａ】本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図である。
【図９Ｂ】本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図である。
【図９Ｃ】本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図である。
【図９Ｄ】本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図である。
【図９Ｅ】本発明によるプラズマディスプレイ装置の第２の実施の形態の電流流れを示す図である。
【図１０】本発明によるプラズマディスプレイ装置の第３の実施の形態を示す図である。
【図１１Ａ】本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【図１１Ｂ】本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【図１１Ｃ】本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【図１１Ｄ】本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【図１１Ｅ】本発明によるプラズマディスプレイ装置の第３の実施の形態の電流流れを示す図である。
【図１２Ａ】本発明によるプラズマディスプレイ装置の駆動波形の実施の形態を示す図である。
【図１２Ｂ】本発明によるプラズマディスプレイ装置の駆動波形の実施の形態を示す図である。
【図１２Ｃ】本発明によるプラズマディスプレイ装置の駆動波形の実施の形態を示す図である。
【図１】
2007058219.tif 000003
【図２】
2007058219.tif 000004
【図３】
2007058219.tif 000005
【図４】
2007058219.tif 000006
【図５】
2007058219.tif 000007
【図６Ａ】
2007058219.tif 000008
【図６Ｂ】
2007058219.tif 000009
【図７Ａ】
2007058219.tif 000010
【図７Ｂ】
2007058219.tif 000011
【図７Ｃ】
2007058219.tif 000012
【図７Ｄ】
2007058219.tif 000013
【図７Ｅ】
2007058219.tif 000014
【図８】
2007058219.tif 000015
【図９Ａ】
2007058219.tif 000016
【図９Ｂ】
2007058219.tif 000017
【図９Ｃ】
2007058219.tif 000018
【図９Ｄ】
2007058219.tif 000019
【図９Ｅ】
2007058219.tif 000020
【図１０】
2007058219.tif 000021
【図１１Ａ】
2007058219.tif 000022
【図１１Ｂ】
2007058219.tif 000023
【図１１Ｃ】
2007058219.tif 000024
【図１１Ｄ】
2007058219.tif 000025
【図１１Ｅ】
2007058219.tif 000026
【図１２Ａ】
2007058219.tif 000027
【図１２Ｂ】
2007058219.tif 000028
【図１２Ｃ】
2007058219.tif 000029