(57)【要約】【課題】  アンテナに誘起される交流信号の振幅の変化が大きい場合においても内部回路の誤動作を回避可能とする。【解決手段】  電磁波を受信することで第１の交流信号ＩＮａが一端ａに誘起され、第１の交流信号ＩＮａと逆相の第２の交流信号ＩＮｂが他端ｂに誘起されるアンテナと接続可能なキャリア抽出回路であって、第１及び第２の交流信号ＩＮａ，ＩＮｂを二値化して第１及び第２の二値化パルスＢＩＮＰ，ＢＩＮＭを出力する二値化回路３１ａと、第１の二値化パルスＢＩＮＰに同期して第１のトリガパルスＴＲＧＰを生成し、第２の二値化パルスＢＩＮＭに同期して第２のトリガパルスＴＲＧＭを生成するパルス生成回路３２と、第１及び第２のトリガパルスＴＲＧＰ，ＴＲＧＭを入力として、デューティ比固定のクロックＣＬＫを出力する出力回路３３ａとを備える。【選択図】    図１
2007142873.tif 000002
【特許請求の範囲】
【請求項１】
電磁波を受信することで第１の交流信号が一端に誘起され、前記第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと接続可能なキャリア抽出回路であって、
前記第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、
前記第１の二値化パルスに同期して第１のトリガパルスを生成し、前記第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、
前記第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路
とを備えることを特徴とするキャリア抽出回路。
【請求項２】
前記第１及び第２のトリガパルスの各パルス幅が、前記第１及び第２の二値化パルスの各パルス幅の１／２以下であることを特徴とする請求項１に記載のキャリア抽出回路。
【請求項３】
前記クロックの周波数が、前記第１及び第２交流信号の各周波数に等しいことを特徴とする請求項１又は２に記載のキャリア抽出回路。
【請求項４】
電磁波を受信することで第１の交流信号が一端に誘起され、前記第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと、
前記第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、
前記第１の二値化パルスに同期して第１のトリガパルスを生成し、前記第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、
前記第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路と、
前記クロックに同期して動作する内部回路
とを備えることを特徴とするＲＦタグ。
【請求項５】
電磁波を受信することで第１の交流信号が一端に誘起され、前記第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと、
前記第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、
前記第１の二値化パルスに同期して第１のトリガパルスを生成し、前記第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、
前記第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路と、
前記クロックに同期して動作する内部回路
とを備えることを特徴とする非接触ＩＣカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーダ・ライタ（Ｒ／Ｗ）との電磁結合により電力を得るＲＦタグ及び非接触ＩＣカードに関し、特にアンテナに誘起される交流信号（キャリア）を抽出可能なキャリア抽出回路、ＲＦタグ、及び非接触ＩＣカードに関する。
【背景技術】
【０００２】
ＲＦタグや非接触ＩＣカードでは、電源を搭載しないことや筐体の制約から、水晶発振器などによって高精度なクロックを得ることが難しい。このため、アンテナが受信した電磁波（磁界）から受信キャリアを抽出して内部回路の動作クロックとする方法が用いられることがある。この場合、アンテナの一端に誘起した主キャリアによる交流信号を二値化するインバータと、二値化された交流信号を１／２分周する１／２分周回路が備えられる（例えば、特許文献１参照。）。
【０００３】
アンテナに誘起される交流信号の振幅は、受信距離によって大きく変化するため、閾値電圧Ｖｔｈが固定であるインバータで二値化すると、クロックのデューティ比が変動する。更に、二値化された交流信号を１／２分周することでクロックの周波数がキャリア周波数の１／２となるため、内部回路の高速動作化の妨げとなる。また、クロックのデューティ比の変動に起因して、内部回路の誤動作が生じる恐れがあり、信頼性の高いＲＦタグ及び非接触ＩＣカードを実現できない。
【特許文献１】特開２００２−２６９５１７号公報（図６）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、アンテナに誘起される交流信号の振幅の変化が大きい場合においても内部回路の誤動作を回避可能なキャリア抽出回路、ＲＦタグ、及び非接触ＩＣカードを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、電磁波を受信することで第１の交流信号が一端に誘起され、第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと接続可能なキャリア抽出回路であって、第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、第１の二値化パルスに同期して第１のトリガパルスを生成し、第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路とを備えるキャリア抽出回路が提供される。
【０００６】
本発明の他の態様によれば、電磁波を受信することで第１の交流信号が一端に誘起され、第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと、第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、第１の二値化パルスに同期して第１のトリガパルスを生成し、第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路と、クロックに同期して動作する内部回路とを備えるＲＦタグが提供される。
【０００７】
本発明の更に他の態様によれば、電磁波を受信することで第１の交流信号が一端に誘起され、第１の交流信号と逆相の第２の交流信号が他端に誘起されるアンテナと、第１及び第２の交流信号を二値化して第１及び第２の二値化パルスを出力する二値化回路と、第１の二値化パルスに同期して第１のトリガパルスを生成し、第２の二値化パルスに同期して第２のトリガパルスを生成するパルス生成回路と、第１及び第２のトリガパルスを入力として、デューティ比固定のクロックを出力する出力回路と、クロックに同期して動作する内部回路とを備える非接触ＩＣカードが提供される。
【発明の効果】
【０００８】
本発明によれば、アンテナに誘起される交流信号の振幅の変化が大きい場合においても内部回路の誤動作を回避可能なキャリア抽出回路、ＲＦタグ、及び非接触ＩＣカードを提供できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して、本発明の実施形態を説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１０】
本発明の実施形態に係るＲＦタグ１は、図１に示すように、アンテナ１１及びアンテナ１１に接続されるＩＣ１２を備える。ＲＦタグ１としては、カード型の形状に限らず、箱型、円筒型、円盤型、スティック型、又はラベル型等の形状を採用可能である。アンテナ１１は、実装上は、例えばＩＣ１２を取り囲むようにして形成される。ＩＣ１２は、キャリア抽出回路１２１ａ、整流回路１２２、定電圧回路１２３、復調回路１２４、及び内部回路１２５を備える。キャリア抽出回路１２１ａは、内部回路１２５の動作クロックとしてのクロックＣＬＫを生成するため、アンテナ１１がＲ／Ｗ２から受信した電磁波のキャリア成分を抽出する。Ｒ／Ｗ２側のアンテナ２２との電磁結合によって、ＲＦタグ１において第１の交流信号ＩＮａがアンテナ１１の一端ａに誘起され、第１の交流信号ＩＮａと逆相の第２の交流信号ＩＮｂがアンテナ１１の他端ｂに誘起される。二値化回路３１ａは、第１及び第２の交流信号ＩＮａ，ＩＮｂを二値化して第１及び第２の二値化パルスＢＩＮＰ，ＢＩＮＭを出力する。パルス生成回路３２は、第１の二値化パルスＢＩＮＰに同期して第１のトリガパルスＴＲＧＰを生成し、第２の二値化パルスＢＩＮＭに同期して第２のトリガパルスＴＲＧＭを生成する。出力回路３３ａは、第１及び第２のトリガパルスＴＲＧＰ，ＴＲＧＭを入力として、デューティ比固定のクロックＣＬＫを出力する。
【００１１】
このようにキャリア抽出回路１２１ａが、アンテナ１１の両端ａ，ｂにおいて発生する各交流信号ＩＮａ，ＩＮｂを利用することで、交流信号ＩＮａ，ＩＮｂの振幅変動と無関係に良好なデューティ比を有するクロックＣＬＫを生成可能としている。
【００１２】
また、アンテナ１１の一端ａに誘起された第１の交流信号ＩＮａは、ＩＣ１２の端子１３を介して整流回路１２２及び二値化回路３１ａに供給される。同様に、ＲＦタグ１側のアンテナ１１の他端ｂに誘起された第２の交流信号ＩＮｂは、ＩＣ１２の端子１３を介して整流回路１２２及び二値化回路３１ａに供給される。
【００１３】
整流回路１２２は、第１及び第２の交流信号ＩＮａ，ＩＮｂを整流して、整流信号ＲＥＣを定電圧回路１２３及び復調回路１２４に出力する。定電圧回路１２３は、整流信号ＲＥＣを定電圧化（直流電圧化）することで内部動作電圧ＶＤＤを生成する。生成された内部動作電圧ＶＤＤは、キャリア抽出回路１２１ａ、復調回路１２４、及び内部回路１２５の電源電圧として用いられ、この結果バッテリレス動作が実現される。
【００１４】
更に、復調回路１２４は、整流信号ＲＥＣから受信データを復調して、復調した受信データを内部回路１２５に伝達する。内部回路１２５は、例えば図示を省略する論理回路、ＲＯＭ、及びＲＡＭを備える。ＲＯＭは論理回路において実行される認証処理等を実行するためのプログラムを格納する。これに対してＲＡＭは、論理回路におけるプログラム実行処理中に利用されるデータ等の格納領域及び作業領域として利用される。
【００１５】
尚、Ｒ／Ｗ２に対するデータ送信時においてはロードスイッチング方式が利用される。ロードスイッチング方式とは、ＲＦタグ１側のアンテナ１１のインピーダンスを変化させることで、Ｒ／Ｗ２側のアンテナ２２の負荷を増減させるものである。この結果、Ｒ／Ｗ２側のアンテナ２２においてキャリア振幅の変動が、ＲＦタグ１からの送信データとして検出される。
【００１６】
以下に、図２を参照して、図１に示したアンテナ１１、整流回路１２２、二値化回路３１ａ、パルス生成回路３２、及び出力回路３３ａの具体的な構成例について説明する。アンテナ１１は、例えばコイル（受電コイル）Ｌ1とコンデンサＣからなる並列共振回路として構成される。整流回路１２２は、ブリッジ接続された第１〜第４ダイオードＤ1〜Ｄ4からなるダイオードブリッジとして構成されている。
【００１７】
二値化回路３１ａは、第１及び第２のｐ型チャネルのＭＯＳトランジスタ（以下、単に「ｐＭＯＳトランジスタ」という。）Ｐ1，Ｐ2と、第１及び第２のｎ型チャネルのＭＯＳトランジスタ（以下、単に「ｎＭＯＳトランジスタ」という。）Ｎ1，Ｎ2と、２つのインバータ３１１，３１２とを備える。第１のｐＭＯＳトランジスタＰ1及び第１のｎＭＯＳトランジスタＮ1の各ゲートが端子１３に接続され、第２のｐＭＯＳトランジスタＰ2及び第２のｎＭＯＳトランジスタＮ2の各ゲートが端子１４に接続される。第１のｐＭＯＳトランジスタＰ1及び第１のｎＭＯＳトランジスタＮ1の各ドレインの接続ノードｎ1がインバータ３１１の入力に接続され、第２のｐＭＯＳトランジスタＰ2及び第２のｎＭＯＳトランジスタＮ2の各ドレインの接続ノードｎ2がインバータ３１２の入力に接続される。
【００１８】
また、第１のｐＭＯＳトランジスタＰ1及び第１のｎＭＯＳトランジスタＮ1により第１のＣＭＯＳインバータが構成され、第２のｐＭＯＳトランジスタＰ2及び第２のｎＭＯＳトランジスタＮ2により第２のＣＭＯＳインバータが構成される。第１及び第２のＣＭＯＳインバータの各閾値電圧Ｖｔｈは、例えば１／２ＶＤＤ程度に設計される。インバータ３１１，３１２は、第１及び第２の二値化パルスＢＩＮＰ，ＢＩＮＭの波形整形のために用いられているが、インバータ３１１，３１２を不要とすることも可能である。
【００１９】
接続ノードｎ1には、第１の交流信号ＩＮａを二値化及び反転した信号が発生する。接続ノードｎ2には、第２の交流信号ＩＮｂを二値化及び反転した信号が発生する。インバータ３１１は、接続ノードｎ1で発生した信号の論理を反転して第１の二値化パルスＢＩＮＰを出力する。インバータ３１２は、接続ノードｎ2で発生した信号の論理を反転して第２の二値化パルスＢＩＮＭを出力する。したがって、第１及び第２の交流信号ＩＮａ，ＩＮｂの各周波数と等しい周波数をそれぞれ有する第１及び第２の二値化パルスＢＩＮＰ，ＢＩＮＭが得られる。
【００２０】
パルス生成回路３２は、第１及び第２の遅延回路３２１，３２２と、第１及び第２のＮＡＮＤ回路３２３，３２４とを備える。第１及び第２の遅延回路３２１，３２２の入力は、インバータ３１１，３１２の出力にそれぞれ接続される。第１のＮＡＮＤ回路３２３の入力は、インバータ３１１及び第１の遅延回路３２１の各出力に接続される。第２のＮＡＮＤ回路３２４の入力は、インバータ３１２及び第２の遅延回路３２２の各出力に接続される。
【００２１】
第１の遅延回路３２１は、第１の二値化パルスＢＩＮＰを一定時間遅延させる。第１のＮＡＮＤ回路３２３は、第１の二値化パルスＢＩＮＰと、第１の遅延回路３２１の出力信号の反転信号とをＮＡＮＤ演算する。この結果、第１の遅延回路３２１の出力信号がロウ（Ｌ）レベル且つ第１の二値化パルスＢＩＮＰがハイ（Ｈ）レベルの期間にのみ第１のトリガパルスＴＲＧＰがＬレベルとなる。
【００２２】
同様に、第２の遅延回路３２２は、第２の二値化パルスＢＩＮＭを一定時間遅延させる。第２のＮＡＮＤ回路３２４は、第２の二値化パルスＢＩＮＭと、第２の遅延回路３２２の出力信号の反転信号とをＮＡＮＤ演算する。この結果、第２の遅延回路３２２の出力信号がＬレベル且つ第２の二値化パルスＢＩＮＭがＨレベルの期間にのみ第２のトリガパルスＴＲＧＭがＬレベルとなる。
【００２３】
出力回路３３ａは、第１及び第２のＮＡＮＤ回路３３１，３３２を具備するＲＳラッチ回路として構成される。出力回路３３ａの第１のＮＡＮＤ回路３３１の入力は、パルス生成回路３２の第１のＮＡＮＤ回路３２３の出力、及び出力回路３３ａの第２のＮＡＮＤ回路３３２の出力に接続される。出力回路３３ａの第２のＮＡＮＤ回路３３２の入力は、パルス生成回路３２の第２のＮＡＮＤ回路３２４の出力、及び出力回路３３ａの第１のＮＡＮＤ回路３３１の出力に接続される。出力回路３３ａの第１のＮＡＮＤ回路３３１の出力信号は、図１に示した内部回路１２５へのクロックＣＬＫとして用いられる。
【００２４】
よって、出力回路３３ａにおいては、第１及び第２のトリガパルスＴＲＧＰ，ＴＲＧＭの合成周波数を１／２分周するのと同様の動作が行われる。したがって、良好なデューティ比を有し、第１及び第２の交流信号ＩＮａ，ＩＮｂの各周波数に等しい周波数を有するクロックＣＬＫを生成可能なキャリア抽出回路１２１ａが構成される。
【００２５】
以下に、図３及び図４に示すタイムチャートを参照して、キャリア抽出回路１２１ａの動作を説明する。先ず、図３を用いて、図１に示すＲ／Ｗ２及びＲＦタグ１間の距離が比較的遠い場合、即ち第１及び第２の交流信号ＩＮａ，ＩＮｂの各振幅が比較的小さい場合について説明する。図３（ａ）に示すように、第１及び第２の交流信号ＩＮａ，ＩＮｂは、振幅が等しく、位相が逆相（１８０°シフト）の関係となっている。
【００２６】
（Ａ１）先ず、図３の時刻ｔ２〜ｔ３の期間において、図３（ａ）に示す第１の交流信号ＩＮａの振幅が閾値電圧Ｖｔｈを超え、二値化回路３１ａが、図３（ｂ）に示す第１の二値化パルスＢＩＮＰをＬレベルからＨレベルに立ち上げる。この結果、図３（ｃ）に示すように、パルス生成回路３２が、時刻ｔ２から一定期間においてＬレベルの第１のトリガパルスＴＲＧＰを生成する。出力回路３３ａは、第１のトリガパルスＴＲＧＰの立ち下がりエッジにより、図３（ｆ）に示すように、クロックＣＬＫをＬレベルからＨレベルに立ち上げる。
【００２７】
（Ｂ１）図３の時刻ｔ４〜ｔ５の期間において、図３（ａ）に示す第２の交流信号ＩＮｂの振幅が閾値電圧Ｖｔｈを超え、二値化回路３１ａが、図３（ｄ）に示す第２の二値化パルスＢＩＮＭをＬレベルからＨレベルに立ち上げる。この結果、図３（ｅ）に示すように、パルス生成回路３２が、時刻ｔ４から一定期間においてＬレベルの第２のトリガパルスＴＲＧＭを生成する。出力回路３３ａは、第２のトリガパルスＴＲＧＰの立ち下がりエッジにより、図３（ｆ）に示すように、クロックＣＬＫをＨレベルからＬレベルに立ち下げる。
【００２８】
（Ｃ１）以後の期間においても、上記（Ａ１）及び（Ｂ１）と同様の動作が交互に行われる。よって、図３に示すように、アンテナ１１の両端ａ，ｂに誘起される各交流信号ＩＮａ，ＩＮｂと等しい周波数を有するクロックＣＬＫを生成できるので、内部回路１２５の高速動作化に寄与することができる。
【００２９】
次に、図４に示すタイムチャートを参照して、Ｒ／Ｗ２とＲＦタグ１との間の距離が比較的近い場合、即ち第１及び第２の交流信号ＩＮａ，ＩＮｂの各振幅が比較的大きい場合におけるキャリア抽出回路１２１ａの動作について説明する。
【００３０】
（Ａ２）先ず、図４の時刻ｔ１〜ｔ４の期間において、図４（ａ）に示す第１の交流信号ＩＮａの振幅が閾値電圧Ｖｔｈを超え、二値化回路３１ａが、図４（ｂ）に示す第１の二値化パルスＢＩＮＰをＬレベルからＨレベルに立ち上げる。この結果、図４（ｃ）に示すように、パルス生成回路３２が、時刻ｔ１から一定期間においてＬレベルの第１のトリガパルスＴＲＧＰを生成する。出力回路３３ａは、第１のトリガパルスＴＲＧＰの立ち下がりエッジにより、図４（ｆ）に示すように、クロックＣＬＫをＬレベルからＨレベルに立ち上げる。
【００３１】
ここで、図４（ｂ）に示す第１の二値化パルスＢＩＮＰのパルス幅（時刻ｔ１〜ｔ４の期間）は、図４（ｆ）に示すクロックＣＬＫの半周期（時刻ｔ１〜ｔ３の期間）よりも大きい。しかしながら、パルス生成回路３２が、第１の二値化パルスＢＩＮＰのパルス幅の１／２以下のパルス幅を有する第１のトリガパルスＴＲＧＰを生成するため、出力回路３３ａを安定して動作させることができる。
【００３２】
（Ｂ２）図４の時刻ｔ３〜ｔ６の期間において、図４（ａ）に示す第２の交流信号ＩＮｂの振幅が閾値電圧Ｖｔｈを超え、二値化回路３１ａが、図４（ｄ）に示す第２の二値化パルスＢＩＮＭをＬレベルからＨレベルに立ち上げる。この結果、図４（ｅ）に示すように、パルス生成回路３２が、時刻ｔ３から一定期間においてＬレベルの第２のトリガパルスＴＲＧＭを生成する。出力回路３３ａは、第２のトリガパルスＴＲＧＰの立ち下がりエッジにより、図４（ｆ）に示すように、クロックＣＬＫをＨレベルからＬレベルに立ち上げる。
【００３３】
図４（ｃ）に示す第２の二値化パルスＢＩＮＭのパルス幅（時刻ｔ３〜ｔ６の期間）は、図４（ｆ）に示すクロックＣＬＫの半周期よりも大きい。しかしながら、パルス生成回路３２が、第２の二値化パルスＢＩＮＭのパルス幅の１／２以下のパルス幅を有する第２のトリガパルスＴＲＧＭを生成するため、出力回路３３ａを安定して動作させることができる。
【００３４】
（Ｃ２）以後の期間においても、上記（Ａ２）及び（Ｂ２）と同様の動作が交互に行われる。
【００３５】
以上詳細に説明したように、本発明の実施形態に係るキャリア抽出回路１２１ａ及びＲＦタグ１によれば、Ｒ／Ｗ２と交信可能な広範囲な距離に渡って、良好なデューティ比を有するクロックＣＬＫを得ることができ、内部回路１２５の動作マージンを大きく維持できる。したがって、アンテナ１１に誘起される交流信号の振幅の変化が大きい場合においても内部回路１２５の誤動作を回避可能となる。
【００３６】
（変形例）
本発明の実施形態の変形例に係るキャリア抽出回路１２１ｂは、図５に示すように、二値化回路３１ｂ及び出力回路３３ｂの各構成が図２とは異なる。具体的には、図５に示す二値化回路３１ｂは、図２の第１及び第２のｐＭＯＳトランジスタＰ1，Ｐ2に代えて、第１及び第２の抵抗Ｒ1，Ｒ2を用いている。
【００３７】
また、出力回路３３ｂは、ＮＡＮＤ回路３３３及びトグル−フリップ・フロップ（Ｔ−ＦＦ）３３４を備える。ＮＡＮＤ回路３３３の入力は、第１及び第２のＮＡＮＤ回路３２３，３２４の各出力に接続される。Ｔ−ＦＦ３３４においては、内部動作電圧ＶＤＤがＴ端子に入力され、ＮＡＮＤ回路３３３の出力信号がＣＫ端子に入力され、出力ＱからはクロックＣＬＫが出力される。尚、ＮＡＮＤ回路３３３に代えてＥＸＯＲ回路を使用しても構わない。
【００３８】
本発明の実施形態の変形例に係るキャリア抽出回路１２１ａによれば、図２に示したキャリア抽出回路１２１ａと同様の効果を得ることができる。更に、二値化回路３１ｂにおいて、第１及び第２のｐＭＯＳトランジスタＰ1，Ｐ2に代えて第１及び第２の抵抗Ｒ1，Ｒ2を用いているので、二値化回路３１ｂの構成を簡略化できる。
【００３９】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。
【００４０】
上述した実施形態の説明においては、ＩＣ１２をＲＦタグ１に実装する一例を説明したが、図１に示したアンテナ１１及びＩＣ１２をカード基板により被覆して、非接触ＩＣカードを形成可能である。この場合、ＲＦタグの場合よりも高度な機能を有する内部回路１２５を使用可能である。
【００４１】
更に、ＩＣ１２が、例えば携帯電話端末、パーソナル・ハンディホン（ＰＨＳ）、又はパーソナル・デジタル・アシスタンス（ＰＤＡ）等の携帯情報端末等に実装されても構わない。この場合、携帯情報端末が具備する電源（バッテリ）から、ＩＣ１２に電源電圧が供給可能であるため、定電圧回路１２３に代えてリミッタ回路等を用いることが好ましい。
【００４２】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に係るＲＦタグの構成例を示すブロック図である。
【図２】本発明の実施形態に係るアンテナ、整流回路、及びキャリア抽出回路の具体的な構成例を示す回路図である。
【図３】本発明の実施形態に係るキャリア抽出回路の動作例を示すタイムチャートである。
【図４】本発明の実施形態に係るキャリア抽出回路の動作例を示すタイムチャートである。
【図５】本発明の実施形態の変形例に係るキャリア抽出回路の構成例を示す回路図である。
【符号の説明】
【００４４】
１１…アンテナ
３１ａ，３１ｂ…二値化回路
３２…パルス生成回路
３３ａ，３３ｂ…出力回路
１２１ａ，１２１ｂ…キャリア抽出回路
１２５…内部回路
【図１】
2007142873.tif 000003
【図２】
2007142873.tif 000004
【図３】
2007142873.tif 000005
【図４】
2007142873.tif 000006
【図５】
2007142873.tif 000007