(57)【要約】【課題】クロストークを抑制することのできるアレイ探触子、アレイ探触子デバイス、およびアレイ探触子の製造方法を提供する。【解決手段】アレイ探触子１は、基板１０１と、基板１０１上に設けられた下部電極１０２と、下部電極１０２の周囲に設けられたスペーサ１０５と、スペーサ１０５の上面に張られた膜状の上部電極１０６と、上部電極１０６の表面に設けられた保護膜１０７とを備えてなるダイヤフラム構造を有する超音波探触子１００をアレイ状に複数配列して構成され、複数の超音波探触子１００は、１枚の薄膜電極を上部電極１０６として共用している。【選択図】図１
2007274620.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤフラム構造を有する複数の超音波探触子を備えたアレイ探触子において、
基板と、
前記基板上に形成され、送信信号または受信信号を個別に入出力する複数の第１の電極膜と、
前記複数の第１の電極膜に対向するように前記複数の超音波探触子に共通して設けられ、超音波の送受波時に振動子として機能する第２の電極膜と、
前記第２の電極膜と前記基板との間に設けられ、前記複数の第１の電極を個別に仕切ることにより、複数の前記超音波探触子を構成する薄膜部材からなる複数のスペーサと、
を有し、
前記基板、前記第１の電極膜、前記第２の電極膜、および前記スペーサのうち少なくとも対向する一箇所の部材間が、直接接合されたことを特徴とするアレイ探触子。
【請求項２】
前記第１の電極膜、前記第２の電極膜、および前記スペーサが、直接接合されたことを特徴とする請求項1記載のアレイ探触子。
【請求項３】
前記スペーサは、積層された複数の前記薄膜部材からなることを特徴とする請求項１に記載のアレイ探触子。
【請求項４】
前記第２の電極膜は、ＧＮＤに接続されたことを特徴とする請求項１に記載のアレイ探触子。
【請求項５】
前記第２の電極膜および前記スペーサは、弾性材料からなり、超音波発生時に弾性変形することを特徴とする請求項１に記載のアレイ探触子。
【請求項６】
前記スペーサは、前記第２の電極膜および前記基板と異なる弾性率を有することを特徴とする請求項１に記載のアレイ探触子。
【請求項７】
前記第１の電極膜と第２の電極膜の間に、絶縁膜およびエッチングストップ層を介在させずに真空層またはガス層のみが存在することを特徴とする請求項１に記載のアレイ探触子。
【請求項８】
前記第２の電極膜は、残留応力を有することを特徴とする請求項１に記載のアレイ探触子。
【請求項９】
請求項１に記載のアレイ探触子と、
前記複数の超音波探触子の送信信号または受信信号を処理する処理回路と、
を有することを特徴とするアレイ探触子デバイス。
【請求項１０】
ダイヤフラム構造を有する複数の超音波探触子を備えたアレイ探触子において、基板と、前記基板上に形成され、送信信号または受信信号を個別に入出力する複数の第１の電極膜と、前記複数の第１の電極膜に対向するように前記複数の超音波探触子に共通して設けられ、超音波の送受波時に振動子として機能する第２の電極膜と、前記第２の電極膜と前記基板との間に設けられ、前記複数の第１の電極を個別に仕切ることにより、複数の前記超音波探触子を構成する薄膜部材からなる複数のスペーサと、を有し、前記基板、前記第１の電極膜、前記第２の電極膜、および前記スペーサのうち少なくとも対向する一箇所の部材間が、直接接合されたことを特徴とするアレイ探触子の製造方法であって、
ドナー基板上に前記第１の電極膜、前記第２の電極膜、前記スペーサのうち少なくとも直接接合により接合される少なくとも一つの部材を構成する薄膜パターンを前記ドナー基板表面に平行な方向に成膜条件により与えられる残留応力を保持した状態で形成する第１の工程と、
前記ドナー基板にターゲット基板を対向して配置し、前記ドナー基板と前記ターゲット基板の位置決め、圧接および離間により、前記ターゲット基板上に前記第１の電極膜、前記スペーサ、前記第２の電極膜のうち直接接合される部材を構成する薄膜パターンを積層する第２の工程と、
を含むことを特徴とするアレイ探触子の製造方法。
【請求項１１】
前記第１の電極膜、前記第２の電極膜、および前記スペーサが、直接接合されることを特徴とする請求項１０記載のアレイ探触子の製造方法。
【請求項１２】
前記スペーサは複数の薄膜部材から構成され、
前記第２の工程における、前記スペーサを構成する薄膜パターンの積層は、前記複数の薄膜部材の数に応じて複数回繰り返されることを特徴とする請求項１０に記載のアレイ探触子の製造方法。
【請求項１３】
前記薄膜パターンの積層は、表面活性化接合技術、分子・原子拡散型接合技術、表面活性型接合技術、媒介物質による極性型接合技術、媒介物質による分子間力型接合技術、媒介物質による物理接合型接合技術、および媒介物質による化学反応型接合技術のうち、少なくともいずれか１つの貼り合わせ接合技術を用いることを特徴とする請求項１０に記載のアレイ探触子の製造方法。
【請求項１４】
前記表面活性化接合技術において、希ガスによる中性原子ビームまたはイオンビームを照射することで前記薄膜パターンの接合面の洗浄・活性化を行うことを特徴とする請求項１３に記載のアレイ探触子の製造方法。
【請求項１５】
前記薄膜パターンの積層は、常温接合により行われることを特徴とする請求項１０に記載のアレイ探触子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤフラム構造を有するアレイ探触子、アレイ探触子デバイス、およびアレイ探触子の製造方法に関する。
【背景技術】
【０００２】
従来の超音波イメージングシステムは、超音波ビームを送信し次いで検査対象から反射したビームを受信するために使用される超音波トランスデューサからなるアレイを備えている。そのアレイは、多くの場合、圧電セラミックスで構成され、印加する電圧の遅延や位相及び振幅や周波数を選択することにより、そのビームに沿って選択したゾーンに収束超音波を送信し、反射波を受信することで像を形成する。
【０００３】
最近ではｃＭＵＴ（ｃａｐａｃｉｔｉｖｅ  Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒ  Ｔｅｃｈｎｏｌｏｇｙ）と呼ばれる、圧電セラミックスを用いない静電容量性のアレイ探触子デバイスが注目されている。ｃＭＵＴは、ダイヤフラム構造を有する静電容量センサであり、振動子としての上部電極が、超音波を受信し、その振動の変位を変位電流に変換する。送信に関しては、上部電極を振動させ音波を送信するように容量性電荷が変調を受ける。ｃＭＵＴは従来の圧電セラミックスを用いた探触子に比べ、高密度集積が可能で帯域が広い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などの半導体プロセスとの親和性が高い、などの優れた特徴を有する。
【０００４】
ｃＭＵＴの製造方法としては、犠牲層プロセスを用いる方法（例えば、非特許文献１および２参照）、ウェハ貼り合わせ技術を用いる方法（例えば、非特許文献３参照）、薄膜の積層による方法（例えば、特許文献１参照）等が報告されている。
【特許文献１】特開２００２−４３５８４号公報
【非特許文献１】Xuecheng et al.: “Fabrication and Characterization od Surface Micromachined Capacitive Ultrasonic Immersion Transducers”, IEEE Journal of Microelectromechanical Systems 8 (1999) 100-114.
【非特許文献２】Omer Oralkan et al.: ”Capacitive Micromachined Ultrasonic Transducers: Next-Generation Arrays forAcoustic Imaging”, IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency control, vol. 49, no. 11, November 2002
【非特許文献３】Yongli Huang, et al.: “Fabricating Capacitive Micromachined Ultrasonic Transducers With Wafer-Bonding Technology” JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, VOL. 12, NO. 2, APRIL 2003
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ｃＭＵＴでは、ノイズに弱い静電容量型センサをＭＥＭＳ技術により集積しているため、隣接するセンサ間で、クロストーク（近接するｃＭＵＴ同士の物理的な振動の干渉によるノイズと電気信号の干渉によるノイズを含む）による問題を内包している。
【０００６】
また、非特許文献１および２に記載されるような従来の犠牲層プロセスを用いる方法は、工程が複雑、材料が選択エッチングの可能な物に限られる、ウェットエッチング時にスティッキング現象が発生する等の理由のために、歩留りが低く、集積化に不向きであった。また、ｃＭＵＴでは電極間距離を小さくするほど静電容量が大きくなり感度が向上するが、ウェットエッチングを用いる場合、エッチャントが十分に犠牲層部分へと行き渡るようにするためには、電極間距離を小さくする事に限界がある。
【０００７】
また、このような課題を改善できる、非特許文献３に記載されるようなウェハ貼り合わせ技術を用いる方法では、接合に加熱を伴うために品質のばらつきが大きいことや、多孔質の切断による離型・分離を行うため、パーティクルなどの発生に伴う、デバイス性能の低下や歩留り低下が懸念される。
【０００８】
従って、本発明の目的は、クロストークおよびその他電気ノイズを低減することによりＳ／Ｎ比を大幅に改善することのできるアレイ探触子およびアレイ探触子デバイスを提供することである。
【０００９】
従って、本発明の他の目的は、クロストークおよびその他電気ノイズを低減することによりＳ／Ｎ比を大幅に改善し、かつ、ドライなプロセスを使用することでスティッキングを防止し、歩留まりを向上させることのできるアレイ探触子の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、上記目的を達成するため、ダイヤフラム構造を有する複数の超音波探触子を備えたアレイ探触子において、基板と、前記基板上に形成され、送信信号または受信信号を個別に入出力する複数の第１の電極膜と、前記複数の第１の電極膜に対向するように前記複数の超音波探触子に共通して設けられ、超音波の送受波時に振動子として機能する第２の電極膜と、前記第２の電極膜と前記基板との間に設けられ、前記複数の第１の電極を個別に仕切ることにより、複数の前記超音波探触子を構成する薄膜部材からなる複数のスペーサと、を有し、前記基板、前記第１の電極膜、前記第２の電極膜、および前記スペーサのうち少なくとも対向する一箇所の部材間が、直接接合されたことを特徴とするアレイ探触子を提供する。
【００１１】
前記第１の電極膜、前記第２の電極膜、および前記スペーサは、直接接合されたものであってもよい。
【００１２】
直接接合とは、接着層等の他の部材を介さずに直に接合することをいう。
【００１３】
前記スペーサは、積層された複数の前記薄膜部材からなるものであってもよい。
【００１４】
前記第２の電極膜は、ＧＮＤに接続されたものであってもよい。この場合、前記第１の電極が前記複数の超音波探触子に共用されるため、ＧＮＤを広くとることができ、ノイズの低減に繋がる。また、製造時の成膜条件により与えられる残留応力を有するものであってもよい。
【００１５】
前記第２の電極膜は、例えば、Ａｌ等の導電性材料からなり、超音波を送受信する際に振動するために、可撓性を有する。
【００１６】
前記第１の電極膜は、前記第１の電極がＧＮＤに接続される場合、プリアンプ等の信号受信回路に接続され、前記第１の電極との相対電圧を測定してダイヤフラムの変位を求めることで、機械的な振動を電気信号に変換する。
【００１７】
前記第１の電極膜は、例えば、Ａｌ等の導電性材料からなる。
【００１８】
前記第２の電極膜および前記スペーサは、弾性材料からなり、超音波発生時に弾性変形するものであってもよい。
【００１９】
前記スペーサは、前記第２の電極膜および前記基板と異なる弾性率を有するものであってもよい。これにより、隣接するセンサに余計な振動を伝播させず、また、超音波の受信感度を任意に調整することができる。具体的には、弾性率を低くする事で、超音波受信時の前記第２の電極膜の変位は大きくなるため、大きな変位電流を１つのセンサから取る事ができるようになる。
【００２０】
前記スペーサは、例えば、多結晶シリコンまたは窒化シリコンからなる。
【００２１】
前記アレイ探触子は、前記第１の電極膜と第２の電極膜の間に、絶縁膜およびエッチングストップ層を介在させずに真空層またはガス層のみが存在する構成であってもよい。
【００２２】
本発明の第２の態様は、上記目的を達成するため、上記本発明の第１の態様に記載のアレイ探触子と、前記複数の超音波探触子の送信信号または受信信号を処理する処理回路と、を有することを特徴とするアレイ探触子デバイスを提供する。
【００２３】
前記処理回路は、例えば、プリアンプ回路等の増幅回路、遅延回路から構成され、例えば、前記基板に内蔵されて設けられる。本発明は薄膜プロセスを用いるものであり、集積回路プロセスとの親和性も高いため、センサとアナログ集積回路の形成を同一基板に行うことができる。プリアンプをセンサと近接させることでノイズに対して強固なシステムとなり、本発明の前記アレイ探触子の電極構造と組み合わせることで静電容量センサのＳ／Ｎ比を改善することができる。
【００２４】
本発明の第３の態様は、上記目的を達成するため、ダイヤフラム構造を有する複数の超音波探触子を備えたアレイ探触子において、基板と、前記基板上に形成され、送信信号または受信信号を個別に入出力する複数の第１の電極膜と、前記複数の第１の電極膜に対向するように前記複数の超音波探触子に共通して設けられ、超音波の送受波時に振動子として機能する第２の電極膜と、前記第２の電極膜と前記基板との間に設けられ、前記複数の第１の電極を個別に仕切ることにより、複数の前記超音波探触子を構成する薄膜部材からなる複数のスペーサと、を有し、前記基板、前記第１の電極膜、前記第２の電極膜、および前記スペーサのうち少なくとも対向する一箇所の部材間が、直接接合されたことを特徴とするアレイ探触子の製造方法であって、ドナー基板上に前記第１の電極膜、前記第２の電極膜、前記スペーサのうち少なくとも直接接合により接合される少なくとも一つの部材を構成する薄膜パターンを前記ドナー基板表面に平行な方向に成膜条件により与えられる残留応力を保持した状態で形成する第１の工程と、前記ドナー基板にターゲット基板を対向して配置し、前記ドナー基板と前記ターゲット基板の位置決め、圧接および離間により、前記ターゲット基板上に前記第１の電極膜、前記スペーサ、前記第２の電極膜のうち直接接合される部材を構成する薄膜パターンを積層する第２の工程と、を含むことを特徴とするアレイ探触子の製造方法を提供する。
【００２５】
前記第１の電極膜、前記第２の電極膜、および前記スペーサは、直接接合されるものであってもよい。
【００２６】
前記スペーサは複数の薄膜部材から構成され、前記第２の工程における、前記スペーサを構成する薄膜パターンの積層は、前記複数の薄膜部材の数に応じて複数回繰り返されるものであってもよい。
【００２７】
前記薄膜パターンの積層は、表面活性化接合技術、分子・原子拡散型接合技術、表面活性型接合技術、媒介物質による極性型接合技術、媒介物質による分子間力型接合技術、媒介物質による物理接合型接合技術、および媒介物質による化学反応型接合技術のうち、少なくともいずれか１つの貼り合わせ接合技術を用いて行うものであってもよい。また、前記表面活性化接合技術において、希ガスによる中性原子ビームまたはイオンビームを照射することで前記薄膜パターンの接合面の洗浄・活性化を行ってもよい。接合面の洗浄・活性化には、例えば、アルゴン原子ビームを用いることができる。
【００２８】
前記薄膜パターンの積層は、常温接合により行われるものであってもよい。常温接合とは、特別に加熱処理を施さずに行う接合である。
【００２９】
上記本発明の第１〜３の態様によれば、振動子としての第２の電極膜を全面電極として、前記複数の超音波探触子により共用することにより、電気的なノイズを大幅に軽減できる。また、スペーサの弾性率を調整することにより、物理的な振動が他の画素を形成するセンサに伝わるクロストークを抑制することができる。これらの効果により、Ｓ／Ｎ比を大幅に改善することができる。
【００３０】
また、前記スペーサを複数の薄膜パターンを積層して形成することにより自由な形に形成し、ダイヤフラム構造を有する超音波探触子内の空間の形を制御することができる。
【００３１】
また、従来技術のような、工程が複雑、材料が選択エッチングの可能な物に限られる、エッチング時にスティッキング現象が発生する、接合に品質のばらつきの要因となる加熱を伴う、パーティクルなどの発生を促す多孔質の切断による離型・分離が必要、等の問題点を有さないため、従来技術と比較して歩留まりを向上させることができる。
【００３２】
前記複数の超音波探触子は、超音波イメージングシステムの１画素に対応するものであってもよい。
【００３３】
前記アレイ探触子は、複数の前記超音波探触子をアレイ状に配列したものであり、前記アレイ探触子を超音波送受信装置の１素子（超音波イメージングシステムの１画素に対応）として用いる場合は、例えば、前記アレイ探触子は１００個の前記アレイ探触子から構成される。なお、前記アレイ探触子は複数に限らず、１個の前記アレイ探触子から構成されてもよい。
【００３４】
前記アレイ探触子は、例えば、医学診断用超音波イメージングシステムや、鋳造物、鍛造物、管路などの材料に対する非破壊検査に用いることができる。また、上記の目的以外であっても、温度センサ、圧力センサ、光学センサなどのダイヤフラム形状を用いる集積センサに適応できる。
【発明の効果】
【００３５】
本発明によれば、クロストークを抑制することのできるアレイ探触子、アレイ探触子デバイス、およびアレイ探触子の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００３６】
〔第１の実施の形態〕
（アレイ探触子の構成）
図１は、本発明の第１の実施の形態に係るアレイ探触子の断面図である。
【００３７】
アレイ探触子１は、基板１０１と、基板１０１上に設けられた第１の電極膜としての下部電極１０２と、下部電極１０２の周囲に設けられたスペーサ１０５と、スペーサ１０５の上面に張られた膜状の第２の電極膜としての上部電極１０６と、上部電極１０６の表面に設けられた保護膜１０７とを備えてなるダイヤフラム構造を有する超音波探触子１００をアレイ状に複数配列して構成される。
【００３８】
上部電極１０６は超音波の送受信のための振動子としての働きを持つ。
【００３９】
複数のダイヤフラム構造を有する超音波探触子１００は、１枚の薄膜電極を上部電極１０６として共用している。複数の超音波探触子１００は、例えば１００個の配列を単位として超音波送受信装置の１つの素子（超音波イメージングシステムの１画素に対応）を構成し、１枚の薄膜電極は、１つの素子を構成する複数の超音波探触子１００で共用される。
【００４０】
スペーサ１０５は、スペーサ部材１０３、１０４を積層して、超音波探触子１００内の空間がテーパー（逆さドーム型）形状を構成するように形成される。超音波探触子１００内の空間がテーパー形状をとること、およびスペーサの材料を選んで弾性率を最適化することにより、機械的な振動の伝播を押さえ、クロストークを減少させることができる。なお、スペーサ１０５を構成するスペーサ部材の層数は２層に限られない。
【００４１】
基板１０１、上部電極１０６、スペーサ１０５により封止されるダイヤフラム構造の内部は、真空、またはＡｒ等のガスが封入されている。
【００４２】
以下に、微小構造体の製造方法をドナー基板の作製工程と薄膜パターンの積層工程とに分けて説明する。
【００４３】
（ドナー基板の作製）
まず、基板２０４の上に、例えばポリイミドからなる離型層２０５をスピン塗布により形成する。この時、場合によってはポリイミド表面を親水処理または疎水処理を行っても良い。
【００４４】
次に、離型層２０５の上に、薄膜を形成し、これをパターニングして、基板２０４毎にそれぞれ下部電極１０２、スペーサ部材１０３、１０４、上部電極１０６の薄膜パターンを作製する。
【００４５】
図２Ａ（ａ）〜（ｃ）および図２Ｂ（ｄ）は、ドナー基板の上面図である。下部電極１０２が形成された基板を第１のドナー基板としてのドナー基板２００（図２Ａ（ａ）参照）、スペーサ部材１０３が形成された基板を第２のドナー基板としてのドナー基板２０１（図２Ａ（ｂ）参照）、スペーサ部材１０４が形成された基板を第２のドナー基板としてのドナー基板２０２（図２Ａ（ｃ）参照）、上部電極１０６が形成された基板を第３のドナー基板としてのドナー基板２０３（図２Ｂ（ｄ）参照）とする。
【００４６】
なお、上部電極１０６をパターニングする際に、スパッタ法、分子ビームエピタキシー法等による物理蒸着法、または電解析出（メッキ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等による化学蒸着法を用いて、成膜条件により与えられる引っ張りの残留応力をドナー基板２０３に平行な方向に与えた状態で上部電極１０６を形成してもよい。これにより、アレイ探触子１に上面電極１０６を面方向の張力を与えた状態で形成することができ、同一形状のダイヤフラムでも、ダイヤフラム毎に受信する超音波の周波数帯域に変化をつけることができる。
【００４７】
なお、薄膜パターンの配置、数量、ドナー基板の大きさ、形状等は、同図に示したものに限られない。
【００４８】
（薄膜パターンの積層）
図３Ａ（ａ）〜（ｄ）、３Ｂ（ｅ）〜（ｇ）は、薄膜パターンの積層工程を示す断面図である。
【００４９】
ドナー基板２００〜２０３を真空槽内の図示しない下部ステージ上に配置し、ターゲット基板としての基板１０１を真空槽内の図示しない上部ステージ上に配置する。続いて、真空槽内を排気して高真空状態あるいは超高真空状態にする。次に、図３Ａ（ａ）に示すように、下部ステージおよび上部ステージを相対的にｘ、ｙ、ｚ方向、およびｚ軸周りの回転角度θの方向に移動させて基板１０１をドナー基板２００の下部電極１０２上に位置させる。続いて、基板１０１および下部電極１０２の表面にアルゴン原子ビームを照射して清浄化する。
【００５０】
次に、図３Ａ（ｂ）に示すように、上部ステージを下降させ、所定の荷重力（例えば、１０ｋｇｆ／ｍｍ２）でドナー基板２００と基板１０１とを所定の時間（例えば、５分間）押圧し、基板１０１と下部電極１０２とを常温接合する。
【００５１】
次に、図３Ａ（ｃ）に示すように、上部ステージを上昇させると、下部電極１０２が離型層２０５から剥離し、基板１０１側に転写される。これは、下部電極１０２と基板１０１との密着力が、下部電極１０２と離型層２０２との密着力より十分に大きいからである。
【００５２】
次に、図３Ａ（ｄ）に示すように、下部ステージおよび上部ステージを基板１０１がドナー基板２０１のスペーサ部材１０３上に位置するように相対的に移動させ、基板１０１側に転写された下部電極１０２の表面およびスペーサ部材１０３の表面を前述したように清浄化した後、上部ステージを下降させ、下部電極１０２とスペーサ部材１０３とを接合する。
【００５３】
続けて、図３Ｂ（ｅ）〜（ｇ）に示すように、同様の工程によりドナー基板２０２のスペーサ部材１０４、ドナー基板２０３の上部電極１０６を順次基板１０１側に転写する。
【００５４】
このとき、接合環境は常温であるため、転写される上部電極１０６が残留応力を有する場合でも、パターニングする際に発生した残留応力を緩和させることなく、そのままスペーサ部材１０３と接合し、薄膜内に残留応力を担持させたままダイヤフラムを形成できる。
【００５５】
全ての薄膜パターンを基板１０１側に転写させた後、上部電極１０６の表面に減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により保護膜１０８を形成すれば、図１に示すアレイ探触子１が得られる。
【００５６】
なお、スペーサ１０５と同様に、下部電極１０２または上部電極１０７も薄膜を積層することにより形成されるものであってもよい。
【００５７】
また、本実施例では基板、下部電極、上部電極、およびスペーサの部材間を直接接合してダイヤフラムを形成したが、これに限らずこれらのうち少なくとも対向する一箇所の部材間を上記の方法で直接接合することで位置精度の高いアレイ探索子とすることができる。特に、スペーサと上部電極間を直接接合することで、後述するように、上部電極と下部電極間に余分な絶縁膜を有しないことから、センサとしての容量が高くなりセンサ感度を高めることができる。
【００５８】
（第１の実施の形態の効果）
上記本発明の一態様によれば、前記複数の超音波探触子１００が１枚の膜電極を前記上部電極として共用し、全面電極とすることにより、電気的なノイズを大幅に軽減できる。また、スペーサの材料を選んで弾性率を調整することにより、物理的な振動が他の画素を形成するセンサに伝わるクロストークを抑制することができる。これらの効果により、Ｓ／Ｎ比を大幅に改善することができる。
【００５９】
また、スペーサ１０５を複数のスペーサ部材を積層して形成することにより、スペーサ１０５を容易に自由な形に形成し、ダイヤフラム構造を有する超音波探触子１００内の空間の形を制御することができる。
【００６０】
また、従来技術のような、工程が複雑、材料が選択エッチングの可能な物に限られる、エッチング時にスティッキング現象が発生する、接合に品質のばらつきの要因となる加熱を伴う、パーティクルなどの発生を促す多孔質の切断による離型・分離が必要、等の問題点を有さないため、従来技術と比較して歩留まりを向上させることができる。
【００６１】
また、上部電極１０６と下部電極１０２の間には、非特許文献１等に記載の従来技術にあるような絶縁膜３０８（図４Ｂ参照）などが存在せず、真空による絶縁層を直接電極で挟む形状となっている。ここで、構造を比較するために本発明の第１の実施の形態に係る超音波探触子１００と、従来技術の超音波探触子３００の断面図をそれぞれ図４Ａ、Ｂに、センサ容量を比較するために本発明の第１の実施の形態に係る超音波探触子１００と、従来技術の超音波探触子３００の電気的な等価回路をそれぞれ図５Ａ、Ｂに示す。
【００６２】
従来技術ではダイヤフラム構造を形成する場合に、犠牲層の選択エッチングを行う場合が多く、その際に絶縁酸化膜を犠牲層エッチングのストップレイヤーとして使用する。このため、図４Ｂに示すように、センサの動作とは関係のない絶縁膜３０８が構造に含まれることになり、センサとしての容量は、
Ｃ＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２）
と表される。ここに、Ｃ１はダイヤフラム容量、Ｃ２は絶縁層容量である。これは、図５Ｂに示すように、絶縁層容量Ｃ２がダイヤフラム容量Ｃ１に直列に加わっているために容量が小さくなり、センサ感度の低下を引き起こすことを表している。
【００６３】
それに対し、図４Ａに示す本発明の第１の実施の形態に係る超音波探触子１００は、上部電極１０６と下部電極１０２の間に余分な絶縁膜を有さないために、図５Ａに示すように、センサとしての容量はダイヤフラム容量Ｃ１そのものであり、高いセンサ感度を有する。
【００６４】
なお、本発明は、上記各実施の形態に限定されず、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の趣旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【図面の簡単な説明】
【００６５】
【図１】（ａ）、（ｂ）は、本発明の第１の実施の形態に係るアレイ探触子の断面図である。
【図２Ａ】（ａ）〜（ｃ）は、本発明の第１の実施の形態に係るドナー基板の上面図である。
【図２Ｂ】（ｄ）は、本発明の第１の実施の形態に係るドナー基板の上面図である。
【図３Ａ】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る薄膜パターンの積層工程を示す断面図である。
【図３Ｂ】（ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る薄膜パターンの積層工程を示す断面図である。
【図４Ａ】本発明の第１の実施の形態に係る超音波探触子の断面図である。
【図４Ｂ】従来の超音波探触子の断面図である。
【図５Ａ】本発明の第１の実施の形態に係る超音波探触子の電気的な等価回路である。
【図５Ｂ】従来技術の超音波探触子の電気的な等価回路である。
【符号の説明】
【００６６】
１    アレイ探触子
１００    超音波探触子
１０１    基板
１０２    下部電極
１０３、１０４    スペーサ部材
１０５    スペーサ
１０６    上部電極
１０７    保護膜
２００、２０１、２０２、２０３    ドナー基板
２０４    基板
２０５    離型層
３００    超音波探触子
３０１    基板
３０２    下部電極
３０５    スペーサ
３０６    上部電極
３０７    保護膜
３０８    絶縁膜
【図１】
2007274620.tif 000003
【図２Ａ】
2007274620.tif 000004
【図２Ｂ】
2007274620.tif 000005
【図３Ａ】
2007274620.tif 000006
【図３Ｂ】
2007274620.tif 000007
【図４Ａ】
2007274620.tif 000008
【図４Ｂ】
2007274620.tif 000009
【図５Ａ】
2007274620.tif 000010
【図５Ｂ】
2007274620.tif 000011