(57)【要約】【課題】レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧の関係に依存することなくパルスの立下り時間を短くすることを可能にする。【解決手段】可変電流源１０３からの電流と第１のパルス制御信号１０１とが入力され第１のパルス制御信号１０１に同期した第１の駆動電流を出力する第１の駆動回路１０５と、第１のパルス制御信号１０１の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路１０７と、可変電流源１０４からの電流と第２のパルス制御信号１０２とが入力され第２のパルス制御信号１０２に同期した第２の駆動電流を生成するとともに、第２の駆動電流において少なくともパルス信号に同期したタイミングで電流値を低下させて出力する第２の駆動回路１０６とを備えたものである。【選択図】図１
2007294747.tif 000002
【特許請求の範囲】
【請求項１】
入力される第１及び第２の可変電流と第１及び第２のパルス制御信号とに基づいて、レーザダイオードを駆動可能な駆動電流を生成するレーザ駆動回路であって、
前記第１の可変電流と前記第１のパルス制御信号とが入力され、前記第１のパルス制御信号に同期した第１の駆動電流を出力する第１の駆動回路と、
前記第１のパルス制御信号の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路と、
前記第２の可変電流と前記第２のパルス制御信号とが入力され、前記第２のパルス制御信号に同期した第２の駆動電流を生成するとともに、前記第２の駆動電流において少なくとも前記パルス信号に同期したタイミングで電流値を低下させて出力する第２の駆動回路とを備え、
前記第１の駆動回路の出力電流と前記第２の駆動回路の出力電流とを加算した電流により前記レーザダイオードが駆動されることを特徴とするレーザ駆動回路。
【請求項２】
前記第１または第２の駆動回路は、前記可変電流を増幅し、前記パルス制御信号によって出力をオン／オフし、且つ前記パルス出力回路によって電流を変化させる、請求項１記載のレーザ駆動回路。
【請求項３】
前記パルス出力回路は、ハイパスフィルタで構成されている、請求項１記載のレーザ駆動回路。
【請求項４】
前記パルス出力回路は、インバータ遅延を利用したパルス信号発生回路で構成されている、請求項１記載のレーザ駆動回路。
【請求項５】
前記パルス出力回路は、前記可変電流の電流値によって出力レベルが制御される請求項１，３、４のいずれかに記載のレーザ駆動回路。
【請求項６】
前記第１の駆動回路は、
第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第４のトランジスタを備え、
前記第１のトランジスタは、第２の端子に電源が接続され、
前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第１の可変電流源が接続され、第１の端子と第２の端子が接続され、
前記第３のトランジスタは、第２の端子に前記第１のパルス制御信号が入力され、
前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続されている、
請求項１，３，４、５のいずれかに記載のレーザ駆動回路。
【請求項７】
前記第２の駆動回路は、
第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、
前記第１のトランジスタは、第２の端子に電源が接続され、
前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に第２の可変電流源が接続され、第１の端子と第２の端子が接続され、
前記第３のトランジスタは、第２の端子に前記第２のパルス制御信号が入力され、
前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、
前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、
前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２及び第４のトランジスタの第２の端子に接続されている、
請求項１、３、４，５のいずれかに記載のレーザ駆動回路。
【請求項８】
前記第２の駆動回路は、
第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、
前記第１のトランジスタは、第２の端子に電源が接続され、
前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２の可変電流源が接続され、第１の端子と第２の端子が接続され、
前記第３のトランジスタは、第２の端子に前記第２のパルス制御信号が入力され、
前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、
前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、
前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２のトランジスタの第１の端子が接続され、第２の端子が前記第２及び第４のトランジスタの第２の端子に接続されている、
請求項１、３、４、５のいずれかに記載のレーザ駆動回路。
【請求項９】
前記第２の駆動回路は、
第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、
前記第１のトランジスタは、第２の端子に電源が接続され、
前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２の可変電流源が接続され、第１の端子と第２の端子が接続され、
前記第３のトランジスタは、第２の端子にパルス制御信号が入力され、
前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、
前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、
前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２のトランジスタの第１の端子が接続され、第２の端子が前記第１の駆動回路の前記第２のトランジスタの第２の端子に接続されている、
請求項１、３、４、５のいずれかに記載のレーザ駆動回路。
【請求項１０】
第１の可変電流源を増幅し、第１のパルス制御信号に従って出力をオン／オフする第１のステップと、
第２の可変電流源を増幅し、第２のパルス制御信号に従って出力をオン／オフする第２のステップと、
前記第１のパルス制御信号のエッジを検出した時にパルス信号を生成する第３のステップと、
前記パルス信号で出力電流を変化させる第４のステップと、
増幅された電流を加算してレーザに印加する第５のステップとを含むことを特徴とするレーザ駆動方法。
【請求項１１】
請求項１に記載のレーザ駆動回路を備えたことを特徴とする記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ光が出射されるレーザ駆動回路、およびそのレーザ駆動方法に関する。特に、ＣＤやＤＶＤ、ブルーレイディスク（Blu-ray Disk :BD）などの光ディスクに、映像信号などを記録再生可能な記録再生装置に関する。
【背景技術】
【０００２】
光ディスクにおいてマークの記録を行う際、一般に半導体レーザ素子が用いられており、記録マークが涙目状に歪むのを防ぐためにレーザ素子をパルス発光させて熱を制御しながら記録を行っている。近年、記録倍速の高速化が進みパルス幅が短くなっており、それに伴い立上り時間、立下がり時間が短く、より高速でスイッチングを行えるようなレーザ駆動回路が求められている。
【０００３】
従来のレーザ駆動回路としては、例えば特許文献１に開示されているような回路が挙げられる。図１１は特許文献１に開示されているレーザ駆動回路の構成を示す回路図である。図１１において、電源Ｖｃｃと接地との間には、ｐチャネル型（以下ｐｃｈと記す）ＭＯＳトランジスタ１１１６及び１１１７、ｎチャネル型（以下ｎｃｈと記す）ＭＯＳトランジスタ１１１２及び１１１３が直列接続されている。また、ＩＣ出力端子１１０８と電源Ｖｃｃとの間には、レーザ光を出射可能なレーザーダイオード１１０９が接続されている。
【０００４】
図１２は、図１１に示すレーザ駆動回路の各部における信号波形であり、入力パルス１１２０の立ち下がり部分のみ表記している。図１２（ａ）は、入力パルス１１２０の波形で、図１２（ｂ）はトランジスタ１１１２の出力電流の波形で、図１２（ｃ）は補正パルス１１２１の波形で、図１２（ｄ）はトランジスタ１１１６の出力電流の波形で、図１２（ｅ）はレーザダイオード１１０９に印加される電流の波形である。
【０００５】
以下、動作について説明する。
【０００６】
ｎｃｈＭＯＳトランジスタ１１１２のゲートには、バイアス電圧源１１１８から電圧が印加されている。また、このｎｃｈＭＯＳトランジスタ１１１２のソースと接地との間に、ｎｃｈＭＯＳトランジスタ１１１３が直列に接続されている。ｎｃｈＭＯＳトランジスタ１１１２は、ｎｃｈＭＯＳトランジスタ１１１３のゲートに印加される入力パルス１１２０（図１２（ａ）参照）に従って、出力電流のオン／オフを高速にスイッチングするようになっている（図１２（ｂ））参照）。
【０００７】
さらに、ｐｃｈＭＯＳトランジスタ１１１６のゲートには、バイアス電圧源１１１９から電圧が印加されている。また、ｐｃｈＭＯＳトランジスタ１１１６は出力端子１１０８に接続されている。また、ｐｃｈＭＯＳトランジスタ１１１６のソースと電源の間に、ｐｃｈＭＯＳトランジスタ１１１７が直列に接続されている。ｐｃｈＭＯＳトランジスタ１１１７のゲートには、入力パルス１１２０に伴う補正パルス１１２１（図１２（ｃ）参照）が印加され、ｎｃｈＭＯＳトランジスタ１１１３がオフする時にｐｃｈＭＯＳトランジスタ１１１６から図１２（ｄ）に示す電流が吐き出されることによって、図１２（ｅ）に示すようにレーザダイオード１１０９に印加される電流の立下り時間を短くすることができる。
【０００８】
なお、図１２（ｂ）は補正パルスによって補正されていない時の電流波形で、立ち下がり時間をｔ１１に示す。また、図１２（ｅ）は補正パルスによって補正された電流波形で、立ち下がり時間をｔ１２に示す。各々の立ち下がり時間の関係は、ｔ１１＞ｔ１２である。
【特許文献１】特開２００３−３２４３３９公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら特許文献１に開示された構成では、レーザダイオード１１０９の特性やバラツキによって、駆動回路の電源電圧よりも、レーザ接続端子１１０８における電圧の方が高くなる場合がある。レーザ接続端子１１０８の端子電圧が、ｐｃｈＭＯＳトランジスタ１１１６のドレイン電圧よりも高くなった場合、ｐｃｈＭＯＳトランジスタ１１１６から電流（図１２（ｄ）参照）を吐き出せなくなり、図１２（ｂ）に示すトランジスタ１１１２の出力電流を補正できず、パルスの立下り時間を短くできないという問題がある。すなわち、図１２（ｂ）に示す電流がトランジスタ１１１２から出力される。
【００１０】
本発明は、上記問題に鑑み、レーザ接続端子の電圧と、駆動回路の電源電圧もしくは接地電圧との関係に依存することなく、パルスの立下り時間を短くするレーザ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため本発明のレーザ駆動回路は、入力される第１及び第２の可変電流と第１及び第２のパルス制御信号とに基づいて、レーザダイオードを駆動可能な駆動電流を生成するレーザ駆動回路であって、前記第１の可変電流と前記第１のパルス制御信号とが入力され、前記第１のパルス制御信号に同期した第１の駆動電流を出力する第１の駆動回路と、前記第１のパルス制御信号の立ち下がりエッジ検出時にパルス信号を出力するパルス出力回路と、前記第２の可変電流と前記第２のパルス制御信号とが入力され、前記第２のパルス制御信号に同期した第２の駆動電流を生成するとともに、前記第２の駆動電流において少なくとも前記パルス信号に同期したタイミングで電流値を低下させて出力する第２の駆動回路とを備え、前記第１の駆動回路の出力電流と前記第２の駆動回路の出力電流とを加算した電流により前記レーザダイオードが駆動されるものである。
【００１２】
また、本発明のレーザ駆動方法は、第１の可変電流源を増幅し、第１のパルス制御信号に従って出力をオン／オフする第１のステップと、第２の可変電流源を増幅し、第２のパルス制御信号に従って出力をオン／オフする第２のステップと、前記第１のパルス制御信号のエッジを検出した時に短パルス信号を生成する第３のステップと、短パルス信号で出力電流を増減する第４のステップと、増幅された電流を加算してレーザに印加する第５のステップとを含むものある。
【発明の効果】
【００１３】
本発明によれば、レーザ素子の駆動パルスの立下り時間を短くでき、光ディスクに対する記録マークの記録品質を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
本発明のレーザ駆動装置は、前記第１または第２の駆動回路は、前記可変電流を増幅し、前記パルス制御信号によって出力をオン／オフし、且つ前記パルス出力回路によって電流を変化させる構成としてもよい。
【００１５】
また、前記パルス出力回路は、ハイパスフィルタで構成してもよい。
【００１６】
また、前記パルス出力回路は、インバータ遅延を利用したパルス信号発生回路で構成してもよい。
【００１７】
また、前記パルス出力回路は、前記可変電流の電流値によって出力レベルが制御される構成としてもよい。
【００１８】
また、前記第１の駆動回路は、第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第４のトランジスタを備え、前記第１のトランジスタは、第２の端子に電源が接続され、前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第１の可変電流源が接続され、第１の端子と第２の端子が接続され、前記第３のトランジスタは、第２の端子に前記第１のパルス制御信号が入力され、前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続されていることが好ましい。
【００１９】
また、前記第２の駆動回路は、第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、前記第１のトランジスタは、第２の端子に電源が接続され、前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に第２の可変電流源が接続され、第１の端子と第２の端子が接続され、前記第３のトランジスタは、第２の端子に前記第２のパルス制御信号が入力され、前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２及び第４のトランジスタの第２の端子に接続されている構成とすることが好ましい。
【００２０】
また、前記第２の駆動回路は、第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、前記第１のトランジスタは、第２の端子に電源が接続され、前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２の可変電流源が接続され、第１の端子と第２の端子が接続され、前記第３のトランジスタは、第２の端子に前記第２のパルス制御信号が入力され、前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２のトランジスタの第１の端子が接続され、第２の端子が前記第２及び第４のトランジスタの第２の端子に接続されている構成としてもよい。
【００２１】
また、前記第２の駆動回路は、第１、第２及び第３の端子を備え、前記第２の端子と前記第３の端子間の電圧に応じて前記第１の端子から前記第３の端子へ電流が流れる３端子トランジスタで構成されている第１〜第６のトランジスタを備え、前記第１のトランジスタは、第２の端子に電源が接続され、前記第２のトランジスタは、前記第１のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２の可変電流源が接続され、第１の端子と第２の端子が接続され、前記第３のトランジスタは、第２の端子にパルス制御信号が入力され、前記第４のトランジスタは、前記第３のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子が前記レーザダイオードに接続され、第２の端子が前記第２のトランジスタの第２の端子に接続され、前記第５のトランジスタは、第２の端子に前記パルス出力回路の出力端子が接続され、前記第６のトランジスタは、前記第５のトランジスタが第３の端子と接地の間に直列に接続され、第１の端子に前記第２のトランジスタの第１の端子が接続され、第２の端子が前記第１の駆動回路の前記第２のトランジスタの第２の端子に接続されている構成としてもよい。
【００２２】
以上により、通常、一定の電流を流している記録波形のバイアス電流をパルス波形の立下り時に減らすことにより、レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧の関係に依存することなく、記録パルス波形の立下り時間を短くする回路を提供することができる。
【００２３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るレーザ駆動回路の構成を示す回路図である。図１において、第１の駆動回路１０５は、可変電流源１０３で設定された電流を増幅し、レーザ駆動電流を生成する。また、第１の駆動回路１０５は、パルス制御信号１０１に従ってレーザ駆動電流をオン／オフさせている。
【００２４】
また、第２の駆動回路１０６は、可変電流源１０４で設定された電流を増幅し、レーザ駆動電流を生成する。また、第２の駆動回路１０６は、パルス制御信号１０２に従ってレーザ駆動電流をオン／オフさせている。また、第２の駆動回路１０６には、パルス制御信号１０１の立下りエッジを検出し、短い幅のパルスを出力するパルス出力回路１０７が接続されている。これらの第１の駆動回路１０５及び第２の駆動回路１０６から出力される電流は互いに加算され、レーザダイオード１０９を駆動させている。
【００２５】
図２は、図１に示すレーザ駆動回路の電流波形を示す図である。図２（ａ）はパルス制御信号１０１の波形である。図２（ｂ）はパルス出力回路１０７の出力パルスの波形で、図２（ａ）に示すパルス制御信号の立ち下がりエッジを検出してＨｉｇｈになる信号である。図２（ｃ）は第１の駆動回路１０５の出力電流Ｉ1の波形で、この出力電流は、可変電流源１０３から出力される電流を、図２（ａ）に示すパルス制御信号１０１に基づいてオン／オフに切り換えられている。図２（ｄ）は第２の駆動回路１０６の出力電流Ｉ2の波形であり、可変電流源１０４から出力される電流において、図２（ｂ）に示すパルス出力回路１０７の出力パルスに同期したタイミングで瞬間的に低下されている電流波形である。図２（ｅ）はレーザダイオード１０９に入力される駆動電流の波形で、第１の駆動回路１０５から出力される電流Ｉ1と、第２の駆動回路１０６から出力される電流Ｉ2とが加算された電流である。なお、ｔ１は第１の駆動回路１０５の出力電流Ｉ1の立ち下がり時間を示し、ｔ２はレーザダイオード１０９の駆動電流波形の立ち下がり時間を示している。
【００２６】
以下、動作について説明する。
【００２７】
図１及び図２において、第１の駆動回路１０５には、可変電流源１０３で発生した直流電流と、図２（ａ）に示すパルス制御信号１０１が入力されている。第１の駆動回路１０５では、パルス制御信号１０１の立ち上がり及び立ち下がりに同期して、可変電流源１０３からの電流をオン／オフさせて、図２（ｃ）に示す電流Ｉ1を出力している。
【００２８】
また、パルス制御信号１０１はパルス出力回路１０７にも入力されており、パルス出力回路１０７からはパルス制御信号１０１の立ち下がりに同期したパルス（図２（ｂ）参照）が出力される。出力されたパルスは、第２の駆動回路１０６へ入力される。
【００２９】
第２の駆動回路１０６からは、可変電流源１０４で発生した直流電流において、パルス出力回路１０７から出力されるパルスに同期したタイミングで瞬間的に低下させた電流Ｉ2が出力される（図２（ｄ））。
【００３０】
第１の駆動回路１０５から出力される電流Ｉ１と第２の駆動回路１０６から出力される電流Ｉ２とを加算した電流（図２（ｅ））が、出力端子１０８を介してレーザダイオード１０９に入力される。これにより、レーザダイオード１０９はオン／オフ動作を繰り返し、断続的にレーザ光が出力される。
【００３１】
以上のように、パルス制御信号１０１がＨからＬになり、第１の駆動回路１０５の出力電流Ｉ1がオフになる時に、パルス出力回路１０７から出力されるパルスに基づき第２の駆動回路１０６の出力電流Ｉ2を瞬間的に減らすことにより、レーザダイオード１０９を駆動する電流の立下り時間ｔ２を短くすることが可能となる。
【００３２】
この構成では、吐き出し方向の電流を使わないため、レーザ駆動回路の電源電圧よりもレーザ接続端子１０８の電位が高くても目的の動作を行うことができ、レーザ接続端子の電圧と駆動回路の電源電圧との関係に依存することなく、パルスの立下り時間を短くすることができる。
【００３３】
図３はパルス出力回路の具体例の１つであり、インバータの遅延を利用したパルス信号発生回路で構成されている。ＮＡＮＤゲート３０１の入力Ａにパルス信号が入力されると、入力Ｂにはインバータ３０２、３０３、３０４によって遅延されたパルス信号が反転されて入力される。そのため、ＮＡＮＤゲート３０１の出力Ｙには、パルス信号の立下りに同期した細いパルスが出力される。出力パルスのパルス幅は、インバータの数によって調整することができる。
【００３４】
また、図示はしないがパルス出力回路は、図３に示す構成の他に、容量と抵抗とを接続して構成されたハイパスフィルタを用いることができる。ハイパスフィルタは、パルス制御信号を微分するので、パルス制御信号の立下りに同期した細いパルス信号を得ることができる。この場合のパルス幅は、抵抗と容量で決定される時定数で調整が可能である。
【００３５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は本発明の第２の実施形態に係るレーザ駆動回路の構成を示す回路図であり、図１における第１の駆動回路１０５、１０６を具体的な回路構成を示したものである。
【００３６】
図４において、レーザ駆動回路は、可変電流源４０３及び４０４、第１の駆動回路４０５、第２の駆動回路４０６、パルス制御信号４０１に基づいて短期間のパルスを出力するパルス出力回路４０７、入力される電流に基づいてレーザ光を出力するレーザダイオード４０９とを備えている。
【００３７】
第１の駆動回路４０５は、第１のトランジスタであるｎｃｈＭＯＳトランジスタ４１１と、第２のトランジスタであるＮＰＮトランジスタ４１２と、第３のトランジスタであるｎｃｈＭＯＳトランジスタ４１３と、第４のトランジスタであるＮＰＮトランジスタ４１４とを備えている。ＮＰＮトランジスタ４１２とＮＰＮトランジスタ４１４とで、カレントミラー回路を構成しており、可変電流源４０３で設定された電流値を、レーザダイオード４０９を駆動するために必要な電流値に増幅している。このＮＰＮトランジスタ４１４のエミッタと接地の間には、ｎｃｈＭＯＳトランジスタ４１３が直列に接続されている。このｎｃｈＭＯＳトランジスタ４１３のゲートには、パルス制御信号４０１が入力され、出力電流のオン／オフを高速にスイッチングできるように構成されている。
【００３８】
第２の駆動回路４０６は、第５のトランジスタであるｎｃｈＭＯＳトランジスタ４２１と、第６のトランジスタであるＮＰＮトランジスタ４２２と、第７のトランジスタであるｎｃｈＭＯＳトランジスタ４２３と、第８のトランジスタであるＮＰＮトランジスタ４２４と、第９のトランジスタであるｎｃｈＭＯＳトランジスタ４２５と、第１０のトランジスタであるＮＰＮトランジスタ４２６とを備えている。第２の駆動回路４０６は、第１の駆動回路４０５と基本的な構成は同じであるが、カレントミラー回路の出力側にＮＰＮトランジスタ４２６が接続され、ＮＰＮトランジスタ４２６のエミッタと接地の間にはｎｃｈＭＯＳトランジスタ４２５が直列に接続されている。このｎｃｈＭＯＳトランジスタ４２５のゲートには、パルス制御信号４０１の立下りエッジを検出し短パルス信号を出力するパルス出力回路４０７からの信号が入力される。
【００３９】
図５は、図４に示すレーザ駆動回路の各部におけるパルスまたは電流波形を示している。図５（ａ）は入力されるパルス制御信号４０１のパルスを示している。図５（ｂ）は、パルス出力回路４０７の出力パルスを示している。図５（ｃ）は、入力されるパルス制御信号４０２のパルスを示している。図５（ｄ）は、第１の駆動回路４０５の出力電流波形を示している。図５（ｅ）は、第２の駆動回路４０６の出力電流波形を示し、これは図５（ｄ）に示す電流波形の立ち下がり時間を短縮するための補正パルスに相当する。図５（ｆ）は、レーザダイオード４０９の駆動電流波形を示しており、図５（ｄ）に示す波形と図５（ｅ）に示す波形とを加算した波形に相当する。
【００４０】
第１の駆動回路４０５は、入力されるパルス制御信号４０１（図５（ａ））に基づいて、図５（ｄ）に示す電流が出力される。また、パルス制御信号４０１は、パルス出力回路４０７にも入力され、パルス出力回路４０７からは図５（ａ）に示すパルス制御信号４０１の立下りのタイミングで、図５（ｂ）に示すようなＬ信号が出力される。出力されるＬ信号は第２の駆動回路４０６に入力される。第２の駆動回路４０６では、入力されるパルス制御信号（図５（ｃ））とパルス出力回路４０７の出力パルスとに基づいて、図５（ｅ）に示す電流が出力される。
【００４１】
第２の駆動回路４０６においては、カレントミラー回路のミラー比を瞬間的に小さくすることによって、図５（ｅ）示すような波形の電流が得られる。この電流と第１の駆動回路４０５の出力電流とが加算されることによって、レーザダイオード４０９の駆動電流（図５（ｆ））の立下り時間を短くすることができる。
【００４２】
なお、図４に示す構成は、ＮＰＮトランジスタ４１２のコレクタとベースを接続しているが、このコレクタとベースの間にベース電流補償のためのＮＰＮトランジスタが接続されている回路構成としてもよい。
【００４３】
さらに、図４に示す構成は、ＮＰＮトランジスタでカレントミラー回路を構成しているが、ｎｃｈＭＯＳトランジスタでカレントミラー回路を構成してもよい。
【００４４】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図６は本発明の第３の実施形態に係るレーザ駆動回路の構成を示す回路図である。図６は、パルス出力回路６０７とｎｃｈＭＯＳトランジスタ６２５のゲートとの間に、出力電圧制御回路６３１が接続されている構成である。また、図６において、図４と同様の構成要素については、詳細説明を省略する。
【００４５】
図６において、レーザ駆動回路は、可変電流源６０３及び６０４、第１の駆動回路６０５、第２の駆動回路６０６、パルス制御信号６０１に基づいて短期間のパルスを出力するパルス出力回路６０７、入力される電流に基づいてレーザ光を出力するレーザダイオード６０９、出力電圧制御回路６３１を備えている。
【００４６】
第１の駆動回路６０５は、第１のトランジスタであるｎｃｈＭＯＳトランジスタ６１１と、第２のトランジスタであるＮＰＮトランジスタ６１２と、第３のトランジスタであるｎｃｈＭＯＳトランジスタ６１３と、第４のトランジスタであるＮＰＮトランジスタ６１４とを備えている。ＮＰＮトランジスタ６１２とＮＰＮトランジスタ６１４とで、カレントミラー回路を構成しており、可変電流源６０３で設定された電流値を、レーザダイオード６０９を駆動するために必要な電流値に増幅している。このＮＰＮトランジスタ６１４のエミッタと接地の間には、ｎｃｈＭＯＳトランジスタ６１３が直列に接続されている。このｎｃｈＭＯＳトランジスタ６１３のゲートには、パルス制御信号６０１が入力され、出力電流のオン／オフを高速にスイッチングできるように構成されている。
【００４７】
第２の駆動回路６０６は、第５のトランジスタであるｎｃｈＭＯＳトランジスタ６２１と、第６のトランジスタであるＮＰＮトランジスタ６２２と、第７のトランジスタであるｎｃｈＭＯＳトランジスタ６２３と、第８のトランジスタであるＮＰＮトランジスタ６２４と、第９のトランジスタであるｎｃｈＭＯＳトランジスタ６２５と、第１０のトランジスタであるＮＰＮトランジスタ６２６とを備えている。第２の駆動回路６０６は、第１の駆動回路６０５と基本的な構成は同じであるが、カレントミラー回路の出力側にＮＰＮトランジスタ６２６が接続され、ＮＰＮトランジスタ６２６のエミッタと接地の間にはｎｃｈＭＯＳトランジスタ６２５が直列に接続されている。このｎｃｈＭＯＳトランジスタ６２５のゲートには、パルス制御信号６０１の立下りエッジを検出し短パルス信号を出力するパルス出力回路６０７からの信号が、出力電圧制御回路６３１を介して入力される。
【００４８】
出力電圧制御回路６３１は、可変電流源６０３の電流値によって制御されるため、ｎｃｈＭＯＳトランジスタ６２５がオフする時のゲート電位を、第１の駆動回路６０５の出力電流値によってコントロールすることができる。そのため、ｎｃｈＭＯＳトランジスタ６２５のオン抵抗を可変させることによって、第２の駆動回路６０６の出力電流を減らす量を可変させることができる。
【００４９】
本実施形態の構成は、第１の駆動回路６０５からの出力電流値が大きいほど、立下り時のスルーレートを早くしなければならないため、可変電流源６０３の電流設定範囲が広い場合に有用である。
【００５０】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図７は第４の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、第２の駆動回路７０６において、パルス出力回路７０７に接続されるｎｃｈＭＯＳトランジスタ７１５とＮＰＮトランジスタ７１４を、カレントミラー回路の入力側に接続したことを特徴としている。なお、図７において、図４と同様の構成要素については、詳細説明を省略する。
【００５１】
図７において、レーザ駆動回路は、可変電流源７０３及び７０４、第１の駆動回路７０５、第２の駆動回路７０６、パルス制御信号７０１に基づいて短期間のパルスを出力するパルス出力回路７０７、入力される電流に基づいてレーザ光を出力するレーザダイオード７０９を備えている。
【００５２】
第１の駆動回路７０５は、第１のトランジスタであるｎｃｈＭＯＳトランジスタ７１１と、第２のトランジスタであるＮＰＮトランジスタ７１２と、第３のトランジスタであるｎｃｈＭＯＳトランジスタ７１３と、第４のトランジスタであるＮＰＮトランジスタ７１４とを備えている。ＮＰＮトランジスタ７１２とＮＰＮトランジスタ７１４とで、カレントミラー回路を構成しており、可変電流源７０３で設定された電流値を、レーザダイオード７０９を駆動するために必要な電流値に増幅している。このＮＰＮトランジスタ７１４のエミッタと接地の間には、ｎｃｈＭＯＳトランジスタ７１３が直列に接続されている。このｎｃｈＭＯＳトランジスタ７１３のゲートには、パルス制御信号７０１が入力され、出力電流のオン／オフを高速にスイッチングできるように構成されている。
【００５３】
第２の駆動回路７０６は、第５のトランジスタであるｎｃｈＭＯＳトランジスタ７２１と、第６のトランジスタであるＮＰＮトランジスタ７２２と、第７のトランジスタであるｎｃｈＭＯＳトランジスタ７２３と、第８のトランジスタであるＮＰＮトランジスタ７２４と、第９のトランジスタであるｎｃｈＭＯＳトランジスタ７２５と、第１０のトランジスタであるＮＰＮトランジスタ７２６とを備えている。第２の駆動回路７０６は、第１の駆動回路７０５と基本的な構成は同じであるが、ｎｃｈＭＯＳトランジスタ７２３のゲートには、パルス制御信号７０１の立下りエッジを検出し短パルス信号を出力するパルス出力回路７０７からの信号が入力される。
【００５４】
図８は、図７に示すレーザ駆動回路の各部におけるパルスまたは電流波形を示している。図８（ａ）は入力されるパルス制御信号７０１のパルスを示している。図８（ｂ）は、パルス出力回路７０７の出力パルスを示している。図８（ｃ）は、入力されるパルス制御信号７０２のパルスを示している。図８（ｄ）は、第１の駆動回路７０５の出力電流波形を示している。図８（ｅ）は、第２の駆動回路７０６の出力電流波形を示し、これは図８（ｄ）に示す電流波形の立ち下がり時間を短縮するための補正パルスに相当する。図８（ｆ）は、レーザダイオード７０９の駆動電流波形を示しており、図８（ｄ）に示す波形と図８（ｅ）に示す波形とを加算した波形に相当する。
【００５５】
図７に示すように、パルス出力回路７０７の極性は、前述のパルス出力回路４０７の極性に対して逆向きになる。そのため、パルス制御信号７０１（図８（ａ））の立下りエッジでｎｃｈＭＯＳトランジスタ７２３がオンし、カレントミラー回路のミラー比を下げることによって第２の駆動回路７０６からの出力電流（図８（ｅ））を瞬間的に減らし、図８（ｆ）に示すようにレーザ７０９の駆動電流の立下り時間を短くすることができる。
【００５６】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図９は、本発明の第５の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施の形態は、図７に示した第４の実施形態における第２の駆動回路７０６において、ＮＰＮトランジスタ７１４のベースを第１の駆動回路７０５のＮＰＮトランジスタ７１０のベースに接続した回路構成である。なお、図９において、図７と同様の構成要素については、詳細説明を省略する。
【００５７】
図９において、レーザ駆動回路は、可変電流源９０３及び９０４、第１の駆動回路９０５、第２の駆動回路９０６、パルス制御信号９０１に基づいて短期間のパルスを出力するパルス出力回路９０７、入力される電流に基づいてレーザ光を出力するレーザダイオード９０９を備えている。
【００５８】
第１の駆動回路９０５は、第１のトランジスタであるｎｃｈＭＯＳトランジスタ９１１と、第２のトランジスタであるＮＰＮトランジスタ９１２と、第３のトランジスタであるｎｃｈＭＯＳトランジスタ９１３と、第４のトランジスタであるＮＰＮトランジスタ９１４とを備えている。ＮＰＮトランジスタ９１２とＮＰＮトランジスタ９１４とで、カレントミラー回路を構成しており、可変電流源９０３で設定された電流値を、レーザダイオード９０９を駆動するために必要な電流値に増幅している。このＮＰＮトランジスタ９１４のエミッタと接地の間には、ｎｃｈＭＯＳトランジスタ９１３が直列に接続されている。このｎｃｈＭＯＳトランジスタ９１３のゲートには、パルス制御信号９０１が入力され、出力電流のオン／オフを高速にスイッチングできるように構成されている。
【００５９】
第２の駆動回路９０６は、第５のトランジスタであるｎｃｈＭＯＳトランジスタ９２１と、第６のトランジスタであるＮＰＮトランジスタ９２２と、第７のトランジスタであるｎｃｈＭＯＳトランジスタ９２３と、第８のトランジスタであるＮＰＮトランジスタ９２４と、第９のトランジスタであるｎｃｈＭＯＳトランジスタ９２５と、第１０のトランジスタであるＮＰＮトランジスタ９２６とを備えている。第２の駆動回路９０６において、ｎｃｈＭＯＳトランジスタ９２１のゲートに、パルス出力回路９０７が接続されている。また、第２のパルス制御信号９０２は、ｎｃｈＭＯＳトランジスタ９２５のゲートに入力されている。
【００６０】
図９に示す構成では、可変電流源９０３で設定された電流値に応じて、ＮＰＮトランジスタ９２２のベース電位が決定されるため、第１の駆動回路９０５の出力電流値に応じて、第２の駆動回路９０６の出力電流の減らす量を可変させることができる。
【００６１】
本実施形態の構成は、第１の駆動回路９０５からの出力電流値が大きいほど、立下り時のスルーレートを早くしなければならないため、可変電流源９０３の電流設定範囲が広い場合に有用である。
【００６２】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１０は、本発明の第６の実施形態に係るレーザ駆動回路の構成を示す回路図である。本実施形態は、図４に示した第２の実施形態のカレントミラー回路を、ｐｃｈＭＯＳトランジスタで構成して出力電流の極性を逆向きにし、第１の駆動回路１００５及び第２の駆動回路１００６からレーザダイオード１００９に電流を吐き出す構成としたものである。なお、図１０において、図４と同様の構成要素については、詳細説明を省略する。
【００６３】
図１０において、レーザ駆動回路は、可変電流源１００３及び１００４、カレントミラー回路１０１０を備えた第１の駆動回路１００５、カレントミラー回路１０１１を備えた第２の駆動回路１００６、パルス制御信号１００１に基づいて短期間のパルスを出力するパルス出力回路１００７、入力される電流に基づいてレーザ光を出力するレーザダイオード１００９を備えている。
【００６４】
第１の駆動回路１００５は、第１のトランジスタであるｐｃｈＭＯＳトランジスタ１０２１と、第２のトランジスタであるｐｃｈＭＯＳトランジスタ１０２２と、第３のトランジスタであるｐｃｈＭＯＳトランジスタ１０２３と、第４のトランジスタであるｐｃｈＭＯＳトランジスタ１０２４とを備えている。ｐｃｈＭＯＳトランジスタ１０２２とｐｃｈＭＯＳトランジスタ１０２４とで、カレントミラー回路１０１０を構成しており、可変電流源１００３で設定された電流値を、レーザダイオード１００９を駆動するために必要な電流値に増幅している。また、ｐｃｈＭＯＳトランジスタ１０２４のドレインと接地の間には、ｐｃｈＭＯＳトランジスタ１０２３が直列に接続されている。このｐｃｈＭＯＳトランジスタ１０２３のゲートには、パルス制御信号１００１が入力され、出力電流のオン／オフを高速にスイッチングできるように構成されている。
【００６５】
第２の駆動回路１００６は、第５のトランジスタであるｐｃｈＭＯＳトランジスタ１０３１と、第６のトランジスタであるｐｃｈＭＯＳトランジスタ１０３２と、第７のトランジスタであるｐｃｈＭＯＳトランジスタ１０３３と、第８のトランジスタであるｐｃｈＭＯＳトランジスタ１０３４と、第９のトランジスタであるｐｃｈＭＯＳトランジスタ１０３５と、第１０のトランジスタであるｐｃｈＭＯＳトランジスタ１０３６とを備えている。ｐｃｈＭＯＳトランジスタ１０３５のゲートには、パルス出力回路１００７が接続されている。また、ｐｃｈＭＯＳトランジスタ１０３３のゲートには、第２のパルス制御信号１００２が接続されている。
【００６６】
図１０に示す構成では、レーザダイオード１００９のカソードが負電源に接続され、接続端子１００８の電位が接地電位よりも低くなった場合でも、立下り時間を短くすることができる。
【産業上の利用可能性】
【００６７】
以上説明したように本発明は、通常一定の電流を流している記録波形のバイアス電流を、パルス波形の立下り時に減らすことにより、レーザ接続端子の電圧と駆動回路の電源電圧もしくは接地電圧に依存しない記録パルス波形の立下りを早くするレーザ駆動技術において有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係るレーザ駆動回路の構成を示す回路図
【図２】本発明の第１の実施形態に係るレーザ駆動回路の記録波形を示す波形図
【図３】本発明の実施形態に係るパルス出力回路の一構成例を示す回路図
【図４】本発明の第２の実施形態に係るレーザ駆動回路の構成を示す回路図
【図５】本発明の第２の実施形態に係るレーザ駆動回路の記録波形を示す波形図
【図６】本発明の第３の実施形態に係るレーザ駆動回路の構成を示す回路図
【図７】本発明の第４の実施形態に係るレーザ駆動回路の構成を示す回路図
【図８】本発明の第４の実施形態に係るレーザ駆動回路の記録波形を示す波形図
【図９】本発明の第５の実施形態に係るレーザ駆動回路の構成を示す回路図
【図１０】本発明の第５の実施形態に係るレーザ駆動回路の構成を示す回路図
【図１１】従来のレーザ駆動回路の構成を示す回路図
【図１２】従来のレーザ駆動回路における信号波形を示す波形図
【符号の説明】
【００６９】
１０３，１０４，４０３，４０４，６０３，６０４，７０３，７０４，９０３，９０４、１００３、１００４  可変電流源
１０５，４０５，６０５，７０５，９０５、１００５  第１の駆動回路
１０６，４０６，６０６，７０６，９０６、１００６  第２の駆動回路
１０７，４０７，６０７，７０７，９０７、１００７  パルス出力回路
１０８，４０８，６０８，７０８，９０８、１００８  レーザ接続端子
１０９，４０９，６０９，７０９，９０９、１００９  レーザダイオード
６３１  出力電圧制御回路
【図１】
2007294747.tif 000003
【図２】
2007294747.tif 000004
【図３】
2007294747.tif 000005
【図４】
2007294747.tif 000006
【図５】
2007294747.tif 000007
【図６】
2007294747.tif 000008
【図７】
2007294747.tif 000009
【図８】
2007294747.tif 000010
【図９】
2007294747.tif 000011
【図１０】
2007294747.tif 000012
【図１１】
2007294747.tif 000013
【図１２】
2007294747.tif 000014