(57)【要約】【課題】  ドハーティ型電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高電力付加効率を図る。【解決手段】  キャリアアンプＡｍｐ１とピークアンプＡｍｐ２との入力側に、９０度位相遅延電力分配部ＰＳＰＤを接続し、出力側に可変電気長電力合成部ＶＴＬ２を接続する。搬送波信号ＲＦｓの搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部ＶＴＬ２の電気長がほぼ９０度になるように、可変電気長電力合成部ＶＴＬ２の制御端子Ｃｔｒｌから制御信号Ｓｉｇを印加することにより調整する。【選択図】    図３
2007019578.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第１のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第２のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第１のアンプと前記第２のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力する電力増幅器であって、
前記第１のアンプと前記第２のアンプとの入力側に、９０度位相遅延電力分配部が接続され、前記第１のアンプと前記第２のアンプとの出力側に可変電気長電力合成部が接続され、
前記入力端子から入力信号が入力され、前記９０度位相遅延電力分配部を介して、第１の搬送波信号と前記第１の搬送波信号に対して９０度位相が遅延した搬送波信号である第２の搬送波信号とがそれぞれ前記第１のアンプと前記第２のアンプとに入力され、前記第１および第２のアンプにて前記第１および第２の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第１の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ９０度になるように、前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項２】
請求項１において、
前記第１の搬送波信号の搬送波周波数帯域がバンドＡの場合は、前記バンドＡの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ９０度になるように前記可変電気長電力合成部が制御され、前記第１の搬送波信号の搬送波周波数帯域が前記バンドＡと異なるバンドＢの場合は、前記バンドＢの中心周波数に対して前記可変電気長電力合成部の電気長がほぼ９０度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項３】
請求項２において、
前記バンドＡが前記バンドＢより中心周波数が高い周波数帯域であって、
前記可変電気長電力合成部は、
第１の伝送線路と第２の伝送線路とが接続された第１の直列回路と、第１のスイッチと第１のコンデンサとを具備してなる第２の直列回路と、第２のスイッチと第２のコンデンサとを具備してなり、一方が前記第１のスイッチと前記第１のコンデンサとの接点に接続し、他方が接地した第３の直列回路とを有し、
前記第２の直列回路と前記第１の伝送線路とが並列に接続され、前記第１のスイッチと前記第１の伝送線路とが共通に前記第１のアンプの出力ノードに接続されて成り、
前記第１の搬送波信号の搬送波周波数帯域が前記バンドＡの場合は、制御端子からの制御信号に基づき前記第１のスイッチおよび前記第２のスイッチがオフにされ、前記バンドＡの中心周波数に対して前記可変電気長電力合成部電気長がほぼ９０度になるように前記可変電気長電力合成部が制御され、
前記第１の搬送波信号の搬送波周波数帯域が前記バンドＢの場合は、前記制御端子からの制御信号に基づき前記第１のスイッチおよび前記第２のスイッチがオンにされ、前記バンドＢの中心周波数に対して可変電気長電力合成部電気長がほぼ９０度になるように前記可変電気長電力合成部が制御されることを特徴とする電力増幅器。
【請求項４】
請求項３において、
前記第１のアンプは、
第１のＦＥＴ素子と第１の直流遮断コンデンサとを具備してなり、
前記第１のＦＥＴ素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第１の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第１のＦＥＴ素子のゲート端子との間に接続され、
前記第２のアンプは、
第２のＦＥＴ素子と第２の直流遮断コンデンサとを具備してなり、
前記第２のＦＥＴ素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第２の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第２のＦＥＴ素子のゲート端子との間に接続され、
前記第２の直列回路は、第１のスイッチＦＥＴ素子とそのソース端子に接続された第１のコンデンサとを具備してなり、
前記第３の直列回路は、第２のスイッチＦＥＴ素子と前記第２のスイッチＦＥＴ素子のソース端子に接続された第２のコンデンサとを具備してなり、一方が前記第１のスイッチＦＥＴ素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第１のスイッチＦＥＴ素子のドレイン端子と前記第１の伝送線路とが共通に前記第１のアンプの出力ノードに接続されて成り、
前記第２のＦＥＴ素子のドレイン端子に第３のコンデンサが接続され、
前記出力端子と前記第３のコンデンサとの間に接続された第４のコンデンサを含み、
前記第１のスイッチＦＥＴ素子のゲート端子と前記第２のスイッチＦＥＴ素子のゲート端子とに接続された制御電圧端子から、
前記バンドＡの場合、前記第１のスイッチＦＥＴ素子および前記第２のスイッチＦＥＴ素子がオフになるように第１の制御信号が印加され、
前記バンドＢの場合、前記第１のスイッチＦＥＴ素子および前記第２のスイッチＦＥＴ素子がオンになるように前記第１の制御信号と異なる第２の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドＡおよび前記バンドＢのそれぞれでほぼ９０度になるように切り換って動作することを特徴とする電力増幅器。
【請求項５】
請求項３において、
前記第１のアンプは、
第１のＢｉｐｏｌａｒ素子と第１の直流遮断コンデンサとを具備してなり、
前記第１のＢｉｐｏｌａｒ素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第１の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第１のＢｉｐｏｌａｒ素子のベース端子との間に接続され、
前記第２のアンプは、
第２のＢｉｐｏｌａｒ素子と第２の直流遮断コンデンサとを具備してなり、
前記第２のＢｉｐｏｌａｒ素子のコレクタ端子は電源電圧端子に、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子に、それぞれ接続され、
前記第２の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第２のＢｉｐｏｌａｒ素子のベース端子との間に接続され、
前記第２の直列回路は、第１のスイッチＦＥＴ素子とそのソース端子に接続された第１のコンデンサとを具備してなり、
前記第３の直列回路は、第２のスイッチＦＥＴ素子と前記第２のスイッチＦＥＴ素子のソース端子に接続された第２のコンデンサとを具備してなり、一方が前記第１のスイッチＦＥＴ素子のソース端子に接続され、他方が接地され、
前記可変電気長電力合成部は、
前記第１のスイッチＦＥＴ素子のドレイン端子と前記第１の伝送線路とが共通に前記第１のアンプの出力ノードに接続されて成り、
前記第２のＢｉｐｏｌａｒ素子のコレクタ端子に第３のコンデンサが接続され、
前記出力端子と前記第３のコンデンサとの間に接続された第４のコンデンサを含み、
前記第１のスイッチＦＥＴ素子のゲート端子と前記第２のスイッチＦＥＴ素子のゲート端子とに接続された制御電圧端子から、
前記バンドＡの場合、前記第１のスイッチＦＥＴ素子および前記第２のスイッチＦＥＴ素子がオフになるように第１の制御信号が印加され、
前記バンドＢの場合、前記第１のスイッチＦＥＴ素子および前記第２のスイッチＦＥＴ素子がオンになるように前記第１の制御信号と異なる第２の制御信号が印加されることによって、
前記可変電気長電力合成部の電気長が前記バンドＡおよび前記バンドＢのそれぞれでほぼ９０度になるように切り換って動作することを特徴とする電力増幅器。
【請求項６】
請求項２において、
前記第１のスイッチと前記第２のスイッチとの間に並列に接続された複数の第１の伝送線路と、前記第１のアンプと前記第２の伝送線路とが直列に接続され、
前記複数の第１の伝送線路のうちの第１の伝送線路と前記第２の伝送線路との合計長さが前記バンドＡの中心周波数に対応する波長の１／４の長さであり、
前記複数の第１の伝送線路のうちの第２の伝送線路と前記第２の伝送線路との合計長さが前記バンドＢの中心周波数に対応する波長の１／４の長さであり、
前記バンドＡおよび前記バンドＢ、それぞれの搬送周波数帯域で送信するときは、出力信号がそれぞれ前記第１の伝送線路のうちの第１の伝送線路および前記第１の伝送線路のうちの第２の伝送線路に流れるよう、前記第１のスイッチおよび前記第２のスイッチが切り換わって動作することを特徴とする電力増幅器。
【請求項７】
請求項２において、
ｋを１以上の整数とした場合の長さ比が２のｋ乗であり、かつ、互いに直列に接続された複数の第１の伝送線路がそれぞれ前記ｋによって前記複数の第１の伝送線路と対応付けられた複数のシャントＦＥＴ素子のソース端子およびドレイン端子を接続点として並列に接続され、
前記複数の第１の伝送線路は、前記第１のアンプの出力ノードと前記第２の伝送線路との間に直列に接続され、
前記複数のシャントＦＥＴ素子のゲート端子にそれぞれ制御信号が印加され、
前記複数のシャントＦＥＴ素子がオンまたはオフに切り換えられることによって、搬送波周波数に対応して前記第１のアンプと前記第２のアンプとの出力間の電気長を９０度に最も近い値に変えるよう動作することを特徴とする電力増幅器。
【請求項８】
請求項３において、
前記第１のアンプは、
第１のＦＥＴ素子と第１の直流遮断コンデンサとを具備してなり、
前記第１のＦＥＴ素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第１の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第１のＦＥＴ素子のゲート端子との間に接続され、
前記第２のアンプは、
第２のＦＥＴ素子と第２の直流遮断コンデンサとを具備してなり、
前記第２のＦＥＴ素子のドレイン端子は電源電圧端子に、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子に、それぞれ接続され、
前記第２の直流遮断コンデンサは、前記９０度位相遅延電力分配部と前記第２のＦＥＴ素子のゲート端子との間に接続され、
前記第２のＦＥＴ素子のドレイン端子に第１のコンデンサが接続され、
前記出力端子と前記第１のコンデンサとの間に接続された第２のコンデンサを含み、
前記可変電気長電力合成部は、
第１の伝送線路と第２の伝送線路とが接続されて成る第１の直列回路と第１の切換え回路と第２の切換え回路とを具備してなり、
前記第１の切換え回路と前記第２の切換え回路とは、それぞれが前記第１の伝送線路の両端に並列に接続された構成であって、
前記第１の切換え回路は、
第１のスイッチＦＥＴ素子とそのソース端子に接続された第３のコンデンサとを具備してなる第２の直列回路と、
第２のスイッチＦＥＴ素子と第４のコンデンサとを具備してなり、一方が前記第１のスイッチＦＥＴ素子と前記第３のコンデンサとの接点に接続され、他方が接地された第３の直列回路とを有し、
前記第２の直列回路と前記第１の伝送線路とを並列に、前記第１のスイッチＦＥＴ素子のドレイン端子が前記第１のアンプと前記第１の伝送線路との接点に接続された構成であって、
前記第２の切換え回路は、
第３のスイッチＦＥＴ素子とそのソース端子に接続した第５のコンデンサとを具備してなる第４の直列回路と、第４のスイッチＦＥＴ素子と第６のコンデンサとを具備してなり、一方が前記第３のスイッチＦＥＴ素子と前記第５のコンデンサの接点に接続され、他方が接地された第５の直列回路とを有し、
前記第１のスイッチＦＥＴ素子のゲート端子および前記第２のスイッチＦＥＴ素子のゲート端子に接続された第１の制御電圧端子と、前記第３のスイッチＦＥＴ素子のゲート端子および前記第４のスイッチＦＥＴ素子のゲート端子に接続された第２の制御電圧端子とから別々の制御信号が印加されることによって、搬送波周波数に対して前記可変電気長電力合成部の電気長が最も９０度に近くなるように切り換って動作することを特徴とする電力増幅器。
【請求項９】
複数サブチャネルの送信信号を振幅信号および位相信号に変調する変調部と、
前記変調部の出力側に接続され、前記振幅信号および前記位相信号をそれぞれ互いに９０度の位相差を有する時間軸信号Ｘおよび時間軸信号Ｙに変換する時間信号変換部と、
前記時間軸信号Ｘおよび時間軸信号Ｙの中心周波数をそれぞれの搬送波周波数に変換するＸ信号パスおよびＹ信号パスと、
前記Ｘ信号パスおよび前記Ｙ信号パスの前記時間信号変換部とは反対側の端部に接続された９０度位相遅延電力分配部と、
前記９０度位相遅延電力分配部の出力側に接続された電力増幅器と、
前記電力増幅器の出力側に接続された可変電気長電力合成部と
を備えて成る送信機であって、
前記電力増幅器は、
入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第１のアンプと入力信号の振幅が所定の閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第２のアンプとが並列に接続されてなり、入力端子から入力された信号を前記第１のアンプと前記第２のアンプとによりそれぞれ電力増幅し、それらの出力が合成されてなる出力信号を出力端子から出力するよう構成され、
前記第１のアンプと前記第２のアンプとの入力側に、前記９０度位相遅延電力分配部が接続され、前記第１のアンプと前記第２のアンプとの出力側に前記可変電気長電力合成部が接続され、前記入力端子から入力信号が入力され、前記９０度位相遅延電力分配部を介して、第１の搬送波信号と前記第１の搬送波信号に対して９０度位相が遅延した搬送波信号である第２の搬送波信号とがそれぞれ前記第１のアンプと前記第２のアンプとに入力され、前記第１および第２のアンプにて前記第１および第２の搬送波信号がそれぞれ増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力され、
前記第１の搬送波信号の搬送波周波数帯域に応じて、その搬送波周波数帯域の中心周波数に対して可変電気長電力合成部の電気長がほぼ９０度になるように、前記可変電気長電力合成部が制御されることを特徴とする送信機。
【請求項１０】
請求項９において、
前記９０度位相遅延電力分配部は、
前記第１のアンプの入力側に、
通信前処理ブロックと、デジタル信号から０度位相遅延の第１の変調信号を発生させる第１の変調回路と、前記第１の変調信号をアナログ信号に変換する第１のＤＡ変換器と、不要高周波成分を抑圧する第１の低周波通過フィルタと、周波数変換をおこなう第１のミキサと、必要出力レベルに増幅する第１の可変ゲイン増幅器とが直列に接続されて成る第１の信号パスを具備し、
前記第２のアンプの入力側に、
前記通信前処理ブロックと、デジタル信号から９０度位相遅延の第２の変調信号を発生させる第２の変調回路と、前記第２の変調信号をアナログ信号に変換する第２のＤＡ変換器と、不要高周波成分を抑圧する第２の低周波通過フィルタと、周波数変換をおこなう第２のミキサと、必要出力レベルに増幅する第２の可変ゲイン増幅器とが直列に接続されて成る第２の信号パスを具備してなり、
前記第１のミキサおよび前記第２のミキサを駆動する局部信号源を含む構成であって、
前記９０度位相遅延電力分配部により、前記第１の信号パスおよび前記第２の信号パスを介して９０度位相差信号が生成され、
前記入力端子から入力信号が入力され、前記９０度位相遅延電力分配部を介して第１の搬送波信号と前記第１の搬送波信号より９０度位相が遅延した搬送波の信号である第２の搬送波信号とがそれぞれ前記第１のアンプと前記第２のアンプとを介して増幅され、前記可変電気長電力合成部によって合成された出力信号が前記出力端子より出力されるよう構成され、
希望搬送周波数中心に９０度位相差送信信号が生成されて前記第１のアンプおよび前記第２のアンプに入力させるために前記局部信号源の周波数を変えて、前記希望搬送周波数に対して前記可変電気長電力合成部の電気長が最も９０度に近くなるように、前記電力増幅器を制御して動作することを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器、とりわけドハーティ（Doherty）型増幅器、および、それを用いた送信機に係り、高効率線形電力増幅をおこなう電力増幅器に関するもので、特に、マルチチャネル変調方式、ＯＦＤＭ方式などエンベロープ振幅変動が大きく、高度な線形性を要求する無線機方式、さらに、広い周波数帯域または複数周波数帯域（マルチバンド）無線機に用いて好適な広帯域高効率電力増幅を実行可能な電力増幅器に関する。
【背景技術】
【０００２】
マルチチャネル変調方式、ＯＦＤＭ方式などエンベロープ振幅変動が大きい通信方式では最大出力対平均出力比（ＰＡＰＲ）が大きいため、従来の電力増幅器では高効率が実現しにくい。この問題を解決する方法として、以下の非特許文献１に記載されたような動作点の異なる増幅器を組み合わせるドハーティ型増幅器が従来から知られている。
【０００３】
【非特許文献１】W.H.Doherty, "new high efficiency power amplifier for modulated waves", Proceeding of the IRE, vol.24, no.9, pp.1163-1182, 1936.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
先ず、図１４ないし図１８を用いて従来技術に係るドハーティ型増幅器について説明する。
【０００５】
図１４は、従来技術に係るドハーティ型増幅器の構成図である。
【０００６】
図１５は、ドハーティ型増幅器の信号波形図である。
【０００７】
図１６は、ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率（ＰＡＥ）の関係を示すグラフである。
【０００８】
図１７は、ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率（ＰＡＥ）の関係を示すグラフである。
【０００９】
図１８は、ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【００１０】
ドハーティ型増幅器の基本構成は、図１４に示されるように、入力信号の振幅に依らず動作して入力信号の振幅に応じた信号を出力する第１のアンプ（キャリアアンプ）と、入力信号の振幅がある閾値以上である場合に動作して入力信号の振幅に応じた信号を出力する第２のアンプ（ピークアンプ）とを並列に接続したものである。入力信号振幅が小さい場合、キャリアアンプは線形領域で動作する。入力信号振幅が中ぐらいの場合、キャリアアンプは飽和電力まで動作し、高電力効率を実現する。この動作領域の最大入力信号振幅を前記閾値として設定する。そして、入力信号振幅が大きい場合、キャリアアンプの出力電圧がクリップされ、出力波形が歪んでしまうが、ピークアンプが動作してクリップされた部分を補うように負荷に電流を供給し、ひずみが緩和すると同時に高電力効率を維持する。図１５は、その場合の信号波形の振幅の様子を示したものであり、図１６に示されるように、ドハーティ型増幅器は、広い出力電力範囲に対して高電力効率を実現することができる。
【００１１】
以下、ドハーティ型増幅器の動作原理をより詳しく説明する。一般にピークアンプとキャリアアンプを並列に接続したときには、ピークアンプから供給される電流で負荷電圧が上昇するため、キャリアアンプから見れば見かけ上負荷抵抗が大きくなり、電力効率が低減してしまう。ドハーティ型増幅器では、キャリアアンプの出力とピークアンプの出力の間に１／４波長の伝送線路を接続する。ピークアンプの出力側に接続した負荷Ｒは１／４波長の伝送線路によってＺ０２／Ｒ（ただし、Ｚ０は伝送線路の特徴インピーダンスとする）、に見えるため、ピークアンプから供給される電流で負荷電圧が上昇するが、キャリアアンプから見れば見かけ上負荷抵抗が小さくなる。したがって、キャリアアンプの効率が増加する。ここで、出力側の１／４波長伝送線路によってキャリアアンプの位相が９０度遅れるため、入力側でピークアンプの位相を９０度遅らせる必要がある。
【００１２】
図１４に示す回路がドハーティ増幅器として動作するようにするために、Ａｍｐ１（キャリアアンプ）には、Ｂ級増幅器として動作するようにバイアス電圧または電流を設定し、Ａｍｐ２（ピークアンプ）には、Ｃ級増幅器に動作するようにバイアス電圧または電流を設定する。図１８は、Ａｍｐ１及びＡｍｐ２の動作電圧バイアス条件を示したものであり、Ａｍｐ２には、Ａｍｐ１が飽和する直前の入力電圧振幅と同じ大きさのオフセット電圧バイアスを加えることになる。
【００１３】
上記従来技術に係るドハーティ型増幅器は、入力の電力分配をおこない、９０度の位相遅延をおこなう。そして、キャリアアンプとピークアンプのインピーダンス変換をおこない、出力合成に１／４波長伝送線路を用いる。このとき、アンプの中心周波数に対して、大きく異なる周波数では９０度の位相遅延、インピーダンス変換ができなくなるため、１／４波長に対応する周波数を中心とする狭い周波数帯域だけ高効率効果を発揮できる。周波数に対する１２ｄＢバックオフの電力付加効率（ＰＡＥ）をグラフにプロットすると図１７のように山形になっており、ある周波数で最大になり、その周波数から離れるほどＰＡＥが低下する。
【００１４】
本発明は、上記問題点を解決するためになされたもので、その目的は、ドハーティ型電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることにある。
【課題を解決するための手段】
【００１５】
本発明のドハーティ型増幅器の特徴の一つは、出力合成を実現する回路として、広い帯域、または、複数の帯域に合わせて電気長が９０度になるように調整できる可変電気長電力合成部ＶＴＬ２を用いることにある。
【００１６】
この可変電気長電力合成部ＶＴＬ２として、合計電気長が高い搬送周波数帯域バンドＡの中心周波数において電気長が９０度になるよう、それぞれ長さＬ１ａとＬ１ｂの伝送線路ＴＬ２ａおよび伝送線路ＴＬ２ｂを接続した第１直列回路、スイッチＳｗ１とコンデンサＣｓ１からなる第２直列回路、スイッチＳｗ２とコンデンサＣｓ２からなり、一方がスイッチＳｗ１とコンデンサＣｓ１の接点に接続され、他の一方を接地させた第３直列回路を設けて、第２直列回路と伝送線路ＴＬ２ａを並列に、スイッチＳｗ１がキャリアアンプＡｍｐ１と伝送線路ＴＬ２ａの接点に接続し構成する回路が考えられる。
【００１７】
そして、搬送波周波数帯域がバンドＡの場合には、制御端子Ｃｔｒｌから制御信号Ｓｉｇ１を印加してＳｗ１、Ｓｗ２をオフにし、バンドＡの中心周波数に対してＶＴＬ２の電気長がほぼ９０度になるように調整し、バンドＡより低い周波数の搬送波周波数帯域バンドＢの場合には、制御端子Ｃｔｒｌから制御信号Ｓｉｇ２を印加してＳｗ１、Ｓｗ２をオンにし、バンドＢの中心周波数に対してＶＴＬ２の電気長がほぼ９０度になるように調整し、それぞれの場合の電力付加効率を最適化する。
【００１８】
また、ドハーティ型増幅器の構成として、キャリアアンプＡｍｐ１は、ＦＥＴ素子Ｍｃと直流遮断コンデンサＣｃ１とからなり、ＦＥＴ素子Ｍｃのドレイン端子を電源電圧端子Ｖｄｃに、ソース端子をグラウンドに、ゲート端子を、バイアス電圧端子Ｖｇｃに接続し、直流遮断コンデンサＣｃ１は、９０度位相遅延電力分配部ＰＳＰＤとＦＥＴ素子Ｍｃのゲート端子の間に接続する。一方、ピークアンプＡｍｐ２は、ＦＥＴ素子Ｍｐと直流遮断コンデンサＣｐ１とからなり、ＦＥＴ素子Ｍｐのドレイン端子を電源電圧端子Ｖｄｐに、ソース端子をグラウンドに、ゲート端子をバイアス電圧端子Ｖｇｐに接続し、直流遮断コンデンサＣｐ１は、９０度位相遅延電力分配部ＰＳＰＤとＦＥＴ素子Ｍｐのゲート端子の間に接続する。
【００１９】
そして、可変電気長電力合成部ＶＴＬ２の構成として、それぞれ長さＬ１ａとＬ１ｂの伝送線路ＴＬ２ａおよび伝送線路ＴＬ２ｂを接続した第１直列回路、ＦＥＴ素子Ｍｓ１とそのソース端子に接続したコンデンサＣｓ１とからなる第２直列回路、 ＦＥＴ素子Ｍｓ２と前記ＦＥＴ素子Ｍｓ２のソース端子に接続したコンデンサＣｓ２とからなり、一方を前記ＦＥＴ素子Ｍｓ１のソース端子に接続させ、他の一方を接地させた第３直列回路を設け、ＦＥＴ素子Ｍｓ１のドレイン端子をキャリアアンプＡｍｐ１と伝送線路ＴＬ２ａとの接点に接続する。
【００２０】
また、ＦＥＴ素子Ｍｐのドレイン端子にコンデンサＣｐ２を接続し、出力端子ＯＵＴとコンデンサＣｐ２の間にコンデンサＣｂを設ける。
【００２１】
そして、ＦＥＴ素子Ｍｓ１のゲート端子とＦＥＴ素子Ｍｓ２のゲート端子に接続した制御電圧端子Ｃｔｒｌから、搬送周波数帯域がバンドＡの場合、ＦＥＴ素子Ｍｓ１およびＦＥＴ素子Ｍｓ２がオフになるように制御信号Ｓｉｇ１を印加し、搬送周波数帯域がバンドＢの場合、ＦＥＴ素子Ｍｓ１およびＦＥＴ素子Ｍｓ２がオンになるように制御信号Ｓｉｇ２を印加することによって、前記可変電気長電力合成部ＶＴＬ２の電気長がそれぞれ前記バンドＡ、前記バンドＢでほぼ９０度になるように切り換って動作させる。
【００２２】
また、上記キャリアアンプ、ピークアンプにはＦＥＴ素子の代わりにＢｉｐｏｌａｒ素子を使っても差しつかえない。
【００２３】
可変電気長電力合成部ＶＴＬ２としては、以下の実現方法も考えられる。すなわち、並列に接続した２個以上の伝送線路ＴＬ２１、ＴＬ２２、…を切り替えスイッチＳｗ１、Ｓｗ２を介してキャリアアンプＡｍｐ１と伝送線路ＴＬ２ｂの間に直列に接続し、ＴＬ２１とＴＬ２ｂの合計長さが搬送周波数帯域バンドＡの中心周波数に対応する波長の１／４長さ、伝送線路ＴＬ２２と伝送線路ＴＬ２ｂの合計長さが搬送周波数帯域バンドＢの中心周波数に対応する波長の１／４長さ、…であるようにする。そして、バンドＡ、バンドＢ、…の搬送周波数帯域で送信するときは、電気長が最も９０度に近いようにスイッチＳｗ１、Ｓｗ２を切り換えて伝送線路ＴＬ２１、ＴＬ２２、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【００２４】
また、可変電気長電力合成部ＶＴＬ２として以下の実現方法も考えられる。すなわち、長さ比が２のｋ乗、ｋ＝１、２、…である、直列に接続した２つ以上の伝送線路ＴＬ２１、ＴＬ２２、…と、それぞれシャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…とを並列に接続し、キャリアアンプＡｍｐ１と伝送線路ＴＬ２ｂの間に直列に接続する。
【００２５】
そして、シャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…のゲート端子にそれぞれ制御端子Ｃｔｒｌ１、Ｃｔｒｌ２、…より制御信号を印加し、シャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプＡｍｐ１とピークアンプＡｍｐ２の出力間の電気長を９０度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。
【００２６】
上記電力増幅器を利用し、複数の周波数帯域に対して高電力付加効率を実現できる送信機として、複数サブチャネル信号Ｄを振幅信号Ａ及び位相信号Ｐに変調する変調部Ｍｏｄと、振幅信号Ａ及び位相信号Ｐを９０度位相差の時間軸信号Ｘ、Ｙに変換する時間信号変換部ＦＴＣと、搬送波周波数に変換するＸ信号パス、Ｙ信号パスから構成される９０度位相遅延電力分配部ＰＳＰＤが考えられる。前記９０度位相遅延電力分配部ＰＳＰＤを介して、増幅に際し、希望搬送周波数中心に９０度位相差送信信号を生成してキャリアアンプＡｍｐ１およびピークアンプＡｍｐ２に入力させ、希望搬送周波数に対して可変電気長電力合成部ＶＴＬ２の電気長が最も９０度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【００２７】
さらに、次のように複数の周波数帯域に対して高電力付加効率を実現できる送信機が考えられる。キャリアアンプＡｍｐ１の入力側に、通信前処理ブロックＰＳと、デジタル信号から０度位相遅延の第１変調信号を生じる変調回路Ｍｏｄ１と、第１変調信号をアナログ信号に変換するＤＡＣ１と、不要高周波成分を抑圧する低周波通過フィルタＬＰＦ１と、周波数変換をおこなうミキサＭｉｘ１と、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ１とを、直列に接続したＸ信号パスを設け、ピークアンプＡｍｐ２の入力側に、通信前処理ブロックＰＳと、デジタル信号から９０度位相遅延の第２変調信号を生じる変調回路Ｍｏｄ２と、第２変調信号をアナログ信号に変換するＤＡＣ２と、不要高周波成分を抑圧する低周波通過フィルタＬＰＦ２と、周波数変換をおこなうミキサＭｉｘ２と、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ２とを、直列に接続したＹ信号パスを設け、９０度位相遅延電力分配部ＰＳＰＤを構成する。
【００２８】
そして、ミキサＭｉｘ１、ミキサＭｉｘ２を駆動する局部信号源ＳＧを設定し、９０度位相遅延電力分配部ＰＳＰＤは、前記Ｘ信号パス、前記Ｙ信号パスを介して９０度位相差信号を生成し、増幅に際し、希望搬送周波数中心に９０度位相差送信信号を生成してキャリアアンプＡｍｐ１およびピークアンプＡｍｐ２に入力させるために局部信号源ＳＧの周波数を変えて、希望搬送周波数に対して可変電気長電力合成部ＶＴＬ２の電気長が最も９０度に近いように、送信機を調整するようにして、希望搬送波周波数に対して電力付加効率を最適化してもよい。
【００２９】
以上のように、本発明は、広い搬送波帯域または複数の搬送波帯域に適用できる、簡素な構成で実現する広帯域ドハーティ型増幅器技術及び送信機を提供する。また、高い周波数帯域では伝送線路だけ、低い周波数帯域では伝送線路を一部容量でシャントされる方式では複数のドハーティ型増幅器より６割以上小型にすることができる。
【発明の効果】
【００３０】
本発明によれば電力増幅器の出力電力合成回路の電気長を可変にし、マルチバンドまたは広帯域に対して高効率を図ることができる。
【発明を実施するための最良の形態】
【００３１】
先ず、図１および図２を用いて本発明に係るドハーティ型電力増幅器の概要について説明する。
【００３２】
図１は、本発明に係るドハーティ型電力増幅器の概要図である。
【００３３】
図２は、ドハーティ型増幅器の周波数帯域がバンドＡとバンドＢにおける場合の周波数帯域とＰＡＥの関係を示すグラフである。
【００３４】
本発明のドハーティ型増幅器は、図１に示されるように、キャリアアンプＡｍｐ１とピークアンプＡｍｐ２が入出力の間に対して並列に接続され、それらの入力側に９０度位相遅延電力分配部ＰＳＰＤが接続されており、出力側に可変電気長電力合成部ＶＴＬ２が接続されている。そして、入力端子ＩＮより送信信号を入力して、９０度位相遅延電力分配部ＰＳＰＤを介して搬送波信号ＲＦｓと９０度位相遅延搬送波信号ＲＦｓｑがそれぞれキャリアアンプＡｍｐ１とピークアンプＡｍｐ２を介して増幅され、可変電気長電力合成部ＶＴＬ２によって合成された出力信号が出力端子ＯＵＴより出力される。搬送波周波数帯域がバンドＡの場合には、制御端子Ｃｔｒｌから制御信号Ｓｉｇ１を印加しバンドＡの中心周波数に対してＶＴＬ２の電気長がほぼ９０度になるように調整し、搬送波周波数帯域がバンドＡと離れているバンドＢの場合には制御端子Ｃｔｒｌから制御信号Ｓｉｇ２を印加しバンドＢの中心周波数に対してＶＴＬ２の電気長がほぼ９０度になるように調整して、それぞれの場合のＰＡＥを最適化にする。
【００３５】
このとき、図２は、周波数帯域バンドＡおよびバンドＢのそれぞれのほぼ中心周波数で１２ｄＢバックオフのＰＡＥが最大になるシミュレーション結果を示したものである。
【００３６】
そして、図１の回路がドハーティ増幅器として動作するためにキャリアアンプＡｍｐ１がＢ級増幅器動作として、ピークアンプＡｍｐ２がＣ級増幅器動作をするように図１８に示されたバイアス電圧・電流条件を設定する。なお、以下の各実施例でもドハーティ増幅器として動作する条件の設定は同様である。
【実施例１】
【００３７】
次に、本発明に係る第一の実施例を、図３ないし図６を用いて説明する。
【００３８】
図３は、本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【００３９】
図４は、本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【００４０】
図５は、伝送線路の等価回路図である。
【００４１】
図６は、本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【００４２】
この実施例１は、図１の可変電気長電力合成部ＶＴＬ２を実現するより具体的な回路を示すものである。キャリアアンプＡｍｐ１、ピークアンプＡｍｐ２と９０度位相遅延電力分配部ＰＳＰＤは、図１の上記の概要の説明と同様である。
【００４３】
ここで、バンドＡが高い周波数帯域、バンドＢが低い周波数帯域とする。伝送線路ＴＬ２ａおよび伝送線路ＴＬ２ｂがそれぞれ長さＬ１ａとＬ１ｂを有しており、その合計電気長がバンドＡ中心周波数において９０度である。伝送線路ＴＬ２ａと伝送線路ＴＬ２ｂからなる直列回路は、伝送線路ＴＬ２ａ側端子がキャリアアンプＡｍｐ１に伝送線路ＴＬ２ｂ側端子がピークアンプＡｍｐ２に接続されている。
【００４４】
そして、スイッチＳｗ１とコンデンサＣｓ１からなる直列回路は、スイッチＳｗ１側端子がキャリアアンプＡｍｐ１と伝送線路ＴＬ２ａの接点に、コンデンサＣｓ１側端子が伝送線路ＴＬ２ａと伝送線路ＴＬ２ｂの接点に接続されている。接地されているコンデンサＣｓ２は、スイッチＳｗ２を介してスイッチＳｗ１とコンデンサＣｓ１の接点に接続されている。このとき、出力搬送波周波数がバンドＡの場合には、スイッチＳｗ１、スイッチＳｗ２がオフになるように制御端子Ｃｔｒｌから制御信号Ｓｉｇ１を印加し、出力搬送波周波数がバンドＢの場合には、スイッチＳｗ１、スイッチＳｗ２がオンになるようにＣｔｒｌから制御信号Ｓｉｇ２を印加する。したがって、可変電気長電力合成部ＶＴＬ２の電気長がそれぞれバンドＡ、バンドＢでほぼ９０度になるように切り換る。図４は、可変電気長電力合成部ＶＴＬ２による位相回転を示したものである。
【００４５】
以下、伝送線路と可変電気長電力合成部の等価回路図を用いて、回路の動作原理を簡単に説明する。
【００４６】
伝送線路が波長より十分短い場合、図５に示した等価回路で近似できる。コンデンサの単位長さの容量をＣｕ、コイルの単位長さのインダクタンスをＬｕ、線路長をｓ２ａとすれば、図５の接地したコンデンサの容量がＣｕ＊ｓ２ａ、直列インダクタンスがＬｕ＊ｓ２ａに等しくなり、線路の電気長は以下の（式１）から求められる。
【００４７】
【数１】
2007019578.tif 000003
【００４８】
図３のスイッチＳｗ１、スイッチＳｗ２がオンになった場合、図６の等価回路で近似でき、周波数に対して電気長が以下（式２）の示すように変化する。
【００４９】
【数２】
2007019578.tif 000004
【００５０】
これは、等価的に容量およびインダクタンスが大きくなったということである。別の観点から見れば、スイッチＳｗ１、スイッチＳｗ２がオフになったときと同じ電気長になるためには周波数を下げる必要がある。しかしながら、電気長が等しいだけではドハーティ動作条件を満足していない。スイッチＳｗ１、スイッチＳｗ２がオンのときでも見かけ上、スイッチＳｗ１、スイッチＳｗ２がオフと同じ特徴インピーダンスを維持し、以下の（式３）の条件が成り立つ必要がある。
【００５１】
【数３】
2007019578.tif 000005
【００５２】
本実施例によれば、図１の可変電気長電力合成部ＶＴＬ２を、図３に示すように、合計電気長がバンドＡの中心周波数において９０度である伝送線路ＴＬ２ａおよびＴＬ２ｂと、ＴＬ２ａおよびＴＬ２ｂとの合計電気長がバンドＢの中心周波数において９０度となるようなコンデンサＣｓ１およびＣｓ２とによって構成したことによって、可変電気長電力合成部ＶＴＬ２の電気長がバンドＡ、バンドＢの両方でほぼ９０度になるように、かつ、特徴インピーダンスがバンドＡ、バンドＢの両方でほぼ等しくなるように切り換ることが可能となり、以て、キャリアアンプＡｍｐ１およびピークアンプＡｍｐ２を含んでなる電力増幅器の出力電力合成回路の電気長および特徴インピーダンスを２つの異なる周波数帯域の送信信号に対してほぼ一定にして、マルチバンド送信信号の増幅または広帯域送信信号の増幅を高効率化することができる。また、バンドＢに対する電気長をその中心周波数においてほぼ９０度にする構成として、伝送線路ＴＬ２ａおよびＴＬ２ｂ以外の新たな伝送線路を設けるのではなく、その代わりにスイッチで接続／非接続を切り替え可能なコンデンサを設けることによって、伝送線路の設置による可変電気長電力合成部ＶＴＬ２構成方法の回路面積の増大を抑制できるという効果がある。
【実施例２】
【００５３】
次に、本発明に係る第二の実施例を、図７を用いて説明する。
【００５４】
図７は、本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【００５５】
本実施例は、第一の実施例のスイッチを、ＦＥＴ素子に置き換えたものである。
【００５６】
本発明に係る第二の実施例のドハーティ型増幅器のキャリアアンプＡｍｐ１は、図３に示されるように、ＦＥＴ素子Ｍｃと直流遮断コンデンサＣｃ１とから構成され、ＦＥＴ素子Ｍｃのドレイン端子は電源電圧端子Ｖｄｃに、ソース端子はグラウンドに、ゲート端子は、バイアス電圧端子Ｖｇｃに接続され、直流遮断コンデンサＣｃ１は、９０度位相遅延電力分配部ＰＳＰＤとＦＥＴ素子Ｍｃのゲート端子の間に接続されている。
【００５７】
一方、ピークアンプＡｍｐ２は、ＦＥＴ素子Ｍｐと直流遮断コンデンサＣｐ１とから構成され、ＦＥＴ素子Ｍｐのドレイン端子は電源電圧端子Ｖｄｐに、ソース端子はグラウンドに、ゲート端子はバイアス電圧端子Ｖｇｐに接続され、直流遮断コンデンサＣｐ１は、前記９０度位相遅延電力分配部ＰＳＰＤと前記ＦＥＴ素子Ｍｐのゲート端子の間に接続されている。
【００５８】
可変電気長電力合成部ＶＴＬ２としては、第１直列回路としてそれぞれ長さＬ１ａとＬ１ｂの伝送線路ＴＬ２ａおよび伝送線路ＴＬ２ｂからなることは、第１の実施例と同様である。本実施例では、第２直列回路は、ＦＥＴ素子Ｍｓ１とそのソース端子に接続したコンデンサＣｓ１からなり、第３直列回路は、ＦＥＴ素子Ｍｓ２と、前記ＦＥＴ素子Ｍｓ２のソース端子に接続したコンデンサＣｓ２とからなり、一方が前記ＦＥＴ素子Ｍｓ１のソース端子に接続され、他の一方が接地されている。
【００５９】
そして、この可変電気長電力合成部ＶＴＬ２は、ＦＥＴ素子Ｍｓ１のドレイン端子がキャリアアンプＡｍｐ１と伝送線路ＴＬ２ａとの接点に接続された構成である。
【００６０】
また、ＦＥＴ素子Ｍｐのドレイン端子にコンデンサＣｐ２を接続し、出力端子ＯＵＴとコンデンサＣｐ２の間にコンデンサＣｂを設ける。
【００６１】
そして、ＦＥＴ素子Ｍｓ１のゲート端子とＦＥＴ素子Ｍｓ２のゲート端子に接続した制御電圧端子Ｃｔｒｌから、搬送周波数帯域がバンドＡの場合、ＦＥＴ素子Ｍｓ１およびＦＥＴ素子Ｍｓ２がオフになるように制御信号Ｓｉｇ１を印加し、搬送周波数帯域がバンドＢの場合、ＦＥＴ素子Ｍｓ１およびＦＥＴ素子Ｍｓ２がオンになるように制御信号Ｓｉｇ２を印加することによって、可変電気長電力合成部ＶＴＬ２の電気長がそれぞれバンドＡ、バンドＢでほぼ９０度になるように切り換って動作させる。ここでも、第一の実施例と同様、バンドＡがバンドＢより周波数が高いとする。また、ＦＥＴ素子Ｍｓ１、ＦＥＴ素子Ｍｓ２はオフのとき上記第２直列回路に電流がほとんど流れない大きなインピーダンスになり、オンのときドレイン端子とソース端子間の高周波インピーダンスが十分小さくなるようにゲート長およびゲート幅を有する。図７に示した回路では、ＦＥＴ素子Ｍｃがキャリアアンプ、ＦＥＴ素子Ｍｐがピークアンプとして機能するようにバイアス条件を設定する必要があり、その詳細は、図１８による上記説明と同様である。
【００６２】
尚、本実施例におけるスイッチＦＥＴ素子Ｍｓ１およびＭｓ２は、それぞれ単一のＦＥＴ素子で構成する場合に限定されない。すなわち、Ｍｓ１およびＭｓ２をそれぞれ単一のＦＥＴ素子で構成してもよいし、あるいは、Ｍｓ１およびＭｓ２のいずれか一方または両方を複数のＦＥＴ素子の縦列接続でまたはＴ型接続スイッチ回路で構成してもよい。複数のＦＥＴ素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する１つ１つのＦＥＴ素子に要求される耐圧特性の緩和とが期待され得る。
【００６３】
本実施例によれば、図３のスイッチＳｗ１およびＳｗ２をスイッチＦＥＴ素子Ｍｓ１およびＭｓ２で構成したことによって、バンドＡとバンドＢとの間での可変電気長電力合成部ＶＴＬ２の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドＡとバンドＢとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプＡｍｐ１およびピークアンプＡｍｐ２をそれぞれＦＥＴ素子ＭｃおよびＭｐで構成したことによって、可変電気長電力合成部ＶＴＬ２とキャリアアンプＡｍｐ１およびピークアンプＡｍｐ２との間にそれぞれ設けられる出力整合回路（図示せず）に多少の不整合が生じていた場合でも、熱暴走が比較的少ないというＦＥＴが持つ特性から電力増幅素子の破壊を回避することができる。換言すれば、出力整合回路に要求される精度を緩和して歩留りを向上させることが可能となる。
【実施例３】
【００６４】
次に、本発明に係る第三の実施例を、図８を用いて説明する。
【００６５】
図８は、本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【００６６】
本実施例は、第二の実施例のキャリアアンプとピークアンプを構成するときに、ＦＥＴ素子の代わりに、Ｂｉｐｏｌａｒ素子を用いたものである。
【００６７】
本実施例のキャリアアンプＡｍｐ１は、図８に示されるように、Ｂｉｐｏｌａｒ素子Ｂｃと直流遮断コンデンサＣｃ１とから構成され、Ｂｉｐｏｌａｒ素子Ｂｃのコレクタ端子は電源電圧端子Ｖｄｃに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Ｖｇｃに接続され、直流遮断コンデンサＣｃ１は、９０度位相遅延電力分配部ＰＳＰＤとＢｉｐｏｌａｒ素子Ｂｃのベース端子の間に接続されている。
【００６８】
一方、ピークアンプＡｍｐ２は、Ｂｉｐｏｌａｒ素子Ｂｐと直流遮断コンデンサＣｐ１とから構成され、Ｂｉｐｏｌａｒ素子Ｂｐのコレクタ端子は電源電圧端子Ｖｄｐに、エミッタ端子はグラウンドに、ベース端子はバイアス電圧端子Ｖｇｃに接続され、直流遮断コンデンサＣｐ１は、９０度位相遅延電力分配部ＰＳＰＤとＢｉｐｏｌａｒ素子Ｂｐのベース端子の間に接続されている。
【００６９】
キャリアアンプＡｍｐ１とピークアンプＡｍｐ２の出力側の構成と動作は、第二の実施例と場合と同様である。また、図７に示された回路ではＢｉｐｏｌａｒ素子Ｂｃがキャリアアンプ、 Ｂｉｐｏｌａｒ素子Ｂｐがピークアンプとして機能するようにバイアス条件を設定するが、その詳細は、図１８による上記説明と同様である。
【００７０】
尚、本実施例におけるスイッチＦＥＴ素子Ｍｓ１およびＭｓ２は、それぞれ単一のＦＥＴ素子で構成する場合に限定されない。すなわち、Ｍｓ１およびＭｓ２をそれぞれ単一のＦＥＴ素子で構成してもよいし、あるいは、Ｍｓ１およびＭｓ２のいずれか一方または両方を複数のＦＥＴ素子の縦列接続でまたはＴ型接続スイッチ回路で構成してもよい。複数のＦＥＴ素子の回路で構成した場合は、単一の場合に比べ、スイッチのアイソレーション特性の向上と、回路を構成する１つ１つのＦＥＴ素子に要求される耐圧特性の緩和とが期待され得る。
【００７１】
本実施例によれば、図３のスイッチＳｗ１およびＳｗ２をスイッチＦＥＴ素子Ｍｓ１およびＭｓ２で構成したことによって、バンドＡとバンドＢとの間での可変電気長電力合成部ＶＴＬ２の構成の切り替えをより高いアイソレーション特性にて実現でき、以て、バンドＡとバンドＢとの間で電気長および特徴インピーダンスをより精度よく合わせることが可能となる。また、キャリアアンプＡｍｐ１およびピークアンプＡｍｐ２をそれぞれＢｉｐｏｌａｒ素子ＢｃおよびＢｐで構成したことによって、９０度位相遅延電力分配部ＰＳＰＤとキャリアアンプＡｍｐ１およびピークアンプＡｍｐ２との間にそれぞれ設けられる入力整合回路（図示せず）を簡素化できるので、電力増幅器全体の回路面積を縮小化することができる。
【実施例４】
【００７２】
次に、本発明に係る第四の実施例を、図９を用いて説明する。
【００７３】
図９は、本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【００７４】
本実施例は、可変電気長電力合成部ＶＴＬ２を二つ以上の伝送線路を切換えることにより実現するものである。キャリアアンプＡｍｐ１、ピークアンプＡｍｐ２と９０度位相遅延電力分配部ＰＳＰＤは、図１の概要と同じである。
【００７５】
本実施例の可変電気長電力合成部ＶＴＬ２としては、図９に示されるように、並列に接続した２個以上の伝送線路ＴＬ２１、ＴＬ２２、…を切り替えスイッチＳｗ１、Ｓｗ２を介してキャリアアンプＡｍｐ１と伝送線路ＴＬ２ｂの間に直列に接続し、ＴＬ２１とＴＬ２ｂの合計長さが搬送周波数帯域バンドＡの中心周波数に対応する波長の１／４長さ、伝送線路ＴＬ２２と伝送線路ＴＬ２ｂの合計長さが搬送周波数帯域バンドＢの中心周波数に対応する波長の１／４長さ、…であるようにする。そして、バンドＡ、バンドＢ、…の搬送周波数帯域で送信するときは、電気長が最も９０度に近いようにスイッチＳｗ１、Ｓｗ２を切り換えて伝送線路ＴＬ２１、ＴＬ２２、…を選択して動作し、それぞれの場合の電力付加効率を最適化する。
【００７６】
本実施例によれば、２以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例５】
【００７７】
次に、本発明に係る第五の実施例を、図１０を用いて説明する。
【００７８】
図１０は、本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【００７９】
本実施例も、可変電気長電力合成部ＶＴＬ２を二つ以上の伝送線路を切換えることにより実現するものであるが、第四の実施例とは接続方法が異なっている。
【００８０】
本実施例の可変電気長電力合成部ＶＴＬ２は、図１０に示されるように、長さ比が２のｋ乗、ｋ＝１、２、…である、直列に接続した２つ以上の伝送線路ＴＬ２１、ＴＬ２２、…と、それぞれシャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…とを並列に接続し、キャリアアンプＡｍｐ１と伝送線路ＴＬ２ｂの間に直列に接続された構成である。
【００８１】
そして、シャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…のゲート端子にそれぞれ制御端子Ｃｔｒｌ１、Ｃｔｒｌ２、…より制御信号を印加し、シャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、…をオンまたはオフに切換えることによって、搬送波周波数に対応してキャリアアンプＡｍｐ１とピークアンプＡｍｐ２の出力間の電気長を９０度に最も近い値に変えることにより、それぞれの場合の電力付加効率を最適化する。例えば、伝送線路ＴＬ２１、ＴＬ２２、ＴＬ２３の長さ比が１：２：４である。そして、制御端子Ｃｔｒｌ１、Ｃｔｒｌ２、Ｃｔｒｌ３に制御信号を印加し、シャントＦＥＴ素子Ｍｓ２１、Ｍｓ２２、Ｍｓ２３のオン・オフを切換えることによって、搬送波周波数に対応してキャリアアンプＡｍｐ１とピークアンプＡｍｐ２の出力間の電気長を９０度に最も近い値に変える。
【００８２】
本実施例によれば、２以上のバンドに対して電力合成部の電気長および特徴インピーダンスをほぼ一定に維持することが可能となり、以て、それぞれのバンドでの電力付加効率を最適化することが可能となる。
【実施例６】
【００８３】
次に、本発明に係る第六の実施例を、図１１を用いて説明する。
【００８４】
図１１は、本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【００８５】
本実施例は、図７に示した実施例１と同様、アンプ部とスイッチにＦＥＴ素子を用いるものであるが、スイッチのための制御端子を二つ有するところが異なっている。
【００８６】
本実施例は、キャリアアンプＡｍｐ１とピークアンプＡｍｐ２は、実施例２と同様の構造である。
【００８７】
本実施例のドハーティ型増幅器の可変電気長電力合成部ＶＴＬ２は、図１１に示されるように、伝送線路ＴＬ２ａと伝送線路ＴＬ２ｂを接続した第１直列回路と第１切換え回路と第２切換え回路とを有し、第１切換え回路と第２切換え回路は、それぞれが伝送線路ＴＬ２ａの両端に並列に接続された構成である。
【００８８】
そして、第１切換え回路は、ＦＥＴ素子Ｍｓ１１とそのソース端子に接続したコンデンサＣｓ１１とからなる第２ａ直列回路と、ＦＥＴ素子Ｍｓ１２とコンデンサＣｓ１２とからなり、一方が前記ＦＥＴ素子Ｍｓ１１と前記コンデンサＣｓ１１の接点に接続され、他の一方が接地された第３ａ直列回路とを有し、第２直列回路と伝送線路ＴＬ２ａとを並列に、ＦＥＴ素子Ｍｓ１１のドレイン端子が前記キャリアアンプＡｍｐ１と前記ＴＬ２ａとの接点に接続された構成である。
【００８９】
第２切換え回路は、ＦＥＴ素子Ｍｓ２１とそのソース端子に接続したコンデンサＣｓ２１とからなる第２ｂ直列回路と、ＦＥＴ素子Ｍｓ２２とコンデンサＣｓ２２とからなり、一方が前記ＦＥＴ素子Ｍｓ２１と前記コンデンサＣｓ２１の接点に接続され、他の一方が接地された第３ｂ直列回路とを有している。
【００９０】
そして、ＦＥＴ素子Ｍｓ１１のゲート端子およびＦＥＴ素子Ｍｓ１２のゲート端子に接続した制御電圧端子Ｃｔｒｌ１と、ＦＥＴ素子Ｍｓ２１のゲート端子およびＦＥＴ素子Ｍｓ２２のゲート端子に接続した制御電圧端子Ｃｔｒｌ２とから別々の制御信号を印加することによって、搬送波周波数に対してＶＴＬ２の電気長が最も９０度に近いように切り換って動作するものである。
【００９１】
図１１に示した回路は、ＦＥＴ素子Ｍｃがキャリアアンプ、ＦＥＴ素子Ｍｐがピークアンプとして機能するようにバイアス条件を設定し、その詳細は実施例２と同様である。
【００９２】
本実施例によれば、スイッチのＯＮ／ＯＦＦ制御のための互いに独立な２つの制御端子Ｃｔｒｌ１およびＣｔｒｌ２を有するため、Ｃｔｒｌ１で２通りの回路構成を実現し、その各々について更に２通りの回路構成を実現して、合計４通りの回路構成を実現することができる。よって、４種類の異なる周波数帯域（バンド）の送信信号に対して可変電気長電力合成部ＶＴＬ２の電気長および特徴インピーダンスをほぼ一定にして、マルチバンドの中でも特にクワッドバンドの送信信号の増幅を高効率化することができる。
【実施例７】
【００９３】
次に、本発明に係る第七の実施例を、図１２を用いて説明する。
【００９４】
図１２は、本発明に係る第七の実施例である送信機の回路図である。
【００９５】
本実施例は、９０度位相遅延電力分配部ＰＳＰＤを出力電力増幅器より前段の送信機回路に組み込んで実現する送信機の具体例を詳細に示したものである。
【００９６】
本実施例では、並列に接地されたキャリアアンプＡｍｐ１とピークアンプＡｍｐ２の入力側に、複数サブチャネルの送信信号Ｄを振幅信号Ａ及び位相信号Ｐに変調する変調部Ｍｏｄと、振幅信号Ａ及び位相信号Ｐを９０度位相差の時間軸信号Ｘ、Ｙに変換する時間信号変換部ＦＴＣと、時間軸信号Ｘ、Ｙの中心周波数を搬送波周波数に変換するＸ信号パス、Ｙ信号パスを備える。Ｘ信号パスは、周波数変換を行うミキサＭｉｘ１、不要周波数成分を抑圧する帯域周波通過フィルタＢＰＦ１、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ１の直列回路から構成され、Ｙ信号パスは、周波数変換を行うミキサＭｉｘ２、不要周波数成分を抑圧する帯域周波通過フィルタＢＰＦ２、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ２の直列回路から構成される。前記キャリアアンプＡｍｐ１とピークアンプＡｍｐ２の入力側にある回路は９０度位相遅延電力分配部ＰＳＰＤと同等の機能を実現する。増幅に際し、変調部Ｍｏｄ、時間信号変換部ＦＴＣ、Ｘ信号パス及びＹ信号パスを介して、希望搬送周波数中心に９０度位相差送信信号を生成してキャリアアンプＡｍｐ１およびピークアンプＡｍｐ２に入力させ、希望搬送周波数に対して可変電気長電力合成部ＶＴＬ２の電気長が最も９０度に近いように調整するようにして、希望搬送波周波数に対して電力付加効率を最適化する。
【００９７】
本実施例によれば、送信機は変調及び周波数変換の一般的な機能で９０度位相差送信信号を生成し、キャリアアンプＡｍｐ１とピークアンプＡｍｐ２に入力すれば、９０度位相遅延電力分配部ＰＳＰＤと同等の機能を実現でき、９０度位相遅延電力分配部ＰＳＰＤの占める面積を省略することができることと同時に、広い帯域において電力付加効率を最適化することができる。
【実施例８】
【００９８】
次に、本発明に係る第八の実施例を、図１３を用いて説明する。
【００９９】
図１３は、本発明に係る第八の実施例である送信機の回路図である。
【０１００】
本実施例は、キャリアアンプＡｍｐ１、ピークアンプＡｍｐ２の入力側の９０度位相遅延電力分配部ＰＳＰＤを送信機の出力電力増幅器より前段の回路で実現するものである。
【０１０１】
本実施例では、並列に設置されたキャリアアンプＡｍｐ１とピークアンプＡｍｐ２の入力側に、通信前処理ブロックＰＳ、デジタル信号から０度位相遅延の第１変調中間信号を生じる変調回路Ｍｏｄ１、第１変調中間信号をアナログ信号に変換するＤＡＣ１、不要高周波成分を抑圧する低周波通過フィルタＬＰＦ１、周波数変換をおこなうミキサＭｉｘ１、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタＢＰＦ１、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ１の直列回路から構成するＸ信号パスと、デジタル信号から９０度位相遅延の第２変調中間信号を生じる変調回路Ｍｏｄ２、第２変調中間信号をアナログ信号に変換するＤＡＣ２、不要高周波成分を抑圧する低周波通過フィルタＬＰＦ２、周波数変換を行うミキサＭｉｘ２、局部発振器信号及びイメージ信号を抑圧する帯域通過フィルタＢＰＦ２、必要出力レベルに増幅する可変ゲイン増幅器ＰＧＡ２の直列回路から構成するＹ信号パスの二つのパスを備える。そして、ミキサＭｉｘ１、ミキサＭｉｘ２を駆動する局部信号源ＳＧを有する９０度位相遅延電力分配部ＰＳＰＤが配置されている。
【０１０２】
このとき、入力端子ＩＮから送信信号が入力され、９０度位相遅延電力分配部ＰＳＰＤを介して搬送波信号ＲＦｓと９０度位相遅延搬送波信号ＲＦｓｑがそれぞれキャリアアンプＡｍｐ１とピークアンプＡｍｐ２を介して増幅され、可変電気長電力合成部ＶＴＬ２によって合成された出力信号が出力端子ＯＵＴより出力される。搬送波周波数帯域がバンドＡの場合には、制御端子Ｃｔｒｌから制御信号Ｓｉｇ１を印加しバンドＡの中心周波数に対してＶＴＬ２の電気長が１／４波長になるように調整する。また、搬送波周波数帯域がバンドＡと離れているバンドＢの場合には、制御端子Ｃｔｒｌから制御信号Ｓｉｇ２を印加しバンドＢの中心周波数に対してＶＴＬ２の電気長が９０度になるように調整し、それぞれの場合のＰＡＥを最大にする。
【０１０３】
本実施例によれば、前記変調回路Ｍｏｄ１、Ｍｏｄ２で正確な９０度位相遅延信号を発生し、ミキサＭｉｘ１、Ｍｉｘ２で広く離れた搬送波周波数に変換することができるため、より広い帯域に電力付加効率が最適化できる。また、Ｍｏｄ１、Ｍｏｄ２はデジタル信号処理を行うため、多種類の変調方式に対して適応し、電力付加効率が最適化できる。
【図面の簡単な説明】
【０１０４】
【図１】本発明に係るドハーティ型電力増幅器の概要図である。
【図２】ドハーティ型増幅器の周波数帯域がバンドＡとバンドＢにおける場合の周波数帯域とＰＡＥの関係を示すグラフである。
【図３】本発明に係る第一の実施例のドハーティ型増幅器の回路図である。
【図４】本発明に係る第一の実施例のドハーティ型増幅器の周波数帯域と位相変換の関係を示すグラフである。
【図５】伝送線路の等価回路図である。
【図６】本発明に係る第一の実施形態の可変電気長回路の等価回路図である。
【図７】本発明に係る第二の実施例のドハーティ型増幅器の回路図である。
【図８】本発明に係る第三の実施例のドハーティ型増幅器の回路図である。
【図９】本発明に係る第四の実施例のドハーティ型増幅器の回路図である。
【図１０】本発明に係る第五の実施例のドハーティ型増幅器の回路図である。
【図１１】本発明に係る第六の実施例のドハーティ型増幅器の回路図である。
【図１２】本発明に係る第七の実施例であり、送信機の回路図である。
【図１３】本発明に係る第八の実施例であり、送信機の回路図である。
【図１４】従来技術に係るドハーティ型増幅器の構成図である。
【図１５】ドハーティ型増幅器の信号波形図である。
【図１６】ドハーティ型増幅器のシミュレーション結果における出力電力範囲と電力負荷効率（ＰＡＥ）の関係を示すグラフである。
【図１７】ドハーティ型増幅器のシミュレーション結果における周波数帯域と電力負荷効率（ＰＡＥ）の関係を示すグラフである。
【図１８】ドハーティ型増幅器にあるキャリアアンプとピークアンプの動作点を示す概略図である。
【符号の説明】
【０１０５】
Ａｍｐ１…電力増幅器（キャリアアンプ）、
Ａｍｐ２…電力増幅器（ピークアンプ）、
Ｂｃ、Ｂｐ…Ｂｉｐｏｌａｒ素子、
ＢＰＦ１、ＢＰＦ２、ＬＰＦ１、ＬＰＦ２…フィルタ、
Ｃｂ、Ｃｃ１、Ｃｐ１、Ｃｐ２、Ｃｓ１、Ｃｓ２…コンデンサ、
ＤＡＣ１、ＤＡＣ２…デジタル・アナログ変換器、
ＦＴＣ…時間軸信号変換部、
Ｍｃ、Ｍｐ、Ｍｓ１、Ｍｓ２…ＦＥＴ素子、
Ｍｉｘ１、Ｍｉｘ２…ミキサ（混合器）、
Ｍｏｄ１、Ｍｏｄ２…変調器、
ＰＧＡ１、ＰＧＡ２…可変ゲイン増幅器、
ＰＳＰＤ…９０度位相遅延電力分配部、
ＳＰ…送信前信号処理ブロック、
Ｓｗ１、Ｓｗ２…スイッチ、
ＴＬ１、ＴＬ２、ＴＬ２ａ、ＴＬ２ｂ…伝送線路、
Ｖｄｃ、Ｖｄｐ…電源電圧、
Ｖｇｃ、Ｖｇｐ…ゲート電圧、
ＶＴＬ２…可変電気長電力合成部。
【図１】
2007019578.tif 000006
【図２】
2007019578.tif 000007
【図３】
2007019578.tif 000008
【図４】
2007019578.tif 000009
【図５】
2007019578.tif 000010
【図６】
2007019578.tif 000011
【図７】
2007019578.tif 000012
【図８】
2007019578.tif 000013
【図９】
2007019578.tif 000014
【図１０】
2007019578.tif 000015
【図１１】
2007019578.tif 000016
【図１２】
2007019578.tif 000017
【図１３】
2007019578.tif 000018
【図１４】
2007019578.tif 000019
【図１５】
2007019578.tif 000020
【図１６】
2007019578.tif 000021
【図１７】
2007019578.tif 000022
【図１８】
2007019578.tif 000023