(57)【要約】【課題】相互接続構造内におけるエアギャップの形成に際し、横方向の制御性を向上させること。【解決手段】集積回路を製造するための方法であって、−集積回路をなす相互接続構造積層体（１０）を形成し；−相互接続構造積層体の表面（１５）上に、エアキャビティの形成を意図した規定部分（１４）を規定し；−基板の表面の規定部分を取り囲む少なくとも１つのトレンチ領域を規定するとともに、トレンチ領域内において相互接続構造積層体内に少なくとも１つのトレンチ（３４）を形成し；−トレンチをコーティングするようにして硬質マスク層（２６）を成膜し；−除去剤（２４）を使用することによって透過材料を透過させつつ犠牲材料を除去することにより、基板の表面の規定部分の下方に、少なくとも１つのエアキャビティ（３２）を形成する。【選択図】図６Ｇ
2007019508.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を製造するための方法であって、
−少なくとも１つの相互接続構造層を備えたものとして、集積回路をなす相互接続構造積層体（１０）を形成し、この場合、前記相互接続構造層を、犠牲材料（１８）と、除去剤の拡散を可能とし得る透過材料（２２）と、を有したものとし；
−前記相互接続構造積層体の表面（１５）上に、エアキャビティの形成を意図した規定部分（１４）を規定し、その際、その規定部分（１４）を、前記表面よりも小さなものとし；
−基板の前記表面の前記規定部分を取り囲む少なくとも１つのトレンチ領域を規定するとともに、前記トレンチ領域内において前記相互接続構造積層体内に少なくとも１つのトレンチ（３４）を形成し；
−前記トレンチをコーティングするようにして硬質マスク層（２６）を成膜し；
−前記除去剤（２４）を使用することによって前記透過材料を透過させつつ前記犠牲材料を除去することにより、前記基板の前記表面の前記規定部分の下方に、少なくとも１つのエアキャビティ（３２）を形成する；
ことを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記規定部分を取り囲む少なくとも１つのトレンチ領域を規定する前記ステップに代えて、なおかつ、前記トレンチをコーティングするようにして硬質マスク層を成膜する前記ステップに代えて、
−前記相互接続構造積層体の前記表面の上方に追加的な透過層を形成し、その後、前記硬質マスク層（２６）と、リソグラフィープロセスに対するレジスト層と、を成膜し；
−マスクを使用することによって前記透過層と前記硬質マスク層とをエッチングし、これにより、エアキャビティを形成したくない少なくとも１つの領域（１６ａ；１６ｂ）を露出させ；
−第２リソグラフィーステップを行い、これにより、前記集積回路をなす前記相互接続構造積層体の前記基板の前記表面上に、エアキャビティを形成すべき部分を規定する；
ことを特徴とする方法。
【請求項３】
請求項１記載の方法において、
さらに、第２硬質マスク層を成膜することによって前記トレンチをさらに厚くすることを特徴とする方法。
【請求項４】
請求項２記載の方法において、
前記硬質マスク層の成膜に際しては、化学気相蒸着技術を使用することを特徴とする方法。
【請求項５】
請求項１〜４のいずれか１項に記載の方法において、
前記エアキャビティの形成に先立って、
前記相互接続構造積層体内に複数の導電ラインおよび貫通導体（３１）を形成することを特徴とする方法。
【請求項６】
請求項１〜５のいずれか１項に記載の方法において、
前記相互接続構造積層体内において、前記犠牲材料に対する前記除去剤の横方向拡散を制御することを特徴とする方法。
【請求項７】
請求項１〜６のいずれか１項に記載の方法において、
前記少なくとも１つのトレンチの形成に際しては、前記相互接続構造積層体の底面（３４ｂ）までには到達しないような深さでもって前記トレンチを形成することを特徴とする方法。
【請求項８】
請求項１〜７のいずれか１項に記載の方法において、
前記規定部分の下方に少なくとも１つのエアキャビティを形成するという前記ステップに引き続いて、上層金属レベル（２１）を形成することを特徴とする方法。
【請求項９】
請求項６記載の方法において、
前記上層金属レベルの形成に際しては、化学気相蒸着プロセスを使用してまたはスピンオン成膜プロセスを使用して、上層誘電体レベルを成膜することを特徴とする方法。
【請求項１０】
請求項６または７記載の方法において、
前記除去剤の透過を可能とする透過層を、前記上層金属レベル内における絶縁層として、形成することを特徴とする方法。
【請求項１１】
請求項８記載の方法において、
前記相互接続構造積層体の下層金属ライン（２０）と、除去によるエアキャビティの形成後に成膜された前記硬質マスク層（２６）に関連した上層金属レベル（２１）と、の双方によって、前記透過層を機械的に安定化させることを特徴とする方法。
【請求項１２】
集積回路であって、
−相互接続構造積層体（１０）の表面（１５）上において、エアキャビティの形成を意図した規定部分（１４）であるとともに、基板の前記表面よりも小さなものとされた規定部分（１４）と；
−少なくとも１つの相互接続構造層を備えているような、集積回路をなす相互接続構造積層体（１０）であるとともに、前記相互接続構造層が、犠牲材料（１８）と透過材料（２２）とを有しているような、集積回路をなす相互接続構造積層体（１０）と；
−前記基板の前記表面の前記規定部分を取り囲む１つのトレンチ領域、および、このトレンチ領域に関し前記相互接続構造積層体内に形成された少なくとも１つのトレンチ（３４）と；
−前記トレンチをコーティングする硬質マスク層（２６）と；
−除去剤（２４）を使用することによって前記透過材料を透過させつつ前記犠牲材料を除去することにより形成され、前記基板の前記表面の前記規定部分の下方に位置した、少なくとも１つのエアキャビティ（３２）と；
を具備していることを特徴とする集積回路。
【請求項１３】
請求項１２記載の集積回路において、
前記相互接続構造積層体が、複数の導電ラインおよび貫通導体（３１）を備えていることを特徴とする集積回路。
【請求項１４】
請求項１２または１３記載の集積回路において、
前記トレンチの深さが、前記相互接続構造積層体の底面（３４ｂ）までには到達しない深さとされていることを特徴とする集積回路。
【請求項１５】
請求項１２〜１４のいずれか１項に記載の集積回路において、
さらに、上層金属レベル（２１）を具備していることを特徴とする集積回路。
【請求項１６】
請求項１５記載の集積回路において、
さらに、前記除去剤の透過を可能とする透過層を、前記上層金属レベル内における絶縁層として、具備していることを特徴とする集積回路。
【請求項１７】
請求項１２〜１６のいずれか１項に記載の集積回路において、
さらに、前記相互接続構造積層体の下層金属ライン（２０）と、前記硬質マスク層（２６）に関連した上層金属レベル（２１）と、によって安定化されかつ堅固に配置された透過層を具備していることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造に関するものであり、より詳細には、本発明は、金属製相互接続配線内における複数のエアキャビティの横方向分布の制御方法に関するものである。
【背景技術】
【０００２】
例えばＩＣ（集積回路）といったような半導体デバイスは、半導体材料からなる単一ボディ上に集積的に製造された例えばトランジスタやダイオードや抵抗器といったような様々な電子回路部材を備えている。半導体材料の進歩や製造技術の進歩により、ＩＣ回路部材のサイズ自体が小さくなり、なおかつ、単一ボディ内におけるＩＣ回路部材の数が増加している。ＩＣの性能の向上を目指して、また、コスト低減化を目指して、さらなる小型化が、大いに要望されている。
【０００３】
典型的には、超ＬＳＩ（ＶＬＳＩ）半導体チップや極超ＬＳＩ（ＵＬＳＩ）半導体チップにおけるデバイス相互接続配線は、金属配線層がなすパターンを有したマルチレベル相互接続構造によって、実現されている。与えられたレベル内における配線構造は、層内誘電体によって絶縁されており、電子回路部材どうしの間の水平方向接続を形成している。一方、個々の配線レベルどうしは、層間誘電体によって互いに絶縁されている。層間誘電体の中には、複数の導電性貫通導体が形成されている。これにより、配線トレースどうしの間における層間コンタクトを実現し得るとともに、電子回路部どうしの間における鉛直方向相互接続を形成することができ、結局、層どうしの間にわたっての接続を行うことができる。
【０００４】
信号の伝搬遅延や性能に関する影響のために（例えば、時間遅延、クロストーク）、このような相互接続構造に関する材料や構成は、実質的にチップ速度に影響を与え、したがって、ＩＣの性能に影響を与える。信号伝搬遅延は、ＲＣ時定数によるものである（‘Ｒ’とは、チップ上の配線の抵抗値であり、‘Ｃ’とは、マルチレベル相互接続積層体内における信号ラインと周囲導体との間の実効キャパシタンスである）。ＲＣ時定数は、配線材料の固有抵抗値を小さなものとすることにより、また、層内誘電体および層間誘電体（ＩＬＤ）として低誘電定数ｋのものを使用することにより、低減させることができる。
【０００５】
特に、ＩＣ上における各デバイスのサイズのさらなる低減化のために、低抵抗値を有した導電材料を使用することが必要とされてきており、また、隣接した金属ラインどうしの間の容量結合をも低減させ得るよう、小さな誘電定数（４．０よりも小さいような誘電定数ｋ）を有した絶縁体を使用することが必要とされてきている。小さなＲＣ相互接続構造のための典型的な金属と誘電体との組合せとしては、銅（Ｃｕ）と、例えば二酸化ケイ素ＳｉＯ２ （約４．０という誘電定数）といったような誘電体と、の組合せがある。
【０００６】
銅含有材料を有した相互接続配線の製造方法が開発された。その場合、銅を含有した相互接続構造は、典型的には、『ダマシーン（damascene ）』プロセスによって製造される。典型的なダマシーンプロセスにおいては、誘電体層内への埋設物をなす金属パターンが、形成される。この形成に際しては、層間誘電体または層内誘電体の中に穴（貫通導体のため）またはトレンチ（配線のため）をエッチング形成し、さらに、穴またはトレンチを、１つまたは複数の接着バリア層または拡散バリア層によってライニングし、穴またはトレンチを、金属配線材料（例えば、銅）によって過度に充填し、例えば化学的機械的研磨（ＣＭＰ）といったような平坦化プロセスによって過剰の金属を除去し、これにより、誘電体の上面に対して金属を面一なものとする。上記プロセスは、多くの場合、所望数の配線および貫通導体レベルが完成するまで繰り返される。
【０００７】
ダマシーンプロセスによる相互接続構造の製造は、『デュアルダマシーン』として公知の変形例を使用することにより、実質的に単純化することができる。その変形例においては、配線レベルのためのパターン化キャビティとその直下の貫通導体レベルとを、同じ成膜ステップにおいて、金属によって充填する。デュアルダマシーンプロセスにおいては、金属研磨ステップの数を半分にまで低減することができる。これにより、実質的なコスト低減化をもたらす。デュアルダマシーンプロセスにおいては、単に、トレンチとその直下の貫通導体とを形成するだけである。
【０００８】
さらに、銅の使用に加えて、誘電定数ｋの小さな誘電材料の使用が、大いに要望されている。なぜなら、そのような誘電材料が、相互接続配線どうしの間のキャビティを低減するからであり、これにより、ＩＣのスイッチング速度を改良し得るからである。ダマシーン技術によってあるいはデュアルダマシーン技術によって鉛直方向および水平方向の相互接続配線を形成する際には、１つまたは複数の誘電定数ｋの小さな誘電体材料を成膜してパターンエッチングし、これにより、例えば貫通導体といったような鉛直方向の相互接続配線と、例えばラインといったような水平方向の相互接続配線と、を形成する。
【０００９】
バックエンドオブライン（ＢＥＯＬ）プロセスにおいては、重要な変更を行う。すなわち、誘電定数ｋの小さな誘電体に代えて、例えばエアギャップといったような誘電定数ｋが極めて小さな誘電体を使用する。なぜなら、例えばエアギャップといったようなものが、最も小さな誘電定数ｋの値（約１．０というｋの値）を有しているからである。
【００１０】
よって、時間遅延やクロストークや電力消費といったような先々での相互接続配線に関する集積化要求を満たし得るよう、および、パッケージングに関する問題点を克服し得るよう、誘電定数ｋが極限的に小さな層間誘電体としてエアギャップを使用することは、広く使用されている。その結果、相互接続積層体内へとエアギャップを導入されなければならない比表面積を決定することができる。図１に示すように、シリコン基板１２上に形成された相互接続積層体１０は、高性能領域１４を備えることができる。この高性能領域１４のところに、複数のエアキャビティが導入されなければならず、領域１６ａ，１６ｂを、エアキャビティを導入する必要なく、パッケージングのために利用することができる。
【００１１】
典型的には、図２Ａ〜図２Ｄに示すように、集積化スキームにおいては、金属ラインレベル２０のところに成膜された犠牲材料（例えば、ＳｉＯ２ 等の、ドーピングされていないシリケートガラスすなわちＵＳＧ）１８と、多孔性材料２２（例えば、Dow Chemical（登録商標）社からの誘電体樹脂フィルムSiLK（登録商標）ポリマー）と、を使用するとともに、例えば希釈ガスまたは湿式ＨＦ（フッ酸）によるエッチング２４といったようなものを使用して犠牲層を除去する。そのエッチングにおいては、SiLK（登録商標）を通過させて、ＵＳＧ材料までへと、希釈ガスまたは湿式ＨＦを拡散させる（SiLK（登録商標）は、このプロセスによっては不変のままである。なぜなら、それが、透過性の恒久的材料であるからである。）。犠牲層１８の除去により、エアキャビティ３２が形成される。
【００１２】
さらに、機械的安定性の付加という目的でのおよび銅金属ライン間におけるエアキャビティ（エアギャップ）の形成という目的での材料の例としての多孔性絶縁材料２２（例えば、SiLK（登録商標））および稠密な誘電体１８（例えば、ＵＳＧ）の導入に加えて、エアギャップを導入しなければならない場所において領域１４を正確に規定し得るよう、積層体１０の頂部には、硬質マスク２６を一体化することが、既に提案されている。
【００１３】
しかしながら、（図２Ｂに示すように）積層体の横方向に関し、多孔性材料２２を通してのＨＦ２４の拡散が、SiLK（登録商標）のバルク内において（矢印２８によって示されている）、あるいは、SiLK（登録商標）とＵＳＧとの界面において（矢印３０によって示されている）、高速である場合には、長時間にわたってのＨＦの含浸を行うという従来的手法を使用した際に、積層体１０内におけるエアキャビティの横方向分散の制御が困難なものとなる。深刻な状況が、図２Ｃおよび図２Ｄに示されている。すなわち、エアキャビティが、規定された領域１４を超えて横方向に進展しており（図２Ｃ）、さらに、すべての犠牲層１８にまで進展している（図２Ｄ）。
【００１４】
したがって、上記問題点を克服し得るようにして、相互接続配線内にエアギャップを形成し得るような新規なかつ改良された方法を開発することが要望されている。なお、本出願人の知る限りにおいては、本出願に関連性を有する先行技術文献は存在しない。
【発明の開示】
【課題を解決するための手段】
【００１５】
したがって、本発明の目的は、上記問題点に対する解決手段を提供することである。
【００１６】
要約すれば、本発明の１つの目的は、集積回路を製造するための方法であって、少なくとも１つの相互接続構造層を備えたものとして、集積回路をなす相互接続構造積層体を形成し、この場合、相互接続構造層を、犠牲材料と、除去剤の拡散を可能とし得る透過材料と、を有したものとし；相互接続構造積層体の表面上に、エアキャビティの形成を意図した規定部分を規定し、その際、その規定部分を、表面よりも小さなものとし；基板の表面の規定部分を取り囲む少なくとも１つのトレンチ領域を規定するとともに、トレンチ領域内において相互接続構造積層体内に少なくとも１つのトレンチを形成し；トレンチをコーティングするようにして硬質マスク層を成膜し；除去剤を使用することによって透過材料を透過させつつ犠牲材料を除去することにより、基板の表面の規定部分の下方に、少なくとも１つのエアキャビティを形成する。
【００１７】
したがって、本発明を使用すれば、除去技術すなわち拡散技術（例えば、ＨＦの拡散技術）を横方向に制御することができ、同時に、相互接続構造積層体内において複数のエアキャビティを正確に配置することができる。
【００１８】
したがって、エアキャビティの形成を意図していない領域にまで、ポリマー材料を透過させてＨＦを拡散させることがない。よって、同時に、パッケージングに関する要求や、信号伝搬性能に関する要求を、満たすことができる。本発明による方法は、また、単一の稠密材料（例えば、ＵＳＧ）から形成された相互接続構造積層体に関し、ハイブリッド積層体（例えば、SiLK（登録商標）とＵＳＧとを使用して形成されたハイブリッド積層体）を使用して形成された相互接続構造積層体１０に対して、適用することができる。
【００１９】
より詳細には、本発明による方法の他の特徴点は、従属請求項に規定されている。本発明の様々な実施形態においては、１つまたは複数の以下の特徴点を備えることができる。
【００２０】
一見地においては、本発明による方法においては、規定部分を取り囲む少なくとも１つのトレンチ領域を規定するステップに代えて、なおかつ、トレンチをコーティングするようにして硬質マスク層を成膜するステップに代えて、相互接続構造積層体の表面の上方に追加的な透過層を形成し、その後、硬質マスク層と、リソグラフィープロセスに対するレジスト層と、を成膜し；マスクを使用することによって透過層と硬質マスク層とをエッチングし、これにより、エアキャビティを形成したくない少なくとも１つの領域を露出させ；第２リソグラフィーステップを行い、これにより、集積回路をなす相互接続構造積層体の基板の表面上に、エアキャビティを形成すべき部分を規定する。
【００２１】
他の見地においては、本発明による方法においては、さらに、第２硬質マスク層を成膜することによってトレンチをさらに厚くする。本発明による方法においては、さらに、エアキャビティの形成に先立って、相互接続構造積層体内に追加的な導電ラインおよび貫通導体を形成する。
【００２２】
さらに他の見地においては、本発明による方法においては、また、相互接続構造積層体内において、犠牲材料に対する除去剤の横方向拡散を制御する。
【００２３】
少なくとも１つのトレンチの形成に際しては、相互接続構造積層体の底面までには到達しないような深さでもってトレンチを形成することができる。
【００２４】
加えて、本発明による方法においては、規定部分の下方に少なくとも１つのエアキャビティを形成するというステップに引き続いて、上層金属レベルを形成する。さらに、上層金属レベルの形成に際しては、化学気相蒸着プロセスを使用してまたはスピンオン成膜プロセスを使用して、上層誘電体レベルを成膜する。
【００２５】
さらに他の特徴点として、本発明による方法においては、除去剤の透過を可能とする透過層を、上層金属レベル内における絶縁層として、形成する。相互接続構造積層体の下層金属ラインと、除去によるエアキャビティの形成後に成膜された硬質マスク層に関連した上層金属レベルと、の双方によって、透過層を機械的に安定化させることができる。
【００２６】
本発明の他の見地においては、集積回路は、相互接続構造積層体の表面上において、エアキャビティの形成を意図した規定部分であるとともに、基板の表面よりも小さなものとされた規定部分と；少なくとも１つの相互接続構造層を備えているような、集積回路をなす相互接続構造積層体であるとともに、相互接続構造層が、犠牲材料と透過材料とを有しているような、集積回路をなす相互接続構造積層体と；基板の表面の規定部分を取り囲む１つのトレンチ領域、および、このトレンチ領域に関し相互接続構造積層体内に形成された少なくとも１つのトレンチと；トレンチをコーティングする硬質マスク層と；除去剤を使用することによって透過材料を透過させつつ犠牲材料を除去することにより形成され、基板の表面の規定部分の下方に位置した、少なくとも１つのエアキャビティと；を具備している。
【００２７】
より詳細には、本発明による集積回路の他の特徴点は、従属請求項に規定されている。本発明の様々な実施形態においては、１つまたは複数の以下の特徴点を備えることができる。すなわち、相互接続構造積層体は、複数の導電ラインおよび貫通導体を備えることができる。他の特徴点として、集積回路は、除去剤の透過を可能とする透過層を、上層金属レベル内における絶縁層として、具備することができる。さらに他の特徴点として、集積回路は、さらに、相互接続構造積層体の下層金属ラインと、硬質マスク層に関連した上層金属レベルと、によって安定化されかつ堅固に配置された透過層を具備することができる。
【００２８】
本発明の様々な実施形態は、１つまたは複数の以下の利点を有している。
【００２９】
エアキャビティの形成を意図していない領域においては、ポリマー材料またはポリマー層を貫通させつつＨＦや化学物質を非制御的に拡散させてしまうようなことが、ない。さらに、本発明による方法は、ＩＣパッケージングに関する要求と、信号伝搬性能に関する要求と、を同時に最適化する。
【００３０】
他の利点は、本発明による方法および本発明によるＩＣが、次なる上層金属レベルの集積化を容易なものとし得ることである。さらに、本発明による方法においては、上層金属レベルのところにおいて、多孔性透過層の機械的安定性を達成する。これにより、相互接続構造積層体のエアキャビティ内への剥離や圧潰を防止することができる。
【発明を実施するための最良の形態】
【００３１】
本発明の上記のおよび他の見地は、以下の説明において記述された様々な実施形態と、添付図面と、特許請求の範囲と、を参照することにより、明瞭となるであろう。
【００３２】
図３Ａ〜図７Ｈは、および、本発明の原理を説明するために使用される様々な実施形態は、例示のためのものに過ぎず、本発明の範囲を一切制限するものではない。当業者であれば、本発明の原理を、適切に構成された任意の画像処理システムを使用して具現し得ることを、理解されるであろう。
【００３３】
添付図面においては、明瞭化のために、様々な回路部材の寸法は、同じスケールでは図示されていない。これらすべての図面は、半導体基板の略平面に対して取り付けられた様々な材料を具備した半導体デバイスを示す断面図である。これら断面図は、基板１２の表面に対して直交した平面を想定している。これら図においては、同一の部材には、同一の符号が付されている。基板は、各図面の下部に配置されている。
【００３４】
さらに、当業者に公知の手法を使用して実施される基本的なプロセスステップについては、詳細には後述していない。情報は、それら基本的ステップに関し、本発明を特徴づけるような組合せに関してのみである。
【００３５】
さて、図３Ａ〜図３Ｅにおいては、集積積層体１０内に複数のトレンチ３４を形成するための一連の集積化スキームによって、本発明の原理が示されている。本発明においては、ＨＦの拡散に対しての、ＳｉＣ（シリコンカーバイド）の性質を利用する。これにより、相互接続構造積層体１０の特定領域におけるエアキャビティ形成を防止することができる。特に、集積積層体１０は、ＳｉＣライナーあるいはＳｉＣ層２６という形態とされた硬質マスクによって、既にコーティングされている。これは、エアキャビティを導入（形成）しなければならない稠密金属領域を、積層体残部から隔離するためである。
【００３６】
図３Ａにおいては、相互接続構造積層体１０が示されている。ここでは、半導体基板１２の上に、例えばSiLK（登録商標）といったような恒久的材料からなる層２２と、ＵＳＧからなる犠牲材料層１８と、銅から形成された金属部材２０とが、当業者に公知の手法によって、例えばダマシーン技術を使用するといったような手法によって、既に形成されている。
【００３７】
エアギャップの形成プロセスにおいては、まず最初に、リソグラフィーステップを行う。このリソグラフィーステップにおいては、ＳｉＣ層２６内に、複数の開口領域３５を形成する（図３Ａ）。これは、エアキャビティを形成することとなる領域を取り囲む複数のトレンチ３４を形成するためである。その後、トレンチ３４を形成し、さらに、これらトレンチ３４の側面３４ａおよび底面３４ｂをコーティングするようにしてＳｉＣライナー２６を成膜する（図３Ｃ）。同時に、すべての表面を、また、ＳｉＣライナー２６によってコーティングする。さらに、付加的なリソグラフィーステップを行うことにより、大きな開口領域１４を形成する（図３Ｂ）。
【００３８】
積層体１０の上面において、エアキャビティ形成領域１４においては、基板１２の上面１５から、ＨＦ２４を導入し、これにより、上層に位置したＵＳＧ製犠牲層１８を除去し得るとともに、さらに、図３Ｃおよび図３Ｄに示すように、複数の恒久的ポリマー層（例えば、SiLK（登録商標）からなる層２２）を貫通させつつ、各ＵＳＧ層１８を除去することができる。
【００３９】
その結果、ＳｉＣ層２６によってコーティングされた深いトレンチ３４が形成されており、これらトレンチ３４は、多数のエアキャビティ３２の側方に位置している（図３Ｄ）。
【００４０】
さて、図３Ｄ１〜図３Ｄ３に示すように、ＳｉＣによってコーティングされたトレンチ３４の機械的安定性を最適化し得るよう、最適化集積スキームが実施される。図３Ｄ１および図３Ｄ２においては、より厚いＳｉＣ層３７が成膜されており、これにより、トレンチ３４が充填されているものの、トレンチ３４の内部には、エアギャップ３８が形成される可能性がある。これは、ＣＶＤ（化学的気相蒸着）に異方性がある場合である。図３Ｄ３においては、付加的な導電ラインおよび貫通導体３１が、形成されている。これは、ＨＦ２４によるエッチング時に、ＳｉＣ層２６とSiLK（登録商標）製ポリマー層２２とを、機械的に安定化させるためである。
【００４１】
最後に、図３Ｅには、相互接続構造の次なる金属レベル２１が形成される。このためには、（ＣＶＤプロセスではなく）例えば、誘電体材料のスピンオン成膜プロセスを使用する。
【００４２】
加えて、さらなる最適化においては、トレンチ３４の深さを最小化する。言い換えれば、複数のエアキャビティ３２が必要とされている稠密相互接続構造領域を完全に取り囲みつつ相互接続構造積層体１０を貫通させてトレンチ３４を形成した際には、稠密領域（複数のエアキャビティ３２を備えた稠密領域）から、相互接続構造積層体１０の他の領域に対しての、信号伝搬は、金属レベルの上方の導電路を通してしか可能ではない（図３Ｅにおける矢印２３を参照されたい）。したがって、トレンチ３４の深さを最小化することが有利であり、また、ＨＦ２４の高速拡散を防止することが有利である。
【００４３】
例示の目的のため、図４Ａ〜図４Ｅにおいては、相互接続構造積層体１０は、単一のＵＳＧ犠牲材料１８のみを使用して形成されている。上述した集積化シーケンスの後に、ＳｉＣ製硬質ライナー２６を成膜し、さらに、相互接続構造積層体の表面１５上において、ライナー２６上においてリソグラフィーによって形成された適切なマスクを使用してエッチングを実施する。これにより、大きな領域１４を形成する（図４Ａ）。その次に、図４Ｂおよび図４Ｃに示すように、ＳｉＣによってコーティングされた深いトレンチ３４を、リソグラフィーステップおよびエッチングステップを使用して、形成する。しかしながら、図３Ｄに示す集積スキームの場合とは異なり、ＳｉＣによってコーティングされたトレンチ３４の鉛直方向の長さ（すなわち、深さ）は、相互接続構造積層体１０の底面３４ｄにまで到達するものではない（図４Ｄおよび図４Ｅ）。実際、ＵＳＧ層１８内へとＨＦが等方的に拡散することのために、複数のエアキャビティの側方制御は、矢印２４ａによって示すように、全体的に一様かつ均一なものである。
【００４４】
実施し得る他の最適化は、次なる上層に金属レベル集積化することである。すなわち、正確なアスペクト比のトレンチ３４を制御しつつ形成した後に、異方的なＣＶＤ成膜プロセスを行うことである。これにより、エアキャビティ３２は、積層体１０内において同じ高さのところで閉塞する。これにより、貫通導体や金属ラインの位置ズレといったような多くの集積化問題を避けることができる。このことは、上層をなす金属層において、相互接続構造の集積化に関して、厳しい設計ルールを課す（例えば、金属ライン幅）。加えて、ＣＶＤプロセスを使用することの代替として、誘電体層のスピンオン成膜を使用することができる。その場合、誘電体層（例えば、SiLK（登録商標））が積層体内に留まっていないことのために、スピンオン成膜された材料が、部分的にキャビティを充填する。
【００４５】
図５Ａ〜図５Ｅに示すように、エアキャビティの形成制御および上層金属レベルの形成を得るに際しての最適化は、上層金属層のところに、絶縁層として、ＨＦの拡散を可能とし得るような恒久層（例えば、SiLK（登録商標））を集積化することである。
【００４６】
まず最初に、リソグラフィーステップを行い、これにより、トレンチ領域３５を形成する（図５Ａ）。その後、エッチングステップ（例えば、ドライエッチングステップ）を行い（図５Ｂ）、これにより、トレンチ３４を露出させる。その次に、相互接続構造積層体１０に対して、SiLK（登録商標）層２２の内部にまで延在するようにして、ＳｉＣ（層２６、図５Ｃ）をコーティングする。さらなるリソグラフィーステップを行い、これにより、ＳｉＣ層２６にパターンを形成する。これにより、ＳｉＣ層２６に、大きな開口領域１４を形成する（図５Ｄ）。これにより、ＨＦ２４は、規定された領域１４の下方において、相互接続構造積層体１０の厚さ方向全体にわたって、ＵＳＧ層１８をエッチングすることができる。これにより、エアキャビティ３２が形成される。
【００４７】
さらに、その後のＨＦエッチング処理操作時にSiLK（登録商標）層２２に関する様々な界面がエッチングされ得ることのために、上層金属レベル積層においては、SiLK（登録商標）層２２（図５Ｅに示されている）を機械的に安定化させる必要がある。また、積層体１０内においてあるいはエアキャビティ３２内において開口領域１４内のSiLK（登録商標）層２２が圧潰されることを防止する必要がある。そのため、デュアルダマシーン集積化スキームに関連したラインレベルと金属レベルとの双方において、SiLK（登録商標）材料を集積化することができる。
【００４８】
図６Ａ〜図６Ｅにおいては、初期的なリソグラフィーステップおよびエッチングステップは、図５Ａ〜図５Ｄに関して上述したものと同様である。図５Ｅに図示されたSiLK（登録商標）層２２の機械的構造は、図６Ｅに図示されたSiLK（登録商標）層２２の機械的構造と比較することができる。図６Ｄにおいて実施されたＨＦ２４の拡散が、側方において制御されていること、および、SiLK（登録商標）層２２が安定的に維持されておりかつ相互接続構造積層体表面１５において所定に堅固に保持されていること、がわかる。これにより、エアキャビティ３２内への層２２の圧潰が防止される（図６Ｅにおいて矢印３６によって示されている）。例えば、SiLK（登録商標）層２２の周囲に形成された残りのＳｉＣ層２６は、SiLK（登録商標）層２２の剥離を防止し（丸で囲った領域４０を参照されたい）、SiLK（登録商標）層２２は、下層金属レベルのところにおいて金属ライン上に位置している（丸で囲った領域４１を参照されたい）。加えて、金属ラインと貫通導体とを、上述したようにして設けることができる。これにより、積層体内においてSiLK（登録商標）層２２を安定化させることができ、エアキャビティ３２に向けての圧潰を防止することができる。加えて、銅金属集積化スキーム内において実施されるデュアルダマシーン集積スキームは、また、SiLK（登録商標）層２２の剥離を防止する（丸で囲った領域４２を参照されたい）。
【００４９】
これに代えて、図６Ｆに示すように、ＳｉＣキャップ５０を、エッチングプロセス時により複雑な第２マスクを使用することによって、付加することができる。これにより、上層金属銅ラインの保護を行い得るとともに、エアキャビティ形成の横方向制御を行うことができる。
【００５０】
最後に、図６Ｇに示すように、最終的な相互接続構造積層体１０は、上層金属レベル２１と、その後に形成されたエアキャビティ３２と、を備えている。上述したように、上層金属レベル２１の形成に際しては、ＣＶＤプロセスまたはスピンオン成膜プロセスを使用して上層誘電体レベルを成膜することができる。
【００５１】
さて、図７Ａ〜図７Ｈを参照して、相互接続構造積層体内における複数のエアキャビティの横方向分布を制御するための方法に関する他の実施形態について、説明する。この場合、ＳｉＣ層２６を、SiLK（登録商標）ポリマー層２２と組み合わせており、エアキャビティ形成を、稠密な犠牲材料（例えば、ＵＳＧ１８）だけを使用して形成された相互接続構造積層体内において、すなわち、純粋なＵＳＧ相互接続構造積層体内において、局在化させている。
【００５２】
相互接続構造積層体１０の形成に際し、原理は、ＨＦ２４を拡散させ得るというSiLK（登録商標）ポリマーの性質と、ＨＦ２４の拡散に耐え得るという硬質ＳｉＣ層の性質と、を組み合わせることであり、２つのリソグラフィーステップを使用することによって、大きな開口領域と、金属ラインおよび貫通導体と、を形成する。まず最初に、スピンオン技術を使用することによって、相互接続構造積層体１０上に、薄いSiLK（登録商標）層２２を成膜する（図７Ａ）。その後、リソグラフィーの目的のため、ＳｉＣライナー２６と、レジスト２７と、を順次的に形成する。特に、大きな開口領域を有した第１マスクを使用して、主に、エアキャビティが必要とされない領域（領域１６ａ，１６ｂ）の上方において、ＳｉＣ層２６と、SiLK（登録商標）層２２と、の双方をエッチングする（図７Ｂ）。
【００５３】
図７Ｃにおいては、第２リソグラフィーステップを行い、領域１４を規定する（図７Ｄ）。そして、領域１４において、SiLK（登録商標）層２２を貫通させつつ積層体１０内のＵＳＧ層１８を、ＨＦ２４によってエッチングする。ＨＦ２４によるエッチングにより、相互接続構造積層体１０の全高さ方向にわたって、ＵＳＧ層１８が除去され（図７Ｅ）、これにより、複数のエアキャビティ３２が形成される。SiLK（登録商標）層２２の上面をＳｉＣライナー２６によって覆っていることにより（丸で囲った領域４３を参照されたい）、SiLK（登録商標）層２２の圧潰や剥離が防止される。さらに、金属ラインおよび貫通導体３１を設置していることによっても、SiLK（登録商標）層２２の圧潰が防止されている（図７Ｆ）。
【００５４】
これに代えて、リソグラフィープロセスおよびエッチングプロセス時により複雑な第２マスクを使用することによって、ＳｉＣ層２６を連続的なものとすることができる。これにより、SiLK（登録商標）層２２上において、ＳｉＣライナー２６を連続的なものに維持することができ、これにより、ＳｉＣ層２２の剥離をさらに防止することができる。
【００５５】
最後に、図７Ｈには、第２実施形態における最終的な相互接続構造積層体１０が図示されており、上層金属レベル２１が形成されている。
【００５６】
この手法を使用することにより、複数のエアキャビティ３２は、積層体１０内において正確に局在化され、ＣＶＤ技術またはスピンオン技術によって次なる誘電体レベルを成膜することにより、上層金属レベル２１を容易に形成することができる。さらに、この手法により、すべての金属レベルにおいて、低密度領域（エアキャビティを有した領域）から高密度領域（エアキャビティを有していない領域）へと、信号を伝搬させることができる（図３Ｅにおける矢印３３を参照されたい）。
【００５７】
一般に、ＨＦによる化学的エッチングは、相互接続構造積層体から犠牲材料を除去するに際して使用される技術である。しかしながら、他の実施形態においては、積層体内における犠牲材料の組成に依存して、例えば蒸気や気体や湿式手法や超臨界ＣＯ２ といったようなものを溶媒や除去剤として使用するといったようにして、他の化学的エッチングを使用することもできる。
【００５８】
本発明に関し、現時点において好ましいと考えられる実施形態について例示し説明したけれども、当業者であれば、本発明の範囲を逸脱することなく、他の様々な変形を行い得ることを、また、均等物によって代替可し得ることを、理解されるであろう。
【００５９】
加えて、本発明の中心的見地を逸脱することなく、本発明による開示に基づく特定の状況に対して、多くの修正を行うことができる。さらに、本発明の実施形態は、上述したすべての特徴点を含有していなくても良い。したがって、本発明は、上記特定の実施形態に限定されるものではなく、特許請求の範囲内に包含されるようなすべての実施形態を含有しているものである。
【図面の簡単な説明】
【００６０】
【図１】エアキャビティが導入されなければならない半導体ＩＣ相互接続構造を示す断面図である。
【図２Ａ】半導体ＩＣ相互接続構造を示す断面図であって、図１に示すようなエアキャビティの導入のための領域を規定し得るよう、硬質マスクが一体化されている。
【図２Ｂ】半導体ＩＣ相互接続構造を示す断面図であって、図１に示すようなエアキャビティの導入のための領域を規定し得るよう、硬質マスクが一体化されている。
【図２Ｃ】半導体ＩＣ相互接続構造を示す断面図であって、図１に示すようなエアキャビティの導入のための領域を規定し得るよう、硬質マスクが一体化されている。
【図２Ｄ】半導体ＩＣ相互接続構造を示す断面図であって、図１に示すようなエアキャビティの導入のための領域を規定し得るよう、硬質マスクが一体化されている。
【図３Ａ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｂ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｃ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｄ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｄ１】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｄ２】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｄ３】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図３Ｅ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく方法における各ステップを示している。
【図４Ａ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく他の方法における各ステップを示している。
【図４Ｂ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく他の方法における各ステップを示している。
【図４Ｃ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく他の方法における各ステップを示している。
【図４Ｄ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく他の方法における各ステップを示している。
【図４Ｅ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく他の方法における各ステップを示している。
【図５Ａ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づくさらに他の方法における各ステップを示している。
【図５Ｂ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づくさらに他の方法における各ステップを示している。
【図５Ｃ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づくさらに他の方法における各ステップを示している。
【図５Ｄ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づくさらに他の方法における各ステップを示している。
【図５Ｅ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づくさらに他の方法における各ステップを示している。
【図６Ａ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｂ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｃ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｄ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｅ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｆ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図６Ｇ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第１実施態様における各ステップを示している。
【図７Ａ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｂ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｃ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｄ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｅ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｆ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｇ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【図７Ｈ】半導体相互接続構造を示す概略的な断面図であって、本発明の実施形態に基づく第２実施態様における各ステップを示している。
【符号の説明】
【００６１】
１０  相互接続構造積層体
１４  規定部分
１５  表面
１８  犠牲材料
２０  下層金属ライン
２１  上層金属レベル
２２  透過材料
２４  除去剤
２６  硬質マスク層
３２  エアキャビティ
３４  トレンチ
【図１】
2007019508.tif 000003
【図２Ａ】
2007019508.tif 000004
【図２Ｂ】
2007019508.tif 000005
【図２Ｃ】
2007019508.tif 000006
【図２Ｄ】
2007019508.tif 000007
【図３Ａ】
2007019508.tif 000008
【図３Ｂ】
2007019508.tif 000009
【図３Ｃ】
2007019508.tif 000010
【図３Ｄ】
2007019508.tif 000011
【図３Ｄ１】
2007019508.tif 000012
【図３Ｄ２】
2007019508.tif 000013
【図３Ｄ３】
2007019508.tif 000014
【図３Ｅ】
2007019508.tif 000015
【図４Ａ】
2007019508.tif 000016
【図４Ｂ】
2007019508.tif 000017
【図４Ｃ】
2007019508.tif 000018
【図４Ｄ】
2007019508.tif 000019
【図４Ｅ】
2007019508.tif 000020
【図５Ａ】
2007019508.tif 000021
【図５Ｂ】
2007019508.tif 000022
【図５Ｃ】
2007019508.tif 000023
【図５Ｄ】
2007019508.tif 000024
【図５Ｅ】
2007019508.tif 000025
【図６Ａ】
2007019508.tif 000026
【図６Ｂ】
2007019508.tif 000027
【図６Ｃ】
2007019508.tif 000028
【図６Ｄ】
2007019508.tif 000029
【図６Ｅ】
2007019508.tif 000030
【図６Ｆ】
2007019508.tif 000031
【図６Ｇ】
2007019508.tif 000032
【図７Ａ】
2007019508.tif 000033
【図７Ｂ】
2007019508.tif 000034
【図７Ｃ】
2007019508.tif 000035
【図７Ｄ】
2007019508.tif 000036
【図７Ｅ】
2007019508.tif 000037
【図７Ｆ】
2007019508.tif 000038
【図７Ｇ】
2007019508.tif 000039
【図７Ｈ】
2007019508.tif 000040