(57)【要約】【課題】ヒータに流れる電流を高精度で検出し定着手段の温度上昇時間を短縮することと過電流検知を高精度で検知し異常時の装置の破壊を最小限に抑えることとを目的とする。【解決手段】本発明で、電圧変換手段は、電気加熱のために流れる電流を交流電圧に変換する。そして、積分手段は、電圧変換手段の出力である交流電圧を積分処理する。また、基準パルス信号生成手段は、積分手段に入力する所定レベルの基準パルス信号を生成し、入力信号切替手段は、積分手段に入力する信号を積分手段または基準パルス信号生成手段で切り替える。さらに、比較手段は、積分手段の出力信号を入力した場合の積分手段の第１の出力レベルと、基準パルス信号生成手段の出力を入力した場合の積分手段の第２の出力レベルを比較する。そして、比較手段によって算出された第１の出力レベルと第２の出力レベルとの比率から電気加熱手段に流れる電流値が高精度で算出される。【選択図】図６
2007333888.tif 000002
【特許請求の範囲】
【請求項１】
像担持体上に形成したトナー像を記録媒体上に転写した後、前記記録媒体に前記トナー像を電気加熱手段により加熱定着する画像形成装置であって、
前記電気加熱手段に流れる電流を交流電圧に変換する電圧変換手段と、
基準パルス信号を生成する基準パルス信号生成手段と、
前記電圧変換手段の出力である前記交流電圧、および前記基準パルス信号を１周期または半周期にわたり積分処理する積分手段と、
前記積分手段に入力する信号を、前記電圧変換手段または前記基準パルス信号生成手段で切り替える入力信号切替手段と、
前記電圧変換手段の出力信号を入力した場合の前記積分手段の第１の出力レベルと前記基準パルス信号生成手段の出力を入力した場合の前記積分手段の第２の出力レベルとを比較する比較手段とを備え、
前記比較手段によって算出された前記第１の出力レベルと前記第２の出力レベルの出力との比率から前記電気加熱手段に流れる電流値を算出することを特徴とする画像形成装置。
【請求項２】
像担持体上に形成したトナー像を記録媒体上に転写した後、前記記録媒体に前記トナー像を電気加熱手段により加熱定着する画像形成装置であって、
前記電気加熱手段に流れる電流を交流電圧に変換する電圧変換手段と、
基準パルス信号を生成する基準パルス信号生成手段と、
前記電圧変換手段の出力である前記交流電圧、および前記基準パルス信号を１周期または半周期にわたり積分処理する積分手段と、
前記積分手段に入力する信号を、前記電圧変換手段または前記基準パルス信号生成手段で切り替える入力信号切替手段と、
前記基準パルス信号生成手段の前記基準パルス信号を入力した場合の前記積分手段の第１の出力のレベルを保持する基準パルス信号保持手段と、
前記電圧変換手段の出力を入力した時の前記積分手段の第２の出力レベルと前記基準パルス信号保持手段にて保持された第１の出力レベルとを比較する比較手段とを有し、
前記比較手段の結果に応じて前記電気加熱手段に流れる電流を遮断することを特徴とする画像形成装置。
【請求項３】
請求項１および請求項２に記載の前記基準パルス信号生成手段と前記入力信号切替手段は、電圧の周波数に応じたレベルの信号であることを特徴とする請求項１または２に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関し、より詳細には、電子写真方式を用いた複写機およびプリンター等の画像形成装置に関する。
【背景技術】
【０００２】
従来の画像形成装置が備える定着装置では、下記のような技術が用いられている。
【０００３】
（１）電流検出手段を用いた技術
画像形成装置において、電源を投入した後に印刷を行うためには定着装置の温度を所定温度以上にしなくてはならない。定着装置の温度を急速に上昇させるためには、定着装置への供給電流量を多くする必要がある。しかしながら、商用交流電源においてはコンセントの電流定格による規制があり、定格電流以下の電流しか使用することはできない。そこで、特許文献１で開示されているように定着装置に流れる電流を検出する手段を設け、定格電流以内でより多くの電流を定着装置に供給する制御が行なわれている。
【０００４】
（２）過電流検知手段を用いた技術
定着装置は、定着装置内の発熱体の温度を検出する温度検出手段を設け、その結果に応じて電流制御手段を用いて供給電流量を調整し、定着装置を所定温度に制御する。このような定着装置において温度検出手段、制御手段の何れかが正常に機能しない場合、定着装置の過熱によって装置の故障に至るおそれもある。そこで、特許文献２で開示されているように、電流検出手段によって検出された電流と所定値を比較し、定着装置に過剰な電流が流れている状態を検知する過電流検知手段を設けている。定着装置に過剰な電流が流れた場合には通電遮断装置を作動し、定着装置への電流供給を強制的に停止するといった方法がとられている。
【０００５】
【特許文献１】特開平１０−２７４９０１号公報
【特許文献２】特開平０６−２０２５１２号公報
【特許文献３】特開平４−４４０７５号公報
【特許文献４】特開平４−４４０７６号公報
【特許文献５】特開平４−４４０７７号公報
【特許文献６】特開平４−４４０７８号公報
【特許文献７】特開平４−４４０７９号公報
【特許文献８】特開平４−４４０８０号公報
【特許文献９】特開平４−４４０８１号公報
【特許文献１０】特開平４−４４０８２号公報
【特許文献１１】特開平４−４４０８３号公報
【特許文献１２】特開平４−２０４９８０号公報
【特許文献１３】特開平４−２０４９８１号公報
【特許文献１４】特開平４−２０４９８２号公報
【特許文献１５】特開平４−２０４９８３号公報
【特許文献１６】特開平４−２０４９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来の電流検出手段と過電流検知手段を有する画像形成装置においては、下記のような課題があった。
【０００７】
（１）積分手段の検出精度の改善
積分手段の検出特性に誤差が生じるため、高い精度で電流検出を行うことができなかった。これにより、定着装置に供給する電流を制限しなければならず、定着装置の温度上昇時間短縮の妨げとなっていた。この課題に対しては、積分手段の特性を調整する手段を設け検出精度を高める方法があるが、この方法では、抵抗値を任意に調整できる可変抵抗や可変抵抗を調整する製造工程にコストがかかり、有利な対策とはいえなかった。
【０００８】
（２）過電流検出手段の検出精度の改善
過電流検出手段は、積分手段で検出された電流レベルを比較基準値と比較し、定着装置に過剰な電流が流れている状態を判断する方式が一般的に用いられている。このような過電流検出手段においては、下記のような課題がある。
【０００９】
（２−１）積分手段と比較基準値の間で生じる相対誤差により、高精度で過電流検出状態を検出することができなかった。これにより、定着装置に供給する電流を制限しなければならず、定着装置の温度上昇時間短縮の妨げとなっていた。この課題に対しては、積分手段、および過電流検出手段の特性を調整する手段をそれぞれに設け、各検出精度を高めることで改善できるがコスト面で有利な対策とはいえなかった。
【００１０】
（２−２）定着装置に供給する商用電源の周波数が変動した場合、定着装置に流れる電流量と、積分手段が検出する検出値の相関関係が変化し、正確に過電流状態の検出を行なうことができなかった。
【００１１】
本発明はこのような問題を鑑みてなされたものであり、本発明に係る第1の発明の目的は、検出精度の高い電流検出手段を提供することである。本発明に係る第２の発明の目的は、検出精度の高い過電流検出手段を提供することである。また、本発明に係る第３の発明の目的は、商用電源の周波数が変化した場合においても検出精度が悪化しない過電流検知手段を提供することである。
【課題を解決するための手段】
【００１２】
本出願は下記の構成を持つことを特徴とする加熱装置、および画像形成装置である。
【００１３】
本出願に係る第１の発明は、像担持体上に形成したトナー像を記録媒体上に転写した後、記録媒体にトナー像を電気加熱手段により加熱定着する画像形成装置であって、電気加熱手段に流れる電流を交流電圧に変換する電圧変換手段と、基準パルス信号を生成する基準パルス信号生成手段と、電圧変換手段の出力である交流電圧、および基準パルス信号を１周期または半周期にわたり積分処理する積分手段と、積分手段に入力する信号を、電圧変換手段または基準パルス信号生成手段で切り替える入力信号切替手段と、電圧変換手段の出力信号を入力した場合の積分手段の第１の出力レベルと基準パルス信号生成手段の出力を入力した場合の積分手段の第２の出力レベルとを比較する比較手段とを備え、比較手段によって算出された第１の出力レベルと第２の出力レベルの出力との比率から電気加熱手段に流れる電流値を算出することを特徴とする画像形成装置である。
【００１４】
本出願に係る第２の発明は、像担持体上に形成したトナー像を記録媒体上に転写した後、記録媒体にトナー像を電気加熱手段により加熱定着する画像形成装置であって、電気加熱手段に流れる電流を交流電圧に変換する電圧変換手段と、基準パルス信号を生成する基準パルス信号生成手段と、電圧変換手段の出力である交流電圧、および基準パルス信号を１周期または半周期にわたり積分処理する積分手段と、積分手段に入力する信号を、電圧変換手段または基準パルス信号生成手段で切り替える入力信号切替手段と、基準パルス信号生成手段の基準パルス信号を入力した場合の積分手段の第１の出力のレベルを保持する基準パルス信号保持手段と、電圧変換手段の出力を入力した時の積分手段の第２の出力レベルと基準パルス信号保持手段にて保持された第１の出力レベルとを比較する比較手段とを有し、比較手段の結果に応じて電気加熱手段に流れる電流を遮断することを特徴とする画像形成装置である。
【発明の効果】
【００１５】
本発明に係る第１の発明によれば、検出精度の高い電流検出が可能となる。また、本発明に係る第２の発明によれば、検出精度の高い過電流検出が可能となる。さらに、本発明に係る第３の発明によれば、商用電源の周波数が変化した場合においても検出精度が悪化しない過電流検知が可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明を適用するのに好適である実施形態について説明を行う。  
（第１の実施形態）
以下、本発明の第１の実施形態を図面に基づいて説明する。
【００１７】
（１）画像形成装置
図１は本実施形態の画像形成装置１００の構成図である。画像形成装置１００は記録紙Ｐを収納するデッキ１０１を有する。そして、画像形成装置１００はデッキ１０１内の記録紙Ｐの有無を検知するデッキ紙有無センサとデッキ１０１内の記録紙Ｐのサイズを検知する紙サイズ検知センサ１０３とを有する。また、画像形成装置１００はデッキ１０１から記録紙Ｐを繰り出すピックアップローラ１０４とピックアップローラ１０４によって繰り出された記録紙Ｐを搬送するデッキ給紙ローラ１０５とを有する。そして、画像形成装置１００にはデッキ給紙ローラ１０５と対をなし、記録紙Ｐの重送を防止するためのリタードローラ１０６が設けられている。さらに、デッキ給紙ローラ１０５の下流にはデッキ１０１と、後述する両面反転部からの給紙搬送状態を検知する給紙センサ１０７が設けられている。そして、デッキ給紙ローラ１０５には、下流へと記録紙Ｐを搬送するための給紙搬送ローラ１０８、記録紙Ｐを印刷タイミングと同期して搬送するレジストローラ対１０９が設けられている。さらに、デッキ給紙ローラ１０５とレジストローラ対１０９との間の搬送路には、レジストローラ対１０９への記録紙Ｐの搬送状態を検知するレジ前センサ１１０が配設されている。
【００１８】
また、レジストローラ対１０９の下流には、レーザスキャナ部１１１からのレーザ光に基づいて感光ドラム１上にトナー像を形成するプロセスカートリッジ１１２が設けられている。そして、レジストローラ対１０９の下流には、感光ドラム１上に形成されたトナー像を記録紙Ｐ上に転写するためのローラ部材１１３、記録紙Ｐ上の電荷を除去し感光ドラム１からの分離を促進するための除電針１１４が配設されている。さらに、除電針１１４の下流には搬送ガイド１１５、定着装置１１６、定着排紙センサ１１９、および両面フラッパ１２０が配設されている。ここで、定着装置１１６は記録紙Ｐ上に転写されたトナー像を熱定着する。また、定着排紙センサ１１９は定着装置１１６からの搬送状態を検知する。そして、両面フラッパ１２０は定着装置１１６から搬送されてきた記録紙Ｐを排紙部か両面反転部に行き先を切り替える。
【００１９】
画像形成装置１００の排紙部側の下流には排紙部の紙搬送状態を検知する排紙センサ１２１、記録紙を排紙する排紙ローラ対１２２が配設されている。一方、画像形成装置１００の両面反転部側には、反転ローラ対１２３、反転センサ１２４、Ｄカットローラ１２５、両面センサ１２６、および両面搬送ローラ対１２７が配設されている。ここで、両面反転部側は、記録紙Ｐの両面に印字するために片面印字終了後の記録紙Ｐを表裏反転させ、再度画像形成部へと給紙する。そして、反転ローラ対１２３は正逆転によって記録紙Ｐをスイッチバックさせる。また、反転センサ１２４は、反転ローラ対１２３への紙搬送状態を検知する。さらに、Ｄカットローラ１２５は、記録紙Ｐの横方向位置を合わせるための横方向レジスト部（不図示）から記録紙Ｐを搬送する。そして、両面センサ１２６は両面反転部の記録紙Ｐ搬送状態を検知し、両面搬送ローラ対１２７は両面反転部から給紙部へと記録紙Ｐを搬送する。
【００２０】
（２）定着装置
図２は定着装置１１６の概略構成の模型図である。本実施形態の定着装置は、これに限定されないが、例えば、特許文献３〜１６等に開示のフィルム加熱方式の装置を用いることができる。定着装置は、セラミックヒータ固定兼フィルム内面ガイド用の耐熱性、断熱性、および剛体のステー２０４を含む。ステー２０４は、記録紙２１０の搬送路を横断する方向（紙面に対して垂直方向）を長手とする横長部材である。セラミックヒータ３０２は、上記ステーの下面に長手に沿って形成した溝部に嵌入して耐熱性接着剤で固定支持させた、転写材（記録紙）搬送路を横断する方向を長手とする横長部材である。セラミックヒータ３０２を取り付けたステー２０４には、円筒状の耐熱性フィルム材（定着フィルム２０１）がルーズに外嵌されている。
【００２１】
例えば、定着フィルム２０１は、厚さ４０〜１００μｍ程度の、円筒状単層フィルム、あるいは複合層フィルムである。ここで、円筒状単層フィルムは、耐熱性、離型性、強度、および耐久性等を有するＰＴＦＥ、ＰＦＡ、ＦＥＰである。また、複合層フィルムは、ポリイミド、ポリアミド、ＰＥＥＫ、ＰＥＳ、ＰＰＳなどの円筒状フィルムの外周面にＰＴＦＥ、ＰＦＡ、ＦＥＰなどをコーティングしたものである。
【００２２】
加圧ローラ２０２は、芯金２０３の外周にシリコーンゴム等の耐熱性弾性層２０７をローラ状に同心一体に設けた弾性ローラである。この加圧ローラ２０２と、上記ステー２０４に設けられたセラミックヒータ３０２とにより定着フィルム２０１を挟ませて加圧ローラの弾性に抗して圧接させてある。矢印Ｎで示した範囲がその圧接により形成される定着ニップ部である。加圧ローラ２０２は定着駆動モータ１１８により矢示Ｂの方向に所定の周速度で回転駆動される。この加圧ローラ２０２の回転駆動による、定着ニップ部Ｎにおける加圧ローラ２０２とフィルム２０１の外面との摩擦力でフィルム２０１に直接的に回転力が作用しフィルム２０１がセラミックヒータ３０２の下面に圧接摺動する。そして、同時に、矢示の時計方向Ｃに回転駆動される。
【００２３】
ここで、記録紙２１０が矢印Ａ方向で定着ニップ部Ｎに導入されたときは記録紙２１０を介してフィルム２０１に回転力が間接的に作用する。ステー２０４はフィルム内面ガイド部材としても機能してフィルム２０１の回転を容易にする。フィルム２０１の内面とセラミックヒータ３０２の下面との摺動抵抗を低減するために両者の間に耐熱性グリス等の潤滑剤を少量介在させることもできる。加圧ローラ２０２の回転によりフィルム２０１の回転が定常化する。
【００２４】
そして、セラミックヒータ３０２の温度が所定に立ち上がる。その状態で、フィルム２０１を挟んでセラミックヒータ３０２と加圧ローラ２０２とで形成される定着ニップ部Ｎのフィルム２０１と加圧ローラ２０２との間に画像定着すべき記録紙２１０が導入される。そして、フィルム２０１と記録紙２１０が一緒に定着ニップ部Ｎを挟持搬送される。これによりセラミックヒータ３０２の熱がフィルム２０１を介して記録紙２１０に付与され記録紙２１０上の未定着画像が記録紙２１０面に加熱定着されるのである。定着ニップ部Ｎを通った記録紙２１０はフィルム２０１の面から分離されて搬送される。なお、図２における矢印Ａは記録紙２１０の搬送方向を示す。
【００２５】
（３）セラミックヒータ
図３はセラミックヒータの構成図である。セラミックヒータ３０２は記録紙の搬送方向に対して直交する方向に長く配設されている。基材としてのアルミナ（Ａｌ２ Ｏ３ ）を用いており、一面側には印刷によって発熱パターン３０１が形成されている。また、発熱パターン３０１は、電気絶縁層としてのガラス保護膜によって被覆されている。給電電極３０３ａと給電電極３０３ｂは、発熱パターン３０１の両端に電圧を印加できるように形成されている。
【００２６】
（４）サーミスタ
本実施形態の定着装置ではセラミックヒータ３０２の温度を測定するためのサーミスタを１個有する。サーミスタはセラミックヒータ３０２長手方向に対し中央部に配置しており、所定の圧でセラミックヒータ３０２上に押し当てられている。サーミスタは温度検出回路（不図示）に接続されており、温度検出結果は後述のＣＰＵ５０１に入力されている。
【００２７】
（５）電力制御回路
次にセラミックヒータ３０２に電力を供給する電力制御回路について説明する。図５は電力供給制御回路の接続図である。電力供給制御回路は、ＣＰＵ５０１、トライアック５０２、ＡＣ電源５０４、リレー５０５、電流検出回路５０７、およびゼロクロス検出回路５１１を備えている。トライアック５０２とセラミックヒータ３０２とは直列でＡＣ電源５０４に接続させてある。また、電力供給制御回路は、ＣＰＵ５０１が実行する各処理の手順等のプログラムを格納したＲＯＭと、それらの処理を実行するためのワークエリア等として用いられるＲＡＭとを有する記憶手段（不図示）を備える。
【００２８】
トライアック５０２はそれぞれＣＰＵ５０１からのヒータ駆動信号Ｓ１のＯＮあるいはＯＦＦでトライアック駆動回路５２１を介して制御される。リレー５０５はトライアック５０２とＡＣ電源５０４の間に挿入しており、リレー５０５の駆動によりセラミックヒータ３０２への通電を遮断できる構成になっている。リレー５０５はＣＰＵ５０１から出力されるＲＬＤ信号によって制御される。電流検出回路５０７はリレー５０５とＡＣ電源５０４の間に挿入している。電流検出回路５０７の動作については後述する。
【００２９】
なお、本実施形態の画像形成装置におけるセラミックヒータ３０２への電力印加量は以下のように調整させる。すなわち、ＡＣ電源５０４の１半波内の位相角により通電のＯＮ／ＯＦＦを行なうことでセラミックヒータ３０２への印加電力を制御する位相制御によってセラミックヒータ３０２への電力印加量が調整される。ＣＰＵ５０１はＡＣ電源５０４の位相に応じて変化するゼロクロス信号に応じてトライアック駆動信号Ｓ１を制御し、セラミックヒータ３０２に所望の電力を印加する。図２０（ａ）にゼロクロス信号とヒータ駆動信号（Ｓ１）の駆動タイミングを示す。ゼロクロス信号の立下りのタイミングから所定時間（ｔ１、ｔ２）後にヒータ駆動信号（Ｓ１）をＯＮしてセラミックヒータ３０２への通電を制御する。図２０（ｂ）はタイミング（ｔ１、ｔ２  （ｍｓｅｃ））とセラミックヒータ３０２に印加される電力の関係を示すテーブルである。テーブルはＡＣ電源の周波数が５０Ｈｚの場合のものであり、印加電力の値は、セラミックヒータ３０２を全点灯（全位相で点灯）した時に発生する電力を１００％とした時の電力を、％を単位として示している。ゼロクロス信号は後述のゼロクロス検出回路５１１で生成され送出される。
【００３０】
（６）ゼロクロス検出回路
本実施形態の画像形成装置においては、ＡＣ電源５０４の電圧の位相を検知し、位相に応じて変化するパルス信号（ゼロクロス信号）を出力するゼロクロス検出回路５１１を有する。ゼロクロス検出回路５１１はＡＣ電源５０４からＡＣフィルタを介して接続されている。ゼロクロス検出回路５１１の内部回路を図７に示す。
【００３１】
ＡＣ電源５０４が整流ダイオード７７０と７７１により、半波整流される。Ｈｏｔ側電位は、整流ダイオード７７１と電流制限抵抗７７２と７７３とを介して、トランジスタ７７７に入力される。抵抗７７６は、トランジスタ７７７のベース−エミッタ抵抗であり、交流電源からのノイズ除去のため、コンデンサ７７５が接続されている。符号７７９は、一次回路、二次回路間の沿面距離を確保するためのフォトカプラである。１次回路側の電源Ｖｃｃは、電流制限抵抗７７８を介して、トランジスタ７７７とフォトカプラ７７９の発光側に接続されている。符号７８０は、フォトカプラ７７９の出力トランジスタの電流制限抵抗である。フォトカプラ７７９の出力はフィルタであるコンデンサ７８２と抵抗７８１を介して、ゼロクロス信号（ＺＥＲＯＸ）として、ＣＰＵ５０１および電流検出回路５０７に送出される。Ｈｏｔ側電位がＮｅｕｔｒａｌ電位よりも高く、閾値電圧Ｖｚよりも大きい場合、トランジスタ７７７がオン，フォトカプラ７７９がオンとなり、ゼロクロス信号はローレベルとなる。ここで、閾値電圧Ｖｚは、整流ダイオード７７０〜７７１、抵抗７７２〜７７３、７７６、コンデンサ７７５、トランジスタ７７７で決定される。Ｈｏｔ側電位がＮｅｕｔｒａｌ電位よりも低い、もしくは、Ｈｏｔ側電位が閾値電圧Ｖｚよりも小さい場合、トランジスタ７７７がオフ，フォトカプラ７７９がオフとなり、ゼロクロス信号はハイレベルとなる。つまり、ゼロクロス信号は、Ｈｏｔ側電位がＮｅｕｔｒａｌ側電位に対して、閾値電圧Ｖｚ以上／以下の場合でレベルが切り替わるパルス信号となる。
【００３２】
（７）電流検出回路
電流検出回路５０７ではセラミックヒータ３０２に流れる電流の合計電流値を検出し、合計電流値に応じたレベルを示す電流レベル検出信号（Ｓ６）を出力する。以下に電流検出回路５０７の動作について説明する。
【００３３】
図６は電流検出回路５０７の回路図である。図１０（ａ）、（ｂ）は回路内各部の波形図である。図１０（ａ）はセラミックヒータ３０２に全波の電流が流れた場合の波形である。図１０（ｂ）は１半波内の位相角で通電のＯＮ／ＯＦＦを行なうことでセラミックヒータ３０２への印加電力を制御する位相制御を行なった場合の波形を示している。
【００３４】
端子６４６と端子６４７はリレー５０５とＡＣ電源５０４の間に接続されている。カレントトランス６４５の１番端子と２番端子にはセラミックヒータ３０２に通電される電流（Ｉ６０１）が印加される。カレントトランス６４５の出力端子（３番端子および４番端子）には、抵抗６４０、６４３、およびダイオード６４２、６４４を備えた整流回路が接続されており、整流回路の出力部には電流（Ｉ６０１）のレベルに応じた半波の交流電圧（Ｖｔ）が発生する。整流回路の出力部はオペアンプ６３３、ＦＥＴ６３６、コンデンサ６３４、抵抗６３５、６３８を備えた積分回路６６０に接続されている。積分回路では交流電圧の１周期または半周期の積分処理が行なわれ、コンデンサ６３４の端子間には積分値に相当する電圧が発生する。コンデンサ６３４間の電圧はＲＳＴ信号で駆動されたＦＥＴ６３６の動作によって、１周期毎に０Ｖにクリアされる。ＲＳＴ信号はＡＣ電源５０４のゼロクロス点に対し所定タイミングでＣＰＵ５０１から出力される信号である。オペアンプ６３３の出力端子の電圧（Ｖｉｎｔ）は下記の数式1で表すことができる。
【００３５】
【数１】
2007333888.tif 000003
【００３６】
ここでΣＶｔは整流回路の出力電圧（Ｖｔ）の積分値である。オペアンプ６３３の出力はオペアンプ６２８、抵抗６２９〜６３２、およびダイオード６２７を備えた差動回路に入力される。差動回路内の抵抗は、抵抗６３０と抵抗６３１、および抵抗６２９と抵抗６３２がそれぞれ同じ抵抗値に設定されている。差動回路には積分回路の出力電圧（Ｖｉｎｔ）と整流回路の出力電圧（Ｖｔ）が入力される。差動回路の出力電圧（Ｖｃｓ）のピーク値は下記の数式２で表される。
【００３７】
【数２】
2007333888.tif 000004
【００３８】
ここでＲ６３１は抵抗６３１の抵抗値、Ｒ６３２は抵抗６３２の抵抗値である。差動回路の出力はコンデンサ６２６によってピークホールドされるが、ＣＰＵ５０１から出力されるＲＳＴ信号で駆動されたＦＥＴ６３６の動作によって、１周期毎に０Ｖにクリアされる。電圧（Ｖｃｓ）はセラミックヒータ３０２に流れる電流の半周期区間の平均値に相当するレベルとなる。差動回路の出力電圧（Ｖｃｓ）はオペアンプ６２２を介し、電流レベル検出信号（Ｓ６）として出力されＣＰＵ５０１のアナログ入力ポートに入力される。
【００３９】
次に、基準パルス信号生成回路６６１について説明する。基準パルス信号生成回路６６１は、後述するキャリブレーションモードを行う場合に駆動する回路である。基準パルス信号生成回路６６１はゼロクロス信号とキャリブレーション信号（ＣＡＬ）によって制御する。キャリブレーション信号（ＣＡＬ）がＬＯＷの場合はゲート６６４の出力がゼロクロス信号に関わらずＨＩＧＨ状態になり、ＦＥＴ６６５がオンする。これにより、オペアンプ６０４の正極入力端子の電位が低下し、オペアンプ６０４の出力端子は０Ｖに設定される。オペアンプ６０４の出力端子にはダイオード６０２が接続されており、基準パルス信号生成回路６６１の出力は高抵抗状態となる。基準パルス信号生成回路６６１は積分回路６６０入力部に接続されているが、前述した通り出力部は高抵抗状態となっており、セラミックヒータ３０２の電流検出時の動作には影響しない。すなわち、この場合は、基準パルス信号生成回路６６１から積分回路６６０へは基準パルス信号は出力されない。
【００４０】
一方、キャリブレーション信号（ＣＡＬ）がＨＩＧＨの場合は、図１３に示すような動作を行なう。ゲート６６４の出力はゼロクロス信号が反転したレベルとなり、ＦＥＴ６６５を駆動する。これにより基準パルス信号生成回路６６１の出力端子（Ｖｈ）には電源（Ｖｃｃ）を抵抗６６２と抵抗６６３で分圧した振幅（Ｖａ）で、ゼロクロス信号に同期した矩形波（基準パルス信号）が出力される。セラミックヒータ３０２への通電がオフの場合には、積分回路６６０に矩形波が入力されて１周期または半周期単位で積分処理が行なわれ、積分された波形が電流検知回路５０７の出力信号（Ｓ６）として出力される。キャリブレーションモード時の電流検知回路５０７の出力信号（Ｓ６）のレベル（Ｖｃｓ（ｃａｌ））のピークは下記の数式３であらわすことができる。
【００４１】
【数３】
2007333888.tif 000005
【００４２】
Ｖａは下記の数式４であらわせる。
【００４３】
【数４】
2007333888.tif 000006
【００４４】
Ｒ６６２とＲ６６３はそれぞれ抵抗６６２の抵抗値、抵抗６６３の抵抗値である。なお、上記Ｖａは、Ｖｃｓ（ｃａｌ）のレベルが、カレントトランス６４５に１０Ａの交流電流が流れた時に発生する電流検出信号のレベル（Ｖｃｓ）と同レベルとなるように設定している。
【００４５】
なお、本明細書において、「基準パルス信号」とは、電源の周波数に応じたパルス信号であり、基準パルス信号生成回路６６１により出力される矩形波である。また、「キャリブレーション信号（ＣＡＬ）」とは、基準パルス信号生成回路６６１を制御する信号である。すなわち、キャリブレーション信号（ＣＡＬ）がＨＩＧＨの場合に、基準パルス信号生成回路６６１から基準パルス信号が出力される。そして、キャリブレーション信号（ＣＡＬ）がＬＯＷの場合に、基準パルス信号生成回路６６１から基準パルス信号は出力されない。
【００４６】
（８）キャリブレーションモード
本モードは電流検出回路５０７の校正を行う処理である。図１４はキャリブレーションモードの一連の処理を示す図である。本実施形態では、画像形成装置１００の電源をオン直後の、セラミックヒータ３０２への通電を行なわないタイミングでスタートする。まずＳ１４０２で、ＣＰＵ５０１は、キャリブレーション信号（ＣＡＬ）をＨＩＧＨレベルに設定し、キャリブレーション信号（ＣＡＬ）を電流検出回路５０７に送信して、基準パルス信号生成回路６６１を駆動する。次に、Ｓ１４０３に進み、ＣＰＵ５０１は、電流検出信号（Ｓ６）のサンプリングを行なう。サンプリングはゼロクロス信号の立下り時間から所定時間（ｔ１）後のタイミングで行なう。ＣＰＵ５０１は、サンプリングした５波分のサンプリング値の平均値を算出し、算出により得られた平均値をキャリブレーションモードの検出値（Ｖｃｓ（ｃａｌ））として確定する（Ｓ１４０４）。このようにして取得されたキャリブレーションモードの検出値（Ｖｃｓ（ｃａｌ））は、不図示の記憶手段に記憶される。Ｓ１４０５では、ＣＰＵ５０１が、キャリブレーション信号（ＣＡＬ）をＬＯＷに設定し、キャリブレーション信号（ＣＡＬ）を電流検出回路に送信する。すなわち、キャリブレーション信号（ＣＡＬ）を再びＬＯＷに切替えることで基準パルス信号生成回路６６１を停止し、本処理を終了する。
【００４７】
（９）ヒータ電流算出処理
セラミックヒータ３０２に流れる電流の検出方法について説明する。図１５は電流値演算処理のフロー図である。まず、Ｓ１５０２で、ＣＰＵ５０１は、電流レベル検出信号（Ｓ６）のサンプリングを行なう。サンプリングは図１０（ａ）および（ｂ）で示すようにゼロクロス信号の立下りからｔ２後に行なう。この時のサンプリング電圧をＶｃｓ（１）とする。次にＳ１５０３で電流演算処理に移行する。前述した通り、電流検知信号（Ｓ６）のレベルは、カレントトランス６４５に１０Ａが印加されるとキャリブレーションモードの検出値（Ｖｃｓ（ｃａｌ））まで上昇する。よって、不図示の記憶手段に記憶されたキャリブレーションモードの検出値（Ｖｃｓ（ｃａｌ））と、上述のヒータ電流印加時の検出値（Ｖｃｓ（１））との相対比率から、ＣＰＵ５０１は、ヒータ電流の絶対値は下記の数式５で算出することができる。
【００４８】
【数５】
2007333888.tif 000007
【００４９】
次にＳ１５０４では、ＣＰＵ５０１は、電流の実効値補正処理を行なう。Ｓ１５０３で算出した電流値はセラミックヒータ３０２に印加されている交流波形の平均電流値である。一方、セラミックヒータ３０２に発生する電力量は実効電流値で決まることから、Ｓ１５０３で算出した平均電流値（Ｉｓ）を実効電流値（Ｉｓ’）に変換する処理を行なう。変換は不図示の記憶手段に格納された、図1６に示すテーブルで決まる係数（ＲＭＳＣＯＮＶ）を用いる。係数（ＲＭＳＣＯＮＶ）は実効電流値と平均電流値の比率を示すものであり、位相制御を行なった場合には通電を開始する位相角によって値が変わる。図１６のテーブルは下記に記載された電力制御シーケンスで決定される位相制御時の印加電力Ｐに対しての係数（ＲＭＳＣＯＮＶ）の関係を示したのである。補正は下記の数式６を用いて行なう。図１６の印加電力Ｐの値は、セラミックヒータ３０２を全点灯（全位相で点灯）した時に発生する電力を１００％とした時の電力を、％を単位として示している。
【００５０】
【数６】
2007333888.tif 000008
【００５１】
上式で算出した実効電流値を検用いて、後述の電力制御を行なう。
【００５２】
（１０）電力制御シーケンス
本画像形成装置における電力制御の方法について説明する。本実施形態においては、セラミックヒータ３０２に対し、１半波内の位相角で通電のＯＮ／ＯＦＦを行なうことでセラミックヒータ３０２への印加電力を制御する位相制御を行なっている。制御方法はプリント停止状態からヒータ駆動を行なう立ち上げ時制御と、セラミックヒータ３０２が所定温度以上の場合に行なう定常温度制御がある。ここで、セラミックヒータ３０２に最初に印加する初期印加電力をＰ０とし、電力制御シーケンスによってｎ回更新された電力をＰｎとする。
【００５３】
（Ｉ）立ち上げ時制御
立ち上げ時はセラミックヒータ３０２に流れる電流が所定のターゲット電流（Ｉ（ｔａｒｇｅｔ））となるように電力を印加する制御を行なう。図１７は立ち上げ時制御のフロー図である。ＣＰＵ５０１はコントローラ（不図示）からプリントスタート信号を受けると、画像形成シーケンスを実行させる。ＣＰＵ５０１は、同時にヒータ駆動信号Ｓ１を制御してトライアック５０２をＯＮし、セラミックヒータ３０２の昇温を開始する。Ｓ１７０２で初期印加電力（Ｐ０）を投入する（Ｓ１７０２）。次いで、ＣＰＵ５０１は、定着装置１１６に配置されたサーミスタの温度状態を検知および認識し、１６０℃に到達しているかを判断する（Ｓ１７０３）。ここで１６０℃以上の場合は、Ｓ１７０１に進み、定常温度制御に移行する。１６０℃以下の場合は、ＣＰＵ５０１は、Ｓ１７０４で電流検出信号（Ｓ６）のサンプリングを行い、Ｓ１７０５で前述の方法で電流値の演算を行なう。
【００５４】
続いて、Ｓ１７０６でヒータ電流値の検出結果とターゲット電流（Ｉ（ｔａｒｇｅｔ））との差（ΔＩ）に応じて、セラミックヒータ３０２への印加電力の制御量（ΔＰ）を決定する。すなわち、Ｓ１７０６では、ＣＰＵ５０１は、Ｓ１７０５にて算出された電流値と、不図示の記憶手段に格納されたターゲット電流（Ｉ（ｔａｒｇｅｔ））との差を計算して、ターゲット電流との差（ΔＩ）を取得する。図１８はターゲット電流との差（ΔＩ）と印加電力の制御量（ΔＰ）の関係を示すテーブルである。ターゲット電流との差（ΔＩ）が大きい程、制御量（ΔＰ）を大きく設定することで、短い時間でターゲット電流に到達できるようにしている。ＣＰＵ５０１は、不図示の記憶手段に格納された、図１８に示したテーブルを参照して、上記取得されたターゲット電流との差（ΔＩ）に対応する印加電力の制御量（ΔＰ）を取得する。
【００５５】
Ｓ１７０７で印加電力の更新を行なった後、Ｓ１７０３に戻り、同様の処理を繰り返すことで、セラミックヒータ３０２に流れる電流を所定のターゲット電流（Ｉ（ｔａｒｇｅｔ））に制御することができる。このように、立ち上げ時にセラミックヒータ３０２に流れる電流を所定のターゲット電流（Ｉ（ｔａｒｇｅｔ））となるように更新された電力Ｐｎを印加する制御を行なう（Ｓ１７０８）。これにより、商用交流電源に規定されているコンセントの定格電流を超えることなく、セラミックヒータ３０２の温度を短時間で立ち上げることが可能となる。
【００５６】
（ＩＩ）定常温度制御
前述した立ち上げ時制御においてサーミスタによる検出温度が１６０℃に到達すると、制御方法を定常温度制御に切り替える。定常温度制御はサーミスタの検出温度が所定のターゲット温度（T（ｔａｒｇｅｔ））となるように電力を印加する制御を行なう。図１９は定常温度制御時のフロー図である。Ｓ１９０１で、ＣＰＵ５０１は、サーミスタの温度状態を検知し、認識する。その後、サーミスタのサンプリング結果とターゲット温度（T（ｔａｒｇｅｔ））との差（ΔT）を算出し（Ｓ１９０２）、ΔTの大きさに応じて印加電力の制御量（ΔＰ）を決定する（Ｓ１９０３）。すなわち、Ｓ１９０３では、ＣＰＵ５０１は、Ｓ１９０２にて算出された温度と、不図示の記憶手段に格納されたターゲット温度（Ｔ（ｔａｒｇｅｔ））との差を計算して、ターゲット温度との差（ΔＴ）を取得する。図４はターゲット温度との差（ΔＴ）と印加電力の制御量（ΔＰ）の関係を示すテーブルである。ターゲット温度との差（ΔＴ）が大きい程、制御量（ΔＰ）を大きく設定することで、短い時間でターゲット温度に到達できるようにしている。ＣＰＵ５０１は、不図示の記憶手段に格納された、図４に示したテーブルを参照して、上記取得されたターゲット温度との差（ΔＴ）に対応する印加電力の制御量（ΔＰ）を取得する。ＣＰＵ５０１は、Ｓ１９０４で印加電力の更新を行なった後、Ｓ１９０５で更新された電力Ｐｎを印加し、Ｓ１９０１に戻り、同様の処理を繰り返すことで、サーミスタの温度をターゲット温度（T（ｔａｒｇｅｔ））に制御することができる。
【００５７】
以上、説明した通り、本実施形態における画像形成装置では、積分回路に入力する信号を、カレントトランス出力と基準パルス信号生成回路から出力される基準パルス信号で切替え可能な構成とする。そして、カレントトランス出力を入力した時の積分回路の出力と、基準パルス信号を入力した電流積分回路の出力の相対比率からセラミックヒータ３０２に流れる電流の絶対値を算出することで、高精度の電流検出手段が実現される。また、基準パルス信号をゼロクロス信号に同期したパルスとすることで、交流電源周波数に係らず、高精度の電流検出を可能とした。
【００５８】
（第２の実施形態）
本発明の第２の実施形態を説明する。本実施形態における画像形成装置の基本構成は第１の実施形態と同じであり、電流検出回路の構成とヒータ電流の算出方法が異なる。
【００５９】
（１１）電流検出回路
図１１は本実施形態の電力供給制御回路の接続図である。電流検出回路２１０７ではセラミックヒータ３０２に流れる電流の合計電流値を検出し、合計電流値に応じたレベルを示す電流レベル検出信号（Ｓ６）を出力する。更に、検出した合計電流値と所定電流値との比較を行い、検出した合計電流値が所定電流値よりも大きい場合は、過電流信号（Ｓ８）によってリレー駆動回路５２０を駆動し、リレー５０５をオフしセラミックヒータ３０２の電流を遮断する。
【００６０】
以下に電流検出回路２１０７の動作について説明する。図８は電流検出回路２１０７の回路図である。図９は回路内各部の波形図であり、図中のＡ区間（Ｔ１より前の区間）は、セラミックヒータ３０２への印加電力が位相制御され、セラミックヒータ３０２の温度制御が正常に行なわれている区間である。一方、Ｂ区間（Ｔ１以後の区間）はセラミックヒータ３０２への印加電力が制御不能となり、セラミックヒータ３０２に最大電力が印加される通電暴走状態の区間を示す。第１の実施形態で説明した通り、ダイオード６４２のカソード部には電流（Ｉ６０１）のレベルに応じた半波の電圧が発生する。ダイオード６４２のカソード部は抵抗８０２を介してＦＥＴ８０３に接続されている。ＦＥＴ８０３はキャリブレーション信号（ＣＡＬ）で駆動される。キャリブレーション信号（ＣＡＬ）がＨＩＧＨ状態の場合はＦＥＴ８０３がオン状態となり、図８中のＶｔの電圧は低下してほぼ０Ｖとなる。キャリブレーション信号（ＣＡＬ）がＬＯＷの場合はＦＥＴがオフ状態となり、Ｖｔ部の電圧はダイオード６４２のカソード部と同じになり、抵抗８０１を介して積分回路６６０に入力される。キャリブレーション信号（ＣＡＬ）がＬＯＷの場合、差動回路の出力電圧（Ｖｃｓ）のピーク値は第一の実施形態と同様に下記の数式７であらわせる。
【００６１】
【数７】
2007333888.tif 000009
【００６２】
次に、基準パルス信号生成回路６６１について説明する。基準パルス信号生成回路６６１の基本構成は第一の実施形態と同じである。キャリブレーション信号（ＣＡＬ）がＬＯＷの場合は基準パルス信号生成回路６６１の出力は高抵抗状態となる。一方、ＨＩＧＨの場合は、基準パルス信号生成回路６６１の出力端子（Ｖｈ）に電源（Ｖｃｃ）を抵抗８１５と抵抗８１６で分圧した振幅（Ｖｂ）で、ゼロクロス信号に同期した矩形波が出力される。キャリブレーション信号（ＣＡＬ）がＨＩＧＨの電流検知回路５０７の出力信号（Ｓ６）のレベル（Ｖｃｓ（ｃａｌ））のピーク値である下記の数式８であらわすことができる。
【００６３】
【数８】
2007333888.tif 000010
【００６４】
また、Ｖｂは下記の数式９であらわせる。
【００６５】
【数９】
2007333888.tif 000011
【００６６】
Ｒ８１５とＲ８１６はそれぞれ抵抗８１５の抵抗値、抵抗８１６の抵抗値である。
【００６７】
また、上記ＶａはＶｃｓ（ｃａｌ）のレベルが、カレントトランス６４５に１３Ａの交流電流が流れた時に電流検知回路５０７から出力される電流検出信号（Ｓ６）と同レベルとなるように設定している。キャリブレーション信号（ＣＡＬ）を図９で示すように交流電源の1周期単位で切替える。これにより、差動回路の出力（Ｖｃｓ）には、ヒータ電流（Ｉ６０１）に応じたカレントトランス６４５の出力の積分値と、基準パルス信号生成回路６６１から出力される基準パルス信号の積分値が交互に出力される。そして、オペアンプ６２２を介し、電流レベル検出信号（Ｓ６）として出力されＣＰＵ５０１のアナログ入力ポートに入力される。電流レベル検出信号（Ｓ６）の結果に応じて電流値を算出する方法については後で述べる。
【００６８】
次に過電流検出回路８１７について説明する。過電流検出回路８１７は、基準パルス信号生成回路６６１から出力される基準パルス信号の積分値と、ヒータ電流（Ｉ６０１）に応じたカレントトランス６４５の出力の積分値を比較する。そして、カレントトランス６４５の出力の積分値が高い場合には、過電流信号（Ｓ８）をＨＩＧＨに出力する。オペアンプ８０６、抵抗８０４、ダイオード８０７、コンデンサ８０８、ＦＥＴ８０９を有する回路は基準パルス信号が積分回路６６０に入力された時の差動回路の出力（Ｖｃｓ）をピークホールドする回路である。オペアンプ８０６の正極入力には差動回路の出力（Ｖｃｓ）が入力される。オペアンプ８０６の出力端子はダイオード８０７を介してコンデンサ８０８が接続されている。コンデンサ８０８の電圧（Ｖｏｖｃ）は抵抗８０４を介してオペアンプ８０６の負極入力に接続されており、Ｖｏｖｃの電位は差動回路の出力（Ｖｃｓ）のレベルがピークホールドされた値となる。コンデンサ８０８にはＦＥＴ８０９が並列で接続されている。ＦＥＴ８０９がオンでコンデンサ８０８の電荷が放電され、Ｖｏｖｃは０Ｖに低下する。ＦＥＴ８０９はＣＰＵ５０１から出力されるＲＳＴ２信号で駆動される。
【００６９】
図９で示すように、ＲＳＴ２信号はＲＳＴ１信号の２倍の周期で、キャリブレーション信号（ＣＡＬ）がＬＯＷ出力の場合に出力される。ＲＳＴ２信号をこのようなタイミングで駆動することで、コンデンサ８０８の電圧（Ｖｏｖｃ）は基準パルス信号が積分回路６６０に入力された時の差動回路の出力（Ｖｃｓ）がピークホールドされる。ピークホールドされた電圧は抵抗８２１と抵抗８２０で分圧された後にオペアンプ８１０の負極入力に入力される。ここで抵抗８２１は１００ＫΩ、抵抗８２１は３３０Ωであり、Ｖｏｖｃの電圧の９９．６％の電圧がオペアンプ８１０の負極入力に入力される。オペアンプ８１０の正極入力には差動回路の出力（Ｖｃｓ）が入力されている。ここで差動回路の出力（Ｖｃｓ）がピークホールド電圧（Ｖｏｖｃ）よりも大きい場合には、オペアンプ８１０の出力がＨＩＧＨ状態となり、過電流検出信号（Ｓ８）がＨＩＧＨ状態に切り替わる。過電流検出信号（Ｓ８）がＨＩＧＨ状態に切り替わると、リレー駆動回路５２０によってリレー５０５がオフされ、セラミックヒータ３０２への通電が遮断される。
【００７０】
通電暴走時の動作を図９に従って説明する。タイミングＴ１で通電暴走が発生すると、積分回路６６０によって基準パルス信号の積分処理が行なわれ、ピークホールド電圧（Ｖｏｖｃ）に１３Ａ相当の電圧が設定される。次にタイミングＴ２でヒータ電流Ｉ６０１に応じた電圧Ｖｔが発生する。これにより、差動回路の出力（Ｖｃｓ）が上昇し、Ｖｏｖｃの電圧を超えた時点でオペアンプ８１０が反転し、過電流検出信号（Ｓ８）がＨＩＧＨ状態に切り替わり、セラミックヒータ３０２への通電が遮断される。
【００７１】
（１２）ヒータ電流算出処理
セラミックヒータ３０２に流れる電流の検出方法について説明する。図１２は電流値演算処理のフロー図である。
【００７２】
まず、Ｓ２２０２で、ＣＰＵ５０１は、電流レベル検出信号（Ｓ６）のサンプリングを行なう。サンプリングは第１の実施形態と同様にゼロクロス信号の立下りからｔ２後に行なう。この時のサンプリング電圧をＶｃｓ（１）とし、Ｖｃｓ（１）は、不図示の記憶手段に格納される。次にＳ２２０３では、ＣＰＵ５０１は、Ｓ２２０２でサンプリングした検出値が、基準パルス信号の積分値か、またはヒータ電流の積分値かの判断を行なう。この判断は、ＣＰＵ５０１が、出力するキャリブレーション信号（ＣＡＬ）の状態に応じて行う。キャリブレーション信号（ＣＡＬ）がＨＩＧＨの場合は、ＣＰＵ５０１は、Ｓ２２０２のサンプル値（Ｖｃｓ（１））が基準パルス信号の積分値であると判断する。そして、Ｓ２２０４で基準電圧（Ｖｃｓ（ｒｅｆ））の値をＳ２２０２のサンプル値（Ｖｃｓ（１））に設定し、このＶｃｓ（１）は、不図示の記憶手段に格納される。キャリブレーション信号（ＣＡＬ）がＬＯＷの場合は、Ｓ２２０５に進む。Ｓ２２０５では、ＣＰＵ５０１は、セラミックヒータ３０２に流れる電流の絶対値を算出する処理を行なう。前述した通り、キャリブレーション信号（ＣＡＬ）をＨＩＧＨに設定し、積分回路６６０に基準パルス信号を入力した時の差動回路出力（Ｖｃｓ（ｒｅｆ））は、カレントトランス６４５に１３Ａの交流電流が印加されたときのレベルである。そして、Ｖｃｓ（ｒｅｆ）は、不図示の記憶手段に格納される。よって、Ｖｃｓ（ｒｅｆ）とＳ２２０２の検出値（Ｖｃｓ（１））の相対比率から、ヒータ電流の絶対値は、ＣＰＵ５０１により、下記の数式１０で算出される。
【００７３】
【数１０】
2007333888.tif 000012
【００７４】
次にＳ２２０６では、ＣＰＵ５０１は、電流の実効値補正処理を行なう。実効値補正方法は第1の実施形態で説明した方法と同じである。
【００７５】
以上、説明した通り、本実施形態における画像形成装置では、積分回路に入力する信号を、カレントトランス出力と基準パルス信号生成回路から出力される基準パルス信号で切替え可能な構成とする。そして、カレントトランス出力を入力した時の積分回路の出力と、基準パルス信号を入力したときの積分回路の出力を比較する比較手段を設け、比較手段の結果に応じてセラミックヒータ３０２への通電を遮断することで、高精度の過電流検出手段を実現した。また、カレントトランス出力を入力した時の積分回路の出力と、基準パルス信号を入力した積分回路の出力の相対比率からセラミックヒータ３０２に流れる電流の絶対値を算出することで、相対精度の高い電流検出手段と過電流検出手段を実現した。また、基準パルス信号をゼロクロス信号に同期したパルス信号とすることで、交流電源周波数に係らず、高精度の過電流検出を可能とした。
【００７６】
以上、説明した通り、本願の第１の発明によれば、積分手段に入力する信号を、カレントトランスの出力と基準パルス信号生成回路から出力される基準パルス信号で切替え可能な構成とすることができる。そして、カレントトランスの出力を入力した時の積分手段出力と、基準パルス信号を入力した時の積分手段出力の相対比率からヒータに流れる電流の絶対値を算出することで、高精度の電流検出手段を提供することが可能となる。また、本願の第２の発明によれば、積分回路に入力する信号を、カレントトランス出力と基準パルス信号生成回路から出力される基準パルス信号で切替え可能な構成とすることができる。そして、カレントトランス出力を入力した時の積分回路出力と、基準パルス信号を入力した積分回路出力とを比較する比較手段を設け、比較手段の結果に応じてヒータへの通電を遮断することで、高精度の過電流検出手段を提供することが可能となる。また、本願の第２の発明によれば、基準パルス信号をゼロクロス信号に同期したパルス信号にすることで、交流電源周波数に係らず、高精度の電流検出手段を提供することが可能となる。
【図面の簡単な説明】
【００７７】
【図１】実施形態１における画像形成装置の構成図である。
【図２】実施形態１における定着装置の構成図である。
【図３】実施形態１におけるセラミックヒータの構成図である。
【図４】実施形態１における立ち上げ制御時の印加電力テーブルである。
【図５】実施形態１における定着制御部の構成図である。
【図６】実施形態１における電流検出回路の回路図である。
【図７】実施形態１におけるゼロクロス検知回路の構成図である。
【図８】実施形態２における電流検出回路の回路図である。
【図９】実施形態２における電流検出回路の波形図である。
【図１０】実施形態１における電流検出回路の波形図である。
【図１１】実施形態２における電流検出回路の回路図である。
【図１２】実施形態２における電流検出制御フロー図である。
【図１３】実施形態１における電流検出回路の波形図である。
【図１４】実施形態１における電流検出制御フロー図である。
【図１５】実施形態１における電流検出制御フロー図である。
【図１６】実施形態１における実効値電流変換テーブルである。
【図１７】実施形態１における電力制御のフロー図である。
【図１８】実施形態１における立ち上げ制御時の印加電力テーブルである。
【図１９】実施形態１における電力制御のフロー図である。
【図２０】実施形態１と実施形態２における電力制御のタイミング図である
【符号の説明】
【００７８】
３０２  セラミックヒータ
５０１  ＣＰＵ
５０２  トライアック
５０４  ＡＣ電源
５０５  リレー
５０７  電流検出回路
５１１  ゼロクロス検出回路
５２０  リレー駆動回路
５２１  トライアック駆動回路
６０２  ダイオード
６０４  オペアンプ
６２２  オペアンプ
６２６  コンデンサ
６２７  ダイオード
６２８  オペアンプ
６２９  抵抗
６３０  抵抗
６３１  抵抗
６３２  抵抗
６３３  オペアンプ
６３４  コンデンサ
６３５  抵抗
６３６  ＦＥＴ
６３８  抵抗
６４０  抵抗
６４２  ダイオード
６４３  抵抗
６４４  ダイオード
６４５  カレントトランス
６４６  端子
６４７  端子
６６０  積分回路
６６１  基準パルス信号生成回路
６６２  抵抗
６６３  抵抗
６６４  ゲート
６６５  ＦＥＴ
７７０  整流ダイオード
７７１  整流ダイオード
７７２  抵抗
７７３  抵抗
７７５  コンデンサ
７７６  抵抗
７７７  トランジスタ
７７８  抵抗
７７９  フォトカプラ
７８０  抵抗
７８１  抵抗
７８２  コンデンサ
８０４  抵抗
８０６  オペアンプ
８０７  ダイオード
８０８  コンデンサ
８０９  ＦＥＴ
８１０  オペアンプ
８１５  抵抗
８１６  抵抗
８１７  過電流検出回路
８２０  抵抗
８２１  抵抗
２１０７  電流検出回路
【図１】
2007333888.tif 000013
【図２】
2007333888.tif 000014
【図３】
2007333888.tif 000015
【図４】
2007333888.tif 000016
【図５】
2007333888.tif 000017
【図６】
2007333888.tif 000018
【図７】
2007333888.tif 000019
【図８】
2007333888.tif 000020
【図９】
2007333888.tif 000021
【図１０】
2007333888.tif 000022
【図１１】
2007333888.tif 000023
【図１２】
2007333888.tif 000024
【図１３】
2007333888.tif 000025
【図１４】
2007333888.tif 000026
【図１５】
2007333888.tif 000027
【図１６】
2007333888.tif 000028
【図１７】
2007333888.tif 000029
【図１８】
2007333888.tif 000030
【図１９】
2007333888.tif 000031
【図２０】
2007333888.tif 000032