(57)【要約】【課題】ヒューズ素子を備えた半導体装置において静電ノイズの影響を抑制する。【解決手段】第１から第３のヒューズ素子２２，２４，２６を備え、第１のヒューズ素子２２の第１端子は所定の基準電位Ｖｃｃに保持された基準ラインに接続され、第１のヒューズ素子２２の第２端子は第２のヒューズ素子２４の第１端子及び第３のヒューズ素子２６の第１端子と接続され、第２のヒューズ素子２４の第２端子は第１の電極２８に接続され、第３のヒューズ素子２６の第２端子は第２の電極３０に接続される。これによって、上記課題を解決することができる。【選択図】図１
2007095731.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された電気回路を含む半導体装置であって、
第１から第３のヒューズ素子を備え、
前記第１のヒューズ素子の第１端子は所定の基準電位に保持された基準ラインに接続され、
前記第１のヒューズ素子の第２端子は前記第２のヒューズ素子の第１端子及び前記第３のヒューズ素子の第１端子と接続され、
前記第２のヒューズ素子の第２端子は第１の電極に接続され、
前記第３のヒューズ素子の第２端子は第２の電極に接続され、
ていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第３のヒューズ素子のヒューズ容量は、前記第１のヒューズ素子のヒューズ容量及び前記第２のヒューズ素子のヒューズ容量より小さいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
静電ノイズによる溶断を抑制したヒューズ素子を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に形成された電気回路を含む半導体装置において、装置製造後に回路構成を微調整するために回路の一部にヒューズ素子を組み込む技術が用いられている。例えば、図９に示すように、内部回路１０に対してヒューズ素子１２を介して電源Ｖｃｃが接続された構成において、ヒューズ素子１２の電源Ｖｃｃが接続されていない側の一端ａから半導体装置の外部に設けられる電極１４に向けて制御ライン１６を引き出す。
【０００３】
内部回路１０に電源Ｖｃｃを印加する必要がない場合、ヒューズ素子１２が溶断する程度の電流が流れる程度に電極１４を負電位にすることによって、ヒューズ素子１２が溶断されて内部回路１０と電源Ｖｃｃとの接続を切ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図９に示す回路構成では、電極１４に何らかの原因によって負電位の静電ノイズが印加された場合に必要・不必要に拘らずヒューズ素子１２が溶断されてしまうおそれがあった。また、制御ライン１６がヒューズ素子１２に直接接続されているため、制御ライン１６に静電ノイズに対する静電破壊防止回路を設けることもできなかった。
【０００５】
そこで、本発明は、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板上に形成された電気回路を含む半導体装置であって、第１から第３のヒューズ素子を備え、前記第１のヒューズ素子の第１端子は所定の基準電位に保持された基準ラインに接続され、前記第１のヒューズ素子の第２端子は前記第２のヒューズ素子の第１端子及び前記第３のヒューズ素子の第１端子と接続され、前記第２のヒューズ素子の第２端子は第１の電極に接続され、前記第３のヒューズ素子の第２端子は第２の電極に接続されていることを特徴とする。
【０００７】
第１のヒューズ素子を溶断させず、第２のヒューズ素子及び第３のヒューズ素子を溶断することによって所定の基準電位に維持された基準ラインに内部回路を接続した状態を維持することができる。一旦、第２のヒューズ素子及び第３のヒューズ素子が溶断された後は、第１の電極及び第２の電極に静電ノイズが印加された場合でも第１のヒューズ素子は溶断されることがなくなり、静電ノイズに影響を受け難いヒューズ素子を備えた半導体装置を実現することができる。一方、第２のヒューズ素子を溶断させず、第１のヒューズ素子及び第３のヒューズ素子を溶断することによって基準ラインと内部回路との接続を切ることができる。一旦、第１のヒューズ素子及び第３のヒューズ素子が溶断された後は、第１の電極及び第２の電極に静電ノイズが印加された場合でも内部回路はフローティング状態を維持し、静電ノイズに影響を受け難いヒューズ素子を備えた半導体装置を実現することができる。
【０００８】
ここで、前記第３のヒューズ素子のヒューズ容量は、前記第１のヒューズ素子のヒューズ容量及び前記第２のヒューズ素子のヒューズ容量より小さいことが好適である。
【０００９】
このように各ヒューズ素子のヒューズ容量を設定することによって、第１の電極及び第２の電極に印加する電圧を基準電位に対して調整することによって上記のように第１のヒューズ素子を溶断させず、第２のヒューズ素子及び第３のヒューズ素子を溶断させたり、第２のヒューズ素子を溶断させず、第１のヒューズ素子及び第３のヒューズ素子を溶断させたりすることができる。
【発明の効果】
【００１０】
本発明によれば、ヒューズ素子を備えた半導体装置において静電ノイズによる溶断を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態における半導体装置１００は、図１に示すように、内部回路２０、第１のヒューズ素子２２、第２のヒューズ素子２４、第３のヒューズ素子２６及び溶断用電極２８，３０を含んで構成される。半導体装置１００は、プレーナ技術等を用いて半導体基板上に形成される。
【００１２】
第１〜第３のヒューズ素子２２，２４，２６は、それぞれ両端に所定の閾値以上の電圧を印加することによって溶断される素子である。第１〜第３のヒューズ素子２２，２４，２６は、半導体基板上に形成されたポリシリコン層等からなる抵抗要素から構成される。第１〜第３のヒューズ素子２２，２４，２６は、例えば図２の平面図に示すように、幅が広い部分３２ａと幅が狭い部分３２ｂとを有するポリシリコン層を含んで構成することが好適である。幅が狭い部分３２ｂの断面積及び長さを調整することによって抵抗値を調整すると共に、所定の電流を流すことによって溶断されるようにその断面積を設定することができる。
【００１３】
第１のヒューズ素子２２は、内部回路２０を所定の基準電位（本実施の形態では基準電位Ｖｃｃ）に維持された基準ラインに接続する回路に組み込まれる。第１のヒューズ素子２２の第１の端子は基準ラインに接続され、第２の端子は抵抗素子等を介して内部回路２０に接続される。第２のヒューズ素子２４の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極２８に接続される。また、第３のヒューズ素子２６の一端は第１のヒューズ素子２２の第２の端子に接続され、他端は電極３０に接続される。
【００１４】
ここで、第１のヒューズ素子２２のヒューズとしての容量（ヒューズ容量）は第２のヒューズ素子２４のヒューズ容量と同程度の大きさとし、第３のヒューズ素子２６のヒューズ容量は第１のヒューズ素子２２及び第２のヒューズ素子２４のヒューズ容量より小さくする。具体的には、第１のヒューズ素子２２のヒューズ容量及び第２のヒューズ素子２４のヒューズ容量を数百ｍＷ程度（例えば、１１０ｍＷ程度）とし、第３のヒューズ素子２６のヒューズ容量を数＋ｍＷ程度（例えば、４０ｍＷ程度）とする。
【００１５】
本実施の形態における半導体装置１００において、内部回路２０に対して基準電位Ｖｃｃを印加しない状態に維持する場合について説明する。半導体装置１００の電極２８及び電極３０に外部から制御電圧Ｖ１，Ｖ２を印加することによって、図３に示すように、第１のヒューズ素子２２，第２のヒューズ素子２４，第３のヒューズ素子２６にそれぞれ電流Ｉａ，Ｉｂ，Ｉｃが流れる。このとき、電極２８及び電極３０の電圧Ｖ１，Ｖ２を調整することによって、第１のヒューズ素子２２に流れる電流Ｉａが第２のヒューズ素子２４に流れる電流Ｉｂと第３のヒューズ素子２６に流れる電流Ｉｃの和となるようにすることができる。これによって、第１のヒューズ素子２２のみを溶断させることができる。
【００１６】
次に、電極２８及び電極３０の電位をそれぞれ調整することによって、図４に示すように、第２のヒューズ素子２４及び第３のヒューズ素子２６を介して電極２８と電極３０との間に電流Ｉｄを流す。第３のヒューズ素子２６は、第２のヒューズ素子２４よりもヒューズ容量が小さく設定されているので、電極２８と電極３０との電位を調整することによって、図５に示すように、第３のヒューズ素子２６のみを溶断させることができる。第３のヒューズ素子２６が溶断された状態では、第２のヒューズ素子２４を溶断させることができないが、第１のヒューズ素子２２及び第３のヒューズ素子２６が溶断された状態が確定しているため、残った第２のヒューズ素子２４については、溶断するか否かによって内部回路２０に与える所定の電位は変動されず、溶断しないままの状態でよい。
【００１７】
具体的には、第１〜第３のヒューズ素子２２〜２６を上記のような具体的な設定値にした場合、まず、基準電位を３．６Ｖとし、電極２８の電圧Ｖ１を−０．６Ｖ及び電極３０の電圧Ｖ２を０Ｖ（接地電位）とすることによって、電流Ｉｂは約１５ｍＡ，電流Ｉｃは約２６ｍＡとなり、電流Ｉａはそれらの和である約４１ｍＡとなり、第１のヒューズ素子２２のみを溶断させる。次に、電極２８を０Ｖ（接地電位）とし、電極３０を０．９Ｖとする。このとき、電流Ｉｄは２４．３ｍＡとなり、第３のヒューズ素子２６のみを溶断させることができる。
【００１８】
本実施の形態における半導体装置１００において、内部回路２０に対して基準電位Ｖｃｃを印加した状態に維持する場合について説明する。この場合、電極２８及び電極３０に外部から電圧Ｖ３及びＶ４をそれぞれ印加する。これによって、図６に示すように、第１のヒューズ素子２２，第２のヒューズ素子２４，第３のヒューズ素子２６にそれぞれ電流Ｉｄ，Ｉｅ，Ｉｆが流れる。このとき、電極２８及び電極３０の電圧Ｖ３，Ｖ４を調整することによって、第２のヒューズ素子２４に流れる電流Ｉｅが第１のヒューズ素子２２に流れる電流Ｉｄと第３のヒューズ素子２６に流れる電流Ｉｆの和となるようにすることができる。これによって、第２のヒューズ素子２４のみを溶断させることができる。
【００１９】
次に、電極３０の電位を調整することによって、図７に示すように、第１のヒューズ素子２２及び第３のヒューズ素子２６を介して基準ラインから電極３０へと電流Ｉｇを流す。第３のヒューズ素子２６は、第１のヒューズ素子２２よりもヒューズ容量が小さく設定されているので、電極３０の電位を調整することによって、図８に示すように、第３のヒューズ素子２６のみを溶断させることができる。
【００２０】
具体的には、第１〜第３のヒューズ素子２２〜２６を上記のような具体的な設定値にした場合、まず、基準電位を３．６Ｖとし、電極２８の電圧Ｖ１を−０．６Ｖ及び電極３０の電圧Ｖ２を０Ｖ（接地電位）とすることによって、電流Ｉｄは約１５ｍＡ，電流Ｉｆは約２６ｍＡとなり、電流Ｉｅはそれらの和である約４１ｍＡとなり、第１のヒューズ素子２２のみを溶断させる。次に、電極３０を０Ｖ（接地電位）とする。このとき、電流Ｉｇは約２５ｍＡとなり、第３のヒューズ素子２６のみを溶断させることができる。
【００２１】
なお、一般的な半導体装置の製造工程において、静電ノイズに対する対策を施した環境で作業が行われるが、例えばユーザに出荷した後の状態では静電ノイズに対する対策が十分でない場合が多く、電極２８，３０に静電ノイズが印加されるおそれが高くなる。上記の処理を行う前に電極２８又は電極３０に静電ノイズが印加されるとヒューズ素子２２，２４，２６が不用意に溶断されることになる。しかし、本願発明を適用した半導体装置ではヒューズ素子の不用意な溶断を抑制することができる。
【００２２】
以上のように、本実施の形態における半導体装置では、補助のヒューズ素子を溶断させることによって、メインのヒューズ素子に対する外部からの静電ノイズの影響をなくすことができる。これによって、ヒューズ素子を備えた半導体装置において静電ノイズに不用意な溶断を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態における半導体装置の構成を示す回路図である。
【図２】本発明の実施の形態におけるヒューズ素子の構成を示す平面図である。
【図３】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図４】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図５】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図６】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図７】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図８】本発明の実施の形態におけるヒューズ素子の溶断処理を説明する図である。
【図９】従来の半導体装置の構成を示す回路図である。
【符号の説明】
【００２４】
１０  内部回路、１２  ヒューズ素子、１４  電極、１６  制御ライン、２０  内部回路、２２，２４，２６  ヒューズ素子、２８，３０  溶断用電極、３２ａ  幅が広い部分、３２ｂ  幅が狭い部分。
【図１】
2007095731.tif 000003
【図２】
2007095731.tif 000004
【図３】
2007095731.tif 000005
【図４】
2007095731.tif 000006
【図５】
2007095731.tif 000007
【図６】
2007095731.tif 000008
【図７】
2007095731.tif 000009
【図８】
2007095731.tif 000010
【図９】
2007095731.tif 000011