(57)【要約】【課題】高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供する。【解決手段】  本発明は、半導体基板１１に複数の絶縁膜を堆積させ、絶縁膜にコンタクト部２１を形成する半導体素子の製造方法であって、半導体基板１１の上面に下地絶縁膜１２を形成し、下地絶縁膜１２における、コンタクト部に相当する位置にコンタクト孔１２ａを形成し、下地絶縁膜１２を覆うように上側絶縁膜１３をＣＶＤ法によって形成し、且つ、上側絶縁膜１３におけるコンタクト孔１２ａの上方に位置する面１３ａを順テーパ化するため表面改質処理を施すことで、１つ又は複数の上側絶縁膜１３を形成し、表面改質処理後に、コンタクト孔１２ａをウェットエッチングによって開口させることでコンタクト部２１を形成する。【選択図】図３
2007142031.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に複数の絶縁膜を堆積させ、前記絶縁膜にコンタクト部を形成する半導体素子の製造方法であって、
前記半導体基板の上面に下地絶縁膜を形成し、前記下地絶縁膜における、前記コンタクト部に相当する位置にコンタクト孔を形成し、前記下地絶縁膜を覆うように上側絶縁膜をＣＶＤ法によって形成し、且つ、前記上側絶縁膜における前記コンタクト孔の上方に位置する面を順テーパ化するため表面改質処理を施すことで、１つ又は複数の前記上側絶縁膜を形成し、前記表面改質処理後に、前記コンタクト孔をウェットエッチングによって開口させることで前記コンタクト部を形成することを特徴とする半導体素子の製造方法。
【請求項２】
前記表面改質処理がドライエッチングであって、前記コンタクト孔の上方に位置する面を除く領域にレジスト層を形成した状態で、前記コンタクト孔を開口することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ウェットエッチングを行う際に、前記コンタクト孔の上側に形成されるレジスト層の開口の大きさが、前記コンタクト孔よりも小さいことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に、絶縁膜にコンタクト部を形成する半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、下記特許文献１又は２に示すように、半導体素子の絶縁膜にコンタクト部を形成する際に、エッチング処理が行われている。
【０００３】
図１０は、高耐圧の半導体素子においてコンタクト部を形成する途中の状態を説明する図である。図１１は、絶縁膜にコンタクト部を形成した状態を示す図である。一般に、高耐圧の半導体素子は、厚い絶縁膜を形成する必要があるため、複数の絶縁膜を堆積させて構成され、このとき、それぞれ絶縁膜に開口するコンタクト部の段差が高くなる。
【０００４】
図１０に示すように、基板１０１の上面にコンタクト部１０４のパターンに基づいて孔が開口するように下側絶縁膜１０２を成膜し、その下側絶縁膜１０２上に上側絶縁膜１０３を成膜する。上側絶縁膜１０３の表面に、コンタクト部１０４のパターンに基づいて形成されたマスクによってレジスト層Ｒを形成し、ウェットエッチングによってレジスト層Ｒの開口から露呈する上側絶縁膜１０３を除去することでコンタクト部１０４を形成する。高耐圧の半導体素子の場合には、タングステンではなくアルミニウムを使用するため、コンタクト部１０４にタングステンを埋め込む構成とすることができず、コンタクト部１０４の形状が順テーパとなるように構成する必要がある。
【０００５】
そこで、コンタクト部１０４の段差をラウンドエッチングすることで、コンタクト部１０４を順テーパ化して、アルミニウムの段差被覆性を改善していた。
【０００６】
【特許文献１】特開平５−１２１３０５号公報
【特許文献２】特開平１０−１１６８１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、エッチングとしてドライエッチングも知られているが、半導体素子の製造手順の制約からドライエッチングを使用することができないことがある。また、上記半導体素子のように絶縁膜が厚い構成において、このような段差の大きいコンタクト部１０４を形成する際には、ドライエッチングで形成することができなかった。
【０００８】
図１１に示すように、従来、下側絶縁膜１０２と上側絶縁膜１０３とからなる厚い絶縁膜を有する高耐圧の半導体素子においては、コンタクト部１０４を形成する手段としてウェットエッチングが採用されている。しかし、ウェットエッチングによってコンタクト部１０４を形成すると、上側絶縁膜１０３とレジスト層Ｒとの密着性に起因して、コンタクト部１０４にオーバーハング１０５が生じてしまう。すると、コンタクト部１０４のステップカバレッジが低下し、動作特性が不安定になるという問題があった。また、オーバーハング１０５に残渣が溜まり、製造工程中にこの残渣が剥がれ落ちて他の部に付着することが懸念される。
【０００９】
本発明は、高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の上記目的は、半導体基板に複数の絶縁膜を堆積させ、該複数の絶縁膜にコンタクト部を形成する半導体素子の製造方法であって、前記半導体基板の上面に下地絶縁膜を形成し、前記下地絶縁膜における、前記コンタクト部に相当する位置にコンタクト孔を形成し、前記下地絶縁膜を覆うように上側絶縁膜をＣＶＤ法によって形成し、且つ、前記上側絶縁膜における前記コンタクト孔の上方に位置する面を順テーパ化するため表面改質処理を施すことで、１つ又は複数の前記上側絶縁膜を形成し、前記表面改質処理後に、前記コンタクト孔をウェットエッチングによって開口させることで前記コンタクト部を形成することを特徴とする半導体素子の製造方法によって達成される。
【００１１】
本発明の半導体素子の製造方法によれば、下地絶縁膜のコンタクト孔の上方に被覆される上側絶縁膜の面にそれぞれ表面改質処理が施されることで、コンタクト孔の上方に形成された絶縁膜の段差部が順テーパ化される。そして、表面改質処理した後で、ウェットエッチングを行うことでコンタクト孔を開口し、下地絶縁膜及び上側絶縁膜の上方に連通するコンタクト部を形成すると、コンタクト部を区画する下地絶縁膜及び上側絶縁膜にオーバーハングが生じることない。このため、半導体素子のコンタクト部を良好なステップカバレッジで形成することができ、動作特性が不安定になることを防止することができる。また、オーバーハングに残渣が溜まり、製造工程中にこの残渣が剥がれ落ちて他の部に付着するといった不具合が発生することを回避することができる。
【００１２】
本発明の半導体素子の製造方法において、表面改質処理がドライエッチングであって、コンタクト孔の上方に位置する面を除く領域にレジスト層を形成した状態で、コンタクト孔を開口することが好ましい。こうすれば、ドライエッチングする際に、上側絶縁膜におけるコンタクト孔の上方に位置する面が、テーパ化され過ぎてしまうことを防止することができる。
【００１３】
本発明の半導体素子の製造方法において、ウェットエッチングを行う際に、コンタクト孔の上側に形成されるレジスト層の開口の大きさが、コンタクト孔よりも小さいことが好ましい。こうすれば、ウェットエッチングした後に、コンタクト部が必要以上に拡大することを抑えることができる。
【発明の効果】
【００１４】
本発明によれば、高耐圧の半導体素子における複数の絶縁膜からなる厚い絶縁層にコンタクト部を形成するのに好適で、コンタクト部のステップカバレッジを向上することができる半導体素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る半導体素子の製造方法の実施形態を図面に基づいて詳しく説明する。本実施形態では、一例として、高耐圧のパワー半導体素子に用いられ、厚い絶縁膜を有する構成である半導体素子の製造方法に適用する。しかし、本発明に係る半導体素子は、高耐圧のパワー半導体素子に限定されず、複数且つ厚い絶縁膜を有する半導体素子の製造方法に適用することができる。
【００１６】
本実施形態の半導体素子は、半導体基板上に、下地絶縁膜と一つ又は複数の上側絶縁膜とが堆積され、下地絶縁膜及び上側絶縁膜において上下方向に連通するコンタクト部が設けられた構成である。以下、下地絶縁膜及び上側絶縁膜を総称して、単に、絶縁膜ともいうものとする。
【００１７】
図１から図６は、本実施形態に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
最初に、半導体基板１１の上面に、酸化膜である下地絶縁膜１２を形成した後、所定のパターンニングが施されたマスク（不図示）によってレジスト層Ｒ１を形成する。そして、下地絶縁膜１２をラウンドエッチングとドライエッチング（反応性イオンエッチング）を行うことで、図１に示すように、コンタクト孔１２ａが形成される。下地絶縁膜１２を、１００００（３０００〜２００００）Å程度の膜厚で堆積させる。
【００１８】
なお、ラウンドエッチングは省略することができるが、ラウンドエッチングを行うことでコンタクト孔１２ａの段差部をより順テーパ化することができるため好ましい。ここで、コンタクト孔１２ａは、コンタクト部を設ける位置に形成される。順テーパとは、コンタクト孔による段差部の表面が、深さ方向（半導体基板側）に向って狭くなるように傾斜している形状をいう。
【００１９】
図２に示す工程では、下地絶縁膜１２を覆うように半導体基板１１の上面に、ＣＶＤ(Chemical Vapor Deposition)法により上側絶縁膜１３を形成する。このとき、上側絶縁膜１３を、１００００（３０００〜２００００）Å程度の膜厚で堆積させる。
【００２０】
次に、図３に示すように、図１で使用したマスクと同じマスク又は異なるマスクを使用し、上側絶縁膜１３における、コンタクト孔１２ａの上方に位置する面（段差部の表面）１３ａを除く領域にレジスト層Ｒ２を形成する。レジスト層Ｒ２の開口径は、図１のレジスト層Ｒ１の開口径に比べて大きくなるように調整する。（０．５μｍ〜１μｍ）そして、半導体基板１１の上面側から表面改質処理を行う。本実施形態では、表面改質処理としてドライエッチングを行う。
【００２１】
表面改質処理を行うことで、レジスト層Ｒ２から露呈した上側絶縁膜１３の面１３ａが順テーパ化された形状になる。その後、レジスト層Ｒ２を上側絶縁膜１３から剥離する。
なお、ここで、表面改質処理としてドライエッチングの替わりにＡｒ，Ｂ，Ｐ，Ａｓ等でイオン注入を行ってもよい。イオン注入によって、後述するウェットエッチングのラウンドエッチングにおいて、上側絶縁膜１２の段差部の表面を順テーパ化することができる。
【００２２】
ドライエッチングを行う際に、上側絶縁膜１３に形成されたレジスト層Ｒ２によって、上側絶縁膜１３のコンタクト孔１２ａの上方に位置する面が順テーパ化され過ぎてしまうことを防止することができる。
【００２３】
次に、図４に示すように、コンタクト部に応じてパターニングされたマスクを使用して上側絶縁膜１３上のレジスト層Ｒ３を形成する。そして、図５に示すように、半導体基板１１の上方からウェットエッチングを行い、コンタクト部２１を開口させる。上側絶縁膜１３の段差部の表面１３ａが表面改質処理によって予め順テーパ化されているため、ウェットエッチング後において。コンタクト部２１の段差部の表面２１ａが順テーパ形状となる。
【００２４】
ウェットエッチングした後、レジスト層Ｒ３を剥離することで、コンタクト部２１の段差部の表面２１ａが順テーパ形状に形成された半導体素子を得ることができる。
【００２５】
本実施形態の半導体素子では、下地絶縁膜１２の上に１つの上側絶縁膜１３を堆積させた構成としたが、複数の上側絶縁膜１３を堆積させる構成としてもよい。具体的に、複数の上側絶縁膜１３を堆積させる構成とする場合には、先ず、上記実施形態と同様に、下地絶縁膜の上面に第１の上側絶縁膜をＣＶＤ法によって形成した後、該第１の上側絶縁膜に表面改質処理を行う。その後、第１の上側絶縁膜の上面に、図２に示す工程によって第２の上側絶縁膜をＣＶＤ法によって形成し、図３に示す工程によって第２の上側絶縁膜に表面改質処理を行う。つまり、複数の上側絶縁膜を形成する場合には、各上側絶縁膜それぞれをＣＶＤ法によって形成した後、表面改質処理を行う。こうして、全ての上側絶縁膜をＣＶＤ法によって形成し、表面改質処理によって順テーパ化した後で、図４及び５に示すウェットエッチングを行うことによってコンタクト孔を形成する。
【００２６】
本実施形態の半導体素子の製造方法によれば、下地絶縁膜１２のコンタクト孔１２ａの上方に被覆される上側絶縁膜１３の面にそれぞれ表面改質処理が施されることで、コンタクト孔１２ａの上方に形成された上側絶縁膜１３の段差部の表面１３ａが順テーパ化される。そして、表面改質処理した後で、ウェットエッチングを行うことでコンタクト孔１２ａを上側絶縁膜１３の上面において開口し、下地絶縁膜１２及び上側絶縁膜１３の上方に連通するコンタクト部２１を形成すると、コンタクト部２１を区画する下地絶縁膜１２及び上側絶縁膜１３にオーバーハングが生じることない。このため、半導体素子のコンタクト部を良好なステップカバレッジで形成することができ、動作特性が不安定になることを防止することができる。また、オーバーハングに残渣が溜まり、製造工程中にこの残渣が剥がれ落ちて他の部に付着するといった不具合が発生することを回避することができる。
【００２７】
次に、本発明に係る半導体素子の製造方法の第２実施形態を説明する。なお、以下に説明する実施形態において、上記実施形態と同じ工程については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
【００２８】
最初に、本実施形態では、上記実施形態と同様に、図１から図３に示す工程を行い、半導体基板１１上に、下地絶縁膜１２及び上側絶縁膜１３を形成し、上側絶縁膜１３の段差部の表面１３ａを順テーパ化する。
【００２９】
次に、図７に示すように、上側絶縁膜１３に所定のパターニングを有するマスクを使用してレジスト層Ｒ４を形成する。レジスト層Ｒ４における開口４１が、下地絶縁膜１２のコンタクト孔１２ａの開口の寸法より小さくなるように形成されている。本実施形態において、コンタクト孔１２ａが上面視において略円形を有し、その径寸法をＷ１としたとき、コンタクト孔１２ａの開口の寸法がＷ２となり、レジスト層Ｒ４は、Ｗ１＞Ｗ２となるように形成されている。
【００３０】
レジスト層Ｒ４を形成した後、ウェットエッチングを行い、下地絶縁膜１２及び上側絶縁膜１３を侵食させ、レジスト層Ｒ４を剥離除去する。こうすることで、コンタクト部２１の段差部の表面２１ａが順テーパ化される。ウェットエッチングした後、レジスト層Ｒ４を剥離除去する。
【００３１】
本実施形態の半導体素子の製造方法は、ウェットエッチングを行う際に、コンタクト孔の上側に形成されるレジスト層の開口の大きさを、コンタクト孔よりも小さくしている。こうすれば、ウェットエッチングした後に、コンタクト部が必要以上に拡大することを抑えることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図２】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図３】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図４】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図５】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図６】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図７】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図８】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図９】本発明に係る半導体素子の製造工程の一部を示す部分拡大断面図である。
【図１０】従来の半導体素子の製造工程を説明するための部分拡大断面図である。
【図１１】従来の半導体素子の製造工程を説明するための部分拡大断面図である。
【符号の説明】
【００３３】
１１    半導体基板
１２    下地絶縁膜
１２ａ  コンタクト孔
１３    上側絶縁膜
２１    コンタクト部
【図１】
2007142031.tif 000003
【図２】
2007142031.tif 000004
【図３】
2007142031.tif 000005
【図４】
2007142031.tif 000006
【図５】
2007142031.tif 000007
【図６】
2007142031.tif 000008
【図７】
2007142031.tif 000009
【図８】
2007142031.tif 000010
【図９】
2007142031.tif 000011
【図１０】
2007142031.tif 000012
【図１１】
2007142031.tif 000013