(57)【要約】【課題】  ＭＣＭに搭載されるチップがテスト回路を内蔵していなくても、チップ単体テストを行うことのできるテスト用治具およびテスト手法を提供する。【解決手段】  コンタクトヘッド１Ａは、テスト対象のＣＰＵチップ２０が接続されるＭＣＭ基板１０上のパッド１１ＢにＭＣＭ基板内配線１３により接続されているテスト非対象チップ接続用のＭＣＭ基板１０上のパッド１１Ａ１に１端を接触させる導電性の接触端子２と、ＭＣＭ外部端子１２に接続されているテスト非対象チップ接続用のＭＣＭ基板１０上のパッド１１Ａ２に１端を接触させる導電性の接触端子３と、接触端子２の他端と前接触端子３の他端とを電気的に接続する配線４とを備える。【選択図】  図１
2007093491.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、
前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、
前記第１の接触端子の他端と前記第２の接触端子の他端とを電気的に接続する配線と
を備えることを特徴とするＭＣＭのテスト用治具。
【請求項２】
テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、
前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、
前記第１の接触端子の他端と前記第２の接触端子の他端とが接続されるテスト非対象チップと
を備えることを特徴とするＭＣＭのテスト用治具。
【請求項３】
テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、
前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、
前記第１の接触端子の他端と前記第２の接触端子の他端との間に接続される、前記テスト対象チップのテストに必要な外部回路と
を備えることを特徴とするＭＣＭのテスト用治具。
【請求項４】
請求項１乃至３のいずれか１項に記載のＭＣＭのテスト用治具の第１および第２の接触端子をテスト非対象チップ接続用パッドに接触させるＭＣＭ基板に、
テスト対象チップのみを着脱可能に装着して、
前記ＭＣＭ基板の外部端子を介して前記テスト対象チップのテストを行い、
前記テストの結果が不良であるときは前記テスト対象チップを取り替えて良品が得られるまで前記テストを繰り返すことを特徴とするＭＣＭのテスト手法。
【請求項５】
請求項１乃至３のいずれか１項に記載のＭＣＭのテスト用治具を用いてテスト対象のチップのテストを行うときに、前記テスト対象のチップの入出力ピン間の信号伝送時間の実測値に対して、前記テスト用治具内部の伝送時間を補正することを特徴とするＭＣＭのテスト手法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＣＭ（マルチチップモジュール）のテスト用治具およびＭＣＭのテスト手法に関し、特にＭＣＭに搭載されるチップの単体テストに使用するテスト用治具およびテスト手法に関する。
【背景技術】
【０００２】
電子機器の小型化の要求に対して、複数のチップを１つのパッケージに搭載するＭＣＭを使用することで実装面積の縮小を図ることが行われる。
【０００３】
このようなＭＣＭを製造する過程で、ＭＣＭが正常に動作するかどうかのテストを行う必要がある。この場合、通常のＬＳＩと同様に、ＬＳＩテスターを用いてテストを行う。しかし、複数のチップを相互に接続してＭＣＭに封止した状態でテストを行うと、テストの複雑度が増加する。そのため、個々のチップを単体でテストする場合に比べて、個々のチップに対する十分なテスタビリティを確保することが困難になることがある。
【０００４】
そこで、ＭＣＭに搭載されるチップの十分なテスタビリティを確保するために、ＭＣＭに搭載されるチップに対する単体テストが求められる。その１つの方法として、ＭＣＭに搭載されるそれぞれのチップの入出力部にテスト回路を内蔵し、テスト時にはテスト対象のチップのみを外部端子からテストできるようにする方法が提案されている（例えば、特許文献１参照。）。
【０００５】
しかし、汎用のＣＰＵやメモリなど、各チップ内にＭＣＭ化を前提とした上述のようなテスト回路が設けられていないチップをＭＣＭとする場合がある。その場合、ＭＣＭの外部端子にテスト用の端子を付加する必要が生じる。
【０００６】
図６は、１個のＣＰＵチップと２個のメモリチップを搭載するＭＣＭの構造の例を示す断面図である。
【０００７】
ＭＣＭ１００は、ＭＣＭ基板１０上に、ＣＰＵチップ２０と、メモリチップ３０、４０とを搭載する。ＣＰＵチップ２０、メモリチップ３０、４０は、それぞれの端子２１、３１、４１をＭＣＭ基板上のパッド１１に固着することによりＭＣＭ基板１０に接続される。ＣＰＵチップ２０、メモリチップ３０、４０は、パッド１１の下面に接続されたＭＣＭ基板内配線１２によりＭＣＭ外部端子１２と接続される。また、ＣＰＵチップ２０は、ＭＣＭ基板内配線１２によりメモリチップ３０、４０と接続される。
【０００８】
このような汎用チップを搭載したＭＣＭの場合、ＭＣＭに搭載されるチップへの単体テストの要求に対して、上述のようなチップ内に組み込んだテスト回路の利用を前提としたテスト方法では対処できないという問題があった。
【０００９】
そのため、ＭＣＭに搭載前のチップ段階で十分なテストを行い、チップの機能・性能を保証することが求められる。しかし、一般に、チップ段階でのテストは、テスト周波数やアナログ測定制度の面で限界があるため、十分なテストができていないのが実情である。
【００１０】
特に、ＣＰＵチップは、メモリチップに比べて、ウェーハ製造段階で十分なテストをすることが難しく、ＭＣＭ組み立て後のテストをした場合、ＣＰＵの不良によりＭＣＭが不良と判定される確率が高くなるという問題が発生する。
【特許文献１】特開２００４−８５３６６号公報  （第４−６ページ、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明の目的は、ＭＣＭに搭載されるチップがテスト回路を内蔵していなくても、チップ単体テストを行うことのできるテスト用治具およびテスト手法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、前記第１の接触端子の他端と前記第２の接触端子の他端とを電気的に接続する配線とを備えることを特徴とするＭＣＭのテスト用治具が提供される。
【００１３】
また、本発明の別の一態様によれば、テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、前記第１の接触端子の他端と前記第２の接触端子の他端とが接続されるテスト非対象チップとを備えることを特徴とするＭＣＭのテスト用治具が提供される。
【００１４】
また、本発明の別の一態様によれば、テスト対象チップが接続されるＭＣＭ基板上のパッドに前記ＭＣＭ基板内の配線により接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第１の接触端子と、前記ＭＣＭ基板の外部端子に接続されているテスト非対象チップ接続用の前記ＭＣＭ基板上のパッドに１端を接触させる導電性の第２の接触端子と、前記第１の接触端子の他端と前記第２の接触端子の他端との間に接続される、前記テスト対象チップのテストに必要な外部回路とを備えることを特徴とするＭＣＭのテスト用治具が提供される。
【００１５】
さらに、本発明の一態様によれば、上述した態様のいずれかのＭＣＭのテスト用治具の第１および第２の接触端子をテスト非対象チップ接続用パッドに接触させるＭＣＭ基板に、テスト対象チップのみを着脱可能に装着して、前記ＭＣＭ基板の外部端子を介して前記テスト対象チップのテストを行い、前記テストの結果が不良であるときは前記テスト対象チップを取り替えて良品が得られるまで前記テストを繰り返すことを特徴とするＭＣＭのテスト手法が提供される。
【００１６】
また、本発明の一態様によれば、上述した態様のいずれかのＭＣＭのテスト用治具を用いてテスト対象のチップのテストを行うときに、前記テスト対象のチップの入出力ピン間の信号伝送時間の実測値に対して、前記テスト用治具内部の伝送時間を補正することを特徴とするＭＣＭのテスト手法が提供される。
【発明の効果】
【００１７】
本発明によれば、ＭＣＭに搭載されるチップの単体テストができるので、ＭＣＭの製造歩留まりを向上させることができる。また、ＭＣＭ製造の途中段階で、不良チップを取り除くことができるので、材料のむだをなくすことができる。さらに、テスト対象のチップを外部から直接制御できるのでテストの自由度が増加し、テストの品質を向上させることができる。
【００１８】
また、本発明によれば、テスト用治具にＭＣＭに搭載するテスト非対象チップと同じチップを組み込むことができるので、テスト対象チップとテスト非対称チップを組み合わせたテストを行うことができる。また、テスト用治具に外部回路を組み込むことができるので、テストの精度を向上させることができる。
【発明を実施するための最良の形態】
【００１９】
本発明に係るＭＣＭのテスト用治具の実施の形態をＬＳＩテスターに接続されるハンドラに取り付けるコンタクトヘッドとし、以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００２０】
図１は、本発明の実施例１に係るコンタクトヘッドの構造の例を示す断面図である。
【００２１】
本実施例のコンタクトヘッド１Ａは、図６に示したＭＣＭに搭載されるＣＰＵチップ２０の単体テストを行うために用いるものであり、ＣＰＵチップ２０のみが装着され、他のチップが実装される部分のパッド１１Ａが露出しているＭＣＭ基板１０に接触させて用いるものである。
【００２２】
コンタクトヘッド１Ａは、ＭＣＭ基板１０上に露出しているパッド１１Ａに接触させる導電性の接触端子２および接触端子３と、接触端子２と接触端子３とを電気的に接続する配線４とをその内部に有する。
【００２３】
接触端子２は、ＭＣＭ基板１０上に露出しているパッド１１ＡのうちＣＰＵチップ２０の端子２１にＭＣＭ基板内部配線１３を介して接続されているパッド１１Ａ１の配置位置に合わせて設置し、コンタクトヘッド１Ａに固定させて取り付ける。
【００２４】
接触端子３は、ＭＣＭ基板１０上に露出しているパッド１１ＡのうちＭＣＭ外部端子１２にＭＣＭ基板内部配線１３を介して接続されているパッド１１Ａ２の配置位置に合わせて設置し、コンタクトヘッド１Ａに固定させて取り付ける。
【００２５】
このような接触端子２および接触端子３を有するコンタクトヘッド１ＡをＭＣＭ基板１０の上から押し当てて、接触端子２および接触端子３を正対するパッド１１Ａ１および１１Ａ２に接触させると、ＭＣＭ外部端子１２は、ＭＣＭ基板内部配線１３→パッド１１Ａ２→接触端子３→配線４→接触端子２→パッド１１Ａ１→ＭＣＭ基板内部配線１３→ＣＰＵチップ２０の端子２１が接続されるパッド１１Ｂを経由する信号伝送線路によりＣＰＵチップ２０の端子２１へ接続される。
【００２６】
このような信号伝送線路を形成することにより、ＣＰＵチップ２０は、ＭＣＭ外部端子１２との間で、直接、信号の入出力を行うことができるようになる。これにより、ＭＣＭ外部端子１２を用いたＣＰＵチップ２０の単体テストが可能になる。
【００２７】
このＣＰＵチップ２０を脱着可能な状態でＭＣＭ基板１０に装着して、ＣＰＵチップ２０の単体テストを行うと、メモリチップ３０および４０を実装する前にＣＰＵチップ２０の不良品を排除することができ、ＭＣＭの製造歩留まりを向上させることができる。
【００２８】
そこで、次に、本実施例のコンタクトヘッド１Ａを用いてＣＰＵチップ２０の単体テストを行い、ＭＣＭの製造歩留まりを向上させるためのテスト手法について説明する。
【００２９】
（テスト手法）
図２は、本実施例のコンタクトヘッド１Ａを用いるＣＰＵチップ２０の単体テスト工程を含むＭＣＭ製造段階のテスト工程の流れを示すフロー図である。
【００３０】
図２のフローにおいて、まず、ＭＣＭ基板１０にＣＰＵチップ２０のみを脱着可能に装着する（ステップＳ０１）。
【００３１】
次に、本実施例のコンタクトヘッド１ＡをＭＣＭ基板１０に接触させて、ＣＰＵチップ２０の単体テストを実行する（ステップＳ０２）。
【００３２】
テストの結果にもとづき、ＣＰＵチップ２０の良否を判定する（ステップＳ０３）。
【００３３】
このとき、テストの結果がＦＡＩＬであれば、ＣＰＵチップ２０を取り外し（ステップＳ０４）、別のＣＰＵチップ２０に取り替えるためにステップＳ０１に戻る。以降、ＣＰＵチップ２０の単体テストがＰＡＳＳするまで、ステップＳ０１からステップＳ０４までの工程を繰り返す。
【００３４】
ステップＳ０３でテスト結果がＰＡＳＳであれば、ＭＣＭ基板１０にメモリチップ３０および４０を実装し（ステップＳ０５）、脱着可能に装着してあったＣＰＵチップ２０も含めてＭＣＭ基板１０に固着させる（ステップＳ０６）。
【００３５】
ＭＣＭ１００の組み立てが終わると、ＭＣＭ１００全体のテストを実行し（ステップＳ０７）、ＭＣＭ１００としての良否の判定を行う（ステップＳ０９）。
【００３６】
テストがＰＡＳＳであれば、ＭＣＭ１００を合格とし（ステップＳ０９）、テストがＦＡＩＬであれば、ＭＣＭ１００を不合格として（ステップＳ１０）、本フローのテスト工程を終了する。
【００３７】
上述のＣＰＵチップ２０の単体テストを行うとき、本実施例のコンタクトヘッド１Ａを経由することにより、ＭＣＭ外部端子１２とＣＰＵ２０の端子２１との伝送線路長が増加し、信号伝送時間が増大する。このとき、コンタクトヘッド１Ａ内の端子ごとの伝送線路長は一様でないため、ＭＣＭ外部端子１２とＣＰＵ２０の端子２１との間の伝送時間の増加も一様でなく、いわゆるピン間スキューを生じる。
【００３８】
そこで、本実施例のコンタクトヘッド１Ａを用いることにより発生するピン間スキューをＬＳＩテスター上で補正する方法について説明する。
【００３９】
（伝送時間の補正方法）
図３は、本実施例のコンタクトヘッド１Ａを用いるテスト手法において、ＬＳＩテスターのテスト結果に対して、コンタクトヘッド１Ａの使用によって生じる伝送時間の増加を補正する工程の流れを示すフロー図である。ここでは、ＬＳＩテスターに装備されるＴＤＲ（Time Domain Reflectometry：時間領域反射測定法））キャリブレーション機能を利用して補正を行うものとする。
【００４０】
ＴＤＲは、終端を開放した伝送線路にパルス波を送信し、その反射波を観測して反射の度合いから伝送線路の特性インピーダンスを測定する手法であり、その実行のためには伝送線路の長さを入力する必要がある。
【００４１】
そこで、図３のフローにおいて、チップ単体テストの実行の前に、まず、接触端子２、配線４、接触端子３で形成されるコンタクトヘッド１Ａ内部の伝送線路長を測定し（ステップＳ５１）、ＬＳＩテスターへ与えるパラメータとして伝送線路長を入力する（ステップＳ５２）。このパラメータを用いてＴＤＲ測定を行い（ステップＳ５３）、テスト対象のチップの端子ごとの補正値を算出しておく（ステップＳ５４）。
【００４２】
その後、チップ単体のテストを実行し、ＭＣＭの外部端子における実測値が得られる（ステップＳ５５）と、その値に対してステップＳ５４で算出した補正値を用いてテスト対象のチップの端子間のピン間スキューを補正する（ステップＳ５６）。最後に、ピン間スキューを補正した結果にもとづいて、テストを行ったチップの良否を判定する（ステップＳ５６）。
【００４３】
このような本実施例によれば、ＭＣＭに搭載されるチップがテスト回路を内蔵していなくても、チップ単体テストを行うことができる。このとき、テスト対象のチップを外部から直接制御できるのでテストの自由度が増加し、テストの品質を向上させることができる。
【００４４】
また、本実施例のコンタクトヘッドを用いるテスト手法によれば、ＭＣＭ製造の途中段階で不良チップを取り除くことができ、材料のむだをなくすことができる。
【００４５】
また、本実施例のコンタクトヘッドに対してＬＳＩテスター上でピン間スキューの補正を行うことができるので、テストの精度を向上させることができる。
【実施例２】
【００４６】
図４は、実施例２に係るコンタクトヘッドの構造の例を示す断面図である。本実施例のコンタクトヘッド１Ｂも、実施例１のコンタクトヘッド１Ａと同様、ＣＰＵチップ２０の単体テストに用いる例を示す。
【００４７】
本実施例のコンタクトヘッド１Ｂが実施例１のコンタクトヘッド１Ａと異なる点は、図６に示すＭＣＭ１００に搭載されるメモリチップ３０および４０と同じメモリチップ３０Ａおよび４０Ａをその内部に備えることである。
【００４８】
コンタクトヘッド１Ｂも実施例１のコンタクトヘッド１Ａと同じく、ＭＣＭ基板１０上に露出しているパッド１１Ａに接触させる導電性の接触端子２および接触端子３を有する。
【００４９】
接触端子２は、コンタクトヘッド１Ａと同じく、ＭＣＭ基板１０上に露出しているパッド１１ＡのうちＣＰＵチップ２０の端子２１にＭＣＭ基板内部配線１３を介して接続されているパッド１１Ａ１の配置位置に合わせて設置し、コンタクトヘッド１Ｂに固定させて取り付ける。
【００５０】
接触端子３は、コンタクトヘッド１Ａと同じく、ＭＣＭ基板１０上に露出しているパッド１１ＡのうちＭＣＭ外部端子１２にＭＣＭ基板内部配線１３を介して接続されているパッド１１Ａ２の配置位置に合わせて設置し、コンタクトヘッド１Ｂに固定させて取り付ける。
【００５１】
この接触端子２および接触端子３の一端は、コンタクトヘッド１ＢをＭＣＭ基板１０に押し当てたとき、正対するパッド１１Ａ１および１１Ａ２に接触する。
【００５２】
一方、接触端子２および接触端子３の他端は、コンタクトヘッド１Ｂに内蔵するメモリチップ３０Ａあるいはメモリチップ４０Ａに接続する。
【００５３】
したがって、本実施例のコンタクトヘッド１Ｂを用いてＣＰＵ２０の単体テストを実行する場合、ＭＣＭ外部端子１２は、ＭＣＭ基板内部配線１３→パッド１１Ａ２→接触端子３を経由してメモリチップ３０Ａ（あるいはメモリチップ４０Ａ）に接続され、メモリチップ３０Ａ（あるいはメモリチップ４０Ａ）は、接触端子２→パッド１１Ａ１→ＭＣＭ基板内部配線１３→ＣＰＵチップ２０の端子２１が接続されるパッド１１Ｂを経由してＣＰＵチップ２０に接続される。
【００５４】
このような接続により、メモリチップ３０Ａおよび４０Ａとの信号の入出力も含めてＣＰＵ２０のテストを行うことができる。
【００５５】
このとき、メモリチップ３０Ａおよび４０Ａは良品を選別して使用するので、メモリチップ３０Ａおよび４０Ａと組み合わせてＣＰＵ２０のテストを行ったときのテストがＦＡＩＬしたときは、ＣＰＵ２０の不良によるものと判定できる。すなわち、本実施例のコンタクトヘッド１Ｂを用いても、ＣＰＵ２０単体をテストすることができる。
【００５６】
このような本実施例によれば、コンタクトヘッドにＭＣＭに搭載するテスト非対象チップと同じチップを組み込むことができるので、テスト対象チップとテスト非対称チップを組み合わせたテストを行うことができる。
【実施例３】
【００５７】
図５は、実施例３に係るコンタクトヘッドの構造の例を示す断面図である。本実施例のコンタクトヘッド１Ｃも、実施例１、２のコンタクトヘッド１Ａ、１Ｂと同様、ＣＰＵチップ２０の単体テストに用いる例を示す。
【００５８】
本実施例のコンタクトヘッド１Ｃも、実施例２のコンタクトヘッド２Ａと同様、その内部にアクティブな回路を内蔵するが、コンタクトヘッド２Ａと異なり、ＭＣＭに搭載されるチップとは異なる外部回路５０を内蔵する。
【００５９】
この外部回路５０として、例えば、ＤＡＣ（ＤＡコンバータ）を搭載すると、ＣＰＵ２０の近傍でアナログ信号を発生させることができるので、精度の良いアナログテスト行うことができる。
【００６０】
このような本実施例によれば、コンタクトヘッドに外部回路を組み込むことができるので、テスト対象のチップに対するテストの精度を向上させることができる。
【００６１】
上述した各実施例では、ＭＣＭに搭載される複数のチップのうちの１つのチップだけを例に取り上げて説明したが、本発明は、他のチップに対してもそのチップに合わせたコンタクトヘッドを作成することにより、上述の各実施例と同様、そのチップに対する単体テストを実行することができる。
【００６２】
また、本発明のＭＣＭのテスト用治具の実施の形態としてコンタクトヘッドを例に挙げたが、本発明の趣旨を逸脱しない範囲で、他の実施の形態により本発明を実現することも可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例１に係るコンタクトヘッドの構造の例を示す断面図。
【図２】本発明に係るテスト手法のテスト工程の例を示すフロー図。
【図３】本発明に係るテスト手法の伝送時間補正工程の例を示すフロー図。
【図４】本発明の実施例２に係るコンタクトヘッドの構造の例を示す断面図。
【図５】本発明の実施例３に係るコンタクトヘッドの構造の例を示す断面図。
【図６】テスト対象のＭＣＭの構造の例を示す断面図。
【符号の説明】
【００６４】
１Ａ、１Ｂ、１Ｃ  コンタクトヘッド
２、３  接触端子
４  配線
１０  ＭＣＭ基板
２０  ＣＰＵチップ
３０、３０Ａ、４０、４０Ａ  メモリチップ
５０  外部回路
【図１】
2007093491.tif 000003
【図２】
2007093491.tif 000004
【図３】
2007093491.tif 000005
【図４】
2007093491.tif 000006
【図５】
2007093491.tif 000007
【図６】
2007093491.tif 000008