(57)【要約】【課題】スイッチング素子がオン、オフすることによりトランスを介して直流電源から得られる電力をさらにコイルを介して複数の負荷に分配する多出力絶縁コンバータにおいて、スイッチング素子にかかるサージ電圧を抑える。【解決手段】１次側コイル３１の一方端が直流電源３２と接続されるトランス３３と、１次側コイル３１の他方端と接続されるスイッチング素子３５と、トランス３３の２次側コイル３６にダイオード３７及びコンデンサ３８を介して接続される出力端子３９と、トランス３３の２次側コイル４０に接続される絶縁型コンバータ５３のコイル５４と、２次側コイル４０とコイル５４との間に設けられコイル５４と共に微分回路を構成する電流抑制素子２とを備えて多出力絶縁コンバータ１を構成する。【選択図】図１
2007143377.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランスと、
前記第１のトランスの１次側コイルに接続される直流電力を交流電力に変換するスイッチング素子と、
前記第１のトランスの第１の２次側コイルに接続される第１の出力端子と、
入力側にコイルを有する絶縁型コンバータと、
前記絶縁型コンバータの２以上の第２の出力端子と、
前記第１のトランスの第２の２次側コイルと前記絶縁型コンバータのコイルとの間に設けられ、前記絶縁型コンバータのコイルと共に微分回路を構成する電流抑制素子と、
を備えることを特徴とする多出力絶縁コンバータ。
【請求項２】
請求項１に記載の多出力絶縁コンバータであって、
前記電流抑制素子は、抵抗素子である、
ことを特徴とする多出力絶縁コンバータ。
【請求項３】
請求項１に記載の多出力絶縁コンバータであって、
前記電流抑制素子は、ｎ型半導体で構成されるサーミスタである、
ことを特徴とする多出力絶縁コンバータ。
【請求項４】
請求項１に記載の多出力絶縁コンバータであって、
前記第２の出力端子に接続される合計負荷は、前記第１の出力端子に接続される負荷よりも軽負荷である、
ことを特徴とする多出力絶縁コンバータ。
【請求項５】
電力変換器の駆動電源回路であって、
第１のトランスと、
前記第１のトランスの１次側コイルに接続される直流電力を交流電力に変換するスイッチング素子と、
前記第１のトランスの第１の２次側コイルに接続される第１の出力端子と、
入力側にコイルを有する絶縁型コンバータと、
前記絶縁型コンバータの２以上の第２の出力端子と、
前記第１のトランスの第２の２次側コイルと前記絶縁型コンバータのコイルとの間に設けられ、前記絶縁型コンバータのコイルと共に微分回路を構成する電流抑制素子と、
を備えることを特徴とする駆動電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子がオン、オフすることによりトランスを介して１つの直流電源から得られる電力を複数の負荷に分配する多出力絶縁コンバータに関する。
【背景技術】
【０００２】
図３は、既存の多出力絶縁コンバータを示す図である。
図３に示す多出力絶縁コンバータ３０は、１次側コイル３１の一方端が直流電源３２と接続されるトランス３３と、１次側コイル３１の他方端と接続され、制御回路３４から出力される制御信号Ｓに基づいてオン、オフすることによりトランス３３の２次側コイル３６,４０,４４,４８の出力電圧の制御を行うスイッチング素子３５（例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ））と、トランス３３の２次側コイル３６に整流用のダイオード３７及び平滑用のコンデンサ３８を介して接続される出力端子３９と、トランス３３の２次側コイル４０に整流用のダイオード４１及び平滑用のコンデンサ４２を介して接続される出力端子４３と、トランス３３の２次側コイル４４に整流用のダイオード４５及び平滑用のコンデンサ４６を介して接続される出力端子４７と、トランス３３の２次側コイル４８に整流用のダイオード４９及び平滑用のコンデンサ５０を介して接続される出力端子５１とを備えて構成されている。
【０００３】
上記多出力絶縁コンバータ３０は、フライバック型の多出力絶縁コンバータであり、スイッチング素子３５に入力される制御信号ＳのＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号波形と逆位相の交流電力が２次側コイル３６、４０、４４、４８からそれぞれ出力される。そして、それらの交流電力は、ダイオードやコンデンサを介すことにより出力端子３９、４３、４７、５１からそれぞれ直流電力として出力される。
【０００４】
また、上記多出力絶縁コンバータ３０は、２次側コイル３６、４０、４４、４８の各巻き線数をそれぞれ異ならせることにより、出力端子３９、４３、４７、５１から出力される各電圧をそれぞれ異ならせることが可能であり、昇圧チョッパ回路や降圧チョッパ回路によりトランス３３の出力から互いに異なる複数の電圧を生成する構成（例えば、特許文献１参照）に比べて、昇圧チョッパ回路や降圧チョッパ回路を構成するためのスイッチング素子を備える必要がない分小型化や低コスト化を実現することができる。
【０００５】
また、図４は、他の既存の多出力絶縁コンバータを示す図である。なお、図３に示す構成と同じ構成には同じ符号を付している。
図４に示す多出力絶縁コンバータ５２は、トランス３３と、スイッチング素子３５と、出力端子３９と、トランス３３の２次側コイル４０に接続される絶縁型コンバータ５３とを備えて構成されている。絶縁型コンバータ５３は、例えば２次側コイル４０に発生する電圧Ｖａｃ１を絶縁型コンバータ５３の入力側のコイル５４に入力し、３つの出力端子４３,４７,５１へ出力するように構成されている。
【０００６】
ここで例えば、出力端子３９と出力端子４３、４７、５１とを別々の基板に設ける場合や、出力端子３９を設けるエリアと出力端子４３、４７、５１を設けるエリアとを遠く離し、かつ、絶縁型コンバータ５３を出力端子４３、４７、５１が設けられる基板やエリアに設ける場合、上記多出力絶縁コンバータ５２は、上記多出力絶縁コンバータ３０に比べて、基板間やエリア間の配線数を６本から２本に少なくすることができる。
【０００７】
また、上記多出力絶縁コンバータ５２は、絶縁型コンバータ５３のコイル５４によりトランス３３の２次側コイル４０の出力電力を複数の負荷に分配する構成であるため、非絶縁型コンバータによりトランス３３の２次側コイル４０の出力電力を複数の負荷に分配する構成に比べて、２次側コイル４０の出力電力を整流、平滑化して直流にするための回路やその直流電力を昇圧または降圧するためのスイッチング素子を備える必要がない分小型化や低コスト化を実現することができる。
【特許文献１】特開平１１−２１５８２３号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記多出力絶縁コンバータ５２は、トランス３３の２次側に絶縁型コンバータ５３を備えているため、等価的に、トランス３３の２次側にあらわれるリーケージインダクタンスのトランス３３の巻線比の２乗が、トランス３３の１次側からみたリーケージインダクタンスとなる。従って、トランス３３の１次側からみたリーケージインダクタンスが大きくなり、スイッチング素子３５がターンオフするときにそのスイッチング素子３５にかかるサージ電圧を増加させるリーケージインダクタンスによる誘起電圧Ｌｒ・ｄｉ／ｄｔ（Ｌｒ：リーケージインダクタンス）が大きくなるという問題がある。
【０００９】
そこで、本発明では、スイッチング素子がオン、オフすることによりトランスを介して直流電源から得られる電力をさらにコイルを介して複数の負荷に分配する構成において、そのスイッチング素子がターンオフするときにスイッチング素子にかかるサージ電圧を抑えることが可能な多出力絶縁コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の多出力絶縁コンバータは、第１のトランスと、前記第１のトランスの１次側コイルに接続される直流電力を交流電力に変換するスイッチング素子と、前記第１のトランスの第１の２次側コイルに接続される第１の出力端子と、入力側にコイルを有する絶縁型コンバータと、前記絶縁型コンバータの２以上の第２の出力端子と、前記第１のトランスの第２の２次側コイルと前記絶縁型コンバータのコイルとの間に設けられ、前記絶縁型コンバータのコイルと共に微分回路を構成する電流抑制素子とを備えることを特徴とする。
【００１１】
このように、第１のトランスの第２の２次側コイルと絶縁型コンバータのコイルとの間に電流抑制素子を設け、その電流抑制素子と絶縁型コンバータのコイルとにより微分回路を構成することにより、スイッチング素子がターンオフするときに第１のトランスの第２の２次側コイルから絶縁型コンバータに入力される電圧を低下させることができる。すなわち、第１のトランスの１次側コイルの励磁期間中に電流抑制素子に流れる電流のピークを抑制することができる。したがって、スイッチング素子がターンオフするときに第１のトランスの１次側コイルを通ってスイッチング素子に流れる電流を小さくすることができ、そのときにスイッチング素子にかかるサージ電圧を抑えることができる。
【００１２】
また、上記電流抑制素子は、抵抗素子であってもよい。
また、上記電流抑制素子は、ｎ型半導体で構成されるサーミスタであってもよい。
一般に、スイッチング素子の周辺温度が低くなると、スイッチング素子のスイッチングスピードが速くなり、スイッチング素子にかかるサージ電圧が大きくなる。また、ｎ型半導体で構成されるサーミスタの周辺温度が低くなると、そのサーミスタの抵抗値は大きくなる。そこで、電流抑制素子をｎ型半導体のサーミスタとする構成は、温度低下に伴ってスイッチング素子のスイッチングスピードが速くなると、電流抑制素子と第２のトランスの１次側コイルとによる微分回路の時定数も大きくなるので、スイッチング素子のスイッチングスピードの増加に伴うサージ電圧の増大作用と微分回路の時定数の増大に伴うサージ電圧の抑制作用とが互いに打ち消し合いサージ電圧を十分に抑制することができ有用である。
【００１３】
また、上記第２の出力端子に接続される合計負荷を、前記第１の出力端子に接続される負荷よりも軽負荷にしてもよい。
また、上記多出力絶縁コンバータを電力変換器の駆動電源回路として用いても良い。例えば上記第１の出力端子から出力される電力を、ファンモータ駆動用の電源やＣＰＵの電源として利用し、前記第２の出力端子から出力される電力を、負荷電力が少ない制御回路用の電源として利用してもよい。
【発明の効果】
【００１４】
本発明によれば、スイッチング素子がオン、オフすることによりトランスを介して直流電源から得られる電力をさらにコイルを介して複数の負荷に分配する構成において、そのスイッチング素子がターンオフするときにスイッチング素子にかかるサージ電圧を抑えることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態の多出力絶縁コンバータを示す図である。なお、図４に示す構成と同じ構成には同じ符号を付している。
【００１６】
図１に示す多出力絶縁コンバータ１は、トランス３３（第１のトランス）と、スイッチング素子３５と、トランス３３の２次側コイル３６（第１のトランスの第１の２次側コイル）にダイオード３７及びコンデンサ３８を介して接続される出力端子３９（第１の接続端子）と、絶縁型コンバータ５３と、トランス３３の２次側コイル４０（第１のトランスの第２の２次側コイル）と絶縁型コンバータ５３に備えられる入力側のコイル５４との間に設けられコイル５４と共に微分回路を構成する電流抑制素子２とを備えて構成されている。なお、電流抑制素子２は、例えば、抵抗素子やｎ型半導体で構成されるサーミスタなどが考えられる。
【００１７】
上記絶縁型コンバータ５３は、例えば２次側コイル４０に発生した電圧から電流抑制素子２の分を差し引いた電圧Ｖａｃ２をコイル５４に入力し、３つの出力端子４３,４７,５１（第２の出力端子）へ出力するように構成されている。
【００１８】
また、出力端子４３、出力端子４７、及び出力端子５１に接続される合計負荷は、出力端子３９に接続される負荷よりも軽負荷となるように構成してもよい。例えば、出力端子３９から出力される電力を、ファンモータ駆動用の電源やＣＰＵの電源として利用し、出力端子４３、出力端子４７、または出力端子５１から出力される電力を、負荷電力が少ない制御回路用の電源として利用してもよい。これにより、抵抗値の小さい安価で小型の電流抑制素子２を利用することができ、多出力絶縁コンバータ１の低コスト化や小型化を実現することができる。
【００１９】
上記多出力絶縁コンバータ１の特徴とする点は、スイッチング素子３５のターンオフ時にスイッチング素子３５にかかるサージ電圧を抑えるために、トランス３３の２次側コイル４０と絶縁型コンバータ５３のコイル５４との間に電流抑制素子２を設け、その電流抑制素子２とコイル５４とにより微分回路を構成する点である。
【００２０】
次に、トランス３３の２次側コイル４０とコイル５４との間に電流抑制素子２を設けることにより、スイッチング素子３５のターンオフ時にスイッチング素子３５にかかるサージ電圧を抑えることができる理由について説明する。
【００２１】
図２（ａ）は、スイッチング素子３５の制御信号Ｓを示す図である。また、図２（ｂ）は、図４に示す従来の構成において絶縁型コンバータ５３のコイル５４に入力される電圧Ｖａｃ１を示す図である。また、図２（ｃ）は、図１に示す実施形態の多出力絶縁コンバータ１において絶縁型コンバータ５３のコイル５４に入力される電圧Ｖａｃ２を示す図である。なお、スイッチング素子３５は、スイッチング周期Ｔ及びデューティＤでＰＷＭ制御されているものとする。
【００２２】
図４に示す多出力絶縁コンバータ５２では、図２（ａ）及び図２（ｂ）に示すように、スイッチング素子３５がターンオフするとき（図２（ｂ）に示す時刻Ａ）、電圧Ｖａｃ１は、Ｎｓ２／Ｎｐ１・Ｅｉとなる。なお、トランス３３の１次側コイル３１と２次側コイル４０との巻き線比をＮｐ１：Ｎｓ２、直流電源３２の電圧をＥｉとする。このとき、スイッチング素子３５にかかるサージ電圧は、上述したように、入力電源３２に２次側のフライバック電圧とリーケージインダクタンスＬｒによるＬｒ・ｄｉ／ｄｔを加算したものである。図４に示す多出力絶縁コンバータ５２では、絶縁型コンバータ５３にコイル５４を備えているため、トランス３３の１次側からみたリーケージインダクタンスＬｒが大きくなる。そこで、このサージ電圧を小さくするために、スイッチング素子３５のターンオフ時にトランス３３の１次側コイル３１を通ってスイッチング素子３５に流れる電流を小さくさせることが考えられる。
【００２３】
図１に示す多出力絶縁コンバータ１では、電流抑制素子２とコイル５４により微分回路を構成しているので、図２（ａ）及び図２（ｃ）に示すように、スイッチング素子３５がオンし１次側コイル３１が励磁している期間中にコイル５４に入力される交流電圧が微分回路によってなまり、スイッチング素子３５がターンオフするときにコイル５４に入力される電圧Ｖａｃ２は図２（ｂ）に示す電圧Ｖａｃ１に比べて低下する。すなわち、スイッチング素子３５がターンオフするとき（図２（ｃ）に示す時刻Ａ）の電圧Ｖａｃ２は、Ｎｓ２／Ｎｐ１・Ｅｉ・ＥＸＰ（−Ｄ・Ｔ／τ）となる。なお、微分回路の時定数をτとする。
【００２４】
このように、電流抑制素子２とコイル５４により微分回路を構成することで、スイッチング素子３５がターンオフするときにコイル５４に入力される電圧Ｖａｃ２を低下させることができる。すなわち、１次側コイル３１の励磁期間中に電流抑制素子２に流れる電流のピークを抑制することができる。したがって、スイッチング素子３５がターンオフするときに１次側コイル３１を通ってスイッチング素子３５に流れる電流を小さくすることができ、そのときにスイッチング素子３５にかかるサージ電圧を抑えることができる。
【００２５】
このように、多出力絶縁コンバータ１は、絶縁型コンバータ５３使用してトランス３３の出力電力を複数の負荷に分配する場合であっても、スイッチング素子３５がターンオフするときにスイッチング素子３５にかかるサージ電圧を抑えることができるので、定格電圧の低い（オン抵抗の小さい）スイッチング素子３５を利用することができる。これにより、スイッチング素子３５の損失を低減することができ、多出力絶縁コンバータ１の高効率化を実現することが可能となる。
【００２６】
また、多出力絶縁コンバータ１は、定格電圧の低い安価なスイッチング素子３５を利用できるため、多出力絶縁コンバータ１の低コスト化を実現することが可能となる。
また、多出力絶縁コンバータ１は、スイッチング素子３５または１次側コイル３１と並列にスナバ回路を接続する場合であっても、そのスナバ回路に吸収させるサージ電圧のエネルギーを小さくすることができるので、スナバ回路自体の損失を小さくすることができ、多出力絶縁コンバータ１の高効率化を実現することが可能となる。
【００２７】
また、多出力絶縁コンバータ１は、スナバ回路に吸収させるサージ電圧のエネルギーを小さくすることができるので、スナバ回路を構成するコンデンサの定格電圧や抵抗の定格電力を小さくすることができスナバ回路を簡素化または削除することができ、多出力絶縁コンバータ１の低コスト化を実現することが可能となる。
【００２８】
なお、上記実施形態では、多出力絶縁コンバータ１をフライバック型の多出力絶縁コンバータとして構成しているが、スイッチング素子３５に入力される制御信号ＳのＰＷＭ信号波形と同位相の交流電力がトランス３３の２次側コイル３６、４０から出力されるようにトランス３３の２次側コイル３６、４０の巻き方を変更し、多出力絶縁コンバータ１をフォワード型の多出力絶縁コンバータとして構成してもよい。
【００２９】
また、一般に、スイッチング素子３５の周辺温度が低くなると、スイッチング素子３５のスイッチングスピードが速くなり、スイッチング素子３５にかかるサージ電圧が大きくなる。また、ｎ型半導体で構成されるサーミスタの周辺温度が低くなると、そのサーミスタの抵抗値は大きくなる。そこで、上述したように、電流抑制素子２をｎ型半導体のサーミスタとする構成は、温度低下に伴ってスイッチング素子３５のスイッチングスピードが速くなると、電流抑制素子２とコイル５４とによる微分回路の時定数τも大きくなるので、スイッチング素子３５のスイッチングスピードの増加に伴うサージ電圧の増大作用と微分回路の時定数τの増大に伴うサージ電圧の抑制作用とが互いに打ち消し合いサージ電圧を十分に抑制することができ有用である。
【００３０】
なお、絶縁型コンバータ５３の入力側のコイル５４とは、電流抑制素子とともに微分回路を形成する構成要素であれば良い。例えば励磁コイルやトランス１次側コイル、フィルターコイルなどでもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態の多出力絶縁コンバータを示す図である。
【図２】（ａ）は、スイッチング素子の制御信号を示す図である。（ｂ）は、図４に示す従来の構成において別のトランスに入力される電圧Ｖａｃ１を示す図である。（ｃ）は、図１に示す実施形態の多出力絶縁コンバータにおいて別のトランスに入力される電圧Ｖａｃ２を示す図である。
【図３】既存の多出力絶縁コンバータを示す図である。
【図４】既存の多出力絶縁コンバータを示す図である。
【符号の説明】
【００３２】
１  多出力絶縁コンバータ
２  電流抑制素子
３０  多出力絶縁コンバータ
３１  １次側コイル
３２  直流電源
３３  トランス
３４  制御回路
３５  スイッチング素子
３６、４０、４４、４８  ２次側コイル
３９、４３、４７、５１  出力端子
３７、４１、４５、４９  ダイオード
３８、４２、４６、５０  コンデンサ
５２  多出力絶縁コンバータ
５３  絶縁型コンバータ
５４  コイル
【図１】
2007143377.tif 000003
【図２】
2007143377.tif 000004
【図３】
2007143377.tif 000005
【図４】
2007143377.tif 000006