(57)【要約】【課題】複数のＤＳＰ間の同期に要する時間を短縮し、同時に、共有バスの使用頻度を少なくしたＤＳＰ間同期方法を提供すること。【解決手段】共有バス１０に接続する複数のＤＳＰ１１〜１３間を同期化するＤＳＰ間同期方法において、共有バス１０を通して入力する入力データを第１ＤＳＰ１１で処理する第１ステップと、第１ＤＳＰ１１における入力データの処理の終了を示す処理終了データを共有バス１０を通して第２ＤＳＰ１２の内部メモリ１２ａに書き込む第２ステップと、第２ＤＳＰ１２において、自己の内部メモリ１２ａへの処理終了データの書き込みを検出する第３ステップと、処理終了データの書き込みを検出した後、第２ＤＳＰ１２において、第１ＤＳＰ１１が処理した処理データを処理する第４ステップとからなる。【選択図】図１
2007058553.tif 000002
【特許請求の範囲】
【請求項１】
共有バスに接続する複数のＤＳＰ間を同期化するＤＳＰ間同期方法において、前記共有バスを通して入力する入力データを第１ＤＳＰで処理する第１ステップと、前記第１ＤＳＰにおける前記入力データの処理の終了を示す処理終了データを前記共有バスを通して第２ＤＳＰの内部メモリに書き込む第２ステップと、前記第２ＤＳＰにおいて、自己の内部メモリへの前記処理終了データの書き込みを検出する第３ステップと、前記処理終了データの書き込みを検出した後、前記第２ＤＳＰにおいて、前記第１ＤＳＰが処理した処理データを処理する第４ステップとからなるＤＳＰ間同期方法。
【請求項２】
共有バスに接続する複数のＤＳＰ間を同期化するＤＳＰ間同期方法において、前記共有バスを通して入力する入力データを外部メモリに書き込む第１ステップと、前記外部メモリに書き込んだ前記入力データを読み出して第１ＤＳＰで処理する第２ステップと、前記第１ＤＳＰで処理した処理データを前記外部メモリに書き込む第３ステップと、前記第１ＤＳＰにおける前記入力データの処理の終了を示す処理終了データを前記共有バスを通して第２ＤＳＰの内部メモリに書き込む第４ステップと、前記第２ＤＳＰにおいて、自己の内部メモリへの前記処理終了データの書き込みを検出する第５ステップと、前記処理終了データの書き込みを検出した後、前記第２ＤＳＰにおいて、前記外部メモリに書き込まれた前記処理データを読み出し、前記処理データを処理する第６ステップとからなるＤＳＰ間同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共有バスに接続する複数のＤＳＰ間を同期化するＤＳＰ間同期方法に関する。
【背景技術】
【０００２】
ＤＳＰ（デジタルシグナルプロセッサ）は、入力データを高速処理する演算素子として、レーダ受信信号の処理用など多くの用途に使用されている。レーダ受信信号を処理する場合、たとえば受信信号の振幅を検出する振幅検出処理、および検出した振幅の平均値を求める平均化処理など、いくつか信号処理が行われる。このように複数種類の信号処理を順に行う場合、たとえば、共有バスに複数のＤＳＰを接続し、それぞれのＤＳＰが特定の１つの信号処理を行うように構成される。そして、このような場合、１つのＤＳＰにおける信号処理が終了した後に、他のＤＳＰにおける信号処理が開始するように、２つのＤＳＰ間を同期化している。
【０００３】
ここで、従来のＤＳＰ間同期方法について図２を参照して説明する。
【０００４】
共有バス２０に、複数のＤＳＰたとえば第１〜第３の３個のＤＳＰ２１〜２３および外部メモリ２４が接続されている。第１〜第３のＤＳＰ２１〜２３はそれぞれ、データを書き込む内部メモリ２１ａ〜２３ａおよび内部メモリ２１ａ〜２３ａなどに書き込まれたデータを読み出し、読み出した信号を処理する演算部２１ｂ〜２３ｂなどから構成されている。
【０００５】
次に、上記した構成において、たとえば第１ＤＳＰ２１および第２ＤＳＰ２２間の同期方法について説明する。
【０００６】
まず、信号処理する入力データが共有バス２０を通して入力し、たとえば外部メモリ２４に書き込まれる。次に、第１ＤＳＰ２１は、外部メモリ２４に書き込まれた入力データを読み出し、読み出した入力データを内部メモリ２１ａに書き込む。次に、内部メモリ２１ａに書き込んだ入力データを読み出し、演算部２１ｂで第１の信号処理を行う。次に、処理した第１処理データを内部メモリ２１ａに書き込み、さらに内部メモリ２１ａに書き込んだ第１処理データを外部メモリ２４に書き込む。
【０００７】
このとき、第１ＤＳＰ２１は、第１の信号処理が終了すると、処理が終了したことを示す処理終了データＦを共有バス２０を通して、外部メモリ２４の特定領域Ｍ２に書き込む。たとえば特定領域Ｍ２の状態を０から１に変化させる。
【０００８】
次に、第２ＤＳＰ２２は、外部メモリ２４の特定領域Ｍ２の状態を一定間隔で参照しており、特定領域Ｍ２の状態の変化を検知すると、第１ＤＳＰ２１における第１の信号処理が終了して、第１ＤＳＰ２１から第２ＤＳＰ２２への同期要求が発行されたことを認識する。
【０００９】
このとき、第２ＤＳＰ２２は、外部メモリ２４に書き込まれた第１処理データを読み出し、読み出した第１処理データを内部メモリ２２ａに書き込む。次に、第２ＤＳＰ２２は第１処理データを内部メモリ２２ａから読み出し、演算部２２ｂで第２の信号処理を行う。
【００１０】
その後、第２ＤＳＰ２２と第３ＤＳＰ２３との間でも、第１ＤＳＰ２１と第２ＤＳＰ２２との間と同じ手順でデータの読み出しや書き込み、演算が行われ、第３ＤＳＰ２３において第３の信号処理が行われる。
【００１１】
なお、複数のＤＳＰを用いた信号処理方法の例は特許文献１などにも開示されている。
【特許文献１】特開２００１−２０９６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のＤＳＰ間同期方法は、たとえば第１ＤＳＰ２１で処理された処理データを第２ＤＳＰ２２で処理する場合、第２ＤＳＰ２２は外部メモリ２４の特定領域における状態変化を一定間隔で参照し、第１ＤＳＰ２１における信号処理が終了したかどうかを検知している。このため、第２ＤＳＰ２２は外部メモリ２４の状態変化を参照する都度、共有バス２０を使用することになる。
【００１３】
したがって、同期に要する時間を短縮するために、外部メモリ２４を参照する間隔を短くすると、共有バス２０の使用頻度が多くなり、この間、共有バス２０を使用できなくなる。逆に、参照する間隔を長くすると、共有バス２０の使用頻度は少なくなるものの、状態変化を検出するまでの時間がかかり、同期に要する時間が長くなる。
【００１４】
上記したように、従来のＤＳＰ間同期方法は同期までの時間を短くすることと、共有バス２０の使用頻度を少なくすることが両立しない。そのため、同期に要する時間を短くしてレスポンスを早めようとすると、回路全体の性能が低下する。
【００１５】
また、外部メモリ２４を参照することは、共有バス３の使用を意味し、その間、他のＤＳＰによる共有バスの使用を妨げ、処理時間を遅らせる。したがって、短時間の処理が求められるシステムの場合、外部メモリ２４を頻繁に参照すると、データ処理が間に合わなくなるという問題がある。
【００１６】
本発明は、上記した欠点を解決し、複数のＤＳＰ間の同期に要する時間を短縮し、同時に、共有バスの使用頻度を少なくしたＤＳＰ間同期方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、共有バスに接続する複数のＤＳＰ間を同期化するＤＳＰ間同期方法において、前記共有バスを通して入力する入力データを第１ＤＳＰで処理する第１ステップと、前記第１ＤＳＰにおける前記入力データの処理の終了を示す処理終了データを前記共有バスを通して第２ＤＳＰの内部メモリに書き込む第２ステップと、前記第２ＤＳＰにおいて、自己の内部メモリへの前記処理終了データの書き込みを検出する第３ステップと、前記処理終了データの書き込みを検出した後、前記第２ＤＳＰにおいて、前記第１ＤＳＰが処理した処理データを処理する第４ステップとからなる。
【発明の効果】
【００１８】
本発明によれば、１つのＤＳＰにおける入力データの処理が終了すると、その処理の終了を示す処理終了データを次段のＤＳＰの内部メモリに書き込む構成になっている。したがって、次段のＤＳＰは、共有バスを使用することなく処理終了データの書き込みを検出でき、同期に要する時間を短縮したＤＳＰ間同期方法が実現する。
【発明を実施するための最良の形態】
【００１９】
本発明の実施形態について図１を参照して説明する。
【００２０】
共有バス１０に、複数のＤＳＰたとえば第１〜第３の３個のＤＳＰ１１〜１３および外部メモリ１４が接続されている。第１〜第３のＤＳＰ１１〜１３はそれぞれ、データを書き込む内部メモリ１１ａ〜１３ａおよび内部メモリ１１ａ〜１３ａなどに書き込まれたデータを読み出し、読み出した信号を処理する演算部１１ｂ〜１３ｂなどから構成されている。
【００２１】
次に、上記した構成において、たとえば第１ＤＳＰ１１および第２ＤＳＰ１２間の同期方法について説明する。
【００２２】
まず、共有バス１０を通して入力する入力データを、たとえば外部メモリ１４に書き込む。次に、第１ＤＳＰ１１は、外部メモリ１４に書き込んだ入力データを読み出し、この読み出した入力データを内部メモリ１１ａに書き込む。次に、内部メモリ１１ａに書き込んだ入力データを読み出し、演算部１１ｂで第１の信号処理を行う。次に、処理が終了した第１処理データを内部メモリ１１ａに書き込む。次に、内部メモリ１１ａに書き込んだ第１処理データを外部メモリ１４に書き込む。
【００２３】
このとき、第１ＤＳＰ１１は、第１の信号処理が終了した際に、処理の終了を示す処理終了データＦを共有バス１０を通して、第２ＤＳＰ１２の内部メモリ１２ａに書き込む。たとえば、内部メモリ１２ａの特定領域の状態を０から１に変化させる。
【００２４】
次に、第２ＤＳＰ１２は、自己の内部メモリ１２ａにおける特定領域の状態を一定間隔で参照し、特定領域の状態変化を検知すると、第１ＤＳＰ１１における第１の信号処理が終了し、第１ＤＳＰ１１から第２ＤＳＰ１２への同期要求が発行されたことを認識する。
【００２５】
このとき、第２ＤＳＰ１２は、外部メモリ１４に書き込まれた第１処理データを読み出し、読み出した第１処理データを内部メモリ１２ａに書き込む。次に、第２ＤＳＰ１２は第１処理データを内部メモリ１２ａから読み出し、演算部１２ｂで第２の信号処理を行う。次に、処理した第２処理データを内部メモリ１２ａに書き込み、さらに内部メモリ１２ａに書き込んだ第２処理データを外部メモリ１４に書き込む。
【００２６】
その後、第２ＤＳＰ１２と第３ＤＳＰ１３との間でも、第１ＤＳＰ１１と第２ＤＳＰ１２との間と同じ手順でデータの読み出しや書き込みが行われ、第３ＤＳＰ１３において第３の信号処理が行われる。
【００２７】
上記した手順によって一連の信号処理が順に行われる。
【００２８】
上記した方法によれば、同期要求を発行する場合、共有バスを１回だけ使用する。しかし、第２ＤＳＰにおける同期要求の認識は、自己の内部メモリを参照して行うため、共有バスは使用しない。したがって、共有バスの使用時間や使用頻度が減少する。その結果、他のＤＳＰが共有バスを使用できる時間が多くなり、信号処理の性能低下が防止される。また、第２ＤＳＰなどの場合、共有バスを使用せずに、自己の内部メモリの変化を参照する構成であるため、同期に要する時間はほぼゼロにでき、全体の処理時間も短縮する。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態を説明する回路構成図である。
【図２】従来例を説明する回路構成図である。
【符号の説明】
【００３０】
１０…共有バス
１１…第１ＤＳＰ
１２…第２ＤＳＰ
１３…第３ＤＳＰ
１４…外部メモリ
Ｆ…処理終了データ
【図１】
2007058553.tif 000003
【図２】
2007058553.tif 000004