(57)【要約】【課題】特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、フィルタ調整誤差を確実に抑えることができるフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムを提供する。【解決手段】基準フィルタ１０３のバラツキを検出するために、位相差検出器１０４により、基準フィルタ１０３における前後の位相差をカウンタ１０６にてカウントする際に、一種類の基準信号でなく、位相器１１０で作成した複数個の基準信号を用いてカウントし、このカウント結果から得られる信号を、主フィルタ１０９の制御信号１１６（１）〜１１６（ｎ）としてレジスタ１０８に保持することにより、主フィルタ１０３のバラツキ調整後は、フィルタ調整に関する部材のすべての動作を停止させる。【選択図】図１
2007201962.tif 000002
【特許請求の範囲】
【請求項１】
特性周波数が調整可能な主フィルタに対して、基準信号の周波数を目標周波数として前記特性周波数を調整するフィルタ自動調整回路であって、
前記基準信号を入力する基準フィルタと、
前記基準信号と前記基準フィルタの出力信号とを入力して、位相差に対応したデューティ比を有する信号を出力する位相差検出器と、
前記位相差検出器の出力信号を入力して、方形波に変換して出力するコンパレータと、
前記基準信号を入力して、前記基準信号の位相を変化させた複数個の信号を出力する位相器と、
前記コンパレータの出力信号と前記位相器の複数個の出力信号とを入力して、前記デューティ比をカウントするカウンタと、
前記カウンタの出力信号から前記目標周波数に対する前記特性周波数のバラツキを補正するための制御信号をデコードするデコーダと、
前記デコーダから出力された制御信号を保持しつつ出力するレジスタとを備え、
前記レジスタから出力された制御信号に応じて前記主フィルタの特性周波数を調整する
ことを特徴とするフィルタ自動調整回路。
【請求項２】
請求項１記載のフィルタ自動調整回路であって、
前記基準フィルタは、オペアンプを用いたアクティブフィルタである
ことを特徴とするフィルタ自動調整回路。
【請求項３】
請求項１記載のフィルタ自動調整回路であって、
前記基準フィルタは、複数のトランスコンダクタンスアンプと複数のキャパシタとを有するｇｍ−Ｃフィルタである
ことを特徴とするフィルタ自動調整回路。
【請求項４】
請求項１記載のフィルタ自動調整回路であって、
前記基準フィルタは、前記特性周波数の制御信号が与えられたときに生じるべき位相差が９０度または−９０度になる
ことを特徴とするフィルタ自動調整回路。
【請求項５】
請求項１記載のフィルタ自動調整回路であって、
前記位相器にて作成したＮ種類の基準信号を前記カウンタに入力し、それぞれの基準信号でＮ回のカウントを行い、Ｎ／２回（Ｎは整数）より多いカウント回数を選択する
ことを特徴とするフィルタ自動調整回路。
【請求項６】
請求項１記載のフィルタ自動調整回路であって、
前記位相器にて作成したＮ種類の基準信号を前記カウンタに入力し、それぞれの基準信号でＮ回のカウントを行い、最も頻度の高いカウント回数を選択する
ことを特徴とするフィルタ自動調整回路。
【請求項７】
請求項１記載のフィルタ自動調整回路であって、
前記位相器にて作成した３種類の基準信号を前記カウンタに入力し、それぞれの基準信号で３回のカウントを行い、その結果より２回以上同じであるカウント回数を選択する
ことを特徴とするフィルタ自動調整回路。
【請求項８】
請求項１記載のフィルタ自動調整回路であって、
前記位相器は、
前記基準信号を入力する端子と、
前記基準信号を入力して、各々別の位相を有する基準信号を出力する複数個の位相器と、
前記複数個の位相器にて、位相の異なる複数個の基準信号を出力する端子とを備えた
ことを特徴とするフィルタ自動調整回路。
【請求項９】
請求項１記載のフィルタ自動調整回路であって、
前記カウンタは、
前記コンパレータ出力を入力する端子と、
前記位相器から出力されるＮ個の基準信号を入力する端子と、
前記カウント回数に応じて異なった信号を出力する手段とを備え、
前記Ｎ個の基準信号によるＮ回のカウントを同時に行う
ことを特徴とするフィルタ自動調整回路。
【請求項１０】
請求項１記載のフィルタ自動調整回路であって、
前記コンパレータ出力をカウントする回数をＮ（Ｎは整数）回としたとき、１回目〜Ｎ回目のカウント回数をそれぞれメモリに格納し、そのカウント数の中で最も頻度の高いカウント数を選び、その最も頻度の高いカウント数がＮ／２回より多ければ、そのカウント数を選択し、前記最も頻度の高いカウント数がＮ／２回以下であれば、１回目から再度カウントし直す
ことを特徴とするフィルタ自動調整回路。
【請求項１１】
請求項１記載のフィルタ自動調整回路であって、
前記カウンタにて複数回であるＮ回のカウント結果が選択条件に合わない場合に、再調整を行うか、エラー表示の出力を行うかを、以前の結果を用いて判断する
ことを特徴とするフィルタ自動調整回路。
【請求項１２】
請求項１〜１１のいずれかに記載のフィルタ自動調整回路であって、
Ｎ回全てのカウント結果を待たずに、前記カウンタ回路にてカウント回数を選択する
ことを特徴とするフィルタ自動調整回路。
【請求項１３】
請求項１〜１２のいずれかに記載のフィルタ自動調整回路であって、
前記主フィルタに対して前記特性周波数の切り替え動作を行うことにより、前記主フィルタを前記基準フィルタに代えて用いる
ことを特徴とするフィルタ自動調整回路。
【請求項１４】
信号処理を行う主フィルタと、前記主フィルタと同じ構成を持つ基準フィルタを用意し、
前記主フィルタは外部からの制御により、その特性周波数を設定可能としておき、
前記基準フィルタに基準信号を入力して、前記基準フィルタの入力と出力の位相差に対応したデューティ比の異なる信号を出力し、
その信号のデューティ比を複数個の基準信号で同時にカウントし、
前記カウント結果より前記主フィルタの特性バラツキを検出し、
その特性バラツキを補正するように制御信号を出力し、
その制御信号で前記主フィルタの特性周波数を選択切り替えにより調整する
ことを特徴とするフィルタ調整方法。
【請求項１５】
アンテナから入力された信号を、フィルタ調整回路によって特性周波数が調整された主フィルタを用いてフィルタリングし、目標周波数と異なる周波数の妨害波を除去し、前記妨害波が除去された信号を、前記主フィルタからベースバンド処理部に入力して、音声やデータに変換する携帯電話システムであって、
前記フィルタ調整回路は、
前記基準信号を入力する基準フィルタと、
前記基準信号と前記基準フィルタの出力信号とを入力して、位相差に対応したデューティ比を有する信号を出力する位相差検出器と、
前記位相差検出器の出力信号を入力して、方形波に変換して出力するコンパレータと、
前記基準信号を入力して、前記基準信号の位相を変化させた複数個の信号を出力する位相器と、
前記コンパレータの出力信号と前記位相器の複数個の出力信号とを入力して、前記デューティ比をカウントするカウンタと、
前記カウンタの出力信号から前記目標周波数に対する前記特性周波数のバラツキを補正するための制御信号をデコードするデコーダと、
前記デコーダから出力された制御信号を保持しつつ出力するレジスタとを備え、
前記レジスタから出力された制御信号に応じて前記主フィルタの特性周波数を調整する
ことを特徴とする携帯電話システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、調整機能を有するフィルタの特性周波数調整を目標周波数に調整するためのフィルタ自動調整回路およびフィルタ調整方法、ならびにフィルタ自動調整部を備えた携帯電話システムに関するものである。
【背景技術】
【０００２】
最近の通信機（例えば、携帯電話）においては、低消費電力や小型化に力が注がれていて、多くの無線部品についても集積化される傾向にある。フィルタについても同様の傾向にあり、内蔵化されることが多い。
【０００３】
一般に集積回路の製造過程におけるバラツキは、抵抗で±１０数パーセント、容量で±１０数パーセントであり、抵抗と容量によって構成されるフィルタの特性周波数は、±２０パーセント以上のバラツキを生じる。このバラツキを補正することが、フィルタの内蔵化において重要な課題となっている。
【０００４】
なお、特性周波数とは、バンドパスフィルタ（ＢＰＦ）については中心周波数ｆ０を、ハイパスフィルタ（ＨＰＦ）とローパスフィルタ（ＬＰＦ）については遮断周波数（−３ｄＢポイントにおける周波数）を意味する。
【０００５】
フィルタを内蔵する携帯電話において、フィルタの消費電力が大きければ、１回の電池充電で可能な携帯電話の通話時間が短くなる。長い通話時間を確保するために電池を大きくすると、携帯電話の小型化が実現しない。そういう状況下では、できるだけ低消費電力のフィルタが必要である。
【０００６】
従来例１（例えば、特許文献１を参照）として、基準フィルタの入力信号と基準フィルタの出力信号の位相を比較し、その位相比較結果を主フィルタにフィードバックさせることにより、主フィルタを調整するというフィルタ調整方法がある。
【０００７】
従来例１におけるフィルタ調整回路を、図１０と図１１とを参照して説明する。
図１０において、基準信号発生器１からは、基準フィルタ２のバラツキがないときの特性周波数である信号が出力される。基準フィルタ２の出力信号と、基準フィルタ２の入力信号は、位相比較器３に入力される。位相比較器３の出力は、位相差からフィルタの調整を行う制御電圧発生器４に入力され、制御電圧発生器４からの出力信号を受け、主フィルタ５が調整される。
【０００８】
図１１は主フィルタ５の内部構造を示す回路図であり、１１、１２は抵抗、１３、１４はコンデンサ、１５はオペアンプである。基準フィルタ２と主フィルタ５は同じような構成であることが多く、基準フィルタ２の特性周波数を調整すれば、主フィルタ５の特性周波数も調整されるという構成になっている。また、通常の動作時において、このフィルタ調整に関する図１０における１〜４のブロックに示す部材は常時動作しており、例えば電源変動などの理由で、基準フィルタ２および主フィルタ５の特性周波数がずれた場合でも、すぐに主フィルタ５が調整されるようになっている。
【０００９】
また、従来例２（例えば、特許文献２を参照）として、基準フィルタの入力信号と基準フィルタの出力信号の位相を比較し、その出力結果をデジタル処理し、内部ラッチに格納することにより、通常動作時はフィルタ調整に関するブロックへの電力供給用の電源をオフすることができる方法がある。
【００１０】
従来例２のフィルタ調整回路を、図１２〜図１４を参照して説明する。
図１２において、基準信号発生器２１から出された信号が分周器２２にて分周される。この分周で、基準信号２１は、基準フィルタ２３のバラツキがないときの特性周波数である周波数に変換される。分周器２２の出力は、基準フィルタ２３に入力され、基準フィルタ２３の入力信号と出力信号が位相差検出器２４に入力される。位相差検出器２４の出力信号はコンパレータ２５によって方形波にされる。カウンタ２６にコンパレータ２５の出力信号と基準信号２１を入力し、カウントする。
【００１１】
また、図１２において、２９は主フィルタであって、抵抗３１（１）〜３１（ｎ）、３２（１）〜３２（ｎ）と、コンデンサ３３、３４と、オペアンプ３５から構成されている。
【００１２】
カウント時の動作の状態を図１３に示し、またカウント数とバラツキの関係の一例を図１４に示す。図１３において、ＣＲ積のバラツキがないとき（ＣＲ積が±０％のとき）のコンパレータ２５の出力のあるＬ（ｌｏｗ）区間を基準周波数でカウントすると、８カウントとなる。一方、ＣＲ積のバラツキがあるとき（ＣＲ積が−２６％のとき）には、コンパレータ出力のあるＬ区間を基準周波数でカウントすると、１０カウントとなる。
【００１３】
図１４に示すように、コンパレータ２５の出力のある区間をカウントすることにより、ＣＲ積のバラツキが分かる。カウント結果はデコーダ２７に入力され、デコード結果はレジスタ２８に入力される。レジスタ出力３６（１）〜３６（ｎ）は、主フィルタ２９の抵抗３１（１）〜（ｎ）および抵抗３２（１）〜（ｎ）の各抵抗の接続をスイッチで切り替える。この抵抗値は、図１４に示す抵抗上の補正値を基に設計されており、見た目上の抵抗バラツキを抑えることができる。
【００１４】
また、従来例２のフィルタ調整方法では、調整結果はレジスタ２８に格納されるため、一度調整すれば、フィルタの自動調整に関するブロック２２〜２７をオフすることができ、低消費電力の面で大きな優位性を有している。
【特許文献１】特開２００２−７６８４２号公報
【特許文献２】特開２００４−１７２９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら上記のような従来例１（例えば、特許文献１を参照）のフィルタ自動調整方法では、常時フィルタ調整回路をオンしておき、フィードバックループをかけているため、電源変動や温度変動によっても、主フィルタの特性周波数がずれにくいという長所はあるものの、本来の無線通信に不要である図１０に示す基準フィルタ２、位相差比較器３、制御電圧発生器４の消費電力が無駄に使われているため、低消費電力という点では問題がある。
【００１６】
また、従来例２（例えば、特許文献２を参照）のフィルタ調整方法では、調整した結果を図１２に示すレジスタ２８に格納するため、一度調整を行えば、フィルタ調整に必要なブロックの電源をオフにして、低消費電力化を図れるという点で、従来例１（例えば、特許文献１を参照）の調整よりも優れている。
【００１７】
しかしながら、コンパレータ出力を基準信号でカウントする際に、カウントが正確に行われない場合がある。
以下に、カウントが正確に行われる場合と、正確に行われない場合を、図１５を参照して説明する。
【００１８】
図１５のコンパレータ出力１のＬの部分を基準信号でカウントすると、カウント数は８となる。また、コンパレータ出力１のＬの部分は、ちょうど基準信号の８周期分であるため、コンパレータ出力１のカウントは正確に行われたことになる。
【００１９】
一方、図１５において、カウントが正確に行われない場合が、コンパレータ出力２とコンパレータ出力３の場合である。コンパレータ出力２を基準信号でカウントすると、カウント回数は８となるが、コンパレータ出力２のＬの部分は、基準信号の８．９周期分にあたり、カウント数が８というのは正確ではなく、カウント回数が９となるのが好ましい。同様に、コンパレータ出力３の場合も、Ｌの部分は基準信号の７．１周期分であるのに、カウント回数は８となってしまう。
【００２０】
このように、図１５において、同じカウント数が８であっても、カウントの方法が正確でないために、コンパレータ出力のＬの部分は、基準信号の７．１周期〜８．９周期と大きな開きがあり、一律に基準信号の８周期分とみなして主フィルタを補正すると、その補正によるフィルタ調整誤差が大きくなる。
【００２１】
本発明は、上記従来の問題点を解決するもので、基準フィルタを基にして特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、このバラツキ補正によりフィルタ調整誤差を確実に抑えることができるフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムを提供する。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、請求項１に記載の発明は、特性周波数が調整可能な主フィルタに対して、基準信号の周波数を目標周波数として前記特性周波数を調整するフィルタ自動調整回路であって、前記基準信号を入力する基準フィルタと、前記基準信号と前記基準フィルタの出力信号とを入力して、位相差に対応したデューティ比を有する信号を出力する位相差検出器と、前記位相差検出器の出力信号を入力して、方形波に変換して出力するコンパレータと、前記基準信号を入力して、前記基準信号の位相を変化させた複数個の信号を出力する位相器と、前記コンパレータの出力信号と前記位相器の複数個の出力信号とを入力して、前記デューティ比をカウントするカウンタと、前記カウンタの出力信号から前記目標周波数に対する前記特性周波数のバラツキを補正するための制御信号をデコードするデコーダと、前記デコーダから出力された制御信号を保持しつつ出力するレジスタとを備え、前記レジスタから出力された制御信号に応じて前記主フィルタの特性周波数を調整することを特徴とする。
【００２３】
以上により、位相器から出される基準信号の位相を変えたＮ個の信号で、Ｎ回のカウントを同時に行うことにより、従来と同等の調整時間で、精度のよい調整結果を得ることができる。
【００２４】
請求項２に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記基準フィルタは、オペアンプを用いたアクティブフィルタであることを特徴とする。
以上により、オペアンプを用いたアクティブフィルタは、ほとんど抵抗と容量のみで特性周波数が決まるため、電源変動や温度変動に強く、一度だけ調整した結果を保持する本発明には大変都合がよい。
【００２５】
請求項３に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記基準フィルタは、複数のトランスコンダクタンスアンプと複数のキャパシタとを有するｇｍ−Ｃフィルタであることを特徴とする。
【００２６】
以上により、ｇｍ−Ｃフィルタは、電流可変や電圧可変制御によってフィルタの特性周波数を変えることができるため、抵抗や容量が少なくて済み、小型化や内蔵化という面で大きなメリットが得られる。
【００２７】
請求項４に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記基準フィルタは、前記特性周波数の制御信号が与えられたときに生じるべき位相差が９０度または−９０度になることを特徴とする。
【００２８】
以上により、基準フィルタの位相差が９０度または−９０度になる場合、位相差検出器に掛け算回路を用いることができ、回路規模を小さくすることができる。
請求項５に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記位相器にて作成したＮ種類の基準信号を前記カウンタに入力し、それぞれの基準信号でＮ回のカウントを行い、Ｎ／２回（Ｎは整数）より多いカウント回数を選択することを特徴とする。
【００２９】
以上により、Ｎ／２回より多いカウント回数が得られないと調整が終了しないため、調整結果の信頼性が向上する。
請求項６に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記位相器にて作成したＮ種類の基準信号を前記カウンタに入力し、それぞれの基準信号でＮ回のカウントを行い、最も頻度の高いカウント回数を選択することを特徴とする。
【００３０】
以上により、最も最頻の高いカウント数がＮ／２回より多くなくても、最も確かな値をとることができ、Ｃ／Ｎ特性が悪いフィルタで、Ｎ／２回以上のカウント数を取れない場合に最適である。
【００３１】
請求項７に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記位相器にて作成した３種類の基準信号を前記カウンタに入力し、それぞれの基準信号で３回のカウントを行い、その結果より２回以上同じであるカウント回数を選択することを特徴とする。
【００３２】
以上により、比較的小さな回路規模で調整精度を良くしたい時に最適である。
請求項８に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記位相器は、前記基準信号を入力する端子と、前記基準信号を入力して、各々別の位相を有する基準信号を出力する複数個の位相器と、前記複数個の位相器にて、位相の異なる複数個の基準信号を出力する端子とを備えたことを特徴とする。
【００３３】
請求項９に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記カウンタは、前記コンパレータ出力を入力する端子と、前記位相器から出力されるＮ個の基準信号を入力する端子と、前記カウント回数に応じて異なった信号を出力する手段とを備え、前記Ｎ個の基準信号によるＮ回のカウントを同時に行うことを特徴とする。
【００３４】
請求項１０に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記コンパレータ出力をカウントする回数をＮ（Ｎは整数）回としたとき、１回目〜Ｎ回目のカウント回数をそれぞれメモリに格納し、そのカウント数の中で最も頻度の高いカウント数を選び、その最も頻度の高いカウント数がＮ／２回より多ければ、そのカウント数を選択し、前記最も頻度の高いカウント数がＮ／２回以下であれば、１回目から再度カウントし直すことを特徴とする。
【００３５】
請求項１１に記載の発明は、請求項１記載のフィルタ自動調整回路であって、前記カウンタにて複数回であるＮ回のカウント結果が選択条件に合わない場合に、再調整を行うか、エラー表示の出力を行うかを、以前の結果を用いて判断することを特徴とする。
【００３６】
以上により、より信頼性が高いフィルタ調整を行うことができる。
請求項１２に記載の発明は、請求項１〜１１のいずれかに記載のフィルタ自動調整回路であって、Ｎ回全てのカウント結果を待たずに、前記カウンタ回路にてカウント回数を選択することを特徴とする。
【００３７】
以上により、例えば回路規模を小さくするために、４回のカウントを行う時に、２つのカウンタを持ち、２回のカウントを２セット行うことができ、この際、はじめの２回のカウントで、カウント数が同じであった場合、そのカウント結果を確かな値としてカウントを終了することにより、小さな回路規模で、精度のよい低消費電力のフィルタ調整を行うことができる。
【００３８】
請求項１３に記載の発明は、請求項１〜１２のいずれかに記載のフィルタ自動調整回路であって、前記主フィルタに対して前記特性周波数の切り替え動作を行うことにより、前記主フィルタを前記基準フィルタに代えて用いることを特徴とする。
【００３９】
以上により、調整のバラツキを見る際に基準フィルタとして代わりに主フィルタを共用するため、基準フィルタとして専用の構成が不要であり、小型化に関する優位性と、基準フィルタと主フィルタの相対バラツキをなくすことができるという優位性がある。
【００４０】
請求項１４に記載の発明は、信号処理を行う主フィルタと、前記主フィルタと同じ構成を持つ基準フィルタを用意し、前記主フィルタは外部からの制御により、その特性周波数を設定可能としておき、前記基準フィルタに基準信号を入力して、前記基準フィルタの入力と出力の位相差に対応したデューティ比の異なる信号を出力し、その信号のデューティ比を複数個の基準信号で同時にカウントし、前記カウント結果より前記主フィルタの特性バラツキを検出し、その特性バラツキを補正するように制御信号を出力し、その制御信号で前記主フィルタの特性周波数を選択切り替えにより調整することを特徴とする。
【００４１】
請求項１５に記載の発明は、アンテナから入力された信号を、フィルタ調整回路によって特性周波数が調整された主フィルタを用いてフィルタリングし、目標周波数と異なる周波数の妨害波を除去し、前記妨害波が除去された信号を、前記主フィルタからベースバンド処理部に入力して、音声やデータに変換する携帯電話システムであって、前記フィルタ調整回路は、前記基準信号を入力する基準フィルタと、前記基準信号と前記基準フィルタの出力信号とを入力して、位相差に対応したデューティ比を有する信号を出力する位相差検出器と、前記位相差検出器の出力信号を入力して、方形波に変換して出力するコンパレータと、前記基準信号を入力して、前記基準信号の位相を変化させた複数個の信号を出力する位相器と、前記コンパレータの出力信号と前記位相器の複数個の出力信号とを入力して、前記デューティ比をカウントするカウンタと、前記カウンタの出力信号から前記目標周波数に対する前記特性周波数のバラツキを補正するための制御信号をデコードするデコーダと、前記デコーダから出力された制御信号を保持しつつ出力するレジスタとを備え、前記レジスタから出力された制御信号に応じて前記主フィルタの特性周波数を調整することを特徴とする。
【発明の効果】
【００４２】
以上のように本発明によれば、基準フィルタのバラツキを検出するために、位相差検出器により基準フィルタにおける前後の位相差をカウンタにてカウントする際に、一種類の基準信号ではなく複数個の基準信号を用いてカウントし、このカウント結果から得られる信号を、特性周波数を調整するフィルタの制御信号としてレジスタに保持することにより、このフィルタのバラツキ補正後は、フィルタ調整に関する部材のすべての動作を停止させることができる。
【００４３】
そのため、基準フィルタを基にして特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、このバラツキ補正によりフィルタ調整誤差を確実に抑えることができる。
【００４４】
また、基準フィルタの入力信号と出力信号の位相比較結果をカウントする際に、位相の異なる複数個の基準信号で同時にカウントするため、高速なフィルタ調整を実現することができる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明の実施の形態を示すフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムについて、図面を参照しながら具体的に説明する。
図１は本実施の形態のフィルタ自動調整回路の構成を示すブロック図である。図１において、１０１は基準信号発生源、１０２は分周器、１０３は基準フィルタである。基準フィルタ１０３は、実際に信号をフィルタ処理するためのものでなく、本回路を集積化した半導体集積回路の素子定数のバラツキを検知するためのものであり、ここでいうバラツキとは、主に半導体集積回路製造時における抵抗のバラツキとコンデンサのバラツキを指す。
【００４６】
基準フィルタ１０３は、既述した図１０に示すようなＬＰＦで構成されており、基準フィルタ１０３に、基準フィルタ１０３の特性周波数の交流信号である基準信号を入力すると、入力波形と出力波形の位相差は９０°になるように設計されていて、上記のような抵抗のバラツキとコンデンサのバラツキがある場合は、位相差が９０°と違う値をとるようになっている。
【００４７】
基準信号発生源１０１から出された基準信号を基に、分周器１０２を通して、信号波形のデューティ５０％で、基準フィルタ１０３の特性周波数である信号を生成する。その信号を基準フィルタ１０３に入力し、基準フィルタ１０３の出力信号と入力信号の位相を、位相差検出器１０４に入力する。本実施の形態では、位相差検出器１０４は掛け算回路で構成されている。位相差検出器１０４の出力波形をコンパレータ１０５で方形波に変換し、その方形波のデューティ比をカウンタ１０６でカウントする。
【００４８】
本実施の形態では、基準信号発生源１０１から出された基準信号を基に、分周器１０２を通して、信号波形のデューティ５０％で、基準フィルタ１０３の特性周波数である信号を生成したが、基準フィルタ１０３の特性周波数と、基準信号発生源１０１から出された信号の周波数が同じの場合は、分周器１０２を特に設ける必要はなく、基準信号発生源１０１から出された基準信号を、直接、基準フィルタ１０３に入力すればよい。
【００４９】
前記動作の一例を図２を参照して説明すると、分周器１０２の出力は、Ｓｉｎ波（サイン波）となっていて、基準フィルタ１０３の出力は、分周器１０２の出力と比較して、位相が９０°遅れている。この分周器１０２の出力と基準フィルタ１０３の出力を位相差検出器１０４に入れた時の出力が、位相差検出器出力の波形である。ちょうど、分周器１０２の出力の周波数を２倍にしたものとなっている。この位相差検出器１０４の出力をコンパレータ１０５によって方形波に変換する。
【００５０】
コンパレータ１０５の出力から、ＣＲ積のバラツキを判断する方法を図１３、図１４を参照して説明する。
図１３はコンパレータ１０５の出力をカウンタ１０６でカウントしている状態を示し、コンパレータ出力のＬの区間を基準信号の立上がりでカウントしたとき、ＣＲ積のバラツキなし（ＣＲ積＝±０％）のときは８カウント、またＣＲ積のバラツキあり（ＣＲ積＝−２６％）のときは、１０カウントとなっている。
【００５１】
図１４には、図１３でコンパレータ１０５の出力をカウントしたときの、ＣＲ積のバラツキとカウント数の関係の一例を示しており、ＣＲ積がばらつくと、基準フィルタ１０３の出力の位相が、基準フィルタ１０３の入力の波形と比較して９０°からずれ、その結果、コンパレータ１０５の出力のデューティ比が図１３に示すように変わる。図１４を基にして、カウント数に応じた抵抗１１１（１）〜１１１（ｎ）と抵抗１１２（１）〜１１２（ｎ）とを、それらの接続を切り替えて選ぶことにより、主フィルタ１０９における見かけ上のＣＲ積のバラツキを小さくすることができる。
【００５２】
なお、図１における主フィルタ１０９において、１１３、１１４はコンデンサ、１１５はオペアンプである。例えば、カウント数が９回であったとき、図１４からＣＲ積のバラツキは−１３．１％から−２５％だと分かるため、その場合は、抵抗値を通常設計の１．２３５倍したものを選ぶことにより、補正による見かけ上のＣＲ積のバラツキを７．４％から−７．４％にすることができる。このようにして、主フィルタ１０９に対してそのＣＲ積のバラツキ（特性バラツキの原因となる）を抑える方向に調整することができる。
【００５３】
なお、本実施の形態では、基準フィルタ１０３は、ＣＲ積のバラツキがないときに位相が９０°ずれると説明したが、９０°以外でも、ＣＲ積のバラツキと位相差に一定の関係があればよい。また、位相差検出器１０４は、掛け算回路を用いたが、基準フィルタ１０３の出力信号と入力信号の位相差を判定できる回路であれば、他の回路でもよい。
【００５４】
以上のフィルタ調整をより高精度に行うために、位相器１１０を設ける。本回路のフィルタ調整において、コンパレータ１０５の出力のカウントは精度良く行われる必要があるが、図１５に示すように、コンパレータ出力２のＬの区間は、時間的には基準信号の８．９周期分であるにもかかわらず、基準信号の立上がりでカウントすると、基準信号の８周期分であると判断する。同様に、コンパレータ出力３のＬの区間は、時間的には基準信号の７．１周期分であるにもかかわらず、基準信号の立上がりでカウントすると、基準信号の８周期分であると判断する。
【００５５】
このように、コンパレータ出力と基準信号の同期がとれていないために、基準信号によるカウントの精度が悪くなり、そのため、カウント結果を基にフィルタ調整を行っても、調整精度が悪くなってしまう。このような場合でも、フィルタ特性について精度のよい評価ができるように、位相器１１０を動作させる。
【００５６】
図１に示すように、位相器１１０は基準信号の位相をずらしたものが複数個出力され、
この複数個の基準信号を使って、カウンタ１０６でコンパレータ出力のＬ区間をカウントする。複数個の基準信号を使ってカウントするため、カウンタ１０６は複数個の基準信号が入力でき、それぞれの基準信号で同時にカウントし、その複数回のカウントから、最適であるカウント回数を選ぶ。
【００５７】
位相器１１０の出力信号と、カウンタ１０６の動作について、図３を参照して説明する。
図３に示すように、基準信号１、２、３は、それぞれ位相が異なっている。この例の場合は、基準信号が３つなので、それぞれ位相を１２０°ずらしている。コンパレータ出力のカウント区間を、基準信号１でカウントすると、基準信号１の８周期分と判断する。基準信号２と基準信号３でカウントした場合は、両方とも基準信号の７周期分であると判断する。
【００５８】
この場合のカウント回数の判定方法を、図４のフローチャートを参照して説明する。
カウントがスタートすると（ステップＳ４１）、基準信号１から基準信号３でのカウントが同じタイミングで始まる（ステップＳ４２〜４４）。基準信号１でのカウント結果をＭ［１］に（ステップＳ４５）、基準信号２でのカウント結果をＭ［２］に（ステップＳ４６）、基準信号３でのカウント結果をＭ［３］に格納する（ステップＳ４７）。以上の位相が異なる基準信号１〜３による３回のカウントのうち、２回以上、同じカウント数があれば（ステップＳ４８）、そのカウント数を解としてメモリＭ［０］に格納し（ステップＳ４９）、３回とも違うカウント数であれば（ステップＳ４８）、再度１回目のカウントからやり直す（ステップＳ４２〜４４）。
【００５９】
図３の例の場合は、３回のカウント数が、それぞれ８、７、７であったため、判定結果は７となる。基準信号１のみで判定すると、コンパレータ出力が基準信号の７．１周期分であるにもかかわらず、基準信号の８周期分であると判断するが、基準信号１〜３でカウントすることにより、コンパレータ出力を基準信号の７周期分であると判断するため、基準信号１だけを使うよりも精度のよいカウントができる。
【００６０】
位相器１１０の一構成例を図５に示す。図５において、位相器１１０は、基準信号を入力とするｎ個の位相器１２１（１）〜１２１（ｎ）からなり、ｎ個の位相器からはそれぞれ基準信号の位相をずらしたものが出力される。基準信号の個数ｎが３の場合は１２０°ずつ、基準信号が４つの場合は９０°ずつ位相がずれているものが好ましい。
【００６１】
その点から、基準信号１〜ｎを作るときに、位相器１〜ｎを別々の回路で構成するのではなく、基準信号１を作るときは、位相器１は遅延素子を１個、基準信号２を作るときは、位相器２には遅延素子２個、基準信号ｎを作るときは、位相器ｎは遅延素子をｎ個という構成にすれば、それぞれの基準信号の位相のずれを一定に保つことができ、集積回路の製造過程におけるバラツキにも強いものができる。
【００６２】
次に、カウンタ１０６の一構成例を図６に示す。図６において、１０６がカウンタ回路であり、入力される基準信号は３つ、カウント回数は１〜Ｋ回としている。本実施の形態では、図３に示すように、コンパレータ出力のカウント区間を複数個の基準信号で同時にカウントすることにより、高速で精度のよいカウントをすることが特徴であるため、図６の１３１（１）〜１３１（３）にあるように、３つのカウンタを持つ。
【００６３】
コンパレータ出力がＬの区間をカウントする際は、カウンタ１３１（１）〜１３１（３）は異なる基準信号で同時にカウントし、カウント区間が終了すれば、タイミングパルスが出て、カウント回数に応じて、カウントパルス１〜３は、２回判定（図４のステップＳ４８）のための２回判定回路１３２（１）〜１３２（Ｋ）のどれかひとつにＨの信号を出力する。
【００６４】
２回判定回路の一構成例を図７に示す。２回判定回路は、入力のカウントパルス１〜３のうち、２つ以上がＨであれば、結果出力にＨを出力する。図７において、１４１から１４３はデータフリップフロップ、１４４〜１４６はＡＮＤ回路、１４７はＯＲ回路である。
【００６５】
入力のカウントパルス１〜３はデータフリップフロップ１４１から１４３のデータ端子Ｄに入力される。カウント終了後にタイミングパルスが、データフリップフロップ１４１から１４３のクロックに入力され、その結果がＡＮＤ回路１４４〜１４６に入力される。ＡＮＤ回路１４４〜１４６の出力はＯＲ回路１４７に入力され、入力の１つ以上がＨであれば、結果出力としてＨを出力する。この動作により、カウントパルス１〜３のうち、２つ以上がＨであれば、結果出力としてＨを出力する。
【００６６】
デコーダ１０７では、従来例２のフィルタ調整回路（図１２）の場合と同様に、カウンタ１０６から送られてきた基準信号のカウント数を基に、１１６（１）〜１１６（ｎ）の制御信号をデコードする。そして、その結果は、レジスタ１０８に格納され、一度、フィルタ調整をしてデータをレジスタ１０８に入力すれば、それ以降はフィルタ調整に関するブロック１０２〜１０８と、１１０とをオフして、低消費電力化を図る。
【００６７】
上記の実施の形態では、位相器１１０で３つの基準信号を作成し、その信号を用いてカウンタ１０６でコンパレータ出力１０５をカウントした。多くの基準信号でカウントしたほうがカウント精度はよいが、位相器１１０やカウンタ１０６の回路規模とカウントの精度のトレードオフの関係もあり、３つの基準信号を選択した。しかし、基準フィルタ１０３のＣ／Ｎ特性が悪い場合は、基準フィルタ１０３の出力が安定せず、それが理由でフィルタ調整がうまくいかないことがある。
【００６８】
このように、基準フィルタ１０３の出力が安定しない場合で、位相が異なる基準信号１〜３による３回のカウントで３回とも違うカウント数が何回か続けば、フィルタ調整をエラー終了したり、以前に調整した結果があれば、その結果を読み込むなどの工夫も考えられる。また他の方法としては、位相が異なる基準信号１〜ＮによるＮ回のカウント回数（Ｎは４以上）で判定する方法もよい。
【００６９】
上記のように、Ｎ回のカウント回数（Ｎは４以上）で判定する場合のアルゴリズムを、図８のフローチャートを参照して説明する。
カウントがスタートすると（ステップＳ８１）、基本的には、図４に示す基準信号が３個の時と同じことを、Ｎ個の基準信号を用いてＮ回で行っているが（ステップＳ８２〜Ｓ８５）、カウント結果を読み込む処理へ移行する判定基準が多少違っており、前述の３回の場合は２回以上同じカウント数があれば、その答えが選択されたが、本実施例のＮ回の場合は、Ｎ／２回より多い回数が同じカウント数であれば（ステップＳ８６）、その回数を選択し、そのカウント数を解としてメモリＭ［０］に格納し（ステップＳ８７）、Ｎ／２回より多い回数のカウント数がない場合は（ステップＳ８６）、再度１回目のカウントからやり直す（ステップＳ８２〜Ｓ８５）。
【００７０】
他のアルゴリズムとしては、Ｎ回のうち、最も回数の多いカウント数を選ぶ方法や、加算器を用いてカウント数の平均を取る方法も考えられる。加算器を用いてカウント数の平均を取る場合は、１回のカウント数が明らかに間違っている場合、例えば５カウント１回、８カウント２回であれば、平均をとって７カウントが解となってしまい、最も確からしい８カウントを選べなくなってしまうので、この判定基準を使う場合も注意が必要である。
【００７１】
また、Ｎ個の基準信号でＮ回のカウントをする時、Ｎ回のカウント結果を待たずに答えが決まる場合がある。例えば、正確なカウントがしたいが、カウンタを多く内蔵できない場合は、位相器で４個の基準信号を作り、カウンタは２個の基準信号の入力とし、はじめに基準信号１、３でカウントし、その後基準信号２、４でカウントするという方法も考えられる。この場合、基準信号１、３でカウントしたときに、２回とも同じカウント回数であった場合は、そのカウント数を解とするというように、Ｎ個の基準信号全てでカウントせずに、カウント数を決定することができる。
【００７２】
既述した従来例１（例えば、特許文献１を参照）の調整方法の場合、基準フィルタが常時動作していたため、信号処理を行う主フィルタとは別に基準フィルタが必要であった。しかしながら、本実施の形態においては、基準フィルタ１０３はフィルタ調整時にしか使わないため、スイッチ切り替えをすることにより、フィルタ調整をするときには、主フィルタ１０９を使ってフィルタ調整をし、調整が終了するとスイッチを切り替えて主フィルタ１０９を、そのまま信号処理に使うことができる。
【００７３】
このように、基準フィルタ１０３を備えないことにより、更なる小型化が図れ、また基準フィルタ１０３と主フィルタ１０９の相対バラツキがないという面でもメリットがある。
【００７４】
本実施の形態のフィルタ自動調整回路の構成は、携帯電話システムに使用することができる。本実施の形態の携帯電話システムの構成を図９に示す。なお、図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。
【００７５】
図９において、アンテナ１５１から入力された信号を、既述したように調整された主フィルタ１０９によってフィルタリングし、目的周波数と異なる周波数の妨害波を除去する。妨害波を除去された信号は、主フィルタ１０９からベースバンド処理部（ＢＢ処理部）１５２に入力され、ベースバンド処理部１５２にて、音声やデータに変換される。
【産業上の利用可能性】
【００７６】
本発明のフィルタ自動調整回路およびフィルタ調整方法ならびに携帯電話システムは、基準フィルタを基にして特性周波数の調整機能を有するフィルタに対して、高い調整精度を持ちかつ容易に低消費電流化を実現したバラツキ補正を可能にし、このバラツキ補正によりフィルタ調整誤差を確実に抑えることができるもので、携帯電話システムなどに適用され、特に精度の良いフィルタ調整と、それに伴う低消費電力化が要求されるフィルタ自動調整に実施して有効である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態のフィルタ自動調整回路の構成を示すブロック図
【図２】同実施の形態のフィルタ自動調整回路のフィルタ調整動作における各ブロックの出力信号の説明図
【図３】同実施の形態における位相器とカウンタの動作に係るタイミングチャート
【図４】同実施の形態における判定のアルゴリズムに係るフローチャート
【図５】同実施の形態における位相器の回路構成図
【図６】同実施の形態におけるカウンタの回路構成図
【図７】同実施の形態における２回判定回路の回路構成図
【図８】同実施の形態のフィルタ自動調整方法に係るＮ回のカウント回数で判定する場合のアルゴリズムを示すフローチャート
【図９】同実施の形態の携帯電話システムの構成例を示すブロック図
【図１０】従来例１のフィルタ調整回路の構成を示すブロック図
【図１１】同従来例１のフィルタ調整回路における主フィルタの一例を示す構成図
【図１２】従来例２のフィルタ調整回路の構成を示すブロック図
【図１３】同従来例２のフィルタ調整回路のフィルタ調整動作の説明図
【図１４】同従来例２のフィルタ調整回路のフィルタ調整動作における基準フィルタのＣＲ積のバラツキとカウント数の関係を示す説明図
【図１５】従来のフィルタ調整回路のフィルタ調整動作におけるコンパレータ出力とカウント回数の関係を示す説明図
【符号の説明】
【００７８】
１０１    基準信号発生源
１０２    分周器
１０３    基準フィルタ
１０４    位相差検出器
１０５    コンパレータ
１０６    カウンタ
１０７    デコーダ
１０８    レジスタ
１０９    主フィルタ
１１０    位相器
１１１（１）〜（ｎ）    抵抗
１１２（１）〜（ｎ）    抵抗
１１３、１１４    コンデンサ
１１５    オペアンプ
１２１（１）〜（ｎ）    位相器
１３１（１）〜（ｎ）    カウンタ
１３２（１）〜（Ｋ）    ２回判定回路
１４１〜１４３    データフリップフロップ回路
１４４〜１４６    ＡＮＤ回路
１４７    ＯＲ回路
１５１    アンテナ
１５２    ベースバンド処理部（ＢＢ処理部）
【図１】
2007201962.tif 000003
【図２】
2007201962.tif 000004
【図３】
2007201962.tif 000005
【図４】
2007201962.tif 000006
【図５】
2007201962.tif 000007
【図６】
2007201962.tif 000008
【図７】
2007201962.tif 000009
【図８】
2007201962.tif 000010
【図９】
2007201962.tif 000011
【図１０】
2007201962.tif 000012
【図１１】
2007201962.tif 000013
【図１２】
2007201962.tif 000014
【図１３】
2007201962.tif 000015
【図１４】
2007201962.tif 000016
【図１５】
2007201962.tif 000017