(57)【要約】【課題】プラズマディスプレイパネル駆動装置及びその駆動方法を提供する。【解決手段】電圧源と、電圧源の電圧を充電または放電するキャパシタと、電圧源の電圧をキャパシタ及びパネルに印加する、または、キャパシタの電圧をパネルに印加するようにスイッチングする第１スイッチング部と、第１スイッチング部と反対にスイッチングされ、パネル及びキャパシタの電圧を放電するようにスイッチングする、または、キャパシタに電圧印加及びパネルの電圧を放電するようにスイッチングする第２スイッチング部と、を備える。【選択図】図４
2007058224.tif 000002
【特許請求の範囲】
【請求項１】
電圧源と、
前記電圧源の電圧を充電または放電するキャパシタと、
前記電圧源の電圧を前記キャパシタ及びパネルに印加する、または、前記キャパシタの電圧を前記パネルに印加するようにスイッチングする第１スイッチング部と、
前記第１スイッチング部と反対にスイッチングされ、前記パネル及びキャパシタの電圧を放電するようにスイッチングする、または、前記キャパシタに電圧印加及び前記パネルの電圧を放電するようにスイッチングする第２スイッチング部と、
を備えて構成されることを特徴とする、プラズマディスプレイパネル駆動装置。
【請求項２】
前記電圧源は、サステイン電圧の±１／２の電圧を供給することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項３】
前記第１及び第２スイッチング部はそれぞれ、一つまたは二つのスイッチで構成されることを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項４】
前記キャパシタは、±Ｖｓ／２電圧を充電及び放電することを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項５】
前記第１スイッチング部と第２スイッチング部間に電気的に連結され、前記パネルから電圧を回収し、前記パネルに、前記回収された電圧を供給するエネルギー回収部をさらに備えてなることを特徴とする、請求項１に記載のプラズマディスプレイパネル駆動装置。
【請求項６】
電圧源と、
前記電圧源の電圧をパネルに印加するようにスイッチングする第１スイッチと、
前記第１スイッチのスイッチングによって電圧を充電するキャパシタと、
前記第１スイッチと反対にスイッチングされ、前記パネル及びキャパシタの電圧を放電させる第２及び第３スイッチと、
を備えてなることを特徴とする、プラズマディスプレイの駆動装置。
【請求項７】
前記第１スイッチは、前記電圧源とパネル間に電気的に連結され、前記第２スイッチは、前記第１スイッチとパネル間の第４ノードと接地との間に電気的に連結され、前記キャパシタは、前記第２スイッチと前記接地間の第３ノードと前記第１スイッチとパネル間の第１ノードとの間に電気的に連結され、前記第３スイッチは、前記第１スイッチとキャパシタ間の第２ノードと前記第２スイッチと接地間の第５ノードとの間に電気的に連結されることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動装置。
【請求項８】
前記キャパシタと前記第３スイッチは、並列に連結されることを特徴とする、請求項７に記載のプラズマディスプレイパネル駆動装置。
【請求項９】
前記第１ノードと第２ノード間には、第１ダイオードが電気的に連結され、前記第３ノードと第５ノード間には、第２ダイオードが電気的に連結されることを特徴とする、請求項７に記載のプラズマディスプレイパネル駆動装置。
【請求項１０】
前記パネルと第２スイッチ間のノードに電気的に連結され、前記パネルから電圧を回収し、前記パネルに、前記回収された電圧を供給するエネルギー回収部をさらに備えてなることを特徴とする、請求項６に記載のプラズマディスプレイパネル駆動装置。
【請求項１１】
前記エネルギー回収部は、
前記パネルに電気的に連結されるインダクタと、
前記インダクタと接地間に並列に連結される第１及び第２回収スイッチと、
前記第１及び第２回収スイッチ間に直列に連結される第３及び第４ダイオードと、を備えてなることを特徴とする、請求項１０に記載のプラズマディスプレイパネル駆動装置。
【請求項１２】
電圧源と、
前記電圧源のネガティブ電圧をパネルに印加されるようにスイッチングする第１スイッチと、
前記第１スイッチのスイッチングによってポジティブ電圧が充電されるキャパシタと、
前記第１スイッチと反対にスイッチングされ、前記キャパシタの電圧を前記パネルに印加されるようにスイッチングする第２及び第３スイッチと、
を備えてなることを特徴とする、プラズマディスプレイパネル駆動装置。
【請求項１３】
前記第１スイッチは、前記パネルと電圧源間に電気的に連結され、前記第２スイッチは、前記パネルと第１スイッチ間の第１ノードと第１接地との間に電気的に連結され、前記キャパシタは、前記第２スイッチと第１接地間の第２ノードと前記第１ノードとの間に電気的に連結され、前記第３スイッチは、前記キャパシタと第１ノード間の第３ノードと第２接地との間に電気的に連結されることを特徴とする、請求項１２に記載のプラズマディスプレイパネル駆動装置。
【請求項１４】
前記キャパシタと前記第２スイッチは、並列に連結されることを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動装置。
【請求項１５】
前記第１接地と第２ノード間には、第１ダイオードが電気的に連結され、前記第１ノードと第３ノード間には、第２ダイオードが電気的に連結されることを特徴とする、請求項１３に記載のプラズマディスプレイパネル駆動装置。
【請求項１６】
前記パネルと第１スイッチ間のノードに電気的に連結され、前記パネルから電圧を回収し、前記パネルに、前記回収された電圧を供給するエネルギー回収部をさらに備えてなることを特徴とする、請求項１２に記載のプラズマディスプレイパネル駆動装置。
【請求項１７】
前記エネルギー回収部は、
前記回収された電圧を充電する外部キャパシタと、
前記パネルに電気的に連結されるインダクタと、
前記インダクタと前記外部キャパシタとの間に並列に連結される複数個のスイッチと、
前記スイッチ間に直列に連結される複数個のダイオードと、
を備えてなることを特徴とする、請求項１６に記載のプラズマディスプレイパネル駆動装置。
【請求項１８】
電圧源と、
前記電圧源の電圧を充電または放電する第１及び第２キャパシタと、
前記電圧源と第１キャパシタの電圧をパネルに印加し、前記第２キャパシタに電圧を印加するようにスイッチングする第１スイッチング部と、
前記第１スイッチング部と反対にスイッチングされ、前記パネル及び第２キャパシタの電圧を放電し、前記第１キャパシタに電圧を印加するようにスイッチングする第２スイッチング部と、
を備えてなることを特徴とする、プラズマディスプレイパネル駆動装置。
【請求項１９】
前記電圧源は、±Ｖｓ／４サステイン電圧を供給することを特徴とする、請求項１８に記載のプラズマディスプレイパネル駆動装置。
【請求項２０】
前記第１及び第２キャパシタは、±Ｖｓ／４電圧を充電及び放電することを特徴とする、請求項１８に記載のプラズマディスプレイパネル駆動装置。
【請求項２１】
前記第１及び第２キャパシタは、直列に連結されることを特徴とする、請求項１８に記載のプラズマディスプレイパネル駆動装置。
【請求項２２】
前記第１スイッチング部は、前記第１及び第２キャパシタ間の第１ノードと前記電圧源との間に電気的に連結される第１スイッチと、前記パネルと第１キャパシタ間に電気的に連結される第２スイッチと、を備えてなり、
前記第２スイッチング部は、前記パネルと前記第２スイッチ間の第３ノードと前記第２キャパシタとの間に電気的に連結される第３スイッチと、前記第１及び第２キャパシタ間の第２ノードと接地との間に電気的に連結される第４スイッチと、を備えてなることを特徴とする、請求項１８に記載のプラズマディスプレイパネル駆動装置。
【請求項２３】
前記第１キャパシタと前記第１及び第２スイッチは、並列に連結され、前記第２キャパシタと前記第３及び第４スイッチは、並列に連結されることを特徴とする、請求項２２に記載のプラズマディスプレイパネル駆動装置。
【請求項２４】
前記電圧源と第１スイッチ間の第４ノードと前記第１キャパシタと第２スイッチ間の第５ノードとの間には、第１ダイオードが電気的に連結され、前記第１ノードと第２ノードとの間には、第２ダイオードが電気的に連結され、前記第２ダイオードと第２ノード間の第６ノードと前記第３ノードとの間には、第３ダイオードが電気的に連結され、前記第２キャパシタと前記第３スイッチ間の第７ノードと前記第４スイッチと接地間の第８ノードとの間には、第４ダイオードが電気的に連結されることを特徴とする、請求項２２に記載のプラズマディスプレイパネル駆動装置。
【請求項２５】
前記第１スイッチング部と第２スイッチング部との間に電気的に連結され、前記パネルから電圧を回収し、前記パネルに、前記回収された電圧を供給するエネルギー回収部をさらに備えてなることを特徴とする、請求項１８に記載のプラズマディスプレイパネル駆動装置。
【請求項２６】
前記エネルギー回収部は、
前記パネルに電気的に連結されるインダクタと、
前記インダクタと接地間に並列に連結される複数個のスイッチと、
前記スイッチ間に直列に連結される複数個のダイオードと、
を備えてなることを特徴とする、請求項２５に記載のプラズマディスプレイパネル駆動装置。
【請求項２７】
第１及び第２電圧源と、
前記第２電圧源の電圧を充電または放電する第１キャパシタと、
前記第１電圧源の電圧を充電または放電する第２キャパシタと、
前記第１電圧源の電圧と第１キャパシタの電圧をパネルに印加し、前記第２キャパシタに電圧を印加するようにスイッチングする第１スイッチング部と、
前記第１スイッチング部と反対にスイッチングされ、前記パネル及び第２キャパシタの電圧を放電し、前記第１キャパシタに電圧を印加するようにスイッチングする第２スイッチング部と、
を備えてなることを特徴とする、プラズマディスプレイパネル駆動装置。
【請求項２８】
前記第１及び第２電圧源は、±Ｖｓ／４サステイン電圧を供給することを特徴とする、請求項２７に記載のプラズマディスプレイパネル駆動装置。
【請求項２９】
前記第１及び第２キャパシタは、±Ｖｓ／４電圧を充電及び放電することを特徴とする、請求項２７に記載のプラズマディスプレイパネル駆動装置。
【請求項３０】
前記第１及び第２キャパシタは、直列に連結されることを特徴とする、請求項２７に記載のプラズマディスプレイパネル駆動装置。
【請求項３１】
前記第１スイッチング部は、前記第１及び第２キャパシタ間の第１ノードと前記第１電圧源との間に電気的に連結される第１スイッチと、前記パネルと第１キャパシタとの間に電気的に連結される第２スイッチと、を備えてなり、
前記第２スイッチング部は、前記パネルと前記第２スイッチ間の第３ノードと前記第２キャパシタとの間に電気的に連結される第３スイッチと、前記第１及び第２キャパシタ間の第２ノードと第２電圧源との間に電気的に連結される第４スイッチと、を備えてなることを特徴とする、請求項２７に記載のプラズマディスプレイパネル駆動装置。
【請求項３２】
前記第１キャパシタと第２スイッチ間の第４ノードと第１接地との間には、第１ダイオードが電気的に連結され、前記第１ノードと第２ノードとの間には、第２ダイオードが電気的に連結され、前記第２キャパシタと第３スイッチ間の第５ノードと第２接地との間には、第３ダイオードが電気的に連結されることを特徴とする、請求項３１に記載のプラズマディスプレイパネル駆動装置。
【請求項３３】
前記第１スイッチング部と第２スイッチング部との間に電気的に連結され、前記パネルから電圧を回収し、前記パネルに、前記回収された電圧を供給するエネルギー回収部をさらに備えてなることを特徴とする、請求項２７に記載のプラズマディスプレイパネル駆動装置。
【請求項３４】
前記エネルギー回収部は、
前記パネルに電気的に連結されるインダクタと、
前記インダクタと接地間に並列に連結される複数個のスイッチと、
前記スイッチ間に直列に連結される複数個のダイオードと、
を備えてなることを特徴とする、請求項３３に記載のプラズマディスプレイパネル駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに係り、特に、ハーフサステイン駆動方式を用いるプラズマディスプレイパネル駆動装置及び方法に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネル（以下、‘ＰＤＰ’ともいう。）は、パネル内部のガスを放電して発生させる真空紫外線（ＶＵＶ）が、パネル内部の蛍光体と衝突して光を発生させる表示装置である。プラズマディスプレイパネルは、図１に示すように、大きく、前面基板１と背面基板３とを備える。
【０００３】
さらに、プラズマディスプレイパネルは、前面基板１に形成されるスキャン電極４及びサステイン電極４と、スキャン電極及びサステイン電極上に積層する誘電体層６と、誘電体層６上に形成される誘電体保護層８とを備える。
【０００４】
スキャン電極４及びサステイン電極４はそれぞれ、相対的に広い幅を有し、可視光を透過するために透明電極物質（ＩＴＯ）からなる透明電極４ａと、相対的に狭い幅を有し、透明電極４ａの面抵抗を補償する役割を担う、金属物質からなるバス電極４ｂと、で構成される。
【０００５】
スキャン電極４及びサステイン電極４にプラズマディスプレイパネル駆動のための駆動信号が供給されると、誘電体層６には壁電荷が蓄積され、誘電体層保護層８は、スパッタリングによる誘電体層６の損傷を防止し、２次電子の放出効率を向上させる。
【０００６】
背面基板３では、スキャン電極４及びサステイン電極４と直交するようにアドレス電極５が形成され、アドレス電極５上に、壁電荷が蓄積される誘電体層７が順次に形成される。
【０００７】
誘電体層７上には、放電空間を区画する隔壁２、及び該隔壁２の側面及び放電空間の底面部に塗布され、放電によって発生する紫外線によって励起・発光して赤色、緑色及び青色のいずれかの可視光線を発生する蛍光体９が形成される。
【０００８】
このようなプラズマディスプレイパネルは、列方向に配列されている複数のアドレス電極Ｘ、行方向に配列されている複数のスキャン電極Ｙ及びサステイン電極Ｚ間放電を起こして画面を表示する。
【０００９】
図２に示すように、駆動波形は、リセット期間Ｒ、アドレス期間Ａ、サステイン期間Ｓとからなるが、リセット期間には、セットアップリセット信号Ｒ＿ｕｐとセットダウンリセット信号Ｒ＿ｄｎが連続して供給される。
【００１０】
セットアップリセット信号Ｒ＿ｕｐが供給されると、スキャン電極Ｙ及びサステイン電極Ｚ間にリセット放電が発生しながら、スキャン電極及びサステイン電極上の誘電体層に壁電荷が蓄積され、セットダウンリセット信号Ｒ＿ｄｎが供給されると、放電セル内部の壁電荷を消去させ駆動回路の動作マージンを確保する。
【００１１】
アドレス期間Ａには、映像データによってアドレス電極Ｘに正（＋）極性のデータパルスが印加され、スキャン電極Ｙには、前記データパルスに対向するように負（−）極性のスキャンパルスが供給されるが、前記データパルスが印加されるセルでは、前記データパルスとスキャンパルス間の電圧差によってアドレス放電が起きるようになる。
【００１２】
サステイン期間Ｓには、前記スキャン電極Ｙとサステイン電極Ｚに交互にサステインパルスが供給されるが、前記アドレス放電の発生したセルにサステインパルスが供給されると、サステイン放電が発生し画面が表示される。
【００１３】
前記サステイン期間Ｓに、前記スキャン電極Ｙまたはサステイン電極Ｚに供給されるサステインパルスの高電位電圧と低電位電圧間の差をサステイン電圧Ｖｓといい、前記サステインパルスの高電位電圧レベル及び低電位電圧レベルが、サステイン電圧の半分（Ｖｓ／２）である場合を、ハーフサステイン（half sustain）駆動方式という。
【００１４】
前記サステインパルスの低電位電圧が、基底電圧、すなわち、グラウンドレベルの電圧ではなく負（−）極性の電圧を有し、前記電圧の大きさがサステイン電圧の半分（Ｖｓ／２）に該当する。
【００１５】
図２に示すように、リセット期間Ｒに、スキャン電極Ｙに印加されるリセット信号について説明すると、前記セットアップリセット信号Ｒ＿ｕｐは、グラウンドレベルＧＮＤを基準に、サステイン電圧の半分（Ｖｓ／２）程度上昇した後に、ランプ波形の形態を呈しながら１００Ｖ乃至１５０Ｖ程度上昇する。セットダウンリセット信号Ｒ＿ｄｎは、一旦、サステイン電圧の半分（Ｖｓ／２）まで電圧減少した後、−３００Ｖ前後にランプ波形の形態を呈しながら減少する。
【００１６】
アドレス期間Ａにスキャン電極Ｙにはスキャン電圧Ｖｓｃが印加されるが、前記スキャン電極が前記セットダウンリセット信号Ｒ＿ｄｎの最低電圧レベル−Ｖｙである状態で、スキャン電圧が印加される。
【００１７】
この時、アドレス電極Ｘに映像データによるデータパルスｄｐが印加されると、前記スキャン電極Ｙには、前記データパルスと対向してスキャンパルスが印加され、該スキャンパルスが印加されると、前記スキャン電極は、−Ｖｙまで電圧が減少する。
【００１８】
サステイン期間Ｓが始まると、前記スキャン電極Ｙ及びサステイン電極Ｚに交互にサステインパルスが印加される。前記サステインパルスは、グラウンドレベルＧＮＤを基準に、正（＋）極性方向にＶｓ／２だけ上昇し、負（−）極性方向にＶｓ／２だけ下降する。
【００１９】
前記ハーフサステイン駆動方式は、従来、サステインパルスがグラウンド電圧レベルからサステイン電圧レベルまで上昇／下降を繰り返し、サステイン放電を行うのと略同様に、前記スキャン電極Ｙ及びサステイン電極Ｚに壁電荷が形成される。
【００２０】
のみならず、サステイン期間Ｓでの前記スキャン電極Ｙとサステイン電極Ｚ間放電時に、前記スキャン電極とアドレス電極Ｘ間、または前記サステイン電極とアドレス電極間に形成される電気場が従来よりも弱いことから、残像及び効率が改善される効果がある。
【００２１】
このようなハーフサステイン駆動方式を用いてプラズマディスプレイパネルを駆動するためには、正極性のサステイン電圧Ｖｓ／２と負極性のサステイン電圧−Ｖｓ／２を印加するための電圧源が別に存在しなければならない。
【００２２】
前記正極性のサステイン電圧Ｖｓ／２と負極性のサステイン電圧−Ｖｓ／２を供給するための電圧源が別に存在すると、前記プラズマディスプレイパネルに電源を供給する電源部の構成が複雑になるだけでなく、電源部の構成にかかるコストが増加する。                
【００２３】
したがって、単電源を用いて前記正極性のサステイン電圧Ｖｓ／２と負極性のサステイン電圧−Ｖｓ／２を供給しサステインパルスを印加するための回路の構成が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、単電源を使用して回路を構成する場合、既存のハーフサステイン駆動方式に比べて２倍以上のスイッチが必要となり、回路構成にかかるコストが増加するという問題点があった。
【００２５】
また、使用されるスイッチの個数が増加するほど、前記スイッチのオン／オフを調整することが複雑となるため、スイッチとして使われるＦＥＴのゲートドライブ端の構成が複雑となり、回路信頼性及び効率性が低下してしまう。
【００２６】
特に、電流が通過するスイッチの個数が増加するほど、前記スキャン電極Ｙまたはサステイン電極Ｚに印加される波形にノイズまたは歪みが発生し易くなるため、単電源を使用してハーフサステイン駆動を行うためには、使用されるスイッチの個数を減らすことが好ましい。
【００２７】
本発明は上記の問題を解決するためのもので、その目的は、回路の構成を単純化して回路の信頼性及び効率性を高めうるプラズマディスプレイパネル駆動装置及び方法を提供することにある。
【００２８】
本発明の他の目的は、駆動装置の消費電力を低減させ、エネルギー効率を向上させることができるプラズマディスプレイパネル駆動装置及び方法を提供することにある。
【課題を解決するための手段】
【００２９】
本発明に係るプラズマディスプレイパネル駆動装置は、電圧源と、電圧源の電圧を充電または放電するキャパシタと、電圧源の電圧をキャパシタ及びパネルに印加する、または、キャパシタの電圧をパネルに印加するようにスイッチングする第１スイッチング部と、第１スイッチング部と反対にスイッチングされ、パネル及びキャパシタの電圧を放電するようにスイッチングする、または、キャパシタに電圧印加及びパネルの電圧を放電するようにスイッチングする第２スイッチング部と、を備えて構成されることができる。
【００３０】
ここで、電圧源はサステイン電圧の±１／２の電圧を供給し、キャパシタは、±Ｖｓ／２電圧を充電及び放電することができる。
【００３１】
そして、本発明は、電圧源と、電圧源の電圧をパネルに印加するようにスイッチングする第１スイッチと、第１スイッチのスイッチングによって電圧を充電するキャパシタと、第１スイッチと反対にスイッチングされ、パネル及びキャパシタの電圧を放電させる第２及び第３スイッチと、を備えてなることもできる。
【００３２】
また、本発明は、電圧源と、電圧源のネガティブ電圧をパネルに印加されるようにスイッチングする第１スイッチと、第１スイッチのスイッチングによってポジティブ電圧が充電されるキャパシタと、第１スイッチと反対にスイッチングされ、キャパシタの電圧をパネルに印加されるようにスイッチングする第２及び第３スイッチと、を備えてなることもできる。
【００３３】
また、本発明は、電圧源と、電圧源の電圧を充電または放電する第１及び第２キャパシタと、電圧源と第１キャパシタの電圧をパネルに印加し、第２キャパシタに電圧を印加するようにスイッチングする第１スイッチング部と、第１スイッチング部と反対にスイッチングされ、パネル及び第２キャパシタの電圧を放電し、第１キャパシタに電圧を印加するようにスイッチングする第２スイッチング部と、を備えてなることもできる。
【００３４】
ここで、電圧源は、±Ｖｓ／４サステイン電圧を供給し、第１及び第２キャパシタは、±Ｖｓ／４電圧を充電及び放電することができる。
【００３５】
そして、本発明は、第１及び第２電圧源と、第２電圧源の電圧を充電または放電する第１キャパシタと、第１電圧源の電圧を充電または放電する第２キャパシタと、
第１電圧源の電圧と第１キャパシタの電圧をパネルに印加し、第２キャパシタに電圧を印加するようにスイッチングする第１スイッチング部と、第１スイッチング部と反対にスイッチングされ、パネル及び第２キャパシタの電圧を放電し、第１キャパシタに電圧を印加するようにスイッチングする第２スイッチング部と、を備えてなることができる。
【００３６】
ここで、第１及び第２電圧源は、±Ｖｓ／４サステイン電圧を供給し、第１及び第２キャパシタは、±Ｖｓ／４電圧を充電及び放電することができる。
【００３７】
本発明に係るプラズマディスプレイパネル駆動装置の駆動方法は、第１スイッチをターンオンさせ、第２及び第３スイッチをターンオフさせて、パネルにサステインパルスの最高電圧を印加し、キャパシタを充電させる段階と、第１スイッチをターンオフさせ、第２及び第３スイッチをターンオンさせて、パネルにサステインパルスの最低電圧を印加し、キャパシタの電圧を放電させる段階と、
を備えてなることができる。
【００３８】
そして、本発明に係るプラズマディスプレイパネル駆動装置の駆動方法は、第１及び第２スイッチをターンオンさせ、第３スイッチをターンオフさせて、パネルにサステインパルスの最高電圧を印加し、キャパシタの電圧を放電させる段階と、第１及び第２スイッチをターンオフさせ、第３スイッチをターンオンさせて、パネルにサステインパルスの最低電圧を印加し、キャパシタを充電させる段階と、を備えてなることができる。
【００３９】
また、本発明に係るプラズマディスプレイパネル駆動装置の駆動方法は、パネルにサステインパルスの最高電圧を印加するように第１及び第２スイッチをターンオンさせ、第３及び第４スイッチをターンオフさせて、第１キャパシタの電圧を放電させ、第２キャパシタを充電させる段階と、パネルに、サステインパルスの最低電圧を印加するように第１及び第２スイッチをターンオフさせ、第３及び第４スイッチをターンオンさせて、第１キャパシタを充電させ、第２キャパシタの電圧を放電させる段階と、を備えてなることもできる。
【発明の効果】
【００４０】
本発明は、プラズマディスプレイパネル駆動装置の消費電力を低減させることによって、エネルギー効率を向上させることができる。
【００４１】
また、本発明は、プラズマディスプレイパネル駆動装置の内部電圧を下げることによって、素子の損傷を抑制するとともに、製造単価を低減できる効果がある。
【００４２】
本発明によるプラズマディスプレイパネル駆動装置及びその駆動方法は、単電源を使用してハーフサステイン（half sustain）駆動方式によってプラズマディスプレイパネルを駆動するに当たり、サステインパルス形成に必要なスイッチの個数を低減し、回路構成にかかるコストを低減できる効果がある。
【００４３】
また、サステインパルス形成時に発生する損失及び波形歪みを減らし、前記スイッチの個数の減少によってスイッチ制御が容易になるため、回路信頼性及び効率性を高める効果がある。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の好ましい実施例を、添付の図面を参照しつつ詳細に説明する。図３は、本発明によるプラズマディスプレイパネルの駆動方法を説明するための図で、図４は、本発明の第１実施例によるプラズマディスプレイパネル駆動装置を示す図で、図５は、図４のスイッチのオン／オフタイミングを示す図である。
【００４５】
プラズマディスプレイパネルは、図３に示すように、列方向に配列されている複数のアドレス電極Ｘ、行方向に配列されている複数のスキャン電極Ｙ及びサステイン電極Ｚを備えて構成される。前記スキャン電極は、各サステイン電極に対応して形成され、前記サステイン電極は、その一端が互いに連結され、同じ電圧が印加される。
【００４６】
前記プラズマディスプレイパネルは、前記スキャン電極Ｙ及びサステイン電極Ｚが交互に水平に形成された前面パネルと、前記アドレス電極Ｘが形成されている背面パネルとが接合されてなるが、スキャン電極及びサステイン電極と前記アドレス電極とは、直交するように、放電空間を挟んで相対向して配置され、前記スキャン電極及びサステイン電極と前記アドレス電極との交差部に在る放電空間が、基本的な一つの放電セルを形成する。
【００４７】
前記プラズマディスプレイパネルを駆動するためには、アドレス電極Ｘ１〜Ｘｍにデータを印加するデータ駆動部１１０と、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部１２０と、サステイン電極Ｚを駆動するためのサステイン駆動部１３０と、これら駆動部１１０,１２０，１３０を制御する制御部１４０と、が備えられる。
【００４８】
前記データ駆動部１１０は、前記制御部１４０からのタイミング制御信号に応答してデータをサンプリングしラッチした後、該データをアドレス電極Ｘ１〜Ｘｍ（以下、‘Ｘ’という。）に供給する。
【００４９】
前記スキャン駆動部１２０は、前記制御部１４０の制御の下に、スキャンパルス、サステインパルスを前記スキャン電極Ｙ１〜Ｙｎ（以下、‘Ｙ’という。）に供給し、前記サステイン駆動部１３０は、前記制御部１４０の制御の下に、前記スキャン駆動部１２０と交互に動作して、サステインパルスを前記サステイン電極Ｚに供給する。
【００５０】
前記制御部１４０は、垂直／水平同期信号及びクロック信号を受信し、前記各駆動部１１０〜１３０へ必要なタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生し、前記タイミング制御信号を、該当する駆動部１１０〜１３０に供給して該駆動部を制御する。
【００５１】
プラズマディスプレイパネルの駆動時に、サステイン期間に前記スキャン駆動部１２０またはサステイン駆動部１３０で生成されるサステインパルスが、負極性のサステイン電圧レベル−Ｖｓ／２と正極性のサステイン電圧レベルＶｓ／２にスイッチングしてサステインパルスを形成することを、ハーフサステイン（half sustain）駆動方式という。
【００５２】
これは、従来サステインパルスが、グラウンド電圧レベルＧＮＤからサステイン電圧Ｖｓに亘ってフールスイングして駆動されていたのに対し、前記サステインパルスの最高電圧レベルが、前記サステイン電圧Ｖｓの半分（Ｖｓ／２）になり、最低電圧レベルが、グラウンド電圧レベルの半分程度になるようにしたものである。
【００５３】
上記のように、ハーフサステイン駆動方式を用いると、サステイン放電のためにスキャン電極Ｙ及びサステイン電極Ｚに形成される壁電荷の量は同一にしながら、前記スキャン電極及びサステイン電極間の放電時に、前記スキャン電極とアドレス電極Ｘ間、またはサステイン電極とアドレス電極間に形成される電気場の強度を減少させることが可能になる。
【００５４】
サステイン放電時に、前記スキャン電極Ｙとアドレス電極Ｘ間、または前記サステイン電極Ｚとアドレス電極間に形成される電気場の強度が増加すると、前記スキャン電極とサステイン電極間に発生するサステイン放電が弱まることができ、よって、上記のようにハーフサステイン駆動方式を使用すると、より安定したプラズマディスプレイパネルの駆動が可能になる。
【００５５】
この時、前記サステインパルスの最高電圧レベルＶｓ／２と、最低電圧レベル−Ｖｓ／２では、反対極性を持つ同じ大きさの電圧を使用するので、単電源を使用して前記サステインパルス印加のための回路の構成が可能である。
【００５６】
このため、図４に示すように、前記スキャン駆動部１２０は、電圧源Ｖｓ／２の電圧をパネルＣｐに印加するようにスイッチングする第１スイッチＹｓｕｓ＿ｕｐと、前記第１スイッチのスイッチングによって電圧を充電するキャパシタＣ１と、前記第１スイッチと反対にスイッチングされ、前記パネル及びキャパシタの電圧を放電させる第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄと、を備えてなる。
【００５７】
ここで、前記第１スイッチＹｓｕｓ＿ｕｐは、前記電圧源とパネル間に電気的に連結され、前記第２スイッチＹｓｕｓ＿ｄｎは、前記第１スイッチＹｓｕｓ＿ｕｐとパネル間の第４ノードｎ４と接地間に電気的に連結され、前記キャパシタＣ１は、前記第２スイッチＹｓｕｓ＿ｄｎと前記接地間の第３ノードｎ３と、前記第１スイッチＹｓｕｓ＿ｕｐとパネル間の第１ノードｎ１との間に電気的に連結され、前記第３スイッチＹｓｕｓ＿ｇｎｄは、前記第１スイッチＹｓｕｓ＿ｕｐとキャパシタＣ１間の第２ノードｎ２と、前記第２スイッチＹｓｕｓ＿ｄｎと接地間の第５ノードｎ５との間に電気的に連結されることができる。
【００５８】
そして、第１ノードｎ１と第２ノードｎ２との間には、第１ダイオードＤ１が電気的に連結され、前記第３ノードｎ３と第５ノードｎ５との間には、第２ダイオードＤ２が電気的に連結されることができる。
【００５９】
本発明の第１実施例の動作は、下記の通りである。
【００６０】
まず、第１スイッチＹｓｕｓ＿ｕｐが導通すると、正極性のサステイン電圧Ｖｓ／２が、前記外部電源から前記第１スイッチを経て前記パネルＣｐに印加される。この時、前記第１キャパシタＣ１にサステイン電圧Ｖｓ／２だけの電圧が充電される。
【００６１】
したがって、図５に示すように、前記スキャン電極Ｙから出力される波形は、負極性のサステイン最低電圧レベル−Ｖｓ／２から上昇し、正極性のサステイン最大電圧レベルＶｓ／２まで上昇する。
【００６２】
所定の時間の後に、前記第１スイッチＹｓｕｓ＿ｕｐがオフになり、前記第２または第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通すると、前記パネルＣｐから電流が放出され、前記スキャン電極Ｙは、サステイン最大電圧レベルＶｓ／２から負極性のサステイン最低電圧レベル−Ｖｓ／２まで減少するようになる。
【００６３】
すなわち、前記第３スイッチＹｓｕｓ＿ｇｎｄが導通すると、前記第３スイッチと連結されている第１キャパシタＣ１の一端ｎ３がグラウンド電圧レベルを持つので、前記第１キャパシタの他端ｎ２は、負極性の最低サステイン電圧レベル−Ｖｓ／２まで減少するわけである。これにより、前記スキャン電極Ｙに印加されるサステイン波形が、負極性のサステイン最低電圧レベル−Ｖｓ／２を持つ。
【００６４】
この時、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通することによって、前記第１キャパシタＣ１から放電される電流が、前記第１スイッチＹｓｕｓ＿ｕｐに流れることになる。
【００６５】
すなわち、前記第１キャパシタＣ１よりも前記第１スイッチＹｓｕｓ＿ｕｐとパネルＣｐとが連結されたノードｎ１の電圧が高いため、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通すると、前記第１キャパシタから前記第１スイッチに電流が流れるため、前記サステイン電極Ｙに印加される電圧が、負極性のサステイン最低電圧レベル−Ｖｓ／２まで低くなることができない。
【００６６】
これを防止するために、前記第１スイッチＹｓｕｓ＿ｕｐと前記第１キャパシタＣ１との間には、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通し、前記第１キャパシタから放電される電流が、前記第１スイッチに逆流することを防止する逆流防止用素子が連結される。
【００６７】
前記逆流防止用素子は、ＦＥＴのようなスイッチまたはダイオードなどからなることができる。本発明では、ダイオードを使って逆流防止用素子を具現した実施例について説明するが、この実施例に前記逆流防止用素子の種類が限定されるものではない。
【００６８】
逆流防止用素子としてダイオードＤ１（以下、‘第１ダイオード’という。）を使用する場合、前記第１ダイオードのアノードが、前記第１スイッチＹｓｕｓ＿ｕｐと連結され（ｎ１）、カソードが前記キャパシタの一端と連結される（ｎ３）。
【００６９】
また、前記スキャン電極Ｙに負極性のサステイン電圧−Ｖｓ／２の波形を印加するために、前記第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通し、前記第１キャパシタＣ１から電流が放電される時、接地ＧＮＤに向かう電流が逆流することがある。
【００７０】
この場合、前記パネルＣｐから第２スイッチＹｓｕｓ＿ｄｎ、第１キャパシタＣ１及び前記第３スイッチＹｓｕｓ＿ｇｎｄを経由する電流パスが、正常に形成されることができず、前記スキャン電極Ｙに正常のサステインパルスが印加されない。
【００７１】
これを防止するために、前記第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄが導通し、接地ＧＮＤに向かう電流が前記第１キャパシタＣ１に逆流するのを防止する逆流防止用素子が備えられる。
【００７２】
前記逆流防止用素子としてダイオードＤ２（以下、‘第２ダイオード’という。）が使用される場合、アノードは、前記第１キャパシタＣ１の一端ｎ２と連結され、カソードは、前記第３スイッチＹｓｕｓ＿ｇｎｄのソース端と連結される。
【００７３】
ここで、前記第１スイッチＹｓｕｓ＿ｕｐの電圧ストレスはＶｓであり、第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄの電圧ストレスは、前記第１スイッチに印加される電圧ストレスの半分Ｖｓ／２となる。
【００７４】
したがって、上記のようにサステインパルス印加のための回路を構成すると、単電源を使用して正極性及び負極性のサステイン電圧Ｖｓ／２または−Ｖｓ／２印加が可能になる他、前記回路構成に使用されるスイッチの個数を減らすことができる。
【００７５】
正極性及び負極性のサステイン電圧（Ｖｓ／２または−Ｖｓ／２）の印加のために、従来は５個以上のスイッチを使用したのに対し、本発明では３個のスイッチを使用してサステインパルスを形成する。
【００７６】
また、スイッチ個数を減らしながら、前記スイッチに印加される電圧ストレスが大きくないために回路の安全性を高め、内部電圧がさほど大きくないスイッチを使って回路を構成できるため、回路構成にかかるコストを低減可能になる。
【００７７】
前記サステイン電極Ｚにサステインパルスを印加するためのサステイン駆動部１３０も、図４に示すように、前記スキャン駆動部１２０と同じ構造を有する。
【００７８】
すなわち、前記サステイン駆動部１３０には、正極性の外部電源Ｖｓ／２をパネルＣｐに印加する第４スイッチＺｓｕｓ＿ｕｐと、前記第４スイッチが導通することによって電流が充電される第２キャパシタＣ２と、前記第４スイッチと相補的に動作し、導通して前記パネル及び第２キャパシタから電流を放電させる第５及び第６スイッチＺｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄが備えられる。
【００７９】
前記サステイン駆動部１３０に備えられる第４乃至第６スイッチＺｓｕｓ＿ｕｐ、Ｚｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄは、前記第１乃至第３スイッチＹｓｕｓ＿ｕｐ、Ｙｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄと反対に動作する。
【００８０】
すなわち、図５に示すように、前記スキャン電極Ｙに正極性のサステインパルスＶｓ／２が印加される時、前記サステイン電極Ｚには負極性のサステインパルス−Ｖｓ／２が印加されなければばならないため、前記第１乃至第３スイッチＹｓｕｓ＿ｕｐ、Ｙｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄと第４乃至第６スイッチＺｓｕｓ＿ｕｐ、Ｚｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄは反対に動作する。
【００８１】
前記第１スイッチＹｓｕｓ＿ｕｐがターンオンされ、前記第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄがターンオフされると、前記スキャン電極Ｙには正極性のサステインパルスＶｓ／２が印加される。
【００８２】
これと逆に、前記第４スイッチＺｓｕｓ＿ｕｐがターンオフされ、前記第５乃至第６スイッチＺｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄがターンオンされると、前記サステイン電極Ｙには負極性のサステインパルス−Ｖｓ／２が印加される。
【００８３】
以降、前記第１スイッチＹｓｕｓ＿ｕｐがターンオフされ、前記第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄがターンオンされると、前記スキャン電極Ｙには負極性のサステインパルス−Ｖｓ／２が印加され、逆に、前記第４スイッチＺｓｕｓ＿ｕｐがターンオンされ、前記第５乃至第６スイッチＺｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄがターンオフされると、前記サステイン電極Ｚには正極性のサステインパルスＶｓ／２が印加される。
【００８４】
このように、前記第１乃至第３スイッチＹｓｕｓ＿ｕｐ、Ｙｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄ及び第４乃至第６スイッチＺｓｕｓ＿ｕｐ、Ｚｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄのオン／オフタイミングを調整すると、前記スキャン電極Ｙ及びサステイン電極Ｚにサステインパルスの印加が可能である。
【００８５】
この時、前記スイッチＹｓｕｓ＿ｕｐ、Ｙｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄ、Ｚｓｕｓ＿ｕｐ、Ｚｓｕｓ＿ｄｎ、Ｚｓｕｓ＿ｇｎｄのオン／オフタイミング図、及びこれによって前記スキャン電極Ｙ及びサステイン電極Ｚに印加されるサステインパルスの波形は、図５に示されている。
【００８６】
上記のように、スキャン駆動部１２０及びサステイン駆動部１３０を構成するスイッチの個数が減少すると、前記スキャン電極Ｙ及びサステイン電極Ｚに印加される波形の損失を低減することができる。
【００８７】
前記外部電源Ｖｓ／２から前記パネルＣｐに電流が流れる、または、前記パネルＣｐから前記接地ＧＮＤまで電流が流れる間に、前記電流パス上に存在するスイッチの個数が増加すると、その分だけ電圧降下が発生し、電流損失が発生する。
【００８８】
本発明では、前記スキャン駆動部１２０及びサステイン駆動部１３０の構成に必要なスイッチの個数を、従来に比べて半分以上も減少させている。したがって、前記スイッチを経由する間に損失される電流が減少するため、波形歪みが減り、安定したサステインパルス印加が可能になるだけでなく、損失減少による回路効率性が増加する。
【００８９】
また、前記スイッチのオン／オフを調整するためのスイッチ素子ドライブが簡素化するため、前記スイッチ素子ドライブ端構成のためのコスト及び回路物が低減し、回路信頼度を高めることができる。
【００９０】
一般に、サステイン波形の印加時に、無効電流を回収しこれをサステインパルス印加時に使用することから電力消耗を減らすために、前記スキャン駆動部１２０及びサステイン駆動部１３０にはエネルギー回収部ＥＲが備えられる。
【００９１】
ここでは、前記スキャン駆動部１２０にエネルギー回収部ＥＲが接続した例を説明するが、前記サステイン駆動部１３０にも、前記スキャン駆動部と同様に、エネルギー回数回収部が接続される。
【００９２】
図６は、本発明の第２実施例によるプラズマディスプレイパネル駆動装置を示す図である。図６に示すように、前記エネルギー回収部ＥＲは、前記第１スイッチＹｓｕｓ＿ｕｐと前記第２スイッチＹｓｕｓ＿ｄｎとの間（ｎ１）に接続される。
【００９３】
前記エネルギー回収部ＥＲは、共振電流を形成するインダクタＬと、前記インダクタに連結されて前記パネルから無効電流を回収する１以上のエネルギー回収スイッチＥｒ＿ｕｐ、Ｅｒ＿ｄｎとを備える。
【００９４】
前記エネルギー回収用スイッチＥｒ＿ｕｐ、Ｅｒ＿ｄｎが、パネルＣｐに貯蔵されたエネルギーを回収する第１回収スイッチＥｒ＿ｕｐ、及び前記回収されたエネルギーを、前記パネルに印加する第２回収スイッチＥｒ＿ｄｎからなる。
【００９５】
この時、前記エネルギー回収用スイッチＥｒ＿ｕｐ、Ｅｒ＿ｄｎの一端には、共振電流の逆流を防止するためにダイオードＤ３、Ｄ４がそれぞれ連結される。
【００９６】
前記スキャン電極Ｙに正極性のサステイン電圧Ｖｓ／２を印加するために、前記第１スイッチＹｓｕｓ＿ｕｐをターンオンさせる前に、前記第１回収スイッチＥｒ＿ｕｐをターンオンさせて回収された電源を共振させて前記スキャン電極に印加する。
【００９７】
前記第１回収スイッチＥｒ＿ｕｐがターンオンされると、前記スキャン電極Ｙは、低電位サステイン電圧−Ｖｓ／２から上昇して高電位サステイン電圧Ｖｓ／２近くまで上昇し、前記第１スイッチＹｓｕｓ＿ｕｐが連続してターンオンされると、高電位サステイン電圧Ｖｓ／２まで上昇する。
【００９８】
逆に、前記第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄをターンオンさせる前に、前記第２回収スイッチＥｒ＿ｄｎをターンオンさせて前記スキャン電極Ｙにに印加された電圧を回収し、これを次回のサステインパルス印加時に使用する。
【００９９】
上記のように、スキャン駆動部１２０がエネルギー回収部ＥＲを備える場合、パネルＣｐの無効電流を回収してサステインパルス印加時に再使用するによって、サステインパルス印加による電力消耗を減らすことができる。
【０１００】
上記のように構成される本発明のプラズマディスプレイ装置の駆動方法について説明すると、下記の通りである。
【０１０１】
本駆動方法は、サステインパルスの最高電圧Ｖｓ／２を形成するように、第１スイッチＹｓｕｓ＿ｕｐがターンオンされ、第２及び第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄがターンオフされる段階と、前記パネルから電流が放電されサステインパルスの最低電圧−Ｖｓ／２を形成するように、第１スイッチがターンオフされ、第２及び第３サステインスイッチがターンオンされる段階と、を備える。
【０１０２】
すなわち、負極性のサステイン最低電圧−Ｖｓ／２から正極性のサステイン最高電圧Ｖｓ／２まで上昇するサステインパルスを、前記スキャン電極Ｙに印加するために、第１回収スイッチＥｒ＿ｕｐをターンオンする。
【０１０３】
前記第１回収スイッチＥｒ＿ｕｐが導通すると、図７Ａに示すように、前記第１回収スイッチとインダクタＬ間に共振電流が形成され、該共振電流がパネルＣｐに印加される（Ｉ１）。
【０１０４】
その後、前記第１スイッチＹｓｕｓ＿ｕｐがターンオンされると、外部電圧源Ｖｓ／２から前記第１スイッチを経てパネルＣｐに電流Ｉ２が流れ、前記スキャン電極には正極性のサステイン最高電圧Ｖｓ／２が印加される。
【０１０５】
所定の時間後に、前記スキャン電極Ｙに、正極性のサステイン最高電圧Ｖｓ／２から負極性のサステイン最低電圧−Ｖｓ／２まで下降するサステインパルスを印加するためには、第２回収スイッチＥｒ＿ｄｎをターンオンする。
【０１０６】
前記第２回収スイッチＥｒ＿ｄｎがターンオンされると、図７Ｂに示すように、前記パネルＣｐからインダクタＬを経て無効電流が回収される（Ｉ３）。前記サステインパルスの最高電圧Ｖｓ／２と最低電圧−Ｖｓ／２との中間値がグラウンドレベルであるため、別のキャパシタを備えず、前記第２回収スイッチが単に接地ＧＮＤと連結されるだけでも無効電流を回収できる効果が得られる。
【０１０７】
以降、前記第２乃至第３スイッチＹｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄがターンオンされると、前記パネルＣｐから接地ＧＮＤまで電流が流れ（Ｉ４）、前記スキャン電極Ｙには、負極性のサステイン最低電圧−Ｖｓ／２が印加される。
【０１０８】
上記のように、第１乃至第３スイッチＹｓｕｓ＿ｕｐ、Ｙｓｕｓ＿ｄｎ、Ｙｓｕｓ＿ｇｎｄを使用してサステインパルスを印加すると、単電源を使用するハーフサステイン駆動方式において、少ないスイッチを使用してサステインパルスを印加できることになる。
【０１０９】
スイッチの個数が減少すると、スイッチのオン／オフ制御が簡単になるだけでなく、印加されるサステインパルスの歪みが減り、より安定したサステインパルス印加が可能になるため、信頼度が増加する。
【０１１０】
また、前記スイッチに印加される電圧ストレスも従来と略同一なので、電圧ストレスの大きい上昇無しで、少ないスイッチを使用した回路構成が可能になるため、回路効率性の向上及び製造コストの低減が図られる。
【０１１１】
図８は、本発明の第３実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【０１１２】
本発明の第３実施例によるプラズマディスプレイパネル駆動装置、図８に示すように、電圧源Ｖｓ／２、第１スイッチＹＳｕｓ＿ｄｏｗｎ、キャパシタＣｒ１、第２スイッチＹＳｕｓ＿ｕｐ、第３スイッチＹＳｕｓ＿ｇｎｄを備えて構成される。
【０１１３】
ここで、第１スイッチＹＳｕｓ＿ｄｏｗｎは、電圧源Ｖｓ／２のネガティブ電圧を、パネルに印加されるようにスイッチングし、キャパシタＣｒ１は、第１スイッチＹＳｕｓ＿ｄｏｗｎのスイッチングによってポジティブ電圧が充電され、第２スイッチＹＳｕｓ＿ｕｐ及び第３スイッチＹＳｕｓ＿ｇｎｄは、第１スイッチＹＳｕｓ＿ｄｏｗｎと反対にスイッチングされ、キャパシタの電圧Ｃｒ１を、パネルでに印加されるようにスイッチングする。
【０１１４】
第１スイッチＹＳｕｓ＿ｄｏｗｎは、パネルと電圧源Ｖｓ／２間に電気的に連結され、第２スイッチＹＳｕｓ＿ｕｐは、パネルと第１スイッチＹＳｕｓ＿ｄｏｗｎ間の第１ノードｎ１と第１接地間に電気的に連結される。
【０１１５】
そして、キャパシタＣｒ１は、第２スイッチＹＳｕｓ＿ｕｐと第１接地間の第２ノードｎ２と第１ノードｎ１との間に電気的に連結され、第３スイッチＹＳｕｓ＿ｇｎｄは、キャパシタＣｒ１と第１ノードｎ１間の第３ノードｎ３と第２接地との間に電気的に連結される。
【０１１６】
ここで、キャパシタＣｒ１と第２スイッチＹＳｕｓ＿ｕｐは並列に連結され、第１接地と第２ノードｎ２間には、第１ダイオードＤ１１が電気的に連結され、第１ノードｎ１と第３ノードｎ３間には、第２ダイオードＤ１２が電気的に連結される。
【０１１７】
図９Ａ乃至図９Ｆは、図８に示す各部の波形図であり、図９Ａは、第２及び第３スイッチＹＳｕｓ＿ｕｐ，ＹＳｕｓ＿ｇｎｄのゲートに印加される駆動信号を、図９Ｂは、第１ＴＭ位置ＹＳｕｓ＿ｄｏｗｎのゲートに印加される駆動信号を、図９Ｃは、第２及び第３スイッチＺＳｕｓ＿ｕｐ，ＺＳｕｓ＿ｇｎｄのゲートに印加される駆動信号を、図９Ｄは、第１スイッチＺＳｕｓ＿ｄｏｗｎのゲートに印加される駆動信号を表し、図９Ｅは、アドレス電極Ｙに供給されるサステインパルスの波形図で、図９Ｆは、サステイン電極Ｚに供給されるサステインパルスの波形図である。
【０１１８】
図８に示す第１サステインパルス供給部３０は、図９Ｅに示すサスダウン区間（ＳＤＰ:Sustain Down Period）に、負のサステイン電圧をスキャン電極Ｙに供給し、図９Ｅに示すサスアップ区間（ＳＵＰ：Sustain Up Period）に、正のサステイン電圧をサステイン電極Ｚに供給する。
【０１１９】
これと同様に、第２サステインパルス供給部３２は、図９Ｆに示すサスダウン区間ＳＤＰに、負のサステイン電圧をスキャン電極Ｙに供給し、図９Ｆに示すサスアップ区間ＳＵＰに、正のサステイン電圧をサステイン電極Ｚに供給する。
【０１２０】
例えば、単電源が、図８に示すように、Ｖｓ／２の場合、本発明によるＰＤＰ駆動装置は、ハーフサステインモードにおいて、−Ｖｓ／２の負のサステイン電圧と、Ｖｓ／２の正のサステイン電圧を交互に出力する。
【０１２１】
図８及び図９Ａ乃至９Ｆを参照して、本発明によるプラズマディスプレイパネル駆動装置の構成及び動作について説明する。
【０１２２】
まず、第１サステインパルス供給部３０は、サステイン電圧源４０、負のサステイン電圧供給部４２及び正のサステイン電圧供給部４４で構成される。ここで、サステイン電圧源４０は、サステイン電圧Ｖｓ／２を供給する。
【０１２３】
負のサステイン電圧供給部４２は、サステイン電圧Ｖｓ／２の負の端子と連結され、サスダウン区間ＳＤＰに、負のサステイン電圧−Ｖｓ／２をパネルＰＡＮＥＬに供給する。このため、本発明の実施例によれば、負のサステイン電圧供給部４２は、サステイン電圧の負の端子とパネル間に接続され、サスダウン区間でターンオンされて負のサステイン電圧をパネルに供給するスイッチＹＳｕｓ＿ｄｏｗｎからなることができる。
【０１２４】
正のサステイン電圧供給部４４は、サスダウン区間に、負のサステイン電圧供給部４２を経由してサステイン電圧の負の端子と連結されて正のサステイン電圧＋Ｖｓ／２を充電し、充電された正のサステイン電圧を、サスアップ区間にパネルに供給する。このため、本発明の実施例によれば、正のサステイン電圧供給部４４は、充電部６０及びスイッチＹＳｕｓ＿ｕｐ，ＹＳｕｓ＿ｇｎｄからなることができる。
【０１２５】
図１０は、図８に示す第１サステインパルス供給部３０が、図９Ｅに示すサスダウン区間ＳＤＰで動作する過程を説明するための回路図である。
【０１２６】
充電部６０は、図９Ｅに示すサスダウン区間ＳＤＰに、正のサステイン電圧を充電する。このため、図９Ｅに示すサスダウン区間ＳＤＰで、スイッチＹＳｕｓ＿ｄｏｗｎは、図９Ｂに示すアップレベルＶｓ／２の駆動信号に応答してターンオンされ、スイッチＹＳｕｓ＿ｕｐ，ＹＳｕｓ＿ｇｎｄは、図９Ａに示すダウンレベル−Ｖｓ／２の駆動信号に応答してターンオフされる。この場合、パネルから電流が図１０に表す矢印方向８０にシンク（sink）しながら、パネルに図９Ｅに示すような負のサステイン電圧が供給される。この時、パネルに図９Ｅに示すような負のサステイン電圧が供給されるサスダウン区間ＳＤＰで、充電部６０は、スイッチＹＳｕｓ＿ｄｏｗｎを経由して負のサステイン電圧と連結されてＶｓ／２まで充電する。このため、充電部６０は、キャパシタＣｒ１、ダイオードＤ１１及びＤ１２からなることができる。ここで、キャパシタＣｒ１は、スイッチＹＳｕｓ＿ｕｐとスイッチＹＳｕｓ＿ｇｎｄとの間に備えられ、正のサステイン電圧Ｖｓ／２を充電する。ダイオードＤ１１は、キャパシタＣｒ１とスイッチＹＳｕｓ＿ｕｐ間の接点に連結される負極と基準電位に連結する正極とを持つ。また、ダイオードＤ１２は、キャパシタＣｒ１とスイッチＹＳｕｓ＿ｇｎｄ間の接点に連結される正極及びパネルに連結される負極を持つ。このような充電部６０の構成から、図９Ｅに示すサスダウン区間ＳＤＰで、基準電位からキャパシタＣｒ１とスイッチＹＳｕｓ＿ｄｏｗｎを経由して負のサステイン電圧に続く電流経路が、図１０に表す矢印方向８２に形成される。結局として、キャパシタＣｒ１に電圧Ｖｓ／２が充電される。
【０１２７】
図１１は、図８に示す第１サステインパルス供給部３０が、図９Ｅに示すサスアップ区間ＳＵＰで動作する過程を説明するための回路図である。
【０１２８】
充電部６０は、前述したように、図９Ｅに示すサスダウン区間ＳＤＰで充電された正のサステイン電圧を、図９Ｅに示すサスアップ区間ＳＵＰで放電する。このため、スイッチＹＳｕｓ＿ｄｏｗｎは、図９Ｂに示すダウンレベル−Ｖｓ／２の駆動信号に応答してターンオフされ、スイッチＹＳｕｓ＿ｕｐ，ＹＳｕｓ＿ｇｎｄは、図９Ａに示すアップレベルＶｓ／２の駆動信号に応答してターンオンされる。この場合、基準電位からスイッチＹＳｕｓ＿ｇｎｄ、キャパシタＣｒ１及びスイッチＹＳｕｓ＿ｕｐを経由してパネルに続く電流経路が、図１１に示すような矢印方向９０に形成される。その結果、図９Ｅに示すような正のサステイン電圧が、サスアップ区間ＳＵＰでアドレス電極Ｙに供給されることができる。ちなみに、スイッチＹＳｕｓ＿ｕｐは、充電部６０とパネル間に接続され、図９Ｅに示すサスアップ区間ＳＵＰでターンオンされ、充電部６０から放電される正のサステイン電圧をパネルに供給する役割を担う。また、スイッチＹＳｕｓ＿ｇｎｄは、基準電位と充電部６０間に接続され、図９Ｅに示すサスアップ区間ＳＵＰでターンオンされ、正のサステイン電圧がパネルに放電される経路を形成する役割を担う。
【０１２９】
一方、図８に示す第２サステインパルス供給部３２は、下記のように動作する。
【０１３０】
第２サステインパルス供給部３２は、サステイン電圧源５０、負のサステイン電圧供給部５２及び正のサステイン電圧供給部５４で構成される。ここで、サステイン電圧源５０は、サステイン電圧Ｖｓ／２を供給する。
【０１３１】
負のサステイン電圧供給部５２は、サステイン電圧Ｖｓ／２の負の端子と連結され、負のサステイン電圧−Ｖｓ／２をサスダウン区間でパネルＰＡＮＥＬに供給する。このため、本発明の実施例によれば、負のサステイン電圧供給部５２は、サステイン電圧の負の端子とパネル間に接続され、サスダウン区間でターンオンされて負のサステイン電圧をパネルに供給するスイッチＺＳｕｓ＿ｄｏｗｎからなることができる。
【０１３２】
正のサステイン電圧供給部５４は、サスダウン区間で負のサステイン電圧供給部５２を経由してサステイン電圧の負の端子と連結されて正のサステイン電圧＋Ｖｓ／２を充電し、充電された正のサステイン電圧を、サスアップ区間でパネルに供給する。このため、本発明の実施例によれば、正のサステイン電圧供給部５４は、充電部７０及びスイッチＺＳｕｓ＿ｕｐ，ＺＳｕｓ＿ｇｎｄからなることができる。
【０１３３】
充電部７０は、サスダウン区間ＳＤＰに、正のサステイン電圧を充電する。このため、サスダウン区間ＳＤＰでスイッチＺＳｕｓ＿ｄｏｗｎは、アップレベルＶｓ／２の駆動信号に応答してターンオンされ、スイッチＺＳｕｓ＿ｕｐ，ＺＳｕｓ＿ｇｎｄは、ダウンレベル−Ｖｓ／２の駆動信号に応答してターンオフされる。この時、パネルに負のサステイン電圧が供給されるサスダウン区間ＳＤＰで、充電部７０は、スイッチＺＳｕｓ＿ｄｏｗｎを経由して負のサステイン電圧と連結される。結果として、キャパシタＣｒ２に電圧Ｖｓ／２が充電できる。このため、充電部７０は、キャパシタＣｒ２、ダイオードＤ２１及びＤ２２からなることができる。ここで、キャパシタＣｒ２は、スイッチＺＳｕｓ＿ｕｐとスイッチＺＳｕｓ＿ｇｎｄ間に備えられ、正のサステイン電圧Ｖｓ／２を充電する。ダイオードＤ２１は、キャパシタＣｒ２とスイッチＺＳｕｓ＿ｕｐ間の接点に連結される負極と、基準電位に連結される正極とを持つ。また、ダイオードＤ２２は、キャパシタＣｒ２とスイッチＺＳｕｓ＿ｇｎｄ間の接点に連結される正極及びパネルに連結される負極を持つ。
【０１３４】
充電部７０は、サスダウン区間ＳＤＰで充電された正のサステイン電圧を、サスアップ区間ＳＵＰで放電する。このため、スイッチＺＳｕｓ＿ｄｏｗｎは、ダウンレベル−Ｖｓ／２の駆動信号に応答してターンオフされ、スイッチＺＳｕｓ＿ｕｐ，ＺＳｕｓ＿ｇｎｄは、アップレベルＶｓ／２の駆動信号に応答してターンオンされる。この場合、正のサステイン電圧がサスアップ区間ＳＵＰでサステイン電極Ｚに供給される。ちなみに、スイッチＺＳｕｓ＿ｕｐは、充電部７０とパネルの間に接続され、サスアップ区間ＳＵＰでターンオンされ、充電部７０から放電される正のサステイン電圧をパネルに供給する役割を担う。また、スイッチＺＳｕｓ＿ｇｎｄは、基準電位と充電部７０間に接続され、サスアップ区間ＳＵＰでターンオンされ、正のサステイン電圧がパネルに放電される経路を形成する役割を担う。
【０１３５】
図８で、スイッチＹＳｕｓ＿ｕｐ、ＹＳｕｓ＿ｇｎｄ、ＺＳｕｓ＿ｕｐ、ＺＳｕｓ＿ｇｎｄが受ける電圧ストレスは、Ｖｓ／２であり、スイッチＹＳｕｓ＿ｄｏｗｎ、ＺＳｕｓ＿ｄｏｗｎが受ける電圧ストレスもＶｓ／２である。
【０１３６】
図１２は、本発明の第４実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【０１３７】
図１２に示すＰＤＰ駆動装置は、図８に示すＰＤＰ駆動装置において、エネルギー回収部１００をさらに備える。したがって、図８と比較すると、図１２に示す電圧Ｖ４は、電圧Ｖｓ／２に該当し、スイッチＭ２は、スイッチＹＳｕｓ＿ｄｏｗｎまたはＺＳｕｓ＿ｄｏｗｎに該当し、スイッチＭ１は、スイッチＹＳｕｓ＿ｕｐまたはＺＳｕｓ＿ｕｐに該当し、スイッチＭ３は、スイッチＹＳｕｓ＿ｇｎｄまたはＺＳｕｓ＿ｇｎｄに該当し、ダイオードＤ１３は、ダイオードＤ１１またはＤ２１に該当し、ダイオードＤ１４はダイオードＤ１２またはＤ２２に該当し、キャパシタＣ３は、キャパシタＣｒ１またはＣｒ２に該当する。
【０１３８】
エネルギー回収部１００は、サスアップ区間でパネルに供給される正のサステイン電圧を回収し、サスアップ区間が始まる前に、回収された電圧をパネルに供給する。このため、エネルギー回収部１００は、外部キャパシタＣｘ、インダクタＬ１、スイッチＭ４及びＭ５とダイオードＤ３及びＤ４からなることができる。
【０１３９】
図１２に示す外部キャパシタＣｘは、回収された電圧を充電する役割を担い、インダクタＬ１は、パネルに連結される一側を有し、スイッチＭ４及びＭ５は、インダクタの他側と外部キャパシタＣｘ間に並列に備えられる。ダイオードＤ３及びＤ４は、スイッチＭ４とスイッチＭ５間に直列に連結されて逆電流を制限する役割を担う。
【０１４０】
図１２で、各スイッチにはゲート抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４またはＲ５と、ゲート駆動電圧Ｖ１、Ｖ２、Ｖ１２、Ｖ５またはＶ６が連結されている。
【０１４１】
図１３乃至図１６はそれぞれ、図１２に示すＰＤＰ駆動装置の動作を説明するための回路図である。
【０１４２】
まず、図１２に示すＰＤＰ駆動装置が、回収された電圧をパネルに再供給ＥＲ＿ｕｐする。このため、スイッチＭ４は、ターンオンされる。したがって、基準電位から外部キャパシタＣｘ、ダイオードＤ３、インダクタＬ１を経由してパネルキャパシタＣｐに続く電流経路が、図１３に示すように矢印方向１１０に形成される。パネルキャパシタＣｐは、パネルの静電容量を等価的に表す。
【０１４３】
次に、図１２に示すＰＤＰ駆動装置は、正のサステイン電圧をパネルに供給する。この場合、基準電位からスイッチＭ３、キャパシタＣ３及びスイッチＭ１を経てパネルキャパシタＣｐに続く電流経路が、図１４に示すように矢印方向１１２に形成される。
【０１４４】
次に、パネルキャパシタＣｐに正のサステイン電圧が供給されてサステイン放電が得きる時、図１２に示すＰＤＰ駆動装置は、放電されるサステイン電圧を回収する。このため、スイッチＭ５は、ターンオンされる。したがって、パネルキャパシタＣｐからインダクタＬ１とスイッチＭ５を経由して基準電位に続く電流経路が、図１５に示すように矢印方向１１４に形成される。
【０１４５】
この時、図１２に示すＰＤＰ駆動装置は、負のサステイン電圧をパネルに供給する。このため、パネルキャパシタＣｐからスイッチＭ２とサステイン電圧源Ｖ４を経由して基準電位に続く電流経路が、図１６に示すように矢印方向１１６に形成される。
【０１４６】
図１７は、図１２に示す本発明によるプラズマディスプレイ駆動装置の具体例を示す回路図であり、サステイン電圧Ｖｓ／２は、１００ボルトと仮定する。
【０１４７】
図１８Ａは、図１７に示す本発明によるプラズマディスプレイ駆動装置によって発生するサステインパルスの波形図で、図１８Ｂは、図１７に示す本発明によるプラズマディスプレイ駆動装置で共振される電流の波形図である。
【０１４８】
図１８Ａに示すＶ（Ｙ）は、アドレス電極Ｙに供給されるサステインパルスを表し、図１８Ｂに示すＶ（Ｚ）は、サステイン電極Ｚに供給されるサステインパルスを表す。
【０１４９】
図１９は、本発明の第５実施例によるプラズマディスプレイパネル駆動装置を説明するための図である。
【０１５０】
図１９に示すように、本発明の第５実施例は、第１及び第２電圧源Ｖ１，Ｖ２、第１及び第２キャパシタＣ１，Ｃ２、及び第１及び第２スイッチング部Ｑ１〜Ｑ４で構成される。
【０１５１】
ここで、第１キャパシタＣ１は、第２電圧源Ｖ２の電圧を充電または放電し、第２キャパシタＣ２は、第１電圧源Ｖ１の電圧を充電または放電する。
【０１５２】
そして、第１スイッチング部Ｑ１，Ｑ２は、第１電圧源Ｖ１の電圧と第１キャパシタＣ１の電圧をパネルに印加し、第２キャパシタＣ２に電圧を印加するようにスイッチングする。
【０１５３】
また、第２スイッチング部Ｑ３，Ｑ４は、第１スイッチング部と反対にスイッチングされ、パネル及び第２キャパシタＣ２の電圧を放電し、第１キャパシタＣ１に電圧を印加するようにスイッチングする。
【０１５４】
ここで、第１及び第２電圧源Ｖ１，Ｖ２は、±Ｖｓ／４サステイン電圧を供給し、第１及び第２キャパシタＣ１，Ｃ２は、±Ｖｓ／４電圧を充電及び放電する。
【０１５５】
そして、第１及び第２キャパシタＣ１，Ｃ２は、直列に連結される。
【０１５６】
第１スイッチング部は、第１及び第２キャパシタＣ１、Ｃ２間の第１ノードｎ１と第１電圧源Ｖ１間に電気的に連結される第１スイッチＱ１と、パネルと第１キャパシタＣ１間に電気的に連結される第２スイッチＱ２とからなる。
【０１５７】
第２スイッチング部は、パネルと第２スイッチＱ２間の第３ノードｎ３と第２キャパシタＣ２との間に電気的に連結される第３スイッチＱ３と、第１及び第２キャパシタＣ１、Ｃ２間の第２ノードｎ２と第２電圧源Ｖ２との間に電気的に連結される第４スイッチＱ４と、からなる。
【０１５８】
そして、第１キャパシタＣ１と第２スイッチＱ２間の第４ノードｎ４と第１接地との間には、第１ダイオードＤ２１が電気的に連結され、第１ノードｎ１と第２ノードｎ２間には、第２ダイオードＤ２２が電気的に連結され、第２キャパシタＣ２と第３スイッチＱ３間の第５ノードｎ５と第２接地間には、第３ダイオードＤ２３が電気的に連結される。
【０１５９】
このように、本発明のＰＤＰ駆動装置では、プラズマディスプレイパネルに形成されたサステイン電極側に、ポジティブ電圧とネガティブ電圧でスイング（swing）するサステインパルスを印加する。このＰＤＰ駆動装置は、プラズマディスプレイパネルに形成されたスキャン電極と、サステイン電極を駆動するためのスキャン駆動部と、サステイン駆動部とからなる。図１９では、スキャン駆動部とサステイン駆動部の構成が同一なので、スキャン駆動部に挙げて説明する。
【０１６０】
図１９に示すように、本発明の第５実施例によるプラズマディスプレイパネル駆動装置のサステイン駆動部は、ポジティブ電圧を供給するための第１電圧源Ｖ１と、第１キャパシタＣ１及びネガティブ電圧を供給するための第２電圧源Ｖ２と、第２キャパシタＣ２とを備える。
【０１６１】
このようなサステイン駆動部で、ポジティブ電圧を供給する時に、第１電圧源Ｖ１は、第２キャパシタＣ２に電圧を充電し、ネガティブ電圧を供給する時第２電圧源Ｖ２は、第１キャパシタＣ１に電圧を充電する。この時、第１電圧源Ｖ１から供給される電圧の大きさは、ポジティブ電圧大きさの１／２であり、第２電圧源Ｖ２から供給される電圧の大きさは、ネガティブ電圧大きさの１／２である。このようなポジティブ電圧とネガティブ電圧の電位差は、サステイン放電電圧である。
【０１６２】
本発明の第５実施例では、第１キャパシタＣ１と第２キャパシタＣ２に充電される電圧の大きさが同一であり、この時、第１キャパシタＣ１と第２キャパシタＣ２に充電される電圧の大きさは、ポジティブ電圧またはネガティブ電圧大きさの１／２である。
【０１６３】
また、本発明の第５実施例によるサステイン駆動部は、第１電圧源Ｖ１から電圧供給を制御する第１スイッチＱ１と、サステイン電極への前記ポジティブ電圧供給を制御する第２スイッチＱ２をさらに備える。この時、第１スイッチＱ１と第２スイッチＱ２は、同時にターンオンまたはターンオフされる。
【０１６４】
また、本発明の第５実施にによるサステイン駆動部は、第２電圧源Ｖ２からの電圧供給を制御する第３スイッチＱ３と、サステイン電極へのネガティブ電圧供給を制御する第４スイッチＱ４をさらに備える。この時、第３スイッチＱ３と第４スイッチＱ４は、同時にターンオンまたはターンオフされる。図１９において、サステイン駆動部の構成要素、すなわち、Ｖ３、Ｖ４、Ｃ３、Ｃ４、Ｑ５〜Ｑ８は、スキャン駆動部のＶ１、Ｖ２、Ｃ１、Ｃ２、Ｑ１〜Ｑ４にそれぞれ対応する。
【０１６５】
このように構成される本発明の第５実施例によるプラズマディスプレイパネル駆動装置におけるサステイン駆動部の動作特性について説明すると、下記の通りである。
【０１６６】
図２０Ａは、図１９のスイッチのターンオン及びターンオフ状態を示すタイミング図であり、図２０Ｂは、図２０Ａのタイミング図による出力波形を示す図である。
【０１６７】
図２０Ａ及び図２０Ｂを参照すると、まず、ｔ０では、第５スイッチＱ５及び第６スイッチＱ６がターンオフされ、これと同時に、第７スイッチＱ７及び第８スイッチＱ８がターンオンされる。この時、第１スイッチＱ１及び第２スイッチＱ２は、ターンオフ状態を維持し、第３スイッチＱ３及び第４スイッチＱ４は、ターンオン状態を維持する。これにより、サステイン電極の出力波形がネガティブ電圧に下降し、スキャン電極の出力波形はネガティブ電圧を維持する。
【０１６８】
その後、ｔ１では、第１スイッチＱ１及び第２スイッチＱ２がターンオンされ、これと同時に第３スイッチＱ３及び第４スイッチＱ４がターンオフされる。この時、第５スイッチＱ５及び第６スイッチＱ６は、ターンオフ状態を維持し、第７スイッチＱ７及び第８スイッチＱ８は、ターンオン状態を維持する。これにより、スキャン電極の出力波形がポジティブ電圧に上昇し、サステイン電極の出力波形はネガティブ電圧を維持する。したがって、サステイン電極にはネガティブ電圧が印加され、スキャン電極にはポジティブ電圧が印加され、サステイン放電が始まる。このようなサステイン放電は、ｔ２まで維持される。
【０１６９】
その後、ｔ２では、第１スイッチＱ１及び第２スイッチＱ２がターンオフされ、これと同時に第３スイッチＱ３及び第４スイッチＱ４がターンオンされる。この時、第５スイッチＱ５及び第６スイッチＱ６は、ターンオフ状態を維持し、第７スイッチＱ７及び第８スイッチＱ８はターンオン状態を維持する。これにより、スキャン電極の出力波形がネガティブ電圧に下降し、サステイン電極の出力波形はネガティブ電圧を維持する。この時、ｔ２まで維持されていたサステイン放電は、終了する。
【０１７０】
その後、ｔ３では、第５スイッチＱ５及び第６スイッチＱ６がターンオンされ、これと同時に第７スイッチＱ７及び第８スイッチＱ８はターンオフされる。この時、第１スイッチＱ１及び第２スイッチＱ２はターンオフ状態を維持し、第３スイッチＱ３及び第４スイッチＱ４はターンオン状態を維持する。これにより、サステイン電極の出力波形が、ポジティブ電圧に上昇し、スキャン電極の出力波形は、ネガティブ電圧を維持する。したがって、サステイン電極にはポジティブ電圧が印加され、スキャン電極にはネガティブ電圧が印加され、サステイン放電が始まる。このようなサステイン放電は、ｔ４まで維持される。このような１周期のサステインパルスが、プラズマディスプレイパネルのスキャン電極及びサステイン電極に印加される。
【０１７１】
本発明の第５実施例によるサステイン駆動部の電圧供給源では、±Ｖｓ／４電源を供給する。これにより、電圧供給源の電圧レベルが低くなり、電源回路設計が容易となる。また、本発明の第５実施例によるサステイン駆動部の電圧供給源は、アドレス電極を駆動するための電圧源としても使用可能である。
【０１７２】
以下、上記のような効果を有する本発明の第５実施例によるプラズマディスプレイパネル駆動装置におけるサステイン駆動部の電圧供給経路について説明する。
【０１７３】
図２１Ａ及び図２１Ｂは、本発明の第５実施例によるプラズマディスプレイパネル駆動装置におけるサステイン駆動部の電圧供給経路を示す図である。
【０１７４】
まず、図２１Ａを参照すると、第１スイッチＱ１及び第２スイッチＱ２がターンオンされ、第１供給源Ｖ１の電圧が第２キャパシタＣ２に−Ｖｓ／４を充電すると同時に、第１キャパシタＣ１にあらかじめ充電されたＶｓ／４と加算され、プラズマディスプレイパネルのスキャン電極にＶｓ／２が供給される。
【０１７５】
図２１Ｂを参照すると、第３スイッチＱ３及び第４スイッチＱ４がターンオンされ、第２供給源Ｖ２の電圧が第１キャパシタＣ１にＶｓ／４を充電すると同時に、第２キャパシタＣ２にあらかじめ充電された−Ｖｓ／４と加算され、プラズマディスプレイパネルのスキャン電極に−Ｖｓ／２が供給される。
【０１７６】
このような本発明の第５実施例によるプラズマディスプレイパネル駆動装置は、より效率的な駆動のため、図２２に示すように、エネルギー供給及び回収回路部をさらに備えても良い。
【０１７７】
図２２は、本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造を示す図である。
【０１７８】
図２２を参照すると、本発明の第５実施例によるプラズマディスプレイパネル駆動装置は、エネルギー供給及び回収回路５１０，５２０をさらに備える。
【０１７９】
エネルギー供給及び回収回路５１０，５２０は、スキャン駆動部とサステイン駆動部にそれぞれ含まれるもので、以下では、説明の簡略化のために、エネルギー供給及び回収回路５１０についてのみ説明する。グラウンド電圧を供給するためのグラウンド電圧源、プラズマディスプレイパネルにエネルギーを供給して回収するためのインダクタＬ１、及び動作タイミングを制御するためのエネルギー供給スイッチＱ９、及びエネルギー回収スイッチＱ１０を備える。
【０１８０】
この構成により、プラズマディスプレイパネル駆動時に発生する無効電力を回収しこれを再び供給することによって、プラズマディスプレイパネルのエネルギー効率が向上する。
【０１８１】
図２３Ａ乃至図２３Ｂは、本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造の動作特性を説明するための図である。
【０１８２】
図２３Ａでは、エネルギー供給スイッチＱ９がターンオンされることによって、ポジティブ電圧が供給される前に所定のエネルギーがプラズマディスプレイパネルに供給される。
【０１８３】
図２３Ｂでは、エネルギー供給スイッチＱ９がターンオフされると同時に、第１スイッチＱ１及び第２スイッチＱ２がターンオンされることによって、所定のエネルギーが供給された後にポジティブ電圧がプラズマディスプレイパネルに供給される。
【０１８４】
図２３Ｃでは、エネルギー回収スイッチＱ１０がターンオンされることによって、ネガティブ電圧が供給される前に所定のエネルギーがプラズマディスプレイパネルから回収される。
【０１８５】
図２３Ｄでは、エネルギー回収スイッチＱ１０がターンオフされると同時に、第３スイッチＱ３及び第４スイッチＱ４がターンオンされることによって、所定のエネルギーが回収された後にネガティブ電圧がプラズマディスプレイパネルから回収される。
【０１８６】
このようにポジティブ電圧を供給する前に所定のエネルギーをあらかじめ供給し、ネガティブ電圧を供給する前に所定のエネルギーをあらかじめ回収することによって、プラズマディスプレイパネルのエネルギー効率が向上する。しかも、急激な電圧の上昇及び下降を抑制することによって、素子の損傷を防止できる。
【０１８７】
図２４は、本発明の第６実施例によるプラズマディスプレイパネル駆動装置を説明するための図である。
【０１８８】
図２４に示すように、本発明の第６実施例は、電圧源Ｖｐ１、第１及び第２キャパシタＣ１，Ｃ２、及び第１及び第２スイッチング部Ｑ１〜Ｑ４で構成される。
【０１８９】
ここで、第１及び第２キャパシタＣ１，Ｃ２は、電圧源の電圧を充電または放電し、第１スイッチング部は、電圧源と第１キャパシタＣ１の電圧をパネルに印加し、第２キャパシタＣ２に電圧を印加するようにスイッチングする。
【０１９０】
そして、第２スイッチング部は、第１スイッチング部と反対にスイッチングされ、パネル及び第２キャパシタＣ２の電圧を放電し、第１キャパシタＣ１に電圧を印加するようにスイッチングする。
【０１９１】
電圧源Ｖｐ１は、±Ｖｓ／４サステイン電圧を供給し、第１及び第２キャパシタＣ１、C２は、±Ｖｓ／４電圧を充電及び放電する。
【０１９２】
そして、第１及び第２キャパシタＣ１，Ｃ２は、直列に連結される。
【０１９３】
第１スイッチング部は、第１及び第２キャパシタＣ１，Ｃ２間の第１ノードｎ１と電圧源間に電気的に連結される第１スイッチＱ１と、パネルと第１キャパシタＣ１間に電気的に連結される第２スイッチＱ２とからなり、第２スイッチング部は、パネルと第２スイッチＱ２間の第３ノードｎ３と第２キャパシタＣ２間に電気的に連結される第３スイッチＱ３と、第１及び第２キャパシタＣ１，Ｃ２間の第２ノードｎ２と接地間に電気的に連結される第４スイッチＱ４とからなる。
【０１９４】
ここで、第１キャパシタＣ１と第１及び第２スイッチＱ１、Ｑ２は、並列に連結され、第２キャパシタＣ２と第３及び第４スイッチＱ３、Ｑ４は、並列に連結される。
【０１９５】
また、電圧源と第１スイッチＱ１間の第４ノードｎ４と、第１キャパシタＣ１と第２スイッチＱ２間の第５ノードｎ５との間には、第１ダイオードＤ３１が電気的に連結され、第１ノードｎ１と第２ノードｎ２間には、第２ダイオードＤ３２が電気的に連結され、第２ダイオードＤ３２と第２ノードｎ２間の第６ノードｎ６と第３ノードｎ３との間には、第３ダイオードＤ３３が電気的に連結され、第２キャパシタＣ２と第３スイッチＱ３間の第７ノードと第４スイッチＱ４と接地間の第８ノードｎ８との間には、第４ダイオードＤ３４が電気的に連結される。
【０１９６】
本発明の第６実施例によるプラズマディスプレイパネル駆動装置では、プラズマディスプレイパネルに形成されたサステイン電極側に、ポジティブ電圧とネガティブ電圧でスイング（swing）するサステインパルスを印加する。このようなＰＤＰ駆動装置は、プラズマディスプレイパネルに形成されたスキャン電極とサステイン電極を駆動するためのスキャン駆動部とサステイン電極駆動とからなる。スキャン駆動部とサステイン駆動部の構成が同一なので、スキャン駆動部のみを挙げて説明する。
【０１９７】
図２４を参照すると、本発明の第６実施例によるプラズマディスプレイパネル駆動装置によるスキャン駆動部は、ポジティブ電圧を供給するためのポジティブ電圧源Ｖｐ１と第１キャパシタＣ１及びネガティブ電圧を供給するためのグラウンド電圧源Ｖｇ１と第２キャパシタＣ２を備える。
【０１９８】
このようなスキャン駆動部でポジティブ電圧を供給する時、ポジティブ電圧源Ｖｐ１は、第２キャパシタＣ２に電圧を充電し、ネガティブ電圧を供給する時、ポジティブ電圧源Ｖｐ１は、第１キャパシタＣ１に電圧を充電する。この時、ポジティブ電圧源Ｖｐ１から供給される電圧の大きさは、ポジティブ電圧大きさの１／２であり、第１キャパシタＣ１と第２キャパシタＣ２に充電される電圧の大きさは、相互に異なる。すなわち、第１キャパシタＣ１に充電される電圧の大きさは、ポジティブ電圧の大きさの１／２であり、第２キャパシタＣ２に充電される電圧の大きさは、ネガティブ電圧の大きさと同一である。このようなポジティブ電圧とネガティブ電圧の電位差は、サステイン放電電圧である。
【０１９９】
また、本発明の第６実施例によるスキャン駆動部は、ポジティブ電圧源Ｖｐ１からの電圧供給を制御する第１スイッチＱ１と、サステイン電極へのポジティブ電圧供給を制御する第２スイッチＱ２をさらに備える。この時、第１スイッチＱ１と第２スイッチＱ２は、同時にターンオンまたはターンオフされる。
【０２００】
また、本発明の第６実施例によるスキャン駆動部は、グラウンド電圧源Ｖｇ１を制御する第３スイッチＱ３と、サステイン電極へのネガティブ電圧供給を制御する第４スイッチＱ４をさらに備える。この時、第３スイッチＱ３と第４スイッチＱ４は同時にターンオンまたはターンオフされる。図２４において、スキャン駆動部の構成要素、すなわち、Ｖｇ２、Ｃ３、Ｃ４、Ｑ５〜Ｑ８は、サステイン駆動部のＶｐ、Ｖｇ、Ｃ１、Ｃ２、Ｑ１〜Ｑ４にそれぞれ対応する。
【０２０１】
このように構成される本発明の第６実施例によるプラズマディスプレイパネル駆動装置の動作特性について説明すると、下記の通りである。
【０２０２】
図２５Ａは、図２４のスイッチのターンオン及びターンオフ状態を示すタイミング図で、図２５Ｂは、図２５Ａのタイミング図による出力波形を示す図である。
【０２０３】
図２５Ａ及び図２５Ｂを参照すると、まずｔ０では、第５スイッチＱ５及び第６スイッチＱ６がターンオフされ、これと同時に第７スイッチＱ７及び第８スイッチＱ８がターンオンされる。この時、第１スイッチＱ１及び第２スイッチＱ２は、ターンオフ状態を維持し、第３スイッチＱ３及び第４スイッチＱ４は、ターンオン状態を維持する。これにより、サステイン電極の出力波形がネガティブ電圧に下降し、スキャン電極の出力波形はネガティブ電圧を維持する。
【０２０４】
その後、ｔ１では第１スイッチＱ１及び第２スイッチＱ２がターンオンされ、これと同時に第３スイッチＱ３及び第４スイッチＱ４がターンオフされる。この時、第５スイッチＱ５及び第６スイッチＱ６はターンオフ状態を維持し、第７スイッチＱ７及び第８スイッチＱ８はターンオン状態を維持する。これにより、スキャン電極の出力波形がポジティブ電圧に上昇し、サステイン電極の出力波形はネガティブ電圧を維持する。したがって、サステイン電極にはネガティブ電圧が印加され、スキャン電極にはポジティブ電圧が印加され、サステイン放電が始まる。このようなサステイン放電は、ｔ２まで維持される。
【０２０５】
その後、ｔ２では、第１スイッチＱ１及び第２スイッチＱ２がターンオフされ、これと同時に第３スイッチＱ３及び第４スイッチＱ４がターンオンされる。この時、第５スイッチＱ５及び第６スイッチＱ６はターンオフ状態を維持し、第７スイッチＱ７及び第８スイッチＱ８はターンオン状態を維持する。これにより、スキャン電極の出力波形がネガティブ電圧に下降し、サステイン電極の出力波形はネガティブ電圧を維持する。この時、ｔ２まで維持されたサステイン放電は、終了する。
【０２０６】
その後、ｔ３では第５スイッチＱ５及び第６スイッチＱ６がターンオンされ、これと同時に第７スイッチＱ７及び第８スイッチＱ８はターンオフされる。この時、第１スイッチＱ１及び第２スイッチＱ２はターンオフ状態を維持し、第３スイッチＱ３及び第４スイッチＱ４はターンオン状態を維持する。これにより、サステイン電極の出力波形がポジティブ電圧に上昇して、スキャン電極の出力波形はネガティブ電圧を維持する。したがって、サステイン電極にはポジティブ電圧が印加され、スキャン電極にはネガティブ電圧が印加され、サステイン放電が始まる。このようなサステイン放電は、ｔ４まで維持される。このような１周期のサステインパルスがプラズマディスプレイパネルのスキャン電極及びサステイン電極に印加される。
【０２０７】
本発明の第６実施例によるＰＤＰ駆動装置のスキャン駆動部及びサステイン駆動部の電圧供給源では、Ｖｓ／４電源を供給する。これにより、電圧供給源の電圧レベルが低くなり、電源回路設計が容易となる。また、本発明の第６実施例によるサステイン駆動部の電圧供給源は、アドレス電極を駆動するための電圧源としても使用可能である。また、±Ｖｓ／４電源を供給する本発明の第５実施例と違い、−Ｖｓ／４電源を供給しないため、設計が容易で、プラズマディスプレイパネルの製造単価を低減できる。
【０２０８】
以下、上記の効果を持つ本発明の第６実施例によるプラズマディスプレイパネル駆動装置におけるサステイン駆動部の電圧供給経路について説明する。
【０２０９】
図２６Ａ及び図２６Ｂは、本発明の第６実施例によるプラズマディスプレイパネル駆動層におけるサステイン駆動部の電圧供給経路を示す図である。
【０２１０】
まず、図２６Ａを参照すると、第１スイッチＱ１及び第２スイッチＱ２がターンオンされ、ポジティブ電圧供給源Ｖｐ１の電圧が第１キャパシタＣ１にあらかじめ充電されたＶｓ／４と加算されて、プラズマディスプレイパネルのスキャン電極にＶｓ／２が供給される。これと同時に、−Ｖｓ／２が第２キャパシタＣ２に充電される。
【０２１１】
図２６Ｂを参照すると、第３スイッチＱ３及び第４スイッチＱ４がターンオンされ、プラズマディスプレイパネルからグラウンド電圧源Ｖg１まで電流経路を形成することによって、第２キャパシタＣ２にあらかじめ充電された−Ｖｓ／２が、プラズマディスプレイパネルに供給される。これと同時に、ポジティブ電圧源Ｖｐ１とグラウンド電圧源Ｖｇ１が他の電流経路を形成することによって、第１キャパシタＣ１にＶｓ／４が充電される。
【０２１２】
このような本発明の第６実施例によるプラズマディスプレイパネルのサステイン駆動部は、より效率的な駆動のために、図２７に示すように、エネルギー供給及び回収回路をさらに備えても良い。
【０２１３】
図２７は、本発明の第６実施例によるプラズマディスプレイパネル駆動装置のサステイン駆動部の変形された構造を示す図である。
【０２１４】
図２７を参照すると、本発明の第６実施例によるプラズマディスプレイパネル駆動装置のサステイン駆動部は、エネルギー供給及び回収回路をさらに備える。
【０２１５】
エネルギー供給及び回収回路９１０，９２０は、グラウンド電圧を供給するためのグラウンド電圧源ＧＮＤ、プラズマディスプレイパネルにエネルギーを供給して回収するためのインダクタＬ１、動作タイミングを制御するためのエネルギー供給スイッチＱ９及びエネルギー回収スイッチＱ１０を備える。
【０２１６】
この構成により、プラズマディスプレイパネル駆動時に発生する無効電力を回収しこれを再び供給することによって、プラズマディスプレイパネルのエネルギー効率が向上する。
【０２１７】
図２８Ａ乃至図２８Ｄは、本発明の第６実施例によるプラズマディスプレイパネル駆動装置のサステイン駆動部の変形された構造の動作特性を説明するための図である。
【０２１８】
図２８Ａでは、エネルギー供給スイッチＱ９がターンオンされることによって、ポジティブ電圧が供給される前に所定のエネルギーがプラズマディスプレイパネルに供給される。
【０２１９】
図２８Ｂでは、エネルギー供給スイッチＱ９がターンオフされると同時に、第１スイッチＱ１及び第２スイッチＱ２がターンオンされることによって、所定のエネルギーに続いてポジティブ電圧がプラズマディスプレイパネルに供給される。
【０２２０】
図２８Ｃでは、エネルギー回収スイッチＱ１０がターンオンされることによって、ネガティブ電圧が供給される前に所定のエネルギーがプラズマディスプレイパネルから回収される。
【０２２１】
図２８Ｄでは、エネルギー回収スイッチＱ１０がターンオフされると同時に、第３スイッチＱ３及び第４スイッチＱ４がターンオンされることによって、所定のエネルギーが回収され、ネガティブ電圧がプラズマディスプレイパネルから回収される。
【０２２２】
このように、ポジティブ電圧を供給する前に所定のエネルギーをあらかじめ供給し、ネガティブ電圧を供給する前に所定のエネルギーをあらかじめ回収することによって、プラズマディスプレイパネルのエネルギー効率が向上する。しかも、急激な電圧の上昇及び下降を抑制することによって素子の損傷を防止できる。
【０２２３】
以上説明した内容から、本発明の技術思想を逸脱しない範囲で種々の変更及び修正が可能であることは、当該技術分野における通常の知識を持つ者にとっては明らかである。
【０２２４】
したがって、本発明の技術的範囲は、具体的な実施例に限定されてはいけなく、特許請求の範囲によって決められるべきである。
【図面の簡単な説明】
【０２２５】
【図１】一般のプラズマディスプレイパネルの構造を示す断面図である。
【図２】図１のプラズマディスプレイパネルを駆動するために印加される駆動波形を示す図である。
【図３】本発明によるプラズマディスプレイパネルの駆動方法を説明するための図である。
【図４】本発明の第１実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【図５】図４のスイッチのオン／オフタイミングを示す図である。
【図６】本発明の第２実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【図７Ａ】図６の電流経路を示す図である。
【図７Ｂ】図６の電流経路を示す図である。
【図８】本発明の第３実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【図９Ａ】図８に示す各部の波形図である。
【図９Ｂ】図８に示す各部の波形図である。
【図９Ｃ】図８に示す各部の波形図である。
【図９Ｄ】図８に示す各部の波形図である。
【図９Ｅ】図８に示す各部の波形図である。
【図９Ｆ】図８に示す各部の波形図である。
【図１０】サスダウン区間ＳＤＰにおける電流経路を示す図である。
【図１１】サスアップ区間ＳＵＰにおける電流経路を示す図である。
【図１２】本発明の第４実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【図１３】図１２の駆動装置の動作を説明するための図である。
【図１４】図１２の駆動装置の動作を説明するための図である。
【図１５】図１２の駆動装置の動作を説明するための図である。
【図１６】図１２の駆動装置の動作を説明するための図である。
【図１７】図１２の駆動装置の具現例を示す図である。
【図１８Ａ】図１７の駆動装置によって発生するサステインパルスを示す波形図である。
【図１８Ｂ】図１７の駆動装置によって共振する電流の波形図である。
【図１９】本発明の第５実施例によるプラズマディスプレイパネル駆動装置を示す図である。
【図２０Ａ】図１９のスイッチのターンオン及びターンオフ状態を示すタイミング図である。
【図２０Ｂ】図２０Ａのタイミング図による出力波形を示す図である。
【図２１Ａ】本発明の第５実施例によるプラズマディスプレイパネルのサステイン駆動部の電圧供給経路を示す図である。
【図２１Ｂ】本発明の第５実施例によるプラズマディスプレイパネルのサステイン駆動部の電圧供給経路を示す図である。
【図２２】本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造を示す図である。
【図２３Ａ】本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造における動作特性を説明するための図である。
【図２３Ｂ】本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造における動作特性を説明するための図である。
【図２３Ｃ】本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造における動作特性を説明するための図である。
【図２３Ｄ】本発明の第５実施例によるプラズマディスプレイパネル駆動装置の変形された構造における動作特性を説明するための図である。
【図２４】本発明の第６実施例によるプラズマディスプレイパネル駆動装置を説明するための図である。
【図２５Ａ】図２４のスイッチのターンオン及びターンオフ状態を示すタイミング図である。
【図２５Ｂ】図２５Ａのタイミング図による出力波形を示す図である。
【図２６Ａ】本発明の第６実施例によるプラズマディスプレイパネルのサステイン駆動部の電圧供給経路を示す図である。
【図２６Ｂ】本発明の第６実施例によるプラズマディスプレイパネルのサステイン駆動部の電圧供給経路を示す図である。
【図２７】本発明の第６実施例によるプラズマディスプレイパネル駆動装置の変形された構造を示す図である。
【図２８Ａ】本発明の第６実施例によるプラズマディスプレイパネルの変形された構造における動作特性を説明するための図である。
【図２８Ｂ】本発明の第６実施例によるプラズマディスプレイパネルの変形された構造における動作特性を説明するための図である。
【図２８Ｃ】本発明の第６実施例によるプラズマディスプレイパネルの変形された構造における動作特性を説明するための図である。
【図２８Ｄ】本発明の第６実施例によるプラズマディスプレイパネルの変形された構造における動作特性を説明するための図である。
【図１】
2007058224.tif 000003
【図２】
2007058224.tif 000004
【図３】
2007058224.tif 000005
【図４】
2007058224.tif 000006
【図５】
2007058224.tif 000007
【図６】
2007058224.tif 000008
【図７Ａ】
2007058224.tif 000009
【図７Ｂ】
2007058224.tif 000010
【図８】
2007058224.tif 000011
【図９Ａ】
2007058224.tif 000012
【図９Ｂ】
2007058224.tif 000013
【図９Ｃ】
2007058224.tif 000014
【図９Ｄ】
2007058224.tif 000015
【図９Ｅ】
2007058224.tif 000016
【図９Ｆ】
2007058224.tif 000017
【図１０】
2007058224.tif 000018
【図１１】
2007058224.tif 000019
【図１２】
2007058224.tif 000020
【図１３】
2007058224.tif 000021
【図１４】
2007058224.tif 000022
【図１５】
2007058224.tif 000023
【図１６】
2007058224.tif 000024
【図１７】
2007058224.tif 000025
【図１８Ａ】
2007058224.tif 000026
【図１８Ｂ】
2007058224.tif 000027
【図１９】
2007058224.tif 000028
【図２０Ａ】
2007058224.tif 000029
【図２０Ｂ】
2007058224.tif 000030
【図２１Ａ】
2007058224.tif 000031
【図２１Ｂ】
2007058224.tif 000032
【図２２】
2007058224.tif 000033
【図２３Ａ】
2007058224.tif 000034
【図２３Ｂ】
2007058224.tif 000035
【図２３Ｃ】
2007058224.tif 000036
【図２３Ｄ】
2007058224.tif 000037
【図２４】
2007058224.tif 000038
【図２５Ａ】
2007058224.tif 000039
【図２５Ｂ】
2007058224.tif 000040
【図２６Ａ】
2007058224.tif 000041
【図２６Ｂ】
2007058224.tif 000042
【図２７】
2007058224.tif 000043
【図２８Ａ】
2007058224.tif 000044
【図２８Ｂ】
2007058224.tif 000045
【図２８Ｃ】
2007058224.tif 000046
【図２８Ｄ】
2007058224.tif 000047
【外国語明細書】
Title of Invention
APPARATUS AND METHOD FOR DRIVING PLASMA DISPLAY PANEL
・  This application claims the benefit of Korean Patent Application No. 10-2005-0078489 filed on August 25, 2005, 10-2005-0091355 filed on September 29, 2005, 10-2005-0100159, filed on October 24, 2005, which is hereby incorporated by reference as if fully set forth herein.
BACKGROUND OF THE INVENTION
Field of the Invention
・  The present invention relates to a plasma display panel, and more particularly to an apparatus and a method for driving a plasma display panel using a half sustain driving scheme.
Discussion of the Related Art
・  Generally, plasma display panels are known as a display device in which vacuum ultraviolet (VUV) rays generated in accordance with gas discharge carried out in the interior of a panel strike phosphors on an inner surface of the panel, thereby generating light.  Such a plasma display panel mainly includes a front substrate 1 and a back substrate 3, as shown in FIG. 1.
・  The plasma display panel also includes a scan electrode and a sustain electrode which are designated by the same reference numeral, namely, “4”, in FIG. 1.  The scan and sustain electrodes 4 are formed on the front substrate 1.  The plasma display panel further includes a dielectric layer 6 laminated over the scan and sustain electrodes 4, and a dielectric protection layer 8 formed over the dielectric layer 6.
・  Each of the scan and sustain electrodes 4 is composed of a transparent electrode 4a having a relatively large width, and a bus electrode 4b having a relatively small width.  The transparent electrode 4a is made of a transparent electrode material such as indium tin oxide (ITO), to allow visible rays to pass through the transparent electrode 4a.  The bus electrode 4b is made of a metal material, and adapted to compensate for a surface resistance of the transparent electrode 4a.
・  When a drive signal for driving the plasma display panel is supplied to the scan and sustain electrode 4, wall charge is accumulated in the dielectric layer 6.  The dielectric protection layer 8 prevents the dielectric layer 6 from being damaged due to sputtering, and enhances an efficiency of discharging secondary electrons.
・  An address electrode 5 is formed on the back substrate 3 such that the address electrode 5 extends orthogonally to the scan and sustain electrodes 4.  A dielectric layer 7 is formed over the address electrode 5.  The dielectric layer 7 functions to accumulate wall charge.
・  A barrier rib 2 is formed on the dielectric layer 7, to define a discharge space.  A phosphor layer 9 is coated over side surfaces of the barrier rib 2 and a surface of the dielectric layer 7 corresponding to a bottom of the discharge space.  The phosphor layer 9 is excited by ultraviolet rays generated during plasma discharge, thereby emitting visible rays of red, green, or blue.
・  Practically, the plasma display panel displays an image in accordance with a discharge occurring between a plurality of address electrodes X arranged in columns and a plurality of scan electrodes Y and sustain electrodes Z arranged in rows.
・  As shown in FIG. 2, the plasma display panel is driven in accordance with a driving waveform basically providing a reset period R, an address period A, and a sustain period S.  In the reset period R, a setup reset signal R_up and a setdown reset signal R_dn are continuously supplied.
・  When the setup reset signal R_up is supplied, a reset discharge is generated between the scan electrodes Y and the sustain electrodes Z.  As a result, wall charge is accumulated in the dielectric layer on the scan electrodes Y and sustain electrodes Z.  On the other hand, when the setdown reset signal R_dn is supplied, the wall charge accumulated in discharge cells is erased, to secure a desired operation margin of the driving circuit.
・  A positive (+) data pulse according to image data is applied to the address electrode X in an address period A.  In the address period A, a negative (-) scan pulse opposite to the data pulse is also applied to the scan electrode Y.  In the cell associated with the application of the data pulse, an address discharge occurs due to a voltage difference between the data pulse and the scan pulse.
・  In a sustain period S, sustain pulses are alternately supplied to the scan electrode Y and the sustain electrode Z.  When a sustain pulse is supplied to the cell where an address discharge has occurred, a sustain discharge occurs.  Thus, an image is displayed.
・  The difference between high and low voltage levels of the sustain pulse supplied to the scan electrode Y or sustain electrode Z in the sustain period S is referred to as a sustain voltage Vs.  Where the low and high voltage levels of the sustain pulse correspond to half of the sustain voltage Vs, namely, Vs/2, this driving method is called a “half sustain driving scheme”.
・  In accordance with the half sustain driving scheme, the low-level voltage of the sustain pulse is not a ground voltage, but a negative (-) voltage, and has a level corresponding to half of the sustain voltage Vs, namely, Vs/2.
・  Referring to FIG. 2, reset signals are shown which are applied to the scan electrode Y for a reset period R.  The setup reset signal R_up ascends from a ground level GND to about half of the sustain voltage Vs, namely, Vs/2, and then further ascends to 100 to 150V in the form of a ramp waveform.  The setdown reset signal R_dn descends to about half of the sustain voltage Vs, namely, Vs/2, and then further descends to about -300 V in the form of a ramp waveform.
・  A scan voltage Vsc is applied to the scan electrode Y in an address period A.  The application of the scan voltage Vsc is carried out under the condition in which the setdown reset signal R_dn has a minimum voltage level of -Vy.
・  When a data pulse dp according to image data is applied to the address electrode X, a scan pulse opposite to the data pulse is applied to the scan electrode.  In accordance with the application of the scan pulse, the voltage of the scan electrode is reduced to a level of -Vy.
・  When a sustain period S is begun, sustain pulses are alternately applied to the scan electrode Y and the sustain electrode Z.  The sustain pulses have a voltage level ascending from the ground level GND by “Vs/2” in a positive direction, and descending from the ground level GND by “Vs/2” in a negative direction.
・  In accordance with the half sustain driving scheme, wall charge is formed in the scan electrode Y and the sustain electrode Z, similarly to conventional cases in which a sustain discharge is carried out in accordance with repeated ascending/descending of sustain pulses from the ground voltage level to the sustain voltage level.
・  In addition, the electric field, which is formed between the scan electrode Y and the address electrode X or between the sustain electrode Z and the address electrode X when a discharge occurs between the scan electrode Y and the sustain electrode Z during the sustain period S, is weaker that those of conventional cases.  Accordingly, formation of latent images is reduced.  Also, an improvement in efficiency is achieved.
・  In order to drive a plasma display panel in accordance with the half sustain driving scheme, however, it is necessary to use separate voltage sources for supplying a positive sustain voltage component of Vs/2 and a negative sustain voltage component of -Vs/2.
・  Use of such separate voltage sources for supplying a positive sustain voltage component of Vs/2 and a negative sustain voltage component of -Vs/2 causes a complex and expensive configuration of the power supply for supplying desired voltages to the plasma display panel.
・  For this reason, it is necessary to provide a circuit configuration capable of supplying both the positive sustain voltage component of Vs/2 and the negative sustain voltage component of -Vs/2 using a single voltage source, for application of sustain pulses.
・  However, where such a circuit using a single voltage source is configured, it is necessary to use switches of a number corresponding to two times or more the number of switches required in conventional cases using the half sustain driving scheme.  As a result, there is a problem of an increase in the costs required to configure the circuit.
・  The increased number of switches causes complicated control for ON/OFF of the switches.  This causes a complex configuration of gate drive terminals of FETs used for the switches.  As a result, a degradation in reliability and efficiency occurs.
・  In particular, when the number of switches, through which current passes, is increased, noise or distortion is generated at the waveform applied to the scan electrode Y or sustain electrode Z.  Therefore, it is desirable to reduce the number of switches, in order to achieve an efficient and reliable half sustain driving operation using a single voltage source.
SUMMARY OF THE INVENTION
・  Accordingly, the present invention is directed to an apparatus and a method for driving a plasma display panel that substantially obviate one or more problems due to limitations and disadvantages of the related art.
・  An object of the present invention is to provide an apparatus and a method for driving a plasma display panel, which are capable of simplifying circuits required for the driving of the plasma display panel, thereby achieving an enhancement in the reliability and efficiency of the circuits.
・  Another object of the present invention is to provide an apparatus and a method for driving a plasma display panel, which are capable of reducing power consumption required for the driving of the plasma display panel, thereby achieving an enhancement in energy efficiency.
・  Additional advantages, objects, and features of the invention will be set forth in part in the description which follows and in part will become apparent to those having ordinary skill in the art upon examination of the following or may be learned from practice of the invention.  The objectives and other advantages of the invention may be realized and attained by the structure particularly pointed out in the written description and claims hereof as well as the appended drawings.
・  To achieve these objects and other advantages and in accordance with the purpose of the invention, as embodied and broadly described herein, an apparatus for driving a plasma display panel, comprises: a voltage source; a capacitor charged with a voltage supplied from the voltage source, or discharging the charged voltage; a first switching unit for performing a switching operation to apply the voltage from the voltage source to the capacitor and a panel, or to apply the charged voltage from the capacitor to the panel; and a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the capacitor, or to apply the voltage from the voltage source to the capacitor and to discharge the voltage from the panel.
・  The voltage supplied from the voltage source may be ±1/2 of a sustain voltage.  The capacitor may be charged with and may discharge a voltage corresponding to ±1/2 of the sustain voltage.
・  In another aspect of the present invention, an apparatus for driving a plasma display panel, comprises: a voltage source; a first switch for performing a switching operation to apply a voltage from the voltage source to a panel; a capacitor charged with a voltage supplied from the voltage source in accordance with the switching operation of the first switch; and a second switch and a third switch for performing a switching operation reverse to the switching operation of the first switch, to discharge a voltage from the panel and to discharge the charged voltage from the capacitor. 
・  In another aspect of the present invention, an apparatus for driving a plasma display panel, comprises: a voltage source; a first switch for performing a switching operation to apply a negative voltage from the voltage source to a panel; a capacitor charged with a positive voltage in accordance with the switching operation of the first switch; and a second switch and a third switch for performing a switching operation reverse to the switching operation of the first switch, to apply the charged voltage from the capacitor to the panel. 
・  In another aspect of the present invention, an apparatus for driving a plasma display panel, comprises: a voltage source; a first capacitor and a second capacitor charged with a voltage supplied from the voltage source, or discharging the charged voltage; a first switching unit for performing a switching operation to apply the voltage from the voltage source and the charged voltage from the first capacitor to a panel, or to apply the voltage from the voltage source to the second capacitor; and a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the second capacitor, or to apply the voltage from the voltage source to the first capacitor. 
・  The voltage supplied from the voltage source may be ±1/4 of a sustain voltage.  Each of the first and second capacitors may be charged with and may discharge a voltage corresponding to ±1/4 of the sustain voltage.
・  In another aspect of the present invention, an apparatus for driving a plasma display panel, comprises:a first voltage source and a second voltage source;a first capacitor charged with a voltage supplied from the second voltage source, or discharging the charged voltage;a second capacitor charged with a voltage supplied from the first voltage source, or discharging the charged voltage;a first switching unit for performing a switching operation to apply the voltage from the first voltage source and the charged voltage from the first capacitor to a panel, or to apply the voltage from the first voltage source to the second capacitor;and a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the second capacitor, or to apply the voltage from the second voltage source to the first capacitor. 
・  The voltage supplied from each of the first and second voltage sources may be ±1/4 of a sustain voltage.  Each of the first and second capacitors may be charged with and discharges a voltage corresponding to ±1/4 of the sustain voltage.
・  In another aspect of the present invention, a method for driving a plasma display panel using a plasma display panel driving apparatus including a first switch, a second switch, and a third switch electrically connected between the panel and a voltage source comprises: turning on the first switch, and turning off the second switch and the third switch, to apply a maximum voltage of a sustain pulse to the panel and to charge the capacitor; and turning off the first switch, and turning on the second switch and the third switch, to apply a minimum voltage of the sustain pulse to the panel and to discharge the voltage of the capacitor.
・  In another aspect of the present invention, a method for driving a plasma display panel using a plasma display panel driving apparatus including a first switch, a second switch, and a third switch electrically connected between the panel and a voltage source comprises: turning on the first switch and the second switch, and turning off the third switch, to apply a maximum voltage of a sustain pulse to the panel and to discharge a voltage from the capacitor; and turning off the first switch and the second switch, and turning on the third switch, to apply a minimum voltage of the sustain pulse to the panel and to charge the capacitor.
・  In still another aspect of the present invention, a method for driving a plasma display panel using a plasma display panel driving apparatus including a first switch, a second switch, a third switch, a fourth switch, a first capacitor, and a second capacitor electrically connected between the panel and a voltage source, comprises: turning on the first switch and the second switch, and turning off the third switch and the fourth switch, to discharge a voltage from the first capacitor and to charge the second capacitor, thereby applying a maximum voltage of a sustain pulse to the panel; and turning off the first switch and the second switch, and turning on the third switch and the fourth switch, to charge the first capacitor and to discharge a voltage from the second capacitor, thereby applying a minimum voltage of the sustain pulse to the panel.
・  It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed.
DETAILED DESCRIPTION OF THE INVENTION
・  Reference will now be made in detail to the preferred embodiments of the present invention associated with a drying apparatus, examples of which are illustrated in the accompanying drawings.  Wherever possible, the same reference numbers will be used throughout the drawings to refer to the same or like parts.
・  FIG. 3 is a block diagram for explaining a method for driving a plasma display panel in accordance with the present invention.  FIG. 4 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a first embodiment of the present invention.  FIG. 5 is a timing diagram illustrating ON/OFF timings of switches shown in FIG. 4.
・  Referring to FIG. 3, a plasma display panel, to which the present invention is applied, is shown.  As shown in FIG. 3, the plasma display panel includes a plurality of address electrodes X arranged in columns, a plurality of scan electrodes Y arranged in rows, and a plurality of sustain electrodes Z arranged in rows.  The scan electrodes Y correspond to the sustain electrodes Z, respectively.  The sustain electrodes Z are connected together at one-side ends thereof such that they receive the same voltage.
・  The plasma display panel is manufactured by bonding a front panel on which the scan electrodes Y and sustain electrodes Z are formed to extend in parallel, and a back panel on which the address electrodes X are formed.  The scan electrodes Y and sustain electrodes Z perpendicularly cross the address electrodes X while facing the address electrodes X at opposite sides of discharge spaces.  Each discharge space is defined in a region where one scan electrode Y and one sustain electrode Z associated with the scan electrode Y cross one address electrode X.  Each discharge space forms a unit discharge cell.
・  Referring to FIG. 3, an apparatus for driving the plasma display panel in accordance with the present invention is also illustrated.  As shown in FIG. 3, the plasma display panel (PDP) driving apparatus includes a data processor or data driver 110 for applying data to the address electrodes X, namely, X1 to Xm, a scan driver 120 for driving the scan electrodes Y, namely, Y1 to Yn, a sustain driver 130 for driving the sustain electrodes Z, and a controller 140 for controlling the drivers 110 to 130.
・  The data processor or data driver 110 samples input data in response to a timing control signal from the controller 140, latches the sampled data, and subsequently supplies the latched data to the address electrodes X1 to Xm (hereinafter, simply referred to as “address electrodes X”).
・  The scan driver 120 supplies scan pulses and sustain pulses to the scan electrodes Y1 to Yn (hereinafter, simply referred to as “scan electrodes Y”) under the control of the controller 140.  The sustain driver 130 supplies sustain pulses to the sustain electrodes Z under the control of the controller 140.  The sustain driver 130 operates alternately with the scan driver 120.
・  The controller 140 receives a vertical/horizontal synchronous signal and a clock signal, thereby generating timing control signals CTRX, CTRY, and CTRZ required in the drivers 110 to 130.  The controller 140 supplies the generated timing control signals CTRX, CTRY, and CTRZ to the associated drivers 110 to 130, to control the drivers 110 to 130, respectively.
・  The plasma display panel may be driven in accordance a half sustain driving scheme.  In the half sustain driving scheme, the scan driver 120 or sustain driver 130 generates a sustain pulse switched between a negative voltage level corresponding to half of a sustain voltage Vs, namely, -Vs/2, and a positive voltage level corresponding to half of the sustain voltage Vs, Vs/2.
・  Conventionally, a sustain pulse is used which swings fully between the ground voltage level GND and the sustain voltage Vs.  In accordance with the half sustain driving scheme, however, the sustain pulse has a maximum voltage level corresponding to half of the sustain voltage Vs, namely, Vs/2, and a minimum voltage level corresponding to a level lower than the ground voltage level GND by half of the sustain voltage Vs.
・  When the above-described half sustain driving scheme is used, it is possible to reduce the intensity of an electric field formed between the scan electrode Y and the address electrode X or between the sustain electrode Z and the address electrode X during a discharge carried out between the scan electrode Y and the sustain electrode Z, while equalizing the amounts of wall charge respectively created at the scan electrode Y and the sustain electrode Z for sustain discharge.
・  When the intensity of the electric field formed between the scan electrode Y and the address electrode X or between the sustain electrode Z and the address electrode X during a sustain discharge is increased, the sustain discharge generated between the scan electrode Y and the sustain electrode Z may be weakened.   Using the above-described half sustain driving scheme, however, it is possible to more stably drive the plasma display panel.
・  For the maximum and minimum voltage levels of the sustain pulse, voltage components having the same level, but having opposite polarities, for example, Vs/2 and -Vs/2, are used.  Accordingly, it is possible to configure a circuit for applying the above-described sustain pulse, using a signal voltage source.
・  In this regard, as shown in FIG. 4, the scan driver 120 includes a first switch Ysus_up for performing a switching operation to apply a voltage from a voltage source Vs/2 to a panel Cp, a first capacitor C1 charged with the voltage in accordance with the switching operation of the first switch Ysus_up, and second and third switches Ysus_dn and Ysus_gnd for performing switching operations reverse to the switching operation of the first switch Ysus_up, to discharge the voltage from the panel Cp and the voltage from the first capacitor C1, respectively.
・  The first switch Ysus_up is electrically connected between the voltage source Vs/2 and the panel Cp.  The second switch Ysus_dn is electrically connected between a fourth node n4, between the first switch Ysus_up and the panel Cp, and a ground source.  The first capacitor C1 is electrically connected between a third node n3, between the second switch Ysus_dn and the ground source, and a first node n1, between the first switch Ysus_up and the panel Cp.  The third switch Ysus_gnd is electrically connected between a second node n2, between the first switch Ysus_up and the first capacitor C1, and a fifth node n5, between the second switch Ysus_dn and the ground source.
・  A first diode D1 is electrically connected between the first node n1 and the second node n2.  A second diode D2 is electrically connected between the third node n3 and the fifth node n5.
・  Hereinafter, operation of the PDP driving apparatus according to the first embodiment of the present invention will be described.
・  When the first switch Ysus_up conducts, the positive sustain voltage component Vs/2 is applied from the external source thereof to the panel Cp via the first switch Ysus_up.  As a result, the first capacitor C1 is charged with a voltage to a level corresponding to the sustain voltage component Vs/2.
・  Accordingly, the voltage output from the scan electrode Y has a waveform increasing from a minimum sustain voltage level of -Vs/2, which is negative, to a maximum sustain voltage level of Vs/2, which is positive.
・  After a predetermined time elapses, the first switch Ysus_up is turned off.  When the second and third switches Ysus_dn and Ysus_gnd conduct under this condition, current is discharged out of the panel Cp, thereby causing the voltage applied to the scan electrode Y to be reduced from the maximum sustain voltage level of Vs/2 to the negative, minimum sustain voltage level of -Vs/2.
・  That is, when the third switch Ysus_gnd conducts, the voltage at one end n2 of the first capacitor C1 connected to the third switch Ysus_gnd is reduced to the negative, minimum sustain voltage level of -Vs/2 because the first capacitor C1 has a ground voltage level at the other end n3 thereof.  As a result, the sustain voltage applied to the scan electrode Y has the negative, minimum voltage level of -Vs/2.
・  In accordance with the conduction states of the second and third switches Ysus_dn and Ysus_gnd, the current discharged from the first capacitor C1 flows to the first switch Ysus_up.
・  That is, since the voltage at the node n1 between the first switch Ysus_up and the panel Cp is higher than that of the first capacitor C1, current flows from the first capacitor C1 to the first switch Ysus_up when the second and third switches Ysus_dn and Ysus_gnd conduct.  As a result, the voltage applied to the sustain electrode Y cannot be lowered to the negative, minimum sustain voltage level of -Vs/2.
・  In order to prevent this phenomenon, a backflow prevention element is connected between the first switch Ysus_up and the first capacitor C1.  The backflow prevention element functions to prevent the current discharged from the capacitor in accordance with the conduction of the second and third switches Ysus_dn and Ysus_gnd from flowing backward to the first switch Ysus_up.
・  The backward flow prevention element may be implemented using a switch such as an FET or a diode.  In this specification, an embodiment, in which the backward flow prevention element is implemented using a diode, is described.  However, it will be appreciated that the kind of the backward flow prevention element is not limited to that described in the specification.
・  Where a diode D1 (hereinafter, referred to as a “first diode”) is used as the backward flow prevention element, the diode D1 is connected, at an anode thereof, to the first switch Ysus_up (n1), and is connected, at a cathode thereof, to the other end n3 of the first capacitor C1.
・  Also, when current is discharged from the first capacitor C1 as the second and third switches Ysus_dn and Ysus_gnd conduct, in order to apply the negative sustain voltage component of -Vs/2 to the scan electrode Y, the current directed to the ground source GND may flow backward.
・  In this case, the current path extending from the panel Cp to the third switch Ysus_gnd via the second switch Ysus_dn and the first capacitor C1 cannot be normally established.  As a result, a normal sustain pulse cannot be applied to the scan  electrode Y.
・  In order to  prevent this phenomenon, a backflow prevention element is connected between the second switch Ysus_dn and the third switch Ysus_gnd.  The backflow prevention element functions to prevent the current directed to the ground source GND from flowing backward to the first capacitor C1.
・  Where a diode D2 (hereinafter, referred to as a “second diode”) is used as the backward flow prevention element, the diode D2 is connected, at an anode thereof, to one end n2 of the first capacitor C1, and is connected, at a cathode thereof, to a source terminal of the third switch Ysus_gnd.
・  In this case, the voltage stress of the first switch Ysus_up corresponds to Vs, whereas the voltage stress of the second and third switches Ysus_dn and Ysus_gnd corresponds to half of the voltage stress applied to the first switch Ysus_up (Vs/2).
・  Accordingly, when the circuit for applying sustain pulses is configured as described above, it is possible to not only enable the application of positive and negative sustain voltage components Vs/2 and -Vs/2 using a single voltage source, and but also to reduce the number of switches used to constitute the circuit.
・  Although 5 or more switches are used for application of positive and negative sustain voltage components Vs/2 and -Vs/2 in conventional cases, sustain pulses can be generated using 3 switches in accordance with the present invention.
・  It is also possible to achieve an enhancement in the stability of the circuit because the voltage stress applied to the switches is not high in spite of the reduced number of the switches.  In addition, the circuit can be configured using switches requiring an internal voltage that is not high.  Accordingly, it is possible to reduce the costs required to configure the circuit.
・  The sustain driver 130 for applying sustain pulses to the sustain electrodes Z has the same configuration as the scan driver 120, as shown in FIG. 4.
・  That is, the sustain driver 130 includes a fourth switch Zsus_up for performing a switching operation to apply an external positive voltage Vs/2 to the panel Cp, a second capacitor C2 charged with current as the fourth switch Zsus_up conducts, and fifth and sixth switches Zsus_dn and Zsus_gnd operating complementarily with the fourth switch Zsus_up, to discharge current from the panel Cp and the second capacitor C2 when they conduct, respectively.
・  The fourth to sixth switches Zsus_up, Zsus_dn, and Zsus_gnd included in the sustain driver 130 operate reversely to the first to third switches Ysus_up, Ysus_dn, and Ysus_gnd.
・  Referring to FIG. 5, a negative sustain pulse of -Vs/2 should be applied to the sustain electrode Z when a positive sustain pulse of Vs/2 is applied to the scan electrode Y.  Accordingly, the fourth to sixth switches Zsus_up, Zsus_dn, and Zsus_gnd must operate reversely to the first to third switches Ysus_up, Ysus_dn, and Ysus_gnd.
・  Under the condition in which the first switch Ysus_up is turned on, and the second and third switches Ysus_dn and Ysus_gnd are turned off, a positive sustain pulse of Vs/2 is applied to the scan electrode Y.
・  Conversely, under the condition in which the fourth switch Zsus_up is turned off, and the fifth and sixth switches Zsus_dn and Zsus_gnd are turned on, a negative sustain pulse of -Vs/2 is applied to the sustain electrode Z.
・   When the first switch Ysus_up is subsequently turned off, and the second and third switches Ysus_dn and Ysus_gnd are turned on, a negative sustain pulse of -Vs/2 is applied to the scan electrode Y.  On the other hand, when the fourth switch Zsus_up is turned on, and the fifth and sixth switches Zsus_dn and Zsus_gnd are turned off, a positive sustain pulse of Vs/2 is applied to the sustain electrode Z.
・  Thus, it is possible to apply sustain pulses to the scan electrode Y and the sustain electrode Z by controlling ON/OFF timings of the first to third switches Ysus_up, Ysus_dn, and Ysus_gnd and the fourth to sixth switches Zsus_up, Zsus_dn, and Zsus_gnd.
・  The ON/OFF timings of the switches Ysus_up, Ysus_dn, Ysus_gnd, Zsus_up, Zsus_dn, and Zsus_gnd, and the waveforms of the sustain pulses applied to the scan electrode Y and sustain electrode Z are depicted in FIG. 5.
・  When the number of switches constituting the scan driver 120 and sustain driver 130 is reduced, as described above, it is possible to reduce the loss of the waveforms applied to the scan electrode Y and sustain electrode Z.
・  When the number of switches existing in a current path from the external voltage source Vs/2 to the panel Cp or in a current path from the panel Cp to the ground source GND is increased, a correspondingly increased voltage drop occurs, thereby causing loss of current.
・  In accordance with the present invention, the number of switches used to constitute the scan driver 120 and sustain driver 130 is reduced to half of the number of switches used in conventional cases.  Accordingly, the amount of current loss generated when current passes through the switches is reduced.  As a result, it is possible to reduce distortion of waveforms, and thus, to achieve stable application of sustain pulses.  By virtue of the reduced current loss, the efficiency of the circuit is also enhanced.
・  In addition, the switch driver for controlling ON/OFF of the switches can be simplified.  Accordingly, it is possible to reduce the costs required to configure the switch driver and the number of circuits used to constitute the switch drive, and thus, to achieve an enhancement in circuit reliability.
・  An energy recoverer ER may be provided in the scan driver 120, in order to recover reactive current during application of a sustain pulse, and to use the recovered current upon application of a next sustain pulse, and thus, to reduce power consumption.
・  In the following description, an example, in which the energy recoverer ER is connected to the scan driver 120, will be described.  However, another energy recoverer is also connected to the sustain driver 130, similarly to the scan driver 120.
・  FIG. 6 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a second embodiment of the present invention.  As shown in FIG. 6, the above-described energy recoverer ER is connected between the first switch Ysus_up and the second switch Ysus_dn (n1).
・  The energy recoverer ER includes an inductor L for generating resonance current, and one or more energy recovery switches connected to the inductor L, to recover reactive current from the panel Cp.  In the illustrated case, two energy recovery switches Er_up and Er_dn are shown.
・  The energy recovery switch Er_up (hereinafter, referred to as a “first recovery switch”) functions to recover energy stored in the panel Cp.  The energy recovery switch Er_dn (hereinafter, referred to as a “second recovery switch”) functions to apply the recovered energy to the panel Cp.
・  Diodes D3 and D4 are connected to the first and second recovery switches Er_up and Er_down, respectively, to prevent backward flow of resonance current.
・  When it is desired to apply a positive sustain voltage component of Vs/2 to the scan electrode Y, the first recovery switch Er_up is turned on before turn-on of the first switch Ysus_up, in order to resonate a recovered voltage, and thus, to apply the resonated voltage to the scan electrode Y.
・  When the first recovery switch Er_up is turned on, the voltage level of the scan electrode Y is increased from a level corresponding to the low sustain voltage level of -Vs/2 to a level near the high sustain voltage level of Vs/2.  When the first switch Ysus_up is subsequently turned on, the voltage level of the scan electrode Y is increased to the high sustain voltage level of Vs/2.
・  On the other hand, the second recovery switch Er_dn is turned on before the second and third switches Ysus_dn and Ysus_gnd are turned on, to recover the voltage applied to the scan electrode Y, and thus, to enable the recovered voltage upon application of the next sustain pulse.
・  Where the scan driver 120 is provided with the energy recoverer ER, as described above, it is possible to recover the reactive current of the panel Cp, and thus, to use the recovered current upon application of a sustain pulse.  Accordingly, a reduction in power consumption can be achieved.
・  Hereinafter, a method for driving a plasma display device using the PDP driving apparatus having the above-described configuration according to the present invention will be described.
・  The driving method includes turning on the first switch Ysus_up and turning off the second and third switches Ysus_dn and Ysus_gnd, to generate a sustain pulse having a maximum voltage level of Vs/2, and turning off the first switch Ysus_up and turning on the second and third switches Ysus_dn and Ysus_gnd, to discharge current from the panel, and thus, to generate a sustain pulse having a minimum voltage level of -Vs/2.
・  In accordance with this driving method, the first recovery switch Er_up is first turned on, in order to enable a sustain pulse having a voltage level increasing from the negative, minimum sustain voltage level of -Vs/2 to the positive, maximum sustain voltage level of Vs/2 to be applied to the scan electrode Y.
・  When the first recovery switch Er_up conducts, resonance current is generated between the first recovery switch Er_up and the inductor L, as shown in FIG. 7A.  The resonance current is then applied to the panel Cp (I1).
・  When the first switch Ysus_up is subsequently turned on, current I2 flows from the external voltage source Vs/2 to the panel Cp via the first switch Ysus_up.  As a result, a positive, maximum sustain voltage component of Vs/2 is applied to the scan electrode Y.
・  After a predetermined time elapses, the second recovery switch Er_dn is turned on, in order to enable a sustain pulse having a voltage level decreasing from the level of the positive, maximum sustain voltage component of Vs/2 to the level of the negative, minimum sustain voltage component of -Vs/2 to be applied to the scan electrode Y.
・  When the second recovery switch Er_dn is turned on, reactive current is recovered from the panel Cp via the inductor L (I3), as shown in FIG. 7B.  The recovery of reactive current can be carried out by simply connecting the second recovery switch Er_dn to the ground source GND without using a separate capacitor.  This is because the intermediate level of the sustain pulse between the maximum sustain voltage level of Vs/2 and the minimum sustain voltage level of -Vs/2 is the ground level.
・  When the second and third switches Ysus_dn and Ysus_gnd are subsequently turned on, current flows from the panel Cp to the ground source GND (I4).  Accordingly, the negative, minimum sustain voltage component of -Vs/2 is applied to the scan electrode Y.
・  When application of sustain pulses is carried out using the first to third switches Ysus_up, Ysus_dn, and Ysus_gnd, as described above, it is possible to achieve the application of sustain pulses in a half sustain driving scheme using a signal voltage source, with a reduced number of switches.
・  The reduced number of switches simplifies the ON/OFF control for the switches, reduces distortion of applied sustain pulses, and enables stable application of sustain pulses.  Accordingly, an enhancement in reliability is achieved.
・  The voltage stress applied to the switches is similar to those of  conventional  cases.  Accordingly, it is possible to configure a desired circuit using a reduced number of switches without a considerable increase in voltage stress.  As a result, the manufacturing costs are reduced.  Also, the efficiency of the circuit is enhanced.
・  FIG. 8 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a third embodiment of the present invention.
・  The PDP driving apparatus according to the third embodiment of the present invention may include a voltage source Vs/2, a first switch YSus_down, a capacitor Cr1, a second switch YSus_up, and a third switch YSus_gnd, as shown in FIG. 8.
・  The first switch YSus_down performs a switching operation to apply a negative voltage from the voltage source Vs/2 to a panel PANEL.  The capacitor Cr1 is charged with a positive voltage in accordance with the switching operation of the first switch YSus_down.  The second and third switches YSus_up and YSus_gnd perform switching operations reverse to the switching operation of the first switch YSus_down, to apply the voltage of the capacitor Cr1 to the panel PANEL.
・  The first switch YSus_down is electrically connected between the panel PANEL and the voltage source Vs/2.  The second switch YSus_up is electrically connected between a first node n1, between the panel PANEL and the first switch YSus_down, and a first ground source.
・  The capacitor Cr1 is electrically connected between a second node n2, between the second switch YSus_up and the first ground source, and the first node n1.  The third switch YSus_gnd is electrically connected between a third node n3, between the capacitor Cr1 and the first node 1, and a second ground source.
・  The capacitor Cr1 and the second switch YSus_up are connected in parallel.  A first diode D11 is electrically connected between the first ground source and the second node n2.  A second diode D12 is electrically connected between the first node n1 and the third node n3.
・  FIGs. 9A to 9F are waveform diagrams of drive signals associated with constituent elements shown in FIG. 8.  FIG. 9A shows a drive signal applied to each gate of the second and third switches YSus_up and YSus_gnd.  FIG. 9B shows a drive signal applied to the gate of the first switch YSus_down.  FIG. 9C shows a drive signal applied to each of second and third switches ZSus_up and ZSus_gnd.  FIG. 9D shows a drive signal applied to the gate of a first switch ZSus_down.  FIG. 9E is a waveform diagram of a sustain pulse supplied to the scan electrode Y.  FIG. 9F is a waveform diagram of a sustain pulse supplied to the sustain electrode Z.
・  Referring to FIG. 8, the PDP driving apparatus according to the third embodiment of the present invention includes a first sustain pulse supplier 30.  The voltage source Vs/2, first switch YSus_down, capacitor Cr1, second switch YSus_up, and third switch YSus_gnd are included in the first sustain pulse supplier 30.  The first sustain pulse supplier 30 functions to supply a negative sustain voltage to the scan electrode Y for a sustain-down period SDP shown in FIG. 9E, and to supply a positive sustain voltage to the sustain electrode Z for a sustain-up period SUP shown in FIG. 9E.
・  The PDP driving apparatus also includes a second sustain pulse supplier 32 which, similarly to the first sustain pulse supplier 30, functions to supply a negative sustain voltage to the scan electrode Y for a sustain-down period SDP shown in FIG. 9F, and to supply a positive sustain voltage to the sustain electrode Z for a sustain-up period SUP shown in FIG. 9F.
・  For example, when a single voltage source of Vs/2 is used, as shown in FIG. 8, the PDP driving apparatus according to the third embodiment of the present invention alternately outputs a negative sustain voltage component of -Vs/2 and a positive sustain voltage component of Vs/2 in a half sustain mode.
・  Hereinafter, the configuration and operation of the PDP driving apparatus according to the third embodiment of the present invention will be described in detail with reference to FIG. 8 and FIGs. 9A to 9F.
・  The first sustain pulse supplier 30 includes a sustain voltage source 40, a negative sustain voltage supplier 42, and a positive sustain voltage supplier 44.  In this case, the sustain voltage source 40 is the voltage source Vs/2 which supplies a sustain voltage component of Vs/2.
・  The negative sustain voltage supplier 42 is connected to a negative terminal of the sustain voltage source 40, to supply a negative sustain voltage component of -Vs/2 to the panel PANEL for a sustain-down period SDP.  To this end, in accordance with the illustrated embodiment of the present invention, the negative sustain voltage supplier 42 may be implemented by the switch YSus_down which is connected between the negative terminal of the sustain voltage source 40 and the panel PANEL, and is turned on for a sustain-down period SDP, to supply a negative sustain voltage component of -Vs/2 to the panel PANEL.
・  The positive sustain voltage supplier 44 is connected to the negative terminal of the sustain voltage source 40 via the negative sustain voltage supplier 42 for a sustain-down period SDP, to be charged with a positive sustain voltage component of Vs/2, and to supply the charged positive sustain voltage component of Vs/2 to the panel PANEL for a sustain-up period SUP.  To this end, in accordance with the illustrated embodiment of the present invention, the positive sustain voltage supplier 44 may be implemented by a charger 60 together with the switches YSus_up and YSus_gnd.
・  FIG. 10 is a circuit diagram for explaining operation of the first sustain pulse supplier 30 shown in FIG. 8 in a sustain-down period SDP shown in FIG. 9E.
・  The charger 60 has a function to be charged with a positive sustain voltage component of Vs/2 for the sustain-down period SDP shown in FIG. 9E.  To this end, the switch YSus_down is turned on in response to a drive signal having an up-level of Vs/2, as shown in FIG. 9B, in the sustain-down period SDP shown in FIG. 9E.  Also, the switches YSus_up and YSus_gnd are turned off in response to a drive signal having a down-level of -Vs/2 as shown in FIG. 9A.  In this state, current is sunk from the panel PANEL in an arrow direction 80, as shown in FIG. 10, so that a negative sustain voltage as shown in FIG. 9E is supplied to the panel PANEL.  In the sustain-down period SDP, for which the negative sustain voltage as shown in FIG. 9E is supplied, the charger 60 is coupled to the negative sustain voltage via the switch YSus_down, so that it is charged to a voltage level of Vs/2.  To this end, the charger 60 may be implemented by the capacitor Cr1, and the diodes D11 and D12.  As described above, the capacitor Cr1 is arranged between the switches Ysus_up and YSus_gnd, and is charged with a positive sustain voltage component of Vs/2.  The diode D11 has a cathode connected to the node n2 (FIG. 8) between the capacitor Cr1 and the switch YSus_up, and an anode connected to a ground source.  The diode D12 has an anode connected to the node n3 (FIG. 8) between the capacitor Cr1 and the switch YSus_gnd, and a cathode connected to the panel PANEL.  In accordance with the above-described configuration of the charger 60, a current path is established which extends from the ground source to the negative sustain voltage via the capacitor Cr1 and the switch YSus_down in an arrow direction 82 in FIG. 10.  Accordingly, a voltage of Vs/2 can be charged in the capacitor Cr1.
・  FIG. 11 is a circuit diagram for explaining operation of the first sustain pulse supplier 30 shown in FIG. 8 in a sustain-up period SDP shown in FIG. 9E.
・  For a sustain-up period SUP shown in FIG. 9E, the charger 60 discharges the positive sustain voltage charged in the sustain-down period SDP shown in FIG. 9E.  To this end, the switch YSus_down is turned off in response to a drive signal having a down-level of -Vs/2, as shown in FIG. 9B.  Also, the switches YSus_up and YSus_gnd are turned on in response to a drive signal having an up-level of Vs/2 as shown in FIG. 9A.  In this state, a current path is established which extends from the ground source to the panel PANEL via the switch YSus_gnd, capacitor Cr1 and switch YSus_up in an arrow direction 90 in FIG. 11.  Accordingly, a positive sustain voltage as shown in FIG. 9E can be supplied to the scan electrode Y for the sustain-up period SUP.  Thus, the switch YSus_up, which is connected between the charger 60 and the panel PANEL, is turned on for the sustain-up period SUP as shown in FIG. 9E, to supply the positive sustain voltage discharged from the charger 60 to the panel PANEL.  On the other hand, the switch YSus_gnd, which is connected between the ground source and the charger 60, is turned on for the sustain-up period SUP as shown in FIG. 9E, to establish a path for discharging the positive sustain voltage to the panel PANEL.
・  Meanwhile, the second sustain pulse supplier 32 shown in FIG. 8 operates as follows.
・  The second sustain pulse supplier 32 includes a sustain voltage source 50, a negative sustain voltage supplier 52, and a positive sustain voltage supplier 54.  The sustain voltage source 50 supplies a sustain voltage component of Vs/2.
・  The negative sustain voltage supplier 52 is connected to a negative terminal of the sustain voltage source 50, to supply a negative sustain voltage component of -Vs/2 to the panel PANEL for a sustain-down period SDP.  To this end, in accordance with the illustrated embodiment of the present invention, the negative sustain voltage supplier 52 may be implemented by a switch ZSus_down which is connected between the negative terminal of the sustain voltage source 50 and the panel PANEL, and is turned on for a sustain-down period SDP, to supply a negative sustain voltage to the panel PANEL.
・  The positive sustain voltage supplier 54 is connected to the negative terminal of the sustain voltage source 50 via the negative sustain voltage supplier 52 for a sustain-down period SDP, to be charged with a positive sustain voltage component of Vs/2, and to supply the charged positive sustain voltage component of Vs/2 to the panel PANEL for a sustain-up period SUP.  To this end, in accordance with the illustrated embodiment of the present invention, the positive sustain voltage supplier 54 may be implemented by a charger 70, and switches ZSus_up and ZSus_gnd.
・  The charger 70 has a function to be charged with a positive sustain voltage component of Vs/2 for the sustain-down period SDP.  To this end, the switch ZSus_down is turned on in response to a drive signal having an up-level of Vs/2 in the sustain-down period SDP.  Also, the switches ZSus_up and ZSus_gnd are turned off in response to a drive signal having a down-level of -Vs/2.  In the sustain-down period SDP, for which the negative sustain voltage is supplied, the charger 70 is coupled to the negative sustain voltage via the switch ZSus_down.  As a result, a voltage of Vs/2 can be charged in a capacitor Cr2.  To this end, the charger 70 may be implemented by diodes D21 and D22 together with the capacitor Cr2.  The capacitor Cr2 is arranged between the switches Zsus_up and ZSus_gnd, and is charged with a positive sustain voltage component of Vs/2.  The diode D21 has a cathode connected to a node between the capacitor Cr2 and the switch ZSus_up, and an anode connected to a ground source.  The diode D22 has an anode connected to a node between the capacitor Cr2 and the switch ZSus_gnd, and a cathode connected to the panel PANEL.
・  For the sustain-up period SUP, the charger 70 discharges the positive sustain voltage charged in the sustain-down period SDP.  To this end, the switch ZSus_down is turned off in response to a drive signal having a down-level of -Vs/2.  Also, the switches ZSus_up and ZSus_gnd are turned on in response to a drive signal having an up-level of Vs/2.  In this state, a positive sustain voltage can be supplied to the sustain electrode Z for the sustain-up period SUP.  Thus, the switch ZSus_up, which is connected between the charger 70 and the panel PANEL, is turned on for the sustain-up period SUP, to supply the positive sustain voltage discharged from the charger 70 to the panel PANEL.  On the other hand, the switch ZSus_gnd, which is connected between the ground source and the charger 70, is turned on for the sustain-up period SUP, to establish a path for discharging the positive sustain voltage to the panel PANEL.
・  In FIG. 8, the voltage stress applied to the switches YSus_up, YSus_gnd, ZSus_up, and ZSus_gnd is Vs/2.  Similarly, the voltage stress applied to the switches YSus_down, ZSus_down is Vs/2.
・  FIG. 12 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a fourth embodiment of the present invention.
・  The PDP driving apparatus shown in FIG. 12 includes an energy recoverer 100, in addition to the configuration of the PDP driving apparatus shown in FIG. 8.  In FIG. 12, accordingly, a voltage source V4 corresponds to the voltage source Vs/2 of FIG. 8, a switch M2 corresponds to the switch YSus_down or ZSus_down of FIG. 8, a switch M1 corresponds to the switch YSus_up or ZSus_up of FIG. 8, a switch M3 corresponds to the switch YSus_gnd or ZSus_gnd, a diode D13 corresponds to the diode D11 or D21 of FIG. 8, a diode D14 corresponds to the diode D12 or D22 of FIG. 8, and a capacitor C3 corresponds to the capacitor Cr1 or Cr2.
・  The energy recoverer 100 recovers the positive sustain voltage supplied to the panel for a sustain-up period, and supplies the recovered voltage to the panel before the next sustain-up period is begun.  To this end, the energy recoverer 100 may be implement by an external capacitor Cx, an inductor L1, switches M4 and M5, and diodes D3 and D4.
・  The external capacitor Cx shown in FIG. 12 functions to be charged with the recovered voltage.  The inductor L1 is connected, at one end thereof, to the panel.  The switches M4 and M5 are connected in parallel between the other end of the inductor L1 and the external capacitor Cx.  The diodes D3 and D4 are connected in series between the switches M4 and M5, to suppress backward flow of current.
・  In FIG. 12, each of the switch M1 to M5 is connected with an associated one of gate resistors R1 to R5 and an associated one of drive voltage sources V1, V2, V12, V5, and V6.
・  FIGs. 13 to 16 are circuit diagrams for explaining operation of the PDP driving apparatus shown in FIG. 12.
・  First, the PDP driving apparatus shown in FIG. 12 again supplies a recovered voltage to the panel.  To this end, a current path is established which extends from a ground source to a panel capacitor Cp via the external capacitor Cx, diode D3, and inductor L1 in an arrow direction 110 shown in FIG. 13.  The panel capacitor Cp equivalently represents the capacitance of the panel.
・  Thereafter, the PDP driving apparatus of FIG. 12 supplies a positive sustain voltage to the panel.  In this state, a current path is established which extends from the ground source to the panel capacitor Cp via the switch M3, capacitor C3, and switch M1 in an arrow direction 112 shown in FIG. 14.
・  When a sustain discharge occurs subsequently in accordance with the supply of the positive sustain voltage to the panel capacitor Cp, the PDP driving apparatus of FIG. 12 recovers the discharged sustain voltage.  To this end, the switch M5 is turned on.  As a result, a current path is established which extends from the panel capacitor Cp to the ground source via the inductor L1 and switch M5 in an arrow direction 114 shown in FIG. 15.
・  In this state, the PDP driving apparatus of FIG. 12 supplies a negative sustain voltage to the panel.  To this end, a current path is established which extends from the panel capacitor Cp to the ground source via the switch M2 and sustain voltage source V4 in an arrow direction 116 shown in FIG. 16.
・  FIG. 17 is a circuit diagram illustrating a practical example of the PDP driving apparatus according to the present invention shown in FIG. 12.  In this example, it is assumed that the sustain voltage component of Vs/2 is 100 V.
・  FIG. 18A is a waveform diagram of sustain pulses generated by the PDP driving apparatus of FIG. 17 according to the present invention.  FIG. 18B is a waveform diagram of resonance current generated in the PDP driving apparatus of FIG. 17 according to the present invention.
・  “V(Y)” in FIG. 18B represents a sustain pulse supplied to the scan electrode Y.  “V(Z)” in FIG. 18B represents a sustain pulse supplied to the sustain electrode Z.
・  FIG. 19 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a fifth embodiment of the present invention.
・  As shown in FIG. 19, the PDP driving apparatus according to the fifth embodiment of the present invention may include first and second voltage sources V1 and V2, first and second capacitors C1 and C2, a first switching unit including switches Q1 and Q2, and a second switching unit including switches Q3 and Q4.
・  The first capacitor C1 is charged with a voltage from the second voltage source V2, or discharges the charged voltage.  The second capacitor C2 is charged with a voltage from the first voltage source V1, or discharges the charged voltage.
・  The first switching unit performs a switching operation to apply the voltage from the first voltage source V1and the voltage from the first capacitor C1 to the panel PANEL, and to apply a voltage to the second capacitor C2.
・  The second switching unit performs a switching operation reverse to that of the first switching unit, to discharge a voltage from the panel PANEL and a voltage from the second capacitor C2, and to apply a voltage to the first capacitor C1.
・  In this case, the first and second voltage sources V1 and V2 supply sustain voltage components of ±Vs/4, respectively, whereas the first and second capacitors C1 and C2 are charged with and discharge voltages of ± Vs/4, respectively.
・  The first and second capacitors C1and C2 are connected in series.
・  The first switch Q1 of the first switching unit is electrically connected between a first node n1, between the first and second capacitors C1 and C2, and the first voltage source V1.  The second switch Q2 of the first switching unit is electrically connected between the panel PANEL and the first capacitor C1.
・  The third switch Q3 of the second switching unit is electrically connected between a third node n3, between the panel PANEL and the second switch Q2, and the second capacitor C2.  The fourth switch Q4 of the second switching unit is electrically connected between a second node n2, between the first and second capacitors C1and C2, and the second voltage source V2.
・  The first diode D21 is electrically connected between a fourth node n4, between the first capacitor C1and the second switch Q2, and a first ground source.  The second diode D22 is electrically connected between the first node n1 and the second node n2.  A third diode D23 is electrically connected between a fifth node n5, between the second capacitor C2and the third switch Q3, and a second ground source.
・  Thus, in accordance with the present invention, the PDP driving apparatus applies a sustain pulse swing between a positive voltage and a negative voltage, to sustain electrodes formed on a plasma display panel.  The PDP driving apparatus includes a scan driver and a sustain driver for driving scan electrodes formed on the plasma display panel and the sustain electrodes, respectively.  An example of the scan and sustain drivers is illustrated in FIG. 19.  The scan and sustain drivers shown in FIG. 19 have the same configuration.  Accordingly, the following description will be described in conjunction with only the scan driver.
・  As shown in FIG. 19, the PDP driving apparatus according to the fifth embodiment of the present invention includes a scan driver which is composed of the first voltage source V1 for supplying a positive voltage, first capacitor C1, and second capacitor C2.
・  In the scan driver, the first voltage source V1 charges the second capacitor C2 when the positive voltage is supplied, whereas the second voltage source V2charges the first capacitor C1 when the negative voltage is supplied.  In this case, the voltage supplied from the first voltage source V1 has a level corresponding to 1/2 of the positive voltage.  The voltage supplied from the second voltage source V2has a level corresponding to 1/2 of the negative voltage.  The potential difference between the positive voltage and the negative voltage is the sustain discharge voltage.
・  In the fifth embodiment of the present invention, the voltages respectively charged in the first and second capacitors C1 and C2 are identical to each other, and are 1/2 of the positive or negative voltage.
・  In accordance with the fifth embodiment of the present invention, the scan driver further includes the first switch Q1, and the second switch Q2 for controlling supply of the positive voltage to the sustain electrode.  The first and second switches Q1 and Q2 are simultaneously turned on or off.
・  In accordance with the fifth embodiment of the present invention, the scan driver further includes the third switch Q3for controlling supply of the voltage from the second voltage source V2, and the fourth switch Q4 for controlling supply of the negative voltage to the sustain electrode.  The third and fourth switches Q3 and Q4 are simultaneously turned on or off.
・  In FIG. 19, the constituent elements of the sustain driver, namely, voltage sources V3 and V4, capacitors C3 and C4, and switches Q5 to Q8, correspond to the voltage sources V1 and V2, capacitors C1and C2, and switches Q1 to Q4 of the scan driver, respectively.
・  Hereinafter, the operation characteristics of the PDP driving apparatus according to the fifth embodiment of the present invention will be described.
・  FIG. 20A is a timing diagram of turn-on and turn-off states of the switches shown in FIG. 19.  FIG. 20B is a waveform diagram of signals output in accordance with the timings of FIG. 20A.
・  Referring to FIGs. 20A and 20B, at a time t0, the fifth and sixth switches Q5 and Q6 are turned off.  Simultaneously, the seventh and eighth switches Q7 and Q8 are turned on.  At this time, the first and second switches Q1 and Q2 are in an OFF state, whereas the third and fourth switches Q3 and Q4 are in an ON state.  Accordingly, the output waveform of the sustain electrode descends to the negative voltage.  On the other hand, the output waveform of the scan electrode is maintained at the negative voltage.
・  Subsequently, at a time t1, the first and second switches Q1 and Q2 are turned on.  Simultaneously, the third and fourth switches Q3 and Q4 are turned off.  At this time, the fifth and sixth switches Q5 and Q6 are in an OFF state, whereas the seventh and eighth switches Q7 and Q8 are in an ON state.  Accordingly, the output waveform of the scan electrode ascends to the positive voltage.  On the other hand, the output waveform of the sustain electrode is maintained at the negative voltage.  As a result, the negative voltage is applied to the sustain electrode, and the positive voltage is applied to the scan electrode.  Thus, a sustain discharge is begun.  The sustain discharge is continued until a time t2.
・  At the time t2, the first and second switches Q1 and Q2 are turned off.   Simultaneously, the third and fourth switches Q3 and Q4 are turned on.  At this time, the fifth and sixth switches Q5 and Q6 are in an OFF state, whereas the seventh and eighth switches Q7 and Q8 are in an ON state.  Accordingly, the output waveform of the scan electrode descends to the negative voltage.  On the other hand, the output waveform of the sustain electrode is maintained at the negative voltage.  As a result, the sustain discharge continued until the time t2 is completed.
・  Subsequently, at a time t3, the fifth and sixth switches Q5 and Q6 are turned on.  Simultaneously, the seventh and eighth switches Q7 and Q8 are turned off.  At this time, the first and second switches Q1 and Q2 are in an OFF state, whereas the third and fourth switches Q3 and Q4 are in an ON state.  Accordingly, the output waveform of the sustain electrode ascends to the positive voltage.  On the other hand, the output waveform of the scan electrode is maintained at the negative voltage.  As a result, the positive voltage is applied to the sustain electrode, and the negative voltage is applied to the scan electrode.  Thus, a sustain discharge is begun.  The sustain discharge is continued until a time t4.  Thus, a sustain pulse of one period is applied to the scan electrode and sustain electrode of the plasma display panel.
・  The voltage sources of the scan and sustain drivers in the PDP driving apparatus according to the fifth embodiment of the present invention supplies voltages of ±Vs/4.  Since the voltage level of the voltage sources is lower than those of other embodiments as described above, it is possible to easily design a voltage supply circuit.  The voltage sources of the scan or sustain driver can also be used for voltage source for driving address electrodes.
・  The voltage supply path of the sustain driver in the PDP driving apparatus according to the fifth embodiment of the present invention having the above-described effects will now be described.
・  FIGs. 21A and 21B are circuit diagrams illustrating voltage supply paths of the sustain driver in the PDP driving apparatus according to the fifth embodiment of the present invention.
・  Referring to FIG. 21A, the voltage from the first voltage source V1 charges the second capacitor C2to a level of -Vs/4 as the first and second switches Q1 and Q2are turned on.  Simultaneously, the charged voltage is added to the voltage of Vs/4 previously charged in the first capacitor C1.  The resulting voltage, namely, a voltage of Vs/2, is supplied to the scan electrode of the plasma display panel.
・  Referring to FIG. 21B, the voltage from the second voltage source V2 charges the first capacitor C1to a level of Vs/4 as the third and fourth switches Q3 and Q4are turned on.  Simultaneously, the charged voltage is added to the voltage of -Vs/4 previously charged in the second capacitor C2.  The resulting voltage, namely, a voltage of -Vs/2, is supplied to the scan electrode of the plasma display panel.
・  The PDP driving apparatus according to the fifth embodiment of the present invention may further include an energy supplier/recoverer, in order to more efficiently drive the plasma display panel, as shown in FIG. 22.
・  FIG. 22 is a circuit diagram illustrating a modified embodiment of the PDP driving apparatus according to the fifth embodiment of the present invention.
・  Referring to FIG. 22, the PDP driving apparatus according to the fifth embodiment of the present invention further includes energy suppliers/recoverers 510 and 520.
・  The energy suppliers/recoverers 510 and 520 are included in the scan and sustain drivers, respectively, and have the same configuration.  For the simplicity of description, the following description will be given in conjunction with only the energy supplier/recoverer 510 included in the scan driver.
・  The energy supplier/recoverer 510 includes a ground voltage source GND for supplying a ground voltage, an inductor L1for supplying energy to the panel PANEL, and recovering energy from the panel PANEL, and an energy supply switch Q9 and an energy recovery switch Q10 for controlling the timings of operations for supply and recovery of energy.
・  In accordance with the above-described  configuration, it is possible to recover reactive current during operation of the plasma display panel and to supply the recovered current, and thus, to achieve an enhancement in the energy efficiency of the plasma display panel.
・  FIGs. 23A to 23D are circuit diagrams for explaining the operation characteristics of the modified embodiment of the PDP driving apparatus according to the fifth embodiment of the present invention.
・  Referring to FIG. 23A, when the energy supply switch Q9 is turned on, a certain amount of energy is supplied to the panel PANEL before supply of the positive voltage.
・  Referring to FIG. 23B, when the first and second switches Q1 and Q2 are turned on, simultaneously with the energy supply switch Q9, a certain amount of energy is supplied to the panel PANEL, and the positive voltage is supplied to the panel PANEL.
・  Referring to FIG. 23C, when the energy recovery switch Q10 is turned on, a certain amount of energy is recovered from the panel PANEL before supply of the negative voltage.
・  Referring to FIG. 23D, when the third and fourth switches Q3 and Q4 are turned on, simultaneously with the energy recovery switch Q10, a certain amount of energy is recovered, and the negative voltage is recovered from the panel PANEL.
・  Thus, a certain amount of energy is supplied before supply of the positive voltage, and a certain amount of energy is recovered before supply of the negative voltage.   Accordingly, an enhancement of the energy efficiency of the plasma display panel is achieved.  In addition, an abrupt voltage increase or drop is suppressed.  Accordingly, it is possible to prevent the elements of the driving circuits from being damaged.
・  FIG. 24 is a circuit diagram illustrating a PDP driving apparatus according to a sixth embodiment of the present invention.
・  As shown in FIG. 24, the PDP driving apparatus includes a voltage source Vp1, first and second capacitors C1 and C2, a first switching unit including switches Q1and Q2, and a second switching unit including switches Q3and Q4.
・  The first and second capacitors C1and C2 are charged with a voltage from the voltage source Vp1, or discharge the charged voltage.
・  The first switching unit performs a switching operation to apply the voltage from the voltage source Vp1and the voltage from the first capacitor C1 to the panel PANEL, and to apply a voltage to the second capacitor C2.
・  The second switching unit performs a switching operation reverse to that of the first switching unit, to discharge a voltage from the panel PANEL and a voltage from the second capacitor C2, and to apply a voltage to the first capacitor C1.
・  The voltage source Vp1 supplies sustain voltage components of ±Vs/4.  The first and second capacitors C1 and C2 are charged with and discharge voltages of ± Vs/4.
・  The first and second capacitors C1and C2 are connected in series.
・  The first switch Q1 of the first switching unit is electrically connected between a first node n1, between the first and second capacitors C1 and C2, and the voltage source Vp1.  The second switch Q2 of the first switching unit is electrically connected between the panel PANEL and the first capacitor C1.  The third switch Q3 of the second switching unit is electrically connected between a third node n3, between the panel PANEL and the second switch Q2, and the second capacitor C2.  The fourth switch Q4 of the second switching unit is electrically connected between a second node n2, between the first and second capacitors C1and C2, and a ground source.
・  The first capacitor C1 and first and second switches Q1 and Q2 are connected in parallel.  The second capacitor C2and third and fourth switches Q3 and Q4 are connected in parallel.
・  The first diode D31 is electrically connected between a fourth node n4, between the voltage source Vp1and  the first switch Q1, and a fifth node n5, between the first capacitor C1 and the second switch Q2.  The second diode D32 is electrically connected between the first node n1 and the second node n2.  A third diode D33 is electrically connected between a sixth node n6, between the second diode D32 and the second node n2, and the third node n3.  A fourth diode D34 is electrically connected between a seventh node n7, between the second capacitor C2 and the third switch Q3, and an eighth node n8, between the fourth switch Q4and the ground source.
・  Thus, the PDP driving apparatus according to the sixth embodiment of the present invention applies a sustain pulse swing between a positive voltage and a negative voltage, to sustain electrodes formed on a plasma display panel.  The PDP driving apparatus includes a scan driver and a sustain driver for driving scan electrodes formed on the plasma display panel and the sustain electrodes, respectively.  An example of the scan and sustain drivers is illustrated in FIG. 24.  The scan and sustain drivers shown in FIG. 24 have the same configuration.  Accordingly, the following description will be described in conjunction with only the scan driver.
・  As shown in FIG. 24, the PDP driving apparatus according to the sixth embodiment of the present invention includes a scan driver which is composed of the positive voltage source Vp1 for supplying a positive voltage, the first capacitor C1, a ground voltage source Vg1 for supplying a negative voltage, and the second capacitor C2.
・  In the scan driver, the positive voltage source Vp1 charges the second capacitor C2 when the positive voltage is supplied, and charges the first capacitor C1when the negative voltage is supplied.  In this case, the voltage supplied from the positive voltage source Vp1has a level corresponding to 1/2 of the positive voltage.  The levels of the voltages respectively charged in the first and second capacitors C1 and C2 are different from each other.  That is, the voltage charged in the first capacitor C1 has a level corresponding to 1/2 of the level of the voltage charged in the second capacitor C2.  The level of the voltage charged in the second capacitor C2 is identical to the level of the negative voltage.  The potential difference between the positive voltage and the negative voltage is the sustain discharge voltage.
・  In accordance with the sixth embodiment of the present invention, the scan driver further includes the first switch Q1, and the second switch Q2 for controlling supply of the voltage from the positive voltage source Vp1.  The first and second switches Q1 and Q2are simultaneously turned on or off.
・  In accordance with the sixth embodiment of the present invention, the scan driver further includes the third switch Q3for controlling the ground voltage source Vg1, and the fourth switch Q4for controlling supply of the negative voltage to the sustain electrode.  The third and fourth switches Q3and Q4 are simultaneously turned on or off.
・  In FIG. 24, the constituent elements of the sustain driver, namely, voltage sources Vp2 and Vg2, capacitors C3 and C4, and switches Q5 to Q8, correspond to the voltage sources Vp1 and Vg1, capacitors C1 and C2, and switches Q1 to Q4 of the scan driver, respectively.
・  Hereinafter, the operation characteristics of the PDP driving apparatus according to the sixth embodiment of the present invention will be described.
・  FIG. 25A is a timing diagram of turn-on and turn-off states of the switches shown in FIG. 24.  FIG. 25B is a waveform diagram of signals output in accordance with the timings of FIG. 25A.
・  Referring to FIGs. 25A and 25B, at a time t0, the fifth and sixth switches Q5 and Q6 are turned off.  Simultaneously, the seventh and eighth switches Q7 and Q8 are turned on.  At this time, the first and second switches Q1 and Q2 are in an OFF state, whereas the third and fourth switches Q3 and Q4 are in an ON state.  Accordingly, the output waveform of the sustain electrode descends to the negative voltage.  On the other hand, the output waveform of the scan electrode is maintained at the negative voltage.
・  Subsequently, at a time t1, the first and second switches Q1 and Q2 are turned on.  Simultaneously, the third and fourth switches Q3 and Q4 are turned off.  At this time, the fifth and sixth switches Q5 and Q6 are in an OFF state, whereas the seventh and eighth switches Q7 and Q8 are in an ON state.  Accordingly, the output waveform of the scan electrode ascends to the positive voltage.  On the other hand, the output waveform of the sustain electrode is maintained at the negative voltage.  As a result, the negative voltage is applied to the sustain electrode, and the positive voltage is applied to the scan electrode.  Thus, a sustain discharge is begun.  The sustain discharge is continued until a time t2.
・  At the time t2, the first and second switches Q1 and Q2 are turned off.   Simultaneously, the third and fourth switches Q3 and Q4 are turned on.  At this time, the fifth and sixth switches Q5 and Q6 are in an OFF state, whereas the seventh and eighth switches Q7 and Q8 are in an ON state.  Accordingly, the output waveform of the scan electrode descends to the negative voltage.  On the other hand, the output waveform of the sustain electrode is maintained at the negative voltage.  As a result, the sustain discharge is continued until the time t2 is completed.
・  Subsequently, at a time t3, the fifth and sixth switches Q5 and Q6 are turned on.  Simultaneously, the seventh and eighth switches Q7 and Q8 are turned off.  At this time, the first and second switches Q1 and Q2 are in an OFF state, whereas the third and fourth switches Q3 and Q4 are in an ON state.  Accordingly, the output waveform of the sustain electrode ascends to the positive voltage.  On the other hand, the output waveform of the scan electrode is maintained at the negative voltage.  As a result, the positive voltage is applied to the sustain electrode, and the negative voltage is applied to the scan electrode.  Thus, a sustain discharge is begun.  The sustain discharge is continued until a time t4.  Thus, a sustain pulse of one period is applied to the scan electrode and sustain electrode of the plasma display panel.
・  The voltage sources of the scan and sustain drivers in the PDP driving apparatus according to the sixth embodiment of the present invention supply a voltage of Vs/4.  Since the voltage level of the voltage sources is lower than those of other embodiments as described above, it is possible to easily design a voltage supply circuit.  The voltage sources of the scan or sustain driver can also be used for voltage source for driving address electrodes.  In accordance with the sixth embodiment of the present invention, the voltage of -Vs/4 is not supplied, differently from the fifth embodiment of the present invention supplying voltages of ±Vs/4.  Accordingly, it is possible to more easily design desired circuits, and to further reduce the manufacturing costs of the plasma display panel.
・  The voltage supply path of the sustain driver in the PDP driving apparatus according to the sixth embodiment of the present invention having the above-described effects will now be described.
・  FIGs. 26A and 26B are circuit diagrams illustrating voltage supply paths of the sustain driver in the PDP driving apparatus according to the sixth embodiment of the present invention.
・  Referring to FIG. 26A, the voltage from the positive voltage source Vp1 is added to the voltage of Vs/4 previously charged in the first capacitor C1 when the first and second switches Q1 and Q2 are turned on.  The resulting voltage, namely, a voltage of Vs/2, is supplied to the scan electrode of the plasma display panel.  Simultaneously, a voltage of -Vs/2 is charged in the second capacitor C2.
・  Referring to FIG. 26B, a current path extending from the panel PANEL to the ground voltage source Vg1 is established when the third and fourth switches Q3 and Q4are turned on.  Accordingly, the voltage of -Vs/2 charged in the second capacitor C2 is supplied to the panel PANEL.  Simultaneously, a voltage of Vs/4 is charged in the first capacitor C1 because the positive voltage source Vp1 and ground voltage source Vg1form different current paths, respectively.
・  The PDP driving apparatus according to the sixth embodiment of the present invention may further include an energy supplier/recoverer, in order to more efficiently drive the plasma display panel, as shown in FIG. 27.
・  FIG. 27 is a circuit diagram illustrating a modified embodiment of the PDP driving apparatus according to the sixth embodiment of the present invention.
・  Referring to FIG. 27, the PDP driving apparatus according to the sixth embodiment of the present invention further includes energy suppliers/recoverers 910 and 920.
・  The energy suppliers/recoverers 910 and 920 are included in the scan and sustain drivers, respectively, and have the same configuration.  For the simplicity of description, the following description will be given in conjunction with only the energy supplier/recoverer 910 included in the scan driver.
・  The energy supplier/recoverer 910 includes a ground voltage source GND for supplying a ground voltage, an inductor L1for supplying energy to the panel PANEL, and recovering energy from the panel PANEL, and an energy supply switch Q9 and an energy recovery switch Q10 for controlling the timings of operations for supply and recovery of energy.
・  In accordance with the above-described  configuration, it is possible to recover reactive current during operation of the plasma display panel and to supply the recovered current, and thus, to achieve an enhancement in the energy efficiency of the plasma display panel.
・  FIGs. 28A to 28D are circuit diagrams for explaining the operation characteristics of the modified embodiment of the PDP driving apparatus according to the sixth embodiment of the present invention.
・  Referring to FIG. 28A, when the energy supply switch Q9 is turned on, a certain amount of energy is supplied to the panel PANEL before supply of the positive voltage.
・  Referring to FIG. 28B, when the first and second switches Q1 and Q2 are turned on, simultaneously with the energy supply switch Q9, a certain amount of energy is supplied to the panel PANEL, and the positive voltage is supplied to the panel PANEL.
・  Referring to FIG. 28C, when the energy recovery switch Q10 is turned on, a certain amount of energy is recovered from the panel PANEL before supply of the negative voltage.
・  Referring to FIG. 28D, when the third and fourth switches Q3 and Q4 are turned on, simultaneously with the energy recovery switch Q10, a certain amount of energy is recovered, and the negative voltage is recovered from the panel PANEL.
・  Thus, a certain amount of energy is supplied before supply of the positive voltage, and a certain amount of energy is recovered before supply of the negative voltage.   Accordingly, an enhancement of the energy efficiency of the plasma display panel is achieved.  In addition, an abrupt voltage increase or drop is suppressed.  Accordingly, it is possible to prevent the elements of the driving circuits from being damaged.
・  It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions.  Thus, it is intended that the present invention covers the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.
・  As apparent from the above description, in accordance with the present invention, it is possible to reduce the power consumption of the PDP driving apparatus, and thus, to achieve an enhancement in energy efficiency.
・  In accordance with the present invention, the internal voltage of the PDP driving apparatus is reduced.  Accordingly, it is possible to suppress damage of the elements of the driving apparatus, and to reduce the manufacturing costs.
・  Where the plasma display panel is driven using a single voltage source in accordance with the half sustain driving scheme, the PDP driving apparatus and method according to the present invention can reduce the number of switches used to generate a sustain pulse, and thus, to reduce the costs required to configure desired circuits.
・  In accordance with the present invention, loss of current and distortion of waveforms occurring during the generation of the sustain pulse are reduced.  By virtue of the reduced number of switches, it is possible to achieve easy switch control, and thus, to achieve an enhancement in the reliability and efficiency of the circuits.
BRIEF DESCRIPTION OF THE DRAWINGS
・  The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this application, illustrate embodiment(s) of the invention and together with the description serve to explain the principle of the invention.  In the drawings:
・  FIG. 1 is a sectional view schematically illustrating a structure of a general plasma display panel;
・  FIG. 2 is  a waveform diagram of signals applied to drive the plasma display panel of FIG. 1;
・  FIG. 3 is a block diagram for explaining a method for driving a plasma display panel in accordance with the present invention;
・  FIG. 4 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a first embodiment of the present invention;
・  FIG. 5 is a timing diagram illustrating ON/OFF timings of switches shown in FIG. 4;
・  FIG. 6 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a second embodiment of the present invention;
・  FIGs. 7A and 7B are circuit diagrams illustrating current paths of FIG. 6;
・  FIG. 8 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a third embodiment of the present invention;
・  FIGs. 9A to 9F are waveform diagrams of drive signals associated with constituent elements shown in FIG. 8;
・  FIG. 10 is a circuit diagram illustrating a current path in a sustain-down period SDP;
・  FIG. 11 is a circuit diagram illustrating a current path in a sustain-up period SUP;
・  FIG. 12 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a fourth embodiment of the present invention;
・  FIGs. 13 to 16 are circuit diagrams for explaining operation of the PDP driving apparatus shown in FIG. 12;
・  FIG. 17 is a circuit diagram illustrating a practical example of the PDP driving apparatus according to the present invention shown in FIG. 12;
・  FIG. 18A is a waveform diagram of sustain pulses generated by the PDP driving apparatus of FIG. 17 according to the present invention;
・  FIG. 18B is a waveform diagram of resonance current generated in the PDP driving apparatus of FIG. 17 according to the present invention;
・  FIG. 19 is a circuit diagram illustrating an apparatus for driving a plasma display panel in accordance with a fifth embodiment of the present invention;
・  FIG. 20A is a timing diagram of turn-on and turn-off states of the switches shown in FIG. 19;
・  FIG. 20B is a waveform diagram of signals output in accordance with the timings of FIG. 20A;
・  FIGs. 21A and 21B are circuit diagrams illustrating voltage supply paths of the sustain driver in the PDP driving apparatus according to the fifth embodiment of the present invention;
・  FIG. 22 is a circuit diagram illustrating a modified embodiment of the PDP driving apparatus according to the fifth embodiment of the present invention;
・  FIGs. 23A to 23D are circuit diagrams for explaining the operation characteristics of the modified embodiment of the PDP driving apparatus according to the fifth embodiment of the present invention;
・  FIG. 24 is a circuit diagram illustrating a PDP driving apparatus according to a sixth embodiment of the present invention;
・  FIG. 25A is a timing diagram of turn-on and turn-off states of the switches shown in FIG. 24;
・  FIG. 25B is a waveform diagram of signals output in accordance with the timings of FIG. 25A;
・  FIGs. 26A and 26B are circuit diagrams illustrating voltage supply paths of the sustain driver in the PDP driving apparatus according to the sixth embodiment of the present invention;
・  FIG. 27 is a circuit diagram illustrating a modified embodiment of the PDP driving apparatus according to the sixth embodiment of the present invention; and
・  FIGs. 28A to 28D are circuit diagrams for explaining the operation characteristics of the modified embodiment of the PDP driving apparatus according to the sixth embodiment of the present invention.
Claiｍs
1.    An apparatus for driving a plasma display panel, comprising:
a voltage source;
a capacitor charged with a voltage supplied from the voltage source, or discharging the charged voltage;
a first switching unit for performing a switching operation to apply the voltage from the voltage source to the capacitor and a panel, or to apply the charged voltage from the capacitor to the panel; and
a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the capacitor, or to apply the voltage from the voltage source to the capacitor and to discharge the voltage from the panel. 
2.    The apparatus according to claim 1, wherein the voltage supplied from the voltage source is ±1/2 of a sustain voltage.
3.    The apparatus according to claim 1, wherein each of the first and second switching units comprises one or two switches.
4.    The apparatus according to claim 1, wherein the capacitor is charged with and discharges a voltage corresponding to ±1/2 of a sustain voltage.
5.    The apparatus according to claim 1, further comprising:
an energy recoverer electrically connected between the first switching unit and the second switching unit, to recover the voltage from the panel and to supply the recovered voltage to the panel.
6.    An apparatus for driving a plasma display panel, comprising:
a voltage source;
a first switch for performing a switching operation to apply a voltage from the voltage source to a panel;
a capacitor charged with a voltage supplied from the voltage source in accordance with the switching operation of the first switch; and
a second switch and a third switch for performing a switching operation reverse to the switching operation of the first switch, to discharge a voltage from the panel and to discharge the charged voltage from the capacitor. 
7.    The apparatus according to claim 6, wherein:
the first switch is electrically connected between the voltage source and the panel;
the second switch is electrically connected between a fourth node, between the first switch and the panel, and a ground source;
the capacitor is electrically connected between a third node, between the second switch and the ground source, and a first node, between the first switch and the panel;
the third switch is electrically connected between a second node, between the first switch and the capacitor, and a fifth node, between the second switch and the ground source.
8.    The apparatus according to claim 7, wherein the capacitor and the third switch are connected in parallel.
9.    The apparatus according to claim 7, further comprising:
a first diode electrically connected between the first node and the second node; and
a second diode electrically connected between the third node and the fifth node.
10.   The apparatus according to claim 6, further comprising:
an energy recoverer electrically connected to a node between the panel and the second switch, to recover the voltage from the panel and to supply the recovered voltage to the panel.
11.   The apparatus according to claim 10, wherein the energy recoverer comprises:
an inductor electrically connected to the panel;
a first recovery switch and a second recovery switch electrically connected between the inductor and a ground source; and
a third diode and a fourth diode connected in series between the first recovery switch and the second recovery switch.
12.   An apparatus for driving a plasma display panel, comprising:
a voltage source;
a first switch for performing a switching operation to apply a negative voltage from the voltage source to a panel;
a capacitor charged with a positive voltage in accordance with the switching operation of the first switch; and
a second switch and a third switch for performing a switching operation reverse to the switching operation of the first switch, to apply the charged voltage from the capacitor to the panel. 
13.   The apparatus according to claim 12, wherein:
the first switch is electrically connected between the panel and the voltage source;
the second switch is electrically connected between a first node, between the panel and the first switch, and a first ground source;
the capacitor is electrically connected between a second node, between the second switch and the first ground source, and the first node;
the third switch is electrically connected between a third node, between the capacitor and the first node, and a second ground source.
14.   The apparatus according to claim 13, wherein the capacitor and the second switch are connected in parallel.
15.   The apparatus according to claim 13, further comprising:
a first diode electrically connected between the first ground source and the second node; and
a second diode electrically connected between the first node and the third node.
16.   The apparatus according to claim 12, further comprising:
an energy recoverer electrically connected to a node between the panel and the first switch, to recover the voltage from the panel and to supply the recovered voltage to the panel.
17.   The apparatus according to claim 16, wherein the energy recoverer comprises:
an external capacitor charged with the recovered voltage;
an inductor electrically connected to the panel;
a plurality of switches connected in parallel between the inductor and the external capacitor; and
a plurality of diodes connected in series among the switches.
18.   An apparatus for driving a plasma display panel, comprising:
a voltage source;
a first capacitor and a second capacitor charged with a voltage supplied from the voltage source, or discharging the charged voltage;
a first switching unit for performing a switching operation to apply the voltage from the voltage source and the charged voltage from the first capacitor to a panel, or to apply the voltage from the voltage source to the second capacitor; and
a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the second capacitor, or to apply the voltage from the voltage source to the first capacitor. 
19.   The apparatus according to claim 18, wherein the voltage supplied from the voltage source is ±1/4 of a sustain voltage.
20.   The apparatus according to claim 18, wherein each of the first and second capacitors is charged with and discharges a voltage corresponding to ±1/4 of a sustain voltage.
21.   The apparatus according to claim 18, wherein the first capacitor and the second capacitor are connected in series.
22.   The apparatus according to claim 18, wherein:
the first switching unit comprises a first switch electrically connected between a first node, between the first capacitor and the second capacitor, and the voltage source, and a second switch electrically connected between the panel and the first capacitor; and
the second switching unit comprises a third switch electrically connected between a third node, between the panel and the second switch, and the second capacitor, and a fourth switch electrically connected between a second node, between the first capacitor and the second capacitor, and a ground source.
23.   The apparatus according to claim 22, wherein:
the first capacitor, the first switch, and the second switch are connected in parallel; and
the second capacitor, the third switch, and the fourth switch are connected in parallel.
24.   The apparatus according to claim 22, further comprising:
a first diode electrically connected between a fourth node, between the voltage source and the first switch, and a fifth node, between the first capacitor and the second switch;
a second diode electrically connected between the first node and the second node;
a third diode electrically connected between a sixth node, between the second diode and the second node, and the third node; and
a fourth diode electrically connected between a seventh node, between the second capacitor and the third switch, and an eighth node, between the fourth switch and the ground source.
25.   The apparatus according to claim 18, further comprising:
an energy recoverer electrically connected between the first switching unit and the second switching unit, to recover the voltage from the panel and to supply the recovered voltage to the panel.
26.   The apparatus according to claim 25, wherein the energy recoverer comprises:
an inductor electrically connected to the panel;
a plurality of switches connected in parallel between the inductor and a ground source; and
a plurality of diodes connected in series among the switches.
27.   An apparatus for driving a plasma display panel, comprising:
a first voltage source and a second voltage source;
a first capacitor charged with a voltage supplied from the second voltage source, or discharging the charged voltage;
a second capacitor charged with a voltage supplied from the first voltage source, or discharging the charged voltage;
a first switching unit for performing a switching operation to apply the voltage from the first voltage source and the charged voltage from the first capacitor to a panel, or to apply the voltage from the first voltage source to the second capacitor; and
a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the second capacitor, or to apply the voltage from the second voltage source to the first capacitor. 
28.   The apparatus according to claim 27, wherein the voltage supplied from each of the first and second voltage sources is ±1/4 of a sustain voltage.
29.   The apparatus according to claim 27, wherein each of the first and second capacitors is charged with and discharges a voltage corresponding to ±1/4 of a sustain voltage.
30.   The apparatus according to claim 27, wherein the first capacitor and the second capacitor are connected in series.
31.   The apparatus according to claim 27, wherein:
the first switching unit comprises a first switch electrically connected between a first node, between the first capacitor and the second capacitor, and the first voltage source, and a second switch electrically connected between the panel and the first capacitor; and
the second switching unit comprises a third switch electrically connected between a third node, between the panel and the second switch, and the second capacitor, and a fourth switch electrically connected between a second node, between the first capacitor and the second capacitor, and the second ground source.
32.   The apparatus according to claim 31, further comprising:
a first diode electrically connected between a fourth node, between the first capacitor and the second switch, and a first ground source;
a second diode electrically connected between the first node and the second node; and
a third diode electrically connected between a fifth node, between the second capacitor and the third switch, and a second ground source.
33.   The apparatus according to claim 27, further comprising:
an energy recoverer electrically connected between the first switching unit and the second switching unit, to recover the voltage from the panel and to supply the recovered voltage to the panel.
34.   The apparatus according to claim 33, wherein the energy recoverer comprises:
an inductor electrically connected to the panel;
a plurality of switches connected in parallel between the inductor and a ground source; and
a plurality of diodes connected in series among the switches.
ABSTRACT OF THE DISCLOSURE
An apparatus and a method for driving a plasma display panel are disclosed.  The driving apparatus includes a voltage source, a capacitor charged with a voltage supplied from the voltage source, or discharging the charged voltage, a first switching unit for performing a switching operation to apply the voltage from the voltage source to the capacitor and a panel, or to apply the charged voltage from the capacitor to the panel, and a second switching unit for performing a switching operation reverse to the switching operation of the first switching unit, to discharge a voltage from the panel and to discharge the charged voltage from the capacitor, or to apply the voltage from the voltage source to the capacitor and to discharge the voltage from the panel.
【図１】
2007058224.tif 000048
【図２】
2007058224.tif 000049
【図３】
2007058224.tif 000050
【図４】
2007058224.tif 000051
【図５】
2007058224.tif 000052
【図６】
2007058224.tif 000053
【図７Ａ】
2007058224.tif 000054
【図７Ｂ】
2007058224.tif 000055
【図８】
2007058224.tif 000056
【図９Ａ乃至９Ｄ】
2007058224.tif 000057
【図９Ｅ乃至９Ｆ】
2007058224.tif 000058
【図１０】
2007058224.tif 000059
【図１１】
2007058224.tif 000060
【図１２】
2007058224.tif 000061
【図１３】
2007058224.tif 000062
【図１４】
2007058224.tif 000063
【図１５】
2007058224.tif 000064
【図１６】
2007058224.tif 000065
【図１７】
2007058224.tif 000066
【図１８Ａ】
2007058224.tif 000067
【図１８Ｂ】
2007058224.tif 000068
【図１９】
2007058224.tif 000069
【図２０Ａ】
2007058224.tif 000070
【図２０Ｂ】
2007058224.tif 000071
【図２１Ａ】
2007058224.tif 000072
【図２１Ｂ】
2007058224.tif 000073
【図２２】
2007058224.tif 000074
【図２３Ａ】
2007058224.tif 000075
【図２３Ｂ】
2007058224.tif 000076
【図２３Ｃ】
2007058224.tif 000077
【図２３Ｄ】
2007058224.tif 000078
【図２４】
2007058224.tif 000079
【図２５Ａ】
2007058224.tif 000080
【図２５Ｂ】
2007058224.tif 000081
【図２６Ａ】
2007058224.tif 000082
【図２６Ｂ】
2007058224.tif 000083
【図２７】
2007058224.tif 000084
【図２８Ａ】
2007058224.tif 000085
【図２８Ｂ】
2007058224.tif 000086
【図２８Ｃ】
2007058224.tif 000087
【図２８Ｄ】
2007058224.tif 000088