(57)【要約】【課題】  ビタビデコーティング法及びビタビデコーダを提供する。【解決手段】  最大ランレングスがＫに制限され、Ｋ＋１タップ以上を使用するビタビデコーダシステムで、最大ランレングスを超えるノード及び最大ランレングスを超える遷移状態のうち、少なくとも一つを除去した構造を有する。【選択図】      図４Ａ
2007200525.tif 000002
【特許請求の範囲】
【請求項１】
最大ランレングスを超える個数のタップを使用するビタビデコーダにおいて、
入力データシンボルごとに入力信号と基準レベルとの差の絶対値を求めるブランチメトリック計算部と、
前記ブランチメトリック計算部で得たブランチメトリックと以前に保存していた状態メトリックとを加えて新しいステートメトリックを求め、最小サイズの状態メトリックを選択して生存経路を決定する加算比較選択部と、
前記加算比較選択部で決定した生存経路を保存する経路メモリとを備え、
前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングスを超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とするビタビデコーダ。
【請求項２】
前記最大ランレングスは９であり、前記ビタビデコーダは１０タップにより構成され、前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングス１０を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とする請求項１に記載のビタビデコーダ。
【請求項３】
前記最大ランレングスは１３であり、前記ビタビデコーダは１４タップにより構成され、前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングス１４を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とする請求項１に記載のビタビデコーダ。
【請求項４】
ビタビデコーティング法において、
最大ランレングスがＫに制限され、Ｋ＋１タップ以上を使用するビタビデコーダシステムで、最大ランレングスを超えるノード及び最大ランレングスを超える遷移状態のうち、少なくとも一つを除去してビタビデコーティングを行う段階を含むビタビデコーティング法。
【請求項５】
最大ランレングスを超える個数のタップを使用するビタビデコーティング法において、
入力データシンボルごとに入力信号と基準レベルとの差の絶対値を求めるブランチメトリック計算段階と、
前記ブランチメトリック計算部で得たブランチメトリックと以前に保存していた状態メトリックとを加えて新しいステートメトリックを求め、最小サイズの状態メトリックを選択して生存経路を決定する加算比較選択段階と、
前記加算比較選択部で決定した生存経路を保存する段階とを含み、
前記ブランチメトリック計算段階と前記加算比較選択段階は、最大ランレングスを超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とするビタビデコーティング法。
【請求項６】
前記最大ランレングスは９であり、前記ビタビデコーダは１０タップにより構成され、前記ブランチメトリック計算段階と前記加算比較選択段階は、最大ランレングス１０を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とする請求項５に記載のビタビデコーティング法。
【請求項７】
前記最大ランレングスは１３であり、前記ビタビデコーダは１４タップにより構成され、前記ブランチメトリック計算段階と前記加算比較選択段階は、最大ランレングス１４を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことを特徴とする請求項５に記載のビタビデコーティング法。
【請求項８】
ビタビデコーダにおいて、
複数のタップを備え、前記ビタビデコーダに備えられたタップの数が最大ランレングスより大きいとき、前記最大ランレングスより大きいノードは除去されることを特徴とするビタビデコーダ。
【請求項９】
ビタビデコーダにおいて、
複数のタップを備え、前記ビタビデコーダに備えられたタップの数が最大ランレングスより大きいとき、前記最大ランレングスより大きい遷移状態は除去されることを特徴とするビタビデコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビタビデコーティング法及びビタビデコーダに関する。
【背景技術】
【０００２】
光ディスクは、ディスク表面に二進信号を記録した後でレーザを入射させ、反射された波形を読んでデータを再生する装置である。このとき、ディスク表面で読んだ信号は、ＲＦ（無線周波数）信号であるというが、ディスク表面に二進信号が記録されているとしても、読んだＲＦ信号は、ディスク特性と光学的特性とにより二進信号ではないアナログ信号の性質を有している。従って、アナログ信号をデジタル信号に変えるためには、二値化過程とＰＬＬ（位相ロックループ）とが必ず必要である。二値化手段は、さまざまに具現が可能であるが、そのうちでも、ビタビデコーダを使用する場合は、エラーの少ない二進信号を得ることができると周知されている。図１は、ビタビデコーダの備えられたデジタル方式検出器の具現例である。ビタビデコーダは、チャンネルの特性に合うように、最適の条件で二進信号を検出する方法であり、単純な信号検出回路やランレングス訂正方式に比べ、検出能にすぐれると知られている。一般的に、ビタビデコーダの入力として最適の条件を有した信号が入れるように、ＦＩＲ（有限インパルス応答）フィルタを使用すれば、さらにすぐれた性能を得ることができるが、かかるＦＩＲフィルタは、チャンネルの特性を最適にするために使われるので、等化器（ＥＱ：イコライザ）ともいえる。図１を参照するに、光ディスクから読み取ったＲＦ信号は、二値化回路１４とＡ／Ｄコンバータ１１とに入力される。二値化回路１４は、ＲＦ信号を二値化した後、ＰＬＬ  １５に出力する。ＰＬＬ  １５は、二値化されたデータに基づき、ＲＦ信号に同期されたクロックを発生し、クロック信号をＡ／Ｄコンバータ１１、波形等化器１２、及びビタビ復号化器１３に出力する。Ａ／Ｄコンバータ１１は、入力されたＲＦ信号をＡ／Ｄ変換した後、デジタルデータを波形等化器１２に出力する。波形等化器１２は、入力されるデジタルデータを後端のビタビ復号化器１３に適した形態に波形等化する。ビタビ復号化器１３は、波形等化されたデータを入力されてビタビ復号化し、再生信号を出力する。ビタビ復号化は、チャンネル上に混合されたノイズなどの影響によってＲＦ入力信号に損傷が発生したとき、損傷された信号を復元させることができる技術であり、ハードディスクドライブ（ＨＤＤ）などに広く利用されている。
【０００３】
一般的に、光ディスクの記録密度が高まるにつれ、再生される信号の品質がだんだんと劣悪になり、従って誤動作する場合が生じうる。かかる問題を解決しようと、記録密度を高めるほどタップ数の多いビタビデコーダを使用することとなるが、タップ数が多くなるほどハードウェアサイズが複雑になって大きくなり、動作速度が遅くなるというという短所がある。
【０００４】
一般的に、ビタビデコーダは、入力信号の統計的特性を利用して最適の二進データを求めるための方法及び回路であり、ビタビデコーダを構成するためには、入力信号の特性に合うレベルが定義されねばならず、レベルによって入力信号の統計的特性を判断することにより、エラーの少ない二進信号を得る構造である。
【０００５】
ビタビデコーダの構造は、基本的にタップ数によって異なって構成されるが、例えば、３タップ構造のビタビデコーダの場合、３つの入力信号に対して最適のデコーティング能を示すように構成されている。
【０００６】
図２Ａと図２Ｂは、一般的な３タップ構造のビタビデコーダアルゴリズムをトレリスダイヤグラムとＣ言語形態とで表示したものである。かかる構造は、非常に一般的なものであり、既存に多用されている形態である。
【０００７】
図２Ａのトレリスダイヤグラムは、ｖａ，ｖｂの以前状態からｖｂ，ｖｃと定義された後の状態の場合と、このときに現れうる八種のレベルとを図式的に表示したものである。図２Ａを参照し、ダイヤグラムついて述べれば、２個の二進入力信号に対して現れることができる場合の数が四種に表現され、（便宜上、順に入ってきた力信号をｖａ，ｖｂと言及）、このとき、１個の入力信号ｖｃが追加で入れば、ｖｂ，ｖｃの組み合わせにより四種の場合と表現される。以前状態ｖａ，ｖｂの四種の場合から次の状態ｖｂ，ｖｃに変わりうるあらゆる場合の数は、ｖａ，ｖｂ，ｖｃにより八種の状態（レベル）と定義され、それらそれぞれ０００  ２１０、００１  ２２０、０１０  ２３０、０１１  ２４０、１００  ２５０、１０１  ２６０、１１０  ２７０、１１１  ２８０の八種の場合でもって表示した。これをＣアルゴリズムに適用してみれば、以前状態のエラー累積値を有するｓｕｍという変数から次の状態のエラー累積値を有するｓｕｍｎｅｗを演算することとなるが、ｓｕｍｎｅｗは、以前状態のエラー累積値で新しく発生するエラー値を加えた値で定義され、二種の可能な和のうち小さい値を選択する。
【０００８】
例えば、ｖｂ，ｖｃが０，０である場合、以前状態である０，０からデータが遷移される場合（２１０）と１，０から遷移される場合（２５０）との二種の場合が現れるが、このとき、０，０から遷移される場合は、レベル０００（レベル［０］）で定義される新しいエラー値が加えられ、１，０から遷移される場合は、レベル１００（レベル［４］）で定義される新しいエラー値が加えられ、このとき、演算値が小さい場合を選択することとなる。
【０００９】
これは、Ｃアルゴリズムのsumnew[0]=min((sum(0)+abs(inputdata[i]-(int)level[0])),(sum[2]+abs(inputdata[i]-(int)level[4])));に該当する演算である。
【００１０】
参考までに、ｍｉｎ関数は、２つの因子のうち小さな値を選択して出力する関数である。
【００１１】
また、このときに選択される信号の情報は、経路メモリ（ＰＭ：Ｐａｔｈ  Ｍｅｍｏｒｙ）に保存されるが、この経路メモリは、最小のエラー値が累積された最終情報を保存しているところである。従って、最終出力は、一定の区間が過ぎた後、最小のエラーを有する経路の情報が選択されるので、最適の状態で信号をデコーティングできるという長所がある。従って、ビタビデコーダが動作するためには、入力信号と各段階に合ったレベルとが提供されねばならない。
【００１２】
一方、システムに使われるコードが長さに制限のあるランレングス制限（Ｒｕｎ  Ｌｅｎｇｔｈ  Ｌｉｍｉｔｅｄ）コードである場合、ビタビデコーダのアルゴリズムは、変わることとなる。例えば、１Ｔ信号が出てこないで、２Ｔ信号が最短Ｔ（Ｔは、コード生成の基本周期）である（１，７）コードの場合（すなわち、最小Ｔが２Ｔであり、最大Ｔが８Ｔである場合）、ｖａ，ｖｂ，ｖｃが１，０，１や０，１，０の１Ｔの場合が出てこないため、レベル１０１  ２６０、レベル０１０  ２３０の場合が現れない。その場合には、３タップビタビデコーダは、図３Ａのように修正されねばならない。図３Ａを参照するに、レベル０１０  ２３０とレベル１０１  ２６０とが除去されているということが分かる。
【００１３】
一般的に、最小ランレングスを一定長以上に制限する方式は、光ディスクで多用する方式であり、かような場合に、最小ランレングスによって使用しない部分をトレリスダイヤグラムから除去し、これを基に回路量を減らす方法は、すでに提示されている。従って、図３Ａの構造及び図３Ｂのアルゴリズムは、ビタビデコーダを使用する場合に一般的に多用されている。
【００１４】
また一般的に、既存の光ディスクの場合、ビタビデコーダのタップ数に比べ、最大ランレングスは非常に大きいために、最大ランレングスを考慮しないのである。図３Ａの構造の場合、ビタビデコーダのタップ数は３であり、最大ランレングスは８であるために、最大ランレングスに該当する大きい値を考慮する必要がないためである。タップ数は、レベルのケタ数を表す。図３Ａで、レベルのケタ数は３桁なので、タップ数は３である。
【００１５】
しかし、これからは、記録密度が高まることにより、レーザ光源分布内に入る単位長が順次短くなる趨勢であるが、単位長がだんだんと短くなれば、反射されて戻ってくる信号のサイズがだんだんと小さくために、相互干渉が増えることとなり、かかる相互干渉を解決するためには、ビタビデコーダのタップ数を増やすのが一般的である。しかし、タップ数が増える場合に、ハードウェアサイズは一層複雑になり、動作速度は次第に遅くなってしまうという限界により、実用的に使用できるタップ数を考慮し、ハードウェアサイズと速度とを最適化することが要求される。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、前記のような問題点を解決し、使用する最大ランレングスが制限される場合、制限されるコードによる最適化されたハードウェアの設計方法を提示し、回路の量を減らして動作速度を速めることができるビタビデコーティング法及びビタビデコーダを提供することを目的とする。
【課題を解決するための手段】
【００１７】
前記のような課題を解決するための本発明の１つの特徴は、ビタビデコーダにおいて、最大ランレングスがＫに制限され、Ｋ＋１タップ以上を使用するビタビデコーダシステムで、最大ランレングスを超えるノード及び最大ランレングスを超える遷移状態のうち、少なくとも一つを除去した構造を有することである。
【００１８】
本発明の他の特徴は、最大ランレングスを超える個数のタップを使用するビタビデコーダにおいて、入力データシンボルごとに入力信号と基準レベルとの差の絶対値を求めるブランチメトリック計算部と、前記ブランチメトリック計算部で得たブランチメトリックと以前に保存していた状態メトリックとを加えて新しいステートメトリックを求め、最小サイズの状態メトリックを選択して生存経路を決定する加算比較選択部と、前記加算比較選択部で決定した生存経路を保存する経路メモリとを備え、前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングスを超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことである。
【００１９】
前記最大ランレングスは９であり、前記ビタビデコーダは１０タップにより構成され、前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングス１０を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことが望ましい。
【００２０】
前記最大ランレングスは１３であり、前記ビタビデコーダは１４タップにより構成され、前記ブランチメトリック計算部と前記加算比較選択部は、最大ランレングス１４を超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことが望ましい。
【００２１】
本発明のさらに他の特徴は、ビタビデコーティング法において、最大ランレングスがＫに制限され、Ｋ＋１タップ以上を使用するビタビデコーダシステムで、最大ランレングスを超えるノード及び最大ランレングスを超える遷移状態のうち、少なくとも一つを除去してビタビデコーティングを行う段階を含むことである。
【００２２】
本発明のさらに他の特徴は、最大ランレングスを超える個数のタップを使用するビタビデコーティング法において、入力データシンボルごとに入力信号と基準レベルとの差の絶対値を求めるブランチメトリック計算段階と、前記ブランチメトリック計算部で得たブランチメトリックと以前に保存していた状態メトリックとを加えて新しいステートメトリックを求め、最小サイズの状態メトリックを選択して生存経路を決定する加算比較選択段階と、前記加算比較選択部で決定した生存経路を保存する段階とを含み、前記ブランチメトリック計算段階と前記加算比較選択段階は、最大ランレングスを超えるノードに対応する演算及び最大ランレングスを超える遷移状態に対応する演算のうち、少なくとも一つを行わないことである。
【発明の効果】
【００２３】
本発明により、最大ランレングス条件の追加されたビタビデコーダを使用すれば、ハードウェアサイズを小さくすることができ、選択回路の量が減りつつ動作速度も速くなるだけではなく、実際に最大ランレングスに違反する出力信号が出てこないために、エラーも減らすことができるという長所がある。
【００２４】
実際の適用例で、（１，７）コードを使用したシステムの場合、９タップ以上のビタビデコーダでは、本発明の内容を適用でき、（２，１０）コードを使用したシステムの場合、１２タップ以上のビタビデコーダで本発明の内容を使用できる。
【発明を実施するための最良の形態】
【００２５】
以下、添付された図面を参照しつつ、本発明について詳細に説明する。
【００２６】
ビタビデコーダのタップ数が最大ランレングスより大きくなる場合には、次のようなアルゴリズムを使用できる。
【００２７】
一般的なｎ−タップビタビデコーダの場合、ｎ−１個のノードにより構成された以前状態と、新しい入力によりｎ−１個のノードにより構成された現在状態とでトレリスダイヤグラムを構成し、それぞれのノードは、全体ｎ個の遷移状態により連結され、それぞれのｎ−１個のノードとｎ個の遷移状態は、二進数で表現が可能である。
【００２８】
このとき、二進数で表現されたｎ−１個のノードのうち、最大ランレングスより大きいノードは、ランレングス制限条件のために、実際には出てこない場合なので、これを除去し、また、ｎ個の二進数で表現された遷移状態のうちからも、最大ランレングスより大きい遷移状態は、ランレングス制限条件のために、実際には出てこない場合なので、これを除去できる。本発明は、最大ランレングスより大きいタップ数を使用するビタビデコーダの場合に、最大ランレングスより大きいノードを除去するか、または最大ランレングスより大きい遷移状態を除去したり、または最大ランレングスより大きいノードと最大ランレングスより大きい遷移状態とをいずれも除去して回路構成を行うことにより、最大ランレングスより大きいタップ数を使用するビタビデコーダのハードウェア量を減少させることができる。
【００２９】
図４Ａは、本発明によるところの（１，７）コード用３タップビタビデコーティングアルゴリズムで、最大ランレングスを２Ｔに制限した場合のトレリスダイヤグラムを表す。
【００３０】
例えば、図３Ａに図示された（１，７）コード用３タップビタビデコーダの場合に、追加で最大ランレングスが２Ｔに制限されるならば、換言すれば、３Ｔが出てこない場合には、ノードのうちからは除去されるものはないが、状態遷移を表す矢印のうちでは、０００
２１０である場合と、１１１  ２８０である場合は、コード条件により出てこないために、本発明による方法を利用し、図４Ａ及び図４Ｂのように回路を構成できる。
【００３１】
図４Ｂは、図４Ａに図示されたトレリスダイヤグラムを具現したＣ言語を表す。
【００３２】
図４Ｂのコードを参照するに、図３Ｂのコードと比較し、ｓｕｍｎｅｗ［０］とｓｕｍｎｅｗ［３］と、レベル［０］とレベル［７］とに該当する絶対値演算が除去され、それにより、ｓｕｍｎｅｗ［０］とｓｕｍｎｅｗ［３］とでｍｉｎ値を求める演算が除去されている。また、経路メモリと関連した演算も、簡単なものとなっていることが分かる。
【００３３】
一方、さらに良好な性能を得るためには、単純な構造ではない複雑な構造を有するビタビデコーダを使用することも可能である。これは、タップ数を増やすことによって解決されるが、一実施例として、一般的な５タップビタビデコーダ及び（１，７）コード用５タップビタビデコーダ、並びに本発明によるところの最大ランレングスの制限された５タップ（１，７）コード用ビタビデコーダを図５Ａないし図７Ａに図示した。
【００３４】
図５Ａは、一般的な５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムを表す。図５Ａを参照するに、００００から１１１１まで１６個の以前ノードがあり、各ノードに２個のレベルが対応し、総３２個のレベル５０１ないし５３２が存在する。
【００３５】
図５Ｂは、図５Ａに図示されたトレリスダイヤグラムを具現したＣ言語を表す。
【００３６】
図６Ａは一般的な（１，７）コード用５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムを表す。
【００３７】
図６Ａを参照するに、（１，７）コード条件により、１Ｔに対応するノードと１Ｔに対応するレベルとが除外される。すなわち、ノードのうちからは、１Ｔを含むノードである００１０、０１００、０１０１、１０１０、１０１１、１１０１が除外されている。そして、レベルのうちからは、１Ｔを含むレベルである５０３、５０５、５０６、５０９ないし５１２、５１４、５１９、５２１ないし５２４、５２７、５２８、５３０が除外されている。
【００３８】
図６Ｂは、図６Ａに図示されたトレリスダイヤグラムを具現したＣ言語を表す。
【００３９】
図６Ｂを参照するに、１Ｔを含むノードに対応する演算であるｓｕｍｎｅｗ［２］、ｓｕｍｎｅｗ［４］、ｓｕｍｎｅｗ［５］、ｓｕｍｎｅｗ［１０］、ｓｕｍｎｅｗ［１１］、ｓｕｍｎｅｗ［１３」が除去され、１Ｔを含むレベルに関連した演算であるｓｕｍｎｅｗ［６］、ｓｕｍｎｅｗ［７］、ｓｕｍｎｅｗ［８］、ｓｕｍｎｅｗ［９］でのレベル［８］、レベル［９］、レベル［２２］、レベル［２３］を含む演算が除去されている。
【００４０】
もしかような場合に、最大ランレングス条件が８Ｔではなくして３Ｔに制限されるならば、４Ｔ以上は出てこないために、ノードのうちから００００と１１１１とが除去され、レベルのうちからも００００と１１１１との含まれたレベルが除去されるので、本発明で提示したアルゴリズムにより、図７Ａに図示されたように構成される。
【００４１】
図７Ａは、本発明によるところの最小ランレングス２、最大ランレングス３に制限された５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムを表す。
【００４２】
図７Ａを参照するに、ノードのうちからは、４Ｔを表す００００と１１１１とが除外され、レベルのうちからは、４Ｔを含むレベルである０００００  ５０１、００００１  ５０２、１００００  ５１７、０１１１１  ５２９、１１１１０  ５３１、１１１１１  ５３２が除外されている。
【００４３】
図７Ｂは、図７Ａに図示されたトレリスダイヤグラムを具現したＣ言語を表す。
【００４４】
図７Ｂを参照するに、４Ｔを含むノードに対応する演算であるｓｕｍｎｅｗ［０］、ｓｕｍｎｅｗ［１５］が除去され、４Ｔを含むレベルに関連した演算であるｓｕｍｎｅｗ［１］、ｓｕｍｎｅｗ［１４］でのレベル［１］、レベル［１４］を含む演算が除去されている。
【００４５】
図８は、本発明によるビタビデコーダ８００の一例を表す。図８を参照するに、本発明によるビタビデコーダ８００は、ブランチメトリック計算部８１０、加算比較選択部８２０、経路メモリ８３０を備える。
【００４６】
ブランチメトリック計算部８１０は、入力データシンボルごとに入力信号と複数個の基準レベルとの差の絶対値のブランチメトリックを計算する。特に、本発明によって最大ランレングスを超えるノード及びレベルは除去されるので、本発明によるブランチメトリック計算部８１０は、最大ランレングスを超えるノードに該当する回路構成を有さず、また前記ノード及び最大ランレングスを超えるレベルを利用して行われる演算を行わない。図４Ｂのコードで、入力データとレベルとの差値の絶対値を求める部分、すなわち、abs(inputdata[i]-(int)level[])がブランチメトリック計算部８１０で行われる演算に該当する。従って、図３Ｂのコードと比較すると、abs(inputdata[i]-(int)level[0])とabs(inputdata[i]-(int)level[7])とに対する演算が除去されているということが分かる。
【００４７】
加算比較選択部８２０は、ブランチメトリック計算部で生成したブランチメトリックと、以前に保存していた状態メトリックとを加えて新しい状態メトリックを求め、最小サイズの状態メトリックを選択して生存経路を決定する。特に、本発明によって最大ランレングスを超えるノード及びレベルは除去されるので、本発明による加算比較選択部８２０は、最大ランレングスを超えるノードやレベルに関連した状態メトリックに対する演算を行わない。図４Ｂのコードで、ブランチメトリック、すなわち入力データとレベルとの差の絶対値に以前状態メトリックｓｕｍを加えて最小になる状態メトリックを求める部分、すなわち、min((sum[]+abs(inputdata[i]-(int)level[])、(sum[]+abs(inputdata[i]-(int)level[])))が加算比較選択部８２０で行われる演算に該当する。従って、図３Ｂのコードと比較すると、ノード０とノード３とabs(inputdata[i]-(int)level[0])とabs(inputdata[i]-(int)level[7])に対する演算が除去されることにより、ノード０では、sum[0]+abs(inputdata[i]-(int)level[0])とsum[2]+abs(inputdata[i]-(int)level[4]との最小値を演算する必要がなく、ノード３では、sum[1]+abs(inputdata[i]-(int)level[3])とsum[3]+abs(inputdata[i]-(int)level[7]との最小値を演算する必要がない。
【００４８】
経路メモリ８３０は、加算比較選択部８２０で決定された生存経路に該当する出力信号を保存していて出力する。
【００４９】
以上で説明したようなビタビデコーティング法は、またコンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして具現することが可能である。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって判読されうるデータが保存されるあらゆる種類の記録装置を含む。コンピュータで読み取り可能な記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ保存装置などがあり、またキャリアウェーブ（例えば、インターネットを介した伝送）の形態で具現されることも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散されて、分散方式でコンピュータで読み取り可能なコードが保存されて実行されうる。そして、前記ビタビデコーティング法を具現するための機能的な（ｆｕｎｃｔｉｏｎ）プログラム、コード及びコードセグメントは、本発明が属する技術分野のプログラマらにより容易に推論されうる。
【００５０】
以上、本発明についてその望ましい実施例を中心に述べた。本発明が属する技術分野で当業者は、本発明が本発明の本質的な特性から外れない範囲で変形された形態に具現できるということを理解することができるであろう。従って、開示されたた実施例は、限定的な観点でなくして説明的な観点で考慮されねばならない。本発明の範囲は、前述の説明ではなくして特許請求の範囲に示されており、それと同等な範囲内にあるあらゆる差異点は、本発明に含まれるものであると解釈されねばならない。
【産業上の利用可能性】
【００５１】
本発明のビタビデコーティング法及びビタビデコーダは、例えば、記録媒体関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００５２】
【図１】従来技術によるところのビタビデコーダの備えられたデジタル方式の検出器の例である。
【図２Ａ】従来技術によるところの３タップ構造の一般的なビタビデコーティングアルゴリズムのトレリスダイヤグラムである。
【図２Ｂ】図２Ｂに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図３Ａ】一般的な（１，７）コード用３タップビタビデコーティングアルゴリズムのトレリスダイヤグラムである。
【図３Ｂ】図３Ａに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図４Ａ】本発明によるところの（１，７）コード用３タップビタビデコーティングアルゴリズムで、最大ランレングスを２Ｔに制限した場合のトレリスダイヤグラムである。
【図４Ｂ】図４Ａに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図５Ａ】一般的な５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムである。
【図５Ｂ】図５Ａに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図６Ａ】一般的な（１，７）コード用５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムである。
【図６Ｂ】図６Ａに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図７Ａ】本発明によるところの最小ランレングス２、最大ランレングス３に制限された５タップビタビデコーティングアルゴリズムのトレリスダイヤグラムである。
【図７Ｂ】図７Ａに図示されたトレリスダイヤグラムを具現したＣ言語である。
【図８】本発明によるビタビデコーダの一例である。
【符号の説明】
【００５３】
１１    Ａ／Ｄコンバータ
１２    波形等化器
１３    ビタビ復号化器
１４    二値化回路
１５    ＰＬＬ
２１０  レベル０００
２２０  レベル００１
２３０  レベル０１０
２４０  レベル０１１
２５０  レベル１００
２６０  レベル１０１
２７０  レベル１１０
２８０  レベル１１１
５０１ないし５３２  レベル０００００ないしレベル１１１１１
８００  ビタビデコータ
８１０  ブランチメトリック計算部
８２０  加算比較選択部
８３０  経路メモリ
【図１】
2007200525.tif 000003
【図２Ａ】
2007200525.tif 000004
【図２Ｂ】
2007200525.tif 000005
【図３Ａ】
2007200525.tif 000006
【図３Ｂ】
2007200525.tif 000007
【図４Ａ】
2007200525.tif 000008
【図４Ｂ】
2007200525.tif 000009
【図５Ａ】
2007200525.tif 000010
【図５Ｂ】
2007200525.tif 000011
【図６Ａ】
2007200525.tif 000012
【図６Ｂ】
2007200525.tif 000013
【図７Ａ】
2007200525.tif 000014
【図７Ｂ】
2007200525.tif 000015
【図８】
2007200525.tif 000016