(57)【要約】【課題】ＬＳＩによる電源ＩＣの電源制御指示には専用端子が必須であり、Ｉ２Ｃバスなどのシリアル制御を更に加える等、端末の小型化に反すると言う問題点があった。更に、携帯端末の柔軟なリセット制御（例えば、外部インタフェースはそのままの状態を保持し、ＬＳＩの内部状態だけを初期化する。）は行われずに、携帯端末としての商品価値を高めにくいと言う問題点もあった。【解決手段】通常のシリアル通信フォーマットとは異なるシリアル端子状態により電源ＩＣ２００に対してＬＳＩ１００の方から情報（ＬＳＩ１００の内部リセット情報等）を送る。これにより、端子を共通化し、且つ、リセットを含めた端末状態を電源ＩＣ２００に即座に伝えられる。【選択図】図１
2007306073.tif 000002
【特許請求の範囲】
【請求項１】
シリアル通信機能を備えた電源ＩＣとＬＳＩとから成る半導体システムにおいて、
通常のシリアル通信フォーマットと異なるシリアル端子状態により前記ＬＳＩから前記電源ＩＣに情報を送ることを特徴とする、
半導体システム。
【請求項２】
請求項１記載の半導体システムであって、
前記ＬＳＩからの前記情報は、前記電源ＩＣに対する電源制御情報であることを特徴とする、
半導体システム。
【請求項３】
請求項１記載の半導体システムであって、
前記ＬＳＩからの前記情報は、前記ＬＳＩの内部リセット情報であることを特徴とする、
半導体システム。
【請求項４】
請求項１乃至３の何れかに記載の半導体システムであって、
シリアル通信フォーマットとしてＩ２Ｃバスを用いることを特徴とする、
半導体システム。
【請求項５】
請求項１乃至４の何れかに記載の前記半導体システムと、
電池と、
外部インタフェースとを備えることを特徴とする、
携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体システムとそれを有する携帯端末とに関し、特に本発明に係る半導体システムは、シリアル通信により電源ＩＣを制御し、更にリセット制御状態を電源ＩＣにフィードバックできるＬＳＩと、電源ＩＣとを用いている。
【背景技術】
【０００２】
携帯電話の様な携帯端末において、当該端末の小型化と、内蔵電池による動作時間の伸延とは、当該端末の商品価値を高めるために必要不可欠な課題である。
【０００３】
ここで、端末の外部インタフェース（例えばディスプレイやキーパッド）は端末を利用する側（人間）の物理的な大きさの要求に制約を受けるため、端末の小型化を解決するためには、内蔵する部材（ＬＳＩ，電源ＩＣ，電池など）を小型にすることが求められる。更に、端末の動作時間伸延のため、端末が実現する様々な機能の動作電力を低減（動作電圧の低下，動作電流の減少）し、機能動作を行わない待ち受け時は電池を無駄に消耗しないこと（待ち受け時の消費電力の低減）が求められる。
【０００４】
これらの点の解決のために、例えば、半導体プロセスの微細化によりＬＳＩに機能を集積することで、小型化を図り、機能当たりの動作電力を低減することが出来る。しかしながら、微細化により動作電圧が下がるため、電源ＩＣによる電池電圧からの効率的な電圧変換が必要となり、更に、ＬＳＩを構成するトランジスタのスレッショルド電圧が下がることでリーク電流が指数関数的に増加するため、待ち受け電流を増やさないための新たな対策が必要となる。そして、ＬＳＩの小型化を図ると、パッケージが小さくなることから、外部インタフェースのために用いる信号経路（端子数）も制約を受ける。
【０００５】
そこで、従来例１（特許文献１参照）では、ＬＳＩを機能別に分割し、機能不要なブロックの電源をオフすることでリーク電流を無くしている。又、従来例２（特許文献２参照）では、内蔵電池ユニットを効率的に使うために、電源ＩＣ（電源制御ユニット）が複数の動作モードをもつことで、機能動作と待ち受け電流の低減の両立を図っている。この動作モードの設定では、Ｉ２Ｃバス（非特許文献１参照）によるシリアル通信を利用することが、ＬＳＩと電池ユニットを結ぶ信号経路（端子数）の削減化に役立っている。
【０００６】
更に、電源ＩＣは電池から上記ＬＳＩへの電源を供給する他、ＬＳＩのリセット制御を行う半導体システム全体のマスターとしての役割も担う。電源ＩＣからＬＳＩへの電源供給開始時には、ＬＳＩをリセットすることでＬＳＩ自身の一意的な初期化が必要なためである。この初期化状態では、ＬＳＩ内蔵のＣＰＵのプログラム実行により制御される上記Ｉ２Ｃバスなどの機能は、まだ使えない状態にある。しかしながら、初期化で一意的に状態を固定できるＢｉｔ−ＩＯ（専用端子）は、利用可能である。
【０００７】
又、ＬＳＩのリセット状態は一意的であるという前提から、それを電源ＩＣにフィードバックすることは通常行われず、例えば内部に複数のＣＰＵや機能ブロックを備えた場合には、個別の電源状態やリセット状態が存在しうるが、積極的にそれらは利用されずに、単にリセットするか、リセットしていないかだけの単純な判断のみであり、携帯端末の柔軟なリセット制御（例えば、外部インタフェースはそのままの状態を保持し、ＬＳＩの内部状態だけを初期化する。）は、積極的には行われていなかった。
【０００８】
図２に、上記様々な例を元にした、従来例に係る半導体システムのブロック図を示す。図２に於いて、構成要素やその動作は後述する実施の形態１の対応する部分と同様である。
【０００９】
尚、従来例では、電源供給開始時の電源制御にはＢｉｔ−ＩＯ（専用端子）を利用し、又、ＬＳＩのリセット制御は電源ＩＣからＬＳＩへ一方的に実施される。
【００１０】
【特許文献１】特開２００３−２０９６１６号公報
【特許文献２】特開平１１−１９１９３１号公報
【非特許文献１】Ｉ２Ｃバス仕様書  バージョン２．１  ２０００年１月；Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述の様に、ＬＳＩによる電源ＩＣの電源制御指示にはＢｉｔ−ＩＯ（専用端子）が必要であり、ＬＳＩ内部の機能別分割などに伴う動作状態の増加に対処するには信号経路（端子数）が増加し、又、機能の柔軟性に対処するには、更にＩ２Ｃバスなどのシリアル制御を加えるなど、小型化に反すると言う問題点があった。
【００１２】
更に、ＬＳＩのリセット制御は電源ＩＣから一方的に行い、ＬＳＩ内部に複数の機能ブロックを備えた場合の状況のフィードバックを電源ＩＣに行えないため、携帯端末の柔軟なリセット制御（例えば、外部インタフェースはそのままの状態を保持し、ＬＳＩの内部状態だけを初期化する。）は行われずに、携帯端末としての商品価値を高めにくいという問題点があった。
【００１３】
この発明はこの様な問題点の認識に基づき成されたものであり、その目的は、端子数を増加させること無く携帯端末の小型化に貢献出来、しかも、商品価値を高めた携帯端末を実現可能とする半導体システムを提供することにある。
【課題を解決するための手段】
【００１４】
この発明の主題は、シリアル通信機能を備えた電源ＩＣとＬＳＩとから成る半導体システムであって、通常のシリアル通信フォーマットと異なるシリアル端子状態により前記ＬＳＩから前記電源ＩＣに情報を送ることを特徴とする。
【００１５】
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。
【発明の効果】
【００１６】
本発明の主題によれば、端子数を増やすこと無く、携帯端末の小型化の実現に貢献出来ると共に、内部リセット状態も監視出来るので、リセットを含む端末状態の整合性、安定性を確保出来るため、商品価値を高めた携帯端末を実現することも出来る。従って、動作が安定した安価な携帯端末を実現出来る。
【発明を実施するための最良の形態】
【００１７】
本発明は、シリアル通信機能を備えた電源ＩＣとＬＳＩとから成る半導体システム、及び、電池（図示せず）、外部インタフェース（図示せず）を更に備えた携帯端末に関し、特に、通常のシリアル通信フォーマットとは異なるシリアル端子状態により電源ＩＣにＬＳＩから情報を送ることを特徴とする。以下、図面を参照しつつ、本発明を具現化した実施の形態１を記載する。
【００１８】
（実施の形態１）
本実施の形態では、ＬＳＩによる電源ＩＣの電源制御指示を通常フォーマット（第１レベル）とは異なるフォーマット（第２レベル）で以ってＩＣ２バスのみでシリアル通信する。しかも、ＬＳＩ内部のリセット制御状態に関する情報をも、異なるフォーマットで以ってＩＣ２バスのみでシリアル通信することにより、電源ＩＣ側にフィードバックする。この様な特徴点によって、電源制御指示及びリセット制御状態を容易にＬＳＩから電源ＩＣに伝達することが可能となる。以下、図面を参照する。
【００１９】
図１は，本実施の形態に係る半導体システムと携帯端末の構成例を模式的に示すブロック図である。
【００２０】
図１において、携帯端末３００は、大要、ＬＳＩ１００、電源ＩＣ２００、電池（図示せず）及び外部インタフェース（図示せず）などから構成される。
【００２１】
その内、ＬＳＩ１００は、ＣＰＵ１、Ｂｉｔ−ＩＯ（専用端子）２、Ｉ２Ｃシリアル制御回路（マスタ側）３、リセット実行回路４、制御回路５及び内部バス６を有しており、本半導体システムの様々な機能を実現して、携帯端末全体の機能動作を行う。
【００２２】
ＬＳＩ１００において、ＣＰＵ１は、各種記憶素子（図示せず）に格納されたプログラムを実行することで、ＬＳＩ１００の全体または一部（複数のＣＰＵを備えた場合）の制御を行う中央演算装置である。
【００２３】
又、Ｂｉｔ−ＩＯ（専用端子）２は、ＬＳＩ１００のリセット実行により初期化され、ＣＰＵ１のプログラム実行により、その端子状態を変更することが可能である。当該端子状態は、ＬＳＩ１００内の各要素やＬＳＩ１００の外部に伝えられる。
【００２４】
又、Ｉ２Ｃシリアル制御回路（マスタ側）３は、既知のＩ２Ｃバス（信号経路）を制御する回路である。この回路３によって制御されるＩ２Ｃバス（信号経路）は、２本の双方向信号線（シリアル・クロックＳＣＬとシリアル・データＳＤＡ）から構成される。本実施の形態では、Ｉ２Ｃバスはシリアル通信フォーマットとして用いられる。このＩ２Ｃバスの詳細については、非特許文献１の仕様書に記載されている通りである。当該仕様書に記載の通り、Ｉ２Ｃバスは、ＩＣ間相互のコントロールを効率良く行うことを目的とした、２本のワイヤー（シリアル・クロックＳＣＬとシリアル・データＳＤＡ）から成る双方向性バスであり、ＩＣ間相互バスとも称される。そして、上記２本のワイヤーによって、当該バスに接続されているデバイス間での情報伝達が実行される。ここで、「マスター」とは、バス上でデータ転送を開始するデバイスであり、転送を可能にするクロック信号を生成する。そのとき、「マスター」によってアドレス指定されるデバイス側は、「スレーブ」となる。
【００２５】
又、リセット実行回路４は、ＬＳＩ１００全体のリセット実行を行う。
【００２６】
又、制御回路５は、リセット実行回路４やＢｉｔ−ＩＯ（専用端子）３の出力状態により、Ｉ２Ｃシリアル制御回路（マスタ側）３が制御するＩ２Ｃバスの状態を上書き制御する。
【００２７】
更に、内部バス６は、ＣＰＵ１がＢｉｔ−ＩＯ（専用端子）２、Ｉ２Ｃシリアル制御回路（マスタ側）３、リセット実行回路４等をプログラムで制御するための信号経路として用いられる。
【００２８】
他方、電源ＩＣ２００は、本半導体システムの電源供給とリセット制御とをまとめて実現することで、携帯端末３００全体の整合性や安全性を確保する。
【００２９】
電源ＩＣ２００の構成要素の内で、参照符号２１は電源制御回路であり、同回路２１は、電池（図示せず）からＬＳＩ１００に対して必要な電圧や電流で電源供給を行う。
【００３０】
又、Ｉ２Ｃシリアル制御回路２２は、Ｉ２Ｃバス（信号経路）を用いてＩ２Ｃシリアル制御回路（マスタ側）３が主導して様々なシリアル通信を実行する際のスレーブ側に成る。Ｉ２Ｃバスの詳細については、非特許文献１を参照のこと。
【００３１】
又、リセット制御回路２３は、主にＬＳＩ１００を初期状態に設定する。
【００３２】
次に、図１を用いて、本半導体システムの動作を記載する。
【００３３】
携帯端末３００は、電源ＩＣ２００へのキーパッド（電源キー）（図示せず）からの入力により、起動される。そして、ＬＳＩ１００は、起動時に、電源ＩＣ２００のリセット制御回路２３によりリセットされる。即ち、ＬＳＩ１００内部のリセット実行は、リセット実行回路４によって行われる。
【００３４】
リセット実行回路４は、制御回路５において、Ｉ２Ｃシリアル制御回路（マスタ側）３のＳＤＡ出力（リセット時は通常Ｈレベル（第１レベル））を通常フォーマットとは異なるＬレベル（第２レベル）に上書き制御する。これにより、ＬＳＩ１００は、ＬＳＩ内部リセット情報を、通常時のシリアル通信フォーマットとは異なるシリアル端子状態（Ｌレベル）により、電源ＩＣ２００側にシリアル送信する。
【００３５】
このＬＳＩ内部リセット制御状態を示すＬレベルを、Ｉ２Ｃシリアル制御回路（スレーブ側）２２が観測し、現時点でＬＳＩ１００がリセット動作中であることを認識する。この認識結果に基づき、電源ＩＣ２００側のリセット制御回路２３は、リセット時の電源制御を更に柔軟（タイミング調整など）に実行出来る。そして、リセット制御回路２３は、その後、ＬＳＩ１００へのリセットを解除する。
【００３６】
リセット解除により、リセット実行回路４は、制御回路５に対する上書き制御を終了し（シリアル・データＳＤＡを通常のＨレベルに戻す。）、その結果、Ｉ２Ｃシリアル制御回路（マスタ側）３とＩ２Ｃシリアル制御回路（スレーブ側）２２との間で、通常のシリアル通信フォーマットによる通常の電源制御を実行出来る状態になる。
【００３７】
次に、携帯端末３００の通常動作中の状態を、例えばＣＰＵ１が低消費電力化のため、プログラム実行を停止して、Ｉ２Ｃシリアル制御回路（マスタ側）３を用いた電源ＩＣ２００の制御が行えない状態を考える。この場合は、予め、Ｉ２Ｃシリアル制御により、電源ＩＣ２００の電源制御回路２１の内部制御レジスタ等（図示せず）に対して、準備設定（シリアル・クロックＳＣＬが通常フォーマットとは異なるＬレベル（第２レベル）になったら電源供給再開を行う等）を行った後、ＬＳＩ１００中のリアルタイムクロック(32.768kHz)による常時動作タイマ等を使った簡単なシーケンサ（図示しない）で以って、Ｂｉｔ−ＩＯ（専用端子）２の状態変化（例えば、通常時のＨレベルからＬレベルに変更）を実行して、制御回路５を通じて、Ｉ２Ｃバスのシリアル・クロックＳＣＬの出力を上書き制御して通常時のＨレベルからＬレベルに変化させる。この電源ＩＣ２００に対する電源制御指示の情報が異なるシリアル端子状態（Ｌレベルへの変化）によりＬＳＩ１００側から電源ＩＣ２００側にＩ２Ｃバスを介してシリアル送信され、当該情報がＩ２Ｃシリアル制御回路（スレーブ側）２２に於いて認識される結果、電源制御回路２１の動作状態が変更（電源供給再開など）され得る。
【００３８】
更に、電源ＩＣ２００がリセット実行や上記の準備設定を行っていない場合に、通常フォーマットとは異なるシリアル・データＳＤＡの出力変化（例えば、Ｉ２ＣバスのＳＴＡＲＴ条件とＳＴＯＰ条件とが連続実行される状態）がＩ２Ｃシリアル制御回路（スレーブ側）２２によって監視された場合には、電源ＩＣ２００は、ＬＳＩ１００で内部リセット実行等の異常動作が成されたと判断して、対応する電源制御やリセット制御を電源ＩＣ２００はすぐさま実行出来る。
【００３９】
上述の様に、本実施の形態によれば、電源ＩＣ２００の電源制御指示や、ＬＳＩ１００のリセット制御の電源ＩＣ２００へのフィードバックを、Ｂｉｔ−ＩＯ（専用端子）２を用いずに、制御回路５により上書き制御される両回路３，２２間のＩ２Ｃバスのみで以って実行することが出来、その結果、端子数を増やすこと無く、携帯端末３００の小型化に貢献することが出来る。しかも、Ｉ２Ｃバスを介したフィードバックによりＬＳＩ１００内部のリセット状態も電源ＩＣ２００側で監視出来るので、リセットを含む端末状態の整合性、安定性を確保することが出来、商品価値を高めた携帯端末３００を実現出来ると言う効果がある。
【００４０】
尚、上記実施の形態では、ＬＳＩ１００による電源ＩＣ２００の電源制御指示と、ＬＳＩ１００内部のリセット実行状態の電源ＩＣ２００へのフィードバックとの両方の情報を、Ｉ２Ｃバスを用いて送信・実施しているが、これらの情報の片方のみを上記の通りに実現しても良く、更には、Ｉ２Ｃバスでなくても、他のシリアルバスを用いても良い。
【００４１】
更に、上記実施の形態の例では、シリアル通信フォーマットとしてＩ２Ｃバスを用いているが、これに代えて、その他のフォーマットを、即ち、一般的な３線シリアルやμ−ｗｉｒｅ等、通常の通信フォーマットが規定されている（すなわち他の状態は例外的な状態となる）シリアル通信であっても構わない。
【００４２】
（付記）
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
【産業上の利用可能性】
【００４３】
この発明は、電源ＩＣとＬＳＩとを用いた携帯端末、例えば携帯電話等の端末機器に活用して好適である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１に係る半導体システムと携帯端末とを示すブロック図である。
【図２】従来技術に係る半導体システムと携帯端末とを示すブロック図である。
【符号の説明】
【００４５】
１  ＣＰＵ、２  Ｂｉｔ−ＩＯ（専用端子）、３  Ｉ２Ｃシリアル制御回路（マスタ側）、４  リセット実行回路、５  制御回路、６  内部バス、２１  電源制御回路、２２  Ｉ２Ｃシリアル制御回路（スレーブ側）、２３  リセット制御回路、１００  ＬＳＩ、２００  電源ＩＣ、３００  携帯端末。
【図１】
2007306073.tif 000003
【図２】
2007306073.tif 000004