(57)【要約】【課題】不良発生のタイミングを解析可能な故障検査装置を提供すること。【解決手段】故障検査装置は、テストパターンを用いて集積回路の故障検査を行う。故障検査装置は、一定のクロック周波数でテストパターンを集積回路に送る送信部と、利得可変増幅器を有し、集積回路に検査電圧を印加する電圧印加部と、利得可変増幅器の利得を制御する制御部と、テストパターンに基づいて集積回路で処理された結果を受け取る受信部とを備える。制御部は、集積回路の検査中に利得可変増幅器の利得を制御して、検査電圧を変更する。【選択図】図１
2007333685.tif 000002
【特許請求の範囲】
【請求項１】
テストパターンを用いて集積回路の故障検査を行う故障検査装置であって、
一定のクロック周波数で前記テストパターンを前記集積回路に送る送信部と、
利得可変増幅器を有し、前記集積回路に検査電圧を印加する電圧印加部と、
前記利得可変増幅器の利得を制御する制御部と、
前記テストパターンに基づいて前記集積回路で処理された結果を受け取る受信部と、を備え、
前記制御部は、前記集積回路の検査中に前記利得可変増幅器の利得を制御して、前記検査電圧を変更することを特徴とする故障検査装置。
【請求項２】
請求項１に記載の故障検査装置であって、
前記検査電圧は、前記一定のクロック周波数で検査を行った際に異常ありと判定される第１の検査電圧と、前記一定のクロック周波数で検査を行った際に異常なしと判定される第２の検査電圧とを含むことを特徴とする故障検査装置。
【請求項３】
テストパターンを用いて集積回路の故障検査を行う故障検査装置であって、
所定のクロック周波数で前記テストパターンを前記集積回路に送る送信部と、
前記送信部が前記テストパターンを前記集積回路に送る際のクロック周波数を変更する周波数変換部と、
前記集積回路に一定の検査電圧を印加する電圧印加部と、
前記周波数変換部を制御する制御部と、
前記テストパターンに基づいて前記集積回路で処理された結果を受け取る受信部と、を備え、
前記制御部は、前記集積回路の検査中に前記周波数変換部を制御して、前記クロック周波数を変更することを特徴とする故障検査装置。
【請求項４】
請求項３に記載の故障検査装置であって、
前記クロック周波数は、前記一定の検査電圧で検査を行った際に異常ありと判定される第１のクロック周波数と、前記一定の検査電圧で検査を行った際に異常なしと判定される第２のクロック周波数とを含むことを特徴とする故障検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良発生のタイミングを解析する故障検査装置に関する。
【背景技術】
【０００２】
半導体デバイスの高集積化や高速化に伴い、トランジスタや配線の微細化が急速に進んでいる。しかし、製造プロセスが微細化すると、プロセスのばらつきや、製造時に発生したわずかな欠陥が原因となる故障が発生し得る。このため、実動作を保証するためのテスト法として、ＢＩＳＴ（Built-In Self Test）が利用されている。例えば、自己テスト機能を有するＬＳＩは、内部にＢＩＳＴ回路を有する。
【０００３】
【特許文献１】特許第３０５７７６０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＢＩＳＴ回路を有するＬＳＩが当該ＢＩＳＴ回路を用いて自己テストを行うことにより、スクリーニングを行うことはできる。しかし、自己テスト中にＬＳＩに印加される検査電圧及び検査速度（クロック周波数）は変わらないため、当該自己テストの結果から不良発生タイミングを解析することは非常に困難である。このため、ＬＳＩ中の不良が発生した箇所を特定することは非常に困難である。
【０００５】
本発明の目的は、不良発生のタイミングを解析可能な故障検査装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、テストパターンを用いて集積回路の故障検査を行う故障検査装置であって、一定のクロック周波数で前記テストパターンを前記集積回路に送る送信部と、利得可変増幅器を有し、前記集積回路に検査電圧を印加する電圧印加部と、前記利得可変増幅器の利得を制御する制御部と、前記テストパターンに基づいて前記集積回路で処理された結果を受け取る受信部と、を備え、前記制御部は、前記集積回路の検査中に前記利得可変増幅器の利得を制御して、前記検査電圧を変更する故障検査装置を提供する。
【０００７】
上記故障検査装置では、前記検査電圧は、前記一定のクロック周波数で検査を行った際に異常ありと判定される第１の検査電圧と、前記一定のクロック周波数で検査を行った際に異常なしと判定される第２の検査電圧とを含む。
【０００８】
本発明は、テストパターンを用いて集積回路の故障検査を行う故障検査装置であって、所定のクロック周波数で前記テストパターンを前記集積回路に送る送信部と、前記送信部が前記テストパターンを前記集積回路に送る際のクロック周波数を変更する周波数変換部と、前記集積回路に一定の検査電圧を印加する電圧印加部と、前記周波数変換部を制御する制御部と、前記テストパターンに基づいて前記集積回路で処理された結果を受け取る受信部と、を備え、
前記制御部は、前記集積回路の検査中に前記周波数変換部を制御して、前記クロック周波数を変更する故障検査装置を提供する。
【０００９】
上記故障検査装置では、前記クロック周波数は、前記一定の検査電圧で検査を行った際に異常ありと判定される第１のクロック周波数と、前記一定の検査電圧で検査を行った際に異常なしと判定される第２のクロック周波数とを含む。
【発明の効果】
【００１０】
本発明に係る故障検査装置によれば、異なる検査電圧又はクロック周波数で集積回路の故障検査を行うため、集積回路中の不良発生のタイミングを解析することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態の故障検査装置の構成を示すブロック図である。第１の実施形態の故障検査装置１００は、検査するＬＳＩ１にテストパターンを送り、テストパターンに基づいて処理された結果をＬＳＩ１から受け取る。なお、ＬＳＩ１の電源は故障検査装置１００から供給される。故障検査装置１００は、ＬＳＩ１から受け取った処理結果を解析する。
【００１３】
図１に示されるように、故障検査装置１００は、発振器１０１と、周波数変換部１０３と、メモリ１０５と、テストパターン発生部１０７と、送信部１０９と、電圧印加部１１１と、制御部１１３と、受信部１１５と、解析部１１７とを備える。発振器１０１は、固定周波数のパルスを発生する。周波数変換部１０３は、発振器１０１から発生されたパルスの周波数（クロック周波数）を所定の周波数に変換する。メモリ１０５は、ＬＳＩ１を検査するために用いられるテストパターンに関するテストパターン情報と、ＬＳＩ１に印加する検査電圧の時系列のパターンに関する検査電圧情報とを記憶する。
【００１４】
テストパターン発生部１０７は、メモリ１０５に記憶されているテストパターン情報に基づいてテストパターンを発生する。送信部１０９は、周波数変換部１０３によって変換されたクロック周波数でテストパターンをＬＳＩ１に送信する。
【００１５】
電圧印加部１１１は、利得可変増幅器１２１を有し、ＬＳＩ１に検査電圧を印加する。利得可変増幅器１２１の利得は、制御部１１３によって制御される。制御部１１３は、メモリ１０５に記憶されている検査電圧情報に基づいて、利得可変増幅器１２１の利得を制御する。なお、本実施形態において、ＬＳＩ１に印加される検査電圧は、制御部１１３による利得制御によってＬＳＩ１の検査中に変更される。検査電圧の変更タイミングはテストパターンの進行段階によって決定される。このため、検査電圧情報は、テストパターン情報に関連する。
【００１６】
受信部１１５は、テストパターンに基づいてＬＳＩ１で処理された結果を受け取る。解析部１１７は、受信部１１５が受け取った処理結果を解析する。当該解析の結果、ＬＳＩ１中の不良の有無及び不良発生のタイミングが判明する。
【００１７】
図２は、第１の実施形態の故障検査装置１００による検査電圧とパルスの概略を示す図である。図２に示されるように、第１の実施形態の故障検査装置１００からは一定の周波数でテストパターンがＬＳＩ１に送られる。故障検査装置１００からＬＳＩ１に印加される検査電圧は、メモリ１０５に記憶された検査電圧情報に基づいて変化する。検査電圧には例えば二種類ある。１つは、所定のクロック周波数で検査を行った際に、解析部１１７によって「異常あり（FAIL）」と判定される検査電圧VFAILである。もう１つは、前記所定のクロック周波数で検査を行った際に、解析部１１７によって「異常なし（PASS）」と判定される検査電圧VPASSである。
【００１８】
図３は、クロック周波数と検査電圧VFAIL,VPASSとの関係を示す図である。本実施形態ではクロック周波数は一定であるため、検査電圧VFAIL,VPASSは、例えば、図３中の白丸で示される各レベルに設定される。このように、２種類の検査電圧VFAIL,VPASSの各条件の下で、同一の検査をＬＳＩ１に対して行う。ＬＳＩ１の検査の途中に不良が発生する可能性のあるタイミングがあれば、検査電圧VFAILで行った検査結果から解析部１１７は「異常あり（FAIL）」と判定し、検査電圧VPASSで行った検査結果から解析部１１７は「異常なし（PASS）」と判定する。一方、ＬＳＩ１の検査の途中に不良が発生する可能性のあるタイミングがなければ、どちらの検査電圧で検査を行っても解析部１１７は「異常なし（PASS）」と判定する。
【００１９】
このため、検査電圧VFAILで検査を行ったときには「異常あり（FAIL）」と判定され、かつ検査電圧VPASSで検査を行ったときには「異常なし（PASS）」と判定された場合には、ＬＳＩ１の不良が発生するタイミングを絞り込むことができる。
【００２０】
（第２の実施形態）
第１の実施形態ではクロック周波数を一定に検査電圧を変更しているが、第２の実施形態では、検査電圧を一定にクロック周波数を変更する。図４は、第２の実施形態の故障検査装置の構成を示すブロック図である。第２の実施形態の故障検査装置２００は、第１の実施形態と同様の発振器１０１、テストパターン発生部１０７、送信部１０９、受信部１１５及び解析部１１７と、第１の実施形態とは異なる周波数変換部２０１、メモリ２０３、制御部２０５及び電圧印加部２０７とを備える。発振器１０１、テストパターン発生部１０７、送信部１０９、受信部１１５及び解析部１１７は第１の実施形態と同じ構成要素であるため、同じ参照符号を付して説明を省略する。
【００２１】
本実施形態の周波数変換部２０１は、第１の実施形態の周波数変換部１０３と同様に、発振器１０１から発生されたパルスの周波数（クロック周波数）を所定の周波数に変換する。但し、周波数変換部２０１はプログラマブルであり、分周率は制御部２０５によって制御される。メモリ２０３は、ＬＳＩ１を検査するために用いられるテストパターンに関するテストパターン情報と、クロック周波数の時系列のパターンに関するクロック周波数情報とを記憶する。電圧印加部２０７の利得は、第１の実施形態の電圧印加部１１１と異なり、一定である。制御部２０５は、メモリ２０３に記憶されているクロック周波数情報に基づいて、周波数変換部２０１を制御する。
【００２２】
図５は、第２の実施形態の故障検査装置２００による検査電圧とパルスの概略を示す図である。図５に示されるように、第２の実施形態の故障検査装置２００からは一定の検査電圧でテストパターンがＬＳＩ１に送られる。故障検査装置２００からＬＳＩ１に送られるテストパターンは、メモリ２０３に記憶されたクロック周波数情報に基づいて変化する。クロック周波数には例えば二種類ある。１つは、所定の検査電圧で検査を行った際に、解析部１１７によって「異常あり（FAIL）」と判定されるクロック周波数FFAILである。もう１つは、前記所定の検査電圧で検査を行った際に、解析部１１７によって「異常なし（PASS）」と判定されるクロック周波数FPASSである。
【００２３】
図６は、検査電圧とクロック周波数FFAIL,FPASSとの関係を示す図である。本実施形態では検査電圧は一定であるため、クロック周波数FFAIL,FPASSは、例えば、図６中の白丸で示される各レベルに設定される。このように、２種類のクロック周波数FFAIL,FPASSの各条件の下で、同一の検査をＬＳＩ１に対して行う。ＬＳＩ１の検査の途中に不良が発生する可能性のあるタイミングがあれば、クロック周波数FFAILで行った検査結果から解析部１１７は「異常あり（FAIL）」と判定し、クロック周波数FPASSで行った検査結果から解析部１１７は「異常なし（PASS）」と判定する。一方、ＬＳＩ１の検査の途中に不良が発生する可能性のあるタイミングがなければ、どちらのクロック周波数で検査を行っても解析部１１７は「異常なし（PASS）」と判定する。
【００２４】
このため、クロック周波数FFAILで検査を行ったときには「異常あり（FAIL）」と判定され、かつクロック周波数FPASSで検査を行ったときには「異常なし（PASS）」と判定された場合には、ＬＳＩ１の不良が発生するタイミングを絞り込むことができる。
【００２５】
以上説明したように、第１の実施形態ではクロック周波数を一定に検査電圧を変更し、第２の実施形態では検査電圧を一定にクロック周波数を変更している。これらの実施形態に限らず、検査電圧も変更し、かつクロック周波数も変更する形態としても良い。すなわち、検査電圧VFAIL,VPASSとクロック周波数FFAIL,FPASSを互いに組み合わせた４つのモードで検査を行っても良い。
【００２６】
また、第１の実施形態又は第２の実施形態を次の形態に応用しても良い。図７に示すように、テストパターンの実行期間を１回目は検査電圧VFAIL(クロック周波数FFAIL)と検査電圧VPASS(クロック周波数FPASS)で分割して検査を行う。この結果、「異常なし（PASS）」であれば１回目の検査電圧VPASS(クロック周波数FPASS)の区間をさらに検査電圧VFAIL(クロック周波数FFAIL)と検査電圧VPASS(クロック周波数FPASS)で分割して、同一のテストパターンを用いて再び検査を行う。この結果、「異常なし（PASS）」であれば２回目の検査電圧VPASS(クロック周波数FPASS)の区間をさらに検査電圧VFAIL(クロック周波数FFAIL)と検査電圧VPASS(クロック周波数FPASS)で分割して、同一のテストパターンを用いて再び検査を行う。このように、「異常なし（PASS）」の区間を異なる検査電圧又はクロック周波数で検査することで、不良発生のタイミングを高速に検索することができる。
【産業上の利用可能性】
【００２７】
本発明に係る故障検査装置は、不良発生のタイミングを解析する、集積回路の故障検査装置等として有用である。
【図面の簡単な説明】
【００２８】
【図１】第１の実施形態の故障検査装置の構成を示すブロック図
【図２】第１の実施形態の故障検査装置による検査電圧とパルスの概略を示す図
【図３】クロック周波数と検査電圧VFAIL,VPASSとの関係を示す図
【図４】第２の実施形態の故障検査装置の構成を示すブロック図
【図５】第２の実施形態の故障検査装置による検査電圧とパルスの概略を示す図
【図６】検査電圧とクロック周波数FFAIL,FPASSとの関係を示す図
【図７】第１の実施形態又は第２の実施形態を次の形態に応用した例を示す図
【符号の説明】
【００２９】
１００，２００  故障検査装置
１０１  発振器
１０３，２０１  周波数変換部
１０５，２０３メモリ
１０７  テストパターン発生部
１０９  送信部
１１１，２０７  電圧印加部
１１３，２０５  制御部
１１５  受信部
１１７  解析部
【図１】
2007333685.tif 000003
【図２】
2007333685.tif 000004
【図３】
2007333685.tif 000005
【図４】
2007333685.tif 000006
【図５】
2007333685.tif 000007
【図６】
2007333685.tif 000008
【図７】
2007333685.tif 000009