(57)【要約】【課題】ＡＭ変調されたＰＩＦ信号から映像信号を同期検波するＶＩＦ回路において、振幅変調度αが１００％を超えると、映像信号がα＜１００％の領域に折り返される。【解決手段】ＡＰＣ検波部５４、ＶＣＯ６０を含むＰＬＬで同期検波に用いる再生搬送波を生成する。ＡＰＣ検波部５４は、ＶＣＯ６０から帰還入力される搬送波を位相反転可能なキャリアスイッチ６４を有する。ＡＰＣ信号検出器９８は、変調度αを検出し、αと１００％超の閾値Ｔh1との比較結果に応じて、キャリアスイッチ６４を切り替え、ＡＰＣ検波部５４の出力信号の上記２種類の位相の切り替えを行う。これにより、ＰＬＬは、α＜１００％では、ＰＩＦ信号との位相差が０°の再生搬送波を検波器５２へ出力し、α＞１００％での位相が反転したＰＩＦ信号に対しては、位相差１８０°の再生搬送波を出力する。【選択図】図１
2007336328.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に応じて原搬送波が振幅変調された映像変調信号に基づき、当該映像変調信号に対して所定の位相関係で同期した再生搬送波を生成する搬送波再生回路と、当該再生搬送波に基づいて前記映像変調信号から前記映像信号を同期検波する検波回路とを有した映像検波回路において、
前記映像変調信号の振幅変調度を検出する変調度検出回路を有し、
前記搬送波再生回路は、前記再生搬送波として、前記映像変調信号に対する前記位相関係が互いに反転関係にある２種類の信号を選択的に出力でき、
前記変調度検出回路は、前記振幅変調度が１００％を超える強過変調状態か否かを判定し、判定結果に基づいて、前記搬送波再生回路から前記２種類の再生搬送波のいずれを出力するかを切り替えること、
を特徴とする映像検波回路。
【請求項２】
請求項１に記載の映像検波回路において、
前記搬送波再生回路は、
位相検波器及び電圧制御発振器を含んだフェーズロックループと、
前記電圧制御発振器から前記位相検波器へ帰還入力される帰還信号を、前記変調度検出回路からの制御信号に応じて位相反転可能な反転回路と、
を有することを特徴とする映像検波回路。
【請求項３】
請求項２に記載の映像検波回路において、
前記搬送波再生回路は、前記映像変調信号の振幅が所定値以下となる前記振幅変調度の範囲である微小振幅領域における前記フェーズロックループのゲインを、前記微小振幅領域より下の前記振幅変調度の範囲における前記ゲインより低減すること、
を特徴とする映像検波回路。
【請求項４】
請求項２又は請求項３に記載の映像検波回路において、
前記搬送波再生回路は、前記フェーズロックループがアンロック状態であるとき、当該フェーズロックループのゲインを増加させると共に、前記変調度検出回路による前記帰還信号の位相反転動作を禁止すること、
を特徴とする映像検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、搬送波を振幅変調した映像変調信号から映像信号を検波する映像検波回路に関し、特に１００％を超える過変調状態に対応した回路に関する。
【背景技術】
【０００２】
テレビジョン受信機は、目的とする放送局から受信した無線周波数のテレビジョン信号を所定の中間周波数（ＩＦ：Intermediate Frequency）にダウンコンバートし、そのＩＦ信号から映像信号、色信号、音声信号を復調する。例えば、ＶＩＦ（Video Intermediate Frequency）回路は、中間周波数の映像変調信号（映像ＩＦ信号、以下、ＰＩＦ信号）から、輝度情報を含む映像信号を復調する。ＰＩＦ信号は、映像信号により振幅変調されており、ＶＩＦ回路は、ＰＩＦ信号の搬送波を再生し、この再生搬送波を用いて同期検波を行い、映像信号を抽出する。
【０００３】
図３は、従来のＶＩＦ回路の構成を示すブロック図である。入力端子２から入力されたＰＩＦ信号は必要に応じて増幅された後、検波器（ＶＤＥＴ）４及びＡＰＣ（Automatic Phase Control）検波器６に入力される。ＡＰＣ検波器６、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）８、移相器１０は、フェーズロックループ（ＰＬＬ：Phase Locked Loop）を構成し、入力端子２からのＰＩＦ信号に基づいて、その搬送波を再生する。
【０００４】
移相器１０はＶＣＯからの入力信号に対して、±４５°の位相差を有する２つの信号を生成し、一方をＡＰＣ検波器６、他方をＶＤＥＴ４へ出力する。例えば、移相器１０から＋４５°位相差の出力がＡＰＣ検波器６へ入力される。ここで、ＰＬＬは、ＡＰＣ検波器６に入力される２つの入力信号間の位相差が９０°となるように同期制御を行う。例えば、入力端子２からＡＰＣ検波器６へ入力されるＰＩＦ信号に対して、移相器１０からＡＰＣ検波器６へ入力される信号が＋９０°の位相差を有するようにＰＬＬを構成すると、移相器１０からＶＤＥＴ４へ入力される信号として、ＰＩＦ信号の搬送波と同じ周波数で、かつ位相差が０°の再生搬送波が得られる。すなわち、ＶＤＥＴ４に入力されるＰＩＦ信号と再生搬送波との間の位相差が０°に制御される。
【０００５】
ＶＤＥＴ４は、移相器１０からの再生搬送波を用いた同期検波により、入力端子２から入力されるＰＩＦ信号をＡＭ検波して映像信号を抽出する。抽出された映像信号はビデオアンプ（ＶＡＭＰ）１２にて増幅され、必要に応じて音声キャリアのトラップ等を行って出力される。
【０００６】
図４は、ＰＩＦ信号及び映像信号の一例を示す模式図である。図において横軸が時間軸、縦軸が振幅である。ＰＩＦ信号２０は搬送波周波数ｆcに応じた短い周期で振動し、その振幅が映像信号により変調される。すなわち、ＰＩＦ信号の振幅の包絡線が映像信号に対応し、図では、映像信号２２として下側の包絡線を実線で示している。映像信号２２は、映像の輝度に応じて電圧値が変化する有効表示期間２４と所定の形式に従った同期期間２６とからなる。有効表示期間２４では、輝度が高い、すなわち明るいほど、搬送波は深く振幅変調される。この振幅変調度を映像変調度という。映像変調度は映像信号２２が高くなる方向に増加し、ＰＩＦ信号の振幅が０になる状態が映像変調度が１００％の状態となる。映像変調度の上限は、日本では例えば地上波放送について、８７．５％という値が規格により設定されており、これを超える変調状態を過変調と呼んでいる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、様々な映像メディアや他の国の放送の中には、過変調のＰＩＦ信号を生じるものもある。過変調状態では、ＰＩＦ信号の振幅が微小となり、ＰＬＬの同期が難しくなるという問題の他、１００％を超える過変調状態（以下、強過変調状態と称する。）は、映像信号が１００％未満の領域に折り返されるため、画面上にて正しい階調が再現されないという問題があった。
【０００８】
図５は、この折り返しを説明するＰＩＦ信号及び映像信号の一例の模式図である。本来の映像信号３０は、ＰＩＦ信号３２の互いに同位相のピークを結ぶ包絡線である。映像変調度が１００％を超える期間３４と１００％未満の期間３６とでは、ＰＩＦ信号３２の極性が互いに反転した関係となる。このようなＰＩＦ信号３２がＡＰＣ検波器６に入力されると、ＰＬＬはこの反転に起因する１８０°の位相ずれにも追随してしまう。その結果、ＶＤＥＴ４に入力される再生搬送波の位相も１８０°ずれ、期間３４では、点線で示す下側の包絡線が映像信号３８として検波されることになる。このように、映像変調度が１００％を超える映像信号が、１００％の線を中心として下側に折り返されるため、映像変調度が大きくなるほど、暗くなるという不自然な映像となってしまう。
【０００９】
本発明は上記問題点を解決するためになされたものであり、映像変調度が１００％を超える過変調状態が生じても自然な階調の再現が可能な映像信号が得られる映像検波回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る映像検波回路は、映像信号に応じて振幅変調された映像変調信号に基づき、当該映像変調信号に対して所定の位相関係で同期した再生搬送波を生成する搬送波再生回路と、当該再生搬送波に基づいて前記映像変調信号から前記映像信号を同期検波する検波回路とを有し、さらに前記映像変調信号の振幅変調度を検出する変調度検出回路を有し、前記搬送波再生回路が、前記再生搬送波として、前記映像変調信号に対する前記位相関係が互いに反転関係にある２種類の信号を選択的に出力でき、前記変調度検出回路が、前記振幅変調度が１００％を超える強過変調状態か否かに対応して、前記搬送波再生回路から前記２種類の再生搬送波のいずれを出力するかを切り替えるものである。
【００１１】
上記前記搬送波再生回路は、位相検波器及び電圧制御発振器を含んだフェーズロックループと、前記電圧制御発振器から前記位相検波器への帰還入力される帰還信号を、前記変調度検出回路からの制御信号に応じて位相反転可能な反転回路と、を有する構成とすることができる。さらに、この搬送波再生回路において、前記映像変調信号の振幅が所定値以下となる前記振幅変調度の範囲である微小振幅領域における前記フェーズロックループのゲインを、前記微小振幅領域より下の前記振幅変調度の範囲における前記ゲインより低減する構成とすることができる。また、この搬送波再生回路において、前記フェーズロックループがアンロック状態であるとき、当該フェーズロックループのゲインを増加させると共に、前記変調度検出回路による前記帰還信号の位相反転動作を禁止する構成とすることができる。
【発明の効果】
【００１２】
映像変調度が１００％未満と１００％超とでは、映像変調信号の搬送波周波数ｆcに応じた時間的な変化が互いに位相反転の関係にある。本発明によれば、映像変調度が１００を超えた場合に、検波回路に供給する再生搬送波と映像変調信号の周波数ｆcでの時間的変化との同期関係が、映像変調度が１００未満のときとは反転される。その結果、検波回路が同期検波する映像信号も、映像変調度が１００％未満の場合とは正負が反対の領域で変化する信号となる。これにより映像変調度が１００％を超えた場合の映像信号の折り返しが防止され、映像変調度が１００％を超えて増加するに従って、輝度も増加する画像を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１４】
図１は、実施形態のＶＩＦ回路の概略の構成を示すブロック図である。本回路は、例えば、テレビジョン受信信号を処理する半導体集積回路（ＩＣ）の一部として構成することができる。入力端子５０から入力されたＰＩＦ信号は必要に応じて増幅された後、差動信号の形でＶＤＥＴ５２、ＡＰＣ検波部５４及びローレベル検出器（ＬＬＤ：Low Level Detector）５６に入力される。
【００１５】
ＡＰＣ検波部５４はＰＩＦ信号の搬送波を再生する搬送波再生回路の一部を構成する。搬送波再生回路は、ＡＰＣ検波部５４の他、ＡＰＣゲイン制御回路（ＡＰＣＧ）５８、ＶＣＯ６０、移相器（ＰＳＨ）６２、キャリアスイッチ（ＣＡＲＳＷ）６４を含むＰＬＬによって構成される。このＰＬＬは、ＰＩＦ信号に基づいて、その搬送波を再生する。再生搬送波は、移相器６２の出力信号として取り出される。
【００１６】
移相器６２はＶＣＯ６０からの入力信号に対して、±４５°の位相差を有する２つの信号を生成し、一方をＡＰＣ検波部５４、他方をＶＤＥＴ５２へ出力する。例えば、移相器６２から＋４５°位相差の信号（以下、先進キャリアと呼ぶ）がＡＰＣ検波部５４へ入力され、−４５°位相差の信号（以下、遅延キャリアと呼ぶ）がＶＤＥＴ５２へ入力される。
【００１７】
ここで、ＰＬＬは、ＡＰＣ検波部５４に入力される元のＰＩＦ信号及び移相器６２からの帰還信号の位相差が９０°となるように同期制御を行う。例えば、入力端子５０からＡＰＣ検波部５４へ入力されるＰＩＦ信号に対して、移相器６２からＡＰＣ検波部５４へ入力される帰還信号が＋９０°の位相差を有するようにＰＬＬを構成すると、移相器６２からＶＤＥＴ５２へ入力される遅延キャリアとして、基本的にＰＩＦ信号の搬送波と同じ周波数で、かつ位相差が０°の再生搬送波が得られる。すなわち、ＶＤＥＴ５２に入力されるＰＩＦ信号と再生搬送波との間の位相差が０°に制御される。なお、実際には、ＶＤＥＴ５２へのＰＩＦ信号と遅延キャリアとの間には、ＰＬＬでの処理に起因した位相ずれが生じ得るため、移相器６２とＶＤＥＴ５２との間には位相補償回路６６が設けられ、当該位相ずれを補償している。
【００１８】
ＡＰＣ検波部５４は、ＡＰＣ検波器７８、低域通過フィルタ（ＬＰＦ：Low Pass Filter）８２を含んで構成された位相検波器である。
【００１９】
ＡＰＣ検波器７８は、ＰＩＦ信号と先進キャリアとを入力される。ＡＰＣ検波器７８への先進キャリアは移相器６２からキャリアスイッチ６４を介して入力される。ＡＰＣ検波器７８は、ＰＩＦ信号と先進キャリアとを乗算して出力する。ＡＰＣ検波器７８の出力はＬＰＦ８２により平滑化され、ＡＰＣ検波部５４の出力としてＡＰＣＧ５８へ入力される。なお、ＡＰＣ検波部５４の出力レベルは、ＰＬＬがロックした状態では０となるように構成される。この調整を行うために、ＬＰＦ８２の後に接続された複数の電流源８４と、それら電流源をＡＰＣ検波部５４の出力端から個別に切り離すザッピング処理を行うためのザッピング回路８６とが設けられている。
【００２０】
ＡＰＣ検波部５４の出力電流は、ＩＣの端子に外部接続されたＡＰＣフィルタ８８により所定の時定数で積分され、ＶＣＯ６０に対する制御電圧に変換される。ＡＰＣＧ５８は、ＰＬＬがアンロック状態にある場合に、ＡＰＣフィルタ８８に生じる電圧信号にビートが生じることを利用して、ＰＬＬのループゲインを調整する回路である。例えば、ＡＰＣＧ５８は、ＰＬＬがロック状態にある場合には、ゲインを小さく設定して状態の変動を抑制し、一方、アンロック状態では、ゲインを大きくしてロック状態への速やかな収束を図ることができる。
【００２１】
ＶＣＯ６０は、ＡＰＣＧ５８から出力される電圧信号に応じた周波数の発振信号を生成し、移相器６２へ入力する。ＶＤＥＴ５２は、移相器６２からの再生搬送波を用いて同期検波を行い、ＰＩＦ信号をＡＭ検波して映像信号を抽出する。抽出された映像信号はＶＡＭＰ９０にて増幅され、ＬＰＦ９２、音声キャリアのトラップ９４、及びイコライザアンプ（ＥＱＡＭＰ）９６を経由して本ＶＩＦ回路から出力される。なお、トラップ９４は必要に応じて内蔵とされる一方、外付けされる構成とすることもできる。
【００２２】
さて、上述のキャリアスイッチ６４は、入力される先進キャリアを、反転制御信号ＲＶに応じて位相反転可能な回路である。例えば、キャリアスイッチ６４はそれぞれ差動アンプの構成を有し、移相器６２に接続される差動入力端子、又はＡＰＣ検波器７８に接続される差動出力端子の極性をトランジスタスイッチ等で切り替える構成とすることができる。この構成により、キャリアスイッチ６４は、先進キャリアの信号の正負を反転させて、ＡＰＣ検波器７８に入力することができる。
【００２３】
このキャリアスイッチ６４を制御する信号ＲＶは、ＡＰＣ信号検出器（ＡＰＣＳＤ）９８により生成される。ＡＰＣＳＤ９８はＰＩＦ信号の振幅変調度αを検出する変調度検出回路としての機能を有する。ＡＰＣＳＤ９８は、ＶＡＭＰ９０から信号ＲＥＦと、例えばＬＰＦ９２の出力端子から取り出された映像信号ＶＳとを入力される。信号ＲＥＦは、映像信号ＶＳの基準レベルとなる直流電圧信号であり、振幅変調度１００％に対応するＰＩＦ信号のセンターＤＣレベルである。映像信号ＶＳは音声キャリア成分を落とすＬＰＦ１０２を経由してＡＰＣＳＤ９８に入力される。ＡＰＣＳＤ９８はこれら２つの入力信号を比較する比較器を有する。その比較器は１００％を超える所定の振幅変調度を閾値Ｔh1として設定される。ＡＰＣＳＤ９８は、当該比較器により振幅変調度αが当該閾値Ｔh1以上となったことを検知すると、制御信号ＲＶにより、キャリアスイッチ６４を切り替え、先進キャリアに対して１８０°の位相差を生じたキャリアをＡＰＣ検波器７８へ入力させる。一方、αが閾値Ｔh1を下回ると、キャリアスイッチ６４を元の状態に切り替え、先進キャリアをＡＰＣ検波器７８へ入力させる。なお、ここで、ＡＰＣＳＤ９８は、αがＴh1を超えて上昇する時と、下降する時とで制御信号ＲＶの切り替わりにヒステリシスを持たせる構成として、閾値付近での微小な変動に対してキャリアスイッチ６４が不要に切り替わることを抑制することもできる。
【００２４】
ここで、振幅変調度αが通常の許容範囲、例えば８７．５％を超えて増加すると、ＰＩＦ信号の振幅は徐々に小さくなり、αが１００％のときに０となる。さらにαが増加すると、再びＰＩＦ信号の振幅は大きくなる。このαが１００％近傍にあるとき、ＰＩＦ信号の振幅が微小となるためＰＬＬがＰＩＦ信号から搬送波を検出できず、ＶＤＥＴ５２の同期検波が保証されなくなり、ＡＰＣＳＤ９８がαを正確に検知できなくなる。このようなαの範囲を微小振幅領域と呼ぶこととし、α−〜α＋（α−＜１００％、１００％＜α＋）が当該微小振幅領域であるとする。上述の閾値Ｔh1はα＋に基づいて設定することができ、基本的には、α＋を少し上回る値に設定される。
【００２５】
また、ＡＰＣＳＤ９８は、例えば、α−を少し下回る値に閾値Ｔh2を設けて、検出したαを閾値Ｔh2と大小比較することができる。ＡＰＣＳＤ９８は閾値Ｔh1，Ｔh2それぞれについての比較結果を組み合わせて、振幅変調度αが実質的に微小振幅領域にある状態を検知することができる。この検知結果は例えば、ＡＰＣＧ５８にて利用される。ＡＰＣＧ５８は、αが微小振幅領域にある場合、ゲインを下げるように構成することができる。なお、αが微小振幅領域にある場合は、ＡＰＣＧ５８はアンロック状態となり得る。上述のようにＡＰＣＧ５８はアンロック状態ではゲインを上げるように構成されるが、αが微小振幅領域ある場合は例外的にゲインを小さくするか、０とする。これにより、ＰＬＬは、振幅変調度αが１００％を超えた状態での搬送波への追随を抑制され、折り返しを生じる不適切な位相でロックすることが回避される。もし、ＰＬＬの不適切な追随を可能とすると、αが１００％を超えたどのタイミングでその追随が発生し映像信号の折り返しが起こるかは不安定であるため、Ｔh1をできるだけ小さく設定しなければならないという難しさがある。これに対し、上述のように微小振幅領域でのＰＬＬの不適切な追随を抑制することにより、１００％より上でのαの上昇を安定させることができ、閾値Ｔh1の設定が容易となる。
【００２６】
一方、ＡＰＣＳＤ９８は、例えば、αが閾値Ｔh2未満、又は閾値Ｔh1より上にある状態でＡＰＣＧ５８がアンロック状態を検知した場合に、制御信号ＲＶの切り替え制御を禁止することができる。この場合には、ＰＬＬがロック状態に至る過程においてαが過渡的に閾値Ｔh1を超えることがあっても、キャリアスイッチ６４の切り換えを行わない。これにより、ＰＬＬの動作の安定化が図られる。
【００２７】
ＬＬＤ５６は、ＰＩＦ信号の振幅変調度αが所定値以下の状態を検知する。このＬＬＤ５６が検知する状態は、ＡＰＣＳＤ９８によるキャリアスイッチ６４の切り換えが起こることを想定しなくてよい状態である。そこで、ＡＰＣＳＤ９８は、ＬＬＤ５６が当該状態を検知した場合に、制御信号ＲＶの切り替え制御を停止し、移相器６２からＡＰＣ検波器７８へ先進キャリアを反転させずにそのまま入力するように構成することができる。これにより、ノイズ等の原因で、ＡＰＣＳＤ９８が誤動作する可能性をなくすことができる。
【００２８】
次に、本ＶＩＦ回路の基本的な動作を説明する。図２は、本ＶＩＦ回路に入力されるＰＩＦ信号及び、本ＶＩＦ回路で検波される映像信号の一例を示す模式図である。図において横軸が時間軸、縦軸が振幅である。ＰＩＦ信号１１０は搬送波周波数ｆcに応じて短い周期で振動し、その振幅が映像信号により変調される。ＰＩＦ信号１１０は、所定の形式で振幅変調された水平同期期間１１２と、映像の輝度に応じた映像信号で振幅変調された有効表示期間１１４とからなる。図に示す例は、映像信号の振幅変調度αが次第に増加し、８７．５％、１００％を順次超え、その後、１００％未満へ減少する場合を示している。
【００２９】
α＜８７．５％である有効表示期間１１４の開始時ｔ0では、例えば、ＡＰＣＳＤ９８は制御信号ＲＶとしてＬ（Low）レベルを出力し、これに対応して、キャリアスイッチ６４は、移相器６２からの先進キャリアをそのままＡＰＣ検波器７８へ出力する単純通過状態に設定される。
【００３０】
αは次第に増加し、時刻ｔ1にて８７．５％を超え、さらに時刻ｔ2にてＴh2に達する。Ｔh2では、ＰＩＦ信号の振幅はＰＬＬが搬送波を検出できる大きさを有している。例えば、Ｔh2はここでは９７％であるとする。ＡＰＣＳＤ９８が、αがＴh2に達したことを検知すると、ＡＰＣＧ５８はＰＬＬのループゲインをそれまでの値より下げ、例えば０とする。
【００３１】
このゲインの低下状態は、Ｔh2≦α≦Ｔh1なるαにて維持される。このゲインが低下状態にある期間内の時刻ｔ3にてαが１００％に達する。時刻ｔ0から時刻ｔ3まで、制御信号ＲＶはＬレベルに維持されて、キャリアスイッチ６４も単純通過状態を維持している。これに対応して、ＰＬＬはＰＩＦ信号の搬送波に対して位相差０°の再生搬送波を生成しＶＤＥＴ５２へ供給し、ＶＤＥＴ５２は、映像信号としてＰＩＦ信号の下側の包絡線１１６を検波する。
【００３２】
上述のように、αがＴh2を超えてから以降、ループゲインを低下させているため、αが１００％を超えた時刻ｔ3以降、ＰＩＦ信号の搬送波周波数ｆcに応じた時間的変化が元の搬送波に対し反転した状態となっているにもかかわらず、ＰＬＬは、その反転に追随して再生搬送波の位相を変化させることを抑制され、それまでの同期状態を維持し得る。その結果、映像信号は、時刻ｔ3以降も振幅変調度αに連動して上昇する。
【００３３】
αが時刻ｔ4にてＴh1に達すると、ＡＰＣＳＤ９８は制御信号ＲＶをＬレベルからＨ（High）レベルに切り替え、これに対応してキャリアスイッチ６４は、移相器６２から入力された先進キャリアを反転してＡＰＣ検波器７８へ出力する反転通過状態に切り替わる。
【００３４】
一方、αがＴh1に達すると、ＡＰＣＧ５８は時刻ｔ2以降、引き下げられていたＰＬＬのループゲインを引き上げ、例えば、時刻ｔ2より前の状態に戻す。これにより、ＰＬＬはＰＩＦ信号に好適にロック可能となる。
【００３５】
さて、キャリアスイッチ６４での位相反転により、ＰＬＬにより生成され移相器６２からＶＤＥＴ５２へ出力される再生搬送波の位相も反転する。すなわち、α＜１００％の状態では、ＡＰＣ検波部５４に入力されるＰＩＦ信号の周波数ｆcの搬送波に対し、再生搬送波の位相差は０°であったが、α≧Ｔh1の状態では、ＡＰＣ検波部５４に入力されるＰＩＦ信号の時間的変化に対し、再生搬送波の位相差は１８０°となる。ここで、α≧Ｔh1の状態でのＰＩＦ信号の周波数ｆcの時間的変化は元の搬送波と比べると振幅が反転しており、すなわち、元の搬送波とは位相が１８０°ずれた状態に相当する。α≧Ｔh1での再生搬送波は、この元の搬送波に対し１８０°ずれたＰＩＦ信号に対して１８０°の位相差を生じる結果、元の搬送波に対してはα＜１００％におけると同様に０°の位相差で同期している。この再生搬送波を用いてＶＤＥＴ５２にて同期検波を行うことで、α＞１００％のＰＩＦ信号から、αと共に増減する映像信号を得ることができる。すなわち、１００％超のαの期間においても１００％未満の領域への折り返しを回避して、自然な階調の映像信号を得ることができる。
【００３６】
α＞１００％の状態からα＜１００％の状態への移行は、基本的に逆の過程の制御が行われる。すなわち、α＜Ｔh1となった時刻ｔ5にて、ＡＰＣＳＤ９８が制御信号ＲＶをＨレベルからＬレベルへ切り替え、キャリアスイッチ６４を反転通過状態から単純通過状態にする。また、Ｔh2≦α≦Ｔh1にて、ＡＰＣＧ５８はゲインを低下させ、α＜Ｔh2にてゲインを元の状態に戻す。
【００３７】
なお、本発明はＡＰＣ検波部５４の方式にかかわらず適用することができ、例えば、ギルバート方式及びコスタス方式のいずれにも適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態のＶＩＦ回路の概略の構成を示すブロック図である。
【図２】本発明の実施形態のＶＩＦ回路の基本動作を説明するＰＩＦ信号及び映像信号の一例を示す模式図である。
【図３】従来のＶＩＦ回路の構成を示すブロック図である。
【図４】ＰＩＦ信号及び映像信号の一例を示す模式図である。
【図５】従来の問題点である映像信号の折り返しを説明するＰＩＦ信号及び映像信号の一例の模式図である。
【符号の説明】
【００３９】
５２  検波器（ＶＤＥＴ）、５４  ＡＰＣ検波部、５６  ローレベル検出器（ＬＬＤ）、５８  ＡＰＣゲイン制御回路（ＡＰＣＧ）、６０  電圧制御発振器（ＶＣＯ）、６２  移相器、６４  キャリアスイッチ、６６  位相補償回路、７８  ＡＰＣ検波器、８２，９２，１０２  低域通過フィルタ（ＬＰＦ）、８４  電流源、９０  ビデオアンプ（ＶＡＭＰ）、９６  イコライザアンプ、９８  ＡＰＣ信号検出器（ＡＰＣＳＤ）。
【図１】
2007336328.tif 000003
【図２】
2007336328.tif 000004
【図３】
2007336328.tif 000005
【図４】
2007336328.tif 000006
【図５】
2007336328.tif 000007