(57)【要約】【課題】絶縁膜上の半導体層に形成されたトランジスタの閾値特性の変動を防止できるようにした半導体装置を提供する。【解決手段】Ｓｉ基板１と、ＳＢＳＩ領域のＳｉ基板１に設けられたｐ型のウェル拡散層９と、ウェル拡散層９上に設けられたＳｉＯ２膜３と、ＳｉＯ２膜３上に設けられたＳｉ層５と、Ｓｉ層５に設けられた複数個のｐチャネルトランジスタ及び複数個のｎチャネルトランジスタとを備え、ウェル拡散層９はＧＮＤ端子１５に接続されている。このような構成であれば、ウェル拡散層９をＧＮＤに固定することができるので、Ｓｉ基板１にバイアスがかかった場合でも、その影響をウェル拡散層９上のＳｉ層５に伝えないようにすることができる。【選択図】図１
2007142145.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
所定領域の前記半導体基板に設けられた一導電型の不純物拡散層と、
前記不純物拡散層上に設けられた絶縁膜と、
前記絶縁膜上に設けられた半導体層と、
前記半導体層に設けられた素子と、を備え、
前記不純物拡散層は定電位電源線に接続されていることを特徴とする半導体装置。
【請求項２】
前記半導体基板に設けられて前記不純物拡散層に接合された前記一導電型の電位固定部、を備え、
前記電位固定部を介して前記不純物拡散層は前記定電位電源線に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電位固定部は、前記所定領域周辺の他領域の前記半導体基板に設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記不純物拡散層は、前記他領域の前記半導体基板から前記所定領域の前記半導体基板にかけて連続して設けられた一導電型のウェル拡散層である、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記所定領域は前記電位固定部によって平面視で囲まれていることを特徴とする請求項３又は請求項４に記載の半導体装置。
【請求項６】
一導電型の半導体基板と、
所定領域の前記半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に設けられた半導体層と、
前記半導体層に設けられた素子と、を備え、
前記所定領域の前記半導体基板は定電位電源線に接続されていることを特徴とする半導体装置。
【請求項７】
前記所定領域周辺の他領域の前記半導体基板に設けられた前記一導電型の電位固定部、を備え、
前記所定領域は前記電位固定部によって平面視で囲まれており、且つ前記所定領域の前記半導体基板は前記電位固定部を介して前記定電位電源線に接続されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体基板と、
所定領域の前記半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に設けられた半導体層と、
前記半導体層に設けられた素子と、
前記所定領域周辺の他領域の前記半導体基板に設けられて当該所定領域の前記半導体基板を定電位に固定する電位固定部と、を備え、
前記所定領域は前記電位固定部によって平面視で囲まれていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、絶縁膜上の半導体層に形成されたトランジスタの閾値特性の変動を防止できるようにした技術に関する。
【背景技術】
【０００２】
近年、半導体分野において、シリコン・オン・インシュレーター（ＳＯＩ）など、絶縁膜基板上の半導体膜にデバイスを形成する技術の開発が盛んとなってきている。特にＳＯＩデバイスでは、低消費電力・高速で、尚且つ低電圧駆動可能なデバイスが実現できる可能性を備えている。
ＳＯＩ基板は、ＳＩＭＯＸ法、貼り合わせ法等、特殊な製造装置により作製されるため、基板コストは非常に高くなっている（バルク基板と比べて、通常、５〜１０倍程度である。）。また、ＳＯＩ基板を用いたデバイスではその特殊な構造のため、ドレイン耐圧が低下したり、静電破壊レベルが低下したりするなど、デメリットとなる部分もあった。そこで、これらの問題を解決するため、バルク基板上に部分的なＳＯＩ構造を作製する方法である、ＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉｌｉｃｏｎ  Ｉｓｌａｎｄｓ）法が提案されている（例えば、特許文献１、非特許文献１参照。）
図５は、本発明の従来例に係る半導体装置３００の構成例を示す断面図である。この半導体装置３００は、ＳＢＳＩ法によってシリコン（Ｓｉ）基板１０１にＳＯＩ構造が部分的に形成されたものであり、ＳＯＩ構造が形成されていないバルク領域と、ＳＯＩ構造が形成されたＳＢＳＩ領域と、を含んだ構成となっている。
【０００３】
バルク領域のＳｉ基板１０１には、図示しないが、複数個のｎチャネル電界効果型トランジスタ（以下、「ｎチャネルトランジスタ」という。）と、複数個のｐチャネル電界効果型トランジスタ（以下、「ｐチャネルトランジスタ」という。）とが形成されている。また、ＳＢＳＩ領域のＳｉ基板１０１上にはシリコン酸化膜（ＳｉＯ２膜）１０３が形成され、その上にＳｉ層１０５が形成されている。ＳｉＯ２膜１０３はＳＯＩ構造のＢＯＸであり、Ｓｉ層１０５はＳＯＩ構造のボディである。図示しないが、このＳＢＳＩ領域のＳｉ層１０５にも、複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタとが形成されており、それらのソース及びドレインや、ゲート電極はコンタクトホールを介してＳｉＯ２膜１０７上に引き出されている。
【特許文献１】特開２００４−３４９７０２号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来例に係る半導体装置３００では、ＳＢＳＩ領域のＳｉ基板１０１の電位（即ち、基板電位）を固定していなかった。このため、Ｓｉ基板１０１にバイアスがかかると基板電位が変動して、Ｓｉ基板１０１とボディとの間に予期せぬ電位差が生じ、ボディ（以下、「絶縁膜上の半導体層」ともいう。）に形成されたｐチャネルトランジスタとｎチャネルトランジスタのそれぞれの閾値特性が変動してしまうおそれがあった。トランジスタの閾値特性が変動すると、そのオン、オフ動作が不安定になってしまう。
【０００５】
そこで、本発明は、このような事情に鑑みてなされたものであって、絶縁膜上の半導体層に形成されたトランジスタの閾値特性の変動を防止できるようにした半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、発明１の半導体装置は、半導体基板と、所定領域の前記半導体基板に設けられた一導電型の不純物拡散層と、前記不純物拡散層上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体層に設けられた素子と、を備え、前記不純物拡散層は定電位電源線に接続されていることを特徴とするものである。
発明２の半導体装置は、発明１の半導体装置において、前記半導体基板に設けられて前記不純物拡散層に接合された前記一導電型の電位固定部、を備え、前記電位固定部を介して前記不純物拡散層は前記定電位電源線に接続されていることを特徴とするものである。
【０００７】
ここで、「半導体基板」は例えば単結晶のシリコン基板であり、「絶縁層」は例えばシリコン酸化膜であり、「半導体層」は例えば単結晶のシリコン層である。また、「素子」は、例えば、複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタである。さらに、「定電位電源線」とは定電位を供給するための配線のことであり、定電位とは例えば接地電位（ＧＮＤ）のことである。また、「電位固定部」は、例えば「不純物拡散層」よりも一導電型の不純物濃度が高い高濃度不純物拡散層からなる。さらに、「所定領域」とは例えばＳＢＳＩ領域のことである。
【０００８】
発明３の半導体装置は、発明２の半導体装置において、前記電位固定部は、前記所定領域周辺の他領域の前記半導体基板に設けられていることを特徴とするものである。ここで、「他領域」とは、例えばＳＯＩ構造が形成されていないバルク領域のことである。
発明４の半導体装置は、発明３の半導体装置において、前記不純物拡散層は、前記他領域の前記半導体基板から前記所定領域の前記半導体基板にかけて連続して設けられた一導電型のウェル拡散層である、ことを特徴とするものである。
【０００９】
発明１〜４の半導体装置によれば、所定領域の半導体基板に設けられた不純物拡散層を定電位（例えば、ＧＮＤ）に固定することができるので、半導体基板にバイアスがかかった場合でも、その影響を不純物拡散層上の半導体層に伝えないようにすることができる。これにより、半導体層に設けられた素子の特性変動を防止することができる。例えば、半導体層に形成された複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタの、それぞれの閾値特性の変動を防止することができ、それらのオン、オフ動作の安定化に寄与することができる。
【００１０】
発明５の半導体装置は、発明３又は発明４の半導体装置において、前記所定領域は前記電位固定部によって平面視で囲まれていることを特徴とするものである。
発明５の半導体装置によれば、半導体基板を介して伝播するノイズ（即ち、基板ノイズ）を、電位固定部によって囲まれている所定領域と、その外側の他領域との間で遮断することができる。例えば、電位固定部の外側から伝播してくる基板ノイズを電位固定部で遮断することができ、その内側にある所定領域に伝えないようにすることができる。
【００１１】
発明６の半導体装置は、一導電型の半導体基板と、所定領域の前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体層に設けられた素子と、を備え、前記所定領域の前記半導体基板は定電位電源線に接続されていることを特徴とするものである。
発明６の半導体装置によれば、所定領域の半導体基板を定電位（例えば、ＧＮＤ）に固定することができるので、半導体基板にバイアスがかかった場合でも、その影響を所定領域の半導体層に伝えないようにすることができる。これにより、半導体層に設けられた素子の特性変動を防止することができる。例えば、半導体層に形成された複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタの、それぞれの閾値特性の変動を防止することができ、それらのオン、オフ動作の安定化に寄与することができる。
【００１２】
発明７の半導体装置は、発明６の半導体装置において、前記所定領域周辺の他領域の前記半導体基板に設けられた前記一導電型の電位固定部、を備え、前記所定領域は前記電位固定部によって平面視で囲まれており、且つ前記所定領域の前記半導体基板は前記電位固定部を介して前記定電位電源線に接続されていることを特徴とするものである。ここで、「電位固定部」は、例えば「半導体基板」よりも一導電型の不純物濃度が高い高濃度不純物拡散層からなる。
【００１３】
発明７の半導体装置によれば、電位固定部によって囲まれている所定領域と、その外側の他領域との間で基板ノイズを遮断することができる。例えば、電位固定部の外側から伝播してくる基板ノイズを電位固定部で遮断することができ、その内側にある所定領域に伝えないようにすることができる。
発明８の半導体装置は、半導体基板と、所定領域の前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた半導体層と、前記半導体層に設けられた素子と、前記所定領域周辺の他領域の前記半導体基板に設けられて当該所定領域の前記半導体基板を定電位に固定する電位固定部と、を備え、前記所定領域は前記電位固定部によって平面視で囲まれていることを特徴とするものである。
【００１４】
発明８の半導体装置によれば、所定領域の半導体基板は電位固定部によって定電位（例えば、ＧＮＤ）に固定されるので、半導体基板にバイアスがかかった場合でも、その影響を所定領域の半導体層に伝えないようにすることができる。これにより、半導体層に設けられた素子の特性変動を防止することができる。例えば、半導体層に形成された複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタの、それぞれの閾値特性の変動を防止することができ、それらのオン、オフ動作の安定化に寄与することができる。
【００１５】
また、電位固定部によって囲まれている所定領域と、その外側の他領域との間で基板ノイズを遮断することができる。例えば、電位固定部の外側から伝播してくる基板ノイズを電位固定部で遮断することができ、その内側にある所定領域に伝えないようにすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照しながら説明する。
（１）第１実施形態
図１は、本発明の第１実施形態に係る半導体装置１００の構成例を示す断面図である。この半導体装置１００は、ＳＢＳＩ法によってｐ型Ｓｉ基板１にＳＯＩ構造が部分的に形成されたものであり、ＳＯＩ構造が形成されていないバルク領域と、ＳＯＩ構造が形成されたＳＢＳＩ領域と、を含んだ構成となっている。図１に示すように、バルク領域とＳＢＳＩ領域は隣接している。
【００１７】
バルク領域のＳｉ基板１には、図示しないが、複数個のｎチャネルトランジスタと、複数個のｐチャネルトランジスタとが形成されている。また、ＳＢＳＩ領域のＳｉ基板１上にはＳｉＯ２膜（即ち、ＢＯＸ）３が形成され、その上にＳｉ層（即ち、ボディ）５が形成されている。このＳｉ層５にも、複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタとが形成されており、それらトランジスタのソース及びドレインや、ゲート電極はコンタクトホールを介してＳｉＯ２膜７上に引き出されている。
【００１８】
また、この半導体装置１００では、バルク領域のＳｉ基板１の表層からＳＢＳＩ領域のＳｉ基板１の表層にかけてｐ型のウェル拡散層９が形成されている。さらに、バルク領域のウェル拡散層９にｐ型の高濃度不純物拡散層（以下、「タップ」という。）１１が形成されている。これらｐ型の各部位に含まれるｐ型不純物は例えばボロンであり、そのｐ型不純物濃度はタップ（ｐ＋）１１が最も高く、次いでウェル拡散層（ｐ−）９であり、Ｓｉ基板（ｐ−−）１が最も低い。
【００１９】
一例を挙げると、タップ１１のｐ型不純物濃度は１Ｅ＋１８〜１Ｅ＋２２［ｃｍ−３］程度であり、ウェル拡散層９のｐ型不純物濃度は１Ｅ＋１６〜１Ｅ＋１８［ｃｍ−３］程度であり、Ｓｉ基板１のｐ型不純物濃度は１Ｅ＋１４〜１Ｅ＋１６［ｃｍ−３］程度である。この半導体装置１００では、タップ１１が接地（ＧＮＤ）端子１５に接続されており、これにより、タップ１１とウェル拡散層９とをＧＮＤ（即ち、０［Ｖ］）に固定できるようになっている。
【００２０】
このような構成であれば、Ｓｉ基板１にバイアスがかかった場合でも、その影響をウェル拡散層９上のＳｉ層５に伝えないようにすることができる。これにより、Ｓｉ層５に形成されたｐチャネルトランジスタとｎチャネルトランジスタ（以下、「ＳＢＳＩトランジスタ」ともいう。）の閾値特性の変動を防止することができ、そのオン、オフ動作の安定化に寄与することができる。
【００２１】
なお、ｐチャネルトランジスタの下にはｐ型のウェル拡散層（以下、「ｐ−ウェル」ともいう。）を形成し、ｎチャネルトランジスタの下にはｎ型のウェル拡散層（以下、ｎ−ウェル」ともいう。）を形成し、ｐ−ウェルとｎ−ウェルとをそれぞれＧＮＤ端子に接続した構造もＳＢＳＩ領域の基板電位を固定する一手段として考えられるが、この構造では、ＳＢＳＩ領域においてｐ−ウェルとｎ−ウェルとをそれぞれ離して形成する必要があるので、ＳＢＳＩ領域の面積が増加してしまうおそれがある。
【００２２】
これに対して、第１実施形態では、ＳＢＳＩトランジスタの極性がｎチャネル、ｐチャネルに関わらず、ＳＢＳＩ領域の基板電位をｐ型のウェル拡散層９でＧＮＤに固定しているので、ＳＢＳＩ領域にｐ−ウェルとｎ−ウェルとを有する構造と比べて、ＳＢＳＩ領域の面積の増加を抑制することができる。
図２は、タップ１１の配置例（その１）を示す平面図である。図１では、ＳＢＳＩ領域の片方の側（例えば、左側）に隣接するバルク領域だけにタップ１１を配置した構造を図示した。しかしながら、例えばＳＢＳＩ領域が大面積である場合や、複数のＳＢＳＩ領域が集合体として大面積に存在する場合には、ＳＢＳＩ領域の図１の右側位置はタップ１１から遠く離れているので、タップ１１に近い位置と比べて、その基板電位を十分に固定できない可能性がある。
【００２３】
そこで、例えばＳＢＳＩ領域が大面積である場合には、図２に示すように、ＳＢＳＩ領域を平面視で囲むようにタップ１１を配置することが好ましい。
このような構成であれば、ＳＢＳＩ領域の各位置とタップ１１との距離を縮めることができ、より広範囲にわたって基板電位を強く固定することができる。また、Ｓｉ基板１を介して伝播するノイズ（即ち、基板ノイズ）を、タップ１１内側のＳＢＳＩ領域と、その外側のバルク領域との間で遮断することができる。例えば、タップ１１の外側にあるバルク領域のトランジスタからノイズが発生している場合でも、このトランジスタから伝播してくる基板ノイズをタップ１１で遮断することができ、その内側にあるＳＢＳＩトランジスタに基板ノイズを伝えないようにすることが可能である。
【００２４】
図３は、タップ１１の配置例（その２）を示す平面図である。図３は、ＳＢＳＩ領域を平面視で囲むように（第１の）タップ１１を配置し、且つ、ＳＢＳＩ領域の中心部に第２のタップ１３を配置し、第１のタップ１１だけではなく、第２のタップ１３もＧＮＤ端子１５に接続したものである。このような構成であれば、図２に示した配置と比べて、ＳＢＳＩ領域の周辺部だけでなく、中心部に近い位置でも基板電位を強く固定することができる。
【００２５】
この第１実施形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、ＳＢＳＩ領域が本発明の「所定領域」に対応し、バルク領域が本発明の「他領域」に対応している。また、ｐ型が本発明の「一導電型」に対応し、ＳｉＯ２膜３が本発明の「絶縁膜」に対応している。さらに、Ｓｉ層５が本発明の「半導体層」に対応し、ＧＮＤ端子１５が本発明の「定電位電源線」に対応している。また、タップ１１，１３が本発明の「電位固定部」に対応している。
【００２６】
（２）第２実施形態
図４は、本発明の第２実施形態に係る半導体装置２００の構成例を示す断面図である。この半導体装置２００は、ＳＢＳＩ法によってｐ型のＳｉ基板５１にＳＯＩ構造が部分的に形成されたものであり、ＳＯＩ構造が形成されていないバルク領域と、ＳＯＩ構造が形成されたＳＢＳＩ領域と、を含んだ構成となっている。図４に示すように、バルク領域とＳＢＳＩ領域は隣接している。
【００２７】
バルク領域のＳｉ基板５１には、図示しないが、複数個のｎチャネルトランジスタと、複数個のｐチャネルトランジスタとが形成されている。また、ＳＢＳＩ領域のＳｉ基板５１上にはＳｉＯ２膜（即ち、ＢＯＸ）５３が形成され、その上にＳｉ層（即ち、ボディ）５５が形成されている。このＳｉ層５５にも、複数個のｎチャネルトランジスタと複数個のｐチャネルトランジスタとが形成されており、それらのソース及びドレインや、ゲート電極はコンタクトホールを介してＳｉＯ２膜５７上に引き出されている。
【００２８】
また、この半導体装置２００では、バルク領域のＳｉ基板５１にｐ型の高濃度不純物拡散層（即ち、タップ）６１が形成されている。タップ６１のｐ型不純物濃度は例えば１Ｅ＋１８〜１Ｅ＋２２［ｃｍ−３］程度であり、Ｓｉ基板５１のｐ型不純物濃度は１Ｅ＋１４〜１Ｅ＋１６［ｃｍ−３］程度である。また、タップ６１及びＳｉ基板５１に含まれるｐ型不純物は例えばボロンである。この半導体装置２００では、タップ６１がＧＮＤ端子１５に接続されており、これにより、タップ６１とＳｉ基板５１とをＧＮＤ（即ち、０［Ｖ］）に固定できるようになっている。
【００２９】
このような構成であれば、Ｓｉ基板５１にバイアスがかかった場合でも、その影響をＳｉＯ２膜５３上のＳｉ層５５に伝えないようにすることができる。これにより、Ｓｉ層５５に形成されたｐチャネルトランジスタとｎチャネルトランジスタ（即ち、ＳＢＳＩトランジスタ）の閾値特性の変動を防止することができ、そのオン、オフ動作の安定化に寄与することができる。
【００３０】
また、この半導体装置２００では、第１実施形態で説明した半導体装置１００と異なり、ＳＢＳＩ領域のＳｉ基板５１にウェル拡散層が形成されていない。このことは、ＳＢＳＩ法にてＳｉ基板５１上にＳＯＩ構造を形成する際に、Ｓｉ基板側からＳｉＧｅ層側へのｐ型不純物のアウトディフュージョン（ｏｕｔ  ｄｉｆｆｕｓｉｏｎ）が少ないことを意味する。従って、半導体装置２００では、そのＳｉＧｅ層及びＳｉ層における結晶欠陥が少ない。
【００３１】
この第２実施形態では、Ｓｉ基板５１が本発明の「半導体基板」に対応し、ＳＢＳＩ領域が本発明の「所定領域」に対応し、バルク領域が本発明の「他領域」に対応している。また、ｐ型が本発明の「一導電型」に対応し、ＳｉＯ２膜５３が本発明の「絶縁膜」に対応している。さらに、Ｓｉ層５５が本発明の「半導体層」に対応し、ＧＮＤ端子１５が本発明の「定電位電源線」に対応している。また、タップ６１が本発明の「電位固定部」に対応している。
【００３２】
なお、この第２実施形態においても、第１実施形態と同様に、ＳＢＳＩ領域を平面視で囲むようにタップ６１を配置しても良い。このような構成であれば、より広範囲にわたって基板電位を強く固定することができる。また、タップ６１内側のＳＢＳＩ領域とその外側のバルク領域との間で、基板ノイズを遮断することが可能である。
また、上記第１、第２実施形態では、本発明の「一導電型」がｐ型である場合について説明したが、「一導電型」はｎ型でも良い。その場合には、例えば、ｎ型のＳｉ基板１にｎ型のウェル拡散層９とｎ型のタップ１１とが形成された構成となる。
【図面の簡単な説明】
【００３３】
【図１】第１実施形態に係る半導体装置１００の構成例を示す図。
【図２】タップ１１の配置例（その１）を示す図。
【図３】タップ１１の配置例（その２）を示す図。
【図４】第２実施形態に係る半導体装置２００の構成例を示す図。
【図５】従来例に係る半導体装置３００の構成例を示す図。
【符号の説明】
【００３４】
１，５１  Ｓｉ基板、３，７，５３，５７  ＳｉＯ２膜、５，５５  Ｓｉ層、９  ウェル拡散層、１１，１３，６３  タップ、１５  ＧＮＤ端子、１００，２００  半導体装置
【図１】
2007142145.tif 000003
【図２】
2007142145.tif 000004
【図３】
2007142145.tif 000005
【図４】
2007142145.tif 000006
【図５】
2007142145.tif 000007