(57)【要約】【課題】制御対象機器の最適化制御（コンフィグレーション制御）及びシーケンス制御（実制御）の両方に優れた制御システムを提供すること。【解決手段】制御システムは、基準制御信号に基づき制御対象機器の動作を制御し、この制御対象機器の動作状態を検出し、この制御対象機器の動作状態の検出結果に基づき前記基準制御信号を最適化するＣＰＵと、ＣＰＵを用いないシーケンサであって、最適化された制御信号に基づき、前記制御対象機器の動作をシーケンス制御するシーケンサとを備えている。【選択図】      図２
2007257060.tif 000002
【特許請求の範囲】
【請求項１】
基準制御信号に基づき制御対象機器の動作を制御し、この制御対象機器の動作状態を検出し、この制御対象機器の動作状態の検出結果に基づき前記基準制御信号を最適化するＣＰＵと、
ＣＰＵを用いないシーケンサであって、最適化された制御信号に基づき、前記制御対象機器の動作をシーケンス制御するシーケンサと、
を備えたことを特徴とする制御システム。
【請求項２】
前記制御対象機器に対する制御権を前記ＣＰＵ及び前記シーケンサのどちらか一方に割り当てる上位制御手段を備えたことを特徴とする請求項１に記載の制御システム。
【請求項３】
前記制御対象機器は、発光手段及び受光手段を有するセンサを含み、
前記ＣＰＵは、前記基準制御信号に基づき前記発光手段へ供給する電力レベルを制御し、前記発光手段が発光してから前記受光手段による受光レベルが基準レベルに達するまでの所要時間が基準時間になるように前記基準制御信号を最適化し、
前記シーケンサは、最適化された制御信号に基づき、前記センサの動作をシーケンス制御する、
ことを特徴とする請求項１に記載の制御システム。
【請求項４】
前記制御対象機器は、モータを含み、
前記ＣＰＵは、前記基準制御信号に基づき前記モータの初期速度、最終速度、加速度、減速度、及び減速開始時間を制御し、前記モータの動作が所定条件を満たすように前記基準制御信号を最適化し、
前記シーケンサは、最適化された制御信号に基づき、前記モータの動作をシーケンス制御する、
ことを特徴とする請求項１に記載の制御システム。
【請求項５】
前記制御対象機器は、ソレノイドを含み、
前記ＣＰＵは、前記基準制御信号に基づき前記ソレノイドに対するオーバードライブ電圧、オーバードライブ時間、保持電圧、及び保持時間を制御し、前記ソレノイドの動作が所定条件を満たすように前記基準制御信号を最適化し、
前記シーケンサは、最適化された制御信号に基づき、前記ソレノイドの動作をシーケンス制御する、
ことを特徴とする請求項１に記載の制御システム。
【請求項６】
複数の制御対象機器の夫々に対応する複数の基準制御信号に基づきこれら複数の制御対象機器の動作を個々に制御し、これら複数の制御対象機器の動作状態を個々に検出し、これら複数の制御機器の個々の動作状態の検出結果に基づき各制御対象機器に対する前記複数の基準制御信号を個々に最適化するＣＰＵと、
ＣＰＵを用いない複数のシーケンサであって、最適化された複数の制御信号の夫々に基づき、前記複数の制御対象機器の夫々の動作をシーケンス制御する複数のシーケンサと、
を備えたことを特徴とする制御システム。
【請求項７】
前記複数の制御対象機器の中の所定の制御対象機器に対する所定の制御権を前記ＣＰＵ及びこの所定の制御対象機器をシーケンス制御する所定のシーケンサのどちらか一方に割り当てる上位制御手段を備えたことを特徴とする請求項６に記載の制御システム。
【請求項８】
前記上位制御手段は、前記所定の制御対象機器に対する前記所定の制御権を前記ＣＰＵに割り当てた場合に、前記所定の制御対象機器を除く他の１又は複数の制御対象機器を制御する１又は複数のシーケンサに対する制御権の割り当てを許容することを特徴とする請求項７に記載の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ、モータ、ソレノイドなどの制御対象機器を制御する制御システムに関する。
【背景技術】
【０００２】
制御システムの一例として、紙葉類などの媒体を搬送する媒体搬送装置が知られている。媒体搬送装置は、媒体の分離や移動のための多数の光学センサ（透過型センサ）、パルスモータ、アクチュエータなどを備えた複数のユニット部（搬送部、取込部、集積部）、及びこれらユニット部内のセンサ、パスルモータ、アクチュエータなどの動作を制御する制御コマンドを発行する主制御部により構成されている。
【０００３】
透過型センサは、発光素子及び受光素子により構成されており、さらに紙葉類が、これら発光素子と受光素子の間を通過するように構成されている。受光素子により受光される光量レベルを監視（スライスレベルと比較）することにより、紙葉類を検知することができる。
【０００４】
このような透過型センサは、設定されるスライスレベルに応じて検出精度が変化する。つまり、外乱に応じた適切なスライスレベルの設定（コンフィグレーション制御）が重要となる。従来は、ＣＰＵが、スライスレベルの設定及びこのスライスレベルを利用したパルス点灯制御（実制御）の両方を担っている（特許文献１参照）
【特許文献１】特開２００１−３２４５７４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記したコンフィグレーション制御は、汎用性とカスタマイズ性の観点からＣＰＵ（ソフトウェア）で実行するのが望ましい。しかしながら、上記したような媒体搬送装置には大量の透過型センサが取り付けられており、ＣＰＵは、汎用性等に優れる反面、このような大量の透過型センサの高速制御には向かないという問題がある。
【０００６】
本発明の目的は、上記課題を解決するためになされたものであり、制御対象機器の最適化制御（コンフィグレーション制御）及びシーケンス制御（実制御）の両方に優れた制御システムを提供することにある。
【課題を解決するための手段】
【０００７】
この発明の制御システムは、以下のように構成されている。
【０００８】
この発明の制御システムは、基準制御信号に基づき制御対象機器（センサ、モータ、ソレノイドなど）の動作を制御し、この制御対象機器の動作状態を検出し、この制御対象機器の動作状態の検出結果に基づき前記基準制御信号を最適化（コンフィグレーション制御）するＣＰＵと、ＣＰＵを用いないシーケンサであって、最適化された制御信号に基づき、前記制御対象機器の動作をシーケンス制御（実制御）するシーケンサとを備えている。
【発明の効果】
【０００９】
本発明によれば、制御対象機器の最適化制御（コンフィグレーション制御）及びシーケンス制御（実制御）の両方に優れた制御システムを提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照し、本発明の実施形態について説明する。
【００１１】
図１及び図２を参照して、制御システムについて説明する。図１は、パルス点灯回路の一例を示す図であり、図２は、オートコンフィグレーション回路の一例を示す図である。
【００１２】
図１及び図２に示すように、制御システムは、上位制御回路１０１、下位制御回路１０５、複数発のＬＥＤ（発光素子）１１０、複数のゲート１１１、複数のフォトトランジスタ（受光素子）１１２を備えている。なお、一対のＬＥＤ１１０とフォトトランジスタ１１２をセンサ（制御対象機器）と称し、またフォトトランジスタをＰＴと略記する。上位制御回路１０１は、シーケンサ１０２、プロセッサ（ＣＰＵ）１０３、調停回路１０４を備えている。下位制御回路１０５は、データ格納ＲＡＭ１０６、電圧発生器１０７、ゲート制御回路１０８、入力判定回路１０９を備えている。さらに、データ格納ＲＡＭ１０６は、ＬＥＤ電圧格納ＲＡＭ１０６ａ、Ｔｓｅｔ電圧格納ＲＡＭ１０６ｂを備えている。
【００１３】
制御システムはセンサの特性値、据付精度（発光素子と受光素子の間の距離）、埃などの不要物の堆積等の問題により、ＰＴの受光光量がばらつくことが想定される。ＰＴの受光光量のばらつきを抑えるため、立ち上がり時間の補正を行う。図３は、立ち上がり時間補正を説明するための図である。透過型センサ間、つまりＬＥＤ１１０とＰＴ１１２の間に何も存在していない場合、ＬＥＤ１１０を発光させるとＰＴは明判定する。このとき、電圧発生器１０７で発生させた電圧値により、ＰＴの光電流の立ち下がり曲線は変化し、電圧値が低ければ図３の電圧値小のグラフが示すように緩やかに立ち下がり、電圧値が高ければ図３の電圧値大のグラフが示すように急峻に立ち下がる。電圧値が適正であれば図３の電圧値適正のグラフが示すように立ち下がる。なお、ＰＴ入力レベルがスレッショルドレベルを下回るまでに要する基準時間をＴｏｎと定義する。
【００１４】
次に、図４を参照して、センサ制御タイミングのパラメータについて説明する。各センサの受光光量のばらつきを抑える目的で、図４に示す暗→明判定タイミング（ＰＴ入力レベルがスレッショルドレベルを下回るタイミング）までの所要時間Ｔｏｎｔを、基準時間Ｔｏｎに合わせこむよう電圧発生器１０７からの電圧値を設定する。なお、基準時間Ｔｏｎに所要時間Ｔｏｎｔを合わせこんでセンサを駆動させるための電圧値をコンフィギュレーション電圧値（制御電力値）、この動作をセンサコンフィギュレーションと呼ぶ。
【００１５】
次に、図５を参照して、透過券検知の原理について説明する。本実施形態で説明する紙葉類処理装置には、上記説明した制御システムが適用される。この紙葉類処理装置で処理される紙葉類には、光をある程度透過する透過券も含まれる。つまり、発光素子であるＬＥＤ１１０と受光素子であるＰＴ１１２の間に紙葉類が存在していたとしても、この紙葉類が透過券であれば、ＬＥＤ１１０からの光はＰＴ１１２で受光される。例えば、紙葉類において透かしが存在していない部位は通常の紙葉類として検知判別を行うことが可能であるが、透かし部においては光が透過する。つまり、図５に示す通常時のサンプリングタイミングだけでは、紙葉類が存在していたとしても、紙葉類を検知することが出来ない。
【００１６】
ＰＴ１１２におけるスレッショルドレベルは一意に決定しているため、ＰＴ１１２における光電流の立ち上がり時間で透過券か否かの判定を行う。紙葉類の透過部をＬＥＤ１１０の光が透過して、ＰＴ１１２の光電流が増加する場合、図５に示す無券時の光電流の立ち下がりよりも、光電流の立ち下がり曲線が緩やかになる。
【００１７】
Ｔｏｆｆで規定されたサンプリングタイミングで明／暗の判定を行うことで、透過券の検知を高精度で行うことが可能となる。つまり、Ｔｏｆｆのサンプルタイミングでの出力が暗であり、かつ、通常のサンプリングタイミングでの出力が明であった場合、透過券であると判定できる。
【００１８】
次に、埃検知の原理について説明する。基準時間Ｔｏｎのコンフィギュレーションを実施した透過型センサに、埃等の不要物が堆積してきた場合、受光量が下がり紙葉類を正常に検知できなくなる。埃検知を行うには下記の２通りの方法がある。
【００１９】
（１）所要時間Ｔｏｎｔの変化（量）を常に監視することで、埃等の不要物の堆積（量）を検知する。埃等の不要物が透過型センサに堆積するとＴｏｎｔが長くなる。このことを利用し、所要時間Ｔｏｎｔと基準時間Ｔｏｎとを比較して、所要時間Ｔｏｎｔが基準時間Ｔｏｎよりどれだけ長くなっているかにより、埃等の不要物の堆積量を検知することができる。任意のタイミングで所要時間Ｔｏｎｔを読み取り、所要時間Ｔｏｎｔが基準時間Ｔｏｎより長くなっていたら、埃等の不要物が堆積していると判断する。また、基準時間Ｔｏｎの替わりに、例えばコンフィギュレーション時にＬＥＤ１１０に流れる順電流の１／２の電流をＬＥＤ１１０に流したときに得られる時間を基準時間としてもよい。
【００２０】
（２）Ｔｏｆｆのサンプルタイミングと通常のサンプルタイミングの両方のタイミングでＰＴの出力値を読み取り、読み取り結果から埃等の不要物の堆積量や透過券を検出する。透過券が通過している場合で且つ埃等の不要物が堆積していないときは、Ｔｏｆｆのサンプルタイミングでは暗の判定となるが、通常のサンプルタイミングでは明の判定となる。しかし、埃等の不要物が堆積しているときは、さらに光電流曲線が緩やかになるので、Ｔｏｆｆのサンプルタイミング及び通常のサンプルタイミングともに暗の判定となる。このことを利用し、例えば、基準時間Ｔｏｎに合わせられた所要時間の経過前のタイミング（Ｔｏｆｆのサンプルタイミング）で受光レベルがスレッショルドレベルに到達し、所要時間の経過後のタイミング（通常のサンプルタイミング）でも受光レベルがスレッショルドレベルに到達する第１の条件（明→明判定）に基づき、紙葉類が無いことを検出する。また、基準時間Ｔｏｎに合わせられた所要時間の経過前のタイミング（Ｔｏｆｆのサンプルタイミング）で受光レベルがスレッショルドレベルに到達せず、所要時間の経過後のタイミング（通常のサンプルタイミング）で受光レベルがスレッショルドレベルに到達する第２の条件（暗→明判定）に基づき、所定の光透過率の紙葉類（透過券）を検出する。また、基準時間Ｔｏｎに合わせられた所要時間の経過前のタイミング（Ｔｏｆｆのサンプルタイミング）で受光レベルがスレッショルドレベルに到達せず、所要時間の経過後のタイミング（通常のサンプルタイミング）でも受光レベルがスレッショルドレベルに到達しない第３の条件（暗→暗判定）に基づき、不要物（埃など）の堆積を検出する。
【００２１】
次に、複数の透過型センサの制御について説明する。複数のセンサを制御する場合、電圧発生器１０７は透過型センサの個数分必要となってしまう。これは基板面積の問題や、コスト的な観点から好ましくない。そこで図１に示す回路構成を採用する。ここで、各ＬＥＤ１１０のパルス点灯制御ついて説明する。
【００２２】
まず、上位制御回路１０１は、ゲート１１１（Ａ）に接続されているＬＥＤ１１０（Ａ）のＬＥＤ電圧（Ａ）を電圧発生器１０７に設定する。ＬＥＤ電圧（Ａ）はセンサコンフィギュレーション後の電圧値とする。その後、電圧発生器１０７に設定したＬＥＤ電圧（Ａ）の出力が落ち着くまでＴｗａｉｔ時間ウェイトする。Ｔｗａｉｔ時間は電圧発生器１０７に起因する値であり、実験等により事前に一意に決定している。
【００２３】
Ｔｗａｉｔ時間だけウェイトした後、上位制御回路１０１はＴｓｅｔ電圧格納ＲＡＭ１０６ｂから、ゲート１１１（Ａ）のオン時のパルス幅格納時間を読み取りゲート制御回路１０８に設定する。ゲート制御回路１０８は設定されたＴｓｅｔ時間だけ、ゲート１１１（Ａ）をオンする。
【００２４】
同様にゲート１１１（Ｂ）からゲート１１１（Ｈ）まで順番に制御することで、１つの電圧発生器１０７で、図６に示すように、透過型センサに最適な電圧値を設定し、複数のＬＥＤ１１０をパルス点灯することが可能となる。
【００２５】
次に、オートコンフィギュレーションについて説明する。
【００２６】
透過型センサの制御には、
（１）センサ コンフィギュレーション動作
（２）パルス点灯制御
が必要となる。
【００２７】
コンフィギュレーション制御は、汎用性とカスタマイズ性の観点からソフトウェアで実行する必要がある。しかし、センサ数を増やすとプロセッサに負荷がかかり、パルス点灯時に演算処理が間に合わなくなる。一方、シーケンサではパルス点灯制御は高速に行えるが、汎用性に乏しいため、精度が高く、様々な種類のセンサを対象としたコンフィギュレーション動作を行うことは難しい。
【００２８】
そこで、図２に示すようなオートコンフィグレーション回路を採用する。オートコンフィギュレーション回路は、上位制御回路１０１を構成するプロセッサ１０３とシーケンサ１０２を備えている。なお、このシーケンサ１０２は、プロセッサ（ＣＰＵ）を用いずに構成されている。この上位制御回路１０１に従属して、下位制御回路１０５を構成するデータ格納ＲＡＭ１０６、電圧発生器１０７、ゲート制御回路１０８、入力判定回路１０９が存在する。
【００２９】
コンフィギュレーション（制御パラメータの最適化）はプロセッサ１０３で実現し、パルス点灯制御（最適化されたパラメータに基づく実際のシーケンス制御）をシーケンサ１０２で実現する。このとき下位制御回路１０５の制御権をプロセッサ１０３−シーケンサ１０２間で授受することでオートコンフィギュレーション機能を実現する。
【００３０】
通常制御時、ＬＥＤ制御を行うのはシーケンサ１０２である。シーケンサ１０２で制御されるのは、データ格納ＲＡＭ１０６、電圧発生器１０７、ゲート制御回路１０８、入力判定回路１０９である。通常制御時、シーケンサ１０２は、データ格納ＲＡＭ１０６にアクセスし、格納されたセンサ毎のＬＥＤ電圧値を読み取る。次に電圧発生器１０７にデータを出力し、データが安定するまでウェイトする。十分な時間（Ｔｗａｉｔ間）ウェイトしたら、ゲート制御回路１０８によりＬＥＤ点灯タイミングを生成する。入力判定回路１０９はパラメータＴｏｆｆを参照し、明/暗を判定する。
【００３１】
次に、コンフィギュレーション動作時の制御について説明する。図７は、コンフィギュレーション動作時の制御の一例を示すフローチャートである。コンフィギュレーションを実施するときは（ＳＴ１０１）、プロセッサ１０３がシーケンサ１０２に下位制御回路１０５の制御権を要求する（ＳＴ１０２）。シーケンサ１０２は現在実行中のセンササンプリングが終了したら（ＳＴ２０１、ＳＴ２０２、ＳＴ２０３）、プロセッサ１０３に制御権割込みを発生させる（ＳＴ２０４、ＳＴ２０５）。プロセッサ１０３では制御権割込みが発生すると（ＳＴ１０３、ＹＥＳ）、制御権を取得する。取得する回路の制御権は電圧発生器１０７、ゲート制御回路１０８、入力判定回路１０９である。プロセッサ１０３は制御権を取得したら、電圧発生器１０７へ電圧値を順次設定していき、立ち下がり時間の合わせこみを行う（ＳＴ１０４）。立ち下がり時間の合わせ込みが終了したら（ＳＴ１０５）、再度シーケンサ１０２に制御権を渡す（ＳＴ１０６）。その後、シーケンサ１０２はコンフィギュレーションされたＤＡコンバータ設定値を用いてサンプリング動作を再開する（ＳＴ２０６、ＳＴ２０１）。シーケンサ１０２は、ハードウェアで構成されているため、高速な動作が可能であり、複数のセンサをパルス点灯で制御できる。
【００３２】
次に、透過型センサの同時制御について説明する。紙葉類をハンドリングする紙葉類処理装置では、埃等の不要物のたまり方に局所性が存在する。これは、紙葉類処理装置を構成する各ユニット個別のハンドリング動作によって、削れて舞う紙紛の量が異なるからである。
【００３３】
透過型センサを用いてセンサ制御を行うとき、パルス点灯を行うセンサを複数のグループに分割し、グループ毎にセンサ個別制御か同時制御かを選択する。埃のたまり方が顕著なユニットにおける各センサに関しては、センサ毎のコンフィギュレーションで一個ずつ逐次駆動を行う。一方、埃の影響が少ないユニットにおける各センサに関しては、同一のコンフィギュレーション値で全てのセンサを同時に駆動する。
【００３４】
例えば紙葉類処理装置は、図８に示すような構成となっている。つまり、紙葉類処理装置は、主制御部２００、前処理部２１０、搬送部２３０、区分部２４０を備えている。主制御部２００は、制御用上位ＣＰＵ２０１、メイン側基板２０２を備えている。前処理部２１０は、書状取込部としての制御ユニット２１１（Ａ）、検知部としての制御ユニット２２１（Ｂ）を備えている。搬送部２３０は、制御ユニット２３１（Ｃ）を備えている。区分部２４０は、制御ユニット２４１（Ｄ）を備えている。
【００３５】
制御ユニット２１１（Ａ）は、ユニット側基板２１２及び書状取込部センサ２１３を備えている。制御ユニット２２１（Ｂ）は、ユニット側基板２２２及び検知部センサ２２３を備えている。制御ユニット２３１（Ｃ）は、ユニット側基板２３２及び搬送部センサ２３３を備えている。制御ユニット２４１（Ｄ）は、ユニット側基板２４２及び区分部センサ２４３を備えている。
【００３６】
書状取込部センサ２１３及び搬送部センサ２３３に関しては、処理の内容により、埃等の不要物が堆積し易いため全センサを個別のコンフィギュレーションで駆動する。一方、検知部センサ２２３と区分部センサ２４３に関しては、埃等の不要物は堆積し難いため、同一のコンフィギュレーションで同時に駆動する。
【００３７】
具体的な動作例を図９に示す。制御ユニット２１１（Ａ）では個別のコンフィギュレーションで書状取込部センサ２１３（Ａ〜Ｄ）を制御しているが、制御ユニット２２１（Ｂ）では検知部センサ２２３（Ｅ）と同じコンフィギュレーションで検知部センサ２２３（Ｅ〜Ｈ）を同時に制御している。
【００３８】
上記のように埃堆積の局所性に着目し、センサをグルーピングして同時に駆動することで、サンプリング周期の高速化を行うことが出来る。
【００３９】
次に、透過型センサのグルーピングについて説明する。オートコンフィギュレーション時に同一の電圧値を示したセンサをプロセッサ１０３が自動的にグルーピングし、シーケンサ１０２に通知し、センサの同時制御を行う。また、ばらばらの電圧値を示したセンサに関しては個別制御を行う。
【００４０】
例えば、紙葉類処理装置をコンフィギュレーションしたとき、センサＡ、センサＣ、センサＥ、センサＦが全く別のコンフィギュレーション電圧値を示し、センサＢ、センサＤ、センサＧ、センサＨが同じコンフィギュレーション値を示したときは、図１０に示すように、センサＢ、センサＤ、センサＧ、センサＨを同じグループにプロセッサ１０３はグルーピングし、シーケンサ１０２にグループを通知する。その後、シーケンサ１０２によりパルス点灯を行うときにはセンサＡ、センサＣ、センサＥ、センサＦを個別に制御し、センサＢ、センサＤ、センサＧ、センサＨは同時制御を行う。
【００４１】
このとき、電圧発生器１０７の電源容量の問題より、一度に同時制御を行えるセンサ数には制限がある。プロセッサ１０３はセンサのグルーピングを実施するとき、あるセンサグループが電源容量をこえる場合には、そのグループを分割し、電源容量以下にグルーピングして同時制御を行う。例えば、図１０において、電源容量より一度に同時制御を行える個数がＬＥＤが２個であった場合は、図１１のように、センサＢ、センサＤ、センサＧ、センサＨのグループを、センサＢとセンサＤの第１グルーブと、センサＧとセンサＨの第２グループに分割する。こうすることで、システム要求に合致した同時制御を実現することができる。
【００４２】
上記説明では、一つのプロセッサ及び一つのシーケンサを備えた制御システムについて説明した。本発明はこれだけに限定されるものではなく、一つのプロセッサ及び複数のシーケンサを備えた制御システムであってもよい。
【００４３】
次に、図１２を参照して、複数のシーケンサを備えた制御システムについて説明する。図１２は、複数のシーケンサを備えた制御システムの概略構成を示す図である。
【００４４】
制御システムは、上位制御回路１０１、下位制御回路１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄを備えている。上位制御回路１０１は、プロセッサ１０３、複数のシーケンサ１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ、及び複数の調停回路１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄを備えている。ここでシーケンサとはシーケンス制御機能群を実現するハードウェア/およびソフトウェアの総称を指す。また、プロセッサ１０３はシーケンサ１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄとは独立した処理を行い、システムを統合管理する機能を持っている。
【００４５】
下位制御回路１０５Ａは、ＬＥＤ制御回路であって、データ格納ＲＡＭ１０６Ａ、電圧発生器１０７Ａ、ゲート制御回路１０８Ａ、入力判定回路１０９Ａを備えている。下位制御回路１０５Ｂは、モータ制御回路であって、データ格納ＲＡＭ１０６Ｂ、パルス発生器１０７Ｂ、計数トリガ判定回路１０８Ｂ、入力トリガ判定回路１０９Ｂを備えている。下位制御回路１０５Ｃは、ＬＥＤ制御回路であって、データ格納ＲＡＭ１０６Ｃ、電圧発生器１０７Ｃ、ゲート制御回路１０８Ｃ、入力判定回路１０９Ｃを備えている。下位制御回路１０５Ｄは、ソレノイド制御回路であって、データ格納ＲＡＭ１０６Ｄ、電圧発生器１０７Ｄ、ゲート制御回路１０８Ｄ、時間計測回路１０９Ｄを備えている。
【００４６】
調停回路１０４Ａ、１０４Ｂ、１０４Ｃ、１０４Ｄは、プロセッサ１０３とシーケンサ１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄが下位制御回路１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄの制御権を要求しあう状況が発生した場合、制御権の調停を行う。プロセッサ１０３が下位制御回路１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄの制御権を獲得するとコンフィギュレーションを行い、コンフィギュレーションデータをデータ格納ＲＡＭ１０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄに格納する。シーケンサ１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄが、下位制御回路１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄの制御権を獲得した場合は、プロセッサ１０３がデータ格納ＲＡＭ１０６Ａ、１０６Ｂ、１０６Ｃ、１０６Ｄに格納したコンフィギュレーションデータに従い、デバイスの駆動、シーケンス制御を実現する。
【００４７】
例えば、下位制御回路１０６Ｂがプロセッサ１０３によりコンフィギュレーション中であっても、下位制御回路１０６Ｂに対応するシーケンサ１０２Ｂ以外のシーケンサ１０２Ａ、１０２Ｃ、１０２Ｄは並列で動くことができる。このため、システムを停止させず稼動状態のまま、コンフィギュレーションを実現出来る。
【００４８】
つまり、上位制御回路１０１は、下位制御回路１０５Ａによりシーケンス制御されるＬＥＤに対する制御権をプロセッサ１０３及びシーケンサ１０２Ａのどちらか一方に割り当てる。具体的には、上位制御回路１０１は、プロセッサ１０３から制御権の要求があればプロセッサ１０３へ制御権を渡し（シーケンサ１０２Ａによるシーケンス制御中であればシーケンス制御を停止する）、プロセッサ１０３が制御権を開放すればシーケンサ１０２Ａへ制御権を返却する。また、上位制御回路１０１は、下位制御回路１０５Ｂによりシーケンス制御されるモータ（制御対象機器）に対する制御権をプロセッサ１０３及びシーケンサ１０２Ｂのどちらか一方に割り当てる。具体的には、上位制御回路１０１は、プロセッサ１０３から制御権の要求があればプロセッサ１０３へ制御権を渡し（シーケンサ１０２Ｂによるシーケンス制御中であればシーケンス制御を停止する）、プロセッサ１０３が制御権を開放すればシーケンサ１０２Ｂへ制御権を返却する。また、上位制御回路１０１は、下位制御回路１０５Ｃによりシーケンス制御されるＬＥＤに対する制御権をプロセッサ１０３及びシーケンサ１０２Ｃのどちらか一方に割り当てる。具体的には、上位制御回路１０１は、プロセッサ１０３から制御権の要求があればプロセッサ１０３へ制御権を渡し（シーケンサ１０２Ｃによるシーケンス制御中であればシーケンス制御を停止する）、プロセッサ１０３が制御権を開放すればシーケンサ１０２Ｃへ制御権を返却する。また、上位制御回路１０１は、下位制御回路１０５Ｄによりシーケンス制御されるソレノイド（制御対象機器）に対する制御権をプロセッサ１０３及びシーケンサ１０２Ｄのどちらか一方に割り当てる。具体的には、上位制御回路１０１は、プロセッサ１０３から制御権の要求があればプロセッサ１０３へ制御権を渡し（シーケンサ１０２Ｄによるシーケンス制御中であればシーケンス制御を停止する）、プロセッサ１０３が制御権を開放すればシーケンサ１０２Ｄへ制御権を返却する。
【００４９】
下位制御回路（ＬＥＤ制御回路）１０５Ａの動作は、下位制御回路１０５と実質的に同一であり、ここではその動作説明は省略する。同様に、下位制御回路（ＬＥＤ制御回路）１０５Ｃの動作も、下位制御回路１０５と実質的に同一であり、ここではその動作説明は省略する。
【００５０】
下位制御回路（モータ制御回路）１０５Ｂは、台形制御速度プロファイルを用いてモータを制御（シーケンス制御）する。図１３に示すように、台形制御速度プロファイル（制御コマンド）は、初期速度Ｖｍｉｎ、最終速度Ｖｍａｘ、加速度α、減速度β、減速開始時間Ｔの５種類のパラメータからなり、これらパラメータに従い、パルス発生器１０７Ｂから指令パルスを発生する。
【００５１】
プロセッサ１０３は、コンフィグレーション制御により、初期速度Ｖｍｉｎ、最終速度Ｖｍａｘ、加速度α、減速度β、減速開始時間Ｔの５種類のパラメータを最適化し、データ格納ＲＡＭ１０６Ｂに最適化された初期速度Ｖｍｉｎ、最終速度Ｖｍａｘ、加速度α、減速度β、減速開始時間Ｔの５種類のパラメータをライトした後、シーケンサ１０２Ｂに制御権を開放する。下位制御回路１０５Ｂに上記した最適化されたパラメータが設定されていた場合、１／０のトリガで台形制御を実施することが可能となり、シーケンサの接点制御指令でも複雑な台形制御プロファイルを実現することができる。
【００５２】
下位制御回路（ソレノイド制御回路）１０５Ｄは、ソレノイドの初動速度を向上させるため、オーバードライブ駆動を制御（シーケンス制御）する。オーバードライブ駆動のパラメータは、例えば４種類から構成されており、オーバードライブ電圧Ｖｏｄ、オーバードライブ時間Ｔｏｄ、保持電圧Ｖｓｕｓ、保持時間Ｔｓｕｓが駆動を規定するパラメータである。
【００５３】
例えば、紙葉類処理装置では初期状態から保持状態に至るまでの駆動状態の時間が１０［ｍｓ］程度になるように要求される。しかし、ソレノイドの抵抗値は個体差があるため、同じ電圧値を印加しても駆動時間にバラツキが発生する。
【００５４】
全ての制御対象のソレノイドの駆動時間を１０［ｍｓ］に合わせ込むため、プロセッサ１０３がソレノイド駆動パラメータのコンフィギュレーションを実施する。プロセッサ１０３は調停回路に下位制御回路１０５Ｄの制御権を要求し、Ｔｏｄ（１０［ｍｓ］）に合わせ込むように電圧発生器１０７Ｄの値を変化させ、最適なオーバードライブ電圧Ｖｏｄ値を算出する。このオーバードライブ電圧Ｖｏｄをデータ格納ＲＡＭ１０６Ｄに格納することで、制御権をシーケンサ１０２Ｄに開放した時に、１０［ｍｓ］の駆動時間でソレノイドを駆動（図１４の駆動状態）することが可能となる．
次に、図１５〜図１７を参照して、上記した制御システムを適用した紙葉類処理装置の一例を説明する。
【００５５】
図１５は、紙葉類処理装置の概略構成の一例を示す図である。図１５に示すように、紙葉類処理装置は、上位制御回路１０１に対応する主制御部１、及び下位制御回路１０５（１０５Ａ、１０５Ｂ、１０５Ｃ、１０５Ｄ）に対応するユニット制御部２０を備えている。
【００５６】
図１５に示されるように、主制御部１は、プロセッサ１０３に対応するＣＰＵ２ａ、シーケンサ１０２（１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄ）に対応するシーケンサ２ｂを備えている。ＣＰＵ２ａ及びシーケンサ２ｂには、センサオン／オフメモリ３、レスポンスメモリ５、コマンドメモリ７、ポートＯＮ／ＯＦＦメモリ６０が接続されている。上記したように、ＣＰＵ２ａはコンフィグレーション（パラメータの最適化）を実行し、シーケンサ２ｂはシーケンス制御（最適化されたパラメータに基づく実制御）を実行する。
【００５７】
上記センサオン／オフメモリ３は、シリアル−パラレル変換器４を介してシリアル回線５２に接続されている。上記レスポンスメモリ５は、シリアル−パラレル変換器６を介してシリアル回線５３に接続されている。
【００５８】
上記コマンドメモリ７は、パラレルーシリアル変換器８を介してシリアル回線５４に接続されている。上記ポートＯＮ／ＯＦＦメモリ６０は、パラレル−シリアル変換器６１を介してシリアル回線６２に接続されている。
【００５９】
また、上記主制御部１は、アドレス同期信号発生部９を備えており、当該アドレス同期信号発生部９は、シリアル回線５１に接続されている。
【００６０】
一方、ユニット制御部２０は、スイッチ２１を備えており、当該スイッチ２１には、複数のセンサＳａ，Ｓｂ，…Ｓｎが接統されている。
【００６１】
このスイッチ２１は、センサ切換タイミング生成部４０から供給されるタイミング信号に基づいて、時分割のスキャンを繰り返し、各センサの信号（以下、センサ信号と称する）を順次に選択出力する。
【００６２】
このスイッチ２１で選択される各センサ信号のレベルは、Ａ／Ｄコンバータ２２でデジタルデータに変換され、当該デジタルデータは、センサレベルデータとして、センサレベルメモリ２３に保持されると共に、比較器２４に供給されることになる。この比較器２４は、上記Ａ／Ｄコンバータ２２からの各センサレベルデータと、スライスレベルメモリ２５に予め保持されている複数のスライスレベルとを比較する。各比較結果は、比較結果メモリ２６に保持される。なお、スライスレベルは、上記したコンフィグレーション（ＣＰＵ２ａによるコンフィグレーション）により取得される情報（最適化された情報）である。
【００６３】
上記スライスレベルメモリ２５は、センサ切換タイミング生成部４０から供給されるタイミング信号に基づき、スイッチ２１のスキャンと同じタイミングで、各センサに対応するスライスレベルを順次に出力する。
【００６４】
上記比較結果メモリ２６内の各比較結果は、センサスキャンとは独立した不図示のタイミング信号に応じて順次に出力され、パラレルーシリアル変換器３１でシリアル信号に変換される。このシリアル信号は、上記シリアル回線５２を介して、主制御部１側のシリアル−パラレル変換器４に伝送される。
【００６５】
上記センサレベルメモリ２３内の各センサレベルデータは、センサスキャンとは独立した不図示のタイミング信号に応じて順次に読出され、且つ後述するコマンド解析部３６からの指示に応動するセレクタ３２により選択された後、パラレルーシリアル変換器３３でシリアル信号に変換される。そして、このようにして変換されたシリアル信号は、上記シリアル回線５３を介して、主制御部１側のシリアル−パラレル変換器６に伝送される。
【００６６】
シリアル−パラレル変換器３４は、主制御部１のパラレル−シリアル変換器８からシリアル回線５４を介して伝送されるコマンドをパラレル変換する。そして、このパラレル変換されたコマンドは、コマンドメモリ３５に保持され、その保持内容はコマンド解析部３６によって解析される。
【００６７】
上記コマンド解析部３６は、コマンドメモリ３５内の所定のコマンドを解析することにより、センサレベルメモリ２３内のセンサレベルデータを主制御部１に伝送させるべく、セレクタ３２に指示を与える。
【００６８】
このセレクタ３２は、センサレベルメモリ２３から読出されるデータ、及びコマンド解析部３６から供給されるコマンド、即ちエコーバックチェック用の返送コマンドのいずれか一方を、そのコマンド解析部３６からの指令に応じて選択出力する。さらに、コマンド解析部３６は、コマンドメモリ３５内の所定のコマンドから複数のスライスレベルを解析し、それをスライスレベルメモリ２５に保持させる。また、コマンド解析部３６は、主制御部１から伝送されるコマンドを受信したときに、受信したのと同じ内容のコマンドをセレクタ３２及びパラレル−シリアル変換器３３を介して主制御部１に即時に返送する。
【００６９】
さらに、図中の同期信号受信部３０は、シリアル回線５１を介して主制御部１のアドレス同期信号発生部９に接続されており、アドレス同期信号発生部９から供給される同期信号を受信する。
【００７０】
ここで、モータ制御回路６５の動作について説明する。モータ制御回路６５は、モータの初期速度Ｖｍｉｎ、最終速度Ｖｍａｘ、加速度α、減速度β、減速開始時間Ｔ等のパラメータを与え、更には動作開始、動作停止等のコマンドを与えることにより制御される。コンフィグレーション実行時にはＣＰＵ２ａが、シーケンス制御実行時にはシーケンサ２ｂが、モータ制御回路６５に送信すべきパラメータやコマンドをコマンドメモリ７に書き込む。
【００７１】
パラレル−シリアル変換器８は、コマンドメモリ７の内容をシリアル化して、シリアル回線５４を介してシリアル−パラレル変換器３４に伝送する。このシリアル−パラレル変換器３４でパラレル化されたパラメータやコマンドは、コマンドメモリ３５に書き込まれ、その内容はコマンド解析部３６がセンサ回路制御コマンド（センサレベルリード、スライスレベル設定コマンド）と同様に解析して、パラメータ及びコマンドがモータ制御回路６５に送られるものである場合には、これらをモータ制御回路６５に送信する。
【００７２】
モータ制御回路６５は、こうして送られてきたパラメータ及びコマンドに従った動作を行う。また、パラメータ及びコマンドが動作結果の返信を必要とするものである場合には、動作結果をセレクタ３２に送信する。
【００７３】
コマンド解析部３６は、同時にセレクタ３２を制御して、モータ制御回路６５からの動作結果をパラレル−シリアル変換器３３に送り、結果としてレスポンスメモリ５に動作結果が保存されて、ＣＰＵ２ａ又はシーケンサ２ｂによる読み取りが可能となる。
【００７４】
総括すれば、センサを制御する場合に使用する経路を共用して、主制御部１よりユニット制御部２０側にモータ制御回路６５を制御するためのコマンド等をシリアル通信で送信することができ、また、モータ制御回路６５からのレスポンスを同様の経路を介して、シリアル通信で返信することができる。
【００７５】
次に、出力ポート回路６４の動作について説明する。
【００７６】
ＣＰＵ２ａ又はシーケンサ２ｂは、ポートＯＮ／ＯＦＦメモリ６０のＯＮ、又はＯＦＦしたい出力ポートに対応するアドレスに、ＯＮする場合は「１」、ＯＦＦする場合は「０」を書き込む。パラレル−シリアル変換器６１は、ポートＯＮ／ＯＦＦメモリ６０の内容をシリアル化し、シリアル回線６２を介してシリアル−パラレル変換器６３に伝送する。当該シリアル−パラレル変換器６３でパラレル化された、出力ポートＯＮ／ＯＦＦ情報は、出力ポート回路６４によって読み取られ、当該出力ポート回路６４は、出力ポートＯＮ／ＯＦＦ情報に従って、所定のポートの出力を設定する。そして、上述したモータ制御回路６５の場合と同様に、動作結果が必要な場合は当該動作結果をレスポンスメモリ５に送信する。
【００７７】
ここで、図１６には上記モータ制御回路６５の内部構成を示し説明する。
【００７８】
同図に示されるように、最低レートレジスタ３０４、最高レートレジスタ３０５の出力は、セレクタ３０１，３０６の入力に接続されており、当該セレクタ３０１の出力は比較器３０２の入力に、当該セレクタ３０６の出力は速度データカウンタ３０７の入力に、それぞれ接続されている。上記セレクタ３０１にはカウントモード制御部３１８の出力信号が入力可能となっており、上記セレクタ３０６には再ロードコマンドが入力可能となっている。そして、上記比較器３０２からはイネーブル信号が速度データカウンタ３０７に入力可能となっており、これら両出力はセレクタ３０８の入力に接続されている。
【００７９】
スタートコマンドの入力を受けるStartレジスタ３１２の出力は、ＯＲ回路３１１、速度データカウンタ３０７、加減速クロックカウンタ３１３の入力に接続されており、このＯＲ回路３１１と加減速クロックカウンタ３１３の出力は、速度データカウンタ３０７の入力に接続されている。また、加速間隔レジスタ３２２、減速間隔レジスタ３２３の出力は、セレクタ３２４を介して、上記加減速クロックカウンタ３１３の入力に接続されている。
【００８０】
すなわち、上記加減速クロックカウンタ３１３は、Startレジスタ３１２の出力に基づいて計数を開始し、上記セレクタ３２４により選択された加速間隔、或いは減速間隔に基づいて、加減速基本クロックをカウントしつつ、所定の出力をなす構成となっている。
【００８１】
上記セレクタ３０８の出力は、レートデータ変換ＲＯＭ３０３の入力に接続されており、更にこのレートデータ変換ＲＯＭ３０３の出力は除算器３０９の入力に接続されている。そして、この除算器３０９の出力は、パルス発生カウンタ３１０の入力に接続されている。このパルス発生カウンタ３１０は、後述するモータ動作クロックを出力する。
【００８２】
このクロックは、パルス計数カウンタ３２６，３１９，３２０，３２１にも入力される構成となっている。
【００８３】
このような構成において、外部に出力されるとともに、ステッピングモータＭａやサーボモータＭｎの動作クロックとして用いられるパルスは、パルス発生カウンタ３１０によって生成される。このパルス発生カウンタ３１０には、クロック（例えば５００ｋＨｚ）が供給されており、除算器３０９から供給されるカウント値で当該クロックを分周することで、所望とする周波数のパルスを得ている。
【００８４】
更に、上記パルス発生カウンタ３１０は、出力パルスの立ち上がりに同期してカウント値をロードし直すことで、１パルス毎にカウント値の更新を行っている（以下、これをカウンタロードと称する）。
【００８５】
以下、上記カウント値の生成方法を詳述する。
【００８６】
カウント値は、「所望とするクロック周波数＝基本クロック周波数／カウント値」の関係で導かれる。ゆえに、パルス発生カウンタ３１０には、「基本クロック周波数／所望とするクロック周波数」によって得たカウント値をロードする必要がある。本発明では、レートデータ変換ＲＯＭ３０３によって、図６に示されるように、所望とするクロック周波数データの値をアドレスとして、カウント値を得られるようになっている。即ち、例えば、アドレス０の場合には無効、アドレス１の場合にはデータ５００００（カウント値５０００００／１０）の如く対応するカウント値を得ることができるようになっている。
【００８７】
上記カウント値のビット数が少ないと、除算による桁落ちによって出力のクロック周波数が正確に得られない。そこで、周波数データが１バイトであるのに対して、カウント値に係るデータは２バイトとしている。尚、ここでは、周波数データは実際の周波数の１／１０を設定することとしている。
【００８８】
次に、実施の形態において、上記レートデータ変換ＲＯＭ３０３に供給する所望とする周波数データの生成方法について詳述する。
【００８９】
この実施の形態に係るモータ制御回路では、２種類の周波数データ作成用の回路を有している。即ち、その１つは「直線加減速データ作成用回路」であり、他方は「自由曲線加減速データ作成用回路」である。
【００９０】
ここで、図１７（ａ）は直線加減速の制御例を示しており、図１７（ｂ）は自由曲線加減速の制御例を示している。尚、これらの図において、縦軸はパルスレート、横軸は時間をそれぞれ示している。
【００９１】
図１７（ａ）において、Ｆminの値は、最低レートレジスタ３０４にストアされている。これを開始点とし、加速間隔レジスタ３２２に保持されている間隔で加速が開始され、Ｆmaxに到達すると加速を停止する。このＦmaxの値は、最高レートレジスタ３０５に保持されている。そして、パルス数Ｎ１にカウント値が到達すると、減速を開始する。この減速間隔は減速間隔レジスタ３２３に保持されている。そして、Ｆminに到達すると、減速を停止して等速走行し、パルス数Ｎ２にカウント値が到達すると、動作を終了する。それに先立ち、通常はセンサがＯＮされるので上記カウント値Ｎ２に到達する前に動作は終了される。
【００９２】
図１７（ｂ）においては、図１７（ａ）に比して、ＦminからＦmaxの値に到達するまで、自由曲線加減速を行っている。その他の動作は、上記直線加減速となっている。
【００９３】
以下に、本実施形態のポイントをまとめる。
【００９４】
（１）透過型センサシステムでの透過券検知における埃検知手法として、適切なタイミング（Ｔｏｆｆ、Ｔｓｅｔ）で２回サンプリングを行い、サンプリング結果として得られた明/暗の組み合わせで、埃の堆積を検知することが可能となる。
【００９５】
（２）ＬＥＤのパルス点灯制御システムにおける制御手法として、１つの電圧発生器を用いて、センサ毎のコンフィギュレーションを実施し、複数のＬＥＤを異なった電圧設定値で、高速にパルス点灯制御することが可能となる。
【００９６】
（３）透過型センサシステムの制御手法として、プロセッサとシーケンサを備えたオートコンフィギュレーション回路を上位に実装することで、プロセッサによる高精度で汎用性のあるセンサコンフィギュレーションと、シーケンサによるセンサ固有の設定値でパルス点灯制御を高速に行うことができる透過型センサの高速化を実現できる。
【００９７】
（４）透過型センサシステムの同時制御手法として、埃堆積の局所性に着目し、同じユニットのセンサをグルーピングして同時に駆動することで、サンプリング周期の高速化を実現できる。
【００９８】
（５）透過型センサシステムの同時制御のグルーピング方法として、オートコンフィギュレーション結果のＬＥＤ電圧値が同じものをプロセッサがグルーピングし、シーケンサに通知することで、同時制御のグルーピングを実現する。
【００９９】
（６）透過型センサシステムの同時制御のグルーピング方法として、グルーピングされたセンサに対して、システムの電源容量を元に再グルーピングし、シーケンサに通知することで、システムの電源要件を満足したグルーピングで同時制御を行える。
【０１００】
（７）分散制御システムにおける、下位制御装置のセンサ回路のコンフィギュレーション方法として、プロセッサとシーケンサを備えたオートコンフィギュレーション回路をユニット側に実装することで、プロセッサにより複数のセンサのコンフィギュレーションを高速に行うことが可能となり、シーケンサにより高速なパルス点灯制御（サンプリング周期の高速化）を図ることが可能となる。
【０１０１】
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１０２】
【図１】パルス点灯回路の一例を示す図である。
【図２】オートコンフィグレーション回路の一例を示す図である。
【図３】立ち上がり時間補正を説明するための図である。
【図４】センサ制御タイミングのパラメータを説明するための図である。
【図５】透過券検知の原理を説明するための図である。
【図６】複数のセンサを異なるタイミング且つ異なる電圧値で点灯させる例を示す図である。
【図７】コンフィギュレーション動作時の制御の一例を示すフローチャートである。
【図８】紙葉類処理装置の概略構成を示す図である。
【図９】センサのグルーピング動作の一例を示す図である。
【図１０】センサのグルーピング動作の一例を示す図である。
【図１１】センサのグルーピング動作の一例を示す図である。
【図１２】複数のシーケンサを備えた制御システムの概略構成を示す図である。
【図１３】モータ制御の一例を示す図である。
【図１４】ソレノイド制御の一例を示す図である。
【図１５】紙葉類処理装置の概略構成の一例を示す図である。
【図１６】図１５に示すモータ制御回路の内部構成の一例を示す図である。
【図１７】図１６に示すモータ制御回路によるモータ制御の一例を示す図である。
【符号の説明】
【０１０３】
１０１…上位制御回路、１０２…シーケンサ、１０３…プロセッサ、１０４…調停回路、１０５…下位制御回路、１０６…データ格納ＲＡＭ、１０６ａ…ＬＥＤ電圧格納ＲＡＭ、１０７…電圧発生器、１０８…ゲート制御回路、１０９…入力判定回路、１１０…ＬＥＤ、１１１…ゲート、１１２…フォトトランジスタ（ＰＴ）
【図１】
2007257060.tif 000003
【図２】
2007257060.tif 000004
【図３】
2007257060.tif 000005
【図４】
2007257060.tif 000006
【図５】
2007257060.tif 000007
【図６】
2007257060.tif 000008
【図７】
2007257060.tif 000009
【図８】
2007257060.tif 000010
【図９】
2007257060.tif 000011
【図１０】
2007257060.tif 000012
【図１１】
2007257060.tif 000013
【図１２】
2007257060.tif 000014
【図１３】
2007257060.tif 000015
【図１４】
2007257060.tif 000016
【図１５】
2007257060.tif 000017
【図１６】
2007257060.tif 000018
【図１７】
2007257060.tif 000019