(57)【要約】【課題】ヒューズ切断型ＰＲＯＭのヒューズを一度に切断すると大容量電源が必要となりコストが上昇する。【解決手段】切断要否判定回路２は、ヒューズ回路１が出力するヒューズの切断状態を表すヒューズ状態信号１ａとプログラミング信号７ａとを比較し、一致・不一致に応じて一致信号２ａ及び不一致信号２ｂを出力する。ヒューズ切断信号発生回路３は、不一致信号２ｂと、プログラム動作を指示する許可信号５ａとが入力されると、ヒューズ切断信号３ａをヒューズ回路１に発信してヒューズを切断する。終了信号発生回路４は、許可信号５ａと一致信号２ａを受信すると終了信号４ａを次段の許可信号として出力する。ヒューズ切断と同時に一致信号が出力され、直ちに次段のプログラムを開始することができる。順次１本ずつ切断することで電流を減らすことができる。【選択図】図１
2007019391.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズ切断型ＰＲＯＭ（プログラマブルリードオンリメモリ）を、入力されたプログラミング信号に従いヒューズを切断してプログラムするヒューズプログラム回路を備えた半導体装置において、
該ヒューズプログラム回路は、
該ヒューズの導通又は切断状態を示すヒューズ状態信号を出力するとともに、ヒューズ切断信号を受信したとき該ヒューズを切断するヒューズ回路と、
該ヒューズ状態信号及び該プログラミング信号が入力され、該ヒューズ状態信号が示す該ヒューズの導通又は切断状態が該プログラミング信号により指定される状態と一致する場合には一致信号を出力し、不一致の場合には不一致信号を出力する切断要否判定回路と、
該不一致信号及び該ヒューズプログラム回路のプログラム動作を指示する許可信号を受信したとき該ヒューズ切断信号を出力するヒューズ切断信号発生回路と、
該一致信号及び該許可信号を受信したとき該ヒューズプログラム回路のプログラム動作の完了を表す終了信号を出力する終了信号発生回路とを有することを特徴とする半導体装置。
【請求項２】
該ヒューズプログラム回路は、複数の該ヒューズ回路と、各該ヒューズ回路ごとに設けられた該切断要否判定回路と、各該ヒューズ回路ごとに設けられたヒューズ切断信号発生回路とを有し、
該終了信号発生回路は、該一致信号を受信し、かつ、該ヒューズプログラム回路内の全ての該切断要否判定回路から一致信号を受信したとき、該終了信号を出力することを特徴とする請求項１記載の半導体装置。
【請求項３】
前段の該終了信号を該許可信号として入力し、該終了信号を後段の該許可信号として出力するように、複数の該ヒューズプログラム回路を直列に接続したことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヒューズ切断型ＰＲＯＭ（プログラマブルリードオンリメモリ）をプログラミング信号に従いヒューズを切断してプログラムするヒューズプログラム回路を備えた半導体装置に関し、とくにヒューズ切断型ＰＲＯＭをプログラムする際に、ヒューズを一本又は１ブロックごとに逐次切断して書き込みプログラムするヒューズプログラム回路に関する。
【背景技術】
【０００２】
ヒューズを記憶素子とするヒューズ切断型ＰＲＯＭは、半導体装置の製造後にチップ固有の情報、例えば半導体メモリの冗長回路のアドレス情報あるいはチップ識別情報を書込み、これを保持するために用いられている。とくに、電気的にヒューズを切断してプログラムすることができるＰＲＯＭは、同様の目的で使用されるレーザ光でヒューズを切断してプログラムするＰＲＯＭや不揮発性メモリを用いるＰＲＯＭに比べて、溶断されたヒューズ材料の飛散が少なく、また不揮発性メモリよりも確実にプログラムできることから広く利用されている。
【０００３】
かかるヒューズの書込には、プログラミング信号として入力された書込パターンに従ってヒューズを電気的に切断する方法が用いられる。図５は従来のヒューズプログラム回路のブロック図であり、ヒューズを記憶素子とするヒューズ切断型ＲＯＭをプログラミング信号に従って切断しプログラムする回路構成を表している。
【０００４】
図５を参照して、ヒューズプログラム回路は、一列又は複数列に配置された多数のヒューズ回路３１と、各ヒューズ回路３１へ信号を入力するフリップフロップ３２及び各ヒューズ回路３１からの出力をラッチするフリップフロップ３３とを有する。ヒューズ回路には記憶素子を構成する１本のヒューズを有する。フリップフロップ３２、３３は直列に接続されスキャンパス３６を構成している。
【０００５】
スキャンパス３６の入力端３４から入力されたプログラミング信号７ａは、順次、直列に配置されたフリップフロップ３２にラッチされ、ヒューズ回路３１の入力へ供給される。各ヒューズ回路３１には、ヒューズのプログラムを指示する許可信号３７が全てのヒューズ回路３１に対して同時に入力される。ヒューズ回路３１は、プログラミング信号７ａが切断を指示する場合、プログラム信号３７を受信している間ヒューズに電流を印加してヒューズを溶断する。プログラミング信号７ａが否切断を指示する場合、ヒューズに電流は印加されずヒューズは導通した初期状態を維持する。この結果、プログラミング信号７ａに従ってヒューズ回路３１のヒューズがプログラムされる。
【０００６】
プログラムされたヒューズ回路３１からの読出は、例えばこの半導体装置の電源投入時にパワーオンリセット動作の一部として実行される。ヒューズ回路３１から出力されたヒューズの切断・導通を表示する読出信号１ｂは、電源投入時にフリップフロップ３３にラッチされ、スキャンパス３６を通してその出力端３５から半導体装置内部の図外のレジスタに出力される。
【０００７】
このように、上述したヒューズプログラム回路では、許可信号３７に同期して多数のヒューズ回路３１が同時にプログラミング動作を行なう。このため、ヒューズを溶断する際に大電流が流れるので、十分大きなヒューズ切断用電源が必要となりコスト増加の要因となる。仮に電源が小さいとプログラミング時の電圧降下が大きくなり、ヒューズの切断が不確実になる。近年、ヒューズの数は数千に達することも多く、これを同時にプログラミングするには極めて大きな電源が必要であり、また電圧降下によるプログラム不良も発生しやすい。
【０００８】
かかる多数のヒューズを同時にプログラムすることから生ずる不都合を回避するため、ヒューズを一本づつ逐次切断する方法が考案されている（例えば、特許文献１参照。）。
【０００９】
図６は従来の他のヒューズプログラム回路の回路図であり、ヒューズを一本づつ逐次切断する半導体メモリ装置の冗長回路に用いられるヒューズプログラム回路を表している。      
【００１０】
このヒューズプログラム回路は、８本のデータ選択線４４とデータ選択線４４に直交する９本のヒューズ選択線Ｗ０〜／Ｗ８との各交点に、ヒューズ４２とトランジスタ４１とが直列接続されたヒューズ回路４５が設けられている。トランジスタ４１のゲートはヒューズ選択線Ｗ０〜／Ｗ８に接続され、ヒューズ４２の一端はデータ選択線４４に接続される。また、トランジスタ４１のソースはＶｓｓ電位に接続されている。
【００１１】
このヒューズプログラム回路は、アドレスＡ０〜Ａ２０のうちのアドレスＡ０〜Ａ３に基づきデータ選択信号ＲＲｂ０〜ＲＲｂ７の内の一つを選択してロウレベルとし、一本のデータ選択線をＶｃｃ電位に引き上げる。また、アドレスＡ４〜Ａ６に基づいてヒューズ選択信号／ＲＲＷ０〜／ＲＲＷ８の内から一つを選択してロウレベルとする。このロウレベルにされたヒューズ選択信号とアドレスＡ１２〜Ａ２０の相補対とは、ＮＯＲ回路４３に入力され、ＮＯＲ回路４３の出力でヒューズ選択線が駆動される。その結果、駆動されたヒューズ選択線と選択されたデータ信号線の交点に配設されたヒューズ回路４５に電流が流れ、ヒューズ４２が溶断される。
【００１２】
このように、アドレスＡ１２〜Ａ２０、アドレスＡ０〜Ａ２０及びアドレスＡ４〜Ａ６を選択することで、任意のヒューズ回路４５のヒューズ４２を溶断することができる。このため、只一本のヒューズ４２を選択して溶断し、そのヒューズ４２が完全に溶断した後次ぎのヒューズ４２を溶断するというように、一本づつ逐次ヒューズ４２を切断しＲＯＭ全体をプログラムすることができる。この半導体装置では、一時に切断されるヒューズ４２は只一本であるから、切断に必要な電流が少なく小さな電源で足りる。
【特許文献１】特開平７−２８７９９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、従来のヒューズ切断型ＰＲＯＭを用いた半導体装置では、ＰＲＯＭをプログラムする際にヒューズを同時に切断するため大容量の切断用電源が必要でありコスト増加を招くという問題があった。
【００１４】
かかる問題を解消するため考案された、アドレスで一つのヒューズ回路を指定してヒューズを切断し、逐次ＲＯＭ全体をプログラムするという従来の半導体装置では、プログラムで切断するヒューズの数だけアドレスを指定し直さなければならず、アドレス指定に時間がかかるためプログラム時間が長いという問題がある。また、一つのヒューズを確実に切断する時間を確保するために切断時間に十分な余裕を持たせる必要がある。このため、実際の切断時間よりもかなり長い切断時間を見込むこととなり、各ヒューズの切断時間を短縮することが難しい。
【００１５】
さらに、ヒューズを切断してＲＯＭをプログラムするために特殊なアドレスデコーダ回路を要するため、回路が複雑になるという問題がある。
【００１６】
本発明は、ヒューズを記憶素子として用い、ヒューズを１本又は１ブロック単位毎に電流を流して溶断し逐次切断することでプログラムされるヒューズ切断型ＰＲＯＭを備えた半導体装置に関し、簡単な回路でかつ迅速にＰＲＯＭをプログラムすることができるヒューズプログラム回路を提供することを目的としている。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、本発明の第１構成は、ヒューズ回路、切断要否判定回路、ヒューズ切断信号発生回路及び終了信号発生回路を含むヒューズプログラム回路を備える。
【００１８】
ヒューズ回路は、その中にヒューズを備えており、ヒューズ切断信号を受信するとそのヒューズに電流を流して溶断する。さらに、ヒューズ回路は、ヒューズが切断されているか導通しているかのいずれかの状態を示すヒューズ状態信号を出力する。
【００１９】
切断要否判定回路は、プログラミング信号とヒューズ状態信号とを比較して、両信号が表示するヒューズ状態（切断又は導通の何れかの状態）が一致したとき一致信号を出力し、不一致のとき不一致信号を出力する。即ち、一致信号及び不一致信号は、ヒューズがプログラミング信号に従ってプログラムされたか否かを示している。なお、プログラミング信号は、ヒューズの切断又は導通（否切断で初期状態のまま）を指示するが、いずれの指示に対しても、一致信号及び不一致信号はプログラミング信号に従ってプログラムされたか否かを示す。
【００２０】
ヒューズ切断信号発生回路は、ヒューズプログラム回路のプログラム動作を指示する許可信号を受信し、かつ、不一致信号を受信したとき、ヒューズ切断信号を出力する。このヒューズ切断信号が出力されると、ヒューズ回路はその回路内のヒューズの切断動作を開始する。
【００２１】
終了信号発生回路は、許可信号を受信し、かつ、一致信号を受信したとき、ヒューズプログラム回路のヒューズ切断動作の完了を表す終了信号を出力する。なお、本明細書において「プログラム動作」とは、プログラミング信号が切断を指示するときはヒューズを切断する動作、及び、プログラミング信号が導通を指示するときはヒューズを導通のまま残す動作をいう。この終了信号は、対象としているヒューズプログラム回路内のヒューズがプログラムされており（一致信号の受信）、なおかつ、そのヒューズプログラム回路に対してプログラム動作が指示され続けられている（許可信号の受信）場合に出力される。
【００２２】
上記構成のヒューズプログラム回路に許可信号を入力すると、プログラミング信号が切断を指示している場合、最初は切断要否判定回路によりヒューズがプログラムされていないと判定され不一致信号が出力される。このため、この不一致信号と許可信号が入力されたヒューズ切断信号発生回路は、ヒューズ切断信号をヒューズ回路に出力してヒューズを切断する。この切断状態はヒューズ状態信号を介して切断要否判定回路で監視され、切断されると不一致信号は停止する（または一致信号に変更される）のでヒューズ切断信号が停止し、ヒューズ回路のヒューズ切断が自動的に停止する。一方、プログラミング信号が導通を指示している場合、最初から一致信号が出力されるので、ヒューズ切断は行なわれない。
【００２３】
このように、許可信号を継続して入力すると、プログラミング信号に従ってヒューズがプログラムされ、プログラム終了と同時に自動的にプログラム動作が停止する。即ち、プログラム動作は、個々のヒューズについて実際にかかった時間を経過後直ちに停止する。このため、ヒューズ切断に要する時間を予め設定する場合に比べて、ヒューズプログラム動作時間を必要最小限（即ち、ヒューズの切断に実際にかかった時間）まで短縮することができる。
【００２４】
さらに、ヒューズプログラム回路は、許可信号と一致信号とが入力されたとき終了信号を出力する終了信号発生回路４を備える。上述したように、終了信号を出力したヒューズプログラム回路は、ヒューズのプログラムが完了しており、かつ、許可信号が継続して入力されていることを示している。即ち、プログラム動作を完了したヒューズプログラム回路は、許可信号を通過させ、これを終了信号として出力する。半導体装置は、この終了信号をそのヒューズプログラム回路のプログラム動作の終了を表す信号として認識し、次ぎの動作に移行するためのトリガーとして利用することができる。
【００２５】
例えば、複数のヒューズプログラム回路を前段の終了信号が次段の許可信号として入力されるように多段に直列接続することができる。この構成では、前段のプログラム動作が終了すると同時に次段のプログラム動作が開始する。
【００２６】
このように、終了信号によりヒューズプログラム回路のプログラムが完了したことが半導体装置へ通知されるので、その後直ちに次ぎの動作に移行することができる。このため、予めプログラム動作時間を余裕を持たせて設定する場合と比較して、無用な余裕時間が排除され高速動作が可能となる。
【００２７】
上記第１構成において、ヒューズ回路、切断要否判定回路及びヒューズ切断信号発生回路からなる組を、一つのヒューズプログラム回路に複数組設けることもできる。この構成では、同時に複数のヒューズがプログラムされるので、プログラム時間をより短縮することができる。この場合、終了信号は、この複数組の全ての切断要否判定回路が一致信号を出力したとき出力するようにする。これにより、終了信号が出力されたとき、このヒューズプログラム回路内の全てのヒューズが確実にプログラムされたことが保証される。
【発明の効果】
【００２８】
本発明によれば、各ヒューズが逐次的にプログラムされるので、一度に多数のヒューズを切る必要がなく電源容量を小さくすることができ、コストの上昇を抑えることができる。
【発明を実施するための最良の形態】
【００２９】
図１は本発明の第１実施形態によるヒューズプログラム回路のブロック図を、図２は本発明の第１実施形態の回路図を表している。図３は本発明の第１実施形態によるヒューズ回路の回路図であり、図１及び図２中のヒューズ回路を表している。
【００３０】
本発明の第１実施形態は、図１に示すヒューズプログラム回路１０を、図２に示すように複数個直列に接続してヒューズ切断型ＰＲＯＭを構成した半導体装置に関する。
【００３１】
本実施形態では、図２を参照して、複数のヒューズプログラム回路１０が、前段の終了信号出力端６と次段の許可信号入力端５とに接続されて、多段に直列に接続されている。そして、各ヒューズプログラム回路１０に対応して、プログラミング信号入力端７へ出力するフリップフロップ３２と、読出端８から入力を受けるフリップフロップ３３とが設けられている。
【００３２】
これらのフリップフロップ３２、３３は直列に接続されており、スキャンパス３６を構成する。スキャンパス３６の入力端３４からプログラミング信号７ａがシリアルデータとして入力されて各フリップフロップ３２へ順次ラッチされ、各ヒューズプログラム回路１０のプログラミング信号入力端７へ供給される。一方、各ヒューズプログラム回路１０の読出端８から各フリップフロップ３３へラッチされた信号（読出信号１ｂ）は、スキャンパス３６を介してスキャンパス３６の出力端３５からシリアルデータとして出力される。
【００３３】
以下本実施形態のヒューズプログラム回路１０について説明する。
【００３４】
図１を参照して、ヒューズプログラム回路１０は、ヒューズ回路１、ヒューズ切断信号発生回路３、切断要否判定回路２及び終了信号発生回路４を有する。
【００３５】
ヒューズ回路１は、ヒューズ切断信号３ａが入力されるとその内部のヒューズ２１に電流を流して溶断する。そして、ヒューズ２１が切断されたか否かを表すヒューズ状態信号１ａとヒューズ２１切断の有無を読み出した読出信号１ｂとを出力する。
【００３６】
図３を参照して、ヒューズ回路１は、並列接続されたトランジスタＴｒ１〜Ｔｒ３と、トランジスタＴｒ１〜Ｔｒ３のソースに一端が接続された一個のヒューズ２１とを備える。トランジスタＴｒ１〜Ｔｒ３のドレインはヒューズ切断用の電源ラインＶｃｃに接続され、ヒューズ２１の他端は接地電位Ｖｓｓに接続されている。このヒューズ回路１の入力端２３にヒューズ切断信号３ａ（高電位の論理値１）が入力されると、トランジスタＴｒ１〜Ｔｒ３が導通しヒューズ２１に電流が流れ、ヒューズ２１が溶断される。
【００３７】
トランジスタＴｒ１〜Ｔｒ３とヒューズ２１とが接続するノードＮ１は、論理回路用の電源ラインＶｃｃ（ヒューズ切断用の電源ラインＶｃｃと異なるものでもよい。）へトランジスタＴｒ４を介して接続されており、パワーオンリセット信号ＰＯＲがトランジスタＴｒ４のゲートに印加されたとき、ノードＮ１をプルアップする方向へ電圧が印加される。このとき、ノードＮ１の電圧は、ヒューズ２１が導通していると接地電位Ｖｓｓ近くの低電圧に、ヒューズ２１が切断されていると電源電圧Ｖｃｃ近くの高電圧になる。従って、ヒューズ２１の切断状態がノードＮ１の電圧として読み出される。読み出されたノードＮ１の電圧は、ノードＮ１に接続されたラッチ回路２２にラッチされ、インバータ２５を介してヒューズ回路１の出力端２４へ読出信号１ｂとして出力される。
【００３８】
ヒューズのプログラム動作が行なわれている間、通常、パワーオンリセット信号ＰＯＲは入力されない。他方、ヒューズ切断信号３ａがトランジスタＴｒ１〜Ｔｒ３のゲートに印加されると、ノードＮ１はトランジスタＴｒ１〜Ｔｒ３を介して切断用の電源ラインＶｃｃへプルアップされる。従って、ノードＮ１には、ヒューズ２１が導通している間は接地電位Ｖｓｓに近い低電位に留まり、ヒューズ２１が切断されるとヒューズ切断電源電圧Ｖｃｃに近い高電圧に引き上げられる。このノードＮ１の電圧はラッチ回路２２及びインバータ２５を介して出力端２４にヒューズ状態信号１ａとして出力される。なお、ヒューズ状態信号１ａは、導通時は論理値０（低電位）、切断時は論理値１（高電位）となる。また、ヒューズ切断信号３ａが不活性（論理値０）のときは、ヒューズ２１の切断はなされず、ノードＮ１はヒューズ２１より接地電位Ｖｓｓに引き下げられるので、ヒューズ状態信号１ａは導通状態を表す論理値０を維持する。
【００３９】
このように、ヒューズ状態信号１ａは、プログラム動作の間は常にヒューズの切断・導通の状態を表示しており、常にその瞬間におけるヒューズの切断・導通の状態に追従して変化する。従って、ヒューズ２１が切断された瞬間、直ちにヒューズ状態信号１ａは導通を表示する論理値０から切断を表示する論理値１へ変化する。
【００４０】
図１及び図２を参照して、ヒューズ回路１の出力端２４に出力されたヒューズ状態信号１ａは、切断要否判定回路２へ入力される。切断要否判定回路２は、ＥＸＯＲ（排他的論理和）回路１６とその出力を反転するインバータ１５により構成される。ＥＸＯＲ回路１６は、ヒューズ状態信号１ａとプログラミング信号入力端７から入力されたプログラミング信号７ａとの排他的論理和演算を行い、その結果を不一致信号２ｂ（論理値１で活性、０で不活性。）として出力する。さらに、インバータ１５は、不一致信号２ｂを反転して一致信号２ａ（論理値０で活性、１で不活性。）として出力する。この不一致信号２ｂ及び一致信号２ａは、ヒューズ回路１のヒューズ２１の切断・導通の現在の状態が、プログラミング信号７ａと一致しないか又は一致しているかを表している。
【００４１】
切断要否判定回路２から出力された不一致信号２ｂは、ヒューズ切断信号発生回路３へ入力される。ヒューズ切断信号発生回路３は、ＡＮＤ（論理積）回路３からなり、許可信号入力端５に入力される許可信号５ａと、切断要否判定回路２から出力される不一致信号２ｂとの論理積を演算して、結果をヒューズ切断信号３ａとしてヒューズ回路１へ出力する。従って、許可信号５ａが活性で論理値１かつ不一致信号２ｂが活性で論理値１のときのみ、即ち許可信号がプログラム動作を指示しかつヒューズ状態とプログラミング信号とが一致していないときのみ、ヒューズ２１の切断が実行される。言い換えれば、許可信号５ａが不活性の場合、又はヒューズ２１のプログラム状態がプログラム信号と一致している場合は、いずれの場合もヒューズを切断する動作は停止している。かかるヒューズ切断動作の停止は、前者の場合は、その前段のヒューズプログラム回路のプログラムが終了していない場合に、後者の場合は、ヒューズ２１が切断されてプログラムが終了した場合、又はプログラム信号が否切断を指示しておりヒューズ２１を切断する必要がない場合に生ずる。
【００４２】
終了信号発生回路４は、ＡＮＤ（論理積）回路３からなり、インバータ１５から出力される一致信号２ａと許可信号入力端５から入力される許可信号５ａとの論理積を演算し、その結果を終了信号４ａとして終了信号出力端６へ出力する。この終了信号４ａは、ヒューズプログラム回路１０のプログラムが完了したことを通知するもので、次段のヒューズプログラム回路のプログラム動作を開始するトリガーとして作用する。従って、前段のヒューズプログラム回路１０のプログラム終了に続いて、直ちに次段のヒューズプログラム回路１０のプログラム動作が開始される。こうして、全てのヒューズ２１が１段づつ順次プログラムされる。このとき、２段にわたりヒューズのプログラム動作がなされることはないから、ヒューズのプログラムに必要なヒューズ切断用電源Ｖｃｃの電流容量は、１つのヒューズプログラム回路で必要な容量で足りる。このため、電流容量が小さなヒューズ切断用電源Ｖｃｃを用いて、確実にプログラムすることができる。
【００４３】
なお、任意のヒューズプログラム回路１０の許可信号入力端５に入力された許可信号５ａが不活性（論理値０）の場合、そのヒューズプログラム回路１０の終了信号４ａは必ず不活性（論理０）になるから、この終了信号４ａが入力される次段のヒューズプログラム回路はヒューズ切断を行なうことはない。さらに、次段のヒューズプログラム回路の終了信号４ａも不活性となる。同様に、次段に続く次次段以降の全てのヒューズプログラム回路の許可信号５ａが不活性となり、終了信号４ａを不活性とするから、次次段以降の全てのヒューズプログラム回路のヒューズの切断も行なわれない。従って、ヒューズを前段から順次、１本ずつプログラムすることが保証される。
【００４４】
図４は本発明の第２実施形態回路図であり、ヒューズプログラム回路を表している。本発明の第２実施形態は一つのヒューズプログラム回路に複数のヒューズを備えた半導体装置に関する。
【００４５】
図４を参照して、第２実施形態のヒューズプログラム回路１０には、複数の例えば２個のヒューズ回路１−１、１−２が含まれる。各ヒューズ回路１−１、１−２のそれぞれに対応して、第１実施形態と同様のＡＮＤ回路からなるヒューズ切断信号発生回路３−１、３−２、及びＥＸＯＲ回路１６−１、１６−２とインバータ１５−１、１５−２とから構成される切断要否判定回路２−１、２−２が設けられる。
【００４６】
また、各ヒューズ回路１−１、１−２からの読出信号１ｂ−１、１ｂ−２をそれぞれラッチする複数のフリップフロップ３３−１、３３−２と、各切断要否判定回路２−１、２−２へそれぞれプログラム信号７ａ−１、７ａ−２を供給する複数のフリップフロップ３２−１、３２−２が設けられている。これらのフリップフロップ３３−１、３３−２、３２−１、３２−２は、第１実施形態と同様にスキャンパス３６を構成し、シリアルデータとしてプログラム信号７ａ−１、７ａ−２が入力され、読出信号１ｂ−１、１ｂ−２が出力される。
【００４７】
本第２実施形態のヒューズプログラム回路１０は、さらに第１実施形態と同様の動作をする終了信号発生回路４を備える。この終了信号発生回路４は、３入力以上のＡＮＤ回路からなり、各切断要否判定回路２−１、２−２から出力される一致信号２ａ−１、２ａ−２とヒューズプログラム回路１０に入力された許可信号５ａとの論理積を演算し、結果を終了信号４ａとして終了信号出力端６へ出力する。従って、ヒューズプログラム回路１０内に含まれる全てのヒューズのプログラムが完了したとき、終了信号４ａが出力されるから、ＰＲＯＭのプログラム不良の発生が確実に回避される。
【００４８】
本実施形態では、複数ヒューズを単位として同時にプログラムし、この単位毎に逐次プログラムするからＰＲＯＭ全体のプログラム時間が短縮される。さらに、ヒューズ切断用電源の電流容量内で切断可能な数のヒューズを単位として同時にプログラムすることができるから、電源容量の不足に起因するプログラム不良の発生を確実に防止することができる。
【００４９】
上述した本明細書には、以下の付記記載の発明が開示されている。
（付記１）ヒューズ切断型ＰＲＯＭ（プログラマブルリードオンリメモリ）を、入力されたプログラミング信号に従いヒューズを切断してプログラムするヒューズプログラム回路を備えた半導体装置において、
該ヒューズプログラム回路は、
該ヒューズの導通又は切断状態を示すヒューズ状態信号を出力するとともに、ヒューズ切断信号を受信したとき該ヒューズを切断するヒューズ回路と、
該ヒューズ状態信号及び該プログラミング信号が入力され、該ヒューズ状態信号が示す該ヒューズの導通又は切断状態が該プログラミング信号により指定される状態と一致する場合には一致信号を出力し、不一致の場合には不一致信号を出力する切断要否判定回路と、
該不一致信号及び該ヒューズプログラム回路のプログラム動作を指示する許可信号を受信したとき該ヒューズ切断信号を出力するヒューズ切断信号発生回路と、
該一致信号及び該許可信号を受信したとき該ヒューズプログラム回路のプログラム動作の完了を表す終了信号を出力する終了信号発生回路とを有することを特徴とする半導体装置。
（付記２）該ヒューズプログラム回路は、複数の該ヒューズ回路と、各該ヒューズ回路ごとに設けられた該切断要否判定回路と、各該ヒューズ回路ごとに設けられたヒューズ切断信号発生回路とを有し、
該終了信号発生回路は、該一致信号を受信し、かつ、該ヒューズプログラム回路内の全ての該切断要否判定回路から一致信号を受信したとき、該終了信号を出力することを特徴とする付記１記載の半導体装置。
（付記３）前段の該終了信号を該許可信号として入力し、該終了信号を後段の該許可信号として出力するように、複数の該ヒューズプログラム回路を直列に接続したことを特徴とする付記１記載の半導体装置。
（付記４）該切断要否判定回路は、該ヒューズ状態信号及び該プログラミング信号を入力とする排他的論理和（ＥＸＯＲ）回路と、該排他的論理和回路の出力を反転するインバータとからなり、該排他的論理和回路の出力を該不一致とし、該インバータの出力を一致信号として出力し、
該ヒューズ切断信号発生回路は、該許可信号及び該不一致信号が入力される論理積（ＡＮＤ）回路からなり、
該終了信号発生回路は、該許可信号及び該一致信号が入力される論理積（ＡＮＤ）回路からなることを特徴とする付記１、２又は３記載の半導体装置。
【産業上の利用可能性】
【００５０】
本発明は、ヒューズ切断型ＰＲＯＭを備える半導体装置に適用することで、ＰＲＯＭのプログラムを小さなヒューズ切断用電源を用いて確実かつ迅速に実行することができるので、信頼性に優れた半導体装置を安価に製造することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態によるヒューズプログラム回路のブロック図
【図２】本発明の第１実施形態の回路図
【図３】本発明の第１実施形態によるヒューズ回路の回路図
【図４】本発明の第２実施形態回路図
【図５】従来のヒューズプログラム回路のブロック図
【図６】従来の他のヒューズプログラム回路の回路図
【符号の説明】
【００５２】
１  ヒューズ回路
２、２−１、２−２  切断要否判定回路
３、３−１、３−２  ヒューズ切断信号発生回路
４、１４  終了信号発生回路
５  許可信号入力端
６  終了信号出力端
７  プログラム信号入力端
８  読出端
１０  ヒューズプログラム回路
２１  ヒューズ
２２  ラッチ回路
２３  入力端
２４  出力端
３２、３２−１、３２−２、３３、３３−１、３３−２  フリップフロップ
３６  スキャンパス
４１  トランジスタ
４２  ヒューズ
４３  ＮＯＲ回路
４４  データ選択線
４５  ヒューズ回路
１ａ  ヒューズ状態信号
１ｂ  読出信号
２ａ  一致信号
２ｂ  不一致信号
３ａ  ヒューズ切断信号
４ａ  終了信号
５ａ  許可信号
７ａ  プログラミング信号
Ｗ０〜Ｗ８、／Ｗ０〜／Ｗ８  ヒューズ選択線
【図１】
2007019391.tif 000003
【図２】
2007019391.tif 000004
【図３】
2007019391.tif 000005
【図４】
2007019391.tif 000006
【図５】
2007019391.tif 000007
【図６】
2007019391.tif 000008