(57)【要約】      （修正有）【課題】  圧電トランスの小型化、薄型化、周辺回路等の高集積一体化、低コスト化を図る。【解決手段】  圧電薄膜は、駆動部１１の上下面に平面電極１０及び１４を有し、その平面電極を上下面に有する圧電薄膜は、入力側上部配線２１と入力側下部配線６とに電気的に接続するビア９ａ・９ｂに挟まれて支持されている。このビア９ａ・９ｂは、機械共振の節に設けられる。圧電薄膜は、端面電極１５及び１６がその長手方向の両端に設けられ、これらの端面電極１５及び１６とビア９ｃ・９ｄを介して電気的に接続される出力側左部配線２２及び出力側右部配線２３とにより、半導体基板１上の溝部Ｇに物理的に吊り下げられる。吊り下げ構造は、出力配線の一方、または、両方のいずれを用いても良い。また、出力側配線２２及び２３と入力側下部配線６を電気的に絶縁するために、層間絶縁膜７及び１７が設けられる。溝部Ｇは、層間絶縁膜７及び１７に開口される。【選択図】  図１
2007019097.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板に設けられた駆動部と発電部とからなる圧電体であって、前記発電部が前記基板から浮いた状態になっていることを特徴とする圧電薄膜トランス。
【請求項２】
基板と、
該基板に設けられた溝部にブリッジされた駆動部と発電部とからなる圧電体と
を有することを特徴とする圧電薄膜トランス。
【請求項３】
前記駆動部の上方及び下方にそれぞれ形成された入力側電極及び入力側電極と前記駆動部の上面及び下面とをそれぞれ電気的に接続する第１及び第２のビアが前記圧電体の機械共振の節に設けられることを特徴とする請求項１又は２に記載の圧電薄膜トランス。
【請求項４】
前記発電部の測端部にそれぞれ形成された出力側電極とビアを介して電気的に接続された出力側配線が、前記圧電体を上方から物理的に吊り下げる構造を有することを特徴とする請求項１から３までのいずれか１項に記載の圧電薄膜トランス。
【請求項５】
前記圧電体は、前記基板に堆積された堆積膜であることを特徴とする請求項１から４までのいずれか１項に記載の圧電薄膜トランス。
【請求項６】
前記駆動部の下方に形成された前記入力側電極は、前記駆動部の圧電体をある方向に配向させる性質を有する材料からなることを特徴とする請求項２から５までのいずれか１項に記載の圧電薄膜トランス。
【請求項７】
前記基板に、圧電体を駆動する駆動回路又は駆動の制御を行う制御回路の少なくとも一方を含む周辺回路が形成されていることを特徴とする請求項１から６までのいずれか１項に記載の圧電薄膜トランス。
【請求項８】
基板に入力側下部電極構造を形成する工程と、
該入力側電極上に圧電体を形成する工程と、
該圧電体に入力側上部電極配線構造、出力側左部及び右部電極配線構造を形成する工程と、
該圧電体の下方を除去してブリッジ構造を形成する工程と
を含むことを特徴とする圧電薄膜トランスの製造方法。
【請求項９】
前記入力側電極上に圧電体を形成する工程が圧電トランジスタの駆動部と発電部とで異なる配向を有するように配向制御する工程を含むことを特徴とする請求項８に記載の圧電薄膜トランスの製造方法。
【請求項１０】
前記配向制御は、前記駆動部の領域と前記発電部の領域とに、異なる下地材料を設け、圧電薄膜の配向性の下地依存性を利用して行われることを特徴とする請求項９に記載の圧電薄膜トランスの製造方法。
【請求項１１】
該入力側電極上に圧電体を形成する工程がＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法を用いることを特徴とする請求項８から１０までのいずれか１項に記載の圧電薄膜トランスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の高電圧発生用電源装置に用いられる圧電薄膜トランスに関し、特に、小型化、薄型化が可能な圧電薄膜トランスに関する。
【背景技術】
【０００２】
従来、各種の家電機器、ＡＶ機器等の電子機器に用いられる変圧素子として巻線型の電磁トランスが用いられてきた。この電磁トランスは磁性体のコアに導線を巻き付ける構造を有しており、高い変成比を実現するためには巻き付ける導線の数を多くする必要がある。そのため、小型、薄型の電磁トランスを実現するのは非常に困難であった。
【０００３】
このような電磁式巻線トランスに対して、圧電トランスが提案された（特許文献１参照）。この圧電トランスは、従来の電磁トランスと全く異なる動作原理を有するものである。図５は、単板タイプの圧電トランス、いわゆるローゼン型圧電トランスの構成を示す斜視図である。以下に、この図を用いて、圧電トランスの構成を説明する。
【０００４】
圧電体Ａの上面と下面とに平面状電極１４、１０を設けた部分が駆動部１１であり、圧電体Ａは厚み方向に分極されている。また、圧電体Ａの端部に設けられた端面電極２６と駆動部１１とにより挟まれた部分が発電部１２であり、圧電体Ａは長さ方向に分極されている。このような構造の圧電トランスは、長さ方向の縦振動の共振時の節点に例えば三角柱の頂点のうちの１つが圧電トランスの下面と接触する位置に設けられた支持具２７を装着して、トランスの基体（図示せず）に固定する。この状態で、上部平面状電極１４、下部平面状電極１０に接続した外部入力電気端子６及び２１を介して圧電体の長さ方向の縦振動の共振周波数を有する交流電圧を印加すると、外部入力電気端子６と、端面出力電極２６に接続した外部出力電気端子２３との間に電圧が発生する。
【０００５】
しかしながら、図５に示すように、駆動部及び発電部ともに外部入出力電気端子の接続位置が振動の節点とは異なる位置であることから、効率及び信頼性が低下するという問題点があった。また、図５に示した圧電トランスは、単板構造であることから、昇圧比が十分大きくできないという問題もあった。
【０００６】
これらの問題点を解決するために、積層セラミックを用いた積層型圧電トランスが提案されている。特許文献２によれば、積層型圧電トランスは、低インピーダンスの駆動部と高インピーダンスの発電部とから構成されている。低インピーダンスの駆動部は平面状の内部電極と圧電体（厚み方向に分極）が交互に複数積層され、上下の表面に平面状電極が設けられており、内部電極の接続用として、外部電極が側面上に形成されている。また、高インピーダンスの発電部は、短冊状の内部電極と圧電体（長さ方向に分極）が交互に積層され、上下の表面に短冊状電極が設けられ、内部電極の接続用として外部電極が側面上に形成されている。このような構造の圧電トランスは、長さ方向の縦振動の節点で外部入出力電気端子をそれぞれ接続できるため、ローゼン型圧電トランスで説明したような効率及び信頼性の低下は起こらず、昇圧比も大きくとれる。
【０００７】
これらのローゼン型（特許文献１）及び積層型（特許文献２）に記載の圧電トランスは、デバイス構造が単板構造、積層構造と異なるものの、いずれもセラミックを用いている。このようなセラミックは、通常、１０００℃以上の高温度プロセスで焼成され、別途、トランス基体に配設される。
【特許文献１】米国特許第２，８３０，２７４号明細書
【特許文献２】特許第２５０８５７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記２つの圧電トランスには下記のような問題点がある。
従来のローゼン型圧電トランス（特許文献１）及び積層型圧電トランス（特許文献２）で開示される圧電トランスは、トランス基体にトランス本体を後付けする構造を有しており、小型化、薄型化が難しいという問題があった。
【０００９】
また圧電トランスを後付けする構成は、デバイス構造を複雑化するため、圧電トランスの部品数が増加し、プロセスの複雑化を招き、製造コストが高くなるという問題があった。尚、予め圧電トランスをトランスの基体に設けようとすると、セラミック形成プロセスが１０００℃以上の高温度で行われるため、トランス基体の熱ダメージを招く。
【００１０】
また、圧電トランスと周辺回路等とを一体化しようとした場合にも、セラミックに対する配線形成は可能であるものの、ミクロンレベルの微細化には限界があり、機能集積化（機能一体化）が難しかった。
【００１１】
本発明は、上記の課題を解決するためになされたものであり、小型化、薄型化、周辺回路等の機能集積化、低コスト化、更には低温プロセス化の少なくともいずれかを可能にする圧電薄膜トランスを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の圧電薄膜トランスは、半導体基板上に、圧電体材料、電極材料、配線材料、絶縁材料等を堆積し、それぞれを所望の形状に加工し、溝部を形成することにより、トランスの機能構造を構築する。
【００１３】
本発明の圧電薄膜トランスは、半導体基板の溝部に圧電体をブリッジし、該圧電体が機械共振の節で入力側下部電極配線構造のビアを用いて支持され、同時に、該圧電体が端部で出力側電極配線により物理的に吊り下げられる。また、堆積膜を用いた薄膜（一般的に用いられるセラミックとは異なる）で構成され、その下地となる半導体基板には、予め駆動回路、制御回路等が形成されている。
【００１４】
このような圧電薄膜トランスを製造する方法は、半導体基板に入力側下部電極構造を形成する工程と、該入力側電極上に圧電体を形成する工程と、該圧電体に入力側上部電極配線構造、出力側左部及び右部電極配線構造を形成する工程と、該圧電体を中空にする工程とを含む。好ましくは、該入力側電極上に圧電体を形成する工程には、配向制御を含む。更に好ましくは、該入力側電極上に圧電体を形成する工程に対して、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法を用いる。
【発明の効果】
【００１５】
本発明によれば、小型、薄型化可能な圧電薄膜トランスを製造することができる。圧電薄膜トランスは、従来のセラミックを用いた圧電トランスと比較すると、デバイス構造が簡略化され、部品点数が減少するばかりではなく、簡単な工程を用いて製造可能なため、コストを大幅に削減することができる。低温において工程を進めることができる上に、周辺回路等との一体化製造も可能となる。また、堆積される薄膜の配向制御が異なる下地を用いることで容易になる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の第１の実施の形態による圧電薄膜トランスについて説明する。図１は、本実施の形態による圧電薄膜トランスの外観及び構成を示す斜視図である。本実施の形態による圧電薄膜トランスは、圧電体として堆積膜を用いている点で、セラミックスを用いた従来の圧電トランスと比較すると、そのデバイス構成、製造方法が大きく異なる。
【００１７】
圧電薄膜トランスの駆動部１１と発電部１２とは、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法等により配向を制御して形成する。
【００１８】
このように精密に配向を制御することにより、分極方向に対して、ほぼ１００％の配向制御が実現できるため、膜厚を薄くしても圧電特性の劣化が抑制できる。一方、従来のセラミックスの場合には、３０％程度の配向しか実現できないため薄くしにくい。このように、圧電トランスに関して薄膜を用いると、セラミックと比較して約１／３程度の薄膜化が可能となり、圧電トランスの小型、薄型化に向いている。
【００１９】
圧電薄膜の配向制御技術は、例えば、圧電薄膜の下地である下部電極に工夫を加えることにより可能となる。すなわち、圧電薄膜の配向性の下地依存性を用いる。例えば、公知の圧電材料であるチタン酸鉛（ＰｂＴｉＯ３：ＰＴＯ）は、酸化マグネシュームＭｇＯ（１００）上又は白金Ｐｔ（１００）／Ｍｇ（１００）上ではＣ軸配向になり、Ｐｔ（１１１）／Ｍｇ（１００）上ではＡ軸配向になる。従って、圧電薄膜トランスの駆動部と、発電部とに、異なる下地材料を設けることにより、圧電膜を同時に堆積した場合でも、異なる配向性を有する２種類の圧電薄膜を選択的に形成することができる。
【００２０】
このような圧電薄膜は、その駆動部１１の上下面に平面電極１０及び１４を有し、その平面電極１０・１４を上下面に有する圧電薄膜は、入力側上部配線２１と入力側下部配線６とに電気的に接続するビア９ａ・９ｂに挟まれて支持されている。このビア９ａ・９ｂは、機械共振の節に設けられ、結果的に効率低下が最大限に抑制される。さらに、圧電薄膜は、端面電極１５及び１６がその長手方向の両端に設けられ、これらの端面電極１５及び１６とビア９ｃ・９ｄを介して電気的に接続される出力側左部配線２２及び出力側右部配線２３とにより、半導体基板１上に設けられた溝部Ｇに物理的に吊り下げられている。このような吊り下げ構造は、出力配線の一方、または、両方のいずれを用いても良い。また、出力側配線２２及び２３と入力側下部配線６を電気的に絶縁するために、層間絶縁膜７及び１７が設けられている。図では、溝部Ｇは、層間絶縁膜７及び１７に開口を形成することにより形成されている。
【００２１】
圧電薄膜は、チタン酸ジルコン酸鉛系圧電材料（ｋ３１＝３５％、ｋ３３＝６５％、Ｑｍ＝２０００前後）を用い、その寸法は、長さ３２ｍｍ、幅４．５ｍｍ、膜厚０．５ｍｍとした。駆動部１１を膜厚方向に分極し、発電部１２を長手方向に分極すると、０．２Ｗの入力電力で、昇圧比（出力電圧／入力電圧）が約８程度、効率が８５〜９０％程度の圧電トランス特性が得られた。
【００２２】
次に、図２〜図４までを参照しつつ本実施の形態による圧電薄膜トランスの製造方法の一例について説明する。
【００２３】
図２（ａ）は、半導体基板１に駆動回路、制御回路等を形成した後における圧電薄膜トランスの製造工程を説明するための構造断面図である。半導体基板１は、シリコン（Ｓｉ）基板を用い、その半導体基板１上に公知のロコス（ＬＯＣＯＳ）法による素子分離領域２と、ゲート電極３と、拡散層（ソース・ドレイン）４と、層間絶縁膜５とが形成される。層間絶縁膜５の平坦性が要求される場合には、適宜、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を用い、層間絶縁膜５を研磨して平坦化することができる。
【００２４】
さらに、このような集積回路の上層に形成する圧電トランス部に対する電気的接続のためのコンタクト及び配線を予め形成しておくことが好ましい。このようなシリコン基板に上に、駆動回路、制御回路を形成せずに、シリコン基板を単なるトランス支持基体として用い、他の基板に駆動回路、制御回路を形成することもできる。
【００２５】
図２（ｂ）は、図２（ａ）に続く工程を示す図であり、入力側下部電極配線構造を形成した後の圧電薄膜トランスの断面図である。図２（ｂ）に示すように、層間絶縁膜５上に、入力側下部配線材料を堆積し、フォトリソグラフィー及びエッチングで所望のパターンに加工し、第１の入力側下部配線６を形成する。次いで、層間絶縁膜７を堆積し、引き続き、配向制御層８を堆積する。図２（ｃ）に示すように、第１の入力側下部配線６上に第２の入力側下部電極用のパターンを形成した後に、入力側下部ビアパターンを加工し、デュアルダマシン（配線とビアを同時に導通形成する工程）により第２の入力側下部電極１０及び入力側下部ビア９を形成する。
【００２６】
図３（ａ）は、圧電薄膜上に電極配線材料を堆積した後に於ける圧電薄膜トランスの断面図である。圧電薄膜は、要求される膜質、膜厚により種々の方法で堆積することができる。堆積する圧電薄膜に対して高品質化の要求がある場合には、ＭＯＣＶＤ法、ＭＢＥ法を用い、緻密且つ配向性良く、圧電薄膜を数１００℃程度で堆積するのが好ましい。この場合、堆積レートが遅いため、数十μｍ程度の堆積を行う必要がある場合には生産性が悪くなるが圧電薄膜の膜厚方向に対する配向率はほぼ１００％にできる。堆積する圧電薄膜に対して厚膜化の要求が強い場合には、ＡＤ（Ａｅｒｏｓｏｌ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いることにより、圧電薄膜の配向性はあまり好ましくなく、ＭＯＣＶＤ法、ＭＢＥ法で堆積した薄膜の膜質を再現することが難しいが、数十μｍ程度の膜厚の圧電薄膜を室温で堆積することができる。
【００２７】
これらの中間的な堆積手法として、ゾルゲル法を用いることができる。ゾルゲル法で堆積した圧電薄膜の配向率は比較的高い上に、数十μｍ程度の膜厚の堆積が数百℃程度の低温で比較的容易にできるという利点がある。いずれの堆積方法を用いた場合でも、下地の特性、例えば、本実施の形態では、第２の入力側下部電極１０（例えば、Ｐｔ（１１１））と配向制御層８（例えば、ＭｇＯ）であるが、このように材料種を変えることにより、異なる配向方向を有する圧電薄膜を形成することができる。また、駆動層１１と発電層１２との境界部にシリコン等の物質を大量にドーピングし、６００℃程度の酸素雰囲気下のアニールを行うことにより、絶縁領域を形成しておくことが必要である。このようにして、それぞれの配向方向を変えた駆動部１１と発電部１２を有する圧電薄膜をパターニングした後、その上に電極配線材料１３を堆積する。
【００２８】
図３（ｂ）は、入力側上部平面電極１４、出力側端面電極１５・１６を形成した後に、その上に層間絶縁膜１７を堆積した状態を示す圧電薄膜トランスの構造断面図である。入力側上部平面電極パターン、出力側左部端面電極パターン、出力側右部端面電極パターンのマスクを用いて、フォトリソグラフィー技術とエッチング技術により加工することが好ましい。このようにすれば、入力側上部平面電極１４、出力側左部端面電極１５、出力側右部端面電極１６をそれぞれ精度良く形成することができる。この場合、入力側上部平面電極１４と出力側左部端面電極１５との電気的絶縁を確保するためのスペースを設けることが、設計上重要なポイントとなる。引き続き、入力側上部平面電極１４、出力側左部端面電極１５、出力側右部端面電極１６上に層間絶縁膜１７を堆積する。
【００２９】
図４（ａ）は、圧電薄膜に対して吊り下げ構造（ブリッジ構造）を形成した様子を示す圧電薄膜トランスの断面図である。まず、図２（ｃ）の場合と同様に、デュアルダマシン法を用いて入力側上部平面電極１４に対して入力側上部ビア１８及び入力側上部配線２１、出力側左部端面電極１５に対して出力側左部ビア１９及び出力側左部配線２２、出力側右部端面電極１６に対して出力側右部ビア２０及び出力側右部配線２３を形成する。圧電薄膜を吊り下げ構造（ブリッジ構造）にするために、所望領域の層間絶縁膜７及び１７をエッチングにより除去し、層間絶縁膜７・１７に対する空隙（エッチング領域）２４を形成する。この際、層間絶縁膜７・１７と圧電薄膜とのエッチング選択率の高いエッチャントを用いることが重要なポイントである。尚、エッチング選択比を確保することが難しい場合には、圧電薄膜をエッチング保護層で覆うようにして、極力、圧電薄膜へのプロセスダメージを低減することが好ましい。
【００３０】
図４（ｂ）は、圧電薄膜トランス製造工程完了後の工程断面図である。図から明らかなように、配向制御層８をエッチングにより除去することで、圧電薄膜がブリッジのように吊り下げられた構造にすることができる。本実施の形態では、出力側右部端面電極配線構造だけが吊り下げられた構造を有しているが、同様の工程を用いることにより、出力側左部端面電極配線構造も吊り下げ構造にすることも可能である。
【００３１】
以上のような工程を経て、小型、薄型化可能な圧電薄膜トランスを製造することができる。本実施の形態による圧電薄膜トランスは、従来のセラミックを用いた圧電トランスと比較すると、デバイス構造が簡略化され、部品点数が減少するばかりではなく、簡単な工程を用いて製造可能なため、コストを大幅に削減することができる。また、セラミックを用いないため、１０００℃以上の超高温度工程が不要となり、周辺回路等との一体化製造も可能となる。更に、周辺回路を一体化する場合でも、半導体製造工程が使用可能なため、高集積化デバイスの提供が可能である。
【００３２】
尚、上記実施の形態では、半導体基板に圧電薄膜トランスを作成した例について説明したが、基板は、絶縁体基板などを用いても良い。また、例えば半導体基板上に絶縁体を堆積した構造も基板と称する。
【産業上の利用可能性】
【００３３】
本発明は、圧電トランスとして利用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施の形態による圧電薄膜トランスの斜視図である。
【図２】本実施の形態による圧電薄膜トランスの断面図である。
【図３】本実施の形態による圧電薄膜トランスの断面図である。
【図４】本実施の形態による圧電薄膜トランスの断面図である。
【図５】従来の圧電トランスの斜視図である。
【符号の説明】
【００３５】
Ｇ  溝部
1  シリコン基板
2  ロコス（素子分離領域）
3  ゲート電極
4  拡散層
5  層間絶縁膜
6  入力側下部配線
7  層間絶縁膜
8  配向制御層
9  入力側下部ビア
10  下部平面電極
11  駆動部側圧電薄膜
12  発電部側圧電薄膜
13  配線材料層
14  上部平面電極
15  左部端面電極
16  右部端面電極
17  層間絶縁膜
18  入力側上部ビア
19  出力側左部ビア
20  出力側右部ビア
21  入力側上部配線
22  出力側左部配線
23  出力側右部配線
24  層間絶縁膜に対する空隙（非エッチング領域）
25  保護層に対する空隙（非エッチング領域）
26  端面出力電極
27  支持具
【図１】
2007019097.tif 000003
【図２】
2007019097.tif 000004
【図３】
2007019097.tif 000005
【図４】
2007019097.tif 000006
【図５】
2007019097.tif 000007