(57)【要約】【課題】記憶された情報データの読み取りのための誤り訂正および誤り検出方法、およびそのための記憶装置【解決手段】本発明は、記憶装置（Ｍ）からの記憶された情報データ（Ｄ（８：１））の読み取り（３−５）のための誤り訂正および／または誤り検出方法であって；情報データ（Ｄ（８：１））に加えてコードデータ（Ｃ（４：１））が記憶装置（Ｍ）から読み出され、読み出されたデータにおける誤りおよび／または誤り位置を決定するために情報データ（Ｄ（８：１））とコードデータとからシンドロームデータ（Ｓ（４：１））が形成され；多重誤りの検出のために、決定された誤り位置の場合、関連記憶位置に関連する情報データ（Ｄ（８：１））またはコードデータ（Ｃ（４：１））がすべて０か、すべて１かが検証される誤り訂正および／または誤り検出方法に関する。【選択図】図１
2007257628.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置（Ｍ）に記憶された情報データ（Ｄ（８：１））の読み取り（３−５）のための誤り訂正および／または検出方法であって、情報データ（Ｄ（８：１））に加えてコードデータ（Ｃ（４：１））がメモリ装置Ｍから読み出され、読み出されたデータにおける誤りおよび／または誤り位置を決定するために情報データ（Ｄ（８：１））とコードデータ（Ｃ（４：１）とからシンドロームデータ（Ｓ（４：１））が形成され、
多重誤りの検出のために、検出された誤り位置の場合に、これらの記憶位置に関連する情報データ（Ｄ（８：１））またはコードデータ（Ｃ（４：１））がすべて０か、すべて１かが検証されることを特徴とする、誤り訂正および／または誤り検出方法。
【請求項２】
メモリ装置からの読み取りが実行され、「１」の代わりに誤って記憶された値「０」の確率と比較されたときに「０」の代わりに誤って記憶された値「１」の確率が小さい、あるいはその逆の場合も同じである、請求項１に記載の方法。
【請求項３】
ある一定の決定された可能な値の状態が、もう一つの値の状態と比較されたときに小さい、請求項１または２に記載の方法。
【請求項４】
少なくとも単一誤り訂正可能性を有する少なくとも二重誤り検出のために、情報データ（Ｗ（８：１））のｎ個の情報データ値（ｄ１−ｄ８）とコードデータ（Ｃ（４：１））の（１＋ｌｏｇ２ｎ）個のコード値（Ｃ１−Ｃ４）が記憶装置（Ｍ）内の情報データ（Ｄ（８：１）に割り当てられる、先行する請求項の一項に記載の方法。
【請求項５】
決定された誤り位置において決定された値「１」の場合に、多重誤り、特に二重誤りが存在する、先行する請求項の一項に記載の方法。
【請求項６】
コードデータ値（Ｃ１−Ｃ４）は少なくとも記憶装置位置（ＳＰ）１、２、４および８（ｐ１、ｐ２、ｐ４、ｐ８）に割り当てられ、また情報データ（Ｄ（８：１））は少なくとも記憶装置位置（ＳＰ）３、５〜７および９〜１２（ｐ３、ｐ５−ｐ７、ｐ９−ｐ１２）に割り当てられる、先行する請求項の一項に記載の方法。
【請求項７】
シンドロームデータ（Ｓ（４：１））はコードデータとして記憶装置位置（ＳＰ）の対応する関連パリティビットと比較される、先行する請求項の一項に記載の方法。
【請求項８】
コードデータ（Ｃ（４：１））は、
Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｃ１、                        （１）
Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｃ２、
Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｃ３および
Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｃ４
に従って決定され、また
シンドロームデータ（Ｓ（４：１））は、
Ｃ１×Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｓ１、                  （３）
Ｃ２×Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｓ２、
Ｃ３×Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｓ３および
Ｃ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｓ４
に従って決定される、先行する請求項の一項に記載の方法。
【請求項９】
非対称誤りパフォーマンスを有する記憶装置（Ｍ）が使用される、先行する請求項の一項に記載の方法。
【請求項１０】
特定の高い信頼性要件を有するデータのタイプに依存して、追加のコードデータ値（Ｃ０）と追加のシンドローム値（Ｓ０）が使用され；これは通例の高いレベルの信頼性を必要とするデータ、例えばプログラムコードを使用することを可能にするが、データの信頼性に関連が少ないデータのタイプ、例えば記録された話し言葉に関しては少数のコードデータ値を有するデータが使用され得る、先行する請求項の一項に記載の方法。
【請求項１１】
記憶装置（Ｍ）と記憶制御ユニット（ＭＣ）とを有し、少なくとも情報データ（Ｄ（８：１））とこの情報データ（Ｄ（８：１））に関連するコードデータ（Ｃ（４：１））との読み取りを可能にする記憶装置構成であって、前記記憶制御ユニット（ＭＣ）は先行する請求項の一項に記載の誤り訂正および／または誤り検出方法を実行するように設計および／または制御されることを特徴とする、記憶装置構成。
【請求項１２】
前記記憶装置（Ｍ）は非対称誤りパフォーマンスを特徴とする、請求項１１に記載の記憶装置構成。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前文に記載の記憶装置からの記憶された情報データとコードデータの読み取りのための誤り訂正および誤り検出方法に関し、またはこのような方法の実現のための記憶制御ユニットに関する。
【背景技術】
【０００２】
記憶装置、例えばコンピュータ内に、または埋込み型システム内に配置されるＤＲＡＭ（ダイナミック・ランダムアクセスメモリ）、ＳＲＡＭ（スタティック・ランダムアクセスメモリ）、フラッシュまたはＥＥＰＲＯＭ（電気的消去書込み可能読み取り専用メモリ）装置の動作の信頼性を高めるために使用される誤り訂正および誤り検出方法は、既知である。このような方法は通常、誤り訂正および誤り検出のためのＥＣ／ＥＤ（ＥＣ：誤り訂正、ＥＤ：誤り検出）コードに基づいている。
【０００３】
同様の誤り訂正および誤り検出方法は、Ｒｉｃｈａｒｄ  Ｗ．Ｈｅｍｍｉｎｇ：Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｎｇ  ａｎｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ（誤り検出および誤り訂正コード）、Ｂｅｌｌ  Ｓｙｓｔｅｍ  Ｔｅｃｈｎｉｃａｌ  Ｊｏｕｒｎａｌ  ２９（２）：ｐｐ．１４７−１６０、１９５０によって記述された原理のような既知の基本原理に基づいている。例えば単一ビット誤り訂正（ＳＥＣ、単一ビット誤り訂正）によってｎビットデータを保証するためには、１＋ｌｏｇ２ｎ個のコードビットが必要とされる。いわゆる二重ビット誤り検出（ＤＥＤ、二重ビット誤り検出）のためには、もう一つのビットによる拡張が必要とされる。従って、ＳＥＣ／ＤＥＤは共に、（２＋ｌｏｇ２ｎ）個のコードビットを必要とするであろう。
【０００４】
二つの可能な誤りの各々の発生、すなわちコンピュータにおける記憶処理の場合に１の代わりに０、または０の代わりに１という結果になる誤りの発生の確率は常にほぼ同じであることが仮定されている。
【０００５】
これはまた、トータル１３ビットで記憶される１データワードを形成するために５個のコードデータ項目Ｃ０−Ｃ４に加えて記憶される８個の情報データ項目Ｄ１−Ｄ８を示す図１によって示されている。この例ではＣ０で示されるコードデータ値は、ＤＥＤのために使用される。
【０００６】
記憶される情報データＤ（８：１）に関してコードデータＣ（４：１）は、
Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｃ１、                              （１）
Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｃ２、
Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｃ３および
Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｃ４
に従って決定される。ここで結合記号「×」は、記憶される情報データＤ（８：１）のデータ値Ｄ１−Ｄ８の評価をＸ−ＯＲ結合として表す。記憶される個別のデータ値Ｄ１−Ｄ８の状態は、この場合、偶数パリティが存在するかどうかが決定されるか、奇数パリティが存在するかどうかが決定されるか、いずれかであるように評価される。ＤＥＤコードデータ値Ｃ０は、
Ｄ１×Ｄ２×Ｄ３×Ｄ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｃ０          （２）
に従って決定される。
【０００７】
記憶装置から読み取られる情報データＤ（８：１）とコードデータＣ（４：１）に関してシンドローム値Ｓ１−Ｓ４を有するシンドロームＳ（４：１）は、
Ｃ１×Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｓ１、                    （３）
Ｃ２×Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｓ２、
Ｃ３×Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｓ３および
Ｃ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｓ４、ならびに
Ｃ０×Ｄ１×Ｄ２×Ｄ３×Ｄ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｓ０    （４）
に従って決定される。
【０００８】
この方法によれば、最初の４個のコードデータ値Ｃ１−Ｃ４と最初の４個のシンドロームデータ値Ｓ１−Ｓ４は、ＳＥＣのために使用され、コードおよびシンドロームデータ値Ｃ０、Ｓ０は、ＤＥＤのために使用される。もしシンドロームデータ値Ｓ０−Ｓ４がシンドロームＳ（４：１，０）の５ビットすべてにおいて値０であれば、情報データＤ（８：１）の記憶と読み取り時に誤りは発生していない。単一誤りの場合には、最初の４個のＳＥＣシンドロームデータＳ（４：１）は読み取られたデータワード（Ｄ（８：１）、Ｃ（４：１））における不良ビットの位置を示しており、ＤＥＤシンドロームデータ値Ｓ０は、１である。この場合、個別のコードデータ値と情報データ値の後の行における読み取られたデータワード（Ｄ（８：１）、Ｃ（４：１））内の位置ＳＰは、Ｃ１、Ｃ２、Ｄ１、Ｃ３、Ｄ２、Ｄ３、Ｄ４、Ｃ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８の順序に配置される。二重誤りの場合には、ＳＥＣシンドロームデータＳ（４：１）の少なくとも１ビットは０でないが、ＤＥＤシンドロームデータ値Ｓ０は０である。
【０００９】
同様な方法は、好都合な仕方で、記憶装置からのデータの読み取りのときに誤りが記憶装置内で検出されることと、単一ビット誤りの場合にこの誤りが訂正もされ得ることとを保証することを可能にする。
【００１０】
しかしながらこの場合の欠点は、情報データ値のためばかりでなく、更にコードデータ値を保証するためにも必要とされる、著しく増加した記憶容量の要件である。増加したコンピューティング資源はまた、コードデータまたはシンドロームデータを決定するためにも必要とされる。コードデータおよびシンドロームデータの決定は通常、記憶制御ユニットの構成部分である符号化・復号ハードウエアによって変換される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、処理資源の限定された拡張を必要とする、従ってまた好適には限定された量のハードウエア資源を必要とする、記憶された情報データの記憶装置からの読み取りのための誤り訂正および誤り検出方法を提案することである。このような方法は特に、二重ビット誤りの検出を可能にするはずである。更に、このような方法を実現する記憶装置構成が提案される。
【課題を解決するための手段】
【００１２】
この課題は、特許請求項１に記載の特徴を有する誤り訂正および誤り検出方法によって、あるいは特許請求項１１に記載の特徴を有する記憶装置構成によって達成される。有利な実施形態は、従属請求項の主題である。
【００１３】
好適な一実施形態によれば、記憶された情報データの記憶装置からの読み取りのための誤り訂正および／または誤り検出方法であって、読み取られたデータにおける誤りおよび／または誤り位置を決定するために、情報データに加えてコードデータが記憶データから読み取られ、情報データからとコードデータからシンドロームデータが生成され、また多重誤りの検出において、検出された誤り位置の場合、情報データまたはコードデータに関連する記憶位置がすべて０か、あるいはすべて１かが決定される、誤り訂正および／または誤り検出方法が提供される。
【００１４】
記憶装置からの読み取りは好適には、「１」の代わりに誤って「０」値が記憶される確率と比較して「０」の代わりに「１」が記憶される、あるいは逆の場合も同じである、低い確率を有する記憶装置を使用して実行される。ある一定の可能な値状態における誤りの確率は好適には、特に誤りの頻度の大きな差として理解されるはずであるもう一つの値状態に関して低い、すなわち両方の可能な場合のうちの一つの場合において無視できる程度に低い。
【００１５】
単一誤り訂正オプションを有する少なくとも二重誤り訂正オプションに関しては、情報データのコードデータ値のｎ個の情報データ値が、記憶装置内の情報データのコードデータに関連している。
【００１６】
検出された誤り位置における検出された値「１」の検証の場合、好適な一実施形態によれば多重誤り、特に二重誤りが存在する。
【００１７】
好適な構成によればコードデータ値は、少なくとも記憶位置１、２、４、８に割り当てられ、情報データ値は、個の場合少なくとも記憶位置３、５〜７、および９〜１２に割り当てられる。
【００１８】
シンドロームデータは、コードデータとして、対応する記憶位置の関連するパリティビットと比較され得る。
【００１９】
コードデータは、
Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｃ１、                            （１）
Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｃ２、
Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｃ３および
Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｃ４
に従って決定され、またシンドロームデータ（Ｓ（４：１））は、
Ｃ１×Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｓ１、                      （３）
Ｃ２×Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｓ２、
Ｃ３×Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｓ３および
Ｃ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｓ４
に従って決定される。非対称誤りパフォーマンスを有する記憶装置を使用することが好適である。
【００２０】
この方法に加えて、少なくとも情報データと情報データに関連するコードデータの読み取りを可能にする記憶装置と記憶制御ユニットとを有する記憶装置構成であって、記憶制御ユニットは前述の誤り訂正および／または誤り検出方法を実現するように設計および／または制御される、記憶装置構成が提供される。記憶装置は、この場合好適には、非対称誤りパフォーマンスを有する記憶装置として提供される。
【００２１】
本方法および本記憶装置構成は、記憶空間を節約するために、ある幾つかのタイプの記憶装置で発生する両方とも可能性のある誤りの非対称な発生、すなわち１の代わりに０、または０の代わりに１という誤りの非対称な発生の確率を利用する考えに基づいている。これらの確率の一方が他方と比較して無視できる場合には、コードデータの１ビットは演算の信頼度を実際に減らさずに節約できる。
【００２２】
それからＳＥＣ−ＤＥＤ解は、例えば単に（１＋ｌｏｇ２ｎ）個のコードビットを備えることができる。これは、倹約して使用されなければこれらのビットを生成または検証するために特別のＤＥＤコードデータ値Ｃ０の、またはＤＥＤシンドロームデータ値の計算のために必要とされる符号化・復号ハードウエアが倹約して使用されるときに有利である。
【００２３】
多くのＥＥＰＲＯＭまたはフラッシュ記憶装置では、誤った１の確率すなわち０の代わりに１の確率は、誤った０の確率すなわち１の代わりに０の確率と比較して無視できるほど小さい。従って、この場合、８ビットデータまたは情報データ値のために単に４ビットコードまたはコードデータ値が必要とされる。情報データが記憶装置から読み取られた後に情報データの８ビットデータ値のために、既知の仕方に従って、先ずＳＥＣのために４ビットＳＥＣコードＣ（４：１）が形成される。しかしながらもう一つのＤＥＤコードデータ値Ｃ０はＤＥＤのためにもはや必要とされない、すなわち１パリティビットは、すべてのデータのためには、必要とされない。
【００２４】
二重誤りを検出するためには、読み取られたすべてのデータ値（Ｄ（８：１）、Ｃ（４：１））において発見されたすべての誤り位置が０を含んでいたことを単純に検証しなくてはならない。もし少なくとも１個の１が発見されれば、これは多重誤りが存在することを意味する。二重誤りはこのような手順によって高い信頼度で検出される。三重以上の誤りの検出も可能である。
以下に、添付の図面に基づく一実施形態を説明する。
【発明を実施するための最良の形態】
【００２５】
図２から分かるように、入力および／または出力装置ＩＯからの一連の情報データｄ１、ｄ２、ｄ３、・・・、ｄ１２、・・・は、記憶装置Ｍに記憶されることになっている。この記憶データｄ１、ｄ２、ｄ３、・・・、ｄ１２が正しいデータとして、あるいは記憶されるべきユーザデータとして記憶されることを保証するためのコード間を区別するために、このデータは個別データ値Ｄ１−Ｄ８、Ｄ１＊−Ｄ８＊で示されている情報データＤ（８：１）として記憶され、コードを形成するデータはコードデータ値Ｃ１−Ｃ４で示されているコードデータＣ（４：１）として記憶される。個別コードはこの場合、各ビットに対応する。メモリ装置Ｍからの読み取りの後に、シンドロームデータ値Ｓ１−Ｓ４は、各値が１ビットで形成されるシンドロームデータＳ（４：１）として形成される。
【００２６】
手順の変化、または開発されるハードウエアの実現は、通例の仕方で達成され得るので、例えば各場合に８ビットを使用する代わりに、より大きな、またはより小さなビット数が、対応して配置される量の処理されるコードデータで使用される。
【００２７】
記憶される情報データＤ（８：１）に関して、コードデータＣ（４：１）は、
Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｃ１、                          （１）
Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｃ２、
Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｃ３および
Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｃ４
に従って決定される。ここで結合記号「×」は、記憶されるべき情報データＤ（８：１）のデータ値Ｄ１−Ｄ８の評価を表す。
【００２８】
この場合、記憶される情報データＤ（８：１）の個別データ値Ｄ１−Ｄ８の状態は、偶数パリティが存在するかどうか、または奇数パリティが存在するかどうかが検出されるように評価される。
【００２９】
偶数パリティが存在するかどうかの決定の場合には、ｎ個の位置すべてが偶数個の１を有するかどうかが決定される。奇数パリティの場合には、奇数個の１が存在するかどうかが決定される。
【００３０】
図１によって模式的に示されるように、メモリ装置から読み取られる情報データＤ（８：１）とコードデータＣ（４：１）に関して、シンドローム値Ｓ１−Ｓ４を有するシンドロームＳ（４：１）は、
Ｃ１×Ｄ１×Ｄ２×Ｄ４×Ｄ５×Ｄ７→Ｓ１、                    （３）
Ｃ２×Ｄ１×Ｄ３×Ｄ４×Ｄ６×Ｄ７→Ｓ２、
Ｃ３×Ｄ２×Ｄ３×Ｄ４×Ｄ８→Ｓ３および
Ｃ４×Ｄ５×Ｄ６×Ｄ７×Ｄ８→Ｓ４
に従って決定される。
【００３１】
この結合は好適には再び、符号化のために選択されたパリティタイプに従って偶数または奇数パリティを使用してパリティ検証のタイプによって実現される。
【００３２】
誤った０の発生の確率と比較されたときに誤った１の発生の無視できるほど小さな確率を仮定すると、ＤＥＤのための特別のコード値Ｃ０は必要とされない。ＳＥＣに関しては、すなわち記憶装置Ｍから読み取られた情報データＤ（８：１）および／またはコードデータＣ（４：１）における単一ビット誤りの検出に関しては、方程式（３）に従ってこれらの読み取られたデータ値Ｄ１−Ｄ８、Ｃ１−Ｃ４のために既知の仕方でシンドロームデータＳ（４：１）を有するシンドロームが生成される。この生成は再び、パリティ検証によって実行される。もし４個のシンドローム値Ｓ１−Ｓ４すべてが０であれば、誤りは存在しない。単一誤りの場合には、ＳＥＣシンドロームデータ（Ｓ（４：１））内の位置１は、本質的に既知である仕方とタイプに従って、読み取られたデータワード（Ｄ（８：１）、Ｃ（４：１））内の誤ったビットの位置を示す。
【００３３】
好適な手順によれば、読み取られたデータワード（Ｄ１−Ｄ８、Ｃ（４：１））内のすべての発見されたトリガー位置が０を含むかどうかも検証される。もし１を有する少なくとも一つの値が発見されれば、これは多重誤りが存在することを意味する。更に位置ＳＰは、Ｃ１、Ｃ２、Ｄ１、Ｃ３、Ｄ２、Ｄ３、Ｄ４、Ｃ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８の行順序に割り当てられた個別コードデータ値と情報データ値の後の行における読み取られたデータワード（Ｄ（８：１）、Ｃ（４：１））内に存在する。従って、二重誤りの検出に関しては、既知の手順の修正が想定される。
【００３４】
同様な誤り訂正および誤り検出方法に従って情報データとコードデータとを処理するために、読み取られた情報値Ｄ１−Ｄ８は、入力および／または出力装置ＩＯから記憶制御ユニットＭＣに供給される。記憶制御ユニットＭＣは、第１の方法ステップ１で情報データＤ（８：１）に関するコードデータＣ（４：１）を決定し、既知の仕方で情報データ値Ｄ１−Ｄ８とコードデータ値Ｃ１−Ｃ４とを記憶装置Ｍに割り当てる。この割当ては、コードまたは情報データ値Ｃ１、Ｃ２、Ｄ１、Ｃ３、Ｄ２、Ｄ３、Ｄ４、Ｃ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８の順序に方程式（１）を使用して実行される。コードデータＣ（４：１）への情報データＤ（８：１）のもう一つの割当てが使用されるときには、記憶装置Ｍ内の記憶位置の割当てのためにもう一つの順序を選択することも任意選択的に可能である。
【００３５】
読み取り動作の間に、この仕方で記憶されている情報データＤ（８：１）とコードデータＣ（４：１）は、記憶装置Ｍから読み出されて記憶装置制御ユニットＭＣに供給され、この記憶装置制御ユニットＭＣは第３の方法ステップでシンドロームデータを決定する。この後、記憶制御ユニットＭＣは、第４の方法ステップ４でパリティ比較を実行し、それによって誤りが存在するか否かを決定する。単一ビット誤りの場合には、この後の第６の方法ステップ６において、二重または多重ビット誤りを検出するために情報データＤ（８：１））およびコードデータ（Ｃ（４：１））から読み取られたデータワード（Ｄ（８：１）、Ｃ（４：１））において少なくとも１個のデータ値が１かどうかが検証される。その後、第７の方法ステップ７で、誤りが決定および／または訂正される。もし誤りが存在しなければ、情報データ値Ｄ１−Ｄ８は、次の方法ステップ５で情報データＤ（８：１）として出力される。この出力は、同じプロセッサにおいて、および／または入力および／または出力装置ＩＯにおいてもう一つのエンティティに実現され得る。
【図面の簡単な説明】
【００３６】
【図１】記憶装置から読み出される情報データとコードデータの、また可能性のある誤りの決定のために使用される方法のステップの模式図である。
【図２】情報データとコードデータ、ならびに記憶装置内への記憶時の暗号化方法のための命令を示す図である。
【図１】
2007257628.tif 000003
【図２】
2007257628.tif 000004
【外国語明細書】
2007257628000001.pdf