(57)【要約】【課題】チャネルの追加的な消耗なしに、探針の整列状態を確認できる半導体装置の探針整列確認回路及び探針整列確認方法を提供する。【解決手段】半導体装置の探針整列確認回路及び探針整列確認方法が掲示される。本発明の探針整列確認回路は、絶縁パートと伝導パートを備えるセンサーパッドと、探針の非整列状態での確認信号を発生する探針整列確認部及び探針整列確認部から伝送される確認信号を受信するためのノーマルパッドを備える。本発明では、プローブカードなどで容易に拡張されうる電圧チャネルを通じて、探知信号が提供される。従って、本発明の探針整列確認回路(DPAC)を適用する半導体装置は、従来とは違い、追加的な信号チャネルの消耗なしに、探針と半導体装置３００のパッドの間の非整列状態を確認できる。【選択図】図３
2007040976.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の探針整列確認回路において、
所定のテスト装置の電圧チャンネルを通じて提供される探知信号を受信するためのセンサーパッドであって、絶縁性の物質で形成される絶縁パートと伝導性の物質で形成される伝導パートを備える前記センサーパッドと、
前記センサーパッドの伝導パートに提供される前記探知信号を前記半導体装置の内部に案内するための第1伝送ラインと、
前記第１伝送ラインを第１論理状態で制御するための制御素子であって、前記第１伝送ラインの論理状態は、前記探知信号によって第２論理状態で制御される前記制御素子と、
所定のノーマルパッドと、
前記ノーマルパッドに所定の信号を提供するために形成される第２伝送ラインと、
前記第２論理状態で遷移される前記第１伝送ラインの電圧レベルによって、前記第２伝送ラインを非整列状態の確認電圧で制御する応答素子と、を備えることを特徴とする半導体装置の探針整列確認回路。
【請求項２】
前記絶縁パートは、前記センサーパッドの上面の中央部に配され、
前記伝導パートは、前記センサーパッドの縁部に配されることを特徴とする請求項１に記載の半導体装置の探針整列確認回路。
【請求項３】
前記探知信号は、接地電圧であり、
前記制御素子は、前記第１伝送ラインに電源電圧を供給するピモストランジスターを備えることを特徴とする請求項１に記載の探針整列確認回路。
【請求項４】
前記応答素子は、
前記第２論理状態の前記第１伝送ラインの信号に応答して、ゲーティングされるピモストランジスターを備えることを特徴とする請求項１に記載の探針整列確認回路。
【請求項５】
前記第１伝送ラインとの電圧をバッファリングして、前記応答素子を制御するバッファをさらに備えることを特徴とする請求項１に記載の探針整列確認回路。
【請求項６】
半導体装置の探針整列確認回路において、
テスト装置の電圧チャンネルを通じて提供される探知信号を受信するセンサーパッドであって、絶縁性の物質で形成される絶縁パートと伝導性の物質で形成される伝導パートを備える前記センサーパッドと、
前記探知信号が前記センサーパッドの伝導パートに印加されるのに応答して、所定の非整列状態の確認信号を発生する探針整列確認部と、
前記探針整列確認部から伝送される前記非整列状態の確認信号を受信するためのノーマルパッドと、を備えることを特徴とする半導体装置の探針整列確認回路。
【請求項７】
絶縁性の物質で形成される絶縁パートが中央に配され、伝導性の物質で形成される伝導パートが縁部に配されるセンサーパッドを備える半導体装置の探針整列確認方法において、
プローブカードの探針をセンサーパッドに接触する段階と、
テスト装置が前記プローブカードの探針を通じて探知信号をセンサーパッドに提供する段階と、
センサーパッドを通じて提供された探知信号を所定の探針整列確認部に伝送して、ノーマルパッドで確認電圧レベルを確認する段階と、
前記確認電圧レベルが、電源電圧レベルであるか否かを判断する段階と、
前記確認電圧レベルが、電源電圧である場合、これを前記テスト装置が誤動作で確認する段階と、を備えることを特徴とする半導体装置の探針整列確認方法。
【請求項８】
探知信号は、
接地電圧であることを特徴とする請求項７に記載の探針整列確認方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、半導体装置の探針と半導体装置のパッドの間の整列状態を確認する探針整列確認回路及び探針整列確認方法に関する。
【背景技術】
【０００２】
一般的に、半導体装置は、半導体ウエハー上でダイ(DIE)の形態で製造された後、分離(sawing)されてパッケージングされる。この時、各半導体装置は、互いに分離される前に、半導体ウエハー上でいろいろな種類のテストが実施される。このようなテストのためには、テストのための電圧及び/または信号を提供する探針(needle)が半導体装置内の各パッド(pad)に正確に整列される必要がある。それ故に、半導体装置は、探針の整列状態を確認する探針整列確認回路を内蔵することが效果的である。
【０００３】
図１は、従来の半導体装置での探針整列状態を確認する方法を説明するための図面である。図１に図示したように、半導体装置３０は、センサーパッド(sensor pad)３３を内蔵する。そして、探針の整列状態をテストするために、プローブカード(probe card)２０の探針に接触させる。そして、テスト装置１００は、プローブカード２０の探針を通じて探知信号をセンサーパッド３３に提供する。この時、センサーパッド３３とプローブ探針の間の整列状態が非正常的な場合、センサーパッドと連結された所定の回路素子(図示せず)が動作して、所定の応答信号を生成する。これによって、測定者は、テストが進行される過程で発生する非正常的な整列状態を確認できるようになる。
【０００４】
ところが、従来の半導体装置では、図１に図示したように、探針整列確認用としてテスト装置１００で一つのチャンネルが割り当てられる。一方、技術的な限界によって、テスト装置１００のチャンネルの数は制限的である。それ故に、従来の半導体装置と同じく、探針整列確認用としてテスト装置１００で一つのチャンネルが割り当てられることは、不足なチャンネルの無駄使いをもたらす結果になる。したがって、従来の半導体装置では、チャンネルの不足で全体的なテスト所要時間が増加される問題点が発生される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、本発明の目的は、従来技術の問題点を解決するためのものであって、チャネルの追加的な消耗なしに、探針の整列状態を確認できる半導体装置の探針整列確認回路及び探針整列確認方法を提供するところにある。
【課題を解決するための手段】
【０００６】
前記のような技術的課題を達成するための本発明の一面は、半導体装置の探針整列確認回路に関する。本発明の一面による探針整列確認回路は、所定のテスト装置の電圧チャネルを通じて提供される探知信号を受信するためのセンサーパッドであって、絶縁性の物質で形成される絶縁パートと伝導性の物質で形成される伝導パートを備える前記センサーバッドと、前記センサーパッドの伝導パートに提供される前記探知信号を前記半導体装置の内部に案内するための第１伝送ラインと、前記第１伝送ラインを第１論理状態で制御するための制御素子であって、前記第１伝送ラインの論理状態は、前記探知信号によって第２論理状態で制御される前記制御素子と、所定のノーマルパッドと、前記ノーマルパッドに所定の信号を提供するために形成される第２伝送ラインと、前記第２論理状態で遷移される前記第１伝送ラインの電圧レベルによって、前記第２伝送ラインを非整列状態の確認電圧で制御する応答素子と、を備える。
【０００７】
前記のような他の技術的課題を達成するための本発明の他の一面は、絶縁性の物質で形成される絶縁パートが中央に配され、伝導性の物質で形成される伝導パートが縁部に配されるセンサーパッドを備える半導体装置の探針整列確認方法に関する。本発明の他の一面による半導体装置の探針整列確認方法は、プローブカード(probe card)の探針をセンサーパッドに接触する段階と、テスト装置が前記プローブカードの探針を通じて探知信号をセンサーパッドに提供する段階と、センサーパッドを通じて提供された探知信号を所定の探針整列確認部に伝送して、ノーマルパッドで確認電圧レベルを確認する段階と、前記確認電圧レベルが電源電圧レベルであるか否かを判断する段階と、前記確認電圧レベルが電源電圧である場合、これを前記テスト装置が誤動作で確認する段階と、を備える。
【発明の効果】
【０００８】
前記のような本発明の半導体装置の探針整列確認回路(DPAC)によれば、テスト装置１００から提供される電圧、例えば、接地電圧(VSS)を探知信号として利用する。即ち、本発明では、プローブカードなどで容易く拡張されうる電圧チャネルを通じて、探知信号が提供される。
【０００９】
したがって、本発明の探針整列確認回路(DPAC)を適用する半導体装置は、従来とは違い、追加的な信号チャネルの消耗なしに、探針と半導体装置３００のパッドの間の非整列状態を確認できる。
【発明を実施するための最良の形態】
【００１０】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を充分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。各図面を理解するにおいて、同一な部材は可能な限り同一な参照符号で図示しようとすることに留意しなければならない。
【００１１】
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することで、本発明の半導体装置の探針整列確認回路及び確認方法を詳しく説明する。
図２は、本発明の一実施形態による探針整列確認回路が適用される半導体装置に対する探針整列確認テストを説明するための図面である。
【００１２】
図２を理解するにおいて、プローブ探針(probe needle)と半導体装置のパッド(pad)の間の非正常的な整列状態を判断するためにセンサーパッド(sensor pad)で提供される探知信号として、接地電圧(VSS)が利用されるという点を留意しなければならない。
【００１３】
図２には、所定のテスト信号を生成するテスト装置１００、前記テスト装置と半導体装置３００を電気的に連結させるプローブカード２００及び本発明が適用された半導体装置３００が図示される。
【００１４】
前記テスト装置１００は、多数個のテスト信号と電源電圧(VDD)及び接地電圧(VSS)などを提供する。前記テスト装置１００から提供される多数個のテスト信号と電源電圧(VDD)及び接地電圧(VSS)などは、前記プローブカード２００を通じて、半導体装置３００に提供する。この時、前記テスト信号と前記電圧(VDD/VSS)は、各々に対応するチャネル(１１１,１１２,１１３_１ないし１１３_ｎ)を通じてそれぞれプローブカード２００に提供される。ここで、通常的なテスト装置１００では、一個の信号及び電圧が一個のチャネルを占有するように設計される。
【００１５】
一方、本発明では、探知信号が別途に要求されないし、テスト装置１００から提供される電圧が探知信号で利用される。望ましくは、本発明の探針整列確認回路３３０に利用される探知信号は、接地電圧(VSS)である。即ち、前記接地電圧は、プローブ探針２２０と半導体装置パッド３１０の間の非正常的な整列状態を判断するために提供される探知信号の役割を遂行する。従って、本発明の探針整列確認回路によれば、別途のチャネルが消耗されない。
【００１６】
前記のように、探知信号の提供のために別途のチャネルが消耗されないという点で、本発明は従来技術と差異点を持つ。
【００１７】
前記プローブカード２００は、前記テスト装置１００と本発明の探針整列確認回路(DPAC)が含まれた半導体装置３００を電気的に連結する。前記プローブカード２００は内部線路２１０、多数個のチャネル連結部(２２１,２２２,２２３_１ないし２２３_ｎ)、多数個のプローブ探針(２３１,２３２,２３３_１ないし２３３_ｎ)を含む。
【００１８】
前記プローブカード２００の内部線路２１０において、テスト装置１００の接地電圧チャネル１１１と連結される内部ラインは、図２に図示したように、二つ以上の内部ライン(２３１_１,２３２_２)に分岐される。即ち、一個の内部ライン(２３１_１)は、接地電圧(VSS)をノーマルパッド３１１に案内するために利用される。そして、他の一個の内部ライン(２３１_１,２３２_２)は、探知信号としての接地電圧(VSS)を半導体装置３００のセンサーパッド３１４を通じて探知整列確認回路(DPAC)に伝送される。
【００１９】
図２では、前記接地電圧(VSS)を伝送するためのプローブカード２００の内部ラインが二個に分岐される例が図示された。しかし、前記接地電圧(VSS)を伝送するためのプローブカード２００の内部ラインは、三個またはそれ以上に分岐されうることは、当業者には、自明な事実である。
【００２０】
前記半導体装置３００は、パッド部３１０及び探針整列確認部３３０を含む。前記パッド部３１０は、それぞれの信号及び電圧を提供及び/または受信する多数個のノーマルパッド(３１１,３１２,３１３_１ないし３１３_ｎ)及びセンサーパッド３１４を含む。前記多数個のノーマルパッド(３１１,３１２,３１３_１ないし３１３_ｎ)及びセンサーパッド３１４は、半導体装置３００内部の所定の位置に規則的に配列される。
【００２１】
一方、前記ノーマルパッド(３１３_ｎ)、前記センサーパッド３１４及び探針整列確認部３３０によって、本発明の一実施形態による探針整列確認回路(DPAC)が具現される。
【００２２】
図３は、本発明の一実施形態による探針整列確認回路(DPAC)を具体的に表す図面である。本発明の探針整列確認回路(DPAC)は、前述したように、前記ノーマルパッド(３１３_ｎ)、前記センサーパッド３１４及び探針整列確認部３３０を備える。
【００２３】
前記センサーパッド３１４は、テスト装置１００の電圧チャネルを通じて提供される探知信号を受信する。
【００２４】
前記センサーパッド３１４は、具体的に絶縁パート３１４aと伝導パート３１４bとで構成される。望ましくは、図４に図示したように、前記絶縁パート３１４aは、前記センサーパッド３１４の上面の中央部に配され、前記伝導パート３１４bは、前記センサーパッド３１４の縁部に配される。前記絶縁パート３１４aは、絶縁性の物質で形成され、前記伝導パート３１４bは、伝導性の物質で形成される。例えば、前記絶縁パート３１４aは、絶縁性の物質として、接触抵抗が高い酸化物(Oxide)で構成され、前記伝導パート３１４bは、伝導性の物質として、金属成分のタングステンないしアルミニウムで構成されうる。
【００２５】
探針整列確認部３３０は、確認信号(VPRO)を発生する。前記確認信号(VPRO)は、前記探知信号が前記センサーパッド３１４の伝導パート３１４bに印加されるに応答して、“L”で制御されて、前記探針がセンサーパッド３１４に非整列されることを表わす。
【００２６】
前記探針整列確認部３３０は、具体的に第１伝送ライン(L1)、制御素子３３１、バッファ３３３、応答素子３３５及び第２伝送ライン(L2)で構成される。  前記第１伝送ライン(L1)は、前記センサーパッド３１４の伝導パート３１４bと前記探針整列確認部３３０を電気的に連結させる。そして、前記センサーパッド３１４の伝導パート３１４bに提供される前記探知信号を前記半導体装置３００の内部に案内する。
【００２７】
前記制御素子３３１は、前記第１伝送ライン(L1)を論理‘H’で制御する。そして、前記テスト装置から伝送される探知電圧(VSS)によって、前記第１伝送ラインの論理状態は、論理‘L’で遷移されうる。本明細書の特許請求範囲では、論理‘H’は第１論理状態、論理‘L’は第２論理状態と定義されうる。望ましくは、前記制御素子３３１は、ピモス(PMOS)トランジスターで構成される。
【００２８】
したがって、プローブ探針２２０がセンサーパッド３１４の絶縁パート３１４aに接触される場合、前記制御素子３３１によって前記第１伝送ライン(L1)は、電源電圧(VDD)レベルを維持する。即ち、第１伝送ライン(L1)は、論理‘H’を維持する。
【００２９】
一方、前記プローブ探針２２０が、前記センサーパッド３１４の伝導パッド３１４bに接触される場合、前記伝導パッド３１４bに提供される接地電圧(VSS)によって、前記第１伝送ライン(L1)は、接地電圧で制御される。即ち、第１伝送ライン(L1)は、論理‘H’から論理‘L’に変わるようになる。
【００３０】
第２伝送ライン(L2)は、前記ノーマルパッド(３１３_ｎ)と連結され、前記ノーマルパッド(３１３_ｎ)への信号伝送を可能にする。
【００３１】
前記応答素子３３５は、所定の確認電圧を前記第２伝送ライン(L2)に提供する。前記応答素子３３５は、前記第１伝送ライン(L1)の論理‘L’に応答して、前記第２伝送ライン(L2)を電源電圧(VDD)すなわち、論理‘H’で制御する。望ましくは、前記応答素子３３５は、ピモストランジスターで構成される。
【００３２】
それ故に、前記第１伝送ライン(L1)が論理‘H’状態である場合、前記応答素子３３５は‘ターンオフ(turn off)’状態になる。それ故に、前記第２伝送ライン(L2)は、所定のプリチャージレベルで感知される。
【００３３】
前記第２伝送ライン(L2)をプリチャージ(precharge)するための素子として、所定のエンモス(NMOS:図示せず)トランジスターが内蔵されうる。この場合、前記第２伝送ライン(L2)は、接地電圧(VSS)にプリチャージされるであろう。そして、前記ノーマルパッド(３１３_ｎ)では、前記第２伝送ライン(L2)の‘接地電圧(VSS)’状態で感知される。
【００３４】
一方、前記第１伝送ライン(L1)が論理‘L’状態である場合、前記応答素子は‘ターンオン(turn on)’されて、第２伝送ライン(L2)は‘電源電圧(VDD)’状態になる。そして、前記ノーマルパッド(３１３_ｎ)では、前記第２伝送ライン(L2)の‘電源電圧(VDD)’状態が感知される。
【００３５】
再び記述すれば、プローブ探針(２３１_２)がセンサーパッド３１４に整列される場合、前記第２伝送ライン(L2)はプリチャージレベルになる。一方に、プローブ探針(２３１_２)がセンサーパッド３１４に非整列される場合、前記第２伝送ライン(L2)は‘電源電圧(VDD)’状態になる。
【００３６】
前記ノーマルパッド(３１３_ｎ)は、探針が非整列状態である時の確認電圧すなわち、電源電圧(VDD)レベルの第２伝送ライン(L2)の信号を受信して、プローブカード２００を通じてテスト装置１００に提供する。
【００３７】
そして、図３の前記バッファ３３３は、第１伝送ライン(L1)の信号をバッファリングして、前記応答素子３３５を制御する。
【００３８】
一方、前記内部回路３２０には、セルアレイ及び周辺回路などが具現されうる。このような内部回路３２０の構成及び作用は、本発明の核心的な内容ではないので、本明細書で、それに対する具体的な記述は省略される。
【００３９】
図５は、本発明の一実施形態による探針整列確認方法を表すプローチャートである。図５を参照して、本発明の探針整列確認方法が記述される。
【００４０】
先に、Ｓ４１０段階で、プローブカード２００とテスト装置１００が電気的に連結されて、前記プローブカード２００の探針と半導体装置３００のセンサーパッド３１４が電気的に接触される。そして、Ｓ４２０段階で、前記テスト装置１００がプローブカード２００の探針を通じて探知電圧である接地電圧(VSS)を前記センサーパッド３１４に提供する。
【００４１】
そして、Ｓ４３０段階で、前記センサーパッド３１４に提供された前記接地電圧(VSS)は、探針確認回路(DPAC)に提供され、ノーマルパッド(３１３_ｎ)で前記第２伝送ライン(L2)の電圧レベルが確認される。Ｓ４４０段階では、前記テスト装置１００が前記ノーマルパッド(３１３_ｎ)で確認される確認電圧のレベルが電源電圧(VDD)であるかを確認する。
【００４２】
もし、確認電圧のレベルが電源電圧(VDD)で確認されれば、Ｓ４５０段階で、テスト装置１００が探針の非整列状態を認識する。以後、測定者は、半導体装置３００を再整列する。一方に、確認電圧のレベルが電源電圧(VDD)ではないこと、例えば、接地電圧(VSS)で確認されれば、Ｓ４６０段階で、テスト装置１００が探針の整列状態を認識する。
【００４３】
本発明は、図面に図示された一実施形態を参考に説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。
【００４４】
例えば、本明細書では、接地電圧(VSS)が探知電圧で利用される実施形態が図示されて記述された。しかし、本発明の技術的思想は、電源電圧(VDD)を探知電圧(VDD)で利用して、探針整列確認部３３０の制御素子、バッファ及び応答素子の構成が変形される他の実施形態によっても、具現されうることは当業者には自明なことである。
【００４５】
したがって、本発明の真の技術的保護範囲は、特許請求範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００４６】
本発明は、追加的な信号チャネルの消耗なしに、探針とパッドの間の非整列状態を確認できる探針整列確認回路であって、半導体装置に適用可能である。
【図面の簡単な説明】
【００４７】
【図１】従来の半導体装置での探針整列状態を確認する方法を説明するための図面である。
【図２】本発明の一実施形態による探針整列確認回路が適用される半導体装置に対する探針整列確認テストを説明するための図面である。
【図３】本発明の一実施形態による探針整列確認回路を具体的に表す図面である。
【図４】図２のセンサーパッドの平面構造を表す図面である。
【図５】本発明の一実施形態による探針整列確認方法を表すフローチャートである。
【符号の説明】
【００４８】
100：テスト装置                      200：プローブカード
300：半導体装置                      314：センサーパッド
DPAC：探針整列確認回路              330：探針整列確認部
【図１】
2007040976.tif 000003
【図２】
2007040976.tif 000004
【図３】
2007040976.tif 000005
【図４】
2007040976.tif 000006
【図５】
2007040976.tif 000007