(57)【要約】【課題】  半導体検査装置の検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる半導体装置の検査方法を提供する。【解決手段】  本発明に係る半導体装置の検査方法は、半導体検査装置１０に前記プローブカード３０を取り付ける工程と、半導体検査装置３０が、プローブカード３０の記録媒体３５から、複数の入力用プローブ針、プローブカード３０内の複数の配線、及び複数の取得用プローブ針に起因した、数の取得用プローブ針相互間における信号のタイミングずれを補正するためのキャリブレーションデータを取得する工程と、半導体検査装置１０が、キャリブレーションデータを用いて複数の入力用プローブ針それぞれ毎に検査信号のタイミングを補正する工程と、半導体検査装置１０が、プローブカード３０を介して、タイミングが補正された検査信号を半導体装置１に入力する工程とを具備する。【選択図】      図３
2007040727.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に検査信号を入力する入力用プローブ針と、
前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針と、
前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線と、
前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記応答信号のタイミングずれを補正するためのキャリブレーションデータを保持する記録媒体と、
を有するプローブカードを準備する工程と、
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記記録媒体から前記キャリブレーションデータを取得する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程と、
を具備する半導体装置の検査方法。
【請求項２】
前記プローブカードは、前記入力用プローブ針及び前記取得用プローブ針をそれぞれ複数有しており、
前記キャリブレーションデータは、前記複数の取得用プローブ針相互間における前記応答信号のタイミングずれを補正するデータであり、
前記検査信号のタイミングを補正する工程において、前記半導体検査装置は、前記複数の入力用プローブ針それぞれ毎に前記検査信号のタイミングを補正する、請求項１に記載の半導体装置の検査方法。
【請求項３】
半導体装置の検査に用いられるプローブカードであって、
基板と、
前記基板に設けられ、半導体検査装置が生成した検査信号を半導体装置に入力する入力用プローブ針と、
前記基板に設けられ、前記半導体装置からの応答信号を取得する取得用プローブ針と、
前記入力用プローブ針、及び前記取得用プローブ針それぞれを前記半導体検査装置に接続する複数の配線と、
前記基板に取り付けられており、前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記応答信号のタイミングずれを補正するためのキャリブレーションデータが記録される記録媒体と、
を具備するプローブカード。
【請求項４】
前記入力用プローブ針及び前記取得用プローブ針をそれぞれ複数有しており、
前記キャリブレーションデータは、前記複数の入力用プローブ針ごとに、前記検査信号のタイミングを補正するデータである請求項３に記載のプローブカード。
【請求項５】
前記記録媒体は不揮発性メモリである請求項３又は４に記載のプローブカード。
【請求項６】
前記基板は円板状であり、該基板の中央部には前記配線が設けられておらず、
前記記録媒体は、前記基板の中央部に取り付けられている請求項３〜５のいずれか一項に記載のプローブカード。
【請求項７】
プローブカードを介して半導体装置に検査信号を入力し、前記検査信号に対する前記半導体装置の応答信号を、前記プローブカードを介して取得する半導体装置の検査方法であって、
前記プローブカードは、前記半導体装置に検査信号を入力する入力用プローブ針、前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針、並びに、前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線を有し
前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記前記応答信号のタイミングずれを補正するためのキャリブレーションデータを、サーバーに保持させておき、
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記サーバーから前記キャリブレーションデータを取得する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程と、
を具備する半導体装置の検査方法。
【請求項８】
プローブカードを介して半導体装置に検査信号を入力し、前記検査信号に対する前記半導体装置の応答信号を、前記プローブカードを介して取得する半導体装置の検査方法であって、
前記プローブカードは、前記半導体装置に検査信号を入力する入力用プローブ針、前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針、並びに、前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線を有し
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記前記応答信号のタイミングずれを補正するためのキャリブレーションデータを生成し、該キャリブレーションデータを保持する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程と、
を具備する半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査方法及びプローブカードに関する。特に本発明は、半導体検査装置の検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる半導体装置の検査方法及びプローブカードに関する。
【背景技術】
【０００２】
図９は、従来の半導体装置の検査方法を説明するフローチャートである。この半導体装置の検査方法は、半導体装置に検査信号を入力し、検査信号に対する半導体装置の応答信号を、半導体検査装置が解析することにより行われる。検査信号は半導体検査装置によって生成される。半導体装置と半導体検査装置との間の信号の入出力は、半導体検査装置のヘッドに装着されたプローブカードを介して行われる。
【０００３】
まず、半導体検査装置及びヘッドのキャリブレーションデータを、自己ループ又は内部ループを用いて得る（例えば特許文献１参照）。このキャリブレーションデータは、自己ループ又は内部ループによって検査信号を応答信号として受信することにより、半導体検査装置及びヘッドの個体差に起因した、応答信号のタイミングずれを測定するものである（Ｓ１０１）。信号のタイミングずれは、例えばインピーダンスの個体差に起因して生じる。
【０００４】
次いで、応答信号のタイミングずれを補正するために、キャリブレーションデータに基づいて、検査信号のタイミングを修正する（Ｓ１０２）。キャリブレーションデータは、半導体検査装置に保持されるが、定期的（例えば１週間毎）に更新される。
【特許文献１】特開２００１−１８３４３２号公報（第２段落）
【０００５】
次いで、半導体装置の検査を行う（Ｓ１０３）。半導体検査装置及びヘッドのキャリブレーションが行われているため、半導体検査装置及びヘッドの個体差に起因した、半導体装置の検査結果のばらつきが抑制され、検査結果の精度が向上する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プローブカードには、検査信号を半導体装置に入力する入力用プローブ針、応答信号を半導体装置から取得する複数の取得用プローブ針、並びに複数の入力用プローブ針及び複数の取得用プローブ針それぞれを半導体検査装置に接続する複数の配線が設けられている。応答信号には、複数の取得用プローブ針相互間でタイミングずれが生じる。このタイミングずれの原因は、当該応答信号を取得する取得用プローブ針及びこれに接続する配線、ならびに、当該応答信号に対応する入力信号が入力される入力用プローブ針及びこれに接続する配線のばらつきにある。複数の取得用プローブ針相互間のタイミングずれは小さいため、従来は半導体装置の検査結果にほとんど影響を与えなかった。
【０００７】
しかし、半導体装置の動作速度が高速になるにつれて、半導体検査装置の検査信号のクロック周波数も高くなっている。このため、上記したプローブカード内に起因した応答信号のタイミングずれも、半導体装置の検査精度に影響を与える可能性が出てきた。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、半導体検査装置の検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる半導体装置の検査方法及びプローブカードを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る半導体装置の検査方法は、
半導体装置に検査信号を入力する入力用プローブ針と、
前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針と、
前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線と、
前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記応答信号のタイミングずれを補正するためのキャリブレーションデータを保持する記録媒体と、
を有するプローブカードを準備する工程と、
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記記録媒体から前記キャリブレーションデータを取得する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程と、
を具備する。
【００１０】
この半導体装置の検査方法によれば、前記検査信号のタイミングは、前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記応答信号のタイミングずれを考慮して補正されている。このため、プローブカードに起因した応答信号のタイミングずれが抑制される。従って、半導体検査装置の検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる。
【００１１】
また、キャリブレーションデータが格納されている前記記録媒体が、前記プローブカードに設けられているため、前記半導体検査装置でキャリブレーションデータの生成を行う必要がない。従って、容易に前記検査信号のタイミングを補正することができる。
【００１２】
前記プローブカードが、前記入力用プローブ針及び前記取得用プローブ針をそれぞれ複数有している場合、前記キャリブレーションデータは、前記複数の取得用プローブ針相互間における前記応答信号のタイミングずれを補正するデータであり、前記検査信号のタイミングを補正する工程において、前記半導体検査装置は、前記複数の入力用プローブ針それぞれ毎に前記検査信号のタイミングを補正する、
【００１３】
本発明に係るプローブカードは、半導体装置の検査に用いられるプローブカードであって、
基板と、
前記基板に設けられ、半導体検査装置が生成した検査信号を半導体装置に入力する入力用プローブ針と、
前記基板に設けられ、前記半導体装置からの応答信号を取得する取得用プローブ針と、
前記入力用プローブ針、及び前記取得用プローブ針それぞれを前記半導体検査装置に接続する複数の配線と、
前記基板に取り付けられており、前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記応答信号のタイミングずれを補正するためのキャリブレーションデータが記録される記録媒体とを具備する。
【００１４】
前記キャリブレーションデータは、前記入力用プローブ針ごとに、前記検査信号のタイミングを補正するデータである。
前記記録媒体は不揮発性メモリであるのが好ましい。また、前記基板は円板状であり、該基板の中央部には前記配線が設けられていない場合、前記記録媒体は、前記基板の中央部に取り付けられていてもよい。
【００１５】
本発明に係る他の半導体装置の検査方法は、プローブカードを介して半導体装置に検査信号を入力し、前記検査信号に対する前記半導体装置の応答信号を、前記プローブカードを介して取得する半導体装置の検査方法であって、
前記プローブカードは、前記半導体装置に検査信号を入力する入力用プローブ針、前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針、並びに、前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線を有し
前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記前記応答信号のタイミングずれを補正するためのキャリブレーションデータを、サーバーに保持させておき、
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記サーバーから前記キャリブレーションデータを取得する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程とを具備する。
【００１６】
本発明に係る他の半導体装置の製造方法は、プローブカードを介して半導体装置に検査信号を入力し、前記検査信号に対する前記半導体装置の応答信号を、前記プローブカードを介して取得する半導体装置の検査方法であって、
前記プローブカードは、前記半導体装置に検査信号を入力する入力用プローブ針、前記検査信号に対する前記半導体装置の応答信号を取得する取得用プローブ針、並びに、前記入力用プローブ針及び前記取得用プローブ針それぞれを半導体検査装置に接続する複数の配線を有し
前記半導体検査装置に前記プローブカードを取り付ける工程と、
前記半導体検査装置が、前記前記入力用プローブ針、前記複数の配線、及び前記取得用プローブ針に起因した前記前記応答信号のタイミングずれを補正するためのキャリブレーションデータを生成し、該キャリブレーションデータを保持する工程と、
前記半導体検査装置が、前記キャリブレーションデータを用いて前記検査信号のタイミングを補正する工程と、
前記半導体検査装置が、前記プローブカードを介して、前記タイミングが補正された前記検査信号を前記半導体装置に入力する工程とを具備する。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）は、本発明の第１の実施形態に係るプローブカード３０の平面図であり、図１（Ｂ）は（Ａ）のＡ−Ａ断面図である。本図に示すプローブカード３０は、半導体検査装置（図示せず）が生成した検査信号を半導体装置（図示せず）に入力し、かつ半導体装置が検査信号に対して生成した応答信号を半導体検査装置に出力するものである。検査信号の周波数は、例えば２０ＭＨｚ以上である。
【００１８】
プローブカード３０は、円板状のカード基板３１を有している。カード基板３１の裏面には、半導体装置の外部端子（例えばバンプ）に接続するプローブ針３３ａ，３３ｂがそれぞれ複数設けられている。プローブ針３３ａは半導体装置に検査信号を入力する端子であり、プローブ針３３ｂは半導体装置から応答信号を取得する端子である。
【００１９】
プローブ針３３ａ，３３ｂは、それぞれ配線３２ａ，３２ｂに接続されている。配線３２ａ，３２ｂは半導体検査装置のヘッドに接続している。配線３２ａは半導体検査装置から検査信号が入力される配線であり、配線３２ｂは半導体検査装置に応答信号を出力する配線である。配線３２ａ，３２ｂはカード基板３１の周辺部３１ａに配線されているが、中央部３１ｂには配線されていない。
【００２０】
カード基板３１の中央部３１ｂの上面には、基板３４が取り付けられている。基板３４には不揮発メモリ３５が固定されている。不揮発メモリ３５は、例えばＥＥＰＲＯＭ（Electronically Erasable andProgrammable Read OnlyMemory）又はフラッシュメモリーである。不揮発メモリ３５には、プローブカード３０のプローブ針３３ａ，３３ｂ及び配線３２ａ，３２ｂのばらつきに起因した信号の伝送ずれを補正する為のキャリブレーションデータが格納されている。中央部３１ｂには配線３２ａ，３２ｂが配線されていないため、不揮発メモリ３５が格納しているキャリブレーションデータが配線３２ａ，３２ｂから生じる電磁波によって影響を受けることを抑制できる。
なお、不揮発メモリ３５は、基板３４を介してカード基板３１の配線（図示せず）に接続されている。
【００２１】
次に、図２のフローチャート及び図３のブロック図を参照して、プローブカード３０の不揮発メモリ３５にキャリブレーションデータを格納する方法について説明する。図３は、プローブカード３０の不揮発メモリ３５にキャリブレーションデータを格納する場合における、装置の構成及び信号の流れを示している。キャリブレーションデータを格納する前は、不揮発メモリ３５はプローブカード３０に取り付けられていない。
【００２２】
まず、予めキャリブレーションが行われている半導体検査装置１０及びヘッド２０を準備する。次いで、プローブカード３０を半導体検査装置１０のヘッド２０に接続し（図２のＳ２）、短絡治具４０によって、検査信号入力用のプローブ針３３ａ（図１（Ｂ）に図示）と、応答信号取得用のプローブ針３３ｂ（図１（Ｂ）に図示）とを短絡する（図２のＳ４）。これにより、装置は図３の構成になる。
【００２３】
次いで、プローブカード３０のキャリブレーションを実行し、キャリブレーションデータを生成する（図２のＳ６）。キャリブレーションにおける信号の流れは図３の通りである。まず、半導体検査装置１０が検査信号を生成し、この検査信号を、ヘッド２０及びプローブカード３０の配線３２ａ（図１（Ｂ）に図示）を介して、複数のプローブ針３３ａそれぞれに入力する。入力されたけんさ信号は、短絡治具４０を介して、応答信号として複数のプローブ針３３ｂそれぞれに入力される。入力された複数の応答信号は、プローブカード３０内の配線３２ｂ及びヘッド２０を介して、半導体検査装置１０に出力される。半導体検査装置は、入力された複数の応答信号相互間のタイミングずれを測定し、そのずれ量を示すデータを、キャリブレーションデータとする。
【００２４】
次いで、半導体検査装置１０が、生成したキャリブレーションデータを、不揮発メモリ３５に格納する（図２のＳ８）。その後、不揮発メモリ３５をプローブカード３０に取り付ける。
【００２５】
なお、不揮発メモリ３５がプローブカード３０に取り付けられた後に、キャリブレーションデータの生成及び格納を行ってもよい。この場合、キャリブレーションデータの格納は、ヘッド２０及びプローブカード３０の配線３２ａ，３２ｂを介して行われる。
【００２６】
次に、図４のフローチャート及び図５のブロック図を参照して、プローブカード３０を用いて半導体装置１を検査する方法について説明する。図５は、半導体装置１を検査する場合の装置の構成及び信号の流れを示している。
【００２７】
まず、検査に用いる半導体検査装置１０及びヘッド２０のキャリブレーションを実行する（図４のＳ１２）。次いで、キャリブレーションを行った半導体検査装置１０のヘッド２０に、プローブカード３０を固定する（図４のＳ１４）。このプローブカード３０の不揮発メモリ３５にはキャリブレーションデータが格納されている。これにより、装置は図５に示す構成になる。
【００２８】
次いで、半導体検査装置１０は、不揮発メモリ３５からキャリブレーションデータを読み出し（図４のＳ１６）、このキャリブレーションデータに基づいて、検査信号のタイミングを、複数の入力用のプローブ針３３ａそれぞれ毎に補正する（図４のＳ１８）。次いで、半導体検査装置１０は検査信号を半導体装置１に入力し、半導体装置１の検査を行う（図４のＳ２０）。プローブカード３０に起因した信号のタイミングずれが補正されているため、半導体装置１の検査精度が従来と比べて向上する。
【００２９】
以上、本実施形態によれば、半導体装置の検査を行う場合に、半導体検査装置１０、ヘッド２０及びプローブカード３０のすべてに起因した、信号のタイミングずれがキャリブレーションされる。従って、検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる
【００３０】
また、プローブカード３０のキャリブレーションデータは、プローブカード３０に取り付けられた不揮発メモリ３５に格納されている。従って、プローブカード３０を他の半導体検査装置１０のヘッド２０に付け替えた場合でも、付け替え先の半導体検査装置１０においてプローブカード３０のキャリブレーションデータを測定する必要がない。従って、付け替え先の半導体検査装置１０において、プローブカード３０に起因した信号のタイミングずれを容易に補正することができる。
【００３１】
図６は、本発明の第２の実施形態に係る半導体装置を検査する装置及び信号の流れを説明するブロック図である。本実施形態に係る装置は、以下の点を除いて第１の実施形態の図５に示す装置と同一である。まず、プローブカード３０には不揮発メモリ３５が取り付けられていない。そして、半導体検査装置１０は、有線又は無線でサーバー５０と接続されており、かつ、複数のプローブカード３０それぞれのキャリブレーションデータが、サーバー５０に格納されている。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３２】
本実施形態において、プローブカード３０のキャリブレーションデータの生成方法は、第１の実施形態と同一である。ただし、生成したキャリブレーションデータは、半導体検査装置１０からサーバー５０に、このプローブカード３０のＩＤとともに送信され、このＩＤに対応付けて格納される。
【００３３】
本装置を用いて半導体装置を検査する場合、まず、半導体検査装置１０には、プローブカード３０のＩＤが入力される。この入力は、例えばオペレータが行う。次いで、半導体検査装置１０は、入力されたＩＤをサーバー５０に送信する。サーバー５０は、受信したＩＤに対応づいているキャリブレーションデータを、半導体検査装置１０に送信する。その後、半導体検査装置１０は、受信したキャリブレーションデータを用いて検査信号の発生タイミングを、複数の入力用のプローブ針それぞれ毎に補正する。次いで、半導体検査装置１０は半導体装置に検査信号を入力し、半導体装置の検査を行う。
本実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００３４】
図７は、本発明の第３の実施形態に係る半導体装置の検査装置及び信号の流れを説明するブロック図である。本図に示す半導体装置の検査装置は、半導体検査装置１０がメモリ１１を有しており、メモリ１１が半導体検査装置１０及びヘッド２０のキャリブレーションデータ及びプローブカード３０のキャリブレーションデータそれぞれを保持する。このため、プローブカード３０には不揮発メモリが設けられていない。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３５】
図８は図７の装置を用いた半導体装置の検査方法を説明するフローチャートである。まず、半導体検査装置１０及びヘッド２０のキャリブレーションデータが半導体検査装置１０によって生成され（Ｓ３２）、このキャリブレーションデータが半導体検査装置１０のメモリ１１に保持される（Ｓ３４）。次いで、半導体検査装置１０は、生成したキャリブレーションデータに基づいて、検査信号の発生タイミングを補正する（Ｓ３６）。
【００３６】
次いで、ヘッド２０にプローブカード３０が固定され（Ｓ３８）、プローブカード３０のキャリブレーションデータが半導体検査装置１０によって生成される（Ｓ４０）。キャリブレーションデータの生成方法は第１の実施形態と同一である。生成したキャリブレーションデータはメモリ１１に保持される（Ｓ４２）。次いで、半導体検査装置１０は、プローブカード３０のキャリブレーションデータに基づいて、検査信号の発生タイミングを補正し（Ｓ４４）、補正後の検査信号の発生タイミングに従って、半導体装置に検査信号を入力する（Ｓ４６）。
【００３７】
本実施形態においても、半導体検査装置１０、ヘッド２０及びプローブカード３０のすべてに起因した、信号のタイミングずれがキャリブレーションされる。従って、検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる。
【００３８】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００３９】
【図１】（Ａ）は第１の実施形態に係るプローブカード３０の平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図。
【図２】不揮発メモリ３５にキャリブレーションデータを格納する方法を説明するフローチャート。
【図３】不揮発メモリ３５にキャリブレーションデータを格納する場合における、装置の構成及び信号の流れを示す図。
【図４】プローブカード３０を用いて半導体装置を検査する方法を説明するフローチャート。
【図５】半導体装置を検査する場合における、装置の構成及び信号の流れを示す図。
【図６】第２の実施形態に係る半導体装置を検査する装置の構成及び信号の流れを説明するブロック図。
【図７】第３の実施形態に係る半導体装置の検査装置及び信号の流れを説明するブロック図。
【図８】図７の装置を用いた半導体装置の検査方法を説明するフローチャート。
【図９】従来の半導体装置の検査方法を説明するフローチャート。
【符号の説明】
【００４０】
１…半導体装置、１０…半導体検査装置、１１…メモリ、２０…ヘッド、３０…プローブカード、３１…カード基板、３１ａ…周辺部、３１ｂ…中央部、３２ａ，３２ｂ…配線、３３ａ，３３ｂ…プローブ針、３４…基板、３５…不揮発メモリ、４０…短絡治具、５０…サーバー
【図１】
2007040727.tif 000003
【図２】
2007040727.tif 000004
【図３】
2007040727.tif 000005
【図４】
2007040727.tif 000006
【図５】
2007040727.tif 000007
【図６】
2007040727.tif 000008
【図７】
2007040727.tif 000009
【図８】
2007040727.tif 000010
【図９】
2007040727.tif 000011