(57)【要約】【課題】  連続発振レーザを用いた高品質多結晶シリコン（帯状結晶）層の形成における凝集の発生を抑制して得られた高品質で均質な高品質多結晶シリコン（帯状結晶）層に薄膜トランジスタ等を作り込むことで歩留まりを向上した表示装置を提供する。【解決手段】  ガラス基板１０１の上に窒化シリコン膜１０２と酸化シリコン膜１０３からなる下地膜上に成膜した非晶質または多結晶の半導体膜（シリコン基膜）１０４の表面に、膜厚が１．６ｎｍ以上のキャップ層３０１を形成するキャップ層形成工程と、キャップ層３０１を介して前記半導体膜１０４に連続発振レーザ１０５を照射しながら走査することにより、半導体膜１０４に帯状結晶を形成する帯状結晶形成工程とを備える。【選択図】    図１
2007142027.tif 000002
【特許請求の範囲】
【請求項１】
非晶質または多結晶の半導体膜の表面に、膜厚が１．６ｎｍ以上のキャップ層を形成するキャップ層形成工程と、
前記キャップ層を介して前記半導体膜に連続発振レーザを照射しながら走査することにより、前記半導体膜に帯状結晶を形成する帯状結晶形成工程とを備えることを特徴とする表示装置の製造方法。
【請求項２】
前記キャップ層の膜厚は１．６ｎｍ以上、２．３ｎｍ以下であることを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記半導体膜はシリコンを含むことを特徴とする請求項１または２に記載の表示装置の製造方法。
【請求項４】
前記キャップ層は酸化膜であることを特徴とする請求項１から３の何れかに記載の表示装置の製造方法。
【請求項５】
前記キャップ層は、オゾンを含む溶液による処理、オゾン雰囲気にさらす処理、オゾン雰囲気での紫外線照射、酸素雰囲気でのプラズマ処理、酸素雰囲気または大気雰囲気での熱処理、酸素雰囲気または大気雰囲気での加圧処理、酸素雰囲気または大気雰囲気での紫外線照射のうちの何れかによって形成することを特徴とする請求項１から４の何れかに記載の表示装置の製造方法。
【請求項６】
前記キャップ層はシリコン酸化膜よりも分極率が小さい膜であることを特徴とする請求項１から３の何れかに記載の表示装置の製造方法。
【請求項７】
前記キャップ層は窒素が添加されたシリコン酸化膜、シリコン窒化膜、シリコンカーバイド、ダイヤモンドライクカーボンの何れかであることを特徴とする請求項１から３の何れかに記載の表示装置の製造方法。
【請求項８】
前記帯状結晶形成工程よりも後に、前記キャップ層を除去するキャップ層除去工程を備えることを特徴とする請求項１から７の何れかに記載の表示装置の製造方法。
【請求項９】
前記帯状結晶形成工程よりも後に、前記キャップ層の表面に薄膜トランジスタのゲート絶縁膜として用いられるゲート絶縁膜を形成するゲート絶縁膜形成工程を備えることを特徴とする請求項１から７の何れかに記載の表示装置の製造方法。
【請求項１０】
前記連続発振レーザの走査は、前記連続発振レーザのスポット光または前記半導体膜を有する基板のうち少なくとも一方を移動させることにより行うことを特徴とする請求項１から９の何れかに記載の表示装置の製造方法。
【請求項１１】
前記連続発振レーザをパルスに変調しながら前記半導体膜に照射することを特徴とする請求項１から１０の何れかに記載の表示装置の製造方法。
【請求項１２】
前記半導体膜は、絶縁性基板の表面に形成した複数層の下地膜の最表面にシリコン酸化膜を有する下地層の上に形成され、前記下地層において、該シリコン酸化膜よりも分極率が小さい膜であることを特徴とする請求項１から１１の何れかに記載の表示装置の製造方法。
【請求項１３】
前記シリコン酸化膜よりも分極率が小さい膜は、酸素サイトのうちの複数のサイトが酸素より電気陰性度が小さい元素で置換された膜であることを特徴とする請求項１２に記載の表示装置の製造方法。
【請求項１４】
前記シリコン酸化膜よりも分極率が小さい膜は、シリコン窒化膜、シリコンカーバイド、ダイヤモンドライクカーボンの何れかであることを特徴とする請求項１３に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に形成された半導体薄膜にレーザ光を照射して結晶化することで高品質の薄膜トランジスタ等からなる駆動回路や画素回路、其の他の各種回路を有する表示装置の製造方法に好適なものである。
【背景技術】
【０００２】
マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用いたアクティブ・マトリクス方式の表示装置（または、アクティブ・マトリクス型駆動方式の表示装置）が広く使用されている。この種の表示装置の多くは、半導体膜としてシリコン膜を用いて形成された薄膜トランジスタ（ＴＦＴ）等のアクティブ素子で構成された多数の画素回路とこの画素回路に表示のための信号を供給する駆動回路とをガラス等の絶縁基板上に配置することで良質の画像を表示するものである。ここでは、上記アクティブ素子として、その典型例である薄膜トランジスタを例として説明する。
【０００３】
半導体膜としてこれまで一般的に用いられてきた非晶質シリコン半導体膜（アモルファスシリコン半導体膜、a-Si）を用いた薄膜トランジスタでは、そのキャリア（電子またはホール）移動度に代表される薄膜トランジスタの性能に限界があるために、高速、高機能が要求される回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移動度の薄膜トランジスタの実現には、アモルファスシリコン膜をあらかじめポリシリコン膜（p-Si、多結晶シリコン膜とも称する）に改質（ここでは、粒状結晶化）し、このポリシリコン膜を用いて薄膜トランジスタを形成するのが有効である。この改質のためにはエキシマレーザ光等のレーザ光（以下、単にレーザとも称する）を照射してアモルファスシリコン膜をアニールする手法（エキシマ・レーザ・アニーリング、ＥＬＡ）が用いられている。
【０００４】
ＥＬＡは、絶縁基板上に下地膜（ＳｉＮ、ＳｉＯ2等）を介して堆積したアモルファスシリコン膜に、幅が数百μｍ乃至数ｍｍ程度の線状のエキシマレーザ光を照射し、一方向に沿って１乃至数パルス毎に照射位置を移動する走査を行うことにより該アモルファスシリコン膜をアニールし、絶縁基板に成膜されているアモルファスシリコン膜をポリシリコン膜に改質する方法である。この方法で改質したポリシリコン膜に、エッチング、配線形成、イオン打ち込み等の種々の処理を施して、表示装置を構成する画素部あるいは駆動部等に薄膜トランジスタ等のアクティブ素子を有する回路を形成する。
【０００５】
こうして得られた絶縁基板を用いて液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス方式の画像表示装置を製造する。従来のエキシマレーザを用いたシリコン膜の改質では、レーザ照射部には０．０５μｍ乃至０．５μｍ程度の結晶化した多数のシリコン粒子（ポリシリコン）がランダムに成長する。このようなポリシリコン膜からなるＴＦＴの電界効果移動度としてはおよそ２００ｃｍ2／Ｖｓ以下、平均的には１２０ｃｍ2／Ｖｓ程度である。
【０００６】
さらに、高品質な半導体薄膜を得る方法として、特許文献１に示すように連続発振レーザ（ＣＷレーザ）を一方向に走査しながら半導体薄膜に照射することで、走査方向に連続した結晶を成長させ、その方向に長く伸びた帯状結晶（以下、ラテラル結晶とも称する）を形成する技術がある。さらに、あらかじめ島状又は線状に加工した半導体薄膜にＣＷレーザを照射しながら基板を走査する、あるいはレーザアニール時に熱勾配をつける、などの方法により、平坦で結晶粒が一方向に大きく成長した帯状結晶を得ることができる。このような半導体薄膜を用いたＴＦＴの電界効果移動度は、およそ３００ｃｍ2／Ｖｓ以上と高性能な特性が得られる。
【０００７】
図１４は、連続発振レーザを用いた半導体薄膜の結晶化の様子を示す模式図である。絶縁基板としてのガラス基板１０１上には、ガラスからのナトリウム（Ｎａ）不純物の浮き上がりを防止するために、シリコンナイトライド（ＳｉＮ）膜１０２及びシリコン酸化膜（ＳｉＯ2）膜１０３からなる下地膜が形成されている。この下地膜の上にシリコン基膜（プリカーサとも称する）１０４を形成する。シリコン基膜１０４はＣＶＤで成膜したアモルファスシリコン膜やポリシリコン膜、又はアモルファスシリコン膜をＥＬＡで結晶化した膜でよい。
【０００８】
このシリコン基膜１０４に連続発振レーザ１０５を照射し、該レーザの走査方向Ｓに沿って長く平坦な高品質多結晶シリコン層（帯状結晶）１０６を得る。このとき、ガラス基板のシリコン基膜１０４上の1点でのレーザの滞在時間はおよそ数μｓから数百μｓとなる。シリコン基膜１０４の溶融時間も同程度の長時間と考えられ、パルスレーザを使用したＥＬＡによる結晶化よりもはるかに溶融時間が長い。このため、溶融したシリコンに凝集が生じ、この凝集と、凝集により剥離した部分とが発生する。
【０００９】
図１５は、連続発振レーザにより発生する凝集と剥離の概念図である。図１５（a）は平面図、図１５(ｂ)は図１５（ａ）のＡ−Ｂ線に沿う断面図である。図１４と同一符号は同一部分に対応する。前記したレーザ照射において、前記の下地膜を用いた場合、シリコンが凝集した部分２０１とシリコンの剥離部分２０２とが生じる。剥離部分２０２ではシリコン層が存在しないので、この部分に薄膜トランジスタを作り込んでも動作せず、パネル全体が不良品となる。この凝集の発生頻度は約１．４個／ｃｍ2である。
【００１０】
多結晶化に関しては、アモルファスシリコン膜を脱水素し、自然酸化膜を除去して１〜１０ｎｍの酸化シリコン膜をキャップ層として形成してからＥＬＡで多結晶化する特許文献１に開示の技術が知られている。しかし、特許文献１に開示の技術は連続発振レーザにより発生する凝集と剥離については何も考慮されていない。また、連続発振レーザを用いた帯状結晶の生成に関する従来技術は、特許文献２、特許文献３、あるいは特許文献４に開示がある。また、基板の下地膜とシリコンの凝集に関連する先行技術としては、シリコン酸化膜に対し分極率の小さい膜を下地膜として、下地膜に対する濡れ性を向上し、表面張力の影響を小さくすることで凝集の発生を抑制する技術を開示する本出願人の出願（特許文献５）がある。
【特許文献１】特開２００３−１５８１３５号公報
【特許文献２】特開２００２−２２２９５９号公報
【特許文献３】特開２００３−１２４１３６号公報
【特許文献４】特開２００３−８６５０５号公報
【特許文献５】特願２００４−１９５１５０号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
高品質多結晶シリコン層（帯状結晶）を得るための結晶化方法の一つとして、連続発振レーザを用い、結晶成長を連続かつ成長方向制御する方法がある（特許文献２〜３参照）。しかし、この方法では、シリコン（図１４のシリコン基膜１０４）の溶融時間が長いため、前記したように約１．４個／ｃｍ2頻度で溶融シリコンが凝集することがある。シリコンが凝集する一方で、下地膜からシリコンが剥離した部分が生じる。剥離部分にはシリコン層が存在しないので、この部分に薄膜トランジスタを作り込んでも動作せず、パネル全体が不良品となる。
【００１２】
本発明の目的は、連続発振レーザを用いた高品質多結晶シリコン（帯状結晶）層の形成における凝集の発生を抑制して得られた高品質で均質な高品質多結晶シリコン（帯状結晶）層に薄膜トランジスタ等を作り込むことで歩留まりを向上した表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
レーザ光の照射で帯状の多結晶シリコンを形成する際の溶融シリコンの凝集を回避するためには、表面張力の影響を小さくする必要がある。溶融シリコンの表面張力を小さくする方法として、シリコン基膜の表面にキャップ層を設ける方法がある。このキャップ層としてシリコン酸化膜を用いた場合、その膜厚が１．６ｎｍ以上であれば凝集の発生頻度が減少し、２．３ｎｍ以上であれば凝集は全く発生しない。しかし、シリコン酸化膜の膜厚が２．３ｎｍ以上ではトランジスタの移動度が大きく低下する。したがって、移動度を維持し、凝集発生頻度を減少させるためには、シリコン酸化膜の膜厚は１．６ｎｍ〜２．３ｎｍとすることが必要である。
【００１４】
以上の事実に基づいて、本発明は、以下に記述する方法としたことを特徴とする。すなわち、本発明による表示装置の製造方法の構成は、
（１）非晶質または多結晶の半導体膜の表面に、膜厚が１．６ｎｍ以上のキャップ層を形成するキャップ層形成工程と、前記キャップ層を介して前記半導体膜に連続発振レーザを照射しながら走査することにより、前記半導体膜に帯状結晶を形成する帯状結晶形成工程とを備える。
【００１５】
（２）上記キャップ層の膜厚を１．６ｎｍ以上、２．３ｎｍ以下とし、上記半導体膜はシリコンを含み、上記キャップ層として酸化膜を用いる。
【００１６】
（３）上記キャップ層を、オゾンを含む溶液（例えばオゾン水）による処理、オゾン雰囲気にさらす処理、オゾン雰囲気での紫外線照射、酸素雰囲気でのプラズマ処理、酸素雰囲気または大気雰囲気での熱処理、酸素雰囲気または大気雰囲気での加圧処理、酸素雰囲気または大気雰囲気での紫外線照射のうちの何れかによって形成する。
【００１７】
（４）上記キャップ層をシリコン酸化膜よりも分極率が小さい膜とする。上記キャップ層として、窒素が添加されたシリコン酸化膜、シリコン窒化膜、シリコンカーバイド（ＳｉＣ）、ダイヤモンドライクカーボン（ＤＬＣ）の何れかを用いる。
【００１８】
（５）上記帯状結晶形成工程よりも後に、上記のキャップ層を除去するキャップ層除去工程を備える。あるいは、上記帯状結晶形成工程よりも後に、上記キャップ層の表面に薄膜トランジスタのゲート絶縁膜として用いられるゲート絶縁膜を形成するゲート絶縁膜形成工程を備える。
【００１９】
（６）上記連続発振レーザの走査は、該連続発振レーザのスポット光または上記半導体膜を有する基板のうち少なくとも一方を移動させることにより行う。上記の連続発振レーザをパルスに変調しながら上記半導体膜に照射する。
【００２０】
（７）上記半導体膜は、絶縁性基板の表面に形成した複数層の下地膜の最表面にシリコン酸化膜を有する下地層の上に形成され、該シリコン酸化膜よりも分極率が小さい膜である。シリコン酸化膜よりも分極率が小さい膜は、酸素サイトのうちの複数のサイトが酸素より電気陰性度が小さい元素で置換された膜で、例えば、シリコン窒化膜、シリコンシリコンカーバイド、ダイヤモンドライクカーボンの何れかである。
【００２１】
なお、本発明は、上記の構成および後述する本発明の詳細な説明に記載の構成に限定されるものではなく本願の特許請求の範囲に記載された発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【００２２】
基板に設ける下地膜の濡れ性が向上し、表面張力の影響が小さくなるため、凝集の発生が抑制され、剥れを低減した高品質で均質な帯状結晶の半導体薄膜が得られる。この半導体薄膜を液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス基板に形成する駆動回路、あるいは画素回路等に適用することで、高速駆動で動作特性の均一性に優れた半導体薄膜トランジスタで構成した表示装置が得られる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、ここでは半導体薄膜としては、主にシリコン（Ｓｉ）を用いることを想定しているが、Ｇｅ，ＳｉＧｅ，化合物半導体、カルコゲナイドなどの薄膜材料を用いても同様の効果がある。以下に示す実施の形態においては、一般的であるシリコンで説明する。また、本発明は、画像表示装置のためのガラス等の絶縁基板に形成された非晶質半導体膜あるいは多結晶半導体膜の改質に限るものではなく、他の基板例えばプラスチック基板やシリコンウエハ上に形成された同様の半導体膜の改質等にも同様に適用できる。
【００２４】
さらに、ここでは、使用するレーザビームとして、連続発振（ＣＷ）でＬＤ（レーザダイオード）励起Ｎｄ：ＹＶＯ4レーザの第二高調波固体レーザ（波長λ＝５３２ｎｍ）を用いることを想定しているが、アモルファスあるいはポリシリコンの半導体薄膜に対して吸収のある波長、２００ｎｍから７００ｎｍの領域の波長を有するレーザが望ましい。より具体的には、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザの第
二高調波、第三高調波、第四高調波、などが適用可能であるが、出力の大きさ及び安定性を考慮すると、ＬＤ励起Ｎｄ：ＹＡＧレーザの第二高調波（波長λ＝５３２ｎｍ）あるいはＮｄ：ＹＶＯ4レーザの第二高調波が最も望ましい。またエキシマレーザ、Ａｒレーザ、半導体レーザ、固体パルスレーザ、などを用いても同様の効果が得られる。
【実施例１】
【００２５】
図１は、本発明の実施例１を説明するための高品質多結晶シリコン半導体薄膜の結晶化の様子を示す模式図である。図１４と同一符号は同一部分に対応する。図１において、ガラス基板１０１上には、ガラスからのナトリウム（Ｎａ）不純物の浮き上がりを防止するために、シリコンナイトライド（ＳｉＮ）膜１０２及びシリコン酸化膜（ＳｉＯ2）膜１０３からなる下地膜が形成されている。この下地膜の上にシリコン基膜１０４を形成する。シリコン基膜１０４はＣＶＤで成膜したアモルファスシリコン膜やポリシリコン膜、又はアモルファスシリコン膜をＥＬＡで結晶化した膜でよい。ここまでは図１４と同様である。
【００２６】
実施例１では、シリコン基膜１０４の上にキャップ層３０１を形成した後、この上に連続発振レーザを走査方向Sに沿って走査しながら照射する。このとき、キャップ層３０１はシリコン基膜１０４の表面張力の影響を小さくし、凝集を抑制する効果をもたらす。このレーザ照射で帯状結晶からなる高品質多結晶シリコン半導体薄膜１０６が得られる。符号３０２は結晶粒界を示す。なお、シリコン基材膜１０４の表面には１．０ｎｍ以下の厚さの自然酸化膜が形成されているが、自然酸化膜は膜厚が薄く、シリコンリッチなため、結晶化中では自然酸化膜は存在していないと見なすことができる。
【００２７】
凝集を抑制するには、シリコンリッチではなく、ＳiＯ2構造に近い膜をキャップ層として形成させる必要がある。キャップ層は、オゾンを含む溶液（例えばオゾン水）による処理、オゾン雰囲気にさらす処理、オゾン雰囲気での紫外線照射、酸素雰囲気でのプラズマ処理、酸素雰囲気または大気雰囲気での熱処理、酸素雰囲気または大気雰囲気での加圧処理、酸素雰囲気または大気雰囲気での紫外線照射のうちの何れかによって形成する。
【００２８】
図２は、プラズマ酸化の時間とＸ線光電子分光による酸化膜の膜厚関係を説明する図である。図２の横軸はプラズマ酸化時間Ｔｐ（ｓ:秒）、縦軸はＸ線光電子分光による酸化膜の膜厚Ｆｎ（ｎｍ）である。図２において、上記したようにシリコン基膜１０４の表面には、プラズマ酸化なしでも１．０ｎｍ厚以下の酸化膜がある。これに、プラズマ酸化を２秒、４秒、１０秒、３０秒、・・と処理することで、酸化膜の膜厚は、それぞれ１．４ｎｍ、１．６ｎｍ、２．３ｎｍ、２．９ｎｍ、・・と厚くなる。
【００２９】
図３は、酸化膜の膜厚と凝集発生頻度の関係を説明する図である。図３の横軸は酸化膜の膜厚Ｆｎ（ｎｍ）、縦軸は1平方センチメートル当たりの凝集発生頻度（密度）Ｄｃ（Ｎ/cｍ2）である。図３に示されたように、酸化膜の膜厚Ｆｎの増加に伴い、凝集発生頻度Ｄｃが減少し、酸化膜の膜厚Ｆｎが２．３ｎｍ以上では全く凝集が発生しないことが分かる。
【００３０】
図４は、凝集発生のメカニズムを説明する模式図である。図４中、符号１０４はシリコン基膜、１０６は高品質多結晶シリコン半導体薄膜（帯状結晶）、６０１は微小な穴、６０２は溶融シリコン、６０３は剥離部分の広がり角（凝集が発生する部分の広がり角）を示す。図４（a）に示した如く、シリコン基膜１０４に連続発振レーザを照射することで照射部分のシリコン基膜１０４が溶融して溶融シリコン６０２となる。このレーザを走査方向Sに走査してシリコン基膜１０４を溶融して溶融シリコン６０２とする過程で、当該シリコン基膜１０４に例えば微小な穴６０１があると、この穴はレーザの走査につれて図４（b）のように、溶融シリコンの表面張力で広がって剥離部分を形成していく。剥離した溶融シリコンは、図４（c）のようにレーザの走査方向Sに沿って凝集６０５となる。
【００３１】
このとき、剥離部分の広がり角６０３は、溶融シリコンの表面張力の影響が小さくなると小さくなる。すなわち、溶融シリコンの表面張力が小さいと剥離部分が溶融シリコンの全域に広がるまでの時間が長くなる。その結果、剥離部分の広がり角６０３は小さくなる。
【００３２】
図５は、Ｘ線光電子分光による酸化膜の膜厚と剥離部分の広がり角の関係を説明する図である。図５の横軸は酸化膜の膜厚Ｆｎ（ｎｍ）、縦軸は剥離部分の広がり角６０３（°）を示す。図５において、酸化膜の膜厚が１．０ｎｍ、１．４ｎｍ、１．６ｎｍ・・と厚くなるのに伴い、剥離部分の広がり角６０３も９６°、６２°、１４°と小さくなる。酸化膜の膜厚の増加に伴う剥離部分の広がり角の縮小はシリコン表面の酸化膜により溶融シリコンの表面張力の影響を小さくさせている結果であり、凝集の発生頻度を低減させている結果でもある。
【００３３】
図６は、薄膜トランジスタの電極配置を説明する図である。図１で説明したように、連続発振レーザの走査で結晶化した帯状結晶（帯状シリコン結晶）の特徴は、その粒界３０２の延在方向が大略レーザ走査方向に揃っていることである。このシリコンを活性層とした薄膜トランジスタを作製する際には、図６に示すように、チャネル８０３となるシリコン層の粒界３０２とソース電極８０１・ドレイン電極８０２の配置方向とが平行になるようにする。
【００３４】
図７は、酸化膜の膜厚と薄膜トランジスタの移動度の関係を説明する図である。図７の横軸は酸化膜の膜厚Ｆｎ（ｎｍ）、縦軸は薄膜トランジスタの移動度μ（cｍ2/Ｖｓ）、白丸グラフはnチャネル型薄膜トランジスタ、黒丸グラフはｐチャネル型薄膜トランジスタの特性である。図７に示されたように、薄膜トランジスタの（電子またはホール）移動度は酸化膜の膜厚の増大と共に低下し、２・３ｎｍで７％ほど低下し、２・３ｎｍ以上では低下が促進されている様子が分かる。
【００３５】
以上のことから、凝集を抑制し、薄膜トランジスタの移動度を低下させないためには、酸化膜の膜厚を１．６ｎｍから２・３ｎｍの間とする必要がある。以下、上記のようなシリコン薄膜を用いたトップゲートの型のｎチャネル型（ＮＭＯＳ）薄膜トランジスタおよびｐチャネル型（ＰＭＯＳ）薄膜トランジスタの製造を説明する。
【００３６】
図８および図９は、薄膜トランジスタの製造プロセスを模式断面で説明する流れ図であり、図８の（a）〜（e）は図９の（f）〜（i）に続く。なお、各図の左はＮＭＯＳ薄膜トランジスタの製造プロセス、右はＰＭＯＳ薄膜トランジスタの製造プロセスである。
【００３７】
図８および図９において、図８（a）から図８（c）まではＮＭＯＳ、ＰＭＯＳともに同様の処理である。すなわち、ガラス基板１０１に窒化シリコン膜１０２を成膜し、その上に酸化シリコン膜１０３を成膜して下地膜とする（図８（a））。下地膜の上に前記した高品質多結晶シリコン半導体薄膜（帯状結晶）の平坦な膜（帯状結晶シリコン膜）１０６を成膜する（図８（b））。キャップ層の位置は薄膜トランジスタのゲート絶縁膜１００１と帯状結晶シリコン膜１０６の界面となる場所である。キャップ層の性質によっては薄膜トランジスタの特性に悪影響を及ぼす。よって、帯状結晶シリコン膜１０６の形成後、必要に応じてキャップ層を除去する。その後、帯状結晶シリコン膜１０６をホト・エッチングにより島状に加工する。
【００３８】
ポリシリコン膜１０６を覆ってゲート絶縁膜１００１を形成する（図８（c））。以下、ＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジスタとでプロセスが異なる。なお、以下のプロセスでは、ホト・リソ工程の詳細は省略する。
【００３９】
図８および図９の左に示したＮＭＯＳ薄膜トランジスタについて説明する。ゲート絶縁膜１００１の上にゲート電極１００２をパターニング形成し、その上にレジスト１００５をパターニングする。自己整合ＬＤＤ層形成プロセスとして、ゲート電極１００２の成膜後、レジスト１００５を残したまま１μｍ程度サイドエッチする。この状態で、レジスト１００５をマスクとしてＮ型不純物イオンをインプランテーション（以下、インプラと称する）して帯状結晶シリコン膜１０６にソース及びドレイン層１００３を形成する。一方、ＰＭＯＳ薄膜トランジスタの方は、レジスト１００５が塗布されているため、帯状結晶シリコン膜１０６にイオンは打ち込まれない（図８（ｄ））。
【００４０】
レジスト１００５を除去し、ＮＭＯＳ薄膜トランジスタ側では、ゲート電極１００２をマスクとしてＮ-インプラ（低濃度のＮ型不純物のインプラ）し、ソース・ドレイン層１００３よりも低濃度のＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層１００４を形成する（図８（e））。一方、ＰＭＯＳ薄膜トランジスタの方はゲート電極１００２で覆われているため、帯状結晶シリコン膜１０６にイオンは打ち込まれない。
【００４１】
次に、ＰＭＯＳ薄膜トランジスタの形成のため、レジスト１００５を全面塗布し、ＰＭＯＳ薄膜トランジスタのゲート電極１００２をエッチングして形成する。この状態で、帯状結晶シリコン膜１０６にｐ型不純物イオンのインプラを行い、ソース・ドレイン層１００３を形成する。一方、ＮＭＯＳ薄膜トランジスタの方はレジスト１００５が塗布されているため、帯状結晶シリコン膜１０６にイオンは打ち込まれない（図８（f））。図８（ｇ）にレジストを除去し、層間絶縁膜１００６および配線形成前までのＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジスタの断面を示す。
【００４２】
レジストを除去した後、全面に層間絶縁膜１００６を形成し（図８（h））、この層間絶縁膜１００６にホト・エッチング加工でソース・ドレイン層１００３へのコンタクトホールを形成して、ソース・ドレイン層１００３に接続したソース・ドレイン電極１００７を形成する（図８（i））。このようにして、表示装置の画素部および回路部の薄膜トランジスタを形成する。
【００４３】
図１０は、ＮＭＯＳ シングル ドレイン薄膜トランジスタ単体（a）とＰＭＯＳ ＬＤＤ薄膜トランジスタの構造を示す断面図である。図８と図９では、ＮＭＯＳ ＬＤＤ薄膜トランジスタとＰＭＯＳ シングル ドレイン薄膜トランジスタを例として説明したが、図１０に示したＮＭＯＳ シングル ドレイン薄膜トランジスタとＰＭＯＳ ＬＤＤ薄膜トランジスタについても同様にして製作できる。
【００４４】
本発明の表示装置における薄膜トランジスタ回路としては、図８と図９で説明したＮＭＯＳ ＬＤＤ薄膜トランジスタ単体、あるいはＰＭＯＳ シングル ドレイン薄膜トランジスタ単体、もしくは図１０に示したＮＭＯＳ シングル ドレイン薄膜トランジスタ単体あるいはＰＭＯＳ ＬＤＤ薄膜トランジスタ単体、さらにはこれら各種薄膜トランジスタの組み合わせたＣＭＯＳ薄膜トランジスタとすることができる。なお、ＣＭＯＳ薄膜トランジスタは必須ではなく、単チャネル薄膜トランジスタであってもよい。
【００４５】
一般的に、凝集を抑制するために、溶融シリコンの表面張力の影響を小さくするには、ぬれ性のよい膜と接触させればよい。ぬれ性のよい膜とは分極率の小さな膜である。シリコン酸化膜の分極率を小さくするには、シリコンと酸素の結合をシリコンと窒素の結合に変えて窒素が添加されたシリコン酸化膜とすることで可能となる。また、シリコン酸化膜より分極率の小さい膜として、シリコン窒化膜、シリコンカーバイド（ＳｉＣ）、ダイヤモンドライクカーボン（ＤＬＣ）などがある。
【００４６】
図１１は、シリコン基膜の上のキャップ層にシリコン酸化膜に代えてぬれ性のよいキャップ層を形成した後に、連続発振レーザで帯状シリコン結晶化を行う様子を説明する図である。
【００４７】
また、凝集をさらに抑制するためには、キャップ層だけではなく、図１１に示したシリコン基膜に接する下地膜１２０２も重要である。ぬれ性のよい膜を、シリコン基膜に接する下地膜１２０２、キャップ層１２０１の両方に形成して結晶化する。これにより、凝集抑制効果をさらに向上させることができる。
【００４８】
図１２は、本発明の製造方法により製造する表示装置のガラス基板に形成される回路構成例の説明図である。ガラス基板５０１はアクティブ・マトリクス基板または薄膜トランジスタ基板（ＴＦＴ基板）とも称する。このガラス基板５０１は、線順次方式の液晶表示装置用のアクティブ・マトリクス基板である。ガラス基板５０１に形成される薄膜トランジスタ回路は、その大部分に画素領域（画像表示領域）５０２を有する。
【００４９】
画素領域５０２にマトリクス配列される画素（画素回路）５０３は、データ線５０４とゲート線５０５の交差部に設けられる。画素５０３は、スイッチとして働く薄膜トランジスタＴＦＴと、画素電極で構成される。ガラス基板５０１上の画素領域５０２の外側で該画素領域５０２に形成された多数の画素５０３に駆動信号を供給する回路を形成した駆動回路領域を配置する。
【００５０】
画素領域５０２の一方の長辺（図１２では上辺）に、デジタル化された表示データをデジタル・アナログ変換器５０６に順次読み込ませる役割を持つシフトレジスタ５０７、デジタル化された表示データを階調電圧信号として出力するデジタル・アナログ変換器５０６、デジタル・アナログ変換器５０６からの階調信号を増幅して所望の階調電圧を得るレベルシフタ５０８、バッファ回路５０９、隣接画素で階調電圧の極性を反転させるサンプリングスイッチ５１０が配置されている。
【００５１】
画素領域５０２の短辺（図１２では左辺）には、画素電極５０３を構成する薄膜トランジスタＴＦＴのゲートを順次開いてゆくためのシフトレジスタ５１１、レベルシフタ５１２が配置されている。
【００５２】
また、上記回路群の周辺には、信号源(システムＬＳＩ)５１３から送られた画像データをディスプレイへ取り込み、信号変換を行うインタフェース５１４、階調信号発生器５１４、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器５１５等が配置されている。
【００５３】
これらの回路群の内、インタフェース５１４、クロック信号発生器５１５、ドレイン側のシフトレジスタ５０７、ゲート側シフトレジスタ５１１、デジタル・アナログ変換器５０６といった回路は、デジタル信号を処理するため、高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。一方、画素５０３は液晶に電圧を印加し、液晶の透過率を変調するための回路であり、階調を出すためには、高電圧駆動とならざるをえない。また一定時間電圧を保持するためには、スイッチングをするトランジスタは低リーク電流でなければならない。低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタ５０８、ゲート側レベルシフタ５１２、バッファ回路５０９、サンプリングスイッチ５１０は、画素へ高電圧のアナログ信号を送るため、高電圧駆動が要求される。
【００５４】
このように、ガラス基板上に、画像表示用の回路を作製するためには、相反する複数の仕様の薄膜トランジスタＴＦＴを同時に搭載する必要がある。そのため、インタフェース５１４、クロック信号発生器５１５、ドレイン側のシフトレジスタ５０７、ゲート側シフトレジスタ５１１、デジタル・アナログ変換器５０６の部分には前記した高品質多結晶シリコン膜（帯状結晶のシリコン膜）を採用する。高品質多結晶シリコン膜を適用する範囲を参照符号５１６、５１７で示す。
【００５５】
上記の薄膜トランジスタ群により、従来はアクティブ・マトリクス基板を構成するガラス基板上に形成された画像領域５０２の外周にＬＳＩチップとして搭載されていた高速回路群を同一ガラス基板５０１内に直接形成することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部の非画素領域の削減、すなわち画素領域の拡大が可能となる。また、ＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化が、パネル製造工程で可能となる。なお、本発明の半導体回路ＬＳＩチップに適用し、これを従来と同様にパネル周辺部に実装することもできる。
【００５６】
図１３は、本発明により製造した表示装置としての液晶表示装置の構成例を説明する模式図である。アクティブ・マトリクス基板を構成する第1のガラス基板５０１１上に、マトリクス状に配置された複数の画素電極５０３１、上記画素電極に表示信号を入力する回路５０７１及び５１１１、及び画像表示のために必要なその他の周辺回路群５１８０を形成し、配向膜５１９０を印刷法により塗布してアクティブ・マトリクス基板とする。
【００５７】
一方、カラーフィルタ基板を構成する第２のガラス基板５２１１上に対向電極５２１２、カラーフィルタ５２１３、配向膜５２１４を同様に塗布して構成される。このカラーフィルタ基板をアクティブ・マトリクス基板と貼り合わせる。対向する配向膜５１９０と５２１４の間に、液晶５２１５を真空注入により充填し、封止剤５２１６により液晶を封止する。その後、第1のガラス基板５０１１と第２のガラス基板５２１１の外面にそれぞれ偏光板５２１７、５２１８を貼り付ける。そして、アクティブ・マトリクス基板の背面にバックライト５２１９を配置して液晶表示装置が完成する。
【００５８】
この液晶表示装置によれば、画素とこの画素を駆動する駆動回路およびその他の周辺回路を、それらの要求特性に応じてアクティブ・マトリクス基板上に直接形成することが可能となり、画素領域を拡大した、高速、高解像度を有する表示品質の良好な液晶表示装置を得ることができる。
【００５９】
本発明の表示装置の製造方法は上記した液晶表示装置のアクティブ・マトリクス基板に限るものではなく、また特許請求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば有機ＥＬ表示装置等の各種の表示装置の製造にも適用することもできる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施例１を説明するための高品質多結晶シリコン半導体薄膜の結晶化の様子を示す模式図である。
【図２】プラズマ酸化の時間とＸ線光電子分光による酸化膜の膜厚関係を説明する図である。
【図３】酸化膜の膜厚と凝集発生頻度の関係を説明する図である。
【図４】凝集発生のメカニズムを説明する模式図である。
【図５】Ｘ線光電子分光による酸化膜の膜厚と剥離部分の広がり角の関係を説明する図である。
【図６】薄膜トランジスタの電極配置を説明する図である。
【図７】酸化膜の膜厚と薄膜トランジスタの移動度の関係を説明する図である。
【図８】薄膜トランジスタの製造プロセスを模式断面で説明する流れ図である。
【図９】薄膜トランジスタの製造プロセスを模式断面で説明する図８に続く流れ図である。
【図１０】ＮＭＯＳ シングル ドレイン薄膜トランジスタ単体（a）とＰＭＯＳ ＬＤＤ薄膜トランジスタの構造を示す断面図である。
【図１１】シリコン基膜の上のキャップ層にシリコン酸化膜に代えてぬれ性のよいキャップ層を形成した後に、連続発振レーザで帯状シリコン結晶化を行う様子を説明する図である。
【図１２】本発明の製造方法により製造する表示装置のガラス基板に形成される回路構成例の説明図である。
【図１３】本発明により製造した表示装置としての液晶表示装置の構成例を説明する模式図である。
【図１４】連続発振レーザを用いた半導体薄膜の結晶化の様子を示す模式図である。
【図１５】連続発振レーザにより発生する凝集と剥離の概念図である。
【符号の説明】
【００６１】
１０１・・・ガラス基板、１０２・・・シリコンナイトライド（ＳｉＮ）膜、１０３・・・シリコン酸化膜（ＳｉＯ2）膜、１０４・・・シリコン基膜、１０５・・・連続発振レーザ、１０６・・・平坦なポリシリコン膜、２０１（６０５）・・・凝集部分、２０２（６０４）・・・剥離部分、３０１・・・キャップ層、３０２・・・粒界、６０１・・・穴、６０２・・・溶融シリコン、６０３・・・剥離部分の広がり角。
【図１】
2007142027.tif 000003
【図２】
2007142027.tif 000004
【図３】
2007142027.tif 000005
【図４】
2007142027.tif 000006
【図５】
2007142027.tif 000007
【図６】
2007142027.tif 000008
【図７】
2007142027.tif 000009
【図８】
2007142027.tif 000010
【図９】
2007142027.tif 000011
【図１０】
2007142027.tif 000012
【図１１】
2007142027.tif 000013
【図１２】
2007142027.tif 000014
【図１３】
2007142027.tif 000015
【図１４】
2007142027.tif 000016
【図１５】
2007142027.tif 000017