(57)【要約】【課題】  Ｑ値の悪化を防止し、ＲＦ特性を改善できるようにした同調回路を提供する。【解決手段】  少なくとも、第１の可変容量素子２１ａと第２の可変容量素子３１ａとを直列接続した第１の回路Ｋ１と、前記第１の回路Ｋ１に並列接続され且つ前記第１の回路Ｋ１とともに共振回路を形成するインダクタンス素子２３ａと、互いに直列接続されたスイッチ素子２６ａと第３の抵抗２７ａとを有するとともに前記第１の回路Ｋ１に対して並列に接続された第１の回路Ｋ２と、前記第１の可変容量素子２１ａの両端にそれぞれ接続され且つ所定の同調電圧Ｖｔを印加する第１及び第２の抵抗２４ａ，２５ａと、を有するものとした。【選択図】図１
2007068069.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、第１の可変容量素子と第２の可変容量素子とを直列接続した第１の回路と、前記第１の回路に並列接続され且つ前記第１の回路とともに共振回路を形成するインダクタンス素子と、互いに直列接続されたスイッチ素子と第３の抵抗とを有するとともに前記第１の回路に対して並列に接続された第２の回路と、前記第１の可変容量素子の両端にそれぞれ接続され且つ所定の同調電圧を印加する第１及び第２の抵抗と、を有することを特徴とする同調回路。
【請求項２】
前記第２の可変容量素子の一端に印加される電圧を可変して前記共振回路の素子のばらつきを補正する同調調整回路と、が設けられていることを特徴とする請求項１記載の同調回路。
【請求項３】
前記第１の抵抗と前記第２の抵抗とが同じ大きさの抵抗値であることを特徴とする請求項１または２記載の同調回路。
【請求項４】
前記可変容量素子が可変容量ダイオードであることを特徴とする請求項１ないし３のいずれか一項に記載の同調回路。
【請求項５】
前記スイッチ素子がＭＯＳ型のＦＥＴまたはバイポーラ型のトランジスタであることを特徴とする請求項１ないし４のいずれか一項に記載の同調回路。
【請求項６】
前記同調調整回路が、前記コンデンサに並列接続された第４の抵抗と、切換素子と回路ごとに異なる調整抵抗とを直列接続することにより形成される複数の電圧調整回路と、前記第２の可変容量素子と前記第４の抵抗及び前記複数の電圧調整回路との接続点に対し所定の電圧を印加する第５の抵抗と、を有することを特徴とする請求項２ないし５のいずれか一項に記載の同調回路。
【請求項７】
複数の電圧調整回路に設けられた各切換素子の切り換え動作が、所定のビット数からなる制御信号により行われるようにしたことを特徴とする請求項６記載の同調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンチューナなどに搭載される同調回路に係わり、特にＱ値の悪化を防止し、ＲＦ特性を改善できるようにした同調回路に関する。
【背景技術】
【０００２】
本発明に関する先行技術としては、例えば以下に示すような特許文献１などが存在する。
【０００３】
特許文献１に示すように、従来のテレビジョンチューナは、ＶＨＦ帯のロー・バンドまたはハイ・バンドに同調するように切り換えられるバンド切換型の入力同調回路１と、高周波増幅回路２と、段間同調回路３などを有して構成されている。
【０００４】
前記段間同調回路３は複同調回路で構成され、一次側及び二次側共にそれぞれインダクタンス素子３ａ，３ｃ、コンデンサ及びバラクタダイオード３ｂ，３ｄからなる（並列）共振回路を有する。そして、各インダクタンス素子３ａ，３ｃの一部がスイッチダイオード等からなるスイッチ手段３ｅ，３ｆによって短絡されることでＶＨＦ帯のロー・バンド又はハイ・バンドのテレビジョン信号に同調するように切り換えられる。すなわち、前記スイッチ手段３ｅ，３ｆをオン状態に切り換えると周波数の高いハイ・バンドのテレビジョン信号を選択することができ、オフ状態に切り換えると周波数の低いロー・バンドのテレビジョン信号を選択することができるようになっている。
【０００５】
なお、同調周波数を設定するための同調電圧Ｖｔはバラクタダイオード３ｂ，３ｄのカソードに印加される。
【特許文献１】特開２００３−３０９７７７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、共振回路の共振周波数ｆは、ｆ＝（１／（２π√Ｌ・Ｃ））で規定されるため、インダクタンス素子の値を小さくすることにより、同調回路は周波数の高いハイ・バンドに同調することが可能になる。
【０００７】
上記同調回路は並列共振回路であるところ、前記並列共振回路のＱ値はインダクタンス素子の値に比例（Ｑ∝Ｌ）する関係にある。また帯域幅ＢＷは前記Ｑ値に逆比例（ＢＷ＝ｆ２−ｆ１＝∝１／Ｑ）する関係にある。このため、前記インダクタンス素子の値が小さくするとＱ値が低下するが、同時に帯域幅ＢＷは拡大するという関係がある。
【０００８】
上記従来の構成では周波数の高いハイ・バンドに同調するときに、前記スイッチダイオードをオン状態に切り換え、インダクタンス素子の値を小さくする構成である。このため、上記の原理に基づけばハイ・バンド同調時には帯域幅ＢＷが広がることになる。
【０００９】
一方、上記従来の同調回路ではインダクタンス素子の中間点をスイッチダイオード（スイッチ手段）で短絡する手法が用いられてきたが、スイッチダイオードは、導通（オン）時においても数十ｍΩ〜数百ｍΩ程度のオン抵抗ＲＤＳを有する。このとき、前記オン抵抗ＲＤＳはインダクタンス素子に直列接続される形で発生する。このため、並列共振回路としては、バラクタダイオードなどからなるキャパシタ素子に、前記インダクタンス素子とオン抵抗ＲＤＳからなる直列回路が並列に接続された回路となる。そして、前記オン抵抗ＲＤＳは、前記共振回路のＱ値が低下させ、前記同調回路の帯域幅が拡大するように働くことが知られている。
【００１０】
すなわち、上記従来の同調回路ではハイ・バンド同調時に、原理的な要因による帯域幅ＢＷの拡張に加え、さらに前記スイッチダイオードのオン時におけるオン抵抗が大きいためオン時のＱが低下することにより帯域幅ＢＷが拡大されてしまう。その結果として同調周波数が高くなればなるほど、前記同調回路のＲＦ特性が劣化しやすくなるという問題があった。
【００１１】
本発明は上記従来の課題を解決するためのものであり、Ｑ値の悪化を防止し、ＲＦ特性を改善できるようにした同調回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明は、少なくとも、第１の可変容量素子と第２の可変容量素子とを直列接続した第１の回路と、前記第１の回路に並列接続され且つ前記第１の回路とともに共振回路を形成するインダクタンス素子と、互いに直列接続されたスイッチ素子と第３の抵抗とを有するとともに前記第１の回路に対して並列に接続された第２の回路と、前記第１の可変容量素子の両端にそれぞれ接続され且つ所定の同調電圧を印加する第１及び第２の抵抗と、を有することを特徴とするものである。
【００１３】
本発明では、同調回路を形成する共振回路が、これらを構成する回路内に設けられたＦＥＴやスイッチダイオードなどが発生するオン抵抗の影響を受けなくなるため、前記共振回路のＱ値の低下を防止することができ、周波数の帯域にかかわらず、一定の帯域幅で同調することでＲＦ特性を改善することができるようになる。
【００１４】
上記において、前記第２の可変容量素子の一端に印加される電圧を可変して前記共振回路の素子のばらつきを補正する同調調整回路と、が設けられていることが好ましい。
【００１５】
上記手段では、同調回路を構成する共振回路の周波数を所望の周波数に微調整することができる。このため、共振回路が多少の誤差を有する素子で構成されていたとしてもそのような誤差を吸収することが可能となり、同調回路を所望の周波数に同調させることができる。
また前記第１の抵抗と前記第２の抵抗とが同じ大きさの抵抗値であることが好ましい。
【００１６】
上記手段では、同調回路内でのバンド切り換えと、各バンドの各種チャネルへの同調とを共通の電圧（同調電圧）を用いて行うことができる。
また前記可変容量素子が可変容量ダイオードであるものが好ましい。
【００１７】
上記手段では、第１の可変容量素子を形成する可変容量ダイオードのアノード側の印加電圧を可変することによりバンドの切換を行うことができ、第２の可変容量素子を形成する可変容量ダイオードのアノード側の印加電圧を可変することにより、同調周波数の微調整を行うことができる。
【００１８】
さらに前記スイッチ素子がＭＯＳ型のＦＥＴまたはバイポーラ型のトランジスタであることが好ましい。
【００１９】
上記手段では、簡単な構成で同調回路を構成することができ、製造コストの低廉や回路の小型化などを図ることができる。
【００２０】
例えば、前記同調調整回路が、前記コンデンサに並列接続された第４の抵抗と、切換素子と回路ごとに異なる調整抵抗とを直列接続することにより形成される複数の電圧調整回路と、前記第２の可変容量素子と前記第４の抵抗及び前記複数の電圧調整回路との接続点に対し所定の電圧を印加する第５の抵抗と、を有するものとして構成することができる。
【００２１】
上記手段では、第２の可変容量ダイオードのアノードの電位を多段階に調整することができる。このため、共振回路の周波数の設定をより細かく調整することができる。
【００２２】
上記においては、複数の電圧調整回路に設けられた各切換素子の切り換え動作が、所定のビット数からなる制御信号により行われるようにしたものが好ましい。
【００２３】
上記手段では、制御信号をデジタル化することができるため、例えば制御手段からの直接的に指令に基づいて同調回路を制御することが可能となる。
【発明の効果】
【００２４】
本発明では、スイッチ素子のオン抵抗に起因してＱ値が低下することを防止することができる。
【００２５】
また帯域幅の拡大を防止することができるため、同調回路のＲＦ特性を改善することが可能となる。
【発明を実施するための最良の形態】
【００２６】
図１は本発明の第１の実施の形態として、同調回路を備えたテレビジョンチューナの概略を示す回路構成図である。
【００２７】
図１に示すように、テレビジョンチューナはＶＨＦ帯のロー・バンドまたはハイ・バンドに同調するように切り換えられるバンド切換型の入力同調回路１１と、その次段に高周波増幅回路１２が設けられている。そして、前記高周波増幅回路１２の次段に本発明の同調回路である段間同調回路２０が設けられ、前記段間同調回路２０の後段に混合回路などからなる周波数変換回路１３が設けられている。なお、高周波増幅回路１２と段間同調回路２０との間、および段間同調回路２０と周波数変換回路１との間には直流カットコンデンサが設けられている。
【００２８】
前記段間同調回路２０は、図示左手の一次側と図示右手の二次側とからなる複同調回路として構成されている。なお、前記一次側と前記二次側とは同じ構成であるため、単に「同調回路」というときは前記一次側と前記二次側の一方、または前記段間同調回路２０を指すものとする。
【００２９】
図示左手の一次側は、非グランド側に設けられた第１の可変容量素子２１ａとグランド（ＧＮＤ）側に設けられた第２の可変容量素子３１ａとが直列に接続された第１の回路Ｋ１を有している。そして、この第１の回路Ｋ１にインダクタンス素子２３ａが並列に接続されることにより共振回路が形成されている。
【００３０】
前記第１の可変容量素子２１ａの一端（非グランド側の端子）と同調電圧端子２８間には第１の抵抗２４ａが接続され、前記第１の可変容量素子２１ａの他端（グランド側の端子）と第２の可変容量素子３１ａとの接続点と同調電圧端子２８間には第２の抵抗２５ａが接続されている。
【００３１】
またスイッチ素子２６ａと抵抗値Ｒｂからなる第３の抵抗２７ａとが直列に接続され第２の回路Ｋ２が設けられており、この第２の回路Ｋ２は前記第１の可変容量素子２１ａと第２の可変容量素子３１ａからなる第１の回路Ｋ１に対し並列に接続されている。
【００３２】
同様に、図示右手の二次側も非グランド側に設けられた第１の可変容量素子２１ｂとグランド側に設けられた第２の可変容量素子３１ｂとが直列に接続された第１の回路Ｋ１を有している。そして、この第１の回路Ｋ１にインダクタンス素子２３ｂが並列に接続されることにより共振回路が形成されている。
【００３３】
前記第１の可変容量素子２１ｂの一端（非グランド側の端子）と同調電圧端子２８間には第１の抵抗２４ｂが接続され、前記第１の可変容量素子２１ｂの他端（グランド側の端子）と第２の可変容量素子３１ｂとの接続点と同調電圧端子２８間には第２の抵抗２５ｂが接続されている。
【００３４】
またスイッチ素子２６ｂと抵抗値Ｒｂからなる第３の抵抗２７ｂとが直列に接続されており、これらは前記第１の可変容量素子２１ｂと第２の可変容量素子３１ｂからなる第１の回路Ｋ１に対し並列に接続されている。
【００３５】
前記第１の可変容量素子２１ａ，２１ｂ、第２の可変容量素子３１ａ，３１ｂは、例えば可変容量ダイオード（バラクタダイオードやバリキャップダイオードともいう）などを用いられている。
【００３６】
また前記一次側の第１の抵抗２４ａと第２の抵抗２５ａ及び前記二次側の第１の抵抗２４ｂと第２の抵抗２５ｂはすべて同じ抵抗値Ｒａで形成されており、各抵抗２４ａ，２４ｂ，２５ａ，２５ｂの他端には共通の同調電圧Ｖｔが印加されるようになっている。なお、第１の抵抗（抵抗値Ｒａ）２４ａと第３の抵抗（抵抗値Ｒｂ）２７ａとは、Ｒａ＞＞Ｒｂの関係に設定されている。
【００３７】
また前記スイッチ素子２６ａ，２６ｂには、所定の電圧からなる共通のバンド切換信号ＶＢが印加されるようになっている。なお、図１においては、前記スイッチ素子２６ａ，２６ｂがＭＯＳ型のＦＥＴとして記載されているが、その他バイポーラ型のトランジスタであってもよく、あるいはリレーなどを用いて構成することも可能である。またこの実施の形態に示す前記第１の回路Ｋ２は、前記スイッチ素子２６ａ，２６ｂが非グランド側に設けられ、前記第３の抵抗２７ａ，２７ｂにグランド側が設けられる構成として示しているが、これらの関係は逆であってもよい。
【００３８】
上記同調回路の動作について説明する。
なお、以下においては一次側と二次側の動作は同一であるため、以下においては主として一次側について説明する。
【００３９】
＜ＶＨＦハイ・バンド同調時＞
段間同調回路２０をＶＨＦのハイ・バンド用に設定するには、所定の電圧からなるバンド切換信号ＶＢを前記スイッチ素子２６ａに与え、各スイッチ素子２６ａが導通（オン）状態に設定する。すると、前記第１の抵抗２４ａと第３の抵抗２７ａとが前記スイッチ素子２６ａを介して接続されるため、前記スイッチ素子２６ａのアノード側電圧Ｖａは前記第１の抵抗２４ａと第３の抵抗２７ａの抵抗分割で定まるＶａ＝{Ｒｂ／（Ｒａ＋Ｒｂ）}・Ｖｔに設定される。一方、前記スイッチ素子２６ａのカソード側電圧Ｖｂは前記同調電圧Ｖｔである。
【００４０】
このとき、前記アノード側電圧Ｖａとカソード側電圧Ｖｂとの関係はＶａ＜Ｖｂであり、前記第１の可変容量素子２１ａを構成する可変容量ダイオードには逆バイアス状態に設定される。
【００４１】
前記第１の抵抗（抵抗値Ｒａ）２４ａと第３の抵抗（抵抗値Ｒｂ）２７ａとはＲａ＞＞Ｒｂである。よって、前記第１の可変容量素子２１ａのアノードはほぼグランド電位となっているため、第1の可変容量素子２１ａの両端間には同調電圧Ｖｔが印加される。
【００４２】
一方、第２の可変容量素子３１ａのアノードとカソード間にも同調電圧Ｖｔが印加されている。
【００４３】
従って、第1の回路Ｋ１の合成容量Ｃは、第1の可変容量素子２１ａの容量と第２の可変容量素子３１ａの容量との直列接続容量となり、可変容量素子1個の場合と比べて小さくなる。
【００４４】
ここで、前記合成容量Ｃが小さくなると、共振回路の共振周波数ｆ＝（１／（２π√Ｌ・Ｃ））の関係からわかるように、前記共振周波数ｆが高域に設定されるため、前記段間同調回路２０を高い周波数であるハイ・バンド用に切り換えることができる。
【００４５】
なお、この状態で前記同調電圧Ｖｔを可変すると、ハイ・バンド帯域内に存在するいずれかのチャンネルに同調させることが可能である。
【００４６】
＜ＶＨＦロー・バンド同調時＞
次に、段間同調回路２０をＶＨＦのロー・バンド用に設定するには、前記バンド切換信号ＶＢを０[ｖ]に変更し、前記スイッチ素子２６ａを非導通（オフ）状態に切り換える。すると、前記第１の可変容量素子２１ａを構成する可変容量ダイオードのアノードおよびカソードの両端子には同じ同調電圧Ｖｔが印加され、可変容量ダイオードの両端子間の電位差を０［ｖ］に設定することができる。よって、前記第１の可変容量素子２１ａ，２１ｂの静電容量は最大静電容量Ｃmaxとなるため、直列接続されている前記第１の可変容量素子２１ａと第２の可変容量素子３１ａとの合成容量ＣもＶＨＦハイバンド同調時に比べて大きくなる。
【００４７】
よって、共振周波数ｆ＝（１／（２π√Ｌ・Ｃ））の関係からわかるように、前記段間同調回路２０を低い周波数であるロー・バンド用に切り換えることができる。
【００４８】
なお、この状態で前記同調電圧Ｖｔを変更すると、ロー・バンド帯域内に存在するいずれかのチャンネルに同調させることが可能である。
【００４９】
上記実施の形態では、スイッチ素子２６ａのオン抵抗は、並列共振回路を形成するインダクタンス素子２３ａと第１の回路Ｋ１（第１の可変容量素子２１ａと第２の可変容量素子３１ａ）に対して並列に接続されるようになり、従来のように回路内のインダクタンス素子２３ａに対し直列に接続されることがない。このため、従来のように、ハイ・バンド同調時に帯域幅ＢＷが上記の原理以上に拡大され、ＲＦ特性を劣化させるという問題が起きないようにすることができる。
【００５０】
しかも、前記共振回路のＱ値の低下を防止することができ、周波数の帯域にかかわらず、一定の帯域幅で同調することでＲＦ特性を改善することができる。
【００５１】
図２は本発明の第２の実施の形態としての同調回路を示す回路構成図である。なお、図２は図１を改良した一次側のみの構成を示すものであり、同様の構成からなる二次側については省略している。また、上記第１の実施の形態と同じ部材については同一の符号を付して説明する。
【００５２】
図２に示すように、第２の実施の形態としての同調回路２０Ｂは、非グランド側からグランド側に向かって順に並ぶ第１の可変容量素子２１ａ、第２の可変容量素子３１ａおよびコンデンサ２２ａを直列に接続してなる第１の回路Ｋ１１を有している。この実施の形態においても、前記第１の可変容量素子２１ａと第２の可変容量素子３１ａは共に可変容量ダイオードで形成されており、両者のカソードどうしが接続されている。そして、このような第１の回路Ｋ１１にインダクタンス素子２３ａが並列に接続されることにより共振回路が形成されている。
【００５３】
またスイッチ素子２６ａと抵抗値Ｒｂからなる第３の抵抗２７ａとが直列に接続され第１の回路Ｋ１２が、前記第１の可変容量素子２１ａ、第２の可変容量素子３１ａ及びコンデンサ２２ａからなる第１の回路Ｋ１１に対し並列に接続されている。
【００５４】
前記第１の可変容量素子２１ａの一端（非グランド側であるアノード端子）と同調電圧端子２８間に第１の抵抗２４ａが接続され、前記第１の可変容量素子２１ａのカソードと前記第２の可変容量素子３１のカソードとの接続点と同調電圧端子２８間に第２の抵抗２５ａが接続されている。そして、前記第１の抵抗２４ａと第２の抵抗２５ａの一端には共通の同調電圧Ｖｔが印加されるようになっている。なお、第１の抵抗（抵抗値Ｒａ）２４ａと第３の抵抗（抵抗値Ｒｂ）２７ａとが、Ｒａ＞＞Ｒｂの関係に設定されている点は上記第１の実施の形態同様である。
【００５５】
前記第２の可変容量素子３１ａのアノードと前記コンデンサ２２ａとの接続点が符号Ｐである。そして、この接続点Ｐとグランドとの間、すなわち記コンデンサ２２ａの両端には抵抗値Ｒからなる第４の抵抗３２が接続されている。また前記接続点Ｐには、後述するように電源に接続する抵抗値Ｒｄからなる第５の抵抗３３が接続されている。
【００５６】
また前記コンデンサ２２ａの非グランド側とグランドとの間には、複数の電圧調整回路が設けられている。すなわち、調整抵抗Ｒ１とこの調整抵抗Ｒ１に直列に接続された切換素子４１とからなる第１の電圧調整回路、調整抵抗Ｒ２とこの調整抵抗Ｒ２に直列に接続された切換素子４２とからなる第２の電圧調整回路、調整抵抗Ｒ３とこの調整抵抗Ｒ３に直列に接続された切換素子４３とからなる第３の電圧調整回路及び調整抵抗Ｒ４とこの調整抵抗Ｒ４に直列に接続された切換素子４４とからなる第４の電圧調整回路が、前記コンデンサ２２ａおよび第４の抵抗３２に対してそれぞれ並列接続されている。
【００５７】
なお、前記第４の抵抗３２、第５の抵抗３３および前記第１ないし第４の電圧調整回路は、後述するように同調調整回路４０を構成している。
【００５８】
後述するように、前記第１ないし第４の電圧調整回路を形成する各切換素子４１ないし４４には所定の電圧レベルからなるハイレベル信号と、例えば０[ｖ]からなるローレベル信号とで構成される４ビットの制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４が与えられることにより、前記切換素子４１ないし４４の導通（オン）及び非導通（オフ）に関する切り換え制御が行われるようになっている。
【００５９】
上記第２の実施の形態に示す同調回路の動作について説明する。
第２の実施の形態に示す同調回路の動作は、基本的には上記第１の実施の形態に示す同調回路の動作と同様である。
【００６０】
すなわち、ロー・バンドとハイ・バンドの切り換え動作は、スイッチ素子２６ａに与えられるバンド切換信号ＶＢにより行われ、スイッチ素子２６ａを導通状態（オン状態）にすると、前記第１の回路Ｋ１１の合成容量Ｃが、第１の可変容量素子２１ａと第２の可変容量素子３１ａとの直列接続容量となって小さくなるため、同調回路を高い周波数であるハイ・バンド用に切り換えることができる。一方、スイッチ素子２６ａを非導通状態（オフ状態）にすると、前記とは逆に第１の可変容量素子２１ａの静電容量が大きくなり、前記第１の回路Ｋ１１の合成容量Ｃがほぼ第２の可変容量素子３１ａの容量値と同じになり、上記ハイバンド同調時より大きくなるため、同調回路を低い周波数であるロー・バンド用に切り換えることができる。
【００６１】
そして、ロー・バンド又はハイ・バンドの状態で前記同調電圧Ｖｔを可変すると、ロー・バンド同調時にはロー・バンド帯域内のいずれかのチャンネルに同調させることでき、ハイ・バンド同調時にはハイ・バンド帯域内のいずれかのチャンネルに同調させることが可能となる。
【００６２】
次に、同調調整回路４０の動作について説明する。
図２に示す各調整抵抗Ｒ１ないしＲ４の間には、Ｒ＝Ｒ１＝２・Ｒ２＝４・Ｒ３＝８・Ｒ４、換言するとＲ１＝Ｒ，Ｒ２＝Ｒ／２，Ｒ３＝Ｒ／４，Ｒ４＝Ｒ／８が成立するように関係付けられている。
【００６３】
前記同調調整回路４０の全抵抗値をＺとすると、全抵抗値Ｚは前記切換素子４１ないし４４に与えられる制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４によって以下の表１ように設定することができる。なお、表１では「０」が各切換素子を非導通状態（オフ状態）に設定するローレベル信号を示し、「１」が導通状態（オン状態）に設定するハイレベル信号を示している。
【００６４】
【表１】
2007068069.tif 000003
【００６５】
上記のように、表１内のいずれかの組み合わせからなる制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４を前記切換素子４１，４２，４３，４４に与え、各切換素子４１，４２，４３，４４のスイッチ動作を切り換えることにより、同調調整回路４０の全抵抗値Ｚを段階的に設定することができる。なお、前記制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４は図示しない制御部から与えられる。
【００６６】
ここで、前記接続点Ｐの直流的な電位をＶｐとし、且つ前記第５の抵抗３３の一端に所定の電源電圧Ｖccを与えると、前記電位ＶｐはＶｐ＝{Ｚ／（Ｒｄ＋Ｚ）}・Ｖccで規定することができる。
【００６７】
そして、表１に示すような制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４を与えることにより、前記接続点Ｐの電位（第２の可変容量素子３１ａのアノード電位）Ｖｐを段階的に可変することが可能となる。
【００６８】
よって、共振回路を形成するコンデンサ、可変容量素子およびインダクタンス等の各素子の製造上のばらつきが大きく、所望の特性が得られないような場合であっても、前記制御信号Ｄ０，Ｄ１，Ｄ２，Ｄ４を同調調整回路４０を構成する第１ないし第４の電圧調整回路の各切換素子４１ないし４４に与えて共振回路を形成する合成容量Ｃの値を調整することにより、所望の同調特性を得ることが可能となる。
【００６９】
上記実施の形態においては、前記各切換素子４１ないし４４がＭＯＳ型のＦＥＴとして記載されているが、その他バイポーラ型のトランジスタであってもよく、あるいはリレーなどの機械的な接点素子を用いて構成することも可能である。
【００７０】
また前記各切換素子４１ないし４４がグランド側に設けられ、前記調整抵抗Ｒ１ないしＲ４が非グランド側に設けられた構成として示しているが、これらの関係は逆であってもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態として、同調回路を備えたテレビジョンチューナの概略を示す回路構成図、
【図２】本発明の第２の実施の形態としての同調回路を示す回路構成図、
【符号の説明】
【００７２】
１１  入力同調回路
１２  高周波増幅回路
１３  周波数変換回路
２０  段間同調回路
２１ａ，２１ｂ  第１の可変容量素子
２２ａ  コンデンサ
２３ａ，２３ｂ  インダクタンス素子
２４ａ，２４ｂ  第１の抵抗
２５ａ，２５ｂ  第２の抵抗
２６ａ，２６ｂ  スイッチ素子
２７ａ，２７ｂ  第３の抵抗
２８  同調電圧端子
３１ａ，３１ｂ  第２の可変容量素子
３２  第４の抵抗
３３  第５の抵抗
４０  同調調整回路
４１，４２，４３，４４  切換素子
Ｄ０，Ｄ１，Ｄ２，Ｄ４  制御信号
Ｒ１，Ｒ２，Ｒ３，Ｒ４  調整抵抗
ＶＢ  バンド切換信号
Ｖｔ  同調電圧
【図１】
2007068069.tif 000004
【図２】
2007068069.tif 000005