(57)【要約】【課題】２ステージ型コンバータにおいて、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供する。【解決手段】ＭＯＳＦＥＴ１９は、定常状態においては、昇圧回路制御ＩＣ３２により最大オンデューティ設定回路３３により設定された最大オンデューティ内でオン、オフ制御される。昇圧回路１５の出力電圧が過電圧に達すると、コンパレータ３４から過電圧検出信号としてＨレベルの信号が出力される。その過電圧検出信号に基づいてオンデューティ制限手段３５が動作され、最大オンデューティ設定回路３３の設定オンデューティが予め設定された値以下に制限される。【選択図】図１
2007274852.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を所定の電圧まで昇圧又は降圧するための変圧部と、前記変圧部の出力部にさらに絶縁コンバータを備えたＤＣ／ＤＣコンバータにおいて、
前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するスイッチング素子と、
前記スイッチング素子をオン、オフ制御する制御手段と、
前記制御手段が前記スイッチング素子を制御する際の最大オンデューティを設定する最大オンデューティ設定手段と、
前記変圧部の出力電圧が過電圧に達したことを検出する過電圧検出手段と、
前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて前記最大オンデューティ設定手段の設定オンデューティを予め設定された値以下に制限するオンデューティ制限手段と
を備えたＤＣ／ＤＣコンバータ。
【請求項２】
前記過電圧検出手段は、前記変圧部の出力部で前記出力電圧が過電圧に達したことを検出する請求項１に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに係り、詳しくは所謂２ステージ型のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
電源の電圧を所定の電圧まで昇圧又は降圧して出力するＤＣ／ＤＣコンバータにおいては、入力電圧の変動に対して出力電圧の制御が安定するように電圧制御装置（出力電圧制御用ＩＣ）が備えたエラーアンプ（誤差増幅器）のゲインが設定される。
【０００３】
ＤＣ／ＤＣコンバータとして、入力側（前段）に昇圧部（昇圧回路）を備えた第１のコンバータを備え、出力側（後段）に第２のコンバータを備えた所謂２ステージ型のコンバータがある（例えば特許文献１参照。）。このような２ステージ型のコンバータの場合、出力平滑用のＬＣフィルタとは別に、昇圧回路用のＬ（コイル）とＣ（コンデンサ）とが存在する。そして、昇圧回路における損失やリプル電流を考え、Ｌ及びＣを大きくすると、回路の共振周波数が小さく（低く）なるため、出力電圧制御用ＩＣのエラーアンプのゲインを落とさなければならなくなり、制御の応答性が悪くなる。制御の応答性が悪くなると、即ち出力電圧の制御追従性が悪くなり、入力電圧の急増、出力電流の急減に対して、昇圧電圧の制御で抑えきれずに昇圧回路の電圧が大きく跳ね上がってしまうので、素子の耐圧をその分大きくしなければならなくなる。
【０００４】
特許文献１には、コンバータの出力が過電流や過電圧となったり、昇圧回路の異常を検出したりしたときに、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させる保護回路が提案されている。
【０００５】
また、従来、通常タイプ、即ち２ステージ型コンバータでないＤＣ／ＤＣコンバータにおいて、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことが可能なＤＣ／ＤＣコンバータが提案されている（例えば特許文献２参照。）。特許文献２には、図３に示すように、電源５１の電圧を検出する電源電圧検出回路５２と、電源電圧検出回路５２にて検出された電源電圧に応じてスイッチング手段５３のオン、オフの周波数を変える周波数切換手段５４とを設けたＤＣ／ＤＣコンバータが開示されている。スイッチング手段５３のオン、オフを制御する駆動回路５５は、スイッチング手段５３のオン期間、オフ期間の最大デューティを設定する最大デューティ設定回路５６及び比較回路５７の出力によりスイッチング手段５３を駆動する。比較回路５７は、出力電圧ＶＯＵＴを検出する出力電圧検出回路５８の出力電圧と、電流検出用抵抗５９の電圧とを比較し、前者の電圧が後者の電圧よりも低くなるとハイレベルの信号を出力する。出力電圧検出回路５８の出力電圧は、前記出力電圧ＶＯＵＴが低い時に高くなり、出力電圧ＶＯＵＴが高くなると低くなるようになっている。駆動回路５５は、最大デューティ設定回路５６からの信号入力によりスイッチング手段５３をオンさせ、その後、最大デューティ時間が経過するか、あるいは、比較回路５７からハイレベルの信号が入力することにより、スイッチング手段５３をオフにする。
【特許文献１】特開２００５−２８７１９５号公報
【特許文献２】特開平７−１２１３７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示された保護回路は、コンバータの出力が過電流や過電圧となった際に、昇圧回路の制御を先に停止させた後、ハーフブリッジ部の制御を停止させることにより、昇圧回路とハーフブリッジ部との間に存在するコンデンサに荷電がたまったまま昇圧回路が直流入力を昇圧し続けて、スイッチング素子等が破損するのを防止している。即ち、コンバータの出力が過電流や過電圧となった際に、コンバータを停止せずに昇圧電圧の上昇を抑制してコンバータの運転を継続させることに関しては何ら記載がない。
【０００７】
また、特許文献２のＤＣ／ＤＣコンバータは、所定の出力電圧や出力電流を確保しつつ、スイッチング手段の破壊や劣化を防ぐことを目的としている。具体的には、電池を交換した際、あるいは出力電圧ＶＯＵＴが０ＶからＤＣ／ＤＣコンバータを起動した際に、定常時の出力電流を供給するために流す突入電流よりもはるかに大きな突入電流が、出力電圧ＶＯＵＴが所定電圧に安定するまで、スイッチング手段５３、電流検出用抵抗５９等に流れ続け、電気部品を破壊するのを防止することである。そして、最大デューティの切り換えは、ＤＣ／ＤＣコンバータの動作開始時の電源電圧に基づいて行っている。
【０００８】
即ち、２ステージ型コンバータで問題になる出力電圧の制御追従性が悪いことに起因して、定常運転状態において入力電圧の急増や出力電流の急減等に対して昇圧電圧の制御で抑えきれずに昇圧回路の電圧が高くなることに関する対策に関しては何ら示唆する記載はない。
【０００９】
本発明は、前記従来の問題に鑑みてなされたものであって、その目的は、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため請求項１に記載の発明は、直流電圧を所定の電圧まで昇圧又は降圧するための変圧部と、前記変圧部の出力部にさらに絶縁コンバータを備えたＤＣ／ＤＣコンバータである。そして、前記変圧部に備えられ、オン、オフ制御されることにより直流電圧を昇圧又は降圧するスイッチング素子と、前記スイッチング素子をオン、オフ制御する制御手段と、前記制御手段が前記スイッチング素子を制御する際の最大オンデューティを設定する最大オンデューティ設定手段と、前記変圧部の出力電圧が過電圧に達したことを検出する過電圧検出手段とを備える。また、前記過電圧検出手段が過電圧を検出した際に出力する過電圧検出信号に基づいて前記最大オンデューティ設定手段の設定オンデューティを予め設定された値以下に制限するオンデューティ制限手段を備える。
【００１１】
この発明では、制御手段によりオン、オフ制御されるスイッチング素子のオン、オフ動作により、変圧部で直流電圧が昇圧又は降圧される。制御手段は最大オンデューティ設定手段により設定されたオンデューティ内でスイッチング素子をデューティ制御する。変圧部の出力電圧が過電圧に達すると、過電圧検出手段によってそれが検出される。そして、過電圧検出手段から過電圧検出信号が出力される。オンデューティ制限手段は、過電圧検出手段から出力された過電圧検出信号を入力すると、最大オンデューティ設定手段の設定オンデューティを予め設定された値以下に制限する。その結果、スイッチング手段は、オンデューティが制限された状態でオン、オフ動作する状態となり、変圧部の昇圧電圧の上昇が抑制され、従来と異なり、昇圧電圧が変圧部を構成するコンデンサ等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。即ち、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００１２】
請求項２に記載の発明は、請求項１に記載の発明において、前記過電圧検出手段は、前記変圧部の出力部で前記出力電圧が過電圧に達したことを検出する。変圧部が過電圧状態になったことの検出は、変圧部側でも絶縁コンバータ側でも可能である。しかし、絶縁コンバータ側では出力部のコイル及びコンデンサから構成される出力フィルタにより過電圧波形がなまるため、絶縁コンバータの出力側で検出する場合は、変圧部側で検出する場合に比較して応答が遅くなり易い。この発明では、変圧部側で過電圧を検出するため、変圧部が過電圧状態になったことを絶縁コンバータ側で検出する場合に比較して、早く検出することができる。
【発明の効果】
【００１３】
本発明によれば、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した一実施形態を図１及び図２にしたがって説明する。
図１に示すように、ＤＣ／ＤＣコンバータ１１は、直流電源としてのバッテリ１４から供給される直流電圧を所定の電圧まで昇圧するための変圧部としての昇圧回路１５を備えている。昇圧回路１５の出力部には昇圧回路１５で昇圧された直流を交流に変換するハーフブリッジ部１６を備えている。昇圧回路１５は、一端がバッテリ１４のプラス端子に接続されたコイル１７と、コイル１７の他端にアノードが接続されたダイオード１８と、コイル１７及びダイオード１８の接続点にドレインが接続されるとともにソースがバッテリ１４のマイナス端子に接続されたスイッチング素子としてのＭＯＳＦＥＴ１９とを備えている。また、昇圧回路１５は、ダイオード１８のカソードとＭＯＳＦＥＴ１９の間にコンデンサ２０，２１が直列に接続されている。即ち、昇圧回路１５は、コンデンサ２０，２１を備えた昇圧チョッパ回路で構成されている。
【００１５】
ハーフブリッジ部１６は、コンデンサ２０，２１と、互いに直列に接続された２個のＭＯＳＦＥＴ２２，２３とから構成されている。即ち、昇圧回路１５及びハーフブリッジ部１６は、コンデンサ２０，２１を共用している。コンデンサ２０の一方の端子はダイオード１８のカソード及びＭＯＳＦＥＴ２２のドレインに接続され、他方の端子はコンデンサ２１の一方の端子に接続されている。また、コンデンサ２１の他方の端子はＭＯＳＦＥＴ２３のソースに接続されている。なお、昇圧回路１５とバッテリ１４との間にはコンデンサＣが接続されている。
【００１６】
ハーフブリッジ部１６はトランス２４に接続され、トランス２４の一次巻線２５は、プラス端子がコンデンサ２０及びコンデンサ２１の接続点に接続され、マイナス端子がＭＯＳＦＥＴ２２のソース及びＭＯＳＦＥＴ２３のドレインに接続されている。
【００１７】
トランス２４の二次巻線２６には整流部１３として、２個のＭＯＳＦＥＴ２７，２８と、コイル２９と、コンデンサ３０が接続されている。トランス２４の二次巻線２６のプラス端子はＭＯＳＦＥＴ２７のドレインに接続され、トランス２４の二次巻線２６のマイナス端子はＭＯＳＦＥＴ２８のドレインに接続されている。また、コイル２９の一方の端子はトランス２４の二次巻線２６のセンタータップに接続され、コイル２９の他方の端子はコンデンサ３０の一方の端子及びプラス側の出力端子１３ａに接続されている。また、コンデンサ３０の他方の端子はＭＯＳＦＥＴ２７のソース、ＭＯＳＦＥＴ２８のソース及びマイナス側の出力端子に接続されている。
【００１８】
ハーフブリッジ部１６、トランス２４、整流部１３は絶縁コンバータ４０を構成する。
昇圧回路１５を制御する制御装置３１は、ＭＯＳＦＥＴ１９をオン、オフ制御する制御手段としての昇圧回路制御ＩＣ３２と、ハーフブリッジ部１６のＭＯＳＦＥＴ２２，２３を交互にオン、オフするように制御する図示しないハーフブリッジ制御ＩＣとを備えている。昇圧回路制御ＩＣ３２は、ＭＯＳＦＥＴ１９をオン、オフ制御する際の最大オンデューティを設定する最大オンデューティ設定手段としての最大オンデューティ設定回路３３と、図示しないエラーアンプ（誤差増幅器）とを備えている。そして、通常運転時には、絶縁コンバータ４０の出力電圧Ｖｏをエラーアンプの反転入力端子に入力するとともに、非反転入力端子に入力される基準電圧とを比較して、最大オンデューティ設定回路３３で設定された最大デューティ以下でＭＯＳＦＥＴ１９をオン、オフ制御するための制御信号を出力するようになっている。昇圧回路制御ＩＣ３２から出力された制御信号は、図示しない駆動回路及びフォトカップラを介してＭＯＳＦＥＴ１９のゲートに入力されるようになっている。
【００１９】
ＭＯＳＦＥＴ２７及びＭＯＳＦＥＴ２８は、それぞれＭＯＳＦＥＴ２２及びＭＯＳＦＥＴ２３と同期して交互にオン、オフされるようになっている。そして、トランス２４の二次巻線２６に発生する交流を整流する。また、コイル２９及びコンデンサ３０は、ＭＯＳＦＥＴ２７，２８で整流された交流成分を平滑して直流出力する。
【００２０】
ＤＣ／ＤＣコンバータ１１は、昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を備えている。この実施形態では、コンパレータ３４は、昇圧回路１５の出力部に設けられ、昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを昇圧回路１５の出力部で検出する。コンパレータ３４の非反転入力端子には昇圧回路１５の出力電圧Ｖｓが入力され、コンパレータ３４の反転入力端子には基準電圧Ｖｒが入力される。基準電圧Ｖｒは、過電圧に相当する電圧に設定されており、昇圧回路１５の出力電圧Ｖｓが基準電圧Ｖｒより低いと、コンパレータ３４の出力はＬレベルとなり、昇圧回路１５の出力電圧Ｖｓが基準電圧Ｖｒより高いとコンパレータ３４の出力はＨレベルとなる。このＨレベルの出力は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号となる。
【００２１】
制御装置３１は、コンパレータ３４が過電圧を検出した際に出力する過電圧検出信号に基づいて最大オンデューティ設定回路３３の設定オンデューティを予め設定された値以下に制限するオンデューティ制限手段３５を備えている。最大オンデューティ設定回路３３は、予め設定された複数の電圧に対応して最大オンデューティを設定するように構成されている。オンデューティ制限手段３５は、図２に示すように、トランジスタＴｒと抵抗Ｒ１，Ｒ２，Ｒ３で構成され、トランジスタＴｒのベースにコンパレータ３４の出力が入力されるようになっている。また、オンデューティ制限手段３５の出力電圧Ｖｄが最大オンデューティ設定回路３３に入力されるようになっている。なお、制御装置３１は昇圧回路１５側と絶縁されているため、コンパレータ３４の出力信号は図示しないフォトカップラを介してオンデューティ制限手段３５のトランジスタＴｒに入力されるようになっている。
【００２２】
オンデューティ制限手段３５の出力電圧Ｖｄは、直流電圧Ｖｃｃが抵抗Ｒ１，Ｒ２，Ｒ３で分圧されて決定され、トランジスタＴｒがオフ状態では（１）式となる。
Ｖｄ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝Ｖｃｃ・・・（１）
また、トランジスタＴｒがオン状態では、抵抗Ｒ２と抵抗Ｒ３との合成抵抗をＲとすると、オンデューティ制限手段３５の出力電圧Ｖｄは、（２）式となる。
【００２３】
Ｖｄ＝｛Ｒ／（Ｒ１＋Ｒ）｝Ｖｃｃ・・・（２）
そして、トランジスタＴｒがオフの場合には、オンデューティ制限手段３５から定常状態の最大オンデューティに対応する電圧値となる出力電圧Ｖｄ（例えば、３Ｖ）が出力される。また、トランジスタＴｒがオンの場合には、制限されたオンデューティに対応する電圧値となる出力電圧Ｖｄ（例えば、０．５Ｖ）が出力されるようにＲ１，Ｒ２，Ｒ３の値が設定されている。
【００２４】
次に前記のように構成されたＤＣ／ＤＣコンバータ１１の作用を説明する。昇圧回路制御ＩＣ３２から出力される制御信号に基づいてＭＯＳＦＥＴ１９が所定のオンデューティでオン、オフ制御される。ＭＯＳＦＥＴ１９がオンすることによりコイル１７にエネルギーが蓄えられ、ＭＯＳＦＥＴ１９がオフすることによりコンデンサ２０，２１が充電される。
【００２５】
制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２２，２３が交互にオン、オフされ、コンデンサ２０，２１が放電されてトランス２４の一次巻線２５に交流が発生する。また、制御装置３１から出力される制御信号に基づいてＭＯＳＦＥＴ２７，２８がそれぞれＭＯＳＦＥＴ２２，２３と同期して交互にオン、オフされてトランス２４の二次巻線２６に発生する交流を整流する。そして、ＭＯＳＦＥＴ２７，２８で整流された交流成分がコイル２９及びコンデンサ３０で平滑化されて出力端子１３ａから直流が出力される。
【００２６】
定常状態では、ＭＯＳＦＥＴ１９は最大オンデューティ設定回路３３で設定された最大オンデューティ（例えば、７０％）の範囲内でオン、オフする。絶縁コンバータ４０の出力電圧Ｖｏがエラーアンプに入力され、昇圧回路制御ＩＣ３２は出力端子に接続された図示しない負荷で要求される電圧に対応する電圧が昇圧回路１５から出力されるようにＭＯＳＦＥＴ１９をオン、オフ制御する。
【００２７】
昇圧回路制御ＩＣ３２が備えているエラーアンプは制御追従性が悪いため、昇圧回路１５の入力電圧の急増、あるいは出力端子１３ａからの出力電流の急減等の際、出力端子１３ａの電圧をフィードバックして定常運転時の最大オンデューティ内でＭＯＳＦＥＴ１９のオンデューティを制御する構成では、昇圧電圧の跳ね上がりを抑制するのが難しい。この実施の形態では、コンパレータ３４（過電圧検出手段）が常に昇圧回路１５の出力電圧Ｖｓが過電圧に達したか否かを判断しており、昇圧回路１５の出力電圧Ｖｓが過電圧に達すると、コンパレータ３４から過電圧検出信号としてＨレベルの信号がオンデューティ制限手段３５に出力される。
【００２８】
オンデューティ制限手段３５は、トランジスタＴｒがオフの場合には、定常状態の最大オンデューティに対応する電圧値となる出力電圧Ｖｄが出力されている。しかし、コンパレータ３４からＨレベルの信号が出力されてトランジスタＴｒがオン状態になると、制限されたオンデューティ（例えば、２５％）に対応する電圧値となる出力電圧Ｖｄが出力される。その結果、最大オンデューティ設定回路３３において最大オンデューティが定常状態より低い制限された値に設定される。その結果、ＭＯＳＦＥＴ１９は、昇圧電圧が昇圧回路１５を構成するコンデンサ２０，２１、ＭＯＳＦＥＴ２２，２３等の素子の耐圧を超える値に跳ね上がることのないオンデューティ内でオン、オフされる。
【００２９】
オンデューティが制限された状態でＭＯＳＦＥＴ１９がオン、オフ制御され、ＤＣ／ＤＣコンバータ１１の運転が継続されて、負荷の状態あるいは入力電圧の状態が正常になり、昇圧回路１５の出力電圧Ｖｓが過電圧の状態から低下すると、コンパレータ３４の出力信号がＬレベルとなる。すると、オンデューティ制限手段３５のトランジスタＴｒがオフ状態になり、オンデューティ制限手段３５による制限状態が解除され、最大オンデューティ設定回路３３の設定最大オンデューティが定常時の大きな値に戻される。そして、ＤＣ／ＤＣコンバータ１１は、ＭＯＳＦＥＴ１９が定常状態の最大オンデューティ内でオン、オフ制御される状態になる。
【００３０】
この実施形態によれば、以下に示す効果を得ることができる。
（１）ＤＣ／ＤＣコンバータ１１は、昇圧回路１５と絶縁コンバータ４０を備えている。そして、昇圧回路１５の出力電圧Ｖｓが過電圧の状態になると、コンパレータ３４（過電圧検出手段）によりそれが検出され、直流電圧を昇圧するＭＯＳＦＥＴ１９のオン、オフ制御のオンデューティが、定常運転時の最大オンデューティより低い値に制限された状態となる。その結果、従来と異なり、昇圧回路１５の昇圧電圧（出力電圧Ｖｓ）が昇圧回路１５を構成するコンデンサ２０，２１、ＭＯＳＦＥＴ２２，２３等の素子の耐圧をオーバーするまで跳ね上がることが防止され、出力を停止せずに運転を継続することが可能になる。即ち、出力電圧制御の追従性が悪い２ステージ型コンバータにおいても、入力電圧の急増や出力電流の急減に起因する昇圧電圧の跳ね上がりに対して、素子の耐圧性を上昇させて対応しなくても、素子の破損を抑制することができる。
【００３１】
（２）コンパレータ３４（過電圧検出手段）は、昇圧回路１５の出力部で昇圧回路１５の出力電圧Ｖｓが過電圧に達したことを検出する。昇圧回路１５が過電圧状態になったことの検出は、昇圧回路１５の出力電圧でも絶縁コンバータ４０の出力電圧、即ちＤＣ／ＤＣコンバータ１１の出力電圧でも可能である。しかし、絶縁コンバータ４０の出力部はコイル２９とコンデンサ３０から構成される出力フィルタにより過電圧波形がなまるため、絶縁コンバータ４０の出力電圧で検出する場合は、昇圧回路１５の出力電圧で検出する場合に比較して応答が遅くなり易い。この実施形態では、昇圧回路１５の出力電圧で過電圧を検出するため、昇圧回路１５が過電圧状態になったことを絶縁コンバータ４０の出力電圧で検出する場合に比較して、早く検出することができる。
【００３２】
（３）昇圧回路１５はコイル１７、ダイオード１８及びコンデンサ２０，２１で構成された昇圧チョッパ回路であり、絶縁コンバータ４０はハーフブリッジ部１６を備えており、コンデンサ２０，２１を昇圧回路１５及びハーフブリッジ部１６で共用している。従って、変換手段としてフルブリッジ部を設ける場合に比較して部品点数を少なくできる。
【００３３】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  変圧部は、直流電圧を所定の電圧まで昇圧又は降圧できればよい。例えば、変圧部として昇圧回路１５に代えて、降圧回路あるいは昇降圧回路を備えていてもよい。また、ハーフブリッジ部１６に代えて、フルブリッジ型の変換回路やプッシュプル型の変換回路を備えてもよい。
【００３４】
○  整流部１３は交互にオン、オフ制御されるＭＯＳＦＥＴ２７，２８を備えた構成に限らず、トランス２４の二次巻線２６からの交流を直流に変換可能な構成であればよく、例えば、ダイオードを組み合わせた整流回路でもよい。
【００３５】
○  オン、オフ制御されるスイッチング素子としてはＭＯＳＦＥＴに限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等その他のスイッチング素子を使用してもよい。
【００３６】
○  変圧部の出力電圧が過電圧に達したことを検出する過電圧検出手段としてのコンパレータ３４を絶縁コンバータ４０の出力部に設け、出力電圧Ｖｏをコンパレータ３４の非反転入力端子に入力するようにしてもよい。
【００３７】
○  ＤＣ／ＤＣコンバータ１１の電源はバッテリ１４に限らず、交流を直流に変換した直流、即ちＡＣ／ＤＣインバータの出力であってもよい。
○  本実施形態では、制御信号等の絶縁にフォトカップラを用いたが、パルストランスを用いても良い。
【００３８】
以下の技術的思想（発明）は前記実施形態から把握できる。
・  請求項１又は請求項２に記載の発明において、昇圧チョッパ回路で構成された変圧部と、絶縁コンバータとしてハーブリッジ型の変換回路を有し、前記コンデンサが変圧部と変換回路で共用されている。
【図面の簡単な説明】
【００３９】
【図１】一実施形態のＤＣ／ＤＣコンバータの回路図。
【図２】オンデューティ制限手段の回路図。
【図３】従来技術の回路図。
【符号の説明】
【００４０】
Ｖｓ…出力電圧、１１…ＤＣ／ＤＣコンバータ、１３…整流部、１５…変圧部としての昇圧回路、１９…スイッチング素子としてのＭＯＳＦＥＴ、３２…制御手段としての昇圧回路制御ＩＣ、３３…最大オンデューティ設定手段としての最大オンデューティ設定回路、３４…過電圧検出手段としてのコンパレータ、３５…オンデューティ制限手段、４０…絶縁コンバータ。
【図１】
2007274852.tif 000003
【図２】
2007274852.tif 000004
【図３】
2007274852.tif 000005