(57)【要約】【課題】静電気による表示不良の発生を一層低減することができることが可能なアクティブマトリクス型表示装置を提供する。【解決手段】基板の非表示領域には、第１走査線Ｓｇａの始端部および第２走査線Ｓｇｂの終端部にそれぞれ位置した第１高電位補助配線ＶＧＨ１および第１低電位補助配線ＶＧＬ１と、第１走査線の終端部および第２走査線の始端部にそれぞれ位置した第２高電位補助配線ＶＧＨ２および第２低電位補助配線ＶＧＬ２と、が設けられている。非表示領域において、各第１走査線の始端部と第１高電位補助配線との間、および各第１走査線の始端部と第１低電位補助配線との間には第１保護素子３０ａ、第２保護素子３０ｂがそれぞれ接続されている。各第１走査線の終端部と第２高電位補助配線との間、および各第１走査線の終端部と第２低電位補助配線との間には、第３保護素子３０ｃ、第４保護素子３０ｄがそれぞれ接続されている。【選択図】    図２
2007093877.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、複数の第１走査線と、前記複数の第１走査線に略直交して配置される映像信号線と、
前記第１走査線および前記映像信号線の交点毎に配置される複数の表示素子と、
前記映像信号線および前記表示素子との間に接続され、前記第１走査線に制御端子が接続される画素スイッチを少なくとも含む画素回路と、
前記第１走査線の始端部に配置される第１保護回路と、
前記第１走査線の終端部に配置される第２保護回路と、を備えたアクティブマトリクス型表示装置。
【請求項２】
前記表示装置は、前記第１走査線の始端部と接続し、前記第１走査線を制御する制御信号を出力する走査線駆動回路を、前記基板上に有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記第１保護回路は、前記各第１走査線の始端部と前記第１高電位補助配線との間に接続された第１保護素子と、前記各第１走査線の始端部と前記第１低電位補助配線との間に接続された第２保護素子と、を備え、
前記第２保護回路は、前記各第１走査線の終端部と前記第２高電位補助配線との間に接続された第３保護素子と、前記各第１走査線の終端部と前記第２低電位補助配線との間に接続された第４保護素子と、を備え、
前記第１高電位補助配線および第２高電位補助配線、あるいは、前記第１低電位補助配線と前記第２低電位補助配線は異なる電位である請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記画素回路は、前記表示素子への駆動信号の出力を制御するスイッチを更に含み、前記スイッチの行ごとに、前記スイッチの制御端子に接続される第２走査線と、前記第２走査線の始端部に配置される第３保護回路と、前記第２走査線の終端部に配置される第４保護回路とを更に備えている請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記第３保護回路は、前記各第２走査線の始端部と前記第２高電位補助配線との間に接続された第５保護素子と、前記各第２走査線の始端部と前記第２低電位補助配線との間に接続された第６保護素子と、を備え、
前記第４保護回路は、前記各第２走査線の終端部と前記第１高電位補助配線との間に接続された第７保護素子と、前記各第２走査線の終端部と前記第１低電位補助配線との間に接続された第８保護素子とを備えている請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記表示装置は、前記第２走査線の始端部と接続し、前記第２走査線を制御する制御信号を出力する走査線駆動回路を、前記基板上に有している請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
前記表示装置は、前記第１走査線の始端部と接続し、前記第１走査線を制御する制御信号を出力する走査線駆動回路を、前記基板上に有し、前記第１走査線を制御する制御信号を出力する走査線駆動回路は、前記第２走査線の終端部側に配置されている請求項６に記載のアクティブマトリクス型表示装置。
【請求項８】
表示素子と、それぞれトランジスタにより形成された第１スイッチおよび第２スイッチを有し前記表示素子に駆動電流を供給する画素回路とを含み、基板の表示領域上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記画素部の行毎にそれぞれ接続された複数の第１走査線および第２走査線と、
前記第１走査線を通して前記第１スイッチに第１オン電位および第１オフ電位を供給し前記第１スイッチをオン、オフ制御するとともに、前記前記第２走査線を通して前記第２スイッチに第２オン電位および第２オフ電位を供給し前記第２スイッチをオン、オフ制御する走査線駆動回路と、
前記表示領域の外側に位置した前記基板の非表示領域に設けられた保護回路と、を備え、
前記第１オン電位と第２オン電位との間、および第１オフ電位と第２オフ電位との間の少なくとも一方は電位差を有し、
前記保護回路は、前記非表示領域において、前記第１走査線の始端部および前記第２走査線の終端部にそれぞれ設けられた第１高電位補助配線および第１低電位補助配線と、前記非表示領域において、前記第１走査線の終端部および前記第２走査線の始端部にそれぞれ設けられた第２高電位補助配線および第２低電位補助配線と、
前記非表示領域において、前記各第１走査線の始端部と前記第１高電位補助配線との間に接続された第１保護素子と、前記各第１走査線の始端部と前記第１低電位補助配線との間に接続された第２保護素子と、前記各第１走査線の終端部と前記第２高電位補助配線との間に接続された第３保護素子と、前記各第１走査線の終端部と前記第２低電位補助配線との間に接続された第４保護素子と、
前記非表示領域において、前記各第２走査線の始端部と前記第２高電位補助配線との間に接続された第５保護素子と、前記各第２走査線の始端部と前記第２低電位補助配線との間に接続された第６保護素子と、前記各第２走査線の終端部と前記第１高電位補助配線との間に接続された第７保護素子と、前記各第２走査線の終端部と前記第１低電位補助配線との間に接続された第８保護素子と、を具備しているアクティブマトリクス型表示装置。
【請求項９】
前記第１ないし第８保護素子は、第１および第２端子と、前記第２端子に短絡した制御端子とを有しダイオード接続された薄膜トランジスタでそれぞれ形成され、
前記第１および第２保護素子の少なくとも一方の閾値電圧Ｖthａの絶対値と、前記第３および第４保護素子の少なくも一方の閾値電圧Ｖthｂの絶対値とは、前記電位差をＸ、αを０．０１〜０．１とした場合、α・Ｘだけ相違している請求項７に記載のアクティブマトリクス型表示装置。
【請求項１０】
前記第１ないし第８保護素子は、それぞれ半導体層で形成されたチャネル領域を有し、前記第１および第２保護素子の少なくとも一方の保護素子のチャネル長Ｌａと、前記第３および第４保護素子の少なくも一方の保護素子のチャネル長Ｌｂとは、
｜Ｌａ−Ｌｂ｜＝β・Ｘ（μｍ）、  β＝０．１〜１
の関係を満たしている請求項９に記載のアクティブマトリクス型表示装置。
【請求項１１】
前記第１スイッチおよび第２スイッチはＰチャネル型の薄膜トランジスタで形成され、前記第１高電位補助配線の電位は前記第１オフ電位に、第１低電位補助配線の電位は前記第１オン電位にそれぞれ設定され、前記第２高電位補助配線の電位は前記第２オフ電位に、第２低電位補助配線の電位は前記第２オン電位にそれぞれ設定され、前記第２オン電位は前記第１オン電位よりも低い電位に設定されている請求項１０に記載のアクティブマトリクス型表示装置。
【請求項１２】
前記第４保護素子のチャネル長は、前記第２保護素子のチャネル長よりもβ・Ｘ（μｍ）だけ長く形成されている請求項１１に記載のアクティブマトリクス型表示装置。
【請求項１３】
前記第４保護素子は、前記第２保護素子よりも１段以上多い制御端子を有している請求項１１に記載のアクティブマトリクス型表示装置。
【請求項１４】
前記第１オフ電位と第２オフ電位とは同電位に設定されている請求項１１ないし１３のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項１５】
前記画素回路は、前記第１走査線と信号線との間に接続され前記第１スイッチを構成した画素スイッチと、電圧電源間に前記表示素子と直列に接続され前記表示素子に駆動電流を供給する駆動トランジスタと、前記駆動トランジスタと表示素子との間に直列に接続され前記第２スイッチを構成した出力スイッチと、を備えている請求項８ないし１５のいずれか１項に記載のアクティブマトリクス型表示装置。
【請求項１６】
前記各トランジスタおよび駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項１５に記載のアクティブマトリクス型表示装置。
【請求項１７】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項８ないし１６のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。各画素回路は、例えば、走査線および信号線の交差位置近傍に配置された画素スイッチ、一対の電源線間で有機ＥＬ素子と直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの画素スイッチ、駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。
【０００４】
画素スイッチは対応走査線から供給されるオン電位およびオフ電位の走査信号に応答してオン、オフ制御され、対応信号線から供給される映像信号を表示画素に取り込む。この映像信号に対応する駆動トランジスタのゲート、ソース間電位はゲート制御電圧として保持容量に書き込まれ所定期間保持される。そして、駆動トランジスタは保持容量に書き込まれたゲート制御電圧に応じた電流を、出力スイッチを介して有機ＥＬ素子に供給し、画素の発光動作が行われる。出力スイッチは、対応走査線から供給される高電位および低電位の走査信号に応答してオン、オフ制御される。
【０００５】
このような複数の走査線、信号線およびスイッチ等を備えた表示装置において、例えば、静電気により走査線にオン電位あるいはオフ電位を超える電位が帯電された場合、スイッチを構成したトランジスタが損傷し、表示上の不具合を生じる可能性がある。このような静電気によるトランジスタの損傷を防止するため、表示領域の外側で、各走査線の始端部に静電気を逃がす保護回路を設けた表示装置が提案されている（例えば、特許文献１）。
【特許文献１】特開２００４−３６３２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した表示装置において、配線端経由からの静電気に対し、配線の入力端に保護回路を配置するだけでは不十分であった。
【０００７】
この発明は以上の点に鑑みなされたもので、その目的は、静電気による表示不良の発生をより低減することが可能なアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上に、複数の第１走査線と、前記複数の第１走査線に略直交して配置される映像信号線と、前記第１走査線および前記映像信号線の交点毎に配置される複数の表示素子と、前記映像信号線および前記表示素子との間に接続され、前記第１走査線に制御端子が接続される画素スイッチを少なくとも含む画素回路と、前記第１走査線の始端部に配置される第１保護回路と、前記第１走査線の終端部に配置される第２保護回路と、を備えている。
【０００９】
この発明の他の態様に係るアクティブマトリクス型表示装置は、表示素子と、それぞれトランジスタにより形成された第１スイッチおよび第２スイッチを有し前記表示素子に駆動電流を供給する画素回路とを含み、基板の表示領域上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、前記画素部の行毎にそれぞれ接続された複数の第１走査線および第２走査線と、前記第１走査線を通して前記第１スイッチに第１オン電位および第１オフ電位を供給し前記第１スイッチをオン、オフ制御するとともに、前記前記第２走査線を通して前記第２スイッチに第２オン電位および第２オフ電位を供給し前記第２スイッチをオン、オフ制御する走査線駆動回路と、前記表示領域の外側に位置した前記基板の非表示領域に設けられた保護回路と、を備え、  
前記第１オン電位と第２オン電位との間、および第１オフ電位と第２オフ電位との間の少なくとも一方は電位差を有し、  
前記保護回路は、前記非表示領域において、前記第１走査線の始端部および前記第２走査線の終端部にそれぞれ設けられた第１高電位補助配線および第１低電位補助配線と、前記非表示領域において、前記第１走査線の終端部および前記第２走査線の始端部にそれぞれ設けられた第２高電位補助配線および第２低電位補助配線と、  前記非表示領域において、前記各第１走査線の始端部と前記第１高電位補助配線との間に接続された第１保護素子と、前記各第１走査線の始端部と前記第１低電位補助配線との間に接続された第２保護素子と、前記各第１走査線の終端部と前記第２高電位補助配線との間に接続された第３保護素子と、前記各第１走査線の終端部と前記第２低電位補助配線との間に接続された第４保護素子と、前記非表示領域において、前記各第２走査線の始端部と前記第２高電位補助配線との間に接続された第５保護素子と、前記各第２走査線の始端部と前記第２低電位補助配線との間に接続された第６保護素子と、前記各第２走査線の終端部と前記第１高電位補助配線との間に接続された第７保護素子と、前記各第２走査線の終端部と前記第１低電位補助配線との間に接続された第８保護素子と、を具備している。
【発明の効果】
【００１０】
本発明によれば、静電気による表示不良の発生をより一層低減することが可能なアクティブマトリクス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置について詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１２】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第１および第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素の行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、絶縁基板８上で表示領域１１の外側に位置した非表示領域に一体的に形成されている。
【００１３】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１４】
図２に表示画素ＰＸおよび後述する保護回路の等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、第１スイッチとして機能する画素スイッチ２０、駆動トランジスタ２２、保持スイッチ２４、第２スイッチとして機能する出力スイッチ２６、およびキャパシタとしての保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、保持スイッチ２４、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１５】
本実施形態において、画素スイッチ２０、駆動トランジスタ２２、保持スイッチ２４、出力スイッチ２６をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。画素スイッチ２０、駆動トランジスタ２２、保持スイッチ２４、出力スイッチ２６の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１６】
駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｓｓと第２電圧電源線Ｖｄｄとの間で順に直列に接続されている。第１および第２電圧電源線Ｖｓｓ、Ｖｄｄは、例えば−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、そのソースが第２電圧電源線Ｖｄｄに接続され、有機ＥＬ素子１６は、一方の電極、ここではカソードが第１電圧電源線Ｖｓｓに接続されている。出力スイッチ２６は、ソースが駆動トランジスタ２２のドレインに接続されている。また、出力スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。
【００１７】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１８】
保持容量Ｃｓは、駆動トランジスタ２２のソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは対応する第１走査線Ｓｇａ（１〜ｍ）に接続されている。画素スイッチ２０は、対応する第１走査線Ｓｇａ（１〜ｍ）から供給される制御信号Ｓａに応答して対応映像信号線Ｘ（１〜ｎ）から表示画素Ｐｘに映像信号を取り込む。
【００１９】
保持スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。保持スイッチ２４は、対応する第１走査線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００２０】
次に図３を参照して、駆動トランジスタ２２および有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタ２２のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線出力スイッチ２６に接続されている。画素スイッチ２０、保持スイッチ２４、出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。なお、各薄膜トランジスタにおいて、さらにＬＤＤ領域を追加してもよい。
【００２１】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２２】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００２３】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００２４】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と対向する面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属等を用いて、光透過性を有する程度に薄く形成することで達成できる。
【００２５】
有機ＥＬ表示装置は、静電気等により、オン電位、オフ電位の範囲を超える電位が第１および第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）に帯電された場合に、第１および第２走査線から電荷を逃がす保護回路を備えている。図１および図２に示すように、各第１走査線Ｓｇａ（１〜ｍ）は、走査線駆動回路１４ａから走査線駆動回路１４ｂの近傍まで延び、絶縁基板８の非表示領域において走査線駆動回路１４ａ側に位置した始端部、および走査線駆動回路１４ｂ側に位置した終端部を有している。各第２走査線Ｓｇｂ（１〜ｍ）は、走査線駆動回路１４ｂから走査線駆動回路１４ａの近傍まで延び、絶縁基板８の非表示領域において走査線駆動回路１４ｂ側に位置した始端部、および走査線駆動回路１４ａ側に位置した終端部を有している。
【００２６】
保護回路は、絶縁基板８の非表示領域において、走査線駆動回路１４ａと表示領域１１との間を表示画素Ｐｘの列に沿ってそれぞれ延びた第１高電位補助配線ＶＧＨ１および第１低電位補助配線ＶＧＬ１を有している。第１高電位補助配線ＶＧＨ１および第１低電位補助配線ＶＧＬ１は、それぞれ走査線駆動回路１４ａを介して電圧電源に接続されている。後述するように、第１高電位補助配線ＶＧＨ１の電位は、例えば、第１走査線Ｓｇａ（１〜ｍ）に印加される画素スイッチ２０および保持スイッチ２４の第１オフ電位、ここではハイレベル、例えば、６．５Ｖ、と同一電位に設定され、また、第１低電位補助配線ＶＧＬ１の電位は、画素スイッチ２０および保持スイッチ２４の第１オン電位、ここではローレベル、例えば、−９Ｖ、と同一電位に設定されている。
【００２７】
また、保護回路は、絶縁基板８の非表示領域において、走査線駆動回路１４ｂと表示領域１１との間を表示画素Ｐｘの列に沿ってそれぞれ延びた第２高電位補助配線ＶＧＨ２および第２低電位補助配線ＶＧＬ２を有している。第２高電位補助配線ＶＧＨ２および第２低電位補助配線ＶＧＬ２は、それぞれ走査線駆動回路１４ｂを介して電圧電源に接続されている。後述するように、第２高電位補助配線ＶＧＨ２の電位は、例えば、第２走査線Ｓｇｂ（１〜ｍ）に印加される出力スイッチ２６の第２オフ電位、ここではハイレベル、例えば、６．５Ｖ、と同一電位に設定され、また、第２低電位補助配線ＶＧＬ２の電位は、出力スイッチ２６の第２オン電位、ここではローレベル、例えば、０Ｖ、と同一電位に設定されている。
【００２８】
保護回路は、それぞれ保護素子として、各第１走査線Ｓｇａ（１〜ｍ）と各補助配線との間に接続された複数の保護ダイオードを備えている。すなわち、非表示領域において、各第１走査線Ｓｇａ（１〜ｍ）の始端部と第１高電位補助配線ＶＧＨ１との間には、第１走査線から第１高電位補助配線ＶＧＨ１へ順方向電流を流す第１保護ダイオード３０ａが接続され、各第１走査線Ｓｇａ（１〜ｍ）の始端部と第１低電位補助配線ＶＧＬ１との間には、第１低電位補助配線ＶＧＬ１から第１走査線へ順方向電流を流す第２保護ダイオード３０ｂが接続されている。非表示領域において、各第１走査線Ｓｇａ（１〜ｍ）の終端部と第２高電位補助配線ＶＧＨ２との間には、第１走査線から第２高電位補助配線ＶＧＨ２へ順方向電流を流す第３保護ダイオード３０ｃが接続され、各第１走査線Ｓｇａ（１〜ｍ）の終端部と第２低電位補助配線ＶＧＬ２との間には、第２低電位補助配線ＶＧＬ２から第１走査線へ順方向電流を流す第４保護ダイオード３０ｄが接続されている。
【００２９】
第１走査線Ｓｇａ（１〜ｍ）と第１高電位補助配線ＶＧＨ１および第２高電位補助配線ＶＧＨ２との間にそれぞれ接続された第１保護ダイオード３０ａおよび第３保護ダイオード３０ｃは、それぞれ第１端子、第２端子および制御端子を有したＰチャネル型の薄膜トランジスタにより形成され、第２端子、接続端子間、ここでは、ドレイン、ゲート間が短絡したダイオード接続されている。また、第１走査線Ｓｇａ（１〜ｍ）と第１低電位補助配線ＶＧＬ１および第２低電位補助配線ＶＧＬ２との間にそれぞれ接続された第２保護ダイオード３０ｂおよび第４保護ダイオード３０ｄは、それぞれ第１端子、第２端子および制御端子を有したＮチャネル型の薄膜トランジスタにより形成され、第２端子、接続端子間、ここでは、ドレイン、ゲート間が短絡したダイオード接続されている。
【００３０】
非表示領域において、各第２走査線Ｓｇｂ（１〜ｍ）の始端部と第２高電位補助配線ＶＧＨ２との間には、第２走査線から第２高電位補助配線ＶＧＨ２へ順方向電流を流す第５保護ダイオード３２ａが接続され、各第２走査線Ｓｇｂ（１〜ｍ）の始端部と第２低電位補助配線ＶＧＬ２との間には、第２低電位補助配線ＶＧＬ２から第２走査線へ順方向電流を流す第６保護ダイオード３２ｂが接続されている。非表示領域において、各第２走査線Ｓｇｂ（１〜ｍ）の終端部と第１高電位補助配線ＶＧＨ１との間には、第２走査線から第１高電位補助配線ＶＧＨ１へ順方向電流を流す第７保護ダイオード３２ｃが接続され、各第２走査線Ｓｇｂ（１〜ｍ）の終端部と第１低電位補助配線ＶＧＬ１との間には、第１低電位補助配線ＶＧＬ１から第２走査線へ順方向電流を流す第８保護ダイオード３２ｄが接続されている。
【００３１】
第２走査線Ｓｇｂ（１〜ｍ）と第２高電位補助配線ＶＧＨ２および第１高電位補助配線ＶＧＨ１との間にそれぞれ接続された第５保護ダイオード３２ａおよび第７保護ダイオード３２ｃは、それぞれ第１端子、第２端子および制御端子を有したＰチャネル型の薄膜トランジスタにより形成され、第２端子、接続端子間、ここでは、ドレイン、ゲート間が短絡したダイオード接続されている。また、第２走査線Ｓｇｂ（１〜ｍ）と第２低電位補助配線ＶＧＬ２および第１低電位補助配線ＶＧＬ１との間にそれぞれ接続された第６保護ダイオード３２ｂおよび第８保護ダイオード３２ｄは、それぞれ第１端子、第２端子および制御端子を有したＮチャネル型の薄膜トランジスタにより形成され、第２端子、接続端子間、ここでは、ドレイン、ゲート間が短絡したダイオード接続されている。
【００３２】
次に図４および図５を参照して、保護ダイオードの構成を詳細に説明する。図４および図５は、保護ダイオードを含む有機ＥＬ表示装置の断面を示している。  
図４に示すように、第１走査線Ｓｇａ（１〜ｍ）と第１低電位補助配線ＶＧＬ１との間に接続され第２保護ダイオード３０ｂを構成したＮチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層６８を備え、この半導体層はソース領域６８ａ、ドレイン領域６８ｂ、およびソース、ドレイン領域間に位置したチャネル領域６８ｃを有している。半導体層６８に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域６８ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層６８のソース領域６８ａおよびドレイン領域６８ｂにそれぞれ接続されている。また、ゲート電極Ｇは低電位側の電極、ここではドレイン電極Ｄと短絡している。ドレイン電極Ｄは、第１低電位補助配線ＶＧＬ１に接続され、ソース電極Ｓは第１走査線Ｓｇａ（１〜ｍ）に接続さている。
【００３３】
図５に示すように、第１走査線Ｓｇａ（１〜ｍ）と第２低電位補助配線ＶＧＬ２との間に接続され第４保護ダイオード３０ｄを構成したＮチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層７０を備え、この半導体層はソース領域７０ａ、ドレイン領域７０ｂ、およびソース、ドレイン領域間に位置したチャネル領域７０ｃを有している。半導体層７０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域７０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層７０のソース領域７０ａおよびドレイン領域７０ｂにそれぞれ接続されている。また、ゲート電極Ｇは低電位側の電極、ここではドレイン電極Ｄと短絡している。ドレイン電極Ｄは、第２低電位補助配線ＶＧＬ２に接続され、ソース電極Ｓは第１走査線Ｓｇａ（１〜ｍ）に接続さている。
【００３４】
前述した通り、第１走査線Ｓｇａ（１〜ｍ）に印加される第１オフ電位と第１オン電位との電位差と、第２走査線Ｓｇｂ（１〜ｍ）に印加される第２オフ電位と第２オン電位との電位差とは互いに相違し、ここでは、第１オン電位（−９Ｖ）は第２オン電位（０Ｖ）よりも低く設定され、第１オフ電位および第２オフ電位は同電位（６．５Ｖ）に設定されている。同様に、第１高電位補助配線ＶＧＨ１および第２高電位補助配線ＶＧＨ２は同電位に設定され、第１低電位補助配線ＶＧＬ１は、第２低電位補助配線ＶＧＬ２よりも低い電位に設定されている。
【００３５】
そこで、電位の異なる第１低電位補助配線ＶＧＬ１および第２低電位補助配線ＶＧＬ２にそれぞれ接続された第２保護ダイオード３０ｂと第４保護ダイオード３０ｄとは、互いに異なる閾値電圧を有するように設定されている。第２保護ダイオード３０ｂの閾値電圧Ｖthａの絶対値と、第４保護ダイオードの閾値電圧Ｖthｂの絶対値とは、第１オン電位と第２オン電位との電位差をＸ、αを０．０１〜０．１とした場合、α・Ｘだけ相違している。ここでは、第４保護ダイオード３０ｄは、閾値電圧Ｖthｂの絶対値が第２保護ダイオードの閾値電圧Ｖthｂの絶対値よりもα・Ｘだけ大きく、すなわち、閾値電圧が深くなるように形成されている。このような閾値電圧を得るため、本実施形態によれば、第４保護ダイオード３０ｄにおけるチャネル領域７０ｃのチャネル長Ｌ２と、第２保護ダイオード３０ｂにおけるチャネル領域７０ｃのチャネル長Ｌ２とは、  
｜Ｌａ−Ｌｂ｜＝β・Ｘ（μｍ）、  β＝０．１〜１  
の関係を満たすように形成されている。ここでは、第４保護ダイオード３０ｄのチャネル長Ｌ２は、第２保護ダイオード３０ｂのチャネル長Ｌ１よりもβ・Ｘ（μｍ）だけ長く形成されている。
【００３６】
Ｐチャネル型の薄膜トランジスタで構成された第１保護ダイオード３０ａおよび第３保護ダイオード３０ｃは、それぞれ上述した第２保護ダイオード３０ｂと同一の構造を有している。また、第１低電位補助配線ＶＧＬ１および第２低電位補助配線ＶＧＬ２は同電位に設定されていることから、第１保護ダイオード３０ａおよび第３保護ダイオード３０ｃにおけるチャネル領域のチャネル長は、互いに同一に形成されている。
【００３７】
第５、第６、第７および第８保護ダイオード３２ａ、３２ｂ、３２ｃ、３２ｄは、それぞれ上述した第２保護ダイオード３０ｂと同一の構造を有している。また、第２走査線Ｓｇｂ（１〜ｍ）に印加される第２オン電位および第２オフ電位は、第１オン電位と第２オフ電位との範囲内の電位に設定されているため、第５保護ダイオード３２ａおよび第７保護ダイオード３２ｃにおけるチャネル領域のチャネル長は、互いに同一に形成され、第６保護ダイオード３２ｂおよび第８保護ダイオード３２ｄにおけるチャネル領域のチャネル長は、互いに同一に形成されている。
【００３８】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３９】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して映像信号電流ＩＢとし、複数の映像信号線Ｘ（１（１〜ｎ）に並列的に供給する。走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）を供給する。これにより、各第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）により駆動される。
【００４０】
画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図２に示すように、例えば、１行目の表示画素ＰＸの制御信号Ｓａ１が画素スイッチ２０および保持スイッチ２４をオン状態とする第１オン電位、ここでは−９Ｖ、制御信号Ｓｂ１が出力スイッチ２６をオフ状態とする第２オフ電位、ここでは６．５Ｖとなる。これにより、画素スイッチ２０および保持スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。
【００４１】
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号線Ｘ１に供給された映像信号電流ＩＢは、選択された表示画素ＰＸに供給される。表示画素ＰＸにおいて、画素スイッチ２０および保持スイッチ２４はオン状態にあり、取り込まれた映像信号電流ＩＢは、駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、第１電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘ１に書き込み電流が流れ、映像信号電流ＩＢの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。
【００４２】
次に、制御信号Ｓａ１が第１オフ電位、ここでは６．５Ｖとなり、画素スイッチ２０および保持スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がオン電位、ここでは０Ｖとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。図２に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧によりオン状態に維持され、第１電圧電源線Ｖｄｄから映像信号電流ＩＢに対応した電流量の駆動電流ＩＣを有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１が第２オフ電位となるまで発光状態を維持する。
【００４３】
一方、静電気等により第１走査線Ｓｇａ（１〜ｍ）に第１オフ電位、第１オン電位の範囲を超える電位が帯電された場合、例えば、第１オフ電位よりも大きな電位が帯電された場合、第１走査線に帯電した電荷が第１保護ダイオード３０ａおよび第３保護ダイオード３０ｃを通して第１高電位補助配線ＶＧＨ１、および第２高電位補助配線ＶＧＨ２に逃がされる。これにより、画素スイッチ２０および保持スイッチ２４への過大な電圧印加を防止し、これらスイッチの損傷を防止する。また、第１走査線Ｓｇａ（１〜ｍ）に第１オン電位よりも小さな電位が帯電された場合、第２保護ダイオード３０ｂおよび第４保護ダイオード３０ｄを通して第１低電位補助配線ＶＧＬ１および第２低電位補助配線ＶＧＬ２から第１走査線に電荷が供給される。それにより、第１走査線Ｓｇａ（１〜ｍ）は、ほぼ第１オン電位に維持される。従って、画素スイッチ２０および保持スイッチ２４への過大な電圧印加を防止し、これらスイッチの損傷を防止する。
【００４４】
ここで、第１走査線Ｓｇａ（１〜ｍ）の終端部は、第１オン電位よりも高い第２オン電位に設定された第２走査線Ｓｇｂ（１〜ｍ）用の第２低電位補助配線ＶＧＬ２に接続されている。そのため、第１走査線Ｓｇａ（１〜ｍ）に通常の第１オン電位が印加された場合、第２低電位補助配線ＶＧＬ２から第４保護ダイオード３０ｄを通して第１走査線Ｓｇａ（１〜ｍ）に電荷が供給される。しかしながら、第４保護ダイオード３０ｄは、閾値電圧Ｖthｂの絶対値が第２保護ダイオードの閾値電圧Ｖthｂの絶対値よりもα・Ｘだけ大きく、すなわち、閾値電圧が深くなるように形成されている。そのため、第１走査線Ｓｇａ（１〜ｍ）の電位が第２オン電位まで降下することがなく、第１走査線の電位はほぼ第１オン電位に維持される。従って、画素スイッチ２０および保持スイッチ２４は、第１走査線Ｓｇａ（１〜ｍ）を通して確実にオン・オフ制御される。
【００４５】
同様に、静電気等により第２走査線Ｓｇｂ（１〜ｍ）に第２オフ電位、第２オン電位の範囲を超える電位が帯電された場合、例えば、第２オフ電位よりも大きな電位が帯電された場合、第２走査線の電荷が第５保護ダイオード３２ａおよび第７保護ダイオード３２ｃを通して第２走査線から第１高電位補助配線ＶＧＨ１、および第２高電位補助配線ＶＧＨ２に電荷が逃がされる。これにより、出力スイッチ２６への過大な電圧印加を防止し、出力スイッチの損傷を防止する。また、第２走査線Ｓｇｂ（１〜ｍ）に第２オン電位よりも小さな電位が帯電された場合、第６保護ダイオード３２ｂおよび第８保護ダイオード３２ｄを通して第１低電位補助配線ＶＧＬ１、および第２低電位補助配線ＶＧＬ２から第２走査線に電荷が供給される。それにより、第２走査線Ｓｇｂ（１〜ｍ）は、ほぼ第２オン電位に維持される。従って、出力スイッチ２６への過大な電圧印加を防止し、スイッチの損傷を防止する。
【００４６】
上記のように構成された有機ＥＬ表示装置によれば、第１走査線の始端部および終端部に接続された保護回路を設けることにより、静電気から画素回路のスイッチを保護し、表示不良の発生を低減することができる。保護回路は、非表示領域において、表示領域の片側に設けられた第１高電位補助配線および第１低電位補助配線と、表示領域の他側に設けられた第２高電位補助配線および第２低電位補助配線との合計４本の補助配線のみを有し、各第１走査線および第２走査線の各々はその一端部が第１高電位補助配線および第１低電位補助配線に接続され、他端部が第２高電位補助配線および第２低電位補助配線に接続されている。そのため、従来に比較して、補助配線の数を半分にすることができ、その分、非表示領域の面積を低減することが可能となる。従って、表示領域を大きくすることができるとともに、表示領域の面積が従来と同一の場合は、表示装置全体の寸法を小さくすることができる。
【００４７】
更に、第１走査線に印加される第１オフ電位と第２走査線に印加される第２オフ電位とが相違する場合でも、第２保護ダイオードの閾値電圧と第４保護ダイオードの閾値電圧とを上述した関係を満たすように設定することにより、第１走査線のオフ電位の変動を抑制し、安定した表示動作を行うことができる。
【００４８】
以上のことから、静電気による表示不良の発生を一層低減することができる。また、異なるレベルの走査信号を用いて制御する走査線が１画素内に複数ある場合であっても、それぞれに最適な電源に接続した保護回路を個々に設けず、保護回路の電源を共有化することが可能となる。これにより、非表示領域の面積を低減可能なアクティブマトリクス型表示装置を提供することができる。
【００４９】
なお、上述した第１の実施形態では、第４保護ダイオード３０ｄにおけるチャネル領域のチャネル長Ｌｂを第２保護ダイオード３０ｂにおけるチャネル領域のチャネル長Ｌａよりも長くすることにより、第２保護ダイオード３０ｂの閾値電圧と第４保護ダイオード３０ｄの閾値電圧との関係を前述した関係を満たす構成とした。これに対して、この発明の第２の実施形態によれば、第２保護ダイオード３０ｂを第１の実施形態と同様にシングルゲート構造の薄膜トランジスタとし、第４保護ダイオード３０ｄを、図６に示すように、ダブルゲート構造の薄膜トランジスタで構成している。この場合においても、第２保護ダイオード３０ｂの閾値電圧と第４保護ダイオード３０ｄの閾値電圧とを上述した関係を満たすことができる。すなわち、第４保護ダイオードのゲート段を、第２保護ダイオード３０ｂのゲート段よりも１段以上多くする構成を用いることができる。
【００５０】
第２の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第２の実施形態においても、第１の実施形態と同様の作用効果を得ることができる。
【００５１】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５２】
前述した実施形態では、第１走査線のオン電位と第２走査線のオン電位とを互いに異なる電位としたが、第１走査線のオフ電位と第２走査線のオフ電位とを互いに異なる電位としてもよい。この場合、第１保護ダイオードの閾値電圧の絶対値と第３保護ダイオードの閾値電圧の絶対値とがα・Ｘだけ相違するように形成すればよい。
【００５３】
また、第１オン電位と第１オフ電位との電位差と、第２オン電位と第２オフ電位との電位差は、上述した第１の実施例と逆に設定することも可能である。前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することもできる。
【００５４】
表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。前述した実施形態では、電流信号により駆動する電流駆動型の表示装置について説明したが、この発明はこれに限らず、電圧駆動型の表示装置にも適用することができる。
【図面の簡単な説明】
【００５５】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図。
【図４】図４は、前記有機ＥＬ表示装置における保護回路を構成する第２保護ダイオードを示す断面図。
【図５】図５は、前記有機ＥＬ表示装置における保護回路を構成する第４保護ダイオードを示す断面図。
【図６】図６は、この発明の第２の実施形態に係る有機ＥＬ表示装置において、保護回路を構成する第４保護ダイオードを示す断面図。
【符号の説明】
【００５６】
１２…コントローラ、  １４ａ、１４ｂ…走査線駆動回路、
１５…信号線駆動回路、  １６…有機ＥＬ素子、  １８…画素回路、
２０…画素スイッチ、  ２２…駆動トランジスタ、  ２４…保持スイッチ、
２６…出力スイッチ、  ＰＸ…表示画素、  Ｖｄｄ…第１電圧電源線、
Ｖｓｓ…第２電圧電源線、  Ｓｇａ（１〜ｍ）…第１走査線、
Ｓｇｂ（１〜ｍ）…第２走査線、  Ｘ（１〜ｎ）…信号線、
Ｃｓ…保持容量、  ＶＧＨ１…第１高電位補助配線、
ＶＧＨ２…第２高電位補助配線、  ＶＧＬ１…第１低電位補助配線、
ＶＧＬ２…第２低電位補助配線、  ３０ａ…第１保護ダイオード、
３０ｂ…第２保護ダイオード、  ３０ｃ…第３保護ダイオード、
３０ｄ…第４保護ダイオード、  ３２ａ…第５保護ダイオード、
３２ｂ…第６保護ダイオード、  ３２ｃ…第７保護ダイオード、
３２ｄ…第８保護ダイオード、
【図１】
2007093877.tif 000003
【図２】
2007093877.tif 000004
【図３】
2007093877.tif 000005
【図４】
2007093877.tif 000006
【図５】
2007093877.tif 000007
【図６】
2007093877.tif 000008