(57)【要約】【課題】  ＰＣＩパワーマネージメント非対応のＰＣＩペリフェラルカードの電力消費量を、任意のタイミングで管理する。【解決手段】  割込許可部３６０は、状態レジスタ３２２に対して、電力制御のための割込を許可するか否かを示すデータを書き込む。割込信号発生部３３０は、割込が許可されており、割込レジスタ３２０に、ＰＣＩシステムカード２０から、割込を要求するデータが書き込まれたときに、割込信号を活性化する。電力管理部３６２は、割込信号発生部３３０からの割込信号が活性化されたときに、状態レジスタ３２２に書き込まれたデータの内容に従って、クロック制御部１４６および電源制御部１４８またはこれらのいずれかを制御して、電力消費量を管理する。【選択図】図２
2007058378.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩ(Periferal Component Interconnect)準拠の第１のカードと、
ＰＣＩ準拠の第２のカード１枚以上と、
前記第１のカードと前記第２のカードとを接続するＰＣＩ準拠のＰＣＩバスと
を有するＰＣＩバスシステムであって、
前記第１のカードは、
前記ＰＣＩバスを介して、前記第２のカードそれぞれに対して、電力管理のための割り込みを要求するデータを書き込む割込要求データ書き込み手段と、
前記ＰＣＩバスを介して、前記第２のカードそれぞれに対して、前記割り込みの状態を示すデータを書き込む状態データ書き込み手段と
を有し、
前記第２のカードそれぞれは、
制御に従って、その第２のカードの電力消費量を変更する電力変更手段と、
前記割り込みを要求するデータの書き込みに応じて、割り込み信号を活性化する割り込み信号発生手段と、
前記割り込み信号が活性化されたときに、前記状態を示すデータの内容に応じて、前記電力変更手段を制御して、その第２のカードで消費される電力消費量を管理する電力管理手段と
を有する
ＰＣＩバスシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＩペリフェラルカードそれぞれの電力消費量を管理できるように構成されたＰＣＩバスシステムに関する。
【背景技術】
【０００２】
例えば、特許文献１は、ＰＣＩバスシステムにおいて、コンフィギュレーションサイクルの間に、ＰＣＩパワーマネージメント非対応のＰＣＩペリフェラルカードの電力消費量を管理する方法を開示する。
しかしながら、この方法によると、ＰＣＩパワーマネージメント非対応のＰＣＩペリフェラルカードに対する電力消費量管理のタイミングが、コンフィギュレーションサイクルの間に限られてしまう。
【特許文献１】特開２００１−２７９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、上記背景からなされたものであって、ＰＣＩパワーマネージメント非対応のＰＣＩペリフェラルカードの電力消費量を、任意のタイミングで管理できるように改良されたＰＣＩバスシステムを提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明にかかるＰＣＩバスシステムは、ＰＣＩ(Periferal Component Interconnect)準拠の第１のカードと、ＰＣＩ準拠の第２のカード１枚以上と、前記第１のカードと前記第２のカードとを接続するＰＣＩ準拠のＰＣＩバスとを有するＰＣＩバスシステムであって、前記第１のカードは、前記ＰＣＩバスを介して、前記第２のカードそれぞれに対して、電力管理のための割り込みを要求するデータを書き込む割込要求データ書き込み手段と、前記ＰＣＩバスを介して、前記第２のカードそれぞれに対して、前記割り込みの状態を示すデータを書き込む状態データ書き込み手段とを有し、前記第２のカードそれぞれは、制御に従って、その第２のカードの電力消費量を変更する電力変更手段と、前記割り込みを要求するデータの書き込みに応じて、割り込み信号を活性化する割り込み信号発生手段と、前記割り込み信号が活性化されたときに、前記状態を示すデータの内容に応じて、前記電力変更手段を制御して、その第２のカードで消費される電力消費量を管理する電力管理手段とを有する。
【発明の効果】
【０００５】
本発明にかかるＰＣＩバスシステムによれば、ＰＣＩパワーマネージメント非対応のＰＣＩペリフェラルカードの電力消費量を、任意のタイミングで管理できる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施形態を説明する。
【０００７】
［第１のＰＣＩバスシステム１］
図１は、第１のバスシステム１の構成を示す図である。
図１に示すように、第１のＰＣＩバスシステム１は、ＰＣＩ(Periferal Component Interconnect)準拠のＰＣＩシステムカード１０（第１のカード）と、ｎ枚のＰＣＩペリフェラルカード１４−１〜１４−ｎ（第２のカード）とが、ＰＣＩバス１１０およびパワーマネージメントイネーブル（ＰＭＥ）信号線１１２を介して接続されて構成される。
なお、ｎは１以上の整数であって、但し常に同じ数であるとは限らない。
また、ＰＣＩペリフェラルカード１４−１〜１４−ｎなど、複数あり得る構成部分のいずれかが、特定せずに示されるときには、単に、ＰＣＩペリフェラルカード１４と略記されることがある。
また、以下の各図においては、電力管理に関係のない構成部分は、適宜、省略されている。
また、以下の各図において、実質的に同じ構成部分には、同じ符号が付される。
【０００８】
ＰＣＩシステムカード１０は、ＣＰＵおよびメモリなど（図示せず）を含み、プログラムを実行してＰＣＩペリフェラルカード１４を制御する制御部１００、および、ＰＣＩバス１１０を介してＰＣＩペリフェラルカード１４との間でデータを伝送するＰＣＩホストブリッジ１０２から構成される。
ＰＣＩホストブリッジ１０２は、ＰＭＥ信号を発生して、ＰＣＩペリフェラルカード１４に対して出力するＰＭＥ信号発生部１０４を含む。
【０００９】
ＰＣＩペリフェラルカード１４は、それぞれ、ＰＣＩブリッジ１４０、制御部１４４、クロック制御部１４６および電源制御部１４８から構成される。
ＰＣＩブリッジ１４０は、パワーマネージメント（ＰＭ；電力管理）割込信号発生部１４２を含む。
ＰＣＩバスシステム１は、これらの構成部分により、ＰＣＩシステムカード１０とＰＣＩペリフェラルカード１４との間でデータを伝送して、所定の処理を行い、さらに、ＰＣＩペリフェラルカード１４それぞれについてのパワーマネージメントを行う。
【００１０】
ＰＣＩシステムカード１０において、制御部１００は、ＣＰＵおよびメモリなど（図示せず）を含み、ＯＳおよびその他のプログラムを実行して、ＰＣＩペリフェラルカード１４を制御する。
ＰＣＩホストブリッジ１０２は、ＰＣＩバス１１０を介してＰＣＩペリフェラルカード１４との間でデータを伝送する。
ＰＣＩホストブリッジ１０２において、ＰＭＥ信号発生部１０４は、制御部１００の制御に従って、ＰＭＥ信号を発生し、ＰＭＥ信号線１１２を介して、ＰＣＩペリフェラルカード１４に対して出力する。
【００１１】
ＰＣＩペリフェラルカード１４において、ＰＣＩブリッジ１４０は、ＰＣＩバス１１０を介してＰＣＩシステムカード１０との間でデータを伝送する。
ＰＣＩブリッジ１４０において、ＰＭ割込信号発生部１４２は、ＰＣＩシステムカード１０からのＰＭＥ信号を受けて、パワーマネージメント（ＰＭ；電力管理）のための割り込み信号を発生し、制御部１４４に対して出力する。
【００１２】
制御部１４４は、ＰＣＩシステムカード１０の制御部１００と同様に、ＣＰＵおよびメモリなど（図示せず）を含み、ＰＣＩシステムカード１０からの制御に従って、ＯＳおよびその他のプログラムを実行する。
クロック制御部１４６は、ＰＣＩペリフェラルカード１４の各構成部分の動作のためにクロック信号を供給する。
さらに、クロック制御部１４６は、制御部１４４からの制御に従って、クロック信号の周波数を、通常状態よりも低くし、あるいは、クロック信号を停止させて、ＰＣＩペリフェラルカード１４の消費電力を低下させる。
電源制御部１４８は、制御部１４４からの制御に従って、ＰＣＩペリフェラルカード１４の消費電力を低下させるための制御を行い、あるいは、ＰＣＩペリフェラルカード１４の各構成部分に対する電力の供給を停止する。
【００１３】
ＰＣＩバスシステム１において、ＰＣＩシステムカード１０のＰＭＥ信号発生部１０４が、ＰＭＥ信号を活性化すると、ＰＣＩペリフェラルカード１４のＰＭ割込信号発生部１４２は、ＰＭのための割り込み信号を活性化して、制御部１４４に対して出力する。
制御部１４４は、割り込み信号の活性化に応じて、ＰＣＩブリッジ１４０内のコンフィギュレーションレジスタに含まれるＰＣＩパワーマネージメントレジスタ（図示せず）の内容に従って、クロック制御部１４６および電源制御部１４８またはこれらのいずれかに対する制御を行い、電力消費量を低下させるように管理する。
あるいは、制御部１４４は、割り込み信号の活性化に応じて、電力消費量を低下させるように動作しているクロック制御部１４６および電源制御部１４８またはこれらのいずれかに対する制御を行い、電力消費量を元に戻させ、ＰＣＩペリフェラルカード１４の動作状態を通常に戻させる（ウエークアップさせる）ように管理する。
【００１４】
［第２のＰＣＩバスシステム２］
以下、本発明にかかる第２のＰＣＩバスシステム２を説明する。
図２は、本発明にかかる第２のＰＣＩバスシステム２の構成を例示する図である。
図１に示した第１のＰＣＩバスシステム１においては、ＰＭＥ信号に対応していないＰＣＩペリフェラルカードに対して電力管理をすることはできない。
これに対して、以下に説明する第２のＰＣＩバスシステム２は、ＰＭＥ信号に対応したるＰＣＩペリフェラルカード１４に対してはもちろん、ＰＭＥ信号に対応しないＰＣＩペリフェラルカード３に対しても、電力管理を行うことができるように工夫されている。
【００１５】
図２に示すように、第２のＰＣＩバスシステム２は、ＰＭＥ信号非対応のＰＣＩペリフェラルカードに対する電力管理が可能なように改良されたＰＣＩシステムカード２０と、ｎ枚のＰＭＥ信号対応のＰＣＩペリフェラルカード１４−１〜１４−ｎとが、ＰＣＩバス１１０およびＰＭＥ信号線１１２を介して接続され、ＰＣＩシステムカード２０と、ｎ枚のＰＭＥ信号ＰＣＩペリフェラルカード３−１〜３−ｎとが、ＰＣＩバス１１０を介して接続されて構成される。
ＰＣＩシステムカード２０は、ＰＭＥ信号発生部１０４を含むＰＣＩホストブリッジ１０２と、ＣＰＵおよびメモリなど（図示せず）を含む制御部２２から構成される。
制御部２２においては、ＯＳ（図示せず）、および、割込レジスタ書き込み部２２０、状態レジスタ書き込み部２２２および許可レジスタ書き込み部２２４など、その他のプログラムが実行される。
【００１６】
割込レジスタ書き込み部２２０は、ＰＣＩペリフェラルカード１４それぞれの割込レジスタ３２０に対して、電力管理のための割込を要求するためのデータを書き込む。
状態レジスタ書き込み部２２２は、ＰＣＩペリフェラルカード１４それぞれの状態レジスタ３２２に対して、電力管理の内容を示すデータを書き込む。
許可レジスタ書き込み部２２４は、ＰＣＩペリフェラルカード１４それぞれの割込許可レジスタ３２４に対して、電力管理のための割込を許可し、あるいは、禁止するためのデータを書き込む。
【００１７】
ＰＣＩペリフェラルカード３は、それぞれ、割込レジスタ３２０、状態レジスタ３２２、割込許可レジスタ３２４および割込信号発生部３３０を含み、ＰＣＩバス１１０を介してＰＣＩシステムカード２０との間でデータを伝送するＰＣＩブリッジ３２と、ＣＰＵおよびメモリなど（図示せず）を含む制御部３６、クロック制御部１４６および電源制御部１４８から構成される。
制御部３６においては、ＯＳ（図示せず）、および、割込許可部３６０および電力管理部３６２など、その他のプログラムが実行される。
【００１８】
割込許可部３６０は、状態レジスタ３２２に対して、電力制御のための割込を許可するか、あるいは、禁止するかを示すためのデータを書き込む。
割込信号発生部３３０は、割込レジスタ３２０に、ＰＣＩシステムカード２０から、割込を要求するデータが書き込まれたときに、割込信号を活性化する。
但し、割込信号発生部３３０は、状態レジスタ３２２に、電力制御のための割込を許可することを示すデータが書き込まれているときにのみ、電力制御のための割込信号を活性化することができ、これ以外のときには、割込信号を活性化することができない。
電力管理部３６２は、割込信号発生部３３０からの割込信号が活性化されたときに、状態レジスタ３２２に書き込まれたデータの内容に従って、クロック制御部１４６および電源制御部１４８またはこれらのいずれかを制御して、電力消費量を管理する。
【００１９】
以下、ＰＣＩペリフェラルカード３側を中心として、第２のＰＣＩバスシステム２（図２）の動作を説明する。
ＰＣＩシステムカード２０あるいはＰＣＩペリフェラルカード３の割込許可部３６０は、予め、割込許可レジスタ３２４に、割込の許可を示すデータ、または、割込の禁止を示すデータを書き込む。
さらに、ＰＣＩシステムカード２０は、ＰＣＩシステムカード２０に対して、電力管理のための割込を要求するときには、電力管理の内容を示すデータを、ＰＣＩペリフェラルカード３の状態レジスタ３２２に書き込み、さらに、割込レジスタ３２０に、電力管理のための割込を要求するためのデータを書き込む。
【００２０】
図３は、図２に示したＰＣＩバスシステム２のＰＣＩペリフェラルカード３の処理（Ｓ１０）を示すフローチャートである。
図３に示すように、ステップ１００（Ｓ１００）において、ＰＣＩブリッジ３２の割込信号発生部３３０は、割込レジスタ３２０に、ＰＣＩシステムカード２０による電力管理のための割込を要求するデータの書き込みがあったか否かを判断する。
ＰＣＩペリフェラルカード３は、割込レジスタ３２０に割込を要求するデータが書き込まれたときにはＳ１０２の処理に進み、これ以外のときにはＳ１００の処理に留まる。
【００２１】
ステップ１０２（Ｓ１０２）において、割込信号発生部３３０は、割込許可レジスタ３２４に、割込を許可するデータが書き込まれているか否かを判断する。
ＰＣＩペリフェラルカード３は、割込許可レジスタ３２４に割込の許可を示すデータが書き込まれているときにはＳ１０４の処理に進み、これ以外のときにはＳ１００の処理に戻る。
ステップ１０４（Ｓ１０４）において、割込信号発生部３３０は、割込信号を活性化して、制御部３６に対して出力する。
ステップ１０６（Ｓ１０６）において、電力管理部３６２は、状態レジスタ３２２に書き込まれているデータを読み出す。
【００２２】
ステップ１０８（Ｓ１０８）において、電力管理部３６２は、状態レジスタ３２２に書き込まれていたデータが、クロック制御のみを示す値、または、クロック制御および電力制御を示すか否かを判断する。
ＰＣＩペリフェラルカード３は、状態レジスタ３２２に書き込まれていたデータが、クロック制御のみを示す値、または、クロック制御および電力制御を示すときにはＳ１１０の処理に進み、これ以外のときにはＳ１１２の処理に進む。
ステップ１１０（Ｓ１１０）において、電力管理部３６２は、クロック制御部１４６を制御して、クロック制御を行わせる。
【００２３】
ステップ１１２（Ｓ１１２）において、電力管理部３６２は、状態レジスタ３２２に書き込まれていたデータが、電力制御を示す値、または、クロック制御および電力制御を示すか否かを判断する。
ＰＣＩペリフェラルカード３は、状態レジスタ３２２に書き込まれていたデータが、電力制御のみを示す値、または、クロック制御および電力制御を示すときにはＳ１１４の処理に進み、これ以外のときにはＳ１１６の処理に進む。
ステップ１１４（Ｓ１１４）において、電力管理部３６２は、電源制御部１４８を制御して、電力制御を行わせる。
【００２４】
ステップ１１６（Ｓ１１６）において、電力管理部３６２は、状態レジスタ３２２に書き込まれていたデータが、ウエークアップを示すか否かを判断する。
ＰＣＩペリフェラルカード３は、状態レジスタ３２２に書き込まれていたデータが、ウエークアップを示す値ときにはＳ１１８の処理に進み、これ以外のときにはＳ１１０の処理に戻る。
ステップ１１８（Ｓ１１８）において、電力管理部３６２は、電源制御部１４８を制御して、ＰＣＩペリフェラルカード３をウエークアップさせる。
【００２５】
図４は、ＰＣＩバスブリッジに用意されているメールボックスレジスタ３４０およびドアベルレジスタ３４２，３４４を示す図である。
一般に、ＰＣＩバスブリッジには、図４に示すメールボックスレジスタ３４０およびドアベルレジスタ３４２，３４４が設けられている。
メールボックスレジスタ３４０に対しては、ＰＣＩシステムカード２０側からも制御部３６側からもデータを書き込み、また、データを書き込むことができるので、メールボックスレジスタ３４０は、ＰＣＩペリフェラルカード３の状態レジスタ３２２および割込許可レジスタ３２４として用いられうる。
また、ドアベルレジスタ３４２は、ＰＣＩシステムカード２０からデータが書き込まれたときに、割込信号を発生するので、割込レジスタ３２０として用いられうる。
従って、メールボックスレジスタ３４０およびドアベルレジスタ３４２を用いても、本発明にかかるＰＣＩバスシステムを実現することができる。
【産業上の利用可能性】
【００２６】
本発明は、電子機器の電力管理のために利用可能である。
【図面の簡単な説明】
【００２７】
【図１】第１のバスシステムの構成を示す図である。
【図２】本発明にかかる第２のＰＣＩバスシステムの構成を例示する図である。
【図３】図２に示したＰＣＩバスシステムのＰＣＩペリフェラルカードの処理（Ｓ１０）を示すフローチャートである。
【図４】ＰＣＩバスブリッジに用意されているメールボックスレジスタおよびドアベルレジスタを示す図である。
【符号の説明】
【００２８】
１，２・・・ＰＣＩバスシステム，
１１０・・・ＰＣＩバス，
１１２・・・ＰＭＥ信号線，
１４，３・・・ＰＣＩペリフェラルカード，
３２・・・ＰＣＩブリッジ，
３２０・・・割込レジスタ，
３２２・・・状態レジスタ，
３２４・・・割込許可レジスタ，
３３０・・・割込信号発生部，
３４０・・・メールボックスレジスタ，
３４２，３４４・・・ドアベルレジスタ，
３６・・・制御部，
３６０・・・割込許可部，
３６２・・・電力管理部，
１４６・・・クロック制御部，
１４８・・・電源制御部，
【図１】
2007058378.tif 000003
【図２】
2007058378.tif 000004
【図３】
2007058378.tif 000005
【図４】
2007058378.tif 000006