(57)【要約】【課題】ＦＥＴ増幅回路の増幅用ＦＥＴに、個別に調整することのないバイアス電圧を印加することができるＦＥＴバイアス回路を実現する。【解決手段】ＦＥＴバイアス回路に、ゲートが増幅用ＦＥＴのゲートとソースが増幅用ＦＥＴのソースとに各々接続され、バイアス電圧に対するドレイン電流が増幅用ＦＥＴのドレイン電流に略比例するモニタ用ＦＥＴと、モニタ用ＦＥＴに流れるドレイン電流が所定の動作クラスになるようバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加する定バイアス回路と、を備える。【選択図】図１
2007019631.tif 000002
【特許請求の範囲】
【請求項１】
入力された高周波信号を増幅する増幅用ＦＥＴのゲートソース間に、所定の動作クラスになるバイアス電圧を印加するＦＥＴバイアス回路であって、
ゲートが増幅用ＦＥＴのゲートと、ソースが増幅用ＦＥＴのソースと、に各々接続され、バイアス電圧に対するドレイン電流が増幅用ＦＥＴのドレイン電流に略比例するモニタ用ＦＥＴと、
モニタ用ＦＥＴに流れるドレイン電流が所定の動作クラスになるようバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加する定バイアス回路と、
を備えることを特徴とするＦＥＴバイアス回路。
【請求項２】
請求項１に記載のＦＥＴバイアス回路であって、
前記定バイアス回路は、
モニタ用ＦＥＴのドレイン電流に応じて検出される検出電圧と、所定の直流電圧である基準電圧と、に応じたバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加することを特徴とするＦＥＴバイアス回路。
【請求項３】
請求項２に記載のＦＥＴバイアス回路であって、
前記定バイアス回路は、
ベースに前記検出電圧が印加される第１のトランジスタと、
ベースに前記基準電圧が印加され、エミッタに前記第１のトランジスタのエミッタ電圧が印加され、コレクタからベースエミッタ間電圧に応じたコレクタ電流を出力する第２のトランジスタと、
を備え、
前記コレクタ電流に応じたバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加することを特徴とするＦＥＴバイアス回路。
【請求項４】
請求項１から３のいずれか１項に記載のＦＥＴバイアス回路であって、
前記モニタ用ＦＥＴは、
温度変化による増幅用ＦＥＴのドレイン電流の変化にドレイン電流が連動するよう増幅用ＦＥＴと同一の集積回路に収納されることにより熱結合されていることを特徴とするＦＥＴバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された高周波信号を増幅する増幅用ＦＥＴに、所定の動作クラスになるバイアス電圧を印加するＦＥＴバイアス回路に関する。
【背景技術】
【０００２】
無線通信機器では、高周波信号を増幅するために、ＦＥＴ（電界効果トランジスタ）を増幅素子として用いるＦＥＴ増幅回路が使用される。図２に、従来のＦＥＴ増幅回路の一例を示す。図２に示す増幅用ＦＥＴは、例えばＧａＡｓＦＥＴであり、ゲートが分圧抵抗Ｒｇ３を介し負電源（−Ｖｇ）に、ドレインがインダクタＬ２を介し正電源（＋Ｖｄ）に、ソースが接地に、それぞれ接続されている。そして、増幅用ＦＥＴは、所定の動作クラス（例えば、ＡＢ級等）のドレイン電流Ｉｄｓ１が流れるようゲートソース間にバイアス電圧Ｖｇｓ１が印加され、入力端ＩＮからキャパシタＣ１を介してゲートに入力される高周波信号を増幅し、増幅した高周波信号をドレインからキャパシタＣ２を介し出力端ＯＵＴへと出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
増幅用ＦＥＴのような半導体デバイスは、個々の特性にバラツキがある。より詳細に説明すると、増幅用ＦＥＴは、バイアス電圧Ｖｇｓ１に対するドレイン電流Ｉｄｓ１の特性や、温度変化に対するドレイン電流Ｉｄｓ１の変化にバラツキがある。また、このような特性のバラツキは、製造ロットの異なるＦＥＴの間でとりわけ生じやすい。
【０００４】
このため、従来のＦＥＴ増幅回路に用いるバイアス回路は、個々の増幅用ＦＥＴ毎に、所定の動作クラス（例えば、ＡＢ級等）になるバイアス電圧Ｖｇｓ１を印加するよう分圧抵抗Ｒｇ３（バイアス回路）を調整すると共に、前述したような温度変化によるドレイン電流Ｉｄｓ１の変化を補償するために、サーミスタ等の感温素子を分圧抵抗Ｒｇ３の任意の場所に接続し、ドレイン電流Ｉｄｓ１の変化にバイアス電圧Ｖｇｓ１が追従するよう個々の増幅用ＦＥＴの特性に応じて感温素子の定数の調整をしなければならなかった。
【０００５】
このような課題に対しては、増幅用ＦＥＴのドレイン電流Ｉｄｓ１を検出しつつ所定の動作クラスになるようバイアス電圧Ｖｇｓ１を制御するのが望ましい。しかし、ＡＢ級等の動作クラスでは、高周波信号の入力に応じてドレイン電流Ｉｄｓ１の電流量が変動してしまうため、増幅用ＦＥＴのドレイン電流Ｉｄｓ１を検出しつつ、バイアス電圧Ｖｇｓ１を所定の動作クラスに保つことは困難である。
【０００６】
本発明は以上の課題に対してなされたものであり、ＦＥＴ増幅回路の増幅用ＦＥＴに、個別に調整することなく所定の動作クラスになるバイアス電圧を印加するＦＥＴバイアス回路を実現することにある。
【課題を解決するための手段】
【０００７】
本発明は、入力された高周波信号を増幅する増幅用ＦＥＴのゲートソース間に、所定の動作クラスになるバイアス電圧を印加するＦＥＴバイアス回路であって、ゲートが増幅用ＦＥＴのゲートと、ソースが増幅用ＦＥＴのソースと、に各々接続され、バイアス電圧に対するドレイン電流が増幅用ＦＥＴのドレイン電流に略比例するモニタ用ＦＥＴと、モニタ用ＦＥＴに流れるドレイン電流が所定の動作クラスになるようバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加する定バイアス回路と、を備えることを特徴とする。
【０００８】
また、前記定バイアス回路は、モニタ用ＦＥＴのドレイン電流に応じて検出される検出電圧と、所定の直流電圧である基準電圧と、に応じたバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加することが望ましい。
【０００９】
また、前記定バイアス回路は、ベースに前記検出電圧が印加される第１のトランジスタと、ベースに前記基準電圧が印加され、エミッタに前記第１のトランジスタのエミッタ電圧が印加され、コレクタからベースエミッタ間電圧に応じたコレクタ電流を出力する第２のトランジスタと、を備え、前記コレクタ電流に応じたバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加することが望ましい。
【００１０】
また、前記モニタ用ＦＥＴは、温度変化による増幅用ＦＥＴのドレイン電流の変化にドレイン電流が連動するよう増幅用ＦＥＴと同一の集積回路に収納されることにより熱結合されていることが望ましい。
【発明の効果】
【００１１】
本発明によれば、ＦＥＴ増幅回路の増幅用ＦＥＴに、個別に調整することなく所定の動作クラスになるバイアス電圧を印加するＦＥＴバイアス回路を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本実施形態に係るＦＥＴバイアス回路について、図面を用いて詳細に説明する。図１は、本実施形態に係るＦＥＴバイアス回路を用いたＦＥＴ増幅回路の構成を表す回路図である。ここで、本実施形態に係るＦＥＴバイアス回路は、ＦＥＴ増幅回路がＡＢ級の動作クラスになるバイアス電圧を印加するものとする。まず、本発明の実施形態に係るＦＥＴバイアス回路を用いたＦＥＴ増幅回路の構成について詳細に説明する。なお、図２に示した従来回路と同様の構成には同一の符号を付し、説明を省略する。
【００１３】
図１に示すＦＥＴバイアス回路は、増幅用ＦＥＴのドレイン電流Ｉｄｓ１をモニタするためのモニタ用ＦＥＴと、モニタ用ＦＥＴのモニタ結果に応じたバイアス電圧Ｖｇｓ１を増幅用ＦＥＴに印加する定バイアス回路と、を備えている。以下、モニタ用ＦＥＴと定バイアス回路の構成について詳細に説明する。
【００１４】
モニタ用ＦＥＴは、ゲートがインダクタＬ１を介して増幅用ＦＥＴのゲートに、ソースが増幅用ＦＥＴのソースと同様に接地に、ドレインが抵抗Ｒ３を介して正電源（＋Ｖｄ）に、それぞれ接続されている。このため、モニタ用ＦＥＴのゲートソース間に印加されるバイアス電圧Ｖｇｓ２と、増幅用ＦＥＴのゲートソース間に印加されるバイアス電圧Ｖｇｓ１と、は同じ電圧になる（すなわち、Ｖｇｓ１＝Ｖｇｓ２になる）。なお、インダクタＬ１は、入力端ＩＮから増幅用ＦＥＴに供給される高周波信号が、モニタ用ＦＥＴのゲートに供給されないようチョークするための高周波コイルである。これにより、モニタ用ＦＥＴは、入力端ＩＮから増幅用ＦＥＴに高周波信号が供給されてもドレイン電流Ｉｄｓ２の電流量が変動することはない。
【００１５】
また、モニタ用ＦＥＴは、増幅用ＦＥＴと同様にＧａＡｓＦＥＴであり、前述したように、バイアス電圧Ｖｇｓ２に対するドレイン電流Ｉｄｓ２が、増幅用ＦＥＴのドレイン電流Ｉｄｓ１に対して略比例するＦＥＴである（すなわち、αを比例定数とすると、Ｉｄｓ１＝αＩｄｓ２である。また、「略比例」とは、増幅用ＦＥＴ及びモニタ用ＦＥＴが半導体デバイスであるため、各々のドレイン電流が完全な比例関係になることは稀であり、実質的な比例関係であることを意味する）。
【００１６】
従って、増幅用ＦＥＴのゲートソース間にバイアス電圧Ｖｇｓ１を印加すると、モニタ用ＦＥＴのゲートソース間にも同じバイアス電圧Ｖｇｓ２（＝Ｖｇｓ１）が印加され、増幅用ＦＥＴに流れるドレイン電流Ｉｄｓ１と略比例したドレイン電流Ｉｄｓ２（＝αＩｄｓ１）が流れる。これにより、モニタ用ＦＥＴは、増幅用ＦＥＴに流れるドレイン電流Ｉｄｓ１（に略比例した電流）をモニタすることができる。
【００１７】
また、モニタ用ＦＥＴは、温度変化による増幅用ＦＥＴのドレイン電流Ｉｄｓ１の変化に、ドレイン電流Ｉｄｓ２が連動するよう増幅用ＦＥＴと同一の集積回路（ＩＣ）用パッケージに収納され、熱結合されている。なお、前述したように、ＦＥＴの特性のバラツキは、製造ロットの異なるＦＥＴの間でとりわけ生じやすいため、モニタ用ＦＥＴは、増幅用ＦＥＴと同一ロットで製造されていることが望ましい。例えば、同一チップ上に増幅用ＦＥＴとモニタ用ＦＥＴを形成し、これを一つの集積回路（ＩＣ）パッケージに収納することが望ましい。これにより、モニタ用ＦＥＴは、より正確に増幅用ＦＥＴのドレイン電流Ｉｄｓ１をモニタすることができる。
【００１８】
次に、定バイアス回路の構成について説明する。定バイアス回路は、前述したように、モニタ用ＦＥＴのモニタ結果に応じたバイアス電圧Ｖｇｓ１を増幅用ＦＥＴに印加するバイアス回路である。抵抗Ｒ３は、前述したモニタ用ＦＥＴに流れるドレイン電流Ｉｄｓ２に応じた電圧（＝Ｉｄｓ２×Ｒ３）を検出するための抵抗であり、モニタ用ＦＥＴのドレインと、正電源（＋Ｖｄ）と、に接続されている。抵抗Ｒ１及びＲ２は、正電源から印加される電圧（＋Ｖｄ）を分圧し、一定の電圧値である基準電圧Ｖｓ（＝Ｖｄ×Ｒ１／（Ｒ１＋Ｒ２））を発生させるための抵抗であり、抵抗Ｒ１及びＲ２は、正電源（＋Ｖｄ）からＧＮＤに対して直列に接続されている。後述するが、定バイアス回路は、抵抗Ｒ３で検出した検出電圧Ｉｄｓ２×Ｒ３と、抵抗Ｒ１及びＲ２により発生する基準電圧Ｖｓと、に応じて増幅用ＦＥＴのバイアス電圧Ｖｇｓ１を制御する。
【００１９】
トランジスタＴｒ１及びＴｒ２は、前述した検出電圧Ｉｄｓ２×Ｒ３と基準電圧Ｖｓに応じたコレクタ電流Ｉｃを流すことにより、増幅用ＦＥＴに印加されるバイアス電圧Ｖｇｓ１を制御するトランジスタである。また、トランジスタＴｒ１は、ベースが抵抗Ｒ１及びＲ２に、コレクタが抵抗Ｒｇ１を介してモニタ用ＦＥＴ及び増幅用ＦＥＴのゲートに、それぞれ接続されている。トランジスタＴｒ２は、ベースが抵抗Ｒ３及びモニタ用ＦＥＴのドレインに、コレクタが正電源（＋Ｖｄ）に、エミッタがトランジスタＴｒ１のエミッタに、それぞれ接続されている。なお、抵抗Ｒｇ１及びＲｇ２は、前述したコレクタ電流Ｉｃに応じたバイアス電圧Ｖｇｓ１が増幅用ＦＥＴに印加されるようにするための抵抗である。以上の構成により、本実施形態に係るＦＥＴバイアス回路は、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加することができる。以下に、本実施形態に係るＦＥＴバイアス回路の動作について説明する。
【００２０】
正電源（＋Ｖｄ）から増幅用ＦＥＴ（及びモニタ用ＦＥＴ）のドレインに電圧が印加され、負電源（−Ｖｇ）から抵抗Ｒｇ２及びインダクタＬ１を介して、増幅用ＦＥＴのゲートソース間にバイアス電圧Ｖｇｓ１が印加されることにより、増幅用ＦＥＴがＡＢ級の動作クラスになるようドレイン電流Ｉｄｓ１が、増幅用ＦＥＴに流れる。前述したように、モニタ用ＦＥＴには、増幅用ＦＥＴのドレイン電流Ｉｄｓ１に比例するドレイン電流Ｉｄｓ２が流れている。このため、モニタ用ＦＥＴも増幅用ＦＥＴと同様にＡＢ級の動作クラスになるようドレイン電流Ｉｄｓ２が流れる。そして、増幅用ＦＥＴは、前述したように、入力端ＩＮからキャパシタＣ１を介してゲートに入力されると、入力された高周波信号を増幅し、増幅された高周波信号をドレインからキャパシタＣ２を介し出力端ＯＵＴへと出力する。
【００２１】
次に、定バイアス回路の動作について説明する。前述したように、抵抗Ｒ３には、モニタ用ＦＥＴのドレイン電流Ｉｄｓ２に応じた電圧Ｉｄｓ２×Ｒ３が印加される。また、抵抗Ｒ１には、前述したように一定の電圧値である基準電圧Ｖｓが印加されている。このため、トランジスタＴｒ１及びＴｒ２のベースエミッタ間電圧をＶｂｅ１及びＶｂｅ２とすると、
Ｖｓ（一定）  ＝  Ｖｂｅ１＋Ｖｂｅ２＋Ｉｄｓ２×Ｒ３  ・・・  （１）
となる。従って、モニタ用ＦＥＴのドレイン電流Ｉｄｓ２が増えると、トランジスタＴｒ１及びＴｒ２のベースエミッタ間電圧Ｖｂｅ１及びＶｂｅ２が減る（また逆に、ドレイン電流Ｉｄｓ２が減ると、ベースエミッタ間電圧Ｖｂｅ１及びＶｂｅ２が増える）。
【００２２】
また、トランジスタＴｒ１及びＴｒ２から、前述したベースエミッタ間電圧Ｖｂｅ１及びＶｂｅ２に応じたコレクタ電流Ｉｃが流れると、増幅用ＦＥＴ及びモニタ用ＦＥＴのバイアス電圧Ｖｇｓ１及びＶｇｓ２は、
Ｖｇｓ１  ＝  Ｖｇｓ２  ＝  −Ｖｇ＋Ｉｃ×Ｒｇ２  ・・・  （２）
となる。トランジスタＴｒ１及びＴｒ２は、ベースエミッタ間電圧Ｖｂｅ１及びＶｂｅ２が増えるほどコレクタ電流Ｉｃが増える。このため、トランジスタＴｒ１及びＴｒ２のベースエミッタ間電圧Ｖｂｅ１及びＶｂｅ２が増えるほど、増幅用ＦＥＴ及びモニタ用ＦＥＴのバイアス電圧Ｖｇｓ１及びＶｇｓ２が増えることになる。
【００２３】
従って、増幅用ＦＥＴのドレイン電流Ｉｄｓ１が（温度変化等により）減ると、比例関係にあるモニタ用ＦＥＴのドレイン電流Ｉｄｓ２も減る。また、これにより、トランジスタＴｒ１及びＴｒ２のベースエミッタ間電圧（Ｖｂｅ１＋Ｖｂｅ２）が増え、トランジスタＴｒ１及びＴｒ２によるコレクタ電流Ｉｃが増える。さらに、トランジスタＴｒ１及びＴｒ２のコレクタ電流Ｉｃが増えることにより、モニタ用ＦＥＴのバイアス電圧Ｖｇｓ２が増え、モニタ用ＦＥＴのドレイン電流Ｉｄｓ２が増える。これにより、モニタ用ＦＥＴのドレイン電流Ｉｄｓ２と比例関係にある増幅用ＦＥＴのドレイン電流Ｉｄｓ１も増える。従って、定バイアス回路は、増幅用ＦＥＴのドレイン電流Ｉｄｓ１が減ると、ドレイン電流Ｉｄｓ１を増やすよう動作することができる。
【００２４】
また、前述したのとは逆に、増幅用ＦＥＴのドレイン電流Ｉｄｓ１が増えると、トランジスタＴｒ１及びＴｒ２のベースエミッタ間電圧（Ｖｂｅ１＋Ｖｂｅ２）が減り、コレクタ電流Ｉｃが減り、増幅用ＦＥＴ及びモニタ用ＦＥＴのバイアス電圧Ｖｇｓ１及びＶｇｓ２が減り、これにより、増幅用ＦＥＴ及びモニタ用ＦＥＴの各々のドレイン電流Ｉｄｓ１（及びＩｄｓ２）を減らすことができる。従って、定バイアス回路は、増幅用ＦＥＴのドレイン電流Ｉｄｓ１の増減に応じてバイアス電圧を制御しドレイン電流Ｉｄｓ１が一定になるように制御することができる。
【００２５】
以上説明したように、本実施形態に示すＦＥＴバイアス回路は、ゲートが増幅用ＦＥＴのゲートと、ソースが増幅用ＦＥＴのソースと、に各々接続され、バイアス電圧に対するドレイン電流が増幅用ＦＥＴのドレイン電流に略比例するモニタ用ＦＥＴと、モニタ用ＦＥＴに流れるドレイン電流が所定の動作クラスになるようバイアス電圧をモニタ用ＦＥＴに印加することにより、増幅用ＦＥＴが所定の動作クラスになるバイアス電圧を印加する定バイアス回路と、を備えることにより、ＦＥＴ増幅回路の増幅用ＦＥＴに、個別に調整することのないバイアス電圧を印加することができる。なお、本実施形態では、定バイアス回路としてトランジスタＴｒ１及びＴｒ２による構成について説明したが、オペアンプ等の演算回路で構成しても良いことは言うまでもない。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係るＦＥＴバイアス回路を用いたＦＥＴ増幅回路を示す回路図である。
【図２】従来のＦＥＴバイアス回路を用いたＦＥＴ増幅回路を示す回路図である。
【符号の説明】
【００２７】
Ｒ１，Ｒ２，Ｒ３，Ｒｇ１，Ｒｇ２  抵抗、Ｃ１，Ｃ２  キャパシタ、Ｌ１，Ｌ２  インダクタ、Ｔｒ１，Ｔｒ２  トランジスタ、＋Ｖｄ  正電源、−Ｖｇ  負電源、Ｖｂｅ１，Ｖｂｅ２  ベースエミッタ間電圧、Ｖｇｓ１，Ｖｇｓ２  バイアス電圧。
【図１】
2007019631.tif 000003
【図２】
2007019631.tif 000004