(57)【要約】【課題】  コンタクトホールを設けても、表示画面のちらつきを抑制できる電気光学装置を提供すること。【解決手段】  電気光学装置は、複数の走査線１２と、データ線２１、２２と、複数の走査線１２および複数のデータ線２１、２２の交差に対応して設けられた複数の画素回路５７と、を有する素子基板６０と、素子基板６０に対向して設けられた対向基板と、素子基板６０および対向基板の間に挟持された液晶と、を備える。画素回路５７は、複数のＴＦＴからなる回路素子群５８と、この回路素子群５８にコンタクトホール６４１を介して電気的に接続された画素電極５６１と、を備える。コンタクトホール６４１の画素電極５６１に対する相対位置は、隣接する画素回路５７同士で異なる。【選択図】        図４
2007093845.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、これら複数の走査線と交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数の画素回路と、を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置であって、
前記画素回路は、スイッチング素子と、このスイッチング素子にコンタクトホールを介して電気的に接続された画素電極と、を備え、
前記コンタクトホールの前記画素電極に対する相対位置は、隣接する画素回路同士で異なることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記画素電極は、前記スイッチング素子、前記走査線、および前記データ線が形成される層の上に、絶縁層を介して形成され、
前記コンタクトホールは、前記スイッチング素子に対して略一定の位置に形成され、
前記第１の基板は、前記走査線で選択される領域を指定するアドレス線を備え、
前記アドレス線は、前記データ線に沿って延びるアドレス幹線と、このアドレス幹線から前記走査線に沿って延びるアドレス枝線と、を備え、
前記アドレス幹線は、前記スイッチング素子の所定数ごとに配置されることを特徴とする電気光学装置。
【請求項３】
請求項１または２に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、液晶を用いた電気光学装置、およびこの電気光学装置を有する電子機器に関するものである。
【背景技術】
【０００２】
従来より、電気光学装置として、全反射型のアクティブマトリクス型液晶表示装置が知られている（特許文献１参照）。
このような液晶表示装置は、液晶パネルからなる。この液晶パネルは、複数の画素を有する表示領域と、この表示領域の周辺に設けられて画素を駆動する走査線駆動回路およびデータ線駆動回路と、を備える。
【０００３】
液晶パネルは、スイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）が画素に対応して配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に挟持された電気光学物質としての液晶と、から構成されている。
【０００４】
素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交しかつ所定間隔おきに設けられた複数のデータ線と、各走査線と各データ線との交差部に対応して設けられた複数の画素回路と、を備える。
対向基板は、画素電極に対向して設けられた対向電極およびカラーフィルタを備える。
【０００５】
画素回路は、複数のスイッチング素子からなる回路素子群と、この回路素子群に電気的に接続された画素電極と、を備える。
【０００６】
液晶パネルを構成する素子基板の具体的な構成は、例えば、以下の通りである。
ガラス基板の上に複数のスイッチング素子からなる回路素子群が形成され、この回路素子群が形成される層の上には、表示領域の全面に亘って、絶縁層が形成される。
ここで、この絶縁層には、画素電極と回路素子群を構成するスイッチング素子とを電気的に接続するためのコンタクトホールが形成される。
【０００７】
絶縁層上には、コンタクトホールを除いて、回路素子群が形成される領域の全面に亘って、入射光を反射する反射膜が形成される。
この反射膜、および、コンタクトホールから露出するスイッチング素子上には、上述の画素電極が画素回路の全面を覆うように形成されている。したがって、この画素電極は、コンタクトホールの内部も被覆しており、これにより、画素電極とスイッチング素子とが電気的に接続される。
【０００８】
以上の液晶装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、走査線駆動回路およびデータ線駆動回路で選択された画素に、データ線からスイッチング素子を介して画像信号が供給されて、画像データが画素電極に書き込まれる。
【０００９】
画素電極に画像データが書き込まれると、この画素電極と対向電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
【特許文献１】特開平８−２８６１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、液晶パネルには、回路素子群や画素電極が一定の間隔でマトリクス状に配置されている。各コンタクトホールは、各回路素子群に対して一定の位置に設けられており、これにより、コンタクトホールの画素電極に対する相対位置は、全ての画素内で一定となっている。
【００１１】
ここで、これらコンタクトホールには反射膜が形成されないため、入射光が反射されず、表示領域を構成する各画素において、コンタクトホールが形成される部分では表示品質が低下してしまう。その結果、表示画面には、コンタクトホールにより表示品質が低下する部分が一定の間隔で生じることになり、表示画面にちらつきが発生するおそれがあった。
【００１２】
本発明は、コンタクトホールを設けても、表示画面のちらつきを抑制できる電気光学装置および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の電気光学装置は、複数の走査線と、これら複数の走査線と交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数の画素回路と、を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置であって、前記画素回路は、スイッチング素子と、このスイッチング素子にコンタクトホールを介して電気的に接続された画素電極と、を備え、前記コンタクトホールの前記画素電極に対する相対位置は、隣接する画素回路同士で異なることを特徴とする。
【００１４】
この発明によれば、スイッチング素子と画素電極とを含んで画素回路を構成し、コンタクトホールの画素電極に対する相対位置を、隣接する画素回路同士で異ならせた。よって、コンタクトホールが表示品質に与える影響を分散させて、表示画面にちらつきが発生するのを抑制できる。
【００１５】
本発明の電気光学装置では、前記画素電極は、前記スイッチング素子、前記走査線、および前記データ線が形成される層の上に、絶縁層を介して形成され、前記コンタクトホールは、前記スイッチング素子に対して略一定の位置に形成され、前記第１の基板は、前記走査線で選択される領域を指定するアドレス線を備え、前記アドレス線は、前記データ線に沿って延びるアドレス幹線と、このアドレス幹線から前記走査線に沿って延びるアドレス枝線と、を備え、前記アドレス幹線は、前記スイッチング素子の所定数ごとに配置されることが好ましい。
【００１６】
この発明によれば、アドレス線をアドレス幹線およびアドレス枝線で構成し、スイッチング素子が形成される層において、このアドレス幹線を所定数のスイッチング素子ごとに配置した。
これにより、スイッチング素子の配置間隔を変更することなく、画素電極の配置間隔を、アドレス幹線の幅の分だけ大きくできる。そのため、隣接する画素回路同士において、スイッチング素子と画素電極との相対位置を異ならせることができる。よって、コンタクトホールをスイッチング素子に対して略一定の位置に形成しても、隣接する画素回路同士において、コンタクトホールの画素電極に対する相対位置は自然に異なることになる。したがって、コンタクトホールの画素電極に対する相対位置を、隣接する画素回路同士で容易に異ならせて、表示画面にちらつきが発生するのを容易に抑制できる。
【００１７】
本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜実施形態＞
図１は、本発明の一実施形態に係る電気光学装置１のブロック図である。
電気光学装置１は、液晶パネルＡＡからなる。
この液晶パネルＡＡは、複数の画素５０を有する表示領域Ａと、この表示領域Ａの周辺に設けられて画素５０を駆動する走査線駆動回路１０、データ線駆動回路２０、および駆動信号供給回路３０と、を備える。
【００１９】
液晶パネルＡＡには、図１中水平方向（Ｘ方向）に延びるアドレス線１１および走査線１２からなる一対の配線と、同じく図１中水平方向（Ｘ方向）に延びる第１駆動線３１および第２駆動線３２からなる一対の配線とが、所定間隔おきに交互に設けられている。また、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２に交差して、図１中上下方向（Ｙ方向）に延びる第１データ線２１および第２データ線２２が所定間隔おきに交互に設けられている。
【００２０】
画素５０は、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２と、第１データ線２１および第２データ線２２との交差部に設けられる。
【００２１】
走査線駆動回路１０は、走査線１２で選択される領域を指定するＸ信号（アドレス信号）を各アドレス線１１に供給するとともに、画素５０を選択するＹ信号（走査信号）を線順次で各走査線１２に供給する。これにより、表示領域ＡをＸ方向およびＹ方向に沿って複数の領域に分割しておき、Ｘ信号（アドレス信号）により、Ｘ方向に沿って分割された領域を指定し、Ｙ信号（走査信号）により、Ｙ方向に沿って分割された領域を指定する。
データ線駆動回路２０は、画像信号を各第１データ線２１に供給するとともに、この画像信号を反転した反転画像信号を各第２データ線２２に供給する。
駆動信号供給回路３０は、交流の駆動信号を各第１駆動線３１に供給するとともに、この駆動信号を反転した反転駆動信号を各第２駆動線３２に供給する。
【００２２】
図２は、画素５０のトランジスタレベルの回路図である。図３は、液晶パネルＡＡの拡大平面図である。
画素５０は、メモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、第２トランスファゲート５５、および、液晶セル５６を備える。
【００２３】
メモリセル５１は、２つのインバータ５１１、５１２をループ接続して構成される。すなわち、インバータ５１１の入力端は、インバータ５１２の出力端に接続され、インバータ５１１の出力端は、インバータ５１２の入力端に接続される。ここで、メモリセル５１のうち、インバータ５１１の入力端つまりインバータ５１２の出力端を、端子Ｐ１とし、インバータ５１１の出力端つまりインバータ５１２の入力端を端子Ｐ２とする。
【００２４】
第１スイッチング回路５２は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第１データ線２１からの画像信号をメモリセル５１の端子Ｐ１に供給する。
具体的には、この第１スイッチング回路５２は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２２とが、直列に接続されて構成される。
ＴＦＴ５２１のゲートは、走査線１２に接続され、ソースは、第１データ線２１に接続される。ＴＦＴ５２２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５２１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ１に接続される。
【００２５】
第２スイッチング回路５３は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第２データ線２２からの反転画像信号をメモリセル５１の端子Ｐ２に供給する。
具体的には、この第２スイッチング回路５３は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３２とが、直列に接続されて構成される。
ＴＦＴ５３１のゲートは、走査線１２に接続され、ソースは、第２データ線２２に接続される。ＴＦＴ５３２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５３１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ２に接続される。
【００２６】
液晶セル５６は、画素電極５６１と、この画素電極５６１に対向配置された対向電極５６２と、これら画素電極５６１および対向電極５６２の間に挟持された液晶層と、を備える。
【００２７】
第１トランスファゲート５４は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第１駆動線３１からの駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第１トランスファゲート５４の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第１駆動線３１に接続され、出力端子は、画素電極５６１に接続される。
【００２８】
第２トランスファゲート５５は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第２駆動線３２からの反転駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第２トランスファゲート５５の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第２駆動線３２に接続され、出力端子は、画素電極５６１に接続される。
【００２９】
以上の電気光学装置１は、以下のように動作する。
すなわち、走査線駆動回路１０からＸ信号（アドレス信号）を各アドレス線１１に供給して表示領域Ａの特定の領域を指定するとともに、Ｙ信号（走査信号）を線順次で各走査線１２に供給する。
すると、Ｘ信号（アドレス信号）により、表示領域Ａの特定の領域にある画素５０のＴＦＴ５２２、５３２がオン状態となる。また、Ｙ信号（走査信号）により、ある走査線に係る画素５０のＴＦＴ５２１、５３１がオン状態となる。
これにより、ある走査線１２に係る画素５０のうち特定の領域に含まれるものを全て選択する。
【００３０】
そして、これら画素５０の選択に同期して、データ線駆動回路２０から第１データ線２１および第２データ線２２に画像信号および反転画像信号を供給する。すると、画像信号および反転画像信号は、選択した画素５０のメモリセル５１に書き込まれるとともに、トランスファゲート５４、５５の制御端子に供給される。
これにより、第１トランスファゲート５４または第２トランスファゲート５５が選択的にオン状態となり、第１駆動線３１からの駆動信号または第２駆動線３２からの反転駆動信号が画素電極５６１に書き込まれる。
【００３１】
画素電極５６１に画像信号または反転画像信号が書き込まれると、この画素電極５６１と対向電極５６２との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序を変化させて、各画素５０の光変調による表示を行う。
なお、画像信号および反転画像信号は、メモリセル５１により保持されて、これにより、液晶に印加される駆動電圧も、次のフレームの書込みまで保持される。
【００３２】
また、電気光学装置１によれば、上述のように表示領域Ａの全面に表示する全画面表示に限らず、表示領域Ａの一部にのみ表示するパーシャル表示も可能である。
すなわち、パーシャル表示モードでは、Ｘ信号（アドレス信号）およびＹ信号（走査信号）により、表示領域Ａを分割して形成された複数の領域のうち特定の領域を指定し、この指定した領域においてのみ、表示を行う。
これにより、パーシャル表示モードでは、省電力化を図ることができる。
【００３３】
図４は、液晶パネルＡＡの平面図である。図５は、液晶パネルＡＡの部分断面図である。図６は、液晶パネルＡＡにおける画素電極と各配線との関係を示す斜視図である。
ここで、図５は、第１トランスファゲート５４または第２トランスファゲート５５と、画素電極５６１と、を含む断面図である。
【００３４】
上述の液晶パネルＡＡは、図５に示すように、画素５０に対応してスイッチング素子としての画素トランジスタ５９が複数配置された第１の基板としての素子基板６０と、この素子基板６０に対向配置された第２の基板としての対向基板７０と、素子基板６０および対向基板７０の間に挟持された液晶と、から構成されている。
【００３５】
図４に示すように、素子基板６０には、図４中水平方向に延びるアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成され、さらに、画素５０に対応して、画素回路５７が形成されている。
画素回路５７は、複数の画素トランジスタ５９と、画素電極５６１とを含んで構成されるが、以降、これら画素回路５７を構成する回路素子のうち画素電極５６１を除いたものを、回路素子群５８と呼ぶ。
つまり、回路素子群５８は、具体的には、上述のメモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、および第２トランスファゲート５５で構成される。
このような回路素子群５８は、以上のアドレス線１１、走査線１２、第１駆動線３１、第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、第１データ線２１、および第２データ線２２の交差に対して、一定の位置に設けられている。
【００３６】
また、アドレス線１１は、第１データ線２１および第２データ線２２に沿って延びるアドレス幹線１１１と、このアドレス幹線１１１から走査線１２に沿って延びるアドレス枝線１１２と、を備える。
【００３７】
本実施形態において、画素トランジスタ５９は、プレーナ型ポリシリコンＴＦＴであり、各画素５０は、このＴＦＴを複数含んで構成される。
具体的には、上述の第１スイッチング回路５２を構成するＴＦＴ５２１、５２２、第２スイッチング回路５３を構成するＴＦＴ５３１、５３２、メモリセル５１のインバータ５１１、５１２を構成するＴＦＴ、第１トランスファゲート５４を構成するＴＦＴ、および、第２トランスファゲート５５を構成するＴＦＴは、プレーナ型ポリシリコンＴＦＴで形成されている。
【００３８】
以下、液晶パネルＡＡの具体的な構造について説明する。
まず、素子基板６０について説明する。
素子基板６０は、図５に示すように、ガラス基板６８を有し、このガラス基板６８上のＴＦＴが形成される領域には、ｐ−Ｓｉ（多結晶シリコン）およびｎ＋ｐ−Ｓｉからなる半導体層６１が形成されている。
半導体層６１の上およびガラス基板６８の上には、表示領域Ａの全面に亘ってゲート絶縁膜６２が形成される。
【００３９】
ゲート絶縁膜６２上には、半導体層６１に対向して、ゲート電極５９１が形成される。
また、ゲート絶縁膜６２上には、上述のアドレス線１１を構成するアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成される。
なお、図示しないが、図５のゲート電極５９１には、上述の端子Ｐ１や端子Ｐ２からの配線が接続される。
【００４０】
ゲート電極５９１、アドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、およびゲート絶縁膜６２上には、層間絶縁膜６３が被覆される。
【００４１】
ゲート絶縁膜６２および層間絶縁膜６３には、半導体層６１と後述のソース電極５９２とを電気的に接続するためのコンタクトホール６２１と、半導体層６１と後述のドレイン電極５９３とを電気的に接続するためのコンタクトホール６２２と、が形成される。
【００４２】
層間絶縁膜６３の上には、ソース電極５９２およびドレイン電極５９３が形成される。
ドレイン電極５９３は、後述のコンタクトホール６４１が形成される位置まで延長されている。また、層間絶縁膜６３の上には、上述の第１データ線２１および第２データ線２２が形成される。
なお、図示しないが、図５のソース電極５９２には、上述の第１駆動線３１や第２駆動線３２が接続される。
以上により、上述の回路素子群５８が形成される。
【００４３】
また、以上により、図６に示すように、第１データ線２１および第２データ線２２は、層間絶縁膜６３を挟んで、上述のアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、および低電位電源線Ｖｓｓに対して交差することとなる。
【００４４】
層間絶縁膜６３上には、図５および図６に示すように、回路素子群５８の８列ごとに、アドレス線１１を構成するアドレス幹線１１１が形成されている。アドレス幹線１１１とアドレス枝線１１２とは、その交差部において、層間絶縁膜６３を貫通するコンタクト１１３で電気的に接続されている。
これにより、各アドレス線１１は、当該アドレス幹線１１１の両側に４列ずつ配置された画素回路５７にＸ信号（アドレス信号）を供給して、走査線１２で選択される領域として８列の画素５０を指定可能である。
【００４５】
ソース電極５９２、ドレイン電極５９３、第１データ線２１、第２データ線２２、アドレス幹線１１１および層間絶縁膜６３上には、絶縁膜としての平坦化膜６４が形成される。
平坦化膜６４には、ドレイン電極５９３と後述の画素電極５６１とを電気的に接続するためのコンタクトホール６４１が形成されている。
【００４６】
平坦化膜６４上には、コンタクトホール６４１が形成された領域を除いて、画素電極５６１が形成される領域の全面に亘って、入射光を反射する反射膜６５が形成される。
この反射膜６５上およびコンタクトホール６４１から露出するドレイン電極５９３には、ＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明電極からなる上述の画素電極５６１が形成されている。この画素電極５６１は、コンタクトホール６４１の内部も被覆しており、これにより、ドレイン電極５９３に電気的に接続される。
画素電極５６１上には、ポリイミド膜などの有機膜からなる配向膜（図示省略）が形成されている。
【００４７】
上述のように、回路素子群５８が形成される層には、アドレス線１１のアドレス幹線１１１が回路素子群５８の８列ごとに形成されるため、回路素子群５８の幅をａ１とし、アドレス幹線１１１が形成される間隙の幅をｃとすると、回路素子群５８の８列ごとの幅は、８（ａ１）＋ｃとなる。
【００４８】
これに対し、画素電極５６１が形成される層には、アドレス幹線１１１のような配線は存在しない。そのため、画素電極５６１の幅をｂ１とすると、以下の等式が成立する。
【００４９】
８（ａ１）＋ｃ＝８（ｂ１）
【００５０】
したがって、図４に示すように、回路素子群５８の画素電極５６１に対する相対位置は、隣接する画素回路５７同士で異なっている。
なお、回路素子群５８の長さをａ２、画素電極５６１の長さをｂ２とすると、ａ２とｂ２とは等しくなっている。
【００５１】
ここで、各回路素子群５８において、メモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、および第２トランスファゲート５５の位置は一定であり、図４に示すように、コンタクトホール６４１も、回路素子群５８の一定の位置に形成されている。
したがって、上述したように、回路素子群５８の画素電極５６１に対する相対位置は、隣接する画素回路５７同士で異なっているから、コンタクトホール６４１の画素電極５６１に対する相対位置も、隣接する画素回路５７同士で異なることとなる。
このように、アドレス線１１や走査線１２が延在する方向で隣接する画素同士では、コンタクトホール６４１の相対位置は異なっている。
【００５２】
第１データ線２１や第２データ線２２が延在する方向で隣接する画素同士では、コンタクトホール６４１は、画素の境界線（例えば、本実施形態では第１駆動線３１）に対して、対称に配置（ミラー配置）されている。
また、コンタクトホール６４１と同様に、画素回路５７を構成するその他の回路素子も、画素の境界線（例えば、本実施形態では第１駆動線３１）に対して、対称に配置（ミラー配置）されている。
【００５３】
次に、対向基板７０について説明する。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４のうち画素電極５６１の境界に対向する位置には、ブラックマトリクスを成す遮光膜７１が形成される。
ガラス基板７４および遮光膜７１上には、カラーフィルタの着色層７２が形成される。
カラーフィルタの着色層７２上には、画素電極５６１に対向するＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜からなる対向電極５６２が形成される。対向電極５６２上には、配向膜（図示省略）が形成されている。
【００５４】
素子基板６０と対向基板７０との間には、液晶層が形成され、この液晶層は、素子基板６０および対向基板７０の周囲に形成された図示しないシール材により封止されている。
【００５５】
素子基板６０および対向基板７０の表面には、図示しない位相差板や偏光板が設けられている。
【００５６】
次に、電気光学装置１の表示について説明する。
電気光学装置１は、全反射型の表示を行う。すなわち、図５中矢印で示すように、外部から入射した周囲光は、対向基板７０の偏光板（図示省略）で直線偏光となり、ガラス基板７４、カラーフィルタの着色層７２、対向電極５６２を透過して、液晶層に入射する。液晶層に入射した光は、画素電極５６１を透過して、反射膜６５で反射され、再び画素電極５６１を透過して、液晶層を通過する。この液晶層を通過する間に、印加電圧に応じて偏光方向が回転される。液晶層を通過した光は、再び、対向電極５６２、カラーフィルタの着色層７２、およびガラス基板７４を透過して、対向基板７０の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
【００５７】
このような全反射型の電気光学装置１は、メモリセル５１、スイッチング回路５２、５３、トランスファゲート５４、５５などの回路上に画素電極５６１を形成できるので、画素電極５６１の有効面積を、メモリセル５１やその配線などの面積に影響されることなく、十分に広く確保でき、しかもバックライトなどの光源も不要であるため、高輝度の表示を、低い消費電力で実現できる。
【００５８】
本実施形態によれば、以下のような効果がある。
（１）複数の画素トランジスタ５９と画素電極５６１とを含んで画素回路５７を構成し、コンタクトホール６４１の画素電極５６１に対する相対位置を、隣接する画素回路５７同士で異ならせた。よって、コンタクトホール６４１が表示品質に与える影響を分散させて、表示画面にちらつきが発生するのを抑制できる。
【００５９】
（２）アドレス線１１をアドレス幹線１１１およびアドレス枝線１１２で構成し、回路素子群５８が形成される層において、このアドレス幹線１１１を８列の回路素子群５８ごとに配置した。これにより、回路素子群５８の配置間隔を変更することなく、画素電極５６１の配置間隔をアドレス幹線１１１の幅の分だけ大きくできる。そのため、回路素子群５８に対する画素電極５６１の相対位置を、隣接する画素回路５７同士で異ならせることができる。よって、コンタクトホール６４１を回路素子群５８に対して略一定の位置に形成しても、隣接する画素回路５７同士において、コンタクトホール６４１の画素電極５６１に対する相対位置は異なることになる。したがって、コンタクトホール６４１の画素電極５６１に対する相対位置を、隣接する画素回路５７同士で容易に異ならせて、表示画面にちらつきが発生するのを容易に抑制できる。
【００６０】
＜変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、アドレス幹線１１１を回路素子群５８と同層に設けることで、このアドレス幹線１１１の幅の分、回路素子群５８の配置間隔を大きくしたが、これに限らない。すなわち、アドレス幹線１１１を設けずに、単に、回路素子群の配置間隔を大きくしてもよい。
また、前記実施形態では、液晶に印加する駆動電圧を保持するために、ＳＲＡＭであるメモリセル５１を設けたが、これに限らず、ＤＲＡＭである蓄積容量を設けてもよい。
【００６１】
また、液晶としては、ＴＮ（Twisted  Nematic）液晶やＳＴＮ（Super  Twisted  Nematic）液晶などが挙げられる。
また、前記各実施形態では、本発明を電気光学物質として液晶を用いたが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
また、前記実施形態では、画素トランジスタ５９として、ポリシリコンＴＦＴを用いたが、これに限らず、アモルファスシリコンＴＦＴを用いてもよい。
また、液晶の表示モードとしては、ＩＰＳ（In-Plane  Switching）やＦＦＳ（Fringe-Field  Switching）などでもよい。
【００６２】
＜応用例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図７は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
【００６３】
なお、電気光学装置１が適用される電子機器としては、図７に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】前記電気光学装置の画素のトランジスタレベルの回路図である。
【図３】前記電気光学装置を構成する液晶パネルの拡大平面図である。
【図４】前記電気光学装置の液晶パネルの平面図である。
【図５】前記電気光学装置の液晶パネルの部分断面図である。
【図６】前記電気光学装置の液晶パネルにおける画素電極と各配線との関係を示す斜視図である。
【図７】上述した電気光学装置を適用した携帯電話機を示す斜視図である。
【符号の説明】
【００６５】
１…電気光学装置、１１…アドレス線、１２…走査線、２１…第１データ線（データ線）、２２…第２データ線（データ線）、５７…画素回路、５９…画素トランジスタ（スイッチング素子）、６０…素子基板（第１の基板）、６４…平坦化膜（絶縁膜）、７０…対向基板（第２の基板）、１１１…アドレス幹線、１１２…アドレス枝線、５６１…画素電極、コンタクトホール…６４１、３０００…携帯電話機（電子機器）。
【図１】
2007093845.tif 000003
【図２】
2007093845.tif 000004
【図３】
2007093845.tif 000005
【図４】
2007093845.tif 000006
【図５】
2007093845.tif 000007
【図６】
2007093845.tif 000008
【図７】
2007093845.tif 000009