(57)【要約】【課題】素子基板におけるオーバーハングを防ぐことができるＳＯＩ基板を提供する。【解決手段】支持基板１の上に絶縁物３を介して素子基板２が形成されたＳＯＩ基板であって、素子基板２の周辺の端下に露出した絶縁膜３の側面にエッチング防止層７を有する。これにより素子基板２上に半導体回路を構築する場合に、ウエットエッチング工程での素子基板２のオーバーハング形成を防止でき、素子基板２の欠けによるパーティクルを低減し歩留の低下を防ぐ。【選択図】図１
2007200951.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の上に絶縁物を介して素子基板を形成したＳＯＩ基板であって、前記素子基板の周辺端下に露出した前記絶縁膜の側面または前記絶縁膜内にエッチング防止層を形成したＳＯＩ基板。
【請求項２】
前記エッチング防止層は、撥水性を有する材質である請求項１記載のＳＯＩ基板。
【請求項３】
前記エッチング防止層は、ゲッタリング効果を有する材質である請求項１記載のＳＯＩ基板。
【請求項４】
前記エッチング防止層は、前記絶縁膜の膜質を変質させてエッチングレートを前記絶縁膜よりも高く形成した請求項１記載のＳＯＩ基板。
【請求項５】
前記エッチング防止層は、ポリシリコンである請求項１記載のＳＯＩ基板。
【請求項６】
支持基板の上に絶縁物を介して素子基板を形成したＳＯＩ基板を製造するに際し、
支持基板の上に絶縁物を介して素子基板となる素子用基板を形成した外側をエッチング防止層で覆う工程と、
素子用基板の素子形成面が露出するように少なくとも前記絶縁物端部を覆うエッチング防止層を残して前記エッチング防止層と素子用基板を研磨除去する工程と
を有するＳＯＩ基板の製造方法。
【請求項７】
支持基板の上に絶縁物を介して形成された素子基板を有し、かつ前記素子基板の周辺端下に露出した前記絶縁膜の側面または前記絶縁膜内にエッチング防止層を有するＳＯＩ基板を有し、エッチング防止層の除去で露出した前記素子基板の表面上に電気回路を構築した半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＳＯＩ（Silicon on Insulator）基板およびその製造方法に関し、特に基板周辺におけるオーバーハングを防ぐための構造に関する。
【背景技術】
【０００２】
ＳＯＩ基板の作製方法としては、絶縁膜となる酸化膜を挟んでシリコン基板同士を張り合わせ、シリコン基板表面をエッチング・研磨することによりＳＯＩ基板を作成する方法が知られている。
【０００３】
図４（ａ）〜図４（ｅ）は第１の従来例の製造工程を示している。
図４（ａ）では、支持基板となるシリコン基板１と、絶縁物となる１μｍ程度の膜厚の酸化膜３で覆われた素子基板となるシリコン基板２とを、室温で張り合わせることにより張り合わせ基板１０を作製する。
【０００４】
図４（ｂ）では、張り合わせ基板１０のシリコン基板１およびシリコン基板２を１μｍ程度の膜厚となる酸化膜６で覆う。これは、後工程でのシリコン基板２の周辺部をウエットエッチング液により除去する工程においてシリコン基板１がエッチングされるのを防止するため必要となる。
【０００５】
さらに、酸化膜３および酸化膜６で覆われたシリコン基板２を所定の厚さ（例えば２０μｍ）になるまで１回目の研磨を行った後に、図４（ｃ）に示すように、シリコン基板２の表面に粘着テープ５を貼り付ける。このとき、粘着テープ５はシリコン基板２の周辺部においてマスキングされていないため、その箇所においてシリコン基板２が露出している。
【０００６】
その後、酸化膜６に対してシリコンのエッチレートが大きいエッチング液を用いて露出したシリコン基板２を、図４（ｄ）に示すように選択的に除去する。このとき、もし酸化膜６が形成されていない場合には、シリコン基板２の周辺部のエッチングと同時にシリコン基板１もエッチングされてしまうため、シリコン基板１の周辺部において段差や表面荒れが生じ、シリコン基板１の支持基板としての機能を低下させる。それを防ぐために酸化膜６が必要となる。
【０００７】
次に、粘着テープ５を剥がし、シリコン基板２を厚さが所定の厚み（例えば３μｍ）になるまで２回目の研磨を行う。このとき、シリコン基板２の周辺にはみ出した酸化膜３および酸化膜６が残存している。このはみ出した酸化膜３および酸化膜６は後の工程での膜はがれがダストとなり歩留低下を引き起こすため、シリコンに対してエッチレートが低いウエットエッチング液を用いて、図４（ｅ）に示すように除去する。このときシリコン基板１を覆う酸化膜６も同時にエッチングされる。
【０００８】
以上の各工程を経て、図４（ｅ）に示した張り合わせＳＯＩ基板が完成する。シリコン基板２の表面上には、半導体装置の製造工程において、例えばＭＯＳトランジスタ、バイポーラトランジスタ、抵抗、容量などの素子が形成される。これらの素子形成においては、熱処理、ＣＶＤ法、ＰＶＤ法などにより酸化膜が形成されさらにウエットエッチング液を用いて選択的にエッチングされる工程を有することは周知のことである。
【０００９】
しかし、この第１の従来例において次のような問題がある。
第１の従来例では、シリコン基板２の周辺にはみ出した酸化膜３，酸化膜６、およびシリコン基板１を覆う酸化膜６を、図４（ｄ）と図４（ｅ）の間でウエットエッチングで除去する工程において、周辺部の酸化膜３が完全に除去されるまで行う必要がある。しかし、張り合わせ基板１０の周辺部では、酸化膜３と酸化膜６とが重ね合わさっているので、膜厚１μｍ〜２μｍの酸化膜が形成されており、その結果，ウエットエッチングによって、シリコン基板２の端部において図４（ｅ）に示すようにオーバーハング量Ａが発生する。
【００１０】
このオーバーハング量Ａは，後の半導体装置の製造工程においてシリコン基板２の欠けを引き起こし、その結果、パーティクルの発生を招くこととなる。このため、シリコン基板２の周辺部において膜質不良および歩留まりの低下を引き起こしている。
【００１１】
このような問題点を改善するために、例えば、特許文献１に示すようにして、よりオーバーハングの少ないＳＯＩ基板の製造方法がある。
図５（ａ）〜図５（ｅ）は特許文献１に見られる第２の従来例の製造工程を示している。なお、図５においては、説明の簡潔化のため第１の従来例を示す図４と実質的に同一の機能を有する構成要素には同一の符号を付けて示している。
【００１２】
図５（ａ）では、支持基板となるシリコン基板１と、酸化膜３で覆われた素子基板となるシリコン基板２とを張り合わせて張り合わせ基板１０を形成する。
次に図５（ｂ）に示すように、前記張り合わせ基板１０の全体を約１μｍのシリコン窒化膜４にて覆う。
【００１３】
その後、シリコン基板２を所定の厚みにまで１回目の研磨を行い、図５（ｃ）に示すようにシリコン基板２の表面に粘着テープ５を貼付する。このとき、粘着テープ５はシリコン基板２の周辺部の表面にはマスキングされていないため、そのシリコン基板２の粘着テープ５からはみ出した部分が露出している。
【００１４】
これを、シリコン基板２を酸化膜３に対してシリコンのエッチレートが早いフッ化水素などのエッチング液を用いて図５（ｄ）に示すように選択的に除去する。このときシリコン窒化膜４は緻密な膜でありエッチレートが低いため、シリコン基板１へのエッチングを防止することができる。
【００１５】
その後、粘着テープ５を剥がし、シリコン基板２を仕上げ研磨して半導体装置として必要な厚さにし、燐酸などを用いてシリコン窒化膜４を除去した後に、シリコンに比べて酸化膜のエッチレートが高いフッ化水素などのウエットエッチング液を用いてシリコン基板２の周辺部に残置された酸化膜３を除去して図５（ｅ）に示した張り合わせＳＯＩ基板が完成する。シリコン基板２の表面上には、半導体装置の製造工程において、例えばＭＯＳトランジスタ、バイポーラトランジスタ、抵抗、容量などの素子が形成される。これらの素子形成においては、熱処理、ＣＶＤ法、ＰＶＤ法などにより酸化膜が形成されさらにウエットエッチング液を用いて選択的にエッチングされる工程を有することは周知のことである。
【００１６】
この第２の従来例では、２回目の研磨後のウエットエッチングは、酸化膜３のみのエッチングとなることからシリコン基板２のオーバーハング量Ａを、第１の従来例より小さくできる。
【特許文献１】特開平６−１６３３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、第２の従来例の構造においては、２回目の研磨後のウエットエッチングにより、シリコン基板２を覆う酸化膜を全て除去するためシリコン基板２の端部下方の酸化膜３の端が露出している。そのため第２の従来例のＳＯＩ基板を用いて素子基板としてのシリコン基板２の上に半導体素子を形成した場合、酸化膜を除去するためのウエットエッチング工程においてシリコン基板２のオーバーハング量Ａがさらに増加することになり、それによりシリコン基板２の欠けによるパーティクルを低減し歩留の低下を招くという課題を有している。
【００１８】
本発明は、ウエットエッチング工程での素子基板のオーバーハング形成を防止することができ、素子基板の欠けによるパーティクルを低減し歩留の低下を回避できるＳＯＩ基板を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決する本発明の請求項１記載のＳＯＩ基板は、支持基板の上に絶縁物を介して素子基板を形成したＳＯＩ基板であって、前記素子基板の周辺端下に露出した前記絶縁膜の側面または前記絶縁膜内にエッチング防止層を形成したことを特徴とする。
【００２０】
また、本発明の請求項２記載のＳＯＩ基板は、請求項１において、前記エッチング防止層は、撥水性を有する材質であることを特徴とする。
また、本発明の請求項３記載のＳＯＩ基板は、請求項１において、前記エッチング防止層は、ゲッタリング効果を有する材質であることを特徴とする。
【００２１】
また、本発明の請求項４記載のＳＯＩ基板は、請求項１において、前記エッチング防止層は、前記絶縁膜の膜質を変質させてエッチングレートを前記絶縁膜よりも高く形成したことを特徴とする。
【００２２】
また、本発明の請求項５記載のＳＯＩ基板は、請求項１において、前記エッチング防止層は、ポリシリコンであることを特徴とする。
本発明の請求項６記載のＳＯＩ基板の製造方法は、支持基板の上に絶縁物を介して素子基板を形成したＳＯＩ基板を製造するに際し、支持基板の上に絶縁物を介して素子基板となる素子用基板を形成した外側をエッチング防止層で覆う工程と、素子用基板の素子形成面が露出するように少なくとも前記絶縁物端部を覆うエッチング防止層を残して前記エッチング防止層と素子用基板を研磨除去する工程とを有することを特徴とする。
【００２３】
本発明の請求項７に記載の半導体装置は、支持基板の上に絶縁物を介して形成された素子基板を有し、かつ前記素子基板の周辺端下に露出した前記絶縁膜の側面または前記絶縁膜内にエッチング防止層を有するＳＯＩ基板を有し、エッチング防止層の除去で露出した前記素子基板の表面上に、電気回路を構築したことを特徴とする。
【発明の効果】
【００２４】
本発明の請求項１記載のＳＯＩ基板を用いて半導体素子を形成する場合には、酸化膜のウエットエッチング工程において素子基板周辺の絶縁膜が浸食されることを防ぐことが出来る。それにより素子基板のオーバーハングの形成を防止することができ、素子基板の欠けによるパーティクルを低減し歩留低下を回避できる。
【００２５】
また、本発明の請求項２記載のＳＯＩ基板では、エッチング防止層を撥水性を有する材質を用いて形成することで、素子基板の周辺での撥水性の低下を防ぎ、これによりエッチング液および洗浄液の残りによるダストの付着が原因で発生する不良を低減させ歩留向上を図ることが可能となる。
【００２６】
また、本発明の請求項３記載のＳＯＩ基板では、エッチング防止層をゲッタリング効果を有する材質で形成したことによって、素子基板周辺の金属などの不純物を捕獲する効果を持つため、半導体装置の製造工程での酸化膜形成においてより信頼性の高い膜を形成することができ、歩留向上を図ることができる。
【００２７】
また、本発明の請求項４記載のＳＯＩ基板では、絶縁膜の膜質を変質させてエッチングレートを前記絶縁膜よりも高くしてエッチング防止層を形成したことによって、酸化膜のウエットエッチング工程において素子基板周辺の絶縁膜が浸食されることを防ぐことが出来る。それにより素子基板のオーバーハングの形成を防止することができ、素子基板の欠けによるパーティクルを低減し歩留低下を回避できる。
【００２８】
また、本発明の請求項５記載のＳＯＩ基板では、エッチング防止層をポリシリコンで形成することによって、素子基板の周辺での撥水性の低下を防ぎ、これによりエッチング液および洗浄液の残りによるダストの付着が原因で発生する不良を低減させ歩留向上を図ることが可能となるとともに、ポリシリコンのゲッタリング効果によって、素子基板周辺の金属などの不純物を捕獲する効果を持つため、半導体装置の製造工程での酸化膜形成においてより信頼性の高い膜を形成することができ、更なる歩留向上を図ることができる。
【００２９】
また、本発明の請求項６記載のＳＯＩ基板の製造方法では、簡便な工程を用いて上記の優れたＳＯＩ基板を容易に形成することができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しながら、本発明に係る実施形態を説明する。
なお、以下の図面においては、説明の簡潔化のため第１の従来例および第２の従来例と実質的に同一の機能を有する構成要素には同一の符号を付けて示している。また、本発明は以下の実施形態に限定されない。
【００３１】
（第１の実施形態）
図１は本発明の第１の実施形態によるＳＯＩ基板を示している。
支持基板となるシリコン基板１と、絶縁膜としての約１μmの膜厚の酸化膜３を介してシリコン基板１の上に形成された膜厚が例えば１μｍ〜５０μｍ程度の比較的薄いシリコン基板２とからなるＳＯＩ基板であって、シリコン基板２の側面とシリコン基板２の周辺の露出した酸化膜３の側面とを覆うようにエッチング防止層７が形成されている。
【００３２】
シリコン基板２の表面上には、半導体装置の製造工程において、例えばＭＯＳトランジスタ、バイポーラトランジスタ、抵抗、容量などの素子が形成される。これらの素子形成においては、熱処理、ＣＶＤ法、ＰＶＤ法などにより酸化膜が形成されさらにウエットエッチング液を用いて選択的にエッチングされる工程を有することは周知のことである。
【００３３】
もし、エッチング防止層７が無い場合は、シリコン基板２の周辺の端下において露出した酸化膜３の側面もウエットエッチング液によりエッチングされるため、シリコン基板２の周辺でのオーバーハングが形成される。それによりシリコン基板２の欠けを引き起こし、結果的に歩留低下を招く。本発明においては酸化膜３の側面をエッチング防止層７にて覆っているため、ウエットエッチング工程での酸化膜３の側面への浸食を防ぐことにより、シリコン基板２の周辺でのオーバーハング形成を防ぐことができる。
【００３４】
図２（ａ）〜図２（ｆ）は図１のＳＯＩ基板を得るまでの製造工程を示している。
図２（ａ）では、支持基板となるシリコン基板１と、約１μｍの膜厚の酸化膜３で覆われた素子基板となるシリコン基板２とを張り合わせて張り合わせ基板を作製する。この酸化膜３は酸素雰囲気中の９００℃〜１２００℃の高温で熱処理することで形成する。
【００３５】
その後、図２（ｂ）に示すように、１μｍ程度の厚みのシリコン窒化膜４をＣＶＤ法などで堆積して前記張り合わせ基板の全体を覆う。これより、後工程でのシリコン基板２の周辺部をウエットエッチングする工程において、シリコン基板１がエッチングされることを防止することができる。また、本実施例においてはシリコン窒化膜４の厚みを１μｍ程度としたがシリコン基板１がエッチングされるのを防ぐことが可能な膜厚であれば良い。
【００３６】
そして、酸化膜３およびシリコン窒化膜４で覆われたシリコン基板２を２０μｍ程度の厚さになるまで１回目の研磨を行った後に、図２（ｃ）に示すようにシリコン基板２の表面に粘着テープ５を貼り付ける。このとき、粘着テープ５はシリコン基板２の周辺部はマスキングされていないためそのシリコン基板２の粘着テープ５からはみ出した部分が露出している。
【００３７】
その後、酸化膜に対してシリコンのエッチレートが比較的大きいエッチング液を用いて露出したシリコン基板２を、図２（ｄ）に示すように粘着テープ５の下のシリコン基板２だけが残るように選択的に除去する。
【００３８】
このときシリコン窒化膜４は緻密な膜でありエッチレートが低いためシリコン基板２へのエッチングを防止することができる。もしシリコン窒化膜４がない場合には、シリコン基板２の周辺部のエッチングと同時にシリコン基板１もエッチングされてしまう。そのためシリコン基板１の周辺部において段差や表面荒れが生じ、シリコン基板１の支持基板としての機能を低下させる。それらを防ぐためにシリコン窒化膜４が必要となる。
【００３９】
また、このときシリコン基板２の周辺には、はみ出した酸化膜３およびシリコン窒化膜４が残存している。このはみ出した酸化膜３およびシリコン窒化膜４は、後工程での物理的なダメージなどによる剥がれによりダストとなり半導体装置の歩留低下を引き起こす。そのため、シリコン基板２の周辺にはみ出した酸化膜３およびシリコン窒化膜４，シリコン基板１を覆うシリコン窒化膜４を除去するために、まず燐酸エッチング液を用いてシリコン窒化膜４を除去し、さらにシリコンに対してエッチレートが低いウエットエッチング液を用いてシリコン基板２の周辺にはみ出した酸化膜３を除去する。
【００４０】
その後、図２（ｅ）に示すように、半導体装置の製造工程にて使用されるウェットエッチ液に対してエッチレートが低いシリコン窒化膜をエッチング防止層７として用いて、張り合わせ基板１０の全体を覆う。さらに、図２（ｆ）に示すように、エッチング防止層７およびシリコン基板２を、半導体装置として必要な３〜１０μｍ程度の厚さになるまで２回目の研磨を行う。以上の各工程を経て得られたＳＯＩ基板は、シリコン基板１の外周部にエッチング防止層７が付いているが、このＳＯＩ基板の前記エッチング防止層７を研磨除去して露出したシリコン基板２の表面上に、半導体装置の製造工程において、例えばＭＯＳトランジスタ、バイポーラトランジスタ、抵抗、容量などの素子が形成される。これらの素子形成においては、熱処理、ＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法などにより酸化膜が形成されさらにウエットエッチング液を用いて選択的にエッチングして半導体装置が完成する。
【００４１】
なお、２回目の研磨を行って得られた図２（ｆ）のＳＯＩ基板に対して、図１に示したように、シリコン基板１の外周部に付いているエッチング防止層７を選択的に除去した後に、シリコン基板２の表面上に、半導体装置の製造工程において、例えばＭＯＳトランジスタ、バイポーラトランジスタ、抵抗、容量などの素子を形成して半導体装置を完成することもできる。
【００４２】
本実施形態においては、図２（ｆ）に示す２回目の研磨の前工程の図２（ｅ）においてエッチング防止層７を形成することを特徴とし、シリコン基板２の端部下方の酸化膜３端部を覆うことで、ＳＯＩ基板上に形成する半導体装置の製造工程において用いられる酸化膜のウエットエッチングにおける酸化膜３の端部のエッチングを防止することができ、それによりシリコン基板２の端部での欠けによるダスト発生を防止し、歩留低下を防ぐことができる。
【００４３】
なお、本実施例ではエッチング防止層７を半導体装置の製造工程にて使用されるウェットエッチ液に対してエッチレートが低いシリコン窒化膜にて形成したが、エッチング防止層７は、半導体装置の製造工程において使用されるウエットエッチングにおいて酸化膜３端部のエッチングを防止することができる膜であれば良く、酸化膜のようなエッチレートが早い膜であっても酸化膜３のエッチングを防止できる膜厚であれば良い。
【００４４】
ここでは、シリコン窒化膜を酸化膜３の側面に形成してエッチング防止層７を形成したが、酸化膜３の端部の膜質を変質させることでエッチングレートの高いエッチング防止層７を形成させても良い。
【００４５】
このようなエッチング防止膜７は、半導体装置の製造工程において、酸化膜３をエッチングする工程より前工程にて形成することが望ましい。また酸化膜３をエッチングする全ての工程において形成されていることが望ましい。
【００４６】
（第２の実施形態）
第１の実施形態では、酸化膜３のエッチングを防止するエッチング防止膜７を、シリコン窒化膜、各種の酸化膜を酸化膜３の側面に付けるか、または酸化膜３の端部の膜質を変質させることで形成したが、この第２の実施形態では、酸化膜３の側面に撥水性の高い、例えばＳｉＣ，ダイアモンド状カーボンなどの膜を付けて酸化膜３のエッチングを防止するエッチング防止膜７を形成する点が、第１の実施形態とは異なる。
【００４７】
もし、撥水性の低い膜をエッチング防止層７として形成した場合、エッチング液および洗浄液の残りによるダストの付着が原因で歩留を低下させる課題を新たに有することになる。そのためエッチング防止層７を撥水性の高い膜も用いて形成することでシリコン基板２の周辺での撥水性の低下を防ぐ。これによりエッチング液および洗浄液の残りによるダストの付着が原因で発生する不良を低減させ歩留向上を図ることが可能となる。
【００４８】
（第３の実施形態）
第２の実施形態では、酸化膜３の側面に撥水性の高い膜を付けて酸化膜３のエッチングを防止するエッチング防止膜７を形成したが、この第３の実施形態では、酸化膜３の側面にゲッタリング効果を有する材質の膜を付けて、酸化膜３のエッチングを防止するエッチング防止膜７として形成した点が、第２の実施形態とは異なる。
【００４９】
具体的には、ゲッタリング効果を有するエッチング防止膜７の材質としてポリシリコンを使用した。この場合には、半導体装置の製造工程における酸化膜形成工程において、ポリシリコンのゲッタリング効果によって、シリコン基板２の中に存在する金属などの不純物を捕獲することでシリコン基板２の周辺の表面に形成される酸化膜の品質が向上し、歩留向上を図ることが可能となる。
【００５０】
さらに、ポリシリコンは撥水性が高いため、エッチング液および洗浄液の残りによるダストの付着が原因で歩留をシリコン基板２の周辺での撥水性の低下を、アルミナ，ＳｉＣなどをエッチング防止膜７とした場合と同じように防ぐことができる。これによりエッチング液および洗浄液の残りによるダストの付着が原因で発生する不良を低減させ更に歩留の向上を図ることが可能となる。
【００５１】
（第４の実施形態）
図３は第４の実施形態を示す。
上記の各実施形態においてはエッチング防止層７を２回目の研磨の前に形成しているが、本実施形態においては図３（ｂ）に示すように２回目の研磨後に、シリコン基板２の表面上にエッチングストップ層８として約２０〜５０ｎｍ程度の酸化膜などを形成し、その後に、図３（ｃ）に示すようにＳＯＩ基板を覆うようにエッチング防止層７を形成する。
【００５２】
その後、図３（ｄ）に示すようにシリコン基板２の表面のエッチング防止層７をＲＩＥ(Reactive Ion Etching)、ＣＭＰ（Chemical Mechanical Polishing）法などでエッチングストップ層８に到達するまで除去し、さらに図３（ｅ）に示すようにエッチングストップ層８を除去することで、酸化膜３の側面を保護するエッチング防止層７を形成する。
【００５３】
本実施形態の製造方法を用いることで、エッチング防止層７を形成していないＳＯＩ基板を用いても、半導体装置の製造工程においてエッチング防止層７を形成することが容易に可能となる。
【００５４】
なお、図３（ｅ）に示すようにエッチングストップ層８を除去する前に、選択比の高いＲＩＥ装置を使用してシリコン基板２の外側のエッチング防止層７を膜減りさせるようにエッチングすることが望ましい。それによりエッチングストップ層８を除去した後に発生するエッチング防止層７の突起を無くすことができるため、突起部の欠けによるダストの発生を防ぐことが出来る。
【産業上の利用可能性】
【００５５】
この発明はＳＯＩ（Silicon on Insulator）基板およびその製造方法に関し、例えば半導体集積回路の製造に用いて好適なＳＯＩ基板を提供することが出来る。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態に係るＳＯＩ基板の断面図
【図２】同実施形態に係るＳＯＩ基板の製造方法を示す工程断面図
【図３】本発明の第４の実施形態に係るＳＯＩ基板の製造方法を示す工程断面図
【図４】第１の従来例でのＳＯＩ基板の製造方法を示す工程断面図
【図５】第２の従来例でのＳＯＩ基板の製造方法を示す工程断面図
【符号の説明】
【００５７】
１  支持基板となるシリコン基板
２  素子基板となるシリコン基板
３  酸化膜（絶縁膜）
４  シリコン窒化膜
５  粘着テープ
６  酸化膜
７  エッチング防止層
８  エッチングストップ層
【図１】
2007200951.tif 000003
【図２】
2007200951.tif 000004
【図３】
2007200951.tif 000005
【図４】
2007200951.tif 000006
【図５】
2007200951.tif 000007