(57)【要約】【課題】信号増幅手段に対するバイアス抵抗調整を、精度を高く迅速に行う。【解決手段】本方法は、信号増幅手段（たとえばＦＥＴ）の信号入力端子（ゲート）を介してトリマブル抵抗に接続され、トリマブル抵抗の値を見積もる際の誤差となる当該信号増幅手段のインピーダンス（Ｒgs）を、当該ＦＥＴに所定の出力経路電流（ドレイン電流Ｉd）を流した状態で測定し、その測定値を用いてトリマブル抵抗の目標値を決定する第１ステップ（ＳＴ７０１〜ＳＴ７１４）と、第１ステップで決定された目標値が得られるように、ドレイン電流ＩdをＦＥＴに流さない状態でトリマブル抵抗の抵抗値を調整する第２ステップ（ＳＴ７１５〜ＳＴ７１７）と、を含む。【選択図】図１
2007142573.tif 000002
【特許請求の範囲】
【請求項１】
信号増幅手段と、信号増幅手段の信号入力端子バイアスを決める複数の抵抗を直列接続させている直列抵抗部と、を半導体基板に有し、前記複数の抵抗の少なくとも一つがトリマブル抵抗であり、前記直列抵抗部の両端が前記信号増幅手段の出力側電源供給経路と非接続である半導体デバイスのバイアス抵抗調整方法であって、
前記信号増幅手段の信号入力端子を介して前記トリマブル抵抗に接続され、前記トリマブル抵抗の値を見積もる際の誤差となる当該信号増幅手段のインピーダンスを、当該信号増幅手段に所定の出力経路電流を流した状態で測定し、その測定値を用いてトリマブル抵抗の目標値を決定する第１ステップと、
前記第１ステップで決定され、誤差を含まないトリマブル抵抗の前記目標値が得られるように、前記出力経路電流を前記信号増幅手段に流さない状態で前記トリマブル抵抗の抵抗値を調整する第２ステップと、
を含む半導体デバイスのバイアス抵抗調整方法。
【請求項２】
前記第１ステップは、
前記信号増幅手段の前記信号入力端子に加える電圧を調整することにより、出力経路電流を所定値に制御する電流制御ステップと、
前記所定値の出力経路電流を流した状態で、前記インピーダンスを、前記制御後の出力経路電流の値を用いて求めるインピーダンス決定ステップと、
前記求めたインピーダンスを用いて前記トリマブル抵抗の目標値を求める目標値決定ステップと、
を含む請求項１に記載の半導体デバイスのバイアス抵抗調整方法。
【請求項３】
前記電流制御ステップが、前記インピーダンス決定ステップに用いる前記制御後の出力経路電流の値を測定する電流確認ステップを、さらに含み、
前記電流確認ステップの実行を、所定の待ち時間の経過を待って行う
請求項２に記載の半導体デバイスのバイアス抵抗調整方法。
【請求項４】
前記直列抵抗部に、前記トリマブル抵抗以外に固定抵抗を含む場合、前記目標値の算出に当該固定抵抗の値を用いるために、前記第１ステップに、前記固定抵抗の測定ステップを、さらに含み、
前記固定抵抗の測定ステップの直前に、前記出力経路電流をオフする
請求項２に記載の半導体デバイスのバイアス抵抗調整方法。
【請求項５】
前記トリマブル抵抗は熱反応により高抵抗化する材料の薄膜抵抗を備え、
前記第２ステップにおいて、レーザ照射により前記薄膜抵抗を部分的に高抵抗化することによって前記トリマブル抵抗の抵抗値を調整する
請求項１に記載の半導体デバイスのバイアス抵抗調整方法。
【請求項６】
信号増幅手段と、
信号増幅手段の信号入力端子バイアスを決める複数の抵抗を直列接続させている直列抵抗部と、
を半導体基板に有し、
前記複数の抵抗の少なくとも一つがトリマブル抵抗であり、
前記直列抵抗部の両端が前記信号増幅手段の出力側電源供給経路と非接続である
半導体デバイス。
【請求項７】
前記トリマブル抵抗は、レーザ照射時の熱反応により高抵抗化する材料の薄膜抵抗を備える
請求項６に記載の半導体デバイス。
【請求項８】
前記半導体デバイスは、前記信号増幅手段にローレベルの電源電圧を供給する第１バイアス供給パッド、ハイレベルの電源電圧を供給する第２バイアス供給パッド、前記直列抵抗部の両端の一方に接続する第３バイアス供給パッド、他方に接続するおよび第４バイアス供給パッド、ならびに、信号入力パッドおよび信号出力パッドを有し、
前記信号入力パッドが前記信号増幅手段の信号入力端子に電気的に接続され、
前記第１および第２バイアス供給パッドは、前記第３および第４バイアス供給パッドと非接続であり、
前記信号入力端子と前記第３バイアス供給パッド間の抵抗、前記信号入力端子と前記第４バイアス供給パッド間の抵抗の少なくとも一方が前記トリマブル抵抗である
請求項６に記載の半導体デバイス。
【請求項９】
前記第１〜第４バイアス供給パッド、ならびに、前記信号入力パッドおよび前記信号出力パッドの全てが、前記半導体基板の４辺中、対向する１対の辺側に配置されている
請求項６に記載の半導体デバイス。
【請求項１０】
信号増幅用の半導体デバイスを搭載している電子機器であって、
前記半導体デバイスは、
信号増幅手段と、
信号増幅手段の信号入力端子バイアスを決める複数の抵抗を直列接続させている直列抵抗部と、
を半導体基板に有し、
前記複数の抵抗の少なくとも一つがトリマブル抵抗であり、
前記直列抵抗部の両端が、前記信号増幅手段の出力側電源供給経路と前記半導体デバイス内では非接続であり、
前記直列抵抗部と前記信号増幅手段は、半導体デバイス外部の配線によって共通のバイアス供給路に接続されている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス、そのバイアス抵抗調整方法および電子機器に関するものである。本発明は特に、信号増幅手段と、その信号入力端子バイアスを決める直列抵抗部とを有する半導体デバイス、当該半導体デバイスを搭載した電子機器、ならびに、直列抵抗部の抵抗値を調整する半導体デバイスのバイアス抵抗調整方法に関する。
【背景技術】
【０００２】
無線送信機、特に、携帯電話用の送信部に用いられる電力増幅器では、信号増幅手段として、たとえば電界効果トランジスタが１段または多段接続されたものが用いられる。
【０００３】
図５に、最も簡単な構成例として、電界効果トランジスタを１つ備える電力増幅器の回路を示す。
図５に示す半導体デバイス１０１の信号増幅回路は、電界効果トランジスタ２０１ならびに４つの抵抗、すなわち第１ゲートバイアス抵抗Ｒ、第２ゲートバイアス抵抗（トリマブル抵抗）Ｒtrim、負荷抵抗としてのドレインバイアス抵抗Ｒfdおよびソースバイアス抵抗Ｒfsを有する。
【０００４】
電界効果トランジスタ２０１のゲートＧに、信号入力端子３０２が接続されている。また、電界効果トランジスタ２０１のドレイン電極Ｄに、信号出力端子３０３が接続されている。
電界効果トランジスタ２０１のドレイン電極Ｄは、ドレインバイアス抵抗Ｒfdを介して電源電圧Ｖddの供給端子（以下、第１電源端子）３０１に接続され、ソース電極Ｓはソースバイアス抵抗Ｒfsを介して基準電圧、たとえば接地電圧の供給端子（以下、第２電源端子）４０１に接続されている。
第１ゲートバイアス抵抗Ｒは、信号入力端子３０２と第１電源端子３０１との間に接続され、トリマブル抵抗Ｒtrimは信号入力端子３０２と第２電源端子４０１との間に接続されている。
【０００５】
このように、電界効果トランジスタ２０１のゲート電極Ｇにゲート印加電圧を供給するための第１ゲートバイアス抵抗Ｒとトリマブル抵抗Ｒtrimが直列に接続されている。また、第１ゲートバイアス抵抗Ｒの一端はドレインバイアス抵抗Ｒfdに接続された電源電圧Ｖddの供給端子（第１電源端子）３０１に接続され、トリマブル抵抗Ｒtrimの一端はソースバイアス抵抗Ｒfsに接続された基準電圧の供給端子（第２電源端子）４０１に接続されている。
【０００６】
図５に示す電界効果トランジスタ２０１は、電力増幅度およびノイズ低減等の観点から最適な動作点が決められており、その動作点となるようにバイアスが設定される。通常、バイアス点は、ドレイン電流ｉdにより規定される。
【０００７】
ここで、電界効果トランジスタのドレイン電流ｉdの大きさは、ゲートとソース間の電圧ＶＧＳに依存し、飽和領域で以下の式(1)により表される。
【０００８】
【数１】
2007142573.tif 000003
【０００９】
ここで、符号“ｇm”はトランスコンダクタンス、符号“Ｖｔｈ”は閾値電圧、を示している。
【００１０】
上記式(1)から明らかなように、電界効果トランジスタのドレイン電流ｉdの大きさは、ゲートとソース間電圧ＶＧＳのみによって決定されるものではない。つまり、上記の閾値電圧Ｖｔｈやトランスコンダクタンスｇmは電界効果トランジスタの構造や製造過程により決定され、したがって、複数の電界効果トランジスタを同一の半導体基板上に形成した場合は各電界効果トランジスタにおいてばらつきが生ずる。しかも、電界効果トランジスタが形成される半導体基板が大口径化するほど製造が困難となるので、こういったばらつきが大きくなる。
【００１１】
さらに、閾値電圧Ｖｔｈやトランスコンダクタンスｇmは電界効果トランジスタの動作状況によっても変化する。例えば、大量のドレイン電流ｉdが流れることによって、電界効果トランジスタが発熱するので、電界効果トランジスタを構成する半導体のキャリア濃度やキャリアの移動度が変化するため、閾値電圧Ｖｔｈやトランスコンダクタンスｇmが変化する。
【００１２】
したがって、各電界効果トランジスタの閾値電圧Ｖｔｈやトランスコンダクタンスｇmのばらつきによるドレイン電流ｉdのばらつきを小さくし、また、電界効果トランジスタの動作時に正確なドレイン電流ｉdが流れるように信号入力端子のバイアス調整を各電界効果トランジスタについて行わなければならない。
【００１３】
そこで、図５に示す電界効果トランジスタ２０１に接続されるトリマブル抵抗Ｒtrimの抵抗の大きさを調整することにより、同一半導体基板上に形成された複数の電界効果トランジスタ２０１のそれぞれについてドレイン電流ｉdの大きさを正確かつ均一にすることが重要である。
すなわち、トリマブル抵抗Ｒtrimの抵抗の大きさを調整することにより、電界効果トランジスタ２０１のゲートとソース間電圧ＶＧＳを変化させて、各電界効果トランジスタ２０１が有する閾値電圧Ｖｔｈやトランスコンダクタンスｇmの値に応じて、所定のドレイン電流ｉdが得られるようにゲートバイアスを設定することが必要である。
【００１４】
トリマブル抵抗Ｒtrimとしては、ボリューム式可変抵抗器もあるが、サイズが大きくなるという問題があるので、携帯電話用の送信部に用いられる電力増幅器では、レーザ照射によりトリミング可能な抵抗を用いる場合が多い。
【００１５】
レーザ照射によりトリミング可能な抵抗を用いる電力増幅器として、特許文献１に記載されているような、電圧分割型ＦＥＴ信号入力端子バイアス調整回路がある。ここで、レーザ照射によるトリマブル抵抗Ｒtrimのトリミングでは、トリマブル抵抗Ｒtrimを構成する薄膜抵抗にレーザを照射しその部分を絶縁体（もしくは高抵抗）に変異させる。
【００１６】
例えばトリマブル抵抗Ｒtrimを個別の部品として形成した場合は、図６で示すようなトリマブル抵抗５００を使用する。
図６に示すトリマブル抵抗５００は、端子５０１に挟まれた絶縁体５０３上に形成されている薄膜抵抗５０２を有し、薄膜抵抗５０２の表面に線状にレーザスポットが重複するように走査しながら、レーザ照射部５０４を形成する。このときレーザ照射部５０４は照射面から薄膜抵抗５０２の底部まで熱反応を起こして、その熱反応（溶解）を起こした部分が絶縁化（または高抵抗化）する。
このレーザ走査では、レーザ照射部５０４は線状となるので、薄膜抵抗５０２の電流経路５０５が屈折して長くなる。そのため、トリマブル抵抗５００の抵抗は、レーザ照射部５０４の形成箇所が多いほど高くなる。
【００１７】
レーザ照射部５０４の長さ、本数および配置は、抵抗の調整範囲に応じて予め決められている。
なお、照射するレーザの波長が短いほどレーザスポットを小さく絞れるので、レーザ照射部５０４の長さを一層微妙に調整することができる。そのため、トリミングに使用するレーザの波長は１〜１．４[μｍ]とすることが多い。
【００１８】
このようなトリマブル抵抗を電界効果トランジスタと同一の半導体基板上に形成する技術も知られている。
この場合、半導体デバイスに光を照射したときの光励起現象が問題となる。つまり、レーザ光等、特に高い光子密度を持つ超短波のパルス光が半導体に照射されると、半導体中に瞬時に高密度の電子（および正孔）を光励起することになる。
【００１９】
ここで、図５で示す電界効果トランジスタ２０１とトリマブル抵抗Ｒtrimを含む回路を有する半導体デバイス１０１が一つの半導体基板上に形成されていることから、上記光励起により生じた電子（および正孔）によって、電界効果トランジスタ２０１の特性を変化させる場合がある。
たとえば、光励起により発生した多量の電子が電界効果トランジスタ２０１のソース及び／又はドレインの不純物領域の電位を変化させ、あるいは、チャネル電位を変化させることによって電界効果トランジスタ２０１の特性が変動する。この光励起による特性変動は一時的な現象で、レーザの照射を止めると数秒で電界効果トランジスタ２０１の特性が復帰する。具体的には、ドレイン電流ｉｄ、これを規定するトランスコンダクタンスｇｍ、閾値電圧Ｖｔｈおよびソースとドレイン間電圧ＶＧＳが、レーザ照射を止めてから数秒で元に復帰する。
【００２０】
ところが、トリミングのためのレーザ照射が頻繁に行われる場合は、個々の電界効果トランジスタ２０１のゲートバイアス調整時に、レーザ照射のたびにトランジスタ特性が復帰するまでの待ち時間をもたせなければならない。この待ち時間がない、あるいは、不十分だと、レーザトリミング中は定常状態（たとえば、デバイス完成後の実使用状態）と異なる状態でトリマブル抵抗の調整を行なうことになることから、光励起により生じた電子等の影響により、調整に誤差が生じる。
【００２１】
また、トランジスタ特性は温度特性を有し、光励起によって生じた電子のライフタイムが過ぎて、その影響がなくなった場合でも、温度が十分冷えるのを待つという観点から、待ち時間を長くする必要もある。
【００２２】
以上より、半導体デバイスの特性が完成品の規格内となるように、電流増幅素子のゲートバイアスを正確に調整するには、ゲートバイアス調整工程のタクトタイムが長くなり、調整コストが増大してしまう。
【００２３】
そこで、トリマブル抵抗のトリミングを行ってドレイン電流を調整する際に、レーザ照射の回数を可能な限り少なくする調整方法が提案されている（たとえば、特許文献２参照）。
【００２４】
この特許文献２に記載されている調整方法は、いわゆる粗調整と微調整に調整フローを分けて、粗調整ではレーザ照射後の待ち時間を設けない、あるいは、設けても短くして、予め決められた、ある粗調整範囲に特性を速やかに収束させる。そして、その結果として、十分な待ち時間を持たせて行う微調整におけるレーザ照射回数を低減し、これによって、全体の調整時間を短くする。
【００２５】
この調整方法を適用すると、例えば図８のフローチャートに示すようなバイアス抵抗調整方法が考えられる。図８のフローチャートは電界効果トランジスタの温度特性変化を考慮した電圧分割型ＦＥＴバイアス調整回路の調整フローを示すものである。なお、図８および以下の説明では“ステップ”を“ＳＴ”と略称する。
【００２６】
電界効果トランジスタに、所定のソースとドレイン間バイアス、および、ソースとゲート間バイアスを印加し（ＳＴ６０１）、その状態でドレイン電流Ｉdを測定する（ＳＴ６０２）。そしてドレイン電流Ｉdを、その目標値と比較し（ＳＴ６０３）、ドレイン電流Ｉdが目標値を超えている場合は当該電界効果トランジスタについてはすでにドレイン電流Ｉdの調整が不可能なので、調整作業を終了する（処理フローをＳＴ６１６に遷移）。
【００２７】
ドレイン電流Ｉdが調整目標値に達していない場合は、トリマブル抵抗のレーザトリミングを行う（ＳＴ６０４〜ＳＴ６０６）。
より詳細には、トリマブル抵抗に必要な単位、たとえば１ショットのレーザ照射を行う。つぎに、ドレイン電流Ｉdを測定し（ＳＴ６０５）、測定値を所定の割合、ここでは目標値の８０％に到達したかを判断する（ＳＴ６０６）。ドレイン電流Ｉdが目標値の所定の割合に到達していない場合は、ＳＴ６０７において、トリマブル抵抗のトリムエリアのすべてがレーザトリミングされていないことを確認し、レーザトリミングのレーザ照射場所をシフトし（ＳＴ６０８）、再度トリマブル抵抗のレーザトリミングを行う（ＳＴ６０４）。そして、トリマブル抵抗のトリムエリアのすべてがレーザトリミングされきれていない限り、ＳＴ６０４からＳＴ６０７を繰り返す。ここで“トリムエリア”とは、レーザ走査のプログラム上で予め決められている数、長さ、配置のレーザ照射部の総称である。
ただし、ドレイン電流Ｉdが目標値の所定の割合（ここでは目標値の８割）に到達する前に、トリムエリアのすべてがトリミングされてしまった場合は、もはやそれ以上の調整は不可能となるので、その時点で調整終了する（処理フローをＳＴ６１６に遷移）。
【００２８】
上記レーザトリミングの結果、ドレイン電流Ｉdが調標値の所定の割合に到達した場合は、ドレイン電流Ｉdによる電界効果トランジスタの温度上昇が飽和するまで待ち時間を設け（ＳＴ６０９）、粗調整が終了する。
【００２９】
つぎに微調整においては、まず、トリマブル抵抗に所定の単位、たとえば１ショットでレーザ照射を行い（ＳＴ６１０）、前述した光励起による影響がなくなるのを数秒待つ待ち時間を経て（ＳＴ６１１Ａ）、ドレイン電流Ｉdの測定を行う（ＳＴ６１１）。
つぎのＳＴ６１２において測定値を調整目標と比較し、目標値に到達していない場合、粗調整の場合と同様に、トリムエリアの終了確認（ＳＴ６１３）とレーザ照射場所のシフト（ＳＴ６１４）とを経て、ＳＴ６１０からの処理を、目標値が得られるまで必要な回数繰り返す。
【００３０】
ＳＴ６１２で目標値が得られた場合、ＳＴ６０１で印加したバイアスを、ここで解除した後（ＳＴ６１５）、調整終了する（ＳＴ６１６）。
その後、測定対象を半導体基板（ウェハ）の次のデバイスへシフトさせる動作を行い（ＳＴ６１７）、図８に示すバイアス調整フローを、新たなデバイスに対して実行する。
このバイアス抵抗調整方法では、特許文献２に記載されているように、目標値の所定の割合を８０％、９０％、９７％と次第に絞り込むようにすると、一層精密なドレイン電流のＩdの調整が可能となる。
【特許文献１】特開平１０−４１７５７号公報
【特許文献２】特開２００４−３３６６９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
ところが、たとえば特許文献２に記載された技術、および、その技術を適用して詳細な手順を示す図８に示す方法では、レーザ照射ごとに、光励起の影響を排除するための待ち時間（図８ではＳＴ６１１Ａ）を数秒とる必要がある。この時間は数秒と短いが、レーザ照射回数だけ必要なことからトータルでは長い時間となり、そのことがバイアス調整時間を長くする。
【００３２】
この光励起の影響を抑制するためには、図７に示すように、トリマブル抵抗（Ｒtrim）の形成領域と、電界効果トランジスタ（ＦＥＴ）の形成領域との距離ｄを長くすることで対処可能である。これによって、光励起の影響を排除するための待ち時間も多少短くできる。
ただし、このような対処方法は、チップ面積縮小の要請に反し、好ましくない。
【００３３】
また、光励起現象が発生しにくいように長波長のレーザを使用する方法、光の半導体基板への入射を遮断する方法も考えられる。
ただし、前者の方法ではトリミングの精度や安定性が低下し、後者の方法では光遮断のためのデバイス製造プロセスが必要でコスト増となるという不利益を有する。
【００３４】
特許文献２および図８の方法は、光励起の影響を排除するための待ち時間（図８のＳＴ６１１Ａ）の合計時間を短くすることを目的として、その待ち時間が不要な粗調整（図８ではＳＴ６０４〜ＳＴ６０８）を設けている。つまり、粗調整後はドレイン電流Ｉdが、たとえば調整値の８０％とある程度狭い範囲に絞られているので、微調整のレーザ照射（ＳＴ６１０）の回数を少なくでき、その結果として、つぎの待ち時間（ＳＴ６１１Ａ）の合計時間も短くできる。
【００３５】
ところが、レーザ照射ごとに待ち時間が不要な粗調整は比較的早く済むことから、通常、つぎのＳＴ６０９で、電界効果トランジスタの発熱が飽和して、実使用時と同等な定常状態となるまで待ち時間を設ける必要があり、これが全体のバイアス調整時間を長くする。
【００３６】
本発明が解決しようとする課題は、信号増幅手段に対するバイアス調整方法において、信号入力端子のバイアス抵抗のトリミング時においてトリミングの精度が高く、かつ、トリミングを迅速にすることである。
【課題を解決するための手段】
【００３７】
本発明の半導体デバイスのバイアス抵抗調整方法は、信号増幅手段と、信号増幅手段の信号入力端子バイアスを決める複数の抵抗を直列接続させている直列抵抗部と、を半導体基板に有し、前記複数の抵抗の少なくとも一つがトリマブル抵抗であり、前記直列抵抗部の両端が前記信号増幅手段の出力側電源供給経路と非接続である半導体デバイスのバイアス抵抗調整方法であって、前記信号増幅手段の信号入力端子を介して前記トリマブル抵抗に接続され、前記トリマブル抵抗の値を見積もる際の誤差となる当該信号増幅手段のインピーダンスを、当該信号増幅手段に所定の出力経路電流を流した状態で測定し、その測定値を用いてトリマブル抵抗の目標値を決定する第１ステップと、前記第１ステップで決定され、誤差を含まないトリマブル抵抗の前記目標値が得られるように、前記出力経路電流を前記信号増幅手段に流さない状態で前記トリマブル抵抗の抵抗値を調整する第２ステップとを含む。
【００３８】
本発明では好適に、前記第１ステップは、前記信号増幅手段の前記信号入力端子に加える電圧を調整することにより、出力経路電流を所定値に制御する電流制御ステップと、前記所定値の出力経路電流を流した状態で、前記インピーダンスを、前記制御後の出力経路電流の値を用いて求めるインピーダンス決定ステップと、前記求めたインピーダンスを用いて前記トリマブル抵抗の目標値を求める目標値決定ステップとを含む。
この場合、さらに好適に、前記電流制御ステップが、前記インピーダンス決定ステップに用いる前記制御後の出力経路電流の値を測定する電流確認ステップを、さらに含み、前記電流確認ステップの実行を、所定の待ち時間の経過を待って行う。
あるいは好適に、前記直列抵抗部に、前記トリマブル抵抗以外に固定抵抗を含む場合、前記目標値の算出に当該固定抵抗の値を用いるために、前記第１ステップに、前記固定抵抗の測定ステップをさらに含み、前記固定抵抗の測定ステップの直前に、前記出力経路電流をオフする。
【００３９】
本発明の半導体デバイスは、信号増幅手段と、信号増幅手段の信号入力端子バイアスを決める複数の抵抗を直列接続させている直列抵抗部とを半導体基板に有し、前記複数の抵抗の少なくとも一つがトリマブル抵抗であり、前記直列抵抗部の両端が前記信号増幅手段の出力側電源供給経路と非接続である。
本発明では好適に、前記半導体デバイスは、前記信号増幅手段にローレベルの電源電圧を供給する第１バイアス供給パッド、ハイレベルの電源電圧を供給する第２バイアス供給パッド、前記直列抵抗部の両端の一方に接続する第３バイアス供給パッド、他方に接続するおよび第４バイアス供給パッド、ならびに、信号入力パッドおよび信号出力パッドを有し、前記信号入力パッドが前記信号増幅手段の信号入力端子に電気的に接続され、前記第１および第２バイアス供給パッドは、前記第３および第４バイアス供給パッドと非接続であり、前記信号入力端子と前記第３バイアス供給パッド間の抵抗、前記信号入力端子と前記第４バイアス供給パッド間の抵抗の少なくとも一方が前記トリマブル抵抗である。
この場合、さらに好適に、前記第１〜第４バイアス供給パッド、ならびに、前記信号入力パッドおよび前記信号出力パッドの全てが、前記半導体基板の４辺中、対向する１対の辺側に配置されている。
【発明の効果】
【００４０】
本発明によれば、信号入力端子のバイアス抵抗のトリミング時においてトリミングの精度が高く、かつ、トリミングを迅速にすることが可能なバイアス抵抗調整方法を提供できる。
また、上記バイアス抵抗調整の適用が容易な構成を有する半導体デバイスおよび電子機器を提供できる。
【発明を実施するための最良の形態】
【００４１】
本発明は、信号増幅手段を有する半導体デバイス、当該半導体デバイスを搭載した電子機器に広く適用できる。半導体デバイスの信号増幅手段としては、電界効果トランジスタ（ＦＥＴ）に代表される各種増幅素子が用いられる。
近年、アナログおよびディジタルの電力増幅素子としても電界効果トランジスタ（ＦＥＴ）が広く用いられるようになってきていることから、ここではＦＥＴの場合を例として、実施形態を説明する。入力された信号電流又は信号電圧の大きさに基づいて出力される電力の制御を行う電力増幅手段であればどのような形態のものについても適用することができる。かかる信号増幅手段では、信号を入力する信号入力端子を有し、出力側電源供給経路を通じて増幅されるべき電力に応じた出力が信号出力端子から出力される。本発明における電力供給手段の出力側電源供給経路とは、信号入力端子の信号に基づいて増幅して出力される電力の経路である。
【００４２】
例えば、信号増幅手段としてＦＥＴを使用した場合は、信号入力端子はゲート電極であり、増幅されるべき電力が出力される出力側電源供給経路は、ＦＥＴのチャネルを経由したソース電極とドレイン電極の間となる。なお、ＦＥＴの段数は任意であるが、ここでは、最も簡単な１段増幅の場合を例として説明する。複数段増幅の場合には、それぞれの段のバイアス回路に、あるいは、複数の段にバイアス電圧を供給するバイアス電圧供給回路にゲートバイアス調整のためのトリミングが可能な手段が設けられる。
【００４３】
図１は、本発明の実施形態に係る半導体デバイスの構成の一例を示す回路図である。
図１に示す半導体デバイス１は、電界効果トランジスタ２と、電界効果トランジスタ２の信号入力端子バイアスを決める直列抵抗部を有している。そして、図１に示す半導体デバイス１では、直列抵抗部として二つの直列接続された抵抗のうち一つがトリマブル抵抗Ｒtrimでありもう一つが第１ゲートバイアス抵抗Ｒepiとなっており、直列接続されたトリマブル抵抗Ｒtrimと第１ゲートバイアス抵抗Ｒepiの両端が出力側電源供給経路を構成する電界効果トランジスタ２のソース電極Ｓ及びドレイン電極Ｄと非接続となっている。
【００４４】
ここで、電界効果トランジスタ２の信号入力端子には、直列接続されたトリマブル抵抗Ｒtrimと第１ゲートバイアス抵抗Ｒepiとの接続点が接続する。このようにすることで、信号入力端子では、直列接続された二つの抵抗ＲtrimとＲepiに加えられた電圧のうち、これらの抵抗ＲtrimとＲepiの大きさにより分配された電圧がバイアスとして加わる。図１では直列接続されている抵抗はＲtrimとＲepiの２つであるが、２つ以上の複数の抵抗を直列接続させた直列抵抗部を含むものであれば形態は問わない。なお、２つ以上の直列接続された抵抗のうち少なくとも一つがトリマブル抵抗であれば、信号増幅手段の信号入力端子に接続された接続点における抵抗の調整ができる。したがって、以下のように信号増幅手段のバイアス抵抗の調整を行うことができる。
【００４５】
図１において、Ｈｉ側の端子３は直列抵抗ＲepiとＲtrimのうち、抵抗Ｒepiの側の端子であり、Ｌｏ側の端子４は抵抗Ｒtrimの側の端子である。ドレイン端子５は、電界効果トランジスタ２のドレイン電極Ｄ側に接続し、ソース端子６はソース電極Ｓ側に接続する。
【００４６】
また、電界効果トランジスタ２のドレイン電極Ｄ側に接続するドレイン端子５とソース電極Ｓ側に接続するソース端子６が設けられている。信号増幅手段としてＦＥＴを使用した場合は、ドレイン電極Ｄ側に接続するドレイン端子５にはハイレベルの電圧を供給し、ソース電極Ｓ側に接続するソース端子６にはローレベルの電圧を供給する。図１における半導体デバイス１の電界効果トランジスタ２のゲート電極Ｇには信号が入力されるが、信号を入力するために、直列接続された二つのトリマブル抵抗Ｒtrimと第１ゲートバイアス抵抗Ｒepiとの接続点の箇所から引き出される配線の端に接続された信号入力端子が設けられる。信号入力端子に設けられた入力信号の電圧は、直列接続された二つの抵抗ＲtrimとＲepiにより分配され、その分配されたバイアス電圧が電界効果トランジスタ２の信号入力端子と共通するゲート電極Ｇに加わる。また、バイアス電圧に応じた電界効果トランジスタ２の出力を取り出すために、図１において負荷（Ｌｏａｄ）と電界効果トランジスタのドレイン電極Ｄの接続点から、配線を引き出し、配線の先端に信号出力端子を設ける。
【００４７】
なお、図１に示す半導体デバイス１は回路図となっているが、実際は電界効果トランジスタ２と直列抵抗部Ｒは半導体基板上に形成されている。図２は図１に示す半導体デバイス１の回路図を実現するための各素子のレイアウトを示すものであるが、半導体基板上に、電界効果トランジスタ２と複数の直列に接続された第１ゲートバイアス抵抗Ｒepiとトリマブル抵抗Ｒtrim（配線図示なし）が形成されている。
【００４８】
また、図２の各素子のレイアウトにおいては、電源電圧Ｖddの供給端子、ＧＮＤ端子、ＩＮＰＵＴ端子、ＯＵＴＰＵＴ端子が形成されている。
トリマブル抵抗Ｒtrimは、図６に示すように端子５０１に挟まれた絶縁体５０３上に形成されている薄膜抵抗５０２を有し、レーザ照射によりトリミング可能となっている。薄膜抵抗５０２上の表面にレーザを照射することにより、レーザ照射部５０４が形成され、照射面から薄膜抵抗５０２の底部まで熱反応を起こして、その熱反応（溶解）を起こした部分が絶縁化（または高抵抗化）する。薄膜抵抗５０２に絶縁化されたレーザ照射部５０４が形成されることにより、端子間５０１の電流経路が長くなり、端子間５０１の抵抗が増大する。したがって、レーザ照射部５０４の数や長さを変えることによりトリマブル抵抗Ｒtrimの抵抗値を調整することができる。
ここで、トリミングに使用されるレーザは波長が１〜１．４[μｍ]のダイオード励起方式のＹＡＧ（イットリウム・アルミニウム・ガーネット結晶）レーザ、又は、ＹＬＦ（イットリウム・リチウム・フッ化物結晶）レーザを使用している。
【００４９】
以上のような構成から半導体デバイス１を用いて、その調整方法を実施するためのフローを図３に示す。まず、電界効果トランジスタ２のドレイン端子５とソース端子６に電圧を印加する（ＳＴ７０１）。次に、電界効果トランジスタ２のゲート電極Ｇに電圧を加え、そのときのドレイン端子に流れるドレイン電流Ｉdを測定する（ＳＴ７０２、ＳＴ７０３）。次に、測定されたドレイン電流Ｉdが所定の範囲内にあるかを調べる（ＳＴ７０４）。ドレイン電流Ｉdが所定の範囲内にない場合は、再度ＳＴ７０２に戻り、ゲート電極Ｇに加える電圧を調整し、そのときのドレイン電流Ｉdを測定する（ＳＴ７０３）。
【００５０】
このように、電界効果トランジスタ１のゲート電極に加える電圧を調整することにより、ドレイン電流Ｉdが所定の範囲となるように制御する電流制御のステップを設けることで、トリマブル抵抗Ｒtrimの目標値を決定する際の誤差要因となるゲート−ソース間のインピーダンスの測定が正確にできるようになる。また、電界効果トランジスタ２のゲート電極Ｇに加える電圧を調整するたびごとに、ドレイン電流を確認するステップ（ＳＴ７０４）を設けることで、トリマブル抵抗Ｒtrimの目標値を決定するのに必要なゲート−ソース間のインピーダンスを正確に求めていくことができる。
【００５１】
なお、半導体デバイス１の信号増幅手段が電界効果トランジスタ１でなくても、信号増幅手段のインピーダンスが、信号増幅手段の信号入力端子のバイアスを決定する直列抵抗部に含まれるトリマブル抵抗の目標値を決める際の誤差要因となるので、同様に電流制御のステップを設けることが必要である。また同様にして、電流制御ステップにおいて、信号増幅手段の出力側電源供給経路を流れる電流を逐次確認していくステップを設けることで、信号増幅手段のインピーダンスを正確に求めていくことができる。
【００５２】
測定されたドレイン電流Ｉdが所定の範囲内にある場合は、ドレイン電流Ｉdを流したままの状態でそのまま待ち時間を置き（ＳＴ７０５）、電界効果トランジスタ２の温度上昇を飽和させる。すなわち、電界効果トランジスタ２に限らず、信号増幅手段は出力側電源供給経路に電流を流す際は熱を発生するため、その熱による温度上昇が定常化するために、待ち時間をおくことが必要なのである。これにより、出力側電源供給経路に流れる電流が安定化し、その電流値に基づいた信号増幅手段のインピーダンスを正確に行うことができるようになる。
【００５３】
次に、電界効果トランジスタ２の温度上昇が飽和した状態のままで、再度ドレイン電流Ｉdを測定、その値が所定範囲内にあるかを調べる（ＳＴ７０６、ＳＴ７０７）。このとき、ドレイン電流Ｉdが所定範囲内に無い場合は、ゲート電極に加える電圧を調整して（ＳＴ７０８）、ドレイン電流Ｉdが所定範囲に収まるようにする。
【００５４】
ドレイン電流Ｉdが所定範囲に収まった場合は、そのドレイン電流Ｉd値におけるゲート電極Ｇとソース電極Ｓの間に加わっている電圧ＶＧＳを測定し、その測定値を記憶する（ＳＴ７０９）とともに、ゲート電極Ｇとソース電極Ｓに流れる電流Ｉgsを測定する（ＳＴ７１０）。測定されたＶＧＳとＩgsの値を用いて、ゲート電極Ｇとソース電極Ｓの間のインピーダンス、例えばゲート−ソース間抵抗Ｒgsを、Ｒgs＝ＶＧＳ／Ｉgsの関係により計算する（ＳＴ７１１）。
【００５５】
ゲート電極Ｇとソース電極Ｓの間のインピーダンス、例えばゲート−ソース間抵抗Ｒgsは、２つの直列接続された抵抗ＲtrimとＲepiにより分配された電界効果トランジスタ２に加えられるバイアス電圧を定める際に、トリマブル抵抗Ｒtrimの目標値を決定するのに必要なパラメータである。すなわち、電界効果トランジスタ２に加えられるバイアス電圧を定めるためのトリマブル抵抗Ｒtrimの目標値は、以下に説明する式のようにトリマブル抵抗Ｒtrimに接続された電界効果トランジスタ２のゲート−ソース間抵抗Ｒgsの影響をうけ、当該目標値を決定する際は、ゲート−ソース間抵抗Ｒgsを誤差要因として考慮しなければならない。そのため、トリマブル抵抗Ｒtrimの目標値を決定する際の誤差を取り除くため、電界効果トランジスタ２のゲート−ソース間抵抗Ｒgsの測定を前もって行う必要がある。
【００５６】
なお、信号増幅手段が電界効果トランジスタ２でなくても、信号増幅手段がその信号入力端子のバイアスを決定する直列抵抗部の配線の一部に含まれている以上、当該信号増幅手段のインピーダンスが、信号増幅手段の信号入力端子のバイアスを決定する直列抵抗部に含まれるトリマブル抵抗の目標値を決める際の誤差要因となる。したがって、そのような場合にも、トリマブル抵抗の目標値を決めるのに先立って、上記のようなインピーダンスを決定するステップのように、信号増幅手段のインピーダンスを信号増幅手段の出力側電源供給経路に電流を流した状態で測定しなければならない。
【００５７】
その後、ＳＴ７０１におけるドレイン端子とソース端子の間の電圧印加を解除し（ＳＴ７１２）、複数の抵抗Ｒのうち、トリマブル抵抗Ｒtrim以外の抵抗Ｒを測定する（ＳＴ７１３）。測定する抵抗Ｒは、図１において半導体基板を構成部分とする抵抗Ｒepiである。抵抗Ｒepiは、直列抵抗部に含まれるトリマブル抵抗Ｒtrim以外の固定抵抗である。そして、この抵抗の測定が必要なのは、トリマブル抵抗の目標値を決定する際に当該測定値を用いて計算するためである。また、ドレイン端子とソース端子の間の電圧印加を解除することで、電界効果トランジスタ２の温度上昇による、固定抵抗測定の誤差をなくす。
【００５８】
ゲート−ソース間抵抗Ｒgsと抵抗Ｒepiがわかれば、決定すべきトリマブル抵抗Ｒtrimの抵抗値は以下の関係より算出することができる。
【００５９】
【数２】
2007142573.tif 000004
（Ｖggは、信号入力端子バイアスを決める直列抵抗部のＨｉ側（図１の符号３）の電圧であり、ＶggLはそのＬｏ側（図１の符号４）の電圧である。）
【００６０】
以上の関係に基づき、決定すべきトリマブル抵抗Ｒtrimの抵抗値を算出する（ＳＴ７１４）。次に、こうして算出された抵抗値になるように、トリマブル抵抗Ｒtrimのトリミングを行う。トリマブル抵抗Ｒtrimのトリミングを行う場合は、まず、トリマブル抵抗Ｒtrimの抵抗値を測定する（ＳＴ７１５）。
【００６１】
そして、測定した抵抗値が算出されたトリマブル抵抗Ｒtrimの抵抗の目標値と同一になっているかを調べる（ＳＴ７１６）。測定した抵抗値が算出されたトリマブル抵抗Ｒtrimの抵抗値と同一でない場合は、図６に示すトリマブル抵抗Ｒtrimの薄膜抵抗５０２にレーザを１ショット照射し（ＳＴ７１７）、その箇所について照射面から薄膜抵抗５０２の底部までを絶縁化させる。
【００６２】
ＳＴ７１７のレーザショットの繰り返しにより、トリマブル抵抗Ｒtrimが算出された値に達した場合は、トリマブル抵抗Ｒtrimの調整を終了する（ＳＴ７１８）。そして、同一半導体基板上に他の調整すべきトリマブル抵抗がある場合は、そのトリマブル抵抗の抵抗値の調整をする（ＳＴ７１９）。
【００６３】
以上のように、本発明の半導体デバイスは、電界効果トランジスタの信号入力端子バイアスを決めるトリマブル抵抗を含む直列抵抗部Ｒの両端が電界効果トランジスタ２のソース電極Ｓ及びドレイン電極Ｄと非接続となっている。そのため、電界効果トランジスタの動作と切り離して、直列抵抗部Ｒの測定を行うことができる。ゆえに、直列抵抗部Ｒの抵抗の測定を高精度に行うことができ、トリマブル抵抗の目標値を誤差が発生すること無く正確に決定することができる。
【００６４】
さらに直列抵抗部Ｒの両端が電界効果トランジスタのソース電極Ｓ及びドレイン電極Ｄと非接続となっているので、電界効果トランジスタを動作させることなく、決定されたトリマブル抵抗を決定された目標値となるように調整することができる。そのため、トリマブル抵抗のトリミングをレーザ照射により行う場合であっても、動作中の電界効果トランジスタにレーザ光が半導体基板内を乱反射して電界効果トランジスタの構成部分に伝わり、その部分で光励起によってキャリアが発生しても、そのキャリアによる影響はない。特に、半導体デバイスを構成する素子同士を密集させた場合であっても、かかる影響は小さい。以上より、トリマブル抵抗を調整した後の電界効果トランジスタのドレイン電流は正確な値に設定される。
【００６５】
なお、信号増幅手段が電界効果トランジスタでなくても、本発明の半導体デバイスは、信号増幅手段の信号入力端子が複数の抵抗を直列接続させた直列抵抗部と接続する箇所がある。しかし、直列抵抗部の両端が、信号増幅手段の出力側電源供給経路と非接続であるため、直列抵抗部に含まれるトリマブル抵抗の測定を、信号増幅手段の出力側電源供給経路に電流を流さないで行うことができる。すなわち、トリマブル抵抗を調整する際において、信号増幅手段を動作させる必要が無いので、信号増幅手段はトリマブル抵抗の調整作業の影響をうけることがない。
【００６６】
また、本発明の半導体デバイスの調整方法では、電界効果トランジスタのドレイン電流が所定値を示す際のゲート電極とソース電極の間の抵抗を測定した後、そのままドレイン電流を流した状態で待ち時間を設ける工程が設けられている。すなわち、本発明の半導体デバイスの調整方法では、実際の電界効果トランジスタの動作状態に近い状態におけるドレイン電流を流した状態で待ち時間が設けられているので、待ち時間の間に電界効果トランジスタの発熱が定常化し、その特性が安定する。電界効果トランジスタの特性が安定した状態でトリマブル抵抗の目標値を決定することにより、正確なトリマブル抵抗の目標値を決定することができるようになる。
【００６７】
なお、ドレイン電流を流した状態で待ち時間を設ける工程は、従来の技術とは異なり、トリマブル抵抗のトリミングを行う際においては無い。そのため、トリマブル抵抗のトリミングを行う際は、電界効果トランジスタの発熱が安定化するのを待つ必要がなく、トリミングを迅速に行うことができる。
【００６８】
さらに、本発明の半導体デバイスの調整方法では、電界効果トランジスタのドレイン電流が所定値を示す際のゲート電極とソース電極の間の抵抗を測定し、その測定値を用いてトリマブル抵抗の目標値を決定する工程を設ける工程がある。この工程は測定器単独で実行ができ、トリマブル抵抗のトリミングを行う装置を使用する必要がない。したがって、この工程では同一の半導体基板上に複数の電界効果トランジスタと電界効果トランジスタの信号入力端子バイアスを決める直列抵抗部が形成された半導体デバイスについて、各電界効果トランジスタに接続するトリマブル抵抗の目標値の決定を同時に行うことができる。
【００６９】
各電界効果トランジスタに接続するトリマブル抵抗の目標値の決定を同時に行うことにより、結果的には同一の半導体基板上の各電界効果トランジスタに接続するトリマブル抵抗のトリミング処理の時間短縮を図ることができる。
【００７０】
各電界効果トランジスタに接続するトリマブル抵抗の目標値の決定を同時に行う場合の半導体デバイスの構成は図２に示す半導体デバイス１に代えて、図４（ａ）に示すような半導体デバイス１を用いる。本半導体デバイス１は、一つの電界効果トランジスタ２を単位とする半導体デバイス１−ｉ（i：１〜ｎ）を複数個横に並べたものである。ここで、１−ｉの半導体デバイスは、１段目と２段目の２段にわたって設けられている。
【００７１】
まず、１段目の複数個並べられた半導体デバイス１−ｉのうち一つの半導体デバイス１−１について説明する。すなわち、本半導体デバイス１−１では電界効果トランジスタ２のドレイン電極Ｄとソース電極Ｓに配線されるパッドをそれぞれ第１バイアス供給パッド７と第２バイアス供給パッド８とし、トリマブル抵抗Ｒtrimを含む直列接続された抵抗Ｒの両端のうちの一方に接続する側を第３バイアス供給パッド９とし、他方に接続する側を第４バイアス供給パッド１０としている。なお、図１に示す半導体デバイス１と同様に図４（ａ）に示す半導体デバイス１−１は、直列接続された抵抗Ｒの両端は電界効果トランジスタ２のソース電極Ｓ及びドレイン電極Ｄと非接続となるようにする。
【００７２】
図４（ａ）に示す電界効果トランジスタ２と直列接続された抵抗Ｒとからなる半導体デバイス１−１を構成する半導体基板は、４つの辺からなる四角形をなし、そのうち、対向する２つの辺１１，１２がある。第１バイアス供給パッド７は辺１１，１２のうち一方の辺１１の縁部に位置し、第２バイアス供給パッド８は他方の辺１２の縁部に位置している。また、第３バイアス供給パッド９は辺１１，１２のうち一方の辺１１の縁部に位置し、第４バイアス供給パッド１０は他方の辺１２の縁部に位置している。
【００７３】
以上の説明は、一つの電界効果トランジスタ２を単位とする半導体デバイス１−１についての説明であるが、すでに説明したように、辺１１，１２の間には一つの電界効果トランジスタ２を単位とする半導体デバイス１−ｉが多数個横に並べられることになる。多数個並べられた半導体デバイス１−ｉは、それぞれ第１バイアス供給パッド７、第２バイアス供給パッド８、第３バイアス供給パッド９、第４バイアス供給パッド１０が備えられている。
なお、１段目に複数個並べられた半導体デバイスと同様の形態の半導体デバイスが２段目にも並べられている。
【００７４】
図４（ａ）に示す半導体デバイス１を用いて、各半導体デバイス１−ｉのトリマブル抵抗Ｒtrimを調整する方法を説明する。まず図４（ｂ）に示すように、各半導体デバイス１−ｉの第１バイアス供給パッド７、第２バイアス供給パッド８、第３バイアス供給パッド９、第４バイアス供給パッド１０に測定器のプローブ１３を当てる。そして、すでに説明した図３に示すようなフローと同様にして、各半導体デバイス１−ｉのトリマブル抵抗Ｒtrimの目標値を算出する（ＳＴ７０１〜ＳＴ７１４）。
【００７５】
前段の段落で説明したように、トリマブル抵抗Ｒtrimの目標値を算出する際は、各半導体デバイス１−ｉのドレイン端子とソース端子にバイアスを加えた上で、ゲート端子にも電圧を加えなければならない。ところで、図４（ａ）に示す半導体デバイス１では、ドレイン電極Ｄとソース電極Ｓのパッドがそれぞれ第１バイアス供給パッド７と第２バイアス供給パッド８となっており、これらのパッドは対向する２辺１１、１２の側にそれぞれ配置されている。また、トリマブル抵抗Ｒtrimを含む直列接続された抵抗Ｒの両端のうちの一方に接続するほうを第３バイアス供給パッド９とし、他方に接続するほうを第４バイアス供給パッド１０となっており、これらのパッドは対向する２辺１１、１２の側にそれぞれ配置されている。
【００７６】
そのため、図４（ｂ）に示すように各半導体デバイス１−ｉのすべてについて同時に、パッドに当てられたプローブ１３により、ドレイン端子とソース端子にバイアスを加えた上で、ゲート端子にも電圧を加えることができる。すなわち、第１バイアス供給パッドと前記第２バイアス供給パッド、及び前記第３バイアス供給パッドと前記第４バイアス供給パッドは半導体基板上の対向する２辺の側にそれぞれ配置されているので、各半導体デバイス１−ｉのパッドに当てられる測定器のプローブ１３が他の半導体デバイス１−ｉのパッドに当てられるプローブ１３とお互いに接触しないためである。
【００７７】
ここで、図４（ａ）に示すように、１段目の半導体デバイス１−ｉのパッドと同様に、２段目の半導体デバイス１−ｉの第１バイアス供給パッド７´、第２バイアス供給パッド８´、第３バイアス供給パッド９´、第４バイアス供給パッド１０´も１断目と同様の配列がされている。また、１段目の半導体デバイス１−ｉの第２バイアス供給パッド８と２段目の半導体デバイス１−ｉの第１バイアス供給パッド７´は互いに突き合わされている。また、１段目の半導体デバイス１−ｉの第４のパッド１０と２段目の半導体デバイス１−ｉの第１バイアス供給パッド９´も互いに突き合わされている。
【００７８】
そのため、図４（ｂ）に示すように１段目の半導体デバイス１−ｉと２段目の半導体デバイス１−ｉのパッドに同時にプローブ１３をお互い接触させることなく当てることができる。これにより、１段目の半導体デバイス１−ｉと２段目の半導体デバイス１−ｉについて同時に、ドレイン端子とソース端子にバイアスを加えた上で、ゲート端子にも電圧を加えることができる。
【００７９】
各半導体デバイス１−ｉのトリマブル抵抗Ｒtrimの目標値を算出した後、各半導体デバイス１−ｉのトリマブル抵抗Ｒtrimの一つ一つについて、目標値に基づいてトリミングを行う。トリミングは、図３に示すようなフローと同様である（ＳＴ７１５〜ＳＴ７１８）。すべての半導体デバイス１−ｉのトリマブル抵抗Ｒtrimのトリミングが終了後、各半導体デバイス１−ｉのトリマブル抵抗Ｒtrimの調整が完了する。
【００８０】
すべての半導体デバイス１−ｉについてのトリマブル抵抗Ｒtrimの調整が完了した後、電界効果トランジスタ２のドレイン電極Ｄに配線される第１バイアス供給パッド７と直列抵抗部Ｒの両端のうちの一方に接続する第３バイアス供給パッド９とを半導体デバイス１−ｉの外部の配線により接続する。かかる配線には、共通のバイアス供給路となる配線がさらに引き出される。また、電界効果トランジスタ２のソース電極Ｓに配線される第２バイアス供給パッド８と直列抵抗部Ｒの両端のうちの他方に接続する第４バイアス供給パッド１０とを半導体デバイス１−ｉの外部の配線により接続する。同様にこの配線にも、共通のバイアス供給路となる配線がさらに引き出される。
【００８１】
このようにすることは、図１に示した半導体デバイスにおいて、Ｈｉ側の端子３とドレイン端子５とが電気的に接続され、また、Ｌｏ側の端子４とソース端子６とが電気的に接続されることである。このようにして配線を行った半導体デバイスは、図５に示した半導体デバイス１０１と等価な電子機器となる。ここで、上記の第１バイアス供給パッド７と第３のバイアス供給パッド９に接続された外部の配線から引き出された共通のバイアス供給路は図５に示した半導体デバイス１０１の電源端子３０１に相当し、第２バイアス供給パッド８と第４のバイアス供給パッド１０に接続された外部の配線から引き出された共通のバイアス供給路は図５に示した半導体デバイス１０１の電源端子４０１に相当する。
【００８２】
図１に示した半導体デバイスは、トリマブル抵抗Ｒtrimを調整する前の、半導体デバイスであり、ゲートバイアス調整用の電源を電界効果トランジスタの駆動用の電源と共用化できない。しかし、上記のように、直列抵抗部と電界効果トランジスタとが、半導体デバイスの外部の配線により共通のバイアス供給路によって接続されることにより、半導体デバイスの電源を共用化し回路をコンパクトにした電子機器として使用することができる。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施形態に係る半導体デバイスの回路図である。
【図２】半導体基板上に形成された半導体デバイスの素子のレイアウトを示す平面図である。
【図３】本発明の実施形態に係る半導体デバイスの調整フローを示すものである。
【図４】（ａ）は半導体基板上に形成された半導体デバイスの素子のレイアウトを示す平面図であり、（ｂ）は同半導体デバイスにプローブを当てた状態の平面図である。
【図５】従来技術に係る半導体デバイスの回路図である。
【図６】（ａ）はトリマブル抵抗の斜視図であり、（ｂ）はトリマブル抵抗の上面図である。
【図７】半導体基板上に形成された半導体デバイスの素子のレイアウトを示す平面図である。
【図８】電圧分割型ＦＥＴバイアス調整回路の調整フローを示すものである。
【符号の説明】
【００８４】
１…半導体デバイス、２…電界効果トランジスタ、３…Ｈｉ側の端子、４…Ｌｏ側の端子、５…ドレイン端子、６…ソース端子、７…第１バイアス供給パッド、８…第２バイアス供給パッド、９…第３バイアス供給パッド、１０…第４バイアス供給パッド、１１…辺、１２…辺、１３…プローブ
【図１】
2007142573.tif 000005
【図２】
2007142573.tif 000006
【図３】
2007142573.tif 000007
【図４】
2007142573.tif 000008
【図５】
2007142573.tif 000009
【図６】
2007142573.tif 000010
【図７】
2007142573.tif 000011
【図８】
2007142573.tif 000012