(57)【要約】【課題】従来の薄膜キャパシタでは、開口部のアスペクト比が大きくなると、底部コーナで誘電体膜が薄くなりカバレッジ不良による絶縁耐圧低下の原因となった。【解決手段】本発明の薄膜キャパシタ１００は、誘電体膜（シリコン窒化膜）１５がキャパシタ下部電極（アルミニウム）１２上の第１の絶縁膜（シリコン酸化膜）１３に設けられた開口部１４内面に沿って形成され、開口部１４の底部コーナ１４ａは、底部コーナ１４ａだけを部分的に覆う第２の絶縁膜（無機ＳＯＧ膜）１０１で被覆されている。【選択図】図１
2007201089.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたキャパシタ下部電極と、
前記キャパシタ下部電極上に形成された第1の絶縁膜と、
前記キャパシタ下部電極上の前記第１の絶縁膜の一部に形成された開口部と、
前記キャパシタ下部電極と誘電体を介して設けられたキャパシタ上部電極と、
を含む薄膜キャパシタであって、
前記開口部の底部コーナーが第２の絶縁物で被覆されていることを特徴とする薄膜キャパシタ。
【請求項２】
前記第２の絶縁膜は、前記誘電体膜より誘電率の低いことを特徴とした請求項１に記載の薄膜キャパシタ。
【請求項３】
前記第２の絶縁膜は、無機ＳＯＧであることを特徴とする請求項１または２に記載の薄膜キャパシタ。
【請求項４】
前記開口部のアスペクト比は、２以上であることを特徴とする請求項１から３のいずれかに記載の薄膜キャパシタ。
【請求項５】
基板と、
前記基板上に設けたキャパシタ下部電極と、
前記キャパシタ下部電極上に形成された第1の絶縁膜と、
前記キャパシタ下部電極上の第１の絶縁膜の一部に形成された開口部と、
前記キャパシタ下部電極と誘電体を介して設けられたキャパシタ上部電極と、
を含む薄膜キャパシタの製造方法であって、
基板上にキャパシタ下部電極を形成する工程と、
キャパシタ下部電極の上に第１の絶縁膜を形成する工程と、
前記キャパシタ下部電極上の前記第１の絶縁膜に開口部を形成する工程と、
前記開口部の内面を含む基板上に第２の絶縁膜となる絶縁材料を塗布後、硬化させる工程と、
前記硬化後の絶縁材料を、前記開口部の底部コーナにだけ残して不要部分をエッチング除去し、第２の絶縁膜を形成する工程と、
前記開口部の内面に誘電体膜を形成する工程と、を含むことを特徴とした薄膜キャパシタの製造方法。
【請求項６】
前記第２の絶縁膜となる絶縁材料は、硬化前の状態で低粘度であり、硬化後の状態で低誘電率かつ第1の絶縁膜に対して高いエッチング選択性を有する材料であることを特徴とした請求項５に記載の薄膜キャパシタの製造方法。
【請求項７】
前記第１の絶縁膜はシリコン酸化膜であり、前記第２の絶縁膜となる絶縁材料は無機ＳＯＧであることを特徴とする請求項５または６に記載の薄膜キャパシタの製造方法。
【請求項８】
前記開口部のアスペクト比は、２以上であることを特徴とする請求項５から７のいずれかに記載の薄膜キャパシタの製造方法。
【請求項９】
前記硬化後の絶縁材料のエッチング方法は、希沸酸またはバッファード沸酸によるウェットエッチングであることを特徴とする請求項５から８のいずれかに記載の薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に、キャパシタ下部電極とキャパシタ上部電極とを誘電体膜を介して対向配置して積層形成した薄膜キャパシタおよびその製造方法に関し、特に、誘電体膜がキャパシタ下部電極の上に形成された絶縁膜に設けられた開口部の内面に沿って形成された薄膜キャパシタおよびその製造方法に関する。
【背景技術】
【０００２】
従来の薄膜キャパシタの一例を要部断面図として示す図４を用いて説明する。
【０００３】
図４において、１０は従来の薄膜キャパシタ、１１は半導体基板（シリコン基板）、１２はキャパシタ下部電極（アルミニウム）、１３は絶縁膜（シリコン酸化膜）、１４は開口部、１５は誘電体膜（シリコン窒化膜；比誘電率７〜８）、１６はキャパシタ上部電極（アルミニウム）である。
【０００４】
従来の薄膜キャパシタ１０は、半導体基板（シリコン基板）１１の上に、キャパシタ下部電極（アルミニウム）１２とキャパシタ上部電極（アルミニウム）１６とを誘電体膜（シリコン窒化膜）１５を介して対向配置して積層形成されている。
【０００５】
誘電体膜（シリコン窒化膜）１５は、キャパシタ下部電極（アルミニウム）１２上に形成された絶縁膜（シリコン酸化膜）１３に設けられた開口部１４の内面に沿って形成されている。
【０００６】
このような開口部１４内に形成された薄膜キャパシタ１０は、キャパシタ下部電極（アルミニウム）１２とキャパシタ上部電極（アルミニウム）１６との対向面（開口部底面）に容量を保持する。
【０００７】
次に、上記のような薄膜キャパシタ１０の製造方法を図５，図６を参照しながら説明する。尚、図５，図６は製造フローを示す断面図である。
【０００８】
先ず、図５（ａ）に示すように、蒸着法により、半導体基板（シリコン基板）１１表面に厚さ０．５μｍのアルミニウム膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定のキャパシタ下部電極（アルミニウム）１２を形成する。
【０００９】
次に、図５（ｂ）に示すように、キャパシタ下部電極（アルミニウム）１２を含む半導体基板（シリコン基板）１１表面に厚さ２μｍの絶縁膜（シリコン酸化膜）１３をＣＶＤ法で形成する。
【００１０】
次に、図５（ｃ）に示すように、キャパシタ下部電極（アルミニウム）１２の上の絶縁膜（シリコン酸化膜）１３をフォトリソグラフィおよびエッチング処理を施して選択的に取り除いて開口部１４（アスペクト比；２）を形成する。
【００１１】
次に、図６（ｄ）に示すように、ＣＶＤ法により、開口部１４内面を含む半導体基板（シリコン基板）１１表面に厚さ０．１μｍのシリコン窒化膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定の誘電体膜（シリコン窒化膜）１５を形成する。
【００１２】
最後に、図６（ｅ）に示すように、蒸着法により、開口部１４の内面を含む半導体基板（シリコン基板）１１表面に厚さ０．５μｍのアルミニウム膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定のキャパシタ上部電極（アルミニウム）１６を形成して薄膜キャパシタ１０が完成する。（例えば、特許文献１参照）。
【特許文献１】特開平１０−２０９３７５号公報  図６〜図９
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記のような開口部１４の内面に形成された薄膜キャパシタ１０では、開口部１４のアスペクト比が大きく（例えば、２以上）なると、開口部１４の底部コーナ１４ａで誘電体膜１５が薄くなり、カバレッジ不良による絶縁耐圧低下が生じるおそれがあった。
【課題を解決するための手段】
【００１４】
本発明の薄膜キャパシタは、
基板と、
基板上に設けたキャパシタ下部電極と、
キャパシタ下部電極上に形成された第1の絶縁膜と、
キャパシタ下部電極上の第１の絶縁膜の一部に形成された開口部と、
キャパシタ下部電極と誘電体を介して設けられたキャパシタ上部電極と、
を含む薄膜キャパシタであって、
開口部の底部コーナーが第２の絶縁物で被覆されていることを特徴とする薄膜キャパシタである。
【００１５】
本発明の薄膜キャパシタの製造方法は、
基板と、
基板上に設けたキャパシタ下部電極と、
キャパシタ下部電極上に形成された第1の絶縁膜と、
キャパシタ下部電極上の第１の絶縁膜の一部に形成された開口部と、
キャパシタ下部電極と誘電体を介して設けられたキャパシタ上部電極と、
を含む薄膜キャパシタの製造方法であって、
基板上にキャパシタ下部電極を形成する工程と、
キャパシタ下部電極の上に第１の絶縁膜を形成する工程と、
キャパシタ下部電極上の第１の絶縁膜に開口部を形成する工程と、
開口部の内面を含む基板上に第２の絶縁膜となる絶縁材料を塗布後、硬化させる工程と、
硬化後の絶縁材料を、開口部の底部コーナにだけ残して不要部分をエッチング除去し、第２の絶縁膜を形成する工程と、
開口部の内面に誘電体膜を形成する工程と、を含むことを特徴とした薄膜キャパシタの製造方法である。
【発明の効果】
【００１６】
本発明の薄膜キャパシタおよびその製造方法によれば、開口部のアスペクト比が大きく（例えば、２以上）なっても、底部コーナを低誘電率の第２の絶縁膜で被覆することで、容量値にほとんど影響を与えることなくカバレッジ不良による絶縁耐圧低下を防止することができる。
【発明を実施するための最良の形態】
【００１７】
本発明は、容量値にほとんど影響を与えることなく、開口部の底部コーナでのカバレッジ不良による絶縁耐圧低下を防止するという目的を、開口部の底部コーナだけを低誘電率の絶縁膜で部分的に被覆することで実現した。
【実施例】
【００１８】
本発明の薄膜キャパシタの一例を要部断面図として示す図１を用いて説明する。尚、図４と同一部分には同一符号を用いる。
【００１９】
図１において、１００は本発明の薄膜キャパシタ、１１は半導体基板（シリコン基板）、１２はキャパシタ下部電極（アルミニウム）、１３は第１の絶縁膜（シリコン酸化膜）、１４は開口部、１５は誘電体膜（シリコン窒化膜；比誘電率７〜８）、１６はキャパシタ上部電極（アルミニウム）、１０１は第２の絶縁膜（無機ＳＯＧ膜としての水素シルセスキオキサン（ＨＳＱ）；比誘電率２〜３、以降、単に無機ＳＯＧ膜と記す）である。
【００２０】
本発明の薄膜キャパシタ１００は、半導体基板（シリコン基板）１１の上に、キャパシタ下部電極（アルミニウム）１２とキャパシタ上部電極（アルミニウム）１６とを誘電体膜（シリコン窒化膜）１５を介して対向配置して積層形成されている。
【００２１】
誘電体膜（シリコン窒化膜）１５は、キャパシタ下部電極（アルミニウム）１２上に形成された第１の絶縁膜（シリコン酸化膜）１３に設けられた開口部１４の内面に沿って形成されている。
【００２２】
ここで、開口部１４の底部コーナ１４ａは、底部コーナ１４ａだけを部分的に覆う第２の絶縁膜（無機ＳＯＧ膜）１０１で被覆されている。この第２の絶縁膜（無機ＳＯＧ膜）１０１により底部コーナ１４ａのカバレッジは良好となり絶縁耐圧が維持される。
【００２３】
このような開口部１４内に形成された薄膜キャパシタ１００は、キャパシタ下部電極（アルミニウム）１２とキャパシタ上部電極（アルミニウム）１６との対向面（開口部底面）に容量を保持する。
【００２４】
次に、上記のような薄膜キャパシタ１００の製造方法を図２，図３を参照しながら説明する。尚、図２，図３は製造フローを示す断面図である。
【００２５】
先ず、図２（ａ）に示すように、蒸着法により、半導体基板（シリコン基板）１１表面に厚さ０．５μｍのアルミニウム膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定のキャパシタ下部電極（アルミニウム）１２を形成する。
【００２６】
次に、図２（ｂ）に示すように、キャパシタ下部電極（アルミニウム）１２を含む半導体基板（シリコン基板）１１表面に厚さ２μｍの第１の絶縁膜（シリコン酸化膜）１３をＣＶＤ法で形成する。
【００２７】
次に、図２（ｃ）に示すように、キャパシタ下部電極（アルミニウム）１２の上のシリコン酸化膜１３をフォトリソグラフィおよびエッチング処理を施して選択的に取り除いて開口部１４を形成する。
【００２８】
次に、図２（ｄ）に示すように、スピン塗布法により、開口部１４内面を含む半導体基板（シリコン基板）１１表面に無機ＳＯＧを塗布後、ベークして硬化させ厚さ４００ｎｍの無機ＳＯＧ膜１０１ａを成膜する。このとき、開口部１４の底部コーナには無機ＳＯＧ膜１０１ａが厚めにつく。
【００２９】
その後、図３（ｅ）に示すように、エッチング処理を施して不要部分を選択的に取り除いて所定の第２の絶縁膜（無機ＳＯＧ膜）１０１を形成する。
【００３０】
ここで、エッチング処理は、希沸酸またはバッファード沸酸によるウェットエッチングを施す。無機ＳＯＧ膜１０１ａと第１の絶縁膜（シリコン酸化膜）１３とは高いエッチング選択性を有するため、エッチング時間を制御することで、底部コーナ１４ａの厚めの無機ＳＯＧ膜１０１ａを底部コーナ１４ａにだけ部分的に斜めに残すことができる。尚、希沸酸を用いる場合は、キャパシタ下部電極の材料として、アルミニウム上に白金などの耐沸酸性の金属を積層するのが望ましい。
【００３１】
このように第２の絶縁膜（無機ＳＯＧ膜）１０１は底部コーナ１４ａにだけ部分的に斜めに形成されるため、キャパシタ下部電極１２とキャパシタ上部電極１６との間隔や対向面積にほとんど影響を与えない。
【００３２】
次に、図３（ｆ）に示すように、ＣＶＤ法により、開口部１４内面に厚さ０．１μｍのシリコン窒化膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定の誘電体膜（シリコン窒化膜）１５を形成する。
【００３３】
尚、上記では、誘電体膜として、シリコン窒化膜を用いることで説明したが、特にこれに限るものではなく高誘電率材料として、ＢＳＴ〔（Ｂｒ，Ｓｒ）ＴｉＯ２〕やＳＴＯ〔ＳｒＴｉＯ3〕であってもよい。
【００３４】
最後に、図３（ｇ）に示すように、蒸着法により、開口部１４内面を含む半導体基板（シリコン基板）１１表面に厚さ０．５μｍのアルミニウム膜（図示せず）を形成した後、フォトリソグラフィおよびエッチング処理を施して不要部分を選択的に取り除いて所定のキャパシタ上部電極（アルミニウム膜）１６を形成して薄膜キャパシタ１００が完成する。
【産業上の利用可能性】
【００３５】
本発明は、開口部内に形成される薄膜キャパシタにおいて、開口部の底部コーナの誘電体膜が薄くなりカバレッジ不良による絶縁耐圧低下が生じることを防止できる薄膜キャパシタおよびその製造方法に適用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の薄膜キャパシタの一例の断面図
【図２】本発明の薄膜キャパシタの製造フローを示す断面図
【図３】本発明の薄膜キャパシタの製造フローを示す断面図
【図４】従来の薄膜キャパシタの一例の断面図
【図５】従来の薄膜キャパシタの製造フローを示す断面図
【図６】従来の薄膜キャパシタの製造フローを示す断面図
【符号の説明】
【００３７】
１０    従来の薄膜キャパシタ
１１    半導体基板（シリコン基板）
１２    キャパシタ下部電極（アルミニウム）
１３    （第１の）絶縁膜（シリコン酸化膜）
１４    開口部
１５    誘電体膜（シリコン窒化膜）
１６    キャパシタ上部電極（アルミニウム）
１００    本発明の薄膜キャパシタ
１０１    第２の絶縁膜（無機ＳＯＧ膜）
１０１ａ    無機ＳＯＧ膜
【図１】
2007201089.tif 000003
【図２】
2007201089.tif 000004
【図３】
2007201089.tif 000005
【図４】
2007201089.tif 000006
【図５】
2007201089.tif 000007
【図６】
2007201089.tif 000008