(57)【要約】【課題】高温時の反りによる半導体装置間の接続不良を改善することを目的とする。【解決手段】第１の半導体装置１０ａに形成されたランド１３ｂと第２の半導体装置１０ｂに形成されたランド１３ｃとを中間電極１７を介して接続した半導体装置であって、第２の半導体装置１０ｂのコーナー部Ｃを避けて中間電極１７が形成されるように中間電極１７の形成領域の外郭２１を、第２の半導体装置１０ａの基板１１ｂの外形形状よりも辺の数が多い多角形状に形成したことを特徴とする。【選択図】図１
2007142124.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、
第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように前記中間電極の形成領域の外郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成した
半導体装置。
【請求項２】
前記中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成した
請求項１に記載の半導体装置。
【請求項３】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、
前記中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成した
半導体装置。
【請求項４】
第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心が、一致していることを特徴とする
請求項１〜請求項３のいずれかに記載の半導体装置。
【請求項５】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、
第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の外郭を、第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列し、
前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
半導体装置の製造方法。
【請求項６】
前記中間電極の形成領域の内郭を、
第１の半導体装置または第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列する
請求項５記載の半導体装置の製造方法。
【請求項７】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、
第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列し、
前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
半導体装置の製造方法。
【請求項８】
第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心を一致させた状態で、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
請求項５〜請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、
前記中間電極の形成領域の外郭を、第２の半導体装置の基板の中心に対して同心円状に配列し、かつ第２の半導体装置のコーナー部を避けて前記中間電極を配列した
半導体装置。
【請求項１０】
前記中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状となるように形成した
請求項９に記載の半導体装置。
【請求項１１】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、
前記中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状に配列した
半導体装置。
【請求項１２】
第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心が、一致していることを特徴とする
請求項９〜請求項１１のいずれかに記載の半導体装置。
【請求項１３】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、
第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の外郭を、第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように同心円状に配列し、
中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
半導体装置の製造方法。
【請求項１４】
前記中間電極の形成領域の内郭を、第１の半導体装置または第２の半導体装置の基板の中心に対して同心円状となるように形成する
請求項１３記載の半導体装置の製造方法。
【請求項１５】
第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、
第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状に配列し、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
半導体装置の製造方法。
【請求項１６】
第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心を一致させた状態で、中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続する
請求項１３〜請求項１５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体装置の３次元実装構造に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置には、２個以上の半導体装置を積層して構成されたものがある。
図７に示される半導体装置１００の場合には、第１の半導体装置１００ａの上に、第２の半導体装置１００ｂを実装して構成されている。
【０００３】
第１の半導体装置１００ａは、第１キャリア基板１０１ａの上に、半導体素子１０２ａがフリップチップ実装されている。また、第１キャリア基板１０１ａの裏面側にはランド１０３ａ、第１キャリア基板１０１ａの表面側にはランド１０３ｂがそれぞれ形成されている。また、ランド１０３ａに、第１キャリア基板１０１ａをマザー基板の上に実装するための外部電極１０４が設けられている。
【０００４】
第２の半導体装置１００ｂは、第２キャリア基板１０１ｂの上に、接着層を介し半導体装置１０２ｂがフェイスアップ実装され、半導体素子１０２ｂは、導電性ワイヤ１０５を介してランド１０３ｄにワイヤボンド接続されている。第２キャリア基板１０１ｂの裏面側にはランド１０３ｃが形成されている。そして、第２キャリア基板１０１ｂの上に実装された第２の半導体素子１０２ｂは封止樹脂１０６で封止されている。
【０００５】
また、ランド１０３ｃには、第２キャリア基板１０１ｂを第１キャリア基板１０１ａの上に実装するための多数の中間電極１０７が設けられている。図７（ｂ）は図７（ａ）の断面図における矢印Ａ−Ａ線に沿った矢視図で、第２キャリア基板１０１ｂの底面に多数設けられた中間電極１０７の配置は、第１の半導体装置１００ａに実装された半導体素子１０２ａの搭載個所に対応して、中央部には中間電極１０７が設けられていない正方形状のエリアＢが形成されている。
【特許文献１】特開２００４−２８１９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、高温時の熱応力によって第１キャリア基板１０１ａに反りが発生し、第１の半導体装置１００ａと第２の半導体装置１００ｂとの隙間が部分的に大きくなり、例えば、図８に示すように一部の中間電極１０７が、第１キャリア基板１０１ａの表面側のランド１０３ｂに届かなくなることによる接続不良（オープン不良）が起こるという課題がある。
【０００７】
本発明では、高温時の反りによる半導体装置間の接続不良を改善することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１記載の半導体装置は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように前記中間電極の形成領域の外郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成したことを特徴とする。
【０００９】
本発明の請求項２記載の半導体装置は、請求項１において、前記中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成したことを特徴とする。
【００１０】
本発明の請求項３記載の半導体装置は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、前記中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に形成したことを特徴とする。
【００１１】
本発明の請求項４記載の半導体装置は、請求項１〜請求項３のいずれかにおいて、第１の半導体装置の前記基板の中心と第２の半導体装置前記基板の中心が、一致していることを特徴とする。
【００１２】
本発明の請求項５記載の半導体装置の製造方法は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の外郭を、第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列し、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【００１３】
本発明の請求項６記載の半導体装置の製造方法は、請求項５において、前記中間電極の形成領域の内郭を、第１の半導体装置または第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列することを特徴とする。
【００１４】
本発明の請求項７記載の半導体装置の製造方法は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の内郭を、第２の半導体装置の基板の外形形状よりも辺の数が多い多角形状に配列し、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【００１５】
本発明の請求項８記載の半導体装置の製造方法は、請求項５〜請求項７のいずれかにおいて、第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心を一致させた状態で、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【００１６】
本発明の請求項９記載の半導体装置は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、前記中間電極の形成領域の外郭を、第２の半導体装置の基板の中心に対して同心円状に配列し、かつ第２の半導体装置のコーナー部を避けて前記中間電極を配列したことを特徴とする。
【００１７】
本発明の請求項１０記載の半導体装置は、請求項９において、前記中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状となるように形成したことを特徴とする。
【００１８】
本発明の請求項１１記載の半導体装置は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置であって、前記中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状に配列したことを特徴とする。
【００１９】
本発明の請求項１２記載の半導体装置は、請求項９〜請求項１１のいずれかにおいて、  第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心が、一致していることを特徴とする。
【００２０】
本発明の請求項１３記載の半導体装置の製造方法は、第１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の外郭を、第２の半導体装置のコーナー部を避けて前記中間電極が形成されるように同心円状に配列し、中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【００２１】
本発明の請求項１４記載の半導体装置の製造方法は、請求項１３において、前記中間電極の形成領域の内郭を、第１の半導体装置または第２の半導体装置の基板の中心に対して同心円状となるように形成することを特徴とする。
【００２２】
本発明の請求項１５記載の半導体装置の製造方法は、１の半導体装置の上に第２の半導体装置を積層し、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとの間に中間電極を介して接続した半導体装置を形成するに際し、第１の半導体装置または第２の半導体装置に形成した中間電極の形成領域の内郭を、第２の半導体装置の基板の中心に対して同心円状に配列し、前記中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【００２３】
本発明の請求項１６記載の半導体装置の製造方法は請求項１３〜請求項１５のいずれかにおいて、第１の半導体装置の前記基板の中心と第２の半導体装置の前記基板の中心を一致させた状態で、中間電極を介して、第１の半導体装置に形成されたランドと第２の半導体装置に形成されたランドとを接続することを特徴とする。
【発明の効果】
【００２４】
これにより、反りの大きい部分の隙間を小さくすることにより、中間電極は、第１の半導体装置の基板と第２の半導体装置の基板とを接続することが可能となり、接続不良を改善できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施例における半導体装置及び半導体装置の製造方法について図面を参照しながら説明する。
（実施の形態１）
図１と図２は本発明の（実施の形態１）を示す。
【００２６】
図２（ａ）と図２（ｂ）は本発明の半導体装置１０の製造工程を示している。
図２（ａ）に示すように、第１の半導体装置１０ａと第２の半導体装置１０ｂを用意する。
【００２７】
第１の半導体装置１０ａは、第１キャリア基板１１ａの上に半導体素子１２ａがフリップチップ実装されている。また、第１キャリア基板１１ａの裏面側にはランド１３ａ、第１キャリア基板１１ａの表面側にはランド１３ｂがそれぞれ形成されている。また、ランド１３ａには、第１キャリア基板１１ａをマザー基板の上に実装するための外部電極１４が設けられている。
【００２８】
第２の半導体装置１０ｂは、第２キャリア基板１１ｂの裏面側にはランド１３ｃ、第２キャリア基板１１ｂの表面側にはランド１３ｄがそれぞれ形成されている。そして、第２キャリア基板１１ｂの上には、接着層を介し半導体素子１２ｂがフェイスアップ実装され、半導体素子１２ｂは、導電性ワイヤ１５を介してランド１３ｄにワイヤボンド接続されている。そして、第２キャリア基板１１ｂの上に実装された第２の半導体素子１２ｂは封止樹脂１６で封止されている。
【００２９】
なお、第１の半導体装置１０ａの第１キャリア基板１１ａの上に、第２の半導体装置１０ｂの第２キャリア基板１１ｂを、第１キャリア基板１１ａの中心と第２キャリア基板１１ｂの中心とを揃えた状態に実装するに際しては、第２キャリア基板１１ｂのランド１３ｃに、中間電極１７が設けられている。この中間電極１７にフラックス１８を転写し、この状態で第１の半導体装置１０ａの上に第２の半導体装置１０ｂを、第１キャリア基板１１ａの中心と第２キャリア基板１１ｂの中心とを一致させて積層し、リフロー処理によって、第１の半導体装置１０ａと第２の半導体装置１０ｂとを中間電極１７を介して接続し、半導体装置１０は製造される。
【００３０】
ここで、第２キャリア基板１１ｂのランド１３ｃと中間電極１７は図１（ｂ）に示すように配置に形成されている。つまり、第２キャリア基板１１ｂのコーナー部分Ｃを避けて中間電極１７が形成されるように中間電極１７の形成領域の外郭２１を、第２キャリア基板１１ｂの外形形状よりも辺の数が多い仮想線で示す多角形状に配列して形成されている。具体的には、中間電極１７の直径を０．４ｍｍから０．５ｍｍ、中間電極１７のピッチを０．６５ｍｍとした。
【００３１】
このように構成したため、第１の半導体装置１０ａと第２の半導体装置１０ｂを接続する際の高温時（半田が溶融する摂氏２００度から摂氏２７０度）において、図１（ａ）に示すように、第１キャリア基板１１ａが下側に凸となるような反りを発生する場合であっても、上記のように、中間電極１７は、第１キャリア基板１１ａの反りの大きいコーナー部分Ｃに設けられていないため、第１の半導体装置１０ａと第２の半導体装置１０ｂとの隙間を小さくすることができ、中間電極１７は、第１キャリア基板１１ａと第２キャリア基板１１ｂとを接続することが可能となり、従来に比べて接続不良を改善できる。
【００３２】
（実施の形態２）
図３は本発明の（実施の形態２）を示し、第２キャリア基板１１ｂのランド１３ｃと中間電極１７の配置が図１（ｂ）に示すそれとは変更されているだけで、第１の半導体装置１０ａの中心と第２の半導体装置１０ｂの中心とを一致させて実装するなど、その他については（実施の形態）と同じである。具体的には、第２キャリア基板１１ｂのコーナー部Ｃを避けて中間電極１７が形成されるように中間電極１７の形成領域の外郭２１を、第２の半導体装置１０ａの基板の外形形状よりも辺の数が多い多角形状に形成するとともに、中間電極１７の形成領域の内郭２２を、図３に示すように、第２キャリア基板１１ｂの外形形状よりも辺の数が多い仮想線で示す多角形状に配列して形成されている。
【００３３】
このように第２キャリア基板１１ｂのコーナー部を避けて第２キャリア基板１１ｂの裏面側に中間電極１７を形成したため、第１の半導体装置１０ａと第２の半導体装置１０ｂを接続する際の高温時において、第１キャリア基板１１ａが下側に凸となるような反りを発生する場合であっても、第１の半導体装置１０ａと第２の半導体装置１０ｂとの隙間を小さくすることができ、中間電極１７は、第１キャリア基板１１ａと第２キャリア基板１１ｂとを接続することが可能となり、従来に比べて接続不良を改善できる。
【００３４】
（実施の形態３）
図４（ａ）と図４（ｂ）は本発明の（実施の形態３）を示す。
この（実施の形態３）の半導体装置１０は、（実施の形態１）のように第１の半導体装置１０ａの第１キャリア基板１１ａの上に半導体素子１２ａがフリップチップ実装されているだけでなく、第１キャリア基板１１ａの裏面にも半導体素子１２ｃがフリップチップ実装されている。第２キャリア基板１１ｂのランド１３に設けられた中間電極１７の形成領域の外郭２３は、第２キャリア基板１１ｂのコーナー部分Ｃにわたって形成され、外形形状が矩形の第２キャリア基板１１ｂの４つの辺に沿った四角形状であり、中間電極１７の形成領域の内郭２４は、第２キャリア基板１１ｂの中心に対して、第２キャリア基板１１ｂの外形形状よりも辺の数が多い仮想線で示す多角形状に配列して形成されている。第１の半導体装置１０ａの中心と第２の半導体装置１０ｂの中心は一致して実装されている。
【００３５】
このような場合には、図２（ａ）と図２（ｂ）の工程で第１の半導体装置１０ａの上に第２の半導体装置１０ｂを実装する際の高温時に、第１キャリア基板１１ａが上側が凸となるような反りを発生する場合であっても、第１の半導体装置１０ａと第２の半導体装置１０ｂとの隙間を小さくすることができ、中間電極１７は、第１キャリア基板１１ａと第２キャリア基板１１ｂとを接続することが可能となり、従来に比べて接続不良を改善できる。
【００３６】
（実施の形態４）
図１（ｂ）と図３では、第２の半導体装置１０ｂの第２キャリア基板１１ｂに設けた中間電極１７の形成領域の外郭は、第２キャリア基板１１ｂの外形形状よりも辺の数が多い多角形状であったが、図５（ａ）（ｂ）に示すように構成しても同様の効果を期待できる。その他は（実施の形態１）と同じである。
【００３７】
図５（ａ）に示したものは、第２キャリア基板１１ｂのコーナー部分Ｃを避けて中間電極１７が形成されるように中間電極１７の形成領域の外郭２５を、第２キャリア基板１１ｂの中心２６に対して仮想線で示す同心円形状に配列して形成されている。中間電極１７の形成領域の内郭２７は、外形形状が矩形の第２キャリア基板１１ｂの４つの辺に沿った四角形状である。
【００３８】
図５（ｂ）に示したものは、第２キャリア基板１１ｂのコーナー部分Ｃを避けて中間電極１７が形成されるように中間電極１７の形成領域の外郭２８を、第２キャリア基板１１ｂの中心２９に対して仮想線で示す同心円形状に配列して形成されている。中間電極１７の形成領域の内郭３０も、第２キャリア基板１１ｂの中心２９に対して仮想線で示す同心円形状に配列して形成されている。
【００３９】
（実施の形態５）
図４（ｂ）では、第２の半導体装置１０ｂの第２キャリア基板１１ｂに設けた中間電極１７の形成領域の内郭２４は、第２キャリア基板１１ｂの外形形状よりも辺の数が多い多角形状であったが、図６に示すように、第２キャリア基板１１ｂに設けた中間電極１７の形成領域の内郭３２を、第２キャリア基板１１ｂの中心３１に対して仮想線で示す同心円形状に配列して形成しても同様の効果を期待できる。その他は（実施の形態１）と同じである。
【００４０】
なお、上記の各実施の形態では、中間電極１７を第２キャリア基板１１ｂに設けた場合を例に挙げて説明したが、中間電極１７を第１キャリア基板１１ａに設けて構成することもできる。具体的には、第１の半導体装置１０ａに形成した中間電極１７の形成領域の外郭を、第２の半導体装置１０ｂのコーナー部を避けて前記中間電極１７が形成されるように第２の半導体装置１０ａの基板の外形形状よりも辺の数が多い多角形状または同心円状に配列し、中間電極１７を介して、第１の半導体装置に形成されたランド１３ｂと第２の半導体装置に形成されたランド１３ｃとを接続する。さらに、第１キャリア基板１１ａに設けた中間電極１７の形成領域の内郭を、第１の半導体装置１０ａまたは第２の半導体装置１０ｂの基板の外形形状よりも辺の数が多い多角形状または同心円状に配列することもできる。
【００４１】
また、第１の半導体装置１０ａに形成した中間電極１７の形成領域の内郭を、第２の半導体装置１０ｂの基板の外形形状よりも辺の数が多い多角形状または同心円状に配列し、中間電極１７を介して、第１の半導体装置に形成されたランド１３ｂと第２の半導体装置に形成されたランド１３ｃとを接続する。
【００４２】
このように、第１の半導体装置１０ａに形成した中間電極１７を介して、第１の半導体装置に形成されたランド１３ｂと第２の半導体装置に形成されたランド１３ｃとを接続する場合にも、第１キャリア基板１１ａの中心と第２キャリア基板１１ｂの中心を一致させた状態で接続する。
【００４３】
上記の各実施の形態において、キャリア基板１１ａ，１１ｂとしては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１ａ，１１ｂの材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。外部電極１４および中間電極１７としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。半田材としてはＳｎＰｂ共晶や鉛フリー半田（Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ、Ｓｎ−Ｚｎ−Ｂｉ）を用いても良い。導電性ワイヤ１５としては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。また、第２の半導体素子１２ｂを第２キャリア基板１１ｂの上に実装する場合に、ワイヤボンド接続を用いる方法について説明したが、第２キャリア基板１１ｂの上に第２の半導体素子１２ｂをフリップチップ実装するようにしてもよい。さらに、第１キャリア基板１１ａの上に第１の半導体素子１２ａを一個だけ実装する方法を例に挙げて説明したが、第１キャリア基板１１ａの上に複数の半導体素子を実装するようにしてもよい。
【００４４】
また、第１キャリア基板１１ａと第２キャリア基板１１ｂとの隙間には、必要に応じて樹脂を注入するようにしてもよい。
なお、第１キャリア基板１１ａの上に、半導体素子１２ａをフリップチップ実装する工程において、異方性導電フィルムを介してＡＣＦ接合してもよいし、ＮＣＦ接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、半導体素子１２ａを２層以の上に積層しても、横に並列に実装してもかまわない。
【００４５】
なお、第２キャリア基板１１ｂの上に半導体素子を実装する工程において、フリップ実装でもよいし、導電性ワイヤを用いて接続してもかまわない。
なお、外部電極１４を形成する工程において、第１の半導体装置１０ａと第２の半導体装置１０ｂを積層した後でもかまわない。
【００４６】
なお、外部電極１４及び中間電極１７としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは、半田ボールなどを用いてもかまわない。
なお、中間電極１７にフラックス１８を転写する工程において、半田ペーストを転写してもよいし、フラックス１８をランド１３ｂにピンで転写してもよい。または、マスクを用いてフラックス１８または半田ペーストを印刷してもかまわない。
【産業上の利用可能性】
【００４７】
本発明の半導体装置及びその製造方法は、高温時の基板の反りによる半導体装置間の接続不良を改善することができ、半導体装置の３次元実装構造に適用して好適である。
【図面の簡単な説明】
【００４８】
【図１】本発明の（実施の形態１）における半導体装置の構成を示す断面図とＡ−Ａ線に沿う第２の半導体装置の平面図
【図２】本同実施の形態の組み立て工程図
【図３】本発明の（実施の形態２）における第２の半導体装置の平面図
【図４】本発明の（実施の形態３）における半導体装置の構成を示す断面図とＡ−Ａ線に沿う第２の半導体装置の平面図
【図５】本発明の（実施の形態４）における第２の半導体装置の平面図
【図６】本発明の（実施の形態５）における第２の半導体装置の平面図
【図７】従来の半導体装置の断面図とＡ−Ａ線に沿う第２の半導体装置の平面図
【図８】一方の半導体装置が変形した場合の断面図
【符号の説明】
【００４９】
１０    半導体装置
１０ａ    第１の半導体装置
１０ｂ    第２の半導体装置
１１ａ    第１キャリア基板
１２ａ    半導体素子
１２ｂ    半導体素子
１２ｃ    半導体素子
１３ａ，１３ｂ，１３ｃ，１３ｄ    ランド
１４    外部電極
１５    導電性ワイヤ
１６    封止樹脂
１７    中間電極
１８    フラックス
Ｃ    コーナー部分
２１    中間電極１７の形成領域の外郭
２２    中間電極１７の形成領域の内郭
２３    中間電極１７の形成領域の外郭
２４    中間電極１７の形成領域の内郭
２５    中間電極１７の形成領域の外郭
２６    第２キャリア基板１１ｂの中心
２７    中間電極１７の形成領域の内郭
２８    中間電極１７の形成領域の外郭
２９    第２キャリア基板１１ｂの中心
３０    中間電極１７の形成領域の内郭
３２    中間電極１７の形成領域の内郭
３１    第２キャリア基板１１ｂの中心
【図１】
2007142124.tif 000003
【図２】
2007142124.tif 000004
【図３】
2007142124.tif 000005
【図４】
2007142124.tif 000006
【図５】
2007142124.tif 000007
【図６】
2007142124.tif 000008
【図７】
2007142124.tif 000009
【図８】
2007142124.tif 000010