(57)【要約】【課題】妨害波に起因した非線形応答の発生を抑制することが可能な分波器を提供すること。【解決手段】本発明は、アンテナ端子（Ａｎｔ）と、アンテナ端子と接続された第１フィルタ（１０）と、第１フィルタより高周波側に通過帯域を有しアンテナ端子と接続された第２フィルタ（２０）と、第２フィルタとアンテナ端子との間に接続され並列に接続された第１インダクタ（Ｌ１）と第１キャパシタ（Ｃ１）を含む共振回路（４０）と、を具備し、第１フィルタの通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、第２フィルタの通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ、共振回路の共振周波数をｆｒとしたとき、ｆｒは、ｆｒ＝（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）±（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）またはｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）±（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）の範囲であることを特徴とする分波器である。【選択図】図４
2007336479.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ端子と、
該アンテナ端子と接続された第１フィルタと、
該第１フィルタより高周波側に通過帯域を有し前記アンテナ端子と接続された第２フィルタと、
該第２フィルタと前記アンテナ端子との間に接続され、並列に接続された第１インダクタと第１キャパシタを含む共振回路と、を具備し、
前記第１フィルタの通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、前記第２フィルタの通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ、前記共振回路の共振周波数をｆｒとしたとき、ｆｒは、
ｆｒ＝（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）±（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）
または
ｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）±（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）
の範囲であることを特徴とする分波器。
【請求項２】
アンテナ端子と、
該アンテナ端子と接続された第１フィルタと、
該第１フィルタより高周波側に通過帯域を有し前記アンテナ端子と接続された第２フィルタと、
該第２フィルタと前記アンテナ端子との間に接続され、並列に接続された第１インダクタと第１キャパシタを含む共振回路と、を具備し、
前記第１フィルタの通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、前記第２フィルタの通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ、前記共振回路の共振周波数をｆｒとしたとき、ｆｒは、
ｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）、ｆｒ＝２（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）、ｆｒ＝３（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）またはｆｒ＝３（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）
の範囲であることを特徴とする分波器。
【請求項３】
前記共振回路と前記第２フィルタとの間に、グランドとに接続された第２インダクタを具備することを特徴とする請求項１または２記載の分波器。
【請求項４】
前記共振回路と前記第２フィルタとの間に、直列に第２キャパシタを具備することを特徴とする請求項１から３のいずれか一項記載の分波器。
【請求項５】
前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタであり、該ラダー型フィルタの直列共振器には並列に第３インダクタが設けられていることを特徴とする請求項１から４のいずれか一項記載の分波器。
【請求項６】
前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタであり、前記ラダー型フィルタの並列共振器とグランドとに直列に第４インダクタが設けられていることを特徴とする請求項１から５のいずれか一項記載の分波器。
【請求項７】
前記第１インダクタおよび前記第１キャパシタは同一のチップ上に形成されていることを特徴とする請求項１から６のいずれか一項記載の分波器。
【請求項８】
前記共振回路並びに前記第２インダクタまたは前記第２キャパシタは同一チップ上に形成されていることを特徴とする請求項３または４記載の分波器。
【請求項９】
前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタであることを特徴とする請求項１から８のいずれか一項記載の分波器。
【請求項１０】
前記第１フィルタおよび前記第２フィルタの少なくとも一方は、圧電薄膜共振器、弾性表面波共振器および弾性境界波共振器のいずれかを含むことを特徴とする請求項１から９のいずれか一項記載の分波器。
【請求項１１】
前記第１フィルタの共振器、前記第２フィルタの共振器および前記共振回路はチップ上に形成され、実装部にフェースダウン実装されていることを特徴とする請求項１から１０のいずれか一項記載の分波器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は分波器に関し、特にアンテナ端子に共振回路を設けた分波器に関する。
【背景技術】
【０００２】
近年、圧電材料を用いた弾性表面波（ＳＡＷ）や厚み振動波（ＢＡＷ）を用いた共振器を複数組み合わせることにより特定の周波数帯の電気信号のみを通過させる特徴を持った高周波通信用のフィルタが開発されている。ＳＡＷやＢＡＷを利用したフィルタ部品は、他の誘電体フィルタやセラミックフィルタに比して外形サイズが小さく、かつ急峻なロールオフ特性を持つため、小型で、狭い比帯域幅が要求される携帯電話等の移動体通信部品に適している。ＳＡＷ、ＢＡＷのフィルタを用いた応用部品として、分波器がある。分波器は、送受信機能を持ち送信と受信信号の周波数が異なる無線装置において用いられる。このようなＳＡＷやＢＡＷを用いたフィルタの構成として直列共振器と並列共振器を梯子状に繋ぐラダー型フィルタがある。ラダー型フィルタは梯子型に組む段数や、直列共振器と並列共振器との容量比を変えるだけで、挿入損失、帯域外抑圧度等を容易に変化させることが出来、設計の手順も簡便なため良く用いられている。
【０００３】
特許文献１の図１に開示には、第１フィルタ、第２フィルタ、整合回路を有する分波器において、第１フィルタおよび第２フィルタの直列共振器にインダクタが接続された分波器が開示されている。特許文献２の図２には、第１フィルタと第２フィルタと、整合回路としてアンテナ端子とグランドとの間にインダクタを接続した分波器が開示されている。
【特許文献１】特開２００３−３３２８８５号公報
【特許文献２】特開平１０−３１３２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
移動体通信や高周波無線通信で用いられる分波器の課題として、相互変調歪（ＩＭＤ：Ｉｎｔｅｒ  Ｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）や混変調歪（ＣＭＤ：Ｃｒｏｓｓ  Ｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）がある。これらは、共振器の構造や材料の非線形性に起因する現象である。２つ以上の周波数の異なる信号（例えば、送信信号と妨害波）が入力すると、２つの周波数の信号の非線形応答に起因し、受信周波数の信号が発生してしまうことがある。そうすると、受信フィルタを通過し、ノイズとして観測されてしまう。
【０００５】
本発明は、上記課題に鑑み、妨害波に起因した非線形応答の発生を抑制することが可能な分波器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、アンテナ端子と、該アンテナ端子と接続された第１フィルタと、該第１フィルタより高周波側に通過帯域を有し前記アンテナ端子と接続された第２フィルタと、第２フィルタと前記アンテナ端子との間に接続され、並列に接続された第１インダクタと第１キャパシタを含む共振回路と、を具備し、前記第１フィルタの通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、前記第２フィルタの通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ、前記共振回路の共振周波数をｆｒとしたとき、ｆｒは、ｆｒ＝（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）±（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）またはｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）±（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）の範囲であることを特徴とする分波器である。本発明によれば、妨害波の周波数の信号が第２フィルタに入力することを抑制し、非線形応答の発生を抑制することができる。
【０００７】
本発明は、アンテナ端子と、該アンテナ端子と接続された第１フィルタと、該第１フィルタより高周波側に通過帯域を有し前記アンテナ端子と接続された第２フィルタと、該第２フィルタと前記アンテナ端子との間に接続され、並列に接続された第１インダクタと第１キャパシタを含む共振回路と、を具備し、前記第１フィルタの通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、前記第２フィルタの通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ、前記共振回路の共振周波数をｆｒとしたとき、ｆｒは、ｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）、ｆｒ＝２（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）、ｆｒ＝３（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）またはｆｒ＝３（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）の範囲であることを特徴とする分波器である。本発明によれば、妨害波の周波数近傍の２倍波、３倍波の信号が第２フィルタに入力することを抑制し、非線形応答の発生を抑制することができる。
【０００８】
上記構成において、前記共振回路と前記第２フィルタとの間に、グランドとに接続された第２インダクタを具備する構成とすることができる。この構成によれば、第２インダクタを介し、ＤＣ近傍の妨害波の信号がグランドに流れるため、より線形性の高い分波器を実現できる。
【０００９】
上記構成において、前記共振回路と前記第２フィルタとの間に、直列に第２キャパシタを具備する構成とすることができる。この構成によれば、ＤＣ近傍の妨害波の信号が第２キャパシタにより遮断されるため、より線形性の高い分波器を実現することができる。
【００１０】
上記構成において、前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタであり、該ラダー型フィルタの直列共振器には並列に第３インダクタが設けられている構成とすることができる。この構成によれば、相手帯域の抑圧を改善しかつ非線形応答を向上させることができる。
【００１１】
上記構成において、前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタであり、前記ラダー型フィルタの並列共振器とグランドとに直列に第４インダクタが設けられている構成とすることができる。この構成によれば、相手帯域の抑圧を改善しかつ非線形応答を向上させることができる。
【００１２】
上記構成において、前記第１インダクタおよび前記第１キャパシタは同一のチップ上に形成されている構成とすることができる。この構成によれば、小型化、高Ｑ化が可能となる。
【００１３】
上記構成において、前記共振回路並びに前記第２インダクタまたは前記第２キャパシタは同一チップ上に形成されている構成とすることができる。この構成によれば、小型化、高Ｑ化が可能となる。
【００１４】
上記構成において、前記第１フィルタおよび前記第２フィルタの少なくとも一方はラダー型フィルタである構成とすることができる。この構成によれば、外部インダクタの付与や段数、共振器容量の調整により挿入損失や減衰量の設計が容易になる。
【００１５】
上記構成において、前記第１フィルタおよび前記第２フィルタの少なくとも一方は、圧電薄膜共振器、弾性表面波共振器および弾性境界波共振器のいずれかを含む構成とすることができる。
【００１６】
上記構成において、前記第１フィルタの共振器、前記第２フィルタの共振器および前記共振回路はチップ上に形成され、実装部にフェースダウン実装されている構成とすることができる。この構成によれば、小型化が可能となる。
【発明の効果】
【００１７】
本発明によれば、妨害波に起因した非線形応答の発生を抑制することが可能な分波器を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００１９】
図１は非線形による高次成分について説明するための図である。横軸は周波数、縦軸は周波数成分の信号強度を示している。周波数ｆ１，ｆ２の２の信号ｘ＝Ａ１ｃｏｓ（２πｆ１・ｔ）、Ａ２ｃｏｓ（２πｆ２・ｔ）がある素子に入力した場合、線形性の良い素子であれば、出力は、
ｙ＝ａｘ＝ａ{Ａ１ｃｏｓ（２πｆ１・ｔ）＋Ａ２ｃｏｓ（２πｆ２・ｔ）}
の信号となる。ここで、
Ａ１，Ａ２はｆ１，ｆ２の信号の強さ、ａは定数、ｔは時間である。
【００２０】
しかし、線形性の良くない場合の出力は、
ｙ＝ａｘ＋ｂｘ２＋ｃｘ３＋…
＝ａ{Ａ１ｃｏｓ（２πｆ１・ｔ）＋Ａ２ｃｏｓ（２πｆ２・ｔ）}
＋ｂ{Ａ１ｃｏｓ（２πｆ１・ｔ）＋Ａ２ｃｏｓ（２πｆ２・ｔ）}２
＋ｃ{Ａ１ｃｏｓ（２πｆ１・ｔ）＋Ａ２ｃｏｓ（２πｆ２・ｔ）}３＋…    （数式1）
と、２次、３次の成分が現れてしまう。
【００２１】
ここで、３次の項まで考慮すると
ｙ＝Ａ０＋{Ｂ１ｃｏｓ（２πｆ１・ｔ）＋Ｂ２ｃｏｓ（２πｆ２・ｔ）}
＋{Ｃ１ｃｏｓ（２π２ｆ１・ｔ）＋Ｃ２ｃｏｓ（２π２ｆ２・ｔ）}
＋{Ｄ１ｃｏｓ（２π３ｆ１・ｔ）＋Ｄ２ｃｏｓ（２π３ｆ２・ｔ）}
＋{Ｅ１ｃｏｓ（２π（ｆ１−ｆ２）・ｔ）＋Ｅ２ｃｏｓ（２π（ｆ１＋ｆ２）・ｔ）}
＋{Ｆ１ｃｏｓ（２π（２ｆ１−ｆ２）・ｔ）＋Ｆ２ｃｏｓ（２π（２ｆ１＋ｆ２）・ｔ）}
＋{Ｇ１ｃｏｓ（２π（ｆ１−２ｆ２）・ｔ）＋Ｇ２ｃｏｓ（２π（ｆ１＋２ｆ２）・ｔ）}    （数式２）
となる。ここで、
Ａ０＝（ｂ／２）Ａ１２＋（ｂ／２）Ａ２２
Ｂ１＝ａＡ１＋（３／４）ｃＡ１３＋（２／３）ｃＡ１Ａ２２
Ｂ２＝ａＡ２＋（３／４）ｃＡ２３＋（２／３）ｃＡ２Ａ１２
Ｃ１＝（ｂ／２）Ａ１２、Ｃ２＝（ｂ／２）Ａ２２、
Ｄ１＝（ｃ／４）Ａ１３、Ｄ２＝（ｃ／４）Ａ２３
Ｅ１＝Ｅ２＝ｂＡ１Ａ２、Ｆ１＝Ｆ２＝（３／２）ｃＡ１２Ａ２、Ｇ１＝Ｇ２＝（３／２）ｃＡ１Ａ２２
である。以上より、図１の場合、数式１より。非線形の高次成分として、２ｆ１、２ｆ２、３ｆ１、３ｆ２、ｆ２−ｆ１、ｆ１＋ｆ２、２ｆ１−ｆ２、２ｆ１＋ｆ２、ｆ１−２ｆ２、ｆ１＋２ｆ２という周波数成分が生じる。
【００２２】
図２は分波器の場合を想定している。送信周波数をｆａ、受信周波数をｆｂとしたとき、ｆａの信号と同時にｆｂ−ｆａ、ｆｂ＋ｆａ，２ｆａ−ｆｂまたは２ｆａ＋ｆｂの周波数の信号がアンテナ端子より入力されると、これらの信号とｆａの送信信号との非線形応答により、ｆｂの信号が現れる。すなわち、受信周波数と同じｆｂの周波数の信号が発生し、ノイズとなる。ｆｂ±ｆａ、２ｆａ±ｆｂを妨害波と呼ぶ。また、妨害波ｆｂ＋ｆａ、２ｆａ＋ｆｂの近くには送信周波数、受信周波数の２倍波２ｆａ、２ｆｂ、３倍波３ｆａ、３ｆｂも発生する。２倍波、３倍波の周波数は妨害波の周波数に近いため、受信周波数に非線形応答のノイズを発生させる。
【００２３】
実施例１では、上記のような妨害波または２倍波、３倍波を抑制することを目的とする。図３は実施例１に係る分波器のブロック図である。実施例１はＷ−ＣＤＭＡ（Ｗｉｄｅ  Ｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）帯の分波器である。第１フィルタ１０は送信帯域１９２０〜１９８０ＭＨｚの送信フィルタ、第２フィルタ２０は受信帯域２１１０〜２１７０ＭＨｚの受信フィルタである。図３を参照に、アンテナ端子Ａｎｔと第１端子Ｔ１との間に接続された第１フィルタ１０と、第１フィルタ１０より高周波側に通過帯域を有し、アンテナ端子Ａｎｔと第２端子Ｔ２との間に接続された第２フィルタ２０とが設けられている。第１フィルタ１０および第２フィルタ２０とアンテナ端子Ａｎｔとの間には整合回路３０および共振回路４０が接続されている。共振回路４０は、第２フィルタ２０とアンテナ端子Ａｎｔとの間に接続され並列に接続された第１インダクタＬ１と第１キャパシタＣ１とを含む。
【００２４】
一般的には、実施例１のように、通過帯域の低い第１フィルタ１０は送信フィルタであり、通過帯域の高い第２フィルタ２０は受信フィルタである。整合回路３０の機能について説明する。整合回路３０は、送信信号の周波数帯において、アンテナ端子から見た第２フィルタ２０のインピーダンスがなるべく大きくなるようにするために使用される。これにより，第１端子Ｔ１から入力した送信信号の電力が第２フィルタ２０に侵入することを抑制することができる。共振回路４０は共振周波数が妨害波の周波数となるように設定される。これにより、アンテナ端子Ａｎｔに入力した妨害波が第２フィルタ２０に到達することを抑制することができる。
【００２５】
図４は実施例１の等価回路を示す図である。第１フィルタ１０は直列共振器Ｓ１１からＳ１３、並列共振器Ｐ１１、Ｐ１２を有するラダー型フィルタである。最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１１に並列に第３インダクタＬＴ１が、並列共振器Ｐ１１およびＰ１２の共通ノードとグランド間に第４インダクタＬＧ１が接続されている。第２フィルタ２０は同様に、直列共振器Ｓ２１からＳ２４、並列共振器Ｐ２１およびＰ２２を有するラダー型フィルタであり、第３インダクタＬＴ２および第４インダクタＬＧ２を有している。整合回路３０は、第１フィルタ１０と第２フィルタ２０との共通のノードとグランドとの間に１０ｎＨの第２インダクタＬＬ２を有している。共振回路４０は３ｐＦの第１キャパシタＣ１と０．５ｎＨの第１インダクタＬ１とが並列に接続されている。共振回路４０は４１０９ＭＨｚの共振周波数を有する。これは、送信帯域ｆａと受信帯域ｆｂとしたときの妨害波ｆａ＋ｆｂである４０３０〜４１５０ＭＨｚに相当する周波数である。共振回路４０は４１０９ＭＨｚ付近のインピーダンスを大きくし、この周波数の信号を遮断することができる。
【００２６】
図５（ａ）および図５（ｂ）は第１フィルタ１０および第２フィルタ２０の第３インダクタＬＴ１およびＬＴ２の機能を説明する図である。図５（ａ）のように直列共振器Ｓ１に並列に第３インダクタＬＴを接続すると、図５（ｂ）のように、直列共振器Ｓ１の共振点の前後に反共振点を設けることができる。図６（ａ）および図６（ｂ）は第１フィルタ１０および第２フィルタ２０の第４インダクタＬＧ１およびＬＧ２の機能を説明する図である。図６（ａ）のように並列共振器Ｐ１に直列の第４インダクタＬＧを接続すると、図６（ｂ）のように、並列共振器Ｐ１の反共振点の前後に減衰極を設けることができる。第３インダクタＬＴと第４インダクタＬＧとを両方設けることにより、図５（ｂ）の反共振点と図６（ｂ）の減衰極を重ねることができる。これにより、相手帯域の減衰量を大きくすることができる。つまり相手帯域での抑圧特性を改善できる。
【００２７】
図７は比較例に係る分波器の等価回路を示す図である。共振回路４０は設けず、整合回路３０として、７ｎＨの第２インダクタＬＬ２を用いている。その他の構成は実施例１と同じであり説明を省略する。
【００２８】
図８（ａ）は実施例１および比較例に係る分波器の第１フィルタ１０の通過特性を示す図であり、図８（ｂ）は第１フィルタ１０の通過帯域（送信帯域）の拡大図である。図９（ａ）、図９（ｂ）は第２フィルタ２０の通過特性、第２フィルタ２０の通過帯域（受信帯域）の拡大図である。図８（ａ）、図９（ａ）より、実施例１は、共振回路４０の共振周波数（妨害波の周波数）において減衰量が大きくなっている。また、図８（ｂ）および図９（ｂ）より、通過帯域での通過特性は実施例１と比較例とでほぼ同じである。このように、通過帯域の損失をともなうことなく、妨害波の周波数での減衰量を大きくすることができる。
【００２９】
ｆａ＋ｆｂの妨害波における減衰量が大きくなることは、前述の数式１のＡ２が小さくなることに相当する。したがって、Ｅ１＝Ｅ２＝ｂＡ１Ａ２より、Ｅ１、Ｅ２が小さくなる。よって、（数式２）の{Ｅ１ｃｏｓ（２π（ｆ１−ｆ２）・ｔ）＋Ｅ２ｃｏｓ（２π（ｆ１＋ｆ２）・ｔ）}の項が小さくなる。このことは相互変調（ＩＭＤ）レベルを低減できることを示している。図１０（ａ）はこれを説明する図である。妨害波の周波数がｆ２−ｆ１、ｆ２＋ｆ１のとき、相互変調レベルＥ１、Ｅ２はＡ１・Ａ２に比例するから、Ａ２がＡ２´´からＡ２´に低減することにより、相互変調レベルも低減する。図１０（ｂ）より、同様に妨害波の周波数が２ｆ１−ｆ２、２ｆ１＋ｆ２のとき、相互変調レベルＦ１、Ｆ２はＡ１２・Ａ２に比例するからＡ２がＡ２´´からＡ２´に低減することにより、相互変調レベルも低減する。このように、妨害波の周波数における減衰量を大きくすることにより、分波器のＩＭＤを改善することができる。
【００３０】
以上のように、実施例１によれば、第１フィルタ１０の通過域周波数をｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ、第２フィルタ２０の通過帯域をｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈとしたとき、共振回路４０の共振周波数ｆｒの範囲を、
ｆｒ＝（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）±（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）
または、
ｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）±（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）
とすることにより、妨害波の周波数における減衰量を大きくできる。これにより、妨害波に起因した非線形応答の発生を抑制することができる。よって、非線形応答によって生じた信号が受信フィルタである第２フィルタ２０を通過しノイズとして出力されることを抑制することができる。
【００３１】
また、共振回路４０の共振周波数ｆｒを第１フィルタ１０または第２フィルタ２０の２倍波または３倍波の周波数とすることもできる。すなわち、ｆｒ＝２（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）、ｆｒ＝２（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）、ｆｒ＝３（ｆ１Ｌｏｗ〜ｆ１Ｈｉｇｈ）またはｆｒ＝３（ｆ２Ｌｏｗ〜ｆ２Ｈｉｇｈ）とすることができる。
【００３２】
実施例１は、共振回路４０を１つ設けた例であったが、図１１のように、共振回路４１、４２を２つ以上設け、複数の妨害波の周波数を減衰させることもできる。
【００３３】
さらに、共振回路４０としては、図１２（ａ）から図１２（ｇ）のように、第１インダクタと第１キャパシタとをそれぞれ１つまたは複数並列に接続し、妨害波の周波数でのインピーダンスを大きくすることができれば、任意の回路を選択することがでできる。
【００３４】
さらに、共振回路４０と第１フィルタ１０および第２フィルタ２０との間に、グランドとに接続された第２インダクタＬＬ２を設けている。図１３の矢印のように、第２インダクタＬＬ２を介し、ＤＣ近傍の妨害波の信号がグランドに流れる。高周波側の妨害波を共振回路４０で低減し、低周波側の妨害波を第２インダクタＬＬ２で低減できるため、より線形性の高い分波器を実現することができる。
【００３５】
さらに、図１４のように、共振回路４０と第１フィルタ１０および第２フィルタ２０との間に、直列に第２キャパシタＣＣ２を設けている。これにより、矢印のように、ＤＣ近傍の妨害波の信号が第２キャパシタＣＣ２により遮断されるため、図１３の分波器同様に、より線形性の高い分波器を実現することができる。
【００３６】
第１フィルタ１０および第２フィルタ２０はラダー型フィルタには限られない、その他のフィルタであってもよい。しかし、第１フィルタ１０および第２フィルタ２０の少なくとも一方をラダー型フィルタとし、ラダー型フィルタの直列共振器には並列に第３インダクタを設けることもできる。また、第１フィルタ１０および第２フィルタ２０の少なくとも一方をラダー型フィルタとし、ラダー型フィルタの並列共振器とグランドとに直列に第４フィルタが設けることもできる。これらにより、図５（ｂ）、図６（ｂ）のように、相手帯域の抑圧特性を改善することができる。しかしながら、第３インダクタＬＴまたは第４インダクタＬＧを設けることにより、広帯域での減衰量は悪化してしまう。よって、妨害波に起因した非線形応答が悪化する。そこで、共振回路４０を設けることにより相手帯域の抑圧を改善しかつ非線形応答を向上させることができる。
【００３７】
第３インダクタＬＴはラダー型フィルタのいずれの直列共振器に設けてもよいが、最もアンテナ端子Ａｎｔ側の直列共振器Ｓ１１、Ｓ２１に設けることが好ましい。これにより、整合回路としての機能を有することができ、整合回路３０の構成を簡略化することができる。第４インダクタＬＧは各並列共振器それぞれに設けてもよいが、並列共振器の共通ノードとグランドとの間に設けることが好ましい。第４インダクタＬＧはインダクタンスが大きいため、分波器が大型化しやすいが、第４インダクタＬＧを各並列共振器に共通に設けることにより分波器の小型化が可能となる。
【００３８】
また、第１フィルタ１０および第２フィルタ２０の少なくとも一方をラダー型フィルタとすることにより、外部インダクタの付与や段数、共振器容量の調整を行うことにより挿入損失や減衰量の設計が容易になる。
【実施例２】
【００３９】
実施例２は、実施例１に係る分波器をパッケージに実装した例である。図１５（ａ）は例えば石英からなる基板５０上に共振回路４０、整合回路３０、第３インダクタＬＴ１、ＬＴ２を形成した集積受動素子チップ６０の平面図である。第１インダクタＬ１、第２インダクタＬＬ２、第３インダクタＬＴ１およびＬＴ２は、基板５０上に形成された例えば銅等の金属配線からなるがスパイラルインダクタにより形成されている。図１５（ｂ）は、第１キャパシタＣ１の断面模式図である。第１キャパシタＣ１は、基板５０上に下部電極６２、例えば窒化シリコン膜等の誘電膜６４、上部電極６６からなるＭＩＭキャパシタ５４により形成されている。上部電極６６は、例えば銅等の配線６８によりパッド５６に接続されている。図１５（ａ）を参照に、これらインダクタ、キャパシタはパッド５６に接続され、半田または金等のバンプ５８に接続される。
【００４０】
図１６は図１１の共振回路４１、４２を２つ設けた場合の集積受動素子チップ６０ａの平面図である。共振回路４１としてスパイラルインダクタ５２からなる第１インダクタＬ１とＭＩＭキャパシタ５４からなる第１キャパシタＣ１とが並列に接続され、共振回路４２としてスパイラルインダクタ５２からなる第１インダクタＬ２とＭＩＭキャパシタ５４からなる第１キャパシタＣ２とが並列に接続されている。その他の構成は図１５（ａ）と同じであり説明を省略する。
【００４１】
図１７は共振回路４０の第１インダクタＬ１と整合回路３０の第２インダクタＬＬ２とを同じスパイラルインダクタ５２ｂの一部を用い構成している。その他の構成は図１５と同じであり説明を省略する。これにより、個別にインダクタを設ける必要がなく、チップサイズを縮小することができる
【００４２】
図１８（ａ）は、第１フィルタ１０を構成する第１フィルタチップ１１の平面図（下部電極８２は圧電膜８４を透過して図示している）、図１８（ｂ）は図１８（ａ）のＡ−Ａ断面図である。共振器はＢＡＷであるＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）を用いている。例えばシリコンからなる基板８０上に、例えばルテニウム（Ｒｕ）からなる下部電極８２、例えば窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）等からなる圧電膜８４、Ｒｕからなる上部電極８６が形成されている。圧電膜８４を挟み上部電極８６と下部電極８２とが対向する領域９０が共振部である。領域９０下の基板８０には空隙８８が形成されている。直列共振器Ｓ１１からＳ１３および並列共振器Ｐ１１およびＰ１２が形成されている。上部電極８６、下部電極８２で形成されるパッドにはバンプ５８が形成されている。
【００４３】
図１９（ａ）および図１９（ｂ）は第２フィルタ２０を構成する第２フィルタチップ２１の平面図、図１９（ａ）のＢ−Ｂ断面図である。第１フィルタチップ１１と同様に、直列共振器Ｓ２１からＳ２４および並列共振器Ｐ２１およびＰ２２が形成されている。第１フィルタ１０および第２フィルタ２０の通過周波数は、圧電膜８４の膜厚で決定される。このため、第１フィルタチップ１１と第２フィルタチップ２１とでは圧電膜８４の膜厚が異なる。
【００４４】
図２０（ａ）および図２０（ｂ）は分波器が実装されたパッケージ１００を示す図である。図２０（ａ）はキャップ１１０を外した上視図である。集積受動素子チップ６０、第１フィルタチップ１１および第２フィルタチップ２１は、パッケージ１００のダイアタッチ層１０４の表面にフェースダウン実装されている。図２０（ｂ）を参照に、パッケージ１００は、ベース層１０２、ダイアタッチ層１０４、キャビティ層１０６、キャップ搭載層１０８からなる。各層はセラミックからなる層である。集積受動素子チップ６０、第１フィルタチップ１１および第２フィルタチップ２１は、バンプ５８を用いダイアタッチ層１０４の表面に実装されている。キャップ搭載層１０８上には導電性のキャップ１１０が実装されている。
【００４５】
図２１（ａ）から図２１（ｃ）は、それぞれダイアタッチ層１０４の表面、ベース層１０２の表面、ベース層１０２の裏面を表面から透視した図である。図２１（ａ）を参照に、ダイアタッチ層１０４の表面の集積受動素子チップ６０、第１フィルタチップ１１および第２フィルタチップ２１が実装されるべき領域を点線で示した。ダイアタッチ層１０４の表面には、バンプパッド９４、線路パターン９６、導電性材料料を埋め込んだビア９２等の導電性パターンが形成されている。バンプパッド９４には各チップ６０、１１、２１のバンプが接続される。線路パターン９６はバンプパッド９４やビア９２間を接続するパターンである。さらに、第４インダクタＬＧ１、ＬＧ２としても機能する。ビア９２はダイアタッチ層１０４またはベース層１０２を貫通し導電性材料が埋め込まれており、各層を接続する。
【００４６】
図２１（ｂ）を参照に、ベース層１０２の表面にはビア９２および線路パターン９６が形成されている。図２１（ｃ）を参照に、ベース層１０２の裏面にはアンテナ端子Ａｎｔ、第１端子Ｔ１、第２端子Ｔ２、グランド端子Ｇｎｄとして機能する導電性のフッドパッド９８が形成されている。
【００４７】
実施例２によれば、このような構成により、実施例１に係る分波器をパッケージに実装することができる。図１４のように、共振回路４０の第１インダクタＬ１および第２キャパシタＣ１は同一チップ上に形成されたスパイラルインダクタ５２やＭＩＭキャパシタ５４により構成されている。これにより、例えばパッケージ１００内に共振回路４０を形成するのに対し、他の配線と空間で離間できるため電磁的損失が小さく高Ｑ化することができる。
【００４８】
また、共振回路４０に加え、第２インダクタＬＬ２または第２キャパシタＣＣ２等の整合回路３０を同一チップ上に形成されたスパイラルインダクタ５２やＭＩＭキャパシタ５４等の集中回路定数より構成することもできる。これにより、高Ｑなインダクタおよびキャパシタを用いることができるため整合回路の損失を抑制することができる。
【００４９】
実施例は、第１フィルタ１０および第２フィルタ２０が圧電薄膜共振器を含む例であったが、第１フィルタ１０および第２フィルタ２０の少なくとも一方は弾性表面波共振器または弾性境界波共振器を含む構成とすることもできる。
【００５０】
さらに、第１フィルタ１０の共振器、第２フィルタ２０の共振器および共振回路４０はチップ１１、２１、６０上に形成され、パッケージ１００（実装部）にフェースダウン実装されている。これにより、パッケージ１００にワイヤ用のパッドを設ける必要がなく小型化が可能となる。
【００５１】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５２】
【図１】図１は非線形による高次成分について説明するための図である。
【図２】図２は分波器に妨害波が入力した場合の図である。
【図３】図３は実施例１に係る分波器のブロック図である。
【図４】図４は実施例１に係る分波器の等価回路を示す図である。
【図５】図５（ａ）は直列共振器に並列に第３インダクタを設けた等価回路図、図５（ｂ）はその通過特性を示す図である。
【図６】図６（ａ）は並列共振器とグランド間に第４インダクタを設けた等価回路図、図６（ｂ）はその通過特性を示す図である。
【図７】図７は比較例に係る分波器の等価回路を示す図である。
【図８】図８（ａ）は実施例１および比較例の第１フィルタの通過特性であり、図８（ｂ）は通過帯域の拡大図である。
【図９】図９（ａ）は実施例１および比較例の第２フィルタの通過特性であり、図９（ｂ）は通過帯域の拡大図である。
【図１０】図１０（ａ）は妨害波の周波数がｆ２±ｆ１のときの妨害波の強度と相互変調レベルを示す図、図１０（ｂ）は妨害波の周波数が２ｆ１±ｆ２のときの妨害波の強度と相互変調レベルを示す図である。
【図１１】図１１は共振回路を２つ設けた場合の分波器の例である。
【図１２】図１２（ａ）から図１２（ｇ）は共振回路の別の例を示す図である。
【図１３】図１３は第２インダクタの機能を説明するための図である。
【図１４】図１４は整合回路に第２キャパシタを設けた場合の図である。
【図１５】図１５（ａ）は集積受動素子チップの平面図であり、図１５（ｂ）はＭＩＭキャパシタの断面模式図である。
【図１６】図１６は図１１の分波器の集積受動素子チップの平面図である。
【図１７】図１７は集積受動素子チップの別の例の平面図である。
【図１８】図１８（ａ）は第１フィルタチップの平面図、図１８（ｂ）は図１８（ａ）のＡ−Ａ断面図である。
【図１９】図１９（ａ）は第２フィルタチップの平面図、図１９（ｂ）は図１９（ａ）のＢ−Ｂ断面図である。
【図２０】図２０（ａ）は実施例２の上視図、図２０（ｂ）は図２０（ａ）のＣ−Ｃ断面図である。
【図２１】図２１（ａ）から図２１（ｃ）はパッケージの各層を示す図である。
【符号の説明】
【００５３】
１０            第１フィルタ
１１            第１フィルタチップ
２０            第２フィルタ
２１            第２フィルタチップ
３０            整合回路
４０            共振回路
６０            集積受動素子チップ
Ｌ１            第１インダクタ
Ｃ１            第１キャパシタ
ＬＬ２          第２インダクタ
ＣＣ２          第２キャパシタ
ＬＴ１、ＬＴ２  第３インダクタ
ＬＧ１、ＬＧ２  第４インダクタ
Ａｎｔ          アンテナ端子
【図１】
2007336479.tif 000003
【図２】
2007336479.tif 000004
【図３】
2007336479.tif 000005
【図４】
2007336479.tif 000006
【図５】
2007336479.tif 000007
【図６】
2007336479.tif 000008
【図７】
2007336479.tif 000009
【図８】
2007336479.tif 000010
【図９】
2007336479.tif 000011
【図１０】
2007336479.tif 000012
【図１１】
2007336479.tif 000013
【図１２】
2007336479.tif 000014
【図１３】
2007336479.tif 000015
【図１４】
2007336479.tif 000016
【図１５】
2007336479.tif 000017
【図１６】
2007336479.tif 000018
【図１７】
2007336479.tif 000019
【図１８】
2007336479.tif 000020
【図１９】
2007336479.tif 000021
【図２０】
2007336479.tif 000022
【図２１】
2007336479.tif 000023
【手続補正書】
【提出日】平成19年6月21日(2007.6.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
ここで、３次の項まで考慮すると
ｙ＝Ａ０＋{Ｂ１ｃｏｓ（２πｆ１・ｔ）＋Ｂ２ｃｏｓ（２πｆ２・ｔ）}
＋{Ｃ１ｃｏｓ（２π２ｆ１・ｔ）＋Ｃ２ｃｏｓ（２π２ｆ２・ｔ）}
＋{Ｄ１ｃｏｓ（２π３ｆ１・ｔ）＋Ｄ２ｃｏｓ（２π３ｆ２・ｔ）}
＋{Ｅ１ｃｏｓ（２π（ｆ１−ｆ２）・ｔ）＋Ｅ２ｃｏｓ（２π（ｆ１＋ｆ２）・ｔ）}
＋{Ｆ１ｃｏｓ（２π（２ｆ１−ｆ２）・ｔ）＋Ｆ２ｃｏｓ（２π（２ｆ１＋ｆ２）・ｔ）}
＋{Ｇ１ｃｏｓ（２π（ｆ１−２ｆ２）・ｔ）＋Ｇ２ｃｏｓ（２π（ｆ１＋２ｆ２）・ｔ）}    （数式２）
となる。ここで、
Ａ０＝（ｂ／２）Ａ１２＋（ｂ／２）Ａ２２
Ｂ１＝ａＡ１＋（３／４）ｃＡ１３＋（２／３）ｃＡ１Ａ２２
Ｂ２＝ａＡ２＋（３／４）ｃＡ２３＋（２／３）ｃＡ２Ａ１２
Ｃ１＝（ｂ／２）Ａ１２、Ｃ２＝（ｂ／２）Ａ２２、
Ｄ１＝（ｃ／４）Ａ１３、Ｄ２＝（ｃ／４）Ａ２３
Ｅ１＝Ｅ２＝ｂＡ１Ａ２、Ｆ１＝Ｆ２＝（３／２）ｃＡ１２Ａ２、Ｇ１＝Ｇ２＝（３／２）ｃＡ１Ａ２２
である。以上より、図１の場合、数式２より。非線形の高次成分として、２ｆ１、２ｆ２、３ｆ１、３ｆ２、ｆ２−ｆ１、ｆ１＋ｆ２、２ｆ１−ｆ２、２ｆ１＋ｆ２、ｆ１−２ｆ２、ｆ１＋２ｆ２という周波数成分が生じる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
第１フィルタ１０および第２フィルタ２０はラダー型フィルタには限られない、その他のフィルタであってもよい。しかし、第１フィルタ１０および第２フィルタ２０の少なくとも一方をラダー型フィルタとし、ラダー型フィルタの直列共振器には並列に第３インダクタを設けることもできる。また、第１フィルタ１０および第２フィルタ２０の少なくとも一方をラダー型フィルタとし、ラダー型フィルタの並列共振器とグランドとに直列に第４インダクタを設けることもできる。これらにより、図５（ｂ）、図６（ｂ）のように、相手帯域の抑圧特性を改善することができる。しかしながら、第３インダクタＬＴまたは第４インダクタＬＧを設けることにより、広帯域での減衰量は悪化してしまう。よって、妨害波に起因した非線形応答が悪化する。そこで、共振回路４０を設けることにより相手帯域の抑圧を改善しかつ非線形応答を向上させることができる。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2007336479.tif 000024