(57)【要約】【課題】  画質に悪影響を及ぼすことなく、処理にロスを与えることを防止する。【解決手段】  複数の画像処理モジュール２８がパイプライン構造に配設されている場合に、２つの画像処理モジュール２８の間に共有メモリモジュール３６を配設した。共有メモリモジュール３６は、共有バッファ３８を備え、独占排他的に前段の画像処理モジュール２８（Ａ１）又は後段の画像処理モジュール２８（Ａ２）とアクセス可能であり、共有バッファ３８への画像データの書き込みと、共有バッファ３８からの画像データの読み出しとの時期が重なることがなく、かつロスなくアクセスが可能となる。この結果、処理速度の異なる複数の画像処理モジュール２８がパイプライン構造となっていても、それぞれの画像処理モジュールの画像データの書き込み／読み出しのための待ち時間を必要最小限にすることができ、全体として処理速度を高めることができる。【選択図】    図２
2007058798.tif 000002
【特許請求の範囲】
【請求項１】
複数の画像処理モジュールを少なくともシリアルに組み込み、所望の処理を段階的に実行し、目的の画像処理を実現するためのパイプライン処理型の画像処理装置であって、
隣接する２つの画像処理モジュールの間に接続され、前記２つの画像処理モジュールのそれぞれとアクセス可能であり、画像データの一部を一次的に格納する中間バッファと、
前記中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みが完了している状態、或いは下流側の画像処理モジュールへ画像データが読み出された状態の何れかを判定する判定手段と、
前記２つの画像処理モジュールの双方に対して、前記判定手段の判定結果の問い合わせ、並びに前記中間バッファへの独占排他アクセス権の可否を制御する制御手段と、
を有する画像処理装置。
【請求項２】
複数の画像処理モジュールを少なくともシリアルに組み込み、所望の処理を段階的に実行し、目的の画像処理を実現するためのパイプライン処理型の画像処理方法であって、
隣接する２つの画像処理モジュールの間に中間バッファを設け、
この中間バッファに対して、当該中間バッファよりも上流側となる画像処理モジュールからの画像データの書き込み、前記中間バッファよりも下流側となる画像処理モジュールへの画像データの読み出しを実行するに際して、
前記中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みが完了している状態、或いは下流側の画像処理モジュールへの画像データの読み出しが完了している状態の何れかを判定しておき、
前記２つの画像処理モジュールの双方からの問い合わせに対して前記判定結果を報知し、
判定結果がアクセス可と報知された画像処理モジュールに対して、前記中間バッファへの独占排他アクセス権を付与することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画像処理モジュールを少なくともシリアルに組み込み、所望の処理を段階的に実行し、目的の画像処理を実現するためのパイプライン処理型の画像処理装置及び画像処理方法に関するものである。
【背景技術】
【０００２】
従来、複数の画像処理モジュール（タスク）を任意に組み合わせて、所望の複雑な処理を、前記組み合わせ順序のとおりに処理していく場合、パイプライン画像処理が考えられる（特許文献１参照）。
【０００３】
特許文献１には、パイプラインとして、第１のタスク手段、中間タスク手段、最後のタスク手段が記載されており、第１のタスク手段がデータソース手段からデータソースを受け取り、中間タスク手段、最後のタスク手段の順に処理していき、最後のタスク手段からホストアプリケーション手段へ送出され、所定のデータ処理が実行される構成となっている。
【０００４】
ここで、特許文献１に記載の複数段のタスク手段において、中間タスク手段は、第１のタスク手段と最後のタスク手段の間にあり、かつ第１のタスク手段と最後のタスク手段と同等の機能を有するものと解釈できる。すなわち、画像処理モジュールが複数段に亘り配列されている構成である。
【特許文献１】特開平７−１０５０２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている従来のパイプラインでは、相対的に上流側（第ｎ段）から下流側（第ｎ＋１段）へデータを送出する場合、その下流側（第ｎ＋１段）が相対的にさらに下流側（第ｎ＋２段）へデータを送出し終えている必要があり、このデータの受け渡し処理に時間差があると大きなロスとなる。
【０００６】
言い換えれば、各画像処理モジュールは、自モジュールによる画像処理と、次段モジュールによる自モジュールからの画像処理済データの読み出しとの並列動作ができず、ＣＰＵリソースが多くなったときに、高速化に限度があった。
【０００７】
これを解消するために画像処理モジュールを処理速度の遅い順に並べればよいが、特に、画像データの処理の場合、処理順序が画質に多大な影響を及ぼし、最適な画質を得るための順序と、処理速度順序とが、一致しない場合がある。
【０００８】
さらに、処理速度の遅い画像処理モジュールとその前後の画像処理モジュールとのデータ受け渡しでの待ち合わせとデータ送受信による処理のロスもある。
【０００９】
本発明は上記事実を考慮し、画質に悪影響を及ぼすことなく、処理にロスを与えることを防止することができる画像処理装置を得ることが目的である。
【課題を解決するための手段】
【００１０】
第１の発明は、複数の画像処理モジュールを少なくともシリアルに組み込み、所望の処理を段階的に実行し、目的の画像処理を実現するためのパイプライン処理型の画像処理装置であって、隣接する２つの画像処理モジュールの間に接続され、前記２つの画像処理モジュールのそれぞれとアクセス可能であり、画像データの一部を一次的に格納する中間バッファと、前記中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みの一部若しくは全てが完了している状態、或いは下流側の画像処理モジュールへ画像データの一部若しくは全てが読み出された状態の何れかを判定する判定手段と、前記２つの画像処理モジュールの双方に対して、前記判定手段の判定結果の問い合わせ、並びに前記中間バッファへの独占排他アクセス権の可否を制御する制御手段と、を有している。
【００１１】
第１の発明によれば、中間バッファをシリアル接続される２つの画像処理モジュールの間に接続し、それぞれの画像処理モジュールからアクセス可能としておく。
【００１２】
判定手段では、中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みが完了している状態、或いは下流側の画像処理モジュールへ画像データが読み出された状態の何れかを判定する。
【００１３】
制御手段では、２つの画像処理モジュールの双方に対して、前記判定手段の判定結果の問い合わせ、並びに前記中間バッファへの独占排他アクセス権の可否を制御する。
【００１４】
すなわち、一方の画像処理モジュールが判定結果を問い合わせ、アクセス可となると、中間バッファに対して独占排他的にアクセスすることができる。
【００１５】
逆に言えば、アクセス不可の場合（ここでは、他方の画像処理モジュール）には、中間バッファへのアクセス権がないため、前記一方の画像処理モジュールと中間バッファとのアクセス（書き込み或いは読み出し）に支障をきたすことがない。
【００１６】
以上により、前段側の画像処理モジュールは、中間バッファへデータを書き込んでしまえば、後段側の画像処理モジュールの処理状態に関係なく、次のデータの取込みが可能となり、処理待ちによる処理速度の低下を招くことがない。
【００１７】
第２の発明は、複数の画像処理モジュールを少なくともシリアルに組み込み、所望の処理を段階的に実行し、目的の画像処理を実現するためのパイプライン処理型の画像処理方法であって、隣接する２つの画像処理モジュールの間に中間バッファを設け、この中間バッファに対して、当該中間バッファよりも上流側となる画像処理モジュールからの画像データの書き込み、前記中間バッファよりも下流側となる画像処理モジュールへの画像データの読み出しを実行するに際して、前記中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みが完了している状態、或いは下流側の画像処理モジュールへの画像データの読み出しが完了している状態の何れかを判定しておき、前記２つの画像処理モジュールの双方からの問い合わせに対して前記判定結果を報知し、判定結果がアクセス可と報知された画像処理モジュールに対して、前記中間バッファへの独占排他アクセス権を付与することを特徴としている。
【００１８】
第２の発明によれば、中間バッファをシリアル接続される２つの画像処理モジュールの間に接続し、それぞれの画像処理モジュールからアクセス可能としておく。
【００１９】
ここで、中間バッファの状態として、上流側の画像処理モジュールからの画像データの書き込みが完了している状態、或いは下流側の画像処理モジュールへ画像データが読み出された状態の何れかを判定する。
【００２０】
２つの画像処理モジュールから問い合わせがあると前記判定結果を報知する。その報知の結果に基づいて、何れか一方の画像処理モジュールに対して中間バッファへの独占排他アクセス権を付与する。
【００２１】
すなわち、一方の画像処理モジュールが判定結果を問い合わせ、アクセス可となると、中間バッファに対して独占排他的にアクセスすることができる。
【００２２】
逆に言えば、アクセス不可の場合（ここでは、他方の画像処理モジュール）には、中間バッファへのアクセス権がないため、前記一方の画像処理モジュールと中間バッファとのアクセス（書き込み或いは読み出し）に支障をきたすことがない。
【００２３】
以上により、前段側の画像処理モジュールは、中間バッファへデータを書き込んでしまえば、後段側の画像処理モジュールの処理状態に関係なく、次のデータの取込みが可能となり、処理待ちによる処理速度の低下を招くことがない。
【発明の効果】
【００２４】
以上説明した如く本発明では、画質に悪影響を及ぼすことなく、処理にロスを与えることを防止することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００２５】
図１には、本実施の形態に係る画像処理装置における画像形成のための制御系のブロック図が示されている。
【００２６】
画像形成装置としては、像担持体（例えば、感光体ドラム）に表面に対して近接される帯電部材へ、所定の電圧を印加することで、前記像担持体の表示を一様に帯電し、前記一様に帯電された像担持体へ画像データに応じて光ビーム（例えば、半導体レーザからのレーザビーム）を照射することで静電潜像を形成した後、トナーを供給することで現像すると共に、記録媒体へ直接、或いは中間転写体を介してトナー画像を転写し、当該転写したトナー画像を定着することで画像を形成する画像形成エンジンを有するものが適用可能である。
【００２７】
メイン電源管理部１０には、図示しない商用電源が接続されており、ＬＶＰＳ（低電圧電源）及びＨＶＰＳ（高電圧電源）を生成し、電源供給ラインを介して各部へ電源を供給する。
【００２８】
メインコントローラ１２には、ユーザインターフェイス１４が接続され、ユーザの操作によって画像形成等に関する指示がなされると共に、画像形成時等の情報をユーザへ報知するようになっている。
【００２９】
また、このメインコントローラ１２には、図示しない外部ホストコンピュータとのネットワークラインが接続されており、画像データが入力されるようになっている。
【００３０】
画像データが入力されると、メインコントローラ１２では、例えば、画像データに含まれるプリント指示情報と、イメージデータとを解析し、エンジン部１２に適合する形式（例えば、ビットマップデータ）に変換し、ＭＣＵの一部を構成する画像形成処理制御部１６へ画像データを送出する。
【００３１】
画像形成処理制御部１６では、入力されたイメージデータに基づいて、画像形成処理制御部１６と共に、それぞれＭＣＵを構成する光走査系コントロール部１８、駆動系コントロール部２０、帯電器コントロール部２２、現像装置コントロール部２４、定着部コントロール部２６のそれぞれを同期制御し、画像形成を実行する。
【００３２】
ここで、前記メインコンローラ１２で実行される複数種の画像処理は、当該画像処理種毎に画像処理モジュール２８（図２参照）として組み込まれている。
【００３３】
本実施の形態では、この画像処理モジュール２８は、パイプライン構造となっており、前記入力される画像データに基づいてシリアルに（順次）処理されていくようになっている。
【００３４】
図２は、前記パイプライン構造の画像処理モジュール２８の接続状態を示している。図２では、２つの画像処理モジュール２８（Ａ１）、画像処理モジュール２８（Ａ２）が示されているが、特にこの数は限定されるものではなく、ここでは、説明上必要な、最小限数の画像処理モジュール２８を記載している。
【００３５】
画像処理モジュール２８（Ａ１）は、画像処理パイプラインの最前段に配設されており、入力バッファ３０を備える。この入力バッファ３０に、前記画像データが入力されるようになっている。
【００３６】
画像処理モジュール２８（Ａ１）では、前記入力バッファ３０の他に出力バッファ３２を備えており、入力バッファ３０に格納した画像データ（例えば、１ライン分の画像データ）を制御部３４により所定の処理を施し、処理後の画像データを出力バッファ３２へ書き込むようになっている。
【００３７】
ここで、従来では、出力バッファ３２に格納した画像データを、直接次段の画像処理モジュール（ここでは、画像処理モジュール２８（Ａ１）に対する画像処理モジュール２８（Ａ２）に相当する。）の入力バッファ３０へ送出するようにしていた。しかし、この画像データの送出の際、前記次段の画像処理モジュールが、さらに次段の画像処理モジュールや図１に示す画像形成処理制御部２０６へ画像データを送出しているときは、画像処理モジュール２８（Ａ１）から画像処理モジュール２８への画像データの送出は待ち状態となる。
【００３８】
これに対して本実施の形態では、前記待ち状態等の時間ロスを解消するべく、２つの画像処理モジュール２８の間、すなわち、図２では、画像処理モジュール２８（Ａ１）と画像処理モジュール２８（Ａ２）との間に共有メモリモジュール３６を配設した。なお、共有メモリモジュール３６は、画像処理モジュール２８（Ａ（ｎ））と画像処理モジュール２８（Ａ（ｎ＋１））の間に介在されており（ｎは正の整数）、それぞれ同一構成であるため、以下では、画像処理モジュール２８（Ａ１）と画像処理モジュール２８（Ａ２）との間の共有メモリモジュール３６（Ａ１２）について説明する。
【００３９】
共有メモリモジュール３６は、共有バッファ３８を備えている。この共有バッファ３８の記憶容量は、本実施の形態では、画像データの１ライン分が格納可能な記憶容量としているが、Ｎライン分あってもよい。
【００４０】
共有バッファ３８は、前段の画像処理モジュール２８（Ａ１）の出力バッファ３２と、後段の画像処理モジュール２８（Ａ２）の入力バッファ３０と接続されている。
【００４１】
このため、共有メモリモジュール３６には、前段の画像処理モジュール２８（Ａ１）から１ライン分の画像データを書き込むことが可能であると共に、後段の画像処理モジュール２８（Ａ２）への１ライン分の画像データを読み出すことが可能である。
【００４２】
また、共有メモリモジュール３６には、共有バッファ状態フラグ設定部４０が設けられている。この共有バッファ状態フラグ設定部４０では、フラグが、前段の画像処理モジュール２８（Ａ１）からの１ライン分の画像データの書き込み完了しているときリセット（０）、後段の画像処理モジュール２８（Ａ２）への１ライン分の画像データの読み出しが完了しているときにセット（１）される。このフラグのセット／リセットは、独占的に共有メモリモジュール３６を利用して書き込み又は読み出しを行っている画像処理モジュール２８（Ａ１）又は画像処理モジュール２８（Ａ２）によって実行される。なお、フラグのセット／リセットは条件を逆にしてもよい。
【００４３】
さらに、共有メモリモジュール３６には、独占排他制御部４２が設けられている。この独占排他制御部４２は、共有バッファ３８と共有バッファ状態フラグ設定部４０へのアクセス状態を常に監視している。
【００４４】
また、この独占排他制御部４２は、前段の画像処理モジュール２８（Ａ１）の制御部３４、並びに後段の画像処理モジュール２８（Ａ２）の制御部３４とそれぞれ接続されており、それぞれの制御部３４からの問い合わせに対して、アクセスの可否を返信する役目を有している。
【００４５】
それぞれの制御部３４では、アクセス可の返信を受けた時点で、前記共有バッファ状態フラグ設定部４０で設定されているフラグの状態を確認し、アクセスを実行する。
【００４６】
すなわち、前段の画像処理モジュール２８（Ａ１)では、フラグがセット（１）されているときに共有バッファ３８への書き込みが可能であると判断し、実行する。
【００４７】
一方、後段の画像処理モジュール２８（Ａ２）では、フラグがリセット（０）されているときに共有バッファ３８からの読み出しが可能であると判断し、実行する。
【００４８】
なお、基本的には、前記共有バッファ状態フラグ設定部４０で設定されているフラグの状態のみでアクセスの可否が決まるが、独占排他制御部４２において一括管理することで、画像データの送受信の円滑化を図っている。例えば、共有バッファ３８が２ライン以上の記憶容量を持っている場合には、１ライン毎に交互にアクセス可能とするための所謂交通整理が必要となる。
【００４９】
以下に本実施の形態の作用を図３乃至図５のフローチャートに従い説明する。
【００５０】
画像処理モジュール２８は、共有メモリモジュール３６の前段からアクセスするときと、後段からアクセスするときと、の２つのシチュエーションが考えられる。実際には、画像処理モジュール２８は同一の構成で同一の制御が実行されている。
【００５１】
すなわち、ステップ１００では、共有バッファへの書き込み時期か否かが判断され、否定判定されると、ステップ１０２へ移行して、共有バッファから書き込みが可能な時期か否かが判断される（複数ラインのバッファ構成であるときを考慮し、１ライン分でも書き込みが可能な状態であるかをチェックする）。ステップ１０２で否定判定された場合には、このルーチンは終了する。
【００５２】
一方、ステップ１００で肯定判定されると、ステップ１０４へ移行して書き込み制御サブルーチンを実行し、ステップ１０２で肯定判定されると、ステップ１０６へ移行して読み出し制御サブルーチンを実行する。
【００５３】
まず、図３のステップ１０４における書き込み制御サブルーチンを図４に従い説明する。
【００５４】
すなわち、共有メモリモジュール３６よりも前段にあるときの画像処理モジュール２８の制御である。
【００５５】
画像処理モジュール２８（Ａ１）は、制御部３４の制御によって入力バッファ３０に格納された全ての画像データの画像処理を終了すると出力バッファ３２へ格納した時点で、図３のステップ１００で肯定判定される。
【００５６】
図４に示される如く、まず、ステップ１０８では、共有メモリモジュール３６（Ａ１２）の独占排他制御部４２へアクセスの可否の問い合わせを実行する。
【００５７】
画像処理モジュール２８（Ａ１）からの問い合わせに対し、共有メモリモジュール３６（Ａ１２）の独占排他制御部４２は、共有バッファ３８の状態を認識し、可否の通知を返信する。
【００５８】
ここで、画像処理モジュール２８（Ａ１）がアクセス可の通知を受けると（ステップ１１０の肯定判定）、画像処理モジュール２８（Ａ１）は、共有バッファ状態フラグ設定部４０へのアクセスを実行し、フラグの状態を確認する（ステップ１１２）。
【００５９】
このフラグがリセット（０）されている場合は（ステップ１１４の否定判定）、画像処理モジュール２８（Ａ１）は書き込みができない状態であるため、独占排他制御部４２へアクセス終了を通知する（ステップ１１６）。
【００６０】
上記のアクセス可否の問い合わせからアクセス終了までの処理を繰り返し実行している内に、前記フラグがセット（１）されると（ステップ１１４の肯定判定）、共有バッファ３８への書き込みが可能となり、制御部３４の制御により、出力バッファ３２に格納されている画像データを、共有メモリモジュール３６の共有バッファ３８へ書き込む（ステップ１１８）。
【００６１】
書き込みが終了すると、画像処理モジュール２８（Ａ１）では、フラグをリセット（０）することを通知し（ステップ１２０）、次いで、独占排他制御部４２に対してアクセス終了を通知する（ステップ１２２）。
【００６２】
以上により、画像処理モジュール２８（Ａ１）では、書き込み不可の場合には、共有メモリモジュール３６の共有バッファ３８へのアクセスが不可となり（排他状態）、書き込み可能となると、共有メモリモジュール３６の共有バッファ３８へのアクセスが可能となる（独占状態）。
【００６３】
次に、図３のステップ１０６における読み出し制御サブルーチンを図５に従い説明する。
【００６４】
すなわち、共有メモリモジュール３６よりも後段にあるときの画像処理モジュール２８の制御である。
【００６５】
ステップ１２４では、画像処理モジュール２８（Ａ２）は、処理すべき画像データがすでに共有バッファ３８に格納されているか否かを調べるため、共有メモリモジュール３６の独占排他制御部４２にアクセスの可否の問い合わせを行う。
【００６６】
画像処理モジュール２８（Ａ２）からの問い合わせに対し、共有メモリモジュール３６（Ａ１２）の独占排他制御部４２は、共有バッファ３８の状態を認識し、可否の通知を返信する。
【００６７】
ここで、画像処理モジュール２８（Ａ２）がアクセス可の通知を受けると（ステップ１２６の肯定判定）、画像処理モジュール２８（Ａ２）は、共有バッファ状態フラグ設定部４０へのアクセスを実行し、フラグの状態を確認する（ステップ１２８）。
【００６８】
このフラグがリセット（１）されている場合は（ステップ１３０の否定判定）、画像処理モジュール２８（Ａ２）は読み出しができない状態であるため、独占排他制御部４２へアクセス終了を通知する（ステップ１３２）。
【００６９】
上記のアクセス可否の問い合わせからアクセス終了までの処理を繰り返し実行している内に、前記フラグがリセット（０）されると（ステップ１３０の肯定判定）、共有バッファ３８からの読み出しが可能となり、制御部３４の制御により、共有バッファ３８に格納されている画像データを、画像処理モジュール２８（Ａ２）の入力バッファ３０へ読み出す（ステップ１３４）。
【００７０】
読み出しが終了すると、画像処理モジュール２８（Ａ２）では、フラグをセット（１）することを通知し（ステップ１３６）、次いで、独占排他制御部４２に対してアクセス終了を通知する（ステップ１３８）
以上により、画像処理モジュール２８（Ａ２）では、読み出し不可の場合には、共有メモリモジュール３６の共有バッファ３８へのアクセスが不可となり（排他状態）、読み出し可能となると、共有メモリモジュール３６の共有バッファ３８へのアクセスが可能となる（独占状態）。
【００７１】
なお、最前段の画像処理モジュール２８（Ａ１）においては、全ての画像データの処理（書き込み）が終了すると、独占排他制御部４２に対してアクセス可能か否かの問い合わせを実行し、アクセス可の通知を受けると、画像データ書き込み完了の通知を実行する。
【００７２】
以上説明したように本実施の形態では、複数の画像処理モジュール２８がパイプライン構造に配設されている場合に、２つの画像処理モジュール２８の間に共有メモリモジュール３６を配設した。共有メモリモジュール３６は、共有バッファ３８を備え、独占排他的に前段の画像処理モジュール２８（Ａ１）又は後段の画像処理モジュール２８（Ａ２）とアクセス可能であり、共有バッファ３８への画像データの書き込みと、共有バッファ３８からの画像データの読み出しとの時期が重なることがなく、かつロスなくアクセスが可能となる。この結果、処理速度の異なる複数の画像処理モジュール２８がパイプライン構造となっていても、それぞれの画像処理モジュールの画像データの書き込み／読み出しのための待ち時間を必要最小限にすることができ、全体として処理速度を高めることができる。
【００７３】
なお、本実施の形態では、共有メモリモジュール３６を全ての画像処理モジュール２８の間に介在させることを前提として説明したが、それぞれの画像処理モジュール２８の特性（処理速度等）に基づいて、共有メモリモジュール３６の必要性を判断し、適宜介在させるようにしてもよい。
【００７４】
また、本実施の形態では、共有メモリモジュール３６の共有バッファ３８を１ライン分の記憶容量としたが、２ライン以上の記憶容量を持たせ、書き込みラインと読み出しラインとを交互に切り替え、同時に処理するようにしてもよい。さらに、１ライン毎に区切ることも必須ではなく、複数ライン毎、或いは１ラインよりも小さい１パケット毎で処理を行ってもよい。
【図面の簡単な説明】
【００７５】
【図１】本実施の形態に係る画像処理装置における画像形成のための制御系のブロック図である。
【図２】本実施の形態に係るパイプライン構造の画像処理部（メインコントローラ内）の構成を示す制御ブロック図である。
【図３】本実施の形態に係る画像処理モジュール読み書き制御メインルーチンを示すフローチャートである。
【図４】図３のステップ１０４の書き込み処理制御サブルーチンを示すフローチャートである。
【図５】図３のステップ１０６の読み出し処理制御サブルーチンを示すフローチャートである。
【符号の説明】
【００７６】
１０    メイン電源管理部
１２    メインコントローラ
１４    ユーザインターフェイス
１６    画像形成処理制御部
１８    光走査系コントロール部
２０    駆動系コントロール部
２２    帯電器コントロール部
２４    現像装置コントロール部
２６    定着部コントロール部
２８    画像処理モジュール
３０    入力バッファ
３２    出力バッファ
３４    制御部
３６    共有メモリモジュール
３８    共有バッファ（中間バッファ）
４０    共有バッファ状態フラグ設定部（判定手段）
４２    独占排他制御部（制御手段）
【図１】
2007058798.tif 000003
【図２】
2007058798.tif 000004
【図３】
2007058798.tif 000005
【図４】
2007058798.tif 000006
【図５】
2007058798.tif 000007