(57)【要約】【課題】  絶縁膜に囲まれた領域でも不純物をゲッタリングし、ＳＯＩ領域の結晶欠陥を少なくし、また、パワーデバイスの搭載を容易にする。【解決手段】  部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板において、基板１と基板１の上に部分的に形成された絶縁膜２との上に形成されたエピタキシャル層３と、絶縁膜２の上にエピタキシャル層３の一部を含んで形成され、エピタキシャル層３と同導電型でエピタキシャル層３よりも不純物濃度が高い低抵抗領域４と、低抵抗領域４内部に形成されたゲッタリング領域５と、を有するＳＯＩ領域を形成する。また、エピタキシャル層３を貫通して絶縁膜２に達する素子分離層６によってＳＯＩ領域と分離されたバルク領域を形成する。【選択図】  図１
2007019170.tif 000002
【特許請求の範囲】
【請求項１】
部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板において、
基板と前記基板の上に部分的に形成された絶縁膜との上に形成されたエピタキシャル層と、
前記絶縁膜の上に前記エピタキシャル層の一部を含んで形成され、前記エピタキシャル層と同導電型で前記エピタキシャル層よりも不純物濃度が高い低抵抗領域と、
前記低抵抗領域内部に形成されたゲッタリング領域と、を有するＳＯＩ領域と、
前記エピタキシャル層を貫通して前記絶縁膜に達する素子分離層によって前記ＳＯＩ領域と分離されたバルク領域と、
を有することを特徴とする部分ＳＯＩ基板。
【請求項２】
前記ゲッタリング領域内部に形成されたエピタキシャル領域を、さらに有することを特徴とする請求項１記載の部分ＳＯＩ基板。
【請求項３】
前記エピタキシャル層は、前記基板と前記基板の上に部分的に形成された前記絶縁膜との上に、絶縁物もしくはエピタキシャル領域を介して形成されることを特徴とする請求項２記載の部分ＳＯＩ基板。
【請求項４】
前記低抵抗領域は、前記エピタキシャル層の一部と前記基板の一部とを含んで形成されることを特徴とする請求項１記載の部分ＳＯＩ基板。
【請求項５】
部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、
基板の上に、絶縁膜を部分的に形成する絶縁膜形成工程と、
前記絶縁膜が形成されていない前記基板の上に、一の結晶領域と他の結晶領域とをエピタキシャル成長させる結晶領域形成工程と、
前記一の結晶領域の上に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜の上に、窒化膜を形成する窒化膜形成工程と、
前記基板に、シリコン非晶質膜もしくはシリコンゲルマニウム非晶質膜を堆積する非晶質膜堆積工程と、
前記窒化膜の上の前記シリコン非晶質膜もしくは前記シリコンゲルマニウム非晶質膜を除去する非晶質膜除去工程と、
前記窒化膜と前記酸化膜とをマスクとし、前記非晶質膜堆積工程によって堆積した前記シリコン非晶質膜もしくは前記シリコンゲルマニウム非晶質膜に、砒素イオンもしくは砒素イオンとシリコンイオンとを、イオン注入するイオン注入工程と、
前記イオン注入工程によってイオン注入された領域を固相成長させる固相成長工程と、
前記窒化膜と前記酸化膜とを除去する除去工程と、
前記基板に、エピタキシャル層を形成するエピタキシャル成長工程と、
前記エピタキシャル層を貫通して前記絶縁膜に達する素子分離層を形成する素子分離工程と、
を有することを特徴とする部分ＳＯＩ基板の製造方法。
【請求項６】
部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、
基板の上に、絶縁物を部分的に形成する絶縁物形成工程と、
前記基板の上に、絶縁膜を部分的に形成する絶縁膜形成工程と、
前記基板に、第１のエピタキシャル層と第２のエピタキシャル層とを形成する第１のエピタキシャル成長工程と、
前記第１のエピタキシャル層と前記第２のエピタキシャル層とを、前記絶縁物が露出するように研磨する研磨工程と、
前記第１のエピタキシャル層の少なくとも一部の上にマスクを形成するマスク形成工程と、
前記基板に、砒素イオンをイオン注入するイオン注入工程と、
前記イオン注入工程によってイオン注入された領域を熱処理する熱処理工程と、
前記基板に、第３のエピタキシャル層を形成する第２のエピタキシャル成長工程と、
前記第３のエピタキシャル層を貫通して前記絶縁膜に達する素子分離層を形成する素子分離工程と、
を有することを特徴とする部分ＳＯＩ基板の製造方法。
【請求項７】
部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、
基板の上の一部に、酸化膜を部分的に形成する酸化膜形成工程と、
前記酸化膜をマスクとし、前記基板に、酸素イオンをイオン注入する酸素イオン注入工程と、
前記酸化膜を除去する酸化膜除去工程と、
前記基板内部に埋込酸化膜を形成する埋込酸化膜形成工程と、
前記酸化膜が除去された領域にマスクを形成するマスク形成工程と、
前記基板に、砒素イオンをイオン注入するイオン注入工程と、
前記イオン注入工程によってイオン注入された領域を熱処理する熱処理工程と、
前記基板に、エピタキシャル層を形成するエピタキシャル成長工程と、
前記エピタキシャル層を貫通して前記埋込酸化膜に達する素子分離層を形成する素子分離工程と、
を有することを特徴とする部分ＳＯＩ基板の製造方法。
【請求項８】
内部に絶縁膜が埋め込まれたＳＯＩ基板において、
基板と前記基板の上に形成された絶縁膜との上に形成されたエピタキシャル層と、
前記絶縁膜の上に前記エピタキシャル層の一部を含んで形成され、前記エピタキシャル層と同導電型で前記エピタキシャル層よりも不純物濃度が高い低抵抗領域と、
前記低抵抗領域内部に形成されたゲッタリング領域と、
を有することを特徴とするＳＯＩ基板。
【請求項９】
前記ゲッタリング領域内部に形成されたエピタキシャル領域を、さらに有することを特徴とする請求項８記載のＳＯＩ基板。
【請求項１０】
前記エピタキシャル層は、前記基板と前記基板の上に形成された前記絶縁膜との上に、絶縁物もしくはエピタキシャル領域を介して形成されることを特徴とする請求項９記載のＳＯＩ基板。
【請求項１１】
前記低抵抗領域は、前記エピタキシャル層の一部と前記基板の一部とを含んで形成されることを特徴とする請求項８記載のＳＯＩ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部分的に形成されたＳＯＩ(Silicon On Insulator)領域を有する部分ＳＯＩ基板、及び、部分ＳＯＩ基板の製造方法と、半導体基板内部に絶縁膜が埋め込まれたＳＯＩ基板とに関する。
【背景技術】
【０００２】
現在、半導体基板内部に絶縁膜が埋め込まれたＳＯＩ基板は、素子分離が容易であって寄生素子が少ないので、様々なＬＳＩ(Large Scale Integration)に使用されている。例えば、ＳＯＩ基板は、高速で動作するＬＳＩ、及び、高耐圧用ＬＳＩで使用されている。また、通常の半導体基板であるバルク基板は、大電流を流すＬＳＩ、高性能のＤＲＡＭ(Dynamic Random Access Memory)、及び、高性能のアナログＬＳＩで使用されている。部分ＳＯＩ基板は、これらのＳＯＩ基板とバルク基板との利点を合わせて有している。具体的には、この部分ＳＯＩ基板は、これらのＳＯＩ基板とバルク基板とを１枚の基板に有することができるので、それぞれの領域に合わせて多種多様な素子を搭載でき、注目されている。
【０００３】
この部分ＳＯＩ基板において、ゲート酸化膜等の信頼性を向上させるため、素子が形成されるＳＯＩ領域の不純物を、絶縁膜に囲まれた領域でもゲッタリングする技術が必要となっている。
【０００４】
例えば、選択エピタキシャル成長と横エピタキシャル成長とにより、ＳＯＩ領域を形成する技術が提案されている（例えば、非特許文献１参照）。
また、ＳＥＧ(Selective Epitaxy Growth)とＳＰＥ(Solid Phase Epitaxy)とにより、ＳｉＯ2酸化膜の上にＳＯＩ領域を形成する技術が提案されている（例えば、非特許文献２、３、４参照）。
【０００５】
なお、ベース用半導体基板と素子形成用半導体基板とを、絶縁膜を介して張り合わせる技術が提案されている（例えば、特許文献１、２参照）。
また、リンイオンをドーピングしたシリコン非晶質膜から、ＳＯＩ領域を形成する技術が提案されている（例えば、特許文献３参照）。
【０００６】
また、Ｎｉを使用してＭＩＬＣ(Metal Induced Lateral Crystallization)により、ＳｉＯ2酸化膜の上にＳＯＩ領域を形成する技術が提案されている（例えば、非特許文献５、６参照）。
【特許文献１】特開平１０−３２２０９号公報
【特許文献２】特開２００２−１３４７２１号公報
【特許文献３】特開平２−２１１６１６号公報
【非特許文献１】R. Zingg, J. Friedrich and G. Neudeck, "Three-Dimensional Stacked MOS Transistors by Localized Silicon Epitaxial Overgrowth", IEEE Tran. Elec. Device, Vol. 37, No. 6, 1990, pp. 1452-1461
【非特許文献２】M. Kumar, H. Liu, J. K. O. Sin, J. Wan, and K. L. Wang, "A 3-D BiCMOS Technology Using Selective Epitaxial Growth (SEG) and Lateral Solid Phase Epitaxy (LSPE)", IEDM Tech. Dig. , pp. 729-732, December 2001
【非特許文献３】V. Subramanian and K. C. Saraswat, "High-Performance Germanium-Seeded Laterally Crystallized TFT's for Vertical Device Integration", IEEE Trans. Elec. Device, Vol. 45, pp. 1934-1939, September 1998
【非特許文献４】J. H. Oh, C. J. Kim and H. Ishiwara, "Enhanced Growth Mechanism in Lateral Solid-Phase Epitaxy of Si Films Simultaneously Doped with P and Ge Atoms", J. Appl. Phys. Vol. 35, 1996, pp. 1605-1610
【非特許文献５】V. W. C. Chan, P. C. H. Chan and M. Chan, "Multiple Layers of CMOS Integrated Circuits Using Recrystallized Silicon Film", IEEE Tran. Elec. Device, Vol. 22, pp. 77-79, February 2001
【非特許文献６】H. Wang, M. Chan, S. Jagar, V. M. C. Poon, M. Qin, Y. Wang and P. K. Ko, "Super Thin-Film Transistor with SOI CMOS Performance Formed by a Novel Grain Enhancement Method", IEEE Tran. Elec. Device, Vol. 47, pp. 1580-1586, August 2000
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、非特許文献１によって開示された技術では、ＳＯＩ領域に多くの結晶欠陥が発生してしまう。
また、非特許文献２、３、４によって開示された技術では、結晶粒径が小さく、パワーデバイスに向いていない。
【０００８】
本発明は、このような点に鑑みてなされたものであり、絶縁膜に囲まれた領域でも不純物をゲッタリングでき、ＳＯＩ領域の結晶欠陥が少なく、また、パワーデバイスの搭載が容易な部分ＳＯＩ基板、部分ＳＯＩ基板の製造方法、及び、ＳＯＩ基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記課題を解決するために、図１に例示するように、部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板において、基板と前記基板の上に部分的に形成された絶縁膜との上に形成されたエピタキシャル層と、前記絶縁膜の上に前記エピタキシャル層の一部を含んで形成され、前記エピタキシャル層と同導電型で前記エピタキシャル層よりも不純物濃度が高い低抵抗領域と、前記低抵抗領域内部に形成されたゲッタリング領域と、を有するＳＯＩ領域と、前記エピタキシャル層を貫通して前記絶縁膜に達する素子分離層によって前記ＳＯＩ領域と分離されたバルク領域と、を有することを特徴とする部分ＳＯＩ基板が提供される。
【００１０】
このような部分ＳＯＩ基板によると、ＳＯＩ領域が完全に絶縁膜に囲まれてもゲッタリング領域を有するので、不純物をゲッタリングできる。また、エピタキシャル層はエピタキシャル成長したので、結晶品質は高くなる。また、低抵抗領域によってデバイスの空乏層はゲッタリング領域に達しないので、パワーデバイスの搭載が容易になる。
【００１１】
また、本発明では、上記課題を解決するために、部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、基板の上に、絶縁膜を部分的に形成する絶縁膜形成工程と、前記絶縁膜が形成されていない前記基板の上に、一の結晶領域と他の結晶領域とをエピタキシャル成長させる結晶領域形成工程と、前記一の結晶領域の上に、酸化膜を形成する酸化膜形成工程と、前記酸化膜の上に、窒化膜を形成する窒化膜形成工程と、前記基板に、シリコン非晶質膜もしくはシリコンゲルマニウム非晶質膜を堆積する非晶質膜堆積工程と、前記窒化膜の上の前記シリコン非晶質膜もしくは前記シリコンゲルマニウム非晶質膜を除去する非晶質膜除去工程と、前記窒化膜と前記酸化膜とをマスクとし、前記非晶質膜堆積工程によって堆積した前記シリコン非晶質膜もしくは前記シリコンゲルマニウム非晶質膜に、砒素イオンもしくは砒素イオンとシリコンイオンとを、イオン注入するイオン注入工程と、前記イオン注入工程によってイオン注入された領域を固相成長させる固相成長工程と、前記窒化膜と前記酸化膜とを除去する除去工程と、前記基板に、エピタキシャル層を形成するエピタキシャル成長工程と、前記エピタキシャル層を貫通して前記絶縁膜に達する素子分離層を形成する素子分離工程と、を有することを特徴とする部分ＳＯＩ基板の製造方法が提供される。
【００１２】
このような部分ＳＯＩ基板の製造方法によると、ＳＯＩ領域が完全に絶縁膜に囲まれてもゲッタリング領域を有するので、不純物をゲッタリングできる。また、エピタキシャル層はエピタキシャル成長したので、結晶品質は高くなる。また、低抵抗領域によってデバイスの空乏層はゲッタリング領域に達しないので、パワーデバイスの搭載が容易になる。
【００１３】
また、本発明では、上記課題を解決するために、部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、基板の上に、絶縁物を部分的に形成する絶縁物形成工程と、前記基板の上に、絶縁膜を部分的に形成する絶縁膜形成工程と、前記基板に、第１のエピタキシャル層と第２のエピタキシャル層とを形成する第１のエピタキシャル成長工程と、前記第１のエピタキシャル層と前記第２のエピタキシャル層とを、前記絶縁物が露出するように研磨する研磨工程と、前記第１のエピタキシャル層の少なくとも一部の上にマスクを形成するマスク形成工程と、前記基板に、砒素イオンをイオン注入するイオン注入工程と、前記イオン注入工程によってイオン注入された領域を熱処理する熱処理工程と、前記基板に、第３のエピタキシャル層を形成する第２のエピタキシャル成長工程と、前記第３のエピタキシャル層を貫通して前記絶縁膜に達する素子分離層を形成する素子分離工程と、を有することを特徴とする部分ＳＯＩ基板の製造方法が提供される。
【００１４】
このような部分ＳＯＩ基板の製造方法によると、ＳＯＩ領域が完全に絶縁膜に囲まれてもゲッタリング領域を有するので、不純物をゲッタリングできる。また、エピタキシャル層はエピタキシャル成長したので、結晶品質は高くなる。また、低抵抗領域によってデバイスの空乏層はゲッタリング領域に達しないので、パワーデバイスの搭載が容易になる。
【００１５】
また、本発明では、上記課題を解決するために、部分的に形成されたＳＯＩ領域を有する部分ＳＯＩ基板の製造方法において、基板の上の一部に、酸化膜を部分的に形成する酸化膜形成工程と、前記酸化膜をマスクとし、前記基板に、酸素イオンをイオン注入する酸素イオン注入工程と、前記酸化膜を除去する酸化膜除去工程と、前記基板内部に埋込酸化膜を形成する埋込酸化膜形成工程と、前記酸化膜が除去された領域にマスクを形成するマスク形成工程と、前記基板に、砒素イオンをイオン注入するイオン注入工程と、前記イオン注入工程によってイオン注入された領域を熱処理する熱処理工程と、前記基板に、エピタキシャル層を形成するエピタキシャル成長工程と、前記エピタキシャル層を貫通して前記埋込酸化膜に達する素子分離層を形成する素子分離工程と、を有することを特徴とする部分ＳＯＩ基板の製造方法が提供される。
【００１６】
このような部分ＳＯＩ基板の製造方法によると、ＳＯＩ領域が完全に絶縁膜に囲まれてもゲッタリング領域を有するので、不純物をゲッタリングできる。また、エピタキシャル層はエピタキシャル成長したので、結晶品質は高くなる。また、低抵抗領域によってデバイスの空乏層はゲッタリング領域に達しないので、パワーデバイスの搭載が容易になる。
【発明の効果】
【００１７】
本発明では、ＳＯＩ領域のエピタキシャル層の一部を含んで低抵抗領域が形成され、その低抵抗領域内部にゲッタリング領域が形成されるようにする。
このようにすると、ＳＯＩ領域が完全に絶縁膜に囲まれてもゲッタリング領域を有するので、不純物をゲッタリングできる。また、エピタキシャル層はエピタキシャル成長したので、結晶品質は高くなる。また、低抵抗領域によってデバイスの空乏層はゲッタリング領域に達しないので、パワーデバイスの搭載が容易になる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、本発明の実施の形態の部分ＳＯＩ基板の構造について説明する。図１は、部分ＳＯＩ基板の要部断面模式図である。
【００１９】
部分ＳＯＩ基板は、半導体からなる基板１、絶縁膜２、半導体からなるエピタキシャル層３、低抵抗領域４、低抵抗領域４の内部に形成されるゲッタリング領域５、及び、素子分離層６を有している。
【００２０】
エピタキシャル層３は、基板１と基板１の上に部分的に形成された絶縁膜２との上に形成されている。絶縁膜２の上にエピタキシャル層３の一部を含んで低抵抗領域４が形成され、その低抵抗領域４内部にゲッタリング領域５が形成され、ＳＯＩ領域が形成されている。部分ＳＯＩ基板において、エピタキシャル層３を貫通して絶縁膜２に達する素子分離層６によってＳＯＩ領域と分離された、基板１とエピタキシャル層３の基板１と接触する領域とからなるバルク領域が形成されている。バルク領域には大電流を駆動するパワーデバイス（図示せず）が形成され、ＳＯＩ領域にはそのパワーデバイスを制御するデバイス（図示せず）が形成されている。
【００２１】
ここで、低抵抗領域４は、エピタキシャル層３と同導電型でエピタキシャル層３よりも不純物濃度が高い。絶縁膜２と素子分離層６とは、各デバイスを電気的に分離する。
このような部分ＳＯＩ基板において、Ｃｕ、Ｎｉ、及び、Ｆｅ等の不純物は、完全に絶縁膜に囲まれた各ＳＯＩ領域に閉じ込められる。これらの各ＳＯＩ領域は、ＢＯＸ(Buried Oxide)である絶縁膜２を有し、Ｃｕ等の遷移金属イオンの不純物は、シリコンやシリコン酸化物に対して高い拡散係数を有するので、ＢＯＸを突き抜けないで低抵抗領域４、及び、ゲッタリング領域５にゲッタリングされ、もしくは、ＢＯＸを突き抜けて基板１中の酸素析出物等にゲッタリングされる。このＣｕ以外のＮｉ、及び、Ｆｅ等の不純物は、シリコンやシリコン酸化物に対して低い拡散係数を有するので、ＢＯＸを突き抜けないで低抵抗領域４、及び、ゲッタリング領域５にゲッタリングされる。
【００２２】
以下、第１の実施の形態における部分ＳＯＩ基板の製造方法について、製造工程順に説明する。図２は、第１の実施の形態における第１の製造工程を示す図である。図３は、第１の実施の形態における第２の製造工程を示す図である。図４は、第１の実施の形態における第３の製造工程を示す図である。図５は、第１の実施の形態における第４の製造工程を示す図である。図６は、第１の実施の形態における第５の製造工程を示す図である。図７は、第１の実施の形態における第６の製造工程を示す図である。図８は、第１の実施の形態における第７の製造工程を示す図である。
【００２３】
まず、図２に例示するように、ＬＯＣＯＳ(Local Oxidation of Silicon)製造工程により、シリコンからなる１枚の基板１０に厚さ約０．１μｍ〜２．０μｍの複数のＢＯＸ１１とシリコンを露出させる開口部１２、１３とを形成する。また、図２に例示するように、シリコン酸化膜を堆積してフォトリソグラフィとエッチングとにより、１枚の基板１０に厚さ約０．１μｍ〜２．０μｍの複数のＢＯＸ１１とシリコンを露出させる開口部１２、１３とを形成する。この場合、開口部１２、１３に露出したシリコンの結晶ダメージを抑制するように、エッチングを実行する。これらのフォトリソグラフィとエッチングとを用いるので、高耐圧用デバイスに適した酸化膜の厚さを実現できる。
【００２４】
次に、図３に例示するように、ＨＣｌ添加のＳｉＨ2Ｃｌ2の熱分解を利用し、シリコンの選択エピタキシャル成長により、開口部１２、１３に領域１４、１５を成長させる。この場合、ＢＯＸ１１表面の核形成を抑制するように、選択エピタキシャル成長させる。
【００２５】
次に、図４に例示するように、ＢＯＸ１１と領域１４とを露出するように、領域１５に厚さ約３０ｎｍの酸化膜１６を堆積し、その酸化膜１６上に厚さ約１００ｎｍの窒化膜１７を堆積する。
【００２６】
次に、図５に例示するように、基板１０全面にシリコン非晶質膜、もしくは、ゲルマニウムの組成比が約０．１％〜０．６％のシリコンゲルマニウム非晶質膜を堆積する。堆積した後、窒化膜１７を露出させ、領域１８を形成する。ここで、非晶質膜を用いるので、エピタキシャル成長における結晶粒径が大きくなる。
【００２７】
次に、図６に例示するように、窒化膜１７を覆うように、フォトレジスト１９を堆積する。そのフォトレジスト１９をマスクとし、約１×１０15ｃｍ-2〜３×１０15ｃｍ-2ドーズの砒素イオンを注入する。ここで、エピタキシャル成長を促すため、約２×１０15ｃｍ-2ドーズのシリコンイオンも注入することができる。注入した後、フォトレジスト１９を除去して洗浄する。このようにイオン注入された領域１８を、固相エピタキシャル成長により、温度約５００℃〜６２０℃で数時間惰性気体で再結晶させる。領域１８にはイオン注入による注入ダメージ領域が形成される（図示せず）。この注入ダメージ領域と領域１８中の残存結晶欠陥による緩和誘起ゲッタリング及び高濃度砒素領域のフェルミ準位効果から来る偏析誘起ゲッタリングがゲッタリング源を形成する。
【００２８】
次に、図７に例示するように、ドライエッチングにより、窒化膜１７を除去し、ウェットエッチングにより、酸化膜１６を除去する。除去した後、初期成長レートを低くし領域１８表面の欠陥を埋めるバッファ領域２１を形成してから、ハイレートのエピタキシャル成長に切り替える。エピタキシャル成長と素子製造プロセスの熱バジェットで前記砒素を拡散し領域１８とバッファ領域２１を含むゲッタリング領域２２ａを内包する低抵抗領域２２を形成する。なお、ここでは使用しないリンイオンの拡散係数は大きいが、ここでイオン注入された砒素イオンの拡散係数は小さいので、シリコンからなるエピタキシャル層２０の成長と熱バジェットとに対し、厳しい制限は存在しない。
【００２９】
次に、図８に例示するように、側壁酸化膜（図示せず）とその側壁酸化膜の内側に埋め込まれたポリシリコン（図示せず）とを有する素子分離層２３を形成する。
以下、第２の実施の形態における部分ＳＯＩ基板の製造方法について、製造工程順に説明する。図９は、第２の実施の形態における第１の製造工程を示す図である。図１０は、第２の実施の形態における第２の製造工程を示す図である。図１１は、第２の実施の形態における第３の製造工程を示す図である。図１２は、第２の実施の形態における第４の製造工程を示す図である。図１３は、第２の実施の形態における第５の製造工程を示す図である。図１４は、第２の実施の形態における第６の製造工程を示す図である。図１５は、第２の実施の形態における第７の製造工程を示す図である。
【００３０】
まず、図９に例示するように、シリコンからなる１枚の基板１０に厚さ約０．５μｍ以上のシリコン酸化膜を堆積してフォトリソグラフィとエッチングとにより、幅約１μｍ〜２μｍの領域２４を形成する。
【００３１】
次に、図１０に例示するように、ＬＯＣＯＳ製造工程により、１枚の基板１０に厚さ約０．１μｍ〜３．０μｍの複数のＢＯＸ２５とシリコンを露出させる開口部２６、２７とを形成する。また、図１０に例示するように、シリコン酸化膜を堆積してフォトリソグラフィとエッチングとにより、１枚の基板１０に厚さ約０．１μｍ〜３．０μｍの複数のＢＯＸ２５とシリコンを露出させる開口部２６、２７とを形成する。この場合、開口部２６、２７に露出したシリコンの結晶ダメージを抑制するように、エッチングを実行する。これらのフォトリソグラフィとエッチングとを用いるので、高耐圧用デバイスに適した酸化膜の厚さを実現できる。
【００３２】
次に、図１１に例示するように、ＨＣｌ添加のＳｉＨ2Ｃｌ2の熱分解を利用し、ＢＯＸ２５表面の核形成を抑制するようなシリコンの選択エピタキシャル成長と横エピタキシャル成長とにより、開口部２６、２７にエピタキシャル層２８、２９を成長させる。
【００３３】
次に、図１２に例示するように、化学機械研磨により、エピタキシャル層２８、２９を領域２４が露出するまで平坦化して洗浄する。
次に、図１３に例示するように、エピタキシャル層２９を覆うように、フォトレジスト３０を堆積する。そのフォトレジスト３０をマスクとし、約１×１０15ｃｍ-2〜３×１０15ｃｍ-2ドーズの砒素イオンを注入する。エピタキシャル層２８にはイオン注入による注入ダメージ領域が形成される（図示せず）。この注入ダメージ領域（後ほど熱処理）と領域２８を形成する際の結晶欠陥による緩和誘起ゲッタリング及び高濃度砒素領域のフェルミ準位効果から来る偏析誘起ゲッタリングがゲッタリング源を形成する。注入した後、フォトレジスト３０を除去して洗浄する。
【００３４】
次に、図１４に例示するように、初期成長レートを低くしエピタキシャル層２８表面の欠陥を埋めるバッファ領域３２を形成してから、ハイレートのエピタキシャル成長に切り替える。エピタキシャル成長と素子製造プロセスの熱バジェットで前記砒素を拡散しエピタキシャル層２８とバッファ領域３２を含むゲッタリング領域３３ａを内包する低抵抗領域３３を形成する。なお、ここでは使用しないリンイオンの拡散係数は大きいが、ここでイオン注入された砒素イオンの拡散係数は小さいので、シリコンからなるエピタキシャル層３１の成長と熱バジェットとに対し、厳しい制限は存在しない。
【００３５】
次に、図１５に例示するように、側壁酸化膜（図示せず）とその側壁酸化膜の内側に埋め込まれたポリシリコン（図示せず）とを有する素子分離層３４を形成する。
以下、第３の実施の形態における部分ＳＯＩ基板の製造方法について、製造工程順に説明する。図１６は、第３の実施の形態における第１の製造工程を示す図である。図１７は、第３の実施の形態における第２の製造工程を示す図である。図１８は、第３の実施の形態における第３の製造工程を示す図である。図１９は、第３の実施の形態における第４の製造工程を示す図である。図２０は、第３の実施の形態における第５の製造工程を示す図である。
【００３６】
まず、図１６に例示するように、シリコンからなる１枚の基板１０に厚さ約１μｍのシリコン酸化膜を堆積してフォトリソグラフィとエッチングとにより、部分的に厚さ約１μｍの酸化膜３５を形成する。その酸化膜３５をマスクとし、約０．７×１０18ｃｍ-2〜１．８×１０18ｃｍ-2ドーズの酸素イオンを約１００Ｋｅｖ〜１６０Ｋｅｖで注入する。
【００３７】
次に、図１７に例示するように、酸化膜３５を除去し、酸素イオンに応じたアニール製造工程により、厚さ約０．１μｍ〜０．４μｍの埋め込まれたＢＯＸ３６を形成する。このアニール製造工程を用いるので、高耐圧用デバイスに適した酸化膜の厚さを実現できる。
【００３８】
次に、図１８に例示するように、フォトレジスト３７を堆積する。そのフォトレジスト３７をマスクとし、約１×１０15ｃｍ-2〜３×１０15ｃｍ-2ドーズの砒素イオンをＢＯＸ３６上の領域に注入する。注入した後、フォトレジスト３７を除去して洗浄する。洗浄した後、砒素イオンに応じた低温アニール製造工程により、領域１０ａを再結晶させる。
【００３９】
次に、図１９に例示するように、エピタキシャル成長と熱バジェットとにより、イオン注入された砒素イオンが拡散して注入ダメージ領域３９を内包する低抵抗領域４０を形成し、シリコンからなるエピタキシャル層３８を形成する。注入ダメージ領域３９は砒素イオンのイオン注入により形成されたダメージ領域である。本実施の形態では、エピタキシャル層３８を形成する前の領域１０ａの表面には結晶欠陥が無いため、エピタキシャル層３８を形成する際にバッファ領域は形成されない。よって、注入ダメージ領域３９がゲッタリング領域５に相当し、低抵抗領域４０は注入ダメージ領域３９を内包するように形成されればよい。この注入ダメージ領域３９（後ほど熱処理）及び高濃度砒素領域のフェルミ準位効果から来る偏析誘起ゲッタリングがゲッタリング源を形成する。なお、ここでは使用しないリンイオンの拡散係数は大きいが、ここでイオン注入された砒素イオンの拡散係数は小さいので、シリコンからなるエピタキシャル層３８の成長と熱バジェットとに対し、厳しい制限は存在しない。
【００４０】
次に、図２０に例示するように、側壁酸化膜（図示せず）とその側壁酸化膜の内側に埋め込まれたポリシリコン（図示せず）とを有する素子分離層４１を形成する。
以上の各実施の形態によると、各ＳＯＩ領域がそれぞれ完全に絶縁膜に囲まれてもゲッタリング領域２２ａ、３３ａ、もしくは、注入ダメージ領域３９を有するので、不純物をそれぞれゲッタリングできる。よって、部分ＳＯＩ基板の各ＳＯＩ領域において、ゲート酸化膜等の信頼性を向上でき、ＰＮ接合のリークを低減できる。
【００４１】
また、エピタキシャル層２０、３１、３８はエピタキシャル成長したので、結晶品質は高く、エピタキシャル層２０、３１、３８の熱伝導性は基板１０の熱伝導性とほぼ同一であるので、エピタキシャル層２０、３１、３８と基板１０とに高信頼性の横型デバイス、基板１０をドリフト領域として使用する高信頼性の縦型デバイスを形成できる。
【００４２】
また、エピタキシャル成長における結晶粒径が大きいので、部分ＳＯＩ基板に高耐圧用デバイス、及び、パワーデバイスの搭載が容易になる。
また、結晶欠陥を有するゲッタリング領域２２ａ、３３ａ、もしくは、注入ダメージ領域３９はそれぞれ低抵抗領域２２、３３、４０内部に形成され、低抵抗領域２２、３３、４０によってデバイスの空乏層はそれぞれゲッタリング領域２２ａ、３３ａ、もしくは、注入ダメージ領域３９に達しないので、部分ＳＯＩ基板に高耐圧用デバイス、及び、パワーデバイスの搭載が容易になる。
【００４３】
また、大電流を駆動するパワーデバイスを有するバルク領域、及び、そのパワーデバイスを制御するデバイスを有し、結晶欠陥によって不純物をゲッタリングするゲッタリング領域２２ａ、３３ａ、もしくは、注入ダメージ領域３９を有するＳＯＩ領域を１枚の基板１０に形成できるので、部分ＳＯＩ基板を低価格化できる。
【００４４】
また、バルク領域、及び、ＳＯＩ領域は素子分離層２３、３４、４１とＢＯＸ１１、２５、３６とによって完全に分離されるので、部分ＳＯＩ基板のデバイス間の干渉がなくて信頼性が向上する。
【００４５】
なお、絶縁膜を基板１０の上に部分的に形成し、バルク領域を形成して部分ＳＯＩ基板を形成しているが、絶縁膜を基板１０の上に完全に形成し、バルク領域を形成しないでＳＯＩ基板を形成してもよい。
【図面の簡単な説明】
【００４６】
【図１】部分ＳＯＩ基板の要部断面模式図である。
【図２】第１の実施の形態における第１の製造工程を示す図である。
【図３】第１の実施の形態における第２の製造工程を示す図である。
【図４】第１の実施の形態における第３の製造工程を示す図である。
【図５】第１の実施の形態における第４の製造工程を示す図である。
【図６】第１の実施の形態における第５の製造工程を示す図である。
【図７】第１の実施の形態における第６の製造工程を示す図である。
【図８】第１の実施の形態における第７の製造工程を示す図である。
【図９】第２の実施の形態における第１の製造工程を示す図である。
【図１０】第２の実施の形態における第２の製造工程を示す図である。
【図１１】第２の実施の形態における第３の製造工程を示す図である。
【図１２】第２の実施の形態における第４の製造工程を示す図である。
【図１３】第２の実施の形態における第５の製造工程を示す図である。
【図１４】第２の実施の形態における第６の製造工程を示す図である。
【図１５】第２の実施の形態における第７の製造工程を示す図である。
【図１６】第３の実施の形態における第１の製造工程を示す図である。
【図１７】第３の実施の形態における第２の製造工程を示す図である。
【図１８】第３の実施の形態における第３の製造工程を示す図である。
【図１９】第３の実施の形態における第４の製造工程を示す図である。
【図２０】第３の実施の形態における第５の製造工程を示す図である。
【符号の説明】
【００４７】
１  基板
２  絶縁膜
３  エピタキシャル層
４  低抵抗領域
５  ゲッタリング領域
６  素子分離層
【図１】
2007019170.tif 000003
【図２】
2007019170.tif 000004
【図３】
2007019170.tif 000005
【図４】
2007019170.tif 000006
【図５】
2007019170.tif 000007
【図６】
2007019170.tif 000008
【図７】
2007019170.tif 000009
【図８】
2007019170.tif 000010
【図９】
2007019170.tif 000011
【図１０】
2007019170.tif 000012
【図１１】
2007019170.tif 000013
【図１２】
2007019170.tif 000014
【図１３】
2007019170.tif 000015
【図１４】
2007019170.tif 000016
【図１５】
2007019170.tif 000017
【図１６】
2007019170.tif 000018
【図１７】
2007019170.tif 000019
【図１８】
2007019170.tif 000020
【図１９】
2007019170.tif 000021
【図２０】
2007019170.tif 000022