(57)【要約】【課題】  光の拡散を効果的に防止することができる光電変換装置及びその製造方法、並びに光情報処理装置を提供すること。【解決手段】  光電変換素子２と、この光電変換素子２が設けられた素子基体３とを有し、光電変換素子２とは反対の面側において、素子基体３と、シリコンからなるレンズ４とが接合され、光電変換素子２の出射光又は入射光の光ビーム成分がレンズ４によって光路変更される、光電変換装置１。シリコン基体４ａと素子基体３とを接合する工程と、素子基体３に光電変換素子２を設ける工程と、シリコン基体４ａを光電変換素子２とは反対の面側においてエッチング加工し、レンズ４を形成する工程とを有する、光電変換装置の製造方法。本発明の光電変換装置と、光導波部と、光電変換素子を駆動する駆動素子とからなる、光情報処理装置。【選択図】          図１
2007019133.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子が設けられた素子基体とを有し、前記光電変換素子とは反対の面側において、前記素子基体と、シリコンからなるレンズとが接合され、前記光電変換素子の出射光又は入射光の光ビーム成分が前記レンズによって光路変更される、光電変換装置。
【請求項２】
前記素子基体と、前記シリコンからなる前記レンズとがバッファー層を介して接合され、前記出射光又は入射光の前記光ビーム成分が前記レンズによって平行光化又は集光される、請求項１に記載した光電変換装置。
【請求項３】
前記光電変換素子の前記出射光又は入射光が、１μｍ以上の波長を有する、請求項１に記載した光電変換装置。
【請求項４】
前記光電変換素子としての発光素子アレイ又は受光素子アレイが前記素子基体に設けられている、請求項１に記載した光電変換装置。
【請求項５】
請求項１に記載した光電変換装置の製造方法であって、シリコン基体と素子基体とを接合する工程と、前記素子基体に光電変換素子を設ける工程と、前記シリコン基体を前記光電変換素子とは反対の面側においてエッチング加工し、レンズを形成する工程とを有する、光電変換装置の製造方法。
【請求項６】
バッファー層を介して前記シリコン基体上に素子基体材料をエピタキシャル成長させる、請求項５に記載した光電変換装置の製造方法。
【請求項７】
前記シリコン基体に、前記光電変換素子と前記レンズとの位置決め用のアライメントマークを設ける、請求項５に記載した光電変換装置の製造方法。
【請求項８】
前記光電変換素子としての発光素子アレイ又は受光素子アレイを前記素子基体に設ける、請求項５に記載した光電変換装置の製造方法。
【請求項９】
光電変換装置と、光導波部と、光電変換素子を駆動する駆動素子とからなり、前記光電変換装置が、
光電変換素子と、前記光電変換素子が設けられた素子基体とを有し、前記光電変換素  子とは反対の面側において、前記素子基体と、シリコンからなるレンズとが接合され、  前記光電変換素子の出射光又は入射光の光ビーム成分が前記レンズによって光路変更さ  れる
ことを特徴とする、光情報処理装置。
【請求項１０】
前記素子基体と、前記シリコンからなる前記レンズとがバッファー層を介して接合され、前記出射光又は入射光の光ビーム成分が前記レンズによって平行光化又は集光される、請求項９に記載した光情報処理装置。
【請求項１１】
前記光電変換素子の前記出射光又は入射光が、１μｍ以上の波長を有する、請求項９に記載した光情報処理装置。
【請求項１２】
前記光電変換素子としての発光素子アレイ又は受光素子アレイが前記素子基体に設けられている、請求項９に記載した光情報処理装置。
【請求項１３】
前記レンズと、前記光導波部の光入射部又は光出射部とが共通の光軸上で位置合わせされている、請求項９に記載した光情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその製造方法、並びに光情報処理装置に関するものである。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）の微細化に伴い、トランジスタ単体の速度は著しく増加しており、例えば、インテル社製ペンティアム（登録商標）に代表されるＭＰＵ（Micro Processor Unit）は、３ＧＨｚ程度の動作速度で動作している。
【０００３】
一方、データを送信する電気配線については、スケーリング則により配線抵抗が増加するため、配線遅延の課題が挙げられている。また、配線抵抗だけでなく、配線間の容量も大きな課題となっている。それらを解決するためには、材料が本質的に持っている物性値を変更する必要があり、配線に関してはアルミニウムから銅へ、配線間の層間膜に関してはより低誘電率の材料へと開発が進んでいる。
【０００４】
上記はＬＳＩ内部に関するものであるが、ＬＳＩ外部にもデータを伝送する必要があり、上記と同様の課題が挙げられている。そのような状況の中で、以下に示すような技術的、能力的な背景がある。
【０００５】
技術的な観点においては、半導体の微細化の進行により、ロジックとメモリー（ＤＲＡＭ：Dynamic Random Access Memory）を同一チップに形成するＳＯＣ（Silicon on chip）では、その両立が困難な領域になりつつあり、ロジックとメモリーを分割する傾向にある。能力的な観点においては、複数のＭＰＵを並列接続することにより、パフォーマンス向上をねらっている。
【０００６】
即ち、ＬＳＩ同士の接続がＬＳＩの微細化及び性能向上に従い、増えることになる。上述したように、ＬＳＩの微細化に伴って電気配線の能力を材料の観点から向上していかなければならないが、既に量産的な観点から使用できる材料はほぼ適用されている状況にある。さらに、電気配線の場合、長距離伝送、高周波伝送になるほど減衰が増加するため、ＬＳＩ同士を接続する配線にはより厳しい状況となっている。
【０００７】
上記のようなＬＳＩ間を接続する伝送律速を解決するために、様々な方法が提案されている。大別すると、電気配線技術の延命、電磁波による伝送、光による伝送である。
【０００８】
電気配線技術の延命では、配線長を短くするためにＳｉＰ（Silicon in Package）にする方法、特に３次元実装技術を用いたチップ積層化が有効である（例えば、電子情報通信学会論文誌C vol.J87-C No.11 pp.791-801 2004年11月を参照。）。回路設計技術においては、例えば、インピーダンス不整合点を結ぶ配線距離を信号切り替え時間の半分の整数倍で信号伝送時間に設計するインピーダンス不整合解決方法（例えば、特開２００１−１１１４０８号公報を参照。）等がある。
【０００９】
電磁波による伝送では、ＭＥＭＳ（Mechanical Electrical Systems）技術を用い、送受信するアンテナをシリコン基板内に形成する方法がある（例えば、Rashid, et al, Proceedings of the IEEE 2003 international Inter-connect Technology Conference, pp.156-158, June 2003を参照。）。
【００１０】
ＬＳＩ間接続高速伝送技術の開発において、光による伝送方法が最も盛んに行われている。光伝送によるＬＳＩ間接続構造の基本的な構成部品は発光素子、受光素子及び光導波路であり、また、これら光デバイスとＬＳＩチップとを接続するインターポーザが多く使用されている（例えば、後記の特許文献１参照。）。
【００１１】
【特許文献１】特開２００４−３１４５６号公報（４頁４７行目〜７頁２４行目、図１、図２、図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のような光システムにおいて、課題となる点は光のカップリングである。発光素子（例えば面発光レーザ）からの光放射全角度が２５°であるため、光ビームは広がる。このため、発光素子からの出射光を光導波路へ導入させたときに光伝送ロスが生じる。
【００１３】
図５は、発光源として１０μｍΦの面発光レーザを使用した場合における、発光素子、光導波路間の距離と、光損失との関係を示すグラフである。図５に示すように、発光素子と光導波路間の距離が７０μｍ未満ならば入射による光ロスはゼロであるが、それ以上の距離になると、例えば、１０５μｍの距離では５０％（約３ｄＢ）ロスになり、また２６０μｍの距離では９０％（約１０ｄＢ）ロスとなる。なお、システムの構造上、発光素子と光導波路の距離を数十μｍレベルで制御することは非常に困難である。
【００１４】
これを解決するために、光が拡散するのを防止する手法として、一般的にレンズが用いられており、実装技術によりレンズ基体を発光素子に貼り付ける方法と、発光素子が形成された素子基体（例えばガリウム砒素）自体をレンズ加工する方法がある。
【００１５】
しかしながら、貼り付け方法の場合、発光素子とレンズ基体とのアライメントは機械的な精度によるところが大きく、位置合わせ精度が最も良くて数μｍオーダーであり、量産レベルでは十数μｍオーダーである。
【００１６】
また、素子基体自体をレンズ加工する場合、ガリウム砒素等の素子基体は非常に脆いため、これを加工して曲率を有するレンズ形状を形成することは非常に難しい。
【００１７】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、光の拡散を効果的に防止することができる光電変換装置、及びこの光電変換装置を容易に作製することができる光電変換装置の製造方法、並びにこの光電変換装置を適用した光情報処理装置を提供することにある。
【課題を解決するための手段】
【００１８】
即ち、本発明は、光電変換素子と、前記光電変換素子が設けられた素子基体とを有し、前記光電変換素子とは反対の面側において、前記素子基体と、シリコンからなるレンズとが接合され、前記光電変換素子の出射光又は入射光の光ビーム成分が前記レンズによって光路変更される、光電変換装置に係るものである。
【００１９】
また、本発明の光電変換装置の製造方法であって、シリコン基体と素子基体とを接合する工程と、前記素子基体に光電変換素子を設ける工程と、前記シリコン基体を前記光電変換素子とは反対の面側においてエッチング加工し、レンズを形成する工程とを有する、光電変換装置の製造方法に係るものである。
【００２０】
さらに、光電変換装置と、光導波部と、光電変換素子を駆動する駆動素子とからなり、前記光電変換装置が、
光電変換素子と、前記光電変換素子が設けられた素子基体とを有し、前記光電変換素  子とは反対の面側において、前記素子基体と、シリコンからなるレンズとが接合され、  前記光電変換素子の出射光又は入射光の光ビーム成分が前記レンズによって光路変更さ  れる
ことを特徴とする、光情報処理装置に係るものである。
【発明の効果】
【００２１】
本発明の光電変換装置によれば、前記光電変換素子とは反対の面側において、前記素子基体と、前記シリコンからなるレンズとが接合され、前記出射光又は入射光の光ビーム成分が前記レンズによって光路変更されるので、前記出射光又は入射光が拡散するのを効果的に防止することができる。
【００２２】
また、本発明の光電変換装置の製造方法によれば、前記シリコン基体と前記素子基体とを接合し、この素子基体に前記光電変換素子を設け、また前記シリコン基体をエッチング加工して前記レンズを形成するので、半導体プレーナー技術を適用することができる。従って、例えば、半導体プロセスのＣＤ（Critical Dimension）ロスレベルでアライメントが可能であり、前記光電変換素子と前記レンズとの光軸ずれは殆ど無視でき、また位置合わせ許容値（余裕度）は、従来例による貼り付け方法のそれよりも大きいため、歩留りの向上を図ることができる。
【００２３】
また、従来例による素子基体自体をレンズ加工する方法では、ガリウム砒素等の素子基体は非常に脆いため、これを加工して曲率を有するレンズ形状を形成することは非常に難しい。これに対し、本発明によれば、ＭＥＭＳ（Mechanical Electrical Micro Systems）技術や最先端半導体で使用されている前記シリコン基体をエッチング加工して前記レンズを形成するので、半導体プロセスで容易に作製することができる。
【００２４】
さらに、本発明の光電変換装置は、上述したように、前記出射光又は前記入射光の前記光ビーム成分が拡散するのを効果的に防止することができる。従って、この光電変換装置を適用してなる本発明の光情報処理装置は、例えば、前記出射光を前記光導波部へ導入する際の光損失を大幅に低減することができる。
【発明を実施するための最良の形態】
【００２５】
本発明において、前記光電変換素子としての発光素子アレイ又は受光素子アレイが前記素子基体に設けられていることが好ましい。
【００２６】
また、バッファー層を介して前記シリコン基体上に素子基体材料（例えばガリウム砒素）をエピタキシャル成長させることが望ましい。これにより得られる本発明に基づく光電変換装置は、前記素子基体と、前記シリコンからなる前記レンズとが前記バッファー層を介して接合され、前記出射光又は入射光の前記光ビーム成分が前記レンズによって平行光化又は集光される。シリコンとガリウム砒素の格子定数には４％程度の違いがあるため、エピタキシャル成長させることは難しい。この格子定数の違いを緩和させるために前記バッファー層を設けるのが望ましい。前記バッファー層としては、ＳＴＯ（ストロンチューム・チタン・オキサイド）等を用いることができる。これにより、前記シリコン基体上にガリウム砒素からなる前記素子基体を接合することができる。
【００２７】
また、前記シリコン基体に、前記光電変換素子と前記レンズとの位置決め用のアライメントマークを設けることが好ましい。
【００２８】
さらに、前記光電変換素子の前記出射光又は入射光が、１μｍ以上の波長を有することが好ましい。ガリウム砒素を用いた一般的な発光素子（前記光電変換素子。例えば面発光レーザ）の波長は８５０ｎｍ、９８０ｎｍであり、この波長帯はシリコンに吸収されてしまうが、１μｍ以上の波長帯を用いれば、シリコンに光を吸収させないようにすることができる。例えば、１μｍ以上の波長を有し、ガリウム砒素をベースにした面発光レーザを形成する方法として、ＧａＩｎＮＡｓＳｂ等を活性層に用いる方法がある（古河電工時報  第１１５号、平成１７年１月参照。）。これによれば、１．２〜１．３μｍの波長を有する光を出射することができる。
【００２９】
また、本発明に基づく光情報処理装置において、前記レンズと、前記光導波部の光入射部又は光出射部とが共通の光軸上で位置合わせされていることが好ましい。
【００３０】
第１の実施の形態
図１は、本発明に基づく光電変換装置の概略図である。図１（ａ）は、本発明に基づく光電変換装置の概略断面図であり、図１（ｂ）は、（ａ）のＡ方向から見た概略平面図である。
【００３１】
図１に示すように、本発明に基づく光電変換装置１は、光電変換素子２と、この光電変換素子２が設けられた素子基体（例えばガリウム砒素）３とを有し、光電変換素子２とは反対の面側において、素子基体３と、シリコンからなるレンズ４とが接合され、光電変換素子２の出射光又は入射光の光ビーム成分がレンズ４によって光路変更される。
【００３２】
また、光電変換素子２としての前記発光素子アレイ又は前記受光素子アレイが素子基体３に設けられていることが好ましい。
【００３３】
また、ガリウム砒素等の素子基体３と、シリコンからなるレンズ４とがバッファー層（図示省略）を介して接合され、前記出射光又は入射光の前記光ビーム成分がレンズ４によって平行光化又は集光されることが望ましい。シリコンとガリウム砒素の格子定数には４％程度の違いがあるため、エピタキシャル成長させることは難しい。この格子定数の違いを緩和させるために前記バッファー層を設けるのが望ましい。前記バッファー層としては、ＳＴＯ（ストロンチューム・チタン・オキサイド）等を用いることができる。
【００３４】
さらに、光電変換素子２の前記出射光又は入射光が、１μｍ以上の波長を有することが好ましい。ガリウム砒素を用いた一般的な発光素子（光電変換素子２。例えば面発光レーザ）の波長は８５０ｎｍ、９８０ｎｍであり、この波長帯はシリコンに吸収されてしまうが、１μｍ以上の波長帯を用いれば、シリコンに光を吸収させないようにすることができる。例えば、１μｍ以上の波長を有し、ガリウム砒素をベースにした面発光レーザを形成する方法として、ＧａＩｎＮＡｓＳｂ等を活性層に用いる方法がある（古河電工時報  第１１５号、平成１７年１月参照。）。これによれば、１．２〜１．３μｍの波長を有する光を出射することができる。
【００３５】
本発明に基づく光電変換装置１によれば、光電変換素子２とは反対の面側において、素子基体３と、シリコンからなるレンズ４とが接合され、前記出射光又は入射光の光ビーム成分がレンズ４によって光路変更されるので、前記出射光又は入射光が拡散するのを効果的に防止することができる。
【００３６】
以下に、本発明に基づく光電変換装置１の製造方法の一例を図２、図３を参照して工程順に説明する。図２は、前記シリコン基体に、前記光電変換素子と前記レンズとの位置決め用の前記アライメントマークを形成する方法の一例を工程順に示す概略断面図である。また、図３は、前記シリコン基体と、前記素子基体とを接合し、前記アライメントマークを基準にして、前記素子基体に前記光電変換素子を設け、また前記シリコン基体をエッチング加工して、前記レンズを形成する方法の一例を工程順に示す概略断面図である。なお、ここでは前記光電変換素子として発光素子（例えば面発光レーザ）を適用した例を挙げて説明するが、前記光電変換素子として受光素子を設ける場合も同様である。
【００３７】
図２（ａ）は、シリコン基体４ａの概略断面図である。
【００３８】
まず、図２（ｂ）に示すように、シリコン基体４ａ上にレジストマスク５を塗布し、このレジストマスク５に開口部６をパターン形成する。
【００３９】
次に、図２（ｃ）に示すように、レジストマスク５の開口部６をドライエッチングでエッチング加工し、シリコン基体４ａに開口部６ａをパターン形成する。次いで、図２（ｄ）に示すように、レジストマスク５を除去する。ここで、開口部６ａのパターン形成は、シリコン酸化膜又はシリコン窒化膜等のハードマスクを用いて行う方法もある。この場合、レジストマスク５形成前にハードマスク材料を成膜し、レジストマスク５の開口部６パターン形成を行った後、ハードマスク材料をエッチング加工して、ハードマスクの形成を行う。その後、このハードマスクをマスクとして用い、シリコン基体４ａをエッチング加工することになる。これによれば、ドライエッチング時のプラズマによる温度上昇に対してマージンがある利点を有する。
【００４０】
次に、図２（ｅ）に示すように、シリコン基体４ａの開口部６ａにＳＯＧ（Spin on Glass）７を埋め込む。このとき、塗布系のプロセスを用いることがスループット的に有効である。
【００４１】
次に、図２（ｆ）に示すように、シリコン基体４ａ上に残存する過剰のＳＯＧ７をＣＭＰ（Chemical Mechanical Polishing）等の研磨方法にて除去する。
【００４２】
以上のようにして、シリコン基体４ａに、光電変換素子２とレンズ４との位置決め用のアライメントマーク８を形成することができる。
【００４３】
次に、図３（ｇ）に示すように、上記のようにして作製したアライメントマーク８付きのシリコン基体４ａ上に、バッファー層（図示省略）を介して、前記素子基体材料としての例えばガリウム砒素をヘテロエピタキシャル成長させる。シリコンとガリウム砒素の格子定数には４％程度の違いがあるため、エピタキシャル成長させることは難しい。この格子定数の違いを緩和させるために前記バッファー層を設けるのが望ましい。前記バッファー層としては、ＳＴＯ（ストロンチューム・チタン・オキサイド）等を用いることができる。これにより、シリコン基体４ａ上にガリウム砒素からなる素子基体３を形成することができる。
【００４４】
なお、前記素子基体材料はガリウム砒素に限定するものではないが、現状の技術では最も一般的な材料である。
【００４５】
次に、図３（ｈ）に示すように、アライメントマーク８を基準にして、素子基体３に前記光電変換素子としての発光素子（例えば面発光レーザ）２を設ける。面発光レーザ２は既に商品化されており、その作製は標準的なプロセスを適用することができる。基本的な構成は電極−導電性反射層（ｎ又はｐ）−クラッド層−活性層−クラッド層−導電性反射層（ｐ又はｎ）−電極からなる。
【００４６】
ここで、前記光電変換素子としての発光素子２の前記出射光が、１μｍ以上の波長を有することが好ましい。ガリウム砒素を用いた一般的な発光素子（例えば面発光レーザ）の波長は８５０ｎｍ、９８０ｎｍであり、この波長帯はシリコンに吸収されてしまうが、１μｍ以上の波長帯を用いれば、シリコンに光を吸収させないようにすることができる。例えば、１μｍ以上の波長を有し、ガリウム砒素をベースにした面発光レーザを形成する方法として、ＧａＩｎＮＡｓＳｂ、ＩｎＧａＡｓＮ、ＧａＡｓＳｂ、高歪みＧａＩｎＡｓ等を活性層に用いる方法がある（古河電工時報  第１１５号、平成１７年１月参照。）。これによれば、１．２〜１．３μｍの波長を有する光を出射することができる。
【００４７】
次に、図３（ｉ）に示すように、シリコン基体４ａの発光素子２とは反対の面側において、レジスト９を塗布する。なお、レジスト９の材料、膜厚、塗布条件等は次工程のエッチングや所望のレンズ形状に依存する。
【００４８】
次に、図３（ｊ）及び（ｋ）に示すように、レジスト９をグレーティングマスク１０を用いてリソグラフィー工程にて露光及び現像する。グレーティングマスク１０を用いることにより、露光部１１を曲率を有するレンズ形状にすることができる。素子基体３に形成された発光素子２と、レジスト９の露光部１１との位置決めは、上記で作製したアライメントマーク８を基準にして行うことができる。
【００４９】
次に、図３（ｌ）に示すように、上記のようにして作製したレジストマスク（露光部）１１に対して、異方性ドライエッチングによる全面エッチバックを行い、シリコン基体４ａをエッチング加工し、レンズ４を形成する。
【００５０】
以上のようにして、本発明に基づく光電変換装置１を作製することができる。
【００５１】
従来例による、最も一般的な光ビーム成分の光路変更方法は、実装技術によりレンズ基体を発光素子に貼り付ける方法が適用されている。しかしながら、この場合、何らかの接着剤が必要となるが、発光素子とレンズ基体との熱膨張係数を充分に考慮しないと剥離の問題が発生する。また、接着剤の光の透過性も充分に考慮する必要がある。
【００５２】
これに対し、本実施の形態によれば、本発明に基づく光電変換装置１を半導体プレーナー技術により作製することができ、発光素子２が形成された素子基体３とシリコンからなるレンズ４との結合は、薄い前記バッファー層を介しての原子同士の結合であるため、その密着性は強固であり、剥離を懸念する必要がない。
【００５３】
また、従来例によるレンズ基体を貼り付ける方法の場合、発光素子とレンズ基体とのアライメントは機械的な精度によるところが大きい。これに対し、本発明に基づく製造方法によれば、発光素子２とレンズ４は半導体プレーナー技術で形成することができ、その形成には半導体プロセス技術で実績のあるステッパーやスキャナーを用いることができるので、そのアライメントは半導体プロセスのＣＤ（Critical Dimension）ロスレベルにすることができる。このため、発光素子２とレンズ４との光軸ズレは殆ど無視できる。
【００５４】
また、本実施の形態において、発光素子２とレンズ４との位置合わせ許容値（余裕度）は、従来例による貼り付け方法のそれよりも大きいため、歩留り的な観点でも有意な効果を示す。
【００５５】
さらに、従来例による素子基体自体をレンズ加工する方法では、ガリウム砒素等の素子基体は非常に脆いため、これを加工して曲率を有するレンズを形成することは非常に難しい。これに対し、本実施の形態によれば、ＭＥＭＳ（Mechanical Electrical Micro Systems）技術や最先端半導体で使用されているシリコン基体４ａをエッチング加工してレンズ４を形成するので、半導体プロセスで容易に作製することができる。
【００５６】
第２の実施の形態
図４は、本発明に基づく光情報処理装置の一例の概略断面図である。図４に示すように、本発明に基づく光情報処理装置１２は、本発明に基づく光電変換装置１と、前記光導波部としての例えば光導波路１３と、前記光電変換素子を駆動する駆動素子１４とからなる。
【００５７】
また、本発明に基づく光電変換装置１は、前記光電変換素子としての発光素子アレイ２ａ又は受光素子アレイ２ｂが素子基体３に設けられている。
【００５８】
本発明に基づく光電変換装置１は、インターポーザ１５にはんだ１６によって実装され、またインターポーザ１５の光電変換装置１とは反対の面側において駆動素子１４が実装されている。そして、発光素子２ａ、受光素子２ｂと駆動素子１４とがインターポーザ１５の貫通電極１７を介して電気的に接続されている。また、図示省略したが、インターポーザ１５には能動素子や配線等が形成されており、インターポーザ１５に搭載された各素子やチップが相互に接続されている。さらに、光導波路１３は例えばプリント配線板１８に実装されている。
【００５９】
また、レンズ４と、光導波路１３の光入射部又は光出射部とが共通の光軸上で位置合わせされている。
【００６０】
前記光導波部としての光導波路１３は特に限定されず、従来公知のものが使用可能であるが、例えば、クラッド１９ａ、１９ｂと、これらクラッド１９ａ、１９ｂ間に挟持されたコア２０とを有し、また光入射部及び光出射部にそれぞれレンズ部材２１を有する。さらに、光導波路１３の光入射端面及び光出射端面は、４５°ミラー面に形成されている。
【００６１】
本発明に基づく光情報処理装置１２のメカニズムは、前記光電変換素子としての発光素子２ａによって信号変調された出射光（例えばレーザ光）がシリコンからなるレンズ４を通して平行光化される。この信号光は、更に光導波路１３の光入射部に形成されたレンズ部材２１によって集光され、光導波路１３のコア２０へ効果的に入射される。入射した光は光導波路１３を導波し、光導波路１３の光出射部に形成されたレンズ部材２１によって平行光化されて、光導波路１３から出射される。そして、出射光はシリコンからなるレンズ４によって集光されて、受光素子２ｂに効果的に受光される。このように、光導波路１３を信号変調されたレーザ光等の伝送路として光伝送・通信システムを構築することができる。
【００６２】
従来例による、最も一般的な光ビーム成分の光路変更は、実装技術によりレンズ基体を発光素子に貼り付ける方法が適用されているが、実装の位置合わせ精度は、スループットを考慮しても数μｍオーダーである。また、三次元の実装になるため、レンズだけの実装ばらつきはばらつき値の３乗となる。さらに、複数点数の実装を行うため、前後の実装部品とのアライメントを考慮する必要もある。即ち、実装点数はできる限り少なくした方が最終製品の歩留りは向上することになる。
【００６３】
これに対し、本実施の形態によれば、本発明に基づく光電変換装置１を用いることにより、実装部品点数の削減になるため、歩留りをより向上させることができる。
【００６４】
また、従来例のようにレンズ基体を実装するためには何らかのガイドが必要であるが、本実施の形態によれば、本発明に基づく光電変換装置１を用いるのでガイド形成又は取り付けの工程を省略することができる。
【００６５】
次に、システムのトータル的な利点を示すと、まず、実装点数が減少するので、システムの製造ＴＡＴ（Turn around time）が速くなる。
【００６６】
また、実装点数が減少するので、システム全体のストレスバランスを最適化し易くなり、信頼性の高いシステムを構築できる。
【００６７】
また、前記光電変換素子としての発光素子２ａから光導波路１３への光結合ロスが低減できるので、発光素子２ａの出力を低減することができる。即ち、発光素子２ａをドライブさせるドライバーの消費電力を低減することができる。
【００６８】
また、発光素子２ａから光導波路１３への光結合ロスが低減でき、効率的に前記出射光を光導波路１３に導入することができるので、受光素子２ｂの光電変換効率が大きくなり、それに伴い、受光素子２ｂから出力される電流値が大きくなるため、電流を増幅するアンプの消費電力を低減することができる。
【００６９】
さらに、発光素子２ａから光導波路１３への光結合ロスが低減でき、効率的に光を光導波路１３に導入することができるので、出力側の受光素子の感度を落とすことができ（スペックを落とすことができ）、受光側のコスト低減ができる。
【００７０】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【００７１】
例えば、前記光導波部として前記光導波路を用いる例を挙げて説明したが、例えば光ファイバー等も適用可能である。
【００７２】
また、本発明に基づく光電変換装置は、ＬＳＩチップ間光伝送のアプリケーションだけでなく、光を用いた全てのシステムに適用可能である。
【図面の簡単な説明】
【００７３】
【図１】第１の実施の形態による、本発明に基づく光電変換装置の概略図である。
【図２】同、本発明に基づく光電変換装置の製造方法の一例を工程順に示す概略断面図である。
【図３】同、本発明に基づく光電変換装置の製造方法の一例を工程順に示す概略断面図である。
【図４】第２の実施の形態による、本発明に基づく光情報処理装置の概略断面図である。
【図５】従来例による、発光部から光導波路までの距離と、光損失との関係を示すグラフである。
【符号の説明】
【００７４】
１…光電変換装置、２…光電変換素子、２ａ…発光素子アレイ（発光素子）、
２ｂ…受光素子アレイ（受光素子）、３…素子基体、４…レンズ、４ａ…シリコン基体、
５、９…レジスト、６、６ａ…開口部、７…ＳＯＧ、８…アライメントマーク、
１０…グレーティングマスク、１１…露光部、１２…光情報処理装置、１３…光導波路、
１４…駆動素子、１５…インターポーザ、１６…はんだ、１７…貫通電極、
１８…プリント配線板、１９ａ、１９ｂ…クラッド、２０…コア、２１…レンズ部材
【図１】
2007019133.tif 000003
【図２】
2007019133.tif 000004
【図３】
2007019133.tif 000005
【図４】
2007019133.tif 000006
【図５】
2007019133.tif 000007