(57)【要約】【課題】小型化が可能な不揮発性メモリを備えた半導体装置を提供する。【解決手段】基板上に画素と不揮発性メモリとを備え、前記不揮発性メモリは、基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を酸化して得られる酸化膜と、前記酸化膜に接して形成されるコントロールゲイト電極と、を備え、前記画素と前記不揮発性メモリとは、前記基板上に一体形成される。このことによって上記課題が達成される。【選択図】図５
2007235147.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリと、画素とを有し、
前記不揮発性メモリは、
絶縁表面を有する基板上に設けられた第１の半導体活性層と、
前記第１の半導体活性層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたフローティングゲイト電極と、
前記フローティングゲイト電極上に設けられた酸化膜と、
前記酸化膜上に設けられたコントロールゲイト電極と、を備え、
前記画素は、薄膜トランジスタと画素電極とを有し、
前記薄膜トランジスタは、
前記絶縁表面を有する基板上に設けられた第２の半導体活性層と、
前記第２の半導体活性層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられたゲイト電極と、
前記第２の半導体活性層と接続された配線と、を備え、
前記不揮発性メモリ及び前記薄膜トランジスタ上に有機樹脂膜を有し、
前記有機樹脂膜上に前記画素電極を有することを特徴とする半導体装置。
【請求項２】
不揮発性メモリと、画素とを有し、
前記不揮発性メモリは、
絶縁表面を有する基板上に設けられた第１の半導体活性層と、
前記第１の半導体活性層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたフローティングゲイト電極と、
前記フローティングゲイト電極上に設けられた酸化膜と、
前記酸化膜上に設けられたコントロールゲイト電極と、を備え、
前記画素は、薄膜トランジスタと画素電極とを有し、
前記薄膜トランジスタは、
前記絶縁表面を有する基板上に設けられた第２の半導体活性層と、
前記第２の半導体活性層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられたゲイト電極と、
前記第２の半導体活性層と接続された配線と、を備え、
前記ゲイト電極及び前記コントロールゲイト電極上に、第１の層間絶縁膜を有し、
前記第１の層間絶縁膜上に前記配線を有し、
前記配線上に第２の層間絶縁膜を有し、
前記第２の層間絶縁膜上に前記画素電極を有し、
前記第１の層間絶縁膜は、酸化珪素膜と窒化珪素膜の積層でなり、
前記第２の層間絶縁膜は、有機樹脂膜でなることを特徴とする半導体装置。
【請求項３】
不揮発性メモリと、画素とを有し、
前記不揮発性メモリは、
絶縁表面を有する基板上に設けられた第１の半導体活性層と、
前記第１の半導体活性層上に設けられた第１の絶縁膜と、
前記第１の絶縁膜上に設けられたフローティングゲイト電極と、
前記フローティングゲイト電極上に設けられた酸化膜と、
前記酸化膜上に設けられたコントロールゲイト電極と、を備え、
前記画素は、薄膜トランジスタと画素電極とを有し、
前記薄膜トランジスタは、
前記絶縁表面を有する基板上に設けられた第２の半導体活性層と、
前記第２の半導体活性層上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられたゲイト電極と、
前記第２の半導体活性層と接続された配線と、を備え、
前記ゲイト電極及び前記フローティングゲイト電極上に、第１の層間絶縁膜を有し、
前記第１の層間絶縁膜上に前記配線を有し、
前記配線上に第２の層間絶縁膜を有し、
前記第２の層間絶縁膜上に前記画素電極を有し、
前記第１の層間絶縁膜は、酸化珪素膜と窒化珪素膜の積層でなり、
前記第２の層間絶縁膜は、有機樹脂膜でなることを特徴とする半導体装置。
【請求項４】
請求項３において、
前記配線と前記コントロールゲイト電極とは層間絶縁膜上に設けられた同一の配線層を用いて形成されたことを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第１の層間絶縁膜に設けられたコンタクトホールにおいて、前記配線は前記第２の半導体活性層と接続され、且つ前記コントロールゲイト電極は前記酸化膜を介して前記フローティングゲイト電極と重なることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記酸化膜は、前記フローティングゲイト電極を陽極酸化して得られた陽極酸化膜であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一において、
前記酸化膜は、前記フローティングゲイト電極を熱酸化して得られた酸化膜であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項５のいずれか一において、
前記フローティングゲイト電極と前記ゲイト電極は、Ｔａ又はＴａ合金を有し、
前記酸化膜は、前記Ｔａ又はＴａ合金を酸化して得られた酸化膜であることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、
前記第１の絶縁膜の厚さは１０〜５０ｎｍであり、前記第２の絶縁膜の厚さは５０〜２００ｎｍであることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記半導体装置を用いたことを特徴とするビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、パーソナルコンピュータ、携帯情報端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体表示装置に関する。特に、不揮発性メモリが画素や駆動回路などの周辺回路とともに、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に一体形成された半導体装置および半導体表示装置に関する。
【背景技術】
【０００２】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置され、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
従来のアナログ階調のアクティブマトリックス型液晶表示装置を図１４に示す。従来のアクティブマトリックス型液晶表示装置は、図１９に示すようにソース線側ドライバ２００１と、ゲート線側ドライバ２００２と、マトリクス状に配置された複数の画素ＴＦＴ２００３と、画像信号線２００４とを有している。
【０００５】
ソース線側ドライバおよびゲイト線側ドライバは、シフトレジスタやバッファ回路などを含み、近年アクティブマトリクス回路と同一基板上に一体形成される。
【０００６】
アクティブマトリクス回路には、ガラス基板上に形成されたアモルファスシリコンを利用した薄膜トランジスタが配置されている。
【０００７】
また、基板として石英を利用し、多結晶珪素膜でもって薄膜トランジスタを作製する構成も知られている。この場合、周辺駆動回路もアクティブマトリクス回路も石英基板上に形成される薄膜トランジスタでもって構成される。
【０００８】
また、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を用いた薄膜トランジスタを作製する技術も知られている。この技術を利用すると、ガラス基板にアクティブマトリクス回路と周辺駆動回路とを集積化することができる。
【０００９】
図１９に示すような構成においては、ソース線側ドライバのシフトレジスタ回路（水平走査用のシフトレジスタ）からの信号により、画像信号線２００４に供給される画像信号が選択される。そして対応するソース信号線に所定の画像信号が供給される。
【００１０】
ソース信号線に供給された画像信号は、画素の薄膜トランジスタにより選択され、所定の画素電極に書き込まれる。
【００１１】
画素の薄膜トランジスタは、ゲイト線側ドライバのシフトレジスタ（垂直走査用のシフトレジスタ）からゲイト信号線を介して供給される選択信号により動作する。
【００１２】
この動作をソース線側ドライバのシフトレジスタからの信号と、ゲイト線側ドライバのシフトレジスタからの信号とにより、適当なタイミング設定で順次繰り返し行うことによって、マトリクス状に配置された各画素に順次情報が書き込まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータにおいては、複数のソフトウエアを同時に起動したり、デジタルカメラからの映像を取り込んで加工したりと、多階調の液晶表示装置が要求されている。
【００１４】
また、ハイビジョン信号などのテレビ信号を写すことができる、大画面に対応した液晶プロジェクタの需要が高まってきている。この場合も、階調表示をいかに細かくできるか、かつ信号の高速処理ができるかなどが提供される画像の良否にかかっている。
【００１５】
階調表示の方法としては、ソース線にビデオ信号やテレビジョン信号などのアナログ信号を供給する場合（アナログ階調）と、パーソナルコンピュータなどからのデータ信号などのデジタル信号を供給する場合（デジタル階調）とがある。    
【００１６】
アナログ階調では、上述したようにソースドライバからの信号により、画像信号線に供給されるアナログ画像信号が順次選択され、対応するソース線に所定の画像信号が供給される。
【００１７】
デジタル階調では、画像信号線に供給されるデジタル信号が順次選択され、Ｄ／Ａ変換された後、対応するソース線に所定の画像信号が供給される。
【００１８】
液晶表示装置の場合、いずれの階調表示を用いる場合でも、液晶に印加する電圧（Ｖ）と透過光強度との間には、図２０の点線で示されるような関係がある。ただし、液晶表示装置は、ＴＮ（ツイストネマチック）モードで電圧が印加されていない時に明状態となるノーマリホワイトモードを用いているものとする。
【００１９】
図２０からもわかるように液晶に印加される電圧と透過光強度との間には、非線型の関係があり、印加する電圧に応じた階調表示を行うことが難しい。
【００２０】
上記のことを補うために、ガンマ補正という手段が取られている。ガンマ補正とは、画像信号をゲインさせ、印加電圧に応じて、透過光強度が線形的に変化するように補正するものであり、良好な階調表示を得屡ことができる。ガンマ補正を施した場合の、印加電圧と透過光強度との関係は図２０の実線で示される。
【００２１】
しかし、従来画像信号にガンマ補正を施すには、信号処理回路やメモリ回路などを備えたＩＣチップが別途必要である。また、大画面の表示を行うために、その他の補正回路および信号処理回路、およにそれに伴うメモリ回路が必要になってくる。上記の信号処理回路やメモリなどは、従来は、液晶パネルの外部にＩＣチップを設けることによって増設しなければならなかった。よって、商品の小型化が事実上不可能であった。
（発明に至る背景）
【００２２】
図２２および図２３（Ｂ）を参照する。図２２は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流との関係を示したグラフである。また、図２３（Ｂ）は、ＰチャネルＴＦＴの基板温度とゲイトリーク電流のピークとの関係を示したグラフである。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。
【００２３】
基板温度が上昇すると、ゲイトリーク電流のピークが小さくなっていくことがわかる。これは、基板の温度が上昇すると、ゲイト電極に蓄積されていた電荷（電子）の放電が促進されることを示すものと思われる。
【００２４】
ゲイトリーク電流はゲイト電極に電子が注入されることによって観測される電流であることがわかっており、この絶対量（ＩＧピーク）が減るということは注入された電子が温度上昇で活性化して放電されていることを意味している。この現象はいわゆるコンデンサと同じであり、電荷の充放電が可能であることを示唆するものと考えられる。
【００２５】
そこで、本願発明者は、この現象をフローティングゲイトを有する不揮発性メモリに適用させうることを見出した。
【００２６】
そこで本発明は、上記の事情を鑑みて、大画面で良好な階調表示が行える、小型化が可能な半導体表示装置、特に液晶表示装置を提供することを課題とする。    
【課題を解決するための手段】
【００２７】
本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、
前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００２８】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００２９】
本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３０】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３１】
本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリであって、前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３２】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３３】
本発明のある実施態様によると、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えた不揮発性メモリであって、前記半導体活性層のチャネル領域とソース・ドレイン領域は、直接接している不揮発性メモリが提供される。このことによって上記目的が達成される。
【００３４】
前記半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少なくてもよい。
【００３５】
本発明のある実施態様によると、絶縁基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、不揮発性メモリと、を少なくとも備えた半導体装置であって、前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面および側面に接して形成されるコントロールゲイト電極と、を少なくとも備えており、前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００３６】
本発明のある実施態様によると、基板上に複数の画素ＴＦＴがマトリクス状に配置された画素回路と、前記複数の画素ＴＦＴを駆動するＴＦＴで構成された駆動回路と、不揮発性メモリと、を少なくとも備えた半導体装置であって、前記不揮発性メモリは、絶縁基板上に形成される半導体活性層と、前記半導体活性層上に形成される絶縁膜と、前記絶縁膜上に形成されるフローティングゲイト電極と、前記フローティングゲイト電極を陽極酸化して得られる陽極酸化膜と、前記陽極酸化膜の上面のみに接して形成されるコントロールゲイト電極と、を少なくとも備えており、前記画素回路と前記駆動回路と前記不揮発性メモリとは、前記絶縁基板上に一体形成される半導体装置が提供される。このことによって上記目的が達成される。
【００３７】
前記半導体装置は、液晶表示装置であることを特徴としていてもよい。
【発明の効果】
【００３８】
本発明によると、不揮発性メモリが、画素ＴＦＴ、ドライバ回路、その他の周辺回路と同時に一体形成されるので、液晶表示装置の小型化、高性能化を図ることができる。また、作製した不揮発性メモリを、ガンマ補正を行うためのデータを記憶させておくこともでき、階調表示の良好な液晶表示装置が実現できる。
【実施例１】
【００３９】
本実施例では、信号処理の際使用するデータを記憶させておく不揮発性メモリをＳＯＩ（Ｓｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）技術を用いて絶縁基板上に、他の回路と共に一体形成した半導体表示装置について説明する。半導体表示装置の中でも、液晶表示装置について説明する。ここでいうシリコンは単結晶、あるいは実質的に単結晶である。
【００４０】
図１を参照する。図１には、本実施例の不揮発性メモリの回路図が示される。本実施例の不揮発性メモリは、複数のメモリセルとＸおよびＹアドレスデコーダ１０１、１０２、および周辺回路１０３、１０４によって構成されている。図１に示されるように、各ビット情報が記録されるメモリセル（記憶セル）は、２個のＴＦＴによって構成され、１つはフローティングゲイトを有するＰチャネルＦＡＭＯＳ（Ｆｌｏａｔｉｎｇ  ｇａｔｅ  Ａｖａｌａｎｃｈｅ  ｉｎｊｅｃｔｉｏｎ  ＭＯＳ）型ＴＦＴ（Ｔｒ１）であり、もう一つはＮチャネルスイッチングＴＦＴ（Ｔｒ２）である。２個のＴＦＴ（Ｔｒ１およびＴｒ２）は、ドレイン電極が互いに直列に接続されており、この直列接続回路によって１ビットのメモリセルを構成する。本実施例の不揮発性メモリには、このメモリセルが縦６４個×横６４個マトリクス状に配列されている。各メモリセルは１ビットの情報を記憶することができるので、本実施例の不揮発性メモリは、４０９６ビット（＝約４ｋビット）の記憶容量を有する。周辺回路１０３、１０４は、他の信号処理回路である。
【００４１】
各列に配置されているメモリセルは、Ａ０、Ｂ０〜Ａ６３、Ｂ６３によって構成される信号線に、その両端が接続されている。また、各行に配列されているメモリセルは、信号線Ｃ０、Ｄ０〜Ｃ６３、Ｄ６３に各メモリセルのゲイト電極が接続されている。なお図１に示されるように、本実施例では、不揮発性メモリを構成するメモリセルに（０、０）、（１、０）、（６３、６３）といった符号が付けられている。
【００４２】
各信号線Ａ０、Ｂ０〜Ａ６３、Ｂ６３、およびＣ０、Ｄ０〜Ｃ６３、Ｄ６３は、それぞれＹアドレスデコーダ１０２、およびＸアドレスデコーダ１０１に接続されている。このＸアドレスデコーダ１０１およびＹアドレスデコーダ１０２によって、メモリセルのアドレスが指定され、データの書き込みあるいは読み出しが行われる。
【００４３】
次に、不揮発性メモリの動作について、メモリセル（１、１）を例にとって説明する。
【００４４】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【００４５】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【００４６】
以上の動作を下の表にまとめる。
【００４７】
【表１】
2007235147.tif 000003
【００４８】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射するか、あるいは熱をかけることによって消去できる。
【００４９】
次に、本実施例の不揮発性メモリを備えた半導体装置の作製方法について説明する。半導体装置の中でも、特に液晶表示装置の作製方法について説明する。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。
【００５０】
本実施例では絶縁表面を有する基板上に複数のＴＦＴを形成し、画素領域のマトリクス回路とドライバ回路を含む周辺回路とをモノリシックに構成する例を図２〜図５に示す。なお、本実施例では、ガンマ補正データを記憶する不揮発性メモリは、フローティングゲイトを有するＰチャネルＦＡＭＯＳ回路とそのスイッチング素子を含んでおり、この不揮発性メモリと画素ＴＦＴの作製工程について説明する。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【００５１】
図２を参照する。まず、絶縁表面を有する基板として石英基板２０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【００５２】
２０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【００５３】
本実施例の場合、非晶質珪素膜２０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【００５４】
なお、非晶質珪素膜２０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜２０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【００５５】
次に、非晶質珪素膜２０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【００５６】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜４０３を形成する。マスク絶縁膜２０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【００５７】
そして、非晶質珪素膜２０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層２０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図２（Ａ））。
【００５８】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００５９】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜２０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【００６０】
この時、非晶質珪素膜２０２の結晶化はニッケルを添加した領域２０５および２０６で発生した核から優先的に進行し、基板２０１の基板面に対してほぼ平行に成長した結晶領域２０７および２０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図２（Ｂ））。
【００６１】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【００６２】
結晶化のための加熱処理が終了したら、マスク絶縁膜２０３を除去してパターニングを行い、横成長領域２０７および２０８でなる島状半導体層（活性層）２０９、２１０、および２１１を形成する（図２（Ｃ））。
【００６３】
ここで２０９はＰチャネルＦＡＭＯＳ型ＴＦＴの活性層、２１０はＮチャネルスイッチングＴＦＴの活性層、２１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【００６４】
活性層２０９、２１０、および２１１を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜２１２を成膜する。このゲイト絶縁膜の厚さは、１０〜２００ｎｍとする。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１０〜５０ｎｍとし、他のゲイト絶縁膜の厚さは、５０〜２００ｎｍとしてもよい。なお、このゲイト絶縁膜には、ＳｉＯ2 、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【００６５】
そして、次に図２（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００６６】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【００６７】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【００６８】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層２０９、２１０、および２１１の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【００６９】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００７０】
この工程においては活性層２０９、２１０、および２１１中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。そして、この工程により活性層２０９、２１０、および２１１中のニッケルの濃度は５×１０17ａｔｏｍｓ／ｃｍ3 以下にまで低減される。
【００７１】
なお、５×１０17ａｔｏｍｓ／ｃｍ3 という値はＳＩＭＳ（質量二次イオン分析）の検出下限である。本発明者らが試作したＴＦＴを解析した結果、１×１０18ａｔｏｍｓ／ｃｍ3 以下（好ましくは５×１０17ａｔｏｍｓ／ｃｍ3 以下）ではＴＦＴ特性に対するニッケルの影響は確認されなかった。ただし、本明細書中における不純物濃度は、ＳＩＭＳ分析の測定結果の最小値でもって定義される。    
【００７２】
また、上記加熱処理により活性層２０９、２１０、および２１１とゲイト絶縁膜２１２の界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜２１２の膜厚は増加する。この様にして熱酸化膜を形成すると、非常に界面準位の少ない半導体／絶縁膜界面を得ることができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）を防ぐ効果もある。
【００７３】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜２１２の膜質の向上を図ることも有効である。
【００７４】
なお、ＳＩＭＳ分析により活性層２０９、２１０、および２１１中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3 〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層２０９、２１０、および２１１と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【００７５】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【００７６】
次に、図３を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型２１３、２１４、および２１５を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図３（Ａ））。なお、後に２１３の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【００７７】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜２１６、２１７、および２１８、無孔性の陽極酸化膜２１９、２２０、および２２１、ゲイト電極２２２、２２３、および２２４を形成する（図３（Ｂ））。
【００７８】
こうして図３（Ｂ）の状態が得られたら、次にゲイト電極２２２、２２３、および２２４、多孔性の陽極酸化膜２１６、２１７、および２１８をマスクとしてゲイト絶縁膜２１２をエッチングする。そして、多孔性の陽極酸化膜２１６、２１７、および２１８を除去して図３（Ｃ）の状態を得る。なお、図３（Ｃ）において２２５、２２６、および２２７で示されるのは加工後のゲイト絶縁膜である。
【００７９】
次に、ゲイト電極４２２分断し、フローティングゲイトを作製する（図３（Ｄ））。
【００８０】
次に図４を参照する。図４に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【００８１】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ- 領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3 以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3 以上）となるように調節する。
【００８２】
さらに、２回目の不純物添加を低加速電圧１０ｋe Ｖ程度で行い、 ｎ+ 領域を形成する。この時は、 加速電圧が低いので、 ゲイト絶縁膜がマスクとして機能する。また、このｎ+ 領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【００８３】
以上の工程を経て、Ｎ型ＴＦＴのソース領域２２８、ドレイン領域２２９、低濃度不純物領域２３０、チャネル形成領域２３１が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域２３２、ドレイン領域２３３、低濃度不純物領域２３４、チャネル形成領域２３５が確定する（図４（Ａ））。本実施例では、半導体活性層のチャネル形成領域では、不対結合手の数がソース・ドレイン領域よりも少ない。これは、チャネル形成領域が、単結晶、あるいは実質的に単結晶となっていると考えられる。
【００８４】
なお、図４（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【００８５】
次に、図４（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク２３６を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。ボロンの他に、Ｇａ、Ｉｎなどを用いてもよい。
【００８６】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。このｐ-領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるよう
に調節する。
【００８７】
こうしてＰ型ＴＦＴのソース領域２３７、ドレイン領域２３８、低濃度不純物領域２３９、チャネル形成領域２４０が形成される（図４（Ｂ））。この低濃度不純物領域は、Ｐイオン濃度が１×１０17ａｔｏｍｓ／ｃｍ3以上（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以上）となるように調節する。こうすることによって、インパクトイオナイゼイションが起こりやすくなる場合がある。
【００８８】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００８９】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極２４１を作製する。このコントロールゲイト電極２４１は、無孔性の陽極酸化膜２１９の上面および側面に接するように形成される。よって、コントロールゲイト電極２４１とフローティングゲイト電極２２２’は、絶縁性が保持されている。
【００９０】
次に、層間絶縁膜２４２として酸化珪素膜と窒化珪素膜との積層膜を形成した（図４（Ｄ））。図４（Ｄ）のＦＡＭＯＳ型ＴＦＴを上面から見た図を図４（Ｅ）に示す。
【００９１】
次に図５を参照する。層間絶縁膜２４２にコンタクトホールを形成した後、ソース電極２４３、２４４、および２４５、ドレイン電極２４６、２４７を形成して図５（Ａ）に示す状態を得る。
【００９２】
次に、有機性樹脂膜でなる第２の層間絶縁膜２４９を０．５〜３μｍの厚さに形成する（図５（Ｂ））。この有機性樹脂膜としてはポリイミド、アクリル、ポリアミド、ポリイミドアミドなどが用いられ得る。この第２の層間絶縁膜２４９に有機性樹脂膜を用いることの利点は、（１）成膜方法が簡単であること、（２）膜厚を容易に厚くできること、（３）比誘電率が低いので寄生容量を低減できること、（４）平坦性に優れていること、などが挙げられる。
【００９３】
次に、ブラックマスク２５０を形成する（図５（Ｂ））。
【００９４】
次に、酸化珪素膜、窒化珪素膜、有機性樹脂膜のいずれかあるいはこれらの積層膜からなる第３の層間絶縁膜２５１を０．１〜０．３μｍの厚さに形成する。そして、層間絶縁膜２５１にコンタクトホールを形成し、成膜した導電膜をパターニングすることにより画素電極２５２を形成する。本実施例は、透過型の液晶表示装置を例に示すため画素電極２５２を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【００９５】
図５（Ｂ）の構成では、層間絶縁膜２５１を介して、画素電極２５２とブラックマスク２５０とが重畳する領域で補助容量が形成される。
【００９６】
なお、図５（Ｂ）に示すような構成では、広い面積を占めやすい補助容量をＴＦＴの上に形成することで開口率の低下を防ぐことが可能である。また、誘電率の高い窒化珪素膜を適切な厚さで用いると、少ない面積で非常に大きな容量を確保することが可能である。
【００９７】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【００９８】
次に、図５（Ｃ）を参照しながら、上記の工程によって作製されたアクティブマトリクス基板をもとに、液晶パネルを作製する工程を説明する。
【００９９】
図５（Ｂ）の状態のアクティブマトリクス基板に配向膜２５３を形成する。本実施例では、配向膜２５３には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板２５４、透明導電膜２５５、配向膜２５６とで構成される。
【０１００】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０１０１】
なお、対向基板には必要に応じてブラックマスクやカラーフィルタなどが形成されるが、ここでは省略する。
【０１０２】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（図示せず）などを介して貼り合わせる。その後、両基板の間に液晶材料２５７を注入し、封止剤（図示せず）によって完全に封止する。よって、図５（Ｃ）に示すような透過型の液晶パネルが完成する。
【０１０３】
なお、本実施例では、液晶パネルが、ＴＮモードによって表示を行うようにした。そのため、１対の偏光板（図示せず）がクロスニコル（１対の偏光板が、それぞれの偏光軸を直交させるような状態）で、液晶パネルを挟持するように配置された。
【０１０４】
よって、本実施例では、液晶パネルの画素ＴＦＴに電圧が印加されていないとき明状態となる、ノーマリホワイトモードで表示を行うことが理解される。
【０１０５】
図６にＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子を示す。
【０１０６】
また、本実施例の液晶パネルの外観を図７に簡略化して示す。図７において、７０１は石英基板、７０２は画素マトリクス回路、７０３はソース信号線側ドライバ回路、７０４はゲイト信号線側ドライバ回路、７０５は信号処理回路などのロジック回路および不揮発性メモリ回路である。７０６は対向基板、７０７は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｉｔ）端子である。一般的に、液晶モジュールと呼ばれるのはＦＰＣを取り付けた液晶パネルである。
【０１０７】
ロジック回路７０５は広義的にはＴＦＴで構成される論理回路全てを含むが、ここでは従来から画素マトリクス回路、ドライバ回路と呼ばれている回路と区別するため、それ以外の信号処理回路を指す。
【０１０８】
なお、本実施例の不揮発性メモリには、画像信号にガンマ補正する為のデータが記憶されている。これは、液晶表示装置固有のデータであり、製造後ガンマ補正のデータを作成する際に不揮発性メモリに書き込まれる。
【０１０９】
また、不揮発性メモリに用いられているＦＡＭＯＳ型ＴＦＴのフローティングゲイト、および／またはコントロールゲイトにＳｉを用いた場合にも、不揮発性メモリは周辺回路やロジック回路と同一構造を有し、本発明が適用できる。
【０１１０】
本実施例の不揮発性メモリは、フローティングゲイト電極を作製する際に生じた無孔性の陽極酸化膜を介して、コントロールゲイト電極が形成されている。
【０１１１】
図８に示すようにコントロールゲイト電極−フローティング電極間の容量をＣ１、印加される電圧をＶ１、フローティング電極−活性層間の容量をＣ２、ゲイト電圧をＶｃ、ドレイン電圧をＶｄとし、ソースをＧＮＤにおとすと、フローティングゲイト電極には、容量分割電圧Ｖｆが発生し、Ｖｆは下記の数式で表される。
【０１１２】
【数１】
2007235147.tif 000004
【０１１３】
本実施例ではフローティングゲイト−コントロールゲイト間の容量Ｃ３が大きので、Ｖｆが大きくなり、フローティングゲイト電極にキャリアが注入されやすい。
【実施例２】
【０１１４】
本実施例では、ＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極の作製工程が実施例１とは異なる。その他の工程は同じであるので、実施例１を参照し、本実施例では説明を省略する。なお、本実施例の液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲイト電極を備えた回路について、その作製工程を説明するが、ダブルゲイト型のような複数のゲイト電極を備えた回路も同様に作製することができる。
【０１１５】
図９を参照する。実施例１の図４（Ｂ）の工程を終えた状態が図９（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。図９（Ａ）において、９０１は下地基板、９０３はＰチャネルＦＡＭＯＳ型ＴＦＴののソース領域、９０２はドレイン領域、９０４は低濃度不純物領域、９０５はチャネル形成領域、９０６はゲイト絶縁膜、９０７はフローティングゲイト電極、９０８は無孔性の陽極酸化膜である。また、９０９はＮチャネル型ＴＦＴのソース領域、９１０はドレイン領域、９１１は低濃度不純物領域、９１２はチャネル形成領域、９１３はゲイト絶縁膜、９１４はゲイト電極、９１５は無孔性の陽極酸化膜である。また、９１６は画素ＴＦＴを構成するＮチャネル型ＴＦＴのソース領域、９１７はドレイン領域、９１８は低濃度不純物領域、９１９はチャネル形成領域、９２０はゲイト絶縁膜、９２１はゲイト電極、９２２は無孔性の陽極酸化膜である。
【０１１６】
図９（Ｂ）に示すように、層間絶縁膜９２３として酸化珪素膜と窒化珪素膜との積層膜を形成する。
【０１１７】
次に図９（Ｃ）を参照する。層間絶縁膜９２３にコンタクトホールを形成した後、ソース電極９２４、９２５、および９２６、ドレイン電極９２７および９２８、およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極９２９を形成する。
【０１１８】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜９０８に接続されている。
【０１１９】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。    
【０１２０】
本実施例の方法に従うと、ＦＡＭＯＳ型ＴＦＴを含む不揮発性メモリを有する液晶表示装置は、工程を増やすことなく作製され得る。
【実施例３】
【０１２１】
図２１および図２３を参照する。図２１には、本実施例１で作製されたＴＦＴの第１回目のボロンドーズ量を変化させた時のゲイトリーク電流ＩＧの変化が示されている。なお、ＶＤはドレイン電圧、ＩＤはドレイン電流、ＶＧはゲイト電圧である。
【０１２２】
図２１より、図２１（Ａ）〜（Ｅ）では、第１回目のボロンのドーズ量を０〜６×１０13ａｔｏｍｓ／ｃｍ2 とした場合のグラフである。このとき、ゲイトリーク電流値には、ピーク値（ＩＧ（ｐｅａｋ）と示す）が存在する。これらのグラフより、第１回目のボロンのドーズ量が多くなると、ゲイトリーク電流のピーク値が大きくなっていることがわかる。よって、低濃度不純物領域が無い方が、ゲイトリーク電流が多くなり、フローティングゲイト電極にキャリアが注入されやすいことがわかる。
【０１２３】
なお、図２３（Ａ）は、第１回目のボロンのドーズ量と、ゲイトリーク電流のピークとの関係を示すグラフである。
【０１２４】
本実施例では、第１回目のボロンのドーズ量が多い時に、ゲイトリーク電流が大きくなることより、ＦＡＭＯＳ型ＴＦＴに低濃度不純物領域を設けないようにすることにした。
【０１２５】
本実施例では、ＦＡＭＯＳ型ＴＦＴの不純物イオンの添加工程が実施例１とは異なる。なお、以下に示す液晶表示装置では、本実施例の不揮発性メモリが、ガンマ補正のデータを記憶する記憶手段として用いられている。なお、ドライバ等の周辺回路に代表的に用いられるＣＭＯＳ回路も同様に作製され得る。
【０１２６】
図１０を参照する。実施例１の図３（Ｄ）の工程（フローティングゲイトの作製）を終えた状態が図１０（Ａ）に示される。図９（Ａ）に示される以前の工程については、実施例１を参照することができる。
【０１２７】
図１０（Ａ）において、１００１は下地基板、１００２、１００３、および１００４は島状半導体層（活性層）、１００５、１００６、および１００７はゲイト絶縁膜、１００８、１００９、および１０１０はゲイト電極（ただし、１００８はＦＡＭＯＳ型ＴＦＴのフローティングゲイト）、１０１１、１０１２、および１０１３は無孔性の陽極酸化膜である。
【０１２８】
まず、ＦＡＭＯＳ型ＴＦＴの不純物添加を行う。不純物の添加には、本実施例ではＢ（ボロン）を用いる。その他、Ｇａ、Ｉｎ等を用いてもよい。加速電圧８０ｋｅＶ程度で不純物の添加を行うことによって、ソース領域１０１４、ドレイン領域１０１５、およびチャネル領域１０１６が形成される。またこの時、他の部分にはレジストマスク１０１７が存在するようにしておくことによって、他の領域には不純物の添加が行われないようにする。
【０１２９】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴ以外に不純物の添加を行う。本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形
成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／ｃｍ3〜１×
１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１３０】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１３１】
以上の工程を経て、Ｎ型ＴＦＴのソース領域１０１９、ドレイン領域１０２０、低濃度不純物領域１０２１、チャネル形成領域１０２２が形成される。また、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１０２３、ドレイン領域１０２４、低濃度不純物領域１０２５、チャネル形成領域１０２６が確定する（図１０（Ｃ））。
【０１３２】
なお、図１０（Ｃ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１３３】
次に、図１０（Ｄ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１０２７を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。なお、図１０（Ｄ）にはＦＡＭＯＳ型ＴＦＴ以外のＰチャネル型ＴＦＴは図示されていない。
【０１３４】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１３５】
こうしてＰ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、およびチャネル形成領域が形成される（図１０（Ｄ））。
【０１３６】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１３７】
次に、ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１０２８を作製する。このコントロールゲイト電極１０２８は、無孔性の陽極酸化膜１０１１を囲むように作製される（図１１（Ａ））。よって、コントロールゲイト電極１０２８とフローティングゲイト電極１００８は、絶縁性が保持されている。
【０１３８】
次に、層間絶縁膜１０２９として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１１（Ｂ））。
【０１３９】
次に図１１（Ｃ）を参照する。層間絶縁膜１０２９にコンタクトホールを形成した後、ソース電極１０３０、１０３１、および１０３２、ドレイン電極１０３３、１０３４を形成して図１１（Ｃ）に示す状態を得る。
【０１４０】
以後は、実施例１の図５（Ｂ）以降に示された工程を行う。
【０１４１】
完成した本実施例の液晶パネルの断面図を図１２に示す。図１２には、ＦＡＭＯＳ型ＴＦＴを含むメモリセル、画素ＴＦＴ、ロジック回路が、同一基板上に一体形成されている様子が示されている。なお、ロジック回路は実施例１と同様ＣＭＯＳ回路が代表的に示されている。
【０１４２】
図１２にも示されているように、メモリセルＰチャネルＦＡＭＯＳ型ＴＦＴの半導体活性層領域には、低濃度不純物領域が形成されていない（他のＴＦＴには低濃度不純物領域１２０１、１２０２、１２０３、および１２０４が形成されている）。よって、フローティングゲイト電極にキャリアの注入が起こりやすくなり、優れたメモリの機能が実現される。
【実施例４】
【０１４３】
本実施例では、メモリセルを構成するＦＡＭＯＳ型ＴＦＴとスイッチングＴＦＴとの両方をＰチャネル型ＴＦＴで作製した。なお、メモリのデコーダ部や他のロジック回路を構成するＴＦＴは、Ｎチャネル型およびＰチャネル型で構成される。なお、説明を省略する工程に関しては、実施例１を参照することができる。  
【０１４４】
図１３を参照する。まず、絶縁表面を有する基板として石英基板１３０１を準備する。石英基板の代わりに熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板を用いても良い。
【０１４５】
１３０２は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜１００ｎｍ（好ましくは２０〜８０ｎｍ）となる様に調節する。こうすることによって、ＦＡＭＯＳ型ＴＦＴにおいて、インパクトイオナイゼイションが起こりやすくなり、フローティングゲイトにキャリアの注入がされやすくなる。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。なお、ＦＡＭＯＳ型ＴＦＴのは非晶質珪素膜の最終的な膜厚が１０〜４００ｎｍ、他のＴＦＴの最終的な膜厚が２０〜８０ｎｍとしてもよい。この場合、選択酸化法などによって、それぞれの所望の膜厚を得ることができる。
【０１４６】
本実施例の場合、非晶質珪素膜１３０２中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3 未満（好ましくは１×１０18ａｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不純物がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【０１４７】
なお、非晶質珪素膜１３０２中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜１３０２の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【０１４８】
次に、非晶質珪素膜１３０２の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報の実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【０１４９】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜１３０３を形成する。マスク絶縁膜１３０３は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置を調整することによって結晶領域の位置を決定することができる。
【０１５０】
そして、非晶質珪素膜１３０２の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層１３０４を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図１３（Ａ））。
【０１５１】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１５２】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜１３０２の結晶化を行う。本実施例では窒素雰囲気で５７０℃で１４時間の加熱処理を行う。
【０１５３】
この時、非晶質珪素膜１３０２の結晶化はニッケルを添加した領域１３０５および１３０６で発生した核から優先的に進行し、基板１３０１の基板面に対してほぼ平行に成長した結晶領域（横成長領域）１３０７および１３０８が形成される。この結晶領域２０７および２０８を横成長領域と呼ぶ（図１３（Ｂ））。
【０１５４】
結晶化のための加熱処理が終了したら、マスク絶縁膜１３０３を除去してパターニングを行い、横成長領域１３０７および１３０８でなる島状半導体層（活性層）１３０９および１３１０を形成する（図１３（Ｃ））。
【０１５５】
ここで１３０９はＰチャネルＦＡＭＯＳ型ＴＦＴおよびスイッチングＴＦＴの活性層、１３１０は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１５６】
活性層１３０９および１３１０を形成したら、その上に珪素を含む絶縁膜でなるゲイト絶縁膜１３１１を成膜する。なお、ＦＡＭＯＳ型ＴＦＴのゲイト絶縁膜の厚さは、１００〜５００とし、他のゲイト絶縁膜の厚さは、５００〜２０００としてもよい。なお、このゲイト絶縁膜には、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどが用いられてもよい。
【０１５７】
そして、次に図１３（Ｄ）に示す様に触媒元素（ニッケル）を除去または低減するための加熱処理（触媒元素のゲッタリングプロセス）を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【０１５８】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を７００℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。
【０１５９】
そのため本実施例ではこの加熱処理を７００℃を超える温度で行い、好ましくは８００〜１０００℃（代表的には９５０℃）とし、処理時間は０．１〜６ｈｒ、代表的には０．５〜１ｈｒとする。
【０１６０】
なお、本実施例では酸素雰囲気中に対して塩化水素（ＨＣｌ）を０．５〜１０体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、９５０℃で、３０分の加熱処理を行う例を示す。ＨＣｌ濃度を上記濃度以上とすると、活性層１３０９および１３１０の表面に膜厚程度の凹凸が生じてしまうため好ましくない。
【０１６１】
また、ハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、代表的にはＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3、Ｆ2、Ｂｒ2等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【０１６２】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０℃で１時間程度の加熱処理を行なうことで、ゲイト絶縁膜１３１１の膜質の向上を図ることも有効である。
【０１６３】
なお、ＳＩＭＳ分析により活性層１３０９および１３１０中にはゲッタリング処理に使用したハロゲン元素が、１×１０15ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3 の濃度で残存することも確認されている。また、その際、活性層１３０９および１３１０と加熱処理によって形成される熱酸化膜との間に前述のハロゲン元素が高濃度に分布することがＳＩＭＳ分析によって確かめられている。
【０１６４】
また、他の元素についてもＳＩＭＳ分析を行った結果、代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（典型的には１×１０18ａｔｏｍｓ／ｃｍ3 以下）であることが確認された。
【０１６５】
次に、図１４を参照する。図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型１３１２、１３１３、および１３１４を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる（図１４（Ａ））。なお、後に１３１２の一部は、ＰチャネルＦＡＭＯＳ型ＴＦＴのフローティングゲイトとなる。
【０１６６】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜１３１５、１３１６、および１３１７、無孔性の陽極酸化膜１３１８、１３１９、および１３２０、ゲイト電極１３２１、１３２２、および１３２３（図１４（Ｂ））。
【０１６７】
こうして図１４（Ｂ）の状態が得られたら、次にゲイト電極１３２１、１３２２、および１３２３、多孔性の陽極酸化膜１３１５、１３１６、および１３１７をマスクとしてゲイト絶縁膜１３１１をエッチングする。そして、多孔性の陽極酸化膜１３１５、１３１６、および１３１７を除去して図１４（Ｃ）の状態を得る。なお、図１４（Ｃ）において１３２１、１３２２、および１３２３で示されるのは加工後のゲイト絶縁膜である。
【０１６８】
次に、ゲイト電極１３２１を分断し、フローティングゲイト電極１３２１’を作製する（図１４（Ｄ））。
【０１６９】
次に図１５を参照する。図１５に示す工程では、一導電性を付与する不純物元素の添加を行う。不純物元素としてはＮ型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）を用いれば良い。
【０１７０】
本実施例では、不純物添加を２回の工程に分けて行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。このｎ-領域は、Ｐイオン濃度が１×１０18ａｔｏｍｓ／
ｃｍ3〜１×１０19ａｔｏｍｓ／ｃｍ3となるように調節する。
【０１７１】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲイト絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１７２】
以上の工程を経て、Ｎ型ＴＦＴのソース領域、ドレイン領域、低濃度不純物領域、チャネル形成領域（いずれも図示せず）が形成され、画素ＴＦＴを構成するＮ型ＴＦＴのソース領域１３２４、ドレイン領域１３２５、低濃度不純物領域１３２６、およびチャネル形成領域１３２７が確定する（図１５（Ａ））。
【０１７３】
なお、図１５（Ａ）に示す状態ではＰ型ＴＦＴの活性層もＮ型ＴＦＴの活性層と同じ構成となっている。
【０１７４】
次に、図１５（Ｂ）に示すように、Ｎ型ＴＦＴを覆ってレジストマスク１３２８を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１７５】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎ型をＰ型に反転させる必要があるため、前述のＰイオンの添加濃度の数倍程度の濃度のＢ（ボロン）イオンを添加する。
【０１７６】
こうしてＰ型ＴＦＴのソース・ドレイン領域１３２９、１３３０、および１３３１、低濃度不純物領域１３３２および１３３３、およびチャネル形成領域１３３２、１３３３が形成される（図１５（Ｂ））。
【０１７７】
以上の様にして活性層が完成したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【０１７８】
次に、層間絶縁膜１３３６として酸化珪素膜と窒化珪素膜との積層膜を形成した（図１５（Ｃ））。
【０１７９】
次に、層間絶縁膜１３３６にコンタクトホールを形成した後、ソース・ドレイン電極１３３７、１３３８、１３３９、および１３４０，およびＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極１３４１を形成する。
【０１８０】
ＰチャネルＦＡＭＯＳ型ＴＦＴのコントロールゲイト電極は、無孔性の陽極酸化膜１３１８の上面に接続されている。
【０１８１】
以後、実施例１の工程に従って、有機性樹脂膜でなる第２の層間絶縁膜（図示せず）を形成する。以後の工程についても、実施例１の工程に従うものとする。    
【０１８２】
ここで、図１６（Ａ）に、本実施の不揮発性メモリの回路図を示す。図１６（Ｂ）は、図１６（Ａ）におけるＡ−Ａ’の断面図を示し、図１６（Ｃ）は、図１６（Ａ）の等価回路図を示す。
【０１８３】
図１６（Ａ）において、１３０１〜１３０４は半導体層であり、ＴＦＴＴｒ１〜Ｔｒ８を構成している。１３０５〜１３０８は第１の配線層であり、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極、ゲイト信号線の配線、およびＴｒ１、Ｔｒ３、Ｔｒ５、Ｔｒ７のゲイト信号線の配線として利用している。なお、Ｔｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のフローティングゲイト電極１３１３〜１３１６は、第１の配線層と同時に形成され、パターンニングされたのちにフローティングの状態となる。なお、１３０９〜１３１２は、Ｔｒ２、Ｔｒ４、Ｔｒ６、およびＴｒ８のゲイト電極である。１３１７〜１３２４は第２の配線層であり、各Ｔｒのソース・ドレイン領域に接続される信号線として、またＴｒ１、Ｔｒ３、Ｔｒ５、およびＴｒ７のコントロールゲイト電極として用いられる。また、図中において、１３２５で示したように黒く塗りつぶされている部分は、その下部の配線あるいは半導体層とコンタクトをとっていることを示している。なお、図中において同一柄の配線は全て同一の配線層である。
【０１８４】
なお、本実施例の不揮発性メモリの動作について、図１６（Ｃ）を参照して説明する。なお、本実施例の不揮発性メモリも、実施例１に示したような、マトリクス状に配置された構造を有する。また、図１６（Ｃ）では、信号線にはＡ０、Ｂ０、Ｃ０、Ｄ０、Ａ１、Ｂ１、Ｃ１、およびＤ１という符号が付けられている。また、メモリセルには、（０、０）〜（１、１）の符号が付けられている。ここでは、メモリセル（１、１）を例にとって、その動作を説明する。
【０１８５】
まず、メモリセル（１、１）にデータを書き込む場合、信号線Ｃ１には５０Ｖの高電圧が印加される。また、信号線Ｄ１は−５Ｖの電圧が印加される。そこで信号線Ｂ１をＧＮＤにおとし、Ａ１に−５Ｖの電圧を印加すると、Ｔｒ１のフローティングゲイトに電荷が蓄積される。Ｔｒ１のフローティングゲイトに蓄積された電荷は保持される。
【０１８６】
次に、メモリセル（１、１）からデータを読み出す場合、信号線Ｃ１には０Ｖが印加され、Ｄ１には−５Ｖが印加される。そしてＢ１をＧＮＤにおとすと、記憶されていた信号がＡ１から読み出される。
【０１８７】
以上の動作を下の表にまとめる。
【０１８８】
【表２】
2007235147.tif 000005
【０１８９】
なお、メモリセルに記憶されている記憶内容は、Ｘ線、紫外線、あるいは電子線などを不揮発性メモリに照射することによって消去できる。
【実施例５】
【０１９０】
本実施例では、メモリに蓄積されたキャリアを電気的に消去できる、ＥＥＰＲＯＭについて述べる。
【０１９１】
図１８を参照する。図１８（Ａ）には、本実施例のＥＥＰＲＯＭの構成が示されている。１９０１は、Ｐ型ＴＦＴのチャネル領域、１９０２、１９０３は、ソース・ドレイン領域、１９０４はゲイト絶縁膜、１９０５はフローティングゲイト電極、１９０６は陽極酸化膜、１９０７はソース電極、１９０８はコントロール電極、１９０９はスイッチングＴＦＴの低濃度不純物領域、１９２０はチャネル領域、１９２１はゲイト絶縁膜、１９２３はゲイト電極、１９２４は陽極酸化膜、１９２６は層間膜である。
【０１９２】
本実施例のＥＥＰＲＯＭをマトリクス状に配置したメモリを、図１８（Ｂ）に示す。１９２７、１９２８は、それぞれアドレスデコーダである。
【０１９３】
本実施例のメモリの動作を下記の表に示す。
【０１９４】
【表３】
2007235147.tif 000006
【０１９５】
なお、本実施例のメモリは、上記実施例１〜５で説明したような、半導体表示装置に用いられる。
【実施例６】
【０１９６】
本実施例では、実施例１で説明した作製において、ゲイト電極にＴａ（タンタル）またはＴａ合金を用いた場合について説明する。
【０１９７】
ＴａまたはＴａ合金をゲイト電極に用いると、約４５０℃から約６００℃で熱酸化することができ、Ｔａ2 Ｏ 3等の膜質の良い酸化膜がゲイト電極上に形成される。この酸化膜は、上記実施例１で説明した、Ａｌ（アルミニウム）をゲイト電極として用いたときに形成される酸化膜よりも膜質は良いことがわかっている。
【０１９８】
このことは、絶縁膜の耐圧評価の一つであるＪ−Ｅ特性（電流密度−電界強度特性）において、ＴａまたはＴａ合金の酸化膜がＡｌの酸化膜よりも良い特性を有することによってわかった。
【０１９９】
また、Ｔａ2 Ｏ 3は、比誘電率が１１．６前後であり、フローティングゲイト−コントロールゲイト間の容量Ｃ３（実施例１の数式参照）が大きいので、Ａｌをゲイト電極に用いた場合に比較してフローティングゲイトに電荷が注入されやすいという利点もある。
【０２００】
また、Ｔａをゲイト電極に用いた場合、上記実施例で行ったように陽極酸化することもできる。
【０２０１】
なお、上記実施例１〜５においてゲイト電極にＴａまたはＴａ合金を用いることができる。
【実施例７】
【０２０２】
上記実施例１〜６で説明した液晶表示装置は、液晶表示装置を組み込んだ半導体表示装置に用いられる。このような半導体装置には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１７に示す。
【０２０３】
図１７（Ａ）はモバイルコンピュータであり、本体１７０１、カメラ部１７０２、受像部１７０３、操作スイッチ１７０４、液晶表示装置１７０５で構成される。
【０２０４】
図１７（Ｂ）はヘッドマウントディスプレイであり、本体１８０１、液晶表示装置１８０２、バンド部１８０３で構成される。
【０２０５】
図１７（Ｃ）は、フロント型プロジェクタであり、本体１９０１、光源１９０２、液晶表示装置１９０３、光学系１９０４、スクリーン１９０５で構成される。
【０２０６】
図１７（Ｄ）は携帯電話であり、本体２００１、音声出力部２００３、音声入力部２００３、液晶表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。
【０２０７】
図１７（Ｅ）はビデオカメラであり、本体２１０１、液晶表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。
【実施例８】
【０２０８】
なお、上記実施例１〜７では、表示媒体として液晶を用いる場合について説明してきたが、本発明の半導体表示装置に、液晶と高分子との混合層を用い、いわゆる高分子分散型液晶表示装置とすることもできる。また、本発明を、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を備えた表示装置に用いてもよい。例えば、エレクトロルミネセンス素子などを表示媒体として備えた表示装置に用いてもよい。この場合も、メモリや周辺回路などを含むアクティブマトリクス基板の作製には、実施例１で説明した工程が利用される。
【０２０９】
また、実施例６で説明したように、ゲイト電極にタンタルまたはタンタル合金を用いてもよい。
【０２１０】
ここで、上記実施例１〜４の作製方法によって作製され半導体薄膜について説明する。上記実施例１〜４の作製方法によると、非晶質珪素膜を結晶化させて、連続粒界結晶シリコン（いわゆるContinuous Grain Silicon：ＣＧＳ）と呼ばれる結晶シリコン膜を得ることができる。
【０２１１】
上記実施例１〜４の作製方法によって得られた半導体薄膜の横成長領域は棒状または偏平棒状結晶の集合体からなる特異な結晶構造を示す。以下にその特徴について示す。
【０２１２】
〔活性層の結晶構造に関する知見〕
【０２１３】
上述の実施例１〜４の作製工程に従って形成した横成長領域は、微視的に見れば複数の棒状（または偏平棒状）結晶が互いに概略平行に特定方向への規則性をもって並んだ結晶構造を有する。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。
【０２１４】
また、本発明者らは上述の実施例１〜４の作製方法によって得られた半導体薄膜の結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）を用いて８００万倍に拡大し、詳細に観察した（図２４（Ａ））。ただし、本明細書中において結晶粒界とは、断りがない限り異なる棒状結晶同士が接した境界に形成される粒界を指すものと定義する。従って、例えば別々の横成長領域がぶつかりあって形成される様なマクロな意味あいでの粒界とは区別して考える。
【０２１５】
ところで前述のＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）とは、試料に対して垂直に電子線を照射し、透過電子や弾性散乱電子の干渉を利用して原子・分子配列を評価する手法である。同手法を用いることで結晶格子の配列状態を格子縞として観察することが可能である。従って、結晶粒界を観察することで、結晶粒界における原子同士の結合状態を推測することができる。
【０２１６】
本出願人らが得たＴＥＭ写真（図２４（Ａ））では異なる二つの結晶粒（棒状結晶粒）が結晶粒界で接した状態が明瞭に観察された。また、この時、二つの結晶粒は結晶軸に多少のずれが含まれているものの概略｛１１０｝配向であることが電子線回折により確認されている。
【０２１７】
ところで、前述の様なＴＥＭ写真による格子縞観察では｛１１０｝面内に｛１１１｝面に対応する格子縞が観察された。なお、｛１１１｝面に対応する格子縞とは、その格子縞に沿って結晶粒を切断した場合に断面に｛１１１｝面が現れる様な格子縞を指している。格子縞がどの様な面に対応するかは、簡易的には格子縞間の距離により確認できる。
【０２１８】
この時、本出願人らは上述した実施例１〜４の作製方法によって得られた半導体薄膜のＴＥＭ写真を詳細に観察した結果、非常に興味深い知見を得た。写真に見える異なる二つの結晶粒ではどちらにも｛１１１｝面に対応する格子縞が見えていた。そして、互いの格子縞が明らかに平行に走っているのが観察されたのである。
【０２１９】
さらに、結晶粒界の存在と関係なく、結晶粒界を横切る様にして異なる二つの結晶粒の格子縞が繋がっていた。即ち、結晶粒界を横切る様にして観測される格子縞の殆どが、異なる結晶粒の格子縞であるにも拘らず直線的に連続していることが確認できた。これは任意の結晶粒界で同様であり、全体の９０％以上（典型的には９５％以上）の格子縞が結晶粒界で連続性を保っている。
【０２２０】
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。換言すれば、結晶粒界において結晶格子に連続性があるとも言える。
【０２２１】
なお、図２４（Ｂ）に、本出願人らはリファレンスとして従来の多結晶珪素膜（いわゆる高温ポリシリコン膜）についても電子線回折およびＨＲ−ＴＥＭ観察による解析を行った。その結果、異なる二つの結晶粒において互いの格子縞は全くバラバラに走っており、結晶粒界で整合性よく連続する様な接合は殆どなかった。即ち、結晶粒界では格子縞が途切れた部分が多く、結晶欠陥が多いことが判明した。このような部分では、未結合手が存在することになり、トラップ準位としてキャリアの移動を阻害する可能性が高い。
【０２２２】
本出願人らは、上述した実施１〜４の作製方法で得られる半導体薄膜の様に格子縞が整合性良く対応した場合の原子の結合状態を整合結合と呼び、その時の結合手を整合結合手と呼ぶ。また、逆に従来の多結晶珪素膜に多く見られる様に格子縞が整合性良く対応しない場合の原子の結合状態を不整合結合と呼び、その時の結合手を不整合結合手（又は不対結合手）と呼ぶ。
【０２２３】
本願発明で利用する半導体薄膜は結晶粒界における整合性が極めて優れているため、上述の不整合結合手が極めて少ない。本発明者らが任意の複数の結晶粒界について調べた結果、全体の結合手に対する不整合結合手の存在割合は10％以下（好ましくは５％以下、さらに好ましくは３％以下）であった。即ち、全体の結合手の90％以上（好ましくは95％以上、さらに好ましくは97％以上）が整合結合手によって構成されているのである。
【０２２４】
また、前述の実施例１〜４の作製方法に従って作製した横成長領域を電子線回折で観察した結果を図２５（Ａ）に示す。なお、図２５（Ｂ）は比較のために観察した従来のポリシリコン膜（高温ポリシリコン膜と呼ばれるもの）の電子線回折パターンである。
【０２２５】
なお、図２５（Ａ）および図２５（Ｂ）は電子線の照射スポットの径を1.35μｍとして測定を行っているため、格子縞レベルに比べて十分マクロな領域の情報を拾っていると考えてよい。
【０２２６】
また、図２５（Ｃ）は単結晶シリコンの｛１１０｝面に垂直に電子線を照射した場合の電子線回折パターンである。通常、この様な電子線回折パターンと観測結果とを見比べ、観察試料の配向性が何であるかを推測する。
【０２２７】
図２５（Ａ）の場合、図２５（Ｃ）に示す様な〈１１０〉入射に対応する回折斑点が比較的きれいに現れており、結晶軸が〈１１０〉軸である（結晶面が｛１１０｝面である）ことが確認できる。
【０２２８】
なお、各斑点は同心円状の広がりを僅かにもっているが、これは結晶軸まわりにある程度の回転角度の分布をもつためと予想される。その広がりの程度はパターンから見積もっても５°以内である。
【０２２９】
また、多数観測するうちには回折斑点が部分的に見えない場合があった（図２５（Ａ）でも一部分の回折斑点が見えない）。おそらくは概略｛１１０｝配向であるものの、わずかに結晶軸がずれているために回折パターンが見えなくなっているものと思われる。
【０２３０】
本出願人らは、結晶面内に殆ど必ず｛１１１｝面が含まれるという事実を踏まえ、おそらく〈１１１〉軸まわりの回転角のずれがその様な現象の原因であろうと推測している。
【０２３１】
一方、図２５（Ｂ）に示す電子線回折パターンの場合、回折斑点には明瞭な規則性が見られず、ほぼランダムに配向していることが確認できる。即ち、｛１１０｝面以外の面方位の結晶が不規則に混在すると予想される。
【０２３２】
これらの結果が示す様に、本願発明の結晶性珪素膜の特徴は殆ど全ての結晶粒が概略｛１１０｝面に配向しており、かつ、結晶粒界において格子に連続性を有することにある。この特徴は、従来のポリシリコン膜にはないものである。
【０２３３】
以上の様に、前述の実施例１〜４の作製工程で作製された半導体薄膜は従来の半導体薄膜とは全く異なる結晶構造（正確には結晶粒界の構造）を有する半導体薄膜であった。本発明者らは本願発明で利用する半導体薄膜について解析した結果を特願平9-55633 号、同9-165216号、同9-212428号でも説明している。
【０２３４】
なお、本出願人らは特開平7-321339号公報に記載した手法に従ってＸ線回折を行い、上述の作製方法の結晶性珪素膜について配向比率を算出した。同公報では下記数２に示す様な算出方法で配向比率を定義している。
【０２３５】
【数２】
2007235147.tif 000007
【０２３６】
ここで上述の半導体薄膜の配向性をＸ線回折で測定した結果の一例を図２８に示す。なお、Ｘ線回折パターンには（２２０）面に相当するピークが現れているが、｛１１０｝面と等価であることは言うまでもない。この測定の結果、｛１１０｝面が主たる配向であり、配向比率は０．７以上（典型的には０．９以上）であることが判明した。
【０２３７】
以上に示してきた通り、上述の実施例１〜４の作製方法による結晶性珪素膜と従来のポリシリコン膜とは全く異なる結晶構造（結晶構成）を有していることが判る。この点からも本願発明の結晶性珪素膜は全く新しい半導体膜であると言える。
【０２３８】
なお、この半導体薄膜を形成するにあたって結晶化温度以上の温度でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。その事について説明する。
【０２３９】
図２６（Ａ）は上述の実施例１〜４の結晶化工程までを終了した時点での結晶シリコン膜を２５万倍に拡大したＴＥＭ写真であり、結晶粒内（黒い部分と白い部分はコントラストの差に起因して現れる）に矢印で示される様なジグザグ状に見える欠陥が確認される。
【０２４０】
この様な欠陥は主としてシリコン結晶格子面の原子の積み重ね順序が食い違っている積層欠陥であるが、転位などの場合もある。図２６（Ａ）は｛１１１｝面に平行な欠陥面を有する積層欠陥と思われる。その事は、ジグザグ状に見える欠陥が約７０°の角をなして折れ曲がっていることから推測できる。
【０２４１】
一方、図２６（Ｂ）に示す様に、同倍率で見た上述の実施例１〜４の作製方法による結晶シリコン膜は、結晶粒内には殆ど積層欠陥や転位などに起因する欠陥が見られず、非常に結晶性が高いことが確認できる。この傾向は膜面全体について言えることであり、欠陥数をゼロにすることは現状では困難であるが、実質的にゼロと見なせる程度にまで低減することができる。
【０２４２】
即ち、図２６（Ｂ）に示す結晶シリコン膜は結晶粒内の欠陥が殆ど無視しうる程度にまで低減され、且つ、結晶粒界が高い連続性によってキャリア移動の障壁になりえないため、単結晶または実質的に単結晶と見なせる。
【０２４３】
この様に、図２６（Ａ）と図２６（Ｂ）との写真に示した結晶シリコン膜は結晶粒界はほぼ同等の連続性を有しているが、結晶粒内の欠陥数には大きな差がある。上述の実施例１〜４の作製方法による結晶シリコン膜が図２６（Ａ）に示した結晶シリコン膜よりも遙に高い電気特性を示す理由はこの欠陥数の差によるところが大きい。
【０２４４】
こうして得られた上述の実施例１〜４の作製方法による結晶シリコン膜（図２６（Ｂ））は、単に結晶化を行っただけの結晶シリコン膜（図２６（Ａ））に較べて格段に結晶粒内の欠陥数が少ないという特徴を有している。
【０２４５】
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差となって現れる。現状では上記実施例１〜４の作製方法による結晶シリコン膜のスピン密度は少なくとも 5×1017spins/cm3 以下（好ましくは 3×1017spins/cm3 以下）であることが判明している。ただし、この測定値はは現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
【０２４６】
以上の様な結晶構造および特徴を有する上述の実施例１〜４の作製方法によるの結晶シリコン膜を、本出願人は、「連続粒界結晶シリコン（Continuous Grain Silicon：ＣＧＳ）」と呼んでいる。
【０２４７】
従来の半導体薄膜では結晶粒界がキャリアの移動を妨げる障壁として機能していたのだが、上述の実施例１〜４の作製方法による半導体薄膜ではその様な結晶粒界が実質的に存在しないので高いキャリア移動度が実現される。そのため、上記実施例１〜４の作製方法による半導体薄膜を用いて作製したＴＦＴの電気特性は非常に優れた値を示す。この事については以下に示す。
【０２４８】
〔ＴＦＴの電気特性に関する知見〕
【０２４９】
上述の実施例１〜４の作製方法による半導体薄膜は実質的に単結晶と見なせる（実質的に結晶粒界が存在しない）ため、それを活性層とするＴＦＴは単結晶シリコンを用いたＭＯＳＦＥＴに匹敵する電気特性を示す。本出願人らが試作したＴＦＴからは次に示す様なデータが得られている。
【０２５０】
（１）ＴＦＴのスイッチング性能（オン／オフ動作の切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。
（２）ＴＦＴの動作速度の指標となる電界効果移動度（μFE）が、Ｎチャネル型ＴＦＴで200 〜650cm2/Vs （代表的には250 〜300cm2/Vs ）、Ｐチャネル型ＴＦＴで100 〜300cm2/Vs （代表的には150 〜200cm2/Vs ）と大きい。
（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖth）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さい。
【０２５１】
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
【０２５２】
なお、ＣＧＳを形成するにあたって前述した結晶化温度以上の温度（７００〜１１００℃）でのアニール工程は、結晶粒内の欠陥低減に関して重要な役割を果たしている。そのことについて以下に説明する。
【０２５３】
以上のことから、ＣＧＳを作製するにあたって、触媒元素のゲッタリングプロセスは必要不可欠な工程であることが判る。本発明者らは、この工程によって起こる現象について次のようなモデルを考えている。
【０２５４】
まず、図２６（Ａ）に示す状態では結晶粒内の欠陥（主として積層欠陥）には触媒元素（代表的にはニッケル）が偏析している。即ち、Si-Ni-Siといった形の結合が多数存在していると考えられる。
【０２５５】
しかしながら、触媒元素のゲッタリングプロセスを行うことで欠陥に存在するNiが除去されるとSi-Ni 結合は切れる。そのため、シリコンの余った結合手は、すぐにSi-Si 結合を形成して安定する。こうして欠陥が消滅する。
【０２５６】
勿論、高い温度での熱アニールによって結晶シリコン膜中の欠陥が消滅することは知られているが、ニッケルとの結合が切れて、未結合手が多く発生するためのシリコンの再結合がスムーズに行われると推測できる。
【０２５７】
また、本発明者らは結晶化温度以上の温度（７００〜１１００℃）で加熱処理を行うことで結晶シリコン膜とその下地との間が固着し、密着性が高まることで欠陥が消滅するというモデルも考えている。
【０２５８】
〔ＴＦＴ特性とＣＧＳの関係に関する知見〕
上述の様な優れたＴＦＴ特性は、ＴＦＴの活性層として、結晶粒界において結晶格子に連続性を有する半導体薄膜を利用している点によるところが大きい。その理由について以下に考察する。
【０２５９】
結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBIC Measurement ；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
【０２６０】
上記論文によれば、平面状粒界には｛１１１｝双晶粒界、｛１１１｝積層欠陥、｛２２１｝双晶粒界、｛２２１｝twist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
【０２６１】
特に｛１１１｝双晶粒界はΣ３の対応粒界、｛２２１｝双晶粒界はΣ９の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
【０２６２】
本出願人が上述の実施例１〜４の作製方法による半導体薄膜を詳細にＴＥＭで観察した結果、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛１１１｝双晶粒界であることが判明した。
【０２６３】
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
【０２６４】
従って、図２４（Ａ）のＴＥＭ写真に示された結晶粒界では、隣接する結晶粒の各格子縞が約70°の角度で連続しており、この結晶粒界は｛１１１｝双晶粒界であると容易に推察することができる。
【０２６５】
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
【０２６６】
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、上述の実施例１〜４の作製方法による半導体薄膜は面方位が概略｛１１０｝で揃っているからこそ、広範囲に渡ってこの様な対応粒界を形成しうるのである。この特徴は、面方位が不規則な他のポリシリコン膜ではあり得ることではない。
【０２６７】
ここで、上述の実施例１〜４の作製方法による半導体薄膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ａ）に示す。白く見える領域と黒く見える領域とが存在するが、同色に見える部分は配向性が同一であることを示している。
【０２６８】
図２７（Ａ）で特筆すべきはこれだけ広範囲の暗視野像において、白く見える領域がかなりの割合で連続的にまとまっている点である。これは配向性の同じ結晶粒がある程度の方向性をもって存在し、隣接する結晶粒同士で殆ど同一の配向性を有していることを意味している。
【０２６９】
他方、従来の高温ポリシリコン膜を１万５千倍に拡大したＴＥＭ写真（暗視野像）を図２７（Ｂ）に示す。従来の高温ポリシリコン膜では同一面方位の部分はばらばらに点在するのみであり、図２７（Ａ）に示す様な方向性のあるまとまりは確認できない。これは隣接する結晶粒同士の配向性が全く不規則であるためと考えられる。
【０２７０】
また、本出願人は図２７に示した測定点以外にも多数の領域に渡って観察と測定を繰り返し、ＴＦＴを作製するのに十分な広い領域において、結晶粒界における結晶格子の連続性が保たれていることを確認している。
【図面の簡単な説明】
【０２７１】
【図１】本発明の不揮発性メモリの回路図である。
【図２】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図３】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図４】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図５】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図６】本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図７】本発明の不揮発性メモリを含む液晶表示装置の斜視図および側面図である。
【図８】本発明の不揮発性メモリの容量を示す図である。
【図９】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１０】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１１】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１２】本発明の不揮発性メモリを含む液晶表示装置の断面図である。
【図１３】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１４】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１５】本発明の不揮発性メモリを含む液晶表示装置の作製工程を示す図である。
【図１６】本発明の不揮発性メモリの回路図である。
【図１７】本発明の液晶表示装置を利用した半導体装置の概略図である。
【図１８】本発明の不揮発性メモリの断面図、および回路図である。
【図１９】従来の液晶表示装置を示す図である。
【図２０】液晶表示装置の印可電圧と透過光強度との関係を示した図である。
【図２１】ＴＦＴの特性を測定した図である。
【図２２】ＴＦＴの特性を測定した図である。
【図２３】ＴＦＴの特性を測定した図である。
【図２４】半導体薄膜の結晶粒界を拡大したＨＲ−ＴＥＭ写真図である。
【図２５】電子回折パターンの写真図および模式図である。
【図２６】結晶シリコン膜の結晶粒を示すＴＥＭ写真図である。
【図２７】半導体薄膜の暗視野像の写真図である。
【図２８】Ｘ線回折の結果を示す図である。
【符号の説明】
【０２７２】
１０１    アドレスデコーダ
１０２    アドレスデコーダ
２２２’  フローティングゲイト
２４１    コントロールゲイト
【図１】
2007235147.tif 000008
【図２】
2007235147.tif 000009
【図３】
2007235147.tif 000010
【図４】
2007235147.tif 000011
【図５】
2007235147.tif 000012
【図６】
2007235147.tif 000013
【図７】
2007235147.tif 000014
【図８】
2007235147.tif 000015
【図９】
2007235147.tif 000016
【図１０】
2007235147.tif 000017
【図１１】
2007235147.tif 000018
【図１２】
2007235147.tif 000019
【図１３】
2007235147.tif 000020
【図１４】
2007235147.tif 000021
【図１５】
2007235147.tif 000022
【図１６】
2007235147.tif 000023
【図１７】
2007235147.tif 000024
【図１８】
2007235147.tif 000025
【図１９】
2007235147.tif 000026
【図２０】
2007235147.tif 000027
【図２１】
2007235147.tif 000028
【図２２】
2007235147.tif 000029
【図２３】
2007235147.tif 000030
【図２４】
2007235147.tif 000031
【図２５】
2007235147.tif 000032
【図２６】
2007235147.tif 000033
【図２７】
2007235147.tif 000034
【図２８】
2007235147.tif 000035