(57)【要約】【課題】高周波帯域で使用され、広帯域で高いＯＮ−ＯＦＦ比が得られると共に、低損失、回路面積の小型化が可能なスイッチ機能つき増幅器を提供する。【解決手段】スイッチ機能つき増幅器は、入力整合回路部Ｂ１と、増幅回路部Ｂ２、Ｂ３とから構成され、入力整合回路部Ｂ１は、容量性リアクタンスＣ１１と、入力整合回路素子Ｚｍ１１〜Ｚｍ１３と、ゲート側回路素子Ｚｇ１１、Ｚｇ１２とから構成されている。増幅回路部Ｂ２は、容量性リアクタンスＣ１２〜Ｃ１４と、ＦＥＴ素子Ｆ１１と、誘導性リアクタンスＬ１１、Ｌ１２と、抵抗素子Ｒ１１、Ｒ１２と、ソース側回路素子Ｚｓ１１とから構成されている。増幅回路部Ｂ３は、容量性リアクタンスＣ１５〜Ｃ１７と、ＦＥＴ素子Ｆ１２と、誘導性リアクタンスＬ１３、Ｌ１４と、抵抗素子Ｒ１３、Ｒ１４と、ソース側回路素子ＺＳ１２とから構成されている。【選択図】図１
2007336187.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎの増幅回路部と、
前記第１〜Ｎの増幅回路部の増幅機能をＯＮ／ＯＦＦする制御手段とを具備し、
前記制御手段が、前記第１〜Ｎの増幅回路部のうちのＡ個をＯＮし、Ｎ−Ａ個をＯＦＦする事を特徴とするスイッチ機能つき増幅器。
【請求項２】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、
前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、
前記第１〜ＮのＦＥＴ素子のゲート端子の電圧を制御する制御手段とを具備し、
前記制御手段が、前記第１〜ＮのＦＥＴ素子のゲート端子のうちのＡ個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−Ａ個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器。
【請求項３】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、
前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、
前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、
前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちのＡ個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−Ａ個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器。
【請求項４】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、
前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、
前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、
前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちの１個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−１個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器。
【請求項５】
前記第１〜ＮのＦＥＴ素子のゲートフィンガー長、ゲートフィンガー数の物理的サイズが同一であり、前記第１〜Ｎの出力整合回路部の回路パラメータが同一である事を特徴とする請求項２〜４の何れか一項に記載のスイッチ機能つき増幅器。
【請求項６】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎのトランジスタと、
前記第１〜Ｎのトランジスタのコレクタ端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、
前記第１〜Ｎのトランジスタのベース端子の電圧を制御する制御手段とを具備し、
前記制御手段が、前記第１〜Ｎのトランジスタのベース端子のうちのＡ個をトランジスタの動作する電圧に制御し、Ｎ−Ａ個をトランジスタの動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器。
【請求項７】
高周波信号の経路を切替えるスイッチ機能つき増幅器において、
入力端子が接続された入力整合回路部と、
前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎのトランジスタと、
前記第１〜Ｎのトランジスタのコレクタ端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、
前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、
前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちのＡ個をトランジスタの動作する電圧に制御し、Ｎ−Ａ個をトランジスタの動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯からミリ波帯に至るまでの周波数帯域におけるスイッチ機能つき増幅器に関する。
【背景技術】
【０００２】
無線通信システムにおいてＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）スイッチは、送受信の切り替えや信号経路の切り替えに用いられ、重要な役割を担っている。特に準ミリ波帯以上では、他のＲＦ回路に性能の余裕が無いため、スイッチの重要度がさらに増加し、低損失、高アイソレーションであることが要求される。
【０００３】
ＦＥＴを用いたＳＰＤＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ）スイッチ（１つの端子を２つの端子のどちらかに切替えるスイッチ）としては図９、１０に示すような直列・並列ＦＥＴのタイプのものや、伝送線路と並列ＦＥＴを組み合わせたタイプのものがある。
【０００４】
図９、１０は従来技術でのＦＥＴを利用したＳＰＤＴスイッチ回路の一例である。図９のＳＰＤＴスイッチ回路は、ＦＥＴ素子Ｆ１０１〜Ｆ１０４と、抵抗素子Ｒ１０１〜Ｒ１０４とから構成されている。アンテナ側端子１０１と、送信側端子１０２と、受信側端子１０３と、スイッチ切り替え制御端子１０４〜１０７とを有している。
【０００５】
図１０のＳＰＤＴスイッチ回路は、ＦＥＴ素子Ｆ２０１、Ｆ２０２と、伝送線路ｌ２０１、ｌ２０２と、抵抗素子Ｒ２０１、Ｒ２０２とから構成されている。アンテナ側端子２０１と、送信側端子２０２と、受信側端子２０３と、スイッチ切り替え制御端子２０４、２０５とを有している。
【０００６】
各ＦＥＴ素子のゲート電圧を制御することにより、ドレインーソース間を低インピーダンス、高インピーダンスに切替える動作を行う。しかしながらＯＦＦ時のインピーダンスはドレインーソース間の容量Ｃｏｆｆの影響により、周波数に対し｜１／ｊωＣｏｆｆ｜で減少する。したがって準ミリ波帯以上の周波数では、ＯＦＦ時のインピーダンスを大きくできない。この問題を解決する方法として、ＯＦＦ時の容量Ｃｏｆｆとインダクタを直列共振させることで高インピーダンスを得る方法がある（例えば特許文献１、非特許文献１参照）。
【０００７】
図１１に従来の共振を利用したＳＰＤＴスイッチ回路の回路構成を示す。また、このＳＰＤＴスイッチを簡単な等価回路に置き換えた構成を図１２に示す。図１１のＳＰＤＴスイッチ回路は、容量性リアクタンスＣ３０１〜Ｃ３０３と、ＦＥＴ素子Ｆ３０１、Ｆ３０２と、誘導性リアクタンスＬ３０１、Ｌ３０２と、伝送線路ｌ３０１、ｌ３０２と、抵抗素子Ｒ３０１とから構成されている。アンテナ側端子３０１と、送信側端子３０２と、受信側端子３０３と、スイッチ切り替え制御端子３０４、３０５とを有している。
【０００８】
図１２に示す上記ＳＰＤＴスイッチ回路の等価回路は、容量性リアクタンスＣ４０１〜Ｃ４０３、Ｃｏｆｆと、誘導性リアクタンスＬ４０１、Ｌ４０２と、伝送線路ｌ４０１、ｌ４０２と、抵抗素子Ｒ４０１とから構成されている。アンテナ側端子４０１と、送信側端子４０２と、受信側端子４０３と、スイッチ切り替え制御端子４０４、４０５とを有している。
【０００９】
図１２に示すＳＰＤＴスイッチ回路の等価回路の例では、ω＝１／（Ｌ×Ｃｏｆｆ）＾（１／２）…（１）となる周波数においては誘導性リアクタンスＬ４０１と容量性リアクタンスＣｏｆｆとの直列共振部分のインピーダンスは０となり、送信側端子４０２側はショートに見える。ここで、誘導性リアクタンスＬ４０１の誘導値はＬである。アンテナ側端子４０１から見ると、（約４分の１波長の長さの線路＋ショート）＝高インピーダンスとなるため、送信側端子４０２側にはほとんど信号が通らない。
【特許文献１】特許第３３０６５６８号公報
【非特許文献１】高須英樹、「６０ＧＨｚ帯および７７ＧＨｚ帯低損失，高アイソレーションＳＰＳＴ  ＦＥＴスイッチ」電子情報通信学会レター論文、Ｖｏｌ．Ｊ８１−Ｃ２，Ｎｏ．３，ｐｐ．３６０−３６１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の共振を利用した高周波スイッチ回路においては、広域の周波数帯にわたって高いＯＮ−ＯＦＦ比を得るのが難しい。また、トランジスタの抵抗成分により１〜３ｄＢの通過損失が生じる。また、共振のために必要なインダクタの他、約４分の１波長の長さの伝送線路が必要なため、回路面積が大きくなる。
【００１１】
図１３にＧａＡｓ  ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  ＩＣ）プロセス技術を用いて製造した、図１１、１２の共振を利用した高周波スイッチ回路の測定結果を示す。２６ＧＨｚでＯＮ側の通過利得は約−３ｄＢで、３ｄＢ近い損失が生じている。ＯＦＦ側は２６ＧＨｚ付近に共振のピークを持ち、通過利得は−２８ｄＢである。図１４に図１３に示した測定結果に関するＯＮ−ＯＦＦ比を示す。ＯＮ−ＯＦＦ比が２０ｄＢ以上得られるのは２４．５−２７ＧＨｚの約２．５ＧＨｚの帯域である。
【００１２】
このように従来の共振型の高周波スイッチ回路は周波数が狭帯域で、通過損失が大きくなり、回路面積も大きくなるという問題があった。
【００１３】
本発明はかかる課題を解決するためになされたもので、高周波帯域で使用され、広帯域で高いＯＮ−ＯＦＦ比が得られると共に、低損失、回路面積の小型化が可能なスイッチ機能つき増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、Ｎ個のトランジスタのＡ個を増幅素子として動作させ、他のトランジスタは電圧をＯＦＦにし整合回路の一部として用いる事で、１つの入力信号をＮ個の出力端子のうちのＡ個に切り換えるスイッチ機能つき増幅器である。
【００１５】
本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において、入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎの増幅回路部と、前記第１〜Ｎの増幅回路部の増幅機能をＯＮ／ＯＦＦする制御手段とを具備し、前記第１〜Ｎの増幅回路部のうちのＡ個をＯＮし、Ｎ−Ａ個をＯＦＦする事を特徴とするスイッチ機能つき増幅器である。
【００１６】
また、請求項２に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、前記第１〜ＮのＦＥＴ素子のゲート端子の電圧を制御する制御手段とを具備し、前記制御手段が、前記第１〜ＮのＦＥＴ素子のゲート端子のうちのＡ個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−Ａ個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器である。
【００１７】
また、請求項３に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において、入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちのＡ個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−Ａ個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器である。
【００１８】
また、請求項４に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜ＮのＦＥＴ素子と、前記第１〜ＮのＦＥＴ素子のドレイン端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちの１個をＦＥＴ素子が増幅素子として動作する電圧に制御し、Ｎ−１個をＦＥＴ素子が増幅素子として動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器である。
【００１９】
また、請求項５に記載の発明は、前記第１〜ＮのＦＥＴ素子のゲートフィンガー長、ゲートフィンガー数の物理的サイズが同一であり、前記第１〜Ｎの出力整合回路部の回路パラメータが同一である事を特徴とする請求項２〜４の何れか一項に記載のスイッチ機能つき増幅器である。
【００２０】
また、請求項６に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎのトランジスタと、前記第１〜Ｎのトランジスタのコレクタ端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、前記第１〜Ｎのトランジスタのベース端子の電圧を制御する制御手段とを具備し、前記制御手段が、前記第１〜Ｎのトランジスタのベース端子のうちのＡ個をトランジスタの動作する電圧に制御し、Ｎ−Ａ個をトランジスタの動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器である。
【００２１】
また、請求項７に記載の発明は、高周波信号の経路を切替えるスイッチ機能つき増幅器において入力端子が接続された入力整合回路部と、前記入力整合回路部のＮ個の出力端子がそれぞれ接続された第１〜Ｎのトランジスタと、前記第１〜Ｎのトランジスタのコレクタ端子がそれぞれ接続された第１〜Ｎの出力整合回路部と、前記第１〜Ｎの出力整合回路部の制御端子の電圧を制御する制御手段とを具備し、前記制御手段が、前記第１〜Ｎの出力整合回路部の制御端子のうちのＡ個をトランジスタの動作する電圧に制御し、Ｎ−Ａ個をトランジスタの動作しない電圧に制御する事を特徴とするスイッチ機能つき増幅器である。
【発明の効果】
【００２２】
本発明によれば、高周波帯域で使用され、広帯域で高いＯＮ−ＯＦＦ比が得られると共に、低損失、回路面積の小型化が可能なスイッチ機能つき増幅器を提供する事が可能になる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の第１の実施形態について説明する。図１は本発明の第１の実施形態によるスイッチ機能つき増幅器の構成を示す構成図である。図１のスイッチ機能つき増幅器は、入力整合回路部Ｂ１と、増幅回路部Ｂ２、Ｂ３とから構成され、入力整合回路部Ｂ１は、容量性リアクタンスＣ１１と、入力整合回路素子Ｚｍ１１〜Ｚｍ１３と、ゲート側回路素子Ｚｇ１１、Ｚｇ１２とから構成されている。ここで、入力側整合回路部の回路パラメータはＯＦＦ時の増幅器の入力側から見たインピーダンスを考慮して設定される。
【００２４】
増幅回路部Ｂ２は、容量性リアクタンスＣ１２〜Ｃ１４と、ＦＥＴ素子Ｆ１１と、誘導性リアクタンスＬ１１、Ｌ１２と、抵抗素子Ｒ１１、Ｒ１２と、ソース側回路素子Ｚｓ１１とから構成されている。増幅回路部Ｂ３は、容量性リアクタンスＣ１５〜Ｃ１７と、ＦＥＴ素子Ｆ１２と、誘導性リアクタンスＬ１３、Ｌ１４と、抵抗素子Ｒ１３、Ｒ１４と、ソース側回路素子Ｚｓ１２とから構成されている。また、図１のスイッチ機能つき増幅器は、入力端子１１と、出力端子１２、１３と、スイッチ切り替え制御端子１４、１５とを有している。
【００２５】
入力端子１１は、容量性リアクタンスＣ１１の一端に接続され、容量性リアクタンスＣ１１の他端は、入力整合回路素子Ｚｍ１１の一端に接続されている。入力整合回路素子Ｚｍ１１の他端は、入力整合回路素子Ｚｍ１２の一端、及び入力整合回路素子Ｚｍ１３の一端に接続されている。入力整合回路素子Ｚｍ１２の他端は接地され、入力整合回路素子Ｚｍ１３の他端はゲート側回路素子Ｚｇ１１の一端、及びゲート側回路素子Ｚｇ１２の一端に接続されている。
【００２６】
ゲート側回路素子Ｚｇ１１の他端は、ＦＥＴ素子Ｆ１１のゲート端子に接続されている。ＦＥＴ素子Ｆ１１のソース端子は、ソース側回路素子Ｚｓ１１の一端に接続され、ソース側回路素子Ｚｓ１１の他端は、容量性リアクタンスＣ１４の一端、及び抵抗素子Ｒ１２の一端に接続され、容量性リアクタンスＣ１４、及び抵抗素子Ｒ１２の他端は接地されている。
【００２７】
ＦＥＴ素子Ｆ１１のドレイン端子は、誘導性リアクタンスＬ１２の一端に接続され、誘導性リアクタンスＬ１２の他端は、誘導性リアクタンスＬ１１の一端、及び容量性リアクタンスＣ１３の一端に接続されている。容量性リアクタンスＣ１３の他端は出力端子１２に接続され、誘導性リアクタンスＬ１１の他端は抵抗素子Ｒ１１の一端、及び容量性リアクタンスＣ１２の一端に接続されている。容量性リアクタンスＣ１２の他端は接地され、抵抗素子Ｒ１１の他端はスイッチ切り替え制御端子１４に接続されている。
【００２８】
ゲート側回路素子Ｚｇ１２の他端は、ＦＥＴ素子Ｆ１２のゲート端子に接続されている。ＦＥＴ素子Ｆ１２のソース端子は、ソース側回路素子Ｚｓ１２の一端に接続され、ソース側回路素子Ｚｓ１２の他端は、容量性リアクタンスＣ１７の一端、及び抵抗素子Ｒ１４の一端に接続され、容量性リアクタンスＣ１７、及び抵抗素子Ｒ１４の他端は接地されている。
【００２９】
ＦＥＴ素子Ｆ１２のドレイン端子は、誘導性リアクタンスＬ１４の一端に接続され、誘導性リアクタンスＬ１４の他端は、誘導性リアクタンスＬ１３の一端、及び容量性リアクタンスＣ１６の一端に接続されている。容量性リアクタンスＣ１６の他端は出力端子１３に接続され、誘導性リアクタンスＬ１３の他端は抵抗素子Ｒ１３の一端、及び容量性リアクタンスＣ１５の一端に接続されている。容量性リアクタンスＣ１５の他端は接地され、抵抗素子Ｒ１３の他端はスイッチ切り替え制御端子１５に接続されている。
【００３０】
本発明の実施形態にかかるスイッチ機能つき増幅器の動作については、スイッチ切り替え制御端子１４、１５の一方にバイアス電圧Ｖｏｎを印加し、他方にバイアス電圧Ｖｏｆｆを印加する。バイアス電圧Ｖｏｎを印加した側のＦＥＴ素子に入力された信号は増幅され、バイアス電圧Ｖｏｆｆを印加した側のＦＥＴ素子に入力された信号は増幅されないことよりスイッチ動作が行われる。このように動作することで、ＯＦＦ時については、入力端から見たインピーダンスが高くなるように入力整合回路素子が設計され、ＯＮ時については、増幅回路部にて信号が増幅されるので、高いＯＮ−ＯＦＦ比を得る事ができる。
【００３１】
図２に図１のスイッチ機能つき増幅器をＧａＡｓ  ＭＭＩＣプロセスを用いて製造した時のＯＮ／ＯＦＦ時の測定結果の一例を示す。図１１、１２で示した共振型の高周波スイッチ回路と同じＧａＡｓ  ＭＭＩＣプロセスを用いて製造した。ＯＮ側は２３ＧＨｚ−３０ＧＨｚで５ｄＢ以上の利得を示している。一方、ＯＦＦ側の通過利得は２３ＧＨｚ−３０ＧＨｚでは−２４ｄＢ以下である。図３に図１のスイッチ機能つき増幅器をＧａＡｓ  ＭＭＩＣプロセスを用いて製造した時のＯＮ−ＯＦＦ比を示す。図３に示すように２０−３０ＧＨｚの範囲でＯＮ−ＯＦＦ比が２７ｄＢ以上になる。
【００３２】
よって、本実施形態のスイッチ機能つき増幅器は、ある１つの出力側端子は利得を持ち、その他の端子はＦＥＴ素子のドレインがＯＦＦとなる事でゲート端子からドレイン端子への通過利得が低いため、高いＯＮ−ＯＦＦ比が得られる。また、共振を用いないため広帯域にわたり高いＯＮ−ＯＦＦ比を得る事ができる。
【００３３】
次に、本発明の第１の実施形態のスイッチ機能つき増幅器の変形例について説明する。この変形例は、上記第１の実施形態のスイッチ機能つき増幅器の増幅回路部の数がＮ個の時の例である。図４は、本発明の第１の実施形態のスイッチ機能つき増幅器の変形例の構成を示す構成図である。図４のスイッチ機能つき増幅器は、入力整合回路部Ｉｍ１と、増幅回路部Ａ１〜Ａｎとから構成されている。入力端子１は入力整合回路部Ｉｍ１に接続され、入力整合回路部Ｉｍ１は増幅回路部Ａ１〜Ａｎのそれぞれに接続されている。増幅回路部Ａ１〜Ａｎはそれぞれ電圧印加端子Ｔ１１〜Ｔ１ｎと、出力端子Ｏ１１〜Ｏ１ｎとを有している。
【００３４】
各増幅回路部の増幅機能をＯＮ／ＯＦＦするバイアス電圧をＶｏｎ、Ｖｏｆｆとし、Ｎ個の増幅回路部のうちＡ個がバイアス電圧Ｖｏｎ、Ｎ−Ａ個がバイアス電圧Ｖｏｆｆの値を取る。バイアス電圧Ｖｏｎとなった増幅回路部の出力端子には増幅された入力信号が出力され、バイアス電圧Ｖｏｆｆとなった増幅器の出力端子にはほとんど信号が出力されない。また、ＯＦＦ時の増幅器の入力側から見たインピーダンスを考慮して、入力側整合回路部の回路パラメータを設定する。
【００３５】
次に、本発明の第２の実施形態のスイッチ機能つき増幅器について説明する。図５は、第２の実施形態のスイッチ機能つき増幅器の構成について示した構成図である。図５は、入力整合回路部Ｉｍ２と、ＦＥＴ素子Ｆ２１〜Ｆ２ｎと、ソース側回路Ｚｓ２１〜Ｚｓ２ｎと、出力整合回路部Ｏｍ２１〜Ｏｍ２ｎとから構成されている。入力端子１は入力整合回路部Ｉｍ２に接続され、入力整合回路部Ｉｍ２はＦＥＴ素子Ｆ２１〜Ｆ２ｎのゲート端子にそれぞれ接続されている。ＦＥＴ素子Ｆ２１〜Ｆ２ｎのソース端子はそれぞれソース側回路Ｚｓ２１〜Ｚｓ２ｎの一端と接続され、ソース側回路Ｚｓ２１〜Ｚｓ２ｎの他端は接地されている。ＦＥＴ素子Ｆ２１〜Ｆ２ｎのドレイン端子はそれぞれ出力整合回路部Ｏｍ２１〜Ｏｍ２ｎに接続されている。また、ＦＥＴ素子Ｆ２１〜Ｆ２ｎの各ゲート端子には、ゲート電圧印加端子Ｖｇ２１〜Ｖｇ２ｎが接続されており、出力整合回路部Ｏｍ２１〜Ｏｍ２ｎは、電圧印加端子Ｔ１１〜Ｔ１ｎと、出力端子Ｏ１１〜Ｏ１ｎとを有している。ここで、出力整合回路部は、各ＦＥＴ素子Ｆ２１〜Ｆ２ｎのドレイン端子と出力端子Ｏ１１〜Ｏ１ｎとの間の回路の整合条件に基づき適宜設計されている。
【００３６】
入力端子が入力整合回路部に接続され、入力整合回路部のＮ個の出力がＮ個のＦＥＴ素子のゲート端子にそれぞれ接続される。Ｎ個のＦＥＴ素子はゲート電圧またはドレイン電圧の値により、導通動作と非導通動作を切替える。導通動作時には利得を持ち、準ミリ波帯域のＧａＡｓ  ＦＥＴ１段では利得は５〜１０ｄＢ程度になる。一方、非増幅動作時には準ミリ波帯域では通過利得は−２５ｄＢ〜−２０ｄＢ程度となる。よってＯＮ−ＯＦＦ比は２５ｄＢ〜３５ｄＢ程度が得られる。さらに、共振を用いていないため、広帯域で高いＯＮ−ＯＦＦ比を得る事ができる。尚、ＦＥＴ素子のソース端子側については、ソース側回路が付加される場合について記載しているが、単にソース端子を接地するようにしても良い。
【００３７】
本発明の第３の実施形態のスイッチ機能つき増幅器について説明する。図６は、本発明の第３の実施形態のスイッチ機能つき増幅器の構成を示す構成図である。図６のスイッチ機能つき増幅器の構成は、図５の第２の実施形態のスイッチ機能つき増幅器の構成のゲート電圧印加端子Ｖｇ２１〜Ｖｇ２ｎを抜いたものである。
【００３８】
Ｎ個のトランジスタのうちＭ番目が増幅器として動作するようにドレイン電圧を供給する。他のＮ−１個のトランジスタは、例えばソース−ドレイン間電圧が０Ｖとし、増幅器としては動作しないようにする。図７に示すように、他のＮ−１個のトランジスタのＯＦＦ時のインピーダンスを考慮した上で入力側整合回路部の回路パラメータを決定する。このようにすることにより、入力信号のほとんどはＭ番目のトランジスタで増幅され、信号がＭ番目の出力端子から出力される。
【００３９】
本発明の第４の実施形態のスイッチ機能つき増幅器について説明する。本実施形態は第２の実施形態のスイッチ機能つき増幅器において、Ｎ個のトランジスタの代わりにバイポーラトランジスタを用いて、ゲート電圧の代わりにベース電圧を制御し、ドレイン電圧の代わりにコレクタ電圧またはエミッタ電圧を制御するものである。
【００４０】
図８は、本発明の第４の実施形態のスイッチ機能つき増幅器の構成を示す構成図である。図８のスイッチ機能つき増幅器は、入力整合回路部Ｉｍ４と、トランジスタ素子Ｔｒ４１〜Ｔｒ４ｎと、エミッタ側回路Ｚｅ４１〜Ｚｅ４ｎと、出力整合回路部Ｏｍ４１〜Ｏｍ４ｎとから構成されている。入力端子１は入力整合回路部Ｉｍ４に接続され、入力整合回路部Ｉｍ４はトランジスタ素子Ｔｒ４１〜Ｔｒ４ｎのベース端子にそれぞれ接続されている。
【００４１】
トランジスタ素子Ｔｒ４１〜Ｔｒ４ｎの各エミッタ端子はそれぞれエミッタ側回路Ｚｅ４１〜Ｚｅ４ｎの一端に接続されて、エミッタ側回路Ｚｅ４１〜Ｚｅ４ｎの他端は接地されている。トランジスタ素子Ｔｒ４１〜Ｔｒ４ｎの各コレクタ端子はそれぞれ出力整合回路部Ｏｍ４１〜Ｏｍ４ｎに接続されている。出力整合回路部Ｏｍ４１〜Ｏｍ４ｎには、それぞれコレクタ電圧印加端子Ｔ１１〜Ｔ１ｎと出力端子Ｏ１１〜Ｏ１ｎとが接続されている。本実施形態の動作については、ＦＥＴ素子をトランジスタ素子に置き換えた以外は上記第２の実施形態と同様であるので説明を省略する。
【００４２】
このように、広帯域で高いＯＮ−ＯＦＦ比と利得とが得られ、小型化が可能なスイッチ機能つき増幅器を提供することが出来る。特に本実施形態のスイッチ機能つき増幅器は、準ミリ波帯以上の周波数において有用である。
【００４３】
尚、上記実施形態のスイッチ機能つき増幅器において、Ｎ個のトランジスタ又はＦＥＴ素子のゲートフィンガー長、ゲートフィンガー数の物理的サイズが同一であり、Ｎ個の出力整合回路の回路パラメータが同一であるように構成しても良い。この場合、どの端子が出力先となっても、等価回路が同一となる同一周波数帯域のスイッチ機能付き増幅器を提供できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態によるスイッチ機能つき増幅器の構成を示す構成図である。
【図２】図１のスイッチ機能つき増幅器をＧａＡｓ  ＭＭＩＣプロセスを用いて製造した時のＯＮ／ＯＦＦ時の測定結果の一例を示す図である。
【図３】図１のスイッチ機能つき増幅器をＧａＡｓ  ＭＭＩＣプロセスを用いて製造した時のＯＮ−ＯＦＦ比を示す図である。
【図４】本発明の第１の実施形態のスイッチ機能つき増幅器の変形例の構成を示す構成図である。
【図５】本発明の第２の実施形態のスイッチ機能つき増幅器の構成について示した構成図である。
【図６】本発明の第３の実施形態のスイッチ機能つき増幅器の構成について示した構成図である。
【図７】本発明の第３の実施形態のスイッチ機能つき増幅器の動作を説明するための説明図である。
【図８】本発明の第４の実施形態のスイッチ機能つき増幅器の構成を示す構成図である。
【図９】従来技術でのＦＥＴを利用したＳＰＤＴスイッチ回路の一例を示す図である。
【図１０】従来技術でのＦＥＴ及び伝送線路を利用したＳＰＤＴスイッチ回路の一例を示す図である。
【図１１】従来の共振を利用したＳＰＤＴスイッチ回路の回路構成を示す図である。
【図１２】図１１に示す上記ＳＰＤＴスイッチ回路の等価回路を示す図である。
【図１３】図９の共振を利用した高周波スイッチ回路をＧａＡｓ  ＭＭＩＣプロセス技術を用いて製造した時の測定結果を示す図である。
【図１４】図９の共振を利用した高周波スイッチ回路をＧａＡｓ  ＭＭＩＣプロセス技術を用いて製造した時のＯＮ−ＯＦＦ比を示す図である。
【符号の説明】
【００４５】
Ｃ１１〜Ｃ１７…容量性リアクタンス、  Ｚｍ１１〜Ｚｍ１３…入力整合回路素子、  Ｚｇ１１、Ｚｇ１２…ゲート側回路素子、  Ｆ１１、Ｆ１２…ＦＥＴ素子、  Ｌ１１〜Ｌ１４…誘導性リアクタンス、  Ｒ１１〜Ｒ１４…抵抗素子、  Ｚｓ１１、Ｚｓ１２…ソース側回路素子、  Ｂ１…入力整合回路部、  Ｂ２、Ｂ３…増幅回路部、  １１…入力端子、  １２、１３…出力端子
【図１】
2007336187.tif 000003
【図２】
2007336187.tif 000004
【図３】
2007336187.tif 000005
【図４】
2007336187.tif 000006
【図５】
2007336187.tif 000007
【図６】
2007336187.tif 000008
【図７】
2007336187.tif 000009
【図８】
2007336187.tif 000010
【図９】
2007336187.tif 000011
【図１０】
2007336187.tif 000012
【図１１】
2007336187.tif 000013
【図１２】
2007336187.tif 000014
【図１３】
2007336187.tif 000015
【図１４】
2007336187.tif 000016