(57)【要約】【要  約】【課題】微細化に適した半導体素子内蔵基板を提供する。【解決手段】本発明の半導体素子内蔵基板１２は無機材料基材１１に配置された凹部内に半導体素子２６が配置されており、無機材料基材１１の凹部周辺に配置された貫通穴が貫通穴充填樹脂１７で充填され、その貫通穴充填樹脂１７を厚み方向に貫通するスルーホール２０が、接続配線パターン４２によって半導体素子２６の電極パッド２７と接続されている。無機材料基材１１に貫通孔を穿設してスルーホールを形成する場合に比べ、スルーホール２０を小径にでき、その結果、半導体素子内蔵基板１２を小型化することができる。【選択図】  図４
2007201254.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収容するための凹部と前記凹部の周辺部に貫通穴が形成された無機材料基材と、
前記凹部に収容された半導体素子と、
前記貫通穴に充填され上下面を電気的に接続するためのスルーホールが形成された貫通穴充填樹脂と、
前記半導体素子及び前記貫通穴充填樹脂並びに前記無機材料基材の表面を被覆し、前記スルーホールおよび前記半導体素子表面の電極パッドに対応した位置に開口部を有する絶縁層と、
前記絶縁層の表面に形成され前記スルーホール及び前記半導体素子の電極パッドを電気的に接続する導体配線と、
を備える半導体素子内蔵基板。
【請求項２】
前記無機材料基材の熱膨張率と半導体素子の熱膨張率との、２０〜３００℃の温度域における差が、１×１０-5／K以下であることを特徴とする請求項１に記載の半導体素子内蔵基板。
【請求項３】
前記無機材料基材は、窒化物系セラミックス、酸化物系セラミックス、炭化物系セラミックス、低温焼成セラミックス(ＬＴＣＣ)、グラファイト及び金属シリコンのうちの、少なくとも１種以上からなることを特徴とする請求項１に記載の半導体素子内蔵基板。
【請求項４】
前記凹部の底面下の前記無機材料基材の厚みが、１０μｍ以上２５０μｍ以下であることを特徴とする請求項１に記載の半導体素子内蔵型基板。
【請求項５】
半導体素子を収容するための凹部と前記凹部の周辺部に貫通穴が形成された無機材料基材と、
前記凹部に収容された前記半導体素子と、
前記貫通穴に充填され上下面を電気的に接続するためのスルーホールが形成された貫通穴充填樹脂と、
前記半導体素子及び前記貫通穴充填樹脂並びに前記無機材料基材の表面を被覆し、前記スルーホール及び前記半導体素子表面の電極パッドに対応した位置に開口部を有する絶縁層と、
前記絶縁層の表面に形成され前記スルーホール及び前記半導体素子の電極パッドを電気的に接続する導体配線を有する複数の半導体素子内蔵基板を積層する接着層とを備えることを特徴とする半導体素子内蔵型多層回路基板。
【請求項６】
相互に隣接する前記半導体素子内蔵基板が、導電性バンプによって電気的に接続された請求項５に記載の半導体素子内蔵型多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子内蔵基板と、それを積層してなる半導体素子内蔵型多層回路基板に関する。
【背景技術】
【０００２】
近年、電子部品の高密度実装化のため、ＬＳＩチップやメモリーが内蔵された絶縁性基板が複数枚積層された構造の高密度実装体(マルチチップパッケージ)が用いられている。
【０００３】
そのような絶縁性基板は、厚み方向に形成された貫通孔内に導電性材料が配置されており、その導電性材料で、回路基板の表面と裏面を電気的に接続するスルーホールが形成されている。
【特許文献１】特開２００３−２１８２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高密度実装体を更に小型化するためには、スルーホールの小径化が必要であり、本発明は、微小径のスルーホールを高密度かつ高精度に形成することができる小型化に適した半導体素子内蔵基板と、それを積層した半導体素子内蔵型多層回路基板を提供することにある。
【０００５】
また、半導体素子内蔵基板の無機材料基材として、内蔵される半導体素子との熱膨張差が小さい無機材料基材を用いることにより、半導体素子等の電子部品の電気的接続を短く、確実に、かつ高密度に配線することができ、半導体素子の高密度実装化及び動作速度の高速化をも可能にする半導体素子内蔵型多層回路基板を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は、半導体素子を収容するための凹部と凹部の周辺部に貫通穴が形成された無機材料基材と、凹部に収容された半導体素子と、貫通穴に充填され上下面を電気的に接続するためのスルーホールが形成された貫通穴充填樹脂と、半導体素子及び貫通穴充填樹脂並びに無機材料基材の表面を被覆し、スルーホールおよび半導体素子表面の電極パッドに対応した位置に開口部を有する絶縁層と、絶縁層の表面に形成されスルーホール及び半導体素子の電極パッドを電気的に接続する導体配線と、を備える半導体素子内蔵基板である。
また、本発明は、無機材料基材の熱膨張率と半導体素子の熱膨張率との、２０〜３００℃の温度域における差が、１×１０-5／K以下であることを要旨とする。
さらに、本発明は、無機材料基材は、窒化物系セラミックス、酸化物系セラミックス、炭化物系セラミックス、低温焼成セラミックス(ＬＴＣＣ)、グラファイト及び金属シリコンのうちの、少なくとも１種以上からなることを要旨とする。
また、さらに本発明は、凹部の底面下の無機材料基材の厚みが、１０μｍ以上２５０μｍ以下であることを要旨とする。
さらにまた、本発明は、半導体素子を収容するための凹部と凹部の周辺部に貫通穴が形成された無機材料基材と、凹部に収容された半導体素子と、貫通穴に充填され上下面を電気的に接続するためのスルーホールが形成された貫通穴充填樹脂と、半導体素子及び貫通穴充填樹脂並びに無機材料基材の表面を被覆し、スルーホール及び半導体素子表面の電極パッドに対応した位置に開口部を有する絶縁層と、絶縁層の表面に形成されスルーホール及び半導体素子の電極パッドを電気的に接続する導体配線を有する複数の半導体素子内蔵基板を積層する接着層とを備えることを要旨とする。
またさらに、相互に隣接する前記半導体素子内蔵基板が、導電性バンプによって電気的に接続されたことを要旨とする。
【発明の効果】
【０００７】
本発明の半導体素子内蔵基板及び半導体素子内蔵型多層回路基板は、該絶縁性樹脂に半導体素子内蔵基板の上下面を電気的に接続するスルーホールを形成することにより、無機材料基材自体にスルーホールを形成する場合に比べ、微小径のスルーホールを高密度に精度良く形成することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の半導体素子内蔵型多層回路基板の好適実施形態の一例について説明する。この基板は、無機材料基材に凹部を設け、その凹部内に、ＩＣチップ等の半導体素子が填め込まれた状態の、ほぼ同じ構造の複数の半導体素子内蔵基板を、重ね合わせて一体化させてなるものである。
【０００９】
また、半導体素子を無機材料基材の凹部に密着させて接合することにより、当該半導体素子から発生する熱を、その無機材料基材を通じて効果的に放散させることができ、しかも、凹部内に半導体素子を填め込んで積層し、一体化させることにより、各半導体素子内蔵基板間、とくに半導体素子等の電子部品の電気的接続を短時間で確実に、かつ短い配線で行うことができる他、半導体素子の高密度実装化、小型化及び動作速度の高速化を可能にすることができる。
【００１０】
さらに、内蔵した半導体素子との熱膨張差の小さい無機材料を用いることにより、半導体素子内蔵基板の動作温度域において、半導体素子と無機材料基材との間に大きな寸法差が生じないため、半導体素子と無機材料基材との密着力が阻害されたり、凹部内における半導体素子の安定性が悪くなるようなことがなくなり、半導体素子内蔵基板を重ね合わせた多層回路基板の品質が向上する。
【００１１】
この発明において特徴的な構成は、半導体素子内蔵基板を構成する無機材料基材の半導体素子を収容するための凹部の周辺部に貫通穴を形成し、貫通穴に絶縁性樹脂を充填し、該絶縁性樹脂に半導体素子内蔵基板の上下面を電気的に接続するためのスルーホールを形成したことにある。
【００１２】
このような構成にすることにより、無機材料基材にスルーホールを形成する場合に比べると、微小径のスルーホールを高密度に精度良く形成することができ、多層回路基板を小型化できる。
【００１３】
絶縁性樹脂としては、例えばエポキシ樹脂、ポリイミド樹脂等を使用することができ、貫通穴の壁面は樹脂が抜け落ちないように、壁面を粗化したり、壁面の樹脂との接触面積を大きくしたりすることのほか、無機材料基材と絶縁性樹脂の熱膨張率差の少ないものを使用することが好ましい。
【００１４】
この発明において別の特徴的な構成は、半導体素子内蔵基板として、半導体素子の熱膨張率と無機材料基材の熱膨張率との、２０℃以上３００℃以下の温度域における差が、１０-5／Ｋ(１０ｐｐｍＫ-1)未満のものを用いることにある。
【００１５】
このような構成にすることにより、凹部内に収容した半導体素子と無機材料基材との密着力が阻害されたり、凹部内における半導体素子の安定性が悪くなるようなことがなくなる。
【００１６】
さらに、デバイス動作時の熱膨張率の差に起因する応力集中や基板の反りの問題がなくなるだけでなく、製造プロセス時の応力集中や反りの問題も緩和できる。
さらにまた、半導体素子に応力がかかることもないため素子内部に結晶欠陥が発生したりしてデバイス特性が劣化することもない。
【００１７】
また、無機材料基材の素材を、樹脂などに比べて熱伝導特性のよい各種の無機材料により形成するため、半導体素子から発生した熱が効果的に拡散し、また放熱することになるから、半導体素子の動作時の応力集中や基板の反りをより効果的に阻止することができ、安定したデバイス動作を確保することができるようになる。
【００１８】
具体的に例示すると、たとえば半導体素子としてシリコン基材を用いた場合、その熱膨張率は、４．６×１０-6／Ｋ程度であり、絶縁性基材として酸化アルミニウムを用いれば、その熱膨張率は、８．０×１０-6／Ｋ程度であるから、この場合その差は、おおよそ３．４×１０-6／Ｋとなり、本発明の好適範囲の１×１０-5／Ｋ未満であることがわかる。
【００１９】
多層回路基板に使用する無機材料基板は、厚さが、およそ５０μｍ以上１０００μｍ以下の場合、強度的にも取り扱いが容易で、半導体素子を収容するための凹部や無機材料基材の上下面を電気的に接続するスルーホールを形成するための貫通穴の形成も容易である。
【００２０】
さらに、貫通穴への樹脂充填も容易で、しかも当該樹脂への上下面を電気的に接続するためのスルーホール形成用貫通孔も容易に形成できる。
この厚さは、好ましくは１００μｍ以上８００μｍ以下、より好ましくは２００μｍ以上５００μｍ以下程度である。
【００２１】
無機材料基材には半導体素子を収容して半導体素子内蔵基板とするための凹部が設けられる。この凹部内は、内部に収容される半導体素子の大きさに応じて１個又は複数個形成される。ただし、その凹部の底面下に位置する基板(無機材料基材)の厚みが、１０μｍ以上２５０μｍ以下の場合、半導体素子にて発生した熱の周辺へ伝達する熱拡散が極めて効率的であり、しかも基板も薄くすることができ、小型化に適している。
【００２２】
無機材料基材の素材としては、酸化物系セラミックス、炭化物系セラミックス、低温焼成セラミックス(ＬＴＣＣ)、グラファイト及び金属シリコンのうちの、少なくとも１種以上からなる無機材料を用いることが好適である。これらの材料はいずれも、樹脂基材に比べて、熱伝導率が大きく、放熱性が良好であり、個々の半導体素子が、無機材料基材の凹部内に密着させて収容されることにより、半導体素子から発生する熱をこの無機材料基材を通じて基板全体に速やかに拡散させて外部に放出する上で好都合だからであり、半導体素子の動作温度の低減をもたらして素子特性の安定化に寄与する。
【００２３】
半導体素子を収容するための凹部を有する無機材料基材は、開口部を有する枠形板材と平坦板材とを貼り合わせることにより形成されたもの、平坦板材の一方の面を切削加工することにより形成されたもの、あるいは予め凹部を形成した生成型体を焼成することにより形成されたセラミックス焼結体を用いることが好ましい。
【００２４】
半導体素子としては、シリコン基材(熱膨張率＝４．６×１０-6／Ｋ)や各種化合物半導体基材を使用することができる。シリコン基材以外の化合物半導体基材としては、例えば、ガリウム砒素化合物基材(６．４×１０-6／Ｋ)、ガリウムリン基材(５．３×１０-6／Ｋ)、窒化ガリウム化合物基材(５．６×１０-6／Ｋ)、炭化珪素基材(４．７×１０-6／Ｋ)等を用いることができる。
【００２５】
多層回路基板を構成する半導体素子内蔵基板を構成する無機材料基材の半導体素子を収容するための凹部の周辺部には、貫通穴が形成され、貫通穴に樹脂が充填される。該樹脂には、基板の上下面を電気的に接続するためのスルーホールが設けられ、半導体素子と無機材料基材の表面を被覆しかつスルーホールと電極パッドに対応した位置に開口部を設けてなる絶縁層と、この絶縁層の表面に沿って形成され、スルーホールと電極パッドとを電気的に接続する導体配線とが設けられる。
そして、複数個の半導体素子内蔵基板を積層して一体化する際、積層された半導体素子内蔵基板同士は、導電性バンプによって電気的に接続される。
【００２６】
以下、半導体素子内蔵基板の構成をさらに詳しく説明する。
無機材料基材は、例えばそのほぼ中央部、即ち半導体素子を収容する領域に上述した凹部が形成され、このような半導体素子の収容領域から外側に向かう周辺部には、貫通穴が穿設されるとともに、その貫通穴内には樹脂が充填され、該樹脂に導電性物質によるスルーホールが形成される。
【００２７】
スルーホールと半導体素子とは、この半導体素子上に形成された電極パッドとスルーホールとの間に導体配線を形成することにより電気的に接続される。この導体配線は、半導体素子と無機材料基材の表面を被覆しかつスルーホールと電極パッドに対応した位置に開口部を設けてなる絶縁層の表面に沿って形成され、スルーホールと電極パッドとを電気的に接続する。この導体配線によって半導体素子内蔵基板内の電気的な接続が行われる。
【００２８】
一方、積層する半導体素子内蔵基板どうしの電気的接続は、各基板に設けられたスルーホールを介し、とくに導電性バンプを介し、重ね合わされた基板と直接接触させることにより、電気的に接続し、多層回路基板を形造る。
【００２９】
即ち、このような半導体素子内蔵基板は、ほぼ同じ構造を有する他の半導体素子内蔵基板と共に積層され、必要に応じて接着剤を介して、一体化され、高密度化及び高機能化された多層回路基板にされる。
【００３０】
積層、一体化された多層回路基板において、他の半導体素子内蔵基板を介して外部に接続される半導体素子内蔵基板の半導体素子は、導体配線及びそれに対応するスルーホールに接続され、重ね合わされた他の半導体素子内蔵基板の導体配線又はスルーホールに対応して形成されたパッドに導電性バンプを介して接続されるので、半導体チップ間の距離の短縮化や、配線抵抗やインダクタンスに起因する不具合が低減され、その結果、電気信号の伝達を遅延なく高速で行うことができるようになる。
【００３１】
スルーホール径は、５０μｍ以上５００μｍ以下程度の場合、導電性物質を充填し易く高い接続信頼性を得ることができ、高密度化も容易である。
スルーホールは、予め樹脂に形成した貫通孔に、Ｗ−Ｍｏのプラグを挿入するか、めっき処理により導電性物質をめっきすることにより形成する。なお、めっきは、電解めっき処理又は無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
【００３２】
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田又はスズ合金等が用いられるが、特に、電解銅めっきが好適である。
また、めっき処理の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって貫通孔の一部にめっき膜を形成し、残存部分に導電ペーストを充填して行うこともできる。
【００３３】
導電性ペーストとしては、銀、銅、金、ニッケル、各種はんだから選ばれる１種又は２種以上の金属粒子からなる導電性ペーストを使用できる。
また、金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には、銅粒子の表面に金又は銀のような貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂や、ポリフェニレンスルフィド(ＰＰＳ)樹脂を加えた有機系導電性ペーストが好ましい。
【００３４】
なお、スルーホール形成用貫通孔はレーザ加工で形成することが望ましいが、これに限らず、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００３５】
貫通穴は、無機材料基材の中央部から外側寄りの周辺部に設けられ、一方、無機材料基材のほぼ中央部には半導体素子を実装するための凹部が形成される。その凹部は、半導体素子のサイズ及び厚さに応じて設けられ、その半導体素子を凹部内に収容したのち、必要に応じ適切な接着剤によって固定されることが好ましい。
【００３６】
また、無機材料基材の凹部内に収容された半導体素子の表面は、電極パッドを無機材料基材の表面とほぼ同一平面上、好ましくは、段差が１０μｍ以下に収まるような位置で固定されることが望ましい。このような関係を保持することによって、半導体素子の電極パッドからスルーホールまでを電気的に接続する配線層を平面的に形成することができ、配線回路の高密度化や半導体素子間の距離の短縮化を図ることができると共に、無機材料基材の表面及び半導体素子表面を覆って設ける絶縁層に対して、スルーホール及び電極パッドにそれぞれ対応した位置に設ける開口の深さを一定にすることができ、絶縁層の表面からスルーホール及び電極パッドに達する開口を形成する際の、露光条件又はレーザ加工条件の設定が容易となる。
【００３７】
半導体素子は、少なくとも無機材料基材の凹部の底部で、たとえば、エポキシ系銀ペーストなどの接着剤により固定するか、半導体素子と無機材料基材内壁材料との間に共晶合金を介在させて、凹部内壁に接着して固定することが好ましい。
【００３８】
無機材料基材の表面及び半導体素子表面を覆って設ける絶縁層としては、樹脂絶縁層が好適であり、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
【００３９】
樹脂絶縁層としては、所定の加熱条件下において軟化するような樹脂フィルム、たとえば、熱硬化性のポリオレフィン系樹脂又はエポキシ系樹脂を主成分とした樹脂フィルムから形成されることが望ましい。
【００４０】
ポリオレフィン系樹脂は、その一つとしてのシクロオレフィン系樹脂を用いることができる。このシクロオレフィン系樹脂は、誘電率及び誘電正接が低いので、ＧＨｚ帯域の高周波信号を用いた場合でも信号の伝播遅延やエラーが起きにくく、さらには、剛性等の機械的特性にも優れるからである。
【００４１】
絶縁層には、その表面に半導体素子の電極パッドとスルーホールとを電気的接続するために導体配線が設けられると共に、この絶縁層のスルーホール及び電極パッドに対応する位置には開口がそれぞれ形成され、それらの開口を介してスルーホールと電極パッドとが導体配線を介して電気的に接続されている。
【００４２】
開口は、それぞれ電極パッドとスルーホールの大きさに応じた開口径に形成されることが望ましい。また、この開口は、絶縁層を感光性樹脂で形成する場合は、露光、現像処理によって形成し、絶縁層を熱硬化性樹脂や熱可塑性樹脂で形成する場合は、レーザ照射によって開口を形成する。
このとき、使用されるレーザ光としては、炭酸ガスレーザ、紫外線レーザ、エキシマレーザなどが望ましい。
開口を形成した後、必要に応じて絶縁層の表面を粗化して、その絶縁層上に形成される導体配線との密着性を向上させることもできる。
【００４３】
導体配線を無電解めっき処理によって形成する場合には、その絶縁層の表面に、無電解めっき用の触媒核が付与されるが、一般的な触媒核は、パラジウム−スズコロイドであり、この溶液に基板を浸漬、乾燥、加熱処理して絶縁層表面に触媒核が固定される。
【００４４】
また、金属核をＣＶＤ、スパッタ、プラズマにより絶縁層表面に打ち込んで触媒核とすることができる。この場合、絶縁層表面に金属核が埋め込まれることになり、この金属核を中心にめっきが析出して導体配線が形成されるため、絶縁層として粗化しにくい樹脂やフッ素樹脂(ポリテトラフルオロエチレン等)のように導体配線との密着が悪い樹脂を用いた場合でも、密着性を確保できる。
【００４５】
このような金属核としては、パラジウム、銀、金、白金、チタン、銅及びニッケルから選ばれる少なくとも１種以上がよい。なお、金属核の量は、２０μｇ／ｃｍ2以下がよい。この量を超えると金属核を除去しなければならないからである。
【００４６】
スルーホールの表面、半導体素子の電極パッド表面及び絶縁層の表面には、導体配線を形成する薄付け導体層が形成される。この薄付け導体層は、スパッタリング又は無電解めっき処理によって形成され、それぞれ銅スパッタリング又は無電解銅めっき処理が好ましい。
【００４７】
この薄付け導体層上に、感光性ドライフィルムをラミネートした後、露光、現像処理によってめっきレジストを形成し、さらに、電解めっき処理を施して、導体層部分を厚付けすると共に、スルーホールに対応する開口及び半導体素子の電極パッドに対応する開口をそれぞれめっき充填する。
【００４８】
電解めっきは、電解銅めっき処理によって形成されるのが好ましく、その厚みは、５μｍ以上３０μｍ以下がよい。そしてさらに、めっきレジストを剥離した後、そのめっきレジスト下の薄付け導体層を、硫酸−過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過流酸塩水溶液、塩化第二鉄や塩化第二銅の水溶液のいずれかをエッチング液として用いたエッチング処理によって溶解除去して、半導体素子の電極パッドとスルーホールとを電気的接続する導体配線が、絶縁層表面に沿って形成される。
【００４９】
導体配線は、基板のほぼ中央部に固定される半導体素子の電極パッドから外周部に向かって延設された微細な線幅のパターンで構成され、その厚みが５〜３０μｍであることが望ましく、１２μｍであることが最も好ましい。
【００５０】
また、線幅と線間距離との比(Ｌ／Ｄ)は、５０μｍ／５０μｍ〜１００μｍ／１００μｍであることが望ましい。さらに、配線パターン上に形成されるパッドは、その口径が１５０〜５００μｍであることが望ましく、特に、３５０μｍであることが好ましい。
【００５１】
積層される半導体素子内蔵型基板どうしを電気的に接続するための導電性バンプは、めっき処理又は導電性ペーストを印刷することによって形成されることが望ましい。
【００５２】
このめっき処理による充填は、電解めっき処理又は無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。電解めっき処理としては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田又はスズ合金等を使用できるが、この実施形態においては、電解スズめっき処理が最適である。
【００５３】
導電性バンプの高さとしては、３μｍ以上３０μｍ以下の範囲の場合、バンプの変形により、バンプの高さのばらつきを許容することができ、また、マイグレーションやウイスカーの発生が増加することもない。
【００５４】
特に、およそ５μｍの高さとすることが最も好ましい。また、導電性バンプは、めっき処理の代わりに、メタルマスクを用いたスクリーン印刷によって、導電性ペーストをスルーホール上に印刷することによって形成することもできる。
【００５５】
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００５６】
この他に、導電性バンプは、低融点金属であるはんだペーストを印刷する方法や、はんだめっきを行う方法、あるいははんだ溶融液に浸漬する方法によって形成することができる。低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００５７】
この半導体素子内蔵基板のいずれかの面には、半導体素子内蔵基板を相互に接着する接着剤層が形成されることが望ましく、この接着剤層は、半導体素子内蔵基板のいずれかの面全体に樹脂を塗布し、乾燥させて、未硬化状態としたものであることが望ましい。
【００５８】
半導体素子内蔵基板の積層は、各基板に予め設けた位置決め用マークをＣＣＤカメラ等で光学的に検出し、その位置合わせを行いながら基板の複数個を、所定方向に積層させ、たとえば加熱プレスによって、それらを一体化して多層回路基板を形成することが望ましい。
【００５９】
各基板の積層は、各基板に予め設けた位置決め用マークをＣＣＤカメラ等で光学的に検出し、その位置合わせを行いながら進め、そのような積層体を、５０℃以上２５０℃以下の温度で加熱しながら、０．５ＭＰａ以上５ＭＰａ以下の圧力でプレスして、すべての回路基板を、１度のプレス成形により一体化することができる。特に、好ましい加熱温度は、１６０℃以上２００℃以下の範囲である。
【００６０】
多層回路基板の表層の回路基板の導体配線のパッド上に、半導体素子以外の他の電子部品を実装することができる。
さらに、多層回路基板の最外層の回路基板にあっては、パッドを含んだ導体配線を形成させ、その導体配線のパッド上に、たとえば、ニッケル−金層を形成し、その金−ニッケル層上にはんだボール又はピンを接合して、マザーボードへの接続端子とすることができる。
【実施例】
【００６１】
以下、本発明に係る半導体素子内蔵基板と半導体素子内蔵型多層回路基板について具体的に説明する。なお、下記実施例では、４個の半導体素子内蔵基板を順次積層して４層に多層化し、半導体素子内蔵型多層回路基板を構成したが、本発明は、この例だけに限定されるものではなく、実装する半導体素子の特性、容量、厚み等又は無機材料基材の種類、厚み等に応じて、３個以下又は５個以上の半導体素子内蔵基板を積層して半導体素子内蔵型多層回路基板を構成させることができる。
【００６２】
(実施例１)
本発明にかかる半導体素子内蔵基板と、半導体素子内蔵型多層回路基板は、下記(１)〜(１７)の工程に従って製造する。図１(ａ)〜(ｅ)、図２(ｆ)〜(ｉ)、図３(ｊ)〜(ｍ)、図４(ｎ)〜(ｏ)は、製造工程を説明するための断面図である。
【００６３】
(１)ドクターブレード法を用いて、低融点ガラスとアルミナの混合物を無機固形分とするグリーンシート１０を得た(図１(ａ)参照)。
【００６４】
(２)  このグリーンシート１０を８０℃で５時間乾燥させた後、これを、パンチングし、図１(ｂ)に示すように、一乃至複数個の貫通穴１６を形成した。
【００６５】
この状態のグリーンシート１０の一部領域の平面図を図６に示す。図６の二点鎖線で示される領域は、グリーンシート１０内に複数設けられており、後述するダイシング工程において相互に分離される境界を示している。図１(ｂ)は、図６のＡ−Ａ線切断断面図に相当する。
なお、貫通孔１６は、パンチングの他、レーザ加工やドリル加工等の方法によって形成することも可能である。
【００６６】
(３)  次に、これを６００℃で５時間脱脂し、その後８５０℃で３時間加熱して焼結して、厚さ０．５ｍｍの絶縁性基材を得た。得られた絶縁性基材の２０℃〜３００℃の範囲における熱膨張率を測定したところ、５．５×１０-6/Ｋであった。
【００６７】
(４)  次いで、エポキシ樹脂等の樹脂を貫通穴１６に充填して、表面を研磨して平滑化して、貫通穴充填樹脂１７を形成した(図１(ｃ))。
図１(ｃ)及び後述する各図の符号１１は、焼結された無機材料から成る絶縁性基材を示している。
【００６８】
(５)  次に、絶縁性基材１１の一方の表面に、厚さ１０μｍの銅箔３９を貼り付け、銅箔３９を貼り付けた面の反対側の面から炭酸ガスレーザーにより、図１(ｄ)に示すように、貫通穴充填樹脂１７に直径２００μｍのスルーホール形成用貫通孔１８を形成した。次いで、銅箔３９にめっきレジストを貼付した後、銅めっき処理により、図１(ｅ)に示すように、スルーホール形成用貫通孔１８の内部にスルーホール２０を形成し、めっきレジストを剥離した。この状態の平面図を図７に示す。図１(ｅ)は、図７のＢ−Ｂ線切断断面図に相当する。
【００６９】
(６) 引き続き、(５)で得た絶縁性基材１１に、マスクを載置し、サンドブラスト処理によって、図２(ｆ)に示すように、半導体素子収納用の凹部２５を形成した。以下、絶縁性基材１１の凹部２５が形成された面を「第一の表面」と言う。
この状態の平面図を図８に示す。図２(ｆ)は、図８のＣ−Ｃ線切断断面図に相当する。
【００７０】
次に、銅箔を覆って感光性ドライフィルムレジストを貼付した後、露光、現像処理してパターニングし、エッチングレジスト層を形成した。次いで、エッチングレジスト層で覆われていない部分の銅箔を、塩化第二銅のエッチング溶液でエッチング処理して銅箔をパターニングし、図２(ｇ)に示すように、スルーホール２０上に、直径３００μｍの銅箔の残部から成るスルーホールパッド４０を形成した。図２(ｇ)は、エッチングレジスト層を除去した後の状態を示している。
この状態の裏面側の平面図を図９に示す。図２(ｇ)は、図９のＤ−Ｄ線切断断面図に相当する。
スルーホールパッド４０は、その内径がスルーホール口径とほぼ同じであるように形成されることが好ましい。
【００７１】
(７)  引き続き、(６)で得た凹部２５の内壁や底面に、接着剤(藤倉化成製エポキシ系銀ペースト：ＳＡ−２０２４)を塗布した後、図２(ｈ)に示すように、凹部２５内にダイシングによってチップ状に成形された半導体素子２６(シリコン基材：２５〜４５０℃における熱膨張率４．６×１０-6／Ｋ)を嵌め込み、これを窒素雰囲気中で１７０℃、１５分間加熱処理し、接着剤を乾燥、硬化させることにより、半導体素子２６を凹部２５内壁に接着、固定した。
この状態の平面図を図１０に示す。図２(ｈ)は、図１０のＥ−Ｅ線切断断面図に相当する。
【００７２】
凹部２５の深さは、半導体素子２６を凹部２５内に固定したとき、その電極パッド２７の表面が、絶縁性基材１の表面とほぼ同一の平面上にあるような深さに形成するのが望ましい。
【００７３】
なお、基材凹部２５への半導体素子２６の接着固定は、Ａｕ−Ｓｉの共晶合金により行ってもよい。その場合は、凹部２５に位置する部位に開口を設けたステンレス製のメタルマスクをマスクとして凹部２５内壁にＡｕを１〜１０μｍの厚さで蒸着する。次に、このＡｕ膜上に、ダイシングによりチップ状に成形された半導体素子２６(シリコン基材：２５〜４５０℃における熱膨張率４．６×１０-6／Ｋ)を嵌め込み、これを窒素雰囲気中で４００℃、１０分間加熱処理し、凹部２５内壁に蒸着したＡｕ膜と半導体素子２６との間にＡｕとＳｉとの共晶を形成させることで、半導体素子２６を凹部２５の底面や内壁に接着固定することもできる。
【００７４】
(８)  次に、半導体素子２６が収容し、固定された絶縁性基材１の第一の表面上に、所定の加熱条件下において軟化するような樹脂フィルムとして、厚さ５０μｍの熱硬化型のポリオレフィン樹脂シートを温度５０〜１８０℃まで昇温しながら、９．８×１０3Ｐａの圧力で加熱プレスして積層し、図２(ｉ)に示すように、ポリオレフィン系樹脂からなる樹脂絶縁層３０を設けた。
【００７５】
(９)  ポリオレフィン系樹脂からなる樹脂絶縁層３０の表面側から、レーザ照射を行って、図３(ｊ)に示すようにスルーホールに達する開口３２と、半導体素子２６の電極パッド２７に達する開口３４を設けた。開口３２、３４の底面には、スルーホールの表面と電極パッド２７の表面がそれぞれ露出されている。
【００７６】
さらに、ＣＦ４及び酸素混合気体のプラズマ処理により、デスミア処理とポリオレフィン系の樹脂絶縁層３０の表面改質処理を行った。この改質処理により、表面にはＯＨ基やカルボニル基、ＣＯＯＨ基などの親水性基が確認された。
【００７７】
(１０)  次に、銅をターゲットにしたスパッタリングを行って、ポリオレフィン系樹脂からなる樹脂絶縁層３０の表面と、開口３２及び３４の内壁面と、底面に露出するスルーホールの表面と、電極パッド２７の表面に、導体下地層としての厚さが０．１μｍの銅スパッタ層(図示せず)を形成した。
【００７８】
(１１)  次に、図３(ｋ)に示すように、銅スパッタ層上に、感光性ドライフィルムを使用して、形成したい接続配線の平面形状と同じ平面形状の開口３５を有する厚さ１５μｍのめっきレジスト層３３を設けた。
【００７９】
(１２)  さらに、絶縁性基材の第一の表面とは反対側の表面(以下、「第二の表面」という)は別のめっきレジスト層３６で保護した状態で電解銅めっき処理を施し、第一の表面のめっきレジスト層３３の開口３５底面に露出する導体下地層の表面に、厚さ１５μｍの電解銅めっき層を成長させ、導体下地層と電解銅めっき層の二層構造の接続配線パターン４２を形成した(図３(ｌ))。開口３２、３４の内部は、電解銅めっき層で充填されている。
【００８０】
(１３)  次いで、めっきレジスト層３３を剥離除去した後、絶縁性基板１の第一の表面に現れた銅スパッタ層(及び電解銅めっき層の表面部分)を溶解除去し、電解銅めっきと銅スパッタ層とからなる接続配線パターン４２相互間を分離した。更に、めっきレジスト層３６を剥離除去した(図３(ｍ))。
この状態の平面図を図１１に示す。図３(ｍ)は、図１１のＦ−Ｆ線切断断面図に相当する。
【００８１】
樹脂絶縁層３０上には、互いに分離された複数の接続配線パターン４２が引き回されており、各接続配線パターン４２は、一端が半導体素子２６の電極パッド２７に接触し、他端がスルーホールと接触し、半導体素子２６の電極パッド２７とスルーホール２０とは、接続配線パターン４２によって電気的に接続されている。
これにより、本発明の半導体素子内蔵基板１２が得られた。
【００８２】
(１４)  次に、絶縁性基材１の第一の表面にＰＥＴフィルムを貼付した後、電解めっき水溶液に浸漬し、スルーホールパッド４０に電圧を印加して電解すずめっき処理を行い、図４(ｎ)に示すように、第二の表面のスルーホールパッド４０上に高さ５μｍの導電性バンプ４４を形成した。図４(ｎ)は、ＰＥＴフィルムを剥離した状態である。
【００８３】
(１５)  ここでは、更に、(１４)にて導電性バンプ４４を形成した絶縁性基材１の第二の表面側に、エポキシ樹脂からなる接着剤を塗布し、乾燥して図４(ｏ)に示すように、接着剤層４６を形成した。
【００８４】
なお、本実施例では、後述する多層化を行う前に、接着剤層４６を絶縁性基材１の第二の表面に予め形成したが、各半導体素子内蔵基板１２が製造された後、それらを積層して多層化する段階において、適切な個所に接着剤を塗布し、乾燥した状態の未硬化樹脂からなる接着剤層を形成しても良い。
【００８５】
(１６)  (１５)にて形成した半導体素子内蔵基板１２をダイシングソーにより個別に切断、分割して個々の半導体素子内蔵基板１２を製造した。
【００８６】
(１７)これら個片化した４枚の半導体素子内蔵基板１２1〜１２4を、同一方向に配向させて積層し、温度１８０℃で加熱するとともに、圧力２ＭＰａでプレスすることで、各半導体素子内蔵基板１２を、接着剤層４６で接着した状態で接着剤層４６を硬化し、半導体素子内蔵基板１２1〜１２4を強固に接着して一体化し、半導体素子内蔵型多層回路基板１３を得た。なお、熱プレスとしては、真空熱プレスを用いた。
【００８７】
得られた半導体素子内蔵型多層回路基板１３内の各半導体素子２６を平均負荷条件で駆動したが、不具合が生じるほどには半導体素子２６の温度上昇もなく、良好に作動することが認められた。
【００８８】
(実施例２)
実施例１と同様であるが、下記表１に示す酸化アルミニウムを絶縁性基材を使用して半導体素子内蔵型多層回路基板を製造した。
【００８９】
【表１】
2007201254.tif 000003
【００９０】
得られた半導体素子内蔵型多層回路基板について、実施例１と同様に、平均負荷条件で駆動したところ、実施例１に比較して半導体素子の温度は高くならず、良好に作動することが認められた。
【００９１】
(実施例３，４)
実施例２と同様であるが、絶縁性基材の厚さと凹部の厚さを変えて製造した半導体素子内蔵型多層回路基板を製造した。
得られた半導体素子内蔵型多層回路基板について、平均負荷条件で駆動したところ、いずれも、良好に作動することが認められた。
【００９２】
（比較例）
絶縁性基材として面方向の熱膨張率が１５×10-6／Ｋのガラス・エポキシ樹脂複合材料を用いて製造した半導体素子内蔵型多層回路基板について、実施例１と同様の条件で駆動したところ、熱膨張差によりデバイスが破壊してしまった。
【００９３】
（本発明）
以上は本発明の好ましい実施例を説明したが、本発明はこれらの実施例に限定されるものではなく、その要旨の範囲内で様々な変形や変更が可能である。
【図面の簡単な説明】
【００９４】
【図１】(ａ)〜(ｅ)：本発明の第一の実施例の半導体素子内蔵基板の製造工程図(１)
【図２】(ｆ)〜(ｉ)：本発明の第一の実施例の半導体素子内蔵基板の製造工程図(２)
【図３】(ｊ)〜(ｍ)：本発明の第一の実施例の半導体素子内蔵基板の製造工程図(３)
【図４】(ｎ)、(ｏ)：本発明の第一の実施例の半導体素子内蔵基板の製造工程図(４)
【図５】本発明の半導体素子内蔵型多層回路基板を説明するための図
【図６】グリーンシートの一部領域の平面図
【図７】スルーホールが形成された状態の平面図
【図８】凹部が形成された状態の平面図
【図９】スルーホールパッドが形成された状態の裏面の平面図
【図１０】半導体素子が搭載された状態の平面図
【図１１】配線パターンが形成された状態の平面図
【符号の説明】
【００９５】
１１……無機材料基材
１２、１２1〜１２4……半導体素子内蔵基板
１３……半導体素子内蔵型多層回路基板
１６……貫通穴
１７……貫通穴充填樹脂
２０……スルーホール
２５……凹部
２６……半導体素子
２７……電極パッド
３０……絶縁層
３２、３４……開口部
４０……スルーホールパッド
４２……接続配線パターン
４４……導電性バンプ
【図１】
2007201254.tif 000004
【図２】
2007201254.tif 000005
【図３】
2007201254.tif 000006
【図４】
2007201254.tif 000007
【図５】
2007201254.tif 000008
【図６】
2007201254.tif 000009
【図７】
2007201254.tif 000010
【図８】
2007201254.tif 000011
【図９】
2007201254.tif 000012
【図１０】
2007201254.tif 000013
【図１１】
2007201254.tif 000014