(57)【要約】【課題】出力周波数範囲の広い、かつロックアップタイムの短い電圧制御発振器を低コストで集積化した周波数シンセサイザを提供することを目的とするものである。【解決手段】周波数シンセサイザは複数の発振バンドを有する電圧制御発振器を備え、利用周波数に応じて発振バンドを選択する際に、発振バンドを制御する信号および電圧制御発振器の発振周波数を元に、発振バンドを選択する方法を変える事で、精度良くかつ短時間で発振バンドの選択を行なうことができる。【選択図】図１
2007235523.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタまたはインダクタの切替え手段を有し、制御電圧端子に印加される電圧に応じた周波数の信号を発振する電圧制御発振器と、前記電圧制御発振器の出力の周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号をループフィルタを介して前記電圧制御発振器の制御電圧端子に出力するチャージポンプと、前記電圧制御発振器のキャパシタまたはインダクタによって決定される発振可能な周波数帯（以下バンドという）を設定する周波数調整回路とを備え、前記周波数調整回路は前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記電圧制御発振器のバンドを選択する信号を出力するバンド選択手段と、前記電圧制御発振器のバンドを選択する信号の生成方法を変更する信号（以下ＦＬ信号という）を前記バンド選択手段に出力する選択方法変更手段とを備えたことを特徴とする周波数シンセサイザ。
【請求項２】
前記周波数調整回路は、前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記電圧制御発振器のバンドを切替える信号を出力するバンド選択手段と、前記バンド選択手段の出力に応じてＦＬ信号を前記バンド選択手段に出力する選択方法変更手段とを備えたことを特徴とする請求項１に記載の周波数シンセサイザ。
【請求項３】
前記周波数調整回路は、前記第１の分周器の出力信号と前記第２の分周器の出力信号との周波数誤差を検出し、その検出結果に応じて前記電圧制御発振器のバンドを切替える信号を出力するバンド選択手段と、前記バンド選択手段の出力に応じてＦＬ信号を前記バンド選択手段に出力する選択方法変更手段と、前記電圧制御発振器の出力信号または前記第１の分周器の出力信号を元に前記周波数調整回路の初期状態を決定する回路を備えたことを特徴とする請求項１に記載の周波数シンセサイザ。
【請求項４】
前記電圧制御発振器のバンドを選択する場合において、前記電圧制御発振器のバンドに応じてＦＬ信号を設定し、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較し、前記電圧制御発振器のバンドを変更する必要がない場合にはバンド選択を終了し、前記電圧制御発振器のバンドを変更する必要がある場合には最適なバンドを演算により求め、再度ＦＬ信号の設定する動作に戻るというアルゴリズムを特徴とする周波数シンセサイザ。
【請求項５】
前記電圧制御発振器のバンドを選択する場合において、前記第１の分周器の出力信号に応じてＦＬ信号を設定し、前記電圧制御発振器のバンドに応じてＦＬ信号を設定し、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較し、前記電圧制御発振器のバンドを変更する必要がない場合にはバンド選択を終了し、前記電圧制御発振器のバンドを変更する必要がある場合には最適なバンドを演算により求め、再度前記電圧制御発振器のバンドに応じてＦＬ信号を設定する動作に戻るというアルゴリズムを特徴とする周波数シンセサイザ。
【請求項６】
請求項１から５のいずれかに記載の周波数シンセサイザを備えたことを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動無線機等で使用される周波数シンセサイザであって、特に、複数の周波数帯で発振可能な電圧制御発振器を含む周波数シンセサイザに関する。
【背景技術】
【０００２】
一般に携帯電話機のような無線通信システムにおいて、受信信号や送信信号と合成される所定の周波数の発振信号を発生する局部発振器として周波数シンセサイザが用いられている。
【０００３】
従来の携帯電話機において、例えば８８０〜９１５ＭＨｚ帯のＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と１７１０〜１７８５ＭＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）のような２つの周波数帯の信号を扱えるデュアルバンド方式の携帯電話機がある。さらに、そのようなデュアルバンド方式の携帯電話機において、ＰＬＬ回路の出力周波数を切替えることにより、一つのＰＬＬ回路で２つの周波数帯域に対応することができるものがある。近年、ＧＳＭやＤＣＳの他に例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の携帯電話機に対する要望が強まっており、今後さらに多くの周波数帯域への対応が要望されると予想される。
【０００４】
複数の周波数帯域に対応できる携帯電話機に使用される送受信信号の変復調を行なう高周波用半導体集積回路（以下「高周波ＬＳＩ」という。）に対しては、携帯電話機等の小型化やコストの低減という観点から、ダイレクトコンバージョン方式が有効である。ダイレクトコンバージョン方式は、複数の周波数帯域に対応することが比較的容易ではあるが、電圧制御発振器（以下「ＶＣＯ」という。）の発振可能な周波数範囲を広くしなければいけないという問題がある。一つのＶＣＯで全ての周波数に対応しようとすると、ＶＣＯの制御電圧の感度（１Ｖあたりの発振周波数の変化幅：単位［Ｈｚ／Ｖ］）が高くなることで外来ノイズや電源電圧変動に弱くなり、Ｃ／Ｎ（Ｃａｒｒｉｅｒ／Ｎｏｉｓｅ）特性が劣化するという問題がある。
【０００５】
一方、ＶＣＯは一般にモジュール部品で構成されるため、携帯電話機等の小型化を阻害する要因の一つとなっており、ＶＣＯのＩＣ化の要請が高まってきている。しかしながらＶＣＯをＩＣ化する場合、ＶＣＯを構成する素子の製造ばらつきで発振周波数が大きく変化してしまい、所望の周波数で位相ロックできないという問題がある。
【０００６】
この問題を解決するためにＶＣＯ制御電圧の感度を高くする方法もあるが、先述したように制御感度を高くすると、外来ノイズや電源電圧変動に弱くなり、Ｃ／Ｎ特性が劣化するという別の問題を招いてしまう。また、ＶＣＯの並列共振回路に複数の固定容量を並列接続し、ＩＣ製造時にレーザー等でトリミングして発振周波数を設定するという方法があるが、ＩＣを個別に調整することになり製造コストを増大させるという問題がある。そこでＶＣＯの並列共振回路に、制御信号によって容量値を切替えることのできる容量素子を複数並列接続する方法がある。
【０００７】
図７は特開２００１−３３９３０１号公報に開示されているＶＣＯの回路図である。このＶＣＯの回路は並列接続されたコンデンサＣ０と、並列接続された負性抵抗−Ｒと、並列接続されたインダクタＬと、並列接続された可変容量Ｃｖと、並列接続されたバンド選択容量Ａ２８と、並列接続されたバンド選択容量Ｂ２９と、並列接続されたバンド選択容量Ｃ３０と、並列接続されたバンド選択容量Ｄ３１と、縦続接続されたコンデンサＣ５で構成されている。バンド選択容量Ａ２８、バンド選択容量Ｂ２９、バンド選択容量Ｃ３０、バンド選択容量Ｄ３１は容量とスイッチで構成されており、制御信号でＶＣＯの総容量値を変化させ、複数の周波数利用帯域（以下、「発振バンド」という）を得ることができる。コンデンサＣ０、負性抵抗−Ｒ、インダクタＬの並列接続部分は、電源電圧を供給されたトランジスタ等の電力を生成する能動端子を有した並列共振回路であり、負性抵抗部−Ｒは電力を生成するという意味で通常の抵抗と異なる。
【０００８】
ＣＮＴ１信号でバンド選択容量Ａ２８の容量値（ＣＡ）を切替える事ができ、ＣＮＴ２信号でバンド選択容量Ｂ２９（ＣＢ）の容量値を切替える事ができ、ＣＮＴ３でバンド選択容量Ｃ３０の容量値（ＣＣ）を切替える事ができ、ＣＮＴ４信号でバンド選択容量Ｄ３１の容量値（ＣＤ）を切替える事ができる。図７のＶＣＯの回路の場合は、１６個の発振バンドを得ることができる。このＶＣＯの発振周波数Ｆｖｃｏは下記の式で表される。
Ｆｖｃｏ
＝１／２π√Ｌ｛Ｃ０＋ＣＡ＋ＣＢ＋ＣＣ＋ＣＤ＋Ｃ５・Ｃｖ／（Ｃ５＋Ｃｖ）｝…式１
特許文献１ではＶＣＯのＩＣ化において、ＩＣ製造時の個別調整によるコスト増を避けるために、外部のＰＬＬ制御回路から与えられた分周比設定に基づいて、発振バンドを自動的に選択している。特許文献１の周波数シンセサイザは、位相ロックさせるたびにＶＣＯの発振周波数を類推し、最適な発振バンドをその都度、選択することを特徴とする。このため製造ばらつきだけでなく、温度や供給電圧といった変化にも常に対応できる。
【特許文献１】特開２００１−３３９３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＶＣＯの並列共振回路において、複数のキャパシタまたはインダクタの切換手段を設けることで、共振周波数の細かな切替えが可能となり、複数の発振バンドが利用可能になるという構成が知られている。このような複数の発振バンドを持ったＶＣＯを含む周波数シンセサイザでは、所望の発振周波数を得るため、どの発振バンドで位相ロックさせることができるかを決定しなくてはならない。
【００１０】
具体的には、外部のＰＬＬ制御回路から分周比設定が与えられた後、ＶＣＯの発振周波数と希望する周波数とのずれ量を類推するため基準信号ＦＲＥＦと比較信号ＦＤＩＶの時間差を検出する。さらに、ＦＲＥＦとＦＤＩＶとの時間差が所定値以内になるまで、すなわち、ＶＣＯの発振周波数と所望周波数との差が所定値以内になるまで、発振バンドの切替えと発振周波数の類推を繰り返す。この方法は、最終的に位相ロックさせる発振バンドを決定するために、時間差検出動作一回あたりに要する時間に時間差検出動作の回数を乗算した時間だけ、ＶＣＯの発振周波数が目的の周波数に到達するまでの時間（以下、「ロックアップタイム」という。）が長くなる。
【００１１】
さらに、この方法では発振バンドの間隔が一定であるという状態しか考慮されておらず、各発振バンド間隔が一定でない場合は、最適な発振バンドの選択の失敗、もしくは最適な発振バンドを選択するまでに時間がかかり、ロックアップタイムが長くなるといった問題がある。発振バンドの決定に必要な時間を短縮するために一回あたりの発振周波数の類推に要する時間を短くしたとしても、精度が低下するので、所望周波数との差が所定以内になるまでに発振バンドを切替える回数が多くなり、それほど発振バンドの決定に必要な時間は短縮できない。また、精度の低下により最悪の場合、位相ロックができなくなってしまう。
【００１２】
これを防ぐためには、発振バンドが１６個必要な場合はバンド選択容量を１６個並列接続し、バンド１を使用するときはバンド選択容量１のみをオンにし、バンド２を使用するときはバンド選択容量２のみをオンにし、・・・バンド１６を使用するときはバンド選択容量１６のみをオンするというふうに、各発振バンドごとに１つの容量回路を割り当て、各バンド選択容量は発振バンドの周波数間隔が等しくなるように設定するという方法がある。しかしこの方法は１６個の容量を並列接続することになり、それによって発生する寄生容量によって、発振周波数の変動やＣ／Ｎ劣化などが起こり、ＶＣＯの性能を低下させてしまう。そのため、特許文献１に開示されている図７のＶＣＯのように、４個のバンド選択容量のオン／オフを組み合わせることで、発生する寄生容量値を抑え、１６個の発振バンドを利用できることができる。バンド選択容量Ｂ２９の容量値はバンド選択容量Ａ２８の２倍、バンド選択容量Ｃ３０の容量値はバンド選択容量Ｂ２９の２倍、バンド選択容量Ｄ３１の容量値はバンド選択容量Ｃ３０の２倍にすることで、隣接するバンドとの間隔を一定値に近づけることができる。しかしながらこれを式１に当てはめて各発振バンドの発振周波数を求めると、図８のようにＶＣＯの発振周波数が高いほど発振バンドの間隔は広く、発振周波数が低いほど発振バンドの間隔は狭くなり、各発振バンドの間隔は一定ではない。また、ＶＣＯの製造バラツキも、発振周波数や各バンドの相対関係が変化するので発振周波数類推の精度低下の要因となる。さらにＶＣＯの制御感度を低くするために発振バンド数を増やすと、発振周波数類推の精度に起因する発振バンド切替えの回数が増加し、発振バンドの決定に必要な時間が増加し、ロックアップタイムが増加する。
【００１３】
これらの理由により発振バンドの決定に必要な時間が無視できない時間となった場合、ロックアップタイムの仕様を満たすためにループフィルタの定数を変更すると、Ｃ／Ｎが劣化することは周知の事実である。
【００１４】
以上のように、従来のＶＣＯバンド自動選択回路では良好なＣ／Ｎ特性と短いロックアップタイムをもつ周波数シンセサイザを得ることが困難である。
【００１５】
本発明は、上記課題を解決すべくなされたものであり、その目的は、複数の周波数バンドを持つＶＣＯを用いて良好なＣ／Ｎ特性が得られ、ロックアップタイムが短く、かつ低コストの周波数シンセサイザを提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係る周波数シンセサイザは、複数の周波数帯で発振可能であり、キャパシタおよびインダクタの接続を切替える手段を有し、ＶＣＯに印加される電圧に応じた周波数の信号を発振出力するＶＣＯと、ＶＣＯの発振信号の周波数を分周して出力する可変分周器と、基準となる信号を発振出力するＴＣＸＯと、ＴＣＸＯの周波数を分周して出力する基準分周器と、可変分周器の出力信号と基準分周器の出力信号との位相を比較し、その位相差を出力する位相比較器と、位相比較器の出力信号を電圧に変換するチャージポンプと、チャージポンプの出力電圧を平滑してＶＣＯの制御電圧端子に印加するループフィルタと、発振動作時にＶＣＯの発振バンドを設定するバンド選択回路とを備える。バンド選択回路は、ＰＬＬ制御回路から与えられる周波数に基づいて、１つの発振バンドを選択するバンド制御部と、前記発振周波数および前記バンド制御部によって選択された発振バンドによって、発振バンドの選択方法を変更するＦＬ調整回路と、可変分周器の出力信号を元にバンド選択手段の初期状態を決定するＶＣＯ発振周波数測定回路とを備える。
【００１７】
本発明に係る周波数シンセサイザは無線通信システムに組み込むことができる。
【００１８】
本発明に係る方法は、複数の発振バンドを有するＶＣＯを備えた周波数シンセサイザの制御方法である。その制御方法は、ＶＣＯに所定電圧を印加した状態で、所定数の周波数帯についてＶＣＯの発振周波数を測定し、ＰＬＬ制御回路から与えられる周波数設定と比較して、最も適した１つの発振バンドをバンド制御部とＦＬ調整回路によって発振動作に使用する１つの発振バンドを決定し、その決定した発振バンドをＶＣＯに設定する。
【発明の効果】
【００１９】
本発明によれば、ＶＣＯを構成する素子の製造ばらつきによる発振周波数の変動があり、さらにＩＣの温度や電源電圧といった環境変化が集積回路の動作中に起こったとしても、ＶＣＯの実際の発振周波数に応じて周波数バンドを決定するため、所望の周波数で位相ロックすることができる。また、ＶＣＯをＩＣ化できるため小型低コスト化を図ることができる。また、ＶＣＯの共振周波数を細かく切替えられるため、ＶＣＯの制御感度を低くすることができ、その結果、良好なＣ／Ｎ特性を得ることができる。また、製造ばらつきを考慮した周波数決定法のため、少ない時間で発振バンドを決定することができ、ロックアップタイムを短縮できる。
【００２０】
また、この周波数シンセサイザを無線通信システムに備えることにより、小型化かつ安価で通信品質の良い無線通信システムを得ることができる。
【発明を実施するための最良の形態】
【００２１】
図１０に一般的な周波数シンセサイザのブロック図を示す。周波数シンセサイザは、制御電圧端子を有し、その制御電圧端子に印加される電圧に応じた周波数の信号を出力するＶＣＯ１と、ＶＣＯ１の出力信号Ｆｖｃｏを分周するプリスケーラ７と、プリスケーラ７の出力信号ＦＣＫをカウントするカウンタＡ８と、水晶発振子を使用した精度の高い周波数で発振するＴＣＸＯ２と、ＴＣＸＯ２の出力信号Ｆｏｓｃを分周する基準分周器６と、カウンタＡ８の出力信号ＦＤＩＶと基準分周器６の出力信号ＦＲＥＦの位相を比較して位相差を出力する位相比較器５と、位相比較器５の出力信号を電圧または電流に変換するチャージポンプ４と、チャージポンプ４の出力を平滑化するループフィルタ３とＶＣＯ１の発振バンドを制御するバンド選択回路９とを備える。
【００２２】
プリスケーラ７とカウンタＡ８は、パルススワロウ型の可変分周器１３を構成する。位相比較器５、チャージポンプ４、ループフィルタ３、ＶＣＯ１、及びプリスケーラ７とカウンタＡ８は閉ループを構成している。ＶＣＯ１は複数の発振バンドを有し、発振周波数を細かく切り換えることを可能とする。図７に示すような４つの切替え容量を持った回路の場合、ＶＣＯ１は図８に示すように１６個の発振バンドを有する。バンド選択回路９は周波数シンセサイザが動作開始したとき、ＶＣＯ１において使用する発振バンドとして、複数の発振バンドの中から最適な１つの発振バンドを決定する。その後は決定した発振バンドでＶＣＯの制御端子に印加する電圧を調整し、目的の周波数を保持するよう動作する。
【００２３】
一般にＶＣＯ１の発振周波数を正確に知るためには、ＶＣＯ１の１秒間のクロック数をカウンタで計数するか、または、ＶＣＯのクロック数を所定期間計数して１秒間の周波数に換算することが必要である。しかし、その場合ではカウンタはＶＣＯ１の発振周波数と同じスピードで動作する必要があるが、カウンタ等のロジック回路は高周波用ＰＬＬで用いられるような高い発振周波数を持つＶＣＯと同じスピードで動作することができず、カウンタにて直接的にＶＣＯ１の発振周波数を測ることはできない。そこでＦｖｃｏをプリスケーラ７で分周して周波数を落とした信号であるＦＣＫと、ＦＤＩＶと、ＦＲＥＦを用いてＶＣＯ１の発振周波数とロック目標周波数を比較し、ＶＣＯの発振周波数を類推する。
【００２４】
以下、図５と図６と図１０を用いて、バンド選択回路９の動作例を説明する。
【００２５】
周波数シンセサイザが位相ロックを開始すると、最初に、バンド制御部１０は、ＶＣＯ１に固定電圧Ｖ１を印加する。カウンタＢ１４とカウンタＣ１５は同じ所定数のカウントを行なう。カウンタＢ１４とカウンタＣ１５は所定数のカウントを終了するとカウント終了信号を出力する。本例ではカウンタＢ１４とカウンタＣ１５は１２８カウントするカウンタとする。位相ロックを開始するとカウンタＢ１４とカウンタＣ１５は同時にカウントを開始する。ＦＲＥＦがカウンタＢ１４に入力され、カウントされてＣＲＥＦが出力され、ＦＤＩＶがカウンタＣ１５に入力され、ＣＤＩＶが出力される。ＦＲＥＦとＦＤＩＶの立ち上がりの時間差を１２８倍したものが、ＣＲＥＦとＣＤＩＶの立ち上がりの時間差になる。ＣＲＥＦとＣＤＩＶの立ち上がりの時間差を時間差検出回路１７で検出し、ＲＤＤとして出力する。ＡＮＤ回路１８にＲＤＤとＦＣＫが入力され、ＡＮＤ回路１８はＲＤＤがハイレベルになっている間だけＦＣＫを出力する。カウンタＤ１９は外部より設定されたＦＬ値の回数をカウントするとカウント終了信号ＯＶＦを出力する。本例ではＦＬ値を１１とすると、カウンタＤ１９は１クロックを出力する。カウンタＥ２０はＯＶＦをカウントし、バイナリーデータに変換して加減算器２１に出力し、加減算器２１は現在使用している発振バンドからカウンタＥ２０の出力分だけ移動させた発振バンド情報をデータラッチ２２に出力し、データラッチ２２はタイミングを合わせてＶＣＯの発振バンドを設定する。加減判定回路１６は入力されたＣＲＥＦとＣＤＩＶのどちらが先に立ち上がるかを検出し、ＣＲＥＦが先に立ち上がった場合はカウンタＥ２０が加算を、ＣＤＩＶが先に立ち上がった場合はカウンタＥ２０が減算を行なうように設定する信号を加減算器２１に出力する。本例ではカウンタＥ２０は１を加算するような信号を加減算器に出力する。カウンタＥ２０が０を出力した場合、すなわちバンドを変更する必要がない場合は発振バンド選択動作を終了する。このようにしてＦＲＥＦとＦＤＩＶとＦＣＫをもとに所望周波数が現在のＶＣＯ１のバンドでロック可能か否かを判断する。ロック不可能と判断したときは、切替え後の新たなＶＣＯ１の発振バンドで再び周波数調整動作を行い、ロック可能と判断されるまで繰り返す。ＦＬ値は発振バンド間隔から計算によって導き出され、発振バンド間隔が広い場合はＦＬ値は大きく、発振バンド間隔が狭い場合はＦＬ値は小さくする必要がある。
【００２６】
以上のようにして最適な発振バンドを決定し、ＶＣＯ１においてその決定した最適な発振バンドを設定し、発振動作させる。
【００２７】
周波数調整動作はＰＬＬ制御回路から所望周波数の分周比設定が送信された後に行われるので、周波数調整が動作している時間がロックアップタイムに加算されることになる。従来の周波数調整回路ではロック可能なバンドを予測する精度が低いため周波数調整動作の回数が多くなってしまい、その結果、ロックアップタイムが長くなってしまう。これに対し、本発明では使用バンドに応じてＦＬ値を変更することで発振バンドの遷移回数を削減し、ロックアップタイムを早めることが出来る。
【００２８】
（第１の実施形態）
図１に本発明の第１の実施形態を示すブロック図を示す。バンド選択回路９はバンド制御部１０と、ＦＬ調整回路１１で構成されている。ＦＬ調整回路１１はバンド制御部１０から発振バンド選択信号を受け取り、使用している発振バンドを判定し、ＦＬ値が最適になるような変更信号をバンド制御部１０に出力する。
【００２９】
以下図７と、図８と、図１１を参照し、ＦＬ調整回路１１の動作を説明する。図１１のＦＬ調整回路はＮＯＲ素子３２と、ＡＮＤ素子３３と、ＮＯＴ素子３４と、ＦＬ値＋８回路３５と、ＦＬ値−３回路３６と、ＦＬ値−５回路３７で構成されている。ＦＬ値＋８回路３５はＦＬ値を初期値より８増加させる信号をバンド制御部１０に出力する。ＦＬ値−３回路３６はＦＬ値を初期値より３減少させる信号をバンド制御部１０に出力する。ＦＬ値−５回路３７はＦＬ値を初期値より５減少させる信号をバンド制御部１０に出力する。図１１のＦＬ調整回路１１の場合は、ＣＮＴ４とＣＮＴ３がローレベルの場合はＦＬ値を初期値より８増加させる信号を出力し、ＣＮＴ４がハイレベルでＣＮＴ３がローレベルの場合は、ＦＬ値を初期値より３減少させる信号を出力し、ＣＮＴ４がハイレベルでＣＮＴ３がハイレベルの場合は、ＦＬ値を初期値より５減少させる信号を出力する。
【００３０】
バンド選択容量Ｂ２９の容量値はバンド選択容量Ａ２８の２倍、バンド選択容量Ｃ３０の容量値はバンド選択容量Ｂ２９の２倍、バンド選択容量Ｄ３１の容量値はバンド選択容量Ｃ３０の２倍となっている。バンド１からバンド４までの最適なＦＬ値は７、バンド５からバンド８までの最適なＦＬ値は９、バンド９からバンド１２までの最適なＦＬ値は１２、バンド１３からバンド１６までの最適なＦＬ値は２０とする。バンド選択容量のＯＮ／ＯＦＦの組み合わせと、発振バンドと、ＦＬ調整回路の出力の関係を図１２に示す。ＦＬ値の初期値を１２とすると、ＦＬ調整回路を用いた場合に、最適なＦＬ値に設定されることになる。
【００３１】
以下図３を参照し、発振バンドの選択動作の概要を説明する。発振バンドの選択を開始すると、ＶＣＯ１には初期の発振バンドが設定される。次にＶＣＯ１の制御端子には一定の電圧が印加される。次に、ＶＣＯ１が使用している発振バンドを判定し、使用している発振バンドに応じて最適なＦＬ値になるような信号がバンド制御部１０に出力される。次に、ＦＲＥＦとＦＤＩＶの位相差を検出する。次に、発振バンドを変更する必要があるか判定する。次に、発振バンドを変更する必要が無い場合は発振バンド選択を終了する。発振バンドを変更する必要が有る場合は、ＦＲＥＦとＦＤＩＶの位相差と、ＦＣＫと、ＦＬ値から最適な発振バンドを類推し、ＶＣＯ１にその発振バンドを設定する。次に、ＶＣＯ１が使用している発振バンドを判定し、使用している発振バンドに応じて最適なＦＬ値をバンド制御部１０に出力する動作に戻る。
【００３２】
（第２の実施形態）
図２に本発明の第２の実施形態を示すブロック図を示す。バンド選択回路９はバンド制御部１０と、ＶＣＯ発振周波数測定回路１２と、ＦＬ調整回路１１で構成されている。ＶＣＯ発振周波数測定回路１２はＦＲＥＦとＦＣＫから位相ロック開始時のＶＣＯ１の発振周波数を類推し、ＦＬ値の初期値をバンド制御部１０に出力する。ＦＬ調整回路１１はバンド制御部１０からバンド選択信号を受け取り、使用している発振バンドを判定し、最適なＦＬ値を判定してバンド制御部１０に出力する。
【００３３】
以下図４を参照し、動作の概要を説明する。発振バンドの選択を開始すると、ＶＣＯ１には初期の発振バンドが設定される。次にＶＣＯ１の制御端子には一定の電圧が印加される。次に、ＦＲＥＦとＦＣＫよりＶＣＯの発振周波数を類推する。次に、ＶＣＯの発振周波数より、ばらつきによって各発振バンドの最適なＦＬ値がどの程度ずれているかを類推し、ＦＬ値の初期値を決定する。次に、ＶＣＯ１が使用している発振バンドを判定し、使用している発振バンドに応じて最適なＦＬ値になるような信号がバンド制御部１０に出力される。次に、ＦＲＥＦとＦＤＩＶの位相差を検出する。次に、発振バンドを変更する必要があるか判定する。次に、発振バンドを変更する必要が無い場合は発振バンド選択を終了する。発振バンドを変更する必要が有る場合は、ＦＲＥＦとＦＤＩＶの位相差とＦＬ値から最適な発振バンドを類推し、ＶＣＯ１にその発振バンドを設定する。次に、ＶＣＯ１が使用している発振バンドを判定し、使用している発振バンドに応じて最適なＦＬ値をバンド制御部１０に出力する動作に戻る。
【００３４】
このように本発明によって短時間で周波数調整動作を終えることができ、ロックアップタイムを短縮することができる。これにより、前述した理由によりＣ／Ｎ特性が良好な周波数シンセサイザを得ることができる。
【００３５】
（無線通信システムへの応用）
以下に請求項６に記載の本発明のＰＬＬ回路を無線通信システムに使用する例を図９を用いて説明する。受信システムの場合、図９においてアンテナ２３から入力されたＲＦ信号がスイッチ２４を経て受信ミキサ２５に入力され、また実施の形態１で用いたＰＬＬシンセサイザより生成されたローカル信号が受信ミキサ２５に入力され、受信ミキサ２５はＲＦ信号の周波数とローカル信号の周波数の和の周波数と差の周波数をベースバンド処理部２７に出力し、ベースバンド処理部２７は音声またはデータに変換する。送信システムの場合、図９においてベースバンド処理部２７から出力された信号と、請求項１から５記載のＰＬＬシンセサイザより生成されたローカル信号が送信ミキサ２６に入力される。送信ミキサ２６はＲＦ信号の周波数とローカル信号の周波数の和の周波数と差の周波数をスイッチ２４を経てアンテナ２３に出力する。
【産業上の利用可能性】
【００３６】
本発明は、複数の発振周波数帯を有するＶＣＯを備えた周波数シンセサイザに有用であり、また、周波数シンセサイザを備えた種々の電子機器、例えば、無線通信システムに有用である。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施形態の周波数シンセサイザのブロック図
【図２】本発明の第２の実施形態の周波数シンセサイザのブロック図
【図３】本発明の第１の実施形態の周波数調整部の動作フローチャート
【図４】本発明の第２の実施形態の周波数調整部の動作フローチャート
【図５】本発明のＶＣＯバンド選択回路のブロック図
【図６】本発明のＶＣＯバンド選択回路の動作タイミング図
【図７】電圧制御発振器の原理を示す回路図
【図８】複数の発振周波数帯を有するＶＣＯにおける、制御電圧と発振周波数を示す図
【図９】本実施形態の周波数シンセサイザを用いた無線通信システムのブロック図
【図１０】従来の周波数シンセサイザのブロック図
【図１１】ＦＬ調整回路の実施例のブロック図
【図１２】バンド選択容量と発振バンドと最適ＦＬ値とＦＬ調整回路出力を表す図
【符号の説明】
【００３８】
１  ＶＣＯ
２  ＴＣＸＯ
３  ループフィルタ
４  チャージポンプ
５  位相比較器
６  基準分周器
７  プリスケーラ
８  カウンタＡ
９  バンド選択回路
１０  バンド制御部
１１  ＦＬ調整回路
１２  ＶＣＯ発振周波数測定回路
１３  可変分周器
１４  カウンタＢ
１５  カウンタＣ
１６  加減判定回路
１７  時間差検出回路
１８  ＡＮＤ回路
１９  カウンタＤ
２０  カウンタＥ
２１  加減算器
２２  データラッチ
２３  アンテナ
２４  スイッチ
２５  受信ミキサ
２６  送信ミキサ
２７  ベースバンド処理部
２８  バンド選択容量Ａ
２９  バンド選択容量Ｂ
３０  バンド選択容量Ｃ
３１  バンド選択容量Ｄ
３２  ＮＯＲ素子
３３  ＡＮＤ素子
３４  ＮＯＴ素子
３５  ＦＬ値＋８回路
３６  ＦＬ値−３回路
３７  ＦＬ値−５回路
【図１】
2007235523.tif 000003
【図２】
2007235523.tif 000004
【図３】
2007235523.tif 000005
【図４】
2007235523.tif 000006
【図５】
2007235523.tif 000007
【図６】
2007235523.tif 000008
【図７】
2007235523.tif 000009
【図８】
2007235523.tif 000010
【図９】
2007235523.tif 000011
【図１０】
2007235523.tif 000012
【図１１】
2007235523.tif 000013
【図１２】
2007235523.tif 000014