(57)【要約】【課題】モータの起動時のトルク制御を柔軟に行う。【解決手段】モータ駆動回路１００は、駆動対象のファンモータ１２０のコイルの通電周期を制御するパルス変調された駆動信号ＳＤを生成し、回転数を制御する。時定数回路１０は、ファンモータ１２０の起動時に、時間とともに電圧値が変化する第１起動制御電圧Ｖｓｔｒｔ１を生成する。増幅器２０は、時定数回路１０から出力される第１起動制御電圧Ｖｓｔｒｔ１を反転増幅し、第２起動制御電圧Ｖｓｔｒｔ２として出力する。駆動信号生成回路３０は、モータのトルクの目標値に応じて設定される回転制御電圧Ｖｃｎｔを、第１、第２起動制御電圧Ｖｓｔｒｔ１、Ｖｓｔｒｔ２と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号ＳＤを生成する。【選択図】図１
2007166839.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、前記モータの回転数を制御するモータ駆動回路であって、
前記モータの起動時に、時間とともに電圧値が変化する第１起動制御電圧を生成する時定数回路と、
前記時定数回路から出力される前記第１起動制御電圧を増幅し、第２起動制御電圧として出力する増幅器と、
前記モータのトルクの目標値に応じて設定される回転制御電圧を、前記第１、第２起動制御電圧と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成する駆動信号生成回路と、
を備えることを特徴とするモータ駆動回路。
【請求項２】
前記増幅器は、可変利得増幅器であることを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
前記増幅器は、前記第１起動制御電圧を反転増幅する反転増幅器であることを特徴とする請求項１または２に記載のモータ駆動回路。
【請求項４】
前記増幅器は、前記第１起動制御電圧を非反転増幅する非反転増幅器であることを特徴とする請求項１または２に記載のモータ駆動回路。
【請求項５】
前記駆動信号生成回路は、
前記回転制御電圧を、所定の周期電圧と比較することによりパルス変調信号を生成するパルス変調コンパレータと、
前記第１起動制御電圧を、前記周期電圧と比較することにより第１制御パルス信号を生成する第１コンパレータと、
前記第２起動制御電圧を、前記周期電圧と比較することにより第２制御パルス信号を生成する第２コンパレータと、
前記パルス変調信号を、前記第１、第２制御パルス信号と論理演算により合成することにより、前記駆動信号を生成する合成回路と、
を含むことを特徴とする請求項１または２に記載のモータ駆動回路。
【請求項６】
前記合成回路は、
前記パルス変調コンパレータにより生成された前記パルス変調信号を、前記第２コンパレータにより生成される第２制御パルス信号と論理演算する第１論理ブロックと、
前記第１コンパレータにより生成される前記第１制御パルス信号を、前記第１論理ブロックの出力信号と合成する第２論理ブロックと、
を含むことを特徴とする請求項５に記載のモータ駆動回路。
【請求項７】
前記駆動信号生成回路は、
前記回転制御電圧および前記第１、第２制御電圧の大小関係にもとづき、３つのうちいずれかの電圧を選択する電圧選択回路と、
前記電圧選択回路から出力された電圧を、所定の周期電圧と比較することにより、パルス変調された前記駆動信号を生成するパルス幅変調コンパレータと、
を含むことを特徴とする請求項１または２に記載のモータ駆動回路。
【請求項８】
１つの半導体基板上に一体集積化されたことを特徴とする請求項１から７のいずれかに記載のモータ駆動回路。
【請求項９】
ファンモータと、
前記ファンモータを駆動する請求項１から７のいずれかに記載のモータ駆動回路と、
を備えることを特徴とする冷却装置。
【請求項１０】
駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、前記モータの回転数を制御するモータ駆動方法であって、
前記モータの起動時に、時間とともに電圧値が変化する第１起動制御電圧を生成するステップと、
前記第１起動制御電圧を増幅し、第２起動制御電圧として出力するステップと、
前記モータのトルクの目標値に応じて設定される回転制御電圧を、前記第１、第２起動制御電圧と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成するステップと、
を備えることを特徴とするモータ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動技術に関し、特にその起動時の制御に関する。
【背景技術】
【０００２】
単相モータや多相モータを所望のトルクで回転させるために、モータのコイルの通電期間をパルス幅変調信号などのパルス信号によって制御する技術が広く用いられる。
【０００３】
停止したモータの駆動を開始する場合に、モータのコイルに対して、目標のトルクに応じたパルス幅を有するスイッチング電圧をいきなり印加すると、モータのコイルに急激に電流が流れることになる。モータの起動時、特にその回転数が０に近い場合、発電機能がないため、コイルに流れる電流は、印加された電圧を、巻き線抵抗で除した値となる。コイルの抵抗値は電力損失を低減するために、非常に低く設計されており、コイル電流が、駆動回路や、コイル自身の定格を超え、回路の信頼性に影響を及ぼす場合がある。
【０００４】
また、コイルで発生する逆起電圧は、コイルに流れる電流の時間変化率に比例する。したがって、上述のように、コイル電流が急激に増加すると、非常に大きな逆起電圧が発生し、駆動回路の定格を超えるおそれもある。
【０００５】
かかる理由から、モータの起動開始直後に、コイルに流れる電流を徐々に増加させるソフトスタート制御が行われる（たとえば、特許文献１、２参照）。特許文献１に記載のソフトスタート制御では、時間に応じて電圧値が緩やかに増大するソフトスタート電圧を生成し、このソフトスタート電圧を、三角波あるいはのこぎり波状の周期電圧と比較し、デューティ比が緩やかに増加するパルス変調信号を生成し、コイルの通電時間をゆるやかに増加させ、ソフトスタートを行っている。
【０００６】
【特許文献１】特開平７−９５７９２号公報
【特許文献２】特開平２００１−４５７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献に記載されるようなソフトスタート制御では、モータの通電時間を単調にしか増加させることしかできない。
【０００８】
本発明は係る課題に鑑みてなされたものであり、その目的は、自由度の高いソフトスタート制御を実現可能なモータ駆動回路の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、モータの回転数を制御するモータ駆動回路に関する。このモータ駆動回路は、モータの起動時に、時間とともに電圧値が変化する第１起動制御電圧を生成する時定数回路と、時定数回路から出力される第１起動制御電圧を増幅し、第２起動制御電圧として出力する増幅器と、モータのトルクの目標値に応じて設定される回転制御電圧を、第１、第２起動制御電圧と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成する駆動信号生成回路と、を備える。
【００１０】
この態様によると、さまざまなパルス変調された駆動信号のデューティ比を、第１、第２制御電圧および回転制御電圧の３つの電圧を合成することによって、多様に設定することができ、モータの起動時の回転制御の自由度を向上することができる。なお、本明細書において、「増幅」には利得が１より低い減衰も含むものとし、「増幅器」は減衰器を含むものとする。
【００１１】
増幅器は、可変利得増幅器であってもよい。また、増幅器は、第１起動制御電圧を反転増幅する反転増幅器であってもよく、第１起動制御電圧を非反転増幅する非反転増幅器であってもよい。増幅器の利得を制御することにより、モータの起動時の回転制御を自在に行うことができる。
【００１２】
駆動信号生成回路は、回転制御電圧を、所定の周期電圧と比較することによりパルス変調信号を生成するパルス変調コンパレータと、第１起動制御電圧を、周期電圧と比較することにより第１制御パルス信号を生成する第１コンパレータと、第２起動制御電圧を、周期電圧と比較することにより第２制御パルス信号を生成する第２コンパレータと、パルス変調信号を、第１、第２制御パルス信号と論理演算により合成することにより、駆動信号を生成する合成回路と、を含んでもよい。
【００１３】
パルス変調コンパレータ、第１コンパレータ、第２コンパレータにおいて、三角波あるいはのこぎり波状の周期電圧を用いてパルス変調信号を生成する。各コンパレータの出力信号は、ハイレベルまたはローサイドのいずれかをとる論理信号であるため、論理演算によって合成することにより、駆動信号のデューティ比を、３つのコンパレータから出力されるパルス信号のデューティ比のいずれかに設定することができる。
【００１４】
合成回路は、パルス変調コンパレータにより生成されたパルス変調信号を、第２コンパレータにより生成される第２制御パルス信号と論理演算する第１論理ブロックと、第１コンパレータにより生成される第１制御パルス信号を、第１論理ブロックの出力信号と合成する第２論理ブロックと、を含んでもよい。
【００１５】
駆動信号生成回路は、回転制御電圧、第１、第２制御電圧の大小関係にもとづき、３つのうちいずれかの電圧を選択する電圧選択回路と、電圧選択回路から出力された電圧を、所定の周期電圧と比較することにより、パルス変調された駆動信号を生成するパルス幅変調コンパレータと、を含んでもよい。
【００１６】
モータ駆動回路は、１つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、１つのＬＳＩとして集積化することにより、回路面積を削減することができる。
【００１７】
本発明の別の態様は、冷却装置である。この装置は、ファンモータと、ファンモータを駆動するモータ駆動回路と、を備える。
【００１８】
本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様によると、電子機器の内部の冷却対象を、温度に応じて好適に冷却することができる。
【００１９】
本発明のさらに別の態様は、モータ駆動方法である。この方法は、駆動対象のモータのコイルの通電時間を規定するパルス変調された駆動信号を生成し、モータの回転数を制御するモータ駆動方法であって、モータの起動時に、時間とともに電圧値が変化する第１起動制御電圧を生成するステップと、第１起動制御電圧を増幅し、第２起動制御電圧として出力するステップと、モータのトルクの目標値に応じて設定される回転制御電圧を、第１、第２起動制御電圧と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された駆動信号を生成するステップと、を備える。
【００２０】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、自由度の高いソフトスタート制御を実現することができる。
【発明を実施するための最良の形態】
【００２２】
（第１の実施の形態）
本発明の実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータやワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。
【００２３】
図１は、本発明の第１の実施の形態に係る冷却装置２００の構成を示す回路図である。冷却装置２００は、モータ駆動回路１００、Ｈブリッジ回路１１０、ファンモータ１２０を含む。
【００２４】
ファンモータ１２０は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ１２０は、モータ駆動回路１００およびＨブリッジ回路１１０によって生成されるスイッチング信号Ｖｓｗ１、Ｖｓｗ２によりコイル電流、すなわち通電状態が制御されて回転が制御される。
【００２５】
Ｈブリッジ回路１１０は、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２を含む。このＨブリッジ回路１１０は、ファンモータ１２０を駆動するための出力段に相当する。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１は、電源電圧端子１１２と接地端子ＧＮＤ間に直列に接続され、トランジスタ対（以下、第１トランジスタ対という）を構成する。同様に、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２も、トランジスタ対（以下第２トランジスタ対という）を構成する。本実施の形態において、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、ＰチャンネルＭＯＳＦＥＴである。また、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、ＮチャンネルＭＯＳＦＥＴである。
【００２６】
第１トランジスタ対を構成する第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、交互に相補的にオンオフする。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１のオンオフは、各トランジスタのゲートに印加される、第１ハイサイド駆動信号ＳＤＨ１、第１ローサイド駆動信号ＳＤＬ１によって制御される。
【００２７】
第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１の接続点の電圧が、第１スイッチング信号Ｖｓｗ１として、ファンモータ１２０のコイルの一端に印加される。第１ハイサイドトランジスタＭＨ１がオンのとき、第１スイッチング信号Ｖｓｗ１は電源電圧Ｖｄｄとなり、第１ローサイドトランジスタＭＬ１がオンのとき、第１スイッチング信号Ｖｓｗ１は接地電位（０Ｖ）となる。
【００２８】
第２トランジスタ対を構成する第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフは、各トランジスタのゲートに印加される第２ハイサイド駆動信号ＳＤＨ２、第２ローサイド駆動信号ＳＤＬ２によって制御される。２つのトランジスタの接続点の電圧は、第２スイッチング信号Ｖｓｗ２として、ファンモータ１２０のコイルの他端に印加される。第２スイッチング信号Ｖｓｗ２は、第１スイッチング信号Ｖｓｗ１と逆相となるように制御される。
【００２９】
なお、Ｈブリッジ回路１１０を構成する４つのトランジスタは、モータ駆動回路１００に一体集積化して内蔵されてもよい。また、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２のソースと、電源電圧Ｖｄｄを出力する電源（図示せず）には、逆接防止用のダイオードを設けてもよい。
【００３０】
モータ駆動回路１００には、ファンモータ１２０のトルクの目標値に応じて設定される回転制御電圧Ｖｃｎｔが外部から入力される。この回転制御電圧Ｖｃｎｔは、モータ駆動回路１００内部において生成してもよい。モータ駆動回路１００は、回転制御電圧Ｖｃｎｔにもとづいて、駆動対象のファンモータ１２０のコイルの通電時間を規定するパルス変調された駆動信号ＳＤＨ１、ＳＨＬ１、ＳＤＨ２、ＳＤＬ２を生成し、出力段であるＨブリッジ回路１１０に対して出力する。モータ駆動回路１００は、時定数回路１０、増幅器２０、駆動信号生成回路３０、を備え、ひとつの半導体基板上に一体集積化された機能ＩＣである。
【００３１】
時定数回路１０は、ファンモータ１２０の起動時に、時間とともに電圧値が変化する第１起動制御電圧Ｖｓｔｒｔ１を生成する。時定数回路１０は、キャパシタを定電流で充電するタイプや、ランプ波形のデジタル信号をデジタルアナログ変換するタイプなど、さまざまな構成のものを利用することができ、特にその回路構成が限定されるものはない。
【００３２】
増幅器２０は、時定数回路１０により生成される第１起動制御電圧Ｖｓｔｒｔ１を増幅し、第２起動制御電圧Ｖｓｔｒｔ２として出力する。本実施の形態において増幅器２０は、反転増幅器である。増幅器２０、演算増幅器２２、第１抵抗Ｒ１、第２抵抗Ｒ２を含む。第１抵抗Ｒ１の一端は、演算増幅器２２の反転入力端子に接続され、その他端に第１起動制御電圧Ｖｓｔｒｔ１が印加される。第２抵抗Ｒ２は、一端が演算増幅器２２の出力端子に接続され、他端が演算増幅器２２の反転入力端子に接続される。演算増幅器２２の非反転入力端子には、固定電圧が印加される。
【００３３】
本実施の形態において、第１起動制御電圧Ｖｓｔｒｔ１は、モータの駆動開始時において、時間とともに徐々に上昇する電圧である。したがって、第２起動制御電圧Ｖｓｔｒｔ２は、時間とともに徐々に下降することになる。
【００３４】
この増幅器２０において、第１抵抗Ｒ１、第２抵抗Ｒ２の少なくとも一方を可変抵抗として、増幅器２０を可変利得増幅器とすることが望ましい。この場合、増幅器２０の利得は、図示しない制御回路により制御可能とするのが望ましい。
【００３５】
駆動信号生成回路３０は、回転制御電圧Ｖｃｎｔを、第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２と合成し、３つの電圧のいずれかに応じたデューティ比を有するパルス変調された信号を生成する。以下、駆動信号生成回路３０の具体的構成例について説明する。
【００３６】
駆動信号生成回路３０は、コンパレータ３２、駆動信号生成部３４、合成回路５０、パルス変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コンパレータ（以下、ＰＷＭコンパレータという）４０、第１コンパレータ４２、第２コンパレータ４４、オシレータ４６を含む。
【００３７】
コンパレータ３２は、図示しないホール素子から出力されるホール信号Ｈ＋、Ｈ−を比較し、ファンモータ１２０のロータの相に応じてハイレベル、ローレベルが変化する周波数発生信号（以下ＦＧ信号という）を生成する。
【００３８】
駆動信号生成部３４は、ＦＧ信号にもとづき、駆動信号ＳＤＨ１、ＳＤＨ２、ＳＤＬ１、ＳＤＬ２を生成する。本実施の形態において、モータ駆動回路１００は、ファンモータ１２０をパルス幅変調方式によって通電期間を制御する。このパルス幅変調方式によるモータ駆動制御に際し、本実施の形態では、ローサイドトランジスタＭＬ１、ＭＬ２のオンオフはファンモータ１２０の相切り替えに応じて交互にオンオフし、ハイサイドトランジスタＭＨ１、ＭＨ２を、パルス幅変調された信号にもとづいてスイッチング制御するものとする。もっとも、本発明はこれに限定されるものではなく、ローサイドトランジスタをパルス幅変調した信号により駆動してもよいし、ハイサイド、ローサイド両側のトランジスタをパルス幅変調した信号によって駆動してもよい。
【００３９】
たとえば、駆動信号生成部３４はＦＧ信号がハイレベルのとき、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンし、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１がオフするように、駆動信号ＳＤを生成する。ここで、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１が同時に、あるいは第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２が同時にオンしないように、信号レベルの遷移に遅延を与え、デッドタイムを設けるのが望ましい。
【００４０】
駆動信号生成部３４から出力される駆動信号ＳＤＬ１、ＳＤＬ２は、それぞれローサイド側の第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２に出力される。その結果、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、ＦＧ信号のハイレベル、ローレベルに応じて交互にオンオフを繰り返す。
【００４１】
一方、駆動信号生成部３４から出力される駆動信号ＳＤＨ１、ＳＤＨ２は、合成回路５０へと出力される。合成回路５０は、駆動信号生成部３４により生成された駆動信号ＳＤＨ１、ＳＤＨ２をパルス幅変調し、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２へと出力する。合成回路５０については後述するものとし、次に、パルス幅変調について説明する。
【００４２】
オシレータ４６は、所定の周波数を有する三角波状あるいはのこぎり波状の周期電圧Ｖｓａｗを生成する。ＰＷＭコンパレータ４０は、回転制御電圧Ｖｃｎｔを、周期電圧Ｖｏｓｃと比較することによりパルス変調信号（以下ＰＷＭ信号Ｖｐｗｍという）を生成する。本実施の形態において、ＰＷＭコンパレータ４０の非反転入力端子に回転制御電圧Ｖｃｎｔが入力され、反転入力端子に周期電圧Ｖｏｓｃが入力される。その結果、ＰＷＭ信号Ｖｐｗｍは、Ｖｃｎｔ＞Ｖｏｓｃのときハイレベル、Ｖｃｎｔ＜Ｖｏｓｃのときローレベルとなる。ＰＷＭ信号Ｖｐｗｍのハイレベルの時間は、制御電圧Ｖｃｎｔが高くなるほど長くなる。
【００４３】
第１コンパレータ４２は、第１起動制御電圧Ｖｓｔｒｔ１を、周期電圧Ｖｏｓｃと比較することにより第１制御パルス信号Ｖｐ１を生成する。本実施の形態では、第１コンパレータ４２の非反転入力端子に、第１起動制御電圧Ｖｓｔｒｔ１が入力され、反転入力端子に周期電圧Ｖｏｓｃが入力される。その結果、第１制御パルス信号Ｖｐ１は、Ｖｓｔｒｔ１＞Ｖｏｓｃのときハイレベル、Ｖｓｔｒｔ１＜Ｖｏｓｃのときローレベルとなる。第１制御パルス信号Ｖｐ１のハイレベルの時間は、第１起動制御電圧Ｖｓｔｒｔ１が高くなるほど長くなる。
【００４４】
一方、第２コンパレータ４４は、第２起動制御電圧Ｖｓｔｒｔ２を、周期電圧Ｖｏｓｃと比較することにより第２制御パルス信号Ｖｐ２を生成する。本実施の形態では、第２コンパレータ４４の非反転入力端子に、第２起動制御電圧Ｖｓｔｒｔ２が入力され、反転入力端子に周期電圧Ｖｏｓｃが入力される。その結果、第２制御パルス信号Ｖｐ２は、Ｖｓｔｒｔ２＞Ｖｏｓｃのときハイレベル、Ｖｓｔｒｔ２＜Ｖｏｓｃのときローレベルとなる。第２制御パルス信号Ｖｐ２のハイレベルの時間は、第２起動制御電圧Ｖｓｔｒｔ２が高くなるほど長くなる。
【００４５】
本実施の形態において、第１起動制御電圧Ｖｓｔｒｔ１は、モータの駆動開始時において、時間とともに徐々に上昇し、第２起動制御電圧Ｖｓｔｒｔ２は、時間とともに徐々に下降するため、第１制御パルス信号Ｖｐ１のデューティ比は時間とともに増加し、一方第２制御パルス信号Ｖｐ２のデューティ比は時間とともに減少する。
【００４６】
本実施の形態において、ＰＷＭ信号Ｖｐｗｍ、第１コンパレータ４２、第２コンパレータ４４は、ハイレベルがＨブリッジ回路１１０を構成するローサイドトランジスタのオン状態に対応し、ローレベルがローサイドトランジスタのオフ状態に対応するものとする。
【００４７】
なお、ＰＷＭコンパレータ４０、第１コンパレータ４２、第２コンパレータ４４において、反転入力端子、非反転入力端子にどの信号を入力するかは設計事項であり、この実施の形態に限定されるものではない。
【００４８】
ＰＷＭコンパレータ４０、第１コンパレータ４２、第２コンパレータ４４からそれぞれ出力されるＰＷＭ信号Ｖｐｗｍ、第１制御パルス信号Ｖｐ１、第２制御パルス信号Ｖｐ２は、合成回路５０に入力される。以下、合成回路５０の構成および動作について説明する。
【００４９】
図２は、合成回路５０の構成例を示す回路図である。本実施の形態において、合成回路５０は、第１論理ブロック５２、第２論理ブロック５４、第３論理ブロック５６、第４論理ブロック５８を含む。
【００５０】
本実施の形態において、第１論理ブロック５２は、ＰＷＭコンパレータ４０により生成されたＰＷＭ信号Ｖｐｗｍを、第２コンパレータ４４により生成される第２制御パルス信号Ｖｐ２と論理演算する。この第１論理ブロック５２は、ＯＲゲートを含んで構成され、ＰＷＭ信号Ｖｐｗｍと、第２制御パルス信号Ｖｐ２の論理和を出力する。
【００５１】
第１論理ブロック５２の出力信号Ｓ１は、ＰＷＭ信号Ｖｐｗｍと、第２制御パルス信号Ｖｐ２のうち、ハイレベルの期間が長い信号、すなわち、ファンモータ１２０のトルクが高く設定される信号を優先した信号となる。
【００５２】
第２論理ブロック５４は、第１コンパレータ４２により生成される第１制御パルス信号Ｖｐ１を、第１論理ブロック５２の出力信号Ｓ１と合成する。本実施の形態において、第２論理ブロック５４は、ＡＮＤゲートを含んで構成され、第１論理ブロック５２の出力信号Ｓ１と、第１制御パルス信号Ｖｐ１の論理積を出力する。
【００５３】
第２論理ブロック５４の出力信号Ｓ１は、第１論理ブロック５２の出力信号Ｓ１と、第２制御パルス信号Ｖｐ２のうち、ハイレベルの期間が短い信号、すなわち、ファンモータ１２０のトルクが低く設定される信号を優先した信号となる。
【００５４】
このようにして生成された第２論理ブロック５４の出力信号Ｓ２は、回転制御電圧Ｖｃｎｔ、第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２の電圧のいずれかに応じたデューティ比を有するパルス幅変調された信号となる。
【００５５】
第３論理ブロック５６は、駆動信号生成部３４から出力される第１ハイサイド駆動信号ＳＤＨ１を、第２論理ブロック５４の出力信号Ｓ２と合成する。第３論理ブロック５６は、ＡＮＤゲートを含み、第１ハイサイド駆動信号ＳＤＨ１と第２論理ブロック５４の出力信号Ｓ２の論理積を出力する。第３論理ブロック５６の出力信号は、パルス幅変調された駆動信号ＳＤＨ１’として第１ハイサイドトランジスタＭＨ１のゲートに出力される。
【００５６】
第４論理ブロック５８は、第３論理ブロック５６と同様に、ＡＮＤゲートを含み、駆動信号生成部３４から出力される第２ハイサイド駆動信号ＳＤＨ２を、第２論理ブロック５４の出力信号Ｓ２と合成し、２つの信号の論理積を出力する。第４論理ブロック５８の出力信号は、パルス幅変調された駆動信号ＳＤＨ２’として第２ハイサイドトランジスタＭＨ２のゲートに出力される。
【００５７】
なお、Ｈブリッジ回路１１０を構成するトランジスタのサイズが大きく、駆動能力が必要とされる場合には、Ｈブリッジ回路１１０の前段に、十分な駆動能力を有するプリドライバ回路が必要とされるが、図示していない。
【００５８】
以上のように構成されたモータ駆動回路１００の動作について説明する。図３（ａ）〜（ｄ）は、本実施の形態に係るモータ駆動回路１００の、モータ起動時における動作状態を示すタイムチャートである。図３（ａ）は、回転制御電圧Ｖｃｎｔ、第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２を示す。また、同図（ｂ）は、ＰＷＭ信号Ｖｐｗｍ、第１制御パルス信号Ｖｐ１、第２制御パルス信号Ｖｐ２のデューティ比を、同図（ｃ）は、第１論理ブロック５２の出力信号Ｓ１のデューティ比を、同図（ｄ）は、第２論理ブロック５４の出力信号Ｓ２のデューティ比を示す。
【００５９】
時刻ｔ０に、ファンモータ１２０の駆動開始が指示され、時定数回路１０が、第１起動制御電圧Ｖｓｔｒｔ１が徐々に上昇させる。第１起動制御電圧Ｖｓｔｒｔ１の上昇に反して、増幅器２０から出力される第２起動制御電圧Ｖｓｔｒｔ２は時間とともに低下していく。
【００６０】
時刻ｔ１に、第１起動制御電圧Ｖｓｔｒｔ１が、オシレータ４６から出力される周期電圧Ｖｏｓｃのボトムレベルより高くなると、第１制御パルス信号Ｖｐ１のデューティ比が徐々に上昇し始める。同様に、第２起動制御電圧Ｖｓｔｒｔ２が、周期電圧Ｖｏｓｃのピークレベルより低くなると、第２制御パルス信号Ｖｐ２のデューティ比が低下し始める。ＰＷＭ信号Ｖｐｗｍのデューティ比は、回転制御電圧Ｖｃｎｔが一定であるため、固定される。
【００６１】
上述のように、第１論理ブロック５２の出力信号Ｓ１は、第２制御パルス信号Ｖｐ２とＰＷＭ信号Ｖｐｗｍの論理和であるため、デューティ比は２つの信号のうち、大きい方が反映される。その結果、図３（ｃ）に示すように、第１論理ブロック５２の出力信号Ｓ１のデューティ比は、時刻ｔ０〜ｔ１の期間、最大値（たとえば１００％）であり、時刻ｔ１以降、徐々に低下していく。第２制御パルス信号Ｖｐ２のデューティ比がＰＷＭ信号Ｖｐｗｍのデューティ比を下回る時刻ｔ３以降は、出力信号Ｓ１のデューティ比は、ＰＷＭ信号Ｖｐｗｍのデューティ比と等しくなる。
【００６２】
第２論理ブロック５４の出力信号Ｓ２は、第１制御パルス信号Ｖｐ１と第１論理ブロック５２の出力信号Ｓ１の論理積であるため、デューティ比は２つの信号のうち、小さい方が反映される。その結果、図３（ｄ）に示すように、第２論理ブロック５４の出力信号Ｓ２のデューティ比は、時刻ｔ０〜ｔ１の期間、最小値（たとえば０％）であり、時刻ｔ１以降、徐々に低下していく。第１制御パルス信号Ｖｐ１のデューティ比がＰＷＭ信号Ｖｐｗｍのデューティ比を上回る時刻ｔ２以降は、出力信号Ｓ２のデューティ比は、第１論理ブロック５２の出力信号Ｓ１のデューティ比と等しくなる。
【００６３】
Ｈブリッジ回路１１０のローサイド側のトランジスタＭＬ１、ＭＬ２のオンオフは、第１論理ブロック５２の出力信号Ｓ２のデューティ比にもとづいてオンオフがＰＷＭ制御される。その結果、本実施の形態に係るモータ駆動回路１００によれば、時刻ｔ１〜ｔ２の期間、ファンモータ１２０のコイルに対する導通時間をＰＷＭ制御によって徐々に長く設定していく。一旦目標値のトルクを超えた後、時刻ｔ２にコイルの導通時間は徐々に短く設定され、時刻ｔ３に目標値のトルクに設定される。
【００６４】
本実施の形態に係るモータ駆動回路１００によれば、第１起動制御電圧Ｖｓｔｒｔ１およびそれを増幅した第２起動制御電圧Ｖｓｔｒｔ２にもとづいてパルス幅変調された第１制御パルス信号Ｖｐ１、第２制御パルス信号Ｖｐ２を生成し、これらのパルス信号を、ＰＷＭ信号Ｖｐｗｍと合成してモータのトルクを制御する。その結果、ファンモータ１２０の種類に応じてさまざまな起動制御を行うことができる。
【００６５】
たとえば、図３（ｄ）に示すように、一旦、目標トルクを超えて大きなデューティ比によりファンモータ１２０を駆動し、その後、デューティ比を減少させることで、停止時の摩擦が大きいファンモータ１２０を好適に駆動することができる。
【００６６】
また、モータ駆動回路１００の増幅器２０を可変利得増幅器とした場合、第２起動制御電圧Ｖｓｔｒｔ２の傾きを制御することができ、ひいては、第１制御パルス信号Ｖｐ１のデューティ比が増大する速度を、制御することができる。
【００６７】
たとえば、本実施の形態において、増幅器２０の利得を高く設定した場合の動作を図４（ａ）〜（ｄ）に示す。増幅器２０の利得が高い場合、第２起動制御電圧Ｖｓｔｒｔ２は、急速に低下していく。その結果、第２制御パルス信号Ｖｐ２のデューティ比も図３（ｂ）に比べて、速く低下することになる。その結果、図４（ｄ）に示すように、第２起動制御電圧Ｖｓｔｒｔ２にもとづいて設定される第２制御パルス信号Ｖｐ２のデューティ比は、第２論理ブロック５４の出力信号Ｓ２には反映されない。この場合には、ファンモータ１２０のトルクを目標トルクまで徐々に増加させることができ、通常のソフトスタートと同等の動作を実行することができる。
【００６８】
また、本実施の形態に係るモータ駆動回路１００によれば、ファンモータ１２０をフルトルクで回転し始めることも可能となる。この場合、たとえば、時定数回路１０の出力である第１起動制御電圧Ｖｓｔｒｔ１を非常に速い速度で上昇させる。その結果、起動時のデューティ比が１００％近くまで上昇するため、フルトルクで回転し始める。その後、第２起動制御電圧Ｖｓｔｒｔ２が低下すると、デューティ比が目標値に向かって徐々に低く設定される。
【００６９】
さらに、本実施の形態に係るモータ駆動回路１００によれば、ファンモータ１２０のトルク制御を好適に行うことができ、騒音を低減することも可能となる。
【００７０】
（第２の実施の形態）
第１の実施の形態では、パルス幅変調信号した３つの信号Ｖｐｗｍ１、Ｖｐ１、Ｖｐ２を論理合成することにより、Ｈブリッジ回路１１０をＰＷＭ駆動する場合について説明した。これに対して、第２の実施の形態では、３つの電圧Ｖｃｎｔ、第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２を合成した後に、パルス幅変調を行うものである。
【００７１】
図５は、本発明の第２の実施の形態に係るモータ駆動回路１００ｂの構成の一部を示す回路図である。なお、図５に図示しない部材については、図１と同様に構成することができる。
【００７２】
本実施の形態において、モータ駆動回路１００ｂの駆動信号生成回路３０ｂは、電圧選択回路６０、パルス幅変調器７０を含んで構成される。電圧選択回路６０には、回転制御電圧Ｖｃｎｔ、第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２が入力される。電圧選択回路６０は、回転制御電圧Ｖｃｎｔおよび第１起動制御電圧Ｖｓｔｒｔ１、第２起動制御電圧Ｖｓｔｒｔ２の大小関係にもとづき、３つのうちいずれかの電圧を選択する。
【００７３】
たとえば、電圧選択回路６０は、最大値回路６２、最小値回路６４を含む。最大値回路６２は、回転制御電圧Ｖｃｎｔと、第２起動制御電圧Ｖｓｔｒｔ２のうち、いずれか大きい方の電圧を出力する。最小値回路６４は、最大値回路６２の出力電圧Ｖ１と、第１起動制御電圧Ｖｓｔｒｔ１のうち、低い方の電圧を出力する。最小値回路６４の出力電圧Ｖ２は、パルス幅変調器７０へと出力される。電圧選択回路６０の出力電圧Ｖ２は、入力された３つの電圧Ｖｃｎｔ、Ｖｓｔｒｔ１、Ｖｓｔｒｔ２のうち、大小関係にもとづいて選択されたいずれかに対応した電圧値を有する。
【００７４】
パルス幅変調器７０は、オシレータ７２、ＰＷＭコンパレータ７４を含む。オシレータ７２は、周期電圧Ｖｏｓｃを生成する。ＰＷＭコンパレータ７４は、周期電圧Ｖｏｓｃと、電圧選択回路６０の出力電圧Ｖ２を比較し、Ｖ２＞Ｖｏｓｃのときハイレベル、Ｖ２＜Ｖｏｓｃのときローレベルとなる信号を出力する。パルス幅変調器７０の出力電圧Ｖ３は、図２に示す合成回路５０における信号Ｓ２に対応するものである。
【００７５】
パルス幅変調器７０の出力電圧Ｖ３は、駆動信号生成部３４から出力される第１ハイサイド駆動信号ＳＤＨ１、第２ハイサイド駆動信号ＳＤＨ２と論理合成され、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２へと出力される。
【００７６】
図６（ａ）〜（ｃ）は、第２の実施の形態に係る図５のモータ駆動回路１００の起動時の動作状態を示すタイムチャートである。
同図（ｂ）に示すように、時刻ｔ０〜ｔ２の期間、電圧選択回路６０の出力電圧Ｖ２は、第１起動制御電圧Ｖｓｔｒｔ１と同じ電圧値となる。その後、時刻ｔ２〜ｔ３の期間、第２起動制御電圧Ｖｓｔｒｔ２と同じ電圧値となり、時刻ｔ３以降、回転制御電圧Ｖｃｎｔと同じ電圧値となる。
【００７７】
同図（ｃ）に示すように、パルス幅変調器７０の出力電圧Ｖ３のデューティ比は、電圧Ｖ２が周期電圧Ｖｏｓｃのボトムレベルを超える時刻ｔ１以降、徐々に上昇する。その後、目標トルクに対応したデューティ比を超えた後、時刻ｔ２〜ｔ３の期間、デューティ比は低下する。時刻ｔ３以降、目標トルクに対応したデューティ比に設定される。
【００７８】
第２の実施の形態に係るモータ駆動回路１００ｂによれば、第１の実施の形態に係るモータ駆動回路１００と同様に、増幅器２０の利得や、時定数回路１０の時定数の設定に応じて、さまざまなデューティ比でファンモータ１２０を駆動することができる。
【００７９】
（第３の実施の形態）
図７は、第３の実施の形態に係るモータ駆動回路１００ｃの構成の一部を示す回路図である。本実施の形態に係るモータ駆動回路１００ｃは、図１のモータ駆動回路１００に加えて、所定の基準電圧Ｖｒｅｆと周期電圧Ｖｏｓｃを比較する第２ＰＷＭコンパレータ４８を更に備える。基準電圧Ｖｒｅｆは、モータ駆動回路１００ｃの外部から入力されてもよいし、モータ駆動回路１００の内部において生成してもよいが、その電圧値は、制御可能であることが望ましい。
【００８０】
第２ＰＷＭコンパレータ４８は、基準電圧Ｖｒｅｆと、周期電圧Ｖｏｓｃを比較し、Ｖｒｅｆ＞Ｖｏｓｃのときハイレベル、Ｖｒｅｆ＜Ｖｏｓｃのときローレベルとなる第２ＰＷＭ信号Ｖｐｗｍ２を出力する。第２ＰＷＭ信号Ｖｐｗｍ２のデューティ比は、基準電圧Ｖｒｅｆに応じて設定され、一定値となる。第２ＰＷＭ信号Ｖｐｗｍ２は、ＰＷＭ信号Ｖｐｗｍ１、第１制御パルス信号Ｖｐ１、第２制御パルス信号Ｖｐ２とともに、合成回路５０へと出力される。
【００８１】
合成回路５０は、パルス変調信号Ｖｐｗｍ１を、第１制御パルス信号Ｖｐ１、第２制御パルス信号Ｖｐ２、第２ＰＷＭ信号Ｖｐｗｍ２と論理演算により合成し、さらに駆動信号生成部３４により生成される駆動信号ＳＤＨ１、ＳＤＨ２と合成して駆動信号ＳＤＨ１’、ＳＤＨ２’を出力する。
【００８２】
合成回路５０の構成は、図２と同様に構成してもよい。すなわち図２の合成回路５０は、第１論理ブロック５２、第２論理ブロック５４を含んで構成されたが、さらに第３論理ブロックを設け、４つのパルス信号Ｖｐｗｍ１、Ｖｐ１、Ｖｐ２、Ｖｐｗｍ２を、ある順序で論理合成することにより、４つのパルス信号のいずれかのデューティ比を有する信号を生成することができる。
【００８３】
図８は、第３の実施の形態に係るモータ駆動回路１００ｃにより実現可能なデューティ比の制御の一例を示す。図８の例では、時刻ｔ０〜ｔ１の期間が、第１起動制御電圧Ｖｓｔｒｔ１に応じたデューティ比に設定され、時刻ｔ１〜ｔ２の期間、基準電圧Ｖｒｅｆに応じたデューティ比に設定され、時刻ｔ２〜ｔ３の期間、第２起動制御電圧Ｖｓｔｒｔ２に応じたデューティ比に設定され、時刻ｔ３以降、回転制御電圧Ｖｃｎｔに応じたデューティ比に設定される。
【００８４】
本実施の形態によれば、デューティ比が固定されたパルス信号（Ｖｐｗｍ２）を生成し、他のパルス信号と合成することにより、モータの駆動開始時において、目標トルクに設定する前に、一定トルクで一定期間回転させることができる。
【００８５】
さらに、基準電圧Ｖｒｅｆの設定、時定数回路１０の時定数の設定、増幅器２０の利得などに応じて、より複雑なモータの起動制御が可能となる。
【００８６】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００８７】
たとえば、本実施の形態では、ひとつの増幅器２０を用いる場合について説明したが、より多くの増幅器を設け、第３、第４の起動制御電圧Ｖｓｔｒｔを生成してデューティ比を設定してもよい。この場合、より複雑なトルク制御が可能となる。
【００８８】
また、実施の形態では、増幅器２０を反転増幅器として構成する場合について説明したが、これには限定されず、非反転増幅器として構成してもよい。この場合、２段階の速度でＰＷＭ信号のデューティ比を増加させたりすることが可能となる。
【００８９】
実施の形態に係るモータ駆動回路においては、時定数回路がモータの起動時に第１起動制御電圧Ｖｓｔｒｔ１を変化させる場合について説明したが、さらに停止時において、第１起動制御電圧Ｖｓｔｒｔ１を徐々に低下させてもよい。この場合、モータの停止時におけるトルク制御も柔軟に行うことができる。
【００９０】
また、実施の形態では、モータ駆動回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。たとえば、Ｈブリッジ回路３６は、ディスクリートのパワートランジスタを用いて構成してもよいし、モータ駆動回路１００に内蔵されてもよい。
【００９１】
また、実施の形態において使用されるトランジスタは、バイポーラトランジスタとＦＥＴを相互に置換してもよいし、Ｐチャンネル、Ｎチャンネルトランジスタを置換して構成してもよい。
【００９２】
実施の形態においては、単相モータを駆動する場合について説明したが、本発明はこれには限定されない。すなわち、３相モータなどを駆動するモータ駆動回路においても適用することができる。
【００９３】
実施の形態において、モータ駆動回路１００は、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなく、その他の単相、多相モータに幅広く適用することができる。
【００９４】
実施の形態で説明した回路において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。また、これに応じて、ＡＮＤゲートやＯＲゲートを置換することは、当業者に容易に想到することができるものである。
【図面の簡単な説明】
【００９５】
【図１】第１の実施の形態に係る冷却装置の構成を示す回路図である。
【図２】合成回路の構成例を示す回路図である。
【図３】図３（ａ）〜（ｄ）は、図１のモータ駆動回路の、モータ起動時における動作状態を示すタイムチャートである。
【図４】図４（ａ）〜（ｄ）は、増幅器の利得を高く設定した場合の動作状態を示すタイムチャートである。
【図５】第２の実施の形態に係るモータ駆動回路の構成の一部を示す回路図である。
【図６】図６（ａ）〜（ｃ）は、図５のモータ駆動回路の、モータ起動時における動作状態を示すタイムチャートである。
【図７】第３の実施の形態に係るモータ駆動回路の構成の一部を示す回路図である。
【図８】図７のモータ駆動回路により実現可能なデューティ比の制御の一例を示すタイムチャートである。
【符号の説明】
【００９６】
１００  モータ駆動回路、  １１０  Ｈブリッジ回路、  １１２  電源電圧端子、  １２０  ファンモータ、  ２００  冷却装置、  １０  時定数回路、  ２０  増幅器、  ３０  駆動信号生成回路、  ３２  コンパレータ、  ３４  駆動信号生成部、  ４０  ＰＷＭコンパレータ、  ４２  第１コンパレータ、  ４４  第２コンパレータ、  ４６  オシレータ、  ５０  合成回路、  ５２  第１論理ブロック、  ５４  第２論理ブロック、  ５６  第３論理ブロック、  ５８  第４論理ブロック、  ６０  電圧選択回路、  ６２  最大値回路、  ６４  最小値回路、  ７０  パルス幅変調器、  ＳＤＨ１  第１ハイサイド駆動信号、  ＳＤＨ２  第２ハイサイド駆動信号、  ＳＤＬ１  第１ローサイド駆動信号、  ＳＤＬ２  第２ローサイド駆動信号、  ＭＨ１  第１ハイサイドトランジスタ、  ＭＬ１  第１ローサイドトランジスタ、  ＭＨ２  第２ハイサイドトランジスタ、  ＭＬ２  第２ローサイドトランジスタ、  Ｖｓｗ１  第１スイッチング信号、  Ｖｓｗ２  第２スイッチング信号、  Ｖｓｔｒｔ１  第１起動制御電圧、  Ｖｓｔｒｔ２  第２起動制御電圧、  Ｖｐ１  第１制御パルス信号、  Ｖｐ２  第２制御パルス信号。
【図１】
2007166839.tif 000003
【図２】
2007166839.tif 000004
【図３】
2007166839.tif 000005
【図４】
2007166839.tif 000006
【図５】
2007166839.tif 000007
【図６】
2007166839.tif 000008
【図７】
2007166839.tif 000009
【図８】
2007166839.tif 000010