(57)【要約】【課題】大型パネルにおいても、液晶素子を形成する以前に画素ＴＦＴが正常に動作するかどうかの判断が容易にできる、表示装置及びその検査方法を提供することを課題とする。【解決手段】保持容量１００１の電荷が放電されることによるソース信号線Ｓ１〜Ｓｘの電位の変化をモニターすることによって、画素ＴＦＴが正常に動作するかどうかの判断を行う。その際、ソース信号線の電位を基板外部まで読み出す際の読み出し用配線１１１１の配線容量ＣＬの影響を軽減するため、各ソース信号線Ｓ１〜Ｓｘは、それぞれアナログバッファＡＢ１〜ＡＢｘを介して、読み出し用配線１１１１に接続されるようにする。【選択図】図７
2007233406.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、第１のスイッチと、第２のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は前記保持容量の一方の電極に接続され、
前記第１の信号線は、前記アナログバッファの入力に接続され、且つ前記第２のスイッチを介して前記駆動回路の出力と接続され、
前記アナログバッファの出力は、前記第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続され、
前記第１のスイッチ及び前記第２のスイッチのオン状態又はオフ状態は、前記駆動回路が有するシフトレジスタの出力を用いて制御されることを特徴とする表示装置。
【請求項２】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素を複数と、複数の第１の信号線と、第２の信号線と、駆動回路と、複数のアナログバッファと、複数の第１のスイッチと、複数の第２のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記複数の第１の信号線のうちの１本の第１の信号線に接続され、他方は前記保持容量の一方の電極に接続され、
前記複数の第１の信号線それぞれは、前記アナログバッファのうちの互いに異なる１つのアナログバッファの入力に接続され、且つ前記複数の第２のスイッチのうちの互いに異なる１つの第２のスイッチを介して前記駆動回路の出力と接続され、
前記複数のアナログバッファの出力は、前記複数の第１のスイッチのうちの互いに異なる１つの第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されれ、
前記複数の第１のスイッチ及び前記複数の第２のスイッチのオン状態又はオフ状態は、前記駆動回路が有するシフトレジスタの出力を用いて制御されることを特徴とする表示装置。
【請求項３】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素と、第１の信号線と、第２の信号線と、駆動回路と、アナログバッファと、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記第１の信号線に接続され、他方は前記保持容量の一方の電極に接続され、
前記第１の信号線は、前記アナログバッファの入力に接続され、且つ前記第２のスイッチ及び第３のスイッチを介して前記駆動回路の出力と接続され、
前記アナログバッファの出力は、前記第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続され、
前記第１のスイッチ及び前記第２のスイッチのオン状態又はオフ状態は、前記駆動回路が有するシフトレジスタの出力を用いて制御されることを特徴とする表示装置。
【請求項４】
絶縁表面を有する基板上に、薄膜トランジスタと保持容量とを有する画素を複数と、複数の第１の信号線と、第２の信号線と、駆動回路と、複数のアナログバッファと、複数の第１のスイッチと、複数の第２のスイッチと、複数の第３のスイッチとを有し、
前記薄膜トランジスタのソースとドレインの一方は、前記複数の第１の信号線のうちの１本の第１の信号線に接続され、他方は前記保持容量の一方の電極に接続され、
前記複数の第１の信号線それぞれは、前記アナログバッファのうちの互いに異なる１つのアナログバッファの入力に接続され、且つ前記複数の第２のスイッチのうちの互いに異なる１つの第２のスイッチ及び前記複数の第３のスイッチのうちの互いに異なる第３のスイッチを介して前記駆動回路の出力と接続され、
前記複数のアナログバッファの出力は、前記複数の第１のスイッチのうちの互いに異なる１つの第１のスイッチを介して前記第２の信号線に接続され、
前記第２の信号線は、前記基板の外部に設けられた回路と電気的に接続されれ、
前記複数の第１のスイッチ及び前記複数の第２のスイッチのオン状態又はオフ状態は、前記駆動回路が有するシフトレジスタの出力を用いて制御されることを特徴とする表示装置。
【請求項５】
請求項４において、
前記複数の第３のスイッチのオン状態またはオフ状態は一斉に切り換えられることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記アナログバッファは、薄膜トランジスタを用いて形成されていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記画素は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に挟まれた液晶とを有し、
前記薄膜トランジスタのソースまたはドレインのうち、前記保持容量と接続された側は、前記第１の電極と接続されていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記表示装置を用いることを特徴とする電子機器。
【請求項９】
請求項１乃至請求項７のいずれか一において、
前記表示装置を用いることを特徴とするパーソナルコンピュータ、画像再生装置またはテレビ受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子を基板上に作り込み、その画素毎に半導体素子（半導体薄膜を用いた素子）を配した表示装置に関する。前記表示装置の検査方法に関する。また、前記検査方法を用いる表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと表記する）を形成する技術が大幅に進歩し、画素毎にＴＦＴを配置したアクティブマトリクス型の表示装置への応用開発が進められている。特に、ポリシリコン（多結晶珪素）膜を用いたＴＦＴは、従来のアモルファスシリコン（非晶質珪素）膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、画素が形成された基板（画素基板）上に貼り付けられた単結晶ＩＣ基板上に形成された駆動回路で行っていた画素の制御を、画素基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
ここで、画素毎に液晶素子の配向を制御して表示を行うアクティブマトリクス型の表示装置の例を以下に示す。
【０００４】
ここで、液晶素子とは、２つの電極間に液晶材料により形成される液晶層を挟んだ構成の素子を示すものとする。この２つの電極間に電圧を印加することによって、間に挟まれた液晶層の配向を制御し、液晶層の透過率を制御する。画素毎に液晶層の透過率を制御することによって、画像を表示する。
【０００５】
ここで、本明細書中において、液晶素子の２つの電極間に電圧を印加することによって、間に挟まれた液晶層の配向を制御し、液晶層の透過率を制御することを、液晶素子を駆動するということにする。
【０００６】
図９に従来の液晶表示装置の構成をブロック図で示す。図９において、液晶表示装置は、複数の画素が形成された画素領域と、画素領域のソース信号線及びゲート信号線により各画素を選択し、信号を入力するゲート信号線駆動回路及びソース信号線駆動回路を有している。ゲート信号線駆動回路、ソース信号線駆動回路及び画素領域は、画素基板上に形成されている。この構成では、駆動回路を外付けした場合に問題となる、駆動回路と画素領域間の配線抵抗及び配線容量の影響を、低減することができる。
【０００７】
画素部の詳細な構成を図１０に示す。図１０において、画素領域に、ｙ（ｙは、自然数）本のゲート信号線Ｇ１〜Ｇｙが行方向に配置され、ｘ（ｘは、自然数）本のソース信号線Ｓ１〜Ｓｘが列方向に配置されている。これらのソース信号線Ｓ１〜Ｓｘとゲート信号線Ｇ１〜Ｇｙの各交点においては、各画素を構成する画素ＴＦＴ１００２のゲート電極が、ゲート信号線に接続され、画素ＴＦＴ１００２のソース端子またはドレイン端子の一方が、ソース信号線に接続されている。画素ＴＦＴ１００２のソース端子とドレイン端子で、前記ソース信号線と接続されていない側は、液晶素子１００３の一方の電極及び保持容量１００１の一方の電極に接続されている。保持容量１００１の前記画素ＴＦＴ１００２と接続されていない側の電極及び液晶素子１００３の前記画素ＴＦＴ１００２と接続されていない側の電極は、コモン電位線１００４に接続される。コモン電位線１００４の電位を、コモン電位Ｖcomとする。
【０００８】
ここで、本明細書中において、液晶素子の２つの電極のうち、画素ＴＦＴに接続された側の電極を、画素電極とよび、もう一方の電極を対向電極と呼ぶことにする。
【０００９】
図９及び図１０に示した表示装置が表示を行う際の動作について、図１１に示すタイミングチャートを用いて説明する。図１１において、Ｇ１〜Ｇｙは、ゲート信号線に入力される信号電位を示す。また、Ｓ１〜Ｓｘは、ソース信号線Ｓ１〜Ｓｘに入力される信号電位を示す。
【００１０】
ここで、図１１では、画素ＴＦＴ１００２がｎチャネル型ＴＦＴの場合を例に説明するが、画素ＴＦＴ１００２は、ｐチャネル型ＴＦＴでも構わない。
【００１１】
表示装置が１画像を表示する期間を１フレーム期間（Ｆ）とする。１フレーム期間の長さは、動画を表示した場合に人間の目にチラツキを感じ無い程度に設定されている。通常、１フレーム期間の長さは、１／６０秒程度に設定されている。
【００１２】
始めに、ゲート信号線駆動回路からゲート信号線Ｇ１に入力された信号によって、ゲート信号線Ｇ１にゲート電極が接続された画素ＴＦＴ（第１行の画素ＴＦＴ）は、オンの状態となる。このとき、他のゲート信号線Ｇ２〜Ｇｙにゲート電極が接続された画素ＴＦＴは、オフの状態である。
【００１３】
ここで本明細書中では、ＴＦＴがオンの状態となるとは、ソース端子とゲート電極の電位差によって、ソース・ドレイン間が導通状態となることを示すものとする。また、ＴＦＴがオフの状態とは、逆にソース端子とゲート電極の間の電位差によって、ソース・ドレイン間が非導通状態であることを示すものとする。また、信号線にそのゲート電極が接続されたＴＦＴがオンの状態となるような信号を信号線に入力することを、信号線を選択するということにする。
【００１４】
ソース信号線駆動回路よりソース信号線Ｓ１〜Ｓｘに順に、アナログ信号が入力される。このアナログ信号の有するアナログ電位が、オンの状態となった第１行の画素ＴＦＴのソース・ドレイン間を介して、液晶素子の画素電極及び保持容量の一方の電極に入力される。入力されたアナログ電位とコモン電位線により与えられる液晶素子の対向電極の電位との電位差に応じて、液晶素子を駆動する。
なお、液晶素子と並列に設けられた保持容量は、液晶素子の２つの電極（画素電極と対向電極）間に印加された電圧を、１フレーム期間の間保持するために設けられている。
【００１５】
ここで、ゲート信号線Ｇ１が選択されている期間をライン期間Ｌ１と表記する。一般に、ゲート信号線Ｇｉ（ｉは、ｙ以下の自然数）が選択されている期間をライン期間Ｌｉと表記する。
【００１６】
次に、ゲート信号線Ｇ２が選択され、オンの状態となった第２行の画素ＴＦＴのソース・ドレイン間を介して、ソース信号線Ｓ１〜Ｓｘに順に入力されたアナログ信号の有するアナログ電位が、液晶素子の画素電極及び保持容量の電極に入力される。入力されたアナログ電位とコモン電位線により与えられる液晶素子の対向電極の電位との電位差に応じて、液晶素子を駆動する。
【００１７】
上記動作を、全てのゲート信号線Ｇ１〜Ｇｙについて繰り返し、ライン期間Ｌ１〜Ｌｙが終了すると、１フレーム期間Ｆ１が終了する。
【００１８】
ここで、液晶素子の２つの電極（画素電極と対向電極）間の電界の向きが長時間同じ方向に偏ると、液晶材料は劣化する性質がある。そのため、通常、液晶表示装置は、液晶素子の２つの電極間の電界の向きを、周期的に反転させて駆動（反転駆動）している。反転駆動の仕方として、連続するフレーム期間それぞれにおいて、液晶素子の２つの電極間に印加される電界の向きを反転させる駆動方法（フレーム反転駆動）を用いる場合について以下に説明する。なお反転駆動方法は、これに限定されない。
【００１９】
なお、長い間同じ方向の電界をかけ続けても劣化しにくい液晶材料であれば、頻繁に反転駆動を行う必要はない。
【００２０】
図１１では、フレーム反転駆動を用いた場合のタイミングチャートを示している。第１のフレーム期間Ｆ１と、第２のフレーム期間Ｆ２において、ソース信号線Ｓ１〜Ｓｘに入力される信号の極性が反転している。第１のフレーム期間Ｆ１においては、ソース信号線Ｓ１〜Ｓｘに、液晶素子の対向電極に接続されたコモン電源線の電位より高い電位が入力される。一方、第２のフレーム期間Ｆ２においては、ソース信号線Ｓ１〜Ｓｘに、液晶素子の対向電極に接続されたコモン電源線の電位より低い電位が入力される。再び、第３のフレーム期間Ｆ３においては、ソース信号線Ｓ１〜Ｓｘに、液晶素子の対向電極に接続されたコモン電源線の電位より高い電位が入力される。こうして、フレーム期間毎にソース信号線Ｓ１〜Ｓｘに入力される信号の極性が反転した信号が入力され、画像の表示を行っている。
【００２１】
上述のアクティブマトリクス型の表示装置の各画素が有する、画素ＴＦＴの動作が正常に行われるかどうかを、表示装置を作製する工程の早い段階において判断することが望まれている。それによって、動作が正常に行われない画素ＴＦＴを有するパネルを除き、無駄を減らしコストを削減することができる。
【００２２】
そこで、図３に示すような構成の表示装置が提案されている。ここでは、画素ＴＦＴ１００２及び保持容量１００１が形成され、液晶素子の画素電極１１１０が形成された時点で検査を行う場合を想定する。図３において、画素基板上に、ソース信号線駆動回路、ゲート信号線駆動回路及び画素領域が形成されている。
画素の構造は、図１０において示した構造と同様であるので、同じ部分は同じ符号を用いて示し説明は省略する。なお、図１０における液晶素子は、まだ形成されていないので、代わりに画素電極１１１０のみを示す。保持容量１００１の静電容量をＣSとする。
【００２３】
ソース信号線Ｓ１〜Ｓｘはそれぞれ、スイッチＳＷＡ１〜ＳＷＡｘを介して読み出し用配線１１１１に接続されている。読み出し用配線１１１１は、画素基板上でＰＡＤに電気的に接続される。ＰＡＤにおいて、画素基板の外部に設けられた検出回路が接続されている。こうして、読み出し用配線１１１１は、画素基板の外部に電気的に接続されている。また、ソース信号線駆動回路から出力された信号は、スイッチＳＷＢ１〜ＳＷＢｘを介してソース信号線Ｓ１〜Ｓｘに入力される。ここで、ソース信号線Ｓ１〜Ｓｘそれぞれの配線容量をＣSL、読み出し用配線１１１１の配線容量をＣLとする。
【００２４】
上記構成の表示装置の画素ＴＦＴ１００２が正常に動作するかどうかを検査する方法について、以下に説明する。
【００２５】
ソース信号線駆動回路より信号を入力して、各画素の保持容量１００１に電荷を蓄え、それを外部に設けた検出回路によって順に読み出すことによって、画素ＴＦＴ１００２が正常に動作するかどうかを検査する。
【００２６】
第１の手順として、各画素の保持容量に電荷を蓄える。各画素の保持容量１００１に電荷を蓄える動作については、前述した画像表示の際の動作と同様であるので、ここでは説明は省略する。なお、各画素の保持容量１００１に電荷を蓄える際は、全てのスイッチＳＷＢ１〜ＳＷＢｘは、オンの状態となり、ソース信号線駆動回路の出力信号はソース信号線Ｓ１〜Ｓｘに入力される。ソース信号線駆動回路からソース信号線に与えられた信号電位をＶin（Ｖ）（Ｖinは、Ｖcomとは異なる）とする。ここで、コモン電位線の電位Ｖcomを０（Ｖ）とする。画素が正常であれば、全ての画素の保持容量１００１の画素ＴＦＴ１００２に接続された側の電位がＶin（Ｖ）になり、保持容量１００１に電荷が蓄えられる。
【００２７】
第２の手順として、全ての画素ＴＦＴ１００２をオフの状態にする。その後、スイッチＳＷＢ１〜ＳＷＢｘがオンの状態で、ソース信号線駆動回路の出力信号を０（Ｖ）として、全てのソース信号線Ｓ１〜Ｓｘに信号を書き込み、全てのソース信号線Ｓ１〜Ｓｘの電位を０（Ｖ）とする。
【００２８】
第３の手順として、スイッチＳＷＡ１〜ＳＷＡｘを順に１つずつ選択し、２本以上のソース信号線が読み出し用配線１１１１に接続されていないようにする。
【００２９】
ここで、スイッチＳＷＡ１を選択した場合を例に説明する。スイッチＳＷＡ１を選択し、ソース信号線Ｓ１が呼び出し用配線１１１１に接続されている際、ソース信号線Ｓ１に対応するスイッチＳＷＢ１をオフの状態にして、ソース信号線Ｓ１の電位が固定されないようにする。この状態で、ゲート信号線Ｇ１が選択されている場合、第１行の画素が有する画素ＴＦＴ１００２の保持容量１００１に蓄積された電荷がソース信号線Ｓ１を介して、読み出し用配線１１１１に読み出される。保持容量１００１に蓄積された電荷によるソース信号線Ｓ１の電位の変化が、外部の検出回路に入力され検出される。同様の動作を、全てのスイッチＳＷＡ１〜ＳＷＡｘを順に選択し、ソース信号線Ｓ１〜Ｓｘに対して繰り返す。
【００３０】
上記第２の手順〜第３の手順を、全ての画素行に関して繰り返す。
【００３１】
外部の検出回路に入力される電圧（検出電圧）Ｖexは、式１で与えられる。
【００３２】
【数１】
2007233406.tif 000003
【００３３】
ここで、各画素において、その保持容量１００１に蓄積された電荷を読み出す操作を行い、検出電圧Ｖexが検出された画素においては、信号の書き込み動作が正常に行われること、つまり、画素ＴＦＴ１００２が正常に働き保持容量１００１への充電及び放電が可能なことが確認される。一方、検出電圧Ｖexが検出されなかった画素においては、画素ＴＦＴ１００２等に問題があることがわかる。
【００３４】
なお、検出電圧Ｖexは、検出回路の有するアンプによって増幅される。
【００３５】
こうして、液晶素子を形成する以前に、表示装置の画素ＴＦＴが正常に動作するかどうかを検査することができる。
【発明の開示】
【発明が解決しようとする課題】
【００３６】
パネルが小さな場合は、ソース信号線の配線容量ＣSL及び読み出し用配線の配線容量ＣLが小さく、式１で与えられる検出電圧Ｖexはそれ程小さくならないが、大型パネルでは、ソース信号線及び読み出し用配線の引き回しが長くなり、配線容量が増大する。特に、読み出し用配線の配線容量ＣLが増大するため、検出電圧Ｖexが微小となる。そのため、画素ＴＦＴに問題があるかどうかの判断が難しいという問題がある。
【００３７】
そこで本発明は、上記問題を解決し、大型パネルにおいても画素ＴＦＴが正常に動作するかどうかの判断が容易にできる、表示装置及びその検査方法を提供することを課題とする。
【課題を解決するための手段】
【００３８】
読み出し用配線の配線容量ＣLの影響を軽減するため、各ソース信号線は、アナログバッファを介して、読み出し用配線に接続されるようにする。
【００３９】
これによって、大型パネルにおいても画素ＴＦＴが正常に動作するかどうかの判断が容易にできる、表示装置及びその検査方法を提供することができる。
【００４０】
以下に、本発明の構成について説明する。
【００４１】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、前記第１の信号線に信号を出力する駆動回路と、第２の信号線と、第１のスイッチと、第２のスイッチとを有し、  前記画素は、ＴＦＴと、保持容量とを有し、  前記ＴＦＴのソース端子とドレイン端子とは、一方は、前記第１の信号線に接続され、もう一方は、前記保持容量の一方の電極に接続され、  前記第１の信号線は、前記第１のスイッチを介して前記第２の信号線に接続され、  前記駆動回路の出力端子は、前記第２のスイッチを介して前記第１の信号線に接続され、  前記第２の信号線は、前記絶縁表面を有する基板の外部に電気的に接続されている表示装置であって、  アナログバッファを有し、  前記第１の信号線は、前記アナログバッファを介して前記第１のスイッチに接続されていることを特徴とする表示装置が提供される。
【００４２】
本発明によって、  絶縁表面を有する基板上に、複数の画素と、複数の第１の信号線と、前記複数の第１の信号線に信号を出力する駆動回路と、第２の信号線と、複数の第１のスイッチと、複数の第２のスイッチとを有し、  前記複数の画素はそれぞれ、ＴＦＴと、保持容量とを有し、  前記ＴＦＴのソース端子とドレイン端子とは、一方は、前記複数の第１の信号線のうちの１本に接続され、もう一方は、前記保持容量の一方の電極に接続され、  前記複数の第１の信号線はそれぞれ、前記複数の第１のスイッチのうちいずれか異なる１つを介して、前記第２の信号線に接続され、  前記駆動回路の複数の出力端子はそれぞれ、前記複数の第２のスイッチのうちいずれか異なる１つを介して、前記複数の第１の信号線のうちいずれか異なる１本に接続され、  前記第２の信号線は、前記絶縁表面を有する基板の外部に電気的に接続されている表示装置であって、  複数のアナログバッファを有し、  前記複数の第１の信号線はそれぞれ、前記複数のアナログバッファのうちいずれか異なる１つを介して、前記複数の第１のスイッチのうちいずれか異なる１つに接続されていることを特徴とする表示装置が提供される。
【００４３】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、前記第１の信号線に信号を出力する駆動回路と、第２の信号線と、第１のスイッチと、第２のスイッチとを有し、  前記画素は、ＴＦＴと、液晶素子と、保持容量とを有し、  前記液晶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に挟まれた液晶層とを有し、  前記ＴＦＴのソース端子とドレイン端子とは、一方は、前記第１の信号線に接続され、もう一方は、前記液晶素子の第１の電極と前記保持容量の一方の電極とに接続され、  前記第１の信号線は、前記第１のスイッチを介して前記第２の信号線に接続され、  前記駆動回路の出力端子は、前記第２のスイッチを介して前記第１の信号線に接続され、  前記第２の信号線は、前記絶縁表面を有する基板の外部に電気的に接続されている表示装置であって、  アナログバッファを有し、  前記第１の信号線は、前記アナログバッファを介して前記第１のスイッチに接続されていることを特徴とする表示装置が提供される。
【００４４】
本発明によって、  絶縁表面を有する基板上に、複数の画素と、複数の第１の信号線と、前記複数の第１の信号線に信号を出力する駆動回路と、第２の信号線と、複数の第１のスイッチと、複数の第２のスイッチとを有し、  前記複数の画素はそれぞれ、ＴＦＴと、液晶素子と、保持容量とを有し、  前記液晶素子は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に挟まれた液晶層とを有し、  前記ＴＦＴのソース端子とドレイン端子とは、一方は、前記複数の第１の信号線のうちの１本に接続され、もう一方は、前記液晶素子の第１の電極と前記保持容量の一方の電極とに接続され、  前記複数の第１の信号線はそれぞれ、前記複数の第１のスイッチのうちいずれか異なる１つを介して、前記第２の信号線に接続され、  前記駆動回路の複数の出力端子はそれぞれ、前記複数の第２のスイッチのうちいずれか異なる１つを介して、前記複数の第１の信号線のうちいずれか異なる１本に接続され、  前記第２の信号線は、前記絶縁表面を有する基板の外部に電気的に接続されている表示装置であって、  複数のアナログバッファを有し、  前記複数の第１の信号線はそれぞれ、前記複数のアナログバッファのうちいずれか異なる１つを介して、前記複数の第１のスイッチのうちいずれか異なる１つに接続されていることを特徴とする表示装置が提供される。
【００４５】
前記表示装置を用いることを特徴とする電子機器であってもよい。
【００４６】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、前記第１の信号線に信号を入力する駆動回路と、第２の信号線と、第１のスイッチとを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファを有し、  前記ＴＦＴをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記第１の信号線と前記駆動回路の接続を切り、前記第１の信号線の電位を、前記アナログバッファと、前記第１のスイッチとを介して、前記第２の信号線に出力する手順とを有することを特徴する表示装置の検査方法が提供される。
【００４７】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、駆動回路と、第２の信号線と、第１のスイッチとを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路とを有し、  前記ＴＦＴをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の信号線と前記駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００４８】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、駆動回路と、第２の信号線と、第１のスイッチとを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路と、メモリとを有し、  前記ＴＦＴをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の電圧をメモリに記憶する手順と、  前記第１の信号線と前記駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００４９】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、第１の駆動回路と、第２の信号線と、第１のスイッチと、第２の駆動回路とを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路とを有し、  前記ＴＦＴをオン状態にし、前記第１の駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の信号線と前記第１の駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００５０】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、第１の駆動回路と、第２の信号線と、第１のスイッチと、第２の駆動回路とを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路と、メモリとを有し、  前記ＴＦＴをオン状態にし、前記第１の駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の電圧をメモリに記憶する手順と、  前記第１の信号線と前記第１の駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと、前記第２の駆動回路によってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００５１】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、駆動回路と、第２の信号線と、第１のスイッチとを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路とを有し、  前記ＴＦＴをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の信号線と前記駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００５２】
本発明によって、  絶縁表面を有する基板上に、画素と、第１の信号線と、駆動回路と、第２の信号線と、第１のスイッチとを有し、  前記画素は、ＴＦＴと、第１の電極と第２の電極とを有する保持容量とを有し、  前記ＴＦＴのソース端子またはドレイン端子は、一方は前記第１の信号線に接続され、もう一方は、前記保持容量の第１の電極に接続された表示装置の検査方法であって、  アナログバッファと、前記絶縁表面を有する基板の外部に設けられた検出回路と、メモリとを有し、  前記ＴＦＴをオン状態にし、前記駆動回路より第１の電位を前記第１の信号線に入力し、前記保持容量に電荷を保持する手順と、  前記ＴＦＴをオフ状態にし、前記第１の信号線を、前記第１の電位とは異なる第２の電位とする手順と、  前記第２の電位を、前記アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と第３の電位の差を、前記検出回路において増幅し、第１の電圧とする手順と、  前記第１の電圧をメモリに記憶する手順と、  前記第１の信号線と前記駆動回路の接続を切り、前記ＴＦＴをオンの状態にし、前記第１の信号線の電位を、前記アナログバッファと、前記駆動回路が有するシフトレジスタによってオン・オフが切り替えられる前記第１のスイッチとを介して、前記第２の信号線に出力する手順と、  前記第２の信号線に入力された電位と前記第３の電位の差を、前記検出回路において増幅し、第２の電圧とする手順と、  前記メモリに記憶された第１の電圧と前記第２の電圧とを比較する手順とを有することを特徴とする表示装置の検査方法が提供される。
【００５３】
前記第１の電圧と前記第２の電圧とを比較する手順では、前記第１の電圧と前記第２の電圧の差分を計算することを特徴とする表示装置の検査方法であってもよい。
【００５４】
前記第３の電位と前記第２の電極の電位が等しいことを特徴とする表示装置の検査方法であってもよい。
【００５５】
前記検査方法を用いることを特徴とする電子機器であってもよい。
【発明の効果】
【００５６】
上記構成によって、大型パネルであっても、画素部ＴＦＴの検査が可能な表示装置を提供することができる。これにより、不良品を液晶封入前に除去可能であり、製造費用の削減を図ることができる。
【発明を実施するための最良の形態】
【００５７】
以下に、本発明の実施形態について説明する。
【００５８】
図１は、本発明の表示装置の構成を示す回路図である。なお、従来例において示した図３と同じ部分は、同じ符号を用いて示し説明は省略する。
【００５９】
従来の液晶表示装置と異なり、本発明の液晶表示装置では、アナログバッファＡＢ１〜ＡＢｘが、各ソース信号線Ｓ１〜Ｓｘと、各スイッチＳＷＡ１〜ＳＷＡｘそれぞれの間に配置されている。
【００６０】
ここでは、液晶素子の画素電極のみが形成された段階で、つまり液晶材料が封入される前の段階で画素ＴＦＴ１００２が正常に動作するかどうかの検査を行う場合を想定する。なおこれに限定されず、表示装置の各駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路）及び画素領域を構成する、ＴＦＴ同時や保持容量との結線が終了していれば、どの段階で検査を行っても良い。
【００６１】
図１において、液晶素子はまだ形成されておらず、画素電極１１１０のみを示す。
【００６２】
図１の表示装置の検査方法を以下に説明する。
【００６３】
第１の手順として、各画素が有する保持容量１００１に信号を入力し、電圧を保持させる。なお、各画素が有する保持容量１００１に信号を入力する動作については、従来例と同様であるので、ここでは説明は省略する。ここで、保持容量１００１に信号を入力する際には、ソース信号線駆動回路と各ソース信号線Ｓ１〜Ｓｘの間に設けられているスイッチＳＷＢ１〜ＳＷＢｘをオンの状態にして、ソース信号線駆動回路の出力が、各ソース信号線Ｓ１〜Ｓｘに入力されるようにする。また、スイッチＳＷＡ１〜ＳＷＡｘは、オフの状態である。
【００６４】
各画素が有する保持容量１００１に信号を入力する際に、ソース信号線駆動回路からソース信号線に与えられた信号電位をＶin（Ｖinは、Ｖcomとは異なる）
（Ｖ）とする。ここで、コモン電位線１００４の電位（コモン電位）Ｖcomを０（Ｖ）とする。画素が正常であれば、全ての画素の保持容量１００１の両電極間に電圧が保持される。
【００６５】
第２の手順として、全ての画素ＴＦＴ１００２をオフの状態にする。そして、スイッチＳＷＢ１〜ＳＷＢｘがオンの状態で、ソース信号線駆動回路の出力信号を０（Ｖ）として、全てのソース信号線Ｓ１〜Ｓｘに信号を書き込み、ソース信号線Ｓ１〜Ｓｘの電位を０（Ｖ）とする。この際、画素ＴＦＴ１００２がオフの状態であるので、第１の手順において保持容量１００１の両電極間に保持された電圧はそのままである。その後、スイッチＳＷＢ１〜ＳＷＢｘをオフの状態にする。このとき、ソース信号線Ｓ１〜Ｓｘの電位はその配線容量によって、０（Ｖ）に保たれている。
【００６６】
以後の動作について説明する。
【００６７】
第３の手順として、画素ＴＦＴ１００２は、すべてオフの状態のままで、スイッチＳＷＡ１〜ＳＷＡｘを順次選択する。こうして、ソース信号線Ｓ１〜Ｓｘの電位をアナログバッファＡＢ１〜ＡＢｘを介して、それぞれ読み出し用配線１１１１に出力する。読み出し用配線１１１１に出力された電位と、基準電位Ｖ0の電位差を基準電圧Ｖrefとし、ソース信号線Ｓ１〜Ｓｘそれぞれに対応する基準電圧ＶrefをＶref１〜Ｖrefｘと表記する。この基準電圧Ｖref１〜Ｖrefｘはそれぞれ、外部に設けた検出回路においてアンプによって増幅された後、検出回路に接続されたメモリに記憶される。
【００６８】
基準電位Ｖ0は、任意の電位とすることができる。なお、ここでは、コモン電位Ｖcomとする。
【００６９】
以後の動作において、図２のタイミングチャートを用いて説明する。
【００７０】
なお図２において、Ｇ１〜Ｇｙは、それぞれゲート信号線Ｇ１〜Ｇｙに入力される電位を示す。ＴSWA1〜ＴSWAxは、それぞれスイッチＳＷＡ１〜ＳＷＡｘを駆動する信号の電位を示し、「Ｈｉ」の電位が入力されているとき、スイッチＳＷＡ１〜ＳＷＡｘはそれぞれオンしているものとする。Ｖout（ｑ,ｐ）は、ｑ（ｑは、ｙ以下の自然数）行ｐ（ｐは、ｘ以下の自然数）列の画素からの検出電圧Ｖoutを示す。
【００７１】
第４の手順として、図２のタイミングチャートに示すように、ゲート信号線Ｇ１に信号を入力し、第１行の画素の画素ＴＦＴをオンの状態とする。その後、信号ＴSWA1〜ＴSWAxによって、スイッチＳＷＡ１〜ＳＷＡｘを順に１つずつ選択する。始めに、信号ＴSWA1によってスイッチＳＷＡ１を選択し、第１行１列の保持容量１００１の電荷が放電されたことにより変化したソース信号線Ｓ１の電位が、読み出し用配線１１１１に出力される。スイッチＳＷＡ１〜ＳＷＡｘを順にすべて選択し、第１行の画素の保持容量の電荷が放電されたことにより変化したソース信号線Ｓ１〜Ｓｘの電位が順に読み出し用配線に出力される。
【００７２】
こうして、外部の検出回路に、第１行のそれぞれの画素に対応する読み出し用配線１１１１の電位と、基準電位Ｖ0との電位差に対応する、検出電圧Ｖout（１,１）〜Ｖout（１,ｘ）が入力される。ここで、検出電圧Ｖoutは、式２で与えられる。
【００７３】
【数２】
2007233406.tif 000004
【００７４】
ＣBUは、アナログバッファの容量である。アナログバッファの容量ＣBUは、読み出し用配線の容量ＣLより非常に小さい。そのため、従来例において式１で示した検出電圧Ｖexと異なり、検出電圧Ｖoutは検出可能な大きさを有する。外部の検出回路に入力された検出電圧Ｖout（１,１）〜Ｖout（１,ｘ）は、アンプによって増幅される。
【００７５】
ここで、外部の検出回路において、先ほどの基準電圧Ｖref１を増幅した信号をメモリから読み出し、検出電圧Ｖout（１,１）〜Ｖout（１,ｘ）をそれぞれ増幅した信号と、それぞれ比較する。基準電圧Ｖref１をアンプによって増幅した信号と、検出電圧Ｖout（１,１）をアンプによって増幅した信号の差分をＶsub（１,１）とする。ここで、基準電圧Ｖref１と検出電圧Ｖout（１,１）のアンプによる増幅率は同じである。例えば、差分Ｖsub（１,１）が生じない場合、１行１列の画素ＴＦＴに異常があり、保持容量への充電及び放電ができないことを示す。
【００７６】
全ての画素行において、第２の手順〜第４の手順を繰り返す。こうして、全ての画素に対応する差分Ｖsub（１,１）〜Ｖsub（ｙ,ｘ）を調べることによって、全ての画素の画素ＴＦＴ１００２に問題がないかを検査することができる。
【００７７】
図２において、１行２列の画素の画素ＴＦＴまたは保持容量に問題があり、電圧Ｖsub（２,１）が出力されない（図２中、９３０１で示す）。
【００７８】
本発明の検査方法では、ソース信号線Ｓ１〜Ｓｘ毎に、基準電圧Ｖrefを求め、検出電圧Ｖoutと基準電圧Ｖrefとの差分に対応する電圧Ｖsubを用いて評価を行うため、アナログバッファＡＢ１〜ＡＢｘを構成するＴＦＴの特性ばらつきによるオフセット電圧の影響を除くことができる。
【００７９】
一般に、液晶素子の２つの電極間には、コモン電位Ｖcomを中心に、５（Ｖ）
程度の電圧が印加されて黒表示を行う。そこで、コモン電位Ｖcomを０（Ｖ）とし、また、画素ＴＦＴ１００２にソース信号線駆動回路より５（Ｖ）の信号を入力し、つまり式２において、Ｖin（Ｖ）を５（Ｖ）として、上述の検査方法で検査を行う場合についての例を示す。
【００８０】
保持容量１００１の静電容量Ｃｓを０.２（ｐＦ）とし、ソース信号線Ｓ１〜Ｓｘの配線容量をそれぞれＣLを１０（ｐＦ）とする。また、アナログバッファＡＢ１〜ＡＢｘそれぞれの容量ＣBUは無視できる程小さいとする。ある画素において、その画素を構成する画素ＴＦＴ１００２等に問題が無いとすれば、式２より、検出電圧Ｖoutは、０.０２（Ｖ）となる。ここで、基準電圧Ｖrefは、０（Ｖ）とする。よって、検出回路が有するアンプの増幅率を５０倍とすると、差分Ｖsubとして、１（Ｖ）が出力されるはずである。この様な差分Ｖsubが検出されない場合、画素ＴＦＴが不良であると判断することができる。
【００８１】
こうして、大型パネルにおいても、画素ＴＦＴが正常に動作するかどうかを検査することができる。
【００８２】
本実施の形態において、アナログバッファＡＢ１〜ＡＢｘ、ソース信号線駆動回路、ゲート信号線駆動回路、スイッチＳＷＡ１〜ＳＷＡｘ及びそのオン・オフを制御する駆動回路、スイッチＳＷＢ１〜ＳＷＢｘ及びそのオン・オフを制御する駆動回路、メモリ、検出回路は、公知の構成の回路を自由に用いることができる。
【００８３】
以下に、本発明の実施例を説明する。
【実施例１】
【００８４】
本実施例では、実施の形態において示した構造の表示装置において、スイッチＳＷＡ１〜ＳＷＡｘのオン・オフを制御する検査用駆動回路を設けた例を示す。
【００８５】
図４に、本実施例の表示装置の構造を示す。なお、図１や図３と同じ部分は同じ符号を用いて示し、説明は省略する。検査用駆動回路によって、スイッチＳＷＡ１〜ＳＷＡｘに信号を入力し、オン・オフを変化させる。
【００８６】
図５に、検査用駆動回路の構成例を示す。
【００８７】
検査用駆動回路は、Ｄ―ＦＦ（Deley Flip Flop）９４０１から構成されるシフトレジスタ９４０２と、ＮＡＮＤ回路９４０３、９４０４、９４０５、インバータより構成されるバッファ回路９４０６、９４０７、９４０８より成り立っている。
【００８８】
なお、図５では、検査用駆動回路の３本のソース信号線に対応する部分のみを示しているが、実際には、検査用駆動回路は、全てのソース信号線Ｓ１〜Ｓｘに対応する回路によって構成されてる。
【００８９】
バッファ回路９４０６、９４０７、９４０８の出力９４０９、９４１０、９４１１から順にシフトしたパルスが出力され、図４に示したスイッチＳＷＡ１、ＳＷＡ２、ＳＷＡ３に入力されオン・オフを切り換える。こうしてアナログバッファＡＢ１、ＡＢ２、ＡＢ３を介してソース信号線Ｓ１、Ｓ２、Ｓ３と読み出し用配線１１１を順に接続する。
【００９０】
なお、検出用駆動回路は、上記構成に限定されず、公知の構造のシフトレジスタ等を自由に用いることができる。
【００９１】
また、図８に、アナログバッファの回路の例を示す。
【００９２】
アナログバッファは、差動回路５５０１、カレントミラー回路５５０２、定電流源５５０３、高電位側電源線５５２１、低電位側電源線５５２２によって構成されている。高電位側電源線５５２１は、Ｖｄｄの電位に保たれ、低電位側電源線５５２２は、Ｖｓｓの電位に保たれている。ここで、ＶｄｄはＶｓｓより高い。差動回路５５０１は、ＴＦＴ５５０５、５５０６によって構成され、カレントミラー回路５５０２は、ＴＦＴ５５０７、５５０８によって構成される。定電流源５５０３は、ＴＦＴ５５０４によって構成され、ＴＦＴ５５０４のゲート電極には一定の電圧Ｖbiasが印加されている。ＴＦＴ５５０４は、飽和領域で動作し、電圧Ｖbiasに対応した一定のドレイン電流を流す。ＴＦＴ５５０４のゲート電極５５１０が、アナログバッファの入力端子であり、ＴＦＴ５５０６のゲート電極５５１１がアナログバッファの出力端子である。
【００９３】
図８に示した構成のアナログバッファは、オペアンプ（差動増幅回路）を利用した構造の例であるが、アナログバッファは上記構成に限定されない。ソースフォロワ型であっても良いし、その他の公知の構成の回路を自由に用いることができる。
【００９４】
ここで、検査方法については、実施の形態と同様であるのでここでは説明は省略する。
【００９５】
また、本実施例において、ソース信号線駆動回路、ゲート信号線駆動回路、スイッチＳＷＡ１〜ＳＷＡｘ、スイッチＳＷＢ１〜ＳＷＢｘ及びそのオン・オフを制御する駆動回路、メモリ、検出回路は、公知の構成の回路を自由に用いることができる。
【実施例２】
【００９６】
本実施例では、実施例１において、図４で示した検査用駆動回路を、ソース信号線駆動回路と兼用した例について説明する。
【００９７】
図７において、スイッチＳＷＡ１〜ＳＷＡｘと、スイッチＳＷＢａ１〜ＳＷＢａｘ、スイッチＳＷＢｂ１〜ＳＷＢｂｘが配置されている。ソース信号線駆動回路は、画素の輝度の情報に対応するアナログ信号ＡＤを出力する配線ＳAD１〜ＳADｘ及び、スイッチ開閉のためのパルスＳＭＰ１〜ＳＭＰｘを出力する配線ＳSMP１〜ＳSMPｘを有する。パルスＳＭＰ１〜ＳＭＰｘは、順にシフトしたパルスであり、それぞれのパルスは同時に出力されない。このパルスＳＭＰ１〜ＳＭＰｘとしては、ソース信号線駆動回路が有するシフトレジスタ等の出力を利用すればよい。
【００９８】
スイッチＳＷＢａ１及びスイッチＳＷＢｂ１が両方オンの状態となったとき、実施の形態や実施例１において、スイッチＳＷＢ１がオンの状態になったのと同様の効果がある。また、スイッチＳＷＢａ１及びスイッチＳＷＢｂ１の少なくとも一方がオフの状態となったとき、実施の形態や実施例１において、スイッチＳＷＢ１がオフの状態になったのと同様の効果がある。他のスイッチＳＷＢａ２〜ＳＷＢａｘ、スイッチＳＷＢｂ２〜ＳＷＢｂｘについても同様である。
【００９９】
スイッチＳＷＢａ１〜ＳＷＢａｘには、信号ＴBが入力される。この信号ＴBによって、スイッチＳＷＢａ１〜ＳＷＢａｘのオン・オフを一斉に切り換える。スイッチＳＷＢａ１〜ＳＷＢａｘがオンの状態で、ソース信号線駆動回路よりパルスＳＭＰ１〜ＳＭＰｘが入力されると、スイッチＳＷＢｂ２〜ＳＷＢｂｘが順にオンになり、配線ＳAD１〜ＳADｘとソース信号線Ｓ１〜Ｓｘが順に接続され、アナログ信号ＡＤは、ソース信号線Ｓ１〜Ｓｘに順に入力される。
【０１００】
また、スイッチＳＷＢａ１〜ＳＷＢａｘがオフの状態で、ソース信号線駆動回路よりパルスＳＭＰ１〜ＳＭＰｘが入力されると、スイッチＳＷＡ１〜ＳＷＡｘが順にオンになり、読み出し用配線１１１１とソース信号線Ｓ１〜Ｓｘが順に接続される。こうして、ソース信号線Ｓ１〜Ｓｘの電位がそれぞれ、読み出し用配線１１１１に入力される。
【０１０１】
上記構成では、例えばソース信号線Ｓ１にアナログ信号ＡＤを書き込む際、パルスＳＭＰ１が出力されると、スイッチＳＷＢａ１及びスイッチＳＷＡ１が同時にオンの状態となる。このとき、他のスイッチＳＷＡ２〜ＳＷＡｘはオフの状態であるので、ソース信号線Ｓ１へのアナログ信号ＡＤの書き込みは正常に行われる。なお、ソース信号線にアナログ信号ＡＤを書き込む際、書き込みが行われているソース信号線と読み出し用配線１１１１の接続を切る構成であっても良い。
【０１０２】
そこで図示して説明はしないが、スイッチＳＷＡ１〜ＳＷＡｘの代わりに直列に接続されたスイッチＳＷＡａ１〜ＳＷＡａｘとスイッチＳＷＡｂ１〜ＳＷＡｂｘを設ける。スイッチＳＷＡａ１及びスイッチＳＷＡｂ１が両方オンの状態となったとき、スイッチＳＷＡ１がオンの状態になったのと同様の効果がある。また、スイッチＳＷＡａ１及びスイッチＳＷＡｂ１の少なくとも一方がオフの状態となったとき、スイッチＳＷＡ１がオフの状態になったのと同様の効果がある。他のスイッチＳＷＡａ２〜ＳＷＡａｘ、スイッチＳＷＡｂ２〜ＳＷＡｂｘについても同様である。
【０１０３】
スイッチＳＷＡａ１〜ＳＷＡａｘには、ソース信号線駆動回路よりパルスＳＭＰ１〜ＳＭＰｘが入力されている。また、スイッチＳＷＡｂ１〜ＳＷＡｂｘには、信号ＴAが入力される。この信号ＴAによって、スイッチＳＷＡａ１〜ＳＷＡａｘのオン・オフを一斉に切り換えることができる。ここで、ソース信号線にアナログ信号ＡＤを入力する際は、スイッチＳＷＡｂ１〜ＳＷＡｂｘをオフにしておく。この様にソース信号線にアナログ信号を書き込む際、書き込みが行われているソース信号線と読み出し用配線の接続を切る構成としてもよい。
【０１０４】
ここで、検査方法については、実施の形態と同様であるのでここでは説明は省略する。
【０１０５】
スイッチＳＷＡａ１〜ＳＷＡａｘ、スイッチＳＷＡｂ１〜ＳＷＡｂｘ、スイッチＳＷＢａ１〜ＳＷＢａｘ、スイッチＳＷＢｂ１〜ＳＷＢｂｘ、ソース信号線駆動回路の構成は、公知の構成の回路を自由に用いることができる。
【０１０６】
上記構成によって、検査のための回路がパネル内で閉める面積を減らすことができ、表示装置の小型化を可能とする。
【実施例３】
【０１０７】
本実施例では、本発明の表示装置の外付け検出回路の構成例を示す。
【０１０８】
図６において、外付け検出回路３５０１は、信号増幅を行うアンプ３５０２、比較回路３５０３、抵抗３５０５〜３５０７、接続を切り換えるスイッチ３５０８等によって構成されている。
【０１０９】
検査を行う表示装置の基板のＰＡＤからの出力を、入力端子３５１０に接続し、実施の形態において示した手順によって検査を行う。アンプ３５０２の出力は、スイッチ３５０８によって、メモリ３５５５に入力されるか比較回路３５０３に直接入力されるかが選択される。比較回路は、メモリ３５５５に記憶された信号を呼び出し、アンプ３５０２より入力された信号との差分を出力端子３５１１に出力する。
【０１１０】
比較回路３５０３は公知の構成の回路を自由に用いることができる。
【０１１１】
アンプ３５０２は、１０倍から１０００倍程度の電圧利得を持ち、検出電圧を増幅して検知する。アンプの利得は１００倍程度が望ましい。
【０１１２】
本実施例は、実施例１や実施例２と自由に組み合わせて実施することが可能である。
【実施例４】
【０１１３】
本実施例では、本発明の液晶表示装置を利用した電子機器について図１２を用いて説明する。
【０１１４】
図１２（Ａ）に本発明の表示装置を用いたパーソナルコンピュータの模式図を示す。パーソナルコンピュータは、本体２７０２ａ、筐体２７０２ｂ、表示部２７０２ｃ、操作スイッチ２７０２ｄ、電源スイッチ２７０２ｅ、外部入力ポート２７０２ｆによって構成されている。本発明の表示装置は、表示部２７０２ｃに用いることができる。
【０１１５】
図１２（Ｂ）に本発明の表示装置を用いた画像再生装置の模式図を示す。画像再生装置は、本体２７０３ａ、筐体２７０３ｂ、記録媒体２７０３ｃ、表示部２７０３ｄ、音声出力部２７０３ｅ、操作スイッチ２７０３ｆによって構成されている。本発明の表示装置は、表示部２７０３ｄに用いることができる。
【０１１６】
図１２（Ｃ）に本発明の表示装置を用いたテレビ受像機の模式図を示す。テレビ受像機は、本体２７０４ａ、筐体２７０４ｂ、表示部２７０４ｃ、操作スイッチ２７０４ｄによって構成されている。本発明の表示装置は、表示部２７０４ｃに用いることができる。
【０１１７】
本発明は、上記応用電子機器に限定されず、様々な電子機器に応用することができる。
【０１１８】
本実施例は、実施例１〜実施例３と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１１９】
【図１】本発明の表示装置の構成を示す図。
【図２】本発明の表示装置の検査方法を示すタイミングチャートを示す図。
【図３】従来の表示装置の構成を示す図。
【図４】本発明の表示装置の構成を示す図。
【図５】本発明の表示装置の検査用駆動回路を示す図。
【図６】本発明の表示装置の外付け検出回路を示す図。
【図７】本発明の表示装置の構成を示す図。
【図８】本発明のアナログバッファの回路図。
【図９】従来の表示装置の構成を示す図。
【図１０】従来の表示装置の画素部の回路図。
【図１１】表示装置の駆動方法を示すタイミングチャートを示す図。
【図１２】本発明の表示装置を用いた応用機器を示す図。
【図１】
2007233406.tif 000005
【図２】
2007233406.tif 000006
【図３】
2007233406.tif 000007
【図４】
2007233406.tif 000008
【図５】
2007233406.tif 000009
【図６】
2007233406.tif 000010
【図７】
2007233406.tif 000011
【図８】
2007233406.tif 000012
【図９】
2007233406.tif 000013
【図１０】
2007233406.tif 000014
【図１１】
2007233406.tif 000015
【図１２】
2007233406.tif 000016