(57)【要約】      （修正有）【課題】ＩＶＨの形成を容易にし，接続信頼性に優れる半導体素子搭載用パッケージ基板の製造方法を提供する。【解決手段】非貫通接続穴を形成する工程を有する半導体素子搭載用パッケージ基板の製造方法であって，半導体素子搭載用パッケージ基板に用いる銅張り積層板のプリプレグに対向している面に，粗化処理が施されていない銅箔を用いることでレーザー加工を行う際に、レーザー光を反射しやすくすることにより、貫通を食い止め、樹脂残渣を除去しやすくする。【選択図】なし【特許請求の範囲】
【請求項１】
非貫通接続穴を形成する工程を有する半導体素子搭載用パッケージ基板の製造方法であって，半導体素子搭載用パッケージ基板に用いる銅張り積層板のプリプレグに対向している銅箔に，粗化処理が施されていない銅箔を用いることを特徴とする半導体素子搭載用パッケージ基板の製造方法。
【請求項２】
前記非貫通接続穴を形成する工程において、銅箔ダイレクトレーザー工法を用いることを特徴とする請求項１に記載の半導体素子搭載用パッケージ基板の製造方法。
【請求項３】
前記銅張り積層板の，プリプレグに対向している銅箔表面の粗さが，Ｒｚ＝２．０μｍ以下である銅張り積層板を用いることを特徴とする請求項１または２に記載の半導体素子搭載用パッケージ基板の製造方法。
【請求項４】
非貫通接続穴の形成前の銅張り積層板の銅箔厚みが５μｍ以下であることを特徴とする請求項１〜３いずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
【請求項５】
前記銅張積層板として，銅箔とプリプレグの間に熱硬化性樹脂組成物を介する銅張り積層板を用いることを特徴とする請求項１〜４いずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体素子搭載用パッケージ基板の製造方法に関する。
【背景技術】
【０００２】
近年，電子機器の小型化，軽量化，高速化の要求が高まり，プリント配線板は，薄型化，高密度化が進んでいる。同時に，高密度化が進むことにより，いままで多層板でないと実現できなかったものが，両面板で済むようになり，薄型化に拍車を掛けている。このような中で，たとえばチップサイズパッケージ（以下ＣＳＰ）のようなものは，これまで３層板あるいは４層板であったものが，前述のように細線パターンが可能になった事や，非貫通接続穴（以下ＩＶＨ）径やスルーホール（以下ＴＨ）径が小さくなったことなどにより，両面板で同じ仕様を作製することができるようになってきた。
【０００３】
その一方で，ＩＶＨ径や，ＴＨ径が小さくなってきたこと，用いる銅張り積層板の厚みが薄くなってきたことから，穴加工には，ドリル加工よりもレーザー加工が多く用いられるようになって来た。レーザーマシンは，ＣＯ２レーザーが主流であるが，近年その出力や性能も上がり，プリプレグの加工が容易となっているだけではなく，事前に窓穴加工を行わず，銅箔に直接レーザー加工を行うダイレクトレーザなどの工法も取り入れられるようになって来た。さらには，新しい工法として，両面板であっても，ＴＨではなくＩＶＨ仕様にすることで，パッド部分をあらかじめ残しておき，はんだボール接続が容易にできるようにしている。
【０００４】
これまでに，銅箔の表面にいろいろな処理を行い，銅箔ダイレクトレーザー加工を施しやすくする工法がいくつか見つけられてきた。たとえば，特開２００４−３３９５３１のように，銅箔の表面にニッケルやコバルトなどのレーザー光を吸収しやすい多種金属を付与する方法や，特開２００３−１８８５４４のように表面をエッチングで微細な凹凸をつける方法，特開２００２−２０６１８１のように，表面を粗化し，さらに酸化剤で黒くする方法などである。
【０００５】
【特許文献１】特開２００４−３３９５３１号公報
【特許文献２】特開２００３−１８８５４４号公報
【特許文献３】特開２００２−２０６１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし，これらはすべて，銅箔の表面に対する処置であり，プリプレグに対向する粗化面は，いずれも３〜６μｍの表面粗さがあり，その表面はレーザー光を吸収しやすいことから，レーザー加工をする反対側の銅箔を貫通してしまいやすく，また，粗化面の凹凸にのこった樹脂をデスミア処理等により綺麗に除去することが難しいことから，接続信頼性に劣る可能性がある。本発明は公知の方法の不具合点を解消し，ＩＶＨの形成を容易にし，接続信頼性に優れる半導体素子搭載用パッケージ基板の製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は，プリプレグに対向する粗化面に粗化処理がなされておらず，粗化面粗さがＲｚ＝２．０μｍ以下である銅箔を用いることにより，レーザー加工を行う側の反対側の銅箔粗化面に，レーザー光を反射しやすくすることにより，貫通を食い止め，また樹脂残渣を除去しやすくする。それにより，ＩＶＨが形成しやすく接続信頼性に優れる半導体素子搭載用パッケージ基板の製造方法を供することができる。
【０００８】
本発明は以下の通りである。
１．非貫通接続穴を形成する工程を有する半導体素子搭載用パッケージ基板の製造方法であって，半導体素子搭載用パッケージ基板に用いる銅張り積層板のプリプレグに対向している銅箔に，粗化処理が施されていない銅箔を用いることを特徴とする半導体素子搭載用パッケージ基板の製造方法。
２．前記非貫通接続穴を形成する工程において、銅箔ダイレクトレーザー工法を用いることを特徴とする項１に記載の半導体素子搭載用パッケージ基板の製造方法。
３．前記銅張り積層板の，プリプレグに対向している銅箔表面の粗さが，Ｒｚ＝２．０μｍ以下である銅張り積層板を用いることを特徴とする項１または２に記載の半導体素子搭載用パッケージ基板の製造方法。
４．非貫通接続穴の形成前の銅張り積層板の銅箔厚みが５μｍ以下であることを特徴とする項１〜３いずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
５．前記銅張積層板として，銅箔とプリプレグの間に熱硬化性樹脂組成物を介する銅張り積層板を用いることを特徴とする項１〜４いずれかに記載の半導体素子搭載用パッケージ基板の製造方法。
【発明の効果】
【０００９】
ＩＶＨの形成を容易にし，接続信頼性に優れる半導体素子搭載用パッケージ基板の製造方法を提供することが可能となった。
【発明を実施するための最良の形態】
【００１０】
本発明に使用する銅箔は，プリプレグに対向している銅箔として、粗化処理の施されていない銅箔を用いる。粗化処理が施されていると，その凹凸により，レーザー光が吸収されてしまうため，銅箔がダメージを受けやすく，結果として，局所的に薄くなってしまったり，穴が開いてしまうことがある。また，ここでいう粗化処理とは，一般的にいう，銅箔の表面に微細なコブをめっきにて析出させるようなものである。また、プリプレグに対向している銅箔とは、銅張り積層板の銅箔の中で、プリプレグ側に面している銅箔である。
【００１１】
本発明に用いる銅箔には，一般的な銅箔の樹脂接着面に行う防錆処理がなされていることが好ましい。防錆処理は，ニッケル，錫，亜鉛，クロム，モリブデン，コバルトのいずれか，若しくはそれらの合金を用いて行うことができるが，亜鉛及びクロムから選択される少なくとも一種により行われることが好ましい。防錆処理金属の量は，金属の種類によって異なるが，合計で１０〜２０００μｇ／ｄｍ２が好適である。防錆処理が厚すぎるとエッチング阻害と電気特性の低下を引き起こし，薄すぎると樹脂とのピール強度低下の要因となりうる。
【００１２】
さらに，防錆処理上にクロメート処理層が形成されていると樹脂とのピール強度低下を抑制できるため有用である。
【００１３】
本発明においては，銅箔の最外層にさらにシランカップリング剤が吸着していることが好ましい。シランカップリング剤としては例えば，３−グリシドキシプロピルトリメトキシシラン，２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシ官能性シラン，３−アミノプロピルトリメトキシシラン，Ｎ−２−（アミノエチル）３−アミノプロピルトリメトキシシラン，Ｎ−２−（アミノエチル）３−アミノプロピルメチルジメトキシシラン等のアミノ官能性シラン，ビニルトリメトキシシラン，ビニルフェニルトリメトキシシラン，ビニルトリス（２−メトキシエトキシ）シラン等のオレフィン官能性シラン，３−アクリロキシプロピルトリメトキシシラン等のアクリル官能性シラン，３−メタクリロキシプロピルトリメトキシシラン等のメタクリル官能性シラン，３−メルカプトプロピルトリメトキシシラン等のメルカプト官能性シランなどが用いられる。後に塗工する接着補助剤との相性を考えると，分子内にエポキシ基あるいはアミノ基を有することが望ましい。これらは単独で用いることもできるし，複数を混合して用いても良い。
【００１４】
本発明に用いる銅箔のプリプレグと対向する粗化面の粗化面粗さはＲｚ＝２．０μｍ以下であることが望ましい。２．０μｍを超えると，前述のように凹凸により，レーザー光が吸収されやすくなる恐れがある。
【００１５】
本発明に用いる銅箔の厚みは，ダイレクトレーザーを施す場合には３μｍ以下であることが望ましい。３μｍよりも厚い場合には，銅箔に穴を開けるために必要なエネルギー量が多くなり，直下の樹脂が劣化しやすくなり，接続信頼性，耐熱性などに問題を起こす可能性が高い。そのために，９〜１８μｍの厚みの銅箔をエッチングにより，該当する厚みまで薄くしてもよいし，ピーラブルタイプのような極薄銅箔を用いてもよい。
【００１６】
本発明に用いる銅箔は，電解銅箔であっても，圧延銅箔であってもかまわない。また，銅以外の成分を含む合金であってもかまわれない。
【００１７】
また，本発明に用いる銅箔は，プリプレグに対向する粗化面とプリプレグの間に，熱硬化性樹脂組成物を形成することも有効である。樹脂層を形成することにより密着力が高まり，銅箔引きはがし強さ，はんだ耐熱性が向上する。
【００１８】
熱硬化性樹脂組成物は，（Ａ）エポキシ樹脂，（Ｂ）高分子成分，（Ｃ）エポキシ樹脂硬化剤，及び（Ｄ）硬化促進剤などから成り立っている。
【００１９】
（Ａ）成分はノボラック型エポキシ樹脂，又はノボラック型エポキシ樹脂を含むことが望ましい。本発明におけるノボラック型エポキシ樹脂は（Ａ）ビフェニル構造を有するノボラック型エポキシ樹脂であることが好ましい。（Ａ）ビフェニル構造を有するノボラック型エポキシ樹脂とは，分子中にビフェニル誘導体の芳香族環を含有したノボラック型のエポキシ樹脂をいい，例えば，下記一般式（１）で示されるエポキシ樹脂が挙げられる。
【００２０】
【化１】
2007115966.tif 000002
（式中，ｐは，１〜５を示す）
【００２１】
市販品としては，日本化薬株式会社製のＮＣ−３０００Ｓ（ｐが１．７の式（１）のエポキシ樹脂），ＮＣ−３０００Ｓ−Ｈ（ｐが２．８の式（１）のエポキシ樹脂）が挙げられる。
【００２２】
（Ａ）成分のエポキシ樹脂は，ゴム変性エポキシ樹脂と併用して使用することも出来る。ゴム変性エポキシ樹脂は，接着剤用または塗料用として市販されている製品であれば，とくに制限なく使用することができる。
【００２３】
市販品としては，大日本インキ株式会社製のＥＰＩＣＬＯＮ  ＴＳＲ−９６０や，東都化成株式会社製のＥＰＯＴＯＨＴＯ  ＹＲ−１０２や，スミエポキシ  ＥＳＣ−５００などが挙げられる。
【００２４】
併用するゴム変性エポキシ樹脂の含有量は，全エポキシ樹脂の１０〜８０重量％がよい。ゴム変性エポキシ樹脂を配合すると，硬化時の伸びが大きくなる他，金属箔表面への接着性が向上する。しかしながら，１０重量％未満では，その効果を十分に発揮することができず，８０重量％を超えると，耐熱性に劣る。３０〜７０重量％の範囲がより好ましい。また，ゴム変性エポキシ樹脂は，２種類以上を使用しても良いが，その総量は前述の重量％以内が好ましい。
【００２５】
（Ｂ）成分としてポリビニルアセタール樹脂，カルボン酸変性ポリビニルアセタール樹脂から選択される少なくとも一種からなることが好ましい。
【００２６】
ポリビニルアセタール樹脂の種類，水酸基量，アセチル基量は特に限定されないが，重合度は１０００〜２５００のものが好ましい。この範囲にあると，はんだ耐熱性が確保でき，また，ワニスの粘度，取り扱い性も良好である。ここでポリビニルアセタール樹脂の数平均重合度は，たとえば，その原料であるポリ酢酸ビニルの数平均分子量（ゲルパーミエーションクロマトグラフィによる標準ポリスチレンの検量線を用いて測定する）から決定することができる。また，カルボン酸変性品などを用いることもできる。
【００２７】
ポリビニルアセタール樹脂は，たとえば，積水化学工業株式会社製の商品名，エスレックＢＸ−１，ＢＸ−２，ＢＸ−５，ＢＸ−５５，ＢＸ−７，ＢＨ−３，ＢＨ−Ｓ，ＫＳ−３Ｚ，ＫＳ−５，ＫＳ−５Ｚ，ＫＳ−８，ＫＳ−２３Ｚ，電気化学工業株式会社製の商品名，電化ブチラール４０００−２，５０００Ａ，６０００Ｃ，６０００ＥＰ等を使用することができる。これらの樹脂は単独で，または２種類以上混合して用いることもできる。
【００２８】
（Ａ）成分の１００重量部に対し，（Ｂ）成分が０．５〜２５重量部であることが好ましい。（Ｂ）成分が０．５重量部より少ないと，ピール強度や化学粗化後の無電解めっきのピール強度が低く，２５重量部を超えるとはんだ耐熱性等や絶縁信頼性が低下するため，好ましくない。特に架橋ゴム粒子とポリビニルアセタール樹脂をそれぞれ１重量部以上であると，金属箔の引き剥がし強さや化学粗化後の無電解めっきの引き剥がし強さが向上し，さらに好ましい。
【００２９】
（Ｃ）成分はノボラック型フェノール樹脂であることが好ましく，トリアジン環含有ノボラック型フェノール樹脂であると金属箔の引き剥がし強さや化学粗化後の無電解めっきの引き剥がし強さが向上し，さらに好ましい。
【００３０】
本発明における，トリアジン環含有ノボラック型フェノール樹脂とは，ノボラック型フェノール樹脂の主鎖にトリアジン環を含むノボラック型フェノール樹脂を示し，トリアジン環を含むクレゾールノボラック型フェノール樹脂でも構わない。窒素含有量は，トリアジン環含有ノボラック型フェノール樹脂中，１０〜２５重量％が好ましく，より好ましくは１２〜１９重量％である。分子中の窒素含有量がこの範囲であると，誘電損失が大きくなりすぎることもなく，接着補助剤をワニスとする場合に，溶剤への溶解度が適切で，未溶解物の残存量が抑えられる。トリアジン環含有ノボラック型フェノール樹脂は，数平均分子量が，５００〜６００であるものを用いることができる。これらは単独でも，２種以上を組み合せて用いてもよい。
【００３１】
なお，トリアジン環含有ノボラック型フェノール樹脂は，フェノールとアデヒドとトリアジン環含有化合物を，ｐＨ５〜９の条件下で反応させて得ることができる。フェノールに換えクレゾールを用いるとトリアジン環含有クレゾールノボラック型フェノール樹脂となる。クレゾールは，ｏ−，ｍ−，ｐ−クレゾールのいずれも使用することができ，トリアジン環含有化合物としてはメラミン，グアナミン及びその誘導体，シアヌル酸及びその誘導体を使用することができる。
【００３２】
市販品としては，大日本インキ化学工業株式会社製のトリアジン環含有クレゾールノボラック型フェノール樹脂フェノライトＬＡ−３０１８（窒素含有量１８重量％）が挙げられる。
【００３３】
（Ｄ）成分の反応促進剤として，どのようなものを用いても構わないが，潜在性の熱硬化剤である各種イミダゾール類やＢＦ３アミン錯体を配合することが好ましい。接着補助剤の保存安定性，Ｂステージにした際の取り扱い性及びはんだ耐熱性の点から，２−フェニルイミダゾール，２−エチル−４−メチルイミダゾール，１−シアノエチル−２−フェニルイミダゾリウムトリメリテートが好ましい。
【００３４】
（Ｄ）成分の配合量は，接着補助剤中の（Ａ）エポキシ樹脂１００重量部に対して，０．１〜５重量部の範囲が好ましく，０．３〜１重量部の範囲がより好ましい。これらの範囲にあると，十分なはんだ耐熱性，良好な接着補助剤の保存安定性及びＢステージにした際の良好な取り扱い性が得られる。
【００３５】
本発明の熱硬化性樹脂組成物には，必要に応じて，顔料，レベリング剤，消泡剤，イオントラップ剤等の添加剤を配合してもよい。
【００３６】
以上のように作製した熱硬化性樹脂組成物は溶剤に希釈してワニスにして，銅箔に塗工する。溶剤としては，アセトン，メチルエチルケトン，シクロヘキサノン等のケトン類，ベンゼン，キシレン，トルエン等の芳香族炭化水素類，エチレングリコールモノエチルエーテル等のアルコール類，エチルエトキシプロピオネート等のエステル類，Ｎ，Ｎ−ジメチルホルムアミド，Ｎ，Ｎ−ジメチルアセトアミド等のアミド類が挙げられる。これらの溶剤は，単独でも，２種以上を混合して用いてもよい。接着補助剤に対する溶剤の使用量は，特に限定されず，従来から使用されている量とすることができる。
【００３７】
本発明の熱硬化性樹脂組成物，及び上記のワニスを，金属箔の片面に塗工し，半硬化させることにより，接着剤つき金属箔が完成する。または，シート状にすることにより，接着シートにすることもできる。
【００３８】
このときの樹脂層の厚みは，０．５μｍ以上１０μｍ以下であることが好ましい。０．５μｍ未満では，応力緩和効果を発揮することが出来ない。また，１０μｍを超える場合には，成形時に用いるプリプレグの特性，例えば，加熱加圧後の基板としての弾性率や，Ｔｇなどを著しく低下させる恐れがある。プリプレグの特性を十分に発揮するためには，樹脂層の厚みが１〜５μｍの範囲内にあることがより好ましい。
【００３９】
本発明の熱硬化性樹脂組成物をワニスとして，コンマコータやグラビアコータで金属箔やフィルムに塗布する場合は，熱硬化性樹脂組成物の全固形分量が，１０〜３０重量％となるように溶剤の使用量を調節することが好ましいが，またフィルム形成用の設備にあわせて量を調整することもできる。
【００４０】
以上のような接着剤つき金属箔，および接着シートを用いた基板の製造方法は，接着剤付金属箔，接着シートとプリプレグとは従来公知の方法により積層一体化され，積層板を得ることができる。
【００４１】
以上示した方法により，２層から成る積層板が完成する。以上のように作製したコア基板は導体回路の表面粗さがＲｚ＝２．０μｍ以下が好ましく，コア基板の絶縁層の表面粗さがＲｚ＝２．０μｍ以下であることが電気特性上望ましい。
【実施例】
【００４２】
（実施例１）
厚さ１２μｍの電解銅箔（製品名Ｆ０−ＷＳ１２：古河サーキットフォイル社製。Ｒｚ＝１．２μｍ）を，日立化成工業株式会社製、ガラス布基材高Ｔｇエポキシ樹脂プリプレグＧＥＡ−６７９Ｆ（厚み０．０６ｍｍ）１枚の上下に粗化面が対向するように配し，１８０℃，２．５ＭＰａの条件で１時間プレス成形し，銅張積層板を製造した。
【００４３】
この銅張り積層板を，エッチング処理により３μｍ厚までエッチングを施し，さらに，銅表面粗化液ＣＺ−８１００（メック株式会社製，商品名）にて粗化した。その後，その表面からダイレクトレーザー加工を，レーザーマシン（ＬＣ−１Ｃ２１：日立ビアメカニクス社製）を用いてパルス幅１０μｓ，周波数１０００Ｈｚ，ショット数６ショットの条件で行った。
【００４４】
次に，温度８０±５℃，濃度５５±１０ｇ／Ｌの過マンガン酸ナトリウム溶液を用いて，デスミア処理を施し，さらにめっき処理を施した。次に，ドライフィルムフォトレジストであるＲＹ−３３２５（日立化成工業株式会社製，商品名）を，無電解めっき層の表面にラミネートし，電解銅めっきを行う箇所をマスクしたフォトマスクを介して紫外線を露光し，現像してめっきレジストを形成した。
【００４５】
最小回路導体幅／回路導体間隔（Ｌ／Ｓ）＝３０／３０μｍとなるように回路パターンを形成した。次に，レジスト剥離液であるＨＴＯ（ニチゴー・モートン株式会社製，商品名）でドライフィルムの除去を行った。コア基板の絶縁層の表面粗さＲｚ＝１．２μｍであり，導体回路の表面粗さＲｚ＝１．１μｍであった。なお，表面粗さはＪＩＳ−Ｂ−０６０１に基づき測定した。
【００４６】
（実施例２）
下記に示す樹脂組成物Ａを作製した。
（樹脂組成物Ａの作製）
・ビフェニル構造を有するノボラック型エポキシ樹脂，ＮＣ３０００Ｓ−Ｈ（日本化薬株式会社製）：６５重量部
・カルボン酸変性ポリビニルアセタール樹脂，ＫＳ−２３Ｚ（積水化学工業株式会社製）：１５重量部
・トリアジン環含有クレゾールノボラック型フェノール樹脂，フェノライトＬＡ−３０１８（窒素含有量１８％，水酸基当量１５１，大日本インキ化学工業株式会社製）：２０重量部
・イミダゾール誘導体化合物，１−シアノエチル−２フェニルイミダゾリウムトリメリテート，２ＰＺ−ＣＮＳ（四国化成工業株式会社製）：０．３重量部
・溶剤，メチルエチルケトン
【００４７】
（銅箔Ａの作製）
幅５１０ｍｍ，厚み１２μｍの電解銅箔（製品名Ｆ０−ＷＳ１２：古河サーキットフォイル社製。Ｒｚ＝１．２μｍ）の光択面に，上記樹脂組成物Ａを塗工し金属箔Ａを作製した。塗工後は残溶剤が５％以下になるように１６０℃で１０分程度の乾燥を行った。塗工した樹脂組成物Ａの厚みは，３．０μｍであった。
【００４８】
日立化成工業株式会社製、ガラス布基材高Ｔｇエポキシ樹脂プリプレグＧＥＡ−６７９Ｆ（厚み０．１ｍｍ）４枚とその上下に樹脂組成物Ａが塗工された面がプリプレグに接するように金属箔Ａを積層し，１８０℃，２．５ＭＰａの条件で１時間プレス成形し，銅張積層板を製造した。その後，実施例１と同様の処理を施し，基板を作製した。
【００４９】
（実施例３）
実施例１において，１２μｍの圧延箔（製品名ＺＳＰＣ：マイクロハード社製，Ｒｚ＝０．１μｍ）を使用した以外は実施例１と同様に基板を作製した。
【００５０】
（比較例１）
実施例１において，金属箔Ａを積層する代わりにＦ３ＷＳ−１２箔（古河サーキットフォイル社製：Ｒｚ＝３．５μｍ）を積層したこと以外は実施例１と同様に基板を作製した。
【００５１】
（比較例２）
実施例１において，レーザー加工前の銅箔の厚みを１２μｍのままで行った以外は，実施例１と同様に基板を作製した。
【００５２】
（穴加工状況の確認）
得られた基板の断面を実態顕微鏡にて観察し，ＩＶＨ穴の形状や樹脂残渣の有無を確認した。
【００５３】
（導体引き剥がし強さの測定）
実施例１〜３，比較例１〜２用の評価サンプルの導体引き剥がし強さを測定した。引き剥がしは垂直引き剥がし強さを測定した。測定は常に２０℃で行った。測定方法は，ＪＩＳ−Ｃ−６４８１に準じた。
【００５４】
（吸湿耐熱試験）
実施例１〜３，比較例１〜２用基板及び評価用サンプルの吸湿耐熱試験を行った。基板の試験は各サンプルを１２１℃，湿度１００％，２気圧の条件で２時間処理し，その後２６０℃のはんだ浴に２０秒浸漬して，基板に膨れ等が発生しないかどうかの確認を行った。試験には平山製作所製飽和型ＰＣＴ装置ＰＣ−２４２を用いた。
【００５５】
（信頼性試験）
デイジーチェーンパターンを作製し，ホットオイル試験（２６０℃／１０秒⇔２５℃／１０秒）において，２００サイクル行った時の導通抵抗値の変化率を測定した。１０％未満をＯＫ，１０％以上をＮＧとした。
【００５６】
（試験結果）
試験結果を表１に示す。実施例１〜３で作製した基板及び評価用サンプルはパッド部分への銅箔の食い込みもなく，吸湿耐熱性に優れ，導通抵抗変化率も良好であったのに対し，比較例では，断面形状で銅箔にダメージがあり，吸湿耐熱性に問題があるなど，問題が大きかった。
【００５７】
【表１】
2007115966.tif 000003
＊：良好とは、断面形状がテーパ状で，えぐれ等なく，樹脂残渣も見られない状態である。
【００５８】
本発明により，良好なＩＶＨ形状と信頼性に優れた半導体素子搭載用パッケージ基板を作製することが出来る。