(57)【要約】    【課題】リフロー処理を行っても基材上の下地電極層がＳｎによって侵食されることもなく電極喰われを効果的に防止することのできるようにする。    【解決手段】配線基板１上の端子部３が、Ｃｕ等の下地電極層４と、該下地電極層の表面に形成されたＮｉ層５と、該Ｎｉ層５の表面に形成されたＣｕ層６と、該Ｃｕ層６の表面に形成されたＳｎ層７とからなる４層構造とされている。そして、表面実装型電子部品を配線基板１上に搭載してリフロー処理を施すと、溶融したＳｎが、Ｃｕ層６、場合によってはＮｉ層とも反応して金属間化合物を生成し、凝固後にはＣｕ層６又はＮｉ層５上にＳｎ−Ｃｕ層又はＳｎ−Ｃｕ−Ｎｉ層が形成される。  【選択図】図１
2007123674.tif 000002
【特許請求の範囲】
【請求項１】
表面に端子部が形成され、該端子部を介して電子部品が実装される配線基板において、
前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＣｕを主成分とする第２の金属層と、該第２の金属層の表面に形成されたＳｎを主成分とする第３の金属層とを有していることを特徴とする配線基板。
【請求項２】
前記第１の金属層、前記第２の金属層及び前記第３の金属層は、無電解めっき処理により形成されていることを特徴とする請求項１記載の配線基板。
【請求項３】
前記第３の金属層は、前記第２の金属層の一部が置換されて形成されていることを特徴とする請求項２記載の配線基板。
【請求項４】
前記端子部は、はんだを主成分とする第４の金属層が、前記第３の金属層の表面に形成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の配線基板。
【請求項５】
基材上に端子部が形成された配線基板を有し、表面実装型の電子部品がＳｎを主成分とする接合材を介して前記配線基板の前記端子部に実装された電子装置において、
前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ金属間化合物を主成分とする第５の金属層を有していることを特徴とする電子装置。
【請求項６】
Ｃｕを主成分とする第２の金属層が、前記第１の金属層と前記第５の金属層との間に介在されていることを特徴とする請求項５記載の電子装置。
【請求項７】
基材上に端子部が形成された配線基板を有し、表面実装型の電子部品がＳｎを主成分とする接合材を介して前記配線基板の前記端子部に実装された電子装置において、
前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ−Ｎｉ金属間化合物を主成分とする第５の金属層を有していることを特徴とする電子装置。
【請求項８】
前記電子部品が、前記端子部との接合面がＳｎを主成分とする材料で形成されると共に、前記第５の金属層の表層面がＳｎを含有し、
前記表層面中のＳｎと前記接合面中のＳｎとが一体化して前記電子部品が前記端子部に接合されていることを特徴とする請求項５乃至請求項７のいずれかに記載の電子装置。
【請求項９】
前記接合材がはんだを含有すると共に、前記第５の金属層の表層面がＳｎを含有し、
前記表層面中のＳｎと前記接合材中のはんだとが一体化して前記電子部品が前記端子部に接合されていることを特徴とする請求項５乃至請求項７のいずれかに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板、及び電子装置に関し、より詳しくは表面実装型の電子部品を実装するための配線基板、及び該配線基板上に電子部品が実装された電子装置に関する。
【背景技術】
【０００２】
従来より、リフロー処理により表面実装型の電子部品を配線基板上に実装することが行われているが、この種の配線基板は、通常、リフロー処理に先立ち、はんだ等のＳｎを含有した材料で端子部を表面処理している。
【０００３】
例えば、特許文献１では、図１３に示すように、析出粒子が均一微細な２層構造のめっき皮膜（Ｓｎ皮膜１０１及びＰｂ皮膜１０２）をＣｕ又はＣｕ合金素材（以下、「Ｃｕ電極」という。）１０３上に無電解めっき法で形成し、これらめっき皮膜を加熱することにより、Ｓｎ皮膜とＰｂ皮膜とを互いに拡散させてはんだ皮膜を形成し、ウィスカー（髭状突起物）の発生を防止するようにしたはんだ皮膜の形成方法が開示されている。
【０００４】
また、特許文献２には、Ｃｕ導体パッドの表面に無電解めっきによるニッケルバリア層を形成した後、はんだをホットエアナイフから噴き出す熱風により均一な厚さにコーティングし、はんだコートを形成するようにした技術が開示されている。
【０００５】
この特許文献２では、Ｃｕ導体パッド（端子部）とはんだコートとの間にＮｉ層を介在させることにより、はんだ中のＳｎ成分とＣｕ導体パッドとが化合して合金化するのを回避し、これによりはんだ濡れ性が低下したり、配線基板と実装部品との間の接合強度が低下するのを防止している。
【０００６】
【特許文献１】特開平５−１０６０１８号公報
【特許文献２】特開平５−５５７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、図１４に示すように、表面実装型の電子部品１０５を実装する際、リフロー処理時の加熱によって所謂電極喰われが生じ、Ｃｕ電極１０３の一部が消失して断線するおそれがあるという問題点があった。
【０００８】
すなわち、表面実装型の電子部品１０５としては、例えば、チップ型セラミック電子部品があるが、このチップ型セラミック電子部品は、図１４に示すように、通常、セラミック材料で形成されたセラミック素体１０６の両端部に外部電極１０７ａ、１０７ｂが形成され、かつ該外部電極１０７ａ、１０７ｂはＳｎ皮膜１０８ａ、１０８ｂで被覆されている。
【０００９】
そして、この電子部品１０５をＣｕ電極１０３上に実装する場合、リフロー時の加熱処理によってＳｎ皮膜１０１及びＰｂ皮膜１０２が溶融し、その後の凝固によってはんだ皮膜１０９が形成され、このはんだ皮膜１０９を介して電子部品１０５はＣｕ電極１０３上に実装される。
【００１０】
しかしながら、リフロー時の加熱によってＣｕ電極１０３上のＳｎやはんだが溶融すると、これらＳｎやはんだがＣｕ電極１０３内に拡散してＣｕ電極を侵食する電極喰われ（図１４中、Ａで示す。）が生じ、特に、近年における配線基板の小型化、高密度化に伴い、Ｃｕ電極１０３も薄層化（例えば、３０μｍ以下）が進展しており、電極喰われによってＣｕ電極１０３の一部が消失し、断線してしまうおそれがある。
【００１１】
また、特許文献２は、Ｃｕ導体パッド（Ｃｕ電極）とはんだコートとの間にニッケル層を介在させているものの、Ｎｉ層上に直接はんだ層が形成されているため、リフロー処理によってはんだが溶融すると、その後、再凝固してもはんだ層とＮｉ層との密着性が低下し、またＮｉ層もある程度溶融するおそれがあるためＣｕ導体パッドが十分に保護されないという問題点があった。
【００１２】
しかも、特許文献２では、ホットエアナイフから噴き出す熱風によりはんだをコーティングするＨＡＬ（Hot Air Leveling）法を使用しているため、Ｃｕ導体パッド（Ｃｕ電極）が小さい場合（例えば、縦０．６ｍｍ、横、０．３ｍｍ）は、はんだの濡れ性が悪化し、所謂「不濡れ」が生じるおそれがあるという問題点があった。
【００１３】
本発明はこのような事情に鑑みなされたものであって、リフロー処理を行っても基材上の下地電極層がＳｎによって侵食されることもなく電極喰われを効果的に防止することのできる配線基板、及び該配線基板上に電子部品が実装された電子装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明者が鋭意研究を行ったところ、基材上の下地電極層の表面にＮｉを主成分とした金属層、Ｃｕを主成分とした金属層、及びＳｎを主成分とした金属層を順次積層し、電子部品が実装される端子部を４層構造とすることにより、リフロー処理を行っても下地電極が侵食されるのを回避することができるという知見を得た。
【００１５】
本発明はこのような知見に基づきなされたものであって、本発明に係る配線基板は、表面に端子部が形成され、該端子部を介して電子部品が実装される配線基板において、前記端子部は、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＣｕを主成分とする第２の金属層と、該第２の金属層の表面に形成されたＳｎを主成分とする第３の金属層とを有していることを特徴としている。
【００１６】
また、本発明の配線基板は、前記第１の金属層、前記第２の金属層及び第３の金属層は、無電解めっき処理により形成されていることを特徴としている。
【００１７】
さらに、本発明の配線基板は、前記第３の金属層は、前記第２の金属層の一部が置換されて形成されていることを特徴としている。
【００１８】
また、本発明の配線基板は、前記端子部は、はんだを主成分とする第４の金属層が、前記第３の金属層の表面に形成されていることを特徴としている。
【００１９】
また、本発明に係る電子装置は、基材上に端子部が形成された配線基板を有し、表面実装型の電子部品がＳｎを主成分とする接合材を介して前記配線基板の前記端子部に実装された電子装置において、前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ−Ｎｉ金属間化合物を主成分とする第５の金属層を有していることを特徴としている。
【００２０】
また、本発明の電子装置は、Ｃｕを主成分とする第２の金属層が、前記第１の金属層と前記第５の金属層との間に介在されていることを特徴としている。
【００２１】
さらに、本発明の電子装置は、基材上に端子部が形成された配線基板を有し、表面実装型の電子部品がＳｎを主成分とする接合材を介して前記配線基板の前記端子部に実装された電子装置において、前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ−Ｎｉ金属間化合物を主成分とする第５の金属層を有していることを特徴としている。
【００２２】
また、本発明の電子装置は、前記電子部品が、前記端子部との接合面がＳｎを主成分とする材料で形成されると共に、前記第５の金属層の表層面がＳｎを含有し、前記表層面中のＳｎと前記接合面中のＳｎとが一体化して前記電子部品が前記端子部に接合されていることを特徴としている。
【００２３】
さらに、本発明の電子装置は、前記接合材がはんだを含有すると共に、前記第５の金属層の表層面がＳｎを含有し、前記表層面中のＳｎと前記接合材中のはんだとが一体化して前記電子部品が前記端子部に接合されていることを特徴としている。
【発明の効果】
【００２４】
上記配線基板によれば、配線基板を構成する端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＣｕを主成分とする第２の金属層と、該第２の金属層の表面に形成されたＳｎを主成分とする第３の金属層とを有しているので、リフロー処理時に第３の金属層に含有されるＳｎが溶融し、少なくともＳｎと第２の金属層との間で金属間化合物が生成され、これにより金属間化合物は第１の金属層と強固に密着し、第１の金属層は下地電極層に対するバリア層としての作用を呈することから、Ｓｎ成分が下地電極層内に拡散して該下地電極層を侵食するのを防止することができ、電極喰われが生じることもなく、したがって小さな下地電極層であってもその一部が消失することがなく、下地電極層が断線するのを防止することができる。
【００２５】
また、本発明の配線基板によれば、前記第１の金属層、前記第２の金属層及び第３の金属層は、無電解めっき処理により形成されているので、微細で煩雑な配線パターンに対しても均一な膜厚を有する第１〜第３の金属層を容易に得ることができる。
【００２６】
また、本発明の配線基板によれば、前記第３の金属層は、前記第２の金属層の一部が置換されて形成されているので、前記第３の金属層は置換めっきで形成されることとなり、したがって還元剤が不要となり、また被めっき物の表面を触媒活性化処理する必要もなく、高純度な第２及び第３の金属層を得ることができる。
【００２７】
前記端子部が、はんだを主成分とする第４の金属層が前記第３の金属層の表面に形成されている場合は、はんだを介して電子部品を接合することが可能となり、接合強度の向上を図ることができる。
【００２８】
また、本発明の電子装置によれば、端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ金属間化合物を主成分とする第５の金属層を有しているので、第２の金属層と第１の金属層とが強固に密着し、第１の金属層が下地電極層に対するバリア層としての作用を呈し、これにより電極喰われが生じることなく電子部品が配線基板上に実装された電子装置を得ることができる。
【００２９】
また、前記端子部が、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層と、該下地電極層の表面に形成されたＮｉを主成分とする第１の金属層と、該第１の金属層の表面に形成されたＳｎ−Ｃｕ−Ｎｉ金属間化合物を主成分とする第５の金属層を有している場合も、上述と同様の作用効果を奏することができる。
【００３０】
また、本発明の電子装置によれば、電子部品が、端子部との接合面がＳｎを主成分とする材料で形成されると共に、前記第５の金属層の表層面がＳｎを含有し、前記表層面中のＳｎと前記接合面中のＳｎとが一体化して前記電子部品が前記端子部に接合されているので、リフロー炉に別途はんだを供給することなく、電子部品が配線基板上に実装された電子装置を得ることができる。
【００３１】
また、本発明の電子装置は、前記接合材がはんだを含有すると共に、前記第５の金属層の表層面がＳｎを含有し、前記表層面中のＳｎと前記接合材中のはんだとが一体化して前記電子部品が前記端子部に接合されているので、電子部品の端子部との接合面がＳｎで形成されている場合は、接合強度を向上させることができ、また前記接合面がＳｎで形成されていない場合であっても、電子部品を配線基板上に実装することができる。
【００３２】
このように本発明によれば、小型化・高密度化に対応し、かつ種々の用途に応じた電極喰われの生じることのない信頼性の優れた配線基板及び電子装置を実現することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の実施の形態を図面を参照しながら詳説する。
【００３４】
図1は本発明に係る配線基板の一実施の形態（第１の実施の形態）を示す要部断面図である。
【００３５】
同図において、配線基板１は、セラミック材料で形成された基材２上に端子部３が形成され、表面実装型の電子部品が前記端子部３上に実装可能とされている。
【００３６】
端子部３は、具体的には、Ｃｕ、Ａｇ、及びＡｇ−Ｐｄの中から選択された１種以上の金属成分を主成分とする下地電極層４と、該下地電極層４の表面に形成されたＮｉを主成分とする第１の金属層（以下、「Ｎｉ層」という。）５と、該Ｎｉ層５の表面に形成されたＣｕを主成分とする第２の金属層（以下、「Ｃｕ層」という。）６と、該Ｃｕ層６の表面に形成されたＳｎを主成分とする第３の金属層（以下、「Ｓｎ層」という。）７とからなる４層構造とされている。
【００３７】
すなわち、配線基板１上に形成された下地電極層４の表面に直接Ｓｎ層７を形成した場合、〔発明が解決しようとする課題〕でも述べたように、リフロー処理時の加熱によってＳｎ層７中のＳｎが溶融して下地電極層４を侵食し、電極喰われが生じる。特に、下地電極層４の膜厚が３０μｍ以下の超薄層の場合、下地電極層４の一部が消失して断線してしまうおそれがある。
【００３８】
そこで、本実施の形態では、下地電極層４とＳｎ層７との間にＮｉ層５及びＣｕ層６を介在させ、これによりＳｎによる電極喰われが発生するのを防止している。
【００３９】
すなわち、下地電極層４とＳｎ層７との間にＮｉ層５及びＣｕ層６を介在させることにより、配線基板１をＳｎの融点（２３２℃）以上に加熱した場合、図２に示すように、Ｃｕ層６の一部が、溶融したＳｎと反応して金属間化合物を生成し、その後の凝固によってＳｎ−Ｃｕを主成分とする金属層（第５の金属層）（以下、「Ｓｎ−Ｃｕ層」という。）８が形成される。そして、Ｓｎ−Ｃｕ層８はＣｕ層６の上面に強固に密着し、さらにＣｕ層６とＮｉ層５との密着力も強く、ＳｎがこれらＣｕ層６やＮｉ層５に拡散することもない。そして、Ｎｉ層５は下地電極層４に対するバリア層としての作用を呈して該下地電極層４を保護し、その結果Ｓｎは下地電極層４内に侵入するのを阻止することができ、電極喰われが生じるのを防止することができる。
【００４０】
上記配線基板１は、例えば、以下のようにして製造することができる。
【００４１】
すなわち、図３に示すように、まず、セラミック材料で形成された平板状の基材２上に、所定の配線パターンが形成されるように電極ペーストを塗布した後、例えば温度６００〜１０００℃で３〜１２時間焼成処理を行い、膜厚５〜３０μｍの下地電極層４を形成する。
【００４２】
次に、下地電極層４（４ａ、４ｂ）上にＮｉ層５（５ａ、５ｂ）、Ｃｕ層６（６ａ、６ｂ）及びＳｎ層７（７ａ、７ｂ）の各積層膜を無電解めっき法で作製する。
【００４３】
すなわち、これら各積層膜の作製方法としては、無電解めっき法の他、電解めっき法に依ることも考えられるが、配線基板１のように微細で複雑な配線パターンを有する下地電極層４上に積層膜を形成する場合、電解めっき法では被めっき物に通電させるため装置が複雑となり、また工程も煩雑化し、さらには電流密度の制御が困難であるため膜厚にバラツキが生じ易い。
【００４４】
そこで、本実施の形態では、無電解めっき法で各積層膜を作製している。
【００４５】
具体的には、まず、被めっき物をＰｄ触媒等で表面処理して触媒活性化した後、ホスフィン酸塩等の還元剤が含有された浴温６５〜９０℃の無電解Ｎｉめっき液に前記被めっき物を２０〜４０分間浸漬し、下地電極層４の表面に、例えば膜厚２〜５μｍのＮｉ層５を形成する。
【００４６】
次いで、置換めっきを行ってＮｉ層５の表面にＣｕ層６及びＳｎ層７を形成し、これにより配線基板１を作製する。
【００４７】
すなわち、Ｎｉ層５が形成された被めっき物を無電解Ｃｕめっき液に浸漬すると、例えば３〜１０μｍのＣｕ層６が形成される。尚、めっき条件は例えば浴温４５〜７０℃、浸漬時間１２０〜２４０分で上記膜厚を有するＣｕ層６を形成することができる。
【００４８】
次に、このようにＮｉ層５及びＣｕ層６が形成された被めっき物を無電解Ｓｎめっき液に浸漬すると、化学式（１）、（２）に示すように、Ｓｎよりも電気化学的に卑な金属であるＣｕの溶解によって電子が放出されると共に、該電子によってＣｕよりも電気化学的に貴なＳｎイオンが還元され、その結果、Ｃｕ層６上には該Ｃｕ層６の一部が置換される形態で、例えば０．５〜２μｍのＳｎ層７が形成される。尚、めっき条件は例えば浴温５５〜８５℃、浸漬時間５〜２０分で上記膜厚を有するＳｎ層７を形成することができる。
【００４９】
Ｃｕ→Ｃｕ２＋＋２ｅ−…（１）
Ｓｎ２＋＋２ｅ−→Ｓｎ…（２）
このように本実施の形態では、Ｃｕ、Ｓｎの各元素のイオン化傾向の差を利用して置換めっきを行い、これによりＳｎ層７を形成しているので、還元剤を必要とせず、高純度のＳｎ層７を形成することができる。また、被めっき物の表面をＰｄ等で触媒活性化する必要もなく、簡便な工程で所望のＳｎ層７を得ることができる。
【００５０】
次に、上記配線基板１に表面実装型の電子部品を実装した電子装置について説明する。
【００５１】
表面実装型の電子部品としては、積層セラミックコンデンサや圧電部品、コイル部品等の各種チップ型電子部品、ＢＧＡ（ball glid array）やＣＳＰ(chip scale package)等、配線基板１の端子部３との接合部に多数のボール（バンプ）が格子状に設けられたパッケージ電子部品、各種リード線付きトランジスタ等の電子部品があるが、本実施の形態では積層セラミックコンデンサを使用した場合について述べる。
【００５２】
図４はこの種の積層セラミックコンデンサの一実施の形態を模式的に示した断面図である。
【００５３】
すなわち、該積層セラミックコンデンサ９は、ＢａＴｉＯ３等の誘電体セラミック材料からなるセラミック素体１０に内部電極１１（１１ａ〜１１ｆ）が埋設されると共に、該セラミック素体１０の両端部には外部電極１２ａ、１２ｂが形成され、また該外部電極１２ａ、１２ｂの表面にはＮｉ皮膜１３ａ、１３ｂが形成され、さらにＮｉ皮膜１３ａ、１３ｂの表面にはＳｎ皮膜１４ａ、１４ｂが形成されている。
【００５４】
次に、配線基板１に対し、メッシュスクリーンをマスクとして塗布厚みが７〜２５μｍとなるようにフラックスを塗布した後、図５に示すように、積層セラミックコンデンサ９を配線基板１上に搭載し、リフロー処理を行い、該積層セラミックコンデンサを配線基板１上に実装する。すなわち、まず、温度１５０〜１８０℃で被処理物を６０〜１２０秒間予熱した後、酸素濃度が１００〜５０００ｐｐｍの窒素雰囲気下、Ｓｎの融点である２３２℃以上の温度（例えば、２４０〜２５０℃）に被処理物を１５〜９０秒間加熱し、リフロー処理を行う。そしてこれにより、図６に示すように、積層セラミックコンデンサ９が配線基板１上に実装され、電子装置が製造される。
【００５５】
このとき、リフロー処理によりＳｎ層７ａ、７ｂ中のＳｎ成分が溶融し、該Ｓｎ成分がＣｕ層６ａ、６ｂと反応して金属間化合物を生成し、その後の凝固によってＳｎ−Ｃｕ層８ａ、８ｂが形成される。そして、前記Ｓｎ−Ｃｕ層８ａ、８ｂは残部のＣｕ層６ａ、６ｂと強固に密着し、これによりＳｎがＣｕ層６やＮｉ層５方向に拡散することはなく、またＮｉ層５は下地電極層４のバリア層としての作用を呈することから、Ｓｎが下地電極層４ａ、４ｂに侵入するのを回避することができ、所謂電極喰われが生じるのを防止することができ、下地電極層４ａ、４ｂが超薄層の場合であっても該下地電極層４ａ、４ｂが消失することもなく断線するのを回避することができる。
【００５６】
一方、上記リフロー処理によりＳｎ−Ｃｕ層８ａ、８ｂの表層面におけるＳｎと積層セラミックコンデンサ９のＳｎ皮膜１４ａ、１４ｂとが一体的に接合されて該セラミックコンデンサ９が配線基板１の端子部３ａ、３ｂ上に接合される。
【００５７】
尚、上記実施の形態では、Ｃｕ層６ａ、６ｂの一部が残存し、該Ｃｕ層６ａ、６ｂ上にＳｎ−Ｃｕ層８ａ、８ｂを形成しているが、Ｃｕ層６ａ、６ｂをＳｎ−Ｃｕ層８ａ、８ｂの形成に全て消費するようＣｕ層６ａ、６ｂの膜厚を制御してもよく、その場合はＳｎ−Ｃｕ層８ａ、８ｂはＮｉ層５と強固に密着することとなり、したがって上述と同様、ＳｎがＮｉ層５内に拡散することはなく、Ｎｉ層５は下地電極層４のバリア層としての作用を呈することとなる。すなわち、この場合もＳｎが下地電極層４ａ、４ｂに侵入するのを回避することができ、所謂電極喰われが生じるのを防止することができ、下地電極層４ａ、４ｂが超薄層の場合であっても該下地電極層４ａ、４ｂが消失することもなく断線するのを回避することができる。
【００５８】
図７は本発明の第２の実施の形態を示す配線基板１′の要部断面図であって、端子部３′のＣｕ層６′が第１の実施の形態のＣｕ層６よりも薄層に形成されている。
【００５９】
本第2の実施の形態は、第1の実施の形態と同様の方法・手順で、基材２上に下地電極層４及Ｎｉ層５を形成した後、例えば、浴温４５〜７０℃、処理時間４５〜８０分のめっき条件でＮｉ層５上に無電解めっきを施し、第１の実施の形態のＣｕ層６よりも薄層となるようにめっき処理時間を４０〜８０分に短縮し、これにより、膜厚が例えば１．５〜３μｍのＣｕ層６′を形成している。そしてその後は第1の実施の形態と同様の方法・手順でＣｕ層６′上にＳｎ層７を形成し、これにより配線基板１′を作製している。
【００６０】
このように形成された配線基板１′上に積層セラミックコンデンサ９を搭載してリフロー処理を行うと、Ｃｕ層６′が薄層であるため、図８に示すように、Ｓｎ層７（７ａ、７ｂ）中のＳｎ成分はＣｕ層６′（６ａ′、６ｂ′）、及びＮｉ層５（５ａ、５ｂ）の一部と反応して金属間化合物を生成し、その後の凝固によって残部のＮｉ層５上にＳｎ−Ｃｕ−Ｎｉ層８′（８ａ′８ｂ′）を形成する。
【００６１】
そして、Ｓｎ−Ｃｕ−Ｎｉ層８′はＮｉ層５と強固に密着し、Ｎｉ層５が下地電極層４のバリア層としての作用を効果的に呈することから、Ｓｎ成分が下地電極層４ａ、４ｂに侵入するのを回避することができ、所謂電極喰われが生じるのを防止することができ、第１の実施の形態と同様、下地電極層４が超薄膜であっても、該下地電極４の一部が消失して断線するのを回避することができる。
【００６２】
図9は第1の実施の形態で得られた電子装置をエポキシ樹脂等の外装樹脂１５で被覆している。
【００６３】
第1の実施の形態の電子装置では、別途はんだを供給することなく、Ｓｎ−Ｃｕ層８ａ、８ｂに含有されるＳｎと積層セラミックコンデンサ９のＳｎ皮膜１４ａ、１４ｂとが一体化して接合されているのでので、被覆処理時の加熱によって所謂はんだフラッシュが生じることもなく、したがってＳｎ皮膜１４ａとＳｎ皮膜１４ｂとが接触して短絡不良が生じるのを防止することができる。
【００６４】
しかも、電子装置を外装樹脂１５で被覆しているので、耐湿性を向上させることができると共に、電子部品である積層セラミックコンデンサ９と配線基板１との接合の信頼性向上を図ることができる。
【００６５】
尚、図示は省略するが、電子部品を多層樹脂基板内に内蔵するように実装させた部品内蔵基板の場合も、図9の場合と同様、はんだフラッシュの発生を回避して短絡不良を防止することができ、また、耐湿性を向上させることができると共に、電子部品である積層セラミックコンデンサ９と配線基板１との接合の信頼性向上を図ることができる。
【００６６】
図１０は本発明に係る配線基板の第３の実施の形態を示す要部断面図であって、該配線基板１″の端子部３″（３ａ″、３ｂ″）は、下地電極層４上にＮｉ層５、Ｃｕ層６、及びＳｎ層７が形成され、さらに該Ｓｎ層７上に接合材としての膜厚５０〜１５０μｍのはんだ層１６（１６ａ″、１６ｂ″）が形成されている。すなわち、本第３の実施の形態では、Ｓｎ層７の形成された基材２に対し、メタルマスクを使用してはんだペースト（例えば、主組成がＳｎ−３Ａｇ−０．５Ｃｕで表されるＰｂフリーのはんだペースト）を塗布し、その後、焼付処理を行ってＳｎ層７上にはんだ層１６を形成し、これにより配線基板１″を作製している。
【００６７】
そしてその後、図１１に示すように、配線基板１″上に電子部品としての積層セラミックコンデンサ９を搭載し、上述と同様のリフロー処理を行うことにより、図１２に示すような電子装置が製造される。
【００６８】
すなわち、本第３の実施の形態でも、リフロー処理時の加熱によって、第１の実施の形態と同様、Ｓｎ−Ｃｕ層８が形成されてＳｎの下地電極層４への侵食が防止される一方で、はんだ及びＳｎ−Ｃｕ層８中のＳｎ及びＳｎ皮膜１４ａ、１４ｂが一体化されて積層セラミックコンデンサ９が端子部３″に接合され、配線基板１″上に実装されている。
【００６９】
この第３の実施の形態では、接合材であるはんだが別途供給されており、したがって前記積層セラミックコンデンサ９の配線基板１″への接合性が向上し、また、端子部３″と積層セラミックコンデンサ９のＳｎ皮膜１４との間により大きなフィレットが形成され、斯かる点からも接合強度を向上させることが可能となる。
【００７０】
また、本第３の実施の形態では別途はんだを供給していることから、電子部品の端子部３″への接合面材料はＳｎに限られることはなく、はんだ等のＳｎ合金材料であってもよい。
【００７１】
尚、本発明は上記実施の形態に限定されるものではない。Ｎｉ層５、Ｃｕ層６、６′、及びＳｎ層７はそれぞれＮｉ、Ｃｕ、及びＳｎを主成分として含有していればよく、例えば、Ｎｉ層５中にＰ等の還元剤成分が含んでいてもよく、或いはＳｎ層７中にＡｇ等を含有していてもよい。
【００７２】
また、上記実施の形態では基材２をセラミック材料で形成しているが、エポキシ樹脂等の樹脂材料で形成した場合にも、同様に適用できるのはいうまでもない。この場合、例えば、エポキシ樹脂（基材２）上へのＣｕ電極（下地電極層４）の形成は、エポキシ樹脂上にＣｕ箔を形成した後、エッチング処理をすることにより行われる。
【００７３】
次に、本発明の実施例を具体的に説明する。
【実施例１】
【００７４】
下地電極層として焼成処理されたＣｕ電極を有するセラミック基板を用意し、該セラミック基板をホスフィン酸ナトリウム（還元剤）を含有した市販の無電解Ｎｉめっき液（浴温８５℃）に２５分間浸漬し、Ｃｕ電極上に膜厚約３μｍのＮｉ−Ｐ層を形成した。
【００７５】
次に、Ｎｉ−Ｐ層が形成されたセラミック基板を市販の無電解Ｃｕめっき液（浴温６０℃）に１５０分間浸漬して膜厚約６μｍのＣｕ層をＮｉ−Ｐ層上に形成した。
【００７６】
その後、Ｃｕ層が形成されたセラミック基板を市販の無電解Ｓｎめっき液（浴温７０℃）に１２分間浸漬して置換めっきを行い、Ｃｕの一部をＳｎと置換させて膜厚約１μｍのＳｎ層をＣｕ層上に形成し、これによりセラミック基板上に端子部が形成された配線基板を得た。
【００７７】
次に、電子部品として縦０．４ｍｍ、横０．２ｍｍ、厚み０．２ｍｍ、及び縦１．６ｍｍ、横０．８ｍｍ、厚み０．８ｍｍのチップ型積層セラミックコンデンサ、３端子リードトランジスタ、ＢＧＡ、ＣＳＰを用意した。尚、これら各種電子部品のうち、前三者については電極表層面がいずれもＳｎ皮膜で形成され、後二者については下面（端子部との接合部）がＳｎ系はんだボールで形成されている。
【００７８】
次いで、メッシュスクリーンマスクを使用して塗布厚みが約１５μｍとなるようにセラミック基板上にフラックスを塗布し、その後、前記各電子部品を前記端子部上に搭載し、リフロー処理を行った。すなわち、配線基板を１５０〜１８０℃で９０秒間予熱し、その後、酸素濃度２００ｐｐｍの窒素雰囲気下、最高温度２５０℃で３５秒間加熱し、チップ型積層セラミックコンデンサのＳｎ皮膜と端子部とを接合させ、これにより電子装置を製造した。
【００７９】
次に、ＥＤＸ（Energy Dispersive X-ray Spectroscopy：エネルギー分散型Ｘ線分析装置）を使用し、試料である上記電子装置に電子線を照射して端子部を分析したところ、Ｓｎ−Ｃｕ層が生成されていることが確認され、また実装前のＣｕ層が十分に厚いことからＳｎはＮｉとは反応せず、したがってＳｎ−Ｃｕ層の下層には密着強度の強いＣｕ層及びＮｉ層が形成されていることが分かり、また、Ｃｕ電極中にＳｎが侵食していないことも分かった。
【実施例２】
【００８０】
〔実施例１〕と同様、下地電極層として焼成処理されたＣｕ電極を有するセラミック基板を用意し、該セラミック基板をホスフィン酸ナトリウム（還元剤）を含有した市販の無電解Ｎｉめっき液（浴温８５℃）に２５分間浸漬し、Ｃｕ電極上に膜厚約３μｍのＮｉ−Ｐ層を形成した。
【００８１】
次に、Ｎｉ−Ｐ層が形成されたセラミック基板を市販の無電解Ｃｕめっき液（浴温６０℃）に５０分間浸漬して膜厚約２μｍのＣｕ層をＮｉ−Ｐ層上に形成した。
【００８２】
その後は〔実施例１〕と同様の方法・手順でＣｕ層上にＳｎ皮膜を形成して配線基板を作製した。
【００８３】
次に、〔実施例１〕と同様の方法・手順でフラックスを塗布した後、リフロー処理を行い、これにより電子装置を作製した。
【００８４】
次に、〔実施例１〕と同様、ＥＤＸを使用し、試料である電子装置に電子線を照射して端子部を分析したところ、Ｃｕ層が薄いことから、ＳｎはＣｕ層、及びＮｉ層の一部が反応して、Ｓｎ−Ｃｕ−Ｎｉ層が形成されていることが確認され、しかもＳｎ−Ｃｕ−Ｎｉ層と該Ｓｎ−Ｃｕ−Ｎｉ層の下層に形成されたＮｉ層とは強固に密着し、ＳｎがＣｕ電極を侵食しないことも確認された。
【図面の簡単な説明】
【００８５】
【図１】本発明に係る配線基板の一実施の形態（第1の実施の形態）を示す要部断面図である。
【図２】前記配線基板に加熱処理を施し、その後冷却させた状態を示す要部断面図である。
【図３】基材上に2個の端子部が形成されている状態を示す配線基板の断面図である。
【図４】表面実装型電子部品としての積層セラミックコンデンサの一例を示す断面図である。
【図５】積層セラミックコンデンサを配線基板上に搭載した状態を示す断面図である。
【図６】リフロー処理により積層セラミックコンデンサが配線基板上に実装された状態を示す断面図である。
【図７】本発明に係る配線基板の第２の実施の形態を示す要部断面図である。
【図８】第２の実施の形態の配線基板を使用して積層セラミックコンデンサを実装した状態を示す断面図である。
【図９】図8に示す実装品に樹脂で外装を施した状態を示す図である。
【図１０】本発明に係る配線基板の第３の実施の形態を示す要部断面図である。
【図１１】第３の実施の形態の配線基板に積層セラミックコンデンサを搭載した状態を示す断面図である。
【図１２】第３の実施の形態の配線基板を使用して積層セラミックコンデンサを実装した状態を示す断面図である。
【図１３】特許文献１に記載されたはんだ皮膜の形成方法を説明するための図である。
【図１４】特許文献１のはんだ皮膜の形成方法を電子部品実装用配線基板に適用した場合の問題点を説明するための図である。
【符号の説明】
【００８６】
１  配線基板
１′配線基板
１″配線基板
３  端子部
４  下地電極層
５  Ｎｉ層（第１の金属層）
６  Ｃｕ層（第２の金属層）
６′Ｃｕ層（第２の金属層）
７  Ｓｎ層（第３の金属層）
８  Ｓｎ−Ｃｕ層（第４の金属層）
８′Ｓｎ−Ｃｕ−Ｎｉ層（第４の金属層）
９  積層セラミックコンデンサ（電子部品）
１４ａ、１４ｂ  Ｓｎ皮膜
１６  はんだ層（第４の金属層）
【図１】
2007123674.tif 000003
【図２】
2007123674.tif 000004
【図３】
2007123674.tif 000005
【図４】
2007123674.tif 000006
【図５】
2007123674.tif 000007
【図６】
2007123674.tif 000008
【図７】
2007123674.tif 000009
【図８】
2007123674.tif 000010
【図９】
2007123674.tif 000011
【図１０】
2007123674.tif 000012
【図１１】
2007123674.tif 000013
【図１２】
2007123674.tif 000014
【図１３】
2007123674.tif 000015
【図１４】
2007123674.tif 000016