(57)【要約】【課題】変位量を再現性良く高精度で制御可能なアクチュエータを備えるＭＥＭＳ素子を提供する。【解決手段】固定電極１４を有する基板１０と、固定電極１４と対向配置された可動電極２２を有するとともに、基板１０との間の少なくとも一部分で空隙を介しながら可動電極２２と固定電極１４とが対向配置された作用部４４とは離隔した固定部４２で基板１０に固定されてなる梁４０とを具備したＭＥＭＳ素子であって、梁４０を駆動させる前の初期状態で、基板１０と梁４０の作用部４４は互いに接触している。【選択図】図２
2007125626.tif 000002
【特許請求の範囲】
【請求項１】
固定電極を有する基板と、
前記固定電極と対向配置された可動電極を有するとともに、前記基板との間の少なくとも一部分で空隙を介しながら前記可動電極と前記固定電極とが対向配置された作用部とは離隔した固定部で前記基板に固定されてなる梁とを具備したＭＥＭＳ素子であって、
前記梁を駆動させる前の初期状態で、前記基板と前記梁の作用部は互いに接触していることを特徴とするＭＥＭＳ素子。
【請求項２】
前記梁が、前記基板と前記梁の作用部とが離間するように前記梁を変位させる駆動層を有することを特徴とする請求項１に記載のＭＥＭＳ素子。
【請求項３】
前記駆動層が、圧電膜、バイメタル効果膜、及び磁性体膜のいずれかを含むことを特徴とする請求項２に記載のＭＥＭＳ素子。
【請求項４】
前記梁が、前記駆動層下に引張応力を有する第１の絶縁膜と、前記駆動層上に圧縮応力を有する第２の絶縁膜とを含むことを特徴とする請求項２又は３に記載のＭＥＭＳ素子。
【請求項５】
予め取得した前記駆動層の駆動電圧と前記固定電極及び前記可動電極間の容量値との関係に基いて、前記駆動層が駆動されることを特徴とする請求項２〜４のいずれか１項に記載のＭＥＭＳ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，アクチュエータを有するＭＥＭＳ素子に関する。
【背景技術】
【０００２】
近年、集積回路等の半導体装置製造工程を利用して、電気的及び機械的な機能を有する微小部品（ＭＥＭＳ素子）の開発が盛んに行われるようになった。ＭＥＭＳ素子では、可動部が、膜厚、サイズ、あるいは材料特性等のばらつきによって変形が発生し、所望の仕様を満たせないという問題がある。
【０００３】
例えば、ＭＥＭＳ素子として片持ち梁構造のアクチュエータを有するマイクロスイッチが提案されている（例えば、特許文献１参照。）。また、片持ち梁構造のアクチュエータをＭＥＭＳバリアブルキャパシタに適用することも可能である。アクチュエータの可動部である梁には、駆動用の金属電極が設けられる。アクチュエータは、空中に支持され、長く薄い梁構造を有する。このため、梁に発生する僅かな応力で梁が上下に反るという問題がある。
【０００４】
例えば、梁には、梁や金属電極の材料の残留応力に起因して応力が発生する。また、梁及び金属電極の厚さや寸法の製造ばらつきにより、梁に発生する応力は変化する。製造ばらつきを制御・管理することは製造工程上限度がある。したがって、アクチュエータの梁の反りを制御して、駆動変位量を再現性良く高精度で制御することが困難となる。その結果、バリアブルキャパシタの電圧印加前後の容量値を設計通りに調整することや、マイクロスイッチの駆動電圧を一定値に設定すること等が困難である。
【０００５】
上記問題を解決する手段として、基板及び上部基板の間に可動部を挟みこむ構造としているものがある（例えば、特許文献２参照。）。可動部には信号用の上部電極が設けられ、上部基板に支持された梁に接続されている。上部基板上の駆動電極により、可動部が上下する構造となっている。この場合、可動部の上下動作のための空隙を形成する必要が有る。また、信号用の下部電極を有する基板を固定部を介して上部基板に接続しなければならない。このように、製造工程が複雑となりコストが上昇するという問題がある。また、梁には残留応力があるため、梁の反りを制御・管理することは困難である。
【特許文献１】米国特許第５５７８９７６号明細書
【特許文献２】特開２００３−２５８５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、残留応力に起因する反りを制御して、駆動変位量を再現性良く高精度で制御可能なアクチュエータを備えるＭＥＭＳ素子を提供する。
【課題を解決するための手段】
【０００７】
本発明の態様によれば、（イ）固定電極を有する基板と、（ロ）固定電極と対向配置された可動電極を有するとともに、基板との間の少なくとも一部分で空隙を介しながら可動電極と固定電極とが対向配置された作用部とは離隔した固定部で基板に固定されてなる梁とを具備したＭＥＭＳ素子であって、（ハ）梁を駆動させる前の初期状態で、基板と梁の作用部は互いに接触していることを特徴とするＭＥＭＳ素子が提供される。
【発明の効果】
【０００８】
本発明によれば、残留応力に起因する反りを制御して、駆動変位量を再現性良く高精度で制御可能なアクチュエータを備えるＭＥＭＳ素子を提供することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１０】
（第１の実施の形態）
本発明の第１の実施の形態に係るＭＥＭＳ素子であるバリアブルキャパシタのアクチュエータは、図１及び図２に示すように、基板１０上に固定された固定部４２から作用部４４まで延在する梁４０を備える。バリアブルキャパシタの電極として、作用部４４に配置された可動電極２２と、可動電極２２に対向して基板１０上部に配置された固定電極１４とを備える。梁４０は、第１の絶縁膜１８、第１の絶縁膜１８上の駆動層２４、駆動層２４を覆うように設けられた第２の絶縁膜２６等を有している。基板１０の表面には下地層１２が設けられている。固定部４２は、下地層１２の表面に配置されたアンカー１６上に固定される。
【００１１】
固定電極１４は、下地層１２の表面に埋め込まれて配置される。可動電極２２は、第１の絶縁膜１８に埋め込まれて配置される。なお、第２の絶縁膜２６で覆うように可動電極２２を第１の絶縁膜１８上に配置してもよい。
【００１２】
また、駆動層２４は、第１の絶縁膜１８上の下部電極３０、下部電極３０上の圧電膜３２、及び圧電膜３２を挟んで下部電極３０と対向する上部電極３４を備える。梁４０の作用部４４は、固定電極１４及び下地層１２に接触している。梁４０は、アンカー１６側では下地層１２から空隙２８により離間している。
【００１３】
例えば、基板１０には、シリコン（Ｓｉ）等の半導体基板等が用いられる。下地層１２及びアンカー１６には、酸化シリコン（ＳｉＯ2）等の絶縁膜が用いられる。第１の絶縁膜１８には、低圧化学気相成長法（ＬＰＣＶＤ）による窒化シリコン（Ｓｉ3Ｎ4）等の絶縁膜が用いられる。第２の絶縁膜２６には、テトラエトキシシラン（ＴＥＯＳ）を用いたプラズマＣＶＤによるＳｉＯ2やＳｉ3Ｎ4等の絶縁膜が用いられる。
【００１４】
また、固定電極１４、可動電極２２、下部及び上部電極３０、３４等には、白金（Ｐｔ）、ストロンチウム（Ｓｒ）、ルテニウム（Ｒｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属やこれらの金属の窒化物、これらの金属から選ばれた材料の化合物、酸化ストロンチウムルテニウム（ＳＲＯ）等の導電性酸化物、あるいは、これらの金属や導電性酸化物等から選ばれた材料の積層構造が用いられる。また、圧電膜３２には、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢＴＯ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）等の圧電体、あるいは、ポリフッ化ビニリデン（ＰＶＤＦ）等の高分子圧電材料が用いられる。
【００１５】
第１の実施の形態に係るバリアブルキャパシタでは、駆動層２４の下部及び上部電極３０、３４間に駆動電源から駆動電圧Ｖｄｒを印加して、図３に示すように、固定電極１４及び可動電極２２間の容量Ｃｖａｒを制御する。駆動電圧Ｖｄｒが印加されると、圧電効果により圧電膜３２が歪んで伸縮する。駆動層２４の上下に設けられた第２の絶縁膜２６、第１の絶縁膜１８は圧電効果を示さない。
【００１６】
また、圧電膜３２の上の層である上部電極３４と第２の絶縁膜２６の厚さの和よりも、圧電膜３２の下の層である下部電極３０と第１の絶縁膜１８の厚さの和を厚くしてある。例えば、駆動層２４の下部及び上部電極３０、３４間に圧電膜３２が縮むように駆動電圧Ｖｄｒを印加すると、梁４０は縮みやすい膜厚方向、即ち、第２の絶縁膜２６の方に湾曲する。その結果、可動電極２２が固定電極１４から離間する方向に変位し、容量Ｃｖａｒが変化する。
【００１７】
一般に、図２に代表される梁構造のたわみは、次のたわみの基礎式で記述される。
【００１８】
ｄ２ｙ／ｄｘ２  ＝  （１／ρ）（＝−Ｍ／（ＥＩ））    （１）
ここで、梁の固定点を原点とし、梁の長手方向を（＋ｘ）、基板方向を（＋ｙ）とする。また、ρが曲率半径、Ｍが曲げモーメント、Ｅがヤング率、Ｉが断面２次モーメントを、それぞれ表している。梁が基板に向かって下に反るということは曲げモーメントがマイナスの符号を有するということである。曲げモーメントは梁を構成する材料の応力と膜厚の関数である。
【００１９】
梁４０は、複数の膜で構成された複合材料である。通常、梁４０に含まれる複数の膜のそれぞれには、成膜条件に起因する内部応力が発生する。そのため、梁４０には、複数の膜の成膜後の残留歪による反りが生じる。また、残留歪には、製造プロセスの制御の範囲内でばらつきが生じる。更に、複数の膜それぞれの膜厚にも、製造プロセスの制御の範囲内でばらつきが発生する。したがって、梁４０に発生する曲げモーメントを一定に、例えばゼロに制御することは困難である。このように、現行のアクチュエータでは、駆動電圧を印加しない初期状態で、固定電極１４及び可動電極２２間の距離を再現性良く高精度に制御することが困難である。その結果、バリアブルキャパシタの駆動電圧印加前の容量値を設計通りに調整することが困難となる。
【００２０】
第１の実施の形態では、第１及び第２の絶縁膜１８、２６として、ＬＰＣＶＤＳｉ3Ｎ4膜及びプラズマＣＶＤＳｉＯ2膜がそれぞれ用いられる。例えば、ＬＰＣＶＤＳｉ3Ｎ4膜には、内部応力として約１ＧＰａの引張応力（即ち、膜は縮みたい方向の応力）が発生する。プラズマＣＶＤＳｉＯ2膜には、内部応力として約１００ＭＰａの圧縮応力（即ち、膜は伸びたい方向の応力）が発生する。その結果、梁４０の曲げモーメントはマイナスになるため、図２に示すように、梁４０を基板１０側に湾曲させて作用部４４を固定電極１４に接触させることができる。したがって、駆動電圧Ｖｄｒを印加しない初期状態で、固定電極１４及び可動電極２２の間の距離は常に最小にできる。このように、残留歪による梁４０の反りの影響を抑制し、バリアブルキャパシタの駆動電圧印加前の容量値を設計通りに調整することが可能となる。
【００２１】
この構造においては、初期状態で梁４０を基板１０側に湾曲させて作用部４４を固定電極１４に接触するように設計されていればよく、製造上の歪や膜厚のバラツキが発生したとしてもバリアブルキャパシタの性能上、問題は無い。また、梁４０を構成する材料として、第１の実施の形態では、第１の絶縁膜１８、駆動層２４(駆動層２４は下部電極３０、圧電膜３２、上部電極３４で構成)、第２の絶縁膜２６の合計５層の複合材料としているが、それぞれを構成する層が更に積層された複数の膜であっても構わない。全体として駆動電圧Ｖｄｒを印加しない初期状態で曲げモーメントがマイナスとなり、基板１０側に梁４０が曲がるような膜構成であればよく、駆動電圧Ｖｄｒを印加した際に圧電体の歪が梁４０の曲げモーメントをプラスとするように設計されていれば良い。例えば、第２の絶縁膜２６に対する第１の絶縁膜１８の膜厚を約１．５倍以上にすることにより、初期状態で作用部４４を固定電極１４に接触させるように湾曲した梁４０を、駆動電圧Ｖｄｒを印加して基板１０から離間する方向に変位させることができる。
【００２２】
次に、本発明の第１の実施の形態に係るバリアブルキャパシタの製造方法を、図４〜図９に示す断面図を用いて説明する。ここで、説明に使用する断面図には、図１に示すＡ−Ａ線に相当する断面が示されている。
【００２３】
（イ）例えば、熱酸化等により、Ｓｉ半導体等の基板１０表面にＳｉＯ2膜等の下地層１２が形成される。図４に示すように、フォトリソグラフィ、エッチング、及びスパッタ等により、下地層１２の中にＷ等の金属膜を選択的に堆積して、固定電極１４が形成される。
【００２４】
（ロ）図５に示すように、プラズマＣＶＤ、フォトリソグラフィ、及び反応性イオンエッチング（ＲＩＥ）等により、下地層１２の表面に、例えばＳｉＯ2等のアンカー１６が形成される。ＬＰＣＶＤ等により、多結晶Ｓｉ（ポリＳｉ）膜が、下地層１２の表面にアンカー１６等を覆うように堆積される。化学機械研磨法（ＣＭＰ）により、アンカー１６の表面が露出するようにポリＳｉ膜の平坦化を行い、犠牲層１２８が形成される。
【００２５】
（ハ）図６に示すように、ＬＰＣＶＤ等により、Ｓｉ3Ｎ4等の第１の絶縁膜１８をアンカー１６及び犠牲層１２８の表面に、例えば約２００ｎｍの厚さで堆積する。フォトリソグラフィ、ＲＩＥ、及びスパッタ等により、第１の絶縁膜１８を選択的に除去してＡｌ等の可動電極２２を形成する。
【００２６】
（ニ）図７に示すように、スパッタリング等により、Ｐｔ等の下部電極３０、ＰＺＴ等の圧電膜３２、及びＰｔ等の上部電極３４を順次堆積する。フォトリソグラフィ及びＲＩＥ等により、上部電極３４、圧電膜３２、及び下部電極３０を選択的に除去して、駆動層２４を形成する。
【００２７】
（ホ）図８に示すように、プラズマＣＶＤ等により、ＳｉＯ2等の第２の絶縁膜２６を、駆動層２４を覆うように第１の絶縁膜１８上に、約１００ｎｍの厚さで堆積する。フォトリソグラフィ及びＲＩＥ等により、犠牲層１２８の表面が露出するように、第２の絶縁膜２６、第１の絶縁膜１８が選択的に除去される。ケミカルドライエッチング（ＣＤＥ）等により、犠牲層１２８が選択的に除去され、図９に示すように、固定部４２がアンカー１６上に固定され、作用部４４が固定電極１４と接するように梁４０が形成される。固定部４２及び作用部４４の間の梁４０は、空隙２８を介して下地層１２の上方に保持される。
【００２８】
第１の実施の形態に係るバリアブルキャパシタでは、梁４０の第１の絶縁膜１８のＳｉ3Ｎ4及び第２の絶縁膜２６のＳｉＯ2がそれぞれ、ＬＰＣＶＤ及びプラズマＣＶＤにより成膜される。ＬＰＣＶＤＳｉ3Ｎ4膜及びプラズマＣＶＤＳｉＯ2膜の内部応力は、それぞれ約１ＧＰａの引張応力及び約１００ＭＰａの圧縮応力である。また、駆動層２４の下部電極３０、圧電膜３２、及び上部電極３４のそれぞれの内部応力は約１００ＭＰａである。その結果、梁４０では、第１の絶縁膜１８の引張応力が勝って、梁４０を基板１０側に湾曲させて作用部４４を固定電極１４に接触させることが可能となる。このように、例えば第１の絶縁膜１８の引張応力が支配的になって梁４０の作用部４４が固定電極１４に接するような曲げモーメントを梁４０に生じさせるように、梁４０に含まれる各膜の内部応力及び膜厚を制御すればよい。第１の実施の形態に係るバリアブルキャパシタでは、アクチュエータの駆動電圧を印加しない初期状態において、梁４０が湾曲して固定電極１４及び可動電極２２間の距離を最小に制御することができ、バリアブルキャパシタの駆動電圧印加前の容量値を設計通りに調整することが可能となる。
【００２９】
なお、第１の実施の形態では、第２の絶縁膜２６として、圧縮応力を有する膜を用いている。しかし、内部応力が第１の絶縁膜１８の引張応力より、例えば十分の一程度に小さければ、引張応力を有する膜であっても第２の絶縁膜２６として用いることが可能である。また、内部応力が無視できる膜を第２の絶縁膜２６として使用できることは、勿論である。一方梁４０において、第２の絶縁膜２６の圧縮応力が勝って梁４０を基板１０側に湾曲させるよう梁４０に含まれる各膜の内部応力及び膜厚が制御されてもよく、梁４０に含まれる各膜のいずれが梁４０中で支配的となる内部応力を有する膜となっても構わない。
【００３０】
また、第１の実施の形態では、アクチュエータは、圧電膜３２の圧電効果により駆動される。しかし、アクチュエータの駆動は、圧電効果に限定されない。例えば、熱膨張係数の異なる材料を利用するバイメタル効果であってもよい。例えば、図１０に示すように、梁４０ａの駆動層２４ａは、第１の絶縁膜１８上に堆積された高膨張材料膜３５及び低膨張材料膜３６を備えるバイメタル構造膜である。高膨張材料膜３５の熱膨張係数は、低膨張材料膜３６より大きい。駆動電源から駆動電流を駆動層２４ａに印加して、駆動層２４ａに熱を発生させると、駆動層２４ａは、低膨張材料膜３６側に湾曲する。その結果、可動電極２２が固定電極１４から離間するように梁４０ａを変位させることが可能となる。
【００３１】
また、アクチュエータとして、電磁力を用いることも可能である。例えば、図１１及び図１２に示すように、梁４０ｂの駆動層２４ｂは、第１の絶縁膜１８上に堆積された磁性体である。駆動層２４ｂに対向する下地層１２の表面に電磁コイル３７が配置される。電磁コイル３７に駆動電源から駆動電流を印加することにより、駆動層２４ｂが基板１０から離間するような電磁力を発生させる。このようにして、可動電極２２が固定電極１４から離間するように梁４０ｂを変位させることが可能となる。
【００３２】
また、第１の実施の形態では、可動電極２２は、作用部４４に単独に配置されている。例えば、可動電極として、駆動層２４の下部電極３０を用いることも可能である。この場合、下部電極３０を延在させて、作用部４４において固定電極１４と対向するようにすればよい。
【００３３】
また、第１の実施の形態に係るＭＥＭＳ素子として、バリアブルキャパシタを用いた例を説明している。ＭＥＭＳ素子は、バリアブルキャパシタ以外にも、例えばマイクロスイッチ等に適用できる。例えば、図１に示した同様の構造で、作用部４４の可動電極２２を第１の絶縁膜１８を貫通するように形成して、固定電極１４と接触させることによりノーマリオン型スイッチとして用いることもできる。
【００３４】
（第２の実施の形態）
本発明の第２の実施の形態に係るＭＥＭＳ素子であるバリアブルキャパシタは、図１３に示すように、第１の梁４０ｃ及び第２の梁４０ｄを含むアクチュエータを備える。第１及び第２の梁４０ｃ、４０ｄは、それぞれアンカー１６上の固定部４２ａ、４２ｂから空隙２８の領域に配置され、作用部４４ａに接続されている。第１の梁４０ｃでは、下部電極配線５６ａ及び上部電極配線５８ａが、固定部４２ａからアンカー１６上に延在するように配置されている。下部及び上部電極配線５６ａ、５８ａには、それぞれパッド６４ａ、６６ａが配置されている。第２の梁４０ｄでは、下部電極配線５６ｂ及び上部電極配線５８ｂが、固定部４２ｂからアンカー１６上に延在するように配置されている。下部及び上部電極配線５６ｂ、５８ｂには、それぞれパッド６４ｂ、６６ｂが配置されている。
【００３５】
また、第２の実施の形態に係るバリアブルキャパシタは、第３の梁４０ｅを備える。第３の梁４０ｅは、アンカー１６上の固定部４２ｃから空隙２８の領域に配置され、アクチュエータの作用部４４ａに接続されている。作用部４４ａを挟んで第３の梁４０ｅと対向するように第１の信号配線６０が配置されている。第１の信号配線６０及び第３の梁４０ｅの固定部４２ｃには、パッド６８ａ、６８ｂが配置されている。
【００３６】
第１及び第２の梁４０ｃ、４０ｄは、図１４に示すように、アンカー１６上にそれぞれ固定部４２ａ、４２ｂが固定され、空隙２８上に懸架されている。作用部４４ａの可動電極２２に対向するように、保護膜１３で覆われた固定電極１４が、基板１０上の下地層１２の表面に配置されている。作用部４４ａは、固定電極１４上で保護膜１３に接している。
【００３７】
第１及び第２の梁４０ｃ、４０ｄには、第１の絶縁膜１８表面に駆動層２４ａ、２４ｂがそれぞれ配置されている。駆動層２４ａ、２４ｂは、絶縁膜２０で覆われている。絶縁膜２０上には第２の絶縁膜２６が設けられている。絶縁膜２０表面に設けられた可動電極２２は、第２の絶縁膜２６で覆われている。
【００３８】
駆動層２４ａは、第１の絶縁膜１８上の下部電極３０ａ、下部電極３０ａ上の圧電膜３２ａ、及び圧電膜３２ａを挟んで下部電極３０ａと対向する上部電極３４ａを備える。下部及び上部電極３０ａ、３４ａは、絶縁膜２０を通して下部及び上部電極配線５６ａ、５８ａに接続されている。
【００３９】
駆動層２４ｂは、第１の絶縁膜１８上の下部電極３０ｂ、下部電極３０ｂ上の圧電膜３２ｂ、及び圧電膜３２ｂを挟んで下部電極３０ｂと対向する上部電極３４ｂを備える。下部及び上部電極３０ｂ、３４ｂは、絶縁膜２０を通して設けられた下部及び上部電極配線５６ｂ、５８ｂに接続されている。
【００４０】
第３の梁４０ｅは、図１５に示すように、第１の絶縁膜１８、第１の絶縁膜１８上の絶縁膜２０、絶縁膜２０上の第２の信号配線６２、及び第２の信号配線６２を覆うように設けられた第２の絶縁膜２６を有している。第２の信号配線６２は、作用部４４ａの可動電極２２及び固定部４２ｃのパッド６８ｂを接続するように延在している。第３の梁４０ｅに対向して第１の信号配線６０は、絶縁膜２０、第１の絶縁膜１８、アンカー１６、及び保護膜１３を通して固定電極１４に接続するように設けられている。
【００４１】
第２の実施の形態に係るバリアブルキャパシタは、アクチュエータとして第１及び第２の梁４０ｃ、４０ｄを備え、作用部４４ａで第１及び第２の梁４０ｃ、４０ｄに接続された第３の梁４０ｅを備える点が、第１の実施の形態と異なる。他の構成は、第１の実施の形態と同様であるので、重複する記載は省略する。
【００４２】
第２の実施の形態では、第１〜第３の梁４０ｃ〜４０ｅに第１の実施の形態と同様引張応力を有する第１の絶縁膜１８が設けられている。駆動電圧Ｖｄｒを印加しない初期状態で、第１〜第３の梁４０ｃ〜４０ｅを基板１０側に湾曲させて固定電極１４及び可動電極２２の距離を常に最小にできる。このように、残留歪による第１〜第３の梁４０ｃ〜４０ｅの反りの影響を抑制し、バリアブルキャパシタの駆動電圧印加前の容量値を設計通りに調整することが可能となる。
【００４３】
次に、第２の実施の形態に係るバリアブルキャパシタの製造方法を、図１６〜図２２に示す平面図及び断面図を用いて説明する。ここで、説明に使用する断面図には、図１３に示すＣ−Ｃ線に相当する断面が示されている。
【００４４】
（イ）例えば、熱酸化等により、Ｓｉ半導体等の基板１０表面にＳｉＯ2膜等の下地層１２が形成される。図１６に示すように、スパッタ、フォトリソグラフィ、及びエッチング等により、下地層１２表面にＷ等の金属膜を約１００ｎｍの厚さで選択的に堆積して、固定電極１４が形成される。ＣＶＤ等により、下地層１２上にＳｉ3Ｎ4等の保護膜１３を約２００ｎｍの厚さで固定電極１４を覆うように堆積する。なお、固定電極１４は、矩形状で約２５μｍ×約７０μｍの寸法である。
【００４５】
（ロ）プラズマＣＶＤ、フォトリソグラフィ、及び反応性イオンエッチング（ＲＩＥ）等により、保護膜１３の表面に、例えばＳｉＯ2等のアンカー１６が約１μｍの厚さで形成される。ＬＰＣＶＤ等により、多結晶Ｓｉ（ｐｏｌｙ−Ｓｉ）膜が、保護膜１３の表面にアンカー１６等を覆うように堆積される。図１７に示すように、化学機械研磨法（ＣＭＰ）により、アンカー１６の表面が露出するようにｐｏｌｙ−Ｓｉ膜の平坦化を行い、アンカー１６で囲まれたＴ字形状の犠牲層１２８が形成される。犠牲層１２８は、幅が約４０μｍで、図の横方向に延在する領域の長さが約２００μｍ、縦方向に延在する領域の長さが約１００μｍである。犠牲層１２８は、横方向に延在する領域の中央部で、固定電極１４と横方向に約７０μｍ、縦方向に約２０μｍの幅で対向する。
【００４６】
（ハ）図１８に示すように、ＬＰＣＶＤ等により、Ｓｉ3Ｎ4等の第１の絶縁膜１８をアンカー１６及び犠牲層１２８の表面に、例えば約２００ｎｍの厚さで堆積する。
【００４７】
（ニ）スパッタリング等により、第１の絶縁膜１８表面に厚さが約２．５ｎｍ／約１０ｎｍ／約１００ｎｍ／約１０ｎｍのＴｉ／ＳＲＯ／Ｐｔ／Ｔｉ等の下部金属膜、厚さが約７０ｎｍのＰＺＴ等の圧電体、及び厚さが約７０ｎｍ／約１０ｎｍのＰｔ／ＳＲＯ等の上部金属膜を順次堆積する。図１９（ａ）及び図１９（ｂ）に示すように、フォトリソグラフィ及びＲＩＥ等により、上部金属膜、圧電体、及び下部金属膜を選択的に除去して、下部電極３０ａ、３０ｂ、圧電膜３２ａ、３２ｂ、及び上部電極３４ａ、３４ｂを有する駆動層２４ａ、２４ｂを形成する。駆動層２４ａ、２４ｂはそれぞれ、犠牲層１２８の横方向に延在する領域の上方から、犠牲層１２８の両端を越えてアンカー１６側の上方に配置される。
【００４８】
（ホ）プラズマＣＶＤ等により、ＳｉＯ2等の絶縁膜２０を第１の絶縁膜１８の表面に駆動層２４ａ、２４ｂを覆うように、例えば、約５０ｎｍの厚さで堆積する。フォトリソグラフィ及びＲＩＥ等により、図２０（ａ）及び図２０（ｂ）に示すように、絶縁膜２０を選択的に除去してビアホール５０ａ、５２ａ、５０ｂ、５２ｂ、５４を形成する。ビアホール５０ａ、５２ａのそれぞれには、駆動層２４ａの下部及び上部電極３０ａ、３４ａの表面が露出している。ビアホール５０ｂ、５２ｂのそれぞれには、駆動層２４ｂの下部及び上部電極３０ｂ、３４ｂの表面が露出している。ビアホール５４には、固定電極１４の表面が露出している。
【００４９】
（ヘ）スパッタ等により、絶縁膜２０表面にＴｉＮ／Ｔｉ／ＡｌＣｕ／Ｔｉ／ＴｉＮ等の金属膜を堆積する。図２１（ａ）及び図２１（ｂ）に示すように、フォトリソグラフィ及びＲＩＥ等により、下部電極配線５６ａ、５６ｂ、上部電極配線５８ａ、５８ｂ、第１の信号配線６０、第２の信号配線６２、及び可動電極２２を形成する。下部及び上部電極配線５６ａ、５８ａは、図２０（ａ）及び図２０（ｂ）に示したビアホール５０ａ、５２ａを埋め込んで下部及び上部電極３０ａ、３４ａにそれぞれ接続される。下部及び上部電極配線５６ｂ、５８ｂは、ビアホール５０ｂ、５２ｂを埋め込んで下部及び上部電極３０ｂ、３４ｂにそれぞれ接続される。第１の信号配線６０は、ビアホール５４を埋め込んで固定電極１４と接続される。第２の信号配線６２は、可動電極２２と接続される。可動電極２２は、犠牲層１２８の上方で固定電極１４と対向する。可動電極２２は、矩形状で約２０μｍ×約７０μｍの寸法である。
【００５０】
（ト）プラズマＣＶＤ等により、ＳｉＯ2等の第２の絶縁膜２６を、下部及び上部電極配線５６ａ、５６ｂ、５８ａ、５８ｂ、第１及び第２の信号配線６０、６２、及び可動電極２２を覆うように絶縁膜２０上に、約１００ｎｍの厚さで堆積する。図２２（ａ）及び図２２（ｂ）に示すように、フォトリソグラフィ及びＲＩＥ等により、第２の絶縁膜２６が選択的に除去され、パッド６４ａ、６４ｂ、６６ａ、６６ｂ、６８ａ、６８ｂが形成される。更に、フォトリソグラフィ及びＲＩＥ等により、犠牲層１２８の表面が露出するように、第２の絶縁膜２６、絶縁膜２０、第１の絶縁膜１８が選択的に除去される。ケミカルドライエッチング（ＣＤＥ）等により、犠牲層１２８が選択的に除去され、固定部４２ａ、４２ｂ、４２ｃがアンカー１６上に固定され、作用部４４ａが固定電極１４上の保護膜１３と接するように第１〜第３の梁４０ｃ、４０ｄ、４０ｅが形成される。固定部４２ａ、４２ｂ、４２ｃ及び作用部４４の間の第１〜第３の梁４０ｃ〜４０ｅは、空隙２８を介して保護膜１３の上方に保持される。
【００５１】
第２の実施の形態に係るバリアブルキャパシタでは、第１〜第３の梁４０ｃ〜４０ｅの第１の絶縁膜１８のＳｉ3Ｎ4及び第２の絶縁膜２６のＳｉＯ2がそれぞれ、ＬＰＣＶＤ及びプラズマＣＶＤにより成膜される。ＬＰＣＶＤＳｉ3Ｎ4膜及びプラズマＣＶＤＳｉＯ2膜の内部応力は、それぞれ約１ＧＰａの引張応力及び約１００ＭＰａの圧縮応力である。また、駆動層２４ａ、２４ｂの下部電極３０ａ、３０ｂ、圧電膜３２ａ、３２ｂ、上部電極３４ａ、３４ｂ、絶縁膜２０、及び第２の信号配線６２のそれぞれの内部応力は約１００ＭＰａである。その結果、第１〜第３の梁４０ｃ〜４０ｅでは、第１の絶縁膜１８の引張応力が勝って、作用部４４ａを基板１０側に湾曲させて固定電極１４上の保護膜１３に接触させることが可能となる。このように、第２の実施の形態に係るバリアブルキャパシタでは、アクチュエータの駆動電圧を印加しない初期状態において、第１〜第３の梁４０ｃ〜４０ｅが湾曲して固定電極１４及び可動電極２２間の距離を最小に制御することができ、バリアブルキャパシタの駆動電圧印加前後の容量値を設計通りに調整することが可能となる。
【００５２】
第２の実施の形態に係るバリアブルキャパシタのアクチュエータは、図１３に示したように、第１及び第２の梁４０ｃ、４０ｄは、作用部４４ａを挟んで直線上に配置されている。また、第３の梁４０ｅは、第１及び第２の梁４０ｃ、４０ｄと作用部４４ａで直交するように配置されている。しかし、第１〜第３の梁４０ｃ〜４０ｅの配置は、限定されない。例えば、図２３に示すように、第１〜第３の梁４０ｃ〜４０ｅのそれぞれが、作用部４４ａにおいて１２０度の角度で接続されるように配置してもよい。第１〜第３の梁４０ｃ〜４０ｅを略等角度間隔で配置することにより、可動電極２２ａの領域の反りや歪等を緩和することができ、固定電極１４ａとの間隔を均一にすることが可能となる。
【００５３】
また、アクチュエータの梁を２以上の複数にしてもよい。例えば、図２４に示すように、第１の梁４０ｃ、４０ｆ、及び第２の梁４０ｄ、４０ｇを第１及び第２の信号配線６０、６２に関して対称に配置する。アクチュエータの梁が４本となり、駆動力が増加する。また、４方向から可動電極２２ａが保持されるため、外部からの振動やノイズの影響を抑制することが可能となる。
【００５４】
また、第２の実施の形態では、第２の信号配線６２が配置される第３の梁４０ｅは矩形状であるが、形状は限定されない。例えば、図２５に示すように、蛇行形状の第３の梁４０ｈを用いてもよい。アクチュエータの第１及び第２の梁４０ｃ、４０ｄに対して、第２の信号配線６２が配置された第３の梁４０ｈの機械的ばね定数を小さくでき、アクチュエータの駆動電圧を下げることが可能となる。なお、第２の信号配線６２として、ボンディングワイヤを用いることもできる。この場合、第３の梁は不要となる。
【００５５】
（応用例）
本発明の第１及び第２の実施の形態の応用例に係るＭＥＭＳ装置１００は、図２６に示すように、マイクロプロセッサ（ＭＰＵ）８２と、メモリ８４、参照固定容量８６、駆動電源８８、及びＭＥＭＳ素子９０を備える。ＭＰＵ８２には、入力端子８０が接続される。ＭＥＭＳ素子９０には、出力端子９２が接続される。
【００５６】
ＭＥＭＳ素子９０には、例えば、第１及び第２の実施の形態に係るバリアブルキャパシタが用いられる。駆動電源８８は、駆動電圧をＭＥＭＳ素子９０に印加する。ＭＰＵ８２は、メモリ８４に記憶された駆動電圧と容量値との関係に基づいて、駆動電源８８を制御してＭＥＭＳ素子９０の容量値を設定する。また、ＭＰＵ８２は、参照固定容量８６を参照して、駆動電源８８から印加される駆動電圧及びＭＥＭＳ素子９０の容量値の関係を取得する。駆動電圧と容量値の関係はメモリ８４に格納される。
【００５７】
例えば、入力端子８０に初期化信号が入力されると、ＭＰＵ８２は、駆動電源８８に駆動電圧供給信号を伝達する。駆動電源８８は、駆動電圧供給信号に対応する駆動電圧をＭＥＭＳ素子９０に出力する。ＭＰＵ８２は、ＭＥＭＳ素子９０の容量値信号を取得し、参照固定容量８６を参照して容量値を判定する。取得された駆動電圧対容量値の関係がメモリ８４に格納される。
【００５８】
入力端子８０に容量値要求信号が入力されると、ＭＰＵ８２は、メモリ８４に格納された駆動電圧対容量値の関係に基づいて、対象容量値に対応する対象駆動電圧の駆動電圧供給信号を決定して駆動電源８８に伝達する。駆動電源８８から出力された対象駆動電圧がＭＥＭＳ素子９０に印加される。その結果、ＭＥＭＳ素子９０から対象容量値が出力端子９２に出力される。
【００５９】
このように、応用例に係るＭＥＭＳ装置１００では、初期化信号によりＭＥＭＳ素子９０の駆動電圧対容量値の関係が予め取得される。また、要求される容量値に対応する駆動電圧は、較正された駆動電圧対容量値の関係に基づいて決定される。したがって、ＭＥＭＳ素子９０の製造上のばらつきによる容量値の設計値からのずれを較正することができ、要求された容量値を再現性よく高精度に制御することが可能となる。
【００６０】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６１】
本発明の第１及び第２の実施の形態においては、ユニモルフ構造の圧電アクチュエータが用いられている。しかし、圧電アクチュエータとして、バイモルフ構造を用いてもよい。バイモルフ構造を有する圧電アクチュエータでは、下部及び上部電極の間に第１の圧電膜、中間電極、及び第２の圧電膜が設けられる。下部及び上部電極を共通として、中間電極との間に駆動電圧が印加される。
【００６２】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態に係るＭＥＭＳ素子の一例を示す平面概略図である。
【図２】図１のＭＥＭＳ素子のＡ−Ａ断面の一例を示す概略図である
【図３】本発明の第１の実施の形態に係るＭＥＭＳ素子の駆動の一例を示す概略図である。
【図４】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その１）である。
【図５】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その２）である。
【図６】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その３）である。
【図７】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その４）である。
【図８】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その５）である。
【図９】本発明の第１の実施の形態に係るＭＥＭＳ素子の製造方法の一例を示す断面図（その６）である。
【図１０】本発明の第１の実施の形態に係るＭＥＭＳ素子の他の例を示す断面概略図である。
【図１１】本発明の第１の実施の形態に係るＭＥＭＳ素子の他の例を示す平面概略図である。
【図１２】図１１のＭＥＭＳ素子のＢ−Ｂ断面の一例を示す概略図である。
【図１３】本発明の第２の実施の形態に係るＭＥＭＳ素子の一例を示す平面概略図である。
【図１４】図１３のＭＥＭＳ素子のＣ−Ｃ断面の一例を示す概略図である。
【図１５】図１３のＭＥＭＳ素子のＤ−Ｄ断面の一例を示す概略図である。
【図１６】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その１）の一例を示す断面図である。
【図１７】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その２）の一例を示す平面図である。
【図１８】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その３）の一例を示す断面図である。
【図１９】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その４）の一例を示す（ａ）平面図及び（ｂ）断面図である。
【図２０】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その５）の一例を示す（ａ）平面図及び（ｂ）断面図である。
【図２１】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その６）の一例を示す（ａ）平面図及び（ｂ）断面図である。
【図２２】本発明の第２の実施の形態に係るＭＥＭＳ素子の製造方法の工程（その７）の一例を示す（ａ）平面図及び（ｂ）断面図である。
【図２３】本発明の第２の実施の形態に係るＭＥＭＳ素子の他の例を示す平面概略図である。
【図２４】本発明の第２の実施の形態に係るＭＥＭＳ素子の他の例を示す平面概略図である。
【図２５】本発明の第２の実施の形態に係るＭＥＭＳ素子の他の例を示す平面概略図である。
【図２６】本発明の応用例に係るＭＥＭＳ装置の一例を示す概略図である。
【符号の説明】
【００６４】
１０  基板
１２  下地層
１３  保護膜
１４  固定電極
１６  アンカー
１８  第１の絶縁膜
２２  可動電極
２４  駆動層
２６  第２の絶縁膜
２８  空隙
３０  下部電極
３２  圧電膜
３４  上部電極
４０、４０ａ、４０ｂ  梁
４０ｃ  第１の梁
４０ｄ  第２の梁
４０ｅ  第３の梁
４２  固定部
４４  作用部
１２８  犠牲層
【図１】
2007125626.tif 000003
【図２】
2007125626.tif 000004
【図３】
2007125626.tif 000005
【図４】
2007125626.tif 000006
【図５】
2007125626.tif 000007
【図６】
2007125626.tif 000008
【図７】
2007125626.tif 000009
【図８】
2007125626.tif 000010
【図９】
2007125626.tif 000011
【図１０】
2007125626.tif 000012
【図１１】
2007125626.tif 000013
【図１２】
2007125626.tif 000014
【図１３】
2007125626.tif 000015
【図１４】
2007125626.tif 000016
【図１５】
2007125626.tif 000017
【図１６】
2007125626.tif 000018
【図１７】
2007125626.tif 000019
【図１８】
2007125626.tif 000020
【図１９】
2007125626.tif 000021
【図２０】
2007125626.tif 000022
【図２１】
2007125626.tif 000023
【図２２】
2007125626.tif 000024
【図２３】
2007125626.tif 000025
【図２４】
2007125626.tif 000026
【図２５】
2007125626.tif 000027
【図２６】
2007125626.tif 000028