(57)【要約】【課題】レーダの性能を向上させるため、電圧の立ち上がり時間が早くしかもスイッチング効率のよいパルス電源装置を提供すること。【解決手段】  フルブリッジコンバータ１１と、このフルブリッジコンバータ１１をドライブするドライブ回路１２と、フルブリッジコンバータ１１の出力電圧を検出する出力電圧検出回路１３とこの出力電圧検出値をフィードバックして最適なＰＷＭ制御を行う電源制御部１４から構成され、電圧が立ち上がった後には、動作周波数を落とすためセレクタ３８を源発振回路３６からＮ分周回路３７へディレイ回路４３で一定の時間を経過した後に切り替え、安定な直流電源として動作させる。【選択図】図１
2007189799.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数とこの第１の周波数より低い第２の周波数で動作する電源と、
電源投入から所定時間経過までは前記第１の周波数によりスイッチング制御され、所定時間経過後には前記第２の周波数によりスイッチング制御されるスイッチと、
を備えることを特徴とするパルス電源装置。
【請求項２】
パルス電源と、
このパルス電源を駆動するドライブ回路と、
このドライブ回路を制御するパルス電源制御部と、
前記パルス電源の出力電圧を検出する出力電圧検出部を備え、
前記パルス電源制御部は、
第１の周波数で発振する第１の発振源と、
第１の発振源の周波数より低い発振周波数を有する第２の発振源と、
前記第１の発振源の出力から前記第２の発振源の出力に切り替えるスイッチと、
前記出力電圧検出部の出力電圧が所定の電圧になるように前記ドライブ回路を制御する電圧制御部と、
前記出力電圧検出部の検出電圧を判定する電圧判定部と、
この電圧判定部の出力を遅延し前記スイッチを制御する遅延回路と、
を備えることを特徴とするパルス電源装置。
【請求項３】
前記電圧制御部は、パルス幅を変えて前記ドライブ回路を制御するパルス幅変調制御部であることを特徴とする請求項２記載のパルス電源装置。
【請求項４】
前記パルス電源は、フルブリッジコンバータであることを特徴とする請求項２又は３記載のパルス電源装置。
【請求項５】
前記第２の発振源は、前記第１の発振源の発振出力を分周する分周器であることを特徴とする請求項２乃至４のいずれか１記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス電源の高安定化に関し、特にレーダの送信用モジュールに安定したパルス電圧を与えるパルス電源装置に関する。
【背景技術】
【０００２】
従来、大容量のパルス電源装置は、コンデンサを切り替えて使用するコンデンサバンク方式か、パルス幅変調(以下PWM)されたパルス信号を整流して使用するパルス駆動方式によるものが一般的である。しかしそのどちらにおいても、出力電圧や負荷の大きさ、パルス周期の違いにより特性が変動するので、レーダ送信モジュールにパルス電圧を印加する場合、そのパルス毎に電圧が変動するような問題が生じる。また短いパルス幅で変調して電圧の立ち上がり特性の良好な長いパルスを発生することはスイッチング損失の観点から困難となり、従来のパルス電源をレーダ送信モジュール等に使用した場合、レーダとしての性能を向上できないといった問題がある。
【０００３】
このような、パルス電源を安定化する方法として特許文献１に記載の安定化方法が知られている。この安定化方法は、レーダ用電源ではなく銅蒸気レーザやエキシマレーザなどの大電流のパルスレーザにおいて、大電流のパルス電流を電源電圧変動に対して高速に安定化してオーバーシュート等の特性劣化を回避するものである。したがって電流が安定化されるという一定の効果はあるが、本質的にレーダ用パルス電源の問題点を解決するものではなかった。
【特許文献１】特許第３３７２８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、従来のパルス電源の上記問題点に鑑みてなされたもので、その目的とするところは、レーダの性能を向上させるため、電圧の立ち上がり時間が早くしかもスイッチング効率のよいパルス電源装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の請求項１によれば、第１の周波数とこの第１の周波数より低い第２の周波数で動作する電源と、電源投入から所定時間経過までは前記第１の周波数によりスイッチング制御され、所定時間経過後には前記第２の周波数によりスイッチング制御されるスイッチと、を備えることを特徴とするパルス電源装置を提供する。
【０００６】
また、本発明の請求項２によれば、パルス電源と、このパルス電源を駆動するドライブ回路と、このドライブ回路を制御するパルス電源制御部と、前記パルス電源の出力電圧を検出する出力電圧検出部を備え、前記パルス電源制御部は、第１の周波数で発振する第１の発振源と、第１の発振源の周波数より低い発振周波数を有する第２の発振源と、前記第１の発振源の出力から前記第２の発振源の出力に切り替えるスイッチと、前記出力電圧検出部の出力電圧が所定の電圧になるように前記ドライブ回路を制御する電圧制御部と、前記出力電圧検出部の検出電圧を判定する電圧判定部と、この電圧判定部の出力を遅延し前記スイッチを制御する遅延回路と、を備えることを特徴とするパルス電源装置を提供する。
【発明の効果】
【０００７】
本発明によれば、最初はパルス電源の発振周波数を高くするので、パルス電圧の立ち上がり時間が早くなり、レーダのRF注入タイミングまでの余分な時間が少なくなる。また、パルス電源の発振周波数を低い方に切り替えることにより、長いパルスの場合にもスイッチング効率を低下させることがない。これにより、レーダ装置の電力が軽減されるばかりでなく、電源の発熱、負荷となるRF素子の発熱も軽減することができる効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態につき詳細に説明する。図１は本発明の一実施形態におけるパルス電源装置の回路構成を表す。この実施形態のパルス電源回路は、フルブリッジコンバータ１１と、このフルブリッジコンバータ１１をドライブするドライブ回路１２と、フルブリッジコンバータ１１の出力電圧を検出する出力電圧検出回路１３と、この出力電圧検出回路１３の出力値をフィードバックして最適なＰＷＭ制御を行うパルス電源制御部１４とから構成される。
【０００９】
フルブリッジコンバータ１１の１次側は、定電圧源２１とフルブリッジコンバータ１１のスイッチング電流が上流に漏れることを抑制するチョークコイル２２と、スイッチング電流を流すコンデンサ２３と、フルブリッジコンバータ１１のメイン回路を形成するスイッチング素子２４，２５，２６，２７から構成される。伝送用トランス２８を介して、２次側は、整流回路ダイオード２９，３０，３１，３２と、整流回路チョークコイル３３と、整流回路用コンデンサ３４とにより構成される。さらに、出力にはレーダ用送受信モジュール３５が接続される。
【００１０】
また、フルブリッジコンバータ１１のメイン回路を形成するスイッチング素子２４〜２７(Ｓ１〜Ｓ４)を駆動するドライブ回路１２は、パルス電源制御回路１４からの制御信号により動作する。
【００１１】
パルス電源制御部１４は、基本となる周波数で発振する源発振回路３６と、その基本周波数出力の分周を行うＮ分周回路３７と、源発振回路３６出力の源発振周波数出力かＮ分周周波数出力のいずれかを選択するセレクタ３８と、このセレクタ３８から供給された周波数で動作するＰＷＭ回路３９が接続され、パルス電源制御部１４において制御目標とすべき電圧をＰＷＭ回路３９に指示するための電圧設定部４０と、出力電圧検出部１３のフィードバック信号を増幅するオペアンプ４１と、出力電圧検出部１３の信号を判定する電圧判定回路４２と、この電圧判定回路４２の出力を受け、セレクタ３８の切替信号の判定を行う、パルス電源の出力応答速度を考慮して設定されたディレイ回路４３とから構成されている。
【００１２】
次に図面を参照しながらこの実施形態の動作について説明する。図２は本発明のこの実施形態におけるパルス電源回路の動作を説明するために回路の主要な出力や動作状態を示したものである。本発明の動作の骨子は以下の通りである。
【００１３】
パルス電源の動作周波数を上げると、立ち上がりの早い電圧を負荷に供給できる。動作周波数を上げるとレーダ用のパルス電圧の起動特性が向上する。しかし、動作周波数を上げるとスイッチング損失が周波数に比例して増加する。スイッチング損失を下げる工夫を行ってもスイッチング素子のドライブ電力などを完全になくすことはできない。それゆえ、本発明においては、電圧が立ち上がった後に、安定な直流電源として動作するように動作周波数を落とす。そのために一定の時間を経過した時点で高い周波数から低い周波数に切り替える制御回路を備える。
【００１４】
フルブリッジコンバータ１１は、電力を伝送すると共に出力を安定することができる。パルス電源を高速で起動したいときには、例えば１０ＭＨｚの源発振周波数でコンバータを動作させる。この発振周波数は高いほど電源の立ち上がりが早く、かつ使用しているチョークコイルやコンデンサを小型化することが可能である。しかしながら、発振周波数を大きくすると、スイッチング損失が増大して電源としての効率が落ちてしまう。
【００１５】
そこで、出力電圧検出部１３の出力電圧が設定値になったときには、源発振回路３６からＮ分周回路３７へとセレクタ３８で切り替え、例えば、Ｎ＝１０とした場合には分周回路３７の発振周波数を１／１０の１ＭＨｚにする。フルブリッジコンバータ１１に印加する動作周波数が下がることで半導体のスイッチ損失が下がり、長パルス動作時には効率を上げることができる。
【００１６】
レーダに必要なパルス幅を生成するパルス電源の動作は、図２(a)に示すＯＮ／ＯＦＦ信号のタイミングで決定される。電源が動作開始した直後は、フルブリッジコンバータ１１は、電圧設定部４０の設定値に近づくように動作している。このとき、すなわち図２(b)のセレクタＡに示す時間では、セレクタ３８によって源発振回路３６を選択しており、フルブリヅジコンバータ１１の動作周波数は、図２(c)のトランス、源発振の部分で示すように、１０ＭＨｚの高い周波数でスイッチングを繰り返している。
【００１７】
それゆえ、フルブリッジコンバータ１１は時間単位の電力を早く送ることができるので、電源の出力電圧Eoはきめ細かなスイッチング動作ですばやく且つ滑らかに起動する。
【００１８】
その後、電圧判定回路４２は出力電圧検出回路１３で検出された電源の出力電圧Eoが、電圧設定部４０の値に近くなった時、セレクタ３８をＮ分周側を選択するように信号を出す。このとき、ディレイ回路４３によってスイッチング周波数の切り替えを時間調整できるので、オーバーシュートやアンダーシュートの少ない、細やかなスイッチング動作で出力電圧の安定性が継続される(図２(d))。
【００１９】
セレクタ３８によりＮ分周された遅いスイッチング周波数が選択されると、フルブリッジコンバータ１１の動作回数が減るのでスイッチング損失が低減され、効率の良い電源動作で出力電圧Eoが得られる。
【００２０】
このように、立ち上がりの部分では周波数の高い源発振を用いてスイッチング出力電圧の立ち上がり時間と収束を早くし、出力電圧が平坦に近い部分ではＮ分周周波数を用いることによりスイッチング周波数を遅くしてスイッチング損失やスイッチのドライブ損失を低減し、電源の効率がよくなるように動作させることが可能となる。
【００２１】
以上述べたように、このように構成された本発明の実施形態に係るパルス電源装置によれば、立ち上がりの早い電源が達成できるので、パルス電圧の起動時間が早くなり、レーダのRF注入タイミングまでの余分な時間が少なくなる。また、パルス電源の発振周波数を切り替えることにより、長いパルスの場合にもスイッチング効率を低下させることがない。これにより、レーダ装置の電力が軽減されるばかりでなく、電源の発熱、負荷となるRF素子の発熱も軽減することができる。
【００２２】
本発明は前記実施形態に限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。例えば、実施形態では絶縁型のフルブリッジコンバータを例として挙げたが、非絶縁のコンバータやフライバック型のコンバータも本発明に適用可能である。また、上記実施形態では、電源に出力電圧が一定になるように、パルス幅変調によりドライブ回路を制御したが、他の方法によって制御してもよい。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施例におけるパルス電源装置の回路構成図である。
【図２】本発明の一実施例におけるパルス電源装置の動作を説明する図である。
【符号の説明】
【００２４】
１１…フルブリッジコンバータ、
１２…ドライブ回路、
１３…出力電圧検出回路、
１４…パルス電源制御部、
２１…定電圧源、
２２…チョークコイル、
２３…コンデンサ、
２４，２５，２６、２７…スイッチング素子、
２８…伝送用トランス、
２９，３０，３１，３２…整流ダイオード、
３３…整流回路用チョークコイル、
３４…整流回路用コンデンサ、
３５…レーダ用送受信モジュール、
３６…源発振回路、
３７…N分周回路、
３８…セレクタ、
３９…ＰＷＭ回路、
４０…電圧設定部、
４１…オペアンプ、
４２…電圧判定回路、
４３…ディレイ回路。
【図１】
2007189799.tif 000003
【図２】
2007189799.tif 000004