(57)【要約】【課題】横電界方式で駆動され、ＣＯＧ技術で他の電子部品が実装される液晶表示装置において、ＣＯＧ技術の高密度化を可能とすることである。【解決手段】液晶表示装置の表示パネル１４は、表示部１６と、水平ドライバＬＳＩ３０が接続される接続端子部１８とを有する。表示部１６の下側の透明パネル基板４０は、下ガラス基板１００の上に、バッファ層１０２、ＴＦＴ形成層１１０、画素電極層１６０、中間絶縁層１７０、スリット１８９を有する共通電極層１８０等が順次積層される。接続端子部１８においては、接続配線１４０，１４１，１４２が配置され、その上に中間導電体層が配置される。中間導電体層は、画素電極層１６０と同じ工程で形成される第１導電体層１６２，１６４と、共通電極層１８０と同じ工程で形成される第２導電体層１８１とが、隣接する接続配線の間で交互に配置される。【選択図】図２
2007248903.tif 000002
【特許請求の範囲】
【請求項１】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極層と共通電極層とを中間絶縁層を挟んで配置し、前記画素電極層と前記共通電極層との間の電界で前記液晶を駆動して表示する表示部と、表示部の周辺において別の電子部品を接続するために整列配置された複数の端子部とを有する液晶表示装置であって、
前記端子部のそれぞれは、
前記表示部と接続され、導電体で形成された接続配線と、
前記接続配線を覆う配線保護膜層と、
前記端子部の部分に設けられた前記配線保護膜層の開口部と、
前記開口部において前記接続配線を覆う中間導電体層と、
を含み、
前記中間導電体層に、前記端子部の少なくとも１つは前記画素電極層と同じ工程で形成された第１導電体層を用い、他の端子部の少なくとも１つは前記共通電極層と同じ工程で形成された第２導電体層を用いることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
隣接する前記端子部の間では、前記第１導電体層と、前記第２導電体層とを交互に用いることを特徴とする液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置において、
前記端子部の前記第１導電体層と、前記端子部の前記第２導電体層とは、前記中間絶縁層と同じ工程で形成された絶縁層で分離されていることを特徴とする液晶表示装置。
【請求項４】
請求項３に記載の液晶表示装置において、
前記隣接する端子部の間では、前記第１導電体層と前記第２導電体層の平面配置における最小間隔は、同一導電体を平面的に配置するときに用いられる最小間隔よりも短いことを特徴とする液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置において、
前記画素電極層及び前記共通電極層は、ＩＴＯ層であることを特徴とする液晶表示装置。
【請求項６】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極層と共通電極層とを絶縁層を挟んで配置し、前記画素電極層と前記共通電極層との間の電界で前記液晶を駆動する表示部と、表示部の周辺において別の電子部品を接続するために整列配置された複数の端子部とを有する液晶表示装置の製造方法であって、
前記複数の端子部の一部の端子部において前記表示部と接続される接続配線上に積層して配置される第１導電体層と、前記表示部の前記画素電極層とを同一工程で形成する第１導電体形成工程と、
前記複数の端子部の他の一部の端子部において前記表示部と接続される接続配線上に積層して配置される第２導電体層と、前記表示部の前記共通電極層とを同一工程で形成する第２導電体形成工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項７】
請求項７に記載の液晶表示装置において、
前記第１導電体層と、前記第２導電体層とを分離する絶縁層と、前記中間絶縁層とを同一工程で形成する絶縁層形成工程を含むことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び液晶表示装置の製造方法に係り、特に、互いに対向する一対の基板間に液晶が挟持される表示部において液晶が共通電極と画素電極とで発生する電界により駆動され、表示部の周辺において別の電子部品が接続される液晶表示装置及び液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
一般に、テレビ、グラフィックディスプレイ等の表示装置を構成する液晶表示装置には、主としてアクティブマトリクス型で、縦電界により駆動される方式が用いられる。すなわち、この方式の液晶表示装置は、透明な一対のガラス基板と、このガラス基板の間に封入された液晶とから構成され、このガラス基板のうち、少なくとも一つのガラス基板には、薄膜トランジスタと画素電極が形成され、他方のガラス基板にはカラーフィルタと共通電極が形成される。そして、液晶は、駆動回路によって、一方側のガラス基板上の画素電極と、他方側のガラス基板上の共通電極との間に発生する電界、すなわち、ガラス基板の面内方向を横方向として、これに垂直な縦方向の電界によって駆動される。
【０００３】
液晶表示装置については、高精細化、小型化、そして広視野角化が要求される。これらの要求に対し、本発明は、２つの技術分野が融合して関係する。１つは、広視野角に関する横電界駆動方式であり、他の１つは小型化のためのＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術である。
【０００４】
最初に横電界駆動方式について説明する。近年、広視野角化を図る手段の１つとして、ガラス基板に対して面内方向の電界、すなわち横電界を発生させ、この横電界で液晶分子を基板に平行な面内で回転させることで透過率を変化させる光スイッチング機能を持たせる方式の技術が実用化されている。
【０００５】
例えば、特許文献１では、ガラス基板の面に平行な平行場を利用したＩＰＳモード（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ  Ｍｏｄｅ）の液晶表示素子について述べられており、また、特許文献２では、ＩＰＳ技術をさらに改良したＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）技術を用いて開口率を向上させる液晶表示装置が述べられている。ここで、ＦＦＳ技術では、共通電極の上に中間絶縁層を介して画素電極を配置し、画素電極にスリットを設け、そのスリットを利用することで、画素電極と共通電極との間の電界を発生させている。この電界は、横方向電界と共に電極の縁の近傍で基板に垂直な方向にも強い電界成分を有しており、このことで、電極上方に位置する液晶分子も駆動することができる。したがって、透明電極を用いれば、電極部分も表示に寄与させることができて、開口率が向上することになる。なお、画素電極と共通電極とを逆の配置にしてもよい。
【０００６】
次にＣＯＧ技術について説明する。アクティブマトリクス型の液晶表示装置では、外部から映像信号としてのデータ信号を受け入れ、これを各画素に供給する。このために液晶表示パネルの平面上において水平方向のゲートラインと垂直方向のデータラインを設け、データラインの映像信号を供給しつつ、対応するゲートラインによって該当する画素を選択して、各画素へのデータ信号の供給を制御する。したがってデータラインへのデータ信号の供給と、ゲートラインの選択とを制御する必要があり、そのために水平ドライバ及び垂直ドライバが設けられる。これらのドライバは、液晶表示パネル内に作り込むこともできるが、一般的に水平ドライバは１水平走査期間内においてデータ信号を各列のデータラインに供給する動作を制御する必要から、比較的高速の信号処理が要求され、液晶表示パネルとは別の集積回路を用いることも多い。ここで水平ドライバを液晶表示パネルのガラス基板上に実装する技術としてＣＯＧ技術が用いられる。
【０００７】
ＣＯＧ技術は、ガラス基板上に配置された接続配線と、電子部品の接続端子とを接続する技術である。例えば、異方性導電フィルム（ＡＣＦ）を接続配線と接続端子との間に配置して押さえることで接続することができる。この場合に、接続配線を保護する絶縁膜にコンタクトホールを開け、そのコンタクトホールを含めて透明導電膜を形成し、この透明導電膜を中間導電体層として利用し、接続配線−透明導電膜−ＡＣＦ−接続端子の構造で接続することが行われる。この透明導電膜は、画素電極や共通電極に用いられるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等と同じものが用いられる。例えば特許文献３には端子部に透明導電膜を利用することが述べられている。
【０００８】
【特許文献１】特開平１０−６２７６７号公報
【特許文献２】特開２００２−２９６６１１号公報
【特許文献３】特開平６−１８０４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、横電界方式を用いることは、液晶表示装置において広視野角化等を実現することができるので、有用である。このような横電界方式の液晶表示装置を実現する過程で、その特質を生かした新しい構造が可能であることが分かってきている。
【００１０】
例えば、ＣＯＧ技術において、隣接する端子部の間の間隔は、同一導体層を配置する際に短絡しないように最小寸法が定められる。したがって、従来技術では、端子部における隣接する接続配線パターンの間の間隔、あるいは隣接する透明導電膜パターンの間の間隔によって、ＣＯＧの端子部の間の最小寸法が定まっている。ところで、横電界方式では、中間絶縁膜を介して画素電極層と共通電極層とが配置され、これらはいずれも透明導電膜層である。したがって、従来技術に比べ、透明導電膜層の利用の自由度が増し、これによってＣＯＧ技術の実装の高密度化が期待される。
【００１１】
本発明の目的は、横電界方式で駆動され、ＣＯＧ技術で他の電子部品が実装される液晶表示装置において、透明導電膜層の利用の自由度を増すことができる液晶表示装置及び液晶表示装置の製造方法を提供することである。他の目的は、横電界方式で駆動され、ＣＯＧ技術で他の電子部品が実装される液晶表示装置において、ＣＯＧ技術の実装の高密度化を可能とする液晶表示装置及び液晶表示装置の製造方法を提供することである。また、他の目的は、横電界方式で駆動され、ＣＯＧ技術で他の電子部品が実装される液晶表示装置において、小型化を図ることができる液晶表示装置及び液晶表示装置の製造方法を提供することである。以下の手段は、上記目的の少なくとも１つに貢献する。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示装置は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極層と共通電極層とを中間絶縁層を挟んで配置し、前記画素電極層と前記共通電極層との間の電界で前記液晶を駆動して表示する表示部と、表示部の周辺において別の電子部品を接続するために整列配置された複数の端子部とを有する液晶表示装置であって、前記端子部のそれぞれは、前記表示部と接続され、導電体で形成された接続配線と、前記接続配線を覆う配線保護膜層と、前記端子部の部分に設けられた前記配線保護膜層の開口部と、前記開口部において前記接続配線を覆う中間導電体層と、を含み、前記中間導電体層に、前記端子部の少なくとも１つは前記画素電極層と同じ工程で形成された第１導電体層を用い、他の端子部の少なくとも１つは前記共通電極層と同じ工程で形成された第２導電体層を用いることを特徴とする。
【００１３】
また、本発明に係る液晶表示装置において、隣接する前記端子部の間では、前記第１導電体層と、前記第２導電体層とを交互に用いることが好ましい。
【００１４】
また、本発明に係る液晶表示装置において、前記端子部の前記第１導電体層と、前記端子部の前記第２導電体層とは、前記中間絶縁層と同じ工程で形成された絶縁層で分離されていることが好ましい。
【００１５】
また、本発明に係る液晶表示装置において、前記隣接する端子部の間では、前記第１導電体層と前記第２導電体層の平面配置における最小間隔は、同一導電体を平面的に配置するときに用いられる最小間隔よりも短いことが好ましい。
【００１６】
また、本発明に係る液晶表示装置において、前記画素電極層及び前記共通電極層は、ＩＴＯ層であることが好ましい。
【００１７】
また、本発明に係る液晶表示装置の製造方法は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極層と共通電極層とを絶縁層を挟んで配置し、前記画素電極層と前記共通電極層との間の電界で前記液晶を駆動する表示部と、表示部の周辺において別の電子部品を接続するために整列配置された複数の端子部とを有する液晶表示装置の製造方法であって、前記複数の端子部の一部の端子部において前記表示部と接続される接続配線上に積層して配置される第１導電体層と、前記表示部の前記画素電極層とを同一工程で形成する第１導電体形成工程と、前記複数の端子部の他の一部の端子部において前記表示部と接続される接続配線上に積層して配置される第２導電体層と、前記表示部の前記共通電極層とを同一工程で形成する第２導電体形成工程と、を含むことを特徴とする。
【００１８】
また、本発明に係る液晶表示装置において、前記第１導電体層と、前記第２導電体層とを分離する絶縁層と、前記中間絶縁層とを同一工程で形成する絶縁層形成工程を含むことが好ましい。
【発明の効果】
【００１９】
上記構成により、液晶表示装置の端子部の少なくとも１つは、中間導電体層に画素電極層と同じ工程で形成された第１導電体層を用い、他の端子部の少なくとも１つは共通電極層と同じ工程で形成された第２導電体層を用いる。したがって、画素電極層及び表示電極層を透明導電膜層とするとき、端子部における透明導電膜層の選択の自由度が増す。
【００２０】
また、隣接する前記端子部の間では、前記第１導電体層と、前記第２導電体層とを交互に用いる。第１導電体層と第２導電体層とは、異なる工程で形成されるので、その間に絶縁膜を配置でき、立体的に分離することができ、これにより端子部における中間導電体層の間の平面的な最小寸法の制限がなくなる。したがって、ＣＯＧ技術における高密度化が可能となり、液晶表示装置の小型化を図ることができる。
【００２１】
また、前記端子部の前記第１導電体層と、前記端子部の前記第２導電体層とは、前記中間絶縁層と同じ工程で形成された絶縁層で分離されているので、工程が簡単になるうえ、端子部における中間導電体層の間を立体的に分離することで端子部における中間導電体層の間の平面的な最小寸法の制限がなくなる。したがって、ＣＯＧ技術における高密度化が可能となり、液晶表示装置の小型化を図ることができる。
【００２２】
また、隣接する端子部の間では、前記第１導電体層と前記第２導電体層の平面配置における最小間隔は、同一導電体を平面的に配置するときに用いられる最小間隔よりも短い。したがって、ＣＯＧ技術における高密度化が可能となり、液晶表示装置の小型化を図ることができる。
【００２３】
また、画素電極層及び共通電極層は、ＩＴＯ層である。透明導電膜層としてはＩＴＯ層のほかにＩＺＯ層（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等があるが、材料の違いにより、ＩＴＯ層の方が実装性に優れていることが認められる。したがって、よりよい実装を行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下に図面を用いて、本発明に係る実施の形態につき、詳細に説明する。以下において、液晶表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス方式で、ＦＦＳ技術を用いるとしてものとして説明するが、液晶が第１電極と第２電極とで発生する駆動電界により駆動され、駆動電界の経路に絶縁層を有する液晶表示装置であれば、以下の実施形態を変形することで一般的に実施することができる。例えば、スイッチング素子として、ＴＦＴ以外のスイッチング素子、例えばダイオード素子等を用いるものであってもよい。また、以下で説明する寸法等は一例であって、それ以外の寸法等であってもよい。
【００２５】
アクティブマトリクス方式の液晶表示パネルは、周知のように、液晶を挟む２枚の透明パネル基板の一方側の基板上に、複数本のゲートラインと複数本のデータラインとが縦横に配置され、これらのラインで区画される格子のそれぞれに各画素が配置される。そして各画素のＴＦＴ素子のゲート端子はいずれかのゲートラインに、ドレイン端子はいずれかのデータラインに、ソース端子は、各画素に設けられる画素電極に、それぞれ接続される。ＦＦＳ方式においてもこの構造は同じであるが、さらに共通電位を各画素に供給するためにコモンラインが配置される。
【００２６】
図１は、ＦＦＳ方式液晶表示装置１０の構成模式図である。液晶表示装置１０は、表示制御部１２と、表示パネル１４等から構成される。表示制御部１２は、表示パネル１４に所望の表示をさせるための制御を行う機能を有する回路である。表示パネル１４は、一対の透明パネル基板の間に液晶を挟みこんで封止した表示部１６と、その周辺の要素とからなる。表示部１６の周辺要素としては、水平ドライバＬＳＩ３０が実装される接続端子部１８と、垂直ドライバ回路２０等がある。
【００２７】
表示部１６は、垂直ドライバ回路２０によって選択され、図１において水平方向に配置される複数のゲートライン２２と、水平ドライバＬＳＩ３０によってデータ信号が供給され、図１において垂直方向に配置される複数のデータライン２４と、各ゲートラインと各データラインとによって特定されてデータ信号が供給されるマトリクス状に配置される複数の画素２３を含んで構成される。
【００２８】
各ゲートライン２２は垂直ドライバ回路２０にそれぞれ接続され、各データライン２４は接続端子部１８を介して水平ドライバＬＳＩ３０に接続される。表示制御部１２は、水平ドライバＬＳＩ３０と、垂直ドライバ回路２０に接続され、また、コモンライン２６を介し表示パネル１４に共通電位を供給する。
【００２９】
このような構造において、特定のゲートライン２２と特定のデータライン２４とを選択し、そのゲートライン２２にＴＦＴのオン信号を、そのデータライン２４に画像データ信号を与えることで、そのゲートライン２２とそのデータライン２４との交点にある画素２３のＴＦＴがオンし、データライン２４が接続されるドレイン端子と、画素電極に接続されるソース端子とが導通して、画素電極に画像信号であるデータ信号が与えられる。コモンライン２６は、全画素を覆うように配置され、スリットを有する共通電極層に接続されるので、このスリットを利用して共通電極層と各画素電極とのあいだに生成される横電界によって、液晶が駆動されることになる。
【００３０】
図２は、表示部１６と接続端子部１８とを示す表示パネル１４の概略断面図である。ここで表示部１６には、１画素に相当する断面図が示され、また接続端子部１８には、水平ドライバＬＳＩ３０の各端子３２と、表示パネル１４側の各データラインの接続配線１４０，１４１，１４２とを接続する端子部１９の断面図が示されている。
【００３１】
図２に示されるように、下側の透明パネル基板４０の表示部１６においては、下ガラス基板１００の上に、バッファ層１０２、ＴＦＴ形成層１１０、画素電極層１６０、中間絶縁層１７０、スリット１８９を有する共通電極層１８０、配向膜１９０等が順次積層される。また、上側の透明パネル基板５０には、上ガラス基板５２の上に、カラーフィルタ５４、配向膜５６等が積層される。そして、下側の透明パネル基板４０と上側の透明パネル基板５０とがシール部材６２を介して積層される。液晶６０は、シール部材６２によってシールされた空間の中に、対向する配向膜１９０，５６の間に封止されて配置される。この積層形態は、一例であって、それ以外の積層要素を含んでもよく、また積層順序を液晶表示の方式あるいは用途に応じ変更してもよい。
【００３２】
図２に示されるように、下側の透明パネル基板４０は上側の透明パネル基板５０よりも大きく、その張出部に接続端子部１８が配置される。接続端子部１８は、表示部１６の複数のデータラインがそれぞれ延ばされて配置された接続配線１４０，１４１，１４２等と、接続配線１４０，１４１，１４２等の上に積層して配置される中間導電体層と、ＡＣＦ３４とを含んで構成される。図２では、３つの隣接する接続配線１４０，１４１，１４２に、それぞれ、第１導電体層１６２、第２導電体層１８１、第１導電体層１６４が積層される様子が示される。後述するように、第１導電体層１６２，１６４は、画素電極層１６０と同一の工程で形成され、第２導電体層１８１は、共通電極層１８０と同一の工程で形成される。このようにして、水平ドライバＬＳＩ３０の各端子３２−ＡＣＦ３４−中間導電体層−各データラインの接続端子の構造によって、水平ドライバＬＳＩ３０の各端子３２と各データラインとがＣＯＧ技術により接続され、水平ドライバＬＳＩ３０から各データラインに画像信号であるデータ信号が供給される。
【００３３】
図３は、下側の透明パネル基板４０について、表示部１６と接続端子部１８についての詳細断面図である。ここでは、代表的に１つの画素についての断面図と、２つの隣接する端子部についての詳細断面図を示してある。積層される絶縁膜等の段差は省略し、いずれの絶縁膜も、表面は平坦として図示してある。
【００３４】
図３の下側の透明パネル基板４０において、下ガラス基板１００は、液晶パネル用に適した成分と温度特性等を有するガラス板である。下ガラス基板１００とＴＦＴ形成層１１０との間のバッファ層１０２は、下ガラス基板１００上に半導体層１１２を含むＴＦＴ形成層１１０を密着性よく形成し、不純物の拡散を防止する等のために設けられる。バッファ層１０２としては、酸化膜（ＳｉＯ２）と窒化膜（ＳｉＮｘ）とを積層した複合絶縁膜を用いることができる。
【００３５】
バッファ層１０２の上に形成されるＴＦＴ形成層１１０は、画素ごとにＴＦＴ素子を作りこむための半導体層１１２及びゲート絶縁膜層１１４等からなる。半導体層１１２は、プラズマＣＶＤ技術等でアモルファスシリコン膜を成膜し、これをレーザ技術等で結晶化させていわゆる低温ポリシリコンとし、適当な形状にパターン化してポリシリコンアイランドとし、これに適当なマスクを用いて、ＴＦＴのソース・ドレインに適当な不純物がドーピングされたものを用いることができる。半導体層１１２としては、低温ポリシリコン層の他に、高温ポリシリコン層、あるいはアモルファスシリコン層を用いてもよい。
【００３６】
ゲート絶縁膜層１１４は、半導体層１１２の上に成膜される絶縁膜で、特にＴＦＴ素子においては、ゲート電極−ゲート絶縁膜−キャリア領域のＭＩＳ構造を構成する要素でもある。ゲート絶縁膜層１１４は下ガラス基板１００の全面に渡って成膜されるので、接続端子部１８のバッファ層１０２の上にも形成される。かかるゲート絶縁膜層１１４は、ＣＶＤ法等による酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等を用いることができる。
【００３７】
ゲート絶縁膜層１１４の上のモリブデン（Ｍｏ）層は、所定のパターンにエッチングされ、ゲートライン２２、コモンライン２６、そして接続端子部１８における下部接続配線１２６，１２７として形成される。ゲートライン２２は、半導体層１１２の上ではゲート電極として機能する。かかるモリブデン層は、スパッタ法によって成膜したものを用いることができる。
【００３８】
層間絶縁層１２８は、モリブデン層と、次の配線層との間を絶縁する機能を有する絶縁膜である。かかる層間絶縁層１２８としては、プラズマＣＶＤ法による酸化膜、窒化膜、あるいはそれらを組み合わせた複合絶縁膜を用いることができる。層間絶縁層１２８も、下ガラス基板１００の全面に渡って成膜される。
【００３９】
層間絶縁層１２８にはコンタクトホールが開けられる。すなわち、ＴＦＴ素子のソース及びドレインに対応する箇所、コモンラインに対応する箇所、接続端子部１８における下部接続配線１２６，１２７に対応する箇所にコンタクトホールが開けられる。図３では、ＴＦＴ素子のドレインに対応する箇所のコンタクトホール１２９にのみ符号を付した。
【００４０】
その後に成膜される配線層は、層間絶縁層１２８上にソース端子１３０、データライン２４、コモン端子１３４、接続端子部１８における上部接続配線１３６，１３７を形成するための導電体層である。この配線層は、層間絶縁層１２８に開けられたコンタクトホールを通して、ＴＦＴ素子のソース及びドレインに対応する箇所、コモンラインに対応する箇所、接続端子部１８における下部接続配線１２６，１２７に対応する箇所にそれぞれ接続される。その後所定のパターンに形成され、上記のように、ソース端子１３０、データライン２４、コモン端子１３４、接続端子部１８における上部接続配線１３６，１３７に分離される。ここでドレインをデータライン２４に接続されるものとしたが、ＴＦＴ素子においてドレインとソースは互換性があるので、データライン２４に接続される方をソースと呼ぶことにしてもよい。
【００４１】
ただし、上部接続配線１３６，１３７は、それぞれ対応するデータライン２４の延長であるので、その限りにおいては、各データライン２４が、その延長された端部においてそれぞれ上部接続配線１３６，１３７となる。そして、接続端子部１８においては、下部接続配線１２６，１２７とこの上部接続配線１３６，１３７とが積層されて、２層構造の接続配線１４０，１４１となる。
【００４２】
かかる配線層にはスパッタ法によって積層された、モリブデン（Ｍｏ）／アルミニウム−ネオジウム（Ａｌ−Ｎｄ）／モリブデン（Ｍｏ）層を用いることができる。この他に、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）層を用いてもよく、また、これらの積層膜を構成する材料の単層、あるいは二層、四層の導電体膜を用いてもよい。
【００４３】
配線層の上に成膜される保護膜層１５０は、ソース端子１３０、データライン２４、コモン端子１３４、接続端子部１８における上部接続配線１３６，１３７を保護するための絶縁膜で、配線保護層としての機能を有する。特に接続端子部１８においては次の平坦化膜１５２が除去されるので、この保護膜層１５０が、接続配線１４０，１４１を覆う配線保護層となる。したがって、後の工程で接続配線１４０の上に第１導電体層１６２が、そして接続配線１４１の上に第２導電体層１８１がそれぞれ形成されるに先立って、保護膜層１５０が開口される。かかる保護膜層１５０としては、窒化膜（ＳｉＮｘ）等を用いることができる。
【００４４】
平坦化膜１５２は、これまでの工程で凹凸ができた表面を平坦にするために保護膜層１５０の上に成膜される絶縁膜である。かかる平坦化膜１５２としては、スピンコート法を用いて成膜される有機膜、例えばアクリル樹脂膜を用いることができる。平坦化膜１５２は、有機膜であるので、酸化膜や窒化膜、それらの複合絶縁膜等の無機膜に比較すると軟らかく、また耐熱温度が低い。平坦化膜１５２は、ソース端子１３０に対応するところにコンタクトホール１５３が開けられる。また接続端子部１８においては、平坦化膜１５２は除去される。
【００４５】
平坦化膜１５２の上に成膜されるＩＴＯ層は、適当なパターン化によって、表示部１６における各画素において画素電極層１６０として機能し、接続端子部１８においては、接続配線１４０の上にあらかじめ開けられた開口を覆って積層される第１導電体層１６２として機能する。画素電極層１６０は、平坦化膜１５２に開けられたコンタクトホールを覆って、ソース端子と接続されるので、画素電極層１６０には、ＴＦＴ素子がオンしたときに、データライン２４に接続されるドレインとつながり、画像信号であるデータ信号が供給されることになる。なお、このＩＴＯ層は、コモン端子１３４の上に対応する箇所に開口が設けられる。この開口は、後述するように、中間絶縁層１７０の上に形成される共通電極層１８０とコモン端子とを接続する際に、画素電極層１６０と短絡しないようにするためである。かかるＩＴＯ層としては、スパッタ法によって成膜されたものを用いることができる。
【００４６】
この平坦化膜１５２の上に形成されたＩＴＯ層は、接続端子部１８において、隣接する端子部の間で、１つ置きの接続配線の上に形成されて、第１導電体層となる。つまり、整列配置されている複数の端子部は、隣接する端子部について１つおきに２つの群に分けられ、第１群に属する複数の端子部のそれぞれには、この平坦化膜１５２の上に形成されたＩＴＯ層を利用して、第１導電体層が形成され、接続配線とＡＣＦとの間の中間導電体層となる。一方、第２群に属する複数の端子部のそれぞれには、後述する中間絶縁層１７０の上に形成されたＩＴＯ層を利用して、第２導電体層が形成され、接続配線とＡＣＦとの間の中間導電体層となる。したがって、整列配置された複数の端子部において、隣接する端子部の間では、交互に第１導電体層と第２導電体層が形成されることになる。例えば、図２においては、整列配置される接続配線１４０，１４１，１４２の順に、第１導電体層１６２、第２導電体層１８１、第１導電体層１６４が形成されている。
【００４７】
中間絶縁層１７０は、次の工程で形成される共通電極層１８０と画素電極層１６０との間に設けられる絶縁膜である。中間絶縁層１７０は、コモン端子１３４に対応するところにコンタクトホール１７１が開けられる。また、接続端子部１８においては、第１導電体層１６２が積層されていない接続配線１４１の上に対応する部分が開口される。かかる中間絶縁層１７０としては、低温ＣＶＤ法によって成膜された酸化膜、窒化膜、あるいはそれらを組み合わせた複合絶縁膜を用いることができる。
【００４８】
中間絶縁層１７０の上に成膜されるＩＴＯ層は、適当なパターン化によって、表示部１６においてスリット１８９を有する共通電極層１８０として機能し、接続端子部１８においては、接続配線１４１の上にあらかじめ開けられた開口を覆って積層される第２導電体層１８１として機能する。共通電極層１８０は、中間絶縁層１７０に開けられたコンタクトホール等を覆って、コモン端子と接続されるので、共通電極層１８０には、コモンライン２６からの共通電位が供給される。かかるＩＴＯ層としては、スパッタ法によって成膜されたものを用いることができる。
【００４９】
この中間絶縁層１７０の上に形成されたＩＴＯ層は、接続端子部１８において、隣接する端子部の間で、１つ置きの接続配線の上に形成されて、第２導電体層となる。上記で説明したように、整列配置されている複数の端子部は、１つおきに２つの群に分けられるが、第２群に属する複数の端子部のそれぞれには、この中間絶縁層１７０の上に形成されたＩＴＯ層を利用して、第２導電体層が形成され、接続配線とＡＣＦとの間の中間導電体層となる。このようにして、整列配置された複数の端子部において、隣接する端子部の間では、交互に第１導電体層と第２導電体層が形成されることになる。
【００５０】
そして、接続端子部１８においては、第１導電体層１６２と第２導電体層１８１とは、中間絶縁層１７０を介して立体的に分離されているので、同一導電体層をパターニングするときの隣接する導電体層の間の間隔の最小寸法の設計ルールを適用しなくてもすむ。例えば図３において、第１導電体層１６２の一方端部ａと、第２導電体層１８１の他方端部ｂとは、平面状では同じ位置、つまり平面状の間隔はゼロである。この場合でも、中間絶縁層１７０によって第１導電体層１６２と第２導電体層１８１とは十分に電気的に分離されている。場合によっては、第１導電体層１６２の一方端部ａと、第２導電体層１８１の他方端部ｂとは、平面配置上において重なっていてもよい。このようにして、隣接する端子部において、第１導電体層１６２と第２導電体層１８１とを近接して配置できるので、隣接する接続配線１４０と接続配線１４１との間隔を詰めることができ、ＣＯＧ技術において高密度配置を行うことが可能となる。
【００５１】
配向膜１９０は、共通電極層１８０の上に成膜され、ラビング等で所定の配向が施される絶縁膜である。接続端子部１８においては、配向膜１９０は除去され、第１導電体層１６２、第２導電体層１８１の部分が接続のために開口される。
【００５２】
このようにして、下側の透明パネル基板４０が形成されると、配向処理された上側透明パネル基板５０との間に液晶６０が封止されて表示パネル１４ができ上がる。表示部１６においては、上記のように、中間絶縁層１７０の下には上記のようにスリット１８９が設けられる共通電極層１８０が形成されているので、このスリット１８９を利用することで、表示制御部１２によって画素電極層１６０と共通電極層１８０との間で電界を発生させ、ＦＦＳ技術によって液晶６０を駆動することができる。なお、中間絶縁層１７０を介して配置される画素電極層と共通電極層の上下関係を逆にしてもよい。
【００５３】
図４は、下側の透明パネル基板４０の表示部１６の一部平面図で、およそ１画素分の部分が示されている。図５は、そのうちの画素電極層１６０と共通電極層１８０の部分の拡大図である。なお、以下の説明において、図１から図３で説明した符号を用いる。また、平面図では画素電極層１６０と共通電極層１８０とが重なるので、それらの領域を示すため、図４では画素電極層１６０の領域のみに斜線を付し、図５では共通電極層１８０のみに図４とは異なる方向の斜線を付してある。図４で示されるように、ゲートライン２２が紙面上で水平方向に配列され、紙面上に垂直方向にデータライン２４が配列されている。また、コモンライン２６が紙面上で水平方向に配列されている。そして、ゲートライン２２はＴＦＴ素子を形成する半導体層１１２を横切るように配置され、その重なる部分がチャネル領域となり、チャネル領域の両側においてドレインがコンタクトホール１２９を介しデータライン２４に接続され、ソースがコンタクトホール１５３を介して画素電極層１６０に接続される。共通電極層１８０は全面に配置されており、コンタクトホール１７１を介しコモンライン２６と接続されている。また、共通電極層１８０には、画素電極層１６０に対応する部分に、複数のスリット１８９、すなわち開口部が設けられる。
【００５４】
図６は、下側の透明パネル基板４０を製造するときの手順を示すフローチャートである。ここでは、表示部１６のどの部分と接続端子部１８のどの部分が同一工程において形成されるかを中心に、図７から図１０の断面図を用いつつ説明する。以下においては、図１から図３で説明した要素と同様の要素には同一の符号を付し、詳細な説明を省略する。
【００５５】
最初に、液晶パネル用に適した下ガラス基板１００が準備され、その上に、バッファ層１０２が成膜される（Ｓ１０）。バッファ層１０２は下ガラス基板１００の全面に渡って成膜される。そして、その上に半導体層１１２が形成される（Ｓ１２）。半導体層１１２は、表示部１６に形成され、接続端子部１８には形成されない。なお、図２で説明したように、垂直ドライバ回路２０が下ガラス基板１００の上に作りこまれるので、その部分にも半導体層１１２が形成される。その後にゲート絶縁膜層１１４が成膜される（Ｓ１４）。ゲート絶縁膜層１１４も、下ガラス基板１００の全面に渡って成膜される。
【００５６】
次に、ゲート絶縁膜層１１４の上にモリブデン（Ｍｏ）層が成膜される。モリブデン層も、下ガラス基板１００の全面に渡って成膜されるが、その後、所定のパターンにエッチングされ、ゲートライン２２、コモンライン２６、そして接続端子部１８における下部接続配線１２６，１２７が形成される（Ｓ１６）。
【００５７】
その様子を図７に示す。ここでは、表示部１６において、ゲートライン２２、コモンライン２６が形成され、接続端子部１８において下部接続配線１２６，１２７が形成される様子が示されている。上記のように、ゲートライン２２が半導体層１１２を横切る部分は、ＴＦＴ素子のゲート電極として機能する。なお、液晶表示装置１０が完成したとき、コモンライン２６は、その延長の先で、適当な接続方法により、表示制御部１２の共通電位出力端子に接続されることになる。
【００５８】
次に層間絶縁層１２８が成膜される（Ｓ１８）。層間絶縁層１２８も下ガラス基板１００の全面に渡って成膜される。そして、ＴＦＴ素子のソース及びドレインに対応する箇所、コモンラインに対応する箇所、接続端子部１８における下部接続配線１２６，１２７に対応する箇所に、それぞれコンタクトホールが開けられる（Ｓ２０）。その後に配線層が形成される。具体的には、配線層の材料として上記のようにモリブデン（Ｍｏ）／アルミニウム−ネオジウム（Ａｌ−Ｎｄ）／モリブデン（Ｍｏ）層が、下ガラス基板１００の全面に渡って、コンタクトホールを覆って成膜される。そして所定のパターンにエッチングされて、層間絶縁層１２８上にソース端子１３０、データライン２４、コモン端子１３４、接続端子部１８における上部接続配線１３６，１３７が形成される（Ｓ２２）。
【００５９】
その様子を図８に示す。ここでは、層間絶縁層１２８に開けられたコンタクトホールを覆って、表示部１６において、ソース端子１３０、データライン２４、コモン端子１３４が形成され、接続端子部１８において上部接続配線１３６，１３７が形成される様子が示されている。図８では、データライン２４のためのコンタクトホール１２９のみに符号が付されている。なお、上部接続配線１３６，１３７は、それぞれ表示部１６における各データライン２４が接続端子部１８に延ばされた端部に相当する。図８ではデータライン２４と上部接続配線１３６，１３７とが分離しているように見えるが、実際には各データライン２４と、上部接続配線１３６，１３７等とはつながっている。
【００６０】
次に保護膜層１５０が形成される（Ｓ２４）。保護膜層１５０も下ガラス基板１００の全面に渡って成膜される。その後、平坦化膜１５２が形成される（Ｓ２６）。平坦化膜１５２も下ガラス基板１００の全面に渡って成膜される。そして、これらの膜にコンタクトホールが形成される（Ｓ２８）。表示部１６においては、ソース端子１３０に対応するところにコンタクトホール１５３が開けられる。また接続端子部１８においては、平坦化膜１５２が全面的に除去され、その後、保護膜層１５０において接続配線１４０に対応する部分が開口される。
【００６１】
そしてＩＴＯ層が下ガラス基板１００の全面に渡って成膜される。そして所定のパターンにエッチングされる。これにより、表示部１６において、平坦化膜１５２及び保護膜層１５０に開けられたコンタクトホール１５３を覆いながら、平坦化膜１５２の上に画素電極層１６０が形成される。また、接続端子部１８においては、保護膜層１５０に開けられた開口を覆い、一部保護膜層１５０に掛かって、接続配線１４０上に第１導電体層１６２が形成される（Ｓ３０）。なお、このＩＴＯ層は、表示部１６の画素電極層１６０において、コモン端子１３４の上に対応する箇所に開口が設けられる。その様子が図９に示される。
【００６２】
そして、中間絶縁層１７０が下ガラス基板１００の全面に渡って成膜される（Ｓ３２）。その後、表示部１６においてコモン端子１３４に対応するところにコンタクトホール１７１が開けられる。また、接続端子部１８においては、第１導電体層１６２が積層されていない接続配線１４１の上に対応する部分が開口される（Ｓ３４）。
【００６３】
次に、ＩＴＯ層が下ガラス基板１００の全面に渡って成膜される。そして所定のパターンにエッチングされる。これにより、表示部１６において、中間絶縁層１７０、平坦化膜１５２及び保護膜層１５０に開けられたコンタクトホール１７１を覆いながら、中間絶縁層１７０の上に、スリット１８９を有する共通電極層１８０が形成される。また、接続端子部１８においては、中間絶縁層１７０及び保護膜層１５０に開けられた開口を覆い、一部中間絶縁層１７０に掛かって、接続配線１４１上に第２導電体層１８１が形成される（Ｓ３６）。その後、第１導電体層１６２に対応して中間絶縁層１７０が開口される。その様子が図１０に示される。その後、配向膜１９０が表示部１６の部分に形成され（Ｓ３８）、ラビング等で所定の配向処理が施され、下側の透明パネル基板４０が得られる。
【００６４】
上記構成の液晶表示装置１０の動作等に付き、図１１を用いて表示部１６の横電界駆動の様子を、図１２を用いて接続端子部１８のＣＯＧ高密度化の様子を説明する。
【００６５】
液晶６０の透過率の相違によって表示を行おうとするときは、表示制御部１２が所望の画素についてゲートライン２２とデータライン２４とを選択し、その画素のスイッチング素子であるＴＦＴ素子をオンにする。それによって、共通電極層１８０と、その画素の画素電極層１６０との間に所定の駆動信号が印加される。
【００６６】
その様子を図１１のＦＦＳ技術模式図に示す。なお図１１では配向膜の図示が省略されている。ここでは、画素電極層１６０にマイナスの電位が印加され、共通電極層１８０にプラスの電位が印加される場合が示されている。画素電極層１６０と共通電極層１８０との間で発生する電界１９８は、ガラス基板の面に平行な横方向の電界成分とともに、共通電極層１８０の縁部、つまり電極開口部であるスリット１８９の縁部においてガラス基板面に垂直の方向にも強い電界成分を有する。これによって液晶分子６１は、共通電極層１８０の間に位置するもののみならず、共通電極層１８０の上方に位置するものも、この電界１９８によって、ガラス基板の面内で回転駆動され、電極の部分の液晶分子６１も表示に寄与させることができる。
【００６７】
このように、中間絶縁層１７０を挟んで配置される２つの透明導電体層である画素電極層１６０と、スリット１８９を有する共通電極層１８０とによって横電界を発生することができ、これによって液晶分子を駆動して、液晶表示装置１０の広視野角化を図ることができる。
【００６８】
図１２は、接続端子部１８において、中間絶縁層１７０を挟んで配置されるこの２種類の透明導電体層を中間導電体層として利用することで、隣接する接続配線を狭ピッチ化できることを説明する模式図である。ここで、２種類とは、立体的配置が異なることを指している。図１２（ａ）は、１種類の中間導電体層のみを用いる場合の隣接する端子部の様子を示す。ここでは、第２導電体層を中間導電体層として用いる場合が示されている。もちろん、第１導電体層を用いてもよい。図１２（ｂ）は、隣接する端子部の間において、第１導電体層と第２導電体層とを交互に用いる場合の様子を示す。
【００６９】
図１２（ａ）においては、隣接する接続配線１４０，１４１の上にそれぞれ第２導電体層１８２，１８１が配置される。第２導電体層１８２，１８１は共に共通電極層を形成するのと同じ工程で同時に作りこまれる。したがって、同一工程において、同一導電体をパターニングするので、隣接する導電体パターンが相互に短絡しないようにする必要がある。したがって、図１２（ａ）に示されるように、第２導電体層１８２の一方側端部ａと、第２導電体層１８１の他方側端部ｂとの間の間隔ｓを十分に取る必要がある。間隔ｓの大きさは、パターニングの工程能力等で定められ、例えば数μｍから１０μ程度が必要なことがある。
【００７０】
図１２（ｂ）においては、隣接する接続配線１４０，１４１の上にそれぞれ異なる種類の中間導電体層が配置される。すなわち、接続配線１４０の上に第１導電体層１６２が用いられると、これに隣接する接続配線１４１の上には第２導電体層１８１が配置される。図１２（ａ）には図示されていないが、接続配線１４１のさらに隣に接続配線があるときは、その上に用いられるのは第１導電体層である。上記のように、第１導電体層１６２は、画素電極層１６０を形成するのと同じ工程で作りこまれるのに対し、第２導電体層１８１は、画素電極形成工程の後中間絶縁層１７０の形成工程を経て、共通電極層を形成する工程において同時に作りこまれる。したがって、第１導電体層１６２と第２導電体層１８１とは、材質が同じＩＴＯであるが、中間絶縁層１７０を介し、立体的に分離されている。そこで、図１２（ｂ）に示されるように、第１導電体層１６２の一方側端部ａと、第２導電体層１８１の他方側端部ｂとの間の平面的な間隔がゼロであっても、電気的に十分絶縁分離され、短絡する恐れがない。さらに進んで、第１導電体層１６２の一方側端部ａが、平面的配置において、第２導電体層１８１の他方側端部ｂと重なることがあっても、電気的に十分絶縁分離され、短絡する恐れがない。
【００７１】
このように、中間絶縁層１７０を介して立体的に分離されている２種類の透明導電体層を有効に使いこなすことで、隣接する接続配線１４０，１４１の間の平面的な間隔をより狭くすることができる。すなわち、接続配線の平面的配置について狭ピッチ化することができ、ＣＯＧ技術において高密度化を実現できる。
【図面の簡単な説明】
【００７２】
【図１】本発明に係る実施の形態におけるＦＦＳ方式液晶表示装置の構成模式図である。
【図２】本発明に係る実施の形態において、表示部と接続端子部とを示す表示パネルの概略断面図である。
【図３】本発明に係る実施の形態において、下側の透明パネル基板について、表示部と接続端子部の詳細断面図である。
【図４】本発明に係る実施の形態において、下側の透明パネル基板の表示部の一部平面図である。
【図５】図４の一部拡大図である。
【図６】本発明に係る実施の形態において、下側の透明パネル基板を製造するときの手順を示すフローチャートである。
【図７】本発明に係る実施の形態において、下側の透明パネル基板を製造する途中工程の様子を示す図である。
【図８】本発明に係る実施の形態において、下側の透明パネル基板を製造する途中工程の様子を示す図である。
【図９】本発明に係る実施の形態において、下側の透明パネル基板を製造する途中工程の様子を示す図である。
【図１０】本発明に係る実施の形態において、下側の透明パネル基板を製造する途中工程の様子を示す図である。
【図１１】ＦＦＳ技術模式図である。
【図１２】本発明に係る実施の形態において、ＣＯＧ技術の高密度化が図られる様子を示す模式図である。
【符号の説明】
【００７３】
１０  液晶表示装置、１２  表示制御部、１４  表示パネル、１６  表示部、１８  接続端子部、１９  端子部、２０  垂直ドライバ回路、２２  ゲートライン、２３  画素、２４  データライン、２６  コモンライン、３０  水平ドライバＬＳＩ、３２  端子、３４  ＡＣＦ、４０  下側の透明パネル基板、５０  上側の透明パネル基板、５２  上ガラス基板、５４  カラーフィルタ、５６，１９０  配向膜、６０  液晶、６１  液晶分子、６２  シール部材、１００  下ガラス基板、１０２  バッファ層、１１０  ＴＦＴ形成層、１１２  半導体層、１１４  ゲート絶縁膜層、１２６，１２７  下部接続配線、１２８  層間絶縁層、１２９，１５３，１７１  コンタクトホール、１３０  ソース端子、１３４  コモン端子、１３６，１３７  上部接続配線、１４０，１４１，１４２  接続配線、１５０  保護膜層、１５２  平坦化膜、１６０  画素電極層、１６２，１６４  第１導電体層、１７０  中間絶縁層、１８０  共通電極層、１８２，１８１  第２導電体層、１８９  スリット、１９８  電界。
【図１】
2007248903.tif 000003
【図２】
2007248903.tif 000004
【図３】
2007248903.tif 000005
【図４】
2007248903.tif 000006
【図５】
2007248903.tif 000007
【図６】
2007248903.tif 000008
【図７】
2007248903.tif 000009
【図８】
2007248903.tif 000010
【図９】
2007248903.tif 000011
【図１０】
2007248903.tif 000012
【図１１】
2007248903.tif 000013
【図１２】
2007248903.tif 000014