(57)【要約】【課題】光センサチップにおける基準電圧を調整するためのシステムを提供する。【解決手段】  ビデオ出力線と、ビデオ出力線上に信号を出力することに適応した少なくとも第１の複数の光センサと、電圧源と、予め決められた大きさの基準信号をビデオ出力線に関連付けるように電圧源からの電圧を調整するためのディジタル・アナログ変換器と、ビデオ出力線に関連付けられた補正コンデンサとを備え、基準信号が補正コンデンサに関連付けられる撮像装置が提供される。【選択図】図３
2007006479.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ出力線と、
前記ビデオ出力線上に信号を出力することに適応した少なくとも第１の複数の光センサと、
電圧源と、
予め決められた大きさの基準信号を前記ビデオ出力線に関連付けるように前記電圧源からの電圧を調整するためのディジタル・アナログ変換器と、
前記ビデオ出力線に関連付けられた補正コンデンサと、を備える撮像装置であって、
前記基準信号は前記補正コンデンサに関連付けられる撮像装置。
【請求項２】
前記基準信号は前記補正コンデンサ上に周期的に置かれる、請求項１に記載の装置。
【請求項３】
前記ディジタル・アナログ変換器の少なくとも一つの入力線に作用し、測定された温度に応答する制御システムを更に備える、請求項１に記載の装置。
【請求項４】
前記装置は前記ビデオ出力線上に信号を出力することに適応した第２の複数の光センサを更に備え、
前記第１の複数の光センサと前記第２の複数のセンサのうちのいずれかに応答する前記制御システムは前記ビデオ線を介して読み取られる、請求項３に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ラスター入力スキャナまたはディジタルカメラで使用される画像センサアレイに関する。
【背景技術】
【０００２】
画像センサアレイは典型的には、画像担持文書をラスタースキャンして、各光センサによりえられる画像領域からの光を画像信号電荷に変換する光センサの直線状アレイを備える。集積期間に続いて、画像信号電荷は増幅され、継続的に起動される多重化トランジスタを介して共通の出力線またはバスにアナログビデオ信号として転送される。
【０００３】
高性能画像センサアレイのために好適な設計は、縮小光学系なしで１対１撮像を可能にするために走査されるページの幅に匹敵する幅の光センサのアレイを含む。このような「全幅(full-width)」アレイを備えるために、多数の光センサを画定するための比較的大きなシリコン構造体が使用されなくてはならない。このような大きなアレイを作製するための好適な技術は、数個の隣接したシリコンチップからこのアレイを作ることである。一つの提案された設計では、一つのアレイは、各々のチップが１インチ当たり光センサ４００個の割合で間隔をあけて配置された２４８個のアクティブ光センサを有する端と端を接して結合された２０個のシリコンチップで作られるように意図されている。
【０００４】
感光性素子は、１次元的または２次元的であって、光センサが電圧信号を出力する「アクティブな(active)」種類であるか、一連の個別光センサから一連の電荷を出力する電荷結合素子すなわちＣＣＤの形であり得る。これら種々のタイプの感光性素子のすべてにおいて共通の設計特徴は、「ダーク(dark)」光センサの使用であって、これらは読み取られる光センサのためにオフセット電圧を周期的にリセットするために使用される。これらのダーク光センサは、各チップ上の他の「アクティブな」光センサと同じ半導体構造であるが、ダーク光センサは光に露出されない。大抵の設計ではこれらのダーク光センサは、これらのダーク光センサに当たる光の影響を防ぐためにアルミニウムまたはシリコンといった不透明なシールドを備えている。走査プロセスにおいて各チップ上のアクティブ光センサの各読出しサイクルによって、第１の光センサの読出しは、チップ全体に関連する電圧オフセットをリセットし、それによってアクティブ光センサがそれらの信号を読み出しているときの信号ドリフトを補正するために使用される一つ以上のダーク光センサの読出しによって進められる。言い換えれば、各走査によるダーク光センサの読出しは、アクティブ光センサ上の光強度の絶対値が決定できるように基準オフセットまたは「ゼロポイント」として作用することができる。アクティブ光センサから信号を読み出すときのダーク光センサの使用は、単一装置における多数のチップの性能のバラツキと、感光性素子の性能の時間的変化とをかなり補正できる。
【０００５】
特許文献１は、ダーク光センサの出力に基づいて１セットのアクティブ光センサのビデオ出力のオフセットを補正するための回路を説明している。ビデオ線と並列の平均ＲＣ回路は、ダーク光センサからの多数の読取り値に基づいて平均信号を累積する。この平均信号は、ビデオ線に直列の補正コンデンサに周期的にクランプされ、この充電された補正コンデンサは、引き続いてビデオ線を通るアクティブ光センサ信号上のオフセットを調整する。別の関連するシステムが、特許文献２に示されている。
【特許文献１】米国特許第５，６５４，７５５号明細書
【特許文献２】米国特許第６，６５７，６６２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記に鑑み、光センサチップにおける基準電圧を調整するためのシステムを提供する。
【課題を解決するための手段】
【０００７】
一態様によれば、ビデオ出力線と、このビデオ出力線上に信号を出力することに適応した少なくとも第１の複数の光センサと、電圧源と、を備える撮像装置が提供される。ディジタル・アナログ変換器は、予め決められた大きさの基準信号をこのビデオ出力線と関連付けるように前記電圧源からの電圧を調整する。
【０００８】
もう一つの態様によれば、ビデオ出力線と、各チップが信号をビデオ線上に出力することに適応した複数の光センサを含む第１のチップおよび第２のチップと、電圧源と、とを備える撮像装置が提供される。ディジタル・アナログ変換器は、予め決められた大きさの基準信号をこのビデオ出力線と関連付けるように前記電圧源からの電圧を調整する。
【発明を実施するための最良の形態】
【０００９】
図１は、単一の光センサチップ１００上の光センサの構成を示す単純化された平面図である。このようなチップは、例えばディジタル複写機またはスキャナに使用されるような光センサの直線状アレイを有するラスター入力スキャナに見られるであろう。よく知られているように、オリジナルのハードコピー画像は、チップ上の各個別光センサがこのオリジナル画像上の一連の小領域に露出されるようにチップに関連して動かされる。典型的なラスター入力スキャナは、縮小光学系と組み合わせて走査されるページの全幅に露光される単一チップを含み得るか、あるいは光センサの単一のページ幅直線状アレイを互いに一緒になって形成する、端と端を接して結合された複数のこのようなチップを含むことができるであろう。
【００１０】
図１の平面図には、個別にＤ１〜Ｄ４で示される複数の「ダーク光センサ」光センサ１１０を有する共通のビデオ線１０８を共用するアクティブな（すなわち感光性の）光センサ１０２の長いアレイが示されている。またこれらの光センサ１０２、１１０には、一連のシフトレジスタ選択スイッチ１１４を接続するシフトレジスタ線１１２が結合されている。これらのシフトレジスタ選択スイッチ１１４は、一連のトランジスタスイッチ１１６と結合している。各トランジスタスイッチ１１６が起動されると、このトランジスタスイッチは、その関連する個別光センサ１０２または１１０からの電荷がスイッチ１１６を介して共通のビデオ線１０８上に読み出されることを可能にする。こうして単一の「１」を有する０の列の形をしたディジタル情報が線１１２上のシフトレジスタスイッチ１１４の線を通って走行する。このディジット列が線１１２に沿ってシフトレジスタスイッチ１１４を通って移動するので、単一の「１」は入力線１１２を下って移動しながら１列に並んでいる光センサを起動し、それによって光センサ１１０、１０２に入力線１１２上の信号を順次にビデオ線１０８上に出力させる。
【００１１】
図１の特定の設計では各走査によって起動される第１の光センサは、ダーク光センサ１１０であって、その後にアクティブ光センサ１０２が続く。前述のようにダーク光センサ１１０は典型的には、これらが如何なる仕方でも露光されないことを除いて、アクティブ光センサ１０２と同じ一般的構造になっている。典型的にはダーク光センサ１１０は、アルミニウムの層などで光から遮蔽される。ダーク光センサ１１０とアクティブ光センサ１０２の両者は同じチップ内に作製されるので、これらの光センサは、アクティブ光センサ１０２の如何なるシステム的プロセス変化もダーク光センサ１１０において等しく明らかであるように、できる限り物理的に類似しているであろう。このようにしてビデオ信号の各走査によってダーク光センサは事実上、光センサに当たる光が存在しない場合と一致するビデオ信号を確立することによってチップを再構成する。いったんこのオフセットが決定されると、アクティブ光センサの出力におけるシステム的誤差は補正できる。
【００１２】
ビデオ線１０８上で引き続いて読み出されるアクティブ光センサに関するオフセットをダーク光センサに決定させるという動作を実施するための簡単な装置が、図２に示されている。図２に示す「オフセット補正装置」回路は、ビデオ線１０８上のアクティブ光センサの直ぐ下流にあるように意図されている。単一利得増幅器１２８を通過した後にビデオ線１０８上に、特に「補正コンデンサ」と呼ばれるコンデンサ１３０が設けられる。補正コンデンサ１３０は、ビデオ線１０８を介して読み出されたアクティブ光センサからの電圧信号の大きさに影響を与える電荷を保持する。各走査によってアクティブ光センサを読み出す速度が比較的高いため、補正コンデンサ１３０上の電荷は、すべての読出しシーケンスを通じて適度に一定に留まるであろう。補正コンデンサ１３０上にオリジナル電荷を、すなわち補正コンデンサ１３０上に望ましい仕方で電圧信号の大きさに影響を与える電荷を置くために、補正コンデンサ１３０上の補正電荷は、ダーク光センサ１１６がビデオ線１０８を介して読み取られるときのすべての走査で固定される。
【００１３】
４個のダーク光センサ１１０を有する１００といったチップの典型的な実施形態では、これら４個のダーク光センサの選択は、主として標準的エンジニアリング作業によって指示される。典型的にはダーク光センサＤ３といったこのようなダーク光センサ１個だけがアクティブ光センサの引き続く読出しに関してオフセット決定するために使用される。各読出しの初めにおいて、ダーク光センサＤ３がビデオ線１０８上にそのダーク光センサ信号を出力する番であるとき、ビデオ線１０８に並列な電圧源１３２からの基準電圧が例えばスイッチ１３４を介して起動される。補正コンデンサ１３０の他方側への基準電圧ＶREFの印加と同時の、ダーク光センサ１１０のうちのダーク光センサＤ３の出力は、ダーク光センサ信号とＶREFの両者を表す「補正電荷」と呼ばれる電荷を補正コンデンサ１３０上に置くという効果を有する。（φDCRとφDCR1は、典型的にはスイッチ１３４、１４８を動作させる方形波の形をした他の電圧である。）１３６で示される追加の単一利得増幅器の影響としてここで要約されているビデオ線１０８に沿った他の回路も存在し得る。
【００１４】
図１、２に示すチップ１００とそれによって実施され得る動作方法は、種々の時に予め決められた大きさの基準電圧がビデオ線１０８上の補正コンデンサ１３０上に置かれる撮像装置の一例として、ここで説明される。あるものはダーク光センサを使用し、あるものは使用しない、またあるものは補正コンデンサを使用し、あるものは使用しない他の設計と動作原理も知られている。基準電圧を補正コンデンサ上に直接置くことなく、何らかの方法で単にビデオ線と関連付けられる設計も可能であるし、補正コンデンサをビデオ線に直接接続することなく、何らかの方法で単にビデオ線に関連付ける設計も可能である。ビデオ線に関する特定の配置とは無関係に、ビデオ線に関連付けられた基準電圧は予め決められた正確な大きさであることが望ましい。実際の撮像チップでは、チップ上のサブシステムに利用可能な電源電圧は、ビデオ線上で一致する画像信号を可能にするために十分に正確な大きさでない可能性がある。
【００１５】
図３は、ビデオ出力のために予め決められた正確な大きさの基準電圧を与えるための撮像チップ上のサブシステムの単純化された模式図である。このチップでは、一般に基本電源電圧ＶDDが利用可能である。図示のようにこの電圧は、ＶDDの二つの異なる電圧、ここでは０．５５２と０．５１４を得るために二つのノードから分岐して取り出すことができる。これら二つの電圧は、基準電圧が導出できる使用可能な電圧範囲の上端ＶRHと下端ＶRLであると考えることができる。代替の設計ではＶRHとＶRLの値は、チップ上のオリジナルの電圧源に関してチップ１００上の制御インタフェースを介してそれら自身で可変にし得る。（ここで使用される用語「電圧源」は、チップ上の如何なる回路にも電圧を供給する効果を有する如何なるセットの要素をも意味し、またオンチップ、またはオフチップ要素を含むことができる。）
【００１６】
これら二つの電圧は、典型的にはチップ１００上に配置される、ここでは１４０で示されているディジタル・アナログ変換器すなわちＤＡＣに入力される。ＤＡＣ１４０への別の入力は、１セットの２進入力（この場合は６ビットであるが、他の設計も可能である）Ｂ0〜Ｂ5である。これらの入力は、ＤＡＣ１４０によって出力される電圧ＶOUTを図３のアルゴリズム１４２で示されるようにＶRHとＶRLとの間のあるレベルに調整するために使用される。それからＶOUTは、チップの出力線で使用される基準電圧ＶREFを導出するために使用される。このようにしていったん１００といったチップがディジタルカメラまたは複写機といった大きな装置に設置されると、例えば所望の品質の出力画像データを得るために、あるいは例えば１００といった一つのチップの出力をこの装置内の別のチップと一致させるためにＶREFの大きさを調整するために値が入力Ｂ0〜Ｂ5に入力され得る。チップ１００上に、またはチップ１００外にソフトウエアまたはハードウエアの態様を含み得る制御システム１５０は、スキャナまたはカメラといった大きな装置の製造時に、または時間によって異なる値を与えるように、ある特定の時にＢ0〜Ｂ5に所望の値をロードするために使用できる。
【００１７】
別々にカラーフィルタリングされた光センサといった光センサ１０２の複数の大部分が独立に制御され得るサブセットを有する、あるいは異なる集積時間を持つようにプログラムされた光センサの複数のサブセットを有するチップ、または他の撮像装置では、共通のビデオ線１０８を介して読み出されるので、各サブセットのためにＶREFの僅かに異なる値を与えることが望ましい。ＤＡＣ１４０は、所定の時間にビデオ線１０８を介して光センサのどのサブセットが読み出されるかに依存して異なるＶOUTを与えるように、制御またはプログラムできる。一つの可能なアプローチは、光センサの異なるサブセットがビデオ線１０８を介して読み出されるサイクルに対応した時間に亘って１サイクルの異なる値をＢ0〜Ｂ5にロードすることであろう。光センサ１０２のどのサブセットが所定の時間に読み出されつつあるかということと、それに応じてどんな値がＢ0〜Ｂ5に置かれるべきであるかということとの間の対話的動作は、制御システム１５０を介して実行できる。
【００１８】
図４は、ディジタル複写機といったオフィス機器に使用されるような「全幅アレイ」入力スキャナの一部分の平面図である。各々が１００で示される光センサチップの１セットが回路基板１０上に配置されている。各チップ１００は、１セットの光センサと前述の図１に関して説明されたような読出しのための補助回路とを含む。基板１０上のチップ１００は共に、プロセス方向Ｐに効果的に移動するＳといった画像担持シートの幅に匹敵する長さに延びる同一線上の光センサの一つ以上のアレイを形成する。シートＳは、基板１０がプラテンに関して移動するこのプラテン（図示せず）上に置かれることによって基板１０に関して移動できる、あるいはシートＳは、文書ハンドラー（図示せず）を介して供給できる。シートＳが基板１０を通過して行くにつれて、シートＳ上の一連の小領域は、チップ１００上の光センサに光（図示されていない光源からの）を反射する。チップ１００は、シートＳからの反射光を受けて、引き続く記録と処理のために画像信号を出力する。
【００１９】
図４に示すようなマルチチップ撮像装置では、共通のアーキテクチャは、前述の図１の１０８といった単一の共通ビデオ出力線に読み出す複数またはすべてのチップ１００を含む。すべてのチップ１００は、製造公差のために僅かに異なる可能性があるので、１０といった基板上のすべての個別チップ１００は、共通ビデオ線上にビデオを送り出す各チップ１００から一定値の画像信号を取得するために、そのＶREF（または各チップ１００上の光センサの異なるサブセットのための１セットのＶREFの値）への調整を必要とする可能性がある。これを遂行するための一つのアプローチは、較正手順に応じて１セット内の各チップについて値Ｂ0〜Ｂ5を調整することであろう。このような較正手順は、図３の制御システム１５０を介して実施でき、この制御システム１５０には恐らく装置内の如何なる特定のチップ１００上にも、あるいはチップ１００外にも常駐する態様がある。
【００２０】
制御システム１５０が単一チップ１００か、または１セットのチップ１００を動作させるかどうかにかかわらず、１５０といった制御システムへの別の可能な入力は、チップの温度である（制御システム１５０に関連する図示されない温度計によって測定されるであろう）。照明ランプに関連したような温度上昇はチップの性能特性に影響を与える可能性があり、プログラムされたＶREFの変化は、温度誘導変化を補正する際に有用であり得る。
【００２１】
より一般的には、スキャナの起動ごと等に定期的、または周期的に一つ以上のチップ１００に関してＶREFを再較正することが望ましい。このような場合、電圧ＶREFの値は、チップから直接測定され得るか、あるいはビデオ線１０８上の測定電圧から推定され得る。それから一つのチップ１００または１セット内の各チップ１００に関するＢ0〜Ｂ5の値は所望の性能を得るように調整され得る。
【００２２】
ＤＡＣ１４０への他の１セットの入力は、入力線Ｆ0〜Ｆ3の形になっている。これらの線は、値Ｂ0〜Ｂ5がチップ内のどのレジスタにロードされるかを識別するために使用される。一実施形態におけるＤＡＣレジスタアドレスは、Ｆ3〜Ｆ0に関して０１０１である。
【００２３】
本来的に提示された請求項および補正された請求項は、現在予見されないまたは認められないもの、および例えば出願人／特許権所有者その他の人々から発生する可能性のあるものを含む、ここに開示された実施形態と教示の変形、代替、修正、改良、均等物および実質的均等物を包含するものである。
【図面の簡単な説明】
【００２４】
【図１】共通ビデオ線に読み出すダーク光センサとアクティブ光センサとを有するアクティブな感光性素子の関連部分の平面図である。
【図２】引き続くアクティブ光センサビデオ信号に関するオフセットをダーク光センサ信号に決定させるための単純な回路の模式図である。
【図３】ビデオ出力のために予め決められた正確な大きさの基準電圧を与えるための撮像チップ上のサブシステムの単純化された模式図である。
【図４】ディジタル複写機といったオフィス機器に使用されるような「全幅アレイ」入力スキャナの一部分の単純化された平面図である。
【図１】
2007006479.tif 000003
【図２】
2007006479.tif 000004
【図３】
2007006479.tif 000005
【図４】
2007006479.tif 000006