(57)【要約】【課題】ソース／ドレイン領域からの不純物の拡散を抑制することができるＳＯＩ構造を有する半導体装置の製造方法を提供する。【解決手段】フォトレジスト６をマスクとして、シリコン層３の分離注入領域に第１導電型の不純物をイオン注入しチャネル領域よりも高い不純物濃度を有する不純物領域を形成する。フォトレジスト６をマスクとしてシリコン層３を複数に分離する。シリコン層３の主表面上にゲート絶縁膜１１を介しゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン層３に第２導電型の不純物をイオン注入しソース／ドレイン領域１４を形成する。ゲート電極１２をマスクとして窒素を注入し熱処理を施すことによって窒素の濃度ピークがフィールド酸化膜１３に接する前記シリコン層３表面に位置するようにする。【選択図】図３
2007123944.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体上に主表面を有する半導体層を形成する工程と、
前記半導体層上に第１のマスクを形成する工程と、
前記第１のマスクをマスクとして前記半導体層の分離注入領域に第１導電型の不純物をイオン注入することによりチャネル領域よりも高い不純物濃度を有する不純物領域を形成する工程と、
前記第１のマスクをマスクとして、前記半導体層表面に前記半導体層を複数の半導体層に分離する工程と、
前記半導体層の主表面上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体層に第２導電型の不純物をイオン注入することによりソース／ドレイン領域を形成する工程と、
前記ゲート電極をマスクとして窒素を注入する工程と、
前記窒素の注入後に熱処理を施すことによって前記窒素の濃度ピークが、素子分離絶縁膜に接する前記半導体層表面に位置するようにする工程と、を備えた、ＳＯＩ構造を有する半導体装置の製造方法。
【請求項２】
前記窒素の注入は、前記ソース／ドレイン領域の形成のための前記第２導電型の不純物のイオン注入よりも前に行なう、請求項１に記載のＳＯＩ構造を有する半導体装置の製造方法。
【請求項３】
前記窒素のイオン注入は前記ゲート電極をマスクとして前記半導体層と前記絶縁体との界面近傍に前記窒素の垂直方向の濃度ピークが位置するように行なう、請求項１に記載のＳＯＩ構造を有する半導体装置の製造方法。
【請求項４】
前記窒素は、前記ゲート電極をマスクとして前記ソース／ドレイン領域を形成するための第２導電型の不純物のイオン注入よりも前記チャネル領域側に注入する、請求項１に記載のＳＯＩ構造を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、より特定的には、ＳＯＩ構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
図２９は従来のＳＯＩトランジスタの構造を示した平面図であり、図３０は図２９の１００−１００線に沿った断面図、図３１は図２９の２００−２００線に沿った断面図である。図２９〜図３１を参照して、従来のＳＯＩトランジスタでは、シリコン基板１上に埋込酸化膜２が形成されている。埋込酸化膜２上にはシリコン層３が形成されている。シリコン層３上には薄いゲート絶縁膜１１を介してゲート電極１２が設けられている。シリコン層３のゲート電極１２下の領域には、１×１０17／ｃｍ3程度のｐ型の不純物を含むチャネル領域１５が形成されている。そのチャネル領域１５を挟むように、１×１０20／ｃｍ3程度のｎ型の不純物を含むソース／ドレイン領域１４が所定の間隔を隔てて形成されている。ゲート電極１２下のシリコン層３の端部にはチャネル領域１５よりも高い不純物濃度である１×１０18／ｃｍ3程度のｐ型の不純物を含む分離領域１０７が設けられている。この分離領域１０７は、シリコン層３の端部での寄生ＭＯＳトランジスタの発生を防止するために設けられている。具体的には、シリコン層３の端部は、通常メサ型に切り落とされたり、ＬＯＣＯＳ（LOCal Oxidation of Silicon)分離されている。このような端部領域では電界が集中したり不純物濃度が低下したりするためこの端部のしきい値電圧が低下し、その結果いわゆる寄生ＭＯＳトランジスタが発生する。このため、通常、シリコン層３の端部には、チャネル形成領域１５より不純物濃度の高い不純物を導入してその部分のしきい値電圧を上昇させた分離領域１０７を設けている。
【０００３】
ゲート電極１２を覆うように層間絶縁膜１６が形成されており、その層間絶縁膜１６にはコンタクトホール１７が所定領域に形成されている。コンタクトホール１７を介してゲート電極１２、１対のソース／ドレイン領域１４にそれぞれ接続するようにアルミ配線１８が形成されている。
【０００４】
次に、図３２〜図４３を参照して、従来のＳＯＩトランジスタの製造方法について説明する。まず図３２に示すように、シリコン基板１上に４０００Å程度の厚みを有する埋込酸化膜２を挟んで、その上に１０００Å程度の厚みを有する単結晶からなるシリコン層３が形成される。なお、埋込酸化膜２は、シリコン基板１に酸素イオンが２００ｋｅＶで２×１０18／ｃｍ2程度注入された後に１３００℃程度の高温熱処理が行なわれることによって形成される。
【０００５】
次に、図３３に示すように、シリコン層３上に３００Å程度の厚みを有するパッド酸化膜４を形成した後、その上に２０００Å程度の厚みを有するシリコン窒化膜５を形成する。シリコン窒化膜５上の所定領域に写真製版技術を用いて図３４に示すようなフォトレジスト６を形成する。このフォトレジスト６はフィールド活性層パターンを有している。フォトレジスト６をマスクとしてシリコン窒化膜５とパッド酸化膜４をエッチングすることによって、図３５に示されるような形状のシリコン窒化膜５およびパッド酸化膜４が形成される。この後、ｐ型不純物であるボロン（Ｂ）を２０ｋｅＶで１×１０13／ｃｍ2程度注入することによって、図３６に示されるような分離領域１０７が形成される。この後フォトレジスト６を除去する。
【０００６】
次に、シリコン窒化膜５上にさらにシリコン窒化膜（図示せず）を堆積した後、異方性エッチングを行なうことによってシリコン窒化膜５の側壁に図３７に示されるようなシリコン窒化膜スペーサ１０を形成する。そのシリコン窒化膜５とシリコン窒化膜スペーサ１０とをマスクとしてシリコン層３を異方性エッチングすることによって図３７に示されるようなフィールド活性領域となる島状のシリコン層３が形成される。この後、シリコン窒化膜５、シリコン窒化膜スペーサ１０およびパッド酸化膜４が除去されて図３８に示されるような形状が得られる。
【０００７】
次に、シリコン層３の上表面および両側面をゲート絶縁膜１１を介して覆うように図３９〜図４１に示されるようなゲート電極１２が形成される。図３９はゲート電極１２の延びる方向に沿った断面図であり、図４０は図３９と直交する方向に沿った断面図であり、図４１は平面図である。なお、ゲート電極１２の形成前にトランジスタのしきい値電圧を調整するためのチャネルドープを、たとえばボロン（Ｂ）を４×１０12／ｃｍ2程度注入することによってチャネル形成領域１５を形成しておく。図３９〜図４１のようにゲート電極１２をパターニングした後、図４２および図４３に示すように、そのゲート電極１２をマスクとしてｎ型の不純物であるヒ素（Ａｓ）を１×１０15／ｃｍ2程度で注入する。これによって、チャネル領域１５を挟むようなｎ型のソース／ドレイン領域１４を形成する。このソース／ドレイン領域１４を形成するためのイオン注入によって、ゲート電極１２下以外の部分のｐ型不純物が導入された分離領域１０７は図４３に示すように消失してしまう。
【０００８】
上記のようなソース／ドレイン領域１４の形成後、図２９〜図３１に示したような、層間絶縁膜１６を堆積するとともにコンタクトホール１７を開孔し、その後アルミ配線１８を形成する。このようにして、従来のＳＯＩトランジスタが完成されていた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のような島状に半導体層３を加工して形成するＳＯＩ構造では、シリコン層３の端面部分での結晶性が劣化する。このため、ゲート電極１２下に位置するシリコン層３の端部においてソース／ドレイン領域１４からの不純物の増速拡散が発生し、図４４に示されるような増速拡散領域１０５が形成される。このような増速拡散領域１０５が形成されると、トランジスタ特性として図４５に示すような異常リーク特性が発生するという問題点があった。
【００１０】
この発明の１つの目的は、ＳＯＩ構造を有する半導体装置において、ソース／ドレイン領域からの不純物の増速拡散を抑制することである。
【００１１】
この発明のもう１つの目的は、ＳＯＩ構造を有する半導体装置において、異常リーク特性が発生するのを有効に抑制することである。
【課題を解決するための手段】
【００１２】
この発明の一の局面によるＳＯＩ構造を有する半導体装置は、半導体層と、第１導電型の１対のソース／ドレイン領域と、ゲート電極とを備えている。半導体層は絶縁体上に形成されており主表面を有している。１対のソース／ドレイン領域は、半導体層の主表面にチャネル領域を規定するように間隔を隔てて形成されている。ゲート電極は半導体層の主表面上にゲート絶縁膜を介して形成されている。少なくともソース／ドレイン領域のゲート電極の延びる方向の端部とゲート電極下に位置する半導体層の端部とのいずれかには窒素が導入されている。その窒素の濃度プロファイルは、ソース／ドレイン領域のゲート電極の延びる方向の最端部とゲート電極下に位置する半導体層の最端部との少なくともいずれかにおいて第１の濃度ピークを有する。このように窒素をソース／ドレイン領域のゲート電極の延びる方向の最端部、または、ゲート電極下に位置する半導体層の最端部のいずれかに濃度ピークを有するように導入することによって、その最端部においてソース／ドレイン領域からの不純物が拡散するのが抑制される。この結果、ソース／ドレイン領域の不純物がゲート電極下に位置する半導体層の端部へ増速拡散するのを有効に抑制することができる。具体的には、導入された窒素原子によってソース／ドレイン領域の不純物の拡散の仲介となる点欠陥などがトラップされるので、ソース／ドレイン領域からの不純物の増速拡散を抑制することができる。これにより、トランジスタ特性の異常リークの発生を防止することができる。
【００１３】
上記一の局面による半導体装置の構成において、ゲート電極下に位置する半導体層の端部に第２導電型の高濃度不純物領域が形成されてもよい。このように構成すれば、ゲート電極下に位置する半導体層の端部における寄生トランジスタの発生が抑制される。
【００１４】
また、上記一の局面による半導体装置の構成において、半導体層を絶縁体上に間隔を隔てて島状に複数形成するように構成してもよい。
【００１５】
また、上記一の局面による半導体装置において、半導体層を半導体層の主表面に形成された素子分離絶縁膜によって複数の半導体層に分離するように構成するとともに、半導体層と素子分離絶縁膜との境界領域近傍でかつゲート電極下に位置する半導体層の領域に窒素を導入し、さらに素子分離絶縁膜に接する半導体層の最端部において濃度ピークを有するように窒素の濃度プロファイルを調整する。このようにしても、素子分離絶縁膜によって分離されたＳＯＩ構造におけるソース／ドレイン領域からの不純物の増速拡散を防止することができる。
【００１６】
また、上記一の局面における半導体装置の構成において、窒素を少なくともソース／ドレイン領域に導入するとともに、窒素をソース／ドレイン領域近傍のチャネル領域にも導入するように構成する。このようにすれば、ソース／ドレイン領域の不純物がチャネル領域側に拡散するのも防止することができる。
【００１７】
上記一の局面における半導体装置の構成において、窒素を少なくともソース／ドレイン領域に導入するとともに、窒素の垂直方向の第２の濃度ピークを半導体層と絶縁体との界面近傍に位置するように構成する。このように構成することによって、半導体層の結晶性が劣化していると考えられる半導体層と絶縁体層との界面近傍でのソース／ドレイン領域からチャネル領域に向かう不純物の拡散を有効に防止することができる。
【００１８】
この発明の他の局面におけるＳＯＩ構造を有する半導体装置の製造方法では、絶縁体上に主表面を有する半導体層を形成する。そしてその半導体層上に第１の注入マスクを形成する。第１の注入マスクをマスクとして半導体層の分離注入領域に第１導電型の不純物を注入することによりチャネル領域よりも高い不純物濃度を有する不純物領域を形成する。半導体層の主表面上にゲート絶縁膜を介してゲート電極を形成する。ゲート電極をマスクとして半導体層に第２導電型の不純物をイオン注入することによりソース／ドレイン領域を形成する。第１のマスクおよびゲート電極のうち少なくともいずれかをマスクとして、窒素を注入する。この後、熱処理を施す。このように窒素を注入して熱処理を行なうことによって、注入された窒素が不純物の拡散の起こりやすい半導体層の最端面にパイル・アップされ、その部分において、ソース／ドレイン領域の不純物の拡散の仲介となる点欠陥などが窒素原子によってトラップされるので、ソース／ドレイン領域の不純物の拡散を抑制することができる。
【００１９】
また、上記他の局面による方法において、窒素の注入をソース／ドレイン領域の形成のための第２導電型の不純物のイオン注入よりも前に行なうように構成する。これにより、より有効にソース／ドレイン領域の第２導電型の不純物の拡散を防止することができる。
【００２０】
また、上記他の方法において、窒素のイオン注入をゲート電極をマスクとして半導体層と絶縁体との界面近傍に窒素の縦方向の第２の濃度ピークが位置するように行なうように構成してもよい。このようにすれば、結晶が劣化して拡散が起こりやすいと考えられる半導体層と絶縁体との界面近傍における不純物の拡散をより有効に防止することができる。
【００２１】
また、上記他の方法において、窒素を、ゲート電極をマスクとして、ソース／ドレイン領域を形成するための第１導電型の不純物のイオン注入よりもチャネル領域側に注入するように構成してもよい。このようにすれば、ソース／ドレイン領域のみならずソース／ドレイン領域近傍のチャネル領域にも窒素が注入されることになり、ソース／ドレイン領域とチャネル領域との界面近傍に位置するソース／ドレイン領域の不純物のチャネル領域への拡散を有効に防止することができる。
【発明の効果】
【００２２】
以上説明したように本発明によれば、ソース／ドレイン領域からの不純物の増速拡散を防止することができるＳＯＩ構造を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図に基づいて説明する。
（第１の実施形態）
まず図１〜図４を参照して、本発明の第１の実施形態によるＳＯＩ構造を有する半導体装置について説明する。この第１の実施形態では、シリコン基板１上に埋込酸化膜（絶縁体）２が形成されている。埋込酸化膜２上の所定領域には単結晶のシリコン層（半導体層）３が形成されている。シリコン層３には、１×１０17／ｃｍ3程度のｐ型不純物を有するチャネル領域１５を挟むように、所定の間隔を隔てて１×１０20／ｃｍ3程度のｎ型不純物を含むソース／ドレイン領域１４が形成されている。シリコン層３の上表面上および側表面上にはゲート絶縁膜１１を挟んでゲート電極１２が形成されている。
【００２４】
また、ゲート電極１２下のシリコン層３の端部には、チャネル領域１５よりも高い不純物濃度である１×１０18／ｃｍ3程度のｐ型不純物を含む分離領域７が設けられている。この分離領域７は、ゲート電極１２下のシリコン層３の端部での電界集中による寄生トランジスタの発生を防止するために設けられている。ここで、この実施形態による半導体装置では、分離領域７に窒素が１×１０20／ｃｍ3程度の濃度で導入されている。シリコン層３の端面には窒素が蓄積した窒素パイル・アップ領域８が設けられている。図２および図４を参照して、シリコン層３の端面の窒素パイル・アップ領域８では窒素の濃度が高く、端面で濃度ピーク（１×１０21／ｃｍ3）が存在することがわかる。
【００２５】
ゲート電極１２を覆うように層間絶縁膜１６が設けられており、さらにその層間絶縁膜１６のソース／ドレイン領域１４およびゲート電極１２上に位置する領域にはそれぞれコンタクトホール１７が設けられている。そのコンタクトホールを介してソース／ドレイン領域１４およびゲート電極１２にそれぞれ電気的に接続するようにアルミ配線１８が形成されている。なお、図３および図４に示すように、ソース／ドレイン領域１４を囲むように窒素が導入された分離領域７ａが設けられているが、この分離領域７ａは分離領域７と異なり、Ｐ型を有していない。
【００２６】
上記のように、本実施の形態では、分離領域７に窒素を導入し、さらに分離領域７のシリコン層３の最端面近傍に窒素濃度のより高い窒素パイル・アップ領域８を設けることによって、シリコン層３の最端面においてソース／ドレイン領域１４からの不純物が増速拡散されるのを有効に防止することができ、その結果異常リーク電流を低減することができる。また、ソース／ドレイン領域１４からの不純物の拡散とともに顕著に現われていた寄生トランジスタの発生も低減することが可能となる。これは、シリコン層３の最端面において、ソース／ドレイン領域１４の不純物の拡散の仲介となる点欠陥などを窒素原子がトラップすることによって、ソース／ドレイン領域１４からの不純物の拡散を抑制することができるためである。この結果、ソース／ドレイン領域１４の不純物がゲート電極１２下のシリコン層３の最端部に増速拡散されるのを有効に防止することができる。
【００２７】
次に、図５〜図１７を参照して、図１〜図４に示した第１の実施の形態による半導体装置の製造プロセスについて説明する。まず、図５〜図８に示した工程は、図３２〜図３５に示した工程と同様であるので説明を省略する。次に、図９に示すように、フォトレジスト（第１の注入マスク）６をマスクとしてシリコン層３に窒素を注入する。窒素の注入条件は、たとえば１０ｋｅＶの注入エネルギで１×１０15／ｃｍ2の注入量で行なうが、１×１０13／ｃｍ2〜１×１０16／ｃｍ2の範囲内であればどのような注入量であっても効果がある。注入量の最適値は分離条件との組合せによって決定される。
【００２８】
ここで、窒素の注入は、ゲート電極１２下のシリコン層３の端面（図２参照）でのソース／ドレイン領域１４からの不純物の拡散を防止するためのものなので、最終的にシリコン層３の端面になる領域により多く窒素を導入するのが好ましい。この後、図１０に示すように、同じフォトレジスト６をマスクとして分離領域７にボロン（Ｂ）を２０ｋｅＶの注入エネルギで３×１０13／ｃｍ2程度の注入量で注入する。このボロンのイオン注入は、垂直に注入する方法であってもよいし、斜め回転イオン注入を用いてもよい。この後、フォトレジスト６、図３７〜図４３に示した従来のプロセスと同様のプロセスを用いて、図１１〜図１７のプロセスが施される。図１７におけるヒ素のイオン注入は５０ｋｅＶ，１×１０15／ｃｍ2で行ない、その後８００℃，３０分の熱処理を行なうことによって、ヒ素を活性化させるとともに、窒素パイル・アップ領域８が形成される。
【００２９】
なお、図８〜図１２のプロセスでは、シリコン窒化膜スペーサ１０を用いてその下に分離領域７を形成しているが、必ずしもこの方法による必要はない。たとえば、図１８〜図２０に示すように、フォトレジスト６をマスクとしてシリコン層３を島状にメサ加工した後、斜め回転イオン注入を用いて窒素を注入した後さらに斜め回転イオン注入法を用いてボロンを注入するようにしてもよい。
【００３０】
（第２の実施形態）
次に、図２１を参照して、本発明の第２の実施の形態による半導体装置について説明する。この第２の実施の形態では、ＬＯＣＯＳ分離を用いたＳＯＩ構造に本発明を適用している。この構造では、シリコン層３の端部にはＬＯＣＯＳ法によって形成したフィールド酸化膜（素子分離絶縁膜）１３が形成されており、このフィールド酸化膜１３によって隣接するシリコン層３が分離されている。このような構造においても、ゲート電極１２下に位置するシリコン層３の端部ではフィールド酸化膜１３の形成によって応力が発生して結晶欠陥が生じやすい。このため、その部分で寄生トランジスタの発生を防止するため、チャネル領域１５よりも高い不純物（ボロン）の濃度を有する分離領域７を形成している。また、その分離領域７にこの実施の形態では窒素を導入することによって、ソース／ドレイン領域（図示せず）からの不純物が分離領域７に増速拡散されるのを有効に防止することができる。つまり、分離領域７には、高濃度のボロンと、窒素が導入されている。さらに、分離領域７のフィールド酸化膜１３側の端部には窒素が蓄積された窒素パイル・アップ領域８を形成している。
【００３１】
（第３の実施形態）
次に、図２２〜図２７を参照して、本発明の第３の実施形態によるＳＯＩ構造を有する半導体装置およびその製造プロセスについて説明する。まず、図２６および図２７に示すように、この第３の実施形態では、ソース／ドレイン領域１４に窒素が導入されており、さらに、ソース／ドレイン領域１４を囲むシリコン層３の端部に窒素濃度の高い窒素パイル・アップ領域８が設けられている。このようにソース／ドレイン領域１４のゲート電極１２の延びる方向の端部に窒素濃度の高い窒素パイル・アップ領域８を設けることによって、その窒素原子が、拡散の起こりやすいソース／ドレイン領域１４のゲート電極１２の延びる方向の端部において、ソース／ドレイン領域１４の不純物の拡散を防止する効果がある。このため、分離領域７にソース／ドレイン領域１４からの不純物が増速拡散するのを防止することができる。これにより、その増速拡散による異常リーク電流の発生を防止することができる。また、ソース／ドレイン領域１４に導入された窒素によって、分離領域７における増速拡散を防止することができる効果に加えて、チャネル領域１５に対しても同様の効果を得ることができる。具体的には、埋込酸化膜２上に形成するシリコン層３は結晶性が不十分な場合があり、シリコン層３の端部だけでなくチャネル領域１５の部分においても結晶性の悪い部分が存在する可能性がある。このため、チャネル領域１５の結晶性の悪い部分から部分的に同様の増速拡散が起こり、その結果異常リーク電流が発生するということも考えられる。ソース／ドレイン領域１４に窒素を導入することによって、このようなチャネル領域１５におけるソース／ドレイン領域１４からの不純物の増速拡散をも有効に防止することにできる。なお、シリコン層３のチャネル領域１５における結晶性の劣化は、埋込酸化膜２近傍で起こる確率が高いので、ソース／ドレイン領域１４に導入する窒素の縦方向（垂直方向）の濃度ピークを埋込酸化膜２とシリコン層３との界面に設定するのが好ましい。
【００３２】
上記の第３の実施の形態の半導体装置の製造プロセスとしては、図２２および図２３に示すように、パターニングされたゲート電極１２をマスクとしてソース／ドレイン領域１４が形成される領域に窒素を１０ｋｅＶ，１×１０15／ｃｍ2の条件下で注入する。この窒素の注入は垂直方向に注入する場合を示しているが、斜め回転イオン注入を用いて注入してもよい。この後、図２４および図２５に示すように、ゲート電極１２をマスクとしてヒ素（Ａｓ）をイオン注入する。このイオン注入は垂直イオン注入を用いる。これにより、ソース／ドレイン領域１４が形成される。なお、窒素の注入はソース／ドレイン領域１４を形成するためのヒ素の注入よりも前に行なうことによって、ヒ素の拡散をより有効に防止することができる。また、窒素を斜め回転イオン注入法を用いて注入してヒ素を垂直イオン注入法を用いて注入すれば、図２５に示すように、窒素注入領域７ｂをソース／ドレイン領域１４内のヒ素よりもゲート電極１２のより内側に導入することができる。これによりチャネル領域１５側に位置するヒ素がチャネル領域１５に拡散するのをより有効に防止することができる。ヒ素の注入後に、８００℃，３０分の熱処理を施すことによってヒ素を電気的に活性化させるとともに、窒素パイル・アップ領域８が形成される。
【００３３】
（第４の実施形態）
次に、図２８を参照して、本発明の第４の実施の形態による半導体装置では、ＬＤＤ（Lightly Doped Drain)構造を有するソース／ドレイン領域に窒素を導入している。ＬＤＤ構造は、低濃度の不純物領域１４ｂと高濃度の不純物領域１４ａとによって構成される。このようにＬＤＤ構造のソース／ドレイン領域（１４ａ，１４ｂ）に窒素を導入することによっても上記したと同様、ソース／ドレイン領域１４からの不純物の拡散を有効に防止することができる。なお、ＬＤＤ構造は、通常、低濃度のソース／ドレイン領域１４ｂを形成するためのイオン注入を行なった後、高濃度のソース／ドレイン領域１４ａを形成するためのイオン注入を行なうことによって形成する。この場合、低濃度の不純物領域１４ｂのためのイオン注入を行なう前に窒素を注入する。より詳細には、窒素は、ソース／ドレイン領域１４ａおよび１４ｂ形成のために注入したイオンを活性化させるための熱処理を行なう前に注入するのが望ましい。また、窒素を斜め回転イオン注入法を用いて注入し、低濃度のソース／ドレイン領域１４ｂのイオン注入を垂直イオン注入を用いて行なうことによって、低濃度のソース／ドレイン領域１４ｂよりもゲート電極１２側に窒素を導入した窒素注入領域７ｂを形成することができる。これにより、チャネル領域１５近傍に位置する低濃度のソース／ドレイン領域１４ｂの不純物の拡散をより有効に防止することができる。また、窒素注入後に８００℃で３０分程度の熱処理を施すことによって、シリコン層３の端部に窒素パイル・アップ領域８を形成することができる。
【００３４】
なお、上記第１〜第４の実施の形態ではＮＭＯＳ型トランジスタについてｎ型のソース／ドレイン領域の不純物の異常拡散を防止するために窒素注入を行なっているが、ＰＭＯＳ型トランジスタのｐ型のソース／ドレイン領域の不純物の異常拡散防止のために窒素注入を行なっても同様の効果を得ることができる。また、上記第１〜第４の実施の形態ではＮＭＯＳ型トランジスタのみが存在する構造を示したが、ＮＭＯＳ型トランジスタとＰＭＯＳ型トランジスタの両方が存在する場合には、両者のゲート電極形成後に共通に窒素注入を行なえば、窒素注入プロセスをより簡略的に行なうことができる。なお、第１の実施の形態に示した分離領域７に窒素が導入された構造と第３の実施の形態に示したソース／ドレイン領域１４に窒素が導入された構造とを組合せてもよい。このようにすれば、ソース／ドレイン領域１４からの不純物の拡散をより有効に防止することができる。
【００３５】
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【００３６】
本発明に従ったＳＯＩ構造を有する半導体装置は、ＳＯＩ構造の特有の問題点であるソース／ドレイン領域からの不純物の拡散によるリーク電流の発生を防止することができるものである。このため、ＳＯＩ構造を有する半導体装置に広く適用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の一の実施の形態によるＳＯＩ構造を有する半導体装置を示した平面図である。
【図２】図１に示した半導体装置の１００−１００線に沿った断面図である。
【図３】図１の半導体装置の２００−２００線に沿った断面図である。
【図４】図１に示した半導体装置の１００−１００線に沿った不純物プロファイル図である。
【図５】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図６】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図７】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図８】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図９】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図１０】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図１１】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図１２】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図１３】図１〜図３に示した半導体装置の製造プロセスを説明するための断面図である。
【図１４】図１３に示した工程における図１３と直交する断面に沿った断面図である。
【図１５】図１３および図１４に示した工程における平面図である。
【図１６】図１〜図３に示した本発明の半導体装置の製造プロセスを説明するための断面図である。
【図１７】図１６に示した工程における図１６と垂直な断面に沿った断面図である。
【図１８】図１〜図３に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図１９】図１〜図３に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図２０】図１〜図３に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図２１】本発明の第２の実施形態によるＳＯＩ構造を有する半導体装置を示した断面図である。
【図２２】本発明の第３の実施形態によるＳＯＩ構造を有する半導体装置の製造プロセスを示した断面図である。
【図２３】図２２と直交する方向の断面図である。
【図２４】本発明の第３の実施形態によるＳＯＩ構造を有する半導体装置の製造プロセスを説明するための断面図である。
【図２５】図２４に対して直交する方向の断面図である。
【図２６】第３の実施形態の窒素の分布状態を説明するための斜視図である。
【図２７】図２６の３００−３００線に沿った不純物プロファイル図である。
【図２８】本発明の第４の実施形態によるＳＯＩ構造を有する半導体装置を示した断面図である。
【図２９】従来のＳＯＩ構造を有する半導体装置を示した平面図である。
【図３０】図２９に示した半導体装置の１００−１００線に沿った断面図である。
【図３１】図２９に示した半導体装置の２００−２００線に沿った断面図である。
【図３２】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３３】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３４】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３５】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３６】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３７】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３８】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図３９】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図４０】図３９の断面に直交する断面図である。
【図４１】図３９および図４０の平面図である。
【図４２】図２９〜図３１に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図４３】図４２の断面に直交する断面図である。
【図４４】従来の半導体装置の問題点を説明するための斜視図である。
【図４５】従来の半導体装置の問題点を説明するためのゲート電圧とドレイン電流との関係を示した相関図である。
【符号の説明】
【００３８】
１  シリコン基板、２  埋込酸化膜、３  シリコン層、６  フォトレジスト、７  分離領域、８  窒素パイル・アップ領域、１１  ゲート絶縁膜、１２  ゲート電極、１３  フィールド酸化膜、１４  ソース／ドレイン領域、１５  チャネル領域、１６  層間絶縁膜。
【図１】
2007123944.tif 000003
【図２】
2007123944.tif 000004
【図３】
2007123944.tif 000005
【図４】
2007123944.tif 000006
【図５】
2007123944.tif 000007
【図６】
2007123944.tif 000008
【図７】
2007123944.tif 000009
【図８】
2007123944.tif 000010
【図９】
2007123944.tif 000011
【図１０】
2007123944.tif 000012
【図１１】
2007123944.tif 000013
【図１２】
2007123944.tif 000014
【図１３】
2007123944.tif 000015
【図１４】
2007123944.tif 000016
【図１５】
2007123944.tif 000017
【図１６】
2007123944.tif 000018
【図１７】
2007123944.tif 000019
【図１８】
2007123944.tif 000020
【図１９】
2007123944.tif 000021
【図２０】
2007123944.tif 000022
【図２１】
2007123944.tif 000023
【図２２】
2007123944.tif 000024
【図２３】
2007123944.tif 000025
【図２４】
2007123944.tif 000026
【図２５】
2007123944.tif 000027
【図２６】
2007123944.tif 000028
【図２７】
2007123944.tif 000029
【図２８】
2007123944.tif 000030
【図２９】
2007123944.tif 000031
【図３０】
2007123944.tif 000032
【図３１】
2007123944.tif 000033
【図３２】
2007123944.tif 000034
【図３３】
2007123944.tif 000035
【図３４】
2007123944.tif 000036
【図３５】
2007123944.tif 000037
【図３６】
2007123944.tif 000038
【図３７】
2007123944.tif 000039
【図３８】
2007123944.tif 000040
【図３９】
2007123944.tif 000041
【図４０】
2007123944.tif 000042
【図４１】
2007123944.tif 000043
【図４２】
2007123944.tif 000044
【図４３】
2007123944.tif 000045
【図４４】
2007123944.tif 000046
【図４５】
2007123944.tif 000047