(57)【要約】【課題】  出力信号に対する電源電圧変動の影響の低減を図ることが可能なインタフェイス回路を提供する。【解決手段】  インタフェイス回路１００は、所定の信号入力に基づいて、定電流をプッシュプル制御することにより信号を出力する送信回路１と、信号を伝送するための伝送線路２と、第１の定電流回路９と、伝送線路２とインピーダンス整合されるとともにゲート電圧が一定に保たれた第１のトランジスタ１０と、第１のトランジスタ１０と接地電位との間に接続された第１の抵抗１１と、電源に接続され第１の定電流回路９のｍ分の１の大きさの電流を出力する第２の定電流回路１２と、第２の定電流回路１２と接地電位との間に接続され、第１の抵抗１１のｍ倍の抵抗値を有する第２の抵抗１４と、第１の抵抗１１の電位と第２の抵抗の電位１４とを比較し信号を出力するコンパレータ１５と、を有する受信回路３と、を備える。【選択図】  図１
2007006136.tif 000002
【特許請求の範囲】
【請求項１】
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第１の定電流回路と、前記第１の定電流回路および前記伝送線路に接続され、前記伝送線路とインピーダンス整合されるとともにゲート電圧が一定に保たれた第１のトランジスタと、前記第１のトランジスタと接地電位との間に接続された第１の抵抗と、前記電源に接続され前記第１の定電流回路のｍ分の１の大きさの電流を出力する第２の定電流回路と、前記第２の定電流回路と前記接地電位との間に接続され、前記第１の抵抗のｍ倍の抵抗値を有する第２の抵抗と、前記第１の抵抗の電位と前記第２の抵抗の電位とを比較し信号を所定の出力するコンパレータと、を有する受信回路と、を備えることを特徴とするインタフェイス回路。
【請求項２】
前記受信回路は、前記第２の定電流回路と前記第２の抵抗との間に接続され、前記第１のトランジスタのｍ分の１のチャネル長を有し、ゲート電圧が一定に保たれた第２のトランジスタを、さらに備えていることを特徴とする請求項１に記載のインタフェイス回路。
【請求項３】
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第１の定電流回路と、前記第１の定電流回路と接地電位との間に接続されるとともに、前記伝送線路に接続され前記伝送線路とインピーダンス整合された第１の抵抗と、電源に接続され、前記第１の定電流回路のｍ分の１の大きさの電流を出力する第２の定電流回路と、前記第２の定電流回路と前記接地電位との間に接続され、前記第１の抵抗のｍ倍の抵抗値を有する第２の抵抗と、２つの前記抵抗のそれぞれの電位を比較し所定の信号を出力するコンパレータと、を有する受信回路と、を備えることを特徴とするインタフェイス回路。
【請求項４】
前記送信回路は、
電圧源に接続された第３の定電流回路と、
接地電位に接続された第４の定電流回路と、
前記第３の定電流回路と前記接地電位との間に接続され、前記所定の信号入力に基づいて、切り替わる第１のスイッチ回路と、
前記電圧源と前記第４の定電流回路との間に接続され、前記所定の信号入力に基づいて、前記第１のスイッチ回路とオン・オフが逆に切り替わる第２のスイッチ回路と、
前記第３の定電流回路に接続され、前記所定の信号入力に基づいて前記第２のスイッチ回路とオン・オフが同様に切り替わる第３のスイッチ回路と、
前記第３のスイッチ回路と前記第４の定電流回路との間に接続され、前記所定の信号入力に基づいて、前記第１のスイッチ回路とオン・オフが同様に切り替わる第４のスイッチ回路と、を有し、
前記第３のスイッチ回路と前記第４のスイッチ回路との間と、前記伝送線路とが接続されていることを特徴とする請求項１ないし３の何れかに記載のインタフェイス回路。
【請求項５】
前記送信回路は、
電圧源に接続された第３の定電流回路と、
接地電位に接続された第４の定電流回路と、
前記所定の信号に基づいて切り替わる第１のスイッチ回路と、
前記所定の信号に基づいて前記第１のスイッチ回路とオン・オフが逆に切り替わる第２のスイッチ回路と、を有し、
前記第１のスイッチ回路と前記第２のスイッチ回路との間と、前記伝送線路とが接続されていることを特徴とする請求項１ないし３の何れかに記載のインタフェイス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信回路から受信回路へ伝送線路を介してデータ等を送信する送受信システムのインタフェイス回路に関するものである。
【背景技術】
【０００２】
従来、操作部と表示部を折り畳む折り畳み式の携帯電話として、操作部側に搭載されたLSIからフレキシブル配線（伝送線路）を介して画像データ信号やクロック信号等を表示部側に送信するインタフェイス回路を備えているものがある。このインタフェイス回路は、例えば、入力信号ΔVを感知して、それに比例した電流を伝送線路に供給するトランジスタを有する送信回路と、該伝送線路とインピーダンス整合したゲート接地トランジスタと伝送線路を介して入力された信号の電流の変化分を電圧に変換するための抵抗とを有する受信回路と、を備える（例えば、非特許文献１参照。）。
【０００３】
上記従来技術においては、既述のように送信回路のトランジスタに印加された電圧（入力信号）に応じてドレイン電流を変化させるが、電圧（入力信号）の立ち上がりおよび立下り時の電流変化が大きく、グランド（Ground）にノイズが発生するという問題があった。
【０００４】
さらに、上記従来技術においては、受信回路の抵抗端に生じる電圧出力は該伝送線路から入力される信号の振幅により異なる。そして、コンパレータでこの電圧出力と電源電圧に基づいた基準電圧とを比較して表示装置等に信号を出力する場合、電源ノイズで基準電圧が変動すると、コンパレータの出力信号にばらつきが生じる。すなわち、表示装置等に出力すべき信号が電源電圧変動の影響を受け易いという問題が生じていた。
【非特許文献１】Behzad Razavi著、「Design of Analog CMOS Integrated Circuits」、McGraw-Hill Education、２００３年１０月、ｐ．７７−７８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記課題を解決するものであり、出力信号に対する電源電圧変動の影響を低減することが可能なインタフェイス回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る実施例に従ったインタフェイス回路は、
所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第１の定電流回路と、前記第１の定電流回路および前記伝送線路に接続され、前記伝送線路とインピーダンス整合されるとともにゲート電圧が一定に保たれた第１のトランジスタと、前記第１のトランジスタと接地電位との間に接続された第１の抵抗と、前記電源に接続され前記第１の定電流回路のｍ分の１の大きさの電流を出力する第２の定電流回路と、前記第２の定電流回路と前記接地電位との間に接続され、前記第１の抵抗のｍ倍の抵抗値を有する第２の抵抗と、前記第１の抵抗の電位と前記第２の抵抗の電位とを比較し信号を所定の出力するコンパレータと、を有する受信回路と、を備えることを備えることを特徴とする。
【０００７】
また、他の態様は、所定の信号入力に基づいて、定電流をプッシュプル制御することにより電流信号を出力する送信回路と、
前記送信回路が出力した信号を伝送するための伝送線路と、
電源に接続された第１の定電流回路と、前記第１の定電流回路と接地電位との間に接続されるとともに、前記伝送線路に接続され前記伝送線路とインピーダンス整合された第１の抵抗と、電源に接続され、前記第１の定電流回路のｍ分の１の大きさの電流を出力する第２の定電流回路と、前記第２の定電流回路と前記接地電位との間に接続され、前記第１の抵抗のｍ倍の抵抗値を有する第２の抵抗と、２つの前記抵抗のそれぞれの電位を比較し所定の信号を出力するコンパレータと、を有する受信回路と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明のインタフェイス回路によれば、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態に係るインタフェイス回路では、例えば、操作部と表示部を折り畳む折り畳み式の携帯電話として、操作部側に搭載されたＬＳＩからフレキシブル配線（伝送線路）を介して画像データ信号やクロック信号等を表示部側に送信するものに適用したインタフェイス回路について説明する。
【００１０】
なお、本発明の一態様に係るインタフェイス回路は、所定の信号入力に基づいて、信号を伝送線路で伝送し、信号を出力する構成を有する、例えば、パソコン等の電子機器に適用できるのは勿論である。
【００１１】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１２】
図１は、本発明の一態様である実施例１に係るインタフェイス回路の要部の構成を示す図である。
【００１３】
図１に示すように、インタフェイス回路１００は、例えば、折り畳み式携帯電話の操作部側に搭載されたＬＳＩ等からの画像データ信号やクロック信号等の所定の信号入力に基づいて、定電流（基準電流）をプッシュプル制御することにより信号を出力する送信回路１と、この送信回路１が出力した信号を伝送するための伝送線路２と、この伝送線路２とインピーダンス整合し、伝送された信号を電圧変換した値（電位）とこの信号の振幅の中心に位置するように設定された基準電圧値（基準電位）とを比較し信号を出力する受信回路３と、を備えている。
【００１４】
送信回路１は、電圧源ＶＤＤと接地電位との間に直列に接続された定電流回路５ａ、プッシュプル回路６、定電流回路５ｂを有している。この定電流回路５ａ、５ｂが生成する定電流は、入力端子４から入力された信号に基づいて、プッシュプル回路６によりプッシュプル制御され、電流信号を生成する。すなわち、送信回路１は、画像データ信号やクロック信号等の所定の信号入力に基づいて、出力端子７から伝送線路２に信号を出力するようになっている。
【００１５】
伝送線路２は、送信回路１の出力端子７と受信回路３の入力端子４との間に接続されている。この伝送線路２は、例えば、携帯電話の二つ折りになるフレキシブル配線（例えば、インピーダンスＲｓ＝５０Ω）に用いられ、画像データ信号やクロック信号等を伝送するようになっている。
【００１６】
受信回路３は、電源ＶＤＤに接続された第１の定電流回路９と、この第１の定電流回路９および伝送線路２の接続点にソースが接続されゲート接地された第１のトランジスタ１０、この第１のトランジスタ１０のドレインと接地電位との間に接続された第１の抵抗１１と、電源ＶＤＤに接続された第２の定電流回路１２と、この第２の定電流回路１２にソースが接続されゲート接地された第２のトランジスタ１３と、この第２のトランジスタ１３のドレインと接地電位との間に接続された第２の抵抗１４と、第１の抵抗１１の抵抗端と第２の抵抗１４の抵抗端とに入力が接続されたコンパレータ１５と、このコンパレータ１５と出力に接続され、出力を波形整形し出力端子１８から信号を出力するためのインバータ回路１６、１７と、を有する。
【００１７】
第１の定電流回路９は、第２の定電流回路１２と電源ＶＤＤを共通としてミラー回路を構成しており、第２の定電流回路１２は、第１の定電流回路９の第１の定電流回路９の出力電流Ｉｚのｍ（ｍ≧１）分の１に比例する大きさの電流Ｉｚ／ｍを出力するようになっている。また、電流Ｉｚは、第１のトランジスタ１０の伝送線路２側から見た入力インピーダンスと整合すべき第１のトランジスタ１０の動作点になるような電流値に調整されている。
【００１８】
第１のトランジスタ１０（ここでは、ＰＭＯＳ型）は、ゲート接地の結果、ゲート電圧が一定に保たれ、所定の電流が流れるようになっている。また、第１のトランジスタ１０は、上述のように伝送線路２（インピーダンスＲｓ＝５０Ω）とインピーダンス整合され、伝送線路２への反射波の発生を抑制している。
【００１９】
ここで、伝送線路２側から見た受信回路３の入力インピーダンスＺinは、Ｚin= (Ｒ+ｒo )/(１＋(ｇｍ＋ｇｍｂ)＊ｒo)として求められる（Ｒ：第１の抵抗１１の抵抗値、ｒo：第１のトランジスタ１０の出力抵抗、ｇｍ：第１のトランジスタ１０の相互コンダクタンス、ｇｍｂ：第１のトランジスタ１０の基板バイアス効果による相互コンダクタンス）。
【００２０】
本実施例においては、ｒo＞＞Ｒ、(ｇｍ＋ｇｍｂ)＊ｒo＞＞１、ｇｍ＞＞ｇｍｂの関係が成立すると仮定すると、入力インピーダンスＺinは、Ｚin≒１/ｇｍとして近似することができる。ここで、第１のトランジスタ１０がインピーダンス整合するためには、入力インピーダンスＺin＝伝送線路２のインピーダンスＲｓ（＝５０Ω）の関係が成立する必要がある。したがって、本実施例においては、相互コンダクタンスｇｍは、１/ｇｍ＝５０Ωとなるように、調整されている。
【００２１】
第１の抵抗１１は、抵抗値Ｒ（ここでは、例えば、Ｒ＝３００Ω）を有しており、第１のトランジスタ１０を介して印加される電流をその両端の電圧に変換する。この第１の抵抗１１の抵抗端とコンバータ１５の入力とが接続されており、この抵抗端に発生する電圧がコンパレータ１５に入力されるようになっている。
【００２２】
第２のトランジスタ１３（ここでは、ＰＭＯＳ型）は、第１のトランジスタ１０のｍ分の１のチャネル長を有し、他は同様の構成になっている。さらに、第２のトランジスタ１３は、ゲート電極が第１のトランジスタと共通接続され、接地されているので、ゲート電圧が一定に保たれている。これにより、第２のトランジスタ１３は、第１のトランジスタ１０のｍ倍の抵抗値を有する。なお、第２の定電流回路１２により第２の抵抗１４には定電流Ｉｚ/ｍが流れるようになっている。したがって、第２のトランジスタ１３がなくても、少なくとも第２の抵抗１４の抵抗端には、所望の基準電圧Ｖｒｅｆ（＝ＩｚＲ）が生成される。
【００２３】
第２の抵抗１４は、第１の抵抗１１のｍ倍の抵抗値ｍＲを有し、第２のトランジスタ１３を介して印加される第２の定電流回路１２により生成された定電流Ｉｚ／ｍを電圧（基準電圧Ｖref=ＩｚＲ）に変換するようになっている。このｍの値を調整（大きく）することにより、第２の抵抗１４における電力消費を低減することができるようになっている。
【００２４】
コンパレータ１５は、後述するように、第１の抵抗の電位１１と第２の抵抗１４の電位とを比較し所定の信号を出力するようになっている。
【００２５】
次に、以上のような構成を有するインタフェイス回路１００の動作について説明する。
【００２６】
先ず、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路１から定電流Ｉｃ（信号電流）がプッシュプル制御され、送信信号として伝送線路２に出力される。以下、入力端子４に入力される所定の信号が“１”の場合と、“０”の場合とに分けて説明する。
【００２７】
所定の信号入力が“１”、すなわち入力がHighの場合は、定電流回路５ａで生成した定電流Ｉｃが伝送線路２を伝送し入力端子８から受信回路３に印加され、送信回路１がプッシュ状態となる。このとき定電流回路５ｂで生成された定電流Ｉｃは、送信回路１内の他のパスを経由しグランドに流れることとなる。
【００２８】
これにより、受信回路３では、入力された定電流Ｉｃと第１の定電流回路９により生成された定電流Ｉｚとが第１の抵抗１１で電圧Ｖpush（=Ｉｚ×R+Ｉｃ×R）に変換される。
【００２９】
そして、コンパレータ１５は、この第１の抵抗１１で変換された電圧Ｖpush と第２の抵抗１４で変換された電圧Vref（基準電圧）とを比較し、電圧Ｖpushが電圧Vrefよりも高いため、Highの状態の信号を出力する。この信号は、インバータ回路１６、１７により波形整形され、出力端子１８を介して、インタフェイス回路１００の出力信号として出力される。
【００３０】
一方、所定の信号入力が“０”、すなわち入力がLowの場合は、定電流回路５ｂが伝送線路２と導通状態になることにより、受信回路３側の電流が引っ張られて、受信回路３から定電流Ｉｃが伝送線路２を伝送し送信回路１の出力端子７に流れ込んで、送信回路１がプル状態となる。このとき定電流回路５ａで生成された定電流Ｉｃは、送信回路１内の他のパスを経由しグランドに流れることとなる。
【００３１】
これにより、受信回路３では、入力端子８から流出した定電流Ｉｃと第１の定電流回路９により生成された定電流Ｉｚとの差分の電流が第１の抵抗１１で電圧Ｖpull（=Ｉｚ×R−Ｉｃ×R）に変換される。
【００３２】
コンパレータ１５は、電圧Ｖpullと電圧Vref（基準電圧）とを比較し、電圧Ｖpullが電圧Vrefよりも低いため、Lowの状態の信号を出力する。この信号は、インバータ回路１６、１７により波形整形され、出力端子１８を介して、インタフェイス回路１００の出力信号として出力される。
【００３３】
以上のようにして生成されたコンパレータ１５の入力電圧の波形を図２に示す。
【００３４】
図２に示すように、コンバータ１５に入力される電圧（Ｖpush、Ｖpull）の振幅は、既述のように、定電流Ｉｃ、Ｉｚの値に基づいて変化する（Ｖpush=Ｉｚ×R+Ｉｃ×R、Ｖpull=Ｉｚ×R−Ｉｃ×R）が、基準電圧Ｖref（=ＩｚＲ）がこの振幅の中心に位置するようになっている。したがって、コンパレータ１５は、これらの電圧値を明確に比較することができるため、より正確に信号を出力することができるようになっている。
【００３５】
これにより、例えば、電源電圧が変動し定電流Ｉｃが変動した場合であっても、電圧（Ｖpush、Ｖpull）の振幅の中心に基準電圧Ｖrefが位置する関係は維持されるため、コンパレータ１５の出力信号に対する電源電圧変動の影響の低減を図ることができる。
【００３６】
さらに、例えば、製造ばらつき、温度変化等により、受信回路３の第１の抵抗１１の抵抗値Ｒおよび第２の抵抗１４の抵抗値ｍRが変動した場合であっても、第１の抵抗１１の端部で生成する電圧の振幅の中心電圧と基準電圧(Vref)とは同様に変動し、電圧（Ｖpush、Ｖpull）の振幅の中心に基準電圧Ｖrefが位置する関係は維持される。したがって、コンパレータ１５の出力信号に対する製造ばらつき、温度変化の影響の低減をも図ることができる。
【００３７】
また、送信回路１の基準電流（定電流Ｉｃ）の電流値は、コンパレータ１５が適切に比較動作する範囲で、第１の抵抗１１の抵抗値Ｒを調整することにより、例えば、500μA以下に小さく設定することが可能である。これにより、伝送信号の電圧振幅、送信回路の消費電流を抑えることができるようになっている。そして、インタフェイス回路１の低EMI(Electro Magnetic Interference)化、低消費電力化を図ることができるようになっている。
【００３８】
以上のように、本実施例に係るインタフェイス回路によれば、所定の信号入力に基づいて、定電流をプッシュプル制御することにより信号を出力する送信回路と、この送信回路が出力した信号を伝送するための伝送線路と、この伝送線路とインピーダンス整合し、伝送された信号を電圧変換した値とこの信号の振幅の中心に位置するように設定された基準電圧値とを比較し信号を出力する受信回路と、を備えているので、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【００３９】
さらに、受信回路のｍの値、第１の抵抗の抵抗値Ｒを調整することにより、受信回路の定電流、および送信回路の基準電流を小さくすることができるので、低EMI、低消費電力化を図ることができる。
【実施例２】
【００４０】
実施例１では、送信回路が定電流回路の定電流をプッシュプル制御するプッシュプル回路を有する構成について述べたが、本実施例では、特に、電源ノイズ、グランドノイズを低減するためのプッシュプル回路の詳細な構成について述べる。
【００４１】
図３は、本発明の一態様である実施例２に係るインタフェイス回路１００ａの要部構成を示す図である。なお、伝送線路２、受信回路３の構成は、実施例１と同様である。
【００４２】
図３に示すように、送信回路１ａは、電圧源に接続された第３の定電流回路５ａと、接地電位に接続された第４の定電流回路５ｂと、を有する。
【００４３】
さらに送信回路１ａは、プッシュプル回路として、第３の定電流回路５ａにソースが接続された第１のスイッチ回路であるトランジスタ１９と、第４の定電流回路５ｂにソースが接続された第２のスイッチ回路であるトランジスタ２０と、第３の定電流回路５ａにソースが接続された第３のスイッチ回路であるトランジスタ２１と、このトランジスタ２１のドレインにドレインが接続され第４の定電流回路５ｂにソースが接続され第４のスイッチ回路であるトランジスタ２２と、トランジスタ１９のドレインと接地電位との間に接続された第３の抵抗２３と、電圧源ＶＤＤとトランジスタ２０のドレインとの間に接続された第４の抵抗２４と、入力端子４とトランジスタ２１、２２のゲート端子との間に接続されたインバータ２５と、を有する。
【００４４】
トランジスタ１９は、ＰＭＯＳ型であり、反転入力ゲート端子が入力端子４に接続され、所定の信号入力に基づいてオン・オフが切り替わるようになっている。
【００４５】
トランジスタ２０は、ＮＭＯＳ型であり、ゲート端子が入力端子４に接続され、所定の信号入力に基づいて、トランジスタ１９とオン・オフが逆に切り替わるようになっている。
【００４６】
トランジスタ２１は、ＰＭＯＳ型であり、反転入力ゲート端子がインバータ２５を介して入力端子４に接続され、所定の信号入力に基づいて、トランジスタ２０とオン・オフが同様に切り替わるようになっている。
【００４７】
トランジスタ２２は、ＮＭＯＳ型であり、ゲート端子がインバータ２５を介して入力端子４に接続され、所定の信号入力に基づいて、トランジスタ１９とオン・オフが同様に切り替わるようになっている。
【００４８】
また、トランジスタ２１とトランジスタ２２との間と、伝送線路２とが出力端子７を介して接続されている。これにより、トランジスタ２１とトランジスタ２２との間から伝送線路２に信号電流を出力するようになっている。
【００４９】
以上のように、トランジスタ１９ないし２２は、相補的に動作するようになっている。なお、インバータ２５により入力信号は遅延するが、入力端子４とトランジスタ１９、２０のゲート端子との間には、インバータの遅延時間と等しい遅延回路（図示せず）が設けられており、トランジスタ１９ないしトランジスタ２２は、理想的には同時に切り替わるようになっている。
【００５０】
次に、以上のような構成を有するインタフェイス回路１００ａの動作について説明する。以下、入力端子４に入力される所定の信号が“１”の場合と、“０”の場合とに分けて説明する。なお、受信回路３の動作は、実施例１と同様であるので説明を省略する。
【００５１】
所定の信号入力が“１”、すなわち入力がHighの場合は、トランジスタ１９がオフし、トランジスタ２０がオンするとともに、インバータ２５により入力信号を反転した信号がゲート端子に入力されるトランジスタ２１がオンし、トランジスタ２２がオフする。
【００５２】
これにより、定電流回路５ａの定電流Ｉｃは、トランジスタ２１を経由して伝送線路２に信号電流として印加される。すなわち、定電流回路５ａで生成した定電流Ｉｃが伝送線路２を伝送し入力端子８から受信回路３に印加され、送信回路１がプッシュ状態となる。また、定電流回路５ｂの定電流Ｉｃは、電圧源ＶＤＤから第４の抵抗２４、トランジスタ２０、を経由してグランドに流れることとなる。すなわち、定電流回路５ｂで生成された定電流Ｉｃは、上述のパスを経由し送信回路１内に閉じた状態に維持されるものである。
【００５３】
一方、所定の信号入力が“０”、すなわち入力がLowの場合は、トランジスタ１９がオンし、トランジスタ２０がオフするとともに、インバータ２５により入力信号を反転した信号がゲート端子に入力されるトランジスタ２１がオフし、トランジスタ２２がオンする。
【００５４】
これにより、定電流回路５ｂの定電流Ｉｃは、トランジスタ２２を経由して伝送線路２に負の信号電流として印加される。すなわち、定電流回路５ｂが伝送線路２と導通状態になることにより、受信回路３側の電流が引っ張られて、受信回路３から定電流Ｉｃが伝送線路２を伝送し送信回路１ａの出力端子７に流れ込んで送信回路１がプル状態となる。また、定電流回路５ａの定電流Ｉｃは、トランジスタ１９、電圧源ＶＤＤから第３の抵抗２３、を経由してグランドに流れることとなる。すなわち、定電流回路５ａで生成された定電流Ｉｃは、上述のパスを経由し送信回路１内に閉じた状態に維持される。
【００５５】
このように、定電流回路５ａ、５ｂに対し一定の電流を流すパスを確保することで、動的な電流変化を抑えることができ、電源ノイズ、グランドノイズの発生を低減することができるようになっている。
【００５６】
上述の動作により、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路１から定電流Ｉｃ（信号電流）がプッシュプル制御され、送信信号として伝送線路２に出力される。
【００５７】
以上のように、本実施例に係るインタフェイス回路によれば、送信回路の定電流回路に対し一定の電流を流すパスを確保し、動的な電流変化を抑えて、電源ノイズ、グランドノイズの発生を低減するので、出力信号に対する電源電圧変動の影響の低減を図ることができる。
【００５８】
なお、本実施例においては、上記各スイッチ回路は、ＰＭＯＳ型、ＮＭＯＳ型のトランジスタを用いた場合について説明したが、同様の動作をするものであれば、他の素子、回路構成等に置き換えても同様の作用・効果を奏するのは勿論である。
【実施例３】
【００５９】
実施例２では、電源ノイズ、グランドノイズを低減するためのプッシュプル回路の詳細な構成について述べたが、本実施例では、上記実施例２よりも簡単な回路構成によりプッシュプル制御を実現するプッシュプル回路について述べる。
【００６０】
図４は、本発明の一態様である実施例３に係るインタフェイス回路１００ｂの要部構成を示す図である。なお、伝送線路２、受信回路３の構成は、実施例１と同様である。
【００６１】
図４に示すように、送信回路１ｂは、電圧源ＶＤＤに接続された第３の定電流回路５ａと、接地電位に接続された第４の定電流回路５ｂと、を有する。
【００６２】
さらに送信回路１ｂは、プッシュプル回路として、第３の定電流回路５ａにソースが接続された第１のスイッチ回路であるトランジスタ２６と、このトランジスタ２６のドレインにドレインが接続され第４の定電流回路５ｂにソースが接続された第２のスイッチ回路であるトランジスタ２７と、トランジスタ２６、２７のゲート端子と入力端子４との間に接続され、入力された信号を反転させるインバータ２８と、を有する。
【００６３】
トランジスタ２６は、ＰＭＯＳ型であり、所定の信号入力に基づいてオン・オフが切り替わるようになっている。トランジスタ２７は、ＮＭＯＳ型であり、所定の信号入力に基づいて、トランジスタ２６とオン・オフが逆に切り替わるようになっている。このように、トランジスタ２６、２７は、相補的に動作するようになっている。
【００６４】
また、トランジスタ２６とトランジスタ２７との間と、伝送線路２とが出力端子７を介して接続されている。これにより、トランジスタ２６とトランジスタ２７との間から伝送線路２に信号電流を出力するようになっている。
【００６５】
次に、以上のような構成を有するインタフェイス回路１００ｂの動作について説明する。以下、既述の実施例と同様に、入力端子４に入力される所定の信号が“１”の場合と、“０”の場合とに分けて説明する。なお、受信回路３の動作は、実施例１と同様であるので説明を省略する。
【００６６】
所定の信号入力が“１”、すなわち入力がHighの場合は、トランジスタ２６がオンし、トランジスタ２７がオフする。
【００６７】
これにより、定電流回路５ａの定電流Ｉｃは、トランジスタ２６を経由して伝送線路２に信号電流として印加される。すなわち、定電流回路５ａで生成した定電流Ｉｃが伝送線路２を伝送し入力端子８から受信回路３に印加され、送信回路１ｂがプッシュ状態となる。ここで、定電流回路５ｂの定電流Ｉｃの経路は、トランジスタ２７がオフ状態であるため強制的に絶たれることとなる。
【００６８】
一方、所定の信号入力が“０”、すなわち入力がLowの場合は、トランジスタ２６がオフし、トランジスタ２７がオンする。
【００６９】
これにより、定電流回路５ｂの定電流Ｉｃは、トランジスタ２７を経由して伝送線路２に負の信号電流として印加される。すなわち、定電流回路５ｂが伝送線路２と導通状態になることにより、受信回路３側の電流が引っ張られて、受信回路３から定電流Ｉｃが伝送線路２を伝送し送信回路１ｂの出力端子７に流れ込んで送信回路１ｂがプル状態となる。ここで、定電流回路５ａの定電流Ｉｃの経路は、トランジスタ２６がオフ状態であるため強制的に絶たれることとなる。
【００７０】
このように、定電流回路５ａ、５ｂに対しては、電流パスが確保されていないため動的な電流変化が生じ得るが、少なくとも送信回路の消費電流を低減することができるようになっている。
【００７１】
上述の動作により、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路１ｂから定電流Ｉｃ（信号電流）がプッシュプル制御され、送信信号として伝送線路２に出力される。
【００７２】
なお、本実施例においては、上記各スイッチ回路は、ＰＭＯＳ型、ＮＭＯＳ型のトランジスタを用いた場合について説明したが、同様の動作をするものであれば、他の素子、回路構成等に置き換えても同様の作用・効果を奏するのは勿論である。
【実施例４】
【００７３】
以上の各実施例では、受信回路に伝送線路に対する反射波を抑制するためにインピーダンス整合したトランジスタを設けた構成について述べたが、本実施例では、受信した信号電流を電圧変換するための受信回路の抵抗をインピーダンス整合して、伝送線路に対する反射波を抑制する構成について述べる。
【００７４】
図５は、本発明の一態様である実施例４に係るインタフェイス回路１００ｃの要部構成を示す図である。なお、図中、送信回路１ａ、伝送線路２の構成は、実施例２と同様である。
【００７５】
受信回路３ａは、電源ＶＤＤに接続された第１の定電流回路９と、この第１の定電流回路９および伝送線路２と接地電位との間に接続された第１の抵抗１１ａと、電源ＶＤＤに接続された第２の定電流回路１２と、この第２の定電流回路１２と接地電位との間に接続された第２の抵抗１４ａと、第１の抵抗１１ａの抵抗端と第２の抵抗１４ａの抵抗端とに入力が接続されたコンパレータ１５と、このコンパレータ１５と出力に接続され、出力を波形整形し出力端子１８から信号を出力するためのインバータ回路１６、１７と、を有する。
【００７６】
第１の定電流回路９は、第２の定電流回路１２と電源ＶＤＤを共通として電流ミラー回路を構成しており、第２の定電流回路１２は、第１の定電流回路９の第１の定電流回路９の出力電流Ｉｚのｍ（ｍ≧１）分の１に比例する大きさの電流Ｉｚ／ｍを出力するようになっている。
【００７７】
第１の抵抗１１ａは、上述のように伝送線路２（インピーダンスＲｓ＝５０Ω）とインピーダンス整合するように抵抗値Ｒが調整され（ここでは、Ｒ＝Ｒｓ＝５０Ω）、伝送線路２への反射波の発生を抑制するようになっている。
【００７８】
第２の抵抗１４ａは、第１の抵抗１１ａのｍ倍の抵抗値ｍＲを有し、第２の定電流回路１２により生成された定電流Ｉｚ／ｍを電圧（基準電圧Ｖref=ＩｚＲ）に変換するようになっている。この第２の抵抗１４ａの抵抗端とコンバータ１５の入力とが接続されており、この抵抗端に発生する基準電圧がコンパレータ１５に入力される。このｍの値を調整（大きく）することにより、第２の抵抗１４ａにおける電力消費を低減することができるようになっている。
【００７９】
コンパレータ１５は、第１の抵抗の電位１１ａと第２の抵抗１４ａの電位とを比較し所定の信号を出力する。
【００８０】
次に、以上のような構成を有するインタフェイス回路１００ｃの動作、特に、受信回路３ａの動作を詳細に説明する。
【００８１】
先ず、画像データ信号やクロック信号等の所定の信号入力に基づいて、送信回路１ａから定電流Ｉｃ（信号電流）がプッシュプル制御され、送信信号として伝送線路２に出力される。以下、既述の実施例と同様に、入力端子４に入力される所定の信号が“１”の場合と、“０”の場合とに分けて説明する。
【００８２】
所定の信号入力が“１”、すなわち入力がHighの場合は、定電流回路５ａで生成した定電流Ｉｃが伝送線路２を伝送し入力端子８から受信回路３ａに印加され、送信回路１がプッシュ状態となる。
【００８３】
これにより、受信回路３ａでは、入力された定電流Ｉｃと第１の定電流回路９により生成された定電流Ｉｚとが第１の抵抗１１ａで電圧Ｖpush（=Ｉｚ×R+Ｉｃ×R）に変換される。
【００８４】
この電圧Ｖpush と電圧Vref（基準電圧）とがコンパレータ１５により比較され、電圧Ｖpushが電圧Vrefよりも高いため、Highの状態の信号が出力される。
【００８５】
一方、所定の信号入力が“０”、すなわち入力がLowの場合は、定電流回路５ｂが伝送線路２と導通状態になることにより、受信回路３ａ側の電流が引っ張られて、受信回路３ａから定電流Ｉｃが伝送線路２を伝送し送信回路１ａの出力端子７に流れ込んで、送信回路１ａがプル状態となる。
【００８６】
これにより、受信回路３ａでは、入力端子８から流出した定電流Ｉｃと第１の定電流回路９により生成された定電流Ｉｚとの差分の電流が第１の抵抗１１ａで電圧Ｖpull（=Ｉｚ×R−Ｉｃ×R）に変換される。
【００８７】
そして、コンパレータ１５は、電圧Ｖpullと電圧Vref（基準電圧）とを比較し、電圧Ｖpullが電圧Vrefよりも低いため、Lowの状態の信号を出力する。
【００８８】
ここで、以上のようにして生成されたコンパレータ１５の入力電圧の波形は、図２と同様になる。したがって、実施例１と同様に、コンパレータ１５の出力信号に対する電源電圧変動、製造ばらつき、温度変化の影響の低減をも図ることができるようになっている。
【００８９】
以上のように、本実施例に係るインタフェイス回路によれば、実施例１と同様に、伝送線路とインピーダンス整合し、伝送された信号を電圧変換した値とこの信号の振幅の中心に位置するように設定された基準電圧値とを比較し信号を出力する受信回路を備えているので、出力信号に対する電源電圧変動の影響、製造ばらつき、温度変化の影響の低減を図ることができる。さらに、実施例１と比較して、第１の定電流回路９の電流Ｉｚの値をインピーダンス整合のために調整する必要がなく、回路設計を容易にすることができる。
【００９０】
なお、上記実施例４においては、送信回路として実施例２に記載のものを選択して説明したが、実施例１または実施例３に記載の送信回路を適用することができるのは勿論である。
【００９１】
また、以上の各実施例においては、受信回路側の電力消費を低減するため、ｍの値は１以上であるとして説明したが、ｍの値が１未満であっても、少なくとも出力信号に対する電源電圧変動の影響の低減を図ることができるのは勿論である。
【００９２】
また、以上の各実施例においては、送信回路側の電圧源ＶＤＤと受信回路側の電圧源ＶＤＤとは共通であってもよいし、別々に設けられていてもよい。
【図面の簡単な説明】
【００９３】
【図１】本発明の一態様である実施例１に係るインタフェイス回路の要部構成を示す図である。
【図２】本発明の一態様のコンパレータの入力電圧の波形を示す図である。
【図３】本発明の一態様である実施例２に係るインタフェイス回路の要部構成を示す図である。
【図４】本発明の一態様である実施例３に係るインタフェイス回路の要部構成を示す図である。
【図５】本発明の一態様である実施例４に係るインタフェイス回路の要部構成を示す図である。
【符号の説明】
【００９４】
１、１ａ、１ｂ  送信回路
２  伝送線路
３、３ａ  受信回路  
４  入力端子
５ａ、５ｂ  定電流回路
６  プッシュプル回路
７  出力端子
８  入力端子
９  第１の定電流回路
１０  第１のトランジスタ
１１、１１ａ  第１の抵抗
１２  第２の定電流回路
１３  第２のトランジスタ
１４、１４ａ  第２の抵抗
１５  コンパレータ
１６  インバータ
１７  インバータ
１８  出力端子
１９  トランジスタ
２０  トランジスタ
２１  トランジスタ
２２  トランジスタ
２３  第１の抵抗
２４  第２の抵抗
２５  インバータ
２６  トランジスタ
２７  トランジスタ
２８  インバータ
１００、１００ａ、１００ｂ、１００ｃ  インタフェイス回路
【図１】
2007006136.tif 000003
【図２】
2007006136.tif 000004
【図３】
2007006136.tif 000005
【図４】
2007006136.tif 000006
【図５】
2007006136.tif 000007