(57)【要約】【課題】カウント値を維持した後で出力するカウンタ及び該カウンタを備える位相固定ループを提供する。【解決手段】選択部及びカウント部を備えるカウンタ。選択部は、所定の選択信号に応答して、クロック信号またはホールド信号を選択して出力する。カウント部は、クロック信号をカウントし、ホールド信号に応答してクロック信号をカウントしたクロック数を維持した後に、維持したクロック数を出力する。これにより、伝搬遅延時間に関係なく安定的にカウント値を出力しうる。【選択図】図１
2007166624.tif 000002
【特許請求の範囲】
【請求項１】
所定の選択信号に応答して、クロック信号またはホールド信号を選択して出力する選択部と、
前記クロック信号をカウントし、前記ホールド信号に応答して前記クロック信号をカウントしたクロック数を維持した後、前記維持したクロック数を出力するカウント部とを備えることを特徴とするカウンタ。
【請求項２】
前記カウント部は、
直列に互いに連結され、前記クロック数を１ビットずつ各々出力し、前記ホールド信号に応答して前記クロック数を１ビットずつ各々維持した後、前記維持したクロック数を各々出力する複数個のラッチ手段を備えることを特徴とする請求項１に記載のカウンタ。
【請求項３】
前記選択部は、
前記クロック信号を出力した後、前記ホールド信号を出力することを特徴とする請求項２に記載のカウンタ。
【請求項４】
前記クロック信号及び前記ホールド信号は、
前記複数個のラッチ手段を介して順次に伝達されることを特徴とする請求項２に記載のカウンタ。
【請求項５】
前記カウント部は、
前記ホールド信号の入力前に入力された前記クロック信号が前記あらゆる複数個のラッチ手段に伝達される伝搬遅延時間が経過した後に、前記維持したクロック数を出力することを特徴とする請求項２に記載のカウンタ。
【請求項６】
前記それぞれのラッチ手段は、
第１ないし第Ｎフリップフロップであることを特徴とする請求項２に記載のカウンタ。
【請求項７】
前記それぞれの第１ないし第Ｎフリップフロップは、
入力端を介して前記ホールド信号を受信し、出力端を介して受信されたホールド信号を次の端のＤ−フリップフロップに出力する第１ないし第Ｎ  Ｄ−フリップフロップであることを特徴とする請求項６に記載のカウンタ。
【請求項８】
前記それぞれの第１ないし第Ｎフリップフロップは、
入力端を介して前記ホールド信号を受信し、出力端を介して受信されたホールド信号を次の端のＴ−フリップフロップに出力する第１ないし第Ｎ  Ｔ−フリップフロップであることを特徴とする請求項６に記載のカウンタ。
【請求項９】
前記ホールド信号は、一定の論理レベルを有することを特徴とする請求項１ないし８のうち、いずれか１項に記載のカウンタ。
【請求項１０】
前記ホールド信号は、接地電圧であることを特徴とする請求項９に記載のカウンタ。
【請求項１１】
位相固定ループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：ＰＬＬ）において、
バンド選択信号に応答してバンドを選択し、発振制御電圧に対応する発振クロック信号を出力する電圧制御発振器と、
前記発振クロック信号をカウントして発振周波数を出力し、ホールド信号に応答して前記発振周波数を所定時間維持した後に出力するカウンタと、
前記発振周波数と基準周波数とを比較し、前記バンド選択信号を出力する周波数状態制御部と、を備えることを特徴とする位相固定ループ。
【請求項１２】
前記カウンタは、
所定の選択信号に応答して、前記発振クロック信号または前記ホールド信号を選択して出力する選択部と、
前記発振クロック信号をカウントして発振周波数を出力し、前記ホールド信号に応答して前記発振周波数を所定時間維持した後に出力するカウント部と、を備えることを特徴とする請求項１１に記載の位相固定ループ。
【請求項１３】
前記カウント部は、
直列に互いに連結され、前記クロック数を１ビットずつ各々出力し、前記ホールド信号に応答して前記クロック数を１ビットずつ所定時間各々維持した後に出力する複数個のラッチ手段を備えることを特徴とする請求項１２に記載の位相固定ループ。
【請求項１４】
前記選択部は、
前記クロック信号を出力して所定時間経過した後に、前記ホールド信号を出力することを特徴とする請求項１３に記載の位相固定ループ。
【請求項１５】
前記クロック信号及び前記ホールド信号は、
前記複数個のラッチ手段を介して順次に伝達されることを特徴とする請求項１４に記載の位相固定ループ。
【請求項１６】
前記カウント部は、
前記ホールド信号の入力前に入力された前記クロック信号が前記あらゆる複数個のラッチ手段に伝達される伝搬遅延時間が経過した後に、前記維持したクロック数を出力することを特徴とする請求項１３に記載の位相固定ループ。
【請求項１７】
前記ホールド信号は、一定の論理レベルを有することを特徴とする請求項１１ないし１６のうち、いずれか１項に記載の請求項１に記載のカウンタ。
【請求項１８】
前記ホールド信号は、接地電圧であることを特徴とする請求項１７に記載の位相固定ループ。
【請求項１９】
所定の選択信号に応答して、クロック信号またはホールド信号を選択して出力する段階と、
前記クロック信号を受信して、前記クロック信号をカウントする段階と、
前記ホールド信号に応答して、前記クロック信号をカウントしたクロック数を維持する段階と、
前記維持したクロック数を出力する段階と、を含むことを特徴とするクロック信号をカウントする方法。
【請求項２０】
前記クロック信号またはホールド信号を選択して出力する段階は、
前記クロック信号を出力した後、前記ホールド信号を出力することを特徴とする請求項１９に記載のクロック信号をカウントする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カウンタ及び位相固定ループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：ＰＬＬ）に係り、特にカウント値を維持した後で出力するカウンタ及び該カウンタを備える位相固定ループに関する。
【背景技術】
【０００２】
一般的な非同期カウンタは、複数個のフリップフロップを備える。一般的な非同期カウンタは、クロック信号を該フリップフロップを介して順次に伝達しつつ、クロック信号をカウントする。
【０００３】
ところで、一般的な非同期カウンタでは、クロック信号が順次に伝達されるために伝搬遅延時間が発生する。したがって、それぞれのフリップフロップがクロック信号を受信するタイミングが互いに異なる。すなわち、特定時間区間に、一部のフリップフロップはクロック信号を受信してカウントしているが、他のフリップフロップはクロック信号をまだ受信していない。
【０００４】
したがって、フリップフロップが特定時間区間でカウント値を出力すれば、クロック信号のクロック数を正確にカウントできないという問題がある。すなわち、あらゆるフリップフロップのクロック信号を受信する前にカウント値を出力すれば、クロック信号を受信していないフリップフロップは正確なカウント値を出力できないという問題がある。
【０００５】
特に、一般的な非同期カウンタが高周波のクロック信号をカウントする場合には、クロック信号がフリップフロップを介して伝えられる伝搬遅延時間が、クロック信号の入力周期に比べて相対的に長い。したがって、正確なカウント値を出力できない現象は、さらに問題となる。
【０００６】
位相固定ループは、所望のロッキング周波数を有する発振クロック信号を出力する回路である。位相固定ループは、現在出力されている発振クロック信号の周波数とロッキング周波数とを比較し、比較結果によって発振クロック信号の周波数を可変することによって、所望のロッキング周波数を有する発振クロック信号を出力する。位相固定ループは発振クロック信号の発振周波数がロッキング周波数と一致しているか否かを判断するために、現在出力されている発振クロック信号の周波数を正確に把握しなければならない。ところで、前述したように、一般的な非同期カウンタは、高周波のクロック信号を正確にカウントできない。したがって、位相固定ループは、発振クロック信号の正確な周波数を求めることができない。このため、一般的な非同期カウンタを備える位相固定ループは、所望のロッキング周波数を有する発振クロック信号を出力できないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、カウント値を維持した後で出力するカウンタを提供するところにある。
【０００８】
本発明が解決しようとする他の技術的課題は、カウント値を維持した後で出力するカウンタを備える位相同期ループを提供するところにある。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明によるカウンタは、選択部及びカウント部を備える。前記選択部は、所定の選択信号に応答して、クロック信号またはホールド信号を選択して出力する。前記カウント部は、前記クロック信号をカウントし、前記ホールド信号に応答して前記クロック信号をカウントしたクロック数を維持した後で、前記維持したクロック数を出力する。
【００１０】
前記カウント部は複数個のラッチ手段を備える。前記複数個のラッチ手段は、直列に互いに連結され、前記クロック数を１ビットずつ各々出力し、前記ホールド信号に応答して前記クロック数を１ビットずつ各々維持した後で、前記維持したクロック数を出力する。
【００１１】
前記選択部は、前記クロック信号を出力した後、前記ホールド信号を出力する。
【００１２】
前記クロック信号及び前記ホールド信号は、前記複数個のラッチ手段を介して順次に伝達される。
【００１３】
前記カウント部は、前記ホールド信号の入力前に入力された前記クロック信号が前記あらゆる複数個のラッチ手段に伝達される伝搬遅延時間が経過した後で、前記維持したクロック数を出力することが出来る。
【００１４】
前記それぞれのラッチ手段は、第１ないし第Ｎフリップフロップとすることが出来る。
【００１５】
前記ホールド信号は、接地電圧とすることが出来る。
【００１６】
前記他の技術的課題を達成するための本発明による位相固定ループは、電圧制御発振器、カウンタ及び周波数状態制御部を備える。前記電圧制御発振器は、バンド選択信号に応答してバンドを選択し、発振制御電圧に対応する発振クロック信号を出力する。前記カウンタは、前記発振クロック信号をカウントして発振周波数を出力し、ホールド信号に応答して前記発振周波数を所定時間間維持した後で出力する。前記周波数状態制御部は、前記発振周波数と基準周波数とを比較して、前記バンド選択信号を出力する。
【００１７】
前記技術的課題を達成するための本発明によるクロック信号をカウントする方法は、所定の選択信号に応答してクロック信号またはホールド信号を選択して出力する段階、前記クロック信号を受信して前記クロック信号をカウントする段階、前記ホールド信号に応答して前記クロック信号をカウントしたクロック数を維持する段階及び前記維持したクロック数を出力する段階を備える。
【発明の効果】
【００１８】
本発明によるカウント値を維持した後で出力するカウンタは、伝搬遅延時間に関係なく安定的にカウント値を出力することが出来る。
【発明を実施するための最良の形態】
【００１９】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照しなければならない。
【００２０】
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
【００２１】
図１は、本発明によるカウント値を維持した後で出力するカウンタを示す図である。
【００２２】
図１を参照すれば、本発明によるカウンタ１００は、選択部１１０及びカウント部１２０を備える。
【００２３】
選択部１１０は、所定の選択信号ＳＥＬに応答し、クロック信号ＣＬＫまたはホールド信号ＨＯＬＤを選択的に出力する。選択部１１０は、マルチプレクサとすることが出来る。
【００２４】
カウント部１２０は、クロック信号ＣＬＫをカウントし、ホールド信号ＨＯＬＤに応答してクロック信号ＣＬＫをカウントしたクロック数を維持する。カウント部１２０は直列に互いに連結する第１ないし第Ｎ（Ｎは、自然数）ラッチ手段ＦＦ１〜ＦＦｎを備えることが出来る。ラッチ手段ＦＦ１〜ＦＦｎは、クロック信号ＣＬＫのクロック数Ｃ１〜Ｃｎを１ビットずつ各々出力する。そして、ホールド信号ＨＯＬＤに応答してクロック数Ｃ１〜Ｃｎを１ビットずつ各々維持した後で出力する。
【００２５】
さらに詳細に説明すれば、選択部１１０は、クロック信号ＣＬＫをカウント部１２０に出力した後、ホールド信号ＨＯＬＤをカウント部１２０に出力する。クロック信号ＣＬＫ及びホールド信号ＨＯＬＤは、カウント部１２０の複数個のラッチ手段ＦＦ１〜ＦＦｎを介して順次に伝達される。複数個のラッチ手段ＦＦ１〜ＦＦｎは、ホールド信号ＨＯＬＤより先に入力されたクロック信号ＣＬＫがあらゆる複数個のラッチ手段ＦＦ１〜ＦＦｎに伝達される伝搬遅延時間が経過した後、維持したクロック数Ｃ１〜Ｃｎを出力する。
【００２６】
また、図１を参照すれば、それぞれの第１ないし第Ｎラッチ手段ＦＦ１〜ＦＦｎは、第１ないし第ＮフリップフロップＦＦ１〜ＦＦｎであってもよい。
【００２７】
また、それぞれの第１ないし第ＮフリップフロップＦＦ１〜ＦＦｎは、第１ないし第Ｎ  Ｄ−フリップフロップＦＦ１〜ＦＦｎであってもよい。第１ないし第Ｎ  Ｄ−フリップフロップＦＦ１〜ＦＦｎは、各々Ｄ入力端とＱｂ出力端とが連結される。
【００２８】
第１  Ｄ−フリップフロップＦＦ１は、選択部１１０が出力するホールド信号ＨＯＬＤをＣ入力端を介して受信し、第２Ｄ−フリップフロップＦＦ２にＱｂ出力端を介してホールド信号ＨＯＬＤを出力する。第ｋ（ｋは、２以上Ｎ−１以下の自然数）Ｄ−フリップフロップＦＦ２〜ＦＦｎ−１は、第ｋ−１  Ｄ−フリップフロップＦＦｋ−１が出力するホールド信号ＨＯＬＤをＣ入力端を介して受信し、第ｋ＋１  Ｄ−フリップフロップＦＦｋ＋１にＱｂ出力端を介してホールド信号ＨＯＬＤを出力する。第Ｎ  Ｄ−フリップフロップＦＦｎは、第Ｎ−１  Ｄ−フリップフロップＦＦｎ−１からホールド信号ＨＯＬＤをＣ入力端を介して受信する。
【００２９】
また、それぞれの第１ないし第ＮフリップフロップＦＦ１〜ＦＦｎは、第１ないし第Ｎ  Ｔ−フリップフロップＦＦ１〜ＦＦｎとしてもよい。第１Ｔ−フリップフロップＦＦ１は、選択部１１０が出力するホールド信号ＨＯＬＤをＴ入力端を介して受信し、第２Ｔ−フリップフロップＦＦ２にＱｂ出力端を介してホールド信号ＨＯＬＤを出力する。
【００３０】
第ｋ（ｋは、２以上Ｎ−１以下の自然数）Ｔ−フリップフロップＦＦ２〜ＦＦｎ−１は、第ｋ−１Ｔ−フリップフロップＦＦｋ−１が出力するホールド信号ＨＯＬＤをＴ入力端を介して受信し、第ｋ＋１Ｔ−フリップフロップＦＦｋ＋１にＱｂ出力端を介してホールド信号ＨＯＬＤを出力する。第Ｎ  Ｔ−フリップフロップＦＦｎは、第Ｎ−１Ｔ−フリップフロップＦＦｎ−１からホールド信号ＨＯＬＤをＴ入力端を介して受信する。
【００３１】
図２は、図１のカウンタの動作を示すタイミング図である。
【００３２】
図１及び図２を参照して、本発明によるカウンタ１００の動作を詳細に説明する。説明の便宜上、以下では図１のカウンタが３個のフリップフロップを備えると仮定した。すなわち、ｎ＝３であり、クロック信号のクロック数Ｃ１〜Ｃ３は３ビットである。
【００３３】
選択部１１０は、クロック信号ＣＬＫを出力（カウントモード）した後、ホールド信号ＨＯＬＤを出力（出力モード）する。カウント部１２０の第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、クロック信号ＣＬＫを順次にカウントする。さらに詳細に説明すれば、第１フリップフロップＦＦ１は、クロック信号ＣＬＫの上昇エッジまたは下降エッジに同期して保存していたクロック数Ｃ１の論理状態を反転させる。また、第２及び第３フリップフロップＦＦ２、ＦＦ３は、以前端のフリップフロップＦＦ１、ＦＦ２が保存していたクロック数Ｃ１、Ｃ２の上昇エッジまたは下降エッジに同期して保存していたクロック数Ｃ２、Ｃ３の論理状態を反転させる。
【００３４】
カウントモードが終了し、出力モードが開始されれば、選択部１１０はクロック信号ＣＬＫの出力を中断し、一定の論理レベルを有するホールド信号ＨＯＬＤを出力する。ホールド信号ＨＯＬＤは、接地電圧であってもよい。第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、クロック信号ＣＬＫに対するカウント動作を順次に行った後、ホールド信号ＨＯＬＤに応答してカウント動作を順次に中断する。それにより、第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、保存していたクロック数Ｃ１〜Ｃ３の論理状態を維持する。
【００３５】
図２には、クロック信号ＣＬＫの１〜４番目のクロックが入力された後、ホールド信号ＨＯＬＤが入力される例が示されている。
【００３６】
４番目のクロックが入力されるまで、第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、一般的なカウント動作を行う。すなわち、３番目のクロックの下降エッジが入力された後、第１フリップフロップＦＦ１の保存値は１となり、第２フリップフロップＦＦ２の保存値は１となり、第３フリップフロップＦＦ３の保存値は０となる。
【００３７】
４番目のクロックが入力されれば、第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、４番目のクロックの下降エッジに応答し、４番目のクロックを順次にカウントする。すなわち、第１フリップフロップＦＦ１の保存値は１から０に変更される。それにより、第２フリップフロップＦＦ２の保存値は、１から０に変更され、第３フリップフロップＦＦ３の保存値は０から１に変更される。
【００３８】
次いで、接地電圧であるホールド信号ＨＯＬＤが入力されれば、第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、保存値をそのまま維持する。すなわち、第１フリップフロップＦＦ１の保存値は０に維持され、第２フリップフロップＦＦ２の保存値は０に維持され、第３フリップフロップＦＦ３の保存値は１に維持される。
【００３９】
さらに詳細に説明すれば、図２に点線で表示したように、第１ないし第３フリップフロップＦＦ１〜ＦＦ３にホールド信号ＨＯＬＤが入力される間には、クロック信号ＣＬＫが入力されない。したがって、第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、順次に伝達されるホールド信号ＨＯＬＤに応答し、カウント動作を順次に中止し、既存の保存値をそのまま維持する。第１ないし第３フリップフロップＦＦ１〜ＦＦ３は、クロック信号ＣＬＫが再び入力されるまで、保存値をそのまま維持する。
【００４０】
一般的な非同期カウンタで図２のＡ−Ｂ時間区間には、クロック信号ＣＬＫのクロックがフリップフロップＦＦ１〜ＦＦ３に伝達されている。したがって、一般的なカウンタは、Ａ−Ｂ時間区間でクロック信号ＣＬＫのクロック数Ｃ１〜Ｃ３を出力する場合、正確なカウント値を出力できない。また、図２に点線で示したように、Ａ−Ｂ時間区間以後には、クロック信号ＣＬＫの後続クロックがフリップフロップＦＦ１〜ＦＦ３に入力される。したがって、フリップフロップＦＦ１〜ＦＦ３は、前記次のクロックをカウントし始める。したがって、一般的なカウンタは、Ａ−Ｂ時間区間以後には正確なカウント値を出力できない。
【００４１】
しかし、前述したように本発明によるカウンタ１００で、複数個のラッチ手段ＦＦ１〜ＦＦ３は、クロック信号ＣＬＫのクロック数Ｃ１〜Ｃ３をカウントする最中にホールド信号ＨＯＬＤを受信すれば、カウントを中断し、そのときまでのクロック数Ｃ１〜Ｃ３を維持する。複数個のラッチ手段ＦＦ１〜ＦＦ３は、ホールド信号ＨＯＬＤを受信してから伝搬遅延時間（Ａ−Ｂ時間区間）が経過した後に、維持したクロック数Ｃ１〜Ｃ３を出力する。伝搬遅延時間（Ａ−Ｂ時間区間）は、最初端のラッチ手段ＦＦ１に入力されたクロック信号ＣＬＫが最後端のラッチ手段ＦＦ３まで伝達されるのにかかる時間を意味する。したがって、本発明によるカウンタ１００は、クロック信号のクロック数をカウントした値を安定的に出力することが出来る。
【００４２】
図３は、図１のカウンタを備える位相固定ループ３００を示すブロック図である。
【００４３】
図３を参照すれば、本発明による位相固定ループ３００は、位相検出器３１０、チャージポンプ３２０、制御電圧出力部３３０、ループフィルタ３４０、電圧制御発振器３５０、分周器３６０、カウンタ１００及び周波数状態制御部３７０を備える。
【００４４】
位相検出器３１０は、基準クロックＲＥＦＣＬＫの基準周波数ｆＲＥＦと分周された発振クロック信号ＶＣＯＣＬＫ＿ＤＩＶの分周発振周波数ｆＶＣＯＣＬＫ＿ＤＩＶの位相を比較する。位相検出器３１０は、比較結果をアップ信号ＵＰまたはダウン信号ＤＯＷＮとして出力する。例えば、位相検出器３１０は、分周発振周波数ｆＶＣＯＣＬＫ＿ＤＩＶが基準周波数ｆＲＥＦより低ければ、アップ信号ＵＰを出力し、分周発振周波数ｆＶＣＯＣＬＫ＿ＤＩＶが基準周波数ｆＲＥＦより高ければ、ダウン信号ＤＯＷＮを出力することが出来る。
【００４５】
チャージポンプ３２０は、位相検出器３１０から出力されるアップ信号ＵＰまたはダウン信号ＤＯＷＮに応答し、所定のパルス信号を電圧ＶＣＰに変換して出力する。
【００４６】
制御電圧出力部３３０は、チャージポンプ３２０の出力電圧ＶＣＰまたはロッキング電圧ＶＬＯＣＫのうち、１つの電圧を選択して発振制御電圧ＶＣＴＲＬとして出力する。例えば、制御電圧出力部３３０は、制御電圧選択部３３５及びロッキング電圧発生器を備えることが出来る。この場合、 制御電圧選択部３３５は、チャージポンプ３２０の出力電圧ＶＣＰまたはロッキング電圧発生器から出力されるロッキング電圧ＶＬＯＣＫのうち、１つの電圧を選択することが出来る。
【００４７】
さらに詳細に説明すれば、周波数状態制御部３７０及び電圧制御発振器３５０がバンド選択動作を行う間（バンド選択モード）には、制御電圧出力部３３０は、ロッキング電圧ＶＬＣＯＫを出力する。ここで、ロッキング電圧ＶＬＯＣＫは、発振クロック信号ＶＣＯＣＬＫの目標周波数に対応する電圧を意味する。すなわち、ロッキング電圧ＶＬＯＣＫは、位相固定ループ３００をロッキングさせようとする電圧を意味する。一般的にロッキング電圧ＶＬＯＣＫは、１／２ＶＤＤである。結論的に、バンド選択モードで、制御電圧出力部３３０は固定されたロッキング電圧ＶＬＯＣＫを発振制御電圧ＶＣＴＲＬとして出力する。
【００４８】
一方、周波数状態制御部３７０及び電圧制御発振器３５０がバンド選択動作を行わない間（一般モード）には、制御電圧出力部３３０は、チャージポンプ３２０の出力電圧ＶＣＰを出力する。
【００４９】
ループフィルタ３４０は、一般的にローパスフィルタ（ＬＰＦ）の形の構造を有し、チャージポンプ３２０からの電荷を蓄積してから放出する役割と所望しない出力成分を含むノイズ周波数を除去する役割とを果たす。
【００５０】
電圧制御発振器３５０は、バンド選択信号ＢＳに応答してバンドを選択し、発振制御電圧ＶＣＴＲＬに対応する発振クロック信号ＶＣＯＣＬＫを出力する。
【００５１】
カウンタ１００は、発振クロック信号ＶＣＯＣＬＫをカウントして発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫを出力し、ホールド信号ＨＯＬＤに応答して発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫを所定時間維持した後で出力する。ここで、所定時間は、ホールド信号ＨＯＬＤの入力前に入力された発振クロック信号ＶＣＯＣＬＫがカウンタ１００にいずれも伝送される時間（発振クロック信号の伝搬遅延時間）を示す。
【００５２】
すなわち、カウンタ１００は、発振クロック信号ＶＣＯＣＬＫをカウントする最中にホールド信号ＨＯＬＤが入力されれば、カウント動作を中断し、そのときまでの発振クロック信号ＶＣＯＣＬＫのクロック数ＤＶ＿ＶＣＯＣＬＫを維持する。次いで、カウンタ１００は、ホールド信号ＨＯＬＤを受信してから、伝搬遅延時間が経過した後、維持した発振クロック信号ＶＣＯＣＬＫのクロック数ＤＶ＿ＶＣＯＣＬＫを出力する。ここで、発振クロック信号ＶＣＯＣＬＫのクロック数ＤＶ＿ＶＣＯＣＬＫは、発振クロック信号ＶＣＯＣＬＫの発振周波数ｆＶＣＯＣＬＫのデジタル値を意味する。
【００５３】
周波数状態制御部３７０は、発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫとロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫとを比較して、バンド選択信号ＢＳを出力する。さらに詳細に説明すれば、周波数状態制御部３７０は、カウンタ１００から発振クロック信号ＶＣＯＣＬＫの発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫを受信する。そして、周波数状態制御部３７０は、発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫとロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫとを比較する。比較の結果、発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫがロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫに最も近い値を有するバンドを選択し、それに対応するバンド選択信号ＢＳを電圧制御発振器３５０に出力する。電圧制御発振器３５０がバンド選択信号ＢＳに応答してバンドを選択することは前述した通りである。
【００５４】
図４は、図３の位相固定ループの発振制御電圧と発振周波数との関係を示す図である。
【００５５】
図４を参照して、バンド選択動作が行われるバンド選択モードで本発明による位相固定ループ３００が発振クロック信号ＶＣＯＣＬＫの発振周波数ｆＶＣＯＣＬＫを決定する過程を説明する。前述したように、バンド選択モードでは、発振制御電圧ＶＣＴＲＬがロッキング電圧ＶＬＯＣＫで固定されて出力される。選択されたバンドの発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫがロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫより大きい場合（例えば、ＢＡＮＤ３のｆ３）、周波数状態制御部３７０は、下位バンド（例えば、ＢＡＮＤ２）に対応するバンド選択信号ＢＳを出力する。逆に、選択されたバンドの発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫがロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫより小さい場合（例えば、ＢＡＮＤ０のｆ０）、周波数状態制御部３７０は、上位バンド（例えば、ＢＡＮＤ１）に対応するバンド選択信号ＢＳを出力する。周波数状態制御部３７０は、前記過程を反復することによって、ロッキング周波数ｆＬＯＣＫのデジタル値ＤＶ＿ＬＯＣＫに最も近い発振周波数ｆＶＣＯＣＬＫのデジタル値ＤＶ＿ＶＣＯＣＬＫを有するバンドを選択する。
【００５６】
例えば、図４において、ロッキング電圧ＶＬＯＣＫが固定された状態（バンド選択モード）で、ロッキング周波数ｆＬＯＣＫに最も近い発振周波数ｆＶＣＯＣＬＫを有するＢＡＮＤ２が選択される。この場合、発振周波数ｆＶＣＯＣＬＫはｆ２となる。
【００５７】
本発明によるクロック信号をカウントする方法は、所定の選択信号に応答してクロック信号またはホールド信号を選択して出力する段階、前記クロック信号を受信して前記クロック信号をカウントする段階、前記ホールド信号に応答して前記クロック信号をカウントしたクロック数を維持する段階及び前記維持したクロック数を出力する段階を含む。
【００５８】
本発明によるクロック信号をカウントする方法は、前述したカウント値を維持した後で出力するカウンタと技術的思想が同一であり、カウント値を維持した後で出力するカウンタの動作に対応する。したがって、当業者ならば、前記説明から本発明によるクロック信号のカウント方法について理解できるので、それについての説明は省略する。
【００５９】
以上、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載の本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００６０】
本発明は、カウンタ及び位相固定ループ関連の技術分野に好適に適用されうる。
【図面の簡単な説明】
【００６１】
【図１】本発明によるカウント値を維持した後で出力するカウンタを示す図である。
【図２】図１のカウンタの動作を示すタイミング図である。
【図３】図１のカウンタを備える位相固定ループを示すブロック図である。
【図４】図３の位相固定ループの発振制御電圧と発振周波数との関係を示す図である。
【符号の説明】
【００６２】
１００      カウンタ
１１０      選択部
１２０      カウント部
ＳＥＬ      選択信号
ＣＬＫ      クロック信号
ＨＯＬＤ    ホールド信号
【図１】
2007166624.tif 000003
【図２】
2007166624.tif 000004
【図３】
2007166624.tif 000005
【図４】
2007166624.tif 000006