(57)【要約】【課題】振動子を囲む真空室の形成を安定におこなうとともに、共振周波数を検出するための静電容量の静電ギャップを、必要十分に狭く、且つ、精度良く制御した振動式トランスデューサを提供する。【解決手段】基板に設けられた振動子と、該振動子の周囲に隙間が維持されるように該振動子を囲み前記基板内に真空室を構成するシェルと、前記振動子を励振する励振手段と、前記振動子の振動を検出する励振検出手段とを具備する振動式トランスデューサにおいて、前記振動子を囲む真空室を形成するに際しては、振動子を囲む犠牲層を除去するために用いたエッチング液導入穴を減圧ＣＶＤ装置を用いてポリシリコン膜により封止しつつ、振動子とシェル間の抵抗値を最適にし、振動子およびシェルを電極として静電容量により駆動させ、前記振動子に加えられた歪を共振周波数の変化として検出する。【選択図】      図１
2007170843.tif 000002
【特許請求の範囲】
【請求項１】
基板に設けられた振動子と、該振動子の周囲に隙間が維持されるように該振動子を囲み前記基板内に真空室を構成するシェルと、前記振動子を励振する励振手段と、前記振動子の振動を検出する励振検出手段とを具備する振動式トランスデューサにおいて、前記振動子を囲む真空室を形成するに際しては、振動子を囲む犠牲層を除去するために用いたエッチング液導入穴を減圧ＣＶＤ装置を用いてポリシリコン膜により封止しつつ、振動子とシェル間の抵抗値を最適にし、振動子およびシェルを電極として静電容量により駆動させ、前記振動子に加えられた歪を共振周波数の変化として検出することを特徴とする振動式トランスデューサ。
【請求項２】
１）単結晶基板に、絶縁膜を形成する工程。
２）絶縁膜を部分的に除去し、除去した個所をアンダーカットして、凹部を形成し、この凹部中に第１犠牲層を形成する工程。
３）第１犠牲層の上部に振動子を形成する工程。
４）振動子を含む基板上に第２犠牲層を形成する工程。
５）基板表面にシェル層を形成する工程。
６）シェル層にエッチング液導入穴を形成する工程。
６）第１犠牲層および第２犠牲層膜を除去する工程。
７）減圧ＣＶＤ装置を用いてポリシリコン膜によりエッチング液の導入穴を封止する工程。
８）振動子及びシェルからの電気的配線を形成しボンディングパッド用の電極を形成する工程。
９）シリコン基板を裏面から薄肉化しダイアフラムを形成する工程。を含むことを特徴とする振動式トランスデューサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細な真空室内に微細な梁 (振動子)を形成し、この振動子に加えられる歪を高精度に測定する振動式トランスデューサに関する。
【背景技術】
【０００２】
真空室内に微細な振動子を形成し、この振動子に加えられる歪を高精度に測定する振動式トランスデューサの先行文献としては次のようなものがある。
【０００３】
【特許文献１】特開２００５−３７３０９号公報
【０００４】
図１０(ａ)は前記特許文献に記載されている振動式トランスデューサの側面断面図。図１０図(ｂ)は図１０(ａ)のＡ−Ａ断面図である。
【０００５】
これらの図において、１は半導体単結晶基板（例えばＮ型シリコン基板）であり、２は半導体基板１に設けられ、測定圧Ｐｍを受圧する測定ダイアフラムである。
３は測定ダイアフラム２内に埋込んで設けられた歪み検出センサで、振動梁（振動子）３が使用されている。
【０００６】
４はＰ＋＋ポリシリコンからなるシェルで、振動子３を測定ダイアフラム２に封止する。振動子３の周囲の、シェル４で囲まれた部分は真空室５となっており、振動子３とシェル４間の静電容量を用いて、閉ループ自励発振回路（図示せず）により、振動子３の固有振動で発振するように構成されている。
【０００７】
以上の構成において、測定ダイアフラム２に測定圧力Ｐｍが加わると、振動子３の軸力が変化し、固有振動数が変化するため、発振周波数の変化により測定圧力Ｐｍを測定することが出来る。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来例において、振動子と真空室は、振動子上下の犠牲層をエッチングにより除去し、エッチング液導入穴を真空中で、スパッタ、蒸着、ＣＶＤ、エピタキシャル成長でふさぐことにより形成している。
その場合、エッチング液導入穴をふさぐ際に、スパッタや蒸着を用いると、エッチング液導入穴の段差部分のカバー性が悪く、安定に真空室を形成することが困難である。
【０００９】
また、ＣＶＤやエピタキシャル成長を用いると、真空室内部にも成膜されるため、振動子表面やシェル裏面にも成膜され、静電容量を用いた共振周波数の検出に悪影響を与えるという問題があった。
【００１０】
具体的には、酸化膜や窒化膜等の絶縁膜を用いると、振動子表面やシェル裏面にも絶縁膜が成膜され、バイアス電圧を安定に印加することができなくなる。また、シリコン等のエピタキシャル成長を用いると、振動子／シェル間の電気抵抗が低くなり、静電容量の変化を検出することが困難になるという問題があった。
【００１１】
本発明は、このような問題点を解決するためになされたもので、
エッチング液導入穴を、減圧ＣＶＤによるポリシリコンでふさぐことにより、安定に真空室を形成し、且つ、静電容量を用いた共振周波数の検出に悪影響を与えることなく、共振周波数を検出するための静電容量の静電ギャップを、必要十分に狭く、且つ、精度良く制御することを目的とする。
【課題を解決するための手段】
【００１２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
基板に設けられた振動子と、該振動子の周囲に隙間が維持されるように該振動子を囲み前記基板内に真空室を構成するシェルと、前記振動子を励振する励振手段と、前記振動子の振動を検出する励振検出手段とを具備する振動式トランスデューサにおいて、前記振動子を囲む真空室を形成するに際しては、振動子を囲む犠牲層を除去するために用いたエッチング液導入穴を減圧ＣＶＤ装置を用いてポリシリコン膜により封止しつつ、振動子とシェル間の抵抗値を最適にし、振動子およびシェルを電極として静電容量により駆動させ、前記振動子に加えられた歪を共振周波数の変化として検出することを特徴とする。
【００１３】
請求項２記載の発明は、
１）単結晶基板に、絶縁膜を形成する工程。
２）絶縁膜を部分的に除去し、除去した個所をアンダーカットして、凹部を形成し、この凹部中に第１犠牲層を形成する工程。
３）第１犠牲層の上部に振動子を形成する工程。
４）振動子を含む基板上に第２犠牲層を形成する工程。
５）基板表面にシェル層を形成する工程。
６）シェル層にエッチング液導入穴を形成する工程。
６）第１犠牲層および第２犠牲層膜を除去する工程。
７）減圧ＣＶＤ装置を用いてポリシリコン膜によりエッチング液の導入穴を封止する工程。
８）振動子及びシェルからの電気的配線を形成しボンディングパッド用の電極を形成する工程。
９）シリコン基板を裏面から薄肉化しダイアフラムを形成する工程。を含むことを特徴とする。
【発明の効果】
【００１４】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
安定に真空室を形成することができる。
共振周波数を検出するための静電容量の静電ギャップを、必要十分に狭く、且つ、
精度良く制御することができる。
３）振動子とシェル間の抵抗値を最適にすることができ、静電容量を用いた共振周波数の検出に悪影響を与えることがない。
【発明を実施するための最良の形態】
【００１５】
図１は完成図で、本発明の実施形態の一例を示す要部構成説明図である。
図２〜図７は概略製作工程図である。
製作工程に従って説明する。
【００１６】
図２は選択エピタキシャル成長工程を示している。
図２において、Ｎ型シリコン単結晶基板１に、シリコン酸化膜１０ａを形成し、パターニングする。
酸化膜を除去した部分をアンダーカットして凹部Ｈを形成し、ボロンの濃度１０18ｃｍ-3のＰ形シリコンにより、選択エピタキシャル成長を行ってＰ＋単結晶シリコン１１を成長させ凹部を塞ぐ。次に、その上にボロンの濃度３×１０19ｃｍ-3のＰ形シリコンにより、Ｐ＋＋単結晶シリコン１２を成長させ、更にその上にボロンの濃度１×１０17ｃｍ-3のＰ形シリコンにより、Ｐ＋単結晶シリコン１３を成長させる（後に、Ｐ＋＋単結晶シリコン層が振動子となる）。
【００１７】
図３は酸化膜形成とパターニングの工程を示している。
図３において、Ｐ＋単結晶シリコン１３上を含む基板表面にシリコン酸化膜１０ｂを形成しパターニングする。酸化膜を除去した凹部Ｄで示す部分が、シェルの基板への接地部となる。
【００１８】
図４は窒化膜形成とパターニングの工程を示している。
図４において、凹部Ｄを含む基板表面にシリコン窒化膜１３を形成し、パターニングする。Ｐ＋＋単結晶シリコン１２ａ上のＰ＋単結晶シリコン１３、シリコン酸化膜１０ｂおよびシリコン窒化膜１４をエッチングした部分が、振動子上のギャップとなる。これらの膜厚，振動子の面積により静電容量が決まる。従ってこれらの値を所望の静電容量が得られるように調整しておくことで、振動子の駆動、検出のための静電容量を最適化することができる。
【００１９】
図５はＰ＋＋ポリシリコン形成とパターニングの工程を示している。
図５において、Ｐ＋＋ポリシリコン１５を全面に形成し、パターニングにより犠牲層エッチングのためのエッチング液導入穴Ｅを形成する。このＰ＋＋ポリシリコンが、後にシェル及び電極取り出しのための配線となる。配線は、Ｐ＋＋／Ｐ＋単結晶シリコンを利用することや、選択エピタキシャル成長前にシリコン基板への不純物拡散をすることで形成することも可能である。配線とシリコン基板との間の寄生容量が最も小さくなるよう選択するのが良い。
【００２０】
図６は犠牲層（酸化膜）エッチング工程を示している。
図６において、エッチング液の導入穴Ｅから弗酸を流入させシリコン窒化膜１４、シリコン酸化膜１２ｂを除去する。シェルの基板への接地部は、シリコン窒化膜１４のエッチング速度が遅いため、横方向では、シリコン窒化膜がエッチングストップ層となる。
【００２１】
図７は犠牲層（Ｐ＋層）エッチング工程を示している。
図７において、Ｐ＋単結晶シリコン層１３を、アルカリ溶液(ヒドラジン、ＫＯＨ、ＴＭＡＨ等)により除去する。この時、Ｐ＋＋単結晶シリコン１２、Ｐ＋＋ポリシリコン１５は、高濃度に不純物導入されているため、エッチングされない。また、アルカリ溶液によるエッチング中に、Ｎ型シリコン基板に１〜２Ｖの電圧を印加しておくことにより、エッチングされないよう保護することができる。振動子の長さ方向は、シリコン単結晶の＜１１１＞方向のエッチング速度が遅いことを利用して、エッチングストップとする。
【００２２】
図１は減圧ＣＶＤポリシリコン封止工程を示している。
図１において、減圧ＣＶＤ装置を用いて不純物をドープしていないポリシリコンによりエッチング液の導入穴Ｅをふさいで、微細な真空室５を形成する。減圧ＣＶＤ装置を用いて形成したポリシリコンは、段差部のカバー性が非常に高く、安定に真空室を形成することができる。
【００２３】
不純物をドープしていないポリシリコンは、高抵抗であるが絶縁体ではない。そして、カバー性が非常に高いため、エッチング液導入穴をふさぐ際に、振動子表面やシェル裏面にも成膜されるが、図８に示すように薄膜として成長するため、Ａ−Ａ’間の抵抗値は低く、Ｂ−Ｂ’間の抵抗値は高い。そのため、バイアス電圧を安定に印加することができなくなったり、振動子／シェル間の電気抵抗が低くなり静電容量の変化を検出することが困難になることはない。
【００２４】
試作した素子では、真空室形成後の振動子とシェル間の抵抗を１０ＭΩ以上となるように設計した。共振時の振動子の等価抵抗は１００ｋΩ程度であり、これと比較して十分に大きいため、静電容量変化の検出に悪影響を与えることがない。また、バイアス電圧を安定に印加することができなくなることがないよう、振動子やシェルの表面に形成されるポリシリコンの膜厚方向の抵抗値を、数十ｋΩ以下となるように設計した。
【００２５】
図９（ａ）は静電容量の変化を検出する際の振動子とシェルの隙間の関係を示す図である。図において、静電容量を大きく、つまり、Ｃ部を狭くすることで検出される信号を大きくすることができるが、Ｃ部やＢ部が狭くなるにつれて、振動子上下の犠牲層をエッチングすることが困難になる。この現象は、犠牲層をシリコンで形成し、アルカリ液によるエッチングを用いた場合には顕著である。
減圧ＣＶＤ装置により形成したポリシリコンは、段差部（Ｄ）等のカバー性が非常に高く、図９（ａ）のような構造に成膜する場合、シェル内部にも表面と同様に成膜され、安定に真空室を形成できる。
【００２６】
シェル内部には、図９（ａ）中のＢ部が完全に埋まるまで成膜されるため、最終的なシェルと振動子間のギャップ(静電ギャップ)は、Ｃ−Ｂとなる。このため、Ｃ部とＢ部の高さの差を適切に設計することにより、Ｃ部やＢ部を広くしてエッチングを安定に行えるようにしつつ、最終的な静電ギャップ（Ｃ−Ｂ)を容易に狭くすることができる。
【００２７】
図９（ｂ）はスパッタや蒸着を用いて成膜した場合を示すもので、封止が確実にできない状態を示している。
図９（ｃ）は減圧ＣＶＤによりポリシリコンを用いて成膜した状態を示すもので、安定した成膜により確実に封止できる状態を示している。
【００２８】
具体的には、振動子とシェル間の静電容量の変化を検出し、且つ、自励振駆動するに十分な信号強度を得るためには、振動子とシェル間の静電ギャップが１μｍ以下であることが望ましい。一方、アルカリ液によるエッチングを安定に行うためには、エッチング液を導入するギャップが１μｍ以上であることが望ましい。
【００２９】
Ｂ部を狭く、且つ、Ｃ部を広くすることは容易でないが、本発明によれば、最終的な振動子とシェル間の静電ギャップは、Ｂ−Ｃで決まるため、エッチング液を導入するギャップを広くしつつ、且つ、最終的な静電ギャップを容易に狭くすることができる。
実際に試作した素子では、Ｂ部を２μｍ、Ｃ部を１μｍ、最終的な静電ギャップを１μｍとし、アルカリ液によるエッチングを安定に行い、且つ、十分な信号強度を得ることができた。
【００３０】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。
したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲で更に多くの変更、変形を含むものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態の一例を示すトランスデューサの要部構成説明図である。
【図２】図１の製作工程図である。
【図３】図１の製作工程図である。
【図４】図１の製作工程図である。
【図５】図１の製作工程図である。
【図６】図１の製作工程図である。
【図７】図１の製作工程図である。
【図８】減圧ＣＶＤ装置を用いてポリシリコン薄膜を形成した場合の抵抗値の説明図である。
【図９】減圧ＣＶＤ装置を用いてポリシリコン薄膜を形成する場合のシェルと振動子およびシェルとシリコン基板間の隙間の関係を説明する図である。図である。
【図１０】従来の実施形態の一例を示すトランスデューサの要部構成説明図である。
【符号の説明】
【００３２】
１    単結晶基板
２    測定ダイアフラム
３    振動子
４    シェル
５    真空室
１０  シリコン酸化膜
１１，１３  Ｐ＋単結晶シリコン
１２  Ｐ＋＋単結晶シリコン
１４  シリコン窒化膜
１５  Ｐ＋＋ポリシリコン
【図１】
2007170843.tif 000003
【図２】
2007170843.tif 000004
【図３】
2007170843.tif 000005
【図４】
2007170843.tif 000006
【図５】
2007170843.tif 000007
【図６】
2007170843.tif 000008
【図７】
2007170843.tif 000009
【図８】
2007170843.tif 000010
【図９】
2007170843.tif 000011
【図１０】
2007170843.tif 000012