(57)【要約】【課題】ＬＥＤに接続されその光を反射するサージ保護用半導体装置において、サージ保護用半導体装置の電極表面での乱反射を抑制し、表面反射率を高くすることができる半導体装置及びその製造方法の提供。【解決手段】サージ保護用半導体装置は、第１導電型半導体基板１と、第１導電型半導体基板１の主面から内部に形成した第２導電型半導体領域２と、主面上で、第１導電型半導体領域１１及び第２導電型半導体領域２を各々の一部を露出させた状態で覆う絶縁膜３と、絶縁膜３から露出した第１導電型半導体領域１１を覆うように形成した第１の表面電極６と、絶縁膜３から露出した第２導電型半導体領域２を覆うように形成した第２の表面電極７とを有し、第１の表面電極６と第２の表面電極７の最大表面粗さＲｙ（Ｒｙ＝Ｓｖ＋Ｓｐ，Ｓｖ：設計基準面からの最大山高さ，Ｓｐ：設計基準面からの最大谷深さ）が１μｍ以下とされる。【選択図】図１
2007123538.tif 000002
【特許請求の範囲】
【請求項１】
サージから保護すべき素子に並列接続されるサージ保護用半導体装置であって、
第１導電型半導体基板と、
前記第１導電型半導体基板の主面から内部に形成した第２導電型半導体領域と、
前記主面上で、前記第１導電型半導体基板の第１導電型半導体領域及び前記第２導電型半導体領域を各々の一部を露出させた状態で覆う絶縁膜と、
前記絶縁膜から露出した前記第１導電型半導体領域を覆うように形成した第１の表面電極と、
前記絶縁膜から露出した前記第２導電型半導体領域を覆うように形成した第２の表面電極とを備え、
前記第１の表面電極と前記第２の表面電極の最大表面粗さＲｙ（Ｒｙ＝Ｓｖ＋Ｓｐ，Ｓｖ：設計基準面からの最大山高さ，Ｓｐ：設計基準面からの最大谷深さ）が１μｍ以下であることを特徴とするサージ保護用半導体装置。
【請求項２】
前記第１の表面電極と前記第２の表面電極がアルミニウムからなることを特徴とする請求項１に記載のサージ保護用半導体装置。
【請求項３】
サージから保護すべき素子に並列接続されるサージ保護用半導体装置の製造方法であって、
第１導電型半導体基板の主面から内部に第２導電型半導体領域を形成する工程と、
前記主面上で、前記第１導電型半導体基板の第１導電型半導体領域及び前記第２導電型半導体領域を各々の一部を露出させた状態で覆う絶縁膜を形成する工程と、
前記絶縁膜から露出した前記第１導電型半導体領域を覆うように形成した第１の表面電極と、
前記絶縁膜から露出した前記第２導電型半導体領域を覆うように形成した第２の表面電極とをスパッタリング法により形成する工程と、
を備えたことを特徴とするサージ保護用半導体装置の製造方法。
【請求項４】
前記第１及び第２の表面電極を、イオンエネルギーが１００〜１０００ｅＶである低エネルギーのスパッタリング法により形成することを特徴とする請求項３に記載のサージ保護用半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ保護用半導体装置に関するものであり、特に発光ダイオードのサージ保護に有用な半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体技術の向上に伴い、砒素化ガリウム（ＧａＡｓ）や窒化ガリウム（ＧａＮ）等の化合物半導体で形成された発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ、以下ＬＥＤと称する）を用いた光半導体装置が多くの分野で使用されている。化合物半導体で形成されたＬＥＤは、静電気放電（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：ＥＳＤ、以下ＥＳＤと称する）等のサージに対して非常に弱く、サージの影響によりＬＥＤが破壊に至る場合もある。その為、サージ保護用半導体装置を用いてサージ対策を行っている。
【０００３】
図５（ａ）は、従来の光半導体装置の接続状態を示した回路図であり、図５（ｂ）は、その光半導体装置の断面図である。
【０００４】
図５（ａ）において、ＬＥＤ２０２をサージから保護する為に光半導体装置において、ＬＥＤ２０２に対し一表面に電極が設けられたフリップチップ型サージ保護用ダイオード２０１をＬＥＤ２０２に対して、並列かつ逆向きに（逆極性の関係で）接続することで、ＥＳＤ電流の分岐回路を形成し、ＥＳＤからＬＥＤ２０２を保護している。
【０００５】
図５（ｂ）において、リードフレーム２０５ａにフリップチップ型サージ保護用ダイオード２０１がボンディングされ、フリップチップ型サージ保護用ダイオード２０１の上にＬＥＤ２０２がフェイスダウン方式で搭載されている。このとき、ＬＥＤ２０２のｐ電極２０６とフリップチップ型サージ保護用ダイオード２０１のｎ電極２０８との間はＡｕマイクロバンプ２１０を介し、ＬＥＤ２０２のｎ電極２０７とフリップチップ型サージ保護用ダイオード２０１のｐ電極２０９との間はＡｕマイクロバンプ２１１を介して電気的に接続されている。また、フリップチップ型サージ保護用ダイオード２０１のｐ電極２０９と−極側のリードフレーム２０５ｂはワイヤ２０４により接続され、リードフレーム２０５ａ及び２０５ｂの一部を残して樹脂２０３により全体が砲弾型に封止される。
【０００６】
また、ＬＥＤ２０２から高い輝度を得るためにはＬＥＤ素子が発光する青色光と蛍光体により変換される黄緑色光とを効率よく外部に出力させ、蛍光体による変換効率を上げているものがあった（例えば、特許文献１参照）。
【０００７】
図６は、特許文献１に記載されたフリップチップ型サージ保護用ダイオードを示した断面図である。
【０００８】
図６において、フリップチップ型サージ保護用ダイオード２０１を構成するに当たり、まず、第１導電型半導体基板３０１の第１主面から内部に第２導電型半導体領域３０２を形成する。次に、第１導電型半導体基板３０１及び第２導電型半導体領域３０２の表面上に絶縁膜３０３を形成する。第１導電型半導体基板３０１の表面の一部にコンタクト窓３０４を形成する。第２導電型半導体領域３０２の表面の一部にコンタクト窓３０５を形成する。該コンタクト窓３０４，３０５を覆うように、表面アノード電極３０６と、表面カソード電極３０７をそれぞれ形成する。ＬＥＤ２０２（図５（ｂ）参照）よりも一回りサイズの大きいフリップチップ型サージ保護用ダイオード２０１にＬＥＤ２０２を搭載し、ＬＥＤ２０２全体を覆うように透光性樹脂を塗布する。フリップチップ型サージ保護用ダイオード２０１の表面アノード電極３０６と、表面カソード電極３０７とをＬＥＤ２０２の外形よりも大きく形成して、反射膜としての機能を持たせる。表面アノード電極３０６及び表面カソード電極３０７に反射膜機能を持たせることで、ＬＥＤ２０２から照射される下方面への光を効率よく上方面に反射させている。
【特許文献１】特開２００１−１５８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記従来構造のフリップチップ型サージ保護用ダイオードには、マウントされたＬＥＤ素子からの光が当たる。サージ保護用ダイオードの表面アノード電極及び表面カソード電極には光の波長が可視光域２００ｎｍ以上８００ｎｍ以下での反射率を考慮して電極となる金属を選択する。この選択により反射率を向上して半導体発光装置での輝度を高めている。
【００１０】
しかしながら、例えばアルミニウムを選択する場合、後工程の表面電極へのワイヤボンド工程での衝撃によりチップクラックが生じる可能性があるため、表面電極の膜厚を厚くしなければならない。表面電極の膜厚を大きくすると、電極表面の凹凸が大きくなり、電極表面で光が乱反射して反射効率を低下させる。
【００１１】
他方で、銀を選択する場合、銀はアルミニウムよりも反射率が高い素材であるが、使用環境の影響により、マイグレーションが発生し電極間が短絡するという問題があった。
【００１２】
本発明は、このような従来の課題を解決するためになされたもので、平坦性の高い表面電極が、ＬＥＤから下方面に照射される光を乱反射することなく効率よく上方面に反射し、発光装置の輝度を高めることのできるサージ保護用半導体装置とその製造方法の提供を目的とする。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、サージから保護すべき素子に並列接続されるサージ保護用半導体装置であって、第１導電型半導体基板と、前記第１導電型半導体基板の主面から内部に形成した第２導電型半導体領域と、前記主面上で、前記第１導電型半導体基板の第１導電型半導体領域及び前記第２導電型半導体領域を各々の一部を露出させた状態で覆う絶縁膜と、前記絶縁膜から露出した前記第１導電型半導体領域を覆うように形成した第１の表面電極と、前記絶縁膜から露出した前記第２導電型半導体領域を覆うように形成した第２の表面電極とを有し、前記第１の表面電極と前記第２の表面電極の最大表面粗さＲｙ（Ｒｙ＝Ｓｖ＋Ｓｐ，Ｓｖ：設計基準面からの最大山高さ，Ｓｐ：設計基準面からの最大谷深さ）が１μｍ以下であることを特徴とするサージ保護用半導体装置である。ここで、粗さ計測に用いられる方法は特に限定されるものではないが、例えば、ＪＩＳ  Ｒ１６３６：１９９８の薄膜の表面粗さ測定方法を用い、当該方法で測定された高さの最大値を上記Ｒｙとすることができる。
【００１４】
この発明によれば、第１の表面電極と第２の表面電極の最大表面粗さＲｙが１μｍ以下なので、ＬＥＤから下方面に照射される光を乱反射することなく効率よく上方面に反射することができる。
【００１５】
請求項２に記載の発明は、前記第１の表面電極と前記第２の表面電極がアルミニウムからなることを特徴とする請求項１に記載のサージ保護用半導体装置である。
【００１６】
この発明によれば、前記第１の表面電極と前記第２の表面電極がアルミニウムなので、光の波長が２００ｎｍ以上８００ｎｍ以下での反射率が高くなる。この波長域は可視光の波長域であるので、信号機用発光装置等への利用に特に有効である。銀等を用いる場合に比してマイグレーションが発生しにくいという利点もある。
【００１７】
請求項３に記載の発明は、サージから保護すべき素子に並列接続されるサージ保護用半導体装置の製造方法であって、第１導電型半導体基板の主面から内部に第２導電型半導体領域を形成する工程と、前記主面上で、前記第１導電型半導体基板の第１導電型半導体領域及び前記第２導電型半導体領域を各々の一部を露出させた状態で覆う絶縁膜を形成する工程と、前記絶縁膜から露出した前記第１導電型半導体領域を覆うように形成した第１の表面電極と、前記絶縁膜から露出した前記第２導電型半導体領域を覆うように形成した第２の表面電極とをスパッタリング法により形成する工程と、を備えたことを特徴とするサージ保護用半導体装置の製造方法である。
【００１８】
この発明によれば、第１の表面電極と第２の表面電極をスパッタリング法により形成するので、電子線蒸着法（ＥＢ蒸着法）等の真空蒸着法を用いて電極を形成する場合に比べ、表面の凹凸が小さく平坦度の高い表面電極を構成することができ、その電極を鏡面として発光素子からの光を乱反射させることなく効率よく反射し、発光装置全体の輝度を向上することができる。
【００１９】
請求項４に記載の発明は、前記第１及び第２の表面電極を、イオンエネルギーが１００〜１０００ｅＶである低エネルギーのスパッタリング法により形成することを特徴とする請求項３に記載のサージ保護用半導体装置の製造方法である。
【００２０】
この発明によれば、イオンエネルギーが１００〜１０００ｅＶである低エネルギーのスパッタリング法により表面電極を形成する場合、スパッタ率はエネルギーに略比例して増加するので、効率よく高いスパッタ率を確保し、表面電極の形成速度を高めることができる。
【００２１】
以上の各発明によれば、表面電極の平坦性に優れたサージ保護用半導体装置とその製造方法を提供することができ、ＬＥＤが発する光を乱反射させることなく、効率よく規定の方向に取り出すことができる。
【発明の効果】
【００２２】
以上のように、本発明のサージ保護用半導体装置とその製造方法によれば、アルミニウムからなる平坦性の高い表面電極が、ＬＥＤ素子から下方面へ照射される光を乱反射させることなく効率よく上方面に反射することができるので、ＬＥＤ素子とこれを搭載するサージ保護用半導体装置とからなる発光装置全体から高い輝度を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について説明する。
【００２４】
（第１の実施形態）
図１（ａ）は本発明の第１の実施形態におけるフリップチップ型サージ保護用半導体装置の正面図であり、図１（ｂ）は（ａ）のＡ−Ｂ線断面図である。
【００２５】
特許請求の範囲において「第１導電型半導体」、「第２導電型半導体」という語句が存在するが、第１の実施形態においては「Ｎ型半導体」、「Ｐ型半導体」がそれぞれに対応している。
【００２６】
本実施形態では、サージ保護用半導体装置をサージ保護用ダイオードとしている。このサージ保護用ダイオードは、上記従来技術（特開２００１−１５８１７号公報、及び図５参照）と同様、発光ダイオード（ＬＥＤ）等の発光半導体装置と極性を相互逆向きに並列接続され、該発光半導体装置をフェイスダウン方式で電気的に結合搭載するサージ保護用素子として使用することができる。
【００２７】
図１（ａ）（ｂ）において、Ｎ型半導体基板（例えばＮ型シリコン基板）１の主面（図示例では天面）８から内部にかけて、ＰＮ接合を形成するＰ型半導体領域２が形成されている。ここで、Ｎ型半導体基板１とＰ型半導体領域２との界面をＪ１とする。Ｎ型半導体基板１において、Ｐ型半導体領域２以外の部分はＮ型半導体領域１１である。
【００２８】
このサージ保護用ダイオードは従来技術と同様、Ｎ型半導体基板１内にＰ型半導体領域２を形成し（Ｎ型半導体基板１内の他の領域は、上述の如くＮ型半導体領域１１である）、次に、Ｎ型半導体領域１１及びＰ型半導体領域２の表面上に、絶縁膜３を形成し、Ｎ型半導体領域１１の表面の一部にコンタクト窓４を形成し、Ｐ型半導体領域２の表面の一部にコンタクト窓５を形成し、そして、これらのコンタクト窓４，５を覆うように、アルミニウムからなる平坦性の高い表面アノード電極６と表面カソード電極７をそれぞれ形成することで構成される（製造方法の詳細は後述する）。
【００２９】
本実施形態では、第１の表面電極６と第２の表面電極７の最大表面粗さＲｙが１μｍ以下であることを特徴としている。
【００３０】
平坦さを表す数値は、図２に示されるように、最大粗さＲｙで表され、次式（１）で表される。
【００３１】
Ｒｙ＝Ｓｖ＋Ｓｐ・・・（１）
但し、Ｓｖ：設計基準面からの最大山高さ
Ｓｐ：設計基準面からの最大谷深さ
ここで、「設計基準面」とは、設計上、表面電極上面となるべき基準仮想面のことである。
【００３２】
Ｒｙが小さい程、表面（表面電極上面）は平坦である。従来技術では平坦さを表すＲｙが１μｍを超えるが、本発明ではＲｙを１μｍ以下にすることを特徴としている。
【００３３】
Ｒｙを１μｍ以下とするための具体的方法は後述するが、スパッタリング法を用いた薄膜形成技術を利用する。
【００３４】
かかる構成によれば、Ｒｙを１μｍ以下に抑えることでアルミニウム等からなる電極表面の平坦性を高めることができる。従来技術ではアルミニウム電極表面の大きな凹凸のため、ＬＥＤ素子から出る光が電極表面で乱反射されていたが、本発明を採用することで、電極表面での乱反射を抑えて効率よく光を反射できるので、発光装置全体の輝度が向上する。
【００３５】
以下、本発明の実施形態に係る半導体装置を実現するための製造方法について図３を参照しつつ説明する。
【００３６】
本発明の構成では、シリコン熱酸化膜による絶縁膜３を形成するまでについては従来技術（特開２００１−１５８１７号公報参照）と同様の技術を使用している。
【００３７】
本発明に係る半導体装置の製造方法では、図３（ａ）に示されるように、まず、Ｎ型半導体基板１の主面８から内部に選択的に不純物イオンの注入を行うことによりＰ型半導体領域２が形成され、所定の逆方向ブレークダウン電圧が設定される。
【００３８】
その後、図３（ｂ）に示されるように、Ｎ型半導体基板１の主面８を酸化してシリコン酸化膜等の絶縁膜３を形成し、フォトレジスタ工程及びエッチング工程によりＮ型半導体領域１１の表面の一部にコンタクト窓４を形成し、Ｐ型半導体領域２の表面の一部にコンタクト窓５を形成する。
【００３９】
次いで、図３（ｃ）に示されるように、主面８上で、Ｐ型半導体領域２及びＮ型半導体領域１１を覆うように、アルミニウム（Ａｌ）よりなるカソード電極７及びアノード電極６をそれぞれ形成する。また、Ｎ型半導体基板１の下面（主面８の裏側の面）には、リードと電気的に接続するためのＡｕ，Ｓｂ，Ｎｉよりなる裏面電極９を形成する。
【００４０】
本発明では、絶縁膜３を形成した後、アルミニウムからなる平坦性の高いアノード電極６及びカソード電極７をスパッタリング法により形成することとする。スパッタリング法であれば、特にその具体的方法は問われないが、例えば、マグネトロンスパッタを利用することができる。
【００４１】
スパッタリング法は最適なエネルギー領域において膜を形成した場合、形成された膜は緻密かつ平坦に形成できることが確かめられている方法である。スパッタリング法はターゲットに衝突するイオンのエネルギーが低い、低エネルギー領域での現象である。エネルギーが高くなる現象としては従来技術でも使用している電子ビーム蒸着法（ＥＢ蒸着法）があり、スパッタリング法とＥＢ蒸着法とのエネルギーの閾値は１００ｋｅＶ程度である（図４参照）。
【００４２】
なお、上記実施形態ではアルミニウムをスパッタリングすることで表面電極を構成しているが、銅（Ｃｕ）等の他の金属をターゲット金属として選択することも可能である。
【００４３】
但し、アルミニウムを使用した場合、光の波長が２００ｎｍ以上８００ｎｍ以下での反射率が高く、この波長域は可視光の波長域であるので、信号機用発光装置等への利用に特に有効である。銀等の他の金属を用いた場合に比してマイグレーションが発生しにくいという利点もある。
【００４４】
ここで、図４に、ターゲットへ衝突する粒子のエネルギーと薄膜を形成する金属の粒径との関係を示す。
【００４５】
図４に示されるように、エネルギーが高くなるほど、薄膜を形成する金属の粒径は大きくなる傾向にある。スパッタリング法は低エネルギー領域で薄膜を形成する方法なので、薄膜形成粒子の粒径は小さくなる。
【００４６】
スパッタリング法とＥＢ蒸着法のエネルギー閾値は１００ｋｅＶ程度である。本発明における表面電極６，７はイオンエネルギーが１００ｋｅＶ以下のスパッタリング法で形成可能であるが、１００ｋｅＶというのはあくまでＥＢ蒸着法との閾値であって、効率の面からみるとスパッタリング法で高効率（スパッタ率とイオンエネルギーの関係上）となるのは１００〜１０００ｅＶであり、この範囲は薄膜を形成する金属の粒径が極めて小さくなるので好ましい。
【００４７】
粒径が小さくなるということは、表面の平坦性が高くなるということなので、スパッタリング法でアルミニウムからなるカソード電極７及びアノード電極６を形成することで、アルミニウムからなる平坦性の高い電極が形成されることになり、効率よくＬＥＤ素子からの光を上方面に反射できる光半導体装置を提供することができる。
【００４８】
なお、上記第１の実施形態は、第１導電型をＮ型、第２導電型をＰ型とした本発明の一例であるが、特許請求の範囲の内容を逸脱しない限り、逆に第１導電型をＰ型、第２導電型をＮ型としてもよい。
【産業上の利用可能性】
【００４９】
ＬＥＤ素子をサージ破壊から保護するとともに、ＬＥＤ素子等の発光半導体素子とこれを搭載するサージ保護用半導体装置とからなる発光装置全体の輝度を向上させるため等に使用するサージ保護用半導体装置として適用することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態におけるサージ保護用半導体装置を示す図であり、（ａ）はその正面図、（ｂ）は、（ａ）のＡ−Ｂ線断面図
【図２】薄膜（表面電極）の表面粗さを表す模式図
【図３】本発明の実施形態におけるサージ保護用半導体装置の製造工程を順に示す図
【図４】ターゲットに衝突する粒子のエネルギーと薄膜を形成する金属粒子の粒径との関係を示す図
【図５】従来の半導体発光装置を示す図であり、（ａ）はその回路図、（ｂ）は、その配線図
【図６】従来のサージ保護用半導体装置の全体構造を示す断面図
【符号の説明】
【００５１】
１  Ｎ型半導体基板（第１導電型半導体基板）
１１  Ｎ型半導体領域（第１導電型半導体領域）
２  Ｐ型半導体領域（第２導電型半導体領域）
３  シリコン熱酸化膜（絶縁膜）
６  アノード電極（第１の表面電極）
７  カソード電極（第２の表面電極）
８  主面
【図１】
2007123538.tif 000003
【図２】
2007123538.tif 000004
【図３】
2007123538.tif 000005
【図４】
2007123538.tif 000006
【図５】
2007123538.tif 000007
【図６】
2007123538.tif 000008