(57)【要約】【課題】クロック／データ信号におけるクロック回復を改善するための方法、回路、およびドライブを提供する。【解決手段】ロックループ回路、たとえばＰＬＬにタイミング基準が提供される。このタイミング基準は、回復されているクロックの周波数の期待値に基づいて更新される。回復されている各クロックまで追従させたシステムクロックが出力される。各システムクロックの現在の周波数が見積られ、１つ以上のシステムクロックの見積られた現在の周波数に基づき、期待値が更新される。データストリームが一連のブロックに分離されるデータを含む場合、更新は、ブロックの終端の後、および、後続のブロックの開始部の前に行なわれ得る。見積りは、各ブロックに対して定期的におよび／または複数回行なわれ得る。【選択図】図２
2007006491.tif 000002
【特許請求の範囲】
【請求項１】
第１のロックループ回路に第１のタイミング基準の提供を生じるステップを含み、第１のタイミング基準は、クロック信号の周波数の期待値に基づいて設定され、さらに、
クロック信号の現在の周波数を推定するステップと、
推定された現在の周波数に基づき、クロック信号の周波数の期待値を更新するステップとを含む、方法。
【請求項２】
クロック信号は、データストリーム内で符号化され、データストリームは、データの第１のブロックを含み、クロック信号は、第１のブロック内で符号化され、現在の周波数を見積るステップは、第１のブロックの終端に少なくとも近似の現在の周波数を見積るステップを含み、期待値を更新するステップは、第１のブロックの終端の後に、かつ、データの第２のブロックの開始部の前に実施される、請求項１に記載の方法。
【請求項３】
第２のブロックの終端に少なくとも近似の現在の周波数を見積るステップをさらに含み、データの第３のブロックの開始部の前に、クロック信号の期待値を更新するステップをさらに含む、請求項２に記載の方法。
【請求項４】
タイミング基準は、データの第２のブロックの開始部の前における更新された期待値に基づいて設定される、請求項２に記載の方法。
【請求項５】
タイミング基準は、基準クロックを含み、基準クロックの周波数は、当初、クロック信号の周波数の期待値のレンジ内に入る、請求項１に記載の方法。
【請求項６】
タイミング基準は基準クロックを含み、期待値を更新するステップは、基準クロックの周波数の調節を提供するステップを含む、請求項１に記載の方法。
【請求項７】
基準クロックは、プログラム可能合成器により生成され、基準クロックの周波数の調節は、プログラム可能合成器に関連する１つ以上のレジスタの内容を変更することによって提供される、請求項６に記載の方法。
【請求項８】
ロックループ回路は、クロック信号まで追従させたシステムクロックを出力するように作動可能であり、クロック信号の現在の周波数の近似値は、システムクロックの周波数の近似値である、請求項１に記載の方法。
【請求項９】
タイミング基準は基準クロックを含み、期待値を更新するステップは、基準クロックの周波数の調節を提供するステップを含む、請求項８に記載の方法。
【請求項１０】
期待値を更新するステップは、現在の周波数とクロック信号の周波数の期待値との間の比較値が予め定められたしきい値を上回るか否かを判断するステップと、比較値を減少させるための更新を特定するステップとを含む、請求項１に記載の方法。
【請求項１１】
タイミング基準は基準クロックを含み、比較値を減少させるための更新を特定するステップは、基準クロックに対して更新された周波数を決定するステップを含む、請求項１０に記載の方法。
【請求項１２】
クロック信号は、第１のロックループ回路に入力されるデータストリームから導出される、請求項１に記載の方法。
【請求項１３】
クロック信号は、第２のロックループ回路に入力されるデータストリームから導出され
る、請求項１に記載の方法。
【請求項１４】
クロックの信号の現在の周波数は、第２のロックループ回路により出力されたシステムクロックの現在の周波数を推定することによって推定される、請求項１３に記載の方法。
【請求項１５】
第１のロックループ回路により出力されたシステムクロックの現在の周波数を推定することによりクロック信号の現在の周波数を推定するステップが、第２のロックループ回路により出力されたシステムクロックの現在の周波数を推定することによりシステムクロック信号の現在の周波数を推定するステップほど正確ではない可能性があると判断するステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
クロック信号は、複数のロックループ回路により生成された複数のクロック信号のうちの１つであり、クロック信号の各々の現在の周波数は推定され、クロック信号の周波数の期待値を更新するステップは、更新に対する基礎として、推定された現在の周波数の１つ以上を選択するステップを含む、請求項１に記載の方法。
【請求項１７】
記憶媒体を読出すためのドライブであって、
それぞれのシステムクロックによってクロック可能であり、かつ、それぞれの信号を受取ってそれぞれの量子化されたデータストリームを出力するための１つ以上のコンバータと、
１つ以上のコンバータの各々に対する調節可能なタイミング基準とを備え、調節のための各タイミング基準は、各コンバータのそれぞれの信号内のクロックの周波数の期待値に基づき、前記ドライブはさらに、
１つ以上のコンバータの各々に対するロックループ回路を備え、ロックループ回路は、それぞれの信号内のクロックまで各コンバータのそれぞれのシステムクロックを追従させるためのものであり、前記ドライブはさらに、
各システムクロックの周波数を推定し、各システムクロックの推定周波数と、各コンバータのそれぞれの信号内のクロックの周波数の期待値との間のそれぞれの比較値を求め、それぞれの比較値が予め定められた第１のしきい値を上回る場合に、各期待値の調節を提供するように作動可能なロジックとを備える、ドライブ。
【請求項１８】
各期待値に対する調節は、当該期待値のそれぞれの比較値に基づいて選択される、請求項１７に記載のドライブ。
【請求項１９】
ロジックは、各期待値に対する調節を当該期待値のそれぞれの比較値に基づかせることが、それぞれの信号内のクロックの周波数からの当該期待値の容認不可能な相違を生じるか否かを判断するように、そして、このような各期待値に対する調節を、より相違の少ない期待値を明らかに生じる比較値に基づかせるように、さらに作動可能である、請求項１７に記載のドライブ。
【請求項２０】
それぞれの期待値が予め定められた第２のしきい値を上回る場合、当該期待値に対する調節は、予め定められた第２のしきい値を上回らない比較値に基づいて選択される、請求項１７に記載のドライブ。
【請求項２１】
それぞれの量子化されたデータストリームは、一連のデータブロックとして各々が解釈可能であり、ロジックは、各それぞれのデータブロックに対する各それぞれのシステムクロックの周波数を推定するように、そして、各それぞれのデータブロックの終端の後に、および、後続のデータブロックの開始部の前に各調節を提供するように作動可能である、請求項１７に記載のドライブ。
【請求項２２】
各調節は、それぞれの比較値が予め定められた第２のしきい値を上回らない限り、当該期待値のそれぞれの比較値に基づく、請求項２０に記載のドライブ。
【請求項２３】
予め定められた第２のしきい値は、それぞれの比較値の比較に基づく、請求項２１に記載のドライブ。
【請求項２４】
各それぞれのロックループ回路は、当該クロックの周波数が各タイミング基準の基底周波数の予め定められたロックインレンジ内にある限り、各信号内で符号化された各クロックを検出および追従するように作動可能であり、各調節は、後続のデータブロック内の各システムクロックの周波数のロックインレンジ内に、各信号内で符号化されたクロックの周波数の各期待値を維持するために提供される、請求項２０に記載のドライブ。
【請求項２５】
第１のシステムクロックの周波数を推定するように作動可能なロジックを備える回路であって、第１のシステムクロックは、第１の信号内で符号化されたクロックまでロックループ回路により追従させることが可能であり、ロックループ回路は、第１の信号内で符号化されたクロックの期待周波数に基づいて調節可能なタイミング基準を受取るように作動可能であり、ロジックはさらに、第１のシステムクロックの周波数と期待周波数との間の第１の比較値が予め定められた第１のしきい値を上回ったと判断すると、期待周波数を調節するように作動可能である、回路。
【請求項２６】
第１のシステムクロックによりクロック可能なコンバータをさらに備え、コンバータは、第１の信号に基づいて、デジタル化された信号を出力するように作動可能であり、第１の信号内で符号化されたクロックは、デジタル化された信号を用いる第１のロックループ回路により追従させることが可能であり、一連のデータブロックに分離可能なデータは、デジタル化された信号から回復可能であり、
ロジックは、第１のシステムクロックの周波数を推定するように、そして、第１のシステムクロックの推定周波数と期待周波数との間の比較値が一連のデータブロックの各々に対する予め定められた第１のしきい値よりも大きいか否かを判断するように、そして、データブロックの各々の終端の後に、かつ、それぞれの後続のデータブロックの開始部の前に調節するように作動可能である、請求項２５に記載のクロック回復回路。
【請求項２７】
ロジックは、各データブロックに対する第１のシステムクロックの周波数を繰返し推定するように、そして、データブロックの各々の終端に最も近接して取られた推定値に基づいてそれぞれの調節を選択するように作動可能である、請求項２６に記載のクロック回復回路。
【請求項２８】
ロジックは、比較値が第２の予め定められたしきい値を上回らない限り、第１の比較値に基づいて調節するように作動可能であり、さらにロジックは、第２のシステムクロックと、第２の信号内のクロックの周波数の期待値との間の第２の比較値に基づいて調節するように作動可能である、請求項２５に記載のクロック回復回路。
【請求項２９】
予め定められた第１のしきい値は、ロックループ回路のロックインレンジの一部である、請求項２５に記載のクロック回復回路。
【発明の詳細な説明】
【技術分野】
【０００１】
背景
分野
この発明は、フェーズロックループ（ＰＬＬ）および遅延ロックループ（ＤＬＬ）に関し、より特定的には、このようなループのチューニングおよび制御に関する。
【背景技術】
【０００２】
関連技術の説明
ＰＬＬ／ＤＬＬ（ロックループ回路）は、生成されたローカルクロック信号の周波数および位相を、受信信号内で検出されたクロックの周波数および位相に整合させるように機能し得る。その後、生成されたクロックの出力を、受信信号からのデータの回復を含む多種多様なタスクに使用することができる。たとえば、記憶装置を読出すためのドライブの読出ヘッドは、受信信号を生成することができ、当該受信信号内のデータの回復に使用するために生成されるクロックを出力するため、ループが使用され得る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなドライブでは、受信信号内で検出されるクロックの周波数および位相が経時的に変動することが考えられ、ロックループ回路は、生成されたクロックが、検出されたクロックと同期した状態に保たれるように、それらの変動を追従する機能を有するべきである。検出されたクロックの周波数および位相上に成功裡にロックするための一般的なロックループ回路に関し、この一般的なロックループ回路には、受信信号内での検出が期待される周波数のレンジ内にある基準周波数が提供される。この基準周波数が、受信信号内のクロックの実際の周波数から離れすぎている場合、ロックループ回路はロックを達成することができない。
【０００４】
提供された基準周波数とは異なる周波数を有するクロック上へのロックを達成するロックループ回路の機能の一手法は、ループのロックインレンジと称され得る。ロックインレンジは、このようなロックループ回路に対する多数の設計パラメータのうちの１つである。一般に、ロックループ回路の設計者は、ロックインレンジとこれらの他のパラメータとの間の均衡を取らなければならず、したがって、ロックインレンジは、所望されるよりも小さくなり得る。所定のロックループ回路を再設計することなく、および／または、これらの他の設計パラメータのいくつかに悪影響を及ぼすことなく、ロックインレンジを拡張することができれば有益であろう。
【課題を解決するための手段】
【０００５】
概要
発明の局面は、ロックループ回路にタイミング基準の提供を生じるステップを備えた方法を含む。このタイミング基準は、クロック信号の周波数の期待値に基づいて更新および／または設定を行うためのものである。この方法はさらに、クロック信号の現在の周波数を推定するステップと、推定された現在の周波数に基づき、クロック信号の周波数の期待値を更新するステップとを含む。
【０００６】
さらに別の局面は、第１のシステムクロックの周波数を推定するように作動可能なロジックを備えた回路を含む。第１のシステムクロックは、第１の信号内で符号化されたクロックまで、ロックループ回路により追従させることが可能である。ロックループ回路は、
第１の信号内で符号化されたクロックの期待周波数に基づいて調節可能なタイミング基準を受取るように、そして、第１のシステムクロックの周波数と期待周波数との間の第１の比較値が予め定められたしきい値を上回るか否かを判断するように作動可能である。このロジックは、比較値を参照することによって期待周波数の調節を提供するように作動可能である。
【０００７】
さらに別の局面は、記憶媒体を読出すためのドライブを含む。このドライブは、それぞれのシステムクロックによりクロック可能な１つ以上のコンバータを備える。これらのコンバータは、それぞれの信号を受取り、かつ、それぞれの量子化されたデータストリームを出力するためのものである。ドライブはまた、１つ以上のコンバータの各々に対する調節可能なタイミング基準も備え、各タイミング基準は、各コンバータのそれぞれの信号内のクロックの周波数の期待値に基づいた調節を行なうためのものである。ドライブはさらに、１つ以上のコンバータの各々に対するロックループ回路を備える。このロックループ回路は、それぞれの信号内のクロックまで、各コンバータのそれぞれのシステムクロックを追従させるためのものである。ドライブはさらに、各システムクロックの周波数を推定するように、そして、各システムクロックの推定周波数と、各コンバータのそれぞれの信号内のクロックの周波数の期待値との間のそれぞれの比較値を求めるように、そして、当該比較値の１つ以上が予め定められた第１のしきい値を上回る場合に各期待値の調節を提供するように作動可能なロジックを備える。
【０００８】
この明細書において局面および例を説明するために、以下の説明では添付の図面を参照する。
【発明を実施するための最良の形態】
【０００９】
詳細な説明
以下の説明は、当業者によるこの発明のさまざまな局面の製造および使用を可能にするように提示される。特定の材料、技術、および用途の説明は、例としてのみ提供される。この明細書に記載する例に対するさまざまな変更が、当業者には容易に明らかになるであろうし、この明細書で規定する一般原理を、この発明の精神および範囲から逸脱することなく他の例および用途に適用してよい。たとえば、この明細書に記載する局面および例は、さまざまな記憶装置およびドライブで使用されてよい。この明細書で論じた局面を取入れた回路および装置は、多数の態様で設計されてよく、かつ、作動してよい。この明細書に提示する例示的な主題は、当該主題の任意の部分の応用性を任意の例示された装置に限定するためではなく、さまざまな発明の局面を例示するためのものである。
【００１０】
当業者は、この明細書における任意の１つの発明の局面に関連する教示内容が、さまざまな実現例に適合され得ることを理解するであろう。また、或る特定の構成要素がこの明細書では別個に特定されているものの、このような構成要素が他の構成要素から別個に形成されなければならないことを、このような特定が暗示しないことを理解されたい。同様に、他の設計では、この明細書で識別される構成要素がサブ構成要素に分割されてよい。
【００１１】
図１は、この明細書に記載する例示的なロックループ回路が使用され得る例示的な磁気テープドライブ１０の破断図を示す。このテープドライブ１０の例は、この明細書に記載するロックループ回路の局面に対する説明を容易にし、かつ、当該局面に対する背景を提供するように提示される。この明細書に記載するロックループ回路および関連する方法が、さまざまなドライブと、信号からのクロック回復が必要とされる他の用途とにおいて適用されてよいことを理解されたい。
【００１２】
テープドライブ１０は、受け部１４内に挿入されるテープカートリッジ１２を含む。テープドライブ１０は、カートリッジ供給リール１６を駆動して特定の速度（秒速１２０イ
ンチ以上等）でテープ２０を移動させるモータ（図示せず）を含む。テープドライブ１０はまた、巻取リール１８を駆動する第２のモータ（図示せず）も含み得る。テープ２０は、順方向または逆方向のいずれかに駆動され、モータコントローラ回路（図１では図示しないが、一般には１つ以上のプリント回路基板上に設けられる）により制御されるのに伴い、テープ上へのデータの書込み、またはテープからのデータの読出しが行なわれ得る。コントローラは、ヘッド３０を流れる読出／書込電流の大きさを制御するように適合されて、たとえば、特定のデータフォーマットおよびデータトラックに対する特定の読出／書込要素を選択することもできる。テープ２０は、巻取リール１８とカートリッジ１２との間で複数のテープガイドアセンブリ２４〜２９によりテープドライブ１０を通って、そして、ヘッド３０を通過して案内される。
【００１３】
加えて、図１のテープドライブ１０は、当該テープドライブ１０が読出すように適合される記憶媒体からヘッド３０により回復された信号を解釈するための回路２００（図２）を含む。多くのデータ記憶装置の用途に関し、記憶媒体から読出された信号は、さまざまなフォーマットのうちの任意のフォーマットのデータで符号化されたクロック信号を含む。このクロック信号は、当該データが正確にサンプリングされてミッシングビットおよび／または二重カウントビットを回避し得るようにタイミング情報を提供する。したがって、信号からのデータの回復に対しては、符号化されたクロック信号を回復し、それにより、回復されたデータに対して既知のタイミングが存在することが通常要求される。テープドライブ１０のいくつかの例において、ヘッド３０は、記憶媒体から複数の信号を回復することができ、ここで、各信号は一般に、データで符号化されたクロック信号を含む。
【００１４】
クロック信号の回復は一般に、さまざまな原因による周波数および位相のジッタを経たクロック信号を追従することを伴う。このような原因には、機械加工公差、モータ回転数の制御の精度、およびドライブ構成要素間における他の変動によって生じる、データが媒体に記憶される速度の変動か、温度の変動か、構成要素の劣化か、または他のジッタ源が含まれ得る。ジッタは、同じ理由のうちの多くの理由により、テープドライブが記憶媒体を読出すことによってクロック／データ信号に加わる恐れもある。したがって、このジッタを経たクロック信号を追従し得ることが重要である。
【００１５】
符号化されたクロック信号を追従するいくつかの方法は、フィードバック機構により作動して、生成されたクロックの周波数および位相を、データで符号化されたクロックに整合させるロックループ回路の使用を伴う。このようなロックループ回路は、フェーズロックループ（ＰＬＬ）および遅延ロックループ（ＤＬＬ）を含む。いくつかのロックループ回路は、位相ロックループおよび遅延ロックループの両方に関連する技術により実現される。ロックループ回路という用語は、この明細書に開示する局面が、混合されたクロック／データ信号内のクロック信号を追従する、ＰＬＬ回路およびＤＬＬ回路を含むさまざまな回路のうちの任意の回路で使用され得ることを強調するためにこの明細書で使用され得る。
【００１６】
図２を参照すると、クロック／データ信号からクロック信号を回復するための回路２００が示される。クロック／データ信号は、コンバータ２２５の入力２０１において受取られる。コンバータ２２５は、所定のビット精度、たとえば６ビット精度を有するアナログ−デジタルコンバータであり得る。コンバータ２２５は、システムクロック２４５と同期され得る。したがって、コンバータ２２５は、入力２０１において受取ったアナログクロック／データ信号を、量子化されたデジタル近似値に変換することができる。これらの近似値は、システムクロック２４５により決定された間隔で取られ、量子化された出力２５０に出力される。出力２５０からの量子化されたデジタル近似値は、データストリームとして認識され得る。
【００１７】
システムクロック２４５の特性、たとえば周波数および位相は、ロックループ回路２２０により制御される。ロックループ回路２２０は、量子化された出力を受取り、クロック信号を推定する。ロックループ回路２２０は、クロック信号の推定値まで、システムクロック２４５を追従させる。通常、ロックループ回路２２０がクロック信号の推定値までシステムクロック２４５を追従させ得る前に、ロックループ回路２２０はロックを達成し（すなわち、システムクロック２４５を検出して、まず、当該システムクロック２４５をクロック信号にほぼ追従させ）なければならない。システムクロック２４５は、データ検出器２３０によっても使用されて、出力２５０の量子化されたデジタル近似値から、システムクロックにタイミングが取られたバイナリ出力２３５を抽出する。したがって、アナログ信号の適切なサンプリングと、量子化された出力の以降の変換との両方が、クロック信号まで正確に追従させたシステムクロックに依存することが多い。
【００１８】
ロックループ回路２２０は、タイミング基準２５５を使用する。このタイミング基準２５５は、ロックループ回路２２０に対し、クロック／データ信号から回復されるべきクロック信号の期待周波数の表示を提供する。実際に、回復されたクロック信号の実際の周波数は、当初は、この期待周波数とは異なっていることが考えられ、実際の周波数は経時的に変動し得る。タイミング基準２５５は、基準クロックを含み得る。この例において、タイミング基準２５５は、複数の位相の基準クロックを提供し、したがって、ロックループ回路２２０は、補間の基礎としてこれらの位相を使用して、システムクロックの終端と、回復されているクロック信号とをアライメントすることができる。
【００１９】
本例のタイミング基準２５５は、グローバルクロック入力２０５の逓倍率または分周率を制御する１つ以上のレジスタを有するプログラム可能合成器２１０により提供される。タイミング基準２５５はまた、基準周波数の変化をいつ生じるべきかを制御する機能等の他の特徴も含み得る。このような特徴は、この明細書で論じる理由により、有用であることが考えられる。
【００２０】
ロックループ回路２２０がクロック信号上に信頼可能な態様でロックを達成することを可能にするために、タイミング基準２５５は通常、クロック信号の予め定められたロックインレンジ内に入っていなければならない。この予め定められたロックインレンジは通常、整定時間、ロックが一旦達成されたときにクロック信号を追従する機能、さまざまな種類の動作レンジ、プロセスおよびチップ集積の考慮事項等を含み得るさまざまな設計基準に基づいて選択される。ロックループ回路２２０内により幅の広いロックインレンジを設計することにより、他の性能基準に悪影響を及ぼすことが多い。
【００２１】
ロックループ回路がクロック信号上にロックを達成し、クロック信号までシステムクロック２４５を追従させている場合、ロジック２１５はシステムクロック２４５の周波数を推定する（システムクロック２４５をクロック信号まで追従させているため、これは、クロック信号自体の周波数を推定するための一つの態様である）。ロジック２１５は、既知の時間間隔にわたる、検出された遷移をカウントすることにより、または、別の容認可能な周波数推定手段により、周波数を推定することができる。
【００２２】
ロジック２１５は、システムクロック２４５の推定周波数と、期待周波数（タイミング基準２５５の周波数）とを比較する。この例では、ロジック２１５がプログラム可能合成器２１０内の１つ以上のレジスタの操作により期待周波数を制御するため、タイミング基準の周波数は、ロジック２１５により「既知」であり、測定されなくてよい。期待周波数が、予め定められたしきい値を上回る分だけ推定周波数と異なっている場合、ロジックは、期待周波数に対して適切な補正を特定する。たとえば、補正を要求するのに５％よりも大きい差が十分であり得、または、補正には５ｋＨＺの差が十分であり得る。このようなしきい値は一般に、クロック信号の周波数、どの程度のロックインレンジが利用可能であ
るか、および、クロック信号の周波数においてどの程度の変動が考えられるかに基づいて選択される。
【００２３】
適切な補正が特定された後に、この補正がプログラム可能合成器２１０に適用され、適切な時点でタイミング基準２５５に伝播される。この例において、適切な補正は、期待周波数とシステムクロック２４５の推定周波数とをできるだけ近接させてアライメントするように特定され得る。
【００２４】
単純化するために、上述の例および関連する説明は、１つの信号からのクロック回復を説明した。他の例において、クロックは、たとえば所定の記憶媒体から複数のトラックを読出すことに基づいて生成された信号等の複数の信号の各々から回復され得る。１つのこのような例において、回路２００は、そこからクロックが回復されるべき複数の信号の各々に対して複製され得る。回路２００の一部は、実現例に依存して、複数の信号からのクロック回復のために共有されてもよい。各回路２００の動作は、上述の動作に実質的に従うことが考えられ、さらなる特徴が、以下に示すように実現されてもよい。
【００２５】
１つのこのような特徴は、複数の信号のうちの１つ以上から回復されたクロックが、複数の他の信号から回復されたクロックに実質的に従っているか否かを判断することにより、複数の信号の１つ以上の期待周波数が誤って更新されることを防止する助けとなる。このような特徴が有用であり得る状況とは、記憶媒体内の欠陥、または他の何らかの過渡的な雑音が、信号から回復されているクロックの推定周波数において一時的なずれを生じさせる場合である。クロックの期待周波数に対する補正がこの一時的なずれに基づくと、エラーが伝播されてしまう。その代わりに、補正は、別の信号から回復されているクロックの推定周波数に基づき得る。
【００２６】
たとえば、第１の信号および第２の信号の各々からクロックを回復するためのシステムは、ロジック２１５（これは、第１の信号および第２の信号からのクロック回復において部分的にまたは全体的に共有され得る）を含み得る。ロジック２１５は、第１の信号および第２の信号の各々に関連するシステムクロック２４５の推定周波数と、各信号におけるクロックのそれぞれの期待周波数とを比較するように適合され得る。各システムクロック２４５の各推定周波数と、それぞれのクロックの周波数との間の比較値が第１のしきい値を上回る場合、調節が行なわれ得る。その比較値が第２のしきい値も上回る場合、異なるシステムクロック／期待値の比較からの比較値に対して調節が行なわれ得る。
【００２７】
たとえば、第１の信号に対するシステムクロックの推定周波数の間の比較値が、第１の信号内のクロックの期待周波数との間に５％の差を示す場合、期待値を調節する決定が行なわれ得る。しかしながら、比較値が、推定周波数と期待周波数との間で２０％の差を示す場合、調節は、第２の信号についてのシステムクロックの推定周波数と、第２の信号内のクロックの期待周波数との間の比較値に基づいて行なわれ得る。
【００２８】
このような例において、何らかの過渡的な雑音が、第１の信号および第２の信号のうちの１つ内のクロックを追従するロックループ回路２２０のずれを生じる場合、システムは、そのクロックの周波数のうち、明らかにずれの少ない推定値を優先して、このようなずれを無視することができる。当然ながら、どの比較値も別の比較値と実質的に異ならない場合、任意の期待値に対する更新は、任意の推定周波数と任意の期待周波数との間の差に基づくことが考えられ、その信号内のクロックの推定周波数と期待周波数との間の差のみに基づかないことが考えられる。
【００２９】
他の例示的なシステムは、３つ以上の信号からクロックを回復するためのシステムを含む。このようなシステムは、すべての推定周波数を更新するために、そのそれぞれの周波
数に最も近接する推定周波数を使用し、その期待周波数から最も異なる推定周波数を除外し、それ以外のものを平均化し、すべての推定周波数を平均化することができる。このようなステップ、または他の手順の任意の組合せは、明らかにずれのある、測定された推定周波数よりも正確な推定値であると考えられるものを確立するために使用される。このような例示的なシステムは、期待周波数を更新するために、それぞれの推定周波数からしきい値の量を上回る分だけ異なる推定周波数の使用を除外し得る。しきい値の量は、期待周波数からの百分率偏差、絶対偏差であり得、または、しきい値の量は、他の信号内のクロックの推定周波数と期待周波数との間の偏差に基づき得る。
【００３０】
何らかの用途に関し、入力２０１において受取られたクロック／データ信号は、ブロックに分離されるデータを含み得る。たとえば、図１のテープドライブにおいて、このテープは一般に、データがテープ上のブロック内に符号化されるように符号化される。この場合、各ブロックは、テープ上において何らかの距離だけ分離される。読出ヘッド上でテープを移動させることにより、クロック／データ信号を生成するためにテープが読出されると、結果的に得られるクロック／データ信号は、何らかの時間量だけ互いに分離されたデータのブロックを含む。データの或るブロックと、データの後続ブロックとの間の時間中に、ロックループ回路２２０が追従するクロック信号が存在しないことが多い。このような場合、ロックループ回路２２０はドリフトするか、または、再初期化され得る。
【００３１】
クロック／データ信号がデータのブロックを含む本例において、ロジック２１５は、各ブロック中にシステムクロック２４５の周波数を複数回推定するように作動可能である。ロジック２１５は、システムクロックの周波数と期待周波数とを比較するための基礎として、データの所定のブロックの終端に最も近接して取られたシステムクロック２４５の周波数の推定値を使用する。ロジックは、システムクロック２４５の周波数の推定値が予め定められたしきい値を上回る分だけ異なっているか否かを判断し、適切な補正を特定し、クロック／データ信号におけるデータの後続ブロックの開始部の前に、プログラム可能合成器２１０にその補正を適用する。１つのデータブロックの終端の後に、かつ、後続のデータブロックの開始部の前に補正を適用することにより、ロジック２１５は、タイミング基準２５５における混乱または他の不連続性に対する可能性を減じる。
【００３２】
本例において、ロジック２１５は、レジスタを更新することによって、期待周波数（したがってタイミング基準２５５）に補正を実施する。他の例では、グローバルクロック２０５の周波数が変更され得る。他の例では、グローバルクロック２０５およびプログラム可能レジスタの両方が更新され得る。また、本例は、システムクロック２４５の推定周波数と期待周波数との間に少なくとも或る一定の最小差（第１のしきい値）が存在する場合に、期待周波数を調節することのみを必要とする。他の例において、ロジック２１５は、期待周波数を常に更新して、推定されるシステムクロック２４５をできる限り厳密に見積る。
【００３３】
本例において、ロジック２１５は、期待周波数に補正を適用し、そして、この期待周波数と、システムクロック２４５の周波数の最新の近似値とをアライメントするように作動可能である。この構成は、データのブロック間のクロック信号の周波数間の相関関係に依拠する。他の例では、他のアルゴリズムを用いて、期待周波数に対する適切な補正を決定することができる。これらのアルゴリズムは、後続のデータブロック内のクロック信号の期待周波数を予想して適切な補正に到る際に、他の因子を明らかにするように試みることが考えられる。たとえば、アルゴリズムは、推定されるシステムクロック２４５の変化率を含み得る。
【００３４】
例において、ロジック２１５は、複数の信号内の各クロックまで追従させたシステムクロックの周波数を推定し、システムクロックの各推定周波数と、その信号内のクロックの
それぞれの期待周波数との間の比較値を生じる。このような例において、ロジック２１５は、比較値間のさまざまな比較を実施することができ、他の比較値から第２のしきい値を上回る分だけ外れた比較値は、誤りと見なされ（たとえば、過渡的な雑音によって影響を受けているとされ）得、そのそれぞれの信号内のクロックの周波数の期待値を更新するための基礎として使用されないことが考えられる。
【００３５】
このような任意の例において、ロジック２１５は、期待周波数に対する適切な補正を、プログラム可能合成器２１０に書込むための特定のレジスタ値にマッピングさせるためのルックアップテーブルを含み得る。ロジックはまた、期待周波数への補正がいつ要求されるかを決定するしきい値に関する情報を含むルックアップテーブルも含み得る。これらのしきい値は、特定の用途に対して更新可能であり得、このような更新は、クロック信号の挙動に関する経験的証拠に基づき得る。
【００３６】
たとえば、構成要素が劣化するにつれ、または作動条件が変化するにつれて、経験的証拠は、しきい値の更新が要求されることを示し得る。さまざまな構成要素の工学的公差は、しきい値の選択および更新に影響を及ぼし得る。適切な補正を決定するために使用されるアルゴリズムはまた、当該アルゴリズムで使用されるさまざまな因子を更新すること、または、アルゴリズム自体を変更することのいずれかにより、更新可能であり得る。この明細書に記載する任意のしきい値および他の比較の基礎は、更新可能であり得る。ロジックは、ＦＰＧＡ、ＡＳＩＣにおいて、または、関連するソフトウェアを備えたプログラム可能プロセッサを使用することにより、または、固定されたロジックおよびプログラム可能ロジックもしくはプロセッサの任意の組合せを用いることにより、当業者が理解するように実現され得る。
【００３７】
図３は、ロックループ回路２２０および関連する構成要素の実現例を示す。コンバータ２２５の量子化された出力２５０は、位相検出器３２５によって受取られ、その出力は、ループフィルタ３１０によりフィルタリングされる。このループフィルタの出力は、積分器３２０に入力され、積分器３２０の出力は、位相補間器３１５に入力される。位相補間器は、タイミング基準２５５内の基準クロックの８個の位相を受取る。位相補間器は、積分器３２０から受取った入力に基づき、他の機能ユニットにより検出および処理されたクロック信号の周波数および位相まで追従させたシステムクロック２４５を出力する。位相ロックループおよび遅延ロックループの設計に関するさまざまな基準が利用可能であり、当業者は、この明細書の教示内容を本来のＰＬＬおよびＤＬＬの設計に適用するか、または、既存のＰＬＬまたはＤＬＬの部品をこれらの教示内容に適合させることができる。たとえば、テキサス・インスツルメンツ（Texas Instruments）は、この明細書の教示内容に基づいて容易に適合され得る、部品番号第ＳＰ３４１６ＡＡＡ０ＤＧＧ号の読出チャネルを製造している。この部品は、ロジック２１５、および他の図示されていない支援回路を除く、図２のすべての要素を含む。他の実現例は、同一パッケージ内において、または一体的に、ロジック２１５を他の構成要素と統合させ得る。これらの構成要素の他の物理的な分割が、当業者によって実現可能である。
【００３８】
図４ａ〜図４ｃは、ロックループ回路２２０および関連する回路がどのように機能し得るかを、周波数軸４２０の例示により示す。この周波数軸４２０上では、期待周波数４０５、下限ロックイン周波数４１０、上限ロックイン周波数４１５が重畳されている。下限ロックイン周波数４１０および上限ロックイン周波数４１５は、期待周波数４０５の変化に伴って変化する。たとえば、下限ロックイン周波数は、期待周波数４０５よりも１％低いことが考えられ、上限ロックイン周波数は、期待周波数４０５よりも１％高いことが考えられる。下限ロックイン周波数４１０および上限ロックイン周波数４１５は、期待周波数４０５に対して非対称であってよい。
【００３９】
クロック信号の適切なロックのために、クロック信号の周波数は、下限ロックイン周波数４１０および上限ロックイン周波数４１５以内に入るべきである。図４ｂは、システムクロック２４５の推定周波数４２５が期待周波数４０５よりも高く、しかしながら周波数４２５が上限ロックイン周波数４１５よりも低く、ロックループ回路２２０がクロック信号上にロックし得るはずであり、かつ、クロック信号を追従し得るはずであることを示す。この例は、図４ｂの周波数４２５が、データのブロック終了する前における、システムクロック２４５の最新の周波数推定値であるものと想定する。したがって、図４ｃは、期待周波数４０５が、期待周波数４０５とシステムクロック２４５の推定周波数４２５との間の比較値を小さくするように更新されたことを示す。
【００４０】
図４ａ〜図４ｃに示される概念上の処理を、図５の方法においてさらに例示する。図５では、タイミング基準２５５がロックループ回路２２０に提供される。ステップ５１０において、ロックループ回路２２０は、クロック信号を追従し、データは５１５においてデータ検出器２３０によって回復される。クロック信号が追従されかつデータが回復されている間に、ロジック２１５は、５２０において、ロックループ回路２２０がクロック信号を追従する際にロックループ回路２２０から出力されるシステムクロック２４５の周波数を推定する。データの所定のブロック中に、ステップ５１０〜５２０が繰返され得る。ロジック２１５は、ブロックの終端の後にタイミング基準２５５を伝播するために、期待周波数の調節５２５を提供する。この処理は、５０５におけるタイミング基準の提供とともに繰返され、タイミング基準は、期待周波数への調節を反映する。上で論じたように、これらの調節は通常、ブロックの終端の後に、かつ、後続のブロックの開始部の前に行なわれる。
【００４１】
複数の信号の各々からクロックを回復するシステムは、各信号に対するステップの適切な複製により、実質的に同様の形態でこれらの方法ステップを実現し得る。特に調節５２５に関し、追加のステップが含まれてよい。調節５２５のステップは、各クロックに対する推定周波数の１つ以上が、そのそれぞれの期待周波数から過剰に異なっているか否かを判断することを含み得、各クロックの期待周波数に対する適切な調節は、上述のように、他の推定周波数、または、他の信号から導出され得る任意の情報に基づいて決定され得る。
【００４２】
当業者には、提示される例示的な局面から、他の変更および変形も明らかであろう。加えて、特定の例について論じ、かつ、これらの例が、関連技術における或る特定の欠点にどのように対処するものと考えられるかを論じた。しかしながら、この議論は、それらの欠点に実際に対処するか、またはそれらの欠点を解決する方法および／またはシステムに、これらのさまざまな例を限定することを意味しない。
【図面の簡単な説明】
【００４３】
【図１】この明細書に記載される例示的な回路および方法が使用され得るドライブを示す図である。
【図２】図１のドライブで生成された信号からクロック信号およびデータを回復するための例示的な回路を示す図である。
【図３】図２の回路のロックループ回路の部分を示す図である。
【図４】ａからｃは、クロック信号の期待周波数からのクロック信号の周波数の差に対するタイミング基準の補正を示す図である。
【図５】クロック信号の推定周波数とクロック信号の期待周波数との間の検出された差を減じるためにクロック信号の期待周波数を調節するための方法を示す図である。
【符号の説明】
【００４４】
２００  クロック／データ信号からクロック信号を回復するための回路、２０１  入力
、２０５  グローバルクロック入力、２１０  プログラム可能合成器、２１５  ロジック、２２０  ロックループ回路、２２５  コンバータ、２３０  データ検出器、２３５  出力、２４５  システムクロック、２５０  出力、２５５  タイミング基準。
【図１】
2007006491.tif 000003
【図２】
2007006491.tif 000004
【図３】
2007006491.tif 000005
【図４】
2007006491.tif 000006
【図５】
2007006491.tif 000007