(57)【要約】【課題】高調波歪やＦＥＴの挿入損失を抑制しつつ、入力電力を無理なく増加させることが可能な高性能の高周波スイッチ回路を提供する。【解決手段】入出力端子と接地端子との間、あるいは、入出力端子間に、多段接続されたＦＥＴによって構成された基本スイッチ部（スイッチ回路）を設けると共に、１つの基本スイッチ部に含まれる複数のＦＥＴのうち、基本スイッチ部がオフ状態であるときに信号電力が印加される入出力端子側のＦＥＴのゲート幅を、その入出力端子から、より遠い位置にある残余のＦＥＴのゲート幅よりも大きく設定する。【選択図】図１
2007259112.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を入出力する複数の入出力端子と、
それらの入出力端子の一つと接地端子との間、あるいは、２つの前記入出力端子間に設けられた基本スイッチ部と、
この基本スイッチ部のオン／オフを制御するための制御電圧が入力される制御端子と、  を有し、
前記基本スイッチ部は、多段接続の電界効果トランジスタを含んで構成された、複数のゲート電極を備える構造をもつスイッチ回路により構成されると共に、そのスイッチ回路においては、前記複数の入出力端子のうちの一つの入出力端子に近いゲート電極を構成要素とする電界効果トランジスタのゲート幅を、その入出力端子から、より遠い位置にあるいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きくしたことを特徴とする高周波スイッチ回路。
【請求項２】
請求項１記載の高周波スイッチ回路であって、
前記入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、
直列接続された複数の電界効果トランジスタと、
一方の端子がいずれかの前記電界効果トランジスタのゲート電極に接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第１のスイッチ回路により構成され、
この第１のスイッチ回路を構成する前記複数の電界効果トランジスタのうち、前記入出力端子に最も近い電界効果トランジスタのゲート幅が、その入出力端子から、より遠い位置にある残余のいずれかの電界効果トランジスタのゲート幅よりも大きいことを特徴とする高周波スイッチ回路。
【請求項３】
請求項２記載の高周波スイッチ回路であって、
前記第１のスイッチ回路は、直列接続されたｎ個（ｎは２以上の整数）の前記電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（１）が成立することを特徴とする高周波スイッチ回路。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（１）
【請求項４】
請求項１記載の高周波スイッチ回路であって、
前記入出力端子間に設けられた基本スイッチ部は、
直列接続された複数の電界効果トランジスタと、
一方の端子がいずれかの前記電界効果トランジスタのゲート電極に接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第２のスイッチ回路により構成され、
この第２のスイッチ回路は、その第２のスイッチ回路がオフ状態のときに信号電力が印加される側の入出力端子をオフ時活性端子とするとき、その第２のスイッチ回路を構成する前記複数の電界効果トランジスタのうち、前記オフ時活性端子に最も近い電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余のいずれかの電界効果トランジスタのゲート幅よりも大きいことを特徴とする高周波スイッチ回路。
【請求項５】
請求項４記載の高周波スイッチ回路であって、
前記第２のスイッチ回路は、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（２）が成立することを特徴とする高周波スイッチ回路。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（２）
【請求項６】
請求項１記載の高周波スイッチ回路であって、
前記入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、
ソース電極とドレイン電極の間に複数のゲート電極を配設した構造をもつマルチゲート電界効果トランジスタと、
一方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲートに接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第３のスイッチ回路により構成され、
この第３のスイッチ回路を構成する前記マルチゲート電界効果トランジスタのうち、前記入出力端子に最も近いゲート電極を構成要素とする電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余のいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きいことを特徴とする高周波スイッチ回路。
【請求項７】
請求項６記載の高周波スイッチ回路であって、
前記第３のスイッチ回路は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（３）が成立することを特徴とする高周波スイッチ回路。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（３）
【請求項８】
請求項１記載の高周波スイッチ回路であって、
前記入出力端子間に設けられた前記基本スイッチ部は、
ソース電極とドレイン電極の間に複数のゲート電極を配設した構造をもつマルチゲート電界効果トランジスタと、
一方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲートに接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第４のスイッチ回路により構成され、
前記入出力端子のうち、前記第４のスイッチ回路がオフ状態のときに信号電力が印加される側の入出力端子をオフ時活性端子としたとき、前記マルチゲート電界効果トランジスタのゲート電極のうち、最も前記オフ時活性端子に近いゲート電極を構成要素とする電界効果トランジスタのゲート幅が、前記オフ時活性端子から、より遠い位置にある残余のいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きいことを特徴とする高周波スイッチ回路。
【請求項９】
請求項８記載の高周波スイッチ回路であって、
前記第４のスイッチ回路は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、
前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（４）が成立することを特徴とする高周波スイッチ回路。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（４）
【請求項１０】
請求項２〜請求項９のいずれかに記載された前記第１、第２、第３、第４のスイッチ回路を任意に組み合わせて、複数の入出力端子間で任意に高周波信号の流れを切り替えるように構成された高周波スイッチ回路。
【請求項１１】
第１〜第３の入出力端子（１２１，１２２，１２３）と、
第１および第２の接地端子（１４１，１４２）と、
第１および第２の制御端子（１３１，１３２）と、
前記第１の入出力端子（１２１）と前記第３の入出力端子（１２３）との間に接続された第１のトランスファースイッチ（１０１〜１０４）と、
前記第２の入出力端子（１２２）と前記第３の入出力端子（１２３）との間に接続された第２のトランスファースイッチ（１０５〜１０８）と、
前記第１の入出力端子（１２１）と前記第１の接地端子（１４１）との間に接続された第１のシャントスイッチ（１１１〜１１４）と、
前記第２の入出力端子（１２２）と前記第２の接地端子（１４２）との間に接続された第２のシャントスイッチ（１１５〜１１８）と、を有し、
かつ、前記第１のトランスファースイッチ（１０１〜１０４）および前記第２のシャントスイッチ（１１５〜１１８）を、前記第１の制御端子（１３１）から入力される第１の制御信号によって同時にオン／オフさせ、また、前記第２のトランスファースイッチ（１０５〜１０８）および前記第１のシャントスイッチ（１１１〜１１４）を、前記第２の制御端子（１３２）から入力される第２の制御信号によって同時にオン／オフさせ、これによって、前記第１および第３の入出力端子（１２１，１２３）間の高周波信号経路、あるいは、前記第２および第３の入出力端子（１２２，１２３）間の高周波信号経路を相補的に形成して、高周波信号の流れを制御する単極双投スイッチ（ＳＰＤＴ：Single Pole Double Throw）回路であって、
前記第１および第２のトランスファースイッチとして、請求項２または請求項３記載の前記第１のスイッチ回路、あるいは、請求項６または請求項７記載の前記第３のスイッチ回路を使用し、
また、前記第１および第２のシャントスイッチとして、請求項４または請求項５記載の前記第２のスイッチ回路、あるいは、請求項８または請求項９記載の前記第４のスイッチ回路を使用することを特徴とする単極双投スイッチ。
【請求項１２】
高周波信号を入出力する複数の入出力端子と、前記入出力端子の間の電気的な接続をオン／オフする、多段接続の電界効果トランジスタにより構成されるスイッチ回路と、を含んで構成される高周波スイッチ回路が半導体基板に集積されてなる半導体装置であって、
前記スイッチ回路は、複数の個別の電界効果トランジスタを多段接続してなる構成、あるいは、前記半導体基板上に互いに間隔を置いて設けられたソース電極とドレイン電極との間に複数のゲート電極が配設されたマルチゲート電界効果トランジスタを含む構成のいずれかを有し、
かつ、前記スイッチ回路がオフ状態のときに信号電力が印加される入出力端子をオフ時活性端子としたとき、前記スイッチ回路においては、前記多段接続された複数の電界効果トランジスタのうち、前記オフ時活性端子に最も近い電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余の電界効果トランジスタのいずれかのゲート幅よりも大きく設定され、これによって、前記多段接続の電界効果トランジスタの各々のサイズの均一性が意図的に崩されていることを特徴とする半導体装置。
【請求項１３】
高周波スイッチ回路を構成するトランスファースイッチを、多段接続の電界効果トランジスタを用いて構成する高周波スイッチ回路の設計方法であって、
前記多段接続の電界効果トランジスタのゲート・ソース間容量を不均一化し、前記トランスファースイッチがオフ状態のときに信号電力が印加される入出力端子に近い位置にある電界効果トランジスタのゲート・ソース間容量を、より遠い位置にある、いずれかの電界効果トランジスタのゲート・ソース間容量よりも大きく設定することを特徴とする高周波スイッチ回路の設計方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波スイッチ回路に関するものであり、高入力電力特性を持つスイッチ回路を実現するものである。
【背景技術】
【０００２】
近年、移動体通信機器の高性能化に伴い、端末機に用いられる高周波半導体装置の小型化および高性能化が強く求められている。また、特に、アンテナ切り替えを行う高周波スイッチ回路には、低挿入損失化、低歪化および高入力電力化を同時に達成することが要求されている。そこで、多段接続された電界効果トランジスタ（Field Effect Transistor ：以下、ＦＥＴという）を用いて、高周波スイッチ回路を構成する方法が提案されている。
【０００３】
図８は、特許文献１に記載された、従来の高周波スイッチ回路を示す図である。図８に示す高周波スイッチ回路は、入出力端子１０，２０，３０（各々、アンテナ、受信機、送信機が接続される）と、受信用シャントＦＥＴ１、受信用トランスファーＦＥＴ２、送信用トランスファーＦＥＴ３、送信用シャントＦＥＴ４ならびに第１および第２の制御端子ＶＣ１、ＶＣ２を備えている。
【０００４】
まず、信号受信時には、第１の制御端子ＶＣ１にはＨｉｇｈの電圧が、第２の制御端子ＶＣ２にはＬｏｗの電圧が印加される。これにより、ＦＥＴ２、４はオン状態、ＦＥＴ１，３はオフ状態になるので、受信機とアンテナが短絡状態となる。したがって、アンテナから入力された受信信号は、受信機から出力される。
【０００５】
また、信号送信時には、第１の制御端子ＶＣ１にはＬｏｗの電圧が、第２の制御端子ＶＣ２にはＨｉｇｈの電圧が印加される。これにより、ＦＥＴ２、４はオフ状態、ＦＥＴ１、３はオン状態になるので、送信機とアンテナが短絡状態となる。したがって、送信機から入力された送信信号は、アンテナから出力される。
【０００６】
また、近年、より小型で低損失の高周波スイッチを得るために、ソース電極とドレイン電極との間に複数のゲート電極を配設したマルチゲート電界効果トランジスタが使用されている（例えば、特許文献２参照）。マルチゲート電界効果トランジスタは、全体として３端子の一つのＦＥＴであるが、実質的（等価回路的）には、複数の電界効果トランジスタを多段接続した構造を有している。
【０００７】
高周波スイッチの構成要素として多段接続されたＦＥＴを使用した場合、信号送信時にアンテナから入力された信号電圧はそれぞれのＦＥＴで分圧される。したがって、大信号が入力されたときでも、ＦＥＴはオフ状態を維持しやすく、その結果、ＦＥＴ１段の場合に比べて優れた歪特性や高い入力飽和電圧を得ることができる。多段接続のＦＥＴとしては、従来、しきい値、ゲート長、ゲート幅などの諸条件が同一のものが使用されている。
【特許文献１】特開平８−７０２４５号公報
【特許文献２】特開２００５−３４０７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
高周波スイッチ回路では、ＦＥＴの段数を増やすと歪特性が良化し、入力電力も増加させることができるが、逆に、挿入損失の悪化、チップ面積が増加するという問題が生じる。すなわち、両者はトレードオフの関係にあり、大電力の入力を可能とすることと、ＦＥＴの段数の増大を抑えて高調波歪や挿入損失の劣化を抑止すること、の両立は困難である。
【０００９】
本発明はこのような考察に基づいてなされたものであり、高調波歪、挿入損失を劣化させることなく、入力電力を増大させることを可能とすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、高周波信号を入出力する複数の入出力端子と、それらの入出力端子の一つと接地端子との間、あるいは、２つの前記入出力端子間に設けられた基本スイッチ部と、この基本スイッチ部のオン／オフを制御するための制御電圧が入力される制御端子と、を有し、前記基本スイッチ部は、多段接続の電界効果トランジスタを含んで構成された、複数のゲート電極を備える構造をもつスイッチ回路により構成されると共に、そのスイッチ回路においては、前記複数の入出力端子のうちの一つの入出力端子に近いゲート電極を構成要素とする電界効果トランジスタのゲート幅を、その入出力端子から、より遠い位置にあるいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きくしたことを特徴とするものである。
【００１１】
基本スイッチ部を構成するスイッチ回路がオフしているときに入出力端子に信号電力が印加される場合、その信号電力は、そのオフしているスイッチ回路を構成する多段接続のＦＥＴの浮遊容量（ソース・ドレイン間の容量、ソース・ゲート間の容量、ドレイン・ゲート間の容量）によって分圧されることから、各ＦＥＴのゲート・ソース間にかかる電圧が、入出力端子側に向かって徐々に大きくなる現象が生じる。そこで、多段接続のＦＥＴのサイズを意図的に不均一化し、現実のゲート・ソース間電圧に見合ったゲート幅を設定する、というトランジスタサイズの設計を実施することによって、最も少ない段数のＦＥＴにより所望の入力電力に耐え得る、効率的なスイッチ回路を実現することができる。ＦＥＴの段数を最小限に抑えることができるため、高調波歪、挿入損失を従来レベルに保ちつつ、入力電力を増大させることが可能となる。多段接続のＦＥＴは、個別のＦＥＴを複数個用意して直列に接続して実現でき、あるいは、マルチゲートＦＥＴを利用して実現することもできる。また、多段接続のＦＥＴで構成されるスイッチ回路は、入出力端子間に接続されてトランスファースイッチ（一方の端子から入力される高周波信号を他の端子に流すための信号路を構成するスイッチ）として利用してもよく、あるいは、入出力端子と接地端子間に接続されてシャントスイッチ（オフ状態のスイッチ回路に漏れ込む信号電力を接地電位に逃がすためのスイッチ）としても利用することができる。
【００１２】
また、本発明の高周波スイッチ回路の一態様は、前記入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、直列接続された複数の電界効果トランジスタと、一方の端子がいずれかの前記電界効果トランジスタのゲート電極に接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第１のスイッチ回路により構成され、この第１のスイッチ回路を構成する前記複数の電界効果トランジスタのうち、前記入出力端子に最も近い電界効果トランジスタのゲート幅が、その入出力端子から、より遠い位置にある残余のいずれかの電界効果トランジスタのゲート幅よりも大きいことを特徴とする。
【００１３】
「シャントスイッチ」として使用される、「個別のＦＥＴを複数個、直列に接続して構成された第１のスイッチ回路」を構築し、かつ、入出力端子側のＦＥＴのゲート幅を、より遠い位置にあるＦＥＴのゲート幅よりも大きくし、これによって、最も少ない段数のＦＥＴで入力電力を分圧できるようにしたものである。
【００１４】
また、本発明の高周波スイッチ回路の他の態様では、前記第１のスイッチ回路は、直列接続されたｎ個（ｎは２以上の整数）の前記電界効果トランジスタによって構成され、前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（１）が成立する。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（１）
【００１５】
多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入するものである。
【００１６】
また、本発明の高周波スイッチ回路の他の態様では、前記入出力端子間に設けられた基本スイッチ部は、直列接続された複数の電界効果トランジスタと、一方の端子がいずれかの前記電界効果トランジスタのゲート電極に接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第２のスイッチ回路により構成され、この第２のスイッチ回路は、その第２のスイッチ回路がオフ状態のときに信号電力が印加される側の入出力端子をオフ時活性端子とするとき、その第２のスイッチ回路を構成する前記複数の電界効果トランジスタのうち、前記オフ時活性端子に最も近い電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余のいずれかの電界効果トランジスタのゲート幅よりも大きいことを特徴とする。
【００１７】
「トランスファースイッチ」として使用される、「個別のＦＥＴを複数個、直列に接続して構成された第２のスイッチ回路」を構築し、かつ、複数の入出力端子のうち、スイッチ回路がオフ状態のときに信号電力が印加される端子を「オフ時活性端子」と定義して、そのオフ時活性端子側のＦＥＴのゲート幅を、より遠い位置にあるＦＥＴのゲート幅よりも大きくし、これによって、最も少ない段数のＦＥＴで入力電力を分圧できるようにしたものである。
【００１８】
また、本発明の高周波スイッチ回路であって、前記第２のスイッチ回路は、直列接続されたｎ個（ｎは２以上の整数）の電界効果トランジスタによって構成され、前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（２）が成立する。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（２）
【００１９】
多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入するものである。
【００２０】
また、本発明の高周波スイッチ回路の他の態様では、前記入出力端子の一つと接地端子との間に設けられた前記基本スイッチ部は、ソース電極とドレイン電極の間に複数のゲート電極を配設した構造をもつマルチゲート電界効果トランジスタと、一方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲートに接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第３のスイッチ回路により構成され、この第３のスイッチ回路を構成する前記マルチゲート電界効果トランジスタのうち、前記入出力端子に最も近いゲート電極を構成要素とする電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余のいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きい。
【００２１】
「シャントスイッチ」として使用される、「マルチゲートＦＥＴにより構成された第３のスイッチ回路」を構築し、かつ、入出力端子側のＦＥＴのゲート幅を、より遠い位置にあるＦＥＴのゲート幅よりも大きくし、これによって、最も少ない段数のＦＥＴで入力電力を分圧できるようにしたものである。
【００２２】
また、本発明の高周波スイッチ回路の他の態様では、前記第３のスイッチ回路は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、前記入出力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（３）が成立する。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（３）
【００２３】
多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入するものである。
【００２４】
また、本発明の高周波スイッチ回路の他の態様では、前記入出力端子間に設けられた前記基本スイッチ部は、ソース電極とドレイン電極の間に複数のゲート電極を配設した構造をもつマルチゲート電界効果トランジスタと、一方の端子が前記マルチゲート電界効果トランジスタのいずれかのゲートに接続され、他方の端子が前記制御端子に接続される複数の抵抗素子と、を備える第４のスイッチ回路により構成され、前記入出力端子のうち、前記第４のスイッチ回路がオフ状態のときに信号電力が印加される側の入出力端子をオフ時活性端子としたとき、前記マルチゲート電界効果トランジスタのゲート電極のうち、最も前記オフ時活性端子に近いゲート電極を構成要素とする電界効果トランジスタのゲート幅が、前記オフ時活性端子から、より遠い位置にある残余のいずれかのゲート電極を構成要素とする電界効果トランジスタのゲート幅よりも大きいことを特徴とする。
【００２５】
「トランスファースイッチ」として使用される、「マルチゲートＦＥＴを用いて構成される第４のスイッチ回路」を構築し、かつ、複数の入出力端子のうち、スイッチ回路がオフ状態のときに信号電力が印加される端子を「オフ時活性端子」と定義して、そのオフ時活性端子側のＦＥＴのゲート幅を、より遠い位置にあるＦＥＴのゲート幅よりも大きくし、これによって、最も少ない段数のＦＥＴによって、入力電力を分圧できるようにしたものである。
【００２６】
本発明の高周波スイッチ回路の他の態様では、前記第４のスイッチ回路は、ｎ個（ｎは２以上の整数）のゲート電極を有するマルチゲート電界効果トランジスタによって構成され、前記オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）の電界効果トランジスタのゲート幅をWg（ｉ）としたとき、次式（４）が成立する。
Wg（１）＞Wg（２）≧…≧Wg（ｎ−１）≧Wg（ｎ）…（４）
【００２７】
多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入するものである。
【００２８】
また、本発明の高周波スイッチ回路は、前記第１、第２、第３、第４のスイッチ回路を任意に組み合わせて、複数の入出力端子間で任意に高周波信号の流れを切り替えるように構成される。
【００２９】
本発明の基本スイッチ部を構成するスイッチ回路（トランスファースイッチやシャントスイッチ）を組み合わせることによって、複数の入出力端子間で任意に高周波信号の流れを切り替えることができる高周波スイッチを、効率的かつ自在に構築することができる。
【００３０】
また、本発明の単極双投スイッチは、第１〜第３の入出力端子と、第１および第２の接地端子と、第１および第２の制御端子と、前記第１の入出力端子と前記第３の入出力端子との間に接続された第１のトランスファースイッチと、前記第２の入出力端子と前記第３の入出力端子との間に接続された第２のトランスファースイッチと、前記第１の入出力端子と前記第１の接地端子との間に接続された第１のシャントスイッチと、前記第２の入出力端子と前記第２の接地端子との間に接続された第２のシャントスイッチと、を有し、かつ、前記第１のトランスファースイッチおよび前記第２のシャントスイッチを、前記第１の制御端子から入力される第１の制御信号によって同時にオン／オフさせ、また、前記第２のトランスファースイッチおよび前記第１のシャントスイッチを、前記第２の制御端子から入力される第２の制御信号によって同時にオン／オフさせ、これによって、前記第１および第３の入出力端子間の高周波信号経路、あるいは、前記第２および第３の入出力端子間の高周波信号経路を相補的に形成して、高周波信号の流れを制御する単極双投スイッチ（ＳＰＤＴ：Single Pole Double Throw）回路であって、前記第１および第２のトランスファースイッチとして、前記第１のスイッチ回路、あるいは、前記第３のスイッチ回路を使用し、また、前記第１および第２のシャントスイッチとして、前記第２のスイッチ回路、あるいは、前記第４のスイッチ回路を使用することを特徴とする。
【００３１】
これによって、ＦＥＴの段数が最小限に抑えられ、挿入損失や高調波歪が従来程度に抑えられた、高性能の単極双投スイッチ回路（ＳＰＤＴ回路）を実現することができる。
【００３２】
また、本発明の半導体装置は、高周波信号を入出力する複数の入出力端子と、前記入出力端子の間の電気的な接続をオン／オフする、多段接続の電界効果トランジスタにより構成されるスイッチ回路と、を含んで構成される高周波スイッチ回路が半導体基板に集積されてなる半導体装置であって、前記スイッチ回路は、複数の個別の電界効果トランジスタを多段接続してなる構成、あるいは、前記半導体基板上に互いに間隔を置いて設けられたソース電極とドレイン電極との間に複数のゲート電極が配設されたマルチゲート電界効果トランジスタを含む構成のいずれかを有し、かつ、前記スイッチ回路がオフ状態のときに信号電力が印加される入出力端子をオフ時活性端子としたとき、前記スイッチ回路においては、前記多段接続された複数の電界効果トランジスタのうち、前記オフ時活性端子に最も近い電界効果トランジスタのゲート幅が、そのオフ時活性端子から、より遠い位置にある残余の電界効果トランジスタのいずれかのゲート幅よりも大きく設定され、これによって、前記多段接続の電界効果トランジスタの各々のサイズの均一性が意図的に崩されていることを特徴とする。
【００３３】
これにより、占有面積ならびに消費電力が最小限に抑えられた、効率的な高周波スイッチ回路を集積した半導体装置を得ることができる。
【００３４】
また、本発明の高周波スイッチの設計方法は、高周波スイッチ回路を構成するトランスファースイッチを、多段接続の電界効果トランジスタを用いて構成する高周波スイッチ回路の設計方法であって、前記多段接続の電界効果トランジスタのゲート・ソース間容量を不均一化し、前記トランスファースイッチがオフ状態のときに信号電力が印加される入出力端子に近い位置にある電界効果トランジスタのゲート・ソース間容量を、より遠い位置にある、いずれかの電界効果トランジスタのゲート・ソース間容量よりも大きく設定することを特徴とする。
【００３５】
多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入するものである。
【発明の効果】
【００３６】
本発明の高周波スイッチ回路およびこれを用いた半導体装置によれば、多段接続された電界効果トランジスタ（あるいは、マルチゲート電界効果トランジスタ）のゲート幅として、異なるゲート幅を使用することにより、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増やすことができる。
【００３７】
したがって、、高周波スイッチ回路において、高調波歪、挿入損失を劣化させることなく、入力電力を無理なく増大させることが可能となる。
【発明を実施するための最良の形態】
【００３８】
次に、本発明の実施形態について、図面を参照して説明する。
【００３９】
（第１の実施の形態）
図１〜図３を参照して、本発明の第１の実施の形態に係る高周波スイッチ回路、および、これを用いた半導体装置について説明する。
【００４０】
図１は、本発明の第１の実施の形態に係る高周波スイッチ回路の回路図である。本実施の形態では、高周波スイッチ回路を構成する電界効果トランジスタのうち、入出力端子側に接続された電界効果トランジスタのゲート幅を、残余のいずれの電界効果トランジスタのゲート幅よりも大きくしたことを特徴とする。
【００４１】
図１に示す高周波スイッチ回路１００は、多段接続されたＦＥＴによって構成される４つの基本スイッチ部を含み、単極双投スイッチＳＰＤＴ（Single Pole Double Throw）回路として機能する。高周波スイッチ回路は、ＦＥＴ１０１〜１０８、１１１〜１１８、第１〜第３の入出力端子１２１〜１２３、第１および第２の制御端子１３１、１３２、並びに、接地端子１４１、１４２を備えている。
【００４２】
抵抗素子Ｒ１〜Ｒ１８の各々は、一方の端子がいずれかのＦＥＴのゲート電極に接続され、他方の端子がいずれかの制御端子（１３１，１３２）に接続されている。なお、図２以降では、各抵抗に参照符号を付すことを省略している。
【００４３】
第１〜第３の入出力端子１２１〜１２３は、高周波信号を入出力するための端子である。例えば、第１の入出力端子１２１には受信機が接続され、第２の入出力端子１２２には送信機が接続され、第３の入出力端子１２３はアンテナに接続される。
【００４４】
図１において、多段接続されたＦＥＴ１０１〜１０４は、第１の基本スイッチ部（第１のスイッチ回路）を構成する。同様に、ＦＥＴ１０５〜１０８は第２の基本スイッチ部（第２のスイッチ回路）を構成し、ＦＥＴ１１１〜１１４は第３の基本スイッチ部（第３のスイッチ回路）を構成し、ＦＥＴ１１５〜１１８は第４の基本スイッチ部（第４のスイッチ回路）を構成する。
【００４５】
第１の基本スイッチ部は、第１の入出力端子１２１と第３の入出力端子１２３との間に設けられ、第２の基本スイッチ部は、第２の入出力端子１２２と第３の入出力端子１２３との間に設けられ、第３の基本スイッチ部は、第１の入出力端子１１１と接地端子１４１との間に設けられ、第４の基本スイッチ部は、第２の入出力端子１２２と接地端子１４２との間に設けられている。
【００４６】
入出力端子間に、信号の伝送経路に直列に挿入された第１および第２の基本スイッチ部は、高周波信号の流れを通過と遮断との間で切り替えるトランスファー回路（トランスファースイッチ回路）として機能する。一方、入出力端子と接地との間に、信号の伝送経路に並列に挿入された第３および第４の基本スイッチ部は、漏れ信号を接地へ逃がすシャント回路（シャントスイッチ回路）として機能する。このように、高周波スイッチ回路１００は、２個のトランスファー回路と２個のシャント回路とを組み合わせることにより構成されている。
【００４７】
以下、以上のように構成された高周波スイッチ回路１００の動作を説明する。
【００４８】
第１の入出力端子１２１から第３の入出力端子１２３に信号を伝送する場合には、第１の制御端子１３１にはＨｉｇｈ電圧（例えば、３Ｖ）が印加され、第２の制御端子１３２にはＬｏｗ電圧（例えば、０Ｖ）が印加される。これにより、ＦＥＴ１０１〜１０４、１１５〜１１８はオン状態、ＦＥＴ１０５〜１０８、１１１〜１１４はオフ状態になるので、第１の入出力端子１２１と第３の入出力端子１２３とは短絡状態となる。したがって、第１の入出力端子１２１から第３の入出力端子１２３に信号を伝送することができる。
【００４９】
これに対して、第２の入出力端子１２２から第３の入出力端子１２３に信号を伝送する場合には、第１の制御端子１３１にはＬｏｗ電圧が印加され、第２の制御端子１３２にはＨｉｇｈ電圧が印加される。これにより、ＦＥＴ１０１〜１０４、１１５〜１１８はオフ状態、ＦＥＴ１０５〜１０８、１１１〜１１４はオン状態になるので、第２の入出力端子１２２と第３の入出力端子１２３とは短絡状態となる。したがって、第２の入出力端子１２２から第３の入出力端子１２３に信号を伝送することができる。
【００５０】
図２は、高周波スイッチ回路２００における、オフ状態のＦＥＴの容量成分を示す図である。
【００５１】
図２には、第１の入出力端子２２１から第３の入出力端子２２３に信号を伝送する場合における、オフ状態のトランスファーＦＥＴの容量成分が記載されている。第１の入出力端子２２１から第３の入出力端子２２３に信号を伝送する場合、ＦＥＴ２０１〜２０４、２１５〜２１８はオン状態、ＦＥＴ２０５〜２０８、２１１〜２１４はオフ状態に制御される。このとき、第１の入出力端子２２１から入力された信号電圧は、オフ状態のＦＥＴの浮遊容量（Ｃ１１〜Ｃ１４，Ｃ２１〜Ｃ２８）によって分圧される。このため、図２に示すＢ点、Ｃ点、Ｄ点の電圧は、それぞれ、Ａ点の電圧の約３／４倍、２／４倍、１／４倍になる。このように信号経路から離れるに従って端子電圧が低下するが、電圧の低下に比例して信号経路に影響を及ぼす度合いは小さくなるため、ＦＥＴのゲート幅も小さくすることができる。
【００５２】
そこで、トランスファー回路を構成するＦＥＴのゲート幅には、トランスファー回路がオフ状態であるときにオフ時活性端子（スイッチ回路がオフ状態のときに信号電力が印加される入出力端子）に近いほど、大きなゲート幅を有するものが使用される。具体的には、第１の基本スイッチ部がオフ状態（すなわち、ＦＥＴ２０１〜２０４がオフ状態）のときには、第３の入出力端子２２３側に信号電力が印加されることを考慮して、ＦＥＴ２０４〜２０１のゲート幅には、順に４０００μｍ、３７００μｍ、３４００μｍ、３２５０μｍのゲート幅を有するＦＥＴが使用される。また、第２の基本スイッチ部がオフ状態（すなわち、ＦＥＴ２０５〜２０８がオフ状態）のときには、第３の入出力端子２２３側に信号電力が印加されることを考慮して、ＦＥＴ２０５〜２０８のゲート幅には、順に４０００ｕｍ、３７００ｕｍ、３４００ｕｍ、３２５０ｕｍのゲート幅を有するＦＥＴが使用される。
【００５３】
図３（ａ）は、図２の高周波スイッチ回路（参照符号２００）の挿入損失の入力電力依存性を示す図であり、図３（ｂ）は、高周波スイッチ回路（参照符号２００）の高調波歪の入力電力依存性を示す図である。
【００５４】
なお、図２の高周波スイッチ回路２００では、第１の入出力端子２２１から第３の入出力端子２２３への経路が有効である場合の特性と、第２の入出力端子２２２から第３の入出力端子２２３への経路が有効である場合の特性とは同じである。したがって、図３（ａ）および（ｂ）に示す結果を、これらいずれの場合の特性とみなしてもよい。
【００５５】
図３（ａ）において、縦軸は挿入損失を、横軸は入力電力を表す。図３（ａ）から分かるように、高周波スイッチ回路２００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路１００において挿入損失が劣化する入力レベルは、従来の高周波スイッチ回路より約０．５ｄＢｍ大きくなっている。
【００５６】
図３（ｂ）において、縦軸は高調波歪を、横軸は入力電力を表す。図３（ｂ）から分かるように、高周波スイッチ回路２００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路１００における２次高調波歪の劣化点は、従来の高周波スイッチ回路より約１．０ｄＢｍ大きくなっている。
【００５７】
以上の説明では、高周波スイッチ回路２００に含まれるＦＥＴのゲート幅の値は一例を示したが、上記の値に限定されるものではない。
【００５８】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、Ｗｇ（１）がＷｇ（２）〜Ｗｇ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（１１）が成立することとしてもよく、さらに好ましくは、次式（１２）が成立することとしてもよい。
【００５９】
Ｗｇ（１）＞Ｗｇ（２）≧…≧Ｗｇ（ｎ−１）≧Ｗｇ（ｎ）…（１１）
【００６０】
Ｗｇ（１）＞Ｗｇ（２）＞…＞Ｗｇ（ｎ−１）＞Ｗｇ（ｎ）…（１２）
【００６１】
以上に示すように、多段接続されたＦＥＴのゲート幅を異なる値を有するＦＥＴを使用することにより、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増加させることができる。
【００６２】
また、上記多段接続されたＦＥＴをマルチゲートＦＥＴ、またはシングルゲートＦＥＴとマルチゲートＦＥＴの混在した高周波スイッチ回路としても同様の結果が得られる。
【００６３】
実際には、例えば化合物半導体基板（ＧａＡｓ基板等）上に形成された、エンハンスメント型のＭＥＳＦＥＴのデバイスにおいては、ミアンダ状またはマルチフィンガーのゲート電極を有するＭＥＳＦＥＴが素子分離されて半導体基板上に複数個形成されており、それぞれのゲート電極のゲート幅は、現実のゲート・ソース間電圧に見合うように設定されている。
【００６４】
このように、多段接続のＦＥＴのゲート幅を一律に規定するのではなく、現実のゲート・ソース間電圧に見合ったゲート幅を、適宜設定するという柔軟なトランジスタサイズの設計思想を導入することによって、高性能な高周波スイッチ回路を、無理なく実現することができる。
【００６５】
（第２の実施の形態）
図４、図５を参照して、本発明の第２の実施の形態に係る高周波スイッチ回路、および、これを用いた半導体装置について説明する。
【００６６】
図４は、本発明の第２の実施の形態に係る高周波スイッチ回路の回路図であり、高周波スイッチ回路４００における、オフ状態のＦＥＴの容量成分を示す図である。図４には、第１の入出力端子４２１から第３の入出力端子４２３に信号を伝送する場合における、オフ状態のシャントＦＥＴの容量成分が記載されている。
【００６７】
第１の入出力端子４２１から第３の入出力端子４２３に信号を伝送する場合、ＦＥＴ４０１〜４０４、４１５〜４１８はオン状態、ＦＥＴ４０５〜４０８、４１１〜４１４はオフ状態に制御される。
【００６８】
このとき、第１の入出力端子４２１から入力された信号電圧は、オフ状態のＦＥＴの浮遊容量（Ｃ３１〜Ｃ３４，Ｃ４１〜Ｃ４８）によって分圧される。このため、図４に示すＦ点、Ｇ点、Ｈ点の電圧は、それぞれ、Ｅ点の電圧の３／４倍、２／４倍、１／４倍になる。このように信号経路から離れるに従って端子電圧が低下するが、電圧の低下に比例して信号経路に影響を及ぼす度合いは小さくなるため、ＦＥＴのゲート幅も小さくすることができる。
【００６９】
そこで、シャント回路を構成するＦＥＴのゲート幅には、シャント回路がオフ状態であるときにオフ時活性端子に近いほど、大きなゲート幅を有するものが使用される。具体的には、第１の基本スイッチ部がオフ状態（すなわち、ＦＥＴ４０１〜４０４がオフ状態）のときには、第３の入出力端子４２３側に信号電力が印加されることを考慮して、ＦＥＴ４０４〜４０１のゲート幅には、順に４００μｍ、３００μｍ、２４０μｍ、２００μｍのゲート幅を有するＦＥＴが使用される。また、第２の基本スイッチ部がオフ状態（すなわち、ＦＥＴ４０５〜４０８がオフ状態）のときには、第３の入出力端子４２３側に信号電力が印加されることを考慮して、ＦＥＴ４０５〜４０８のゲート幅には、順に４００μｍ、３００μｍ、２４０μｍ、２００μｍのゲート幅を有するＦＥＴが使用される。
【００７０】
図５（ａ）は、図４の高周波スイッチ回路（参照符号４００）の挿入損失の入力電力依存性を示す図であり、図５（ｂ）は、図４の高周波スイッチ回路（参照符号４００）の高調波歪の入力電力依存性を示す図である。
【００７１】
なお、高周波スイッチ回路４００では、第１の入出力端子４２１から第３の入出力端子４２３への経路が有効である場合の特性と、第２の入出力端子４２２から第３の入出力端子４２３への経路が有効である場合の特性とは同じである。したがって、図５（ａ）および（ｂ）に示す結果を、これらいずれの場合の特性とみなしてもよい。
【００７２】
図５（ａ）において、縦軸は挿入損失を、横軸は入力電力を表す。図５（ａ）から分かるように、高周波スイッチ回路４００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路４００における２次高調波歪の劣化点は、従来の高周波スイッチ回路より約０．２ｄＢｍ大きくなっている。
【００７３】
図５（ｂ）において、縦軸は高調波歪を、横軸は入力電力を表す。図５（ｂ）から分かるように、高周波スイッチ回路４００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路４００における２次高調波歪の劣化点は、従来の高周波スイッチ回路より約０．５ｄＢｍ大きくなっている。
【００７４】
以上の説明では、高周波スイッチ回路４００に含まれるＦＥＴのゲート幅の値は一例を示したが、上記の値に限定されるものではない。
【００７５】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、Ｗｇ（１）がＷｇ（２）〜Ｗｇ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（２１）が成立することとしてもよく、さらに好ましくは、次式（２２）が成立することとしてもよい。
【００７６】
Ｗｇ（１）＞Ｗｇ（２）≧…≧Ｗｇ（ｎ−１）≧Ｗｇ（ｎ）…（２１）
【００７７】
Ｗｇ（１）＞Ｗｇ（２）＞…＞Ｗｇ（ｎ−１）＞Ｗｇ（ｎ）…（２２）
【００７８】
以上に示すように、多段接続されたＦＥＴのゲート幅を異なる値を有するＦＥＴを使用することにより、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増加させることができる。
【００７９】
また、上記多段接続されたＦＥＴをマルチゲートＦＥＴ、またはシングルゲートＦＥＴとマルチゲートＦＥＴの混在した高周波スイッチ回路としても同様の結果が得られる。
【００８０】
（第３の実施の形態）
図６、図７を参照して、本発明の第３の実施の形態に係る高周波スイッチ回路、および、これを用いた半導体装置について説明する。本実施の形態に係る高周波スイッチ回路は、第１の実施の形態と第２の実施の形態に係る高周波スイッチ回路を混在させたものである。
【００８１】
図６は、高周波スイッチ回路６００における、オフ状態のＦＥＴの容量成分を示す図である。図６には、第１の入出力端子６２１から第３の入出力端子６２３に信号を伝送する場合における、オフ状態のＦＥＴの容量成分が記載されている。第１の入出力端子６２１から第３の入出力端子６２３に信号を伝送する場合、ＦＥＴ６０１〜２０４、６１５〜６１８はオン状態、ＦＥＴ６０５〜６０８、６１１〜６１４はオフ状態に制御される。このとき、第１の入出力端子６２１から入力された信号電圧は、オフ状態のＦＥＴの浮遊容量Ｃ１１〜Ｃ１４、Ｃ２１〜Ｃ２８、Ｃ３１〜Ｃ３４、Ｃ４１〜Ｃ４８によって分圧される。このため、図６に示すＢ点、Ｃ点、Ｄ点の電圧は、それぞれ、Ａ点の電圧の３／４倍、２／４倍、１／４倍になり、図６に示すＢ（Ｆ）点、Ｃ（Ｇ）点、Ｄ（Ｈ）点の電圧は、それぞれ、Ａ（Ｅ）点の電圧の３／４倍、２／４倍、１／４倍になる。
【００８２】
このように信号経路から離れるに従って端子電圧が低下するが、電圧の低下に比例して信号経路に影響を及ぼす度合いは小さくなるため、ＦＥＴのゲート幅も小さくすることができる。
【００８３】
そこで、トランスファー回路を構成するＦＥＴのゲート幅には、トランスファー回路がオフ状態であるときにオフ時活性端子に近いほど、大きなゲート幅を有するものが使用される。具体的には、第１の基本スイッチ部がオフ状態（すなわち、ＦＥＴ６０１〜６０４がオフ状態）のときには、第３の入出力端子６２３側に信号電力が印加されることを考慮して、ＦＥＴ６０４〜６０１のゲート幅には、順に４０００μｍ、３７００μｍ、３４００μｍ、３２５０μｍのゲート幅を有するＦＥＴが使用される。また、第２の基本スイッチ部がオフ状態（すなわち、ＦＥＴ６０５〜６０８がオフ状態）のときには、第３の入出力端子６２３側に信号電力が印加されることを考慮して、ＦＥＴ６０５〜６０８のゲート幅には、順に４０００μｍ、３７００μｍ、３４００μｍ、３２５０μｍのゲート幅を有するＦＥＴが使用される。
【００８４】
また、シャント回路を構成するＦＥＴのゲート幅には、オフ状態であるときに入出力端子に近いほど、大きなゲート幅を有するものが使用される。具体的には、第３の基本スイッチ部がオフ状態（すなわち、ＦＥＴ６１１〜６１４がオフ状態）のときには、第１の入出力端子６２１側に信号電力が印加されることを考慮して、ＦＥＴ６１１〜６１４のゲート幅には、順に４００μｍ、３００μｍ、２４０μｍ、２００μｍのゲート幅を有するＦＥＴが使用される。また、第４の基本スイッチ部がオフ状態（すなわち、ＦＥＴ６１５〜６１８がオフ状態）のときには、第２の入出力端子６２２側に信号電力が印加されることを考慮して、ＦＥＴ６１５〜６１８のゲート幅には、順に４００μｍ、３００μｍ、２４０μｍ、２００μｍのゲート幅を有するＦＥＴが使用される。
【００８５】
図７（ａ）は、図６の高周波スイッチ回路（参照符号６００）の挿入損失の入力電力依存性を示す図であり、図７（ｂ）は、図６の高周波スイッチ回路（参照符号６００）の高調波歪の入力電力依存性を示す図である。なお、高周波スイッチ回路６００では、第１の入出力端子６２１から第３の入出力端子６２３への経路が有効である場合の特性と、第２の入出力端子６２２から第３の入出力端子６２３への経路が有効である場合の特性とは同じである。したがって、図７（ａ）および（ｂ）に示す結果を、これらいずれの場合の特性とみなしてもよい。
【００８６】
図７（ａ）において、縦軸は挿入損失を、横軸は入力電力を表す。図７（ａ）から分かるように、高周波スイッチ回路６００における低入力レベル時の挿入損失は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路６００における２次高調波歪の劣化点は、従来の高周波スイッチ回路より約０．５ｄＢｍ大きくなっている。
【００８７】
図７（ｂ）において、縦軸は高調波歪を、横軸は入力電力を表す。図７（ｂ）から分かるように、高周波スイッチ回路６００における低入力レベル時の２次高調波歪は、従来の高周波スイッチ回路と同等であり、高周波スイッチ回路６００における２次高調波歪の劣化点は、従来の高周波スイッチ回路より約２．０ｄＢｍ大きくなっている。
【００８８】
以上の説明では、高周波スイッチ回路６００に含まれるＦＥＴのゲート幅の値は一例を示したが、上記の値に限定されるものではない。
【００８９】
一般に、基本スイッチ部が直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたトランスファー回路である場合には、オフ時活性端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、Ｗｇ（１）がＷｇ（２）〜Ｗｇ（ｎ）のいずれかよりも大きければよい。より好ましくは、次式（３１）が成立することとしてもよく、さらに好ましくは、次式（３２）が成立することとしてもよい。
【００９０】
Ｗｇ（１）＞Ｗｇ（２）≧…≧Ｗｇ（ｎ−１）≧Ｗｇ（ｎ）…（３１）
【００９１】
Ｗｇ（１）＞Ｗｇ（２）＞…＞Ｗｇ（ｎ−１）＞Ｗｇ（ｎ）…（３２）
【００９２】
以上に示すように、多段接続されたＦＥＴのゲート幅を異なる値を有するＦＥＴを使用することにより、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増加させることができる。
【００９３】
また、上記多段接続されたＦＥＴをマルチゲートＦＥＴ、またはシングルゲートＦＥＴとマルチゲートＦＥＴの混在した高周波スイッチ回路としても同様の結果が得られる。
【００９４】
以上説明したように、本発明の高周波スイッチ回路およびこれを用いた半導体装置によれば、多段接続された電界効果トランジスタ（あるいは、マルチゲート電界効果トランジスタ）のゲート幅として、異なるゲート幅を使用することにより、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増やすことができる。
【００９５】
したがって、、高周波スイッチ回路において、高調波歪、挿入損失を劣化させることなく、入力電力を無理なく増大させることが可能となる。
【産業上の利用可能性】
【００９６】
本発明の高周波スイッチ回路は、従来の高周波スイッチ回路と同等の性能を保ちながら、入力電力を増加することができるという効果を奏するので、アンテナ切り替え回路など、各種の高周波スイッチ回路に利用することができる。
【図面の簡単な説明】
【００９７】
【図１】本発明に係る高周波スイッチ回路の回路図
【図２】本発明の第１の実施の形態に係る高周波スイッチ回路の回路図
【図３】図１に示す高周波スイッチ回路および従来の高周波スイッチ回路の特性図
【図４】本発明の第２の実施の形態に係る高周波スイッチ回路の回路図
【図５】図４に示す高周波スイッチ回路および従来の高周波スイッチ回路の特性図
【図６】本発明の第２の実施の形態に係る高周波スイッチ回路の回路図
【図７】図６に示す高周波スイッチ回路および従来の高周波スイッチ回路の特性図
【図８】従来の高周波スイッチ回路の回路図
【符号の説明】
【００９８】
１００、２００、４００、６００…高周波スイッチ回路
１０１〜１０８、１１１〜１１８、２０１〜２０８、２１１〜２１８、４０１〜４０８、４１１〜４１８、６０１〜６０８、６１１〜６１８…ＦＥＴ
１２１、２２１、４２１、６２１…第１の入出力端子
１２２、２２２、４２２、６２２…第２の入出力端子
１２３、２２３、４２３、６２３…第３の入出力端子
１３１、２３１、４３１、６３１…第１の制御端子
１３２、２３２、４３２、６３２…第２の制御端子
１４１、１４２、２４１、２４２、４４１、４４２、６４１、６４２…接地端子
【図１】
2007259112.tif 000003
【図２】
2007259112.tif 000004
【図３】
2007259112.tif 000005
【図４】
2007259112.tif 000006
【図５】
2007259112.tif 000007
【図６】
2007259112.tif 000008
【図７】
2007259112.tif 000009
【図８】
2007259112.tif 000010