(57)【要約】【課題】カラー画素とモノクロ画素とが配設された撮像素子を採用する場合に、カラー画素とモノクロ画素との大きな感度差に起因する撮影画像の画質低下を防止又は抑制する。【解決手段】複数のサンプリング回路を設け、各サンプリング回路により、撮像素子１０から出力された画素信号を、カラー画素の画素信号を含む画素信号と、カラー画素の画素信号を含まない画素信号とを異なるサンプリング回路でサンプリングする。すなわち、撮像素子１０における複数の画素を、１列おきに並ぶ複数の垂直画素列からなる２つのグループに分けた場合に、撮像素子１０から出力された画素信号のうち、一方のグループに属する画素で生成された画素信号（点線で囲まれた画素の画素信号）を第１サンプリング回路１１で、また、他方のグループに属する画素で生成された画素信号（前記点線で囲まれていない画素の画素信号）を第２サンプリング回路１２でそれぞれサンプリングする。【選択図】図４
2007166432.tif 000002
【特許請求の範囲】
【請求項１】
カラーフィルタが配設されたカラー画素と前記カラーフィルタが配設されていないモノクロ画素とを含む複数の画素がマトリックス状に配列されてなる撮像素子と、
前記撮像素子で生成された画素信号をサンプリングするサンプリング回路部と、
前記サンプリング回路部によりサンプリングされる画素信号が時系列的に連続する前記モノクロ画素の画素信号又はカラー画素の画素信号となるように、前記撮像素子及び／又は前記サンプリング回路部の動作を制御する制御手段と
を備えることを特徴とする撮像ユニット。
【請求項２】
前記サンプリング回路部は、第１、第２のサンプリング回路を備えてなり、
前記制御手段は、前記撮像素子に当該撮像素子で生成された略全ての画素信号を出力させ、前記第１のサンプリング回路に前記撮像素子から出力された画素信号の中から前記モノクロ画素で生成された画素信号のみをサンプリングさせ、前記第２のサンプリング回路に前記撮像素子から出力された画素信号の中から前記カラー画素で生成された画素信号のみをサンプリングさせることを特徴とする請求項１に記載の撮像ユニット。
【請求項３】
前記撮像素子と前記サンプリング回路部との間に、前記撮像素子で生成された画素信号を前記サンプリング回路部に出力するための信号経路が複数設けられており、
前記制御手段は、前記撮像素子に前記モノクロ画素とカラー画素とで異なる信号経路に画素信号を出力させることを特徴とする請求項１に記載の撮像ユニット。
【請求項４】
前記制御手段は、前記撮像素子に前記モノクロ画素とカラー画素とで時間的に分けて画素信号の出力を行わせることを特徴とする請求項１または３のいずれかに記載の撮像ユニット。
【請求項５】
前記画素信号を増幅する増幅手段を備え、
前記増幅手段は、前記モノクロ画素から出力される画素信号とカラー画素から出力される画素信号とを異なる増幅率で増幅することを特徴とする請求項１ないし４のいずれかに記載の撮像ユニット。
【請求項６】
前記撮像素子は、ＣＣＤ又はＣＭＯＳであることを特徴とする請求項１ないし５のいずれかに記載の撮像ユニット。
【請求項７】
被写体の光像を結像する撮影光学系と、
前記撮影光学系の結像面上に撮像面が配置された前記撮像素子を含む請求項１ないし６のいずれかに記載の撮像ユニットと、
前記撮像素子に露光動作の開始及び終了の指示を入力するための入力操作手段と、
前記撮像素子の露光動作により得られた画素信号から画像を生成する画像生成手段と、
前記画像生成部により生成された画像を表示する画像表示手段と
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素がマトリックス状に配列されてなる撮像素子の技術分野に属し、特に、カラーフィルタが配設されたカラー画素と、前記カラーフィルタが配設されていないモノクロ画素とを有する撮像素子を含む撮像ユニット及び該撮像ユニットを備えた撮像装置に関する。
【背景技術】
【０００２】
一般に、分光特性の異なる例えばＲ（赤），Ｇ（緑），Ｂ（青）のカラーフィルタが所定の比率で配設されてなるベイヤー配列の撮像素子は、各カラーフィルタが各画素の光電変換部に導かれる光を減衰させるため、カラーフィルタが配設されていない撮像素子に比して実効感度が低い。さらに、近年では、撮像素子の小型化・高画素化に伴って１つの画素の大きさが縮小化され、１画素あたりの受光光量がより少なくなることにより、撮像素子の実効感度が一層低下する傾向にある。
【０００３】
そのため、受光光量を確保すべくフラッシュを照射する必要が頻繁に生じ、その結果、消費電力の増大により撮影可能枚数が減少したり、所謂手ぶれ補正機能が搭載されている場合に、該手ぶれ補正を実行してもその補正効果が小さかったり、あるいは、各画素から得られる画素信号の増幅率を増大することによりＳ／Ｎ比が悪化（低下）したりするなど、様々な問題が生じている。
【０００４】
下記特許文献１には、縦横に配列されたフォトダイオードを備える撮像素子において、市松状に配列されたフォトダイオードに輝度フィルタ（フォトダイオードの表面に何のフィルタも配設しないことを含む）を設け、輝度フィルタが設けられていない残りの市松状に配列されたフォトダイオードにＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタを設ける技術が開示されている。
【特許文献１】特開２００３−３１８３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記特許文献１のような輝度フィルタを配設した撮像素子にあっては、前述したように各カラーフィルタが各画素のフォトダイオードに導かれる光を減衰させることから、カラーフィルタが配設された画素（以下、カラー画素という）と輝度フィルタが配設された画素（以下、モノクロ画素という）との感度差が大きく異なることとなり、これに起因して、次のような問題が生じる。
【０００６】
図３１（ａ）は、画素がマトリックス状に配置された撮像素子のうち、カラー画素とモノクロ画素とが水平方向に交互に配設された或る水平画素列を示す図であり、図３１（ｂ）は、該撮像素子の後段に設けられるアナログ回路が、この水平画素列に属するカラー画素とモノクロ画素とから交互に画素信号を読み出したときの信号波形を示す図である。なお、図３１（ａ）において、ハッチングが施されている画素Ｓ１，Ｓ３，Ｓ５，Ｓ７はカラー画素を示し、ハッチングが施されていない画素Ｓ２，Ｓ４，Ｓ６，Ｓ８はモノクロ画素を示す。
【０００７】
図３１の点線で示すように、カラー画素Ｓ１，Ｓ３，Ｓ５，Ｓ７とモノクロ画素Ｓ２，Ｓ４，Ｓ６，Ｓ８とから交互に画素信号を読み出したときの信号波形は矩形波状となるのが理想である。
【０００８】
しかしながら、現実的には、カラー画素Ｓ１，Ｓ３，Ｓ５，Ｓ７とモノクロ画素Ｓ２，Ｓ４，Ｓ６，Ｓ８との大きな感度差により、カラー画素Ｓ１，Ｓ３，Ｓ５，Ｓ７で生成される画素信号とモノクロ画素Ｓ２，Ｓ４，Ｓ６，Ｓ８で生成される画素信号との信号レベルが大きく異なる。
【０００９】
このように信号レベルが大きく異なる信号が前記アナログ回路に交互に入力されると、このアナログ回路の応答性に起因して、当該アナログ回路でサンプリングされる信号の信号レベルが、画素信号を読み出す対象の画素が切り替わっても当該画素で生成された画素信号に相当する信号レベルまで瞬間的に立ち上がらず、前記切り替わりタイミングから所定時間を介して立ち上がる応答遅れが発生し、図３１の矢印Ｘで示すような波形となる。その結果、アナログ信号をデジタル信号にＡ／Ｄ変換する際に適切なＡ／Ｄ変換値が得られず、撮影画像の画質の低下を招来する虞がある。
【００１０】
特に近年では、高画素化に伴って画素信号の読み出し処理を高い駆動周波数で行う、すなわち図３１（ａ）に示す１つの画素に対する画素信号の読み出し時間Ｔを短くすることが要求されているが、このように読み出し時間Ｔを短くすると、図３１（ｂ）から判るように、当該画素で生成された画素信号に相当する信号レベル（矢印Ｙや矢印Ｚで示す信号レベル）に達しないまま次の画素に対する読み出し処理が行われることとなり、前述のような撮影画像の画質の低下が顕著なものとなる。なお、前記特許文献１においては、このような問題に対する対策技術は提案されていない。
【００１１】
本発明は、上記事情に鑑みてなされたもので、カラー画素とモノクロ画素とが配設された撮像素子を採用する場合に、カラー画素とモノクロ画素との大きな感度差に起因する撮影画像の画質低下を防止又は抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明によれば、カラーフィルタが配設されたカラー画素と前記カラーフィルタが配設されていないモノクロ画素とを含む複数の画素がマトリックス状に配列されてなる撮像素子と、前記撮像素子で生成された画素信号をサンプリングするサンプリング回路部と、前記サンプリング回路部によりサンプリングされる画素信号が時系列的に連続する前記モノクロ画素の画素信号又はカラー画素の画素信号となるように、前記撮像素子及び／又は前記サンプリング回路部の動作を制御する制御手段とを備えることを特徴とする撮像ユニットである。
【００１３】
この発明によれば、サンプリング回路部によりサンプリングされる画素信号が時系列的に連続して前記モノクロ画素の画素信号又はカラー画素の画素信号となるように、前記撮像素子及び／又は前記サンプリング回路部の動作を制御するようにしたので、サンプリング回路部により、同水準の信号レベルを有する画素信号が時系列的に連続した形態、すなわち複数のカラー画素で生成された複数の画素信号が時系列的に連続した形態、または複数のモノクロ画素で生成された複数の画素信号が時系列的に連続した形態でサンプリングされることとなる。
【００１４】
これにより、信号レベルが大きく異なる信号が高周波数でサンプリング回路に交互に入力される場合に発生する前記応答遅れの問題を回避又は抑制することができる。
【００１５】
請求項２に記載の発明は、請求項１に記載の撮像ユニットにおいて、前記サンプリング回路部は、第１、第２のサンプリング回路を備えてなり、前記制御手段は、前記撮像素子に当該撮像素子で生成された略全ての画素信号を出力させ、前記第１のサンプリング回路に前記撮像素子から出力された画素信号の中から前記モノクロ画素で生成された画素信号のみをサンプリングさせ、前記第２のサンプリング回路に前記撮像素子から出力された画素信号の中から前記カラー画素で生成された画素信号のみをサンプリングさせることを特徴とするものである。
【００１６】
この発明によれば、前記第１のサンプリング回路により、前記モノクロ画素の画素信号のみがサンプリングされ、前記第２のサンプリング回路により、前記カラー画素の画素信号のみがサンプリングされる。これにより、各サンプリング回路でサンプリングされる画素信号は、前記モノクロ画素の画素信号又はカラー画素の画素信号が時系列的に連続したものとなるため、前記応答遅れの問題を回避又は抑制することができる。
【００１７】
請求項３に記載の発明は、請求項１に記載の撮像ユニットにおいて、前記撮像素子と前記サンプリング回路部との間に、前記撮像素子で生成された画素信号を前記サンプリング回路部に出力するための信号経路が複数設けられており、前記制御手段は、前記撮像素子に前記モノクロ画素とカラー画素とで異なる信号経路に画素信号を出力させることを特徴とするものである。
【００１８】
この発明によれば、前記撮像素子と前記サンプリング回路部との間に、前記撮像素子で生成された画素信号を前記サンプリング回路部に出力するための信号経路を複数設け、撮像素子に前記モノクロ画素とカラー画素とで異なる信号経路に画素信号を出力させるようにしたので、各信号経路を介して前記サンプリング回路部に入力される画素信号は、前記モノクロ画素の画素信号又はカラー画素の画素信号が時系列的に連続した形態となる。これにより、前記応答遅れの問題を回避又は抑制することができる。
【００１９】
請求項４に記載の発明は、請求項１または３のいずれかに記載の撮像ユニットにおいて、前記制御手段は、前記撮像素子に前記モノクロ画素とカラー画素とで時間的に分けて画素信号の出力を行わせることを特徴とするものである。
【００２０】
この発明によれば、前記撮像素子に前記モノクロ画素とカラー画素とで時間的に分けて画素信号の出力を行わせる、すなわち、例えばモノクロ画素の画素信号をサンプリングした後に、カラー画素で生成された画素信号をサンプリングするようにしたので、前記モノクロ画素の画素信号又はカラー画素の画素信号が時系列的に連続した形態でサンプリングすることができる。よって、前記応答遅れの問題を回避又は抑制することができる。
【００２１】
請求項５に記載の発明は、請求項１ないし４のいずれかに記載の撮像ユニットにおいて、前記画素信号を増幅する増幅手段を備え、前記増幅手段は、前記モノクロ画素から出力される画素信号とカラー画素から出力される画素信号とを異なる増幅率で増幅することを特徴とするものである。
【００２２】
この発明によれば、モノクロ画素から出力される画素信号とカラー画素から出力される画素信号とを異なる増幅率で増幅するようにしたので、モノクロ画素から出力される画素信号及びカラー画素から出力される画素信号の両信号レベルを同水準に設定することができる。
【００２３】
請求項６に記載の発明は、請求項１ないし５のいずれかに記載の撮像ユニットにおいて、前記撮像素子は、ＣＣＤ又はＣＭＯＳであることを特徴とするものである。
【００２４】
この発明によれば、前記撮像素子がＣＣＤ又はＣＭＯＳである場合において、前記請求項１ないし５のいずれかに記載の発明における作用が得られる。
【００２５】
請求項７に記載の発明は、被写体の光像を結像する撮影光学系と、前記撮影光学系の結像面上に撮像面が配置された前記撮像素子を含む請求項１ないし６のいずれかに記載の撮像ユニットと、前記撮像素子に露光動作の開始及び終了の指示を入力するための入力操作手段と、前記撮像素子の露光動作により得られた画素信号から画像を生成する画像生成手段と、前記画像生成部により生成された画像を表示する画像表示手段とを備えることを特徴とする撮像装置である。
【００２６】
この発明によれば、前記請求項１ないし６のいずれかに記載の発明における作用が得られる撮像装置を実現することができる。
【発明の効果】
【００２７】
請求項１〜４に記載の発明によれば、信号レベルが大きく異なる信号がサンプリング回路に交互に入力される場合に発生する応答遅れの問題を回避又は抑制することができるため、前記応答遅れに起因する撮影画像の画質の低下を防止又は抑制することができる。
【００２８】
請求項５に記載の発明によれば、モノクロ画素から出力される画素信号の信号レベルとカラー画素から出力される画素信号の信号レベルとを同水準に設定することができるため、画像における輝度の大きなばらつきを解消又は低減することができる。
【００２９】
請求項６に記載の発明によれば、前記撮像素子がＣＣＤ又はＣＭＯＳである場合において、前記請求項１ないし５のいずれかに記載の発明における作用が得られる。
【００３０】
請求項７に記載の発明によれば、前記応答遅れに起因する撮影画像の画質の低下を防止又は抑制できる撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００３１】
本発明に係る撮像装置の実施形態について説明する。図１は、撮像装置１の正面図、図２は、撮像装置１の背面図である。
【００３２】
図１、図２に示すように、撮像装置１は、電源ボタン２と、撮影光学系３と、ＬＣＤ（Liquid Crystal Display）４と、光学ファインダー５と、内蔵フラッシュ６と、モード設定スイッチ７と、４連スイッチ８と、シャッターボタン９とを備える。
【００３３】
電源ボタン２は、撮像装置１の電源のオンオフを切り替えるものである。撮影光学系３は、ズームレンズや図略のメカニカルシャッター等を備えてなり、ＣＣＤ（Charge Coupled Device）等の撮像素子１０（図３参照）の撮像面に、被写体の光学像を結像するものである。
【００３４】
ＬＣＤ４は、ライブビュー画像及び後述する外部記憶部２１（図３参照）に記録する画像（記録画像）の表示や、外部記憶部２１に記録された画像の再生表示等を行うものである。ライブビュー画像は、被写体の画像を記録するまでの期間において、一定の周期（１／３０秒）でＬＣＤ４に切換表示される一連の画像をいい、このライブビュー画像により、被写体の状態が略リアルタイムでＬＣＤ４に表示され、撮影者は被写体の状態をＬＣＤ４で確認することができる。なお、ＬＣＤ４に代えて、有機ＥＬやプラズマの表示装置であってもよい。
【００３５】
光学ファインダー５は、被写体が撮影される範囲を光学的に観察できるようにするものである。内蔵フラッシュ６は、撮像素子１０への露光量が不足している場合等に、図略の放電灯を放電させることにより被写体に照明光を照射するものである。
【００３６】
モード設定スイッチ７は、被写体像の静止画撮影を行う「静止画撮影モード」と、被写体像の動画撮影を行う「動画撮影モード」と、外部記憶部２１に記録された撮影画像をＬＣＤ４に再生表示する「再生モード」との間でモードの切換設定を行うためのスイッチである。モード設定スイッチ７は、上下方向にスライドする３接点のスライドスイッチからなり、下にセットすると撮像装置１が再生モードに設定され、中央にセットすると静止画撮影モードに設定され、上にセットすると動画撮影モードに設定される。
【００３７】
４連スイッチ８は、詳細には説明しないが、各種機能の設定を行うためのメニューモードの設定、ズームレンズの光軸方向への移動、露光補正、あるいはＬＣＤ４に再生する記録画像のコマ送り等を行うためのスイッチである。
【００３８】
シャッターボタン９は、２段階（半押し及び全押し）で押圧操作されるボタンであり、露光制御のタイミングを指示するためのものである。撮像装置１は、静止画を撮影する静止画撮影モードと、動画を撮影する動画撮影モードとを有し、静止画撮影モード及び動画撮影モードの設定時において、シャッターボタン９が操作されていない状態では、１／３０（秒）毎に被写体の光学像が取り込まれ、ＬＣＤ４へのライブビュー画像の表示が行われる。
【００３９】
また、静止画撮影モードにおいては、シャッターボタン９の半押し操作が行われることで、露出制御値（シャッタースピード及び絞り値）等の設定が行われる撮像待機状態に設定され、全押し操作が行われることで、外部記憶部２１に記録する被写体の画像を生成するための撮像素子１０による露光動作（記録用露光動作）が開始される。
【００４０】
動画撮影モードにおいては、シャッターボタン９の全押し操作が行われることで記録用露光動作が開始され、周期的に画素信号が取り出されて該画素信号により順次画像が生成され、再度全押し操作が行われることで、その記録用露光動作が停止する。
【００４１】
図３は、撮像装置１の電気的な構成を示すブロック構成図である。同図において、図１，図２に示した部材と同一部材には同一の番号を付している。
【００４２】
撮像装置１は、撮影光学系３と、ＬＣＤ４と、撮像素子１０と、第１、第２サンプリング回路１１，１２と、第１、第２増幅部１３，１４と、第１、第２Ａ／Ｄ変換部１５，１６と、タイミングジェネレータ１７と、画像メモリ１８と、ＶＲＡＭ（Video Random Access Memory）１９と、入力操作部２０と、外部記憶部２１と、制御部２２とを備えて構成されている。
【００４３】
撮影光学系３は、図１に示す撮影光学系３に相当するものであり、前述したようにズームレンズやメカニカルシャッター等を備える。ＬＣＤ４は、図２に示すＬＣＤ４に相当するものである。
【００４４】
撮像素子１０は、例えばフォトダイオード等で構成される複数の光電変換素子（以下、画素という）がマトリックス状に２次元配列されたＣＣＤカラーエリアセンサである。
【００４５】
本実施形態の撮像素子１０は、図４に示すように、分光特性の異なるＲ（赤），Ｇ（緑），Ｂ（青）のカラーフィルタが受光面に配設された画素（以下、カラー画素という）と、該カラーフィルタが配設されていない画素（以下、モノクロ画素という  図４では「Ｒ」，「Ｇ」，「Ｂ」の文字が表記されていない画素）とを備え、Ｒ（赤），Ｇ（緑），Ｂ（青）の各カラー画素が、複数のモノクロ画素の中に規則的に分散して複数配置された構成を有している。
【００４６】
すなわち、図４に示す画素配置例では、撮像素子１０の受光面のうち一部の受光領域（縦９列×横１６列からなる領域）に注目し、各画素位置を格子点とするＸ−Ｙ２次元座標を、左上に位置する画素を原点（０，０）として設定したとき、Ｒ（赤）のカラー画素は、（４ｘ，４ｙ）で表される位置（ｘ，ｙは整数）に配置されている。また、Ｇ（緑）のカラー画素は、（４ｘ＋２，４ｙ）又は（４ｘ，４ｙ＋２）で表される位置に、Ｂ（青）のカラー画素は、（４ｘ＋２，４ｙ＋２）で表される位置にそれぞれ配置されており、それ以外の全ての画素がモノクロ画素とされている。図５に示すように、モノクロ画素の感度は、カラー画素の例えば４倍の感度を有する。
【００４７】
撮像素子１０は、撮影光学系３により結像された被写体の光像をアナログの電気信号に変換し、この電気信号を画素信号として出力する。なお、カラー画素から出力される画素信号により、Ｒ（赤），Ｇ（緑），Ｂ（青）各色成分のアナログ信号から色の情報が得られ、モノクロ画素から出力されるアナログ信号から輝度の情報がそれぞれ得られる。
【００４８】
本実施形態の撮像素子１０は、図６に示すように、前記画素（前記カラー画素及びモノクロ画素）２４と、画素２４によって蓄積された電荷を垂直方向（図６の矢印Ｙ２で示すインターライン方向）に転送する垂直レジスタ２５と、垂直レジスタ２５に転送された電荷を水平方向に転送する水平レジスタ２６とを備えて構成されるインターライン型の撮像素子である。
【００４９】
各画素で蓄積された電荷は、垂直同期信号により垂直レジスタ２５に転送され、各垂直レジスタ２５に転送された電荷は、水平同期信号により水平レジスタ２６に近い画素から順に水平レジスタ２６に向けて垂直方向に転送される。水平レジスタ２６に転送された電荷は、当該撮像素子１０の出力端子に近い画素２４のものから順に第１、第２サンプリング回路１１，１２に向けて水平方向に転送される。
【００５０】
このような撮像素子１０における各画素の出力信号の読出し（水平同期、垂直同期）等の撮像動作や、撮像素子１０による露光動作の開始及び終了のタイミングは、後述のタイミングジェネレータ１７等により制御される。
【００５１】
図３に戻り、第１、第２サンプリング回路１１，１２は、前述のように撮像素子１０から出力された画素信号を一旦取り込み、この取り込んだ画素信号の中から一部の画素信号をサンプリングするものである。本実施形態においては、カラー画素とモノクロ画素との感度差が大きいことに起因して発生する前述の応答遅れの問題を解消すべく、複数（本実施形態では２つ）のサンプリング回路を設け、これらのサンプリング回路により、撮像素子１０から出力された画素信号のうち、カラー画素の画素信号を含むグループの画素信号と、カラー画素の画素信号を含まないグループの画素信号とを異なるサンプリング回路でサンプリングするようにしているところに特徴を有している。第１、第２サンプリング回路１１，１２によるサンプリング動作は、後述の制御部２２によりタイミングジェネレータ１７を介して制御されるようになっており、この点については後述する。なお、第１、第２サンプリング回路１１，１２は、サンプリングした画素信号のノイズの低減も行う。
【００５２】
第１、第２増幅部１３，１４は、第１、第２サンプリング回路１１，１２から出力されたノイズ低減処理後の画素信号に対しレベル調整を行うものである。前述したように、モノクロ画素の感度はカラー画素の例えば４倍の感度を有するため、第２増幅部１４の増幅率を第１増幅部１３の増幅率の約４倍に設定することで、モノクロ画素の画素信号の水準（信号レベル）とカラー画素の画素信号の水準（信号レベル）とを同水準にすることができる。これにより、モノクロ画素とカラー画素との感度差に起因して画像に輝度のばらつきが生じるのを回避または抑制することができる。
【００５３】
第１、第２Ａ／Ｄ変換部１５，１６は、第１、第２増幅部１３，１４により出力されたアナログのＲ，Ｇ，Ｂの画素信号を、複数のビット（例えば１０ビット）からなるデジタルの画素信号（以下、画素データ）にそれぞれ変換するものである。
【００５４】
タイミングジェネレータ１７は、制御部２２から送信される基準クロックＣＬＫ０に基づいて、撮像素子１０の駆動制御信号、例えば積分開始／終了（露光開始／終了）のタイミング信号、各画素の受光信号の読出制御信号（水平同期信号，垂直同期信号等）等のクロック信号ＣＬＫ１を生成し、このクロック信号ＣＬＫ１を撮像素子１０に出力する。また、タイミングジェネレータ１７は、同じく基準クロックＣＬＫ０に基づいて、第１、第２サンプリング回路１１，１２のサンプリング動作に係るタイミング信号等のクロック信号ＣＬＫ２，ＣＬＫ３を生成し、このクロック信号ＣＬＫ２，ＣＬＫ３を第１、第２サンプリング回路１１，１２に出力するとともに、第１、第２Ａ／Ｄ変換部１５，１６のＡ／Ｄ変換動作に係るタイミング信号等のクロック信号ＣＬＫ４，ＣＬＫ５を生成し、このクロック信号ＣＬＫ４，ＣＬＫ５を第１、第２Ａ／Ｄ変換部１５，１６に出力する。
【００５５】
画像メモリ１８は、撮影モード時には、第１、第２Ａ／Ｄ変換部１５，１６から出力される画像データを一時的に記憶するとともに、この画像データに対し制御部２２により各種処理を行うための作業領域として用いられるメモリである。また、再生モード時には、後述の外部記憶部２１から読み出した画像データを一時的に記憶するメモリである。
【００５６】
ＶＲＡＭ１９は、ＬＣＤ４の画素数に対応した画像信号の記録容量を有し、ＬＣＤ４に再生表示される画像を構成する画素データのバッファメモリである。入力操作部２０は、前述のシャッターボタン９、４連スイッチ８、電源ボタン２及びモード設定スイッチ７を含むものであり、これらの操作情報を制御部２２に入力するものである。外部記憶部２１は、メモリカードやハードディスクなどからなり、制御部２２で生成された画像を保存するものである。
【００５７】
制御部２２は、例えば制御プログラムを記憶するＲＯＭや一時的にデータを記憶するフラッシュメモリ等の記憶部が内蔵されたマイクロコンピュータからなり、上述した撮像装置１内の各部材の駆動を関連付けて制御して撮像装置１の撮影動作を統括制御するものである。
【００５８】
また、制御部２２は、黒レベルを基準の黒レベルに補正する黒レベル補正、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色成分のデジタル信号のレベル変換を行うホワイトバランスの調整、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色のデジタル信号のγ特性を補正するγ補正を行う画像処理部（図示せず）と、この画像処理部により上記各種の処理が施された記録画像の画素データに、２次元ＤＣＴ(Discrete Cosine Transform)変換、ハフマン符号化等のＪＰＥＧ（Joint Picture Experts Group）方式による所定の圧縮処理を施して圧縮画像データを生成し、この圧縮画像データに、撮影画像に関する情報（圧縮率等の情報）を付加した画像ファイルを外部記憶部２１に記録する画像圧縮部（図示せず）として機能する。
【００５９】
さらに、制御部２２は、第１、第２サンプリング回路１１，１２のサンプリング動作を、タイミングジェネレータ１７を介して制御するサンプリング制御部２３としての機能も有している。以下、サンプリング制御部２３により制御される第１、第２サンプリング回路１１，１２のサンプリング動作につき、図４、図６、図７を用いて説明する。
【００６０】
今、図４に示す各画素で生成された画素信号の垂直転送方向及び水平転送方向が図６に示したものと対応するものとすると、図４に示す各画素で生成された画素信号の出力順は、図７（ａ）に示すものとなる。
【００６１】
図７（ａ）は、図４に示す各画素のうち一部の画素（図７（ａ）に示す下側に位置する水平画素列に属する画素）に着目し、この画素で生成された画素信号の出力順を示した図であり、左側から順に撮像素子１０から出力されることを示している。
【００６２】
図４に示すように、当該撮像素子１０の各画素を特定するため、前記一部の画素に対して番号を付するものとする。すなわち、Ｒ（赤）の画素に対しては「Ｒ１」，「Ｒ２」，・・・と、Ｇ（緑）の画素に対しては「Ｇ１」，「Ｇ２」，・・・と、Ｂ（青）の画素に対しては「Ｂ１」，「Ｂ２」，・・・と、モノクロ画素に対しては１から順番に数字のみを付するものとする。
【００６３】
このとき、これらの番号を付した画素において、当該撮像素子１０から出力される画素信号の出力順は、図７（ａ）に示すとおりとなる。なお、図４において例えば「Ｇ１」が表記された画素の画素信号は、図７（ａ）における「Ｇ１」が表記された画素信号に対応し、図４において例えば四角形のマスに「１」の番号が付された画素の画素信号は、図７（ａ）における「１」の番号のみ表記された画素信号に対応する。
【００６４】
そして、本実施形態では、撮像素子１０における複数の画素を、１列おきに並ぶ複数の垂直画素列からなる２つのグループに分けた場合に、撮像素子１０から出力された画素信号のうち、一方のグループに属する画素で生成された画素信号を第１サンプリング回路１１がサンプリングし、他方のグループに属する画素で生成された画素信号を第２サンプリング回路１２がサンプリングする。すなわち、図４に示すように、第１サンプリング回路１１は、図４に示す点線で囲まれた画素の画素信号をサンプリングする一方、第２サンプリング回路１２は、前記点線で囲まれていない画素の画素信号をサンプリングする。
【００６５】
したがって、第１サンプリング回路１１によりサンプリングされる画素信号をサンプリング順に左から列記すると、図７（ｂ）に示すように、「１」，「２」，「３」，「４」，「５」，「６」，「７」，「８」，「９」，「１１」，「１３」，「１５」，「１７」及び「１９」の番号が付されたモノクロ画素の画素信号が並ぶこととなり、また、第２サンプリング回路１２によりサンプリングされる画素信号をサンプリング順に左から列記すると、図７（ｃ）に示すように、「Ｇ１」，「Ｒ１」，「Ｇ２」，「Ｒ２」，「Ｇ３」，「Ｒ３」，「Ｇ４」，「Ｒ４」の番号が付されたカラー画素の画素信号がこの順番で並び、その後に「１０」，「１２」，「１４」，「１６」，「１８」及び「２０」の番号が付されたモノクロ画素の画素信号が並ぶ態様となる。
【００６６】
これにより、第１サンプリング回路１１で処理する対象の画素はモノクロ画素のみとなるから、前述したカラー画素とモノクロ画素との感度差に起因して発生する前記応答遅れの問題は発生しない。
【００６７】
また、第２サンプリング回路１２で処理する対象の画素は、カラー画素とモノクロ画素との両方となるものの、カラー画素及びモノクロ画素が所定個（図７では８個）単位で切り替わる。そのため、サンプリングの対象がモノクロ画素とカラー画素との間で切り替わる各周期においては、信号レベルが同水準の画素信号を時系列的に連続してサンプリングするため前記応答遅れはほとんど発生しない。よって、カラー画素とモノクロ画素とが１個ずつ切り替わる場合に比して、前記応答遅れの発生頻度を大幅に低減することができる。
【００６８】
その結果、各画素で生成された画素信号に忠実な信号が第１，第２サンプリング回路１１，１２から出力されるため、第１、第２Ａ／Ｄ変換部１５,１６において適切なＡ／Ｄ変換値が得られ、前記応答遅れに起因する撮影画像の画質の低下を回避又は低減することができる。
【００６９】
なお、前記構成では、前記第２サンプリング回路１２がモノクロ画素の画素信号とカラー画素の画素信号とをサンプリングしているが、前記第２サンプリング回路１２を、撮像素子１０から出力される略すべて画素信号のうちカラー画素の画素信号のみを選定してサンプリングするものとして使用し、第１サンプリング回路１１をモノクロ画素の画素信号のみを選定してサンプリングするものとして使用するようにしてもよい。このようにすると、前述の所定個（図７では８個）単位での切り替えに起因する応答遅れをも解消することができる。
【００７０】
本件は、前記実施形態に加えて、あるいは前記実施形態に代えて次の形態［１］〜［４］に説明する変形形態も含むものである。
【００７１】
［１］前記第１の実施形態では、第１、第２サンプリング回路１１，１２は、一旦撮像素子１０から出力される画素信号を略全て取り込んだ上で、各サンプリング回路１１，１２でサンプリングすべき画素信号を選定してサンプリングするように構成したが、撮像素子１０から画素信号を出力する際に、出力先を分けて画素信号を出力するようにしてもよい。図８は、本実施形態における撮像装置１の電気的な構成を示すブロック構成図である。同図において、第１の実施形態と略同様の構成を有する部材については前記第１の実施形態と同一の番号を付している。
【００７２】
本実施形態の撮像装置１においては、図８に示すように、前記第１の実施形態と同様、第１、第２サンプリング回路１１’，１２’が設けられているとともに、撮像素子１０’から第１サンプリング回路１１’までの第１の信号線（信号経路）Ｌ１と、撮像素子１０’から第２サンプリング回路１２’までの信号線（信号経路）Ｌ２とが設けられており、モノクロ画素で生成された画素信号は信号線Ｌ１を介して第１サンプリング回路１１’に出力され、カラー画素で生成された画素信号は信号線Ｌ２を介して第２サンプリング回路１２’に出力されるようになっている。
【００７３】
図９は、このような画素信号の出力形態に対応する撮像素子１０’の構成を示す図である。図９に示すように、本実施形態の撮像素子１０’は、出力端子（図示せず）を複数（本実施形態では２個）有しており、該出力端子に対応して、水平方向に並ぶ複数の水平レジスタからなる水平転送部が複数（第１、第２水平転送部２７，２８）設置されている。
【００７４】
また、撮像素子１０’の複数の画素を、１列おきに並ぶ複数の垂直画素列からなる２つのグループに分けた場合に、各グループを各水平転送部２７，２８に対応させている。すなわち、図９に示す各垂直画素列に対して左側から順番に番号を付すものとすると、１、３、５列目に位置する垂直画素列に属する画素は、第１水平転送部２７に画素信号を出力する一方、２、４、６列目に位置する垂直画素列に属する画素は、第２水平転送部２８に画素信号を出力する。
【００７５】
そして、第１水平転送部２７は、転送されてきた画素信号を前記信号経路Ｌ１を介して第１サンプリング回路１１に出力し、また、第２水平転送部２８は、転送されてきた画素信号を前記信号経路Ｌ２を介して第２サンプリング回路１２に出力する。
【００７６】
したがって、図９に示す画素のうち、上側に位置する３つの水平画素列及び下側に位置する３つの水平画素列にそれぞれ属するＲ（赤）のカラー画素に対して「Ｒ１」〜「ＲＹ」の番号を、Ｇ（緑）のカラー画素に対して「Ｇ１」〜「ＧＸ」の番号を、Ｂ（青）のカラー画素に対して「Ｂ１」〜「ＢＹ」を、モノクロ画素に対して「１」〜「Ｚ」までの番号をそれぞれ付するものとし、第１サンプリング回路１１’によりサンプリングされる画素信号をサンプリングされる順に左から列記すると、図１０（ａ）に示すように、「Ｒ１」，「Ｇ１」，「Ｒ２」の番号が付されたカラー画素の画素信号がこの順番で並び、その後に「４」，「６」，「８」の番号が付されたモノクロ画素の画素信号がこの順番で並び、その後に「Ｇ２」，「Ｂ１」，「Ｇ３」の番号が付されたカラー画素の画素信号がこの順番で並ぶ。また、「Ｂ（Ｙ−１）」，「Ｇ（Ｘ−２）」，「ＢＹ」の番号が付されたカラー画素の画素信号がこの順番で並び、「Ｚ−８」，「Ｚ−６」，「Ｚ−４」の番号が付されたモノクロ画素の画素信号がこの順番で並び、その後「Ｇ（Ｘ−１）」，「ＲＹ」，「ＧＸ」の番号が付されたカラー画素の画素信号がこの順番で並ぶこととなる。
【００７７】
一方、第２サンプリング回路１２’によりサンプリングされる画素信号をサンプリングされる順に左から列記すると、図１０（ｂ）に示すように、「Ｚ−２」，「Ｚ−１」，「Ｚ」，「Ｚ−７」，「Ｚ−５，「Ｚ−３」，「Ｚ−１１」，「Ｚ−１０」，・・・，「１０」，「１１」，「１２」，「５」，「７」，「９」，「１」，「２」，「３」の番号が付されたモノクロ画素の画素信号がこの順番で並ぶ態様となる。
【００７８】
これにより、第２サンプリング回路１２’で処理する対象の画素はモノクロ画素のみとなり、前述した応答遅れの問題は発生しない。また、第１サンプリング回路１１’で処理する対象の画素は、カラー画素とモノクロ画素との両方となるものの、カラー画素及びモノクロ画素が所定個（図１０（ａ）では３個）単位で切り替わる。そのため、サンプリングの対象がモノクロ画素とカラー画素との間で切り替わる各周期においては、信号レベルが同水準の画素信号が時系列的に連続してサンプリングされるため前記応答遅れはほとんど発生しない。よって、カラー画素とモノクロ画素とが１個ずつ切り替わる場合に比して、前記応答遅れの発生頻度を大幅に低減することができる。
【００７９】
その結果、各画素で生成された画素信号に忠実な信号が第１，第２サンプリング回路１１，１２から出力されるため、第１、第２Ａ／Ｄ変換部１５,１６において適切なＡ／Ｄ変換値が得られ、前記応答遅れに起因する撮影画像の画質の低下を回避又は低減することができる。
【００８０】
このように、第１の実施形態のように第１、第２サンプリング回路１１，１２がサンプリングする対象の画素信号を選定する構成の他に、第１、第２サンプリング回路１１’，１２’に出力する画素信号を撮像素子１０’内において予め振り分け、その上で第１、第２サンプリング回路１１’，１２’に出力するようにしておくことでも、前記第１の実施形態と同様の効果を得ることができる。
【００８１】
［２］前記第１の実施形態及び変形形態［１］では、撮像素子としてＣＣＤを採用したが、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を採用してもよい。図１１は、本実施形態の撮像装置１００の電気的な構成を示す図である。なお、前記第１の実施形態と略同様の機能を有する部材等については、同一の番号を付している。
【００８２】
図１１に示すように、本実施形態の撮像装置１００においては、撮像素子１０１がＣＭＯＳで構成されている。ここでＣＭＯＳの画素構成について説明する。図１２は、ＣＭＯＳの画素の構成を示す図である。
【００８３】
図１２に示すように、ＣＭＯＳの各画素は、光電変換動作を行う光電変換素子としてのフォトダイオード１０１１と、複数のトランジスタＴｒ１〜Ｔｒ４とを有して構成されている。トランジスタＴｒ１の入力端子は電源Ｖｃｃと接続され、制御端子は図略の垂直レジスタに接続され、出力端子は、トランジスタＴｒ２の入力端子に接続されている。トランジスタＴｒ２の制御端子は、前述のタイミングジェネレータ１７，１７’と同様の機能を有するタイミングジェネレータ１０３（図１１参照）に接続され、出力端子は、フォトダイオード１０１１のカソードと接続されている。
【００８４】
トランジスタＴｒ３の入力端子は電源Ｖｃｃと接続され、制御端子はトランジスタＴｒ１とトランジスタＴｒ２との接続点Ａに接続され、出力端子は、トランジスタＴｒ４の入力端子に接続されている。トランジスタＴｒ４の制御端子は前記タイミングジェネレータ１０３と接続され、出力端子はアンプ（図示せず）を介して当該素子の出力端子に接続されている。フォトダイオード１０１１のアノードはグランドに接続されている。
【００８５】
トランジスタＴｒ１は、リセットスイッチとして機能し、トランジスタＴｒ２は、フォトダイオード１０１１に蓄積された電荷をトランジスタＴｒ３に転送するタイミングを決定するスイッチとして機能し、トランジスタＴｒ３は、トランジスタＴｒ２を介してフォトダイオード１０１１から出力された電荷を電圧に変換して増幅する増幅素子として機能する。また、トランジスタＴｒ４は、画素信号を出力させる対象の画素を選択するためのスイッチとして機能する。
【００８６】
このような構成を有する画素において、トランジスタＴｒ２をオンし、トランジスタＴｒ１をオンした後、トランジスタＴｒ４をオンすることで、フォトダイオード１０１１に蓄積された電荷を排出するリセット動作が行われる一方、トランジスタＴｒ２をオンし、トランジスタＴｒ１をオフした後、トランジスタＴｒ４をオンすることで、フォトダイオード１０１１に蓄積された電荷が画像を構成する画素信号として読み出される。
【００８７】
このように、ＣＭＯＳは、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４の制御端子に出力する信号を適宜設定することにより、任意の画素から画素信号を取り出すことができる。これを用いて、本実施形態では、次のようにＣＭＯＳの各画素からの画素信号の読み出すようにすればよい。
【００８８】
例えば撮像素子１０１の各画素をモノクロ画素のグループとカラー画素のグループとにグループ分けし、これらのグループに対して設定した読み出し順序にしたがって、各画素の画素信号の読み出し動作を行うようにするとよい。
【００８９】
すなわち、例えば図１３に示すように、各画素の位置を表すために垂直画素列に対して左側から順に，Ｐ０，Ｐ１、Ｐ２，Ｐ３，Ｐ４，・・・，Ｐｎ−４，Ｐｎ−３，Ｐｎ−２，Ｐｎ−１，Ｐｎの番号を付し、また、水平画素列に対して上側から順に、Ｌ０，Ｌ１、Ｌ２，Ｌ３，・・・，Ｌｍ−３，Ｌｍ−２，Ｌｎ−１，Ｌｍの番号を付すものとすると、まず、（Ｌ０，Ｐ１）→（Ｌ０，Ｐ３）→・・・→（Ｌ０，Ｐｎ−３）→（Ｌ０，Ｐｎ−１）→（Ｌ１，Ｐ０）→（Ｌ１，Ｐ１）→（Ｌ１，Ｐ２）→（Ｌ１，Ｐ３）→（Ｌ１，Ｐ４）→・・・→（Ｌ１，Ｐｎ−４）→（Ｌ１，Ｐｎ−３）→（Ｌ１，Ｐｎ−２）→（Ｌ１，Ｐｎ−１）→（Ｌ１，Ｐｎ）→・・・の順にモノクロ画素から画素信号を読み出し、その後、（Ｌ０，Ｐ０）→（Ｌ０，Ｐ２）→（Ｌ０，Ｐ４）→・・・→（Ｌ０，Ｐｎ−４）→（Ｌ０，Ｐｎ−２）→（Ｌ０，Ｐｎ）→（Ｌ２，Ｐ０）→（Ｌ２，Ｐ２）→（Ｌ２，Ｐ４）→・・・→（Ｌ２，Ｐｎ−４）→（Ｌ２，Ｐｎ−２）→（Ｌ２，Ｐｎ）→・・・の順にカラー画素から画素信号を読み出す形態が想定できる。
【００９０】
なお、図１３の上側の水平画素列に対して示された矢印は、モノクロ画素に対する画素信号の読み出し順序を示したものであり、下側の水平画素列に対して示された矢印は、カラー画素に対する画素信号の読み出し順序を示したものである。
【００９１】
これにより、モノクロ画素の各画素信号及びカラー画素の各画素信号を時系列的に連続した形態で撮像素子１０１から出力することができるから、図１１に示すように、撮像素子１０１で生成された画素信号をサンプリングするサンプリング回路、増幅部及びＡ／Ｄ変換部がそれぞれ１つだけで済み（図１１中のサンプリング回路１０２、増幅部１３及びＡ／Ｄ変換部１５）、前記第１の実施形態に比して、撮像素子１０の構成を簡素化することができる。
【００９２】
そして、前記サンプリング回路１０２に、モノクロ画素の各画素信号及びカラー画素の各画素信号を時系列的に連続した形態で出力することができるから、前記応答遅れに係る問題を解消又は低減することができる。
【００９３】
なお、ここでは、カラー画素に先行してモノクロ画素の画素信号を読み出すようにしたが、カラー画素の画素信号をモノクロ画素の画素信号より先に読み出すようにしてもよい。ただし、撮像素子１０１に対して画素信号の読み出しが開始された時点と、該画素信号の読み出しが終了するまでの時点との間に比較的長い時間差がある場合には、この時間差に相当する期間に、画素信号の読み出しが遅い方の画素には暗電流が発生することから、Ｓ／Ｎ比が良好でない方の画素から画素信号を読み出すようにすると、前記暗電流による画質への悪影響を低減することができる。なお、一般的には、カラー画素の方がモノクロ画素よりＳ／Ｎが低い（悪い）。
【００９４】
図１３に示す画素信号の読み出し態様の他に、図１４に示すように、撮像素子１０１の各画素をモノクロ画素のグループ、Ｒ（赤）のカラー画素のグループ、Ｇ（緑）のカラー画素のグループ及びＢ（青）のカラー画素のグループにグループ分けし、これらのグループに対して設定した読み出し順序にしたがって、各画素で生成された画素信号の読み出し動作を行うようにするとよい。
【００９５】
例えば、サンプリング回路１０２は、全てのモノクロ画素から画素信号を読み出した後、Ｇ（緑）のカラー画素から画素信号を読み出し、さらにＲ（赤）のカラー画素から画素信号を読み出した後、Ｂ（青）のカラー画素から画素信号を読み出す態様が一例として想定できる。
【００９６】
すなわち、図１４に示すように、サンプリング回路１０２は、（Ｌ０，Ｐ１）→（Ｌ０，Ｐ３）→・・・→（Ｌ０，Ｐｎ−３）→（Ｌ０，Ｐｎ−１）→（Ｌ１，Ｐ０）→（Ｌ１，Ｐ１）→（Ｌ１，Ｐ２）→（Ｌ１，Ｐ３）→（Ｌ１，Ｐ４）→・・・→（Ｌ１，Ｐｎ−４）→（Ｌ１，Ｐｎ−３）→（Ｌ１，Ｐｎ−２）→（Ｌ１，Ｐｎ−１）→（Ｌ１，Ｐｎ）→・・・の順にモノクロ画素から画素信号を読み出した後、（Ｌ０，Ｐ２）→・・・→（Ｌ０，Ｐｎ−４）→（Ｌ０，Ｐｎ）→（Ｌ２，Ｐ０）→（Ｌ２，Ｐ４）→（Ｌ２，Ｐｎ−２）→・・・→（Ｌｍ−３，Ｐ２）→・・・→（Ｌｍ−３，Ｐｎ−４）→（Ｌｍ−３，Ｐｎ）→（Ｌｍ−１，Ｐ０）→（Ｌｍ−１，Ｐ４）→（Ｌｍ−１，Ｐｎ−２）の順にＧ（緑）のカラー画素から画素信号を読み出す。
【００９７】
また、その後、サンプリング回路１０２は、（Ｌ０，Ｐ０）→（Ｌ０，Ｐ４）→・・・→（Ｌ０，Ｐｎ−２）→・・・→（Ｌｍ−３，Ｐ０）→（Ｌｍ−３，Ｐ４）→・・・→（Ｌｍ−３，Ｐｎ−２）の順にＲ（赤）のカラー画素から画素信号を読み出した後、（Ｌ２，Ｐ２）→（Ｌ２，Ｐｎ−４）→・・・→（Ｌ２，Ｐｎ）→・・・→（Ｌｍ−１，Ｐ２）→・・・→（Ｌｍ−１，Ｐｎ−４）→（Ｌｍ−１，Ｐｎ）の順にＲ（赤）のカラー画素から画素信号を読み出す。
【００９８】
これによっても、モノクロ画素の各画素信号及びカラー画素の各画素信号が時系列的に連続した形態でサンプリング回路１０２に出力されることとなるから、前記応答遅れに係る問題を解消又は低減することができる。なお、カラー画素で生成された画素信号の後にモノクロ画素で生成された画素信号を読み出すようにしてもよい。
【００９９】
さらに、図１３，図１４に示す読み出し態様の他に、撮像素子１０１の各画素を、１列おきに並ぶ複数の垂直画素列で構成される２つのグループにグループ分けし、各グループに設定した読み出し順序にしたがって、各画素で生成された画素信号の読み出し動作を行うようにしてもよい。
【０１００】
例えば図１５に示すように、（Ｌ０，Ｐ０）→（Ｌ０，Ｐ２）→（Ｌ０，Ｐ４）→・・・→（Ｌ０，Ｐｎ−４）→（Ｌ０，Ｐｎ−２）→（Ｌ１，Ｐｎ）→（Ｌ１，Ｐ０）→（Ｌ１，Ｐ２）→（Ｌ１，Ｐ４）→・・・→（Ｌ１，Ｐｎ−４）→（Ｌ１，Ｐｎ−２）→（Ｌ１，Ｐｎ）→・・・の順に一方のグループに属する画素から画素信号を読み出した後、（Ｌ０，Ｐ１）→（Ｌ０，Ｐ３）→・・・→（Ｌ０，Ｐｎ−３）→（Ｌ０，Ｐｎ−１）→（Ｌ１，Ｐ１）→（Ｌ１，Ｐ３）→・・・→（Ｌ１，Ｐｎ−３）→（Ｌ１，Ｐｎ−１）→・・・の順に他方のグループに属する画素から画素信号を読み出す。
【０１０１】
これによっても、モノクロ画素の各画素信号及びカラー画素の各画素信号が時系列的に連続した形態でサンプリング回路１０２に出力されることとなるから、前記応答遅れに係る問題を解消又は低減することができる。
【０１０２】
［３］前記変形形態においては、モノクロ画素の各画素信号及びカラー画素の各画素信号が時系列的に連続した形態でサンプリング回路１０２に出力されるようにしたが、これに限らず、図８に示す実施形態と同様、画素の種類（モノクロ画素及びＲ（赤）、Ｇ（緑）、Ｂ（青）の各カラー画素）ごとに、サンプリング回路、増幅部及びＡ／Ｄ変換部を備え、第１、第２サンプリング回路１１’，１２’に出力する画素信号を撮像素子１０’内において予め振り分け、その上で対応するサンプリング回路に出力するようにしてもよい。
【０１０３】
図１６は、本実施形態の撮像装置２００の電気的な構成を示すブロック図である。撮像装置２００は、撮像素子２０１がＣＭＯＳである点及び前述したように画素の種類に対応してサンプリング回路等を備えている点が第１の実施形態と異なり、それ以外の点については略同様であるので、相違点についてのみ説明する。なお、前記第１の実施形態と同様の機能を有する部材等については、同一の番号を付している。
【０１０４】
図１６に示すように、撮像装置２００には、撮像素子２０１のモノクロ画素及びＲ（赤）、Ｇ（緑）、Ｂ（青）の各カラー画素にそれぞれ対応して、第１〜第４サンプリング回路２０２〜２０５、第１〜第４増幅部２０６〜２０９、第１〜第４Ａ／Ｄ変換部２１０〜２１３が備えられており、各種類の画素でそれぞれ生成された画素信号は、それぞれ異なる信号経路（信号線）Ｌ１〜Ｌ４を介して、対応するサンプリング回路に出力されるようになっている。なお、第１〜第４サンプリング回路２０２〜２０５、第１〜第４増幅部２０６〜２０９、第１〜第４Ａ／Ｄ変換部２１０〜２１３の機能については、前記第１の実施形態と略同様である。
【０１０５】
図１７は、本実施形態における撮像素子２０１の構成を示す図である。
【０１０６】
本実施形態の撮像素子２０１においては、図１７（ａ）で示すように、画素構成は、前記変形形態［２］で述べた図１２に示す画素構成と略同様であるが、図１７（ｂ）に示すように、画素の種類に応じて信号線Ｌ１〜Ｌ４が設けられており、各画素におけるトランジスタＴｒ４の出力端子は、画素の種類ごとに異なる信号線に接続されていて、各画素で生成された画素信号は、当該画素に接続された信号線を介して対応するサンプリング回路に出力されるようになっている。
【０１０７】
すなわち、図１７（ｂ）に示すモノクロ画素（「Ｌ」の文字で示される画素）におけるトランジスタＴｒ４の出力端子は信号線Ｌ１に接続されており、モノクロ画素で生成された画素信号は信号線Ｌ１を介して第１サンプリング回路２０２に出力される。また、Ｒ（赤）のカラー画素におけるトランジスタＴｒ４の出力端子は信号線Ｌ２に接続されており、Ｒ（赤）のカラー画素で生成された画素信号は信号線Ｌ２を介して第２サンプリング回路２０３に出力され、Ｇ（緑）のカラー画素におけるトランジスタＴｒ４の出力端子は信号線Ｌ３に接続されており、Ｇ（緑）のカラー画素で生成された画素信号は信号線Ｌ３を介して第３サンプリング回路２０４に出力され、Ｂ（青）のカラー画素におけるトランジスタＴｒ４の出力端子は信号線Ｌ４に接続されており、Ｂ（青）のカラー画素で生成された画素信号は信号線Ｌ４を介して第４サンプリング回路２０５に出力される。
【０１０８】
前記変形形態［３］では、画素信号の読み出し対象がモノクロ画素からＧ（緑）のカラー画素に切り替わる状態が若干存在するため、この切り替わり時点で前記応答遅れが発生するが、本実施形態によれば、各種類の画素でそれぞれ生成された画素信号が画素の種類毎に完全に分離された上で対応するサンプリング回路に出力されるため、前述の画素信号が切り替わる状態が皆無となり、前記応答遅れに係る問題を完全に解消することができる。
【０１０９】
［４］モノクロ画素及びカラー画素の配置形態は、図４に示すものに限られるものではなく、例えば、次のような配置形態を採用してもよい。
【０１１０】
図１８に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各カラー画素をカラーフィルタの種類毎に予め定められた数だけそれぞれ有してなる画素群の各組が、モノクロ画素を介して分散的に配置された例を示すものであり、４つのカラー画素からなるカラー画素群が、縦横それぞれ所定個（図１８では４個）のモノクロ画素を介して配列されているとともに、各カラー画素群において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が１：２：１の比率でベイヤー配列された形態である。
【０１１１】
図１９に示すカラー画素の配列形態は、左上の画素から順に水平方向及び垂直方向に番号を付したとき、水平方向及び垂直方向の位置（座標）が（４ｍ＋１，４ｎ＋１）（ｍ，ｎは整数）で表される位置、又は、水平方向及び垂直方向の位置が（４ｍ＋３，４ｎ＋３）（ｍ，ｎは整数）で表される位置にカラー画素が配設されているとともに、水平方向には同色のカラー画素が並び、垂直方向にはＲ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が順番に繰り返し並ぶように配設された形態である。
【０１１２】
図２０に示すカラー画素の配列形態は、カラー画素が縦横それぞれ所定個（図２０では２個）のモノクロ画素を介して配列されているとともに、カラー画素が配設されている水平方向及び垂直方向の画素列に着目したとき、いずれの方向にも、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が順番に繰り返し並ぶように配列された形態である。
【０１１３】
図２１に示すカラー画素の配列形態は、左上の画素から順に水平方向及び垂直方向に番号を付したとき、水平方向及び垂直方向の位置が（４ｍ＋１，４ｎ＋１）（ｍ，ｎは整数）で表される位置又は、水平方向及び垂直方向の位置が（４ｍ＋３，４ｎ＋３）（ｍ，ｎは整数）で表される位置にカラー画素が配設されているとともに、垂直方向には同色のカラー画素が並び、水平方向にはＲ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が順番に繰り返し並ぶように配設された形態である。
【０１１４】
図２２に示すカラー画素の配列形態は、カラー画素のみに着目したときベイヤー配列となるようにＲ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が角部に配設された縦ｎ（個）×横ｎ（個）の画素群（図２２ではｎは３）が、水平方向に所定の画素列（図２２では５列）を介して複数配設されているとともに、このように配設されてなる画素列が、垂直方向に所定数の画素列（図２２では３列）を介して複数配設され、且つ、上下に位置する前記縦ｎ（個）×横ｎ（個）の画素群に対して水平方向に所定の画素数（図２２では１個）だけずれた位置関係にある形態である。
【０１１５】
図２３に示すカラー画素の配列形態は、同色のカラー画素が水平方向に所定個のモノクロ画素（図２３では２個）を介して配列されてなる画素列が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各カラー画素について設けられているとともに、このカラー画素を有する画素列が、垂直方向にｎ列おきに（図２３では1列おきに）配設され、且つ、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各カラー画素が水平方向に互いに異なる位置に位置するように配列された形態である。
【０１１６】
図２４に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が１つずつ水平方向に並んでなる画素群が所定個（図２４では３個）のモノクロ画素を介して水平方向に配設してカラー画素列を構成し、このカラー画素列を垂直方向に所定数の画素列（図２４では２列）を介して配設され、且つ、カラー画素列のみに着目したとき、垂直方向に隣接する２つのカラー画素列において、前記画素群が水平方向に交互に配列された形態である。
【０１１７】
図２５に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が、水平方向及び垂直方向のそれぞれの方向に所定数のモノクロ画素（図２５では水平方向には３個、垂直方向には１個）を介して順番に繰り返し配設されている形態である。
【０１１８】
図２６に示すカラー画素の配列形態は、図２２に示すカラー画素の配列形態を説明する際に定義した縦ｎ（個）×横ｎ（個）の画素群において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素を角部に配設する代わりに、この画素群で構成される４角形の各辺の中心に位置する画素（菱形を形成するように並ぶ画素）をカラー画素とした形態である。なお、図２６では、各画素群において、前記菱形の左右に並ぶ２の頂点位置に位置する画素をＧ（緑）のカラー画素とし、その上側及び下側に位置する頂点位置に位置する画素をＲ（赤）及びＢ（青）のカラー画素としている。
【０１１９】
図２７に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が１つずつ垂直方向に並んでなる画素群が所定個（図２７では３個）のモノクロ画素を介して垂直方向に配設してカラー画素列を構成し、このカラー画素列を水平方向に所定数の画素列（図２７では１列）を介して配設され、且つ、カラー画素列のみに着目したとき、水平方向に隣接する２つのカラー画素列において、前記画素群が垂直方向に交互に配列された形態である。
【０１２０】
図２８に示すカラー画素の配列形態は、Ｇ（緑）のカラー画素と、該カラー画素に対して上側で隣接するＲ（赤）のカラー画素と、前記Ｇ（緑）のカラー画素に対して１個のモノクロ画素を介して右側に位置するＢ（青）のカラー画素とを有してなる第１画素群Ｘ１と、Ｇ（緑）のカラー画素と、該カラー画素に対して下側で隣接するＲ（赤）のカラー画素と、前記Ｇ（緑）のカラー画素に対して１個のモノクロ画素を介して右側に位置するＢ（青）のカラー画素とを有してなる第２画素群Ｘ２とが、垂直方向に並ぶ２列の画素列中において、水平方向に所定数のモノクロ画素列を介して（図２８では３列）交互に配列されているとともに、この第１、第２画素群Ｘ１，Ｘ２を有する２列の画素列が、垂直方向に複数設けられており、且つ、前記２列の画素列を１組の画素群として上下２組の画素群に着目したとき、下側に位置する画素群は、上側に位置する画素群に対して各画素の位置が所定数の画素列（図２８では２列）だけ水平方向に（図２８では左側に）ずれた関係にある形態である。
【０１２１】
図２９に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が１つずつ水平方向に並んでなる画素群が所定個（図２９では１個）のモノクロ画素を介して水平方向に配設された画素列が設けられており、この画素列が垂直方向に所定数の画素列（図２９では１列）を介して配設され、且つ、このカラー画素が配設された画素列のうち隣り合う２つの画素列に着目したとき、各画素群の端部に位置する画素が、隣接する画素列における画素群の反対側の端部に位置する画素と、水平方向に同じ位置に位置するように配設された形態である。
【０１２２】
図３０に示すカラー画素の配列形態は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラー画素が１つずつ垂直方向に並んでなる画素群が所定個（図３０では１個）のモノクロ画素を介して垂直方向に配設された画素列が設けられており、この画素列が水平方向に所定数の画素列（図３０では１列）を介して配設され、且つ、このカラー画素が配設された画素列のうち隣り合う２つの画素列に着目したとき、各画素群の端部に位置する画素が、隣接する画素列における画素群の反対側の端部に位置する画素と、垂直方向に同じ位置に位置するように配設された形態である。
【図面の簡単な説明】
【０１２３】
【図１】撮像装置の正面図である。
【図２】撮像装置の背面図である。
【図３】撮像装置の電気的な構成を示すブロック構成図である。
【図４】カラー画素及びモノクロ画素の一配列形態を示す図である。
【図５】モノクロ画素とカラー画素との感度差を説明するための図である。
【図６】インターライン型撮像素子の構成図である。
【図７】（ａ）は撮像素子から出力される画素信号の順番を説明するための図、（ｂ）は、第１サンプリング回路によりサンプリングされる画素信号の順番を説明するための図、（ｃ）は、第２サンプリング回路によりサンプリングされる画素信号の順番を説明するための図である。
【図８】変形形態［１］における撮像装置の電気的な構成を示すブロック構成図である。
【図９】変形形態［１］における画素信号の出力形態に対応する撮像素子の構成を示す図である。
【図１０】（ａ）は、変形形態［１］において、第１サンプリング回路によりサンプリングされる画素信号の順番を説明するための図、（ｂ）は、第２サンプリング回路によりサンプリングされる画素信号の順番を説明するための図である。
【図１１】変形形態［２］における撮像装置の電気的な構成を示す図である。
【図１２】ＣＭＯＳの画素の構成を示す図である。
【図１３】変形形態［２］における画素信号の読み出し順序を説明するための図である。
【図１４】同じく変形形態［２］における画素信号の読み出し順序を説明するための図である。
【図１５】同じく変形形態［２］における画素信号の読み出し順序を説明するための図である。
【図１６】変形形態［２］における撮像装置の電気的な構成を示すブロック図である。
【図１７】変形形態［２］における撮像素子の構成を示す図である。
【図１８】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図１９】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２０】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２１】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２２】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２３】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２４】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２５】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２６】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２７】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２８】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図２９】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図３０】カラー画素及びモノクロ画素の他の配列形態を示す図である。
【図３１】従来の問題点を説明するための図である。
【符号の説明】
【０１２４】
１０，１０１，２０１  撮像素子
１１，１２，１０２，２０２〜２０５  サンプリング回路
１７，１０３，２１４  タイミングジェネレータ
２３  サンプリング制御部
１０１１  フォトダイオード
【図１】
2007166432.tif 000003
【図２】
2007166432.tif 000004
【図３】
2007166432.tif 000005
【図４】
2007166432.tif 000006
【図５】
2007166432.tif 000007
【図６】
2007166432.tif 000008
【図７】
2007166432.tif 000009
【図８】
2007166432.tif 000010
【図９】
2007166432.tif 000011
【図１０】
2007166432.tif 000012
【図１１】
2007166432.tif 000013
【図１２】
2007166432.tif 000014
【図１３】
2007166432.tif 000015
【図１４】
2007166432.tif 000016
【図１５】
2007166432.tif 000017
【図１６】
2007166432.tif 000018
【図１７】
2007166432.tif 000019
【図１８】
2007166432.tif 000020
【図１９】
2007166432.tif 000021
【図２０】
2007166432.tif 000022
【図２１】
2007166432.tif 000023
【図２２】
2007166432.tif 000024
【図２３】
2007166432.tif 000025
【図２４】
2007166432.tif 000026
【図２５】
2007166432.tif 000027
【図２６】
2007166432.tif 000028
【図２７】
2007166432.tif 000029
【図２８】
2007166432.tif 000030
【図２９】
2007166432.tif 000031
【図３０】
2007166432.tif 000032
【図３１】
2007166432.tif 000033