(57)【要約】【課題】省電力化・小型化・低コスト化を実現することができる応答性の高い液晶表示装置を提供する。【解決手段】ゲートドライバ４００は、１フレーム期間内に各走査信号線ＧＬ１〜ＧＬｍを２回ずつ選択する。１回目の選択の際のパルス（先行パルス）の幅を、２回目の選択の際のパルス（本書き込みパルス）の幅の２分の１とする。先行パルスが発生している期間中、各映像信号線ＳＬ１〜ＳＬｎには本来印加されるべき電圧に所定の電圧（プリチャージ電圧）Ｖｐが加算された電圧を印加する。各画素形成部では、先行パルスによって画素容量の予備充電が行われ、本書き込みパルスによって本充電が行われる。【選択図】図１
2007248536.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えたアクティブマトリクス型液晶表示装置の駆動回路であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
各走査信号線についての本充電期間のうち当該走査信号線以外の走査信号線についての予備充電期間と重なる重複充電期間には前記表示すべき画像を表すための電圧に所定の電圧を加算した電圧を前記複数の映像信号線に印加し、各走査信号線についての本充電期間のうち前記重複充電期間以外の期間には前記表示すべき画像を表すための電圧を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの一部の期間であって当該本充電期間の開始から所定の期間に相当することを特徴とする、駆動回路。
【請求項２】
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの開始から２分の１に相当する期間であることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記映像信号線駆動回路は、
前記表示すべき画像を表すための電圧を出力する映像信号生成部と、
前記所定の電圧を生成して、前記重複充電期間に当該所定の電圧を出力する予備充電電圧出力部と、
前記映像信号生成部から出力された前記表示すべき画像を表すための電圧と前記予備充電電圧出力部から出力された前記所定の電圧とを加算した電圧を前記複数の映像信号として前記複数の映像信号線に印加する電圧加算部と
を備えたことを特徴とする、請求項１または２に記載の駆動回路。
【請求項４】
請求項１から３のいずれか１項に記載の駆動回路を備えたことを特徴とする、アクティブマトリクス型液晶表示装置。
【請求項５】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えたアクティブマトリクス型液晶表示装置の駆動方法であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
各走査信号線についての本充電期間のうち当該走査信号線以外の走査信号線についての予備充電期間と重なる重複充電期間には前記表示すべき画像を表すための電圧に所定の電圧を加算した電圧を前記複数の映像信号線に印加し、各走査信号線についての本充電期間のうち前記重複充電期間以外の期間には前記表示すべき画像を表すための電圧を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの一部の期間であって当該本充電期間の開始から所定の期間に相当することを特徴とする、駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関し、特に、動画表示の際の応答性を高めるための駆動回路および駆動方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやテレビ受信機等のほか、携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等の携帯機器においても液晶表示装置が使用されている。このような液晶表示装置に関し、従来より、動画表示の際の画質を向上させるために、液晶の応答性を改善することが課題となっている。
【０００３】
図１５〜図１７は、従来の一般的な液晶表示装置における信号波形図である。図１５（ａ）〜（ｄ）はそれぞれ１行目から４行目の走査信号線に印加される走査信号Ｇ１〜Ｇ４の波形を示している。図１５（ａ）〜（ｄ）に示すように、走査信号Ｇ１〜Ｇ４のパルス（以下、「書き込みパルス」という。）が順次に発生している。また、この書き込みパルスは、各走査信号Ｇ１〜Ｇ４につき１フレーム期間毎に繰り返し発生している。例えば、フレーム周波数が６０Ｈｚの液晶表示装置の場合、１フレーム期間は１６．７ミリ秒となるので、各走査信号Ｇ１〜Ｇ４につき１６．７ミリ秒毎に書き込みパルスが発生している。図１６は、ライン反転駆動が行われている液晶表示装置において映像信号線に印加される駆動用映像信号Ｓの波形を示している。図１６に示すように、駆動用映像信号Ｓの電位は、１水平走査期間毎に共通電極の電位Ｖｃｏｍに対して正極性と負極性とに切り替えられている。図１７は、各走査信号Ｇ１〜Ｇｍの書き込みパルスと駆動用映像信号Ｓとの関係を説明するための信号波形図である。図１７に示すように、１水平走査期間毎に駆動用映像信号Ｓの（共通電極の電位Ｖｃｏｍを基準としたときの）極性が反転し、それに対応して走査信号Ｇ１〜Ｇｍの書き込みパルスが順次に発生している。
【０００４】
ところで、走査信号線と映像信号線との交差点に対応して設けられている任意の画素形成部に着目すると、１フレーム期間毎に駆動用映像信号Ｓの書き込みが行われている。すなわち、１フレーム期間毎に異なる電圧が液晶層に印加される。ところが、液晶は応答速度が低く、例えばノーマリブラック型の液晶表示装置においては、特に低階調電圧からの立ち上がりの際の応答速度の低さが顕著である。このため、動画表示が行われた際に十分な画質の表示画像が得られないことがある。
【０００５】
上述のような液晶の応答速度の低さに起因する動画表示の際の画質劣化を抑制する方法として、オーバーシュート駆動と呼ばれる駆動方法が知られている。オーバーシュート駆動とは、１フレーム前の入力画像信号と現フレームの入力画像信号との組み合わせに応じて、予め決められた現フレームの入力画像信号に対する階調電圧よりも高い駆動電圧あるいは予め決められた現フレームの入力画像信号に対する階調電圧よりも低い駆動電圧を液晶表示パネルに供給する駆動方式である。このオーバーシュート駆動により、目標とする階調（透過率）への到達時間の短縮が図られている。
【特許文献１】特開平１０−５４９７２号公報
【特許文献２】特開２００１−２６５２９８号公報
【特許文献３】特開２００３−２７９９２９号公報
【特許文献４】特開２００４−２４０４１０号公報
【特許文献５】特開２００４−３４８１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、携帯電話やＰＤＡなどのいわゆるモバイル機器では省電力化、小型化、低コスト化が求められている。このため、高電圧印加を必要とし、メモリ回路を備える必要のあるオーバーシュート駆動の導入は好ましくない。
【０００７】
そこで本発明は、省電力化・小型化・低コスト化を実現できる応答性の高い液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えたアクティブマトリクス型液晶表示装置の駆動回路であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
各走査信号線についての本充電期間のうち当該走査信号線以外の走査信号線についての予備充電期間と重なる重複充電期間には前記表示すべき画像を表すための電圧に所定の電圧を加算した電圧を前記複数の映像信号線に印加し、各走査信号線についての本充電期間のうち前記重複充電期間以外の期間には前記表示すべき画像を表すための電圧を前記複数の映像信号線に印加する映像信号線駆動回路とを備え、
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの一部の期間であって当該本充電期間の開始から所定の期間に相当することを特徴とする。
【０００９】
第２の発明は、第１の発明において、
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの開始から２分の１に相当する期間であることを特徴とする。
【００１０】
第３の発明は、第１または第２の発明において、
前記映像信号線駆動回路は、
前記表示すべき画像を表すための電圧を出力する映像信号生成部と、
前記所定の電圧を生成して、前記重複充電期間に当該所定の電圧を出力する予備充電電圧出力部と、
前記映像信号生成部から出力された前記表示すべき画像を表すための電圧と前記予備充電電圧出力部から出力された前記所定の電圧とを加算した電圧を前記複数の映像信号として前記複数の映像信号線に印加する電圧加算部と
を備えたことを特徴とする。
【００１１】
第４の発明は、アクティブマトリクス型液晶表示装置であって、
第１から第３の発明のいずれかの発明に係る駆動回路を備えることを特徴とする。
【００１２】
第５の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えたアクティブマトリクス型液晶表示装置の駆動方法であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
各走査信号線についての本充電期間のうち当該走査信号線以外の走査信号線についての予備充電期間と重なる重複充電期間には前記表示すべき画像を表すための電圧に所定の電圧を加算した電圧を前記複数の映像信号線に印加し、各走査信号線についての本充電期間のうち前記重複充電期間以外の期間には前記表示すべき画像を表すための電圧を前記複数の映像信号線に印加する映像信号線駆動ステップとを備え、
各走査信号線についての前記重複充電期間は、当該走査信号線以外の走査信号線についての本充電期間のうちの一部の期間であって当該本充電期間の開始から所定の期間に相当することを特徴とする。
【発明の効果】
【００１３】
上記第１の発明によれば、各走査信号線は、予備充電期間として設定された期間と本充電期間として設定された期間の２回選択される。このため、予備充電期間に液晶分子が動作を開始する。また、所定の電圧が加算されているので、より応答性が高まる。これにより、各画素形成部において本充電が行われた際に、目標とする階調に到達するまでの時間が短縮される。その結果、動画表示が行われた際の画質の劣化を抑制することができる。
【００１４】
上記第２の発明によれば、重複充電期間は本充電期間のうちの開始から２分の１に相当する期間とされる。このため、予備充電の期間を充分に確保しつつ、表示すべき画像を表すための本来の電圧が印加される本充電の期間も充分に確保することができる。これにより、動画表示が行われた際の画質の劣化をより効果的に抑制することができる。
【００１５】
上記第３の発明によれば、予備充電のための電圧は予備充電電圧出力部で生成されるところ、その電圧は一定である。また、重複充電期間には、表示すべき画像を表すための電圧に所定の電圧が単に加算された電圧が映像信号として各映像信号線に印加される。このため、従来の駆動回路を複雑化することなく簡易な構成で液晶の応答速度を速くすることができる。これにより、サイズを大きくすることなくかつ低コストで、動画表示の際の画質の劣化を抑制することのできる駆動回路を提供することができる。
【００１６】
上記第４の発明によれば、動画表示の際の画質の劣化を抑制することのできるアクティブマトリクス型液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しつつ本発明の一実施形態について説明する。
【００１８】
＜１．全体構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示部１００と、表示制御回路２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００とを備えている。表示部１００には、複数本（ｎ本）の映像信号線ＳＬ１〜ＳＬｎ（以下、「１列目〜ｎ列目の映像信号線」ともいう。）と、複数本（ｍ本）の走査信号線ＧＬ１〜ＧＬｍ（以下、「１行目〜ｍ行目の走査信号線」ともいう。）と、それら複数本の映像信号線ＳＬ１〜ＳＬｎと複数本の走査信号線ＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部が含まれている。各画素形成部は、対応する交差点を通過する走査信号線にゲート端子が接続されるとともに当該交差点を通過する映像信号線にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。
【００１９】
表示制御回路２００は、外部から送られるデータ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル映像信号ＤＶと、後述するプリチャージ（予備充電）のタイミングを制御するためのプリチャージ電圧制御信号ＰＣＴＬと、表示部１００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、第１のゲートクロック信号ＧＣＫ１、および第２のゲートクロック信号ＧＣＫ２を出力する。ソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＶ、プリチャージ電圧制御信号ＰＣＴＬ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部１００内の各画素形成部の画素容量を充電するために駆動用映像信号を各映像信号線ＳＬ１〜ＳＬｎに印加する。ゲートドライバ４００は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰと第１のゲートクロック信号ＧＣＫ１と第２のゲートクロック信号ＧＣＫ２とに基づいて、各走査信号線ＧＬ１〜ＧＬｍを順次に選択する。なお、本実施形態においては、各走査信号線ＧＬ１〜ＧＬｍは１フレーム期間内に２回ずつ選択される。
【００２０】
以上のようにして、各映像信号線ＳＬ１〜ＳＬｎに駆動用映像信号が印加され、各走査信号線ＧＬ１〜ＧＬｍに走査信号が印加されることにより、表示部１００に画像が表示される。なお、上述のように各走査信号線ＧＬ１〜ＧＬｍは１フレーム期間内に２回ずつ選択されるところ、各フレーム期間において先に走査信号線を選択するためのパルスを「先行パルス」といい、後に走査信号線を選択するためのパルスを「本書き込みパルス」という。
【００２１】
＜２．ゲートドライバの構成および動作＞
図２は、本実施形態におけるゲートドライバ４００の構成を示すブロック図である。このゲートドライバ４００は、ｍ段の第１のシフトレジスタ４１０と（ｍ＋２）段の第２のシフトレジスタ４２０とｍ個のＯＲゲート４３０とを備えている。第１のシフトレジスタ４１０にはゲートスタートパルス信号ＧＳＰと第１のゲートクロック信号ＧＣＫ１とが与えられ、第２のシフトレジスタ４２０にはゲートスタートパルス信号ＧＳＰと第２のゲートクロック信号ＧＣＫ２とが与えられる。
【００２２】
第１のシフトレジスタ４１０は、ゲートスタートパルス信号ＧＳＰと第１のゲートクロック信号ＧＣＫ１とに基づき、第１のゲートクロック信号ＧＣＫ１のパルス幅に等しいパルスを入力端から出力端まで順にシフトさせる。それに応じて、第１のシフトレジスタ４１０の１段目からｍ段目までの各段から順次に第１のゲートクロック信号ＧＣＫ１のパルス幅に等しいパルスが出力される。
【００２３】
第２のシフトレジスタ４２０は、ゲートスタートパルス信号ＧＳＰと第２のゲートクロック信号ＧＣＫ２とに基づき、第２のゲートクロック信号ＧＣＫ２のパルス幅に等しいパルスを入力端から出力端まで順にシフトさせる。それに応じて、第２のシフトレジスタ４２０の１段目から（ｍ＋２）段目までの各段から順次に第２のゲートクロック信号ＧＣＫ２のパルス幅に等しいパルスが出力される。但し、第２のシフトレジスタ４２０については１段目および２段目の出力信号は使用されない。
【００２４】
ＯＲゲート４３０は、２個の信号を受け取り、それらの論理和となる信号を出力する。具体的には、ｉ（ｉ＝１、２、・・・ｍ）個目のＯＲゲート４３０は、第１のシフトレジスタ４１０のｉ段目の出力信号と第２のシフトレジスタ４２０の（ｉ＋２）段目の出力信号とを受け取り、それらの論理和となる信号を走査信号Ｇｉとしてｉ行目の走査信号線ＧＬｉに出力する。
【００２５】
図３は、本実施形態におけるゲートドライバ４００の動作を説明するための信号波形図である。第１のシフトレジスタ４１０には第１のゲートクロック信号ＧＣＫ１が与えられ、第２のシフトレジスタ４２０には第２のゲートクロック信号ＧＣＫ２が与えられるところ、図３（ｂ）および（ｃ）に示すように、第１のゲートクロック信号ＧＣＫ１のパルス幅は第２のゲートクロック信号ＧＣＫ２のパルス幅の２分の１となっている。各フレーム期間において、ゲートスタートパルス信号ＧＳＰのパルスの発生後、第１のゲートクロック信号ＧＣＫ１のパルスが発生する都度、１行目からｍ行目の走査信号線ＧＬ１〜ＧＬｍに順次に先行パルスが発生する。一方、各フレーム期間において、ゲートスタートパルス信号ＧＳＰのパルスの発生後、第２のゲートクロック信号ＧＣＫ２のパルスが３回目以降に発生する都度、１行目からｍ行目の走査信号線ＧＬ１〜ＧＬｍに順次に本書き込みパルスが発生する。このようにして、各走査信号線ＧＬ１〜ＧＬｍにおいて、相対的に短いパルス幅の先行パルスが発生した後に相対的に長いパルス幅の本書き込みパルスが発生している。
【００２６】
＜３．ソースドライバの構成および動作＞
図４は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。このソースドライバ３００は、映像信号生成部３１０と予備充電電圧出力部としてのプリチャージ電圧出力部３２０と電圧加算部３３０とを備えている。映像信号生成部３１０にはソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとデジタル映像信号ＤＶとラッチストローブ信号ＬＳとが与えられる。プリチャージ電圧出力部３２０にはプリチャージ電圧制御信号ＰＣＴＬが与えられる。
【００２７】
映像信号生成部３１０では、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとに基づいてシフトレジスタ（不図示）の各段からパルスが出力され、そのパルスの発生するタイミングで、各映像信号線ＳＬ１〜ＳＬｎに印加すべき電圧を示すデジタル映像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル映像信号ＤＶがアナログ電圧に変換され、そのアナログ電圧に変換された映像信号が映像信号生成部３１０から出力される。プリチャージ電圧出力部３２０は、プリチャージ電圧制御信号ＰＣＴＬを受け取り、当該プリチャージ電圧制御信号ＰＣＴＬの論理レベルがハイレベルになっている期間中のみ所定の電圧（以下、「プリチャージ電圧」という。）Ｖｐを出力する。電圧加算部３３０は、映像信号生成部３１０から出力された映像信号にプリチャージ電圧出力部３２０から出力されたプリチャージ電圧Ｖｐを加算し、駆動用映像信号Ｓ１〜Ｓｎとして映像信号線ＳＬ１〜ＳＬｎに一斉に印加する。
【００２８】
図５は、本実施形態におけるソースドライバ３００の動作を説明するための信号波形図である。図５（ａ）に示すように、各水平走査期間において、前半の２分の１に相当する期間にはプリチャージ電圧制御信号ＰＣＴＬの論理レベルはハイレベルとなっており、後半の２分の１に相当する期間にはプリチャージ電圧制御信号ＰＣＴＬの論理レベルはローレベルとなっている。その結果、図５（ｂ）に示すように、各水平走査期間の前半の２分の１に相当する期間には、本来映像信号線ＳＬ１〜ＳＬｎに印加されるべき電圧にプリチャージ電圧Ｖｐが加算された電圧が映像信号線ＳＬ１〜ＳＬｎに印加される。一方、各水平走査期間の後半の２分の１に相当する期間には、本来映像信号線ＳＬ１〜ＳＬｎに印加されるべき電圧が映像信号線ＳＬ１〜ＳＬｎに印加される。
【００２９】
＜４．走査信号と駆動用映像信号との関係＞
次に、図６を参照しつつ、本実施形態における駆動方法について説明する。図６は、走査信号と駆動用映像信号との関係を説明するための信号波形図である。図６に示すように、各水平走査期間において、駆動用映像信号Ｓにプリチャージ電圧Ｖｐが加算されている期間中に先行パルスが発生している。走査信号Ｇ１の先行パルスが発生すると、１行目の走査信号線ＧＬ１と各映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられている画素形成部において、当該先行パルスが発生している期間中に画素容量Ｃｐの予備的な充電（プリチャージ）が行われる。さらに、走査信号Ｇ２の先行パルスが発生すると、２行目の走査信号線ＧＬ２と各映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられている画素形成部において、画素容量Ｃｐの予備的な充電が行われる。
【００３０】
その後、走査信号Ｇ３の先行パルスと走査信号Ｇ１の本書き込みパルスとが同じタイミングで発生する。ここで、３行目の走査信号線ＧＬ３と各映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられている画素形成部については、画素容量Ｃｐの予備的な充電が行われる。一方、１行目の走査信号線ＧＬ１と各映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられている画素形成部については、本充電が行われる。走査信号Ｇ１の本書き込みパルスが発生している期間のうちの後半の２分の１に相当する期間には、駆動用映像信号Ｓにはプリチャージ電圧Ｖｐは加算されていない。このため、本書き込みパルスが発生している期間のうちの後半の２分の１に相当する期間には、本来液晶層に印加されるべき電圧に基づいて充電が行われる。また、走査信号Ｇ１の本書き込みパルスが発生している期間のうちの前半の２分の１に相当する期間（重複充電期間）には走査信号Ｇ３の先行パルスも発生しているが、当該期間中には駆動用映像信号Ｓにプリチャージ電圧Ｖｐが加算されているので本充電に及ぼす影響も小さい。
【００３１】
＜５．効果＞
以上のように、本実施形態によれば、各走査信号線ＧＬ１〜ＧＬｍにおいて、本書き込みパルスが発生する前に先行パルスが発生して予備充電が行われる。すなわち、その先行パルスに基づいて液晶層に電圧が印加され、液晶分子が移動を開始する。そして、液晶分子の移動が開始した後に、本書き込みパルスが発生して本充電が行われる。このため、従来と比較すると、本充電が行われた際の液晶の応答速度が速く（応答時間が短く）、速やかに目標階調に到達する。これにより、動画表示が行われた際の画質の劣化が抑制される。また、本実施形態では、或る走査信号の先行パルスと別の走査信号の本書き込みパルスとが重複する期間（重複充電期間）があるが、当該期間には駆動用映像信号Ｓにプリチャージ電圧Ｖｐが加算されている。このため、より応答性が高められており、また、本充電に与える影響も小さくなっている。さらに、本実施形態によると、オーバーシュート駆動とは異なり高電圧印加のための構成やメモリ回路が不要である。このため、応答性の良い液晶表示装置を低コストで実現することができ、また、省電力化や小型化も可能である。
【００３２】
ここで、表１〜表６および図８〜図１４を参照しつつ、応答時間の測定を行った実験結果について説明する。本実験には、２５６階調（階調値が０から２５５まで）の表示が可能なノーマリブラック型の液晶表示装置を採用した。また、本実験では、図７に示すように黒表示の状態から中間調表示あるいは白表示の状態へと変化させ、応答時間（目標とする階調値の９０％に相当する階調値に到達するまでの時間）と変化後のコントラストとを測定した。目標とする階調値（目標階調値）には、６４、１２８、１９２、および２５５の４つの値（それぞれ、「階調値６４」、「階調値１２８」、「階調値１９２」、および「階調値２５５」という。）を採用した。図８は、本実験における走査信号Ｖｇと駆動用映像信号Ｖｓとの関係を説明するための信号波形図である。駆動用映像信号Ｖｓについては、８３．５マイクロ秒毎に極性を反転させている。走査信号Ｖｇについては、８３．５マイクロ秒のうちの図８に示す６６．８マイクロ秒の期間に本書き込みパルスを発生させている。また、その６６．８マイクロ秒のうちの前半の３３．４マイクロ秒の期間だけ先行パルスを発生させている。
【００３３】
表１は、プリチャージ電圧Ｖｐを階調値１９２の階調電圧（２．９１Ｖ）としたときの実験結果を示している。
【表１】
2007248536.tif 000003
表１において、「プリチャージタイミング」と記載されている列には、「先行パルスを本書き込みパルスの何秒前に発生させたか」を示している。また、「Ｖ０−Ｖ６４」と記載されている列には、階調値０から階調値６４へと変化させたときの応答時間を示している。すなわち、「Ｖ０−Ｖ６４」のうち「Ｖ０」は階調を変化させる前の階調値を意味し、「Ｖ６４」は目標階調値を意味している。「ＣＲ」と記載されている列には、階調値を変化させた後のコントラストを示している。なお、「プリチャージタイミング」が「０μｓｅｃ（無し）」と記載されている行には、プリチャージをしなかったときの応答時間を示している。
【００３４】
表１より、例えば、先行パルスを本書き込みパルスの「１．６７ミリ秒前」に発生させ、かつ、目標階調値を「１９２」としたときには、応答時間が「８６ミリ秒」であることが把握される。また、例えば、先行パルスを本書き込みパルスの「３．３４ミリ秒前」に発生させたときには、変化後のコントラストが「２３４」であることが把握される。
【００３５】
図９は、上記表１に示した結果をグラフとして表したものである。図９に示すように、本実施形態に係るプリチャージ（予備充電）を行うことにより、いずれの目標階調値についても応答時間が短縮していることが把握される。また、プリチャージを発生させるタイミングを早くするほど応答時間が短縮していることが把握される。
【００３６】
表２は、プリチャージ電圧Ｖｐを階調値１９２の階調電圧（２．９１Ｖ）としたときの応答時間の改善効果を示している。
【表２】
2007248536.tif 000004
表２より、例えば、先行パルスを本書き込みパルスの「５．０１ミリ秒前」に発生させ、かつ、目標階調値を「１２８」としたときには、プリチャージをしなかったときよりも応答時間が「４０パーセント」短縮されたことが把握される。
【００３７】
図１０は、上記表２に示した結果をグラフとして表したものである。図１０に示すように、従来応答速度が遅かった（応答時間が長かった）低階調値間の変化について応答時間の改善効果が顕著なことが把握される。また、プリチャージを発生させるタイミングを早くするほど応答時間の改善効果が顕著なことが把握される。
【００３８】
表３は、プリチャージ電圧Ｖｐを階調値２２４の階調電圧（３．２７Ｖ）としたときの実験結果を示している。
【表３】
2007248536.tif 000005
図１１は、上記表３に示した結果をグラフとして表したものである。表４は、プリチャージ電圧Ｖｐを階調値２２４の階調電圧（３．２７Ｖ）としたときの応答時間の改善効果を示している。
【表４】
2007248536.tif 000006
【００３９】
図１２は、上記表４に示した結果をグラフとして表したものである。
【００４０】
表５は、プリチャージ電圧Ｖｐを階調値２５５の階調電圧（４．４０Ｖ）としたときの実験結果を示している。
【表５】
2007248536.tif 000007
【００４１】
図１３は、上記表５に示した結果をグラフとして表したものである。表６は、プリチャージ電圧Ｖｐを階調値２５５の階調電圧（４．４０Ｖ）としたときの応答時間の改善効果を示している。
【表６】
2007248536.tif 000008
【００４２】
図１４は、上記表６に示した結果をグラフとして表したものである。
【００４３】
以上の実験結果より、本実施形態に係るプリチャージを行うことによって、目標階調値やプリチャージタイミングにかかわらず応答時間が短縮されることが把握される。すなわち、目標階調値やプリチャージタイミングにかかわらず応答時間（応答速度）が改善されている。但し、改善効果の程度については、条件に応じて以下のような違いが見られる。
【００４４】
プリチャージタイミングを同じにした場合には、プリチャージ電圧Ｖｐが大きいほど応答時間が短くなることが把握される。例えば、プリチャージタイミングを「１．６７ｍｓｅｃ」としたときの実験結果に着目すると、いずれの目標階調値についても、プリチャージ電圧を「４．４０Ｖ」としたときの応答時間が最も短く、プリチャージ電圧を「２．９１Ｖ」としたときの応答時間が最も長くなっている。従って、プリチャージ電圧Ｖｐを大きくすることにより応答時間の改善効果を高めることができる。
【００４５】
また、プリチャージ電圧Ｖｐを同じにした場合には、プリチャージを発生させるタイミングが早いほど応答時間が短くなることが把握される。例えば、プリチャージ電圧Ｖｐを「３．２７Ｖ」としたときの実験結果（プリチャージをしなかったときの結果を除く）に着目すると、いずれの目標階調値についても、プリチャージタイミングを「３．３４ｍｓｅｃ」としたときの応答時間が最も短く、プリチャージタイミングを「５０１μｓｅｃ」としたときの応答時間が最も長くなっている。従って、プリチャージを発生させるタイミングを早くすることにより応答時間の改善効果を高めることができる。但し、コントラストに着目すると、プリチャージを発生させるタイミングを早くするほど低下していることが把握される。
【００４６】
さらに、いずれのプリチャージ電圧Ｖｐについても、目標階調値が低いほど応答時間の改善効果が高いことが把握される。例えば、プリチャージ電圧Ｖｐを「４．４０Ｖ」としたきの実験結果（プリチャージをしなかったときの結果を除く）に着目すると、いずれのプリチャージタイミングについても、目標階調値を「６４」としたときの改善効果が最も高く、目標階調値を「２５５」としたときの改善効果が最も低くなっている。従って、従来応答時間が長かった低階調値間の変化について、効果的に応答時間の改善がなされていることが把握される。
【００４７】
＜６．その他＞
上記実施形態では、各走査信号線ＧＬ１〜ＧＬｍにおいて先行パルスは本書き込みパルスの２水平走査期間前に発生するものとして説明しているが、本発明はこれに限定されない。上記実験結果からも把握されるように、先行パルスの発生するタイミングを時間的に早くすることによって、液晶の応答速度は改善されるがコントラストは低下する。このため、装置に要求される仕様や装置の使用目的等に応じて先行パルスの発生するタイミングを決定すれば良い。例えば、本書き込みパルスの１水平走査期間前に先行パルスを発生させるようにしても良いし、本書き込みパルスの３水平走査期間前に先行パルスを発生させるようにしても良い。
【００４８】
また、ゲートドライバ４００やソースドライバ３００の構成は、上記実施形態に示した構成には限定されない。ゲートドライバ４００については、図３（ｄ）〜（ｇ）に示したような走査信号が出力される構成であれば良い。ソースドライバ３００については、図５（ｂ）に示したような駆動用映像信号が出力される構成であれば良い。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図２】上記実施形態において、ゲートドライバの構成を示すブロック図である。
【図３】上記実施形態において、ゲートドライバの動作を説明するための信号波形図である。
【図４】上記実施形態において、ソースドライバの構成を示すブロック図である。
【図５】上記実施形態において、ソースドライバの動作を説明するための信号波形図である。
【図６】上記実施形態において、走査信号と駆動用映像信号との関係を示す信号波形図である。
【図７】上記実施形態において、実験方法を説明するための信号波形図である。
【図８】上記実施形態において、実験の際の走査信号と駆動用映像信号との関係を説明するための信号波形図である。
【図９】上記実施形態において、プリチャージ電圧を階調値１９２の階調電圧としたときの実験結果をグラフとして表した図である。
【図１０】上記実施形態において、プリチャージ電圧を階調値１９２の階調電圧としたときの応答速度の改善効果をグラフとして表した図である。
【図１１】上記実施形態において、プリチャージ電圧を階調値２２４の階調電圧としたときの実験結果をグラフとして表した図である。
【図１２】上記実施形態において、プリチャージ電圧を階調値２２４の階調電圧としたときの応答速度の改善効果をグラフとして表した図である。
【図１３】上記実施形態において、プリチャージ電圧を階調値２５５の階調電圧としたときの実験結果をグラフとして表した図である。
【図１４】上記実施形態において、プリチャージ電圧を階調値２５５の階調電圧としたときの応答速度の改善効果をグラフとして表した図である。
【図１５】従来例における走査信号の信号波形図である。
【図１６】従来例における映像信号の信号波形図である。
【図１７】従来例において、走査信号と駆動用映像信号との関係を説明するための信号波形図である。
【符号の説明】
【００５０】
１００…表示部
２００…表示制御回路
３００…ソースドライバ
３１０…映像信号生成部
３２０…プリチャージ電圧出力部
３３０…電圧加算部
４００…ゲートドライバ
４１０…第１のシフトレジスタ
４２０…第２のシフトレジスタ
４３０…ＯＲゲート
ＧＣＫ１…第１のゲートクロック信号
ＧＣＫ２…第２のゲートクロック信号
ＧＬ１〜ＧＬｍ…走査信号線
ＧＳＰ…ゲートスタートパルス信号
ＰＣＴＬ…プリチャージ電圧制御信号
ＳＬ１〜ＳＬｎ…映像信号線
Ｖｐ…プリチャージ電圧
【図１】
2007248536.tif 000009
【図２】
2007248536.tif 000010
【図３】
2007248536.tif 000011
【図４】
2007248536.tif 000012
【図５】
2007248536.tif 000013
【図６】
2007248536.tif 000014
【図７】
2007248536.tif 000015
【図８】
2007248536.tif 000016
【図９】
2007248536.tif 000017
【図１０】
2007248536.tif 000018
【図１１】
2007248536.tif 000019
【図１２】
2007248536.tif 000020
【図１３】
2007248536.tif 000021
【図１４】
2007248536.tif 000022
【図１５】
2007248536.tif 000023
【図１６】
2007248536.tif 000024
【図１７】
2007248536.tif 000025