(57)【要約】【課題】基準周波数発振器ＤＣＸＯの発振出力信号をレベル変換器Ｌｅｖ＿Ｃｏｎｖによりレベル変換する際に発生するＤＣＸＯの発振出力信号の高調波成分によるＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号の近傍への漏れ込みによる影響を低減すること。【解決手段】レベル変換器Ｌｅｖ＿ＣｏｎｖはＤＣＸＯの発振出力信号をレベル変換して、レベル変換信号をＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数を制御するＰＬＬ・フラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈの位相比較器ＰＤＣに供給する。このＬｅｖ＿Ｃｏｎｖは、基準周波数発振器ＤＣＸＯの基準周波数信号を増幅する自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐを含む。自己バイアス型電圧増幅器は、結合容量Ｃ１、増幅トランジスタＱｎ５、負荷Ｑｐ５、バイアス素子Ｒ１を含み、外部電源電圧Ｖｄｄ＿ｅｘｔが変動しても、高調波成分のレベル変動を抑制する。【選択図】図１０
2007259122.tif 000002
【特許請求の範囲】
【請求項１】
基準発振周波数の基準周波数信号を生成する基準周波数発振器と、前記基準周波数発振器から形成された前記基準周波数信号が一方の入力端子に供給される位相比較器と、前記位相比較器の出力に応答するＲＦ電圧制御発振器と、前記ＲＦ電圧制御発振器の出力端子と前記位相比較器の他方の入力端子との間に接続された分周器とを含むことにより周波数シンセサイザを構成するＰＬＬ回路と、
ＲＦ通信のＲＦ送信信号のためのＲＦ送信周波数信号を生成するＲＦ送信用電圧制御発振器と、
前記基準周波数発振器の前記基準周波数信号の発振出力信号の振幅レベルを前記ＰＬＬ回路の前記位相比較器の入力振幅レベルに変換するレベル変換器とを具備して、
前記ＲＦ送信用電圧制御発振器から生成される前記ＲＦ送信周波数信号のＲＦ送信周波数が前記ＰＬＬ回路の前記ＲＦ電圧制御発振器から生成されるＲＦ発振出力信号の発振周波数に応答して設定され、
前記レベル変換器は、前記基準周波数発振器の前記基準周波数信号を増幅する電圧増幅器を含み、
前記電圧増幅器は、前記基準周波数発振器の前記基準周波数信号が一端に供給される結合容量と、入力電極が前記結合容量の他端に接続され出力電極に負荷を介して動作電圧が供給される増幅トランジスタと、前記増幅トランジスタの前記出力電極と前記入力電極との間に接続されたバイアス素子とを含む自己バイアス型電圧増幅器の回路形態で構成されている通信用半導体集積回路。
【請求項２】
前記増幅トランジスタと前記負荷とは反対導電型のトランジスタである請求項１に記載の通信用半導体集積回路。
【請求項３】
前記増幅トランジスタと前記負荷とはそれぞれＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタである請求項１に記載の通信用半導体集積回路。
【請求項４】
前記周波数シンセサイザを構成する前記ＰＬＬ回路は前記分周器の分周比が周期的に所定値から前記所定値の変更値に変更されることにより平均分周比が整数と分数とを含むフラクショナルＰＬＬ回路である請求項１に記載の通信用半導体集積回路。
【請求項５】
前記フラクショナルＰＬＬ回路は前記平均分周比の前記小数を計算するためのΣΔ変調器を含む請求項４に記載の通信用半導体集積回路。
【請求項６】
前記ΣΔ変調器は１次ΣΔ変調器を複数多段としたＭＡＳＨ型である請求項５に記載の通信用半導体集積回路。
【請求項７】
前記ＭＡＳＨ型の前記ΣΔ変調器にはディジタル微分器を介してディザー回路からの擬似ランダム雑音が供給される請求項７に記載の通信用半導体集積回路。
【請求項８】
前記周波数シンセサイザを構成する前記ＰＬＬ回路は、前記ＲＦ電圧制御発振器から生成される前記発振周波数の前記ＲＦ発振出力信号を分周することにより中間周波数信号を生成する中間周波数分周器を含み、
前記半導体集積回路は、前記中間周波数分周器から生成される前記中間周波数信号と送信ベースバンド信号とから中間周波送信信号を形成する送信ミキサーと、送信系オフセットＰＬＬ回路と、前記ＲＦ電圧制御発振器から生成される前記発振周波数の前記ＲＦ発振出力信号を分周することにより分周ＲＦ周波数信号を生成するＲＦ分周器とを含み、
前記送信系オフセットＰＬＬ回路は、前記送信ミキサーから生成される前記中間周波送信信号が一方の入力端子に供給される位相比較器と、前記位相比較器の出力に応答する前記ＲＦ送信用電圧制御発振器と、前記ＲＦ送信用電圧制御発振器から生成される前記ＲＦ送信周波数の前記ＲＦ送信周波数信号が一方の入力端子に供給され前記ＲＦ分周器から生成される前記分周ＲＦ周波数信号が他方の入力端子に供給される位相制御帰還用周波数ダウンミキサーとを含み、前記位相制御帰還用周波数ダウンミキサーの出力信号は前記位相比較器の他方の入力端子に供給され、
前記レベル変換器でのレベル変換に際して生成される前記基準周波数信号の高調波信号成分と前記ＲＦ送信周波数の前記ＲＦ送信周波数信号に関係して前記レベル変換器へ漏れ込んだ高周波信号成分との前記レベル変換器でのミキシングに起因する漏洩スプリアス信号のレベルが前記ＲＦ送信周波数の近傍周波数でＧＭＳＫの規格を満足するように、前記レベル変換器での前記レベル変換に際して生成される前記高調波信号成分のレベルが前記レベル変換器の前記自己バイアス型電圧増幅器により抑圧されている請求項１から請求項７のいずれかに記載の通信用半導体集積回路。
【請求項９】
ＲＦ受信信号アナログ信号処理回路を含み、
前記ＲＦ受信信号アナログ信号処理回路は、ＲＦ受信信号を増幅するローノイズアンプと、前記ローノイズアンプによって生成されたＲＦ増幅受信出力信号が供給されることによって受信ベースバンド信号を生成する受信ミキサーとを含み、
前記周波数シンセサイザを構成する前記ＰＬＬ回路は、前記ＲＦ電圧制御発振器から生成される前記発振周波数の前記ＲＦ発振出力信号を分周することにより前記受信ミキサーへ供給するＲＦキャリア信号を形成する第１分周器と、前記第１分周器の出力信号を分周する第２分周器とを含み、
前記半導体集積回路がＧＳＭ８５０ＭＨｚの周波数帯域もしくはＧＳＭ９００ＭＨｚの周波数帯域の前記ＲＦ受信信号を受信する場合には、前記第１分周器から生成された分周出力信号が前記ＲＦキャリア信号として前記受信ミキサーへ伝達されることにより、前記受信ミキサーから前記ＧＳＭ８５０ＭＨｚの前記周波数帯域もしくは前記ＧＳＭ９００ＭＨｚの前記周波数帯域の前記ＲＦ受信信号から周波数変換された受信ベースバンド信号が生成され、
前記半導体集積回路がＤＣＳ１８００ＭＨｚの周波数帯域もしくはＰＣＳ１９００ＭＨｚの周波数帯域の前記ＲＦ受信信号を受信する場合には、前記ＲＦ電圧制御発振器から生成される前記発振周波数の前記ＲＦ発振出力信号が前記ＲＦキャリア信号として前記受信ミキサーへ伝達されることにより、前記ＤＣＳ１８００ＭＨｚの前記周波数帯域もしくは前記ＰＣＳ１９００ＭＨｚの前記周波数帯域の前記ＲＦ受信信号から周波数変換された受信ベースバンド信号が生成され、
前記半導体集積回路がＧＳＭ８５０ＭＨｚの周波数帯域もしくはＧＳＭ９００ＭＨｚの周波数帯域の前記ＲＦ送信周波数信号を形成する場合には、前記送信ミキサーにより前記中間周波数信号と送信ベースバンド信号とから前記中間周波送信信号が形成され、前記ＲＦ分周器として前記第１分周器と前記第２分周器とが動作することにより、前記第２分周器の分周出力信号が前記送信系オフセットＰＬＬ回路の前記位相制御帰還用周波数ダウンミキサーの前記他方の入力端子に前記分周ＲＦ周波数信号として伝達され、前記送信系オフセットＰＬＬ回路にて前記中間周波送信信号が前記ＧＳＭ８５０ＭＨｚの前記周波数帯域もしくは前記ＧＳＭ９００ＭＨｚの前記周波数帯域の前記ＲＦ送信周波数信号へ周波数変換され、
前記半導体集積回路がＤＣＳ１８００ＭＨｚの周波数帯域もしくはＰＣＳ１９００ＭＨｚの周波数帯域の前記ＲＦ送信周波数信号を形成する場合には、前記送信ミキサーにより前記中間周波数信号と送信ベースバンド信号とから前記中間周波送信信号が形成され、前記ＲＦ分周器として前記第１分周器が動作することにより、前記第１分周器の分周出力信号が前記送信系オフセットＰＬＬ回路の前記位相制御帰還用周波数ダウンミキサーの前記他方の入力端子に前記分周ＲＦ周波数信号として伝達され、前記送信系オフセットＰＬＬ回路にて前記中間周波送信信号が前記ＤＣＳ１８００ＭＨｚの前記周波数帯域もしくは前記ＰＣＳ１９００ＭＨｚの前記周波数帯域の前記ＲＦ送信周波数信号へ周波数変換される請求項８に記載の通信用半導体集積回路。
【請求項１０】
前記通信用半導体集積回路は、ＥＤＧＥ方式に対応するためのポーラループ方式で構成され、前記送信系オフセットＰＬＬ回路は前記ポーラループ方式の位相変調のための位相ループと前記ポーラループ方式の振幅ループとを含み、前記送信系オフセットＰＬＬ回路の前記位相比較器と前記ＲＦ送信用電圧制御発振器と前記位相制御帰還用周波数ダウンミキサーとは前記位相ループを構成する請求項９に記載の通信用半導体集積回路。
【請求項１１】
前記ＲＦ電圧制御発振器から生成される前記発振周波数の前記ＲＦ発振出力信号に応答して送信ベースバンド信号からＲＦ送信信号を形成する送信ミキサーと、送信系ＰＬＬ回路とを含み、
前記送信系ＰＬＬ回路は、前記送信ミキサーから生成される前記ＲＦ送信信号が一方の入力端子に供給される位相比較器と、前記位相比較器の出力に応答する前記ＲＦ送信用電圧制御発振器とを含み、
前記ＲＦ送信用電圧制御発振器から生成される前記ＲＦ発振出力信号が前記位相比較器の他方の入力端子に帰還されることによって、前記ＲＦ送信用電圧制御発振器から生成される前記ＲＦ発振出力信号の位相が前記送信ミキサーから生成される前記ＲＦ送信信号の位相により制御されて、前記送信ミキサーと前記送信系ＰＬＬ回路とによって周波数ダイレクトアップコンバージョン方式で前記送信ベースバンド信号から前記ＲＦ発振出力信号が形成され、
前記レベル変換器でのレベル変換に際して生成される前記基準周波数信号の高調波信号成分と前記ＲＦ送信周波数の前記ＲＦ送信周波数信号に関係して前記レベル変換器へ漏れ込んだ高周波信号成分との前記レベル変換器でのミキシングに起因する漏洩スプリアス信号のレベルが前記ＲＦ送信周波数の近傍周波数でＧＭＳＫの規格を満足するように、前記レベル変換器での前記レベル変換に際して生成される前記高調波信号成分のレベルが前記レベル変換器の前記自己バイアス型電圧増幅器により抑圧されている請求項１から請求項７のいずれかに記載の通信用半導体集積回路。
【請求項１２】
前記通信用半導体集積回路は、ＥＤＧＥ方式に対応するためのポーラループ方式で構成され、
前記送信系ＰＬＬ回路は前記ポーラループ方式の位相変調のための位相ループと前記ポーラループ方式の振幅ループとを含み、前記送信系ＰＬＬ回路の前記位相比較器と前記ＲＦ送信用電圧制御発振器とは前記位相ループを構成する請求項１１に記載の通信用半導体集積回路。
【請求項１３】
外部電源電圧が供給されることにより内部電源電圧を生成する電圧レギュレータを更に含み、
前記外部電源電圧により前記周波数シンセサイザを構成する前記ＰＬＬ回路の前記位相比較器と前記ＲＦ電圧制御発振器とが動作する一方、前記電圧レギュレータから生成される前記内部電源電圧により前記周波数シンセサイザを構成する前記ＰＬＬ回路の前記基準周波数発振器が動作して、
前記レベル変換器は、前記内部電源電圧により動作する前記基準周波数発振器の前記基準周波数信号の前記発振出力信号の前記振幅レベルを前記外部電源電圧で動作する前記位相比較器の前記入力振幅レベルに変換する請求項１から請求項１２のいずれかに記載の通信用半導体集積回路。
【請求項１４】
前記レベル変換器は、前記基準周波数発振器の前記基準周波数信号の互いに逆位相のダブルエンド信号が供給されることによりシングルエンド出力信号を出力するダブル・シングル信号変換器を更に含み、前記ダブル・シングル信号変換器から出力された前記シングルエンド出力信号が前記自己バイアス型電圧増幅器の前記結合容量の前記一端に供給される請求項１から請求項１２のいずれかに記載の通信用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路を具備する通信用半導体集積回路に関し、特に、分周比が整数だけでなく分数（小数）を含むフラクショナルＰＬＬ回路もしくはフラクショナルシンサセイザに有益な技術に関する。
【背景技術】
【０００２】
分周比が整数のみの一般的なＰＬＬ回路ではロックド・ループの周波数解像度は基準周波数ｆＲＥＦとなるので、精密な周波数解像度は小さな基準周波数ｆＲＥＦを必要とし、従って小さなループ周波数帯域となる。狭ループ周波数帯域は長いスイッチング時間となるので望ましくなく、ＰＬＬ回路の電圧制御発振器（ＶＣＯ）の位相雑音の抑圧が不十分でＰＬＬ回路外部からの雑音の影響を受けやすい。
【０００３】
下記の非特許文献１によれば、フラクショナルシンセサイザは基準周波数ｆＲＥＦよりも精密な周波数解像度を持つために開発され、フラクショナルＮ分周器では分周比は周期的にＮからＮ＋１に変更され、結果的に平均分周比はＮよりも（Ｎ＋１）分周のデューティー比分増加する。累積加算器（アキュムレータ）からのオーバーフローは、瞬時の分周比を変調するために使用される。
【０００４】
このようにフラクショナルＰＬＬ回路は、ＰＬＬ回路の負帰還ループ中の分周器の分周比Ｎが整数だけでなく分数（小数）を含む有理数である。このフラクショナルＮ分周によって、与えられたチャンネルスペーシングに対する広いループ帯域は高速・セットリングタイムを可能とし、電圧制御発振器に要求される位相ノイズ要求も低くなると下記の非特許文献２に記載されている。また、この非特許文献１には、１次ΔΣ変調器（ΣΔ変調器とも呼ばれる）の累積加算器（アキュムレータ）に関係した分周比がｎ／ｎ＋１の二重係数分周器（Ｄｕａｌ  Ｍｏｄｕｌｕｓ  Ｄｉｖｉｄｅｒ）が記載されている。累積加算器のオーバーフローの条件がｎ＋１への分周へのシフトに使用されている。さらに、この非特許文献２には、フラクショナルＮ分周に高次ΔΣ変調による高次ノイズシェービング技術によりフラクショナルＮ周波数合成でのスプリアス出力周波数も低減すると報告されている。
さらに、下記の非特許文献３には、１次ΣΔ変調器を複数多段としたＭＡＳＨ(Multistage noise Shaping Technique)を用いたフラクショナルＮ周波数シンサセイザが報告されている。
【０００５】
【非特許文献１】Ｂｒｉａｎ  Ｍｉｌｌｅｒ  ａｎｄ  Ｒｏｂｅｒｔ  Ｊ．  Ｃｏｎｌｅｙ  ”Ａ  Ｍｕｌｔｉｐｌｅ  Ｍｏｄｕｌａｔｏｒ  Ｆｒａｃｔｉｏｎａｌ  Ｄｉｖｉｄｅｒ”，  ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＩＮＳＴＲＵＭＥＮＴＡＴＩＯＮ  ＡＮＤ  ＭＥＡＳＵＲＥＭＥＮＴ，  ＶＯＬ．４０．ＮＯ．３．ＪＵＮＥ  １９９１．ＰＰ．５７８−５８３．
【非特許文献２】Ｔｏｍ  Ａ．Ｄ．Ｒｉｌｅｙ  ｅｔ  ａｌ“Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｉｏｎ  ｉｎ  Ｆｒａｃｔｉｏｎａｌ−Ｎ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｓ”，  ＩＥＥＥ  ＪＯＵＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．２８．ＮＯ．５．ＭＡＹ  １９９３．ＰＰ．５５３−５５９．
【非特許文献３】Ａ．Ｅ．Ｈｕｓｓｅｉｎ  ａｎｄ  Ｍ．Ｉ．Ｅｌｍａｓｒｙ  “Ａ  ＦＲＡＣＴＩＯＮＡＬ−Ｎ  ＦＲＥＱＵＥＮＣＹ  ＳＹＮＴＨＥＳＩＺＥＲ  ＦＯＲ  ＷＩＲＥＬＥＳＳ  ＣＯＭＭＵＮＩＣＡＴＩＯＮＳ”，  ２００２  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，ＰＰ．ＩＶ−５１３−ＩＶ−５１６．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明に先立って、本発明者等は、ＧＳＭ方式の通信に対応するＲＦ  ＩＣの開発に従事した。
【０００７】
ＧＳＭ方式(Global System for Mobile Communication)は、ＴＤＭＡ方式のひとつとして、位相変調のみを使用するＧＭＳＫ(Gaussian minimum Shift Keying)変調を行う通信方式である。尚、ＴＤＭＡは、Time-Division Multiple Accessの略称である。このＴＤＭＡ方式では、携帯電話端末機器の複数のタイムスロットのそれぞれのタイムスロットを、アイドル状態と、基地局からの受信動作と、前記基地局への送信動作とのいずれかに設定可能である。このＧＳＭ方式と比較して、通信データ転送レートを改善する方式も知られている。この改善方式として、位相変調とともに振幅変調を使用するＥＤＧＥ（Enhanced Data for GSM Evolution; Enhanced Data for GPRS）方式も最近注目されている。尚、ＧＰＲＳはＧｅｎｒａｌ  Ｐａｃｋｅｔ  Ｒａｄｉｏ  Ｓｅｒｖｉｃｅの略称である。
【０００８】
このＲＦ  ＩＣのフラクショナルＰＬＬ回路では、水晶振動子とベースバンドＬＳＩからの自動周波数制御（ＡＦＣ）信号とにより安定で正確な基準信号を生成する基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦをベースにＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯを生成する。最近のＧＳＭ通信方式に対応するＲＦ  ＩＣは、ＧＳＭ８５０ＭＨｚ、ＧＳＭ９００ＭＨｚ、ＤＣＳ１８００ＭＨｚ、ＰＣＳ１９００ＭＨｚの４つの周波数帯に対応するように構成されている。従って、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯも、この４つのマルチ周波数バンドに対応しなければならない。ＲＦ  ＩＣの基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦは数十ＭＨｚのオーダーの比較的低い周波数であるのに対して、複数のマルチ周波数バンドに対応するＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯは数ＧＨｚのオーダーの比較的高い周波数となる。このように、基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦと比較すると、ＲＦ送信用電圧制御発振器ＴＸＶＣＯからの発振周波数ｆＴＸＶＣＯは遥かに高い周波数となる。このように、ＲＦ  ＩＣのフラクショナルＰＬＬ回路は、基準周波数発振器ＤＣＸＯの数十ＭＨｚのオーダーの基準発振周波数ｆＲＥＦをフラクショナルＮ分周比の逆数である周波数逓倍比による周波数逓倍を行うことにより、数ＧＨｚのオーダーのＲＦ送信用電圧制御発振器ＴＸＶＣＯの基準発振周波数ｆＴＸＶＣＯを生成する。
【０００９】
一方、ＲＦ  ＩＣには２．７ボルト〜３．０ボルトの変動幅の外部電源電圧が供給されるので、基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦが外部電源電圧変動によって変動しないようにしなければならない。このため、変動する外部電源電圧をオンチップ電圧レギュレータに供給して、オンチップ電圧レギュレータから例えば略２．２ボルトの安定な値に維持された内部安定化電源電圧を生成して、この略２．２ボルトの内部安定化電源電圧を基準周波数発振器ＤＣＸＯに供給することになる。基準周波数発振器ＤＣＸＯに安定な値に維持された内部安定化電源電圧を供給すれば、基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦは外部電源電圧変動によって変動せず、数十ＭＨｚのオーダーの安定な基準発振周波数ｆＲＥＦとなる。従って、ＲＦ  ＩＣのフラクショナルＰＬＬ回路とＲＦ送信用電圧制御発振器ＴＸＶＣＯとはオンチップ電圧レギュレータからの内部安定化電源電圧を供給しなくても、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯはフラクショナルＮ分周比の逆数である周波数逓倍比でフラクショナルＰＬＬ回路によって安定に維持されることができる。また、ＲＦ  ＩＣの受信系信号処理サブユニットでのＲＦ受信信号からベースバンド受信信号への周波数ダウンコンバージョンとＲＦ  ＩＣの送信系信号処理サブユニットでのベースバンド送信信号から中間周波数送信信号もしくはＲＦ送信信号への周波数アップコンバージョンとに使用するＲＦキャリア信号を生成するためのＲＦ電圧制御発振器ＲＦＶＣＯを、フラクショナルＰＬＬ回路が含むことになる。このフラクショナルＰＬＬ回路のＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数がフラクショナル分周により設定されることにより、最終的にＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数が設定される。
【００１０】
ところで、基準周波数発振器ＤＣＸＯには２．７ボルト〜３．０ボルトの外部電源電圧よりも低い２．２ボルトの内部安定化電源電圧が供給されるので、基準周波数発振器ＤＣＸＯの発振出力電圧振幅も２．２ボルトの低電圧となる。一方、ＲＦ  ＩＣのフラクショナルＰＬＬ回路は、２．７ボルト〜３．０ボルトの変動幅の高電圧の外部電源電圧で動作する。従って、基準周波数発振器ＤＣＸＯの２．２ボルトの低電圧の発振電圧信号を２．７ボルト〜３．０ボルトの高電圧にレベル変換器により昇圧して、ＲＦ  ＩＣのフラクショナルＰＬＬ回路の位相比較器へ供給する必要がある。しかし、本発明に先立った本発明者等によるＧＳＭ方式に対応するＲＦ  ＩＣの開発の途中で、下記のようなスプリアス信号（不要妨害信号）の発生に遭遇した。
【００１１】
すなわち、上記のレベル変換器は基準周波数発振器ＤＣＸＯの２．２ボルトの低電圧の発振電圧信号を２．７ボルト〜３．０ボルトの高電圧にレベル変換して、レベル変換された基準周波数発振器ＤＣＸＯの基準周波数情報をフラクショナルＰＬＬ回路の位相比較器の一方の入力端子に供給する。またフラクショナルＰＬＬ回路の位相比較器の他方の入力端子にはＲＦ電圧制御発振器ＲＦＶＣＯの発振出力信号が供給されたフラクショナル分周器からの帰還信号が供給されることにより、ＲＦ電圧制御発振器ＲＦＶＣＯの出力信号の周波数は基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦとフラクショナル分周器の分周比とにより設定される。しかし、レベル変換器は基準周波数発振器ＤＣＸＯの発振出力電圧振幅をレベル変換するに際して、基準周波数発振器ＤＣＸＯの基準発振周波数の２６ＭＨｚの基本周波数成分を生成するだけではなく、２６ＭＨｚの高調波成分も同時に生成する。この高調波成分に起因して、スプリアス信号（不要妨害信号）が、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号の近傍の周波数成分に漏れ込むことになる。この漏洩スプリアス信号成分は、最終的にはＲＦ  ＩＣの送信系信号処理サブユニットの出力に接続されたＲＦ電力増幅器によって電力増幅された後、携帯電話端末機器のアンテナから隣接妨害信号として送信されることが明らかとされた。
【００１２】
このスプリアス信号の漏洩は、周波数シンサセイザが整数のみの分周器から分周比が整数だけでなく小数を含む有理数の分周比を持つフラクショナル分周器を有するフラクショナルＰＬＬ回路を採用することによって、高速のセットリングタイムを可能とする広ループ帯域となったことに大きく起因している。また、このスプリアス信号の漏洩は、ＲＦ  ＩＣの超高集積密度のデバイス・プロセス技術にも、副次的に起因している。
【００１３】
従って、本発明は、上記のような本発明者等による検討結果を基にしてなされたものである。従って、本発明の目的とするところは、基準周波数発振器の発振出力信号をＰＬＬ回路の位相比較器に供給することによって基準周波数発振器の基準周波数とＰＬＬ回路の分周器の分周比とによってＲＦ送信用電圧制御発振器の発振周波数を制御する際に、基準周波数発振器の発振出力信号をレベル変換器によりレベル変換する際に発生する基準周波数発振器の発振出力信号の高調波成分によるＲＦ送信用電圧制御発振器の発振出力信号の近傍への漏れ込みによる影響を低減することにある。尚、基準周波数発振器は外部電源電圧が供給されるオンチップ電圧レギュレータからの内部安定化電源電圧が供給されることにより、基準周波数発振器の発振出力信号の振幅レベルは比較的低い。一方、ＰＬＬ回路の位相比較器等の回路は外部電源電圧から直接供給されるものであり、位相比較器の入力に供給される入力振幅レベルは比較的高い必要がある。レベル変換器は、基準周波数発振器の発振出力信号の比較的低い振幅レベルを位相比較器の比較的高い入力振幅レベルに振幅レベル変換を行う。
【００１４】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１６】
すなわち、本発明のひとつの形態による通信用半導体集積回路は、基準発振周波数（ｆＲＥＦ）の基準周波数信号を生成する基準周波数発振器（ＤＣＸＯ）と、前記基準周波数発振器（ＤＣＸＯ）から形成された前記基準周波数信号が一方の入力端子に供給される位相比較器（ＰＤＣ）と、前記位相比較器（ＰＤＣ）の出力に応答するＲＦ電圧制御発振器（ＲＦＶＣＯ）と、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）の出力端子と前記位相比較器（ＰＤＣ）の他方の入力端子との間に接続された分周器（ＤＩＶ）とを含むことにより周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成するＰＬＬ回路と、ＲＦ通信のＲＦ送信信号のためのＲＦ送信周波数信号を生成するＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）と、前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号の発振出力信号の振幅レベルを前記ＰＬＬ回路の前記位相比較器（ＰＤＣ）の入力振幅レベルに変換するレベル変換器（Ｌｅｖ＿Ｃｏｎｖ）とを具備する（図４参照）。
【００１７】
前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数信号のＲＦ送信周波数（ｆＴＸＶＣＯ）が前記ＰＬＬ回路の前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成されるＲＦ発振出力信号の発振周波数（ｆＲＦＶＣＯ）に応答して設定される。
【００１８】
前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）は、前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号を増幅する電圧増幅器を含む。
【００１９】
前記電圧増幅器は、前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号が一端に供給される結合容量（Ｃ１）と、入力電極が前記結合容量（Ｃ１）の他端に接続され出力電極に負荷（Ｑｐ５）を介して動作電圧（Ｖｄｄ＿ｅｘｔ）が供給される増幅トランジスタ（Ｑｎ５）と、前記増幅トランジスタ（Ｑｎ５）の前記出力電極と前記入力電極との間に接続されたバイアス素子（Ｒ１）とを含む自己バイアス型電圧増幅器の回路形態（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）にて構成されている（図１０参照）。
【００２０】
本発明の前記ひとつの形態の手段によれば、前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号が結合容量（Ｃ１）を介して供給される前記電圧増幅器は自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）の回路形態で構成されている。従って、動作電圧（Ｖｄｄ＿ｅｘｔ）がレベル変動しても、前記増幅トランジスタ（Ｑｎ５）の前記出力電極と前記入力電極との間に接続された前記バイアス素子（Ｒ１）による自己バイアスのバイアス電圧は、動作電圧（Ｖｄｄ＿ｅｘｔ）のレベル変動に追従して変化する。従って、動作電圧（Ｖｄｄ＿ｅｘｔ）がレベル変動しても、自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）の出力からのレベル変換出力信号電圧（ＶＯＵＴ）のハイレベル期間とローレベル期間とのデューティー比が略一定となる。その結果、動作電圧（Ｖｄｄ＿ｅｘｔ）がレベル変動しても、前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）を構成する自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）の出力からのレベル変換出力信号電圧（ＶＯＵＴ）に含まれる基準周波数発振器（ＤＣＸＯ）の発振出力信号の高調波成分のレベル変動を低減することができる。
【００２１】
本発明の具体的な形態による半導体集積回路では、前記増幅トランジスタ（Ｑｎ５）と前記負荷（Ｑｐ５）とは反対導電型のトランジスタである。
【００２２】
本発明のより具体的な形態による半導体集積回路では、前記周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成する前記ＰＬＬ回路は前記分周器（ＤＩＶ）の分周比が周期的に変更されることにより平均分周比が整数と分数とを含むフラクショナルＰＬＬ回路である（図１、図２、図３参照）。
【００２３】
本発明の前記より具体的な形態の手段によれば、より精密な周波数解像度が得られ、高速・セットリングが可能となる。
【００２４】
本発明のより具体的な形態による半導体集積回路は、前記フラクショナルＰＬＬ回路は前記平均分周比の前記小数を計算するためのΣΔ変調器（ΣΔＭｏｄ）を含む（図１、図２、図３参照）。
【００２５】
本発明のより具体的な形態による半導体集積回路は、前記ΣΔ変調器（ΣΔＭｏｄ）は１次ΣΔ変調器を複数多段としたＭＡＳＨ型である（図１６参照）。
【００２６】
本発明のより具体的な形態による半導体集積回路は、前記ＭＡＳＨ型の前記ΣΔ変調器（ΣΔＭｏｄ）にはディジタル微分器（ｄｉｆｆ３１）を介してディザー回路（ｄｉｔｈｅｒ）からの擬似ランダム雑音が供給される（図１６参照）。
【００２７】
本発明の前記より具体的な形態の手段によれば、ＧＭＳＫ(Gaussian minimum Shift Keying)の規格で定められた送信変調スペクトラムの４００ＫＨｚの近傍周波数帯域でのスプリアス信号のレベルを低減することができる。
【００２８】
本発明のより具体的な形態による半導体集積回路では、前記周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成する前記ＰＬＬ回路は、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成される前記発振周波数（ｆＲＦＶＣＯ）の前記ＲＦ発振出力信号を分周することにより中間周波数信号を生成する中間周波数分周器（ＩＦ  ＤＩＶ）を含む。前記半導体集積回路は、前記中間周波数分周器（ＩＦ  ＤＩＶ）から生成される前記中間周波数信号と送信ベースバンド信号（ＴｘＡＢＩ、ＴＸＡＢＱ）とから中間周波送信信号を形成する送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）と、送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）と、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成される前記発振周波数（ｆＲＦＶＣＯ）を有する前記ＲＦ発振出力信号を分周することにより分周ＲＦ周波数信号を生成するＲＦ分周器（ＲＦ  ＤＩＶ）とを含む。前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）は、前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）から生成される前記中間周波送信信号が一方の入力端子に供給される位相比較器（ＰＣ）と、前記位相比較器（ＰＣ）の出力に応答する前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）と、前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数（ｆＴＸＶＣＯ）を有する前記ＲＦ送信周波数信号が一方の入力端子に供給され前記ＲＦ分周器（ＲＦ  ＤＩＶ）から生成される前記分周ＲＦ周波数信号が他方の入力端子に供給される位相制御帰還用周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）とを含む。前記位相制御帰還用周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）の出力信号は、前記位相比較器（ＰＣ）の他方の入力端子に供給される（図４参照）。前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）でのレベル変換に際して生成される前記基準周波数信号の高調波信号成分と前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）へ漏れ込んだ前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数（ｆＴＸＶＣＯ）の前記ＲＦ送信周波数信号に関係する高周波信号成分との前記レベル変換器でのミキシングに起因する漏洩スプリアス信号のレベルが前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数（ｆＴＸＶＣＯ）の近傍周波数（ｆＴＸＶＣＯ±４００ＫＨｚ）でＧＭＳＫ(Gaussian minimum Shift Keying)の規格を満足するように、前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）での前記レベル変換に際して生成される前記高調波信号成分のレベルが前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）の前記自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）により抑圧されている（図１０参照）。
【００２９】
本発明のより具体的な形態による半導体集積回路は、ＲＦ受信信号アナログ信号処理回路（ＲＸ  ＳＰＵ）を含む。前記ＲＦ受信信号アナログ信号処理回路（ＲＸ  ＳＰＵ）は、ＲＦ受信信号を増幅するローノイズアンプ（ＬＮＡ１〜ＬＮＡ４）と、前記ローノイズアンプ（ＬＮＡ１〜ＬＮＡ４）によって生成されたＲＦ増幅受信出力信号が供給されることによって受信ベースバンド信号（ＲｘＡＢＩ、ＲｘＡＢＱ）を生成する受信ミキサー（ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑ）とを含む。前記周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成する前記ＰＬＬ回路は、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成される前記発振周波数（ｆＲＦＶＣＯ）の前記ＲＦ発振出力信号を分周することにより前記受信ミキサー（ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑ）へ供給するＲＦキャリア信号を形成する第１分周器（ＤＩＶ１）と、前記第１分周器（ＤＩＶ１）の出力信号を分周する第２分周器（ＤＩＶ４）とを含む。
【００３０】
前記半導体集積回路がＧＳＭ８５０ＭＨｚの周波数帯域もしくはＧＳＭ９００ＭＨｚの周波数帯域の前記ＲＦ受信信号を受信する場合には、前記第１分周器（ＤＩＶ１）から生成された分周出力信号が前記ＲＦキャリア信号として前記受信ミキサー（ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑ）へ伝達されることにより、前記受信ミキサー（ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑ）から前記ＧＳＭ８５０ＭＨｚの前記周波数帯域もしくは前記ＧＳＭ９００ＭＨｚの前記周波数帯域の前記ＲＦ受信信号から周波数変換された受信ベースバンド信号（ＲｘＡＢＩ、ＲｘＡＢＱ）が生成される。
【００３１】
前記半導体集積回路がＤＣＳ１８００ＭＨｚの周波数帯域もしくはＰＣＳ１９００ＭＨｚの周波数帯域の前記ＲＦ受信信号を受信する場合には、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成される前記発振周波数（ｆＲＦＶＣＯ）の前記ＲＦ発振出力信号が前記ＲＦキャリア信号として前記受信ミキサー（ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑ）へ伝達されることにより、前記ＤＣＳ１８００ＭＨｚの前記周波数帯域もしくは前記ＰＣＳ１９００ＭＨｚの前記周波数帯域の前記ＲＦ受信信号から周波数変換された受信ベースバンド信号（ＲｘＡＢＩ、ＲｘＡＢＱ）が生成される。
【００３２】
前記半導体集積回路がＧＳＭ８５０ＭＨｚの周波数帯域もしくはＧＳＭ９００ＭＨｚの周波数帯域の前記ＲＦ送信周波数信号を形成する場合には、前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）により前記中間周波数信号と送信ベースバンド信号（ＴｘＡＢＩ、ＴｘＡＢＱ）とから前記中間周波送信信号が形成され、前記ＲＦ分周器（ＲＦ  ＤＩＶ）として前記第１分周器（ＤＩＶ１）と前記第２分周器（ＤＩＶ４）とが動作することにより、前記第２分周器（ＤＩＶ４）の分周出力信号が前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）の前記位相制御帰還用周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）の前記他方の入力端子に前記分周ＲＦ周波数信号として伝達され、前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）にて前記中間周波送信信号が前記ＧＳＭ８５０ＭＨｚの前記周波数帯域もしくは前記ＧＳＭ９００ＭＨｚの前記周波数帯域の前記ＲＦ送信周波数信号（ｆＴＸＶＣＯ）へ周波数変換される。
【００３３】
前記半導体集積回路がＤＣＳ１８００ＭＨｚの周波数帯域もしくはＰＣＳ１９００ＭＨｚの周波数帯域の前記ＲＦ送信周波数信号を形成する場合には、前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）により前記中間周波数信号と送信ベースバンド信号（ＴｘＡＢＩ、ＴｘＡＢＱ）とから前記中間周波送信信号が形成され、前記ＲＦ分周器（ＲＦ  ＤＩＶ）として前記第１分周器（ＤＩＶ１）が動作することにより、前記第１分周器（ＤＩＶ１）の分周出力信号が前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）の前記位相制御帰還用周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）の前記他方の入力端子に前記分周ＲＦ周波数信号として伝達され、前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）にて前記中間周波送信信号が前記ＤＣＳ１８００ＭＨｚの前記周波数帯域もしくは前記ＰＣＳ１９００ＭＨｚの前記周波数帯域の前記ＲＦ送信周波数信号（ｆＴＸＶＣＯ）へ周波数変換される（図１３参照）。
【００３４】
本発明の前記より具体的な形態の手段によれば、ＧＳＭ８５０ＭＨｚ、ＧＳＭ９００ＭＨｚ、ＤＣＳ１８００ＭＨｚ、ＰＣＳ１９００ＭＨｚの４つの周波数帯域の受信・送信が可能となる。
【００３５】
本発明のより具体的な形態による半導体集積回路は、ＥＤＧＥ（Enhanced Data for GSM Evolution; Enhanced Data for GPRS）方式に対応するためのポーラループ方式で構成され、前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）は前記ポーラループ方式の位相変調のための位相ループ（ＰＭ  ＬＰ）と前記ポーラループ方式の振幅ループ（ＡＭ  ＬＰ）とを含み、前記送信系オフセットＰＬＬ回路（ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬ）の前記位相比較器（ＰＣ）と前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）と前記位相制御帰還用周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）とは前記位相ループ（ＰＭ  ＬＰ）を構成する（図１４参照）。
【００３６】
本発明の前記より具体的な形態の手段によれば、位相変調ともに振幅変調を使用する高い通信データ転送レートのＥＤＧＥ方式に対応することができる。
【００３７】
本発明のより具体的な形態による半導体集積回路は、前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）から生成される前記発振周波数（ｆＲＦＶＣＯ）の前記ＲＦ発振出力信号に応答して送信ベースバンド信号（ＴｘＡＢＩ、ＴＸＡＢＱ）からＲＦ送信信号を形成する送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）と、送信系ＰＬＬ回路（ＰＭ  ＬＰ）とを含む。前記送信系ＰＬＬ回路（ＰＭ  ＬＰ）は、前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）から生成される前記ＲＦ送信信号が一方の入力端子に供給される位相比較器（ＰＣ）と、前記位相比較器（ＰＣ）の出力に応答する前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）とを含む。前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ発振出力信号が前記位相比較器（ＰＣ）の他方の入力端子に帰還されることによって、前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ発振出力信号の位相が前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）から生成される前記ＲＦ送信信号の位相により制御される。前記送信ミキサー（ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑ）と前記送信系ＰＬＬ回路（ＰＭ  ＬＰ）とによって、周波数ダイレクトアップコンバージョン方式で前記送信ベースバンド信号（ＴｘＡＢＩ、ＴＸＡＢＱ）から前記ＲＦ発振出力信号が形成される（図１８参照）。前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）でのレベル変換に際して生成される前記基準周波数信号の高調波信号成分と前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）へ漏れ込んだ前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数（ｆＴＸＶＣＯ）の前記ＲＦ送信周波数信号に関係する高周波信号成分との前記レベル変換器でのミキシングに起因する漏洩スプリアス信号のレベルが前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）から生成される前記ＲＦ送信周波数（ｆＴＸＶＣＯ）の近傍周波数（ｆＴＸＶＣＯ±４００ＫＨｚ）でＧＭＳＫ(Gaussian minimum Shift Keying)の規格を満足するように、前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）での前記レベル変換に際して生成される前記高調波信号成分のレベルが前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）の前記自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）により抑圧されている（図１０参照）。
【００３８】
本発明のより具体的な形態による半導体集積回路は、ＥＤＧＥ（Enhanced Data for GSM Evolution; Enhanced Data for GPRS）方式に対応するためのポーラループ方式で構成され、前記送信系ＰＬＬ回路（ＰＭ  ＬＰ）は前記ポーラループ方式の位相変調のための位相ループ（ＰＭ  ＬＰ）と前記ポーラループ方式の振幅ループ（ＡＭ  ＬＰ）とを含み、前記送信系ＰＬＬ回路（ＰＭ  ＬＰ）の前記位相比較器（ＰＣ）と前記ＲＦ送信用電圧制御発振器（ＴＸＶＣＯ）とは前記位相ループ（ＰＭ  ＬＰ）を構成する（図１８参照）。
【００３９】
本発明の最も具体的な形態による半導体集積回路は、外部電源電圧（Ｖｄｄ＿ｅｘｔ）が供給されることにより内部電源電圧（Ｖｄｄ＿ｉｎｔ）を生成する電圧レギュレータ（ＤＣＸＯ＿Ｖｒｅｇ）を更に含み、前記外部電源電圧（Ｖｄｄ＿ｅｘｔ）により前記周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成する前記ＰＬＬ回路の前記位相比較器（ＰＤＣ）と前記ＲＦ電圧制御発振器（ＲＦＶＣＯ）とが動作する一方、前記電圧レギュレータ（ＤＣＸＯ＿Ｖｒｅｇ）から生成される前記内部電源電圧（Ｖｄｄ＿ｉｎｔ）により前記周波数シンセサイザ（Ｆｒｃｔ＿Ｓｙｎｔｈ）を構成する前記ＰＬＬ回路の前記基準周波数発振器（ＤＣＸＯ）が動作する。前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）は、前記内部電源電圧（Ｖｄｄ＿ｉｎｔ）により動作する前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号の前記発振出力信号の前記振幅レベルを前記外部電源電圧（Ｖｄｄ＿ｅｘｔ）で動作する前記位相比較器（ＰＤＣ）の前記入力振幅レベルに変換する（図４参照）。
【００４０】
本発明の最も具体的な形態による半導体集積回路では、前記レベル変換器（Ｌｅｖ＿Ｃｏｎｖ）は、前記基準周波数発振器（ＤＣＸＯ）の前記基準周波数信号の互いに逆位相のダブルエンド信号（Ｖｉｎ、／Ｖｉｎ）が供給されることによりシングルエンド出力信号（Ｖｏｕｔ）を出力するダブル・シングル信号変換器（Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖ）を更に含み、前記ダブル・シングル信号変換器（Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖ）から出力された前記シングルエンド出力信号（Ｖｏｕｔ）が前記自己バイアス型電圧増幅器（Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ）の前記結合容量の前記一端（Ｃ１）に供給される（図１０参照）。
【発明の効果】
【００４１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００４２】
すなわち、本発明によれば、基準周波数発振器の発振出力信号をＰＬＬ回路で供給することによってＰＬＬ回路の分周器の分周比によってＲＦ送信用電圧制御発振器の発振周波数を制御する際に、基準周波数発振器の発振出力信号をレベル変換器によりレベル変換する際に発生する基準周波数発振器の発振出力信号の高調波成分によるＲＦ送信用電圧制御発振器の発振出力信号の近傍への漏れ込みによる影響を低減することができる。
【発明を実施するための最良の形態】
【００４３】
≪フラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈの構成≫
図１は、本発明のひとつの実施形態に従った通信用半導体集積回路ＲＦ  ＩＣのチップ上に形成されたフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈの構成を示す図である。
【００４４】
同図に示すように、フラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈは、水晶振動子Ｘｔａｌと図示しないベースバンドＬＳＩからの自動周波数制御（ＡＦＣ）信号とによって安定でかつ正確な基準発振周波数ｆＲＥＦに設定された基準周波数発振器ＤＣＸＯを含む。この基準発振周波数ｆＲＥＦは、例えば２６ＭＨｚの周波数に設定されている。基準周波数発振器ＤＣＸＯからの基準発振周波数ｆＲＥＦの基準周波数信号は、フラクショナルＰＬＬ回路の位相比較器ＰＤＣの一方の入力端子に供給されている。位相比較器ＰＤＣの出力は、チャージポンプ回路ＣＰＣとローパスフィルターＬＦＣとを介してＲＦ電圧制御発振器ＲＦＶＣＯに供給される。このＲＦ電圧制御発振器ＲＦＶＣＯの出力は分周器ＤＩＶの入力に供給され、分周器ＤＩＶの分周出力信号は位相比較器ＰＤＣの他方の入力端子に供給される。分周器ＤＩＶの分周比を制御する制御入力端子には、分周比設定ロジックＤＲＳＬに接続され、分周比設定ロジックＤＲＳＬには図示しないベースバンドＬＳＩからのＲＦ通信のためのチャンネル選択情報Ｃｈａｎｎｅｌ＿ｉｎｆが供給される。分周比設定ロジックＤＲＳＬは、分周比演算器ＤＲＡＬＵとΣΔ変調器ΣΔＭｏｄと加算器ＡＤＤとから構成されている。まず、分周比演算器ＤＲＡＬＵの整数ユニットＩｎｔと分数ユニットＦｒａとは、入力されたチャンネル選択情報Ｃｈａｎｎｅｌ＿ｉｎｆに基づいて整数値情報Ｉと分数値情報Ｆとを計算する。分周比演算器ＤＲＡＬＵの整数ユニットＩｎｔからの整数値情報Ｉは加算器ＡＤＤの一方の入力端子に供給され、分周比演算器ＤＲＡＬＵの分数ユニットＦｒａからの分数値情報ＦはΣΔ変調器ΣΔＭｏｄに供給され、ΣΔ変調器ΣΔＭｏｄには基準周波数発振器ＤＣＸＯからの基準周波数信号が動作クロック信号として更に供給される。一方、ΣΔ変調器ΣΔＭｏｄは内部情報として分周比を設定する分母情報Ｇを保持している。一例として、分母情報Ｇは、１６２５に設定されている。ΣΔ変調器ΣΔＭｏｄは、分数値情報Ｆと分母情報Ｇとから、分数値情報Ｆ÷分母情報Ｇ、一例として４０３／１６２５の分数（フラクション）の情報を持つ出力信号Ｆ／Ｇを生成して、加算器ＡＤＤの他方の入力端子に供給する。加算器ＡＤＤは整数値情報Ｉ（一例として、Ｉ＝１３７）と出力信号Ｆ／ＧとからＩ＋Ｆ／Ｇ、一例として１３７＋（４０３／１６２５）＝１３７．２４８の出力情報を平均分周比Ｎとして分周器ＤＩＶに供給する。その結果、分周器ＤＩＶの平均分周比が１３７．２４８と整数と分数（小数）とを含む値に設定される。従って、フラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈは、基準周波数発振器ＤＣＸＯからの基準発振周波数ｆＲＥＦの２６ＭＨｚと平均分周比Ｎ（１３７．２４８）とを乗算した３５６８．４４８ＭＨｚの発振周波数ｆＲＦＶＣＯのＲＦ発振出力信号を生成する。また、平均分周比Ｎについて詳しく述べると、分周比演算器ＤＲＡＬＵの整数ユニットＩｎｔからの整数値情報Ｉ（Ｉ＝１３７）と、ΣΔ変調器ΣΔＭｏｄからの出力信号Ｆ／Ｇに応じた頻度（４０３／１６２５）で発生するオーバーフロー・１ビット出力とに応答して分周器ＤＩＶの分周比ｎは、ｎ（＝Ｉ＝１３７）からｎ＋１（=Ｉ＋１＝１３８）に変更される。従って、分周器ＤＩＶの分周比がｎ（＝Ｉ＝１３７）となる頻度は１２２２／１６２５＝７５．２％で、分周器ＤＩＶの分周比がｎ＋１（=Ｉ＋１＝１３８）となる頻度は４０３／１６２５＝２４．８％である。従って、平均分周比Ｎは、１３７×０．７５２＋１３８×０．２４８＝１３７．２４８となる。
【００４５】
図２は、図１に示したフラクショナルシンサセイザＦｒｃｔ＿ＳｙｎｔｈのΣΔ変調器ΣΔＭｏｄの構成を示す図である。
【００４６】
同図に示すように、分周比演算器ＤＲＡＬＵの分数ユニットＦｒａからの分数値情報Ｆは第１加算器Ｓｕｍ１の一方の入力端子（Ａ）に供給される一方、第１加算器Ｓｕｍ１の他方の入力端子には後に説明する第２加算器Ｓｕｍ２の出力信号（Ｃ）が供給される。第１加算器Ｓｕｍ１の出力信号は積分器Ｉｎｔｇｒｔｒとしての遅延回路に供給され、積分器Ｉｎｔｇｒｔｒの出力信号（Ｂ）は１ビット出力の量子化器ｑｎｔｚｒの入力に供給される。積分器Ｉｎｔｇｒｔｒの出力信号（Ｂ）は、所定のゲイン１／Ｇを持つ帰還回路ｆｂｃの入力に供給される。このゲイン１／Ｇの逆数Ｇは、ΣΔ変調器ΣΔＭｏｄは内部情報として分周比を設定する分母情報Ｇ（一例として、Ｇ＝１６２５）に対応する。従って、量子化器ｑｎｔｚｒの１ビット出力信号（Ｄ）が“０”の非オーバーフロー状態では帰還回路ｆｂｃの出力はゼロとなり、量子化器ｑｎｔｚｒの１ビット出力信号（Ｄ）が“１”のオーバーフロー状態では帰還回路ｆｂｃの出力は１６２５となる。従って、帰還回路ｆｂｃは、１ビットのＤ／Ａ変換器として動作する。従って、量子化器ｑｎｔｚｒの１ビット出力信号（Ｄ）が“１”のオーバーフロー状態が生じると、第２加算器Ｓｕｍ２では積分器Ｉｎｔｇｒｔｒの出力信号（Ｂ）の累積加算から帰還回路ｆｂｃの出力１６２５の減算が実行される。さらに、第２加算器Ｓｕｍ２の出力信号（Ｃ）は、第１加算器Ｓｕｍ１の他方の入力端子に供給される。また、非オーバーフロー状態・オーバーフロー状態を示す量子化器ｑｎｔｚｒの１ビット出力信号（Ｄ）は、ΣΔ変調器ΣΔＭｏｄの出力信号Ｆ／Ｇとして加算器ＡＤＤに供給される。
【００４７】
図３は、図２に示したフラクショナルシンサセイザＦｒｃｔ＿ＳｙｎｔｈのΣΔ変調器ΣΔＭｏｄの動作を示す図である。
【００４８】
同図に示すようにΣΔ変調器ΣΔＭｏｄには、基準周波数発振器ＤＣＸＯからの基準周波数ｆＲＥＦを持つ基準周波数信号が動作クロック信号として供給される。また、図３の（Ａ）に示すように、ΣΔ変調器ΣΔＭｏｄの第１加算器Ｓｕｍ１の一方の入力端子に、分数値情報Ｆが定常的に供給されている。従って、動作クロック信号の１サイクルで、積分器Ｉｎｔｇｒｔｒの出力から１回の累積加算結果が得られる。図３の（Ｂ）に示すように、動作クロック信号の４サイクル目で、積分器Ｉｎｔｇｒｔｒの出力から４回目の累積加算結果が得られる。また、図３の（Ｄ）に示すように、動作クロック信号の４サイクル目では、量子化器ｑｎｔｚｒの１ビット出力信号に“１”のオーバーフロー状態が現れる。すると、図３の（Ｃ）に示すように、第２加算器Ｓｕｍ２では積分器Ｉｎｔｇｒｔｒの出力の累積加算から帰還回路ｆｂｃの出力１６２５の減算が実行される。尚、量子化器ｑｎｔｚｒは、入力信号が０〜１６２４の場合には”０”の非オーバーフロー状態の１ビット出力信号を出力する一方、入力信号が１６２５もしくはそれよりも大きな値の場合には“１”のオーバーフロー状態の１ビット出力信号を出力する。以上のような動作が動作クロック信号ｆＲＥＦに応答して繰り返され、ΣΔ変調器ΣΔＭｏｄからの分数情報Ｆ／Ｇ（４０３／１６２５）の頻度で“１”のオーバーフロー状態の１ビット出力信号が量子化器ｑｎｔｚｒから生成される。
【００４９】
図２に示した量子化器ｑｎｔｚｒの出力信号（Ｄ）、すなわちΣΔ変調器ΣΔＭｏｄの１ビット出力信号Ｆ／Ｇは、図１の分周比設定ロジックＤＲＳＬの加算器に供給され、この加算器で分周比演算器ＤＲＡＬＵの整数ユニットＩｎｔより供給される整数値情報Ｉと加算される。ΣΔ変調器ΣΔＭｏｄの１ビット出力信号が“０”の非オーバーフロー状態ではフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈの分周器ＤＩＶの分周比ｎは整数値情報Ｉ（Ｉ＝１３７）に設定され、ΣΔ変調器ΣΔＭｏｄの１ビット出力信号が“１”のオーバーフロー状態ではフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈの分周器ＤＩＶの分周比は（ｎ＋１）（＝（Ｉ＋１）＝１３８）に設定されて、その結果、平均分周比Ｎは１３７．２４８となる。
【００５０】
図４は、図１に示した基準周波数発振器ＤＣＸＯを含むフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈを用いて通信用半導体集積回路ＲＦ  ＩＣの送信系信号処理サブユニットの周波数制御を行う実施形態を説明する図である。この送信系信号処理サブユニットは、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬを含んでいる。フラクショナルシンサセイザＦｒｃｔ＿ＳｙｎｔｈのＲＦ電圧制御発振器ＲＦＶＣＯの出力である発振周波数ｆＲＦＶＣＯ（３５６８．４４８ＭＨｚ）のＲＦ発振出力信号が分周比２６に設定された中間周波数分周器ＩＦ  ＤＩＶに供給されることにより、中間周波数分周器ＩＦ  ＤＩＶの出力から（１３７．２４８ＭＨｚ）２倍中間周波数信号（１３７．２４８ＭＨｚ）が形成される。この２倍中間周波数信号（１３７．２４８ＭＨｚ）が９０°位相シフター９０ｄｅｇＳｈｉｆｔの入力に供給されることにより９０°位相の異なる２つの中間周波数信号（６８．６２４ＭＨｚ）が形成される。送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑにはベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱと９０°位相の異なる２つの中間周波数信号（６８．６２４ＭＨｚ）とが供給されることにより、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの出力に接続された加算器の出力にはベクトル合成された中間周波送信信号（６８．６２４ＭＨｚ）が形成される。この中間周波送信信号（６８．６２４ＭＨｚ）は、位相比較器ＰＣの一方の入力端子に供給される。位相比較器ＰＣの出力はローパスフィルターＬＦ１を介してＲＦ送信用電圧制御発振器ＴＸＶＣＯに供給されることにより、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの周波数が略１７１５．６ＭＨｚに制御される。ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号はバッファアンプＢＦを介して位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給され、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの他方の入力端子には分周比２に設定されたＲＦ分周器ＲＦ  ＤＩＶからのダウンミキサー用ＲＦ信号（１７８４．２２４ＭＨｚ）が供給される。位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭではＲＦ送信用電圧制御発振器ＴＸＶＣＯからの発振信号（略１７１５．６ＭＨｚ）とＲＦ分周器ＲＦ  ＤＩＶからのダウンミキサー用ＲＦ信号（１７８４．２２４ＭＨｚ）とのミキシングが行われる。従って、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの出力から、差の周波数である１７８４．２２４ＭＨｚ−１７１５．６ＭＨｚ＝６８．６２４ＭＨｚの帰還信号が形成されて、位相比較器ＰＣの他方の入力端子に供給される。位相比較器ＰＣの二つの入力信号の位相と周波数とが一致するように送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬが負帰還制御を行い、その結果、ＲＦ送信用電圧制御発振器ＴＸＶＣＯからの正確な１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯの信号が得られるようになる。また、位相比較器ＰＣの一方の入力端子には、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの出力に接続された加算器の出力でベクトル合成された中間周波送信信号ｆＩＦ（６８．６２４ＭＨｚ）が供給されている。更に、位相比較器��Ｃの他方の入力端子には、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯを分周比２により分周した分周ＲＦ発振周波数ｆＲＦＶＣＯ／２からＲＦ送信用電圧制御発振器ＴＸＶＣＯのＲＦ送信周波数信号の周波数ｆＴＸＶＣＯを減算した差周波数信号（ｆＲＦＶＣＯ／２−ｆＴＸＶＣＯ）が供給されている。送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの負帰還制御によって、位相比較器ＰＣの一方の入力端子の基準周波数と位相比較器ＰＣの他方の入力端子の負帰還周波数とは一致するので、下記の関係が成立する。
【００５１】
ｆＩＦ＝ｆＲＦＶＣＯ／２−ｆＴＸＶＣＯ    …（１式）
上記の式を、変形すると下記の式が得られる。
【００５２】
ｆＴＸＶＣＯ＝ｆＲＦＶＣＯ／２−ｆＩＦ    …（２式）
＝（３５６８．４４８ＭＨｚ／２）−６８．６２４ＭＨｚ
＝１７８４．２２４ＭＨｚ−６８．６２４ＭＨｚ
＝１７１５．６ＭＨｚ
従って、ＲＦ送信用電圧制御発振器ＴＸＶＣＯから生成されるＲＦ送信周波数ｆＴＸＶＣＯは、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬのＲＦ電圧制御発振器ＲＦＶＣＯから生成されるＲＦ発振出力信号の発振周波数ｆＲＦＶＣＯと送信ミキサーの出力に接続された加算器の出力の中間周波送信信号ｆＩＦとに応答して正確に設定される。
【００５３】
また、図４に示すように、ＲＦ  ＩＣには２．７ボルト〜３．０ボルトの変動幅の外部電源電圧Ｖｄｄ＿ｅｘｔが供給され、オンチップ電圧レギュレータＤＣＸＯ＿Ｖｒｅｇにもこの外部電源電圧Ｖｄｄ＿ｅｘｔが供給されている。このオンチップ電圧レギュレータＤＣＸＯ＿Ｖｒｅｇから生成された略２．２ボルトの安定な値に維持された内部安定化電源電圧Ｖｄｄ＿ｉｎｔが基準周波数発振器ＤＣＸＯに供給されることにより、水晶振動子ＸｔａｌとベースバンドＬＳＩからの自動周波数制御（ＡＦＣ）信号とにより基準周波数発振器ＤＣＸＯから安定で正確に設定された２６ＭＨｚの基準発振周波数ｆＲＥＦの基準周波数信号が形成されている。このように、基準周波数発振器ＤＣＸＯに安定な値に維持された内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給すれば、基準周波数発振器ＤＣＸＯの基準発振周波数ｆＲＥＦは外部電源電圧変動Ｖｄｄ＿ｅｘｔによって変動せず、正確に設定された２６ＭＨｚの基準発振周波数ｆＲＥＦとなる。従って、ＲＦ  ＩＣのフラクショナルＰＬＬ回路と送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬとにはオンチップ電圧レギュレータＤＣＸＯ＿Ｖｒｅｇからの内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給しなくても、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯはフラクショナルＮ分周比の逆数である周波数逓倍比でフラクショナルＰＬＬ回路によって安定に維持されることができる。また、ＲＦ  ＩＣの受信系信号処理サブユニットでのＲＦ受信信号からベースバンド受信信号への周波数ダウンコンバージョンとＲＦ  ＩＣの送信系信号処理サブユニットでのベースバンド送信信号から中間周波数送信信号もしくはＲＦ送信信号への周波数アップコンバージョンとに使用するＲＦキャリア信号を生成するためのＲＦ電圧制御発振器ＲＦＶＣＯを、フラクショナルＰＬＬ回路が含むことになる。このフラクショナルＰＬＬ回路のＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数がフラクショナル分周によって設定されることにより、最終的にＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数が設定される。また、ＲＦ電圧制御発振器ＲＦＶＣＯの消費電流も比較的大きくＲＦ送信用電圧制御発振器ＴＸＶＣＯの消費電流も更に大きいので、ＲＦ電圧制御発振器ＲＦＶＣＯの消費電流とＲＦ送信用電圧制御発振器ＴＸＶＣＯの消費電流とは、オンチップ電圧レギュレータから供給されるのではなく、外部電源電圧から直接供給されるものである。一方、図４に示すように、フラクショナルＰＬＬ回路の分周器ＤＩＶと分周比設定ロジックＤＲＳＬおよびＲＦ分周器ＲＦ  ＤＩＶ、中間周波数分周器ＩＦ  ＤＩＶ等のディジタル動作をする回路部分には、オンチップ電圧レギュレータＤＣＸＯ＿Ｖｒｅｇから生成された略２．２ボルトの内部安定化電源電圧Ｖｄｄ＿ｉｎｔを供給している。
【００５４】
一方、図４において、基準周波数発振器ＤＣＸＯの発振出力に接続されたレベル変換器Ｌｅｖ＿Ｃｏｎｖは基準周波数発振器ＤＣＸＯの２．２ボルトの低電圧の発振電圧信号を２．７ボルト〜３．０ボルトの高電圧にレベル変換して、レベル変換された基準周波数発振器ＤＣＸＯの基準周波数情報をフラクショナルＰＬＬ回路の位相比較器ＰＤＣの一方の入力端子に供給する。
【００５５】
≪本発明に先立ったＲＦ  ＩＣの開発の途中で検討されたレベル変換器の構成≫
図５は、本発明に先立ったＲＦ  ＩＣの開発の途中で本発明者等により検討されたレベル変換器Ｌｅｖ＿Ｃｏｎｖの構成を示すものである。図４の基準周波数発振器ＤＣＸＯからの互いに逆位相のダブルエンド発振出力信号が、レベル変換器Ｌｅｖ＿Ｃｏｎｖの入力端子Ｖｉｎ、／Ｖｉｎに供給される。入力端子Ｖｉｎ、／Ｖｉｎの逆位相のダブルエンド発振出力信号の電圧振幅は、基準周波数発振器ＤＣＸＯに供給されるオンチップ電圧レギュレータＤＣＸＯ＿Ｖｒｅｇから生成された略２．２ボルトの内部安定化電源電圧Ｖｄｄ＿ｉｎｔに対応している。図５に示すように、入力端子Ｖｉｎ、／Ｖｉｎの逆位相のダブルエンド発振出力信号はソースが接地されたＮチャンネルＭＯＳトランジスタＱｎ１、Ｑｎ２のゲートに供給され、Ｑｎ１、Ｑｎ２のドレインにはクロスカップル接続されたＰチャンネルＭＯＳトランジスタＱｐ１、Ｑｐ２のドレインに接続されている。クロスカップル接続されたＰチャンネルＭＯＳトランジスタＱｐ１、Ｑｐ２のソースには、フラクショナルＰＬＬ回路の位相比較器ＰＤＣに供給される２．７ボルト〜３．０ボルトの外部電源電圧変動Ｖｄｄ＿ｅｘｔが供給される。入力端子Ｖｉｎが低振幅のハイレベル、入力端子／Ｖｉｎが低振幅のローレベルの時には、Ｑｎ１とＱｐ２とがオン状態となり、Ｑｎ２とＱｐ１とがオフ状態となるので、オン状態のＱｐ２のソース・ドレイン経路を介して外部電源電圧変動Ｖｄｄ＿ｅｘｔに対応する高振幅のハイレベル出力がレベル変換器Ｌｅｖ＿Ｃｏｎｖの出力端子ＶＯＵＴから得られる。入力端子Ｖｉｎが低振幅のローレベル、入力端子／Ｖｉｎが低振幅のハイレベルの時には、トランジスタのオン・オフ状態が上記と逆転するので、接地レベルに対応する高振幅のローレベル出力がレベル変換器Ｌｅｖ＿Ｃｏｎｖの出力端子ＶＯＵＴから得られる。
【００５６】
しかし、図５に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖは基準周波数発振器ＤＣＸＯの発振出力電圧振幅をレベルするに変換に際して、基準周波数発振器ＤＣＸＯの基準発振周波数の２６ＭＨｚの基本周波数成分を生成するだけではなく、２６ＭＨｚの高調波成分も生成することが本発明者等による検討によって明らかとされた。この高調波成分に起因して、スプリアス信号（不要妨害信号）が送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬのＲＦ送信用電圧制御発振器ＴＸＶＣＯの出力信号であるＲＦ送信周波数信号のＲＦ送信周波数ｆＴＸＶＣＯの近傍の周波数成分に漏れ込むことも明らかとされた。
【００５７】
≪レベル変換器で生成された高調波成分によるスプリアス信号の発生メカニズム≫
本発明に先立った開発によるＲＦ  ＩＣはＧＳＭ方式に対応しており、ＧＳＭ方式の通信では、携帯電話のような通信端末機器において所定の時間で区切られた通信単位であるタイムスロットを有し、複数のタイムスロットのそれぞれのタイムスロットを、アイドル状態と、基地局からの受信動作と、前記基地局への送信動作とのいずれかに設定可能であるＴＤＭＡ方式が採用されている。尚、ＴＤＭＡは、Time-Division Multiple Accessの略称である。
【００５８】
アイドル状態はウォームアップモードとも呼ばれ、図６の（１）の理想的なウォームアップモードＷａｒｍ−ｕｐ  ｍｏｄｅでの周波数特性において、図４のＲＦ  ＩＣでは２６ＭＨｚの基準発振周波数ｆＲＥＦの基準周波数発振器ＤＣＸＯとフラクショナルＰＬＬ回路の３５６８．４４８ＭＨｚの発振周波数ｆＲＦＶＣＯのＲＦ電圧制御発振器ＲＦＶＣＯとだけが動作することを示している。図７の（１）は前記開発途中のＲＦ  ＩＣでの実際のウォームアップモードＷａｒｍ−ｕｐ  ｍｏｄｅでの周波数特性を示したものであり、図６の（１）の理想的なウォームアップモードＷａｒｍ−ｕｐ  ｍｏｄｅでの周波数特性との相違はない。
【００５９】
基地局への送信動作では、図６の（２）の理想的な送信モードＴＸ  ｍｏｄｅでの周波数特性において、図４のＲＦ  ＩＣでは、２６ＭＨｚの基準発振周波数ｆＲＥＦの基準周波数発振器ＤＣＸＯと、１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯのＲＦ送信用電圧制御発振器ＴＸＶＣＯと、フラクショナルＰＬＬ回路の３５６８．４４８ＭＨｚの発振周波数ｆＲＦＶＣＯのＲＦ電圧制御発振器ＲＦＶＣＯとが動作することを示している。図７の（２）は前記開発途中のＲＦ  ＩＣでの実際の送信モードＴＸ  ｍｏｄｅでの周波数特性を示したものであり、図６の（２）の理想的な送信モードＴＸ  ｍｏｄｅでの周波数特性に存在していなかった種々のスプリアス信号（不要妨害信号）が発生している。このスプリアス信号の発生メカニズムを、下記に説明する。
【００６０】
まず、図４に示すように、ＲＦ送信用電圧制御発振器ＴＸＶＣＯからの１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分が、レベル変換器Ｌｅｖ＿Ｃｏｎｖに漏れ込む。これは、ＲＦ  ＩＣでは、超高集積密度のデバイス・プロセス技術によって極めて小さい半導体チップに多数のＲＦ回路が製造されているためである。２ＧＨｚのＲＦ周波数に近い１７１５．６ＭＨｚの高周波信号成分が極めて小さい半導体チップ上の多数のＲＦ回路の間でカップリングしないように、高周波信号成分の十分なアイソレーションを行うことは実質的に不可能となる。その結果、図５のレベル変換器Ｌｅｖ＿Ｃｏｎｖでは、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯの基準発振周波数（２６ＭＨｚ）の６５倍高調波（１６９０ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングと、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯよりの基準発振周波数（２６ＭＨｚ）の６７倍高調波（１７４２ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングとが行われる。このミキシングの結果、下記のような差分周波数を持つ２つのスプリアス信号（不要妨害信号）が基準周波数発振器ＤＣＸＯの出力信号である２６ＭＨｚの基準発振周波数ｆＲＥＦの近傍にレベル変換器Ｌｅｖ＿Ｃｏｎｖで形成される。
【００６１】
１７１５．６ＭＨｚ−６５×２６ＭＨｚ＝１７１５．６ＭＨｚ−１６９０ＭＨｚ＝２５．６ＭＨｚ
６７×２６ＭＨｚ−１７１５．６ＭＨｚ＝１７４２ＭＨｚ−１７１５．６ＭＨｚ＝２６．４ＭＨｚ
すなわち、レベル変換器Ｌｅｖ＿Ｃｏｎｖで、基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦの近傍に形成される２５．６ＭＨｚと２６．４ＭＨｚとの２つのスプリアス信号（不要妨害信号）が形成される。このスプリアス信号の発生は、基準周波数発振器ＤＣＸＯの出力信号である２６ＭＨｚの基準発振周波数ｆＲＥＦが±０．４ＭＨｚ＝±４００ＫＨｚの幅で周波数変調されることと等価になる。その結果、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの出力信号である１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯの近傍に、１７１５．６ＭＨｚ−４００ＫＨｚ＝１７１５．２ＭＨｚと１７１５．６ＭＨｚ＋４００ＫＨｚ＝１７１６ＭＨｚとの２つの２つのスプリアス信号（不要妨害信号）がＲＦ送信用電圧制御発振器ＴＸＶＣＯにおいて発生する。２つの漏洩スプリアス信号成分は、最終的にはＲＦ  ＩＣの送信系信号処理サブユニットの出力に接続されたＲＦ電力増幅器によって電力増幅された後、携帯電話端末機器のアンテナから隣接妨害信号として送信されることなる。ＲＦ送信用電圧制御発振器ＴＸＶＣＯの出力信号である１７１５．６ＭＨｚのＲＦ送信周波数ｆＴＸＶＣＯの近傍±４００ＫＨｚの漏洩スプリアス信号成分は、ＧＭＳＫ(Gaussian minimum Shift Keying)の規格によって所定値（−６０ｄＢｍ）以下に厳しく定められている。図１９は、ＧＭＳＫの規格により規定された携帯電話端末機器のＲＦ送信信号の周波数スペクトラムを示し、太い実線ＰＳＤがＧＭＳＫの規格によって規定されたレベルである。中心周波数（ＲＦ送信周波数）の近傍±２００ＫＨｚでの減衰量は−３０ｄＢｍ以下とされ、中心周波数（ＲＦ送信周波数）の近傍±４００ＫＨｚでの減衰量は−６０ｄＢｍ以下とされている。細い実線は、この規格を満足する例を示している。
【００６２】
尚、レベル変換器Ｌｅｖ＿Ｃｏｎｖから基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの６６倍高調波（１７１６ＭＨｚ）も発生して、レベル変換器Ｌｅｖ＿ＣｏｎｖでＲＦ送信用電圧制御発振器ＴＸＶＣＯからの１７１５．６ＭＨｚのＲＦ送信発振周波数ｆＴＸＶＣＯのＲＦ発振信号と６６倍高調波（１７１６ＭＨｚ）とのミキシングとが行われる。
【００６３】
６６×２６ＭＨｚ−１７１５．６ＭＨｚ＝１７１６ＭＨｚ−１７１５．６ＭＨｚ＝０．４ＭＨｚ
しかし、この差分周波数０．４ＭＨｚは基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦと著しく相違しているので、６６倍高調波（１７１６ＭＨｚ）による実質的な悪影響は無い。
【００６４】
また、図５に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖから高調波が発生するのは、外部電源電圧Ｖｄｄ＿ｅｘｔの２．７ボルト〜３．０ボルトの変動によって出力信号ＶＯＵＴのハイレベル期間とローレベル期間とのデューティー比が下記の理由によって変動するためと推測される。すなわち、出力信号ＶＯＵＴがローレベルに変化するのは、出力ＶＯＵＴに接続されたＮチャンネルＭＯＳトランジスタＱｎ２のオンにより、Ｑｎ２に流れる電流によって出力ＶＯＵＴの負荷容量が放電されることによる。外部電源電圧Ｖｄｄ＿ｅｘｔの変動によるＱｎ２の電流の変動は小さく、出力信号ＶＯＵＴのローレベルへの変化速度の変動も小さい。しかし、出力信号ＶＯＵＴがハイレベルに変化するのは、出力ＶＯＵＴに接続されたＰチャンネルＭＯＳトランジスタＱｐ２のオンにより、Ｑｐ２に流れる電流により出力ＶＯＵＴの負荷容量が充電されることによる。Ｑｐ２がオンとなるためには、ＮチャンネルＭＯＳトランジスタＱｎ１がオンとなり、Ｑｐ２のゲート電位をプルダウンさせることである。一方、Ｑｐ２のソースには２．７ボルト〜３．０ボルトの変動幅の外部電源電圧Ｖｄｄ＿ｅｘｔが供給されている。従って、外部電源電圧Ｖｄｄ＿ｅｘｔの変動によるＱｐ２に流れる充電電流の変動が大きく、出力信号ＶＯＵＴのハイレベルへの変化速度の変動も大きい。
【００６５】
図８は、図５に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖから生成される種々の高調波のレベルが外部電源電圧Ｖｄｄ＿ｅｘｔの変動により変動することを示すシュミレーションの結果である。図８において、横軸は外部電源電圧Ｖｄｄ＿ｅｘｔのレベル、縦軸は種々の高調波のレベル、１ｓｔは基準周波数発振器ＤＣＸＯの出力信号である基準周波数信号の周波数２６ＭＨｚの基本波成分のレベル、６４ｔｈは６４倍高調波のレベル、６５ｔｈは６５倍高調波のレベル、６６ｔｈは６６倍高調波のレベル、６７ｔｈは６７倍高調波のレベルをそれぞれ示している。６４倍高調波と６６倍高調波との偶数高調波は、外部電源電圧Ｖｄｄ＿ｅｘｔの２．５０ボルトと２．６２ボルトの付近で低レベルとなり、２．５６ボルトの付近で高レベルとなっている。逆に、６５倍高調波と６７倍高調波との奇数高調波は、外部電源電圧Ｖｄｄ＿ｅｘｔの２．５０ボルトと２．６２ボルトの付近で高レベルとなり、２．５６ボルトの付近で低レベルとなっている。
【００６６】
図９は、図５に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖを使用した場合、レベル変換器Ｌｅｖ＿Ｃｏｎｖで形成される２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号（不要妨害信号）のレベルを示すシュミレーションの結果である。尚、図９において、横軸は外部電源電圧Ｖｄｄ＿ｅｘｔのレベル、縦軸は信号のレベルを示し、２６ＭＨｚは基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦの信号レベルを示している。２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号（不要妨害信号）のいずれも、２．５０ボルトと２．６２ボルトの付近で低レベルとなり、２．５６ボルトの付近で高レベルとなっている。
【００６７】
≪本発明の実施形態によるレベル変換器の構成≫
図１０は、本発明の１つの実施形態によるレベル変換器Ｌｅｖ＿Ｃｏｎｖの回路構成を示すものである。図１０のレベル変換器Ｌｅｖ＿Ｃｏｎｖは、基準周波数発振器ＤＣＸＯの基準周波数信号のダブルエンド信号Ｖｉｎ、／Ｖｉｎが供給されることによりシングルエンド出力信号Ｖｏｕｔを出力するダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖと、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖのシングルエンド出力信号Ｖｏｕｔを増幅する電圧増幅器とを含む。この電圧増幅器は、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖのシングルエンド出力信号Ｖｏｕｔが一端に供給される結合容量Ｃ１と、入力電極が結合容量Ｃ１の他端に接続され出力電極に負荷Ｑｐ５を介し動作電圧Ｖｄｄ＿ｅｘｔが供給される増幅トランジスタＱｎ５と、増幅トランジスタＱｎ５の出力電極と入力電極との間に接続されたバイアス素子Ｒ１とを含む自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの回路形態で構成されている。ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖは、図１０に示した一例では、定電流源ＣＳと、ＮチャンネルＭＯＳトランジスタＱｎ１、Ｑｎ２、Ｑｎ３、Ｑｎ４と、ＰチャンネルＭＯＳトランジスタＱｐ１、Ｑｐ２、Ｑｐ３、Ｑｐ４とを含んでいる。ダブルエンド信号Ｖｉｎ、／Ｖｉｎに応答して定電流源ＣＳの電流が差動接続のＮチャンネルＭＯＳトランジスタＱｎ１、Ｑｎ２のいずか一方に流れて、カレントミラーＱｐ２、Ｑｐ４によりシングルエンド出力信号Ｖｏｕｔはハイレベルに駆動され、カレントミラーＱｐ１、Ｑｐ３、Ｑｎ３、Ｑｎ４によりシングルエンド出力信号Ｖｏｕｔはローレベルに駆動される。外部電源電圧Ｖｄｄ＿ｅｘｔの変動によっても定電流源ＣＳの電流が定電流に維持されることにより、シングルエンド出力信号Ｖｏｕｔのハイレベルへの変化速度もローレベルへの変化速度も安定に維持されている。
【００６８】
自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐでは、増幅トランジスタＱｎ５は、ＮチャンネルＭＯＳトランジスタで構成されている。負荷は抵抗による受動負荷でも良いが、電圧増幅ゲインを大きくするために、Ｑｎ５と反対極性のＰチャンネルＭＯＳトランジスタＱｐ５による能動負荷で構成されている。
【００６９】
図１０では、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖのシングルエンド出力信号Ｖｏｕｔが結合容量Ｃ１を介して供給される電圧増幅器は自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの回路形態で構成されている。従って、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、増幅トランジスタＱｎ５の出力電極と入力電極との間に接続されたバイアス素子Ｒ１による自己バイアスのバイアス電圧は、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動に追従して変化する。例えば、外部電源電圧Ｖｄｄ＿ｅｘｔのレベルが増加すると、外部電源電圧Ｖｄｄ＿ｅｘｔから負荷Ｑｐ５を介しての出力ＶＯＵＴのハイレベル変化速度は増大する。この時、増幅トランジスタＱｎ５の自己バイアス電圧も増大しているので、出力ＶＯＵＴからＱｎ５を介して接地電位への出力ＶＯＵＴのローレベル変化速度は増大する。このようにして、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの出力からのレベル変換出力信号電圧ＶＯＵＴのハイレベル期間とローレベル期間とのデューティー比が略一定となる。その結果、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの出力からのレベル変換出力信号電圧ＶＯＵＴに含まれる基準周波数発振器ＤＣＸＯの発振出力信号の高調波成分の漏れ込み量を低減することができる。
【００７０】
尚、図１０に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖのダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖは、逆位相のダブルエンド信号を出力する基準周波数発振器ＤＣＸＯに対応したものである。もし、基準周波数発振器ＤＣＸＯがシングルエンド信号を出力する場合には、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖは不必要で、基準周波数発振器ＤＣＸＯの出力のシングルエンド信号を図１０の自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの結合容量Ｃ１の一端に直接供給することができる。
【００７１】
図１１は、図１０に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖから生成される種々の高調波のレベルが外部電源電圧Ｖｄｄ＿ｅｘｔの変動によりほとんど変動しないことを示すシュミレーションの結果である。図１１において、横軸は外部電源電圧Ｖｄｄ＿ｅｘｔのレベル、縦軸は種々の高調波のレベル、１ｓｔは基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの基本波成分のレベル、６４ｔｈは６４倍高調波のレベル、６５ｔｈは６５倍高調波のレベル、６６ｔｈは６６倍高調波のレベル、６７ｔｈは６７倍高調波のレベルをそれぞれ示している。６４倍高調波と６６倍高調波との偶数高調波と６５倍高調波と６７倍高調波との奇数高調波とは、外部電源電圧Ｖｄｄ＿ｅｘｔの変動と無関係に略一定の低いレベルとなっている。
【００７２】
図１２は、図１０に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖを使用した場合、レベル変換器Ｌｅｖ＿Ｃｏｎｖで形成される２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号（不要妨害信号）のレベルを示すシュミレーションの結果である。図１２において、横軸は外部電源電圧Ｖｄｄ＿ｅｘｔのレベル、縦軸は信号のレベルを示し、２６ＭＨｚは基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦの信号レベルを示している。２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号（不要妨害信号）のいずれも、外部電源電圧Ｖｄｄ＿ｅｘｔの変動と無関係に略一定の低いレベルとなっている。
【００７３】
≪本発明のより具体的な実施形態≫
図１３は、本発明のより具体的な実施形態による通信用半導体集積回路ＲＦ  ＩＣの構成を示す図である。図１３に示したＲＦ  ＩＣは、基地局からの受信動作と基地局への送信動作の両方でＧＳＭ８５０ＭＨｚ、ＧＳＭ９００ＭＨｚ、ＤＣＳ１８００ＭＨｚ、ＰＣＳ１９００ＭＨｚのクワッドバンドの４つのバンドに対応するように構成されている。尚、ＤＣＳはＤｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍの略称、ＰＣＳはＰｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍの略称である。尚、図１３において、Ｆｒｃｔ＿Ｓｙｎｔｈは、図１と図４を用いて説明したフラクショナルＰＬＬ回路もしくはフラクショナルシンサセイザで構成されたＲＦキャリア同期サブユニットである。尚、このフラクショナルＰＬＬ回路もしくはフラクショナルシンサセイザ中のレベル変換器Ｌｅｖ＿Ｃｏｎｖは、図１０で示した回路により構成されている。
【００７４】
尚、クワッドバンドのバンドに対応するこのＲＦ  ＩＣは、図１と図４とで説明したフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈと、ＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵと、ＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵとから構成されている。携帯電話端末機器のアンテナＡＮＴで受信されたＲＦ受信信号はアンテナスイッチＡＮＴＳＷと表面弾性波フィルターＳＡＷとを介してＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵに供給される。ＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵは入力されたＲＦ受信信号を復調することによって受信ベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱを生成して、受信ベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱをベースバンドＬＳＩ（ＢＢ＿ＬＳＩ）へ供給する。ＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵには、ベースバンドＬＳＩ（ＢＢ＿ＬＳＩ）から送信ベースバンド信号ＴｘＡＢＩ、ＴｘＡＢＱが供給される。ＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵは入力された送信ベースバンド信号を変調することによりＲＦ送信信号を形成して、ＲＦ電力増幅器ＲＦ＿ＰＡ１、ＲＤ＿ＰＡ２とアンテナスイッチＡＮＴＳＷとを介して携帯電話端末機器のアンテナＡＮＴに供給する。
【００７５】
まず、ＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵの受信動作を、説明する。携帯電話端末機器のアンテナで受信されたＲＦ受信信号はアンテナスイッチＡＮＴＳＷと表面弾性波フィルターＳＡＷとを介して、４つのローノイズアンプに供給される。ＧＳＭ８５０ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ８５０の周波数帯域は８６９ＭＨｚ〜８９４ＭＨｚで、第１ローノイズアンプＬＮＡ１によって増幅される。ＧＳＭ９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ９００の周波数帯域は９２５ＭＨｚ〜９６０ＭＨｚで、第２ローノイズアンプＬＮＡ２によって増幅される。ＤＣＳ１８００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＤＣＳ１８００の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚで、第３ローノイズアンプＬＮＡ３によって増幅される。ＰＣＳ１９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＰＣＳ１９００の周波数帯域は１９３０ＭＨｚ〜１９９０ＭＨｚで、第４ローノイズアンプＬＮＡ４によって増幅される。４つのローノイズアンプＬＮＡ１〜ＬＮＡ４のＲＦ増幅受信出力信号は、受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの一方の入力端子に供給される。二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの他方の入力端子には、９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）で形成された９０°位相を有する２つのＲＦキャリア信号が供給される。ＧＳＭ８５０ＭＨｚまたはＧＳＭ９００ＭＨｚの受信モードでは、ＲＦ電圧制御発振器ＲＦＶＣＯの出力が分周比２の１／２分周器ＤＩＶ１を介して９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）に供給される。ＤＣＳ１８００ＭＨｚまたはＰＣＳ１９００ＭＨｚの受信モードでは、ＲＦ電圧制御発振器ＲＦＶＣＯの出力が直接に９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）へ供給される。混合回路ＲＸ−ＭＩＸ＿Ｉの出力と混合回路ＲＸ−ＭＩＸ＿Ｑの出力とから、それぞれ受信ベースバンド信号ＲｘＡＢＩと受信ベースバンド信号ＲｘＡＢＱとが生成される。受信ベースバンド信号ＲｘＡＢＩと受信ベースバンド信号ＲｘＡＢＱとは、それぞれ可変利得増幅器ＰＧＡＩ１、ＰＧＡＩ２、ＰＧＡＩ３、フィルター回路ＦＣＩ１、ＦＣＩ２、ＦＣＩ３バッファ増幅器ＢＡＩと可変利得増幅器ＰＧＡＱ１、ＰＧＡＱ２、ＰＧＡＱ３、フィルター回路ＦＣＱ１、ＦＣＱ２、ＦＣＱ３バッファ増幅器ＢＡＱとを介してベースバンドＬＳＩ（ＢＢ＿ＬＳＩ）へ供給される。
【００７６】
ＧＳＭ８５０ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ８５０の周波数帯域の８６９ＭＨｚ〜８９４ＭＨｚの受信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３４７６ＭＨｚ〜３５７６ＭＨｚに設定される。このＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは分周比２に設定された分周器ＤＩＶ１（１／２）と９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）とにより１／４分周されて、８６９ＭＨｚ〜８９４ＭＨｚに１／４分周されたＲＦ分周周波数信号が受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑに供給される。従って、二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの出力から、ＧＳＭ８５０ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ８５０の受信によるアナログベースバンド受信信号ＲｘＡＢＩ、ＲＸＡＢＱが形成される。ＧＳＭ９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ９００の周波数帯域の９２５ＭＨｚ〜９６０ＭＨｚの受信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３７００ＭＨｚ〜３８４０ＭＨｚに設定される。このＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは分周比２に設定された分周器ＤＩＶ１（１／２）と９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）とにより１／４分周されて、９２５ＭＨｚ〜９６０ＭＨｚに１／４分周されたＲＦ分周周波数信号が受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑに供給される。従って、二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの出力から、ＧＳＭ９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＧＳＭ９００の受信によるアナログベースバンド受信信号ＲｘＡＢＩ、ＲＸＡＢＱが形成される。ＤＣＳ１８００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＤＣＳ１８００の周波数帯域は１８０５ＭＨｚ〜１８８０ＭＨｚの受信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３６１０ＭＨｚ〜３７６０ＭＨｚに設定される。このＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）により１／２分周されて、１８０５ＭＨｚ〜１８８０ＭＨｚに１／２分周されたＲＦ分周周波数信号が受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑに供給される。従って、二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの出力から、ＤＣＳ１８００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＤＣＳ１８００の受信によるアナログベースバンド受信信号ＲｘＡＢＩ、ＲＸＡＢＱが形成される。ＰＣＳ１９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＰＣＳ１９００の周波数帯域は１９３０ＭＨｚ〜１９９０ＭＨｚの受信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３８６０ＭＨｚ〜３９８０ＭＨｚに設定される。このＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）により１／２分周されて、１９３０ＭＨｚ〜１９９０ＭＨｚに１／２分周されたＲＦ分周周波数信号が受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑに供給される。従って、二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの出力から、ＰＣＳ１９００ＭＨｚのバンドのＲＦ受信信号Ｒｘ_ＰＣＳ１９００の受信によるアナログベースバンド受信信号ＲｘＡＢＩ、ＲＸＡＢＱが形成される。
【００７７】
次に、ＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵの送信動作を、説明する。フラクショナルシンサセイザＦｒｃｔ＿ＳｙｎｔｈのＲＦ電圧制御発振器ＲＦＶＣＯの出力のＲＦ発振出力信号が所定の分周比に設定された中間周波数分周器ＤＩＶ２（１／ＮＩＦ）に供給されることにより、中間周波数分周器ＤＩＶ２（１／ＮＩＦ）の出力から２倍中間周波数信号が形成される。この２倍中間周波数信号が９０°位相シフター９０ｄｅｇＳｈｉｆｔの入力に供給されることにより９０°位相の異なる６８．６２４ＭＨｚの２つの中間周波数信号が形成される。送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿ＱにはベースバンドＬＳＩ（ＢＢ＿ＬＳＩ）からのベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱと９０°位相の異なる６８．６２４ＭＨｚの２つの中間周波数信号とが供給されることにより、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの出力に接続された加算器の出力にはベクトル合成された６８．６２４ＭＨｚの中間周波送信信号が形成される。この６８．６２４ＭＨｚの中間周波送信信号は、位相比較器ＰＣの一方の入力端子に供給される。位相比較器ＰＣの出力はローパスフィルターＬＰＦ１を介してＲＦ送信用電圧制御発振器ＴＸＶＣＯに供給されることによって、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数が略３４３１．２ＭＨｚに制御される。ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域は８２４ＭＨｚ〜８４９ＭＨｚで、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号３２９６ＭＨｚ〜３３９６ＭＨｚが分周比２に設定された２個の分周器ＤＩＶ５（１／２）、分周器ＤＩＶ３（１／２）を介して第１ＲＦ電力増幅器ＲＦ＿ＰＡ１の入力に供給される。ＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域は８８０ＭＨｚ〜９１５ＭＨｚで、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号３５２０ＭＨｚ〜３６６０ＭＨｚが分周比２に設定された２個の分周器ＤＩＶ５（１／２）、分周器ＤＩＶ３（１／２）を介して第１ＲＦ電力増幅器ＲＦ＿ＰＡ１の入力に供給される。ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域は１７１０ＭＨｚ〜１７８５ＭＨｚで、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号３４２０ＭＨｚ〜３５７０ＭＨｚが分周比２に設定された１個の分周器ＤＩＶ５（１／２）を介して第２ＲＦ電力増幅器ＲＦ＿ＰＡ２の入力に供給される。ＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域は１８５０ＭＨｚ〜１９１０ＭＨｚで、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振出力信号３７００ＭＨｚ〜３８２０ＭＨｚが分周比２に設定された１個の分周器ＤＩＶ５（１／２）を介して第２ＲＦ電力増幅器ＲＦ＿ＰＡ２の入力に供給される。
【００７８】
ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域の８２４ＭＨｚ〜８４８ＭＨｚとＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域の８８０ＭＨｚ〜９１５ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは分周比２に設定された２個の分周器ＤＩＶ１（１／２）、ＤＩＶ４（１／２）を介して送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給される。また、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの送信ミキサーを構成する二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）に接続された中間周波数分周器ＤＩＶ２（１／ＮＩＦ）の分周比ＮＩＦは２６に設定されている。従って、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの発振出力信号が分周比２に設定された２個の分周器ＤＩＶ５（１／２）、分周器ＤＩＶ３（１／２）を介して位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給され、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの他方の入力端子にはＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯの１／４分周信号が２個の分周器ＤＩＶ１（１／２）、ＤＩＶ４（１／２）を介して供給されている。位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭでは、発振周波数ｆＲＦＶＣＯの１／４分周信号とＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの発振出力信号の１／４分周信号とのミキシングが行われる。従って、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの出力から、（１／４）×ｆＲＦＶＣＯ−（１／４）ｆＴＸＶＣＯの差の周波数の帰還信号が形成されて、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相比較器ＰＣの他方の入力端子に供給される。また、位相比較器ＰＣの一方の入力端子には、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの出力に接続された加算器の出力にはベクトル合成された中間周波送信信号ｆＩＦが供給されている。この中間周波送信信号ｆＩＦは、中間周波数分周器ＤＩＶ２（１／ＮＩＦ）の分周比ＮＩＦである２６と９０°位相シフター９０ｄｅｇＳｈｉｆｔでの１／２分周機能により、ｆＲＦＶＣＯ／５２となる。送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの負帰還制御によって、位相比較器ＰＣの一方の入力端子の基準周波数と位相比較器ＰＣの他方の入力端子の負帰還周波数とは一致するので、下記の関係が成立する。
【００７９】
ｆＲＦＶＣＯ／５２＝（１／４）×ｆＲＦＶＣＯ−（１／４）×ｆＴＸＶＣＯ
（１／４）×ｆＴＸＶＣＯ＝（１／４）×ｆＲＦＶＣＯ−ｆＲＦＶＣＯ／５２
＝（（１３−１）／５２）×ｆＲＦＶＣＯ
＝（１２／５２）×ｆＲＦＶＣＯ
∴ｆＲＦＶＣＯ＝４．３３３３３×（１／４）×ｆＴＸＶＣＯ
従って、ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域の８２４ＭＨｚ〜８４８ＭＨｚとＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域の８８０ＭＨｚ〜９１５ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯをＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの１／４分周信号（（１／４）×ｆＴＸＶＣＯ）の４．３３３３３倍に設定すれば良い。従って、ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域の８２４ＭＨｚ〜８４９ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３５７０．６６３９ＭＨｚ〜３６７８．９９７１ＭＨｚに設定すれば良く、ＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域の８８０ＭＨｚ〜９１５ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３８１３．３３０４ＭＨｚ〜３９７４．９９７ＭＨｚに設定すれば良い。
【００８０】
ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域の１７１０ＭＨｚ〜１７８５ＭＨｚとＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域の１８５０ＭＨｚ〜１９１０ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは分周比２に設定された１個の分周器ＤＩＶ１（１／２）を介して送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給される。また、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの送信ミキサーを構成する二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）に接続された中間周波数分周器ＤＩＶ２（１／ＮＩＦ）の分周比ＮＩＦは２６に設定されている。従って、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの発振出力信号が分周比２に設定された１個の分周器ＤＩＶ５（１／２）を介して位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの一方の入力端子に供給され、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの他方の入力端子にはＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯの１／２分周信号が１個の分周器ＤＩＶ１（１／２）を介して供給されている。位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭでは発振周波数ｆＲＦＶＣＯの１／２分周信号とＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの発振出力信号の１／２分周信号とのミキシングが行われる。従って、位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの出力から、（１／２）×ｆＲＦＶＣＯ−（１／２）×ｆＴＸＶＣＯの差の周波数の帰還信号が形成されて、送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの位相比較器ＰＣの他方の入力端子に供給される。また、位相比較器ＰＣの一方の入力端子には、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの出力に接続された加算器の出力でベクトル合成された中間周波送信信号ｆＩＦが供給されている。この中間周波送信信号ｆＩＦは、中間周波数分周器ＤＩＶ２（１／ＮＩＦ）の分周比ＮＩＦである２６と９０°位相シフター９０ｄｅｇＳｈｉｆｔでの１／２分周機能により、ｆＲＦＶＣＯ／５２となる。送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬの負帰還制御によって、位相比較器ＰＣの一方の入力端子の基準周波数と位相比較器ＰＣの他方の入力端子の負帰還周波数とは一致するので、下記の関係が成立する。
【００８１】
ｆＲＦＶＣＯ／５２＝（１／２）×ｆＲＦＶＣＯ−（１／２）×ｆＴＸＶＣＯ
（１／２）×ｆＴＸＶＣＯ＝（１／２）×ｆＲＦＶＣＯ−ｆＲＦＶＣＯ／５２
＝（（２６−１）／５２）×ｆＲＦＶＣＯ＝（２５／５２）×ｆＲＦＶＣＯ
∴ｆＲＦＶＣＯ＝２．０８×（１／２）×ｆＴＸＶＣＯ
従って、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域の１７１０ＭＨｚ〜１７８５ＭＨｚとＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域の１８５０ＭＨｚ〜１９１０ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯをＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの１／２分周信号（（１／２）×ｆＴＸＶＣＯ）の２．０８倍に設定すれば良い。従って、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域の１７１０ＭＨｚ〜１７８５ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３５５６．８ＭＨｚ〜３７１２．８ＭＨｚに設定すれば良く、ＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域の１８５０ＭＨｚ〜１９１０ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３８４８ＭＨｚ〜３９７２．８ＭＨｚに設定すれば良い。
【００８２】
図１３の実施形態でも、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の送信動作に際して、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの３４３１．２ＭＨｚの発振周波数ｆＴＸＶＣＯの発振出力信号が供給される分周比２に設定された１個の分周器ＤＩＶ５（１／２）の出力から１７１５．６ＭＨｚのＲＦ送信信号が生成される。従って、図４の実施形態と同様に、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの出力の分周器ＤＩＶ５（１／２）の出力からの１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分が、レベル変換器Ｌｅｖ＿Ｃｏｎｖに漏れ込む。その結果、レベル変換器Ｌｅｖ＿Ｃｏｎｖでは、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの６５倍高調波（１６９０ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングと、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの６７倍高調波（１７４２ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングとが行われる。このミキシングの結果、図４の実施形態と同様に、差分周波数を持つ２つのスプリアス信号（不要妨害信号）が基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦの近傍にレベル変換器Ｌｅｖ＿Ｃｏｎｖで形成される可能性がある。図１３の実施形態においても、図１０に示した基準周波数発振器ＤＣＸＯよりの基準発振周波数の高調波成分を抑圧するレベル変換器Ｌｅｖ＿ＣｏｎｖをフラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈで使用することにより、基準周波数発振器ＤＣＸＯの基準周波数の高調波のレベルを抑圧している。
【００８３】
図１４は、本発明の更に具体的な実施形態による通信用半導体集積回路ＲＦ  ＩＣの構成を示す図である。
【００８４】
このＲＦ  ＩＣは、基地局と通信端末機器との通信が位相変調ともに振幅変調を使用するＥＤＧＥ方式に対応するためのポーラループ方式の送信方式を採用している。
【００８５】
ＲＦ  ＩＣのひとつの半導体チップは、３つのサブユニットＦｒｃｔ＿Ｓｙｎｔｈ、ＲＸ  ＳＰＵ、ＴＸ  ＳＰＵを含んでいる。図１４には、ＲＦ  ＩＣ以外にも、携帯電話端末機器の送受信用のアンテナＡＮＴと、フロントエンドモジュールＦＥＭも示されている。フロントエンドモジュールＦＥＭは、アンテナスイッチＡＮＴ＿ＳＷと、送信用ＲＦ電力増幅器ＲＦ＿ＰＡと、送信用ＲＦ電力増幅器ＲＦ＿ＰＡからの送信電力を検出するためのパワーカップラーＣＰＬとを含んでいる。
【００８６】
図１４において、Ｆｒｃｔ＿Ｓｙｎｔｈは、図１と図４を用いて説明したフラクショナルＰＬＬ回路もしくはフラクショナルシンサセイザで構成されたＲＦキャリア同期サブユニットである。尚、このフラクショナルＰＬＬ回路もしくはフラクショナルシンサセイザ中のレベル変換器Ｌｅｖ＿Ｃｏｎｖは、図１０で示した回路により構成されている。ＲＦキャリア同期サブユニットＦｒｃｔ＿Ｓｙｎｔｈでは、集積回路ＲＦ  ＩＣの外部の水晶振動子Ｘｔａｌによって発振周波数周波数ｆＲＥＦが安定に維持されたシステム基準クロック発振器ＤＣＸＯからのシステム基準クロック信号が印加されたフラクショナル周波数シンセサイザは、ＲＦ発振器ＲＦＶＣＯのＲＦ発振周波数ｆＲＦＶＣＯも安定に維持する。ＲＦ発振器ＲＦＶＣＯのＲＦ出力が分周器ＤＩＶ１（ＤＩＶ４）（１／２  ｏｒ  １／４）に供給されることにより、分周器ＤＩＶ１（ＤＩＶ４）（１／２  ｏｒ  １／４）の出力からＲＦ信号ΦＲＦが得られる。このＲＦ信号ΦＲＦは、通信用ＲＦアナログ信号処理集積回路ＲＦ  ＩＣ内部のＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵとＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵとに供給される。すなわち、ＲＦ送信信号アナログ信号処理サブユニット３０２ＴＸ  ＳＰＵが、ＥＤＧＥ方式に対応するためのポーラループ方式で構成されている。
【００８７】
受信状態に設定されたタイムスロットでは、フロントエンドモジュールＦＥＭのアンテナスイッチＡＮＴ＿ＳＷは上側に接続される。従って、アンテナＡＮＴで受信されたＲＦ受信信号は、例えば表面弾性波デバイスにより構成された受信フィルタＳＡＷを介してＲＦ受信信号アナログ信号処理サブユニットＲＸ  ＳＰＵのローノイズアンプＬＮＡの入力に供給される。このローノイズアンプＬＮＡのＲＦ増幅出力信号は、受信ミキサーを構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの一方の入力に供給される。二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの他方の入力には、分周器ＤＩＶ１（ＤＩＶ４）（１／２  ｏｒ  １／４）からのＲＦ信号ΦＲＦに基づいて９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）で形成された９０°位相を有する２つのＲＦキャリア信号が供給される。その結果、受信ミキサーの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿ＱではＲＦ受信信号周波数からベースバンド信号周波数へのダイレクトダウン周波数コンバージョンが実行されて、出力から受信アナログベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱが得られる。この受信アナログベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱは受信タイムスロット設定で利得が調整された可変利得アンプＰＧＡＩ１、ＰＧＡＩ２、ＰＧＡＩ３、ＰＧＡＱ１、ＰＧＡＱ２、ＰＧＡＱ３で増幅された後、ＲＦ  ＩＣのチップ内のＡ／Ｄ変換器によりディジタル信号に変換される。このディジタル受信信号は、図示されていないベースバンド信号処理ＬＳＩへ供給される。
【００８８】
送信状態に設定されたタイムスロットでは、図示されていないベースバンド信号処理ＬＳＩからディジタル送信ベースバンド信号がＲＦ  ＩＣに供給される。その結果、ＲＦ  ＩＣ内部の図示されていないＤ／Ａ変換器の出力から、アナログベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱがＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵの送信ミキサーの二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの一方の入力に供給される。ＲＦ発振器ＲＦＶＣＯのＲＦ発振周波数ｆＲＦＶＣＯが中間周波数分周器ＤＩＶ２（１／ＮＩＦ）で分周されることによって、中間周波数ｆＩＦの信号ΦＩＦが得られる。このＩＦ信号ΦＩＦに基づき９０°位相シフター９０ｄｅｇＳｈｉｆｔで形成された９０°位相を有する２つのＩＦ送信キャリア信号が二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの他方の入力に供給される。その結果、送信ミキサーの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑでは、アナログベースバンド送信信号の周波数からＩＦ送信信号への周波数アップコンバージョンが実行されて、加算器からベクトル合成されたひとつのＩＦ送信変調信号が得られる。加算器からのＩＦ送信変調信号はＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵの位相変調成分の送信のためのＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの一方の入力に供給されている。ＰＭループ回路ＰＭ  ＬＰでは、位相比較器ＰＣの出力はチャージポンプＣＰとローパスフィルタＬＦ１を介して送信用発振器ＴＸＶＣＯの制御入力に伝達される。
【００８９】
送信用発振器ＴＸＶＣＯの出力に入力が接続されたバッファアンプＢＦには、電圧レギュレータＶｒｅｇからの動作電圧が供給されている。送信用電圧制御発振器ＴＸＶＣＯの出力は分周器ＤＩＶ１（ＤＩＶ４）（１／２  ｏｒ  １／４）からＲＦ信号ΦＲＦが供給されたＰＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの入力に供給されることによって、ＤＷＮ＿ＭＩＸ＿ＰＭの出力から第１ＩＦ送信帰還信号が得られる。送信タイムスロットがＧＳＭ方式の場合の位相変調情報は、この第１ＩＦ送信帰還信号がスイッチＳＷ＿１を介してＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの他方の入力に供給される。この結果、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力である送信信号はＧＳＭ方式の正確な位相変調情報を含むようになる。また、送信タイムスロットがＧＳＭ方式の場合の送信電力情報（送信用ＲＦ電力増幅器ＲＦ＿ＰＡの増幅ゲイン）は、ＲＦ  ＩＣ内部のランプ信号Ｄ／Ａ変換器Ｒａｍｐ  ＤＡＣのランプ出力電圧Ｖｒａｍｐで指定される。このランプ出力電圧Ｖｒａｍｐが、スイッチＳＷ２を介して１０ＭＨｚフィルタ（１０ＭＨｚＦｉｌｔｅｒ）に供給される。このフィルタからのランプ出力電圧Ｖｒａｍｐと、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力を検出するパワーカップラーＣＰＬと電力検出回路ＰＤＥＴとからの送信電力検出信号Ｖｄｅｔとが、誤差増幅器Ｅｒｒ＿Ａｍｐに供給される。誤差増幅器Ｅｒｒ＿Ａｍｐの出力からの自動パワー制御電圧Ｖａｐｃによる電源電圧制御もしくはバイアス電圧制御により、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの増幅ゲインは基地局と携帯通信端末装置との距離に比例して設定される。尚、ランプ信号Ｄ／Ａ変換器Ｒａｍｐ  ＤＡＣにベースバンドＬＳＩのようなベースバンド信号処理ユニットから供給されるディジタルランプ入力信号は、送信電力のレベルを示す送信電力レベル指示信号であり、基地局と通信端末機器との距離に比例して送信電力レベルを高く制御するものである。このランプ信号Ｄ／Ａ変換器Ｒａｍｐ  ＤＡＣの出力から、アナログのランプ出力電圧Ｖｒａｍｐが生成される。
【００９０】
一方、送信タイムスロットがＥＤＧＥ方式の場合は、加算器からのＩＦ送信変調信号は、位相変調情報だけではなく振幅変調情報も含むことになる。従って、加算器からＩＦ送信変調信号はＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの一方の入力に供給されるだけではなく、ＡＭループ回路ＡＭ  ＬＰを構成する振幅比較器ＡＣの一方の入力に供給される。この時には、位相比較器ＰＣの他方の入力には、送信用発振器ＴＸＶＣＯの出力がＰＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭを介して供給されるのではない。むしろ、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力に関係する情報（ＲＦ送信電力レベルＲＦＰＬＶ）が、パワーカップラーＣＰＬ、可変利得回路ＭＶＧＡ、ＡＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＡＭを介して位相比較器ＰＣの他方の入力に供給されることとなる。また、ＡＭループ回路ＡＭ  ＬＰを構成する振幅比較器ＡＣの他方の入力にも、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力に関係する情報（ＲＦ送信電力レベルＲＦＰＬＶ）がパワーカップラーＣＰＬ、可変利得回路ＭＶＧＡ、ＡＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＡＭを介して供給されることとなる。ＡＭループ回路ＡＭ  ＬＰでは、振幅比較器ＡＣの出力はローパスフィルタＬＦ２、可変利得回路ＩＶＧＡ、電圧・電流変換器Ｖ／Ｉ、チャージポンプＣＰ、スイッチＷＳ２を介して１０ＭＨｚフィルタ（１０ＭＨｚＦｉｌｔｅｒ）に供給される。この結果、まずＰＭループ回路ＰＭ  ＬＰによって、送信用発振器ＴＸＶＣＯのＲＦ発振出力信号を増幅する送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力の送信電力信号はＥＤＧＥ方式の正確な位相変調情報を含むようになる。さらに、ＡＭループ回路ＡＭ  ＬＰによって、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力の送信電力信号はＥＤＧＥ方式の正確な振幅変調情報を含むようになる。
【００９１】
尚、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力を検出するパワーカップラーＣＰＬとしては、ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力を電磁気的もしくは容量的に検出するカップラーを採用することができる。このパワーカップラーＣＰＬとしては、それ以外に、カレントセンス形カップラーも採用することができる。このカレントセンス形カップラーでは、ＲＦ電力増幅器ＲＦ＿ＰＡの最終段パワー増幅素子のＤＣ・ＡＣ動作電流に比例する小さな検出ＤＣ・ＡＣ動作電流を検出増幅素子に流すものである。
【００９２】
図１４のＲＦ  ＩＣでは、ランプ信号Ｄ／Ａ変換器Ｒａｍｐ  ＤＡＣのランプ電圧Ｖｒａｍｐに応答するＡＭループ回路ＡＭ  ＬＰの二つの可変利得回路ＭＶＧＡ、ＩＶＧＡの利得は逆方向となるように、制御回路ＣＮＴＬが１０ビットのディジタルランプ信号に応答して８ビットの２つの制御信号を生成する。すなわち、ランプ電圧Ｖｒａｍｐに応答して可変利得回路ＭＶＧＡの利得が減少する時には、可変利得回路ＩＶＧＡの利得が増加することで、二つの可変利得回路ＭＶＧＡ、ＩＶＧＡの利得の和がほぼ一定となる。この結果、ＡＭループ回路ＡＭ  ＬＰのオープンループ周波数特性の位相余裕がランプ電圧Ｖｒａｍｐに応答して著しく小さくなることを軽減している。
【００９３】
また、図１４の実施形態においても、図１０に示した基準周波数発振器ＤＣＸＯよりの基準発振周波数の高調波成分を抑圧するレベル変換器Ｌｅｖ＿ＣｏｎｖをフラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈで使用することにより、基準周波数発振器ＤＣＸＯの基準周波数の高調波のレベルを抑圧している。
【００９４】
図１５は、図４、図１３、図１４のそれぞれで使用される本発明の他の実施形態によるレベル変換器Ｌｅｖ＿Ｃｏｎｖの回路構成を示すものである。図１５のレベル変換器Ｌｅｖ＿Ｃｏｎｖは、基準周波数発振器ＤＣＸＯの基準周波数信号のダブルエンド信号Ｖｉｎ、／Ｖｉｎが供給されることによりシングルエンド出力信号Ｖｏｕｔを出力するダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖと、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖのシングルエンド出力信号Ｖｏｕｔを増幅する電圧増幅器とを含む。この電圧増幅器は、ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖのシングルエンド出力信号Ｖｏｕｔが一端に供給される結合容量Ｃ１と、入力電極が結合容量Ｃ１の他端に接続された相補型増幅トランジスタＱｎ５、Ｑｐ５と、増幅トランジスタＱｎ５、Ｑｐ５の出力電極と入力電極との間に接続されたバイアス素子Ｑｎ６、Ｑｐ６とを含む自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの回路形態で構成されている。ダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖは、図１５に示した一例では、基準周波数発振器ＤＣＸＯの基準周波数信号のダブルエンド信号Ｖｉｎ、／Ｖｉｎがそれぞれ容量Ｃ２、Ｃ３を介してゲートに供給されるＮチャンネルＭＯＳトランジスタＱｎ１、Ｑｎ２と、Ｑｎ１、Ｑｎ２のドレインに接続されたカレントミラーとしてのＰチャンネルＭＯＳトランジスタＱｐ１、Ｑｐ２と、Ｑｎ１のバイアス抵抗Ｒ１、Ｒ３と、Ｑｎ２のバイアス抵抗Ｒ２、Ｒ４とを含んでいる。ダブルエンド信号Ｖｉｎ、／Ｖｉｎに応答してＮチャンネルＭＯＳトランジスタＱｎ１、Ｑｎ２のいずか一方に電流が流れる。ダブルエンド信号Ｖｉｎ、／Ｖｉｎがそれぞれハイレベル、ローレベルの時には、Ｑｎ１に電流が流れ、カレントミラーＱｐ１、Ｑｐ２によりシングルエンド出力信号Ｖｏｕｔはハイレベルに駆動される。ダブルエンド信号Ｖｉｎ、／Ｖｉｎがそれぞれローレベル、ハイレベルの時には、Ｑｎ２に電流が流れ、シングルエンド出力信号Ｖｏｕｔはローレベルに駆動される。外部電源電圧Ｖｄｄ＿ｅｘｔの変動によってもダブル・シングル信号変換器Ｄｂｌ＿Ｓｉｎｇ＿ＣｏｎｖのＱｎ１に流れる電流とＱｎ２に流れる電流とが等しいので、シングルエンド出力信号Ｖｏｕｔのハイレベルへの変化速度もローレベルへの変化速度も安定に維持されている。また、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの増幅トランジスタＱｎ５、Ｑｐ５の出力電極と入力電極との間に接続されたバイアス素子Ｑｎ６、Ｑｐ６による自己バイアスのバイアス電圧は、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動に追従して変化する。従って、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの出力からのレベル変換出力信号電圧ＶＯＵＴのハイレベル期間とローレベル期間とのデューティー比が略一定となる。その結果、外部電源電圧Ｖｄｄ＿ｅｘｔのレベル変動があっても、自己バイアス型電圧増幅器Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐの出力からのレベル変換出力信号電圧ＶＯＵＴに含まれる基準周波数発振器ＤＣＸＯの発振出力信号の高調波成分のレベル変動を低減できる。
【００９５】
図１６は、図１、図４、図１３、図１４、図１８のフラクショナルシンサセイザＦｒｃｔ＿Ｓｙｎｔｈで使用されるＭＡＳＨ（Multistage noise Shaping Technique）により構成されたＭＡＳＨ方式のΣΔ変調器ΣΔＭｏｄを示す図である。ＭＡＳＨ方式のΣΔ変調器は、１次ΣΔ変調器を多段接続したもので、ｎ次ΣΔ変調ノイズ・シェービング特性が得られるものである。
【００９６】
同図に示すように、１段目のΣΔ変調器は、図２に示したΣΔ変調器ΣΔＭｏｄと同様に加算器Ｓｕｍ１１、積分器Ｉｎｔｇｒｔｒ１１としての遅延回路、１ビット出力の量子化器ｑｎｔｚｒ１、ゲイン１／Ｇを持つ帰還回路ｆｂｃ１、加算器Ｓｕｍ１２を含むとともに、量子化器ｑｎｔｚｒ１の出力は積分器Ｉｎｔｇｒｔｒ１２を介して出力Ｆ／Ｇの加算器Ｓｕｍ１３に伝達される。１段目のΣΔ変調器の加算器Ｓｕｍ１２の出力は、２段目のΣΔ変調器へ伝達される。１段目のΣΔ変調器と同様に、２段目のΣΔ変調器は、加算器Ｓｕｍ２１、積分器Ｉｎｔｇｒｔｒ２１としての遅延回路、１ビット出力の量子化器ｑｎｔｚｒ２、ゲイン１／Ｇを持つ帰還回路ｆｂｃ２、加算器Ｓｕｍ２２、積分器Ｉｎｔｇｒｔｒ２２、加算器Ｓｕｍ２３を含むとともに、加算器Ｓｕｍ２３の出力と加算器Ｓｕｍ１３の入力との間に接続されたディジタル微分器ｄｉｆ１１を含む。２段目のΣΔ変調器の加算器Ｓｕｍ２２の出力は、３段目のΣΔ変調器へ伝達される。３段目のΣΔ変調器は、加算器Ｓｕｍ３１、積分器Ｉｎｔｇｒｔｒ３１としての遅延回路、１ビット出力の量子化器ｑｎｔｚｒ３、ゲイン１／Ｇを持つ帰還回路ｆｂｃ３、加算器Ｓｕｍ３２を含み、量子化器ｑｎｔｚｒ３の出力はディジタル微分器ｄｉｆ２１を介して加算器Ｓｕｍ２３に伝達される。
【００９７】
この図１６に示したΣΔ変調器ΣΔＭｏｄは、３次のΣΔ変調器であり、上記の非特許文献３で報告された高次のΣΔ変調器ΣΔＭｏｄと原理的に同一のものであり、ノイズ・シェービング特性を改善することができる。この高次のΣΔ変調器ΣΔＭｏｄは３次のΣΔ変調器に限定されるものではなく、３次から５次のΣΔ変調器を使用することができる。
【００９８】
尚、図１６に示すように、分数値情報Ｆが供給される入力端子と１段目のΣΔ変調器の加算器Ｓｕｍ１１の入力との間には、別の加算部Ｓｕｍ０が接続されている。加算部Ｓｕｍ０の一方の入力端子には分数値情報Ｆが供給され、加算部Ｓｕｍ０の他方の入力端子にディザーｄｉｔｈｅｒの出力からの擬似ランダム雑音がディジタル微分器ｄｉｆｆ３１とゲイン１に設定されたアンプ（１）を介して伝達される。
【００９９】
図１７は、図１６のディザーｄｉｔｈｅｒの回路構成を示す図である。同図に示すように、ディザーｄｉｔｈｅｒは、５段の遅延回路Ｄ１〜Ｄ５と排他的ＯＲ回路ＥＸＯＲ１、３段の遅延回路Ｄ６〜Ｄ８と排他的ＯＲ回路ＥＸＯＲ２、４段の遅延回路Ｄ９〜Ｄ１２と排他的ＯＲ回路ＥＸＯＲ３、２段の遅延回路Ｄ１３、Ｄ１４で構成されている。初段の遅延回路Ｄ１に初期値が入力されることにより、最終段の遅延回路Ｄ１４の出力が初段の遅延回路Ｄ１の入力に帰還される。このディザーｄｉｔｈｅｒの出力は２１５−１通りの組み合わせを持つ”０”と”１”の１ビットのストリームの擬似ランダム雑音である。その結果、ディザーｄｉｔｈｅｒの出力に接続されたディジタル微分器ｄｉｆｆ３１の出力は＋１、０、−１のいずれかとなるが、＋１は連続して出力されず、−１も連続して出力されない。図１６に示した高次のΣΔ変調器ΣΔＭｏｄ（例えば、３次のΣΔ変調器）では、ディザーｄｉｔｈｅｒとディジタル微分器ｄｉｆｆ３１とが省略されると、分数値情報Ｆに依存した高次のΣΔ変調器ΣΔＭｏｄの回路の周期的な分周比変化によるスプリアス信号が発生する。このスプリアス信号を低減するため、図１６の加算部Ｓｕｍ０の他方の入力端子に接続されたディザーｄｉｔｈｅｒからのディザー振幅を適切な値に設定する。その結果、擬似ランダム雑音によって高次のΣΔ変調器ΣΔＭｏｄの回路の周期的な分周比変化によるノイズ（フラクショナルノイズ）を乱し、ディザーに際して周波数変換されるスプリアス信号を更に高域に周波数変換する。その結果、ＧＭＳＫ(Gaussian minimum Shift Keying)の規格で定められた送信変調スペクトラムの規格で厳しい４００ＫＨｚの周波数帯域でのスプリアス信号のレベルを低減することができる。
【０１００】
図１８は、本発明の他の実施形態によってＥＤＧＥ方式に対応するためのポーラループ方式で構成された通信用半導体集積回路ＲＦ  ＩＣの構成を示す図である。図１８のＲＦ  ＩＣのＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵでは、図4や図１４の送信系オフセットＰＬＬ回路ＴＸ＿Ｏｆｆｓｅｔ＿ＰＬＬが採用されず、ダイレクトアップコンバージョン方式が採用されている。すなわち、ベースバンドＬＳＩからのベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱが供給される送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）には、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯが供給された分周器ＤＩＶ１（１／２）の出力またはＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯがＲＦ信号ΦＲＦとして供給されている。ＧＳＭ８５０ＭＨｚもしくはＧＳＭ９００ＭＨｚの周波数帯域を送信する場合には、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯが供給された分周器ＤＩＶ１（１／２）の出力が、ＲＦ信号ΦＲＦとして送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）に供給される。ＤＣＳ１８００ＭＨｚもしくはＰＣＳ１９００ＭＨｚの周波数帯域を送信する場合には、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯが、ＲＦ信号ΦＲＦとして送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）に供給される。その結果、送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑは、ベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱのベースバンド周波数からＲＦ送信用電圧制御発振器ＴＸＶＣＯのＲＦ発振周波数ｆＴＸＶＣＯへの周波数変換をダイレクトアップコンバージョン方式で実行する。送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された加算器からのＲＦ送信変調信号はＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵの位相変調成分の送信のためのＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの一方の入力に供給されるだけではなく、ＡＭループ回路ＡＭ  ＬＰを構成する振幅比較器ＡＣの一方の入力に供給される。また、図１８のＲＦ  ＩＣのＲＦ送信信号アナログ信号処理サブユニットＴＸ  ＳＰＵでは、図１４の位相制御帰還用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭとＡＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＡＭとが削除されている。
【０１０１】
送信用発振器ＴＸＶＣＯの出力に入力が接続されたバッファアンプＢＦには、電圧レギュレータＶｒｅｇからの動作電圧が供給されている。送信タイムスロットがＧＳＭ方式の場合は、送信用電圧制御発振器ＴＸＶＣＯの出力の位相変調情報はスイッチＳＷ＿１を介してＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの他方の入力に供給される。この結果、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力である送信信号はＧＳＭ方式の正確な位相変調情報を含むようになる。また、送信タイムスロットがＧＳＭ方式の場合の送信電力情報（送信用ＲＦ電力増幅器ＲＦ＿ＰＡの増幅ゲイン）は、ＲＦ  ＩＣ内部のランプ信号Ｄ／Ａ変換器Ｒａｍｐ  ＤＡＣのランプ出力電圧Ｖｒａｍｐで指定される。このランプ出力電圧Ｖｒａｍｐが、スイッチＳＷ２を介して１０ＭＨｚフィルタ（１０ＭＨｚＦｉｌｔｅｒ）に供給される。このフィルタからのランプ出力電圧Ｖｒａｍｐと、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力を検出するパワーカップラーＣＰＬと電力検出回路ＰＤＥＴとからの送信電力検出信号Ｖｄｅｔとが、誤差増幅器Ｅｒｒ＿Ａｍｐに供給される。誤差増幅器Ｅｒｒ＿Ａｍｐの出力からの自動パワー制御電圧Ｖａｐｃによる電源電圧制御もしくはバイアス電圧制御により、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの増幅ゲインは基地局と携帯通信端末装置との距離に比例して設定される。
【０１０２】
一方、送信タイムスロットがＥＤＧＥ方式の場合は、加算器からのＩＦ送信変調信号は、位相変調情報だけではなく振幅変調情報も含むことになる。従って、加算器からＩＦ送信変調信号はＰＭループ回路ＰＭ  ＬＰを構成する位相比較器ＰＣの一方の入力に供給されるだけではなく、ＡＭループ回路ＡＭ  ＬＰを構成する振幅比較器ＡＣの一方の入力に供給される。この時には、位相比較器ＰＣの他方の入力には、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力に関係する情報（ＲＦ送信電力レベルＲＦＰＬＶ）が、パワーカップラーＣＰＬ、可変利得回路ＭＶＧＡを介して位相比較器ＰＣの他方の入力に供給されることとなる。また、ＡＭループ回路ＡＭ  ＬＰを構成する振幅比較器ＡＣの他方の入力にも、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの送信電力に関係する情報（ＲＦ送信電力レベルＲＦＰＬＶ）がパワーカップラーＣＰＬ、可変利得回路ＭＶＧＡを介して供給されることとなる。ＡＭループ回路ＡＭ  ＬＰでは、振幅比較器ＡＣの出力はローパスフィルタＬＦ２、可変利得回路ＩＶＧＡ、電圧・電流変換器Ｖ／Ｉ、チャージポンプＣＰ、スイッチＷＳ２を介して１０ＭＨｚフィルタ（１０ＭＨｚＦｉｌｔｅｒ）に供給される。この結果、まずＰＭループ回路ＰＭ  ＬＰによって、送信用発振器ＴＸＶＣＯのＲＦ発振出力信号を増幅する送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力の送信電力信号はＥＤＧＥ方式の正確な位相変調情報を含むようになる。さらに、ＡＭループ回路ＡＭ  ＬＰによって、送信用ＲＦ電力増幅器ＲＦ＿ＰＡの出力の送信電力信号はＥＤＧＥ方式の正確な振幅変調情報を含むようになる。
【０１０３】
また図１８のＲＦ  ＩＣでは、ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域の８２４ＭＨｚ〜８４８ＭＨｚとＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域の８８０ＭＨｚ〜９１５ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯをＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの４倍に設定すれば良い。従って、ＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０の周波数帯域の８２４ＭＨｚ〜８４８ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３２９６ＭＨｚ〜３３９６ＭＨｚに設定すれば良く、ＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００の周波数帯域の８８０ＭＨｚ〜９１５ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３５２０ＭＨｚ〜３６６０ＭＨｚに設定すれば良い。分周器ＤＩＶ１の分周比２と送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）の１／２分周機能によって、略３．２ＧＨｚ〜３．７ＧＨｚに近いＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは１／４分周され、略０．８ＧＨｚ〜０．９ＧＨｚのＧＳＭ８５０ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ８５０とＧＳＭ９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＧＳＭ９００とがＲＦ送信用電圧制御発振器ＴＸＶＣＯから生成される。また、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域の１７１０ＭＨｚ〜１７８５ＭＨｚとＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域の１８５０ＭＨｚ〜１９１０ＭＨｚとの送信動作に対応するため、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯをＲＦ送信用電圧制御発振器ＴＸＶＣＯの発振周波数ｆＴＸＶＣＯの２倍に設定すれば良い。従って、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の周波数帯域の１７１０ＭＨｚ〜１７８５ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３４２０ＭＨｚ〜３５７０ＭＨｚに設定すれば良く、ＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００の周波数帯域の１８５０ＭＨｚ〜１９１０ＭＨｚに対応して、ＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは３７００ＭＨｚ〜３８２０ＭＨｚに設定すれば良い。分周器ＤＩＶ１の分周比１と送信ミキサーＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑに接続された９０°位相シフター９０ｄｅｇＳｈｉｆｔ（１／２）の１／２分周機能によって、略３．２ＧＨｚ〜３．７ＧＨｚに近いＲＦ電圧制御発振器ＲＦＶＣＯの発振周波数ｆＲＦＶＣＯは１／２分周され、略１．６ＧＨｚ〜１．９ＧＨｚのＤＰＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００とＰＣＳ１９００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＰＣＳ１９００とがＲＦ送信用電圧制御発振器ＴＸＶＣＯから生成される。
【０１０４】
図１８の実施形態でも、ＤＣＳ１８００ＭＨｚのバンドのＲＦ送信信号Ｔｘ_ＤＣＳ１８００の送信動作に際して、図４の実施形態と同様に、ＲＦ送信用電圧制御発振器ＴＸＶＣＯの１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分が、レベル変換器Ｌｅｖ＿Ｃｏｎｖに漏れ込む。その結果、レベル変換器Ｌｅｖ＿Ｃｏｎｖでは、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの６５倍高調波（１６９０ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングと、レベル変換器Ｌｅｖ＿Ｃｏｎｖで発生する基準周波数発振器ＤＣＸＯよりの基準発振周波数の２６ＭＨｚの６７倍高調波（１７４２ＭＨｚ）と漏れ込んだ１７１５．６ＭＨｚの発振周波数ｆＴＸＶＣＯの高周波信号成分とのミキシングとが行われる。このミキシングの結果、図４の実施形態と同様に、差分周波数を持つ２つのスプリアス信号（不要妨害信号）が基準周波数発振器ＤＣＸＯから生成される２６ＭＨｚの基準発振周波数ｆＲＥＦの近傍にレベル変換器Ｌｅｖ＿Ｃｏｎｖで形成される可能性がある。図１８の実施形態においても、図１０または図１５に示した基準周波数発振器ＤＣＸＯよりの基準発振周波数の高調波成分を抑圧するレベル変換器Ｌｅｖ＿ＣｏｎｖをフラクショナルシンセサイザＦｒｃｔ＿Ｓｙｎｔｈで使用することにより、基準周波数発振器ＤＣＸＯの基準周波数の高調波のレベルを抑圧している。
【０１０５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０６】
例えば、図１０や図１５に示したレベル変換器Ｌｅｖ＿Ｃｏｎｖで、ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタとは、ＮＰＮバイポーラトランジスタとＰＮＰバイポーラトランジスタとにそれぞれ置換することができる。
【図面の簡単な説明】
【０１０７】
【図１】図１は、本発明のひとつの実施形態に従った通信用半導体集積回路ＲＦ  ＩＣのチップ上に形成されたフラクショナルシンサセイザの構成を示す図である。
【図２】図２は、図１に示したフラクショナルシンサセイザのΣΔ変調器の構成を示す図である。
【図３】図３は、図２に示したフラクショナルシンサセイザのΣΔ変調器の動作を示す図である。
【図４】図４は、図１に示した基準周波数発振器を含むフラクショナルシンサセイザを用いて通信用半導体集積回路ＲＦ  ＩＣの送信系信号処理サブユニットの周波数制御を説明する図である。
【図５】図５は、本発明に先立ったＲＦ  ＩＣの開発の途中で本発明者等により検討されたレベル変換器の構成を示すものである。
【図６】図６は、ウォームアップモードと送信モードとの理想的な周波数特性を示す図である。
【図７】図７は、本発明に先立って本発明者等により検討されたＲＦ  ＩＣの開発のウォームアップモードと送信モードとの周波数特性を示す図である。
【図８】図８は、図５に示したレベル変換器から生成される種々の高調波のレベルが外部電源電圧の変動により変動することを示すシュミレーションの結果である。
【図９】図９は、図５に示したレベル変換器を使用した場合、レベル変換器で形成される２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号のレベルを示すシュミレーションの結果である。
【図１０】図１０は、本発明の１つの実施形態によるレベル変換器の回路構成を示すものである。
【図１１】図１１は、図１０に示したレベル変換器から生成される種々の高調波のレベルが外部電源電圧の変動によりほとんど変動しないことを示すシュミレーションの結果である。
【図１２】図１２は、図１０に示したレベル変換器を使用した場合、レベル変換器で形成される２５．６ＭＨｚと２６．４ＭＨｚの２つのスプリアス信号のレベルを示すシュミレーションの結果である。
【図１３】図１３は、本発明のより具体的な実施形態による通信用半導体集積回路の構成を示す図である。
【図１４】図１４は、本発明の更に具体的な実施形態による通信用半導体集積回路の構成を示す図である。
【図１５】図１５は、図４、図１３、図１４のそれぞれで使用される本発明の他の実施形態によるレベル変換器の回路構成を示すものである。
【図１６】図１６は、図１、図４、図１３、図１４、図１８のフラクショナルシンサセイザで使用されるＭＡＳＨ方式のΣΔ変調器を示す図である。
【図１７】図１７は、図１６のディザーの回路構成を示す図である。
【図１８】図１８は、本発明の他の実施形態によってＥＤＧＥ方式に対応するためのポーラループ方式で構成された通信用半導体集積回路の構成を示す図である。
【図１９】図１９は、ＧＭＳＫの規格によって規定された携帯電話端末機器のＲＦ送信信号の周波数スペクトラムを示す図である。
【符号の説明】
【０１０８】
ＲＦ  ＩＣ  通信用半導体集積回路
ＤＣＸＯ  基準周波数発振器
ＰＬＬ  ＰＬＬ回路
ＰＤＣ  位相比較器
ＲＦＶＣＯ  ＲＦ電圧制御発振器
ＤＩＶ  分周器
ＴＸＶＣＯ  ＲＦ送信用電圧制御発振器
Ｌｅｖ＿Ｃｏｎｖ  レベル変換器
Ｖｉｎ、／Ｖｉｎ  基準周波数発振器ＤＣＸＯの基準周波数信号のダブルエンド信号
Ｖｏｕｔ  シングルエンド出力信号
Ｄｂｌ＿Ｓｉｎｇ＿Ｃｏｎｖ  ダブル・シングル信号変換器
Ｓｅｌｆ＿Ｂｉａｓ＿Ｖｏｌｔ＿Ａｍｐ  自己バイアス型電圧増幅器
Ｃ１  結合容量
Ｑｎ５  増幅トランジスタ
Ｑｐ５  負荷
Ｒ１  バイアス素子
【図１】
2007259122.tif 000003
【図２】
2007259122.tif 000004
【図３】
2007259122.tif 000005
【図４】
2007259122.tif 000006
【図５】
2007259122.tif 000007
【図６】
2007259122.tif 000008
【図７】
2007259122.tif 000009
【図８】
2007259122.tif 000010
【図９】
2007259122.tif 000011
【図１０】
2007259122.tif 000012
【図１１】
2007259122.tif 000013
【図１２】
2007259122.tif 000014
【図１３】
2007259122.tif 000015
【図１４】
2007259122.tif 000016
【図１５】
2007259122.tif 000017
【図１６】
2007259122.tif 000018
【図１７】
2007259122.tif 000019
【図１８】
2007259122.tif 000020
【図１９】
2007259122.tif 000021