(57)【要約】【課題】  データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を提供する。【解決手段】  制御装置１００を制御するＣＰＵ１０と、制御装置１００において使用するデータを一時的に記憶しておくＤＲＡＭ１４と、ＤＲＡＭ１４の一部のデータを保持しておくＦｅＲＡＭ１６と、ＤＲＡＭ１４の所定のアドレス空間にデータの書き込みが行われるか否かを検出するアドレス検出部１８と、を備え、アドレス検出部１８においてＤＲＡＭ１４の所定のアドレス空間にデータの書き込みが行われることを検出した場合に、ＤＲＡＭ１４に書き込まれるデータと同一のデータをＦｅＲＡＭ１６にも書き込む。【選択図】  図１
2007087118.tif 000002
【特許請求の範囲】
【請求項１】
装置の一部もしくは全体を制御する制御部と、
前記装置において使用するデータを一時的に記憶しておく揮発性メモリと、
前記揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、
前記揮発性メモリへの書き込みが発生したときに、この揮発性メモリに書き込まれるデータと同一のデータを前記不揮発性メモリにも書き込むことを特徴とする制御装置。
【請求項２】
前記揮発性メモリの所定のアドレス空間にデータの書き込みが行われるか否かを検出するアドレス検出部を更に備え、
前記アドレス検出部において前記揮発性メモリの所定のアドレス空間にデータの書き込みが行われることを検出した場合に、前記揮発性メモリに書き込まれるデータと同一のデータを前記不揮発性メモリにも書き込むことを特徴とする請求項１に記載の制御装置。
【請求項３】
前記アドレス検出部は、前記制御部で使用するデータを一時的に記憶しておくためのアドレス空間にデータの書き込みが行われるか否かを検出することを特徴とする請求項２に記載の制御装置。
【請求項４】
前記不揮発性メモリは、その書き込みに要する速度が前記揮発性メモリの書き込みに要する速度と同等かもしくはそれ以上であることを特徴とする請求項１〜３のいずれかに記載の制御装置。
【請求項５】
前記不揮発性メモリに保持されたデータは、装置の電源が投入されたときに前記揮発性メモリに書き戻されることを特徴とする請求項１〜４のいずれかに記載の制御装置。
【請求項６】
システムを制御するための第１のプログラムと、第１のプログラムを更新するための第２のプログラムとを格納した記憶部と、
前記プログラムを実行する制御部と、
前記制御部が使用するデータを一時的に記憶しておく揮発性メモリと、
前記揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、
前記第１のプログラムを更新する際、前記第２のプログラムを前記揮発性メモリへ一時的に記憶しておくとともに、前記不揮発性メモリにも保持しておくことを特徴とする制御装置。
【請求項７】
無線信号を受信するアンテナと、
受信した無線信号をベースバンド信号に周波数変換する変換部と、
前記ベースバンド信号を復調する処理部と、
復調されたベースバンド信号をもとに、装置の一部もしくは全部を制御する制御部と、
前記装置において使用するデータを一時的に記憶しておく揮発性メモリと、
前記揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、
前記揮発性メモリへの書き込みが発生したときに、この揮発性メモリに書き込まれるデータと同一のデータを前記不揮発性メモリにも書き込むことを特徴とする携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置に関するものであり、特に電源消失時におけるデータのバックアップ機能を備えた制御装置および携帯端末に関する。
【背景技術】
【０００２】
データ処理を行う制御装置では、データ処理の途中で電源が切れてもデータ処理中のワークメモリのデータをバックアップし、データの消失を阻止することが要求される。制御装置で使用されるワークメモリは、動作速度や書き換え可能回数などの観点から、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）といった揮発性メモリが使用される。しかし、揮発性メモリは電源が切れると保持しているデータを消失する性質を持っている。
【０００３】
これに対し、特許文献１では、電圧検出回路によって電源電圧の低下を検出したときに、揮発メモリで構成したキャッシュメモリのデータを不揮発メモリであるフラッシュメモリに書き込むことによってデータを保持しておき、次の電源投入時にフラッシュメモリに保持されたデータをハードディスク装置へライトバックし、電源消失時のデータ状態に戻す、という方法を開示している。すなわち、この方法は電源が切れる状態が発生したときにフラッシュメモリへデータがバックアップされる。
【特許文献１】特開２００１−３４５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、フラッシュメモリへの書き込みに要する時間は、通常数μｓｅｃ以上と長く、キャッシュメモリのすべてのデータをフラッシュメモリへ書き込む前に電源がオフしてしまい、正常にデータを書き込むことができない、といった問題があった。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明のある態様は制御装置に関する。この装置は、装置の一部もしくは全体を制御する制御部と、前記装置において使用するデータを一時的に記憶しておく揮発性メモリと、揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、揮発性メモリへの書き込みが発生したときに、この揮発性メモリに書き込まれるデータと同一のデータを不揮発性メモリにも書き込む。
【０００７】
この態様によれば、揮発性メモリに対してデータの書き込みが行われる都度、そのデータと同一データを不揮発性メモリに書き込む制御を行っているため、従来の電源電圧が低下したときに揮発性メモリから不揮発性メモリへのデータ書き込みを行う場合で問題となった、不揮発性メモリへのデータの書き込み動作が完了する前に電源が切れてしまうという問題を回避することができる。したがって、データ処理中に電源が消失してもデータの消失を確実に防止することが可能である。
【０００８】
この態様において、揮発性メモリの所定のアドレス空間にデータの書き込みが行われるか否かを検出するアドレス検出部を更に備え、アドレス検出部において揮発性メモリの所定のアドレス空間にデータの書き込みが行われることを検出した場合に、揮発性メモリに書き込まれるデータと同一のデータを前記不揮発性メモリにも書き込んでもよい。これによれば、揮発性メモリのうちデータ処理に必要なデータが格納されるアドレス空間にデータが書き込まれることを検出したときに、それと同一のデータを不揮発性メモリに保存しておくことができる。したがって、電源立ち上げ後のデータ処理に必要なデータだけを不揮発性メモリに格納させることができるので、コスト及び消費電力を抑制することができる。
【０００９】
アドレス検出部は、前記制御部で使用するデータを一時的に記憶しておくためのアドレス空間にデータの書き込みが行われるか否かを検出してもよい。これにより、電源が切れた後、次の電源投入の際に制御部で使用してデータを復元できるので、電源が切れる前のデータ処理を継続して行うことができる。
【００１０】
この態様において、不揮発性メモリは、その書き込みに要する速度が揮発性メモリの書き込みに要する速度と同等かもしくはそれ以上であることを特徴とするものであってもよい。また、不揮発性メモリは強誘電体メモリや磁気抵抗メモリによって構成されてもよい。ここで書き込みに要する速度が「同等」であるとは、書き込みに要する時間がほぼ同じオーダーであることを指し、不揮発性メモリの書き込みに要する速度が揮発性メモリの書き込み要する速度よりおおよそ１／１０以上であればよい。これによれば、不揮発性メモリへのデータの書き込みが即座に完了するため、揮発性メモリに書き込まれたデータを不揮発性メモリに書き込む途中で、電源が切れてしまうという問題を回避することができる。
【００１１】
また、この態様において、不揮発性メモリに保持されたデータは、装置の電源が投入されたときに揮発性メモリに書き戻されるようにしてもよい。これにより、装置の電源が切れて揮発性メモリに格納されていたデータ消失した場合であっても、電源を再び投入した時に不揮発性メモリに保持されたデータを揮発性メモリに書き戻すことによって、揮発性メモリの少なくとも一部のデータを電源が切れる前の状態に戻すことが可能となる。したがって、電源再投入後に電源が切れる前のデータ処理を継続することができる。
【００１２】
本発明の別の態様も、制御装置に関する。この装置は、システムを制御するための第１のプログラムと、第１のプログラムを更新するための第２のプログラムとを格納した記憶部と、プログラムを実行する制御部と、制御部が使用するデータを一時的に記憶しておく揮発性メモリと、揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、第１のプログラムを更新する際、第２のプログラムを揮発性メモリへ一時的に記憶しておくとともに、不揮発性メモリにも保持しておく。プログラムの更新を行う場合、更新用のプログラムである第２のプログラムを揮発性メモリに記憶させた後、第２のプログラムは第１のプログラムとともに一旦記憶部から消去されるが、この態様によれば、第２のプログラムを不揮発性メモリにも保持しておく。これにより、第１のプログラムの更新中に電源が切れた場合、揮発性メモリに格納された第２のプログラムは消滅するが、次に電源を立ち上げたときに、不揮発性メモリに保持された第２のプログラムを再び揮発性メモリに格納することによって、電源消失時における第２のプログラムの消失を確実に防止し、再びプログラムの更新を実行することが可能である。
【００１３】
本発明の更に別の態様は、携帯端末に関する。この端末は、無線信号を受信するアンテナと、受信した無線信号をベースバンド信号に周波数変換する変換部と、ベースバンド信号を復調する処理部と、復調されたベースバンド信号をもとに、装置の一部もしくは全部を制御する制御部と、前記装置において使用するデータを一時的に記憶しておく揮発性メモリと、揮発性メモリのデータを保持しておく不揮発性メモリと、を備え、揮発性メモリへの書き込みが発生したときに、この揮発性メモリに書き込まれるデータと同一のデータを不揮発性メモリにも書き込む。携帯端末は電池によって駆動することが多く、電池の消費によって処理中に電源が落ちることが多く発生するが、この態様によれば、端末の処理中に電源が消失してもデータの消失を確実に防止することができ、再度電源を立ち上げた際、電源が切れる直前の処理を継続して行うことが可能となる。
【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、データ処理中に電源が消失してもデータの消失を確実に防止することが可能な制御装置を得ることができる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１に係る制御装置１００のブロック構成を示した図である。この制御装置１００は、ＣＰＵ（Central Processing Unit）１０と、ハードディスク１２と、ＤＲＡＭ（Dynamic Random Access Memory）１４と、ＦｅＲＡＭ（Ferroelectric Random Access Memory：強誘電体メモリ）１６と、アドレス検出部１８を備えている。各ブロックはバス２０に接続されており、バス２０を介して各ブロック間のデータの授受を行う。
【００１７】
ＣＰＵ１０は、プログラムにしたがって制御装置１００全体の制御及び演算を実行する。また、ＣＰＵ１０は、電源電圧を監視して、データ処理中に電源が消失したことを検出する機能も有する。ＣＰＵ１０はデータ処理中に電源が消失したことを検出した場合、次の電源投入の際に、電源が消失した旨を後述のアドレス検出部１８に伝達する。
【００１８】
ハードディスク１２は、ＣＰＵ１０を動作させるためのプログラムや、プログラムに使用するデータを格納する。なお、ハードディスクに代えてフラッシュメモリで構成してもよい。
【００１９】
ＤＲＡＭ１４は、制御装置１００で使用するデータを一時的に保持するワークメモリとして使用される揮発性メモリである。このうち、ＤＲＡＭ１４の所定のアドレス空間は、ＣＰＵ１０のワークメモリとして用いられ、ＣＰＵ１０の演算に必要なデータや、演算の結果が、ＤＲＡＭ１４の所定のアドレス空間に書き込まれる。このＣＰＵ１０のワークメモリとして使用されるアドレス空間は、常に固定であってもよいし、プログラムによって変更可能としてもよい。
【００２０】
ＦｅＲＡＭ１６は、ＤＲＡＭ１４に記憶されるデータのうち、ＣＰＵ１０のワークメモリとして使用されている所定のアドレス空間に記憶されたデータをＤＲＡＭ１６と合わせて保持しておくためのバックアップメモリとして機能する不揮発性メモリである。電源が切れ、ＤＲＡＭ１４のデータが消失したとき、次の電源投入の際にＣＰＵ１０で使用していたデータを復元できれば、電源が切れる前のデータ処理を継続することができる。ＦｅＲＡＭ１６は、このデータ復元のためのバックアップメモリとして使用される。
【００２１】
なお、図１では制御装置１００のワークメモリとしてＤＲＡＭ１４を使用しているが、動作速度および書き換え可能回数の観点から揮発性メモリであればよく、例えばＳＲＡＭ（Static Random Access Memory）によって構成されてもよい。また、図１では揮発性メモリであるＤＲＡＭ１４のバックアップメモリとしてＦｅＲＡＭ１６を用いているが、揮発性メモリと同等またはそれ以上のスピードで読み書きが可能な不揮発性メモリであればよく、例えばＭＲＡＭ（Magnetoresistive random access memory：磁気抵抗メモリ）によって構成されてもよい。
【００２２】
アドレス検出部１８は、ＤＲＡＭ１４への書き込みを監視する。そして、ＣＰＵ１０のワークメモリとして使用される所定のアドレス空間に書き込みが発生した場合、そのアドレス空間に書き込まれるデータと同一のデータをＦｅＲＡＭ１６へ書き込むよう制御する。
【００２３】
具体的には、アドレス検出部１８には、ＤＲＡＭ１４の制御信号、アドレス信号、及びデータ信号が接続されており、ＤＲＡＭ１４の制御信号からＤＲＡＭ１４への書き込みの有無を監視する。そして、ＤＲＡＭ１４への書き込みが検出されると、ＤＲＡＭ１４のアドレス信号の値から、ＤＲＡＭ１４への書き込みがＣＰＵ１０のワークメモリとして使用される所定のアドレス空間への書き込みかどうかを判断する。なお、ＣＰＵ１０のワークメモリとして使用されるアドレス空間の情報は、ＣＰＵ１０からアドレス検出部１８に伝達される。
【００２４】
ＤＲＡＭ１４への書き込みが所定のアドレス空間への書き込みであった場合、アドレス検出部１８は、ＤＲＡＭ１４に書き込まれたデータと同一のデータを、そのデータが書き込まれるＤＲＡＭ１４のアドレスの値とあわせて、ＦｅＲＡＭ１６に書き込むよう、ＦｅＲＡＭ１６の制御信号、アドレス信号及びデータ信号を生成する。ＦｅＲＡＭ１６はアドレス検出部１８で生成された制御信号等にしたがって、ＤＲＡＭ１４に書き込まれたデータと同一のデータと、その書き込みのあったＤＲＡＭ１４のアドレスとを保持する。
【００２５】
また、アドレス検出部１８は、ＣＰＵ１０からデータ処理中に電源が消失した旨の情報が伝達されると、ＦｅＲＡＭ１６からＤＲＡＭ１４に書き込まれていたデータと、そのデータが書き込まれていたＤＲＡＭ１４のアドレスを読み出し、ＤＲＡＭ１４のデータを復元するよう制御する。すなわち、ＦｅＲＡＭ１６から読み出されたＤＲＡＭ１４のアドレス空間に、読み出されたデータを書き込む。これにより、ＤＲＡＭ１４のＣＰＵ１０のワークメモリとして使用されたアドレス空間には、電源が消失する前に格納されていたデータを復元される。
【００２６】
斯かる構成に基づき、図１の制御回路１００の動作について説明する。ＣＰＵ１０はハードディスク１２に記憶されたプログラムを適宜ダウンロードし、このプログラムに従って制御装置１００全体の制御や各種演算を実行する。このとき、ＣＰＵ１０で使用するデータをハードディスク１２から読み出してＣＰＵ１０のワークメモリとして使用されるＤＲＡＭ１４の所定のアドレス空間に書き込む。また、ＣＰＵ１０の演算結果もＤＲＡＭ１４の所定のアドレス空間に書き込まれ、保持される。ＤＲＡＭ１４には、その他制御装置１００が使用する様々なデータが一時的に格納される。
【００２７】
ＤＲＡＭ１４へのデータの書き込みが発生すると、アドレス検出部１８はＤＲＡＭ１４への書き込み動作を検出するとともに、そのデータの書き込みがＣＰＵ１０のワークメモリとして使用される所定のアドレス空間への書き込みか否かを判断する。そして、所定のアドレス空間への書き込みであると判断した場合、その都度そのアドレス空間に書き込まれるデータと同一のデータが、書き込まれたアドレスの値とともに、アドレス検出部１８の制御によってＦｅＲＡＭ１６に書き込まれる。
【００２８】
データ処理中に電源が切れると、ＤＲＡＭ１４に書き込まれたデータは全て消失するが、ＦｅＲＡＭ１６に書き込まれたデータは電源が切れても保持される。そして次に電源が投入された際に、ＣＰＵ１０はデータ処理中に電源が消失したことを検出し、その旨をアドレス検出部１８に伝達する。アドレス検出部１８はこの伝達信号に基づいて、ＣＰＵ１０のワークメモリとして使用されていたＤＲＡＭ１４の所定のアドレス空間にデータを、ＦｅＲＡＭ１６から書き戻す制御を行う。これにより、ＤＲＡＭ１４には消失したデータのうち、ＣＰＵ１０の動作に必要なデータを、電源が切れる前の状態に復帰させることができる。
【００２９】
以上、本発明の実施の形態１に係る制御装置１００によれば、揮発性メモリであるＤＲＡＭ１４の所定のアドレス空間にデータが書き込まれるときに、それと同一のデータを不揮発性メモリであるＦｅＲＡＭ１６にも書き込んでおく。これにより、以下の作用効果を享受することができる。
【００３０】
（１）ＤＲＡＭ１４の所定のアドレス空間へのデータの書き込みがされる都度、その同一データをＦｅＲＡＭ１６に書き込む制御を行っているため、従来の電源電圧が低下したときに揮発性メモリから不揮発性メモリへのデータ書き込みを行う場合で問題となった、書き込み動作が完了する前に電源が切れてしまうという問題を回避することができる。したがって、データ処理中に電源が消失してもデータの消失を確実に防止することが可能である。
【００３１】
（２）バックアップメモリとして揮発性メモリと同等もしくはそれ以上の速さで読み書きが可能な不揮発性メモリを使用しているので、不揮発性メモリへの書き込みも即座に完了する。そのため、揮発性メモリに書き込まれたデータを不揮発性メモリに書き込む途中で、電源が切れてしまうという問題も回避することができる。したがって、データ処理中に電源が消失してもデータの消失を確実に防止することが可能である。
【００３２】
（３）ＤＲＡＭ１４に書き込まれるデータのうち、ＣＰＵ１０のワークメモリとして使用されるアドレス空間に書き込まれるデータをＦｅＲＡＭ１６に書き込むことにより、電源が切れた後、次の電源投入の際に続けてデータ処理を行うことができる。このように、データ処理の継続に必要なデータをＦｅＲＡＭ１６に保存しておき、バックアップに不要なデータはＦｅＲＡＭ１６へ書き込まないので、大容量の不揮発性メモリを用意する必要はなく、コスト及び消費電力を抑制することができる。
【００３３】
（実施の形態２）
図２は、本発明の制御装置を適用したシステムである、実施の形態２に係る携帯端末２００の構成を示した図である。この携帯端末２００は、アンテナ２１０と、ＲＦインタフェース部２２０と、ベースバンド処理部２３０と、制御装置２４０を備えている。
【００３４】
アンテナ２１０は、無線区間を介して図示しない送信装置からの信号を受信する。ＲＦインタフェース部２２０は、アンテナ２１０において受信した無線周波数の信号をベースバンド信号に周波数変換する。ベースバンド処理部２３０はベースバンド信号を復調する。
【００３５】
制御装置２４０は、復調されたベースバンド信号及び内蔵されたプログラム（内蔵プログラム）を用いて携帯端末２００を制御することによりさまざまなアプリケーションを実現するものであり、制御装置２４０は実施の形態１の制御装置１００を適応したものである。ただし、制御装置１００のハードディスク１２はフラッシュメモリ２２に、ＤＲＡＭ１４はＳＲＡＭ２４に置き換えられている。制御装置２４０のその他のブロックは実施の形態１の制御装置１００と同じであり、同一の符号を付している。
【００３６】
内蔵されたプログラムは、制御装置２４０のフラッシュメモリ２２に格納されている。携帯端末２００は、システムの不具合の解消や機能追加を目的として、内蔵プログラムの更新をできるようになっている。このため、フラッシュメモリ２２には、通常の内蔵プログラム（システムプログラム）とは別に、システムプログラムの更新を行うための更新用プログラムが書き込まれている。
【００３７】
携帯端末２００の通常の動作時には、ＣＰＵ１０はシステムプログラムに従って携帯端末２００の制御を行う。このとき、携帯端末２００の制御装置２４０は、実施の形態１と同様の方法で、ＣＰＵ１０にて使用されるデータをＦｅＲＡＭ１６にバックアップする。すなわち、ＳＲＡＭ２４への書き込み動作が発生した場合、それがＣＰＵ１０のワークメモリとして使用される所定のアドレス空間への書き込みであれば、そのアドレスに書き込まれたデータと同一のデータをＦｅＲＡＭ１６に書き込んでおく。こうすることによって、携帯端末２００においてデータ処理中に電源が切れた場合、次の電源投入の際にＦｅＲＡＭ１６の内容をＳＲＡＭ２４の所定のアドレス空間に書き戻すことができる。
【００３８】
一方、システムプログラムの更新時には、ＣＰＵ１０は更新用プログラムに従って、システムプログラムのデータの書換えを行う。以下、システムプログラム更新の手順について説明する。
【００３９】
まず、更新されたシステムプログラムの存在を示す信号が図示しない送信装置から送信され、携帯端末２００はアンテナ２１０でその信号を受信し、ＲＦインタフェース部２２０、ベースバンド処理部２３０を介して、制御装置２４０のＣＰＵ１０に伝達される。ＣＰＵ１０は、その信号を受け取るとフラッシュメモリ２２の更新用プログラムを読み出して、ＳＲＡＭ２４のＣＰＵ１０のワークメモリとして使用される所定のアドレス空間に更新用プログラムを書き込む。このとき、アドレス検出部１８はＳＲＡＭ２４の所定のアドレス空間にデータが書き込まれたことを検出し、同一のデータをＦｅＲＡＭ１６にも書き込むよう制御する。したがって、ＦｅＲＡＭ１６にも更新用プログラムが書き込まれる。
【００４０】
次に、更新用プログラムがすべてＳＲＡＭ２４に書き込まれると、ＣＰＵ１０は更新用プログラムにしたがってシステムプログラムの更新作業を実施する。まずＣＰＵ１０はフラッシュメモリ２２のデータを一括消去する。このとき、フラッシュメモリ２２の更新用プログラムも一緒に消去される。次に、ＣＰＵ１０は、図示しない送信装置に対して更新されたシステムプログラムの送信要求を送出する。そして、更新されたシステムプログラムを受信し、ベースバンド処理部２３０で復調されたシステムプログラムをフラッシュメモリ２２に書き込む。すべてのシステムプログラムがフラッシュメモリ２２に書き込まれると、ＳＲＡＭ２４に格納された更新用プログラムがフラッシュメモリ２２に書き戻され、更新作業を終了する。
【００４１】
この更新作業の途中において電源が切れた場合、次の電源投入の際に、ＣＰＵ１０が更新作業の途中で電源が切れたことを検出する。そして、ＣＰＵ１０はこの情報をアドレス検出部１８に伝達する。アドレス検出部１８は、ＣＰＵ１０からの情報を得ると、ＦｅＲＡＭ１６に格納された更新用プログラムをＳＲＡＭ２２に書き戻す。そして、ＳＲＡＭ２２の更新用プログラムにしたがって、再びＣＰＵ１０はシステムプログラムの更新作業を実施する。
【００４２】
以上、本実施の形態２に係る携帯端末２００によれば、ＳＲＡＭ２４の所定のアドレス空間にデータが書き込まれるときに、それと同一のデータをＦｅＲＡＭ１６にも書き込んでおくことにより、本発明の実施の形態１に係る制御装置１００と同様の効果を得ることができる。特に、携帯端末２００は電池によって駆動することが多く、電池の消費によって処理中に電源が落ちることが頻発するが、この携帯端末２００によって、端末の処理中に電源が消失してもデータの消失を確実に防止することができる。したがって、再度電源を立ち上げた際、電源が切れる直前の処理を継続して行うことが可能となる。
【００４３】
また、システムプログラムの更新作業中に電源が切れた場合、ＳＲＡＭ２４に格納された更新用プログラムは消滅し、前述のようにフラッシュメモリ２２にも更新プログラムは存在しないが、携帯端末２００では更新作業開始時に更新用プログラムをＦｅＲＡＭ１６に格納しておくので、電源消失時において更新用プログラムの消失を確実に防止することが可能である。
【００４４】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４５】
例えば、本実施の形態ではＣＰＵ１０で電源が消失したことを検出するようにしたが、別途電源消失検出部を設けてもよい。この場合、アドレス検出部１８は電源消失検出部から電源が消失した旨の情報を受け取ってもよい。
【００４６】
また、本実施の形態ではデータ処理中に電源が消失したことを検出した場合に、次の電源立ち上げのときにＦｅＲＡＭ１６に格納されたデータをＤＲＡＭ１４に書き戻す構成としたが、電源立ち上げ時に常にＦｅＲＡＭ１６に格納されたデータをＤＲＡＭ１４に書き戻すようにしてもよい。この場合、電源が正常に立ち下げられた後に電源が立ち上がった場合もＦｅＲＡＭ１６からＤＲＡＭ１４へのデータの書き戻しが発生するが、データ処理中に電源が消失することを検出する必要がないため、本発明の制御回路を簡単な構成で実現することができる。
【００４７】
また、本実施の形態ではＦｅＲＡＭ１６にデータと合わせて対応するＤＲＡＭ１４のアドレスも格納するように構成したが、ＣＰＵ１０のワークメモリとして使用されるＤＲＡＭ１４の所定のアドレス空間のベースアドレスのみを別途不揮発性メモリに記憶させておき、ＦｅＲＡＭ１６にはデータのみを保存するように構成してもよい。この場合、ＤＲＡＭ１４とＦｅＲＡＭ１６との間のアドレスの関係はベースアドレスをもとに演算によって求めるようにすればよい。これにより、アドレス算出用の演算回路が必要になるが、ＦｅＲＡＭ１６にはデータのみ保存すればよいので、不揮発性メモリの低容量化を図ることができる。
【００４８】
また、実施の形態２では携帯端末２００について述べたが、これに限るものではなく、例えば、デジタルテレビやパーソナルコンピュータといった、システムプログラムが更新されるようなシステムであれば適用可能である。この場合、実施の携帯２では、無線回線を介してシステムプログラムを更新する例を述べたが、有線回線を介してシステムプログラムを更新してもよい。もしくは、更新されたシステムプログラムが格納された光ディスクやメモリカードなどの記録媒体をシステムに挿入することにより、システムプログラムの更新が行われてもよい。
【図面の簡単な説明】
【００４９】
【図１】実施の形態１に係る制御装置１００の構成図である。
【図２】実施の形態２に係る携帯端末２００の構成図である。
【符号の説明】
【００５０】
１０  ＣＰＵ
１２  ハードディスク
１４  ＤＲＡＭ
１６  ＦｅＲＡＭ
１８  アドレス検出制御回路
２０  バス
２２  フラッシュメモリ
２４  ＳＲＡＭ
１００  制御装置
２００  携帯端末
２１０  アンテナ
２２０  ＲＦインタフェース部
２３０  ベースバンド処理部
２４０  制御装置
【図１】
2007087118.tif 000003
【図２】
2007087118.tif 000004