(57)【要約】 【課題】    ＣＭＯＳ技術で製造される広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法を提供すること。【解決手段】  本発明の方法は、キャパシタとフォトダイオードを電源の高電圧（ＶＤＤ）に近い第１初期化電圧に、第２と第３のトランジスタの導通により初期化し、第２トランジスタを非導通状態にして、フォトダイオードの第１の長い露光期間を開始させる。第１露光期間の終了時に、第１トランジスタを瞬間的に導通状態にして、フォトダイオードを第１初期化電圧よりも低い第２初期化電圧に初期化して、第２の短い露光期間を開始させる。第２の露光期間の終了時に向かって、フォトダイオードの電圧レベルをキャパシタ内に蓄積して第４と第５のトランジスタを介して読み出す。【選択図】  図３
2007166609.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳ技術で製造される広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法において、
前記イメージセンサは、
（Ａ）  ピクセル（１）の組から形成される感光性セルと、
前記各ピクセルは、照射レベルに応じてチャージ・キャリアを蓄積するフォトダイオード素子（ＰＤ）を有し、
（Ｂ）  電源の２つの供給端末（ＶＤＤ、ＶＳＳ）の間で、前記フォトダイオード素子に直列に接続された初期化用の第１トランジスタ（Ｍ１）と、
（Ｃ）  前記フォトダイオード素子（ＰＤ）にサンプリング用の第２トランジスタ（Ｍ２）を介して結合され、前記フォトダイオード素子（ＰＤ）により蓄積されたチャージ・キャリアを表す電圧レベルを蓄積する蓄積手段（Ｃ１）と、
（Ｄ）  前記供給端末の間で、前記蓄積手段に直列に接続された初期化用の第３トランジスタ（Ｍ３）と、
（Ｅ）  直列接続された第４と第５のトランジスタ（Ｍ４、Ｍ５）と、
を有し、
前記第４トランジスタの制御端末は、蓄積手段に接続され、前記蓄積手段に蓄積された電圧レベルを読み出し、
前記イメージセンサを用いてイメージを得る方法は、
（ａ）  フォトダイオード素子（ＰＤ）と蓄積手段（Ｃ１）の端子に第１初期化電圧を印加するために、前記第１トランジスタ（Ｍ１）は、非導通状態で、第２と第３のトランジスタ（Ｍ２、Ｍ３）の導通を制御するステップと、
（ｂ）  前記フォトダイオード素子が、チャージ・キャリアを、ピックアップされた照射レベルに応じて蓄積する第１露光時間を開始するために、第２トランジスタの導通を遮断するステップと、
（ｃ）  前記フォトダイオード素子の端子の電圧レベルが、第１露光時間の終了時、第２初期化電圧よりも小さい場合は、前記フォトダイオード素子の端子に、第１初期化電圧よりも小さい第２初期化電圧（Ｖ２）を印加するために、第１トランジスタ（Ｍ１）の導通を制御するステップと、
（ｄ）  前記フォトダイオード素子がチャージ・キャリアを蓄積する第２の露光時間を開始するために、第２トランジスタの導通を遮断するステップと、
（ｅ）  前記蓄積手段内にフォトダイオード素子の電圧レベルを蓄積する第２露光時間の間、第３トランジスタの導通を遮断した後、第２トランジスタの導通を制御するステップと、
（ｆ）  前記第２トランジスタが非導通状態にあるときに、第４と第５のトランジスタの導通を制御することにより、前記蓄積手段内に蓄積された電圧レベルを読み出すステップと
を有する
ことを特徴とする広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法。
【請求項２】
前記各ピクセルは、
（Ａ）  フォトダイオード素子として逆方向接続されたピクセル（ＰＤ）と、
（Ｂ）  蓄積手段としてのキャパシタ（Ｃ１）と、
（Ｃ）  ｎ−ＭＯＳ型の５個のトランジスタ（Ｍ１−Ｍ５）と
を有し、
第１と第３と第４のトランジスタ（Ｍ１、Ｍ３、Ｍ４）のドレイン端子が電圧源の高電圧端末（ＶＤＤ）に接続され、
前記第１トランジスタ（Ｍ１）のソース端子が、前記フォトダイオードの端末に接続され、
前記第３トランジスタ（Ｍ３）のソース端子が、前記キャパシタのメモリ・ノードに接続され、
前記第２トランジスタ（Ｍ２）のドレイン端子が、前記第１トランジスタ（Ｍ１）とフォトダイオード（ＰＤ）の間の接続ノードに接続され、
前記第２トランジスタ（Ｍ２）のソース端子が、前記キャパシタのメモリ・ノードに接続され、
前記ステップ（ａ）において、
前記第２トランジスタ（Ｍ２）の導通状態が、第２トランジスタのゲート端子にかかる、電圧源の高電圧に近い高電圧状態にあるサンプリング信号（ＳＨ）により制御され、
前記第３トランジスタの導通は、第３トランジスタのゲート端子にかかる、電源の高電圧に近い高電圧状態にある第1初期化信号（ＲＳＴ）により制御され、
前記ステップ（ｃ）において、
前記第１トランジスタの導通は、前記第１トランジスタのゲート端子に印加される、電源の高電圧以下の電圧レベルに適合する高電圧状態にある第２初期化信号（ＴＩ）により制御される
ことを特徴とする請求項１記載の方法。
【請求項３】
前記各ピクセルは、第２初期化信号（ＴＩ）を、高電圧状態の第１トランジスタ（Ｍ１）に供給する制御回路を有し、
前記制御回路は、
（Ａ）電源の高電圧端子（ＶＤＤ）と低電圧端子（ＶＳＳ）の間で、少なくとも２個の直列接続された抵抗（Ｒ１−Ｒ５）を具備する抵抗製ディバイダと、
（Ｂ）  少なくとも１個のスイッチ・トランジスタ（Ｎ１−Ｎ４）と
を有し、
前記スイッチ・トランジスタのドレイン端子は、隣り合う抵抗の接続ノードに接続され、
前記スイッチ・トランジスタのソース端子は、第１トランジスタのゲート端子に接続され、
前記スイッチ・トランジスタは、そのゲート端子にかかる制御信号（Ｓｅｌ１−Ｓｅｌ４）により、導通状態あるいは非導通状態になるよう、制御され、
前記ステップ（ｃ）において、
前記第１トランジスタ（Ｍ１）の導通は、そのゲート端子に２個の隣接する抵抗の接続ノードに表れる電圧を、前記スイッチ・トランジスタを介して、印加することにより制御し、
前記スイッチ・トランジスタは、電源の高電圧に近い高電圧の制御信号（Ｓｅｌ１−Ｓｅｌ４）により、導通状態にされる
ことを特徴とする請求項２または３記載の方法。
【請求項４】
前記制御回路は、
（Ａ）  電源の高電圧端子と低電圧端子の間に直列に接続される５個の抵抗（Ｒ１−Ｒ５）から形成される抵抗製ディバイダと、
（Ｂ）  第１トランジスタ（Ｍ１）のゲート端子に、２個の隣接する抵抗の接続ノードを接続する４個のスイッチ・トランジスタ（Ｎ１−Ｎ４）と
を有し、
前記スイッチ・トランジスタの内の１個のトランジスタのみが、第２初期化信号（ＴＩ）を第１トランジスタに供給するために、制御信号により制御され、
前記ステップ（ｃ）において、
前記第１トランジスタ（Ｍ１）の導通は、選択された２個の隣接する抵抗の接続ノードに表れる電圧をそのゲート端子に、対応するスイッチ・トランジスタを介して、以前に取り込んだイメージの平均照射レベルの測定値に基づいて、印加することにより、制御される
ことを特徴とする請求項３記載の方法。
【請求項５】
前記ステップ（ｂ）において、
前記第３トランジスタの導通は、フォトダイオード（ＰＤ）であるフォトディテクタ素子の第１露光期間を開始するために、中断される
ことを特徴とする請求項１記載の方法。
【請求項６】
前記ステップ（ｅ）とステップ（ｆ）の間で、
前記第１トランジスタ（Ｍ１）の導通は、フォトダイオード（ＰＤ）であるフォトディテクタ素子を、第１初期化電圧よりも低い第２初期化電圧に初期化し、
前記第１トランジスタは、読み出しフェーズの期間の一部の間、導通状態にある
ことを特徴とする請求項１−５のいずれかに記載の方法。
【請求項７】
前記フォトダイオード（ＰＤ）であるフォトディテクタ素子の第１露光期間は、フォトダイオードの第２露光期間の４−１００倍、好ましくは２０倍である
ことを特徴とする請求項１−７のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法に関する。
【背景技術】
【０００２】
イメージセンサは、ＣＭＯＳ技術で容易に製造できる。このようなＣＭＯＳ技術をで製造したイメージセンサを用いて、腕時計のような小型の携帯機器に搭載されるカメラを製造する。バッテリ等で電力を利用するこれらの小型機器の各電子素子の電力消費を低減する必要がある。従って、イメージセンサは、画像の取り込み操作あるいはその処理操作の間、エネルギー消費量を減らす必要がある。
【０００３】
現在の集積技術により、この種のイメージセンサは、同一チップ上に、ピクセルの組からなる感光性セルと、この感光性セルによりピックアップされた情報を読み出し、イメージの取り込む操作を実行する処理要素とを有する。ピクセルは、通常行（ライン）と列（コラム）に配置されたマトリックスの形態で形成される。このマトリックスは、センサ表面の大部分を占有する。マトリックスの特定のピクセルを読み出すために、対応する行と列にアドレスが付される。それ故に、センサは、従来マトリックスの行に接続された行アドレス回路とマトリックスの列に接続された出力バスとを有し、制御回路により制御されている。
【０００４】
セル・ピクセルの光検出器要素は、半導体基板のｐ−ｎ接合キャパシタから構成され、フォトンをピックアップしている。これらの接合キャパシタは、フォトダイオードと称し、標準のＣＭＯＳ製造プロセスと適合して形成できる利点がある。
【０００５】
通常の動作においては、各フォトダイオードは、０−２Ｖとの間の所定の電圧で、逆方向接続されている。フォトダイオードによりピックアップされたフォトンは、１つのフォトダイオードキャパシタを放電して電子−ホールの対を生成する。これらの電子−ホールの対は、キャパシタの対向する電極により集められ、センサの所定のダイナミック電圧レンジ内でキャパシタ端子の電圧ギャップを低減する。このセンサのダイナミック電圧レンジは、フォトダイオードの極性電圧（例えば１．５Ｖ）未満である。この電圧は単なる一実施例である。
【０００６】
マトリックスの各ピクセルは、図１に示す構造を有し、特許文献１の図２Ｂの構造と同じである。このピクセル１は、フォトダイオード素子（例、逆方向接続されたフォトダイオードＰＤ）と、蓄積手段（例、キャパシタＣ１）と、５個のトランジスタＭ１−Ｍ５（ｎ−ＭＯＳ型）とを有する。フォトダイオードＰＤは、露光期間の間、光により生成された電子を収集し、蓄積手段は、サンプリング・フェーズの間、フォトダイオードＰＤの端子に現れた電圧値を蓄積（記憶）する。
【特許文献１】ヨーロッパ特許第１１２８６６１号明細書
【特許文献２】国際公開パンフレット第２００４／０６４３８６号
【０００７】
第１トランジスタＭ１は、電圧源（図示せず）の高電圧供給端子ＶＤＤと低電圧供給端子ＶＳＳの間で、フォトダイオードＰＤに直列に接続される。この従来例によれば、第１トランジスタＭ１は、そのゲート端子にかかる初期化信号Ｔｌで制御され、各調整あるいは露光期間の前に、フォトダイオードＰＤを初期化する、あるいは所定の電圧にリセットする。
【０００８】
第２トランジスタＭ２は、キャパシタＣ１を、第１トランジスタＭ１とフォトダイオードＰＤの間の接続ノードに接続する。第２トランジスタＭ２は、サンプリング信号ＳＨで制御されるが、フォトダイオードＰＤにより蓄積された電荷（チャージ）をサンプリングし、キャパシタ内にサンプリングされた信号を蓄積する。この第２トランジスタＭ２は、フォトダイオードＰＤとキャパシタＣ１を絶縁する即ち切り離す。
【０００９】
第３トランジスタＭ３は、高電圧供給端子ＶＤＤと低電圧供給端子ＶＳＳの間で、キャパシタＣ１に直列に接続される。従来技術によれば、この第３トランジスタＭ３は、制御信号ＲＳＴにより制御され、キャパシタＣ１を所定の電圧に初期化する。
【００１０】
第４トランジスタＭ４は、ソース・フォロア・トランジスタであり、そのゲート端子は、第３トランジスタＭ３のソース端子とキャパシタＣ１の間の接続ノードに接続され、そのドレイン端子は、高電圧供給端子ＶＤＤに接続されている。第４トランジスタＭ４は、第５トランジスタＭ５に直列に接続され、第５トランジスタＭ５は、行選択トランジスタである。第５トランジスタＭ５は、行選択信号ＲＳＥＬにより制御され、読み出しプロセスの間、第４トランジスタＭ４からの電圧を、１つの列内の全てのピクセルに共通の出力バスに移す。
【００１１】
図２を参照して、上記のイメージセンサを用いて、イメージを得る従来方法を説明する。各ピクセルの構造は、図１に示したとうりである。図２は、図１のピクセル構造を動作させるための制御信号（ＴＩ、ＳＨ、ＲＳＴ、ＲＳＥＬ）の展開（変動）と、フォトダイオードＰＤの電圧ＶＰＤと、キャパシタＣ１にかかる電圧Ｖ１の動きを示す時間を横軸にとったグラフである。
【００１２】
第１の初期化フェーズ、あるいはリセット・フェーズの間、第１と第２の初期化信号ＴＩとＲＳＴは、高電圧供給端子ＶＤＤに近い高正電圧に両方とも設定される。かくして、各ピクセルのフォトダイオードＰＤとキャパシタＣ１は、所定のリセット電圧に設定される。サンプリング信号ＳＨは低レベルにあり、第２トランジスタＭ２は非導通状態にあり、かくして、フォトダイオードＰＤとキャパシタＣ１は切り離される。同様に、行選択信号ＲＳＥＬも低レベルにあり、行選択トランジスタである第５トランジスタＭ５は、非導通状態にある。フォトダイオードＰＤとキャパシタＣ１にそれぞれかかる電圧ＶＰＤとＶ１は、所定の初期化電圧に等しいレベルである。
【００１３】
時間ｔ１における初期化フェーズの終了時には、第１の初期化信号ＴＩは、低レベルに移行し、第１トランジスタＭ１を非導通状態にする。これにより、イメージセンサのフォトダイオードＰＤの露光期間と取り込み期間（integration period）が開始する。照射により、フォトダイオードＰＤは、それらが受光する光量に比例して放電を開始する。これは、ｔ１とｔ３の間の電圧ＶＰＤの変動で示すとおりである。初期化信号ＲＳＴは、高レベルに維持され、キャパシタＣ１を高電圧供給端子ＶＤＤに近い一定電圧レベルに維持する。
【００１４】
時間ｔ２における所定の露光期間の後、第２の初期化信号制御信号ＲＳＴが、低レベルとなり、キャパシタＣ１内のメモリ・ノードを解放する。その後、サンプリング信号ＳＨが短期間高レベルとなり、第２トランジスタＭ２を導通させる。これにより、フォトダイオードＰＤ上に現れる電圧値をサンプリングし、キャパシタＣ１内に蓄積する。キャパシタＣ１の端子の電圧Ｖ１は、図２に示すとおり変動する。時間ｔ３において、センサの露光期間が終了する。各ピクセルのキャパシタは、第２トランジスタＭ２が非導通状態になると、ピクセルの照射量に応じて、そのメモリ内にフォトダイオードＰＤの電圧値を記憶する。
【００１５】
電圧値がキャパシタＣ１に蓄積された後、第１の初期化信号ＴＩが、各フォトダイオードＰＤが高電圧供給端子ＶＤＤに近い初期化電圧に等しい電圧にまで再び初期化されるようなレベルに再び移行される。センサの各ピクセルのキャパシタ内に蓄積されたサンプリングされた電圧は、チャージ・キャリア拡散の現象で阻害されることなく、その結果、このキャパシタに現れる電圧は一定に維持される。キャパシタ内に蓄積された電圧値を読み出すフェーズは、センサのピクセルの連続する各行に対し、時間ｔ４で行われる。
【００１６】
イメージが取り込まれる所定の露光期間の間、各フォトダイオードによりピックアップされるフォトンの数が増えると、フォトダイオードのキャパシタがより速く放出される。一般的に、フォトダイオードに強い照射が当たる場合には、フォトダイオードのキャパシタは急速に放電されて最小電圧値（これは、センサのダイナミック電圧レンジの関数である）になる（図示せず）。逆に、フォトダイオードに低いあるいは平均的な（中間的な）照射が当たる場合には、フォトダイオードのキャパシタ端子の電圧は、ピックアップされるイメージに関し、有意の情報を与える。強い照射と弱い照射で、ピックアップされるイメージに関する有意の情報を得るために、所定の露光期間の終了時に、センサは、ダイナミック電圧レンジを増加させる手段を有しなければならない。
【００１７】
この点に関し、イメージセンサのダイナミック・レンジを増加させるさまざまな方法が既に提案されている。これらの方法のうちの１つは、例えばデジタル処理を用いて、別々の露光期間の間に取り込まれた２つのイメージを合併することである。これには、メモリ内にイメージを記憶する必要があるために、これは、回路内にたくさんのスペースを使用する。それゆえに、この方法は、小容量の機器に搭載できるイメージセンサには適用できない。さらにまた、ダイナミック・レンジを増加させるために、イメージセンサの感光性セルのピクセル内に複数個の電子素子を追加することも可能である。しかし、この方法は、ピクセル表面上の集光表面率を低減させ、欠点となる。
【００１８】
特許文献２は、センサのダイナミック・レンジを拡張する転送機能制御装置を具備したイメージセンサを開示する。フォトダイオードは、電源の２つの端子の間で、ＭＯＳ型初期化トランジスタあるいはリセット・トランジスタに直列に逆方向接続される。このＭＯＳトランジスタは、フォトダイオードを、電源の高電圧に近い所定の第１初期化電圧に最初にチャージする。その後、ＭＯＳトランジスタは切り離されて、チャージ蓄積キャパシタと並列のフォトダイオードの最初の長い露光期間を開始する。フォトダイオードの照射レベルに応じて、キャパシタは、第１の露光期間の間、急速に放電する。キャパシタが放電される最大値は、フォトダイオードが強く照射されている場合には、センサのダイナミック・レンジにより決まる最小電圧値になる。
【００１９】
第２のフォトダイオードＰＤ初期化操作が、ＭＯＳトランジスタにより、第１初期化電圧よりも低い電圧で実行される。フォトダイオードへの照射が低い場合には、第２初期化操作は、フォトダイオードの電圧レベルには影響を及ぼさない。逆にフォトダイオードへの照射が強い場合には、フォトダイオード電圧レベルは、第１初期化電圧よりも低い第２初期化電圧に初期化される。その後、ＭＯＳトランジスタは切り離されて、フォトダイオードの第２の短い露光期間を開始する。
【００２０】
フォトダイオードのさまざまな露光期間の間、キャパシタ内に蓄積されたチャージの読み出し操作は、フォロア・トランジスタ回路により実行される。フォトダイオードの少なくとも２回の露光期間により、弱く照射された、平均的に（中間的に）照射された、あるいは強く照射されたフォトダイオードＰＤに対する有意情報を得ることができる。これは、イメージセンサのダイナミック電圧レンジを拡張した効果がある。
【００２１】
特許文献２で提案された解決法の欠点は、チャージ蓄積キャパシタが直接フォトダイオードに並列に配置される点である。従って、フォトダイオードのリセット操作時に、キャパシタは、フォトダイオードの電圧レベルに初期化される、あるいはリセットされる。キャパシタ内の電圧値を読み出すためのいくつかの動作を実行しなければならず、これが各ピクセルにより提供される情報の処理を複雑にする。
【００２２】
１個の初期化トランジスタを用いて、各露光期間の前に、フォトダイオードを初期化する。その結果、ＭＯＳトランジスタのゲート電圧を、さまざまなフォトダイオードの初期化操作の間、別々の電圧レベルに調整する必要があり、これは、イメージセンサの製造を複雑にする。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、ダイナミック・レンジの広いイメージセンサを用いて、イメージを得る方法において、従来の欠点を解決するために、あらゆるレベルの照射に応じて、十分高いコントラスト比のあるイメージを得ることである。さらに、腕時計のような小型の機器に搭載するために、イメージセンサの電力消費を最低にすることである。
【課題を解決するための手段】
【００２４】
本発明は、請求項１に記載した特徴を有する広いダイナミック・レンジのイメージセンサを用いたイメージを得る方法である。
即ち、ＣＭＯＳ技術で製造される広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法において、
前記イメージセンサは、
（Ａ）  ピクセル（１）の組から形成される感光性セルと、
前記各ピクセルは、照射レベルに応じてチャージ・キャリアを蓄積するフォトダイオード素子（ＰＤ）を有し、
（Ｂ）  電源の２つの供給端末（ＶＤＤ、ＶＳＳ）の間で、前記フォトダイオード素子に直列に接続された初期化用の第１トランジスタ（Ｍ１）と、
（Ｃ）  前記フォトダイオード素子（ＰＤ）にサンプリング用の第２トランジスタ（Ｍ２）を介して結合され、前記フォトダイオード素子（ＰＤ）により蓄積されたチャージ・キャリアを表す電圧レベルを蓄積する蓄積手段（Ｃ１）と、
（Ｄ）  前記供給端末の間で、前記蓄積手段に直列に接続された初期化用の第３トランジスタ（Ｍ３）と、
（Ｅ）  直列接続された第４と第５のトランジスタ（Ｍ４、Ｍ５）と、
を有し、
前記第４トランジスタの制御端末は、蓄積手段に接続され、前記蓄積手段に蓄積された電圧レベルを読み出し、
前記イメージセンサを用いてイメージを得る方法は、
（ａ）  フォトダイオード素子（ＰＤ）と蓄積手段（Ｃ１）の端子に第１初期化電圧を印加するために、前記第１トランジスタ（Ｍ１）は、非導通状態で、第２と第３のトランジスタ（Ｍ２、Ｍ３）の導通を制御するステップと、
（ｂ）  前記フォトダイオード素子が、チャージ・キャリアを、ピックアップされた照射レベルに応じて蓄積する第１露光時間を開始するために、第２トランジスタの導通を遮断するステップと、
（ｃ）  前記フォトダイオード素子の端子の電圧レベルが、第１露光時間の終了時、第２初期化電圧よりも小さい場合は、前記フォトダイオード素子の端子に、第１初期化電圧よりも小さい第２初期化電圧（Ｖ２）を印加するために、第１トランジスタ（Ｍ１）の導通を制御するステップと、
（ｄ）  前記フォトダイオード素子がチャージ・キャリアを蓄積する第２の露光時間を開始するために、第２トランジスタの導通を遮断するステップと、
（ｅ）  前記蓄積手段内にフォトダイオード素子の電圧レベルを蓄積する第２露光時間の間、第３トランジスタの導通を遮断した後、第２トランジスタの導通を制御するステップと、
（ｆ）  前記第２トランジスタが非導通状態にあるときに、第４と第５のトランジスタの導通を制御することにより、前記蓄積手段内に蓄積された電圧レベルを読み出すステップと
を有することを特徴とする広いダイナミック・レンジのイメージセンサを用いてイメージを得る方法。
【００２５】
好ましい実施例は、従属請求項２−７に記載されている。
請求項２において、前記各ピクセルは、
（Ａ）  フォトダイオード素子として逆方向接続されたピクセル（ＰＤ）と、
（Ｂ）  蓄積手段としてのキャパシタ（Ｃ１）と、
（Ｃ）  ｎ−ＭＯＳ型の５個のトランジスタ（Ｍ１−Ｍ５）と
を有し、
第１と第３と第４のトランジスタ（Ｍ１、Ｍ３、Ｍ４）のドレイン端子が電圧源の高電圧端末（ＶＤＤ）に接続され、
前記第１トランジスタ（Ｍ１）のソース端子が、前記フォトダイオードの端末に接続され、
前記第３トランジスタ（Ｍ３）のソース端子が、前記キャパシタのメモリ・ノードに接続され、
前記第２トランジスタ（Ｍ２）のドレイン端子が、前記第１トランジスタ（Ｍ１）とフォトダイオード（ＰＤ）の間の接続ノードに接続され、
前記第２トランジスタ（Ｍ２）のソース端子が、前記キャパシタのメモリ・ノードに接続され、
前記ステップ（ａ）において、
前記第２トランジスタ（Ｍ２）の導通状態が、第２トランジスタのゲート端子にかかる、電圧源の高電圧に近い高電圧状態にあるサンプリング信号（ＳＨ）により制御され、
前記第３トランジスタの導通は、第３トランジスタのゲート端子にかかる、電源の高電圧に近い高電圧状態にある第1初期化信号（ＲＳＴ）により制御され、
前記ステップ（ｃ）において、
前記第１トランジスタの導通は、前記第１トランジスタのゲート端子に印加される、電源の高電圧以下の電圧レベルに適合する高電圧状態にある第２初期化信号（ＴＩ）により制御されることを特徴とする請求項１記載の方法。
請求項３において、前記各ピクセルは、第２初期化信号（ＴＩ）を、高電圧状態の第１トランジスタ（Ｍ１）に供給する制御回路を有し、
前記制御回路は、
（Ａ）電源の高電圧端子（ＶＤＤ）と低電圧端子（ＶＳＳ）の間で、少なくとも２個の直列接続された抵抗（Ｒ１−Ｒ５）を具備する抵抗製ディバイダと、
（Ｂ）  少なくとも１個のスイッチ・トランジスタ（Ｎ１−Ｎ４）と
を有し、
前記スイッチ・トランジスタのドレイン端子は、隣り合う抵抗の接続ノードに接続され、
前記スイッチ・トランジスタのソース端子は、第１トランジスタのゲート端子に接続され、
前記スイッチ・トランジスタは、そのゲート端子にかかる制御信号（Ｓｅｌ１−Ｓｅｌ４）により、導通状態あるいは非導通状態になるよう、制御され、
前記ステップ（ｃ）において、
前記第１トランジスタ（Ｍ１）の導通は、そのゲート端子に２個の隣接する抵抗の接続ノードに表れる電圧を、前記スイッチ・トランジスタを介して、印加することにより制御し、
前記スイッチ・トランジスタは、電源の高電圧に近い高電圧の制御信号（Ｓｅｌ１−Ｓｅｌ４）により、導通状態にされることを特徴とする請求項２または３記載の方法。
請求項４において、前記制御回路は、
（Ａ）  電源の高電圧端子と低電圧端子の間に直列に接続される５個の抵抗（Ｒ１−Ｒ５）から形成される抵抗製ディバイダと、
（Ｂ）  第１トランジスタ（Ｍ１）のゲート端子に、２個の隣接する抵抗の接続ノードを接続する４個のスイッチ・トランジスタ（Ｎ１−Ｎ４）と
を有し、
前記スイッチ・トランジスタの内の１個のトランジスタのみが、第２初期化信号（ＴＩ）を第１トランジスタに供給するために、制御信号により制御され、
前記ステップ（ｃ）において、
前記第１トランジスタ（Ｍ１）の導通は、選択された２個の隣接する抵抗の接続ノードに表れる電圧をそのゲート端子に、対応するスイッチ・トランジスタを介して、以前に取り込んだイメージの平均照射レベルの測定値に基づいて、印加することにより、制御されることを特徴とする請求項３記載の方法。
請求項５において、前記ステップ（ｂ）において、
前記第３トランジスタの導通は、フォトダイオード（ＰＤ）であるフォトディテクタ素子の第１露光期間を開始するために、中断される
ことを特徴とする請求項１記載の方法。
請求項６において、前記ステップ（ｅ）とステップ（ｆ）の間で、
前記第１トランジスタ（Ｍ１）の導通は、フォトダイオード（ＰＤ）であるフォトディテクタ素子を、第１初期化電圧よりも低い第２初期化電圧に初期化し、
前記第１トランジスタは、読み出しフェーズの期間の一部の間、導通状態にあることを特徴とする請求項１−５のいずれかに記載の方法。
請求項７において、前記フォトダイオード（ＰＤ）であるフォトディテクタ素子の第１露光期間は、フォトダイオードの第２露光期間の４−１００倍、好ましくは２０倍であることを特徴とする請求項１−７のいずれかに記載の方法。
【００２６】
本発明の方法の利点の１つは、フォトダイオード素子の２回の初期化操作は、２個のトランジスタを制御しながら、実行される。フォトダイオード素子の２回目の初期化操作は、第１初期化トランジスタのみを、その制御端末に加えられる十分正確な制御電圧でもって動作させることにより行われる。これにより、第２の初期化電圧が、フォトダイオード素子例えば逆方向に接続されたフォトダイオードに加えられる。この第２初期化電圧は、第１初期化電圧よりも小さい。
【００２７】
第２の初期化電圧は、制御信号を第１トランジスタの制御端末に提供する制御回路のいくつかの電圧レベルから１つの電圧を選択することにより、決定される。制御回路のさまざまな電圧レベルは、抵抗製ディバイダ（resistive divider）を用いて得られる。この抵抗製ディバイダは、各ピクセルの連続電圧ソースの２個の電圧供給端子間の３個以上の直列接続された抵抗を含む。電圧レベルの選択は、２個の隣接する抵抗の接続ノードと第１トランジスタの制御端末を接続するスイッチ・トランジスタのコマンドを介して、得られる。
【００２８】
好ましくは、各フォト検出器素子例えばフォトダイオードの第２の露光期間は、第１露光期間よりもはるかに短く、その結果、情報は、フォトダイオードを強く照射する露光期間とフォトダイオードを弱く照射する露光期間の終了時に得られる。好ましくは、第２の露光期間の長さは、第１の露光期間の長さの１／２０である。このことは、広いダイナミック・レンジのイメージセンサについても言える。
【実施例】
【００２９】
本発明の方法を、図１に示したピクセル構造体を例に以下説明する。５個のトランジスタＭ１−Ｍ５は、ＣＭＯＳ技術により形成されたｎ−ＭＯＳ（ｎ型ＭＯＳ）トランジスタである。
【００３０】
初期化トランジスタである第１トランジスタＭ１のドレイン端子は、電圧源の高電圧供給端子ＶＤＤに接続される。第１トランジスタＭ１のソース端子は、フォトダイオード素子に接続される。このフォトダイオード素子は、電圧ソースの低電圧供給端子ＶＳＳに接続された逆方向接続されたフォトダイオードである。第１トランジスタＭ１の導通は、そのゲート端子にかかる制御信号ＴＩにより制御される。制御信号ＴＩの高電圧レベルは、図４で以下説明するように、センサの感光性セルにより取り込まれるイメージの照射レベルに応じて適合される。
【００３１】
サンプリング・トランジスタである第２トランジスタＭ２のドレイン端子は、第１トランジスタＭ１とフォトダイオードＰＤの接続ノードに接続される。第２トランジスタＭ２のソース端子は、蓄積手段として機能するキャパシタＣ１の端子に接続される。第２トランジスタＭ２の導通は、そのゲート端子にかかるサンプリング信号ＳＨにより制御される。キャパシタＣ１は、メモリ・ノードのレベルで半導体基板を貫通するｐ−ｎ接合のみで形成することができる。
【００３２】
初期化トランジスタである第３トランジスタＭ３のドレイン端子は、高電圧供給端子ＶＤＤに接続され、そのソース端子は、キャパシタＣ１の蓄積ノードに接続される。第３トランジスタＭ３の導通は、そのゲート端子にかかる制御信号ＲＳＴにより制御される。
【００３３】
フォロア・トランジスタである第４トランジスタＭ４のドレイン端子は、高電圧供給端子ＶＤＤに接続される。第４トランジスタＭ４のゲート端子は、キャパシタＣ１の蓄積ノードに接続される。第４トランジスタＭ４のソース端子は、第５トランジスタＭ５のドレイン端子に接続される。第５トランジスタＭ５のソース端子は、感光性セルのマトリックスの１個の列（コラム）内のすべてのピクセルに共通の出力バスに出力信号ＯＵＴＰＵＴを供給する。キャパシタにより蓄えられた電圧レベルは、そのゲート端子にかかる行（ライン）選択信号ＲＳＥＬを用いて、第５トランジスタＭ５を導通することにより、読み出される。
【００３４】
５個のトランジスタＭ１−Ｍ５のゲート端子制御信号の全ては、イメージセンサのマイクロ・プロセッシング・ユニット（図示せず）より制御される。本明細書は、マイクロ・プロセッサにより信号が如何に処理されるかについては記載していないが、その一般的な知識は当業者には公知だからである。
【００３５】
本発明の方法は、５個のトランジスタＭ１−Ｍ５と、フォトダイオードＰＤと、他のタイプの蓄積手段であるキャパシタＣ１を含む他のタイプのピクセル構造体にも適用可能である。トランジスタは、ｐ−ＭＯＳトランジスタにして、フォトダイオードは、電圧源の高電圧供給端子ＶＤＤに接続してもよい。他のタイプのトランジスタ、例えばバイポーラ・トランジスタも採用できる。しかし、このバイポーラ・トランジスタは、図１のＭＯＳトランジスタよりも消費電力が大きい。従って、バイポーラ・トランジスタは腕時計のような小型の携帯機器に搭載されるイメージセンサの製造には適していない。
【００３６】
図３に、本発明の方法のさまざまなステップを、図１のピクセル構造体を例に以下説明する。イメージを得る本発明の方法のステップの説明を単純にするため、各フェーズのさまざまな時間は、図３には正確には示していない。イメージセンサの感光性セルフォトダイオードの露光期間は、検出するイメージの平均照射レベルに応じて、適応させる。第１の露光期間は、平均照射レベルによって、３５μｓと５ｓの間で決まる。
【００３７】
最初にイメージ取り込み操作の開始時のイメージセンサのピクセル上の各フォトダイオードと各キャパシタが、初期化される。初期化するために、サンプリング信号ＳＨと第１初期化制御信号ＲＳＴが、第２トランジスタＭ２と第３トランジスタＭ３のゲート端子にそれぞれ加えられ、これらの信号は、ピクセルの電源の高電圧供給端子ＶＤＤに近い高電圧状態である。この高電圧状態においては、サンプリング・トランジスタＭ２と初期化トランジスタＭ３は導通状態にある。高電圧供給端子ＶＤＤに近い第１初期化電圧が、フォトダイオード（グラフＶＰＤ）とキャパシタ（グラフＶ１）に印加される。第１初期化フェーズにおいては、第１トランジスタＭ１のゲート端子への制御信号ＴＩは、電圧源の低電圧供給端子ＶＳＳに近い低電圧状態にあり、これにより、第１トランジスタは、非導通状態にある。キャパシタ内に蓄積された情報を読み出すためのフォロア・トランジスタである第４トランジスタＭ４、第５トランジスタＭ５もまた、非導通状態にある。
【００３８】
各フォトダイオードの第１の露光期間は、時間ｔ１で開始する。こうするために、サンプリング信号ＳＨは低電圧状態になり、第２トランジスタＭ２を非導通状態にして、フォトダイオードＰＤをキャパシタＣ１から切り離す。高電圧供給端子ＶＤＤに近い第１初期化電圧で最初にチャージされた各フォトダイオードＰＤは、フィールド・キャリアを蓄積する、すなわち所定の照射レベルを表すある量のフォトンをピックアップする。その結果、フォトダイオードＰＤは、第１の露光期間の間、照射の関数である傾斜に従って、徐々に放電する。
【００３９】
強い照射の場合には、フォトダイオードＰＤは、急速に放電して第１の露光期間の終了前、ダイナミック・レンジの最小電圧値（電圧ＶＰＤのグラフの実線のカーブで示す）になる。これは、フォトダイオードＰＤの飽和状態を表し、この状態に対しては、強く照射されたピクセルからの情報の損失が観測される。しかし、弱くあるいは平均的（中間的に）照射された場合には、フォトダイオードＰＤは、第１の露光期間から時間ｔ２までの全期間にかけて徐々に放電し、電圧ＶＰＤのグラフの点線のカーブで示すように、最小電圧値には達しない。
【００４０】
時間ｔ２の第１の露光期間の終了時に、第２リセット操作あるいは第２初期化操作が各フォトダイオードＰＤに対し、第１トランジスタＭ１を介して行われる。この第１トランジスタは、しきい値電圧以上の飽和モードで動作する。こうするために、初期化信号ＴＩが、ｔ２からｔ３までの非常に短い時間、高電圧供給端子ＶＤＤよりも低い電圧の高電圧状態になる。フォトダイオードＰＤのこの第２の初期化プロセスの非常に短い時間により、空間情報の干渉がピックアップされたイメージに導入されるのが阻止される。第１トランジスタを導通状態にする初期化信号ＴＩの高電圧状態における電圧レベルは、図４を参照して以下記載するように、選択される。
【００４１】
第１トランジスタのゲート電圧が、高電圧供給端子ＶＤＤ以下のレベルに調整されると、フォトダイオードＰＤの第２の初期化電圧Ｖ２は、本発明の特徴により、高電圧供給端子ＶＤＤに近い第１初期化電圧以下となるように規定される。フォトダイオードＰＤの電圧レベルは、強くあるいは平均的に照射されたフォトダイオードＰＤに対しては、第２電圧Ｖ２に戻る（図３）。しかし、弱く照射されたフォトダイオードＰＤの場合には、電圧レベルは、第２初期化電圧Ｖ２より高いままである。この電圧レベルは、時間ｔ２からｔ３の短い初期化期間の間、一定であるが、フォトダイオードＰＤの電圧は若干上昇する。これは、第１トランジスタＭ１のチャネル内の正のチャージが、その一部は高電圧供給端子ＶＤＤの方向に、別の一部はフォトダイオードＰＤの方向に注入されのが原因である。
【００４２】
各フォトダイオードＰＤに対する第２露光期間は、時間ｔ３で開始し、第１トランジスタは、初期化信号ＴＩが低電圧供給端子ＶＳＳに近い低電圧状態になることにより、非導通状態になる。この時点から、各フォトダイオードＰＤは、第２初期化期間の間、照射レベルに応じて規定された電圧レベルから放電される。これが時間ｔ５まで続く。この第２露光期間（ｔ２−ｔ５）は、第１露光期間（ｔ１−ｔ２）よりもはるかに短い。例えば、その比率は１：２０である。この比率は１：４と１：１００の間で規定される。かくして強く照射されたフォトダイオードＰＤは、最小飽和電圧レベルには到達しない。かくして、２回の露光期間の終了時に、強く照射されたフォトダイオードＰＤと平均的あるいは弱く照射されたフォトダイオードＰＤの両方に対し、特定の情報を得ることができる。かくして、コントラスト比の高いイメージが、本発明の方法により如何なる照射レベルでも得ることができる。
【００４３】
第２の露光期間の間、フォトダイオードＰＤの電圧値Ｖは、キャパシタ内に蓄積される。こうするために、初期化信号ＲＳＴは、第３トランジスタのゲート端子に加えられるが、高電圧状態から、時間ｔ４で低電圧状態にならなければならない。かくして、第３トランジスタは、時間ｔ４で非導通状態となり、高電圧供給端子ＶＤＤに近い第１初期化電圧に維持されていたキャパシタを、放電する（グラフＶ１）。このサンプリング・トランジスタである第２トランジスタＭ２は、時間ｔ４と時間ｔ５の間の第２のサンプリング期間の終了時に向けて、瞬間、導通状態とならなければならない。サンプリング信号ＳＨは、第２トランジスタのゲート端子に印加されるが、低電圧状態から高電圧供給端子ＶＤＤに近い高電圧状態に、瞬間、移行しなければならない。第２トランジスタＭ２が導通状態にある間、チャージ（電荷）は、フォトダイオードＰＤからキャパシタに移送される。これにより、フォトダイオードＰＤの電圧値は、サンプリング信号ＳＨが低電圧状態に再び戻ると、キャパシタ内に蓄積される。
【００４４】
各キャパシタ内に蓄積された電圧値が、露光期間の全期間の間、各フォトダイオードＰＤによりピックアップされた照射レベルに応じて、特定の情報を提供する。広いダイナミック・レンジのセンサによるこの２回の露光により、如何なる照射レベルでも、コントラスト比の十分高いイメージを得ることができる。
【００４５】
各キャパシタ内に蓄積された電圧値を読み出す操作の前に、各フォトダイオードＰＤは、時間ｔ５で、第２初期化電圧（Ｖ２）に再び初期化される。こうするために、初期化信号ＴＩは、低電圧状態から高電圧状態に移行し、高電圧供給端子ＶＤＤ以下の電圧レベルが加えられ、第１トランジスタを導通状態にする。各ピクセルのキャパシタ内に蓄積された電圧値は、それ故に、チャージ・キャリア拡散（charge carrier diffusion）の現象では阻害されない。それ故に、キャパシタ内に現れる電圧値は、一定である。
【００４６】
時間ｔ６で、各キャパシタ内に蓄積された電圧値を読み出す操作が開始される。この読み出し操作は、特許文献１に開示された公知技術により実行される。こうするために、行選択信号ＲＳＥＬが、読み出しプロセスの間、行毎に、第５トランジスタＭ５のゲート端子に印加される。この読み出し操作の間、第１トランジスタＭ１の初期化信号ＴＩは、低電圧状態になり、第１トランジスタＭ１を非導通状態にする。かくして、読み出し操作の後、新たなイメージ取り入れ操作が行われる。
【００４７】
図４は、本発明の方法を実行するために、図１のピクセル構造体の第１初期化トランジスタＭ１のゲート端子に初期化信号ＴＩを提供する制御回路を示す。第１初期化トランジスタＭ１を導通状態にするゲート端子に加えられる電圧は、高電圧供給端子ＶＤＤに近い第１初期化電圧よりも低い電圧に設定し、第２露光期間前に、フォトダイオードＰＤをリセットあるいは初期化する。高電圧供給端子ＶＤＤは、０．２５μｍのＴＳＭＣ技術で形成されたセンサに対しては、２．５Ｖである。こうするために、制御回路は、抵抗製ディバイダ（resistive divider）を含む。この抵抗製ディバイダは、高電圧供給端子ＶＤＤと低電圧供給端子ＶＳＳの間に、少なくとも２個の直列接続された抵抗で構成される。この実施例においては、抵抗製ディバイダは、５個の直列接続された抵抗Ｒ１−Ｒ５を有する。各抵抗の値は、フォトダイオードＰＤの２回目の初期化に十分適したいくつかのレベルの連続電圧を含むよう選択される。
【００４８】
Ｒ５の抵抗値は、４個の抵抗Ｒ１−Ｒ４の抵抗値の和に例えば等しい。Ｒ１−Ｒ４の抵抗値は同一である。この場合、２．５Ｖの高電圧供給端子ＶＤＤに対しては、Ｒ４とＲ５の間の接続ノードで、ｎ−ＭＯＳ型のトランジスタＮ４のドレイン端子にも接続される接続ノードの電圧は、１．２５Vに等しい。Ｒ３とＲ４の間の接続ノードで、ｎ−ＭＯＳ型のトランジスタＮ３のドレイン端子にも接続される接続ノードの電圧は、１．５６Vに等しい。Ｒ２とＲ３の間の接続ノードで、ｎ−ＭＯＳ型のトランジスタＮ２のドレイン端子にも接続される接続ノードの電圧は、１．８７Vに等しい。Ｒ１とＲ２の間の接続ノードで、ｎ−ＭＯＳ型のトランジスタＮ１のドレイン端子にも接続される接続ノードの電圧は、２．１８Vに等しい。
【００４９】
トランジスタＮ１−Ｎ４のソース端子は、第１トランジスタ（図４には図示せず）のゲート端子に共通に接続される。イメージセンサのマイクロ・プロセッサ内で従来行われたプログラミングによれば、4個のトランジスタＮ１−Ｎ４のうちの1個のみが、そのゲート端子で、初期化信号ＴＩを供給するために、制御信号Ｓｅｌ１、Ｓｅｌ２、Ｓｅｌ３、Ｓｅｌ４により、制御される。
【００５０】
スイッチ・トランジスタＮ１−Ｎ４の各制御信号Ｓｅｌ１、Ｓｅｌ２、Ｓｅｌ３、Ｓｅｌ４は、第１トランジスタのゲート端子の制御信号ＴＩと等価な形状をしている。スイッチ・トランジスタＮ１、Ｎ２、Ｎ３またはＮ４から選択されたスイッチ・トランジスタの制御信号が、高電圧供給端子ＶＤＤに近い高電圧状態にあり、電子的な単純化により、前記スイッチ・トランジスタを導通状態にある時は、この選択されたスイッチ・トランジスタに接続されている2個の抵抗の接続ノードに表れる電圧が、第１トランジスタＭ１のゲート端子に供給される。かくして、フォトダイオードＰＤの第１初期化トランジスタＭ１は、フォトダイオードＰＤの第２の所望の初期化電圧を得るために、制御回路により適宜のゲート電圧で、容易に導通状態となる。第１トランジスタＭ１のゲート端子と低電圧供給端子ＶＳＳの間に接続された抵抗ＲＳＳは、選択されたスイッチ・トランジスタの制御信号が低電圧状態にあるときには、容易に第１トランジスタＭ１を非導通状態にする。
【００５１】
本発明の変形例として、各フォトダイオードＰＤの３回以上の露光期間も、第３トランジスタを用いた第１初期化の間と、第１トランジスタを用いた第２あるいはその後の初期化の間、イメージを得ることができる。各フォトダイオードＰＤの第２初期化電圧は、イメージ毎に、照射レベルに応じて、制御回路を用いて容易に変更できる。
【００５２】
以上の説明は、本発明の一実施例に関するもので、この技術分野の当業者であれば、本発明の種々の変形例を考え得るが、それらはいずれも本発明の技術的範囲に包含される。特許請求の範囲の構成要素の後に記載した括弧内の番号は、図面の部品番号に対応し、発明の容易なる理解の為に付したものであり、発明を限定的に解釈するために用いてはならない。また、同一番号でも明細書と特許請求の範囲の部品名は必ずしも同一ではない。これは上記した理由による。
【図面の簡単な説明】
【００５３】
【図１】本発明の方法を実行するためのイメージセンサのピクセルの公知の配置構造を表す図。
【図２】図１のピクセル構造体に加えられる信号のシーケンスと、従来技術の蓄積手段とフォトダイオードＰＤ素子の端子にかかる電圧の時間的変化を示すグラフ。
【図３】本発明の方法により、少なくとも２回の露光期間の間、図１のピクセル構造体に加えられる信号のシーケンスと、蓄積手段とフォトダイオードＰＤ素子の端子にかかる電圧の時間的変化を示すグラフ。
【図４】本発明の方法を実行するためのイメージセンサのピクセルの初期化トランジスタの制御回路を表す図。
【符号の説明】
【００５４】
Ｍ１  第１トランジスタ
Ｍ２  第２トランジスタ
Ｍ３  第３トランジスタ
Ｍ４  第４トランジスタ
Ｍ５  第５トランジスタ
Ｃ１  キャパシタ
ＳＨ  サンプリング信号
ＲＳＴ  制御信号
ＶＤＤ  高電圧供給端子
ＶＳＳ  低電圧供給端子
Ｔ１    第２初期化信号
Ｒ      抵抗
Ｎ      スイッチ・トランジスタ
【図１】
2007166609.tif 000003
【図２】
2007166609.tif 000004
【図３】
2007166609.tif 000005
【図４】
2007166609.tif 000006