(57)【要約】      （修正有）【課題】外層パターンとビアとの間に発生したクラックを容易に補修することができる多層基板の補修方法を実現する。【解決手段】外層パターン４ａと、内層パターン５ａと、外層パターン４ａ及び内層パターン５ａの間に形成された層間絶縁層６と、外層パターン４ａ及び内層パターン５ａを接続するために外層パターン４ａ及び内層パターン５ａに覆われて層間絶縁層６に形成されたビア３ａとを備えた多層基板における外層パターン４ａとビア３ａとの間の断線を補修する多層基板の補修方法であって、外層パターン４ａを貫通してビア３ａに到達する孔を形成し、孔に導電性ペーストを詰め込み、孔に詰め込んだ導電性ペーストを硬化させる。【選択図】図１
2007189178.tif 000002
【特許請求の範囲】
【請求項１】
外層パターンと、内層パターンと、前記外層パターン及び前記内層パターンの間に形成された層間絶縁層と、前記外層パターン及び前記内層パターンを接続するために前記外層パターン及び前記内層パターンに覆われて前記層間絶縁層に形成されたビアとを備えた多層基板における前記外層パターンと前記ビアとの間の断線を補修する多層基板の補修方法であって、
前記外層パターンを貫通して前記ビアに到達する孔を形成し、
前記孔に導電性ペーストを詰め込み、
前記孔に詰め込んだ導電性ペーストを硬化させることを特徴とする多層基板の補修方法。
【請求項２】
前記外層パターンの前記ビアに対応する位置には、前記多層基板に実装される電子部品の電極が接合されており、
前記孔を形成する前に、前記電子部品を前記多層基板から除去する請求項１記載の多層基板の補修方法。
【請求項３】
前記導電性ペーストを硬化させた後、前記電子部品の電極を前記導電性ペーストに接合する請求項２記載の多層基板の補修方法。
【請求項４】
前記導電性ペーストは、銅の微粒子を含み、
前記銅の微粒子の表面には、銀メッキが形成されている請求項１記載の多層基板の補修方法。
【請求項５】
前記孔に詰め込んだ導電性ペーストを熱硬化させる請求項１記載の多層基板の補修方法。
【請求項６】
ドリルによって前記孔を形成する請求項１記載の多層基板の補修方法。
【請求項７】
外層パターンと、
内層パターンと、
前記外層パターン及び前記内層パターンの間に形成された層間絶縁層と、
前記内層パターンに覆われて前記層間絶縁層に形成されたビアと、
前記外層パターンを貫通して前記ビアに到達する導電性ペーストとを備えたことを特徴とする多層基板。
【請求項８】
前記導電性ペーストの上には、前記多層基板に実装される電子部品の電極が接合されている請求項７記載の多層基板。
【請求項９】
前記導電性ペーストは、銅の微粒子を含み、
前記銅の微粒子の表面には、銀メッキが形成されている請求項７記載の多層基板。
【請求項１０】
前記導電性ペーストは、熱硬化樹脂を含む請求項７記載の多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外層パターンと内層パターンと層間絶縁層と外層パターン及び内層パターンに覆われて層間絶縁層に形成されたビアとを備えた多層基板の補修方法及び多層基板に関するものである。
【背景技術】
【０００２】
従来から、外層パターンと内層パターンと層間絶縁層と外層パターン及び内層パターンに覆われて層間絶縁層に形成されたビアとを備えた多層基板が広く使われている。
【０００３】
図５は、従来の多層基板９１の要部構成を示す断面図である。多層基板９１は、６層基板構成を有しており、表面及び裏面にそれぞれ形成された外層パターン９４ａ・９４ｂと、所定の深さにそれぞれ形成された４層の内層パターン９５ａ・９５ｂ・９５ｃ・９５ｄを有している。外層パターン９４ａと内層パターン９５ａとの間、及び外層パターン９４ｂと内層パターン９５ｄとの間にそれぞれ層間絶縁層９６が形成されており、内層パターン９５ａ・９５ｂの間、内層パターン９５ｂ・９５ｃの間、及び内層パターン９５ｃ・９５ｄの間にもそれぞれ層間絶縁層９６が形成されている。
【０００４】
外層パターン９４ａ及び内層パターン９５ａを接続するビア９３ａが層間絶縁層９６に形成されている。ビア９３ａは、層間絶縁層９６を貫通して形成された孔に充填されている。ビア９３ａは、表面側では外層パターン９４ａによって覆われており、内側では内層パターン９５ａによって覆われている。外層パターン９４ｂ及び内層パターン９５ｄを接続するビア９３ｂが裏面側の層間絶縁層９６に形成されている。ビア９３ｂは、層間絶縁層９６を貫通して形成された孔に充填されている。ビア９３ｂは、裏面側では外層パターン９４ｂによって覆われており、内側では内層パターン９５ｄによって覆われている。
【０００５】
内層パターン９５ａ・９５ｂを接続するビア９９が表面側から２層目の層間絶縁層９６に形成されている。また、内層パターン９５ｂ・９５ｃを接続するビア９９が表面側から３層目の層間絶縁層９６に形成されており、内層パターン９５ｃ・９５ｄを接続するビア９９が表面側から４層目の層間絶縁層９６に形成されている。
【０００６】
多層基板９１の表面に形成された外層パターン９４ａには、電子部品９７が実装されている。電子部品９７に設けられた電極９８が、外層パターン９４ａに半田付けにより接合されている。
【０００７】
また、多層プリント基板等における層間導電スルホールに対して、Ｇａ系金属セメントを充填、硬化させて、導電性を回復させる導電不良スルホールの補修方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開平１−２４８６８６号公報（平成１年（１９８９）１０月４日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記図５に示す従来の構成では、多層基板９１に応力が作用して撓みが発生し、外層パターン９４ａがビア９３ａから引き剥がされ、外層パターン９４ａとビア９３ａとの間にクラックが発生して断線し、あるいは導通抵抗が高くなるという問題がある。
【０００９】
本発明者らは、テスタ、動作確認用ソフトウェア及び断面観察写真により、故障した多層基板９１の外層パターン９４ａとビア９３ａとの間にクラックが発生していることを突き止めた。このような構成の多層基板９１は高価なものであるので、外層パターン９４ａとビア９３ａとの間にクラックが発生して故障したからといって、廃棄するのはもったいないという問題がある。
【００１０】
上記特許文献１に記載された補修方法は、多層プリント基板を貫通する層間導電スルホールにおける導体欠陥の導体不良スルホールを補修する方法であって、外層パターン及び内層パターンに覆われて層間絶縁層に形成されたビアを備えた多層基板において、外層パターンとビアとの間の断線を補修する本願発明を示唆するものではない。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、外層パターンとビアとの間に発生したクラックを容易に補修することができる多層基板の補修方法を実現することにある。
【課題を解決するための手段】
【００１２】
本発明に係る多層基板の補修方法は、上記課題を解決するために、外層パターンと、内層パターンと、前記外層パターン及び前記内層パターンの間に形成された層間絶縁層と、前記外層パターン及び前記内層パターンを接続するために前記外層パターン及び前記内層パターンに覆われて前記層間絶縁層に形成されたビアとを備えた多層基板における前記外層パターンと前記ビアとの間の断線を補修する多層基板の補修方法であって、前記外層パターンを貫通して前記ビアに到達する孔を形成し、前記孔に導電性ペーストを詰め込み、前記孔に詰め込んだ導電性ペーストを硬化させることを特徴とする。
【００１３】
上記特徴によれば、外層パターンを貫通してビアに到達するように形成した孔に詰め込んだ導電性ペーストを硬化させるので、硬化した導電性ペーストがビアと外層パターンとの双方と接触接合する。このため、断線した外層パターンとビアとが、導電性ペーストを介して再び導通する。その結果、外層パターンとビアとの間の断線を容易に補修することができる。
【００１４】
本発明に係る多層基板の補修方法においては、前記外層パターンの前記ビアに対応する位置には、前記多層基板に実装される電子部品の電極が接合されており、前記孔を形成する前に、前記電子部品を前記多層基板から除去することが好ましい。
【００１５】
上記構成によれば、多層基板に実装された電子部品直下のビアと外層パターンとの断線を補修することができる。
【００１６】
本発明に係る多層基板の補修方法においては、前記導電性ペーストを硬化させた後、前記電子部品の電極を前記導電性ペーストに接合することが好ましい。
【００１７】
上記構成によれば、外層パターンとビアとの断線を補修した多層基板に電子部品を再び接合することができる。
【００１８】
本発明に係る多層基板の補修方法においては、前記導電性ペーストは、銅の微粒子を含み、前記銅の微粒子の表面には、銀メッキが形成されていることが好ましい。
【００１９】
上記構成によれば、導電性ペーストと電子部品の電極との半田付け性が良好になる。
【００２０】
本発明に係る多層基板の補修方法においては、前記孔に詰め込んだ導電性ペーストを熱硬化させることが好ましい。
【００２１】
上記構成によれば、導電性ペーストを加熱することにより、導電性ペーストをビア及び外層パターンに容易に接触接合させることができる。
【００２２】
本発明に係る多層基板の補修方法においては、ドリルによって前記孔を形成することが好ましい。
【００２３】
上記構成によれば、ドリルにより孔の底のビアの表面が清純に形成されるので、ビアと導電性ペーストとの導通抵抗を低くすることができ、ビアと導電性ペーストとの接合性が向上する。
【００２４】
本発明に係る多層基板は、上記課題を解決するために、外層パターンと、内層パターンと、前記外層パターン及び前記内層パターンの間に形成された層間絶縁層と、前記内層パターンに覆われて前記層間絶縁層に形成されたビアと、前記外層パターンを貫通して前記ビアに到達する導電性ペーストとを備えたことを特徴とする。
【００２５】
上記特徴によれば、内層パターンに覆われて層間絶縁層に形成されたビアと、外層パターンを貫通してビアに到達する導電性ペーストとを備えているので、外層パターンとビアとが、導電性ペーストを介して導通する。従って、外層パターンとビアとの間に断線が生じた多層基板の外層パターンを貫通してビアに到達するように形成した孔に導電性ペーストを詰め込んで硬化させることにより、外層パターンとビアとの間の断線を補修した多層基板を得ることができる。
【発明の効果】
【００２６】
本発明に係る多層基板の補修方法は、以上のように、外層パターンを貫通してビアに到達する孔を形成し、孔に導電性ペーストを詰め込み、孔に詰め込んだ導電性ペーストを硬化させるので、外層パターンとビアとの間に発生したクラックを容易に補修することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１は、本発明の実施形態を示すものであり、多層基板１の要部構成を示す断面図である。多層基板１は、６層基板構成を有しており、表面及び裏面にそれぞれ形成された外層パターン４ａ・４ｂと、所定の深さにそれぞれ形成された４層の内層パターン５ａ・５ｂ・５ｃ・５ｄを有している。外層パターン４ａと内層パターン５ａとの間、及び外層パターン４ｂと内層パターン５ｄとの間にそれぞれ層間絶縁層６が形成されており、内層パターン５ａ・５ｂの間、内層パターン５ｂ・５ｃの間、及び内層パターン５ｃ・５ｄの間にもそれぞれ層間絶縁層６が形成されている。層間絶縁層６は、樹脂によって形成されている。
【００２８】
外層パターン４ａ及び内層パターン５ａを接続するビア３ａが層間絶縁層６に形成されている。ビア３ａは、層間絶縁層６を貫通して形成された孔に充填されている。ビア３ａは、表面側では外層パターン４ａによって蓋をしたように覆われており、内側では内層パターン５ａによって蓋をしたように覆われている。外層パターン４ｂ及び内層パターン５ｄを接続するビア３ｂが裏面側の層間絶縁層６に形成されている。ビア３ｂは、層間絶縁層６を貫通して形成された孔に充填されている。ビア３ｂは、裏面側では外層パターン４ｂによって覆われており、内側では内層パターン５ｄによって覆われている。
【００２９】
内層パターン５ａ・５ｂを接続するビア９が表面側から２層目の層間絶縁層６に形成されている。また、内層パターン５ｂ・５ｃを接続するビア９が表面側から３層目の層間絶縁層６に形成されており、内層パターン５ｃ・５ｄを接続するビア９が表面側から４層目の層間絶縁層６に形成されている。
【００３０】
多層基板１の表面に形成された外層パターン４ａには、電子部品７が実装されている。電子部品７に設けられた電極８が、外層パターン４ａに半田付けにより接合されている。
【００３１】
このように構成された多層基板１は、ＡＬＩＶＨ（登録商標）基板とも称されており、以下のようにして製造される。まず、樹脂基板に貫通孔を形成する。そして、樹脂基板に形成した貫通孔に銅ペーストを詰め込む。次に、樹脂基板の表面及び裏面にそれぞれ銅ペーストを覆うようにして銅箔を貼り、熱プレスする。その後、銅箔を形成した樹脂基板をエッチングして銅箔パターンを形成する。このようにして、貫通孔に詰め込んだ銅ペースト（ビア）を覆うようにして銅箔パターンを形成した樹脂基板を繰り返して製造し、積み上げて多層基板１を完成させる。
【００３２】
図２は、多層基板１の配線パターン構造を説明するための断面図である。多層基板１の表面には、電子部品Ｐ１が実装されている。電子部品Ｐ１は、ビアを介して３層目の内層パターン５ｂと接続され、ビアを通って抵抗Ｒ１の一方の電極と接続されている。抵抗Ｒ１の他方の電極は、ビアを介して４層目の内層パターン５ｃに接続されており、ビア及び外層パターン４ａを通ってメモリＭ１に接続されており、また、内層パターン５ｂ・５ａを通ってメモリＭ２に接続されている。メモリＭ３は、内層パターン５ｂ・５ｃを通って抵抗Ｒ２の一方の電極に接続されており、また、さらに、内層パターン５ｂを通ってメモリＭ４に接続されている。抵抗Ｒ２の他方の電極は、内層パターン５ｂを通って電子部品Ｐ２に接続されている。このように、多層基板１に実装された各電子部品は、内層パターン及び外層パターンを介して接続されている。
【００３３】
図３は、多層基板１の補修方法を説明するための断面図である。図４は、多層基板１の補修方法を示すフローチャートである。
【００３４】
まず、テスタ、動作確認用ソフトウェア及び断面観察写真により、外層パターン４ａと内層パターン５ａに接続されたビア３ａとの間にクラックが生じている断線箇所を特定する（ステップＳ１）。ここでは、直径約０．３ｍｍのビア３ａとの間にクラックが生じている外層パターン４ａの上に電子部品７の電極８が接合されている例を説明する。
【００３５】
そして、外層パターン４ａとの間にクラックが発生しているビア３ａの上方に電極８が接合されている電子部品７を多層基板１から除去する（ステップＳ２）。
【００３６】
次に、外層パターン４ａを貫通してビア３ａに到達する孔１０を極細のドリルによって形成する（ステップＳ３）。ドリルの直径は例えば約０．２ｍｍであり、孔１０の深さは例えば約４０μｍ±５μｍである。ドリルにより孔１０を形成する際に生じる切りくずは、バキューム吸引装置（図示せず）により吸引する。ドリルの直径は、ビア３ａの直径よりも小さいことが好ましい。ドリルの直径を大きくすると、外層パターン４ａの強度を確保することができず、好ましくない。
【００３７】
その後、ディスペンサにより導電性ペースト２を孔１０に詰め込む（ステップＳ４）。導電性ペースト２は、電子部品を半田付け可能な導電性ペーストであり、フィラー（導電剤）を硬化性樹脂の中に攪拌して構成する。導電性ペースト２は、例えば、銅の微粒子と熱硬化性樹脂とを含み、銅の微粒子の表面には、銀メッキが形成されている。
【００３８】
そして、導電性ペースト２を２２０℃で３分間局部加熱し、熱硬化性樹脂を硬化させる。熱硬化性樹脂が硬化すると、フィラー（銀メッキされた銅の微粒子）同士が接触し、また、導電性ペースト２の銀メッキされた銅の微粒子がビア３ａと接触接合するとともに、銀メッキされた銅の微粒子が外層パターン４ａと接触接合する（ステップＳ５）。
【００３９】
次に、電子部品７の電極８を導電性ペースト２の表面に半田１１により接合する（ステップＳ６）。表面に銀メッキを形成した銅の微粒子と熱硬化性樹脂とによって導電性ペースト２を構成すると、電子部品７の半田付け性が良好になるため好ましい。導電性ペースト２及び外層パターン４ａは、半田１１と溶融接合する。
【００４０】
このようにして、外層パターン４ａとビア３ａとの間にクラックが生じて断線した多層基板１を補修すると、導電性ペースト２を介して外層パターン４ａとビア３ａとが導通するので、動作確認テストにおいて多層基板１は正常に動作するようになる。
【００４１】
本実施の形態では、ビア３ａとの間にクラックが生じている外層パターン４ａの上に電子部品７の電極８が接合されている例を説明したが、本発明はこれに限定されない。ビア３ａとの間にクラックが生じている外層パターン４ａの上に電子部品７の電極８が接合されていない場合にも本発明を適用することができる。この場合は、導電性ペースト２の半田付け性を考慮する必要がないため、半田付け性が良好でない導電性ペーストを使用しても良いし、また、導電性ペースト２は、ビア３ａの材料と同じ材料によって構成しても良い。
【００４２】
また、本実施の形態では、導電性ペースト２が熱硬化性樹脂を含み、導電性ペースト２を加熱して硬化させる例を示したが、本発明はこれに限定されない。例えば、導電性ペースト２を紫外線によって硬化させるように構成しても良い。
【００４３】
また、本実施の形態では、ドリルにより孔１０を形成する例を示したが、本発明はこれに限定されない。例えば、レーザによって孔１０を形成してもよい。ドリルにより孔１０を形成すると、ビア３ａのトップ（表面）をドリルによって研磨することになり、ビア３ａの表面が露出し、露出した表面は、フラックス等の異物が付着せず、熱により周辺が変質することもなく、清浄な状態になる。このため、導電性ペースト２とビア３ａとの導通抵抗が低くなって接合性が向上する。従って、ドリルにより孔１０を形成することが好ましい。
【００４４】
形成した孔１０の深さが５０μｍを超えると、導電性ペースト２を十分に充填することができず、内部にボイド（空洞）が発生して、導電性ペースト２とビア３ａとが十分に接触接合しなくなる。このため、形成する孔１０の深さは３０μｍから４０μｍ程度が好ましい。
【００４５】
また、本実施の形態では、多層基板を補修する例を示したが、シート状のタッチパネルの補修に対しても本発明を適用することができる。
【００４６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００４７】
本発明は、外層パターンと内層パターンと層間絶縁層と外層パターン及び内層パターンに覆われて層間絶縁層に形成されたビアとを備えた多層基板の補修方法及び多層基板に適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態を示すものであり、多層基板の要部構成を示す断面図である。
【図２】上記多層基板の配線パターン構造を説明するための断面図である。
【図３】上記多層基板の補修方法を説明するための断面図である。
【図４】上記多層基板の補修方法を示すフローチャートである。
【図５】従来技術を示すものであり、多層基板の要部構成を示す断面図である。
【符号の説明】
【００４９】
１    多層基板
２    導電性ペースト
３ａ、３ｂ  ビア
４ａ、４ｂ  外層パターン
５ａ、５ｂ、５ｃ、５ｄ  内層パターン
６  層間絶縁層
７  電子部品
８  電極
９  ビア
１０  孔
１１  半田
【図１】
2007189178.tif 000003
【図２】
2007189178.tif 000004
【図３】
2007189178.tif 000005
【図４】
2007189178.tif 000006
【図５】
2007189178.tif 000007