(57)【要約】【課題】ボンディングメタル層を除去することなく、バー分割やチップ分割を行なう位置を認識することができる半導体レーザー素子を提供する。【解決手段】本発明の半導体レーザー素子は、半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に備え、ボンディングメタル層表面の一部の領域が粗面化されていることを特徴とする【選択図】図７
2007115911.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に備え、ボンディングメタル層表面の一部の領域が粗面化されていることを特徴とする半導体レーザー素子。
【請求項２】
ボンディングメタル層がＡｕからなる請求項１に記載の素子。
【請求項３】
オーミックメタル層とボンディングメタル層の間に、バリアメタル層をさらに備える請求項１に記載の素子。
【請求項４】
粗面化は、面粗さＲａが５０Å以上になるように行なわれる請求項１に記載の素子。
【請求項５】
ボンディングメタル層表面の非粗面化領域は、面粗さＲａが１０Å以下である請求項１に記載の素子。
【請求項６】
半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に形成し、
ボンディングメタル層表面の一部の領域を粗面化して反射強度を変化させ、
反射強度の差から粗面化領域と非粗面化領域を識別することによって分割位置を設定し、設定した分割位置で前記半導体レーザー基板を複数のレーザーチップに分割する工程を備える半導体レーザー素子の製造方法。
【請求項７】
半導体レーザー基板は、複数のレーザーチップ単位を備え、粗面化領域は、各レーザーチップ単位上に形成され、分割位置は、隣接する２つ粗面化領域の間に設定される請求項６に記載の方法。
【請求項８】
粗面化は、面粗さＲａが５０Å以上になるように行なわれる請求項６に記載の方法。
【請求項９】
粗面化は、ボンディングメタル層表面をメッキすることによって行なわれる請求項６に記載の方法。
【請求項１０】
メッキの厚さは、１．０μｍ以上である請求項９に記載の方法。
【請求項１１】
メッキは、メッキ浴の温度を５０℃以上にして行なわれる請求項９に記載の方法。
【請求項１２】
メッキは、メッキの際の電流密度が０．０５Ａ／ｄｍｍ2以上の条件で行なわれる請求項９に記載の方法。
【請求項１３】
粗面化は、アッシングによって行なわれる請求項６に記載の方法。
【請求項１４】
粗面化は、エッチングによって行なわれる請求項６に記載の方法。
【請求項１５】
エッチングは、ヨウ素系のエッチャントを使用して行なわれる請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザー素子及び半導体レーザー素子の製造方法に関する。
【背景技術】
【０００２】
従来の半導体レーザー素子の製造方法では、半導体レーザー基板上にオーミックメタル層、高融点メタル層及びボンディングメタル層をこの順に形成し、バー分割位置やチップ分割位置を簡単に識別するためにボンディングメタル層の一部をエッチング除去して、下地の高融点メタル層を露出させ、ボンディングメタル層と高融点メタル層の反射強度の差から分割位置を識別して、前期半導体レーザー基板を複数のレーザーチップに分割している（例えば、特許文献１を参照。）。
【特許文献１】特開２０００−１３８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ボンディングメタル層をエッチングにより除去する工程では、エッチング残りやオーバーエッチ等の問題が起こりやすく、歩留まりの低下に繋がる。
【０００４】
本発明はこのような事情に鑑みてなされたものであり、ボンディングメタル層を除去することなく、バー分割やチップ分割を行なう位置を識別することができる半導体レーザー素子及びその製造方法を提供するものである。
【課題を解決するための手段及び発明の効果】
【０００５】
本発明の半導体レーザー素子は、半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に備え、ボンディングメタル層表面の一部の領域が粗面化されていることを特徴とする。
【０００６】
この半導体レーザー素子は、次の方法で簡易に製造することができる。すなわち、本発明の半導体レーザー素子は、半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に形成し、ボンディングメタル層表面の一部の領域を粗面化して反射強度を変化させ、反射強度の差から粗面化領域と非粗面化領域を識別することによって分割位置を設定し、設定した分割位置で前記半導体レーザー基板を複数のレーザーチップに分割する工程を備える方法で製造することができる。
【０００７】
この方法では、ボンディングメタル層を除去する必要がなく、エッチング残りやオーバーエッチ等の問題が生じない。また、ボンディングメタル層全体が除去されることなく残るので、ダイボンディングやワイヤボンディングを比較的強固に行なうことができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の半導体レーザー素子の製造方法の実施形態について説明する。
この製造方法は、半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に形成し、ボンディングメタル層表面の一部の領域を粗面化して反射強度を変化させ、反射強度の差から粗面化領域と非粗面化領域を識別することによって分割位置を設定し、設定した分割位置で前記半導体レーザー基板を複数のレーザーチップに分割する工程を備える。
【０００９】
１．メタル層形成工程
この工程では、半導体レーザー基板上にオーミックメタル層及びボンディングメタル層をこの順に形成する。
【００１０】
半導体レーザー基板は、レーザーを出射可能な半導体層が形成された基板であり、その組成・構造は、特に限定されない。分割前の半導体レーザー基板は、複数のレーザーチップ単位（チップ分割後にレーザーチップとなる単位）を有している。レーザーチップ単位は、好ましくは、マトリックス状に設けられる。
オーミックメタル層は、接触する半導体層とのオーミック接触を可能にする層であり、ＡｕＧｅ／ＮｉやＡｕＺｎなどで形成することができる。ボンディングメタル層は、ダイボンディングやワイヤボンディングのために用いられる層であり、好ましくはＡｕからなる。この場合、粗面化が比較的容易だからである。オーミックメタル層とボンディングメタル層の間に、バリアメタル層を備えることが好ましい。バリアメタル層を備えると、下地からの不純物が、ボンディングメタル層に拡散するのを防ぐことができ、その結果、ボンディングメタル層表面の面粗さを小さくすることができる。これによって、粗面化領域と非粗面化領域との間の反射強度の差を大きくしやすくなる。バリアメタル層は、Ｔｉ，ＴｉＮ，ＴｉＷ，Ｍｏ，Ｗなどで形成することができる。
【００１１】
２．粗面化工程
この工程では、ボンディングメタル層表面の一部の領域を粗面化して反射強度を変化させる。
【００１２】
この工程は、例えば、マスク層形成、粗面化処理及びマスク層除去とからなる３つの工程で実施することができる。
【００１３】
２−１．マスク層形成工程
この工程では、ボンディングメタル層表面の一部の領域を覆うマスク層を形成する。マスク層は、フォトレジスト、ＳｉＯ2やＳｉＮなどの誘電体で形成することができる。
【００１４】
２−２．粗面化処理工程
この工程では、上記マスク層をマスクとして用いて、ボンディングメタル層表面の一部の領域を粗面化する。マスク層で覆われていない部分が粗面化されて粗面化領域となり、覆われた部分が粗面化されずに非粗面化領域となる。粗面化領域又は非粗面化領域は、好ましくは各レーザーチップ単位上に設けられる。
【００１５】
粗面化は、粗面化する領域の反射強度を変化させる限り、粗面化の程度や方法は限定されない。
粗面化は、面粗さＲａが好ましくは５０Å以上、さらに好ましくは７０Å以上になるように行なわれる。本発明者は、面粗さＲａが５０Å以上の場合に一般的な画像認識装置によって、粗面化領域と非粗面化領域と識別することができることを見出した。また、面粗さＲａが７０Å以上の場合に、識別がさらに容易になる。また、ボンディングメタル層表面の非粗面化領域は、面粗さＲａが１０Å以下であることが好ましい。このような場合、さらに識別が容易になる。また、粗面化は、面粗さＲａが１００Å以下になるように行なわれることが好ましい。面粗さが大きすぎると、ダイボンディングやワイヤボンディングに悪影響を与える場合があるからである。面粗さＲａとは、JIS B 0601-1994で規定された算術平均粗さであり、粗さ曲線ｆ（ｘ）から、その平均線の方向に基準長さＬだけ抜き取り、この抜き取り部分の平均線から粗さ曲線までの偏差の絶対値を合計し、平均した値であり、以下の式によって求められる。
【００１６】
【数１】
2007115911.tif 000003
【００１７】
なお、本明細書の実施例では、平均線の方向は、レーザーチップ単位又はレーザーチップの対角線方向であり、基準長さＬは、レーザーチップ単位又はレーザーチップの中央近傍での100μｍとした。
【００１８】
粗面化は、ボンディングメタル層表面をメッキすることによって行うことができる。メッキ後の表面は、でこぼこになりやすい。従って、スパッタ法などで形成された平坦性の高いボンディングメタル層表面にメッキを施すことによって、その表面を粗面化することができる。
【００１９】
メッキの厚さは、好ましくは１．０μｍ以上、さらに好ましくは１．５μｍ以上である。この場合、メッキ表面の面粗さが大きくなりやすいからである。メッキの厚さは、好ましくは５μｍ以下、さらに好ましくは３μｍ以下である。厚くすると、コストアップに繋がるからである。
【００２０】
メッキは、メッキ浴の温度を好ましくは５０℃以上、さらに好ましくは５５℃にして行なわれる。メッキ浴の温度を高くするとメッキ表面の面粗さが大きくなりやすいからである。メッキは、メッキ浴の温度を好ましくは６５℃以下、さらに好ましくは６０℃以下にして行なわれる。温度が高すぎると、メッキ表面の面粗さが大きくなりすぎるからである。
【００２１】
メッキは、メッキの際の電流密度が好ましくは０．０５Ａ／ｄｍｍ2以上、さらに好ましくは０．１Ａ／ｄｍｍ2以上の条件で行なわれる。電流密度を大きくすると、メッキ表面の面粗さが大きくなりやすいからである。メッキは、メッキの際の電流密度が好ましくは１．０Ａ／ｄｍｍ2以下、さらに好ましくは０．５Ａ／ｄｍｍ2以下、さらに好ましくは０．２Ａ／ｄｍｍ2以下の条件で行なわれる。電流密度が大きすぎると、メッキ表面の面粗さが大きくなりすぎるからである。なお、「ｄｍｍ2」とは、（０．１ｍｍ）2を意味する。
【００２２】
粗面化は、アッシングによって行ってもよい。アッシングは、Ｏ2、Ａｒ、Ｎ2等のガスを用いたプラズマアッシングによって行なうことができる。
【００２３】
粗面化は、エッチングによって行ってもよい。エッチングは、好ましくはヨウ素系のエッチャントを使用して行なわれる。ヨウ素系のエッチャントとは、例えば、ヨウ化アンモニウムとヨウ素を含むエッチャントである。
【００２４】
２−３．マスク層除去工程
次に、マスク層を除去する。マスク層がフォトレジストからなる場合、マスク層は、レジスト剥離液などを用いて除去することができ、マスク層がＳｉＯ2やＳｉＮなどの誘電体からなる場合、マスク層は、フッ酸、ＢＨＦ等の薬液を用いて除去することができる。
【００２５】
３．分割工程
この工程では、反射強度の差から粗面化領域と非粗面化領域を識別することによって分割位置を設定し、設定した分割位置で前記半導体レーザー基板を複数のレーザーチップに分割する。
粗面化領域と非粗面化領域とを識別することができれば、容易に分割位置を設定することができる。例えば、粗面化領域（又は非粗面化領域）が、レーザーチップ単位上に形成されている場合、隣接する２つの粗面化領域（又は非粗面化領域）の間に（好ましくは中央に）分割位置を設定することができる。
【００２６】
レーザーチップへの分割は、半導体レーザー基板をバーに分割（バー分割）して、さらにそのバーをレーザーチップに分割（チップ分割）することによって行うことができる。バー分割やチップ分割は、設定した分割位置に従って行うことができる。
【００２７】
４．その他
分割工程の前に、オーミックコンタクトを得るために、不活性ガス雰囲気中で熱処理を行なう工程を備えてもよい。熱処理は、４００〜５００℃で行なうことができる。
また、バー分割の後、露出した端面に誘電体膜等のコーティングを行なう工程を備えてもよい。
【００２８】
以下、本発明の実施例について説明する。
【実施例１】
【００２９】
本発明の実施例１を図１（ａ）、（ｂ）〜図７（ａ）、（ｂ）を用いて説明する。各図において、（ａ）は、平面図であり、（ｂ）は、（ａ）中のＩ−Ｉ断面図である。
【００３０】
１．半導体レーザー基板形成工程
まず、図１（ａ）、（ｂ）に示すように、ｎ−ＧａＡｓからなる基板１上に、ＭＯＣＶＤ法により、ｎ−ＡｌＧａＩｎＰからなる第１クラッド層３ａ、ＧａＩｎＰ／ＡｌＧａＩｎＰからなる多重量子井戸（ＭＱＷ）活性層３ｂ、ｐ−ＡｌＧａＩｎＰからなるクラッド層３ｃを順次積層して、ダブルへテロ構造３を形成した。次に、その上に、ｐ−ＧａＡｓからなるコンタクト層５を形成した。次に、フォトリソグラフィー及びエッチング技術を用いて、光導波路となるストライプ状リッジ７を形成した。次に、このストライプ状リッジ７の両側にｎ−ＧａＡｓからなる電流阻止層９を形成した。次に、基板１をその裏面から１００μｍ程度まで薄層化した。ここまでの工程で、図１（ａ）、（ｂ）に示す半導体レーザー基板が得られた。
【００３１】
２．メタル層形成工程
次に、基板１側にＡｕＧｅ／Ｎｉからなる第１オーミックメタル層（厚さ500〜1000Å）１１ａ、Ｔｉからなる第１バリアメタル層（厚さ2000〜4000Å）１３ａ及びＡｕからなる第１ボンディングメタル層（厚さ1000〜4000Å）１５ａを形成した。さらに、コンタクト層５側にＡｕＺｎからなる第２オーミックメタル層（厚さ1000〜3000Å）１１ｂ、Ｔｉからなる第２バリアメタル層（厚さ2000〜4000Å）１３ｂ及びＡｕからなる第２ボンディングメタル層（厚さ1000〜4000Å）１５ｂを形成し、図２（ａ）、（ｂ）に示す構造を得た。上記各メタル層は、スパッタ法によって形成した。
【００３２】
３．粗面化工程
この工程は、具体的には、マスク層形成、粗面化処理及びマスク層除去とからなる３つの工程で実施した。
【００３３】
３−１．マスク層形成工程
ボンディングメタル層１５ａ，１５ｂ表面の一部を覆うように、基板１側にフォトレジストからなる第１マスク層１７ａを形成し、コンタクト層５側にフォトレジストからなる第２マスク層１７ｂを形成し、図３（ａ），（ｂ）に示す構造を得た。
【００３４】
３−２．粗面化処理工程
次に、マスク層１７ａ，１７ｂをマスクとして用いて、マスク層１７ａ，１７ｂで覆われていない領域を粗面化し、図４（ａ）、（ｂ）に示す構造を得た。以下、粗面化を行なった領域を粗面化領域４ａ、粗面化を行なわなかった領域を非粗面化領域４ｂと呼ぶ。
粗面化は、ボンディングメタル層１５ａ，１５ｂをメッキして、表面がでこぼこな第１及び第２メッキ層１９ａ，１９ｂを形成することによって行なった。メッキ液には、ノンシアン系メッキ液を用いた。
【００３５】
メッキ条件と面粗さＲａとの関係を調べるために、第１及び第２メッキ層１９ａ，１９ｂは、種々の条件で形成した。メッキ条件と面粗さＲａとの関係を図８（ａ）〜（ｃ）に示す。
【００３６】
図８（ａ）は、メッキ液の温度を４５℃、５０℃、５５℃、６０℃と変化させ、メッキ層の厚さを１．５μｍで固定し、メッキの際の電流密度を０．１Ａ／ｄｍｍ2で固定した場合の結果を示す。図８（ａ）に示すように、メッキ液の温度上昇に伴って面粗さＲａが大きくなり、メッキ液の温度が５０℃以上の場合に、面粗さＲａが５０Å以上になることが分かる。
【００３７】
図８（ｂ）は、メッキの際の電流密度を０．０５，０．７５，０．１，０．２，０．３Ａ／ｄｍｍ2と変化させ、メッキ液の温度を６０℃に固定し、メッキ層の厚さを１．５μｍで固定した場合の結果を示す。図８（ｂ）に示すように、電流密度の上昇に伴って面粗さＲａが大きくなり、電流密度が０．０５Ａ／ｄｍｍ2以上の場合に、面粗さＲａが５０Å以上になることが分かる。
【００３８】
図８（ｃ）は、メッキ層の厚さを０．５，１．０，１．５，２．０，３．０μｍと変化させ、メッキ液の温度を５５℃に固定し、メッキの際の電流密度を０．１Ａ／ｄｍｍ2に固定した場合の結果を示す。図８（ｃ）に示すように、メッキ層が厚くなるに従って、面粗さＲａが大きくなり、メッキ層の厚さが１．０μｍ以上の場合に、面粗さＲａが５０Å以上になることが分かる。
【００３９】
以上の結果を総合的に考慮すると、メッキ液の温度を５０℃以上、電流密度を０．０５Ａ／ｄｍｍ2以上とし、かつメッキ層の厚さを１．０μｍ以上の場合に、面粗さＲａが概ね５０Å以上になることが分かる。
【００４０】
３−３．マスク層除去工程
次に、レジスト剥離液を用いて第１及び第２マスク層１７ａ，１７ｂを除去し、図５（ａ），（ｂ）に示す構造を得た。図５（ａ）に示すように、粗面化領域４ａにはメッキ層１９ａが形成されて表面が粗面化されており、非粗面化領域４ｂは、表面が粗面化されていない。このため、以下に示す分割工程において、粗面化領域４ａと非粗面化領域４ｂを識別することができ、正確なバー分割、チップ分割が可能になる。
【００４１】
４．熱処理工程
次に、４５０℃の窒素雰囲気下で熱処理を行なって、オーミックコンタクトを得た。
【００４２】
５．分割工程
次に、反射強度の差から粗面化領域４ａと非粗面化領域４ｂを識別することによって分割位置を設定し、設定した分割位置で半導体レーザー基板を複数のレーザーチップに分割した。
この工程は、より詳しくは、バー分割、端面コーティング、チップ分割工程により行なった。
粗面化領域４ａと非粗面化領域４ｂの識別は、画像認識装置を用いて行なった。画像認識は、ハロゲンランプを用いた垂直落射照明で照度50,000lxの光を照射し、第２ボンディングメタル層１５ｂ表面で反射した光を撮像素子（正反射した光が受光面に垂直に入射するように配置した。）で受光し、撮像素子の出力データを２値化することによって行った。粗面化領域４ａの面粗さＲａが５０Å以上の場合に、粗面化領域４ａでの反射強度が２値化の閾値以下になった。
【００４３】
５−１．バー分割工程
隣接する２つの粗面化領域４ａの中央にバー分割位置を設定し（図５（ａ）の点線Ａで示す。）、設定した分割位置で、バー分割を行い、図６（ａ）、（ｂ）に示す構造を得た。
【００４４】
５−２．端面コーティング工程
図６（ａ）、（ｂ）で露出した端面に、誘電体膜のコーティングを施した。
【００４５】
５−３．チップ分割工程
隣接する２つの粗面化領域４ａの中央にチップ分割位置を設定し（図６（ａ）の点線Ｂで示す。）、設定した分割位置で、チップ分割を行い、図７（ａ）、（ｂ）に示す構造を得て、半導体レーザー素子の製造を完了した。
【実施例２】
【００４６】
実施例２は、実施例１に類似しているが粗面化工程が異なるので、この工程を中心に説明する。
【００４７】
１．粗面化工程
この工程は、具体的には、マスク層形成、粗面化処理及びマスク層除去とからなる３つの工程で実施した。
【００４８】
１−１．マスク層形成工程
本実施例では、アッシングにより粗面化を行なうので、アッシングの際にマスク層が焼失しないように、フォトレジストの代わりに、ＳｉＯ2を用いて図３（ａ），（ｂ）のマスク層１７ａ、１７ｂを形成した。
【００４９】
１−２．粗面化処理工程
本実施例では、マスク層１７ａ，１７ｂをマスクとして用いて、マスク層１７ａ，１７ｂで覆われていない領域をアッシングにより粗面化し、図９（ａ）、（ｂ）に示す構造を得た。
【００５０】
アッシング時間と面粗さＲａとの関係を調べた。アッシングは、プラズマアッシングにより行い、その際のＲｆパワーは、５００Ｗとした。
【００５１】
図１０は、アッシング時間を１０、２０、２５、３０、３５、４０、６０分と変化させた場合の結果を示す。図１０に示すように、アッシング時間が長くなるに従って、面粗さＲａが大きくなり、アッシング時間が３０分以上の場合に、面粗さＲａが５０Å以上になることが分かる。
【００５２】
１−３．マスク層除去工程
次に、フッ酸を用いて第１及び第２マスク層１７ａ，１７ｂを除去した。この後の工程は、実施例１と同様である。
【実施例３】
【００５３】
実施例３は、実施例２に類似しているが粗面化工程が異なるので、この工程を中心に説明する。
【００５４】
１．粗面化工程
この工程は、具体的には、マスク層形成、粗面化処理及びマスク層除去とからなる３つの工程で実施した。
【００５５】
１−１．マスク層形成工程
本実施例では、エッチングにより粗面化を行なうので、エッチングの際にマスク層が焼失しないように、レジスト材を用いて図３（ａ），（ｂ）のマスク層１７ａ、１７ｂを形成した。
【００５６】
１−２．粗面化処理工程
本実施例では、マスク層１７ａ，１７ｂをマスクとして用いて、マスク層１７ａ，１７ｂで覆われていない領域をエッチングにより粗面化し、図９（ａ）、（ｂ）に示す構造を得た。
【００５７】
エッチング時間と面粗さＲａとの関係を調べた。エッチングは、ヨウ化アンモニウム：ヨウ素：エタノール：水を１：１０：３０：２０００の割合で混合した液温２５℃の液に浸漬することによって行なった。
【００５８】
図１１は、エッチング時間を５、１０、１５、３０、６０、１２０秒と変化させた場合の結果を示す。図１１に示すように、エッチング時間が１０秒以上の場合に面粗さＲａが５０Å以上になることが分かる。
【００５９】
１−３．マスク層除去工程
次に、レジスト剥離液を用いて第１及び第２マスク層１７ａ，１７ｂを除去した。この後の工程は、実施例１と同様である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図２】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図３】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図４】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図５】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図６】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図７】本発明の実施例１の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図８】（ａ）〜（ｃ）は、本発明の実施例１のメッキ条件と面粗さＲａとの関係を示すグラフである。
【図９】本発明の実施例２又は３の半導体レーザー素子の製造工程を示し、（ａ）は平面図であり、（ｂ）は、（ａ）のＩ−Ｉ断面図である。
【図１０】本発明の実施例２のアッシング時間と面粗さＲａとの関係を示すグラフである。
【図１１】本発明の実施例３のエッチング時間と面粗さＲａとの関係を示すグラフである。
【符号の説明】
【００６１】
１：基板  ３：ダブルへテロ構造  ４ａ：粗面化領域  ４ｂ：非粗面化領域  ５：コンタクト層  ７：ストライプ状リッジ  ９：電流阻止層  １１ａ：第１オーミックメタル層  １１ｂ：第２オーミックメタル層  １３ａ：第１バリアメタル層  １３ｂ：第２バリアメタル層  １５ａ：第１ボンディングメタル層  １５ｂ：第２ボンディングメタル層  １７ａ：第１マスク層  １７ｂ：第２マスク層  １９ａ：第１メッキ層  １９ｂ：第２メッキ層
【図１】
2007115911.tif 000004
【図２】
2007115911.tif 000005
【図３】
2007115911.tif 000006
【図４】
2007115911.tif 000007
【図５】
2007115911.tif 000008
【図６】
2007115911.tif 000009
【図７】
2007115911.tif 000010
【図８】
2007115911.tif 000011
【図９】
2007115911.tif 000012
【図１０】
2007115911.tif 000013
【図１１】
2007115911.tif 000014