(57)【要約】【課題】画面全体に対して一律に補正を行うようにすると、結晶化プロセスに起因するスジ状の輝度ばらつきを補正することはできない。【解決手段】基準電圧選択型Ｄ／Ａ変換回路を用いたアクティブマトリクス型有機ＥＬ表示装置において、表示パネル２０の画素行ごとの輝度レベルを、例えば標準輝度レベル、標準よりも明るいおよび暗いの３段階に評価して、その評価結果を画素行ごとにメモリ装置５５に記憶しておく。そして、通常の表示駆動時に、メモリ装置５５に記憶している輝度レベルの評価結果を基に、Ｄ／Ａ変換回路５２に供給する複数の基準電圧Ｖ０〜Ｖｎ−１として、基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１のいずれかを画素行ごとに選択するように、制御回路５３によって基準電圧切り替え回路５４を切り替え制御する。【選択図】図４
2007233109.tif 000002
【特許請求の範囲】
【請求項１】
発光画素が行列状に２次元配置されてなる画素アレイ部と、
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した１つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル／アナログ変換手段と、
前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する制御手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記制御手段は、
前記画素アレイ部の画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記複数の基準電圧として電圧値が異なる複数系統の基準電圧を発生する複数の基準電圧発生手段と、
前記記憶手段の記憶情報に基づいて前記複数系統の基準電圧のいずれかを選択して前記デジタル／アナログ変換手段に供給する基準電圧切り替え手段と有する
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御手段は、
前記画素アレイ部の画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記記憶手段の記憶情報に基づいて当該記憶情報に対応した電圧値の基準電圧を前記複数の基準電圧として前記デジタル／アナログ変換手段に供給する単一の基準電圧発生手段とを有する
ことを特徴とする請求項１記載の表示装置。
【請求項４】
発光画素が行列状に２次元配置されてなる画素アレイ部と、
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した１つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル／アナログ変換手段と、
前記画素アレイ部の各発光画素の発光強度を画素行ごとに検出する検出手段と、
前記検出手段の検出出力に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する制御手段と
を備えたことを特徴とする表示装置。
【請求項５】
前記制御手段は、
前記検出手段によって検出された画素行ごとの発光強度の情報を画素行ごとに記憶する記憶手段と、
前記記憶手段の記憶情報に基づいて当該記憶情報に対応した電圧値の基準電圧を前記複数の基準電圧として前記デジタル／アナログ変換手段に供給する基準電圧発生手段とを有する
ことを特徴とする請求項４記載の表示装置。
【請求項６】
前記発光画素の発光素子が有機ＥＬ素子であり、
前記検出手段は、画素行ごとに、前記発光画素に隣接して配置された有機ＥＬ素子である
ことを特徴とする請求項４記載の表示装置。
【請求項７】
発光画素が行列状に２次元配置されてなる画素アレイ部と、
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した１つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル／アナログ変換手段とを備えた表示装置の駆動方法であって、
前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する
ことを特徴とする表示装置の駆動方法。
【請求項８】
発光画素が行列状に２次元配置されてなる画素アレイ部と、
デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した１つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするデジタル／アナログ変換手段とを備えた表示装置の駆動方法であって、
前記画素アレイ部の各発光画素の発光強度を画素行ごとに検出し、
この検出した画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特にデジタル映像信号をアナログ映像信号に変換するＤ／Ａ（デジタル／アナログ）変換回路として基準電圧選択型Ｄ／Ａ変換回路を用いた表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイや有機ＥＬ(electro luminescence)ディスプレイ等のアクティブマトリクス型表示装置を駆動する回路では、低温ポリシリコンによる薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が一般的に用いられている。何故ならば、低温ポリシリコンによる薄膜トランジスタは、高い移動度が得られるなどその効果が大きいためである。
【０００３】
一方、基板上に表示画素が行列状に２次元配置されてなる表示パネルにおいては、レーザーアニール技術を用いた結晶化プロセスにおけるエネルギーのばらつきに起因して、スジ状に輝度が不均一になる現象が現れる。このスジ状に見える輝度ばらつき、即ち発光特性のばらつきは、そのまま表示特性の不均一さとなって表示品位を低下させる。したがって、発光特性のばらつきを補正する必要がある。
【０００４】
従来、画素ごとに複数個のトランジスタを組み込み、これらトランジスタによる作用によって発光特性のばらつきを補正する技術が種々報告されている（例えば、特許文献１，２，３参照）。しかし、画素ごとに複数個のトランジスタを組み込むようにすると、画素サイズが大きくなるために、多画素化による高精細化を妨げる要因になる。
【０００５】
これに対して、基準電圧選択型Ｄ／Ａ変換回路を用いたアクティブマトリクス型表示装置において、発光素子の発光調整に関する情報に基づいて、Ｄ／Ａ変換回路の基準電圧を調整し、Ｒ（赤）Ｇ（緑）Ｂ（青）の色ごとの駆動信号に分けられる前のＲＧＢ信号のレベルを変化させることにより、発光特性のばらつきを補正するようにした技術が知られている（例えば、特許文献４参照）。
【０００６】
さらに、Ｄ／Ａ変換用の基準電圧の生成に使用する原基準電圧を、原基準電圧設定データに応じて生成することにより、発光特性のばらつきを補正するようにした技術も知られている（例えば、特許文献５参照）。
【０００７】
【特許文献１】特開２００３−０２２０５０号公報
【特許文献２】特開２００３−２１６１００号公報
【特許文献３】特開２００５−１５７００９号公報
【特許文献４】特開２００４−１５１５０１号公報
【特許文献５】特開２００５−２８４０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献４，５に記載の従来技術はいずれも、画面全体に対して一律に、即ち全画素に対して一律に補正を行うようにしているために、レーザーアニール技術を用いた結晶化プロセスにおけるエネルギーのばらつきに起因して発生するスジ状に見える輝度ばらつきを補正することはできない。
【０００９】
そこで、本発明は、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつきの軽減を可能とした表示装置および表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、次のような構成を採っている。すなわち、発光画素が行列状に２次元配置されてなる画素アレイ部と、デジタル映像信号のビット数に対応した複数の基準電圧を生成し、当該複数の基準電圧の中から前記デジタル映像信号に対応した１つの基準電圧を選択して前記画素アレイ部の発光画素を駆動するアナログ映像信号とするＤ／Ａ変換手段とを備えた表示装置において、前記画素アレイ部の画素行ごとの発光強度に応じて前記複数の基準電圧の電圧値を画素行ごとに制御するようにする。
【００１１】
基準電圧選択型Ｄ／Ａ変換回路を用いてデジタル映像信号をアナログ映像信号に変換して発光画素を発光駆動する表示装置において、スジ状の輝度ばらつき、特に横スジ状の輝度ばらつきは、画素行ごとの発光強度のばらつきであるとも言える。したがって、基準電圧選択型Ｄ／Ａ変換回路における複数の基準電圧の電圧値を、画素行ごとの発光強度に応じて画素行ごとに制御する、具体的には発光強度のばらつきを補正する方向に制御することで、画素行単位のスジ状の輝度ばらつきを補正することができる。
【発明の効果】
【００１２】
本発明によれば、画素行単位のスジ状の輝度ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつきを軽減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
以下では、発光画素の電気光学素子として自発光素子である有機ＥＬ素子を用いるとともに、当該有機ＥＬ素子を駆動する能動素子として低温ポリシリコンシリコンを活性層とする薄膜トランジスタ（以下、「ＴＦＴ」と記述する）を用いたアクティブマトリクス型有機ＥＬディスプレイに適用した場合を例に挙げて説明するものとする。
【００１５】
ただし、本発明は、有機ＥＬディスプレイへの適用に限られるものではなく、液晶ディスプレイなど、低温ポリシリコンによるＴＦＴを用いてなる表示装置全般に適用可能である。
【００１６】
図１は、本適用例に係るアクティブマトリクス型有機ＥＬディスプレイの構成の概略を示すブロック図である。図１に示すように、本適用例に係る有機ＥＬディスプレイは、有機ＥＬ素子を含む発光画素１０が行列状に２次元配置されるとともに、行ごとに走査線１１が、列ごとにデータ線１２がそれぞれ配線されてなる表示パネル（画素アレイ部）２０と、走査線１１を介して発光画素１０の各々を行単位で走査選択する行走査回路３０と、データ線１２を介して発光画素１０の各々にアナログ映像信号を供給する駆動回路４０とを有する構成となっている。
【００１７】
行走査回路３０は、シフトレジスタやアドレスデコーダ等によって構成され、表示パネル（画素アレイ部）２０の各発光画素１０を行単位で選択するための信号を走査線１１に対して順次出力する。駆動回路４０は、Ｄ／Ａ変換回路を内蔵し、入力されるデジタル映像信号を当該Ｄ／Ａ変換回路でアナログ映像信号に変換し、行走査回路３０によって選択された行の発光画素１０の各々に対してデータ線１２を介して供給する。
【００１８】
行走査回路３０においては、Ｄ／Ａ変換回路として、デジタル映像信号のビット数に対応した複数の基準電圧を発生し、当該複数の基準電圧の中からデジタル映像信号に対応した１つの基準電圧を選択してアナログ映像信号とする、いわゆる基準電圧選択型のＤ／Ａ変換回路を用いることになる。
【００１９】
（発光画素の回路構成）
図２は、発光画素１０の回路構成の一例を示す回路図である。図２に示すように、発光画素１０は、アノードが例えばグランド（ＧＮＤ）に接続された有機ＥＬ素子２１と、ドレインが有機ＥＬ素子２１のカソードに、ソースが例えば負電源Ｖｓｓにそれぞれ接続されたＴＦＴ２２と、このＴＦＴ２２のゲートと負電源Ｖｓｓとの間に接続されたキャパシタ２３と、ゲートが走査線２７（図１の走査線１１に相当）に、ドレインがデータ線２８（図１のデータ線１２に相当）にそれぞれ接続されたＴＦＴ２４と、ドレインがＴＦＴ２４のソースに、ソースが負電源Ｖｓｓに、ゲートがＴＦＴ２２のゲートにそれぞれ接続されたＴＦＴ２５と、ドレインがＴＦＴ２５のドレインに、ゲートが制御線２９に、ソースがＴＦＴ２２のゲートにそれぞれ接続されたＴＦＴ２６とを有する構成となっている。
【００２０】
ここで、有機ＥＬ素子２１は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがある。したがって、図２では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、ＯＬＥＤには必ずしも整流性を持つことを要求するものではない。
【００２１】
上記構成の発光画素１０は、輝度情報が電流の形で書き込まれる電流書き込み型の画素回路構成となっている。すなわち、画素１０の各々には、走査線２７が選択された状態において、輝度情報がデータ線２８を通して電流として書き込まれる。この電流輝度情報はＴＦＴ２４によって画素回路内に取り込まれ、ＴＦＴ２５によって電圧輝度情報に変換されてキャパシタ２３に保持される。
【００２２】
ＴＦＴ２２は、キャパシタ２３に保持された電圧輝度情報を電流に変換し、この電流を駆動電流として有機ＥＬ素子２１に流すことによって当該有機ＥＬ素子２１を発光駆動する。これにより、有機ＥＬ素子２１は、書き込まれた電流輝度情報に応じた輝度で発光する。この書き込まれた輝度情報は、走査線２７が非選択となった後もキャパシタ２３に保持される。したがって、有機ＥＬ素子２１はその保持された電圧輝度情報に応じた輝度で発光状態を持続する。
【００２３】
この発光状態において、制御線２９を通して発光時間制御信号がＴＦＴ２６のゲートに与えられると、これに応答してＴＦＴ２６がオン状態となる。これにより、キャパシタ２３に保持されていた電圧輝度情報（電荷）がＴＦＴ２６を通して放電される。そして、ＴＦＴ２２のゲート-ソース間電位がしきい値を下回ると、ＴＦＴ２２がオフ状態となって有機ＥＬ素子２１への駆動電流の供給を停止する。その結果、発光状態にあった有機ＥＬ素子２１が非発光状態に移行する。すなわち、ＴＦＴ２６は、制御線２９を通して与えられる発光時間制御信号に応じてオン／オフすることによって、有機ＥＬ素子２１の発光時間をコントロールする。
【００２４】
なお、図２には、発光画素１０の回路構成の一例を示したに過ぎず、これに限られるものではない。すなわち、発光画素１０としては、他の回路構成の電流書き込み型画素回路であっても良く、また電流書き込み型に限らず、輝度情報が電圧の形で書き込まれる電圧書き込み型の回路構成を採ることも可能である。
【００２５】
（有機ＥＬ素子の構造）
図３は、有機ＥＬ素子１０の構造の一例を示す断面図である。図３に示すように、有機ＥＬ素子１０は、透明ガラス等からなる基板３１上に、透明導電膜からなる第１の電極（例えば、陽極）３２を形成し、その上にさらに正孔輸送層３３、発光層３４、電子輸送層３５および電子注入層３６を順次堆積させて有機層３７を形成した後、この有機層３７の上に金属からなる第２の電極（例えば、陰極）３８を形成した構成となっている。かかる構成の有機ＥＬ素子１０では、第１の電極３２と第２の電極３８との間に直流電圧Ｅを印加することにより、発光層３４において電子と正孔が再結合する際に発光するようになっている。
【００２６】
［第１実施形態］
図４は、本発明の第１実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図である。本実施形態では、基準電圧選択型Ｄ／Ａ変換回路を内蔵する駆動回路４０Ａの具体的な構成を特徴としている。したがって、図４には、駆動回路４０Ａの特にＤ／Ａ変換回路部分の構成を示している。
【００２７】
ここで、先ず、基準電圧選択型Ｄ／Ａ変換回路の基本構成について、図５を用いて説明する。図５に示すように、基準電圧選択型Ｄ／Ａ変換回路は、デジタル映像信号のビット数に対応したｎ個の基準電圧Ｖ０〜Ｖｎ−１を発生する基準電圧発生回路５１と、この基準電圧発生回路５１で生成されたｎ個の基準電圧Ｖ０〜Ｖｎ−１の中からデジタル映像信号のデータ値に対応した電圧値の基準電圧を選択してアナログ映像信号として出力するＤ／Ａ変換回路５２とから構成されている。
【００２８】
基準電圧発生回路５１は、例えば、第１の電源Ｖｄｄと第２の電源Ｖｓｓとの間に直列に接続されたｎ−１個の抵抗Ｒ１〜Ｒｎ−１からなる抵抗分圧型回路構成となっており、第１の電源Ｖｄｄの電圧を最大電圧Ｖ０、第２の電源電圧の電圧を最小電圧とし、抵抗Ｒ１〜Ｒｎ−１の各接続点に得られる分圧電圧Ｖ１〜Ｖｎ−２の計ｎ個の基準電圧Ｖ０〜Ｖｎ−１を発生する。
【００２９】
Ｄ／Ａ変換回路５２は、デジタル映像信号の各ビットに対応したスイッチ素子群がｎ個の基準電圧Ｖ０〜Ｖｎ−１ごとに直列に接続され、デジタル映像信号の各ビットの論理状態（データ値）に対応したスイッチ群の全てのスイッチがオン状態になることで、当該スイッチ群に対応した基準電圧を選択してデジタル映像信号のデータ値に対応した電圧値のアナログ映像信号として出力する。
【００３０】
上記基本構成の基準電圧選択型Ｄ／Ａ変換回路に対して、本実施形態に係る駆動回路４０Ａは、基準電圧発生回路５１として、表示パネル２０の想定される輝度ばらつきに対応して複数個、例えば３個（基準電圧発生回路５１Ａ，５１Ｂ，５１Ｃ）を有し、これら基準電圧発生回路５１Ａ，５１Ｂ，５１Ｃで発生される３系統の基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１を、制御回路５３による制御の下に基準電圧切り替え回路５４によって適宜切り替えてＤ／Ａ変換回路５２へ供給する構成となっている。
【００３１】
基準電圧発生回路５１Ａ，５１Ｂ，５１Ｃは、例えば図５に示す抵抗分圧型の回路構成となっている。そして、基準電圧発生回路５１Ａは、図６に示すように、階調レベルに対して非線形の特性（Ａ）を持つ基準電圧ＶＡ０〜ＶＡｎ−１を発生する。このときの電源電圧ＶｄｄをＶｄｄＡとする（電源電圧Ｖｓｓは例えばグランド）。この基準電圧発生回路５１Ａの基準電圧特性（Ａ）を、本Ｄ／Ａ変換回路の標準的な基準電圧特性とする。
【００３２】
基準電圧発生回路５１Ｂは、基準電圧発生回路５１Ａの標準的な基準電圧特性（Ａ）に対して全体的に電圧値が高い側にシフトした特性（Ｂ）を持つ基準電圧ＶＢ０〜ＶＢｎ−１を発生する。この特性（Ｂ）は、例えば、電源電圧Ｖｄｄとして電源電圧ＶｄｄＡにより高い電源電圧ＶｄｄＢを用いることで容易に実現できる。
【００３３】
基準電圧発生回路５１Ｃは、基準電圧発生回路５１Ａの標準的な基準電圧特性（Ａ）に対して特に中間の階調で電圧値が低い側にシフトした特性（Ｃ）を持つ基準電圧ＶＣ０〜ＶＣｎ−１を発生する。この特性（Ｃ）は、例えば、電源電圧Ｖｄｄとして電源電圧ＶｄｄＡにより低い電源電圧ＶｄｄＣを用いることで容易に実現できる。
【００３４】
基準電圧切り替え回路５４は、例えば、３入力１出力のスイッチ構成となっており、制御回路５３による切り替え制御により、３系統の基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１のうちのいずれか１系統を選択してＤ／Ａ変換回路５２に供給する。
【００３５】
制御回路４３は、マイクロコンピュータなどによって構成され、あらかじめメモリ装置５５に記憶されている表示パネル（画素アレイ部）２０の画素行ごとの発光強度、具体的には輝度レベルに応じて基準電圧切り替え回路５４を切り替え制御することにより、Ｄ／Ａ変換回路５２に供給するｎ個の基準電圧Ｖ０〜Ｖｎ−１の電圧値を画素行ごとに制御する。
【００３６】
メモリ装置５５には、表示パネル２０の製造工程での最終的な検査の前段階において、最も簡単には、検査者の目視により表示パネル２０の画素行（ライン）ごとの輝度レベルを本例の場合には３段階、具体的には標準輝度レベル、標準よりも明るいおよび暗いの３段階に評価して、その評価結果を画素行ごとに記憶しておくことになる。
【００３７】
なお、ここでは、目視によって画素行ごとの輝度レベルを評価するとしたが、それ以外に、ＣＣＤ(Charge Coupled Device)カメラなどの画像取込装置によって表示パネル２０の表示画像を取り込み、その取り込んだ画像を基に電気的に画素行ごとの輝度レベルを例えば３段階に評価してその評価結果を画素行ごとに記憶しておく手法を採ることも可能である。
【００３８】
次に、上記構成の第１実施形態に係るアクティブマトリクス型有機ＥＬディスプレイの動作について説明する。
【００３９】
ここでは、一例として、Ｒ（赤）Ｇ（緑）Ｂ（青）各８ビットのデジタル映像信号が駆動回路４０Ａに入力されるものとする。駆動回路４０Ａは、入力されるデジタル映像信号をアナログ映像信号に変換して表示パネル２０に供給する。
【００４０】
駆動回路４０Ａにおいて、制御回路５３は、図１の行走査回路３０の走査タイミングに同期して、メモリ装置５５に画素行ごとに記憶されている輝度レベルの評価結果を基に、基準電圧切り替え回路５４の切り替え制御を行う。
【００４１】
具体的には、メモリ装置５５に記憶されている輝度レベルの評価結果が標準輝度レベルの画像行について、制御回路５３は、基準電圧発生回路５１Ａで発生される基準電圧ＶＡ０〜ＶＡｎ−１を選択するように基準電圧切り替え回路５４の切り替え制御を行う。これにより、Ｄ／Ａ変換回路５２では、基準電圧ＶＡ０〜ＶＡｎ−１に基づくＤ／Ａ変換が行われる。その結果、このＤ／Ａ変換後のアナログ映像信号によって駆動される画素行の発光画素１０では標準輝度レベルでの発光表示が行われる。
【００４２】
一方、メモリ装置５５に記憶されている評価結果が全ての階調で標準輝度レベルよりも暗い画像行については、制御回路５３は、基準電圧発生回路５１Ｂで発生される基準電圧ＶＢ０〜ＶＢｎ−１を選択するように基準電圧切り替え回路５４の切り替え制御を行う。これにより、Ｄ／Ａ変換回路５２では、基準電圧ＶＢ０〜ＶＢｎ−１に基づくＤ／Ａ変換が行われる。その結果、このＤ／Ａ変換後のアナログ映像信号によって駆動される画素行の発光画素１０では、輝度レベルが明るい側に補正されてほぼ標準輝度レベルでの発光表示が行われる。
【００４３】
また、メモリ装置５５に記憶されている評価結果が中間の階調のみ標準輝度レベルよりも明るい画像行については、制御回路５３は、基準電圧発生回路５１Ｃで発生される基準電圧ＶＣ０〜ＶＣｎ−１を選択するように基準電圧切り替え回路５４の切り替え制御を行う。これにより、Ｄ／Ａ変換回路５２では、基準電圧ＶＣ０〜ＶＣｎ−１に基づくＤ／Ａ変換が行われる。その結果、このＤ／Ａ変換後のアナログ映像信号によって駆動される画素行の発光画素１０では、輝度レベルが暗い側に補正されてほぼ標準輝度レベルでの発光表示が行われる。
【００４４】
上述したように、デジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路として基準電圧選択型Ｄ／Ａ変換回路を用いた表示装置、例えばアクティブマトリクス型有機ＥＬ表示装置において、複数の基準電圧Ｖ０〜Ｖｎ−１の電圧値を、画素行ごとの発光強度に応じて画素行ごとに制御する、具体的には発光強度のばらつきを補正する方向に制御することにより、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつき（輝度ばらつき）を補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつき（表示ばらつき）を軽減できる。
【００４５】
特に、複数の基準電圧Ｖ０〜Ｖｎ−１の電圧値を切り替えて輝度ばらつきの補正を行うことにより、黒から白までの全ての階調表現において特性ばらつきに応じた最適な補正を実現でき、また中間調（グレー部分）のみの補正も実現できる。しかも、特性ばらつきの程度に応じて複数の基準電圧Ｖ０〜Ｖｎ−１の電圧値を切り替えるために補正範囲を広く設定できる。
【００４６】
ここで、ホワイトバランスを調整する目的で、ＲＧＢの発光画素それぞれに応じた基準電圧を必要とする場合においては、メモリ装置５５にそれぞれの基準電圧に応じた補正データを格納しておき、その補正データに応じて制御回路５３が基準電圧の補正を行うようにすることで対応できる。
【００４７】
なお、本実施形態では、基準電圧発生回路５１として３個の基準電圧発生回路５１Ａ，５１Ｂ，５１Ｃを用い、それらの電源電圧ＶｄｄＡ，ＶｄｄＢ，ＶｄｄＣの電圧値を異ならせる（ＶｄｄＢ＞ＶｄｄＡ＞ＶｄｄＣ）ことにより、３系統の基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１を発生するとしたが、単一の基準電圧発生回路５１を共用してその電源電圧Ｖｄｄの電圧値をＶｄｄＡ，ＶｄｄＢ，ＶｄｄＣの３通りに切り替えることにより、３系統の基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１を発生する構成を採ることも可能である。
【００４８】
また、本実施形態では、理解を容易にするために、３系統の基準電圧ＶＡ０〜ＶＡｎ−１，ＶＢ０〜ＶＢｎ−１，ＶＣ０〜ＶＣｎ−１のいずれかを選択して複数の基準電圧Ｖ０〜Ｖｎ−１の電圧値とするとしたが、基準電圧の系統数が多い方がスジ状に見える輝度ばらつきをより確実に軽減できることは明らかである。
【００４９】
［第２実施形態］
図７は、本発明の第２実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図であり、図中、図４と同等部分については同一符号を付して示している。本実施形態でも、基準電圧選択型Ｄ／Ａ変換回路を内蔵する駆動回路４０Ｂの具体的な構成を特徴としている。したがって、図７には、駆動回路４０Ｂの特にＤ／Ａ変換回路部分の構成を示している。
【００５０】
第１実施形態に係る駆動回路４０Ａでは、基準電圧発生回路５１として例えば３個の基準電圧発生回路５１Ａ，５１Ｂ，５１Ｃを用いた構成を採っているのに対して、本実施形態に係る駆動回路４０Ｂは、基準電圧発生回路５１として単一の基準電圧発生回路５１Ｄを用い、当該基準電圧発生回路５１Ｄに加えて、Ｄ／Ａ変換回路５２、制御回路５３およびメモリ装置５５を有する構成を採っている。
【００５１】
基準電圧発生回路５１Ｄは、例えば、基準電圧発生回路５１と同様の抵抗分圧型を採りつつ、外部から与えられるデータに応じた基準電圧を選択して出力する回路構成となっている。この基準電圧発生回路５１Ｄには、画素行ごとの分解能のスピード、即ち図１の行走査回路３０の走査スピードで複数の基準電圧Ｖ０〜Ｖｎ−１の電圧値を選択して出力できる動作スピードが要求されることになる。
【００５２】
メモリ装置５５には、表示パネル２０の製造工程での最終的な検査の前段階において、最も簡単には、検査者の目視により表示パネル２０の画素行（ライン）ごとの輝度レベルを評価し、その輝度レベルに対応した基準電圧を示すデータを画素行ごとに記憶しておくことになる。
【００５３】
なお、ここでは、目視によって画素行ごとの輝度レベルを評価するとしたが、それ以外に、ＣＣＤカメラなどの画像取込装置によって表示パネル２０の表示画像を取り込み、その取り込んだ画像を基に電気的に画素行ごとの輝度レベルを検出し、その輝度レベルに対応した基準電圧を示すデータを画素行ごとに記憶しておく手法を採ることも可能である。
【００５４】
制御回路５３は、マイクロコンピュータなどによって構成され、例えばバスコントロールにより基準電圧発生回路５１Ｄでの基準電圧の発生を行走査回路３０の走査スピードで制御する。具体的には、制御回路５３は、図１の行走査回路３０の走査タイミングに同期して、メモリ装置５５に画素行ごとに記憶されている基準電圧を示すデータを読み出し、この読み出したデータを基準電圧発生回路５１Ｄに与える。
【００５５】
基準電圧発生回路５１Ｄは、制御回路５３から基準電圧を示すデータが与えられると、当該データをデコードして対応する基準電圧Ｖ０〜Ｖｎ−１の電圧値を行走査回路３０の走査スピードで選択してＤ／Ａ変換回路５２に対して出力する。
【００５６】
上述したように、基準電圧発生回路５１として単一の基準電圧発生回路５１Ｄを用いた構成を採ることにより、第１実施形態の場合と同様に、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える輝度ばらつき（表示ばらつき）を軽減できることに加えて、基準電圧発生回路５１として複数個の基準電圧発生回路を用いる場合に比べて回路規模の小型化を実現できるために特に小型商品に対応しやすいという利点がある。
【００５７】
本実施形態の場合にも、ホワイトバランスを調整する目的で、ＲＧＢの発光画素それぞれに応じた基準電圧を必要とする場合においては、メモリ装置５５にそれぞれの基準電圧に応じた補正データを格納しておき、その補正データに応じて制御回路５３が基準電圧の補正を行うようにすることで対応できる。
【００５８】
［第３実施形態］
図８は、本発明の第３実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図であり、図中、図７と同等部分については同一符号を付して示している。本実施形態でも、基準電圧選択型Ｄ／Ａ変換回路を内蔵する駆動回路４０Ｃの具体的な構成を特徴としている。したがって、図８には、駆動回路４０Ｃの特にＤ／Ａ変換回路部分の構成を示している。
【００５９】
第１，第２実施形態に係るアクティブマトリクス型有機ＥＬディスプレイでは、表示パネル２０の製造工程での最終的な検査の前段階において、表示パネル２０の画素行ごとの発光強度を評価し、その評価の結果をメモリ装置５５にあらかじめ記憶しておき、実際の表示駆動時に、当該メモリ装置５５の記憶情報を基に画素行ごとの発光強度に応じて基準電圧Ｖ０〜Ｖｎ−１の電圧値を画素行ごとに制御する構成を採っていた。
【００６０】
これに対して、本実施形態に係るアクティブマトリクス型有機ＥＬディスプレイは、表示パネル２０の画素行ごとの発光強度を検出するための検出手段を備え、当該検出手段の検出出力に基づいて画素行ごとの発光強度に応じて基準電圧Ｖ０〜Ｖｎ−１の電圧値を画素行ごとに制御する、即ち表示ばらつき（発光ばらつき）の補正制御を行う構成を採っている。
【００６１】
具体的には、本実施形態では、表示パネル２０の画素行ごとの発光強度を検出する検出手段として、例えば、表示パネル２０の両サイド（左右端）に、各画素行の左右両端の発光画素に隣接して配置された受光素子６１Ａ，６１Ｂを用いる。このとき、各画素行の左右両端の発光画素については、実際に表示に寄与しない発光画素（有効画素エリア外の発光画素）とする。そして、表示装置の電源投入時などに設定される補正モードにおいて、各画素行の左右両端の発光画素を、同じ画素行の他の発光画素と同期させて発光させるようにする。
【００６２】
各画素行の左右両端の発光画素が発光することで、受光素子６１Ａ，６１Ｂは、これら発光画素が発する光を検出し、各画素行ごとの発光強度を検出できる。特に、各画素行の左右両端の発光画素については、同じ色の光（例えば、白色光）を発光させることで、受光素子６１Ａ，６１Ｂにより、各画素行ごとの輝度レベルのばらつきを検出できることになる。なお、各画素行の左右両端の発光画素については、これら発光画素からの検出用の発光が画面から表に漏れないようにするためにマスクするなどの方法をとっておくことが望ましい。受光素子６１Ａ，６１Ｂの各受光出力は、駆動回路４０Ｃに供給される。
【００６３】
図８において、駆動回路４０Ｃは、基準電圧発生回路５１Ｄ、Ｄ／Ａ変換回路５２、制御回路５３およびメモリ装置５５に加えて、Ａ／Ｄ変換回路５６およびパラレル−シリアル変換回路５７を有する構成となっている。
【００６４】
Ａ／Ｄ変換回路５６は、各画素行の左右両端の発光画素による検出用の発光強度に応じた受光素子６１Ａ，６１Ｂの受光出力をＡ／Ｄ変換して発光強度データとして出力する。パラレル−シリアル変換回路５７は、Ａ／Ｄ変換回路５６から出力される発光強度データが、ライン数（行数）×２個（左右）と多数のデータであるために、発光強度データをパラレル−シリアル変換して制御回路５３に送る。
【００６５】
制御回路５３は、マイクロコンピュータなどによって構成され、パラレル−シリアル変換回路５７から与えられる発光強度データを基に、画面全体の偏差に対するライン（画素行）ごとの輝度レベルを演算することにより、どのラインがどの程度の輝度レベルの補正が必要かを算出し、基準電圧を示すデータを画素行ごとにメモリ装置５５に記憶する。さらに、制御回路５３は、通常の表示駆動時に、図１の行走査回路３０の走査タイミングに同期して、メモリ装置５５に画素行ごとに記憶されている基準電圧を示すデータを読み出し、この読み出したデータを基準電圧発生回路５１Ｄに与える。
【００６６】
基準電圧発生回路５１Ｄは、制御回路５３から基準電圧を示すデータが与えられると、当該データをデコードして対応する基準電圧Ｖ０〜Ｖｎ−１の電圧値を行走査回路３０の走査スピードで選択してＤ／Ａ変換回路５２に対して出力する。
【００６７】
次に、上記構成のアクティブマトリクス型有機ＥＬ装置において、表示ばらつき（輝度ばらつき）を補正する際の駆動制御について説明する。
【００６８】
電源投入時などに設定される補正モードにおいて、各画素行の左右両端の発光画素については、同じ画素行の他の発光画素と同期させて例えば白色光で発光させる駆動を行う。各画素行の左右両端の発光画素が発光することにより、その発光強度を隣接する受光素子６１Ａ，６１Ｂが検出し、その検出出力をＡ／Ｄ変換回路５６でＡ／Ｄ変換し、パラレル−シリアル変換回路５７でパラレルデータからシリアルデータに変換して発光強度データとして制御回路５３に供給する。
【００６９】
制御回路５３は、発光強度データを基に画面全体の偏差に対するライン（画素行）ごとの輝度レベルを算出し、輝度レベルの補正量を見込んだ基準電圧を示すデータとして画素行ごとにメモリ装置５５に記憶する。
【００７０】
一方、通常の表示駆動時には、制御回路５３は、図１の行走査回路３０の走査タイミングに同期して、駆動する画素行に対応する基準電圧を示すデータをメモリ装置５５から読み出して基準電圧発生回路５１Ｄに供給する。すると、基準電圧発生回路５１Ｄは、制御回路５３から与えられる基準電圧を示すデータをデコードして対応する基準電圧Ｖ０〜Ｖｎ−１の電圧値を選択してＤ／Ａ変換回路５２に対して出力する。
【００７１】
なお、受光素子６１Ａ，６１Ｂの検出対象となる発光画素については、必ずしも、実際に表示に寄与しない発光画素（有効画素エリア外の発光画素）である必要はなく、有効画素エリア内の各画素行の左右両端の発光画素とすることも可能である。この場合には、当該左右両端の発光画素を全ラインについて同じ色で発光させる必要があることから、リアルタイムでの補正制御は不可能であり、表示装置の電源投入時などに補正モードを設定しておき、当該補正モードにおいて、受光素子６１Ａ，６１Ｂの検出結果を基に、輝度レベルの補正量を見込んだ基準電圧を示すデータを求めてメモリ装置５５に記憶しておき、実際の表示駆動時に、当該メモリ装置５５に記憶しておいたデータを基に、対応する基準電圧Ｖ０〜Ｖｎ−１の電圧値を選択することになる。
【００７２】
また、受光素子６１Ａ，６１Ｂについても、各画素行の左右両端の発光画素に隣接させて設ける必要はなく、各画素行の発光強度を十分に検出できるのであれば、各画素行の左右両端の発光画素の一方側にのみ受光素子６１Ａ，６１Ｂを隣接させて配置する構成を採ることも可能である。
【００７３】
上述したように、表示パネル２０の画素行ごとの発光強度を検出するための検出手段を備え、当該検出手段の検出出力に基づいて画素行ごとの発光強度に応じて基準電圧Ｖ０〜Ｖｎ−１の電圧値を画素行ごとに制御する、即ち表示ばらつき（発光ばらつき）の補正制御を行うことにより、画素行単位のスジ状の輝度ばらつき、特に横スジ状の特性ばらつきを補正することができるために、結晶化プロセスにおける特性ばらつきに起因してスジ状に見える表示ばらつきに加えて、経時的な特性変化に起因する表示ばらつきにも対応できることになる。
【００７４】
ここで、表示パネル２０の画素行ごとの発光強度を検出するための検出手段である受光素子６１Ａ，６１Ｂについて説明する。
【００７５】
受光素子６１Ａ，６１Ｂとしては、フォトトランジスタなど周知の素子を用いることが可能であるが、本実施形態では、有機ＥＬ素子を用いるものとする。有機ＥＬ表示装置の場合、受光素子６１Ａ，６１Ｂとして、有機ＥＬ素子を用いることで、発光画素１０の有機ＥＬ素子と受光素子６１Ａ，６１Ｂとを同一プロセスで同時に形成できる利点がある。また、有機ＥＬ素子は応答速度が他の受光素子に比べて速いことが知られており、この応答速度の速い有機ＥＬ素子を受光素子６１Ａ，６１Ｂとして用いることにより、画素行ごとの発光輝度を迅速に検出して、表示ばらつきの補正制御に反映させることができる。
【００７６】
図９に、受光素子６１Ａ，６１Ｂとして有機ＥＬ素子を用いた場合の回路構成の一例を示す。ここでは、画素行の右端の発光画素１０に隣接して配置された受光画素６０の場合を示している。
【００７７】
図９では、発光画素１０についてはその回路構成を簡略化して示しており、図中、図２と同等部分については同一符号を付して示している。また、図２では、正側電源をグランド、負側電源をＶｓｓとして示しているのに対して、図９では、正側電源をＶｄｄ、負側電源をＶｃａｔｈｏｄｅとして示しているが、基本的な動作に違いはない。
【００７８】
図９に示すように、受光素子６１Ｂは、発光画素１０の有機ＥＬ素子２１に隣接して配置されている。この受光素子６１Ｂは、受光レベル検出抵抗６２と共に正側電源Ｖｄｄと負側電源Ｖｃａｔｈｏｄｅとの間に直列に接続されている。また、受光素子６１Ｂおよび受光レベル検出抵抗６２の共通接続ノードＮと検出線６４との間に、受光ライン選択トランジスタ６３が接続されている。この受光ライン選択トランジスタ６３は、ゲートが走査線２７（図２の走査線２７）に接続され、同一画素行（ライン）の発光画素１０の発光タイミングと同じタイミングで選択駆動されることで、受光素子（有機ＥＬ素子）６１Ｂの検出信号（輝度レベル信号）を、検出線６４を通してＡ／Ｄ変換回路５６（図８参照）に出力する。
【００７９】
なお、本実施形態では、発光画素１０の有機ＥＬ素子２１とは別に、受光素子６１Ａ，６１Ｂとして有機ＥＬ素子を配置するとしたが、発光画素１０の有機ＥＬ素子２１そのものを、表示パネル２０の画素行ごとの発光強度を検出するための検出手段（受光素子）として用いることも可能である。具体的には、発光駆動されていない画像行の有機ＥＬ素子を、発光駆動されている隣りの画像行の発光強度の検出に用いるようにする。
【００８０】
この場合、単一の有機ＥＬ素子２１を共通として、この有機ＥＬ素子２１に対して、基本的に、図９に示す受光画素６０の回路構成を、図２に示す発光画素１０の回路構成に組み込んだ画素回路とする。そして、走査線２７については、発光用と受光用の２本用意するとともに、図１に示す行走査回路３０についても発光用と受光用の２系統用意し、電源投入時などに設定される補正モードにおいて、全画面を一律例えば白色発光させる際に、２系統の行走査回路を１ライン分だけタイミングをずらして走査駆動するようにすることにより、発光画素１０の有機ＥＬ素子２１を、画素行ごとの発光強度を検出する受光素子として兼用することができる。
【００８１】
なお、上記各実施形態では、画素アレイ部の各発光画素１０を駆動する周辺駆動回路、即ち行走査回路３０および駆動回路４０を表示パネル２０の外部に配置した構成を採る表示装置に適用した場合を例に挙げて説明したが、行走査回路３０および駆動回路４０の両方もしくは一方を画素アレイ部と同じ基板、即ち表示パネル２０上に配置した構成を採るいわゆる駆動回路一体型の表示装置に対しても同様に適用可能である。
【図面の簡単な説明】
【００８２】
【図１】本適用例に係るアクティブマトリクス型有機ＥＬディスプレイの構成の概略を示すブロック図である。
【図２】発光画素の回路構成の一例を示す回路図である。
【図３】有機ＥＬ素子の構造の一例を示す断面図である。
【図４】本発明の第１実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図である。
【図５】基準電圧選択型Ｄ／Ａ変換回路の基本構成図である。
【図６】３系統の基準電圧特性（Ａ），（Ｂ），（Ｃ）を示す図である。
【図７】本発明の第２実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図である。
【図８】本発明の第３実施形態に係るアクティブマトリクス型有機ＥＬディスプレイのシステム構成例を示すブロック図である。
【図９】受光素子として有機ＥＬ素子を用いた場合の回路構成の一例を示す回路図である。
【符号の説明】
【００８３】
１０…発光画素、１１…走査線、１２…データ線、２０…表示パネル、２１…有機ＥＬ素子、２２，２４〜２６…ＴＦＴ（薄膜トランジスタ）、２３…キャパシタ、３０…行走査回路、３１…基板、３２…第１の電極、３３…正孔輸送層、３４…発光層、３５…電子輸送層、３６…電子注入層、３７…有機層、３８…第２の電極、４０，４０Ａ，４０Ｂ，４０Ｃ…駆動回路、５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ…基準電圧発生回路、Ｄ／Ａ変換回路、５３…制御回路、５４…基準電圧切り替え回路、５５…メモリ装置、５６…Ａ／Ｄ変換回路、５７…パラレル−シリアル変換回路、６０…受光画素、６１Ａ，６１Ｂ…受光素子、６２…受光レベル検出抵抗、６３…受光ライン選択トランジスタ
【図１】
2007233109.tif 000003
【図２】
2007233109.tif 000004
【図３】
2007233109.tif 000005
【図４】
2007233109.tif 000006
【図５】
2007233109.tif 000007
【図６】
2007233109.tif 000008
【図７】
2007233109.tif 000009
【図８】
2007233109.tif 000010
【図９】
2007233109.tif 000011