(57)【要約】      （修正有）【課題】  欠陥のないゲルマニウムＥＬＯ層を形成すること。【解決手段】  ゲルマニウム光検出装置の製造方法は、シリコン基板を準備する工程と、シリコン酸化膜を形成し平坦化する工程と、前記シリコン酸化膜にコンタクトホールを形成する工程と、前記シリコン酸化膜の上および前記コンタクトホール内に、第１エピタキシャルゲルマニウム層を形成する工程と、前記第１エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を形成する工程と、前記真性ゲルマニウム層および露出している前記シリコン酸化膜の上に第２エピタキシャルゲルマニウム層を形成する工程と、ポリシリコン、ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３‐ＳｎＯ２の群から選択される少なくとも１種からなる保護層を形成する工程と、個々の検出部を画定するために前記保護層を除去する工程とを含むことを特徴とする。【選択図】図２
2007123852.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板を準備する工程と、
シリコン酸化膜を形成し平坦化する工程と、
前記シリコン酸化膜にコンタクトホールを形成する工程と、
前記シリコン酸化膜の上および前記コンタクトホール内に、第１エピタキシャルゲルマニウム層を形成する工程と、
前記第１エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜の上に真性ゲルマニウム層を形成する工程と、
前記真性ゲルマニウム層および露出している前記シリコン酸化膜の上に第２エピタキシャルゲルマニウム層を形成する工程と、
ポリシリコン、ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３‐ＳｎＯ２の群から選択される少なくとも１種からなる保護層を形成する工程と、
個々の検出部を形成するために前記保護層を除去する工程とを含むことを特徴とする、ゲルマニウム光検出装置の製造方法。
【請求項２】
シリコン基板を準備した後にＣＭＯＳプロセスを行うことを含み、該ＣＭＯＳプロセスは、
フォトダイオードの下部電極となるＮ型層を形成するために前記シリコン基板にイオン注入すること、および前記シリコン酸化膜に該Ｎ型層と接続するための他のコンタクトホールを形成することを含むことを特徴とする請求項１に記載のゲルマニウム光検出装置の製造方法。
【請求項３】
前記シリコン酸化膜の上および前記コンタクトホール内に前記第１エピタキシャルゲルマニウム層を成長させる工程において、該コンタクトホールの直径をＤとし、該第１エピタキシャルゲルマニウム層の膜厚をｈとしたとき、ｈ／Ｄ比は、０．５〜５であることを特徴とする請求項１または２に記載のゲルマニウム光検出装置の製造方法。
【請求項４】
前記第１エピタキシャルゲルマニウム層は、Ｎ型ゲルマニウム層であり、前記第２エピタキシャルゲルマニウム層は、Ｐ型ゲルマニウム層であることを特徴とする請求項１〜３の何れか１項に記載のゲルマニウム光検出装置の製造方法。
【請求項５】
前記第１エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程において、
１００ｎｍ〜２０００ｎｍの膜厚の真性ゲルマニウム層を成長させ、隣接するコンタクトホール間の距離が該真性ゲルマニウム層の膜厚の２倍以上であることを特徴とする請求項１〜４の何れか１項に記載のゲルマニウム光検出装置の製造方法。
【請求項６】
前記エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程の後に、さらに、
シリコン窒化膜を堆積する工程と、
前記シリコン窒化膜の上に、シリコン酸化膜を堆積する工程と、
研磨により前記シリコン酸化膜を除去する工程と、
前記シリコン窒化膜の表面が露出したときに研磨を停止する工程と、
前記シリコン窒化膜を除去する工程とを含むことを特徴とする請求項１〜５の何れか１項に記載のゲルマニウム光検出装置の製造方法。
【請求項７】
シリコン基板を準備する工程と、
前記シリコン基板にイオン注入をすることで、フォトダイオードの下部電極となるＮ型層を形成する工程と、
シリコン酸化膜を堆積し平坦化をする工程と、
前記シリコン酸化膜に下層の前記Ｎ型層と接続するためのコンタクトホールを形成する工程と、
前記シリコン酸化膜の上および前記コンタクトホール内にエピタキシャルＮ型ゲルマニウム層を成長させる工程と、
前記エピタキシャルＮ型ゲルマニウム層の上および露出している前記シリコン酸化膜の上に真性ゲルマニウム層を成長させる工程と、
前記真性ゲルマニウム層の上および露出している前記シリコン酸化膜の上に、Ｐ型ゲルマニウム層を成長させる工程と、
ポリシリコン、ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３‐ＳｎＯ２の群から選択される少なくとも１種からなる保護層を堆積する工程と、
個々の検出部を形成するために保護層を除去する工程と、を含むことを特徴とする、ゲルマニウム光検出装置の製造方法。
【請求項８】
前記シリコン酸化膜の上およびコンタクトホール内にエピタキシャルＮ型ゲルマニウム層を成長させる工程において、前記コンタクトホールの直径をＤとし、前記エピタキシャルＮ型ゲルマニウム層の膜厚をｈとしたとき、ｈ／Ｄ比は、０．５〜５であることを特徴とする請求項７に記載のゲルマニウム光検出装置の製造方法。
【請求項９】
前記エピタキシャルＮ型ゲルマニウム層と露出しているシリコン酸化膜との上に真性ゲルマニウム層を成長させる工程において、
１００ｎｍ〜２０００ｎｍの膜厚の真性ゲルマニウム層を成長させ、隣接するコンタクトホール間の距離が真性ゲルマニウム層の膜厚の２倍以上であることを特徴とする請求項７または８に記載のゲルマニウム光検出装置の製造方法。
【請求項１０】
前記エピタキシャルＮ型ゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程の後に、さらに、
シリコン窒化膜を堆積する工程と、
前記シリコン窒化膜の上に、シリコン酸化膜を堆積する工程と、
研磨により前記シリコン酸化膜を除去する工程と、
前記シリコン窒化膜の表面が露出したときに研磨を停止する工程と、
前記シリコン窒化膜を除去する工程とを含むことを特徴とする請求項７〜９の何れか１項に記載のゲルマニウム光検出装置の製造方法。
【請求項１１】
シリコン基板を準備する工程と、
シリコン酸化膜を堆積し、平坦化をする工程と、
下層のシリコン基板と接続するためのコンタクトホールをシリコン酸化膜に形成する工程と、
シリコン酸化膜の上およびコンタクトホール内にエピタキシャルＮ型ゲルマニウム層を前記コンタクトホールの直径をＤとし、該エピタキシャルＮ型ゲルマニウム層の膜厚をｈとしたとき、ｈ／Ｄ比は、０．５〜５の条件下で形成する工程と、
前記エピタキシャルＮ型ゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程と、
前記真性ゲルマニウム層の上および露出している前記シリコン酸化膜の上に、Ｐ型ゲルマニウム層を成長させる工程と、
ポリシリコン、ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３‐ＳｎＯ２の群から選択される少なくとも１種からなる保護層を堆積する工程と、
個々の検出部を形成するために、保護層を除去する工程とを含むことを特徴とする、ゲルマニウム光検出装置の製造方法。
【請求項１２】
シリコン基板を準備した後に、ＣＭＯＳプロセスが行われ、
前記ＣＭＯＳプロセスは、フォトダイオードの下部電極となるＮ型層を形成するために、イオン注入することを含み、
前記シリコン酸化膜に下層の前記シリコン基板と接続するためのコンタクトホールを形成する工程は、Ｎ型層と接続するための他のコンタクトホールを形成することを含むことを特徴とする請求項１１に記載のゲルマニウム光検出装置の製造方法。
【請求項１３】
前記エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程は、
１００ｎｍ〜２０００ｎｍの膜厚の真性ゲルマニウム層を成長させ、隣接するコンタクトホール間の距離が真性ゲルマニウム層の膜厚の２倍以上であることを特徴とする請求項１１または１２に記載のゲルマニウム光検出装置の製造方法。
【請求項１４】
前記エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜との上に真性ゲルマニウム層を成長させる工程の後に、さらに、
シリコン窒化膜を堆積する工程と、
前記シリコン窒化膜の上に、シリコン酸化膜を堆積する工程と、
研磨により前記シリコン酸化膜を除去する工程と、
前記シリコン窒化膜の表面が露出したときに研磨を停止する工程と、
前記シリコン窒化膜を除去する工程とを含むことを特徴とする請求項１１〜１３の何れか１項に記載のゲルマニウム光検出装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線センサーに関し、特に、シリコン基板の上にゲルマニウム光検出装置を製造する方法に関する。
【背景技術】
【０００２】
シリコン基板に直接ゲルマニウム層を形成する場合、ゲルマニウムとシリコンの格子不整合により、高密度の転位がゲルマニウムとシリコンとの界面で起きることがある。これらの転位は、そのように形成されたゲルマニウム含有素子の電気特性に影響を与える。ゲルマニウムとシリコンとの界面での転位を抑制するため、ＥＬＯ（Ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ）技術が開発されている。
【０００３】
Ｌｉらは、（１００）シリコン基板上に設けられたシリコン酸化膜のナノレベルの型にＭＢＥ（ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）法により選択的にゲルマニウム層を形成することを非特許文献１において示している。島状のゲルマニウム層は型（孔）内で成長した後、型の上部ではＥＬＯ層が結合している。断面のＴＥＭ写真によると、ゲルマニウムシードおよびＥＬＯ層には転位が生じていないことがわかる。積層による欠陥はシリコンとゲルマニウムとの境界から７０ｎｍ以内で終了する一方、それぞれのゲルマニウムシード（１１１）面に従った双晶面欠陥（twin-plane defects）がＥＬＯ層中に観測されている。
【０００４】
Ｌａｎｇｄｏらは、ＳｉＯ２／Ｓｉ基板の上に設けられた１００ｎｍの孔にＣＶＤ法を用いてゲルマニウム層を選択的に形成することを開示している。このゲルマニウム層は、平坦なシリコン基板の上に形成された格子不整合なゲルマニウム層と比して高品質な表面を有する。ゲルマニウムとシリコンとの界面で生じる転位は、エピタキシャルネッキング作用により、酸化物サイドウォールの位置で阻止されている。ゲルマニウム層の表面の欠損は、隣接するホールからそれぞれＥＬＯ法により成長した層の先端が併合することによってのみ生じている。
【０００５】
図１に示すシリコン基板１２上のＳｉＯ２層１４に従来の方法により形成されたゲルマニウム薄膜１０の断面をみると、ゲルマニウム層の表面に貫通転位（threading dislocations）がないエピタキシャルネッキング１６が示されている。しかしながら、隣接するホールからそれぞれＥＬＯ法により成長する層の成長方向の先端が併合することでなす双晶面欠陥１８が生じてしまう。層を他の方法、例えばＣＶＤ法、ＭＢＥ法により形成した場合、欠損のない層を形成することはできるが、隣接するホールからそれぞれＥＬＯ法により成長する層の成長方向の先端が併合することでなす双晶面欠陥１８は生じてしまう。ＥＬＯ法により形成されたゲルマニウム層を有するゲルマニウムデバイスの電気特性は、直接シリコン基板に形成されたゲルマニウム層を含む素子と比して特段によい訳ではない。これは、双晶面欠陥１８が電気的に転位と同じように振舞う結晶欠陥だからである。
【非特許文献１】Li et al.,Selective growth of germanium on Si(100) through vias of SiO2 nanoplate using solid source molecular beam epitaxy, Applied Physics Letters, Vol.83, No.24,pp5032-5034(2003);and Li et al.,Heteroepitaxy of high-quality Ge on Si by nanoscale Ge seeds grown through a thin layer of SiO2, Applied Physics Letters, Vol.85, No.11,pp1928-1930(2004).
【非特許文献２】Langdo et al.,High quality Ge on Si by epitaxial necking, Applied Physics Letters, Vol.76, No.25,pp3700-3702(2000).
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、欠陥のないゲルマニウムＥＬＯ層を形成することにある。本発明の他の目的は、ＥＬＯ層の成長の先端で合併を起こさせないことである。本発明のさらなる他の目的は、ドーピング技術を用いて電気的活性層から転位を除去することにある。
【課題を解決するための手段】
【０００７】
本発明のゲルマニウム光検出装置の製造方法は、シリコン基板を準備する工程と、シリコン酸化膜を形成し平坦化する工程と、前記シリコン酸化膜にコンタクトホールを形成する工程と、前記シリコン酸化膜の上および前記コンタクトホール内に、第１エピタキシャルゲルマニウム層を形成する工程と、前記第１エピタキシャルゲルマニウム層と露出している前記シリコン酸化膜の上に真性ゲルマニウム層を形成する工程と、前記真性ゲルマニウム層および露出している前記シリコン酸化膜の上に第２エピタキシャルゲルマニウム層を形成する工程と、ポリシリコン、ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３‐ＳｎＯ２の群から選択される少なくとも１種からなる保護層を形成する工程と、個々の検出部を画定するために前記保護層を除去する工程とを含むことを特徴とする。
【０００８】
本発明の概要および目的は、本発明の理解を容易にするが、さらなる理解を得るために、後述の最良な実施形態および図面を参照されたい。
【発明を実施するための最良の形態】
【０００９】
本発明の製造方法によれば、双晶面欠陥がなく、転位が素子の電気的特性に影響を与えないゲルマニウム光検出装置を製造することができる。そのため、本実施形態では、欠陥のないゲルマニウムＥＬＯ層を形成し、このＥＬＯ層の成長の先端で合併を起こさせないこととし、さらには、ドーピング技術を用いて電気的活性層から転位を除去する。
【００１０】
ゲルマニウムＥＬＯ層によるゲルマニウムＰ−Ｉ−Ｎ光検出装置の製造では、図２および図３に示すように製造方法２０によると、まず、工程２２のシリコン基板２４を準備することから始まる。ここで、シリコンＣＭＯＳプロセスが、ゲルマニウム素子の形成工程の前に行われてもよく、その場合には、ゲルマニウム光検出装置はＣＭＯＳプロセスと同一工程で行われる。本実施形態に係るシリコンＣＭＯＳプロセスを簡単に述べる。ＣＭＯＳプロセス２６は、フォトダイオードの下部電極、本実施形態におけるＮ型層２７を形成するためのイオン注入を含む。ついで、工程３０では、ＳｉＯ２層２８を堆積しＣＭＰ（Ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により平坦化をする。ついで、工程３４では、ＳｉＯ２層にコンタクトホール３２が形成される。酸化物の膜厚をｈとし、コンタクトホール３２の直径をＤとしたとき、ｈ／Ｄ比は通常１より大きく、その上限は５である。このようにすることで、ネッキング作用が酸化物サイドウォール上の転位を抑制することができる。ｈ／Ｄ比が１である場合、コンタクトホール３２はおおよそ半分ほど埋め込まれる。しかしながら、本発明の製造方法を開発する過程の実験結果をみると、ｈ／Ｄ比が０．５であっても転位を抑制できることが示されている。
【００１１】
コンタクトホール３２を形成した後、工程３８において、第１ゲルマニウム層３６、つまり、選択的Ｎ型エピタキシャルゲルマニウム層をコンタクトホール３２内に形成する。Ｎ型層２７の膜厚は、コンタクトホール３２の直径の０．５倍より大きいことが好ましい。この工程では、図３に示すように、予めＮ型が注入されたＮ型ゲルマニウム層を形成することが好ましいが、選択的に真性ゲルマニウム層を形成し、その後にＮ型イオンを注入し活性化する方法により形成してもよい。
【００１２】
次に、工程４２では、図４に示すように、真性ゲルマニウム層４２を形成し、コンタクトホール３２を埋め込み、さらには、コンタクトホール３２の上端でＥＬＯ法により過剰に成長させる。真性ゲルマニウム層４２の膜厚は、１００ｎｍ〜２０００ｎｍであることが好ましい。２つのコンタクトホール３２の距離は、ＥＬＯ層の膜厚の２倍以上となるように設定されることができる。これにより、隣り合う２つのコンタクトホール３２から成長するＥＬＯ層が合併することを抑制することができる。図５には、ゲルマニウムＥＬＯのＳＥＭ写真を示す。これによれば、成長の先端が分かれていることが明確に示されている。
【００１３】
次に、工程４６では、図６に示すように、第２ゲルマニウム層であるＰ型ゲルマニウム層４４がＥＬＯにより引き続いて形成される。図５に示すように、ＥＬＯ法により形成されるP型ゲルマニウム層４４は、多くの面を有するため、ここでは、予めボロンがドープされたゲルマニウム層を用いることが好ましい。Ｐ型ゲルマニウム層４４の膜厚は、３０ｎｍ〜３００ｎｍである。Ｐ型ゲルマニウム層４４は、入射してきた光が真性な層に吸収されるように薄い膜厚であることが好ましい。ここでは、予めＰ型が注入されたＮ型ゲルマニウム層を形成することが好ましいが、選択的に真性ゲルマニウム層を形成し、その後にＰ型イオンを注入し活性化する方法により形成してもよい。イオン注入は、対流イオン注入、プラズマイオン注入により行うことができる。後者の方法によれば、ゲルマニウムの形状によらず均一に注入できる。
【００１４】
本実施形態の製造方法においては、工程４６の後に、追加の平坦化工程４８を行うことができる。追加の平坦化工程４８では、薄膜の窒化膜を堆積し、引き続いてシリコン酸化膜を堆積する。このとき、シリコン酸化膜は、ＳｉＯ２上に形成された第１ゲルマニウム層３６の膜厚の約１．５倍であることがよい。ついで、窒化膜の上面までＣＭＰ法を行う。その結果、平坦な上面を得ることができる。窒化膜を除去した後には、本実施形態の製造工程を引き続いて行う。
【００１５】
次に、図７に示すように、Ｐ型ポリシリコン、Ｐ型ポリシリコン−ゲルマニウムおよびＩｎ２Ｏ３−ＳｎＯ２（ＩＴＯ）の群から選択される少なくとも１種の保護層５２を、基板を覆うように形成する。この工程は選択的堆積ではない。例えば、１０００ｎｍ以上の波長分解性を持つゲルマニウム赤外線検出装置にとって、保護層５２は、ポリシリコンが好ましい。これは、Ｐ型ポリシリコンは、赤外線透光性を有するためである。しかしながら、波長が１０００ｎｍ以下の光検出装置の場合にはＩＴＯ層が好ましい。また、Ｐ型ポリシリコンまたはＰ型ポリシリコン−ゲルマニウムは、予め不純物がドープされていてもよく、もしくは、真性ポリシリコンまたはポリシリコン−ゲルマニウムを形成した後にイオン注入を行っても良い。
【００１６】
最後に、工程５４では、図８に示すように、Ｐ型ポリシリコンまたはＩＴＯ層をエッチングして画素を形成する。センサー（検出部）のサイズは、ゲルマニウムＥＬＯのサイズではなく、この工程で決定される。センサーを形成した後、センサーと回路の電気的接続を行う。以上の工程により、本実施形態に係る製造方法を実行することができる。
【００１７】
上記の製造方法は、Ｐ−Ｉ−Ｎゲルマニウムフォトダイオードの製造方法である。同じ製造方法で、Ｎ型層およびＰ型層をそれぞれＰ型層およびＮ型層に変更することでＮ−Ｉ−Ｐゲルマニウムフォトダイオードを製造することができる。
【００１８】
図面および明細書で述べたように、上記説明では、発明を実行するための工程の最適条件を含んでいる。追加の工程はなく、ここで述べた種々の層は形成または堆積される。
【００１９】
このようにして、ゲルマニウム光検出装置は製造される。また、本発明の範囲で、種々の変形は可能である。
【００２０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせることができる。
【図面の簡単な説明】
【００２１】
【図１】先行技術を示す断面図であり、エピタキシャルネックキングについて示す図である。
【図２】本発明の製造方法を示すブロック図である。
【図２Ａ】本発明の製造方法を示すブロック図である。
【図３】コンタクトホールを示す断面図である。
【図４】ＥＬＯ法による真性ゲルマニウム層を示す図である。
【図５】ＥＬＯゲルマニウム法によるを示す図である。
【図６】Ｐ型ゲルマニウム層のＥＬＯ法による成長を示す図である。
【図７】加工された構造にＰ型ポリシリコンもしくはＩＴＯを形成する工程を示す図である。
【図８】画素を画定するためにＰ型ポリシリコンもしくはＩＴＯ層を除去する工程を示す図である。
【符号の説明】
【００２２】
２４  シリコン基板
２７  Ｎ型層
２８  ＳｉＯ２（シリコン酸化膜）
３２  コンタクトホール
３６  第１ゲルマニウム層（第１エピタキシャルゲルマニウム層）
４０  真性ゲルマニウム層
４４  第２ゲルマニウム層（第２エピタキシャルゲルマニウム層）
５０  保護層
【図１】
2007123852.tif 000003
【図２】
2007123852.tif 000004
【図２Ａ】
2007123852.tif 000005
【図３】
2007123852.tif 000006
【図４】
2007123852.tif 000007
【図５】
2007123852.tif 000008
【図６】
2007123852.tif 000009
【図７】
2007123852.tif 000010
【図８】
2007123852.tif 000011