(57)【要約】【課題】時間計測のための内部電池を持たずとも、経過時間を計測または経過時間に応じた処理の切り替えを行うことが可能な半導体装置を提供する。【解決手段】例えば、抵抗素子３１と相変化素子３３とで抵抗分割回路を構成し、その分圧出力でトランジスタを制御し、このトランジスタの出力端子３６を電源として内部回路０１４を動作させる。内部回路０１４は、例えば、高電圧動作回路０１５と低電圧動作回路０１６で構成する。そうすると、初期状態として相変化素子３３がアモルファス状態（高抵抗状態）の場合、出力端子３６からは高電圧が出力されるが、抵抗分割回路に所定の時間電流が流れることで相変化素子３３が結晶状態（低抵抗状態）に遷移すると、出力端子３６の出力が低電圧に移行する。これに伴い、初期状態で活性化していた高電圧動作回路０１５が、所定の時間経過後に不活性に切り替えられる。【選択図】図１４
2007271401.tif 000002
【特許請求の範囲】
【請求項１】
熱が第１の時間供給された際に、高抵抗状態および低抵抗状態の一方の状態から他方の状態へ遷移する可変抵抗素子と、
前記可変抵抗素子に熱の供給を開始し、その後前記可変抵抗素子の前記状態が遷移した時点をトリガとすることで、前記第１の時間を単位として各種処理を切り替える手段とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記各種処理を切り替える手段は、
第１の処理を行う第１回路と、
第２の処理を行う第２回路と、
前記可変抵抗素子が前記高抵抗状態および前記低抵抗状態の一方の状態の場合に前記第１回路および前記第２回路の一方または両方の回路を活性化し、前記可変抵抗素子が前記高抵抗状態および前記低抵抗状態の他方の状態の場合に前記第１回路および前記第２回路の他方を活性化する手段とを有することを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記可変抵抗素子を複数含み、
前記複数の可変抵抗素子の中の少なくとも１つは、前記第１の時間の長さが他と異なっていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記複数の可変抵抗素子の中の少なくとも１つは、形状が他と異なっていることを特徴とする半導体装置。
【請求項５】
熱が第１の時間供給された際にアモルファス状態から結晶状態へと遷移する相変化素子と、
前記相変化素子を前記アモルファス状態へ遷移させる手段と、
前記アモルファス状態へ遷移させられた前記相変化素子に対して電流を流して発熱させ、その後前記相変化素子が前記結晶状態へ遷移した時点をトリガとすることで、前記第１の時間を単位として各種処理を切り替える手段とを有することを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記各種処理を切り替える手段は、
前記相変化素子と抵抗素子によって分圧された電圧を出力する抵抗分割回路と、
前記抵抗分割回路の出力電圧に応じて駆動能力が調整されるトランジスタと、
前記トランジスタに接続され、高電源電圧のみで動作する第１回路と、
前記トランジスタに接続され、低電源電圧で動作する第２回路とを含み、
前記トランジスタは、前記相変化素子が前記アモルファス状態か前記結晶状態かによって前記駆動能力が調整され、前記駆動能力に基づいて前記高電源電圧または前記低電源電圧を前記第１回路および前記第２回路に供給することを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置において、
前記アモルファス状態へ遷移させる手段は、前記相変化素子に対して異なる大きさの電流を供給することで、前記アモルファス状態の程度を調整可能となっていることを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置において、
前記第１回路は、前記第２回路を初期化するリセット回路を含むことを特徴とする半導体装置。
【請求項９】
電源端子と、
リセット端子と、
前記電源端子および前記リセット端子に接続された第３回路と、
前記第３回路によって活性化／不活性化が制御されるリセット回路と、
前記リセット回路の活性化によってリセット状態となり、前記リセット回路の不活性化によって前記リセット状態が解除される内部回路とを備え、
前記第３回路は、
電流が第１の時間供給された際にアモルファス状態から結晶状態へと遷移する相変化素子と、
前記リセット端子からリセット信号が入力された際に、前記相変化素子を前記アモルファス状態へ遷移させる第４回路と、
前記相変化素子が前記アモルファス状態の間は前記リセット回路を活性化し、前記アモルファス状態の前記相変化素子に対して前記電源端子から電流を供給し、その後前記相変化素子が前記結晶状態へ遷移した時点で前記リセット回路を不活性化する第５回路とを有することを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第４回路は、前記リセット端子からリセット信号が入力される毎に、前記相変化素子に対して前記アモルファス状態に遷移させるための電流を供給することを特徴とする半導体装置。
【請求項１１】
請求項９記載の半導体装置において、
前記第５回路は、
前記電源端子に接続され、前記電源端子の電圧を前記相変化素子と抵抗素子で分圧して出力する抵抗分割回路と、
前記抵抗分割回路の出力電圧に応じて駆動能力が調整されるトランジスタとを含み、
前記リセット回路は、前記相変化素子が前記アモルファス状態の間は前記トランジスタから高電源電圧が供給されることで活性化され、前記相変化素子が前記結晶状態に遷移した際には前記トランジスタから低電源電圧が供給されることで不活性化され、
前記内部回路は、前記トランジスタから供給された前記低電源電圧によって動作することを特徴とする半導体装置。
【請求項１２】
請求項１０記載の半導体装置において、
前記半導体装置は、ＩＣカードであることを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記内部回路には、記憶回路としての相変化メモリ回路が含まれることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、時間計測用の蓄電池を内部に備えずに、実時間を計測または実時間に依存した動作を行う半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１，２には、ＥＥＰＲＯＭ等に書き込まれた電荷の経時的な放電時間を利用して、時間を計測する方式が示されている。これによると、時計用の電池等が無くても時間の計測が可能となり、装置の小型化などが実現できる。特許文献３には、浮遊ゲートと制御ゲートの間にＯＮＯ（酸化物−窒化物−酸化物構造）層が形成されたＥＥＰＲＯＭ等を用い、書き込まれた電荷がこのＯＮＯ層内で経時的に移動するのに伴いチャネル領域の伝送特性が変化することを利用して時間を計測する方式が示されている。これによると、電池等が不要になることに加え、外部温度等から影響を受けずに時間計測が行える。
【特許文献１】特開２００２−２４６８８７号公報
【特許文献２】特開平９−１２７２７１号公報
【特許文献３】特表２００４−５３４９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、ＩＣタグと呼ばれる小型の半導体デバイスの利用が進んでいる。ＩＣタグはＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）とも呼ばれ、最も簡単なＩＣタグは、無線通信機能とデータ記録機能とを備えている。ＩＣタグは、従来用いられているバーコードに代わる技術として、主にＩＣタグが貼り付けられた商品の属性情報や流通経路などの情報を格納する用途に用いられる。
【０００４】
ＩＣタグは、専用の読み取り装置との間で、無線でデータをやりとりする。ＩＣタグと読み取り装置との間の距離は、ＩＣタグが個別の商品に貼り付けられる場合や、商品群を収納するコンテナに貼り付けられる場合など、用途によって数ｍｍから数ｍまで様々である。一般に無線で長距離の通信を行うためには、ＩＣタグに搭載されるアンテナのサイズや利用可能な電力を大きくしなければならない。アンテナのサイズを大きくすれば、ＩＣタグのサイズは当然ながら大きくなり、大きな電力を使うためにＩＣタグ内部に独自の電池を備えれば、やはりＩＣタグのサイズは増大する。
【０００５】
たとえば、ＩＣタグの貼り付け対象が、貨物コンテナなどの、大型でサイズの決まったものであれば、ある程度のサイズの増大は実用を妨げることはない。しかし、ＩＣタグを貼り付ける対象が量販店などに置かれる様々な形状の商品であれば、ＩＣタグは、それらすべての形状に対応する必要があるため、必然的に、最小サイズの商品に貼り付け可能なサイズおよび形状でなければならなくなる。すなわち、汎用的に使うことを想定したＩＣタグほど、小型化が望ましいといえる。
【０００６】
ＩＣタグのサイズを決める上で支配的な要因は、アンテナのサイズと内蔵される電池の大きさであるから、ＩＣタグを小型化するためには、アンテナのサイズを小さくし、内部に電池を備えないことが必要である。アンテナのサイズを小さくすれば、通信可能な距離が短くなるが、技術の発展とともに、ある程度小型のアンテナでも、実用的な水準の通信距離を確保することができるようになってきている。電池の非搭載についても、アンテナを経由して読み取り装置から電力を与える技術が利用可能になっており、こちらも、実用性が確保されてきているといえる。
【０００７】
ＩＣタグの利用用途のひとつとして、流通管理が挙げられる。工場から出荷される物品には、ＩＣタグが貼り付けられ、ＩＣタグには、工場からどのトラックの荷台に乗って倉庫に運ばれたかの履歴が記録される。中央の情報管理サーバーで、各流通チェックポイントに設置されている端末から読み取られたＩＣタグの情報を集計管理しているため、流通の末端においても物品の素性を表示することができる。このことは、生鮮食品や薬品など、生産から消費者までの経路の管理が重要である用途では、安全性を確認することができるため、結果として消費者の安心感を高めることができる。
【０００８】
汎用用途のＩＣタグは、微小サイズであることがひとつのメリットとなるが、その場合は、内部に蓄電池を備えることが困難である。ひとつの解決法は、流通チェックポイントの数を増やし、中央の情報管理サーバーで、より精密に物品の時間管理を行うことである。しかし、この方法の問題点は、ひとたび情報管理サーバーの管理外に出た物品の時間管理を行うことができなくなるということである。
【０００９】
一方で、ＩＣタグよりも高セキュリティ用途で用いられるＩＣカード（欧米ではＳｍａｒｔｃａｒｄとも呼ばれる）においても、内部で時間を計測したい場合がある。ＩＣカードは、その主な特徴として、オフラインで電子決済ができるように、第三者が不正に情報をコントロールすることができないように、暗号機能を備えたり、耐タンパー性を備えたりして高いセキュリティを実現している。ここで、耐タンパー性とは、ＩＣチップの動作に不都合が生じるような物理的な改変を行ったり、消費電力解析（ＰｏｗｅｒＡｎａｌｙｓｉｓ）による暗号解読を行ったりといった、外部からの様々な攻撃や解析を困難にするための技術が実装されていることを言う。
【００１０】
耐タンパー性を備えるために考慮しなければならない攻撃の種類は多様であるが、攻撃を難しくするためには、攻撃者または解析者が解析にかけることのできる実時間を、できるだけ短くすることが効果的である。たとえば、一般的なＩＣカードの応用先であるクレジットカードは、有効期限を有しているが、有効期限後にもＩＣチップの解析が行えないようにすることは、安全性を高めるのに効果があると考えられる。すなわち、ＩＣカードにおいても、実時間を管理することが望まれるのである。
【００１１】
現在のＩＣカードは、時計機能を備えていないものがほとんどであるから、ＩＣカードにおける実時間管理においても、前記のＩＣタグと類似の課題があるといえる。ＩＣカードをオンラインで用いる限りは、中央の情報管理サーバーで時間管理を行うことができるが、ひとたび情報管理サーバーの管理外に出たＩＣカードがオフラインで用いられれば、期待される時間管理を行うことが困難になってしまう。
【００１２】
このように、ＩＣタグやＩＣカードの内部に電池を備えないようにすれば、自身で経過時間を測定することができないという問題がある。ＩＣタグやＩＣカードが完全にシステムの管理下にある場合は、定期的にＩＣタグやＩＣカード内部の時刻情報を書き換えることで類似の機能を実現することが可能ではあるが、ひとたびシステムの管理外に出てしまうと、時刻情報を正常に管理することができなくなってしまう恐れがある。また、ＩＣタグやＩＣカードに限らず、その他の小型マイコンなどにおいても同様である。
【００１３】
そこで、本発明の目的の一つは、時間計測のための内部電池を持たずとも、経過時間を計測または経過時間に応じた処理の切り替えを行うことが可能な半導体装置を提供する。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体装置は、熱が第１の時間供給された際に高抵抗状態および低抵抗状態の一方の状態から他方の状態へ遷移する可変抵抗素子の特性を利用して、時間の計測や経過時間に応じた各種処理の切り替えを行うものとなっている。すなわち、可変抵抗素子が一方の状態の時に熱の供給を開始し、その後他方の状態に遷移した時点をトリガとすることで、第１の時間を計測でき、また、このトリガを受けて各種処理の切り替えを行うことができる。
【００１６】
このような可変抵抗素子としては、例えば、相変化素子が挙げられる。相変化素子では、アモルファス状態（高抵抗状態）の時に熱の供給を開始すると、第１の時間を経過した時点で急激に結晶状態（低抵抗状態）へと遷移する。したがって、この結晶状態へ遷移した時点をトリガとして、各種処理の切り替えなどを行うことができる。
【００１７】
より具体的には、例えば、相変化素子と抵抗素子によって抵抗分割回路を構成し、これによる分圧出力によってトランジスタを制御することで、このトランジスタの出力端子から、高電源電圧と低電源電圧の２種類を出力させるような構成が挙げられる。この場合、このトランジスタの出力端子に、例えば、高電源電圧のみで動作する回路と低電源電圧で動作する回路を接続すれば、高電源電圧のみで動作する回路を一定時間経過時に不活性化させるようなことができる。すなわち、最初に相変化素子をアモルファス状態に遷移させ、その後、抵抗分割回路に一定時間電流を流し続けると、相変化素子が結晶状態に遷移し、これに伴いトランジスタの出力も高電源電圧から低電源電圧に遷移する。そうすると、高電源電圧のみで動作する回路が不活性となり、以降は、低電源電圧で動作する回路のみが動作する。
【００１８】
また、前述した高電源電圧のみで動作する回路を例えばリセット回路とし、このような半導体装置をＩＣカード等に適用すると、セキュリティを向上させることが可能となる。つまり、ＩＣカードに入力されたリセット信号とトランジスタからの高電源電圧を受けてリセット回路が動作し、このリセット回路は、低電源電圧で動作する回路となる例えばマイコンなどをリセット状態に保つ。このリセット状態は、相変化素子が結晶状態に遷移するまで継続されるため、リセット状態が解除されるまでにある程度の時間を要し、例えば外部からリセット信号を繰り返し入力しながらマイコン内部の動きを統計的に解析するような攻撃を短時間で行うことが困難となる。さらに、リセット信号が繰り返し入力されると、その都度、相変化素子に対して初期化（アモルファス化）のための電流が流されるが、それが短時間で連続して行われると、よりアモルファス状態の度合いが強くなる（より高抵抗状態となる）。そうすると、リセット状態の解除（すなわち結晶化）により時間を要するため、外部からの攻撃が一層困難となる。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、時間計測のための内部電池を持たずとも、経過時間を計測または経過時間に応じた処理の切り替えを行うことが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２１】
（実施の形態１）
本実施の形態１の半導体装置は、熱によって抵抗値が変化する材料であり、相変化メモリ（ＰＣＭ：Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ）でも用いられることが多い、カルコゲナイド素子からなる相変化膜を時間計測のために利用する。相変化メモリとは、相変化膜に大電流を流し、いったん温度を上昇させることで結晶状態からアモルファス状態へ変化させ、その後に電流を遮断することで温度を急激に下降させればアモルファス状態を維持し、温度を徐々に下降させれば結晶状態となることを利用した記憶素子である。
【００２２】
一般に結晶状態の相変化膜の抵抗値は、アモルファス状態の抵抗値よりも低いため、相変化膜の両端に電圧をかければ、流れる電流値の高低で二つの状態を判別することができる。相変化メモリでは、この二つの状態を、‘０’または‘１’とみなして１ビットの情報を記録する。読み出し時に印加する電圧を、相変化膜が相変化を起こさない程度に低くしておけば、繰り返しの読み出しを行うことができる。
【００２３】
相変化膜に関しては、ＣＤ−ＲＷやＤＶＤ−ＲＡＭなどの相変化型記録媒体でも用いられる、カルコゲナイド系材料による実験結果が良く知られている。カルコゲナイドは、自身の蓄熱によっても結晶化が進行するため、時間の経過とともに、低抵抗状態へ変化する。メモリ素子として使用する場合は、１０年間にわたってデータを保持することがひとつの目安となっており、それを達成することができる程度にアモルファス化を行う必要がある。
【００２４】
アモルファス化を促進するための主なパラメータは、温度を上昇させる際の電流の大きさや、電流を流す時間、冷却方法の三つである。すなわち、（限界があるとはいえ）電流が大きく、電流を流す時間が長いほど、アモルファス化の度合いが大きくなり、冷却が急であるほどアモルファス状態を維持しやすく、より長い期間のデータ保持が可能となる。
【００２５】
本実施の形態１の半導体装置（時間計測装置）は、カルコゲナイドを用いた抵抗素子を使用して、例えば、入力電圧の抵抗分割回路を構成し、内部回路に加わる電圧を時間に依存した形で変化させるものとなっている。以下、相変化メモリの特性について述べると共に、この特性を利用した時間計測装置の構成例および動作例について詳細に説明する。
【００２６】
図１は、相変化メモリの簡単な回路例を示したものである。電源ライン００１は、相変化膜を電極で挟み込んだ素子００２（ここでは仮に相変化素子と呼ぶことにする）に接続されており、さらにトランジスタ００４を用いて、ゲート００３の電圧によって端子００５への導通の制御が行われる。ここでは、相変化素子００２を可変抵抗素子の記号で表示したが、その理由については後に述べる。
【００２７】
相変化メモリは、急激に温度上昇させることでアモルファス化を引き起こす。温度上昇は、トランジスタ００４のゲート００３を開き、電源ライン００１に高電圧を急激に印加することで発生させる。このとき、相変化素子００２は、局所的に数百度に熱せられ、アモルファス化が起こる。ここからさらに、電源ライン００１の電圧を接地レベル（グラウンドレベル）まで急激に落とす又はゲート００３を閉じることによって、相変化素子００２を急冷した場合は、相変化素子００２がアモルファス化状態を維持する。または、電源ライン００１の電圧をある程度まで落とし、徐々に相変化素子００２を冷却した場合は、相変化素子００２の結晶化が起こる。相変化素子００２は、アモルファス化状態では電気抵抗が大きく、結晶状態では電気抵抗が小さいので、電源ライン００１に読み出し用の小さな電圧を与え、トランジスタ００４のゲート００３を開き、端子００５に接続される電流検出回路によって、相変化素子００２がアモルファス状態であるのか結晶状態であるのかを判別する。
【００２８】
図２は、相変化素子００２の構造例を示したものである。相変化膜２２は、電極２１，２４で挟み込まれており、さらに二つの電極の間には絶縁膜２３が置かれる。これらが、半導体基板２５上に形成される。相変化素子００２の状態を変化させる際に、電極２１，２４間に電圧を印加すると、相変化膜２２の内部に電流が流れる。この際の相変化膜２２の電気抵抗によって、ジュール熱が発生する。
【００２９】
図３は、アモルファス状態における相変化素子００２の電気抵抗１００と結晶状態における相変化素子００２の電気抵抗１０１の変化の様子を示したものである。アモルファス状態の電気抵抗１００と結晶状態の電気抵抗１０１は、適切な素材を選択することで十分に大きな差が出るように構成することができる。また、図３は、書き込み消去の繰り返しを行うことで、材質の特性劣化が発生する様子を示しており、書き込み消去の回数が大きくなるほど、劣化によって高抵抗状態と低抵抗状態の区別が難しくなっていく。
【００３０】
図４は、アモルファス状態にある相変化素子００２に、結晶化の進行に十分な電圧をかけ続けた場合の、電気抵抗の変化の様子を示したものである。図４に示すように、相変化素子００２の状態に応じて抵抗値が変化するが、その変化はある時点において急激に起こる。つまり、相変化素子００２は、流す電流を制御し、その電流を流し始めてからある一定の時間（第１の時間）で抵抗値をスイッチのように変化させることができる、可変抵抗素子であるといえる。
【００３１】
図５は、本発明の実施の形態１による半導体装置において、その構成例を示す回路図である。図５に示す半導体装置は、図１〜図４で述べた相変化素子の可変抵抗素子としての性質を利用して、抵抗分割によるレベルシフト回路を構成した例である。図５では、ノード３０に電圧Ｖ１が、ノード３４に電圧−Ｖ３が印加されており、抵抗素子３１の抵抗値をＲ１とし可変抵抗素子３３（相変化素子００２）の抵抗値をＲ２とすると、抵抗素子３１に流れる電流Ｉは、トランジスタ３５のゲート電流を無視すると、Ｉ＝（Ｖ１＋Ｖ３）／（Ｒ１＋Ｒ２）と表すことができる。このことから、ノード３２の電圧Ｖ２は、Ｖ２＝Ｖ１−Ｒ１×Ｉ＝（Ｒ２Ｖ１−Ｒ１Ｖ３）／（Ｒ１＋Ｒ２）となる。
【００３２】
つまり、可変抵抗素子３３の抵抗値Ｒ２が高抵抗状態であれば、ノード３２の電圧Ｖ２はＶ１に近くなるが、その状態で一定時間（第１の時間）が経過し、図４のように高抵抗状態から低抵抗状態に移行すると、ノード３２の電圧Ｖ２がそれに伴って小さくなる。したがって、例えば、内部に端子３６を電源とする回路を接続すれば、最初はＯＮしていたトランジスタ３５が、可変抵抗素子３３を構成する相変化素子の結晶化によって、ある時間を経過した後にＯＦＦになるため、電源が時間に依存してＯＮ／ＯＦＦする回路を構成することができる。なお、図５に示した抵抗分割回路は一例であり、より複雑な機構を備える抵抗分割回路を用いて適切に可変抵抗素子の設置場所を選ぶことで、時間に応じた切り替え機能を様々な形態で実現できることはいうまでもない。
【００３３】
以上、本実施の形態１の半導体装置を用いることで、内部に時間計測用の電池を持たなくても、経過時間（第１の時間）の計測を行うことができるようになる。そして、一定の時間（第１の時間）が経過した際に、例えば図５に示したようなスイッチの切り替え機能等によってトリガを生成することで、経過時間に応じた処理の切り替えを行うことが可能となる。また、熱による抵抗値変化を利用するため、場合によっては、流通経路において適切な温度管理が行われたかどうかを検査することができる。
【００３４】
（実施の形態２）
前述した実施の形態１では、相変化素子を可変抵抗素子として用いる抵抗分割回路の例を示した。前述したような抵抗分割回路では、図４のような相変化素子の特性により、可変抵抗素子の抵抗値は、図５のトランジスタ３５のＯＮ／ＯＦＦを瞬時に切り替えるように、急峻に変化する。本実施の形態２では、さらに、可変抵抗素子の時間（第１の時間）の制御を細かく行うための装置構成について述べる。
【００３５】
ＤＶＤ−ＲＡＭでは、相変化メモリと同様に、相変化材料を用いたデータの記録を行っている。相変化素材で作成された円盤の微小範囲を、レーザーで高温に加熱し、その後に冷却することでデータの書き込み／消去が行える。ＤＶＤ−ＲＡＭの場合であれば、円盤が回転しているため、速やかに冷却が行われるが、ＩＣチップ上では、相変化素子が移動しないので、しばらくの間、過熱による蓄熱が起こることになる。この蓄熱によって、相変化素子の結晶化が進行し、ある時点で急激に低抵抗状態に移行する。本実施の形態２の半導体装置は、より蓄熱しやすいように、可能な範囲で相変化素子内の相変化材料の量を多くすることで、相変化素子自身により多くの蓄熱が起こるように構成する。
【００３６】
図６〜図８のそれぞれは、本発明の実施の形態２による半導体装置において、それに含まれる相変化素子の構成例を示す断面図である。図６の相変化素子において、その部材となる相変化膜２２ａは、図２の相変化膜２２よりも大きく構成されているが、電極２１，２４の間の（最短距離である）もっとも電流パスとなりやすい経路２６のサイズは同等である。つまり、相変化による抵抗値変化はほぼ同等でありながら、蓄熱される領域を大きく構成していることになる。一方、図７の相変化膜２２ｂは、図２の相変化膜２２と同等の大きさを備えているが、相変化膜２２ｂの周囲を、たとえば金属などの、蓄熱しやすい材料２７で囲うことで、速やかに結晶化が進むように構成されている。このように、半導体装置内に用いる相変化素子を、図６または図７のように構成することで、結晶化の進行する速度を制御することができる。
【００３７】
図８には、結晶化の進行の度合いが異なるような蓄熱を目的として、相変化膜のサイズ又は蓄熱材料のサイズが異なるように形成した複数の相変化素子を用いた構成例を示している。その一例として、図８では、半導体基板２５上に２つの相変化素子を形成し、一方の相変化素子における相変化膜２２ｃ周辺の蓄熱材料２７ａを、他方の相変化素子における相変化膜２２ｃ周辺の蓄熱材料２７ｂより大きく形成している。この場合、蓄熱材料２７ａに囲まれた相変化膜２２ｃの方が早く結晶化する。このように、複数の相変化素子を用い、それぞれの結晶化に要する時間が異なるように構成することで、例えば、異なる経過時間に応じて動作が切り替わる回路などを構成することができる。ここでは、相変化素子の数を高々２個の例を記述したが、さらに多くの相変化素子を組み合わせることができることは言うまでもない。
【００３８】
以上、本実施の形態２の半導体装置を用いることで、実施の形態１で述べたような効果に加えて、さらに、経過時間（第１の時間）をより詳細に制御することが可能となる。また、それぞれ異なる複数の経過時間を用いて、半導体装置に各経過時間に応じた動作を行わせることが可能となる。
【００３９】
（実施の形態３）
前述した実施の形態２では、相変化素子を構成する相変化材料の量や材質を変化させることで、結晶化に要する時間が異なるように構成する例を示した。本実施の形態３では、複数の隣り合う相変化素子を設置し、ひとつの相変化素子を複数の相変化素子の蓄熱で温め、結晶化時間（第１の時間）を制御する。すなわち、通常、相変化メモリでは、隣接する相変化素子による熱の影響で結晶化が進行することを避けるために、図９に示すように隣接する相変化メモリの距離をある程度あけることを行うが、本実施の形態３の半導体装置では、逆に隣接する相変化メモリの距離を近づけることで、お互いの熱を利用する。
【００４０】
図１０は、本発明の実施の形態３による半導体装置において、それに含まれる相変化素子の構成例を示す断面図である。図１０の半導体装置は、例えば、相変化素子００６およびこれに近い距離に隣接させた相変化素子００７と、これらから十分に距離を離した位置に形成した相変化素子００８を含んでいる。このように、さまざまな距離関係で設置された相変化素子群を持ち、これらの距離関係は、結晶化までの時間を早めたい場合は短くするように構成する。図１０の例では、相変化素子００８の結晶化の速度を基準にすると、相変化素子００６と相変化素子００７は、お互いの熱を利用することによって結晶化の速度を早く設定することができる。
【００４１】
以上、本実施の形態３の半導体装置を用いることで、実施の形態１で述べたような効果に加えて、さらに、経過時間をより詳細に制御することが可能となる。また、それぞれ異なる複数の経過時間を用いて、半導体装置に各経過時間に応じた動作を行わせることが可能となる。
【００４２】
（実施の形態４）
前述した実施の形態２，３では、相変化素子の構造（形状）によって結晶化に要する時間を調整したが、本実施の形態４では、回路構成によって結晶化に要する時間（第１の時間）を調整する。図１１は、本発明の実施の形態４による半導体装置において、その構成例を示す回路図である。図１１の半導体装置は、相変化素子００２の一端に接続されたパルス生成回路００９を含み、このパルス生成回路００９は、相変化素子００２に対して異なる複数の電流パルスを与えるものとなっている。
【００４３】
相変化素子００２のアモルファス化の度合いは、与えられるパルスの大きさに依存した高温化の度合いに依存しているため、パルス生成回路００９が発生するパルスの大きさを変化させることによって、アモルファス化後に再度結晶化するまでの時間を制御することができる。図１２は、図１１の動作について説明する概念図である。図１２のように、一般的に、電極２１，２４間に流れる電流（印加するパルス）が小さければ、左図のように相変化膜２２のうちアモルファス化される部分２８ａの大きさが小さく、電流が大きければ、右図のように相変化膜２２のうちアモルファス化される部分２８ｂの大きさが大きくなる。すなわち、パルス生成回路００９による印加パルスが小さい程、再度結晶化するまでの時間が短くなる。この性質に従って、パルスの大きさの調整により時間を制御する。
【００４４】
図１３は、本発明の実施の形態４による半導体装置において、その他の構成例を示す回路図である。図１３に示す半導体装置は、複数の相変化素子がアレイ状に配置され、アモルファス化を行う際に各相変化素子に対してそれぞれ異なる電圧（電流）を印加可能となっている。すなわち、相変化素子制御部０１０，０１１，０１２，０１３は、図１に示したものと同等であり、各相変化素子制御部にそれぞれ対応した入力電圧０１０ａ，０１１ａ，０１２ａ，０１３ａが、それぞれ異なる（若しくは少なくともひとつが他と異なる）ものとなっている。したがって、アモルファス化を行うと、各相変化素子制御部０１０，０１１，０１２，０１３では、以降の再結晶化に要する時間がそれぞれ異なることになる。
【００４５】
このような状態で、選択信号線１０，１１により各相変化素子制御部０１０，０１１，０１２，０１３のいずれか一つを選択し、それに対応する相変化素子に所定の入力電圧を印加して、当該相変化素子が再結晶化により低抵抗となった時点を内部回路０１４で検出し、この検出信号を受けて所望の処理を行う。そして、このような動作を、選択信号線１０，１１による相変化素子制御部の選択を順次変更しながら行うことで、それぞれ異なる経過時間に応じて所望の処理を実行することが可能となる。
【００４６】
以上、本実施の形態４の半導体装置を用いることで、実施の形態１で述べたような効果に加えて、さらに、経過時間をより詳細に設定することが可能となる。そして、詳細に設定された複数の経過時間を用いて、半導体装置に各経過時間に応じた動作を行わせることができる。また、図１３のような回路は、一般的なメモリアレイと同様に小面積で実現でき、特に、元々メモリ回路としての相変化メモリを備えた半導体装置においては、そのメモリアレイを流用することもできるため更なる小面積化が図れる。
【００４７】
なお、これまでに述べた実施の形態１〜４の説明では、熱による抵抗値の変化を伴う素子として相変化素子を挙げたが、磁気抵抗メモリに用いられる材料や、その他の同様の傾向を示す材料を用いても同様に適用可能であることは言うまでも無い。
【００４８】
（実施の形態５）
前述した実施の形態１〜４の半導体装置は、相変化素子の特性を利用して経過時間に応じた（第１の時間を単位とした）各種処理を行う際の基本的な仕組みを提供するものであったが、本実施の形態５では、この仕組みを利用して、より具体的な処理を行う半導体装置の一例を挙げる。図１４は、本発明の実施の形態５による半導体装置において、その構成例を示す回路図である。図１４に示す半導体装置は、図５に示した抵抗分割回路の電圧出力の端子３６に、内部回路０１４を接続したものとなっている。内部回路０１４は、さらに高電圧動作回路（第１回路）０１５と低電圧動作回路（第２回路）０１６を含む。
【００４９】
この半導体装置は、起動時にまず可変抵抗素子３３を構成する相変化素子にパルス電流を与えることで、アモルファス化を行い高抵抗状態にしておく。その後、この抵抗分割回路に電流を流し続けると、時間依存性を持つ可変抵抗素子３３の結晶化によって、端子３６の電圧が、はじめは高電圧であったものが、時間が経過することで低電圧へと遷移する。そのため、高電圧動作回路０１５は、起動から可変抵抗素子３３の特性によって決まる一定時間の間しか動作しないことになる。そこで、例えば、高電圧動作回路０１５に、内部回路０１４の初期化（リセット動作）を行う機能を持たせれば、起動時に一度初期化動作を行わせることができる。一般に、リセット動作には大きな電力を必要とするが、図１４のような構成を用いると、起動時だけ高消費電力動作を行い、それ以降は低消費電力動作を行うため、電力効率を高めることが可能となる。
【００５０】
図１５は、図１４の半導体装置の動作の一例を示すフロー図である。図１６は、図１４の半導体装置を適用したＩＣカードの一例を示す外観図である。図１６には、一般的なクレジットカードサイズであるプラスチックカード２００が示されており、このプラスチックカード２００には、ＩＣチップ２０１が貼り付けられている。ＩＣチップ２０１は、正確にはＩＣチップの本体の表面に金属面を貼り付けたものであり、金属面は図１６のように８つの領域に分割されている。これら８つの領域は、それぞれ、電源入力端子、入出力ポート、クロック信号入力端子、リセット信号入力端子、プログラミング電圧入力端子、接地端子、二つの予約領域である。
【００５１】
ここで、例えば図１６のＩＣチップ２０１を例として図１５の処理フローを説明すると、まず、図１５の電源供給開始１０００では、接地端子が接地され、電源入力端子に適切な電圧が印加される。電源供給が開始された後に、リセット信号入力端子からリセット動作を指示する（１００１）ことで、ＩＣチップ２０１内部に設けられた、例えば図１４に示されるような回路は、相変化素子に電流パルスを与えることでアモルファス化し、高抵抗状態に遷移させる（１００２）。その結果、図１４の内部回路０１４に含まれる高電圧動作回路０１５は、リセット動作を開始する（１００３）。その後、一定時間が経過し、相変化素子が低抵抗状態に遷移すれば、高電圧動作回路０１５は、動作すなわちリセット動作を停止する（１００４）。それ以降は、低電圧動作回路０１６のみによる動作を行う（１００５）。必要な処理が終了した後は、再度リセット動作指示によってリセットを行う（１００７）か、電源供給を終了して（１００６）、ＩＣチップ２０１の使用を終了する。
【００５２】
なお、図１４において、抵抗素子３１と可変抵抗素子３３を入れ替えたり、またはトランジスタの導電型（例えばｎ型とｐ型）を入れ替えることなどによって、内部回路０１４に与えられる電圧が、先の例では高電圧から低電圧に移行したのに対して、低電圧から高電圧に遷移させることも可能である。この場合、例えば、先ほどの例と同様に、高電圧動作回路０１５が内部回路０１４をリセットする機能を持つようにすれば、装置の動作時間制限機能を実現することができる。この際に、可変抵抗素子３３を構成する相変化素子を適時高抵抗化するようにすれば、動作時間制限を適宜のばすことができる。
【００５３】
図１７は、図１６に示したＩＣチップ２０１の構成例を示すブロック図である。図１７では、ＩＣチップ２０１が備える８つの端子のうち、電源入力端子２０２、接地端子２０３、入出力ポート２０６、クロック信号入力端子２０５、リセット信号入力端子２０４が内部に配線されている。また、その構成は、レベルシフタ（第３回路）４０と、その出力端子３６に接続された高電圧動作のリセット回路０１５および低電圧動作のマイコン０１６を備えたものとなっている。マイコン０１６は、例えば、ＣＰＵおよび周辺論理回路（ＳＹＳＣＴＲＬ、ＲＮＧ、ＴＩＭＥＲ、Ｉ／Ｏ）、メモリ装置（ＲＯＭ、ＰＣＭ、ＲＡＭ、ＣＲＡＭ）などを含む。この内、ＰＣＭは、相変化メモリである。なお、ここでは、端子３６がマイコン０１６に直接接続されているが、高電圧を与えられることで破損しないように、マイコン０１６の入力に過電流防止装置を取り付けてもよい。簡単な過電流防止装置の一例として、ダイオード素子を用いて、一定以上の電圧が内部に到達しないように構成する方法が知られている。
【００５４】
レベルシフタ（第３回路）４０は、例えば、図１８に示すような回路構成を備えている。図１８に示すレベルシフタ４０は、図５の回路に対して、リセット信号入力端子２０４に接続された初期化回路（第４回路）３７を付加した構成となっている。初期化回路３７は、リセット信号入力端子２０４からリセット信号を受け取ると、相変化素子を用いた可変抵抗素子３３に、初期化回路３７内に備えているパルス生成回路００９ａを用いて、電流パルスを与える。これによって、相変化素子はアモルファス化し、高抵抗状態となる。その後、初期化回路３７は、定電圧回路と同様の動作をする。結果として、端子３６の電圧は、初期状態として高電圧となった後、所定の時間が経過して可変抵抗素子３３が低抵抗状態となることで低電圧に移行する。
【００５５】
したがって、図１７の構成例においては、レベルシフタ４０がリセット入力端子２０４からリセット信号を受け取り、初期状態では端子３６に高電圧を出力することで、リセット回路０１５が動作する（活性化する）。リセット回路０１５は、マイコン０１６の一部又は全体を初期化する。その後、所定の時間を経過した後にレベルシフタ４０は、端子３６に低電圧を出力するようになり、結果的にリセット回路０１５は動作しなくなる（不活性となる）。リセット状態を解除されたマイコン０１６は、所定の動作を行う。なお、この際に、リセット回路０１５が正しくリセット動作を行わなければマイコン０１６内部が動作しないように、レジスタ等によってリセット完了フラグを設定してもよい。
【００５６】
ところで、図１５において、可変抵抗素子の高抵抗化（１００２）すなわち相変化膜のアモルファス化を行う際には、いったん相変化膜を結晶化した上でアモルファス化する方法と、結晶化を行わずにアモルファス化を行う方法がある。前者は、通常のリセット動作を行う上で適しているが、後者を行えば、セキュリティ上の特別な効果を得ることができる。
【００５７】
すなわち、ＩＣチップの解析を行う上で、攻撃者・解析者は、複数回のリセット動作を短期間のうちに繰り返すことがある。それは、例えば、ＩＣチップのパスワードを解析するために、自動的にパスワードとして起こりうるすべての組み合わせを総当りで高速に検索しようとする場合などに見られる挙動である。しかしながら、図１７のような構成を用いると、リセット入力が発生してからリセット動作を完了する（リセット回路０１５がリセット状態を解除する）までに可変抵抗素子３３で定まられる時間が必要となる。攻撃者・解析者は、リセット動作が完了した後からデータ取得を行う必要があるが、このリセット動作の完了に時間を要すると、結果的に短期間の間でリセット入力を多数繰り返しながらデータ取得を行うようなことは不可能となる。
【００５８】
さらに、このようなリセット入力を何度も繰り返してしまうと、その都度、図１８のパルス生成回路００９ａによって電流が供給され、これに伴い相変化素子のアモルファス化領域が広がることで、より再結晶化（リセット状態の解除）に時間を要するようになり、最終的にはロックアップすることになる。したがって、このようなタイプの攻撃者からＩＣチップを確実に守ることができる。なお、ここでは、攻撃者からの防衛を目的として、図１７，図１８のような構成により、相変化素子によって定められる所定の時間を経過しないとリセット状態が解除されないような機能を実現した。これと同じ目的で、図１７，図１８の構成を変形し、電源供給から一定時間経過しないとリセット回路が動作しないような機能を実現することも可能である。
【００５９】
また、図１７のような構成は、リセット信号入力端子にリセット信号を与えてから、リセット動作が完了するまでの実時間の間に、電源入力端子に必要な電力が供給されることを保証する機能として活用することもできる。つまり、電源入力端子に一定時間継続して必要な電力が供給されないと相変化素子が再結晶化せず、リセット動作が完了しない。また、電源電圧を急峻に変化させて内部回路に悪影響を与えようとするような攻撃者に対しても、電圧の急峻な変化により相変化素子のアモルファス化が起こり、内部回路がリセット状態に遷移するため、効果的な攻撃防止効果を持たせることができる。
【００６０】
以上、本実施の形態５の半導体装置を用いることで、例えば、内部に電池を備えないＩＣカードなどにおいて、経過時間を設定し、その経過時間に応じた所望の処理を行わせることが可能となる。また、相変化素子の特性を利用してリセット期間を設定することによって、外部からの攻撃を防止することができ、耐ダンパー性（または機密性）を向上させることができる。さらに、経過時間の設定に際して相変化素子の特性を利用することで、例えばカウンタ等のタイマ回路を利用する場合よりも小面積化が可能であり、特に、図１７のようにマイコン内部に相変化メモリ（ＰＣＭ）を備えている場合には、製造プロセスの共通化を図ることも可能である。また、素子特性で時間を定義しているため、外部攻撃によって時間を改ざんするようなことは不可能であり、この観点からも高い機密性を実現できる。なお、ここでは、ＩＣカードを例として説明を行ったが、セキュリティの向上技術として勿論ＩＣタグ等にも同様に適用することが可能である。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６２】
本発明の半導体装置は、電池を内部に備えずに実時間の計測または実時間に依存した処理が必要な半導体装置全般に対して広く適用可能であり、特に、ＩＣカード等を代表とする高セキュリティが求められる半導体装置に適用して有益な技術である。
【図面の簡単な説明】
【００６３】
【図１】相変化メモリの簡単な回路例を示す図である。
【図２】相変化素子の構造例を示す図である。
【図３】アモルファス状態における相変化素子の電気抵抗と結晶状態における相変化素子の電気抵抗の変化の様子を示す図である。
【図４】アモルファス状態にある相変化素子に、結晶化の進行に十分な電圧をかけ続けた場合の、電気抵抗の変化の様子を示す図である。
【図５】本発明の実施の形態１による半導体装置において、その構成例を示す回路図である。
【図６】本発明の実施の形態２による半導体装置において、それに含まれる相変化素子の構成例を示す断面図である。
【図７】本発明の実施の形態２による半導体装置において、それに含まれる相変化素子の他の構成例を示す断面図である。
【図８】本発明の実施の形態２による半導体装置において、それに含まれる相変化素子の他の構成例を示す断面図である。
【図９】複数の相変化メモリの一般的な配置例を示す図である。
【図１０】本発明の実施の形態３による半導体装置において、それに含まれる相変化素子の構成例を示す断面図である。
【図１１】本発明の実施の形態４による半導体装置において、その構成例を示す回路図である。
【図１２】図１１の動作について説明する概念図である。
【図１３】本発明の実施の形態４による半導体装置において、その他の構成例を示す回路図である。
【図１４】本発明の実施の形態５による半導体装置において、その構成例を示す回路図である。
【図１５】図１４の半導体装置の動作の一例を示すフロー図である。
【図１６】図１４の半導体装置を適用したＩＣカードの一例を示す外観図である。
【図１７】図１６に示したＩＣチップの構成例を示すブロック図である。
【図１８】図１７に示したレベルシフタの構成例を示す回路図である。
【符号の説明】
【００６４】
００１  電源ライン
００２  相変化素子
００３  ゲート
００４  トランジスタ
００５  端子
００６，００７，００８  相変化素子
００９，００９ａ  パルス生成回路
０１０〜０１３  相変化素子制御部
０１０ａ〜０１３ａ  入力電圧
０１４  内部回路
０１５  高電圧動作回路
０１６  低電圧動作回路
１００  アモルファス状態の電気抵抗
１０１  結晶状態の電気抵抗
１０２  状態遷移に伴う電気抵抗
２００  プラスチックカード
２０１  ＩＣチップ
２０２  電源入力端子
２０３  接地端子
２０４  リセット信号入力端子
２０５  クロック信号入力端子
２０６  入出力ポート
１０，１１  選択信号線
２１，２４  電極
２２，２２ａ〜２２ｃ  相変化膜
２３  絶縁膜
２５  半導体基板
２６  電流通過領域
２７，２７ａ，２７ｂ  蓄熱材料
２８ａ，２８ｂ  アモルファス化領域
３０，３２，３４  ノード
３１  抵抗素子
３３  相変化素子
３５  トランジスタ
３６  出力端子
３７  初期化回路
４０  レベルシフタ
【図１】
2007271401.tif 000003
【図２】
2007271401.tif 000004
【図３】
2007271401.tif 000005
【図４】
2007271401.tif 000006
【図５】
2007271401.tif 000007
【図６】
2007271401.tif 000008
【図７】
2007271401.tif 000009
【図８】
2007271401.tif 000010
【図９】
2007271401.tif 000011
【図１０】
2007271401.tif 000012
【図１１】
2007271401.tif 000013
【図１２】
2007271401.tif 000014
【図１３】
2007271401.tif 000015
【図１４】
2007271401.tif 000016
【図１５】
2007271401.tif 000017
【図１６】
2007271401.tif 000018
【図１７】
2007271401.tif 000019
【図１８】
2007271401.tif 000020