(57)【要約】    【課題】フラッシュＲＯＭ２３へのデータの書込がより高速に行われる印刷装置を、提供する。    【解決手段】印刷装置１０に、フラッシュＲＯＭ２３の，指定されたセクタの状態（イレースされているか否か）を調査する機能を有するセクタ状態調査回路２５を備えたメモリ制御ＡＳＩＣ２２を搭載しておくと共に、印刷装置１０のファームウェアを、フラッシュＲＯＭ２３の，状態が不明なセクタへのデータの書込時に、ＣＰＵ２１に、セクタ状態調査回路２５を利用して各セクタの状態を把握し、イレース済みではない場合に限り、当該セクタをイレースする処理を行わせるプログラムとしておく。    【選択図】図１
2007233902.tif 000002
【特許請求の範囲】
【請求項１】
フラッシュＲＯＭと接続されるメモリ制御回路であって、
前記フラッシュＲＯＭの複数のセクタのそれぞれについて，そのセクタがイレース済みのセクタであるか否かを示す状態データを記憶しておくための，外部回路が各セクタに関する状態データを読み出すことが可能な状態データ記憶回路と、
状態を調査すべき前記フラッシュＲＯＭの幾つかのセクタを示す調査セクタ指定データを記憶しておくための，外部回路が前記調査セクタ指定データを書き込むことが可能な調査セクタ指定データ記憶回路と、
前記フラッシュＲＯＭの，前記調査セクタ指定データ記憶回路に記憶されている前記調査セクタ指定データが示している各セクタが，イレース済みのセクタであるか否かを調査し，前記状態データ記憶回路に記憶されている各セクタに関する状態データを調査結果を示すものに書き換える状態調査処理を、所定の指示が入力されたときに、開始する状態調査回路
とを、備えることを特徴とするメモリ制御回路。
【請求項２】
前記状態調査回路が、
前記状態調査処理が完了したときに、割込信号を出力する回路である
ことを特徴とする請求項１記載のメモリ制御回路。
【請求項３】
ファームウェアを記憶したフラッシュＲＯＭを備え、当該フラッシュＲＯＭの，前記ファームウェアが記憶されている記憶領域とは異なる記憶領域がデータを記憶しておくために使用される印刷装置であって、
前記フラッシュＲＯＭとＣＰＵとの間に、
前記フラッシュＲＯＭの複数のセクタのそれぞれについて，そのセクタがイレース済みのセクタであるか否かを示す状態データを記憶しておくための，外部回路が各セクタに関する状態データを読み出すことが可能な状態データ記憶回路、状態を調査すべき前記フラッシュＲＯＭの幾つかのセクタを示す調査セクタ指定データを記憶しておくための，外部回路が前記調査セクタ指定データを書き込むことが可能な調査セクタ指定データ記憶回路、及び、前記フラッシュＲＯＭの，前記調査セクタ指定データ記憶回路に記憶されている前記調査セクタ指定データが示している各セクタが，イレース済みのセクタであるか否かを調査し，前記状態データ記憶回路に記憶されている各セクタに関する状態データを調査結果を示すものに書き換える状態調査処理を、所定の指示が入力されたときに、開始する状態調査回路とを備えたメモリ制御回路が、設けられており、
前記ファームウェアが、
前記ＣＰＵに、
前記フラッシュＲＯＭの，状態が不明な幾つかのセクタへのデータの書込時に、前記メモリ制御回路の前記状態調査回路に，前記幾つかのセクタに対する前記状態調査処理を開始させる処理と、前記幾つかのセクタの中の，イレース済みセクタではないことを示す状態データが前記状態データ記憶回路に記憶されているセクタのみをイレースする処理とを行わせるプログラムである
ことを特徴とする印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュＲＯＭに接続されて使用されるメモリ制御回路と、データをフラッシュＲＯＭに記憶する印刷装置とに、関する。
【背景技術】
【０００２】
近年、市販されている印刷装置（プリンタ、複合機等の印刷を行う装置）の中には、フラッシュＲＯＭ（フラッシュメモリ，フラッシュＥＥＰＲＯＭとも呼ばれている）にデータを記憶する装置（フラッシュＲＯＭの一部の記憶領域を，ハードディスクのように利用する装置）が、存在しているが、そのような印刷装置は、通常、フラッシュＲＯＭの，イレースされているか否かが不明なセクタへのデータの書込が必要となった場合、ＣＰＵ２１が，当該セクタの状態（イレースされているか否か）を調査し、イレースされていなかった場合に限り当該セクタのイレースを行うよう構成された装置となっている。
【０００３】
なお、既存の印刷装置が、上記のような装置として構成されているのは、フラッシュＲＯＭが、データを，或るセクタに書き込む際、当該セクタをイレースしておく必要があるメモリであると共に、イレースに時間がかかるメモリであるため（イレースが不必要なセクタがイレースされないようにすれば、高速化が図れるため）である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、それを用いることにより、フラッシュＲＯＭへのデータの書込がより高速に行われる情報処理装置を製造できるメモリ制御回路を、提供することにある。
【０００５】
また、本発明の他の課題は、フラッシュＲＯＭへのデータの書込がより高速に行われる印刷装置を、提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の，フラッシュＲＯＭと接続されるメモリ制御回路は、前記フラッシュＲＯＭの複数のセクタのそれぞれについて，そのセクタがイレース済みのセクタであるか否かを示す状態データを記憶しておくための，外部回路が各セクタに関する状態データを読み出すことが可能な状態データ記憶回路と、状態を調査すべき前記フラッシュＲＯＭの幾つかのセクタを示す調査セクタ指定データを記憶しておくための，外部回路が前記調査セクタ指定データを書き込むことが可能な調査セクタ指定データ記憶回路と、前記フラッシュＲＯＭの，前記調査セクタ指定データ記憶回路に記憶されている前記調査セクタ指定データが示している各セクタが，イレース済みのセクタであるか否かを調査し，前記状態データ記憶回路に記憶されている各セクタに関する状態データを調査結果を示すものに書き換える状態調査処理を、所定の指示が入力されたときに、開始する状態調査回路とを、備える。
【０００７】
すなわち、本発明のメモリ制御回路は、フラッシュＲＯＭの幾つかのセクタ（調査セクタ指定情報が示しているもの）の状態を調査し、各セクタに関する調査結果を内部（状態値レジスタ）に記憶する機能を有するものとなっている。従って、このメモリ制御回路を用いておけば（メモリ制御回路を用いると共に、各セクタの状態の調査がメモリ制御回路により行われるようにしておけば）、フラッシュＲＯＭへのデータの書込がより高速に行われる情報処理装置（例えば、請求項３記載の印刷装置）を製造できることになる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【０００９】
図１に示したように、本発明の一実施形態に係る印刷装置１０は、コントローラ２０と印刷エンジン３０と操作パネル４０とを備えた装置である。
【００１０】
この印刷装置１０が備える操作パネル４０は、ＬＣＤ，押しボタンスイッチ等からなるユニットである。印刷エンジン３０は、各種サイズの用紙上に，コントローラ２０から指示された内容の画像を形成するユニットである。
【００１１】
コントローラ２０は、受信した印刷データに応じた内容の印刷物を印刷エンジン３０に生成させる処理等を行うユニットである。コントローラ２０は、図示してあるように、ＣＰＵ２１，メモリ制御ＡＳＩＣ２２，フラッシュＲＯＭ（図では、“ＦｌａｓｈＲＯＭ”）２３等から構成されたユニットとなっている。
【００１２】
このコントローラ２０に用いられているフラッシュＲＯＭ２３は、６４個のセクタ（１２８Ｋバイトのデータを記憶できるもの）を有する，バス幅が６４ビットのメモリ（フラッシュＲＯＭ２３）である。このフラッシュＲＯＭ２３には、1000_0000h〜107F_FFFFhのアドレスが割り当てられている。また、フラッシュＲＯＭ２３は、1070_0000h〜107F_FFFFhのアドレスが割り当てられている記憶領域（８セクタ分の記憶領域）が，比較的に長時間保存しておくことが必要な各種のデータ（ソートする必要がある印刷データ等）を記憶しておくためのストレージ領域として使用されるメモリ（他の記憶領域に，ファームウェアが記憶されているメモリ）となっている。
【００１３】
メモリ制御ＡＳＩＣ２２は、印刷装置１０内の各種デバイス／ユニットをＣＰＵ２１に利用させるための処理や、各種デバイス／ユニット間のＤＭＡ転送処理を行うＡＳＩＣである。このメモリ制御ＡＳＩＣ２２は、既存のメモリ制御ＡＳＩＣに、セクタ状態調査回路２５を追加したものとなっている。
【００１４】
メモリ制御ＡＳＩＣ２２に追加されているセクタ状態調査回路２５は、ＣＰＵ２１がアクセス可能な調査セクタ指定情報レジスタ，状態値レジスタ及び処理開始指示受付用レジスタを、備えた回路である。
【００１５】
調査セクタ指定情報レジスタは、ＣＰＵ２１により、調査セクタ指定情報が書き込まれるレジスタである。ここで、調査セクタ指定情報とは、フラッシュＲＯＭ２３の，状態（イレース済みであるか否か）を調査すべきセクタ群（１つ以上の連続したセクタ；以下、調査対象セクタ群と表記する）を、指定する情報のことである。
【００１６】
この調査セクタ指定情報は、調査対象セクタ群の先頭アドレス（以下、開始アドレスと表記する）と、“調査対象セクタ群の末尾のアドレス＋１”（調査対象セクタ群の次のセクタが存在する場合には、そのセクタの先頭アドレス、次のセクタが存在しない場合には、“1080_0000h”；以下、終了アドレスと表記する）とからなる情報となっており、調査セクタ指定情報レジスタは、調査セクタ指定情報（開始アドレス及び終了アドレス）を，図２に示してあるような形で記憶するレジスタとなっている。
【００１７】
状態値レジスタは、フラッシュＲＯＭ２３の各セクタについて、そのセクタがイレース済みのセクタ（全てのデータが“ＦＦｈ”のセクタ）であるか否かを“１”／“０”で示す状態値を記憶しておくためのレジスタである。この状態値レジスタは、図３に模式的に示してあるように、第Ｎ（Ｎ＝０〜６３）ビットに，第Ｎセクタ（対応づけられているアドレスが最も大きいセクタが，第０セクタ）に関する状態値が記憶される６４ビットのレジスタとなっている。
【００１８】
処理開始指示受付用レジスタは、セクタ状態調査回路２５を動作させる際に、その第０ビットに“１”が書き込まれるレジスタである。
【００１９】
そして、セクタ状態調査回路２５は、この処理開始指示受付用レジスタの第０ビットに“１”が書き込まれた場合、図４に示した手順のセクタ状態調査処理を開始する回路となっている。
【００２０】
すなわち、処理開始指示受付用レジスタの第０ビットに“１”が書き込まれたことを検出したセクタ状態調査回路２５は、まず、セクタ状態調査処理（図４の処理）のパラメータである調査アドレス，セクタアドレス，ｎに，それぞれ，調査セクタ指定情報レジスタに記憶されている開始アドレス，調査セクタ指定情報レジスタに記憶されている終了アドレス，調査セクタ指定情報レジスタに記憶されている開始アドレスで始まるセクタのセクタ番号（図では、“開始アドレス対応セクタ番号”）をセットする処理(ステップＳ１０１)を行う。
【００２１】
その後、セクタ状態調査回路２５は、調査アドレスで始まる４アドレス分のデータ（４バイトのデータ）をフラッシュＲＯＭ２３からリードする処理(ステップＳ１０２)を行う。そして、セクタ状態調査回路２５は、フラッシュＲＯＭ２３からリードしたデータが，“FFFFFFFFFh”であった場合(ステップＳ１０３；ＹＥＳ)には、調査アドレスに“４”を加算(ステップＳ１０４)してから、調査アドレスが終了アドレス以上であるか否かを判断する(ステップＳ１０５)。
【００２２】
調査アドレスが終了アドレス未満であった場合(ステップＳ１０５；ＮＯ)、セクタ状態調査回路２５は、“調査アドレス−セクタアドレス”が１２８Ｋ（１２８×１０２４）であるか否かを判断する（ステップＳ１０６）。そして、セクタ状態調査回路２５は、“調査アドレス−セクタアドレス”が１２８Ｋではなかった場合（ステップＳ１０６；ＮＯ）には、ステップＳ１０２に戻って、調査アドレスで始まる４アドレス分のデータ（４バイトのデータ）をフラッシュＲＯＭ２３からリードする処理を行う。
【００２３】
このような処理を繰り返しているうちに、フラッシュＲＯＭ２３から，“FFFFFFFFFh”ではないデータがリードされた場合(ステップＳ１０３；ＮＯ)、セクタ状態調査回路２５は、状態値レジスタの第ｎビットに“０”をライトする処理(ステップＳ１０９)と、“セクタアドレス＋１２８Ｋ”を調査アドレスにセットする処理(ステップＳ１１０)とを、行う。そして、セクタ状態調査回路２５は、調査アドレスが終了アドレス未満であった場合(ステップＳ１１１；ＮＯ)には、セクタアドレスに１２８Ｋを加算し，ｎから１を減算する処理（ステップＳ１０８）を行ってから、ステップＳ１０２以降の処理を再び開始する。
【００２４】
また、セクタ状態調査回路２５は、“４”を加算した後の調査アドレス（＜終了アドレス）が“セクタアドレス＋１２８Ｋ”と一致していた場合（ステップＳ１０６；ＹＥＳ）、すなわち、第ｎセクタ上の各データ（１バイトデータ）が全て“FFh”であった場合（第ｎセクタがイレース済みセクタであった場合）には、状態値レジスタの第ｎビットに“１”をライトする処理(ステップＳ１０９)を行ってから、ステップＳ１０８以降の処理を行う。
【００２５】
また、セクタ状態調査回路２５は、“４”を加算した後の調査アドレスが終了アドレス以上であった場合（ステップＳ１０５；ＹＥＳ）には、状態値レジスタの第ｎビットに“０”をライトする処理(ステップＳ１１２)と、処理開始指示受付用レジスタの第０ビットに“０”をライトする処理(ステップＳ１１３)とを行う。そして、セクタ状態調査回路２５は、割込信号を出力する処理（メモリ制御ＡＳＩＣ２２の所定のピンから，パルス状の信号を出力する処理；ステップＳ１１４)を行ってから、この状態調査処理を終了する。
【００２６】
また、セクタ状態調査回路２５は、セクタアドレスから求めた調査アドレスが，終了アドレス以上であった場合（ステップＳ１１１；ＹＥＳ）には、ステップＳ１１３の処理とステップＳ１１４の処理とを行ってから、この状態調査処理を終了する。
【００２７】
要するに、メモリ制御ＡＳＩＣ２２（セクタ状態調査回路２５）が実行可能な状態調査処理は、フラッシュＲＯＭ２３の幾つかのセクタ（調査セクタ指定情報が示しているもの）の状態を調査し、各セクタに関する調査結果を内部（状態値レジスタ）に記憶する処理となっている。
【００２８】
そして、本実施形態に係る印刷装置１０は、フラッシュＲＯＭ２３の，状態が不明な幾つかのセクタへのデータの書込時に、ＣＰＵ２１が，メモリ制御ＡＳＩＣ２２（セクタ状態調査回路２５）に状態調査処理を行わせ，その処理結果に基づき，イレースされていないセクタのみのイレース（及び、データを書き込んだセクタに関する状態値の変更）を行うように構成された装置（ＣＰＵ２１に，そのような動作を行わせるファームウェアを、フラッシュＲＯＭ２３に記憶した装置）となっている。
【００２９】
以上、説明したように、印刷装置１０は、フラッシュＲＯＭ２３の，状態が不明な幾つかのセクタへのデータの書込時に、それらのセクタの状態の調査が，セクタ状態調査回路２５によって行われる装置（各セクタの状態の調査が従来装置よりも短時間で終了する装置）となっている。このため、印刷装置１０は、フラッシュＲＯＭ２３へのデータの書込が，従来の印刷装置よりも高速に行われる装置（フラッシュＲＯＭ２３へのデータの書込に要する平均的な時間が，従来装置よりも短い装置）として機能することになる。
【００３０】
《変形形態》
上記した印刷装置１０は、各種の変形を行うことが出来る。例えば、ファームウェアが記憶されている各セクタの状態を知る必要がある場合は殆どないので、セクタ状態調査回路２５を、ストレージ領域として使用されている各セクタに関する状態値のみを記憶できる状態値レジスタ（図３）を備えたものに変形することが出来る。また、セクタ状態調査回路２５を、幾つかのセクタ番号からなる調査セクタ指定情報を設定できる回路や、セクタサイズを指定できる回路に、変形することも出来る。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態に係る印刷装置の構成図。
【図２】実施形態に係るセクタ状態調査回路が備える調査セクタ指定情報レジスタの説明図。
【図３】セクタ状態調査回路が備える状態値レジスタの説明図。
【図４】セクタ状態調査回路が実行するセクタ状態調査処理の流れ図。
【符号の説明】
【００３２】
１０  印刷装置、  ２０  コントローラ、  ２１  ＣＰＵ、
２２  メモリ制御ＡＳＩＣ、  ２３  フラッシュＲＯＭ、
２５  セクタ状態調査回路、  ３０  印刷エンジン、  ４０  操作パネル
【図１】
2007233902.tif 000003
【図２】
2007233902.tif 000004
【図３】
2007233902.tif 000005
【図４】
2007233902.tif 000006