(57)【要約】【課題】半導体集積回路内の電源ドロップ発生箇所を、容易に確認することができる不良解析方法を提供する。【解決手段】半導体集積回路201の論理回路210内に発光素子209を有する電源ドロップ確認回路208を任意に配置し、VDD配線205とVSS配線206の間の電源ドロップ量によって発光素子209の電流量が異なり、発光量、発熱量も異なる。この現象をエミッション顕微鏡、液晶解析装置で観測することによって、半導体集積回路内の電源ドロップ発生箇所を推測する解析手法を提案する。これにより半導体集積回路の電源ドロップによる動作不良の不具合箇所を推測するための、設計検証（回路検証、シミュレーション検証、レイアウト検証）時間が短縮でき、ＦＩＢ加工による加工時間の短縮も図ることが可能となり、解析時間の大幅な短縮が図れる。【選択図】図１
2007315993.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置の電源配線間の電源ドロップを測定するための半導体装置の測定方法であって、前記半導体集積回路装置の電源配線間に発光素子を有する複数個の電源ドロップ確認回路を配置し、前記電源配線間の電源ドロップに反応して前記発光素子の発光が変化し、この変化した発光箇所を観測した情報により、前記電源配線間の電源ドロップの発生箇所を特定することを特徴とする半導体装置の解析方法。
【請求項２】
前記発光箇所を観測する際、エミッション顕微鏡装置を用いて前記発光素子の発光強度を観測し、前記エミッション顕微鏡装置で観測した発光情報により、前記電源配線間の電源ドロップの発生箇所を特定する請求項１記載の半導体装置の解析方法。
【請求項３】
前記発光箇所を観測する際、液晶解析装置を用いて前記発光素子の発熱量を観測し、前記液晶解析装置で観測した発熱情報により、前記電源配線間の電源ドロップの発生箇所を特定する請求項１または２記載の半導体装置の解析方法。
【請求項４】
請求項１記載の半導体装置の解析方法に用いる半導体装置であって、前記電源ドロップ確認回路が微小な電源ドロップを測定するために、前記半導体集積回路装置のＩ／Ｏ部に電源ドロップ制御端子を設け、前記電源ドロップ確認回路の発光素子は前記電源ドロップ制御端子と接続されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置の解析方法に用いる半導体装置であって、前記電源ドロップ確認回路が微小な電源ドロップを測定するために、前記半導体集積回路装置内の論理回路供給電源とは別の電源を制御可能とし、前記半導体集積回路装置に発生する前記論理回路供給電源と別の電源との電源ドロップ量を比較してその電位差により発光素子に電流を流す差動アンプ回路を前記電源ドロップ確認回路内に設けたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の電源ドロップ発生箇所を特定するための半導体装置の解析方法および半導体装置に関するものである。
【背景技術】
【０００２】
半導体集積回路内で電源ドロップが発生した場合、そのドロップ量が設計基準に対して超えるとＬＳＩとして正常動作しない場合がある。そのような動作不良が発生した場合、電源ドロップの発生箇所を推測するための解析手法としては、ＬＳＩテスターによる評価結果と、設計検証（シミュレーション検証、レイアウト検証）を実施しながら、半導体集積回路内の電源ドロップ発生箇所を推測し、電子ビームを用いた電位観測（ＥＢテスター解析）を実施しドロップ箇所を特定する方法が一般的である。ＥＢテスター解析を行う場合、ＦＩＢ（集束イオンビーム）装置により、製造後の半導体チップの表面および裏面から観測対象ノードに対応するメタル配線および電源配線に達する穴（観測窓）を空け、その観測窓に導電性物質を埋め込むことによって、観測対象のメタル配線および電源配線の電位観測を行う方法がとられるが、多層化構造の半導体集積回路のレイアウト設計おいて、メタル配線および電源配線は、不良解析において電位観測（信号波形の測定）を容易化するようには考慮されていない。上層のメタル配線によりその下層がほぼ完全に覆われてしまい、下層のメタル配線、電源配線の電位観測が非常に困難になる場合がある。
【０００３】
図１０を用いて、半導体集積回路上の電源ドロップ発生箇所を特定するための解析フローを説明する。
【０００４】
Ｓ（ステップ）１０１は回路設計、Ｓ１０２はレイアウト設計、Ｓ１０３はマスク製作、Ｓ１０４は製造、評価で半導体の一般的な開発フローであり、不具合が発生した場合、Ｓ１０５のＬＳＩテスターの評価結果、Ｓ１０６のシミュレーション検証（回路検証）、Ｓ１０７のレイアウト検証を実施し、半導体集積回路の動作不具合箇所を推定する。Ｓ１０８ではＥＢテスター解析を実施するための電位観測ポイントが配線および電源配線に作成可能か（ＰＡＤ作成検討）の検討を行う。ＰＡＤ作成が可能な場合、Ｓ１０９のサンプル開封、Ｓ１１０で実際にＦＩＢによるＰＡＤ作成を行う。Ｓ１１１でＥＢテスターを用いて不具合推定箇所の電位観測を実施し、最終的に不具合推定箇所の電源ドロップ量を測定するために、Ｓ１１２でマニュピュレータを用いて電源ドロップを測定する。Ｓ１０８でＰＡＤ作成が不可能な場合は、電源ドロップ量を確認することが不可能となる。
【特許文献１】特開平０７−０１４８９９号公報
【特許文献２】特開２０００−０４６７４４号公報
【特許文献３】特開２００６−０６６８２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の解析方法では、電源ドロップ発生箇所を推測するための解析手法としては、不具合発生時のＬＳＩテスターの評価結果と設計検証（シミュレーション検証、レイアウト検証）から電源ドロップ発生箇所を推測しなければならなかったために、非常に時間が掛かるという課題があった。
【０００６】
また近年の半導体集積回路装置の微細化、多層化により電源ドロップ量を観測したい箇所のレイアウト状態により、ＦＩＢによるＰＡＤ作成が不可能な場合もあり、ＥＢテスターおよびマニュピュレータを用いて電位測定することが不可能な場合が多発してきた。また、電源ドロップ発生箇所の確認したい箇所が複数ある場合は、ＦＩＢによるＰＡＤ作成工程を複数回実施しなければならなかった。
【０００７】
したがって、本発明の目的は、以上の問題点を解決するために、ＬＳＩテスター評価の結果から、電源ドロップ発生箇所を容易に確認することが可能になり、また、電源ドロップ発生箇所の確認したい箇所が複数ある場合、一度の解析で複数箇所の電源ドロップ発生箇所を推測することが可能となり解析時間の短縮を実現し、不具合発生箇所の見落としをなくすことができる半導体装置の解析方法および半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の請求項１記載の半導体装置の解析方法は、半導体集積回路装置の電源配線間の電源ドロップを測定するための半導体装置の測定方法であって、半導体集積回路装置の電源配線間に発光素子を有する複数個の電源ドロップ確認回路を配置し、電源配線間の電源ドロップに反応して発光素子の発光が変化し、この変化した発光箇所を観測した情報により、電源配線間の電源ドロップの発生箇所を特定する。
【０００９】
請求項２記載の半導体装置の解析方法は、請求項１記載の半導体装置の解析方法において、発光箇所を観測する際、エミッション顕微鏡装置を用いて発光素子の発光強度を観測し、エミッション顕微鏡装置で観測した発光情報により、電源配線間の電源ドロップの発生箇所を特定する。
【００１０】
請求項３記載の半導体装置の解析方法は、請求項１または２記載の半導体装置の解析方法において、発光箇所を観測する際、液晶解析装置を用いて発光素子の発熱量を観測し、液晶解析装置で観測した発熱情報により、電源配線間の電源ドロップの発生箇所を特定する。
【００１１】
請求項４記載の半導体装置は、請求項１記載の半導体装置の解析方法に用いる半導体装置であって、電源ドロップ確認回路が微小な電源ドロップを測定するために、半導体集積回路装置のＩ／Ｏ部に電源ドロップ制御端子を設け、電源ドロップ確認回路の発光素子は電源ドロップ制御端子と接続されている。
【００１２】
請求項５記載の半導体装置は、請求項１記載の半導体装置の解析方法に用いる半導体装置であって、電源ドロップ確認回路が微小な電源ドロップを測定するために、半導体集積回路装置内の論理回路供給電源とは別の電源を制御可能とし、半導体集積回路装置に発生する論理回路供給電源と別の電源との電源ドロップ量を比較してその電位差により発光素子に電流を流す差動アンプ回路を電源ドロップ確認回路内に設けたものである。
【発明の効果】
【００１３】
本発明の半導体装置の解析方法によれば、半導体集積回路装置の電源配線間に発光素子を有する複数個の電源ドロップ確認回路を配置し、電源配線間の電源ドロップに反応して発光素子が発光し、この発光箇所を観測した情報により、電源配線間の電源ドロップの発生箇所を特定するので、電源ドロップ発生箇所を容易に確認することが可能になる。このため、半導体集積回路装置の電源ドロップによる動作不良の不具合箇所を推測するための、設計検証（回路検証、シミュレーション検証、レイアウト検証）時間が短縮できる。また、電源ドロップ発生箇所の確認したい箇所が複数ある場合は、従来、ＦＩＢによるＰＡＤ作成工程を複数回実施しなければならなかったが、本発明によれば１度の解析で複数箇所の電源ドロップ発生箇所を推測することが可能となる。このため、ＦＩＢ加工による加工時間の短縮も図ることが可能となり、解析時間の大幅な短縮が図れる。
【００１４】
また、本発明において、請求項２記載の半導体装置の解析方法では、発光箇所を観測する際、エミッション顕微鏡装置を用いて発光素子の発光強度を観測し、エミッション顕微鏡装置で観測した発光情報により、電源配線間の電源ドロップの発生箇所を特定するので、電源ドロップ発生箇所を発光情報によりグラフティカルに確認することが可能になる。また、エミッション顕微鏡装置を用いることで、解析の確認範囲が大きいため、電源ドロップ発生箇所の見落としがなくなり、解析精度が向上する。
【００１５】
また、本発明において、請求項３記載の半導体装置の解析方法では、発光箇所を観測する際、液晶解析装置を用いて発光素子の発熱量を観測し、液晶解析装置で観測した発熱情報により、電源配線間の電源ドロップの発生箇所を特定するので、電源ドロップ発生箇所を発熱情報によりグラフティカルに確認することが可能になる。また、液晶解析装置を用いることで、解析の確認範囲が大きいため、電源ドロップ発生箇所の見落としがなくなり、解析精度が向上する。上記エミッション顕微鏡解析で、電源ドロップ発生箇所を推測できない場合、液晶解析装置を用いて発熱解析をすることによって、不具合箇所を推測することも可能となる。
【００１６】
また、本発明の請求項４記載の半導体装置によれば、上記半導体装置の解析方法に用いる半導体装置であって、電源ドロップ確認回路が微小な電源ドロップを測定するために、半導体集積回路装置のＩ／Ｏ部に電源ドロップ制御端子を設け、電源ドロップ確認回路の発光素子は電源ドロップ制御端子と接続されているので、電源ドロップ制御端子の電圧を調整して、電源ドロップにより発生する発光素子に流れる電流量を制御することができる。
【００１７】
また、本発明の請求項５記載の半導体装置によれば、上記半導体装置の解析方法に用いる半導体装置であって、電源ドロップ確認回路が微小な電源ドロップを測定するために、半導体集積回路装置内の論理回路供給電源とは別の電源を制御可能とし、半導体集積回路装置に発生する論理回路供給電源と別の電源との電源ドロップ量を比較してその電位差により発光素子に電流を流す差動アンプ回路を電源ドロップ確認回路内に設けたので、別の電源電圧を調整することで、電源ドロップ確認回路の発光素子に流れる電流量を制御することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態において、半導体集積回路上に発生した電源ドロップの発生箇所を特定するための電源ドロップ確認回路と不良解析方法を図１〜図９に基づいて説明する。
【００１９】
まず、図１を用いて本発明の半導体集積回路における電源ドロップ確認回路と発光素子の構成について説明する。
【００２０】
図１（ａ）において、２０１は半導体集積回路、２０２はＶＤＤ端子、２０３はＶＳＳ端子、２０４はＶＤＤ３端子、２０５はＶＤＤ配線、２０６はＶＳＳ配線、２０７はＶＤＤ３配線、２０８は電源ドロップ確認回路である。
【００２１】
図１（ａ）に示すように、ＶＤＤ配線２０５とＶＳＳ配線２０６との間に電源ドロップ確認回路２０８を半導体集積回路装置２０１内に設ける。図１（ａ）の箇所Ａ、Ｂ、Ｃは図１（ｂ）の箇所Ａ、Ｂ、Ｃに対応しており、２０９は発光素子、２１０は論理回路である。論理回路２１０は半導体集積回路装置２０１を構成する回路である。発光素子２０９は電源ドロップ確認回路２０８を構成する回路であり、電源ドロップ確認回路２０８は、論理回路２１０の中に設ける構成とし、任意に配置することを特徴とする。
【００２２】
その他、電源ドロップ確認回路２０８の配置方法として、実績のないＩＰコア、ハードマクロセルの中に搭載することも可能である。
【００２３】
次に、半導体集積回路内に電源ドロップが発生した場合の電源ドロップ確認回路と発光素子の動作について、図２で説明する。
【００２４】
図２（ａ）は図１（ａ）と同じ回路構成である。半導体集積回路２０１内の任意の箇所Ａ、Ｂ、Ｃに着目する。
【００２５】
図２（ｂ）は箇所Ａ、Ｂ、Ｃにおける電源ドロップ量を示す図である。３０１は基準電圧、３０２は箇所Ａにおける電源ドロップ量、３０３はＢにおける電源ドロップ量を示す。図２（ｂ）において、箇所Ａが基準電圧に対して最も電源ドロップ量３０２が多く、ついで箇所Ｂが基準電圧に対して電源ドロップ量３０３が多く、箇所Ｃは基準電圧３０１に対して電源ドロップが発生していないことを示す。また、基準電圧３０１の理想の電圧はＶＤＤ端子２０２の電圧である。
【００２６】
図２（ｃ）は箇所Ａ、Ｂ、Ｃにおける電源ドロップ確認回路２０８に流れる電流量を示す図である。３０４は箇所Ａにおける電源ドロップ確認回路２０８に流れる電流量、３０５は箇所Ｂにおける電源ドロップ確認回路２０８に流れる電流量、３０６は箇所Ｃにおける電源ドロップ確認回路２０８に流れる電流量を示す。
【００２７】
図２（ｃ）に示すように、箇所Ａは電源ドロップ量が最も大きいため、電源ドロップ確認回路２０８に流れる電流量３０４が最も少ない、ついで箇所Ｂにおける電源ドロップ確認回路２０８に流れる電流量３０５は少なく、箇所Ｃにおける電源ドロップ確認回路２０８に流れる電流量３０６が最も多いことを示す。この電源ドロップ確認回路２０８に流れる電流量の差、つまり発光素子２０９の発光量（発光強度）をエミッション顕微鏡を用いて観測することにより、電源ドロップの発生箇所の推測を行うことが可能となる。つまり最も発光強度が弱い箇所が最も電源ドロップ量の多い箇所と推測することが出来る。
【００２８】
発光箇所を観測する際、上記のようにエミッション顕微鏡装置を用いて発光素子の発光強度を観測し、エミッション顕微鏡装置で観測した発光情報により、電源配線間の電源ドロップの発生箇所を特定する。また、液晶解析装置を用いて発光素子の発熱量を観測し、液晶解析装置で観測した発熱情報により、電源配線間の電源ドロップの発生箇所を特定することも可能である。
【００２９】
次に、エミッション顕微鏡、液晶解析装置を用いて電源ドロップの発生箇所を観測した例を図３を用いて説明する。
【００３０】
図３（ａ）は本発明の実施形態の半導体集積回路における電源ドロップ確認回路の配置図を示す。
【００３１】
２０１は半導体集積回路、２０８は電源ドロップ確認回路を示し、Ａ〜Ｋの場所に１２個の電源ドロップ確認回路を配置したことを示す。
【００３２】
図３（ｂ）は本発明の実施形態の電源ドロップ発生箇所の発光現象をエミッション顕微鏡で観測した結果を示す。４０１はエミッション顕微鏡による発光箇所を示したものである。Ｈの箇所が最も発光強度が弱く、Ｅ、Ｇ、Ｋの箇所がついで発光強度が弱いことがわかりＨの箇所で電流ドロップが発生していると推測できる。液晶解析装置を用いた発熱解析結果も図３（ｂ）のエミッション結果と同様の結果が得られる。
【００３３】
次に電源ドロップ確認回路と発光素子の回路構成について図４を用いて説明する。図４（ａ）、（ｂ）は電源ドロップ確認回路の例であり、２０８は電源ドロップ確認回路、２０９は発光素子を示す。発光素子２０９はＮｃｈトランジスタもしくは、Ｐｃｈトランジスタで構成される。この発光素子２０９を流れる電流値が発光量としてエミッション顕微鏡で観測される。
【００３４】
図５は、微小な電源ドロップ量を観測するための工夫を示したものである。５０１はダイオードであり、３個のダイオードを直列に繋げたものとする。５０２は電源ドロップ調整ＰＡＤである。図５（ａ）は発光素子２０９に通常のＮｃｈトランジスタを配置、（ｂ）は発光素子２０９に通常のＮｃｈトランジスタとダイオード５０１を配置、（ｃ）は発光素子２０９のドレイン側に電源ドロップ調整ＰＡＤ５０２を作成した構成をとる。この構成をとることによって、発光素子のゲート−ソース間電圧を変動させることにより、発光素子２０９に流れる電流量を調整することが可能になる。
【００３５】
図６は一般的なゲート電圧とドレイン電流特性を示したものであり、図５（ｃ）の電源ドロップ調整ＰＡＤ５０２の電圧を調整して、発光素子２０９に流れる電流量を示した図である。５０４は電源ドロップが発生しない場合の電流量、５０３は電源ドロップによる電圧降下量、５０５は電源ドロップ発生箇所の電流量を示す。Ｖｇｓ電圧がＶｔｈの閾値電圧の大小によって、ドレイン電流量を制御することも可能になる。
【００３６】
図７は本発明の実施形態において電源ドロップ確認用ＰＡＤを構成した図であり、５０２は電源ドロップ調整ＰＡＤを示す。すなわち、半導体集積回路装置２０１のＩ／Ｏ部に電源ドロップ調整ＰＡＤ（電源ドロップ制御端子）５０２を設け、電源ドロップ確認回路２０８の発光素子２０９は電源ドロップ調整ＰＡＤ５０２と接続されている。この電源ドロップ確認用ＰＡＤ５０２の電源電圧を任意に変更することによって、電源ドロップにより発生する電流変化量を制御することが可能になる。
【００３７】
次に、微小な電源ドロップ量を観測するための工夫として、差動アンプを内蔵した電源ドロップ確認回路を図８を用いて説明する。
【００３８】
図８（ａ）は差動アンプ付き電源ドロップ確認回路と動作例を示す。図８（ｂ）は半導体集積回路上の電源ドロップ確認回路の配置について示す。
【００３９】
図８（ａ）において、２０８は電源ドロップ確認回路、２０９は発光素子で、電源ドロップ確認回路２０８は一般的な差動アンプ６０２、発光素子２０９、（６０９が発光素子２０９でこの場合Ｎｃｈトランジスタとする。）、抵抗６０５、６０６で構成される。６０７はＰｃｈトランジスタ、６０８はＰｃｈトランジスタ、６０９はＮｃｈトランジスタである。また差動アンプ６０２内のＰｃｈトランジスタ６０７、６０８のゲートは差動アンプの入力、Ｎｃｈトランジスタ６０９のゲートは差動アンプ６０２の出力である。また、６０１はＶＤＤ３電源電圧調整部で、ＶＤＤ３配線２０７とＶＳＳ配線２０６の間に抵抗６０３と抵抗６０４を構成する。このように、半導体集積回路２０１内の論理回路供給電源（ＶＤＤ配線２０５の電源）とは別の電源（ＶＤＤ３配線２０７の電源）を制御可能とし、半導体集積回路に発生する論理回路供給電源と別の電源との電源ドロップ量を比較する差動アンプ回路６０２を電源ドロップ確認回路２０８内に設けている。
【００４０】
差動アンプ６０２のＰｃｈトランジスタ６０７と６０８のゲート電圧が同電位になるように、抵抗６０３、６０４、６０５、６０６のそれぞれを作り込んでおく。例えば、ＶＤＤ３端子２０４の電圧が４Ｖ、ＶＤＤ端子２０２の電圧が２Ｖとした時、抵抗６０３は３０００Ω、抵抗６０４は１０００Ω、抵抗６０５は１０００Ω、抵抗６０６は１０００Ωとすれば、差動アンプ６０２内のトランジスタ６０７、６０８のゲート電圧は同電位になるようになる。電源ドロップ観測時、図８（ａ）のＶＤＤ配線２０５に電源ドロップが発生し、ＶＤＤ３配線２０７の電圧とＶＤＤ配線（内部論理回路供給電源）２０５に電源ドロップによる電位差、つまり差動アンプ６０２のＮｃｈトランジスタ６０８のゲート電圧が下がったとすると、Ｎｃｈトランジスタ６０９のゲート電圧は上昇し発光素子２０９のＮｃｈトランジスタ６０９にＶＤＤ配線２０５の電流６１０が流れる。電流量６１０は、電源ドロップによる、ＶＤＤ配線２０５とＶＳＳ配線２０６の間の電位差により、発光素子２０９に流れる電流量であり、発光素子２０９が配置された場所により異なるため、この電流量をエミッション顕微鏡で観測することによって、電源ドロップ発生箇所を推測することが可能になる。また、ＶＤＤ３配線２０７の電源電圧は、外部より調整可能で、ＶＤＤ３配線２０７の電源電圧を微調整することで、発光素子６０９の発光の程度が変化させることが可能なため、ＶＤＤ配線２０５の電源ドロップ量を容易に推測することが可能となる。
【００４１】
最後に図９を用いて、本発明の実施形態における電源ドロップ解析フローを説明する。Ｓ７０１は回路設計、Ｓ７０２は電源ドロップ確認回路挿入、Ｓ７０３はレイアウト設計、Ｓ７０４はマスク製作、Ｓ７０５は製造、評価、Ｓ７０６はＬＳＩテスター評価、Ｓ７０７はサンプル加工（開封）、Ｓ７０８はエミッション顕微鏡、液晶発熱解析、Ｓ７０９は電源ドロップ箇所の推測というフローで解析を実施することができ、解析期間と精度の向上につながる。
【産業上の利用可能性】
【００４２】
本発明にかかる半導体装置の解析方法は、半導体集積回路の電源ドロップによる動作不良の不具合箇所を推測するための、設計検証（回路検証、シミュレーション検証、レイアウト検証）時間が短縮でき、ＦＩＢ加工による加工時間の短縮も図ることが可能となり、解析時間の大幅な短縮が図れるという効果を有し、半導体集積回路装置の電源ドロップ発生箇所を特定するための半導体装置の解析方法として有用である。
【図面の簡単な説明】
【００４３】
【図１】（ａ）は本発明の実施形態において電源ドロップ確認回路構成図、（ｂ）はその回路図である。
【図２】（ａ）は図１（ａ）と同様の電源ドロップ確認回路構成図、（ｂ）は箇所Ａ、Ｂ、Ｃにおける電源ドロップ量を示す図、（ｃ）は箇所Ａ、Ｂ、Ｃにおける電源ドロップ確認回路に流れる電流量を示す図である。
【図３】（ａ）は本発明の実施形態の半導体集積回路における電源ドロップ確認回路の配置図、（ｂ）はその電源ドロップ発生箇所の発光現象をエミッション顕微鏡で観測した結果を示す図である。
【図４】本発明の実施形態における電源ドロップ確認回路の例を示す図である。
【図５】本発明の実施形態における電極ドロップ確認回路と半導体集積回路の構成例を示す図である。
【図６】一般的なゲート電圧とドレイン電流特性を示した図である。
【図７】本発明の実施形態において電源ドロップ確認用ＰＡＤを構成した図である。
【図８】（ａ）は差動アンプ付き電源ドロップ確認回路と動作例を示す図、（ｂ）は半導体集積回路上の電源ドロップ確認回路の配置について示す図である。
【図９】本発明の実施形態における電源ドロップ解析フロー図である。
【図１０】従来の電源ドロップ解析フロー図である。
【符号の説明】
【００４４】
Ｓ１０１  回路設計
Ｓ１０２  レイアウト設計
Ｓ１０３  マスク製作
Ｓ１０４  製造、評価
Ｓ１０５  ＬＳＩテスター評価
Ｓ１０６  シミュレーション検証
Ｓ１０７  レイアウト検証
Ｓ１０８  ＥＢテスター確認ＰＡＤ作成箇所検討
Ｓ１０９  サンプル加工（開封）
Ｓ１１０  ＦＩＢによるＰＡＤ作成
Ｓ１１１  ＥＢテスター解析
Ｓ１１２  電源ドロップ測定/マニュピュレータ測定
Ｓ１１３  電源ドロップ箇所の推測
２０１  半導体集積回路
２０２  ＶＤＤ端子
２０３  ＶＳＳ端子
２０４  ＶＤＤ３端子
２０５  ＶＤＤ配線
２０６  ＶＳＳ配線
２０７  ＶＤＤ３配線
２０８  電源ドロップ確認回路
２０９  発光素子
２１０  論理回路
３０１  基準電圧
３０２  電源ドロップ量
３０３  電源ドロップ量
３０４  電流量
３０５  電流量
３０６  電流量
４０１  エミッション顕微鏡発光箇所
５０１  ダイオード
５０２  電源ドロップ調整ＰＡＤ
５０３  電源ドロップ量
５０４  電流量
５０５  電流量
６０１  ＶＤＤ３電源電圧調整部
６０２  差動アンプ
６０３  抵抗
６０４  抵抗
６０５  抵抗
６０６  抵抗
６０７  Ｐｃｈトランジスタ
６０８  Ｐｃｈトランジスタ
６０９  Ｎｃｈトランジスタ
６１０  電流量
【図１】
2007315993.tif 000003
【図２】
2007315993.tif 000004
【図３】
2007315993.tif 000005
【図４】
2007315993.tif 000006
【図５】
2007315993.tif 000007
【図６】
2007315993.tif 000008
【図７】
2007315993.tif 000009
【図８】
2007315993.tif 000010
【図９】
2007315993.tif 000011
【図１０】
2007315993.tif 000012