(57)【要約】【課題】スキップ・リピート処理作業を簡素化し、処理能力を向上させた画像処理装置及び画像処理方法を提供する。【解決手段】フィールド単位毎にインデックスが設定された記憶領域を有するメモリバンク１４と、メモリバンク１４における空き領域の前記インデックスを管理する入力管理キュー、及びメモリバンク１４における出力可能なデータ領域の前記インデックスを管理する出力管理キューによって、メモリバンク１４のデータ入出力を制御する入出力制御回路１５を備え、入出力制御回路１５は、前記出力管理キューによって出力可能なフィールド数を決定する手段と、決定されたフィールド数と閾値とを比較する手段と、比較結果に基づいて、スキップ処理又はリピート処理するか決定する手段と、を有する画像処理装置１である。【選択図】図１
2007259218.tif 000002
【特許請求の範囲】
【請求項１】
フィールド単位毎にインデックスが設定された記憶領域を有するメモリバンクと、
前記メモリバンクにおける空き領域の前記インデックスを管理する入力管理キュー、及び前記メモリバンクにおける出力可能なデータ領域の前記インデックスを管理する出力管理キューによって、前記メモリバンクのデータ入出力を制御する入出力制御回路を備え、
前記入出力制御回路は、
前記出力管理キューによって出力可能なフィールド数を決定する手段と、
決定されたフィールド数と閾値とを比較する手段と、
比較結果に基づいて、スキップ処理又はリピート処理するか決定する手段と、を有する画像処理装置。
【請求項２】
前記スキップ処理は、前記出力可能なフィールド数が前記閾値より大きい場合、最も長く記憶されているデータを２フィールド廃棄する処理であることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記リピート処理は、前記出力可能なフィールド数が２フィールド未満の場合、最後に出力したデジタル画像信号と同一信号を再度出力する処理であることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記出力管理キューは、データ出力が可能なフィールドに位置し、データ出力毎に１フィールド進めるリードポインタを有する請求項１乃至３のいずれか１項に記載の画像処理装置。
【請求項５】
前記入出力制御回路は、前記リードポインタ位置によって、前記出力可能なフィールド数を決定することを特徴とする請求項１乃至４のいずれか１項に記載の画像処理装置。
【請求項６】
フィールド単位毎にインデックスが設定された記憶領域を有するメモリバンクにおいて、
前記メモリバンクにおける空き領域の前記インデックスを管理する入力管理キューによって、前記メモリバンクへのデータ入力を制御し、
前記メモリバンクにおける出力可能なデータ領域の前記インデックスを管理する出力管理キューによって、出力可能なフィールド数を決定し、
決定されたフィールド数と閾値とを比較し、
前記出力可能フィールド数が前記閾値より大きい場合、最も長く記憶されている前記データを２フィールド廃棄し、
前記出力可能フィールド数が２フィールド未満の場合、最後に出力したデジタル画像信号と同一信号を再度出力する画像処理方法。
【請求項７】
前記出力管理キューは、データ出力が可能なフィールドに位置し、データ出力毎に１フィールド進めるリードポインタ位置によって、前記出力可能なフィールド数を決定する請求項６に記載の画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル画像処理技術において、特にタイムベースコレクタ機能に係る技術に関する。
【背景技術】
【０００２】
従来、安定した入力画像信号を得るために、一旦入力画像信号はタイムベースコレクタ回路に入力される。タイムベースコレクタ回路は、入力画像信号の時間軸方向の乱れを補正する回路である。例えば、タイムベースコレクタ回路は、ビデオデッキの走行ムラや繰り返し使用したテープの伸び等が原因で起こる映像の細かな揺れ（ジッター）、或いは入力画像信号の伝達速度のばらつき等による時間軸方向の変動を補正することにより、入力画像信号を安定させる。
【０００３】
タイムベースコレクタ回路では、スキップ・リピート処理を行うことにより入力画像信号の変動を補正している。スキップ処理は、出力に対して入力画像が多いときに古い画像を廃棄する処理である。リピート処理は、出力に対して入力画像が少ないときに同じフレームの出力を再度使用する処理である。
【０００４】
スキップ・リピート処理技術の例が、特許文献１に開示されている。特許文献１の構成では、入力画像信号の書き込みアドレスと出力画像信号の読み出しアドレスを、それぞれ発生させるアドレス発生器を有している。発生したアドレスを比較することにより、出力に対して入力画像が多いか少ないかを判断する。その結果、出力に対して入力画像が多い時には出力されたアドレスに対応する画像のスキップ処理を実行し、出力に対して入力画像が少ない時には最後に出力した画像のリピート処理を実行する。
【特許文献１】特開平５−２９８４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に係るスキップ・リピート処理は、フィールド単位で入出力される画像信号に対し、入出力画像信号夫々のアドレスを比較することによって実行される。即ち、入出力画像信号夫々のアドレス発生器を備える必要がある。従って、回路構成が複雑となり画像処理装置の消費電力が増加する。また、画像処理装置の処理作業も煩雑となり処理能力が低下する、という課題が生じる。
【課題を解決するための手段】
【０００６】
本発明は、フィールド単位毎にインデックスが設定された記憶領域を有するメモリバンクと、前記メモリバンクにおける空き領域の前記インデックスを管理する入力管理キュー、及び前記メモリバンクにおける出力可能なデータ領域の前記インデックスを管理する出力管理キューによって、前記メモリバンクのデータ入出力を制御する入出力制御回路を備え、前記入出力制御回路は、前記出力管理キューによって出力可能なフィールド数を決定する手段と、決定されたフィールド数と閾値とを比較する手段と、比較結果に基づいて、スキップ処理又はリピート処理するか決定する手段と、を有する画像処理装置である。
【０００７】
また、フィールド単位毎にインデックスが設定された記憶領域を有するメモリバンクにおいて、前記メモリバンクにおける空き領域の前記インデックスを管理する入力管理キューによって、前記メモリバンクへのデータ入力を制御し、前記メモリバンクにおける出力可能なデータ領域の前記インデックスを管理する出力管理キューによって、出力可能なフィールド数を決定し、決定されたフィールド数と閾値とを比較し、前記出力可能フィールド数が前記閾値より大きい場合、最も長く記憶されている前記データを２フィールド廃棄し、前記出力可能フィールド数が２フィールド未満の場合、最後に出力したデジタル画像信号と同一信号を再度出力する画像処理方法である。
【０００８】
上記構成では、メモリバンクの記憶領域をフィールド単位毎にインデックス設定し、入力管理キュー及び出力管理キューによってメモリバンクへのデータ入出力を管理する。その結果、本発明のスキップ・リピート処理は、フィールド単位で入出力される画像信号に対し、入出力画像信号のフィールド数を比較することにより実行可能となる。従って、特許文献１に示されるアドレス発生器を備える必要がなくなる。
【発明の効果】
【０００９】
以上のような構成により、スキップ・リピート処理作業が簡素化し、処理能力が向上した画像処理装置及び画像処理方法が提供できる。
【発明を実施するための最良の形態】
【００１０】
発明の実施の形態１．
以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。
【００１１】
図面を参照し、本発明の実施の形態１について説明する。本実施形態は、画像処理装置のタイムベースコレクタ機能におけるスキップ・リピート処理動作について例を示すものである。図１は、実施の形態１に係る画像処理装置の構成を示したものである。画像処理装置１は、Ａ／Ｄコンバータ１１、画像入力部１２、画像メモリＩ／Ｆ１３、メモリバンク１４、入出力制御回路１５、画像出力部１６、及びＤ／Ａコンバータ１７を備えている。画像処理装置１は、タイムベースコレクタ回路１８を備えている。タイムベースコレクタ回路１８は、画像入力部１２、画像メモリＩ／Ｆ１３、入出力制御回路１５、及び画像出力部１６を有している。
【００１２】
図１に示すように、Ａ／Ｄコンバータ１１は、画像入力部１２と接続している。画像入力部１２は、画像メモリＩ／Ｆ１３を介し、デジタル画像信号を記憶するメモリバンク１４と接続している。画像メモリＩ／Ｆ１３は、入出力制御回路１５と接続している。また、画像メモリＩ／Ｆ１３は、画像出力部１６を介して、Ｄ／Ａコンバータ１７と接続している。
【００１３】
アナログ画像信号は、Ａ／Ｄコンバータ１１によってデジタル画像信号に変換される。変換されたデジタル画像信号は、画像入力部１２から、画像メモリＩ／Ｆ１３を介して、メモリバンク１４に記憶されると共に、画像メモリＩ／Ｆ１３を介して、入出力制御回路１５へも入力される。入出力制御回路１５では、メモリバンク１４に記憶されたデジタル画像信号の入出力を制御する。従って、出力されるデジタル画像信号は、入出力制御回路１５によってメモリバンク１４から呼び出され、画像メモリＩ／Ｆ１３を介して、画像出力部１６へ出力される。出力されたデジタル画像信号は、Ｄ／Ａコンバータ１７によってアナログ画像信号として出力される。
【００１４】
具体的には、ビデオカメラの撮像信号、ＶＴＲの再生信号、及びＴＶ放送信号等のアナログ画像信号は、例えばビデオデコーダ等からなるＡ／Ｄコンバータ１１に入力され、Ａ／Ｄ変換後デジタル画像信号が得られる。このデジタル画像信号には、入力画像信号の伝達速度のばらつきや、同期信号の乱れ等、時間軸方向の変動分が含まれている。タイムベースコレクタ回路１８で実行されるスキップ・リピート処理は、アナログ画像信号をデジタル画像信号に変換した上で実施されるものである。従って、Ａ／Ｄコンバータ１１は、タイムベースコレクタ回路１８前段に設けられている。
【００１５】
これらの変動分を有するデジタル画像信号は、タイムベースコレクタ回路１８に入力される。タイムベースコレクタ回路１８に入力されたデジタル画像信号は、画像入力部１２から画像メモリＩ／Ｆ１３を介してメモリバンク１４に記憶される。入出力制御回路１５では、画像メモリＩ／Ｆ１３を介して、メモリバンク１４に記憶されたデジタル画像信号の入力量及び出力量を管理し、デジタル画像信号の出力量に対して入力量が多いか少ないかを比較する。出力に対して入力画像が多い場合は、メモリバンク１４に記憶されたデジタル画像信号のスキップ処理を実行する。即ち、最も長くメモリバンクに記憶されているデジタル画像信号を廃棄する。出力に対して入力画像が少ない場合はリピート処理を実行する。即ち、最後に出力したデジタル画像信号と同一信号を再度出力する。上記スキップ・リピート処理については、以下に詳述する。スキップ・リピート処理の結果、補正されたデジタル画像信号は、画像メモリＩ／Ｆ１３介して画像出力部１６より出力される。従って、タイムベースコレクタ回路１８からは、変動分が補正され安定したデジタル画像信号が出力される。
【００１６】
最終的に、タイムベースコレクタ回路１８で補正されたデジタル画像信号は、タイムベースコレクタ回路１８後段に設けられたＤ／Ａコンバータ１７によって、アナログ画像信号として出力される。その結果、元のビデオカメラの撮像信号、ＶＴＲの再生信号、ＴＶ放送信号等のアナログ画像信号は、画像処理装置１のタイムベースコレクタ機能によって、時間軸方向の変動が補正されたアナログ画像信号として出力される。
【００１７】
次に、図２から図６を用いて、スキップ・リピート処理について説明する。図２から図６は、スキップ・リピート処理時におけるメモリバンク１４及びメモリバンク１４に記憶されるデジタル画像信号の入出力制御に係る状態図を示す。
【００１８】
始めに、メモリバンク１４について説明する。図２はメモリバンク１４の状態を示した図である。図２（ａ）は、デジタル画像信号が記憶されていない状態のメモリバンク１４を示している。メモリバンク１４には、例えば３フレーム分のデジタル画像信号が記憶できる状態となっている。Ａ、Ｂ、Ｃは、フレームが記憶される領域を示している。１フレームは、２つのフィールドと呼ばれる領域に分かれている。２つのフィールドは、トップフィールド及びボトムフィールドと称される。即ち、１フレームの画像は、トップフィールドとボトムフィールドを合わせることによって成り立っている。
【００１９】
ここで、メモリバンク１４の記憶領域では、フィールド単位にインデックス番号が設定される。これは、メモリバンク１４に入出力されるデジタル画像信号を管理するためである。従って、図２（ａ）のメモリバンク１４は、３フレーム６フィールド有しているため、インデックス０からインデックス５までが設定される。図２（ｂ）は、デジタル画像信号が記憶されたメモリバンク１４の状態を示した図である。図２（ｂ）では、インデックス０とインデックス１にデジタル画像信号が設定されている。従って、インデックス０とインデックス１を合わせて１フレーム分のデジタル画像信号が出力できる状態にある。
【００２０】
次に、図３を用いて、メモリバンク１４に記憶されるデジタル画像信号の入出力制御について説明する。これは、タイムベースコレクタ回路１８の入出力制御回路１５において実行される。ここで、デジタル画像信号の入出力を制御するために、キュー（待ち行列）が用いられる。入出力制御回路１５は、メモリバンク１４のインデックスをキューによって管理することにより、デジタル画像信号の入出力を制御する。図３は、デジタル画像信号の管理キューを示している。
【００２１】
図３（ａ）は、デジタル画像信号が入力可能である空き領域を管理するキュー（以降、入力管理キューと記す）を示している。図３（ｂ）は、出力可能なデジタル画像信号のデータ領域を管理するキュー（以降、出力管理キューと記す）を示している。なお、入力管理キュー及び出力管理キューは、データ入出力が可能なフィールドに位置し、データ入出力毎に位置を１フィールド進めるリードポインタ及びライトポインタを有している。図３において、管理キューは説明を簡単にするため配列の状態で示されているが、リングバッファ状に使用することが望ましい。
【００２２】
デジタル画像信号が入力されると、ＶＩ（ビデオイン）割り込みが発生する。ＶＩ割り込みが発生した場合は、入力管理キューのリードポインタ位置から使用可能なインデックスを取得し、出力管理キューのライトポインタ位置にインデックスを保存する。この時、入力管理キューのリードポインタ、及び出力管理キューのライトポインタは、１フィールド分進める。従って、図３（ａ）、（ｂ）に示すように、入力管理キューのインデックス０及びインデックス１が出力管理キューに保存され、入力管理キューのリードポインタと出力管理キューのライトポインタが次のフィールドに進む。なお、デジタル画像信号を出力する時は、ＶＯ（ビデオアウト）割り込みが発生する。ＶＯ割り込み時では、出力管理キューのリードポインタ位置よりインデックスを取得し、インデックスに設定されたデジタル画像信号を出力する。
【００２３】
デジタル画像信号の入力は、ボトムフィールドにインデックスが設定されたタイミングで開始される。また、デジタル画像信号の出力は、出力管理キューのインデックスに１フレーム分設定された後開始される。従って、図３に示すように、出力管理キューのインデックス０及び１に１フレーム分のデジタル画像信号が設定された場合、出力管理キューのリードポインタ位置に示されるインデックス０を取り出し、デジタル画像信号の出力を開始することができる。
【００２４】
図４は、通常出力処理の状態を示した図である。具体的には、図４に示すように、インデックス０及びインデックス１による１フレーム分のデジタル画像信号が出力管理キューに保存された場合、次のＶＩ割り込みにてインデックス２が保存される。この時、次のＶＯ割り込みが実行されると、インデックス１を出力すると共に、出力可能な一番古い１フレーム分のデジタル画像信号（即ちインデックス０及び１）を開放し、入力管理キューのライトポインタ位置にインデックス０及び１を挿入する。通常出力作業は、この一連の処理をＶＩ及びＶＯ割り込みにおいて繰り返して行う。
【００２５】
図５は、スキップ処理の状態を示した図であり、図６は、リピート処理の状態を示した図である。スキップ判定は、出力管理キューのリードポインタ位置による入力データ数（Ｄ）と予め設定されている閾値（Ｘ）を比較することにより行われる。これは、タイムベースコレクタ回路１８の比較回路１６において実行される。なお、閾値（Ｘ）は、フィールド数とライン数で示される。入力データ数（Ｄ）が閾値（Ｘ）より大きいの場合、スキップ処理を実行する。また、入力データ数（Ｄ）が２フィールド未満の場合、リピート処理を実行する。なお、入力データ数（Ｄ）が２フィールド以上閾値（Ｘ）以下の場合、通常出力処理が実行される。
【００２６】
スキップ処理の場合、例えばスキップ判定の閾値（Ｘ）を５フィールド＋２３ラインとする。ボトムフィールドにインデックスが設定されるタイミングでＶＯ割り込みが発生した時、入力データ数（Ｄ）が閾値（Ｘ）より大きければ、タイムベースコレクタ回路１８はスキップ処理を行う。例えば、図５に示すように、出力管理キューにある一番古いインデックスを１フレーム分（即ちインデックス０及び１）開放し、入力管理キューに挿入する。従って、インデックス０及び１に割り当てられたデジタル画像信号はスキップされ、データ出力されない。そして同じＶＯ割り込みのタイミングにおいて、出力管理キューにある次に出力予定のインデックス（即ちインデックス２及び３）を取得し、デジタル画像信号を出力する。このような構成により、１フレーム分の画像を廃棄して、次に出力予定のデジタル画像信号を出力することができる。なお、スキップ判定の閾値（Ｘ）は、５フィールド＋２３ラインに限らず、画像処理装置が適用されるアプリケーションやメモリ量によって随時設定することが可能である。
【００２７】
リピート処理の条件は、入力データ数（Ｄ）が２フィールド未満となる時である。ＶＯ割り込みがトップフィールド処理で発生した時（即ち、トップフィールド割り込みの時）、入力データ数（Ｄ）が２フィールド未満となれば、タイムベースコレクタ回路１８はリピート処理を行う。例えば、図６に示すように、出力管理キューのインデックス０が使用されインデックス１が保存中である時、入力データ数（Ｄ）が２フィールド未満となり、リピート条件に合致する。従って、最後に出力した1フレーム分のデジタル画像信号、即ちインデックス４及び５を再び出力する。
【００２８】
次に、図７を用いて、スキップ・リピート処理に係る一連の動作について説明する。図７は、スキップ・リピート処理に係るフローを示している。これは、タイムベースコレクタ回路１８にデジタル画像信号が入力し、スキップ・リピート処理による補正が終了するまでの処理について例を示すものである。
【００２９】
始めに、ＶＩ割り込みによってデジタル画像信号が入力される。入力管理キューのリードポインタによって、使用可能なインデックスをフィールド毎に取得し、出力管理キューのライトポインタ位置に保存する（Ｓ２）。
【００３０】
次に、入力管理キューのリードポインタと出力管理キューのライトポインタの位置を１フィールドずつ進める（Ｓ３）。
【００３１】
次に、ＶＯ割り込みにおいてデジタル画像信号が出力される場合、ＶＯ割り込みがトップフィールド割り込みであるか、ボトムフィールド割り込みであるかを現在表示中のフィールドから判定する。（Ｓ４）。
【００３２】
Ｓ４においてトップフィールドが処理されている場合、出力管理キューに入力されたデータ数（Ｄ）と予め記憶されている閾値（Ｘ）を比較する（Ｓ５）。
【００３３】
Ｓ５において、Ｄ＞Ｘは、出力管理キューの一番古いインデックスを１フレーム分開放し、再度デジタル画像信号を取得する（スキップ）（Ｓ６）。また、Ｄ＜２の場合は、最後に出力したフィールドの画像信号を再び使用する（リピート）（Ｓ７）。また、２≦Ｄ≦Ｘの場合は、通常出力処理が実施される。通常出力処理では、出力管理キューのリードポインタを取得しデジタル画像信号を出力する（Ｓ８）。
【００３４】
更に、ボトムフィールド処理のとき、出力管理キューの一番古いインデックスを１フレーム分解放する。解放した１フレーム分のインデックスは入力管理キューのライトポインタ位置に挿入する（Ｓ９）。
【００３５】
次に、入力管理キューのライトポインタと出力管理キューのリードポインタの位置を１フレームずつ進める（Ｓ１０）。以上の処理において、通常出力処理が実行される。
【００３６】
一方、Ｓ４においてボトムフィールドが処理されている場合、トップフィールド処理において判定したスキップ・リピート判定を反映して出力を行う（Ｓ１１）。
【００３７】
Ｓ１１において、２≦Ｄ≦Ｘの場合は、再度デジタル画像信号を取得する。
【００３８】
Ｓ１１において、Ｄ＞Ｘの場合は、スキップ処理が実施される。トップフィールド処理時においてスキップ処理を行った時（Ｓ６）、１フレーム分のインデックスを開放しているためインデックスの開放は行わない。この時、トップフィールド処理時において開放した１フレームのうちボトムフィールド分の１フィールドは出力されないため、トップフィールド処理時の１フィールドと今回の処理における１フィールドで１フレーム分のスキップ処理が行われることになる。従って、出力管理キューの２番目に古いデジタル画像信号を出力する（Ｓ１２）。以上の処理において、スキップ処理が実行される。
【００３９】
また、Ｓ１１において、Ｄ＜２の場合は、リピート処理が実施される。リピート処理では、最後に出力したデジタル画像信号を再度出力される（Ｓ７）。以上の処理において、リピート処理が実行される。
【００４０】
以上のように、フィールド単位で記憶したデジタル画像信号にインデックスを附し、キューによる入出力制御を実施することにより、簡単な回路構成にてスキップ・リピート処理を実行することが可能となる。従って、特許文献１のように読み出しアドレス発生器及び書き込みアドレス発生器のような複雑な回路を形成する必要がないため、回路の消費電力が削減できる。
【００４１】
また、フィールド単位で記憶したデジタル画像信号をアドレスに変換せず、フィールド単位でスキップ・リピート判定するため、処理作業が簡素化する。従って、画像処理装置の処理能力が向上するという効果が得られる。
【００４２】
本発明の活用例としては、特にビデオレコーダやＤＶＤレコーダ等の画像処理装置及び画像処理方法への適用が望ましいが、タイムベースコレクタ機能によって時間軸方向の信号補正を行うあらゆる画像処理装置及び画像処理方法に適用可能であることはもちろんである。
【００４３】
なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００４４】
【図１】本実施形態に係る画像処理装置の構成を示したブロック図である。
【図２】本実施形態に係るスキップ・リピート処理のメモリバンクを示した状態図である。
【図３】本実施形態に係るスキップ・リピート処理の入出力の制御を示した状態図である。
【図４】本実施形態に係る通常入出力処理を示した状態図である。
【図５】本実施形態に係るスキップ処理を示した状態図である。
【図６】本実施形態に係るリピート処理を示した状態図である。
【図７】本実施形態に係るスキップ・リピート処理フロー示したフロー図である。
【符号の説明】
【００４５】
１  画像処理装置、
１１  Ａ／Ｄコンバータ、  １２  画像入力部、
１３  画像メモリＩ／Ｆ、  １４  メモリバンク、
１５  入出力制御回路、  １６  画像出力部、
１７  Ｄ／Ａコンバータ、  １８  タイムベースコレクタ回路
【図１】
2007259218.tif 000003
【図２】
2007259218.tif 000004
【図３】
2007259218.tif 000005
【図４】
2007259218.tif 000006
【図５】
2007259218.tif 000007
【図６】
2007259218.tif 000008
【図７】
2007259218.tif 000009