(57)【要約】【課題】基板全体に渡って高性能な薄膜トランジスタを安定的に得ることを可能とする半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、基板(11)の一方面側に凹部(125)を形成する第１工程と、上記基板の一方面側に第一半導体膜(130)を形成する第２工程と、上記第一半導体膜側から上記基板の一方面に向けて平坦化処理を行う第３工程と、上記基板の一方面側に第二半導体膜(130b)を形成する第４工程と、上記第二半導体膜に熱処理を行い、上記凹部を略中心とする略単結晶粒(131)を形成する第５工程と、上記第二半導体膜を用いて半導体素子を形成する第６工程と、を含む。【選択図】図２
2007189105.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方面側に凹部を形成する第１工程と、
前記基板の一方面側に第一半導体膜を形成する第２工程と、
前記第一半導体膜側から前記基板の一方面に向けて平坦化処理を行う第３工程と、
前記基板の一方面側に第二半導体膜を形成する第４工程と、
前記第二半導体膜に熱処理を行い、前記凹部を略中心とする略単結晶粒を形成する第５工程と、
前記第二半導体膜を用いて半導体素子を形成する第６工程と、
を含む、半導体装置の製造方法。
【請求項２】
前記第３工程の平坦化処理は、前記第一半導体膜が前記凹部内に残留し、かつ前記基板の一方面が平坦になるように行われる、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３工程の平坦化処理は、化学的機械的研磨法を含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第６工程に先だって、前記第二半導体膜側から前記基板の一方面に向かって平坦化処理を行う第７工程を更に含む、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第７工程は、前記第二半導体膜の膜厚を減少させる処理を含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第５工程の熱処理は、レーザ照射によって行われる、請求項１に記載の半導体装置の製造方法。
【請求項７】
請求項１乃至６のいずれかに記載の製造方法によって製造される半導体装置を備える集積回路。
【請求項８】
請求項１乃至６のいずれかに記載の製造方法によって製造される半導体装置を備える電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等の半導体装置の製造方法及びこの製造方法により製造される半導体装置、集積回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、薄膜トランジスタ等の半導体素子を用いて画素回路が構成されている。従来の薄膜トランジスタは、非晶質シリコン膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶シリコン膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶シリコン膜を用いることにより、非晶質シリコン膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
また、薄膜トランジスタ等の半導体素子の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成する技術が開発されている。例えば、基板上に微細孔を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径のシリコンの結晶粒を形成する技術が提案されている。このような技術は、例えば、文献「Single Crystal Thin Film Transistors ;IBM TECHNICAL DISCLOSURE BULLETIN Aug.1992 pp257-258」（非特許文献１）、文献「Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass ;R.Ishihara et al. ,Proc.SPIE 2001.vol.4295 pp14-23」（非特許文献２）などに記載されている。この技術を用いて形成される大結晶粒径のシリコン膜を用いて薄膜トランジスタを形成することにより、１つの薄膜トランジスタの形成領域（特に、チャネル形成領域）に結晶粒界が入り込まないようにすることが可能となる。これにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
上記の非特許文献１および非特許文献２に記載の方法で得られる結晶粒は、微細孔上に堆積するシリコン膜の膜厚を厚くし、かつ比較的大きなエネルギー密度を有するレーザ照射を施すことによって、その粒径が大きくなることが非特許文献２や本願発明者らの実験によって確認されている。また、形成された結晶粒は、Σ３やΣ９やΣ２７といった規則
粒界（対応粒界）は含み得るが、不規則粒界を含まない、いわゆる「略単結晶粒」とみなすことができる。規則粒界はシリコンのエネルギーバンドギャップ中において、ミッドギャップ近傍の深いエネルギー準位付近に捕獲準位を形成しないため、そこに形成する薄膜トランジスタに与える電気的な特性、特に閾値特性に対する影響は軽微である。しかしながら規則粒界は結晶欠陥の一種であることから、薄膜トランジスタの電気的特性のばらつきや安定性の観点から、結晶粒内に含まれる規則粒界の数は少ないことがより望ましい。本願発明者らの実験によると、シリコン膜の膜厚が厚い方が結晶粒内の対応粒界の数は比較的少ないことが確認されている。よってシリコン膜厚を厚くすることにより、大粒径の結晶粒が得られ、かつ結晶粒内の規則粒界の数を少なくできる。これによって例えば単一の結晶粒内に薄膜トランジスタを単数または複数形成することが可能となり、また良好な特性を有する薄膜トランジスタを安定的に形成することができる。
【０００５】
一方、薄膜トランジスタにおいても微細化技術が進み、例えば文献「0.5μｍ−Gate Poly-Si TFT fabrication on Large Glass Substrate ；C.Iriguchi et al. ,AM-LCD 03, pp9-12」（非特許文献３）では、１μｍ以下のチャネル長を有する微細な薄膜トランジスタの形成技術について報告されている。薄膜トランジスタの微細化は、薄膜トランジスタのオン電流の増大に寄与する高性能化技術であるとともに、回路の集積度の向上に寄与する技術である。しかしながら半導体層となるシリコン膜厚がある程度以上厚いまま、単にチャネル長の減少による薄膜トランジスタの微細化を行った場合、短チャネル効果によってソース・ドレイン間の耐圧が低下し、正常な素子として回路などに使用することができないものとなる。
【０００６】
また、レーザ照射後のシリコン膜表面は、特にシリコン膜厚が厚い程その平坦性が悪く、結晶粒の粒界部ではシリコン膜厚の２倍から３倍程度の高さを有する凸部が形成され得ることが本願発明者らの実験によって確認されている。このような表面粗さによって、フォトリソグラフィ工程において例えば微細なフォトレジストのパターニングに支障を与え、正常な微細加工が実施できない。そこで例えば、ＣＭＰ（Chemical Mechanical Polishing）工程をレーザ照射後のシリコン膜に適用することで、シリコン膜の薄膜化および表面の平坦化し、微細な薄膜トランジスタを実現することが考えられる。
【０００７】
しかしながら、微細孔を形成する工程およびシリコン膜を堆積する工程を経た基板表面は、各工程が有する膜厚分布などの基板面内の不均一（面内分布）によって完全に平坦ではない。それ故、シリコン膜に対するＣＭＰ工程を実施した際には、基板表面の不均一性によって薄膜化されるシリコン膜が不均一性に研磨されてしまい、このシリコン膜を用いて形成した薄膜トランジスタでは、シリコン膜厚の不均一性に伴う特性のばらつきが発生してしまう。またこれを防ぐために微細孔形成後（シリコン膜形成前）にＣＭＰ工程を実施し、予め表面均一に研磨する方法が考えられるが、この場合には微細孔内部にＣＭＰ工程で用いるスラリー（研磨剤）や研磨くずが残留してしまい、シリコン膜に対する不純物汚染および微細孔から安定的に結晶粒が成長しない等の問題があった。
【０００８】
【非特許文献１】Single Crystal Thin Film Transistors ;IBM TECHNICAL DISCLOSURE BULLETIN Aug.1992 pp257-258
【非特許文献２】Advanced Excimer-Laser Crystallization Techniques of Si Thin-Film For Location Control of Large Grain on Glass ;R.Ishihara et al. ,Proc.SPIE 2001.vol.4295 pp14-23
【非特許文献３】0.5μｍ−Gate Poly-Si TFT fabrication on Large Glass Substrate ；C.Iriguchi et al. ,AM-LCD 03, pp9-12
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、基板全体に渡って高性能な半導体素子を安定して得ることを可能とする半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる半導体装置の製造方法は、基板の一方面側に凹部を形成する第１工程と、上記基板の一方面側に第一半導体膜を形成する第２工程と、上記第一半導体膜側から上記基板の一方面に向けて平坦化処理を行う第３工程と、上記基板の一方面側に第二半導体膜を形成する第４工程と、上記第二半導体膜に熱処理を行い、上記凹部を略中心とする略単結晶粒を形成する第５工程と、上記第二半導体膜を用いて半導体素子を形成する第６工程と、を含む。
【００１１】
ここで、「半導体膜」とは、多結晶半導体膜やアモルファス半導体膜を含む。「略中心」とは、幾何学的に中心という意味ではなく、熱処理による結晶成長の起点となるがために成長直後の略単結晶粒の中程に位置することになるという意味である。「略単結晶粒」とは、Σ３やΣ９やΣ２７といった規則粒界（対応粒界）は含み得るが、不規則粒界を含
まないものをいう。
【００１２】
上記方法によれば、凹部および第一半導体膜を形成した後に一旦基板の表面を全体的に平坦化するため、平坦化処理の際に凹部に異物、不純物が侵入することがない。従って、後工程の熱処理により安定して凹部を略中心とした略単結晶粒を形成することができる。また、平坦化後に第二半導体膜を形成しているので、第二半導体膜を基板全体に渡って比較的均一な膜厚で成膜することができる。従って、基板全体に渡って高性能な半導体素子（薄膜トランジスタ等）を得ることが可能となる。
【００１３】
好ましくは、上記第３工程の平坦化処理は、上記第一半導体膜が上記凹部内には残留し、かつ上記基板の一方面が平坦になるように行われる、
【００１４】
これにより、平坦化処理後の基板の一方面の平坦性が一層高まる。
【００１５】
好ましくは、上記第３工程の平坦化処理は、化学的機械的研磨法を含む。
【００１６】
これにより、平坦化処理を良好に行うことができる。
【００１７】
好ましくは、上記第６工程に先だって、上記第二半導体膜側から上記基板の一方面に向かって平坦化処理を行う第７工程を更に含む。
【００１８】
これにより、第二半導体膜の平坦化を図り、当該第二半導体膜を用いて形成される半導体素子の性能を向上させることができる。本発明では、第７工程に先立ち、第３工程において一度平坦化処理がなされていることにより、本第７工程では基板全体に渡ってより均一に平坦化を実現できる。
【００１９】
好ましくは、上記第７工程は、上記第二半導体膜の膜厚を減少させる処理を含む、
【００２０】
これにより、第二半導体膜の薄膜化を図り、当該第二半導体膜を用いて形成される半導体素子の性能を向上させることができる。本発明では、第７工程に先立ち、第３工程において一度平坦化処理がなされていることにより、本第７工程では基板全体に渡ってより均一に薄膜化を実現できる。
【００２１】
好ましくは、上記第５工程の熱処理は、レーザ照射によって行われる。
【００２２】
レーザ照射によれば、一部の半導体膜に効率よくエネルギーを供給し、一部のみを融解させることができるので、略単結晶粒を成長させやすい。
【００２３】
第２の態様の本発明は、上述した製造方法を適用して製造される半導体装置を備える集積回路である。ここで「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積され配線された回路をいう。
【００２４】
第３の態様の本発明は、上述した製造方法を適用して製造される半導体装置を備える電気光学装置である。ここで「電気光学装置」とは、本発明にかかる半導体装置を備え、電気的作用によって発光し、あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００２５】
第４の態様の本発明は、上述した半導体装置、集積回路又は電気光学装置を備える電子機器である。ここで「電子機器」とは、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００２６】
次に本発明を実施するための好適な実施形態を、図面を参照しながら説明する。
【００２７】
図１及び図２は、一実施形態の半導体装置の製造方法を説明する工程断面図である。
【００２８】
（１）微細孔形成工程
図１（Ａ）に示すように、基板１１上に下地絶縁膜１２１として酸化シリコン膜を形成する。下地絶縁膜１２１の膜厚は例えば２００ｎｍ程度である。次に下地絶縁膜１２１上に第一絶縁膜１２２として酸化シリコン膜を形成する。第一絶縁膜１２２の膜厚は例えば５５０ｎｍ程度である。次に第一絶縁膜１２２に直径１μｍ程度以下の孔１２３を形成する（図１（Ｂ））。具体的には、第一絶縁膜１２２の表面にフォトレジスト膜を塗布し、これをマスクを用いて露光、現像することにより、孔１２３の形成位置を露出させる開口部を有するフォトレジスト膜（図示せず）を形成する。そして、このフォトレジスト膜をエッチングマスクとして用いて反応性イオンエッチングを行い、その後、フォトレジスト膜を除去することにより、孔１２３が形成される。次にこの孔１２３を含む第一絶縁膜１２２の表面に、第二絶縁膜１２４として酸化シリコン膜を形成する（図１（Ｃ））。このとき第二絶縁膜１２４の膜厚を適宜調整することによって、孔１２３の直径を狭める。それにより、直径２０ｎｍ〜１５０ｎｍ程度の微細孔（凹部）１２５が得られる。なお、下地絶縁膜１２１、第一絶縁膜１２２、第二絶縁膜１２４（これらの層を合わせて絶縁膜１２とも呼ぶ）はいずれも、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）やシラン（SiH4）ガスを原料として用いたＰＥＣＶＤ法により形成可能である。
【００２９】
（２）第一半導体膜形成工程
図１（Ｄ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの製膜法によって、基板１１の一方面側、より具体的には第二絶縁膜１２４上及び微細孔１２５内に第一半導体膜１３０として非晶質シリコン膜を形成する。この第一半導体膜１３０の膜厚ｔは、微細孔１２５内に第一半導体膜１３０を埋設させるために必要十分な膜厚であり、例えば０．０４μｍ〜０．３μｍ程度の膜厚にする。なお、第一半導体膜１３０として、非晶質シリコン膜ではなく多結晶シリコン膜を形成しても良い。多結晶シリコン膜を採用した場合には、結晶性のシリコンの融点が非晶質シリコンのそれに比べて高いことから、後の結晶化工程で行うレーザ照射時には、微細孔１２５内にある多結晶シリコン膜から凝固、すなわち結晶成長が開始されやすくなり、より安定に微細孔１２５からの結晶成長が実現するといった利点がある。
【００３０】
（３）平坦化処理工程
第一半導体膜１３０側から基板１１の一方面に向けて平坦化処理を行う。この平坦化処理は、ＣＭＰ（化学的機械的研磨法）によって行うことが望ましい。研磨する量は、第一絶縁膜１２２、第二絶縁膜１２４、および第一半導体膜１３０の各々の膜厚の面内分布に依存するが、望ましくは微細孔１２５内に堆積した以外の第一半導体膜１３０は全て研磨によって除去し、且つ研磨表面が基板１１の一方面の全体に渡って平坦になるまで行う。ＣＭＰによる平坦化処理を行った後には、基板１１の表面に付着したスラリー等を除去するためにアンモニア過酸化水素水などによって十分な洗浄を行う。これにより、第一半導体膜１３０および第二絶縁膜１２４の一部が研磨される（図２（Ａ））。なお、微細孔１２５の内部は、本工程より以前に堆積した第一半導体膜１３０によって埋められているため、本工程中にスラリーや研磨くずが微細孔１２５内に進入したり、また洗浄後に微細孔１２５内にそれらが付着し残留することが回避される。
【００３１】
（４）第二半導体膜形成工程
図２（Ｂ）に示すように、ＬＰＣＶＤ法やＰＥＣＶＤ法などの成膜法によって、第二絶縁膜１２４上に、第二半導体膜１３０ｂとして非晶質シリコン膜を形成する。この第二半導体膜１３０ｂの膜厚ｔは、例えば０．０５μｍ〜０．２μｍ程度の膜厚に形成する。なお、第二半導体膜１３０ｂとして、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。以降の説明では、第一半導体膜１３０と第二半導体膜１３０ｂを総称して半導体膜１３と呼ぶ。これら半導体膜１３をＬＰＣＶＤ法やＰＥＣＶＤ法により形成した場合には、形成される半導体膜１３中の水素含有量が比較的に多くなる場合がある。このような場合には、後述するレーザ照射時に半導体膜１３のアブレーションが生じないようにするために、当該半導体膜１３の水素含有量を低くする（好適には１％以下）ための熱処理を行うとよい。
【００３２】
（５）結晶化工程
次に、図２（Ｃ）に示すように、半導体膜１３に対してレーザ照射ＬＡを行う。このレーザ照射は、波長が３７０ｎｍ以下のパルスレーザで、例えば、波長３０８ｎｍ、パルス幅２０〜３０ｎｓのＸｅＣｌパルスエキシマレーザ、またはパルス幅２００ｎｓ程度のＸｅＣｌエキシマレーザを用いて、エネルギー密度が０．４〜２．０Ｊ／ｃｍ2程度となるように行うことが好適である。このような条件で照射したレーザは、そのほとんどが半導体膜１３の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）におけるシリコンの吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。レーザ照射ＬＡの条件を適宜に選択することにより、半導体膜１３を、微細孔１２５内の底部には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ照射後の結晶成長は微細孔１２５の底部近傍で先に始まり、半導体膜１３の表面付近、すなわち略完全溶融状態の部分へ進行する。レーザ照射ＬＡのエネルギーが上記よりやや強く、微細孔１２５内の底部に非溶融状態の部分が残らない場合においても、略完全溶融状態である半導体膜１３の表面付近と、微細孔１２５の底部との間に生じる温度差により、やはりレーザ照射後の結晶成長は微細孔１２５の底部近傍で先に始まり、先と同様に半導体膜１３の表面付近、すなわち略完全溶融状態の部分へ進行し得る。結晶成長の初期段階では、微細孔１２５の底部においていくつかの結晶粒が発生し得る。このとき、微細孔１２５の断面寸法（本実施形態では円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、微細孔１２５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、半導体膜１３の略完全溶融状態の部分では微細孔１２５の上部に到達した１個の結晶粒を核として結晶成長が進行するようになり、微細孔１２５を略中心とした大粒径の略単結晶粒１３１が形成される。このように、基板１１上の所望位置に微細孔１２５を形成しておくことで、レーザ照射後には微細孔１２５を略中心として、比較的結晶性の優れた略単結晶粒１３１を形成することが可能となる。結晶化により得られる略単結晶粒１３１の結晶粒径は半導体膜１３の膜厚やレーザ照射ＬＡのエネルギー密度に依存し、現状では６μｍ〜７μｍ程度である。
【００３３】
ここで、本実施形態のシリコン略単結晶粒とは、Σ３やΣ９やΣ２７といった規則粒界
（対応粒界）は含み得るが、不規則粒界をほとんど含まないものを言う。一般に不規則粒界には多くのシリコン不対電子が含まれるため、そこに形成する薄膜トランジスタの特性の低下や特性のばらつきの大きな要因となるが、本手法によって形成されるシリコン略単結晶粒にはそれが含まれないため、このシリコン略単結晶粒を用いて薄膜トランジスタを形成することで、優れた特性を有する薄膜トランジスタが実現可能となる。
【００３４】
なお、上述したレーザ照射ＬＡによる結晶化の際に、特にパルス幅の比較的に長いＸｅＣｌエキシマレーザを用いることが望ましい。これにより半導体膜１３の膜厚が比較的薄い場合でも、レーザ照射ＬＡによる半導体膜１３の溶融時間を長く保つことができ、微細孔１２５を起点に結晶成長する略単結晶粒１３１の粒径を比較的大きくすることができる。また、上述のレーザ照射ＬＡの際に（図２（Ｃ））、併せて基板１１を加熱することも好ましい。例えば、基板１１を載置するステージによって当該基板１１の温度が２００℃〜４００℃程度となるように加熱処理を行うとよい。このように、レーザ照射と基板加熱とを併用することにより、略単結晶粒１３１の結晶粒径を更に大粒径化することが可能となる。基板加熱を併用することにより、当該加熱を行わない場合に比較して略単結晶粒１３１の粒径を概ね１．５倍〜２倍程度にすることができる。更には、基板加熱の併用によって結晶化の進行が緩やかになるため、シリコン略単結晶粒の結晶性がより向上するという利点もある。
【００３５】
図３は、微細孔の配置と略単結晶粒の形状との関係を説明する平面図である。図３（Ａ）に示すように、微細孔１２５を結晶粒径と同程度かそれ以下の間隔で複数個配置することにより、複数の略単結晶粒１３１が互いに接するように形成することができる。このときの微細孔１２５の配置方法は問わないが、例えば図３（Ａ）に示すように左右上下に等間隔に微細孔１２５を配置する方法や、図３（Ｂ）に示すように、近接する微細孔１２５が全て等間隔になるように配置するする方法などが考えられる。図３（Ａ）のように微細孔１２５を配置した場合には、方形状の略単結晶粒１３１が得られ、図３（Ｂ）のように微細孔１２５を配置した場合には、六角形状の略単結晶粒１３１が得られる。
【００３６】
（６）薄膜化・平坦化処理過程
上述のレーザ照射ＬＡによる結晶化の後に、略単結晶粒１３１の薄膜化処理および平坦化処理を行ってもよい（図示省略）。手法としては、ＣＭＰを用いて略単結晶粒１３１の表面を機械的・化学的に削り、薄くする。この際、上記の平坦化処理工程において第二絶縁膜１２４および第一半導体膜１３０の表面は基板全体に渡って一度平坦化されているため、本工程では、基板１１上に形成された略単結晶粒１３１の膜厚を基板全体に渡って均一に所望の膜厚まで薄くすることが可能となり、併せて略単結晶粒１３１やその結晶粒界１３２の表面凹凸を平坦にすることが可能となる。
【００３７】
（７）半導体素子形成工程
次に、略単結晶粒１３１を含む半導体膜１３を用いて半導体素子を形成する工程について説明する。本実施形態では半導体素子の一例として薄膜トランジスタを採り上げて説明する。
【００３８】
図４は、薄膜トランジスタを形成する工程を説明する工程断面図である。図５は、薄膜トランジスタの平面構造と略単結晶粒の配置との関係を説明する模式平面図である。なお、図４は図５に示すＩＶ−ＩＶ線方向の断面を示している。
【００３９】
まず、複数の略単結晶粒１３１を含む半導体膜１３（図３参照）に対し、パターニングを行う（図４（Ａ））。例えば、図５に示すように、薄膜トランジスタの形成に不要となる部分が除去される。このとき、薄膜トランジスタのチャネル形成領域１３５となる部分には、微細孔１２５及びその近傍が含まれないようにすることが望ましい。これは微細孔１２５及びその周辺は規則粒界が多いためである。またソース／ドレイン領域１３４となる部分、特には後の工程でコンタクトホールが形成される位置に相当するソース／ドレイン領域１３４においても、略単結晶粒１３１が配置されていることが好ましい。
【００４０】
次に、第二絶縁膜１２４及びパターニングされた半導体膜１３３の上面に、絶縁膜１４として酸化シリコン膜を形成する（図４（Ａ））。この絶縁膜１４は、薄膜トランジスタのゲート絶縁膜として機能するものであり、その膜厚は３ｎｍ〜１５０ｎｍ程度が好ましい。この酸化シリコン膜の形成は電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）または平行平板型のＰＥＣＶＤ法等によって行うことが好ましい。
【００４１】
次に、スパッタリング法などの成膜法によってタンタル、アルミニウム等の金属薄膜を形成した後に、パターニングを行うことによって、チャネル長がＬ（μｍ）となるようにゲート電極１５及びゲート配線膜を形成する（図４（Ｂ））。そして、このゲート電極１５をマスクとして用いてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、半導体膜１３３にソース／ドレイン領域１３４並びにチャネル形成領域１３５を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、４５０℃程度の温度で熱処理を行うことにより、不純物元素の打ち込みによって損傷した半導体膜１３３の結晶性回復及び不純物元素の活性化を行う。
【００４２】
次に、絶縁膜１４及びゲート電極１５の上面に、絶縁膜１６として酸化シリコン膜を形成する（図４（Ｃ））。この絶縁膜１６は層間絶縁膜として機能するものであり、その膜厚は５００ｎｍ程度が好ましい。また、この絶縁膜１６としての酸化シリコンの形成はＰＥＣＶＤ法などの成膜法によって行うことが好ましい。次に、この絶縁膜１６と絶縁膜１４を貫通してソース／ドレイン領域１３４に至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの成膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース／ドレイン電極１８１、１８２を形成する。ここで、半導体膜１３３のソース／ドレイン電極１８１、１８２のそれぞれと接触する部分にも、微細孔１２５からの成長による略単結晶粒１３１が配置されていることが望ましい。これは略単結晶粒１３１の部分は不純物元素の活性化によって低抵抗化が図られるため、ソース／ドレイン電極１８１、１８２と半導体膜１３３との良好な電気的接合が可能になるためである。以上の工程を経て、本実施形態の薄膜トランジスタが完成する。
【００４３】
なお、上述した実施形態にかかる半導体装置の製造方法と素子転写技術とを組み合わせることも可能である。具体的には、上述した実施形態にかかる方法を適用して、転写元となる第１基板上に半導体装置を形成した後に、当該半導体装置を転写先となる第２基板上に転写（移動）する。これにより、第１基板については、半導体膜の成膜やその後の素子形成に都合のよい条件（形状、大きさ、物理的特性等）を備えた基板を用いることができるので、当該第１基板上に微細かつ高性能な半導体素子を形成することが可能となる。また、第２基板については、素子形成プロセス上の制約を受けることがなく、大面積化が可態となると共に、合成樹脂やソーダガラス等からなる安価な基板や可撓性を有するプラスチックフィルム等、幅広い選択肢から所望のものを用いることが可能となる。したがって、微細かつ高性能な薄膜半導体素子を大面積の基板に容易に（低コストに）形成することが可能となる。
【００４４】
次に、上述した半導体装置を含んで構成される集積回路、電気光学装置、電子機器の具体例について説明する。
【００４５】
図６は、電気光学装置２００の回路構成を示す図である。本実施形態の電気光学装置２００は、各画素領域に電界発光効果により発光可能な発光素子ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに上記実施形態の製造方法によって製造される薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。ドライバ２０１は、走査線Ｖsel及び発光制御線Ｖgpを介して各画素領域に駆動信号を供給する。ドライバ２０２からは、データ線Ｉdata及び電源線Ｖddが介して各画素領域に駆動信号を供給する。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光素子ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり他の回路構成も可能である。また、ドライバ１０１、１０２のそれぞれを構成する集積回路を本発明に係る半導体装置によって形成することも好適である。
【００４６】
図７は、電気光学装置を含んで構成される電子機器の具体例を説明する図である。図７（Ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び上記の電気光学装置２００を用いて構成された表示部を備えている。図７（Ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、及び上記の電気光学装置２００を用いて構成された表示部を備えている。図７（Ｃ）はテレビジョン装置への適用例であり、当該テレビジョン装置３００は上記の電気光学装置２００を用いて構成された表示部を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図７（Ｄ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は上記の電気光学装置２００を用いて構成された表示部を備えている。また、電子機器はこれらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。なお、本実施形態にかかる半導体装置は、電気光学装置の構成部品として上記のような電子機器に含まれる場合の他に、単独で電子機器の構成部品としても適用し得る。
【００４７】
以上のように本実施形態によれば、微細孔（凹部）および第一半導体膜を形成した後に一旦基板の表面を全体的に平坦化するため、平坦化処理の際に凹部に異物、不純物が侵入することがない。従って、後工程の熱処理により安定して凹部を略中心とした略単結晶粒を形成することができる。また、平坦化後に第二半導体膜を形成しているので、第二半導体膜を基板全体に渡って比較的均一な膜厚で成膜することができる。従って、基板全体に渡って高性能な半導体素子（薄膜トランジスタ等）を得ることが可能となる。
【００４８】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、半導体膜の一例としてシリコン膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る結晶性半導体膜を用いて形成される半導体素子の一例として薄膜トランジスタを採り上げて説明していたが、半導体素子はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を形成してもよい。
【図面の簡単な説明】
【００４９】
【図１】一実施形態の半導体装置の製造方法を説明する工程断面図である。
【図２】一実施形態の半導体装置の製造方法を説明する工程断面図である。
【図３】微細孔の配置と略単結晶粒の形状との関係を説明する平面図である。
【図４】薄膜トランジスタを形成する工程を説明する工程断面図である。
【図５】薄膜トランジスタの平面構造と略単結晶粒の配置との関係を説明する模式平面図である。
【図６】電気光学装置の回路構成を示す図である。
【図７】電子機器の具体例を説明する図である。
【符号の説明】
【００５０】
１１…基板、１２、１４、１６…絶縁膜、１３…半導体膜、１５…ゲート電極、１２５…微細孔（凹部）、１３１…略単結晶粒、１３２…結晶粒界、１３３…半導体膜（トランジスタ領域）、１３４…ソース／ドレイン領域、１３５…チャネル形成領域
【図１】
2007189105.tif 000003
【図２】
2007189105.tif 000004
【図３】
2007189105.tif 000005
【図４】
2007189105.tif 000006
【図５】
2007189105.tif 000007
【図６】
2007189105.tif 000008
【図７】
2007189105.tif 000009