(57)【要約】【課題】  トグル方式によるデータ書き込み時の消費電流を低減することが可能な不揮発性半導体記憶装置を提供する。【解決手段】  不揮発性半導体記憶装置は、互いに逆方向に磁化される磁性体層１０１，１０３と、磁性体層１０１，１０３の間に形成される非磁性体層１０２とを有する自由層１１０と、固定方向の磁化Ｍ３を有する固定層１０５と、磁性体層１０３と固定層１０５との間に形成されるトンネル層１０４とを含む磁気記憶部Ｓと、データ書き込み時、デジット線ＤＬにデジット線電流ＩＤＬを流すことにより自由層１１０の磁化Ｍ１，Ｍ２に作用する磁場Ｈｘを発生するデジット線駆動回路３と、データ書き込み時、磁性体層１０１および固定層１０５間にスピン注入電流Ｉｓｐを流すことにより、磁化Ｍ３と同じ方向または反対方向の力Ｐを磁化Ｍ１，Ｍ２に作用させる駆動回路２０とを備える。【選択図】        図８
2007087524.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性半導体記憶装置であって、
記憶データに応じて電気抵抗値が変化する磁気記憶部を備え、
前記磁気記憶部は、
互いに逆方向に磁化される第１の磁性体層および第２の磁性体層と、前記第１の磁性体層および前記第２の磁性体層の間に形成される第１の非磁性体層とを有する自由層と、
固定された磁化方向を有する第１の固定層と、
前記第２の磁性体層と、前記第１の固定層との間に形成される第２の非磁性体層とを含み、
前記不揮発性半導体記憶装置は、さらに、
データ書き込み時、第１の書き込み電流線に書き込み電流を流すことにより前記自由層の磁化に作用するデータ書き込み磁場を発生する第１の駆動回路と、
データ書き込み時、前記磁気記憶部の前記第１の磁性体層および前記第１の固定層間にスピン注入電流を流すことにより、前記第１の固定層の磁化方向と同じ方向または反対方向の力を前記自由層の磁化に作用させる第２の駆動回路とを備える不揮発性半導体記憶装置。
【請求項２】
前記磁気記憶部において、磁化容易軸で前記各層の積層方向に分割される２つの領域は、磁化回転容易度が異なる請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記第１の駆動回路は、データ書き込み時、前記第２の駆動回路が前記スピン注入電流を流した後、前記書き込み電流を流し、かつ、前記第２の駆動回路が前記スピン注入電流を停止した後、前記書き込み電流を停止する請求項１記載の不揮発性半導体記憶装置。
【請求項４】
前記第１の固定層の磁化方向は、前記第１の書き込み電流線の延在する方向と一致せず、かつ垂直でなく、
前記第１の駆動回路および前記第２の駆動回路は、前記データ書き込み磁場が前記自由層の磁化に作用する方向、および前記スピン注入電流による力が前記自由層の磁化に作用する方向のなす角度が０度より大きくかつ９０度未満となるような向きに前記書き込み電流および前記スピン注入電流を流す請求項１記載の不揮発性半導体記憶装置。
【請求項５】
前記第２の駆動回路は、データ書き込み時、前記スピン注入電流を流すことにより、さらに、前記自由層の磁化の回転方向を一定方向にする磁場を発生する請求項１記載の不揮発性半導体記憶装置。
【請求項６】
前記第２の駆動回路は、データ書き込み時、前記第１の書き込み電流線の延在する方向と一致しない方向に配置される第２の書き込み電流線に前記スピン注入電流を流し、
前記不揮発性半導体記憶装置は、さらに、
前記第２の書き込み電流線および前記磁気記憶部を電気的に接続し、前記第２の書き込み電流線の延在方向に対して垂直な方向、かつ積層された前記各層の断面方向から見て、前記第２の書き込み電流線における前記スピン注入電流が前記磁気記憶部の積層方向の中心軸を通過するように配置されるコンタクトを備える請求項５記載の不揮発性半導体記憶装置。
【請求項７】
前記第２の駆動回路は、データ読み出し時、前記磁気記憶部の前記第２の磁性体層および前記第１の固定層間に前記スピン注入電流と逆方向に読み出し電流を流す請求項１記載の不揮発性半導体記憶装置。
【請求項８】
前記磁気記憶部は、さらに、
固定された磁化方向を有する第２の固定層と、
前記第１の磁性体層および前記第２の固定層の間に形成される第３の非磁性体層とを含み、
前記第２の駆動回路は、さらに、データ読み出し時、前記第１の磁性体層および前記第２の固定層間に読み出し電流を流し、
前記第２の固定層の磁化方向は、前記第１の固定層の磁化方向と同じである不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関し、特に、トグル方式によるデータ書き込みを行なう不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
ＭＲＡＭ（薄膜磁性体記憶装置）は、強磁性体の磁化方向を利用してデータを記憶する固体メモリの総称である。ＭＲＡＭにおいては、メモリセルを構成する強磁性体の磁化方向が、ある基準方向に対して平行であるか反平行であるかを“１”および“０”に対応させる。また、メモリセルに対するデータ読み出しにおいて巨大磁気抵抗効果（ジャイアント・マグネット−レジスタンス効果：ＧＭＲ（Giant  Magneto  Resistive）効果）を利用するＧＭＲ素子、および磁性トンネル効果（トンネル・マグネット−レジスタンス効果：ＴＭＲ（Tunneling  Magneto  Resistive）効果）を利用するＴＭＲ素子等がＭＲＡＭに使用されている。
【０００３】
ＴＭＲ素子は、強磁性体層／絶縁層／強磁性体層の３層膜で構成され、絶縁層をトンネル電流が流れる。このトンネル電流に対する抵抗値が、２つの強磁性体層の磁化方向の関係に応じて変化する。
【０００４】
ここで、強磁性体層の磁化方向を反転させる方法として、メモリセルの近傍に電流を流して外部磁場を発生し、強磁性体層の磁化方向を反転させる外部磁化反転法が知られている。しかしながら、外部磁化反転法では、書き込み対象のメモリセルに対応するビット線およびデジット線のいずれか一方の配線上に位置する、書き込み対象でないメモリセル（以下、半選択状態のメモリセルとも称する。）の磁化が外部磁場の影響を受けて誤動作する場合がある。
【０００５】
このような問題点を解決する、メモリセルに対するデータ書き込み方法として、トグル方式が知られている。トグル方式では、磁化の向きが固定される強磁性体層である固定層と、磁化の向きを変化させることが可能な強磁性体層である自由層と、絶縁層とにより、ＴＭＲ素子が構成されている。そして、トグル方式における自由層はＳＡＦ（Synthetic  Anti-Ferromagnetic  coupling）構造である。すなわち、自由層は、互いに逆方向に磁化される１対の強磁性体層と、１対の強磁性体層の間に形成される非磁性体層とを含む。そして、自由層の磁化の向きを変更するためにビット線およびデジット線に電流を流して２つの磁場を発生する。ビット線およびデジット線に電流を流すタイミングをずらすことで、２つの磁場による合成磁化ベクトルの方向に１対の強磁性体層の磁化を追従させて回転し、磁化反転（トグル）させる。トグル方式では、一方の配線を流れる電流による磁場だけでは原理的に磁化反転（トグル）が起こらないことから、半選択状態のメモリセルの磁化が磁場の影響を受けて誤動作することを防止することができる（たとえば、特許文献１および非特許文献１参照）。
【０００６】
また、強磁性体の磁化方向を反転させる方法として、スピン注入磁化反転法が知られている（たとえば、特許文献２参照）。これは、メモリセルに直接電流を流して電子のもつスピン（向き）の作用によって磁化を反転させる方法である。より詳細には、ＴＭＲ素子の一方の強磁性体層から他方の強磁性体層へ電流（以下、スピン注入電流とも称する）を流すことにより、強磁性体層の磁化を反転させる方法である。スピン注入電流は外部磁場を発生するための電流より電流量を小さくできるため、スピン注入磁化反転法は外部磁化反転法と比べてＭＲＡＭの消費電流を低減することができる。
【０００７】
このスピン注入磁化反転法を採用する不揮発性磁気メモリとして、たとえば、特許文献３には以下のような不揮発性磁気メモリが開示されている。すなわち、固定磁化層の上に絶縁層を積層し、絶縁層の上に、キャリヤ誘起磁性を有し、キャリヤスピンの注入により磁化の方向が反転する磁化反転層を積層するとともに、磁化反転層の表面に、磁化反転層にキャリヤスピンを注入する電極を配置する。
【０００８】
また、スピン注入磁化反転法を採用する不揮発性磁気メモリとして、特許文献４には以下のような不揮発性磁気メモリが開示されている、すなわち、ダイオードとスピン注入磁化反転誘起層とトンネル型磁気抵抗効果素子とからなるＭＩＳ（Metal  Insulator  Semiconductor）接合積層膜を形成し、ビット線とワード線をこの積層膜に接続させる。
【特許文献１】米国特許第６５４５９０６号公報
【特許文献２】米国特許第５６９５８６４号公報
【特許文献３】特開２００３−１７７８２号公報
【特許文献４】特開２００４−１７９４８３号公報
【非特許文献１】“IEEE JOURNAL OF SOLID-STATE CIRCUITS”,VOL.40,NO.1,JANUARY 2005
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、強磁性体層の磁化の向きを変更するためには強い磁場を発生する必要があり、強い磁場を発生するためには配線に流す電流量を大きくする必要がある。したがって、磁化の向きを変更するための磁場を２つ発生する必要がある特許文献１および非特許文献１記載のトグル方式では、ビット線およびデジット線に流す電流量が大きく、データ書き込み時の消費電流が増大してしまうという問題点があった。
【００１０】
それゆえに、本発明の目的は、トグル方式によるデータ書き込み時の消費電流を低減することが可能な不揮発性半導体記憶装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、この発明のある局面に係わる不揮発性半導体記憶装置は、記憶データに応じて電気抵抗値が変化する磁気記憶部を備え、磁気記憶部は、互いに逆方向に磁化される第１の磁性体層および第２の磁性体層と、第１の磁性体層および第２の磁性体層の間に形成される第１の非磁性体層とを有する自由層と、固定された磁化方向を有する第１の固定層と、第２の磁性体層と、第１の固定層との間に形成される第２の非磁性体層とを含み、不揮発性半導体記憶装置は、さらに、データ書き込み時、第１の書き込み電流線に書き込み電流を流すことにより自由層の磁化に作用するデータ書き込み磁場を発生する第１の駆動回路と、データ書き込み時、磁気記憶部の第１の磁性体層および第１の固定層間にスピン注入電流を流すことにより、第１の固定層の磁化方向と同じ方向または反対方向の力を自由層の磁化に作用させる第２の駆動回路とを備える。
【発明の効果】
【００１２】
本発明によれば、トグル方式によるデータ書き込み時の消費電流を低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１４】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルＭＣの一部を立体的に示す図である。
【００１５】
磁気記憶部Ｓは、たとえばＴＭＲ素子であり、デジット線ＤＬおよびビット線ＢＬの交差部に配置される。
【００１６】
デジット線（第１の書き込み電流線）ＤＬにデジット線電流（書き込み電流）ＩＤＬが流れると、デジット線電流ＩＤＬが中心を貫く同心円において右方向に回転する磁場（データ書き込み磁場）Ｈｘが発生する。ビット線ＢＬにビット線電流ＩＢＬが流れると、ビット線電流ＩＢＬが中心を貫く同心円において右方向に回転する磁場Ｈｙが発生する。デジット線ＤＬおよびビット線ＢＬは互いにほぼ直交して配置される。したがって、磁場Ｈｘおよび磁場Ｈｙもほぼ直交した磁場となる。この不揮発性半導体記憶装置では、磁場Ｈｘおよび後述のスピン注入電流による磁化トルクの作用により、磁気記憶部Ｓの磁化方向が決定され、データ書き込みが行なわれる。
【００１７】
データ読み出し時においては、磁気記憶部Ｓに流れるトンネル電流（読み出し電流）の電流量に基づいてデータが検出される。このような磁気記憶部Ｓを含むメモリセルは、「磁気トンネル接合（magnet−tunneling junction）」が形成されることから、ＭＴＪメモリセルとも呼ばれる。
【００１８】
図２は、図１のメモリセルＭＣを真上から見た平面図である。
同図を参照して、磁気記憶部Ｓは、径方向の長さが異なる２つの半楕円の領域Ｃ１〜Ｃ２を組み合わせた形状である。楕円の長軸方向に磁化容易軸Ａが形成される。
【００１９】
ビット線ＢＬおよびデジット線ＤＬは格子状に配置され、両者のなす角度はほぼ９０°である。磁気記憶部Ｓは、磁化容易軸Ａがデジット線ＤＬに対して傾斜角度θ（０＜θ＜９０°）を有するように（同図ではθ＝４５°）、デジット線ＤＬおよびビット線ＢＬの交差部に配置されている。
【００２０】
デジット線電流ＩＤＬが同図に示す方向に流れると、磁気記憶部Ｓに対して右方向の磁場Ｈｘが発生する。ビット線電流ＩＢＬが同図に示す方向に流れると、磁気記憶部Ｓに対して上方向の磁場Ｈｙが発生する。ただし、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、ビット線電流ＩＢＬによる磁場Ｈｙはデータ書き込みに使用せず、磁場Ｈｘおよび後述のスピン注入電流による磁化トルクの作用により、データ書き込みを行なう。
【００２１】
図３（ａ）は、図２の磁気記憶部Ｓの形状を示す図である。
同図を参照して、磁化容易軸Ａで分割される磁気記憶部Ｓの２つの領域Ｃ１〜Ｃ２は、磁化回転容易度が異なる。すなわち、磁気記憶部Ｓにおいて、領域Ｃ１は領域Ｃ２よりも径方向が長い半楕円であるため、領域Ｃ１は領域Ｃ２よりも磁化回転容易度が高い。
【００２２】
図３（ｂ）は、磁気記憶部Ｓの形状の他の例を示す図である。
同図を参照して、磁気記憶部Ｓは、磁化容易軸Ａで長方形を分割し、分割された領域の一方に磁化容易軸Ａと軸方向が平行な半楕円を組み合わせた形状である。図３（ａ）と同様に、磁気記憶部Ｓにおいて、領域Ｃ１は領域Ｃ２よりも径方向が長い。このため、領域Ｃ１は領域Ｃ２よりも磁化回転容易度が高い。
【００２３】
なお、領域Ｃ１〜Ｃ２は径方向の長短が異なる関係に限らず、磁化回転容易度が異なる関係であればそれぞれどんな形状であってもよい。
【００２４】
図４は、磁気記憶部Ｓの図２におけるｂ−ｃ断面を示す断面図である。
磁気記憶部Ｓは、自由層１１０と、絶縁層であるトンネル層（第２の非磁性体層）１０４と、固定層（第１の固定層）１０５とを含む。自由層１１０は、磁性体層（第１の磁性体層）１０１と、非磁性体層（第１の非磁性体層）１０２と、磁性体層（第２の磁性体層）１０３を含む。
【００２５】
磁性体層１０１および磁性体層１０３は、非磁性体層１０２を介して配置されており、反強磁性結合するように構成されている。すなわち、自由層１１０では、定常状態において、磁性体層１０１の磁化Ｍ１と磁性体層１０３の磁化Ｍ２とがほぼ反平行状態（向きが正反対の状態）で安定するように非磁性体層１０２の膜厚が適切に調整されている。また、磁性体層１０１および磁性体層１０３は、それぞれの磁化Ｍ１および磁化Ｍ２の向きが容易に回転するように構成される。
【００２６】
トンネル層１０４は、固定層１０５と自由層１１０との間に形成されている。トンネル層１０４は、上下の磁性体層１０３および固定層１０５の磁気的結合を断つとともに、読み出し電流（トンネル電流）ＩＲが流れる。このように、磁性体層の磁化の向きが固定された固定層１０５と、トンネル層１０４と、磁化の向きを変更することが可能な自由層１１０とにより、ＴＭＲ素子が構成されている。
【００２７】
後述するビット線駆動回路４は、データ書き込み時、磁性体層１０１から固定層１０５にスピン注入電流Ｉｓｐを流す。これにより、固定層１０５における電子ｅが自由層１１０に流れ込み、流れ込んだ電子ｅの有するスピンの作用によって固定層１０５の磁化方向と同じ方向の力（以下、磁化トルクとも称する）が磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２に作用する。スピン注入電流Ｉｓｐによる磁化トルクおよびデジット線電流ＩＤＬによる磁場Ｈｘにより、磁性体層１０１および磁性体層１０３の磁化方向が反転し、磁気記憶部Ｓの記憶するデータの論理レベルが変わる。すなわち、固定層１０５に対する磁性体層１０３の磁化方向が反転し、磁気記憶部Ｓの記憶するデータの論理レベルが書き換えられる。
【００２８】
自由層１１０における磁性体層１０３の磁化方向と固定層１０５の磁化方向とが同じである場合には、磁気記憶部Ｓの電気抵抗値が小さくなる。磁性体層１０３と固定層１０５の磁化方向とが反平行、すなわち逆方向の場合には、磁気記憶部Ｓの電気抵抗値が大きくなる。磁気記憶部Ｓに記録されたデータの読み出しは、磁性体層１０１から固定層１０５に読み出し電流ＩＲを流し、磁気記憶部Ｓの電気抵抗値の相違による読み出し電流ＩＲの電流量の差を検出することにより行なわれる。
【００２９】
図５は、図１におけるａの方向から見たメモリセルＭＣ全体の構造を概略的に示す図である。
【００３０】
同図を参照して、コンタクトＣＴ１は、ビット線ＢＬおよび磁気記憶部Ｓを電気的に接続する。磁気記憶部Ｓは、コンタクトＣＴ１およびストラップＳＴ１の間に配置される。ストラップＳＴ１の材質はたとえばタンタルである。ストラップＳＴ１は導電層で形成され、コンタクトＣＴ２を介して、Ｐ型の基板領域ＳＵＢ表面に形成されるＮ型の不純物領域ＩＭＰａに電気的に接続される。基板領域ＳＵＢ表面には、不純物領域ＩＭＰａと離れてＮ型の不純物領域ＩＭＰｂが形成される。不純物領域ＩＭＰａおよびＩＭＰｂの間の基板領域表面上に、ワード線ＷＬが形成される。不純物領域ＩＭＰｂは、コンタクトＣＴ３を介してソース線ＳＬに結合される。ソース線ＳＬおよびストラップＳＴ１の間にデジット線ＤＬが配置される。
【００３１】
データ書き込み時、ワード線ＷＬを選択状態に設定（駆動）し、基板領域ＳＵＢ表面にチャネルを形成して、不純物領域ＩＭＰａおよびＩＭＰｂを電気的に接続する。そして、ビット線ＢＬからソース線ＳＬにスピン注入電流Ｉｓｐを流す。
【００３２】
データ読み出し時、ワード線ＷＬを選択状態に設定（駆動）し、基板領域ＳＵＢ表面にチャネルを形成して、不純物領域ＩＭＰａおよびＩＭＰｂを電気的に接続する。そして、ビット線ＢＬからソース線ＳＬに読み出し電流ＩＲを流す。
【００３３】
図６は、メモリセルＭＣの電気的等価回路を示す図である。同図を参照して、メモリセルＭＣは、ビット線ＢＬおよびソース線ＳＬの間に直列に接続される可変抵抗素子（ＴＭＲ素子）ＲＴと、ＮチャネルＭＯＳトランジスタ（アクセストランジスタ）ＭＴとを含む。可変抵抗素子ＲＴは、磁気記憶部Ｓに対応し、デジット線ＤＬに電磁的に結合され、また、一端がビット線ＢＬに電気的に接続される。アクセストランジスタＭＴは、一方の導通端子が可変抵抗素子ＲＴの他端に電気的に接続され、他方の導通端子がソース線ＳＬに電気的に接続され、コントロールゲートがワード線ＷＬに電気的に接続される。
【００３４】
データ書き込み時、アクセストランジスタＭＴが導通し、ビット線ＢＬからソース線ＳＬにスピン注入電流Ｉｓｐが流れる。スピン注入電流Ｉｓｐによる磁化トルクおよびデジット線電流ＩＤＬによる磁場Ｈｘにより、可変抵抗素子ＲＴの磁化状態が変わる、すなわち固定層１０５に対する磁性体層１０３の磁化方向が反転する。可変抵抗素子ＲＴの磁化状態に応じて可変抵抗素子ＲＴの抵抗値が決定まる。
【００３５】
データ読み出し時においては、アクセストランジスタＭＴが導通し、ビット線ＢＬおよびソース線ＳＬを流れる読み出し電流ＩＲの電流量に基づいて、磁気記憶部Ｓが記憶するデータの検出が行なわれる。
【００３６】
図７は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の全体構成を概略的に示す図である。なお、以下の説明において、ワード線ＷＬおよびデジット線ＤＬが延在する方向を列方向と称し、ビット線ＢＬが延在する方向を行方向と称する。
【００３７】
同図を参照して、この不揮発性半導体記憶装置は、メモリセルＭＣが行列状に配列されるメモリセルアレイ１と、ワード線駆動回路２と、デジット線駆動回路（第１の駆動回路）３と、ビット線駆動回路４と、ソース線駆動回路５と、リード選択回路６と、読み出し回路７と、出力回路８と、入力回路９と、制御回路１０と、アドレス入力回路１１と、電源回路１２と、基板バイアス回路１３とを備える。ビット線駆動回路４、ソース線駆動回路５および読み出し回路７は、第２の駆動回路２０を構成する。
【００３８】
メモリセルＭＣは、図６を用いて説明したように、記憶データに応じて電気抵抗値が変化する可変抵抗素子ＲＴと、ワード線ＷＬ上に印加される電圧に基づいて可変抵抗素子ＲＴをソース線ＳＬに接続するアクセストランジスタＭＴとを含む。
【００３９】
また、メモリセルＭＣの各列に対応してワード線ＷＬ、ソース線ＳＬおよびデジット線ＤＬが配列され、メモリセルＭＣの各行に対応してビット線ＢＬが配列される。
【００４０】
ワード線駆動回路２は、ワード線ＷＬを駆動するワード線ドライバを含む。デジット線駆動回路３は、デジット線ＤＬを駆動するデジット線ドライバを含む。ビット線駆動回路４は、ビット線ＢＬを駆動するビット線ドライバを含む。
【００４１】
入力回路９は、データ書き込み時、外部からのデータＤに基づいて内部書き込みデータＤｉｎを生成する。アドレス入力回路１１は、外部からのアドレス信号ＡＤに基づいて、書き込み対象または読み出し対象のメモリセルＭＣを表わす内部列アドレス信号ＲＡＤおよび内部行アドレス信号ＣＡＤを生成する。
【００４２】
制御回路１０は、外部からの書き込み制御信号ＷＲおよび読み出し制御信号ＲＥに基づいて、データ書き込みおよびデータ読み出しに必要な制御信号を生成する。たとえば、制御回路１０は、読み出し活性化信号ＲＥＡＤ、書き込み活性化信号ＷＲＩＴＥ、ワード線活性化信号ＷＬＥＮ、およびデジット線活性化信号ＤＧＥＮを生成する。
【００４３】
ワード線駆動回路２は、ワード線活性化信号ＷＬＥＮを受けて、内部列アドレス信号ＲＡＤが表わす列に対応するワード線ＷＬを選択状態に駆動する。ワード線活性化信号ＷＬＥＮは、データ書き込み時およびデータ読み出し時に制御回路１０から出力される。
【００４４】
デジット線駆動回路３は、デジット線活性化信号ＤＧＥＮを受けて、内部列アドレス信号ＲＡＤが表わす列に対応するデジット線ＤＬを選択状態に駆動し、デジット線電流ＩＤＬを流す。
【００４５】
ソース線駆動回路５は、書き込み対象または読み出し対象のメモリセルＭＣのワード線ＷＬに対応するソース線ＳＬを接地電圧レベルに駆動する。
【００４６】
ビット線駆動回路４は、データ書き込み時、内部行アドレス信号ＣＡＤ、内部書き込みデータＤｉｎおよび書き込み活性化信号ＷＲＩＴＥを受けて、内部行アドレス信号ＣＡＤが表わす行に対応するビット線ＢＬを選択する。そして、ビット線駆動回路４は、選択したビット線ＢＬを選択状態に駆動し、スピン注入電流Ｉｓｐを流す。
【００４７】
また、ビット線駆動回路４は、データ読み出し時、内部行アドレス信号ＣＡＤおよび読み出し活性化信号ＲＥＡＤを受けて、出力をハイインピーダンス状態とする。
【００４８】
リード選択回路６は、データ読み出し時、内部行アドレス信号ＣＡＤが表わす行に対応するビット線ＢＬを選択する。読み出し回路７は、読み出し活性化信号ＲＥＡＤを受けて、内部行アドレス信号ＣＡＤが表わす行に対応するビット線ＢＬに、リード選択回路６を介して読み出し電流ＩＲを供給する。
【００４９】
そして、読み出し回路７は、リード選択回路６により選択されたビット線ＢＬを流れる読み出し電流ＩＲの電流量を検出して内部読み出しデータを生成する。出力回路８は、読み出し回路７の出力する内部読み出しデータに基づいて外部出力データＱを生成する。
【００５０】
電源回路１２は、各回路に電源電圧ＶｄｄおよびＶｓｓを供給する。基板バイアス回路１３は、基板領域ＳＵＢにバイアス電圧ＶｐｗおよびＶｎｗを供給する。
【００５１】
次に、本発明の第１の実施の形態に係る不揮発性半導体記憶装置が行なうトグル方式によるデータ書き込みについて説明する。図８は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置が行なうトグル方式によるデータ書き込みを示す図である。図９（ａ）〜（ｄ）は、図８のタイミングａ〜ｄにおける磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２の状態を示す図である。
【００５２】
図８および図９を参照して、まず、定常状態において（図８のタイミングａ）、磁性体層１０１の磁化Ｍ１と磁性体層１０３の磁化Ｍ２とは、ほぼ反平行状態にある。また、磁化Ｍ１および磁化Ｍ２の方向は、固定層１０５の磁化Ｍ３の方向とそれぞれ平行または反平行である（図９（ａ））。
【００５３】
次に、外部からのアドレス信号ＡＤに基づいて書き込み対象のメモリセルＭＣが選択される。選択されたメモリセルＭＣにおいて、ビット線駆動回路４は、ビット線ＢＬを選択状態に駆動し、スピン注入電流Ｉｓｐを流す（図８のタイミングｂ）。これにより、固定層１０５の磁化Ｍ３と同じ方向の力（磁化トルク）Ｐが磁化Ｍ１および磁化Ｍ２に作用する。そうすると、磁化Ｍ１および磁化Ｍ２の合成磁化ＭＣが固定層１０５の磁化Ｍ３の方向に向くように磁化Ｍ１および磁化Ｍ２が回転する。より詳細には、まず、磁化Ｍ３と反対方向の磁化Ｍ２が、磁化回転容易度の高い領域Ｃ１の方向、すなわち時計回りに回転する。そして、磁化Ｍ１および磁化Ｍ２の合成磁化ＭＣが固定層１０５の磁化Ｍ３の方向に向くように、磁化Ｍ１が時計回りに回転する（図９（ｂ））。
【００５４】
次に、ビット線駆動回路４は、ビット線ＢＬを非選択状態に駆動し、スピン注入電流Ｉｓｐを停止する。また、デジット線駆動回路３は、デジット線ＤＬを選択状態に駆動し、デジット線電流ＩＤＬを流す（図８のタイミングｃ）。これにより、スピン注入電流Ｉｓｐによる磁化トルクがなくなり、また、デジット線電流ＩＤＬによる磁場Ｈｘが磁化Ｍ１および磁化Ｍ２に作用する。そうすると、磁化Ｍ１および磁化Ｍ２の合成磁化ＭＣが磁場Ｈｘの方向に向くように磁化Ｍ１および磁化Ｍ２がさらに時計回りに回転する（図９（ｃ））。
【００５５】
ここで、ビット線駆動回路４およびデジット線駆動回路３は、スピン注入電流Ｉｓｐが流れている状態とデジット線電流ＩＤＬが流れている状態とを時間的にオーバラップさせている（図８のタイミングｃ）。このオーバラップ状態は必ずしも必要な状態ではないが、オーバラップ状態をつくることにより、スピン注入電流Ｉｓｐによる磁化トルク、およびデジット線電流ＩＤＬによる磁場Ｈｘの両方が一時的に存在しなくなり、たとえば磁化Ｍ２の方向が磁化Ｍ３と反対方向の状態に戻ってしまう等の誤動作を確実に防ぐことができる。
【００５６】
次に、デジット線駆動回路３は、デジット線ＤＬを非選択状態に駆動し、デジット線電流ＩＤＬを停止する（図８のタイミングｄ）。これにより、デジット線電流ＩＤＬによる磁場Ｈｘが存在しなくなる。そうすると、磁化方向が磁化容易軸Ａの方向と一致またはほぼ一致している磁化Ｍ２は安定しているためにほとんど回転せず、磁化方向が磁化容易軸Ａの方向と大きく異なる磁化Ｍ１は不安定であるため磁化容易軸Ａの方向に向かって大きく回転する。ここで、前述のように磁化Ｍ１および磁化Ｍ２は反平行状態で安定する構成であるから、磁化Ｍ１は磁化Ｍ２と反平行状態になるようにさらに時計回りに回転し、磁化Ｍ２と反対方向の状態で安定する（図９（ｄ））。このようにして、磁化Ｍ１および磁化Ｍ２の向きが反転（トグル）し、データ書き込みが完了する。
【００５７】
ところで、磁性体層の磁化の向きを変更するための磁場を２つ発生する必要がある特許文献１および非特許文献１記載のトグル方式では、ビット線およびデジット線に流す電流量が大きく、データ書き込み時の消費電流が増大してしまうという問題点があった。しかしながら、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、ビット線駆動回路４が、データ書き込み時、磁気記憶部Ｓの磁性体層１０１から固定層１０５にスピン注入電流Ｉｄｓを流すことにより、磁場Ｈｙの代わりに、固定層１０５の磁化方向と同じ方向の力Ｐを自由層１１０の磁化に作用させる。したがって、ビット線ＢＬに流す電流量を大きくして強い磁場を発生する必要がなくなるため、データ書き込み時の消費電流を低減することができる。
【００５８】
また、本発明の第１の実施の形態に係る不揮発性半導体記憶装置がデータ書き込み時に行なうスピン注入電流Ｉｓｐおよびデジット線電流ＩＤＬの制御は図８に示す内容に限定されるものではないが、この電流制御では、図８のタイミングｃにおいて磁化Ｍ２の方向が磁化容易軸Ａの方向に一致またはほぼ一致していることから磁化Ｍ２が安定するため、図８のタイミングｄにおいて磁場Ｈｘがなくなった際に磁化Ｍ２ではなく磁化Ｍ１を確実に大きく回転させることができ、磁化Ｍ１および磁化Ｍ２を確実にトグルさせることができる。さらに、図８に示す電流制御は、スピン注入電流Ｉｓｐおよびデジット線電流ＩＤＬの開始および停止を複数回繰り返す等の複雑な電流制御ではなく、簡易な電流制御であるため、データ書き込み時の消費電流をさらに低減することができる。
【００５９】
また、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、磁気記憶部Ｓの各層の積層方向に磁化容易軸Ａで分割される磁気記憶部Ｓの２つの領域は、磁化回転容易度が異なる。このような構成により、自由層１１０の磁化の回転方向を一定方向にすることができる。すなわち、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、図８に示すタイミングｂにおいて磁化Ｍ２を確実に時計回りに回転させることができ、データ書き込み時の誤動作を確実に防ぐことができる。
【００６０】
なお、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、スピン注入電流Ｉｓｐを磁性体層１０１から固定層１０５に流す構成としたが、これに限定するものではなく、スピン注入電流Ｉｓｐを固定層１０５から磁性体層１０１へ流す構成とすることができる。この場合、固定層１０５の磁化方向と同じ方向（スピン）を有する電子ｅが自由層１１０から固定層１０５へ流れ込むため、固定層１０５の磁化方向と反対方向の力を磁性体層１０１および磁性体層１０３の磁化に作用させることができる。この場合、デジット線駆動回路３が図２に示す方向と反対方向にデジット線電流ＩＤＬを流す構成とすることにより、図８に示す電流制御と同様の簡易な電流制御でデータ書き込みを行なうことができる。
【００６１】
すなわち、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、固定層１０５の磁化方向を、デジット線ＤＬの延在する方向と一致せず、かつ垂直でない方向とする。そして、ビット線駆動回路４およびデジット線駆動回路３は、磁場Ｈｘが自由層１１０の磁化に作用する方向、およびスピン注入電流Ｉｄｓによる力が自由層１１０の磁化に作用する方向のなす角度が０度より大きくかつ９０度未満となるような向きにデジット線電流ＩＤＬおよびスピン注入電流Ｉｓｐを流す。このような構成により、スピン注入電流Ｉｓｐの向きがいずれの場合でも、磁化Ｍ１および磁化Ｍ２をトグルさせるためにビット線駆動回路４およびデジット線駆動回路３が行なう電流制御を簡易化することができる。
【００６２】
また、本発明の第１の実施の形態に係る不揮発性半導体記憶装置では、磁性体層１０１から固定層１０５に読み出し電流ＩＲを流す構成としたが、これに限定するものではない。磁性体層１０３から固定層１０５に読み出し電流ＩＲを流す構成であっても、磁気記憶部Ｓの電気抵抗値の相違による読み出し電流ＩＲの電流量差を検出してデータ読み出しを行なうことが可能である。
【００６３】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００６４】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態とは異なる方法を用いて自由層１１０の磁化の回転方向を一定方向にする不揮発性半導体記憶装置に関する。以下で説明する内容以外の構成および動作は第１の実施の形態に係る不揮発性半導体記憶装置と同様である。
【００６５】
図１０は、本発明の第２の実施の形態に係る不揮発性半導体記憶装置において、図１のメモリセルＭＣを真上から見た平面図である。図１１は、メモリセルＭＣを４個含むメモリセルアレイ１を図１０と同じ方向から見た平面図である。なお、図１０および図１１のｄの方向から見たメモリセルＭＣの構造が図５に対応している。
【００６６】
磁気記憶部Ｓは、平面形状が楕円である。楕円の長軸方向に磁化容易軸Ａが形成される。
【００６７】
この不揮発性半導体記憶装置では、ビット線電流ＩＢＬであるスピン注入電流Ｉｓｐにより発生する磁場Ｈｙもデータ書き込みに使用する、すなわち、磁場Ｈｘ、磁場Ｈｙおよびスピン注入電流Ｉｓｐによる磁化トルクの作用により、データ書き込みを行なう。
【００６８】
コンタクトＣＴ１は、ビット線（第２の書き込み電流線）ＢＬおよび磁気記憶部Ｓを電気的に接続する。スピン注入電流Ｉｓｐは、ビット線ＢＬからコンタクトＣＴ１を介して磁気記憶部Ｓにおける磁性体層１０１に流れ込む。
【００６９】
コンタクトＣＴ１は、ビット線ＢＬの幅方向のほぼ中心に配置される。このような構成により、コンタクトＣＴ１に対するスピン注入電流Ｉｓｐの流入経路の偏りによって磁場Ｈｙの向きが乱れることを防ぎ、磁場Ｈｙを用いたデータ書き込みにおける誤動作を防ぐことができる。
【００７０】
また、コンタクトＣＴ１は、スピン注入電流Ｉｓｐの流路において磁気記憶部Ｓの中心部Ｙより下流側に配置される。なお、スピン注入電流Ｉｓｐが磁気記憶部Ｓからビット線ＢＬに流れる場合には、コンタクトＣＴ１は、スピン注入電流Ｉｓｐの流路において磁気記憶部Ｓの中心部Ｙより上流側に配置されることになる。言い換えれば、コンタクトＣＴ１は、スピン注入電流Ｉｓｐがビット線ＢＬにおいて磁気記憶部Ｓの中心部Ｙ上を通過するように配置される。このような構成により、スピン注入電流Ｉｓｐによる磁場Ｈｙを磁気記憶部Ｓに対して広範囲に作用させ、安定したデータ書き込みを実現することができる。
【００７１】
図１２は、図１０および図１１のｄの方向、すなわち磁気記憶部Ｓの各層の断面方向、かつビット線ＢＬの延在方向に対して垂直な方向から見たビット線ＢＬ、コンタクトＣＴ１および磁気記憶部Ｓの位置関係を示す図である。
【００７２】
同図を参照して、コンタクトＣＴ１は、ビット線ＢＬにおけるスピン注入電流Ｉｓｐが磁気記憶部Ｓの積層方向の中心軸Ｂを通過するように配置される。このような構成により、スピン注入電流Ｉｓｐによる磁場Ｈｙを磁気記憶部Ｓの半分以上の領域に対して作用させることができ、安定したデータ書き込みを実現することができる。
【００７３】
図１３は、図１０および図１１のｄの方向から見たメモリセルＭＣの構造の他の例を概略的に示す図である。
【００７４】
同図を参照して、メモリセルＭＣは、第１の実施の形態に係る不揮発性半導体記憶装置におけるメモリセルＭＣに対して、さらに、ストラップＳＴ２と、コンタクトＣＴ４とを含む。コンタクトＣＴ１は、ビット線ＢＬおよびストラップＳＴ２を電気的に接続する。ストラップＳＴ２は導電層で形成され、コンタクトＣＴ４を介して、磁気記憶部Ｓと電気的に接続される。磁気記憶部Ｓは、コンタクトＣＴ４およびストラップＳＴ１の間に配置される。
【００７５】
スピン注入電流Ｉｓｐは、ビット線ＢＬからコンタクトＣＴ１、ストラップＳＴ２およびコンタクトＣＴ４を介して磁気記憶部Ｓにおける磁性体層１０１に流れ込む。
【００７６】
図１２に示すようにビット線ＢＬおよび磁気記憶部Ｓが直接コンタクトを介して電気的に接続される構成ではなく、図１３に示すようにさらに別のストラップおよびコンタクト等を介してビット線ＢＬおよび磁気記憶部Ｓが電気的に接続される構成であっても、コンタクトＣＴ１が、磁気記憶部Ｓの各層の断面方向、かつビット線ＢＬの延在方向に対して垂直な方向から見て、ビット線ＢＬにおけるスピン注入電流Ｉｓｐが磁気記憶部Ｓの積層方向の中心軸Ｂを通過するように配置される構成であれば、スピン注入電流Ｉｓｐによる磁場Ｈｙを磁気記憶部Ｓの半分以上の領域に対して作用させることができ、安定したデータ書き込みを実現することができる。
【００７７】
次に、本発明の第２の実施の形態に係る不揮発性半導体記憶装置が行なうトグル方式によるデータ書き込みについて説明する。
【００７８】
図８のタイミングｂ以外の動作は本発明の第１の実施の形態に係る不揮発性半導体記憶装置と同様であるため、ここでは説明を繰り返さない。
【００７９】
図１４は、図８のタイミングｂにおける磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２の状態を示す図である。
【００８０】
外部からのアドレス信号ＡＤに基づいて書き込み対象のメモリセルＭＣが選択されると、選択されたメモリセルＭＣにおいて、ビット線駆動回路４は、ビット線ＢＬを選択状態に駆動し、スピン注入電流Ｉｓｐを流す。これにより、固定層１０５の磁化Ｍ３と同じ方向の力Ｐが磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２に作用する。また、スピン注入電流Ｉｓｐによる磁場Ｈｙが磁化Ｍ１および磁化Ｍ２に作用する。
【００８１】
そうすると、固定層１０５の磁化Ｍ３と同じ方向の力Ｐ、および磁場Ｈｙの合成ベクトルの方向に、磁化Ｍ１および磁化Ｍ２の合成磁化ＭＣが向くように磁化Ｍ１および磁化Ｍ２が回転する。より詳細には、まず、磁化Ｍ３と反対方向の磁化Ｍ２が、磁化回転容易度の高い領域Ｃ１の方向、すなわち時計回りに回転する。そして、固定層１０５の磁化Ｍ３と同じ方向の力Ｐ、および磁場Ｈｙの合成ベクトルの方向に磁化Ｍ１および磁化Ｍ２の合成磁化ＭＣが向くように、磁化Ｍ１が時計回りに回転する。
【００８２】
以上より、本発明の第２の実施の形態に係る不揮発性半導体記憶装置では、第１の実施の形態に係る不揮発性半導体記憶装置と同様に、自由層１１０の磁化の回転方向を一定方向にすることができる、すなわち、図８に示すタイミングｂにおいて磁化Ｍ２を確実に時計回りに回転させることができ、データ書き込み時の誤動作を確実に防ぐことができる。したがって、本発明の第２の実施の形態に係る不揮発性半導体記憶装置では、第１の実施の形態に係る不揮発性半導体記憶装置と比べて磁気記憶部Ｓの形状を単純化することができ、不揮発性半導体記憶装置の製造コストを低減することができる。
【００８３】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００８４】
＜第３の実施の形態＞
本実施の形態は、スピン注入電流Ｉｓｐの向きおよび読み出し電流ＩＲの向きを逆にする不揮発性半導体記憶装置に関する。以下で説明する内容以外の構成および動作は第１の実施の形態に係る不揮発性半導体記憶装置と同様である。
【００８５】
図１５は、本発明の第３の実施の形態に係る不揮発性半導体記憶装置におけるスピン注入電流Ｉｓｐ、および読み出し電流ＩＲの向きを示す図である。
【００８６】
同図を参照して、ビット線駆動回路４は、ＰチャネルＭＯＳトランジスタＭｓｐを含む。ソース線駆動回路５は、ＰチャネルＭＯＳトランジスタＭＲと、ＮチャネルＭＯＳトランジスタＭＷとを含む。コラムデコーダＣＤは、ビット線駆動回路４およびリード選択回路６等に含まれ、内部行アドレス信号ＣＡＤが表わす行に対応するビット線ＢＬを選択する。ロウデコーダＲＤは、ワード線駆動回路２およびデジット線駆動回路３等に含まれ、内部列アドレス信号ＲＡＤが表わす列に対応するワード線ＷＬおよびデジット線ＤＬを選択する。
【００８７】
まず、この不揮発性半導体記憶装置が、データ書き込み時、スピン注入電流ＩｓｐをメモリセルＭＣに流す際の動作について説明する。
【００８８】
ビット線駆動回路４は、内部書き込みデータＤｉｎに基づいてトグルデータＤＴを生成し、ＰチャネルＭＯＳトランジスタＭｓｐのゲートに出力する。より詳細には、ビット線駆動回路４は、メモリセルＭＣの記憶するデータの論理レベルを変更する必要がある場合にはトグルデータＤＴをＬレベルとしてＰチャネルＭＯＳトランジスタＭｓｐをオン状態とする。一方、ビット線駆動回路４は、メモリセルＭＣの記憶するデータの論理レベルを変更する必要がない場合にはトグルデータＤＴをＨレベルとしてＰチャネルＭＯＳトランジスタＭｓｐをオフ状態とする。
【００８９】
ＰチャネルＭＯＳトランジスタＭｓｐは、トグルデータＤＴに基づいてオン状態およびオフ状態を切り替える。また、ソース線駆動回路５は、制御回路１０から書き込み活性化信号ＷＲＩＴＥを受けて、ＰチャネルＭＯＳトランジスタＭＲをオフ状態とし、ＮチャネルＭＯＳトランジスタＭＷをオン状態とする。ＰチャネルＭＯＳトランジスタＭｓｐがオン状態となり、かつＮチャネルＭＯＳトランジスタＭＷがオン状態となると、スピン注入電流Ｉｓｐが選択されたビット線ＢＬからソース線ＳＬに流れ、そして、オン状態のＮチャネルＭＯＳトランジスタＭＷに流れ込む。
【００９０】
次に、この不揮発性半導体記憶装置が、データ読み出し時、読み出し電流ＩＲをメモリセルＭＣに流す際の動作について説明する。
【００９１】
ソース線駆動回路５は、制御回路１０から読み出し活性化信号ＲＥＡＤを受けて、ＰチャネルＭＯＳトランジスタＭＲをオン状態とし、ＮチャネルＭＯＳトランジスタＭＷをオフ状態とする。ビット線駆動回路４は、制御回路１０から読み出し活性化信号ＲＥＡＤを受けて、ＰチャネルＭＯＳトランジスタＭｓｐをオフ状態とする。これにより、オン状態であるＰチャネルＭＯＳトランジスタＭＲからソース線ＳＬおよび選択されたビット線ＢＬに読み出し電流ＩＲが流れる。そして、読み出し回路７は、ビット線ＢＬを流れる読み出し電流ＩＲの電流量を検出して内部読み出しデータを生成する。
【００９２】
以上のように本発明の第３の実施の形態に係る不揮発性半導体記憶装置では、ビット線駆動回路４およびソース線駆動回路５が、磁気記憶部Ｓにスピン注入電流Ｉｓｐと逆方向に読み出し電流ＩＲを流す。このような構成により、データ読み出し時、磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２が誤って回転し、磁気記憶部Ｓの記憶内容が変わってしまうことを防ぐことができる。
【００９３】
また、本発明の第３の実施の形態に係る不揮発性半導体記憶装置では、ビット線駆動回路４およびソース線駆動回路５が、スピン注入電流Ｉｓｐをビット線ＢＬからソース線ＳＬの方向に流す、すなわち磁性体層１０１から固定層１０５に流す。一般的に、この方向にスピン注入電流を流す場合は、固定層１０５から磁性体層１０１にスピン注入電流を流す場合と比べてより少ない電流量で自由層１１０の磁化に磁化トルクを作用させることができる。すなわち、スピン注入電流Ｉｓｐをビット線ＢＬからソース線ＳＬの方向に流す方がデータ書き込みを行ないやすい。したがって、データ書き込みを行ないやすい方向にスピン注入電流Ｉｓｐを流し、データ書き込みを行ないにくい方向、すなわちソース線ＳＬからビット線ＢＬの方向に読み出し電流ＩＲを流すことにより、データ書き込み時の消費電流を低減し、かつ、データ読み出し時、磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２が誤って回転してしまうことをさらに確実に防ぐことができる。
【００９４】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００９５】
＜第４の実施の形態＞
本実施の形態は、磁気記憶部Ｓの構成を変更した不揮発性半導体記憶装置に関する。以下で説明する内容以外の構成および動作は第１の実施の形態に係る不揮発性半導体記憶装置と同様である。
【００９６】
図１６は、本発明の第４の実施の形態に係る不揮発性半導体記憶装置において、磁気記憶部Ｓの図２におけるｂ−ｃ断面を示す断面図である。
【００９７】
磁気記憶部Ｓは、第１の実施の形態に係る不揮発性半導体記憶装置における磁気記憶部Ｓに対して、さらに、固定層（第２の固定層）１０６と、非磁性体層（第３の非磁性体層）１０７とを含む。なお、磁気記憶部Ｓの非磁性体層１０７は、絶縁性の非磁性体層であってもよく、導電性の非磁性体層であってもよい。
【００９８】
固定層１０６は、固定された磁化方向を有する。固定層１０６の磁化方向は、固定層１０５の磁化方向と同じである。非磁性体層１０７は、磁性体層１０１と、固定層１０６との間に形成される。
【００９９】
ビット線駆動回路４は、データ書き込み時、磁性体層１０３から固定層１０６にスピン注入電流Ｉｓｐを流すことにより、固定層１０６の磁化方向と同じ方向の力を磁性体層１０１および磁性体層１０３の磁化に作用させる。また、読み出し回路７は、データ読み出し時、磁性体層１０３から固定層１０５に読み出し電流ＩＲを流す。
【０１００】
このような構成により、非磁性体層１０７および固定層１０６をデータ書き込み専用に最適化する、より詳細には、非磁性体層１０７および固定層１０６の材質および膜厚を選択することによりスピン注入電流Ｉｓｐの電流量を最小化し、データ書き込み時の不揮発性半導体記憶装置の消費電流を低減することができる。また、トンネル層１０４および固定層１０５をデータ読み出し専用に最適化する、より詳細には、トンネル層１０４および固定層１０５の材質および膜厚を選択することにより磁気記憶部Ｓの記憶するデータの論理レベルの相違による読み出し電流差を最大化し、データ読み出しエラーを確実に防ぐことができる。
【０１０１】
また、固定層１０５および固定層１０６の磁化の向きを同じにすることにより、磁気記憶部Ｓの製造工程において、各固定層を磁化させるために発生する磁場の方向を共通化することができ、不揮発性半導体記憶装置の製造工程の簡易化を図ることができる。
【０１０２】
なお、磁気記憶部Ｓにおいて、スピン注入電流Ｉｓｐおよび読み出し電流ＩＲを流す層は図１６に示す内容に限定するものではなく、スピン注入電流Ｉｓｐおよび読み出し電流ＩＲを流す層を自由層１１０に対して上下逆にする、すなわちビット線駆動回路４が、データ書き込み時、磁性体層１０１から固定層１０５にスピン注入電流Ｉｓｐを流し、また、読み出し回路７が、データ読み出し時、磁性体層１０１から固定層１０６に読み出し電流ＩＲを流す構成であってもよい。
【０１０３】
また、スピン注入電流Ｉｓｐの方向についても、スピン注入電流Ｉｓｐを固定層１０６から磁性体層１０３に流す構成であってもよい。また、読み出し電流ＩＲを固定層１０５から磁性体層１０３に流す構成であってもよい。
【０１０４】
また、この不揮発性半導体記憶装置では、スピン注入電流Ｉｓｐおよび読み出し電流ＩＲを流す磁気記憶部Ｓ内の範囲を最低限の範囲とする構成としたが、スピン注入電流Ｉｓｐおよび読み出し電流ＩＲを流す範囲を固定層１０５および固定層１０６間とすることにより、各電流を取り出すための電極を容易に配置することができ、不揮発性半導体記憶装置の製造コストを低減することができる。
【０１０５】
さらに、本発明の第１〜第４の実施の形態に係る不揮発性半導体記憶装置において、トンネル層１０４は絶縁層、すなわち絶縁性の非磁性体層であるとしたが、これに限定するものではない。トンネル層１０４は、導電性の非磁性体層であってもよい。ただし、トンネル層１０４が絶縁層である構成は、トンネル層１０４が導電性の非磁性体層である場合と比べて、磁気記憶部Ｓの記憶するデータの論理レベルの相違による読み出し電流差を最大化することができるため好ましい構成である。
【０１０６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルＭＣの一部を立体的に示す図である。
【図２】図１のメモリセルＭＣを真上から見た平面図である。
【図３】（ａ）は、図２の磁気記憶部Ｓの形状を示す図である。（ｂ）は、磁気記憶部Ｓの形状の他の例を示す図である。
【図４】磁気記憶部Ｓの図２におけるｂ−ｃ断面を示す断面図である。
【図５】図１におけるａの方向から見たメモリセルＭＣ全体の構造を概略的に示す図である。
【図６】メモリセルＭＣの電気的等価回路を示す図である。
【図７】本発明の第１の実施の形態に係る不揮発性半導体記憶装置の全体構成を概略的に示す図である。
【図８】本発明の第１の実施の形態に係る不揮発性半導体記憶装置が行なうトグル方式によるデータ書き込みを示す図である。
【図９】図８のタイミングａ〜ｄにおける磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２の状態を示す図である。
【図１０】本発明の第２の実施の形態に係る不揮発性半導体記憶装置において、図１のメモリセルＭＣを真上から見た平面図である。
【図１１】メモリセルＭＣを４個含むメモリセルアレイ１を図１０と同じ方向から見た平面図である。
【図１２】図１０および図１１のｄの方向から見たビット線ＢＬ、コンタクトＣＴ１および磁気記憶部Ｓの位置関係を示す図である。
【図１３】図１０および図１１のｄの方向から見たメモリセルＭＣの構造の他の例を概略的に示す図である。
【図１４】図８のタイミングｂにおける磁性体層１０１の磁化Ｍ１および磁性体層１０３の磁化Ｍ２の状態を示す図である。
【図１５】本発明の第３の実施の形態に係る不揮発性半導体記憶装置におけるスピン注入電流Ｉｓｐ、および読み出し電流ＩＲの向きを示す図である。
【図１６】本発明の第４の実施の形態に係る不揮発性半導体記憶装置において、磁気記憶部Ｓの図２におけるｂ−ｃ断面を示す断面図である。
【符号の説明】
【０１０８】
Ｓ  磁気記憶部、ＤＬ  デジット線、ＢＬ  ビット線、ＷＬ  ワード線、ＳＬ  ソース線、Ｈｘ，Ｈｙ  磁場、ＭＣ  メモリセル、Ｃ１，Ｃ２  領域、Ａ  磁化容易軸、１０１  磁性体層（第１の磁性体層）、１０２  非磁性体層（第１の非磁性体層）、１０７  非磁性体層（第３の非磁性体層）、１０３  磁性体層（第２の磁性体層）、１０４  トンネル層（第２の非磁性体層）、１０５，１０６  固定層、１１０  自由層、ＣＴ１〜ＣＴ４  コンタクト、ＳＴ１，ＳＴ２  ストラップ、ＳＵＢ  基板領域、ＩＭＰａ，ＩＭＰｂ  不純物領域、ＲＴ  可変抵抗素子（ＴＭＲ素子）、ＭＴ  ＮチャネルＭＯＳトランジスタ（アクセストランジスタ）、Ｍｓｐ，ＭＲ  ＰチャネルＭＯＳトランジスタ、ＭＷ  ＮチャネルＭＯＳトランジスタ、１  メモリセルアレイ、２  ワード線駆動回路、３  デジット線駆動回路（第１の駆動回路）、４  ビット線駆動回路、５  ソース線駆動回路、６  リード選択回路、７  読み出し回路、８  出力回路、９  入力回路、１０  制御回路、１１  アドレス入力回、１２  電源回路、１３  基板バイアス回路、２０  第２の駆動回路、Ｉｓｐ  スピン注入電流、ＩＲ  読み出し電流、ＩＤＬ  デジット線電流、ＩＢＬ  ビット線電流、Ｍ１〜Ｍ３  磁化、ｅ  電子、Ｐ  力（磁化トルク）、ＣＤ  コラムデコーダ、ＲＤ  ロウデコーダ。
【図１】
2007087524.tif 000003
【図２】
2007087524.tif 000004
【図３】
2007087524.tif 000005
【図４】
2007087524.tif 000006
【図５】
2007087524.tif 000007
【図６】
2007087524.tif 000008
【図７】
2007087524.tif 000009
【図８】
2007087524.tif 000010
【図９】
2007087524.tif 000011
【図１０】
2007087524.tif 000012
【図１１】
2007087524.tif 000013
【図１２】
2007087524.tif 000014
【図１３】
2007087524.tif 000015
【図１４】
2007087524.tif 000016
【図１５】
2007087524.tif 000017
【図１６】
2007087524.tif 000018