(57)【要約】【課題】歪を更に改善し、周囲環境温度の変化時にも性能の変動が少ない高効率の増幅器を提供する。【解決手段】本発明の増幅器は、入力信号を分配器で分配して複数の増幅回路に入力し、複数の増幅回路の出力を合成して出力とする増幅器であって、複数の増幅回路は、増幅素子をＡＢ級で動作させる少なくとも一つの第１の増幅回路と、増幅素子をＢ級またはＣ級で動作させる少なくとも一つの第２の増幅回路とにより構成され、分配器の配分比を異ならせ、第１及び第２の増幅回路の出力をそれぞれ任意の長さの電気長を有する伝送線路からなるインピーダンス変換器を介して接続して合成としたものである。【選択図】    図１
2007006164.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分配器で分配して複数の増幅回路に入力し、該複数の増幅回路の出力を合成して出力とする増幅器であって、
前記複数の増幅回路は、増幅素子をＡＢ級で動作させる少なくとも一つの第１の増幅回路と、増幅素子をＢ級またはＣ級で動作させる少なくとも一つの第２の増幅回路とにより構成され、
前記分配器の配分比を異ならせ、前記第１及び第２の増幅回路の出力をそれぞれ任意の長さの電気長を有する伝送線路からなるインピーダンス変換器を介して接続して前記合成とした増幅器。
【請求項２】
入力信号を分配器で分配して複数の増幅回路に入力し、該複数の増幅回路の出力を合成して出力とする増幅器であって、
前記複数の増幅回路は、増幅素子をＡＢ級で動作させる少なくとも一つの第１の増幅回路と、増幅素子をＢ級またはＣ級で動作させる少なくとも一つの第２の増幅回路とにより構成され、
前記分配器の配分比を異ならせ、前記第１の増幅回路と第２の増幅回路の前に一方或いは両方にプリアンプを挿入接続し、前記第１、第２の増幅回路への入力信号レベルを互いに異ならせ、前記第１及び第２の増幅回路の出力をそれぞれ任意の長さの電気長を有する伝送線路からなる前記インピーダンス変換器を介して接続して前記合成とした増幅器。
【請求項３】
前記第１の増幅回路と第２の増幅回路の一方或いは両方のゲート電圧を温度により制御する第１の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方の入力側に挿入接続される減衰器の減衰量を温度により制御する第２の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方または両方の前記ゲート電圧を周波数情報により制御する第３の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方の入力側に挿入接続される前記減衰器の減衰量を前記周波数情報により制御する第４の制御手段と、
の少なくとも一つがさらに追加されたことを特徴とする請求項１または請求項２に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に係り、特にドハティ増幅器に関する。
【背景技術】
【０００２】
従来、ＣＤＭＡ信号（code division multiple access）やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、このような歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器としてドハティ増幅器が注目されている。
【０００３】
図７は従来のドハティ増幅器のブロック図である。
入力端子１から入った信号は、分配器２で分配される。
分配された一方の信号は、キャリア増幅回路４に入力される。キャリア増幅回路４は、分配器の出力側と増幅素子４２の入力側との整合を取る入力整合回路４１と、増幅素子４２の出力側とキャリア増幅回路４の出力側との整合を取る出力整合回路４３から構成されている。キャリア増幅回路４の出力は、λ／４変成器６１でインピーダンス変換される。
分配されたもう一方の信号は、移相器３で位相を９０度遅らされ、ピーク増幅回路５に入力される。ピーク増幅回路５は、キャリア増幅回路４と同様に、入力整合回路５１と、増幅素子５２と、出力整合回路５３から構成されている。
λ／４変成器６１及びピーク増幅回路５の出力はノード（合成点）６２において合成される。合成された信号は、出力負荷９のインピーダンスＺ0に整合するため、λ／４変成器７でインピーダンス変換される。λ／４変成器６１とノード６２とを合わせて、ドハティ合成部６と呼ぶ。
λ／４変成器７の出力は出力端子８を介して出力負荷９に接続される。
【０００４】
上記のドハティ増幅器の動作を説明する。キャリア増幅回路４とピーク増幅回路５は、増幅素子４２がＡＢ級にバイアスされ、増幅素子５２がＢ級又はＣ級にバイアスされている点で異なる。そのため、増幅素子５２が動作する入力レベルまでは増幅素子４２が単独で動作し、増幅素子４２が飽和領域に入る入力レベル、すなわち増幅素子４２の線形性が崩れ始めると、増幅素子５２が動作し始め、増幅素子５２の出力が負荷に供給され、増幅素子４２とともに負荷を駆動する。このとき増幅出力整合回路４３の負荷特性線は、後述するように高い抵抗値から低い抵抗値へ移動するが、増幅素子４２は飽和領域にあるので効率は良い。
入力端子１からの入力が更に増加すると、ピーク増幅回路５の増幅素子５２も飽和し始めるが、増幅素子４２、５２ともに飽和しているのでこのときも効率は良い。
【０００５】
図８は、図７のドハティ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す図である。なおここでいうコレクタ効率とは、コレクタに印加される電源の電圧（直流）とその電源から供給される電流（直流）の積に対する、コレクタから取り出せる無線周波出力電力の割合の意味であり、ドレイン効率についても同様である。これらは縦軸の効率（％）で表わされる。
図８の横軸はバックオフのレベル（ｄＢ）であり、増幅素子４２、５２の両方が飽和する最小の入力端子１への入力レベル、即ちコンプレッションポイントを０ｄＢとし、入力レベルがコンプレッションポイントに対しどれだけ余裕があるかを示す数値である。
【０００６】
更に、図８において、点線は、一般的なＢ級増幅器の論理効率特性曲線を示し、実線は、簡単なモデルにおけるドハティ増幅器の論理効率特性曲線を示している。
入力レベルがＡ区間にあるときは、基本的にキャリア増幅回路４のみが動作する。バックオフが６ｄＢになる付近でキャリア増幅回路４は飽和し始め、効率はＢ級増幅器の特性で示されるように最大効率付近と同等まで達する。ドハティ増幅器の最大出力をＰ0とすると、このときキャリア増幅回路４の出力は約Ｐ0／４である。
バックオフが６ｄＢ以下のＢ区間では、入力レベルが増加するに従い、キャリア増幅回路４の出力は約Ｐ0／４からＰ0／２へ増加し、それとともにピーク増幅回路５の出力はほぼ０からＰ0／２へ増加の経過をたどる。このときキャリア増幅回路４とピーク増幅回路５の出力電力との和の電力は、入力端子１への入力電力に対し、Ａ区間のときと同じ比例定数で比例した値をたどる。
実線の特性曲線で示されるようにピーク増幅回路５が動作し始めるときの効率は一旦低下するが、ピーク増幅回路５も飽和し始めるコンプレッション点（バックオフが０ｄＢ）で再びピークを迎える。コンプレッション点において、キャリア増幅回路４とキャリア増幅回路５の出力は等しくなる。
一般に、ＣＤＭＡ信号やマルチキャリア信号は高いピークファクタ、すなわちピーク電力と平均電力の比が大きくなる様を有するが、通常の増幅器では、その比が７〜１２ｄＢであるようなピークファクタに対応できるように、コンプレッション点からその分を下げた点を動作点（バイアス点）としている。
【０００７】
図７に戻り、各部のインピーダンスを説明する。出力負荷Ｚ0は一定に規定されているので、これを起点とする。ノード６２からλ／４変成器７をみたインピーダンスＺ7は、λ／４変成器７の特性インピーダンスをＺ2とすると、  Ｚ7＝Ｚ22／Ｚ0となる。
出力整合回路４３からλ／４変成器６１をみたインピーダンスＺ4は、特性図のＡ区間において出力整合回路５３の出力インピーダンスが実質的に無限大となるために、ピーク増幅回路５の出力側は接続されていないと看做せるため、前記Ｚ7＝Ｚ22／Ｚ0と同様の考えで求まり、下式（Ａ区間）の式となる。
また、Ｃ区間に入ると負荷を等しく分担するため、λ／４変成器６１の負荷インピーダンス（ノード６２での増幅回路４の寄与分）と整合回路５３の負荷インピーダンスがそれぞれ２Ｚ7となるので、下式（Ｃ区間）の式となる。
【０００８】
【数１】
2007006164.tif 000003
【０００９】
【数２】
2007006164.tif 000004
【００１０】
なお、Ｚ1は、λ／４変成器６１の特性インピーダンスである。Ｚ4及びＺ5はＢ区間では、Ａ区間の時の値とＣ区間に入る時の値との間をそれぞれ遷移する。
【００１１】
ドハティ増幅器を数百ＭＨｚ以上の周波数の高い領域に応用したときは、上記の説明に代え、以下の説明のように理解される。
すなわち、Ｚ4は入力信号レベルの小さいとき（Ａ区間）のインピーダンス値に対し、入力信号レベルが大きいとき（Ｃ区間の領域）には1/２倍大きくなり、別の言い方をすれば２倍の負荷変動を起こす。例えば、Ｚ7＝２５Ω、Ｚ1＝５０Ωとすると、Ｚ4は１００〜５０Ωの間で変化する。従って増幅素子４２の負荷インピーダンスも変動していることになる。
【００１２】
しかしながら従来のドハティ増幅器では数百ＭＨｚ以上の周波数の高い領域に応用したときには必ずしも効率や歪特性など十分な性能が得られず、本願の出願人による改善例がある。その一例として図９に示されるようなキャリア増幅回路４の出力側にインピーダンス変換器６４と、ピーク増幅回路５の出力側にインピーダンス変換器６５とを備えて、電力合成の際、インピーダンス変換機６４と６５はλ/４に固定されるわけでなく任意の長さで効率、歪などの性能を上げようとしている。
これについては、先行出願（特願２００４−３２２０９２号）しているものがある。
また増幅素子の特性の劣化を補償しているものもある。（例えば、特許文献１参照）。
【００１３】
【特許文献１】特開２００４−２６０２３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、本願の出願人による従来の増幅器に対し、歪を更に改善し、周囲環境温度の変化時にも性能の変動が少ない高効率の増幅器とすることが課題であった。
【００１５】
キャリア増幅回路の出力とピーク増幅回路の出力とを合成する場合に、その合成点でのそれぞれの信号の位相とか振幅とかが目標値に比べずれると当初の機能が得られないのは明白である。
特にピーク増幅回路はＣ級で動作させる為、電力利得の低下が避けられないので、合成の精度は増幅素子の動作バイアス点（Ｃ級の流通角）で決まってしまう。
このバイアス点の位置が温度などの環境変化により変わってしまうと歪特性も変動して、両増幅回路の特性バランスを得るのが難しくなる。
図１０には各動作級の入出力特性を示している。
（ａ）の特性曲線はＡＢ級，（ｂ）の特性曲線はＢ級あるいは浅いＣ級，（ｃ）の特性曲線はバイアスが深いＣ級である。いずれも負荷インピーダンスは簡単の為５０Ωの場合として示している。
例えば（ａ）の特性曲線と（ｂ）の特性曲線の合成では、出力レベル比が、ある値以下となる点、つまり本例では（ａ）の特性曲線がＰ０／４となる○印点から実質的な合成が始まるが、（ａ）と（ｃ）では（ａ）の特性曲線がＰ０／２となる△印点から合成が始まる。
このようにバイアス点の位置がずれたとする場合の合成特性は異なる事になる。
さらに、温度により各増幅素子であるトランジスタ内部のｈｆｅなどのパラメータ特性値が変動するので、これらも改善された増幅器全体としての特性精度を向上させて安定化も必要である。
図2に示されるように、キャリア増幅回路４の入出力特性曲線をａ１,利得の低いピーク増幅回路５の入出力特性曲線をｃとすると（但しいずれも５０Ω負荷一定で表している）,合成後は点線の入出力特性曲線ａ１ｃの様になり直線性が悪くなる問題があった。
【００１６】
本発明は、上述した背景からなされたものであり、歪を更に改善し、周囲環境温度の変化時にも性能の変動が少ない高効率の増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の増幅器は、入力信号を分配器で分配して複数の増幅回路に入力し、該複数の増幅回路の出力を合成して出力とする増幅器であって、
前記複数の増幅回路は、増幅素子をＡＢ級で動作させる少なくとも一つの第１の増幅回路と、増幅素子をＢ級またはＣ級で動作させる少なくとも一つの第２の増幅回路とにより構成され、
前記分配器の配分比を異ならせ、前記第１及び第２の増幅回路の出力をそれぞれ任意の長さの電気長を有する伝送線路からなるインピーダンス変換器を介して接続して前記合成としたものである。
【００１８】
さらに、本発明の増幅器は、入力信号を分配器で分配して複数の増幅回路に入力し、該複数の増幅回路の出力を合成して出力とする増幅器であって、
前記複数の増幅回路は、増幅素子をＡＢ級で動作させる少なくとも一つの第１の増幅回路と、増幅素子をＢ級またはＣ級で動作させる少なくとも一つの第２の増幅回路とにより構成され、
前記分配器の配分比を異ならせ、前記第１の増幅回路と第２の増幅回路の前に一方又は両方にプリアンプを挿入接続し、前記第１、第２の増幅回路への入力信号レベルを互いに異ならせ、前記第１及び第２の増幅回路の出力をそれぞれ任意の長さの電気長を有する伝送線路からなる前記インピーダンス変換器を介して接続して前記合成としたものである。
【００１９】
さらに、本発明の増幅器は、前記第１の増幅回路と第２の増幅回路の一方又は両方のゲート電圧を温度により制御する第１の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方の入力側に挿入接続される減衰器の減衰量を温度により制御する第２の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方または両方の前記ゲート電圧を周波数情報により制御する第３の制御手段と、
前記第１の増幅回路と第２の増幅回路の一方の入力側に挿入接続される前記減衰器の減衰量を前記周波数情報により制御する第４の制御手段と、
の少なくとも一つがさらに追加されたことを特徴とするものである。
【発明の効果】
【００２０】
本発明に係る増幅器は、温度などの周囲環境変化が生じても、増幅素子の動作バイアス点の位置を安定に保っての合成がなされた高効率、低歪みの増幅器が実現でき、従来技術の各種ドハティ増幅器に比較し、さらに付加効率の向上など性能を改善したものである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、複数の実施例を例示して説明する。尚、以下で説明する機能の実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。また、本実施形態の機能又は構成の全ての組み合わせが本発明に必須であるとは限らない。
【実施例１】
【００２２】
図１は、本発明の最良の形態に係る増幅器のブロック図である。図１の増幅器は主に、分配器の分配比を変えたこと,減衰器を追加した点で従来と異なり、他の構成は定数等の違いはあるものの基本的に同じである。
１は、増幅器への入力信号が入力される入力端子である。
２１は、入力端子１に入力された信号を分配する分配器である。分配器２１は、例えば配線板上に形成されたＴ分岐ライン、あるいはカプラ等で実現されるものであるが分配器２１の一方の分配出力端子（ア）と他方の分配出力端子（イ）では、そのレベルの分配比が異ならせている。
３３は、原理的にはインピーダンス変換器６４に相当する遅延量を発生させる伝送線路で実現される移相器である。
ピーク増幅回路５側に挿入された移相器３３は合成点における合成をキャリア増幅器側と同相にさせるためのものであり、キャリア増幅回路４の増幅信号とピーク増幅回路５の増幅信号との位相差も吸収しなければならないので、インピーダンス変換器６４の遅延と若干異ならせることもある。
４１は、分配出力端子（ア）の出力インピーダンスを増幅素子４２の入力インピーダンスに変換させる入力整合回路である。
４２は、分配された一方の信号を増幅する増幅素子である。増幅素子４２はＡＢ級にバイアスされる。
４３は、インピーダンス変換器６４とともに増幅素子４２の負荷インピーダンスをＡ区間において、図示などの記載はしていないが、ＺＡを中心としてほぼ円上のインピーダンスに変換し、Ｃ区間においてはＺＡに変換する出力整合回路である。（先行出願：特願２００４−３２２０９２号参照）
５１は、分配器２で分配された信号のインピーダンスを、後段の増幅素子５２の入力インピーダンスに変換する、入力整合回路である。
５２は、信号を増幅する増幅素子である。増幅素子５２はＢ級またはＣ級にバイアスされる。増幅素子４２及び５２は通常、ＬＤ−ＭＯＳ（Lateral Double-diffused MOS）、ＧａＡｓ−ＦＥＴ、ＨＥＭＴ、ＨＢＴ等の１つの半導体デバイスを用いたものである。
５３は、増幅素子５２の負荷インピーダンスを２Ｚ７に変換する出力整合回路である。入力整合回路４１、５１及び出力整合回路４３、５３は、集中定数回路、分布定数回路、又はそれらの組み合わせのいずれで構成されても良く、また、実装上避けられないストレーキャパシタンスやインダクタンス等を含んでもかまわない。
５４は一例としてピーク増幅回路５と移相器３３との間に挿入接続して、ピーク増幅回路５の入力レベルを調整する減衰器である。
６２は、出力整合回路４３及び５３からの出力信号をインピーダンス変換器６４及び６５を介して結合するノード（合成点）である。
６４は、長さＬ＝０〜λ／２又はそれ以上の任意の長さの電気長を有する伝送線路からなるインピーダンス変換器であり、その特性インピーダンスＺ1は２Ｚ7＝２Ｚ22／Ｚ0に等しい。（先行出願：特願２００４−３２２０９２号参照）
７は、ノード６２から負荷側を見たインピーダンスＺ７を出力負荷Ｚ0に変換するλ／４変成器である。λ／４変成器７は、その特性インピーダンスＺ2に相当する線幅、及びλ／４に相当する長さを有する導体パターンとして配線板上に形成させても良い。λ／４変成器を用いることにより比較的広い周波数範囲で整合が取れるが、整合さえ取れればλ／４変成器以外の整合手段を用いても良い。
６５は長さＬ＝０〜λ／２又はそれ以上の任意の長さの電気長を有する伝送線路からなるインピーダンス変換器であり、Ａ区間におけるＺ２１を最大にする、又はある程度大きくしてピーク増幅回路５の特性が良くなるような長さとする。
【００２３】
インピーダンス変換器６４，６５の作用を説明する。
ピーク増幅回路５が増幅出力を出さない低入力レベル範囲（Ａ区間）のときであって、キャリア増幅回路４が増幅信号を出力する動作のとき、ノード６２からインピーダンス変換器６５側をみたインピーダンスＺ21が概ね大きく（無限大より若干ずれた）なるように、インピーダンス変換器６５の伝送線路の長さが決められる。
次に、低入力レベル範囲（Ａ区間）を超えた入力レベル範囲（Ｂ区間、Ｃ区間）のときは、キャリア増幅回路４およびピーク増幅回路５が増幅動作を行い増幅信号がそれぞれから出力され、このときキャリア増幅回路４の出力からインピーダンス変換器６４側をみたインピーダンスＺ4 及びピーク増幅回路５の出力からインピーダンス変換器６５側をみたインピーダンスＺ5 が増幅素子の機能（効率、利得、歪みおよび最大出力）を最良にする値となるようにインピーダンス変換器６４、６５の電気長が決められる。
従って、インピーダンス変換器６５の伝送線路長は、Ａ区間においてインピーダンスＺ21が概ね大きくなり、かつ、Ｂ区間、Ｃ区間で増幅器の機能が良くなるような長さとなる。（先行出願：特願２００４−３２２０９２号参照）
【００２４】
図２に入出力特性曲線によって本発明の合成例を示す。
分配器２１の分配比率を変え,すなわち分配器２１の一方の分配出力（ア）と他方の分配出力（イ）の出力比を一方の分配出力を小さくし、他方の分配出力を大きくするように変化させると、入力１からキャリア増幅回路４の出力までの利得が低下し入出力特性曲線はａ１からａ２へシフトし、入力１からピーク増幅回路５の出力までの利得が増加し入出力特性曲線はｃからｂへシフトする。
入出力特性曲線ａ２と入出力特性曲線ｂとの合成されたＰ０／２以上の入出力特性曲線は一点鎖線で示されるａ２・ｂとなり、合成後における直線性が確保されていることが分かる。実際上は各部品の固有定数のばらつきを吸収させる為、減衰器５４の減衰量を変え入出力特性曲線ｂ１やｂ２のような特性にして微調整する事もある。
当然のことながら減衰器５４をキャリア増幅回路側に入れても同様のことが云えるが、キャリア増幅回路側に入れた場合には、入力１から出力８までの増器としての総合利得が変わってしまうので、こちらのみに減衰器を挿入接続することは稀な場合である。
また、合成後の直線性変動幅が微小であれば増幅素子のバイアス電圧を変化させて、ほぼｂ１やｂ２の様な入出力特性曲線になるのでバイアスを微調整する場合もある。
【００２５】
以上の説明では、全体出力（合成出力）はＰ0、キャリア増幅回路4及びピーク増幅回路５のそれぞれの出力は最大Ｐ0 ／２であり、Ｐ0 ／４点から合成が開始されることを示しているが、特にその点での合成が唯一であるわけではない。
あくまでも増幅器全体の合成特性（歪特性,効率特性,外囲条件等）を考慮して電力合成を決めればよい。温度変化による補正は減衰器５４の減衰量を変える方法と、それほど大きな変動でない場合には、増幅素子のゲート電圧を変える方法がある。
温度検出はサーミスタや半導体などで検出して、その検出値を用いて減衰量を制御したりゲート電圧を制御したりする。
また、広帯域信号の内の一部分の信号帯域を使用する場合に、周波数特性を改善するために、ゲート電圧や減衰器の減衰量をその一部分の周波数帯域の特性に合わせるように使用周波数に整合させて制御することも可能である。
【００２６】
図示はしていないが、ゲート電圧を変えて、合成特性を向上させる一例としての説明を行う。それぞれの増幅回路には、予め広帯域内のすべての部分周波数帯域に対する補完値なども含んだゲート電圧値がメモリ例えばＲＯＭなどに記憶されている。指定された周波数情報に従って、ゲート電圧値がメモリから呼び出されて増幅素子へ与えられる。
更に、温度センサを設けて、温度変化に対応する最適ゲート電圧を予めメモリに記憶させておき、指定された温度情報に従って、ゲート電圧値がメモリから呼び出されて増幅素子へ与えられる。なお、温度についての回路はアナログ回路によることもある。
【実施例２】
【００２７】
図３は、本発明の実施例２に係る増幅器のブロック図である。本実施例の増幅器は、ピーク増幅回路５の入力側と減衰器５４との間にプリアンプ５５を挿入接続した点で実施例１と異なり、図１と同一の符号を有する構成要素は緒元を除き図１と基本的に同一である。
【００２８】
図１の増幅器の構成において、分配器２１の入力（ウ）と一方の分配出力（ア）間の信号損失が多い場合には、増幅器全体の付加効率が悪くなる。
付加効率の定義は、出力負荷９の出力電力×（１−１／（増幅器全体のゲイン））÷増幅器全体の消費電力である。
そこで実施例２では、分配器２１の入力（ウ）と一方の分配出力（ア）間の損失を少なくして、その分だけ、ゲインを大きくし、入力（ウ）と一方の分配出力（イ）間の損失（減衰）を大きくしてピーク増幅回路系の利得不足分をプリアンプ５５で補償し付加効率を向上させるものである。
この場合には、ゲインが大きくなったが、プリアンプの消費電力分だけ増幅器全体の消費電力も増えるので、それでも付加効率が良くなる場合に有効である。但し、通常使用されるバックオフ７〜１０ｄＢの点ではプリアンプ５５やピーク増幅器５が動作していないので付加効率は上がる。
【実施例３】
【００２９】
図４は、本発明の実施例３に類似の増幅器のブロック図である。
本実施例の増幅器は、実施例２に対しキャリア増幅回路４の入力側と分配器２１との間にプリアンプを挿入接続した点で異なるが、図３と同一の符号を有する構成要素は緒元を除き図３と基本的に同一である。
【００３０】
一般的な増幅器の使用例では、入力の小信号を大信号まで増幅しようとするものである。
その場合には、図１や図３の増幅器の前段などに、別のプリアンプを増幅器の入力に接続して全体性能を満足させようとしている。（図示はない。）
しかしながら、増幅器の入力側に接続された別のプリアンプと図１の増幅器の間の分配器２１で信号に損失分が生じるので、増幅器全体での効率が低下する。
本発明の図４のように、合成増幅器としてのキャリア増幅回路４やピーク増幅回路５の直前にプリアンプ45，55を挿入接続することによって、増幅器全体での効率低下を改善することができる。
これと同時に、減衰器５４の挿入接続による増幅素子のバイアスを調整して合成の最適化を図っても良い。
このようにして、本実施例によれば、入力レベルが小さいうちに分配するので、分配損失の絶対量が小さくて済み、付加効率は向上するのである。
【実施例４】
【００３１】
図１，３，４の合成部（インピーダンス変換器６４，６５、ノード６２）を構成するインピーダンス変換器６４やインピーダンス変換器６５を図５の回路に示されたような可変素子を有する位相器６４、６５に換えれば増幅器の調整が容易となる。
すなわち、図１，３，４の合成部は、プリント基板上にパターン形成されたストリップライン等にエッチング加工で行うので、インピーダンス変換器および接続線の電気長が固定化され、各増幅素子などの部品の定数偏差のために合成の調整が容易でない場合もある。
そこで、例としてディスクリート部品である３ｄＢカプラなどによる反射形位相器４００、５００を使用して、これに接続される可変リアクタンス素子４０７，４０８，５０７，５０８の値を変化させて等価的に伝送線路の電気長を変えることが出来る。
また、可変リアクタンス素子４０７，４０８，５０７，５０８の代わりに、オープン,ショートの接続線を有する回路にして、歪発生を抑える方法もある。これであればプリント基板のパターンカットをするかしないかの回路構成とする。
図５ではインピーダンス変換器６５，６４を両方ともに位相器に換えたが、片方だけを移相器に換えても良い。
このように本実施例によれば、調整が容易になる増幅器である。
【実施例５】
【００３２】
詳細な説明は省くが、更に図６に示されるようなマルチステージドハティ増幅器の構成も本発明に含まれる。複数のキャリア増幅回路（４−１〜４−ｋ）および複数のピーク増幅回路（５−１〜５−ｍ）を備えることができる。
入力を複数の分配信号に分配する場合でも当然分配器２１は不等分配型，複数のキャリア増幅回路（４−１〜４−ｋ）および複数のピーク増幅回路（５−１〜５−ｍ）の任意の入力にプリアンプを挿入する場合、又は減衰器付の場合もある。
【産業上の利用可能性】
【００３３】
本発明は、移動通信又は固定通信に用いられる無線通信システムに適用されて通信事業
等に利用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例１に係る増幅器のブロック図である。
【図２】本発明の実施例１に係る増幅器の入出力特性図である。
【図３】本発明の実施例２に係る増幅器のブロック図である。
【図４】本発明の実施例３に係る増幅器のブロック図である。
【図５】本発明の実施例４に係る合成部のブロック図である。
【図６】本発明の実施例５に係る増幅器のブロック図である。
【図７】従来技術のドハティ増幅器のブロック図である。
【図８】ドハティ増幅器に係る理論上のコレクタ効率ないしドレイン効率を示す特性図である。
【図９】従来技術の改善されたドハティ増幅器のブロック図である。
【図１０】Ａ級、Ｂ級，Ｃ級の動作別の入出力特性図である。
【符号の説明】
【００３５】
１  入力端子
２、２１  分配器
３、３３  移相器
４  キャリア増幅回路
４１  入力整合回路
４２  増幅素子
４３  出力整合回路
４５  プリアンプ
５  ピーク増幅回路
５１  入力整合回路
５２  増幅素子
５３  出力整合回路
５４  減衰器
５５  プリアンプ
６  ドハティ合成部
６１  λ／４変成器
６２  ノード（合成点）
６４、６５  インピーダンス変換器（伝送線路）
７、７１  λ／４変成器
８  出力端子
９  出力負荷
【図１】
2007006164.tif 000005
【図２】
2007006164.tif 000006
【図３】
2007006164.tif 000007
【図４】
2007006164.tif 000008
【図５】
2007006164.tif 000009
【図６】
2007006164.tif 000010
【図７】
2007006164.tif 000011
【図８】
2007006164.tif 000012
【図９】
2007006164.tif 000013
【図１０】
2007006164.tif 000014