(57)【要約】【課題】より大きなシステム又は装置での使用に容易に適応させることのできるイメージング装置を提供する。【解決手段】デジタルカメラやスキャナに用いられるようなイメージング装置は少なくとも１つの光センサチップを含む。このチップは、異なる制御データフォーマットに従って光センサの集積期間を制御するサブシステムを含む。セレクタが用いられ、より大きな装置又はシステムと一致する選択されたフォーマットの制御データを受け入れるようにチップを適応させる。【選択図】図５
2007006483.tif 000002
【特許請求の範囲】
【請求項１】
光センサからなる少なくとも１つの制御可能なサブセットと、
前記光センサのサブセットを第１の制御データフォーマットに従って作動させる第１のサブシステムと、
前記光センサのサブセットを第２の制御データフォーマットに従って作動させる第２のサブシステムと、
前記第１の制御データフォーマット及び前記第２の制御データフォーマットのうちの一方を選択するセレクタと、
を含むイメージング装置。
【請求項２】
前記第１の制御データフォーマットが、前記光センサのサブセットに対して実質的に所望の集積期間の間所定の状態にある信号を含み、前記第２の制御データフォーマットが、前記光センサのサブセットの集積期間の開始及び終了を生じる信号を含む、請求項１に記載の装置。
【請求項３】
前記第１のサブシステム及び前記第２のサブシステムからの出力を受け入れるマルチプレクサを更に含み、前記セレクタは前記マルチプレクサの動作が可能である、請求項１に記載の装置。
【請求項４】
光センサからなる第２の制御可能なサブセットを更に含む、請求項１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルコピー機やデジタルカメラ内で用いられるような画像走査アレイに関する。
【背景技術】
【０００２】
画像センサアレイは一般に光センサの線形アレイを含み、光センサは画像を支持する原稿をラスタ走査し、各光センサによって調べられた微小な画像領域をビデオ画像信号に変換する。集積期間の後、光センサ上に形成された画像信号の電荷が増幅され、連続的に作動される多重化トランジスタを介して共通の出力ライン又はバスにアナログビデオ信号として転送される。
【０００３】
高性能の画像センサアレイでは、１つの実施の形態は、走査されているページの幅に相当する幅の光センサアレイを含み、縮小光学素子を概ね使用しないイメージング（撮像）を可能にしている。しかし、このような「全幅」アレイを提供するには、比較的大きなシリコン構造を用いて多数の光センサを定めなくてはならない。１つの設計では、アレイは端部が隣接する２０個のシリコンチップからなり、各チップは光センサ４００個／インチの間隔で配置されたアクティブ光センサを２４８個有する。一般に、アレイを形成するように隣接させたチップがシリコンウェーハに形成され、次いでシリコンウェーハは多数のチップに「ダイシング」され、チップは個々にテストされ、それから棒状に並べられる。
【特許文献１】米国特許第５，１４８，１６８号明細書
【特許文献２】米国特許第５，５１９，５１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、より大きなシステム又は装置での使用に容易に適応させることのできるチップ構成に関する。この構成は制御データの所与のフォーマットを考慮に入れており、より大きなシステムはこの制御データフォーマットによってチップを制御する。
【課題を解決するための手段】
【０００５】
イメージング装置が１つの態様に従って提供される。このイメージング装置は、制御可能な光センサのサブセットを少なくとも１つ含む。第１のサブシステムが第１の制御データフォーマットに従って光センサのサブセットを作動させ、第２のサブシステムが第２の制御データフォーマットに従って光センサのサブセットを作動させる。
【発明を実施するための最良の形態】
【０００６】
図１は、デジタルコピー機などのオフィス機器に用いられる「全幅アレイ」入力スキャナの一部分の平面図である。各々が１０で示される光センサチップのセットが回路基板１００上に配列されている。各チップ１０は、後述するように光センサのセットを含む。基板１００上のチップ１０は、光センサからなる１つ以上の線形アレイを共に形成しており、これらのアレイは、処理方向Ｐに事実上移動するＳのような画像支持シートの幅に相当する長さで延在する。シートＳは、プラテン（図示せず）上に配置され、基板１００がプラテンに対して移動することによって基板１００と相対的に移動することができ、あるいは原稿ハンドラ（図示せず）を介してシートＳをフィードすることができる。シートＳが移動して基板１００を通過すると、シートＳ上の一連の小さな領域が（図示しない光源からの）光を反射し、光はチップ１０上の光センサに入射する。チップ１０はシートＳからの反射光を受け取り、後続の記録及び処理のために画像信号を出力する。
【０００７】
図２は単一の光センサチップを示している。本実施の形態では、各チップ１０は光センサからなる４つの線形アレイ又は行を含み、これらのアレイを２０Ｍ（白黒又は白）、２０Ｒ（赤）、２０Ｇ（緑）及び２０Ｂ（青）と呼ぶ。各アレイには、特定の色又は波長範囲にアレイを反応させる半透明のフィルタ（図示せず）が設けられている。白黒アレイ２０Ｍは可視スペクトル全体にわたって光に反応し、例えば、白黒のコピー機又はファクシミリ機において有用であるように、白黒のみの画像データを得るために画像を走査する場合や光学式文字走査に有用である。赤外線遮断などのために、この光センサに他のタイプのフィルタを設けてもよい。
【０００８】
本実施の形態では、（図に示すように）２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂといった各タイプの光センサからなる各「列」ごとに出力シフトレジスタ２４への出力ラインが１つある。列内の複数の光センサが１つのラインによってシフトレジスタに信号を送る態様の概要は米国特許第５，１４８，１６８号に設けられている。列内にある２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂといった各タイプの各光センサが記録中の画像の１つの小さな領域を「見て（認識して）」、この小さな領域に関するフルカラーの画像データが得られることは明らかであろう。色の異なる複数の光センサの動作を統合する態様の説明が米国特許第５，５１９，５１４号に設けられている。デジタル画像信号の「走査ライン」がシフトレジスタ２４にロードされると、この走査ラインの画像データはチップ１０からラインＶOUTなどによって出力される。
【０００９】
種々の光センサのサブセットからビデオ信号を読み出す際、サブセット内の各光センサの「集積状態」はそれぞれ異なるように変更される。簡潔に述べると、光センサ設計の種々の基本的な構成のうちいずれの場合でも、所定の電荷又は電位レベルが光センサにかけられると光センサは「集積期間」に入り、光センサに入射する光は全て光センサに電荷を蓄積するために用いられる。集積期間を終了させるために、別の所定の電位が光センサにかけられる。この集積期間の後、通常は集積期間の間に光センサに入射した光の強度に関連する蓄積された電荷は、公知の態様で光センサから移動される。本明細書に用いられる光センサの「集積状態の変更」は、電位又は電荷を光センサにかけたり電位又は電荷を光センサに関連させて集積期間を開始させるか又は終了させるいずれの例も含む。
【００１０】
図２にみられるように、（本実施の形態に示すようにチップ１０の別個の部分である必要はないが、チップ１０上又はチップ外の種々の位置に存在する機能を反映することのできる）コントローラ２６は、全体として３０で示され、各々が特定のタイプの信号を保持する制御ラインのセットを、チップ外の制御システムから受け入れる。チップが一連の走査ラインを記録しながらチップ上の選択された光センササブセットの集積期間を制御するには、ライン３０に入る制御データは所定のフォーマットにある必要がある。図３及び図４は、１つ以上の走査ラインを記録しながらチップ上の光センササブセットを作動させる一般的な制御データフォーマットの略比較図である。
【００１１】
光センサの制御フォーマットとして使用できる１つのタイプはチップに入る信号によって特徴づけられ、この信号は、選択された光センサのサブセットに対し、実質的に所望の集積期間の間所定の状態にある。例えば、図３は、（３０など１つ以上のラインに入力される）信号φＦＲ、φＦＧ、φＦＢが光センサの個々の行の集積時間を制御する態様を示す略図である。全体的な動作は、例えば前述の米国特許第５，５１９，５１４号に更に詳しく記載されている。この図において、赤の行２０Ｒの集積期間は、関連する信号φＦＲがライン３０で高くなっていることに対応する。φＦＲが高いとき、光センサ２０Ｒの赤の行はその集積期間を経て（実際には「シャッタが開かれる」）、φＦＲが低いときは集積は生じない（実際には「シャッタが閉じられる」）。理解できるように、同一の原理が他の行や対応する信号にも当てはまる（白黒の行２０Ｍの動作は所望の走査動作に応じて一般に任意選択である）。
【００１２】
光センサの制御が可能な別のフォーマットは、光センサのサブセットの集積期間の開始又は終了を生じる信号（パルスや状態変更などであるがこれらに限られない）を含む。図４にみられる例として、チップは３０のような制御ラインのうち１つのラインの集積制御信号ＩＣを受け入れる。集積制御信号ＩＣは、選択された行又は他のサブセットにある光センサの集積状態を変える。行２０Ｒのような光センサのサブセットがＩＣ信号を受け取ると、光センサは単に集積状態をその時の状態から変更する。ＩＣ信号は、前述の方法のように集積状態の期間を定めるのとは異なり、光センサのサブセットの集積状態を変えるということが顕著な特徴である。
【００１３】
また、図４に示す方法において、他のライン３０を介してロードすることのできる行選択信号ＲＳ１及びＲＳ０は、サブセットを識別し、次のＩＣ信号に応答して集積状態を変える２ビットの並列コードを表す。よって、２ビットの並列ラインは、図２のチップの光センサ２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂからなる４つの行のうちの１つを時間の経過とともに選択し、次のＩＣ信号によってその集積状態を変えることができる。ピクセルクロックφSは一般に定常的に発生する所定の周波数の矩形波である。図４の方法は、本願の同時係属出願である米国特許出願番号１１／１４３，２４５（２００５年６月２日出願）に更に詳しく記載されている。
【００１４】
チップ１０が図１の１００のようなより大きな装置に取り付けられる場合、（デジタルスキャナ又はデジタルコピー機などの）より大きなシステムは一方又は他方のタイプの制御データフォーマットを用いてチップ１０の動作を制御することができる。いずれかのタイプの制御データフォーマットを用いた基本的なチップ設計をマシンに取り付けることができるように、いずれかの制御データフォーマットを用いて制御を可能にする設計のチップ１０を提供することが望ましい。
【００１５】
図５は、チップ１０の制御システム２６内のシステムの略ブロック図であり、チップを作動させる制御データフォーマットをこの制御システムによって選択することができる。チップ１０への入力ライン３０は、「期間」ベースの集積制御サブシステム４０と「集積状態変更」ベースの集積制御サブシステム４２の双方に分かれる。よって、サブシステム４０への入力は図３にみられるようなφＦＲ、φＦＧ及びφＦＢであり、サブシステム４２への入力は図４にみられるようなＩＣ、ＲＳ０及びＲＳ１である。更に大きな装置において用いられている制御信号のタイプにかかわらず、これらの制御信号は入力ライン３０に入力され、そのタイプに応じて一方のサブシステム４０又はもう一方のサブシステム４２に送られる。本明細書に用いられる「サブシステム」という用語は、ハードウェア及び／又はソフトウェアを組み込み、入ってくる制御信号を処理する任意の信号処理エンティティを意味し、これは、例示の実施の形態における要素を含んでもよいし、これらを含まなくてもよいし、他の要素を含んでもよい。
【００１６】
サブシステム４０及び４２の各々は入ってくる所与のタイプの制御信号を受け入れ、本実施の形態では、図５の出力ラベルによってわかるように、光センサ２０Ｍ、２０Ｒ、２０Ｇ及び２０Ｂの種々のサブセットにおける集積期間を開始させ、停止させる制御データを出力する。各サブシステム４０、４２内のデータの変換をハードウェア又はソフトウェアにおいて行うことができる。サブシステム４０又は４２からの変換済データは次にマルチプレクサ４４において多重化される。マルチプレクサ４４の出力は、各サブセットにおける光センサの集積状態に直接影響を与える信号である。マルチプレクサ４４への他の入力として１つ以上の選択ラインがあり、ここではＳｅｌ＿Ｔ及びＳｅｌ＿Ｓとして示されている。これらの選択ラインは、（サブシステム４０又は４２からの）入力のうちどちらをマルチプレクサ４４の出力に使用するかをマルチプレクサ４４に示す。図５にみられるサンプルゲート構成４６は、マルチプレクサ４４への入力の各組み合わせｘＹ用の種々の信号の相互作用を表す。選択ラインＳｅｌ＿Ｔ及びＳｅｌ＿Ｓに応答するマルチプレクサ４４の態様を、チップ１０によって処理される制御データフォーマットのタイプを選択する「セレクタ」の一例とみなすことができる。
【００１７】
実際の動作において、単一の基本的な設計のチップ１０（特に図５に示す要素を含むもの）は、スキャナ又はデジタルコピー機のような更に大きな装置内に配置された（図１に示すような）基板１００に取り付けられる。更に大きな装置は、「期間」ベース又は「集積状態変更」ベースのいずれかである１つの制御データフォーマットを用いる。 （必ずではないが）一般的には更に大きな装置の構成時に各チップ１０の制御ラインＳｅｌ＿Ｔ及びＳｅｌ＿Ｓを設定することにより、更に大きな装置の制御データフォーマットを受け入れるようにチップを適応させることができる。よって、いずれかのタイプの制御データフォーマットを用いて、チップ１０を更に大きなシステム又は装置に取り付けることができる。
【００１８】
図５は、サブシステム４０及び４２に入る共通の入力ライン３０のセットを示しているが、代わりの設計として、各サブシステム４０及び４２毎に１セットである入力ラインの２つの個別のセットを提供することができる。このような構成では、更に大きな装置が装置の制御データフォーマットに適したサブシステムのラインのみに接続されていることにより、１つのサブシステムを実質的に「選択する」ことができる。
【００１９】
本実施の形態は、異なるフィルタ処理がなされた光センサの線形の行の集積時間の制御に関するものであるが、この原理を、デジタルカメラにみられるような２次元光センサアレイにおいてなど、装置内の光センサの任意の種類のサブセットの制御に適用することができる。事実上個々に制御可能な異なるサブセットを（色のバランスや装置の他の出力を変えるなどのために）色で関連づけてもよいし、線形又は２次元アレイ内のサブ領域で関連づけてもよい（アレイの一部分のみを特定の時間に使用することを望む場合）。「低解像度」動作を実施可能にするなどのために、選択可能な異なるサブセットの光センサをアレイ内で互いに混合させてもよい（即ち、低解像度では、アレイ内で均一に分布した光センサのサブセットのみが読み出される）。また、全体的なシステムは、光センサの１つのサブセットに、混合された他のサブセットよりも長い集積時間又は露光時間を実質上設けたアレイの形成を容易にすることもできる。このような構成は、長時間露光の写真と短時間露光の写真の撮影を同時に可能にするなどのために、デジタルカメラの露出寛容度の向上に有用となりうる。
【００２０】
出願時の状態であり、補正されている可能性のある請求の範囲は、本明細書に開示される実施の形態及び教示内容の変形物、代替物、変更物、改良物、同等物及び実質的な同等物を含み、現在では予測されていなかったり認められていないものや、例えば出願人／特許権者及び他者から生じうるものを含む。
【図面の簡単な説明】
【００２１】
【図１】デジタルコピー機などのオフィス機器に用いられる「全幅アレイ」入力スキャナの一部分の平面図である。
【図２】単一の光センサチップの平面図である。
【図３】あるタイプの制御データフォーマットに従った動作の１サイクルにおけるチップの典型的な動作を示す略タイミング図である。
【図４】別のタイプの制御データフォーマットに従った動作の１サイクルにおけるチップの典型的な動作を示す略タイミング図である。
【図５】光センサチップの制御システムの略ブロック図であり、チップを作動させる制御データフォーマットをこの制御システムによって選択することができる。
【符号の説明】
【００２２】
１０    光センサチップ
２０Ｍ、２０Ｒ、２０Ｇ、２０Ｂ    アレイ
２４    出力シフトレジスタ
２６    制御システム（コントローラ）
３０    入力ライン
４０、４２    集積制御サブシステム
４４    マルチプレクサ
４６    サンプルゲート構成
１００    回路基板
【図１】
2007006483.tif 000003
【図２】
2007006483.tif 000004
【図３】
2007006483.tif 000005
【図４】
2007006483.tif 000006
【図５】
2007006483.tif 000007