(57)【要約】【課題】低コスト化が可能なスピント型エミッタを形成できる冷電子放出素子の製造方法を提供する。【解決手段】基板１上にエミッタ電極２を形成し、エミッタ電極２上の所定範囲にアモルファスシリコン層３を形成し、エミッタ電極２の表面上にアモルファスシリコン層３の表面とその表面とが連続する平坦な面となるように絶縁層５を形成し、絶縁層５及びアモルファスシリコン層３の各表面に導電層６とエッチングマスク層７とを順次積層し、アモルファスシリコン層３の表面が露出するように導電層６及びエッチングマスク層７をリング状にエッチングし、露出したアモルファスシリコン層３を等方的にエッチングし、アモルファスシリコン層３の表面近傍部を変質させて変質部とし、変質部、エッチングマスク層７、及びアモルファスシリコン層３上の導電層６を除去すると共に、アモルファスシリコン層３を略円錐形状のエミッタ１０とする。【選択図】図７
2007115564.tif 000002
【特許請求の範囲】
【請求項１】
基板上にエミッタ電極を形成するエミッタ電極形成工程と、
形成された前記エミッタ電極上の所定範囲に、アモルファスシリコン層を形成するアモルファスシリコン層形成工程と、
前記アモルファスシリコン層を除く前記エミッタ電極上に、前記アモルファスシリコン層の表面とその表面とが連続する平坦な面となるように絶縁層を形成する絶縁層形成工程と、
前記絶縁層及び前記アモルファスシリコン層の各表面に導電層を形成し、この導電層上にエッチングマスク層を形成する積層工程と、
前記アモルファスシリコン層の表面が露出するように、前記エッチングマスク層及び前記導電層の所定範囲をリング状に順次エッチングする第１エッチング工程と、
前記第１エッチング工程で露出した前記アモルファスシリコン層を等方的にエッチングする第２エッチング工程と、
少なくとも前記アモルファスシリコン層における表面近傍部を変質させて変質部とする変質工程と、
前記変質部、前記エッチングマスク層、及び前記アモルファスシリコン層上の前記導電層を除去すると共に、前記アモルファスシリコン層を前記エミッタ電極と接する面が底面となる略円錐状のエミッタとするエミッタ形成工程と、
を有することを特徴とする冷電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピント型エミッタを有する冷電子放出素子の製造方法に関する。
【背景技術】
【０００２】
スピント型エミッタを有する冷電子放出素子は、ディスプレイや磁気測定などに幅広く使用されている。
また、スピント型エミッタを有する冷電子放出素子は、電界放射現象を利用している。即ち、この冷電子放出素子は、物質に印加する電界の強度を上げるとその強度に応じて物質表面のエネルギー障壁の幅が次第に狭くなり、電界強度が所定の値以上になると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため物質から冷電子が放出されるという現象を利用している。この場合、電場がポアソンの方程式に従って冷電子を放出するスピント型エミッタに電界が集中するので、比較的低い電圧で効率的に冷電子の放出を行うことができる。
【０００３】
このようなスピント型エミッタを有する冷電子放出素子の構造を図８に示す。
図８は、スピント型エミッタを有する冷電子放出素子の一般的な構造を示す斜視図である。
【０００４】
図８に示すように、スピント型エミッタを有する冷電子放出素子１２０は、基板１０１上にエミッタ電極１０２が形成されており、このエミッタ電極１０２上には絶縁層１０３とゲート電極１０４とが所定の開口部１０５を有して順次積層されている。また、この開口部１０５には、エミッタ電極１０２と接して略円錐形状のスピント型エミッタ１０６が形成されている。
このスピント型エミッタ１０６の先端が尖っているほど、この先端に電界が集中しやすいので、より低い電圧で効率的に冷電子の放出を行うことができる。
【０００５】
このような略円錐形状のスピント型エミッタの形成方法が、特許文献１及び特許文献２に記載されている。
特許文献１に記載されているスピント型エミッタの形成方法は、基板に単結晶シリコンウエハを用いて、この単結晶シリコンウエハの表面近傍部を円錐形状に異方性エッチングすることによってスピント型エミッタを得る方法である。
また、特許文献２に記載されているスピント型エミッタの形成方法は、ゲート電極の上方からエミッタ電極に向かって導電性材料を斜め蒸着することによってスピント型エミッタを得る方法である。
【特許文献１】特開平４−９４０３３号公報
【特許文献２】特開平６−９６６６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されているスピント型エミッタの形成方法は、高価な単結晶シリコンウエハを用いるため、冷電子放出素子の低コスト化に対して改善が望まれる。
また、特許文献２に記載されているスピント型エミッタの形成方法は、導電性材料を斜め蒸着する際、基板を回転させながら、かつ、斜め蒸着を行うため、蒸着装置の機構が複雑になるので、多額の設備コストが必要になったり、生産性が悪化するといった不具合が生じる。従って、特許文献２に記載されているスピント型エミッタの形成方法によって作製された冷電子放出素子は高価なものとなる。
【０００７】
そこで、本発明が解決しようとする課題は、低コスト化が可能なスピント型エミッタを形成できる冷電子放出素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本願発明は次の手段を有する。
基板（１）上にエミッタ電極（２）を形成するエミッタ電極形成工程と、形成された前記エミッタ電極（２）上の所定範囲に、アモルファスシリコン層（３）を形成するアモルファスシリコン層形成工程と、前記アモルファスシリコン層（３）を除く前記エミッタ電極（２）上に、前記アモルファスシリコン層（３）の表面とその表面とが連続する平坦な面となるように絶縁層（５）を形成する絶縁層形成工程と、前記絶縁層（５）及び前記アモルファスシリコン層（３）の各表面に、導電層（６）を形成し、この導電層（６）上にエッチングマスク層（７）を形成する積層工程と、前記アモルファスシリコン層（３）の表面が露出するように、前記エッチングマスク層（７）及び前記導電層（６）の所定範囲をリング状に順次エッチングする第１エッチング工程と、前記第１エッチング工程で露出した前記アモルファスシリコン層（３）を等方的にエッチングする第２エッチング工程と、少なくとも前記アモルファスシリコン層（３）における表面近傍部を変質させて変質部とする変質工程と、前記変質部、前記エッチングマスク層（７）、及び前記アモルファスシリコン層（３）上の前記導電層（６）を除去すると共に、前記アモルファスシリコン層（３）を前記エミッタ電極（２）と接する面が底面となる略円錐状のエミッタ（１０）とするエミッタ形成工程と、を有することを特徴とする冷電子放出素子（２０）の製造方法である。
【発明の効果】
【０００９】
本発明によれば、基板１上にエミッタ電極２を形成する工程と、エミッタ電極２上の所定の範囲にアモルファスシリコン層３を形成する工程と、エミッタ電極２上の所定の範囲を残してエミッタ電極２上にアモルファスシリコン層３の表面とその表面とが連続する平坦な面となるように絶縁層５を形成する工程と、絶縁層５及びアモルファスシリコン層３の表面に、導電層６及びエッチングマスク層７を順次積層する工程と、アモルファスシリコン層３の表面が露出するようにエッチングマスク層７及び導電層６の所定範囲をリング状に順次エッチングする工程と、露出したアモルファスシリコン層３を等方的にエッチングする工程と、少なくともアモルファスシリコン層３における表面近傍部を変質させて変質部とする工程と、変質部、エッチングマスク層７、及びアモルファスシリコン層３上の導電層６を除去すると共に、アモルファスシリコン層３をエミッタ電極２と接する面が底面となる略円錐状のエミッタ１０とする工程と、を有するようにしたので、低コスト化が可能なスピント型エミッタを有する冷電子放出素子を製造できるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態を、好ましい実施例により図１〜図７を用いて説明する。
本発明の冷電子放出素子の製造方法の実施例を、第１工程〜第７工程として、以下に説明する。
図１〜図７は、本発明の冷電子放出素子の製造方法の実施例における第１工程〜第７工程を説明するための模式的断面図である。なお、図７（ａ）は斜視図、図７（ｂ）は模式的断面図である。そして、各図と各工程とはそれぞれ対応している。
【００１１】
＜実施例＞
（第１工程）［図１参照］
基板１の表面上に、真空成膜法を用いて、例えばＮｂ（ニオブ）をその厚さが約０．１μｍとなるように成膜する。この成膜されたＮｂはエミッタ電極２となる。
実施例では、基板１として、高価な単結晶シリコンウエハではなく、安価なガラス板を用いた。このガラス板は市販のものを使用することができる。
ここで、真空成膜法とは、スパッタ法や蒸着法などを示し、実施例ではスパッタ法を用いた。
【００１２】
（第２工程）［図２参照］
エミッタ電極２の表面上に、真空成膜法を用いて、ｎ型アモルファスシリコンをその厚さが約０．５μｍとなるように成膜する。
実施例では、この真空成膜法として、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いた。
次に、成膜されたｎ型アモルファスシリコンをフォトリソ法により選択的にエッチングすることによって、直径が約１μｍの円筒状のｎ型アモルファスシリコン層３を形成する。
実施例では、このエッチング方法として、ＳＦ６（６フッ化硫黄）によるドライエッチングを用いた。
【００１３】
（第３工程）［図３参照］
エミッタ電極２及びｎ型アモルファスシリコン層３の表面上に、真空成膜法を用いて、ＳｉＯ２（二酸化シリコン）をその厚さが約０．５μｍとなるように成膜する。実施例では、この真空成膜法として、プラズマＣＶＤ法を用いた。
次に、この成膜されたＳｉＯ２及びｎ型アモルファスシリコン層３の表面近傍部を、例えばケミカルメカニカルポリッシュ（ＣＭＰ）法により研磨して、研磨後のＳｉＯ２及びｎ型アモルファスシリコン層３の表面を連続する平坦な面にすると共にその各厚さを約０．３μｍにする。この研磨後のＳｉＯ２は、絶縁層５となる。
【００１４】
（第４工程）［図４参照］
ｎ型アモルファスシリコン層３及び絶縁層５の表面上に、例えばスパッタ法によりＮｂ（ニオブ）をその厚さが約０．２μｍとなるように成膜して導電層６を形成した後、この導電層６の表面上に、例えばプラズマＣＶＤ法によりＳｉＯ２をその厚さが約０．２μｍとなるように成膜してＳｉＯ２層７を形成する。
次に、フォトリソ法を用いて、導電層６及びＳｉＯ２層７を選択的にエッチングすることによって、ｎ型アモルファスシリコン層３上にリング状の開口部８を形成して、開口部８におけるｎ型アモルファスシリコン層３の表面を露出させる。
実施例では、ｎ型アモルファスシリコン層３の外形と開口部８の外形とが略一致し、開口部８の幅ｗが約０．３μｍとなるように、リング状の開口部８を形成した。
この開口部８形成後のＳｉＯ２層７はエッチングマスク９となる。
【００１５】
（第５工程）［図５参照］
円錐形状に近い形状になるように、露出したｎ型アモルファスシリコン層３を等方的にドライエッチングする。
実施例では、このドライエッチングを、エッチングガスにＳＦ６を使用し、真空度を１３．３Ｐａ、ＲＦパワーを１６０Ｗとした反応性イオンエッチングにて行った。
また、このドライエッチングでは絶縁層５はほとんどエッチングされない。
【００１６】
（第６工程）［図６参照］
Ｏ２（酸素）プラズマ処理を行って、ｎ型アモルファスシリコン層３の表面近傍部を酸化させる。また、このＯ２プラズマ処理により、導電層６の露出している面近傍部も酸化される。
なお、図６では、このＯ２プラズマ処理により酸化された部分（変質部と呼ぶ場合がある）をわかりやすくするために斜線部で表している。
また、実施例では、酸化によりｎ型アモルファスシリコン層３の表面近傍部を変質させて変質部を形成したが、これに限定されるものではない。例えば、酸化の代わりに窒化等により変質部を形成してもよい。
【００１７】
（第７工程）［図７参照］
例えば緩衝フッ酸溶液によるウェットエッチングを行って、上述の変質部を除去する。また、このウェットエッチングにより、エッチングマスク９及びｎ型アモルファスシリコン層３上の導電層６部を除去すると共に、先端が尖った略円錐状のスピント型エミッタ１０を得る。また、このウェットエッチング後の導電層６は、ゲート電極１２となる。
なお、このウェットエッチングにより、絶縁層５の内壁近傍部もエッチングされる。
【００１８】
上述した第１工程〜第７工程により、実施例における冷電子放出素子２０を得る。
この冷電子放出素子２０は、スピント型エミッタ１０の先端が尖っているため、この先端に電界が集中しやすいので、より低い電圧で効率的に冷電子の放出を行うことができる。
また、実施例で説明したように、本発明の冷電子放出素子の製造方法によれば、単結晶シリコンウエハを使用することなく、また、斜め蒸着をすることなくスピント型エミッタを形成することができるので、冷電子放出素子の低コスト化が可能になる。
また、本発明の冷電子放出素子の製造方法によれば、基板に例えばガラス板を用いることができるので、大面積のガラス板に同時に複数の冷電子放出素子を形成することが可能であり、冷電子放出素子の低コスト化に有利である。
【００１９】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【図面の簡単な説明】
【００２０】
【図１】本発明の冷電子放出素子の製造方法の実施例における第１工程を説明するための模式的断面図である。
【図２】本発明の冷電子放出素子の製造方法の実施例における第２工程を説明するための模式的断面図である。
【図３】本発明の冷電子放出素子の製造方法の実施例における第３工程を説明するための模式的断面図である。
【図４】本発明の冷電子放出素子の製造方法の実施例における第４工程を説明するための模式的断面図である。
【図５】本発明の冷電子放出素子の製造方法の実施例における第５工程を説明するための模式的断面図である。
【図６】本発明の冷電子放出素子の製造方法の実施例における第６工程を説明するための模式的断面図である。
【図７】本発明の冷電子放出素子の製造方法の実施例における第７工程を説明するための斜視図及び模式的断面図である。
【図８】冷電子放出素子の一般的な構造を説明するための斜視図である。
【符号の説明】
【００２１】
１  基板、  ２  エミッタ電極、  ３  ｎ型アモルファスシリコン層、  ５  絶縁層、  ６  導電層、  ７  ＳｉＯ２層、  ８  開口部、  ９  エッチングマスク、  １０  エミッタ、  １２  ゲート電極、  ２０  冷電子放出素子、  ｗ  幅
【図１】
2007115564.tif 000003
【図２】
2007115564.tif 000004
【図３】
2007115564.tif 000005
【図４】
2007115564.tif 000006
【図５】
2007115564.tif 000007
【図６】
2007115564.tif 000008
【図７】
2007115564.tif 000009
【図８】
2007115564.tif 000010