(57)【要約】【課題】電極材を表面まで伸ばし、さらにトレンチ内だけでなく平面部をもつ構造にすることで、空乏層の広がりを安定化させる半導体装置を提供する。【解決手段】  第１導電型層の表面内に拡散形成される第２導電型層に、アクティブ素子領域とアクティブ素子領域を囲む終端領域を形成し、第２導電型層を貫通し第１導電型層の途中まで達する複数のトレンチを有し、トレンチに絶縁膜を介して電極を埋め込み形成する構造を有する半導体装置において、終端領域に形成されるトレンチである終端トレンチに、終端領域用の電極であるフローティング電極を埋め込み形成するとともに、フローティング電極の上部から半導体装置の外周方向に第２導電型層表面に沿うようにフローティング電極に平面部を有する半導体装置である。【選択図】図１
2007123570.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型層の表面内に拡散形成される第２導電型層に、アクティブ素子領域と前記アクティブ素子領域を囲む終端領域が形成され、前記アクティブ素子領域の前記第２導電型層表面に選択的に第１導電型領域が形成され、前記第１導電型領域および前記終端領域の前記第２導電型層表面から前記第２導電型層を貫通し前記第１導電型層の途中まで達するように複数のトレンチが形成され、前記トレンチに絶縁膜を介して電極が埋め込み形成された構造を有する半導体装置において、
前記終端領域内の前記トレンチに埋め込み形成された前記電極であるフローティング電極が、その上部から前記半導体装置の前記アクティブ素子領域と反対の方向に前記第２導電型層表面に沿って延設された平面部を有することを特徴とする半導体装置。
【請求項２】
前記フローティング電極の平面部が、前記半導体装置の前記アクティブ素子領域と反対の方向に形成される位置は、前記フローティング電極が埋め込まれている前記終端トレンチの中心から、前記半導体装置の前記アクティブ素子領域と反対の方向の次の終端トレンチ中心までの長さの半分より短いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記フローティング電極の平面部は、上部に金属電極を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記金属電極は、前記平面部に接続され、前記フローティング電極が埋め込まれている前記終端トレンチ上から前記半導体装置の前記アクティブ素子領域と反対の方向に形成することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記フローティング電極の平面部は、斜め上方向に延長する電極を有することを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記斜め上方向に延長する電極は、階段状に形成することを特徴とする請求項５記載の半導体装置。
【請求項７】
第１導電型層の表面内に拡散形成される第２導電型層に、アクティブ素子領域と前記アクティブ素子領域を囲む終端領域が形成され、前記アクティブ素子領域の前記第２導電型層表面に選択的に第１導電型領域を形成され、前記第１導電型領域および前記終端領域の前記第２導電型層表面から前記第２導電型層を貫通し前記第１導電型層の途中まで達するように複数のトレンチが形成され、前記トレンチに絶縁膜を介して電極が埋め込み形成された構造を有する半導体装置において、
前記終端領域内の前記トレンチに埋め込み形成された前記電極であるフローティング電極が、その上部から前記半導体装置の前記アクティブ素子領域と反対の方向に前記第２導電型層表面に沿って延設された平面部を有し、前記平面部の上部に金属電極を設けられ、前記平面部と前記金属電極とが接続されていることを特徴とする半導体装置。
【請求項８】
前記金属電極は、前記フローティング電極が埋め込まれている前記終端トレンチ上から前記半導体装置の前記アクティブ素子領域と反対の方向に形成することを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記終端領域には、前記平面部を有するフローティング電極と、前記平面部を有しないフローティング電極とが混在して配置されていることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチ構造を有する半導体装置に係わり、特に半導体装置の安定した耐圧を確保する技術に関する。
【背景技術】
【０００２】
従来、半導体装置は耐圧を確保するために、半導体基板に電気的にフローティングされたトレンチ（溝）を複数形成する構造や、深い拡散を形成しないで耐圧を確保する終端領域を形成する構造が用いられている。
【０００３】
例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor: 金属酸化膜半導体型電界効果トランジスタ）やＩＧＢＴ（Insurated Gate Bipolar Transistor）などに用いられている。
【０００４】
図６に特許文献１に記載のＭＯＳＦＥＴ１ａの構造を示す。図６は、ＭＯＳＦＥＴ１ａの断面の一部を示す図で、アクティブ素子領域２と終端領域３とガードリング領域４の断面の構造を示している。アクティブ素子領域２は、主電流が流れる領域であり、このアクティブ素子領域２を包囲するように終端領域３が配設され、さらにこの終端領域を包囲するようにガードリング領域４が配設される。
【０００５】
これらの領域は高抵抗のｎ-型層５（第１導電型層）に形成される。アクティブ素子領域２と終端領域３では、ｎ-層５の表面付近にｐ-層６が拡散形成され、ガードリング領域４では、ｎ-層５の表面付近にｎ+層７が拡散形成されている。
【０００６】
アクティブ素子領域２において、ｐ-型層６とｎ-型層５には、ｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さの複数のトレンチ８が形成されている。トレンチ８内壁には絶縁膜９を形成した後、ゲート電極１０（Ｐｏｌｙ−Ｓｉ：多結晶シリコン膜等）が堆積されて埋め込み形成される。トレンチ８は、ストライプ状に微小な間隔で平行に配設され、トレンチ８の間に半導体からなるトレンチ間領域として、電流通路が規定される。また、ｐ-型層６の表面から内側にはトレンチ８の上部に接するように低抵抗のｎ+型層１１（ｎ型半導体層）が拡散形成される。また、ｎ+型層１１とトレンチ８の上部に層間絶縁膜１２を配設する。ｐ-型層６とｎ+型層１１の両方にコンタクトするように配線電極１３（Ａｌ等の金属、ソース電極）が配設される。
【０００７】
次に、アクティブ素子領域２を囲んで、終端領域３には連続或いは不連続なリング形状を有する複数の終端トレンチ１４が形成される。トレンチ８と同様、終端トレンチ１４はｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さを有する。終端トレンチ１４内には絶縁膜９を介してフローティング電極１５（Ｐｏｌｙ−Ｓｉ：多結晶シリコン膜等）が埋め込み形成される。また、終端領域３において、ｐ-型層６は終端トレンチ１４により電気的に分離された複数の部分に分割される。
【０００８】
終端領域３の外端部のガードリング領域４でかつｎ-型層５の表面内には、終端トレンチ１４を包囲するように低抵抗のｎ+型層７が形成される。ｎ+型層７にコンタクトするように端部電極１７（Ａｌ等の金属）が配設される。配線電極１３と端部電極１７との間の終端領域３の表面は、厚い絶縁膜１６により被覆される。
【０００９】
図６に示したＭＯＳＦＥＴの構成の動作について説明する。ターンオン時にはドレイン−ソース間に電圧を印加した状態で、ゲート電極１０に対して正の電圧を印加する。この正バイアス電圧により、アクティブ素子領域２内のトレンチ８の周囲のｐ-型層６内にｎ型チャネルが形成され、ｎ+型層１１とｎ-型層５とが短絡する。また、ｎ-型層５内では、トレンチの周囲に電子が蓄積された蓄積層が形成される。ｎ型チャネルを介して電子電流がｎ-型層５に流れ、ドレイン−ソース間に電流が流れる。
【００１０】
ターンオフ時には、ゲート電極１０に配線電極１３に対してゼロまたは負の電圧を印加する。上記ｎ型チャネルが消滅し、ｎ+型層１１からｎ-型層５へ電子が注入されなくなり、やがて半導体装置は非導通状態になる。なお、半導体装置は裏面５にP型層を形成することにより、ＩＧＢＴとして動作させることもできる。
【００１１】
図７は図６に示した半導体装置の異なる部分（ゲート電極の取出し部分）の断面図である。図６、７に示した構造の半導体装置において、ソース−ドレイン間に電圧を印加すると、ｎ-型層内に大きな空乏層が形成され、高電界が生じる。この際、ソース電極から離れるに従って、終端トレンチ１４ごとに電位が上昇し、ソース電極から遠いトレンチほど電位が高くなる。その結果、半導体基板表面の電界強度が緩和され、装置の破壊が防止される。もし、終端トレンチ１４が存在しないと、配線電極１３の端部における電位勾配が急俊になり、装置が破壊される。ここで、簡単に説明するが、ゲート配線１８は各ゲート電極１０を接続するための配線電極である。
【００１２】
上記説明したような構造により、特許文献１では半導体装置の半導体基板表面の電界強度を緩和し、装置の破壊を防止する提案がされている。また、特許文献２にはＰＮ接合に逆バイアスが電圧が印加されたときにＰＮ接合の逆リーク電流が増加することがないようにする提案がされている。また、特許文献３には終端領域のキャリア濃度を少なくしてリカバリ時に、Ｐ+型の半導体層の端部に局所的な電流集中が起こらないようにする提案がされている。
【特許文献１】特開平９−２８３７５４号公報
【特許文献２】特開２０００−１３８３８３号公報
【特許文献３】特開平９−２３２５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、半導体装置の表面に汚れなど（表面の汚染：微量の可動イオン）が付着すると、電界が表面の汚れの影響を受け、安定した耐圧（信頼性）を確保することが難しいという問題がある。
【００１４】
図８（ａ）に電界が表面の影響を受けない状態と、（ｂ）に電界が表面の影響を受けた状態の等電位線を示し説明をする。同図（ａ）は図６で説明した終端領域３に発生する等電位線を示した図であり、終端領域３の終端トレンチ１４の間に等電位線を４本づつ示している。通常は半導体装置に電圧が印加されると等電位線の緩やかな勾配を示す。ここで、印加電圧は低くても等電位線は影響を受け、定格耐圧を超える場合に問題となる。
【００１５】
ところが、同図（ｂ）に示すように、汚れ１９が付着すると各終端トレンチ１４の近傍（図８（ｂ）の破線丸部）で、等電位線は急峻な勾配となり電界が強くなる。そして、この電界強度で半導体装置の耐圧が決定されるため、耐圧が不安定になるとともに低下する。つまり、（ａ）の場合は表面は高抵抗であるが、汚れなどにより表面が低抵抗になってしまうために（ｂ）に示すような等電位線となる。換言すれば、表面の電位の間隔が狭くなり、表面に向かう電位線が曲がってしまう。
【００１６】
本発明は上記のような実情に鑑みてなされたものであり、上記のように等電位線が急峻な勾配を持つのを防止して、空乏層の広がりを安定化させる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の一態様は、第１導電型層の表面内に拡散形成される第２導電型層に、アクティブ素子領域と前記アクティブ素子領域を囲む終端領域が形成され、前記アクティブ素子領域の前記第２導電型層表面に選択的に第１導電型領域が形成され、前記第１導電型領域および前記終端領域の前記第２導電型層表面から前記第２導電型層を貫通し前記第１導電型層の途中まで達するように複数のトレンチが形成され、前記トレンチに絶縁膜を介して電極が埋め込み形成された構造を有する半導体装置において、前記終端領域内の前記トレンチに埋め込み形成された前記電極であるフローティング電極が、その上部から前記半導体装置の前記アクティブ素子領域と反対の方向に前記第２導電型層表面に沿って延設された平面部を有する構造である。
【００１８】
また、好適には前記フローティング電極の平面部が、前記半導体装置の前記アクティブ素子領域と反対の方向に形成される位置は、前記フローティング電極が埋め込まれている前記終端トレンチの中心から、前記半導体装置の前記アクティブ素子領域と反対の方向の次の終端トレンチ中心までの長さの半分より短い構造としてもよい。
【００１９】
また、上記フローティング電極の平面部は、上部に金属電極を有する構成としてもよい。
また、前記金属電極は、前記平面部に接続され、前記フローティング電極が埋め込まれている前記終端トレンチ上から前記半導体装置の前記アクティブ素子領域と反対の方向に形成する構成にしてもよい。さらに、上記フローティング電極の平面部は、斜め上方向に延長する電極を有する構成としてもよい。また、好適には上記斜め上方向に延長する電極は、階段状に形成する構成としてもよい。
【００２０】
上記構成にすることで、平面部により、電界が表面の影響を受けにくくなるため、空乏層が安定して広がり耐圧の信頼性が向上する。また、製造工程をふやさずに安定した耐圧が確保できる。本発明の他の態様は、第１導電型層の表面内に拡散形成される第２導電型層に、アクティブ素子領域と前記アクティブ素子領域を囲む終端領域が形成され、前記アクティブ素子領域の前記第２導電型層表面に選択的に第１導電型領域を形成され、前記第１導電型領域および前記終端領域の前記第２導電型層表面から前記第２導電型層を貫通し前記第１導電型層の途中まで達するように複数のトレンチが形成され、前記トレンチに絶縁膜を介して電極が埋め込み形成された構造を有する半導体装置において、前記終端領域内の前記トレンチに埋め込み形成された前記電極であるフローティング電極が、その上部から前記半導体装置の前記アクティブ素子領域と反対の方向に前記第２導電型層表面に沿って延設された平面部を有し、前記平面部の上部に金属電極を設けられ、前記平面部と前記金属電極とが接続されている構造である。
【００２１】
好適には、前記金属電極は、前記フローティング電極が埋め込まれている前記終端トレンチ上から前記半導体装置の前記アクティブ素子領域と反対の方向に形成する構成としてもよい。
【００２２】
また、好適には上記フローティング電極は、上記平面部を有する上記フローティング電極と上記第２導電型層まで形成する上記フローティング電極を、上記終端領域に混在して配置する構成としてもよい。
【００２３】
上記構成にすることで、平面部に金属電極を接続することで電界が表面の影響を受けにくくなるため、空乏層が安定して広がり耐圧の信頼性が向上し、電位を安定にし、より安定した耐圧が確保することができる。つまり、平面部があることにより表面の電位線は内側に引張られないため、Ｓｉ中の電界集中が起こり難くなるとともにブレークダウンし難くなり、その結果、耐圧が低下し難くなる。
【発明の効果】
【００２４】
本発明によれば、フローティング電極の平面部により電界が表面からの影響を受けにくくなり、空乏層が安定して広がり耐圧の信頼性が向上する。また、製造工程をふやさずに安定した耐圧が確保できる。また、金属電極を接続することで電位を安定させ、より安定した耐圧が確保することができる。
【発明を実施するための最良の形態】
【００２５】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１に本発明の実施例を示し説明をする。本発明は、半導体装置１の終端トレンチ１４に、平面部を有するフローティング電極を設けることで耐圧の安定性を向上させるものである。同図に示すように、アクティブ素子領域２を囲んで終端領域３には連続或いは不連続なリング形状を有する複数の終端トレンチ１４が形成される。終端トレンチ１４は、ｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さを有する。終端トレンチ１４内には絶縁膜９を介して平面部２０ａを有するフローティング電極２０（Ｐｏｌｙ−Ｓｉ：多結晶シリコン膜等）が埋め込み形成される。このフローティング電極２０の平面部２０ａ（略平面）は半導体装置の外周方向に延び、ｐ-型層６の表面に沿うように形成される。このとき絶縁膜９がｐ-型層６の表面と平面部２０ａの下側部分にも形成されている。また、終端領域３において、ｐ-型層６は終端トレンチ１４により電気的に分離された複数の部分に分割される。
【００２６】
終端領域３の外端部でかつｎ-型層５の表面内には、終端トレンチ１４を包囲するように低抵抗のｎ+型層７が形成される。ｎ+型層７にコンタクトするように端部電極１７（Ａｌ等の金属）が配設される。配線電極１３と端部電極１７との間の終端領域３の表面は、厚い絶縁膜１６により被覆される。
【００２７】
次に、本実施例の製造工程を説明する。図１に示す半導体装置１はトレンチ８と終端トレンチ１４を形成するまでの工程は従来工程（図６、７）と同じである。
つまり、従来はアクティブ素子領域２と終端領域３の各トレンチ８、１４にＰｏｌｙ−Ｓｉを堆積して、ｐ-型層６表面のＰｏｌｙ−Ｓｉをエッチングし、ゲート電極１０とフローティング電極１５だけを残し形成していた。図１に示すように平面部２０ａを残すように形成する場合、Ｐｏｌｙ−Ｓｉをエッチングする際に、ゲート電極１０は従来どおりに形成し、フローティング電極２０は平面部２０ａの部分を残すようにエッチングする。当然であるが、ゲート電極１０とフローティング電極２０のエッチングを同時に行えば、従来の工程と同じ工程数で平面を有するフローティング電極２０を形成することができる。
【００２８】
ここで、トレンチ１４間の間隔をＬとすると、平面部２０ａの長さは、ガードリング領域４へ向かう方向に長くとも（ｏｒ最長でも）Ｌ／２の位置まで（図１の矢印）までであることが望ましい。なお、平面部２０ａの長さは、所望の作用（後述する、電界集中を緩和する作用）が得られる範囲内で、適宜設定可能である。ただし、上述したように、Ｌ／２未満であることが望ましい。ここで、Ｌ／２とした理由は、Ｌ／２以下だと等電位線が内側に曲がってしまうためである。
【００２９】
また、終端トレンチ１４の本数は、必要な耐圧に応じて決定される。トレンチの本数が多くなるほど耐圧は高くなる。例えば、トレンチの本数が２００本程度であれば４．５ｋ（Ｖ）程度の耐圧となり、ピンチオフをさせて等電位面を平坦にするためには、トレンチ１４間の間隔Ｌは４（μｍ）以下であることが望ましく、終端トレンチ１４の深さＤは間隔４（μｍ）よりも大きいことが望ましいが、実際には深さＤは間隔Ｌ等との相対的な関係に基づいて決定される。
【００３０】
上記のように構成することで、本発明の半導体装置の終端領域３の表面が汚染されたときにも耐圧が安定して得られる。その理由を、図２を用いて以下に説明する。
図２は、発生する等電位線を示した図である（汚れ１９は図示しない）。終端領域３の終端トレンチ１４の各フローティング電極２０の間に等電位線を４本づつ示している。通常、半導体装置の表面が汚染された場合、電圧が印加されると等電位線の急峻な勾配を示す。ところが、同図に示すように、汚れが付着しても各フローティング電極２０の近傍で、等電位線は急峻な勾配とならず電界は通常の汚染されていない場合と同じような勾配となる。つまりフローティング電極２０の張り出した部分が作用し、等電位線が拡がり、電界集中が緩和される。電界強度で半導体装置の耐圧は決定されるため、空乏層の広がりを安定化させることができ、耐圧低下を抑えることも可能となる。
（実施例２）
図３は、実施例１と同様に、アクティブ素子領域２を囲んで、終端領域３には連続或いは不連続なリング形状を有する複数の終端トレンチ１４が形成され、終端トレンチ１４はｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さを有する。
【００３１】
終端トレンチ１４内には絶縁膜９を介して、フローティング電極１５および平面を有するフローティング電極２１を埋め込み形成する。フローティング電極２１は平面部を有し、隣り合う終端トレンチ１４との間に平面部を形成する。そして、フローティング電極２１の平面部の上部と、厚い絶縁膜１６を貫通するように金属電極２２の裏面から延びるコンタクト部２２ａにより接続される。図３に示すようにフローティング電極１５と平面を有するフローティング電極２１を交互に配設する。
【００３２】
例えば、トレンチの幅Ｗを約２（μｍ）とし、フローティング電極２１に形成されているトレンチ１４間の距離Ｌを約４（μｍ）とした場合、金属電極２２との接続箇所は平面の中心（トレンチ１４の端から約２（μｍ）の位置）に設ける。このときコンタクト部２２aの幅は２μｍ程度で、コンタクト部２２ａは高さ約１（μｍ）ほどである。また、金属電極２２の厚さは約５（μｍ）、長さは約１３〜１４（μｍ）程度にし、フローティング電極２１と次のフローティング電極１５に被さるように配設する。上記数値は限定するものではないが、アスペクト比などから考慮した場合にコスト的に望ましい構造である。
【００３３】
しかし、トレンチ幅が確保されない場合、つまりフローティング電極２１の平面部に金属電極２２とのコンタクトを形成するには狭すぎる場合などは、３つ以上のトレンチ１４にわたって平面部を形成してもよい。また、実施例１で説明したように、例えば、トレンチ数が２００本程度であれば４．５ｋＶ程度の耐圧が得られる。また、ピンチオフをさせて等電位面を平坦にするためには、トレンチ１４間の間隔Ｌが４（μｍ）以下であることが望ましく、終端トレンチ１４の深さはＬよりも大きいことが望ましいが、実際には深さＤは間隔Ｌ等との相対的な関係に基づいて決定される。
【００３４】
また、終端領域３において、ｐ-型層６は終端トレンチ１４により電気的に分離された複数の部分に分割する。終端領域３の外端部でかつｎ-型層５の表面内には、終端トレンチ１４を包囲するように低抵抗のｎ+型層７が形成される。ｎ+型層７にコンタクトするように端部電極１７（Ａｌ等の金属）が配設される。配線電極１３と端部電極１７との間の終端領域３の表面は、厚い絶縁膜１６により被覆される。
【００３５】
上記構造にすることで、図３に示す等電位線のように、Ｓｉ表面から離れたところまで等電位線を外周方向に広げられるため、等電位線が急峻な勾配とならないため安定した耐圧を得ることができる（便宜上、等電位線は一部しか図示していない）。
（実施例３）
図４に示す実施例３は実施例１、２の変形例である。アクティブ素子領域２を囲んで、終端領域３には連続或いは不連続なリング形状を有する複数の終端トレンチ１４が形成され、終端トレンチ１４はｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さを有する。終端トレンチ１４内には絶縁膜９を介して平面を有するフローティング電極２０を埋め込み形成する。フローティング電極２０の平面部の上部と金属電極２３を、厚い絶縁膜１６を貫通するように金属電極２３の裏面から延びるコンタクト部２３ａにより接続する。また、終端領域３の外端部でかつｎ-型層５の表面内には、終端トレンチ１４を包囲するように低抵抗のｎ+型層７が形成される。ｎ+型層７にコンタクトするように端部電極１７（Ａｌ等の金属）が配設される。配線電極１３と端部電極１７との間の終端領域３の表面は、厚い絶縁膜１６により被覆される。
【００３６】
上記構成により金属電極２３の張り出した部分が作用し、等電位線が拡がり、電界集中が緩和される。つまり、電界強度で半導体装置の耐圧は決定されるため、空乏層の広がりを安定化させることができ、耐圧低下を抑えることも可能となる。
【００３７】
ここで、特に等電位線は図示しないが実施例２に示したようにＳｉ表面から離れたところまで等電位線を外周方向に広げられる。
（実施例４）
図５に示す実施例４は実施例１の変形例である。実施例１同様、アクティブ素子領域２を囲んで、終端領域３には連続或いは不連続なリング形状を有する複数の終端トレンチ１４が形成され、終端トレンチ１４はｐ-型層６を貫通し、ｎ-型層５の途中まで達する深さを有する。終端トレンチ１４内には絶縁膜９を介して平面を有するフローティング電極２４が埋め込み形成される。フローティング電極２４は、実施例１で示したフローティング電極２０の上部に、斜め上方向に電極を形成する。本実施例では階段状の平面部分２４ａをフローティング電極２０（図１）の平面部２０ａの上部にさらに複数段（図５の場合はさらに２段）配設した構成をしている。また平面部分２４ａの材質はＰｏｌｙ−Ｓｉ（多結晶シリコン膜）等を使用する。
【００３８】
また、終端領域３の外端部でかつｎ-型層５の表面内には、終端トレンチ１４を包囲するように低抵抗のｎ+型層７が形成される。ｎ+型層７にコンタクトするように端部電極１７（Ａｌ等の金属）が配設される。配線電極１３と端部電極１７との間の終端領域３の表面は、厚い絶縁膜１６により被覆される。
【００３９】
上記構成によりフローティング電極２４の張り出した部分である平面部分２４ａが作用し、等電位線が拡がり、電界集中が緩和される。つまり、電界強度で半導体装置の耐圧は決定されるため、空乏層の広がりを安定化させることができ、耐圧低下を抑えることも可能となる。
【００４０】
ここで、特に等電位線は図示しないが実施例２に示したようにＳｉ表面から離れたところまで等電位線を外周方向に広げられる。
なお、当然ではあるが、実施例４で示した２４ａ部を実施例２の金属電極２２の代わりに使用してもよい。
【００４１】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００４２】
【図１】実施例１に示す半導体装置の構造を示す図である。
【図２】実施例１に示す半導体装置の等電位線を示す図である。
【図３】実施例２に示す半導体装置の構造を示す図である。
【図４】実施例３に示す半導体装置の構造を示す図である。
【図５】実施例４に示す半導体装置の構造を示す図である。
【図６】従来の半導体装置の構造を示す図である。
【図７】従来の半導体装置の構造を示す図である。
【図８】従来の半導体装置の等電位線を示す図である。
【符号の説明】
【００４３】
１  ・・・  半導体装置、２  ・・・  アクティブ素子領域、３  ・・・  終端領域、
４  ・・・  ガードリング領域、５  ・・・  ｎ-型層（第１導電型層）、
６  ・・・  ｐ-型層（第２導電型層）、
７  ・・・  ｎ+型層、
８  ・・・  トレンチ、９  ・・・  絶縁膜、１０  ・・・  ゲート電極、
１１  ・・・  ｎ+型層（ｎ型半導体層：第１導電型領域）、
１２  ・・・  層間絶縁膜、１３  ・・・  配線電極（Ａｌ等の金属）、
１４  ・・・  終端トレンチ、１５  ・・・  フローティング電極、
１６  ・・・  厚い絶縁膜、１７  ・・・  端部電極、１８  ・・・  ゲート配線、
１９  ・・・  汚れ、２０  ・・・  フローティング電極、
２１  ・・・  フローティング電極、２２  ・・・  金属電極、２３  ・・・  金属電極、
２４  ・・・  フローティング電極
【図１】
2007123570.tif 000003
【図２】
2007123570.tif 000004
【図３】
2007123570.tif 000005
【図４】
2007123570.tif 000006
【図５】
2007123570.tif 000007
【図６】
2007123570.tif 000008
【図７】
2007123570.tif 000009
【図８】
2007123570.tif 000010