(57)【要約】【課題】簡単な回路構成でもって、検出温度のばらつきを小さくすることが可能な過熱検知装置を提供する。【解決手段】この過熱検知装置は、加熱検知回路１とゲート駆動回路２を備え、Ｐチャネル型パワーＭＯＳＦＥＴ３の過熱を検知する。過熱検知回路１は、Ｐ＋ポリシリコン抵抗体で作製された第１の温度検出素子７とＮ＋ポリシリコン抵抗体で作製された第２の温度検出素子８とを有する。このＰ＋ポリシリコン抵抗体は正の温度係数を有し、Ｎ＋ポリシリコン抵抗体は負の温度係数を有する。ポリシリコンの成膜条件がばらついた場合に第１,第２の温度検出素子７,８は抵抗値が同じように変化する。よって、第１のノードＮ１の電圧と第２のノードの電圧Ｎ２との差をとることで、上記成膜条件のばらつきの影響を回避することが可能となる。【選択図】図１
2007315836.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のポリシリコン抵抗体で作製された第１の温度検出素子と、
第２導電型のポリシリコン抵抗体で作製された第２の温度検出素子と、
上記第１の温度検出素子に定電流を流す第１の定電流源と、
上記第２の温度検出素子に定電流を流す第２の定電流源と、
上記第１の温度検出素子に接続された第１のノードと、
上記第２の温度検出素子に接続された第２のノードと、
上記第１のノードの電圧と上記第２のノードの電圧とに基づいて、過熱検知信号を出力する検知部とを備えることを特徴とする過熱検知装置。
【請求項２】
請求項１に記載の過熱検知装置において、
上記第１導電型のポリシリコン抵抗体と第２導電型のポリシリコン抵抗体のうちの一方の抵抗値は正の温度係数を有すると共に他方の抵抗値は負の温度係数を有することを特徴とする過熱検知装置。
【請求項３】
請求項１または２に記載の過熱検知装置において、
上記第１および第２の温度検出素子はパワーＭＯＳＦＥＴの温度を検出するように配置されており、
さらに、上記加熱検知信号に基づいて上記パワーＭＯＳＦＥＴのゲート電圧を制御するゲート駆動回路を有することを特徴とする過熱検知装置。
【請求項４】
請求項３に記載の過熱検知装置において、
上記第１導電型のポリシリコン抵抗体と第２導電型のポリシリコン抵抗体は、上記パワーＭＯＳＦＥＴと同一チップ内に配置されていることを特徴とする過熱検知装置。
【請求項５】
請求項１に記載の過熱検知装置において、
上記第１および第２の定電流源はトランジスタで構成されていることを特徴とする過熱検知装置。
【請求項６】
請求項１に記載の過熱検知装置において、
上記検知部は、
上記第１のノードの電圧と上記第２のノードの電圧とを差動入力とする差動増幅器であることを特徴とする過熱検知装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、過熱検知装置に関し、例えば、パワーデバイスの発熱による温度異常を検知する過熱検知装置に関する。
【背景技術】
【０００２】
大電力を扱うパワートランジスタやパワーＭＯＳＦＥＴ(電界効果トランジスタ)は、これらパワーＭＯＳＦＥＴの破壊を阻止する目的で過電流検出回路、過熱検知回路等の保護回路を具備している。過熱検知回路に使われる温度センサとしては、ｐｎ接合ダイオードの順方向電圧が持つ固有の負の温度係数を利用して温度を検出するのが従来からの一般的な方法である。
【０００３】
図９に、パワートランジスタと同一チップ上に保護回路を形成した一般的なパワーＭＯＳチップ９０１の構成を模式的に示す。図９において、９０２はパワートランジスタ領域、９０３はパワートランジスタのソースボンディング領域である。パワートランジスタ領域９０２では大電流を流すので、ソースボンディング領域９０３には４００μｍ径のＡｌワイヤで構成したソースボンディングワイヤ９０８を必要に応じて１〜２本程ボンディングする。このソースボンディングワイヤ９０８のボンディング本数は、パワーＭＯＳチップ９０１のオン抵抗に依存する。例えば、１０ｍΩ程度のオン抵抗を実現する場合、ソースボンディング領域９０３には４００μｍ径のＡｌワイヤで構成したソースボンディングワイヤ９０８を２本ボンディングするのが一般的である。
【０００４】
そして、図９において、ゲートパッド９０４と保護回路９０５は過熱遮断回路を構成しており、この過熱遮断回路は、過熱またはドレインの短絡負荷等に対して、パワートランジスタ領域９０２を破壊から保護することを目的としている。
【０００５】
保護回路９０５には温度検出素子９０６が接続され、この温度検出素子９０６はパワートランジスタ領域９０２の過熱を検知する素子である。温度検出素子９０６は、図９に示すように、パワートランジスタ領域９０２のうちで温度上昇が最も顕著である中心部に配置されている。これにより、温度検出素子９０６は、パワートランジスタ領域９０２のジャンクション温度上昇に対し、遅延なく過熱遮断回路を動作させ、パワートランジスタ領域９０２の破壊を防ぐ。なお、過熱検出素子９０６としてはダイオードが一般的である。
【０００６】
次に、図６を参照して、第１の従来例としての特開平５−３０４４５０号公報(特許文献１)に記載の技術を説明する。この第１の従来例では、図６に示す過熱検知回路とパワーＭＯＳＦＥＴ(図示せず)とをワンチップ上に具備している。図６では、直列接続されたダイオード１０１〜１０４と抵抗１１０とが接続されたノードＮ１０１を有する定電圧回路と、このノードＮ１０１に接続された温度検知回路の部分を記載している。
【０００７】
この第１従来例の温度検知回路では、ソース電位に対し、ダイオード１０５〜１０８が４段直列に接続され、ダイオード１０５のアノード側と抵抗１１１とが接続されるノードＮ１０２を次段のＮチャネルＭＯＳトランジスタ１２１のゲートに接続している。ダイオード１０５〜１０８の順方向電圧ＶＦは、負の温度依存性を持っているので、ノードＮ１０２の電位は高温下で低くなる。また、ダイオード１０５〜１０８の温度係数はプロセス条件に依存し、例えば、−１.５ｍＶ/℃程度の温度係数を持った場合、２５℃での順方向電圧ＶＦ＝０.６Ｖが１７５℃ではＶＦ＝０.３７５Ｖとなる。
【０００８】
上述したように、ノードＮ１０２の電位は高温下で低くなり、特定の温度(温度センサーとしての動作をさせるべき設定温度)を境に、ＮチャネルＭＯＳトランジスタ１２１のゲートの電位レベルがしきい値Ｖｔｈ以下になることによって、ＮチャネルＭＯＳトランジスタ１２１に電流が流れなくなる。これにより、トランジスタ１２１のドレインに接続した出力ノードＮ１０３が抵抗１１２を通してプルアップされるので、チップが予め設定された温度以上に過熱した状態であることが検出される。この出力ノードＮ１０３からの信号によって、ゲート遮断回路(図示せず)が過熱を検知すると、このゲート遮断回路は、パワートランジスタ(図示せず)のゲート−ソース間を回路的にショートさせて、上記パワートランジスタを破壊から保護する。
【０００９】
次に、図７を参照して、第２の従来例としての特開平８−７５５６４号公報(特許文献２)に記載された技術を説明する。図７は、この第２の従来例の過熱検知装置の回路構成を示している。この第２従来例では、電源電位点と基準電位点(グランド)の間に、インピーダンス２０１と定電流源２１１とを順に直列接続すると共に、定電流源２１２とインピーダンス２０２とを順に直列接続している。そして、インピーダンス２０１と定電流源２１１との接続点を入力抵抗２０３を介して比較手段をなす演算増幅器２３０の非反転入力端子に接続し、インピーダンス２０２と定電流源２１２との接続点を演算増幅器２３０の反転入力端子に接続している。この演算増幅器２３０は、入力抵抗２０３と帰還抵抗２０４との抵抗比により設定された所定の増幅率で、非反転入力端子と反転入力端子の電位差を増幅して温度検出信号として出力することができる。
【００１０】
図７において、インピーダンス２０１,２０２は同一タイプの抵抗であり、同じ温度特性を持つ。例えば、インピーダンス２０１と２０２が負の温度特性を持つ場合、温度上昇に伴いインピーダンス２０１と定電流源２１１との接続点の電位は高くなる一方、インピーダンス２０２と定電流源２１２との接続点の電位は低くなる。このように、温度上昇により、２つの接続点の電位がそれぞれ上昇と下降の逆方向に変化するので、両電位の上下関係が或る特定の温度で逆転するようにインピーダンス２０１,２０２の素子定数を設定し、両電位の逆転をコンパレータ２３０で検出することができる。
【００１１】
次に、図８を参照して、第３の従来例としての特開平８−８８５４７号公報(特許文献３)に記載された従来の過熱検知回路を説明する。この第３従来例は、図８に示すように、所定の電圧を出力するドライブ回路３０９に温度依存性が異なるインピーダンス３１１と３１２を直列接続し、このインピーダンス３１１と３１２との分圧比でパワーＭＯＳＦＥＴ３０１をオン，オフ制御する構成である。例えば、ハイサイド側の抵抗３１１を拡散抵抗で構成し、ローサイド側の抵抗３１２をポリシリコン抵抗体で構成する。直列に接続された両抵抗３１１,３１２は、共に正の温度特性を有するが、その正の温度係数の値は抵抗３１１と３１２とで異なるという特性を利用して、過熱検知として使用できる。
【００１２】
ところで、前述の第１従来例の過熱検知回路では、温度検出用のＮチャネルＭＯＳトランジスタ１２１のしきい値Ｖｔｈの特性が検出温度に大きく影響するという問題がある。すなわち、パワーＭＯＳチップの保護回路で使用されるトランジスタは、耐圧等の問題に対処するためにゲート酸化膜の厚さが厚いので、しきい値Ｖｔｈの特性のばらつきを小さい範囲に制御することは困難である。例えば、温度が２５℃ → １７５℃に上昇した場合に、直列４段のダイオード１０５〜１０８のトータルで、順方向電圧ＶＦの変化量が０.９Ｖ程度とする。この場合に、温度検出用のＮチャネルＭＯＳトランジスタ１２１のしきい値Ｖｔｈが目標値に対して、±０.３Ｖだけばらついたとすると、このしきい値Ｖｔｈのばらつきは、ダイオードの順方向電圧ＶＦの変化量に対して、３分の１の値となる。よって、検出温度が±５０℃のばらつきを持つこととなる。ここで、保護対象となるパワーＭＯＳトランジスタの過熱遮断仕様としては、１７５℃±２５℃が一般的であることから、上記検出温度の±５０℃のばらつきは許容範囲を超える。
【００１３】
また、前述の第２従来例の過熱検知装置の場合は、定電流源２１１と２１２とがそれぞれ電源電位点と基準電位点に接続される。このため、定電流源２１１,２１２を構成する素子が個別のばらつきを持つ場合、検出温度がばらつく問題がある。また、インピーダンス２０１と２０２の抵抗値自体のばらつきが検出温度に影響を与えることも考えられる。
【００１４】
さらに、前述の第３従来例の過熱検知回路では、簡単な構成でパワーＭＯＳＦＥＴ３０１を保護できる利点があるが、パワーＭＯＳＦＥＴ３０１のしきい値Ｖｔｈが変動した場合、検出温度がばらつくという問題がある。また、温度特性の異なる検出用抵抗３１１,３１２は、例えば、拡散抵抗とポリシリコン抵抗体で構成されるが、拡散抵抗とポリシリコン抵抗体はそれぞれ固有の半導体プロセスに起因するばらつき要素を持つ。このことは、検出温度に影響を与えることとなる。
【特許文献１】特開平５−３０４４５０号公報
【特許文献２】特開平８−０７５５６４号公報
【特許文献３】特開平８−０８８５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、この発明の課題は、簡単な回路構成でもって、検出温度のばらつきを小さくすることが可能な過熱検知装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、この発明の過熱検知装置は、第１導電型のポリシリコン抵抗体で作製された第１の温度検出素子と、
第２導電型のポリシリコン抵抗体で作製された第２の温度検出素子と、
上記第１の温度検出素子に定電流を流す第１の定電流源と、
上記第２の温度検出素子に定電流を流す第２の定電流源と、
上記第１の温度検出素子に接続された第１のノードと、
上記第２の温度検出素子に接続された第２のノードと、
上記第１のノードの電圧と上記第２のノードの電圧とに基づいて、過熱検知信号を出力する検知部とを備えることを特徴としている。
【００１７】
この発明の過熱検知装置によれば、第１,第２の温度検出素子を、それぞれ、互いに温度特性が異なる第１,第２導電型のポリシリコン抵抗体で作製したので、温度上昇に対する第１の温度検出素子の抵抗値変化と第２の温度検出素子の抵抗値変化の差を大きくとることができる。よって、温度変化を高感度で検出可能となる。
【００１８】
また、この発明によれば、第１および第２の温度検出素子の両方をポリシリコン抵抗体で作製したので、ポリシリコンの成膜条件がばらついた場合に、各ポリシリコン抵抗体の抵抗値は同じように変化する。よって、第１のノードの電圧と第２のノードの電圧との差をとることで、上記成膜条件のばらつきの影響を回避することが可能となる。すなわち、ポリシリコンの成膜条件のばらつきに大きく依存しない温度検出精度が得られる。
【００１９】
また、一実施形態の過熱検知装置は、上記第１導電型のポリシリコン抵抗体と第２導電型のポリシリコン抵抗体のうちの一方の抵抗値は正の温度係数を有すると共に他方の抵抗値は負の温度係数を有する。
【００２０】
この実施形態の過熱検知装置によれば、第１の温度検出素子と第２の温度検出素子は抵抗値の温度係数が互いに逆符号となる。よって、温度上昇に対する第１の温度検出素子の抵抗値変化と第２の温度検出素子の抵抗値変化の差を特に大きくとることができる。よって、温度変化を特に高感度で検出可能となる。
【００２１】
また、一実施形態の過熱検知装置は、上記第１および第２の温度検出素子はパワーＭＯＳＦＥＴの温度を検出するように配置されており、さらに、上記過熱検知信号に基づいて上記パワーＭＯＳＦＥＴのゲート電圧を制御するゲート駆動回路を有する。
【００２２】
この実施形態の過熱検知装置によれば、検知部はパワーＭＯＳＦＥＴの過熱を検知して過熱検知信号をゲート駆動回路に入力し、ゲート駆動回路は上記検知信号に基づいてパワーＭＯＳＦＥＴのゲート電圧を制御することによって、パワーＭＯＳＦＥＴのドレイン-ソース間の導通状態を制御してパワーＭＯＳＦＥＴの過熱を回避可能となる。
【００２３】
また、一実施形態の過熱検知装置は、上記第１導電型のポリシリコン抵抗体と第２導電型のポリシリコン抵抗体は、上記パワーＭＯＳＦＥＴと同一チップ内に配置されている。
【００２４】
この実施形態の過熱検知装置によれば、パワーＭＯＳＦＥＴの温度をより高い精度で検出できると共に小型化を図れる。
【００２５】
また、一実施形態の過熱検知装置は、上記第１および第２の定電流源はトランジスタで構成されている。
【００２６】
この実施形態の過熱検知装置によれば、第１,第２の定電流源の回路構成が簡単になる。
【００２７】
また、一実施形態の過熱検知装置では、上記検知部は、上記第１のノードの電圧と上記第２のノードの電圧とを差動入力とする差動増幅器である。
【００２８】
この実施形態の過熱検知装置によれば、検知部をなす差動増幅器は、第１のノードの電圧と第２のノードの電圧との差をとることで、第１,第２導電型のポリシリコン抵抗体の成膜条件のばらつきの影響を回避することが可能となる。すなわち、ポリシリコンの成膜条件のばらつきに大きく依存しない温度検出精度が得られる。
【発明の効果】
【００２９】
この発明の過熱検知装置によれば、第１,第２の温度検出素子を、それぞれ、互いに温度特性が異なる第１,第２導電型のポリシリコン抵抗体で作製したので、温度上昇に対する第１の温度検出素子の抵抗値変化と第２の温度検出素子の抵抗値変化の差を大きくとることができる。よって、温度変化を高感度で検出可能となる。
【００３０】
また、この発明によれば、第１および第２の温度検出素子の両方をポリシリコン抵抗体で作製したので、ポリシリコンの成膜条件がばらついた場合に、各ポリシリコン抵抗体の抵抗値は同じように変化する。よって、第１のノードの電圧と第２のノードの電圧との差をとることで、上記成膜条件のばらつきの影響を回避することが可能となる。すなわち、ポリシリコンの成膜条件のばらつきに大きく依存しない温度検出精度が得られる。
【発明を実施するための最良の形態】
【００３１】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３２】
図１にこの発明の実施形態を示す。この実施形態の過熱検知装置は、過熱検知回路１とゲート駆動回路２を備える。また、Ｐチャネル型パワーＭＯＳＦＥＴ３は、この実施形態によって過熱を検知する対象である。このＰチャネル型パワーＭＯＳＦＥＴ３と過熱検知回路１とゲート駆動回路２は、同一の半導体基板上に形成されている。この実施形態は、この過熱検知対象としてのＰチャネル型パワーＭＯＳＦＥＴ３は大電流による発熱によって温度が異常に上昇することを防いで素子破壊を回避するものである。なお、このパワーＭＯＳＦＥＴ３は一例として縦型チャネル構造が採用される。
【００３３】
Ｐチャネル型パワーＭＯＳＦＥＴ３はソース端子Ｓが電源に接続される一方、ドレイン端子Ｄが外部負荷Ｌに接続されて、外部負荷Ｌに応じた負荷電流ＩＬを供給するものである。
【００３４】
このＰチャネル型パワーＭＯＳＦＥＴ３のゲートには、ゲート駆動回路２が接続されている。このゲート駆動回路２はＰチャネル型ＭＯＳＦＥＴ５と抵抗６を有する。Ｐチャネル型ＭＯＳＦＥＴ５のドレインはＰチャネル型パワーＭＯＳＦＥＴ３のソース端子Ｓに接続されている。抵抗６は、Ｐチャネル型ＭＯＳＦＥＴ５のドレインとＰチャネル型パワーＭＯＳＦＥＴ３のゲート端子Ｇとの間に接続されている。また、抵抗６とＰチャネル型ＭＯＳＦＥＴ５のドレインとの接続点は、Ｐチャネル型パワーＭＯＳＦＥＴ３のゲートに接続されている。
【００３５】
また、過熱検知回路１は、Ｐ＋ポリシリコン抵抗体で作製された第１の温度検出素子７とＮ＋ポリシリコン抵抗体で作製された第２の温度検出素子８とを有する。このＰ＋ポリシリコン抵抗体は正の温度係数を有し、Ｎ＋ポリシリコン抵抗体は負の温度係数を有する。また、この過熱検知回路１は、第１の定電流源１１と第２の定電流源１２を有する。第１の定電流源１１は、Ｐチャネル型パワーＭＯＳＦＥＴ３のソース端子Ｓと第１の温度検出素子７との間に接続されている。また、第２の定電流源１２は、Ｐチャネル型パワーＭＯＳＦＥＴ３のソース端子Ｓと第２の温度検出素子８との間に接続されている。
【００３６】
第１の定電流源１１と第１の温度検出素子７との接続点が第１のノードＮ１を構成し、第２の定電流源１２と第２の温度検出素子８との接続点が第２のノードＮ２を構成している。また、第１の温度検出素子７および第２の温度検出素子８は、上記ゲート端子Ｇに接続されている。
【００３７】
第１,第２の定電流源１１,１２は、例えば、中耐圧のＰチャネルトランジスタを飽和領域で動作させることで実現される。なお、ここで、中耐圧とは、具体的一例として、２５Ｖ〜３５Ｖ程度の耐圧、代表例として３０Ｖ程度である。
【００３８】
第１のノードＮ１は差動増幅器であるコンパレータ１４の反転入力端子に接続され、第２のノードＮ２はコンパレータ１４の非反転入力端子に接続されている。このコンパレータ１４は検知部をなし、その出力端子はゲート駆動回路２のＰチャネル型ＭＯＳＦＥＴ５のゲートに接続されている。なお、コンパレータ１４は、例えば中耐圧Ｐチャネルトランジスタと抵抗で構成できる。また、コンパレータ１４のゲインが小さい場合は、コンパレータを２段接続して出力振幅を稼げばよい。
【００３９】
ここで、図２を参照して、Ｐ＋ポリシリコン抵抗体で作製された第１の温度検出素子７とＮ＋ポリシリコン抵抗体で作製された第２の温度検出素子８の温度特性を説明する。図２の特性図では、横軸は温度検出素子の温度Ｔｊであり、縦軸は各温度での温度検出素子の抵抗値Ｒを温度Ｔｊが２５℃であるときの素子の抵抗値Ｒ(Ｔｊ＝２５℃)で除算した値(抵抗比)である。
【００４０】
図２に示すように、第１の温度検出素子７の温度特性Ｋ１は傾きが正の値であり、抵抗値の温度係数が正の値である。一方、第２の温度検出素子８の温度特性Ｋ２は傾きが負の値であり、抵抗値の温度係数が負の値である。図２の特性では、温度検出素子の温度Ｔｊが１７５℃であるときに、第１の温度検出素子７の抵抗比と第２の温度検出素子８の抵抗比とが等しくなっている。この温度Ｔｊ＝１７５℃が検出温度となる。図２に示すように、第１の温度検出素子(Ｐ＋ポリシリコン抵抗体)７の温度係数と、第２の温度検出素子(Ｎ＋ポリシリコン抵抗体)８の温度係数とは逆符号である。また、第１の温度検出素子７の温度係数の絶対値は、第２の温度検出素子８の温度係数の絶対値よりも数％だけ大きい程度である。
【００４１】
なお、温度特性Ｋ１と温度特性Ｋ２との交点を変更することで検出温度を変更できる。つまり、第１の温度検出素子７または第２の温度検出素子８の抵抗値を変更することで上記交点を変更して検出温度を変更できる。たとえば、この抵抗値の変更はポリシリコン抵抗体の長さを変更することで簡単に変更できる。すなわち、半導体基板の表面部に温度検出素子としてポリシリコン抵抗体を形成した場合、パワーＭＯＳＦＥＴ３を含む半導体デバイスを完成させた後に、例えば、レーザー加工機等で上記ポリシリコン抵抗の長さを変更して抵抗値を簡単に変更できる。このことは、ユーザー側でも、この半導体デバイスの使用目的に応じて、過熱検知温度の設定を容易に変更可能ということであり、特に有用となる。
【００４２】
また、第１の温度検出素子７を構成するＰ＋ポリシリコン抵抗のシート抵抗値(Ω/□)と、第２の温度検出素子８を構成するＮ＋ポリシリコン抵抗のシート抵抗値(Ω/□)とはほぼ同じ値である。これにより、第１の温度検出素子７と第２の温度検出素子８とはレイアウト上の類似性を高くできることとなり、温度検出の観点から有利になる。
【００４３】
ここで、図３に、上記Ｐ＋ポリシリコン抵抗体(第１の温度検出素子７)のシート抵抗値(Ω/□)の温度依存特性Ｋ１１と、上記Ｎ＋ポリシリコン抵抗体(第２の温度検出素子８)のシート抵抗値(Ω/□)の温度依存特性Ｋ１２を示す。温度依存特性Ｋ１１の傾きは正値であり、温度依存特性Ｋ１２の傾きは負値である。すなわち、図３に示すように、Ｐ＋ポリシリコン抵抗体のシート抵抗値とＮ＋ポリシリコン抵抗体のシート抵抗値とは、温度係数が正負の逆であり、２５℃において、２つのシート抵抗値は１０５Ω/□でほぼ一致している。
【００４４】
なお、図３の特性図の温度依存特性Ｋ１１,Ｋ１２の傾きが表している抵抗値の温度係数の値は、一例であって、ポリシリコンの注入すべき不純物の種類や絶対量、熱処理条件、等の様々な条件によって、大きく変わり得るのは勿論である。
【００４５】
上記構成の温度検知装置によれば、過熱検知対象であるＰチャネル型パワーＭＯＳＦＥＴ３の温度が上昇すると、第１の温度検出素子７のＰ＋ポリシリコン抵抗の抵抗値が高くなるので、第１のノードＮ１の電位が高くなる。一方、第２の温度検出素子８のＮ＋ポリシリコン抵抗の抵抗値が低くなるので、第２のノードＮ２の電位が低くなる。
【００４６】
ここで、パワートランジスタのチャネル温度は＋１５０℃を絶対最大定格とする仕様が一般的である。そして、たとえば、Ｐチャネル型パワーＭＯＳＦＥＴ３のチャネル温度が、＋１７５℃を超えて、第１,第２の温度検出素子７,８の温度が＋１７５℃を超えると、第１の温度検出素子７の抵抗値が第２の温度検出素子８の抵抗値よりも高くなる。これにより、過熱検知がなされ、第１のノードＮ１の電位が第２のノードＮ２の電位よりも高くなって、コンパレータ１４は２つの入力電圧の差を増幅した検出信号をゲート駆動回路２のＮチャネルＭＯＳＦＥＴ５のゲートに出力する。
【００４７】
これにより、ＰチャネルＭＯＳＦＥＴ５がオンするので、Ｐチャネル型パワーＭＯＳＦＥＴ３のソースは、ゲート駆動回路２のＰチャネルＭＯＳＦＥＴ５を経由して、Ｐチャネル型パワーＭＯＳＦＥＴ３のゲートに導通する。よって、Ｐチャネル型パワーＭＯＳＦＥＴ３のソースとゲートをほぼ同じ電位とし、Ｐチャネル型パワーＭＯＳＦＥＴ３のドレインとソース間に流れる電流をストップさせることで、パワーＭＯＳＦＥＴ３の極度の過熱を回避して、パワーＭＯＳＦＥＴ３を破壊から阻止する。
【００４８】
なお、上記過熱検知によって、ゲート駆動回路２のＰチャネルＭＯＳＦＥＴ５がオン状態となったときに、抵抗６を通して、パワーＭＯＳＦＥＴ３のソース端子Ｓとゲート端子Ｇとの間にＤＣ(直流)電流が流れる。この抵抗６の抵抗値は例えば１０ｋΩであり、保護回路をなすゲート駆動回路２を１０Ｖで駆動する場合、上記直流電流として約１ｍＡの電流が流れる。
【００４９】
次に、図５を参照して、上記実施形態の比較例を説明する。この比較例では、第１の温度検出素子７をＰ＋拡散抵抗体で作製したと共に、第２の温度検出素子８をＮ＋ポリシリコン抵抗体で作製した。なお、図５は、図２と同じく、横軸は温度検出素子の温度Ｔｊであり、縦軸は各温度での温度検出素子の抵抗値Ｒを温度Ｔｊが２５℃であるときの素子の抵抗値Ｒ(Ｔｊ＝２５℃)で除算した値(抵抗比)である。
【００５０】
図５に示す温度特性Ｋ５１は、抵抗値が所定の設計値であるＰ＋拡散抵抗体からなる第１の温度検出素子７の温度特性である。また、図５に示す温度特性Ｋ５２は、抵抗値が所定の設計値であるＮ＋ポリシリコン抵抗体からなる第２の温度検出素子８の温度特性である。この温度特性Ｋ５１とＫ５２は、温度が１７５℃で交差している。この交差の温度１７０℃が検出温度となる。
【００５１】
ここで、上記Ｐ＋拡散抵抗体とＮ＋ポリシリコン抵抗体はそれぞれ固有のプロセスばらつき要因を有する。例えば、上記Ｎ＋ポリシリコン抵抗体のポリシリコン膜厚と、上記Ｐ＋拡散抵抗体の拡散線幅には何の関連性もなく、それぞれ独立したばらつき要因と考えてよい。
【００５２】
したがって、上記プロセスばらつき要因により、Ｐ＋拡散抵抗体とＮ＋ポリシリコン抵抗体の２つの異なる抵抗の絶対値が逆方向にばらついた場合、設計値における温度特性Ｋ５１とＫ５２は、破線で描いた温度特性Ｋ５１ＶとＫ５２Ｖのように、縦軸に関して逆方向にシフトする。この場合、温度特性Ｋ５１ＶとＫ５２Ｖは温度が１２０℃で交差し、この交差の温度１２０℃が検出温度となるので、検出温度が大きくずれることになる。
【００５３】
すなわち、この比較例では、第１の温度検出素子の抵抗値と第２の温度検出素子の抵抗値は、プロセスばらつきに対して独立に変化するので、検出温度がずれ易くなる。
【００５４】
これに対して、本実施形態では、第１の温度検出素子７をＰ＋ポリシリコン抵抗体で作製し、第２の温度検出素子８をＮ＋ポリシリコン抵抗体で作製した。つまり、第１,第２の温度検出素子７,８を両方ともポリシリコン抵抗体で作製した。よって、プロセスばらつきに対して、両方のポリシリコンは膜厚,線幅が同じ様に変化するから、第１,第２の温度検出素子７,８は抵抗値の絶対値が同じ方向に変化する。例えば、図４に示すように、所定の設計値での第１,第２の温度検出素子７,８の温度特性Ｋ１,Ｋ２は、プロセスばらつきに対して、縦軸(抵抗比)に関して同じ方向に変化するから、温度検出ポイントは安定する。
【００５５】
ところで、パワーデバイスとしての電界効果トランジスタは、ゲート-ソース間電圧ＶＧＳが固定ではなく、目的とするパワートランジスタのオン抵抗ＲＯＮにより変化する。例えば、Ｐチャネル型パワーＭＯＳＦＥＴを前提として考えた場合、このオン抵抗ＲＯＮの小さい領域では、ゲート・ソース間電圧ＶＧＳ＝−１０Ｖ程度で駆動するのが一般的である。これよりも低いゲート−ソース間電圧ＶＧＳで、Ｐチャネル型パワーＭＯＳＦＥＴを駆動しても、オン抵抗ＲＯＮの特性は大きく変わらず、ゲート駆動損失が増える場合もある。また、Ｐチャネル型パワーＭＯＳＦＥＴを高周波で駆動することを考えた場合、ゲート-ソース間電圧ＶＧＳが高い方がトータルの損失が小さいこともあり、パワーデバイスを含むシステム、あるいは使用目的に応じて、ゲート-ソース間電圧ＶＧＳ電圧を適宜最適化する。ここで、本実施形態のように過熱検知回路１を含む過熱検知装置では、ゲート-ソース間電圧ＶＧＳが変化した場合でも安定して目的の過熱検知機能を実現する必要がある。そして、本実施形態のように温度検出素子７,８として抵抗を用いた場合、定電流源１１,１２を用いることによって、ゲート-ソース間電圧ＶＧＳの変化に対して温度検出素子７,８の両端の電圧ばらつきの影響を排除できる。よって、特性変動の少ない過熱検知回路１が得られる。
【００５６】
尚、上記実施形態では、過熱を検知する対象をＰチャネル型パワーＭＯＳＦＥＴとしたが、過熱の検知対象はＮチャネル型パワーＭＯＳＦＥＴでもよく、また、バイポーラトランジスタであってもよく、ダイオード等のその他の半導体デバイスであってもよいのは勿論である。
【図面の簡単な説明】
【００５７】
【図１】この発明の過熱検知装置の実施形態を示す回路図である。
【図２】上記実施形態の第１,第２の温度検出素子の抵抗比の温度特性を示す特性図である。
【図３】上記第１,第２の温度検出素子として使用するＰ＋,Ｎ＋ポリシリコン抵抗体のシート抵抗値の温度特性を示す特性図である。
【図４】上記実施形態の第１,第２の温度検出素子の抵抗比の温度特性がプロセスばらつきにより変化する様子を示す特性図である。
【図５】上記実施形態の比較例での第１,第２の温度検出素子の抵抗比の温度特性がプロセスばらつきにより変化する様子を示す特性図である。
【図６】パワートランジスタの保護回路を構成する過熱検知装置の第１の従来例を示す図である。
【図７】パワートランジスタの保護回路を構成する過熱検知装置の第２の従来例を示す図である。
【図８】パワートランジスタの保護回路を構成する過熱検知装置の第３の従来例を示す図である。
【図９】一般的なパワーＭＯＳチップ構成を示す模式図である。
【符号の説明】
【００５８】
１  過熱検知回路
２  ゲート駆動回路
３  Ｐチャネル型パワーＭＯＳＦＥＴ
５  Ｐチャネル型ＭＯＳＦＥＴ
６  抵抗
７  第１の温度検出素子
８  第２の温度検出素子
１１  第１の定電流源
１２  第２の定電流源
１４  コンパレータ
Ｎ１  第１のノード
Ｎ２  第２のノード
Ｓ  ソース端子
Ｄ  ドレイン端子
Ｇ  ゲート端子
Ｌ  外部負荷
【図１】
2007315836.tif 000003
【図２】
2007315836.tif 000004
【図３】
2007315836.tif 000005
【図４】
2007315836.tif 000006
【図５】
2007315836.tif 000007
【図６】
2007315836.tif 000008
【図７】
2007315836.tif 000009
【図８】
2007315836.tif 000010
【図９】
2007315836.tif 000011