(57)【要約】 【課題】各デバイスの搭載可能数に自由度を持たせることが可能な情報処理装置を提供する。【解決手段】本発明は、複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送を数珠繋ぎ方式で制御するように構成する。【選択図】図１
2007233878.tif 000002
【特許請求の範囲】
【請求項１】
複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、
夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送を数珠繋ぎ方式で制御することを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記夫々のデバイスが搭載されるボードのうち何れのボードでも装着可能な共通の寸法を有する複数のスロットを備えることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデバイスボードを装着可能な複数のスロットを有する情報処理装置等の技術分野に関する。
【背景技術】
【０００２】
サーバシステム等の情報処理装置では、ＣＰＵ（Central Processing Unit）、メモリ、ＨＤＤ（Hard Disk Drive）、ＰＣＩ（Peripheral Component Interconnect）等のデバイスの装着可能数は、装置毎に決まっており、メモリボードの装着可能数を減らしてＨＤＤボードの装着可能数を増やそうとする等、変更するためには、設計をしなおさなくてはならないが、いろいろなスペックの要求があり、その要求を全て満たすためには、沢山の種類の装置を準備する必要があった。
【０００３】
一方、特許文献１には、複数のサーバと、これらのサーバを１組のコンソールで操作可能とするための信号処理装置を有するサーバシステムが開示されており、かかるサーバシステムによれば、サーバと信号処理装置とをプラグアンドプレイに対応したインターフェースで接続することで、例えば新たにサーバを追加する場合などにおいて他のサーバの電源を落とす必要性を無くし、システムの変更を容易としている。
【特許文献１】特開２００５−１４９１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来のサーバシステムにおいては、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等はそれぞれ異なったインターフェースを採用しており、装置の仕様を考える際には、装置毎にＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数をそれぞれ設定する必要があり、一度設定した搭載可能数に対して、ＣＰＵの搭載可能数を減らしてメモリの搭載可能数を増やすといった自由度を持たすことは困難である。また、設定した仕様と異なる仕様の要求がある場合は、別の装置を準備しなくてはならなかった。
【０００５】
本発明は、以上の点に鑑みてなされたものであり、各デバイスの搭載可能数に自由度を持たせることが可能な情報処理装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、請求項１に記載の発明は、複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送を数珠繋ぎ方式で制御するように構成する。
【０００７】
近年、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数が意識されるデバイスのインターフェースでは、シリアル高速伝送が採用され始めている。それらの伝送では、電圧レベル、周波数、ｂｉｔ幅等に違いはあるものの、伝送方式は各インターフェースに大きな違いが無いことに鑑みて、各インターフェースを共通化し、各インターフェースに接続されるデバイスを一つのコントローラで制御することにより、各デバイスの搭載可能数の自由度を大きくすることを可能とした。
【発明の効果】
【０００８】
本発明によれば、複数種類のデバイスのインターフェースを共通化して、当該インターフェースに接続された夫々のデバイス間の信号伝送を数珠繋ぎ方式で制御するように構成したので、これらのデバイスの搭載可能数に自由度を持たせることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施形態は、マルチスロット・サーバシステムに対して情報処理装置を適用した場合の実施形態である。
【００１０】
図１は、本実施形態におけるマルチスロット・サーバシステムの概要構成例を示す図である。
【００１１】
図１の例において、１がメインボード、２が拡張ＣＰＵボード、３がメモリボード、４がＨＤＤボード、５がＰＣＩボードで、６がコネクタである。各ボード２，３，４，５は、コネクタ６によってメインボード１と接続されていて、取り外しが可能になっている。
【００１２】
メインボード１には、コントローラとしてのメインコントローラ７とマスターＣＰＵ８が、ＣＰＵボード２には、ＣＰＵ用バッファ（Buffer）回路９とスレーブＣＰＵ１０が、メモリボード３には、メモリ用バッファ回路１１とメモリモジュール１２が、ＨＤＤボード４には、ＨＤＤ用バッファ回路１３とＨＤＤ１４が、ＰＣＩボード５には、ＰＣＩ−ＥＸ用バッファ回路１５とＰＣＩ−ＥＸ用Ｓｌｏｔ１６が、夫々搭載されている。
【００１３】
また、コネクタ６を含むインターフェースは、複数種類のデバイス（図１の例では、スレーブＣＰＵ１０、メモリモジュール１２、ＨＤＤ１４、及びＰＣＩ−ＥＸ用Ｓｌｏｔ１６）のうちの何れのデバイスでも接続可能なように共通化されている。したがって、７つあるコネクタ６には、２，３，４，５のどの種類のボードも接続可能になっている。
【００１４】
なお、図１の例において、メインボード１におけるメインコントローラ７と各ボードにおけるバッファ回路９，１１，１３，１５は電気的に接続され、各バッファ回路９，１１，１３，１５と各ボードにおける１０，１２，１４，１６の各デバイスは電気的に接続されるが、これらの接続はbit幅等を考えず簡略化して記載しており、また、電源用配線、制御信号等の配線は省略している。
【００１５】
図２は、各ボード３，４，５を１枚ずつ接続し、４つの空きコネクタ６がある最小構成時のマルチスロット・サーバシステムの概要構成例を示す図である。
【００１６】
図２の例おいて、各ボード３，４，５を最低１枚ずつ接続すれば、当該システムが動作するとした場合、残りの４つの空きコネクタには、２,３，４，５のどのボードも増設可能である。但し、メインコントローラ７側に配線的に近い方から順番に各ボードを接続する必要がある。
【００１７】
図３は、各ボードにおけるバッファ回路９，１１，１３，１５の内部概要構成例を示す図である。
【００１８】
図３の例において、１７がメインコントローラ７側からの各デバイスへの信号を、１８が各デバイスからメインコントローラ７側への信号を、１９,２０がスイッチ機能を持ったドライバレシーバ回路を、２１が各デバイスのコントロール回路を、２２が各デバイスへの入出力信号を、夫々示している。
【００１９】
図４は、図３に示すドライバレシーバ回路１９，２０内のスイッチ機能の説明図である。
【００２０】
図４の例において、２３が制御信号を、２４がスイッチ制御部を、２５がメインコントローラ７側の信号を、２６がメインコントローラ７と反対側の信号を、２７が各デバイス側の信号を、夫々示している。上記制御信号２３により、スイッチ制御部２４がスイッチの制御を行い、２５と２７間の信号伝送と、２５と２６間の信号伝送をコントロールする。
【００２１】
図５は、本実施形態におけるマルチスロット・サーバシステムの外形例を示す図である。
【００２２】
図５の例において、２８が筐体、２９が各ボードユニットであり、各ボードユニット２９は、筐体２８に設けられた複数のスロットに装着され、取り外しが可能な構造になっている。メインボード１は、筐体２８側に入っており、ＣＰＵボード２、メモリボード３、ＨＤＤボード４、ＰＣＩボード５は、ボードユニット２９側に入っている。つまり、筐体２８に設けられたスロットは、これらのボードのうち何れのボードでも装着可能なように共通の寸法（大きさ）を有している。
【００２３】
以上の構成において、図１に示すように、各ボードが接続された状態でマルチスロット・サーバシステムの電源を入れると、メインコントローラ７とメインＣＰＵ８が各コネクタ６に接続されているボードを判断する。その判断に合わせて、メインコントローラ７は、各デバイスにアクセスする。メインコントローラ７から各バッファ回路９，１１，１３，１５へのアクセスは、数珠繋ぎ方式でバケツリレー的に行われる。例えば、メインコントローラ７が、バッファ回路１５にアクセスするためには、バッファ回路９、バッファ回路１１、バッファ回路１３を経由してアクセスされる。
【００２４】
このようして、メインコントローラ７は、ＣＰＵボード２、メモリボード３、ＨＤＤボード４、ＰＣＩボード５のどのボードがメインボード１に接続されても各ボードとアクセスが可能になり、夫々のインターフェースに接続された夫々のデバイス間の信号伝送が数珠繋ぎ方式で制御されることになる。
【００２５】
以上説明したように、上記実施形態によれば、複数種類のデバイスのインターフェースを共通化して、当該インターフェースに接続された夫々のデバイス間の信号伝送を数珠繋ぎ方式で制御するように構成したので、これらのデバイスの搭載可能数に自由度を持たせることができる。例えば、ＣＰＵの搭載可能数を減らしてメモリの搭載可能数を増やすといった自由度を持たせることができる。
【００２６】
なお、上記実施形態において示した図は、簡略化しているため、配線数は少なくしているが、配線の本数は何本でも良い。また、制御用の信号等も何本あっても良い。
【００２７】
また、上記実施形態においては、交換可能なモジュールをＣＰＵボード、メモリボード、ＨＤＤボード、ＰＣＩボードの４種類にしているが、他の機能を持ったボードでも良い。
【００２８】
また、上記実施形態においては、ＣＰＵボード、メモリボード、ＨＤＤボード、ＰＣＩボードが接続されるコネクタ数を７つとしているが、コネクタの数は最低限接続が必要なボード数より多ければ、いくつでも良い。
【００２９】
また、図５に示す外形は、あくまでも一例であり、どの様な構造であっても良い。
【００３０】
なお、上記実施形態においては、本発明をマルチスロット・サーバシステムに適用した場合の例を示したが、これに限定されるものではなく、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数が意識されるデバイスを使用しているシステム全てに対して本発明を適用可能であり、特に、サーバ等の色々な性能要求がある装置に対して適用すれば特に有効である。
【図面の簡単な説明】
【００３１】
【図１】本実施形態におけるマルチスロット・サーバシステムの概要構成例を示す図である。
【図２】各ボード３，４，５を１枚ずつ接続し、４つの空きコネクタ６がある最小構成時のマルチスロット・サーバシステムの概要構成例を示す図である。
【図３】各ボードにおけるバッファ回路９，１１，１３，１５の内部概要構成例を示す図である。
【図４】図３に示すドライバレシーバ回路１９，２０内のスイッチ機能の説明図である。
【図５】本実施形態におけるマルチスロット・サーバシステムの外形例を示す図である。
【符号の説明】
【００３２】
１…メインボード
２…ＣＰＵボード
３…メモリボード
４…ＨＤＤボード
５…ＰＣＩボード
６…コネクタ
７…メインコントローラ
８…マスターＣＰＵ
９…ＣＰＵ用バッファ回路
１０…スレーブＣＰＵ
１１…メモリ用バッファ回路
１２…メモリモジュール
１３…ＨＤＤ用バッファ回路
１４…ＨＤＤ
１５…ＰＣＩ−ＥＸ用バッファ回路
１６…ＰＣＩ−ＥＸ用Ｓｌｏｔ
１９,２０…ドライバレシーバ回路
２１…コントロール回路
２４…スイッチ制御部
２８…筐体
２９…ボードユニット
【図１】
2007233878.tif 000003
【図２】
2007233878.tif 000004
【図３】
2007233878.tif 000005
【図４】
2007233878.tif 000006
【図５】
2007233878.tif 000007