(57)【要約】【課題】  多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造を提供すること。【解決手段】  好ましくは実質的に純粋なゲルマニウムである単結晶ゲルマニウム含有層と、基板と、ゲルマニウム含有層を基板から分離する埋め込み絶縁層とを含む半導体構造。多孔質シリコンとすることができる多孔質層が基板上に形成され、ゲルマニウム含有層が多孔質シリコン層上に形成される。多孔質層を酸化物層に変換して、埋め込み絶縁体層を与えることができる。代替的に、ゲルマニウム含有層を多孔質層から別の基板上の絶縁層に移動させることができる。移動後、絶縁層が後者の基板とゲルマニウム含有層との間に埋め込まれる。【選択図】      図７
2007123875.tif 000002
【特許請求の範囲】
【請求項１】
ゲルマニウム・オン・インシュレータ基板を形成するのに用いるための半導体構造を製造する方法であって、
多孔質層を第１の基板上に形成するステップと、
ゲルマニウム含有層を前記多孔質層上に形成するステップと、
を含む方法。
【請求項２】
前記多孔質層がシリコンを含み、
前記多孔質層内の前記シリコンを酸化して、絶縁層を定めるための酸化物を形成するステップ、
をさらに含む、請求項１に記載の方法。
【請求項３】
前記ゲルマニウム含有層を、前記多孔質層から第２の基板上の絶縁層に移動させるステップ、
をさらに含む、請求項１に記載の方法。
【請求項４】
半導体構造を製造する方法であって、
多孔質層を基板上に形成するステップと、
ゲルマニウム含有層を前記多孔質層上に形成するステップと、
前記多孔質層を絶縁層に変換して、該絶縁層が前記ゲルマニウム含有層を前記基板から分離するようにするステップと、
を含む方法。
【請求項５】
前記ゲルマニウム含有層をパターン形成して、前記ゲルマニウム含有層を電気的に絶縁された活性領域に分割するトレンチを定めるステップ、
をさらに含む、請求項４に記載の方法。
【請求項６】
前記多孔質層がシリコンを含み、前記多孔質層を変換するステップが、
酸化種を、前記トレンチを通して前記シリコン含有多孔質層に向けるステップと、
前記酸化種を前記シリコン含有多孔質層と反応させて酸化物層を形成するステップと、
をさらに含む、請求項５に記載の方法。
【請求項７】
前記トレンチを絶縁材料で充填するステップ、
をさらに含む、請求項６に記載の方法。
【請求項８】
前記ゲルマニウム含有層が、パターン形成後に、パターン形成されたハード・マスクによって覆われ、
前記酸化種が前記トレンチを通って前記多孔質層に向けられる前に、各々の前記トレンチ上に側壁スペーサを形成するステップ、
をさらに含む、請求項６に記載の方法。
【請求項９】
前記パターン形成されたハード・マスクを除去するステップと、
前記トレンチを絶縁材料で充填するステップと、
をさらに含む、請求項８に記載の方法。
【請求項１０】
前記トレンチが前記絶縁材料で充填される前に、前記側壁スペーサを除去するステップ、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記トレンチを前記絶縁材料で充填するステップが、
前記絶縁材料の層を堆積するステップと、
前記層における前記絶縁材料を平坦化するステップと、
前記パターン形成されたハード・マスク上の平坦化を停止するステップと、
前記パターン形成されたハード・マスクを剥離するステップと、
をさらに含む、請求項９に記載の方法。
【請求項１２】
前記トレンチが前記絶縁材料で充填される前に、ライナ材料を、前記トレンチの各々の側壁及び底部の上、並びに、前記ゲルマニウム含有層の露光表面上に堆積するステップ、
をさらに含む、請求項９に記載の方法。
【請求項１３】
前記絶縁層が酸化物であり、前記多孔質層がシリコンを含み、前記多孔質シリコン層を変換するステップが、
前記シリコン含有多孔質層を酸化して前記酸化物を形成するステップ、
をさらに含む、請求項４に記載の方法。
【請求項１４】
前記ゲルマニウム含有層が実質的に純粋なゲルマニウムの単結晶層を含み、前記多孔質層が多孔質シリコン層を含み、前記ゲルマニウム含有層を形成するステップが、
前記実質的に純粋なゲルマニウムの単結晶層を前記多孔質シリコン層上でエピタキシャル堆積するステップ、
をさらに含む、請求項４に記載の方法。
【請求項１５】
半導体構造を製造するための方法であって、
多孔質シリコンの層を第１の基板上に形成するステップと、
ゲルマニウム含有層を前記多孔質シリコン層上に形成するステップと、
前記ゲルマニウム含有層を、前記多孔質シリコン層から第２の基板上の絶縁層に移動させるステップと、
を含む方法。
【請求項１６】
前記ゲルマニウム含有層を移動させるステップが、
前記ゲルマニウム含有層の露光表面を前記第２の基板上の前記絶縁層に接合するステップと、
前記多孔質シリコン層を操作して、前記ゲルマニウム含有層を前記第１の基板から解放するステップと、
をさらに含む、請求項１５に記載の方法。
【請求項１７】
前記ゲルマニウム含有層を移動させるステップが、
露光されたものを定める前記ゲルマニウム含有層の露光表面上に絶縁層を形成するステップと、
前記ゲルマニウム含有層の前記露光表面上の前記絶縁層を前記第２の基板上の前記絶縁層に接合するステップと、
前記多孔質シリコン層を操作して、前記ゲルマニウム含有層を前記第１の基板から解放するステップと、
をさらに含む、請求項１５に記載の方法。
【請求項１８】
前記多孔質シリコン層を第１の基板上に形成するステップが、
前記第１の基板上に、第１の多孔率を有する第１の多孔質副層を形成するステップと、
シームに沿って前記第１の副層と同一の広がりをもつ、第２の多孔率を有する第２の多孔質副層を形成するステップと、
を含む、請求項１５に記載の方法。
【請求項１９】
前記第１の副層を前記シームに沿って第２の副層から分離するステップ、
をさらに含む、請求項１７に記載の方法。
【請求項２０】
前記第２の多孔質副層を前記ゲルマニウム含有層から除去して、前記ゲルマニウム含有層の表面を露光するステップ、
をさらに含む、請求項１９に記載の方法。
【請求項２１】
前記ゲルマニウム含有層が実質的に純粋なゲルマニウムの単結晶層を含み、前記多孔質層が多孔質シリコン層を含み、前記ゲルマニウム含有層を形成するステップが、
前記実質的に純粋なゲルマニウムの単結晶層を前記多孔質シリコン層上にエピタキシャル堆積するステップ、
をさらに含む、請求項１５に記載の方法。
【請求項２２】
半導体構造であって、
酸化物を形成するように多孔質シリコン含有層を酸化することによって形成された絶縁体層と、
前記絶縁体層上のゲルマニウム含有層と、
を含む半導体構造。
【請求項２３】
前記ゲルマニウム含有層が、実質的に純粋なゲルマニウムの単結晶層をさらに含む、請求項２２に記載の半導体構造。
【請求項２４】
前記ゲルマニウム含有層において、各々が絶縁材料により充填された複数の分離トレンチをさらに含む、請求項２２に記載の半導体構造。
【請求項２５】
前記ゲルマニウム含有層と前記絶縁体層との間に配置されたシリコン層、
をさらに含む、請求項２２に記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体構造及び方法に関し、より具体的には、ゲルマニウム・オン・インシュレータ半導体構造を形成するための方法、及び、これらの方法により形成される半導体構造に関する。
【背景技術】
【０００２】
ゲルマニウム・オン・インシュレータ（ＧＯＩ）基板は、将来の相補型金属酸化膜半導体（ＣＭＯＳ）のスケーリングに重要な役割を果たすことになるであろう。半導体業界では、ゲルマニウム（Ｇｅ）は、電子及び正孔の両方に対するキャリア移動度がシリコン（Ｓｉ）よりも高く、かつ、接触抵抗及びドーパント活性温度が低く、それによって浅い接合部の形成が可能になることが広く認められている。誘電定数が金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）におけるゲート絶縁体として用いられるシリコン酸化膜（ＳｉＯ２）より大きい高ｋ誘電体の開発は、デバイス製造におけるゲルマニウムの使用にとって歴史的に多大な障害となってきた、一般的な酸化ゲルマニウムの質の低さに対する対策をもたらすことが期待される。
【０００３】
ＭＯＳＦＥＴは、バルク又はシリコン・オン・インシュレータ（ＳＯＩ）基板のいずれかを用いて製造することができる。ＳＯＩ基板の使用は、接合部寄生容量を減少させ、より大きいチャネル電流を可能にし、これは次いで、バルク・シリコン・ウェハに製造される類似のデバイスより速い速度を可能にする。ＳＯＩ基板上に形成されるＭＯＳＦＥＴは、通常のバルク基板上に形成される類似のデバイスに比べて、ラッチ・アップの除去、改善された放射線硬度、及び、単純化されたデバイスの分離及び製造といった幾つかの付加的な利点を有する。ＳＯＩ基板により取得される改善されたＭＯＳＦＥＴデバイスの性能は、さらに、ＧＯＩ基板でも期待される。
【０００４】
シリコンとゲルマニウムとの間の格子定数の大きいミスマッチは、スレッド状転位といった高密度欠陥の核生成なしに、単結晶シリコン上で直接エピタキシャル・ゲルマニウムを成長させることの妨げとなる。この制限に対する１つの従来の解決策は、格子定数の大きいミスマッチが幾つかの低ミスマッチ界面全体を横切って拡散するよう組成的に勾配付けられた層を成長させ、これによってスレッド状転位の核生成を最小にすることである。ゲルマニウム成分が増加するように緩和Ｓｉ１−ｘＧｅｘ層を組成的に勾配付けする手法を用いて、バルク・シリコン基板上にシリコンからゲルマニウムまでの格子定数範囲にわたる任意的な格子定数を生成することができる。典型的には、厚いＳｉ１−ｘＧｅｘ緩衝層がシリコン・ウェハ上で成長し、Ｓｉ１−ｘＧｅｘの薄い歪緩和層が緩衝層上で成長する。Ｓｉ１−ｘＧｅｘ層に対する堆積パラメータを調整することによって、スレッド状転位は、垂直に伝搬することはないが、代わりに、層の平面において伝搬し、次いで、この層の周辺端部で終了する。薄い単結晶ゲルマニウム活性層は、同様な格子定数の緩和層上で、エピタキシャル成長することができる。
【０００５】
次いで、単結晶ゲルマニウム活性層をもつ第１のウェハが、絶縁体層、典型的には、酸化物によって覆われる第２のバルク・シリコン・ウェハに接合される。そのために、単結晶ゲルマニウム活性層が第２のウェハ上の絶縁体層と接触される。次いで、第１のウェハ、緩衝層、及び緩和層が、研削及び／又はエッチングによって除去されて、埋め込み絶縁体層上に単結晶ゲルマニウム活性層を残し、これによってＧＯＩ基板を定める。
【０００６】
ＧＯＩ基板を形成するためのこの通常の手法と関連した幾つかの欠点がある。第１に、スレッド状転位を制限し、これらが単結晶ゲルマニウム活性層に伝搬することを防ぐために、通常１マイクロメートルより大きい、非常に厚い緩衝層が必要とされる。この目的を達成するのに十分な厚さの緩衝層を成長させることは、大幅に長いプロセス持続時間を必要とし、よって、プロセス処理量が制限される。第２に、それにもかかわらず、際立った密度のスレッド状転位が、エピタキシャル成長中及び／又はそれに続く熱処理中に、緩衝層から緩和層に伝搬することがある。これらのスレッド状転位は、ゲルマニウム層に伝搬し続けて、デバイス形成に欠陥のある活性層をもたらすことになる。第３に、緩衝層におけるゲルマニウム濃度は、エピタキシャル成長中、徐々に増加させなければならない。緩衝層が成長する間のゲルマニウム濃度に対するこうした精密な制御は、技術的に困難なことである。最後に、単結晶ゲルマニウム活性層に応じて選択的に緩和層を除去することもまた、困難なことである。選択の仕方がまずいと、緩和層の除去中に、単結晶ゲルマニウム活性層に望ましくないエッチングを生じ、厚さがばらつくという結果をもたらすことになる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、例えば、格子のミスマッチに対応するために、組成的に勾配付けられた層を用いて、こうした半導体構造を製造する通常の方法の欠点を克服する、ＧＯＩ基板として用いる半導体を形成するための方法が必要である。
【課題を解決するための手段】
【０００８】
本発明は、一般に、シリコン・ハンドル・ウェハを用いて、費用効果が高く、実質的に欠陥のないゲルマニウム・オン・インシュレータ（ＧＯＩ）基板を形成するための方法に向けられる。本発明の実施形態によれば、ゲルマニウム・オン・インシュレータ基板を形成するのに用いるための半導体構造を製造する方法は、多孔質シリコン層とすることが有益である多孔質層を第１の基板上に形成するステップと、ゲルマニウム含有層をこの多孔質層上に形成するステップと、を含む。
【０００９】
本発明の別の実施形態によれば、半導体構造を製造する方法は、多孔質シリコン層とすることが有益である多孔質層を基板上に形成するステップと、ゲルマニウム含有層をこの多孔質層上に形成するステップと、を含む。この方法は、さらに、多孔質層を酸化物の層に変換するステップを含む。
【００１０】
本発明のさらに別の実施形態によれば、半導体構造を製造するための方法は、多孔質シリコン層とすることが有益である多孔質層を第１の基板上に形成するステップと、ゲルマニウム含有層をこの多孔質層上に形成するステップと、を含む。この方法は、さらに、ゲルマニウム含有層を多孔質層から第２の基板上の絶縁層に移動させるステップを含む。
【００１１】
本発明の別の態様においては、半導体構造は、多孔質シリコン層とすることが有益である多孔質層を酸化することにより形成される絶縁体層を含み、この絶縁体上に、酸化物及びゲルマニウム含有層を形成する。ゲルマニウム含有層は、さらに、実質的に純粋なゲルマニウムの単結晶層を含むことができる。
【００１２】
純粋な単結晶ゲルマニウムとすることができるゲルマニウム含有層は、シリコンとゲルマニウムとの間の格子のミスマッチから生じる応力が、多孔質層を構成しているシリコンのような多孔質材料によって緩和されるため、多孔質層に直接堆積させることができる。結果として、スレッド状転位の核生成を最小にするように、幾つかの中間の低ミスマッチ界面全体を横切って格子定数のミスマッチを拡散させる目的で、組成的に勾配付けられた厚い層を設けることは必要ない。
【発明を実施するための最良の形態】
【００１３】
本明細書の一部に組み込まれ、これを構成する添付の図面は、本発明の実施形態を示し、上述の本発明の一般的な説明及び以下に与えられる実施形態の詳細な説明と共に、本発明の原理を説明するものとなる。
【００１４】
本発明は、デバイス製造のためにゲルマニウム・オン・インシュレータ（ＧＯＩ）基板として用いることのできる半導体構造を提供する。本発明のＧＯＩ基板は、通常のシリコン・オン・インシュレータ（ＳＯＩ）基板に代えて、又はこれを補完するものとして、相補型金属酸化膜半導体電界効果トランジスタ（ＣＭＯＳＦＥＴ）を形成する場合に、特に有益である。ゲルマニウム（Ｇｅ）は、電子及び正孔の両方に対するキャリア移動度がシリコン（Ｓｉ）よりも著しく高く、かつ、接触抵抗及びドーパント活性温度が低く、それによって浅い接合部の形成が可能になるという利点がある。ここで、本出願に添付される図面を参照して、本発明をより詳細に説明する。
【００１５】
図１を参照すると、多孔質層１２が第１の基板１０上に形成されている。基板１０はバルク・シリコン基板とすることができ、この場合には、多孔質層１２は、構成材である単結晶シリコンが多孔質シリコンに変換された深さを表し、或いは、基板１０はＳＯＩ基板の活性シリコンＳＯＩ層とすることができ、この場合には、多孔質層１２は、ＳＯＩ活性層の構成材である単結晶シリコンが多孔質シリコンに変換された深さを表す。多孔質層１２は、露光表面１４から多孔質シリコンのような多孔質材料に変換されていない基板１０の部分との界面１６まで延びる。多孔質層１２の厚さは、露光表面１４と界面１６との間を測定した場合に、約５０ｎｍから約５００ｎｍまでの範囲であり、基板１０は、多孔質層１２を支持するために、これよりかなり大きい厚さを有することが好ましい。多孔質層１２は、基板１０から生じる実質的に純粋なシリコンとすることができるという利点がある。代替的に、基板１０の表面１４は、多孔質層１２を与えるために変換される付加的なエピタキシャル成長シリコン層又はシリコン・ゲルマニウム層（図示せず）を含むことができる。
【００１６】
本発明の１つの実施形態においては、多孔質層１２は、ドーピング及び陽極酸化を含むプロセスを用いて、基板１０の単結晶シリコンを多孔質シリコンに変換することによって形成することができる。そのために、高濃度のｐ型ドーパントが、例えば、気相ドーピング、固体源ドーピング、イオン注入、又は、これらの技術の組み合わせによって、基板１０に導入される。ｐ型ドーパントは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、又はこれらのドーパントの組み合わせから選択することができ、約５×１０１７ｃｍ−３から約１×１０２１ｃｍ−３までに及ぶ範囲の原子濃度で導入することができる。基板１０は、ドーピング・プロセス中、アニールすることができ、又は、ｐ型ドーパントを導入してｐ型ドーパントを均一に分散した後で、任意的にアニールすることができる。代替的に、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はこれらのドーパントの組み合わせから選択されたｎ型ドーパントを用いて、多孔質層１２を形成してもよい。
【００１７】
次いで、濃厚にドープされたシリコンが、典型的には、フッ化水素酸（ＨＦ）と、メタノール、エタノール、或いはｎ−又はイソプロパノールといった一価アルコールとの混合物のようなフッ化水素酸（ＨＦ）を含む水溶性電解質又は陽極酸化溶液内で陽極酸化プロセスにかけられる。一価アルコールが溶液に加えられて、フッ化水素酸の濡れ性を改善する。基板１０は、正にバイアスされた電極と接触し、別個の負にバイアスされた電極と共に、陽極酸化溶液の槽に浸漬される。電流は、濃厚にドープされたシリコンを多孔質シリコンに変換し、多孔質層１２を形成するプロセスを完了するのに十分な陽極酸化時間だけ、電極及び基板１０を通って流れる。電流が流れている間に基板１０を照明するために、任意的に光源を用いることができる。陽極酸化プロセスは、室温で、又は、室温より上の温度で、槽を用いて実行することができる。陽極酸化プロセスに続いて、基板１０を脱イオン水でリンスして、乾燥させることができる。
【００１８】
陽極酸化プロセスは、多孔質層１２の厚さ全体にわたり、界面１６まで孔を生成する。結果として生じる多孔率は、ｐ型ドーパント濃度のような材料特性、並びに、以下に限定されるものではないが、陽極酸化電流及び電圧、陽極酸化溶液における酸濃度、照明、及び陽極酸化溶液の温度を含む他の非材料特性に比例する。例えば、多孔質層１２を形成する陽極酸化プロセスは、ＨＦ（４９％）及びエタノールの１：１水性溶液において、暗所の室温で、約１ｍＡ／ｃｍ２から約４０ｍＡ／ｃｍ２までの範囲に及ぶ電流密度で、数分から１時間までの範囲に及ぶ処理時間で、実行することができる。
【００１９】
多孔質層１２は、シーム２６に沿って結合される複数の副層２２、２４を含むことができる。異なる多孔率の副層２２、２４は、陽極酸化プロセス中に、陽極酸化電流を２つの異なる値に変更することによって形成することができる。異なる電流で陽極酸化することによって、付加的な副層（図示せず）を多孔質層１２内に与えることができる。
【００２０】
同様の参照番号が図１の同様の部分を示す、次の製造段階における図２を参照すると、薄い表面層２８が、多孔質層１２の露光表面１４全体にわたる浅い深さに形成されている。表面層２８は、表面粗さを滑らかにし、該表面層がない場合には表面１４と交差して該表面１４の周囲環境に対して開口するか又はこれと連通するようになる、多孔質層１２内の孔をシールする。表面層２８を形成するのに好適な１つのプロセスは、水素（Ｈ２）、重水素（Ｄ２）、Ｈ２及び／又はＤ２と窒素（Ｎ２）及び／又はアルゴン（Ａｒ）又はアンモニア（ＮＨ３）との混合物といった水素リッチ雰囲気において、８００℃と１１００℃との間の温度で、約１０秒から約２分までの範囲に及ぶ時間における水素アニールである。表面層２８の厚さは、約１ｎｍから２０ｎｍまで、又は、代替的には、約５ｎｍから約１０ｎｍまでの範囲にあるとすることができる。
【００２１】
ゲルマニウムの層３０は、多孔質層１２上でエピタキシャル成長される。単結晶シリコンで構成されることができる表面層２８は、ゲルマニウム層３０のエピタキシャル成長に結晶テンプレートを与える。ゲルマニウム層３０は、ゲルマン（ＧｅＨ４）源ガスを用いる化学気相成長（ＣＶＤ）プロセスによって堆積させることができるが、当業者に明らかな堆積プロセスのいずれをも用いることができる。任意的に、堆積中、ドーパントをゲルマニウム層に組み込むことができる。理論に縛られることを望むものではないが、シリコンとゲルマニウムとの間の格子のミスマッチによって生成される応力は、下にある多孔質層１２によって緩和されると信じられている。このように、高品質で、欠陥の少ないエピタキシャル・ゲルマニウム層３０が形成される。ゲルマニウム層３０の厚さは、約５ｎｍから約２００ｎｍまでの範囲にあることが好ましい。ゲルマニウム層３０の組成は、実質的に純粋とすることでき、或いは、意図的な又は意図的ではない低いレベルの不純物を含むことがあり、ゲルマニウム層３０は、ゲルマニウム含有層と考えることができる。しかしながら、ゲルマニウム層３０に含まれることがあるどのような不純物も、緩衝層又は組成的に勾配付けられた層のような形態で歪の軽減を与えるものではない。
【００２２】
同様の参照番号が図２の同様の部分を示す、次の製造段階における図３を参照すると、第２の基板３２が設けられており、この第２の基板は、酸化物又は別の好適な絶縁材料を構成する絶縁層３６によって定められる露光表面３４を有する。絶縁層３６が酸化物から形成される場合には、構成材である酸化物は、熱酸化によって形成することができる。代替的に、ＣＶＤのようないずれかの他の好適な技術を用いて、絶縁層３６を形成することができる。任意的に、絶縁層３６を、例えば、おおよそ平坦になるように通常の化学機械的研磨（ＣＭＰ）プロセスによって平坦化することができる。
【００２３】
ゲルマニウム層３０の露光表面３８は、第２の基板３２上の絶縁層３６の露光表面３４に接合される。接触している露光表面３４、３８は、これら接触している露光表面３４、３８の相互接合エネルギーを増加させることができる条件に該表面を曝す通常の接合プロセスにより互いに接合される。
【００２４】
任意的に、接合前に、絶縁層（図示せず）を、ゲルマニウム層３０の表面３８上に形成することができる。任意的な絶縁層は、酸化物、或いは、以下に限定されるものではないが、熱酸化又はＣＶＤ堆積を含むいずれかの好適な技術によって形成される別の好適な絶縁材料からなるものとすることができる。任意的な絶縁層が熱酸化によって形成される場合には、任意的なシリコン層（図示せず）を、ゲルマニウム層３０上でエピタキシャル成長させることができ、酸化によって酸化物に変換することができる。任意的な絶縁層がゲルマニウム層３０の表面３８上に形成される場合には、この任意的な絶縁層の表面を、第２の基板３２上の絶縁層３６の露光表面３４に接合することができる。
【００２５】
典型的な通常の接合プロセスは、接合を生じさせるのに十分な温度及び十分な持続時間における低温の熱処理又はアニールを含む。例えば、接合プロセスは、ゲルマニウム層３０の露光表面３８を絶縁層３６の露光表面３４と接触させるステップと、５００℃から８００℃までの範囲に及ぶ温度でアニールするステップとによって提供することができる。任意的に、基板１０、３２は、典型的には約２ｋｇ／ｃｍ２と約２．５ｋｇ／ｃｍ２との間の機械的圧力を加える外部の力によって、熱アニール中、互いにクランプすることができる。外部の力がある状態で又はこれがない状態で実行することができる熱アニールは、さらに、典型的には、Ｎ２のような不活性ガスで構成される制御された雰囲気において実行される。接触した表面３４、３８の各々は、接合前に、平坦で滑らかな仕上げを有するという利点がある。
【００２６】
同様の参照番号が図３の同様の部分を示す、次の製造段階における図４を参照すると、基板１０は、多孔質シリコンのような構成材である多孔質材料を分割することによって、多孔質層１２から分離される。多孔質層１２を分割するための１つの方法は、水ジェットを用いて、多孔質層１２における異なる多孔率の２つの多孔質副層２２、２４間に配置されるシーム２６に沿って伝搬する破断を開始する。代替的に、シーム２６を破断するため、又は、複数の副層２２、２４のない多孔質層１２を通る破断を開始し、これを伝播するために、他の方法を用いることができる。破断がシーム２６に沿って生じた場合には、基板１０の残りが除去された後で、副層２４はゲルマニウム層３０に接合されたまま残る。しかしながら、多孔質層１２は、表面１４と界面１６との間のいずれの横方向平面においても破断することができるため、本発明は、上述のものに限定されるものではない。
【００２７】
同様の参照番号が図４の同様の部分を示す、次の製造段階における図５を参照すると、多孔質層１２内の例えば副層２４又は表面層２８内にあった多孔質シリコンのような残留多孔質材料が、前段階では表面層２８と同一の広がりをもっていたゲルマニウム層３０の表面３１から除去される。多孔質シリコンの副層２４は、ゲルマニウム層３０内の単結晶ゲルマニウムに対して高い選択性を有するエッチング・プロセスを用いることによって除去される。例えば、ＨＦ、Ｈ２Ｏ２及びＨ２Ｏの混合物で構成される水溶性エッチング溶液は、約１０，０００より大きいエッチング選択性を表す。高いエッチング速度比は、多孔質シリコンの迅速な除去をもたらし、単結晶ゲルマニウム上への影響は無視できる程度である。
【００２８】
後に続くプロセスに応じて、シリコンを含む表面層２８を除去してもよいし、又は、しなくてもよい。アンモニアをベースとする水溶性エッチング溶液、又は、プラズマエッチング又は研磨のような他の好適な技術を用いて、表面層２８を望ましく除去することができる。代替的に、多孔質層２４のみが除去され、表面層２８は、後に続くプロセスにおける犠牲層及び／又は保護層として、ゲルマニウム層３０の上に残る。任意的に、機械的研磨及び／又は水素アニールを実行して、ゲルマニウム層３０の表面３１を平坦化し、露光させることができる。
【００２９】
結果として生じるＧＯＩ半導体構造すなわちウェハ３５は、ここで、ＣＭＯＳＦＥＴの製造のようなさらに別の半導体処理の準備ができ、デバイスは、ゲルマニウム層３０によって定められる結晶ゲルマニウムの活性ＧＯＩ層を用いて形成される。任意的に、単結晶シリコンのキャップ層（図示せず）が、前のプロセスにおいて表面層２８として形成されていない場合には、後に続くプロセスにおいて、犠牲層及び／又は保護層としてゲルマニウム層３０の上に形成することができる。
【００３０】
図６を参照すると、本発明の代替的な実施形態により、分離領域が、欠陥の少ないゲルマニウム層３０内に一体化されている。図２に続く製造段階では、キャップ層４０が、基板１０全体にわたるゲルマニウム層３０の表面３８上に形成される。キャップ層４０を構成する材料は、後に続く製造段階において、キャップ層４０が、ハード・マスク及び研磨停止層として機能するように選択される。キャップ層４０は、ＣＶＤ又はプラズマ支援ＣＶＤのような通常の堆積プロセスを使用して形成される窒化物で構成することができる。キャップ層４０は、さらに、ゲルマニウム層３０の表面上に形成される任意的な下にある酸化物層で構成することができる。キャップ層４０を形成する材料は、さらに、多孔質層１２及びゲルマニウム層３０との関係でエッチ選択性でなければならない。キャップ層４０の厚さ全体は、約２０ｎｍから約５００ｎｍまでとすることができる。任意的に、シリコン層（図示せず）は、キャップ層４０が形成される前に、ゲルマニウム層３０の上にエピタキシャル成長させることができる。エピタキシャル・シリコン層の一部又は全てを酸化して、後に続く上に重なる層（例えば、窒化物）が堆積される前に、任意的な酸化物層を形成することができる。
【００３１】
キャップ層４０は、通常のリソグラフィ及びエッチング・プロセスによってパターン形成される。リソグラフィ・プロセスは、レジスト（図示せず）をキャップ層４０上に塗布し、このレジストを照射パターンに露光して、露光されたレジストに転写されたパターンを現像する。このレジスト・パターンは、反応性イオンエッチング（ＲＩＥ）又はプラズマ・エッチング・プロセスのような、パターン形成されたレジストをエッチ・マスクとして用い、次いで、パターン形成されたキャップ層４０をハード・マスクとして用いてゲルマニウム層３０をパターン形成する、一連の異方性ドライ・エッチングにより、キャップ層４０に転写される。後者のドライ・エッチング・プロセスは、多孔質層１２の多孔質シリコンのような構成材料に対して選択性をもつゲルマニウム層３０のゲルマニウム含有材料を除去するものであるが、本発明はこれに限定されるものではない。ゲルマニウム層３０に転写されたパターンは複数のトレンチを含み、そのトレンチ４２及び４４が図６に示される。
【００３２】
スペーサ４６、４８がトレンチ４２の側壁４５、４７上に形成され、スペーサ５０、５２がトレンチ４４の側壁５１、５３上に形成され、同様のスペーサ（図示せず）がゲルマニウム層３０におけるパターン形成された他のトレンチ（図示せず）の側壁上に形成される。スペーサ４６、４８、５０、５２は、ＣＶＤによって堆積された２ｎｍから５０ｎｍまでの窒化物のような誘電材料の同形状の層（図示せず）から形成することができ、この層には、反応性イオンエッチング（ＲＩＥ）又はプラズマ・エッチング・プロセスを用いて、該同形状層の材料を主として水平方向からゲルマニウム層３０の構成材料に対して選択的に（すなわち、それよりも著しく大きいエッチング速度で）除去することによる異方性エッチングが行われる。トレンチ４２のベース５５及びトレンチ４４のベース５７は、スペーサ４６、４８、５０、５２が形成された後で露光される。
【００３３】
同様の参照番号が図６の同様の部分を示す、次の製造段階における図７を参照すると、多孔質層１２（図６）内の多孔質シリコンのような多孔質材料が、孔なしであってもよいし又はそうでなくてもよい酸化物（例えば、二酸化シリコン）の層５４に変換される。乾燥又は湿潤酸化環境雰囲気において、約７５０℃から約１１００℃までの範囲に及ぶ温度で実行される熱酸化プロセスを用いて、多孔質層１２を酸化物層５４に変換することができる。多孔質層１２を酸化物層５４に変換するための代替的なプロセスは、以下に限定されるものではないが、プラズマ酸化、オゾン酸化、化学酸化、又はこれらの技術のいずれかの好適な組み合わせを含む。酸化種は、トレンチ４２の露光ベース５５及びトレンチ４４の露光ベース５７を通して、多孔質層１２に到達するように向けられる。酸素含有種が、多孔質層１２の多孔質シリコンのような多孔質材料を通って迅速に拡散するため、酸化は、この酸素含有種が多孔質シリコンと反応して酸化物を形成するのと同じように、比較的迅速である。キャップ層４０及びスペーサ４６、４８、５０、５２は、ゲルマニウム層３０を酸化から保護する。また、元の表面層２８には事実上孔がないために、酸化中に、元の厚さに応じてシリコンの表面層２８の一部分又は全てを酸化物に変換し、高密度の酸化物層を生じさせることができる。ゲルマニウム含有層３０の下の表面層２８の少なくとも一部は、上にあるゲルマニウム含有層３０の望ましくない酸化を防ぐように残ることが好ましい。理論に縛られることを望むものではないが、応力があったとしても、該応力は多孔質酸化物層５４により軽減されるため、上に重なるゲルマニウム層３０には欠陥が形成されないと信じられる。
【００３４】
キャップ層４０及びスペーサ４６、４８、５０、５２は、ゲルマニウム層３０の表面３８から剥離される。キャップ層４０及びスペーサ４６、４８、５０、５２が窒化物によって構成される場合には、リン酸といった高温の酸を用いる湿式等方性エッチング・プロセスを採用して、ゲルマニウムに対して選択的に窒化物を除去することができる。最後に、テトラエチルオーソシリケート（ＴＥＯＳ）のようなＣＶＤ酸化物といった絶縁体の層を堆積するステップ、又は、水平表面上に酸化物を優先的に堆積する高密度プラズマ（ＨＤＰ）酸化物プロセスと、ゲルマニウム層３０の表面３８に対して、ＣＭＰのような通常の平坦化プロセスを用いて平坦化するステップと、により、絶縁体のプラグ５６、５８がトレンチ４２、４４に形成される。任意的に、トレンチを充填する前に、薄いライナ（図示せず）を、ゲルマニウム層３０の上面３８、トレンチの側壁及び底部を覆うように堆積することができる。ライナは、低圧ＣＶＤ、プラズマ助長ＣＶＤ又は原子層堆積法（ＡＬＤ）のような、同形状堆積技術によって形成される酸化物及び/又は窒化物で構成することができるという利点がある。プラグ５６、５８の絶縁材料は任意的に使用されるライナと協働して、隣接する活性アイランド又は領域６０、６２、６４を、浅いトレンチ分離（ＳＴＩ）の形で、互いに電気的に分離する。当業者であれば、付加的なプラグ及び領域（図示せず）がゲルマニウム層３０の表面３８全体にわたって定められることを理解するであろう。
【００３５】
結果として生じるＧＯＩ半導体構造すなわちウェハ６５は、ここで、ＣＭＯＳＦＥＴの製造といったさらに別の半導体処理の準備が整い、ここで、デバイスが、ゲルマニウム層３０によって定められる結晶ゲルマニウムの活性ＧＯＩ層を用いて形成される。
【００３６】
同様の参照番号が図６の同様の部分を示す、本発明の代替的な実施形態による次の製造段階における図８を参照すると、スペーサ４６、４８は、完成した半導体構造におけるトレンチ４２のそれぞれの側壁４５、４７上に残ることができ、スペーサ５０、５２は完成した半導体構造におけるトレンチ４４の側壁５１、５３上に残ることができ、プラグ５６、５８の形成中、キャップ層４０は所定の位置に残ることができる。プラグ５６、５８が形成された後で、キャップ層４０が剥離される。キャップ層４０が窒化物によって構成される場合には、リン酸といった高温の酸を用いる湿式等方性エッチング・プロセスを採用して、酸化物及びゲルマニウムに対して選択的に窒化物を除去することができる。この代替的な実施形態においては、キャップ層４０は、表面３８から余分な酸化物材料を除去する平坦化プロセスのための硬質の研磨停止部を与える。
【００３７】
「垂直な」、「水平な」などのような用語についてのここでの言及は、説明のための枠を確立するために、一例として与えられるものであり、限定的なものではない。ここで用いられる
【数１】
2007123875.tif 000003
という用語は、その実際の空間的配向にかかわらず、基板１０の通常の平面又は表面に対して平行な平面として定義される。
【数２】
2007123875.tif 000004
という用語は、まさに定義した、水平に対して垂直な方向を指す。
【数３】
2007123875.tif 000005
用語が水平面に関して定義される。説明のための種々の他の枠を採用して、本発明の精神及び範囲から離れることなく本発明を説明できることが理解される。
【００３８】
ここで、半導体構造の製造が、製造段階及びステップの特定の順序によって説明された。しかしながら、この順序は説明されたものとは異なってもよいことが理解される。例えば、２つ又はそれ以上の製造ステップの順序を示される順序に対して交換してもよい。さらに、２つ又はそれ以上の製造ステップを、同時に又は部分的に同時に行ってもよい。さらに、種々の製造ステップを省略して、他の製造ステップを加えてもよい。全てのこのような変形態様が本発明の範囲内にあることが理解される。さらに、本発明の特徴は、図面において必ずしも縮尺通りではないことが理解される。
【００３９】
本発明は種々の実施形態の説明によって示され、これらの実施形態はかなり詳細に説明されるが、添付の特許請求の範囲の領域をこのような詳細に限定すること、或いは、何らかの方法により制限することは出願人の意図ではない。当業者であれば、付加的な利点及び変更が容易に明らかとなるであろう。すなわち、広い側面による本発明は、それゆえに、示され説明される代表的な装置及び方法、並びに、例示的な例に限定されるものではない。従って、出願人の思想又は範囲すなわち一般的発明概念から離れることなく、このような詳細からの発展が可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図２】本発明の実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図３】本発明の実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図４】本発明の実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図５】本発明の実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図６】本発明の代替的な実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図７】本発明の代替的な実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【図８】本発明の代替的な実施形態による処理方法の或る製造段階における基板の一部の概略図である。
【符号の説明】
【００４１】
１０：第１の基板
１２：多孔質層
１４、３４、３８：表面
１６：界面
２２、２４：副層
２６：シーム
３２：第２の基板
２８：表面層
３０：ゲルマニウム層
３６：絶縁層
【図１】
2007123875.tif 000006
【図２】
2007123875.tif 000007
【図３】
2007123875.tif 000008
【図４】
2007123875.tif 000009
【図５】
2007123875.tif 000010
【図６】
2007123875.tif 000011
【図７】
2007123875.tif 000012
【図８】
2007123875.tif 000013