(57)【要約】【課題】増幅対象となる信号を増幅器Ｂ１〜Ｂｎで増幅する際に発生する歪を補償する歪補償増幅器において、効果的な歪補償を実現する。【解決手段】増幅対象となる信号を増幅器Ｂ１〜Ｂｎで増幅する際に発生する歪を補償する歪補償増幅器において、増幅器から構成される歪発生手段１３により前記増幅対象となる信号に歪を発生させる歪発生部１と、前記歪発生部１により歪が発生させられた信号を複数の並列な増幅器Ｂ１〜Ｂｎにより増幅する増幅部２を備え、そして、前記歪発生部１の前記歪発生手段１３を構成する増幅器と前記増幅部２の増幅器Ｂ１〜Ｂｎを同一の増幅素子から構成した、ことを特徴とする歪補償増幅器。【選択図】  図１
2007006436.tif 000002
【特許請求の範囲】
【請求項１】
増幅対象となる信号を増幅器で増幅する際に発生する歪を補償する歪補償増幅器において、
増幅器から構成される歪発生手段により前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を複数の並列な増幅器により増幅する増幅部を備え、
前記歪発生部の前記歪発生手段を構成する増幅器と前記増幅部の増幅器を同一の増幅素子から構成した、
ことを特徴とする歪補償増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号を増幅器で増幅する際に発生する歪を補償する歪補償増幅器に関し、特に、高歪補償性及び高効率性を有する歪補償増幅器に関する。
【背景技術】
【０００２】
例えば、移動通信システムの基地局装置や中継局装置などでは、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）信号やマルチキャリア信号などを増幅するために共通増幅器が用いられており、このような増幅器で発生する歪を補償することが行われている。
歪補償の方式としては、フィードフォワード歪補償方式やプリディストーション歪補償方式が知られている。フィードフォワード歪補償方式では高い補償量が得られるが効率と経済性が十分ではないという特徴があり、プリディストーション歪補償方式では経済的で効率は良いが補償量が低いという特徴がある。
【０００３】
図６には、フィードフォワード歪補償方式により歪を補償する増幅器（フィードフォワード歪補償増幅器）の一般的な構成例を示してある。
本例のフィードフォワード歪補償増幅器では、入力端子Ａ２１から入力された信号（主信号）が方向性結合器５１により2分配され、一方の分配信号が主増幅器５２により増幅されて方向性結合器５４に入力され、他方の分配信号が遅延線５３を介して方向性結合器５４に入力される。方向性結合器５４において、主増幅器５２からの入力信号は遅延線５５を介して方向性結合器５７へ出力され、また、当該入力信号の一部と遅延線５３からの入力信号とが結合されることで主増幅器５２で発生した歪の成分が検出されて副増幅器５６へ出力される。当該検出された歪の成分は副増幅器５６により増幅されて方向性結合器５７に入力され、方向性結合器５７において２つの入力信号が結合されることで得られる歪補償後の信号（主信号の増幅信号から歪の成分が除去されたもの）が出力端子Ａ２２から出力される。このような構成において、主増幅器５２に入力される信号のベクトル調整が行われることで歪検出の精度が高められ、副増幅器５６に入力される信号のベクトル調整が行われることで歪補償（歪除去）の精度が高められる。
【０００４】
フィードフォワード歪補償方式では、主増幅器５２で実際に発生した歪を利用するため、３０ｄＢ以上の補償は容易に実現される。また、高出力系の増幅器ではメモリ効果による歪を併せて補償することができるため、有効な方式である。なお、遅延線５５としては、損失が発生すると効率が悪くなることを回避するために、例えば、高価格だが低損失の遅延フィルタが用いられる。
【０００５】
フィードフォワード歪補償方式の効率について考察する。
ここで、出力端子Ａ２２からの出力レベルをＰとする。主増幅器５２から遅延線５５を経由して出力端子Ａ２２までの損失は１．５ｄＢ程度であるため、主増幅器５２からの出力レベルは１．４１Ｐとなる。副増幅器５６からの歪を用いて打ち消す（キャンセルする）ためには、副増幅器５６としては主増幅器５２の概ね１／１０から１／４の能力を有する素子が必要である。主増幅器５２と副増幅器５６は、多段で増幅素子を従属しており、各々の終段で使用している効率は７〜１０ｄＢバックオフ点で２０パーセント（％）である。また、ドライブで使用している電力は１／１０であるとする。
【０００６】
この場合、次のようにして、効率が計算される。
（１）主増幅器５２の終段での消費電力＝７．０５Ｐ
（（１．４１Ｐ）／終段での消費電力＝電源効率０．２）
（２）主増幅器５２のドライブでの消費電力＝０．７０５Ｐ
（３）副増幅器５６の終段での消費電力＝１．１７５Ｐ
（ここでは、主増幅器５２の１／６とし、つまり、主増幅器５２の終段での消費電力／６）
（４）副増幅器５６のドライブでの消費電力＝０．１１７５Ｐ
（５）以上の計＝９．０４７５Ｐ
（６）フィードフォワード歪補償方式の効率＝Ｐ／９．０４７５Ｐ≒０．１１＝１１パーセント（％）
【０００７】
図７には、プリディストーション歪補償方式により歪を補償する増幅器（プリディストーション歪補償増幅器）の一般的な構成例を示してある。
本例のプリディストーション歪補償増幅器では、主増幅器６２の前段に歪発生器６１が設けられており、入力端子Ａ３１から入力された信号（主信号）に対して歪発生器６１により主増幅器６２で発生する歪の逆特性を有する歪（逆歪）が予め発生させられ、逆歪が付加された主信号が主増幅器６２に入力されて増幅されることで、歪の無い信号が出力端子Ａ３２から出力される。
【０００８】
プリディストーション歪補償方式では、歪補償は可能であるが、特に、アナログプリディストーションで出力バックオフが小さい場合には、主増幅器６２に対して正逆の歪を発生させることができないため、１０ｄＢ程度の歪補償量が限界であった。また、特に、帯域を広げた場合には帯域内に亘って主増幅器６２に対して正逆の歪を発生させることは困難であり、更に、増幅器で発生するメモリ効果の補償まではできなかった。
【０００９】
プリディストーション歪補償方式の効率について考察する。
ここで、出力端子Ａ３２からの出力レベルをＰとする。主増幅器６２は多段で増幅素子を従属しており、終段で使用している効率は７〜１０ｄＢバックオフ点で２０パーセント（％）である。また、ドライブで使用している電力は１／１０であるとする。
この場合、次のようにして、効率が計算される。
（１）主増幅器６２の終段での消費電力＝５Ｐ
（Ｐ／終段での消費電力＝電源効率０．２）
（２）主増幅器６２のドライブでの消費電力＝０．５Ｐ
（なお、歪発生器６１での消費電力は小さいためドライブに含めた）
（３）以上の計＝５．５Ｐ
（４）プリディストーション歪補償方式の効率＝Ｐ／５．５Ｐ≒０．１８＝１８パーセント（％）
このように、効率については、フィードフォワード歪補償方式よりプリディストーション歪補償方式の方が優れている。
【００１０】
【特許文献１】特開２００４−１５５０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述のように、従来では、フィードフォワード歪補償方式やプリディストーション歪補償方式が用いられていたが、これらの構成では未だに不十分であり、特に、高い歪補償性能と高い効率性能との両方を有する歪補償増幅器が望まれていた。また、経済的であると更に望ましい。
本発明は、このような従来の事情に鑑み為されたもので、高歪補償性及び高効率性を有する歪補償増幅器を提供することを目的とする。更に、経済的な歪補償増幅器の実現も可能とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係る歪補償増幅器では、次のような構成により、増幅対象となる信号を増幅器で増幅する際に発生する歪を補償する。
すなわち、増幅器から構成される歪発生手段により前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を複数の並列な増幅器により増幅する増幅部を備えた。そして、前記歪発生部の前記歪発生手段を構成する増幅器と、前記増幅部の増幅器を、同一の増幅素子から構成した。ここで、前記増幅部の複数の増幅器は、それぞれ、同一の増幅素子から構成される。
【００１３】
従って、増幅対象となる信号を増幅する増幅器（主増幅器）と、当該増幅の前に当該信号に対して歪（プリディストーション歪補償用の歪）を発生させる増幅器（歪発生手段）が、同一の増幅素子から構成されるため、これらの増幅器において同一の特性を有する歪が発生することから、効果的な歪補償を実現することができる。このような構成を用いることで、例えば、高歪補償性や、高効率性や、経済性を有する歪補償増幅器を実現することができる。
なお、同一の増幅素子としては、実際には、通常は完全に同一とすることはできないため、例えば、実用上で有効な程度で、製造誤差などの誤差があってもよい。
【００１４】
以下で、更に、歪補償増幅器の構成例を示す。
一構成例として、歪発生部の歪発生手段を構成する増幅器と増幅部の増幅器について、増幅素子の周辺回路も同一とした。増幅素子の周辺回路としては、例えば、整合回路や、バイアス回路がある。
なお、同一の回路としては、実際には、通常は完全に同一とすることはできないため、例えば、実用上で有効な程度で、製造誤差などの誤差があってもよい。
一構成例として、任意の増幅器の前段に、ドライブ増幅器が設けられる。
【００１５】
一構成例として、歪発生部は、フィードフォワード方式の回路構成を有する。
一例として、増幅対象となる信号を増幅器で増幅する際に発生する歪を補償する歪補償増幅器において、
前記増幅対象となる信号に歪を発生させる歪発生部と、前記歪発生部により歪が発生させられた信号を増幅器により増幅する増幅部を備え、
前記歪発生部は、前記増幅対象となる信号を分配する分配手段と、一方の分配信号に歪を発生させる歪発生手段と、前記歪発生手段により歪が発生させられた信号と他方の分配信号とを合成する第１の合成手段と、前記第１の合成手段による合成結果の信号を増幅する合成結果増幅手段と、前記合成結果増幅手段による増幅信号と前記歪発生手段により歪が発生させられた信号とを合成する第２の合成手段を有し、
前記増幅部は、前記歪発生部の前記第２の合成手段による合成結果の信号を増幅器により増幅する増幅手段を有し、
前記歪発生部が有する前記歪発生手段と前記増幅部が有する前記増幅手段を同一の増幅素子から構成した、ことを特徴とする。
【００１６】
一構成例として、処理される信号に関する情報を検出する検出手段と、当該検出手段による検出結果に基づいて制御を行う制御手段を備える。検出の内容としては、例えば、歪発生部への入力信号に関する情報や、歪発生部からの出力信号或いは増幅部への入力信号に関する情報や、増幅部からの出力信号に関する情報を検出することができる。制御の内容としては、例えば、歪発生部への入力信号のレベルの制御や、増幅部への入力信号のレベルの制御や、歪発生部におけるベクトル調整の制御などを行うことができる。
なお、増幅部を複数の増幅器から構成することで総じて出力レベルを大きくすることが可能であるが、例えば、増幅部を１つの増幅器から構成することも可能である。
【発明の効果】
【００１７】
以上説明したように、本発明に係る歪補償増幅器によると、歪発生部において増幅器から構成される歪発生機能により増幅対象となる信号に歪を発生させ、増幅部において歪発生部により歪が発生させられた信号を複数の並列な増幅器により増幅する構成において、歪発生部の歪発生機能を構成する増幅器と増幅部の増幅器を同一の増幅素子から構成するようにしたため、効果的な歪補償を実現することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００１９】
本発明の第１実施例を説明する。
図１には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子Ａ１と出力端子Ａ２との間に、歪発生部１と増幅部２を設けて構成されている。
歪発生部１は、分配器１１と、信号の振幅や位相を調整するベクトル調整を行うベクトル調整器１２と、例えば増幅器から構成される歪発生器１３と、遅延線１４と、分配合成器１５と、遅延線１６と、信号の振幅や位相を調整するベクトル調整を行うベクトル調整器１７と、増幅器１８と、合成器１９を備えている。
増幅部２は、分配器２１と、並列に並べられた複数であるｎ個の増幅器Ｂ１〜Ｂｎ（増幅器群）と、合成器２２を備えている。
本例では、歪発生部１に備えられた歪発生器１３と、増幅部２に備えられたそれぞれの増幅器Ｂ１〜Ｂnは同一構成であり、同一の増幅素子から構成されており、更に、整合回路やバイアス回路も同一のものが使用されている。
【００２０】
本例の歪補償増幅器において行われる動作の一例を示す。
入力端子Ａ１から入力された信号（主信号）は、歪発生部１の分配器１１に入力される。
歪発生部１では、入力信号が分配器１１により２分配され、一方の分配信号がベクトル調整器１２及び歪発生器１３を有する経路へ出力され、他方の分配信号が遅延線１４を有する経路へ出力される。一方の分配信号については、ベクトル調整器１２によりベクトル調整が行われ、歪発生器１３により歪が発生させられ、その後、分配合成器１５に入力される。他方の分配信号については、遅延線１４を介して分配合成器１５に入力される。
【００２１】
歪発生部１の分配合成器１５において、歪発生器１３側の経路から入力された信号が（図１におけるａ端子から）遅延線１６を有する経路へ出力され、また、当該信号の一部と遅延線１４側の経路から入力された信号とが（図１におけるｂ端子において）合成（ここでは、減算）されることで歪発生器１３で発生した歪の成分が取り出されて（ｂ端子から）ベクトル調整器１７及び増幅器１８を有する経路へ出力される。遅延線１６側へ出力された信号については、遅延線１６を介して合成器１９に入力される。ベクトル調整器１７側へ出力された信号については、ベクトル調整器１７によりベクトル調整が行われ、増幅器１８により増幅されて、合成器１９に入力される。
【００２２】
歪発生部１の合成器１９において、遅延線１６側の経路から入力された信号（歪信号を含む主信号）と増幅器１８側の経路から入力された信号（歪信号）とが合成されて、当該合成結果の信号が増幅部２の分配器２１へ出力される。
増幅部２では、歪発生部１の合成器１９から入力された信号が分配器２１によりｎ分配され、それぞれの分配信号がそれぞれの増幅器Ｂ１〜Ｂｎにより増幅され、これらｎ個の増幅器Ｂ１〜Ｂｎから出力される増幅信号が合成器２２により合成されて、当該合成結果の信号が出力端子Ａ２から出力される。
【００２３】
なお、歪発生部１では、ベクトル調整器１２によるベクトル調整を制御することにより、分配合成器１５により（図１におけるｂ端子において）検出される歪の成分を歪成分のみとすることが可能であり、また、ベクトル調整器１７によるベクトル調整を制御することにより、合成器１９により検出される合成結果の信号を所望のものとすることが可能である。本例では、出力端子Ａ２から出力される最終的な信号に含まれる歪の成分が小さくなればよい。
【００２４】
本例では、歪発生部１の歪発生器１３の出力レベルと増幅部２の各増幅器Ｂ１〜Ｂｎの出力レベルとを同じにしてあり、この場合、歪発生器１３と各増幅器Ｂ１〜Ｂｎは同一の動作点となって同一の歪が発生することから、歪補償が適正に行われる。歪発生器１３の出力レベルは分配合成器１５、遅延線１６、合成器１９、分配器２１を経由することで減衰し、各増幅器Ｂ１〜Ｂｎの入力レベルを歪発生器１３の入力レベルと同じにする。各増幅器Ｂ１〜Ｂｎの使用個数に応じて、分配合成器１５の結合度、或いは遅延線１６の減衰特性、或いは合成器１９の結合度を変えることにより、又は途中の系に減衰器（例えば、図５に示される減衰器４４と同様なものなど）を設けることにより、レベルを調整する。
【００２５】
例えば、歪発生器１３及び各増幅器Ｂ１〜Ｂｎにドライブ増幅器が設けられない構成において、増幅部２に並列に備えられる増幅器Ｂ１〜Ｂｎの数ｎが６から１０くらいである場合には、分配器２１における分配損が８から１０ｄＢくらいであるため、分配合成器１５から合成器１９までの経路の損失が４ｄＢ程度（増幅器Ｂ１〜Ｂｎのゲインが１４ｄＢ程度）になることから、製造が容易となる。つまり、この場合、遅延線１６はそれほど低損失なものでなくてもよいため、低価格なケーブルなどを使うことができる。各増幅器Ｂ１〜Ｂｎの数が多くなると本レベルダイヤが成り立たなくなるので、歪発生器１３や各増幅器Ｂ１〜Ｂｎの前段にドライブ増幅器が設けられる構成とし、ドライブ増幅器と歪発生器１３及びドライブ増幅器と増幅器Ｂ１〜Ｂｎを同じ特性とする。
【００２６】
図４には、信号を低レベルから増幅する場合に有効な構成として、前段ドライブ増幅器３１を備えた歪補償増幅器の構成例を示してある。
図４に示される構成では、歪発生部１ａにおいて、図１に示されるのと同様なベクトル調整器１２と歪発生器１３との間に、信号を増幅する前段ドライブ増幅器３１が備えられている。この場合、前段ドライブ増幅器３１で発生する歪を無視することができるバックオフで使用すれば、その影響を無くすことができる。また、前段ドライブ増幅器３１の使用領域はＡＭ−ＰＭ変換が少ない領域となるため、位相特性を持たないことから、前段ドライブ増幅器３１についてはプリディストーション歪補償方式により容易に歪補償することができる。なお、従来のプリディストーション歪補償方式における歪発生では、ＡＭ−ＰＭ変換まで増幅器と同じにすることが困難であったために限界があった。
【００２７】
次に、スペクトラムの例を示す。
図２（ａ）〜（ｅ）には、それぞれ、図１に示されるａ〜ｅの点における信号のスペクトラムの一例を示してある。
図２（ａ）のスペクトラムは、歪発生部１の分配合成器１５から遅延線１６へ出力される信号のスペクトラムであり、主信号の成分と歪の成分を含む。
図２（ｂ）のスペクトラムは、歪発生部１の分配合成器１５からベクトル調整器１７へ出力される信号のスペクトラムであり、この例では、歪の成分のみが取り出されている。
図２（ｃ）のスペクトラムは、歪発生部１の増幅器１８から合成器１９へ出力される信号のスペクトラムであり、ベクトル調整器１７による振幅や位相の調整により、図２（ｂ）のスペクトラムに対して、歪の成分が反転して、逆相となっている。
【００２８】
図２（ｄ）のスペクトラムは、歪発生部１の合成器１９から出力される信号のスペクトラムであり、図２（ａ）のスペクトラムと図２（ｃ）のスペクトラムとを合成したものである。この合成結果では、歪の成分が反転して逆相となっており、これにより増幅部２の増幅器Ｂ１〜Ｂｎで発生する歪と打ち消されることになる。
図２（ｅ）のスペクトラムは、増幅部２の合成器２２から出力端子Ａ２へ出力される信号のスペクトラムであり、図２（ｄ）に示されるように歪の成分が反転したスペクトラムが増幅器Ｂ１〜Ｂｎ（増幅器群）に入力されることで、これらの増幅器Ｂ１〜Ｂｎ（増幅器群）で発生した歪と打ち消されて、主信号のみで歪の無いものとなっている。
【００２９】
本例のようなスペクトラムを生成させて歪を打ち消す場合には、条件として、例えば、歪発生器１３と増幅器Ｂ１〜Ｂｎとで、入出力整合回路や、周辺バイアス回路や、増幅素子を同じにする。これにより、歪発生器１３と増幅器Ｂ１〜Ｂｎとで、基本的に同じ特性の歪を得ることができ、ベクトル調整を行って歪を打ち消すことができる。
なお、一般的なプリディストーション歪補償方式では、歪発生器としては、主増幅器で使用している増幅素子よりできるだけ電力を消費しないような小さい出力素子を使用していた。また、例えば、主増幅器の増幅素子と同じプロセスの小さな増幅素子を使用しただけでは、増幅素子における歪発生が周辺回路により大幅に異なることから、プリディストーション歪補償方式における限界があった。一般的に知られるように、増幅素子における歪は当該増幅素子から見た負荷インピーダンスに依存することや、増幅素子におけるメモリ効果は周辺バイアス回路の周波数特性などに依存することから、増幅素子における歪の量は周辺の回路が変わることにより大幅に変わる。
【００３０】
次に、本例の歪補償増幅器の効率について考察する。
ここで、出力端子Ａ２からの出力レベルをＰとする。この条件は、上記した背景技術においてフィードフォワード歪補償方式やプリディストーション歪補償方式の効率を計算した場合と同じであるため、これらの結果と本例の結果とを比較することができる。
また、本例では、歪発生器１３に対する前段のドライブ増幅器や各増幅器Ｂ１〜Ｂｎに対する前段のドライブ増幅器が有る場合と無い場合について示す。
また、増幅部２に備えられた合成器２２の合成損失を０．２ｄＢとすると、各増幅器Ｂ１〜Ｂｎからの出力は１．０４７Ｐ／ｎとなる。なお、図６に示されるフィードフォワード歪補償方式においても、高出力にすると複数の増幅器からの出力を合成することになるが、上記した背景技術ではこの合成損失については考慮していない。
【００３１】
本例では、次のようにして、効率が計算される。
（１）主増幅器（増幅部２）の終段での消費電力＝５．２３５Ｐ
（（１．０４７Ｐ／ｎ×ｎ）／終段での消費電力）＝電源効率０．２）
（増幅器Ｂ１〜Ｂｎの終段での効率が２０パーセント（％）であるとした）
（２）主増幅器（増幅部２）のドライブでの消費電力＝０．５２３５Ｐ
（ドライブで使用している電力が１／１０であるとした）
（なお、ドライブ増幅器を使用しない場合もある）
（３）歪発生器１３の終段での消費電力＝１．０４７Ｐ
（ｎ＝５、効率２０％で計算）
（４）歪発生器１３のドライブでの消費電力＝０．１０４７Ｐ
（ドライブで使用している電力が１／１０であるとした）
（なお、ドライブ増幅器を使用しない場合もある）
（５）増幅器１８の終段での消費電力＝０．２６１７５Ｐ
（歪発生器１３の１／４とし、つまり、歪発生器１３の終段での消費電力／４）
（６）増幅器１８のドライブでの消費電力≒０．０６５４３Ｐ
（増幅器１８の１／４とし、つまり、増幅器１８の終段での消費電力／４）
【００３２】
（７）以上の計（歪発生器１３及び主増幅器（増幅部２）にドライブ増幅器が有る場合）≒７．２３７Ｐ
或いは、以上の計（歪発生器１３及び主増幅器（増幅部２）にドライブ増幅器が無い場合）≒６．６１Ｐ
（８）本例の歪補償方式における効率（歪発生器１３及び主増幅器（増幅部２）にドライブ増幅器が有る場合）＝Ｐ／７．２３７Ｐ≒０．１３８＝１３．８パーセント（％）
或いは、本例の歪補償方式における効率（歪発生器１３及び主増幅器（増幅部２）にドライブ増幅器が無い場合）＝Ｐ／６．６１Ｐ≒０．１５１＝１５．１パーセント（％）
【００３３】
このように、本例の歪補償方式では、プリディストーション歪補償方式では不可能であるがフィードフォワード歪補償方式では可能な高精度な歪補償を、フィードフォワード歪補償方式の効率（例えば、背景技術における計算では１１パーセント（％））より高い効率で実現することができる。
なお、経済性から考慮すると、背景技術で計算したフィードフォワード歪補償方式における主増幅器５２からの消費電力は７．０５Ｐであり、本例の主増幅器（増幅部２）からの消費電力は５．２３５Ｐであるため、比率は５．２３５Ｐ／７．０５Ｐ≒０．７４２となり、本例の主増幅器（増幅部２）では、例えば、極めて高価な最終段の増幅素子（本例では、増幅器Ｂ１〜Ｂｎの最終段の増幅素子）を２６パーセント（％）程度も少なくすることができる。
【００３４】
次に、図３（ａ）〜（ｃ）を参照して、主信号と歪の様子について考察する。
ここで、図２（ｄ）に示される主信号の振幅を１とし、歪信号の振幅をＲとし、主信号と歪信号との位相角を（１８０度（°）−θ）とする。図３（ａ）には、このような主信号と歪信号がベクトル表示されている。
また、増幅部２におけるＡＭ−ＡＭ変換特性及びＡＭ−ＰＭ変換特性が、主信号の振幅を１とし、歪信号の振幅をＲとし、主信号と歪信号との位相角をθとするものであるとする。図３（ｂ）には、このような特性がベクトル表示されている。
すると、図３（ｃ）に示されるように、増幅部２からは、歪信号が打ち消された主信号のみが出力される。
【００３５】
これに関して、ばらつきを考慮すると、例えば、分配器２１、合成器２２と、接続する線路（図示せず）と、各増幅器Ｂ１〜Ｂｎの位相関係がある。しかしながら、位相は、主信号と歪信号との全体が等しくずれるため、増幅部２に備えられた各増幅器Ｂ１〜Ｂｎの歪特性が同じであれば、合成器２２の位相特性がばらついても合成ベクトルは各増幅器Ｂ１〜Ｂｎにおけるものと相似となり、問題はない。
そこで、各増幅器Ｂ１〜Ｂｎの歪特性がばらついた時を考察する。主信号の振幅を１とし、歪信号の振幅をＲ±ΔＲとし、位相をθ±Δθとすると、ベクトル合成して正規化すれば（つまり、信号を１とすれば）、最悪でも歪の振幅をＲ±ΔＲとすることができ、位相をθ±Δθとすることができる。
例えば、同一の増幅器を生産する場合には、歪振幅偏差を±１ｄＢとし、位相偏差を±５以内にすることが可能であるため、１８ｄＢも歪を打ち消すことができる。実際上は、偏差が片側にずれることはないため、２０ｄＢ以上は打ち消すことができる。
また、ベクトル調整器１７と増幅器１８により歪の振幅と位相角を変えることができるため、更なる改善を行うことも可能である。
【００３６】
以上のように、本例の歪補償増幅器では、同一の増幅器Ｂ１〜Ｂｎを複数使用して合成することで高出力を得る増幅器群（増幅部２）と、歪を発生する歪発生部１により、歪補償を行う歪補償方式（例えば、歪発生部１によるプリディストーション歪補償方式）において、当該増幅器群を構成する増幅器Ｂ１〜Ｂｎと同一の増幅素子を、歪発生部１の歪発生器１３として使用した。
また、本例の歪補償増幅器では、更に、増幅器群を構成する増幅器Ｂ１〜Ｂｎと同一の整合回路と、同一のバイアス回路と、同一の増幅素子を、歪発生部１の歪発生器１３に使用した。
また、本例の歪補償増幅器では、歪を発生させる歪発生部１は、フィードフォワード方式により歪を検出し、更に増幅された信号と検出された歪とを振幅や位相の調整の後に合成することで、増幅器群で増幅する対象となる主信号と、増幅器群で発生する歪の逆特性を有する歪（逆歪）を取得する。
また、本例の歪補償増幅器では、歪発生器１３の前にドライブ増幅器３１を実装して当該歪補償増幅器を高ゲイン化するとともに、当該ドライブ増幅器３１で発生する歪をプリディストーション回路により補償する。
【００３７】
従って、本例の歪補償増幅器では、例えば、従来のフィードフォワード歪補償方式或いは従来のプリディストーション歪補償方式の利点である、経済的である点や、高い歪補償量が得られる点や、高い効率を達成することができる点を実現することができる。例えば、本例の歪補償増幅器では、従来のフィードフォワード歪補償増幅器と比べて、高価な終段増幅素子を低減することができ、高価な遅延線（例えば、低損失遅延フィルタ）を省くことが可能であり、また、従来のプリディストーション歪補償増幅器と比べて、歪補賞量を大幅に向上させることができ、メモリ効果を補償することもできる。
【００３８】
なお、本例の歪補償増幅器の歪発生部１では、分配器１１の機能により分配手段が構成されており、歪発生器１３の機能により歪発生手段が構成されており、分配合成器１５の機能により第１の合成手段が構成されており、増幅器１８の機能により合成結果増幅手段が構成されており、合成器１９の機能により第２の合成手段が構成されている。また、ベクトル調整器１２の機能により主信号のベクトル調整手段が構成されており、ベクトル調整器１７の機能により合成結果信号のベクトル調整手段が構成されている。
また、本例の歪補償増幅器の増幅部２では、複数の増幅器Ｂ１〜Ｂｎの機能により増幅手段が構成されている。また、分配器２１の機能により増幅対象信号の分配手段が構成されており、合成器２２の機能により増幅信号の合成手段が構成されている。
【実施例２】
【００３９】
本発明の第２実施例を説明する。
図５には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子Ａ１１と出力端子Ａ１２との間に、結合器４１と、可変増幅器４２と、歪発生部１と、結合器４３と、可変減衰器４４と、増幅部（増幅器群）２と、結合器４５を設けて構成されている。また、本例の歪補償増幅器は、制御部４６を備えている。
ここで、歪発生部１や増幅部２の構成や動作は、例えば、図１に示されるものと同様であり、本例では詳しい図示や説明を省略する。なお、図４に示されるようにドライブ増幅器を設けた歪発生部１ａが用いられてもよい。
【００４０】
本例の歪補償増幅器では、入力端子Ａ１１から入力された信号が、結合器４１を介して可変増幅器４２に入力されて可変な利得で増幅された後に、歪発生部１の分配器１１に入力される。当該歪発生部１による歪発生処理が為された信号が当該歪発生部１の合成器１９から結合器４３へ出力される。この信号が当該結合器４３を介して可変減衰器４４に入力されて可変な減衰率で減衰させられた後に、増幅部２の分配器２１に入力される。当該増幅部２による増幅処理が為された信号が当該増幅部２の合成器２２から結合器４５へ出力される。この信号が当該結合器４５を介して出力端子Ａ１２から出力される。
【００４１】
また、入力側の結合器４１では入力信号の一部が取得されて制御部４６へ出力され、中段の結合器４３では歪発生部１からの出力信号の一部が取得されて制御部４６へ出力され、出力側の結合器４５では増幅部２からの出力信号の一部が取得されて制御部４６へ出力される。
制御部４６では、これらの結合器４１、４３、４５から入力される信号に基づいて、可変増幅器４２の利得や、可変減衰器４４の減衰率や、歪発生部１に備えられたベクトル調整器１７によるベクトル調整（例えば、振幅の変化量や、位相の変化量）を制御する。
【００４２】
ここで、本例の構成は、例えば、経年変化などによって回路の特性が変化する場合があることに対応したものである。
例えば、制御部４６は、出力側の結合器４５から入力される信号に基づいて歪成分のレベルを検出して、当該検出した歪成分のレベルが小さくなるように、歪発生部１のベクトル調整器１７を動作制御する。
なお、歪発生部１の信号ゲインは、フィードフォワード動作のため、分配器１１から遅延線１４、分配合成器１５、遅延線１６を通って合成器１９まではパッシブ部品であり、変動がなく安定である。
【００４３】
また、例えば、制御部４６は、増幅部（増幅器群）２の前段の前に設けられた結合器４３から入力される信号及び出力側の結合器４５から入力される信号に基づいて、これらの信号のゲインが変動しないように、つまり、結合器４３と結合器４５で取り出した信号のレベルの比を一定にするように、可変減衰器４４の減衰量を制御する。これにより、歪発生器１３と各増幅器Ｂ１〜Ｂｎの動作点を同じにすることができる。
また、例えば、制御部４６は、増幅器全体のゲインを合わせるために、入力側の結合器４１から入力される信号と出力側の結合器４５から入力される信号とのレベル比を指定された値に保つように、可変増幅器４２の利得（ゲイン）を調整する。
【００４４】
これらの制御を行うために、制御部４６は、各結合器４１、４３、４５からの信号を検波する機能や、各調整対象器（可変増幅器４２や、ベクトル調整器２２や、可変減衰器４４）へ制御信号を送る機能を有している。
なお、これらの制御（調整）は、例えば、予め設定された条件に従って、自動的に行われてもよい。また、例えば、これらの制御と共に、バイアス制御も連動させて行われてもよい。
また、例えば、可変増幅器４２の代わりに可変減衰器を使用する構成や、可変減衰器４４の代わりに可変増幅器を使用する構成も可能である。
【００４５】
以上のように、本例の歪補償増幅器では、各処理部から取得される信号に基づいて、処理される信号のレベルやベクトル調整を制御する。例えば、出力側からの帰還信号に基づいて出力歪が小さくなるように歪発生部１の歪発生器１３で発生した歪の量を調整することで、フィードフォワード方式によるループ（例えば、歪検出ループ）のバランスを取ることや、出力側からの帰還信号と増幅部（増幅器群）２への入力信号とのレベルを比較して増幅部２のゲインを一定に調整することや、入力側からの信号と出力側からの帰還信号とのレベルを比較して増幅器全体のゲインを調整することができる。また、このような制御（調整）を自動的に行う構成とすることも可能である。
【００４６】
なお、本例の歪補償増幅器では、処理される信号の一部を結合器４１、４３、４５により取得して当該信号のレベルなどの情報を制御部４６により検出する機能により検出手段が構成されており、このような検出の結果に基づいて制御部４６が可変増幅器４２や可変減衰器４４やベクトル調整器１７を制御する機能により制御手段が構成されている。また、可変増幅器４２の機能や可変減衰器４４の機能により信号レベル変化手段が構成されている。
【実施例３】
【００４７】
本発明の第３実施例を説明する。
図８には、本発明の一実施例に係る歪補償増幅器の構成例を示してある。
本例の歪補償増幅器は、入力端子と出力端子との間に、カプラ（カプラＡ）７１と、ベクトル調整器７２と、遅延線７３と、カプラ（カプラＢ）７４と、遅延線７５と、ベクトル調整器７６と、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）から構成された前段増幅器７７と、ＦＥＴから構成されて出力レベルがＰである終段と同じ増幅器７８と、例えば可変減衰器から構成された減衰器７９と、カプラ（カプラＣ）８０と、カプラ（カプラＤ）８１と、増幅器８２と、主増幅回路８３を備えている。
主増幅回路８３は、ＦＥＴから構成されて出力レベルがＰである複数（本例では、ｍ個）の終段の増幅器Ｃ１〜Ｃｍを並列に配置して構成されている。
また、図８には、各ルートＡ〜Ｆを示してあり、また、各波形１〜８を示してある。
なお、本例では、装置（歪補償増幅器）の最終段で使用する増幅器Ｃ１〜Ｃｍのことを終段の増幅器と言っており、その規定出力をＰ［ｄＢｍ］としている。
【００４８】
本例の歪補償増幅器において行われる動作の一例を示す。
入力端子から歪補償増幅器に入力された信号（波形１）は、カプラ７１によりルートＡとルートＢに分配される。ルートＡは無歪遅延経路であり、ルートＢは歪作成経路である。
ルートＡに分配された信号はベクトル調整器７２によりベクトル調整され、当該ベクトル調整後の信号（波形２）が遅延線７３を介してカプラ８１に入力される。
【００４９】
ルートＢでは、歪が作成される。具体的には、ルートＢに分配された信号は、カプラ７４によりルートＣとルートＤに分配される。ルートＤに分配された信号（波形４）は、遅延線７５を介してカプラ８０に入力される。ルートＣに分配された信号は、ベクトル調整器７６によりベクトル調整され、前段増幅器７７により増幅され、終段増幅器と同じ増幅器７８に入力される。このとき、増幅器７８の出力をＰに合わせる。増幅器７８から出力された信号（波形３）は、減衰器７９により減衰され、カプラ８０に入力される。
ここで、主信号について、ルートＣからカプラ８０に入力される信号がルートＤからカプラ８０に入力される信号と同じ振幅で逆の位相（同振幅逆位相）となるようにベクトル調整器７６と減衰器７９で調整することが行われ、これにより、これら２つの信号がカプラ８０で合成されて、逆位相の歪成分のみ（波形５）が抽出されて、当該歪成分がルートＥによりカプラ８１に入力される。この歪成分の特性は、主増幅器群（本例では、主増幅回路８３）で使用する増幅器単体（本例では、ＦＥＴ単体）の歪特性と同一であるため、終段と同じ増幅器７８はプリディストーション用の歪発生器として最良である。
【００５０】
カプラ８１では、ルートＡからの信号とルートＥからの信号が合成されて、当該合成結果の信号（波形６）がルートＦに出力される。
ルートＦでは、カプラ８１からの信号が増幅器８２により規定の出力レベルまで増幅されて主増幅回路８３に入力される。
主増幅回路８３では、増幅器８２からの信号がｍ個に分配され、それぞれの分配信号がそれぞれの増幅器Ｃ１〜Ｃｍにより増幅され、これらｍ個の増幅信号が合成されて出力端子へ出力される。主増幅回路８３だけを考えると（波形７）に示されるように終段の増幅器Ｃ１〜Ｃｍで相互変調歪（ＩＭＤ：Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）が発生するが、本例では、終段と同じ増幅器７８を歪発生器として用いて、信号源に予め逆位相の歪（波形６）を発生させてあるため、主増幅回路８３で発生するＩＭＤを低減させることができ、高出力且つ低歪な出力信号（波形８）を得ることができる。
【００５１】
本例では、終段の増幅器Ｃ１〜Ｃｍと同じ増幅器７８を歪抽出回路にも使用している。主増幅回路８３と同一の増幅器７８を使用して且つ同じ出力レベルで歪を抽出することで、主増幅回路８３で発生するＩＭＤ（波形７における歪成分）に対して同振幅逆位相の歪を作成することができる。このため、本例では、従来のプリディストーション方式と比較して、高精度の歪補償が可能となる。また、本例では、フィードフォワード方式と比較すると、遅延ユニットや誤差増幅器（副増幅器）がなくなる分、経済性や効率性が向上する。
【００５２】
本例の歪補償増幅器において得られる効果について考察する。
まず、対比例として、終段でＦＥＴを８合成しているフィードフォワード方式の増幅器を考える。この増幅器の規定出力をＰａ［ｄＢｍ］とし、各ＦＥＴの規定出力をＰ［ｄＢｍ］とすると、式１が成り立つ。
（数１）
Ｐ［ｄＢｍ］＋９［ｄＢ］−１．０［ｄＢ］−１．２［ｄＢ］
＝Ｐａ［ｄＢｍ］
・・（式１）
ここで、式１において、左辺の第２項目（＋９［ｄＢ］）は８合成することで得られる増加量であり、左辺の第３項目（−１．０［ｄＢ］）は８合成の際に発生する合成損失であり、左辺の第４項目（−１．２［ｄＢ］）はカプラ及び遅延ユニットで発生する損失（例えば、図１０では、カプラ（カプラＢ）１０５及びルートＣでの損失）である。
式１から式２が成り立つ。
（数２）
Ｐ＝Ｐａ−６．８［ｄＢｍ］
・・（式２）
【００５３】
次に、上記のような増幅器に図８に示されるような本例の構成を適用した場合を考える。
本例の構成では、カプラ及び遅延ユニットがなくなるため、式１における左辺の第４項目（−１．２［ｄＢ］）の損失が無くなる。このため、合成するＦＥＴの数を減らすことができる。
本例の構成において、合成で得られる増加量をＸ［ｄＢ］とすると、式３が成り立つ。
（数３）
Ｐ［ｄＢｍ］＋Ｘ［ｄＢ］−１．０［ｄＢ］
＝Ｐａ［ｄＢｍ］
・・（式３）
【００５４】
式３に式２を代入すると、式４が成り立つ。
（数４）
Ｘ＝７．８［ｄＢ］
・・（式４）
式４におけるＸの値は、６合成に相当する。
従って、上記した対比例に係る増幅器では終段でＦＥＴを８合成するのに対して、本例の構成では、終段のＦＥＴの数を６個に減らすことができる。
【００５５】
本例の構成では、経済面での効果を考えると、高価な遅延ユニット及びカプラを削除することができ、更に終段のＦＥＴを２個減らすことができる。なお、本例の構成では、誤差増幅器がなくなった分だけコストダウンするが、その代わりに歪発生用の回路が必要になるため、その分のコストメリットは少ない又は無いことも考えられる。但し、全体的に見れば、経済性がよい。また、効率面での効果を考えると、終段のＦＥＴを２個減らした分、高効率になる。
【００５６】
以上のように、本例の歪補償増幅器では、同一の増幅素子（本例では、ＦＥＴ）を複数使用して合成することで高出力を得る増幅回路（本例では、主増幅回路８３）に対してプリディストーション歪補償方式により歪補償を行う構成において、前記増幅回路を構成する増幅素子と同一の増幅素子を歪を発生させる歪発生器（本例では、増幅器７８）として使用した。
また、例えば、前記増幅回路と前記歪発生器とで、同一の増幅素子を使用するばかりでなく、同一の整合回路や、同一のバイアス回路を使用すると、更に好ましい。
本例の歪発生部では、フィードフォワード方式により歪を検出し、更に、入力信号と検出された歪とを位相や振幅を調整して合成して、前記増幅回路における増幅素子群により信号を増幅する際に発生する歪に対して逆の歪を生成する。
【００５７】
従って、本例の歪補償増幅器では、カプラに高電力用の部品を使用する必要がなく、また、従来のプリディストーション歪補償方式より高精度の歪補償が可能であり、また、従来のフィードフォワード歪補償方式よりコストを下げることができ且つ効率を上げることができる。このように、本例の歪補償増幅器では、プリディストーション歪補償方式の利点（経済性、効率性）とフィードフォワード歪補償方式の利点（高歪補償性）を兼ね備えた歪補償方式を実現することができる。
【００５８】
なお、本例の歪補償増幅器では、歪を発生させる増幅器７８の機能により歪発生手段が構成されており、カプラ（カプラＢ）７４とカプラ（カプラＣ）８０との間の経路において増幅器７８により歪を発生させる構成部により歪発生部が構成されており、複数の並列な増幅器Ｃ１〜Ｃｍにより増幅を行う構成部（主増幅回路８３）により増幅部が構成されている。
【００５９】
以下で、本例の歪補償増幅器に関して、背景となる技術について説明する。
増幅器は、入力信号を高出力且つ高精度（低歪）に増幅する装置であるが、増幅器で用いられる増幅素子（例えば、ＦＥＴ）は非線形特性を有するため、高出力時において相互変調歪（ＩＭＤ）が発生してしまう。
ここで、図９には、増幅素子９１で発生するＩＭＤの一例を示してある。
このようなＩＭＤに対処するために、増幅器では、歪補償を行うことによりＩＭＤを除去して、高出力且つ低歪を実現している。
歪補償方式としては、一般に、フィードフォワード歪補償方式やプリディストーション歪補償方式が知られている。フィードフォワード歪補償方式では高い歪補償量が得られるが効率と経済性が不十分であり、これとは逆に、プリディストーション歪補償方式では高効率且つ経済的であるが歪補償量が不十分であるという特徴がある。
【００６０】
図１０には、フィードフォワード歪補償増幅器の構成例を示してある。
動作の概略としては、入力信号（波形１）をカプラ１０１で分配して、分配信号をベクトル調整器１０２及び主増幅器１０３を有するルートＡにより規定出力レベルの信号（波形２）へ増幅する。増幅した信号（波形２）にはＩＭＤが発生している。ルートＡからの信号と遅延線１０４を有するルートＢからの信号（波形３）とをカプラ１０５で合成して、歪成分のみ（波形４）を抽出する。抽出した歪成分をベクトル調整器１０７及び誤差増幅器１０８を有するルートＤにより主信号のＩＭＤと同振幅逆位相になるように増幅する。ルートＤからの歪成分の信号（波形５）と遅延ユニット１０６を有するルートＣからの信号（波形６）とをカプラ１０９で合成して、ＩＭＤが除去された高出力且つ低歪の信号（波形７）を得る。
【００６１】
このようなフィードフォワード歪補償増幅器の長所は、主増幅器１０３で発生した歪をそのまま歪補償に用いるため歪補償量が多いことであり、また、短所は、ルートＣの遅延ユニット１０６とルートＤの誤差増幅器１０８が必要でありコストが高くなってしまうこと、及びカプラ（カプラＢ）１０５とルートＣで主信号に損失があり、また、誤差増幅器１０８にかかる電力の分だけ装置の効率が悪くなってしまうことである。
【００６２】
図１１には、プリディストーション歪補償増幅器の構成例を示してある。
動作の概略としては、歪発生回路１１１を用いて信号源に予め逆位相のＩＭＤを発生させておく。この状態で増幅すると、逆位相のＩＭＤの分だけ、発生するＩＭＤの残留分（打ち消された後の結果）が小さくなる。
このようなプリディストーション歪補償増幅器の長所は、遅延ユニット及び誤差増幅器が無いためコスト面と効率で優れていることであり、また、短所は、フィードフォワード歪補償方式のように主増幅器で発生したＩＭＤを歪補償に使用するものではないため、歪補償量に限界があることである。通常、プリディストーション歪補償方式では、フィードフォワード歪補償方式と比較して、歪補償量が少ない。
【００６３】
図１２には、上記した第１実施例に係る歪補償増幅器と同様な特徴を有する歪補償増幅器の概略的な構成例を示してある。
本例の歪補償増幅器は、カプラ（カプラＡ）１２１と、ルートＡが有するベクトル調整器１２２、ＦＥＴから構成された前段増幅器１２３、終段と同じＦＥＴから構成されて出力レベルがＰである増幅器１２４と、ルートＢが有する遅延線１２５と、カプラ（カプラＢ）１２６と、ルートＣが有する遅延線１２７と、ルートＤが有するベクトル調整器１２８、ＦＥＴから構成されたレベル調整用の増幅器１２９と、カプラ（カプラＣ）１３０と、ＦＥＴから構成されて出力レベルがＰである複数（本例では、ｎ個）の並列な終段の増幅器Ｄ１〜Ｄｎを備えている。
【００６４】
このような歪補償増幅器では、上記した第１実施例で述べたような効果が得られるが、本例（第３実施例）の歪補償増幅器と比べて、ルートＡの歪発生用回路で出力レベルを落としていないため、カプラ（カプラＢ）１２６とルートＣで高電力用の部品が必要になる。このため、本例（第３実施例）の歪補償増幅器では、更に、経済面の利点を得ることができる。
【００６５】
ここで、本発明に係る歪補償増幅器などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。  また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係る歪補償増幅器などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１実施例に係る歪補償増幅器の構成例を示す図である。
【図２】スペクトラムの例を示す図である。
【図３】主信号と歪の様子の一例を示す図である。
【図４】前段ドライブ増幅器を備えた歪補償増幅器の構成例を示す図である。
【図５】本発明の第２実施例に係る歪補償増幅器の構成例を示す図である。
【図６】フィードフォワード歪補償増幅器の構成例を示す図である。
【図７】プリディストーション歪補償増幅器の構成例を示す図である。
【図８】本発明の第３実施例に係る歪補償増幅器の構成例を示す図である。
【図９】増幅素子で発生するＩＭＤを説明するための図である。
【図１０】フィードフォワード歪補償増幅器について説明するための図である。
【図１１】プリディストーション歪補償増幅器について説明するための図である。
【図１２】本発明の一実施例に係る歪補償増幅器について説明するための図である。
【符号の説明】
【００６７】
１、１ａ・・歪発生部、  ２・・増幅部、  １１、２１・・分配器、  １２、１７・・ベクトル調整器、  １３・・歪発生器、  １４、１６、５３、５５・・遅延線、  １５・・分配合成器、  １８・・増幅器、  １９、２２・・合成器、  Ａ１、Ａ１１、Ａ２１、Ａ３１・・入力端子、  Ａ２、Ａ１２、Ａ２２、Ａ３２・・出力端子、  Ｂ１〜Ｂｎ・・増幅器、  ３１・・前段ドライブ増幅器、  ４１、４３、４５・・結合器、  ４２・・可変増幅器、  ４４・・可変減衰器、  ４６・・制御部、  ５１、５４、５７・・方向性結合器、  ５２、６２・・主増幅器、  ５６・・副増幅器、  ６１・・歪発生器、
７１、７４、８０、８１、１０１、１０５、１０９、１２１、１２６、１３０・・カプラ、  ７２、７６、１０２、１０７、１２２、１２８・・ベクトル調整器、  ７３、７５、１０４、１２５、１２７・・遅延線、  ７７、１２３・・前段増幅器、  ７８、８２、１２４、１２９、Ｃ１〜Ｃｍ、Ｄ１〜Ｄｎ・・増幅器、  ７９・・減衰器、  ８３・・主増幅回路、  ９１、１１２・・増幅素子、  １０３・・主増幅器、  １０６・・遅延ユニット、  １０８・・誤差増幅器（副増幅器）、  １１１・・歪発生回路、
【図１】
2007006436.tif 000003
【図２】
2007006436.tif 000004
【図３】
2007006436.tif 000005
【図４】
2007006436.tif 000006
【図５】
2007006436.tif 000007
【図６】
2007006436.tif 000008
【図７】
2007006436.tif 000009
【図８】
2007006436.tif 000010
【図９】
2007006436.tif 000011
【図１０】
2007006436.tif 000012
【図１１】
2007006436.tif 000013
【図１２】
2007006436.tif 000014