(57)【要約】【課題】特に内部電極層の各厚みが薄層化した場合でも、焼成段階での内部電極層を構成する導電性粒子の粒成長を抑制し、導電性粒子の収縮開始温度を高温側にシフトさせることで、クラックの発生を効果的に抑制することができる導電性ペーストを提供すること。【解決手段】少なくとも、導電性粒子と、共材とを含有する導電性ペーストである。共材が、誘電体粒子からなるコア部と、コア部の周囲を覆っている非導電性被覆部を有しており、非導電性被覆部が、誘電体層を構成する誘電体粒子の主成分に対して添加される副成分の少なくとも１つを有する。【選択図】図３
2007123198.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、導電性粒子と、共材とを含有し、
前記共材が、誘電体粒子からなるコア部と、前記コア部の周囲を覆っている非導電性被覆部とを有することを特徴とする導電性ペースト。
【請求項２】
前記非導電性被覆部が、Ｃａ、Ｓｒ、Ｂａ、Ｍｇ、Ｖ、Ｃｒ、Ｍｎ、Ｌｉ、Ｂ、Ｓｉ、Ｔｉ、Ｚｒ、Ｙ、Ｎｂ、Ｈｆ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１つを有することを特徴とする請求項１に記載の導電性ペースト。
【請求項３】
前記非導電性被覆部が、Ｙ、Ｙｂ、Ｈｏ、Ｄｙ、Ｍｇから選ばれる少なくとも１つを有することを特徴とする請求項１または２に記載の導電性ペースト。
【請求項４】
前記非導電性被覆部が、ガラス成分を有することを特徴とする請求項１〜３のいずれかに記載の導電性ペースト。
【請求項５】
前記非導電性被覆部が、Ｂａ−Ｃａ−Ｓｉ−Ｏ系ガラスを有することを特徴とする請求項１〜４のいずれかに記載の導電性ペースト。
【請求項６】
前記共材が有する前記コア部の周囲を、前記非導電性被覆部が連続的または断続的に覆っている請求項１〜５のいずれかに記載の導電性ペースト。
【請求項７】
ペースト中の導電性粒子の添加量を１００重量％とした場合に、前記共材の添加量が、５〜３０重量％である請求項１〜６のいずれかに記載の導電性ペースト。
【請求項８】
前記非導電性被覆部の厚みが、１〜２５０ｎｍである請求項１〜７のいずれかに記載の導電性ペースト。
【請求項９】
前記導電性粒子の粒子径が、０．０１〜１．０μｍである請求項１〜８のいずれかに記載の導電性ペースト。
【請求項１０】
前記共材の粒子径が、前記導電性粒子の粒子径の１／４以下である１〜９のいずれかに記載の導電性ペースト。
【請求項１１】
前記導電性粉末と、前記共材以外に、バインダーおよび溶剤を含有する請求項１〜１０のいずれかに記載の導電性ペースト。
【請求項１２】
内部電極層と、誘電体層とが、交互に積層された電子部品の製造方法であって、
焼成後に前記誘電体層を形成するグリーンシートを製造する工程と、
前記グリーンシートの表面に、請求項１〜１１のいずれかに記載の導電性ペーストを用いて、前記内部電極層となる電極ペースト層を形成する工程とを有する
電子部品の製造方法。
【請求項１３】
導電性ペーストに含有される共材の非導電性被覆部が、前記電子部品の誘電体層を構成する誘電体粒子の主成分に対して添加される副成分の少なくとも１つを有する請求項１２に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性ペーストおよび積層セラミックコンデンサなどの積層型セラミック電子部品に係り、さらに詳しくは、焼成時のクラックを有効に防止できる導電性ペーストに関する。
【背景技術】
【０００２】
積層型セラミック電子部品の一例である積層セラミックコンデンサは、様々な電子機器に使用されており、その機器の小型化、高性能化に伴い、積層セラミックコンデンサに対する小型化、大容量化等の要求が厳しくなっている。
【０００３】
そういった要求を満たすため、積層セラミックコンデンサの誘電体層および内部電極層の多層化・薄層化が進められている。しかし、卑金属であるＮｉが内部電極として採用されている場合、Ｎｉは誘電体と比較すると融点が低く、誘電体との焼結温度の差が大きいがために、誘電体層を構成する誘電体粒子との収縮差が生じてしまう。その結果、デラミネーションやクラックが発生し、不良率を上げる結果となっていた。
【０００４】
この状況を改善する方法として、一般的に、内部電極層形成用導電性ペーストに、誘電体層を構成する誘電体粒子と同様な誘電体粒子を共材として添加する方法が知られている。たとえば下記に示す特許文献１には、内部電極層形成用ペースト中に、誘電体層とほぼ同一の組成であるセラミック粒子を含有させ、デラミネーションを抑制する旨が開示されている。しかしながら、従来の共材では、導電性粒子の焼結抑制効果が不十分であり、より焼結抑制効果に優れた共材が求められている。
【０００５】
なお、本出願人は、下記に示す特許文献２に、共材粒子を貴金属でコーティングすることで、Ｎｉ粒子同士の焼結を遅らせ、静電容量の低下を防いでいる発明を開示している。この発明によれば、焼結抑制効果が十分に発揮される。しかしながら、貴金属を用いることなく、焼結抑制効果を発揮できる共材が求められている。
【特許文献１】特開平７−２０１２２２号公報
【特許文献２】特願２００５−１２４０４１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、このような実状に鑑みてなされ、特に内部電極層の厚みが薄層化した場合でも、焼成段階での内部電極層を構成する導電性粒子の粒成長を抑制し、導電性粒子の焼結開始温度を高温側にシフトさせることで、クラックの発生を効果的に抑制することができる導電性ペーストを提供することである。本発明の別の目的は、上記の導電性ペーストにより形成された内部電極層と、誘電体層とを有する積層型セラミック電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
導電性ペーストに含まれる共材は、導電性粒子間に介在し、導電性粒子の粒成長を抑制し、焼結を遅らせる効果を持つ。しかしながら、本発明者の実験により、内部電極層の厚みを薄くするにつれて、共材の粒径も小さくなり、共材同士が反応してしまい、導電性粒子の粒成長を抑制する効果が少なくなることを見いだした。本発明者は、共材の粒径を小さくしても、共材本来の焼結抑制効果を発揮できる手段について検討した結果、共材の周囲に被覆層を形成することで、共材同士の反応を抑制できることを見いだした。さらに、被覆層に使用する元素を、誘電体層に使用されている副成分やガラス成分等とすることで、焼結抑制効果がさらに高まることを見いだした。
【０００８】
すなわち、本発明に係る導電性ペーストは、
少なくとも、導電性粒子と、共材とを含有し、
前記共材が、誘電体粒子からなるコア部と、前記コア部の周囲を覆っている非導電性被覆部とを有することを特徴とする。
【０００９】
共材がコア部と非導電性被覆部とからなることにより、共材が導電性粒子間に介在したときに、共材同士が反応することなく、導電性粒子の粒成長を抑制する。したがって、導電性粒子の焼結開始温度を高温側にシフトさせ、焼成時のクラック防止に効果的である。しかも、共材同士の反応を抑制しているため、粒子径の小さい、たとえば０．０５μｍ以下の共材をも使用することができる。その結果、共材の添加量を少なくすることができるので、良好な電気特性が得られる。
【００１０】
好ましくは、前記非導電性被覆部が、Ｃａ、Ｓｒ、Ｂａ、Ｍｇ、Ｖ、Ｃｒ、Ｍｎ、Ｌｉ、Ｂ、Ｓｉ、Ｔｉ、Ｚｒ、Ｙ、Ｎｂ、Ｈｆ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１つを有する。
【００１１】
好ましくは、前記非導電性被覆部が、Ｙ、Ｙｂ、Ｈｏ、Ｄｙ、Ｍｇから選ばれる少なくとも１つを有する。
【００１２】
好ましくは、前記非導電性被覆部が、ガラス成分を有し、より好ましくはガラス成分が、Ｂａ−Ｃａ−Ｓｉ−Ｏ系ガラスである。また、ガラス成分として、Ａｌ２Ｏ３ やＺｎＯが含まれる場合もある。
【００１３】
上記の非導電性被覆部は、誘電体層を構成する誘電体材料に含有される副成分として用いられる元素を有しており、誘電体層の組成ズレを生じさせないため、良好な電気特性が得られる。
【００１４】
好ましくは、前記共材が有する前記コア部の周囲を前記非導電性被覆部が、連続的または断続的に覆っている。コア部の周囲を、非導電性被覆部が連続的に覆っていても、断続的に覆っていても、導電性粒子の粒成長を抑制する効果は変わらない。
【００１５】
好ましくは、前記非導電性被覆部の厚みが、１〜２５０ｎｍである。被覆部の厚みが薄すぎると、本発明の効果が小さくなり、厚すぎると、焼成過程において異相を生成し、焼結開始温度を下げてしまう傾向にある。
【００１６】
好ましくは、前記導電性粒子の粒子径が、０．１〜０．４μｍである。導電性粒子の粒子径が小さすぎると、導電性粒子そのものの耐熱性低下による焼結開始温度が下がるだけでなく、凝集が強くなり分散が困難で、ネッキングがあると共材が導電性粒子間に入りきれず、焼結開始温度を下げる傾向にあり、大きすぎると、導電性粒子の密度が低くなり、焼成後の被覆状態が悪化する傾向にある。
【００１７】
好ましくは、前記共材の粒子径が、前記導電性粒子の粒子径の１／４以下である。共材の粒子径を、導電性粒子の粒子径の１／４以下とすることで、導電性粒子間における共材の分散性が良好となる。１／４よりも大きい場合には、焼成過程で異相を生成して焼結開始温度を下げてしまい、内部電極の被覆率が下がる傾向にある。
【００１８】
好ましくは、ペースト中の導電性粒子の添加量を１００重量％とした場合に、前記共材の添加量が、５〜３０重量％である。共材の添加量が少なすぎると、本発明の効果が小さくなり、多すぎると、ペースト中の導電性粒子および共材の分散性が悪くなり、その結果、電極途切れが増加する傾向にある。
【００１９】
好ましくは、前記導電性粉末と、前記共材以外に、バインダーおよび溶剤を含有する。
【００２０】
本発明に係る電子部品の製造方法は、焼成後に前記誘電体層を形成するグリーンシートを製造する工程と、前記グリーンシートの表面に、上記の導電性ペーストを用いて、前記内部電極層となる電極ペースト層を形成する工程と、前記電極ペースト層が形成されたグリーンシートを交互に積層して積層体を形成する工程と、前記積層体を焼成する工程とを有する。
【００２１】
好ましくは、上記の電子部品の製造方法で用いられる上記の導電性ペーストに含有される共材の非導電性被覆部が、前記電子部品の誘電体層を構成する誘電体粒子の主成分に対して添加される副成分の少なくとも１つを有する。
【００２２】
なお、本発明で用いることができるグリーンシートの材質および製造方法などは、特に限定されず、ドクターブレード法により成形されるセラミックグリーンシート、押出成形されたフィルムを二軸延伸して得られる多孔質のセラミックグリーンシートなどであっても良い。
【００２３】
また、本発明において、電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を図面に示す実施形態に基づき説明する。
図１は、本発明の一実施形態に係る積層セラミックコンデンサの断面概略図である。
図２は、本発明の一実施形態に係る内部電極層用導電性ペーストの概略図である。
図３（Ａ）および図３（Ｂ）は、図２に示す内部電極層用導電性ペーストに含有される共材の断面図である。
図４は、本発明の実施例のコンデンサ試料の誘電体層および内部電極層と、比較例のコンデンサ試料の内部電極層についてのＴＭＡと温度との関係を示すグラフである。
【００２５】
まず、本発明の一実施形態としての積層セラミックコンデンサの全体構成について説明する。
【００２６】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素体４と、第１端子電極６と、第２端子電極８とを有する。コンデンサ素体４は、誘電体層１０と、内部電極層１２とを有し、誘電体層１０の間に、これらの内部電極層１２が交互に積層してある。交互に積層される一方の内部電極層１２は、コンデンサ素体４の第１端部４ａの外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、コンデンサ素体４の第２端部４ｂの外側に形成してある第２端子電極８の内側に対して電気的に接続してある。
【００２７】
誘電体層１０の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどを主成分とする誘電体材料で構成される。この誘電体層１０は、好ましくは、還元雰囲気焼成が可能な誘電体材料で構成してある。
【００２８】
各誘電体層１０の厚みは、特に限定されないが、数μｍ〜数百μｍのものが一般的である。特に本実施形態では、好ましくは５μｍ以下、より好ましくは３μｍ以下に薄層化されている。
【００２９】
本実施形態では、図１に示す各内部電極層１２に含有される導電材は特に限定されないが、誘電体層１０の構成材料として、耐還元性を有する材料を使用する場合には、卑金属を用いることができる。導電材として用いる卑金属としては、Ｎｉ、Ｃｕ、Ｎｉ合金またはＣｕ合金が好ましい。内部電極層１２の主成分をＮｉにした場合には、誘電体が還元されないように、低酸素分圧（還元雰囲気）で焼成するという方法がとられている。
【００３０】
端子電極６および８の材質も特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。
【００３１】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．６〜５．６ｍｍ、好ましくは０．６〜３．２ｍｍ）×横（０．３〜５．０ｍｍ、好ましくは０．３〜１．６ｍｍ）×厚み（０．１〜１．９ｍｍ、好ましくは０．３〜１．６ｍｍ）程度である。
【００３２】
次に、積層セラミックコンデンサ２の製造方法の一例を説明する。
まず、焼成後に図１に示す誘電体層１０を構成することになるセラミックグリーンシートを製造するために、誘電体ペーストを準備する。
誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【００３３】
誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が０．１〜３．０μｍ程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。
【００３４】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００３５】
また、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。
【００３６】
さらに、図２に示す内部電極層用導電性ペーストを準備する。導電性ペーストに含有される導電性粒子としては、卑金属であるＮｉ、Ｃｕが好ましく、これらの金属単体であっても、また、これらの金属の合金、あるいは焼成後にこれら金属の合金となる各種酸化物、有機金属化合物、レジネート等であってもよい。好ましくは、導電性粒子の粒子径が、０．１〜０．４μｍである。
【００３７】
導電性ペーストに含有される共材としては、本実施形態では、図３に示す共材３４が用いられる。この共材３４は、誘電体粒子で構成されるコア部３５と、コア部３５の周囲を覆っている被覆層３６とを有しており、被覆層３６は非導電性である。コア部３５を構成する誘電体粒子としては、特に限定されないが、誘電体層１０を形成するための誘電体粒子と同様の誘電体材料が用いられる。
【００３８】
コア部３５の形状は、特に限定されず、球状、フレーク状、突起状および／または不定形状であっても良い。本実施形態では、球状の場合について説明する。コア部３５の周囲を覆う被覆層３６は、必ずしもコア部３５の全外周を覆う必要はなく図３（Ｂ）に示すように、部分的に、コア部３５の外周を覆うものであっても良い。
【００３９】
被覆層３６の厚みは、好ましくは、１〜２００ｎｍ、さらに好ましくは、１０〜１００ｎｍの範囲にある。
【００４０】
被覆層３６の厚みが薄すぎると、本発明の作用効果が小さくなる傾向にある。また、厚すぎると、ペースト中の導電性粒子および共材の分散性が悪くなり、その結果、電極途切れが増加する傾向にある。
【００４１】
被覆層３６は、好ましくは、Ｃａ、Ｓｒ、Ｂａ、Ｍｇ、Ｖ、Ｃｒ、Ｍｎ、Ｌｉ、Ｂ、Ｓｉ、Ｔｉ、Ｚｒ、Ｙ、Ｎｂ、Ｈｆ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕから選ばれる少なくとも１つを有しており、より好ましくは、誘電体層を構成する誘電体材料の副成分と少なくとも１つが同一である。
【００４２】
より好ましくは、上記の元素のうち、Ｙ、Ｙｂ、Ｈｏ、Ｄｙ、Ｍｇから選ばれる少なくとも１つを有しており、また、ガラス成分を有しても良い。ガラス成分は、Ｂａ−Ｃａ−Ｓｉ−Ｏ系ガラスであるのが、さらに好ましい。
【００４３】
本実施形態では、上記に示した被覆層３６により覆われているコア部３５を有する共材３４を次のように製造する。
【００４４】
コア部３５を構成する誘電体粒子は、特に限定されないが、誘電体層１０を形成するための誘電体粒子と同様な誘電体材料が用いられる。コア部３５を構成する誘電体粒子の一次粒子の平均粒径が０．０１〜０．２μｍであるものを準備する。次に、被覆層３６を構成する上記の元素の化合物を溶液として、誘電体原料に加えて混合し、さらに熱処理を行う。
【００４５】
前記溶液は、被覆層３６を構成する上記の元素を、たとえば、アルコキシド錯体、その他金属錯体、金属塩とし、アルコール、ベンゼン、それらの誘導体、クロロホルム等の溶媒に溶かすことで、溶液とする。
【００４６】
アルコキシドの例としては、メトキシド、エトキシド、プロポキシド、ブトキシド、ペンチルオキシド、エトキシエトキシド、メトキシエトキシド等が挙げられる。
【００４７】
アルコキシド錯体におけるアルコラート配位子の数は通常１〜６であり、同一のアルコキシド錯体において、金属に配位するアルコラート配位子は通常同一であるが、異なっていても良い。
【００４８】
熱処理後、湿式粉砕したものを、脱水・乾燥し、被覆層３６により覆われているコア部３５を有する共材３４を得る。
【００４９】
このようにして得られた共材３４を導電性粒子、有機ビヒクルとを混練して調製し、導電性ペーストとする。有機ビヒクルは、誘電体層用ペーストと同様のものを使用できる。
【００５０】
次に、上記誘電体原料を含有する誘電体層用ペーストと、内部電極層用ペーストとを用いて、焼成前誘電体層と焼成前内部電極層とが積層されたグリーンチップを作製する。グリーンチップの作製においては、印刷法および転写法のどちらを用いてもよい。その後、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を経て、コンデンサ素子本体４を得る。その後、この素子本体４に、外部電極用ペーストを印刷または転写して焼成し、端子電極６，８を形成して、積層セラミックコンデンサ２が製造される。
【００５１】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００５２】
たとえば、本発明は、積層セラミックコンデンサに限らず、誘電体層と、内部電極層とを有するその他の電子部品に適用することが可能である。
【実施例】
【００５３】
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
実施例１
導電性ペーストの作製
【００５４】
まず、共材のコア部を構成する誘電体材料として、平均粒子径が０．１μｍのＢａＴｉＯ３ 粉末を準備した。次に共材の被覆層を構成する金属として、Ｂａ、Ｃａ、Ｓｉ、Ｍｇ、Ｖ、Ｙ、Ｍｎを選択し、錯体とした。これらの錯体をメタノールに溶解させ、被覆層用の溶液とした。
【００５５】
上記のＢａＴｉＯ３ と被覆層用の溶液とを混合し、８００°Ｃ、５時間の条件で熱処理を行い、さらにボールミルにて湿式混合粉砕を行った。次に、１００°Ｃで１２時間脱水乾燥を行い、コアであるＢａＴｉＯ３ の周囲をＢａ、Ｃａ、Ｓｉ、Ｍｇ、Ｖ、Ｙ、Ｍｎの酸化物で被覆してある共材を得た。被覆層は非導電性である。
【００５６】
このようにして得られた共材と、平均粒径が０．２μｍの１００％Ｎｉ粉末からなる導電性粒子と、有機ビヒクルと共に、３本ロールにより混練し、スラリー化して内部電極層形成用の導電性ペーストとした。配合比は、導電性粒子１００重量部に対して、共材を２０重量部とし、これに有機ビヒクル（バインダ樹脂としてのエチルセルロース樹脂４．５重量部をターピネオール２２８重量部に溶解したもの）を添加した。
誘電体層用ペースト
【００５７】
まず、誘電体材料の主成分として、ＢａＴｉＯ３  粉末を準備した。このＢａＴｉＯ３  粉末は、共材のコア部を構成する誘電体材料と同一である。また、副成分として、ＭｇＣＯ３  、ＭｎＣＯ３、Ｖ２ Ｏ５、Ｙ２  Ｏ３、（Ｂａ０．６Ｃａ０．４）ＳｉＯ３を準備した。ボールミルにより１６時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒径は０．２５μｍであった。なお、ガラス成分である（Ｂａ０．６Ｃａ０．４）ＳｉＯ３  は、ＢａＣＯ３  ，ＣａＣＯ３  およびＳｉＯ２  を所定比になるように秤量し、ボールミルにより１６時間湿式混合し、乾燥後、１１５０°Ｃで空気中で焼成し、さらに、ボールミルにより１００時間湿式粉砕することにより製造した。
【００５８】
このようにして得られた誘電体材料１００重量部と、アクリル樹脂６重量部と、トルエン６重量部と、メチルエチルケトン３．５重量部と、ミネラルスピリット６重量部と、アセトン４重量部とをボールミルで混合し、ペースト化して誘電体層用ペーストを得た。
積層セラミックコンデンサ試料の作製
【００５９】
得られた誘電体層用ペーストを用いて、ＰＥＴフィルム上に、ドクターブレード法によりシート成形を行い、乾燥することにより、グリーンシートを形成した。このとき、グリーンシートの厚みは、２．５μｍとした。この上に内部電極層用導電性ペーストを印刷した後、ＰＥＴフィルムからシートを剥離した。次いで、これらのグリーンシートと保護用グリーンシート（内部電極層用導電性ペーストを印刷しないもの）とを積層、圧着して、グリーンチップを得た。
【００６０】
次いで、グリーンチップを所定サイズに切断し、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼結体を作製した。
【００６１】
脱バインダ処理は、
昇温速度：１０°Ｃ／時間、
保持温度：２４０°Ｃ、
保持時間：８時間、
雰囲気：空気中、
で行った。
【００６２】
焼成は、
昇温速度：２００°Ｃ／時間、
保持温度：１１５０〜１２５０°Ｃ、
保持時間：２時間、
酸素分圧：５×１０−１３Ｐａ、
雰囲気：Ｈ２−Ｎ２−Ｈ２Ｏガス、
で行った。
【００６３】
アニールは、
昇温速度：２００°Ｃ／時間、
保持温度：９００〜１０５０°Ｃ、
保持時間：４時間、
酸素分圧：１．０×１０−６Ｐａ、
雰囲気：加湿したＮ２ ガス、
で行った。
【００６４】
なお、焼成および再酸化処理の際の雰囲気ガスの加湿には、水温を２０°Ｃとしたウェッターを用いた。
【００６５】
このようにして得られた焼結体の両面に、端子電極としてＩｎ−Ｇａを塗布し、コンデンサの試料とした。
【００６６】
得られたコンデンサのサイズは、３．２ｍｍ×１．６ｍｍ×０．６ｍｍであり、内部電極層に挟まれた誘電体層の数は１００層、１層あたりの誘電体層の厚みは（層間厚み）は、１．２μｍであり、内部電極層の厚みは１．０μｍであった。
実施例２
【００６７】
実施例１の導電性ペーストの作製において、被覆層を形成するための金属として、Ｂａ、Ｃａ、Ｓｉを選択し、被覆層を（Ｂａ０．６Ｃａ０．４）ＳｉＯ３  で構成した以外は、実施例１と同様の方法で、コンデンサ試料を作製した。被覆層は非導電性である。
比較例１
【００６８】
実施例１において、導電性ペーストに含有される共材の被覆層を形成しなかった以外は、実施例１と同様の方法で、コンデンサ試料を作製した。
比較例２
【００６９】
共材を含まない導電性ペーストを用いた以外は、実施例１と同様の同様の方法で、コンデンサ試料を作製した。
クラック発生率
【００７０】
得られたコンデンサ試料について、クラック発生率の評価を次のようにして行った。焼上げ素地を研磨し、積層状態を目視にて観察し、素地クラックの有無を確認した。素地クラックの有無の確認は、１００００個のコンデンサ試料について行った。外観検査の結果、１００００個のコンデンサ試料に対する、素地クラックが発生した試料の割合を算出することにより、クラック発生率を求めた。５０００ｐｐｍ以下を良好とし、好ましくは、１０００ｐｐｍ以下、より好ましくは、５００ｐｐｍ以下、さらに好ましくは、３００ｐｐｍ以下とした。実施例１、２、比較例１および２について評価した結果を表１に示す。
内部電極層の被覆率
【００７１】
コンデンサ素子本体の切断面について、ＳＥＭ観察を行った。そして、得られたＳＥＭ写真から内部電極層の被覆率を求めた。具体的には、内部電極層に電極途切れ部が全く無いとして仮定した場合に、内部電極層が誘電体層を被覆する理想面積を１００％とし、内部電極層が誘電体層を実際に被覆している面積の比率を計算することにより求めた。なお、被覆率は、視野５０μｍ×６０μｍについて測定したＳＥＭ写真１０枚を使用して求めた。被覆率は、６０〜９５％を良好とし、好ましくは、６５〜９５％とし、より好ましくは、７０〜９５％、さらに好ましくは、８０〜９５％とした。実施例１、２、比較例１および２について評価した結果を表１に示す。
【００７２】
【表１】
2007123198.tif 000003
【００７３】
表１より、被覆層を有する共材を使用した場合、クラック発生率が改善され、内部電極層の被覆率も良好であることが確認できた。また、実施例２において共材の被覆部がガラス成分であっても、実施例１と同等の効果が得られることが確認できた。
ＴＭＡ
【００７４】
実施例１で得られたコンデンサ試料の誘電体層および内部電極層、比較例１で得られたコンデンサ試料の内部電極層についてＴＭＡを測定すると、図４に示す結果となった。図４より、実施例１の内部電極層のＴＭＡは、誘電体層のＴＭＡに近づくことが分かる。したがって、被覆層を有する共材を内部電極に含有させることで、誘電体と内部電極との収縮差が小さくすることができる。
実施例１１〜１５
【００７５】
実施例１において、共材の添加量を表２に示すように変化させた以外は、実施例１と同様の方法で、コンデンサ試料を作製し、クラック発生率および内部電極層の被覆率の評価を行った。結果を表２に示す。
【００７６】
【表２】
2007123198.tif 000004
【００７７】
表２より、共材の添加量を変化させても、クラック発生率が改善され、被覆率も良好となっている。特に、共材の添加量を５〜３５重量％とした場合には、より良好な結果を示すことが確認できた。
実施例２１〜２８、３１〜３４
【００７８】
実施例１において、Ｎｉの粒子径または共材の粒子径を変化させることで、Ｎｉの粒子径と共材の粒子径の比を表３および４に示すように変化させた以外は、実施例１と同様の方法で、コンデンサ試料を作製し、クラック発生率および内部電極層の被覆率の評価を行った。結果を表３および４に示す。
【００７９】
【表３】
2007123198.tif 000005
【００８０】
【表４】
2007123198.tif 000006
【００８１】
表３および４より、Ｎｉの粒子径と共材の粒子径の比を変化させても、クラック発生率が改善され、被覆率も良好となっている。特に、Ｎｉの粒子径と共材の粒子径の比が１／４以下の場合には、より良好となっていることが確認できた。
実施例４１〜４７
【００８２】
実施例１において、共材の被覆部の厚みを表５に示すように変化させた以外は、実施例１と同様の方法で、コンデンサ試料を作製し、クラック発生率および内部電極層の被覆率の評価を行った。結果を表５に示す。
【００８３】
【表５】
2007123198.tif 000007
【００８４】
表５より、共材の被覆部の厚みを変化させても、クラック発生率が改善され、被覆率も良好となっている。特に、共材の被覆部の厚みが１０〜１００ｎｍの場合には、より良好となっていることが確認できた。
【００８５】
図４および表１〜５より、共材が、コア部と非導電性被覆部を有することで、導電性粒子の焼結開始温度を高温側にシフトさせることが可能となり、クラックの発生を効果的に抑制し、さらには、内部電極層の被覆率を向上させることができることが確認できた。
【図面の簡単な説明】
【００８６】
【図１】図１は、本発明の一実施形態に係る積層セラミックコンデンサの断面概略図である。
【図２】図２は、本発明の一実施形態に係る内部電極層用導電性ペーストの概略図である。
【図３】図３（Ａ）および図３（Ｂ）は、図２に示す内部電極層用導電性ペーストに含有される共材の断面図である。
【図４】図４は、本発明の実施例のコンデンサ試料の誘電体層および内部電極層と、比較例のコンデンサ試料の内部電極層についてのＴＭＡと温度との関係を示すグラフである。
【符号の説明】
【００８７】
２…  積層セラミックコンデンサ
４…  コンデンサ素体
４ａ…  第１端部
４ｂ…  第２端部
６…  第１端子電極
８…  第２端子電極
１０…  誘電体層
１２…  内部電極層
１２ａ…  内部電極層用導電性ペースト
３２…  導電性粒子
３４…  共材
３５…  コア部
３６…  被覆層
【図１】
2007123198.tif 000008
【図２】
2007123198.tif 000009
【図３】
2007123198.tif 000010
【図４】
2007123198.tif 000011