(57)【要約】【課題】通信制御に際し，中央処理部の負荷を低減可能な通信装置，通信回路，及び通信方法を提供すること。【解決手段】ＣＰＵ１４２と，ＣＰＵ１４２からの伝送指令を中継するＣＰＵインターフェース部１０２と，ＣＰＵインターフェース部１０２を介した伝送指令に応じて，送受信するデータの通信制御を行う通信制御部と，を備えた通信装置が提供される。また，ＣＰＵインターフェース部１０２及び通信制御部は，伝送指令後の通信制御を，ＣＰＵ１４２とは独立して行うことを特徴とする。【選択図】図１
2007259078.tif 000002
【特許請求の範囲】
【請求項１】
中央処理部と；
前記中央処理部が処理するデータを記憶する主記憶部と；
前記中央処理部からの伝送指令を中継する中継部と；
前記中継部を介した伝送指令に応じて，他の通信装置との間で送受信するデータの通信制御を前記中央処理部と独立して行う１または２以上の通信制御部と；
前記通信制御部毎に設置され，各通信制御部が行う通信制御のために必要な各データを，前記主記憶部に格納されたデータとは別に，それぞれ分散して記憶する通信記憶部と；
を備えることを特徴とする，通信装置。
【請求項２】
前記通信制御部は，
相手通信局との通信状態を検出する通信状態検出部を含むことを特徴とする，請求項１に記載の通信装置。
【請求項３】
前記通信制御部は，
送信したパケットの伝送誤り率を計算するパケット・エラー・レート計算部を含むことを特徴とする，請求項１に記載の通信装置。
【請求項４】
前記通信制御部は，
前記通信状態検出部により検出された通信状態に基づいて，送信データの伝送レートを上下させる伝送レート制御部を含むことを特徴とする，請求項３に記載の通信装置。
【請求項５】
前記通信制御部は，
自動再送方式によるパケットの再送制御に必要なシーケンス番号データを保持する自動再送制御情報保持部を含むことを特徴とする，請求項１に記載の通信装置。
【請求項６】
前記通信制御部は，
受信パケットの順列を整列する受信パケット整列部を含むことを特徴とする，請求項１に記載の通信装置。
【請求項７】
相手通信局から受信したパケットに応じて，送受信するデータの通信制御に必要なデータを保持し，前記通信制御を，中央処理部と独立して行うことを特徴とする，通信回路。
【請求項８】
中央処理部から伝送命令を受ける指令受信過程と；
前記中央処理部と独立して，相手通信局との通信経路を確保する経路確保過程と；
前記中央処理部と独立して，前記相手通信局が通信可能な状態にあるか否かを確認する状態確認過程と；
前記相手通信局が通信可能である場合に，前記中央処理部と独立して，送信データを伝送するデータ送信過程と；
前記送信データの伝送が完了した旨を前記中央処理部に通知する完了通知過程と；
を含むことを特徴とする，通信方法。
【請求項９】
中央制御部から伝送指令を受ける指令受信過程と；
前記中央処理部と独立して，相手通信局から受信したパケットの通信制御に関するデータを解析する解析過程と；
前記解析した通信制御データに基づき，前記中央処理部と独立して，通信制御を行う通信制御過程と；
前記パケットに含まれるデータのうち，前記通信制御にのみ必要なデータを除いたデータを前記中央処理部に伝送する伝送過程と；
を含むことを特徴とする，通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，相手通信局との間で通信を行う通信装置，通信回路，及び通信方法に関する。
【背景技術】
【０００２】
一般に，蓄積交換型の通信システムにおいて，通信局間のデータ伝送の際には，送受信すべきデータをパケットと呼ばれる伝送単位に整理してからデータを送受信する。従来の通信局は，モデムと上位レイヤとの間でデータを処理するアクセス制御部を備え，上位レイヤから送信すべきデータを受け取る。受け取ったデータは，一度，アクセス制御部内のバッファに蓄積される。その後，当該データに応答するための送信信号（パケット）が生成され，データ通信相手に伝送される。
【０００３】
さらに，通信システムにおいては，送信した信号が受信側で正しく復号されるとは限らないため，通信相手から受信確認を示す応答が返送されてくるまで，上記蓄積されたデータがバッファ内に滞留される。伝送誤りがなくパケットを受け取ったことを示す肯定応答（ＡＣＫ；ｐｏｓｉｔｉｖｅ  ＡＣＫｎｏｗｌｅｄｇｅｍｅｎｔ）が返送されてきた場合には，次のパケットが送信される。一方，伝送誤りがあったことを示すＮＡＣＫ（Ｎｅｇａｔｉｖｅ  ＡＣＫｎｏｗｌｅｇｅｍｅｎｔ）が返送されてきた場合には，上記蓄積されたデータが再送される。このように，送信したパケットに伝送誤りが発生した際，送信側が受信側の要求に基づいてパケットを送り直す方式は，自動再送方式（ＡＲＱ；Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  ｒｅＱｕｅｓｔ）と呼ばれる（例えば，特許文献１を参照）。この場合，通信相手から受信確認応答が返送されてきた後に，蓄積中のデータ領域が開放される。
【０００４】
また，受信側の装置においても，一度，アクセス制御部内のバッファに受信データが蓄積される。受信側の装置は，蓄積されたデータに基づいて，受信パケットの順列などを確認し，受信データを上位レイヤに提供可能か否かを判断する。上位レイヤに提供可能ではないと判断された場合には，受信データが受信バッファに滞留される。逆に，上位レイヤに提供可能であると判断された場合には，順次，上位レイヤにデータが提供され，その都度，受信バッファ領域が開放される。
【０００５】
さらに，多くの通信システムでは，伝送路の品質に応じて，送信データレートを適宜変更するレートアダプテーションと呼ばれる技術が採用されており，アクセス制御部は，宛先となる各通信局に対し，どのデータレートにて送信すべきかを決定する機構を有している。このデータレートを決定する要因となるデータの一つとして，送信したパケットの伝送誤り率を示すパケット・エラー・レートが検出される。
【０００６】
アクセス制御部は，通信局毎にパケット・エラー・レートを監視し，パケット・エラー・レートが高くなると，伝送する際のデータレートを下げ，パケット・エラー・レートが低くなると，伝送する際のデータレートを下げる。このように，パケット・エラー・レートに応じて，伝送する際のデータレートが制御される。
【０００７】
【特許文献１】特開２００６−０１３９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来，上述のような，アクセス制御に関する煩雑な処理については，汎用性と処理能力に優れる中央処理部（例えば，ＣＰＵ；Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）がその役割を担っていた。
【０００９】
通常，相手通信局と通信する際には，少なくとも，「自動再送制御に関するデータ」，「受信パケット順列に関するデータ」，「相手通信局の対応動作モードに関するデータ」，「送信データレートに関するデータ」，「パケット・エラー・レートに関するデータ」といったデータを相手通信局の分だけ保持している必要があり，ＣＰＵを用いて処理を行う場合には，これらの各相手通信局に対するデータは，ＣＰＵのローカルバスに接続された主記憶部等の記憶媒体に一括して格納されていた。
【００１０】
上述のような，ＣＰＵを利用したアクセス制御方法によると，各処理を時分割で実行する必要があり，処理遅延が発生する可能性がある。このため，所定の期間内に所望の処理を終了できないケースも発生しうる。かかる問題を回避する為に，クロックサイクル当りの演算能力が高いＣＰＵを用いたり，動作周波数の高いＣＰＵを使用する方法が考えられる。しかし，これらの措置は，高価なＣＰＵを搭載することによる高コスト化や高性能ＣＰＵによる高消費電力化に繋がる。
【００１１】
そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，通信制御に際し，中央処理部の負荷を低減可能な，新規かつ改良された通信装置，通信回路，及び通信方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために，本発明のある観点によれば，中央処理部と；前記中央処理部が処理するデータを記憶する主記憶部と；前記中央処理部からの伝送指令を中継する中継部と；前記中継部を介した伝送指令に応じて，送受信するデータの通信制御を前記中央処理部と独立して行う１または２以上の通信制御部と；前記通信制御部毎に設置配置され，各通信制御部が行う通信制御のために必要な各データを，前記主記憶部に格納されたデータとは別に，それぞれ分散して記憶する通信記憶部と；を備えることを特徴とする，通信装置が提供される。
【００１３】
上記通信装置が備える主記憶部は，前記中央処理部が処理するデータを記憶する。また，上記中継部は，中央処理部が発信した伝送指令を中継する。上記通信制御部は，中継部を介した伝送指令に応じて，送受信するデータの通信制御を行う。中央処理部が発信した伝送指令は，中継部において解釈される。また，通信制御の際には，中央処理部とは独立して動作する通信制御部により，中継部によって解釈されたデータを基に，通信制御に関する処理が行われる。
【００１４】
また，中央処理部が発信する伝送指令は，新たな相手通信局が発見された際に，通信制御部に対して，該相手通信局との交信を開始する指令であってもよい。また，上記伝送指令は，相手通信局が移動してしまい，該相手通信局が発する信号が検知できなくなった場合に，該相手通信局との交信を終了する旨を通知する指令であってもよい。
【００１５】
さらに，中央処理部が伝送指令を発令した後，通信制御部は，中央処理部の伝送指令に応じることなく，相手通信局から受信した受信パケットのデータを解析して動作するとしてもよい。通常，中央処理部としては，ＣＰＵが用いられる。
【００１６】
主記憶部さらに，上記通信記憶部は，前記通信制御部毎に設置配置され，各通信制御部が行う通信制御のために必要な各データを，前記主記憶部に格納されたデータとは別に，それぞれ分散して記憶する。その結果，通信記憶部と主記憶部との間に，データが分散配置されることにより，通信制御に必要なデータを通信制御部が参照する際に，中央処理部に接続された主記憶部の内容を参照する必要がない。その為，通信制御の間，主記憶部へのアクセスの調停をすることすらなく，通信制御部が独立して動作することができる。かかる構成により，中央処理部は，伝送指令を中継部に伝送した後は，通信制御の間，他の処理を実行することが可能となる。
【００１７】
さらに，通信制御部は，相手通信局との通信状態を検出する通信状態検出部を含んでいてもよい。かかる構成により，相手通信局との間の通信状態を中央処理部と独立して検出することができ，相手通信局との間の通信状態を通信制御部が独自に判断して，通信制御を実行することが可能となる。
【００１８】
さらに，通信制御部は，送信したパケットの伝送誤り率を計算するパケット・エラー・レート計算部を含んでいてもよい。該パケット・エラー・レート（ＰＥＲ；Ｐａｃｋｅｔ  Ｅｒｒｏｒ  Ｒａｔｅ）計算部は，ＰＥＲ専用のメモリを含んでいてもよく，上記伝送誤り率を計算するのに必要なデータのみを保持するように構成してもよい。かかる構成により，送信したパケットの伝送誤り率を計算する処理を中央処理部から分離して，独立に処理することができ，中央処理部の負荷を減少させることが可能となる。
【００１９】
さらに，通信制御部は，通信状態検出部により検出された通信状態に基づいて，送信データの伝送レートを上下させる伝送レート制御部を含んでいてもよい。また，上記伝送レートを算出する伝送レート算出部を含んでいてもよい。さらに，該伝送レート制御部は，上記伝送レートの算出に必要なデータを保持する専用のメモリを含んでいてもよい。かかる構成により，伝送レートを決定する処理を中央処理部から分離することができ，中央処理部の負荷を低減させることが可能となる。
【００２０】
さらに，通信制御部は，自動再送方式によるパケットの再送制御に必要なシーケンス番号データを保持する自動再送制御情報保持部を含んでいてもよい。かかる構成により，中央処理部とは独立して，自動再送方式の再送制御処理を実行することができ，中央処理部の負荷を低減することが可能となる。
【００２１】
さらに，通信制御部は，受信パケットの順列を整列する受信パケット整列部を含んでいてもよい。また，受信パケット整列部は，上記整列に必要なデータのみを保持するメモリを含んでいてもよい。かかる構成により，中央処理部と独立して，受信パケットの順列整理ができ，中央処理部の負荷を軽減することが可能となる。
【００２２】
また，上記課題を解決するために，本発明の別の観点によれば，相手通信局から受信したパケットに応じて，送受信するデータの通信制御を行う通信制御部を含み，前記通信制御部は，前記通信制御に必要なデータを保持し，中央処理部と独立して動作することを特徴とする，通信回路が提供される。
【００２３】
上記の無線通信回路に含まれる通信制御部は，相手通信局から受信したパケットのデータに応じて，送受信するデータの通信制御を実行する。また，通信制御部は，通信制御に必要なデータを保持し，中央処理部からはアクセスされないように構成してもよい。さらに，通信制御部と通信制御データ保持部とは，中央処理部と独立して動作する。
【００２４】
また，上記課題を解決するために，本発明のさらに別の観点によれば，中央処理部と独立して，通信制御部が行う通信制御に関する通信方法が提供される。前記通信方法は，データを送信する送信方法に関し，中央処理部から伝送命令を受ける指令受信過程と；中央処理部と独立して，相手通信局との通信経路を確保する経路確保過程と；中央処理部と独立して，前記相手通信局が通信可能な状態にあるか否かを確認する状態確認過程と；前記相手通信局が通信可能である場合に，中央処理部と独立して，送信データを伝送するデータ送信過程と；前記送信データの伝送が完了した旨を中央処理部に通知する完了通知過程と；を含むことを特徴とする。
【００２５】
上記通信方法が含む経路確保過程では，相手通信局との間の通信経路を確保する。また，状態確認過程では，相手通信局が通信可能な状態にあるかどうかを確認する。データ送信過程では，相手通信局が通信可能である場合に，送信データを伝送する。完了通知過程では，送信データの伝送が完了した旨を中央処理部に通知する。従って，通信制御に関して，中央処理部が処理する必要のない処理については，通信制御部が処理を実行し，その結果を中央処理部に通知する送信方法が提供される。
【００２６】
かかる構成により，データの送信に際し，中央処理部が直接関与することなく，送信処理をすることが可能になり，中央処理部の負荷を軽減することが可能になる。
【００２７】
また，上記課題を解決するために，本発明のさらに別の観点によれば，中央処理部と独立して，通信制御部が行う通信制御に関する通信方法が提供される。前記通信方法は，データを受信した後，通信制御部が処理する受信データの処理方法に関し，中央制御部から伝送指令を受ける指令受信過程と；中央処理部と独立して，相手通信局から受信したパケットの通信制御に関するデータを解析する解析過程と；前記解析した通信制御データに基づき，中央処理部と独立して，通信制御を行う通信制御過程と；前記パケットに含まれるデータのうち，前記通信制御にのみ必要なデータを除いたデータを中央処理部に伝送する伝送過程と；を含むことを特徴とする。
【００２８】
上記通信方法が含む解析過程では，相手通信局から受信したパケットから通信制御に関するデータを抽出して解析する。さらに，解析された通信制御データを基に，通信制御を実行する。相手通信局データの読み取り，パケットの再送要求，又は再送パケットの受信等の通信制御が完了すると，パケットに含まれるデータのうち，前記通信制御にのみ必要なデータを除いたデータを中央処理部に伝送する。
【００２９】
かかる構成により，データの受信に際し，受信パケットに含まれるプリアンブル，フレーム開始デリミタ，ＭＡＣアドレス，ヘッダデータ，又は誤り検査ビット等の通信制御にのみ必要とされるデータを，通信制御部により予め処理することが可能となり，中央処理部の負荷を軽減することが可能になる。
【発明の効果】
【００３０】
以上説明したように本発明によれば，通信制御に際し，中央処理部の負荷を低減することが可能である。
【発明を実施するための最良の形態】
【００３１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３２】
まず，本実施形態に係る通信局の具体的な構成を説明するに先立ち，一般的な通信局の構成について簡単に説明する。
【００３３】
図７は，一般的な通信局の構成を示したブロック図である。通信局６００は，上位レイヤ６１０と，アクセス制御部６２０と，モデム６３０とにより構成される。さらに，アクセス制御部６２０は，ＣＰＵと主記憶部とを備えた送信データ生成部（ＣＰＵ／主記憶部）６２２とバッファ（データ記憶部）６２４とを備える。
【００３４】
相手通信局からモデム６３０を介して受信したデータは，一旦，バッファ６２４に蓄積され，上位レイヤ６１０へと伝送される。また，送信すべきデータは，上位レイヤ６１０からバッファ６２４に伝送され，送信データ生成部６２２により処理された後，モデム６３０を介して相手通信局に送信される。
【００３５】
図８は，アクセス制御部６２０の構成をより詳細に示したブロック図である。アクセス制御部６２０は，カスタムロジック領域７００とプロセッサ領域７４０とを含む。プロセッサ領域７４０は，ＣＰＵ７４２と，主記憶部７４４と，データ記憶部７４６と，インターフェース回路７４８，７５０を含む。インターフェース回路７５０は，上位レイヤとの間でデータを直接交換し，ローカルバスを通じてＣＰＵ７４２へとデータを伝送する。また，主記憶部７４４，及びデータ記憶部７４６は，ローカルバスを介してＣＰＵ７４２と接続され，ＣＰＵ７４２から直接アクセスすることが可能となっている。
【００３６】
また，カスタムロジック領域７００は，送受信ベアラ・ビット列（Ｂｅａｒｅｒ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ）処理部７０２を含む。送受信ベアラ・ビット列処理部７０２は，インターフェース回路７４８を通じてプロセッサ領域７４０から伝送されたデータをビット列へと変換してモデムへと伝送する。
【００３７】
以下では，本実施形態に係るアクセス制御部の具体的な構成について説明する。これに先立ち，上述の一般的な通信装置と本実施形態に係る通信装置との違いについて述べる。
【００３８】
上記一般的な通信局においては，ＣＰＵ７４２が上記レイヤから供給される信号を一元的に処理及び管理し，必要に応じてカスタムロジック領域７００にデータを供給する構成になっている。しかし，このような構成下においては，ＣＰＵ７４２に掛かる処理負担が増大することとなる。そこで，本実施形態に係る通信局においては，図１に示すように，カスタムロジック領域１００内に，メディアアクセス制御用のロジック回路を設け，この回路において，各種データの処理を実行することにより，ＣＰＵ１４２に係る処理負担を軽減させる方法を採用する。但し，この方法を採用する場合には，留意すべき点がある。
【００３９】
それは，カスタムロジック領域１００内の各ロジック回路が，各種処理を実行する為に要するデータを，プロセッサ領域１４０内の主記憶部１４４内において一元管理しようとする場合，各ロジック回路から主記憶部１４４へのアクセスに，所定の処理が必要となる点である。この処理は，処理遅延の発生要因になる可能性がある。
【００４０】
従って，処理遅延の発生を極力抑制するという観点からは，各ロジック回路における処理に必要となる各種データを，主記憶部１４４で一元管理するように配置するのではなく，各ロジック回路がアクセスしやすい環境を構築する必要がある。
【００４１】
そこで，本実施形態においては，一般的な通信局が主記憶部１４４にて一元管理していた各種データを，各ロジック回路内の記憶部に分散配置し，各ロジック回路が記憶部へのアクセスに要する時間の短縮を図ることとする。
【００４２】
以下，図１を参照しながら，本実施形態に係るアクセス制御部の構成について詳述する。図１は，本発明の一実施形態に係るアクセス制御部の構成を示したブロック図である。
【００４３】
本実施形態に係るアクセス制御部は，カスタムロジック領域１００と，プロセッサ領域１４０とにより構成される。カスタムロジック領域１００では，自動再送制御，送受信レートの制御，送受信時刻の管理，パケット・エラー・レートの計測など，パケット毎に行われるアクセス制御処理が実行される。
【００４４】
カスタムロジック領域１００は，ＣＰＵインターフェース部１０２と，伝送レート制御部１０４と，パケット・エラー・レート計算部１０６と，自動再送制御情報保持部１０８と，受信バッファ制御部１１０と，データ記憶部１１２と，送信データユニット生成部１１４と，受信データユニット処理／ヘッダ情報解析部１１６と，送受信ベアラ・ビット列処理部１１８とを含む。
【００４５】
そのうち，通信制御の主要部として動作する通信制御部は，伝送レート制御部１０４と，パケット・エラー・レート計算部１０６と，自動再送制御保持部１０８と，受信バッファ制御部１１０とにより構成される。
【００４６】
このとき，伝送レート制御部１０４と，パケット・エラー・レート計算部１０６と，自動再送制御情報保持部１０８と，受信バッファ制御部１１０とは，各々，独立した処理モジュールとして機能する。以下，上記の通信制御部を構成する各部を総称して，処理モジュールと呼ぶ。各処理モジュールの内部には，それぞれ，相手通信局のデータを保持することが可能な記憶部１２０，１２２，１２４，１２６を有している。各記憶部には，少なくとも各処理モジュールの動作に必要とされるデータが格納される。
【００４７】
なお，通信相手候補となった相手通信局には，アクセス制御部内で管理するために用いられるノード番号が付与される。また，上述の各相手通信局のデータは，アクセス制御部内でノード番号をキーとするリストにより管理される。このリストは，ノードリストと呼ばれる。
【００４８】
ＣＰＵインターフェース部１０２は，中継部として機能し，ＣＰＵ１４２から周辺回路１４６を介して伝送されてきた伝送指令を解釈し，通信制御部に具体的な指令を伝達する。さらに，ＣＰＵインターフェース部１０２は，上位レイヤと接続され，データを直接交換することが可能である。また，ＣＰＵインターフェース部１０２は，通信制御に必要なデータを格納する記憶部１２８を含み，ノードリストを保持する。該記憶部は，ＣＰＵ１４２からのアクセスを許容するように構成することも可能である。
【００４９】
伝送レート制御部１０４は，相手通信局との間の通信環境に対応して，伝送レートを制御する。また，伝送レート制御部１０４が保持可能なノードリストは，通信相手が対応しているデータレートに関するデータと，前回伝送した際に適用したデータレートと，受信ＳＮＲ（Ｓｉｇｎａｌ  ｖｓ．  Ｎｏｉｓｅ  Ｒａｔｉｏ）から推測した推奨データレート等である。どのデータレートを利用するかについては，予め相手通信局毎に設定されていてもよいし，通信状況に対応して，適宜，設定されてもよい。
【００５０】
パケット・エラー・レート計算部１０６は，相手通信局に送信したパケットの伝送誤り率であるパケット・エラー・レートを計算する。また，パケット・エラー・レート計算部１０６が保持するノードリストは，送信したパケット数，及び，再送したパケット数等である。なお，後述する選択再送方式（Ｓｅｌｅｃｔｉｖｅ  Ｒｅｐｅａｔ  ＡＲＱ）を利用する場合には，誤りのあったパケットだけが再送される為，パケット・エラー・レートは，送信したパケット数に対する再送したパケット数の比率により計算することができる。従って，かかる構成により，ノードリストを基に，パケット・エラー・レートの算出が可能である。
【００５１】
自動再送制御情報保持部１０８は，送信したパケットに伝送誤りが生じた際に，受信側の要求に応じてパケットを送り直す自動再送制御に必要なデータを保持する。自動再送制御情報保持部１０８が保持するノードリストは，送信用シーケンス番号，受信用シーケンス番号，及び，選択再送方式に用いられる誤りなく受信されたパケットを示すビット・マップ（Ｂｉｔ  Ｍａｐ）データ等である。
【００５２】
受信バッファ制御部１１０は，データ記憶部１１２に蓄積された受信パケットの順列などを確認する。受信バッファ制御部１１０が保持するノードリストは，上位レイヤに伝送していない受信データがデータ記憶部１１２のどこに格納されているかを示すデータ等である。
【００５３】
データ記憶部１１２は，受信パケットを蓄積するバッファとして利用され，送信データユニット生成部１１４は，送信データユニットを生成する。また，受信データユニット処理／ヘッダ情報解析部１１６は，受信データユニットの処理と，ヘッダデータを解析することができる。また，送受信ベアラ・ビット列処理部１１８は，送受信データをベアラ・ビット列として，モデムへと伝送する。
【００５４】
上記の伝送レート制御部１０４と，パケット・エラー・レート計算部１０６と，自動再送制御情報保持部１０８と，受信バッファ制御部１１０とは，各々，他の処理モジュールとは独立して動作する。各処理モジュールに配置された記憶部には，自己の動作に必要とされるデータのみが格納されている。従って，各処理モジュールが動作する際には，各記憶部の必要最小限のデータにのみアクセスすれば足りる。もし，複数の処理モジュールが同時に動作したとしても，一の処理モジュールが他の処理モジュールの記憶部にアクセスする必要がないため，各処理モジュールが各々独立して動作することが可能となる。また，ＣＰＵ１４２と処理モジュールとが独立して動作する為，通信制御の間，ＣＰＵ１４２は，通信制御に関する処理以外の処理も実行することが可能になる。
【００５５】
ここで，ＣＰＵインターフェース部１０２が保持するノードリストについて述べる。ＣＰＵインターフェース部１０２が保持するノードリストには，相手通信局が対応する動作モード等の相手通信局の属性を示すデータが格納されている。このノードリストは，ＣＰＵ１４２から伝送された直接の指示により動的に値が設定される。ＣＰＵインターフェース部１０２は，周辺回路１４６を介するとはいえ，実質的には，ＣＰＵ１４２から直接アクセスされるのと同様である。従って，動的なノードリスト設定に要する処理のオーバーヘッドは小さい。
【００５６】
ＣＰＵインターフェース部１０２は，内部にノードリストを保有する全ての処理モジュールに接続されている為，ＣＰＵインターフェース部１０２は，各処理モジュールが保持するノードリストにアクセスすることが可能である。
【００５７】
通常，各処理モジュールのノードリストは，ＣＰＵ１４２により管理又は保持が必要である。しかし，ＣＰＵ１４２が直接管理する必要のないデータのみが格納されるように構成することも可能である。このように構成すると，ＣＰＵ１４２からのアクセス頻度は低くなる。また，他の処理モジュールからアクセスされないように構成すると，各処理モジュールがいつでも自己のノードリストにアクセスすることができる。その結果，主記憶部１４４へのアクセスについて，煩雑な調停をすることもなく，通信制御処理を実行することが可能である。
【００５８】
次に，プロセッサ領域１４０の構成について説明する。プロセッサ領域１４０は，ＣＰＵ１４２と，主記憶部１４４と，周辺回路１４６とを含む。
【００５９】
ＣＰＵ１４２は，各処理モジュールに対する伝送指令を生成する。例えば，自動再送制御情報保持部１０８に対して，自動再送制御情報保持部１０８が有するノードリストに新規の相手通信局に関するデータを追加するように指令する。従って，上述のように，ＣＰＵ１４２からは，直接，各処理モジュールのノードリストにアクセスする必要はなく，ノードリストの更新の指示をＣＰＵインターフェース部１０２に対して伝送するだけでよい。
【００６０】
主記憶部１４４は，ローカルバスを通じて，ＣＰＵ１４２から直接アクセスすることが可能な構成になっている。また，周辺回路１４６は，カスタムロジック領域１００に対し，ＣＰＵ１４２により生成された，各種パラメータの設定や，ノードリストの設定又は更新をさせる伝送指令をカスタムロジック領域１００に伝達する。
【００６１】
ＣＰＵ１４２と，主記憶部１４４と，周辺回路１４６とは，ローカルバスを通じて接続されている。プロセッサ領域１４０とカスタムロジック領域１００とは，周辺回路１４６を通じてデータが伝達されるように構成されている。周辺回路１４６は，ＣＰＵ１４２からみて単なるメモリの一部としてアドレスマッピングされてもよい。従って，ＣＰＵ１４２において生成された伝送指令は，一旦，周辺回路１４６を通じてＣＰＵインターフェース１０２に伝達された後，ＣＰＵインターフェース１０２により，その伝送指令が解釈されて，各処理モジュールへと伝送される。各処理モジュールは，伝送指令に基づき，それぞれが備える記憶部に格納されたノードリストに対して，新たな相手通信局のデータを追加したり，既存の相手通信局のデータを更新又は削除する。
【００６２】
既に述べたとおり，一般には，伝送レートの制御，パケット・エラー・レートの計算，自動再送制御，及び，受信パケットの順列データの保持等はＣＰＵ７４２により実現されていた。しかし，本実施形態に係る通信装置は，ＣＰＵ１４２から独立した専用のハードウェアブロックにより，上述の通信制御機能を実現している。さらに，各処理モジュールは，自己が実現する通信制御処理に必要なデータを格納したノードリストを備えている。従って，主記憶部１４４に対してアクセスの調停をする必要がなく，ＣＰＵ１４２の処理遅延による伝送能力の低下が発生することも防止できる。結果として，処理効率が向上する。
【００６３】
ここで，図２を参照しながら，各処理モジュールに備えられた記憶部（ノードリスト）の内容と，一般的な通信装置が含む主記憶部７４４に格納される通信制御に関するデータとの対応関係について説明する。
【００６４】
一般的な通信装置が含む主記憶部７４４が保持して管理するデータリストは，符号７４４で示された枠内に示されている。また，本実施形態に係る各処理モジュールが各々保有するノードリストの内容が，符号１４４，１０２，１０４，１０６，１０８，１１０の各枠内に示されている。もちろん，これらのリストは一例に過ぎず，具体的な実施形態に応じて，適宜，設定されうる。図中の矢印は，両者の対応関係を表す。
【００６５】
符号７４４の枠内を参照すると，各相手通信局（ノード）に対して，検出又は設定された項目の一例が表示されている。例えば，ノード１に対して，当該ノードが対応可能な伝送モードと，データレートと，計算されたパケット・エラー・レートと，自動再送制御情報（ＡＲＱ送信シーケンス番号，ＡＲＱ受信シーケンス番号）と，受信データデータ（受信データシーケンス番号，受信データ記憶部アドレス）とが格納されている。更に，ノード２〜Ｎ（Ｎは自然数）に対しても，同様のデータが記憶されている。
【００６６】
一方，符号１４４の枠内（主記憶部の内容）を参照すると，ノード１〜Ｎについて，各ノードが対応する伝送モードが記憶されている。ＣＰＵインターフェース部１０２にはノードアドレスが，伝送レート制御部１０４にはデータレートクラスが独立して格納されている。また，パケット・エラー・レート計算部１０６にはパケット・エラー・レートが，自動再送制御情報格納部１０８には自動再送制御データが，受信バッファ制御部１１０には受信データデータが独立して格納されている。
【００６７】
なお，各処理モジュールのノードリストに記憶されるデータはこれに限定されない。例えば，各相手通信局を特定するデータとして，ノード番号以外のデータが記憶されていてもよいし，ある特定の相手通信局に対して所定の設定パラメータが記憶されていてもよい。これについては，個々の利用形態に応じて，適宜，記憶するデータの種類を選択することが可能である。
【００６８】
次に，アクセス制御部の動作について説明する。図３は，新規ノードの登録設定，ノードリストの参照／書込み，及びノードリストの消去の流れを示したフローチャートである。図中に表記された処理モジュールとは，伝送レート制御部１０４，パケット・エラー・レート計算部１０６，自動再送制御情報保持部１０８，又は，受信バッファ制御部１１０のいずれか１もしくは複数の選択された処理モジュールである。
【００６９】
まず，ノードリストの初期化処理について説明する。ＣＰＵ１４２は，新規に通信相手となるノードを登録する際には，当該ノードに付与するノード番号，相手通信局が対応するデータレート，又は当該ノードが対応する動作モード等を示す機能データ（ｃａｐａｂｉｌｉｔｙデータ）などを付帯データとした新規ノード登録要求コマンドをＣＰＵインターフェース部１０２に発行する（Ｓ３０２）。ＣＰＵインターフェース部１０２は，付帯データである機能データ等のパラメータを，自己の保有するノードリストのノード番号に対応する箇所（アドレス）に格納する。さらに，ノードリストを保有する全ての処理モジュールに対して，ノードリストの初期化要求コマンドを発行する（Ｓ３０４）。
【００７０】
処理モジュールは，初期化要求コマンドに応じて，ノード番号により対象とされているデータを初期化する処理を起動する（Ｓ３０６）。この処理には，幾分時間を要するので，処理が終了して，初期化が完了した旨を伝えるために，ノードリスト初期化完了コマンドをＣＰＵインターフェース部１０２へと発行する（Ｓ３０８）。
【００７１】
ＣＰＵインターフェース部１０２は，先に初期化要求コマンドを発行した全ての処理モジュールから，初期化完了コマンドを受信したことを確認すると，ＣＰＵ１４２に対して，ノードリスト初期化完了コマンドを発行する（Ｓ３１０）。通信装置は，ＣＰＵ１４２がノードリスト初期化完了コマンドを受領した後，新規ノードの初期設定を完了する。
【００７２】
次に，ノードリストの参照／書込みについて説明する。ＣＰＵ１４２は，すでに登録済みで運用中のノードリストを参照する。また，場合によっては，意図的にＣＰＵ１４２からの指示により，ノードリストを書き換えたりする場合がある。
【００７３】
この場合，ＣＰＵ１４２は，参照／書込み対象のノード番号，どの処理モジュールのノードリストに対する操作を要求しているかを示す識別子，ノードリスト内のどのデータ要素に対して参照／書込みの操作を要求しているかを示すインデックス，及び，参照／書込み処理のいずれかを示すフラグ等を付帯データとしたノードリスト参照／書込み要求コマンドをＣＰＵインターフェース部１０２に対して発行する（Ｓ３２２）。ＣＰＵインターフェース部１０２は，付帯データである「どの処理モジュールのノードリストに対する操作を要求しているかを示す識別子」を解読し，これに対応する処理モジュールに対してノードリスト参照／書込み要求コマンドを発行する（Ｓ３２４）。このとき，ＣＰＵ１４２が指定する処理モジュールは，一の処理モジュールでなくてもよい。また，複数の処理モジュールを指定して，ノードリストの参照／書込みを指示することも可能である。その場合，ＣＰＵインターフェース１０２は，複数の処理モジュールに対して，ノードリスト参照／書込みコマンドを発行することになる。
【００７４】
ノードリスト参照／書込み要求コマンドを受けた処理モジュールでは，この要求コマンドに応じて，ノード番号，及び上記インデックスで対象となっているデータに対して，上記フラグで示された操作を実行する（Ｓ３２６）。上記指示された処理が完了すると，処理が完了した旨を伝える為に，参照データを付帯データとしてノードリスト参照／書込み完了コマンドをＣＰＵインターフェース部１０２に対して発行する（Ｓ３２８）。このとき，ノードリスト参照／書込みコマンドで指定された全ての処理モジュールから，ノードリスト参照／書込み完了コマンドを受信した後に，ＣＰＵ１４２に対してノードリスト参照／書込み完了コマンドを伝送するようにしてもよい。また，ノードリストの参照／書込みが完了した処理モジュール毎に，ノードリスト参照／書込み完了コマンドをＣＰＵ１４２に伝送してもよい。
【００７５】
ＣＰＵインターフェース部１０２は，完了コマンドを受け取ったことを確認すると，ＣＰＵ１４２に対して，参照データを付帯データとしてノードリスト参照／書込み完了コマンドを発行する（Ｓ３３０）。通信装置は，ＣＰＵ１４２がノードリスト参照／書込み完了コマンドを受領した後，ノードリストへのアクセス処理を完了する。
【００７６】
次に，ノードリストの消去処理について説明する。ＣＰＵ１４２は，これまで通信相手として登録していたノードをノードリストから消去する際，当該ノードに付与していたノード番号を付帯データとして，ノードリスト消去要求コマンドをＣＰＵインターフェース部１０２に発行する（Ｓ３４２）。ＣＰＵインターフェース部１０２は，ノードリストを有する全ての処理モジュールに対して，ノードリストの消去を要求するノードリスト消去要求コマンドを発行する（Ｓ３４４）。
【００７７】
各処理モジュールは，ノードリスト消去要求コマンドに応じて，付帯されたノード番号により対象とされるデータを消去するための処理を起動する（Ｓ３４６）。この処理には，幾分か時間を要するので，処理が終了した後，消去が完了した旨を伝える為，ノードリスト消去完了コマンドをＣＰＵインターフェース部１０２に対して発行する（Ｓ３４８）。
【００７８】
ＣＰＵインターフェース部１０２では，ノードリスト消去要求コマンドを発行した全ての処理モジュールから，消去完了コマンドを受信したことを確認すると，ＣＰＵ１４２に対して，ノードリスト消去完了コマンドを発行する（Ｓ３５０）。通信装置は，ＣＰＵ１４２がノードリスト消去完了コマンドを受領した後，ノードリストの消去処理を完了する。
【００７９】
以上のように，ＣＰＵ１４２は，周辺回路１４６を介し，ＣＰＵインターフェース部１０２に対して，各処理モジュールのノードリストを操作するコマンドを発行し，各処理モジュールのノードリストを管理する。かかる構成により，アクセス制御に係る処理は，各処理モジュールがノードリストに基づいて独立に実行され，ＣＰＵ１４２に掛かる負荷を低減させることが可能になると同時に，必要な処理を並行して実行することが可能になる。また，ＣＰＵ１４２と各処理モジュールとの間にＣＰＵインターフェース部１０２が介在することにより，ＣＰＵ１４２からは，カスタムロジック領域１００内の構成を特段意識する必要がなくなる。
【００８０】
以上，アクセス制御部の各処理モジュールが備えるノードリストの管理フローについて説明した。ここでは，図４を参照しながら，相手通信局から信号を受信し，ノードリストに新規ノードとして登録する処理の流れ，及び登録されたノードに対してデータを送受信する処理の流れについて説明する。ここでは，便宜上，相手通信局をノード１とし，自己の通信局をノード２として説明する。
【００８１】
まず，ノード１の登録過程について説明する。ノード２は，ノード１が発信したビーコンをモデム経由で受信すると（Ｓ４０２），受信データユニット処理／ヘッダ解析部１１６を介して，ＣＰＵ１４２にビーコン信号を受信したことを通達する（Ｓ４０４）。通達を受けると，ＣＰＵ１４２は，ＣＰＵインターフェース部１０２を介して受信したビーコンメッセージを解読し，ノード１の存在を認識する。さらに，ＣＰＵ１４２は，既存のノードリストを参照して，ノード１が新規ノードであることを確認すると，ノード１をノードリストに登録することを決定する。その後，ＣＰＵ１４２は，ＣＰＵインターフェース部１０２に対し，新規ノード登録コマンド，及びノードパラメータを伝送する（Ｓ４０６）。
【００８２】
ＣＰＵインターフェース部１０２は，ＣＰＵ１４２から伝送されたノードパラメータに基づいて，ノードリストにパラメータを設定し，各処理モジュールに対してノードリスト初期化コマンドを伝送する（Ｓ４０８）。処理モジュールは，受信したノードリスト初期化コマンドに基づいて，ノードリストの初期化を起動し（Ｓ４１０），自己のノードリストの初期化が完了した後，ノードリスト初期化完了コマンドをＣＰＵインターフェース部１０２に対して伝送する（Ｓ４１２）。
【００８３】
ＣＰＵインターフェース部１０２は，各処理モジュールから伝送されたノードリスト初期化完了コマンドを受信し，各処理モジュールのノードリストが初期化されたことを確認すると，ＣＰＵ１４２に対して，ノードリスト初期化完了コマンドを伝送する（Ｓ４１４）。ノード２は，ＣＰＵ１４２がノードリスト初期化完了コマンドを受信するとノード１の登録処理を完了する。
【００８４】
以後，上記登録されたノード１に対してデータを送受信（通信制御）する際には，ＣＰＵ１４２が，当該送受信処理に関与することなく，既に設定されたノードリストに基づいて，各処理モジュールにより送信パケットの生成，及び受信パケットの処理が実行される。そこで，既に登録されたノード１との間で実行される送受信処理について，簡単に説明する。
【００８５】
データを送信する際には，上位レイヤから伝送された送信データが，データ記憶部１１２に一旦格納され，逐次読み出される。このとき，宛先であるノード１に関する必要なデータは，各処理モジュールから提供される（Ｓ４３０）。一方，データを送信すると（Ｓ４３２），ノード１からは，例えば，肯定応答（ＡＣＫ）が返信される（Ｓ４３４）。受信データユニット処理／ヘッダ情報解析部１１６によりパケットを受信すると，該受信されたパケットから，送信元であるノード１が特定され，受信処理に必要とされるデータが各処理モジュールから提供される（Ｓ４３６）。
【００８６】
以上のように，各相手通信局に関するノードデータを格納したノードリストを，ＣＰＵ１４２から独立して動作する各処理モジュールが個々に備えることにより，既にノードリストに登録された相手通信局に関する処理については，ＣＰＵ１４２の命令を要することなく，各処理モジュールが別個に，各々の処理を実行することができる。
【００８７】
ここで，相手通信局との間で，パケットの送受信を行う過程について簡単に説明する。図５は，本実施形態に係るデータの送信方法に関するフローチャートである。
【００８８】
まず，ＣＰＵ１４２で送信データを生成し，データの送信を開始する（Ｓ５０２）。相手通信局に対してパケットを送信し，送信パケットに対する応答を受けて通信経路を確保する（Ｓ５０４）。送信パケットの伝送誤り率，相手通信局が対応する動作モード，又は通信経路の混雑状況等の通信状態を確認する（Ｓ５０６）。確認された通信状態に関するデータに基づき，通信モードや伝送レートを制御してデータを送信する（Ｓ５０８）。データの送信が完了した後，ＣＰＵ１４２へと完了した旨の通知がされ（Ｓ５１０），送信過程が終了する（Ｓ５１２）。
【００８９】
次に，図６を参照しながら，受信方法について説明する。通信装置は，データの受信可能な状態で待機する（Ｓ５４２）。相手通信局から伝送されてきたデータを受信すると（Ｓ５４４），受信データに含まれる通信制御に関するデータが解析される（Ｓ５４６）。通信制御に関するデータとしては，パケットのＭＡＣフレームを構成するプリアンブル，フレーム開始デリミタ，ＭＡＣアドレス，フレーム長，又は誤り検査ビット等のデータであってもよい。さらに，解析された通信制御データに基づいて，通信制御に関する処理が実行される（Ｓ５４８）。カスタムロジック領域１００に含まれる処理モジュールは，受信パケットが含む上記通信制御データを基に，パケットの伝送誤りを検知したり，パケットの再送要求をするといった通信制御処理を実行する。通信制御処理が完了すると，ＣＰＵへとデータが伝送される（Ｓ５５０）。このとき，カスタムロジック領域１００の処理モジュールにおいて，通信制御は完了している為，ＣＰＵ１４２は，通信制御に関するデータを処理する必要がない。従って，受信データのうち，通信制御に必要とされるデータを除いたデータを伝送するように構成してもよい。
【００９０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９１】
例えば，上記の実施形態においては，伝送レート制御部１０４と，パケット・エラー・レート計算部１０６と，自動再送制御情報保持部１０８と，受信バッファ制御部１１０とを独立のハードウェアブロックにより構成し，各処理モジュールにノードリストを格納可能な記憶部を備える構成を例示したが，これらの構成要素のうち，とりわけ負荷の大きい処理モジュールのみをＣＰＵ１４２から独立させ，その他の処理モジュールは，ＣＰＵ１４２によりソフトウェア処理により機能を実現することも可能である。
【図面の簡単な説明】
【００９２】
【図１】本発明の一実施形態に係るアクセス制御部の構成を示すブロック図である。
【図２】従来のノードリストと同実施形態に係るノードリストとの比較図である。
【図３】同実施形態に係るアクセス制御部の動作を示すフローチャートである。
【図４】同実施形態に係るアクセス制御部の動作を示すフローチャートである。
【図５】同実施形態に係る送信方法を示すフローチャートである。
【図６】同実施形態に係る受信方法とを示すフローチャートである。
【図７】従来の通信装置の構成を示すブロック図である。
【図８】従来のアクセス制御部の構成を示すブロック図である。
【符号の説明】
【００９３】
１００      カスタムロジック領域（通信制御部）
１０２      ＣＰＵインターフェース部（中継部）
１０４      伝送レート制御部
１０６      パケット・エラー・レート計算部
１０８      自動再送制御情報保持部
１１０      受信バッファ制御部
１１２      データ記憶部
１１４      送信データユニット生成部
１１６      受信データユニット処理／ヘッダ情報解析部
１１８      送受信ベアラ・ビット列処理部
１４０      プロセッサ領域
１４２      ＣＰＵ（中央処理部）
１４４      主記憶部
１４６      周辺回路
【図１】
2007259078.tif 000003
【図２】
2007259078.tif 000004
【図３】
2007259078.tif 000005
【図４】
2007259078.tif 000006
【図５】
2007259078.tif 000007
【図６】
2007259078.tif 000008
【図７】
2007259078.tif 000009
【図８】
2007259078.tif 000010