(57)【要約】【課題】無線通信によりデータの交信が可能な半導体装置において、パルス幅が変化して誤動作するまたは応答しない等の動作不良を防止することを課題とする。【解決手段】半導体装置において、データ復調回路とデータ復調回路から出力される復調信号が送られる各回路ブロックの間にレベルシフト回路を設ける。こうして、復調信号の電圧振幅と各回路ブロックからの出力信号の電圧振幅をほぼ同じにする。これによって、復調信号と各回路ブロック内の信号のパルス幅をほぼ同じに、または、復調信号と各回路ブロックからの出力信号のパルス幅をほぼ同じにする。以上によって、パルス幅が変化して誤動作するまたは応答しない等の動作不良を防止することができる。【選択図】図１
2007006464.tif 000002
【特許請求の範囲】
【請求項１】
無線信号を復調するデータ復調回路と、
前記データ復調回路の出力信号が入力されるレベルシフト回路と、
前記レベルシフト回路の出力が入力される制御回路とを有し、
前記レベルシフト回路には第１の直流電源電圧及び前記第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧が供給され、
前記制御回路には前記第２の直流電源電圧が供給され、
前記レベルシフト回路は、前記第１の直流電源電圧と同じ電圧振幅を有する入力信号を前記第２の直流電源電圧と同じ電圧振幅を有する信号に変換して出力することを特徴とする半導体装置。
【請求項２】
無線通信によりデータの交信が可能なアンテナと、
無線信号を復調するデータ復調回路と、
前記データ復調回路の出力信号が入力されるレベルシフト回路と、
前記レベルシフト回路の出力が入力される制御回路とを有し、
前記レベルシフト回路には第１の直流電源電圧及び前記第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧が供給され、
前記制御回路には前記第２の直流電源電圧が供給され、
前記レベルシフト回路は、前記第１の直流電源電圧と同じ電圧振幅を有する入力信号を前記第２の直流電源電圧と同じ電圧振幅を有する信号に変換して出力することを特徴とする半導体装置。
【請求項３】
無線通信によりデータの交信が可能なアンテナと、
無線信号を復調するデータ復調回路と、
前記無線信号から第１の直流電源電圧と前記第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧を生成する電源回路と、
前記データ復調回路の出力信号が入力されるレベルシフト回路と、
前記レベルシフト回路の出力が入力される制御回路とを有し、
前記レベルシフト回路には前記第１の直流電源電圧及び前記第２の直流電源電圧が供給され、
前記制御回路には前記第２の直流電源電圧が供給され、
前記レベルシフト回路は、前記第１の直流電源電圧と同じ電圧振幅を有する入力信号を前記第２の直流電源電圧と同じ電圧振幅を有する信号に変換して出力することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記制御回路は前記無線信号を復調した信号を解析する回路であることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記データ復調回路の出力信号のパルス幅は、前記レベルシフト回路の出力信号のパルス幅と同じであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信によりデータの交信が可能な半導体装置に関する。データの受信のみ、またはデータの送信のみを行う半導体装置に関する。
【背景技術】
【０００２】
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも情報ネットワークにアクセスできる環境整備が行われてきた。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理等に役立てるといった個体認識技術が注目されている。その中でも、ＲＦＩＤタグ（ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、トランスポンダとも呼ばれる）等の無線通信によりデータの交信が可能な半導体装置を用いたＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｉｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が利用され始めている。
【０００３】
無線通信によりデータの交信が可能な半導体装置の一般的な構成について図２を参照して説明する。
【０００４】
無線通信によりデータの交信が可能な半導体装置１０１は、アンテナ１０２及び半導体集積回路１１１を有する。半導体装置１０１内の回路はアナログ部９１４及びデジタル部９１５に分けられる。半導体集積回路１１１は、高周波回路１０３、電源回路１０４、リセット回路１０５、クロック発生回路１０６、データ復調回路１０７、データ変調回路１０８、制御回路１０９及びメモリ回路１１０等の回路ブロックを有する。電源回路１０４は、整流回路１１２、保持容量１１３及び定電圧回路１１４等の回路ブロックを有する。
【０００５】
次に、図３のタイミングチャートを用いて、図２に示した半導体装置１０１の動作について説明する。
【０００６】
図２のアンテナ１０２により、図３のＡ’のような無線信号が受信される。無線信号Ａ’は、図２の高周波回路１０３を介して電源回路１０４に送られる。電源回路１０４において無線信号Ａ’を整流回路１１２に入力する。整流回路１１２に入力された無線信号Ａ’は整流され、更に保持容量１１３により平滑化される。こうして、電源回路１０４によって第１の高電源電位（以下、ＶＤＤＨ）が生成される（図３のＢ’）。また、電源回路１０４は、定電圧回路１１４によりＶＤＤＨから第２の高電源電位（以下、ＶＤＤ）も生成する（図３のＣ’）。ＶＤＤはＶＤＤＨよりも低い電位とする。なお、半導体集積回路１１１を構成する複数の回路において、低電源電位（以下、ＶＳＳ）は共通であり、例えば、ＧＮＤとすることができる。ＶＤＤＨとＶＳＳとの電位差に相当する第１の直流電源電圧と、ＶＤＤとＶＳＳとの電位差に相当する第２の直流電源電圧が、半導体集積回路１１１を構成する複数の回路（アナログ部及びデジタル部）に供給される。第１の直流電源電圧は第２の直流電源電圧よりも大きい電圧である。電源回路１０４によって、互いに電圧の異なる２つの直流電源電圧（以下、２種類の直流電源電圧ともいう）が生成される。
【０００７】
また、図２の高周波回路１０３を介してデータ復調回路１０７に送られた信号は、図３のＤ’のように復調される（復調信号９１１）。復調信号９１１はクロック発生回路１０６に入力され、クロック発生回路１０６はクロック９１２を出力する。さらに、高周波回路１０３を介してリセット回路１０５に信号が入力され、リセット回路１０５はリセット信号９１３を出力する。リセット信号９１３、クロック９１２及び復調信号９１１は制御回路１０９に送られる。そして、制御回路１０９に送られた信号は制御回路１０９によって解析される。解析された信号に従って、メモリ回路１１０内に記憶されている情報が出力される。メモリ回路１１０から出力された情報は制御回路１０９によって符号化される。さらに、符号化された信号はデータ変調回路１０８に入力され、アンテナ１０２により無線信号に載せられて送信される。
【０００８】
受信した無線信号を用いて２種類の直流電源電圧を生成する構成は例えば特許文献１に記載されている。
【特許文献１】特開２００２−３１９００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の無線通信によりデータの交信が可能な半導体装置１０１では、データ復調回路１０７にはＶＤＤの供給はなく、データ復調回路１０７から出力される復調信号９１１の電圧振幅はＶＤＤＨとＶＳＳの電位差とほぼ同じである。
【００１０】
一方、クロック発生回路１０６及び制御回路１０９には高電源電位としてＶＤＤが供給されている。また、クロック発生回路１０６及び制御回路１０９においては入力信号の一つが復調信号９１１である。
【００１１】
従って、クロック発生回路１０６及び制御回路１０９においては、入力信号の一つである復調信号９１１の電圧振幅と、供給されている電源電圧（第２の直流電源電圧：ＶＤＤとＶＳＳとの電位差に相当する）が異なる。そのため、クロック発生回路１０６及び制御回路１０９においては、入力信号と当該回路（クロック発生回路１０６及び制御回路１０９）内の信号の電圧振幅及びパルス幅、または、入力信号と出力信号の電圧振幅及びパルス幅が異なることになる。
【００１２】
例えば、クロック発生回路１０６及び制御回路１０９への入力信号（復調信号９１１に相当）のパルス幅をＴ１とする（図３のＤ’）。クロック発生回路１０６及び制御回路１０９内の信号またはクロック発生回路１０６及び制御回路１０９の出力信号は、図３のＥ’のように電圧振幅がＶＤＤとＶＳＳの電位差となりパルス幅がＴ１＋α（αは０でない数）となってしまう。
【００１３】
図２に示すような半導体装置１０１において、アナログ部の回路は第１の直流電源電圧（ＶＤＤＨとＶＳＳの電位差に相当）が供給され、デジタル部の回路は前記第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧（ＶＤＤとＶＳＳの電位差に相当）が供給されている。大きい電源電圧が供給されている回路（電源電圧として第１の直流電源電圧を用いる回路）からの出力が、小さな電源電圧が供給されている回路（電源電圧として第２の直流電源電圧を用いる回路）に入力する場合を考える。この場合に、小さな電源電圧が供給されている回路にパルス幅Ｔ１の信号が入力されたとすると、当該回路からの出力信号はパルスの立ち下がりが遅れてパルス幅がＴ１＋α（α＞０）となってしまう。一方、小さな電源電圧が供給されている回路（電源電圧として第２の直流電源電圧を用いる回路）からの出力が、大きい電源電圧が供給されている回路（電源電圧として第１の直流電源電圧を用いる回路）に入力する場合を考える。この場合に、大きい電源電圧が供給されている回路にパルス幅Ｔ１の信号が入力されたとすると、当該回路からの出力信号はパルスの立ち上がりが遅れてパルス幅がＴ１＋α（α＜０）となってしまう。
【００１４】
図３のＤ’に示した入力信号のパルス幅Ｔ１に対して、図３のＥ’のように、クロック発生回路１０６及び制御回路１０９内の信号、またはクロック発生回路１０６及び制御回路１０９の出力信号のパルス幅がＴ１＋αとなってしまう理由を簡単に説明する。一般に、電圧振幅が異なる２つの信号では、一方の信号の「０」と「１」が切りかわる電位と、他方の信号の「０」と「１」が切りかわる電位とが異なる。そのため、例えば、これらの２つの信号の一方の信号を入力信号として用い、他方の信号の電圧振幅と同じ電圧を電源電圧として用いて、回路を動作させると、同じ電圧振幅の入力信号と電源電圧を用いて動作させた場合と比較して出力信号の「０」と「１」が切りかわるタイミングも変化する。従って、出力信号のパルス幅も変化する。以上のとおりであるので、クロック発生回路１０６及び制御回路１０９において、入力信号の一つである復調信号９１１の電圧振幅と供給されている電源電圧が異なると、入力信号と当該回路内の信号の電圧振幅及びパルス幅、または、入力信号と出力信号の電圧振幅及びパルス幅が異なることになる。
【００１５】
上記理由によって、図３のＤ’の復調信号のパルス幅（Ｔ１）と図３のＥ’の出力信号のパルス幅（Ｔ１＋α）とが異なる。無線通信によりデータの交信が可能な半導体装置は規格により信号のパルス幅が決められており、信号のパルス幅が大きく異なる場合は半導体装置１０１が誤動作する、または半導体装置１０１が応答しない等の動作不良が発生する可能性がある。
【００１６】
上記の実情に鑑み、無線通信によりデータの交信が可能な半導体装置において、パルス幅が大きく異なるために引き起こされる誤動作や応答しない等の動作不良を防止することを課題とする。
【課題を解決するための手段】
【００１７】
本発明は前述した課題を解決するために、無線通信によりデータの交信を行う半導体装置において、第１の直流電源電圧とほぼ同じ電圧振幅の信号を出力する回路と、第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧が供給される回路との間に、レベルシフト回路を設けることを特徴とする。なお、レベルシフト回路には、第１の直流電源電圧と第２の直流電源電圧の両方が供給されている。なお、無線通信によりデータの交信を行う半導体装置に限定されず、無線通信により、データの受信のみを行う半導体装置であってもよいし、データの送信のみを行う半導体装置であってもよい。
【００１８】
特に、無線通信によりデータの交信を行う半導体装置において、データ復調回路とデータ復調回路から出力される信号（復調信号）が送られる回路（以下、回路ブロックともいう）との間にレベルシフト回路を入れることを特徴とする。回路ブロックとは、全体で所定の機能を奏する複数の回路の集合のことを言う。なお、無線通信によりデータの交信を行う半導体装置に限定されず、無線通信により、データの受信のみを行う半導体装置であってもよい。
【００１９】
こうして、復調信号と復調信号が送られる各回路ブロック内の信号の電圧振幅及びパルス幅をほぼ同じに、または、復調信号と各回路ブロックからの出力信号の電圧振幅及びパルス幅をほぼ同じにすることを特徴とする。
【００２０】
例えば、復調信号が送られる回路が制御回路の場合、以下の構成を特徴とする。半導体装置は、無線信号を復調するデータ復調回路と、データ復調回路の出力信号が入力されるレベルシフト回路と、レベルシフト回路の出力が入力される制御回路とを有する。データ復調回路の出力信号の電圧振幅は、第１の直流電源電圧と同じとなる。レベルシフト回路には第１の直流電源電圧及び第１の直流電源電圧よりも電圧振幅の小さい第２の直流電源電圧が供給される。制御回路には第２の直流電源電圧が供給される。レベルシフト回路に入力される入力信号は、データ復調回路の出力信号であるので、その電圧振幅は第１の直流電源電圧と同じである。レベルシフト回路は当該入力信号の電圧振幅を変換して出力する。こうして、レベルシフト回路から出力される信号の電圧振幅は、第２の直流電源電圧と同じとなる。
【発明の効果】
【００２１】
無線通信によりデータの交信を行う半導体装置において、復調信号と各回路ブロック内の信号の電圧振幅及びパルス幅をほぼ同じに、または、復調信号と各回路ブロックからの出力信号の電圧振幅及びパルス幅をほぼ同じにすることを特徴とする。こうして、従来の半導体装置よりも、誤動作や応答しない等の動作不良を防止し、メモリ回路に記憶された情報を正確に送信可能な半導体装置が得られる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指し示す符号は異なる図面間において共通とする。
【００２３】
（実施の形態１）
実施の形態１では、本発明の無線通信によりデータの交信が可能な半導体装置の構成と当該半導体装置の動作について説明する。
【００２４】
始めに、本発明の無線通信によりデータの交信が可能な半導体装置の構成について図１に示す。半導体装置２０１は、アンテナ２０２及び半導体集積回路２１１を有する。半導体装置２０１内の回路はアナログ部及びデジタル部に分けられる。
【００２５】
アンテナ２０２は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、及び八木アンテナのいずれのアンテナも用いることができる。
【００２６】
また、アンテナ２０２において無線信号を送受信する方式は、電磁結合方式、電磁誘導方式、及び電波方式のいずれであってもよい。
【００２７】
半導体集積回路２１１は、高周波回路２０３、電源回路２０４、リセット回路２０５、クロック発生回路２０６、レベルシフト回路２１５、データ復調回路２０７、データ変調回路２０８、制御回路２０９及びメモリ回路２１０等の回路ブロックを有する。電源回路２０４は、整流回路２１２、保持容量２１３、定電圧回路２１４等の回路ブロックを有する。
【００２８】
アナログ部９０４には、アンテナ２０２、高周波回路２０３、電源回路２０４、リセット回路２０５、クロック発生回路２０６、レベルシフト回路２１５、データ復調回路２０７、データ変調回路２０８等が含まれ、デジタル部９０５には制御回路２０９及びメモリ回路２１０等が含まれる。
【００２９】
次に、半導体装置２０１の動作について説明する。アンテナ２０２により受信された無線信号は高周波回路２０３を介して各回路ブロックに送られる。高周波回路２０３を介して電源回路２０４に送られた信号を整流回路２１２に入力する。当該信号は整流され、さらに保持容量２１３により平滑化される。そして、第１の高電源電位（ＶＤＤＨ）が生成される。ＶＤＤＨは定電圧回路２１４に入力され第２の高電源電位（ＶＤＤ）が生成される。ＶＤＤはＶＤＤＨよりも低い電位とする。
【００３０】
なお、半導体集積回路２１１を構成する複数の回路ブロックの直流電源電圧において、低電源電位（以下、ＶＳＳ）は共通である。ＶＳＳはＧＮＤとすることができる。ＶＤＤＨとＶＳＳとの電位差に相当する第１の直流電源電圧と、ＶＤＤとＶＳＳとの電位差に相当する第２の直流電源電圧は、半導体集積回路２１１を構成する複数の回路ブロック（アナログ部９０４及びデジタル部９０５）に供給される。第１の直流電源電圧は第２の直流電源電圧よりも大きい電圧である。電源回路２０４によって、互いに電圧の異なる複数の直流電源電圧（複数種類の直流電源電圧ともいう）が生成される。
【００３１】
また、高周波回路２０３を介してデータ復調回路２０７に送られた信号は復調される（復調信号９２１）。さらに、復調信号９２１はレベルシフト回路２１５に送られる。さらに、高周波回路２０３を介してリセット回路２０５に信号が入力され、リセット回路２０５はリセット信号９０３を出力する。
【００３２】
ここで、レベルシフト回路２１５、クロック発生回路２０６及び制御回路２０９には第２の直流電源電圧（ＶＤＤとＶＳＳとの電位差に相当）が供給されている。また、レベルシフト回路２１５には、第１の直流電源電圧（ＶＤＤＨとＶＳＳとの電位差に相当）も供給されている。
【００３３】
復調信号９２１の電圧振幅は、レベルシフト回路２１５の出力信号の電圧振幅以上である。復調信号９２１はレベルシフト回路２１５によって電圧振幅が小さくなるようにレベルシフトされ、クロック発生回路２０６及び制御回路２０９に送られる。クロック発生回路２０６及び制御回路２０９においては、レベルシフト回路２１５により第２の直流電源電圧（ＶＤＤとＶＳＳとの電位差に相当）とほぼ同じ電圧振幅になった信号（レベルシフトされた復調信号９０１）が入力される。即ち、レベルシフト回路２１５は、復調信号を第２の直流電源電圧（ＶＤＤとＶＳＳとの電位差に相当）とほぼ同じ電圧振幅になった信号（レベルシフトされた復調信号９０１）に変換して出力する。
【００３４】
レベルシフトされた復調信号９０１はクロック発生回路２０６に入力され、クロック発生回路２０６はクロック９０２を出力する。リセット信号９０３、クロック９０２及びレベルシフトされた復調信号９０１は制御回路２０９に送られる。
【００３５】
クロック発生回路２０６及び制御回路２０９内の信号の電圧振幅、または、クロック発生回路２０６及び制御回路２０９からの出力信号の電圧振幅は、供給されている電源電圧（第２の直流電源電圧：ＶＤＤとＶＳＳとの電位差に相当）との差がほとんどなくなる。こうして、クロック発生回路２０６及び制御回路２０９において、入力信号のパルス幅と当該回路内の信号のパルス幅が大きく異なることや、入力信号のパルス幅と出力信号のパルス幅が大きく異なることを防止できる。
【００３６】
本発明の半導体装置を用いた無線通信システムでは、半導体装置２０１と公知の構成のリーダ／ライタ、リーダ／ライタに接続されたアンテナ、及びリーダ／ライタを制御する制御用端末を用いることができる。半導体装置２０１とリーダ／ライタに接続されたアンテナとの通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
【００３７】
無線信号は、搬送波を変調した信号である。搬送波の変調は、アナログ変調またはデジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。
【００３８】
搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ以下、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ｋＨｚ以上３ＭＨｚ未満、長波である３０ｋＨｚ以上３００ｋＨｚ未満、及び超長波である３ｋＨｚ以上３０ｋＨｚ未満のいずれの周波数も用いることができる。
【００３９】
メモリ回路２１０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【００４０】
上記構成により、本発明の無線通信によりデータの交信が可能な半導体装置は、従来の半導体装置よりも誤動作や応答しない等の動作不良を防止し、メモリ回路に記憶された情報を正確に送信することができる。
【００４１】
（実施の形態２）
実施の形態２では、図４のタイミングチャートを用いて、図１に示した構成の本発明の半導体装置の動作の説明を行う。
【００４２】
図１のアンテナ２０２により図４のＡのような無線信号が受信される。無線信号Ａは図１の高周波回路２０３を介して電源回路２０４に送られる。電源回路２０４に送られた無線信号は、整流回路２１２に入力する。こうして、無線信号Ａは整流され、さらに保持容量２１３により平滑化される。そして、図４のＢのような第１の高電源電位（ＶＤＤＨ）が生成される。定電圧回路２１４に第１の高電源電位（ＶＤＤＨ）を入力し、図４のＣのような第２の高電源電位（ＶＤＤ）が生成される。また、図１の高周波回路２０３を介してデータ復調回路２０７に送られた信号は、図４のＤのように復調される（復調信号９２１）。さらに、復調信号９２１はレベルシフト回路２１５に送られる。
【００４３】
ここで、レベルシフト回路２１５、クロック発生回路２０６及び制御回路２０９には図４のＣのような電源電圧（第２の直流電源電圧：ＶＤＤとＶＳＳの電位差に相当）が供給されている。また、レベルシフト回路２１５には、第１の直流電源電圧（ＶＤＤＨとＶＳＳの電位差に相当）も供給されている。なお、復調信号９２１のパルス幅は受信信号（アンテナ２０２で受信された無線信号）に応じて異なり、一定ではない。図４においては、復調信号９２１のパルス幅をＴ１とした。また、復調信号９２１の電圧振幅は、図４のＤのようにＶＤＤＨとＶＳＳの電位差とほぼ同じである。
【００４４】
次に、復調信号９２１をレベルシフト回路２１５によって電圧振幅が小さくなるようにレベルシフトした信号（図４のＥ：図１のレベルシフトされた復調信号９０１に相当）は、クロック発生回路２０６及び制御回路２０９に送られる。図４のＥの信号は、電圧振幅がＶＤＤとＶＳＳの電位差であり、パルス幅がほぼＴ１である。
【００４５】
クロック発生回路２０６及び制御回路２０９内の信号の電圧振幅、または、クロック発生回路２０６及び制御回路２０９からの出力信号の電圧振幅は、供給されている電源電圧（ＶＤＤとＶＳＳの電位差）との差がほとんどなくなる。こうして、クロック発生回路２０６及び制御回路２０９において、入力信号のパルス幅と当該回路内の信号のパルス幅が大きく異なることや、入力信号のパルス幅と出力信号のパルス幅も大きく異なることを防止できる。
【００４６】
上記構成により、本発明の無線通信によりデータの交信が可能な半導体装置は、従来の半導体装置よりも誤動作や応答しない等の動作不良を防止し、メモリ回路に記憶された情報を正確に送信することができる。
【００４７】
本実施の形態は、実施の形態１と自由に組み合わせて実施することが可能である。
【００４８】
（実施の形態３）
本実施の形態３では、本発明の半導体装置の構成要素であるレベルシフト回路について説明する。
【００４９】
レベルシフト回路の例を図５（Ａ）に示す。図５（Ａ）において、レベルシフト回路は、Ｎチャネル型のトランジスタである、トランジスタ５０１、トランジスタ５０２、トランジスタ５０３と、Ｐチャネル型のトランジスタである、トランジスタ５０４、トランジスタ５０５、トランジスタ５０６、トランジスタ５０７、トランジスタ５０８とを有する。トランジスタ５０１及びトランジスタ５０２のソースには低電源電位（ＶＳＳ）が与えられている。トランジスタ５０１のドレインはトランジスタ５０４のドレイン及びトランジスタ５０７のゲートに接続されている。トランジスタ５０４のソースはトランジスタ５０６のドレインに接続されている。トランジスタ５０６及びトランジスタ５０７のソースには第２の高電源電位（ＶＤＤ）が与えられている。トランジスタ５０７のドレインはトランジスタ５０５のソースと接続されている。トランジスタ５０５のドレインはトランジスタ５０６のゲート及びトランジスタ５０２のドレインと接続されている。トランジスタ５０１とトランジスタ５０４のゲートは互いに接続され、トランジスタ５０８及びトランジスタ５０３のドレインと接続されている。トランジスタ５０８のソースには第１の高電源電位（ＶＤＤＨ）が与えられ、トランジスタ５０３のソースには低電源電位（ＶＳＳ）が与えられている。トランジスタ５０２、トランジスタ５０３、トランジスタ５０５及びトランジスタ５０８のゲートは互いに接続され、レベルシフト回路の入力となっている。また、トランジスタ５０１のドレイン、トランジスタ５０４のドレイン、及びトランジスタ５０７のゲートがレベルシフト回路の出力となっている。
【００５０】
なお、レベルシフト回路は、図５（Ａ）に示す回路に限定されるものではない。また、回路名をレベルシフト回路としているがこれに限定されない。入力される信号と出力される信号の電圧振幅が異なり、入力された信号の電圧振幅が、回路に供給されている電源電圧と同程度の電圧振幅にレベルシフトされて出力されるような回路であれば、どのような回路構成でも良い。
【００５１】
図５（Ａ）のレベルシフト回路において、入力信号の電圧振幅が５Ｖ、ＶＤＤＨが５Ｖ、ＶＤＤが３Ｖ、ＶＳＳをＧＮＤ（０Ｖ）にした際の計算結果が図５（Ｂ）及び図５（Ｃ）である。
【００５２】
図５（Ｂ）において、入力信号の電圧振幅は５Ｖ、周期は約５μｓ（約３μｓ＋約２μｓ）、周波数は約２０ｋＨｚである。図５（Ｃ）において、出力信号の電圧振幅は３Ｖ、周期及び周波数は入力信号とほぼ同じである。つまり、入力信号及び出力信号のパルス幅はほとんど変わらずに、出力信号の電圧振幅が回路に供給されている電源電圧とほぼ同じになる。
【００５３】
データ復調回路２０７から出力された復調信号は、上記のようなレベルシフト回路２１５によって電圧振幅が小さい信号に変換されてクロック発生回路２０６及び制御回路２０９に送られる。従って、クロック発生回路２０６及び制御回路２０９内の信号の電圧振幅、または、クロック発生回路２０６及び制御回路２０９からの出力信号の電圧振幅は、供給されている電圧振幅（ＶＤＤとＶＳＳとの電位差に相当）との差がほとんどなくなる。こうして、クロック発生回路２０６及び制御回路２０９において、入力信号のパルス幅と当該回路内の信号のパルス幅が大きく異なることや、入力信号のパルス幅と出力信号のパルス幅が大きく異なることを防止できる。
【００５４】
上記構成により、本発明の無線通信によりデータの交信が可能な半導体装置は、従来の半導体装置よりも誤動作や応答しない等の動作不良を防止し、メモリ回路に記憶された情報を正確に送信することができる。
【００５５】
本実施の形態は、実施の形態１及び実施の形態２と自由に組み合わせて実施することが可能である。
【００５６】
（実施の形態４）
本実施の形態４では、本発明の半導体装置を作製するためのマスク図面について説明する。
【００５７】
本発明の無線通信によりデータの交信が可能な半導体装置を作製するためのマスク図面の一部を図６に示す。図６に示したマスク図面は、実施の形態３で示した図５（Ａ）の回路図に対応している。図６において、図５（Ａ）と同じ部分は同じ符号を用いて示す。なお、マスク図面として、トランジスタの活性層となる半導体層（半導体層６６０１及び半導体層６６０２）と、ゲート電極となる第１の導電層６６０３と、ソースまたはドレインと接続される電極または配線となる第２の導電層６６０４と、半導体層と第２の導電層６６０４を接続するコンタクトホール６６０５に対応する図面を代表で示す。半導体層６６０１はＰチャネル型のトランジスタの活性層となり、半導体層６６０２はＮチャネル型のトランジスタの活性層となる。
【００５８】
図６に示したマスク図面の特徴は、電極や配線の角部（図６中、角部６００１、角部６００２、角部６００３及び角部６００４を代表で示す）を階段状に面取りしていることである。この階段状の面取りは、１０μｍ以下、または配線の線幅の１／２以下であって１／５以上の長さとなってる。このマスク図面を用いてマスクパターンを作製し、当該マスクパターンを用いて導電膜のエッチング加工を行い、電極や配線を形成する。こうして、電極や配線のパターンの角部を面取りした形状とすることができる。なお、電極や配線のパターンの角部が更に丸みを帯びるようにしても良い。すなわち、露光条件やエッチング条件を適切に定めることによって、マスク図面よりも更に配線のパターン形状をなめらかにしても良い。こうして、角部が丸くなった配線が形成される。
【００５９】
配線や電極において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより以下の効果がある。凸部（図６中、角部６００２）を面取りすることによって、プラズマを用いたドライエッチングを行う際、異常放電による微粉の発生を抑えることができる。また、凹部（図６中、角部６００１、角部６００３及び角部６００４）を面取りすることによって、たとえできた微粉であっても、洗浄のときに当該微粉が角に集まるのを防止し、当該微粉を洗い流すことができる。こうして、製造工程における塵や微粉の問題を解消し、歩留まりを向上させることができる。
【００６０】
図６では、第１の導電層６６０３及び第２の導電層６６０４を用いて形成される電極及び配線の角部の一部において面取りをする構成を示したが、これに限定されない。全ての角部において上記面取りの構成を適用することが可能である。また、半導体層を用いて形成される電極及び配線において上記面取りの構成を適用することも可能である。また、その他の導電層を用いて形成される電極及び配線において上記面取りの構成を適用することも可能である。
【００６１】
更に、レベルシフト回路だけでなく、本発明の半導体装置のその他の回路の作製においても上記配線及び電極の構成を適用することが可能である。
【００６２】
本実施の形態は、実施の形態１乃至実施の形態３と自由に組み合わせて実施することが可能である。
【００６３】
（実施の形態５）
本実施の形態５では、本発明の無線通信によりデータの交信が可能な半導体装置を作製する工程について図７、図１０及び図１２を用いて説明する。
【００６４】
図１で示した半導体装置２０１におけるアンテナ２０２の構成例を図７（Ａ）乃至図７（Ｄ）に示す。アンテナ２０２は２通りの設け方があり、一方（以下、第１のアンテナ設置法という）を図７（Ａ）及び図７（Ｃ）に示す。もう一方（以下、第２のアンテナ設置法という）を図７（Ｂ）及び図７（Ｄ）に示す。図７（Ｃ）は図７（Ａ）のＡ〜Ａ’の断面図に相当し、図７（Ｄ）は図７（Ｂ）のＢ〜Ｂ’の断面図に相当する。
【００６５】
第１のアンテナ設置法では、複数の素子（以下、素子群６０１と呼ぶ）が設けられた基板６００上にアンテナ２０２を設ける（図７（Ａ）及び図７（Ｃ）参照）。素子群６０１によって、本発明の半導体装置のアンテナ以外の回路が構成される。素子群６０１は複数の薄膜トランジスタを有する。図示する構成では、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線と同じ層に設けられている。しかしながら、アンテナ２０２として機能する導電膜は、素子群６０１の有する薄膜トランジスタのゲート電極６６４と同じ層に設けてもよいし、素子群６０１を覆うように更に絶縁膜を設け当該絶縁膜上に設けてもよい。
【００６６】
第２のアンテナ設置法では、素子群６０１が設けられた基板６００上に端子部６０２を設ける。そして、当該端子部６０２に接続するように、基板６００とは別の基板６１０上に設けられたアンテナ２０２を接続する（図７（Ｂ）及び図７（Ｄ）参照）。図示する構成では、素子群６０１の有する薄膜トランジスタのソースやドレインと接続される配線の一部を端子部６０２として用いる。そして、端子部６０２に接続するように、基板６００と、アンテナ２０２が設けられた基板６１０とを貼り合わせている。基板６００と基板６１０の間には、導電性粒子６０３と樹脂６０４が設けられている。導電性粒子６０３によって、アンテナ２０２と端子部６０２とは電気的に接続されている。
【００６７】
素子群６０１の構成及び作製方法について説明する。素子群６０１は、大面積の基板上に複数形成し、その後、分断することで完成させれば、安価なものを提供することができる。基板６００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良い。基板の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。また、ガラス基板、石英基板や、半導体基板を研磨して薄くした基板を用いてもよい。
【００６８】
基板６００上に設けられている下地膜６６１としては、酸化珪素や、窒化珪素または窒化酸化珪素などの絶縁膜を用いることができる。下地膜６６１によって、基板６００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体層６６２に拡散し薄膜トランジスタの特性に悪影響をおよぼすのを防ぐことができる。図７では、下地膜６６１を単層の構造としているが、２層あるいはそれ以上の複数層で形成してもよい。なお、石英基板など不純物の拡散がさして問題とならない場合は、下地膜６６１を必ずしも設ける必要はない。
【００６９】
なお、高密度プラズマによって基板６００の表面を直接処理してもよい。高密度プラズマは、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。このように低電子温度が特徴である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比べプラズマダメージが少なく欠陥が少ない膜を形成することができる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００７０】
窒化性雰囲気、例えば、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気下において、上記高密度プラズマ処理を行うことによって、基板６００表面を窒化することができる。基板６００としてガラスや石英、シリコンウエハ等を用いた場合、基板６００の表面に形成された窒化物層は窒化珪素を主成分とするので、基板６００側から拡散してくる不純物のブロッキング層として利用することができる。この窒化物層の上に酸化珪素膜または酸窒化珪素膜をプラズマＣＶＤ法で形成して下地膜６６１としても良い。
【００７１】
また、酸化珪素や酸窒化珪素などからなる下地膜６６１の表面に対し同様な高密度プラズマ処理を行うことにより、その表面及び表面から１〜１０ｎｍの深さを窒化処理をすることができる。このきわめて薄い窒化珪素の層は、ブロッキング層として機能し、且つその上に形成する半導体層６６２へ与える応力の影響が少ないので好ましい。
【００７２】
半導体層６６２としては、結晶性半導体膜や非晶質半導体膜を用いることができる。また、有機半導体膜を用いてもよい。結晶性半導体膜は非晶質半導体膜を結晶化して得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いることができる。半導体層６６２は、チャネル形成領域６６２ａと、導電型を付与する不純物元素が添加された一対の不純物領域６６２ｂとを有する。なお、チャネル形成領域６６２ａと一対の不純物領域６６２ｂとの間に、不純物領域６６２ｂよりも低濃度で前記不純物元素が添加された低濃度不純物領域６６２ｃを有する構成を示したがこれに限定されない。低濃度不純物領域６６２ｃを設けない構成であってもよい。
【００７３】
なお、半導体層６６２及びこれら半導体層と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。上記配線の引き回し方法について図１２に模式的に示す。半導体層６６２と同時に形成される配線を図中配線３０１１で示す。図１２（Ａ）は従来の配線の引き回し方法である。図１２（Ｂ）は本発明の配線の引き回し方法である。従来の配線３０１１の角部１５０１ａに対して本発明の配線３０１１の角部１５０２ａは丸くなっている。角部を丸くするには実施の形態４で示したようなマスク図面を用いればよい。角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００７４】
薄膜トランジスタのチャネル形成領域６６２ａにおいて、導電型を付与する不純物元素が添加されていてもよい。こうして、薄膜トランジスタのしきい値電圧を制御することができる。
【００７５】
第１の絶縁層６６３としては、酸化珪素、窒化珪素または窒化酸化珪素等を用い、単層または複数の膜を積層させて形成することができる。この場合において、第１の絶縁層６６３の表面を酸化雰囲気又は窒化雰囲気で高密度プラズマによって処理し、酸化又は窒化処理して緻密化しても良い。高密度プラズマは、前述と同様に、高周波（例えば２．４５ＧＨｚ）を使うことによって生成される。なお、高密度プラズマとしては電子密度が１０１１〜１０１３／ｃｍ３かつ電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下であるものを用いる。プラズマの生成はラジアルスロットアンテナを用いた高周波励起のプラズマ処理装置を用いることができる。また、高密度プラズマを発生させる装置において、高周波を発生するアンテナから基板６００までの距離を２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）とする。
【００７６】
なお、第１の絶縁層６６３を成膜する前に、半導体層６６２の表面に対して上記高密度プラズマ処理を行って、半導体層の表面を酸化又は窒化処理してもよい。このとき、基板６００の温度を３００〜４５０℃とし、酸化雰囲気又は窒化雰囲気で処理することにより、その上に堆積する第１の絶縁層６６３と良好な界面を形成することができる。
【００７７】
窒化雰囲気としては、窒素（Ｎ）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、または窒素と水素（Ｈ）と希ガス雰囲気下、またはアンモニア（ＮＨ３）と希ガス雰囲気を用いることができる。酸化雰囲気としては、酸素（Ｏ）と希ガス雰囲気下、または酸素と水素（Ｈ）と希ガス雰囲気下、または一酸化二窒素（Ｎ２Ｏ）と希ガス雰囲気を用いることができる。
【００７８】
ゲート電極６６４としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた一種の元素または該元素を複数含む合金若しくは化合物を用いることができる。更に、これらの元素、合金、化合物からなる単層または積層構造を用いることができる。図では、２層構造のゲート電極６６４を示した。なお、ゲート電極６６４やゲート電極６６４と同時に形成される配線は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図１２（Ｂ）に示した方法と同様とすることができる。角部を丸くするには実施の形態４で示したようなマスク図面を用いればよい。ゲート電極６６４やゲート電極６６４と同時に形成される配線を図中配線３０１２で示す。従来の配線３０１２の角部１５０１ｂに対して本発明の配線３０１２の角部１５０２ｂの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。
【００７９】
薄膜トランジスタは、半導体層６６２と、ゲート電極６６４と、半導体層６６２とゲート電極６６４との間のゲート絶縁膜として機能する第１の絶縁層６６３とによって構成される。本実施の形態では、薄膜トランジスタをトップゲート型のトランジスタとして示したが、半導体層の下方にゲート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲート電極を有するデュアルゲート型のトランジスタであっても良い。
【００８０】
第２の絶縁層６６７は窒化珪素膜などイオン性不純物をブロッキングするバリア性の絶縁膜であることが望ましい。第２の絶縁層６６７は窒化珪素または酸化窒化珪素で形成する。この第２の絶縁層６６７は、半導体層６６２の汚染を防ぐ保護膜としての機能を有している。第２の絶縁層６６７を堆積した後に、水素ガスを導入して前述のような高密度プラズマ処理をすることで、第２の絶縁層６６７の水素化を行っても良い。または、アンモニア（ＮＨ３）ガスを導入して、第２の絶縁層６６７の窒化と水素化を行っても良い。または、酸素、一酸化二窒素（Ｎ２Ｏ）ガスなどと水素ガスを導入して、酸化窒化処理と水素化処理を行っても良い。この方法により、窒化処理、酸化処理若しくは酸化窒化処理を行うことにより第２の絶縁層６６７の表面を緻密化することができる。こうして第２の絶縁層６６７の保護膜としての機能を強化することができる。第２の絶縁層６６７に導入された水素は、その後４００〜４５０℃の熱処理をすることにより放出されて、半導体層６６２を水素化することができる。なお当該水素化処理は、第１の絶縁層６６３を用いた水素化処理と組み合わせてもよい。
【００８１】
第３の絶縁層６６５としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化珪素膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）法により形成された酸化珪素膜などを用いることができ、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリルまたはポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
【００８２】
また、第３の絶縁層６６５として、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される材料を用いることもできる。この材料の置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００８３】
配線６６６としては、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または該元素を複数含む合金を用いることができる。更に、これらの元素、合金からなる単層または積層構造を用いることができる。図では、単層構造の例を示した。なお、配線６６６は、基板６００の上面に垂直な方向３００５から見た場合に角部が丸くなるよう引き回すのが好ましい。引き回しの方法は図１２（Ｂ）に示した方法と同様とすることができる。角部を丸くするには実施の形態４で示したようなマスク図面を用いればよい。配線６６６を図中配線３０１３で示す。従来の配線３０１３の角部１５０１ｃに対して本発明の配線３０１３の角部１５０２ｃの様に角部を丸くすることによって、ゴミ等が配線の角部に残るのを防止することができる。こうして、半導体装置のゴミによる不良を低減し歩留まりを高めることができる。図７（Ａ）及び図７（Ｃ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、アンテナ２０２となる。図７（Ｂ）及び図７（Ｄ）に示した構成では、配線６６６は、薄膜トランジスタのソースやドレインと接続される配線となると共に、端子部６０２となる。図１２において、配線６６６と薄膜トランジスタのソースやドレインとを接続するコンタクトホール３０１４を示す。
【００８４】
なお、アンテナ２０２は、Ａｕ、Ａｇ、Ｃｕなどのナノ粒子を含む導電性ペーストを用いて、液滴吐出法により形成することもできる。液滴吐出法は、インクジェット法やディスペンサ方式等の液滴を吐出してパターンを形成する方式の総称であり、材料の利用効率の向上等の利点を有する。
【００８５】
図７（Ａ）及び図７（Ｃ）に示した構成では、配線６６６上に第４の絶縁層６６８を形成する。第４の絶縁層６６８としては、無機絶縁膜や有機絶縁膜の単層または積層構造を用いることができる。第４の絶縁層６６８はアンテナ２０２の保護層として機能する。
【００８６】
また、素子群６０１は基板６００上に形成されたもの（図１０（Ａ）参照）をそのまま使用してもよいが、基板６００上の素子群６０１を剥離し（図１０（Ｂ）参照）、当該素子群６０１をフレキシブル基板７０１に貼り合わせてもよい（図１０（Ｃ）参照）。フレキシブル基板７０１は、可撓性を有し、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等のプラスチック基板またはセラミック基板等を用いることができる。
【００８７】
基板６００からの素子群６０１の剥離は、（Ａ）あらかじめ基板６００と素子群６０１との間に剥離層を設けておいて、剥離層をエッチング剤により除去することで行う方法を用いることができる。または、（Ｂ）剥離層をエッチング剤により部分的に除去し、その後、基板６００と素子群６０１とを物理的に剥離する方法を用いることができる。または、（Ｃ）素子群６０１が形成された耐熱性の高い基板６００を機械的に削除又は溶液やガスによるエッチングで除去することで、当該素子群６０１を切り離す方法を用いることができる。なお、物理的手段によって剥離されるとは、外部からストレスが与えられて剥離されることを指し、例えば、ノズルから吹き付けられるガスの風圧や超音波等からストレスを与えられて剥離することである。
【００８８】
上記（Ａ）や（Ｂ）のより具体例な方法としては、耐熱性の高い基板６００と素子群６０１の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子群６０１を剥離する方法を用いることができる。または、耐熱性の高い基板６００と素子群６０１の間に水素を含む非晶質珪素膜を設け、レーザ−光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子群６０１を剥離する方法を用いることができる。
【００８９】
また、剥離した素子群６０１のフレキシブル基板７０１への貼り付けは、市販の接着剤を用いればよく、例えば、エポキシ樹脂系接着剤や樹脂添加剤等の接着材を用いればよい。
【００９０】
素子群６０１をアンテナが形成されたフレキシブル基板７０１に貼り合わせ当該アンテナとの電気的接続をとると、厚さが薄く、軽く、落下しても割れにくい半導体装置が完成する（図１０（Ｃ）参照）。安価なフレキシブル基板７０１を用いると、安価な半導体装置を提供することができる。さらに、フレキシブル基板７０１は可撓性を有するため、曲面や異形の形状上に貼り合わせることが可能となり、多種多様の用途が実現する。例えば、薬の瓶のような曲面上に、本発明の半導体装置の一形態である無線タグ７２０を密着して貼り合わせることができる（図１０（Ｄ）参照）。さらに、基板６００を再利用すれば、低コストで半導体装置を作製することができる。
【００９１】
本実施の形態は、実施の形態１乃至実施の形態４と自由に組み合わせることができる。
【００９２】
（実施の形態６）
本実施の形態では、本発明の半導体装置をフレキシブルな構成にした例について説明する。説明には図１１を用いる。図１１（Ａ）において、半導体装置は、フレキシブルな保護層８０１と、アンテナ８０２を含むフレキシブルな保護層８０３と、剥離プロセスや基板の薄膜化により形成された素子群８０４とを有する。素子群８０４は、実施の形態５で素子群６０１として示した構成と同様の構成とすることができる。保護層８０３上に形成されたアンテナ８０２は、素子群８０４と電気的に接続する。図１１では、アンテナ８０２は保護層８０３上にのみ形成されているが、本発明はこの構成に制約されず、アンテナ８０２を保護層８０１上にも形成してもよい。なお、素子群８０４と、保護層８０１及び保護層８０３との間には、窒化珪素膜等からなるバリア膜を形成するとよい。そうすると、素子群８０４が汚染されることなく、信頼性を向上させた半導体装置を提供することができる。
【００９３】
アンテナ８０２は、Ａｇ、Ｃｕ、またはそれらでメッキされた金属で形成することができる。素子群８０４とアンテナ８０２とは、異方性導電膜を用い、紫外線処理又は超音波処理を行うことで接続することができる。なお、素子群８０４とアンテナ８０２とは、導電性ペースト等を用いて接着してもよい。
【００９４】
保護層８０１及び保護層８０３によって素子群８０４を挟むことによって半導体装置が完成する（図１１（Ａ）中、矢印参照）。
【００９５】
こうして形成された半導体装置の断面構造を図１１（Ｂ）に示す。挟まれた素子群８０４の厚さ３００３は、５μｍ以下、好ましくは０．１μｍ〜３μｍの厚さとなるようにするとよい。また、保護層８０１及び保護層８０３を重ねたときの厚さをｄとしたとき、保護層８０１及び保護層８０３の厚さは、好ましくは（ｄ／２）±３０μｍ、さらに好ましくは（ｄ／２）±１０μｍとする。また、保護層８０１及び保護層８０３の厚さは１０μｍ〜２００μｍであることが望ましい。さらに、素子群８０４の面積は１０ｍｍ角（１００ｍｍ２）以下であり、望ましくは０．３ｍｍ角〜４ｍｍ角（０．０９ｍｍ２〜１６ｍｍ２）の面積とするとよい。
【００９６】
保護層８０１及び保護層８０３は、有機樹脂材料で形成されているため、折り曲げに対して強い特性を有する。また、剥離プロセスや基板の薄膜化により形成した素子群８０４自体も、単結晶半導体に比べて、折り曲げに対して強い特性を有する。そして、素子群８０４と、保護層８０１及び保護層８０３とは空隙がないように、密着させることができるため、完成した半導体装置自体も折り曲げに対して強い特性を有する。このような保護層８０１及び保護層８０３で囲われた素子群８０４は、他の個体物の表面または内部に配置しても良いし、紙の中に埋め込んでも良い。
【００９７】
素子群８０４を有する半導体装置を曲面を有する基板に貼る場合について説明する。説明には図１１（Ｃ）を用いる。図面では、素子群８０４から選択された１つのトランジスタ８８１を図示する。トランジスタ８８１は、ゲート電極８０７の電位に応じて、ソース及びドレインの一方８０５からソース及びドレインの他方８０６に電流を流す。トランジスタ８８１の電流が流れる方向（キャリアの移動方向３００４）と、基板８８０が弧を描く方向が直交するように、トランジスタ８８１は配置される。このような配置にすれば、基板８８０が折り曲げられて弧を描いても、トランジスタ８８１に与えられる応力の影響が少なく、素子群８０４が含むトランジスタ８８１の特性の変動を抑制することができる。
【００９８】
本実施の形態は、実施の形態１乃至実施の形態５と自由に組み合わせて実施することが可能である。
【００９９】
（実施の形態７）
本実施の形態では、半導体装置２０１を構成する回路が有するトランジスタの構成例を示す。トランジスタは単結晶基板に形成されるＭＯＳトランジスタの他、薄膜トランジスタ（ＴＦＴ）で構成することもできる。図１３はこれらの回路を構成するトランジスタの断面構造を示す図である。図１３は、Ｎチャネル型のトランジスタ２００１、Ｎチャネル型のトランジスタ２００２、容量素子２００４、抵抗素子２００５、Ｐチャネル型のトランジスタ２００３が示されている。各トランジスタは半導体層３０５、絶縁層３０８、ゲート電極３０９を備えている。ゲート電極３０９は、第１導電層３０３と第２導電層３０２の積層構造で形成されている。また、図１４（Ａ）〜（Ｅ）は、図１３で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり合わせて参照することができる。
【０１００】
図１３において、Ｎチャネル型のトランジスタ２００１の半導体層３０５には、ゲート電極３０９と重なる領域を挟んでチャネル長方向（キャリアの流れる方向）で接するように一対の不純物領域３０７が形成されている。このように、一対の不純物領域３０７はゲート電極３０９の両側に形成されている。不純物領域３０６は、ソース領域及びドレイン領域であり、配線３０４とコンタクトを形成する。不純物領域３０７は、不純物領域３０６の不純物濃度よりも低濃度に不純物元素がドープされた低濃度ドレイン（ＬＤＤ）領域である。Ｎチャネル型のトランジスタ２００１において、不純物領域３０６と不純物領域３０７には、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエレクトロン劣化や短チャネル効果を抑制する手段として形成される。
【０１０１】
図１４（Ａ）で示すように、Ｎチャネル型のトランジスタ２００１のゲート電極３０９において、第１導電層３０３は第２導電層３０２の両側に広がって形成されている。この場合において、第１導電層３０３の膜厚は第２導電層３０２の膜厚よりも薄く形成されている。第１導電層３０３の厚さは、１０〜１００ｋＶの電界で加速されたイオン種を通過させることが可能な厚さに形成されている。不純物領域３０７はゲート電極３０９の第１導電層３０３と重なるように形成されている。すなわち、ゲート電極３０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極３０９において、第２導電層３０２をマスクとして第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的に不純物領域３０７を形成している。すなわち、ゲート電極３０９とオーバーラップするＬＤＤ領域を自己整合的に形成している。
【０１０２】
ゲート電極の両側にＬＤＤ領域を有するトランジスタは、図１における電源回路２０４中の整流回路２１２に用いられる整流用のトランジスタや、論理回路に用いられるトランスミッションゲート（アナログスイッチとも呼ぶ）を構成するトランジスタに適用される。これらのトランジスタは、ソース電極及びドレイン電極に正負両方の電圧が印加されるため、ゲート電極の両側にＬＤＤ領域を設けることが好ましい。
【０１０３】
図１３において、Ｎチャネル型のトランジスタ２００２の半導体層３０５には、ゲート電極３０９の片側に不純物領域３０７が形成されている。不純物領域３０７は、不純物領域３０６の不純物濃度よりも低濃度に不純物元素がドープされた低濃度ドレイン（ＬＤＤ）領域である。図１４（Ｂ）で示すように、Ｎチャネル型のトランジスタ２００２のゲート電極３０９において、第１導電層３０３は、第２導電層３０２の片側に広がって形成されている。この場合も同様に、第２導電層３０２をマスクとして、第１導電層３０３を通して一導電型の不純物を添加することにより、自己整合的にＬＤＤ領域を形成することができる。
【０１０４】
ゲート電極の片側にＬＤＤ領域を有するトランジスタは、ソース電極及びドレイン電極間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すればよい。具体的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）といったアナログ回路を構成するトランジスタに適用すればよい。
【０１０５】
図１３において、容量素子２００４は、第１導電層３０３と半導体層３０５とで絶縁層３０８を挟んで形成されている。容量素子２００４を形成する半導体層３０５は、不純物領域３１０と不純物領域３１１を備えている。不純物領域３１１は、半導体層３０５において第１導電層３０３と重なる位置に形成される。また、不純物領域３１０は配線３０４とコンタクトを形成する。不純物領域３１１は、第１導電層３０３を通して一導電型の不純物を添加することができるので、不純物領域３１０と不純物領域３１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも可能である。いずれにしても、容量素子２００４において、半導体層３０５は電極として機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また、図１４（Ｃ）に示すように、第２導電層３０２を補助的な電極として利用することにより、第１導電層３０３及び第２導電層３０２は容量素子２００４の電極として十分に機能させることができる。このように、第１導電層３０３と第２導電層３０２を組み合わせた複合的な電極構造とすることにより、容量素子２００４を自己整合的に形成することができる。
【０１０６】
容量素子２００４は、電源回路２０４の保持容量２１３、あるいは高周波回路２０３が有する共振容量として用いることができる。特に、共振容量は、容量素子２００４の２端子間に正負両方の電圧が印加されるため、２端子間の電圧の正負によらず容量として機能することが必要である。
【０１０７】
図１３において、抵抗素子２００５は、第１導電層３０３によって形成されている（図１４（Ｄ）も参照）。第１導電層３０３は３０〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さを適宜設定して抵抗素子２００５を構成することができる。
【０１０８】
抵抗素子２００５は、データ変調回路２０８が有する抵抗負荷として用いることができる。また、ＶＣＯなどで電流を制御する場合の負荷としても用いることができる。抵抗素子２００５は、導電型を付与する不純物元素を高濃度に含む半導体層や、膜厚の薄い金属層によって構成すればよい。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。
【０１０９】
図１３において、Ｐチャネル型のトランジスタ２００３は、半導体層３０５に不純物領域３１２を備えている。この不純物領域３１２は、配線３０４とコンタクトを形成するソース領域及びドレイン領域として機能する。ゲート電極３０９の構成は第１導電層３０３と第２導電層３０２が重畳した構成となっている（図１４（Ｅ）も参照）。Ｐチャネル型のトランジスタ２００３はＬＤＤ領域を設けないシングルドレイン構造のトランジスタである。Ｐチャネル型のトランジスタ２００３を形成する場合、不純物領域３１２にはＰ型を付与する不純物として硼素などが添加される。一方、不純物領域３１２にＮ型を付与する不純物としてリンなどを添加すればシングルドレイン構造のＮチャネル型トランジスタとすることもできる。
【０１１０】
半導体層３０５及びゲート絶縁層３０８の一方若しくは双方に対して、高密度プラズマ処理によって酸化又は窒化処理しても良い。この処理は、実施の形態５で示した手法と同様にすることができる。
【０１１１】
上記処理によって、半導体層３０５とゲート絶縁層３０８の界面の欠陥準位を低減することができる。ゲート絶縁層３０８に対してこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トランジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは窒化された絶縁層をゲート絶縁層３０８として適用することができる。また、トランジスタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層３０５の表面に形成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを組み合わせてゲート絶縁層３０８を形成することができる。また、同様に、この絶縁層は、容量素子２００４の誘電体層としても利用することができる。この場合、このプラズマ処理で形成された絶縁層は、１〜１０ｎｍの厚さで形成され、緻密な膜であるので、大きな電荷容量を持つ容量素子を形成することができる。
【０１１２】
図１３及び図１４を参照して説明したように、膜厚の異なる導電層を組み合わせることにより、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの厚さを異ならせる。この場合、フォトマスクまたはレチクルに解像度限界以下のスリットを設けて上記複雑な形状を有するレジストを形成してもよい。また、現像後に約２００℃のベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させてもよい。
【０１１３】
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることにより、第１導電層のみが形成される領域と、第１導電層と第２導電層が積層される領域を連続して形成することができる。図１４（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形成することができる。半導体層上において第１導電層のみが形成される領域を設けることは、ＬＤＤ領域を自己整合的に作製することができる等の点で有効であるが、半導体層上以外（ゲート電極と連続する配線領域）では第１導電層のみが形成される領域は必要がない。このフォトマスク若しくはレチクルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配線密度を実質的に高めることができる。
【０１１４】
図１３及び図１４の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。また、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの差が生じるようにする。一例として、第１導電層をＴａＮ膜を用い、第２導電層としてタングステン膜を用いることができる。
【０１１５】
本実施の形態では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いて、電極構造の異なるトランジスタ、容量素子、抵抗素子を、同じフォトマスクまたはレチクルを用いたエッチング工程によって作り分ける方法を示した。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことなく作り込み、集積化することができる。
【０１１６】
本実施の形態は、実施の形態１乃至実施の形態６と自由に組み合わせて実施することが可能である。
【０１１７】
（実施の形態８）
本実施の形態では、半導体装置２０１のメモリ回路２１０等として用いることができるスタティックＲＡＭ（ＳＲＡＭ）の一例について、図１５〜図１７を参照して説明する。
【０１１８】
図１５（Ａ）で示す半導体層１０、半導体層１１はシリコン若しくはシリコンを成分とする結晶性の半導体で形成することが好ましい。例えば、半導体層１０、半導体層１１として、シリコン膜をレーザアニールなどによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用することも可能である。
【０１１９】
いずれにしても、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トランジスタの半導体領域として確定されるよりも広い面積を有する領域）に形成する。そして、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。そのマスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソース領域及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層１０、半導体層１１を形成する。
【０１２０】
図１５（Ａ）で示す半導体層１０、半導体層１１を形成するためのフォトマスクは、図１５（Ｂ）に示すマスクパターン２０００を備えている。このマスクパターン２０００は、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジストを用いる場合には、図１５（Ｂ）で示すマスクパターン２０００は、遮光部として作製される。マスクパターン２０００は、多角形の頂部Ａを削除した形状となっている。また、屈曲部Ｂにおいては、その角部が直角とならないように屈曲する形状となっている。屈曲部Ｂを拡大すると、複数段に渡って屈曲する形状（実施の形態５で図６を用いて示した構成参照）となっている。
【０１２１】
図１５（Ｂ）で示すマスクパターン２０００は、その形状が、図１５（Ａ）で示す半導体層１０、半導体層１１に反映される。その場合、マスクパターン２０００と相似の形状が転写されても良いが、マスクパターン２０００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２０００よりもさらにパターン形状をなめらかにした丸め部を設けても良い。
【０１２２】
半導体層１０、半導体層１１の上には、酸化シリコン若しくは窒化シリコンを少なくとも一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層である。そして、図１６（Ａ）で示すように、半導体層と一部が重なるようにゲート配線１２、ゲート配線１３、ゲート配線１４を形成する。ゲート配線１２は半導体層１０に対応して形成される。ゲート配線１３は半導体層１０、半導体層１１に対応して形成される。また、ゲート配線１４は半導体層１０、半導体層１１に対応して形成される。ゲート配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によってその形状を絶縁層上に作り込まれる。
【０１２３】
このゲート配線を形成するためのフォトマスクは、図１６（Ｂ）に示すマスクパターン２１００を備えている。このマスクパターン２１００は、Ｌ字形に折れ曲がった各コーナー部であって、直角三角形の一辺が１０μｍ以下またはマスクパターン２１００の線幅の１／２以下で線幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部におけるマスクパターン２１００の外周は曲線を形成するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角２等辺三角形の部分に相当するマスクパターン２１００の一部を除去する。除去すると新たに２つの鈍角の部分がマスクパターン２１００に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるようにマスクパターン２１００をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。図１６（Ｂ）で示すマスクパターン２１００は、その形状が、図１６（Ａ）で示すゲート配線１２、ゲート配線１３、ゲート配線１４に反映される。その場合、マスクパターン２１００と相似の形状が転写されても良いが、マスクパターン２１００の角部がさらに丸みを帯びるように転写されていても良い。すなわち、マスクパターン２１００よりもさらにパターン形状をなめらかにした、丸め部を設けても良い。すなわち、ゲート配線１２、ゲート配線１３、ゲート配線１４の角部は、丸みをおびていてもよい。凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。
【０１２４】
層間絶縁層はゲート配線１２、ゲート配線１３、ゲート配線１４の次に形成される層である。層間絶縁層は酸化シリコンなどの無機絶縁材料若しくはポリイミドやアクリル樹脂などを使った有機絶縁材料を使って形成する。この層間絶縁層とゲート配線１２、ゲート配線１３、ゲート配線１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けても良い。この絶縁層は、外因性の金属イオンや水分など薄膜トランジスタ（ＴＦＴ）にとっては良くない不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
【０１２５】
層間絶縁層には所定の位置に開孔が形成されている。例えば、開孔は、下層にあるゲート配線や半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成される配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチング加工により所定のパターンに形成される。そして、図１７（Ａ）で示すように、半導体層１０や半導体層１１と一部が重なるように配線１５、配線１６、配線１７、配線１８、配線１９、配線２０を形成する。配線はある特定の素子間を連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈曲部が含まれる。また、他の配線とのコンタクト部やその他の領域において配線幅が変化する。コンタクト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線幅が広がるように変化する。
【０１２６】
この配線１５乃至配線２０を形成するためのフォトマスクは、図１７（Ｂ）に示すマスクパターン２２００を備えている。この場合においても、配線は、Ｌ字形に折れ曲がった各コーナー部であって直角三角形の一辺が１０μｍ以下または配線の線幅の１／２以下で線幅の１／５以上の大きさに角部を削除し、コーナー部を丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部における配線の外周は曲線を形成するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角２等辺三角形の部分に相当する配線の一部を除去する。除去すると新たに２つの鈍角の部分が配線に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるように配線をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。このような配線は、凸部はプラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、たとえ洗浄のときにできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。配線の角部が丸みをおびることにより、配線の電気伝導を良好にする効果が期待できる。また、多数の配線を平行に設けた構造において、角部が丸みをおびた配線を用いることは、ゴミを洗い流すのにきわめて好都合である。
【０１２７】
図１７（Ａ）には、Ｎチャネル型のトランジスタ２１、Ｎチャネル型のトランジスタ２２、Ｎチャネル型のトランジスタ２３、Ｎチャネル型のトランジスタ２４、Ｐチャネル型のトランジスタ２５、Ｐチャネル型のトランジスタ２６が形成されている。Ｎチャネル型のトランジスタ２３とＰチャネル型のトランジスタ２５はインバータ２７を構成している。Ｎチャネル型のトランジスタ２４とＰチャネル型のトランジスタ２６はインバータ２８を構成している。この６つのトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
【０１２８】
本実施の形態は、実施の形態１乃至実施の形態７と自由に組み合わせて実施することが可能である。
【実施例１】
【０１２９】
本実施例では、本発明の半導体装置２０１の用途について図８及び図９を用いて説明する。半導体装置２０１は、例えば、紙幣、硬貨、有価証券、無記名債券類、証書類（運転免許証や住民票等、図９（Ａ）参照）、包装用容器類（包装紙やボトル等、図９（Ｂ）参照）、ＤＶＤソフトやＣＤやビデオテープ等の記録媒体（図９（Ｃ）参照）に設けて使用することができる。また、車やバイクや自転車等の乗物類（図９（Ｄ）参照）、鞄や眼鏡等の身の回り品（図９（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビまたはテレビ受像器とも呼ぶ）および携帯電話機等を指す。
【０１３０】
半導体装置２０１は、物品の表面に貼り付けたり、物品に埋め込んだりして物品に固定することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等に半導体装置２０１を設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置２０１を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置２０１を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１３１】
以上のように、本発明の半導体装置２０１は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１３２】
半導体装置２０１は、無線通信によるデータの送受信が可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の様々な利点を有する。
【０１３３】
次に、半導体装置２０１を用いたシステムの一形態について、図８を用いて説明する。表示部８２１を含む携帯端末の側面には、リーダ／ライタ８２０が設けられ、物品８２２の側面には半導体装置２０１が設けられる（図８（Ａ）参照）。物品８２２が含む半導体装置２０１にリーダ／ライタ８２０をかざすと、表示部８２１に物品８２２の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表示される。また別のシステムとして、物品８２６をベルトコンベアにより搬送する際に、リーダ／ライタ８２４と半導体装置２０１とを用いて、物品８２６の検品を行うことができる（図８（Ｂ）参照）。このように、システムに本発明の半導体装置２０１を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現したシステムを提供することができる。
【０１３４】
本実施例は、実施の形態１乃至実施の形態８と自由に組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１３５】
【図１】本発明の実施の形態１及び実施の形態２を説明する図。
【図２】従来の構成を説明する図。
【図３】従来の構成を説明する図。
【図４】本発明の実施の形態２を説明する図。
【図５】本発明の実施の形態３を説明する図。
【図６】本発明の実施の形態４を説明する図。
【図７】本発明の実施の形態５を説明する図。
【図８】本発明の実施例を説明する図。
【図９】本発明の実施例を説明する図。
【図１０】本発明の実施の形態５を説明する図。
【図１１】本発明の実施の形態６を説明する図。
【図１２】配線の引き回し方法を説明する図。
【図１３】本発明の実施の形態７を説明する図。
【図１４】本発明の実施の形態７を説明する図。
【図１５】本発明の実施の形態８を説明する図。
【図１６】本発明の実施の形態８を説明する図。
【図１７】本発明の実施の形態８を説明する図。
【符号の説明】
【０１３６】
１０  半導体層
１１  半導体層
１２  ゲート配線
１３  ゲート配線
１４  ゲート配線
１５  配線
１６  配線
１７  配線
１８  配線
１９  配線
２０  配線
２１  トランジスタ
２２  トランジスタ
２３  トランジスタ
２４  トランジスタ
２５  トランジスタ
２６  トランジスタ
２７  インバータ
２８  インバータ
１０１  半導体装置
１０２  アンテナ
１０３  高周波回路
１０４  電源回路
１０５  リセット回路
１０６  クロック発生回路
１０７  データ復調回路
１０８  データ変調回路
１０９  制御回路
１１０  メモリ回路
１１１  半導体集積回路
１１２  整流回路
１１３  保持容量
１１４  定電圧回路
２０１  半導体装置
２０２  アンテナ
２０３  高周波回路
２０４  電源回路
２０５  リセット回路
２０６  クロック発生回路
２０７  データ復調回路
２０８  データ変調回路
２０９  制御回路
２１０  メモリ回路
２１１  半導体集積回路
２１２  整流回路
２１３  保持容量
２１４  定電圧回路
２１５  レベルシフト回路
３０２  第２導電層
３０３  第１導電層
３０４  配線
３０５  半導体層
３０６  不純物領域
３０７  不純物領域
３０８  絶縁層
３０９  ゲート電極
３１０  不純物領域
３１１  不純物領域
３１２  不純物領域
５０１  トランジスタ
５０２  トランジスタ
５０３  トランジスタ
５０４  トランジスタ
５０５  トランジスタ
５０６  トランジスタ
５０７  トランジスタ
５０８  トランジスタ
６００  基板
６０１  素子群
６０２  端子部
６０３  導電性粒子
６０４  樹脂
６１０  基板
６６１  下地膜
６６２  半導体層
６６２ａ  チャネル形成領域
６６２ｂ  不純物領域
６６２ｃ  低濃度不純物領域
６６３  第１の絶縁層
６６４  ゲート電極
６６５  第３の絶縁層
６６６  配線
６６７  第２の絶縁層
６６８  第４の絶縁層
７０１  フレキシブル基板
７２０  無線タグ
８０１  保護層
８０２  アンテナ
８０３  保護層
８０４  素子群
８０５  ソース及びドレインの一方
８０６  ソース及びドレインの他方
８０７  ゲート電極
８２０  リーダ／ライタ
８２１  表示部
８２２  物品
８２４  リーダ／ライタ
８２６  物品
８８０  基板
８８１  トランジスタ
９０１  レベルシフトされた復調信号
９０２  クロック
９０３  リセット信号
９０４  アナログ部
９０５  デジタル部
９１１  復調信号
９１２  クロック
９１３  リセット信号
９１４  アナログ部
９１５  デジタル部
９２１  復調信号
１５０１ａ  角部
１５０１ｂ  角部
１５０１ｃ  角部
１５０２ａ  角部
１５０２ｂ  角部
１５０２ｃ  角部
２０００  マスクパターン
２１００  マスクパターン
２２００  マスクパターン
２００１  トランジスタ
２００２  トランジスタ
２００３  トランジスタ
２００４  容量素子
２００５  抵抗素子
３００３  厚さ
３００４  キャリアの移動方向
３００５  方向
３０１１  配線
３０１２  配線
３０１３  配線
３０１４  コンタクトホール
６００１  角部
６００２  角部
６００３  角部
６００４  角部
６６０１  半導体層
６６０２  半導体層
６６０３  第１の導電層
６６０４  第２の導電層
６６０５  コンタクトホール
【図１】
2007006464.tif 000003
【図２】
2007006464.tif 000004
【図３】
2007006464.tif 000005
【図４】
2007006464.tif 000006
【図５】
2007006464.tif 000007
【図６】
2007006464.tif 000008
【図７】
2007006464.tif 000009
【図８】
2007006464.tif 000010
【図９】
2007006464.tif 000011
【図１０】
2007006464.tif 000012
【図１１】
2007006464.tif 000013
【図１２】
2007006464.tif 000014
【図１３】
2007006464.tif 000015
【図１４】
2007006464.tif 000016
【図１５】
2007006464.tif 000017
【図１６】
2007006464.tif 000018
【図１７】
2007006464.tif 000019