(57)【要約】【課題】  入力信号の振幅が必要とされる振幅となるようにゲインを固定するＡＧＣ回路を提供することを目的とする。【解決手段】  設定されるゲインが可変であり入力信号をゲインにて増幅する可変ゲイン増幅回路と、可変ゲイン増幅回路にて増幅された出力信号を検波する検波回路と、検波回路で検波された出力信号の振幅を示す検波電圧と出力信号の振幅を所定の大きさに固定するための基準電圧との差電圧に応じた誤差電圧を出力する誤差増幅回路と、誤差電圧に応じて充電を行い可変ゲイン増幅回路のゲイン設定入力に印加される可変ゲイン増幅回路のゲインを一定値に固定するための設定電圧を保持するコンデンサと、コンデンサの充電電圧が設定電圧となるまでコンデンサの充電動作を許可するために閉じコンデンサの充電電圧が設定電圧となった後はコンデンサの充電動作を禁止するために開く充電用スイッチ回路と、を備えたことを特徴とする。【選択図】    図１
2007006260.tif 000002
【特許請求の範囲】
【請求項１】
設定されるゲインが可変であり、入力信号を前記ゲインにて増幅する可変ゲイン増幅回路と、
前記可変ゲイン増幅回路にて増幅された出力信号を検波する検波回路と、
前記検波回路で検波された前記出力信号の振幅を示す検波電圧と、前記出力信号の振幅を所定の大きさに固定するための基準電圧と、の差電圧に応じた誤差電圧を出力する誤差増幅回路と、
前記誤差電圧に応じて充電を行い、前記可変ゲイン増幅回路のゲイン設定入力に印加される、当該可変ゲイン増幅回路のゲインを一定値に固定するための設定電圧を保持するコンデンサと、
前記コンデンサの充電電圧が前記設定電圧となるまで前記コンデンサの充電動作を許可するために閉じ、前記コンデンサの充電電圧が前記設定電圧となった後は前記コンデンサの充電動作を禁止するために開く充電用スイッチ回路と、
を備えたことを特徴とするＡＧＣ回路。
【請求項２】
前記充電用スイッチ回路が閉じる前に、前記コンデンサの電圧を一旦放電するために閉じる放電用スイッチ回路を備えた、
ことを特徴とする請求項１に記載のＡＧＣ回路。
【請求項３】
前記充電用スイッチ回路は、前記誤差増幅回路の出力側と、前記設定電圧が発生する前記コンデンサの一端側との間に設けられる、
ことを特徴とする請求項２に記載のＡＧＣ回路。
【請求項４】
所定周波数のクロックをカウントし、カウント値に応じた出力によって前記充電用スイッチ回路の開閉を制御するカウンタ回路を備え、
前記充電用スイッチ回路は、前記カウンタ回路が初期値から所定値をカウントするまでの出力によって閉じ、前記カウンタ回路が前記所定値をカウントした後の出力によって開き、
前記所定値は、少なくとも前記コンデンサが前記設定電圧を充電するために要する期間を示す値である、
ことを特徴とする請求項３に記載のＡＧＣ回路。
【請求項５】
前記所定周波数のクロックを発生するためのＲＣ発振回路を備えた、
ことを特徴とする請求項４に記載のＡＧＣ回路。
【請求項６】
前記入力信号は、前記所定周波数を有するＡＳＫ（Amplitude Shift Keying）変調信号であり、
前記入力信号の前記所定周波数に伴って変化する電圧値と、前記入力信号の振幅の中心を示す直流電圧値とを比較することにより、前記所定周波数のクロックを発生するコンパレータ回路を備えた、
ことを特徴とする請求項４に記載のＡＧＣ回路。
【請求項７】
前記カウンタ回路は、前記所定周波数のクロックをカウントするカウンタと、前記所定値が設定される比較レジスタと、前記カウンタのカウント値と前記比較レジスタの設定値との一致を検出する一致検出回路と、を有し、
前記充電用スイッチ回路は、前記一致検出回路が前記カウンタのカウント値と前記比較レジスタの設定値との一致を検出する前の出力によって閉じ、前記一致検出回路が前記カウンタのカウント値と前記比較レジスタの設定値との一致を検出したときの出力によって開く、
ことを特徴とする請求項４乃至６の何れに記載のＡＧＣ回路。
【請求項８】
前記基準電圧を選択的に発生可能なトリミング抵抗を備えた、
ことを特徴とする請求項１乃至７の何れかに記載のＡＧＣ回路。
【請求項９】
少なくとも１つの前記基準電圧を示す基準電圧データが記憶された不揮発性メモリと、
前記不揮発性メモリから読み出された１つの基準電圧データが設定されるレジスタと、
前記レジスタに設定された基準電圧データを電圧に変換し、前記基準電圧として前記誤差増幅回路に印加するＤＡコンバータと、を備えた、
ことを特徴とする請求項１乃至７の何れかに記載のＡＧＣ回路
【請求項１０】
前記入力信号は、一定振幅が所定期間継続されるヘッダを有するＡＳＫ（Amplitude Shift Keying）変調信号であり、
前記ヘッダにおける一定振幅の変化の開始を検出し、動作開始信号を出力する振幅検出回路を備え、
前記ＲＣ発振回路は、前記動作開始信号に基づいて動作開始する、
ことを特徴とする請求項５に記載のＡＧＣ回路。
【請求項１１】
前記入力信号は、前記所定周波数を有し、且つ、一定振幅が所定期間継続されるヘッダを有するＡＳＫ（Amplitude Shift Keying）変調信号であり、
前記ヘッダにおける一定振幅の変化の開始を検出し、動作開始信号を出力する振幅検出回路を備え、
前記コンパレータ回路は、前記動作開始信号に基づいて動作開始する、
ことを特徴とする請求項６に記載のＡＧＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＧＣ回路に関する。
【背景技術】
【０００２】
一般にＡＧＣ（Automatic Gain Control）回路は、入力信号の振幅の変動に関わらず、出力信号の振幅を一定とするべく、増幅回路のゲインに負帰還がかかるように制御を行うものである。つまり、ＡＧＣ回路は、入力信号の振幅が所定値よりも大きいときには増幅回路のゲインを下げ、入力信号の振幅が所定値よりも小さいときには増幅回路のゲインを上げるように動作する回路である。このようなＡＧＣ回路は、例えば、電波の強さの変動が音声出力に現れないようにするＡＭ受信機等に適用されている。
【０００３】
以下、図６に示す一般的なＡＧＣ回路の構成について説明する。  
可変ゲイン増幅回路（ＶＧＡ（Variable Gain Amplifier））１０１は、後述する検波回路１０３から出力される検波電圧ｄｅｔ＿ｏｕｔが印加されることによってゲインが可変となる増幅回路である。可変ゲイン増幅回路１０１は、入力信号（交流信号）ｖｇａ＿ｉｎを設定されたゲインにて増幅し、増幅信号ａｍｐ＿ｉｎを出力する。増幅回路１０２は、可変ゲイン増幅回路１０１の後段に設けられ、予め固定されたゲインで増幅信号ａｍｐ＿ｉｎを更に増幅した出力信号ｄｅｔ＿ｉｎを出力するものである。尚、増幅回路１０２の出力信号ｄｅｔ＿ｉｎは、図６のＡＧＣ回路の後段に設けられる回路ブロック（不図示）が出力信号ｄｅｔ＿ｉｎを正常に信号処理可能な振幅を有している必要がある。そこで、増幅回路１０２は、出力信号ｄｅｔ＿ｉｎが後段の回路ブロックにて正常に信号処理可能な振幅となるようなゲインを予め有することとなる。しかしながら、可変ゲイン増幅回路１０１が増幅信号ａｍｐ＿ｉｎの振幅を出力信号ｄｅｔ＿ｉｎの振幅と等しくできるだけのゲインを設定可能であれば、増幅回路１０２を省略することもできる。検波回路１０３は、出力信号ｄｅｔ＿ｉｎを積分し、出力信号ｄｅｔ＿ｉｎの振幅の大きさを示す直流電圧を検波電圧ｄｅｔ＿ｏｕｔとして出力するものである。検波回路１０３は、例えば、出力信号ｄｅｔ＿ｉｎを平滑化するダイオード１０３ａ及びコンデンサ１０３ｂからなり、コンデンサ１０３ｂの非接地側となる一端から検波電圧ｄｅｔ＿ｏｕｔを出力する。この検波電圧ｄｅｔ＿ｏｕｔは、可変ゲイン増幅回路１０１に設けられたゲイン設定入力に印加される。これにより、可変ゲイン増幅回路１０１のゲインは、出力信号ｄｅｔ＿ｉｎの振幅が一定となるように、検波電圧ｄｅｔ＿ｏｕｔの大きさに応じた負帰還作用によって変更されることとなる。
【特許文献１】特開平６−７８２４１号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図６のＡＧＣ回路は、出力信号ｄｅｔ＿ｉｎの振幅を一定とする負帰還制御が働くことから、例えばＡＳＫ（Amplitude Shift Keying）変調信号等の振幅に情報を持つ入力信号が前記ＡＧＣ回路に入力された場合には、出力信号ｄｅｔ＿ｉｎには当該振幅が反映されなくなる問題を生じることとなる。以下、この問題について図６及び図７を参照しつつ説明する。ここで、図７は、図６のＡＧＣ回路にＡＳＫ変調信号を入力した場合の要部波形を示す波形図である。
【０００５】
先ず、ＡＳＫ変調信号ｖｉｎがアンテナ１０４にて受信されると、このＡＳＫ変調信号ｖｉｎは入力信号ｖｇａ＿ｉｎとして可変ゲイン増幅回路１０１に入力される。このとき、可変ゲイン増幅回路１０１のゲインは、後段の増幅回路１０２から出力される出力信号ｄｅｔ＿ｉｎを検波した検波回路１０３の検波電圧ｄｅｔ＿ｏｕｔに応じて定められている。即ち、入力信号ｖｇａ＿ｉｎは、このときの可変ゲイン増幅回路１０１のゲインにて増幅されて増幅信号ａｍｐ＿ｉｎとなる。そして、この増幅信号ａｍｐ＿ｉｎは、増幅回路１０２の固定されたゲインで増幅されて出力信号ｄｅｔ＿ｉｎとなる。この出力信号ｄｅｔ＿ｉｎは、後段の回路ブロックに入力されるとともに検波回路１０３にも入力される。
【０００６】
ここで、例えば、検波回路１０３に入力される出力信号ｄｅｔ＿ｉｎの振幅が所定値よりも大きい場合、検波回路１０３からの検波電圧ｄｅｔ＿ｏｕｔは、出力信号ｄｅｔ＿ｉｎの振幅が所定値であるときの検波電圧ｄｅｔ＿ｏｕｔよりもハイレベルとなる。そして、このハイレベルの検波電圧ｄｅｔ＿ｏｕｔがゲイン設定入力に印加されることよって、可変ゲイン増幅回路１０１のゲインは、出力信号ｄｅｔ＿ｉｎの振幅を一定とすべく下がる。この結果、可変ゲイン増幅回路１０１のゲインは、出力信号ｄｅｔ＿ｉｎの振幅が所定値となるときのゲインよりも小さいゲインが設定される。そして、入力信号ｖｇａ＿ｉｎは、可変ゲイン増幅回路１０１の当該小さいゲインにて増幅された増幅信号ａｍｐ＿ｉｎとなる。一方、検波回路１０３に入力される出力信号ｄｅｔ＿ｉｎの振幅が所定値より小さい場合、検波回路１０３から出力される検波電圧ｄｅｔ＿ｏｕｔは、出力信号ｄｅｔ＿ｉｎが所定値であるときの検波電圧ｄｅｔ＿ｏｕｔよりローレベルとなる。そして、このローレベルの検波電圧ｄｅｔ＿ｏｕｔがゲイン設定入力に印加されることによって、可変ゲイン増幅回路１０１のゲインは、出力信号ｄｅｔ＿ｉｎの振幅を一定とすべく上がる。この結果、可変ゲイン増幅回路１０１のゲインは、出力信号ｄｅｔ＿ｉｎの振幅が所定値となるときのゲインよりも大きいゲインが設定される。そして、入力信号ｖｇａ＿ｉｎは、可変ゲイン増幅回路１０１の当該大きいゲインにて増幅されて増幅信号ａｍｐ＿ｉｎとなる。更に、ＡＧＣ回路においては、ループを形成して負帰還制御を行っているため、可変ゲイン増幅回路１０１や増幅回路１０２の出力、検波回路１０３の検波等によって遅延時間が発生することとなる。そのため、この遅延時間分遅れたタイミングで、可変ゲイン増幅回路１０１は入力信号ｖｇａ＿ｉｎを増幅することとなる。
【０００７】
この結果、入力信号ｖｇａ＿ｉｎは、図７に示すような波形の増幅信号ａｍｐ＿ｉｎとなり、当該入力信号ｖｇａ＿ｉｎの振幅が持つ情報を、後段の増幅回路１０２に伝達できなくなる可能性があった。そして、当該増幅信号ａｍｐ＿ｉｎに基づく出力信号ｄｅｔ＿ｉｎもまた、入力信号ｖｇａ＿ｉｎの振幅が持つ情報を、後段の回路ブロックに伝達できなくなる可能性があった。そのため、後段の回路ブロックにて正常な信号処理ができなくなるという可能性があった。或いは、回路ブロックにて誤った信号処理がなされるという可能性があった。
【０００８】
そこで、本発明は、入力信号の振幅が必要とされる振幅となるようにゲインを固定するＡＧＣ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するための発明は、設定されるゲインが可変であり、入力信号を前記ゲインにて増幅する可変ゲイン増幅回路と、前記可変ゲイン増幅回路にて増幅された出力信号を検波する検波回路と、前記検波回路で検波された前記出力信号の振幅を示す検波電圧と、前記出力信号の振幅を所定の大きさに固定するための基準電圧と、の差電圧に応じた誤差電圧を出力する誤差増幅回路と、前記誤差電圧に応じて充電を行い、前記可変ゲイン増幅回路のゲイン設定入力に印加される、当該可変ゲイン増幅回路のゲインを一定値に固定するための設定電圧を保持するコンデンサと、前記コンデンサの充電電圧が前記設定電圧となるまで前記コンデンサの充電動作を許可するために閉じ、前記コンデンサの充電電圧が前記設定電圧となった後は前記コンデンサの充電動作を禁止するために開く充電用スイッチ回路と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、入力信号の振幅が必要とされる振幅となるようにゲインを固定するＡＧＣ回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１２】
＜＜実施形態＞＞
＝＝＝  ＡＧＣ回路の全体構成  ＝＝＝
図１、図５を参照しつつ本発明に係るＡＧＣ回路２５の全体構成について説明する。図１は、本発明に係るＡＧＣ回路２５（２点鎖線）と周辺構成（信号振幅検出回路５等）の一例を示すブロック図である。図５は、本発明に係るＡＧＣ回路２５にＡＳＫ変調信号を入力した場合の要部波形を示す波形図である。尚、図１においてＡＧＣ回路２５は、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）９（不揮発性メモリ）、レジスタ１０、ＤＡＣ１１、ＲＣ発振回路１２、２値化回路２６、カウンタ１３、レジスタ１４（比較レジスタ）、一致検出回路１５を構成としているが、これに限るものではない。例えば、当該各構成をＡＧＣ回路２５の周辺構成として設け、残りの構成でＡＧＣ回路２５を構成して良い。また、本実施形態におけるＡＧＣ回路２５は、例えば、図５に示すＡＳＫ変調信号ｖｉｎを処理すべく動作するものとして以下説明する。そして、ＡＳＫ変調信号ｖｉｎは、所定レベル以上（例えば２００ｍＶＰＰ）の振幅が例えば１０ｍｓｅｃ（ｔ０ｔ１間）継続したヘッダ部と、振幅の変化に情報を持つ９０ｍｓｅｃ（ｔ１ｔ２間）のデータ部とから構成されているものとして以下説明する。
【００１３】
アンテナ４は、ＡＳＫ変調信号ｖｉｎを受信する。このＡＳＫ変調信号ｖｉｎは、入力信号ｖｇａ＿ｉｎ（交流信号）として信号振幅検出回路５及びＡＧＣ回路２５に入力される。
【００１４】
信号振幅検出回路５は、入力信号ｖｇａ＿ｉｎのヘッダ部の先頭が所定レベル以上の振幅であるか否かを判別する。信号振幅検出回路５は、入力信号ｖｇａ＿ｉｎのヘッダ部の先頭が所定レベル以上の振幅ではないと判別する期間、ＡＧＣ回路２５及びマイクロコンピュータ６を動作させないために、ハイベルのＷＡＫＥ信号を当該ＡＧＣ回路２５及びマイクロコンピュータ６に出力する。また、信号振幅検出回路５は、入力信号ｖｇａ＿ｉｎのヘッダ部の先頭が所定レベル以上の振幅であると判別すると、ＡＧＣ回路２５及びマイクロコンピュータ６を動作させるために、ローレベルのＷＡＫＥ信号（動作開始信号）を当該ＡＧＣ回路２５及びマイクロコンピュータ６に出力する。そして、信号振幅検出回路５は、マイクロコンピュータ６からのローレベルのリセット信号が入力されると、ハイレベルのＷＡＫＥ信号をＡＧＣ回路２５及びマイクロコンピュータ６に再び出力する。尚、本実施形態において信号振幅検出回路５は、入力信号ｖｇａ＿ｉｎのヘッダ部の先頭が所定レベルであると判別した直後にローレベルのＷＡＫＥ信号を出力しているが、これに限るものではない。例えば、ヘッダ部の先頭から予め定められた期間、所定レベル以上の振幅が入力されたとき、信号振幅検出回路５がローレベルのＷＡＫＥ信号を出力するように設けても良い。この結果、より確実に所定レベル以上の振幅が継続するヘッダ部を持つ入力信号ｖｇａ＿ｉｎに対してのみ、以下の処理を行うことが可能となる。例えば、ＡＳＫ変調信号ｖｉｎとは異なる信号であって、予め定められた期間より短い期間において所定レベル以上の振幅を有する信号をアンテナ４が受信した場合の、信号振幅検出回路５によるローレベルのＷＡＫＥ信号の出力を防止することが可能となる。
【００１５】
マイクロコンピュータ６は、信号振幅検出回路５からローレベルのＷＡＫＥ信号が入力されると、タイマ（不図示）の計時をスタートさせる。そして、マイクロコンピュータ６は、タイマの計時がＡＳＫ変調信号ｖｉｎの通信期間（ｔ０ｔ２間。例えば、１０ｍｓｅｃ＋９０ｍｓｅｃ＝１００ｍｓｅｃ）に達したか否かを判別する。マイクロコンピュータ６は、タイマの計時が１００ｍｓｅｃに達したと判別すると、ローレベルのリセット信号を信号振幅検出回路５に出力する。
【００１６】
ＡＧＣ回路２５は、信号振幅検出回路５からローレベルのＷＡＫＥ信号が入力されると、電源が投入され動作可能となる。例えば、ＡＧＣ回路２５が動作するための電源電圧を印加する電源ラインと、ＡＧＣ回路２５の各構成の電源ラインとの間には、トランジスタ等のスイッチ素子（不図示）が介在し、ローレベルのＷＡＫＥ信号に基づいて当該スイッチ素子がＯＮすることにより、ＡＧＣ回路２５は動作可能となる。
【００１７】
スイッチ回路７（放電用スイッチ回路）は、一端側がコンデンサ８の非接地側と接続され、他端側が接地されている。例えば、スイッチ回路７は、トランジスタで構成される。そして、スイッチ回路７がＡＧＣ回路２５の初期動作として所定期間閉じることによって、コンデンサ８の電荷が当該スイッチ回路７を介して放電される。
【００１８】
可変ゲイン増幅回路１は、コンデンサ８の充電電圧が印加されることによってゲインが可変となる増幅回路である。そして、可変ゲイン増幅回路１は、入力信号ｖｇａ＿ｉｎを設定されたゲインにて増幅した増幅信号ａｍｐ＿ｉｎを出力する。例えば、可変ゲイン増幅回路１は、コンデンサ８の充電電圧が大きくなるにつれて、ゲインが小さくなる特性を有する。また、可変ゲイン増幅回路１は、コンデンサ８の充電電圧が小さくなるにつれて、ゲインが大きくなる特性を有する。尚、可変ゲイン増幅回路１のゲインの変化は、これに限るものではない。例えば、差動増幅回路１６（誤差増幅回路）の±入力端子を反転させ、コンデンサ８の充電電圧が大きくなるにつれてゲインを大きくし、充電電圧が小さくなるにつれてゲインを小さくなるように設けても良い。
【００１９】
増幅回路２は、可変ゲイン増幅回路１の後段に設けられている。なお、増幅回路２と可変ゲイン増幅回路１の順序は前後しても良い。増幅回路２は、予め固定されたゲインにて増幅信号ａｍｐ＿ｉｎを更に増幅し、出力信号ｄｅｔ＿ｉｎを後段の回路ブロック（不図示）及び検波回路３に出力する。尚、増幅回路２からの出力信号ｄｅｔ＿ｉｎは、回路ブロックが出力信号ｄｅｔ＿ｉｎを正常に信号処理可能な振幅を有している必要がある。そこで、増幅回路２は、出力信号ｄｅｔ＿ｉｎが回路ブロックにて正常に信号処理可能な振幅となるようなゲインを予め有することとなる。しかしながら、可変ゲイン増幅回路１が増幅信号ａｍｐ＿ｉｎの振幅を出力信号ｄｅｔ＿ｉｎの振幅と等しくできるだけのゲインを設定可能であれば、増幅回路２を省略することもできる。
【００２０】
検波回路３は、出力信号ｄｅｔ＿ｉｎを積分し、出力信号ｄｅｔ＿ｉｎの振幅の大きさを示す直流電圧を検波電圧ｄｅｔ＿ｏｕｔとして出力する。検波回路３は、例えば、出力信号ｄｅｔ＿ｉｎを平滑化するダイオード３ａ及びコンデンサ３ｂからなり、コンデンサ３ｂの非接地側となる一端から検波電圧ｄｅｔ＿ｏｕｔを出力する。
【００２１】
差動増幅回路１６は、＋入力端子に入力される検波電圧ｄｅｔ＿ｏｕｔと、−入力端子に入力される後述の基準電圧Ｖｒｅｆとの差電圧を増幅し、誤差電圧を出力する。
【００２２】
ＥＥＰＲＯＭ９は、ＡＧＣ回路２５の初期動作として、アドレスレジスタ（不図示）が示す所定のアドレスに記憶されているデータ（以下、基準電圧データという）を読み出す。そして、この基準電圧データは、レジスタ１０に格納される。基準電圧データは、増幅回路２からの出力信号ｄｅｔ＿ｉｎの振幅を所望のレベルとすべく設定される。詳述すると、スイッチ回路１７（充電用スイッチ回路）が閉じているとき、ＡＧＣ回路２５の負帰還制御によって、検波回路３の検波電圧ｄｅｔ＿ｏｕｔは、当該基準電圧データに対応する基準電圧Ｖｒｅｆと等しくなる。この結果、基準電圧Ｖｒｅｆに等しい検波電圧ｄｅｔ＿ｏｕｔを示す、一定振幅の出力信号ｄｅｔ＿ｉｎが増幅回路２から出力されることとなる。つまり、増幅回路２の後段の回路ブロックにて正常に信号処理可能な振幅（所望の振幅）を有する出力信号ｄｅｔ＿ｉｎを、基準電圧データにて制御することが可能となる。
【００２３】
また、ＥＥＰＲＯＭ９は、ＡＧＣ回路２５の初期動作として、アドレスレジスタが示す前述の所定アドレスとは異なるアドレスに記憶されているデータ（以下、比較データという）を読み出す。そして、この比較データは、レジスタ１４に格納される。比較データは、例えば、ＡＳＫ変調信号のヘッダ部の期間（ｔ０ｔ１間）を、２値化回路２６からのクロックの周期で除した値（以下、設定値という）に対応したものとなっている。しかしながら、これに限るものではない。例えば、後述するコンデンサ８の時定数等により、検波電圧ｄｅｔ＿ｏｕｔが基準電圧Ｖｒｅｆと等しくなる期間が、ヘッダ部の期間より短くなるように設定した場合、この等しくなる期間をクロックの周期で除した値を比較データとして設けても良い。この結果、ＡＧＣ回路２５は、等しくなる期間が経過してからデータ部が入力されるまでの期間において、当該データ部から情報を読み出すための準備をすることが可能となり、より確実な処理を行うことが可能となる。尚、ＥＥＰＲＯＭ９に記憶されている基準電圧データ及び比較データは、例えばロムライタにて書き換え可能である。例えば、ＡＳＫ変調信号のヘッダ部の期間が２０ｍｓｅｃに変更された場合、当該２０ｍｓｅｃをクロックの周期で除した値を比較データとして書き換えることが可能である。また、出力信号ｄｅｔ＿ｉｎの振幅を変更する場合においても、当該振幅のレベルに応じた値を基準電圧データとして書き換えることが可能である。この結果、ＡＧＣ回路２５をより汎用的なものとすることが可能となる。
【００２４】
ＤＡＣ１１は、レジスタ１０に格納されている基準電圧データをデジタルアナログ変換処理し、処理結果である基準電圧Ｖｒｅｆを差動増幅回路１６の−入力端子に出力する。
【００２５】
ＲＣ発振回路１２は、ローレベルのＷＡＫＥ信号に基づいて当該ＲＣ発振回路１２の電源ラインに電圧が印加されることにより、所定周波数で発振する。尚、本実施形態においては、ＲＣ発振回路１２を用いているが、これに限るものではない。本実施形態においてＲＣ発振回路１２を用いた理由は、ＲＣ発振回路１２は電源の投入から安定した発振までの期間が他の発振回路に比べて短いためである。２値化回路２６は、例えばコンパレータ回路で構成され、ＲＣ発振回路１２の所定周波数の発振からクロック（ＣＬＫ）を生成する。カウンタ１３は、ＡＧＣ回路２５の初期動作として、カウント値をリセットする。そして、カウンタ１３は、２値化回路２６からのクロックの例えば立ち上がりをカウントする。
【００２６】
一致検出回路１５は、カウンタ１３のカウント値と比較データが示す設定値とが一致するか否かを判別する。この一致検出回路１５は、例えばＡＮＤゲートで実現することが可能である。例えば、カウンタ１３及びレジスタ１４のビット数が４ビットである場合、各ビットの値が入力される４つのＡＮＤデートと、当該４つのＡＮＤゲートの出力が入力されるＡＮＤゲートを設けることで実現可能となる。そして、一致検出回路１５は、カウント値と設定値とが一致していないと判別する期間、スイッチ回路１７を閉じるための信号（以下、閉信号という）を当該スイッチ回路１７に出力する。また、一致検出回路１５は、カウント値と設定値とが一致していると判別すると、スイッチ回路１７を開くための信号（以下、開信号という）を当該スイッチ回路１７に出力する。尚、カウント値が設定値以上となる期間においては、例えば、一致検出回路１５からの開信号がスイッチ回路１７に出力され続けるものとしても良い。または、一致検出回路１５とスイッチ回路１７との間に、例えばＲＳフリップフロップ（不図示）やレジスタ（不図示）を設け、一致検出回路１５からの開信号を保持出力するように設けても良い。
【００２７】
スイッチ回路１７は、一端側が差動増幅回路１６の出力側と接続され、他端側がコンデンサ８の非接地側及び可変ゲイン増幅回路１のゲイン設定入力と接続されている。例えば、スイッチ回路１７は、トランジスタで構成される。そして、スイッチ回路１７の制御電極は、一致検出回路１５からの信号によって制御される。つまり、スイッチ回路１７は、一致検出回路１５からの閉信号に基づいて閉じ、開信号に基づいて開く。尚、スイッチ回路１７は、ＡＧＣ回路２５の初期動作として、閉じる。
【００２８】
コンデンサ８は、一端側がスイッチ回路１７の他端側及び可変ゲイン増幅回路１のゲイン設定入力と接続され、他端側が接地されている。コンデンサ８は、スイッチ回路１７が閉じているとき、差動増幅回路１６からの誤差電圧に応じて充電を行い、充電電圧を可変ゲイン増幅回路１のゲイン設定入力に印加する。また、コンデンサ８は、スイッチ回路１７が開いているとき、充電電圧を可変ゲイン増幅回路１のゲイン設定入力に印加する。尚、コンデンサ８の容量は、ＡＳＫ変調信号の通信期間（ｔ０ｔ２間）や、当該コンデンサ８自体のリーク電流値等を考慮した容量で設けられる。つまり、コンデンサ８の容量は、ＡＳＫ変調信号のヘッダ部の期間（ｔ０ｔ１間）における充電電圧を、データ部の期間（ｔ１ｔ２間）保持することが可能な容量で設けられる。
【００２９】
＝＝＝  ＡＧＣ回路の動作  ＝＝＝
図１、図４、図５を参照しつつ本発明に係るＡＧＣ回路２５の動作について説明する。図４は、本発明に係るＡＧＣ回路２５と周辺構成の動作を示すタイミングチャートである。
【００３０】
＜ＡＧＣ回路２５の初期動作＞
先ず、ＡＧＣ回路２５の初期動作までについて説明する。  
ＡＳＫ変調信号ｖｉｎがアンテナ４にて受信されると、このＡＳＫ変調信号ｖｉｎは入力信号ｖｇａ＿ｉｎとして信号振幅検出回路５及びＡＧＣ回路２５に入力される。信号振幅検出回路５は、入力信号ｖｇａ＿ｉｎのヘッダ部の先頭が所定レベル以上の振幅であると判別すると、ローレベルのＷＡＫＥ信号をマイクロコンピュータ６及びＡＧＣ回路２５に出力する（ｔ０）。マイクロコンピュータ６は、信号振幅検出回路５からのローレベルのＷＡＫＥ信号が入力されるとタイマの計時をスタートさせ、ＡＳＫ変調信号ｖｉｎの通信期間（ｔ０ｔ２間）に達したか否かを判別する。
【００３１】
ＡＧＣ回路２５は、信号振幅検出回路５からローレベルのＷＡＫＥ信号が入力されると、電源が投入され動作可能となる。先ず、スイッチ回路７が、所定期間閉じることによって、コンデンサ８の電圧が放電される。そして、スイッチ回路７は、所定期間経過した後開く。また、カウンタ１３のカウント値がリセットされる。ＲＣ発振回路１２は、ローレベルのＷＡＫＥ信号に基づいて電圧が印加されることにより、所定周波数で発振する。そして、２値化回路２６は、ＲＣ発振回路１２の所定周波数の発振からクロックを生成する。また、ＥＥＰＲＯＭ９のアドレスレジスタが示すアドレスに記憶されている比較データが、レジスタ１４に格納される。また、ＥＥＰＲＯＭ９のアドレスレジスタが示す所定アドレスに記憶されている基準電圧データがレジスタ１０に格納される。また、スイッチ回路１７は、閉じる。
【００３２】
＜ヘッダ部の期間におけるＡＧＣ回路２５の動作＞
次にヘッダ部の期間（ｔ０ｔ１間）におけるＡＧＣ回路２５の動作について説明する。  
入力信号ｖｇａ＿ｉｎは、このときの可変ゲイン増幅回路１のゲインにて増幅されて増幅信号ａｍｐ＿ｉｎとなる。そして、増幅信号ａｍｐ＿ｉｎは、増幅回路２の固定されたゲインで増幅されて出力信号ｄｅｔ＿ｉｎとなる。この出力信号ｄｅｔ＿ｉｎは、後段の回路ブロック及び検波回路３に入力される。出力信号ｄｅｔ＿ｉｎは、検波回路３にて積分され、当該出力信号ｄｅｔ＿ｉｎの振幅の大きさを示す検波電圧ｄｅｔ＿ｏｕｔとなる。この検波電圧ｄｅｔ＿ｏｕｔは、差動増幅回路１６の＋入力端子に入力される。また、レジスタ１０に格納された基準電圧データは、ＤＡＣ１１にてデジタルアナログ変換され、基準電圧Ｖｒｅｆとして差動増幅回路１６の−入力端子に入力される。差動増幅回路１６は、検波電圧ｄｅｔ＿ｏｕｔと基準電圧Ｖｒｅｆの差電圧を増幅し、誤差電圧を出力する。
【００３３】
カウンタ１３は、２値化回路２６からのクロックの例えば立ち上がりをカウントする。このとき、一致検出回路１５は、カウンタ１３のカウント値と、レジスタ１４の比較データが示す設定値とが一致していないと判別し、スイッチ回路１７に閉信号を出力する。スイッチ回路１７は、閉信号に基づいて閉じたままとなる。この結果、コンデンサ８は、差動増幅回路１６からの誤差電圧に応じて充電動作を行う。そして、コンデンサ８の充電電圧が可変ゲイン増幅回路１のゲイン設定入力に印加され、この充電電圧に応じたゲインが設定されることとなる。そして、入力信号ｖｇａ＿ｉｎは、設定されたゲインにて増幅されて増幅信号ａｍｐ＿ｉｎとなる。
【００３４】
このようなＡＧＣ回路２５の負帰還制御によって、検波回路３の検波電圧ｄｅｔ＿ｏｕｔは基準電圧Ｖｒｅｆと等しくなる。そして、基準電圧Ｖｒｅｆに等しい検波電圧ｄｅｔ＿ｏｕｔを示す一定振幅の出力信号ｄｅｔ＿ｉｎが、増幅回路２から後段の回路ブロック及び検波回路３に出力されることとなる。また、コンデンサ８の充電電圧は、検波電圧ｄｅｔ＿ｏｕｔと基準電圧Ｖｒｅｆとが等しいときの一定電圧（設定電圧）となる。
【００３５】
そして、一致検出回路１５は、カウンタ１３のカウント値と、レジスタ１４の比較データが示す設定値とが一致すると判別すると、スイッチ回路１７に開信号を出力する。スイッチ回路１７は、開信号に基づいて開く（ｔ１）。この結果、差動増幅回路１６からの誤差電圧がコンデンサ８に印加されなくなる。そして、可変ゲイン増幅回路１のゲイン設定入力には、ヘッダ部においてコンデンサ８に充電された、前述の一定電圧が常に印加される。つまり、可変ゲイン増幅回路１のゲインは、一定値に固定されることとなる。
【００３６】
＜データ部の期間におけるＡＧＣ回路２５の動作＞
次にデータ部の期間（ｔ１ｔ２間）におけるＡＧＣ回路２５の動作について説明する。  
入力信号ｖｇａ＿ｉｎは、可変ゲイン増幅回路１の一定値のゲインにて増幅されて増幅信号ａｍｐ＿ｉｎとなる。この結果、振幅の変化に情報を持つデータ部に対して、ＡＧＣ回路２５による負帰還制御が行われず、当該振幅を増幅したのみの増幅信号ａｍｐ＿ｉｎが増幅回路２に出力されることとなる。そして、増幅信号ａｍｐ＿ｉｎは、増幅回路２の固定されたゲインにて増幅されて出力信号ｄｅｔ＿ｉｎとなる。この出力信号ｄｅｔ＿ｉｎは、後段の回路ブロック及び検波回路３に入力される。この結果、振幅の変化に情報を持つデータ部が、当該情報を失われずに回路ブロックにて処理が行われることとなる。尚、検波回路３からの出力信号ｄｅｔ＿ｉｎと、基準電圧Ｖｒｅｆとの差電圧に応じた誤差電圧が差動増幅回路６から出力されることとなるが、前述したようにスイッチ回路１７が開いていることからコンデンサ８の充電電圧は一定電圧のままとなる。
【００３７】
そして、マイクロコンピュータ６は、タイマの計時がＡＳＫ変調信号ｖｉｎの通信期間に達したと判別すると、ローレベルのリセット信号を信号振幅検出回路５に出力する（ｔ２）。信号振幅検出回路５は、マイクロコンピュータ６からのローレベルのリセット信号が入力されると、ハイレベルのＷＡＫＥ信号をＡＧＣ回路２５及びマイクロコンピュータ６に再び出力する。この結果、マイクロコンピュータ６及びＡＧＣ回路２５の動作が終了することとなる。
【００３８】
＝＝＝  ＡＧＣ回路の適用例  ＝＝＝
図８を参照しつつ本発明に係るＡＧＣ回路２５の適用例について説明する。図８は、パッシブキーレスエントリーシステムにおいて、ＡＧＣ回路２５を携帯機２４に適用したときの様子を示す模式図である。以下、パッシブキーレスエントリーシステムについて説明すると、先ず、車載機２３から発信される信号Ｘを携帯機２４が受信する。そして、受信した信号Ｘに基づいて、携帯機２４から信号Ｙが車載機２３に発信される。車載機２３は、信号Ｙが正当なものであるか否かを判別し、信号Ｙを正当なものであると判別したとき、例えば当該車載機２３が搭載された自動車のロックを解除するシステムである。
【００３９】
尚、車載機２３から携帯機２４への信号Ｘは、ＡＳＫ変調がなされたものが用いられる。何故ならば、車載機２３の信号Ｘを送信するための送信部（不図示）と、信号Ｘを受信するための携帯機２４の回路構成が容易であり、ある程度混信しても車載機２３と携帯機２４の通信が可能となるためである。また、携帯機２４から車載機２３への信号Ｙは、例えばＦＳＫ（Frequency Shift Keying）変調されたものが用いられる。何故ならば、ＦＳＫ変調された信号は、ノイズによる影響を受けにくく、携帯機２４から車載機２３への信号情報を損失することなく確実に通信することが可能となるためである。
【００４０】
例えば、ＡＳＫ変調された信号Ｘを、前述した所定レベル以上の振幅が継続するヘッダ部と、信号Ｙを携帯機２４から発信させるための指示データを示すデータ部とを有するものとする。この場合、仮に信号Ｘのデータ部に対して、ＡＧＣ回路２５による負帰還制御がなされると、指示データが携帯機２４にて正確に再現されず、車載機２３に対して信号Ｙが送信されない可能性があった。しかしながら、本発明に係るＡＧＣ回路２５によれば、前述したようにヘッダ部において、携帯機２４の可変ゲイン増幅回路１のゲインが一定値となる。この結果、振幅の変化に情報を持つデータ部に対して、ＡＧＣ回路２５による負帰還制御が行われず、当該振幅を増幅したのみの増幅信号ａｍｐ＿ｉｎが増幅回路２に出力されることとなる。そして、増幅信号ａｍｐ＿ｉｎは、増幅回路２の固定されたゲインにて増幅されて出力信号ｄｅｔ＿ｉｎとなる。この出力信号ｄｅｔ＿ｉｎは、後段の回路ブロック及び検波回路３に入力される。つまり、振幅の変化に情報を持つデータ部が回路ブロックに入力され、データ部が示す指示データが回路ブロックにて正確に処理されることとなる。そして、携帯機２４からのＦＳＫ変調された信号Ｙが、車載機２３に確実に送信されることが可能となる。
【００４１】
＝＝＝  その他の実施の形態  ＝＝＝
以上、本発明に係るＡＧＣ回路について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【００４２】
＜＜基準電圧Ｖｒｅｆ＞＞
本実施形態においては、ＥＥＰＲＯＭ９、レジスタ１０、ＤＡＣ１１を用いて、基準電圧データに基づく基準電圧Ｖｒｅｆを差動増幅回路１６の−入力端子に印加しているが、これに限るものではない。例えば、図２に示すトリミング抵抗を設けても良い。  
図２に示すように、トリミング抵抗は、抵抗Ｒ１乃至Ｒｎが直列接続され、各抵抗Ｒ１乃至Ｒｎは短絡線よって短絡されている。また、短絡線は、差動増幅回路１６の−入力端子と接続されている。また、抵抗Ｒ１の抵抗Ｒ２と接続されていない側には電圧ＶＣＣが印加され、抵抗Ｒｎの抵抗Ｒｎ−１と接続されていない側は接地されている。  
そして、出力信号ｄｅｔ＿ｉｎの振幅を所望のレベルとする基準電圧Ｖrefを、各短絡線Ａ１乃至Ａｎ−１を選択的に切断することによって発生させることが可能となる。
【００４３】
＜＜クロックの生成＞＞
本実施形態においては、ＲＣ発振回路１２の発振に基づいて２値化回路２６にて生成されたクロックを用いて、カウンタ１３のカウント値が設定値に達したか否かを判別しているが、これに限るものではない。例えば、ＡＳＫ変調信号ｖｉｎのヘッダ部の周波数（例えば１２５ｋＨｚ）を用いても良い。図３は、ＡＳＫ変調信号ｖｉｎのヘッダ部の周波数が、２値化回路２６からのクロックの周波数と同じ周波数であるときの、クロック抽出回路を示した図である。以下、ＡＳＫ変調信号ｖｉｎの振幅が、例えば１．２Ｖを中心に変化するものとして説明する。
【００４４】
クロック抽出回路は、コンパレータ回路２１、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１９、２０、カップリングコンデンサ１８、定電流源２７、２８、高抵抗２９から構成される。カップリングコンデンサ１８の一端側には、ＡＳＫ変調信号ｖｉｎが入力され、他端側は、ＰチャンネルＭＯＳＦＥＴ１９のゲート、接地固定用の高抵抗２９に接続されている。ＰチャンネルＭＯＳＦＥＴ１９、２０はともにソースフォロワとなっており、ドレインが接地されている。ＰチャンネルＭＯＳＦＥＴ１９のソースは、コンパレータ回路２１の＋入力端子と接続されている。また、ＰチャンネルＭＯＳＦＥＴ１９のソースは、例えば１．２Ｖの直流電圧を発生させるための定電流源２８と接続されている。また、ＰチャンネルＭＯＳＦＥＴ２０のソースは、コンパレータ回路２１の−入力端子と接続されている。また、ＰチャンネルＭＯＳＦＥＴ２０のソースは、ＭＯＳＦＥＴ１９のソースと同じレベルである１．２Ｖの直流電圧を発生させるための定電流源２７と接続され、ゲートは接地されている。
【００４５】
ＡＳＫ変調信号ｖｉｎは、カップリングコンデンサ１８にて直流成分がカットされ、交流成分のＡＳＫ変調信号ｖｉｎがＰチャンネルＭＯＳＦＥＴ１９のゲートに印加される。ＰチャンネルＭＯＳＦＥＴ１９は、１．２Ｖの直流電圧にＡＳＫ変調信号ｖｉｎが重畳されて、コンパレータ回路２１の＋入力端子に印加される。また、コンパレータ回路２１の−入力端子には、ＰチャンネルＭＯＳＦＥＴ２０からの１．２Ｖの直流電圧が印加される。
【００４６】
そして、−入力端子からの入力（１．２Ｖ）より＋入力端子からの入力が大きいとき、コンパレータ回路２１はハイレベルを出力し、−入力端子からの入力より＋入力端子からの入力が小さいときコンパレータ回路２１は、ローレベルを出力する。この結果、コンパレータ回路２１から、ＡＳＫ変調信号ｖｉｎの周波数と同じ周波数のクロックが出力されることとなる。
【００４７】
尚、本発明に係るＡＧＣ回路２５を集積回路化するにあたっては、当該ＡＧＣ回路２５の構成が少なくとも３パターン考えられる。第１のパターンとしてＡＧＣ回路２５は、可変ゲイン増幅回路１、増幅回路２、検波回路３、差動増幅回路１６、スイッチ回路７、１７、コンデンサ８を構成要素とする。そして、他の構成要素を外部に設け、集積回路化されたＡＧＣ回路２５と端子を介して接続するように設ける。また、第２のパターンとしてＡＧＣ回路２５は、第１のパターンの構成要素に、前述したクロック抽出回路（または、ＲＣ発振回路１２、２値化回路２６）、信号振幅検出回路５、カウンタ１３、レジスタ１４、一致検出回路１５を加えた構成とする。そして、同様に他の構成要素を外部に設け、集積回路化されたＡＧＣ回路２５と端子を介して接続するように設ける。また、第３のパターンとして、第２のパターンの構成要素に、前述したトリミング抵抗（または、ＥＥＰＲＯＭ９、レジスタ１０、ＤＡＣ１１）を加えた構成とする。尚、トリミング抵抗による基準電圧の設定は、ＡＧＣ回路２５の集積回路化の前に実施されることとなる。そして、同様に他の構成要素を外部に設け、集積回路化されたＡＧＣ回路２５と端子を介して接続するように設ける。尚、コンデンサ８については、上述した第１、第２、第３のパターンの何れについても、外部の構成要素することが可能である。この結果、コンデンサ８の容量を変更することにより、可変ゲイン増幅回路１のゲインを任意に設定することが可能となる。
【００４８】
上述した実施形態によれば、コンデンサ８の充電電圧が一定電圧となる前においては、検波電圧ｄｅｔ＿ｏｕｔを基準電圧Ｖｒｅｆと等しくすべく、当該充電電圧に応じて可変ゲイン増幅回路１のゲインを変更することが可能となる。この結果、出力信号ｄｅｔ＿ｉｎの振幅を一定とすることが可能となる。また、コンデンサ８の充電電圧が一定電圧となった後においては、当該コンデンサ８の充電動作を禁止するためにスイッチ回路１７が開くことから、可変ゲイン増幅回路１のゲインを一定値とすることが可能となる。この結果、例えば、ＡＳＫ変調信号ｖｉｎ等の振幅に情報を持つ入力信号ｖｇａ＿ｉｎが可変ゲイン増幅回路１に入力された場合、出力信号ｄｅｔ＿ｉｎの振幅が一定とされることなく増幅されることとなる。つまり、振幅の情報が失われることなく増幅された信号が、後段のブロック回路に出力されることとなる。
【００４９】
また、差動増幅回路１６からの誤差電圧をコンデンサ８が充電する前に、スイッチ回路１７を閉じることにより、当該コンデンサ８の充電電圧を一旦放電することが可能となる。この結果、コンデンサ８の充電電圧を、より確実に一定電圧とすることが可能となる。
【００５０】
また、スイッチ回路１７が閉じているとき、コンデンサ８に誤差電圧を直接印加することが可能となり、検波電圧ｄｅｔ＿ｏｕｔと基準電圧Ｖｒｅｆとの差電圧が反映された充電動作を当該コンデンサ８が行うことが可能となる。この結果、可変ゲイン増幅回路１のゲインをより最適なものとすることが可能となる。
【００５１】
また、少なくともコンデンサ８が一定電圧を充電するために要する期間を設定値として設定することによって、スイッチ回路１７をより確実なタイミングで開くことが可能となる。
【００５２】
また、電源投入時から安定した発振までの立ち上がりが早いＲＣ発振回路１２を用いることによって、カウンタ１３にてより迅速にカウント動作を行うことが可能となる。
【００５３】
また、カウンタ１３のカウント値とレジスタ１４の比較データに応じた設定値との一致を検出する一致検出回路１５を用いることによって、少なくともコンデンサ８が一定電圧を充電するために要する期間を示す設定値にカウント値が達したときの出力をより確実に行うことが可能となる。また、コンデンサ８が一定電圧を充電するために要する期間が変化した場合、当該期間に応じた設定値をレジスタ１４に設定することが可能となり、期間の変化に対してより柔軟な対応をすることが可能となる。
【００５４】
また、ＥＥＰＲＯＭ９に記憶された基準電圧データに基づいた基準電圧Ｖｒｅｆを、差動増幅回路１６に確実に印加することが可能となる。また、例えばロムライタ等により基準電圧データを変更することによって、所望の基準電圧Ｖｒｅｆを差動増幅回路１に印加することが可能となる。
【００５５】
また、所定レベル以上の振幅の入力信号ｖｇａ＿ｉｎを示すローレベルのＷＡＫＥ信号に基づいて、ＲＣ発振回路１２は発振動作を開始することが可能となる。この結果、ＡＳＫ変調信号ｖｉｎが入力されたときに、ＡＧＣ回路２５の各構成は動作を開始することが可能となる。つまり、振幅に情報を持つＡＳＫ変調信号ｖｉｎに対して確実に処理を行うことが可能となる。また、データ部の期間（ｔ０ｔ１間）において、ＡＳＫ変調信号ｖｉｎの振幅を可変ゲイン増幅回路１にて変化させることなく増幅させることが可能となり、振幅が持つ情報が失われていない出力信号ｄｅｔ＿ｉｎを出力することが可能となる。
【００５６】
上述したその他の実施形態によれば、トリミング抵抗を用いることにより、ＡＧＣ回路２５にかかるコストを、ＥＥＰＲＯＭ９、レジスタ１０、ＤＡＣ１１を構成とする場合に比べて安価とすることが可能となる。また、ＡＧＣ回路２５の回路構成が煩雑なることを防止することが可能となる。
【００５７】
また、クロック抽出回路を用いることにより、入力信号ｖｉｎにより適したクロックを生成することが可能となる。この結果、ＡＧＣ回路２５は、入力信号ｖｉｎに対して前述した制御を正確に行うことが可能となり、後段の回路ブロックに正確な出力信号ｄｅｔ＿ｉｎを出力することが可能となる。
【図面の簡単な説明】
【００５８】
【図１】本発明に係るＡＧＣ回路２５と周辺構成の一例を示すブロック図である。
【図２】基準電圧Ｖｒｅｆを発生するトリミング抵抗を示した図である。
【図３】ＡＳＫ変調信号からクロックを抽出するクロック抽出回路を示した図である。
【図４】本発明に係るＡＧＣ回路２５と周辺構成の動作を示すタイミングチャートである。
【図５】本発明に係るＡＧＣ回路２５にＡＳＫ変調信号を入力した場合の要部波形を示す波形図である。
【図６】一般的なＡＧＣ回路の構成を示すブロック図である。
【図７】一般的なＡＧＣ回路にＡＳＫ変調信号を入力した場合の要部波形を示す波形図である。
【図８】本発明に係るＡＧＣ回路２５をパッシブキーレスエントリーシステムに適用したときの様子を示す模式図である。
【符号の説明】
【００５９】
１、１０１    可変ゲイン増幅回路          ２、１０２    増幅回路
３、１０３    検波回路                    ４、１０４    アンテナ
５      信号振幅検出回路                  ６      マイクロコンピュータ
７、１７      スイッチ回路                ８      コンデンサ
９      ＥＥＰＲＯＭ                      １０、１４    レジスタ
１１    ＤＡＣ                            １２    ＲＣ発振回路
１３    カウンタ                          １５    一致検出回路
１６    差動増幅回路                      １８    カップリングコンデンサ
１９、２０    ＰチャンネルＭＯＳＦＥＴ    ２１    コンパレータ回路
２３    車載機                            ２４    携帯機
２５    ＡＧＣ回路                        ２６    ２値化回路
２７、２８    定電流源                    ２９    高抵抗
【図１】
2007006260.tif 000003
【図２】
2007006260.tif 000004
【図３】
2007006260.tif 000005
【図４】
2007006260.tif 000006
【図６】
2007006260.tif 000007
【図５】
2007006260.tif 000008
【図７】
2007006260.tif 000009
【図８】
2007006260.tif 000010