(57)【要約】【課題】  マイクロストリップ線路構造とコプレーナ線路構造とを併用した場合の高周波信号の特性劣化を抑制する。【解決手段】  基板２０は、絶縁性の基板本体２１表面に２本の高周波信号の伝送線路２２を基板一端から他端に亘って備え、裏面には、基板表面の伝送線路２２とでマイクロストリップ線路構造を形成するグランド導体２３を有する。基板２０は、それぞれの伝送線路２２の両側に表面側グランド導体２４、２５を備え、表面側グランド導体２４、２５は伝送線路２２とでコプレーナ線路構造を形成する。グランド導体２３と表面側グランド導体２４、２５とは、複数箇所においてグランドビア導体２６で導通され、基板本体２１の両端では、側面グランド導体２７にて導通されている。このため、伝送線路２２に高周波信号が伝送する場合、表面側グランド導体２４、２５およびグランド導体２３は、グランド電流が流れない部位を有せず、伝送線路２２の経路全長に亘ってグランド電流を流す。【選択図】        図３
2007006065.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の伝送線路を表面に備える絶縁性の基板本体と、
前記基板本体の裏面もしくは基板本体の層内に内層されて形成され、前記伝送線路とでマイクロストリップ線路構造を形成するグランド導体と、
前記伝送線路の両側で前記基板表面に形成され、前記伝送線路とでコプレーナ線路構造を形成する表面側グランド導体と、
前記基板本体に形成され、前記グランド導体と前記表面側グランド導体とを、複数箇所において導通するグランドビア導体と、
前記基板本体の側面に露出して形成され、前記グランド導体の端部と前記表面側グランド導体との端部とを、導通する側面グランド導体とを備え、
前記側面グランド導体は、前記伝送線路の端部側の基板本体の側面の両方に配置されていることを特徴とする
高周波信号伝送用の基板。
【請求項２】
高周波信号を取り扱う半導体素子を実装するための半導体素子用パッケージであって、
前記半導体素子の実装箇所を備えるベース基板と、
前記実装箇所を取り囲む貫通孔を内側に備え、前記ベース基板に接合される絶縁性の枠体と、
該枠体の上面に形成され、前記半導体素子への高周波信号伝送のための伝送線路と、
前記伝送線路の両側で前記枠体上面に形成され、前記伝送線路とでコプレーナ線路構造を形成する表面側グランド導体と、
前記表面側グランド導体と対向するように前記枠体の下面もしくは前記枠体の層内に内層されて形成されると共に、前記伝送線路とでマイクロストリップ線路構造を形成するグランド導体と、
前記枠体に形成され、前記表面側グランド導体と前記グランド導体とを、複数箇所において導通するグランドビア導体と、
前記枠体の外側面および、前記貫通孔を画定する側面とに露出して形成され、前記グランド導体の端部と前記表面側グランド導体の端部とを導通する側面グランド導体とを備え、
前記側面グランド導体は、前記伝送線路の両端部側の側面に配置されていることを特徴とする
半導体素子用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の伝送線路を備える基板と、高周波信号を取り扱う半導体素子を実装するための半導体素子用パッケージに関する。
【背景技術】
【０００２】
高周波信号の伝送に際しては、高周波信号の特性劣化の抑制、素子の電気的接続手法の簡便化等を図るため、マイクロストリップ線路構造の伝送線路と、コプレーナ線路構造の伝送線路が併用される（例えば、特許文献１）。この場合、マイクロストリップ線路構造のグランド層は、グランドビアで導通されている。
【０００３】
高周波信号が流れる伝送線路の両側のグランド層と、当該伝送線路に対向して位置するグランド層とをグランドビア等で導通させただけであるため、伝送線路に対向して位置するグランド層は、伝送線路の一端側において、グランドビアから伝送線路の経路に沿って飛び出して開放端となった部位を有し、その部位にはグランド電流が流れない構造になっていた。
【０００４】
このように伝送経路に対向して位置するグランド層に電流が流れない開放端部位が含まれている場合、伝送する信号の周波数が高くなるに従って電流が流れない開放端部位を有するグランド層でインピーダンスの不整合が発生していた。開放端部位に発生したインピーダンスの不整合によって信号の反射や共振が発生し、特に高周波信号の特性の劣化が問題となっていた。
【０００５】
【特許文献１】特開平１０−３０３３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで本発明は、上記した課題を踏まえ、マイクロストリップ線路構造の伝送線路とコプレーナ線路構造の伝送線路とを併用した場合の高周波信号の特性劣化を抑制することを目的として、以下の構成を採用した。
【課題を解決するための手段】
【０００７】
上記課題の少なくとも一部を解決するため、本発明は、高周波信号の伝送に用いる基板であって、
高周波信号の伝送線路を表面に備える絶縁性の基板本体と、
前記基板本体の裏面もしくは基板本体の層内に内層されて形成され、前記伝送線路とでマイクロストリップ線路構造を形成するグランド導体と、
前記伝送線路の両側で前記基板表面に形成され、前記伝送線路とでコプレーナ線路構造を形成する表面側グランド導体と、
前記基板本体に形成され、前記グランド導体と前記表面側グランド導体とを、複数箇所において導通するグランドビア導体と、
前記基板本体の側面に露出して形成され、前記グランド導体の端部と前記表面側グランド導体との端部とを、導通する側面グランド導体とを備え、
前記側面グランド導体は、前記伝送線路の端部側の基板本体の側面の両方に配置されていることを要旨としている。
【０００８】
上記発明の基板では、絶縁性の基板本体に対して、その表面に高周波信号の伝送線路を備え、基板本体の裏面もしくは基板本体の層内にグランド導体を備え、伝送線路の両側で基板表面に表面側グランド導体を備える。グランド導体は、基板本体表面の伝送線路とでマイクロストリップ線路構造を形成し、表面側グランド導体は、伝送線路とでコプレーナ線路構造を形成する。そして、このグランド導体と表面側グランド導体とは、複数箇所においてグランドビア導体で導通され、等電位とされる。上記した伝送線路と表面側グランド導体は、リードを介して別のグランドラインや高周波信号入出力ラインと接続させている。
【０００９】
その一方、グランド導体は、その端部において、基板本体の側面に露出する側面グランド導体で表面側グランド導体の端部と導通されており、この側面グランド導体は、伝送線路の端部側の基板本体の側面の両方に配置されている。よって、グランド導体は、伝送線路の両端においてその端部まで表面側グランド導体と導通されることになる。このため、伝送線路に高周波信号が伝送した場合、グランド導体ではグランド電流が流れない部位（開放端部）がなくなり、グランド導体の端部にもグランド電流が流れる。基板本体の層内に内層されて形成されたグランド導体についても同様である。この結果、マイクロストリップ線路構造を形成するグランド導体とコプレーナ線路構造を形成する表面側グランド導体において、インピーダンスの不整合を生じる部分がなくなり、伝送線路を流れる高周波信号の周波数が高くなっても、信号の反射や共振の発生等といった高周波信号の特性劣化の抑制をより確実に行うことができる。
【００１０】
上記構成の本発明においては、高周波信号が１０ＧＨｚ以上、特には１０〜１００ＧＨｚの信号である場合には、高周波信号の特性劣化の抑制をより効果的に行うことができる。
【００１１】
また、上記の課題の少なくとも一部を解決するため、本発明の半導体素子用パッケージは、
高周波信号を取り扱う半導体素子を実装するための半導体素子用パッケージであって、
前記半導体素子の実装箇所を備えるベース基板と、
前記実装箇所を取り囲む貫通孔を内側に備え、前記ベース基板に接合される絶縁性の枠体と、
該枠体の上面に形成され、前記半導体素子への高周波信号伝送のための伝送線路と、
前記伝送線路の両側で前記枠体上面に形成され、前記伝送線路とでコプレーナ線路構造を形成する表面側グランド導体と、
前記表面側グランド導体と対向するように前記枠体の下面もしくは前記枠体の層内に内層されて形成されると共に、前記伝送線路とでマイクロストリップ線路構造を形成するグランド導体と、
前記枠体に形成され、前記表面側グランド導体と前記グランド導体とを、複数箇所において導通するグランドビア導体と、
前記枠体の外側面および、前記貫通孔を画定する側面とに露出して形成され、前記グランド導体の端部と前記表面側グランド導体の端部とを導通する側面グランド導体とを備え、
前記側面グランド導体は、前記伝送線路の両端部側の側面に配置されていることを要旨としている。
【００１２】
上記発明の半導体素子用パッケージであっても、絶縁製又は金属製ベース基板に接合される枠体において、その上面の伝送線路の両側で当該伝送線路とでコプレーナ線路構造を形成する表面側グランド導体と、表面側グランド導体と対向するように枠体の下面もしくは枠体の層内に内層されて形成されるグランド導体とは、枠体の外側面および貫通孔を画定する側面との両方で側面グランド導体で導通される。よって、マイクロストリップ線路構造を形成するグランド導体とコプレーナ線路構造を形成する表面側グランド導体において、伝送線路の両端のグランド導体の端部と導通されることになる。このため、伝送線路に高周波信号が伝送した場合、グランド導体ではグランド電流が流れない部位（開放端部）がなくなって、インピーダンスの不整合を生じる部分がなくなるので、伝送線路を流れる高周波信号の周波数が高くなっても、信号の反射や共振の発生等といった高周波信号の特性劣化の抑制をより確実に行うことができる。
【００１３】
上記した本発明の半導体素子用パッケージでは、前記グランド導体を、前記枠体の下面もしくは前記枠体の層内に内層されて形成するので、枠体製造過程で、伝送線路やグランド導体、および表面側グランド導体を形成できる。よって、グランド導体をベース基板表面（詳しくは、枠体接合側の表面）に形成しておく場合に比して、簡便である。
【００１４】
上記構成の本発明の半導体素子用パッケージにあっても、高周波信号が１０ＧＨｚ以上、特には１０〜１００ＧＨｚの信号である場合には、高周波信号の特性劣化の抑制をより効果的に行うことができる。
【発明を実施するための最良の形態】
【００１５】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を説明する。図１は本発明の実施例である高周波信号伝送用の基板２０を用いた半導体素子パッケージ１０の概略斜視図、図２はこの半導体素子パッケージ１０を断面視して概略的に示す説明図、図３は半導体素子パッケージ１０が有する高周波信号伝送用の基板２０（以下、基板とも云う）を拡大して模式的に示す概略斜視図、図４は図３の４−４線断面図である。
【００１６】
図示するように、この半導体素子パッケージ１０は、高周波信号を取り扱う半導体素子ＨＳを収納するキャビティ１１を形成する金属製フレーム１２と、セラミック製の保持部材（ホルダー）１２ｂ、基板２０と、金属製蓋体１２ｃとを有する。フレーム１２は、フレーム１２と保持部材（ホルダー）１２ｂとの両方に基板２０をＡｇロー材などの接着剤で接合している。この場合、フレーム１２との接着箇所は、基板２０にあってはその両側面、保持部材（ホルダー）１２ｂにあっては両側面と上面とされ、これら面に形成したメタライジング層と金属製のフレーム１２とをＡｇロー材などで接着する。
【００１７】
基板２０は、絶縁性材料の一つであるセラミックからなる基板本体２１に対して、その表面に高周波信号を伝送する２本の伝送線路２２を基板一端から他端に亘って備え、基板本体２１の裏面には、裏面全体にグランド導体２３を有する。このグランド導体２３は、基板本体２１表面の伝送線路２２とでマイクロストリップ線路構造を形成する。ここで、基板本体２１が複数のセラミック層を積層した多層体である場合には、多層体の層内にグランド導体２３を形成することもできる。なお、基板本体２１を構成する絶縁性材料として、例えばアルミナや窒化アルミニウム、低温焼成セラミックなどのガラスセラミックを用いても良い。
【００１８】
また、基板２０の表面には、それぞれの伝送線路２２の両側に、表面側グランド導体２４、２５を備える。それぞれの伝送線路２２両側の表面側グランド導体２４、２５は、この両表面側グランド導体間の伝送線路２２とでコプレーナ線路構造を形成する。そして、前記グランド導体２３と表面側グランド導体２４、２５とは、複数箇所においてグランドビア導体２６で導通され、前記グランドビア導体２６は前記伝送線路２２に沿った位置に配置されている。
【００１９】
更に、基板２０は、前記伝送線路２２の両端側の基板本体２１の側面の両方に、側面グランド導体２７を備え、この側面グランド導体２７により、表面側グランド導体２４、２５とグランド導体２３とを、表面側グランド導体２４、２５の両端部において導通させている。この側面グランド導体２７は、基板本体２１の側面上に形成されている。
【００２０】
そして、基板２０は、上記した伝送線路２２と表面側グランド導体２４、２５を、フレーム１２の外部に当たる伝送線路２２と表面側グランド導体２４、２５の外側端部にて、リードＲを介して、図示しないグランドラインや高周波信号入出力ラインと接続させている。従って、図１や図２に示したように半導体素子ＨＳを実装して当該素子が機能している状態では、図４に示すように、リードＲを介して伝送線路２２には高周波信号ＨＳｉが当該線路の全長に亘って流れ、表面側グランド導体２４、２５には、伝送線路２２の全長（即ち、基板本体２１の全幅）に亘ってグランド電流ＨＧｉが流れ、グランド導体２３には、伝送線路２２の全長（即ち、基板本体２１の全幅）に亘ってグランド電流Ｇｉが流れる。この場合、グランド電流ＨＧｉとグランド電流Ｇｉは、表面側グランド導体２４、２５とグランド導体２３が等電位とされていることから、同じ電流となる。
【００２１】
つまり、上記構成を有する基板２０は、図４に示すように、両端に亘って有する伝送線路２２の経路全長に亘って、表面側グランド導体２４、２５とグランド導体２３をグランドビア導体２６や側面グランド導体２７で導通させる。このため、伝送線路２２を高周波信号ＨＳｉが経路全長に亘って流れている状況下において、表面側グランド導体２４、２５およびグランド導体２３では、グランド電流ＨＧｉ、Ｇｉが流れない部位がなくなり、これらグランド導体は、伝送線路２２の経路全長に亘ってグランド電流ＨＧｉ、Ｇｉを流す。この結果、マイクロストリップ線路構造を形成するグランド導体２３とコプレーナ線路構造を形成する表面側グランド導体２４、２５において、インピーダンスの不整合を生じる部分がなくなり、伝送線路を流れる高周波信号の周波数が高くなっても、信号の反射や共振の発生等といった高周波信号の特性劣化の抑制をより確実に行うことができる。
【００２２】
側面グランド導体２７を設けないでグランドビア導体２６だけで表面側グランド導体２４、２５とグランド導体２３を導通させた比較例の半導体素子パッケージ１０と、上記実施例の基板２０を有する半導体素子パッケージ１０とについて、伝送線路２２を流れる高周波信号ＨＳｉの周波数を変えて特性を調べたところ、高周波信号ＨＳｉが約１０〜１００ＧＨｚ程度の極めて高い周波数の高周波信号ＨＳｉであっても、実施例の半導体素子パッケージ１０では、高周波信号ＨＳｉの特性劣化や共振は起きないことが判った。
【００２３】
次に、上記した半導体素子パッケージ１０で用いられる基板２０の製造工程について説明する。焼成後にセラミック層となるアルミナのグリーンシート表面に、伝送線路２２と表面側グランド導体２４、２５の導体パターンを、導電性ペーストの塗布、或いは印刷により形成する。また、グリーンシート裏面には、その全面にグランド導体２３の導電パターンを、導電性ペーストの塗布或いは印刷により形成する。グランド導体２３を多層のセラミック層の層内に形成する場合には、中間部位のグリーンシート表面に全面に亘って導電性ペーストを塗布或いは印刷すればよい。
【００２４】
グランドビア導体２６については、グリーンシートの状態でパンチング等により孔を開け、該孔に前記導電性ペーストを充填してビア電極形成される。基板本体２１が複数のセラミック層を積層した多層体である場合には、グリーンシート積層後の状態でパンチング等により孔を開け、該孔に前記導電性ペーストを充填しても良い。
【００２５】
側面グランド導体２７については、前述した印刷手法を用いて、基板本体２１の側面に、表面側グランド導体２４、２５とグランド導体２３とを電気的に導通をとるように導電パターンを形成する。
【００２６】
前記グリーンシートに伝送線路２２、表面側グランド導体２４、２５、グランド導体２３および側面グランド導体２７の導体パターンやグランドビア導体２６のビア導体電極を形成した状態で、所定の温度域（例えば、１５００℃以上）で焼成する。これにより、上記したマイクロストリップ線路構造やコプレーナ線路構造を伝送線路２２と共に形成する表面側グランド導体２４、２５やグランド導体２３を備えた基板２０が形成される。
【００２７】
こうして作成された基板２０を金属製フレーム１２とセラミック製の保持部材１２ｂにＡｇローにてロウ付けし、半導体素子パッケージ１０の下部フレーム１２ａに、半導体素子ＨＳをロウ材等を介して固定し、この半導体素子ＨＳと基板２０の伝送線路２２とをワイヤボンディングにて接続する。これにより、半導体素子ＨＳ実装済みの半導体素子パッケージ１０が完成する。
【００２８】
次に、高周波信号伝送用の基板２０の他の形態について説明する。図５は他の形態の高周波信号伝送用の基板２０Ａ（以下、単に基板ともいう）の要部を斜視にて示す説明図、図６はこの基板２０Ａの要部を平面視して示す説明図、図７は基板２０Ａの作製手法を説明するための説明図である。
【００２９】
図５や図６に示すように、この基板２０Ａは、表面側グランド導体２４、２５を基板両端にてグランド導体２３と導通する側面グランド導体が、基板本体２１内部に埋め込まれ、その一部が基板本体の側面に露出して形成された側面グランド導体２７Ａとした点が前述した基板２０と相違している。
側面グランド導体２７Ａは、図７に示すように、グランドビア導体２６を基板本体２１の両端側近傍においても予め形成しておき、基板端部側近傍に形成されたグランドビア導体２６のセンタラインＢｃより僅かに基板端部側にずれた位置に設けられた切断線Ｃに沿って切断する。そのため、切断後には、基板端部側のグランドビア導体２６が、基板側面で外部に露出した形態となり、このグランドビア導体２６が側面グランド導体２７Ａとなる。
【００３０】
上記した形態の基板２０Ａであっても、既述した効果を奏することができる。そして、この形態の基板２０Ａでは、側面グランド導体２７Ａを、グランドビア導体２６の切断を経て形成するので、グランド導体を導通するための複数のグランドビア導体２６の形成手法をそのまま採用でき、工程が簡略化され好ましい。
【００３１】
また、側面グランド導体２７Ａの形成に際しては、基板の切断線Ｃをグランドビア導体２６のセンタラインＢｃから基板端部側にずれるようにし、側面グランド導体２７Ａが半円以上残るようにした。このため、側面グランド導体２７Ａは、外部に露出するものの、周囲を基板本体２１にて囲まれるので、基板本体２１から外れにくくできる。
【００３２】
図８はまた別の形態の高周波信号伝送用の基板２０Ｂの要部を斜視にて示す説明図、図９はこの基板２０Ｂ（以下、単に基板ともいう）の要部を平面視して示す説明図、図１０は基板２０Ｂの作製手法を説明するための説明図である。
【００３３】
図８や図９に示すように、この基板２０Ｂは、表面側グランド導体２４、２５を基板両端にてグランド導体２３と導通する側面グランド導体２７Ｂを、スルーホールを利用して円弧状に形成した点が前述した基板２０、２０Ａと相違している。図１０に示すように、基板本体２１の両端側に、その製造過程においてスルーホールＴＨを予め形成しておき、ホール内表面に導電性ペースト膜を塗布し、この基板本体２１を基板端部側の切断線Ｃに沿って切断する。この切断線Ｃは、基板端部側のスルーホールＴＨのセンタラインＨｃより僅かに基板内側にずれた位置として規定されている。よって、カッティング後には、基板端部において、円弧状の側面グランド導体２７Ｂが残り、当該導体は基板端部で外部に露出することになる。なお、側面グランド導体２７Ｂの形状は、円弧状に限定されるわけではなく、四角形状、長円状、楕円状、三角形状等適宜変更可能である。
【００３４】
上記した形態の基板２０Ｂであっても、既述した効果を奏することができる。そして、この形態の基板２０Ｂの形成に際しては、基板の切断線ＣをスルーホールＴＨのセンタラインＨｃから基板内側にずれるようにし、側面グランド導体２７Ｂが円弧状に残るようにしたことによって、側面グランド導体２７ＢおよびスルーホールＴＨの輪郭と基板側面とのなす角は鈍角となることから、バリの発生や基板端部の破損を抑制でき、側面グランド導体２７Ｂが剥がれることが少なくなり好ましい。
【００３５】
次に、他の実施例について説明する。図１１は本発明の半導体素子用パッケージ３０の概略分解斜視図、図１２は半導体素子用パッケージ３０を図１１における１２−１２線に沿って断面視した部位を含ませた概略断面図である。
【００３６】
図示するように、半導体素子用パッケージ３０は、その底面側から、ベース基板３１と、枠体３２と、上部枠体３３と、蓋体３４とを備える。これら部材は、セラミック等の絶縁性の材料から形成されている。ベース基板３１上には、その中央領域を半導体素子ＨＳの実装箇所３１ａが形成される。枠体３２は、ベース基板３１における半導体素子ＨＳの実装箇所を取り囲むに足りる大きさの貫通孔４１を内側に備え、ベース基板３１に接合し固定される。上部枠体３３は、枠体３２の貫通孔４１より広く開口した貫通孔４２を備え、枠体３２に上部枠体３３に形成された貫通孔４２の中に枠体３２の貫通孔４１が位置するように接合し固定され、蓋体３４は、この上部枠体３３に接合して固定されて貫通孔４２、延いては半導体素子ＨＳを覆い隠す。
【００３７】
枠体３２は、その上面に、半導体素子ＨＳへの高周波信号伝送のための伝送線路５１を備える他、この伝送線路５１の両側に表面側グランド導体５２、５３を備える。伝送線路５１は、枠体３２の上面において、枠体外側の側面（外側面）から貫通孔４１を画定する側面にかけて形成されており、貫通孔４１を挟んで両側に位置する。表面側グランド導体５２、５３は、枠体３２上面のほぼ全域に亘って形成され、伝送線路５１とでコプレーナ線路構造を形成する。なお、この伝送線路５１は、図１１に示すように、上部枠体３３と重なる範囲に亘って線路幅が狭くされている。
【００３８】
また、枠体３２は、その下面全域に形成されたグランド導体５４を備え、このグランド導体５４は、枠体３２上面の伝送線路５１とでマイクロストリップ線路構造を形成する。この場合、枠体３２をセラミック層の多層構造とすれば、多層のセラミック層の層内にグランド導体５４を形成することもできる。
【００３９】
更に、枠体３２は、グランドビア導体５５と側面グランド導体５７とを備える。グランドビア導体５５は、伝送線路５１の経路に沿った複数箇所において枠体３２に形成され、表面側グランド導体５２、５３とグランド導体５４とを導通している。側面グランド導体５７は、グランド導体５４の端部と表面側グランド導体５２、５３の端部とを導通するように、枠体外側の側面（外側面）と貫通孔４１を画定する側面に露出するよう形成される。図示するように、この側面グランド導体５７は、貫通孔４１を挟んだ左右の伝送線路５１の両端部側の側面に位置することになる。
【００４０】
上部枠体３３は、その上面に電磁波遮蔽用のグランド導体６０を備え、当該導体を、複数のビア導体６１にて、枠体３２上面の表面側グランド導体５２、５３と導通させている。
【００４１】
上記構成の半導体素子用パッケージ３０の製造に際しては、多層のセラミック層積層体（グリーンシート積層体）としてベース基板３１、枠体３２等を形成し、枠体３２や上部枠体３３にあっては、導電性ペーストを用いた導体パターン印刷、ビア電極形成を行う。そして、これらベース基板３１と枠体３２と上部枠体３３を接合して焼成することで、セラミック焼結体の半導体素子用パッケージ３０が製造される。そして、このパッケージに、半導体素子ＨＳを実装・配線する。配線に際しては、枠体３２上面の伝送線路５１にワイヤボンディングを行う。
【００４２】
上記の構成を有する半導体素子用パッケージ３０であっても、ベース基板３１に接合される枠体３２において、その上面の伝送線路５１の両側で当該伝送線路とコプレーナ線路構造を形成する表面側グランド導体５２、５３と枠体下面のグランド導体５４とを、枠体３２の外側側面および貫通孔４１を画定する側面とに形成された側面グランド導体５７にて導通させた。よって、マイクロストリップ線路構造を形成するグランド導体５４とコプレーナ線路構造を形成する表面側グランド導体５２、５３において、伝送線路５１の両端のグランド導体５４の端部と導通されることになる。このため、伝送線路５１に高周波信号が伝送した場合、グランド導体５４ではグランド電流が流れない部位（開放端部）がなくなって、インピーダンスの不整合を生じる部分がなくなり、枠体３２の上面の伝送線路５１を流れる高周波信号の周波数が高くなっても、信号の反射や共振の発生等といった高周波信号の特性劣化の抑制をより確実に行うことができる。
【００４３】
上記の実施例では、グランド導体５４を枠体３２の下面に形成したので、枠体３２の製造過程で、伝送線路５１やグランド導体５４、および表面側グランド導体５２、５３の総てを形成できる。グランド導体５４は、枠体３２の製造過程でグランド導体５４を形成しておくこともできるが、ベース基板３１の上面に形成した方が簡便である。
【００４４】
また、上記実施例の半導体素子用パッケージ３０では、枠体３２に接合する上部枠体３３に電磁波シールド用のグランド導体６０を設けたので、実装した半導体素子ＨＳを電磁波遮蔽環境におくことができ、好ましい。
【００４５】
本発明は上記した実施例に限られるものではなく、発明の要旨を逸脱しない範囲で種々の態様を採ることができる。例えば、上記の半導体素子パッケージ１０では、基板２０に２本の伝送線路２２を設けた形態としたが、単一の伝送線路２２とその両側の表面側グランド導体２４、２５を有するものとすることもできる。また、基板２０を高周波信号の伝送用に単独で用いる場合にも適用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例である高周波信号伝送用の基板を用いた半導体素子パッケージ１０の概略斜視図である。
【図２】この半導体素子パッケージ１０を断面視して概略的に示す説明図である。
【図３】半導体素子パッケージ１０が有する基板２０を拡大して模式的に示す概略斜視図である。
【図４】図３の４−４線断面図である。
【図５】他の形態の基板２０Ａの要部を斜視にて示す説明図である。
【図６】この基板２０Ａの要部を平面視して示す説明図である。
【図７】基板２０Ａの作製手法を説明するための説明図である。
【図８】また別の形態の基板２０Ｂの要部を斜視にて示す説明図である。
【図９】この基板２０Ｂ要部を平面視して示す説明図である。
【図１０】基板２０Ｂの作製手法を説明するための説明図である。
【図１１】本発明の半導体素子用パッケージ３０の概略分解斜視図である。
【図１２】半導体素子用パッケージ３０を図１１における１２−１２線に沿って断面視した部位を含ませた概略断面図である。
【符号の説明】
【００４７】
１０...半導体素子パッケージ
１１...キャビティ
１２...フレーム
１２ａ...下部フレーム
１２ｂ...上部フレーム
１２ｃ...蓋体
２０...基板
２０Ａ...基板
２０Ｂ...基板
２１...基板本体
２２...伝送線路
２３...グランド導体
２４、２５...表面側グランド導体
２６...グランドビア導体
２７...側面グランド導体
２７Ａ...側面グランド導体
２７Ｂ...側面グランド導体
３０...半導体素子用パッケージ
３１...ベース基板
３１ａ...実装箇所
３２...枠体
３３...上部枠体
３４...蓋体
４１...貫通孔
４２...貫通孔
５１...伝送線路
５２、５３...表面側グランド導体
５４...グランド導体
５５...グランドビア導体
５７...側面グランド導体
６０...グランド導体
６１...ビア導体
ＨＳ...半導体素子
Ｒ...リード
ＴＨ...スルーホール
【図１】
2007006065.tif 000003
【図２】
2007006065.tif 000004
【図３】
2007006065.tif 000005
【図４】
2007006065.tif 000006
【図５】
2007006065.tif 000007
【図６】
2007006065.tif 000008
【図７】
2007006065.tif 000009
【図８】
2007006065.tif 000010
【図９】
2007006065.tif 000011
【図１０】
2007006065.tif 000012
【図１１】
2007006065.tif 000013
【図１２】
2007006065.tif 000014