(57)【要約】【課題】  信号源駆動回路の大型化を要せず、画素回路内の薄膜トランジスタの特性を維持しつつ、低階調の表示ムラを抑制することのできる表示装置を提供する。【解決手段】  基板上にマトリクス状に配置された複数の画素部ＰＸと、列毎に設けられ、各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線ＤＬと、行毎に設けられ、各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択する信号を供給する選択用走査線Ｓ１ａと、行毎に設けられ、各行の同一発光色の画素部と接続して選択された行単位の画素部の表示素子の発光期間を制御する制御信号を供給する調光用走査線Ｓ１ｂ１とを具備するアクティブマトリックス型表示装置である。【選択図】図１
2007248744.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の画素部と、
列毎に設けられ、各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、
行毎に設けられ、各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択する信号を供給する選択用走査線と、
行毎に設けられ、各行の同一発光色の画素部と接続して選択された行単位の画素部の表示素子の発光期間を制御する制御信号を供給する調光用走査線と
を具備することを特徴とするアクティブマトリックス型表示装置。
【請求項２】
前記調光用走査線は、行単位で最大発光色数分を具備することを特徴とする請求項１記載のアクティブマトリックス型表示装置。
【請求項３】
前記調光用走査線に供給される表示素子の発光期間を制御する制御信号は発光色毎に定められることを特徴とする請求項１記載のアクティブマトリックス型表示装置。
【請求項４】
前記信号線に供給される映像信号に対応する前記信号は発光色毎に定められることを特徴とする請求項１記載のアクティブマトリックス型表示装置。
【請求項５】
前記画素部の表示素子は、有機ＥＬ素子であることを特徴とする請求項１乃至４のいずれか１項に記載のアクティブマトリックス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス型表示装置に係り、特には、映像信号が精度良く書き込まれるようにしたアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いたアクティブマトリックス型表示装置が開発されている。この装置では、有機ＥＬ素子を駆動する薄膜トランジスタ、即ち駆動トランジスタの特性が画素間でほぼ同一であることが要求される。  
しかしながら、薄膜トランジスタは、通常ガラス基板などの絶縁体上に形成されるため、画素間で駆動トランジスタの特性にばらつきが生ずることが多い。
【０００３】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、この電流信号に対応した大きさの駆動電流を有機ＥＬ素子に流して有機ＥＬ素子を発光させる。この技術によると、駆動トランジスタの特性のばらつきが駆動電流の大きさに与える影響を最小とすることができる。
【０００４】
しかし、このカレントコピー型回路では、映像信号電流が低階調に対応する微小な場合には駆動トランジスタのゲートソース間電圧が変化している途中で１水平期間が終了し、その結果、表示ムラが発生する。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、現状の有機ＥＬ素子の発光効率は色毎に異なっているため、映像信号電流の最大値も色毎に異なっている。  
そこで、低階調の表示ムラの発生を抑制しようとして映像信号電流が一番少ない（発光効率の一番高い）色、例えば緑色の映像信号電流が増加するように倍率を設定すると、他の色の映像信号電流もその倍率で増加する。その結果、発光効率の低い他の色の映像信号電流が大きな値となるため、電流を供給する信号源駆動回路の大型化を招き、また、画素回路内の薄膜トランジスタのオフ特性を維持しつつ高電流に対応する薄膜トランジスタを構成することが困難となるという問題を招来する。
【０００６】
本発明はこのような問題点に鑑みてなされたものであり、信号源駆動回路の大型化を要せず、画素回路内の薄膜トランジスタの特性を維持しつつ、低階調の表示ムラを抑制することのできる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明は、基板上にマトリクス状に配置された複数の画素部と、列毎に設けられ、各列のそれぞれの画素部と接続して当該画素部に映像信号に対応する信号を供給する信号線と、行毎に設けられ、各行のそれぞれの画素部と接続して当該画素部に前記映像信号に対応した行単位の画素部を選択する信号を供給する選択用走査線と、行毎に設けられ、各行の同一発光色の画素部と接続して選択された行単位の画素部の表示素子の発光期間を制御する制御信号を供給する調光用走査線とを具備するアクティブマトリックス型表示装置である。
【発明の効果】
【０００８】
本発明によれば、低階調の映像であっても、駆動薄膜トランジスタの特性ばらつきの影響を受けずに表示ムラの少ないアクティブマトリックス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。  
なお以下の実施の形態では、アクティブマトリックス型表示装置の内、有機ＥＬ表示装置について説明する
図１は、本発明の実施の形態に係る表示装置を概略的に示すブロック図である。この表示装置１００は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。
【００１０】
表示装置１００のガラスなどの絶縁支持基板１０１上には、マトリックス状に配置された画素部ＰＸ（１，１）、ＰＸ（２，１）・・・、複数の画素選択走査線Ｓ１ａ、Ｓ２ａ、・・・、複数の調光走査線（Ｓ１ｂ１，Ｓ１ｂ２，Ｓ１ｂ３）、（Ｓ２ｂ１，Ｓ２ｂ２，Ｓ２ｂ３）、・・・、複数の信号線ＤＬ１、ＤＬ２、・・・が設けられている。  
更に絶縁支持基板１０１上には、信号線駆動回路１２１、画素選択走査線駆動回路１２２、調光走査線駆動回路１２３及びシステム制御部１２４が備えられている。
【００１１】
画素部ＰＸは、有機ＥＬ素子と画素駆動回路とを含み、画素選択走査線（調光走査線）と信号線との交差部近傍に配置されている。この画素部ＰＸの構成については後でその詳細を説明する。  
画素選択走査線Ｓ１ａ、Ｓ２ａ、・・・は、図１に示すように、各々が画素部ＰＸの行方向（Ｘ方向）に伸びており、画素部ＰＸと列方向（Ｙ方向）に交互に配列している。これら画素選択走査線Ｓ１ａ、Ｓ２ａ、・・・は、画素選択走査線駆動回路１２２と各行の画素部ＰＸとに接続されている。調光走査線（Ｓ１ｂ１，Ｓ１ｂ２，Ｓ１ｂ３）、（Ｓ２ｂ１，Ｓ２ｂ２，Ｓ２ｂ３）、・・・は、図１に示すように、各々が画素部ＰＸの行方向（Ｘ方向）に伸びており、画素部ＰＸと列方向（Ｙ方向）に交互に配列している。これら調光走査線（Ｓ１ｂ１，Ｓ１ｂ２，Ｓ１ｂ３）、（Ｓ２ｂ１，Ｓ２ｂ２，Ｓ２ｂ３）、・・・は、３本が１組となって調光走査線駆動回路１２３と各行の画素部ＰＸとに接続されている。  
信号線ＤＬ１、ＤＬ２、・・・は、図１に示すように、各々が画素部ＰＸの列方向（Ｙ方向）に伸びており、画素部ＰＸと行方向（Ｘ方向）に交互に配列している。これら信号線ＤＬ１、ＤＬ２、・・・は、信号線駆動回路１２１と各列の画素部ＰＸとに接続されている。
【００１２】
画素選択走査線駆動回路１２２は、映像信号を記憶させるために、行方向（Ｘ方向）に配列した複数の画素部ＰＸを選択する。画素選択走査線駆動回路１２２が、画像選択走査線Ｓ１ａ、Ｓ２ａ、・・・のいずれかを選択してアクティブ状態にすると、アクティブ状態となった画像選択走査線に接続する複数の画素部ＰＸが映像信号（画像データと称しても良い）を記憶可能な状態となる。  
信号線駆動回路１２１は、入力端子１０２を介して映像信号を取り込む。取込んだ映像信号はデータ出力部ＤＯ１、ＤＯ２、・・・において、行方向（Ｘ方向）の各画素部ＰＸ毎の映像信号電流に変換され、対応する信号線ＤＬ１、ＤＬ２、・・・に出力される。アクティブ状態となっている画素部ＰＸが、対応する信号線ＤＬ１、ＤＬ２、・・・を介して映像信号電流を取込み記憶する。
【００１３】
調光走査線駆動回路１２３は、各画素部ＰＸに記憶された映像信号に対応した発光電流を有機ＥＬ素子に供給するタイミングを指定する。ここで、調光走査線の３本の走査線はそれぞれ発光色が赤、緑、青の有機ＥＬ素子に上記発光電流を供給して発光させる動作を制御する。  
システム制御部１２４には、入力端子１０３、１０４を介して映像信号に同期したタイミング信号及びクロック信号が供給される。システム制御部１２４は、このタイミング信号及びクロック信号に基づいて、信号線駆動回路１２１、画素選択走査線駆動回路１２２及び調光走査線駆動回路１２３に対して映像を表示させるための各種のタイミング信号を出力する。
【００１４】
なお、図示していないが、信号線駆動回路１２１、画素選択走査線駆動回路１２２調光走査線駆動回路１２３及びシステム制御部１２４には、電源を供給するための電源ラインも導かれている。  
また、信号線駆動回路１２１、画素選択走査線駆動回路１２２、調光走査線駆動回路１２３及びシステム制御部１２４は、基板１０１上に形成されても良く、基板１０１の外に外部ＩＣとして設けられても良い。
【００１５】
図２は、信号線駆動回路に設けられたデータ出力部ＤＯ１、ＤＯ２、・・・を取出して示す図である。以下、データ出力部ＤＯ１の構成を代表して説明する。
【００１６】
データ出力部ＤＯ１には、マルチプレクサ２００、スイッチ２０１、２０２、・・・、２０８、薄膜トランジスタ２１１、２１２、・・・、２１９、可変機能付き定電流回路２２１が設けられている。  
マルチプレクサ２００は入力端子１０２から供給されるシリアル信号である１ラインの画像データのうち、所定の１画素単位の画素データを取込む。図２に示す例では、マルチプレクサ２００は、画素データを８ビットのデジタル信号に変換してその結果をスイッチ２０１、２０２、・・・、２０８のオンオフ状態として出力する。即ち、マルチプレクサ２００は、シリアル信号をパラレル信号に変換する。
【００１７】
スイッチ２０１、２０２、・・・、２０８の一方の端子は共通に信号線ＤＬ１に接続され、他方の端子はそれぞれ薄膜トランジスタ２１１、２１２、・・・、２１８のソースに接続されている。
【００１８】
薄膜トランジスタ２１１、２１２、・・・、２１８のドレインはアースライン（ＧＮＤ）に共通に接続され、更にそれぞれの薄膜トランジスタ２１１、２１２、・・・、２１８のゲートは共通に薄膜トランジスタ２１９のゲートに接続されている。  
一方、薄膜トランジスタ２１９のドレインはアースライン（ＧＮＤ）に接続され、ゲートドレイン間が接続されている。更に、薄膜トランジスタ２１９のソースは可変機能付き定電流回路２２１に接続され、所定の電流が供給される。なお、この所定の電流は、可変機能付き定電流回路２２１を調節することにより所望の値に変更することが可能である。  
従って、この構成により薄膜トランジスタ２１１、２１２、・・・、２１９はカレントミラー回路を形成し、それぞれの薄膜トランジスタ２１１、２１２、・・・、２１８は、それらに接続されているスイッチ２０１、２０２、・・・、２０８がオン状態にある間、可変機能付き定電流回路２２１からの電流に対応する基準電流のそれぞれ１倍、２倍、４倍、・・・、１２８倍の大きさの定電流を出力する。これにより、信号線ＤＬ１には画素データの階調に対応した電流が供給される。
【００１９】
図３は、画素部を取出して示す図である。  
各画素部ＰＸは、表示素子ＯＬＥＤと、画素駆動回路とを含んでいる。ここで、各画素部ＰＸに含まれる表示素子ＯＬＥＤは、光活性層として少なくとも有機発光層を含んだ有機ＥＬ素子であり、例えば、赤、緑、青色に発光する有機ＥＬ素子が基板１０１上に所定の順序で配列している。以下、画素部ＰＸ（１，１）の構成を代表として説明する。
【００２０】
表示素子ＯＬＥＤ１は、対向した一対の電極間に光活性層を備えている。この表示素子ＯＬＥＤ１のカソードはアースライン（ＧＮＤ）に接続され、アノードはこの表示素子ＯＬＥＤ１を駆動するための画素駆動回路を介して電源ラインＶに接続されている。  
画素駆動回路は、駆動薄膜トランジスタＤＴｒ、画素選択スイッチＳＷ１、補正用スイッチＳＷ２、出力スイッチＳＷ３を含み、例えば、これらはｐチャンネル型薄膜トランジスタにより構成される。さらに、画素駆動回路は、駆動薄膜トランジスタＤＴｒのゲートソース間電圧を保持可能なキャパシタＣ０を備えている。
【００２１】
画素選択スイッチＳＷ１及び補正用スイッチＳＷ２は、駆動薄膜トランジスタＤＴｒのドレインとゲートと信号線ＤＬ１との接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。  
駆動薄膜トランジスタＤＴｒと出力スイッチＳＷ３と表示素子ＯＬＥＤ１とは、電源ラインＶとアースライン（ＧＮＤ）との間で、この順に直列に接続されている。  
出力スイッチＳＷ３のゲートは、調光走査線Ｓ１ｂ１に接続されている。画素選択スイッチＳＷ１は信号線ＤＬ１と駆動薄膜トランジスタＤＴｒのドレインとの間に接続されており、そのゲートは画素選択走査線Ｓ１ａに接続されている。補正用スイッチＳＷ２は駆動薄膜トランジスタＤＴｒのドレインとゲートとの間に接続されており、そのゲートは画素選択走査線Ｓ１ａに接続されている。  
キャパシタＣ０は、電源ラインＶと駆動薄膜トランジスタＤＴｒのゲートとの間に接続されている。
【００２２】
なお、調光走査線Ｓ１ｂ１，Ｓ１ｂ２，Ｓ１ｂ３は、各色毎の画素部ＰＸと接続されている。例えば、調光走査線Ｓ１ｂ１はＰＸ（１，１）、ＰＸ（１，４）、ＰＸ（１，７）、・・・と接続されている。調光走査線Ｓ１ｂ２はＰＸ（１，２）、ＰＸ（１，５）、ＰＸ（１，８）、・・・と接続されている。調光走査線Ｓ１ｂ３はＰＸ（１，３）、ＰＸ（１，６）、ＰＸ（１，９）、・・・と接続されている。
【００２３】
なお上述の説明はＰＸ（１，１）に関するものであり、ＰＸ（１，２）、ＰＸ（１，３）については、それぞれ調光走査線Ｓ１ｂ２、Ｓ１ｂ３が調光走査線Ｓ１ｂ１に代えて接続されている。
【００２４】
次に、本表示装置の表示動作について図４に示す画素駆動動作のタイムチャートを参照しつつ説明する。なお、以下の説明では信号線ＤＬ１に接続する画素部ＰＸ（１，１）の動作を代表として説明する。  
図４の１Ｈは１水平期間、即ち行方向（Ｘ方向）１ラインの映像信号を読み込んで対応する１行の各画素ＰＸに画素信号を設定するに要する期間である。１Ｖは１垂直期間、即ち列方向（Ｙ方向）に全行の各画素ＰＸに画素信号を設定するに要する期間である。  
従って、特定の行の画素部ＰＸでは、１Ｈの期間中には映像信号の書き込み動作が実行され、残りの（１Ｖ−１Ｈ）期間中に映像の表示動作が実行される。
【００２５】
図４の映像信号書き込み期間（１Ｈ）では、同じ行の各画素ＰＸ（１，１）、ＰＸ（１，２）、ＰＸ（１，３）、・・・が映像信号の読み込み動作を実行する。  
まずマルチプレクサ２００は、シリアルな映像信号を８ビットのデジタル信号に変換してスイッチ２０１、２０２、・・・、２０８のオンオフ状態を設定する。薄膜トランジスタ２１１、２１２、・・・、２１８は、スイッチ２０１、２０２、・・・、２０８の状態に対応した階調電流を生成して映像信号電流Ｉ１Ｓとして信号線ＤＬ１に供給する。次に画素ＰＸ（１，１）では、画素選択スイッチＳＷ１及び補正用スイッチＳＷ２をオンとして、信号線ＤＬ１より映像信号電流Ｉ１Ｓを駆動薄膜トランジスタＤＴｒのゲートソース間電圧を保持可能なキャパシタＣ０に書き込む。
【００２６】
画素ＰＸ（１，２）、画素ＰＸ（１，３）でも同様に映像信号電流Ｉ２Ｓ、Ｉ３Ｓが書き込まれる。このとき映像信号電流Ｉ１Ｓは、映像信号電流Ｉ２Ｓ、Ｉ３Ｓと異なり通常流すべき値の倍の電流としている。これは、データ出力部ＤＯ１の可変機能付き定電流回路２２１を設定することで可能である。
【００２７】
次に映像表示期間において、画素ＰＸ（１，１）では、画素選択スイッチＳＷ１及び補正用スイッチＳＷ２をオフとする。調光走査線駆動回路１２３は、調光走査線Ｓ１ｂ１を映像表示期間の半分の期間｛（１Ｖ−１Ｈ）／２｝だけアクティブ状態（ＬＯＷ）として調光走査線Ｓ１ｂ１に接続する出力スイッチＳＷ３をオンとする。そうすると、駆動薄膜トランジスタＤＴｒのゲートソース間電圧に対応した発光電流Ｉ１が表示素子ＯＬＥＤ１に流れ、表示素子ＯＬＥＤ１は発光電流Ｉ１に対応した輝度で発光し、映像表示期間の半分の期間経過後に発光を停止する。  
同様に画素ＰＸ（１，２）、画素ＰＸ（１，３）では、それぞれの画素選択スイッチＳＷ１及び補正用スイッチＳＷ２をオフとする。一方、調光走査線駆動回路１２３は、調光走査線Ｓ１ｂ２、Ｓ１ｂ３を映像表示期間（１Ｖ−１Ｈ）だけアクティブ状態（ＬＯＷ）として調光走査線Ｓ１ｂ２、Ｓ１ｂ３に接続するそれぞれの出力スイッチＳＷ３をオンとする。そうすると、駆動薄膜トランジスタＤＴｒのゲートソース間電圧に対応した発光電流Ｉ２、Ｉ３が表示素子ＯＬＥＤ２、３に流れ、表示素子ＯＬＥＤ２、３は発光電流Ｉ２、Ｉ３に対応した輝度で発光し、映像表示期間の経過後に発光を停止する。
【００２８】
以上説明した実施の形態によれば次のような効果を得ることができる。  
本実施の形態では、各色独立に映像信号電流のｎ倍化と、調光用薄膜トランジスタのオン期間の１／ｎ化を可能としている。これによって、電流を供給する信号源駆動回路の大型化、画素回路内の薄膜トランジスタの再設計を回避して、低階調の表示ムラの発生を抑制することができる。
【００２９】
なお本実施の形態では、調光走査線駆動回路１２３は３本の調光走査線Ｓ１ｂ１、Ｓ１ｂ２、Ｓ１ｂ３を画素部ＰＸに供給して各色独立に調光用薄膜トランジスタのＤＵＴＹ制御を可能としているが、少なくともいずれか一色について調光用薄膜トランジスタのＤＵＴＹ制御を可能としても良い。
【００３０】
また本実施の形態では、画素選択走査線駆動回路１２２と調光走査線駆動回路１２３とがそれぞれ分離して構成されているが、この２つの回路を一体として構成しても良い。
【００３１】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態に係る表示装置を概略的に示すブロック図。
【図２】信号線駆動回路に設けられたデータ出力部を取出して示す図。
【図３】画素部を取出して示す図。
【図４】画素駆動動作を示すタイムチャート。
【符号の説明】
【００３３】
１００…表示装置、１２１…信号線駆動回路、１２２…画素選択走査線駆動回路、１２３…調光走査線駆動回路、１２４…システム制御部、２００…マルチプレクサ、２０１…スイッチ、２１１…薄膜トランジスタ、Ｃ０…キャパシタ、ＤＬ…信号線、ＤＯ…データ出力部、ＤＴｒ…駆動薄膜トランジスタ、ＯＬＥＤ…表示素子、ＰＸ…画素部、Ｓ１…画素選択走査線、Ｓ１ｂ…調光走査線、ＳＷ１…画素選択スイッチ、ＳＷ２…補正用スイッチ、ＳＷ３…出力スイッチ、１Ｈ…１水平期間、１Ｖ…１垂直期間。
【図１】
2007248744.tif 000003
【図２】
2007248744.tif 000004
【図３】
2007248744.tif 000005
【図４】
2007248744.tif 000006