(57)【要約】【課題】メモリセルのサイズをより縮小する。【解決手段】第１のノードと第２のノードとの間に直列に接続された複数のメモリセルＭＣを含み、メモリセルＭＣは、並列に接続された磁気抵抗効果素子１１およびスイッチングトランジスタ１２を含み、磁気抵抗効果素子１１は、磁化方向が固定された固定層２２と、磁化方向が変化する記録層２１と、固定層２２および記録層２１間に設けられた非磁性層２３とを含みかつスピン注入型であるメモリセルブロックＢＬＫと、第１のノードに選択トランジスタ１３を介して接続されたビット線ＢＬと、スイッチングトランジスタ１２のゲートに接続された複数のワード線ＷＬと、第２のノードに接続されたソース線１４とを含む。【選択図】      図４
2007115956.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に直列に接続された複数のメモリセルを含み、前記メモリセルは、並列に接続された磁気抵抗効果素子およびスイッチングトランジスタを含み、前記磁気抵抗効果素子は、磁化方向が固定された固定層と、磁化方向が変化する記録層と、前記固定層および前記記録層間に設けられた非磁性層とを含みかつスピン注入型であるメモリセルブロックと、
前記第１のノードに選択トランジスタを介して接続されたビット線と、
前記スイッチングトランジスタのゲートに接続された複数のワード線と、
前記第２のノードに接続されたソース線と
を具備することを特徴とする半導体記憶装置。
【請求項２】
前記磁気抵抗効果素子を上下で挟む上部電極および下部電極をさらに具備し、
前記上部電極および前記下部電極は、前記磁気抵抗効果素子に膜面垂直方向の電流を供給し、
前記記録層は、前記電流に含まれるスピン偏極した電子により前記磁化方向が変化することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記メモリセルに情報を書き込む場合、前記メモリセルブロックには、前記第１のノードから前記第２のノードへ或いは前記第２のノードから前記第１のノードへ向かって流れる電流が、前記ビット線および前記ソース線により供給されることを特徴とする請求項１又は２に記載の半導体記憶装置。
【請求項４】
前記磁気抵抗効果素子は、第１の方向に沿って配置され、
一方に隣接する２つの磁気抵抗効果素子は、下部電極を共有し、
他方に隣接する２つの磁気抵抗効果素子は、上部電極を共有することを特徴とする請求項２に記載の半導体記憶装置。
【請求項５】
前記スイッチングトランジスタは、半導体基板上にゲート絶縁膜を介して設けられかつ前記第１の方向に直交する第２の方向に延在しかつ前記ワード線に対応するゲート電極と、前記半導体基板内で前記ゲート電極の両側に設けられたソース／ドレイン領域とを含み、
隣接する２つのスイッチングトランジスタは、ソース／ドレイン領域を共有することを特徴とする請求項４に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に係り、特に情報を記録する記録層として抵抗値の変化する記録層をメモリセルが有する半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置の一種として磁気記憶装置が知られている。磁気記憶装置は、従来から様々のタイプのものが提案されている。近年では、巨大磁気抵抗（ＧＭＲ：Giant Magneto Resistive）効果を示す磁気抵抗素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）が提案されており、特に、強磁性トンネル接合を用いた磁気ランダムアクセスメモリに注目が集まっている。
【０００３】
強磁性トンネル接合は、例えば第１の強磁性層、絶縁層、及び第２の強磁性層の３層で構成され、絶縁層をトンネルして電流が流れる。この場合、接合抵抗値は、第１及び第２の強磁性層の磁化方向の相対角の余弦に応じて変化する。したがって、接合抵抗値は、第１及び第２の強磁性層の磁化方向が平行のときに極小値、反平行のときに極大値をとる。これはトンネル磁気抵抗（ＴＭＲ：Tunneling Magneto Resistive）効果と呼ばれており、このＴＭＲ効果による接合抵抗値の変化は室温において７０％を超える場合もある。
【０００４】
一般には、ＴＭＲ素子にデータを書き込む場合、ＴＭＲ素子近傍に設けられた書き込み配線に書き込み電流を流し、書き込み配線から発生する磁界を用いている。この場合、磁場を発生する書き込み配線を配置する必要があるため、ＭＲＡＭのサイズが増大してしまう。
【０００５】
一方、ＴＭＲ素子からデータを読み出す場合、例えばＴＭＲ素子に直列にスイッチ素子を接続し、選択された読み出しワード線に接続されるスイッチ素子のみをオン状態として電流経路を作る。その結果、選択されたＴＭＲ素子のみに電流が流れるため、そのＴＭＲ素子のデータを読み出すことができる。しかし、各セルにひとつのスイッチ素子が存在することでセル面積が大きくなることは明白である。
【０００６】
また、この種の関連技術として、メモリ容量を向上することが可能なＭＲＡＭが開示されている（特許文献１参照）。
【特許文献１】特開２００４−２１３７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、メモリセルのサイズをより縮小することが可能な半導体記憶装置を提供する。
【課題を解決するための手段】
【０００８】
本発明の一視点に係る半導体記憶装置は、第１のノードと第２のノードとの間に直列に接続された複数のメモリセルを含み、前記メモリセルは、並列に接続された磁気抵抗効果素子およびスイッチングトランジスタを含み、前記磁気抵抗効果素子は、磁化方向が固定された固定層と、磁化方向が変化する記録層と、前記固定層および前記記録層間に設けられた非磁性層とを含みかつスピン注入型であるメモリセルブロックと、前記第１のノードに選択トランジスタを介して接続されたビット線と、前記スイッチングトランジスタのゲートに接続された複数のワード線と、前記第２のノードに接続されたソース線とを具備する。
【発明の効果】
【０００９】
本発明によれば、メモリセルのサイズをより縮小することが可能な半導体記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るＭＲＡＭの構成を示す回路図である。ＭＲＡＭは、複数のメモリセルブロックＢＬＫから構成されたメモリセルアレイを備えている。メモリセルアレイには、それぞれがＸ方向に延びるように複数のビット線ＢＬ０〜ＢＬｎが配置されている。また、メモリセルアレイには、それぞれがＸ方向に直交するＹ方向に延びるように複数のワード線ＷＬ０〜ＷＬｎが配置されている。以下に、１つのメモリセルブロックＢＬＫについて説明する。よって、図１には、１つのメモリセルブロックを示している。他のメモリセルブロックの構成は、図１に示したメモリセルブロックと同様である。
【００１２】
メモリセルブロックＢＬＫは、ノードＮ１とノードＮ２との間に直列に接続された複数のメモリセルＭＣ（本実施形態では、一例として４つのメモリセルＭＣ１〜ＭＣ４を示している）を備えている。メモリセルＭＣ１は、ＭＴＪ（Magnetic Tunnel Junction）素子１１−１とスイッチング素子としてのスイッチングトランジスタ１２−１とを有しており、このＭＴＪ素子１１−１とスイッチングトランジスタ１２−１とが並列に接続されている。メモリセルＭＣ２〜ＭＣ４についても同様である。メモリセルブロックＢＬＫは、この４つのメモリセルＭＣ１〜ＭＣ４を直列に接続した、いわゆるチェーン構造を有している。
【００１３】
メモリセルＭＣ１〜ＭＣ４のスイッチングトランジスタ１２−１〜１２−４のゲートにはそれぞれ、ワード線ＷＬ０〜ＷＬ３が接続されている。メモリセルブロックＢＬＫ（具体的には、メモリセルブロックＢＬＫのノードＮ１）は、選択トランジスタ１３を介してビット線ＢＬに接続されている。選択トランジスタ１３のゲートには、選択線ＳＬが接続されている。ノードＮ２には、ソース線１４が接続されている。
【００１４】
次に、磁気抵抗効果素子としてのＭＴＪ素子１１の構成について説明する。本実施形態では、ＭＴＪ素子１１に直接電流を流して電子が持っているスピンの作用によって磁化を反転させる方法（スピン注入磁化反転法）を用いている。すなわち、ＭＴＪ素子１１は、スピン偏極した電子の供給（スピン注入）によって磁化反転させることが可能なスピン注入型磁気抵抗効果素子である。
【００１５】
ＭＴＪ素子１１は、記録層（フリー層）２１および固定層（ピン層）２２と、これら記録層２１および固定層２２の間に挟まれた非磁性層２３とで構成された積層構造である。記録層２１は、強磁性層からなり、磁化方向が反転する。固定層２２は、強磁性層からなり、磁化方向が固定されている。固定層２２の膜厚は、磁化方向を固定するために、記録層２１の膜厚より厚くなっている。或いは、強磁性層に反強磁性層を付加することで、交換結合により磁化方向を固定してもよい。これにより、固定層２２は、電流が流れても磁化はほとんど影響を受けない。
【００１６】
強磁性層としては、Ｆｅ、Ｃｏ、及びＮｉ等の金属或いはそれらの合金を用いることができる。反強磁性層としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、或いはＦｅ２Ｏ３等を用いることができる。非磁性層２３は、金属であってもよいし、絶縁体であってもよい。ＭＴＪ素子１１は、非磁性層２３が絶縁体の場合はＴＭＲ効果、金属の場合はＧＭＲ効果を有することになる。非磁性層２３は、絶縁体としては、ＭｇＯ、ＡｌＯ（例えばＡｌ２Ｏ３）等が用いられ、金属の場合は、Ｃｕ、Ｐｔ等が用いられる。
【００１７】
このように構成されたＭＴＪ素子１１に情報を書き込む動作について説明する。図２は、ＭＴＪ素子１１に“１”データを書き込む場合を説明するための断面図である。図３は、ＭＴＪ素子１１に“０”データを書き込む場合を説明するための断面図である。図２および図３において、磁性層中に描かれた矢印は、磁化方向を示している。なお、本実施形態において、電流は、電子（ｅ−）の流れをいうものとする。すなわち、電子が端子Ｔ１から端子Ｔ２に向かって流れる場合を電流（Ｉ）の正方向（＋）と定義する。
【００１８】
図２において、ＭＴＪ素子１１に固定層２２から記録層２１（端子Ｔ２から端子Ｔ１）に向かう膜面垂直方向の電流（−Ｉ）を流すと、スピン偏極した電子が固定層２２から記録層２１へ注入される。この場合、固定層２２の磁化方向と反平行のスピンをもつ電子は固定層２２で反射されるが、固定層２２の磁化方向と平行のスピンをもつ電子は固定層２２を通過して記録層２１に入る。
【００１９】
この平行のスピンをもつ電子は、記録層２１の磁気モーメントにトルクを与え、記録層２１の磁化を固定層２２のそれと平行に揃える。これにより、固定層２２の磁化方向と記録層２１の磁化方向とが平行配列となる。この平行配列状態のときは、ＭＴＪ素子１１の抵抗値は最も小さくなる。この場合を、“１”データと規定する。
【００２０】
一方、ＭＴＪ素子１１に記録層２１から固定層２２（端子Ｔ１から端子Ｔ２）に向かう膜面垂直方向の電流（＋Ｉ）を流すと、スピン偏極した電子が記録層２１から固定層２２へ注入される。この場合、固定層２２の磁化方向と反平行のスピンをもつ電子は固定層２２で反射され、スピン角運動量を保ったまま（スピンの方向を変えずに）記録層２１内に戻る。この反平行のスピンをもつ電子は、記録層２１の磁気モーメントにトルクを与え、記録層２１の磁化を固定層２２のそれと反平行に揃える。これにより、固定層２２の磁化方向と記録層２１の磁化方向とが反平行配列となる。この反平行配列状態のときは、ＭＴＪ素子１１の抵抗値は最も大きくなる。この場合を、“０”データと規定する。
【００２１】
このようにして、ＭＴＪ素子１１に情報（“１”データおよび“０”データ）を記録することができる。データの読み出しは、ＭＴＪ素子１１に読み出し電流を流すことで、ＭＴＪ素子１１の抵抗値の変化を検出することで行う。
【００２２】
次に、図１に示したＭＲＡＭの回路動作について説明する。はじめに、データ書き込み動作について説明する。先ず、選択線ＳＬが活性化されることにより、この選択線ＳＬに接続された選択トランジスタ１３がオンする。このようにして、任意のメモリセルブロックＢＬＫが選択される。
【００２３】
次に、データを書き込むメモリセルＭＣに接続されたワード線を非活性化し、その他のワード線をすべて活性化する。そして、情報（“１”データおよび“０”データ）に応じた向きの電流をビット線ＢＬおよびソース線１４を用いてメモリセルブロックＢＬＫに供給する。これにより、データを書き込まないメモリセルＭＣでは、スイッチングトランジスタに電流が流れる。一方、データを書き込むメモリセルＭＣでは、ＭＴＪ素子１１に電流が流れる。このようにして、メモリセルブロックＢＬＫに含まれる複数のメモリセルのうち任意の１つのメモリセルのＭＴＪ素子１１にのみ電流を供給することができる。
【００２４】
一例として、ＭＴＪ素子１１−２に情報を書き込む場合について説明する。先ず選択線ＳＬが活性化され、その後ワード線ＷＬ０，ＷＬ２，ＷＬ３が活性化され、ワード線ＷＬ１は非活性化される。これにより、ビット線ＢＬおよびソース線１４を用いてメモリセルブロックＢＬＫに供給された電流を、ＭＴＪ素子１１−２のみに流すことができる。
【００２５】
次に、データ読み出し動作について説明する。データ読み出しを行うＭＴＪ素子を選択する動作は、データ書き込みの場合と同じである。次に、ビット線ＢＬおよびソース線１４を用いてメモリセルブロックＢＬＫに読み出し電流を供給する。そして、この電流値からＭＴＪ素子の抵抗値（高抵抗および低抵抗）を読み取ることで、“１”データおよび“０”データを判別する。抵抗値の読み取りは、例えばソース線１４に接続された読み出し回路（図示せず）により行う。
【００２６】
次に、図１に示したＭＲＡＭの構造について説明する。図４は、ＭＲＡＭの断面図である。なお、図４では、構成の理解を容易にするために、層間絶縁層の図示（ハッチング）を省略している。
【００２７】
Ｐ型半導体基板３１（或いは、基板内に設けられたＰ型ウェル）には、Ｎ型ＭＯＳトランジスタにより構成される選択トランジスタ１３およびスイッチングトランジスタ１２−１〜１２−４が設けられている。具体的には、半導体基板３１上にはそれぞれ、Ｙ方向に延在するように、ゲート絶縁膜３３−１〜３３−５を介してゲート電極３４−１〜３４−５が設けられている。ゲート電極３４−１は、選択線ＳＬに対応する。ゲート電極３４−２〜３４−５はそれぞれ、ワード線ＷＬ０〜ＷＬ３に対応する。
【００２８】
半導体基板３１内でゲート電極３４−１〜３４−５の両側には、高濃度のＮ＋型不純物が導入されたＮ＋型拡散領域３２−１〜３２−６が設けられている。Ｎ＋型拡散領域３２−１〜３２−６は、Ｎ型ＭＯＳトランジスタのソース／ドレイン領域となる。また、図４に示すように、隣接する２つのＮ型ＭＯＳトランジスタは、ソース／ドレイン領域を共有している。これは、本実施形態のようにメモリセルＭＣ１〜ＭＣ４を直列に接続したことで可能となる。
【００２９】
選択トランジスタ１３は、ゲート電極３４−１およびソース／ドレイン領域３２−１，３２−２により構成される。スイッチングトランジスタ１２−１は、ゲート電極３４−２およびソース／ドレイン領域３２−２，３２−３により構成される。スイッチングトランジスタ１２−２は、ゲート電極３４−３およびソース／ドレイン領域３２−３，３２−４により構成される。スイッチングトランジスタ１２−３は、ゲート電極３４−４およびソース／ドレイン領域３２−４，３２−５により構成される。スイッチングトランジスタ１２−４は、ゲート電極３４−５およびソース／ドレイン領域３２−５，３２−６により構成される。
【００３０】
ゲート電極３４−２および３４−３の上方には、層間絶縁層を介して下部電極３６−１が設けられている。この下部電極３６−１は、コンタクトプラグ３７−３を介してソース／ドレイン領域３２−３に接続されている。ゲート電極３４−４および３４−５の上方には、層間絶縁層を介して下部電極３６−２が設けられている。この下部電極３６−２は、コンタクトプラグ３７−５を介してソース／ドレイン領域３２−５に接続されている。下部電極３６−１，３６−２は、ＭＴＪ素子の下部電極として機能する。下部電極３６−１，３６−２の材料としては、例えばＴａが用いられる。
【００３１】
下部電極３６−１上でゲート電極３４−２の上方には、ＭＴＪ素子１１−１が設けられている。下部電極３６−１上でゲート電極３４−３の上方には、ＭＴＪ素子１１−２が設けられている。すなわち、ＭＴＪ素子１１−１と１１−２とは、下部電極を共有している。また、ＭＴＪ素子１１−１は、ゲート電極３４−２の直上に設けられている。ＭＴＪ素子１１−２は、ゲート電極３４−３の直上に設けられている。
【００３２】
下部電極３６−２上でゲート電極３４−４の上方には、ＭＴＪ素子１１−３が設けられている。下部電極３６−２上でゲート電極３４−５の上方には、ＭＴＪ素子１１−４が設けられている。すなわち、ＭＴＪ素子１１−３と１１−４とは、下部電極を共有している。また、ＭＴＪ素子１１−３は、ゲート電極３４−４の直上に設けられている。ＭＴＪ素子１１−４は、ゲート電極３４−５の直上に設けられている。
【００３３】
ＭＴＪ素子１１−１上には、上部電極３８−１が設けられている。また、上部電極３８−１は、コンタクトプラグ３７−２を介してソース／ドレイン領域３２−２に接続されている。ＭＴＪ素子１１−２および１１−３上には、上部電極３８−２が設けられている。すなわち、ＭＴＪ素子１１−２と１１−３とは、上部電極を共有している。上部電極３８−２は、コンタクトプラグ３７−４を介してソース／ドレイン領域３２−４に接続されている。また、上部電極３８−２は、ソース線１４（図示せず）に接続される。
【００３４】
ＭＴＪ素子１１−４上には、上部電極３８−３が設けられている。上部電極３８−３は、コンタクトプラグ３７−６を介してソース／ドレイン領域３２−６に接続されている。上部電極３８−１〜３８−３の材料としては、例えばＴａが用いられる。
【００３５】
上部電極３８−１〜３８−３の上方には、Ｙ方向に直交するＸ方向に延在するように、層間絶縁層を介して配線層（ビット線ＢＬ）３９が設けられている。上部電極とビット線ＢＬとの距離は、大きくすることが可能である。配線層３９は、コンタクトプラグ３７−１を介してソース／ドレイン領域３２−１に接続されている。配線層３９の材料としては、例えばＣｕが用いられる。
【００３６】
図５は、図４に示したＭＲＡＭの下層部（下部電極３６−１，３６−２より下の部分）の平面図である。図６は、図４に示したＭＲＡＭの上層部（下部電極３６−１，３６−２を含む上の部分）の平面図である。なお、図５に示したアクティブ領域（ＡＡ）は、ソース／ドレイン領域３２−１〜３２−６とこれらの間のチャネル領域とを含む領域である。
【００３７】
図６に示すように、ＭＴＪ素子１１の平面形状は、正方形である。これは、本実施形態で用いた磁気抵抗効果素子がスピン注入型であるために可能となる。ここで、デザインルール上の最小加工寸法を“Ｆ（Feature size）”とする。すなわち、ＭＴＪ素子１１の縦および横の長さ、コンタクト径、およびゲート長等は、すべてＦである。“Ｆ”は、その世代のリソグラフィの精度等によって決定される。
【００３８】
メモリセルＭＣのＹ方向の長さ（すなわち、アクティブ領域ＡＡのＹ方向の長さ）は、２Ｆである。また、メモリセルＭＣのＸ方向の長さ（すなわち、ＭＴＪ素子１１のＸ方向の長さと、ＭＴＪ素子１１から両側のコンタクトプラグの中心までのそれぞれの長さとの和）は、２Ｆである。
【００３９】
したがって、本実施形態のメモリセルＭＣのサイズは４Ｆ２（２Ｆ×２Ｆ）となり、ＮＡＮＤ型フラッシュメモリと同等のセルサイズが実現可能である。例えば、磁気書き込み型のメモリセルのサイズは、最小で１２Ｆ２である。また、従来のスピン注入型のメモリセル（すなわち、チェーン構造でないメモリセル）のサイズは、最小で６Ｆ２である。
【００４０】
以上詳述したように本実施形態によれば、メモリセルのサイズを縮小することができる。これにより、ＭＲＡＭの面積を縮小することが可能となる。
【００４１】
また、図４に示すように、ＭＴＪ素子１１はビット線ＢＬに直接に接続されておらず、またＭＴＪ素子１１とビット線ＢＬとの距離を離すことができる。これにより、ビット線ＢＬに流れる電流により発生する磁界による影響を抑制することができる。この結果、非選択セルへの誤書き込みを低減することができる。
【００４２】
また、隣接する２つのトランジスタは、回路構成上、１つのソース／ドレイン領域を共有することができる。これにより、ＭＲＡＭの面積を縮小することができる。
【００４３】
また、一方に隣接する２つのＭＴＪ素子は、下部電極を共有することができる。また、他方に隣接する２つのＭＴＪ素子は、上部電極を共有することができる。これにより、コンタクトプラグの数を低減することができるため、ＭＲＡＭの面積を縮小することができる。
【００４４】
なお、本実施形態では、スイッチングトランジスタ１２および選択トランジスタ１３をＮ型ＭＯＳトランジスタで構成しているが、これに限定されるものではなく、Ｐ型ＭＯＳトランジスタで構成してもよい。この場合、半導体基板３１にはＮ型半導体基板を用い、ソース／ドレイン領域３２はＰ＋型拡散領域で構成すればよい。
【００４５】
（第２の実施形態）
第２の実施形態は、メモリセルＭＣの記録素子として、磁気抵抗効果素子の代わりに相変化素子を用いている。すなわち、本実施形態は、相変化ランダムアクセスメモリ（ＰＲＡＭ：Phase change ＲＡＭ）についての適用例である。
【００４６】
前述したように、本実施形態のＰＲＡＭは、メモリセルＭＣの記録素子として、磁気抵抗効果素子の代わりに相変化素子を用いている。すなわち、ＰＲＡＭの構成を示す断面図は、図４に示したＭＴＪ素子１１−１〜１１−４が相変化素子に代わる以外は、図４と同じである。よって、ＰＲＡＭの断面図は省略する。
【００４７】
メモリセルＭＣは、記録層として相変化膜を有している。この相変化膜は、下部電極３６と上部電極３８との間に配置されている。相変化膜は、上部電極３８から下部電極３６へ向かって電流を流すことで発生する熱により結晶状態から非晶質状態へ、或いは非晶質状態から結晶状態へ相変化する。相変化膜の材料としては、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｎ−Ｔｅなどのカルコゲン化合物を挙げることができる。これらの材料は、高速スイッチング性、繰返し記録安定性、高信頼性を確保する上で望ましい。
【００４８】
次に、メモリセルＭＣへの情報の書き込み動作について説明する。情報の書き込みは、以下のように行われる。まず、相変化膜にパルス状の電流を印加する。相変化膜は、この電流パルスにより加熱される。この電流パルスの電流値は、相変化膜の温度が結晶化温度閾値ＴＨ以上になるように設定される。なお、結晶化温度閾値ＴＨとは、結晶状態から非晶質状態に変化するときの温度である。電流パルス印加により加熱された相変化膜の温度は、電流パルス印加後に急速に下がる。このとき、相変化膜は、非晶質状態（高抵抗状態）となる。
【００４９】
一方、相変化膜にパルス状の電流に続いて、電流値を下げた低電流を印加する。この場合には、電流パルス印加により加熱された相変化膜の温度は下がるものの、低電流印加により温度は緩やかに下がる。このとき、相変化膜は、結晶状態（低抵抗状態）となる。
【００５０】
すなわち、電流により加熱された相変化膜は、結晶化温度閾値ＴＨ以上に加熱され、印加電流パルスの立ち下がりの条件により、結晶化温度閾値ＴＨ付近での温度降下が小さい場合には結晶化状態（低抵抗状態）になり、結晶化温度閾値ＴＨ付近で温度降下が大きい場合には非晶質状態（高抵抗状態）を維持する。
【００５１】
そして、相変化膜が非晶質状態（高抵抗状態）の場合を“０”データ、結晶状態（低抵抗状態）の場合を“１”データと規定することで、メモリセルＭＣに２進情報を書き込むことができる。なお、相変化膜に供給する電流は、ビット線ＢＬおよびソース線１４を制御することにより設定される。情報の読み出しは、第１の実施形態で示したＭＲＡＭと同じである。
【００５２】
以上詳述したように本実施形態によれば、メモリセルＭＣのチェーン構造をＰＲＡＭに適用することが可能となる。ＰＲＡＭの面積縮小等の効果は、第１の実施形態と同様である。
【００５３】
さらに、本発明は、ＲＲＡＭ（Resistance ＲＡＭ）に適用することも可能である。ＲＲＡＭのメモリセルＭＣには、記録層として巨大磁気抵抗（ＣＭＲ：Colossal Magnetoresistive）膜を用いる。このＣＭＲ膜は、印加される電圧パルスの符号によって抵抗値が大幅に変化する。ＣＭＲ膜としては、例えばＰｒ０．７Ｃａ０．３ＭｎＯ３が用いられる。また、上部電極３８および下部電極３６としては、例えばＰｔが用いられる。
【００５４】
ＣＭＲ膜の抵抗の変化を“０”データおよび“１”データに対応付けることで、メモリセルＭＣに情報を書き込むことができる。ＣＭＲ膜に供給する電圧パルスは、ビット線ＢＬおよびソース線１４を制御することにより設定される。このように、チェーン構造をＰＲＡＭに適用した場合でも、第１の実施形態と同様の効果を得ることができる。
【００５５】
本発明の例は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態に係るＭＲＡＭの構成を示す回路図。
【図２】ＭＴＪ素子１１に“１”データを書き込む場合を説明するための断面図。
【図３】ＭＴＪ素子１１に“０”データを書き込む場合を説明するための断面図。
【図４】図１に示したＭＲＡＭの構成を示す断面図。
【図５】図４に示したＭＲＡＭの下層部の平面図。
【図６】図４に示したＭＲＡＭの上層部の平面図。
【符号の説明】
【００５７】
ＢＬＫ…メモリセルブロック、Ｎ１，Ｎ２…ノード、ＭＣ…メモリセル、ＢＬ…ビット線、ＳＬ…選択線、Ｔ１，Ｔ２…端子、ＷＬ…ワード線、１１…ＭＴＪ素子、１２…スイッチングトランジスタ、１３…選択トランジスタ、１４…ソース線、２１…記録層、２２…固定層、２３…非磁性層、３１…半導体基板、３２…ソース／ドレイン領域、３３…ゲート絶縁膜、３４…ゲート電極、３６…下部電極、３７…コンタクトプラグ、３８…上部電極、３９…配線層。
【図１】
2007115956.tif 000003
【図２】
2007115956.tif 000004
【図３】
2007115956.tif 000005
【図４】
2007115956.tif 000006
【図５】
2007115956.tif 000007
【図６】
2007115956.tif 000008