(57)【要約】【課題】  多相化に制限が無く、大容量化を可能とすること。【解決手段】  並列接続されたＭ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）から出力されるＭ個のコンバータ出力電圧を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を出力する電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｃ）において、Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）の各々は、並列接続されたＮ個の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１１〜１２−１Ｎ；…；１２Ｄ−Ｍ１〜１２Ｄ−ＭＮ）を備え、Ｎ個の電流共振型ＤＣ／ＤＣコンバータはそれぞれＮ個の共振回路を含み、Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）の各々は、Ｎ個の共振回路の共振用インダクタ（Ｌｒ１；…；ＬｒＭ）を共用している。【選択図】      図１０
2007006669.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ（Ｍは２以上の整数）個の電流共振型マルチフェーズＤＣ／ＤＣコンバータを有し、前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータを並列接続し、Ｍ個のコンバータ出力電圧を出力コンデンサで合成して、１つの出力電圧を出力する電流共振型マルチフェーズＤＣ／ＤＣコンバータであって、
前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、並列接続されたＮ（Ｎは２以上の整数）個の電流共振型ＤＣ／ＤＣコンバータを備え、前記Ｎ個の電流共振型ＤＣ／ＤＣコンバータはそれぞれＮ個の共振回路を含み、
前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、前記Ｎ個の共振回路の共振用インダクタを共用していることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２】
前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項３】
前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項４】
前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項５】
共振用インダクタを共用したＮ（Ｎは２以上の整数）個の共振回路とＮ個のスイッチとをそれぞれ含むＮ個の電流共振型ＤＣ／ＤＣコンバータを備えた電流共振型マルチフェーズＤＣ／ＤＣコンバータをＭ（Ｍは２以上の整数）組備え、前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータを並列接続して、Ｍ個のコンバータ出力電圧を出力コンデンサで合成して、１つの出力電圧を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法であって、
前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々において、前記Ｎ個のスイッチをそれぞれオン／オフする複数の制御信号のスイッチング周波数を同じにし、かつ互いに位相をずらすことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項６】
前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項５に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項７】
前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項５に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項８】
前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項５に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項９】
１つの入力電圧から１つの出力電圧を生成して、前記出力電圧を負荷へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、
第１乃至第Ｍ（Ｍは２以上の整数）のコンバータ出力電圧を出力する第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータと、
前記第１乃至第Ｍのコンバータ出力電圧を合成して、前記出力電圧を出力する出力コンデンサと、
前記出力電圧に基づいて前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータの駆動を制御する制御回路と、
を備えることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１０】
前記第ｍ（１≦ｍ≦Ｍ）の電流共振型マルチフェーズＤＣ／ＤＣコンバータは、
互いに並列に接続され、それぞれ、第１乃至第Ｎ（Ｎは２以上の整数）の共振用キャパシタと第１乃至第Ｎのスイッチとを含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータと、
前記第１乃至第Ｎの共振用キャパシタと協働してそれぞれ第１乃至第Ｎの共振回路を構成する１個の共振用インダクタと、
前記第１乃至第Ｎのスイッチングされた電流を合成して、第ｍのコンバータ出力電圧を出力する合成手段と、
を備えることを特徴とする請求項９に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１１】
前記第１乃至第Ｎの電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項９又は１０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１２】
前記第１乃至第Ｎの電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項９又は１０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１３】
前記第１乃至第Ｎの電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータから成る、請求項９又は１０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１４】
前記制御回路は、前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々において、前記第１乃至第Ｎのスイッチを、スイッチング周波数が同じで、かつ互いに位相をずらしてオン／オフ制御することを特徴とする、請求項１０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１５】
前記制御回路は、前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータにおけるＭ個の第ｎ（１≦ｎ≦Ｎ）のスイッチを、スイッチング周波数が同じで、かつ互いに位相をずらしてオン／オフ制御することを特徴とする、請求項１４に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に、複数の共振回路をそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータを並列接続してその合成電圧を出力電圧として１つの負荷へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータおよびその制御方法に関する。
【背景技術】
【０００２】
直流（ＤＣ）入力電圧（以下、単に「入力電圧」とも呼ぶ。）をそのＤＣ入力電圧とは異なるＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）に変換する電源装置として、ＤＣ／ＤＣコンバータが知られている。
【０００３】
図１にＤＣ／ＤＣコンバータの一例としてＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータ１２を示す。図示のＰＷＭ型ＤＣ／ＤＣコンバータ１２は降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３にはキャパシタンス素子（出力コンデンサ）Ｃｏが並列に接続されている。
【０００４】
ＰＷＭ型ＤＣ／ＤＣコンバータ１２は、通電スイッチＳＷと、ダイオードＤと、出力インダクタＬｏとから構成されている。
【０００５】
通電スイッチＳＷの一端は、入力電源１１の陽極に接続され、通電スイッチＳＷの他端は、ダイオードＤのカソードと出力インダクタＬｏの一端とに接続されている。ダイオードＤのアノードは接地されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。尚、通電スイッチＳＷのオン／オフの制御は、図示しない制御回路から供給されるＰＷＭ信号によって行われる。
【０００６】
一方、高速化や大容量化や低リップル化などの効果を得るために、複数個のＤＣ／ＤＣコンバータを並列に接続する試みが良く行われる。換言すれば、１つの入力電圧を複数相のスイッチ回路を用いてスイッチングし、１つの負荷へ１つの出力電圧を供給するＤＣ／ＤＣコンバータがある。このように複数相のスイッチ回路を有するＤＣ／ＤＣコンバータは、マルチフェーズＤＣ／ＤＣコンバータと呼ばれる。すなわち、マルチフェーズＤＣ／ＤＣコンバータは、複数のスイッチ回路を互いに同一周期かつ異なる位相でオン／オフ動作させることにより、大電流出力時（重負荷時）のスイッチング周波数を実効的に高めている。このようなマルチフェーズＤＣ／ＤＣコンバータは、例えば、ＣＰＵ（中央処理装置）の電源装置として使用される。
【０００７】
図２に、図１に示したＰＷＭ型ＤＣ／ＤＣコンバータ１２を複数個並列接続した、ＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０を示す。図示のＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０は、入力電源１１からの入力電圧Ｖｉｎを受ける第１乃至第Ｎ（Ｎは２以上の整数）のＰＷＭ型ＤＣ／ＤＣコンバータ１２−１、１２−２、…、１２−Ｎを備える。第１乃至第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−１〜１２−Ｎは、入力電圧Ｖｉｎをスイッチングして、第１乃至第Ｎのスイッチングされた電流を出力する。第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、その両端から出力電圧Ｖｏｕｔを生成する。出力電圧Ｖｏｕｔは負荷１３へ供給される。
【０００８】
第１のＰＷＭ型ＤＣ／ＤＣコンバータ１２−１は、第１の通電スイッチＳＷ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２のＰＷＭ型ＤＣ／ＤＣコンバータ１２−２は、第２の通電スイッチＳＷ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−Ｎは、第Ｎの通電スイッチＳＷＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。
【０００９】
一般的に、第ｎ（１≦ｎ≦Ｎの整数）のＰＷＭ型ＤＣ／ＤＣコンバータ１２−ｎは、第ｎの通電スイッチＳＷｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、入力電源１１の陽極に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎのダイオードＤｎのカソードと第ｎの出力インダクタＬｏｎの一端とに接続されている。第ｎのダイオードＤｎのアノードは接地されている。第ｎの出力インダクタＬｏｎの他端は出力コンデンサＣｏを介して接地されている。
【００１０】
図示のＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０は、第１乃至第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−１〜１２−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらしてオン／オフ制御することにより、高速化や低リップル化に対応している。
【００１１】
しかしながら、図１に図示したＰＷＭ型ＤＣ／ＤＣコンバータ１２は、通電スイッチＳＷがオンからオフへ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題点がある。
【００１２】
このようなスイッチングロスを無くすことができるＤＣ／ＤＣコンバータとして、電流共振型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。
【００１３】
図３に電流共振型ＤＣ／ＤＣコンバータ１２Ａを示す。図示の電流共振型ＤＣ／ＤＣコンバータ１２Ａも降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００１４】
電流共振型ＤＣ／ＤＣコンバータ１２Ａは、共振用インダクタＬｒと共振用キャパシタＣｒとから成る共振回路が更に付加されている点を除いて、図１に図示したＰＷＭ型ＤＣ／ＤＣコンバータ１２と同様の構成を有する。従って、同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００１５】
共振用インダクタＬｒと共振用キャパシタＣｒとから成る共振回路は、通電スイッチＳＷとダイオードＤとの間に挿入されている。詳述すると、共振用インダクタＬｒの一端は、通電スイッチＳＷの他端に接続され、共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地される。共振用キャパシタＣｒはダイオードＤと並列に接続されている。すなわち、共振用キャパシタＣｒの一端は、ダイオードＤのカソードと出力インダクタＬｏの一端とに接続され、共振用キャパシタＣｒの他端は接地されている。
【００１６】
尚、ダイオードＤの代わりに短絡スイッチを用いても良い。また、入力コンデンサＣｉは削除されても良い。
【００１７】
次に、図４を参照して、電流共振型ＤＣ／ＤＣコンバータの動作について説明する。図示の電流共振型ＤＣ／ＤＣコンバータ１２Ｂは、ダイオードＤの代わりに短絡スイッチを使用している点を除いて、図３に示した電流共振型ＤＣ／ＤＣコンバータ１２Ａと同様の構成を有する。従って、図３の通電スイッチＳＷに相当するスイッチを第１のスイッチＳＷ１と呼び、ダイオードＤの代わりの短絡スイッチを第２のスイッチＳＷ２として図示している。また、入力コンデンサＣｉは省略されている。第１のスイッチ（通電スイッチ）ＳＷ１には第１のボディダイオードＢＤ１が並列に接続され、第２のスイッチ（短絡スイッチ）ＳＷ２には第２のボディダイオードＢＤ２が並列に接続されている。尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチと呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチと呼ばれる。図示の共振電流型ＤＣ／ＤＣコンバータ１２Ｂは全波形である。
【００１８】
図４において、（Ａ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの第１及び第２のスイッチＳＷ１、ＳＷ２のオン／オフの状態を示し、（Ｂ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの各部を流れる電流の波形を示し、（Ｃ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの共振用キャパシタＣｒの両端電圧の波形を示す。
【００１９】
図５は、半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃおよびその動作を示す波形図である。図示の半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃは、第１のスイッチ（通電スイッチ）ＳＷ１と共振用インダクタＬｒとの間にダイオードＤｉが挿入されている点を除いて、図４に示した全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂと同様の構成を有する。
【００２０】
図５において、（Ａ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃを示し、（Ｂ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃの各部を流れる電流の波形を示し、（Ｃ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃの共振用キャパシタＣｒの両端電圧ＶＣｒの波形を示す。
【００２１】
全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂと半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃとの間の動作上の相違点は、次の通りである。すなわち、全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂでは、電流ＩＳＷ１が零になった後、電流が逆方向に流れて共振し、再び零になった時点で第１のスイッチＳＷ１をオフするのに対して、半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃでは、ダイオードＤｉがあるので、電流ＩＳＷ１の逆流がなく、電流が最初に零になった時点で第１のスイッチＳＷ１をオフすることである。
【００２２】
尚、共振用インダクタＬｒにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタＬｒへは電流を流さない。入出力電圧比Ｖｉｎ／Ｖｏｕｔが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタＬｒに電流を流さない期間がますます増える（例えば、特許文献２参照）。
【００２３】
図６に、図３に示した電流共振型ＤＣ／ＤＣコンバータ１２Ａを複数個並列接続した、電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａを示す。このような電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、例えば、特許文献３に記載されている。また、類似の構成を有する電流共振型マルチフェーズＤＣ／ＤＣコンバータは、例えば、特許文献４に開示されている。
【００２４】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、入力電源１１からの入力電圧Ｖｉｎを受ける第１乃至第Ｎ（Ｎは２以上の整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１、１２Ａ−２、…、１２Ａ−Ｎを備える。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎは、入力電圧Ｖｉｎをスイッチングして、第１乃至第Ｎのスイッチングされた電流を出力する。第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、その両端から出力電圧Ｖｏｕｔを生成する。出力電圧Ｖｏｕｔは負荷１３へ供給される。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは降圧形であるので、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００２５】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１は、第１の通電スイッチＳＷ１と、第１の共振用インダクタＬｒ１と、第１の共振用キャパシタＣｒ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２−２は、第２の通電スイッチＳＷ２と、第２の共振用インダクタＬｒ１と、第２の共振用キャパシタＣｒ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２−Ｎは、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用インダクタＬｒＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。
【００２６】
一般的に、第ｎ（１≦ｎ≦Ｎの整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−ｎは、第ｎの通電スイッチＳＷｎと、第ｎの共振用インダクタＬｒｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、入力電源１１の陽極に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎの共振用インダクタＬｒｎの一端に接続されている。第ｎの共振用インダクタＬｒｎの他端は第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎには第ｎのダイオードＤｎが並列に接続されている。詳述すると、第ｎのダイオードＤｎのカソードは、第ｎの共振用インダクタＬｒｎと第ｎの共振用キャパシタＣｒｎとの接続点に接続されている。第ｎのダイオードＤｎのアノードは接地されている。第ｎのダイオードＤｎのカソードは第ｎの出力インダクタＬｏｎの一端に接続されている。第ｎの出力インダクタＬｏｎの他端は出力コンデンサＣｏを介して接地されている。
【００２７】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、図２に図示したＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０に比較して、スイッチングロスを削減することができる。
【００２８】
【特許文献１】特開平９−１０３０７０号公報
【特許文献２】米国特許第４７２０６６７号
【特許文献３】特開平７−２９５６６２号公報
【特許文献４】特開平４−１０５５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
しかしながら、図６に図示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、共振用インダクタを複数個（図６の例ではＮ個）用意する必要があり、共振用インダクタＬｒ１〜ＬｒＮが基板上に占める実装面積が非常に大きくなる。
【００３０】
そこで、本発明者は、共振用インダクタＬｒを複数の共振回路で共用することにより、基板上での実装面積を削減した電流共振型マルチフェーズＤＣ／ＤＣコンバータを提案している。
【００３１】
図７を参照して、本発明者が提案した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂについて説明する。
【００３２】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂは、第１乃至第Ｎ（Ｎは２以上の整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１、１２Ｄ−２、…、１２Ｄ−Ｎと、これら第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎで共用される１つの共振用インダクタＬｒとから構成されている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｂは降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００３３】
共振用インダクタＬｒの一端は、入力電源１１の陽極に接続され、共振用インダクタＬｒの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎの入力端子に接続されている。
【００３４】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１は、第１の通電スイッチＳＷ１と、第１の共振用キャパシタＣｒ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−２は、第２の通電スイッチＳＷ２と、第２の共振用キャパシタＣｒ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｎは、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎから生成された第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、ここで、出力電圧Ｖｏｕｔが生成される。この出力電圧Ｖｏｕｔは負荷１３へ供給される。
【００３５】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｎは、第ｎの通電スイッチＳＷｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、共振用インダクタＬｒの他端に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎと並列に第ｎのダイオードＤｎが接続されている。詳述すると、第ｎのダイオードＤｎのカソードは第ｎの通電スイッチＳＷｎの他端に接続され、第ｎのダイオードＤｎのアノードは接地されている。第ｎの出力インダクタＬｏｎの一端は、第ｎのダイオードＤｎのカソードに接続され、第ｎの出力インダクタＬｏｎの他端は、出力コンデンサＣｏを介して接地されている。
【００３６】
共振用インダクタＬｒと第ｎの共振用キャパシタＣｒｎとによって、第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｎにおける第ｎの共振回路が構成される。
【００３７】
第１乃至第Ｎの通電スイッチＳＷ１、ＳＷ２、…、ＳＷＮのオン／オフは、制御回路２０から供給される第１乃至第Ｎの制御信号φ１、φ２、…、φＮによって制御される。制御回路２０は出力電圧Ｖｏｕｔを受ける。また、制御回路２０は、共振用インダクタＬｒを流れる電流ＩＬｒを検出する電流検出器（図示せず）から電流検出信号を受ける。第１乃至第Ｎの制御信号φ１〜φＮは、同一のスイッチング周波数ｆＳＷを持つが、後述するように、互いに位相がずれている。制御回路２０は、第ｋ（１≦ｋ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｋの第ｋの共振回路（共振用インダクタＬｒと第ｋの共振用キャパシタＣｒｋ）における共振期間が終わった後の共振用インダクタＬｒに電流ＩＬｒを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷ（ｋ＋１）をオンして、共振用インダクタＬｒを第（ｋ＋１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【００３８】
図７に示されるように、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。
【００３９】
ところで、図３に図示したような電流共振型ＤＣ／ＤＣコンバータ１２Ａは、共振用インダクタＬｒのインダクタンス値と共振用キャパシタＣｒのキャパシタンス値とによって決定される共振周波数ｆｒによって、通電スイッチＳＷのオン時間がほぼ決定される。また、出力電圧Ｖｏｕｔは、スイッチング周波数ｆＳＷと共振周波数ｆｒとの比によってほぼ決定される。逆に言えば、出力電圧Ｖｏｕｔと共振周波数ｆｒとでスイッチング周波数ｆＳＷが決まってしまう。
【００４０】
一方、図７に図示したような、共振用インダクタＬｒを１つにまとめた電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂにおいても、同様に、第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮの各々のオン時間は共振周波数によってほぼ決まり、出力電圧Ｖｏｕｔはスイッチング周波数ｆＳＷと共振周波数の比でほぼ決まる。
【００４１】
図７に図示したような、共振用インダクタＬｒが１つしかない電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂの場合、第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮのオン期間が重なる部分があってはならない。しかしながら、相数Ｎを増やしていくと、上述の理由からオン期間が重なる部分ができてしまう。例えば、単純に計算すると、入力電圧Ｖｉｎをその１／２であるＶｉｎ／２に降圧して出力電圧Ｖｏｕｔを出力する場合、２相が限界である。また、入力電圧Ｖｉｎをその１／３であるＶｉｎ／３に降圧して出力電圧Ｖｏｕｔを出力するなら、３相が限界となる。
【００４２】
図８に、相数Ｎが２で、入力電圧Ｖｉｎの１／２に等しい出力電圧Ｖｏｕｔを出力する場合（Ｖｏｕｔ＝Ｖｉｎ／２）における、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂの動作を説明するための波形図を示す。図８において、（ａ）は第１の通電スイッチＳＷ１のオン／オフ状態を示し、（ｂ）は第２の通電スイッチＳＷ２のオン／オフ状態を示し、（ｃ）は第１の通電スイッチＳＷ１を流れる電流ＩＳＷ１を示し、（ｄ）は第２の通電スイッチＳＷ２を流れる電流ＩＳＷ２を示す。
【００４３】
図８に示されるように、入力電圧Ｖｉｎの１／２に等しい出力電圧Ｖｏｕｔを出力する場合には、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂは２相が限界であることが分かる。
【００４４】
図９に、相数Ｎが３で、入力電圧Ｖｉｎの１／２に等しい出力電圧Ｖｏｕｔを出力する場合（Ｖｏｕｔ＝Ｖｉｎ／２）における、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂの動作を説明するための波形図を示す。図９において、（ａ）は第１の通電スイッチＳＷ１のオン／オフ状態を示し、（ｂ）は第２の通電スイッチＳＷ２のオン／オフ状態を示し、（ｃ）は第３の通電スイッチＳＷ３のオン／オフ状態を示し、（ｄ）は第１の通電スイッチＳＷ１を流れる電流ＩＳＷ１を示し、（ｅ）は第２の通電スイッチＳＷ２を流れる電流ＩＳＷ２を示し、（ｆ）は第３の通電スイッチＳＷ３を流れる電流ＩＳＷ３を示す。
【００４５】
図９に示されるように、入力電圧Ｖｉｎの１／２に等しい出力電圧Ｖｏｕｔを出力する場合において、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂを３相とすると、第１乃至第３の通電スイッチＳＷ１〜ＳＷ３のオン期間が重なってしまうことが分かる。その結果、大容量化が困難になるという問題がある。
【００４６】
したがって、本発明の課題は、多相化に制限が無く、大容量化が可能な、電流共振型マルチフェーズＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００４７】
本発明の第１の態様によれば、Ｍ（Ｍは２以上の整数）個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）を有し、前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータを並列接続し、Ｍ個のコンバータ出力電圧を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を出力する電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｃ；１０Ｄ；１０Ｅ）であって、前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）の各々は、並列接続されたＮ（Ｎは２以上の整数）個の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１１〜１２Ｄ−１Ｎ；…；１２Ｄ−Ｍ１〜１２Ｄ−ＭＮ；１２Ｅ−１１〜１２Ｅ−１Ｎ；…；１２Ｅ−Ｍ１〜１２Ｅ−ＭＮ；１２Ｆ−１１〜１２Ｆ−１Ｎ；…；１２Ｆ−Ｍ１〜１２Ｆ−ＭＮ）を備え、前記Ｎ個の電流共振型ＤＣ／ＤＣコンバータはそれぞれＮ個の共振回路を含み、前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）の各々は、前記Ｎ個の共振回路の共振用インダクタ（Ｌｒ１；…；ＬｒＭ）を共用していることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータが得られる。
【００４８】
上記本発明の第１の態様による電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）から構成されて良いし、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｆ−１〜１０Ｆ−Ｍ）から構成されても良いし、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｇ−１〜１０Ｇ−Ｍ）から構成されても良い。
【００４９】
本発明の第２の態様によれば、共振用インダクタ（Ｌｒ１；…；ＬｒＭ）を共用したＮ（Ｎは２以上の整数）個の共振回路とＮ個のスイッチ（ＳＷ１１〜ＳＷ１Ｎ；…；ＳＷＭ１〜ＳＷＭＮ）とをそれぞれ含むＮ個の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１１〜１２Ｄ−１Ｎ；…；１２Ｄ−Ｍ１〜１２Ｄ−ＭＮ；１２Ｅ−１１〜１２Ｅ−１Ｎ；…；１２Ｅ−Ｍ１〜１２Ｅ−ＭＮ；１２Ｆ−１１〜１２Ｆ−１Ｎ；…；１２Ｆ−Ｍ１〜１２Ｆ−ＭＮ）を備えた電流共振型マルチフェーズＤＣ／ＤＣコンバータをＭ（Ｍは２以上の整数）組（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）備え、前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）を並列接続し、Ｍ個のコンバータ出力電圧を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｃ；１０Ｄ；１０Ｅ）の制御方法であって、前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）の各々において、前記Ｎ個のスイッチ（ＳＷ１１〜ＳＷ１Ｎ；…；ＳＷＭ１〜ＳＷＭＮ）をそれぞれオン／オフするＮ個の制御信号（φ１１〜φ１Ｎ；…；φＭ１〜φＭＮ）のスイッチング周波数（ｆＳＷ）を同じにし、かつ互いに位相をずらすことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法が得られる。
【００５０】
上記本発明の第２の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法において、前記Ｍ組の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）から構成されて良いし、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｆ−１〜１０Ｆ−Ｍ）から構成されても良いし、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｇ−１〜１０Ｇ−Ｍ）から構成されても良い。
【００５１】
本発明の第３の態様によれば、１つの入力電圧（Ｖｉｎ）から１つの出力電圧（Ｖｏｕｔ）を生成して、前記出力電圧を負荷（１３）へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、第１乃至第Ｍ（Ｍは２以上の整数）のコンバータ出力電圧を出力する第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）と、前記第１乃至第Ｍのコンバータ出力電圧を合成して、前記出力電圧を出力する出力コンデンサ（Ｃｏ）と、前記出力電圧に基づいて前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータの駆動を制御する制御回路（３０）と、を備えることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｃ；１０Ｄ；１０Ｅ）が得られる。
【００５２】
本発明の第３の態様による電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記第ｍ（１≦ｍ≦Ｍ）の電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−ｍ；１０Ｆ−ｍ：１０Ｇ−ｍ）は、第１乃至第Ｎ（Ｎは２以上の整数）の共振用キャパシタ（Ｃｒｍ１〜ＣｒｍＮ）と第１乃至第Ｎのスイッチ（ＳＷｍ１〜ＳＷｍＮ）とを含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−ｍ１〜１２−Ｄ−ｍＮ；１２Ｅ−ｍ１〜１２Ｅ−ｍＮ；１２Ｆ−ｍ１〜１２Ｆ−ｍＮ）と、前記第１乃至第Ｎの共振用キャパシタと協働してそれぞれ第１乃至第Ｎの共振回路を構成する１個の共振用インダクタ（Ｌｒｍ）と、前記第１乃至第Ｎのスイッチングされた電流を合成して、第ｍのコンバータ出力電圧を出力する合成手段（１４−ｍ）と、から構成されて良い。また、前記第１乃至第Ｎの電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ）から構成されて良いし、昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｆ−１〜１０Ｆ−Ｍ）から構成されても良いし、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｇ−１〜１０Ｇ−Ｍ）から構成されても良い。前記制御回路（３０）は、前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）の各々において、前記第１乃至第Ｎのスイッチ（ＳＷ１１〜ＳＷ１Ｎ；…；ＳＷＭ１〜ＳＷＭＮ）を、スイッチング周波数（ｆＳＷ）が同じで、かつ互いに位相をずらしてオン／オフ制御することが好ましい。
【００５３】
また、前記制御回路（３０）は、前記第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ−１〜１０Ｂ−Ｍ；１０Ｆ−１〜１０Ｆ−Ｍ；１０Ｇ−１〜１０Ｇ−Ｍ）におけるＭ個の第ｎ（１≦ｎ≦Ｎの整数）のスイッチ（ＳＷ１ｎ〜ＳＷＭｎ）を、スイッチング周波数（ｆＳＷ）が同じで、かつ互いに位相をずらしてオン／オフ制御することが好ましい。
【００５４】
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【発明の効果】
【００５５】
本発明では、並列接続されたＭ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、並列接続されたＮ個の電流共振型ＤＣ／ＤＣコンバータを備え、Ｎ個の電流共振型ＤＣ／ＤＣコンバータはそれぞれＮ個の共振回路を含み、Ｍ個の電流共振型マルチフェーズＤＣ／ＤＣコンバータの各々は、Ｎ個の共振回路の共振用インダクタを共用しているので、多相化に制限が無く、大容量化が可能となる。
【発明を実施するための最良の形態】
【００５６】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００５７】
図１０を参照して、本発明の第１の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０ＢをＭ（Ｍは２以上の整数）組用いて構成されている。
【００５８】
詳述すると、電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは、１つの入力電圧Ｖｉｎから１つの出力電圧Ｖｏｕｔを生成して、出力電圧Ｖｏｕｔを負荷１３へ供給する回路である。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは降圧形である。従って、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００５９】
降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは、互いに独立して制御され、それぞれ、第１乃至第Ｍのコンバータ出力電圧を出力する第１乃至第Ｍの降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−１〜１０Ｂ−Ｍと、第１乃至第Ｍのコンバータ出力電圧を合成して、出力電圧Ｖｏｕｔを出力する出力コンデンサＣｏと、出力電圧Ｖｏｕｔに基づいて後述するように第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−１〜１０Ｂ−Ｍの駆動を制御する制御回路３０とから構成されている。ここでは、第１乃至第Ｍの電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−１〜１０Ｂ−Ｍを、それぞれ、第１組乃至第Ｍ組とも略称する。
【００６０】
第１の降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−１は、第１乃至第Ｎ（Ｎは２以上の整数）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１１、…、１２Ｄ−１Ｎと、これら第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１１〜１２Ｄ−１Ｎで共用される１つの共振用インダクタＬｒ１とから構成されている。
【００６１】
第１組の共振用インダクタＬｒ１の一端は、入力電源１１の陽極に接続され、第１組の共振用インダクタＬｒ１の他端は、第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１１〜１２Ｄ−１Ｎの入力端子に接続されている。
【００６２】
第１組において、第１の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１１は、第１の通電スイッチＳＷ１１と、第１の共振用キャパシタＣｒ１１と、第１のダイオードＤ１１と、第１の出力インダクタＬｏ１１とから構成されている。同様に、第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１Ｎは、第Ｎの通電スイッチＳＷ１Ｎと、第Ｎの共振用キャパシタＣｒ１Ｎと、第ＮのダイオードＤ１Ｎと、第Ｎの出力インダクタＬｏ１Ｎとから構成されている。第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１１〜１２Ｄ−１Ｎから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−１で合成されて、ここで、第１のコンバータ出力電圧が得られる。この第１のコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−１は、第１乃至第Ｎのスイッチングされた電流を合成して、第１のコンバータ出力電圧を出力する合成手段として働く。
【００６３】
一般的に、第１組における第ｎ（１≦ｎ≦Ｎ）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１ｎは、第ｎの通電スイッチＳＷ１ｎと、第ｎの共振用キャパシタＣｒ１ｎと、第ｎのダイオードＤ１ｎと、第ｎの出力インダクタＬｏ１ｎとから構成されている。第ｎの通電スイッチＳＷ１ｎの一端は、共振用インダクタＬｒ１の他端に接続され、第ｎの通電スイッチＳＷ１ｎの他端は、第ｎの共振用キャパシタＣｒ１ｎを介して接地されている。第ｎの共振用キャパシタＣｒ１ｎと並列に第ｎのダイオードＤ１ｎが接続されている。詳述すると、第ｎのダイオードＤ１ｎのカソードは第ｎの通電スイッチＳＷ１ｎの他端に接続され、第ｎのダイオードＤ１ｎのアノードは接地されている。第ｎの出力インダクタＬｏ１ｎの一端は、第ｎのダイオードＤ１ｎのカソードに接続され、第ｎの出力インダクタＬｏ１ｎの他端は、信号線１４−１を介して出力コンデンサＣｏの一端に接続されている。
【００６４】
第１組において、共振用インダクタＬｒ１と第ｎの共振用キャパシタＣｒ１ｎとによって、第１組の第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１ｎにおける第ｎの共振回路が構成される。
【００６５】
一方、第Ｍの降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−Ｍは、第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍ１、…、１２Ｄ−ＭＮと、これら第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍ１〜１２Ｄ−ＭＮで共用される１つの共振用インダクタＬｒＭとから構成されている。
【００６６】
第Ｍ組の共振用インダクタＬｒＭの一端は、入力電源１１の陽極に接続され、第Ｍ組の共振用インダクタＬｒＭの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍ１〜１２Ｄ−ＭＮの入力端子に接続されている。
【００６７】
第Ｍ組において、第１の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍ１は、第１の通電スイッチＳＷＭ１と、第１の共振用キャパシタＣｒＭ１と、第１のダイオードＤＭ１と、第１の出力インダクタＬｏＭ１とから構成されている。同様に、第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ＭＮは、第Ｎの通電スイッチＳＷＭＮと、第Ｎの共振用キャパシタＣｒＭＮと、第ＮのダイオードＤＭＮと、第Ｎの出力インダクタＬｏＭＮとから構成されている。第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍ１〜１２Ｄ−ＭＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−Ｍで合成されて、ここで、第Ｍのコンバータ出力電圧が得られる。この第Ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−Ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第Ｍのコンバータ出力電圧を出力する合成手段として働く。
【００６８】
一般的に、第Ｍ組における第ｎ（１≦ｎ≦Ｎ）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍｎは、第ｎの通電スイッチＳＷＭｎと、第ｎの共振用キャパシタＣｒＭｎと、第ｎのダイオードＤＭｎと、第ｎの出力インダクタＬｏＭｎとから構成されている。第ｎの通電スイッチＳＷＭｎの一端は、共振用インダクタＬｒＭの他端に接続され、第ｎの通電スイッチＳＷＭｎの他端は、第ｎの共振用キャパシタＣｒＭｎを介して接地されている。第ｎの共振用キャパシタＣｒＭｎと並列に第ｎのダイオードＤＭｎが接続されている。詳述すると、第ｎのダイオードＤＭｎのカソードは第ｎの通電スイッチＳＷＭｎの他端に接続され、第ｎのダイオードＤＭｎのアノードは接地されている。第ｎの出力インダクタＬｏＭｎの一端は、第ｎのダイオードＤＭｎのカソードに接続され、第ｎの出力インダクタＬｏＭｎの他端は、信号線１４−Ｍを介して出力コンデンサＣｏの一端に接続されている。
【００６９】
第Ｍ組において、共振用インダクタＬｒＭと第ｎの共振用キャパシタＣｒＭｎとによって、第Ｍ組の第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｍｎにおける第ｎの共振回路が構成される。
【００７０】
一般的に、第ｍ（１≦ｍ≦Ｍ）の降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ−ｍは、第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ１、…、１２Ｄ−ｍＮと、これら第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ１〜１２Ｄ−ｍＮで共用される１つの共振用インダクタＬｒｍとから構成されている。
【００７１】
第ｍ組の共振用インダクタＬｒｍの一端は、入力電源１１の陽極に接続され、第ｍ組の共振用インダクタＬｒｍの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ１〜１２Ｄ−ｍＮの入力端子に接続されている。
【００７２】
第ｍ組において、第１の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ１は、第１の通電スイッチＳＷｍ１と、第１の共振用キャパシタＣｒｍ１と、第１のダイオードＤｍ１と、第１の出力インダクタＬｏｍ１とから構成されている。同様に、第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍＮは、第Ｎの通電スイッチＳＷｍＮと、第Ｎの共振用キャパシタＣｒｍＮと、第ＮのダイオードＤｍＮと、第Ｎの出力インダクタＬｏｍＮとから構成されている。第１乃至第Ｎの降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ１〜１２Ｄ−ｍＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−ｍで合成されて、ここで、第ｍのコンバータ出力電圧が得られる。この第ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第ｍのコンバータ出力電圧を出力する合成手段として働く。
【００７３】
一般的に、第ｍ組における第ｎ（１≦ｎ≦Ｎ）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍｎは、第ｎの通電スイッチＳＷｍｎと、第ｎの共振用キャパシタＣｒｍｎと、第ｎのダイオードＤｍｎと、第ｎの出力インダクタＬｏｍｎとから構成されている。第ｎの通電スイッチＳＷｍｎの一端は、共振用インダクタＬｒｍの他端に接続され、第ｎの通電スイッチＳＷｍｎの他端は、第ｎの共振用キャパシタＣｒｍｎを介して接地されている。第ｎの共振用キャパシタＣｒｍｎと並列に第ｎのダイオードＤｍｎが接続されている。詳述すると、第ｎのダイオードＤｍｎのカソードは第ｎの通電スイッチＳＷｍｎの他端に接続され、第ｎのダイオードＤｍｎのアノードは接地されている。第ｎの出力インダクタＬｏｍｎの一端は、第ｎのダイオードＤｍｎのカソードに接続され、第ｎの出力インダクタＬｏｍｎの他端は、信号線１４−ｍを介して出力コンデンサＣｏの一端に接続されている。
【００７４】
第ｍ組において、共振用インダクタＬｒｍと第ｎの共振用キャパシタＣｒｍｎとによって、第ｍ組の第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍｎにおける第ｎの共振回路が構成される。
【００７５】
第１組の第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷ１Ｎ乃至第Ｍ組の第１乃至第Ｎの通電スイッチＳＷＭ１〜ＳＷＭＮのオン／オフは、制御回路３０から供給される第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮによって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、第１組乃至第Ｍ組の共振用インダクタＬｒ１〜ＬｒＭを流れる電流ＩＬｒ１〜ＩＬｒＭを検出する電流検出器（図示せず）から第１乃至第Ｍの電流検出信号を受ける。第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮは、同一のスイッチング周波数ｆＳＷを持つが、後述するように、互いに位相がずれている。
【００７６】
第１乃至第Ｍ組の各々において、第１乃至第Ｎの通電スイッチＷｍ１〜ＳＷｍＮは互いに位相が３６０°／Ｎずつずれているのが望ましい。
【００７７】
また、第１乃至第Ｍ組おけるＭ個の第ｎの通電スイッチＳＷ１ｎ〜ＳＷＭｎは互いに位相が３６０°／（Ｎ・Ｍ）ずつずれているのが望ましい。
【００７８】
制御回路３０は、第ｍ組において、第ｋ（１≦ｋ≦Ｎ）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍｋの第ｋの共振回路（共振用インダクタＬｒｍと第ｋの共振用キャパシタＣｒｍｋ）における共振期間が終わった後の共振用インダクタＬｒｍに電流ＩＬｒｍを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の降圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷｍ（ｋ＋１）をオンして、共振用インダクタＬｒｍを第（ｋ＋１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｍ（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【００７９】
図１１を参照して、図１０に図示した降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃの動作について説明する。図示の例は、Ｖｏｕｔ＝Ｖｉｎ／２、Ｎ＝２、Ｍ＝２の場合を示している。図１１において、（ａ）は第１組の第１の通電スイッチＳＷ１１のオン／オフ状態を示し、（ｂ）は第１組の第２の通電スイッチＳＷ１２のオン／オフ状態を示し、（ｃ）は第２組の第１の通電スイッチＳＷ２１のオン／オフ状態を示し、（ｄ）は第２組の第２の通電スイッチＳＷ２２のオン／オフ状態を示し、（ｅ）は第１組の第１の通電スイッチＳＷ１１を流れる電流ＩＳＷ１１を示し、（ｆ）は第１組の第２の通電スイッチＳＷ１２を流れる電流ＩＳＷ１２を示し、（ｇ）は第２組の第１の通電スイッチＳＷ２１を流れる電流ＩＳＷ２１を示し、（ｈ）は第２組の第２の通電スイッチＳＷ２２を流れる電流ＩＳＷ２２を示す。
【００８０】
制御回路３０は、第１組において、第１の通電スイッチＳＷ１１と第２の通電スイッチＳＷ１２とを、互いに位相を１８０°ずらすように制御する。同様に、制御回路３０は、第２組において、第１の通電スイッチＳＷ２１と第２の通電スイッチＳＷ２２とを、互いに位相を１８０°ずらすように制御する。また、制御回路３０は、第１組の第１の通電スイッチＳＷ１１と第２組の第１の通電スイッチＳＷ２１とを、互いに位相を９０°ずらして制御し、第１組の第２の通電スイッチＳＷ１２と第２組の第２の通電スイッチＳＷ２２とを、互いに位相を９０°ずらして制御している。すなわち、図１１に示されるように、例えば、第１組の第１の通電スイッチＳＷ１１と第２組の第１の通電スイッチＳＷ２１とは、互いにオン期間が重なっていることが分かる。
【００８１】
上述したように、本実施の形態に係る降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃでは、多相化に制限が無いので、大容量化が可能である。また、通電スイッチＳＷ１１〜ＳＷ１Ｎ、…、ＳＷＭ１〜ＳＷＭＮを、位相をずらしてスイッチングするので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００８２】
尚、通電スイッチＳＷ１１〜ＳＷ１Ｎ、…、ＳＷＭ１〜ＳＷＭＮとしては、ＭＯＳＦＥＴや、バイポーラトランジスタ或いは接合形ＦＥＴなどを使用することができる。
【００８３】
図１０に示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは降圧形の例を示しているが、本発明は降圧形にのみ限定されず、後述するように、昇圧形や極性反転形にも適用可能である。
【００８４】
図１２を参照して、本発明の第２の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄは、昇圧形であって、後述する昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータをＭ（Ｍは２以上の整数）組用いて構成されている。
【００８５】
詳述すると、昇圧型電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄは、１つの入力電圧Ｖｉｎから１つの出力電圧Ｖｏｕｔを生成して、出力電圧Ｖｏｕｔを負荷１３へ供給する回路である。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄは昇圧形であるので、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより高い。
【００８６】
昇圧型電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄは、互いに独立して制御され、それぞれ、第１乃至第Ｍのコンバータ出力電圧を出力する第１乃至第Ｍの昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−１〜１０Ｆ−Ｍと、第１乃至第Ｍのコンバータ出力電圧を合成して、出力電圧Ｖｏｕｔを出力する出力コンデンサＣｏと、出力電圧Ｖｏｕｔに基づいて後述するように第１乃至第Ｍの昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−１〜１０Ｆ−Ｎの駆動を制御する制御回路３０とから構成されている。ここでは、第１乃至第Ｍの昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−１〜１０Ｆ−Ｍを、それぞれ、第１組乃至第Ｍ組とも略称する。
【００８７】
第１の昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−１は、第１乃至第Ｎ（Ｎは２以上の整数）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１１、…、１２Ｅ−１Ｎと、これら第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１１〜１２Ｅ−１Ｎで共用される１つの共振用インダクタＬｒ１とから構成されている。
【００８８】
第１組において、第１の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１１は、第１の入力インダクタＬｉ１１と、第１の通電スイッチＳＷ１１と、第１の共振用キャパシタＣｒ１１と、第１のダイオードＤ１１とから構成されている。同様に、第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１Ｎは、第Ｎの入力インダクタＬｉ１Ｎと、第Ｎの通電スイッチＳＷ１Ｎと、第Ｎの共振用キャパシタＣｒ１Ｎと、第ＮのダイオードＤ１Ｎとから構成されている。第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１１〜１２Ｅ−１Ｎから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−１で合成されて、ここで、第１のコンバータ出力電圧が得られる。この第１のコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−１は、第１乃至第Ｎのスイッチングされた電流を合成して、第１のコンバータ出力電圧を出力する合成手段として働く。
【００８９】
一般的に、第１組における第ｎ（１≦ｎ≦Ｎ）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１ｎは、第ｎの入力インダクタＬｉ１ｎと、第ｎの通電スイッチＳＷ１ｎと、第ｎの共振用キャパシタＣｒ１ｎと、第ｎのダイオードＤ１ｎとから構成されている。第ｎの入力インダクタＬｉ１ｎの一端は、入力電源１１の陽極に接続され、第ｎの入力インダクタＬｉ１ｎの他端は、第ｎの共振用キャパシタＣｒ１ｎを介して接地されている。また、第ｎの入力インダクタＬｉ１ｎの他端は、第ｎの通電スイッチＳＷ１ｎの一端に接続されている。第ｎの通電スイッチＳＷ１ｎの他端は、共振用インダクタＬｒ１を介して接地されている。更に、第ｎの入力インダクタＬｉ１ｎの他端は、第ｎのダイオードＤ１ｎのアノードに接続されている。第ｎのダイオードＤ１ｎのカソードは、信号線１４−１を介して出力コンデンサＣｏの一端に接続されている。
【００９０】
第１組において、共振用インダクタＬｒ１と第ｎの共振用キャパシタＣｒ１ｎとによって、第１組の第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１ｎにおける第ｎの共振回路が構成される。
【００９１】
一方、第Ｍの昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−Ｍは、第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍ１、…、１２Ｅ−ＭＮと、これら第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍ１〜１２Ｅ−ＭＮで共用される１つの共振用インダクタＬｒＭとから構成されている。
【００９２】
第Ｍ組において、第１の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍ１は、第１の入力インダクタＬｉＭ１と、第１の通電スイッチＳＷＭ１と、第１の共振用キャパシタＣｒＭ１と、第１のダイオードＤＭ１とから構成されている。同様に、第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ＭＮは、第Ｎの入力インダクタＬｉＭＮと、第Ｎの通電スイッチＳＷＭＮと、第Ｎの共振用キャパシタＣｒＭＮと、第ＮのダイオードＤＭＮとから構成されている。第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍ１〜１２Ｅ−ＭＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−Ｍで合成されて、ここで、第Ｍのコンバータ出力電圧が得られる。この第Ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−Ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第Ｍのコンバータ出力電圧を出力する合成手段として働く。
【００９３】
一般的に、第Ｍ組における第ｎ（１≦ｎ≦Ｎ）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍｎは、第ｎの入力インダクタＬｉＭｎと、第ｎの通電スイッチＳＷＭｎと、第ｎの共振用キャパシタＣｒＭｎと、第ｎのダイオードＤＭｎとから構成されている。第ｎの入力インダクタＬｉＭｎの一端は、入力電源１１の陽極に接続され、第ｎの入力インダクタＬｉＭｎの他端は、第ｎの共振用キャパシタＣｒＭｎを介して接地されている。また、第ｎの入力インダクタＬｉＭｎの他端は、第ｎの通電スイッチＳＷＭｎの一端に接続されている。第ｎの通電スイッチＳＷＭｎの他端は、共振用インダクタＬｒＭを介して接地されている。更に、第ｎの入力インダクタＬｉＭｎの他端は、第ｎのダイオードＤＭｎのアノードに接続されている。第ｎのダイオードＤＭｎのカソードは、信号線１４−Ｍを介して出力コンデンサＣｏの一端に接続されている。
【００９４】
第Ｍ組において、共振用インダクタＬｒＭと第ｎの共振用キャパシタＣｒＭｎとによって、第Ｍ組の第ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｍｎにおける第ｎの共振回路が構成される。
【００９５】
一般的に、第ｍ（１≦ｍ≦Ｍ）の昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆ−ｍは、第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ１、…、１２Ｅ−ｍＮと、これら第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ１〜１２Ｅ−ｍＮで共用される１つの共振用インダクタＬｒｍとから構成されている。
【００９６】
第ｍ組において、第１の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ１は、第１の入力インダクタＬｉｍ１と、第１の通電スイッチＳＷｍ１と、第１の共振用キャパシタＣｒｍ１と、第１のダイオードＤｍ１とから構成されている。同様に、第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍＮは、第Ｎの入力インダクタＬｉｍＮと、第Ｎの通電スイッチＳＷｍＮと、第Ｎの共振用キャパシタＣｒｍＮと、第ＮのダイオードＤｍＮとから構成されている。第１乃至第Ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ１〜１２Ｅ−ｍＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−ｍで合成されて、ここで、第ｍのコンバータ出力電圧が得られる。この第ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第ｍのコンバータ出力電圧を出力する合成手段として働く。
【００９７】
一般的に、第ｍ組における第ｎ（１≦ｎ≦Ｎ）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍｎは、第ｎの入力インダクタＬｉｍｎと、第ｎの通電スイッチＳＷｍｎと、第ｎの共振用キャパシタＣｒｍｎと、第ｎのダイオードＤｍｎとから構成されている。第ｎの入力インダクタＬｉｍｎの一端は、入力電源１１の陽極に接続され、第ｎの入力インダックＬｉｍｎの他端は、第ｎの共振用キャパシタＣｒｍｎを介して接地されている。また、第ｎの入力インダクタＬｉｍｎの他端は、第ｎの通電スイッチＳＷｍｎの一端に接続されている。第ｎの通電スイッチＳＷｍｎの他端は、共振用インダクタＬｒｍを介して接地されている。更に、第ｎの入力インダクタＬｉｍｎの他端は、第ｎのダイオードＤｍｎのアノードに接続されている。第ｎのダイオードＤｍｎのカソードは、信号線１４−ｍを介して出力コンデンサＣｏの一端に接続されている。
【００９８】
第ｍ組において、共振用インダクタＬｒｍと第ｎの共振用キャパシタＣｒｍｎとによって、第ｍ組の第ｎの昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍｎにおける第ｎの共振回路が構成される。
【００９９】
第１組の第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷ１Ｎ乃至第Ｍ組の第１乃至第Ｎの通電スイッチＳＷＭ１〜ＳＷＭＮのオン／オフは、制御回路３０から供給される第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮによって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、第１組乃至第Ｍ組の共振用インダクタＬｒ１〜ＬｒＭを流れる電流ＩＬｒ１〜ＩＬｒＭを検出する電流検出器（図示せず）から第１乃至第Ｍの電流検出信号を受ける。第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮは、同一のスイッチング周波数ｆＳＷを持つが、後述するように、互いに位相がずれている。
【０１００】
第１乃至第Ｍ組の各々において、第１乃至第Ｎの通電スイッチＷｍ１〜ＳＷｍＮは互いに位相が３６０°／Ｎずつずれているのが望ましい。
【０１０１】
また、第１乃至第Ｍ組おけるＭ個の第ｎの通電スイッチＳＷ１ｎ〜ＳＷＭｎは互いに位相が３６０°／（Ｎ・Ｍ）ずつずれているのが望ましい。
【０１０２】
制御回路３０は、第ｍ組において、第ｋ（１≦ｋ≦Ｎ）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍｋの第ｋの共振回路（共振用インダクタＬｒｍと第ｋの共振用キャパシタＣｒｍｋ）における共振期間が終わった後の共振用インダクタＬｒｍに電流ＩＬｒｍを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷｍ（ｋ＋１）をオンして、共振用インダクタＬｒｍを第（ｋ＋１）の昇圧形電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｍ（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【０１０３】
図１３を参照して、本発明の第３の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅは、極性反転形であって、後述する極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータをＭ（Ｍは２以上の整数）組用いて構成されている。
【０１０４】
詳述すると、極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅは、１つの入力電圧Ｖｉｎから１つの出力電圧Ｖｏｕｔを生成して、出力電圧Ｖｏｕｔを負荷１３へ供給する回路である。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅは極性反転形であるので、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎの極性を反転した負電圧である。
【０１０５】
極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅは、互いに独立して制御され、それぞれ、第１乃至第Ｍのコンバータ出力電圧を出力する第１乃至第Ｍの極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−１〜１０Ｇ−Ｍと、第１乃至第Ｍのコンバータ出力電圧を合成して、出力電圧Ｖｏｕｔを出力する出力コンデンサＣｏと、出力電圧Ｖｏｕｔに基づいて後述するように第１乃至第Ｍの極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−１〜１０Ｇ−Ｎの駆動を制御する制御回路３０とから構成されている。ここでは、第１乃至第Ｍの極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−１〜１０Ｇ−Ｍを、それぞれ、第１組乃至第Ｍ組とも略称する。
【０１０６】
第１の極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−１は、第１乃至第Ｎ（Ｎは２以上の整数）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１１、…、１２Ｆ−１Ｎと、これら第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１１〜１２Ｆ−１Ｎで共用される１つの共振用インダクタＬｒ１とから構成されている。
【０１０７】
第１組の共振用インダクタＬｒ１の一端は、入力電源１１の陽極に接続され、第１組の共振用インダクタＬｒ１の他端は、第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１１〜１２Ｆ−１Ｎの入力端子に接続されている。
【０１０８】
第１組において、第１の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１１は、第１の通電スイッチＳＷ１１と、第１の共振用キャパシタＣｒ１１と、第１のインダクタＬ１１と、第１のダイオードＤ１１とから構成されている。同様に、第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１Ｎは、第Ｎの通電スイッチＳＷ１Ｎと、第Ｎの共振用キャパシタＣｒ１Ｎと、第ＮのインダクタＬ１Ｎと、第ＮのダイオードＤ１Ｎとから構成されている。第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１１〜１２Ｆ−１Ｎから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−１で合成されて、ここで、第１のコンバータ出力電圧が得られる。この第１のコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−１は、第１乃至第Ｎのスイッチングされた電流を合成して、第１のコンバータ出力電圧を出力する合成手段として働く。
【０１０９】
一般的に、第１組における第ｎ（１≦ｎ≦Ｎ）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１ｎは、第ｎの通電スイッチＳＷ１ｎと、第ｎの共振用キャパシタＣｒ１ｎと、第ｎのインダクタＬ１ｎと、第ｎのダイオードＤ１ｎとから構成されている。第ｎの通電スイッチＳＷ１ｎの一端は、共振用インダクタＬｒ１の他端に接続され、第ｎの通電スイッチＳＷ１ｎの他端は、第ｎの共振用キャパシタＣｒ１ｎを介して接地されている。第ｎの共振用キャパシタＣｒ１ｎと並列に第ｎのインダクタＬ１ｎが接続されている。また、第ｎの通電スイッチＳＷ１ｎの他端は、第ｎのダイオードＤ１ｎのカソードに接続されている。第ｎのダイオードＤ１ｎのアノードは、信号線１４−１を介して出力コンデンサＣｏの一端に接続されている。
【０１１０】
第１組において、共振用インダクタＬｒ１と第ｎの共振用キャパシタＣｒ１ｎとによって、第１組の第ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１ｎにおける第ｎの共振回路が構成される。
【０１１１】
一方、第Ｍの極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−Ｍは、第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍ１、…、１２Ｆ−ＭＮと、これら第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍ１〜１２Ｆ−ＭＮで共用される１つの共振用インダクタＬｒＭとから構成されている。
【０１１２】
第Ｍ組の共振用インダクタＬｒＭの一端は、入力電源１１の陽極に接続され、第Ｍ組の共振用インダクタＬｒＭの他端は、第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍ１〜１２Ｆ−ＭＮの入力端子に接続されている。
【０１１３】
第Ｍ組において、第１の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍ１は、第１の通電スイッチＳＷＭ１と、第１の共振用キャパシタＣｒＭ１と、第１のインダクタＬＭ１と、第１のダイオードＤＭ１とから構成されている。同様に、第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ＭＮは、第Ｎの通電スイッチＳＷＭＮと、第Ｎの共振用キャパシタＣｒＭＮと、第ＮのインダクタＬＭＮと、第ＮのダイオードＤＭＮとから構成されている。第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍ１〜１２Ｆ−ＭＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−Ｍで合成されて、ここで、第Ｍのコンバータ出力電圧が得られる。この第Ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−Ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第Ｍのコンバータ出力電圧を出力する合成手段として働く。
【０１１４】
一般的に、第Ｍ組における第ｎ（１≦ｎ≦Ｎ）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍｎは、第ｎの通電スイッチＳＷＭｎと、第ｎの共振用キャパシタＣｒＭｎと、第ｎのインダクタＬＭｎと、第ｎのダイオードＤＭｎとから構成されている。第ｎの通電スイッチＳＷＭｎの一端は、共振用インダクタＬｒＭの他端に接続され、第ｎの通電スイッチＳＷＭｎの他端は、第ｎの共振用キャパシタＣｒＭｎを介して接地されている。第ｎの共振用キャパシタＣｒＭｎと並列に第ｎのインダクタＬＭｎが接続されている。また、第ｎの通電スイッチＳＷＭｎの他端は第ｎのダイオードＤＭｎのカソードに接続されている。第ｎのダイオードＤＭｎのアノードは、信号線１４−Ｍを介して出力コンデンサＣｏの一端に接続されている。
【０１１５】
第Ｍ組において、共振用インダクタＬｒＭと第ｎの共振用キャパシタＣｒＭｎとによって、第Ｍ組の第ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｍｎにおける第ｎの共振回路が構成される。
【０１１６】
一般的に、第ｍ（１≦ｍ≦Ｍ）の極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇ−ｍは、第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ１、…、１２Ｆ−ｍＮと、これら第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ１〜１２Ｆ−ｍＮで共用される１つの共振用インダクタＬｒｍとから構成されている。
【０１１７】
第ｍ組の共振用インダクタＬｒｍの一端は、入力電源１１の陽極に接続され、第ｍ組の共振用インダクタＬｒｍの他端は、第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ１〜１２Ｆ−ｍＮの入力端子に接続されている。
【０１１８】
第ｍ組において、第１の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ１は、第１の通電スイッチＳＷｍ１と、第１の共振用キャパシタＣｒｍ１と、第１のインダクタＬｍ１と、第１のダイオードＤｍ１とから構成されている。同様に、第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍＮは、第Ｎの通電スイッチＳＷｍＮと、第Ｎの共振用キャパシタＣｒｍＮと、第ＮのインダクタＬｍＮと、第ＮのダイオードＤｍＮとから構成されている。第１乃至第Ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ１〜１２Ｆ−ｍＮから生成された第１乃至第Ｎのスイッチングされた電流は、信号線１４−ｍで合成されて、ここで、第ｍのコンバータ出力電圧が得られる。この第ｍのコンバータ出力電圧は出力コンデンサＣｏへ供給される。すなわち、信号線１４−ｍは、第１乃至第Ｎのスイッチングされた電流を合成して、第ｍのコンバータ出力電圧を出力する合成手段として働く。
【０１１９】
一般的に、第ｍ組における第ｎ（１≦ｎ≦Ｎ）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍｎは、第ｎの通電スイッチＳＷｍｎと、第ｎの共振用キャパシタＣｒｍｎと、第ｎのインダクタＬｍｎと、第ｎのダイオードＤｍｎとから構成されている。第ｎの通電スイッチＳＷｍｎの一端は、共振用インダクタＬｒｍの他端に接続され、第ｎの通電スイッチＳＷｍｎの他端は、第ｎの共振用キャパシタＣｒｍｎを介して接地されている。第ｎの共振用キャパシタＣｒｍｎと並列に第ｎのインダクタＬｍｎが接続されている。また、第ｎの通電スイッチＳＷｍｎの他端は、第ｎのダイオードＤｍｎのカソードに接続されている。第ｎのダイオードＤｍｎのアノードは、信号線１４−ｍを介して出力コンデンサＣｏの一端に接続されている。
【０１２０】
第ｍ組において、共振用インダクタＬｒｍと第ｎの共振用キャパシタＣｒｍｎとによって、第ｍ組の第ｎの極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍｎにおける第ｎの共振回路が構成される。
【０１２１】
第１組の第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷ１Ｎ乃至第Ｍ組の第１乃至第Ｎの通電スイッチＳＷＭ１〜ＳＷＭＮのオン／オフは、制御回路３０から供給される第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮによって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、第１組乃至第Ｍ組の共振用インダクタＬｒ１〜ＬｒＭを流れる電流ＩＬｒ１〜ＩＬｒＭを検出する電流検出器（図示せず）から第１乃至第Ｍの電流検出信号を受ける。第１組の第１乃至第Ｎの制御信号φ１１〜φ１Ｎ乃至第Ｍ組の第１乃至第Ｎの制御信号φＭ１〜φＭＮは、同一のスイッチング周波数ｆＳＷを持つが、後述するように、互いに位相がずれている。
【０１２２】
第１乃至第Ｍ組の各々において、第１乃至第Ｎの通電スイッチＳＷｍ１〜ＳＷｍＮは互いに位相が３６０°／Ｎずつずれているのが望ましい。
【０１２３】
また、第１乃至第Ｍ組おけるＭ個の第ｎの通電スイッチＳＷ１ｎ〜ＳＷＭｎは互いに位相が３６０°／（Ｎ・Ｍ）ずつずれているのが望ましい。
【０１２４】
制御回路３０は、第ｍ組において、第ｋ（１≦ｋ≦Ｎ）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍｋの第ｋの共振回路（共振用インダクタＬｒｍと第ｋの共振用キャパシタＣｒｍｋ）における共振期間が終わった後の共振用インダクタＬｒｍに電流ＩＬｒｍを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷｍ（ｋ＋１）をオンして、共振用インダクタＬｒｍを第（ｋ＋１）の極性反転形電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｍ（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【０１２５】
以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【図面の簡単な説明】
【０１２６】
【図１】ＰＷＭ型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図２】ＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図３】降圧形電流共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図４】全波形電流共振型ＤＣ／ＤＣコンバータの動作を説明するための図で、（Ａ）は全波形電流共振型ＤＣ／ＤＣコンバータの第１及び第２のスイッチのオン／オフの状態を示し、（Ｂ）は全波形電流共振型ＤＣ／ＤＣコンバータの各部を流れる電流の波形を示し、（Ｃ）は全波形電流共振型ＤＣ／ＤＣコンバータの共振用キャパシタの両端電圧の波形を示す。
【図５】半波形電流共振型ＤＣ／ＤＣコンバータの動作を説明するための図で、（Ａ）は半波形電流共振型ＤＣ／ＤＣコンバータの第１及び第２のスイッチのオン／オフの状態を示し、（Ｂ）は半波形電流共振型ＤＣ／ＤＣコンバータの各部を流れる電流の波形を示し、（Ｃ）は半波形電流共振型ＤＣ／ＤＣコンバータの共振用キャパシタの両端電圧の波形を示す。
【図６】従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図７】本発明者が提案した電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図８】Ｎ＝２で、Ｖｏｕｔ＝Ｖｉｎ／２の場合における、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータの動作を説明するための波形図である。
【図９】Ｎ＝３で、Ｖｏｕｔ＝Ｖｉｎ／２の場合における、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータの動作を説明するための波形図である。
【図１０】本発明の第１の実施の形態に係る降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１１】Ｎ＝２、Ｍ＝２の場合における、図１０に示した降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータの動作を説明するための波形図である。
【図１２】本発明の第２の実施の形態に係る昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１３】本発明の第３の実施の形態に係る極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【符号の説明】
【０１２７】
１０Ｂ−１〜１０Ｂ−Ｍ    降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｃ    降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｄ    昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｅ    極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｆ−１〜１０Ｆ−Ｍ    昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｇ−１〜１０Ｇ−Ｍ    極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１１    入力電源
１２Ｄ−１１〜１２Ｄ−１Ｎ    降圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｄ−Ｍ１〜１２Ｄ−ＭＮ    降圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｅ−１１〜１２Ｅ−１Ｎ    昇圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｆ−Ｍ１〜１２Ｆ−ＭＮ    極性反転形電流共振型ＤＣ／ＤＣコンバータ
１３    負荷
３０    制御回路
Ｃｉ    入力コンデンサ
Ｌｒ１〜ＬｒＭ    共振用インダクタ
ＳＷ１１〜ＳＷ１Ｎ    通電スイッチ
ＳＷＭ１〜ＳＷＭＮ    通電スイッチ
Ｃｒ１１〜Ｃｒ１Ｎ    共振用キャパシタ
ＣｒＭ１〜ＣｒＭＮ    共振用キャパシタ
Ｄ１１〜Ｄ１Ｎ    ダイオード
ＤＭ１〜ＤＭＮ    ダイオード
Ｌｏ１１〜Ｌｏ１Ｎ    出力インダクタ
ＬｏＭ１〜ＬｏＭＮ    出力インダクタ
Ｌｉ１１〜Ｌｉ１Ｎ    入力インダクタ
ＬｉＭ１〜ＬｉＭＮ    入力インダクタ
Ｌ１１〜Ｌ１Ｎ    インダクタ
ＬＭ１〜ＬＭＮ    インダクタ
Ｃｏ    出力コンデンサ
【図１】
2007006669.tif 000003
【図２】
2007006669.tif 000004
【図３】
2007006669.tif 000005
【図４】
2007006669.tif 000006
【図５】
2007006669.tif 000007
【図６】
2007006669.tif 000008
【図７】
2007006669.tif 000009
【図８】
2007006669.tif 000010
【図９】
2007006669.tif 000011
【図１０】
2007006669.tif 000012
【図１１】
2007006669.tif 000013
【図１２】
2007006669.tif 000014
【図１３】
2007006669.tif 000015