(57)【要約】【課題】オーバーシュートおよびアンダーシュートを抑制する。【解決手段】操作に応じて可変基準電圧を出力する可変基準電源Ｖｒｅｆと、可変基準電圧と出力電圧との差電圧を求める誤差増幅器ＩＣ１１と、求められた差電圧に応じた電圧を出力するスイッチング電源装置において、出力電圧の上昇操作時に誤差増幅器の出力電圧が高レベルになったか否かを検出するとともに、出力電圧の下降操作時に誤差増幅器の出力電圧が低レベルになったか否かを検出する比較回路２１と、比較回路の出力が高レベルになったことが検出された場合に誤差増幅器へ送る可変基準電圧を所定電圧だけ低下させて所定時間だけ保持した後に元に戻すとともに、比較回路の出力の低レベルになったことが検出された場合に誤差増幅器へ送る可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持した後に元に戻す遅延回路３１とを備える。【選択図】図１
2007166762.tif 000002
【特許請求の範囲】
【請求項１】
操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を上昇させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が高レベルになったか否かを検出する比較回路と、
前記比較回路により高レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記遅延回路で低下させる所定電圧は、前記出力電圧を上昇させるように前記可変基準電源が操作された時に該出力電圧に現れるオーバーシュート分に対応する電圧であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を下降させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が低レベルになったか否かを検出する比較回路と、
前記比較回路により低レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項４】
前記遅延回路で上昇させる所定電圧は、前記出力電圧を下降させるように前記可変基準電源が操作された時に該出力電圧に現れるアンダーシュート分に対応する電圧であることを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
操作に応じた電圧を可変基準電圧として出力する可変基準電源と、前記可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、前記誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を前記出力電圧として出力するスイッチング電源装置において、
前記出力電圧を上昇させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が高レベルになったか否かを検出する第１比較回路と、
前記第１比較回路により高レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第１遅延回路と、
前記出力電圧を下降させるように前記可変基準電源が操作された時に、前記誤差増幅器から出力される電圧が低レベルになったか否かを検出する第２比較回路と、
前記第２比較回路により低レベルになったことが検出された場合に、前記可変基準電源から前記誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第２遅延回路と、
を備えたことを特徴とするスイッチング電源装置。
【請求項６】
前記第１遅延回路で低下させる所定電圧は、前記出力電圧を上昇させるように前記可変基準電源が操作された時に該出力電圧に現れるオーバーシュート分に対応する電圧であり、前記第２遅延回路で上昇させる所定電圧は、前記出力電圧を下降させるように前記可変基準電源が操作された時に該出力電圧に現れるアンダーシュート分に対応する電圧であることを特徴とする請求項５記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧を変化させることができる可変電圧型のスイッチング電源装置に関し、特に、出力電圧を変化させた時のオーバーシュートおよびアンダーシュートを抑制する技術に関する。
【背景技術】
【０００２】
図１１は、従来のフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置の１次側は、直流電源Ｖ１、トランジスタＱ１およびＰＷＭ制御回路１１から構成されている。直流電源Ｖ１の出力端子間には、トランスＴ１の１次巻線とトランジスタＱ１とが直列に接続されている。トランジスタＱ１は、スイッチング素子として機能し、例えばＭＯＳＦＥＴから構成されている。ＰＷＭ制御回路１１は、トランジスタＱ１のゲートに接続されている。
【０００３】
ＰＷＭ制御回路１１には、２次側からフォトカプラＤＳ１１を介してフィードバックされるパルス幅制御信号が入力される。パルス幅制御信号は、詳細は後述するが、出力端子ＯＵＴから出力される出力電圧ｖｏｕｔを反映した信号である。ＰＷＭ制御回路１１は、２次側からフィードバックされるパルス幅制御信号に基づき、出力電圧ｖｏｕｔが所定の目標電圧となるようにデューティが調整されたパルス信号を生成し、トランジスタＱ１のゲートに送る。これにより、トランジスタＱ１はパルス信号に応じてオン／オフし、出力電圧ｖｏｕｔが目標電圧で一定になるように制御する。
【０００４】
また、スイッチング電源装置の２次側には、整流平滑回路および制御回路が設けられている。整流平滑回路は、ダイオードＤ１、ダイオードＤ２、チョークコイルＬ１およびコンデンサＣ１から構成されている。ダイオードＤ１のアノードは、トランスＴ１の２次巻線の一端に接続され、カソードはチョークコイルＬ１の一端およびダイオードＤ２のカソードに接続されている。ダイオードＤ２のアノードはトランスＴ１の２次巻線の他端（グランド）に接続、つまり接地されている。チョークコイルＬ１の他端は、コンデンサＣ１の一端および出力端子ＯＵＴに接続されており、コンデンサＣ１の他端は接地されている。負荷ＬＯＡＤは、出力端子ＯＵＴとグランドとの間に接続される。
【０００５】
制御回路は、上述したパルス幅制御信号を生成する。この制御回路は、抵抗Ｒ１１〜Ｒ１８、コンデンサＣ１２〜Ｃ１４、誤差増幅器ＩＣ１１、可変基準電源Ｖｒｅｆから構成されている。可変基準電源Ｖｒｅｆは、操作に応じて、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆを変化させ、出力電圧ｖｏｕｔを目標電圧に設定するために使用される。出力端子ＯＵＴとグランドとの間には、抵抗Ｒ１４と抵抗Ｒ１５とが直列に接続されている。抵抗Ｒ１４の両端間には、コンデンサＣ１３と抵抗Ｒ１３とが直列に接続されている。
【０００６】
誤差増幅器ＩＣ１１の反転入力端子（−）（以下、「反転入力端子ＩＣ１１−」と記す）は、抵抗Ｒ１４と抵抗Ｒ１５との接続点に接続されており、出力電圧ｖｏｕｔを抵抗Ｒ１４と抵抗Ｒ１５とで分圧した電圧、つまり出力電圧ｖｏｕｔに比例した電圧が供給される。また、誤差増幅器ＩＣ１１の非反転入力端子（＋）（以下、「非反転入力端子ＩＣ１１＋」と記す）は、コンデンサＣ１４の一端および抵抗Ｒ１８の一端に接続されており、コンデンサＣ１４の他端は接地され、抵抗Ｒ１８の他端は可変基準電源Ｖｒｅｆに接続されている。この非反転入力端子ＩＣ１１＋には、可変基準電源Ｖｒｅｆから抵抗Ｒ１８を介して可変基準電圧ｖｒｅｆが供給される。
【０００７】
誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔと反転入力端子ＩＣ１１−との間には、抵抗Ｒ１６が接続され、この抵抗Ｒ１６の両端間には、抵抗Ｒ１２とコンデンサＣ１２とが直列に接続されている。また、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔは、抵抗Ｒ１１の一端に接続され、抵抗Ｒ１１の他端はフォトカプラＤＳ１１の発光素子を経由して電源ＶＣＣに接続されている。フォトカプラＤＳ１１の発光素子の両端間には抵抗Ｒ１７が接続されている。
【０００８】
なお、抵抗Ｒ１２とコンデンサＣ１２とが直列に接続されて成る直列回路は位相を遅らせ、抵抗Ｒ１３とコンデンサＣ１３とが直列に接続されて成る直列回路は位相を進めるために設けられており、これら両直列回路の作用によって、制御回路における異常発振の発生を抑えて安定した動作が得られるようになっている。
【０００９】
次に、このように構成される従来のスイッチング電源装置の一般的な動作を説明する。このスイッチング電源装置においては、可変基準電源Ｖｒｅｆを操作して可変基準電圧ｖｒｅｆを変化させることにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が変化し、出力電圧ｖｏｕｔに比例した電圧と可変基準電圧ｖｒｅｆとの差に応じた信号がフォトカプラＤＳ１１を介して、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされる。ＰＷＭ制御回路１１は、パルス幅制御信号に応じたデューティを有するパルス信号を生成してトランジスタＱ１に送る。これにより、トランジスタＱ１のオン／オフ期間が変化し、これに伴って出力電圧ｖｏｕｔが変化する。以上のフィードバック動作が繰り返されることにより、出力電圧ｖｏｕｔは、可変基準電源Ｖｒｅｆによって設定された目標電圧で一定になる。
【００１０】
次に、前述したスイッチング電源装置において、出力電圧ｖｏｕｔを上昇させるように可変基準電源Ｖｒｅｆが操作された場合の動作を説明する。図１２（ａ）に示すように、時刻ｔ０において、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆを低い電圧から高い電圧に急激に変化させると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧も、図１２（ｂ）に示すように、可変基準電圧ｖｒｅｆと同様に変化する。これにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は、図１２（ｃ）に示すように、抵抗Ｒ１２、コンデンサＣ１２、抵抗Ｒ１３およびコンデンサＣ１３の定数によって決定される応答速度に応じた傾きで上昇し、その後、誤差増幅器ＩＣ１１の仕様にしたがった高レベル（以下、「Ｈレベル」という）になって安定する。
【００１１】
また、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされることにより、ＰＷＭ制御回路１１は、オン幅を広くしたパルス信号をトランジスタＱ１のゲートに送る。これにより、図１２（ｄ）に示すように、出力端子ＯＵＴから出力される出力電圧ｖｏｕｔが上昇する。そして、時刻ｔ１において、誤差増幅器ＩＣ１１の反転入力端子ＩＣ１１−に印加される電圧、つまり出力電圧ｖｏｕｔに比例した電圧が可変基準電圧ｖｒｅｆに到達すると、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は下降を始める。
【００１２】
一方、出力電圧ｖｏｕｔは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が下降を始めても応答遅れによって上昇を続けるので、図１２（ｄ）に示すように、オーバーシュートが発生する。このオーバーシュートした出力電圧ｖｏｕｔは、その後、応答遅れが回復されることにより下降に転じる。そして、この出力電圧ｖｏｕｔは、時刻ｔ２において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が可変基準電圧ｖｒｅｆと出力電圧ｖｏｕｔとが均衡して一定になることにより、目標電圧で一定になる。
【００１３】
次に、上述したスイッチング電源装置において、出力電圧ｖｏｕｔを下降させるように可変基準電源Ｖｒｅｆが操作された場合の動作を説明する。図１３（ａ）に示すように、時刻ｔ０において、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆを高い電圧から低い電圧に急激に変化させると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧も、図１３（ｂ）に示すように、可変基準電圧ｖｒｅｆと同様に変化する。これにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は、図１３（ｃ）に示すように、抵抗Ｒ１２、コンデンサＣ１２、抵抗Ｒ１３およびコンデンサＣ１３の定数によって決定される応答速度に応じた傾きで下降し、その後、誤差増幅器ＩＣ１１の仕様にしたがった低レベル（以下、「Ｌレベル」という）になって安定する。
【００１４】
また、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされることにより、ＰＷＭ制御回路１１は、オン幅を狭くしたパルス信号をトランジスタＱ１のゲートに送る。これにより、図１３（ｄ）に示すように、出力端子ＯＵＴから出力される出力電圧ｖｏｕｔは下降する。そして、時刻ｔ１において、誤差増幅器ＩＣ１１の反転入力端子ＩＣ１１−に印加される電圧、つまり、出力電圧ｖｏｕｔに比例した電圧が可変基準電圧ｖｒｅｆに到達すると、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は上昇を始める。
【００１５】
一方、出力電圧ｖｏｕｔは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が上昇を始めても応答遅れによって下降を続けるので、図１３（ｄ）に示すように、アンダーシュートが発生する。このアンダーシュートした出力電圧ｖｏｕｔは、その後、応答遅れが回復されることにより上昇に転じる。そして、この出力電圧ｖｏｕｔは、時刻ｔ２において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は、可変基準電圧ｖｒｅｆと出力電圧ｖｏｕｔが均衡することにより一定になり、出力電圧ｖｏｕｔも目標電圧で一定になる。
【００１６】
なお、この分野の技術として、特許文献１は、特性や仕様を柔軟に変化させることができる電源装置を開示している。この電源装置において、参照電圧レジスタは、電源回路の出力電圧ｖｏｕｔを指示する参照値を格納する。デジタルフィルタは、電源回路の出力電圧と参照電圧レジスタに格納されている参照値との差を増幅する。パルス幅計算部は、出力電圧が参照値に一致するようなデューティを算出し、そのデューティに対応するパルス信号のオン時間を生成する。参照値演算部は、電源回路の出力電流または電源回路の周囲の温度に従って参照電圧レジスタを更新する。
【００１７】
また、特許文献２は、系の安定性に優れ、且つ、負荷電流や入力電圧の急激な変化に対する出力電圧の追随性が良いスイッチング電源装置およびその制御装置を開示している。このスイッチング電源装置においては、コントローラＩＣは、時比率調整部、補正用帰還ループおよび平均電流値生成部を備えている。時比率調整部は、平滑回路の出力電圧に応じて出力電圧の変動を抑制するようにＰＷＭ信号の時比率を変化させる。補正用帰還ループは時比率調整部に設けられており、ＰＷＭ信号Ｄのパルス幅に補正を与える。平均電流値生成部は、比較器の前段側に平均値信号を入力して位相を進める。また、ドループ調整部は、個々の平均値の低周波成分に比例した値を平均値とは逆符号で時利率調整部内に加える。
【００１８】
また、特許文献３は、出力コンデンサを備えている電源装置であって、指令電圧が低い方向に変更された場合に、速やかに変更後の指令電圧に応じた出力電圧を発生する電源装置を開示している。この電源装置は、指令電圧と出力電圧とを比較し、指令電圧に応じた出力電圧が得られるように動作するスイッチング電源部と、この電源部の出力側に接続された出力コンデンサとを有し、指令電圧と出力電圧とを比較し、指令電圧が出力電圧より低くなった時に、出力コンデンサの電荷を放電する。
【特許文献１】特開平１１−２８９７５３号公報
【特許文献２】特開２００４−３０４９６０号公報
【特許文献３】特開２００３−３３３８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上述したように、従来のスイッチング電源装置によれば、可変基準電源Ｖｒｅｆの出力電圧を急激に変化させた場合、出力電圧ｖｒｅｆにオーバーシュートおよびアンダーシュートが発生する。これらオーバーシュートおよびアンダーシュートを抑制するためには、抵抗Ｒ１２、コンデンサＣ１２、抵抗Ｒ１３およびコンデンサＣ１３の定数を変更し、応答速度を速める必要がある。しかしながら、応答速度を速めると制御が不安定になるという問題がある。
【００２０】
また、図１１に示した従来のスイッチング電源装置のコンデンサＣ１４の容量を増やし、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆの変化が急激であっても、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧の変化を緩やかにすることにより、オーバーシュートおよびアンダーシュートを抑えることが可能であるが、出力側の負荷条件により、出力電圧が変化する時間が変わるため、立下り時の場合は、コンデンサＣ１４の容量を最低負荷時の出力電圧の立下り時間に合わせる必要があり、大容量のコンデンサが必要となる。また、定格負荷の場合であっても出力の応答が非常に遅くなるという問題がある。
【００２１】
本発明の課題は、制御の安定化および大容量のコンデンサを必要とせずに応答の高速化を保ちつつ、オーバーシュートおよびアンダーシュートを抑制することができるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２２】
上述した課題を解決するために、請求項１記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を上昇させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が高レベルになったか否かを検出する比較回路と、比較回路により高レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路とを備えたことを特徴とする。
【００２３】
請求項３記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を下降させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が低レベルになったか否かを検出する比較回路と、比較回路により低レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す遅延回路とを備えたことを特徴とする。
【００２４】
請求項５記載の発明は、操作に応じた電圧を可変基準電圧として出力する可変基準電源と、可変基準電源からの可変基準電圧と出力電圧との差電圧を求める誤差増幅器と、誤差増幅器で求められた差電圧に応じて直流電源をスイッチングさせることにより操作に応じた電圧を出力電圧として出力するスイッチング電源装置において、出力電圧を上昇させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が高レベルになったか否かを検出する第１比較回路と、第１比較回路により高レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ低下させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第１遅延回路と、出力電圧を下降させるように可変基準電源が操作された時に、誤差増幅器から出力される電圧が低レベルになったか否かを検出する第２比較回路と、第２比較回路により低レベルになったことが検出された場合に、可変基準電源から誤差増幅器に送られる可変基準電圧を所定電圧だけ上昇させて所定時間だけ保持し、該所定時間が経過した後に元の可変基準電圧に戻す第２遅延回路とを備えたことを特徴とする。
【発明の効果】
【００２５】
請求項１記載の発明によれば、出力電圧を高い電圧に変化させる時に、比較回路および遅延回路によって、一旦、目標電圧より所定電圧だけ低い電圧が出力される状態を設けて、出力電圧が目標電圧を越えないように構成したので、出力電圧を上昇させるように可変基準電源を操作した場合のオーバーシュートを抑えることができる。
【００２６】
請求項３記載の発明によれば、出力電圧を低い電圧に変化させる時に、比較回路および遅延回路によって、一旦、目標電圧より所定電圧だけ高い電圧が出力される状態を設けて、出力電圧が目標電圧を下回らないように構成したので、出力電圧を下降させるように可変基準電源を操作した場合のオーバーシュートを抑えることができる。
【００２７】
請求項５記載の発明によれば、請求項１および請求項３記載の発明と同様の理由により、出力電圧を上昇させるように可変基準電源を操作した場合のオーバーシュートおよび出力電圧を下降させるように可変基準電源を操作した場合のアンダーシュートの双方を抑えることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例においては、背景技術の欄で説明したスイッチング電源装置の構成部分と同一または相当する構成部分には、同一の符号を付して説明する。
【実施例１】
【００２９】
図１は、本発明の実施例１に係るフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。このスイッチング電源装置は、図１１に示した従来のスイッチング電源装置に、比較回路２１および遅延回路３１が追加されて構成されている。
【００３０】
誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔには比較回路２１が接続されている。この比較回路２１は、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が、誤差増幅器ＩＣ１１の仕様にしたがったＨレベルになったかどうかを検出する。この比較回路２１における検出結果は、遅延回路３１に送られる。この比較回路２１の詳細は後述する。
【００３１】
遅延回路３１の出力端子は誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に接続されている。この遅延回路３１は、比較回路２１から送られてくる検出結果に応答して、可変基準電源Ｖｒｅｆから誤差増幅器ＩＣ１１に送られる可変基準電圧ｖｒｅｆを所定電圧だけ低下させて所定時間だけ保持し、この所定時間が経過した後に元の可変基準電圧に戻す。ここで、低下させる所定電圧は、出力電圧ｖｏｕｔを上昇させるように可変基準電源Ｖｒｅｆが操作された時に、この出力電圧ｖｏｕｔに現れるオーバーシュート分に対応する電圧である。この遅延回路３１の詳細は後述する。
【００３２】
図２は、比較回路２１および遅延回路３１のうちの、オーバーシュートを抑制するための回路の構成を示す回路図である。なお、このオーバーシュートを抑制するための回路は、比較回路２１および遅延回路３１の各一部を一体にして構成されているので、以下では、これらをオーバーシュート抑制回路４１と呼ぶ。
【００３３】
このオーバーシュート抑制回路４１は、図２に丸で囲って示すように、ダイオードＤ２１、抵抗Ｒ２１〜Ｒ２４、コンデンサＣ２１およびＮＰＮ型のトランジスタＱ２１から構成されている。ダイオードＤ２１のアノードは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔに接続され、カソードは抵抗Ｒ２１の一端に接続されている。抵抗Ｒ２１の他端は、コンデンサＣ２１の一端および抵抗Ｒ２２の一端に接続されている。コンデンサＣ２１の他端は接地されている。抵抗Ｒ２２の他端は、抵抗Ｒ２３の一端に接続され、抵抗Ｒ２３の他端は接地されている。トランジスタＱ２１のベースは抵抗Ｒ２２と抵抗Ｒ２３の接続点に接続されており、エミッタは接地され、コレクタは抵抗Ｒ２４を介して誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に接続されている。
【００３４】
図３は、比較回路２１および遅延回路３１のうちの、アンダーシュートを抑制するための回路の構成を示す回路図である。なお、このアンダーシュートを抑制するための回路は、比較回路２１および遅延回路３１の各一部を一体にして構成されているので、以下では、これらをアンダーシュート抑制回路５１と呼ぶ。
【００３５】
このアンダーシュート抑制回路５１は、ダイオードＤ３１、抵抗Ｒ３１〜Ｒ３４、コンデンサＣ３１およびＰＮＰ型のトランジスタＱ３１から構成されている。ダイオードＤ３１のカソードは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔに接続され、アノードは抵抗Ｒ３１の一端に接続されている。抵抗Ｒ３１の他端は、コンデンサＣ３１の一端および抵抗Ｒ３２の一端に接続されている。コンデンサＣ２１の他端は電源ＶＣＣに接続されている。抵抗Ｒ３２の他端は、抵抗Ｒ３３の一端に接続され、抵抗Ｒ３３の他端は電源ＶＣＣに接続されている。トランジスタＱ３１のベースは抵抗Ｒ３２と抵抗Ｒ３３の接続点に電源ＶＣＣに接続され、エミッタは接地され、コレクタは抵抗Ｒ３４を介して非反転入力端子ＩＣ１１＋に接続されている。
【００３６】
次に、このように構成される本発明の実施例１に係るスイッチング電源装置の一般的な動作を説明する。このスイッチング電源装置においては、可変基準電源Ｖｒｅｆを操作して可変基準電圧ｖｒｅｆを変化させることにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が変化し、出力電圧ｖｏｕｔに比例した電圧と可変基準電圧ｖｒｅｆとの差に応じた信号がフォトカプラＤＳ１１を介して、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされる。ＰＷＭ制御回路１１は、パルス幅制御信号に応じたデューティを有するパルス信号を生成してトランジスタＱ１に送る。これにより、トランジスタＱ１のオン／オフ期間が変化し、これに伴って出力電圧ｖｏｕｔが変化する。以上のフィードバック動作が繰り返されることにより、出力電圧ｖｏｕｔは、可変基準電源Ｖｒｅｆによって設定された目標電圧で一定になる。
【００３７】
次に、前述したスイッチング電源装置において、出力電圧ｖｏｕｔを上昇させるように可変基準電源Ｖｒｅｆが操作された場合の動作を説明する。図４（ａ）に示すように、時刻Ｔ０において、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆを低い電圧から高い電圧に急激に変化させると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧も、図４（ｃ）に示すように、可変基準電圧ｖｒｅｆと同様に変化する。これにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は、図４（ｂ）に示すように、抵抗Ｒ１２、コンデンサＣ１２、抵抗Ｒ１３およびコンデンサＣ１３の定数によって決定される応答速度に応じた傾きで上昇し、時刻Ｔ１でＨレベルになって安定する。
【００３８】
また、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされることにより、ＰＷＭ制御回路１１は、オン幅を広くしたパルス信号をトランジスタＱ１のゲートに送る。これにより、図４（ｄ）に示すように、出力端子ＯＵＴから出力される出力電圧ｖｏｕｔが上昇する。
【００３９】
上記動作と並行して、オーバーシュート抑制回路４１（比較回路２１および遅延回路３１の各一部）では、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が上昇して時刻Ｔ１でＨレベルになると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧が、可変基準電圧ｖｒｅｆより若干低い電圧になるように下げられる。
【００４０】
具体的には、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧がＨレベルになると、図２に示すダイオードＤ２１および抵抗Ｒ２１を介して電流がコンデンサＣ２１に流れ込み、コンデンサＣ２１が充電される。また、ダイオードＤ２１、抵抗Ｒ２１および抵抗Ｒ２２を介してトランジスタＱ２１のベースに電流が流れ始めることにより、時刻Ｔ１において誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧が降下を始める。そして、コンデンサＣ２１が充電されることにより、その両端間電圧を抵抗Ｒ２２と抵抗Ｒ２３とで分圧した電圧が、時刻Ｔ２において所定値になると、トランジスタＱ２１がオンする。
【００４１】
トランジスタＱ２が時刻Ｔ２においてオンすることにより、抵抗Ｒ２４およびトランジスタＱ２１を介してグランドに電流が流れるので、図４（ｃ）に示すように、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加されていた電圧が、時刻Ｔ２において、所定電圧だけ降下して可変基準電圧ｖｒｅｆより若干低い電圧で一定になる。ここで、降下する所定電圧は、抵抗Ｒ２４の抵抗値によって決定される。この場合、抵抗Ｒ２４の抵抗値は、出力電圧ｖｏｕｔに現れるオーバーシュート分に対応する電圧になるよう決定される。
【００４２】
出力電圧ｖｏｕｔの上昇に伴って、誤差増幅器ＩＣ１１の反転入力端子ＩＣ１１−に印加される電圧、つまり出力電圧ｖｏｕｔに比例した電圧が可変基準電圧ｖｒｅｆより若干低い電圧に到達すると、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は下降を始める。
【００４３】
一方、出力電圧ｖｏｕｔは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が下降を始めても応答遅れによって上昇を続けるので、図４（ｄ）に示すように、オーバーシュートが発生する。しかしながら、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧は、可変基準電圧ｖｒｅｆより若干低い電圧になっているので、このオーバーシュートは、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に可変基準電圧ｖｒｅｆが印加された場合の出力電圧ｖｏｕｔを越えることはない。その後、このオーバーシュートした出力電圧ｖｏｕｔは、時刻Ｔ３において下降に転じる。そして、この出力電圧ｖｏｕｔは、時刻Ｔ４において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が可変基準電圧ｖｒｅｆより若干低い電圧と出力電圧ｖｏｕｔとが均衡して一定になることにより、目標電圧より若干低い電圧で一定になる。
【００４４】
時刻Ｔ４において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が所定レベルまで下がると、ダイオードＤ２１が逆バイアスになり、コンデンサＣ２１の充電が停止される。その結果、コンデンサＣ２１に蓄積されている電荷は、抵抗Ｒ２２および抵抗Ｒ２３を介して徐々に放電する。そして、放電が進んで、抵抗Ｒ２２と抵抗Ｒ２３とにより分圧された電圧が、時刻Ｔ５において所定値以下になると、トランジスタＱ２１がオフし、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋には元の可変基準電圧ｖｒｅｆが印加される。これにより、出力電圧ｖｏｕｔは、可変基準電圧ｖｒｅｆに応じた目標電圧で一定になる。なお、可変基準電源Ｖｒｅｆから誤差増幅器ＩＣ１１に送られる可変基準電圧ｖｒｅｆを所定電圧だけ低下さる所定時間は、コンデンサＣ２１の放電時間、つまりコンデンサＣ２１、抵抗Ｒ２２および抵抗Ｒ２３によって構成される回路の時定数によって決定される。
【００４５】
以上のように、出力電圧ｖｏｕｔを高い電圧に変化させる時に、オーバーシュート抑制回路４１によって、一旦、目標電圧より若干低い電圧が出力される状態を設けて、出力電圧が目標電圧を越えないように構成したので、出力電圧ｖｏｕｔを上昇させるように可変基準電源Ｖｒｅｆを操作した場合のオーバーシュートを抑えることができる。
【００４６】
次に、上述したスイッチング電源装置において、出力電圧ｖｏｕｔを下降させるように可変基準電源Ｖｒｅｆが操作された場合の動作を説明する。図５に示すように、時刻Ｔ０において、可変基準電源Ｖｒｅｆから出力される可変基準電圧ｖｒｅｆを高い電圧から低い電圧に急激に変化させると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧も、図５（ｃ）に示すように、可変基準電圧ｖｒｅｆと同様に変化する。これにより、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は、図５（ｂ）に示すように、抵抗Ｒ１２、コンデンサＣ１２、抵抗Ｒ１３およびコンデンサＣ１３の定数によって決定される応答速度に応じた傾きで下降し、時刻Ｔ１でＬレベルになって安定する。
【００４７】
また、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が、パルス幅制御信号としてＰＷＭ制御回路１１にフィードバックされることにより、ＰＷＭ制御回路１１は、オン幅を短くしたパルス信号をトランジスタＱ１のゲートに送る。これにより、図５（ｄ）に示すように、出力端子ＯＵＴから出力される出力電圧ｖｏｕｔが下降する。
【００４８】
上記動作と並行して、アンダーシュート抑制回路５１（比較回路２１および遅延回路３１の各一部）では、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が下降して時刻Ｔ１でＬレベルになると、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧が、可変基準電圧ｖｒｅｆより若干高い電圧になるように上げられる。
【００４９】
具体的には、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧がＬレベルになると、図３に示す電源ＶＣＣ、コンデンサＣ３１、抵抗Ｒ３１およびダイオードＤ３１といった経路で電流が流れることによりコンデンサＣ３１が充電される。また、抵抗Ｒ３２、抵抗Ｒ３１およびダイオードＤ３１を介してトランジスタＱ３１のベースに電流が流れ始めることにより、時刻Ｔ１において誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧が上昇を始める。そして、コンデンサＣ３１が充電されることにより、その両端間電圧を抵抗Ｒ３２と抵抗Ｒ３３とで分圧した電圧が、時刻Ｔ２において所定値になると、トランジスタＱ３１がオンする。
【００５０】
トランジスタＱ３が時刻Ｔ２においてオンすることにより、電源ＶＣＣからトランジスタＱ３１および抵抗Ｒを介して電流が流れるので、図５（ｃ）に示すように、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加されていた電圧が、時刻Ｔ２において、所定電圧だけ上昇して可変基準電圧ｖｒｅｆより若干高い電圧で一定になる。ここで、上昇する所定電圧は、抵抗Ｒ３４の抵抗値によって決定される。この場合、抵抗Ｒ３４の抵抗値は、出力電圧ｖｏｕｔに現れるアンダーシュート分に対応する電圧になるよう決定される。
【００５１】
出力電圧ｖｏｕｔの下降に伴って、誤差増幅器ＩＣ１１の反転入力端子ＩＣ１１−に印加される電圧、つまり出力電圧ｖｏｕｔに比例した電圧が可変基準電圧ｖｒｅｆより若干高い電圧に到達すると、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧は上昇を始める。
【００５２】
一方、出力電圧ｖｏｕｔは、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が下降を始めても応答遅れによって下降を続けるので、図５（ｄ）に示すように、アンダーシュートが発生する。しかしながら、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に印加される電圧は、可変基準電圧ｖｒｅｆより若干高い電圧になっているので、このアンダーシュートは、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋に可変基準電圧ｖｒｅｆが印加された場合の出力電圧ｖｏｕｔを下回ることはない。その後、このアンダーシュートした出力電圧ｖｏｕｔは、時刻Ｔ３において上昇に転じる。そして、この出力電圧ｖｏｕｔは、時刻Ｔ４において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が可変基準電圧ｖｒｅｆより若干高い電圧と出力電圧ｖｏｕｔとが均衡して一定になることにより、目標電圧より若干高い電圧で一定になる。
【００５３】
時刻Ｔ４において、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧が所定レベルまで上がると、ダイオードＤ３１が逆バイアスになり、コンデンサＣ３１の充電が停止される。その結果、コンデンサＣ３１に蓄積されている電荷は、抵抗Ｒ３２および抵抗Ｒ３３を介して徐々に放電する。そして、放電が進んで、抵抗Ｒ３２と抵抗Ｒ３３とにより分圧された電圧が、時刻Ｔ５において所定値以下になると、トランジスタＱ３１がオフし、誤差増幅器ＩＣ１１の非反転入力端子ＩＣ１１＋には元の可変基準電圧ｖｒｅｆが印加される。これにより、出力電圧ｖｏｕｔは、可変基準電圧ｖｒｅｆに応じた目標電圧で一定になる。なお、可変基準電源Ｖｒｅｆから誤差増幅器ＩＣ１１に送られる可変基準電圧ｖｒｅｆを所定電圧だけ低下さる所定時間は、コンデンサＣ３１の放電時間、つまりコンデンサＣ３１、抵抗Ｒ３２および抵抗Ｒ３３によって構成される回路の時定数によって決定される。
【００５４】
以上のように、出力電圧ｖｏｕｔを低い電圧に変化させる時に、アンダーシュート抑制回路５１によって、一旦、目標電圧より若干高い電圧が出力される状態を設けて、出力電圧が目標電圧を下回らないように構成したので、出力電圧ｖｏｕｔを下降させるように可変基準電源Ｖｒｅｆを操作した場合のアンダーシュートを抑えることができる。
【００５５】
上述した実施例１に係るスイッチング電源装置では、オーバーシュート抑制回路４１とアンダーシュート抑制回路５１とを別個に備えた構成を説明したが、これらを同時に備えるように変形できる。この場合、図２に示す回路構成に、図３に示すアンダーシュート抑制回路５１を追加するように構成できる。この場合、オーバーシュート抑制回路４１の比較回路２１および遅延回路３１が本発明の第１比較回路および第１遅延回路にそれぞれ対応し、アンダーシュート抑制回路５１の比較回路２１および遅延回路３１が本発明の第２比較回路および第２遅延回路にそれぞれ対応する。
【００５６】
この変形例に係るスイッチング電源装置の場合、オーバーシュート抑制回路４１のダイオードＤ２１とアンダーシュート抑制回路５１のダイオードＤ３１とは背反的にバイアスされるので、オーバーシュート抑制回路４１とアンダーシュート抑制回路５１とは相互に独立して動作し、他に影響を与えることはない。
【００５７】
この変形例に係るスイッチング電源装置によれば、出力電圧ｖｏｕｔを上昇させるように可変基準電源Ｖｒｅｆを操作した場合のオーバーシュートおよび出力電圧ｖｏｕｔを下降させるように可変基準電源Ｖｒｅｆを操作した場合のアンダーシュートの双方を抑えることができる。
【００５８】
また、上述した実施例１では、フォワード方式を採用した可変電圧型のスイッチング電源装置について説明したが、本発明はフォワード方式に限らず、フライバック方式、共振方式、フルブリッジ方式、ハーフブリッジ方式、マグアンプ方式のスイッチング電源装置にも適用できる。以下、各方式のスイッチング電源装置を簡単に説明する。
【００５９】
図６は、本発明をフライバック方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランスＴ１の巻線は、トランスＴ１の１次巻線がオンの時に２次巻線がオフになるように、１次側の巻線と２次側の巻線が逆方向に巻かれている。また、整流平滑回路はダイオードＤ１とコンデンサＣ１とから構成されている。このフライバック方式のスイッチング電源装置によれば、励磁電流のピーク値が大きいためにトランスＴ１は大きくなるが、２次巻線の電圧は巻線比とスイッチング素子のオン期間とオフ期間の比に比例するため制御回路が簡単になるとともに、整流平滑回路が簡単になる。また、回路方式上、過電流保護が容易である。
【００６０】
図７は、本発明を共振方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、図６に示すフライバック方式のスイッチング電源装置においてトランジスタＱ２の両端に並列にコンデンサＣ１５が追加されて共振回路が形成されている。この共振方式のスイッチング電源装置によれば、ゼロカレントスイッチングが可能になるので、スイッチングロスを低減させることができる。
【００６１】
図８は、本発明をフルブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランジスタＱ１とトランジスタＱ４は同時にオン／オフを繰り返し、トランジスタＱ２とトランジスタＱ３は同時にオン／オフを繰り返すように制御される。但し、トランジスタＱ１およびトランジスタＱ４と、トランジスタＱ２およびトランジスタＱ４とは、各オン期間は、同じ値で交互に且つ少し間を空けて繰り返される。このフルブリッジ方式のスイッチング電源装置によれば、上述したフォワード方式のスイッチング電源装置に較べて、各トランジスタに印加される電圧が半分ですむ。また、１次巻線には、入力電圧がそのまま加わるので、電流は後述するハーフブリッジの半分で済む。
【００６２】
図９は、本発明をハーフブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。このスイッチング電源装置では、トランジスタＱ１とトランジスタＱ２とは、少し間を空けてオン／オフされる。このハーフブリッジ方式のスイッチング電源装置によれば、磁束密度を元に戻す巻線は不要である。また、１次巻線に発生するサージ電圧もトランジスタＱ１およびＱ２の各ボディダイオードとコンデンサＣ２０およびＣ２１による回路によって吸収される。また、スイッチング周期はトランスＴ１の磁束密度の変化の周期であり、トランジスタＱ１とＱ２のオン期間は同じであるから、いずれのオン期間も周期の５０％を越えることはないが、出力リプル電流、入力リプル電流ともにフォワード方式に較べて小さくなるので、コンデンサＣ２０およびＣ２１のリプル容量が軽減される。さらに、磁束密度の変化の幅はゼロを中心に正負に跨るので、コアの利用率がよく、１次巻線も１つで済むので、トランスのサイズを小さくできる。
【００６３】
図１０は、マグアンプ方式のスイッチング電源装置に本発明を適用した場合の回路構成を示す図である。このスイッチング電源装置では、２次側の整流平滑回路に過飽和リアクトルＬ２が追加され、この過飽和リアクトルＬ２に、誤差増幅器ＩＣ１１の出力端子ＯＰｏｕｔから出力される電圧に応じて、リセット電流を供給するように構成されている。このマグアンプ方式のスイッチング電源装置によれば、入力電圧が変化したときに出力に現れる入力変動や、整流平滑された直流電圧が持っている交流周波数の２倍のリプルに同期して出力に現れるＡＣリプルを抑止することができる。
【産業上の利用可能性】
【００６４】
本発明は、フォワード方式、フライバック方式、ハーフブリッジ方式、フルブリッジ方式、マグアンプ方式といった出力電圧をフィードバックして目標電圧を設定する構成を有する可変電圧型のスイッチング電源装置に利用できる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１に係るフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。
【図２】図１に示す比較回路および遅延回路のうちの、オーバーシュートを抑制するための回路（オーバーシュート抑制回路）の構成を示す回路図である。
【図３】図１に示す比較回路および遅延回路のうちの、アンダーシュートを抑制するための回路（アンダーシュート抑制回路）の構成を示す回路図である。
【図４】本発明の実施例１に係るスイッチング電源装置において、出力電圧を上昇させる操作がなされた場合の動作を示すタイミングチャートである。
【図５】本発明の実施例１に係るスイッチング電源装置において、出力電圧を下降させる操作がなされた場合の動作を示すタイミングチャートである。
【図６】本発明をフライバック方式のスイッチング電源装置に適用した場合の回路構成を示す図である。
【図７】本発明を共振方式のスイッチング電源装置に適用した場合の回路構成を示す図である。
【図８】本発明をフルブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。
【図９】本発明をハーフブリッジ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。
【図１０】本発明をマグアンプ方式のスイッチング電源装置に適用した場合の回路構成を示す図である。
【図１１】従来のフォワード方式を採用した可変電圧型のスイッチング電源装置の構成を示す回路図である。
【図１２】従来のスイッチング電源装置において、出力電圧を上昇させる操作がなされた場合の動作を示すタイミングチャートである。
【図１３】従来のスイッチング電源装置において、出力電圧を下降させる操作がなされた場合の動作を示すタイミングチャートである。
【符号の説明】
【００６６】
１１  ＰＷＭ制御回路
２１  比較回路、
３１  遅延回路
Ｖ１  直流電源
Ｖｒｅｆ  可変基準電源
ＩＣ１１  誤差増幅器
Ｔ１  トランス
ＤＳ１１  フォトカプラ
Ｑ１、Ｑ２１、Ｑ３１  トランジスタ
Ｒ１１〜Ｒ１８、Ｒ２１〜Ｒ２４、Ｒ３１〜Ｒ３４  抵抗
Ｃ１、Ｃ１２〜Ｃ１４、Ｃ２１、Ｃ３１  コンデンサ
Ｄ１、Ｄ２、Ｄ２１、Ｄ３１  ダイオード
Ｌ１  チョークコイル
ＬＯＡＤ  負荷
【図１】
2007166762.tif 000003
【図２】
2007166762.tif 000004
【図３】
2007166762.tif 000005
【図４】
2007166762.tif 000006
【図５】
2007166762.tif 000007
【図６】
2007166762.tif 000008
【図７】
2007166762.tif 000009
【図８】
2007166762.tif 000010
【図９】
2007166762.tif 000011
【図１０】
2007166762.tif 000012
【図１１】
2007166762.tif 000013
【図１２】
2007166762.tif 000014
【図１３】
2007166762.tif 000015