(57)【要約】【課題】ＬＳＩの出荷テスト時の故障検出率を下げることなくバーンイン時にＬＳＩに備わる全ての機能ブロックやアナログＩＰを動作させ続けることが保証できるフリップフロップを提供する。【解決手段】データ信号またはスキャン信号を選択信号に基づいて選択する入力データ選択手段１１８と、フリップフロップ１００を初期状態に戻すために入力されるリセット信号がアクティブのときはリセット値を保持し、リセット信号が非アクティブのときは入力データ選択手段からの出力信号をクロック信号に同期して保持するデータ保持手段１２４、１３０と、通常動作時にはデータ保持手段の出力信号をデータ出力端子１３２から出力し、スキャンテスト時には設定した固定値をデータ出力端子から出力させ、かつスキャン信号をスキャン出力端子１４０から直接出力されるように制御する出力データ選択手段１３４と、を備えることを特徴とする。【選択図】図１
2007170822.tif 000002
【特許請求の範囲】
【請求項１】
通常動作時にデータ入力端子からのデータ信号を取りこんでラッチし、スキャンテスト時にスキャン入力端子からのスキャン信号を取りこんでラッチするフリップフロップにおいて、
前記データ信号または前記スキャン信号をスキャン・イネーブル端子から入力される選択信号に基づいて選択する入力データ選択手段と、
前記フリップフロップを初期状態に戻すために入力されるリセット信号がアクティブのときは、前記リセット信号に応答して強制的にリセット値を保持し、前記リセット信号が非アクティブのときは、前記入力データ選択手段からの出力信号をクロック入力端子から入力されるクロック信号に同期して保持するデータ保持手段と、
前記データ保持手段でラッチされたデータ信号を出力するデータ出力端子と、
前記スキャンテスト時に前記スキャン入力端子からの前記スキャン信号が直接出力されるスキャン出力端子と、
前記通常動作時には前記データ保持手段の出力信号を前記データ出力端子から出力し、前記スキャンテスト時には設定した固定値を前記データ出力端子から出力させ、かつ前記スキャン信号を前記スキャン出力端子から直接出力されるように制御する出力データ選択手段と、
を備えることを特徴とするフリップフロップ。
【請求項２】
前記出力データ選択手段は、前記スキャン・イネーブル端子から入力される前記選択信号を前記リセット信号でラッチして形成されるデータ選択信号により制御されることを特徴とする請求項１に記載のフリップフロップ。
【請求項３】
出力データ選択手段は、前記データ選択信号に応じて前記データ保持手段からの出力信号の転送をＯＮ／ＯＦＦに切り換える２つのトランスファーゲートを備え、
前記トランスファーゲートのうちの一方のトランスファーゲートは、前記データ保持手段の出力段側にソース端子が設けられ、他方のトランスファーゲートは、前記一方のトランスファーゲートの出力段と前記データ出力端子との間に接続されるようにドレイン端子が設けられ、
前記固定値は、前記他方のトランスファーゲートに設けられるソース端子を接地面または電源電圧の何れかに接続することにより設定されることを特徴とする請求項１または２に記載のフリップフロップ。
【請求項４】
前記データ保持手段では、前記クロック信号の立ち上がりエッジまたは立ち下がりエッジの何れか一方をトリガーとすることを特徴とする請求項１〜３の何れか１項に記載のフリップフロップ。
【請求項５】
請求項１〜４に記載のフリップフロップを用いて同期回路を構成することを特徴とする半導体集積回路。
【請求項６】
前記固定値は、前記フリップフロップが作動させる前記同期回路に含まれる機能ブロックおよびアナログＩＰの動作状態を制御するイネーブル端子の極性に応じて、前記スキャンテスト時にＨｉｇｈレベルまたはＬｏｗレベルの何れかの固定値を出力する前記フリップフロップを配置することを特徴とする請求項５に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップフロップおよびかかるフリップフロップを備える半導体集積回路に関し、特に、スキャン機能付きのフリップフロップに関する。
【背景技術】
【０００２】
通常、ＬＳＩ（large scale integrated；大規模集積回路、半導体集積回路）の出荷時には、ＡＴＰＧ（automatic test pattern generator：自動テストパターン発生器）やファンクションテスト、ＤＣ、ＡＣテストといったテストの他に、これらのテストでは検出不能な初期故障を含んだデバイスをスクリーニングして信頼性レベルを向上させるバーンインテストを行う。このバーンインテストは、半導体装置の初期不良を除去する選別方法の一つであり、デバイスに通常使用する条件（電圧、温度、時間等）よりも過酷な条件を半導体装置に課して故障要因を加速、強調して故障させることによって、故障したものを不良品として取り除く方法である。なお、バーンインテストは、クロックを入力しないスタティックバーンインとクロックを入力してＬＳＩ内部を活性化させるダイナミックバーンインとに分けられるが、ダイナミックバーンインの方がスクリーニングとしての効果が高いことから、一般的に実施される。以下、バーンインといえばダイナミックバーンインを指すものとする。
【０００３】
バーンインを行う際には、前述したバーンイン条件（電圧、温度、時間等）に加えて内部回路の活性化率も重要な条件となる。そのため、バーンインを行う際には、スキャンテストのスキャンチェーンを利用して内部のフリップフロップの活性率を上げることが一般に行われる。ＬＳＩ上で実現される回路構造は、一部の特殊な例を除き、有限個のクロックに従って動作する同期回路が採用される。同期回路はクロックのエッジに同期してデータを一時保持するフリップフロップと論理を構成する組み合わせ回路からなる。
【０００４】
最も基本的なフリップフロップは、１対の入出力端子とクロック端子の３端子から構成され、クロック端子に印加されたクロック信号と呼ばれるデジタル信号の立ち上がりに、入力端子から入力されたデジタル信号を出力端子にコピーし、かつ、次のクロック信号の立ち上がりまでそのデジタル値を保持する機能を有する。なお、現在では、スキャンテストと呼ばれるテスト容易化手法に対応するため、上記の端子以外にスキャンテストにおける試験用の入力信号であるスキャン入力信号の入力をするスキャン入力端子、スキャン・イネーブル端子から入力される選択信号によって、ラッチするための入力信号をデータ入力端子またはスキャン入力端子から選択する機能を備えるマルチプレクサを追加したものが一般的である（例えば、特許文献１および２を参照）。ここで、スキャンテストとは、大規模化する回路を効率的かつ容易にテストできるように、回路内のフリップフロップを鎖状に連結してシフトレジスタとしても動作するように設計しておき、試験時にこのシフト機能を利用して外部から各フリップフロップの値を任意に制御、観測できるようにするものである。
【０００５】
図４に従来のスキャン機能付きフリップフロップの構成の一例を示す。図４に示すように、従来のスキャン機能付きフリップフロップ１０は、上記のマルチプレクサとして、データ入力端子１２から入力されるデータ信号Ｄまたはスキャン入力端子１４から入力されるスキャン入力信号ＳＩをスキャン・イネーブル端子１６から入力される選択信号ＳＥに基づいて選択して出力する入力データ選択部１８を備える。
【０００６】
入力データ選択部１８には、スキャン・イネーブル端子１６から入力される選択信号ＳＥを反転させるインバータＩＮＶ１の出力端子ＳＥ＿ｎおよびインバータＩＮＶ１の出力信号を反転させるインバータＩＮＶ２の出力端子ＳＥ＿ｐが接続されている。また、入力データ選択部１８では、データ信号Ｄを入力信号とするトランスファーゲートＴＧ１の出力と、スキャン入力信号ＳＩを入力信号とするトランスファーゲートＴＧ２の出力が接続され、トランスファーゲートＴＧ１、ＴＧ２の制御端子には、インバータＩＮＶ１の出力端子ＳＥ＿ｎおよびインバータＩＮＶ２の出力端子ＳＥ＿ｐがそれぞれ接続されている。入力データ選択部１８は、このような構成とすることにより、データ信号Ｄまたはスキャン入力信号ＳＩを選択信号ＳＥに基づいて選択する機能を有する。
【０００７】
上記の入力データ選択部１８からの出力信号は、その後、第１のクロック制御部２０でクロック信号ＣＬＫに同期される。第１のクロック制御部２０は、入力データ選択部１８からの出力信号を反転するインバータＩＮＶ５と、クロック信号ＣＬＫに同期してインバータＩＮＶ５の出力信号の転送をＯＮ／ＯＦＦに切り換えるトランスファーゲートＴＧ３と、を有する構成である。このトランスファーゲートＴＧ３には、クロック入力端子２２から入力されるクロック信号ＣＬＫを反転させるインバータＩＮＶ３の出力端子ＣＬＫ＿ｎ、およびインバータＩＮＶ３の出力を反転させるインバータＩＮＶ４の出力端子ＣＬＫ＿ｐが接続されている。第１のクロック制御部２０は、このような構成とすることにより、入力データ選択部１８からの出力信号をクロック信号ＣＬＫに同期させて出力する。
【０００８】
第１のクロック制御部２０の出力信号は、その後、マスタラッチ部２４に入力される。このマスタラッチ部２４は、フリップフロップ１０を初期状態に戻すためにリセット入力端子２６から入力されるリセット信号ＲＮがアクティブのときは、強制的にリセット値を保持し、リセット信号ＲＮがアクティブでないときは、第１のクロック制御部２０からの出力信号をクロック信号ＣＬＫに同期して一時的に保持する機能を有する。マスタラッチ部２４は、ノア回路ＮＯＲ１と、かかるノア回路ＮＯＲ１の出力信号を反転させるインバータＩＮＶ７と、かかるインバータＩＮＶ７の出力とノアＮＯＲ１の入力間に直列に挿入されインバータＩＮＶ７の出力信号をクロック信号ＣＬＫに同期してからの転送をＯＮ／ＯＦＦに切り換えるトランスファーゲートＴＧ４と、を有する構成である。ノア回路ＮＯＲ１の一方の入力には、リセット信号ＲＮの反転信号であるインバータＩＮＶ６の出力信号が接続され、トランスファーゲートＴＧ４には、クロック信号ＣＬＫを反転させるインバータＩＮＶ３の出力端子ＣＬＫ＿ｎ、およびインバータＩＮＶ３の出力を反転させるインバータＩＮＶ４の出力端子ＣＬＫ＿ｐが接続されている。
【０００９】
マスタラッチ部２４の出力信号は、その後、第２のクロック制御部２８でクロック信号ＣＬＫに同期される。第２のクロック制御部２８は、マスタラッチ部２４の出力信号を反転するインバータＩＮＶ８とクロック信号ＣＬＫに同期してから転送をＯＮ／ＯＦＦに切り換えるトランスファーゲートＴＧ５とを有する構成である。このトランスファーゲートマスタラッチロックＣＬＫを反転させるインバータＩＮＶ３の出力端子ＣＬＫ＿ｎ、およびインバータＩＮＶ３の出力を反転させるインバータＩＮＶ４の出力端子ＣＬＫ＿ｐが接続されている。第２のクロック制御部２８は、このような構成とすることにより、マスタラッチ部２４からの出力信号をクロック信号ＣＬＫに同期させて出力する。
【００１０】
第２のクロック制御部２８の出力信号は、その後、スレーブラッチ部３０に入力される。このスレーブラッチ部３０は、リセット信号ＲＮがアクティブのときは強制的にリセット値を保持し、また、リセット信号ＲＮがアクティブでないときは第２のクロック制御部２８からの出力信号をクロック信号ＣＬＫに同期して一時的に保持する機能を有する。スレーブラッチ部３０は、ノアＮＯＲ２とノアＮＯＲ２の出力信号を反転させるインバータＩＮＶ９とインバータＩＮＶ９の出力とノアＮＯＲ２の入力間に直列に挿入されたトランスファーゲートＴＧ６を有する構成である。ノア回路ＮＯＲ２の一方の入力には、リセット信号ＲＮの反転であるインバータＩＮＶ６の出力信号が接続され、トランスファーゲートＴＧ６には、クロック信号ＣＬＫを反転させるインバータＩＮＶ３の出力端子ＣＬＫ＿ｎ、およびインバータＩＮＶ３の出力を反転させるインバータＩＮＶ４の出力端子ＣＬＫ＿ｐが接続されている。かかるスレーブラッチ部３０から出力された信号は、出力端子３２から出力データＱとして出力される。
【００１１】
なお、上記の各トランスファーゲートＴＧ１〜ＴＧ６は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタのソース、ドレインを共通に接続した構成であり、ＰＭＯＳトランジスタのゲートとＮＭＯＳトランジスタのゲートに反転の関係の制御信号を印加することにより、スイッチとして動作する。
【００１２】
次に、図４に示したスキャン機能付きフリップフロップ１０の動作について説明する。まず、リセット入力端子２６から入力されるリセット信号ＲＮがＬｏｗレベル（以下、Ｌレベルと称する）の信号として入力された場合は、インバータＩＮＶ６の出力は、Ｈｉｇｈレベル（以下、Ｈレベルと称する）に固定され、かかるインバータＩＮＶ６の出力は、マスタラッチ部２４とスレーブラッチ部３０内に備わるノア回路ＮＯＲ１、ＮＯＲ２の一方の入力をＨレベルに固定する。その結果、ノア回路ＮＯＲ１とノア回路ＮＯＲ２の出力は、クロック信号ＣＬＫやデータ信号Ｄの値に依存することなくＬレベルに固定されて、データ出力端子３２を介して出力データＱとして出力される。この動作は、リセット信号ＲＮにＨレベルの信号が入力されるまで保持される。
【００１３】
一方、リセット入力端子２６から入力されるリセット信号ＲＮがＨレベル（通常動作）の信号として入力される場合は、まず、クロック信号ＣＬＫは、Ｌレベルで保持されている。従って、第１のクロック制御部２０のトランスファーゲートＴＧ３、およびスレーブラッチ部３０のトランスファーゲートＴＧ６は、それぞれＯＮ状態で保持され、マスタラッチ部２４のトランスファーゲートＴＧ４、第２のクロック制御部２８のトランスファーゲートＴＧ５は、それぞれＯＦＦ状態で保持される。
【００１４】
このような状態で、スキャン・イネーブル端子から入力される選択信号ＳＥの値に応じて、もし、選択信号ＳＥがＬレベルの場合は、入力データ選択部１８のトランスファーゲートＴＧ１がＯＮ状態、トランスファーゲートＴＧ２がＯＦＦ状態となるため、データ入力端子１２から入力されたデータ信号Ｄが入力データ選択部１８の出力となって第１のクロック制御部２０に入力される。第１のクロック制御部２０では、トランスファーゲートＴＧ３がＯＮ状態となっているため、入力データ選択部１８からの入力をインバータＩＮＶ５で反転したレベルをマスタラッチ部２４に出力する。マスタラッチ部２４は、第１のクロック制御部２０より入力された信号を一方の入力をＬレベルで固定されたノア回路ＮＯＲ１を通して、第２のクロック制御部２８に出力する。このとき、前述したとおり、トランスファーゲートＴＧ４はＯＦＦ状態であるため、何も出力しない。第２のクロック制御部２８では、トランスファーゲートＴＧ５がＯＦＦ状態であるため、スレーブラッチ部３０には何も出力しない。
【００１５】
次に、クロック信号ＣＬＫが立ち上がると、第１のクロック制御部２０はトランスファーゲートＴＧ３がＯＦＦとなるため、マスタラッチ部２４に対するデータの出力を停止する。かかるマスタラッチ部２４では、クロック信号ＣＬＫの立ち上がりに同期してトランスファーゲートＴＧ４がＯＮとなり、インバータＩＮＶ７の出力信号がトランスファーゲートＴＧ４を介して一方の入力がＬレベルに固定されているノア回路ＮＯＲ１の入力に帰還されるため、クロック信号ＣＬＫがＨレベルの間の出力信号が保持される。
【００１６】
一方、第２のクロック制御部２８は、クロック信号ＣＬＫが立ち上がると、トランスファーゲートＴＧ５がＯＮとなるため、マスタラッチ部２４から受け取った信号を反転してスレーブラッチ部３０に出力する。スレーブラッチ部３０は、第２のクロック制御部２８から受け取った信号を一方がＬレベルで固定されたノア回路ＮＯＲ２で反転して出力端子３２から出力する。
【００１７】
続いて、クロック信号ＣＬＫが再び立ち下がると、第２のクロック制御部２８は、トランスファーゲートＴＧ５が再びＯＦＦとなるため、スレーブラッチ部３０へのデータの出力を停止する。スレーブラッチ部３０では、トランスファーゲートＴＧ６がＯＮとなってインバータＩＮＶ９の出力を一方がＬレベルで固定されたノア回路ＮＯＲ２の入力に帰還されるため、クロック信号ＣＬＫがＬレベルの間の出力信号が保持される。
【００１８】
以上の従来技術のスキャン機能付きフリップフロップの動作をまとめると、以下の表１に示す真理値表のようになる。ここで、表１に示した「Ｘ」は「Ｄｏｎ’ｔ  Ｃａｒｅ」を示し、「↑」はクロックの立ち上がりを示している。さらに「ＮＯＲＭＡＬ」は通常動作時を示し「ＳＣＡＮ  ＳＨＩＦＴ」はスキャン動作を示している。
【表１】
2007170822.tif 000003
【特許文献１】特開２００５−１６４４３７号公報
【特許文献２】特開２００４−０１２３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
初期不良のＬＳＩをバーンインテストで排除するためには、前述したバーンイン条件を適切に設定すると共に、高い回路活性率が必要である。ただし、最近のＬＳＩ回路は消費電力を削減するため、ＬＳＩ回路に備わる機能ブロック毎に回路の動作をＯＮ／ＯＦＦの選択をする選択信号ＳＥを入力するイネーブル端子が装備されるケースが多い。このイネーブル端子は、機能ブロックだけではなく、一般にデジタルロジック回路に比べて消費電力が大きいアナログ回路であるアナログＩＰ等にも装備されており、かかる機能ブロックやアナログＩＰが動作する必要のないときは、内部にクロックの伝播を阻止することや電源自体から論理を構成しているトランジスタを分離することにより消費電力を削減している。
【００２０】
バーンイン時には、内部フリップフロップの活性率を上げるため、スキャンテストのスキャンチェーンにＬＳＩの外部または内部で発生させたランダムパターンを入力するが、イネーブル端子に入力される選択信号の値を保持するフリップフロップが随時更新されてしまうため、イネーブル端子付きの機能ブロックまたはアナログＩＰが動作している時間は、全動作時間の約半分程度であると予想される。換言すると、機能ブロック、およびアナログＩＰブロックがバーンイン期間中に常時動作している保証がない。このため、イネーブル信号となる選択信号により制御される機能ブロック、アナログＩＰ内の初期段階での不良を加速しきれずに、これら機能ブロックおよびアナログＩＰ内に初期不良が残る確率が高くなる虞がある。
【００２１】
上記問題を回避するためには、各機能ブロックやアナログＩＰのイネーブル信号を保持している各フリップフロップの論理回路に、通常動作時の論理回路に加えて、バーンインモード時に各ブロックを有効にする値を出力させる論理回路を追加すると共に、スキャンテストのシフトモードにおいては、斯かる各ブロックを有効にする値が更新されないよう、各フリップフロップをスキャンチェーンから取り除く必要がある。また、イネーブル信号を保持するフリップフロップをスキャンセル化せず、新たにバーンイン用に端子を追加し、その端子を利用して各ブロックのイネーブル信号の極性に応じた値を保持するような回路を付加し、バーンイン期間中の各機能ブロックやアナログＩＰの動作を保証していた。しかしながら、フリップフロップをスキャンチェーンから取り除くことは、かかるフリップフロップの前後のゲートの故障検出率を低下させる虞があるため行うべきではない。また、スキャンセル化されないフリップフロップ以降の故障を検出することを容易に実行できなくなるため、故障検出率の低下という課題が生じる。
【００２２】
そこで、本発明は、従来のフリップフロップが有する上記問題点に鑑みてなされたものであり、本発明の目的は、スキャンテストの際に新たに入力端子や論理回路を設けることなくデータ出力端子からの出力をＨレベルまたはＬレベル値の固定値に保持可能とした上で、スキャンテスト時に通常のスキャン機能付きのフリップフロップとして動作することによって、ＬＳＩの故障検出率に影響を及ぼさないことの可能な、新規かつ改良されたフリップフロップ、および斯かるフリップフロップを備える半導体集積回路を提供することである。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明のある実施の態様によれば、通常動作時にデータ入力端子からのデータ信号を取りこんでラッチし、スキャンテスト時にスキャン入力端子からのスキャン信号を取りこんでラッチするフリップフロップにおいて、データ信号またはスキャン信号をスキャン・イネーブル端子から入力される選択信号に基づいて選択する入力データ選択手段と、フリップフロップを初期状態に戻すために入力されるリセット信号がアクティブのときは、リセット信号に応答して強制的にリセット値を保持し、リセット信号が非アクティブのときは、入力データ選択手段からの出力信号をクロック入力端子から入力されるクロック信号に同期して保持するデータ保持手段と、データ保持手段でラッチされたデータ信号を出力するデータ出力端子と、スキャンテスト時にスキャン入力端子からのスキャン信号が直接出力されるスキャン出力端子と、通常動作時にはデータ保持手段の出力信号をデータ出力端子から出力し、スキャンテスト時には設定した固定値をデータ出力端子から出力させ、かつスキャン信号をスキャン出力端子から直接出力されるように制御する出力データ選択手段と、を備えることを特徴とするフリップフロップが提供される。
【００２４】
このような構成とすることにより、バーンイン時のスキャンテストの際にも、フリップフロップのデータ出力端子から固定値が出力されるように制御されるので、従来のように、ＬＳＩに備わる各機能ブロックやアナログＩＰのイネーブル信号を保持している各フリップフロップの論理回路に、かかる各機能ブロックやアナログＩＰを有効にする値を出力させる論理回路を追加する必要もなく、かつ、かかる各機能ブロックやアナログＩＰを有効にする値が更新されないように、各フリップフロップをスキャンチェーンから取り除く手間も削減できる。換言すると、出荷テスト時に行うバーンインを効率的に実行可能とし、初期不良を含んだＬＳＩデバイスの出荷を効率良く防ぐことができるようになる。
【００２５】
このとき、上記実施の態様において、出力データ選択手段は、スキャン・イネーブル端子から入力される選択信号をリセット信号でラッチして形成されるデータ選択信号により制御されることとしてもよい。
【００２６】
このような構成とすることにより、フリップフロップの通常動作時とスキャンテスト時でのデータ出力端子からの出力データを制御できるので、ＬＳＩの出荷テスト時に行うバーンインを効率的にできるようになる。
【００２７】
また、上記実施の態様において、出力データ選択手段は、データ選択信号に応じてデータ保持手段からの出力信号の転送をＯＮ／ＯＦＦに切り換える２つのトランスファーゲートを備え、かかるトランスファーゲートのうちの一方のトランスファーゲートは、データ保持手段の出力段側にソース端子が設けられ、他方のトランスファーゲートは、一方のトランスファーゲートの出力段とデータ出力端子との間に接続されるようにドレイン端子が設けられ、固定値は、かかる他方のトランスファーゲートのソース端子を接地面または電源電圧の何れかに接続することにより設定されることとしてもよい。
【００２８】
このような構成とすることにより、スキャンテスト時にＬＳＩに含まれる各機能ブロックやアナログＩＰにＨｉｇｈレベルまたはＬｏｗレベルの何れかの固定値のデータ信号を入力できるようになるので、バーンイン期間中の各機能ブロックやアナログＩＰの動作を保証できる。
【００２９】
さらに、上記実施の態様において、データ保持手段では、クロック信号の立ち上がりエッジまたは立ち下がりエッジの何れか一方をトリガーとすることとしてもよい。
【００３０】
このような構成とすることにより、ＬＳＩの出荷テスト時に行うバーンインをより広範にできるようになる。
【００３１】
上記課題を解決するために、本発明の別の実施の態様によれば、上述した各実施の態様のフリップフロップを用いて同期回路を構成することを特徴とする半導体集積回路が提供される。
【００３２】
このような構成とすることにより、かかるフリップフロップを含むＬＳＩの故障検出率を下げることなく、バーンイン時には同期回路に含まれる全ての機能ブロックおよびアナログＩＰを動作させ続けることが保証できる。
【００３３】
このとき、上記実施の態様において、固定値は、フリップフロップが作動させる同期回路に含まれる機能ブロックおよびアナログＩＰの動作状態を制御するイネーブル端子の極性に応じて、スキャンテスト時にＨｉｇｈレベルまたはＬｏｗレベルの何れかの固定値を出力するフリップフロップを配置することとしてもよい。
【００３４】
このような構成とすることにより、バーンイン時に同期回路に含まれるフリップフロップの活性化率を高めることができるので、ＬＳＩの故障検出率の低下を防止できる。
【発明の効果】
【００３５】
以上説明したように本発明によれば、バーンイン時にスキャンテストをする際に、新たに入力端子を設けることなく出力をＨレベルまたはＬレベルの固定値に保持して、スキャンテスト時に通常のスキャンフリップフロップとして動作してもバーンイン時の故障検出率に影響を及ぼさないため、出荷テスト時に行うバーンインを効率的に行うことができ、初期不良を含んだＬＳＩデバイスの出荷を効率良く防ぐことができる。
【発明を実施するための最良の形態】
【００３６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００３７】
まず、本発明の第１の実施の形態に係るバーンイン用のスキャン機能付きフリップフロップの構成について、図面を使用しながら説明する。図１は、本発明の第１の実施の形態に係るバーンイン用のスキャン機能付きフリップフロップの構成を示す回路図であり、スキャンテスト時に出力データＱとしてＬレベルの固定値が出力される例を示し、図２は図１と同様にフリップフロップの構成を示す回路図であり、スキャンテスト時に出力データＱとしてＨレベルの固定値が出力される例を示す。
【００３８】
図１に示すように、本実施の形態のフリップフロップ１００は、図４に示すように、スレーブラッチ部１３０の出力段とデータ出力端子１３２との間に、出力する信号としてスレーブラッチ部１３０からの出力信号と固定値（ここではＬレベルを出力）の出力信号とを選択する手段として出力データ選択部１３４が設けられる。それに伴って、本実施の形態のフリップフロップ１００は、出力データ選択部１３４の選択信号をラッチするリセット信号ＲＮに応じてスキャン・イネーブル端子から入力される選択信号ＳＥをフリップフロップ１００の内部に伝播するリセット制御部１３６と、このリセット制御部１３６からの出力信号に応じて出力データ選択信号をラッチする出力データ選択信号ラッチ部１３８と、スレーブラッチ部１３０からの出力信号をスキャン出力信号ＳＯとして出力するスキャン出力端子１４０と、をさらに備える。
【００３９】
このように、出力データ選択部１３４、リセット制御部１３６、出力データ選択信号ラッチ部１３８、およびスキャン出力端子１４０を追加して設けている点で、図４に示す従来のスキャン機能付きフリップフロップ１０と構成上異なっている。なお、各入力端子１１２、１１４、１１６、１２２、１２６、データ信号Ｄまたはスキャン入力信号ＳＩをスキャン・イネーブル端子１１６から入力される選択信号ＳＥに基づいて選択する入力データ選択手段となる入力データ選択部１１８、フリップフロップ１００を初期状態に戻すために入力されるリセット信号ＲＮがアクティブのときは、リセット信号ＲＮに応答して強制的にリセット値を保持し、リセット信号ＲＮが非アクティブのときは、入力データ選択部１１８の出力信号をクロック入力端子１２２から入力されるクロック信号ＣＬＫに同期して保持するデータ保持手段となる第１クロック制御部１２０、マスタラッチ部１２４、第２制御クロック部１２８、およびスレーブラッチ部１３０の構成および動作は、前述した図４に示す従来のスキャン機能付きフリップフロップ１０に備わる各入力端子１２、１４、１６、２２、２６、データ選択部１８、第１クロック制御部２０、マスタラッチ部２４、第２制御クロック部２８、およびスレーブラッチ部３０と略同一なので、その説明は省略する。換言すると、図４に示す従来技術のフリップフロップ１０に備わる上記各構成要素の動作は、本実施の形態に係るフリップフロップ１００においても当然にその基礎動作として機能するものとする。
【００４０】
出力データ選択部１３４は、リセット制御部１３６の出力と出力データ選択信号ラッチ部１３８の出力に応じてスレーブラッチ部１３０からの出力信号の転送をＯＮ／ＯＦＦに切り換えるトランスファーゲートＴＧ１７、ＴＧ１８を備える。このうち、トランスファーゲートＴＧ１７は、スレーブラッチ部１３０の出力段側にソース端子を有し、リセット制御部１３６の出力および出力データ選択信号ラッチ部１３８の出力に応じてスレーブラッチ部１３０からの出力信号の転送をＯＮ／ＯＦＦに切り換える。一方、トランスファーゲートＴＧ１８は、ソース端子が接地（ＧＮＤ）され、ドレイン端子がトランスファーゲートＴＧ１７の出力段とデータ出力端子１３２との間に接続されるようにして設けられている。このようにトランスファーゲートＴＧ１８を設けることにより、固定値出力時のデータ出力端子１３２からの出力データＱを固定値がＬレベルとなるように制御されるようになる。
【００４１】
リセット制御部１３６は、リセット信号ＲＮに応じてスキャン・イネーブル端子から入力される選択信号をフリップフロップ１００の内部に転送をするトランスファーゲートＴＧ１９を備える。このため、出力データ選択部１３４の選択信号をラッチするリセット信号ＲＮに応じてスキャン・イネーブル端子から入力される選択信号ＳＥがフリップフロップ１００の内部に伝播される。
【００４２】
出力データ選択信号ラッチ部１３８は、リセット制御部１３６の出力信号を反転させるインバータＩＮＶ２０と、かかるインバータＩＮＶ２０の出力信号を反転させるインバータＩＮＶ２１と、かかるインバータＩＮＶ２１の出力とインバータＩＮＶ２０の入力段の間に直列に挿入され、インバータＩＮＶ２１の出力信号をリセット信号ＲＮに応じてインバータＩＮＶ２０への転送をＯＮ／ＯＦＦに切り換えるトランスファーゲートＴＧ２０と、を有する構成である。このような構成とすることによって、リセット制御部１３６からの出力信号に応じて出力データ選択部１３４に送信する出力データ選択信号をラッチする。
【００４３】
次に、本実施の形態に係るバーンイン用のフリップフロップ１００の動作について説明する。
【００４４】
まず、リセット信号ＲＮおよび選択信号ＳＥが共にＬレベルに固定されている場合の動作について説明する。このとき、マスタラッチ部１２４およびスレーブラッチ部１３０は、従来のフリップフロップ１０と同様に入力信号をＬレベルに保持する。また、リセット制御部１３６では、トランスファーゲートＴＧ１９がオン状態となり、スキャン・イネーブル端子１１６から入力される選択信号ＳＥがＬレベルを保持した状態で出力データ選択信号ラッチ部１３８に入力される。そして、出力データ選択信号ラッチ部１３８に備わるインバータＩＮＶ２０によって、入力されたＬレベルの信号が反転することにより、その出力はＨレベルを保持する。その結果、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオン、トランスファーゲートＴＧ１８がオフとなるため、スレーブラッチ部１３０から出力データ選択部１３４へ入力されるＬレベルの信号がデータ出力端子１３２から出力信号Ｑとして出力される。また、リセット信号ＲＮを解除後では、出力データ選択信号ラッチ部１３８は、Ｈレベルを保持するため、クロック信号ＣＬＫを入力すれば、通常と同じ動作のフリップフロップとなる。
【００４５】
次に、リセット信号ＲＮがＬレベルに固定され、選択信号ＳＥがＨレベルに固定されている場合の動作について説明する。このとき、マスタラッチ部１２４およびスレーブラッチ部１３０は、従来のフリップフロップと同様に入力信号をＬレベルに保持する。上述したリセット信号ＲＮおよび選択信号ＳＥが共にＬレベルに固定されている場合の動作と同様に、リセット制御部１３６のトランスファーゲートＴＧ１９がオン状態となるため、出力データ選択信号ラッチ部１３８には、選択信号ＳＥがＨレベルの状態で入力され、インバータＩＮＶ２０により、かかる選択信号ＳＥが反転されるので、インバータＩＮＶ２０の出力はＬレベルを保持する。その結果、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオフ、トランスファーゲートＴＧ１８がオンとなるので、トランスファーゲートＴＧ１８のソース端子がＧＮＤに接続され、固定値がＬレベルの出力信号Ｑとしてデータ出力端子１３２に出力される。また、トランスファーゲートＴＧ１７がオフになるに伴い、スレーブラッチ部１３０からの出力信号は、スキャン出力信号ＳＯとしてスキャン出力端子１４０から出力される。
【００４６】
リセット信号ＲＮを解除後では、クロック信号ＣＬＫを入力しても、出力データ選択信号ラッチ部１３８では、出力データ選択信号がＬレベルに保持されるため、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオフ、トランスファーゲートＴＧ１８がオンとなり、データ出力端子１３２には出力信号ＱがＬレベルの固定値として出力され続ける。換言すると、出力データ選択部１３４に備わるトランスファーゲートＴＧ１８のソース端子をＧＮＤに接地することにより、データ出力端子１３２から出力される出力データＱがＬレベルの固定値となる。
【００４７】
一方、図２に示すように、出力データ選択部１３４に備わるトランスファーゲートＴＧ１８のソース端子を電源電圧（ＶＤＤ）に接続することにより、データ出力端子１３２から出力される出力データＱは、Ｈレベルの固定値となる。以下、出力データ選択部１３４に備わるトランスファーゲートＴＧ１８のソース端子を電源電圧（ＶＤＤ）に接続したときの本実施の形態のフリップフロップ１００の動作について、図２を参照しながら説明する。
【００４８】
本実施の形態のフリップフロップ１００は、出力データ選択部１３４に備わるトランスファーゲートＴＧ１８のソース端子の接続先をＶＤＤに接続されているかＧＮＤに接続されているかによって、固定値出力時に出力される固定値がＨレベルかＬレベルになるかが決定される。すなわち、固定値出力時にＨレベルの固定値を出力する場合は、トランスファーゲートＴＧ１８に備わるソース端子がＶＤＤに接続され、トランスファーゲートＴＧ１８のドレイン端子がトランスファーゲートＴＧ１７の出力段とデータ出力端子１３２との間に接続されるようにして設けられる。このようにトランスファーゲートＴＧ１８を設けることにより、固定値出力時のデータ出力端子１３２からの出力データＱを固定値がＨレベルとなるように制御されるようになる。
【００４９】
なお、図２に示すフリップフロップ１００の基本動作は、図１に示したフリップフロップ１００と略同一である。すなわち、リセット信号ＲＮおよび選択信号ＳＥが共にＬレベルに固定されている場合では、マスタラッチ部１２４およびスレーブラッチ部１３０は、入力信号をＬレベルに保持する。また、リセット制御部１３６では、トランスファーゲートＴＧ１９がオン状態となり、スキャン・イネーブル端子１１６から入力される選択信号ＳＥがＬレベルを保持した状態で出力データ選択信号ラッチ部１３８に入力される。そして、出力データ選択信号ラッチ部１３８に備わるインバータＩＮＶ２０によって、入力されたＬレベルの信号が反転することにより、その出力はＨレベルを保持する。その結果、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオン、トランスファーゲートＴＧ１８がオフとなるため、スレーブラッチ部１３０から出力されるＬレベルの信号がデータ出力端子１３２から出力信号Ｑとして出力される。また、リセット信号ＲＮを解除後では、出力データ選択信号ラッチ部１３８は、Ｈレベルを保持するため、クロック信号ＣＬＫを入力すれば、通常と同じ動作のフリップフロップとなる。
【００５０】
次に、リセット信号ＲＮがＬレベルに固定され、選択信号ＳＥがＨレベルに固定されている場合では、マスタラッチ部１２４およびスレーブラッチ部１３０は、入力信号をＬレベルに保持する。上述したリセット信号ＲＮおよび選択信号ＳＥが共にＬレベルに固定されている場合の動作と同様に、リセット制御部１３６のトランスファーゲートＴＧ１９がオン状態となるため、出力データ選択信号ラッチ部１３８には、選択信号ＳＥがＨレベルの状態で入力され、インバータＩＮＶ２０により、かかる選択信号ＳＥが反転されるので、インバータＩＮＶ２０の出力はＬレベルを保持する。その結果、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオフ、トランスファーゲートＴＧ１８がオンとなるので、かかるトランスファーゲートＴＧ１８のソース端子がＶＤＤに接続されて、固定値がＨレベルの出力信号Ｑとしてデータ出力端子１３２に出力される。
【００５１】
また、トランスファーゲートＴＧ１７がオフになるに伴い、スレーブラッチ部１３０からの出力信号は、スキャン出力信号ＳＯとしてスキャン出力端子１４０から出力される。リセット信号ＲＮを解除後では、クロック信号ＣＬＫを入力しても、出力データ選択信号ラッチ部１３８では、出力データ選択信号がＬレベルに保持されるため、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオフ、トランスファーゲートＴＧ１８がオンとなり、データ出力端子１３２には、出力信号ＱがＨレベルの固定値として出力され続ける。
【００５２】
次に、本実施の形態のフリップフロップ１００を使用した半導体集積回路の構成について図面を使用しながら説明する。図３は、図１および図２に示すフリップフロップ１００を使用した半導体集積回路の一例である同期回路２００の構成を示す。ここで、符号ＦＦ＿１０、ＦＦ＿１１、ＦＦ＿１４は、図４に示す従来のスキャン機能付きフリップフロップ１０を示し、符号ＦＦ＿１３は、本実施の形態に係るバーンイン用のフリップフロップ１００のうち図１に示すバーンイン時にデータ出力端子１３２からＬレベルの固定値を出力する例のものであり、符号ＦＦ＿１２、ＦＦ＿１５も符号ＦＦ＿１３と同様に、本実施の形態に係るバーンイン用のフリップフロップ１００であり、図２に示すバーンイン時にデータ出力端子１３２からＨレベルの固定値を出力する例のものである。本実施の形態のフリップフロップ１００を使用した半導体集積回路の構成は、かかる回路に含まれるフリップフロップが保持している機能ブロック２０１、２０２のイネーブル端子ＥＮＡ１、ＥＮＡ２や、アナログＩＰ２０３のイネーブル端子ＥＮＡ３の極性に応じて決定される。
【００５３】
また、第１機能ブロック２０１は、クロック端子ＣＫ１にクロック信号が入力される同期回路であり、Ｌｏｗアクティブのイネーブル端子ＥＮＡ１を具備するものとする。第２機能ブロック２０２は、クロック端子ＣＫ２にクロック信号が入力される同期回路であり、Ｈｉｇｈアクティブのイネーブル端子ＥＮＡ２を具備するものとする。アナログＩＰ２０３は、スキャン化されていないＩＰブロックであり、Ｈｉｇｈアクティブのイネーブル端子ＥＮＡ３を具備するものとする。
【００５４】
図３において、本実施の形態に係るバーンイン用のフリップフロップ１００である符号ＦＦ＿１２、ＦＦ＿１３、ＦＦ＿１５の次段へのスキャンチェーンchain１、chain２での接続においてスキャン出力端子１４０（ＳＯ）を使用している以外は、従来の同期回路と略同一である。また、スキャンチェーンchain１、chain２は、それぞれ別個のスキャンチェーンを構成しており、外部スキャン入力端子（図示せず）より幾つかの同一スキャンチェーン内のフリップフロップを経由して、各フリップフロップＦＦ＿１０、ＦＦ＿１３のスキャン入力端子１１４（ＳＩ）に接続されているものとする。
【００５５】
図３に示すフリップフロップＦＦ＿１２、ＦＦ＿１５の出力は、それぞれ同一スキャンチェーンchain１、chain２内に含まれる次のフリップフロップのスキャン入力端子１１４（ＳＩ）に接続されているものとする。なお、図３では、簡略化のためフリップフロップＦＦ＿１０、ＦＦ＿１１、ＦＦ＿１２をスキャンチェーンchain１に、フリップフロップＦＦ＿１３、ＦＦ＿１４、ＦＦ＿１５をスキャンチェーンchain２に割り当てているが、これらフリップフロップのスキャンチェーンchain１、chain２の割り当てに決まりがあるわけではなく、何れかのチェーングループに属していればよいものとする。また、各フリップフロップＦＦ＿１０、ＦＦ＿１１、ＦＦ＿１２、ＦＦ＿１３、ＦＦ＿１４、ＦＦ＿１５は、上記スキャンチェーンchain１、chain２による接続以外にも、これらフリップフロップＦＦ＿１０、ＦＦ＿１１、ＦＦ＿１２、ＦＦ＿１３、ＦＦ＿１４、ＦＦ＿１５を含む制御ブロック２０４内に備わる組み合わせ回路ＣＯＭＢ１を介して接続されているものとする。
【００５６】
次に、本実施の形態に係るフリップフロップ１００を半導体集積回路２００に適用したときの動作について説明する。図３に示す同期回路２００に対してバーンインテストを行う際、まず、スキャン・イネーブル信号である選択信号ＳＥをＨｉｇｈレベルにして、各スキャン機能付きフリップフロップ１００のデータ選択部１１８に備わるデータ入力端子１１２（Ｄ）とスキャン入力端子１１４（ＳＩ）からの入力信号が選択されるようにする。その後、クロック端子１２２（ＣＫ）にクロック信号を入力すると共に、不図示の外部スキャン入力端子から（または、内部のランダム発生回路から）、ランダムな２進値を入力して、スキャンチェーンchain１、chain２上の全てのフリップフロップ１００を一定時間動作させる。なお、かかる動作は、全て上述したバーンイン条件の元で行われるものとする。
【００５７】
スキャンチェーンchain１、chain２上の全てのフリップフロップ１００を一定時間動作させてから、まず、スキャン・イネーブル端子１１６から入力される選択信号ＳＥをアクティブ（Ｈレベル）にする。なお、かかる選択信号ＳＥは、以後アクティブ状態を保持させておくものとする。選択信号ＳＥをアクティブにした後に、リセット信号ＲＮをアクティブ（Ｌレベル）にして、出力データ選択部１３４へ入力される選択信号ＳＥを制御するリセット制御部１３６および出力データ選択信号ラッチ部１３８を作動させる。
【００５８】
その後、リセット信号ＲＮを解除（Ｈレベル）にして、クロック信号ＣＬＫを入力しても、出力データ選択信号ラッチ部１３８では、出力データ選択信号がＬレベルに保持されるため、出力データ選択部１３４に備わるトランスファーゲートＴＧ１７がオフ、トランスファーゲートＴＧ１８がオンとなり、データ出力端子１３２には出力信号ＱがＨレベルまたはＬレベルの固定値として出力され続ける。換言すると、出力データ選択部１３４に備わるトランスファーゲートＴＧ１８のソース端子の接続先の電位により、データ出力端子１３２から出力される出力データＱがＨレベルまたはＬレベルの固定値となる。その結果、バーンイン時にデータ出力端子１３２からＨレベルの固定値を出力するフリップフロップＦＦ＿１２、ＦＦ＿１５の出力データＱはＨレベルとなり、アナログＩＰブロック２０３、第２機能ブロック２０２は、常に動作している状態となる。また、バーンイン時にデータ出力端子１３２からＬレベルの固定値を出力するフリップフロップＦＦ＿１３の出力はＬレベルとなり、第１機能ブロック２０１は他のブロック２０２、２０３と同様に動作状態となる。
【００５９】
なお、スキャンテストを行う際には、スキャン・イネーブル端子ＳＥから入力される選択信号ＳＥがアクティブすなわちスキャンシフトモードの場合、リセット信号ＲＮがアクティブになることがないため、本実施の形態のフリップフロップ１００は、ＬＳＩのスキャンテストの実施に影響を及ぼさない。
【００６０】
このように、本実施の形態のフリップフロップ１００は、スキャンテスト時には、リセット入力端子１２６から入力されるリセット信号ＲＮおよびスキャン・イネーブル端子１１６から入力される選択信号ＳＥによって、スキャン出力端子１４０（ＳＯ）からスキャン入力端子１１４に入力されたスキャン入力信号ＳＩのデータが直接出力され、データ出力端子１３２の出力データＱが出力データ選択部１３４で設定した固定値となるように出力される。
【００６１】
このため、従来のスキャン機能付きフリップフロップ１０のように、半導体集積回路に含まれる各機能ブロックおよびアナログＩＰのイネーブル信号を保持するフリップフロップまでランダムに更新されることを未然に防ぐことができるので、かかる機能ブロックおよびアナログＩＰがバーンイン期間中でも動作状態を維持するようになる。その結果、従来のように、各機能ブロックおよびアナログＩＰブロック内の初期段階での不良を加速しきれずに、かかる不良を抱えたままのＬＳＩが出荷されることを防止できる。すなわち、バーンイン用の端子や回路を別途設けることなく、かつＬＳＩの故障検出率を低下させることなく、ＬＳＩに含まれる各機能ブロックやアナログＩＰのバーンイン時に動作していることを保証できる。
【００６２】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６３】
例えば、上述した第１の実施の形態では、クロック信号の立ち上がりエッジをトリガーとして出力信号が更新されるフリップフロップを例として説明しているが、本発明は、かかるフリップフロップに限るものではなく、クロック信号の立下りエッジをトリガーとするフリップフロップでも当然に実現できるものである。
【産業上の利用可能性】
【００６４】
本発明は、フリップフロップおよびこれを用いた半導体集積回路に適用可能であり、特にバーンイン時に使用するスキャン機能付きフリップフロップおよびこれを用いた半導体集積回路に適用可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施の形態に係るバーンイン用のスキャン機能付きフリップフロップ（スキャンテスト時にＬｏｗレベル出力）の構成を示す回路図である。
【図２】本発明の第１の実施の形態に係るバーンイン用のスキャン機能付きフリップフロップ（スキャンテスト時にＨｉｇｈレベル出力）の構成を示す回路図である。
【図３】図１、図２に示すフリップフロップを用いた同期回路の構成例である。
【図４】従来技術に関するスキャン機能付きフリップフロップの構成を示す回路図である。
【符号の説明】
【００６６】
１００      フリップフロップ
１１２      データ入力端子
１１４      スキャン入力端子
１１６      スキャン・イネーブル端子
１１８      入力データ選択部
１２０      第１クロック制御部
１２２      クロック入力端子
１２４      マスタラッチ部
１２６      リセット入力端子
１２８      第２クロック制御部
１３０      スレーブラッチ部
１３２      データ出力端子
１３４      出力データ選択部
１３６      リセット制御部
１３８      出力データ選択信号ラッチ部
１４０      スキャン出力端子
【図１】
2007170822.tif 000004
【図２】
2007170822.tif 000005
【図３】
2007170822.tif 000006
【図４】
2007170822.tif 000007