(57)【要約】【課題】  ＰＬＬ回路１が形成されて成る基板２１の小型化・低コスト化を図る。【解決手段】  ＰＬＬ回路形成用の基板２０には、ＰＬＬ回路１が形成されているＰＬＬ回路形成用領域Ｚと、当該領域Ｚに隣接する領域であってＰＬＬ回路１の回路動作検査後に切り捨てられる捨て板領域Ｘとを設定する。ＰＬＬ回路形成用領域ＺにおけるＰＬＬ回路１の発振器制御回路３からループフィルタ４を通って電圧制御発振器２の制御電圧入力部７に至るまでの制御電圧の導通路の途中の部位から捨て板領域Ｘまで、制御電圧を検出するための制御電圧検出用導通路１６を設ける。捨て板領域Ｘには、制御電圧検出用導通路１６に連接された制御電圧測定用電極パッド部１８を設ける。【選択図】        図１
2007006124.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧入力部が設けられ当該制御電圧入力部から入力する制御電圧に応じて発振信号の発振周波数が変化する電圧制御発振器と、
電圧制御発振器から出力される発振信号を検出し当該検出信号の発振周波数に基づいて電圧制御発振器から出力される発振信号の発振周波数が設定の発振周波数となるための制御電圧を電圧制御発振器の制御電圧入力部に向けて出力する発振器制御回路と、
発振器制御回路から電圧制御発振器の制御電圧入力部に至る制御電圧導通路の途中に介設され制御電圧のノイズを低減するループフィルタと、
を有するＰＬＬ回路を形成するための基板において、
当該基板には、ＰＬＬ回路が形成されているＰＬＬ回路形成用領域と、当該ＰＬＬ回路形成用領域に隣接する領域であってＰＬＬ回路の回路動作検査後に切り捨てられる捨て板領域とが設定されており、
ＰＬＬ回路形成用領域におけるＰＬＬ回路の発振器制御回路からループフィルタを通って電圧制御発振器の制御電圧入力部に至るまでの制御電圧導通路の途中の部位から捨て板領域まで、制御電圧を検出するための制御電圧検出用導通路が設けられ、
また、捨て板領域には、制御電圧検出用導通路に連接された制御電圧測定用電極パッド部が設けられていることを特徴とするＰＬＬ回路形成用の基板。
【請求項２】
ＰＬＬ回路形成用領域に形成されている制御電圧検出用導通路部分には、ＰＬＬ回路側と、制御電圧測定用電極パッド部側との干渉を防止するための電気抵抗部が介設されていることを特徴とする請求項１記載のＰＬＬ回路形成用の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路を形成するためのＰＬＬ回路形成用の基板に関するものである。
【背景技術】
【０００２】
図４にはＰＬＬ（Phase-Locked-Loop）回路の回路構成例がブロック構成図により示されている。ＰＬＬ回路１は、ＶＣＯ（Voltage-Controlled-Oscillator（電圧制御発振器））２と、ＰＬＬ−ＩＣ３と、ＬＰＦ（ループフィルタ）４とを有して構成されている。
【０００３】
ＶＣＯ２は、外部の電源から電源入力部６を介して加えられる電源電力Ｖccを利用して発振信号を出力する発振器であり、当該ＶＣＯ２は、制御電圧入力部７を介して加えられる制御電圧Ｖctlの電圧値に応じて発振信号の発振周波数が変化する構成を備えている。ＶＣＯ２から出力された発振信号は出力部OUTからＰＬＬ回路１の外部に出力される。
【０００４】
ＰＬＬ−ＩＣ３には、ＶＣＯ２から出力される発振信号の発振周波数を設定するための発振周波数データ信号が外部からデータ入力部８を介して加えられる構成と成す。当該ＰＬＬ−ＩＣ３は、ＶＣＯ２から出力された発振信号を検出し、当該検出信号の発振周波数が発振周波数データ信号に基づいた設定の発振周波数となるための制御電圧Ｖctlを作り出しＶＣＯ２の制御電圧入力部７に向けて出力する回路構成を備えている。ＬＰＦ４は、ＰＬＬ−ＩＣ３からＶＣＯ２の制御電圧入力部７に至るまでの制御電圧導通路の途中に介設され制御電圧Ｖctlのノイズを低減するフィルターである。
【０００５】
【特許文献１】特開２０００−１８３７３３号公報
【特許文献２】特開平１０−３２４９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＶＣＯ２は、コンデンサやコイルやダイオード等の種々の部品を有して構成されている。それら各種部品の精度ばらつきによって、制御電圧入力部７から加えられる制御電圧Ｖctlに対するＶＣＯ２の発振信号の発振周波数が設計値からずれてばらつくという問題がある。この問題のために、ＰＬＬ−ＩＣ３によってＶＣＯ２の発振信号の発振周波数を設定値に安定化させるべく制御しようとしても、ＶＣＯ２の発振信号の発振周波数がばらつくという問題がある。
【０００７】
そこで、ＰＬＬ回路１が基板１０に形成された後の製造工程でＶＣＯ２の検査が行われる。例えば、図４の構成例では、ＰＬＬ回路１が形成されている基板１０には、ＰＬＬ−ＩＣ３から出力された制御電圧Ｖctlを検出するための検出用導通路１２と、当該検出用導通路１２に介設され当該導通路１２のスイッチオン・オフを行うスイッチ手段１３と、検出用導通路１２に連接された制御電圧測定部１４とが設けられている。この構成例では、例えば、スイッチ手段１３をスイッチオンの状態とし、制御電圧測定部１４に例えば電圧計のプローブ等を当接させ、検出用導通路１２とスイッチ手段１３と制御電圧測定部１４を介してＰＬＬ−ＩＣ３の制御電圧Ｖctlを検出する。また、その制御電圧Ｖctlに対するＶＣＯ２の発振信号を例えば出力部OUTから検出する。そして、制御電圧Ｖctlに対するＶＣＯ２の発振信号の発振周波数と、設定値とを比較する検査が行われる。この検査結果に基づいて、ＶＣＯ２の良否判定を行ったり、ＶＣＯ２を精度に応じてランク分けしたり、制御電圧Ｖctlに対するＶＣＯ２の発振信号の発振周波数が設定値となるようにＶＣＯ２を調整する等の予め定められた作業が行われる。
【０００８】
図４の構成例では、ＰＬＬ回路１が形成されている基板１０には、ＶＣＯ２の検査を行うために、検出用導通路１２とスイッチ手段１３と制御電圧測定部１４が設けられている。このように、ＰＬＬ回路１が形成されて成る一つの製品としての基板（ＰＬＬ回路形成基板）１０に、検出用導通路１２や、スイッチ手段１３や、制御電圧測定部１４を設けなければならないので、ＰＬＬ回路形成基板の小型化や低コスト化を妨げているという問題がある。
【０００９】
本発明は上記課題を解決するために成されたものであり、その目的は、小型化や低コスト化を図ることが容易となるＰＬＬ回路形成用の基板を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、制御電圧入力部が設けられ当該制御電圧入力部から入力する制御電圧に応じて発振信号の発振周波数が変化する電圧制御発振器と、
電圧制御発振器から出力される発振信号を検出し当該検出信号の発振周波数に基づいて電圧制御発振器から出力される発振信号の発振周波数が設定の発振周波数となるための制御電圧を電圧制御発振器の制御電圧入力部に向けて出力する発振器制御回路と、
発振器制御回路から電圧制御発振器の制御電圧入力部に至る制御電圧導通路の途中に介設され制御電圧のノイズを低減するループフィルタと、
を有するＰＬＬ回路を形成するための基板において、
当該基板には、ＰＬＬ回路が形成されているＰＬＬ回路形成用領域と、当該ＰＬＬ回路形成用領域に隣接する領域であってＰＬＬ回路の回路動作検査後に切り捨てられる捨て板領域とが設定されており、
ＰＬＬ回路形成用領域におけるＰＬＬ回路の発振器制御回路からループフィルタを通って電圧制御発振器の制御電圧入力部に至るまでの制御電圧導通路の途中の部位から捨て板領域まで、制御電圧を検出するための制御電圧検出用導通路が設けられ、
また、捨て板領域には、制御電圧検出用導通路に連接された制御電圧測定用電極パッド部が設けられていることを特徴としている。
【発明の効果】
【００１１】
この発明のＰＬＬ回路形成用の基板によれば、発振器制御回路から出力された制御電圧を検出するための制御電圧検出用導通路は、ＰＬＬ回路形成用領域の制御電圧導通路の途中の部位から捨て板領域まで伸長形成され、また、制御電圧検出用導通路に連接された制御電圧測定用電極パッド部は捨て板領域に設けられる構成とした。つまり、制御電圧測定用電極パッド部は、基板のＰＬＬ回路形成用領域には設けられていない。また、当該制御電圧測定用電極パッド部は、ＰＬＬ回路の回路動作検査後に切り捨てられる捨て板領域に設けられているので、制御電圧検出用導通路に当該導通路の導通オン・オフを行うためのスイッチ手段を設けなくとも済む。すなわち、ＰＬＬ回路が形成されて成る例えば製品としての基板には、制御電圧測定用電極パッド部も制御電圧検出用導通路のスイッチ手段も設けられていないので、それら制御電圧測定用電極パッド部とスイッチ手段を設けなければならない場合に比べて、ＰＬＬ回路部品の小型化や低コスト化を図ることができる。
【００１２】
また、制御電圧検出用導通路部分に電気抵抗部が介設されている構成を備えることによって、制御電圧測定用電極パッド部側と、ＰＬＬ回路側との電気的な干渉を防止することができ、ＰＬＬ回路の検査の精度を向上させることができたり、先端部が開放端となっている制御電圧検出用導通路が、ＰＬＬ回路に接続されていることに因ってＰＬＬ回路の回路動作に不具合が発生する等の問題発生を回避することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、この発明に係る実施形態例を図面に基づいて説明する。なお、以下に述べる各実施形態例の説明において、図４に示されるＰＬＬ回路１と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００１４】
図１（ａ）には第１実施形態例のＰＬＬ回路形成用の基板が模式的な平面図により示されている。この第１実施形態例のＰＬＬ回路形成用の基板２０には、ＰＬＬ回路１が形成されている複数のＰＬＬ回路形成用領域Ｚと、各ＰＬＬ回路形成用領域Ｚにそれぞれ隣接する捨て板領域Ｘとが設定されている。このＰＬＬ回路形成用の基板２０には、各ＰＬＬ回路形成用領域Ｚからそれぞれ当該領域Ｚに隣接する捨て板領域Ｘまで制御電圧検出用導通路１６が伸長形成されている。この制御電圧検出用導通路１６のＰＬＬ回路形成用領域Ｚ側の端部は、ＰＬＬ回路１のＰＬＬ−ＩＣ（発振器制御回路）３からＶＣＯ（電圧制御発振器）２の制御電圧入力部７に至るまでの制御電圧導通路の途中に接続されている。各捨て板領域Ｘには、それぞれ、制御電圧測定用電極パッド部１８が形成されており、制御電圧検出用導通路１６の捨て板領域Ｘ側の端部は、その制御電圧測定用電極パッド部１８に連接されている。
【００１５】
この第１実施形態例のＰＬＬ回路形成用の基板２０は上記のように構成されている。このＰＬＬ回路形成用の基板２０では、各ＰＬＬ回路形成用領域ＺにそれぞれＰＬＬ回路１が形成され、また、各ＰＬＬ回路形成用領域Ｚから、それぞれ、その隣の捨て板領域Ｘまで制御電圧検出用導通路１６が伸長形成され、さらに、各捨て板領域Ｘにはそれぞれ制御電圧測定用電極パッド部１８が形成されている状態で、各ＰＬＬ回路１のＶＣＯ２の検査が行われる。例えば、各ＰＬＬ回路１にそれぞれ電源を供給してＰＬＬ回路１全体を駆動させ、また、各捨て板領域Ｘの制御電圧測定用電極パッド部１８にそれぞれ例えば電圧計のプローブを当接させる。そして、各ＰＬＬ回路１のＰＬＬ−ＩＣ３の制御電圧Ｖctlをそれぞれ制御電圧検出用導通路１６と制御電圧測定用電極パッド部１８を介して検出して例えば電圧計により測定する。この測定結果を利用して、予め定められた検査手法により各ＶＣＯ２の検査を行う。また、ＶＣＯ２の発振周波数の調整を行う。
【００１６】
このような検査の後に、ＰＬＬ回路形成用の基板２０は、各ＰＬＬ回路形成用領域Ｚの境界線Ｌに沿って切断され、各ＰＬＬ回路形成用領域Ｚ毎に分離分割されて、ＰＬＬ回路１が形成されて成る図１（ｂ）に示されるようなＰＬＬ回路基板２１が作製される。すなわち、ＰＬＬ回路形成用の基板２０における捨て板領域Ｘは、ＰＬＬ回路１の回路動作の検査後に切り捨てられる部分である。
【００１７】
以下に、第２実施形態例を説明する。なお、この第２実施形態例の説明では、第１実施形態例と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
【００１８】
この第２実施形態例のＰＬＬ回路形成用の基板２０では、各ＰＬＬ回路形成用領域Ｚにそれぞれ形成されている制御電圧検出用導通路１６の部位には、電気抵抗部が介設されている。このため、各ＰＬＬ回路形成用領域ＺのＰＬＬ回路１の回路動作の検査後（ＶＣＯ２の検査後）に、ＰＬＬ回路形成用の基板２０を分離分割して切り出されたＰＬＬ回路基板２１には、図２に示されるように、制御電圧検出用導通路１６に電気抵抗部２２が介設されている状態となる。電気抵抗部２２は、ＰＬＬ回路１側と、制御電圧測定用電極パッド部１８側との電気的な干渉を防止するために設けられるものであり、その干渉を防止できる抵抗値を有している。
【００１９】
この第２実施形態例では、ＰＬＬ回路形成用の基板２０における電気抵抗部２２に関わる構成以外の構成は、第１実施形態例と同様である。
【００２０】
なお、この発明は第１と第２の各実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、第１と第２の各実施形態例では、制御電圧検出用導通路１６のＰＬＬ回路側の端部は、ＬＰＦ４とＶＣＯ２との間の制御電圧導通路部分に接続されていたが、ＰＬＬ−ＩＣ３とＬＰＦ４との間の制御電圧導通路部分に接続されていてもよい。
【００２１】
また、第１と第２の各実施形態例では、ＰＬＬ回路形成用の基板２０には、複数のＰＬＬ回路形成用領域Ｚが設定される構成であったが、例えば、図３に示されるように、ＰＬＬ回路形成用の基板２０’には、１つのＰＬＬ回路形成用領域Ｚが設定されると共に、そのＰＬＬ回路形成用領域Ｚの隣には捨て板領域Ｘが設定される構成としてもよい。また、ＰＬＬ回路の出力部OUTは、ＰＬＬ回路形成用領域Ｚ内に形成された他の回路に接続されている構成でもよい。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態例のＰＬＬ回路形成用の基板を説明するための平面図である。
【図２】第２実施形態例を説明するための平面図である。
【図３】その他の実施形態例を説明するための平面図である。
【図４】従来例の一つを説明するための平面図である。
【符号の説明】
【００２３】
１  ＰＬＬ回路
２  ＶＣＯ
３  ＰＬＬ−ＩＣ
４  ＬＰＦ
７  制御電圧入力部
１６  制御電圧検出用導通路
１８  制御電圧測定用電極パッド部
２０  ＰＬＬ回路形成用の基板
２２  電気抵抗部
【図１】
2007006124.tif 000003
【図２】
2007006124.tif 000004
【図３】
2007006124.tif 000005
【図４】
2007006124.tif 000006