(57)【要約】【課題】本発明は、プロセスの複雑化やチップサイズの増大を招くことなく、昇圧ユニットの増段に伴う起動不良や電流駆動能力の低減を回避することが可能な負昇圧チャージポンプ回路を提供することを目的とする。【解決手段】本発明に係る負昇圧チャージポンプ回路において、複数段に直列接続された電荷転送用トランジスタと出力用トランジスタのうち、前段側はＰチャネル型電界効果トランジスタ（Ｐ１〜Ｐ３、…）とされており、後段側はＮチャネル型電界効果トランジスタ（Ｎｍ、Ｎｏ）とされている。【選択図】図３
2007259520.tif 000002
【特許請求の範囲】
【請求項１】
電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を負昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、前記電荷転送用トランジスタのうち、前段側はＰチャネル型電界効果トランジスタであり、後段側はＮチャネル型電界効果トランジスタであることを特徴とする負昇圧チャージポンプ回路。
【請求項２】
接地端に対して直列接続された第１〜第ｍ（≧２）の電荷転送用トランジスタと；
第ｍの電荷転送用トランジスタと出力電圧引出端との間に直列接続された出力用トランジスタと；
一端が各トランジスタ間の接続ノードに接続された第１〜第ｍの電荷転送用キャパシタと；
一端が前記出力電圧引出端に接続され、他端が接地された出力用キャパシタと；
所定のクロック信号に同期して、電源電圧レベルと出力電圧レベルとの間でパルス駆動されるゲート信号、並びに、その論理を反転させた反転ゲート信号を生成し、第１〜第ｍの電荷転送用トランジスタ及び前記出力用トランジスタに対して、各々隣り合うもの同士が互いに異なる開閉状態となるように、前記ゲート信号並びに前記反転ゲート信号の供給を行うゲート信号生成手段と；
前記クロック信号に同期して、電源電圧レベルと接地電圧レベルとの間でパルス駆動される端子電圧、並びに、その論理を反転させた反転端子電圧を生成し、第１〜第ｍの電荷転送用キャパシタの各他端に対して、各々隣り合うもの同士が互いに異なる電圧レベルとなるように、前記端子電圧並びに前記反転端子電圧の供給を行う端子電圧生成手段と；
を有して成り、前記入力電圧を負昇圧することで、所望の出力電圧を生成するチャージポンプ回路であって、
第１〜第（ｍ−１）の電荷転送用トランジスタは、Ｐチャネル型電界効果トランジスタであり、第ｍの電荷転送用トランジスタ及び前記出力用トランジスタは、Ｎチャネル型電界効果トランジスタであることを特徴とする負昇圧チャージポンプ回路。
【請求項３】
液晶表示パネルの駆動制御を行うＬＣＤドライバＩＣであって、前記液晶表示パネルの負極性の駆動電圧を生成する手段として、請求項１または請求項２に記載の負昇圧チャージポンプ回路を備えて成ることを特徴とするＬＣＤドライバＩＣ。
【請求項４】
液晶表示パネルと、前記液晶表示パネルの駆動制御を行うＬＣＤドライバＩＣと、を有して成る液晶表示装置であって、前記ＬＣＤドライバＩＣとして、請求項３に記載のＬＣＤドライバＩＣを備えて成ることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を負昇圧して所望の出力電圧を生成する負昇圧チャージポンプ回路並びに、これを備えたＬＣＤドライバＩＣ及び液晶表示装置に関するものである。
【背景技術】
【０００２】
従来より、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて、入力電圧を正昇圧或いは負昇圧することにより、所望の出力電圧を生成するチャージポンプ回路が知られている。
【０００３】
上記従来のチャージポンプ回路では、一般に、電荷転送用トランジスタとして電界効果トランジスタが用いられており、そのチャネル型は、全段を通じてＮチャネル型或いはＰチャネル型のいずれかに統一されていた。
【０００４】
なお、本願発明に関連する従来技術の一例として、特許文献１には、複数段の昇圧ユニットのうち、前段側の昇圧ユニットを構成するトランジスタの基板電位と、後段側の昇圧ユニットを構成するトランジスタの基板電位と、を互いに異なる電位としたチャージポンプ回路が開示・提案されている。
【０００５】
また、本願発明に関連する従来技術の別の一例として、特許文献２には、４つの電荷転送用トランジスタのうち、前段側がＮチャネル型、後段側がＰチャネル型とされ、かつ、各トランジスタのドレインと基板とが同電位となるように接続されたチャージポンプ回路が開示・提案されている。
【０００６】
【特許文献１】特開平８−１０３０７０号公報
【特許文献２】特開２００３−１９７７９３号公報（特に第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
確かに、上記従来のチャージポンプ回路であれば、スイッチングレギュレータ（チョッパ型レギュレータ）を用いた場合と異なり、高調波ノイズのシールドや外付けコイルを要することなく、所望の昇圧電圧を生成することが可能である。
【０００８】
しかしながら、上記のように、電荷転送用トランジスタを全段通じてＮチャネル型或いはＰチャネル型に統一した従来構成では、以下の理由から、負昇圧チャージポンプ回路を構成するに際して、その昇圧段数に自ずと上限が生じてしまい、所望の出力電圧を生成することができないおそれがあった。
【０００９】
すなわち、電荷転送用トランジスタを全てＮチャネル型とした従来構成では、各トランジスタをシングルウェルのみのプロセスで形成すると、各々のバックゲート電位を各個に分離することができず、必然的に全てのトランジスタのバックゲート電位を系の最低電位（負極性の出力電位）とせざるを得なくなることから、前段側のトランジスタほど、そのソース電位とバックゲート電位が乖離していく形となり、延いては、前段側のトランジスタほど、いわゆるバックゲート効果によってオン状態に遷移しにくくなる傾向があった。そのため、上記従来のチャージポンプ回路では、起動不良を未然に防止する観点から、その昇圧ユニットを無闇に増段することができなかった。
【００１０】
一方、電荷転送用トランジスタを全てＰチャネル型とした従来構成では、各トランジスタのゲート電位として系の最低電位（負極性の出力電位）が印加されることから、後段側のトランジスタほど、そのゲート・ソース間電位が減少していく形となり、延いては、後段側のトランジスタほど、その電流駆動能力が乏しくなる傾向があった。そのため、上記従来のチャージポンプ回路では、所望の電流駆動能力を維持する観点から、その昇圧ユニットを無闇に増段することができなかった。なお、後段側のトランジスタほどサイズを拡大して、所望の電流駆動能力を維持する構成も考えられるが、当該構成は、チップ面積的に見ると極めて非効率的であるため、現実的な解決手段とはなり得なかった。
【００１１】
なお、特許文献１の従来技術は、前段側のトランジスタと後段側のトランジスタを電気的に分離し、各トランジスタのバックゲート電位として異なる電位を与えることで、上記課題の解決を図る構成であり、プロセスの複雑化を伴うことから、本願発明とは本質的に異なるものであった。
【００１２】
また、特許文献２の従来技術では、図７及びその説明にあるように、トランジスタＭ１〜Ｍ４のゲート・基板間電圧Ｖｇｂがゲート・ドレイン間電圧Ｖｇｄと同一値となるように、レベルシフト回路Ｓ１〜Ｓ４の電源及びＧＮＤ側入力の電圧を選択しており、回路的に複雑になってしまっていた。
【００１３】
本発明は、上記の問題点に鑑み、プロセスの複雑化やチップサイズの増大を招くことなく、昇圧ユニットの増段に伴う起動不良や電流駆動能力の低減を回避することが可能な負昇圧チャージポンプ回路、並びに、これを備えたＬＣＤドライバＩＣ及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成すべく、本発明に係る負昇圧チャージポンプ回路は、電荷転送用トランジスタと電荷転送用キャパシタとで構成される複数段の昇圧ユニットを用いて入力電圧を負昇圧することにより、所望の出力電圧を生成するチャージポンプ回路であって、前記電荷転送用トランジスタのうち、前段側はＰチャネル型電界効果トランジスタであり、後段側はＮチャネル型電界効果トランジスタである構成（第１の構成）とされている。
【００１５】
より具体的に述べると、本発明に係る負昇圧チャージポンプ回路は、接地端に対して直列接続された第１〜第ｍ（≧２）の電荷転送用トランジスタと；第ｍの電荷転送用トランジスタと出力電圧引出端との間に直列接続された出力用トランジスタと；一端が各トランジスタ間の接続ノードに接続された第１〜第ｍの電荷転送用キャパシタと；一端が前記出力電圧引出端に接続され、他端が接地された出力用キャパシタと；所定のクロック信号に同期して、電源電圧レベルと出力電圧レベルとの間でパルス駆動されるゲート信号、並びに、その論理を反転させた反転ゲート信号を生成し、第１〜第ｍの電荷転送用トランジスタ及び前記出力用トランジスタに対して、各々隣り合うもの同士が互いに異なる開閉状態となるように前記ゲート信号並びに前記反転ゲート信号の供給を行うゲート信号生成手段と；前記クロック信号に同期して、電源電圧レベルと接地電圧レベルとの間でパルス駆動される端子電圧、並びに、その論理を反転させた反転端子電圧を生成し、第１〜第ｍの電荷転送用キャパシタの各他端に対して、各々隣り合うもの同士が互いに異なる電圧レベルとなるように前記端子電圧並びに前記反転端子電圧の供給を行う端子電圧生成手段と；を有して成り、前記入力電圧を負昇圧することで、所望の出力電圧を生成するチャージポンプ回路であって、第１〜第（ｍ−１）の電荷転送用トランジスタは、Ｐチャネル型電界効果トランジスタであり、第ｍの電荷転送用トランジスタ及び前記出力用トランジスタは、Ｎチャネル型電界効果トランジスタである構成（第２の構成）とされている。
【００１６】
また、本発明に係るＬＣＤドライバＩＣは、液晶表示パネルの駆動制御を行うＬＣＤドライバＩＣであって、前記液晶表示パネルの負極性の駆動電圧を生成する手段として、上記第１または第２の構成から成る負昇圧チャージポンプ回路を備えて成る構成（第３の構成）とされている。
【００１７】
また、本発明に係る液晶表示装置は、液晶表示パネルと、前記液晶表示パネルの駆動制御を行うＬＣＤドライバＩＣと、を有して成る液晶表示装置であって、前記ＬＣＤドライバＩＣとして、上記第３の構成から成るＬＣＤドライバＩＣを備えて成る構成（第４の構成）とされている。
【発明の効果】
【００１８】
本発明によれば、プロセスの複雑化やチップサイズの増大を招くことなく、昇圧ユニットの増段に伴う起動不良や電流駆動能力の低減を回避することが可能な負昇圧チャージポンプ回路を提供することが可能となり、延いては、これを備えたＬＣＤドライバＩＣ及び液晶表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下では、携帯電話端末に搭載される液晶表示装置の電源回路部（ＤＣ／ＤＣコンバータ）に本発明を適用した場合を例に挙げて説明を行う。
【００２０】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。本図に示すように、本実施形態の携帯電話端末は、端末電源である直流電源１０と、端末の表示手段である液晶表示パネル２０（以下では、ＬＣＤ[Liquid Crystal Display]パネル２０と呼ぶ）と、ＬＣＤパネル２０の駆動制御を行うＬＣＤドライバＩＣ３０と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほかに、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
【００２１】
直流電源１０は、端末各部への電力供給手段であり、リチウムイオンバッテリなどの２次電池であってもよいし、商用交流電圧から直流電圧を生成するＡＣ／ＤＣコンバータであってもよい。
【００２２】
ＬＣＤパネル２０は、水平方向と垂直方向に各々走査線Ｘ１〜Ｘｍとデータ線Ｙ１〜Ｙｎを張り巡らし、両信号線の交点毎に設けられた画素２１の液晶セル２２を各々に対応したアクティブ素子（本実施形態では薄膜ダイオード２３）のオン／オフに応じて駆動する構成（ＴＦＤ［Thin Film Diode］型アクティブマトリクス方式）とされている。
【００２３】
なお、本実施形態では、図面の説明を簡単とするために、１つの画素２１が液晶セル２２と薄膜ダイオード２３を１つずつ有して成る構成（すなわち単色構成）である場合を例に挙げたが、本発明の構成はこれに限定されるものではなく、ＲＧＢ３色のカラー表示を行う場合であれば、１つの画素をＲＧＢ各色毎に３つの液晶セルと３つの薄膜ダイオードで構成すればよい。
【００２４】
また、本実施形態では、画素２１の液晶セル２２と薄膜ダイオード２３とを直列接続するに際して、液晶セル２２をデータ線Ｙ１〜Ｙｎの側に接続し、薄膜ダイオード２３を走査線Ｘ１〜Ｘｍの側に接続した構成を例に挙げたが、本発明の構成はこれに限定されるものではなく、両者の接続関係を逆にしても構わない。
【００２５】
また、本実施形態では、アクティブ素子として薄膜ダイオードを用いたＴＦＤ型アクティブマトリクス方式を例に挙げたが、本発明の構成はこれに限定されるものではなく、アクティブ素子として薄膜トランジスタを用いたＴＦＴ［Thin Film Transistor］型アクティブマトリクス方式としても構わない。
【００２６】
ＬＣＤドライバＩＣ３０は、電源回路部３１と、走査線駆動部（コモンドライバ；ＣＯＭドライバ）３２と、データ線駆動部（セグメントドライバ；ＳＥＧドライバ）３３と、を有して成る。
【００２７】
電源回路部３１は、直流電源１０から電源電圧Ｖｉｎの供給を受けて動作し、基準電圧ＶＳＳのほか、電源電圧Ｖｉｎから様々な内部電圧（ＶＨ、ＶＬ、ＶＤ）を生成して、ＩＣ各部（走査線駆動部３２やデータ線駆動部３３など）へ供給する手段である。
【００２８】
なお、内部電圧ＶＨ、ＶＬは、周囲温度に応じて変動する可変電圧（例えば、内部電圧ＶＨは＋５［Ｖ］〜＋２２．５［Ｖ］、内部電圧ＶＬは−１８．５［Ｖ］〜−１［Ｖ］）とされている。一方、内部電圧ＶＤは、周囲温度に依らないバンドギャップ補償電圧に基づいて生成される一定電圧（例えば＋４［Ｖ］）とされている。また、基準電圧ＶＳＳは接地電圧（０［Ｖ］）とされている。
【００２９】
走査線駆動部３２及びデータ線駆動部３３は、ＩＣ外部からの映像信号やタイミング制御信号（いずれも不図示）に基づいて、ＬＣＤパネル２０の走査信号及びデータ信号を各々生成し、走査線Ｘ１〜Ｘｍとデータ線Ｙ１〜Ｙｎを介して、各信号をＬＣＤパネル２０に供給する手段である。
【００３０】
なお、走査線Ｘ１〜Ｘｍを介してＬＣＤパネル２０に供給される走査信号は、図２に示すように、１フレーム期間中に割り当てられた各走査線の選択期間には、正極性の第１選択電圧（内部電圧ＶＨ）と負極性の第２選択電圧（内部電圧ＶＬ）のいずれか一がフレーム毎に交互に印加され、それ以外の非選択期間には、第１非選択電圧（内部電圧ＶＤ）と第２非選択電圧（基準電圧ＶＳＳ）のいずれか一がフレーム毎に交互に印加される駆動方式（いわゆる、４値レベル駆動方式）とされている。このような駆動方式を採用することにより、いずれのフレーム期間にも常に同極性の選択電圧を加えた場合に比べて、画質の劣化を低減することが可能となる。
【００３１】
一方、データ線Ｙ１〜Ｙｎを介してＬＣＤパネル２０に供給されるデータ信号は、図２に示すように、内部電圧ＶＤと基準電圧ＶＳＳのいずれか一が印加される２値信号とされており、各走査線の選択期間中に占めるオンデューティを制御することによって、各画素の階調制御が行われる駆動方式とされている。
【００３２】
このように、走査線駆動部３２は、走査信号の生成に際して、基準電圧ＶＳＳのほかに３値の内部電圧（ＶＨ、ＶＬ、ＶＤ）を必要とし、データ線駆動部３３は、データ信号の生成に際して、基準電圧ＶＳＳと内部電圧ＶＤとを必要とする。
【００３３】
そこで、本実施形態の電源回路部３１は、内部電圧ＶＬの生成に必要な負極性電圧を生成する手段として、電源電圧Ｖｉｎを用いて負昇圧することで所望の出力電圧Ｖｏｕｔを生成する負昇圧チャージポンプ回路を有して成る。
【００３４】
図３は、電源回路部３１（特に負昇圧チャージポンプ回路）の一構成例を示す回路ブロック図である。
【００３５】
本図に示す通り、本実施形態の負昇圧チャージポンプ回路は、第１〜第ｍ（≧２）の電荷転送用トランジスタ（Ｐ１、Ｐ２、Ｐ３、…、Ｎｍ）と、出力用トランジスタＮｏと、第１〜第ｍの電荷転送用キャパシタＣ１〜Ｃｍと、出力用キャパシタＣｏと、バッファＢＵＦ１〜ＢＵＦ４と、インバータＩＮＶ１〜ＩＮＶ２と、を有して成る。
【００３６】
第１〜第ｍの電荷転送用トランジスタ（Ｐ１、Ｐ２、Ｐ３、…、Ｎｍ）は、接地端に対して図示の順序で直列に接続されている。出力用トランジスタＮｏは、第ｍの電荷転送用トランジスタＮｍと出力電圧引出端Ｔ１との間に直列接続されている。
【００３７】
なお、上記した複数段のトランジスタのうち、第１〜第（ｍ−１）の電荷転送用トランジスタ（Ｐ１、Ｐ２、Ｐ３、…、Ｐ（ｍ−１）（不図示））は、Ｐチャネル型電界効果トランジスタとされており、第ｍの電荷転送用トランジスタＮｍ及び出力用トランジスタＮｏは、Ｎチャネル型電界効果トランジスタとされている。
【００３８】
また、第ｍの電荷転送用トランジスタＮｍ及び出力用トランジスタＮｏは、製造プロセスの簡略化を鑑み、いずれも、Ｐ型半導体基板上にＮ型のシングルウェルのみを用いたプロセスで形成されている。そのため、各々のバックゲートは、いずれも系の最低電位点である出力電圧引出端Ｔ１に接続されている。一方、第１〜第（ｍ−１）の電荷転送用トランジスタ（Ｐ１、Ｐ２、Ｐ３、…、Ｐ（ｍ−１））については、そのオン抵抗を最小限に抑えるべく、各々のバックゲートが自身のソースに接続されている。
【００３９】
第１〜第ｍの電荷転送用キャパシタ（Ｃ１〜Ｃｍ）は、一端が上記各スイッチ間の接続ノードに接続されている。出力用キャパシタＣｏは、一端が出力電圧引出端Ｔ１に接続され、他端が接地されている。
【００４０】
バッファＢＵＦ１〜ＢＵＦ３、及び、インバータＩＮＶ１は、クロック信号印加端Ｔ２に印加されるクロック信号ＣＬＫに同期して、電源電圧レベル（Ｖｉｎ）と出力電圧レベル（Ｖｏｕｔ）との間でパルス駆動されるゲート信号Ｇ１、並びに、その論理を反転させた反転ゲート信号Ｇ２を生成し、第１〜第ｍの電荷転送用トランジスタ（Ｐ１、Ｐ２、Ｐ３、…、Ｎｍ）及び出力用トランジスタＮｏに対して、各々隣り合うもの同士が互いに異なる開閉状態となるように、ゲート信号Ｇ１並びに前記反転ゲート信号Ｇ２の供給を行うゲート信号生成手段を構成する。バッファＢＵＦ１〜ＢＵＦ３（特にバッファＢＵＦ２）は、クロック信号ＣＬＫの振幅レベルを所望の振幅レベルまでシフトさせてゲート信号Ｇ１を生成する手段として機能するものであり、インバータＩＮＶ１は、ゲート信号Ｇ１の論理を反転させて反転ゲート信号Ｇ２を生成する手段として機能するものである。
【００４１】
図４は、バッファＢＵＦ２の一例を示す回路図である。
【００４２】
本図に示すように、バッファＢＵＦ２は、インバータＡ１〜Ａ２と、Ｎチャネル型電界効果トランジスタＡ３〜Ａ４と、Ｐチャネル型電界効果トランジスタＡ５〜Ａ６と、を有して成る。
【００４３】
インバータＡ１の入力端は、バッファＢＵＦ２の入力端に相当している。インバータＡ１の出力端は、インバータＡ２の入力端に接続される一方、トランジスタＡ４のゲートにも接続されている。インバータＡ２の出力端は、トランジスタＡ３のゲートに接続されている。なお、インバータＡ１〜Ａ２は、電源電圧Ｖｉｎで駆動されるものである。
【００４４】
トランジスタＡ３〜Ａ４のソースはいずれも、接地端に接続されている。トランジスタＡ３のドレインは、トランジスタＡ５のドレインに接続される一方、トランジスタＡ６のゲートにも接続されている。トランジスタＡ４のドレインは、トランジスタＡ６のドレインに接続される一方、トランジスタＡ５のゲートにも接続されている。なお、トランジスタＡ４のドレインは、バッファＢＵＦ２の出力端に相当している。トランジスタＡ５〜Ａ６のソースは、いずれも出力電圧Ｖｏｕｔの印加端に接続されている。
【００４５】
なお、バッファＢＵＦ２の構成は、上記以外にも種々の構成を採用することができる。
【００４６】
バッファＢＵＦ４及びインバータＩＮＶ２は、先述のクロック信号ＣＬＫに同期して、電源電圧レベル（Ｖｉｎ）と接地電圧レベル（ＧＮＤ）との間でパルス駆動される端子電圧Ｓ１、並びに、その論理を反転させた反転端子電圧Ｓ２を生成し、第１〜第ｍの電荷転送用キャパシタ（Ｃ１〜Ｃｍ）の各他端に対して、各々隣り合うもの同士が互いに異なる電圧レベルとなるように、端子電圧Ｓ１並びに反転端子電圧Ｓ２の供給を行う端子電圧生成手段を構成する。すなわち、インバータＩＮＶ２は、端子電圧Ｓ１の論理を反転させて反転端子電圧Ｓ２を生成する手段として機能するものである。
【００４７】
なお、バッファＢＵＦ１〜ＢＵＦ４及びインバータＩＮＶ１〜ＩＮＶ２の正電極端に付された白抜き三角印は、電源電圧Ｖｉｎが印加されていることを示しており、黒抜き三角印は、出力電圧Ｖｏｕｔが印加されていることを示している。
【００４８】
次に、上記構成から成る負昇圧チャージポンプ回路の動作について説明する。
【００４９】
まず、初段の昇圧ユニットについて見ると、クロック信号ＣＬＫがハイレベルとされると、ゲート信号Ｇ１がハイレベルとなり、反転ゲート信号Ｇ２がローレベルとなるので、トランジスタＰ１がオンとされ、トランジスタＰ２がオフとされる。また、このとき、端子電圧Ｓ１はハイレベルとなり、反転端子電圧Ｓ２はローレベルとなる。その結果、キャパシタＣ１の一端（Ａ点）には接地電圧が印加され、他端（Ｂ点）にはハイレベルの端子電圧Ｓ１（Ｖｉｎ）が印加される形となる。従って、キャパシタＣ１は、Ａ点を低電位点とし、Ｂ点を高電位点とした形で、両端電位差が電源電圧Ｖｉｎになるまで充電される。
【００５０】
キャパシタＣ１の充電が完了された後、クロック信号ＣＬＫがローレベルに遷移されると、今度は、ゲート信号Ｇ１がローレベルとなり、反転ゲート信号Ｇ２がハイレベルとなるので、トランジスタＰ１がオフとされ、トランジスタＰ２がオンとされる。また、このとき、端子電圧Ｓ１はローレベルとなり、反転端子電圧Ｓ２はハイレベルとなる。その結果、Ｂ点は電源電圧Ｖｉｎから接地電圧ＧＮＤに引き下げられる。ここで、キャパシタＣ１の両端間には、先の充電によって電源電圧Ｖｉｎにほぼ等しい電位差が与えられているため、Ｂ点の電位が接地電圧ＧＮＤまで引き下げられると、それに伴って、Ａ点の電位も−Ｖｉｎ（接地電圧ＧＮＤ−充電電圧Ｖｉｎ）まで引き下げられる。
【００５１】
一方、次段の昇圧ユニットについて見ると、キャパシタＣ２の一端（Ｃ点）には、トランジスタＰ２を介してＡ点電位（−Ｖｉｎ）が印加され、他端（Ｄ点）にはハイレベルの反転端子電圧Ｓ２（Ｖｉｎ）が印加される形となる。従って、キャパシタＣ２は、Ｃ点を低電位点とし、Ｄ点を高電位点としたかたちで、その両端電位差がほぼ電源電圧Ｖｉｎの２倍になるまで充電される。
【００５２】
以降の昇圧ユニットについても、上記と同様のスイッチング制御並びに充放電制御が繰り返され、最終的に、第ｍ段のキャパシタＣｍに蓄えられた電荷が出力キャパシタＣｏへと移動される。その結果、出力電圧Ｖｏｕｔとしては、電源電圧Ｖｉｎをｍ倍に負昇圧した負昇圧電圧（−ｍ×Ｖｉｎ）が引き出されることになる。
【００５３】
上記の通り、本実施形態の負昇圧チャージポンプ回路は、ｍ段の昇圧ユニットを用いて電源電圧Ｖｉｎを負昇圧することにより、所望の出力電圧Ｖｏｕｔを生成するチャージポンプ回路であって、複数段直列接続された電荷転送用トランジスタ及び出力用トランジスタのうち、前段側をＰチャネル型電界効果トランジスタ（Ｐ１、Ｐ２、Ｐ３、…）とし、後段側をＮチャネル型電界効果トランジスタ（Ｎｍ、Ｎｏ）とした構成とされている。
【００５４】
すなわち、本実施形態の負昇圧チャージポンプ回路では、後段側トランジスタ（Ｎｍ、Ｎｏ）として、そのゲート電圧がハイレベルとされたときにオン状態となるＮチャネル型電界効果トランジスタを採用しているので、全段を通じてＰチャネル型としていた従来構成と異なり、後段側のトランジスタサイズを何ら拡大することなく、そのオン時にも十分なゲート・ソース間電圧を得ることができ、延いては、その電流駆動能力を維持することが可能となる。
【００５５】
なお、本実施形態の負昇圧チャージポンプ回路では、第ｍの電荷転送用トランジスタＮｍと出力トランジスタＮｏのみ、Ｎチャネル型電界効果トランジスタに置き換えているので、これらのＮチャネル型電界効果トランジスタをシングルウェルのみのプロセスで形成する場合でも、そのソース電位とバックゲート電位はさほど乖離せず、全段を通じてＮチャネル型としていた従来構成と異なり、バックゲート効果に起因するチャージポンプ回路の起動不良を低減することが可能となる。
【００５６】
このように、本実施形態の負昇圧チャージポンプ回路であれば、プロセスの複雑化やチップサイズの増大を招くことなく、昇圧ユニットの増段に伴う起動不良や電流駆動能力の低減を未然に回避することが可能となる。
【００５７】
なお、上記実施形態では、携帯電話端末に搭載される液晶表示装置の電源回路部に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧を負昇圧して所望の出力電圧を生成する負昇圧チャージポンプ回路全般に広く適用することが可能である。
【００５８】
また、本発明は、昇圧段数ｍが２段以上の負昇圧チャージポンプ回路に広く適用し得るが、実際には、昇圧段数ｍが５段以上の負昇圧チャージポンプ回路に適用した場合など、昇圧段数ｍが大きいときほど、その効果を発揮するものである。
【００５９】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００６０】
例えば、ゲート信号生成手段や端子電圧生成手段については、上記と同様のスイッチング制御並びに充放電制御を行い得るのであれば、上記実施形態以外にも種々の構成を採用することが可能である。
【００６１】
また、上記実施形態では負昇圧の場合のみを示しているが、正昇圧の場合も、ＮＭＯＳとＰＭＯＳとを入れ換えるようにして、同様な効果を得ることができるようになる。
【００６２】
また、昇圧段数ｍが奇数であれば、図３に示したように、第ｍ段の電荷転送用トランジスタＮｍには、奇数段の電荷転送用トランジスタ（Ｐ１、Ｐ３、…）に印加される反転ゲート信号Ｇ２とは逆論理のゲート信号Ｇ１を印加し、出力用トランジスタＮｏには、偶数段の電荷転送用トランジスタ（Ｐ２、…）に印加されるゲート信号Ｇ１とは逆論理の反転ゲート信号Ｇ２を印加すればよい。一方、昇圧段数ｍが偶数であれば、第ｍ段の電荷転送用トランジスタＮｍには、偶数段の電荷転送用トランジスタ（Ｐ２、…）に印加されるゲート信号Ｇ１とは逆論理の反転ゲート信号Ｇ２を印加し、出力用トランジスタＮｏには、奇数段の電荷転送用トランジスタ（Ｐ１、Ｐ３、…）に印加される反転ゲート信号Ｇ２とは逆論理のゲート信号Ｇ１を印加すればよい。要するに、ゲート信号Ｇ１及び反転ゲート信号Ｇ２については、第１〜第ｍの電荷転送用トランジスタ及び出力用トランジスタに対して、各々隣り合うもの同士が互いに異なる開閉状態となるように印加するのであれば、いかなる論理で印加を行っても構わない。
【産業上の利用可能性】
【００６３】
本発明は、負昇圧チャージポンプ回路の昇圧段数を多段化する上で有用な技術である。
【図面の簡単な説明】
【００６４】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、走査信号及びデータ信号の一例を示すタイミングチャートである。
【図３】は、電源回路部３１の一構成例を示す回路ブロック図である。
【図４】は、バッファＢＵＦ２の一構成例を示す回路図である。
【符号の説明】
【００６５】
１０    直流電源
２０    液晶表示パネル（ＬＣＤパネル）
２１    画素
２２    液晶セル
２３    薄膜ダイオード（ＴＦＤ）
３０    ＬＣＤドライバＩＣ
３１    電源回路部
３２    走査線駆動部
３３    データ線駆動部
Ｘ１〜Ｘｍ    走査線
Ｙ１〜Ｙｎ    データ線
Ｐ１〜Ｐ３、…    Ｐチャネル型電界効果トランジスタ（電荷転送用）
Ｎｍ    Ｎチャネル型電界効果トランジスタ（電荷転送用）
Ｎｏ    Ｎチャネル型電界効果トランジスタ（出力用）
Ｃ１〜Ｃｍ    キャパシタ（電荷転送用）
Ｃｏ    キャパシタ（出力用）
ＢＵＦ１〜ＢＵＦ４    バッファ
ＩＮＶ１〜ＩＮＶ２    インバータ
Ｔ１    出力電圧引出端
Ｔ２    クロック信号印加端
Ａ１〜Ａ２    インバータ
Ａ３〜Ａ４    Ｎチャネル型電界効果トランジスタ
Ａ５〜Ａ６    Ｐチャネル型電界効果トランジスタ
【図１】
2007259520.tif 000003
【図２】
2007259520.tif 000004
【図３】
2007259520.tif 000005
【図４】
2007259520.tif 000006