(57)【要約】 【課題】強誘電体薄膜の反りを抑えることができ、また量産性および生産効率を高めることのできる強誘電体薄膜の製造方法、強誘電体薄膜を提供することを目的とする。【解決手段】強誘電体薄膜１０に、ストレスバランス層１４を設けることで、電極層１２やＰＺＴ層１３自体に内在する応力、基板１１と電極層１２との間、電極層１２とＰＺＴ層１３の間に生じる応力を打ち消して緩和し、強誘電体薄膜１０の反りを抑制する。これによって、ＰＺＴ層１３の割れや剥離等を防止し、強誘電体薄膜１０、ひいては強誘電体薄膜１０を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させる。【選択図】図１
2007123683.tif 000002
【特許請求の範囲】
【請求項１】
基板の一面側に電極または回路パターンを構成する第一の層を形成する工程と、
前記基板の他面側に、第二の層を形成する工程と、
前記第一の層上に、強誘電体材料からなる強誘電体層を形成する工程と、を含み、
前記強誘電体層を形成する工程では、前記強誘電体材料を前記第一の層上に塗布した後、前記強誘電体材料を結晶化させるための熱処理を行い、
前記第二の層を形成する工程では、前記熱処理によって前記第二の層に発生する応力の方向が、前記熱処理により前記第一の層に発生する応力と同方向となる材料を用いることを特徴とする強誘電体薄膜の製造方法。
【請求項２】
前記熱処理は、所定の熱処理温度までの昇温を、５℃／ｓ以上で行うことを特徴とする請求項１に記載の強誘電体薄膜の製造方法。
【請求項３】
前記強誘電体層は、Ｐｂ、Ｚｒ、Ｔｉを含む材料で形成されることを特徴とする請求項１または２に記載の強誘電体薄膜の製造方法。
【請求項４】
前記第二の層は、前記第一の層と同材料で形成することを特徴とする請求項１から３のいずれかに記載の強誘電体薄膜の製造方法。
【請求項５】
基板と、
前記基板上に形成され、電極または回路パターンを構成する電気回路層と、
前記電気回路層上に形成され、強誘電体材料からなる強誘電体層と、
前記電気回路層および／または前記強誘電体層の残留応力を打ち消して緩和する残留応力を内在した応力緩和層と、
を備えることを特徴とする強誘電体薄膜。
【請求項６】
前記応力緩和層は、前記基板に対し、前記電気回路層および前記強誘電体層とは反対側の面に形成されていることを特徴とする請求項５に記載の強誘電体薄膜。
【請求項７】
前記応力緩和層は、前記電気回路層および／または前記強誘電体層の残留応力と同一方向の残留応力を内在することを特徴とする請求項６に記載の強誘電体薄膜。
【請求項８】
前記強誘電体層は、Ｐｂ、Ｚｒ、Ｔｉを含む結晶化した材料で形成されていることを特徴とする請求項５から７のいずれかに記載の強誘電体薄膜。
【請求項９】
前記応力緩和層は、前記電気回路層と同材料で形成されていることを特徴とする請求項５から８のいずれかに記載の強誘電体薄膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体薄膜の製造方法、強誘電体薄膜に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）用のマイクロセンサ（圧電センサ）やマイクロアクチュエータや、強誘電体メモリ（ＦｅＲＡＭ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に用いられるキャパシタの材料として、Ｐｂ、Ｚｒ、Ｔｉを含む原料から形成した、いわゆる強誘電体薄膜が注目されている。
【０００３】
図９は、強誘電体薄膜１の構成を示すもので、Ｓｉからなる基板２の表面に、Ｓｉ酸化膜３が形成され、さらにその上面に、電極を構成するＰｔ層４およびＴｉ層５、Ｐｂ、Ｚｒ、Ｔｉを含む材料が結晶化したＰＺＴ層６とが積層された構成となっている。
【０００４】
このようなＰＺＴフィルムを形成する方法の一つとして、ゾルゲル法がある。ゾルゲル法では、シリコン基板上に、Ｐｂ、Ｚｒ、Ｔｉを含む強誘電体材料のゾルゲル溶液を塗布した後、これを乾燥・焼成することで、ＰＺＴフィルムを形成している（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００２−３１４０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のような強誘電体薄膜１においては、焼成時に生じる残留応力によって、反りが生じるという問題があった。
また、内在する残留応力によって、強誘電体薄膜１の共振周波数や誘電体特性が変化してしまうという問題があり、これは特に強誘電体薄膜１を量産する場合には、得られる強誘電体薄膜１の性能にバラつきが生じることになるため、大きな問題となる。
そこで、従来は、反りの発生を抑えるため、焼成時における昇温速度を抑えていた。しかしこれでは、熱処理に時間がかかることになり、生産効率の向上の妨げになる。
本発明は、このような技術的課題に基づいてなされたもので、強誘電体薄膜の反りを抑えることができ、また量産性および生産効率を高めることのできる強誘電体薄膜の製造方法、強誘電体薄膜を提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的のもと、本発明の強誘電体薄膜の製造方法は、基板の一面側に電極または回路パターンを構成する第一の層を形成する工程と、基板の他面側に、第二の層を形成する工程と、第一の層上に、強誘電体材料からなる強誘電体層を形成する工程と、を含む。そして、強誘電体層を形成する工程では、強誘電体材料を第一の層上に塗布した後、強誘電体材料を結晶化させるための熱処理を行う。そして、前記の第二の層を形成する工程では、熱処理によって第二の層に発生する応力の方向が、熱処理により第一の層に発生する応力と同方向となる材料を用いることを特徴とする。
このように第二の層を、強誘電体材料を結晶化させるための熱処理によって発生する応力の方向が、第一の層に発生する応力と同方向となる材料を用いて形成することで、基板の一面側と他方の側で、同方向の残留応力が内在することになり、これによって第一の層に内在する残留応力を、第二の層に内在する残留応力で打ち消し、応力を緩和することができる。その結果、強誘電体薄膜の反りの発生を抑制できる。
【０００８】
従来、反りを抑制するために熱処理時の昇温速度を抑える必要があったが、本発明により、所定の熱処理温度までの昇温を向上させ、例えば５℃／ｓ以上とすることができる。このように昇温速度を高めることで、誘電体特性等についても向上させることが可能となる。
【０００９】
このような強誘電体薄膜は、ＭＥＭＳ用のマイクロセンサ、マイクロアクチュエータをはじめ、強誘電体メモリのキャパシタ等として用いることができる。マイクロセンサ、マイクロアクチュエータにこの強誘電体薄膜を適用する場合、第一の層は電極を構成する。強誘電体メモリのキャパシタに適用する場合、第一の層は回路パターンを構成する。この第一の層は、例えば、ベースとなるＴｉ層上に電極、回路パターンを構成するＰｔ層を積層することで構成することができる。
【００１０】
さらに、第二の層についても、熱処理により第一の層に発生する応力と同方向となる材料であればいかなるものを用いても良いが、第一の層と同材料で形成するのが好ましい。
また、強誘電体層は、所要の機能・性能を発揮するのであればいかなる材料で形成しても良いが、Ｐｂ、Ｚｒ、Ｔｉを含む材料で形成するのが好ましい。
【００１１】
本発明の強誘電体薄膜は、基板と、この基板上に形成され、電極または回路パターンを構成する電気回路層と、電気回路層上に形成され、強誘電体材料からなる強誘電体層と、電気回路層および／または強誘電体層の残留応力を打ち消して緩和する残留応力を内在した応力緩和層と、を備えることを特徴とすることができる。
このとき、応力緩和層は、内在する残留応力の方向（引張方向または圧縮方向）に応じて、基板に対し、電気回路層や強誘電体層と同じ側に設けても良いが、基板に対し、電気回路層および強誘電体層とは反対側の面に形成するのが好ましい。この場合、応力緩和層を、電気回路層および／または強誘電体層の残留応力と同一方向の残留応力を内在するものとすれば良い。この場合、応力緩和層は、電気回路層と同材料で形成すればよい。
【発明の効果】
【００１２】
本発明によれば、第二の層、応力緩和層を設けることで、第一の層や電気回路層、強誘電体層の残留応力を打ち消して緩和することができるので、これによって強誘電体薄膜の反りを抑制することができる。その結果、強誘電体層の割れや剥離等を防止することができ、強誘電体薄膜、ひいては強誘電体薄膜を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させることができる。また、熱処理時の昇温を従来以上に高めることが可能となるため、量産性および生産効率を高めることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図１は、本実施の形態における強誘電体薄膜１０の概略構成を示す図である。
この図１に示すように、強誘電体薄膜１０は、基板１１の一面側に、電極層（第一の層、電気回路層）１２、ＰＺＴ層（強誘電体層）１３が形成され、その他面側には、ストレスバランス層（第二の層、応力緩和層）１４が形成された構成を有している。
【００１４】
基板１１は、表面にＳｉ酸化膜１１ａが形成されたＳｉ製のものが好適である。基板１１は、例えば４００μｍ程度の厚さとすることができ、その表面に形成されたＳｉ酸化膜１１ａの厚さは、例えば２μｍ程度とすることができる。この基板１１の厚さ、Ｓｉ酸化膜１１ａの厚さについては、本発明において何ら限定する意図はない。
【００１５】
電極層１２は、例えばＴｉからなるベース層１２ａと、ベース層１２ａ上に所定の電極パターンで形成された、例えばＰｔからなる電極パターン層１２ｂとからなり、ベース層１２ａの厚さは例えば５０ｎｍ程度、電極パターン層１２ｂの厚さは例えば２００ｎｍ程度とされる。
なお、ベース層１２ａとしては、ＴｉＯ２を用いることもできる。
【００１６】
ＰＺＴ層１３は、Ｐｂ、Ｚｒ、Ｔｉを含む材料から形成され、これが結晶化した状態で、例えば１００ｎｍ〜５μｍ程度の厚さに形成されている。このＰＺＴ層１３は、例えば一層当たり１２０〜１３０ｎｍの薄膜を、複数層積層することで、上記の厚さを実現することができる。
このような材料としては、例えば、Ｐｂペロブスカイト二成分・三成分系強誘電体セラミックス、非鉛系ペロブスカイト構造強誘電体セラミックス、ＢａＴｉＯ３セラミックス、ＫＮｂＯ３−ＮａＮｂＯ３系強誘電体セラミックス、（Ｂｉ１／２Ｎａ１／２）ＴｉＯ３系強誘電体セラミックス、タングステン・ブロンズ型強誘電体セラミックス、（Ｂａ１−ｘＳｒｘ）２ＮａＮｂ５Ｏ１５［ＢＳＮＮ］、ＢａＮａ１−ｘＢｉｘ／３Ｎｂ５Ｏ１５［ＢＮＢＮ］、ビスマス層状構造強誘電体と粒子配向型強誘電体セラミックス、ビスマス層状構造強誘電体（ＢＬＳＦ）等を用いることができる。
【００１７】
ストレスバランス層１４は、電極層１２やＰＺＴ層１３自体に内在する応力、基板１１と電極層１２との間、電極層１２とＰＺＴ層１３の間に生じる応力を緩和するためのもので、前記の応力を打ち消す方向の応力を発生するものである。このようなストレスバランス層１４としては、例えば、電極層１２と同様、Ｔｉ層１４ａとＰｔ層１４ｂを積層して形成したものを用いることができる。ストレスバランス層１４としては、所定方向の応力を発生し、強誘電体薄膜１０の反りを緩和できるのであれば、適宜他の材料で形成しても良い。
【００１８】
このような強誘電体薄膜１０は、ＭＥＭＳ用のマイクロセンサや、マイクロアクチュエータとして用いることができる。この他、マイクロセンサとしては、物理センサ、化学センサやバイオセンサ等の用途がある。また、マクロアクチュエータとしては、光ＭＥＭＳ、ＲＦＭＥＭＳ、マイクロ共振器、マイクロポンプ等に使われるマイクロアクチュエータに用いることができる。
【００１９】
このような強誘電体薄膜１０を形成するには、公知のＳｉ基板製造技術等を用いて形成した基板１１の表面に、電極層１２のベース層１２ａを形成するＴｉ、電極パターン層１２ｂを形成するＰｔを、順次、高周波、ＤＣ、マグネトロン、イオン、クラスター等を用いたスパッタリング法、真空蒸着法、レーザアブレーション法等の手法によって製膜させる。また、ストレスバランス層１４についても同様に、Ｔｉ層１４ａを形成するＴｉ、Ｐｔ層１４ｂを形成するＰｔを、スパッタリング等の手法によって基板１１の裏面側に製膜させる。
【００２０】
この後、電極層１２を覆うようにＰＺＴ層１３を形成する。これには、例えば、Ｐｂ、Ｚｒ、Ｔｉを所定の配合比としたゾルゲル溶液を、スピンコート法等の手法で、電極層１２上に塗布する。
この後、１００〜１５０℃で２分間、塗布したゾルゲル溶液を乾燥させ、さらに２００〜４５０℃で５分間、熱分解させ、しかる後、５５０〜８００℃、より好ましくは６００〜７００℃で、１〜１０分間の熱処理を行うことにより、材料を結晶化させる。このとき、所定の熱処理温度までの昇温速度は、３．５℃／ｓ以上とするのが好ましく、より好ましくは５．０℃／ｓ以上、さらに好ましくは１０℃／ｓ以上とするのが良い。昇温速度の上限は、高ければ高いほど好ましいが、実質的には熱処理を行う装置の能力によって決めるべきであり、装置によって安定的に熱処理を行うことのできる範囲で昇温速度を高めるのが好ましい。例えば、熱源に抵抗過熱方式のヒータを用いる場合には、１０〜２０℃／ｓが現状での装置的な上限となっているが、ランプアニール方式やレーザアニール方式の熱源を用いれば、１００℃／ｓ程度の昇温速度とすることも可能である。ただし、過度に高い昇温速度とした場合、ＰＺＴ層１３の内部に熱ストレスによる影響が生じることもあるため、そのような場合には追加の熱処理（アニーリング）等が必要となることもある。したがって、追加の熱処理を行わないのであれば、昇温速度の上限は、５０℃／ｓ程度とするのが好ましい。
上記の、ゾルゲル溶液の塗布、乾燥、熱分解、熱処理を複数回繰り返し、複数層の積層を行うことで、所定厚さのＰＺＴ層１３を形成する。
なお、このＰＺＴ層１３の形成手法については、適宜手法を採用することができるが、一例を挙げれば、「T.Kobayashi, M.Ichiki, J.Tsaur and R.Maeda, “Effect of multi-coating process on the orientation and microstructure of lead zirconate titanate (PZT) thin films derived by chemical solution deposition”, Thin Solid Films, Vol.489, 2005, p.74-78」の文献に記載された手法を用いるのが好ましい。
【００２１】
このような強誘電体薄膜１０の製造プロセスにおいて、ＰＺＴ層１３を形成するために、熱処理を行う際、電極層１２とＰＺＴ層１３に応力が発生する。このとき、電極層１２とＰＺＴ層１３の間の応力の差から、反りが発生しようとするが、基板１１の裏面側に形成されたストレスバランス層１４にも同様に応力が発生している。電極層１２とストレスバランス層１４は、同材料で形成していることから、両者には同じ方向で略等しい大きさの応力が発生し、これにより、基板１１の一方の側と他方の側で、応力がバランスする。その結果、ＰＺＴ層１３に発生した応力のみが、強誘電体薄膜１０の反りに寄与することになる。したがって、ストレスバランス層１４を設けない場合に比較し、強誘電体薄膜１０の反りを抑制することができるのである。
【００２２】
上述したように、強誘電体薄膜１０に、ストレスバランス層１４を設けることで、電極層１２やＰＺＴ層１３自体に内在する残留応力、基板１１と電極層１２との間、電極層１２とＰＺＴ層１３の間に生じる応力を打ち消して緩和することができ、これによって強誘電体薄膜１０の反りを抑制することができる。その結果、ＰＺＴ層１３の割れや剥離等を防止することができ、強誘電体薄膜１０、ひいては強誘電体薄膜１０を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させることができる。また、これによって、熱処理時の昇温速度を従来以上に高めることが可能となるため、高い生産効率で安定した特性の強誘電体薄膜１０を得ることができ、量産性を高めることが可能となる。
【実施例】
【００２３】
ここで、ストレスバランス層１４を設けることでの効果を確認したのでこれを示す。
まず、表面に２μｍの酸化膜が形成された、４インチ（１０１．６ｍｍ）四方で厚さ４００μｍのシリコン基板の片面に、スパッタリングにより、Ｔｉを２００ｎｍの厚さに製膜した。続いて、Ｔｉ膜上に、Ｐｔを、スパッタリングにより５０μｍの厚さに製膜した。
さらに、シリコン基板を３００℃に加熱した状態でスパッタすることによって製膜されたＰｔ／Ｔｉ膜上に、Ｐｂ、Ｚｒ、Ｔｉを、Ｐｂ：Ｚｒ：Ｔｉ＝１２０：５２：４８のモル比で含んだゾルゲル溶液を塗布した。このゾルゲル溶液には、株式会社高純度化学研究所製のＰＺＴ−２０溶液を用いた。ゾルゲル溶液の塗布は、スピンコート法を用い、３２００ｒｐｍで回転させた基板の中央部にゾルゲル溶液を落下させ、２０秒間回転を続けた。
続いて、１２０℃で２分間、ゾルゲル溶液を乾燥させた後、２５０℃で５分間、熱分解処理を行い、さらに、熱処理を行った。この熱処理は、６５０℃で２分間行ったが、６５０℃までの昇温速度を、３．５℃／ｓとした（比較例１）。
上記のゾルゲル溶液の塗布、乾燥、熱分解、熱処理については、３回繰り返し、ＰＺＴ層を形成した。ＰＺＴ層の厚さは、Ｓｌｏａｎ  Ｔｅｃｈｎｏｌｏｇｙ社製の表面分析装置Ｄｅｋｔａｋ３で計測したところ、３９０ｎｍであった。
【００２４】
さて、上記のようにして強誘電体薄膜を形成する過程で、（１）基板単体の状態、（２）Ｐｔ／Ｔｉ層の製膜後、（３）ＰＺＴ層の形成後、のそれぞれにおいて、薄膜（ここでは、強誘電体薄膜の完成状態ではなく各工程終了後における状態のものを薄膜と称することとする）の反りを測定した。測定には、東邦テクノロジー社製の薄膜応力計測システムＦＬＸ−２３２０−Ｓを用いた。
【００２５】
その結果が図２に示すものである。
この図２に示すように、基板単体の状態における反り量が−４．５μｍであったのに対し、Ｐｔ／Ｔｉ層の製膜後には−１９．３μｍ、ＰＺＴ層の形成後には−４０．５μｍと、反り量が大きくなっていることがわかる。これにより、反りは、Ｐｔ／Ｔｉ層、ＰＺＴ層によるものだと確認された。さらに、Ｐｔ／Ｔｉ層の製膜後に対し、ＰＺＴ層の形成後における反り量が大きくなっていることから、Ｐｔ／Ｔｉ層、ＰＺＴ層に作用している応力は同方向であることがわかる。
【００２６】
〔数１〕に示すＳｔｏｎｙの公式により、それぞれの段階における残留応力を算出した。
【００２７】
【数１】
2007123683.tif 000003
【００２８】
ここで、Ｅは基板のヤング率、γは基板のポアソン比、ｔｓは基板の厚さ、ｔｃは製膜した層の厚さ、Ｒ０は、製膜前の薄膜の反り量、Ｒは製膜後の薄膜の反り量である。
【００２９】
Ｐｔ／Ｔｉ層には、スパッタリングにより、大きな引張応力が発生し、これは上記の〔数１〕により、表１に示すとおり、σＰｔ／Ｔｉ＝３３２．３ＭＰａと算出された。
一方、ＰＺＴ層に発生している応力は、σＰＺＴ＝３２３．２ＭＰａと算出された。
この算出結果においては、Ｐｔ／Ｔｉ層の残留応力とＰＺＴ層の残留応力には大差がなく、薄膜の反りは、ＰＺＴ層に内在する応力によるものだけとは考えられない。Ｐｔ／Ｔｉ層は、ＰＺＴ層を製膜する過程で行われる熱処理時の熱応力、Ｐｔの粒界層にＴｉが拡散してＰｔ−Ｔｉ合金中にＴｉＯ２を形成すること、ＰＺＴ層中のＰｂがＰｔ中に移動すること、等が影響を及ぼしているものと考えられる。
そこで、ＰＺＴ層を製膜した後の薄膜から、ＢＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：４：１６の配合比としたエッチング液によりＰＺＴ層をエッチングにより除去し、Ｐｔ／Ｔｉ層の残留応力σＰＺＴ−Ｐｔ／Ｔｉを調べた。同様に、ＰＺＴ層の残留応力σＰｔ／Ｔｉ−ＰＺＴを、基板の反り量から求めた。
その結果、Ｐｔ／Ｔｉ層とＰＺＴ層の双方は、引張方向の応力を有しており、ＰＺＴ層を形成した後のＰｔ／Ｔｉ層の残留応力σＰＺＴ−Ｐｔ／Ｔｉは６５９．６ＭＰａであり、ＰＺＴ層単体では、引張方向の残留応力σＰｔ／Ｔｉ−ＰＺＴは、１１３ＭＰａであった。
これにより、Ｐｔ／Ｔｉ層が、薄膜の反りに、より大きな影響を及ぼしていることが確認できたと言える。
【００３０】
【表１】
2007123683.tif 000004
【００３１】
ところで、Ｐｔの粒界層へのＴｉの拡散、ＰＺＴ層中のＰｂのＰｔ層中への移動は、残留応力に大きな影響を及ぼすとは考えにくい。そこで、ＰＺＴ層形成のために高温の熱処理を行っている間にＰｔ／Ｔｉ層に作用する熱応力に注目した。
図３は、Ｐｔ／Ｔｉ層において、高温の熱処理を行った場合における、温度と残留応力との関係を示すものである。この図に示すように、応力１５０ＭＰａ、温度１００℃を境として、温度上昇に伴い、応力が引張方向（正）から圧縮方向（負）に移行し、昇温過程と降温過程にヒステリシスが存在する。
昇温を速くして熱処理を繰り返して行うと、このヒステリシスに起因して、残留応力が大きくなるものと推察できる。
【００３２】
続いて、ストレスバランス層を備えた強誘電体薄膜を作成した。
これにはまず、表面に２μｍの酸化膜が形成された、４インチ（１０１．６ｍｍ）四方で厚さ４００μｍのシリコン基板の両面に、スパッタリングにより、Ｔｉを２００ｎｍの厚さに製膜した。続いて、Ｔｉ膜上に、Ｐｔを、スパッタリングにより５０μｍの厚さに製膜した。
さらに、基板の一面側に、上記と同様の条件で、３００℃で、Ｐｂ、Ｚｒ、Ｔｉを含むゾルゲル溶液をスピンコート法により塗布し、ゾルゲル溶液を乾燥させた後、２５０℃で５分間、熱分解処理を行い、さらに、熱処理を行った。この熱処理は、６５０℃で２分間行ったが、６５０℃までの昇温速度を、３．５℃／ｓ（実施例１）と、１０．５℃／ｓ（実施例２）の２通りとした。
上記のゾルゲル溶液の塗布、乾燥、熱分解、熱処理については、８回繰り返し、ＰＺＴ層を形成した。
【００３３】
上記のようにして強誘電体薄膜を形成する過程で、（１１）基板単体の状態、（１２）裏面側にストレスバランス層としてのＰｔ／Ｔｉ層の製膜後、（１３）電極用のＰｔ／Ｔｉ層の製膜後、（１４）ＰＺＴ層を３層積層して形成した後、（１５）ＰＺＴ層を８層積層して形成した後、のそれぞれにおいて、薄膜の反りを測定した。
【００３４】
その結果が図４に示すものである。この図４は、実施例１の薄膜における薄膜の反り量を示すものである。
この図４に示すように、（１２）の裏面側にストレスバランス層としてのＰｔ／Ｔｉ層の製膜後には、薄膜の反り方向が今までと反対方向となり、これ以降の工程における（１３）〜（１５）の反り量は、図２に比較して大幅に小さくなっていることが確認された。特に、（１４）、（１５）の比較からわかるように、ＰＺＴ層の厚さに関わらず、薄膜の反りは同等レベルに抑制できることが確認された。
これにより、ストレスバランス層を設けることで、薄膜の反り量を抑える効果があることが確認された。
【００３５】
図５は、図４の結果から、〔数１〕によって算出される残留応力と、ＰＺＴ層の厚さとの関係を示すものである。この検討のため、ＰＺＴ層は１層〜８層に積層したものを作成した。
ストレスバランス層を用いた場合、ＰＺＴ層を形成した後の強誘電体薄膜の状態での残留応力は、最大で１３９．３ＭＰａであり、これは、表１に示した強誘電体薄膜の状態での残留応力σＰＺＴよりもはるかに低く抑えられていることが確認された。
また、ＰＺＴ層を３層形成するまでは、残留応力が増加しているが、その後は残留応力が減少する傾向にある。これは、ＰＺＴ層を一層形成するごとに行われる熱処理のトータルでの時間の増加に伴い、ＴｉとＰｂの拡散が飽和状態になることによるものと推察できる。
【００３６】
図６は、上記のようにして形成した、ストレスバランス層を備えない比較例１の強誘電体薄膜（図６（ａ））と、ストレスバランス層を備えた実施例１の強誘電体薄膜（図６（ｂ））の、Ｘ線解析の結果を示す図である。これらの結果から、Ｘ線強度分布における方位（１００）のペロブスカイトについては、両者に何の相違も認められない。また、両者のＰＺＴ層の結晶サイズは、図６およびＤｅｂｙｅ−Ｓｈｅｒｒｅｒの公式（S.Zhang and K.E.Gonsalves “Preparation and characterization of thermally stable nanohydroxyapatite”J.Mater.Sci.: Mater. In Med., Vol.8, No.1, 1997, p.25-28参照）により、３８．４ｎｍ、３８．５ｎｍであった。これにより、ストレスバランス層を設けることで、ＰＺＴ層の反応や結晶化に影響を及ぼさないことが確認された。
【００３７】
また、昇温速度を１０．５℃／ｓとしてＰＺＴ層を形成した強誘電体薄膜においては、ＰＺＴ層の厚さが１μｍとなっても、割れ等の不具合が生じていないことが確認された。
【００３８】
さらに、得られた強誘電体薄膜について、誘電率と、電界強度および電荷密度の関係とを、ヒューレットパッカード社のインピーダンスアナライザＨＰ４２９４Ａで測定した。
図７、図８および表２は、その結果を示すものである。
【００３９】
【表２】
2007123683.tif 000005
【００４０】
この図７に示すように、得られた強誘電体薄膜の誘電率εは、昇温速度が１０．５℃／ｓと速い実施例２の方が、昇温速度が３．５℃／ｓの実施例１よりも高いことが確認できる。
図８および表２は、印加した電界強度Ｅと電荷密度Ｐとのヒステリシスループの関係を示すもので、この図８に示すように、昇温速度が１０．５℃／ｓと速いほうが、電界強度Ｅ＝０（ｋｖ／ｃｍ）のときのヒステリシス量が大きく、誘電特性に優れていることがわかる。
【００４１】
このように、昇温速度を高めたほうが、誘電特性に優れた強誘電体薄膜を得ることができ、しかも、ストレスバランス層を設けることで、昇温速度を高めても強誘電体薄膜に反り、割れ等が生じるのを抑えることができる効果があることが確認された。
【００４２】
なお、上記実施の形態では、強誘電体薄膜１０の構成を示したが、他の層を備えても良いし、また各層の形成方法、形成順序等も、適宜変更することが可能である。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
【図面の簡単な説明】
【００４３】
【図１】本実施の形態における強誘電体薄膜の構成を示す断面図である。
【図２】比較例１における強誘電体薄膜の反り量を示す図である。
【図３】熱処理時における温度−応力のヒステリシスを示す図である。
【図４】実施例１における強誘電体薄膜の反り量を示す図である。
【図５】ＰＺＴ層の厚さと、ＰＺＴ層の残留応力との関係を示す図である。
【図６】比較例１、実施例１のＸ線強度分布を示す図である。
【図７】実施例１、２の誘電特性を示す図である。
【図８】実施例１、２における電界強度と電荷密度の関係を示す図である。
【図９】従来の強誘電体薄膜の構成を示す断面図である。
【符号の説明】
【００４４】
１０…強誘電体薄膜、１１…基板、１１ａ…Ｓｉ酸化膜、１２…電極層（第一の層、電気回路層）、１２ａ…ベース層、１２ｂ…電極パターン層、１３…ＰＺＴ層（強誘電体層）、１４…ストレスバランス層（第二の層、応力緩和層）
【図１】
2007123683.tif 000006
【図２】
2007123683.tif 000007
【図３】
2007123683.tif 000008
【図４】
2007123683.tif 000009
【図５】
2007123683.tif 000010
【図６】
2007123683.tif 000011
【図７】
2007123683.tif 000012
【図８】
2007123683.tif 000013
【図９】
2007123683.tif 000014