(57)【要約】【課題】  ＤＡＣの特性ばらつきによる表示不均一性を低減する。【解決手段】  色画素がマトリクス状に配置されたカラー表示部９と、複数のデータ線１４と、データ信号を複数のデータ線に行毎に出力する複数の列駆動回路１と、を有するカラー表示装置において、デジタル映像信号を色毎に各々ＤＡ変換して得られた色毎のアナログ映像信号の出力先となる列駆動回路を選択するための第１の選択回路１３と、列駆動回路からデータ信号の出力先となるデータ線１４を選択するための第２の選択回路３４と、色毎のアナログ映像信号の出力先となる駆動回路とデータ信号の出力先となる前記データ線とを走査期間毎に順次変更するように、第１及び第２の選択回路を制御する制御回路３２、３５と、を有する。【選択図】  図１１
2007271969.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気光学素子を有する画素がマトリクス状に配置されたカラー表示部と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、前記画素に供給されるデータ信号を前記複数のデータ線に行毎に出力する複数の列駆動回路と、
を有するカラー表示装置において、
デジタル映像信号を色毎に各々ＤＡ変換して得られた色毎のアナログ映像信号の出力先となる前記列駆動回路を選択するための第１の選択回路と、
前記列駆動回路からの前記データ信号の出力先となる前記データ線を選択するための第２の選択回路と、
前記色毎のアナログ映像信号の出力先となる前記駆動回路と前記データ信号の出力先となる前記データ線とを走査期間毎に順次変更するように、前記第１及び第２の選択回路を制御する制御回路と、
を有することを特徴とするカラー表示装置。
【請求項２】
前記第１の選択回路は単結晶半導体を用いた集積回路であり、前記第２の選択回路は非単結晶半導体を用いた集積回路である請求項１に記載のカラー表示装置。
【請求項３】
前記第１の選択回路と前記第２の選択回路とは非単結晶半導体を用いた集積回路である請求項１に記載のカラー表示装置。
【請求項４】
前記第２の選択回路と前記列駆動回路とは非単結晶半導体を用いた集積回路である請求項１に記載のカラー表示装置。
【請求項５】
前記第１の選択回路のスイッチの数は、前記列の数より少ない請求項１乃至４のいずれか１項に記載のカラー表示装置。
【請求項６】
複数の画素回路がマトリクス状に配置されたマトリクス部と、
前記マトリクス部に列毎に共通に接続された複数のデータ線と、
前記マトリクス部の列に対応して設けられ、前記画素回路に供給されるデータ信号を前記複数のデータ線に行毎に出力する複数の列駆動回路と、
を有するアクティブマトリクス装置において、
デジタル映像信号を色毎に各々ＤＡ変換して得られた色毎のアナログ映像信号の出力先となる前記列駆動回路を選択するための第１の選択回路と、
前記列駆動回路からの前記データ信号の出力先となる前記データ線を選択するための第２の選択回路と、
前記色毎のアナログ映像信号の出力先となる前記駆動回路と前記データ信号の出力先となる前記データ線とを走査期間毎に順次変更するように、前記第１及び第２の選択回路を制御する制御線と、
を有することを特徴とするアクティブマトリクス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子を有する画素又は画素回路をマトリクス状に配置した表示装置及びアクティブマトリクス装置に関する。
【背景技術】
【０００２】
近年、次世代ディスプレイとして電気光学素子を用いたディスプレイ等が注目されている。ここでは、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機エレクトロルミネッセンス（ＥＬ）素子を例に挙げて説明する。
【０００３】
周辺回路を含んだ有機ＥＬ表示装置では、表示領域に限らず、周辺回路においても薄膜トランジスタ（ＴＦＴ）が用いられている。このような自発光素子であるＥＬ素子を画像表示素子に利用し、その表示領域および周辺回路にＴＦＴを用いた画像表示パネルが特許文献１及び特許文献２により知られている。
【特許文献１】特開２００４−１４５２９６号公報
【特許文献２】特開２００４−２９５０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記画像表示パネルに入力される映像信号は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色毎のデジタルカラー映像信号をデジタル・アナログ変換器（ＤＡＣ）により変換されたアナログ映像信号である。或いは、デジタル輝度信号とデジタル色差信号をＲＧＢの３色のデジタルカラー映像信号に変換した後、デジタル・アナログ変換器（ＤＡＣ）により変換されたアナログ映像信号である。
【０００５】
この場合、ＤＡＣは３つ必要になるが、ＤＡＣが単結晶シリコンを用いた集積回路で構成されているとはいえ、３つのＤＡＣは特性ばらつきを有している。
【０００６】
本発明者は、このＤＡＣの特性ばらつきが、表示パネルにおいて固定パターンの表示不均一性となって顕在化してしまう恐れがあることを見出した。
【０００７】
本発明の目的は、ＤＡＣの特性ばらつきによる表示不均一性を低減することができるカラー表示装置及びアクティブマトリクス装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の骨子は、
複数の電気光学素子を有する画素がマトリクス状に配置されたカラー表示部と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、前記画素に供給されるデータ信号を前記複数のデータ線に行毎に出力する複数の列駆動回路と、
を有するカラー表示装置において、
デジタル映像信号を色毎に各々ＤＡ変換して得られた色毎のアナログ映像信号の出力先となる前記列駆動回路を選択するための第１の選択回路と、
前記列駆動回路からの前記データ信号の出力先となる前記データ線を選択するための第２の選択回路と、
前記色毎のアナログ映像信号の出力先となる前記駆動回路と前記データ信号の出力先となる前記データ線とを走査期間毎に順次変更するように、前記第１及び第２の選択回路を制御する制御回路と、
を有することを特徴とする。
【０００９】
本発明の第２の骨子は、
複数の画素回路がマトリクス状に配置されたマトリクス部と、
前記マトリクス部に列毎に共通に接続された複数のデータ線と、
前記マトリクス部の列に対応して設けられ、前記画素回路に供給されるデータ信号を前記複数のデータ線に行毎に出力する複数の列駆動回路と、
を有するアクティブマトリクス装置において、
デジタル映像信号を色毎に各々ＤＡ変換して得られた色毎のアナログ映像信号の出力先となる前記列駆動回路を選択するための第１の選択回路と、
前記列駆動回路からの前記データ信号の出力先となる前記データ線を選択するための第２の選択回路と、
前記色毎のアナログ映像信号の出力先となる前記駆動回路と前記データ信号の出力先となる前記データ線とを走査期間毎に順次変更するように、前記第１及び第２の選択回路を制御する制御線と、
を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、列駆動回路の出力先のデータ線を順次変更しながら、その出力を画素或いは画素回路に供給するように構成する。こうして、画素或いは画素回路に供給される電流の値のばらつきを時間的に平均化、換言すれば空間的に分散させることができる。よって、画面に現れる縦筋のような、表示画像の不均一性を視覚的に低減できる。しかも、ＤＡＣからの出力先を変更する選択回路により、ＤＡＣの特性ばらつきによる所定行毎の固定パターンの表示画像の不均一性を視覚的に低減できる。
【発明を実施するための最良の形態】
【００１１】
図１は、第１の実施形態による表示装置の構成を示す模式図である。図１に示す表示装置は、表示パネル１００を有する。表示パネル１００の共通基板上には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素回路２とが、積層されている。色毎の画素又は画素回路（２Ｒ、２Ｇ、２Ｂ）は３Ｎ列×Ｍ行の２次元状に配列されたカラー表示部（マトリクス部）９を構成しており、周辺回路とともに共通基板上に集積化されている。
【００１２】
１４は各列毎に共通に画素回路２に接続されて設けられた複数（３Ｎ本）のデータ線、２０は各行毎に設けられた複数（Ｍ本）の行選択線である。周辺回路には、列駆動回路１、列シフトレジスタ３、行シフトレジスタ５、ゲート回路４と、選択回路３４とを備えている。デジタル映像データＶｉｄｅｏは、信号処理回路３２で処理され、信号処理回路内のＤＡＣに供給される。ＤＡＣからの色毎のアナログ映像信号は、同信号処理回路内の第１の選択回路１３を経て列駆動回路１に入力される。
【００１３】
表示パネル１００の各回路のトランジスタは、多結晶シリコンなどの非単結晶半導体の活性層を有するＴＦＴで構成される。また、信号処理回路３２及び制御回路３５のトランジスタは単結晶シリコンなどの単結晶半導体を活性層とするトランジスタで構成されている。
制御回路３５は信号処理回路３２内に集積化されていてもよい。
【００１４】
（画素回路）
図２は、本発明に用いられる電気光学素子としてのＥＬ素子を含む画素回路２の構成例を示す。図１に示された行選択線２０の１本は実はそれぞれ２本の走査線からなる。本発明に用いられる電気光学素子としては、有機ＥＬ素子、無機ＥＬ素子、電子放出素子と蛍光体とを組み合わせた表示素子、発光ダイオードなどが挙げられる。
【００１５】
図２において、Ｐ１及びＰ２が走査信号であり、データ信号として電流データＩｄａｔａが入力される。ＥＬ素子の陽極（アノード）はＴＦＴ（Ｍ４）のドレイン端子に接続されており、陰極（カソード）は接地電位ＣＧＮＤに接続されている。Ｍ１、Ｍ２、Ｍ４がＰ型ＴＦＴであり、Ｍ３がＮ型ＴＦＴである。
【００１６】
図３は、画素回路２の駆動方法を説明するタイミングチャートである。図４において、Ｉ（ｍ−１）、Ｉ（ｍ）、Ｉ（ｍ＋１）は、ｍ−１行（１行前）、ｍ行（対象行）、ｍ＋１行（１行後）の対象列の画素回路２に入力される電流データＩｄａｔａを示す。
【００１７】
まず、時刻ｔ０前の時点では、対象行の画素回路２には、走査信号Ｐ１にはＬｏｗレベルの信号が、Ｐ２にはＨｉｇｈレベルの信号が入力され、トランジスタＭ２がＯＦＦ、Ｍ３がＯＦＦ、Ｍ４がＯＮの状態である。この状態では、対象行であるｍ行の画素回路２には、１行前の電流データＩｄａｔａに対応するＩ（ｍ−１）は入力されない。
【００１８】
次いで、時刻ｔ０では、Ｐ１にはＨｉｇｈレベルの信号が、Ｐ２にはＬｏｗレベルの信号が入力され、トランジスタＭ２、Ｍ３がＯＮ、Ｍ４はＯＦＦとなる。この状態で、ｍ行の画素回路２に該当行の電流データＩｄａｔａに対応するＩ（ｍ）が入力される。このとき、Ｍ４は導通状態でないため、ＥＬ素子には電流が流れない。入力されたＩｄａｔａによりＭ１の電流駆動能力に応じた電圧が、Ｍ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ１に生じる。つまり、画素回路で一旦電流電圧変換を行う。
【００１９】
以上の説明では、アクティブマトリクス表示装置を例に挙げて説明したが、本発明に用いられる表示部（マトリクス部）としては、電気光学素子を複数のデータ線と複数の行選択線との交点に配したパッシブマトリクスであってもよい。
【００２０】
（列駆動回路）
本発明に用いられる列駆動回路を図４に示す。
この回路は、特許文献１に記載されている列駆動回路と同じである。詳しい説明は上記特許文献１を参照されたい。
【００２１】
この駆動回路は一対の電圧電流変換回路からなり、それらの主要な動作を説明する。スイッチングトランジスタＭ６がオフ、スイッチングトランジスタＭ１０がオンされて、電圧電流変換トランジスタＭ９のドレイン電流が出力線ｉｄａｔａに出力される。この時、サンプリング信号ＳＰＡにより、スイッチングトランジスタＭ１がオンして、アナログ映像信号電圧ＶＩＤＥＯはもう一つの電圧電流変換トランジスタＭ３のゲート電圧として蓄えられる。これにより、トランジスタＭ３は所定のドレイン電流を流せる状態となる。
【００２２】
次に、トランジスタＭ６がオン、トランジスタＭ１０がオフとなり、トランジスタＭ３のドレイン電流が出力線ｉｄａｔａに出力される。この時、再び、サンプリング信号ＳＰＢによりスイッチングトランジスタＭ７がオンして、取り込まれたアナログ映像信号電圧ＶＩＤＥＯはトランジスタＭ９のゲート電圧として蓄えられる。これによりトランジスタＭ９はドレイン電流を流せる状態となる。
【００２３】
以上の２つの動作は行走査期間毎に繰り返され、出力線ｉｄａｔａには順次、アナログ信号電流が出力される。アナログ映像信号電圧ＶＩＤＥＯの実効振幅によるトランジスタＭ３のゲート及びトランジスタＭ９のゲートの書き込み電圧Ｖと、トランジスタＭ３及びＭ９の駆動係数βを各々Ａ及びＢとする。
【００２４】
トランジスタＭ３のドレイン電流ｉ（Ｍ３）及びトランジスタＭ９のドレイン電流ｉ（Ｍ９）は、以下の関係を満たす。
ｉ（Ｍ３）＝Ａ×Ｖ２、
ｉ（Ｍ９）＝Ｂ×Ｖ２。
【００２５】
各電圧電流変換回路の駆動係数は、容量Ｃ１（またはＣ３）とＣ２（またはＣ４）の容量分割比により決定される。また同時に電圧電流変換トランジスタＭ３（またはＭ９）のゲート長に対するゲート幅（Ｗ／Ｌ）によっても決定される。
【００２６】
各トランジスタに用いられる非単結晶半導体を活性層に用いたＴＦＴは特性バラツキが大きいが、図４の回路構成では各列のトランジスタＭ３及びトランジスタＭ６の闘値電圧Ｖｔｈの変動に基本的に影響されない。各列のトランジスタＭ３及びＭ６の駆動係数βの変動に対して影響は残るが、トランジスタＭ３及びＭ９のサイズを大きくすることで影響を低減できる。しかし、駆動係数βの変動に対して残った影響は、各列のデータ信号電流のバラツキとなり、該データ信号の電流量で表示輝度が決まるＥＬ素子では表示画像に「縦筋」のような表示不均一性が視認されてしまう。
【００２７】
図５は表示画像に現れる「縦筋」を軽減する為の機能を含んだ列駆動回路３及び第２の選択回路の構成を示すものである。
【００２８】
図５はカラー表示装置に対応しており、ＲＧＢ３に対応した３列の構成を示している。サンプリング信号ＳＰＡ及びＳＰＢは列電流発生回路１に入力される。
【００２９】
入力されるアナログ映像信号電圧ＶＩＤＥＯ１は駆動係数Ａ１及びＢ１をもつ電圧電流変換回路（上記図４と同じ一対の電圧電流変換回路）に入力される。入力されるアナログ映像信号電圧ＶＩＤＥＯ２は駆動係数Ａ２及びＢ２をもつ電圧電流変換回路（上記図４と同じ一対の電圧電流変換回路）に入力される。入力されるアナログ映像信号電圧ＶＩＤＥＯ３は駆動係数Ａ３及びＢ３をもつ電圧電流変換回路（上記図４と同じ一対の電圧電流変換回路）に入力される。
【００３０】
３つの列駆動回路１の３つ出力線は３つの３入力１出力スイッチを含む分散スイッチ部（第２の選択回路）３４に入力され、各々対応するＲ列、Ｇ列、Ｂ列にデータ信号電流ｉＲ、ｉＧ、ｉＢとして出力される。
【００３１】
分散スイッチ部３４は、列駆動回路からデータ信号の出力先となるデータ線１４を変更可能に選択する。制御線Ｐｓ２に制御回路３５から供給される制御信号により、分散スイッチ部３４の接続状態を変更可能に決定することができる。
【００３２】
そして、分散スイッチ部３４の３つのスイッチは連動するように制御線Ｐｓ２に供給される制御信号により制御される。
【００３３】
図６は本発明に用いられる信号処理回路３２を示す。図６の１２は、入力されるデジタル映像データＰＩＣ１、ＰＩＣ２、ＰＩＣ３を表示パネル１００で表示を行うためのデジタル映像信号に変換するデジタル信号処理するＤＳＰである。ＤＳＰ１２から出力された表示パネルの画素構成に対応するデジタル映像信号は、赤色のデジタル映像信号Ｒｄａｔ、緑色のデジタル映像信号Ｇｄａｔ、青色のデジタル映像信号Ｂｄａｔからなる。
【００３４】
これらの色毎のデジタル映像信号は夫々デジタル・アナログ変換器ＤＡＣ１、ＤＡＣ２、ＤＡＣ３で色毎のアナログ映像信号に変換され、マトリクス配線部を介して第１の選択回路である分散スイッチ部１３に入力される。
【００３５】
分散スイッチ部１３は、制御線Ｐｓ１に入力される制御信号により、各ＤＡＣの出力先であるアナログ映像信号ラインＶＩＤＥＯ１、ＶＩＤＥＯ２、ＶＩＤＥＯ３が適宜選択される。
【００３６】
制御線Ｐｓ１に供給される制御信号は信号処理回路１３内部に集積化されている不図示の制御回路で生成される。制御線Ｐｓ１の制御信号によって、分散スイッチ部１３の接続状態、つまりＤＡＣの出力先をどのアナログ映像信号ラインＶＩＤＥＯ１、ＶＩＤＥＯ２、ＶＩＤＥＯ３とするかを決定することができる。そして、この接続状態は変更可能である。
【００３７】
そして、第１の選択回路３４と第２の選択回路１３とは、協働して後述する適切な接続状態を選択するように、信号処理回路３２内の制御回路１３や制御回路３５により制御される。
【００３８】
（比較例）
ここで、本発明の実施形態による作用効果を容易に理解しやすくするために、比較例について先に説明する。
【００３９】
列駆動回路及び選択回路として図５に示した構成を採用し、信号処理回路として、図７に示した構成を採用した場合について説明する。図７は信号処理回路の一例を示す。この回路は単結晶シリコンを用いたトランジスタの集積回路からなるＬＳＩで構成される。
【００４０】
入力されたデジタル映像データＰＩＣ１、ＰＩＣ２、ＰＩＣ３はＤＳＰ１２に入力される。デジタル映像データＰＩＣ１、ＰＩＣ２、ＰＩＣ３はＲＧＢデータ又はＹＵＶデータでありうる。映像信号処理を行うＤＳＰ１２ではデジタル映像データＰＩＣ１、ＰＩＣ２、ＰＩＣ３から表示装置に対応した色毎のデジタル映像信号Ｒｄａｔ、Ｇｄａｔ、Ｂｄａｔを出力する。
【００４１】
そのために、ＤＳＰ１２では、必要に応じて色空間変換（入力されるデジタル映像信号がＲＧＢデータのときは不要）を行う。他にもＤＳＰ１２では、解像度変換、輪郭強調、ノイズリダクション、ガンマ補正、ホワイトバランス、黒設定、輝度設定等から選択される少なくとも１種の処理がデジタル信号処理で行なわれる。
【００４２】
色毎のデジタル映像信号Ｒｄａｔ、Ｇｄａｔ、Ｂｄａｔは、分散スイッチ部１３を介して、それぞれゲインｋのＤＡＣ１、ＤＡＣ２、ＤＡＣ３のいずれかに入力される。そして、ＤＡＣ１、ＤＡＣ２、ＤＡＣ３からアナログ映像信号ＶＩＤＥＯ１、ＶＩＤＥＯ２、ＶＩＤＥＯ３に変換されて出力される。
【００４３】
図５の列駆動回路と図７の表示装置制御回路から行なわれるＲＧＢ各表示に対応するための信号電流の発生動作を説明する。
【００４４】
図７の分散スイッチ部１３によって各ＤＡＣに入力される各色データを下表１に示す。状態（１）から（３）は分散スイッチ部１３の３つの接続状態に対応している。
【００４５】
【表１】
2007271969.tif 000003
【００４６】
一方、図５の分散スイッチ部３４によって選択された列駆動回路の駆動係数を示す。ここで、図４に示した列駆動回路では、先の水平走査期間でアナログ映像信号をサンプリングし、次の水平走査期間で先にサンプリングしたアナログ映像信号を電圧電流変換したデータ信号電流を供給する。よって、下表２に分散スイッチ部１３の状態を対応させるとすると、上から（３）（１）（２）（３）（１）（２）の順になる。
【００４７】
【表２】
2007271969.tif 000004
【００４８】
上述したとおり、図４の列駆動回路回路から出力される電流は１水平走査期間前に入力されたアナログ映像信号で決定されるので、表１及び表２からわかるように分散スイッチ部３４、１３の全ての選択状態においてＲＧＢ列のデータ線に所望色の信号電流が供給される。
【００４９】
図８は列駆動回路の１式及び２式で示す電圧電流変換特性に従った各画素に対応する電圧電流変換係数を示した表である。
【００５０】
図８の左端にある数字は分散スイッチ部３４、１３の接続状態であり、各行で「（１）→（２）→（３）」を繰り返す。各列のデータ信号電流とも列駆動回路１内の駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３の電圧電流変換回路を順次切り換えて出力している。よって、図８に示すように、駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３間にバラツキが存在しても６行周期で分散されるので、表示画像の「縦筋」が視覚上低減される。
【００５１】
しかしながら、図７のデジタル・アナログ変換器ＤＡＣ１、ＤＡＣ２、ＤＡＣ３の各ゲインにはバラツキがある。これはＬＳＩ製造時に生じるトランジスタや内蔵抵抗器の特性ばらつきに因るものである。デジタル・アナログ変換器ＤＡＣ１、ＤＡＣ２、ＤＡＣ３の各ゲインは、全て同一でなく、各々ゲインｋ１、ｋ２、ｋ３という互いに相違する値を持っている。
【００５２】
図９はこの場合の列駆動回路の１式及び２式で示す電圧電流変換特性に従った各画素に対応する電圧電流変換係数を示した表である。
【００５３】
図９から理解できる様に、ＤＡＣ１、ＤＡＣ２、ＤＡＣ３のゲインバラツキによって、各画素の電流が３行周期で変動してしまう。しかも、ゲインバラツキは２乗特性で強調されてしまう。このため表示画像全域に渡って、３行毎の繰り返し固定パターンの表示不均一性が発生してしまう。このゲインばらつきの２乗効果が、本発明者が見出した表示不均一性の一つの原因である。
【００５４】
（実施形態１）
そこで、本発明は図１乃至６に示した構成のカラー表示装置により上記技術課題を解決する。図１の構成が、図７に示した構成と基本的に異なる点は、第１の選択回路である分散スイッチ部１３とＤＡＣの位置が映像信号の流れに対して逆になっている点である。
【００５５】
図１の分散スイッチ部１３によって映像信号出力ＶＩＤＥＯ１、ＶＩＤＥＯ２、ＶＩＤＥＯ３に出力される色信号を分散スイッチ部１３の各接続状態で示す。
【００５６】
【表３】
2007271969.tif 000005
【００５７】
図７の構成を採用した場合と同様に表３及び表２からわかるように分散スイッチ部３４、１３の全ての選択状態においてＲＧＢ列のデータ線に所望色のデータ信号電流が供給される。図１０は列電流発生回路の１式及び２式で示す電圧電流変換特性に従った各画素に対応する電圧電流変換係数を示した表である。
【００５８】
図１０の左端にある数字は分散スイッチ部３４、１３の接続状態であり、各行で「（１）→（２）→（３）」を繰り返す。各列の電流とも列駆動回路の駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３の電圧電流変換回路を順次変更しながら発生させる。よって、図１０からわかるよう駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３間にバラツキが存在しても６行周期で分散される。しかも、各色列に供給されるデータ信号電流は同一のデジタル・アナログ変換器ＤＡＣから来たアナログ映像信号に基づくものである。
【００５９】
ゆえに、ＤＡＣ１、ＤＡＣ２、ＤＡＣ３のゲインバラツキによる、３行毎の固定パターンの表示不均一性は発生しない。
【００６０】
確かに、ＤＡＣ１、ＤＡＣ２、ＤＡＣ３のゲインバラツキによって、ホワイトバランスはズレるが、ホワイトバランスはＤＳＰ１２において周知の方法によりデジタル処理で容易に調整可能である。
【００６１】
したがって、図６の信号処理回路を使用すると図４に示した電圧電流変換回路の駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３バラツキを表示画質に極力現れないように有効に分散できる。
【００６２】
（実施形態２）
図１１と図１２は本実施の形態に用いられる第１及び第２の選択回路、列駆動回路、及び信号処理回路を示している。
【００６３】
図１２の信号処理回路には、第１の選択回路を設けずに、表示部と同じ絶縁性表面を有する基板上に、列駆動回路、第２の選択回路とともに第１の選択回路１３が集積化されて設けられている。これらの回路のトランジスタは何れも多結晶シリコンなどの非単結晶半導体を活性層に用いたＴＦＴで構成される。
【００６４】
図１２に示すように、ＤＳＰ１２からＤＡＣ１、ＤＡＣ２、ＤＡＣ３を介して各々Ｒ信号、Ｇ信号、Ｂ信号が並列に出力される。分散スイッチ部１３は図１１で示すように、列駆動回路や第２の選択回路３４とともに集積化されている。図１２ではＤＳＰ１２とデジタル・アナログ変換器のみが、単結晶半導体基板に集積化され、１チップＬＳＩとなっている。
【００６５】
図１１に示すように、第１の選択回路である分散スイッチ部１３によって色毎のアナログ映像信号ＲＧＢは水平走査毎に接続状態が変更され、出力先の列駆動回路が変更される。しかしながら、第２の選択スイッチ３４により、列駆動回路からのデータ信号電流の出力先が変更されるため、色毎のデータ信号電流は、対応する色のデータ線（ｉＲ，ｉＧ，ｉＢ）に供給される。
これら第１及び第２の選択回路は制御線Ｐｓ１及びＰｓ２により制御される。
【００６６】
実施形態１と同様に表３及び表２からわかるように分散スイッチ部３４、１３の全ての選択状態においてＲＧＢ列のデータ線に所望色のデータ信号電流が供給される。
【００６７】
図１０に示すように各画素に対する電圧電流変換係数の分散状態は同じである。分散スイッチ部１３は表示パネル上に表示画面の横サイズ全幅に亘って配置できるので分散スイッチ部１３内の各スイッチの導通抵抗バラツキは極力抑えることができる。そして、各列駆動回路におけるサンプリング時定数に影響されるサンプリング動作のバランスがとれる。
【００６８】
また、図１１ではデータ線一列に対して１つの分散用のスイッチを設けているが、複数のデータ線群に対して一つのスイッチを設けることも好ましい。このように、第１の選択回路のスイッチの数を列の数より少ない数にすることにより、ＲＧＢの各アナログ映像信号線マトリクス配線部の寄生容量を低減できる。また、選択回路１３と列駆動回路１との間のマトリクス配線部における寄生容量も低減できる。更には、スイッチ部１３自体のゲートの配線交差によって発生する寄生容量増加を抑えることもできる。こうして、サンプリング時定数が抑えられ、サンプリング動作のバランスが良くなる。
【００６９】
また、実施形態１と同様に電圧電流変換回路の駆動係数Ａ１、Ｂ２、Ａ３、Ｂ１、Ａ２、Ｂ３のバラツキが表示画質に極力現れないようにすることもできることは云うまでも無い。
【図面の簡単な説明】
【００７０】
【図１】本発明の一実施形態に係る表示装置の構成を示すブロック図である。
【図２】本発明に用いられる画素回路の回路図である。
【図３】図２に示す画素回路の動作を説明するためのタイミングチャートである。
【図４】本発明に用いられる列駆動回路の回路図である。
【図５】本発明の第１の実施形態による列駆動回路と第２の選択回路を含む周辺回路を説明するための模式図である。
【図６】本発明に第１の実施形態による第１の選択回路を含む信号処理回路を説明するためのブロック図である。
【図７】比較例による第１の選択回路を含む信号処理回路を説明するためのブロック図である。
【図８】各画素における電圧電流変換係数を説明するための模式図である。
【図９】比較例による各画素における電圧電流変換係数を説明するための模式図である。
【図１０】本発明の実施の形態による各画素における電圧電流変換係数を説明するための模式図である。
【図１１】本発明の第２の実施形態による列駆動回路と第１及び第２の選択回路を含む周辺回路を説明するための模式図である。
【図１２】信号処理回路を説明するための模式図である。
【符号の説明】
【００７１】
１  列駆動回路
２  画素回路（色画素）
９  カラー表示部（マトリクス部）
１３  第１の選択回路
１４  データ線
３２  信号処理回路
３４  第２の選択回路
３５  制御回路
Ｐｓ１、Ｐｓ２  制御線
【図１】
2007271969.tif 000006
【図２】
2007271969.tif 000007
【図３】
2007271969.tif 000008
【図４】
2007271969.tif 000009
【図５】
2007271969.tif 000010
【図６】
2007271969.tif 000011
【図７】
2007271969.tif 000012
【図８】
2007271969.tif 000013
【図９】
2007271969.tif 000014
【図１０】
2007271969.tif 000015
【図１１】
2007271969.tif 000016
【図１２】
2007271969.tif 000017