(57)【要約】【課題】画像表示装置の製造歩留まりを向上させること。【解決手段】絶縁性基板上に、複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜にコンタクトホールを開口する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記島状半導体層と前記ゲート電極を接触させる工程と、前記島状半導体層にソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域を形成する工程と、前記ゲート電極上に層間絶縁膜を形成する工程と、前記ソース領域、前記ドレイン領域および前記層間絶縁膜と接するソース／ドレイン電極を形成する工程と、前記ソース／ドレイン電極形成後に、スルーホールを開口し、前記島状半導体層と前記ゲート電極の接触部を除去する工程を有する画像表示装置の製造方法。【選択図】図１
2007123555.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に、複数の薄膜トランジスタを有する画像表示装置であって、該薄膜トランジスタは、ソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域から成る島状半導体層と、該島状半導体層とゲート電極層との間に形成されたゲート絶縁膜層と、前記ゲート電極層上に形成された層間絶縁膜層を有しており、前記薄膜トランジスタはスルーホールを有しており、該スルーホールの断面は、前記層間絶縁膜層、前記ゲート電極層を有することを特徴とする画像表示装置。
【請求項２】
前記スルーホールの断面は、前記層間絶縁膜層、前記ゲート電極層、前記ゲート絶縁膜層、前記島状半導体層から成ることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記絶縁性基板上に、さらに容量素子を有し、該容量素子は、前記島状半導体層と前記ゲート絶縁膜層と前記ゲート電極層とを有しており、前記容量素子もスルーホールを有することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記スルーホールの断面は、前記層間絶縁膜層、前記ゲート電極層、前記ゲート絶縁膜層、前記島状半導体層から成ることを特徴とする請求項３に記載の画像表示装置。
【請求項５】
絶縁性基板上に、複数の薄膜トランジスタを有する画像表示装置であって、該薄膜トランジスタは、ソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域から成る島状半導体層と、該島状半導体層とゲート電極層との間に形成されたゲート絶縁膜層と、前記ゲート電極層上に形成された層間絶縁膜層と、該層間絶縁膜層上に形成された保護絶縁膜層を有しており、前記薄膜トランジスタはスルーホールを有しており、該スルーホールの断面は、前記保護絶縁膜層、前記層間絶縁膜層、前記ゲート電極層を有することを特徴とする画像表示装置。
【請求項６】
前記スルーホールの断面は、前記保護絶縁膜層、前記層間絶縁膜層、前記ゲート電極層、前記ゲート絶縁膜層、前記島状半導体層から成ることを特徴とする請求項５に記載の画像表示装置。
【請求項７】
前記絶縁性基板上に、さらに容量素子を有し、該容量素子は、前記島状半導体層と前記ゲート絶縁膜層と前記ゲート電極層とを有しており、前記容量素子もスルーホールを有することを特徴とする請求項５に記載の画像表示装置。
【請求項８】
前記スルーホールの断面は、前記保護絶縁膜層、前記層間絶縁膜層、前記ゲート電極層、前記ゲート絶縁膜層、前記島状半導体層から成ることを特徴とする請求項７に記載の画像表示装置。
【請求項９】
絶縁性基板上に、ソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域から成る複数の島状半導体層を形成する工程と、前記島状半導体層上に第１の絶縁膜層を形成する工程と、前記第１の絶縁膜層にコンタクトホールを開口する工程と、前記第１の絶縁膜層上に第１の電極層を形成し、前記コンタクトホールを介して前記島状半導体層と前記第１の電極層を接触させる工程と、前記島状半導体層に不純物を導入し低抵抗半導体層を形成する工程と、前記第１の電極層上に第２の絶縁膜層を形成する工程と、前記低抵抗半導体層および前記第２の絶縁膜層と接する第２の電極層を形成する工程と、前記第２の電極層形成後に、スルーホールを開口し、前記島状半導体層と前記第１の電極層の接触部を電気的に切断する工程を有することを特徴とする画像表示装置の製造方法。
【請求項１０】
絶縁性基板上に、ソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域から成る複数の島状半導体層を形成する工程と、前記島状半導体層上に第１の絶縁膜層を形成する工程と、前記第１の絶縁膜層にコンタクトホールを開口する工程と、前記第１の絶縁膜層上に第１の電極層を形成し、前記コンタクトホールを介して前記島状半導体層と前記第１の電極層を接触させる工程と、前記島状半導体層に不純物を導入し低抵抗半導体層を形成する工程と、前記第１の電極層上に第２の絶縁膜層を形成する工程と、前記低抵抗半導体層および前記第２の絶縁膜層と接する第２の電極層を形成する工程と、前記第２の電極層上に第３の絶縁膜層を形成する工程と、前記第２の電極層および前記第３の絶縁膜層に接する第３の電極層を形成する工程と、前記第３の電極層形成後に、スルーホールを開口し、前記島状半導体層と前記第１の電極層の接触部を電気的に切断する工程を有することを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造歩留まりの高い画像表示装置及びその製造方法に関する。
【背景技術】
【０００２】
ポリシリコン薄膜トランジスタ（ＴＦＴと記す）は、アモルファスシリコンＴＦＴよりも移動度が２桁以上高く優れた性能を有する。この特長を活かした例として、例えば非特許文献１に記載されているアクティブマトリクス型液晶表示装置が挙げられる。この表示装置は、周辺駆動回路の一部をポリシリコンＴＦＴで構成することにより、画素部と周辺駆動回路との接続端子数が低減でき、高精細な画像表示ができる。
【０００３】
従来のポリシリコンＴＦＴの製造方法を図２に従って述べる。
ガラス基板ＳＵＢ上にバッファ層として酸化シリコン膜ＢＬを１００ｎｍ堆積し、さらにプラズマＣＶＤ法によりアモルファスシリコン層を５０ｎｍ堆積する。次にＸｅＣｌエキシマレーザを照射しアモルファスシリコン層を結晶化し、公知のホトエッチング工程により、島状のポリシリコン層ＰＳＩを得る。その後、プラズマＣＶＤ法によりゲート絶縁膜ＧＬを１００ｎｍ堆積し、さらにゲート電極ＧＭを形成する（図２（ａ））。次に、ゲート電極をマスクとして、リンのイオン打ち込みによって低濃度ｎ型ポリシリコン層ＬＤＮを形成の後、レジストをマスクとして高濃度ｎ型ポリシリコン層ＨＤＮを形成する（図２（b））。全体を覆うようにプラズマＣＶＤ法により層間絶縁膜ＩＮＬを形成し、層間絶縁膜に設けたコンタクトホールＣＮＴ２を介して、ソース／ドレイン電極ＳＤＭを形成する（図２（ｃ））。その後、全体を覆うように窒化シリコンよりなる膜厚５００ｎｍの保護絶縁膜ＰＬを形成し、さらに保護絶縁膜ＰＬに設けたコンタクトホールＣＮＴ３を介して画素電極ＰＸＭとソース／ドレイン電極ＳＤＭとが接続される（図２（ｄ））。
【０００４】
【非特許文献１】ソサイアテイ  フォア  インフォメーション  ディスプレイ  インタナショナル  シンポジウム  ダイジエスト  オブ  テクニカル  ペーパーズ  １７２頁（Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ  ｐ．１７２）（1９９９）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のポリシリコンＴＦＴは、イオン打ち込み及び各種プラズマ工程において、電極に電荷が蓄積するためポリシリコン−ゲート電極間に高電圧が発生し、ゲート絶縁膜が破壊され、製造歩留まりが低下する問題があった。この問題は、画像表示装置の高性能化、低消費電力化のため、ＴＦＴのスケーリングによりゲート絶縁膜を薄膜化させるほど顕著になる。
【０００６】
ゲート絶縁膜の静電破壊を防止する方法として、保護ダイオードを形成することが考えられるが、ダイオードの形成にはイオン打ち込みが必要であり、このイオン打ち込みによって発生するゲート絶縁膜の静電破壊を防止することはできない。
【０００７】
バルクシリコン基板を用いたＬＳＩ製造プロセスでは、製造プロセス中のゲート絶縁膜の静電破壊を防止するため、例えば特開平１１-２６７６３号公報記載のように、シリコン基板にダイオードを形成し、ゲート電極とダイオードを接続することにより、ゲート電極に蓄積した電荷をダイオードを介して基板に放出させている。しかし、画像表示装置の製造プロセスでは、ガラス基板を用いるため、この方法を用いることはできない。
【０００８】
本発明の目的は、製造プロセス中のゲート絶縁膜の静電破壊を防止し、ＴＦＴのゲート絶縁膜の薄膜化により画像表示装置の製造歩留まりを向上させることである。
【課題を解決するための手段】
【０００９】
本発明の第１の画像表示装置の製造方法は、絶縁性基板上に、ソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域から成る複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜層を形成する工程と、前記ゲート絶縁膜層にコンタクトホールを開口する工程と、前記ゲート絶縁膜層上にゲート電極層を形成し、前記島状半導体層とゲート電極層を接触させる工程と、前記島状半導体層にソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域を形成する工程と、前記ゲート電極層上に層間絶縁膜層を形成する工程と、前記ソース領域、ドレイン領域および前記層間絶縁膜層と接するソース／ドレイン電極層を形成する工程と、前記ソース／ドレイン電極層形成後に、スルーホールを開口し、前記島状半導体層と前記ゲート電極層の接触部を電気的に切断する工程を含むことを特徴とする。
【００１０】
また、本発明の第２の画像表示装置の製造方法は、絶縁性基板上に、複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜層を形成する工程と、前記ゲート絶縁膜層にコンタクトホールを開口する工程と、前記ゲート絶縁膜層上にゲート電極層を形成し、前記島状半導体層とゲート電極層を接触させる工程と、前記島状半導体層にソース領域、ドレイン領域、及びそれらに挟まれたチャネル領域を形成する工程と、前記ゲート電極層上に層間絶縁膜層を形成する工程と、前記ソース領域、ドレイン領域および前記層間絶縁膜層と接するソース／ドレイン電極層を形成する工程と、前記ソース／ドレイン電極層上に保護絶縁膜層を形成する工程と、前記ソース／ドレイン電極層および前記保護絶縁膜層に接する画素電極層を形成する工程と、前記画素電極層形成後に、スルーホールを開口し、前記島状半導体層と前記ゲート電極層の接触部を電気的に切断する工程を含むことを特徴とする。
【００１１】
本発明の画像表示装置は、半導体層とゲート電極層を接続し、半導体層とゲート電極層を同電位に保つことにより、製造プロセス中のゲート絶縁膜層の静電破壊を防止できる。ＬＳＩなどのバルクシリコン基板を用いたデバイスの製造プロセスにおいても、ゲート電極層とシリコン基板を接触させることにより、ゲート絶縁膜層の静電破壊を防止することが考えられるが、ゲート絶縁膜層厚が数ナノメートルと薄いため、ゲート絶縁膜層をパターンニングする工程（レジスト塗布工程など）でのゲート絶縁膜層汚染が問題となる。一方画像表示装置では、ＴＦＴのゲート絶縁膜層厚は数十ナノメートルと厚く、ゲート絶縁膜層の汚染の影響が小さいため、本発明の方法が適用できる。
【００１２】
また、バルクシリコン基板を用いたデバイスでは、基板側から電位を与えることができるため、ゲート電極層とシリコン基板を導通させた状態で、容量素子などのデバイス動作ができるが、画像表示装置では、ガラス基板を用いているため、基板側からゲート電極層に電位を与えることができない。さらに、ゲート電極層と半導体層を接続した状態では、ゲートから半導体層にリーク電流が流れるため、デバイスとして用いることができない。そのため、半導体層とゲート電極層との接触部分を電気的に切断する工程が必要であり、この工程が本発明の特徴である。
【発明の効果】
【００１３】
本発明の画像表示装置は、半導体層とゲート電極を接続し、半導体層とゲート電極を同電位に保つことにより、製造プロセス中のゲート絶縁膜の静電破壊を防止でき、画像表示装置の製造歩留まりを向上できる。
【実施例１】
【００１４】
図１は第１の実施形態におけるゲート電極形成後のＴＦＴ平面図である。図１はポリシリコン膜ＰＳＩ、ゲート電極ＧＭ、ゲート絶縁膜に形成されたコンタクトホールＣＮＴ１を示しており、点線で示した領域は、ポリシリコン膜ＰＳＩとゲート電極ＧＭとの接触部分であり後に除去されるスルーホール領域ＴＨである。画素電極ＰＸＭ形成後のＴＦＴのＡ−Ａ'断面図は図２（ｄ）と同様である。第１の実施例におけるＴＦＴの製造方法をＢ−Ｂ'断面構造を用いて図３に従って述べる。
【００１５】
ガラス基板ＳＵＢ上に酸化シリコン膜からなるバッファ層ＢＬをプラズマCVD法により１００ｎｍ堆積し、さらにプラズマＣＶＤ法によりアモルファスシリコン層を５０ｎｍ堆積する。次にＸｅＣｌエキシマレーザを照射しアモルファスシリコン層を結晶化し、公知のホトエッチング工程により、島状のポリシリコン層ＰＳＩを形成する。その後、プラズマＣＶＤ法により酸化シリコン膜からなるゲート絶縁膜ＧＬを５０ｎｍ堆積し、公知のホトエッチング工程によりゲート絶縁膜ＧＬをパターンニングし、コンタクトホールＣＮＴ１を開口する（図３（ａ））。さらにスパッタリング法によりＡｌからなるゲート電極ＧＭを２５０ｎｍ堆積し、公知のホトエッチング工程によりパターンニングする（図３（ｂ））。この状態の平面図が図１である。ゲート電極ＧＭ形成の後、ｎチャネルＴＦＴに対してはゲート電極ＧＭをマスクとして、イオン打ち込みによって低濃度ｎ型ポリシリコン層ＬＤＮを形成の後、レジストをマスクとして高濃度ｎ型ポリシリコン層ＨＤＮを形成する。その後、図２（ｅ）に示すように、ＣＭＯＳを構成するため、ｐチャネルＴＦＴに対してはゲート電極ＧＭをマスクとして、イオン打ち込みによって高濃度ｐ型ポリシリコン層ＨＤＰを形成する。なお図２（ｅ）は、図１のＡ−Ａ'断面図である。プラズマCVD法により酸化シリコンからなる層間絶縁膜ＩＮＬを５００ｎｍ堆積し、公知のホトエッチング工程により層間絶縁膜ＩＮＬをパターンニングし、コンタクトホールＣＮＴ２を開口する。その後、スパッタリング法によりＴｉ−ＴｉＷ−Ａｌ−ＴｉＷ−Ｔｉの５層構造のソース／ドレイン電極ＳＤＭを形成し、ドライエッチング工程によりパターンニングする（図３（ｃ））。ここで最下層のＴｉは、高濃度ｎ型ポリシリコン層ＨＤＮとＡｌとのコンタクト抵抗の低減、Ａｌの高濃度ｎ型ポリシリコン層への拡散防止等の役割を果たす。また最上層のＴｉは、Ａｌと画素電極ＰＸＭとのコンタクト抵抗を低減する役割を果たす。公知のホトエッチング工程によりスルーホールＴＨを開口し、ポリシリコン層ＰＳＩとゲート電極ＧＭとの接続を切断する（図３（ｄ））。その後、全体を覆うように窒化シリコンよりなる膜厚５００ｎｍの保護絶縁膜ＰＬを形成し、さらに保護絶縁膜ＰＬに設けたコンタクトホールＣＮＴ３を介して画素電極ＰＸＭとソース／ドレイン電極ＳＤＭとが接続される。
【００１６】
本実施例に依れば、ポリシリコン層ＰＳＩとゲート電極ＧＭを接続し、２つの層を同電位に保つことにより、イオン打ち込み、ドライエッチング工程など製造プロセス中でのゲート絶縁膜の静電破壊を防止できる。従って、製造歩留まりを向上できるだけでなく、ゲート絶縁膜を薄膜化することができ、ＴＦＴの高性能化、低電圧動作が可能となる。
【実施例２】
【００１７】
図４は本発明第２の実施形態における図１中のＢ−Ｂ'断面図で、スルーホールＴＨ開口後の構成を示す。図４は、実施例１においてスルーホールＴＨ開口時にゲート絶縁膜ＧＬとポリシリコン膜ＰＳＩも同時に除去した構造である。本実施例に依れば、ポリシリコン層ＰＳＩが形成する寄生容量を低減できるため、回路の高速動作など高性能化が可能となる。
【実施例３】
【００１８】
本発明第３の実施形態におけるゲート電極形成後のＴＦＴ平面図は図１と同様であり、画素電極ＰＸＭ形成後のＴＦＴのＡ−Ａ'断面図は図２（ｄ）と同様である。第３の実施例におけるＴＦＴの製造方法をＢ−Ｂ'断面構造を用いて図５に従って述べる。
【００１９】
まず実施例１と同様に、ガラス基板ＳＵＢ上にバッファ層ＢＬ、島状のポリシリコン層ＰＳＩ、ゲート絶縁膜ＧＬを形成し、公知のホトエッチング工程によりゲート絶縁膜ＧＬに、コンタクトホールＣＮＴ１を開口し、スパッタリング法によりＡｌからなるゲート電極ＧＭを２５０ｎｍを形成する（図５（ａ））。この状態の平面図が図１である。さらに実施例１と同様に、イオン打ち込みによって低濃度ｎ型ポリシリコン層ＬＤＮ、高濃度ｎ型ポリシリコン層ＨＤＮ、高濃度ｐ型ポリシリコン層ＨＤＰを形成する。プラズマCVD法により酸化シリコンからなる層間絶縁膜ＩＮＬを５００ｎｍ堆積し、公知のホトエッチング工程により層間絶縁膜ＩＮＬをパターンニングし、コンタクトホールＣＮＴ２を開口する。その後、スパッタリング法によりＴｉ−ＴｉＷ−Ａｌ−ＴｉＷ−Ｔｉの５層構造のソース／ドレイン電極ＳＤＭを形成し、ドライエッチング工程によりパターンニングする（図５（ｂ））。その後、窒化シリコンよりなる膜厚５００ｎｍの保護絶縁膜ＰＬを形成し、さらに図２（ｄ）に示すコンタクトホールＣＮＴ３を形成後、画素電極ＰＸＭを形成する（図５（ｃ））。公知のホトエッチング工程によりスルーホールＴＨを開口し、ポリシリコン層ＰＳＩとゲート電極ＧＭとの接続を切断する（図５（ｄ））。
【００２０】
本実施例に依れば、ソース／ドレイン電極形成以降の、コンタクトホールＣＮＴ３、画素電極ＰＸＭ形成時などの工程におけるゲート絶縁膜の静電破壊を防止できるため、より製造歩留まりを向上できる。
【実施例４】
【００２１】
図６は本発明第４の実施形態における図１中のＢ−Ｂ'断面図で、スルーホールＴＨ開口後の構成を示す。図６は、実施例３においてスルーホールＴＨ開口時にゲート絶縁膜ＧＬとポリシリコン膜ＰＳＩも同時に除去した構造である。本実施例に依れば、ポリシリコン層ＰＳＩが形成する寄生容量を低減できるため、回路の高速動作など高性能化が可能となる。
【実施例５】
【００２２】
図７は本発明の第５の実施形態における画像表示装置の構成図である。複数のゲート線Ｇ０と、複数のゲート線にマトリクス状に交差する複数の信号線ＳＤ０とを有し、ゲート線と信号線との交点には画素ＴＦＴ１０３が配置されている。図８は、画素１００の平面レイアウト図である。点線で示したスルーホール領域ＴＨは、ポリシリコン膜ＰＳＩとゲート電極ＧＭとの接触部分であり、図８では、画素ＴＦＴ１０３や保持容量１０４との位置関係を明確にするために記載されているが、製造プロセス中に除去される領域である。除去方法は実施例１から実施例４に記載のいずれであっても良い。ゲート電極形成後のＣ−Ｃ'断面図を図９に示す。ポリシリコン層ＰＳＩとゲート電極ＧＭとの接触部分を、画素ＴＦＴ１０３と保持容量１０４とで共有化させることにより、スルーホールＴＨの増加を抑制でき、開口率の低下を抑制できる。さらに、本発明ではイオン打ち込み、ドライエッチング工程など製造プロセス中でのゲート絶縁膜の静電破壊を防止できるため、保持容量１０４のゲート絶縁膜ＧＬの薄膜化が可能である。従って、保持容量の面積を小さくすることにより、開口率の向上が可能である。
【００２３】
さらに図７に示すように、本実施例における画像表示装置ではゲートドライバ回路１０２がＴＦＴにより構成されている。ゲートドライバ回路１０２の一部はブートストラップ回路１０６で構成されている。図１０にブートストラップ回路１０６の平面レイアウト図を示す。点線で示したスルーホール領域ＴＨは、ポリシリコン膜ＰＳＩとゲート電極ＧＭとの接触部分であり、製造プロセス中に除去される領域である。除去方法は実施例１から実施例４に記載のいずれであっても良い。ゲート電極形成後のＤ−Ｄ'断面図を図１１に示す。ポリシリコン層ＰＳＩとゲート電極ＧＭとの接触部分を、複数のＴＦＴおよび容量素子とで共有化させることにより、スルーホールＴＨの増加を抑制でき、回路の集積率の低下を抑制できる。さらに本発明ではイオン打ち込み、ドライエッチング工程など製造プロセス中でのゲート絶縁膜の静電破壊を防止できるため、容量素子のゲート絶縁膜ＧＬの薄膜化が可能である。従って、容量素子の面積を小さくすることにより、回路の高集積化が可能である。
【００２４】
本実施例に依れば、周辺駆動回路の一部をポリシリコンＴＦＴで構成することにより、画素部と周辺駆動回路との接続端子数が低減でき、高精細な画像表示ができる。さらに、周辺ＬＳＩ数を削減できるため、画像表示装置の低コスト化が可能である。
【実施例６】
【００２５】
本発明の第６の実施形態における画像表示装置の構成図を図１２に示す。図１３は、ドレインドライバ回路１０１およびゲートドライバ回路１０２を構成するＣＭＯＳ１０７の平面レイアウト図である。点線で示したスルーホール領域ＴＨは、ポリシリコン膜ＰＳＩとゲート電極ＧＭとの接触部分であり、製造プロセス中に除去される領域である。除去方法は実施例１から実施例４に記載のいずれであっても良い。
【００２６】
本実施例に依れば、ポリシリコン層ＰＳＩとゲート電極ＧＭとの接触部分を、ｎチャネルＴＦＴとｐチャネルＴＦＴとで共有化させることにより、スルーホールＴＨの増加を抑制でき、回路の集積率の低下を抑制できる。もちろん、ポリシリコン層ＰＳＩとゲート電極ＧＭとの接触部分を、他のＣＭＯＳや容量素子と共有化することにより、回路の集積率の低下を効果的に抑制できる。
【実施例７】
【００２７】
本発明の第７の実施形態における画像表示装置の構成図は図７もしくは図１２と同様である。図１４は、画素ＴＦＴ１０３、保持容量１０４、ドレインドライバ１０１及びゲートドライバ１０２を構成するＴＦＴそれぞれの断面図を示す。画素ＴＦＴは、保持容量およびドライバを構成するＴＦＴよりもゲート絶縁膜が厚く、製造プロセス中のゲート絶縁膜の静電破壊が起きにくいため、製造歩留まりが向上する。保持容量はゲート絶縁膜が薄いため、面積を小さくすることができ、開口率が向上する。ドライバを構成するＴＦＴもゲート絶縁膜厚が薄いため、ＴＦＴの低電圧動作が可能であり、画像表示装置の低消費電力化が可能である。これらのＴＦＴおよび保持容量の製造方法は、実施例１から実施例４に記載のいずれであっても良い。またゲート絶縁膜の厚いＴＦＴは、製造プロセス中の静電破壊が起きにくいため、ポリシリコン層とゲート電極との接触部の形成が不要となる。この場合、スルーホール領域を設ける必要がないため、開口率の低下および回路の集積率の低下を抑制できる。
【００２８】
以上実施例１から実施例７に記載の画像表示装置において、基板ＳＵＢはプラスチックなどの他の絶縁性基板であってもよい。バッファ層ＢＬとしては、酸化シリコン膜の代わりに窒化シリコン膜あるいは酸化シリコン膜と窒化シリコン膜との積層膜を用いても良い。窒化シリコン膜をバッファ層として用いれば、ガラス基板内の不純物がゲート絶縁膜中に拡散侵入するのを効果的に防止できる。また、ゲート電極の材料は、Ｔｉ、Ｔａ等公知の電極材料であっても良い。層間絶縁膜ＩＮＬは酸化シリコン膜あるいは酸化シリコン膜と窒化シリコン膜との積層膜であっても良いし、他の公知の低誘電率材料であっても良い。ゲート絶縁膜ＧＬの材料は、Ａｌ２O3、Y２O3、La２O3、Ta2O5、ZrO2、LaAlO3、ZrTiO4、HfO２、SrZrO3、TiO2、SrTiO3、SrBi2Ta2O9、（BaｘSr1-x）TiO3、Pb(ZryTi1-y)O3等の公知の高誘電率材料であっても良いし、酸化シリコン膜との積層構造であっても良い。高誘電材料を用いることによりゲート酸化膜を厚くできるため、コンタクトホールＣＮＴ１開口時のゲート絶縁膜の汚染の影響を小さくできる。
【産業上の利用可能性】
【００２９】
半導体層とゲート電極を接続し、半導体層とゲート電極を同電位に保つことにより、製造プロセス中のゲート絶縁膜の静電破壊を防止し、製造歩留まりを向上させた画像表示装置が提供できる。
なお本発明は、液晶表示装置だけでなく、有機発光ダイオードなどを利用した画像表示装置など、他のアクティブマトリクス型画像表示装置にも適用できる。
【図面の簡単な説明】
【００３０】
【図１】実施例１の薄膜トランジスタの平面図。
【図２】従来のポリシリコン薄膜トランジスタの製造工程を示す断面図。
【図３】実施例１の製造工程を示す断面図。
【図４】実施例２の薄膜トランジスタの断面図。
【図５】実施例３の製造工程を示す断面図。
【図６】実施例４の薄膜トランジスタの断面図。
【図７】実施例５の画像表示装置の構成図。
【図８】本発明に係る画像表示装置における画素の平面レイアウト図。
【図９】実施例５におけるゲート電極形成後の画素の断面図。
【図１０】実施例５の画像表示装置におけるブートストラップ回路の平面レイアウト図。
【図１１】実施例５におけるゲート電極形成後のブートストラップ回路の断面図。
【図１２】実施例６の画像表示装置の構成図。
【図１３】実施例６の画像表示装置におけるＣＭＯＳの平面レイアウト図。
【図１４】実施例７の薄膜トランジスタおよび容量素子の断面図。
【符号の説明】
【００３１】
ＳＵＢ…ガラス基板、ＰＳＩ…ポリシリコン膜、ＢＬ…バッファ層、ＧＬ…ゲート絶縁膜、ＩＮＬ…層間絶縁膜、ＰＬ…保護絶縁膜、ＧＭ…ゲート電極、ＳＤＭ…ソース／ドレイン電極、ＰＸＭ…画素電極、ＨＤＮ…高濃度ｎ型ポリシリコン層、ＬＤＮ…低濃度ｎ型ポリシリコン層、ＨＤＰ…高濃度ｐ型ポリシリコン層、ＣＮＴ１…ゲート絶縁膜に形成されたコンタクトホール、ＣＮＴ２…層間絶縁膜に形成されたコンタクトホール、ＣＮＴ３…保護絶縁膜に形成されたコンタクトホール、ＴＨ…スルーホール、Ｇ０…ゲート線、ＳＤ０…信号線、Ｃ０…コモン線、１００…画素、１０１…ドレインドライバ回路、１０２…ゲートドライバ回路、１０３…画素ＴＦＴ、１０４…保持容量、１０５…液晶容量、１０６…ブートストラップ回路、１０７…ＣＭＯＳ。
【図１】
2007123555.tif 000003
【図２】
2007123555.tif 000004
【図３】
2007123555.tif 000005
【図４】
2007123555.tif 000006
【図５】
2007123555.tif 000007
【図６】
2007123555.tif 000008
【図７】
2007123555.tif 000009
【図８】
2007123555.tif 000010
【図９】
2007123555.tif 000011
【図１０】
2007123555.tif 000012
【図１１】
2007123555.tif 000013
【図１２】
2007123555.tif 000014
【図１３】
2007123555.tif 000015
【図１４】
2007123555.tif 000016