(57)【要約】【課題】同一のパターンプログラムを用いて、複数パスの試験を行うことができる試験装置を提供する。【解決手段】  予め定められた試験周期毎に、与えられるタイミングに応じて被測定信号の信号値を検出するタイミング比較部と、試験周期毎に、互いに異なる第１のタイミング及び第２のタイミングのいずれかを、タイミング比較部に供給するタイミング発生部と、所定の試験周期毎に、第１のタイミングにおける信号値の期待値である第１の期待値、及び第２のタイミングにおける信号値の期待値である第２の期待値を生成するパターン発生部と、それぞれの試験周期において、タイミング比較部に第１のタイミング及び第２のタイミングのいずれが供給されたかに応じて、第１の期待値及び第２の期待値のいずれかを選択する期待値選択部とを備える試験装置を提供する。【選択図】図１
2007139474.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置であって、
予め定められた所定の試験周期毎に、与えられるタイミングに応じて前記被測定信号の信号値を検出するタイミング比較部と、
前記試験周期毎に、互いに異なる複数のタイミングのいずれかを、前記タイミング比較部に供給するタイミング発生部と、
前記所定の試験周期毎に、それぞれの前記タイミングにおける前記信号値の期待値をそれぞれ生成するパターン発生部と、
それぞれの前記試験周期において、前記タイミング比較部にいずれの前記タイミングが供給されたかに応じて、複数の前記期待値のいずれかを選択する期待値選択部と、
前記期待値選択部が選択した前記期待値と、前記タイミング比較部が検出した前記信号値とを比較するレベル比較部と
を備える試験装置。
【請求項２】
前記パターン発生部は、予め与えられる同一のパターンプログラムに基づいて、前記複数の期待値を生成する
請求項１に記載の試験装置。
【請求項３】
前記パターン発生部は、前記パターンプログラムに基づいて、前記被試験デバイスに入力すべき試験パターンを生成する
請求項２に記載の試験装置。
【請求項４】
前記パターン発生部は、前記パターンプログラムを複数回実行して、前記被試験デバイスに前記試験パターンを複数回入力し、
前記タイミング発生部は、前記パターン発生部が前記パターンプログラムを実行する毎に、前記複数のタイミングのいずれを前記タイミング比較部に供給するかを切り替え、
前記期待値選択部は、前記パターン発生部が前記パターンプログラムを実行する毎に、前記タイミング発生部が前記タイミング比較部に供給する前記タイミングに応じた前記期待値を選択する
請求項３に記載の試験装置。
【請求項５】
被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置を機能させるプログラムであって、
前記試験装置を、
予め定められた試験周期毎に、与えられるタイミングに応じて前記被測定信号の信号値を検出するタイミング比較部と、
前記試験周期毎に、互いに異なる複数のタイミングのいずれかを、前記タイミング比較部に供給するタイミング発生部と、
前記所定の試験周期毎に、それぞれの前記タイミングにおける前記信号値の期待値をそれぞれ生成するパターン発生部と、
それぞれの前記試験周期において、前記タイミング比較部にいずれの前記タイミングが供給されたかに応じて、複数の前記期待値のいずれかを選択する期待値選択部と、
前記期待値選択部が選択した前記期待値と、前記タイミング比較部が検出した前記信号値とを比較するレベル比較部と
して機能させるプログラム。
【請求項６】
被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置を機能させるプログラムを格納した記録媒体であって、
前記プログラムは、前記試験装置を、
予め定められた試験周期毎に、与えられるタイミングに応じて前記被測定信号の信号値を検出するタイミング比較部と、
前記試験周期毎に、互いに異なる複数のタイミングのいずれかを、前記タイミング比較部に供給するタイミング発生部と、
前記所定の試験周期毎に、それぞれの前記タイミングにおける前記信号値の期待値をそれぞれ生成するパターン発生部と、
それぞれの前記試験周期において、前記タイミング比較部にいずれの前記タイミングが供給されたかに応じて、複数の前記期待値のいずれかを選択する期待値選択部と、
前記期待値選択部が選択した前記期待値と、前記タイミング比較部が検出した前記信号値とを比較するレベル比較部と
して機能させる記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置、試験装置を機能させるプログラム、及びプログラムを格納した記録媒体に関する。
【背景技術】
【０００２】
従来、半導体回路等の被試験デバイスを試験する試験装置として、被試験デバイスに信号を出力するドライバと、被試験デバイスからの信号を検出するコンパレータとを備える装置が知られている。
【０００３】
ドライバは、予め定められた試験周期内において、与えられるセットリセット信号に応じて試験波形を生成する。つまり、ドライバは、与えられるセット信号に応じて試験波形の立ち上がりエッジを生成し、与えられるリセット信号に応じ試験波形の立ち下がりエッジを生成する。例えば、ダブルデータレート（ＤＤＲ）の被試験デバイスを試験する場合、各試験周期において最大２つのパルスを生成するべく、ドライバには、セット信号及びリセット信号が各試験周期において２回ずつ与えられる。
【０００４】
同様に、各試験周期において、被試験デバイスが複数のパルスを出力する場合、コンパレータは、各試験周期において、それぞれのパルスの立ち上がりエッジ及び立ち下がりエッジを検出する必要がある。例えば、各試験周期において被試験デバイスが最大２つのパルスを出力する場合、コンパレータは、各試験周期において最大４つのエッジを検出する必要がある。
【０００５】
コンパレータには、被試験デバイスの出力信号の信号レベルを検出するべきタイミングとして、各試験周期におけるタイミングが与えられる。つまり、一つのコンパレータは、それぞれの試験周期で一回ずつ、出力信号の信号レベルを検出する。このため、各試験周期において最大４つのエッジを検出するべく、各エッジに対応するタイミングで信号レベルを検出する場合、並列に設けられた４つのコンパレータが必要となる。
【０００６】
しかし、試験装置は多数のドライバコンパレータピンを有しており、それぞれのピンに多数のコンパレータを設けることは困難である。例えば、従来の試験装置は、各ピンに２つのコンパレータを備えている。係る構成においては、各試験周期において２つのタイミングで出力信号の信号レベルを検出することができる。しかし、ＤＤＲの被試験デバイスを試験する場合には、各試験周期において４つのタイミングで出力信号の信号レベルを検出する必要がある。
【０００７】
このため、従来の試験装置は、各試験周期における出力信号のエッジ数が、コンパレータ数より多い場合、複数パスの試験を行っている。例えば、各試験周期における出力信号のエッジ数が最大４であり、コンパレータ数が２である場合、従来の試験装置は、出力信号の立ち上がりエッジを検出する前半試験と、出力信号の立ち下がりエッジを検出する後半試験とを行っている。この場合、前半試験及び後半試験において、ドライバに対しては同一の試験パターンを発生させる。また、前半試験及び後半試験において、各コンパレータにおける信号検出タイミングを変更することにより、各試験周期において４つのタイミングで出力信号の信号レベルを検出している。
【０００８】
現在、関連する特許文献等は認識していないので、その記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
試験装置は、コンパレータにおいて検出した信号レベルを、予め生成した期待値と比較し、被試験デバイスの良否を判定する。上述した前半試験及び後半試験のように、複数パスの試験を行う場合、それぞれの試験におけるコンパレータの信号検出タイミングに応じて、異なる期待値を生成する必要がある。
【００１０】
それぞれの試験における期待値は、与えられるパターンプログラムにより生成される。従来の試験装置において複数パスの試験を行う場合、それぞれの試験において生成すべき期待値が異なるので、複数種類のパターンプログラムを用意する必要があった。複数種類のパターンプログラムを用いて試験を行う場合、パターンプログラムの管理が煩雑となってしまう。
【００１１】
また、複数種類のパターンプログラムを用いて試験を行う場合、パターンプログラムを格納する格納領域が多く必要となる。特に、ドライバが生成する試験パターンも、当該パターンプログラムにより生成する場合、それぞれのパターンプログラムの規模が大きいので、パターンプログラムを格納する領域が多く必要となる。また、複数種類のパターンプログラムを作成するには手間がかかってしまう。
【００１２】
このため本発明は、上述した課題を解決することのできる試験装置、プログラム、及び記録媒体を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の第１形態においては、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置であって、予め定められた試験周期毎に、与えられるタイミングに応じて被測定信号の信号値を検出するタイミング比較部と、試験周期毎に、互いに異なる複数のタイミングのいずれかを、タイミング比較部に供給するタイミング発生部と、所定の試験周期毎に、それぞれのタイミングにおける信号値の期待値をそれぞれ生成するパターン発生部と、それぞれの試験周期において、タイミング比較部にいずれのタイミングが供給されたかに応じて、複数の期待値のいずれかを選択する期待値選択部と、期待値選択部が選択した期待値と、タイミング比較部が検出した信号値とを比較するレベル比較部とを備える試験装置を提供する。
【００１４】
パターン発生部は、予め与えられる同一のパターンプログラムに基づいて、複数の期待値を生成してよい。パターン発生部は、パターンプログラムに基づいて、被試験デバイスに入力すべき試験パターンを生成してよい。
【００１５】
パターン発生部は、パターンプログラムを複数回実行して、被試験デバイスに試験パターンを複数回入力し、タイミング発生部は、パターン発生部がパターンプログラムを実行する毎に、複数のタイミングのいずれをタイミング比較部に供給するかを切り替え、期待値選択部は、パターン発生部がパターンプログラムを実行する毎に、タイミング発生部がタイミング比較部に供給するタイミングに応じた前記期待値を選択してよい。
【００１６】
本発明の第２の形態においては、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置を機能させるプログラムであって、試験装置を、予め定められた試験周期毎に、与えられるタイミングに応じて被測定信号の信号値を検出するタイミング比較部と、試験周期毎に、互いに異なる複数のタイミングのいずれかを、タイミング比較部に供給するタイミング発生部と、所定の試験周期毎に、それぞれのタイミングにおける信号値の期待値をそれぞれ生成するパターン発生部と、それぞれの試験周期において、タイミング比較部にいずれのタイミングが供給されたかに応じて、複数の期待値のいずれかを選択する期待値選択部と、期待値選択部が選択した期待値と、タイミング比較部が検出した信号値とを比較するレベル比較部として機能させるプログラムを提供する。
【００１７】
本発明の第３の形態においては、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する試験装置を機能させるプログラムを格納した記録媒体であって、プログラムは、試験装置を、予め定められた試験周期毎に、与えられるタイミングに応じて被測定信号の信号値を検出するタイミング比較部と、試験周期毎に、互いに異なる複数のタイミングのいずれかを、タイミング比較部に供給するタイミング発生部と、所定の試験周期毎に、それぞれのタイミングにおける信号値の期待値をそれぞれ生成するパターン発生部と、それぞれの試験周期において、タイミング比較部にいずれのタイミングが供給されたかに応じて、複数の期待値のいずれかを選択する期待値選択部と、期待値選択部が選択した期待値と、タイミング比較部が検出した信号値とを比較するレベル比較部として機能させる記録媒体を提供する。
【００１８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２０】
図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体メモリ等の被試験デバイス２００が出力する被測定信号に基づいて、被試験デバイス２００の良否を判定する装置であって、コンパレータ部１０、タイミング発生部３０、パターン発生部４０、期待値選択部５０、フェイルメモリ６０、及びパターンプログラム格納部７０を備える。
【００２１】
パターン発生部４０は、与えられるパターンプログラムに基づいて、被試験デバイス２００を試験する試験パターンを生成する。また、パターン発生部４０は、生成した試験パターンを、被試験デバイス２００に入力する。ここで、パターン発生部４０は、当該試験パターンをドライバ回路を介して被試験デバイス２００に入力してよい。
【００２２】
パターンプログラム格納部７０は、パターン発生部４０に与えるパターンプログラムを格納する。パターンプログラム格納部７０は、パターン発生部４０の外部に設けられてよく、パターン発生部４０の内部に設けられてもよい。また、パターンプログラム格納部７０は、試験装置１００を制御する制御装置等に設けられてもよい。
【００２３】
被試験デバイス２００は、与えられる試験パターンに応じて被測定信号を出力する。例えば、被試験デバイス２００は、与えられる試験パターンと略同一のパターンを有する被測定信号を出力する。
【００２４】
コンパレータ部１０は、被試験デバイス２００の被測定信号の信号レベルを検出し、当該信号レベルが期待値と一致するか否かを判定する。本例においてコンパレータ部１０は、２つの変換回路（１２−１及び１２−２、以下１２と総称する）、２つのタイミング比較部（１４−１及び１４−２、以下１４と総称する）、及び２つのレベル比較部（２０−１及び２０−２、以下２０と総称する）を有する。本例においては、コンパレータ部１０が２つずつの変換回路１２、タイミング比較部１４、及びレベル比較部２０を有する例について説明するが、コンパレータ部１０は、更に多くの変換回路１２、タイミング比較部１４、及びレベル比較部２０を並列に有してよい。
【００２５】
並列に設けられた複数の変換回路１２は、それぞれ被測定信号を受け取り、被測定信号の信号レベルと、予め定められた参照レベル（ＶＴＨ）とを比較する。それぞれの変換回路１２は、被測定信号の信号レベルが参照レベルより大きい場合にＨ論理の信号を出力し、被測定信号の信号レベルが参照レベルより小さい場合にＬ論理の信号を出力する。
【００２６】
複数のタイミング比較部１４は、複数の変換回路１２に対応して設けられる。それぞれのタイミング比較部１４は、対応する変換回路１２が出力する信号の論理値を、与えられるタイミングに応じて検出する。当該タイミングは、予め定められた試験周期毎に、タイミング発生部３０が生成する。タイミング発生部３０は、それぞれのタイミング比較部１４に対して、異なるタイミングを供給する。このような構成により、各試験周期において、コンパレータ部１０における並列数に応じた数の異なるタイミングで、被測定信号の信号レベルを検出することができる。
【００２７】
複数のレベル比較部２０は、複数のタイミング比較部１４に対応して設けられる。それぞれのレベル比較部２０は、対応するタイミング比較部１４が出力する信号の論理値と、与えられる期待値とを比較する。当該期待値は、パターン発生部４０が生成する。フェイルメモリ６０は、レベル比較部２０における比較結果を格納する。
【００２８】
１試験周期内に含まれる被測定信号のエッジの最大数が、コンパレータ部１０における並列数より多い場合、試験装置１００は、複数パスの試験を行う。本例においては、１試験周期内に含まれる被測定信号のエッジの最大数が４であり、コンパレータ部１０における並列数が２である場合について説明する。
【００２９】
複数パスの試験を行う場合、パターン発生部４０は、同一のパターンプログラムを複数回実行して、被試験デバイスに同一の試験パターンを複数回入力する。本例において試験装置１００は、出力信号の立ち上がりエッジを検出する前半試験、及び出力信号の立ち下がりエッジを検出する後半試験の２パスの試験を行う。
【００３０】
タイミング発生部３０は、試験周期毎に、互いに異なる複数のタイミングのいずれかを、タイミング比較部１４に供給する。例えば、前半試験及び後半試験のそれぞれが、複数の試験周期に渡る場合、タイミング発生部３０は、前半試験に属する試験周期では、第１のタイミングを供給し、後半試験に属する試験周期では、第２のタイミングを供給する。ここで、コンパレータ部１０が複数のタイミング比較部１４を有する場合、タイミング発生部３０は、当該タイミングとして、それぞれのタイミング比較部１４に異なるタイミングクロックを供給する。複数のタイミングクロックを含む当該タイミングを、タイミングセットと称する。
【００３１】
タイミング発生部３０は、試験周期毎に、互いに異なる複数のタイミングセットのいずれかを、タイミング比較部１４に供給する。例えば、前半試験を行う場合、第１のタイミングセットをタイミング比較部１４に供給し、後半試験を行う場合、第２のタイミングセットをタイミング比較部１４に供給する。
【００３２】
また、タイミング発生部３０は、パターン発生部４０がパターンプログラムを実行する毎に、複数のタイミングセットのいずれをタイミング比較部１４に供給するかを切り替えてよい。例えば、前半試験及び後半試験を、それぞれ複数の試験周期に渡って行う場合、タイミング発生部３０は、前半試験に対応する複数の試験周期に渡って、第１のタイミングセットをタイミング比較部１４に供給した後、後半試験に対応する複数の試験周期に渡って、第２のタイミングセットをタイミング比較部１４に供給する。
【００３３】
それぞれのタイミングセットは、試験周期毎に、タイミング比較部１４の並列数に応じた数のタイミングクロックを有する。本例において、コンパレータ部１０は、２つのタイミング比較部１４を有するので、タイミング発生部３０は、それぞれのタイミングセットにおいて、第１のタイミングクロックｃｋ１及び第２のタイミングクロックｃｋ２を生成する。第１のタイミングセットにおける第１のタイミングクロックｃｋ１の位相と、第２のタイミングセットにおける第１のタイミングクロックｃｋ１の位相とは異なる。また同様に、第１のタイミングセットにおける第２のタイミングクロックｃｋ２の位相と、第２のタイミングセットにおける第２のタイミングクロックｃｋ２の位相とは異なる。
【００３４】
このような前半試験及び後半試験を行うことにより、各試験周期において、４つのタイミングで被測定信号の信号レベルを検出することができる。タイミング発生部３０がいずれの各試験周期でいずれのタイミングセットを出力するかは、パターンプログラムとは異なる手段により制御してよい。例えば、前半試験と後半試験とでタイミング発生部３０の設定値を変更する設定レジスタ等を設けてよい。当該設定レジスタは、タイミングセットを指定する情報を格納できればよいので、小規模のレジスタを用いることができる。
【００３５】
パターン発生部４０は、与えられるパターンプログラムに応じて、被試験デバイス２００に入力する試験パターン（又はドライバ回路に供給するドライバパターン）、及び期待値パターンを生成する。ここで、パターンプログラム格納部７０は、前半試験及び後半試験に用いるべきパターンプログラムとして、一つのパターンプログラムを格納する。
【００３６】
パターン発生部４０は、当該パターンプログラムに応じて、前半試験及び後半試験において、同一の試験パターン及び期待値パターンを生成する。つまり、パターン発生部４０は、前半試験及び後半試験において、同一のパターンプログラムを実行する。
【００３７】
また、前述したように、前半試験においては、コンパレータ部１０において第１のタイミングセットを用い、後半試験においては、コンパレータ部１０において第２のタイミングセットを用いる。このため、前半試験においては、第１のタイミングセットに応じた期待値パターンをレベル比較部２０に供給し、後半試験では、第２のタイミングセットに応じた期待値パターンをレベル比較部２０に供給する必要がある。
【００３８】
これに対し、パターン発生部４０は、各パスの試験のそれぞれにおいて、それぞれのタイミングセットに応じた期待値をそれぞれ生成する。本例においてパターン発生部４０は、前半試験及び後半試験の双方において、第１のタイミングセットに応じた第１の期待値パターン及び第２のタイミングセットに応じた第２の期待値パターンを生成する。
【００３９】
そして、期待値選択部５０は、それぞれの試験周期において、タイミング比較部１４にいずれのタイミングセットが供給されたかに応じて、複数の期待値パターンのいずれかを選択する。例えば、期待値選択部５０は、パターン発生部４０がパターンプログラムを実行する毎に、タイミング発生部３０がタイミング比較部１４に供給するタイミングセットに応じた期待値を選択する。
【００４０】
本例において期待値選択部５０は、前半試験を行う場合に、第１の期待値パターンを選択し、後半試験を行う場合に、第２の期待値パターンを選択する。また、期待値選択部５０は、選択した期待値パターンを、レベル比較部２０に供給する。これにより、前半試験及び後半試験に対応する期待値パターンを、レベル比較部２０に供給できる。レベル比較部２０は、期待値選択部５０が選択した期待値と、タイミング比較部１４が検出した信号値とを比較する。
【００４１】
期待値選択部５０は、複数のレベル比較部２０に対応して複数のマルチプレクサ（５２−１及び５２−２、以下５２と総称する）を有する。それぞれのマルチプレクサ５２は、対応するレベル比較部２０に前半試験において入力すべき第１の期待値と、対応するレベル比較部２０に後半試験において入力すべき第２の期待値を受け取る。そして、前半試験を行っている場合に、第１の期待値を選択して、対応するレベル比較部２０に入力し、後半試験を行っている場合に、第２の期待値を選択して、対応するレベル比較部２０に入力する。それぞれのマルチプレクサ５２がいずれの期待値を選択するかは、与えられる選択信号により制御される。当該選択信号は、試験装置１００を制御する制御装置から与えられてよい。また、当該選択信号は、上述した設定レジスタが格納した設定値であってもよい。
【００４２】
本例における試験装置１００によれば、前半試験及び後半試験の双方において、同一のパターンプログラムを用いて被試験デバイス２００を試験することができる。このため、従来の試験装置のように、複数のパターンプログラムを用いる場合に比べ、パターンプログラム格納部７０の容量を低減することができる。また、パターンプログラムの準備、及び制御する手間を低減することができる。
【００４３】
例えば、従来の試験装置において、前半試験及び後半試験を行う場合、それぞれの試験に対応した２つのパターンプログラムを準備する必要がある。このとき、それぞれのパターンプログラムにおいて、試験パターンを生成する制御を記述する必要がある。しかし、前半試験及び後半試験において、試験パターンは同一であるので、当該記述を重複して格納する必要がある。これに対し、本例における試験装置１００によれば、前半試験及び後半試験において同一のパターンプログラムを用いるので、試験パターンを生成する制御を前半試験及び後半試験に対して重複して記述する必要がない。
【００４４】
図２は、試験装置１００の動作の一例を示すタイミングチャートである。本例における試験装置１００は、予め定められた試験周期内において、最大２つのパルスを有する試験パターン（入力パターン）を被試験デバイス２００に入力する。また、被試験デバイス２００は、予め定められた試験周期内において、最大２つのパルスを有する被測定信号を出力する。
【００４５】
上述したように、コンパレータ部１０は、それぞれの試験周期において、２つのタイミングクロック（ｃｋ１、ｃｋ２）を有するタイミングセットに応じて、被測定信号の信号レベルを検出する。本例では、コンパレータ部１０は、前半試験に属する試験周期では、被測定信号の立ち上がりエッジの近傍に配置された２つのタイミングクロック（第１のタイミングセット）を出力し、後半試験に属する試験周期では、被測定信号の立ち下がりエッジの近傍に配置された２つのタイミングクロック（第２のタイミングセット）を出力する。
【００４６】
パターン発生部４０は、前半試験及び後半試験の双方において、試験周期毎に、第１のタイミングセットに対応する期待値パターン（Ｃ１、Ｃ２）及び第２のタイミングセットに対応する期待値パターン（Ｃ３、Ｃ４）を生成する。そして、期待値選択部５０は、前半試験に属する試験周期では、パターン発生部４０が生成した期待値パターン（Ｃ１、Ｃ２、Ｃ３、Ｃ４）から、第１のタイミングセットに対応する期待値パターン（Ｃ１、Ｃ２）を選択して、レベル比較部２０に供給する。また、期待値選択部５０は、後半試験に属する試験周期では、パターン発生部４０が生成した期待値パターンから、第２のタイミングセットに対応する期待値パターン（Ｃ３、Ｃ４）を選択して、レベル比較部２０に供給する。このような動作により、前半試験及び後半試験の双方において、同一のパターンプログラムを用いて被試験デバイス２００を試験することができる。
【００４７】
図３は、試験装置１００の動作の一例を示すフローチャートである。本例においては、前半試験及び後半試験を行う場合の動作について説明する。まず、前半試験に対応するタイミングセットを設定する（Ｓ３００）。また、前半試験に対応する期待値選択信号を設定する（Ｓ３０２）。
【００４８】
次に、パターンプログラムを動作させ、前半試験を行う（Ｓ３０４）。前半試験が終了した後、後半試験に対応するタイミングセットを設定する（Ｓ３０６）。また、後半試験に対応する期待値選択信号を設定する（Ｓ３０８）。次に、パターンプログラムを動作させ、後半試験を行う（Ｓ３１０）。
【００４９】
このような動作により、一つのパターンプログラムを用いて、前半試験及び後半試験を行うことができる。また、以上の例においては、被試験デバイス２００の試験を前後半の２パスに分割する場合を説明したが、他の例においては、任意のパス数に分割した試験を行ってもよい。
【００５０】
この場合であっても、一つのパターンプログラムを用いて、複数パスの試験を行うことができる。例えば、試験装置１００は、パス数に応じた回数、当該パターンプログラムを繰り返し実行する。また、試験装置１００は、コンパレータ部１０に供給するタイミングセット及び期待値選択信号を、当該パターンプログラムを実行する毎に切り替える。このような動作により、一つのパターンプログラムを用いて、複数パスの試験を行うことができる。
【００５１】
図４は、試験装置１００を制御するコンピュータ５００の構成の一例を示す図である。本例において、コンピュータ５００は、試験装置１００を図１から図３において説明したように機能させるプログラムを格納する。コンピュータ５００は、ＣＰＵ７００と、ＲＯＭ７０２と、ＲＡＭ７０４と、通信インターフェース７０６と、ハードディスクドライブ７１０と、ＦＤドライブ７１２と、ＣＤ−ＲＯＭドライブ７１４とを備える。ＣＰＵ７００は、ＲＯＭ７０２、ＲＡＭ７０４、ハードディスクドライブ７１０、ＦＤディスク７２０、及び／又はＣＤ−ＲＯＭ７２２に格納されたプログラムに基づいて動作する。
【００５２】
例えば、試験装置１００を機能させるプログラムは、試験装置１００を、図１から図３において説明したコンパレータ部１０、タイミング発生部３０、パターン発生部４０、期待値選択部５０、フェイルメモリ６０、及びパターンプログラム格納部７０として機能させる。また、コンピュータ５００は、当該プログラムに基づいて、パターン発生部４０及びパターンプログラム格納部７０として機能してもよい。
【００５３】
通信インターフェース７０６は、例えば試験装置１００と通信し、試験装置１００を制御する。格納装置の一例としてのハードディスクドライブ７１０は、設定情報及びＣＰＵ７００を動作させるプログラムを格納する。ＲＯＭ７０２、ＲＡＭ７０４、及び／又はハードディスクドライブ７１０は、試験装置１００を図１から図３に関連して説明した試験装置１００として機能させるためのプログラムを格納する。また、当該プログラムは、フレキシブルディスク７２０、ＣＤ−ＲＯＭ７２２、ハードディスクドライブ７１０等に格納されていてもよい。
【００５４】
ＦＤドライブ７１２はフレキシブルディスク７２０からプログラムを読み取りＣＰＵ７００に提供する。ＣＤ−ＲＯＭドライブ７１４はＣＤ−ＲＯＭ７２２からプログラムを読み取りＣＰＵ７００に提供する。
【００５５】
また、プログラムは記録媒体から直接ＲＡＭに読み出されて実行されても、一旦ハードディスクドライブにインストールされた後にＲＡＭに読み出されて実行されても良い。更に、上記プログラムは単一の記録媒体に格納されても複数の記録媒体に格納されても良い。また記録媒体に格納されるプログラムは、オペレーティングシステムとの共同によってそれぞれの機能を提供してもよい。例えば、プログラムは、機能の一部または全部を行うことをオペレーティングシステムに依頼し、オペレーティングシステムからの応答に基づいて機能を提供するものであってもよい。
【００５６】
プログラムを格納する記録媒体としては、フレキシブルディスク、ＣＤ−ＲＯＭの他にも、ＤＶＤ、ＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、磁気記録媒体、ＩＣカードやミニチュアーカードなどの半導体メモリ等を用いることができる。又、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスクまたはＲＡＭ等の格納装置を記録媒体として使用してもよい。
【００５７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００５８】
以上から明らかなように、本発明によれば、同一のパターンプログラムを用いて、複数パスの試験を行うことができる。このため、プログラムの格納領域を圧縮でき、またプログラムの準備及び管理が容易となる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】試験装置１００の動作の一例を示すタイミングチャートである。
【図３】試験装置１００の動作の一例を示すフローチャートである。
【図４】試験装置１００を制御するコンピュータ５００の構成の一例を示す図である。
【符号の説明】
【００６０】
１０・・・コンパレータ部、１２・・・変換回路、１４・・・タイミング比較部、２０・・・レベル比較部、３０・・・タイミング発生部、４０・・・パターン発生部、５０・・・期待値選択部、５２・・・マルチプレクサ、６０・・・フェイルメモリ、７０・・・パターンプログラム格納部、１００・・・試験装置、２００・・・被試験デバイス、５００・・・コンピュータ、７００・・・ＣＰＵ、７０２・・・ＲＯＭ、７０４・・・ＲＡＭ、７０６・・・通信インターフェース、７１０・・・ハードディスクドライブ、７１２・・・ＦＤドライブ、７１４・・・ＣＤ−ＲＯＭドライブ、７２０・・・フレキシブルディスク、７２２・・・ＣＤ−ＲＯＭ
【図１】
2007139474.tif 000003
【図２】
2007139474.tif 000004
【図３】
2007139474.tif 000005
【図４】
2007139474.tif 000006