(57)【要約】【課題】製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止する。【解決手段】半導体基板１００中に形成され、ビット線として機能する拡散層１０３と、半導体基板１００上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜１０１と、トラップ膜１０１上に形成されたゲート電極１０５とからなる複数のメモリセルが、拡散層１０３上の絶縁膜１０４によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置において、互いに隣り合う複数のゲート電極１０５の各々の側面には、遮光性を有する絶縁膜２０７ａが形成されている。【選択図】図１８
2007123696.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板中に形成され、ビット線として機能する拡散層と、前記半導体基板上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜と、前記トラップ膜上に形成されたゲート電極とからなる複数のメモリセルが、前記拡散層上の絶縁膜によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置において、
互いに隣り合う複数の前記ゲート電極の各々の側面には、遮光性を有する絶縁膜が形成されていることを特徴とする不揮発性半導体記憶装置。
【請求項２】
複数の前記絶縁膜の各々は、前記複数のゲート電極の各々の間には形成されておらず、
前記遮光性を有する絶縁膜は、前記複数の絶縁膜及び前記複数のゲート電極の各々の間を埋め込むように形成されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記遮光性を有する絶縁膜は、前記絶縁膜の屈折率とは異なる屈折率を有していることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記遮光性を有する絶縁膜は、互いに異なる材料よりなる複数の絶縁膜が積層されてなることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項５】
半導体基板上に、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜を形成する工程と、
前記半導体基板中の所定領域に、ビット線として機能する拡散層を形成する工程と、
前記拡散層上に絶縁膜を形成する工程と、
前記トラップ膜上にゲート電極形成膜を形成する工程と、
前記ゲート電極形成膜をパターニングすることにより、前記トラップ膜上に複数のゲート電極を形成する工程と、
前記複数のゲート電極をマスクに用いて、前記絶縁膜を選択的にエッチングすることにより、複数の絶縁膜を形成する工程と、
前記半導体基板上に、前記複数のゲート電極の各々の上を覆うと共に前記複数のゲート電極の各々の間を埋め込むように、遮光性を有する絶縁膜を形成する工程と、
前記遮光性を有する絶縁膜における、互いに隣り合う前記複数の絶縁膜及び前記複数のゲート電極の各々の側面に存在する部分が残存するように、前記遮光性を有する絶縁膜を除去する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項６】
半導体基板上に、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜を形成する工程と、
前記半導体基板上に拡散層形成用膜を形成した後、前記拡散層形成用膜をパターニングすることにより、前記トラップ膜上に複数の拡散層形成用パターンを形成する工程と、
前記複数の拡散層形成用パターンをマスクに用いて、前記半導体基板中にビット線として機能する拡散層を形成する工程と、
前記トラップ膜上に、互いに隣り合う前記複数の拡散層形成用パターンの各々の間を埋め込むように、絶縁膜を形成する工程と、
前記複数の拡散層形成用パターン及び前記絶縁膜上に、ゲート電極形成膜を形成する工程と、
前記ゲート電極形成膜及び前記複数の拡散層形成用パターンをパターニングすることにより、前記トラップ膜上に複数のゲート電極を形成する工程と、
前記複数のゲート電極をマスクに用いて、前記絶縁膜を選択的にエッチングすることにより、複数の絶縁膜を形成する工程と、
前記トラップ膜上に残存する前記複数の拡散層形成用パターンを除去する工程と、
前記半導体基板上に、前記複数のゲート電極の各々の上を覆うと共に前記複数のゲート電極の各々の間を埋め込むように、遮光性を有する絶縁膜を形成する工程と、
前記遮光性を有する絶縁膜における、互いに隣り合う前記複数の絶縁膜及び前記複数のゲート電極の各々の側面に存在する部分が残存するように、前記遮光性を有する絶縁膜を除去する工程とを備えたことを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項７】
前記遮光性を有する絶縁膜を除去する工程は、前記遮光性を有する絶縁膜における、前記複数の絶縁膜及び前記複数のゲート電極の各々の間に存在する部分が残存するように、前記遮光性を有する絶縁膜を除去する工程であることを特徴とする請求項５又は６に記載の不揮発性半導体記憶装置の製造方法。
【請求項８】
前記遮光性を有する絶縁膜を形成する工程は、第１の絶縁膜及び第２の絶縁膜を形成する工程であり、
前記第１の絶縁膜及び前記第２の絶縁膜のうちの少なくとも１つは、遮光性を有する絶縁膜であることを特徴とする請求項５又は６に記載の不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその製造方法に関するものである。
【背景技術】
【０００２】
ＭＯＮＯＳ（Ｍetal Ｏxide Ｎitride Ｏxide Ｓilicon）型不揮発性半導体記憶装置は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜が積層されてなるＯＮＯ膜に電荷を蓄積する不揮発性半導体記憶装置である。現在、種々のＭＯＮＯＳ型不揮発性半導体記憶装置が提案されており、そのなかでも、不揮発性半導体記憶装置の１ビット毎にコンタクトを設ける必要のない、拡散ビットライン構造が注目されている。
【０００３】
拡散ビットライン構造を有する不揮発性半導体記憶装置は、半導体基板における不純物拡散層をビットラインとして有し、ビットラインと直交するワードラインを有しており、半導体基板表面における各ビットラインと各ワードラインとが直交して形成される領域をチャネル領域とし、チャネル領域上に形成されたトラップ膜を有し、ビットラインとワードラインとを分離するビットライン上に形成された絶縁膜を有する。
【０００４】
一般に、不揮発性半導体記憶装置は、電荷を蓄積放出し易い構造であるので、製造工程（例えば、リソグラフィー工程、プラズマＣＶＤ工程、及び反応性イオンエッチング工程等）の際に、製造装置が発生する紫外線等の電磁波が、不揮発性半導体記憶装置内に侵入することにより、不揮発性半導体記憶装置の電気的特性が変動する。そのため、近年では、製造工程の際に発生する紫外線等の電磁波に対する保護構造を有する、種々の不揮発性半導体記憶装置が提案されている。
【０００５】
以下に、従来の不揮発性半導体記憶装置及びその製造方法について説明する（例えば、特許文献１参照）。
【０００６】
まず、従来の不揮発性半導体記憶装置について、図３０を参照しながら説明する。図３０は、従来の不揮発性半導体記憶装置の構成について示す平面図である。
【０００７】
図３０に示すように、従来の不揮発性半導体記憶装置は、主要な構成要素として、半導体基板上に形成されたゲート電極４０５からなるワードラインと、半導体基板に形成された拡散層４０３からなるビットラインとを含む。
【０００８】
次に、従来の不揮発性半導体記憶装置の製造方法について、図３１(a) 及び(b) 〜図３９(a) 及び(b) を参照しながら説明する。図３１(a) 及び(b) 〜図３９(a) 及び(b) は、従来の不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。具体的には、図３１(a) 〜図３９(a) は、図３０で示すＡ−Ａ線における断面図であり、図３１(b) 〜図３９(b) は、図３０で示すＢ−Ｂ線における断面図である。
【０００９】
まず、図３１(a) 及び(b) に示すように、半導体基板４００上に、例えば、ＯＮＯ膜よりなるトラップ膜４０１を形成する。次に、図３２(a) 及び(b) に示すように、リソグラフィー技術により、トラップ膜４０１上に、所望の形状を有するマスク４０２を形成した後、ドライエッチング技術により、トラップ膜４０１におけるマスク４０２の開口部に露出する部分を選択的に除去する。次に、イオン注入技術により、半導体基板４００におけるマスク４０２の開口部に露出する部分にイオンを注入することにより、拡散層４０３ａを形成した後、マスク４０２を除去する。
【００１０】
次に、図３３(a) 及び(b) に示すように、拡散層４０３ａの表面を増速酸化し、拡散層４０３ａの上面及びトラップ膜４０１の開口部の側壁に、シリコン酸化膜よりなる第１の絶縁膜４０４を形成する。このとき、拡散層４０３ａ中の不純物が活性化されて、ビットラインとして機能する拡散層４０３が形成される。
【００１１】
次に、図３４(a) 及び(b) に示すように、ＣＶＤ技術により、例えば、膜厚が約２００[ｎｍ]であってポリシリコン膜よりなるゲート電極形成膜４０５ａを形成する。次に、図３５(a) 及び(b) に示すように、リソグラフィー技術により、ゲート電極形成膜４０５ａ上に、所望の形状を有するマスク４０６を形成し、続いて、ドライエッチング技術により、ゲート電極形成膜４０５ａにおけるマスク４０６の開口部に露出する部分を選択的に除去することにより、ゲート電極４０５を形成した後、マスク４０６を除去する。このように、増速酸化して形成された第１の絶縁膜４０４は、拡散層４０３とゲート電極４０５とを電気的に分離している。
【００１２】
次に、図３６(a) 及び(b) に示すように、ＣＶＤ技術により、トラップ膜４０１上に、ゲート電極４０５を覆うように、例えば、膜厚が約３００[ｎｍ]であってシリコン酸化膜よりなる側面絶縁膜形成膜（サイドウォール形成膜）４０７Ａを形成する。次に、図３７(a) 及び(b) に示すように、異方性ドライエッチング技術により、ゲート電極４０５の上面が露出すると共にゲート電極４０５の側面に側面絶縁膜（サイドウォール）４０７が残存するように、側面絶縁膜形成膜４０７Ａにおける所望の領域を選択的に除去する。このように、互いに隣り合うゲート電極４０５の側面は、側面絶縁膜４０７によって被覆されている。次に、図３８(a) 及び(b) に示すように、サリサイド技術により、ゲート電極４０５の上面にサリサイド層４０８を形成する。次に、図３９(a) 及び(b) に示すように、トラップ膜４０１上に、サリサイド層４０８の上面及び側面絶縁膜４０７の表面を覆うように、シリコン酸化膜よりなる第２の絶縁膜４０９を形成する。
【００１３】
次に、第２の絶縁膜４０９上に、ポリシリコン膜よりなる遮光膜（後述する図４１(a) 及び(b)：４１０参照）を形成する。次に、遮光膜上に、所望の形状を有するマスク（図示せず）を形成し、続いて、ドライエッチング技術により、遮光膜におけるマスクの開口部に露出する部分（すなわち、コンタクト（後述する図４１(a) 及び(b)：４１２参照）の形成領域の近傍領域に存在する部分）を選択的に除去した後、マスクを除去する。
【００１４】
次に、ＣＶＤ技術により、第２の絶縁膜４０９及び遮光膜上に、例えば、膜厚が約１０００[ｎｍ]であってシリコン酸化膜よりなる第３の絶縁膜（後述する図４１(a) 及び(b)：４１１参照）を形成する。次に、第３の絶縁膜、第２の絶縁膜４０９及び第１の絶縁膜４０４中に、各メモリセルの電極部と電気的に接続する導電性材料よりなるコンタクトを形成した後、第３の絶縁膜及びコンタクト上に、導電性材料よりなる配線（後述する図４１(a) 及び(b)：４１３参照）を形成する。
【００１５】
以上のようにして、半導体基板４００中に形成され、ビットラインとして機能する拡散層４０３と、半導体基板４００上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜４０１と、トラップ膜４０１上に形成されたゲート電極４０５とからなる複数のメモリセルが、拡散層４０３上の第１の絶縁膜４０４によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置を製造する。
【特許文献１】特開２００３−２４３５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の不揮発性半導体記憶装置の製造方法では、以下に示す問題がある。従来の問題について、図４０及び図４１(a) 及び(b) を参照しながら説明する。図４０は、従来の不揮発性半導体記憶装置の構成について示す平面図である。また、図４１(a) 及び(b) は、従来の不揮発性半導体記憶装置の構造について示す断面図であり、具体的には、図４１(a) は、図４０で示すＡ−Ａ線における断面図であり、図４１(b) は、図４０で示すＢ−Ｂ線における断面図である。
【００１７】
図４０に示すように、従来の不揮発性半導体記憶装置は、主な構成要素として、半導体基板に形成された素子分離領域４１４と、半導体基板上に形成されたゲート電極４０５からなるワードラインと、半導体基板に形成された拡散層４０３からなるビットラインと、複数のメモリセル上に形成された遮光膜４１０と、拡散層４０３上に形成されたコンタクト４１２とを含む。このように、遮光膜４１０は、コンタクト４１２の形成領域の近傍領域には形成されていない。
【００１８】
更に、詳しくは、図４１(b) に示すように、コンタクト４１２の形成領域の近傍領域に位置するメモリセルは、遮光膜４１０によって完全に被覆されていない。そのため、図４１(b) に示すように、例えば、製造工程の際に発生する紫外線が、コンタクト４１２の形成領域の近傍領域に位置するメモリセル内に侵入する。更には、シリコン酸化膜よりなる第１の絶縁膜４０４は透明膜であるので、コンタクト４１２の形成領域の近傍領域に位置するメモリセル内に侵入した紫外線が、第１の絶縁膜４０４に沿って不揮発性半導体記憶装置の奥深くまで侵入する。
【００１９】
このため、従来の不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する紫外線等の電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することにより、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動するという問題がある。
【００２０】
前記に鑑み、本発明の目的は、製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することを目的とする。
【課題を解決するための手段】
【００２１】
前記の課題を解決するために、本発明に係る不揮発性半導体記憶装置は、半導体基板中に形成され、ビット線として機能する拡散層と、半導体基板上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜と、トラップ膜上に形成されたゲート電極とからなる複数のメモリセルが、拡散層上の絶縁膜によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置において、互いに隣り合う複数のゲート電極の各々の側面には、遮光性を有する絶縁膜が形成されていることを特徴とする。
【００２２】
本発明に係る不揮発性半導体記憶装置によると、複数のゲート電極の各々の側面（特に、コンタクトの形成領域の近傍領域に位置するゲート電極の側面）には、遮光性を有する絶縁膜が形成されているので、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することを防止することができる。
【００２３】
このため、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【００２４】
本発明に係る不揮発性半導体記憶装置において、複数の絶縁膜の各々は、複数のゲート電極の各々の間には形成されておらず、遮光性を有する絶縁膜は、複数の絶縁膜及び複数のゲート電極の各々の間を埋め込むように形成されていることが好ましい。
【００２５】
このようにすると、コンタクトの形成領域の近傍領域に位置するメモリセル内に、製造工程の際に発生する電磁波が侵入することがあっても、複数の絶縁膜の各々は、複数のゲート電極の各々の間には形成されていないため、従来のように、電磁波が絶縁膜（例えば、シリコン酸化膜よりなる絶縁膜）に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【００２６】
また、このようにすると、拡散層における互いに隣り合う複数の絶縁膜の各々の間に露出する部分には、遮光性を有する絶縁膜が形成されているので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【００２７】
このように、本発明に係る不揮発性半導体記憶装置では、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、不揮発性半導体記憶装置の奥深くまで侵入することを防止することができるので、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができる。
【００２８】
本発明に係る不揮発性半導体記憶装置において、遮光性を有する絶縁膜は、絶縁膜の屈折率とは異なる屈折率を有していることが好ましい。
【００２９】
このようにすると、複数のゲート電極の各々の側面には、拡散層上の絶縁膜の屈折率とは異なる屈折率を有し且つ遮光性を有する絶縁膜が形成されているため、コンタクトの形成領域の近傍領域に位置するメモリセル内に、製造工程の際に発生する電磁波が侵入することがあっても、メモリセル内に侵入した電磁波を散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【００３０】
このように、本発明に係る不揮発性半導体記憶装置では、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、不揮発性半導体記憶装置の奥深くまで侵入することをより一層防止することができるので、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することをより一層防止することができる。
【００３１】
本発明に係る不揮発性半導体記憶装置において、遮光性を有する絶縁膜は、互いに異なる材料よりなる複数の絶縁膜が積層されてなることが好ましい。
【００３２】
このようにすると、複数のゲート電極の各々の側面には、例えば、互いに異なる屈折率を有する複数の絶縁膜が、複数のゲート電極の各々の側面側から順に積層されている。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、メモリセル内に侵入した電磁波をより一層散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することをより一層防止することができる。
【００３３】
また、このようにすると、複数のゲート電極の各々の側面には、例えば、何れも遮光性を有する複数の絶縁膜が、複数のゲート電極の各々の側面側から順に積層されている。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することをより一層防止することができる。
【００３４】
このように、本発明に係る不揮発性半導体記憶装置では、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することができるので、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを確実に防止することができる。
【００３５】
本発明に係る第１の不揮発性半導体記憶装置の製造方法は、半導体基板上に、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜を形成する工程と、半導体基板中の所定領域に、ビット線として機能する拡散層を形成する工程と、拡散層上に絶縁膜を形成する工程と、トラップ膜上にゲート電極形成膜を形成する工程と、ゲート電極形成膜をパターニングすることにより、トラップ膜上に複数のゲート電極を形成する工程と、複数のゲート電極をマスクに用いて、絶縁膜を選択的にエッチングすることにより、複数の絶縁膜を形成する工程と、半導体基板上に、複数のゲート電極の各々の上を覆うと共に複数のゲート電極の各々の間を埋め込むように、遮光性を有する絶縁膜を形成する工程と、遮光性を有する絶縁膜における、互いに隣り合う複数の絶縁膜及び複数のゲート電極の各々の側面に存在する部分が残存するように、遮光性を有する絶縁膜を除去する工程とを備えたことを特徴とする。
【００３６】
本発明に係る第１の不揮発性半導体記憶装置の製造方法によると、複数の絶縁膜及び複数のゲート電極の各々の側面に、遮光性を有する絶縁膜を残存させる。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することを防止することができる。
【００３７】
更には、複数のゲート電極をマスクに用いて、絶縁膜を選択的にエッチングすることにより、絶縁膜におけるゲート電極の下方に存在する部分以外の部分が選択的に除去されているので、コンタクトの形成領域の近傍領域に位置するメモリセル内に電磁波が侵入することがあっても、従来のように、絶縁膜に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【００３８】
このように、本発明に係る第１の不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを防止することができるため、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【００３９】
本発明に係る第２の不揮発性半導体記憶装置の製造方法は、半導体基板上に、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜を形成する工程と、半導体基板上に拡散層形成用膜を形成した後、拡散層形成用膜をパターニングすることにより、トラップ膜上に複数の拡散層形成用パターンを形成する工程と、複数の拡散層形成用パターンをマスクに用いて、半導体基板中にビット線として機能する拡散層を形成する工程と、トラップ膜上に、互いに隣り合う複数の拡散層形成用パターンの各々の間を埋め込むように、絶縁膜を形成する工程と、複数の拡散層形成用パターン及び絶縁膜上に、ゲート電極形成膜を形成する工程と、ゲート電極形成膜及び複数の拡散層形成用パターンをパターニングすることにより、トラップ膜上に複数のゲート電極を形成する工程と、複数のゲート電極をマスクに用いて、絶縁膜を選択的にエッチングすることにより、複数の絶縁膜を形成する工程と、トラップ膜上に残存する複数の拡散層形成用パターンを除去する工程と、半導体基板上に、複数のゲート電極の各々の上を覆うと共に複数のゲート電極の各々の間を埋め込むように、遮光性を有する絶縁膜を形成する工程と、遮光性を有する絶縁膜における、互いに隣り合う複数の絶縁膜及び複数のゲート電極の各々の側面に存在する部分が残存するように、遮光性を有する絶縁膜を除去する工程とを備えたことを特徴とする。
【００４０】
本発明に係る第２の不揮発性半導体記憶装置の製造方法によると、複数の絶縁膜及び複数のゲート電極の各々の側面に、遮光性を有する絶縁膜を残存させる。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することを防止することができる。
【００４１】
更には、複数のゲート電極をマスクに用いて、絶縁膜を選択的にエッチングすることにより、絶縁膜におけるゲート電極の下方に存在する部分以外の部分は選択的に除去されているので、コンタクトの形成領域の近傍領域に位置するメモリセル内に電磁波が侵入することがあっても、従来のように、絶縁膜に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【００４２】
このように、本発明に係る第２の不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを防止することができるため、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【００４３】
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、遮光性を有する絶縁膜を除去する工程は、遮光性を有する絶縁膜における、複数の絶縁膜及び複数のゲート電極の各々の間に存在する部分が残存するように、遮光性を有する絶縁膜を除去する工程であることが好ましい。
【００４４】
このようにすると、互いに隣り合う複数の絶縁膜及び複数のゲート電極の各々の間に、遮光性を有する絶縁膜を残存させることができる。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができるので、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができる。
【００４５】
本発明に係る第１又は第２の不揮発性半導体記憶装置の製造方法において、遮光性を有する絶縁膜を形成する工程は、第１の絶縁膜及び第２の絶縁膜を形成する工程であり、第１の絶縁膜及び第２の絶縁膜のうちの少なくとも１つは、遮光性を有する絶縁膜であることが好ましい。
【００４６】
このようにすると、複数の絶縁膜及び複数のゲート電極の各々の側面に、例えば、互いに異なる屈折率を有する第１の絶縁膜及び第２の絶縁膜が積層されてなる遮光性を有する絶縁膜を形成することができる。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、第１の絶縁膜と第２の絶縁膜との界面で、メモリセル内に侵入した電磁波の経路を屈曲させることができるため、メモリセル内に侵入した電磁波を散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【００４７】
また、このようにすると、複数の絶縁膜及び複数のゲート電極の各々の側面に、例えば、何れもが遮光性を有する第１の絶縁膜及び第２の絶縁膜が積層されてなる遮光性を有する絶縁膜を形成することができる。そのため、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することをより一層防止することができる。
【００４８】
このように、本発明に係る第１及び第２の不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができるので、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができる。
【発明の効果】
【００４９】
本発明に係る不揮発性半導体記憶装置及びその製造方法によると、製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することにより、不揮発性半導体記憶装置の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００５０】
以下に、本発明の各実施の形態について図面を参照しながら説明する。
【００５１】
（第１の実施形態）
本発明の第１の実施形態に係る不揮発性半導体記憶装置の構成について、図１を参照しながら説明する。図１は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の構成について示す平面図である。
【００５２】
図１に示すように、本実施形態に係る不揮発性半導体記憶装置は、主な構成要素として、半導体基板に形成された素子分離領域１１５と、半導体基板上に形成されたゲート電極１０５からなるワードラインと、半導体基板に形成された拡散層１０３からなるビットラインと、複数のメモリセル上に形成された遮光膜１１０と、拡散層１０３上に形成されたコンタクト１１３とを含む。
【００５３】
以下に、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について、図２(a) 及び(b) 〜図１２(a) 及び(b) を参照しながら説明する。図２(a) 及び(b) 〜図１２(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。具体的には、図２(a) 〜図１２(a) は、図１で示すＡ−Ａ線における断面図であり、図２(b) 〜図１１(b) は、図１で示すＢ−Ｂ’線における断面図であって、図１２(b) は、図１で示すＢ−Ｂ’’線における断面図である。
【００５４】
まず、図２(a) 及び(b) に示すように、半導体基板１００上に、トラップ膜１０１を形成する。ここで、トラップ膜１０１は、例えば、熱酸化技術により形成された膜厚が５[ｎｍ]のシリコン酸化膜と、ＣＶＤ技術により形成された膜厚が７[ｎｍ]のシリコン窒化膜と、熱酸化技術により形成された膜厚が１０[ｎｍ]のシリコン酸化膜とが下から順に積層されてなるＯＮＯ膜である。
【００５５】
次に、図３(a) 及び(b) に示すように、リソグラフィー技術により、トラップ膜１０１上に、所望の形状を有するマスク１０２を形成した後、ドライエッチング技術により、トラップ膜１０１におけるマスク１０２の開口部に露出する部分を選択的に除去する。次に、イオン注入技術により、半導体基板１００におけるマスク１０２の開口部に露出する部分に、例えば、加速電圧：５０[ｋｅＶ]、注入量：３×１０15[ｃｍ-2]の条件の下、ｎ型不純物である砒素イオンを注入することにより、拡散層１０３ａを形成した後、マスク１０１を除去する。
【００５６】
次に、図４(a) 及び(b) に示すように、例えば、９００℃の雰囲気で熱酸化することにより、拡散層１０３ａの表面を増速酸化して、拡散層１０３ａの上面及びトラップ膜１０１の開口部の側壁に、例えば、膜厚が約１００[ｎｍ]であってシリコン酸化膜よりなる第１の絶縁膜１０４を形成する。このとき、拡散層１０３ａ中の不純物が活性化されて、ビットラインとして機能する拡散層１０３が形成される。
【００５７】
次に、図５(a) 及び(b) に示すように、ＣＶＤ技術により、トラップ膜１０１及び第１の絶縁膜１０４上に、例えば、膜厚が約２００[ｎｍ]であってポリシリコン膜よりなるゲート電極形成膜１０５ａを形成する。次に、図６(a) 及び(b) に示すように、リソグラフィー技術により、ゲート電極形成膜１０５ａ上に、所望の形状を有するマスク１０６を形成した後、ドライエッチング技術により、ゲート電極形成膜１０５ａにおけるマスク１０６の開口部に露出する部分を選択的に除去することにより、ゲート電極１０５を形成する。このように、増速酸化して形成された第１の絶縁膜１０４は、拡散層１０３とゲート電極１０５とを電気的に分離している。
【００５８】
次に、図７(a) 及び(b) に示すように、ゲート電極１０５をマスクに用いて、ドライエッチング技術により、第１の絶縁膜１０４におけるゲート電極１０５の開口部に露出する部分を選択的に除去した後、マスク１０６を除去する。このように、第１の絶縁膜１０４におけるゲート電極１０５の下方に存在する部分が残存するように、第１の絶縁膜１０４に対するドライエッチングを行う。
【００５９】
次に、図８(a) 及び(b) に示すように、ＣＶＤ技術により、拡散層１０３上に、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５を覆うように、例えば、膜厚が約３００[ｎｍ]であってシリコン窒化膜よりなる側面絶縁膜形成膜１０７Ａを形成する。ここで、側面絶縁膜形成膜１０７Ａは、紫外線吸収体を含んでおり、紫外線等の電磁波を吸収する特性を有しており、且つ第１の絶縁膜１０４の屈折率とは異なる屈折率を有している。また、側面絶縁膜形成膜１０７Ａの膜厚は、ワードラインであるゲート電極１０５の間隔Ｗの半分よりも厚くなるように調整されることが望ましいが、これに限定されるものではない。
【００６０】
次に、図９(a) 及び(b) に示すように、異方性ドライエッチング技術により、ゲート電極１０５の上面が露出すると共に、第１の絶縁膜１０４及びゲート電極１０５の側面に側面絶縁膜１０７が残存するように、側面絶縁膜形成膜１０７Ａにおける所望の領域を選択的に除去する。このように、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５の側面は、遮光性を有する側面絶縁膜１０７によって被覆されており、また、拡散層１０３における第１の絶縁膜１０４が除去されて露出する部分は、側面絶縁膜１０７によって被覆されている。
【００６１】
次に、図１０(a) 及び(b) に示すように、サリサイド技術により、ゲート電極１０５の上面にサリサイド層１０８を形成する。次に、図１１(a) 及び(b) に示すように、側面絶縁膜１０７及びサリサイド層１０８上に、シリコン酸化膜よりなる第２の絶縁膜１０９及びポリシリコン膜よりなる遮光膜１１０を下から順に形成する。
【００６２】
次に、図１２(a) 及び(b) に示すように、遮光膜１１０上に、所望の形状を有するマスク１１１を形成し、続いて、ドライエッチング技術により、遮光膜１１０におけるマスク１１１の開口部に露出する部分（すなわち、コンタクト（図１：１１３参照）の形成領域の近傍領域に存在する部分）を選択的に除去した後、マスク１１１を除去する。
【００６３】
次に、ＣＶＤ技術により、第２の絶縁膜１０９及び遮光膜１１０上に、例えば、膜厚が約１０００[ｎｍ]であってシリコン酸化膜よりなる第３の絶縁膜（図示せず）を形成する。次に、第３の絶縁膜及び第２の絶縁膜１０９中に、各メモリセルの電極部と電気的に接続する導電性材料よりなるコンタクト（図１：１１３参照）を形成した後、第３の絶縁膜及びコンタクト上に、導電性材料よりなる配線（図示せず）を形成する。
【００６４】
以上のようにして、半導体基板１００中に形成され、ビットラインとして機能する拡散層１０３と、半導体基板１００上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜１０１と、トラップ膜１０１上に形成されたゲート電極１０５とからなる複数のメモリセルが、拡散層１０３上の第１の絶縁膜１０４によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置を製造する。
【００６５】
本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図９(a) 及び(b) に示すように、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５の各々の側面に、第１の絶縁膜１０４の屈折率とは異なる屈折率を有し、且つ遮光性を有する（例えば、シリコン酸化膜よりなる側面絶縁膜４０７（前述した図４１(b) 参照）の紫外線透過率よりも小さい紫外線透過率を有する）シリコン窒化膜よりなる側面絶縁膜１０７を残存させる。
【００６６】
このように、第１の絶縁膜１０４及びゲート電極１０５の側面を、遮光性を有する側面絶縁膜１０７によって被覆することにより、製造工程の際に発生する紫外線等の電磁波が、コンタクトの形成領域の近傍領域（すなわち、遮光膜１１０の除去領域）に位置するメモリセル内に侵入することを防止することができる。
【００６７】
また、このように、第１の絶縁膜１０４及びゲート電極１０５の側面を、第１の絶縁膜１０４の屈折率とは異なる屈折率を有する側面絶縁膜１０７によって被覆することにより、製造工程の際に発生する紫外線等の電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、側面絶縁膜１０７と第１の絶縁膜１０４との界面で、メモリセル内に侵入した電磁波の経路を屈曲させることができるため、メモリセル内に侵入した電磁波を散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【００６８】
更には、本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図７(a) 及び(b) に示すように、ゲート電極１０５をマスクに用いて、第１の絶縁膜１０４を選択的にエッチングすることにより、第１の絶縁膜１０４におけるゲート電極１０５の下方に存在する部分以外の部分を選択的に除去する。
【００６９】
このため、コンタクトの形成領域の近傍領域に位置するメモリセル内に、製造工程の際に発生する紫外線等の電磁波が侵入することがあっても、従来のように、電磁波が第１の絶縁膜１０４に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【００７０】
また、本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図９(a) 及び(b) に示すように、拡散層１０３における第１の絶縁膜１０４が選択的に除去されて露出する部分に、側面絶縁膜１０７を残存させるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【００７１】
以上のように、本実施形態に係る不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する紫外線等の電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することにより、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【００７２】
（第２の実施形態）
本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について、前述した図１、並びに図１３(a) 及び(b) 〜図１８(a) 及び(b) を参照しながら説明する。図１３(a) 及び(b) 〜図１８(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。具体的には、図１３(a) 〜図１８(a) は、前述した図１で示すＡ−Ａ線における断面図であり、図１３(b) 〜図１７(b) は、前述した図１で示すＢ−Ｂ’線における断面図であって、図１８(b) は、前述した図１で示すＢ−Ｂ’’線における断面図である。
【００７３】
尚、図１３(a) 及び(b) 〜図１８(a) 及び(b) において、前述した本発明の第１の実施形態に係る不揮発性半導体記憶装置と同一の構成要素については、同一の符号を付す。したがって、本実施形態では、第１の実施形態と同様の説明は繰り返し行わない。
【００７４】
まず、前述した図２(a) 及び(b) 〜前述した図６(a) 及び(b) に示す工程の後、図１３(a) 及び(b) に示すように、ポリシリコン膜よりなるゲート電極１０５をマスクに用いて、ドライエッチング技術により、第１の絶縁膜１０４におけるゲート電極１０５の開口部に露出する部分を選択的に除去した後、マスク（図示せず）を除去する。
【００７５】
次に、図１４(a) 及び(b) に示すように、ＣＶＤ技術により、拡散層１０３上に、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５を覆うように、シリコン窒化膜よりなる第１の側面絶縁膜形成膜２０７Ａを形成する。ここで、第１の側面絶縁膜形成膜２０７Ａは、紫外線吸収体を含んでおり、紫外線等の電磁波を吸収する特性を有しており、且つ第１の絶縁膜１０４の屈折率とは異なる屈折率を有している。
【００７６】
次に、図１５(a) 及び(b) に示すように、異方性ドライエッチング技術により、ゲート電極１０５の上面が露出すると共に、第１の絶縁膜１０４及びゲート電極１０５の側面に第１の側面絶縁膜２０７ａが残存するように、第１の側面絶縁膜形成膜２０７Ａにおける所望の領域を選択的に除去する。
【００７７】
次に、図１６(a) 及び(b) に示すように、ＣＶＤ技術により、拡散層１０３上に、ゲート電極１０５の上面及び第１の側面絶縁膜２０７ａの表面を覆うように、シリコン酸化膜よりなる第２の側面絶縁膜形成膜２０７Ｂを形成する。
【００７８】
次に、図１７(a) 及び(b) に示すように、異方性ドライエッチング技術により、ゲート電極１０５の上面が露出すると共に第１の側面絶縁膜２０７ａの表面に第２の側面絶縁膜２０７ｂが残存するように、第２の側面絶縁膜形成膜２０７Ｂにおける所望の領域を選択的に除去する。このように、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５の側面は、第１の側面絶縁膜２０７ａと第２の側面絶縁膜２０７ｂとが積層されてなる積層膜によって被覆されており、また、拡散層１０３における第１の絶縁膜１０４が除去されて露出する部分は、第１の側面絶縁膜２０７ａ又は第２の側面絶縁膜２０７ｂによって被覆されている。
【００７９】
次に、前述した図１０(a) 及び(b) 〜前述した図１１(a) 及び(b) に示す工程と同様の工程を経た後、前述した図１２(a) 及び(b) と同様に、遮光膜１１０上に、所望の形状を有するマスク１１１を形成し、続いて、ドライエッチング技術により、遮光膜１１０におけるマスク１１１の開口部に露出する部分（すなわち、コンタクト（後述する図１８(b)：１１３参照）の形成領域の近傍領域に存在する部分）を選択的に除去した後、マスク１１１を除去する。
【００８０】
次に、図１８(a) 及び(b) に示すように、ＣＶＤ技術により、シリコン酸化膜よりなる第２の絶縁膜１０９及び遮光膜１１０上に、例えば、膜厚が１０００[ｎｍ]であってシリコン酸化膜よりなる第３の絶縁膜２１２を形成する。次に、図１８(a) 及び(b) に示すように、第３の絶縁膜２１２上に、所望の形状を有するマスク（図示せず）を形成し、続いて、ドライエッチング技術により、第３の絶縁膜２１２及び第２の絶縁膜１０９における所望の領域を選択的に除去することにより、第２の絶縁膜１０９及び第３の絶縁膜２１２に、拡散層１０３の上面を露出させるコンタクトホールを形成した後、マスクを除去する。次に、図１８(a) 及び(b) に示すように、コンタクトホール内に、導電性材料が埋め込まれてなるコンタクト１１３を形成した後、第３の絶縁膜２１２及びコンタクト１１３上に、第１の絶縁膜１０４の各々と対応するように、導電性材料よりなる配線２１４の各々を形成する。
【００８１】
以上のようにして、本実施形態に係る不揮発性半導体記憶装置を製造する。
【００８２】
本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図１７(a) 及び(b) に示すように、互いに隣り合う第１の絶縁膜１０４及びゲート電極１０５の側面に、第１の側面絶縁膜２０７ａ及び第２の側面絶縁膜２０７ｂが、側面側から順に積層するように残存させる。
【００８３】
具体的には、第１の絶縁膜１０４の屈折率とは異なる屈折率を有し且つ遮光性を有する第１の側面絶縁膜２０７ａ、及び第１の側面絶縁膜２０７ａの屈折率とは異なる屈折率を有する第２の側面絶縁膜２０７ｂが側面側から順に積層されてなる積層膜によって、第１の絶縁膜１０４及びゲート電極１０５の側面を被覆する。
【００８４】
このように、第１の絶縁膜１０４及びゲート電極１０５の側面に、第１の絶縁膜１０４の屈折率とは異なる屈折率を有し且つ遮光性を有する第１の側面絶縁膜２０７ａを形成するので、前述した本発明の第１の実施形態と同様の効果を得ることができる。
【００８５】
更には、このように、第１の絶縁膜１０４及びゲート電極１０５の側面に、互いに異なる屈折率を有する第１の側面絶縁膜２０７ａ及び第２の側面絶縁膜２０７ｂを側面側から順に積層する。
【００８６】
このため、図１８(b) に示すように、製造工程の際に発生する紫外線等の電磁波が、コンタクト１１３の形成領域の近傍領域（すなわち、遮光膜１１０の除去領域）に位置するメモリセル内に侵入することがあっても、第２の側面絶縁膜２０７ｂと第１の側面絶縁膜２０７ａとの界面で、メモリセル内に侵入した電磁波の経路を屈曲させることができるため、第１の実施形態と比較して、メモリセル内に侵入した電磁波をより一層散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することをより一層防止することができる。
【００８７】
また、本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図１３(a) 及び(b) に示すように、第１の実施形態と同様に、ゲート電極１０５をマスクに用いて、第１の絶縁膜１０４を選択的にエッチングすることにより、第１の絶縁膜１０４におけるゲート電極１０５の下方に存在する部分以外の部分を選択的に除去する。
【００８８】
このため、コンタクト１１３の形成領域の近傍領域に位置するメモリセル内に、製造工程の際に発生する紫外線等の電磁波が侵入することがあっても、従来のように、電磁波が第１の絶縁膜１０４に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【００８９】
以上のように、本実施形態に係る不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する紫外線等の電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することにより、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【００９０】
尚、本実施形態に係る不揮発性半導体記憶装置の製造方法では、第１の絶縁膜１０４及びゲート電極１０５の側面を被覆する絶縁膜として、シリコン窒化膜よりなる第１の側面絶縁膜２０７ａとシリコン酸化膜よりなる第２の側面絶縁膜２０７ｂとが積層されてなる積層膜を用いたが、本発明はこれに限定されることはない。
【００９１】
例えば、第１の絶縁膜１０４及びゲート電極１０５の側面を被覆する絶縁膜として、シリコン窒化膜よりなる第１の側面絶縁膜とＳｉリッチ酸化膜よりなる第２の側面絶縁膜とが積層されてなる積層膜を用いる。これにより、何れもが遮光性を有する第１の側面絶縁膜及び第２の側面絶縁膜によって、第１の絶縁膜１０４及びゲート電極１０５の側面を被覆することができるので、製造工程の際に発生する電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することをより一層防止することができる。
【００９２】
（第３の実施形態）
本発明の第３の実施形態に係る不揮発性半導体記憶装置について、図１９並びに図２０(a) 及び(b) 〜図２９(a) 及び(b) を参照しながら説明する。
【００９３】
以下に、本実施形態に係る不揮発性半導体記憶装置の構成について、図１９を参照しながら簡単に説明する。図１９は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の構成について示す平面図である。
【００９４】
図１９に示すように、本実施形態に係る不揮発性半導体記憶装置は、主要な構成要素として、半導体基板上に形成されたゲート電極３０６からなるワードラインと、半導体基板に形成された拡散層３０４からなるビットラインとを含む。
【００９５】
以下に、本実施形態に係る不揮発性半導体記憶装置の製造方法について、図２０(a) 及び(b) 〜図２９(a) 及び(b) を参照しながら説明する。図２０(a) 及び(b) 〜図２９(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。具体的には、図２０(a) 〜図２９(a) は、図１９で示すＡ−Ａ線における断面図であり、図２０(b) 〜図２９(b) は、図１９で示すＢ−Ｂ線における断面図である。
【００９６】
まず、図２０(a) 及び(b) に示すように、半導体基板３００上に、トラップ膜３０１を形成する。トラップ膜３０１は、例えば、熱酸化技術により形成された膜厚が５[ｎｍ]のシリコン酸化膜と、ＣＶＤ技術により形成された膜厚が７[ｎｍ]のシリコン窒化膜と、熱酸化技術により形成された膜厚が１０[ｎｍ]のシリコン酸化膜とが下から順に積層されてなるＯＮＯ膜である。
【００９７】
次に、図２１(a) 及び(b) に示すように、ＣＶＤ技術により、例えば、膜厚が１００[ｎｍ]であってポリシリコン膜よりなる拡散層形成用膜を形成した後、リソグラフィー技術により、拡散層形成用膜上に、所望の形状を有するマスク３０３を形成し、続いて、ドライエッチング技術により、拡散層形成用膜におけるマスク３０３の開口部に露出する部分を選択的に除去することにより、拡散層形成用パターン３０２を形成する。
【００９８】
次に、図２２(a) 及び(b) に示すように、イオン注入技術により、トラップ膜３０１における拡散層形成用パターン３０２の開口部に露出する部分に、例えば、加速電圧：５０[ｋｅＶ]、注入量：３×１０15[ｃｍ-2]の条件の下、ｎ型不純物である砒素イオンを注入することにより、半導体基板３００に、ビットラインとして機能する拡散層３０４を形成する。
【００９９】
次に、図２３(a) 及び(b) に示すように、ＣＶＤ技術により、トラップ膜３０１上に、拡散層形成用パターン３０２を覆うように、シリコン酸化膜よりなる第１の絶縁膜３０５を形成した後、ＣＭＰ技術により、拡散層形成用パターン３０２の上面が露出するまで、第１の絶縁膜３０５における所望の領域を選択的に除去することにより、表面の平坦化を行う。次に、図２４(a) 及び(b) に示すように、ＣＶＤ技術により、拡散層形成用パターン３０２及び第１の絶縁膜３０５上に、例えば、膜厚が約１００[ｎｍ]であってポリシリコン膜よりなるゲート電極形成膜３０６ａを形成する。次に、図２５(a) 及び(b) に示すように、リソグラフィー技術により、ゲート電極形成膜３０６ａ上に、所望の形状を有するマスク３０７を形成した後、ドライエッチング技術により、拡散層形成用パターン３０２及びゲート電極形成膜３０６ａにおけるマスク３０７の開口部に露出する部分を選択的に除去することにより、ワードラインであるゲート電極３０６を形成する。
【０１００】
次に、図２６(a) 及び(b) に示すように、ゲート電極３０６をマスクに用いて、ドライエッチング技術により、第１の絶縁膜３０５におけるゲート電極３０６の開口部に露出する部分を選択的に除去する。このように、第１の絶縁膜３０５におけるゲート電極３０６の下方に存在する部分が残存するように、第１の絶縁膜３０５に対するドライエッチングを行う。
【０１０１】
次に、図２７(a) 及び(b) に示すように、ドライエッチング技術により、トラップ膜３０１上に残存する拡散層形成用パターン３０２を選択的に除去した後、マスク３０７を除去する。
【０１０２】
次に、図２８(a) 及び(b) に示すように、ＣＶＤ技術により、トラップ膜３０１上に、互いに隣り合う第１の絶縁膜３０５及びゲート電極３０６を覆うように、例えば、膜厚が約３００[ｎｍ]であってシリコン窒化膜よりなる側面絶縁膜形成膜３０８Ａを形成する。ここで、側面絶縁膜形成膜３０８Ａは、紫外線吸収体を含んでおり、紫外線等の電磁波を吸収する特性を有しており、且つ第１の絶縁膜３０５の屈折率とは異なる屈折率を有している。
【０１０３】
次に、図２９(a) 及び(b) に示すように、異方性ドライエッチング技術により、ゲート電極３０６の上面が露出すると共に、第１の絶縁膜３０５及びゲート電極３０６の側面に側面絶縁膜３０８が残存するように、側面絶縁膜形成膜３０８Ａにおける所望の領域を選択的に除去する。このように、互いに隣り合う第１の絶縁膜３０５及びゲート電極３０６の側面は、遮光性を有する側面絶縁膜３０８によって被覆されており、また、トラップ膜３０１における第１の絶縁膜３０５が除去されて露出する部分は、側面絶縁膜３０８によって被覆されている。
【０１０４】
次に、前述した図１０(a) 及び(b) と同様に、サリサイド技術により、ゲート電極３０６の上面にサリサイド層（図示せず）を形成し、続いて、前述した図１１(a) 及び(b) と同様に、側面絶縁膜３０８及びサリサイド層上に、シリコン酸化膜よりなる第２の絶縁膜（図示せず）及びポリシリコン膜よりなる遮光膜（図示せず）を下から順に形成する。
【０１０５】
次に、前述した図１２(a) 及び(b) と同様に、遮光膜上に、所望の形状を有するマスク（図示せず）を形成し、続いて、ドライエッチング技術により、遮光膜におけるマスクの開口部に露出する部分（すなわち、コンタクトの形成領域の近傍領域に存在する部分）を選択的に除去した後、マスクを除去する。
【０１０６】
次に、ＣＶＤ技術により、第２の絶縁膜及び遮光膜上に、例えば、膜厚が約１０００[ｎｍ]であってシリコン酸化膜よりなる第３の絶縁膜（図示せず）を形成する。次に、第３の絶縁膜及び第２の絶縁膜中に、各メモリセルの電極部と電気的に接続する導電性材料よりなるコンタクト（図示せず）を形成した後、第３の絶縁膜及びコンタクト上に、導電性材料よりなる配線（図示せず）を形成する。
【０１０７】
以上のようにして、半導体基板３００中に形成され、ビットラインとして機能する拡散層３０４と、半導体基板３００上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜３０１と、トラップ膜３０１上に形成されたゲート電極３０６とからなる複数のメモリセルが、拡散層３０４上の第１の絶縁膜３０５によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置を製造することができる。
【０１０８】
ここで、図２５(a) 及び(b) に示すように、ドライエッチングによるゲート電極３０６の形成の際に、拡散層形成用パターン３０２における第１の絶縁膜３０５の側面に存在する部分が除去されずに残存する。
【０１０９】
そのため、本実施形態に係る不揮発性半導体記憶装置の製造方法では、図２６(a) 及び(b) に示すように、第１の絶縁膜３０５に対するドライエッチングを行った後に、図２７(a) 及び(b) に示すように、拡散層形成用パターン３０２に対するドライエッチングを再度行うことにより、トラップ膜３０１上に残存する拡散層形成用パターン３０２を確実に除去することができるので、トラップ膜３０１上に残存する拡散層形成用パターン３０２によって、ゲート電極３０６間が短絡することを防止することができる。
【０１１０】
本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図２９(a) 及び(b) に示すように、互いに隣り合う第１の絶縁膜３０５及びゲート電極３０６の各々の側面に、第１の絶縁膜３０５とは異なる屈折率を有し且つ遮光性を有する（例えば、シリコン酸化膜よりなる側面絶縁膜４０７（前述した図４１(b) 参照）の紫外線透過率よりも小さい紫外線透過率を有する）シリコン窒化膜よりなる側面絶縁膜３０８を残存させる。
【０１１１】
このように、第１の絶縁膜３０５及びゲート電極３０６の側面を、遮光性を有する絶縁膜である側面絶縁膜３０８によって被覆することにより、製造工程の際に発生する紫外線等の電磁波が、コンタクトの形成領域の近傍領域（すなわち、遮光膜の除去領域）に位置するメモリセル内に侵入することを防止することができる。
【０１１２】
また、このように、第１の絶縁膜３０５及びゲート電極３０６の側面を、第１の絶縁膜３０５の屈折率とは異なる屈折率を有する側面絶縁膜３０８によって被覆することにより、製造工程の際に発生する紫外線等の電磁波が、コンタクトの形成領域の近傍領域に位置するメモリセル内に侵入することがあっても、側面絶縁膜３０８と第１の絶縁膜３０５との界面で、メモリセル内に侵入した電磁波の経路を屈曲させることができるため、メモリセル内に侵入した電磁波を散乱させることができるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【０１１３】
更には、本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図２６(a) 及び(b) に示すように、ゲート電極３０６をマスクに用いて、第１の絶縁膜３０５を選択的にエッチングすることにより、第１の絶縁膜３０５におけるゲート電極３０６の下方に存在する部分以外の部分を選択的に除去する。
【０１１４】
このため、コンタクトの形成領域の近傍領域に位置するメモリセル内に、製造工程の際に発生する紫外線等の電磁波が侵入することがあっても、従来のように、電磁波が第１の絶縁膜３０５に沿って不揮発性半導体記憶装置の奥深くまで侵入することがない。
【０１１５】
また、本実施形態に係る不揮発性半導体記憶装置の製造方法によると、図２９(a) 及び(b) に示すように、トラップ膜３０１における第１の絶縁膜３０５が選択的に除去されて露出する部分に、側面絶縁膜３０８を残存させるので、電磁波が不揮発性半導体記憶装置の奥深くまで侵入することを防止することができる。
【０１１６】
以上のように、本実施形態に係る不揮発性半導体記憶装置の製造方法では、製造工程の際に発生する紫外線等の電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止することにより、不揮発性半導体記憶装置のしきい値電圧等の電気的特性が変動することを防止することができるので、微細化・駆動電圧の低電圧化を実現する不揮発性半導体記憶装置を提供することができる。
【０１１７】
尚、本発明の第１〜第３の実施形態に係る不揮発性半導体記憶装置及びその製造方法では、第１の絶縁膜（１０４及び３０５）及びゲート電極（１０５及び３０６）の側面を被覆する遮光性を有する絶縁膜として、シリコン窒化膜（１０７、２０７ａ及び３０８）を用いたが、本発明はこれに限定されることはなく、例えば、紫外線等の電磁波に対する吸収力が強いＳｉリッチ酸化膜を用いても良い。
【０１１８】
また、本発明の第１〜第３の実施形態に係る不揮発性半導体記憶装置の製造方法では、異方性ドライエッチング技術を用いて、側面絶縁膜（１０７、２０７ｂ及び３０８）における所望の領域を選択的に除去した（図９(a) 及び(b) 、図１７(a) 及び(b) 並びに図２９(a) 及び(b) 参照）が、本発明はこれに限定されることはなく、ＣＭＰ技術を用いて、ゲート電極（１０５及び３０６）の上面が露出するまで、側面絶縁膜における所望の領域を選択的に除去しても良い。
【産業上の利用可能性】
【０１１９】
本発明に係る不揮発性半導体記憶装置の製造方法は、製造工程の際に発生する電磁波による不揮発性半導体記憶装置の特性変動を抑制することを可能とするものであり、特に、ＭＯＮＯＳ型不揮発性半導体記憶装置及びその製造方法に有用である。
【図面の簡単な説明】
【０１２０】
【図１】本発明の第１の実施形態に係る不揮発性半導体記憶装置の構成について示す平面図である。
【図２】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図４】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図５】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図６】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図７】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図８】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図９】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１０】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１１】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１２】(a) 及び(b) は、本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１３】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１４】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１５】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１６】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１７】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１８】(a) 及び(b) は、本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図１９】本発明の第３の実施形態における不揮発性半導体装置の平面図である。
【図２０】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２１】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２２】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２３】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２４】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２５】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２６】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２７】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２８】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図２９】(a) 及び(b) は、本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３０】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３１】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３２】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３３】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３４】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３５】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３６】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３７】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３８】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の製造方法について示す要部工程断面図である。
【図３９】従来例に係る不揮発性半導体記憶装置の構成について示す平面図である。
【図４０】従来例に係る不揮発性半導体記憶装置の構成について示す平面図である。
【図４１】(a) 及び(b) は、従来例に係る不揮発性半導体記憶装置の構造について示す断面図である。
【符号の説明】
【０１２１】
１００、３００                      半導体基板
１０１、３０１                      トラップ膜
１０２                              マスク
３０２                              拡散層形成用パターン
３０３                              マスク
１０３ａ、１０３、３０４            拡散層
１０４、３０５                      第１の絶縁膜
１０５ａ、３０６ａ                  ゲート電極形成膜
１０５、３０６                      ゲート電極
１０６、３０７                      マスク
１０７Ａ、３０８Ａ                  側面絶縁膜形成膜
１０７、３０８                      側面絶縁膜
２０７Ａ                            第１の側面絶縁膜形成膜
２０７ａ                            第１の側面絶縁膜
２０７Ｂ                            第２の側面絶縁膜形成膜
２０７ｂ                            第２の側面絶縁膜
１０８                              サリサイド層
１０９                              第２の絶縁膜
１１０                              遮光膜
１１１                              マスク
２１２                              第３の絶縁膜
１１３                              コンタクト
２１４                              配線
１１５                              素子分離領域
Ｗ                                  間隔
４００                              半導体基板
４０１                              トラップ膜
４０２                              マスク
４０３ａ、４０３                    拡散層
４０４                              第１の絶縁膜
４０５ａ                            ゲート電極形成膜
４０５                              ゲート電極
４０６                              マスク
４０７Ａ                            側面絶縁膜形成膜（サイドウォール形成膜）
４０７                              側面絶縁膜（サイドウォール）
４０８                              サリサイド層
４０９                              第２の絶縁膜
４１０                              遮光膜
４１１                              第３の絶縁膜
４１２                              コンタクト
４１３                              配線
４１４                              素子分離領域
【図１】
2007123696.tif 000003
【図２】
2007123696.tif 000004
【図３】
2007123696.tif 000005
【図４】
2007123696.tif 000006
【図５】
2007123696.tif 000007
【図６】
2007123696.tif 000008
【図７】
2007123696.tif 000009
【図８】
2007123696.tif 000010
【図９】
2007123696.tif 000011
【図１０】
2007123696.tif 000012
【図１１】
2007123696.tif 000013
【図１２】
2007123696.tif 000014
【図１３】
2007123696.tif 000015
【図１４】
2007123696.tif 000016
【図１５】
2007123696.tif 000017
【図１６】
2007123696.tif 000018
【図１７】
2007123696.tif 000019
【図１８】
2007123696.tif 000020
【図１９】
2007123696.tif 000021
【図２０】
2007123696.tif 000022
【図２１】
2007123696.tif 000023
【図２２】
2007123696.tif 000024
【図２３】
2007123696.tif 000025
【図２４】
2007123696.tif 000026
【図２５】
2007123696.tif 000027
【図２６】
2007123696.tif 000028
【図２７】
2007123696.tif 000029
【図２８】
2007123696.tif 000030
【図２９】
2007123696.tif 000031
【図３０】
2007123696.tif 000032
【図３１】
2007123696.tif 000033
【図３２】
2007123696.tif 000034
【図３３】
2007123696.tif 000035
【図３４】
2007123696.tif 000036
【図３５】
2007123696.tif 000037
【図３６】
2007123696.tif 000038
【図３７】
2007123696.tif 000039
【図３８】
2007123696.tif 000040
【図３９】
2007123696.tif 000041
【図４０】
2007123696.tif 000042
【図４１】
2007123696.tif 000043