(57)【要約】【課題】スイッチングトランジスタに流れる電流のピーク値のばらつきを低減する。【解決手段】スイッチングトランジスタＴｒ１は、トランス１０の１次側コイルに接続される。第１抵抗Ｒ１は、一端がスイッチングトランジスタＴｒ１に接続され、他端が接地される。第１電圧比較器２０は、第１検出電圧Ｖｘ１を、第１しきい値電圧Ｖｔｈ１と比較する。第２電圧比較器２２は、第２検出電圧Ｖｘ２を、第２しきい値電圧Ｖｔｈ２と比較する。スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２にもとづきスイッチングトランジスタＴｒ１のオンオフを制御する。スイッチングトランジスタＴｒ１、第１抵抗Ｒ１の各ノードに、第１電極パッドＰＡＤ１〜第４電極パッドＰＡＤ４を設ける。【選択図】図２
2007166786.tif 000002
【特許請求の範囲】
【請求項１】
トランスの１次側コイルに接続されるスイッチングトランジスタと、
一端が前記スイッチングトランジスタに接続され、他端が接地される第１抵抗と、
所定の第１しきい値電圧を生成する電圧源と、
前記第１抵抗と前記スイッチングトランジスタの接続点に現れる第１検出電圧を、前記第１しきい値電圧と比較する第１電圧比較器と、
前記トランスの２次側コイルに流れる電流に応じた第２検出電圧を、所定の第２しきい値電圧と比較する第２電圧比較器と、
前記第１、第２電圧比較器の出力信号にもとづき前記スイッチングトランジスタのオンオフを制御するスイッチング制御部と、
を備え、
前記電圧源は、前記第１しきい値電圧を調節可能に構成されることを特徴とする自励式ＤＣ／ＤＣコンバータの制御回路。
【請求項２】
第１の電極パッドを、前記スイッチングトランジスタが前記トランスと接続されるべき端子に、
第２の電極パッドを、前記第１抵抗と前記スイッチングトランジスタの接続点に、
第３の電極パッドを、前記第１抵抗の接地される端子に、
第４の電極パッドを、前記第１電圧比較器の入力端子であって、前記第２の電極パッドと外部の配線を介して接続されるべき端子に、それぞれ設け、
１つの半導体基板上に一体集積化したことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記電圧源は、前記第１しきい値電圧の値をトリミング処理により調節可能に構成されることを特徴とする請求項１に記載の制御回路。
【請求項４】
前記トランスの２次側コイルに流れる電流の経路上に設けられ、一端が接地された第２抵抗をさらに備え、
前記第２電圧比較器は、前記第２抵抗に現れる電圧を、前記第２検出電圧として前記第２しきい値電圧と比較することを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記スイッチング制御部は、前記第１検出電圧が前記第１しきい値電圧を超えると、前記スイッチングトランジスタをオフし、前記第２検出電圧が前記第２しきい値電圧を超えてから所定の遅延時間経過後に前記スイッチングトランジスタをオンすることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項６】
請求項１から４のいずれかに記載の制御回路と、
前記制御回路に接続される前記トランスを含むＤＣ／ＤＣコンバータ出力回路と、
前記ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、
を備えることを特徴とする発光装置。
【請求項７】
前記発光素子は、キセノンチューブランプであることを特徴とする請求項６に記載の発光装置。
【請求項８】
撮像部と、
前記撮像部による撮像の際、フラッシュとして用いられる請求項６または７に記載の発光装置と、
を備え、前記発光装置は、電池電圧を昇圧して前記発光素子を駆動することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関し、特に自励式ＤＣ／ＤＣコンバータの制御回路に関する。
【背景技術】
【０００２】
入力電圧よりも高い電圧を生成するため、昇圧型のスイッチング電源がさまざまな電子機器において広く用いられている。こうした昇圧型のスイッチング電源は、スイッチング素子と、インダクタあるいはトランスを備えており、スイッチング素子を時分割的にオンオフさせることによりインダクタあるいはトランスに逆起電力を発生させ、入力電圧を昇圧して出力する。
【０００３】
絶縁型のＤＣ／ＤＣコンバータでは、スイッチングトランジスタがオフすると、トランスの１次側に電流が流れ、トランスにエネルギが蓄えられる。スイッチングトランジスタがオフすると、トランスの２次側においてトランスに蓄えられたエネルギが、整流用ダイオードを介して充電電流として出力キャパシタに転送され、出力電圧が上昇する。トランスに蓄えられたエネルギが出力キャパシタに転送されると、整流ダイオードに流れる電流が０となる。
【０００４】
絶縁型のＤＣ／ＤＣコンバータのうち、発振器を用いず、トランスの１次側あるいは２次側の状態をモニタし、これらの状態に応じて、スイッチングトランジスタのオンオフを制御する自励式のＤＣ／ＤＣコンバータが知られている（たとえば特許文献１、２参照）。
【特許文献１】特開２００４−２０１４７４号公報
【特許文献２】特開２００５−７３４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、自励式ＤＣ／ＤＣコンバータの制御方法として、トランスの１次側および２次側に流れる電流をモニタし、２次側に流れる電流Ｉｃ２が０となったタイミングでスイッチングトランジスタをオンし、１次側の電流Ｉｃ１が所定レベルＩｔｈ１に達した状態でスイッチングトランジスタをオフするという制御方式について考察する。
【０００６】
この制御方式では、トランスの１次側、２次側に、一端の電位が固定された第１抵抗Ｒ１、第２抵抗Ｒ２を接続し、１次側および２次側コイルに流れる電流を電圧に変換する。さらに、変換された電圧を、第１しきい値電圧Ｖｔｈ１、第２のしきい値電圧Ｖｔｈ２と比較する第１、第２の電圧比較器を設け、２つの電圧比較器の出力にもとづいてスイッチングトランジスタのオンオフを制御する。
【０００７】
ここで、１次側の電流（以下、第１電流Ｉｃ１）の上限値Ｉｔｈ１は、第１抵抗Ｒ１の抵抗値および、第１しきい値電圧Ｖｔｈ１を用いて、Ｉｔｈ１＝Ｒ１×Ｖｔｈ１で与えられる。したがって、第１抵抗Ｒ１の抵抗値がばらつくと、第１電流Ｉｃ１のピーク値、ひいてはスイッチングトランジスタのオン時間がばらつくため、昇圧動作に影響を及ぼしてしまう。特に、第１抵抗Ｒ１を、半導体基板上に集積化した場合、この問題は顕著となる。
【０００８】
本発明はこうした課題に鑑みてなされたものであり、自励式ＤＣ／ＤＣコンバータにおいて、スイッチングトランジスタに流れるピーク電流ならびにオンオフ時間のばらつきを低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のある態様の自励式ＤＣ／ＤＣコンバータの制御回路に関する。この制御回路は、トランスの１次側コイルに接続されるスイッチングトランジスタと、一端がスイッチングトランジスタに接続され、他端が接地される第１抵抗と、所定の第１しきい値電圧を生成する電圧源と、第１抵抗とスイッチングトランジスタの接続点に現れる第１検出電圧を、第１しきい値電圧と比較する第１電圧比較器と、トランスの２次側コイルに流れる電流に応じた第２検出電圧を、所定の第２しきい値電圧と比較する第２電圧比較器と、第１、第２電圧比較器の出力信号にもとづきスイッチングトランジスタのオンオフを制御するスイッチング制御部と、を備える。電圧源は、第１しきい値電圧を調節可能に構成される。
【００１０】
この態様によると、第１抵抗の抵抗値のばらついた場合においても、第１しきい値電圧を調節することにより、昇圧動作を行う際のスイッチングトランジスタに流れるピーク電流、ひいては、そのオン時間を所望の値に調節することができる。
【００１１】
上述の制御回路は、第１の電極パッドを、スイッチングトランジスタがトランスと接続されるべき端子に、第２の電極パッドを、第１抵抗とスイッチングトランジスタの接続点に、第３の電極パッドを、第１抵抗の接地される端子に、第４の電極パッドを、第１電圧比較器の入力端子であって、第２の電極パッドと外部の配線を介して接続されるべき端子に、それぞれ設け、１つの半導体基板上に一体集積化してもよい。
【００１２】
この態様によれば、制御回路の検査工程において、第１の電極パッドに定電流源を接続し、スイッチングトランジスタをオンした状態で、試験電流Ｉｔｅｓｔを流し、第２、第３の電極パッド間の電圧を測定することができる。その結果、測定された電圧Ｖｔｅｓｔおよび試験電流Ｉｔｅｓｔを用いて、第２、第３電極パッド間に設けられた第１抵抗の抵抗値Ｒ１を、関係式Ｒ１＝Ｖｔｅｓｔ／Ｉｔｅｓｔから求めることができる。
【００１３】
電圧源は、第１しきい値電圧の値をトリミング処理により調節可能に構成されてもよい。この場合、検査工程において、測定した第１抵抗の抵抗値Ｒ１に応じて、第１しきい値電圧を調節することができ、昇圧動作を行う際のスイッチングトランジスタに流れるピーク電流、ひいてはそのオン時間を所望の値に調節することができる。
【００１４】
制御回路は、トランスの２次側コイルに流れる電流の経路上に設けられ、一端が接地された第２抵抗をさらに備えてもよい。第２電圧比較器は、第２抵抗に現れる電圧を、第２検出電圧として第２しきい値電圧と比較してもよい。
【００１５】
スイッチング制御部は、第１検出電圧が第１しきい値電圧を超えると、スイッチングトランジスタをオフし、第２検出電圧が第２しきい値電圧を超えてから所定の遅延時間経過後にスイッチングトランジスタをオンしてもよい。
【００１６】
本発明の別の態様は、発光装置である。この発光装置は、上述の制御回路と、制御回路に接続されるトランスを含むＤＣ／ＤＣコンバータ出力回路と、ＤＣ／ＤＣコンバータ出力回路の出力電圧により駆動される発光素子と、を備える。発光素子は、キセノンチューブランプであってもよい。
【００１７】
この態様によると、スイッチングトランジスタに流れるピーク電流、ひいてはスイッチングトランジスタのオン、オフ時間のばらつきを抑制することができるため、数百Ｖの高い駆動電圧を必要とするキセノンチューブランプなどの発光素子の昇圧時間に対して、安定な動作を実現することができる。
【００１８】
本発明のさらに別の態様は、電子機器である。この電子機器は、撮像部と、撮像部による撮像の際、フラッシュとして用いられる上述の発光装置と、を備える。発光装置は、電池電圧を昇圧して発光素子を駆動する。
【００１９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係る自励式のＤＣ／ＤＣコンバータの制御回路によれば、スイッチングトランジスタのオンオフ時間のばらつきを低減することができる。
【発明を実施するための最良の形態】
【００２１】
図１は、実施の形態に係る発光装置２００を搭載した電子機器３００の構成を示すブロック図である。電子機器３００は、カメラを搭載した携帯電話端末であり、電池３１０、通信処理部３１２、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）３１４、撮像部３１６、発光装置２００を備える。
【００２２】
電池３１０は、たとえばリチウムイオン電池であり、電子機器３００の電源として設けられる。電池３１０は、電池電圧Ｖｂａｔとして３〜４Ｖ程度の電圧を出力する。ＤＳＰ３１４は、電子機器３００全体を統括的に制御するブロックであり通信処理部３１２、撮像部３１６、発光装置２００と接続されている。通信処理部３１２は、アンテナ、高周波回路などを含み、基地局との通信を行うブロックである。撮像部３１６は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）やＣＭＯＳセンサなどの撮像装置である。発光装置２００は、撮像部３１６による撮像の際に、フラッシュとして用いられる光源である。
【００２３】
発光装置２００は、ＤＣ／ＤＣコンバータ２１０、発光素子２１２、発光制御回路２１４を備える。発光素子２１２としてはキセノンチューブなどが用いられる。ＤＣ／ＤＣコンバータ２１０は、自励方式のスイッチングレギュレータであって、電池３１０から供給される電池電圧Ｖｂａｔを昇圧し、発光素子２１２に３００Ｖ程度の駆動電圧Ｖｏｕｔを供給する昇圧型のスイッチングレギュレータである。発光制御回路２１４は、発光装置２００の発光のタイミングを制御する。
【００２４】
ＤＳＰ３１４は、ユーザによる撮像のタイミングと同期してフラッシュ信号ＦＬＡＳＨを発光制御回路２１４に対して出力する。発光制御回路２１４はフラッシュ信号ＦＬＡＳＨが入力されると、発光素子２１２を発光させる。
【００２５】
図２は、本実施の形態に係るＤＣ／ＤＣコンバータ２１０の構成を示す回路図である。ＤＣ／ＤＣコンバータ２１０は、制御回路１００、ＤＣ／ＤＣコンバータ出力回路２２０を含む。以下の説明において、電圧信号、電流信号あるいは抵抗などに付された符号は、必要に応じてそれぞれの電圧値、電流値あるいは抵抗値を表すものとして用いることとする。
【００２６】
制御回路１００は、ＤＣ／ＤＣコンバータ２１０を駆動するための機能ＩＣであって、ひとつの半導体基板上に一体集積化されている。この制御回路１００は、信号の入出力用のために、第１電極パッドＰＡＤ１〜第５電極パッドＰＡＤ５を備えている。
【００２７】
ＤＣ／ＤＣコンバータ出力回路２２０は、トランス１０、整流用ダイオード１２、出力キャパシタＣ１を含む。トランス１０の１次側コイルの第１端子には、電池電圧Ｖｂａｔが印加され、第２端子は、制御回路１００の第１電極パッドＰＡＤ１と接続される。また、トランス１０の２次側コイルの第１端子には、整流用ダイオード１２のアノードが接続される。整流用ダイオード１２のカソードと接地端子間には出力キャパシタＣ１が接続されている。トランス１０の２次側コイルの第２端子は、制御回路１００の第５電極パッドＰＡＤ５と接続される。
【００２８】
次に、制御回路１００の構成について説明する。制御回路１００は、スイッチングトランジスタＴｒ１、スイッチング制御部３０、第１電圧比較器２０、第１抵抗Ｒ１、第２電圧比較器２２、第２抵抗Ｒ２、第１電圧源２４、第２電圧源２６を備える。
【００２９】
スイッチングトランジスタＴｒ１は、ＮＰＮ型のバイポーラトランジスタである。スイッチングトランジスタＴｒ１のコレクタは、第１電極パッドＰＡＤ１を介してトランス１０の１次側コイルに接続される。このスイッチングトランジスタＴｒ１はＭＯＳＦＥＴで構成してもよい。
【００３０】
第１抵抗Ｒ１は、トランス１０の１次側コイルに流れる電流（以下、第１電流Ｉｃ１という）の電流経路上に設けられる。すなわち、その第１端子はスイッチングトランジスタＴｒ１のエミッタと接続され、第２端子は接地される。スイッチングトランジスタＴｒ１がオンすることにより、トランス１０の１次側コイルに第１電流Ｉｃ１が流れると、第１抵抗Ｒ１に電圧降下（Ｖｘ１＝Ｉｃ１×Ｒ１）が発生する。以下、第１抵抗Ｒ１とスイッチングトランジスタＴｒ１の接続点に現れる電圧を第１検出電圧Ｖｘ１という。
【００３１】
第１電圧源２４は、所定の第１しきい値電圧Ｖｔｈ１を生成する。後述するように、第１電圧源２４は、トリミング処理によって第１しきい値電圧Ｖｔｈ１の値を調節可能に構成される。
【００３２】
第１電圧比較器２０は、第１抵抗Ｒ１とスイッチングトランジスタＴｒ１の接続点に現れる第１検出電圧Ｖｘ１を、第１しきい値電圧Ｖｔｈ１と比較する。そして、Ｖｘ１＞Ｖｔｈ１のときハイレベル、Ｖｘ１＜Ｖｔｈ１のときローレベルとなる出力信号ＳＩＧ１を出力する。上述のように、第１検出電圧Ｖｘ１は、トランス１０の１次側コイルに流れる第１電流Ｉｃ１に比例する。したがって、第１電圧比較器２０の出力信号ＳＩＧ１は、第１電流Ｉｃ１が、Ｉｔｈ１＝Ｖｔｈ１／Ｒ１で与えられる第１しきい値電流Ｉｔｈ１に達するとハイレベルとなる。
【００３３】
第２抵抗Ｒ２は、トランス１０の２次側コイルに流れる電流（以下、第２電流Ｉｃ２という）の経路上、すなわち、第５電極パッドＰＡＤ５と接地間に設けられる。トランス１０の２次側コイルに第２電流Ｉｃ２が流れると、第２抵抗Ｒ２には、Ｖｘ２＝Ｉｃ２×Ｒ２で与えられる電圧降下が発生する。以下、第２抵抗Ｒ２の一端に現れる電圧を第２検出電圧Ｖｘ２という。
【００３４】
第２電圧源２６は、０Ｖ付近に設定された第２しきい値電圧Ｖｔｈ２を生成する。この第２しきい値電圧Ｖｔｈ２は、接地電位、あるいは接地電位よりわずかに低い負の電圧に設定するのが望ましい。
【００３５】
第２電圧比較器２２は、第２電流Ｉｃ２に応じた第２検出電圧Ｖｘ２を、第２しきい値電圧Ｖｔｈ２と比較し、Ｖｔｈ２＞Ｖｘ２のときハイレベル、Ｖｔｈ２＜Ｖｘ２のときローレベルとなる出力信号ＳＩＧ２を出力する。第２電圧比較器２２の出力信号ＳＩＧ２は、トランス１０の２次側コイルに流れる第２電流Ｉｃ２が、Ｉｔｈ２＝Ｖｔｈ２／Ｒ２で与えられる第２しきい値電流Ｉｔｈ２（≒０Ａ）に達すると、ハイレベルとなる。
【００３６】
スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２にもとづきスイッチングトランジスタＴｒ１のオンオフを制御する。また、このスイッチング制御部３０には、後述するイネーブル信号ＥＮが外部から入力される。
【００３７】
本実施の形態に係る制御回路１００は、スイッチングトランジスタＴｒ１がトランスと接続されるべき端子に、第１電極パッドＰＡＤ１が設けられる。また、第１抵抗Ｒ１とスイッチングトランジスタＴｒ１の接続点に、第２電極パッドＰＡＤ２が設けられる。また、第１抵抗Ｒ１の接地すべき端子に、第３電極パッドＰＡＤが設けられる。第４電極パッドＰＡＤ４は、第１電圧比較器２０の入力端子であって、第２電極パッドＰＡＤ２と外部の配線を介して接続されるべき端子に設けられる。また、第２抵抗Ｒ２がトランス１０の２次側コイルと接続される端子には、第５電極パッドＰＡＤ５が設けられる。
【００３８】
第２電極パッドＰＡＤ２と第３電極パッドＰＡＤ３は、制御回路１００の外部の配線によって接続される。また、第３電極パッドＰＡＤ３は、外部の接地電位と接続される。
【００３９】
スイッチング制御部３０は、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２にもとづき、スイッチング信号Ｖｓｗを生成する。スイッチング信号Ｖｓｗは、スイッチングトランジスタＴｒ１のベースに入力されており、スイッチングトランジスタＴｒ１のオンオフを制御する。
【００４０】
スイッチング制御部３０は、第１検出電圧Ｖｘ１が第１しきい値電圧Ｖｔｈ１を超えると、すなわち、トランス１０の１次側コイルに流れる第１電流Ｉｃ１が第１しきい値電流Ｉｔｈ１に達すると、スイッチングトランジスタＴｒ１をオフする。
【００４１】
また、スイッチング制御部３０は、第２検出電圧Ｖｘ２が第２しきい値電圧Ｖｔｈ２を超えてから、すなわち、トランス１０の２次側コイルに流れる第２電流Ｉｃ２が第２しきい値電流Ｉｔｈ２（≒０Ａ）に達してから、所定の遅延時間経過後にスイッチングトランジスタＴｒ１をオンする。スイッチング制御部３０は、以上の制御によって、スイッチングトランジスタＴｒ１を交互にオン、オフし、電池電圧Ｖｂａｔを昇圧する。
【００４２】
次に、スイッチング制御部３０の構成例について詳細に説明する。図３は、スイッチング制御部３０の構成例を示す回路図である。
【００４３】
第１電圧比較器２０の出力信号ＳＩＧ１は、インバータ３２により反転される。インバータ３２の出力信号ＳＩＧ１’は、ＲＳフリップフロップ３４のセット端子（負論理）に入力される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、インバータ３６により反転される。インバータ３６の出力信号ＳＩＧ４は、Ｄフリップフロップ４０のプリセット端子に入力される。また、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、ＮＯＲゲート５０の入力端子の一方に入力される。ＮＯＲゲート５０のもう一方の入力端子には、ＤＣ／ＤＣコンバータ２１０全体のオンオフを制御するイネーブル信号ＥＮが入力されている。制御回路１００は、イネーブル信号ＥＮがハイレベルのとき、スイッチングトランジスタＴｒ１を駆動して昇圧動作を行う。ＮＯＲゲート５０の出力信号ＳＩＧ８は、ＮＡＮＤゲート４４に入力される。
【００４４】
スイッチング制御部３０は、第２電圧比較器２２の出力信号ＳＩＧ２を遅延させる遅延回路３８を含み、遅延回路３８の出力にもとづいてスイッチングトランジスタＴｒ１をオンする。
【００４５】
遅延回路３８は、ベースが第２電圧比較器２２の出力に接続され、エミッタ接地されたトランジスタＴｒ２と、トランジスタＴｒ２のコレクタと電源電圧端子間に設けられた抵抗Ｒ３０と、トランジスタＴｒ２のコレクタ端子と接地端子間に設けられたキャパシタＣ３０と、を含む。第２検出電圧Ｖｘ２が第２しきい値電圧Ｖｔｈ２に達すると、第２電圧比較器２２の出力信号ＳＩＧ２がローレベルとなる。このとき、トランジスタＴｒ２がオフし、抵抗Ｒ３０を介してキャパシタＣ３０の充電が開始される。キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、ＣＲ時定数に従って上昇する。
【００４６】
キャパシタＣ３０の一端に現れる電圧Ｖｘ４は、Ｄフリップフロップ４０のクロック端子へと入力される。Ｄフリップフロップ４０のデータ端子は接地され、ローレベルに固定されている。また、Ｄフリップフロップ４０のクリア端子（負論理）には、イネーブル信号ＥＮが入力される。イネーブル信号ＥＮをクリア端子に入力することにより、制御回路１００を、昇圧動作の開始ごとに初期化することができる。また、Ｄフリップフロップ４０のプリセット端子（負論理）には、インバータ３６の出力信号ＳＩＧ４が入力される。
【００４７】
Ｄフリップフロップ４０は、プリセット端子およびクリア端子にハイレベルが入力される期間において、クロック端子に入力される遅延回路３８の出力電圧Ｖｘ４がハイレベルとなると、反転出力信号ＳＩＧ５としてハイレベルを出力する。また、プリセット端子に入力されるインバータ３６の出力がハイレベルからローレベルに切り替わると、反転出力信号ＳＩＧ５としてローレベルを出力する。
【００４８】
Ｄフリップフロップ４０の反転出力信号ＳＩＧ５は、ＡＮＤゲート４２に入力される。ＡＮＤゲート４２は、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５とイネーブル信号ＥＮの論理積を出力する。ＡＮＤゲート４２の出力信号ＳＩＧ６はＮＡＮＤゲート４４へと入力される。ＮＡＮＤゲート４４は、ＮＯＲゲート５０のＡＮＤゲート４２の出力信号ＳＩＧ６の否定論理積をインバータ４６に出力する。インバータ４６は、ＮＡＮＤゲート４４の出力信号ＳＩＧ９を反転する。インバータ４６から出力されるスイッチング信号Ｖｓｗは、スイッチングトランジスタＴｒ１のベースに入力される。
【００４９】
ＡＮＤゲート４８には、ＡＮＤゲート４２の出力信号ＳＩＧ６とイネーブル信号ＥＮが入力される。ＡＮＤゲート４８の出力信号ＳＩＧ７は、ＲＳフリップフロップ３４のリセット端子に入力される。
【００５０】
以上のように構成されたＤＣ／ＤＣコンバータ２１０の動作について説明する。図４は、図２のＤＣ／ＤＣコンバータの制御回路１００の昇圧動作時のタイムチャートである。各信号ＳＩＧ１〜ＳＩＧ９は、図２および図３に示す各信号に対応している。時刻Ｔ０以降、イネーブル信号ＥＮはハイレベルに設定されているものとする。
【００５１】
時刻Ｔ０に、スイッチング信号Ｖｓｗがハイレベルとなっており、スイッチングトランジスタＴｒ１はオンしている。スイッチングトランジスタＴｒ１がオンすることにより、トランス１０の１次側コイルに流れる第１電流Ｉｃ１が徐々に上昇し、時刻Ｔ１にＶｘ１＞Ｖｔｈ１となる。
【００５２】
Ｖｘ１＞Ｖｔｈ１となると、第１電圧比較器２０の出力信号ＳＩＧ１はローレベルからハイレベルに切り替わる。同時に、インバータ３２の出力信号ＳＩＧ１’は、ハイレベルからローレベルに切り替わる。信号ＳＩＧ１’がハイレベルからローレベルに切り替わると、ＲＳフリップフロップ３４がセットされ、ＲＳフリップフロップ３４の出力信号ＳＩＧ３はハイレベルとなる。信号ＳＩＧ３がハイレベルになると、インバータ３６の出力信号ＳＩＧ４はローレベルとなり、Ｄフリップフロップ４０がプリセットされ、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はローレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６は、イネーブル信号ＥＮがハイレベルであるため、信号ＳＩＧ５と同じ論理値をとる。
【００５３】
イネーブル信号ＥＮがハイレベルのとき、ＮＯＲゲート５０は、ＲＳフリップフロップ３４の出力信号ＳＩＧ３を反転するインバータとして機能する。したがって、時刻Ｔ１にＲＳフリップフロップ３４の出力信号ＳＩＧ３がハイレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルからローレベルに変化する。このとき、ＮＡＮＤゲート４４の２つの入力信号ＳＩＧ６、ＳＩＧ８は、いずれもローレベルとなるため、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はハイレベルとなる。その結果、時刻Ｔ１にインバータ４６から出力されるスイッチング信号Ｖｓｗはローレベルとなり、スイッチングトランジスタＴｒ１がオフする。
【００５４】
時刻Ｔ１にＡＮＤゲート４２の出力信号ＳＩＧ６がローレベルとなると、数ゲート分の遅延時間経過後の時刻Ｔ２に、ＡＮＤゲート４８の出力信号ＳＩＧ７は、ローレベルとなる。その他の回路素子による遅延は説明の簡略化のため省略している。ＡＮＤゲート４８の出力信号ＳＩＧ７がハイレベルからローレベルに変化すると、ＲＳフリップフロップ３４がリセットされる。その結果、ＲＳフリップフロップ３４の出力信号ＳＩＧ３は、すぐにローレベルに戻される。ＲＳフリップフロップ３４の出力信号ＳＩＧ３がローレベルとなると、ＮＯＲゲート５０の出力信号ＳＩＧ８はハイレベルとなる。また、インバータ３６の出力信号ＳＩＧ４、すなわち、Ｄフリップフロップ４０のプリセット端子への入力もハイレベルとなる。
【００５５】
時刻Ｔ１にスイッチングトランジスタＴｒ１がオフすると、トランス１０の２次側コイルに第２電流Ｉｃ２が流れ始める。この第２電流Ｉｃ２は、スイッチングトランジスタＴｒ１がオフされた瞬間に最大となり、トランス１０に蓄えられたエネルギが減少するに従って徐々に小さくなる。その結果、第２抵抗Ｒ２に現れる第２検出電圧Ｖｘ２は時間とともに負電圧から徐々に上昇する。時刻Ｔ３に、第２検出電圧Ｖｘ２が０Ｖより少し低い第２しきい値電圧Ｖｔｈ２に達し、第２電圧比較器２２の出力信号ＳＩＧ２はハイレベルからローレベルに切り替わる。
【００５６】
時刻Ｔ３に第２電圧比較器２２の出力信号ＳＩＧ２がローレベルとなると、遅延回路３８の出力電圧Ｖｘ４は時定数をもって上昇し始める。時刻Ｔ３から遅延時間τ経過後の時刻Ｔ４に、Ｄフリップフロップ４０のクロック端子に入力された遅延回路３８の出力電圧Ｖｘ４が、しきい値電圧Ｖｔに達すると、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はハイレベルとなる。Ｄフリップフロップ４０の反転出力信号ＳＩＧ５がハイレベルとなると、ＡＮＤゲート４２の出力信号ＳＩＧ６、ＡＮＤゲート４８の出力信号ＳＩＧ７はいずれもハイレベルとなる。ＡＮＤゲート４２の出力信号ＳＩＧ６がハイレベルとなると、ＮＡＮＤゲート４４の出力信号ＳＩＧ９はローレベルとなり、インバータ４６から出力されるスイッチング信号Ｖｓｗはハイレベルとなって、スイッチングトランジスタＴｒ１は再びオンする。
【００５７】
このように、本実施の形態に係る制御回路１００では、トランス１０の１次側コイル、２次側コイルに流れる第１電流Ｉｃ１、第２電流Ｉｃ２をそれぞれ監視して、スイッチングトランジスタＴｒ１のオンオフを切り替える。スイッチングトランジスタＴｒ１のオンオフを切り替えることにより、出力キャパシタＣ１には電荷が蓄えられていき、出力電圧Ｖｏｕｔが上昇していく。出力電圧Ｖｏｕｔが所定の電圧値まで上昇すると、図１の発光制御回路２１４は、図１の撮像部３１６による撮像と同期して発光素子２１２であるキセノンランプを発光させる。
【００５８】
上述したように、スイッチングトランジスタＴｒ１のオン時間は、第１電流Ｉｃ１が第１しきい値電流Ｉｔｈ１に達するまでの時間で決定される。ここで、第１しきい値電流Ｉｔｈ１は、第１抵抗Ｒ１の抵抗値およびしきい値電圧Ｖｔｈ１を用いて、Ｉｔｈ１＝Ｒ１×Ｖｔｈ１で与えられる。したがって、第１抵抗Ｒ１の抵抗値がばらつくと、スイッチングトランジスタに流れる第１電流Ｉｃ１のピーク値（Ｉｔｈ１）、ひいてはそのオン時間がばらつくため、昇圧動作に影響を及ぼしてしまう。
【００５９】
本実施の形態に係る制御回路１００は、検査工程において、以下の調整を行うことによって、トランス１０の１次側およびスイッチングトランジスタＴｒ１に流れる第１電流Ｉｃ１のピーク値のばらつきを低減する。図５は、図２の制御回路１００の検査工程における回路構成を示す。
【００６０】
検査工程において、制御回路１００の第１電極パッドＰＡＤ１には、電流源４００が接続される。また、第２電極パッドＰＡＤ２と第３電極パッドＰＡＤ３との間には、電圧計４０２が接続される。検査工程において、スイッチング信号Ｖｓｗはハイレベルに設定され、スイッチングトランジスタＴｒ１はオン状態とする。
【００６１】
スイッチングトランジスタＴｒ１をオンした状態で、スイッチングトランジスタＴｒ１および第１抵抗Ｒ１によって形成される電流経路に、電流源４００により所定の試験電流Ｉｔｅｓｔを流す。このとき、第１抵抗Ｒ１には、Ｒ１×Ｉｔｅｓｔで与えられる電圧降下が発生する。電圧計４０２は、第１抵抗Ｒ１において発生する電圧降下を測定する。第１抵抗Ｒ１の抵抗値は、電圧計４０２において測定した電圧（以下、測定電圧Ｖｔｅｓｔという）を用いて、Ｒ１＝Ｖｔｅｓｔ／Ｉｔｅｓｔから求めることができる。
【００６２】
また、第１電圧源２４により生成される第１しきい値電圧Ｖｔｈ１を測定する。測定により求めた第１しきい値電圧Ｖｔｈ１と、上述の関係式から求めた第１抵抗Ｒ１の抵抗値を用いると、トランス１０の１次側コイルおよびスイッチングトランジスタＴｒ１に流れる電流のピーク値Ｉｔｈ１’が、Ｉｔｈ１’＝Ｖｔｈ／Ｒ１から算出される。
【００６３】
つぎに、算出したピーク値Ｉｔｈ１’と、第１電流Ｉｃ１のピーク値の設計値Ｉｔｈ１を比較し、その誤差電流ΔＩを、関係式ΔＩ＝Ｉｔｈ１’−Ｉｔｈから求める。たとえば、算出したピーク値Ｉｔｈ１’が０．７Ａであり、設計値Ｉｔｈ１が１Ａの場合、その誤差電流ΔＩは、−０．３Ａとなる。
【００６４】
つぎに、こうして求めた誤差電流ΔＩにもとづき、第１電圧源２４により生成される第１しきい値電圧Ｖｔｈ１を調節する。第１電圧源２４により生成される第１しきい値電圧Ｖｔｈ１を、第１抵抗Ｒ１や第１しきい値電圧Ｖｔｈ１のばらつきをキャンセルする方向にシフトさせる。ここで、第１しきい値電圧Ｖｔｈ１の調節量ΔＶｔｈ１は、ΔＶｔｈ１＝ΔＩ／Ｒ１から求めることができる。ここで、Ｒ１は、測定により求めた第１抵抗Ｒ１の抵抗値である。誤差電流ΔＩ＝−０．３Ａ、第１抵抗Ｒ１の抵抗値がＲ１＝１００ｍΩの場合、第１しきい値電圧Ｖｔｈ１の調節量ΔＶｔｈ１は、−３０ｍＶとなる。第１しきい値電圧Ｖｔｈ１を、算出した調節量ΔＶｔｈ１だけシフトすることにより、第１電流Ｉｃ１のピーク電流を、設計値に近づけることができる。
【００６５】
たとえば、第１電圧源２４の値を変更する場合に、複数の抵抗を直列に接続し、一端を接地して他端に基準電圧を印加し、ある抵抗と抵抗の接続点の電位を第１しきい値電圧Ｖｔｈ１として出力する構成としてもよい。そして、いくつかの抵抗と並列にトリミング可能なヒューズなどを設け、このヒューズをトリミングにより適宜切断することによって、第１しきい値電圧Ｖｔｈ１を調節することができる。
【００６６】
また、ピーク電流Ｉｔｈ１を調整する際に、第１抵抗Ｒ１の抵抗値を調節してもよい。この場合、第１抵抗Ｒ１の抵抗値の調節幅は、ΔＲ１＝ΔＩ−Ｖｔｈ１’となる。
【００６７】
本実施の形態によれば、第１電極パッドＰＡＤ１〜第４電極パッドＰＡＤ４を設けることにより、検査工程において第１抵抗Ｒ１の抵抗値のばらつきを測定することができる。さらに、測定された第１抵抗Ｒ１の抵抗値のばらつきに応じて、第１しきい値電圧Ｖｔｈ１を調節することにより、昇圧動作を行う際の第１電流Ｉｃ１のピーク電流Ｉｔｈ１を所望の値に調節することができる。
【００６８】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６９】
図６は、スイッチング制御部の変形例を示す回路図である。図６のスイッチング制御部３０ａは、図３の遅延回路３８に代えて、第２電圧比較器２２の出力信号ＳＩＧ２を反転するインバータ５２を備え、さらにＡＮＤゲート４２の出力端子と接地端子間にキャパシタＣ３１を備える。図６において、図３と同一または同等の構成要素および信号には同一の符号を付し、適宜説明を省略する。
【００７０】
図６のスイッチング制御部３０ａにおいて、第２電圧比較器２２の出力信号ＳＩＧ２は、インバータ５２によって反転され、Ｄフリップフロップ４０のクロック端子に入力される。その結果、トランス１０の２次側コイルに流れる第２電流Ｉｃ２がしきい値電流Ｉｔｈ２に達し、第２電圧比較器２２の出力信号ＳＩＧ２がハイレベルからローレベルへ遷移するとすぐに、Ｄフリップフロップ４０の反転出力信号ＳＩＧ５はハイレベルとなる。
【００７１】
Ｄフリップフロップ４０の反転出力信号ＳＩＧ５は、次にＤフリップフロップ４０がプリセットされるまでの期間、ハイレベルを維持し続ける。すなわち、Ｄフリップフロップ４０は、第２電圧比較器２２の出力信号ＳＩＧ２をラッチするラッチ回路として機能する。
【００７２】
Ｄフリップフロップ４０の反転出力信号ＳＩＧ５がローレベルからハイレベルに遷移すると、ＡＮＤゲート４２の出力信号ＳＩＧ１０も、ローレベルからハイレベルに遷移しようとする。このとき、ＡＮＤゲート４２は、その出力をローレベルからハイレベルに遷移させるために、キャパシタＣ３１を充電する。その結果、ＡＮＤゲート４２の出力信号ＳＩＧ１０の電位は、キャパシタＣ３１によって時定数をもって上昇していく。キャパシタＣ３１に現れる信号ＳＩＧ１０は、バッファ５４を介してＮＡＮＤゲート４４、ＡＮＤゲート４８へと出力される。キャパシタＣ３１に現れる信号ＳＩＧ１０の電位が、バッファ５４のローレベルとハイレベルのしきい値電圧に達すると、ＮＡＮＤゲート４４の出力信号ＳＩＧ９は、ハイレベルからローレベルへと変化する。このように、Ｄフリップフロップ４０の出力が変化してから、ＮＡＮＤゲート４４の出力が変化するまでの間に遅延が発生する。すなわち、ＮＡＮＤゲート４４、バッファ５４およびキャパシタＣ３１は遅延回路を構成している。
【００７３】
トランス１０の巻き数や結合係数によっては、スイッチングトランジスタＴｒ１がオフの状態において、トランス１０の２次側コイルに流れる電流Ｉｃ２が０Ａ付近でリンギングする場合がある。このような場合、第２検出電圧Ｖｘ２が第２しきい値電圧Ｖｔｈ２付近で変動することになるため、第２電圧比較器２２の出力信号ＳＩＧ２が一度ハイレベルからローレベルへと遷移した後に、再びハイレベルに戻ってしまい、スイッチングトランジスタＴｒ１が次にオンするまでの時間が長くなってしまうという問題が発生する。
【００７４】
図６のスイッチング制御部３０ａによれば、Ｄフリップフロップ４０の後段にＡＮＤゲート４２、バッファ５４およびキャパシタＣ３１で構成される遅延回路を配置しているため、一度、第２電圧比較器２２の出力信号ＳＩＧ２がハイレベルからローレベルへと遷移すると、その状態がＤフリップフロップ４０によってラッチされる。また、遅延回路は、このＤフリップフロップ４０の反転出力信号ＳＩＧ５に対して遅延時間を与えることにより、トランス１０の２次側コイルに流れる第２電流Ｉｃ２がリンギングした場合でも、所定の遅延時間経過後にスイッチングトランジスタＴｒ１をオンすることができる。
【００７５】
図３あるいは図６に示すほか、スイッチング制御部３０、３０ａの構成にはさまざまな変形例が考えられる。図３、図６の論理回路におけるハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００７６】
スイッチング制御部３０、３０ａは、図３、図６とは全く別構成としてもよく、第１電圧比較器２０、第２電圧比較器２２の出力信号ＳＩＧ１、ＳＩＧ２にもとづいて、スイッチングトランジスタＴｒ１をオンオフできるように構成されていればよい。また、スイッチングトランジスタＴｒ１は、ＭＯＳＦＥＴで構成してもよいし、スイッチングトランジスタＴｒ１を外付けのトランジスタとしてもよい。
【００７７】
実施の形態において、ＤＣ／ＤＣコンバータ２１０は、負荷として発光素子２１２を駆動する場合について説明したが、これには限定されず、その他の高電圧を必要とするさまざまな負荷回路を駆動することができる。
【図面の簡単な説明】
【００７８】
【図１】実施の形態に係る発光装置を搭載した電子機器の構成を示すブロック図である。
【図２】実施の形態に係るＤＣ／ＤＣコンバータの構成を示す回路図である。
【図３】スイッチング制御部の構成例を示す回路図である。
【図４】図２のＤＣ／ＤＣコンバータの制御回路の昇圧動作時のタイムチャートである。
【図５】図２の制御回路の検査工程における回路構成を示す図である。
【図６】スイッチング制御部の変形例を示す回路図である。
【符号の説明】
【００７９】
１０  トランス、  ２０  第１電圧比較器、  ２２  第２電圧比較器、  ３０  スイッチング制御部、  １００  制御回路、  ２００  発光装置、  ２１０  ＤＣ／ＤＣコンバータ、  ２２０  ＤＣ／ＤＣコンバータ出力回路、  ２１２  発光素子、  ３００  電子機器、  ３１０  電池、  ３１６  撮像部、  Ｔｒ１  スイッチングトランジスタ、  Ｒ１  第１抵抗、  Ｒ２  第２抵抗、  ＰＡＤ１〜５  電極パッド。
【図１】
2007166786.tif 000003
【図２】
2007166786.tif 000004
【図３】
2007166786.tif 000005
【図４】
2007166786.tif 000006
【図５】
2007166786.tif 000007
【図６】
2007166786.tif 000008