(57)【要約】  【課題】  変換精度を高くすること等が可能なＲ／Ｆ変換回路等を提供する。  【解決手段】  このＲ／Ｆ変換回路１は、トランジスタＱＮ１、ＱＰ１、ＱＰ２と、基準抵抗Ｒ１と、基準抵抗調整回路２と、レギュレータ３と、シュミットトリガ回路４と、ＣＲ発振制御回路５と、発振安定マスク回路６と、入力制御回路７と、計測カウンタ８と、タイムベースカウンタ制御回路９と、タイムベースカウンタ１０とを具備する。発振安定マスク回路６は、基準抵抗Ｒ１等で構成される第１のＣＲ発振回路及びサーミスタＲ２等で構成される第２のＣＲ発振回路を発振させてから所定時間が経過するまで第１及び第２のＣＲ発振回路の出力信号をマスクする。【選択図】  図１
2007078440.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗素子と容量素子を用いて構成される第１の発振回路を発振させ、前記第１の発振回路を発振させてから所定の第１の時間が経過した以降の前記第１の発振回路の出力信号の発振数をカウントし、前記第１の発振回路の出力信号のカウント値が所定値に達するまでの第２の時間を測定し、その後、第２の抵抗素子と前記容量素子を用いて構成される第２の発振回路を発振させ、前記第２の発振回路を発振させてから前記第１の時間が経過した以降の前記第２の発振回路の出力信号の発振数を前記第２の時間だけカウントする、Ｒ／Ｆ変換回路。
【請求項２】
前記第１及び／又は第２の発振回路を発振させてから前記第１の時間が経過するまでの前記第１及び／又は第２の発振回路の出力信号をマスクするためのマスク回路を具備する、請求項１記載のＲ／Ｆ変換回路。
【請求項３】
前記第１の抵抗素子を具備する、請求項１又は２記載のＲ／Ｆ変換回路。
【請求項４】
前記第１の抵抗素子が、外部から抵抗値を設定可能な可変抵抗である、請求項３記載のＲ／Ｆ変換回路。
【請求項５】
電源電圧の供給を受けて前記電源電圧よりも低い電圧を生成し、前記第１及び第２の発振回路に供給するためのレギュレータを具備する、請求項１〜４のいずれか１項に記載のＲ／Ｆ変換回路。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｒ／Ｆ変換回路及びそれを具備する半導体集積回路に関する。
【背景技術】
【０００２】
現在、温度、湿度等の条件に対し一定の抵抗値を示す抵抗素子（以下、「基準抵抗」という）を用いた第１のＣＲ発振回路と、温度等の条件に対し規則性を持って抵抗値が変化する抵抗素子（以下、「センサ抵抗」という）を用いた第２のＣＲ発振回路を利用して温度等の測定を行う回路が用いられている。このような回路は、抵抗値Ｒを周波数Ｆに変換するため、Ｒ／Ｆ変換回路と呼ばれている。
【０００３】
本出願人は、このようなＲ／Ｆ変換回路を具備する半導体装置を提案した（例えば、下記特許文献１参照）。
【０００４】
【特許文献１】特開平１１−５１７８２号公報（第１頁、図１）
【０００５】
ところで、従来のＲ／Ｆ変換回路においては、以下のような問題があった。第１に、ＣＲ発振回路の発振信号の周波数は、発振開始直後には不安定であり、この不安定な発振信号をカウントするために変換誤差を招いてしまっていた。第２に、基準抵抗及びセンサ抵抗を外部素子として接続する必要があり、部品点数が多くなってしまっていた。第３に、電源電圧を用いて発振回路を発振させていたため、消費電力が大きくなってしまっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、変換誤差を低減すること等が可能なＲ／Ｆ変換回路を提供することを目的とする。また、本発明は、そのようなＲ／Ｆ変換回路を具備する半導体集積回路を提供することを更なる目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明に係るＲ／Ｆ変換回路は、第１の抵抗素子と容量素子を用いて構成される第１の発振回路を発振させ、第１の発振回路を発振させてから所定の第１の時間が経過した以降の第１の発振回路の出力信号の発振数をカウントし、第１の発振回路の出力信号のカウント値が所定値に達するまでの第２の時間を測定し、その後、第２の抵抗素子と容量素子を用いて構成される第２の発振回路を発振させ、第２の発振回路を発振させてから第１の時間が経過した以降の第２の発振回路の出力信号の発振数を第２の時間だけカウントする。
【０００８】
このＲ／Ｆ変換回路において、第１及び／又は第２の発振回路を発振させてから第１の時間が経過するまでの第１及び／又は第２の発振回路の出力信号をマスクするためのマスク回路を具備するようにしても良い。
【０００９】
また、第１の抵抗素子を具備するようにしても良い。さらに、第１の抵抗素子が、外部から抵抗値を設定可能な可変抵抗であっても良い。
【００１０】
また、電源電圧の供給を受けて電源電圧よりも低い電圧を生成し、第１及び第２の発振回路に供給するためのレギュレータを具備するようにしても良い。
【００１１】
また、本発明に係る半導体集積回路は、本発明に係るＲ／Ｆ変換回路を具備する。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
【００１３】
図１は、本発明の一実施形態としてのＲ／Ｆ変換回路の概要を示す図である。図１に示すように、このＲ／Ｆ変換回路１は、ＮチャネルＭＯＳトランジスタＱＮ１と、ＰチャネルＭＯＳトランジスタＱＰ１、ＱＰ２と、基準抵抗Ｒ１と、基準抵抗調整回路２と、レギュレータ３と、シュミットトリガ回路４と、ＣＲ発振制御回路５と、発振安定マスク回路６と、入力制御回路７と、計測カウンタ８と、タイムベースカウンタ制御回路９と、タイムベースカウンタ１０とを具備する。Ｒ／Ｆ変換回路１は、チップ上に半導体集積回路として形成可能である。
【００１４】
発振安定マスク回路６及びタイムベースカウンタ１０には、クロック選択回路２０が接続されている。このクロック選択回路２０は、クロック信号ＯＳＣ１、ＯＳＣ３のいずれかを選択し、発振安定マスク回路６及びタイムベースカウンタ１０に供給する。
【００１５】
基準抵抗Ｒ１は可変抵抗であり、この基準抵抗Ｒ１には基準抵抗調整回路２が接続されている。基準抵抗調整回路２は、レジスタを有しており、このレジスタに設定された値に応じて、基準抵抗Ｒ１の抵抗値を調整する。なお、基準抵抗Ｒ１として、温度変化による抵抗値の変化が少ないポリ（poly）抵抗を利用すると好適である。
【００１６】
レギュレータ３は、電源電位ＶＤＤの供給を受け、電源電位ＶＤＤよりも低電位である電源電位ＶＣＣを生成して、ＣＲ発振制御回路５、及びトランジスタＱＰ１、ＱＰ２のソースに供給する。トランジスタＱＰ１のドレインは、基準抵抗Ｒ１の一端に接続されている。
【００１７】
Ｒ／Ｆ変換回路１は、２つの端子ＲＦＩＮ及びＳＥＮを有しており、トランジスタＱＰ２のドレインは、端子ＳＥＮに接続されている。また、端子ＲＦＩＮには、基準抵抗Ｒ１の他端、シュミットトリガ回路４の入力、及び、トランジスタＱＮ１のドレインが接続されている。トランジスタＱＮ１のソースは、低電位側の電源電位（ここでは、接地電位ＶＳＳ）に接続されている。
【００１８】
Ｒ／Ｆ変換回路１の外部において、端子ＲＦＩＮと低電位側の電源電位（ここでは、接地電位ＶＳＳ）との間には、コンデンサＣ１が接続され、端子ＲＦＩＮと端子ＳＥＮとの間には、サーミスタＲ２が接続される。そして、トランジスタＱＰ１、基準抵抗Ｒ１、コンデンサＣ１、及び、トランジスタＱＮ１により、第１のＣＲ発振回路が構成され、トランジスタＱＰ２、サーミスタＲ２、コンデンサＣ１、及び、トランジスタＱＮ１により、第２のＣＲ発振回路が構成される。
【００１９】
ＣＲ発振制御回路５は、トランジスタＱＰ１、ＱＰ２、ＱＮ１のゲートに制御信号を供給することにより、第１のＣＲ発振回路又は第２のＣＲ発振回路を発振させる。第１のＣＲ発振回路又は第２のＣＲ発振回路の出力信号は、シュミットトリガ回路４により整形されてパルス信号となり、ＣＲ発振制御回路５に供給される。ＣＲ発振制御回路５は、シュミットトリガ回路４から供給されるパルス信号を発振安定マスク回路６に出力する。
【００２０】
図２は、発振安定マスク回路６の内部構成を示す図である。図２に示すように、発振安定マスク回路６は、クロックマスクカウンタ１１と、Ｄ型フリップフロップ１２とを具備する。
【００２１】
クロックマスクカウンタ１１には、クロック選択回路２０からクロック信号（ＯＳＣ１又はＯＳＣ３）が供給され、クロック信号のパルス数を計数する。クロックマスクカウンタ１１は、初期において、ローレベルの出力信号をフリップフロップ１２のクロック信号入力端子に供給する。また、クロックマスクカウンタ１１は、レジスタを有しており、このレジスタに設定された値と同数のパルス数を計数すると、出力信号をローレベルからハイレベルに変化させる。
【００２２】
フリップフロップ１２のデータ入力端子（Ｄ端子）には、ＣＲ発振制御回路５の出力信号（パルス信号）が供給される。一般に広く用いられているＤ型フリップフロップは、クロック信号入力端子に供給される信号の立ち上がりエッジ（又は立ち下がりエッジ）において、データ入力端子に供給される信号を取り込む。しかしながら、本実施形態におけるフリップフロップ１２は、クロック信号入力端子に供給されるクロックマスクカウンタ１１の出力信号がハイレベルである場合に、データ入力端子に供給される信号を取り込む。フリップフロップ１２の出力信号（パルス信号）は、入力制御回路７に供給される。
【００２３】
再び図１を参照すると、入力制御回路７は、フリップフロップ１２の出力信号（パルス信号）を計測カウンタ８に供給する。
計測カウンタ８は、入力制御回路７の出力信号（パルス信号）をカウントするアップカウンタであり、タイムベースカウンタ１０は、タイムベースカウンタ制御回路９の制御下で、クロック選択回路２０の出力信号（クロック信号）をカウントするアップ／ダウンカウンタである。
【００２４】
次に、Ｒ／Ｆ変換回路１の動作について説明する。Ｒ／Ｆ変換回路１は、第１のＣＲ発振回路（基準抵抗Ｒ１等で構成）を発振させ、その後、第２のＣＲ発振回路（サーミスタＲ２等で構成）を発振させる。
【００２５】
まず、第１の発振回路を発振させる場合のＲ／Ｆ変換回路１の動作について説明する。この場合、計測カウンタ８には、第１のＣＲ発振回路の発振のパルス数の補数が設定され、タイムベースカウンタ１０は、０に初期化される。ＣＲ発振制御回路５は、外部から供給される計測開始信号がハイレベルになると、トランジスタＱＰ１、ＱＮ１のゲートに制御信号を印加することにより、第１のＣＲ発振回路の発振を開始させる。第１のＣＲ発振回路の出力信号は、シュミットトリガ回路４及びＣＲ発振制御回路５を経て、発振安定マスク回路６に供給される。
【００２６】
図３は、発振安定マスク回路６の動作タイミングを示すタイミングチャートである。図３に示すように、時刻ｔ１において、計測開始信号がローレベルからハイレベルに変化すると、クロックマスクカウンタ１１は、クロック選択回路２０から供給されるクロック信号のカウントを開始する。これと同時に、第１のＣＲ発振回路は発振を開始し、パルス信号がＣＲ発振制御回路５から発振安定マスク回路６内のフリップフロップ１２のデータ入力端子（Ｄ端子）に供給される。このとき、クロックマスクカウンタ１１の出力信号がローレベルであるため、フリップフロップ１２はデータ入力端子（Ｄ端子）に供給されるパルス信号を取り込まず、フリップフロップ１２の出力信号はローレベルのまま変化しない。
【００２７】
時刻ｔ２において、クロックマスクカウンタ１１が、レジスタに設定された値と同数のパルス数を計数する（時刻ｔ１から所定の時間が経過する）と、出力信号をローレベルからハイレベルに変化させる。クロックマスクカウンタ１１の出力信号がハイレベルであると、フリップフロップ１２は、データ入力端子（Ｄ端子）に供給されるパルス信号の取り込みを行い、フリップフロップ１２の出力信号は、ＣＲ発振制御回路５の出力信号に同期して変化する。
【００２８】
先に説明したように、ＣＲ発振回路の出力信号は、発振開始直後において、周波数が不安定であることが知られている。本実施形態におけるＣＲ発振制御回路５の出力信号、すなわち第１のＣＲ発振回路の出力信号も、発振開始直後においては、周波数が不安定である。しかしながら、発振安定マスク回路６により、図３に示すように、発振開始直後の所定時間（時刻ｔ１〜ｔ２の間）において、ＣＲ発振制御回路５の出力信号はマスクされる。従って、入力制御回路７には、周波数が安定した後のパルス信号が供給される。
【００２９】
時刻ｔ２以降において、入力制御回路７には、パルス信号が供給され、計測カウンタ８は、このパルス信号をアップカウントする。一方、タイムベースカウンタ１０は、時刻ｔ１から、クロック選択信号２０から供給されるクロック信号をダウンカウントしている。
【００３０】
計測カウンタ８がオーバーフローを生ずる（カウンタ値が０になる）と、タイムベースカウンタ制御回路９は、タイムベースカウンタ１０のダウンカウントを停止させる。このときのタイムベースカウンタ１０のカウンタ値は、第１のＣＲ発振回路の動作時間に相当する値となる。
【００３１】
次に、Ｒ／Ｆ変換回路１は、第２のＣＲ発振回路を発振させる。ＣＲ発振制御回路５は、トランジスタＱＰ２、ＱＮ１のゲートに制御信号を印加することにより、第２のＣＲ発振回路の発振を開始させる。第１のＣＲ発振回路の出力信号は、シュミットトリガ回路４及びＣＲ発振制御回路５を経て、発振安定マスク回路６に供給される。第２のＣＲ発振回路を発振させる場合にも、第１のＣＲ発振回路を発振させる場合と同様に、発振安定マスク回路６により、発振開始直後のパルス信号はマスクされ、入力制御回路７には、周波数が安定した後のパルス信号が供給される。
【００３２】
計測カウンタ８は、このパルス信号をアップカウントする。一方、タイムベースカウンタ１０は、クロック選択信号２０から供給されるクロック信号をアップカウントしている。そして、タイムベースカウンタ１０がオーバーフローを生ずる（カウンタ値が０になる）、すなわち、第２のＣＲ発振回路の動作時間が第１のＣＲ発振回路の動作時間と同じになると、タイムベースカウンタ制御回路９は、計測カウンタ８のアップカウントを停止させる。このときの計測カウンタ８のカウンタ値に基づいて、サーミスタＲ２の抵抗値、すなわち温度を算出することができる。
【００３３】
このように、Ｒ／Ｆ変換回路１によれば、発振安定マスク回路６が、第１及び第２のＣＲ発振回路を発振させてから所定時間が経過するまで第１及び第２のＣＲ発振回路の出力信号をマスクするので、計測カウンタ８が、周波数が安定した後のパルス信号をカウントすることができる。これにより、精度の高いＲ／Ｆ変換を行うことが可能になる。
【００３４】
また、抵抗値を外部から設定可能な基準抵抗Ｒ１を内蔵しているため、部品点数を削減することができる。
さらに、レギュレータ３が、電源電位ＶＤＤよりも低い電位ＶＣＣを生成し、第１及び第２の発振回路に供給するので、第１及び第２の発振回路の消費電力を低減することができる。
【産業上の利用可能性】
【００３５】
本発明は、Ｒ／Ｆ変換回路及びそれを具備する半導体集積回路において利用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態としてのＲ／Ｆ変換回路の概要を示す図。
【図２】図１の発振安定マスク回路６の内部構成を示す図。
【図３】図１の発振安定マスク回路６のタイミングチャート。
【符号の説明】
【００３７】
１  Ｒ／Ｆ変換回路、  ２  基準抵抗調整回路、  ３  レギュレータ、  ４  シュミットトリガ回路、  ５  ＣＲ発振制御回路、  ６  発振安定マスク回路、  ７  入力制御回路、  ８  計測カウンタ、  ９  タイムベースカウンタ制御回路、  １０  タイムベースカウンタ、  １１  クロックマスクカウンタ、  １２  Ｄ型フリップフロップ、  ２０  クロック選択回路、  Ｒ１  基準抵抗、  Ｒ２  サーミスタ、  Ｃ１  コンデンサ、  ＱＰ１、ＱＰ２  ＰチャネルＭＯＳトランジスタ、  ＱＮ１  ＮチャネルＭＯＳトランジスタ
【図１】
2007078440.tif 000003
【図２】
2007078440.tif 000004
【図３】
2007078440.tif 000005