(57)【要約】【課題】ＰＬＬ回路用接地パターン領域７と広域接地パターン１１間に基準信号除去用フィルタ４を接続し、電圧制御発振器１への基準信号の回り込みをなくしたシンセサイザモジュールを提供する。【解決手段】絶縁基板５上面に、電圧制御発振器１及びＰＬＬ回路２を装着すると共に電圧制御発振器用接地パターン領域６及びＰＬＬ回路用接地パターン領域７を形成し、絶縁基板５下面に広域接地パターン１１を形成したもので、絶縁基板５上面にさらにＰＬＬ回路の基準信号除去用フィルタ４を装着し、フィルタ用接地パターン領域１０を形成し、フィルタ４をＰＬＬ回路用接地パターン領域７とフィルタ用接地パターン領域１０間に接続し、フィルタ用接地パターン領域１０を広域接地パターン１１に導電接続した。【選択図】図２
2007166005.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板を用い、前記絶縁基板の上面に、電圧制御発振器及びＰＬＬ回路を装着するとともに電圧制御発振器用接地パターン領域及びＰＬＬ回路用接地パターン領域を形成し、前記絶縁基板の下面に広域接地パターンを形成したシンセサイザモジュールであって、前記絶縁基板の上面にさらに前記ＰＬＬ回路の基準信号を除去するフィルタを装着するとともに前記フィルタ用接地パターン領域を形成し、前記フィルタの入力端を前記ＰＬＬ回路用接地パターン領域に接続し、前記フィルタの出力端を前記フィルタ用接地パターン領域に導電接続し、前記フィルタ用接地パターン領域を前記広域接地パターンに導電接続したことを特徴とするシンセサイザモジュール。
【請求項２】
前記電圧制御発振器用接地パターン領域と前記広域接地パターンとの間及び前記フィルタ用接地パターン領域と前記広域接地パターンとの間は、それぞれ前記絶縁基板に設けたスルーホールを介して導電接続していることを特徴とする請求項１に記載のシンセサイザモジュール。
【請求項３】
上側絶縁基板及び下側絶縁基板からなる積層型絶縁基板を用い、前記上側絶縁基板の上面に、電圧制御発振器及びＰＬＬ回路を装着するとともに電圧制御発振器用接地パターン領域及びＰＬＬ回路用接地パターン領域を形成し、前記下側絶縁基板の下面に広域接地パターンを形成したシンセサイザモジュールであって、前記上側絶縁基板の上面にさらに前記ＰＬＬ回路の基準信号を除去するフィルタを装着するとともに前記フィルタの入力端及び出力端に別個に導電接続される入力側接続パターン領域及び出力側接続パターン領域を形成し、前記上側絶縁基板と前記下側絶縁基板との接合部に部分的接地パターンを形成し、前記ＰＬＬ回路用接地パターン領域及び前記入力側接続パターン領域を前記部分的接地パターンに導電接続し、前記出力側接続パターン領域を前記広域接地パターンに導電接続したことを特徴とするシンセサイザモジュール。
【請求項４】
前記電圧制御発振器用接地パターン領域と前記広域接地パターンとの間及び前記フィルタ用接地パターン領域と前記広域接地パターンとの間それに前記ＰＬＬ回路用接地パターン領域と前記部分的接地パターンとの間及び前記入力側接続パターン領域と前記部分的接地パターンとの間は、それぞれ介在する絶縁基板に設けたスルーホールを介して導電接続していることを特徴とする請求項３に記載のシンセサイザモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器とＰＬＬ回路とを一体構成したシンセサイザモジュールに係り、特に、電圧制御発振器とＰＬＬ回路との一体構成時に、電圧制御発振器やＰＬＬ回路から漏洩するスプリアス周波数成分が電圧制御発振器の発振信号に重畳するのを抑圧する手段を備えたシンセサイザモジュールに関する。
【背景技術】
【０００２】
一般に、高周波送受信機器においては、クロック信号を発生する電圧制御発振器と、その電圧制御発振器から発振されるクロック周波数を所定周波数になるように制御するＰＬＬ回路とを備えている。かかる電圧制御発振器とＰＬＬ回路は、実装時にできるだけそれらの占有部分を小さくするため、通常、一体構成されたシンセサイザモジュールが用いられている。
【０００３】
ここで、図４は、代表的なシンセサイザモジュールの回路構成の一例を示すブロック図である。
【０００４】
図４に示されるように、このシンセサイザモジュールは、電圧制御発振器（ＶＣＯ）３１とＰＬＬ回路（ＰＬＬ）３２とからなり、電圧制御発振器３１は、制御端３１（２）がＰＬＬ回路３２の制御出力端３２（１）に接続され、その接地端３１（３）がＰＬＬ回路３２の接地端３２（３）と一緒に接地パターン（図３に図示なし）に接続され、出力端３１（１）から高周波発振信号（ＲＦ）が出力される。また、図３に図示されていないが、基準周波数発生器が用いられ、この基準周波数発生器の出力がＰＬＬ回路３２の制御入力端３２（２）に接続されている。この場合、ＰＬＬ回路３２は、電圧制御発振器３１から出力された高周波発振信号の周波数と基準周波数発生器から供給された基準周波数信号の周波数とが比較され、その比較結果に対応した周波数制御電圧が制御出力端３２（１）から電圧制御発振器３１の制御端３１（２）に供給され、その周波数制御電圧により電圧制御発振器３１の発振周波数が所定周波数になるように制御される。
【０００５】
かかる構成を備えたシンセサイザモジュールは、構成上単純なものであるが、電圧制御発振器３１の接地端３１（３）とＰＬＬ回路３２の接地端３２（３）とが共通の接地パターンに接続されているので、スプリアス周波数成分がＰＬＬ回路３２から共通の接地パターンを通して電圧制御発振器３１に供給され、電圧制御発振器３１から発生する高周波信号にこのスプリアス周波数成分が重畳することがある。
【０００６】
近年、高周波送受信機器の小型化のために、できるだけ小型のシンセサイザモジュールを構成すること、及び、利用周波数帯域の高周波化に伴い電圧制御発振器の高周波発振信号の周波数を高く設定する要望が強くなっている。この場合、シンセサイザモジュールの小型化の要望や利用周波数帯域のより高周波化の要望に沿ったシンセサイザモジュールを実装構成する場合は、必然的に電圧制御発振器とＰＬＬ回路とをかなり接近した状態で実装する必要がある。ところが、電圧制御発振器とＰＬＬ回路とを近接配置したときは、それらの間で相互影響が生じることが多くなり、その結果、前記代表的なシンセサイザモジュールのように、電圧制御発振器から出力される高周波発振信号にスプリアス周波数成分が重畳したりするようになる。
【０００７】
かかるスプリアス周波数成分の影響を除去するため、実装時の接地構造に工夫を施し、一つの機能回路グループから出力されたノイズ成分が他の機能回路グループに伝送されないようにした実装構造が提案されており、その中の一つとして、特開２００４−１１９５９８号に開示の実装構造がある。
【０００８】
図５は、特開２００４−１１９５９８号に開示の実装構造の横断面を示す断面図である。
【０００９】
図５に示されるように、この実装構造は、３層構造の絶縁基板４１、４２、４３を備え、最上層の絶縁基板４１は、その上側に４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄとそれらの接地パターン領域４５Ａ、４５Ｂ、４５Ｃ、４５Ｄが形成され、絶縁基板４１、４２の間に中間接地パターン４６が形成され、絶縁基板４２、４３の間に電源供給パターン４７が形成され、絶縁基板４３の下側に接地パターン４８が形成されたものである。この場合、中間接地パターン４６及び接地パターン４８は外部接地点Ｇに接続され、電源供給パターン４は外部電源供給端子Ｖｃｃに接続されている。
【００１０】
そして、４つの接地パターン領域４５Ａ、４５Ｂ、４５Ｃ、４５Ｄは、それぞれ中間接地パターン４６に導電接続されるとともに、絶縁基板４２、４３の間にそれぞれ形成されたスルーホール４９Ａ、４９Ｂ、４９Ｃ、４９Ｄを通して接地パターン４８に導電接続され、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄの接地回路が形成されている。また、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄの各電源端子は、絶縁基板４１、４２の間にそれぞれ形成されたスルーホール５０Ａ、５０Ｂ、５０Ｃ、５０Ｄを通して電源供給パターン４７に導電接続され、それらの電源供給経路が形成されている。
【００１１】
前記構成によるこの実装構造は、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄの各接地パターン領域４５Ａ、４５Ｂ、４５Ｃ、４５Ｄは、広域の中間接地パターン４６に導電接続されるとともに、スルーホール４９Ａ、４９Ｂ、４９Ｃ、４９Ｄを通して接地パターン４８に導電接続されるので、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄ間に動作時に大きな電流差があっても、各接地パターン領域４５Ａ、４５Ｂ、４５Ｃ、４５Ｄ間に電流が流れることがなく、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄの接地レベルが変動しない安定化したものになり、例えば、機能回路グループ４４Ｃ、４４Ｄが電圧制御発振器であり、機能回路グループ４４Ａ、４４ＢがＰＬＬ回路であっても、電圧制御発振器から出力されるクロック信号に含まれるジッタを低減させることができるものである。
【特許文献１】特開２００４−１１９５９８号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記特開２００４−１１９５９８号に開示の実装構造は、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄの各接地パターン領域４５Ａ、４５Ｂ、４５Ｃ、４５Ｄが広域の中間接地パターン４６によって導電接続された構成になっているため、４つの機能回路グループ４４Ａ、４４Ｂ、４４Ｃ、４４Ｄのいずれかが電圧制御発振器であり、他のいずれかがＰＬＬ回路である場合に、基準周波数信号と周波数比較される基準周波数比較信号や、ＰＬＬ回路で発生する位相比較周波数信号等のスプリアス周波数信号成分が導電接続された広域の中間接地パターン４６を通して電圧制御発振器に回り込み、それによりスプリアス周波数信号成分が重畳されたクロック信号が出力されることがある。
【００１３】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、ＰＬＬ回路の接地パターン領域と広域の接地パターン間に、スプリアス周波数信号成分を除去するフィルタを接続し、電圧制御発振器へのスプリアス周波数信号成分の回り込みをなくしたシンセサイザモジュールを提供することにある。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明によるシンセサイザモジュールは、絶縁基板を用い、絶縁基板の上面に、電圧制御発振器及びＰＬＬ回路を装着するとともに電圧制御発振器用接地パターン領域及びＰＬＬ回路用接地パターン領域を形成し、絶縁基板の下面に広域接地パターンを形成したものであって、絶縁基板の上面にさらにＰＬＬ回路の基準信号を除去するフィルタを装着するとともにフィルタ用接地パターン領域を形成し、フィルタの入力端をＰＬＬ回路用接地パターン領域に接続し、フィルタの出力端をフィルタ用接地パターン領域に導電接続し、フィルタ用接地パターン領域を広域接地パターンに導電接続した第１構成手段を具備する。
【００１５】
この場合、第１構成手段における電圧制御発振器用接地パターン領域と広域接地パターンとの間及びフィルタ用接地パターン領域と広域接地パターンとの間は、それぞれ絶縁基板に設けたスルーホールを介して導電接続しているものである。
【００１６】
また、前記目的を達成するために、本発明によるシンセサイザモジュールは、上側絶縁基板及び下側絶縁基板からなる積層型絶縁基板を用い、上側絶縁基板の上面に、電圧制御発振器及びＰＬＬ回路を装着するとともに電圧制御発振器用接地パターン領域及びＰＬＬ回路用接地パターン領域を形成し、下側絶縁基板の下面に広域接地パターンを形成したものであって、上側絶縁基板の上面にさらにＰＬＬ回路の基準信号を除去するフィルタを装着するとともにフィルタの入力端及び出力端に別個に導電接続される入力側接続パターン領域及び出力側接続パターン領域を形成し、上側絶縁基板と下側絶縁基板との接合部に部分的接地パターンを形成し、前記ＰＬＬ回路用接地パターン領域及び入力側接続パターン領域を部分的接地パターンに導電接続し、出力側接続パターン領域を広域接地パターンに導電接続した第２構成手段を具備する。
【００１７】
この場合、第２構成手段における電圧制御発振器用接地パターン領域と広域接地パターンとの間及びフィルタ用接地パターン領域と広域接地パターンとの間それにＰＬＬ回路用接地パターン領域と部分的接地パターンとの間及び入力側接続パターン領域と部分的接地パターンとの間は、それぞれ介在する絶縁基板に設けたスルーホールを介して導電接続しているものである。
【発明の効果】
【００１８】
以上のように、請求項１及び２に記載のシンセサイザモジュールによれば、電圧制御発振器とＰＬＬ回路を装着した絶縁基板の上面に、ＰＬＬ回路の基準信号を除去するフィルタを装着し、当該絶縁基板の上面にそれぞれ形成したＰＬＬ回路用接地パターン領域とフィルタ用接地パターン領域との間に、このＰＬＬ回路の基準信号を除去するフィルタを接続するようにしたもので、電圧制御発振器用接地パターン領域及びＰＬＬ回路用接地パターン領域とがこの回路のＰＬＬ回路の基準信号を除去するフィルタを介して接続され、それにより接地手段を通してＰＬＬ回路から電圧制御発振器に回り込むＰＬＬ回路の基準信号がこのＰＬＬ回路の基準信号を除去するフィルタによって阻止され、ＰＬＬ回路の基準信号が電圧制御発振器に回り込み入力されるのを防ぐことができるという効果がある。
【００１９】
また、請求項３及び４に記載のシンセサイザモジュールによれば、電圧制御発振器用接地パターン領域を下側絶縁基板の下面に形成した広域接地パターンに接続し、ＰＬＬ回路用接地パターン領域を上側絶縁基板と下側絶縁基板との接合部に形成した部分的接地パターンに接続した後、ＰＬＬ回路の基準信号を除去するフィルタを介して広域接地パターンに接続するようにしているので、このＰＬＬ回路の基準信号を除去するフィルタの接続と相俟って、接地手段を通してＰＬＬ回路から電圧制御発振器に回り込むＰＬＬ回路の基準信号が電圧制御発振器に回り込み入力されるのをほぼ完全に防ぐことができるという効果がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照して説明する。
【００２１】
図１は、本発明によるシンセサイザモジュールの構成の概要を示すもので、その要部構成を示すブロック図である。
【００２２】
図１に示されるように、このシンセサイザモジュールは、電圧制御発振器（ＶＣＯ）１と、ＰＬＬ回路（ＰＬＬ）２と、基準周波数信号発生器（Ｘ−ＴＡＬ）３と、基準信号除去用フィルタ（ＦＬ）４とからなっている。そして、電圧制御発振器１は、出力端１（１）と周波数制御端１（２）と接地端１（３）とを有し、周波数制御端１（２）がＰＬＬ回路２の周波数制御出力端２（１）に接続され、接地端１（３）が接地接続され、出力端１（１）から高周波発振信号（ＲＦ）が出力される。ＰＬＬ回路２は、周波数制御出力端２（１）と基準周波数信号入力端２（２）と接地端２（３）とを有し、基準周波数信号入力端２（２）が基準周波数発生器３の基準周波数信号出力端３（１）に接続され、接地端２（３）が基準信号除去用フィルタ４の入力端４（１）に接続される。基準周波数発生器３は、基準周波数信号出力端３（１）と接地端３（２）とを有し、接地端３（２）が接地接続される。基準信号除去用フィルタ４は、入力端４（１）と出力端４（２）とを有し、出力端４（２）が接地接続される。
【００２３】
また、図２は、図１に図示のシンセサイザモジュールの第１の実施の形態に係わるもので、実装構造の横断面を示す断面図である。
【００２４】
図２に示されるように、この実施の形態によるシンセサイザモジュールの実装構造は、絶縁基板５と、絶縁基板５の上面にそれぞれ装着された電圧制御発振器１、ＰＬＬ回路２、基準周波数信号発生器３、基準信号除去用フィルタ４と、絶縁基板５の上面にそれぞれ形成された電圧制御発振器用接地パターン領域６、ＰＬＬ回路用接地パターン領域７、基準周波数信号発生器用接地パターン領域８、フィルタ用入力側接続パターン領域９、フィルタ用接地パターン領域を構成するフィルタ用出力側接続パターン領域１０と、絶縁基板５の下面に形成された広域接地パターン１１とを備えている。また、電圧制御発振器用接地パターン領域６と広域接地パターン１１との間に絶縁基板５を貫通するスルーホール１２が形成されて、電圧制御発振器用接地パターン領域６と広域接地パターン１１とが導電接続され、フィルタ用出力側接続パターン領域１０と広域接地パターン１１との間にも絶縁基板５を貫通するスルーホール１３が形成されて、フィルタ用出力側接続パターン領域１０と広域接地パターン１１とが導電接続されている。この場合、ＰＬＬ回路用接地パターン領域７、基準周波数信号発生器用接地パターン領域８、フィルタ用入力側接続パターン領域９とは、互いに接続された一体化構造になっている。
【００２５】
また、図１に図示するように、電圧制御発振器１とＰＬＬ回路２とは、電圧制御発振器１の周波数制御端１（２）がＰＬＬ回路２の周波数制御出力端２（１）に接続され、ＰＬＬ回路２と基準周波数発生器３とは、ＰＬＬ回路２の基準周波数信号入力端２（２）が基準周波数発生器３の基準周波数信号出力端３（１）に接続されている。
【００２６】
前記構成によるシンセサイザモジュールは、基本的には、既に述べた図４に図示のシンセサイザモジュールにおける動作と同じ動作が行われるもので、ＰＬＬ回路２は、電圧制御発振器１から出力された高周波発振信号の周波数と基準周波数発生器３から供給された基準周波数信号の周波数とを周波数比較し、その周波数比較結果に対応した周波数制御電圧が制御出力端２（１）から電圧制御発振器１の制御端１（２）に供給され、電圧制御発振器１は、供給された周波数制御電圧によりその発振周波数が所定周波数になるように制御される。
【００２７】
この動作時に、ＰＬＬ回路２は、基準周波数発生器３からＰＬＬ回路２に供給される基準信号や、電圧制御発振器１から出力された高周波発振信号の分周信号等がＰＬＬ回路２から外部、特に、接地手段であるＰＬＬ回路用接地パターン領域７に漏洩し、本願発明のように基準信号除去用フィルタ４を接続しないと、漏洩した基準信号や分周信号は、ＰＬＬ回路用接地パターン領域７から広域接地パターン１１に伝送され、次いで電圧制御発振器用接地パターン領域６に伝送され、接地手段を介して電圧制御発振器１に回り込み、電圧制御発振器１から出力されるクロック信号に重畳されるようになる。
【００２８】
これに対して、この実施の形態においては、ＰＬＬ回路用接地パターン領域７と広域接地パターン１１との間に、ＰＬＬ回路２の基準信号を除去するフィルタ、すなわち基準信号除去用フィルタ４を挿入接続しているので、ＰＬＬ回路用接地パターン領域７にＰＬＬ回路２から漏洩した基準信号が生じたとしても、その基準信号は基準信号除去用フィルタ４において大幅に減衰を受け、殆ど広域接地パターン１１に伝送されることがないので、接地手段を介して電圧制御発振器１に基準信号が回り込むことがなくなり、電圧制御発振器１から出力されるクロック信号にスプリアス周波数成分が重畳して出力されることがない。
【００２９】
次いで、図３は、図１に図示のシンセサイザモジュールの第２の実施の形態に係わるもので、実装構造の横断面を示す断面図である。
【００３０】
図３に示されるように、この実施の形態によるシンセサイザモジュールの実装構造は、積層された上側絶縁基板５（１）及び下側絶縁基板５（２）と、上側絶縁基板５（１）の上面にそれぞれ装着された電圧制御発振器１、ＰＬＬ回路２、基準周波数信号発生器３、基準信号除去用フィルタ４と、上側絶縁基板５（１）の上面にそれぞれ形成された電圧制御発振器用接地パターン領域６、ＰＬＬ回路用接地パターン領域７、基準周波数信号発生器用接地パターン領域８、フィルタ用入力側接続パターン領域９、フィルタ用出力側接続パターン領域１０と、下側絶縁基板５（２）の下面に形成された広域接地パターン１１と、上側絶縁基板５（１）と下側絶縁基板５（２）の接合面に形成された中間接地パターン１４とを備えている。
【００３１】
また、電圧制御発振器用接地パターン領域６と広域接地パターン１１との間に上側絶縁基板５（１）及び下側絶縁基板５（２）を貫通するスルーホール１２が形成されて、電圧制御発振器用接地パターン領域６と広域接地パターン１１とが導電接続され、フィルタ用出力側接続パターン領域１０と広域接地パターン１１との間に上側絶縁基板５（１）及び下側絶縁基板５（２）を貫通するスルーホール１３が形成されて、出力側接続パターン領域１０と広域接地パターン１１とが導電接続され、さらに、ＰＬＬ回路用接地パターン領域７と中間接地パターン１４との間に上側絶縁基板５（１）を貫通するスルーホール１５が形成されて、ＰＬＬ回路用接地パターン領域７と中間接地パターン１４とが導電接続され、基準周波数信号発生器用接地パターン領域８と中間接地パターン１４との間に上側絶縁基板５（１）を貫通するスルーホール１６が形成されて、基準周波数信号発生器用接地パターン領域８と中間接地パターン１４とが導電接続され、フィルタ用入力側接続パターン領域９との間に上側絶縁基板５（１）を貫通するスルーホール１７が形成されて、フィルタ用入力側接続パターン領域９とが導電接続されている。
【００３２】
前記構成を備えた第２の実施の形態によるシンセサイザモジュールは、既に述べたように、基本的に、図２に図示された第１の実施の形態によるシンセサイザモジュールにおける動作と同じ動作が行われ、ＰＬＬ回路２は、電圧制御発振器１から出力された高周波発振信号の周波数と基準周波数発生器３から供給された基準周波数信号の周波数とを周波数比較し、その周波数比較結果に対応した周波数制御電圧が制御出力端２（１）から電圧制御発振器１の制御端１（２）に供給され、電圧制御発振器１は、供給された周波数制御電圧によりその発振周波数が所定周波数になるように制御される。
【００３３】
第２の実施の形態においても、ＰＬＬ回路用接地パターン領域７と広域接地パターン１１との間、具体的には、ＰＬＬ回路用接地パターン領域７に導電接続された中間接地パターン１４及び中間接地パターン１４に導電接続されたフィルタ用入力側接続パターン領域９と、広域接地パターン１１に導電接続されたフィルタ用出力側接続パターン領域１０との間にＰＬＬ回路２の基準信号を除去するフィルタ、すなわち基準信号除去用フィルタ４を挿入接続しているので、ＰＬＬ回路用接地パターン領域７にＰＬＬ回路２から漏洩した基準信号が生じたとしても、その基準信号は基準信号除去用フィルタ４において大幅に減衰を受け、殆ど広域接地パターン１１に伝送されることがないので、接地手段を介して電圧制御発振器１に基準信号が回り込むことがなくなり、電圧制御発振器１から出力されるクロック信号にスプリアス周波数成分が重畳して出力されることがない。
【００３４】
この場合、ＰＬＬ回路用接地パターン領域７をフィルタ用入力側接続パターン領域９に接続する接地接続手段として中間接地パターン１４を用いており、この中間接地パターン１４の形成位置は、上側絶縁基板５（１）と下側絶縁基板５（２）との接合面、すなわち上側絶縁基板５（１）の下面であるのに対して、ＰＬＬ回路２の配置位置やＰＬＬ回路用接地パターン領域７の形成位置は、上側絶縁基板５（１）の上面であって、上側絶縁基板５（１）の厚み分だけその形成位置を異にしているので、ＰＬＬ回路２から漏洩した基準信号等が直接中間接地パターン１４に伝送されることはなく、基準信号除去用フィルタ４を接続したことと相俟って、電圧制御発振器１に基準信号が回り込むことをほぼ完全になくすことができ、電圧制御発振器１から出力されるクロック信号にスプリアス周波数成分が重畳して出力されることが殆どない。
【図面の簡単な説明】
【００３５】
【図１】本発明によるシンセサイザモジュールの構成の概要を示すもので、その要部構成を示すブロック図である。
【図２】図１に図示のシンセサイザモジュールの第１の実施の形態に係わるもので、実装構造の横断面を示す断面図である。
【図３】図１に図示のシンセサイザモジュールの第２の実施の形態に係わるもので、実装構造の横断面を示す断面図である。
【図４】既知のシンセサイザモジュールの回路構成の一例を示すブロック図である。
【図５】特開２００４−１１９５９８号に開示の実装構造の横断面を示す断面図である。
【符号の説明】
【００３６】
１  電圧制御発振器（ＶＣＯ）
２  ＰＬＬ回路（ＰＬＬ）
３  基準周波数信号発生器（Ｘ−ＴＡＬ）
４  基準信号除去用フィルタ（ＦＬ）
５  絶縁基板
５（１）  上側絶縁基板
５（２）  下側絶縁基板
６  電圧制御発振器用接地パターン領域
７  ＰＬＬ回路用接地パターン領域
８  基準周波数信号発生器用接地パターン領域
９  フィルタ用入力側接続パターン領域
１０  フィルタ用出力側接続パターン領域（フィルタ用接地パターン領域）
１１  広域接地パターン
１２、１３、１５、１６、１７  スルーホール
１４  中間接地パターン
【図１】
2007166005.tif 000003
【図２】
2007166005.tif 000004
【図３】
2007166005.tif 000005
【図４】
2007166005.tif 000006
【図５】
2007166005.tif 000007