(57)【要約】【課題】  入出力セルの信号リーク検査を短時間で行うことができる半導体装置の検査方法を提供する。【解決手段】  まず、バウンダリスキャンレジスタから出力バッファ回路を通じて信号端子にテスト電位の設定を行う。次いで、出力バッファ回路を非作動状態とし、前記信号端子に設定されたテスト電位が保持される状況下で、一定時間の間に前期出力バッファ回路に駆動電源を供給する電源線を流れる電流を計測する。そして、例えば、前記電流値が所定値以上である場合、半導体装置を不良と判定する。本方法では、バウンダリスキャンレジスタを介して信号端子の電位を取り出す必要がないため、短時間で信号リーク検査を行うことができる【選択図】  図２
2007078352.tif 000002
【特許請求の範囲】
【請求項１】
出力が外部との接続端子に接続されるとともに、入力が前記外部接続端子に対応するバウンダリスキャンレジスタを介して内部論理回路に接続された出力バッファ回路と、前記出力バッファ回路に電力を供給する電源線とを備えた半導体装置の検査方法であって、
前記バウンダリスキャンレジスタから前記出力バッファ回路を通じて前記外部接続端子にテスト電位の設定を行うステップと、
前記外部接続端子の電位がテスト電位に保持される状況下で、前記電源線を流れる電流を計測するステップと、
を含むことを特徴とする半導体装置の検査方法。
【請求項２】
前記電流値が予め設定された規定値以上である場合、前記半導体装置を不良と判定するステップをさらに有する請求項１記載の半導体装置の検査方法。
【請求項３】
前記半導体装置が複数の前記外部接続端子を備え、前記電源線が、前記複数の外部接続端子がそれぞれ備える出力バッファ回路の一部あるいは全部に電力を供給する請求項１または２記載の半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査方法に関し、特に、半導体装置の入出力端子における電流リークを検出する検査方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、半導体基板上のテスト端子の不足や端子（半導体基板上のボンディングパッドやパッケージ端子）ピッチの狭小化により、各端子に探針（プローブ針）等を接触させて半導体装置の電気的検査を行うことが困難になっている。この対策として、バウンダリスキャンレジスタを備えた半導体装置が開発されている（例えば、特許文献１参照。）。バウンダリスキャンレジスタは、半導体基板上の各信号入出力端子（信号が入出力されるボンディングパッド）と半導体装置の本来の機能を実現する内部論理回路との間に配設され、これら一群のレジスタが直列に接続された構造を有している。
【０００３】
図４は、バウンダリスキャンレジスタ（以下、ＢＳＲという）を備えた半導体装置１の信号入出力端子（以下、信号端子という。）の一例を示す回路図である。
【０００４】
図４に示すように、半導体装置１上の信号端子１１には、出力バッファ１３の出力と入力バッファ１２の入力が接続されている。また、入力バッファ１２の出力と出力バッファ１３の入力は、ＢＳＲ２２に接続されている。ＢＳＲ２２は、出力バッファ１３に対して、論理値「１」に対応するＨｉｇｈ信号（例えば、３Ｖ）や論理値「０」に対応するＬｏｗ信号（例えば、０Ｖ）の出力を指示する信号を保持する機能、並びに、入力バッファ回路１２から出力された信号を保持する機能を有している（以下、ＩＯ用ＢＳＲ２２という。）。
【０００５】
また、出力バッファ回路１３には、出力バッファ回路１３を作動（イネーブル）状態、または非作動（ディスイネーブル）状態にする指示信号を保持するＢＳＲ２３（以下、ＯＥ制御用ＢＳＲ２３という。）が接続されるとともに、入力バッファ回路１２には、入力バッファ回路１２を作動状態、または非作動状態にする指示信号を保持するＢＳＲ２１（以下、ＩＥ制御用ＢＳＲ２１という。）が接続されている。ここで、バッファ回路が作動状態とは、入力側の信号レベルに応じて出力側の信号レベルが変動する状態であり、非作動状態とは、入力側の信号レベルが変動した場合であっても、出力側の信号レベルが変動しない状態である。
【０００６】
なお、ＩＥ制御用ＢＳＲ２１、ＩＯ用ＢＳＲ２２、及び、ＯＥ制御用ＢＳＲ２３は、直列に接続されている。そして、これらのＢＳＲ２１、２２、２３に信号を設定する際には、各ＢＳＲに設定されるべき信号が、直列接続されたＢＳＲ群の一端に設けられた図示しないＴＤＩ（Test Data Input）端子から対応する信号がシリアルに入力され（スキャンイン）、各ＢＳＲを順次転送される。また、各ＢＳＲに保持された信号を取り出す際には、直列接続されたＢＳＲ群の他端に設けられた図示しないＴＤＯ（Test Data Output）端子へ、各ＢＳＲのデータが順次転送されてシリアル信号として取り出される（スキャンアウト）。
【０００７】
また、各ＢＳＲは、このようなデータを保持するテストモードと、例えば、信号端子１１、入力バッファ回路１２を通じて入力された信号を内部論理回路２０にそのまま伝達する、あるいは、内部論理回路２０から出力された信号をそのまま出力バッファ回路１２に伝達するスルーモードとが切替え可能に構成されている。そして、検査完了後にスルーモードとすることにより、半導体装置１の本来の機能が実現される。
【０００８】
図５は、このような半導体装置において、例えば、信号端子１１の信号リークの有無を検査する場合の手順を示すフロー図である（例えば、特許文献１参照。）。なお、以下では、当該検査を信号リーク検査という。
【０００９】
図５に示すように、まず、出力バッファ回路１３が作動状態にされ、出力バッファ回路１３から信号端子１１に、Ｈｉｇｈ信号、またはＬｏｗ信号のテスト電位が出力される（図５  Ｓ１→Ｓ２）。このとき、入力バッファ回路１２は非作動状態になっている。当該状態は、上述のＴＤＩ端子を通じて各ＢＳＲに、当該状態に応じた信号をスキャンインすることにより実現される。
【００１０】
次いで、出力バッファ回路１３が非作動状態にされ、当該状態が一定時間保持される（図５  Ｓ３→Ｓ４）。その後、入力バッファ回路１２が作動状態にされ、信号端子１１の保持されている信号がＩＯ用ＢＳＲ２２に設定される（図５  Ｓ５→Ｓ６）。そして、ＩＯ用ＢＳＲ２２に設定された信号がスキャンアウトされて、ＬＳＩテスタ等の検査装置に入力され、その信号レベル（電位）が計測される（図５  Ｓ７→Ｓ８）。そして、当該信号レベルが、当初設定されたテスト電位から所定量以上変動していた場合、信号端子１１が信号リークを生じていると判定されている（図５  Ｓ９）。
【特許文献１】特開２０００−３１４７６５号公報（第３３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来の信号リーク検査では、信号リークの有無を判定するために、（１）信号端子１１へのテスト電位の設定（図５  Ｓ１、Ｓ２）、（２）所定時間放置（図５  Ｓ３、Ｓ４）、（３）ＢＳＲを介して信号端子１１の電位を取得（図５  Ｓ５、Ｓ６、Ｓ７、Ｓ８）、（４）電位変動の有無の判定（図５  Ｓ９）、の各処理を順に行う必要がある。このため、１回の検査時間が比較的長い上、当該検査時間を短縮できる要素が少なく、短時間での検査を行うことが困難である。また、上記従来の手法では、半導体装置１が備える複数の信号端子の信号リーク検査を行う場合、各信号端子１１における信号レベルの変動を検査装置において個別に計測する必要があることも、当該検査が時間を要する原因の一つになっている。
【００１２】
本発明は、上記従来の課題を鑑みて提案されたものであって、信号リーク検査を短時間で行うことができる半導体装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明は以下の技術的手段を採用している。すなわち、本発明は、出力が外部との接続端子に接続されるとともに、入力が前記外部接続端子に対応するバウンダリスキャンレジスタを介して内部論理回路に接続された出力バッファ回路と、前記出力バッファ回路に電力を供給する電源線とを備えた半導体装置の検査方法であって、まず、バウンダリスキャンレジスタから出力バッファ回路を通じて外部接続端子にテスト電位の設定を行う。次いで、前記外部接続端子に設定されたテスト電位が保持される状況下で、一定時間の間に前記電源線を流れる電流を計測する。そして、例えば、前記電流値が所定値以上である場合、半導体装置を不良と判定する。
【００１４】
また、上記半導体装置が複数の上記外部接続端子を備え、上記電源線が、これら複数の外部接続端子がそれぞれ備える出力バッファ回路の一部あるいは全部に電力を供給する構成であってもよい。
【発明の効果】
【００１５】
本発明は、信号端子に設定したテスト電位が保持される状況下で、所定時間の間に信号端子と電源線との間に規定以上のリーク電流が流れるか否かを検出するため、従来のように、一定時間経過後の信号端子の電位をＢＳＲに取り出す工程、及び当該ＢＳＲに保持された信号をスキャンアウトする工程が不要となり検査時間を短縮することができる。
【００１６】
また、複数の入出力セル１度の測定で検査することができるため、従来に比べて、極めて短時間で信号リーク検査を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、以下では、本発明をウエハ状態の半導体装置の検査に適用した事例について説明する。
【００１８】
（第１の実施形態）
図１は、本実施形態における半導体装置の信号リーク検査時の結線を示す回路図である。また、図２は、本実施形態における半導体装置の検査方法の手順を示すフロー図である。
【００１９】
図１において、検査対象となる半導体装置１は、図４に示した半導体装置１と同一である。すなわち、半導体装置１上の信号端子１１（信号入出力パッド）には、保護回路３０を介して、出力バッファ回路１３の出力と入力バッファ回路１２の入力とが接続されている。また、入力バッファ回路１２の出力と出力バッファ回路１３の入力は、ＩＯ用ＢＳＲ２２に接続されている。
【００２０】
出力バッファ回路１３には、出力バッファ回路１３を作動状態、または非作動状態にする指示信号が設定されるＯＥ制御用ＢＳＲ２３が接続されている。例えば、ＯＥ制御用ＢＳＲ２３にＨｉｇｈ信号が設定されている場合、出力バッファ回路１３は作動状態となり、ＯＥ制御用ＢＳＲ２３にＬｏｗ信号が設定されている場合、出力バッファ回路１３は非作動状態となる。同様に、入力バッファ回路１２には、入力バッファ回路１２を作動状態、または非作動状態にする指示信号が設定されるＩＥ制御用ＢＳＲ２１が接続されている。なお、各ＢＳＲ２１、２２、２３は、半導体装置１の本来の機能を実現する内部論理回路２０に接続されている。
【００２１】
上記保護回路３０は、一端が信号端子１１に接続された電流制限抵抗３１と、当該電流制限抵抗３１の他端に接続されたダイオード等からなる２つの保護素子３２、３３とにより構成されている。ここで、保護素子３２は、入力バッファ回路１２や出力バッファ回路１３等に電源を供給する電源線１４に介在されており、電源線１４に印加される電位により、逆バイアスが印加される向きに配置されている。また、保護素子３３は、接地線１５に介在されており、電源線１４に印加される上記電位により、逆バイアスが印加される向きに配置されている。
【００２２】
公知のように、当該保護回路３０は、例えば、信号端子１１に、電源線１４に供給される電位と同極性の過大な電位が入力された場合には、保護素子３２を通じて電源線１４に電流を流すことで当該電位を低減させる機能を有している。また、信号端子１１に、電源線１４に供給される電位と逆極性の過大な電位が入力された場合には、保護素子３３を通じて接地線１５に電流を流すことにより当該電位を低減する。なお、以下では、保護素子３２、３３が過大な電位を低減している状態（ダイオードが導通状態）を保護状態と表現する。また、以下では、各ＢＳＲよりも信号端子１１側に構成されている回路を入出力セル１０と呼称する。
【００２３】
また、上記構成の半導体装置１の電源線１４の開放端に設けられた電源供給端子１６には、探針４２を介してＬＳＩテスタ等の検査装置４が接続される。なお、探針４２と電源供給端子１６とは、接触により電気的な接続がなされており、検査完了時には検査装置４と、半導体装置１とが分離されことは勿論である。
【００２４】
さて、図１に示した構成において、信号リーク検査は、検査装置４が備える電圧源４１から、出力バッファ回路１３及び入力バッファ回路１２の駆動に必要な所定の電位が電源供給端子１６に印加された状態で行われる。このとき、接地線１５の開放端に設けられた接地端子１７は探針４７を介して接地されている。
【００２５】
当該状態において、まず、半導体装置１が備える信号端子１１にテスト電位を設定するために、ＯＥ制御用ＢＳＲ２３に出力バッファ回路１３を作動状態にする信号が設定される（図２  Ｓ１１）。また、ＩＯ用ＢＳＲ２２には、出力バッファ回路１３が作動状態となった際に、出力バッファ回路１３にテスト電位を出力させる信号が設定される。これにより、信号端子１１の電位がテスト電位に設定される（図２  Ｓ１２）。ここで、テスト電位は、保護回路３０が保護状態にならず、かつ上記電源供給端子１６に印加された電位と電位差を有する電位であればよい。ここでは、テスト電位をＬｏｗ信号（例えば、０Ｖ）としている。なお、出力バッファ回路１３を作動状態にする処理（図２  Ｓ１１）と信号端子１１へＬｏｗ信号を設定する処理（図２  Ｓ１２）はいずれもＢＳＲを通じて一時に行われるため、これらの処理はほぼ同時に実行される。
【００２６】
次に、ＩＥ制御用ＢＳＲ２１及びＯＥ制御用ＢＳＲ２３に入力バッファ回路１２及び出力バッファ回路１３を非作動状態にする信号が設定される（図２  Ｓ１３）。これにより、信号端子１１の電位は、出力バッファ回路１３の入力側の状態に関わらず、テスト電位（Ｌｏｗ信号）に保持される状態となる。
【００２７】
そして、当該状態において、検査装置４の電流計４３（図１参照）により、電源線１４を流れる電流の計測が行われる（図２  Ｓ１４）。このとき、信号端子１１や保護回路３０等の出力バッファ回路１３の出力側（入力バッファ回路１２の入力側）に形成されている回路に、高抵抗を介した短絡等の電気的なリークを生じるリーク欠陥が存在していると、当該リーク欠陥を通じて電流が流れる。すなわち、上記検査装置４の電流計４３により、当該微小な電流が検出された場合、検査対象の半導体装置１は上記のリーク欠陥を有していることになる。このようなリーク欠陥を有する半導体装置１は、各ＢＳＲをスルーモードにして本来の機能を実現した場合に、リーク欠陥を有する入出力セル１０の信号端子１１の電位、すなわち、信号レベルが変動し誤動作を起こす可能性がある。したがって、半導体装置としては不良である。
【００２８】
当該計測により取得された電流値に基づいて、半導体装置１のリーク欠陥の有無の判定を行う（図２  Ｓ１５）。当該判定は、例えば、取得された電流値が、予め設定されている規定値以上であれば不良とし、当該規定値未満であれば良品と判定すればよい。
【００２９】
また、上述のように信号端子１１に探針を接触させずに信号リーク検査を行う場合、半導体基板上に図１の回路図に示すとおりの回路が形成されていると、上記電流が流れる経路は存在しない。したがって、上記リーク欠陥が図１に示す回路図と異なる回路を構成するような明らかなリークパスを形成していない場合、上記微小電流は、入出力セル１０の各部（主として、信号端子１１）に構成される寄生容量の充電電流となる。
【００３０】
例えば、保護素子３２を構成するダイオードのカソードとアノードとが高抵抗を介した短絡を生じている場合、本実施形態では、電源線１４に電位が印加され、信号端子１１がＬｏｗ信号に設定されているため、当該リーク欠陥を通じて電源線１４から信号端子１１に微小な電流が流れる。そして当該電流は上記寄生容量が充電されるまでの間だけ流れ、寄生容量の充電が完了すると流れなくなる。
【００３１】
このような微小電流は瞬間的な電流計測では検出することが困難であるため、検査装置４は入力バッファ回路１２及び出力バッファ回路１３を非作動状態にした後、所定時間電流計測を継続し、例えば、この間に取得した計測値を累積する等の手法により、微小電流を検出することが好ましい。具体的には、計測された累積電流値が規定値未満である間は、上記電流値の計測を継続し（図２  Ｓ１５Ｙｅｓ→Ｓ１６Ｎｏ→Ｓ１４）、当該累積電流値が規定値以上となったら、不良品と判定するのである（図２  Ｓ１５Ｎｏ→Ｓ１８）。一方、累積電流値が規定値未満のまま所定時間が経過した場合には、良品と判定される（図２  Ｓ１６Ｙｅｓ→Ｓ１７）。ここで、所定時間は、上記微小電流が流れていれば検出を行うことができる時間に設定すればよい。
【００３２】
以上説明したように、本実施形態によれば、信号端子の電位がテスト電位に保持された状況下で、電源線に流れる電流を計測することのみで、信号端子のリーク欠陥の有無を判定する。このため、従来と同様に、信号端子１１に探針を接触させることなく、信号リーク検査を行うことができる。また、従来法のように、信号端子１１の信号をＢＳＲに取り出し、当該信号を検査装置に搬送するという工程が不要であるため、従来に比べて短時間で検査を行うことが可能である。さらにいえば、本実施形態では、検査装置が規定値以上の電流値を計測した時点で不良判定が行われて検査が終了するため、従来に比べて、不良品の検査時間を短縮することができる。
【００３３】
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。図３は、本実施形態における半導体装置の信号リーク検査の結線を示す回路図である。
【００３４】
図３において、検査対象となる半導体装置３０１は、図１に示した入出力セル１０を複数備えている。図３の例では、半導体装置３０１は、６つの入出力セル３１０（３１０ａ〜３１０ｆ）を有しており、各信号端子３１０と半導体装置１の本来の機能を実現する内部論理回路３２０との間には、それそれ、第１の実施形態で説明したＩＥ制御用ＢＳＲ３２１（３２１ａ〜３２１ｆ）、ＩＯ用ＢＳＲ３２２（３２２ａ〜３２２ｆ）、及び、ＯＥ制御用ＢＳＲ３２３（３２３ａ〜３２３ｆ）が配設されている。
【００３５】
また、各入出力セル３１０の電源線１４（図１参照）は、共通の電源線３１４により構成されるとともに、各入出力セル３１０の接地線１５（図１参照）は、共通の接地線３１５により構成されている。第１の実施形態と同様に、電源線３１４には、各入出力セル１０の入力バッファ回路及び出力バッファ回路を駆動するための電位が電源供給端子３１６を介して印加される。
【００３６】
上述したように、各ＢＳＲ３２１、３２２、３２３は直列に接続されており、当該一群のＢＥＲの両端にそれぞれＴＤＩ端子３５１、及びＴＤＯ端子３５２が設けられている。当該ＴＤＩ端子３５１、及びＴＤＯ端子３５２は、それぞれ探針３４５、３４６を介して検査装置３０４の検査信号制御手段３４４に接続されている。また、電源供給端子３１６には、探針３４２を介して検査装置３０４の電圧源３４１が接続される。さらに、接地線３１５が接続された接地端子３１７は、探針３４７を介して接地されている。なお、これらの端子３５１、３５２、３１６、３１７と探針３４５、３４６、３４２、３４７とは、接触により電気的に接続されており、検査完了時に検査装置３０４と半導体装置３０１とが分離されことは勿論である。
【００３７】
さて、図３に示した構成において、信号リーク検査は、検査装置３０４が備える電圧源３４１から、出力バッファ回路及び入力バッファ回路の駆動に必要な所定の電位が電源供給端子３１６に印加された状態で行われる。
【００３８】
当該状態において、まず、検査装置３０４が備える検査信号制御手段３４４により探針３４５、ＴＤＩ端子３５１を通じて、各入出力セル３１０の各ＯＥ制御用ＢＳＲ３２３に各入出力セル３１０の出力バッファ回路を作動状態にする信号が設定される（図２  Ｓ１１）。同時に、各ＩＯ用ＢＳＲ３２２には、各入出力セル３１０の出力バッファ回路が作動状態となった際に、出力バッファ回路にテスト電位（ここでは、Ｌｏｗ信号）を出力させる信号が設定される。これにより、各入出力セル３１０の信号端子３１１（３１１ａ〜３１１ｆ）の電位がテスト電位に設定される（図２  Ｓ１２）。
【００３９】
次に、検査信号入制御手段３４４により、各ＩＥ制御用ＢＳＲ３２１及びＯＥ制御用ＢＳＲ３２３に、各入出力セル３１０の入力バッファ回路及び出力バッファ回路を非作動状態にする信号が設定される（図２  Ｓ１３）。これにより、各入出力セルの信号端子の電位は、出力バッファ回路の入力側の状態に関わらずテスト電位に保持される状態となる。
【００４０】
当該状態において、検査装置３０４の電流計３４３により、電源線３１４を流れる電流の計測が行われる（図２  Ｓ１４）。このとき、複数の入出力セル３１０の中に１つでもリーク欠陥があれば、当該計測により規定値以上の電流が検出される。なお、半導体装置の良品、または不良品の判定は第１の実施形態と同様であるのでここでの説明は省略する。
【００４１】
以上のように本実施形態によれば、半導体装置３０１が備える複数の入出力セル３１０の信号端子３１１に同時にテスト電位を設定して信号リーク検査を実施するため、図２に示した一連の処理を１度行うだけで、複数の入出力セル３１０の検査を行うことができる。このため、個々の入出力セル３１０に対して計測を行っていた従来法に比べて極めて短時間で信号リーク検査を行うことができる。なお、半導体装置におけるリーク欠陥は、１箇所でも存在すれば不良品とするのが妥当であるので、本実施形態の検査方法は有効である。
【００４２】
以上説明したように、本発明によれば、信号端子に設定したテスト電位が保持される状況下で、所定時間の間に信号端子と電源線との間に規定以上のリーク電流が流れるか否かを検出するため、従来のように、一定時間経過後の信号端子の電位をＢＳＲに取り出す工程、及び当該ＢＳＲに保持された信号をスキャンアウトする工程が不要となり検査時間を短縮することができる。また、複数の入出力セル１度の測定で検査することができるため、従来に比べて、極めて短時間で信号リーク検査を行うことができる。
【００４３】
なお、本発明は、以上で説明した実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、上記では、ウエハ状態（チップ状態）の半導体装置の検査を説明したが、パッケージ封止された半導体装置に対しても適用することができる。また、上記入出力セルの回路構成は、一例を示したものであり、本発明は、電源線と信号パッドとの間にダイオード等のスイッチング機能を有する素子が配設された回路等、電源線に電位を印加した際に電流が流れる経路が存在しない回路構成を有する入出力セルを備えた全ての半導体装置に適用可能である。
【産業上の利用可能性】
【００４４】
本発明は、半導体装置の信号リーク検査の検査時間の短縮できるという効果を有し、半導体装置の検査方法として有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態の信号リーク検査の結線状態を示す回路図
【図２】本発明の一実施形態の信号リーク検査方法を示すフロー図
【図３】本発明の一実施形態の信号リーク検査の結線状態を示す回路図
【図４】従来の信号リーク検査が実施される半導体装置の回路図
【図５】従来の信号リーク検査方法を示すフロー図
【符号の説明】
【００４６】
１、３０１  半導体装置
４、３０４  検査装置（ＬＳＩテスタ）
１０、３１０  入出力セル
１１、３１１  信号入出力端子（信号入出力パッド）
１２  入力バッファ回路
１３  出力バッファ回路
１４、３１４  電源線
１５、３１５  接地線
２０、３２０  内部論理回路
２１、３２１  ＩＥ制御用バウンダリスキャンレジスタ
２２、３２２  ＩＯ用バウンダリスキャンレジスタ
２３、３２３  ＯＥ制御用バウンダリスキャンレジスタ
３０  保護回路
【図１】
2007078352.tif 000003
【図２】
2007078352.tif 000004
【図３】
2007078352.tif 000005
【図４】
2007078352.tif 000006
【図５】
2007078352.tif 000007