(57)【要約】【課題】横電界方式の液晶表示装置において、複数の透明電極層について、透明電極層の使用される状況に適した材質等の使い分けを行うことである。【解決手段】下側の透明パネル基板２０において、下ガラス基板３０上のバッファ層３２の上にＴＦＴ形成層４０が形成され、そのゲート膜層３６の上に平坦化膜４４が形成される。平坦化膜４４の上には、ＴＦＴ素子のソースに接続される画素電極層６０がＩＴＯを含む透明電極層を用いて形成される。画素電極層６０の上に中間絶縁層８０が形成され、その上には、コモンライン５０に接続され、スリット７１を有する共通電極層７０がＩＺＯを含む透明電極を用いて形成される。ＩＺＯを含む透明電極層は加工精度がよく、スリット７１を精度よく開けることができる。一方、ＩＴＯを含む透明電極層は外部端子との接続性がよい。【選択図】図３
2007248892.tif 000002
【特許請求の範囲】
【請求項１】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、
前記画素電極は、インジウム酸化錫を含む透明電極であり、
前記共通電極は、前記絶縁層を挟んで前記画素電極の上に配置され、インジウム酸化亜鉛を含む透明電極であることを特徴とする液晶表示装置。
【請求項２】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、
前記共通電極は、インジウム酸化錫を含む透明電極であり、
前記画素電極は、前記絶縁層を挟んで前記共通電極の上に配置され、インジウム酸化亜鉛を含む透明電極であることを特徴とする液晶表示装置。
【請求項３】
請求項１又は請求項２に記載の液晶表示装置において、
前記インジウム酸化亜鉛を含む透明電極は、前記インジウム酸化錫を含む透明電極と異なる膜厚を有することを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、互いに対向する一対の基板間に液晶が挟持され、液晶は共通電極と画素電極とで発生する電界により駆動される液晶表示装置に関する。
【背景技術】
【０００２】
一般に、テレビ、グラフィックディスプレイ等の表示装置を構成する液晶表示装置には、主としてアクティブマトリクス型で、縦電界により駆動される方式が用いられる。すなわち、この方式の液晶表示装置は、透明な一対のガラス基板と、このガラス基板の間に封入された液晶とから構成され、このガラス基板のうち、少なくとも一つのガラス基板には、薄膜トランジスタと画素電極が形成され、他方のガラス基板にはカラーフィルタと共通電極が形成される。そして、液晶は、駆動回路によって、一方側のガラス基板上の画素電極と、他方側のガラス基板上の共通電極との間に発生する電界、すなわち、ガラス基板の面内方向を横方向として、これに垂直な縦方向の電界によって駆動される。
【０００３】
液晶表示装置については、高精細化、小型化、そして広視野角化が要求される。そして、近年、広視野角化を図る手段の１つとして、ガラス基板に対して面内方向の電界、すなわち横電界を発生させ、この横電界で液晶分子を基板に平行な面内で回転させることで透過率を変化させる光スイッチング機能を持たせる方式の技術が実用化されている。
【０００４】
例えば、特許文献１では、ガラス基板の面に平行な平行場を利用したＩＰＳモード（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ  Ｍｏｄｅ）の液晶表示素子について述べられており、また、特許文献２では、ＩＰＳ技術をさらに改良したＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）技術を用いて開口率を向上させる液晶表示装置が述べられている。ここで、ＦＦＳ技術では、共通電極の上に中間絶縁層を介して画素電極を配置し、画素電極にスリットを設け、そのスリットを利用することで、画素電極と共通電極との間の電界を発生させている。この電界は、横方向電界と共に電極の縁の近傍で基板に垂直な方向にも強い電界成分を有しており、このことで、電極上方に位置する液晶分子も駆動することができる。したがって、透明電極を用いれば、電極部分も表示に寄与させることができて、開口率が向上することになる。なお、画素電極と共通電極とを逆の配置にしてもよい。
【０００５】
【特許文献１】特開平１０−６２７６７号公報
【特許文献２】特開２００２−２９６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、横電界方式を用いることは、液晶表示装置において広視野角化等を実現することができるので、有用である。このような横電界方式の液晶表示装置を実現する過程で、その特質を生かした新しい構造が可能であることが分かってきている。
【０００７】
例えば、上記ＦＦＳ技術を用いる液晶表示装置においては、液晶を挟んで配置される上下２枚のガラス基板のうち、半導体デバイスが形成される下ガラス基板に、画素電極層と共通電極層が中間絶縁層を介して配置される。そして、画素電極層と共通電極層とに透明電極層を用いるのが一般的であるが、透明電極層の形成工程を共通化して、両方ともインジウム酸化錫（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）又は、インジウム酸化亜鉛（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）が用いられる。
【０００８】
しかし、画素電極層と共通電極層のいずれかのうち、液晶側に近い透明電極層には、横電界の発生ために複数のスリットが設けられ、またその上に配向膜が配置されて配向処理が行われる。これに比較して、液晶側から遠い内部に配置される透明電極は、ＦＦＳ技術の電極形成に用いられるほかに、下ガラス基板の端部において外部端子との接続の際の中間導電膜の形成にも用いられることが多い。
【０００９】
そして、ＩＴＯとＩＺＯは、その材料の相違から、パターン形成に用いられるエッチング液が異なり、サイドエッチングの程度が相違し、ＩＺＯの方が微細なパターニングに適している。また、ＩＴＯとＩＺＯは、その材料の相違から、例えば金属リードや導電性ボール等の外部端子に対するボンディング性が異なる。
【００１０】
このように、横電界方式の液晶表示装置においては、複数の透明電極層が用いられるが、従来においては、透明電極層の使用される状況に応じた材質の使い分けが行われていない。
【００１１】
本発明の目的は、横電界方式の液晶表示装置において、複数の透明電極層について、透明電極層の使用される状況に適した材質等の使い分けを行う液晶表示装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示装置は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、前記画素電極は、インジウム酸化錫を含む透明電極であり、前記共通電極は、前記絶縁層を挟んで前記画素電極の上に配置され、インジウム酸化亜鉛を含む透明電極であることを特徴とする。
【００１３】
また、本発明に係る液晶表示装置は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、前記共通電極は、インジウム酸化錫を含む透明電極であり、前記画素電極は、前記絶縁層を挟んで前記共通電極の上に配置され、インジウム酸化亜鉛を含む透明電極であることを特徴とする。
【００１４】
また、本発明に係る液晶表示装置において、前記インジウム酸化亜鉛を含む透明電極は、前記インジウム酸化錫を含む透明電極と異なる膜厚を有することが好ましい。
【発明の効果】
【００１５】
上記構成より、画素電極にはインジウム酸化錫を含む透明電極を用い、絶縁層を挟んで画素電極の上に配置される共通電極にはインジウム酸化亜鉛を含む透明電極を用いる。また、逆に、共通電極にインジウム酸化錫を含む透明電極を用い、絶縁層を挟んで共通電極の上に配置される画素電極にインジウム酸化亜鉛を含む透明電極を用いてもよい。
【００１６】
これにより、液晶側に配置されスリットを形成する必要のある透明電極層に、サイドエッチングの少ないＩＺＯ（インジウム酸化亜鉛）を含む膜を用いるので、スリットのパターン精度を向上させることができる。また、液晶側から遠い内部に配置される透明電極層には、ＩＴＯ（インジウム酸化錫）を含む膜を用いるので、液晶表示装置において外部端子との接続の際にこれを用いることで接続性を向上させることができる。このように、絶縁層を挟む２つの透明電極層について、透明電極層の使用される状況に適した材質等の使い分けを行うことで、よりすぐれた液晶表示装置とすることができる。
【００１７】
また、ＩＺＯを含む透明電極は、ＩＴＯを含む透明電極と異なる膜厚を有する。すなわち、ＩＺＯを含む透明電極は、その上に配向膜が配置され、その膜厚が配向乱れ等に影響することがある。一方、ＩＴＯを含む透明電極は、外部端子と接続するので、その厚さが接続性能に影響することがある。そこで、ＩＺＯを含む透明電極の厚さを決める基準と、ＩＴＯを含む透明電極の厚さを決める基準を別のものとして、前者は配向性能に適した膜厚とし、後者は接続性能に適した厚さとすることで、よりよい液晶表示装置とすることができる。
【発明を実施するための最良の形態】
【００１８】
以下に図面を用いて、本発明に係る実施の形態につき、詳細に説明する。以下において、液晶表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス方式で、ＦＦＳ技術を用いるとしてものとして説明するが、液晶が第１電極と第２電極とで発生する駆動電界により駆動され、駆動電界の経路に絶縁層を有する液晶表示装置であれば、以下の実施形態を変形することで一般的に実施することができる。例えば、スイッチング素子として、ＴＦＴ以外のスイッチング素子、例えばダイオード素子等を用いるものであってもよい。また、以下で説明する寸法等は一例であって、それ以外の寸法等であってもよい。
【００１９】
図１は、ＦＦＳ方式液晶表示装置１０の構成模式図である。液晶表示装置１０は、表示制御部１２と、表示パネル１４等から構成される。表示制御部１２は、表示パネル１４に所望の表示をさせるための制御回路及び駆動回路等を含む回路である。なお、表示制御部１２を構成する回路の一部を表示パネル１４に組み込むこともできる。
【００２０】
表示パネル１４は、一対の透明パネル基板２０，２２の間に液晶１６を挟みこんで封止した形態をとる素子であり、各透明パネル基板２０，２２に液晶表示に必要な複数のスイッチング素子や複数の画素がマトリクス状に配置されるアクティブマトリクス方式の液晶表示パネルである。
【００２１】
アクティブマトリクス方式の液晶表示パネルは、周知のように、液晶を挟む２枚の透明パネル基板の一方側の基板上に、複数本のゲートラインと複数本のデータラインとが縦横に配置され、これらのラインで区画される格子のそれぞれに各画素が配置される。そして各画素のスイッチング素子のゲート端子はいずれかのゲートラインに、ドレイン端子はいずれかのデータラインに、ソース端子は、各画素に設けられる画素電極に、それぞれ接続される。ＦＦＳ方式においてもこの構造は同じであるが、さらに共通電位を各画素に供給するためにコモンラインが配置される。
【００２２】
このような構造において、特定のゲートラインと特定のデータラインとを選択し、そのゲートラインにスイッチング素子のオン信号を、そのデータラインに画像データ信号を与えることで、そのゲートラインとそのデータラインとの交点にある画素のスイッチング素子がオンし、ドレイン端子とソース端子とが導通して、画素電極に画像データ信号が与えられる。コモンラインは、全画素を覆うように配置され、スリットを有する共通電極層に接続されるので、このスリットを利用して共通電極層と各画素電極との間に生成される横電界によって、液晶が駆動されることになる。
【００２３】
図１において下側の透明パネル基板２０には、下ガラス基板３０の上に、半導体層３４を含むＴＦＴ形成層４０、画素電極層６０、中間絶縁層８０、スリット７１を有する共通電極層７０、配向膜７２等が順次積層される。また、上側の透明パネル基板２２には、上ガラス基板９０の上に、カラーフィルタ９２、配向膜９４等が積層される。ここで、液晶１６は、対向する配向膜７２，９４の間に封止されて配置される。この積層形態は、一例であって、それ以外の積層要素を含んでもよく、また積層順序を液晶表示の方式あるいは用途に応じ変更してもよい。
【００２４】
上側透明パネル基板２２の構成、液晶１６、表示制御部１２の内部構成等は、一般的なＦＦＳ方式の液晶表示装置と同様であるので、以下では特に下側の透明パネル基板２０について詳細に説明する。図２は、各積層要素が積層された状態の下側の透明パネル基板２０の断面図である。図３は、図２に対し、各膜層の段差を強調して示す図である。ただし図３においては配向膜の図示を省略し、下ガラス基板３０の厚さも薄く図示してある。
【００２５】
図２の下側の透明パネル基板２０において、下ガラス基板３０は、液晶パネル用に適した成分と温度特性等を有するガラス板である。下ガラス基板３０とＴＦＴ形成層４０との間のバッファ層３２は、下ガラス基板３０上に半導体層３４を含むＴＦＴ形成層４０を密着性よく形成し、不純物の拡散を防止する等のために設けられる。
【００２６】
バッファ層３２の上に形成されるＴＦＴ形成層４０は、画素ごとにＴＦＴ素子を作りこむための半導体層３４及びゲート膜層３６等からなる。半導体層３４は、低温ポリシリコン層、高温ポリシリコン層、アモルファスシリコン層等を用いることができ、ＣＶＤ技術等の薄膜堆積技術と、レーザアニール等の熱処理技術等を用いて形成することができる。ゲート膜層３６は、ＣＶＤ法等による酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等を用いることができる。
【００２７】
ＴＦＴ素子は、半導体層３４において、ソース、ドレイン、およびその間のチャネル領域３８が作りこまれ、チャネル領域３８の上にはゲート膜層３６を挟んでゲート電極が形成されて構成される。図２ではゲートライン４２の一部がゲート電極を構成するものとして示されている。すなわち、半導体層３４の上をゲートライン４２が横切って配置されるとき、半導体層３４の上のゲートライン４２がＴＦＴ素子のゲート電極となり、その部分の半導体層３４がチャネル領域となる。ゲートライン４２は、例えばＭｏ等の金属をスパッタ法で成膜し、ドライエッチング法で所定のパターンに形作って得ることができる。また、ゲート膜層３６の上には、コモンライン５０が設けられる。コモンライン５０も、ゲートライン４２と同じ材料あるいは異なる導電材料を用いて成膜し、ドライエッチング法で所定のパターンに形作って得ることができる。
【００２８】
そして、その後に平坦化膜４４が形成される。平坦化膜４４は、スピンコート法を用いて成膜された有機膜である。必要な場合、平坦化膜４４を２層構造とし、無機絶縁膜の上に有機膜を設ける構成とし、無機膜上にソース端子、ドレイン端子、コモンライン５０等を引き出してもよい。図２では、そのような２層構造の平坦化膜４４が示され、無機膜の上に、ＴＦＴ素子のソース、ドレイン、コモンライン５０がそれぞれ引き出される様子が示される。ＴＦＴ素子のドレインから引き出された配線はデータライン８２に接続される。ここで、ＴＦＴ素子のドレインとソースとは互換性がある構造で、ここでは、データライン８２に接続される側をドレインとしたが、これをソースと呼ぶことも構わない。このような平坦化膜４４に用いられる有機膜としては、耐熱温度２２０℃から２４０℃程度のアクリル樹脂膜を用いることができる。
【００２９】
平坦化膜４４の上には、ＩＴＯを含む透明電極層として画素電極層６０が設けられ、コンタクトホール４９を介してＴＦＴ素子のソースに接続される。具体的には、ＩＴＯを含む材料がスパッタ法により平坦化膜４４の上に成膜され、適当なマスクを用い、塩酸系のエッチング液で所定のパターンに形成される。ＩＴＯを含む材料を用いてアモルファス状態を目指して成膜が行われるが、ＩＴＯの材料の性質上、微結晶が混じった膜が生成されることが多い。そのため、塩酸系のウェットエッチングにおいてサイドエッチングが生じる。サイドエッチングの量は、片側で約１μｍ程度となることがある。
【００３０】
また、図２、図３には図示されていないが、下側の透明パネル基板２０の端部において外部端子との接続が行われるときにも、平坦化膜４４の上の透明電極層が用いられる。すなわち、下側の透明パネル基板２０の端部において、引出配線層と外部端子との接続部分に、透明電極層が中間導電層として引出配線層の上に形成される。この中間導電層の形成は、平坦化膜４４の上で行われるので、画素電極層６０の形成と同じ工程で行われるのが好ましい。このようにして、画素電極層６０と同じ透明電極層が外部端子の接続のための中間導電層として用いられる。
【００３１】
画素電極層６０の形成の後、中間絶縁層８０が成膜される。中間絶縁層８０としては、低温ＣＶＤ法によって成膜された酸化膜、窒化膜、あるいはそれらを組み合わせた複合絶縁膜を用いることができる。
【００３２】
中間絶縁層８０の上にはＩＺＯを含む透明電極層として共通電極層７０が設けられ、コンタクトホール５１を介してコモンライン５０に接続される。具体的には、ＩＺＯを含む材料がスパッタ法により中間絶縁層８０の上に成膜され、適当なマスクを用い、シュウ酸系のエッチング液で、スリット７１が開けられる。ＩＺＯを含む透明電極層は、エッチング制御性がよく、シュウ酸系のウェットエッチングにおいて、ほとんどマスク寸法どおりにエッチングを行うことができる。例えばサイドエッチングの量を、片側で約０．１５μｍ程度に抑えることができる。
【００３３】
共通電極層７０の上には、所定の配向処理が行われる配向膜７２が配置される。このようにして、下側の透明パネル基板２０が形成されると、配向処理された上側透明パネル基板２２との間に液晶１６が封止されて表示パネル１４が出来上がる。上記のように、中間絶縁層８０の下には上記のように画素電極層６０が形成されているので、このスリット７１を利用することで、表示制御部１２によって画素電極層６０と共通電極層７０との間で電界を発生させ、ＦＦＳ技術によって液晶１６を駆動することができる。
【００３４】
図４は、下側の透明パネル基板２０の平面図で、およそ１画素分の部分が示されている。図５は、そのうちの画素電極層６０と共通電極層７０の部分の拡大図である。なお、以下の説明において、図２、図３で説明した符号を用いる。また、平面図では画素電極層６０と共通電極層７０とが重なるので、それらの領域を示すため、図４では画素電極層６０の領域のみに斜線を付し、図５では共通電極層７０のみに図４とは異なる方向の斜線を付してある。図４で示されるように、ゲートライン４２が紙面上で水平方向に配列され、紙面上に垂直方向にデータライン８２が配列されている。また、コモンライン５０が紙面上で水平方向に配列されている。そして、ゲートライン４２はＴＦＴ素子を形成する半導体層３４を横切るように配置され、その重なる部分がチャネル領域となり、チャネル領域の両側においてドレインがコンタクトホール８１を介しデータライン８２に接続され、ソースが画素電極層６０に接続される。共通電極層７０は全面に配置されており、コンタクトホール５１を介しコモンライン５０と接続されている。また、共通電極層７０には、画素電極層６０に対応する部分に、複数のスリット７１、すなわち開口部が設けられる。
【００３５】
上記構成の液晶表示装置１０の動作について説明する。液晶１６の透過率の相違によって表示を行おうとするときは、表示制御部１２が所望の画素についてゲートライン４２とデータライン８２とを選択し、その画素のスイッチング素子であるＴＦＴ素子をオンにする。それによって、共通電極層７０と、その画素の画素電極層６０との間に所定の駆動信号が印加される。
【００３６】
その様子を図６のＦＦＳ技術模式図に示す。なお図６では配向膜の図示が省略されている。ここでは、画素電極層６０にマイナスの電位が印加され、共通電極層７０にプラスの電位が印加される場合が示されている。画素電極層６０と共通電極層７０との間で発生する電界１０２は、ガラス基板の面に平行な横方向の電界成分とともに、共通電極層７０の縁部、つまり電極開口部であるスリット７１の縁部においてガラス基板面に垂直の方向にも強い電界成分を有する。これによって液晶分子１００は、共通電極層７０の間に位置するもののみならず、共通電極層７０の上方に位置するものも、この電界１０２によって、ガラス基板の面内で回転駆動され、電極の部分の液晶分子１００も表示に寄与させることができる。
【００３７】
このように、ＦＦＳ技術においては、中間絶縁層８０の上層の透明電極層に設けられるスリット７１が重要な働きを有し、スリット７１の寸法精度が、液晶分子１００に与える電界１０２に影響する。上記のように、ＩＺＯを含む透明電極層を中間絶縁層８０の上層の透明電極層に用いているので、ＩＺＯを含む透明電極層を用いる場合に比べ、スリット７１の加工精度を格段に向上させることができる。
【００３８】
一方で、中間絶縁層８０の下層の透明電極層は、上記のように、下側の透明パネル基板２０の端部において引き出されて、外部端子との接続の際の中間導電層として用いられることが多い。この場合に、ＩＺＯを含む透明電極層を用いると、外部端子との接続性がＩＴＯを含む透明電極層より劣ることが知られている。したがって、中間絶縁層８０の下層の透明電極層には、ＩＴＯを含む透明電極層を用いることが好ましい。このように、中間絶縁層８０の上層の透明電極層に、加工精度のよいＩＺＯを含む透明電極層を用い、中間絶縁層８０の下層の透明電極層に、外部端子との接続性のよいＩＴＯを含む透明電極層を用いることで、液晶表示装置をより優れたものとできる。
【００３９】
また、中間絶縁層８０の上層の透明電極層は、配向膜７２のすぐ下層に配置されるので、その膜厚が配向性能に影響を及ぼすことがある。したがって、中間絶縁層８０の上層の透明電極層の厚さは、ＦＦＳ駆動性能の考慮と共に、最適な配向性能となるように設定されることが好ましい。
【００４０】
一方で、中間絶縁層８０の下層の透明電極層は、上記のように外部端子との接続に用いられるものであるから、その厚さは、ＦＦＳ駆動における画素電極としての性能の考慮と共に、最適な接続性能となるように設定されることが好ましい。この場合、中間絶縁層８０の上層の透明電極層の厚さと、下層の透明電極層の厚さとが異なってもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る実施の形態におけるＦＦＳ方式液晶表示装置の構成模式図である。
【図２】本発明に係る実施の形態において、各積層要素が積層された状態の下側の透明パネル基板の断面図である。
【図３】図２において、膜厚関係を誇張して示す図である。
【図４】本発明に係る実施の形態において、下側の透明パネル基板の平面図である。
【図５】図４の部分拡大図である。
【図６】ＦＦＳ技術の模式図である。
【符号の説明】
【００４２】
１０  液晶表示装置、１２  表示制御部、１４  表示パネル、１６  液晶、２０，２２  透明パネル基板、３０  下ガラス基板、３２  バッファ層、３４  半導体層、３６  ゲート膜層、３８  チャネル領域、４０  ＴＦＴ形成層、４２  ゲートライン、４４  平坦化膜、４９，５１，８１  コンタクトホール、５０  コモンライン、６０  画素電極層、７０  共通電極層、７１  スリット、７２，９４  配向膜、８０  中間絶縁層、８２  データライン、９０  上ガラス基板、９２  カラーフィルタ、１００  液晶分子、１０２  電界。
【図１】
2007248892.tif 000003
【図２】
2007248892.tif 000004
【図３】
2007248892.tif 000005
【図４】
2007248892.tif 000006
【図５】
2007248892.tif 000007
【図６】
2007248892.tif 000008