(57)【要約】【課題】  小型・薄型化を図りつつ、位相差特性を維持したまま平衡信号を伝送できるようにする。【解決手段】  非平衡信号Ｐ１を平衡信号Ｐ２に変換するバラン２を半導体チップ１に内蔵し、バラン２を構成するためのライン電極を半導体チップ１に設けられた配線層にて形成するとともに、平衡信号が伝播される周波数帯において実質的に略λ／４波長の共振器を配線層に形成する。【選択図】      図１
2007006063.tif 000002
【特許請求の範囲】
【請求項１】
平衡信号を処理する半導体チップと、
前記半導体チップに搭載され、非平衡信号を平衡信号に変換する変換部とを備えることを特徴とする平衡信号処理装置。
【請求項２】
前記変換部は、前記半導体チップの配線層に形成された導体パターンからなることを特徴とする請求項１記載の平衡信号処理装置。
【請求項３】
前記変換部は、前記平衡信号が伝播される周波数帯において実質的に略λ／４波長の共振器を含むことを特徴とする請求項１または２記載の平衡信号処理装置。
【請求項４】
前記変換部の前段または後段に接続されたインピーダンス変換部をさらに備えることを特徴とする請求項１から３のいずれか１項記載の平衡信号処理装置。
【請求項５】
非平衡信号が入力される第１ライン電極と、
一端が接地され、前記第１ライン電極と電磁結合するように並列に配置された第２ライン電極と、
一端が接地され、他端が前記第１ライン電極に接続され、前記第１ラインを伝播する周波数帯において実質的に略λ／４波長の共振器を構成する第３ライン電極とを備えることを特徴とする平衡信号処理装置。
【請求項６】
前記第１から第３ライン電極は同一平面上に配置されていることを特徴とする請求項５記載の平衡信号処理装置。
【請求項７】
前記第１および第２ライン電極は絶縁層を介して互いに重なるように配置されていることを特徴とする請求項６記載の平衡信号処理装置。
【請求項８】
前記第１から第３ライン電極は渦巻き形状を持つことを特徴とする請求項７記載の平衡信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平衡信号処理装置に関し、特に、マイクロ波領域における非平衡信号を平衡信号に変換するバランに適用して好適なものである。
【背景技術】
【０００２】
高周波信号を扱う高周波回路では、高周波信号のアイソレーション特性や耐ノイズ性を向上させたり、トランジスタ回路のバリエーション性に対応できるようにするために、非平衡信号を平衡信号に変換することが行われている。非平衡信号を平衡信号に変換するための代表的な素子としてバランがあり、低周波領域ではトランスなどの集中定数部品で構成され、高周波のマイクロ波領域では分布定数部品で構成される。一般的にバランは、高周波ＩＣ部品に外付けすることにより、高周波ＩＣ部品の入力端子に接続して使用される
（特許文献１）。ここで、高周波ＩＣ部品では、半導体チップがＩＣパッケージ内に実装されている。そして、半導体チップに設けられたパッド電極がＩＣパッケージの入出力電極にワイヤボンディングなどにて接続されている。また、半導体チップに接続された入出力電極は、ＩＣパッケージ内に形成された配線を介してＩＣパッケージの外部端子に接続されている。
【０００３】
一方、平衡信号は通常２線の信号対によって伝送されるが、高周波回路では、平衡信号を伝送する２線は、グランド電極と対をなしていることから、２線の伝送形態でも、２線間の性質としては、対象周波数において等振幅でかつ１８０°の位相差となる。そして、この位相差特性は、これら２線の配線長が同一でなければ維持できないため、これら２線の配線長が同一となるように設計が行われる。
【特許文献１】特開２００２−５２６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、高周波ＩＣ部品にバランを外付けする方法では、高周波ＩＣ部品内において、ＩＣパッケージ内の配線長およびボンディングワイヤ長を完全に等しくすることは困難であるため、平衡信号の位相差特性が劣化し、理想的な平衡信号を得ることができないという問題があった。
また、実配線に起因する平衡信号の位相差が存在する場合、シミュレーションによるＩＣの回路設計および配線設計の精度が劣化するため、シミュレーションによる設計を行った後、実配線を考慮したケースを検証する必要があることから、設計に時間がかかるという問題があった。
【０００５】
また、バランは通常のＩＣ部品に比べてサイズが大きいため、実装面積が大きくなるとともに、バランが搭載された高周波ＩＣ部品を小型・薄型化する上で障害になるという問題があった。
そこで、本発明の目的は、小型・薄型化を図りつつ、位相差特性を維持したまま平衡信号を伝送することが可能な平衡信号処理装置を提供することである。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、本発明の一態様に係る平衡信号処理装置によれば、平衡信号を処理する半導体チップと、前記半導体チップに搭載され、非平衡信号を平衡信号に変換する変換部とを備えることを特徴とする。
これにより、高周波信号を平衡信号として処理する場合においても、非平衡信号を平衡信号に変換する変換部を半導体チップに外付けする必要がなくなる。このため、ＩＣパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号を伝送することが可能となり、回路設計および配線設計を効率よく行うことが可能となる。また、非平衡信号を平衡信号に変換するためにバランを個別部品として用いる必要がなくなることから、コストダウンを図ることが可能となるとともに、実装スペースを削減することが可能となり、高周波ＩＣ部品の小型・薄型化を図ることが可能となる。
【０００７】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部は、前記半導体チップの配線層に形成された導体パターンからなることを特徴とする。
これにより、半導体チップに形成される配線層の一部を流用することで、非平衡信号を平衡信号に変換する変換部を半導体チップに形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化・低価格化を図ることが可能となる。
【０００８】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部は、前記平衡信号が伝播される周波数帯において実質的に略λ／４波長の共振器を含むことを特徴とする。
これにより、電磁結合できるように導体パターンを近接配置することで、非平衡信号を平衡信号に変換することが可能となり、半導体チップに形成される配線層の一部を流用することを可能としつつ、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となる。
【０００９】
また、本発明の一態様に係る平衡信号処理装置によれば、前記変換部の前段または後段に接続されたインピーダンス変換部をさらに備えることを特徴とする。
これにより、インピーダンスマッチングをとるために、インピーダンス変換部を外付けする必要がなくなり、変換効率を向上させつつ、高周波ＩＣ部品の小型・薄型化を図ることが可能となる。
【００１０】
また、本発明の一態様に係る平衡信号処理装置によれば、非平衡信号が入力される第１ライン電極と、一端が接地され、前記第１ライン電極と電磁結合するように並列に配置された第２ライン電極と、一端が接地され、他端が前記第１ライン電極に接続され、前記第１ラインを伝播する周波数帯において実質的に略λ／４波長の共振器を構成する第３ライン電極とを備えることを特徴とする。
【００１１】
これにより、導体パターンを近接配置することで、非平衡信号を平衡信号に変換することが可能となる。このため、ＩＣパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、平衡信号処理装置の薄型化を図ることが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化・低価格化を図ることが可能となる。また、非平衡信号を平衡信号に変換するために、分布定数回路を用いて構成することが可能となり、非平衡信号を平衡信号に変換する変換部を半導体チップに容易に組み込むことが可能となるとともに、半導体チップに内蔵された回路機能として安定して動作させることができる。
【００１２】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第１から第３ライン電極は同一平面上に配置されていることを特徴とする。
これにより、絶縁層上に導体パターンを形成することで、非平衡信号を平衡信号に変換する変換部を半導体チップに形成することが可能となり、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップに内蔵することが可能となる。
【００１３】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第１および第２ライン電極は絶縁層を介して互いに重なるように配置されていることを特徴とする。
これにより、第１および第２ライン電極を近接して配置することが可能となり、第１および第２ライン電極間の電磁結合を容易化することができる。このため、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、出力された平衡信号間の通過振幅特性を互いに近づけることができ、平衡信号処理装置の小型・薄型化に支障をきたすことなく、理想に近い平衡信号を得ることが可能となる。
【００１４】
また、本発明の一態様に係る平衡信号処理装置によれば、前記第１から第３ライン電極は渦巻き形状を持つことを特徴とする。
これにより、必要な配線長を確保しつつ、実装面積を削減することが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態に係る平衡信号処理装置について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る平衡信号処理装置が搭載された半導体チップの概略構成を示すブロック図である。
図１において、半導体チップ１には、非平衡信号Ｐ１を平衡信号Ｐ２に変換するバラン２、平衡信号Ｐ２を増幅する増幅器３、局部発振信号を生成する局部発振器５、局部発振器５にて生成された局部発振信号を平衡信号Ｐ２に混合することにより、平衡信号Ｐ２の周波数変換を行う混合器４が形成されている。ここで、バラン２には、非平衡信号Ｐ１を入力する非平衡信号入力端子Ｔ２が接続されている。なお、非平衡信号Ｐ１としては、例えば、携帯電話などのアンテナにて受信された信号を挙げることができる。
【００１６】
そして、接地端子Ｔ１と対をなす非平衡信号入力端子Ｔ２に非平衡信号Ｐ１が入力されると、バラン２にて非平衡信号Ｐ１が平衡信号Ｐ２に変換される。そして、バラン２にて変換された平衡信号Ｐ２は増幅器３にて増幅された後、混合器４にて周波数変換される。
これにより、高周波信号を平衡信号Ｐ２として半導体チップ１にて処理する場合においても、非平衡信号Ｐ１を平衡信号Ｐ２に変換するバラン２を半導体チップ１に外付けする必要がなくなる。このため、半導体チップ１が実装されるＩＣパッケージ内の配線長およびボンディングワイヤ長に依存することなく、位相差特性を維持したまま平衡信号Ｐ２を伝送することが可能となり、回路設計および配線設計を効率よく行うことが可能となる。また、非平衡信号Ｐ１を平衡信号Ｐ２に変換するためにバラン２を個別部品として用いる必要がなくなることから、コストダウンを図ることが可能となるとともに、実装スペースを削減することが可能となり、高周波ＩＣ部品の小型・薄型化を図ることが可能となる。
【００１７】
図２は、本発明の第２実施形態に係る平衡信号処理装置の回路構成を示す図である。
図２において、平衡信号処理装置には、コイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２が設けられている。そして、コイルＬ１およびコンデンサＣ１が非平衡信号入力端子Ｔ２に対して互いに並列になるように接続され、コイルＬ１側にはコンデンサＣ２が並列接続され、コンデンサＣ１側にはコイルＬ２が並列接続されている。
【００１８】
ここで、接地端子Ｔ１１と対をなす非平衡信号入力端子Ｔ１２に非平衡信号Ｐ１１が入力されると、非平衡信号Ｐ１１は２分岐され、コイルＬ１側およびコンデンサＣ１側に伝播される。そして、コイルＬ１側に伝播された非平衡信号Ｐ１１は、コイルＬ１およびコンデンサＣ２にて非平衡信号Ｐ１１に進み位相が与えられるとともに、コンデンサＣ１側に伝播された非平衡信号Ｐ１１は、コンデンサＣ１およびコイルＬ２にて非平衡信号Ｐ１１に遅れ位相が与えられる。ここで、コイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２の係数を調整し、コイルＬ１側に伝播された非平衡信号Ｐ１１とコンデンサＣ１側に伝播された非平衡信号Ｐ１１との位相差が１８０°となるように設定することにより、平衡信号出力端子Ｔ２１、Ｔ２２を介して平衡信号Ｐ１２を取り出すことができる。
【００１９】
ここで、コイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２を電極パターンで構成し、図１の半導体チップ１の配線層に内蔵することにより、非平衡信号Ｐ１１を平衡信号Ｐ１２に変換するバランを半導体チップに外付けする必要がなくなり、実装スペースを削減することが可能となる。
図３は、本発明の第３実施形態に係る平衡信号処理装置の概略構成を示す断面図である。
【００２０】
図３において、半導体チップ１５には、半導体基板１１が設けられ、半導体基板１１には、バランを形成するためのバラン形成領域Ｒ１およびトランジスタや抵抗などを形成するための素子形成領域Ｒ２が設けられている。なお、素子形成領域Ｒ２には、図１の増幅器３、混合器４および局部発振器５などを形成することができる。また、半導体基板１１としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。
【００２１】
そして、バラン形成領域Ｒ１には、絶縁層１３を介して配置された導体パターン１４ａが形成されている。また、素子形成領域Ｒ２には、トランジスタや抵抗などが形成された素子形成層１２が設けられるとともに、絶縁層１３を介して配置された導体パターン１４ｂが形成されている。ここで、導体パターン１４ａは、非平衡信号を平衡信号に変換するためのライン電極を構成することができ、平衡信号が伝播される周波数帯において実質的に略λ／４波長の共振器を含むことができる。あるいは、図２のコイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２を導体パターン１４ａにて構成することができる。また、導体パターン１４ｂは、素子形成層１２に形成された素子や導体パターン１４ａにて形成されたライン電極等を接続する配線層を構成することができる。
【００２２】
これにより、半導体チップ１１に形成される配線層の一部を流用することで、非平衡信号を平衡信号に変換する変換部を半導体チップ１１に形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップ１１に内蔵することが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化・低価格化を図ることが可能となる。
【００２３】
また、配線層に形成される導体パターン１４ａを用いて非平衡信号を平衡信号に変換するためのライン電極を構成することにより、図１のバラン２の後段に増幅器３を接続した場合においても、平衡信号Ｐ２が伝播する１対の配線長を互いに等しく設計することができ、振幅特性や位相特性が理想に近い状態で平衡信号Ｐ２を増幅器３に供給することができる。
【００２４】
図４は、本発明の第４実施形態に係る平衡信号処理装置が搭載された半導体チップの概略構成を示すブロック図である。
図４において、半導体チップ２１には、非平衡信号Ｐ２１のインピーダンス変換を行うマッチング部２６、非平衡信号Ｐ２１を平衡信号Ｐ２２に変換するバラン２２、平衡信号Ｐ２２を増幅する増幅器２３、局部発振信号を生成する局部発振器２５、局部発振器２５にて生成された局部発振信号を平衡信号Ｐ２２に混合することにより、平衡信号Ｐ２２の周波数変換を行う混合器２４が形成されている。ここで、マッチング部２６には、非平衡信号Ｐ２１を入力する非平衡信号入力端子Ｔ３２が接続されている。なお、マッチング部２６としては、コイルやコンデンサや伝送路素子等のインピーダンス素子などを用いることができる。そして、図３の半導体チップ１１に形成される配線層の一部を流用することで、マッチング部２６を半導体チップ１１に内蔵するようにしてもよい。
【００２５】
そして、接地端子Ｔ３１と対をなす非平衡信号入力端子Ｔ３２に非平衡信号Ｐ２１が入力されると、マッチング部２６にてインピーダンス変換が行われた後、バラン２２にて非平衡信号Ｐ２１が平衡信号Ｐ２２に変換される。そして、バラン２２にて変換された平衡信号Ｐ２２は増幅器２３にて増幅された後、混合器２４にて周波数変換される。
これにより、非平衡信号Ｐ２１のインピーダンスマッチングをとるために、インピーダンス変換部を外付けする必要がなくなり、変換効率を向上させつつ、高周波ＩＣ部品の小型・薄型化を図ることが可能となる。
【００２６】
なお、図４の実施形態では、インピーダンス変換を行うマッチング部２６をバラン２２の前段に付加する方法について説明したが、インピーダンス変換を行うマッチング部２６をバラン２２の後段に付加するようにしてもよく、バラン２２の前段および後段の双方に付加するようにしてもよい。
図５は、本発明の第５実施形態に係る平衡信号処理装置の概略構成を示す斜視図である。
【００２７】
図５において、半導体基板１０１には誘電体層１３０が形成され、誘電体層１３０上には、ストリップライン１１０、１１５、１２０およびグランド電極１００ａ、１００ｂが形成されている。ここで、ストリップライン１１０の一端１１２からは非平衡信号が入力されるとともに、ストリップライン１１０の他端１１７からは平衡信号の片方が出力される。また、ストリップライン１２０は、ストリップライン１１０と電磁結合するように並列に配置され、一端が接続点１２１を介してグランド電極１００ａに接続されるととともに、ストリップライン１２０の他端１２７からは平衡信号の片方が出力される。ストリップライン１１５は、ストリップライン１１０を伝播させる平衡信号の周波数帯において実質的に略λ／４波長の長さを持つ共振器を構成し、一端が接続点１１１を介してグランド電極１００ｂに接続されるととともに、他端が接続点１１４を介してストリップライン１１０を伝播させる周波数帯において実質的に略λ／４波長となる位置に接続されている。
【００２８】
なお、ストリップライン１１０、１１５、１２０のライン幅は１〜１０μｍ、ストリップライン１１０、１１５、１２０のライン間隔は１〜１０μｍ、ストリップライン１１０、１１５、１２０の厚みは０．５〜５μｍ程度に設定することができる。
そして、非平衡信号がストリップライン１１０を伝播すると、接続点１１１での電界が０となるため、ストリップライン１１５にて生じる共振作用によって、ストリップライン１１０の接続点１１４では共振周波数帯において電界が最大となり、ストリップライン１１５に対するインピーダンスは実質的に無限大となる。そして、接続点１１４で最大となる電界がストリップライン１１０に発生すると、接続点１２１での電界が０であるため、ストリップライン１１０、１２０間での電磁結合によって、ストリップライン１２０の前記λ／４波長となる位置１２４では前記対象周波数帯における電界が最大となる。このとき、ストリップライン１１０、１２０間では前記電磁結合によってそれぞれにかがれる高周波電流は略１８０°の位相差を有し、ストリップライン１１０、１２０間で反平行に流れる。このため、非平衡信号がストリップライン１１０の一端１１２に入力されると、ストリップライン１１０、１２０には平衡信号が流れ、各ストリップライン１１０、１２０の他端１１７、１２７から平衡信号を出力させることができる。
【００２９】
なお、ストリップライン１１０、１１５、１２０およびグランド電極１００ａ、１００ｂを図３の導体パターン１４ａにて構成し、半導体チップ１１に形成される配線層にストリップライン１１０、１１５、１２０およびグランド電極１００ａ、１００ｂを形成するようにしてもよい。これにより、非平衡信号を平衡信号に変換するために、分布定数回路を用いて構成することが可能となり、非平衡信号を平衡信号に変換する変換部を半導体チップ１１に容易に組み込むことが可能となるとともに、半導体チップ１１に内蔵された回路機能として安定して動作させることができる。
【００３０】
ここで、分布定数回路の電気的特性はストリップライン１１０、１１５、１２０の長さに依存し、例えば、５ＧＨｚを超えるような高周波帯では、その信号の波長は半導体チップ１１上に十分形成できる長さになる。また、１０ＧＨｚ以上の高周波帯では、ストリップライン１１０、１１５、１２０の長さは、半導体チップ１１上に形成するのに適した長さとなり、分布定数回路の電気的特性を安定化させながら量産可能となる。
【００３１】
また、図５の実施形態では、ストリップライン１１０、１１５、１２０を誘電体層１３０上に形成する方法を例にとって説明したが、マイクロストリップラインやコプレーナラインなどを用いるようにしてもよい。
図６は、図５の平衡信号処理装置の通過振幅特性および位相特性のシミュレーション結果を示す図である。なお、図６のＳ２１、Ｓ３１は、非平衡信号をストリップライン１１０の一端１１２に入力した時の各ストリップライン１１０、１２０の他端１１７、１２７からそれぞれ出力される平衡信号の通過振幅特性および位相特性を示す。そして、図５における非平衡入力端部１１２をポート１とし、平衡出力の一方の端部１１７をポート２、平衡出力の他の端部１２７をポート３として、それらのＳパラメータを定義すると、Ｓ３１、Ｓ２１は図６に示す振幅特性及び位相特性が得られた。
【００３２】
図６において、Ｓ２１の位相角とＳ３１の位相角との差分が１８０°となる周波数において、ストリップライン１１０の一端１１２から入力された非平衡信号を平衡信号としてストリップライン１１０、１２０から出力させることができる。このため、例えば、対象周波数が４ＧＨｚにおいてＳ２１の位相角とＳ３１の位相角との差分が１８０°となり、非平衡信号を平衡信号として出力させることができる。
【００３３】
図７は、本発明の第６実施形態に係る平衡信号処理装置の概略構成を示す斜視図、図８は、図７の平衡信号処理装置を各層ごとに分解して示す斜視図である。
図７および図８において、半導体チップ２４０には半導体基板２１０が設けられ、半導体基板２１０上には絶縁層２１１〜２１３が順次積層されている。そして、絶縁層２１３には導体パターン２２１、２２２が形成されている。また、絶縁層２１２には、端部２３２、２３１を除いて、導体パターン２２１と互いに重なるように配置された導体パターン２２３が形成されている。また、絶縁層２１１には導体パターン２２６が形成されている。そして、導体パターン２２１の端部２３２は、絶縁層２１２に形成されたビア電極２２４を介して導体パターン２２６の一端に接続されるととともに、導体パターン２２２の端部２３４は、絶縁層２１２に形成されたビア電極２２５を介して導体パターン２２６の他端に接続されている。
【００３４】
ここで、導体パターン２２１の一端２３１からは非平衡信号が入力されるとともに、導体パターン２２１の他端２３２からは平衡信号の片方が出力される。また、導体パターン２２３は、導体パターン２２１と電磁結合するように重ねて配置され、一端２３３ｂが接地されるととともに、導体パターン２２３の他端２３４からは平衡信号の片方が出力される。ここで、導体パターン２２１、２２３は、対象周波数帯における実質的に略λ／４波長の共振を起こす長さに設定されている。また、導体パターン２２２は、導体パターン２２１を伝播させる平衡信号の周波数帯において実質的に略λ／４波長の共振を起こす長さを有し、一端２３３ａが接地されるととともに、他端２３４が導体パターン２２６を介して導体パターン２２１の端部２３２に接続されている。
【００３５】
そして、非平衡信号が導体パターン２２１を伝播すると、端部２３３ａでの電界が０であるため、導体パターン２２２にて生じる共振作用によって、導体パターン２２１の端部２３２での共振周波数帯における電界が最大となり、導体パターン２２２に対するインピーダンスは実質的に無限大となる。このとき導体パターン２２３は、端部２３３ｂでの電界が０であるため、導体パターン２２１、２２３間での電磁結合によって、導体パターン２２３の端部２３４での前記共振周波数帯における電界が最大となる。ここで、導体パターン２２１、２２３間の電磁結合によってそれぞれに流れる高周波電流は略１８０°異なる位相となり、導体パターン２２１、２２３間において反平行に流れる。このため、非平衡信号が導体パターン２２１の端部２３１に入力されると、導体パターン２２１、２２３に平衡信号が形成され、各導体パターン２２１、２２３の端部２３２、２３４から平衡信号を出力させることができる。
【００３６】
これにより、導体パターン２２１、２２３を近接して配置することが可能となり、導体パターン２２１、２２３間の電磁結合を容易化することができる。このため、位相差特性を維持したまま平衡信号を伝送することが可能となるとともに、平衡信号の通過振幅特性を互いに近づけることができ、平衡信号処理装置の小型・薄型化に支障をきたすことなく、理想的な平衡信号を得ることが可能となる。また、導体パターン２２１〜２２３を渦巻き形状とすることにより、必要な配線長を確保しつつ、実装面積を削減することが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化を図ることが可能となる。特に導体パターン２２１〜２２３を渦巻き構造とすることにより、各導体パターンは高周波回路的に誘導性が高くなり、対象周波数帯におけるλ／４波長に比べ導体パターン長を短く設計することが可能となり、また対応する周波数の広帯域化も可能となる。
【００３７】
なお、半導体チップ２１０には、例えば、図１の増幅器３、混合器４および局部発振器５を形成するようにしてもよいし、図４のマッチング部２６形成するようにしてもよい。これにより、半導体チップ２１０に形成される配線層の一部を流用することで、理想に近い平衡信号を得ることが可能とした上で、非平衡信号を平衡信号に変換する変換部を半導体チップ２１０に形成することが可能となる。このため、製造工程の煩雑化を伴うことなく、非平衡信号を平衡信号に変換する変換部を半導体チップ１１に内蔵することが可能となり、高周波信号を平衡信号として処理する高周波ＩＣ部品の小型・薄型化・低価格化を図ることが可能となる。
【００３８】
図９は、図７の平衡信号処理装置の通過振幅特性および位相特性のシミュレーション結果を示す図である。なお、図９のＳ２１、Ｓ３１は、非平衡信号を導体パターン２２１の端部２３１に入力した時の各導体パターン２２１、２２３の端部２３２、２３４からそれぞれ出力される平衡信号の通過振幅特性および位相特性を示す。そして、図７における非平衡入力端部１１２をポート１とし、平衡出力の一方の端部２３２をポート２、平衡出力の他の端部２３４をポート３として、それらのＳパラメータを定義すると、Ｓ３１、Ｓ２１は図９に示す振幅特性及び位相特性が得られた。
【００３９】
図９において、Ｓ２１の位相角とＳ３１の位相角との差分が略１８０°となる周波数において、導体パターン２２１の端部２３１から入力された非平衡信号を平衡信号として導体パターン２２１、２２３の端部２３２、２３４から出力させることができる。ここで、図８の構成では、図５の構成と同様に、導体パターン２２１、２２３の長さが対象周波数帯の実質的に略λ／４波長となるように設定したが、周波数特性が低波長側に移動していることがわかる。このため、図８の構成では、対象周波数が図５の構成と同一となるようにするために、導体パターン２２１〜２２３の長さを短くすることが可能であり、デザイン面積を小型化することができる。図８の構成では、対象周波数が２ＧＨｚ程度まで低下している。また、図８の構成では、絶縁層２１１〜２１３をＳｉＯ2で構成して導体パターン２２１〜２２３はそれぞれ４ＧＨｚ帯を対象としてパターン長をＳｉＯ2内における略λ／４波長（導体パターン上側にも絶縁層が追加された構成）に対応するよう約９．４ｍｍ程度して設計を行った。結果としては図９に示すように対象周波数としては１ＧＨｚ以下程度まで低下できることが分かった。すなわち対象周波数を４ＧＨｚにする場合は更なる導体パターン２２１〜２２３の長さの短縮化が可能であることを示している。一方、導体パターン２２１、２２３の端部２３２、２３４からそれぞれ出力される平衡信号のレベル差については、図６との比較により図５の構成よりも小さくなることが示された。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態に係る平衡信号処理装置の構成を示すブロック図。
【図２】本発明の第２実施形態に係る平衡信号処理装置の回路構成を示す図。
【図３】本発明の第３実施形態に係る平衡信号処理装置の構成を示す断面図。
【図４】本発明の第４実施形態に係る平衡信号処理装置の構成を示すブロック図。
【図５】本発明の第５実施形態に係る平衡信号処理装置の構成を示す斜視図。
【図６】図５の平衡信号処理装置の通過振幅特性および位相特性を示す図。
【図７】本発明の第６実施形態に係る平衡信号処理装置の構成を示す斜視図。
【図８】図７の平衡信号処理装置を各層ごとに分解して示す斜視図。
【図９】図７の平衡信号処理装置の通過振幅特性および位相特性を示す図。
【符号の説明】
【００４１】
１、１５、２１、２４０  半導体チップ、２、２２  バラン、３、２３  増幅器、４、２４  混合器、５、２５  局部発振器、Ｔ１、Ｔ１１、Ｔ３１  接地端子、Ｔ２、Ｔ１２、Ｔ３２  非平衡信号入力端子、Ｐ１、Ｐ１１、Ｐ２１  非平衡信号、Ｐ２、Ｐ１２、Ｐ２２  平衡信号、Ｔ２１、Ｔ２２  平衡信号出力端子、Ｌ１、Ｌ２  コイル、Ｃ１、Ｃ２  コンデンサ、Ｒ１  バラン形成領域、Ｒ２  素子形成領域、１１、１０１、２１０  半導体基板、１２  素子形成層、１３、２１１、２１２、２１３  絶縁層、１４ａ、１４ｂ、２２１、２２２、２２３、２２６  導体パターン、２６  マッチング部、１３０  誘電体層、１００ａ、１００ｂ  グランド電極、１１０、１１５、１２０  ストリップライン、１１１、１１４、１２１  接続点、２２４、２２５  ビア電極
【図１】
2007006063.tif 000003
【図２】
2007006063.tif 000004
【図３】
2007006063.tif 000005
【図４】
2007006063.tif 000006
【図５】
2007006063.tif 000007
【図６】
2007006063.tif 000008
【図７】
2007006063.tif 000009
【図８】
2007006063.tif 000010
【図９】
2007006063.tif 000011