(57)【要約】【課題】  室温成膜可能なアモルファス酸化物半導体であるＩｎＧａＺｎＯ４を主成分とする半導体の形成時に酸素流量の精密な制御をする必要がなく、再現性良く半導体を成膜することができ、薄膜トランジスタの歩留りの向上を可能とした薄膜トランジスタ料およびその製造方法を提供することである。【解決手段】  ＳｎをドープしたＩｎＧａＺｎＯ４ターゲットとし、フレキシブル基板上に、スパッタリング法によりＳｎドープＩｎＧａＺｎＯ４薄膜からなる活性層を形成することにより解決した。【選択図】図１
2007123699.tif 000002
【特許請求の範囲】
【請求項１】
ＳｎをドープしたＩｎＧａＺｎＯ４薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。
【請求項２】
前記活性層が、ＳｎをドープしたＩｎＧａＺｎＯ４非単結晶薄膜であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記活性層が、スパッタリング法を用いて形成されたことを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項５】
基板上に、ＳｎをドープしたＩｎＧａＺｎＯ４ターゲットとし、スパッタリング法により活性層を形成したことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
Ｉｎ、Ｇａ、Ｚｎ、Ｓｎの単元素、または前記元素のうち、２〜４元素からなる合金ターゲットを１乃至４個使用して、Ａｒ及びＯ２の混合ガスを使用して成膜する反応性スパッタリング法を用い、逐次、または同時放電することにより、ＳｎをドープしたＩｎＧａＺｎＯ４薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を構成する素子として用いることができる薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（以下ＴＦＴ）としてよく知られている。
【０００３】
これらＴＦＴの活性層には、シリコンまたはシリコン化合物が広く用いられている。高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。
【０００４】
一方、フレキシブルディスプレイには、フレキシブル基板を用いたＴＦＴが必要とされる。このようなＴＦＴを作製するのに必要な基板は、一般に耐熱温度が低いため、プロセス温度のさらなる低下が要求される。
前述のアモルファスシリコン薄膜の作製にはＣＶＤが広く用いられており、特にプラズマＣＶＤではプラズマが原料ガスであるシランを分解して薄膜を形成するため、熱ＣＶＤと比較して低い温度で成膜できる。
しかし、このプラズマＣＶＤによる薄膜形成であっても、２００〜３００℃の反応温度が必要である。このため、耐熱性の低い基板への薄膜形成は困難である。
【０００５】
近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の酸化物半導体ＩｎＧａＺｎＯ４が提案され、薄膜トランジスタの活性層としての可能性が示された（非特許文献１参照）。
【０００６】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ａ．Ｔａｋａｇｉ，Ｔ．Ｋａｍｉｙａｍａ，Ｍ．Ｈｉｒａｎｏ，Ｈ．Ｈｏｓｏｎｏ：  Ｎａｔｕｒｅ  ４３２（２００４）４８８．
【０００７】
前記ＩｎＧａＺｎＯ４は、透明導電膜として知られていた材料であるが、成膜時に酸素分圧を制御することでキャリア源と考えられている酸素空孔を低減し、ｏｆｆ電流を低減させることに成功している。また容易にアモルファス状態が得られるため、フレキシブルディスプレイへの応用に適している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、前記ＩｎＧａＺｎＯ４のキャリア密度を酸素空孔のみで制御しようとする場合は、成膜時にチャンバーへ導入する微量の酸素流量を精密に制御しなければならず、この制御が十分でないと、それぞれの成膜において、移動度にばらつきがある薄膜ができてしまう。また、成膜法にスパッタリング法を用いた場合には、ターゲット表面の形状の経時変化や表面の酸化状態によっても最適な酸素流量は変わってくるため再現性に乏しいという問題があった。
【課題を解決するための手段】
【０００９】
本発明はかかる問題を鑑みてなされたもので、容易にアモルファス状態が得られるＩｎＧａＺｎＯ４を用い、成膜時に酸素流量の精密な制御をする必要がなく、再現性良く半導体薄膜を成膜することを可能とし、薄膜トランジスタの歩留りを向上させることを目的とする。
【００１０】
上記の課題を達成するために、まず第１の発明は、ＳｎをドープしたＩｎＧａＺｎＯ４薄膜からなる活性層を有することを特徴とする薄膜トランジスタである。
母体となるＩｎＧａＺｎＯ４にＳｎをドープすることで、キャリア源を酸素空孔以外にも求めることができ、酸素空孔への依存性を低減することができる。これにより半導体薄膜中のキャリア密度は、Ｓｎのドープ量で制御できることになり、薄膜形成時に微妙な酸素流量の制御が不要になる。
【００１１】
本発明の第２の発明は、前記活性層が、ＳｎをドープしたＩｎＧａＺｎＯ４非単結晶薄膜であることを特徴とする請求項１に記載の薄膜トランジスタである。
非単結晶材料にすることで曲げに対する耐性が高まるほか低温でも成膜できるようになり、製造コスト削減につながるほか、フレキシブルディスプレイへの応用が可能となった。
【００１２】
本発明の第３の発明は、前記活性層をフレキシブル基板上に形成することを特徴とする請求項１または２に記載の薄膜トランジスタである。
適当なゲート絶縁膜や電極材料を選定しこれらも含めフレキシブル基板上に形成することで、トランジスタを含めた基板全体を曲げることが可能になるほか、ガラス基板を使用しないでも形成でき、軽量化が図れる。
【００１３】
本発明の第４の発明は、前記活性層がスパッタリング法を用いて形成されたことを特徴とする請求項１乃至４のいずれかにに記載の薄膜トランジスタである。
スパッタリング法を用いることで大面積に均一成膜することが可能になった。
【００１４】
本発明の第５の発明は、基板上に、ＳｎをドープしたＩｎＧａＺｎＯ４ターゲットとし、スパッタリング法により活性層を形成したことを特徴とする薄膜トランジスタの製造方法である。
【００１５】
本発明の第６の発明は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎの単元素、または前記元素のうち、２〜４元素からなる合金ターゲットを１乃至４個使用して、Ａｒ及びＯ２の混合ガスを使用して成膜する反応性スパッタリング法を用い、逐次、または同時放電することにより、ＳｎをドープしたＩｎＧａＺｎＯ４薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法である。
活性層を形成するために、薄膜成膜時に高電力を投入することができ、製品のスループットを上げて製造することができる。
【発明の効果】
【００１６】
以上の構成から、本発明には、以下の効果がある。
【００１７】
薄膜トランジスタの活性層の材料として、ＳｎドープＩｎＧａＺｎＯ４薄膜を用いることで、フレキシブル基板上に室温で非単結晶材料ＩｎＧａＺｎＯ４半導体薄膜を、広いプロセスウィンドウで成膜することが可能になり、曲がる薄膜トランジスタを製品間のばらつきを最小限に抑えて作製することが可能となった。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について、図１及び図２を用いて以下詳細に説明する。
【００１９】
本発明の薄膜トランジスタの一例を、図１に示す。図及び本例ではボトムゲート型であるが、トップゲート型でもよい。
【００２０】
まず、基板１を用意する（図２（ａ）参照）。
基板１の材料としては、各種の材料の使用が可能であるが、軽量、フレキシブルなプラスチック基板が好ましい。
この軽量、フレキシブルなプラスチック基板としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。なお、密着性向上のためにＵＶやプラズマ等による表面処理を行うことが好ましい。
【００２１】
次に、基板１上にゲート電極２を形成する（図２（ｂ）参照）。
ゲート電極の材料や作製法、パターニング方法は、特に限定されるものではない。例えば、金属、合金や透明導電材料を用いたマスク蒸着（スパッタリングを含む）により形成する方法や、前記材料をスクリーン印刷等により形成する方法が一例として挙げられる。
なお、スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体ペーストを使用できる。
【００２２】
次に、ゲート絶縁膜３を作製する（図２（ｃ）参照）。
ゲート絶縁膜３の材料や作製法、パターニング法は、特に限定されるものではない。例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の材料が使用できるが、ＨｆＯ２やＹ２Ｏ３、Ｔａ２Ｏ５などの高誘電率（ｈｉｇｈ−ｋ）材料を用いるのが好ましい。
【００２３】
次に、活性層４を形成する（図２（ｄ）参照）。
活性層は、ＳｎドープＩｎＧａＺｎＯ４薄膜からなる。この活性層４の形成方法は大面積均一成膜ができるスパッタ法が好ましく、ＳｎドープＩｎＧａＺｎＯ４ターゲットを用いる方法と合金ターゲットを用いて反応性スパッタリング法により成膜しても良い。
合金をターゲットとして活性層４を形成するには、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎの単元素、または前記元素のうち、２〜４元素からなる合金ターゲットを１乃至４個使用して、逐次、または同時放電することにより形成する。具体的には、ＩｎＧａＺｎＯ４ターゲット及びＳｎＯ２ターゲットを用いて同時放電によりスパッタリング成膜してもよい。
またパルスレーザーデポジション（ＰＬＤ）など他の方法でも形成可能である。
なお、ＳｎドープＩｎＧａＺｎＯ４ターゲットを用いる方法が、合金を用いて形成する方法と比較して、活性層を容易に形成することができる。
【００２４】
次に、ソース・ドレイン電極５を形成する（図２（ｅ）参照）。
ソース・ドレイン電極の材料や作製法、パターニング方法は、特に限定されるものでない。例えば、金属、合金や透明導電材料を用いたマスク蒸着（スパッタリングを含む）により形成する方法や、前記材料をスクリーン印刷等により形成する方法が一例として挙げられる。なお、スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ＰＥＤＯＴ、ＰＡＮＩ等の有機導電体ペーストを使用できる。
【００２５】
以上のようにして、図１に示す薄膜トランジスタが完成する。
【実施例】
【００２６】
基板１としてＰＥＮを用い（図２（ａ）参照）、前記基材１に錫ドープインジウム酸化物（ＩＴＯ）をｄｃマグネトロンスパッタリング法により５０ｎｍの膜厚で成膜した後、パターニングしてゲート電極２を形成した（図２（ｂ）参照）。
前記ゲート電極２を形成するためのパターニングは、一般的なリソグラフィーを用い、ウェットエッチングによってＩＴＯ層を加工することにより形成した。
次に、プラズマＣＶＤを用いて５０℃以下の基板温度で、厚さ３００ｎｍのＳｉＯ２膜を形成し、ゲート絶縁膜３とした（図２（ｃ）参照）。
次に、ＳｎドープＩｎＧａＺｎＯ４ターゲットを用いてｒｆマグネトロンスパッタリング法により、酸素流量比（酸素流量／（Ａｒ流量＋酸素流量））１０％でＳｎドープＩｎＧａＺｎＯ４薄膜を５０ｎｍの厚さに成膜し、一般的なリソグラフィーを用いてパターニングし、活性層４を形成した（図２（ｄ）参照）。
最後に、ＩＴＯをｄｃマグネトロンスパッタ法により５０ｎｍの膜厚で成膜し、パターニングしてソース・ドレイン電極５を形成した（図２（ｅ）参照）。
以上の工程を経てチャネル長が５０μｍ、チャネル幅が８００μｍの非単結晶薄膜トランジスタが完成した（図１参照）。この薄膜トランジスタのチャネル長は５０μｍ、チャネル幅は８００μｍであった。
【図面の簡単な説明】
【００２７】
【図１】本発明の薄膜トランジスタの上面と側面を表わす説明図。
【図２】本発明の薄膜トランジスタの製造工程の一例を示す説明図。
【符号の説明】
【００２８】
１・・・基板
２・・・ゲート電極
３・・・ゲート絶縁膜
４・・・活性層
５・・・ソース・ドレイン電極
【図１】
2007123699.tif 000003
【図２】
2007123699.tif 000004