(57)【要約】【課題】  低騒音、低振動さらには低消費電力を実現した単相モータ駆動回路を提供する。【解決手段】  モータ駆動回路は、第１期間ではモータコイルの一端から他端に向けて第１駆動電圧を、第２期間ではモータコイルの他端から一端に向けて第２駆動電圧を供給する。電圧比較回路は、上記モータコイルに流れる電流に対応した電圧と上記モータコイルに流れる電流の目標値を設定する基準電圧とを比較する。回転制御回路は、上記電圧比較回路の比較出力でパルス幅が制御されたＰＷＭ信号を生成して上記モータ駆動回路に入力する。上記基準電圧は、上記第１及び第２駆動電圧を供給する第１及び第２期間の後部がクロスポイントで電流零になるよう減少させるものとする。【選択図】  図１
2007006563.tif 000002
【特許請求の範囲】
【請求項１】
第１期間では第１上側パワースイッチ素子をオン状態とし、第２下側パワースイッチ素子をオン状態にしてモータコイルの一端から他端に向けて第１駆動電圧を供給し、第２期間では第１下側パワースイッチ素子をオン状態とし、第２上側パワースイッチ素子をオン状態にして上記モータコイルの他端から一端に向けて第２駆動電圧を供給するモータコイル駆動回路と、
上記モータコイルに流れる電流に対応した電圧と、上記モータコイルに流れる電流の目標値を設定する基準電圧とを比較する電圧比較回路と、
上記電圧比較回路の比較出力によりパルス幅が制御されたＰＷＭ信号を形成し、上記第１上側及び下側パワースイッチ素子及び上記第２上側及び下側パワースイッチ素子のスイッチ制御信号を生成する回転制御回路とを備え、
上記基準電圧は、上記第１及び第２期間の後部がクロスポイントで零電位になるよう減少させられることを特徴とする単相モータ駆動回路。
【請求項２】
請求項１において、
上記回転制御回路は、
上記第１又は第２駆動電圧の印加時に発生するノイズを除いて上記電圧比較回路の出力信号が上記基準電圧よりも大きいと判定されたとき、上記第２又は第１駆動電圧を供給させる回路を更に備えてなることを特徴とする単相モータ駆動回路。
【請求項３】
請求項２において、
上記第１及び第２下側パワースイッチ素子と回路の接地電位との間に抵抗手段が設けられ、かかる抵抗手段により発生する電圧が上記モータコイルに流れる電流に対応した電圧として上記電圧比較回路に供給してなることを特徴とする単相モータ駆動回路。
【請求項４】
請求項３において、
第１クロックと、それを分周した第２クロックとを更に備え、
上記第２クロックにより上記第１又は第２駆動電圧の立ち上がりタイミングの設定を行い、
上記第１又は第２駆動電圧の立ち上り時の第１クロックの１周期間が上第１又は第２駆動電圧の印加時に発生するノイズを除去するマスク信号とされることを特徴とする単相モータ駆動回路。
【請求項５】
請求項４において、
上記第１及び第２上側パワースイッチ素子は、Ｐチャネル型パワーＭＯＳＦＥＴにより構成され、
上記第１及び第２下側パワースイッチ素子は、Ｎチャネル型パワーＭＯＳＦＥＴにより構成されてなることを特徴とする単相モータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、単相モータ駆動回路に関し、例えば低騒音、低振動が要求される単相モータ駆動回路に適用して有効な技術に関するものである。
【背景技術】
【０００２】
振動、ノイズ及び電力消費量を低減させた単相モータ駆動装置として、特開２００４−１５３９２１が提案されている。この単相モータ駆動装置では、モータコイルに流す駆動電流の切り替わりのときに下側バイポーラトランジスタのみをオン状態にして回生経路を形成してモータコイル電流を経時的に減少させてゼロとし、その後に上記下側バイポーラトランジスタをオフ状態にさせる期間を設けて単相モータの駆動電流の方向がソフトスイッチングで切り替わるようにする。
【特許文献１】特開２００４−１５３９２１
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１では、上記モータコイルの駆動電流を経時的に減少させ、ゼロクロスポイント前後の一定期間ゼロにさせるものである。同文献１の図４の駆動電流の波形図からも明らかなようにゼロクロスポイントでは電流方向が切り替わらない。この結果、ゼロクロスポイント前後でトクルがゼロになってしまい、一定速度で滑らかな回転動作が行えなくなるので、例えば電子機器に搭載される冷却用ファンモータのようにいっそうの低騒音、低振動が要求されるものには不適当である。
【０００４】
この発明の目的は、低騒音、低振動さらには低消費電力を実現した単相モータ駆動回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、モータ駆動回路は、第１期間ではモータコイルの一端から他端に向けて第１駆動電圧を、第２期間ではモータコイルの他端から一端に向けて第２駆動電圧を供給する。電圧比較回路は、上記モータコイルに流れる電流に対応した電圧と上記モータコイルに流れる電流の目標値を設定する基準電圧とを比較する。回転制御回路は、上記電圧比較回路の比較出力でパルス幅が制御されたＰＷＭ信号を生成して上記モータ駆動回路に入力する。上記基準電圧は、上記第１及び第２駆動電圧を供給する第１及び第２期間の後部がクロスポイントで電流零になるよう減少させるものとする。
【発明の効果】
【０００６】
クロスポイントでの駆動電流ソフトスイッチングによりいっそうの低騒音、低振動を実現できる。
【発明を実施するための最良の形態】
【０００７】
図１には、この発明に係る単相モータ駆動回路の一実施例の回路図が示されている。モータコイル駆動回路は、下側パワースイッチ素子としてＮチャネルＭＯＳＦＥＴＭ１、Ｍ３と、上側パワースイッチ素子としてＰチャネルＭＯＳＦＥＴＭ２、Ｍ４とで構成される。上記ＭＯＳＦＥＴＭ１とＭ２は、ゲートに入力信号ｏｕｔｐｂが供給されてＣＭＯＳ出力回路としての動作を行う。上記ＭＯＳＦＥＴＭ２とＭ４は、ゲートに入力信号ｏｕｔｎｂが供給されてＣＭＯＳ出力回路としての動作を行う。これら２つのＣＭＯＳ出力回路の出力端子は、モータコイルの一端Ｐ及び他端Ｎに接続されて、いわゆるブリッジ回路が構成される。同図では、モータコイルは、同図に点線部分で示したように逆電圧Ｂ−ｅｍｆ、インダクタンス及び抵抗のような等価回路で示されている。
【０００８】
上記ＰチャネルＭＯＳＦＥＴＭ２及びＭ４のソースには、電源電圧ＶＣＣが供給される。上記ＮチャネルＭＯＳＦＥＴＭ１とＭ３のソースは、共通接続されて回路の接地電位ＧＮＤとの間に抵抗ＲＮＦが設けられる。この抵抗ＲＮＦは、上記モータコイルに流れる電流を電圧信号Ｖrnf に変換する。この電圧信号Ｖrnf とモータ駆動電流を設定する基準電圧Ｖref とは、電圧比較回路ＶＣ１に供給される。この電圧比較回路ＶＣ１の出力信号は、次のような回転制御回路に入力されて、かかる回転制御回路により上記モータコイル駆動回路に入力される入力信号ｏｕｔｐｂ及びｏｕｔｎｂが生成される。
【０００９】
ホール素子Ｈは、単相モータの回転位置に応じた正弦波信号を形成して制御回路ＣＯＮＴに入力する。制御回路ＣＯＮＴでは、上記ホール素子Ｈからの正弦波信号を波形整形して極性指示信号ＤＩＲを形成する。また、上記制御回路ＣＯＮＴは、上記極性指示信号ＤＩＲ等を利用して、同図内部基準波形として示されているように半回転周期の後部においてゼロクロスポイントに対応して電圧が零になるような基準電圧Ｖref を形成する。上記回転制御回路では、上記電圧比較回路ＶＣ１により上記電圧信号Ｖrnf と基準電圧Ｖref と比較して、上記電圧信号Ｖrnf が基準電圧Ｖref と同じになるようなＰＷＭ信号を形成する。このＰＷＭ信号は、上記モータコイル駆動回路に入力信号ｏｕｔｐｂ及びｏｕｔｎｂとされる。
【００１０】
クロックＣＬＫ１は、特に制限されないが、上記制御回路ＣＯＮＴに含まれる発振器又は外部から供給された基準クロックであり、比較的高い周波数にされる。クロックＣＬＫ２は、上記制御回路ＣＯＮＴに設けられた分周回路において、上記クロックＣＬＫ１を１／Ｎ分周して形成され、ＰＷＭ周波数に対応した信号とされる。上記クロックＣＬＫ２は、フリップフロップ回路ＦＦ１のクロック入力ＣＫに供給される。このフリップフロップ回路ＦＦ１のデータ入力Ｄには、定常的にハイレベル（論理１）の信号が供給されている。このフリップフロップ回路ＦＦ１のリセット入力Ｒには、オアゲート回路Ｇ１の出力信号が供給される。
【００１１】
フリップフロップ回路ＦＦ１の出力信号Ｑは、ＰＷＭ信号とされてオアゲート回路Ｇ２、Ｇ４，ナンドゲート回路Ｇ３、Ｇ５の一方の入力に供給される。また、上記フリップフロップ回路ＦＦ１の反転出力信号ＱＢは、インバータ回路Ｎ１を通してフリップフロップ回路ＦＦ２のリセット入力Ｒに供給される。このフリップフロップ回路ＦＦ２のクロック入力ＣＫには、上記クロックＣＬＫ１が供給される。上記フリップフロップ回路ＦＦ２のデータ入力には、定常的にハイレベル（論理１）の信号が供給されている。そして、上記電圧比較回路ＶＣ１の出力信号は、上記オアゲート回路Ｇ１の一方の入力に供給される。このオアゲート回路Ｇ１の他方の入力には、上記フリップフロップ回路ＦＦ２の反転信号ＱＢが供給される。上記フリップフロップ回路ＦＦ２は、後述するノイズのマスク信号を形成するために設けられる。
【００１２】
フリップフロップ回路ＦＦ４のデータ入力には、上記極性指示信号ＤＩＲが供給される。このフリップフロップ回路ＦＦ４のクロック入力ＣＫには、上記クロックＣＬＫ２がインバータ回路Ｎ３を通して反転されて供給される。このフリップフロップ回路ＦＦ４の出力Ｑ及び反転出力ＱＢは、上記極性指示信号ＤＩＲに対応して上記モータコイル駆動回路に供給される入力信号ｏｕｔｐｂ及びｏｕｔｎｂの選択信号とされる。つまり、上記フリップフロップ回路ＦＦ４の出力Ｑは、オアゲート回路Ｇ２とナンドゲート回路Ｇ３のゲート制御信号とされる。フリップフロップ回路ＦＦ４の反転出力ＱＢは、オアゲート回路Ｇ４とナンドゲート回路Ｇ５のゲート制御信号とされる。上記オアゲート回路Ｇ２とナンドゲート回路Ｇ３の出力信号は、ナンドゲート回路Ｇ８に入力される。このゲート回路Ｇ８は、上記ＭＯＳＦＥＴＭ１とＭ２のゲートに入力信号ｏｕｔｐｂを形成する。上記オアゲート回路Ｇ４とナンドゲート回路Ｇ５の出力信号は、ナンドゲート回路Ｇ１１に入力される。このゲート回路Ｇ１１は、上記ＭＯＳＦＥＴＭ３とＭ４のゲートに入力信号ｏｕｔｎｂを形成する。
【００１３】
図２には、図１の回転制御回路でのＰＷＭ制御動作を説明するための波形図が示されている。基準クロックＣＬＫ１を分周してクロックＣＬＫ２が形成される。このクロックＣＬＫ２は、クロックＣＬＫを１／Ｎ分周される。同図に示すように、Ｎ個のクロックＣＬＫ１のうち、Ｎ−１個のＣＬＫ１の期間ハイレベルにされ、１個のＣＬＫ１の期間ロウレベルとされる。図１において、クロックＣＬＫ２のハイレベルによりフリップフロップ回路ＦＦ１の出力Ｑがハイレベルにされる。
【００１４】
例えば、極性指示信号ＤＩＲがロウレベルのときには、フリップフロップ回路ＦＦ４の出力Ｑがロウレベル（論理０）にされ、反転出力ＱＢがハイレベル（論理１）にされる。上記反転出力ＱＢのハイレベルにより、上記フリップフロップ回路ＦＦ１の出力Ｑがハイレベルにされると、ナンドゲート回路Ｇ５がロウレベル（論理０）を出力し、ナンドゲート回路Ｇ１１の出力信号ｏｕｔｎｂがハイレベルとなって、モータコイルの他端Ｎをロウレベルに固定する。そして、上記フリップフロップ回路ＦＦ４の出力Ｑのロウレベル（論理０）によりナンドゲート回路Ｇ３がハイレベルを出力しているので、上記オアゲート回路Ｇ２の上記フリップフロップ回路ＦＦ１の出力Ｑに対応したハイレベルに同期してナントゲート回路Ｇ８の出力信号ｏｕｔｐｂがロウレベルとなって、出力信号ＯＵＴＰを形成してモータコイルの一端Ｐをハイレベルにする。これより、モータコイルの一端Ｐから他端Ｎに向かう電流が流れ、それが抵抗ＲＮＦによって検知される。
【００１５】
フリップフロップ回路ＦＦ２は、上記フリップフロップ回路ＦＦ１の反転出力ＱＢがインバータ回路Ｎ１を通して遅延されてリセット入力Ｒ供給される。したがって、最初のクロックＣＬＫ１の立ち上がりタイミングでは、フリップフロップ回路ＦＦ１の反転出力ＱＢのロウレベルにより強制的にリセットされており、フリップフロップ回路ＦＦ１の反転出力信号ＱＢはハイレベルに維持する。そして、次のクロックＣＬＫ１の立ち上がりによりデータ入力Ｄのハイレベルがフリップフロップ回路ＦＦ２に取り込まれて反転出力ＱＢがロウレベルになる。
【００１６】
これにより、フリップフロップ回路ＦＦ１のリセット入力Ｒには、上記クロックＣＬＫの最初の１クロック期間だけオアゲート回路Ｇ１を通して上記フリップフロップ回路ＦＦ２の反転出力ＱＢのハイレベルが入力されるので、この１クロック期間が上記電圧比較回路ＶＣ１の出力信号のマスク期間ｔｍｓｋとされる。つまり、上記出力信号ｏｕｔｐｂのロウレベルに対応して出力ＯＵＴＰをハイレベルへの立ち上がり時に、一時的に大きな電流が流れて基準電圧Ｖref を越えるようなノイズ（ヒゲ）が発生するので、誤った電圧比較出力でＰＷＭ信号が形成されてしまうのを上記フリップフロップ回路ＦＦ２の反転出力ＱＢによって無効にする。
【００１７】
上記出力信号ＯＵＴＰのハイレベルにより上記モータコイルでの時定数に対応して駆動電流が増加し、上記基準電圧Ｖref に到達すると、電圧比較回路ＶＣ１がロウレベルの出力信号を形成するので、オアゲート回路Ｇ１の出力信号がロウレベルとなってフリップフロップ回路ＦＦ１をリセットされる。これにより、上記フリップフロップ回路ＦＦ１の出力Ｑに対応したロウレベルに同期してナントゲート回路Ｇ８の出力信号ｏｕｔｐｂがハイレベルとなって、出力信号ＯＵＴＰをロウレベルにする。
【００１８】
図３には、複数周期分のＰＷＭ制御動作の波形図が示されている。同図では、上記極性指示信号ＤＩＲがロウレベルのときには、モータコイルの他端Ｎの出力ＯＵＴＮがロウレベル（厳密には抵抗ＲＮＦの電圧降下分だけＧＮＤレベルよりも高い）にされ、一端Ｐの出力信号ＯＵＴＰが上記ＰＷＭに対応したパルス信号とされたモータ駆動電流が所定電流になるように制御される。このとき、一端Ｐの出力信号ＯＵＴＰの立ち上がり時のモニタ電圧Ｖrnf に発生するノイズ（ヒゲ）は、上記マスク期間ｔｍｓｋによって実質的に除去されるものである。
【００１９】
図４には、この発明に係る単相モータ駆動回路の動作を説明するための各部波形図が示されている。Ｂ−ｅｍｆは、モータコイルに発生する逆起電圧であり、前記ホール素子Ｈで形成される正弦波波形も同様な波形とされる。この実施例では、半周期Ｔを前部Ｔ１と後部Ｔ２に分け、Ｔ２を半周期Ｔの例えば約５０％〜２５％のうちいずれか適当な期間として上記基準電圧Ｖref をゼロクロスポイントに向けて零になるように低下させる。このため、上記期間Ｔ２においては、上記基準電圧Ｖref の低下に対応して上記ＰＷＭのパルス幅も順次に短くなる。前記のようなＰＷＭ制御によって、同図に太い点線Ｌ１で示した駆動電流Ｉｏのようにゼロクロスポイントに対応して電流のソフトスイッチングを行うようにすることができる。
【００２０】
駆動電流Ｉｏは、上記モータコイルの一端Ｐから他端Ｎに向かう電流が正電流とされ、他端Ｎから一端Ｐに向かう電流が負電流される。同図において負電流Ｉｏは、極性指示信号ＤＩＲがハイレベルの半周期間に流れる。つまり、前記図１の回転制御回路において、フリップフロップ回路ＦＦ４の出力Ｑがハイレベル（論理１）にされ、反転出力ＱＢがロウレベル（論理０）にされる。上記フリップフロップ回路ＦＦ４の出力Ｑのハイレベルにより、オアゲート回路Ｇ２の出力信号がハイレベルになっている。上記フリップフロップ回路ＦＦ１の出力Ｑがハイレベルにされると、ナンドゲート回路Ｇ３がロウレベル（論理０）を出力し、ナンドゲート回路Ｇ８の出力信号ｏｕｔｐｂがハイレベルとなって、モータコイルの一端Ｐをロウレベルに固定する。そして、反転出力ＱＢのロウレベルによりナンドゲート回路Ｇ５がハイレベルの出力信号を形成しているので、上記オアゲート回路Ｇ４の上記フリップフロップ回路ＦＦ１の出力Ｑに対応したハイレベルに同期してナントゲート回路Ｇ１１の出力信号ｏｕｔｎｂがロウレベルとなって、出力信号ＯＵＴＮを形成してモータコイルの他端Ｎをハイレベルにする。これより、モータコイルの他端Ｎから一端Ｎに向かう負電流Ｉｏが流れ、それが抵抗ＲＮＦによって検知される。
【００２１】
上記のような駆動電流Ｉｏの正負の切り替わりが、ホール素子Ｈで形成された位置検出信号である正弦波信号のゼロクロスポイントに対応したものとすることができる。この結果、モータコイルの駆動電流Ｉｏが上記ゼロクロスポイントでソフトスイッチングで切り替えられるために滑らかで一定速度での回転制御が可能となり、低騒音で低振動のモータ駆動回路を実現することができる。
【００２２】
本願発明者においては、低消費電力化のためにモータコイルの巻数を多くし、その分電流を小さくすることを検討した。このようにモータコイルの巻数を多くすると、その分インダクタンス成分が大きくなる。上記のようにモータ回転の半周期Ｔの後部期間Ｔ２において上記基準電圧Ｖref をゼロクロスポイントに向けて零になるように低下させ、それに対応してＰＷＭのパルス幅を絞るようにしても、モータコイルでの時定数Ｌ／Ｒが大きくなって、モータ駆動電流Ｉｏが上記基準電圧Ｖref に対応して低下させることができなくなることを発見した。
【００２３】
このようにモータ駆動電流Ｉｏが低下しないと、極性が切り替わってもモータコイルに逆方向の電流を流すことになる。つまりは、モータ回転に急ブレーキをかけるという作用をもたらしてしまう。そして、駆動電流Ｉｏの極性が前記ゼロクロスポイントより遅れて切り替えられ、その直後には上記のような逆電流でのブレーキによって落ちた回転速度を急回復させるように動作しなければならず、それに要する駆動電流も大きくなるとともに回転ムラを生じさせるものとなる。したがって、前記図１のモータ駆動回路では、モータコイルの時定数（Ｌ／Ｒ）が比較的小さなモータに限定されてしまう。
【００２４】
図５には、この発明に係る単相モータ駆動回路の他の一実施例の回路図が示されている。この実施例は、前記図１の実施例回路の改良に向けられている。つまり、この実施例回路では、低消費電力化のためにモータコイルの巻数を多くし、その分電流を小さくしても低騒音で低振動を可能にするよう工夫されたものである。
【００２５】
この実施例では、フリップフロップ回路ＦＦ３と、その出力信号Ｑが制御されるゲート回路Ｇ６，Ｇ７とＧ９，Ｇ１０及びインバータ回路Ｎ２，Ｎ４，Ｎ５が設けられる。つまり、フリップフロップ回路ＦＦ３のデータ入力Ｄには、上記電圧比較回路ＶＣ１の出力信号がインバータ回路Ｎ２により反転されて供給される。フリップフロップ回路ＦＦ３のクロック入力ＣＫには、上記フリップフロップ回路ＦＦ２の出力信号Ｑが供給される。上記フリップフロップ回路ＦＦ３のリセット入力Ｒには、上記クロックＣＬＫ２が供給される。フリップフロップ回路ＦＦ３の出力Ｑは、ナンドゲート回路Ｇ６、Ｇ９のゲート制御信号とされ、インバータ回路Ｎ４、Ｎ５で反転された信号がナンドゲート回路Ｇ７、Ｇ１０のゲート制御信号とされる。
【００２６】
上記ナンドゲート回路Ｇ６とＧ７は、上記ゲート制御信号に対応して上記オアゲート回路Ｇ２とナンドゲート回路Ｇ３の出力信号を反転させて上記モータ駆動回路の入力信号ｏｕｔｐｂを出力するナンドゲート回路Ｇ８の入力に伝える信号経路を構成する。また、ナンドゲート回路Ｇ９とＧ１０は、上記ゲート制御信号に対応して上記オアゲート回路Ｇ４とナンドゲート回路Ｇ５の出力信号を反転させて上記モータ駆動回路の入力信号ｏｕｔｎｂを出力するナンドゲート回路Ｇ１１の入力に伝える信号経路を構成する。
【００２７】
図６には、図５の実施例回路の動作の一例を説明するための波形図が示されている。同図は、前記極性指示信号ＤＩＲがロウレベルで、前記基準電圧Ｖref がゼロクロスポイントに向かって低下している状態を示している。前記のようにモータコイルのインダクタンス成分が大きいときには、クロックＣＬＫ２の立ち上がり時でのクロックＣＬＫ１の１サイクル期間は前記マスク時間ｔｍｓｋとされて、この間が出力信号ＯＵＴＰのＰＷＭパルス幅の最小とされる。
【００２８】
モータコイルのインダクンタスが小さい場合は前記図３のようにＶrnf ＜Ｖref になっており、ＰＷＭのオン・デューティを小さくしていくことで出力電流の減衰を図れる。しかし、インダクタンスが大きいモータの場合はＰＷＭのパルス幅デューティを小さくするだけでは出力電流がなかなか減衰せず、同図に示したＶrnf ＞Ｖref のようにマスク時間ｔｍｓｋの終了後に検出電圧Ｖrnf が基準電圧Ｖref よりも高くなっている。したがって、電圧比較回路ＶＣ１の出力により上記フリップフロップ回路ＦＦ１をリセットし、それに対応して出力ＯＵＴＰをロウレベルにするとともに、フリップフロップ回路ＦＦ３のデータ入力Ｄをハイレベルにし、フリップフロップ回路ＦＦ２の出力Ｑのハイレベルへの立ち上がり、つまりはマスク時間ｔｍｓｋの終了タイミングに同期してフリップフロップ回路ＦＦ３の出力Ｑをハイレベルにする。この結果、出力ＯＵＴＮがハイレベルとなってモータコイルに逆電圧印加を行って急速な電流の減衰を図るようにする。
【００２９】
図７には、図５の実施例回路の動作の一例を説明するための各部波形図が示されている。上記のような逆電流により上記ＰＷＭのパルス幅デューティを小さくするに加えて逆電流を流すことにより出力電流Ｉｏの減衰を前記ゼロクロスポイントに向けて小さくすることができる。図７において、前記期間Ｔ２においては、上記基準電圧Ｖref （Ｉref)の低下に対応して上記ＰＷＭのパルス幅を順次に絞るとともに、モータ駆動出力信号ＯＵＴＰとＯＵＴＮを交互にＰＷＭ動作を行わせることにより、前記のようにインダクタンスが大きなモータにおいても、前記同様に駆動電流Ｉｏの正負の切り替わりが、ホール素子Ｈで形成された位置検出信号である正弦波信号のゼロクロスポイントに対応したものとすることができる。
【００３０】
この実施例では、上記のようにモータコイルの駆動電流Ｉｏが上記ゼロクロスポイントでのソフトスイッチングにより切り替えられるために滑らかで一定速度での回転制御が可能となり、低騒音で低振動のモータ駆動回路を実現することができる。そして、モータコイルのインダクタンスが大きく形成されているので、小さな駆動電流によりモータ回転を行うことかでき、低消費電力化も行うようにすることができる。
【００３１】
このようにマスク時間ｔｍｓｋ終了時、フリップフロップ回路ＦＦ２の出力Ｑをフリップフロップ回路ＦＦ３のクロック入力ＣＫに、また電圧比較回路ＶＣ１の出力信号をインバータ回路Ｎ２で判定したものをフリップフロップ回路ＦＦ３のデータ入力Ｄに入力することで電圧比較回路ＶＣ１の出力をフリップフロップ回路ＦＦ３にてラッチし、ラッチされたデータより現在の出力電流ＩｏがＶrnf ＜Ｖref あるいはＶrnf ＞Ｖref をロウレベルかハイレベルかで判断する。
【００３２】
フリップフロップ回路ＦＦ３の出力Ｑがハイレベルの場合にはＶrnf ＜Ｖref と判断し、つまりはインダクタンスの小さなモータであると判定し、前記図３に示したようなＰＷＭ制御によってゼロクロスポイントに対応して駆動電流を絞るようにする。これに対して、フリップフロップ回路ＦＦ３の出力Ｑがロウレベルの場合にはＶrnf ＞Ｖref と判断し、つまりはインダクタンスの大きなモータであると判定し、前記図３に示したようなＰＷＭ制御とモータコイルのＢ−emfに対して逆電圧を駆けることで出力電流Ｉｏの急激な減衰を促進させてゼロクロスポイントに対応して駆動電流を絞るようにするとができる。
【００３３】
図８には、この発明に係る単相モータ駆動回路の更に他の一実施例の回路図が示されている。この実施例は、前記図５の実施例回路の変形例である。この実施例では、駆動電流Ｉｏを検知する抵抗ＲＮＦが省略される。この抵抗ＲＮＦに代えて、ＮチャネルＭＯＳＦＥＴＭ１、Ｍ３のオン抵抗に対応したＭＯＳＦＥＴＭ１、Ｍ３のソース−ドレイン間電圧Ｖron が極性指示信号ＤＩＲで制御されるセレクタＳＥＬを通して前記電圧比較回路ＶＣ１に供給される。この構成により、抵抗ＲＮＦを省略することができるとともに、ここで発生する無駄な電力消費が抑えられる。
【００３４】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、前記図１、図５及び図８の回転制御回路の具体的構成は、前記同様な動作を行うものであれば何であってもよい。また、駆動電流の検知する回路は、上記ＭＯＳＦＥＴＭ１、Ｍ３とゲート及びソースが共通化され、ＭＯＳＦＥＴＭ１、Ｍ３に比べてサイズが小さくされたダミーＭＯＳＦＥＴを形成し、そこに流れる電流を利用するものであってもよい。また、パワースイッチ素子Ｍ１〜Ｍ４は、ＭＯＳＦＥＴの他にバイポーラトランジスタを用いることができる。この発明は、単相モータ駆動回路として広く利用できる。
【図面の簡単な説明】
【００３５】
【図１】この発明に係る単相モータ駆動回路の一実施例を示す回路図である。
【図２】図１の回転制御回路でのＰＷＭ制御動作を説明するための波形図である。
【図３】図１の回転制御回路での複数周期分のＰＷＭ制御動作の波形図である。
【図４】この発明に係る単相モータ駆動回路の動作を説明するための各部波形図である。
【図５】この発明に係る単相モータ駆動回路の他の一実施例を示す回路図である。
【図６】図５の単相モータ駆動回路の動作の一例を説明するための波形図である。
【図７】図５の単相モータ駆動回路の動作を説明するための各部波形図である。
【図８】この発明に係る単相モータ駆動回路の更に他の一実施例を示す回路図である。
【符号の説明】
【００３６】
ＦＦ１〜ＦＦ４…フリップフロップ回路、Ｇ１〜Ｇ１１…ゲート回路、ＶＣ１…電圧比較回路、ＣＯＮＴ…制御回路、ＲＮＦ…抵抗、Ｈ…ホール素子。
【図１】
2007006563.tif 000003
【図２】
2007006563.tif 000004
【図３】
2007006563.tif 000005
【図４】
2007006563.tif 000006
【図５】
2007006563.tif 000007
【図６】
2007006563.tif 000008
【図７】
2007006563.tif 000009
【図８】
2007006563.tif 000010