(57)【要約】【課題】半導体装置の実装後にＡＣ信号のタイミングの最適な自動調整を可能にする。【解決手段】外部と送受信するＡＣ信号を監視し予め選定されたＡＣパラメータの値を測定するＡＣパラメータ抽出手段１０２と、測定されたＡＣパラメータの値を所定の基準と比較しＡＣパラメータの判定情報を出力するＡＣタイミング判定手段１０３と、ＡＣ信号に対して可変に遅延を付与することができる遅延調整手段１０５と、遅延調整手段１０５を構成する遅延素子の遅延時間を測定する遅延素子測定手段１０６と、ＡＣパラメータの判定情報および測定された遅延素子の遅延時間に基づきＡＣ信号に対する遅延付与方法を指定する遅延制御情報を出力するＡＣタイミング制御手段１０４とを備え、遅延調整手段１０５はＡＣタイミング制御手段１０４が出力する遅延制御情報に従いＡＣ信号に対して可変に遅延を付与する。【選択図】  図１
2007078400.tif 000002
【特許請求の範囲】
【請求項１】
外部と送受信するＡＣ信号の状態を監視し予め選定されたＡＣパラメータの値を測定するＡＣパラメータ抽出手段と、
測定されたＡＣパラメータの値を所定の基準と比較しＡＣパラメータの判定情報を出力するＡＣタイミング判定手段と、
前記ＡＣ信号に対して可変に遅延を付与する遅延調整手段と、
前記遅延調整手段を構成する遅延素子の遅延時間を測定する遅延素子測定手段と、
前記ＡＣパラメータの判定情報および前記遅延素子の遅延時間に基づき前記ＡＣ信号に対する遅延付与方法を指定する遅延制御情報を出力するＡＣタイミング制御手段と、を備え、
前記遅延調整手段は前記遅延制御情報に基づいて前記ＡＣ信号に対して可変に遅延を付与する半導体装置。
【請求項２】
前記ＡＣパラメータ抽出手段は、外部から供給される高速なサンプリングクロックを用いて前記ＡＣパラメータの値を測定する請求項１記載の半導体装置。
【請求項３】
前記ＡＣタイミング判定手段は、選定されたＡＣパラメータの値に対する要求仕様を所定の基準として保持し、測定されたＡＣパラメータの値に対して要求される修正値情報を前記ＡＣパラメータの判定情報として出力する請求項１記載の半導体装置。
【請求項４】
前記遅延素子測定手段は、外部から供給される高速なサンプリングクロックを用いて前記遅延素子の遅延時間を測定する請求項１記載の半導体装置。
【請求項５】
前記遅延調整手段は、前記ＡＣ信号に対して直列に接続された複数個の遅延素子と、前記ＡＣ信号あるいは前記複数個の遅延素子の出力を選択するセレクタとを備える請求項１記載の半導体装置。
【請求項６】
外部と送受信するＡＣ信号の状態を監視し予め選定されたＡＣパラメータの値を測定するＡＣパラメータ抽出手段、測定されたＡＣパラメータの値を所定の基準と比較しＡＣパラメータの判定情報を出力するＡＣタイミング判定手段、前記ＡＣパラメータの判定情報および前記遅延素子の遅延時間に基づき前記ＡＣ信号に対する遅延付与方法を指定する遅延制御情報を出力するＡＣタイミング制御手段としてコンピュータを機能させるプログラムを実行する手段と、前記遅延制御情報に基づいて前記ＡＣ信号に対して可変に遅延を付与する遅延調整手段と、を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置におけるタイミング調整技術に関する。
【背景技術】
【０００２】
従来、半導体装置のＡＣタイミングについては設計段階において保障する手法がとられてきたが、近年、動作周波数の向上、ＳＩＰパッケージ等の特殊パッケージ化、プロセスの進歩等により、設計段階でＡＣタイミングを保障することが困難となりつつある。また、製品個別のばらつき等まで保障することはさらに困難である。そこで、半導体装置の実装後にもＡＣタイミングの自動調整を可能にする技術が研究されている。例えば、メモリへのアクセスタイミングを自動調整するスキュー調整回路に関する技術が特許文献１に記載されている。
【０００３】
図７は特許文献１に開示されたＡＣタイミングの自動調整方法を示す図である。起動時に半導体装置７０１の内部ロジック７０２とメモリ７０５の間でアクセスが正常にできたかどうかを判断し、正常でない場合は調整回路７０３は遅延付与部７０４によりクロックスキューを可変させ、内部ロジック７０２とメモリ７０５の間でアクセスが正常にできるまでクロックスキュー調整を繰り返す。この技術により、半導体装置の回路そのもののばらつきのみならず、メモリなど外部の要因によるばらつきも吸収することを可能にしている。
【特許文献１】特開平１１−３１６６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、設計段階においてＡＣタイミング保障することが困難になっている状況において、半導体装置の実装後にもＡＣタイミングの自動調整を可能にする技術が注目されている。特許文献１に開示されたＡＣタイミングの自動調整技術は、メモリアクセスが正常にできたかどうかを判断してクロックスキューを自動調整するものであり、簡易な方法で半導体装置の実装後の自動調整を可能にしている点で優れた手法である。しかし、自動調整の対象となるのはクロックスキューのみであり、メモリアクセスにおけるＡＣパラメータの個々のタイミングを調整するものではないため、全体動作を安全サイドで保証することになり、必ずしも最適なタイミング調整を行うことはできない。
【０００５】
本発明は、半導体装置の組み立て工程／実装工程以降にＡＣタイミングの自動調整を行う際に、ＡＣパラメータの個々のタイミング調整を可能にすることで、半導体装置の実装後に最適なタイミング調整を行うことを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様は、外部と送受信するＡＣ信号の状態を監視し予め選定されたＡＣパラメータの値を測定するＡＣパラメータ抽出手段と、測定されたＡＣパラメータの値を所定の基準と比較しＡＣパラメータの判定情報を出力するＡＣタイミング判定手段と、前記ＡＣ信号に対して可変に遅延を付与する遅延調整手段と、前記遅延調整手段を構成する遅延素子の遅延時間を測定する遅延素子測定手段と、前記ＡＣパラメータの判定情報および前記遅延素子の遅延時間に基づき前記ＡＣ信号に対する遅延付与方法を指定する遅延制御情報を出力するＡＣタイミング制御手段と、を備え、前記遅延調整手段は前記遅延制御情報に基づいて前記ＡＣ信号に対して可変に遅延を付与する構成を採る。
【０００７】
この構成によれば、半導体装置自体がＡＣパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてＡＣ信号に遅延を付与することにより、組み立て工程／実装工程以降におけるＡＣタイミングの自動調整を可能とする。その際に、製造ばらつきや使用条件下で異なる遅延素子の遅延時間がＡＣタイミング調整毎に測定されるため、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動時毎の最適なＡＣタイミング調整が可能となる。
【０００８】
本発明の第２の様態は、第１の様態の半導体装置において、前記ＡＣパラメータ抽出手段は、外部から供給される高速なサンプリングクロックを用いて前記ＡＣパラメータの値を測定する構成を採る。この構成によれば、外部から供給される高速なサンプリングクロックを用いてＡＣパラメータの値を測定することで、半導体装置自体が高い精度でＡＣパラメータの値を測定することができる。
【０００９】
本発明の第３の様態は、第１様態の半導体装置において、前記ＡＣタイミング判定手段は、選定されたＡＣパラメータの値に対する要求仕様を所定の基準として保持し、測定されたＡＣパラメータの値に対して要求される修正値情報をＡＣパラメータの判定情報として出力する構成を採る。この構成によれば、ＡＣタイミング判定手段がＡＣパラメータの値に対する要求仕様を所定の基準として保持しているため、半導体装置自体がＡＣパラメータが要求仕様を満たしているかどうかを判定することが可能となる。
【００１０】
本発明の第４の様態は、第１の様態の半導体装置において、前記遅延素子測定手段は、外部から供給される高速なサンプリングクロックを用いて前記遅延素子の遅延時間を測定する構成を採る。この構成によれば、外部から供給される高速なサンプリングクロックを用いて遅延素子の遅延時間を測定することで、半導体装置自体が高い精度で遅延素子の遅延時間を測定することができる。
【００１１】
本発明の第５の様態は、第１の様態の半導体装置において、遅延調整手段は各ＡＣ信号に対して直列に接続された複数個の遅延素子と、前記ＡＣ信号あるいは前記複数個の遅延素子の出力を選択するセレクタとから構成されるものである。この構成によれば、遅延調整手段が複数個の遅延素子とその出力を選択するセレクタから構成されるため、半導体装置自体が必要数の遅延素子を用いてＡＣ信号に遅延を付与することができ、組み立て工程／実装工程以降のＡＣタイミングの自動調整が可能となる。
【００１２】
本発明の第６の様態は、外部と送受信するＡＣ信号の状態を監視し予め選定されたＡＣパラメータの値を測定するＡＣパラメータ抽出手段、測定されたＡＣパラメータの値を所定の基準と比較しＡＣパラメータの判定情報を出力するＡＣタイミング判定手段、前記ＡＣパラメータの判定情報および前記遅延素子の遅延時間に基づき前記ＡＣ信号に対する遅延付与方法を指定する遅延制御情報を出力するＡＣタイミング制御手段としてコンピュータを機能させるプログラムを実行する手段と、前記遅延制御情報に基づいて前記ＡＣ信号に対して可変に遅延を付与する遅延調整手段とを備える構成を採る。
【００１３】
この構成によれば、システム起動時にのみ行う処理をソフトウェアにて実行することができ、すべてをハードウェアで構成する場合に比べて自動ＡＣタイミング調整回路を簡略にすることができる。
【発明の効果】
【００１４】
本発明によれば、半導体装置自体がＡＣパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてＡＣ信号に遅延を付与することにより、組み立て工程／実装工程以降におけるＡＣタイミングの自動調整が可能となる。また、製造ばらつきや使用条件下で異なる遅延素子の遅延時間がＡＣタイミング調整毎に測定されるため、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動時毎の最適なＡＣタイミング調整が可能となる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の一実施の形態に係る半導体装置の構成を示すブロック図である。半導体装置１０１はメモリ１０７にアクセスを行う。ＡＣパラメータ抽出部１０２は内部ロジック１０８とメモリ１０７の間のＡＣタイミングを監視し、サンプリングクロックを用いて事前に選定されたＡＣパラメータの値を測定し、その結果を出力する。ＡＣタイミング判定部１０３はＡＣパラメータ抽出部１０２から出力されるＡＣパラメータの測定データと事前に選定されたＡＣパラメータの要求仕様を比較し、要求仕様を満たしていない場合のＡＣタイミングの修正内容を判定し、判定情報を出力する。遅延素子測定部１０６は製造ばらつきや使用条件によって異なってくる遅延素子の遅延時間を測定し、その遅延時間を出力する。ＡＣタイミング制御部１０４は、ＡＣタイミング判定部１０３から受信する判定情報と遅延素子測定部１０６から受信する測定データを元に、各ＡＣ信号に対しての遅延制御内容を決定し、その遅延制御情報を出力する。遅延調整部１０５は、ＡＣタイミング制御部１０４から受信する遅延制御情報に従ってＡＣ信号に対して可変に遅延を付与する。
【００１６】
次いで、上記構成を有する自動ＡＣタイミング調整回路の動作について図８に示すフロー図を用いて説明する。まず、ＡＣタイミング調整開始後、内部ロジック１０８とメモリ１０７がアクセステストを実施する。その際ステップ（以下、「ＳＴ」と略記する）ＳＴ８０１にてＡＣパラメータ抽出部１０２はＡＣタイミングを監視し、事前に選定されたＡＣパラメータの値を測定し、その結果を出力する。また同時に、ＳＴ８０２にて遅延素子測定部１０６は製造ばらつきや使用条件によって異なってくる１遅延素子の遅延時間を測定し、その遅延時間を出力する。
【００１７】
その後、ＳＴ８０３にてＡＣタイミング判定部１０３はＡＣパラメータ抽出部１０２から出力されるＡＣパラメータの測定データと事前に選定されたＡＣパラメータの要求仕様を比較し、要求仕様を満たしていれば合格、要求仕様を満たしていなければＡＣ信号がどれくらい遅れる必要があるという判定をし、その判定情報を出力する。その後、ＳＴ８０４にてＡＣタイミング制御部１０４はＡＣタイミング判定部１０３から受信する判定情報と遅延素子測定部１０６から受信する測定データを元に各ＡＣ信号に対しての遅延制御内容を決定し、その遅延制御情報を出力する。その際ＳＴ８０５にて遅延制御が必要かどうかを判断する。遅延制御が必要な場合は、ＳＴ８０６にて遅延調整部１０５は、ＡＣタイミング制御部１０４から受信する遅延制御情報に従ってＡＣ信号に対して可変に遅延を付与する。その後、ＳＴ８０７にてＡＣタイミング調整終了となる。ＳＴ８０５にて調整不要の場合は、そのままＳＴ８０７にてＡＣタイミング調整終了となる。
【００１８】
次に、上記自動ＡＣタイミング調整回路を構成する各部分を説明する。ＡＣパラメータ抽出部１０２は入力されるサンプリングクロックを用いて事前に選定されたＡＣパラメータの値を測定し、その結果を出力する。
【００１９】
図２はＡＣパラメータ抽出部１０２によるＡＣパラメータの測定例を示す図である。Ｔｃｏ、Ｔｏｄ、Ｔａｃｃが事前に選定されたＡＣパラメータである。これらのＡＣパラメータの値をサンプリングクロックを用いて測定する。
【００２０】
ＡＣタイミング判定部１０３はＡＣパラメータ抽出部１０２から受信したＡＣパラメータの測定データと事前に選定されたＡＣパラメータの要求仕様を比較し、要求仕様を満たしていれば合格、要求仕様を満たしていなければＡＣ信号がどれくらい遅れる必要があるという判定テーブルを有し、その判定情報を出力する。
【００２１】
図３はＡＣタイミング判定部１０３が有するＡＣタイミング判定テーブルの例を示す図である。図３においては、Ｔｃｏの要求仕様が５ｎｓ以上というものに対して、ＡＣパラメータ抽出部１０２からのＡＣパラメータの測定データが４．６ｎｓであるため、Ｄ（１）信号を０．４ｎｓ遅延させる必要があるという判定結果となる。
【００２２】
遅延素子測定部１０６はサンプリングクロックを用いて製造ばらつきや使用条件によって異なってくる１遅延素子の遅延時間を測定し、その遅延時間を出力する。図５は遅延素子測定部１０６による遅延素子測定のタイミングチャートである。このように１遅延素子の遅延時間をサンプリングクロックにて測定する。ＡＣタイミング制御部１０４は、ＡＣタイミング判定部１０３から受信する判定情報と遅延素子測定部１０６から受信する測定データを元に、各ＡＣ信号に対しての遅延制御内容を決定する制御テーブルを有し、その遅延制御情報を出力する。
【００２３】
図６はＡＣタイミング制御部１０４が有するＡＣタイミング制御テーブルの例を示す図である。図６においては、Ｄ（１）信号に対して判定情報が０．４ｎｓ遅延必要であるのに対して１遅延素子測定データが０．５ｎｓであったため、遅延素子１段を付与するという制御内容が決定される。
【００２４】
遅延調整部１０５は、ＡＣタイミング制御部１０４から受信した遅延制御情報に従って遅延素子とセレクタを制御し、ＡＣ信号に対して遅延を付与する。図４は遅延調整部１０５の構成例を示すブロック図である。
【００２５】
例えば、遅延素子１段が設定された場合は、遅延素子４０２を１個のみ使用した経路２を選択するようセレクタ４０１は制御される。また、デフォルトは遅延素子４０２を含まない経路１を選択するように設定されている。ＡＣパラメータの値を測定する際もすべて経路１が選択される。
【００２６】
本実施形態によれば、装置自体がＡＣパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてＡＣ信号に遅延を付与することで、組み立て工程／実装工程以降にＡＣタイミングを自動調整可能とすることができ、ＡＣパラメータを一度抽出するだけで遅延調整が可能なため、短時間での調整が可能となる。さらに、製造ばらつきや使用条件下で異なる遅延素子の遅延時間をＡＣタイミング調整と同時に測定することで、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動の度にＡＣタイミング調整が可能となる。
【００２７】
以上説明した自動ＡＣタイミング調整回路はすべてハードウェアで構成されていたが、ＡＣタイミングの監視、ＡＣパラメータの測定、遅延調整の判定、１遅延素子の遅延時間の測定などの処理はソフトウェアを用いて行うことも可能である。
【００２８】
図１０は本実施形態において上記処理にソフトウェアを用いた場合の構成を示すブロック図である。半導体装置１００１の内部ロジック１００２はメモリ１００３との間で遅延調整部およびインタフェース回路１００４を介してデータアクセスを行う。
【００２９】
ＣＰＵ１００５は遅延調整部およびインタフェース回路１００４により内部ロジック１００２とメモリ１００３の間のＡＣタイミングを監視し、サンプリングクロックを用いて事前に選定されたＡＣパラメータの値を測定する。さらに、ＣＰＵ１００５はＡＣパラメータの測定データと事前に選定されたＡＣパラメータの要求仕様を比較し、要求仕様を満たしていなければＡＣ信号がどれくらい遅れる必要があるかを判定し、必要な遅延時間を付与するように遅延調整部を制御する。
【００３０】
このように構成することで、システム起動時にのみ行う処理をソフトウェアにて実行することができ、すべてをハードウェアで構成する場合に比べて自動ＡＣタイミング調整回路を簡略にすることができる。
【００３１】
以上の説明においてはメモリアクセス時のＡＣタイミング調整を例として示したが、本発明の自動ＡＣタイミング調整回路は、図９に示すような一般の半導体装置間のアクセスに適用することができる。半導体装置Ａ９０１と半導体装置Ｂ９０２は互いにアクセスをする。ロジック部Ａ９０３とロジック部Ｂ９０４間でデータアクセスがあり、その際に、本発明の自動ＡＣタイミング調整回路をそれぞれの半導体装置が受信するＡＣ信号側に適用する。
【００３２】
この構成によれば、双方の装置がそれぞれ受信するＡＣパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてＡＣ信号に遅延を付与することで、組み立て工程／実装工程以降にＡＣタイミングが自動調整可能となる。さらに、製造ばらつきや使用条件下で異なる遅延素子の遅延時間をＡＣタイミング調整毎に測定することで、いかなる条件下においても精度の高い遅延時間を付与することができ、システム起動の度にＡＣタイミング調整が可能となる。
【産業上の利用可能性】
【００３３】
本発明の半導体装置は、半導体装置自体がＡＣパラメータの値を測定し、要求仕様との比較判定を行い、判定結果から遅延素子を用いてＡＣ信号に遅延を付与することにより、組み立て工程／実装工程以降におけるＡＣタイミングの自動調整が可能となるという効果を有し、半導体装置におけるタイミング調整技術等として有用である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施の形態に係る半導体装置の構成を示すブロック図。
【図２】ＡＣパラメータ抽出部によるＡＣパラメータの測定例を示す図。
【図３】ＡＣタイミング判定部が有するＡＣタイミング判定テーブルの例を示す図。
【図４】遅延調整部の構成例を示すブロック図。
【図５】遅延素子測定部による遅延素子測定のタイミングチャート。
【図６】ＡＣタイミング制御部が有するＡＣタイミング制御テーブルの例を示す図。
【図７】従来技術によるＡＣタイミングの自動調整方法を示す図。
【図８】本発明の一実施の形態に係る半導体装置の自動ＡＣタイミング調整回路の動作を説明するフロー図。
【図９】本発明を適用した互いにアクセスする半導体装置。
【図１０】本発明において処理にソフトウェアを用いた場合の構成を示すブロック図。
【符号の説明】
【００３５】
１０１  半導体装置
１０２  ＡＣパラメータ抽出部
１０３  ＡＣタイミング判定部
１０４  ＡＣタイミング制御部
１０５  遅延調整部
１０６  遅延素子測定部
１０７  メモリ
１０８  内部ロジック
【図１】
2007078400.tif 000003
【図２】
2007078400.tif 000004
【図３】
2007078400.tif 000005
【図４】
2007078400.tif 000006
【図５】
2007078400.tif 000007
【図６】
2007078400.tif 000008
【図７】
2007078400.tif 000009
【図８】
2007078400.tif 000010
【図９】
2007078400.tif 000011
【図１０】
2007078400.tif 000012