(57)【要約】【課題】  外部コントローラＩＣの低電圧化に寄与し、ホワイトバランスの調整を容易にし、装置を安価に提供できる表示装置及びアクティブマトリクス装置を提供する。【解決手段】  赤色の第１の色画素と、緑色の第２の色画素と、青の第３の色画素と、を含む色画素群がマトリクス状に配置されたカラー表示部９と、カラー表示部に列毎に共通に接続された複数のデータ線１４と、カラー表示部の列に対応して設けられ、入力される映像信号電圧を色画素に供給される色データ信号電流に変換して複数のデータ線に出力する複数の列駆動回路１と、を有するカラー表示装置において、第１の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、電流に対する発光効率が第１の色画素よりも高い第２及び／または第３の色画素に色データ信号電流を供給するための列駆動回路の電圧電流変換ゲインより、大きい。【選択図】  図１６
2007271968.tif 000002
【特許請求の範囲】
【請求項１】
第１の色を呈する第１の色画素と、前記第１の色とは異なる第２の色を呈する第２の色画素と、前記第１及び第２の色とは異なる第３色を呈する第３の色画素と、を含む色画素群がマトリクス状に配置されたカラー表示部と、
前記カラー表示部の行毎に共通に接続された複数の行選択線と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、入力される映像信号電圧を前記色画素に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有するカラー表示装置において、
前記第１の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、電流に対する発光効率が前記第１の色画素よりも高い前記第２及び／または第３の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインより、大きいことを特徴とするカラー表示装置。
【請求項２】
前記複数の列駆動回路の出力を検出し、検出結果に基づいて前記列駆動回路に入力される映像信号電圧を複数の列駆動回路からなる群毎に補正する補正回路をさらに有することを特徴とする請求項１に記載のカラー表示装置。
【請求項３】
前記第１の色画素は青色を呈する発光素子を含み、前記第２の色画素は赤色又は緑色を呈する発光素子を含むことを特徴とする請求項１または２に記載のカラー表示装置。
【請求項４】
前記列駆動回路の出力先となるデータ線を選択するための選択回路と、
前記列駆動回路の出力先となるデータ線を走査期間毎に順次変更するように、前記選択回路を制御する制御回路と、
を有する請求項１乃至３のいずれか１項に記載のカラー表示装置。
【請求項５】
共通のデータ線に接続された隣接行の画素には、１フレーム走査期間内に同じ列駆動回路からの出力が供給されないように、インターレース走査により行を選択することを特徴とする請求項４に記載のカラー表示装置。
【請求項６】
第１の色を呈する第１の色画素と前記第１の色とは異なる第２の色を呈する第２の色画素とを含む色画素群がマトリクス状に配置されたカラー表示部と、
前記カラー表示部の行毎に共通に接続された複数の行選択線と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、入力される映像信号電圧を前記色画素に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有するカラー表示装置において、
前記第１の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、電流に対する発光効率が前記第１の色画素よりも高い前記第２の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインより、大きいことを特徴とするカラー表示装置。
【請求項７】
第１の色画素回路と第１の色画素回路とは異なる第２の色画素回路とを含む色画素回路群がマトリクス状に配置されたマトリクス回路部と、
前記マトリクス回路部の行毎に共通に接続された複数の行選択線と、
前記マトリクス回路部に列毎に共通に接続された複数のデータ線と、
前記マトリックス回路部の列に対応して設けられ、入力される映像信号電圧を前記色画素回路に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有するアクティブマトリクス装置において、
前記第１の色画素回路に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、前記第２の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインと、異なることを特徴とするアクティブマトリクス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、色画素又は色画素回路をマトリクス状に配置したカラー表示装置及びアクティブマトリクス装置に関する。
【背景技術】
【０００２】
近年、次世代ディスプレイとして電気光学素子を用いたディスプレイ等が注目されている。ここでは、素子に流れる電流によって発光輝度が制御される電流制御型の発光素子である有機エレクトロルミネッセンス（ＥＬ）素子を例に挙げて説明する。周辺回路を含んだ有機ＥＬディスプレイでは、表示領域に限らず、周辺回路においても薄膜トランジスタ（ＴＦＴ）が用いられている。このような自発光素子であるＥＬ素子を画像表示素子に利用し、その表示領域および周辺回路にＴＦＴを用いた画像表示パネルについて、以下、図面を参照して説明する。
【０００３】
図１８に示すＥＬパネル１００には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素（画素回路）２とがＮ列×Ｍ行の２次元状に配列された表示部９と、その周辺回路とが配置される。周辺回路のうち、入力回路６には、外部より水平走査制御信号１１ａが入力される。また、入力回路７には、外部より垂直走査制御信号１２ａが入力される。さらに、入力回路８には、外部より補助列制御信号１３ａが入力される。
【０００４】
入力回路６にて変換された水平走査制御信号１１（水平クロック信号と水平走査開始信号）は、列シフトレジスタ３に入力される。また、入力回路７にて変換された垂直走査制御信号１２は、行シフトレジスタ５に入力される。行シフトレジスタ５の各出力端子から出力された行走査信号２０は、走査線を介して各行の画素回路２に入力される。
【０００５】
また、入力回路８にて変換された補助列制御信号１３は、ゲート回路４、１６にそれぞれ入力される。水平シフトレジスタ３の各端子から出力される水平サンプリング信号１７は、ゲート回路１６にて変換された制御信号２１と共に、水平サンプリング信号ゲート回路１５に入力される。水平サンプリング信号ゲート回路１５にて変換される水平サンプリング信号１８は、外部より入力された映像信号（電圧信号）１０と、ゲート回路４にて変換された制御信号１９と共に、列駆動回路１に入力される。列駆動回路１にて映像信号から変換された電流信号である列制御信号１４は、データ線を介して各列の画素回路２に入力される。
【０００６】
列駆動回路１は、画素回路２の各列の原色数（例えば、赤、緑、青の３色）に応じて複数配置され、各原色数の入力映像信号１０に対応するように構成される。この列駆動回路１は、１画素毎に時系列に入力される点順次映像信号電圧を行単位で同時に出力可能な線順次映像信号電流に変換する電圧電流変換回路を用いている。
図１９は、列駆動回路１に用いられる電圧電流変換回路の構成例である。
【０００７】
図１７において、ｇｍは電圧電流変換回路、Ｍ０乃至Ｍ３はｐチャンネル型ＴＦＴ、Ｍ４乃至Ｍ６はｎチャンネル型ＴＦＴである。Ｖ（ｄａｔａ）は電圧電流変換回路ｇｍに入力される映像信号電圧、Ｉ（ｄａｔａ）は電圧電流変換回路ｇｍからデータ線に出力される電流信号（データ信号）である。ＶＣＣは電源、Ｖ０は基準電流バイアス値、Ｖｒｅｆは基準電圧、Ｐ０は制御信号である。Ｍ２とＭ３はソース結合回路、Ｍ４とＭ５はカレントミラー回路を構成する。
【０００８】
図１７に示す電圧電流変換回路ｇｍにおいて、映像信号電圧Ｖ（ｄａｔａ）がＴＦＴ（Ｍ２）のゲートＧに入力される。すると、ＴＦＴ（Ｍ１）のドレイン電流を基準電流として、ソース結合回路、カレントミラー回路を介して、映像信号電圧Ｖ（ｄａｔａ）の電圧値に応じた電流値をもつ電流信号Ｉ（ｄａｔａ）が生成され、データ線に出力される。
【０００９】
この回路では、電圧電流変換ゲインは、Ｍ０とＭ１、Ｍ２とＭ３、Ｍ４とＭ５の各々で互いに相関性がある場合、Ｍ１のドレイン電流と、Ｍ２、Ｍ３の駆動能力によって決定される。なお、列駆動回路１の他の回路構成や駆動方法は、特許文献１に記載の図１、図２に示されている。
【００１０】
しかしながら、上記ＴＦＴは、非単結晶半導体を活性層に用いているため、その特性上、単結晶を活性層に用いたトランジスタに比べて素子間のばらつきが大きく、近接的にもばらつきに相関性が保証できない。ＴＦＴの閾値やキャリア移動度等のばらつきにより、列駆動回路の電圧電流変換ゲインが素子間で異なると、ＥＬ素子に供給される電流値が画素間でばらつく。そうすると、ＥＬ素子が所望の輝度で発光することができない。その結果、表示領域において輝度のばらつきとなって表れる。
【００１１】
そのため、特許文献２には、輝度ばらつきを抑制するための回路構成が記載されている。この回路構成によれば、画素回路を駆動する列駆動回路の出力電流を検出して基準電流データと比較して補正係数を演算し、その補正係数を用いて列駆動回路へ入力される映像信号を補正して輝度ばらつきを軽減している。
【特許文献１】特開２００４−１４５２９６号公報
【特許文献２】特開２００４−２９５０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献２に記載されているような、列駆動回路の出力電流を検出して補正をする方法では、画素密度が増え、列駆動回路の出力が小さくなる場合には、充分なＳＮ比をもつ検出信号が得られないことがある。また、列駆動回路の数が増えるにつれて、検出に費やす時間及び補正処理に費やす時間が無視できなくなる。
【００１３】
一方、ＥＬパネルの色画素を構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各原色画素の発光材料においては、Ｂ画素はＲ画素やＧ画素と比較して、そこに流れる電流に対する発光量（発光効率）が充分に高い材料を使うことが容易ではない。
【００１４】
そこで、本発明者は、上記ＥＬパネルにおいてＲ画素、Ｇ画素と同じ発光輝度を得るためには、Ｂ画素に多くの電流を供給する方法を検討した。例えば、それは、Ｂ画素用の映像信号電圧の振幅を大きくして、出力電流量を大きくするである。
【００１５】
しかしながら、ＥＬパネルに入力される映像信号の電圧振幅を決める外部コントローラＩＣでは、低コスト化、低消費電力化などのために、電源の低電圧化が要求されている。こうなると、映像信号の電圧振幅を大きくすることは容易ではない。
【００１６】
図２０は、列駆動回路における電圧電流変換トランジスタの入力映像信号の電圧Ｖｇｓに対する出力電流Ｉｄの変化を示す図である。ここで、入力映像信号の電圧振幅（Ｖｉｄｅｏ（Ｒ）、Ｖｉｄｅｏ（Ｇ）、Ｖｉｄｅｏ（Ｂ））が、ＲＧＢ各色画素でＶＲ、ＶＧ、ＶＢと異なるとする。すると、ＲＧＢ各列へ電流を出力する電圧電流変換トランジスタにおける入力電圧・出力電流特性（Ｖｇｓ−Ｉｄ特性）における動作領域が異なることになる。そのため、輝度レベルの最黒レベルから最白レベルまでの電圧電流変換特性がＲＧＢ各色で異なり、各階調でのホワイトバランスを調整することが困難になる。そうすると、ガンマ特性をＲＧＢ個別に設定する必要が生じてしまう。
【００１７】
このように、色毎に電圧振幅の変調範囲を異ならしめた、詳しくは最大電圧振幅を色毎に異ならしめた映像信号をＥＬパネルに供給する方法は、装置を安価に提供するためには好ましい方法ではない。また、このような課題はＥＬパネル固有のものではなく、電子放出素子と蛍光体とを組み合わせた電気光学素子においても同様である。
【００１８】
本発明の目的は、外部コントローラＩＣの低電圧化に寄与し、ホワイトバランスの調整を容易にし、装置を安価に提供できる表示装置及びアクティブマトリクス装置を提供することにある。
【００１９】
本発明の別の目的は、色毎に入力映像信号の電圧振幅を大きく異ならしめることなく、かつ色画素毎の列駆動回路の電圧電流変換特性の動作領域の違いを補正するガンマ特性補正を各色毎に個別に設ける必要がない表示装置及びアクティブマトリクス装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の第１の骨子は、第１の色を呈する第１の色画素と、前記第１の色とは異なる第２の色を呈する第２の色画素と、前記第１及び第２の色とは異なる第３色を呈する第３の色画素と、を含む色画素群がマトリクス状に配置されたカラー表示部と、
前記カラー表示部の行毎に共通に接続された複数の行選択線と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、入力される映像信号電圧を前記色画素に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有するカラー表示装置において、
前記第１の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、電流に対する発光効率が前記第１の色画素よりも高い前記第２及び／または第３の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインより、大きいことを特徴とする。
【００２１】
本発明の第２の骨子は、第１の色を呈する第１の色画素と前記第１の色とは異なる第２の色を呈する第２の色画素とを含む色画素群がマトリクス状に配置されたカラー表示部と、
前記カラー表示部の行毎に共通に接続された複数の行選択線と、
前記カラー表示部に列毎に共通に接続された複数のデータ線と、
前記カラー表示部の列に対応して設けられ、入力される映像信号電圧を前記色画素に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有する表示装置において、
前記第１の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、電流に対する発光効率が前記第１の色画素よりも高い前記第２の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインより、大きいことを特徴とする。
【００２２】
本発明の第３の骨子は、第１の色画素回路と第１の色画素回路とは異なる第２の色画素回路とを含む色画素回路群がマトリクス状に配置されたマトリクス回路部と、
前記マトリクス回路部の行毎に共通に接続された複数の行選択線と、
前記マトリクス回路部に列毎に共通に接続された複数のデータ線と、
前記マトリックス回路部の列に対応して設けられ、入力される映像信号電圧を前記色画素回路に供給される色データ信号電流に変換して前記複数のデータ線に出力する複数の列駆動回路と、
を有するアクティブマトリクス装置において、
前記第１の色画素回路に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインが、前記第２の色画素に色データ信号電流を供給するための前記列駆動回路の電圧電流変換ゲインと、異なることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、色毎に入力映像信号の電圧振幅を大きく異ならしめる必要がなくなるので、外部コントローラＩＣの低電圧化に寄与し、装置を安価に提供できる。また、色画素毎の列駆動回路の電圧電流変換特性の動作領域の違いを補正するガンマ特性を各色毎に個別に設ける必要がないので、ホワイトバランスの調整を容易にし、装置を安価に提供できる。
【００２４】
更には、補正回路を省略することも可能である。あるいは補正回路を用いたとしても、補正処理の時間を短縮できる。換言すれば、高速の補正回路を用いることなく補正処理が行えるので補正回路を安価にできる。
【００２５】
本発明においては、複数の列駆動回路の出力を検出し、検出結果に基づいて列駆動回路に入力される映像信号を複数の列駆動回路からなる群毎に補正する補正回路をさらに有することが好ましい。こうすると、表示画面に現れるピッチの大きな縦筋のような、表示画像の不均一性を視覚的に低減できる。
【００２６】
本発明においては、第１の色画素は青色を呈する発光素子を含み、第２の色画素は赤色又は緑色を呈する発光素子を含むことが好ましい。有機ＥＬに代表される発光素子は、青色の発光効率が低いものが多いために、青色用の列駆動回路の電圧電流変換ゲインを他の色に対して相対的に大きくしておけば、青色発光素子の材料や構造の選択の自由度が広がる。
【００２７】
本発明においては、列駆動回路の出力先となるデータ線を選択するための選択回路と、列駆動回路の出力先となるデータ線を走査期間毎に順次変更するように、選択回路を制御する制御回路と、を有することが好ましい。こうすれば、画素或いは画素回路に供給される電流の値のばらつきを時間的に平均化、換言すれば空間的に分散させることができる。よって、画面に現れるピッチの小さな縦筋のような、表示画像の不均一性を視覚的に低減できる。
【００２８】
本発明によれば、共通のデータ線に接続された隣接行の画素には、１フレーム走査期間内に同じ列駆動回路からの出力が供給されないように、インターレース走査により行を選択することが好ましい。こうすれば、同一フレームの画像において、隣接２行のばらつきを空間的に分散することができる。縦の線が撚れるような表示画像の不均一性を視覚的に低減できる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係る表示装置或いはアクティブマトリクス装置を実施するための最良の形態について、図面を参照して具体的に説明する。
【００３０】
本発明に用いられる電気光学素子としては、有機ＥＬ素子、無機ＥＬ素子、電子放出素子と蛍光体とを組み合わせた発光素子、発光ダイオードなどが挙げられる。
【００３１】
画素は互いに異なる複数の色を呈する色画素からなり、色画素としての電気光学素子からなるパッシブマトリクス回路であってもよく、或いは、色画素（画素回路）は、少なくとも１つのトランジスタを有するアクティブマトリクス回路を構成していてもよい。色画素としては、赤、青、緑の３原色をそれぞれ呈する色画素やイエロー、シアン、マゼンタの３色をそれぞれ呈する色画素が用いられる。色画素を構成する電気光学素子として、いかなる材料を選択するかによって、各色画素の電流に対する発光効率が異なる。よって、３色の場合には、１色の色画素が他の２色の色画素のいずれよりも発光効率が低くなる場合や、２色の色画素の発光効率が同じで、かつ残りの１色の色画素より発光効率が低くなる場合もある。
【００３２】
本発明に用いられる列駆動回路は、映像信号電圧をデータ信号電流に変換する電圧電流変換回路を有する。
【００３３】
そして、列駆動回路は、パッシブマトリクス回路を構成する電気光学素子に供給されるデータ信号を供給する回路、或いは、アクティブマトリクス回路を構成する画素回路に供給されるデータ信号を供給する回路となる。
【００３４】
列駆動回路を構成する電圧電流変換回路は、一列に１個設けられる場合以外に、一列に２個づつ設けられ、１水平走査期間毎に切り替えて用いられてもよい。
【００３５】
本発明は、列駆動回路を構成するトランジスタに製造プロセスに起因する特性ばらつきが生じやすい回路にも有効に働くため、非単結晶半導体を活性層に用いたＴＦＴにて構成された列駆動回路に好適に用いられる。非単結晶半導体とは非晶質シリコン、多結晶シリコン、微結晶シリコンである。勿論、単結晶シリコンのような単結晶半導体を活性層に用いたトランジスタであってもよい。
【００３６】
本発明のデータ信号は、２次元マトリクス状に配された色画素又は画素回路のうち同じ行選択線により選択可能な同一行の色画素又は画素回路に同時に供給される。この行選択期間は水平走査期間に相当し、全ての行を順次選択することで１フレーム走査期間におけるデータ信号の出力が完了する。
【００３７】
本発明において、列駆動回路の出力先となるデータ線を走査期間毎に順次変更する場合には、少なくとも１水平走査期間毎に変更するか、１フィールド走査期間や１フレーム走査期間のような垂直走査期間毎に変更することが望ましい。換言すれば、走査期間とは、１水平走査期間、数水平走査期間、１フィールド走査期間、１フレーム走査期間などを意味する。
【００３８】
具体的には、Ｒ信号が入力される列駆動回路、Ｇ信号が入力される列駆動回路、Ｂ信号が入力される列駆動回路がそれぞれ３つづつあり、それらに対応してＲ画素の列、Ｇ画素の列、Ｂ画素の列がそれぞれ３列ある。そして、各色画素の列はＲＧＢの順で行選択線に沿って水平方向に並んでいる。
【００３９】
そして、ＲＧＢ各色画素の発光効率に応じて列駆動回路内の電圧電流変換トランジスタのチャネル長と、チャネル幅が設定される。チャネル長は、ＦＥＴの場合の電流が流れる方向のソース・ドレイン間間隔でありゲート長ともいう。チャネル幅は、ＦＥＴの場合の電流が流れる方向と垂直な方向の長さであり、ゲート幅ともいう。
【００４０】
列駆動回路は全部で９列分のデータ信号電流を供給する。一つの色信号に着目すれば、走査期間毎のような一定周期毎に、３つの列駆動回路と、その出力先である３つの列のデータ線の組み合わせを順次変更する。
【００４１】
本発明は、電気光学素子を用いたマトリクス型カラー表示装置に適用されているが、ＥＬ素子のような電気光学素子を形成する前のアクティブマトリクス装置にも好ましく用いられる。
【００４２】
要するに、本実施形態に係る表示装置は、色画素を構成する電気光学素子およびトランジスタを含む色画素回路がマトリクス状に配置されたカラー表示部（アクティブマトリクス部）を有する。そして、データ線にデータ信号を出力する列駆動回路と、行選択線（走査線）に行選択信号（走査信号）を出力する行選択回路（走査回路）とを有する。また、映像信号や制御信号の入力、および電源供給を行う端子部と、各画素の電気光学素子と接続された共通配線と、を有する。共通配線は、表示領域の周辺を囲んで配置されており、配線引出部から配線を引いて端子部の一部と接続される。
【００４３】
本発明においては、必要に応じて、複数の列駆動回路からなる群毎に出力電流を検出し、それを評価して、当該群の複数の列駆動回路へ入力される映像信号を補正する補正回路を有することも好ましいものである。例えば、３個の同色の列駆動回路の出力電流を加算して検出し、その検出結果（評価結果）に応じて、当該３個の同色の列駆動回路に供給する映像信号電圧を補正する。こうすれば、３個の列駆動回路群毎のばらつきを低減することができる。
【００４４】
また、本発明において、列駆動回路の出力先が走査期間毎に変更される構成を採用する場合には、列駆動回路に入力される映像信号は、その変更を考慮してサンプリングされるか、映像信号の供給順序を列単位で並び替える必要がある。具体的には、列駆動回路への入力サンプリングを制御するか、映像信号を供給する回路（補正回路）側で供給順序を列単位で並び替える制御を行えばよい。
【００４５】
（第１の実施形態）
図１は、第１の実施形態による表示装置の構成を示す模式図である。
【００４６】
なお、前述した図１８に示す従来例と同様の構成要素については、同一符号を付している。また、図１８で記載した入力回路６、７、８については省略している。
【００４７】
図１に示す表示装置は、表示パネル１００を有する。表示パネル１００の共通基板には、複数のＥＬ素子と、これらのＥＬ素子に入力される電流を制御するためのＴＦＴから構成される画素回路２と積層されている。一画素はＲＧＢ三色の色画素２Ｒ、２Ｇ、２Ｂからなり、各色画素に１対１に対応して画素回路が設けられている。色画素は、３Ｎ列×Ｍ行の２次元状に配列されて、カラー表示部９を構成し、これと、周辺回路とが共通基板上に配置される。周辺回路には、列シフトレジスタ３、行シフトレジスタ５、ゲート回路４を備える。本実施形態では、列駆動回路１と画素回路２の間に、列駆動回路１より出力された電流信号を総和電流として検出し出力する総和電流出力回路２９と、選択回路３４とを備える。総和電流出力回路１の制御信号入力側には、ゲート回路３０が接続される。総和電流出力回路１の出力側には、総和電流を検出する総和電流検出回路３３が接続される。総和電流検出回路３３の出力側には、検出された総和電流が入力される補正回路３２が接続される。映像信号Ｖｉｄｅｏは、補正回路３２を介して列駆動回路１に入力される。
【００４８】
上記構成のうち、選択回路３４及び制御回路３５以外の回路、即ち列駆動回路１、画素回路２、総和電流出力回路２９、補正回路３２については、前述した特許文献１、２等の先行技術文献に開示されている回路構成を適用可能である。但し、列駆動回路に関しては、出力する色データ信号に応じて、電圧電流変換ゲインが定められている。ここでは、図１６に示すように、青色のデータ信号を出力する列駆動回路の電圧電流変換ゲインＧａｉｎＢを、赤及び緑色のデータ信号を出力する列駆動回路の電圧電流変換ゲインＧａｉｎＲ，ＧａｉｎＧより大きくしている。更に、緑色のデータ信号を出力する列駆動回路の電圧電流変換ゲインＧａｉｎＧを、赤色のデータ信号を出力する列駆動回路の電圧電流変換ゲインＧａｉｎＲより大きくしている。
【００４９】
電圧電流変換トランジスタのゲインをβ、ドレイン電流をＩｄ、ゲート・ソース間電圧をＶｇｓ、トランジスタの閾値をＶｔｈとすると、
Ｉｄ＝β（Ｖｇｓ―Ｖｔｈ）２となる。
【００５０】
図２０と対比しながら図１６を参照するに、本実施形態の装置においては、同じ輝度を発現するための入力映像信号（Ｖｉｄｅｏ（Ｒ），Ｖｉｄｅｏ（Ｇ）、Ｖｉｄｅｏ（Ｂ））の電圧振幅がＲＧＢ各色でＶＲ、ＶＧ、ＶＢに示すとおり一定になっている。つまり、ＲＧＢ各画素で列駆動回路の電圧電流変換トランジスタにおけるＶｇｓ−Ｉｄ特性における動作領域が同一となるようにしている。同一とは完全に同一である必要は無く、誤差範囲または１階調レベル相当の違いは、同一の範疇に入る。
【００５１】
電圧電流変換トランジスタのゲインは、電圧電流変換トランジスタやそのゲートに接続される容量分割比などを変更すれば、適宜所望の値を得ることができる。
【００５２】
（電流検出回路）
図２は、本発明に用いられる列駆動回路の出力電流を検出するための電流検出回路である総和電流出力回路２９の回路構成例を示す。
【００５３】
図中、４３は列駆動回路１の出力端子が共通に接続される電流信号出力線である。４１は列駆動回路１の出力と電流信号出力線４３との接続・遮断を制御するスイッチ部、４２は列駆動回路１と画素側との接続・遮断を制御するスイッチ部としての遮断部である。ｄａｔａ１ａ乃至ｄａｔａＮｃはデータ線、Ｍ１１乃至Ｍ３Ｎ、Ｍ４１乃至Ｍ６ＮはスイッチとしてのＴＦＴ、Ｉｏｕｔは総和電流、ＣＣｘ，ＣＣｙは総和電流検出用制御信号である。
【００５４】
総和電流出力回路２９より総和電流を出力して映像信号の補正を行うには、通常の動作期間の前に補正期間を設ける。この補正期間において、総和電流出力回路２９のスイッチ部４１のＭ１１乃至Ｍ３ＮをＣＣｘにより全てオンにし、遮断部４２のＭ４１乃至Ｍ６ＮをＣＣｙにより全てオフとする。以上の動作により、列駆動回路１から出力された電流信号は、画素回路２側には流れず、全て出力線４３より出力される。
【００５５】
そして、Ｒの３列のスイッチＭ１１、Ｍ２１、Ｍ３１に対応する列駆動回路に検出用の所定の明レベルの入力電圧を与え、他の全列の列駆動回路には例えば最大暗レベルの入力電圧を与える。すると、３列のスイッチＭ１１、Ｍ２１、Ｍ３１に対応する列駆動回路から加算された検出電流信号が得られる。この検出電流信号は他の全列の最大暗レベルの入力電圧に応じたバックグラウンド電流を含んでる。この検出電流信号が基準データと比較され、スイッチＭ１１、Ｍ２１、Ｍ３１に対応する列駆動回路群の補正係数ｋ１が算出される。
【００５６】
続いて、Ｇの３列のスイッチＭ１２、Ｍ２２、Ｍ３２に対応する列駆動回路に検出用の所定の明レベルの入力電圧を与え、他の全列の列駆動回路には例えば最大暗レベルの入力電圧を与える。すると、スイッチＭ１２、Ｍ２２、Ｍ３２に対応する列駆動回路の３列から加算された検出電流信号が得られ、これが基準データと比較され、スイッチＭ１２、Ｍ２２、Ｍ３２に対応した列駆動回路群の補正係数ｋ２が算出される。
【００５７】
更に、Ｂの３列のスイッチＭ１３、Ｍ２３、Ｍ３３（不図示）に対応する列駆動回路に検出用の所定の明レベルの入力電圧を与え、他の全列の列駆動回路には例えば最大暗レベルの入力電圧を与える。すると、スイッチＭ１３、Ｍ２３、Ｍ３３（不図示）に対応する列駆動回路の３列から加算された検出電流信号が得られ、これが基準データと比較され、スイッチＭ１３、Ｍ２３、Ｍ３３（不図示）に対応した列駆動回路群の補正係数ｋ３が算出される。
【００５８】
この動作を時系列的に順次、水平方向に選択される列駆動回路群を変更しながら、補正係数ｋ１、ｋ２、ｋ３・・・ｋＮを算出する。このように、一つの列駆動回路から順次検出信号を得るのではなく、所定個数（ここでは３つ）の列駆動回路をまとめて、それらの加算値として検出信号を得ている。よって、検出時間は３分の１に短縮され、また、所望のＳＮ比の検出信号を得ることができる。
【００５９】
また、補正回路３２において補正に必要な演算時間も３分の１に短縮されるので、映像信号の高速処理が可能となる。
【００６０】
ここで、一つの列駆動回路としては、特許文献１の図１の回路を採用することも好ましいものである。この場合、補正のための検出時には、一対の電圧電流変換回路に同じ検出用の所定の明レベルの入力電圧を与え、これら一対の電圧電流変換回路からの出力電流を加算して同時に検出するようにしている。このように、本実施形態によれば、６つ（２×３）の電圧電流変換回路から同時に検出信号を加算して得てもよい。
【００６１】
なお、図２中、スイッチを構成するトランジスタをＮチャネル型としたが、それに限られずＰチャンネル型であってもよい。
【００６２】
（補正回路）
本実施形態の補正回路３２は、Ｒ、Ｇ、Ｂの各色毎に３つの列駆動回路からなる群から検出された電流信号と、基準となる電流信号とで演算処理を行い、補正係数ｋ１乃至ｋＮを得て、その補正係数ｋ１乃至ｋＮを記憶する。Ｒ、Ｇ、Ｂの３つの入力信号Ｖｉｄｅｏが補正回路３２内のラインメモリに記憶された共通の補正係数ｋ１乃至ｋＮを用いて補正される。
【００６３】
こうして補正された映像信号が各列駆動回路１に順次入力される。例えば、補正係数ｋ１で補正された赤色１列目の一画素分の入力映像信号が第１列目の列駆動回路１に入力される。同様に、補正係数ｋ１で補正された赤色２列目の一画素分の入力映像信号が第２列目の列駆動回路１に入力され、補正係数ｋ１で補正された赤色３列目の一画素分の入力映像信号が第２列目の列駆動回路１に入力される。
【００６４】
続いて、補正係数ｋ２で補正された緑色１列目の一画素分の入力映像信号が第４列目の列駆動回路１に入力される。同様に、補正係数ｋ２で補正された緑色２列目の一画素分の入力映像信号が第５列目の列駆動回路１に入力され、補正係数ｋ２で補正された緑色３列目の一画素分の入力映像信号が第６列目の列駆動回路１に入力される。
【００６５】
更に、補正係数ｋ３で補正された青色１列目の一画素分の入力映像信号が第７列目の列駆動回路１に入力される。同様に、補正係数ｋ３で補正された青色２列目の一画素分の入力映像信号が第８列目の列駆動回路１に入力され、補正係数ｋ３で補正された青色３列目の一画素分の入力映像信号が第９列目の列駆動回路１に入力される。このような動作が全列駆動回路の数だけ繰り返される。
【００６６】
隣接する３つの列駆動回路１に入力される各色の信号は総和電流により得られた補正係数で補正されているため、３つの列駆動回路毎の近接的なばらつき、例えば隣合う列のＥＬ素子に流れ込む電流に関しては不十分である。本実施形態は、その対策として、後述する選択回路３４を用いるものである、という見方もできる。
【００６７】
上述した形態は、補正回路３２からＲＲＲＧＧＧＢＢＢというように各色画素毎の入力映像信号をシリアルに転送する例を示した。一方、補正回路３２からＲＧＢＲＧＢＲＧＢというように各色画素毎の入力映像信号をシリアルに転送する構成の補正回路を採用する場合には、列シフトレジスタ３と列駆動回路１との接続関係を変更すればよい。
【００６８】
（画素回路）
図３は、本実施例のＥＬ素子を含む画素回路２の構成例を示す。
【００６９】
図３において、Ｐ１及びＰ２が走査信号であり、データ信号として電流データＩｄａｔａが入力される。ＥＬ素子の陽極（アノード）はＴＦＴ（Ｍ４）のドレイン端子に接続されており、陰極（カソード）は接地電位ＣＧＮＤに接続されている。Ｍ１、Ｍ２、Ｍ４がＰ型ＴＦＴであり、Ｍ３がＮ型ＴＦＴである。
【００７０】
図４は、画素回路２の駆動方法を説明するタイミングチャートである。図４において、Ｉ（ｍ−１）、Ｉ（ｍ）、Ｉ（ｍ＋１）は、ｍ−１行（１行前）、ｍ行（対象行）、ｍ＋１行（１行後）の対象列の画素回路２に入力される電流データＩｄａｔａを示す。
【００７１】
まず、時刻ｔ０前の時点では、対象行の画素回路２には、走査信号Ｐ１にはＬｏｗレベルの信号が、Ｐ２にはＨｉｇｈレベルの信号が入力され、トランジスタＭ２がＯＦＦ、Ｍ３がＯＦＦ、Ｍ４がＯＮの状態である。この状態では、対象行であるｍ行の画素回路２には、１行前の電流データＩｄａｔａに対応するＩ（ｍ−１）は入力されない。
【００７２】
次いで、時刻ｔ０では、Ｐ１にはＨｉｇｈレベルの信号が、Ｐ２にはＬｏｗレベルの信号が入力され、トランジスタＭ２、Ｍ３がＯＮ、Ｍ４はＯＦＦとなる。この状態で、ｍ行の画素回路２に該当行の電流データＩｄａｔａに対応するＩ（ｍ）が入力される。このとき、Ｍ４は導通状態でないため、ＥＬ素子には電流が流れない。入力されたＩｄａｔａによりＭ１の電流駆動能力に応じた電圧が、Ｍ１のゲート端子と電源電位ＶＣＣの間に配置された容量Ｃ１に生じる。つまり、画素回路で一旦
電流電圧変換を行う。
【００７３】
次いで、時刻ｔ１では、Ｐ２にＨｉｇｈレベルの信号が入力され、Ｍ２がＯＦＦの状態となる。さらに、時刻ｔ２では、Ｐ１にＬｏｗレベルの信号が入力され、Ｍ３がＯＦＦ、Ｍ４がＯＮとなる。この状態では、Ｍ４が導通状態であるため、Ｃ１に生じた電圧により、Ｍ１の電流駆動能力に応じた電流がＥＬ素子に供給される。つまり、ここで再び電流に変換される。これにより、供給された電流に応じた輝度でＥＬ素子が発光する。
本実施例においては画素回路として、図３の構成を一例に挙げたが、これに限るものではない。
【００７４】
（列駆動回路）
図５は本発明の列駆動回路に用いられる電圧電流変換回路の回路図である。
【００７５】
列駆動回路１は、少なくとも、第１から第６のトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ６、Ｔｒ７と容量Ｃｉｎ、Ｃｇとを有する。
【００７６】
第１のスイッチとなるトランジスタＴｒ１の第１端子は映像信号を与えるビデオラインｖｉｄｅｏに接続され、トランジスタＴｒ１の第２端子は第１の容量素子Ｃｉｎの第１端子に接続されている。第１の容量素子Ｃｉｎの第２端子は電圧電流変換を行う第３のトランジスタＴｒ３のゲート電極に接続されている。第２のトランジスタＴｒ２の第１端子と第２端子とはトランジスタＴｒ３のゲート電極と第２主電極とに夫々接続され、トランジスタＴｒ３の第１主電極は基準電圧源である接地端子に接続されている。トランジスタＴｒ３の第２主電極はトランジスタＴｒ４の第１端子とトランジスタＴｒ５の第１端子とに接続されている。トランジスタＴｒ５の第２端子はトランジスタＴｒ６の第１主電極とゲート電極とに接続されており、トランジスタＴｒ６の第２主電極は第２の基準電圧源（ＶＣＣ）に接続されている。
【００７７】
まず、ビデオラインｖｉｄｅｏをブランキングレベルに保持しておく。そして、トランジスタＴｒ１をオン、トランジスタＴｒ２をオフ、トランジスタＴｒ５をオン、トランジスタＴｒ４をオフした状態から、トランジスタＴｒ２をオンにする。続いて、トランジスタＴｒ５をオフする。そうすると、トランジスタＴｒ３のゲートへの充電動作は停止して、トランジスタＴｒ３のゲートはそれ自身の閾値電圧Ｖｔｈに漸近する。
【００７８】
その後、トランジスタＴｒ１をオフし、続いてトランジスタＴｒ２をオフする。ここで、トランジスタＴｒ３の自己放電動作は終了する。
【００７９】
その後、トランジスタＴｒ５をオンするが、トランジスタＴｒ３のゲート電圧は自身の閾値電圧Ｖｔｈと同じかその近傍であるので、トランジスタＴｒ３のドレイン電流は流れない。
【００８０】
続いて、トランジスタＴｒ１をオンして、映像信号を入力する。すると、ブランキングレベルに対する映像信号の差異だけ、ゲート電圧は上昇し、映像信号電圧がトランジスタＴｒ３のゲート容量Ｃｇに保持される。こうして、トランジスタｔｒ３の閾値電圧のばらつきは補償される。
【００８１】
トランジスタＴｒ５をオフした後、トランジスタＴｒ４をオンすれば、ゲート容量Ｃｇに保持された電圧、つまり映像信号電圧に応じた電流が出力端子ＯＵＴから引き込まれる。この電流が対応する画素回路にプログラミングされるべきデータ信号電流となる。
【００８２】
図６は、本発明の電圧電流変換回路に用いられる電圧電流変換トランジスタの構成を説明するための模式図である。
【００８３】
図６の（Ａ）は駆動能力の高いトランジスタを、（Ｂ）は駆動能力の低いトランジスタをそれぞれ示している。
【００８４】
９１、９２、９４、９５は、トランジスタの主電極領域（ソースまたはドレイン領域）、９３はゲート電極である。Ｗはトランジスタのチャンネル幅を、Ｌはトランジスタのチャンネル長を示している。トランジスタの駆動能力、ここでは電圧電流変換ゲインはＷ／Ｌが大きいほど高い。よって、発光効率の比較的低い電気光学素子のための列駆動回路には、図６（Ａ）のトランジスタを用い、発光効率の比較的高い電気光学素子のための列駆動回路には、図６（Ｂ）のトランジスタを用いるとよい。
【００８５】
（選択回路）
次に、本実施形態の選択回路３４について、図７を参照して説明する。
図７は列駆動回路１と電流検出回路２９と電流出力回路３３と選択回路３４と制御回路３５と補正回路の構成を示す。説明を簡単にするため列シフトレジスタ３は省略している。
【００８６】
補正係数によって補正された映像信号は、列駆動回路１から検出回路２９をスルーして選択回路３４にデータ線１４に入力される。なお、ここでは同色の映像信号が入力される列駆動回路３つを隣接して配置させている。これにより、近接する同じ色列にデータ信号電流を供給するための３つの隣接する列駆動回路内の電圧電流変換トランジスタの特性を近接的に近づけている。
【００８７】
図８は、理解を容易にするため、図７に示した回路から検出回路２９、電流出力回路３３、補正回路３２、制御回路３５を省略し、画像表示部９の一部を加えて示した本発明に用いられる選択回路とその周辺の模式図である。
【００８８】
ここでは列駆動回路１内に設けられたサンプルホールド回路Ｓ／Ｈも併せて図示している。
【００８９】
Ｇｍは映像信号電圧をデータ信号電流に変換する電圧電流変換回路である。詳しくは、図６の回路Ｇｍ１１、Ｇｍ１２、Ｇｍ１３、Ｇｍ２１、Ｇｍ２２、Ｇｍ２３にはＲ信号が入力され、回路Ｇｍ１４、Ｇｍ１５、Ｇｍ１６にはＧ信号が入力され、回路Ｇｍ１７、Ｇｍ１８、Ｇｍ１９はＢ信号が入力される。電圧電流変換回路Ｇｍは各色の注入電流に対する発光量つまり発光効率の違いによって色毎にＧｍ内の電圧電流変換トランジスタの駆動能力を変えている。そのためにトランジスタの（チャネル幅：Ｗ）／（チャネル長：Ｌ）を変えている。例えばＢ信号が入力される回路Ｇｍ１７、Ｇｍ１８、Ｇｍ１９内の電圧電流変換トランジスタのＷ／Ｌは、他色の回路Ｇｍ内の電圧電流変換トランジスタのＷ／Ｌと比べて大きくなっている。
【００９０】
このように、回路Ｇｍ内の電圧電流変換トランジスタの駆動能力を発光効率の劣るＢ信号に対して高く設定することで、Ｒ信号、Ｇ信号の映像信号の電圧振幅をＢ信号のそれより小さく設定する必要がない。そのため、輝度レベルの黒レベルから白レベルに対して、ＲＧＢ全色の回路Ｇｍ内の電圧電流変換トランジスタはＶｇｓ−Ｉｄ特性が同じ電流特性領域で動作することになる。よって、Ｖｇｓ−Ｉｄ特性における動作領域の違いによるガンマ特性の相違をＲＧＢ個別に補償する必要がなくなる。
【００９１】
なお、Ｂ信号の回路Ｇｍ内の電圧電流変換トランジスタのみを、Ｒ信号やＧ信号の回路Ｇｍ内の電圧電流変換トランジスタのＷ／Ｌ比より大きくすることに限定されるものではない。前述したように、各色毎に対応する回路Ｇｍ内の電圧電流変換トランジスタのＷ／Ｌを各色毎に変更してもよい。
【００９２】
図８の回路の動作について説明する。映像信号としては、同一行上で隣接するＲ画素とＧ画素とＢ画素とからなる画素で表示すべき信号を一組として、順次ＲＧＢ毎の共通入力線に入力される。
【００９３】
例えば、Ｒ画素の映像信号が回路Ｇｍ１１に対応するサンプルホールド回路Ｓ／Ｈに、Ｇ画素の映像信号が回路Ｇｍ１４に対応するサンプルホールド回路Ｓ／Ｈに、Ｂ画素の信号が回路Ｇｍ１７に対応するサンプルホールド回路Ｓ／Ｈに、取り込まれ、保持される。続いて、次列のＲ画素の映像信号が回路Ｇｍ１２に対応するサンプルホールド回路Ｓ／Ｈに、次列のＧ画素の映像信号が回路Ｇｍ１５に対応するサンプルホールド回路Ｓ／Ｈに取り込まれる。更に、次列のＢ画素の信号も回路Ｇｍ１８に対応するサンプルホールド回路Ｓ／Ｈに、取り込まれる。そして、３列目のＲ画素の映像信号が回路Ｇｍ１３に対応するサンプルホールド回路Ｓ／Ｈに、３列目のＧ画素の映像信号が回路Ｇｍ１６に対応するサンプルホールド回路Ｓ／Ｈに取り込まれる。また、３列目のＢ画素の信号が回路Ｇｍ１９に対応するサンプルホールド回路Ｓ／Ｈに、取り込まれる。
【００９４】
以下同様にして、４列目以降の映像信号が順次対応するサンプルホールド回路Ｓ／Ｈに、取り込まれ、保持される。
【００９５】
こうして、一行分の映像信号が色毎にサンプルホールド回路に取り込まれ、保持された後、同時に電圧電流変換回路Ｇｍ１１乃至Ｇｍ２３に出力される。回路Ｇｍ１１乃至Ｇｍ２３により電流に変換された信号、即ちデータ信号電流は選択回路２９を介して、画像表示部９のデータ線に出力される。
【００９６】
列駆動回路１内の各電圧電流変換回路に入力されるＶ１・Ｖ２・Ｖ３はＲ画素の映像信号であり、Ｖ４・Ｖ５・Ｖ６はＧ画素の映像信号であり、Ｖ７・Ｖ８・Ｖ９はＢ画素の映像信号である。
【００９７】
列駆動回路１で電圧電流変換されたデータ信号電流は制御回路３５の切り替え制御信号Ｐｓで３つの接続状態１、２、３から選ばれた一つにより定められたデータ線に出力される。
【００９８】
切り替え制御信号Ｐｓにより、例えば水平走査期間（１Ｈ）毎に接続状態が切り替えられ、順次、各列に対応した画素回路にデータ信号電流がプログラミングされる。
【００９９】
図９に選択回路３４を動作させたタイミング図を示す。Ｒ信号のみに着目する。信号Ｐｓに応じて、１Ｈ期間にＰｓ＝１が選択された時、Ｖ１による列駆動回路１の出力はＲ１のデータ線に出力され、Ｖ２による列駆動回１の出力はＲ２のデータ線に出力され、Ｖ３による列駆動回路１の出力はＲ３のデータ線に出力される。
【０１００】
次にＰｓ＝２が選択される１Ｈ期間では、Ｖ１に対応した出力はＲ３のデータ線に出力され、Ｖ２に対応した出力はＲ１のデータ線に出力され、Ｖ３に対応した出力はＲ２のデータ線に出力される。
【０１０１】
さらに、次のＰｓ＝３が選択される１Ｈ期間では、Ｖ１に対応した出力はＲ３のデータ線に出力され、Ｖ２に対応した出力はＲ２のデータ線に出力され、Ｖ３に対応した出力はＲ１のデータ線に出力される。そして、再び、Ｐｓ＝１が選択され、信号Ｐｓが状態１→状態２→状態３→状態１と１Ｈ期間毎に選択回路２９の接続状態を変更しながら前記動作を繰り返す。
【０１０２】
上記シーケンスで動作させることによって、隣接する３つの同色の電圧電流変換回路の特性ばらつきによる輝度への影響を７列分の空間内に分散させることができ、固定パターンの表示不均一性を軽減できる。
【０１０３】
繰り返すが、選択回路３４によれば、１ブロック、つまり、同色の３つの隣接する電圧電流変換回路の出力のバラツキを空間的に分散しているが、複数のブロックに亘るバラツキを十分に低減することはできない。
【０１０４】
この場合、図２、図７に示す構成を用いて、ブロック毎に３つの電圧電流変換回路Ｇｍの出力電流を検出し、検出結果から補正を行うことにより、ブロック間に亘る出力電流ばらつきを軽減することができる。
【０１０５】
具体的には、列駆動回路１と選択回路３４との間に、図５に示すように総和電流出力回路２９を設ける。同色信号が入力される３つの列駆動回路（例えばＧｍ１１、Ｇｍ１２、Ｇｍ１３）より出力された出力電流を３つの列駆動回路毎に総和電流Ｉｏｕｔとして総和電流検出回路３３に出力するように映像信号を入力して検出する。出力回路３３は、総和電流Ｉｏｕｔを補正回路３２に供給する。補正回路３２は、同色に該当する３つの列駆動回路の出力電流と、ＲＧＢ個別に設定された基準信号とを比較する。例えば、図１４においてＲ信号はＩｒｆｆ、Ｇ信号はＩｇｆｆ、Ｂ信号はＩｂｆｆとなる基準信号電流と比較されて演算処理が行われる。そして、同色信号が入力される３つの列駆動回路毎の補正係数を得て、補正係数をＳＲＡＭなどからなるラインメモリに記憶する。補正回路３２に記憶された補正係数を用いて、補正された映像信号が列駆動回路１に入力され、列駆動回路１のデータ信号出力がデータ線を介して画素回路２に入力される。あるいは、補正回路３２は、同色の信号が入力される３つの列駆動回路の出力電流と、ＲＧＢ同一の基準信号電流とを用いて演算処理を行い、３つの列駆動回路毎に補正係数を得て、補正係数を記憶する。補正回路３２に記憶された補正係数とＲＧＢ個別のコントラスト比を用いて、補正された映像信号が列駆動回路１に入力され、列駆動回路１の出力電流がデータ線を介して画素回路２に入力される。こうすることによって、ブロック間の同色信号が入力される列駆動回路の出力電流ばらつきを軽減することができる。
【０１０６】
図１０、図１１は、本実施の形態による動作の一例を示している。
図１０に示すように、データ線Ｒ１に接続された複数のＲ画素へのプログラミングタイミングを示している。ここでは、１水平走査期間毎に順次一つの行がノンインターレースで選択され、選択されたＲの画素回路へデータ信号電流が取り込まれプログラミングされる。
【０１０７】
１行目の画素回路が選択された１Ｈ期間でＧｍ１１によって電圧電流変換されたデータ信号電流が該当画素回路にプログラミングされる。次の１Ｈ期間では２行目の画素回路が選択され、Ｇｍ１２によって電圧電流変換されたデータ信号電流が該当画素回路にプログラミングされる。次の１Ｈ期間では３行目の画素回路が選択され、Ｇｍ１３によって電圧電流変換されたデータ信号電流が該当画素回路にプログラミングされる。次の１Ｈ期間では４行目の画素回路が選択され、Ｇｍ１１によって電圧電流変換されたデータ信号電流が該当画素回路にプログラミングされる。
【０１０８】
ＲＧＢ×３列×５行の画素回路に対してどの電圧電流変換回路Ｇｍからプログラミングされたかを図１１に示す。なお、ここでは、隣接行の画素が同じ電圧電流変換回路Ｇｍによってプログラミングされないようにしており、先に示した順番で必ずしも動作させる必要はない。
【０１０９】
このように、駆動することによって固定パターンの表示不均一性の発生を低減することができる。
【０１１０】
さらに、本実施例はＲＧＢ画素の３色によって構成されたパネルについて説明をしたが、原色数ｎ色（ｎ：整数）によって構成されたパネルは、入力される原色毎に列駆動回路の駆動能力が設定された列駆動回路を本実施例と同様に構成して動作させてもよい。
【０１１１】
また、本実施例は例えば１フィールド単位で同一画素に電流プログラミングをするＧｍを同一色に該当するＧｍが順に割り当てられる。具体的には、Ｒ１列１行目の画素がＧｍ１１→Ｇｍ１２→Ｇｍ１３→Ｇｍ１１と１フィールド毎に順に電流プログラミングするようにしてもよい。
【０１１２】
（実施形態２）
図１２乃至１４を参照して、本実施の形態、つまり、インターレース走査により画素回路へのプログラミング動作を行う装置について説明する。基本的な回路構成などは上述した実施形態１と同じである。
【０１１３】
図１２、図１３に、データ線Ｒ１に接続された複数のＲ画素へのプログラミング動作のタイミングチャートを示す。図１２に示すように、奇数行が選択されるＯＤＤフィールドにおいて、まず１Ｈ期間で１行目が選択され、回路Ｇｍ１１によって電圧電流変換されたデータ信号電流が１行目の画素回路にプログラミングされる。次の１Ｈ期間では３行目が選択され、回路Ｇｍ１２によるデータ信号電流が３行目の画素回路にプログラミングされる。次の１Ｈ期間では５行目が選択され、回路Ｇｍ１３によって５行目の画素回路がプログラミングされる。次の１Ｈ期間では７行目が選択され、再び回路Ｇｍ１１によって電圧電流変換されたデータ信号電流が７行目の画素回路にプログラミングされる。
【０１１４】
このようにして（２Ｎ−１）行目  （Ｎ：自然数）に相当する画素回路がこのフィールド内の１Ｈ期間毎に回路Ｇｍ１１→Ｇｍ１２→Ｇｍ１３→Ｇｍ１１の順で繰り返しプログラミングされる。
【０１１５】
図１３に示すように、次のＥＶＥＮフィールドでは偶数行が選択され、まず１Ｈ期間で２行目が選択され、回路Ｇｍ１３によって電圧電流変換されたデータ信号電流が２行目の画素回路にプログラミングされる。次の１Ｈ期間では４行目が選択され、更に次の１Ｈ期間では６行目が選択され、次の１Ｈ期間では８行目が選択される。このようにして（２Ｎ）行目  ［Ｎ：自然数］に相当する画素回路がこのフィールド期間内の１Ｈ期間毎に回路Ｇｍ１３→Ｇｍ１１→Ｇｍ１２→Ｇｍ１３の順で繰り返しプログラミングされる。
【０１１６】
このようにして、ＲＧＢ×３列×５行の各画素が、どの回路Ｇｍによってプログラミングされたかを図１４に示す。
【０１１７】
ここで、例えば偶数フィールド期間で、奇数フィールドと同様にＧｍ１１→Ｇｍ１２→Ｇｍ１３→Ｇｍ１１の順に繰り返しながら電流プログラミングすると２行連続して同じ電圧電流変換回路からのデータ信号電流を使用することになる。これは、固定パターンの要因になる。そのため、インタレース走査によるプログラミングを実行する場合には、共通のデータ線に接続された隣接行の画素には、１フレーム走査期間内に同じ列駆動回路からの出力が供給されないように、行を選択することが好ましい。
【０１１８】
なお、隣接行の画素が同じＧｍ電流出力によって電流プログラミングされないようにフィールド毎に選択回路の選択方法を設定すればよく、先に示したＧｍの順番で必ずしも動作させる必要はない。また、１フレーム走査単位で同一画素に電流プログラミングする回路Ｇｍを同一色に該当する回路Ｇｍが順に割り当てられるようにすることも好ましい。具体的には、Ｒ１列１行目の画素がＧｍ１１→Ｇｍ１２→Ｇｍ１３→Ｇｍ１１と１フレーム毎に順に電流プログラミングをするようにする。
【０１１９】
（実施形態３）
なお、上記実施形態１及び２はＲＧＢ列を１列とした時に１ブロック内の複数の列数と同数のメモリに補正係数を記憶させて補正動作させた例である。本発明はこれらに限定されず、１ブロック内の列数と異なった数のメモリに補正係数を記憶させて補正動作させてもよい。
【０１２０】
例えば、同色の映像信号が入力される列駆動回路がＳ個（Ｓ：自然数）単位で隣接して配置される場合、すなわち、Ｒ信号、Ｇ信号、Ｂ信号が入力される列駆動回路がそれぞれＳ個のある場合はそれぞれを１ブロックとする。１ブロック内で同色の映像信号が入力される列駆動回路は各色毎のＳ本のデータ線に選択回路によってある一定周期毎で順次接続される。さらに、同色の映像信号が入力されるＳ個の列駆動回路単位で１ブロック内では３個の補正係数を算出し、補正係数をメモリに記憶させることができる。
【０１２１】
具体的には、図１５のようなパネル構成にしてＲＧＢ列を１列として、２列分の画素列に対応した列駆動回路を１ブロックする。各ブロックでは、同色信号が入力される２つの列駆動回路（Ｇｍ１とＧｍ２）を隣接して配置させ、選択回路３４によって、一定周期毎に２つの列駆動回路の出力先を切替えて動作させる。これによって、１ブロック内で同色の映像信号が入力される２つの列駆動回路内の電圧電流変換トランジスタの特性バラツキを分散させることができる。また、前記２つの列駆動回路毎に総和電流Ｉｏｕｔとして検出できるように映像信号を入力して検出し、１ブロックの補正係数をメモリに記憶させて補正動作させることもできる。
【０１２２】
選択回路による輝度ばらつき軽減手段と補正係数を算出して補正する手段は互いに独立に動作させることができる。
【０１２３】
上述した各実施形態の表示装置は各種電子機器に適用できる。
【０１２４】
図１７は、本発明が用いられる電子機器としてのデジタルスチルカメラシステムのブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【０１２５】
図１７において、撮像部５１で撮影した映像または、メモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２などを制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
【０１２６】
そして、本発明の実施形態による表示装置及びアクティブマトリクス装置においては、ＲＧＢ各画素に所望の電流を供給する列駆動回路の電圧電流変換回路の駆動能力が、ＲＧＢ３色のうち少なくとも２色の間で異なっている。
【０１２７】
本発明の情報表示装置は、例えば携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラのいずれかの形態をとる。もしくは、それらの各機能の複数を実現する装置である。情報表示装置は、情報入力部を備えている。例えば、携帯電話の場合には情報入力部は、アンテナを含んで構成される。ＰＤＡや携帯ＰＣの場合には、情報入力部は、ネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳなどによる光センサ部を含んで構成される。
【図面の簡単な説明】
【０１２８】
【図１】本発明の一実施形態に係る表示装置の構成を示すブロック図である。
【図２】本発明に用いられる信号検出回路の回路図である。
【図３】本発明に用いられる画素回路の回路図である。
【図４】図３に示す画素回路の動作を説明するためのタイミングチャートである。
【図５】本発明に用いられる電圧電流変換回路の回路図である。
【図６】本発明に用いられる電圧電流変換トランジスタの模式的上面図である。
【図７】本発明に用いられる補正回路を説明するためのブロック図である。
【図８】本発明に用いられる選択回路及びその周辺の回路図である。
【図９】本発明に用いられる列駆動回路のサンプリング動作を説明するためのタイミングチャートである。
【図１０】本発明の一実施形態によるプログラミング動作を説明するためのタイミングチャートである。
【図１１】本発明の一実施形態によるプログラミング動作を説明するための模式図である。
【図１２】本発明の別の実施形態によるプログラミング動作を説明するためのタイミングチャートである。
【図１３】本発明の別の実施形態によるプログラミング動作を説明するためのタイミングチャートである。
【図１４】本発明の別の実施形態によるプログラミング動作を説明するための模式図である。
【図１５】本発明の更に別の実施形態による列駆動回路とその周辺の回路ブロック図である。
【図１６】本発明の一実施形態による電圧電流変換トランジスタの特性と映像信号振幅との関係を説明するための模式図である。
【図１７】本発明が適用可能な電子機器の一例を示すブロック図である。
【図１８】従来の表示装置のブロック図である。
【図１９】列駆動回路の一例を示す回路図である。
【図２０】電圧電流変換トランジスタの特性と映像信号振幅との関係を説明するための模式図である。
【符号の説明】
【０１２９】
１  列駆動回路
２  画素回路
３  列シフトレジスタ
５  行シフトレジスタ
６、７、８  入力回路
９  画像表示部
１４  データ線
２０  行選択線
２１  制御信号
２９  検出回路
３０  ゲート回路
３２  補正回路
３３  出力回路
３４  選択回路
３５  制御回路
Ｔｒ３  電圧電流変換トランジスタ
Ｗ  チャンネル幅
Ｌ  チェンネル長
１００  表示パネル
【図１】
2007271968.tif 000003
【図２】
2007271968.tif 000004
【図３】
2007271968.tif 000005
【図４】
2007271968.tif 000006
【図５】
2007271968.tif 000007
【図６】
2007271968.tif 000008
【図７】
2007271968.tif 000009
【図８】
2007271968.tif 000010
【図９】
2007271968.tif 000011
【図１０】
2007271968.tif 000012
【図１１】
2007271968.tif 000013
【図１２】
2007271968.tif 000014
【図１３】
2007271968.tif 000015
【図１４】
2007271968.tif 000016
【図１５】
2007271968.tif 000017
【図１６】
2007271968.tif 000018
【図１７】
2007271968.tif 000019
【図１８】
2007271968.tif 000020
【図１９】
2007271968.tif 000021
【図２０】
2007271968.tif 000022