(57)【要約】【課題】被写体の明るさにより読み出しモードを切り換える固体撮像装置では、暗い画像の動画歪と明るい画像の雑音悪化の対策がなされていない。また、画素を高速で読み出して動画歪を低減する固体撮像装置では、高速読み出しに伴うＳ／Ｎの悪化が起こる。【解決手段】全部の画素１の受光時間を１フレーム期間とする。また、全部の画素１を１列置きの２組に分け、それらを別々の回路で読み出すので、全画素１を１組の回路で１フレーム期間をかけて読み出す場合に比べ、同じ駆動周波数でも、半分の時間で読み出すことができる。第１信号出力回路４と第２信号出力回路５からの出力は、１フレーム期間の半分の時間でメモリ９に書き込まれる。メモリ９に書き込まれた信号は、１水平ラインの信号で見ると奇数番目の画素の信号と偶数番目の画素の信号に分離しているので、信号合成手段１０によって正しい配列に直され、１フレーム時間をかけて出力される。【選択図】図１
2007166486.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域に配列された、１フレーム（又は１フィールド）の一画面を構成する複数の画素から、１フレーム期間（又は１フィールド期間）よりも短い期間で信号を読み出す固体撮像装置であって、
前記撮像領域に配列された前記複数の画素を複数の組に分け、各組の画素の受光時間を１フレーム期間（又は１フィールド期間）とすると共に、前記各組の画素を組別に独立して駆動して、前記各組の画素から信号を並行して読み出す読み出し手段と、
前記読み出し手段により読み出された、前記各組の画素の出力信号を合成して一画面分の出力信号を出力する信号合成手段と
を有することを特徴とする固体撮像装置。
【請求項２】
撮像領域に配列された、１フレーム（又は１フィールド）の一画面を構成する複数の画素から、１フレーム期間（又は１フィールド期間）よりも短い期間で信号を読み出す固体撮像装置であって、
前記撮像領域に配列された前記複数の画素のそれぞれにおいて、１フレーム期間（又は１フィールド期間）よりも短い第１の受光時間で光電変換して得た第１の信号を前記複数の画素から読み出した後、前記第１の受光時間よりも短い第２の受光時間で光電変換して得た第２の信号を前記複数の画素から読み出す読み出し手段と、
前記第１の信号を蓄積する第１の蓄積手段と、
前記第２の信号を蓄積する第２の蓄積手段と、
前記第１の蓄積手段に蓄積された第１の信号を１フレーム期間（又は１フィールド期間）かけて読み出した信号から、前記第２の蓄積手段に蓄積された第２の信号を１フレーム期間（又は１フィールド期間）かけて読み出した信号を、対応する画素単位で差し引いて差分信号を生成する差分処理手段と
を有し、前記差分信号を撮像信号として出力することを特徴とする固体撮像装置。
【請求項３】
前記差分処理手段から出力される差分信号と、前記第１の蓄積手段から出力される前記第１の信号とのうち、任意に選択した一方の信号を出力する信号選択手段を有することを特徴とする請求項２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に係り、特に撮像画面の水平１ライン毎に光電変換信号の読み出しと光電変換領域のリセットを行う、いわゆるラインシャッタ（ローリングシャッタ、フォーカルプレーンシャッタ）動作を行う固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、大別するとＣＣＤ（Charge Coupled Device：電荷転送素子）とＣＭＯＳ（Complementary MOS）センサの２種類に分けられる。ＣＣＤは、画素内のフォトダイオードで光電変換して得られた電荷を垂直電荷転送路、水平電荷転送路を通して読出し部に転送し、そこで電圧に変換して出力信号を得る構造である。全画素で光電変換された電荷を単一の読出し部で電圧に変換するため、ＣＣＤは画素間の信号のばらつきが少なく、低雑音であるという特徴を有する。また、フォトダイオードで光電変換された電荷を、全画素で同時に垂直電荷転送路に移してから順次転送して信号読出しを行うので、いわゆるグローバルシャッタ（一括シャッタ）動作が容易に実現できる。一方、ＣＣＤは、電荷の転送に数種類の高い電圧が必要で消費電力が大きくなり、また画素数が多くなると電荷の転送、特に水平電荷転送に時間がかかり高速で動作できないなどの不具合がある。
【０００３】
それに対してＣＭＯＳセンサは、フォトダイオードで光電変換して得られた電荷を画素内で電圧または電流信号に変換し、その信号を画素内に設けた増幅用トランジスタで増幅してから画素外に出力する構造をとる。マトリクス状に並べた複数の画素をスイッチで切り替えて信号を読み出すので、ＣＭＯＳセンサの動作速度は速く、また、各画素と周辺駆動回路をＣＭＯＳで構成するため、ＣＭＯＳセンサは低電圧で駆動できて低消費電力となり、さらに、ＡＤコンバータなどの信号処理回路も同一チップに搭載できる等々の特徴を持っている。
【０００４】
一方で、ＣＭＯＳセンサは、画素内に設けた個別の画素増幅トランジスタで信号を増幅するため画素間の信号ばらつきが大きく、ＣＣＤに比べて雑音特性が不利になる。また、ＣＣＤで容易に実現できるグローバルシャッタ動作をＣＭＯＳセンサで雑音特性を悪化させずに実現しようとすると、１画素あたりのトランジスタ数を５個に増やして画素内に一括転送用信号蓄積領域を設ける必要があり、チップ面積が大きくなってコスト高となる。このため、一般的な１画素に４個のトランジスタを持つＣＭＯＳセンサでは、撮像画面の水平１ライン毎に信号の読み出しと光電変換領域のリセットを行う、いわゆるラインシャッタ（ローリングシャッタ、フォーカルプレーンシャッタ）動作が基本となっている。
【０００５】
ここで固体撮像装置によって撮影した画像とシャッタ動作の関係について説明する。動きの速い被写体をラインシャッタ動作の撮像装置で撮ると画像が歪む。例えば、図９（Ａ）に示すように、上下に動く円形のボール１０１を被写体として、画面の上端から１ラインずつ読み出す方式のＣＭＯＳセンサで撮像すると、ボール１０１が上に動く場合は同図（Ｂ）に１０２で示すように扁平になり、ボール１０１が下に動く場合は同図（Ｃ）に１０３で示すように楕円状に伸びる。
【０００６】
また、同じセンサで図９（Ｄ）に示すように左右に動く矩形の被写体１０４を撮ると、矩形の被写体１０４が左に動く場合は、撮像画像は同図（Ｅ）に１０５で示すように上辺に対して下辺が左方向にずれ、被写体１０４が右に動く場合は、撮像画像は同図（Ｆ）に示すように上辺に対して下辺が右方向にずれる。
【０００７】
図９に示した撮像画像が被写体画像と異なる現象は、ラインシャッタ動作において１ライン毎の受光時間がずれていることに起因する。すなわち、１ラインの受光時間は、そのラインの読み出しが終わった直後から、次にそのラインを読み出すまでの間（１フィールド期間または１フレーム時間）であるが、最上端の１ラインと最下端の１ラインではその受光開始時間が１フィールド期間または１フレーム期間ずれており、動きの速い被写体では撮像位置の差が大きくなり画像が歪む。
【０００８】
これは、撮影した画像を静止画として読み出す場合に特に目立つ不具合である。一方、グローバルシャッタ動作の撮像装置では全画素の受光開始時間と受光終了時間が同じなので、動きの速い画像でも上述の歪みは発生しない。
【０００９】
そこで、上記の動画歪を改善するため、ラインシャッタ動作のＣＭＯＳセンサを動画・静止画撮影カメラに応用するときは、メカニカルシャッタを全画素のフォトダイオードの入射側前方に設けて、垂直帰線期間中にメカニカルシャッタを開いて全画素同一時間だけ受光し、その後メカニカルシャッタを閉じてから全画素の信号を読み出すことが行われるが、メカニカルシャッタを入れることにより光学系が大きくなり、コストが上がり、また制御が複雑になり消費電力も増加するなどの問題がある。
【００１０】
また、通常はラインシャッタ動作が基本の１画素に４個のトランジスタを持つＣＭＯＳセンサでもグローバルシャッタ動作を行えるが、その場合は雑音特性が悪くなることが一般に知られている。すなわち、１画素が１個のフォトダイオードと４個のトランジスタ（画素増幅トランジスタ、画素選択トランジスタ、リセットトランジスタ、電荷転送トランジスタ）で構成される一般的なＣＭＯＳセンサでは、画素毎の増幅特性のばらつきに起因する雑音を除去するために、画素増幅トランジスタの入力をリセットした直後の出力（第１出力）と、フォトダイオードで光電変換した電荷を画素増幅トランジスタへ転送した直後の出力（第２出力）との差をとって信号出力としている。これを相関二重サンプリング（ＣＤＳ）と称する。
【００１１】
通常のラインシャッタ動作の場合、水平１ライン毎に画素増幅トランジスタの入力をリセットして第１出力を読み出し、その後に前記リセット状態の入力端子にフォトダイオードで光電変換した電荷を転送して第２出力を読み出すので、第１出力と第２出力の差をとると、画素増幅トランジスタの増幅特性に起因するノイズを正しく除去できる。
【００１２】
一方、この１画素４トランジスタのＣＭＯＳセンサでグローバルシャッタ動作を行う場合、まず全ての画素増幅トランジスタの入力をリセット（第１リセット）してから全画素一斉にフォトダイオードで光電変換した電荷を画素増幅トランジスタの入力に転送し、その後、水平１ライン毎に信号出力（第２出力）を読み出し、更にその水平１ラインをリセット（第２リセット）してからリセット出力（第１出力）を読み出し、これら第１出力と第２出力の差を取って信号出力とする。従って、このグローバルシャッタ動作では、それぞれの出力を読み出す前に別々のリセット（第１リセットと第２リセット）を行うので、リセット電圧に起因する雑音が取りきれず、ラインシャッタ動作に比べ雑音が大きくなる。
【００１３】
以上の技術背景をもとに、ＣＭＯＳセンサの１画素あたりのトランジスタ数を増やさないで、なおかつ、ラインシャッタ動作の動画歪を減らす試みがいくつかなされている（例えば、特許文献１、特許文献２参照）。特許文献１には、１画素４トランジスタのＣＭＯＳセンサにおいて、通常の動作であるラインシャッタ動作（モード１）と、高雑音のグローバルシャッタ動作（モード２）を被写体の明るさによって切り換えて使う方法が開示されている。ここでは、被写体が暗い時は画素毎の固定パターン雑音が目立つので、低雑音のモード１で信号を読み出し、被写体が明るく動きが激しいときは雑音特性を犠牲にして動画歪を減らすモード２で信号を読み出すものである。
【００１４】
また、特許文献２には、ラインシャッタ動作の基本はそのままで、読み出し速度を速めて、動画歪を減らす方法が開示されている。この方法では、１フレームの画素を１フレーム時間より短い時間で読み出し、水平１ライン毎の受光開始時間の差を少なくしている。通常は１フレームの画素を１フレーム時間で読み出すが、これを４分の１の時間で読み出せば、最上端の水平ラインと最下端の水平ラインとの受光開始時間の差も４分の１になり、画素歪が改善される。通常よりも高速で読み出した画像信号はメモリに蓄積し、通常の１フレーム時間をかけて外部に出力している。
【００１５】
【特許文献１】特開２００２−３２０１４１号公報
【特許文献２】特開平９−１８１９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかるに、特許文献１記載の従来の固体撮像装置では、被写体の明るさにより読み出しモードを切り換えて、暗い画像の低雑音読み出しと明るい画像の動画歪低減を達成しているが、暗い画像の動画歪と明るい画像の雑音悪化にはなんら対策がなされていない。また、ある一定の明るさを基準として読み出しモードを自動的に切り換える際、画像に雑音が発生するなどの不具合もある。
【００１７】
一方、特許文献２記載の従来の固体撮像装置では、１フィールド（フレーム）の画素を高速で読み出して動画歪を低減しているが、反面、高速読み出しに伴うＳ／Ｎの悪化が起こる。すなわち、特許文献２の実施の形態に記載されているように、１フィールドの画像を通常の４分の１の時間で読み出し、１フィールド時間で４回の読み出しを行う場合、各画素の受光時間は最長でも１フィールド時間の４分の１となり、信号出力の大きさも４分の１に低下する。一方、雑音レベルは、画素アンプのばらつきによる固定パターン雑音が主であり、画素の受光時間によっては変化しない。そのため、信号出力のＳ／Ｎが悪化する。また、読み出し周波数が高くなるので、回路設計がシビアになり特性ばらつきが増えるなどの不具合もある。
【００１８】
本発明は以上の点を鑑みてなされたもので、ラインシャッタ動作を基本としながら動画歪を低減し、なおかつ、Ｓ／Ｎを悪化させない固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、第１の発明の固体撮像装置は、撮像領域に配列された、１フレーム（又は１フィールド）の一画面を構成する複数の画素から、１フレーム期間（又は１フィールド期間）よりも短い期間で信号を読み出す固体撮像装置であって、撮像領域に配列された複数の画素を複数の組に分け、各組の画素の受光時間を１フレーム期間（又は１フィールド期間）とすると共に、各組の画素を組別に独立して駆動して、各組の画素から信号を並行して読み出す読み出し手段と、読み出し手段により読み出された、各組の画素の出力信号を合成して一画面分の出力信号を出力する信号合成手段とを有することを特徴とする。
【００２０】
この発明では、各組の画素を組別に独立して駆動して、各組の画素から信号を並行して読み出すようにしたため、全画素から１フレーム期間（又は１フィールド期間）の組数分の１倍の期間で信号を読み出すことができ、また、全画素の受光時間は１フレーム期間（又は１フィールド期間）なので、信号出力の低下を回避できる。
【００２１】
また、上記の目的を達成するため、第２の発明は、撮像領域に配列された、１フレーム（又は１フィールド）の一画面を構成する複数の画素から、１フレーム期間（又は１フィールド期間）よりも短い期間で信号を読み出す固体撮像装置であって、撮像領域に配列された複数の画素のそれぞれにおいて、１フレーム期間（又は１フィールド期間）よりも短い第１の受光時間で光電変換して得た第１の信号を複数の画素から読み出した後、第１の受光時間よりも短い第２の受光時間で光電変換して得た第２の信号を複数の画素から読み出す読み出し手段と、第１の信号を蓄積する第１の蓄積手段と、第２の信号を蓄積する第２の蓄積手段と、第１の蓄積手段に蓄積された第１の信号を１フレーム期間（又は１フィールド期間）かけて読み出した信号から、第２の蓄積手段に蓄積された第２の信号を１フレーム期間（又は１フィールド期間）かけて読み出した信号を、対応する画素単位で差し引いて差分信号を生成する差分処理手段とを有し、差分信号を撮像信号として出力することを特徴とする。
【００２２】
この発明では、撮像領域に配列された複数の画素のそれぞれにおいて、１フレーム期間（又は１フィールド期間）よりも短い第１の受光時間で光電変換して得た第１の信号を複数の画素から読み出した後、第１の受光時間よりも短い第２の受光時間で光電変換して得た第２の信号を複数の画素から読み出し、それらを対応する画素単位で差し引いて差分信号を生成して、それを最終的な撮像信号とする。これにより、１フレーム期間（又は１フィールド期間）の受光時間の途中で電荷を排出する、いわゆる電子シャッタ動作を導入することができる。
【００２３】
また、上記の目的を達成するため、第３の発明の固体撮像装置は、第２の発明の構成に加えて、差分処理手段から出力される差分信号と、第１の蓄積手段から出力される第１の信号とのうち、任意に選択した一方の信号を出力する信号選択手段を有する。この発明では、信号選択手段により電子シャッタ動作による撮像信号を得る時は差分信号を選択し、通常の撮像信号を得るときは第１の信号を選択する。
【発明の効果】
【００２４】
本発明によれば、撮像領域の複数の画素を複数の組に分け、各組の画素を組別に独立して駆動して、各組の画素から信号を並行して読み出すことにより、全画素から１フレーム期間（又は１フィールド期間）の組数分の１倍の期間で信号を読み出すようにしたため、駆動周波数を高めなくても、全画素の読み出しが短時間ででき、その結果、画面の最上端のラインと最下端のラインの受光時間差が少なくなり、動きの速い被写体の画像歪みを低減できる。
【００２５】
また、本発明によれば、全画素の受光時間は１フレーム期間（又は１フィールド期間）なので、信号出力の低下を回避でき、その結果、画素から読み出される信号のＳ／Ｎの劣化を防止できる。
【００２６】
更に、本発明によれば、電子シャッタ動作を導入して画素の受光時間を１フレーム期間（又は１フィールド期間）より短くする場合は、１フレーム期間（又は１フィールド期間）よりも短い第１の受光時間で光電変換して得た画素読み出し信号である第１の信号を複数の画素から読み出した後、第１の受光時間よりも短い第２の受光時間で光電変換して得た第２の信号を複数の画素から読み出し、それらを対応する画素単位で差し引いて差分信号を生成することにより、第２の信号は受光時間が短いので画素に固有な雑音成分が主体であるダミー信号であるため、Ｓ／Ｎの改善された画素読み出し信号（差分信号）を得ることができると共に、電子シャッタ動作により感度調整や蛍光灯照明下の撮像で発生するフリッカの対策もできる。
【発明を実施するための最良の形態】
【００２７】
次に、本発明の実施の形態について図面と共に説明する。
【００２８】
（第１の実施の形態）
図１は本発明になる固体撮像装置の第１の実施の形態の構成図を示す。同図において、複数個の単位画素１が２次元マトリクス状に並んだ撮像領域（ここでは、図示の便宜上、１２個の単位画素１が３行４列に配置されている）があり、その左側には垂直走査回路２が、上側には第１水平走査回路３と第１信号出力回路４とが、又その下側には第２水平走査回路６と第２信号出力回路５とがそれぞれ設けられている。
【００２９】
単位画素１の出力を読み出す垂直信号線７、８は、１列おきに第１信号出力回路４と第２信号出力回路５に接続される。第１信号出力回路４は第１水平走査回路３により、また、第２信号出力回路５は第２水平走査回路６により、それぞれ水平方向の単位画素１の読み出しを制御する。ここでは、全画素を１列置きの２組に分け、単位画素１の受光期間を１フレーム期間とし、各単位画素１を別々の回路４，５で互いに独立して読み出すので、全画素を１組の回路で１フレーム期間をかけて読み出す場合に比べ、同じ駆動周波数でも、１フレーム期間の半分の時間で読み出すことができる。
【００３０】
第１信号出力回路４と第２信号出力回路５から、それぞれ並行して１フレーム期間の半分の時間で読み出された画素出力信号は、１フレーム期間の半分の時間でメモリ９に書き込まれる。メモリ９に書き込まれた信号は、１水平ラインの信号で見ると奇数番目の画素の信号と偶数番目の画素の信号に分離しているので、信号合成手段１０によって正しい配列に直され、１フレーム時間をかけて出力される。
【００３１】
図２は図１に示した本発明になる固体撮像装置の第１の実施の形態におけるフォトダイオードの受光時間と信号読み出し期間の関係を示す。この図２はラインシャッタ動作の読み出しタイミングを表わすものであり、Ｎ本の水平走査ラインを上から順番に読み出して１フレームとしている。第１番目の水平ラインの読み出し開始と同時に１フレーム期間がスタートするが、第Ｎ番目の水平ラインの読み出しは１フレーム期間の途中で終了する。
【００３２】
すなわち、１フレーム期間より短い時間で１フレーム分の信号を読み出す。ラインシャッタ動作では、あるラインの読み出しが終わった直後にそのラインのフォトダイオードの受光が開始し、次にそのラインが読み出されるまでの時間がそのラインのフォトダイオードの受光時間となるので、図２のＮラインのフォトダイオードの受光時間は１フレーム期間である。
【００３３】
また、第１ラインと第Ｎラインの受光開始時間の差は、１フレームの信号を読み出す時間であり、図２の場合は１フレーム時間より短い。このように、最上端と最下端のラインの受光時間差が少なくなるので、動きの速い被写体でも画像の歪が少なくなり、一方、各ラインの受光時間は１フレーム時間あるので、フォトダイオードの受光時間が短く信号出力が低下してＳ／Ｎが悪化するという不具合は発生しない。
【００３４】
図２のように１フレームの信号を１フレーム期間より短い時間で画素から読み出す場合は、図３に示すように、１フレーム期間をかけて外部へ出力しなければならない。通常は、フレームメモリに読み出し信号を書き込み、そこから１フレーム期間をかけて信号を読み出す方法をとる。
【００３５】
図１の単位画素１は従来から実施されているような、４個のトランジスタで構成できる。この例を図４に示す。図４において、フォトダイオード２６のｎ側端子は電荷転送トランジスタ２７のソース及びドレインを通して、ソースフォロワを構成する画素増幅トランジスタ２８のゲートに接続されている。画素増幅トランジスタ２８のソースは垂直信号線３５に接続され、そのドレインは画素選択トランジスタ２９のソースに接続される。画素選択トランジスタ２９のドレインとリセットトランジスタ３０のドレインは電源３４に共通接続され、リセットトランジスタ３０のソースは画素増幅トランジスタ２８のゲートに接続されている。
【００３６】
リセットトランジスタ３０のゲートはリセットバス３１に、画素選択トランジスタ２９のゲートは選択バス３２に、また電荷転送トランジスタ２７のゲートは転送バス３３にそれぞれ接続され、これらのバス配線３１〜３３は垂直走査回路３６（図１の垂直走査回路２に相当）に接続されていている。また、垂直信号線３５は信号出力回路３７（図１の信号出力回路４又は５に相当）に接続され、信号出力回路３７は水平走査回路３８（図１の水平走査回路３又は６に相当）で制御される。
【００３７】
次に、図４に示す単位画素１の動作について図５のタイミングチャートと共に説明する。図５の時刻ｔ１で（Ａ）に示す選択バス３２の電位Ｖｓｅｌｅｃｔが高電位となり、特定の水平ラインが選択される。時刻ｔ２でリセットバス３１の電位Ｖｒｅｓｅｔが図５（Ｂ）に示すように高電位となって、画素増幅トランジスタ２８のゲートがリセットされ、その時の図５（Ｄ）に示すリセット出力Ｖｏｕｔが垂直信号線３５に読み出される。
【００３８】
次の時刻ｔ３でリセットバス３１の電位Ｖｒｅｓｅｔが図５（Ｂ）に示すように低電位になった後、時刻ｔ４で転送バス３３の電位Ｖｔｒａｎｓが図５（Ｃ）に示すように高電位となって、転送トランジスタ２７がオンとされると、フォトダイオード２６から光電変換された電荷が転送トランジスタ２７のソース、ドレインを通して画素増幅トランジスタ２８のゲートに転送される。この電荷転送の際、フォトダイオード２６に蓄積した光電変換電荷がすべて電荷転送トランジスタ２７のドレイン側（画素増幅トランジスタ２８のゲート側）に移るように、フォトダイオード２６は埋め込み型とする。
【００３９】
上記光電変換電荷の転送と共に画素増幅トランジスタ２８のソースから信号出力が垂直信号線３５に図５（Ｄ）に示すようにＶｏｕｔとして読み出される。時刻ｔ５までにフォトダイオード２６の光電変換電荷はゼロとなってフォトダイオード２６のリセットが終わり、時刻ｔ５で転送バス３３の電位Ｖｔｒａｎｓが図５（Ｃ）に示すように低電位になって電荷転送トランジスタ１７がオフとなる。
【００４０】
時刻ｔ５から次のフレームの受光時間がスタートする。時刻ｔ６で選択バス３２の電位Ｖｓｅｌｅｃｔが図５（Ａ）に示すように低電位となって、水平１ラインの読み出し動作が終る。図５（Ｄ）に示した時刻ｔ２からｔ３で読み出されたリセット出力と、時刻ｔ４からｔ５で読み出された信号出力は、水平出力回路３７の中で差分処理されて、画素増幅特性のばらつきに起因する固定パターン雑音を除いてから外部に出力される（ＣＤＳ処理）。
【００４１】
以上説明してきたように、図１の第１の実施の形態では、図４のように４個のトランジスタ２７〜３０で構成した単位画素１を、縦１列毎の２組に分けて、別々の信号出力回路４，５と水平走査回路３，６で読み出すことにより、全画素を１組の回路で１フレーム期間をかけて読み出す場合に比べ、同じ駆動周波数でも半分の時間で読み出すことができる。
【００４２】
その結果、最上端と最下端のラインの受光時間差が少なくなり、動きの速い被写体の画像歪みが減少する。また、各ラインのフォトダイオードの受光時間は１フレーム時間なので、信号出力は低下せずＳ／Ｎが悪化しない。また、信号の読み出しは通常のラインシャッタ動作と同じくＣＤＳ処理を行っているので低雑音を維持できる。なお、図１の第１の実施の形態では、単位画素１を縦１列おきの２組に分けたが、この撮像領域を中央で左右に２分割して別々の出力回路で読み出してもよい。
【００４３】
（第２の実施の形態）
次に、本発明になる固体撮像装置の第２の実施の形態について説明する。図６は本発明になる固体撮像装置の第２の実施の形態の構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図６に示す第２の実施の形態は、フレームメモリが１１、１２の２個あることと、差分処理回路１３と信号選択回路１４が加わった点が図１の第１の実施の形態と異なる。
【００４４】
撮像領域の上下にある信号出力回路４、５からの１フレーム分の信号出力はそれぞれ第１のフレームメモリ１１に書き込まれ、信号出力を読み出した後、後述するダミー読み出しのダミー出力が第２のフレームメモリ１２に書き込まれる。１フレームの信号の読み出し時間が４分の１フレーム期間とした場合は、フレームメモリ１１とフレームメモリ１２へのデータ書き込み時間はそれぞれ４分の１フレーム期間となる。
【００４５】
フレームメモリ１１の信号出力とフレームメモリ１２のダミー出力とは画素毎に１フレーム期間をかけて読み出され、差分処理回路１３で両者の差がとられる。信号選択回路１４は、差分処理回路１３からの差分処理信号と通常の信号を切り換える回路である。電子シャッタを使わない場合は差分処理をしないフレームメモリ１１からの信号を選択出力し、電子シャッタを使う場合は、差分処理信号を選択出力する。信号合成手段１０によって、各画素のデータが正しい配列に直され出力される。
【００４６】
この実施の形態は、１フレーム期間の受光時間の途中で電荷を排出する、いわゆる電子シャッタを導入したものである。この電子シャッタ動作においては、水平１ライン毎に画素内のフォトダイオードの電荷を順次排出するが、その排出のタイミングは、電荷排出時から信号読み出し開始時までが受光時間となるように、信号の読み出し速度に同期させる。電子シャッタ動作を導入する場合も、画素信号の読み出しは通常のローリングシャッタ動作と同じく、最初に画素内の増幅トランジスタの入力をリセットして第１出力を読み出し、その後にリセット状態の入力端子にフォトダイオードで光電変換した電荷を転送して第２出力を読み出し、この第１出力と第２出力の差をとって信号出力とする（ＣＤＳ処理）。さらに、電子シャッタ動作を導入した場合は、１フレームの信号を上記の方法で１度読み出した直後に、２度目の信号読み出し（ダミー読み出し）を行い、その１度目と２度目の信号の差を差分処理回路１３でとって最終的な出力信号とするものである。
【００４７】
図７は図６に示した本発明になる固体撮像装置の第２の実施の形態におけるフォトダイオードの受光時間と信号読み出し期間の関係を示す。本実施の形態はラインシャッタ動作の読み出しタイミングを表わすものであり、Ｎ本の水平走査ラインを上から順番に読み出して１フレームとしている点は、図２と同じである。しかし、１ラインの受光時間が１フレーム期間より短い点と、１フレームの信号を読み出した直後にダミー読み出しを行う点が図２と異なる。
【００４８】
感度調整や蛍光灯照明下の撮像で発生するフリッカ対策として、電子シャッタ動作の導入が必要な場合がある。その場合は１フレーム期間の受光時間の途中で、フォトダイオードの電荷を排出する。図７に示した１ライン受光時間は、電子シャッタ動作による電荷排出後から信号電荷の読み出し開始までの時間に相当する。図７の場合も、第１番目の水平ラインの読み出し開始と同時に１フレーム期間がスタートするが、第Ｎ番目の水平ラインの読み出しは１フレーム期間の途中で終了する。
【００４９】
図７の例では、１フレーム期間の４分の１の時間で１フレーム分の信号を読み出す。第１ラインと第Ｎラインの受光開始時間の差は、１フレームの信号を読み出す時間であり、図７の場合は１フレーム期間の４分の１である。このように、最上端と最下端のラインの受光時間差が少なくなるので、動きの速い被写体でも画像の歪が減少する。
【００５０】
一方、図７の第２の実施の形態においては、各画素の受光時間は電子シャッタ動作のため１フレーム期間の数分の１となり、信号出力の大きさも数分の１に低下する。反面、雑音レベルは画素アンプのばらつきによる固定パターン雑音が主であり、画素の受光時間によっては変化しないので、何も対策しなければ信号出力のＳ／Ｎが悪化する。
【００５１】
そこで、第２の実施の形態では、図７に示すように、１フレームの信号を読み出した後、すべてのラインで１度目よりも短い受光時間で受光した各画素から２度目の読み出し（ダミー読み出し）を行う。ダミー読み出しの際、読み出し速度は１フレームの信号を読み出す速度（図７はフレーム期間の４分の１）と同じであるが、１ラインの受光時間は最短となるように、電子シャッタのタイミングを調整する。受光時間が短いので、ダミー読み出しの出力は各画素に固有な雑音成分が主体である。このように読み出したダミー出力の値を、先に読み出した信号出力から図６に示した差分処理回路１３で差し引くことによって、画素毎の固定パターン雑音を減らせる。なお、これらの１度目の信号読み出しと２度目のダミー読み出しの両方とも、通常のＣＤＳ処理を行って低雑音化していることは勿論である。
【００５２】
一般に、固体撮像装置の固定パターン雑音を減らす方法としては、撮像開始時に暗状態で全画素の出力を一度読み出してメモリに蓄積し、撮影時には明状態の信号出力から暗状態の出力（固定パターン雑音）を差し引く方法がとられるが、その方法では暗状態の出力を読み出した時刻と実際の撮像時刻との差が大きく、固体撮像装置の温度や電圧の時間的変化に影響される雑音成分を取りきれない。一方、第２の実施の形態で説明した、信号出力からダミー出力を差し引く方法では、信号読み出しとダミー読み出しがごく僅かな時間差で実施されるので、両者の雑音成分の一致性が良く、差分処理で雑音をキャンセルすることができる。
【００５３】
（第３の実施の形態）
次に、本発明になる固体撮像装置の第３の実施の形態について説明する。図８は本発明になる固体撮像装置の第３の実施の形態の構成図を示す。同図中、図６と同一構成部分には同一符号を付し、その説明を省略する。図６に示す第２の実施の形態において、図７に示すような、４分の１フレーム期間での読み出しを行うためには、撮像領域の上下にある２組の出力回路を、通常の２倍の周波数で駆動しなければならず、出力回路の動作がクリティカルになる。
【００５４】
そこで、図８に示す第３の実施の形態では、基本的な動作は第２の実施の形態と同様であるが、撮像領域の上下に設けられる信号出力回路と水平走査回路の組を２組ずつ、計４組、すなわち信号出力回路１６、１８と水平走査回路１５、１７を撮像領域の上側に設け、信号出力回路２０、２２と水平走査回路１９、２１を撮像領域の下側に設け、全画素を縦１列ずつ交互に分けて垂直信号線７ａ、７ｂ、８ａ、８ｂにより４組の出力回路に繋ぐことにより、全画素を１組の回路で１フレーム期間をかけて読み出す場合に比べ、同じ駆動周波数でも、４分の１の時間で読み出すことができ、これにより回路設計に余裕ができ特性ばらつきを減らすことができる。
【００５５】
なお、図８では全画素を縦１列ずつ４組に分けたが、撮像領域を横方向に４分割してそれぞれを４組の出力回路で読み出しても、同様の効果が得られる。
【００５６】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、以上の実施の形態では１フレームの画素の出力信号を１フレーム期間よりも短い時間で読み出す場合について説明したが、１フィールドの画素の出力信号を１フィールド期間よりも短い時間で読み出す固体撮像装置にも適用できることは勿論である。
【図面の簡単な説明】
【００５７】
【図１】本発明の固体撮像装置の第１の実施の形態の構成図である。
【図２】本発明の固体撮像装置の第１の実施の形態における、受光時間と信号読み出し期間の関係を示す図である。
【図３】本発明の固体撮像装置の第１の実施の形態における、信号出力期間を示す図である。
【図４】単位画素の一例の回路図である。
【図５】図４の動作説明用タイミングチャートである。
【図６】本発明の固体撮像装置の第２の実施の形態の構成図である。
【図７】本発明の固体撮像装置の第２の実施の形態における、受光時間と信号読み出し期間の関係を示す図である。
【図８】本発明の固体撮像装置の第３の実施の形態の構成図である。
【図９】ラインシャッタ動作での動画歪を説明する図である。
【符号の説明】
【００５８】
１  単位画素
２  垂直走査回路
３  第１水平走査回路
４  第１信号出力回路
５  第２信号出力回路
６  第２水平走査回路
７、７ａ、７ｂ、８、８ａ、８ｂ  垂直信号線
９  メモリ
１０  信号合成手段
１１、１２  フレームメモリ
１３  差分処理回路
１４  信号選択回路
【図１】
2007166486.tif 000003
【図２】
2007166486.tif 000004
【図３】
2007166486.tif 000005
【図４】
2007166486.tif 000006
【図５】
2007166486.tif 000007
【図６】
2007166486.tif 000008
【図７】
2007166486.tif 000009
【図８】
2007166486.tif 000010
【図９】
2007166486.tif 000011