(57)【要約】【課題】 同期整流方式のＤＣ−ＤＣコンバータで、軽負荷時に出力電圧の制御電圧値の改善を図り、電力変換効率の改善を図ることが可能なＤＣ−ＤＣコンバータの制御回路等を提供すること。【解決手段】 平均化回路１２Ｇは、コイル電流ＩＬ１を平均化する。電圧比較器ＣＯＭＰは、平均化された平均電流ＡＩを、予め定められる所定電流値と比較する。コイル電流ＩＬ１の平均電流ＡＩが所定電流値より少ないとの比較結果が得られると、導通制御回路１７Ｇにより、トランジスタＦＥＴ２を逆流検出回路１６Ｇの検出結果に応じて非導通とする制御が行われる。よって逆流電流の発生が防止される。また、発振器ＯＳＣの発振周期が、電圧比較器ＣＯＭＰの出力信号に応じて大きくされる。これにより、ＰＷＭ固定制御から、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御へ切り替えられる。【選択図】 図１
2007259658.tif 000002
【特許請求の範囲】
【請求項１】
誘導素子に電力を蓄積する際に導通する第１スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２スイッチング素子とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータの制御回路であって、
前記誘導素子を流れる誘導素子電流を測定する電流測定回路と、
前記誘導素子電流を予め定められる所定電流値と比較する比較回路と、
前記第２スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、
前記比較回路の比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第２スイッチング素子を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第２スイッチング素子の導通状態を維持する導通制御回路と、
動作サイクルの繰り返し周期を定める発振器であって、前記電流測定回路による測定結果、または、前記比較回路による比較結果に応じて発振周期を変更する発振回路と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項２】
前記所定電流値の値は、ボトム値がゼロである前記誘導素子電流の平均値以下であり、ゼロよりも大きい値であることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項３】
前記発振回路は、前記比較回路による比較結果に基づき、前記誘導素子電流が前記所定電流値より多いときは前記発振周期を予め定められた所定周期とし、前記誘導素子電流が前記所定電流値より少ないときは前記発振周期を前記所定周期よりも大きくすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項４】
前記発振回路は、前記電流測定回路による測定結果に基づき、前記誘導素子電流が前記所定電流値より多いときは前記発振周期を予め定められた所定周期とし、前記誘導素子電流が前記所定電流値より少ないときは前記誘導素子電流の減少量に応じて前記発振周期を大きくすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項５】
前記電流測定回路は、ローパスフィルタを備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項６】
前記電流測定回路は、
前記誘導素子電流のピーク値を取得するピーク値取得回路と、
前記誘導素子電流のボトム値を取得するボトム値取得回路と、
前記ピーク値と前記ボトム値との平均値を算出する演算回路と
を備えることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
【請求項７】
誘導素子に電力を蓄積する際に導通する第１スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２スイッチング素子とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータであって、
前記誘導素子を流れる誘導素子電流を測定する電流測定回路と、
前記誘導素子電流を予め定められる所定電流値と比較する比較回路と、
前記第２スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、
前記比較回路の比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第２スイッチング素子を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第２スイッチング素子の導通状態を維持する導通制御回路と、
動作サイクルの繰り返し周期を定める発振器であって、前記電流測定回路による測定結果、または、前記比較回路による比較結果に応じて発振周期を変更する発振回路と
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項８】
誘導素子に電力を蓄積する際に導通する第１流通経路と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２流通経路とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータの制御方法であって、
前記誘導素子を流れる誘導素子電流を測定するステップと、
前記誘導素子電流を予め定められる所定電流値と比較するステップと、
前記第２流通経路の導通による逆流電流を監視し、電流方向の反転を検出するステップと、
前記比較するステップの比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第２流通経路を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第２流通経路の導通状態を維持するステップと、
動作サイクルの繰り返し周期を定める発振器であって、前記測定するステップによる測定結果、または、前記比較するステップによる比較結果に応じて発振周期を変更するステップと
を備えることを特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの制御に関するものであり、特に、同期整流方式のＤＣ−ＤＣコンバータにおける、軽負荷時での制御に関するものである。
【背景技術】
【０００２】
携帯型電子機器においては、装置用の電源として電池が搭載されているが、一般的に電池の電圧は放電が進むに従って低下していくため、電子機器内部で使用する電圧を一定に保つためにＤＣ−ＤＣコンバータにより電池出力の定電圧化を計っている。携帯機器で使用されるＤＣ−ＤＣの効率は電池での稼働時間を左右するため、重負荷から軽負荷に至るまでの全ての領域で高効率化が要求される。
【０００３】
ＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）方式とＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式との動作方式を負荷に応じて切り換えて制御するＤＣ−ＤＣコンバータが提案されている。特許文献１に開示されている技術が一例である。重負荷時を含む通常動作状態においては、ＰＷＭ方式で動作させながら、軽負荷時においてはＰＦＭ方式に切り換える。ここでコイル電流はノコギリ波状の電流波形となる。そして負荷に供給される電流は、コイル電流の平均値である。低負荷時においては、コイル電流のノコギリ波形のボトム値が負となり、電流方向が反転して負荷からコイルに向かって電流が逆流する場合がある。よって逆流発生が検出されると、同期整流素子を非導通状態に維持することで、逆流を防止していた。このとき、コイル電流が不連続となるため、いわゆる不連続電流モード（ＤＣＭ）となる。
【０００４】
不連続電流モードにおいて、ＰＷＭ制御により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されると、軽負荷の場合には出力電圧が上昇し制御不能となる問題があった。よって、不連続電流モードでは、メインスイッチング素子のスイッチングを制限することで、出力電圧の上昇を抑えるＰＦＭ制御が行われていた。すなわち、連続電流モード（ＣＣＭ）から不連続電流モードへの切り替え時（すなわちコイル電流のボトム値が負になるとき）には、必ずＰＷＭ制御からＰＦＭ制御へ切り替える必要があった。
【０００５】
図７に、先行文献２に係るＤＣ−ＤＣコンバータ１００を示す。ＤＣ−ＤＣコンバータ１００では、負荷電力量にかかわらず固定周期でスイッチング動作が行われる、ＰＷＭ固定制御が行われる。ＤＣ−ＤＣコンバータ１００は、コイル電流ＩＬ１の逆流を許すことにより、負荷側の過剰電力が毎周期戻される構成を有している。ＰＷＭ固定制御が行われる場合には、選択信号ＤＳＡはハイレベルとされ、論理和ゲート回路ＯＲ１０１の出力端子は、比較器ＣＯＭＰ１０３の出力電圧に関わらず、ハイレベルに固定される。よってコイル電流ＩＬ１の逆流に関わらず、同期整流素子であるトランジスタＦＥＴ１０２の導通状態が維持される。すなわちＰＷＭ方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力を入力側に回生することができる。よって出力電圧の上昇が防止できる。
【０００６】
よってＤＣ−ＤＣコンバータ１００では、コイル電流ＩＬ１のノコギリ波形のボトム値が負になるときにおいても、出力電圧の上昇を防止することができる。よってコイル電流ＩＬ１のボトム値が負の場合において、ＰＦＭ制御へ切り替える必要がなくなり、ＰＷＭ制御の状態を維持できる。よって負荷の消費電力が非常に低く、コイル電流ＩＬ１のボトム値が負になる場合においても、ＤＣ−ＤＣコンバータをＰＷＭ制御で動作させて電力を負荷に供給することができる。
【０００７】
その他、先行文献３が開示されている。
【特許文献１】特開平６−３０３７６６号公報
【特許文献２】特開２００６−１４４８２号公報
【特許文献３】特開平８−３４０６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしＰＷＭ固定制御中において、さらに負荷が軽負荷状態になったとき（負荷の停止時など）は、消費電力全体に占めるＤＣ−ＤＣコンバータ１００の固定損（スイッチング動作など）の割合が顕著になる。よって固定損を減少させ効率を高めるためには、負荷の停止時などにおいては、ＤＣ−ＤＣコンバータ１００をＰＷＭ固定制御からＰＦＭ制御に切り替え、動作周波数を低下させる必要がある。
【０００９】
従来は連続電流モードから不連続電流モードへの切り替わり時（すなわちコイル電流ＩＬ１のボトム値が負になるとき）に、ＰＷＭ制御からＰＦＭ制御へ切り替える必要があった。しかし先行文献２では、コイル電流ＩＬ１のボトム値が負の状態となる範囲においてもＰＷＭ制御が可能であるため、当該範囲でＰＷＭ固定制御とＰＦＭ制御との切り替えを行う必要がある。しかしそのような切り替えを可能とする方法については具体的な開示がないため問題である。
【００１０】
また従来は逆流電流の発生をトリガとして、ＰＷＭ制御からＰＦＭ制御への切り替えを行うことができた。しかし先行文献２では、逆流電流の発生時においてもＰＷＭ制御を行うため、逆流電流の発生を切り替えのトリガとすることができない。すると、ＰＷＭ制御からＰＦＭ制御へ切り替えるための新たなトリガが必要になるが、当該トリガについては具体的な開示がないため問題である。
【００１１】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、同期整流方式のＤＣ−ＤＣコンバータにおいて、軽負荷時において、出力電圧の制御電圧値の改善を図ると共に、電力変換効率の改善を図ることが可能なＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、およびその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、第１の発明に係るＤＣ−ＤＣコンバータの制御回路は、誘導素子に電力を蓄積する際に導通する第１スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２スイッチング素子とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータの制御回路であって、誘導素子を流れる誘導素子電流を測定する電流測定回路と、誘導素子電流を予め定められる所定電流値と比較する比較回路と、第２スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、比較回路の比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第２スイッチング素子を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第２スイッチング素子の導通状態を維持する導通制御回路と、動作サイクルの繰り返し周期を定める発振器であって、電流測定回路による測定結果、または、比較回路による比較結果に応じて発振周期を変更する発振回路とを備えることを特徴とする。
【００１３】
また第１の発明に係るＤＣ−ＤＣコンバータは、誘導素子に電力を蓄積する際に導通する第１スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２スイッチング素子とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータであって、誘導素子を流れる誘導素子電流を測定する電流測定回路と、誘導素子電流を予め定められる所定電流値と比較する比較回路と、第２スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、比較回路の比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第２スイッチング素子を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第２スイッチング素子の導通状態を維持する導通制御回路と、動作サイクルの繰り返し周期を定める発振器であって、電流測定回路による測定結果、または、比較回路による比較結果に応じて発振周期を変更する発振回路とを備えることを特徴とする。
【００１４】
また第１の発明に係るＤＣ−ＤＣコンバータの制御方法は、誘導素子に電力を蓄積する際に導通する第１流通経路と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第２流通経路とを備えるＤＣ−ＤＣコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、選択可能とするＤＣ−ＤＣコンバータの制御方法であって、誘導素子を流れる誘導素子電流を測定するステップと、誘導素子電流を予め定められる所定電流値と比較するステップと、第２流通経路の導通による逆流電流を監視し、電流方向の反転を検出するステップと、比較するステップの比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第２流通経路を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第２流通経路の導通状態を維持するステップと、動作サイクルの繰り返し周期を定める発振器であって、測定するステップによる測定結果、または、比較するステップによる比較結果に応じて発振周期を変更するステップとを備えることを特徴とする。
【００１５】
本発明に係るＤＣ−ＤＣコンバータの制御回路またはＤＣ−ＤＣコンバータは、第１スイッチング素子と、第２スイッチング素子とを備える。また本発明に係るＤＣ−ＤＣコンバータの制御方法は、第１流通経路と、第２流通経路とを備える。第１の発明に係るＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータの制御方法では、誘導素子に蓄積された電力の負荷への放出期間に応じて、第２スイッチング素子または第２流通経路がスイッチング制御されて導通することにより、いわゆる同期整流動作が行われる。また第１の発明に係るＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータの制御方法では、ＰＷＭ固定制御とＰＦＭ制御との間で制御方法が選択可能とされる。ＰＷＭ固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またＰＦＭ制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。
【００１６】
誘電素子には、ノコギリ波状の誘導素子電流が流れる。そして負荷に供給される電流は、誘導素子電流の平均値である。すると負荷において消費される負荷電流が減少して軽負荷状態に至ると、誘導素子電流のノコギリ波形のボトム値が負となる場合がある。すると電流方向が反転して、負荷から誘導素子に向かって電流が逆流する。そして逆流検出回路は、当該逆流電流を監視し、電流方向の反転を検出する。
【００１７】
電流測定回路または誘導素子電流を測定するステップは、誘導素子電流を測定する。比較回路または比較するステップは、誘導素子電流を、予め定められる所定電流値と比較する。ここで所定電流値は、ＤＣ−ＤＣコンバータに接続される負荷の消費電力に応じて適宜定められる。例えば、所定電流値を、負荷の最低必要消費電力を供給する際に必要な誘導素子電流値に設定すれば、誘導素子電流が所定電流値より多いときには負荷の動作状態であり、誘導素子電流が所定電流値より少ないときには負荷の停止状態であることを検出することができる。なお所定電流値は、ノコギリ波形のボトム値がゼロのときの誘導素子電流の平均値以下の値に設定することができる。
【００１８】
導通制御回路は、第２スイッチング素子の導通／非導通状態を制御する回路である。また導通状態を制御するステップは、第２流通経路の導通／非導通状態を制御する。導通制御回路または制御するステップは、比較回路の比較結果および逆流検出回路の検出結果に応じて動作する。また発振回路は、ＤＣ−ＤＣコンバータの動作サイクルの繰り返し周期を定める回路である。発振回路は、電流測定回路による測定結果、または、比較回路による比較結果に応じて、発振周期を可変制御する動作を行う回路である。また発振周期を変更するステップによって、発振回路の発振周期が可変制御される。
【００１９】
比較回路または比較するステップにより、誘導素子電流が所定電流値より多いとの比較結果が得られるときは、負荷が、ＤＣ−ＤＣコンバータの電力を必要としている状態である。すると、逆流検出回路または検出するステップの検出結果に関わらず、誘導素子への電力蓄積が開始されるまでの間、導通制御回路または導通状態を制御するステップによって、第２スイッチング素子または第２流通経路の導通状態が維持される。また発振回路は、所定の発振周期の発振信号を出力する。これにより、発振回路により定まる固定周波数で動作する、ＰＷＭ固定制御が行われる。
【００２０】
ＰＷＭ固定制御では、電流のボトム値が負であり、電流方向が反転して負荷から誘導素子に向かって電流が流れる場合にも、誘導素子には、負荷側の電力が移動して蓄積されることとなる。すなわちＰＷＭ方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力を誘導素子に戻すことができる。よって、出力電圧の上昇が抑制される。
【００２１】
一方、比較回路または比較するステップにより、誘導素子電流が所定電流値より少ないとの比較結果が得られるときは、負荷の停止状態などであり、負荷が必要最低限の電力も消費していない状態である。この場合、逆流検出回路または検出するステップの検出結果に応じて、第２スイッチング素子または第２流通経路を非導通とすることで、逆流電流の発生が防止される。そして、発振回路の発振周期が、電流測定回路による測定結果、または、比較回路による比較結果に応じて大きくされる。あるいは、発振回路の発振周期が、測定するステップによる測定結果、または、比較するステップによる比較結果に応じて大きくされる。これにより、ＰＷＭ固定制御から、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御へ切り替えられる。そしてＰＦＭ制御により固定損を減少させることができるため、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
【００２２】
以上により、誘導素子電流のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ制御からＰＦＭ制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、誘導素子電流のボトム値が負になる場合においても、ＰＷＭ制御によって電力を供給することができる。すなわちＤＣ−ＤＣコンバータの動作周波数を一定に保ちながら、低電力を供給することができる。よって、低電力の供給を必要とし、かつ、ＤＣ−ＤＣコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。
【００２３】
また電力供給が不要な場合においては、誘導素子電流のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ固定制御からＰＦＭ制御に切り替えることができる。これにより、ＰＦＭ制御により固定損を減少させることができるため、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
【発明の効果】
【００２４】
本発明によれば、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするＰＷＭ固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御との間で、制御方式を選択可能とするＤＣ−ＤＣコンバータの制御回路、ＤＣ−ＤＣコンバータおよびその制御方法を提供することが可能となる。このとき、誘導素子電流のボトム値が負の状態となる範囲においても、ＰＷＭ固定制御とＰＦＭ制御との切り替えを行うことが可能となる。
【発明を実施するための最良の形態】
【００２５】
本発明の原理図を図１に示す。ＤＣ−ＤＣコンバータ１Ｇは、制御回路１１Ｇ、トランジスタＦＥＴ１およびＦＥＴ２、チョークコイルＬ１を備える。また制御回路１１Ｇは、逆流検出回路１６Ｇ、平均化回路１２Ｇ，電圧比較器ＣＯＭＰ、発振器ＯＳＣ、導通制御回路１７Ｇを備える。トランジスタＦＥＴ１のドレイン端子には、入力電圧Ｖｉｎが入力される。トランジスタＦＥＴ１のソース端子は、チョークコイルＬ１の一端子、およびトランジスタＦＥＴ２のドレイン端子に接続されている。トランジスタＦＥＴ２のソース端子は接地電位に接続されている。トランジスタＦＥＴ１、ＦＥＴ２のゲート端子は、導通制御回路１７Ｇに接続される。チョークコイルＬ１の他端子からは出力電圧Ｖｏｕｔが出力され、出力電圧Ｖｏｕｔは不図示の負荷に供給される。
【００２６】
制御回路１１Ｇの構成を説明する。チョークコイルＬ１の出力端子は、平均化回路１２Ｇおよび逆流検出回路１６Ｇに接続される。平均化回路１２Ｇの出力端子は、電圧比較器ＣＯＭＰに接続される。なお、平均化回路１２Ｇの出力端子を発振器ＯＳＣに接続してもよい。電圧比較器ＣＯＭＰの出力端子は、導通制御回路１７Ｇおよび発振器ＯＳＣに接続される。逆流検出回路１６Ｇの出力端子は、導通制御回路１７Ｇに接続される。
【００２７】
ＤＣ−ＤＣコンバータ１Ｇの動作を説明する。ＤＣ−ＤＣコンバータ１Ｇでは、チョークコイルＬ１に蓄積された電力の負荷への放出期間に応じて、トランジスタＦＥＴ２がスイッチング制御されて導通することにより、チョークコイルＬ１の端子間電圧が反転して流れる、いわゆる同期整流動作が行われる。そして本発明に係るＤＣ−ＤＣコンバータ１Ｇは、ＰＷＭ固定制御とＰＦＭ制御との間で制御方法が選択可能とされる。ＰＷＭ固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またＰＦＭ制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。
【００２８】
チョークコイルＬ１には、ノコギリ波状のコイル電流ＩＬ１が流れる。そして負荷には、コイル電流ＩＬ１の平均値の電流が供給される。ここで負荷が軽負荷状態になり、負荷において消費される負荷電流が減少すると、コイル電流ＩＬ１のノコギリ波形のボトム値が負となる場合がある。するとボトム値が負の範囲では、電流方向が反転して、負荷からチョークコイルＬ１に向かって、電流が逆流する。そして逆流検出回路１６Ｇは、当該逆流電流を監視し、電流方向の反転を検出する。
【００２９】
平均化回路１２Ｇは、コイル電流ＩＬ１を平均化する。電圧比較器ＣＯＭＰは、平均化された平均電流ＡＩを、予め定められる所定電流値と比較する。ここで所定電流値は、ＤＣ−ＤＣコンバータ１Ｇに接続される負荷の消費電力に応じて適宜定められる。例えば、所定電流値を、負荷の消費電力の下限値を供給する際に必要な平均電流ＡＩに設定すれば、電圧比較器ＣＯＭＰよって負荷の動作状態と停止状態とを検出することができる。なお所定電流値の値は、ノコギリ波形のボトム値がゼロであるコイル電流ＩＬ１の平均値以下とすることができる。また所定電流値の値は、０（Ａ）よりも大きくされる。
【００３０】
導通制御回路１７Ｇは、トランジスタＦＥＴ１およびＦＥＴ２の導通／非導通状態を制御する回路である。導通制御回路１７Ｇは、逆流検出回路１６Ｇおよび電圧比較器ＣＯＭＰの出力信号に応じて動作する。また発振器ＯＳＣは、ＤＣ−ＤＣコンバータ１Ｇの動作サイクルの繰り返し周期を定める回路である。発振回路の発振周期は、平均化回路１２Ｇまたは電圧比較器ＣＯＭＰの出力に応じて変更される。ここで電圧比較器ＣＯＭＰの出力に応じて発振周期を変更する場合は、２つの発振周期の間で切り替える制御が行われる。一方、平均化回路１２Ｇの出力に応じて発振周期を変更する場合は、平均化回路１２Ｇの出力に応じて連続的に周期を変化させる制御が可能である。
【００３１】
電圧比較器ＣＯＭＰにより、コイル電流ＩＬ１の平均電流ＡＩが所定電流値より多いとの比較結果が得られるときは、負荷がＤＣ−ＤＣコンバータ１Ｇからの電力供給を必要としている状態である。このとき、逆流検出回路１６Ｇの検出結果に関わらず、チョークコイルＬ１への電力蓄積が開始されるまでの間、導通制御回路１７ＧによってトランジスタＦＥＴ２の導通状態が維持される。また発振器ＯＳＣは、所定周期の発振信号を出力する。これにより、発振器ＯＳＣにより定まる固定周波数で動作する、ＰＷＭ固定制御が行われる。
【００３２】
ＰＷＭ固定制御では、コイル電流ＩＬ１のボトム値が負であり、電流方向が反転して負荷からチョークコイルＬ１に向かって電流が流れる場合にも、チョークコイルＬ１には、負荷側の電力が移動して蓄積されることとなる。すなわちＰＷＭ方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力をチョークコイルＬ１に戻すことができるため、出力電圧Ｖｏｕｔの上昇を抑制することができる。よって、負荷に供給する電力が非常に低く、コイル電流ＩＬ１のボトム値が負になる場合においても、ＰＷＭ制御によって電力を供給することができる。この場合、ＰＷＭ制御とＰＦＭ制御との切り替えを定める所定電流値は、ボトム値が負であるコイル電流ＩＬ１の平均値となる。
【００３３】
その後負荷が停止状態となり、負荷電流を消費しない状態となると、電圧比較器ＣＯＭＰにより、コイル電流ＩＬ１の平均電流ＡＩが所定電流値より少ないとの比較結果が得られる。すると導通制御回路１７Ｇにより、トランジスタＦＥＴ２を逆流検出回路１６Ｇの検出結果に応じて非導通とする制御が行われる。よって、チョークコイルＬ１の逆流電流の発生が防止される。また、発振器ＯＳＣの発振周期が、平均化回路１２Ｇまたは電圧比較器ＣＯＭＰの出力信号に応じて大きくされる。これにより、ＰＷＭ固定制御から、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するＰＦＭ制御へ切り替えられる。
【００３４】
以上により、コイル電流ＩＬ１のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ制御からＰＦＭ制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、コイル電流ＩＬ１のボトム値が負になる場合においても、ＰＷＭ制御によって電力を負荷へ供給することができる。すなわちＤＣ−ＤＣコンバータの動作周波数を一定に保ちながら、非常に低い電力を供給することが可能となる。よって、低電力の供給を必要とし、かつ、ＤＣ−ＤＣコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。
【００３５】
また電力供給が不要な場合においては、コイル電流ＩＬ１のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ固定制御からＰＦＭ制御に切り替えることができる。これにより、ＰＦＭ制御により固定損を減少させることができるため、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
【００３６】
以下、本発明のＤＣ−ＤＣコンバータの制御回路、およびその制御方法について具体化した実施形態を図２乃至図４に基づき図面を参照しつつ詳細に説明する。図２に本発明に係るＤＣ−ＤＣコンバータ１を示す。トランジスタＦＥＴ１のドレイン端子には、入力端子Ｔｉｎが接続され、入力電圧Ｖｉｎが入力される。トランジスタＦＥＴ１のソース端子は、チョークコイルＬ１の一端子、およびトランジスタＦＥＴ２のドレイン端子に接続されている。トランジスタＦＥＴ２のソース端子は接地電位に接続されている。トランジスタＦＥＴ１、ＦＥＴ２のゲート端子は、後述する制御回路１１の出力端子ＤＨ１、ＤＬ１に各々接続されている。
【００３７】
チョークコイルＬ１の他端子はセンス抵抗ＲＳ１を介して出力端子Ｔｏｕｔに接続されており、入力電圧Ｖｉｎが降圧されて出力電圧Ｖｏｕｔとして出力される。出力端子Ｔｏｕｔには、チョークコイルＬ１を介して供給される電力を蓄積しておくために、接地電位との間に出力コンデンサＣ１が接続されている。
【００３８】
ここで、トランジスタＦＥＴ１、ＦＥＴ２のソース端子には、トランジスタＦＥＴ１、ＦＥＴ２のバックゲート端子が接続されていることが一般的である。バックゲート端子とは、ＭＯＳトランジスタ内部構造におけるウェル部であり、トランジスタにおいてはＰ型導電層である。したがって、トランジスタＦＥＴ１、ＦＥＴ２においては、ソース端子からバックゲート端子を経てドレイン端子に向かい、ＰＮ接合構造が形成されていることが一般的である。いわゆるボディダイオード構造である。ボディダイオードにより通常の電流方向とは逆方向に整流作用を有する。
【００３９】
制御回路１１は、トランジスタＦＥＴ１、ＦＥＴ２を交互に導通制御することにより、入力電圧Ｖｉｎを降圧して出力端子Ｔｏｕｔに電力供給を行う際、出力電圧Ｖｏｕｔを所定電圧値に維持する制御を行う。
【００４０】
制御回路１１の構成を説明する。センス抵抗ＲＳ１の両端子が接続される入力端子ＣＳ１および入力端子ＦＢ１は、平均化回路１２に接続される。平均化回路１２は、ローパスフィルタＬＰＦと電圧増幅器ＡＭＰ２とを備える。入力端子ＣＳ１およびＦＢ１は、ローパスフィルタＬＰＦを介して、電圧増幅器ＡＭＰ２の非反転入力端子および反転入力端子に接続される。電圧比較器ＣＯＭＰ４の非反転入力端子には、電圧増幅器ＡＭＰ２から出力される出力電圧Ｖｒが入力され、反転入力端子には基準電圧ｅ３が入力される。電圧比較器ＣＯＭＰ４の出力端子は、論理和ゲート回路ＯＲ１および発振器ＯＳＣに接続される。
【００４１】
また入力端子ＣＳ１および入力端子ＦＢ１は、電圧増幅器ＡＭＰ１の非反転入力端子および反転入力端子に接続される。入力端子ＦＢ１は、更に抵抗素子Ｒ２を介して接地電位に接続されている抵抗素子Ｒ１の一端子に接続されており、抵抗素子Ｒ１、Ｒ２の接続点が誤差増幅器ＥＲＡ１の反転入力端子に接続されている。誤差増幅器ＥＲＡ１の非反転入力端子には基準電圧ｅ１が印加されている。
【００４２】
電圧増幅器ＡＭＰ１の出力端子は、比較器ＣＯＭＰ１の非反転入力端子に接続される。比較器ＣＯＭＰ１の出力端子は、フリップフロップ回路ＦＦのリセット端子Ｒに接続されている。また誤差増幅器ＥＲＡ１の出力端子は、比較器ＣＯＭＰ１の反転入力端子および電圧比較器ＣＯＭＰ２の非反転入力端子に接続される。また電圧比較器ＣＯＭＰ２の反転入力には、基準電圧ｅ２が印加される。論理積ゲート回路ＡＮＤ２の第一の入力には、発振器ＯＳＣの出力端子が接続される。また論理積ゲート回路ＡＮＤ２の第二の入力には、電圧比較器ＣＯＭＰ２の出力端子が接続される。論理積ゲート回路ＡＮＤ２の出力端子は、フリップフロップ回路ＦＦのセット端子Ｓに接続される。
【００４３】
フリップフロップ回路ＦＦのセット端子Ｓは、所定周期で発振する発振器ＯＳＣのパルス信号ＰＳによりトリガされる。フリップフロップ回路ＦＦの出力端子Ｑが制御回路１１の出力端子ＤＨ１に接続されると共に、出力端子＊Ｑは、論理積ゲート回路ＡＮＤ１を介して出力端子ＤＬ１に接続されている。出力端子Ｑおよび＊Ｑからは、それぞれ、制御信号ＶＱおよび＊ＶＱが出力される。
【００４４】
電圧比較器ＣＯＭＰ３の反転入力端子は制御部の入力端子ＬＸ１に接続され、非反転入力端子はグランドに接地される。論理和ゲート回路ＯＲ１の第一の入力端子には、電圧比較器ＣＯＭＰ４の出力端子が接続され、第二の入力端子には電圧比較器ＣＯＭＰ３の出力端子が接続される。論理積ゲート回路ＡＮＤ１の第一の入力端子には、論理和ゲート回路ＯＲ１の出力端子が接続され、第２の入力端子には、フリップフロップ回路ＦＦの出力端子＊Ｑが接続される。論理積ゲート回路ＡＮＤ１の出力端子は、制御回路１１の出力端子ＤＬ１に接続される。電圧比較器ＣＯＭＰ３と論理積ゲート回路ＡＮＤ１とは、チョークコイルＬ１のコイル電流ＩＬ１が逆流するのを防止するためにトランジスタＦＥＴ２を非導通状態とする逆流防止回路である。そして論理和ゲート回路ＯＲ１は、この逆流防止回路の機能を停止させるための回路である。
【００４５】
また図３に、発振器ＯＳＣの回路構成を示す。発振器ＯＳＣは、定電流回路２０、トランジスタＱ２ないしＱ４、キャパシタＣＴ、電圧比較器ＣＯＭＰ１１、基準電圧設定部ｅ１３Ｒを備える。定電流回路２０は、トランジスタＱ１、電流測定抵抗ＲＴ、電圧増幅器ＡＭＰ１１、基準電圧設定部ｅ１１Ｒおよびｅ１２Ｒ、スイッチ回路ＳＷ１１を備える。スイッチ回路ＳＷ１１には、電圧比較器ＣＯＭＰ４から出力される出力電圧Ｖｘが入力される。スイッチ回路ＳＷ１１は、基準電圧設定部ｅ１１Ｒおよびｅ１２Ｒの何れか一方を、電圧増幅器ＡＭＰ１１の非反転入力端子に択一に接続する。
【００４６】
トランジスタＱ１のエミッタ端子は、電流測定抵抗ＲＴの入力端子に接続されると共に、電圧増幅器ＡＭＰ１１の反転入力端子に接続される。またトランジスタＱ１のコレクタ端子は、負荷であるトランジスタＱ２に接続される。トランジスタＱ１のベース端子は、電圧増幅器ＡＭＰ１１の出力端子に接続される。電圧増幅器ＡＭＰ１１の非反転入力端子には、スイッチ回路ＳＷ１１が接続される。また電流測定抵抗ＲＴの出力端子は接地される。
【００４７】
トランジスタＱ２とＱ３とはカレントミラー回路を構成する。キャパシタＣＴはトランジスタＱ３に直列に接続される。トランジスタＱ４はキャパシタＣＴに並列に接続される。電圧比較器ＣＯＭＰ１１の非反転入力端子には、キャパシタＣＴの出力端子およびトランジスタＱ４のドレイン端子が接続される。また電圧比較器ＣＯＭＰ１１の反転入力端子には、基準電圧設定部ｅ１３Ｒが接続される。電圧比較器ＣＯＭＰ１１の出力端子は、トランジスタＱ４のゲート端子に接続されると共に、発振器ＯＳＣの出力端子ＰＴに接続される。電圧比較器ＣＯＭＰ１１からは、パルス信号ＰＳが出力される。
【００４８】
ＤＣ−ＤＣコンバータ１の動作を説明する。本発明に係るＤＣ−ＤＣコンバータ１は、ＰＷＭ固定制御とＰＦＭ制御との間で制御方法が切り替え可能とされる、ＰＷＭ−ＰＦＭ制御方式のＤＣ−ＤＣコンバータである。ＰＷＭ固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またＰＦＭ制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。
【００４９】
平均化回路１２のローパスフィルタＬＰＦは、センス抵抗ＲＳ１に流れるコイル電流ＩＬ１の平均電流値を取り出すフィルタ回路である。ここでコイル電流ＩＬ１の平均電流値は、ＤＣ−ＤＣコンバータ１の出力電流を表す。電圧増幅器ＡＭＰ２からは、平均電流値に応じた出力電圧Ｖｒが出力される。電圧比較器ＣＯＭＰ４は、出力電圧Ｖｒが基準電圧ｅ３よりも大きいか小さいかを判別する。ここで基準電圧ｅ３は、所定電流値を定める電圧値である。所定電流値は、負荷電流の最低値を表す値であり、ＤＣ−ＤＣコンバータに接続される負荷の消費電力に応じて適宜定められる。なお所定電流値の値は、ノコギリ波形のボトム値がゼロであるコイル電流ＩＬ１の平均値以下の値とすることができる。
【００５０】
そして電圧増幅器ＡＭＰ２の出力電圧Ｖｒが基準電圧ｅ３よりも大きいときには、ＤＣ−ＤＣコンバータ１の出力電流が負荷電流の最低値より大きく、負荷が重負荷状態であるとの判断が電圧比較器ＣＯＭＰ４によって行われる。そして電圧比較器ＣＯＭＰ４からはハイレベルの出力電圧Ｖｘが出力される。一方、出力電圧Ｖｒが基準電圧ｅ３よりも小さいときには、ＤＣ−ＤＣコンバータ１の出力電流が、負荷電流の最低値より小さく、負荷が無負荷状態であると判別される。そして電圧比較器ＣＯＭＰ４からは、ローレベルの出力電圧Ｖｘが出力される。
【００５１】
ＰＷＭ制御とＰＦＭ制御との選択は、電圧比較器ＣＯＭＰ４の比較結果に基づいて行われる。まず、重負荷時において、ＰＷＭ固定制御が行われる場合のＤＣ−ＤＣコンバータ１の動作を説明する。負荷が重負荷状態のときは、電圧比較器ＣＯＭＰ４からは、ハイレベルの出力電圧Ｖｘが出力される。ハイレベルの出力電圧Ｖｘが論理和ゲート回路ＯＲ１に入力されると、論理和ゲート回路ＯＲ１の出力電圧Ｖｍがハイレベルに固定される。すなわち、電圧比較器ＣＯＭＰ３の出力電圧Ｖｄがマスクされる。
【００５２】
論理積ゲート回路ＡＮＤ１は、論理和ゲート回路ＯＲ１からハイレベルの出力電圧Ｖｍが入力されるときは制御信号＊ＶＱを通過させ、ローレベルの出力電圧Ｖｍが入力されるときは制御信号＊ＶＱをマスクする回路である。今、論理積ゲート回路ＡＮＤ１の第一の入力にはハイレベルの出力電圧Ｖｍが入力されるため、制御信号＊ＶＱは通過が許可された状態である。これにより、出力電圧Ｖｘがハイレベルのときは、電圧比較器ＣＯＭＰ３によるコイル電流ＩＬ１の逆流防止動作が阻止されることが分かる。
【００５３】
ＰＷＭ固定制御が行われる場合のコイル電流ＩＬ１の波形を、図４に示す。図４は、コイル電流ＩＬ１のボトム値Ｉｂが負値に至った状態の動作波形である。期間Ｔｏｎにおいては、制御信号ＶＱがハイレベルであり、トランジスタＦＥＴ１が導通する。よってコイル電流ＩＬ１は所定時間割合で増加する。一方、期間Ｔｏｆｆにおいては、制御信号＊ＶＱがハイレベルであり、トランジスタＦＥＴ２が導通する。よってコイル電流ＩＬ１は所定時間割合で減少する。これによりコイル電流ＩＬ１は、ノコギリ波状に流れることとなる。ノコギリ波状に流れるコイル電流ＩＬ１の平均値を、平均電流ＡＩとする。平均電流ＡＩは、負荷に流れる負荷電流を表している。
【００５４】
（２）および（３）の期間は、制御信号＊ＶＱがハイレベルにあり、トランジスタＦＥＴ２が導通状態にある期間である。（２）領域において、チョークコイルＬ１に蓄積されている電力が出力端子Ｔｏｕｔ側に放出され、コイル電流ＩＬ１がゼロに至った時点で放出は完了する。引き続く（３）領域においてもトランジスタＦＥＴ２の導通状態が維持されるため、出力端子Ｔｏｕｔ側からチョークコイルＬ１に向かってコイル電流ＩＬ１が流れ、過剰電力がチョークコイルＬ１に戻される。
【００５５】
（３）期間の終了後、制御信号＊ＶＱがローレベルに遷移すると共に、制御信号ＶＱがハイレベルに遷移して、トランジスタＦＥＴ１が導通状態となる期間に移行する。期間の初期段階である（４）領域においては、チョークコイルＬ１に蓄積されている電力が入力端子Ｔｉｎ側に回生される。ここでトランジスタＦＥＴ１が導通して回生が行われるため、コイル電流ＩＬ１の回生径路における電力消費を更に低減することができる。回生が完了すると（１）期間となり、コイル電流ＩＬ１が反転して入力端子Ｔｉｎ側からチョークコイルＬ１に向かってコイル電流ＩＬ１が流れ始める。チョークコイルＬ１に電力が蓄積され始め、次サイクルが開始される。
【００５６】
以上より、図４中の（３）および（４）の期間における、トランジスタＦＥＴ２およびＦＥＴ１のスイッチング制御は、出力端子Ｔｏｕｔから入力端子ＩＮに電力供給する昇圧型ＤＣ−ＤＣコンバータを構成していることとなる。よってＤＣ−ＤＣコンバータがＰＷＭ固定制御で動作している場合には、トランジスタＦＥＴ２を使用して、出力電圧Ｖｏｕｔを昇圧して入力側に戻すことができる。すなわち、出力端子Ｔｏｕｔ側に放出された電力の一部がチョークコイルＬ１に戻される。これにより、出力コンデンサＣ１に蓄積される過剰電力による出力電圧Ｖｏｕｔの上昇を低減することができるため、出力電圧Ｖｏｕｔが制御不能状態に陥ることが防止出来る。
【００５７】
次に負荷が動作状態から停止状態へ遷移し、ＰＷＭ固定制御からＰＦＭ制御へ切り替えられる時の動作を説明する。負荷が軽負荷状態となるにつれて、平均電流ＡＩが低下する。そして平均電流ＡＩの低下に伴い、電圧増幅器ＡＭＰ２の出力電圧Ｖｒが低下する。そして平均電流ＡＩが所定電流値ＰＩ（図４）よりも低くなると、出力電圧Ｖｒが基準電圧ｅ３よりも小さくなる。すると電圧比較器ＣＯＭＰ４の出力電圧Ｖｘはハイレベルからローレベルへ遷移し、低負荷状態であると判別される。そしてローレベルの出力電圧Ｖｘに応じて、ＰＷＭ固定制御からＰＦＭ制御への切り替えが行われる。このとき図４に示すように、コイル電流ＩＬ１のノコギリ波のボトム値が負値の場合においても、ＰＷＭ制御からＰＦＭ制御へ切り替えることが可能である。
【００５８】
ローレベルの出力電圧Ｖｘが論理和ゲート回路ＯＲ１に入力されると、論理和ゲート回路ＯＲ１の出力電圧Ｖｍはハイレベルに固定されなくなる。すなわち、電圧比較器ＣＯＭＰ３の出力電圧Ｖｄがマスクされなくなる。すると電圧比較器ＣＯＭＰ３は、逆流を検知したときはローレベルの出力電圧Ｖｄを出力することで、論理積ゲート回路ＡＮＤ１の出力をローレベルに固定し、＊制御信号ＶＱをマスクする。また電圧比較器ＣＯＭＰ３は、逆流を検知しないときはハイレベルの出力電圧Ｖｄを出力することで、＊制御信号ＶＱを通過させる。これにより電圧比較器ＣＯＭＰ３によって、コイル電流ＩＬ１の逆流防止動作が行われる。よってＰＷＭ固定制御は終了する。
【００５９】
ＰＦＭ制御について説明する。ＰＦＭ制御は、動作サイクルの繰り返し周期を、負荷電力量に応じて伸縮する制御である。ＤＣ−ＤＣコンバータ１では、動作サイクルの繰り返し周期の変更は、第１に発振器ＯＳＣの発振周波数ｆを変更する方法、第２にトランジスタＦＥＴ１のスイッチングをスキップする方法、の両者により行われる。
【００６０】
発振器ＯＳＣの発振周波数ｆを可変制御することでＰＦＭ制御を行う方法を、図３を用いて説明する。スイッチ回路ＳＷ１１は、入力される出力電圧Ｖｘがハイレベルからローレベルへ遷移すると、電圧増幅器ＡＭＰ１１の非反転入力に接続される基準電圧を基準電圧ｅ１１からｅ１２へ切り換える。ここで基準電圧ｅ１２はｅ１１よりも低い値である。トランジスタＱ１は電圧増幅器ＡＭＰ１１の基準電圧と電流測定抵抗ＲＴを流れる電流Ｉｒｔで発生する電圧が常に一定になるような定電流回路動作をする。ここで、基準電圧ｅ１１からｅ１２へ基準電圧が低下するため、電圧増幅器ＡＭＰ１１の出力電圧は低下し、トランジスタＱ１のベース電流を減少させる。トランジスタＱ１のベース電流が減少すると、電流測定抵抗ＲＴに流れる電流Ｉｒｔも減少する。よって、基準電圧ｅ１２に応じた値まで、電流Ｉｒｔが減少する。負荷トランジスタＱ２には、電流Ｉｒｔが流れる。トランジスタＱ２とトランジスタＱ３はカレントミラー回路を構成するので、トランジスタＱ３にも電流Ｉｒｔが流れる。
【００６１】
キャパシタＣＴはトランジスタＱ３に直列に接続されるため、トランジスタＱ３に流れる電流ＩｒｔでキャパシタＣＴが充電され、その電圧は時間と共に上昇する。キャパシタＣＴの電圧が電圧ｅ１３まで上昇すると、電圧比較器ＣＯＭＰ１１からはハイレベルのパルス信号ＰＳが出力される。するとトランジスタＱ４がオンし、キャパシタＣＴの電荷が放電されるため、キャパシタＣＴの電圧が０（Ｖ）になる。キャパシタＣＴの電荷が０（Ｖ）になると、パルス信号ＰＳがローレベルとなり、トランジスタＱ４がオフするので、再びトランジスタＱ３に流れる電流ＩｒｔでキャパシタＣＴが充電される。このように発振器ＯＳＣは、キャパシタＣＴの容量と、電流Ｉｒｔの電流量から決まる一定の発振周波数ｆで発振する。
【００６２】
今、基準電圧ｅ１１からｅ１２へ基準電圧が低下されることに従い、電流Ｉｒｔが低下している。よって基準電圧ｅ１１からｅ１２への変更により、発振周波数ｆが低くなる。これによりＤＣ−ＤＣコンバータ１の動作周波数が低くなり、スイッチング頻度が低下するため、固定損が下がり高効率となる。
【００６３】
以上説明したように、低負荷状態を検知し、出力電圧Ｖｘがローレベルとされることに応じて、ＰＷＭ固定制御からＰＦＭ制御へ移行させることができる。すると、低負荷状態を検知することに応じてＰＷＭ固定制御を停止し、その後出力電圧Ｖｏｕｔが所定電圧値よりも上昇したことを検知してからＰＷＭ制御からＰＦＭ制御に移行する場合に比して、応答速度の速い切り替え動作が可能となる。
【００６４】
次に、トランジスタＦＥＴ１のスイッチングをスキップすることでＰＦＭ制御を行う方法を説明する。逆流を許さない状態でＤＣ−ＤＣコンバータを固定周波数で強制的にスイッチングさせると、負荷が極端に軽い場合には、ＤＣ−ＤＣコンバータの出力電圧が上昇してＤＣ−ＤＣコンバータが制御不能になる事がある。そこでトランジスタＦＥＴ１がオンになるのを間欠的に禁止するＰＦＭ制御により、出力電圧の上昇を防止することが行われる。
【００６５】
前述の通り、出力電圧Ｖｘがローレベルとされることに応じて、電圧比較器ＣＯＭＰ３によってコイル電流ＩＬ１の逆流防止動作が行われるため、ＰＷＭ固定制御は終了する。すると逆流を許さない状態でＤＣ−ＤＣコンバータを固定周波数でスイッチングさせるため、出力電圧Ｖｏｕｔが上昇する。
【００６６】
図２において、制御回路１１の誤差増幅器ＥＲＡ１は、ＤＣ−ＤＣコンバ−タの出力電圧Ｖｏｕｔを抵抗素子Ｒ１と抵抗素子Ｒ２で分圧した電圧と、基準電圧ｅ１との差を増幅して、出力電圧Ｖｃを出力する。よって出力電圧Ｖｏｕｔが上昇すると、基準電圧ｅ１との差が小さくなり、出力電圧Ｖｃが下がる。そして出力電圧Ｖｃが基準電圧ｅ２よりも低くなると、電圧比較器ＣＯＭＰ２はローレベルの出力電圧Ｖｄ２を出力する。
【００６７】
論理積ゲート回路ＡＮＤ２は、電圧比較器ＣＯＭＰ２からハイレベルの出力電圧Ｖｄ２が入力されるときはパルス信号ＰＳを通過させ、ローレベルの出力電圧Ｖｄ２が入力されるときはパルス信号ＰＳをマスクする回路である。よって論理積ゲート回路ＡＮＤ２は、ローレベルの出力電圧Ｖｄ２が入力されると、パルス信号ＰＳをマスクすることでフリップフロップ回路ＦＦがセット状態とされることを防止する。その結果、ＤＣ−ＤＣコンバータのスイッチング動作がスキップされる。これにより、負荷が軽くなりＤＣ−ＤＣコンバータの出力電圧が規定値よりも上昇したときには、トランジスタＦＥＴ１がオンになることを禁止することで、出力電圧の上昇を防止することができる。このとき、発振器ＯＳＣの発振周波数ｆとは異なる周波数でトランジスタＦＥＴ１のスイッチングが行われるため、ＰＦＭ制御が行われることになる。
【００６８】
以上により、コイル電流ＩＬ１のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ制御からＰＦＭ制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、コイル電流ＩＬ１のボトム値が負になる場合においても、ＰＷＭ制御によって負荷に電力を供給することができる。すなわちＤＣ−ＤＣコンバータの動作周波数を一定に保ちながら、低電力を供給することができる。よって、低電力の供給を必要とし、かつ、ＤＣ−ＤＣコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。
【００６９】
また電力供給が不要な場合においては、コイル電流ＩＬ１のノコギリ波形のボトム値が負値に至る領域においても、ＰＷＭ固定制御からＰＦＭ制御に切り替えることができる。これにより、ＰＦＭ制御により固定損を減少させることができるため、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
【００７０】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図３の発振器ＯＳＣは、発振周波数を２つの周波数の間で切り換える方式であるが、この形態に限られない。ＤＣ−ＤＣコンバータの出力電流に応じて、発振周波数を連続的に可変する発振器ＯＳＣ１の回路を図５に示す。図５の発振器ＯＳＣ１に備えられる電圧増幅器ＡＭＰ１１ａは、２つの非反転入力端子を持つ差動増幅器である。第１の非反転入力端子には基準電圧ｅ１１が入力され、第２の非反転入力端子には電圧増幅器ＡＭＰ２から出力される出力電圧Ｖｒが入力される。電圧増幅器ＡＭＰ１１ａは、２つの非反転入力に入力される基準電圧ｅ１１と出力電圧Ｖｒとのうちの低い方の電圧と、反転入力に入力されるトランジスタＱ１に流れる電流Ｉｒｔに応じた電圧と、の差を増幅する。
【００７１】
高負荷状態では、ＤＣ−ＤＣコンバータの出力電流が多く、電圧増幅器ＡＭＰ２の出力電圧Ｖｒが基準電圧ｅ１１よりも高くなる。よって電圧増幅器ＡＭＰ１１ａは、基準電圧ｅ１１と電流Ｉｒｔにより発生した電圧との差を増幅する。よって発振器ＯＳＣ１の発振周波数ｆは、基準電圧ｅ１１により定まる一定値となる。
【００７２】
低負荷状態へ移行すると、ＤＣ−ＤＣコンバータの出力電流が低下し、電圧増幅器ＡＭＰ２の出力電圧Ｖｒも低下する。そして出力電圧Ｖｒが基準電圧ｅ１１よりも低くなると、電圧増幅器ＡＭＰ１１ａは、出力電圧Ｖｒと電流Ｉｒｔにより発生した電圧との差を増幅する。ＤＣ−ＤＣコンバータの出力電流の低下に応じて出力電圧Ｖｒが低下し、出力電圧Ｖｒの低下に応じて電流Ｉｒｔが低下する。電流Ｉｒｔが低下すると、キャパシタＣＴの充電時間が長くなるので、発振器ＯＳＣ１の発振周波数ｆが低下する。
【００７３】
これにより発振器ＯＳＣ１は、ＤＣ−ＤＣコンバータの出力電流が基準電圧ｅ１１で定められる出力電流よりも多いときは、所定の発振周波数で動作する。そしてＤＣ−ＤＣコンバータの出力電流が基準電圧ｅ１１で定められる出力電流よりも少ないときは、不足量に応じて発振周波数を低下させる。これにより、ＤＣ−ＤＣコンバータの出力電流値に応じたＰＦＭ制御が可能となる。なお、基準電圧ｅ１１で定められる出力電流が、電圧比較器ＣＯＭＰ４の基準電圧ｅ３によって定められる出力電流（ＰＷＭ制御からＰＦＭ制御への切り替え時の出力電流）以下の値となるように、基準電圧ｅ１１を設定することが望ましい。
【００７４】
また平均化回路１２はローパスフィルタＬＰＦを備えるとしたが、この形態に限られない。図６に、他の構成例である平均化回路１２ａの回路図を示す。平均化回路１２ａは、電圧増幅器ＡＭＰ１ａおよびＡＭＰ２ａ、最小電流検出回路３０、最小／最大電流検出回路３１、選択回路３２，演算回路３３を備える。電圧増幅器ＡＭＰ１ａの非反転入力端子には入力端子ＣＳ１が接続され、反転入力端子には入力端子ＦＢ１が接続される。また電圧増幅器ＡＭＰ２ａの反転入力端子には入力端子ＣＳ１が接続され、非反転入力端子には入力端子ＦＢ１が接続される。最小／最大電流検出回路３１の入力端子には、電圧増幅器ＡＭＰ１ａの出力端子が接続される。最小／最大電流検出回路３１から出力されるピーク値Ｉｍａｘは、演算回路３３へ入力される。また最小／最大電流検出回路３１から出力されるボトム値Ｉｍｉｎ１は、選択回路３２および演算回路３３へ入力される。最小電流検出回路３０の入力端子には、電圧増幅器ＡＭＰ２ａの出力端子が接続される。そして最小電流検出回路３０から出力されるボトム値Ｉｍｉｎ２は、選択回路３２へ入力される。選択回路３２から出力されるボトム値Ｉｍｉｎは、演算回路３３へ入力される。演算回路３３からは出力電圧Ｖｒが出力される。
【００７５】
平均化回路１２ａの動作を説明する。最小／最大電流検出回路３１は、コイル電流ＩＬ１のピーク値を取得してピーク値Ｉｍａｘとして出力すると共に、コイル電流ＩＬ１の正のボトム値を取得してボトム値Ｉｍｉｎ１として出力するサンプルホールド回路である。ボトム値Ｉｍｉｎ１は、コイル電流ＩＬ１のボトム値が正の場合には０より大きい値となり、コイル電流ＩＬ１のボトム値が負の場合には０となる。また最小電流検出回路３０は、コイル電流ＩＬ１の負のボトム値の絶対値を取得して、ボトム値Ｉｍｉｎ２として出力するサンプルホールド回路である。ボトム値Ｉｍｉｎ２は、コイル電流ＩＬ１のボトム値が正の場合には０となり、コイル電流ＩＬ１のボトム値が負の場合には０より大きい値となる。
【００７６】
選択回路３２は、コイル電流ＩＬ１のボトム値の正負に応じて、ボトム値Ｉｍｉｎ１とＩｍｉｎ２との何れか一方を選択する回路である。選択回路３２は、入力されるボトム値Ｉｍｉｎ１が０より大きいときは、コイル電流ＩＬ１のボトム値が正であると判断し、ボトム値Ｉｍｉｎ１を選択する。一方、入力されるボトム値Ｉｍｉｎ１が０であるときは、コイル電流ＩＬ１のボトム値が負であると判断し、ボトム値Ｉｍｉｎ２を選択する。そして選択回路３２は、選択したボトム値Ｉｍｉｎ１またはＩｍｉｎ２を、ボトム値Ｉｍｉｎとして、演算回路３３へ出力する。
【００７７】
演算回路３３は、コイル電流ＩＬ１のボトム値の正負に応じて、演算方法を選択する回路である。演算回路３３は、入力されるボトム値Ｉｍｉｎ１が０より大きいときは、コイル電流ＩＬ１のボトム値が正であると判断し、ボトム値Ｉｍｉｎとピーク値Ｉｍａｘとを加算した上で２で除する演算を行う。一方、入力されるボトム値Ｉｍｉｎ１が０であるときは、コイル電流ＩＬ１のボトム値が負であると判断し、ピーク値Ｉｍａｘからボトム値Ｉｍｉｎを減算した上で２で除する演算を行う。最小電流検出回路３０から出力されるボトム値Ｉｍｉｎ２は、負の絶対値であるためである。これにより平均化回路１２ａによって、コイル電流ＩＬ１の平均電流値を演算することができる。
【００７８】
なお演算回路３３は、デジタルおよびアナログの何れの回路によって構成してもよい。演算回路３３をアナログ回路で構成する場合には、オペアンプによる加算器を備え、当該オペアンプのゲインを半分に設定することで、２で除する演算を行うことができる。また演算回路３３をデジタル回路で構成する場合には、カウンタの１ビットシフトにより２で除する演算を容易に行うことが可能である。
【００７９】
また本実施形態の制御回路１１は、単一または複数の半導体チップなどにより構成してもよい。また本実施形態のトランジスタＦＥＴ１およびＦＥＴ２は、独立したディスクリートのパワー素子であってもよいし、制御回路１１にＬＳＩとして搭載されてもよい。またＤＣ−ＤＣコンバータ１を単一または複数の半導体チップにより構成してもよい。またＤＣ−ＤＣコンバータ１および制御回路１１は、モジュールとして構成してもよい。また本実施形態に係るＤＣ−ＤＣコンバータ１を、各種の電源装置に適用可能であることは言うまでもない。
【００８０】
なお、チョークコイルＬ１は誘導素子の一例、トランジスタＦＥＴ１は第１スイッチング素子の一例、トランジスタＦＥＴ２は第２スイッチング素子の一例、電圧比較器ＣＯＭＰ４は比較回路の一例、電圧比較器ＣＯＭＰ３は逆流検出回路の一例、最小／最大電流検出回路３１はピーク値取得回路の一例、最小電流検出回路３０はボトム値取得回路のそれぞれ一例である。
【図面の簡単な説明】
【００８１】
【図１】本発明の原理図
【図２】ＤＣ−ＤＣコンバータ１の回路図
【図３】発振器ＯＳＣの回路図
【図４】コイル電流ＩＬ１の波形図
【図５】発振器ＯＳＣ１の回路図
【図６】平均化回路１２ａの回路図
【図７】従来技術に係るＤＣ−ＤＣコンバータ１００の回路図
【符号の説明】
【００８２】
１  ＤＣ−ＤＣコンバータ
１１  制御回路
１２  平均化回路
ＡＭＰ１、ＡＭＰ２  電圧増幅器
ＡＮＤ１、ＡＮＤ２  論理積ゲート回路
ＣＯＭＰ１ないしＣＯＭＰ４  電圧比較器
ＦＥＴ１、ＦＥＴ２  トランジスタ
ＩＬ１  コイル電流
ＬＰＦ  ローパスフィルタ
ＯＲ１  論理和ゲート回路
ＯＳＣ  発振器
【図１】
2007259658.tif 000003
【図２】
2007259658.tif 000004
【図３】
2007259658.tif 000005
【図４】
2007259658.tif 000006
【図５】
2007259658.tif 000007
【図６】
2007259658.tif 000008
【図７】
2007259658.tif 000009