(57)【要約】【課題】  デバイスに適用されるにおいて好適な回路基板を提供する。【解決手段】  絶縁性基板上に導電性超微粒子のインクを塗布して配線層を形成した回路基板であって、焼結後の前記配線層は ０．１ｖｏｌ％から１０ｖｏｌ％の空孔を含む。【選択図】    図１
2007139995.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に導電性微粒子のインクを塗布して配線層を形成した表示装置であって、焼結後の前記配線層は ０．１ｖｏｌ％から１０ｖｏｌ％の空孔を含むことを特徴とする表示装置。
【請求項２】
絶縁性基板上に導電性微粒子のインクを塗布して配線層を形成した表示装置であって、前記配線層には、低比抵抗の導伝性微粒子であるＡｇ又はＣｕに対し、比重の高い元素の微粒子が添加されていることを特徴とする表示装置。
【請求項３】
比重の高い元素の微粒子が同時にシリサイド形成元素であることを特徴とする特許請求項２に記載の表示装置。
【請求項４】
添加した前記微粒子がロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムの中の少なくとも１つであることを特徴とする特許請求の範囲２、３項のうちいずれかに記載の表示装置。
【請求項５】
導電性微粒子インクを塗布して形成した配線とその下部に形成されているＳｉ層とがコンタクトホールを介して接続しており、その界面においてロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムのうち少なくとも１つがシリサイドを形成することを特徴とする表示装置。
【請求項６】
Ａｇ又はＣｕの微粒子中に添加したロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムのうち少なくとも１つの高比重添加元素が、配線塗布の保持時間内に配線用微粒子インク層の下層側に偏析しており、その状態で焼成することにより、Ｓｉ層との界面にコンタクト用シリサイド層を形成することを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷やインクジェット法などを用い、インクペーストを描画することで薄膜トランジスタ等を絶縁性基板上に形成する表示装置およびその製造方法に関する。
【背景技術】
【０００２】
たとえば、液晶ディスプレイ、有機ＥＬディスプレイ等の製造において、薄膜トランジスタ等を含む回路を基板上に形成する場合、該基板面に、配線、絶縁層、半導体層を順次形成していくのが通常である。該薄膜トランジスタの構造が支配的となるからである。
【０００３】
その際の各層のパターンは、ホトリソグラフィ技術による選択エッチング法が用いられ、それぞれの層を構成する材料層の成膜、ホトレジスト膜の形成、その選択露光および現像残存したホトレジスト膜をマスクとする前記材料層のエッチング、該ホトレジスト膜の剥離の一連の工程を経る。
【０００４】
そして、これらの工程において、スパッタリング・ＣＶＤ装置、露光・塗布現像装置、ドライエッチング・ウエットエッチング装置、剥離・酸素アッシング装置等が必要となる。
【０００５】
これら装置を工程数分だけ揃えることで、液晶ディスプレイ、有機ＥＬディスプレイ等の回路基板を製造することができる。
【０００６】
さらに大面積のパネルを製造する場合，効率良い生産のためには，多面取りが可能な大面積基板を用いて製造することになる。
【０００７】
これらの技術に関しては、たとえば以下の特許文献１、２等において開示されている。
【０００８】
【特許文献１】特開平１１−２０７９５９号公報
【特許文献２】特開２００２−３２４９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上述の一連のプロセスでは、まず基板全面に膜形成後、パターニングしたレジスト膜をマスクにエッチング加工するため、材料の大部分を捨てることとなり、効率的な使用方法ではなかった。また、環境的にも、エッチングした配線膜成分を含む廃ガスや廃液の処理が不可欠であり、環境に優しい製造方法とはいえなかった。
【００１０】
しかも、面積の大きな基板を取り扱えるような上記装置は価格が高価であり、量産ライン用に台数をそろえると、多額の装置コストを必要としていた。
【００１１】
ここで、このような不都合を解消できる方法として、パターン化された導電層を形成する方法として、たとえばインクジェットで描画する方法がある。
【００１２】
しかし、インク金属の微粒子インク例として、たとえば特開２００２−３２４９６６号公報等に見られるが、デバイス構造を考慮した材料構成になっていないという問題点があった。特に、低抵抗材料のＡｇに関しては加熱時の表面拡散に起因してヒロックの発生が懸念され、これを如何に防止するかに関する記載がなかった。
【００１３】
また、たとえば特開平１１−２０７９５９号公報等に見られるように、表面に濡れ性の違いを利用して導体配線を形成しても、デバイスの詳細に関しては論じられていなかった。
【００１４】
さらに、薄膜トランジスタの配線に適用する場合、半導体層や電極とのコンタクトに関する考慮がなされていなかった。
本発明は、このような事情に基づいてなされたものであり、その目的は、デバイスに適用されるにおいて好適な表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題は、以下の手段により解決される。
（１）
本発明による表示装置は、たとえば、絶縁性基板上に導電性微粒子のインクを塗布して配線を形成した表示装置であって、焼結後の配線層は、 ０．１ｖｏｌ％から１０ｖｏｌ％の空孔を含むことを特徴とする。
（２）
本発明による表示装置は、たとえば、絶縁性基板上に導電性微粒子のインクを塗布して配線を形成した表示装置であって、低比抵抗の導伝性微粒子であるＡｇ又はＣｕに対し、比重の重い元素の微粒子が添加されていることを特徴とする。
（３）
本発明による表示装置は、たとえば、比重の高い元素の微粒子が同時にシリサイド形成元素であることを特徴とする。
（４）
本発明による表示装置は、たとえば、添加した微粒子がロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムの中の少なくとも１つであることを特徴とする。
（５）
本発明による表示装置は、たとえば、導電性微粒子インクを塗布して形成した配線とその下部に形成されているＳｉ層とがコンタクトホールを介して接続しており、その界面においてロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムのうち少なくとも１つがシリサイドを形成することを特徴とする。
（６）
本発明による表示装置の製造方法は、たとえば、Ａｇ又はＣｕの微粒子中に添加したロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムのうち少なくとも１つの高比重添加元素が、配線塗布の保持時間内に配線用微粒子インク層の下層側に偏析しており、その状態で焼成することにより、Ｓｉ層との界面にコンタクト用シリサイド層を形成することを特徴とする。
【発明の効果】
【００１６】
このようにして、微粒子を燒結して配線を形成する場合、焼成条件によっては、膜内に空孔が残留する。比抵抗の観点からすれば、空孔は無い方が望ましい。しかし、耐熱性の観点からすれば、逆に適当な割合の空孔があった方が望ましい。
【００１７】
これは空孔の応力緩和効果によるヒロック抑制効果があるためである。すなわち、加熱時の熱膨張時に発生する圧縮応力により弱い結晶方位の結晶粒が押し出されることで発生するヒロックに対して、残留する空孔がその膨張分を吸収することで、圧縮応力の発生を防止することができるためである。そのため、材料の加熱温度における熱膨張量を相殺する程度の空孔量が良く、その体積比は０．１％から１０％の範囲となる。過剰の空孔は、その成長によるボイドの発生と、これに起因した断線の可能性があるため、必要以上に空孔を導入しない方が望ましい。材料の比抵抗の観点からしても、必要不可欠の空孔を導入することが望ましい。
【００１８】
必要な空孔分率は、材料によって異なる。比較的耐熱性に乏しい材料であるＡｇやＡｌでは加熱時のヒロック発生をより抑制できるように、圧縮応力緩和効果が大きいように、比較的多めの空孔を導入した方が良い。一方、Ｃｕのように耐熱性の高い材料の場合、ヒロックが発生しにくいため、加熱時の圧縮応力緩和量は小さくてよく、したがって空孔導入量は少なくて良い。
【００１９】
また、低比抵抗の導伝微粒子であるＡｇ又はＣｕに対し、比重の重い元素の微粒子を添加することが、薄膜トランジスタを用いた何らかの回路を構成する場合に効果的である。溶剤にてＡｇ又はＣｕの微粒子により高比重の微粒子を添加し混合した導電性インクペーストを基板上にインクジェット法を用いて描画した後、溶剤に溶かした状態ではその比重差によって、高比重の添加元素がペースト層の下方に移動し、下地近傍に偏析することになる。
【００２０】
下地層がシリコン膜である場合，この添加元素がシリサイド形成元素であれば、焼成時にシリコンとの界面において優先的にシリサイド層を形成する。この層がＡｇ又はＣｕがシリコン中へ拡散することを防止するバリア層をして作用する。
【００２１】
Ａｇ又はＣｕより高比重であり、シリサイドを形成する元素の例として、ロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムが有効である。これらは１種類でも良いが、２種類以上の元素の組み合わせでも有効であることは言うまでもない。
【００２２】
上記の添加元素が配線描画後に配線下層の底面付近まで、偏析、又は沈降するには時間を要するので、配線をインクジェットで描画した後、すぐに焼成するのではなく、その後の数時間の保持時間の間に、偏析・沈降するように、インクの状態を調整することが重要である。
【００２３】
シリコンとのコンタクトは、コンタクトホール部にて取るが、それ以外の領域では絶縁膜上に形成されることになる。その場合，下地界面ではシリサイドを形成しないが、Ａｇ又はＣｕに比較して反応性が高いため、配線パターンの下地密着性を向上させることができるという効果がある。
【００２４】
この方法により、シリコン層とのコンタクトにおいて、バリア層を別途形成しなくても、１回のインクジェット描画でシリコンとのコンタクト特性の良好な配線構造を形成することができる。
【００２５】
本発明では、インクジェット配線の下部にＳｉ層が配置された薄膜トランジスタであれば、どのような構造にて適用できる。コプレナ構造を有するポリシリコンＴＦＴでも、逆スタガ、又は正スタガ構造を取るアモルファスシリコンＴＦＴでも同様に適用することが可能である。
【発明を実施するための最良の形態】
【００２６】
以下、本発明による表示装置およびその製造方法の実施例を図面を用いて説明をする。
図１は、表示装置のコンタクトホールの箇所における断面図を示している。コンタクトホールは、絶縁膜を介してその下層にある第１の導電層と上層にある第２の導電層を該コンタクトホールを通して電気的に接続させるための機能を有するものであり、画素の領域内に形成される場合、あるいは該画素の集合体で形成される表示部の外方に形成されて該各画素を駆動させるための回路内に形成される場合がある。
【００２７】
この図１においては、それらの場合を共通に示した要部拡大図で、前記第１の導電層として半導体層２が用いられている。すなわち、絶縁体からなる基板１があり、この基板１の表面には半導体層２が選択的に形成されている。そして、該基板１の表面には該半導体層２をも被って絶縁膜３が形成され、この絶縁膜３には前記半導体層２の一部を露出させるようにしてコンタクトホール４が形成されている。また、該絶縁膜３の上面には該コンタクトホール４をも被って導電層５が形成され、この導電層５は該コンタクトホール４の箇所において前記半導体層２と電気的に接続されている。
【００２８】
なお、前記半導体層２はたとえばＣＶＤ方法により形成されたシリコン（Ｓｉ）膜をホトエッチングによりパターン化されたものであり、絶縁膜３はたとえばＣＶＤ方法により形成された後にホトエッチングによりコンタクトホール４が形成されたものである。また、導電層５は該絶縁膜３に形成された配線層として機能し、該絶縁膜３上にインクジェットを用いて金属超微粒子からなるペーストを塗布描画したものとなっている。
【００２９】
この場合、導電層５はその大部分が絶縁層３上に形成されるが、コンタクトホール４の箇所ではその内部に埋め込まれ、該コンタクトホール４から露出された半導体層２の表面と接触して形成される。
【００３０】
導電層５の材料としては低比抵抗の金属ペーストが選択されている。たとえばＡｇ、Ｃｕ、Ａｌ、Ａｕ等である。この場合、特にＡｇとＣｕは超微粒子としての形成が容易であり、これらを選択することは本発明の効果を大ならしめるのに適する。
【００３１】
上述した超微粒子が含有された金属ペーストは、それが配線層としてのパターンに描画された後に、それに含まれる溶剤を低温で加熱除去した後、さらに、３００℃から４００℃で加熱焼成して超微粒子の燒結を促進させることによって、導電層５として形成される。
【００３２】
そして、この場合の焼結の後において、導電層５中に空孔６が残留するようにすることが重要になる。そのためには、超微粒子の粒径を１０nmから５０nmまでとし、かつ金属ペースト内において最適に分布させることと、焼成温度を必要以上に上げないことが肝心となる。該焼成温度としては、たとえばＡｇの超微粒子を用いた金属ペーストの場合は３００℃で充分であり、Ｃｕの超微粒子を用いた金属ペーストの場合は４００℃が最適な焼成温度となる。
【００３３】
このようにして超微粒子の粒径、焼成温度を制御することで、残留する空孔６の体積分率を０．１％から１０％の間にすることができ、さらには０．５％から２％の範囲に絞ることも可能となる。
【００３４】
なお、ＡｇとＣｕはそれらの耐熱性の程度が異なることから、最適な空孔体積分率も異なるように設定するのが好ましい。より耐熱性の低いＡｇの場合、空孔体積分率は高くしてより構造緩和が起こるようにする方がよく、１．０％〜１０％、望ましくは２．０％〜５．０％が適する。一方、耐熱性の高いＣｕの場合、最適な空孔体積分率は少なくて済み、０．２％〜５．０％がよく、０．５％〜２％が適する。
【００３５】
このようにして残留される導電層５中の空孔６は、該導電層５の形成時及びその後の加熱工程で発生する膜応力を充分に緩和できる効果を備えるようになる。図２は、その（ａ）において空孔がない場合、（ｂ）において空孔が残留する場合、（ｃ）において耐ヒロック性を有するスパッタ薄膜材料の場合を示す特性図で、それぞれ横軸に温度Ｔ（temperature）、縦軸に引張り力ＴＳ（tensile  stress）および圧縮力ＣＳ（compressive  stress）を示している。
【００３６】
すなわち、図２（ａ）に示すように導電層５中に空孔６がない場合、加熱に伴う材料自身の体積膨の膨張ＳＷにより圧縮膜応力が増大し、これを緩和するため、弱い結晶粒がヒロックとして突起することにより、圧縮応力を緩和させる現象が生じる（図中ＰＱの過程）。なお、図中符号ＲＴは残留引張応力を示している。
【００３７】
一方、図２（ｂ）に示すように導電層５中に空孔６が残存する場合、膨張ＳＷによりある圧縮応力ＣＳに達すると、空孔６がつぶれるように結晶粒が変形することにより、応力を緩和するようになる。したがって、温度が上がっても圧縮応力が増加せず、ヒロックが発生することがなくなる。また、冷却時の体積減少時には、再度空孔が発生するように変形するため、応力の変化はない（図中ＰＱの過程）。弾性変形領域では加熱時とは逆に引張方向に引張応力ＲＴが変化していく。したがって、加熱、冷却時とも空孔を介した変形を利用することで、発生する膜応力に対応することができる。
【００３８】
さらに、Ａｇ叉はＣｕ超微粒子中にこれらと金属間化合物を形成させることで、体積減少によりヒロックに対処する場合を図２（ｃ）に示している。添加元素としてＮｄを添加した場合、３００℃付近でＡｇＮｄ化合物として析出し、これに伴う体積減少によって、ヒロックが防止される。これは、スパッタリング法で形成される導電層の場合と同様に、化合物析出に伴う体積減少によって、圧縮応力を低減するものである。この場合もヒロック対策は十分可能であるが、化合物を形成した際の空孔が、冷却時の引張応力ＲＴによってマイクロ断線につながる可能性がある。
【００３９】
このことから、当初において予め空孔６が存在する状態にしていた場合、熱収縮時に空孔６が再形成するだけで、該空孔６が伝播し断線に至ることがないようにすることができることが判明する。
【００４０】
図３には、超微粒子として、Ａｇ又はＣｕより高比重であり、かつシリサイドを形成する元素の例として、ロジウム、プラチナ、鉛、パラジウム、タンタル、タングステン、金、イリジウム、ネオジムを添加した例を示す。図３（ａ）に示すように、インクジェット描画直の直後では、導電層５中に高比重の添加微粒子７が均一に分散している。
【００４１】
ＡｇとＣｕの密度がそれぞれ、１０．４９、８．９３なのに対し、ロジウムは１２．４４、プラチナは２１．４５、鉛は１１．３４、パラジウムは１２．１６、タンタルは１６．６、タングステンは１９．３、金は１９．２６、イリジウムは２２．４である。母相であるＡｇ又はＣｕの超微粒子に比べ、添加微粒子７の比重が重いため、描画後インクを静止させている間に、添加元素７は、図３（ｂ）に示すように、重力によって導電層５の下方向へ沈降し、偏析した分布となる。この場合、コロイドの状態を制御して均一分散しにくい状態にしておくことが重要である。
【００４２】
そして、この後、焼成によって、導電層５を形成すると同時に下層に偏析した添加微粒子も焼結される。この場合、添加元素が母相であるＡｇ及びＣｕよりシリサイド形成傾向が強ければ、図３（ｃ）に示すように、下層のＳｉ層との界面にそれぞれの添加元素のシリサイドを形成し、母相のＡｇ又はＣｕ配線との間にバリア層８を形成することができる。密度差が少ない場合には、下層への偏析は少ないが、その元素のシリサイド形成傾向が強ければ、界面に存在する添加元素だけでＳｉ界面にシリサイドを形成し、バリア層８を形成することが可能となる。超微粒子の焼結時には、Ａｇ又はＣｕ粒子が結合し、一体構造となるが、この際、焼結密度を１００％にするのではなく、０．５％〜１％の空孔６を残すように焼結することで、図１で説明した空孔による応力緩和効果を合せて持たせるようにできる。
【００４３】
図４は、上述した発明を表示装置の薄膜トランジスタＴＦＴの形成に適用した場合の一実施例を示す図である。該薄膜トランジスタＴＦＴは、その半導体層としてアモルファスシリコンを用いており、いわゆるボトムゲート型と称されるものである。
【００４４】
なお、表示装置における薄膜トランジスタＴＦＴは、たとえばマトリックス状に配置された各画素にそれぞれ備えられ、一方向に並設された各画素からなる画素群を該薄膜トランジスタＴＦＴのオンにより選択し、その選択のタイミングに応じて該画素群の各画素に映像信号を供給するためのスイッチング素子として用いられているものである。
【００４５】
図４に示すように、ガラス基板１１上に、まず、たとえばＡｇ超微粒子ペースト中にロジウム超微粒子を２ｖｏｌ％添加したインクをインクジェットで塗布することによりゲート配線１８がパターン化されている。このゲート配線１８の一部は薄膜トランジスタＴＦＴのゲート電極として機能するものである。
【００４６】
ロジウムはＡｇより約２割高密度であるため、下層に沈降する。その後、３００℃で焼成することでロジウムからなる高密度層と低抵抗のＡｇからなる配線層の順次２層構造が形成される。ゲート配線１８はその下層の材料層とコンタクトする部分はないが、ガラス基板１１上でＡｇよりも下地密着性の高い層を形成することで、ゲート配線１８のガラス基板１１に対する密着性を向上させる効果を奏するようになる。この場合において、ゲート配線１８は、その膜中に１ｖｏｌ％の空孔が導入された状態で形成され、その効果は次に説明する絶縁膜１９の形成において明らかとなる。
【００４７】
すなわち、シリコンナイトライド、アモルファスＳｉ層、ｎ＋Ｓｉ層を連続してＣＶＤ法によって形成された積層体のうち上記アモルファスＳｉ層、ｎ＋Ｓｉ層をパターン化し、そのまま残存されるシリコンナイトライドを前記絶縁膜１９とするもので、この絶縁膜１９は前記ゲート配線１８をも被って形成されている。該絶縁膜１９は薄膜トランジスタＴＦＴのゲート絶縁膜としての機能を有する。この絶縁膜１９は他の材料としてＳｉ−Ｏ−Ｃ系絶縁膜を塗布・焼成によって形成されたものであってもよい。
【００４８】
いずれの場合においても、絶縁膜１９の形成に必要となるプロセス温度は約３００℃となり、この温度でＡｇの耐熱性を確保することができる。また、上述したようにゲート配線１８は、その膜中に１ｖｏｌ％の空孔を導入してなるため、前記絶縁膜１９の加熱時の圧縮応力をこの空孔がつぶれることにより緩和でき、Ａｇのヒロック発生を防止することができるようになる。
【００４９】
空孔導入ため、焼成条件以外として、ネオジムを添加し加熱により高密度のＡｇＮｄ金属間化合物を形成させ、その体積減少を利用して空孔を膜中に導入するようにしても同様の効果が得られる。これにより、より確実に空孔を膜中に導入することができる。ネオジムの密度は７．０であり、Ａｇ、Ｃｕと大差ないため、他の添加微粒子のように膜の下領域に沈降することなく、膜全体に均一に分散する状態を確保できる。したがって，これを加熱することで、膜全体で微小な金属間化合物を形成でき、全体に及んで空孔を導入させることができる。
【００５０】
絶縁膜１９の上面には半導体層（Ｓｉ層）１２がゲート配線（ゲート電極）１８を跨って形成され、このＳｉ層１２の該ゲート配線１８を間にした両端のそれぞれにソース・ドレイン電極およびこれらに接続される配線２１を形成することにより、薄膜トランジスタＴＦＴが形成される。
【００５１】
ここで、前記ソース・ドレイン電極およびこれらに接続される配線２１は、ロジウム微粒子が添加されたＡｇ微粒子インクをインクジェット法で描画することによって形成される。この場合、一定時間保持でロジウムの沈降後、約３００℃で焼成することにより、Ｓｉ層界面でのロジウムシリサイド層形成と空孔の導入を同時に行う。
【００５２】
この場合における効果は、図１ないし図３を用いて説明したと同様の効果を奏するようになる。なお、図１の説明ではスルーホールを通してＳｉ層と導電層との接続を図っているのに対し、この実施例ではスルーホールが存在しないが、そのこと自体は本発明の効果に影響を及ぼすものではない。
【００５３】
そして、ソース・ドレイン電極およびこれらに接続される配線２１をも被ってパッシベーション膜２２がたとえばＣＶＤ法によって形成されている。このパッシベーション膜２２は前記薄膜トランジスタＴＦＴを保護する機能を有する。
【００５４】
この実施例が適用される表示装置がたとえば液晶表示装置であるとするなら、該パッシベーション膜２２は薄膜トランジスタＴＦＴの液晶との直接の接触を回避させ、該薄膜トランジスタＴＦＴの特性劣化が生じるのを回避させるようになっている。
【００５５】
また、同様に液晶表示装置であるとするなら、該パッシベーション膜２２の表面にはたとえばＩＴＯ（Indium  Tin  Oxide）からなる画素電極２３が形成され、この画素電極２３の一部は、その下層のパッシベーション膜２２に形成されたスルーホールを通して薄膜トランジスタＴＦＴのソース電極に電気的に接続されている。ここで、画素電極２３は液晶を介在させて設けられる他の電極との間に電界を発生させるもので、該電界の強さに応じて液晶の光変調を行うようになっている。
【００５６】
画素電極２３の材料として用いられる前記ＩＴＯはＡｇ膜とのコンタクト抵抗が低いため、別段コンタクト層を形成しなくても、直接コンタクトすることができるという効果を奏する。
【００５７】
この実施例により、簡略な配線形成プロセスの採用により、低抵抗の配線を適用した表示装置を少ない工程数で製造することができる。
【００５８】
図５は、上述した発明を表示装置の薄膜トランジスタＴＦＴの形成に適用した場合の他の実施例を示す図である。該薄膜トランジスタＴＦＴは、その半導体層としてポリシリコンを用いており、また、トップゲート型と称されるものである。
【００５９】
図５において、まず、ガラス基板３１上にＳｉＮ層３４、ＳｉＯ２層３５が形成されている。これらの層はいわゆる下地層と称されるもので、ガラス基板３１内のイオン性物質が後述の薄膜トランジスタＴＦＴへ侵入するのを遮断する機能を有する。
【００６０】
前記ＳｉＯ２層３５の上面の一部にポリシリコンからなる半導体層４６が形成されている。この半導体層４６は、基板の全域にたとえばプラズマＣＶＤにて成膜後、レーザアニールにて結晶化させ、さらにパターン化して形成される。この半導体層４６は薄膜トランジスタＴＦＴのそれとして機能するものである。
【００６１】
そして、この半導体層４６をも被って第１絶縁膜３５Ａが形成されている。この第１絶縁膜３５ＡはたとえばＣＶＤ法により形成されたＳｉＯ２膜からなり、薄膜トランジスタＴＦＴのゲート絶縁膜として機能するものである。
【００６２】
この第１絶縁膜３５Ａの上面には前記半導体層４６を跨ってゲート電極（ゲート信号線）３８が形成されている。このゲート電極３８は、インクジェットを用い、Ｃｕからなる超微粒子のインクを描画してパターン化される。このインクの中には添加微粒子として、ロジウムが添加されている。このゲート電極３８は、一定保持時間に密度差で添加微粒子が下層に沈降した後に、３５０℃〜４００℃で焼成し，Ｃｕの超微粒子を焼結することによって形成される。ゲート電極３８はＳｉＯ２からなる第１絶縁膜３５Ａ上に形成されるが、Ｃｕだけでは下地密着性が低いのに対し、沈降したロジウムの超微粒子が高下地密着層を形成し、高い密着性を確保することができる。
【００６３】
ゲート電極３８をも被ってＣＶＤ法あるいは塗布型絶縁膜によって第２絶縁膜４２が形成され、この第２絶縁膜４２にはコンタクトホール４４が形成され前記半導体層４６のドレインおよびソース領域が露出されている。
【００６４】
そして、該第２絶縁膜４２の上面には導電層４１が形成され、この導電層４１によって前記コンタクトホール４４の箇所においてドレインおよびソース電極およびこれらに接続された配線層が形成されている。
【００６５】
この導電層４１は、Ｃｕからなる超微粒子ペーストをインクジェット法で描画することによってパターン化されている。この場合、一定保持時間に添加したロジウムの超微粒子３９がたとえばコンタクトホールの底面に沈降している。しかる後、３５０℃〜４００℃で焼成することで、Ｓｉ界面にロジウムシリサイドを形成しつつ、該導電層４１中に空孔を形成する。該導電層４１の材料として耐熱性の高いＣｕを用いる場合、Ａｇよりヒロック耐性が高いため、空孔の体積分率は少なくても良い。
【００６６】
前記超微粒子３９の沈降の程度が少ない場合には、より密度差の大きいプラチナ、タンタル、タングステンを添加すれば良い。これらはすべてシリサイド形成傾向が高いため、Ｓｉ界面にシリサイド層によるバリア層４５を形成することができ、その後の４００℃での水素化アニール工程でのＣｕのＳｉ層への拡散を防止することができる。
【００６７】
そして、ソース・ドレイン電極およびこれらに接続される導電層４１をも被ってパッシベーション膜４０が形成されている。このパッシベーション膜４０はたとえばＣＶＤ法によって形成されたＳｉＮ膜４０ａと塗布により形成された有機材料層４０ｂの順次積層体から構成されている。パッシベーション膜４０全体として誘電率を低減させ、かつ表面を平坦化させることができるからである。このパッシベーション膜４０は前記薄膜トランジスタＴＦＴを保護する機能を有する。
【００６８】
また、該パッシベーション膜４０の表面にはたとえばＩＴＯ（Indium  Tin  Oxide）からなる画素電極４３が形成され、この画素電極４３の一部は、その下層のパッシベーション膜４０に形成されたコンタクトホール４７を通して薄膜トランジスタＴＦＴのソース電極に電気的に接続されている。
【００６９】
このような構成からなる表示装置は、層の異なる２つの配線において、それぞれインクジェット工程を適用しており、従来の製造工程である８工程を４工程にして半減させることができる。したがって、工程数を大幅に低減させて表示装置を製造することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１実施例の回路基板を説明する断面図である。
【図２】第１実施例を形成する工程時の熱応力を説明する模式図である。
【図３】第１実施例を説明する回路基板の断面図である。
【図４】第１実施例の回路基板を応用したアモルファスＳｉＴＦＴ基板を説明する断面図である。
【図５】第２実施例の回路基板を応用した低温ポリシリコンＴＦＴ基板を説明する断面図である。
【符号の説明】
【００７１】
１……基板、２……半導体層、３……絶縁膜、４……コンタクトホール、５……導電層、６……空孔、７……添加微粒子、８……バリア層、１１、３１……ガラス基板、１２……絶縁膜、１８……ゲート配線、ＴＦＴ……薄膜トランジスタ、１９……絶縁膜、２１……配線、２２……パッシベーション膜、２３……画素電極、３５……第１絶縁膜、３８……ゲート電極、４０……パッシベーション膜、４１……導電層、４２……第２絶縁膜、４４、４７……コンタクトホール、４６……半導体層。
【図１】
2007139995.tif 000003
【図２】
2007139995.tif 000004
【図３】
2007139995.tif 000005
【図４】
2007139995.tif 000006
【図５】
2007139995.tif 000007