(57)【要約】【課題】テストコストの削減を実現する半導体検査システムを提供する。【解決手段】例えば、バーンインボード１０３ｃを、ソケットボードＳＢｃと、ポゴピンボードＰＮＢと、回路形成ボードＰＢｃによって構成する。ＳＢｃには、ＩＣソケットＳＫＴと、そのソケット端子に配線で接続されたポゴピンパッドＰＰＤを設ける。ＰＢｃには、バーンイン装置本体との接続端子となるコネクタＣＮと、このＣＮ内の各ピンに配線で接続されたポゴピンパッドＰＰＤを設ける。ＰＮＢには、このＳＢｃのＰＰＤとＰＢｃのＰＰＤとを両端から接続するポゴピンＰＰＮを設ける。このような構成を用いると、同一パッケージを備えた複数品種の半導体デバイスに対して、ソケットボードＳＢｃやポゴピンボードＰＮＢを共通に使用することが可能となる。【選択図】図４
2007315937.tif 000002
【特許請求の範囲】
【請求項１】
被検査デバイスを搭載可能であり、前記被検査デバイスに向けた動作信号の供給元となるコネクタ部を備えたバーンインボードと、
前記バーンインボードが挿入され、前記被検査デバイスに向けた動作信号を生成し、この動作信号を前記コネクタ部に対して供給するバーンイン装置本体とを備え、
前記バーンインボードは、
ＩＣソケットと、一方の面に設けられ、前記ＩＣソケットの複数のソケット端子にそれぞれ接続された複数の第１端子とを備えたソケットボードと、
前記コネクタ部と、一方の面に設けられ、前記コネクタ部を構成する複数のピンにそれぞれ接続された複数の第２端子とを備えた回路形成ボードと、
前記複数の第１端子と前記複数の第２端子をそれぞれ接続する接続部とを有する半導体検査システム。
【請求項２】
請求項１記載の半導体検査システムにおいて、
前記複数の第１端子および前記複数の第２端子は、それぞれパッドであり、
前記接続部は、それぞれシリンダとピンから構成される複数のポゴピンを搭載したポゴピンボードである。
【請求項３】
請求項１記載の半導体検査システムにおいて、
前記複数の第１端子および前記複数の第２端子は、それぞれパッドであり、
前記接続部は、導電性シートである。
【請求項４】
請求項２記載の半導体検査システムにおいて、
前記複数の第１端子は、前記ＩＣソケットの種類に関わらず、数と配置が共通化されている。
【請求項５】
請求項４記載の半導体検査システムにおいて、
前記複数のポゴピンのそれぞれは、前記ポゴピンボードから自由に取り外しが可能となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体検査システムに関し、特に、バーンイン試験を行う半導体検査システムに適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、半導体デバイスを高温および高電圧の条件下で動作させることで、初期不良が発生し得る半導体デバイスのその不良箇所を顕在化させ、当該半導体デバイスを不良品として取り除けるようにする所謂バーンイン試験と呼ばれるものが広く知られている。このバーンイン試験では、例えば、多数の被検査半導体デバイスが搭載されたバーンインボードを、数十枚単位でバーンイン装置内に挿入し、数百個等の半導体デバイスを同時に動作させる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
現在、製品の違いやパッケージ形状の違いや信号ピン配置の違い等に応じて多数の品種の半導体デバイスが存在している。このような多品種の半導体デバイスに対してバーンイン試験を行う場合、通常、各品種毎に対応するバーンインボードを製作する必要がある。バーンイン試験は、前述したように１台のバーンイン装置に数十枚単位のバーンインボードを挿入して行われるため、場合によっては、１品種の半導体デバイスに対して１００枚程度のバーンインボードを製作することも有り得る。そうすると、品種が増加する毎にバーンインボードの製作コストが増大し、テストコストが増大してしまう。
【０００４】
図１０は、本発明の前提として検討した半導体検査システムにおいて、そのバーンインボードの構成例を示す概略図である。図１０に示すバーンインボード１０３ｅは、回路形成ボードＰＢｅと複数のＩＣソケットＳＫＴを備え、ＰＢｅに設けられたスルーホールにＳＫＴのソケット端子が挿入された構成となっている。各ＳＫＴのソケット端子は、ＰＢｅの配線パターンを介してＰＢｅの端部に設けられたコネクタＣＮに接続される。各ＳＫＴに搭載された半導体デバイスに対してバーンイン試験を行う際には、このコネクタＣＮに対して各種信号が供給される。
【０００５】
このようなバーンインボード１０３ｅでは、半導体デバイスのパッケージ形状（すなわちＩＣソケット）が異なると、それに応じてＰＢｅの配線パターンを変える必要がある。またパッケージ形状が同一でも、信号端子の割り当てが異なると（例えば電源／グラウンド端子の位置や入力クロック信号の必要数および端子の位置が異なる等）、場合によってはＰＢｅの配線パターンを変更する必要がある。したがって、実質的には、各品種毎にそれに対応するバーンインボードを製作しなければならない。特に、高信頼性が求められる分野の半導体デバイスでは、バーンイン試験を行う数量も増え、スループット確保のために多くのバーンインボードが必要となる。
【０００６】
そこで、本発明の目的は、テストコストの削減を実現する半導体検査システムを提供することにある。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
本発明のよる半導体検査システムは、通常１枚のバーンインボードを、ソケットボードと回路形成ボードに分割したことが特徴となっている。具体的な構成としては、ソケットボードに、ＩＣソケットと、そのＩＣソケットの各ソケット端子に配線パターンで接続された複数の第１端子とを設ける。また、回路形成ボードに、バーンイン装置本体との接続端子となるコネクタ部と、このコネクタ部内の各ピンに配線パターンで接続された複数の第２端子とを設ける。この際に、この第１端子と第２端子は、それぞれ対向するように各ボードの一方の面に配置する。そして、この複数の第１端子と複数の第２端子をそれぞれ接続するための接続部を設ける。
【０００９】
このような構成を用いると、同一パッケージを備えた複数品種の半導体デバイスに対してソケットボードを共通に使用することが可能となる。そうすると、通常、バーンインボードを製作する際に比重が高くなるソケット部分のコストを低減でき、テストコストの削減が可能となる。また、基板の製作期間は通常０．５ヶ月〜１ヶ月に対して、ソケットの製作工期は１．５ヶ月〜２ヶ月かかり、ソケットボードの製作期間は、ソケットの納期で決まってしまう。ソケットボードを共通化する事で、品種毎のバーンインの量産適用までの工期短縮が可能である。
【００１０】
なお、第１端子と第２端子と接続部の組合せは、様々な形態が可能である。例えば、第１端子と接続部を所謂ポゴピンによって実現し、第２端子をポゴピンと接続するパッドによって実現したり、逆に第２端子と接続部をポゴピンによって実現し、第１端子をポゴピンと接続するパッドによって実現することができる。更には、第１端子と第２端子をパッドによって実現し、接続部を上下両端から接続可能なポゴピンによって実現することもできる。また、接続部をポゴピンではなく導電性シートで実現することも可能である。
【００１１】
例えば、接続部を上下両端から接続可能なポゴピンによって実現した場合、ソケットボードの複数の第１端子（パッド）の数と配置を、ＩＣソケットの種類に関わらずに共通化すると、よりテストコストの削減が可能となる。すなわち、例えば、このポゴピンのみを独立して搭載したポゴピンボードを作製した場合、この１枚のポゴピンボードを、ＩＣソケットが異なる複数のソケットボードで共通に使用することができる。また、ポゴピンのみを独立させることで、ポゴピンの破損時等に対する対応が容易となる。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、テストコストの削減と製作工期の短縮が実現可能となる。
【発明を実施するための最良の形態】
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１による半導体検査システムにおいて、その構成の一例を示すものであり、（ａ）は斜視図、（ｂ）は側面図である。図１（ａ）に示す半導体検査システムは、バーンイン装置と呼ばれるものであり、例えば、バーンイン炉１０１と、パターン生成器１１４などから構成される。ここでは、バーンイン炉１０１とパターン生成器１１４を含めてバーンイン装置本体と呼ぶ。バーンイン炉１０１は、扉１０２を開けた内部に複数枚（ここでは３０枚）のバーンインボード１０３を挿入可能となっている。各バーンインボード１０３は、図１（ｂ）に示すように、扉１０２の側からスロット部１１０の各レールを介して挿入され、その結果、扉１０２の反対側に設けられた各装置コネクタ１１１に各バーンインボードの１辺に備わったコネクタが接続されることになる。
【００１７】
各装置コネクタ１１１は、信号配線１１２を介してバーンイン炉１０１の背後に設けられた端子板１１３に接続され、この端子板１１３からケーブル１０９を介して図１（ａ）のパターン生成器１１４に接続される。パターン生成器１１４は、電源生成部１０７とパターン信号生成部１０８を備えており、バーンイン試験時には、電源生成部１０７での電源と予めパターン信号生成部１０８でプログラムされたパターン信号とがケーブル１０９および装置コネクタ１１１を介してバーンインボード１０３に供給される。
【００１８】
また、バーンイン炉１０１は、電源スイッチ１０４を投入した状態で、温度設定部１０５および温度表示部１０６によって炉内部の温度を任意に設定可能となっている。バーンイン試験を行う際には、扉１０２を閉めた状態で例えば１２５℃等に設定し、この状態で、パターン生成器１１４からバーンインボード１０３上の各半導体デバイスに対して電源およびパターン信号を供給し続ける。なお、１回当たりのバーンイン試験は、通常、数時間程度行われる。
【００１９】
図２は、図１の半導体検査システムにおいて、そのバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。図２（ｂ）に示すバーンインボード１０３ａは、回路形成ボードＰＢａとソケットボードＳＢａによって構成される。回路形成ボードＰＢａは、バーンイン炉１０１の装置コネクタ１１１との間の接続端子となるコネクタＣＮと、ソケットボードＳＢａとの間の接続端子となるポゴピンＰＰＮとを備えている。ポゴピンＰＰＮは、複数本を１セットとして、ソケットボードＳＢａ上に搭載されるＩＣソケットＳＫＴの数（ここでは１８個）に応じたセット数（ここでは１８セット）だけ設けられる。コネクタＣＮは、例えば、電源ピン、グラウンドピン、信号ピンなどを含み、これらのピンに対してパターン生成器１１４からの電源およびパターン信号が供給される。
【００２０】
また、回路形成ボードＰＢａには、各ポゴピンＰＰＮとコネクタＣＮ内の各ピンとを接続する配線パターンが形成されている。例えば、コネクタＣＮ内のある１つの信号ピンが配線パターンで分岐（例えば１８分岐）され、ポゴピンＰＰＮの各セット（ここでは１８セット）内の１つのポゴピンＰＰＮに接続される。なお、ポゴピンＰＰＮは、先端部がスプリングなどにより適当なバネ圧で上下に可動する構造となっている。
【００２１】
図２（ａ）は、このようなバーンインボード１０３ａにおける１個のＩＣソケットＳＫＴ分の断面構成を示している。図２（ａ）に示すように、ソケットボードＳＢａの上面には、ＳＢａのスルーホールＳＴＨにソケット端子を挿入する形でＩＣソケットＳＫＴが実装され、ＳＫＴのソケット端子は、特に限定はされないがスルーホールＳＴＨに対して半田付けによって固定される。ソケットボードＳＢａの下面には、ポゴピンパッドＰＰＤ（第１端子）が形成され、このＰＰＤは、ＩＣソケットＳＫＴのスルーホールＳＴＨに対して配線パターンで接続されている。そして、このＰＰＤは、回路形成ボードＰＢａ上のポゴピンＰＰＮ（第２端子および接続部）が接触（接続）する箇所となる。
【００２２】
このような構成において、バーンイン試験を実施する場合、ＩＣソケットＳＫＴ内に被検査デバイスＤＵＴとなる半導体デバイスを挿入し、ソケットボードＳＢａと回路形成ボードＰＢａを上下に押し合う形（ポゴピンＰＰＮとポゴピンパッドＰＰＤが接続する形）で合体させる。そして、この合体した状態のバーンインボード１０３ａを、バーンイン炉１０１に挿入し、回路形成ボードＰＢａのコネクタＣＮを装置コネクタ１１１に接続させた状態で試験を行う。これによって、パターン生成器１１４からの電源／パターン信号が、ＰＢａのコネクタＣＮからＰＢａ上の配線パターンを介してポゴピンＰＰＮに伝達され、ＰＰＮからＳＢａのポゴピンパッドＰＰＤおよび配線パターンを介してＩＣソケットＳＫＴのソケット端子およびＤＵＴのリードに供給される。
【００２３】
以上のように、本実施の形態１の半導体検査システムを用いると、ソケットボードＳＢａを、同一パッケージを備えた複数品種の半導体デバイスに対して共通に使用することが可能となる。すなわち、ＳＢａは、単にＩＣソケットＳＫＴの各ソケット端子をポゴピンパッドＰＰＤに引き出しているだけの配線パターンを備えており、その各ソケット端子に電源を供給するか信号を供給するかといったピン割り当ては、回路形成ボードＰＢａ上の配線パターンによって定めることが可能である。これによって、パッケージの種類によって定まる１通りのソケットボードＳＢａを予め製作しておけば、後は、品種に応じて回路形成ボードのみを製作すればよく、ＩＣソケット等のコストを削減できる。また、バーンインボードの製作は、通常、ＩＣソケット部分の製作に時間を要する。したがって、本実施の形態１の半導体検査システムを用いることで、ＩＣソケット部分の製作は不必要となり、バーンインボードの製作工期が短縮できる。
【００２４】
（実施の形態２）
図３は、本発明の実施の形態２による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。図３に示すバーンインボード１０３ｂは、実施の形態１と同様に図１のバーンイン炉１０１に挿入して用いられる。このバーンインボード１０３ｂは、図２のバーンインボード１０３ａと異なり、ポゴピンＰＰＮがソケットボードに設けられた構成となっている。
【００２５】
図３（ｂ）に示すように、バーンインボード１０３ｂは、回路形成ボードＰＢｂとソケットボードＳＢｂによって構成される。ソケットボードＳＢｂは、その上面に複数のＩＣソケットＳＫＴ（ここでは１８個）が実装され、その下面には、ＩＣソケットＳＫＴの数に応じたセット数（ここでは１８セット）のポゴピンＰＰＮが設けられる。なお、ポゴピンＰＰＮの各セット内は、ＩＣソケットＳＫＴのソケット端子数に応じた数のポゴピンＰＰＮによって構成される。
【００２６】
回路形成ボードＰＢｂは、バーンイン炉１０１の装置コネクタ１１１との間の接続端子となるコネクタＣＮと、ソケットボードＳＢｂとの間の接続端子となるポゴピンパッドブロックＰＰＤ＿ＢＫとを備えている。ＰＰＤ＿ＢＫは、ＳＢｂにおけるポゴピンＰＰＮの各セットに対応して設けられたポゴピンパッドＰＰＤの集合体である。ここでは、ポゴピンＰＰＮの１８セットに対応して１８セットのＰＰＤ＿ＢＫが設けられている。コネクタＣＮは、例えば、電源ピン、グラウンドピン、信号ピンなどを含み、これらのピンに対してパターン生成器１１４からの電源およびパターン信号が供給される。
【００２７】
また、回路形成ボードＰＢｂには、ポゴピンパッドブロックＰＰＤ＿ＢＫ内の各ポゴピンパッドＰＰＤと、コネクタＣＮ内の各ピンとを接続する配線パターンが形成されている。例えば、コネクタＣＮ内のある１つの信号ピンが配線パターンで分岐（例えば１８分岐）され、各ポゴピンパッドブロックＰＰＤ＿ＢＫ（ここでは１８セット）内の１つのポゴピンパッドＰＰＤに接続される。
【００２８】
図３（ａ）は、このようなバーンインボード１０３ｂにおける１個のＩＣソケットＳＫＴ分の断面構成を示している。図３（ａ）に示すように、ソケットボードＳＢｂの上面には、ＳＢｂのスルーホールＳＴＨにソケット端子を挿入する形でＩＣソケットＳＫＴが実装され、ＳＫＴのソケット端子は、特に限定はされないがスルーホールＳＴＨに対して半田付けによって固定される。また、ＳＢｂの下面には、ポゴピンＰＰＮ（第１端子および接続部）が設けられ、各ポゴピンＰＰＮは、ＳＢｂの配線パターンによって各スルーホールＳＴＨに対して１対１で接続される。そして、この各ポゴピンＰＰＮに１対１で対応して、ＰＢｂ上にポゴピンパッドＰＰＤ（第２端子）が形成されている。
【００２９】
このような構成において、バーンイン試験を実施する場合、ＩＣソケットＳＫＴ内に被検査デバイスＤＵＴとなる半導体デバイスを挿入し、ソケットボードＳＢｂと回路形成ボードＰＢｂを上下に押し合う形（ポゴピンＰＰＮとポゴピンパッドＰＰＤが接触（接続）する形）で合体させる。そして、この合体した状態のバーンインボード１０３ｂを、バーンイン炉１０１に挿入し、回路形成ボードＰＢｂのコネクタＣＮを装置コネクタ１１１に接続させた状態で試験を行う。これによって、パターン生成器１１４からの電源／パターン信号が、ＰＢｂのコネクタＣＮからＰＢｂの配線パターンを介してポゴピンパッドＰＰＤに伝達され、ＰＰＤからＳＢｂのポゴピンＰＰＮに伝達され、ＰＰＮからＳＢｂの配線パターンを介してＳＫＴのソケット端子およびＤＵＴのリードに供給される。
【００３０】
以上のように、本実施の形態２の半導体検査システムを用いると、実施の形態１と同様に、ソケットボードＳＢｂを、同一パッケージを備えた複数品種の半導体デバイスに対して共通に使用することが可能となる。すなわち、ＳＢｂは、単にＩＣソケットＳＫＴの各ソケット端子をポゴピンＰＰＮに引き出しているだけの配線パターンを備えており、その各ソケット端子に対する電源／信号のピン割り当ては、回路形成ボードＰＢｂ上の配線パターンによって定めることが可能である。したがって、実施の形態１と同様に、ＩＣソケットのコストを削減できることに加えて、ここではソケットボードとポゴピンを一体化しているため、実施の形態１に比べてポゴピンのコストも削減可能となる。また、バーンインボードの製作工期も短縮できる。
【００３１】
（実施の形態３）
図４は、本発明の実施の形態３による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。図４に示すバーンインボード１０３ｃは、実施の形態１等と同様に図１のバーンイン炉１０１に挿入して用いられる。
【００３２】
図４（ｂ）に示すバーンインボード１０３ｃは、回路形成ボードＰＢｃと、ポゴピンボードＰＮＢと、ソケットボードＳＢｃとによって構成される。ソケットボードＳＢｃは、その上面に複数のＩＣソケットＳＫＴ（ここでは１８個）が実装される。ポゴピンボードＰＮＢは、ＳＢｃ上のＩＣソケットＳＫＴの数に応じたセット数（ここでは１８セット）のポゴピンＰＰＮが設けられる。なお、ポゴピンＰＰＮの各セット内は、ＩＣソケットＳＫＴのソケット端子数に応じた数のポゴピンＰＰＮによって構成される。
【００３３】
回路形成ボードＰＢｃは、バーンイン炉１０１の装置コネクタ１１１との間の接続端子となるコネクタＣＮと、ポゴピンボードＰＮＢとの間の接続端子となるポゴピンパッドブロックＰＰＤ＿ＢＫとを備えている。ＰＰＤ＿ＢＫは、ＰＮＢにおけるポゴピンＰＰＮの各セットに対応して設けられたポゴピンパッドＰＰＤの集合体である。ここでは、ポゴピンＰＰＮの１８セットに対応して１８セットのＰＰＤ＿ＢＫが設けられている。コネクタＣＮは、例えば、電源ピン、グラウンドピン、信号ピンなどを含み、これらのピンに対してパターン生成器１１４からの電源およびパターン信号が供給される。
【００３４】
また、回路形成ボードＰＢｃには、ポゴピンパッドブロックＰＰＤ＿ＢＫ内の各ポゴピンパッドＰＰＤと、コネクタＣＮ内の各ピンとを接続する配線パターンが形成されている。例えば、コネクタＣＮ内のある１つの信号ピンが配線パターンで分岐（例えば１８分岐）され、各ポゴピンパッドブロックＰＰＤ＿ＢＫ（ここでは１８セット）内の１つのポゴピンパッドＰＰＤに接続される。
【００３５】
図４（ａ）は、このようなバーンインボード１０３ｃにおける１個のＩＣソケットＳＫＴ分の断面構成を示している。図４（ａ）に示すように、ソケットボードＳＢｃの上面には、ＳＢｃのスルーホールＳＴＨにソケット端子を挿入する形でＩＣソケットＳＫＴが実装され、ＳＫＴのソケット端子は、特に限定はされないがスルーホールＳＴＨに対して半田付けによって固定される。また、ＳＢｃの下面には、ポゴピンパッドＰＰＤ（第１端子）が設けられ、各ポゴピンパッドＰＰＤは、ＳＢｃの配線パターンによって各スルーホールＳＴＨに対して１対１で接続される。更に、この各ポゴピンパッドＰＰＤは、ポゴピンボードＰＮＢに設けられたポゴピンＰＰＮ（接続部）に対して１対１で接続される。
【００３６】
ポゴピンボードＰＮＢは、配線パターンを備えずに、ポゴピンＰＰＮのみを独立して設けたものであり、各ポゴピンＰＰＮは、上下両方向に突起する形で固定されている。すなわち、各ポゴピンＰＰＮは、その両端に対して上下両方向から接続可能となっている。これによって、各ポゴピンＰＰＮの一端は、前述したようにＳＢｃのポゴピンパッドＰＰＤに接続され、他端は、回路形成ボードＰＢｃ上に形成されたポゴピンパッドＰＰＤ（第２端子）に接続される。
【００３７】
このような構成において、バーンイン試験を実施する場合、ＩＣソケットＳＫＴ内に被検査デバイスＤＵＴとなる半導体デバイスを挿入し、ポゴピンボードＰＮＢに対してソケットボードＳＢｃと回路形成ボードＰＢｃを上下から押し付ける形（ポゴピンＰＰＮの両端にＳＢｃとＰＢｃのポゴピンパッドＰＰＤが接触（接続）する形）で合体させる。そして、この合体した状態のバーンインボード１０３ｃを、バーンイン炉１０１に挿入し、回路形成ボードＰＢｃのコネクタＣＮを装置コネクタ１１１に接続させた状態で、パターン生成器１１４を用いて試験を行う。
【００３８】
図５は、図４（ａ）のより詳細な構成例を示す断面図である。図５に示すように、回路形成ボードＰＢｃのコネクタＣＮに対して、パターン生成器１１４から電源／パターン信号を供給すると、その電源または信号がＰＢｃの配線パターンＬＮを介してポゴピンパッドＰＰＤに伝達される。この際、場合によっては配線パターン内に抵抗Ｒを挿入したり、電源配線の場合にはコンデンサを接続することなどがある。
【００３９】
このＰＰＤに伝達された信号は、３つのボード（ＳＢｃ，ＰＮＢ，ＰＢｃ）を合体させた際に、ポゴピンＰＰＮを構成する一方のピンＰＮｂに接続される。ここでは、ポゴピンＰＰＮを、上下可動可能なスプリングを含んだシリンダ部ＳＬＤと、その上下に設けられたピンＰＮａ，ＰＮｂによって構成している。ＰＢｃのポゴピンパッドＰＰＤからポゴピンＰＰＮを介して伝達された信号は、ＳＢｃのポゴピンパッドＰＰＤに接続される。そして更に、ＳＢｃのＰＰＤからＳＢｃの配線パターンＬＮを介してスルーホールＳＴＨに伝達され、ＳＴＨに接続されたソケット端子ＳＰＮを介してＤＵＴのリードに伝達される。
【００４０】
以上のように、本実施の形態３の半導体検査システムを用いると、ポゴピンボードＰＮＢおよびソケットボードＳＢｃを、同一パッケージを備えた複数品種の半導体デバイスに対して共通に使用することが可能となる。すなわち、ＳＢｃは、単にＩＣソケットＳＫＴの各ソケット端子ＳＰＮをポゴピンパッドＰＰＤに引き出しているだけであり、ＰＮＢは、ＳＢｃのＰＰＤとＰＢｃのＰＰＤを１対１で一義的に接続しているだけである。そして、その各ソケット端子ＳＰＮに対する電源／信号のピン割り当ては、回路形成ボードＰＢｃ上の配線パターンによって定めることができる。したがって、実施の形態２と同様に、ＩＣソケットのコストやポゴピンのコストを削減でき、また、バーンインボードの製作工期を短縮できる。
【００４１】
（実施の形態４）
本実施の形態４では、例えば、前述した実施の形態３の半導体検査システムを対象として、そのソケットボードＳＢｃおよびポゴピンボードＰＮＢの構成例を説明する。図６は、本発明の実施の形態４による半導体検査システムにおいて、図４のバーンインボード内のソケットボードの一部の構成例を示す平面図である。図６には、３種類のＩＣソケットＳＫＴ１，ＳＫＴ２，ＳＫＴ３にそれぞれ対応した３種類のソケットボード（ＩＣソケット１個分のみ抽出）の裏面を示しており、左側に示した３種類のソケットボードＳＢｃ１１，ＳＢｃ１２，ＳＢｃ１３が、通常考えられる一般的な構成例である。すなわち、ＳＢｃ１１，ＳＢｃ１２，ＳＢｃ１３は、各ソケット端子の数（スルーホールＳＴＨの数）に等しいポゴピンパッドＰＰＤが設けられ、各スルーホールＳＴＨと各ポゴピンパッドＰＰＤが配線パターンＬＮによって適当な長さで配線されている。
【００４２】
これに対して、右側に示した３種類のソケットボードＳＢｃ２１，ＳＢｃ２２，ＳＢｃ２３が、本実施の形態４による構成例である。すなわち、ＳＢｃ２１，ＳＢｃ２２，ＳＢｃ２３は、共に同じ数のポゴピンパッドＰＰＤが同じ配置で設けられている。例えば、取り扱う半導体デバイスの最大ピン数が１２８ピン、外形サイズが１０ｍｍ角とすれば、ポゴピンパッドＰＰＤは、１２８ピン以上を最大外形サイズの更に外側に配置しておき、その中の任意のポゴピンパッドＰＰＤとスルーホールＳＴＨを配線パターンＬＮによって接続可能にしておく。
【００４３】
そうすると、この同数および同一配置のポゴピンパッドＰＰＤに対応したポゴピンボードＰＮＢを一つ作製すれば、このＰＮＢは、前述した３種類のソケットボードＳＢｃ２１，ＳＢｃ２２，ＳＢｃ２３で共用可能となる。これによって、実施の形態３の効果に加えて、更に、ポゴピンボードＰＮＢのコストが削減可能となる。
【００４４】
また、更に、ソケットボード上の各スルーホールＳＴＨと各ポゴピンパッドＰＰＤとの対応関係をルール化すれば、場合によっては、図４の回路形成ボードＰＢｃも共用可能となる。すなわち、例えば、半導体デバイスのグラウンド端子はポゴピンパッドＰＰＤの１〜１０番のいずれかに接続し、電源端子はＰＰＤの１１〜２０番のいずれかに接続し、信号端子は、ＰＰＤの３０〜１２８番のいずれかに接続するといったルール化を行う。そして、これに対応して、ＰＢｃ上でも、ＰＰＤの１〜１０番をグラウンドに固定し、ＰＰＤの１１〜２０番をコネクタＣＮの電源ピンに配線し、ＰＰＤの３０〜１２８番をコネクタＣＮの信号ピンに配線しておけば、後はパターン生成器１１４でのプログラミングによって各種品種に適宜対応可能となる。これによって、場合によっては、品種毎にバーンインボード自体を製作する必要がなくなり、製作コストの削減や工期の短縮が可能となる。なお、このような方式を用いる場合は、図２や図３の構成例を用いても同様に実現可能である。
【００４５】
図７は、本発明の実施の形態４による半導体検査システムにおいて、図４のバーンインボード内のポゴピンボードの一部の構成例を示す斜視図である。図７のポゴピンボードＰＮＢは、例えば、複数のポゴピンＰＰＮをブロック化したポゴピンブロックＰＰＮ＿ＢＫが設けられ、このＰＰＮ＿ＢＫを、１つのＩＣソケットに対してその４辺を囲む形で４個ずつ配置している。図８は、図７のポゴピンボードにおける各部品の構成例を示しており、（ａ）は基板の外形図、（ｂ）はポゴピンブロックの外形図である。
【００４６】
図８（ｂ）に示すように、各ポゴピンブロックＰＰＮ＿ＢＫは、台座ＰＨに複数設けられた孔ＨＬＳにそれぞれポゴピンＰＰＮが挿入された構造となっている。各ポゴピンＰＰＮは、シリンダ部ＳＬＤとその上下方向に突起したピンＰＮによって構成される。ここで、各ポゴピンＰＰＮは、孔ＨＬＳに対して自由に抜き差し並びに固定できるように、例えば、孔ＨＬＳとシリンダ部ＳＬＤにねじ山等が形成されている。また、台座ＰＨの両端には、台座固定用のネジ穴ＨＬＰが備わっている。
【００４７】
このようなポゴピンブロックＰＰＮ＿ＢＫは、図８（ａ）に示すように、基板ＢＤに形成した複数のスリットＳＬＴにそれぞれ装着され、ＳＬＴ両端のネジ穴ＨＬＢと台座ＰＨのネジ穴ＨＬＰを合わせる形で固定される。このように、ポゴピンＰＰＮ部分をパーツ化して自由に取り外しが可能な構成にすることによって、ポゴピンＰＰＮの破損時や経時劣化時に、ポゴピンブロックＰＰＮ＿ＢＫ又はその中のポゴピンＰＰＮのみを交換すればよいため、容易に交換が可能となる。また、修復時のコストの削減を実現できる。なお、実使用上は、必ずしも図８（ｂ）の全ての孔ＨＬＳに対してポゴピンＰＰＮを挿入する必要はなく、例えば、図６の右側に示したように、使用しないポゴピンパッドＰＰＤに対応するポゴピンＰＰＮを省くこともできる。
【００４８】
以上のように、本実施の形態４の半導体検査システムを用いることで、実施の形態３などに比べて更なるコストの削減や、工期の短縮が実現可能となる。
【００４９】
（実施の形態５）
図９は、本発明の実施の形態５による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。図９に示すバーンインボード１０３ｄは、実施の形態３で述べた図４のバーンインボード１０３ｃにおけるポゴピンの機能を導電性シートによって代用したような構成となっている。
【００５０】
図９（ｂ）に示すバーンインボード１０３ｄは、回路形成ボードＰＢｄと、導電性シートＣＢと、ソケットボードＳＢｄとによって構成される。ソケットボードＳＢｄは、その上面に複数のＩＣソケットＳＫＴ（ここでは１８個）が実装される。導電性シートＣＢは、広く知られているように、その内部に細い線状の導電部材が多数含まれ、上面と下面におけるほぼ同一位置の狭い領域を導電部材を介して導通する機能を備える。
【００５１】
回路形成ボードＰＢｄは、バーンイン炉１０１の装置コネクタ１１１との間の接続端子となるコネクタＣＮと、導電性シートＣＢとの間の接続端子となるコンタクトパッドブロックＣＰＤ＿ＢＫとを備えている。ＣＰＤ＿ＢＫは、ＳＢｄにおけるＩＣソケットＳＫＴの数に応じたセット数（ここでは１８セット）設けられ、その内部は、例えば、各ＳＫＴ内のソケット端子数に応じた複数のコンタクトパッドＣＰＤの集合体である。コネクタＣＮは、例えば、電源ピン、グラウンドピン、信号ピンなどを含み、これらのピンに対してパターン生成器１１４からの電源およびパターン信号が供給される。
【００５２】
また、回路形成ボードＰＢｄには、コンタクトパッドブロックＣＰＤ＿ＢＫ内の各コンタクトパッドＣＰＤと、コネクタＣＮ内の各ピンとを接続する配線パターンが形成されている。例えば、コネクタＣＮ内のある１つの信号ピンが配線パターンで分岐（例えば１８分岐）され、各コンタクトパッドブロックＣＰＤ＿ＢＫ（ここでは１８セット）内の１つのコンタクトパッドＣＰＤに接続される。
【００５３】
図９（ａ）は、このようなバーンインボード１０３ｄにおける１個のＩＣソケットＳＫＴ分の断面構成を示している。図９（ａ）に示すように、ソケットボードＳＢｄの上面には、ＳＢｄのスルーホールＳＴＨにソケット端子を挿入する形でＩＣソケットＳＫＴが実装され、ＳＫＴのソケット端子は、特に限定はされないがスルーホールＳＴＨに対して半田付けによって固定される。また、ＳＢｄの下面には、コンタクトパッドＣＰＤが設けられ、各コンタクトパッドＣＰＤは、ＳＢｄの配線パターンによって各スルーホールＳＴＨに対して１対１で接続される。更に、この各コンタクトパッドＣＰＤは、ＳＢｄとＣＢとＰＢｄを合体させた際に、導電性シートＣＢを介してＰＢｄ上の各コンタクトパッドＣＰＤに１対１で接続される。
【００５４】
ここで、ＳＢｄおよびＰＢｄにおける各コンタクトパッドＣＰＤは、導電性シートＣＢへの接触箇所となる金属パッド部分を円錐状もしくは突起のように盛り上がった構造にするとよい。これによって、ＳＢｄとＣＢとＰＢｄを圧着させた際に、ＳＢｄの各ＣＰＤとＰＢｄの各ＣＰＤとの間において、小さい領域で良好な導通状態が得られる。
【００５５】
以上のように、本実施の形態５の半導体検査システムを用いることで、実施の形態３のポゴピンボードＰＮＢに該当する部分の構造が簡素化され、ポゴピンの位置合わせ等が不要となり、取り扱いが容易となる。また、ポゴピンは、本数が増えるとコストが高くなる傾向であるため、面積で価格が決まる導電性シートを用いた場合の方が、コスト面で有益となることがある。
【００５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５７】
本発明による半導体検査システムは、特に、多品種の半導体デバイスを対象としてバーンイン試験を行うシステムに適用して有益なものである。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１による半導体検査システムにおいて、その構成の一例を示すものであり、（ａ）は斜視図、（ｂ）は側面図である。
【図２】図１の半導体検査システムにおいて、そのバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。
【図３】本発明の実施の形態２による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。
【図４】本発明の実施の形態３による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。
【図５】図４（ａ）のより詳細な構成例を示す断面図である。
【図６】本発明の実施の形態４による半導体検査システムにおいて、図４のバーンインボード内のソケットボードの一部の構成例を示す平面図である。
【図７】本発明の実施の形態４による半導体検査システムにおいて、図４のバーンインボード内のポゴピンボードの一部の構成例を示す斜視図である。
【図８】図７のポゴピンボードにおける各部品の構成例を示しており、（ａ）は基板の外形図、（ｂ）はポゴピンブロックの外形図である。
【図９】本発明の実施の形態５による半導体検査システムにおいて、それに含まれるバーンインボードの構成例を示す図であり、（ａ）はその一部の断面図、（ｂ）はその全体の斜視図である。
【図１０】本発明の前提として検討した半導体検査システムにおいて、そのバーンインボードの構成例を示す概略図である。
【符号の説明】
【００５９】
１０１  バーンイン炉
１０２  扉
１０３  バーンインボード
１０４  電源スイッチ
１０５  温度設定部
１０６  温度表示部
１０７  電源生成部
１０８  パターン信号生成部
１０９  ケーブル
１１０  スロット部
１１１  装置コネクタ
１１２  信号配線
１１３  端子板
１１４  パターン生成器
ＢＤ  基板
ＣＢ  導電性シート
ＣＮ  コネクタ
ＣＰＤ  コンタクトパッド
ＣＰＤ＿ＢＫ  コンタクトパッドブロック
ＤＵＴ  被検査デバイス
ＨＬＢ，ＨＬＰ  ネジ穴
ＨＬＳ  孔
ＬＮ  配線パターン
ＰＢ  回路形成ボード
ＰＨ  台座
ＰＮ  ピン
ＰＮＢ  ポゴピンボード
ＰＰＤ  ポゴピンパッド
ＰＰＤ＿ＢＫ  ポゴピンパッドブロック
ＰＰＮ  ポゴピン
ＰＰＮ＿ＢＫ  ポゴピンブロック
Ｒ  抵抗
ＳＢ  ソケットボード
ＳＫＴ  ＩＣソケット
ＳＬＤ  シリンダ部
ＳＬＴ  スリット
ＳＰＮ  ソケット端子
ＳＴＨ  スルーホール
【図１】
2007315937.tif 000003
【図２】
2007315937.tif 000004
【図３】
2007315937.tif 000005
【図４】
2007315937.tif 000006
【図６】
2007315937.tif 000007
【図７】
2007315937.tif 000008
【図９】
2007315937.tif 000009
【図１０】
2007315937.tif 000010
【図５】
2007315937.tif 000011
【図８】
2007315937.tif 000012