(57)【要約】【課題】酸化膜形成前の半導体層上にエッチング液の薬液成分が残留することを抑制できる半導体装置の製造方法を提供する。【解決手段】第１の素子領域１ａ及び第２の素子領域１ｂそれぞれに第１の酸化膜３ａを形成する工程と、第１の素子領域１ａに位置する第１の酸化膜３ａをマスク膜で覆う工程と、前記マスク膜をマスクとしたエッチングを行うことにより、第２の素子領域１ｂに位置する第１の酸化膜３ａを除去する工程と、前記マスク膜をマスクとして酸化処理を行うことにより、第２の素子領域１ｂに、第１の酸化膜３ａより薄い第２の酸化膜３ｃを形成する工程と、エッチング液を用いて前記マスク膜を除去する工程と、第２の酸化膜３ｃをエッチングにより除去する工程と、半導体層１を熱酸化することにより、第１の素子領域１ａに位置する第１の酸化膜３ａを厚くし、かつ第２の素子領域１ｂに位置する半導体層１に第３の酸化膜３ｄを形成する工程と、を具備する。【選択図】図３
2007123694.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の第１の素子領域及び第２の素子領域それぞれに第１の酸化膜を形成する工程と、
前記第１の素子領域に位置する前記第１の酸化膜をマスク膜で覆う工程と、
前記マスク膜をマスクとしたエッチングを行うことにより、前記第２の素子領域に位置する前記第１の酸化膜を除去する工程と、
前記マスク膜をマスクとして前記半導体層を酸化処理することにより、前記第２の素子領域に位置する前記半導体層に、前記第１の酸化膜より薄い第２の酸化膜を形成する工程と、
エッチング液を用いて前記マスク膜を除去する工程と、
前記半導体層を熱酸化することにより、前記第１の素子領域に位置する前記第１の酸化膜、及び前記第２の素子領域に位置する前記第２の酸化膜それぞれを厚くする工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記第１の酸化膜は第１のトランジスタのゲート酸化膜であり、前記第２の酸化膜は、前記第１のトランジスタのゲート酸化膜より低耐圧である第２のトランジスタのゲート酸化膜である請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体層の第１の素子領域及び第２の素子領域それぞれに第１の酸化膜を形成する工程と、
前記第１の素子領域に位置する前記第１の酸化膜をマスク膜で覆う工程と、
前記マスク膜をマスクとしたエッチングを行うことにより、前記第２の素子領域に位置する前記第１の酸化膜を除去する工程と、
前記マスク膜をマスクとして前記半導体層を酸化処理することにより、前記第２の素子領域に位置する前記半導体層に、前記第１の酸化膜より薄い第２の酸化膜を形成する工程と、
エッチング液を用いて前記マスク膜を除去する工程と、
前記第２の酸化膜をエッチングにより除去する工程と、
前記半導体層を熱酸化することにより、前記第１の素子領域に位置する前記第１の酸化膜を厚くし、かつ前記第２の素子領域に位置する前記半導体層に第３の酸化膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項４】
前記第１の酸化膜は第１のトランジスタのゲート酸化膜であり、前記第３の酸化膜は、前記第１のトランジスタのゲート酸化膜より低耐圧である第２のトランジスタのゲート酸化膜である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１及び第２のトランジスタそれぞれのゲート酸化膜を形成する工程の後に、
前記第１のトランジスタのゲート酸化膜上に位置する第１のゲート電極、及び前記第２のトランジスタのゲート酸化膜上に位置する第２のゲート電極を形成する工程と、
前記第１のトランジスタのソース及びドレインとなる２つの第１の不純物領域、及び前記第２のトランジスタのソース及びドレインとなる２つの第２の不純物領域を形成する工程と、
を具備する請求項２又は４に記載の半導体装置の製造方法。
【請求項６】
前記マスク膜はフォトレジスト膜であり、前記エッチング液は硫酸を含んでいる請求項１〜５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記半導体層に前記第２の酸化膜を形成する工程は、酸化剤を含む薬液で前記半導体層を酸化処理する工程である請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層上に形成された酸化膜を有する半導体装置の製造方法に関する。特に本発明は、酸化膜形成前の半導体層上にエッチング液の薬液成分が残留することを抑制できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
図４の各図は、従来の半導体装置の製造方法を説明する為の断面図である。本図に示す方法は、シリコン基板１００に高耐圧のゲート酸化膜１０３ａ及び低耐圧のゲート酸化膜１０３ｃを形成する方法である。
【０００３】
まず、図４（Ａ）に示すように、シリコン基板１００に素子分離膜１０２を埋め込み、ゲート酸化膜１０３ａが形成される第１の素子領域１００ａ、及びゲート酸化膜１０３ｃが形成される第２の素子領域１００ｂを互いに分離する。次いで、シリコン基板１００を熱酸化する。これにより、第１の素子領域１００ａにはゲート酸化膜１０３ａが形成される。なお、本処理において第２の素子領域１００ｂには酸化シリコン膜１０３ｂが形成される。
次いで、ゲート酸化膜１０３ａ及びその周囲をレジストパターン１１０で覆う。
【０００４】
次いで、図４（Ｂ）に示すように、レジストパターン１１０をマスクとしたエッチングを行うことにより、酸化シリコン膜１０３ｂを除去する。
次いで、図４（Ｃ）に示すように、シリコン基板１００を硫酸と過酸化水素水の混合液に浸漬し、レジストパターン１１０をエッチングにより除去する。その後、シリコン基板１００を洗浄するが、シリコン基板１００の表面に硫酸由来の硫黄（図中符号Ｓで示す）が残留する場合もある。
【０００５】
次いで、図４（Ｄ）に示すように、シリコン基板１００を再び熱酸化する。これにより、ゲート酸化膜１０３ａは厚くなり、かつ第２の素子領域１００ｂには、ゲート酸化膜１０３ａより薄いゲート酸化膜１０３ｃが形成される（例えば特許文献１参照）。
【特許文献１】特開２００５−１８３７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記したように、半導体基板等の半導体層上のうち酸化膜が形成される領域に、硫黄等のエッチング液の薬液成分が残留することがある。この場合、残留した薬液成分が大気中に含まれるアンモニア等と反応して化合物（例えば硫酸アンモニウム）になることがある。酸化膜が形成される半導体層上に化合物が存在する場合、酸化膜の耐圧特性が低下する。従って、酸化膜が形成される半導体層に薬液成分が残らないようにする必要がある。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、酸化膜形成前の半導体層上にエッチング液の薬液成分が残留することを抑制できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体層の第１の素子領域及び第２の素子領域それぞれに第１の酸化膜を形成する工程と、
前記第１の素子領域に位置する前記第１の酸化膜をマスク膜で覆う工程と、
前記マスク膜をマスクとしたエッチングを行うことにより、前記第２の素子領域に位置する前記第１の酸化膜を除去する工程と、
前記マスク膜をマスクとして前記半導体層を酸化処理することにより、前記第２の素子領域に位置する前記半導体層に、前記第１の酸化膜より薄い第２の酸化膜を形成する工程と、
エッチング液を用いて前記マスク膜を除去する工程と、
前記半導体層を熱酸化することにより、前記第１の素子領域に位置する前記第１の酸化膜、及び前記第２の素子領域に位置する前記第２の酸化膜それぞれを厚くする工程とを具備する。
【０００９】
この半導体装置の製造方法によれば、前記第２の素子領域に位置する前記半導体層は、前記エッチング液に接触しない。このため、前記第２の素子領域に位置する前記半導体層の表面に前記エッチング液の成分（例えば硫黄）が残留することが防止され、この残留成分に由来する化合物が前記半導体層上に形成されることが抑制される。従って、前記第２の酸化膜の耐圧特性が低下することが抑制される。
【００１０】
前記第１の酸化膜は、例えば第１のトランジスタのゲート酸化膜であり、前記第２の酸化膜は、例えば前記第１のトランジスタのゲート酸化膜より低耐圧である第２のトランジスタのゲート酸化膜である。
【００１１】
本発明に係る他の半導体装置の製造方法は、半導体層の第１の素子領域及び第２の素子領域それぞれに第１の酸化膜を形成する工程と、
前記第１の素子領域に位置する前記第１の酸化膜をマスク膜で覆う工程と、
前記マスク膜をマスクとしたエッチングを行うことにより、前記第２の素子領域に位置する前記第１の酸化膜を除去する工程と、
前記マスク膜をマスクとして前記半導体層を酸化処理することにより、前記第２の素子領域に位置する前記半導体層に、前記第１の酸化膜より薄い第２の酸化膜を形成する工程と、
エッチング液を用いて前記マスク膜を除去する工程と、
前記第２の酸化膜をエッチングにより除去する工程と、
前記半導体層を熱酸化することにより、前記第１の素子領域に位置する前記第１の酸化膜を厚くし、かつ前記第２の素子領域に位置する前記半導体層に第３の酸化膜を形成する工程とを具備する。
【００１２】
前記第１の酸化膜は、例えば第１のトランジスタのゲート酸化膜であり、前記第３の酸化膜は、例えば前記第１のトランジスタのゲート酸化膜より低耐圧である第２のトランジスタのゲート酸化膜である。
【００１３】
前記第１及び第２のトランジスタそれぞれのゲート酸化膜を形成する工程の後に、前記第１のトランジスタのゲート酸化膜上に位置する第１のゲート電極、及び前記第２のトランジスタのゲート酸化膜上に位置する第２のゲート電極を形成する工程と、前記第１のトランジスタのソース及びドレインとなる２つの第１の不純物領域、及び前記第２のトランジスタのソース及びドレインとなる２つの第２の不純物領域を形成する工程とを具備してもよい。
【００１４】
前記マスク膜はフォトレジスト膜である場合、前記エッチング液は硫酸を含んでいる。前記半導体層に前記第２の酸化膜を形成する工程は、例えば酸化剤を含む薬液で前記半導体層を酸化処理する工程である。この場合、前記第２の酸化膜は前記第１の酸化膜に対して十分に薄く形成される。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２の各図は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本図に示す方法は、シリコン基板１に高耐圧のトランジスタ及び低耐圧のトランジスタを形成する方法である。
【００１６】
まず、図１（Ａ）に示すように、シリコン基板１に溝を形成し、この溝に素子分離膜２を埋め込む。これにより、第１の素子領域１ａ及び第２の素子領域１ｂが互いに分離される。なお、ＬＯＣＯＳ法により素子分離膜２を形成し、第１の素子領域１ａ及び第２の素子領域１ｂを互いに分離してもよい。
【００１７】
次いで、シリコン基板１を熱酸化する。これにより、第１の素子領域１ａにはゲート酸化膜３ａが形成され、第２の素子領域１ｂには酸化膜３ｂが形成される。次いで、ゲート酸化膜３ａ上を含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、ゲート酸化膜３ａ上及びその周囲はレジストパターン１０で覆われる。
【００１８】
次いで、図１（Ｂ）に示すように、レジストパターン１０をマスクとしたエッチングを行うことにより、酸化膜３ｂを除去する。
【００１９】
次いで、図１（Ｃ）に示すように、シリコン基板１を、酸化剤を含んだ薬液に浸漬する。浸漬時間は、例えば１０分以下である。これにより、第２の素子領域１ｂに位置するシリコン基板１には、酸化シリコン膜３ｃが形成される。酸化シリコン膜３ｃは、図１（Ｃ）の状態におけるゲート酸化膜３ａより薄く、例えば１ｎｍである。
【００２０】
次いで、図２（Ａ）に示すように、シリコン基板１を硫酸と過酸化水素水の混合液に浸漬し、レジストパターン１をエッチングにより除去する。第２の素子領域１ｂに位置するシリコン基板１は酸化シリコン膜３ｃで覆われているため、第２の素子領域１ｂに位置するシリコン基板１には、硫酸が直接接触しない。このため、シリコン基板１の表面に硫酸由来の硫黄が残留することは防止される。次いで、シリコン基板１を洗浄する。なお、洗浄後に、レジストパターン１の残膜を除去するためのプラズマアッシング処理を行う場合もある。
【００２１】
次いで、図２（Ｂ）に示すように、シリコン基板１を再び熱酸化する。これにより、ゲート酸化膜３ａは厚くなり、高耐圧のゲート酸化膜として機能できるようになる。また、酸化シリコン膜３ｃも厚くなり、低耐圧のゲート酸化膜として機能できるようになる。
【００２２】
その後、図２（Ｃ）に示すように、ゲート酸化膜３ａ上、及び酸化シリコン膜３ｃ上それぞれを含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３ａ上には高耐圧のトランジスタのゲート電極４ａが形成され、酸化シリコン膜３ｃ上には低耐圧のトランジスタのゲート電極４ｂが形成される。
【００２３】
次いで、素子分離膜２及びゲート電極４ａ，４ｂそれぞれをマスクとして、シリコン基板１に不純物を導入する。これにより、シリコン基板１には、高耐圧のトランジスタの低濃度不純物領域６ａ、及び低耐圧のトランジスタの低濃度不純物領域６ｂが形成される。次いで、ゲート電極４ａ，４ｂを含む全面上に酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４ａ，４ｂそれぞれの側面はサイドウォール５で覆われる。
【００２４】
次いで、素子分離膜２、ゲート電極４ａ，４ｂ、及びサイドウォール５をマスクとしてシリコン基板１に不純物を導入する。これにより、シリコン基板１には、高耐圧のトランジスタのソース及びドレインとなる２つの不純物領域７ａ、並びに低耐圧のトランジスタのソース及びドレインとなる２つの不純物領域７ｂそれぞれが形成される。
【００２５】
以上、本発明の第１の実施形態によれば、レジストパターン１０を除去する前に、第２の素子領域１ｂに位置するシリコン基板１に、薄い酸化シリコン膜３ｃを形成する。そして、硫酸と過酸化水素水の混合液を用いてレジストパターン１０を除去した後、酸化シリコン膜３ｃを熱酸化して厚くすることにより、低耐圧のゲート酸化膜を形成している。
【００２６】
従って、第２の素子領域１ｂに位置するシリコン基板１には、硫酸が直接接触しない。このため、シリコン基板１の表面に硫酸由来の硫黄分が残留することが防止され、残留した硫酸と大気中の微小成分（例えばアンモニア）が反応して、第２の素子領域１ｂに位置するシリコン基板１上に硫黄酸化物が生成されることが抑制される。
従って、低耐圧のゲート酸化膜となる酸化シリコン膜３ｃの耐圧特性が低下することが抑制される。
【００２７】
図３の各図は、第２の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００２８】
まず、図３（Ａ）に示すように、シリコン基板１に素子分離膜２、ゲート酸化膜３ａ及び酸化シリコン膜３ｃを形成する。本図に示す状態において、これらの各部材は第１の実施形態における図２（Ａ）と同じ状態である。また、これらの各部材の形成方法は第１の実施形態と同一である。
【００２９】
次いで、図３（Ｂ）に示すように、酸化シリコンをエッチングする薬液（例えばアンモニア水と過酸化水素水の混合液、又は希フッ酸水溶液）に、シリコン基板１を浸漬させる。これにより、酸化シリコン膜３ｃは除去される。また、酸化シリコン膜３ｃに硫酸由来の硫黄分が付着している場合、この硫黄分も除去される。
【００３０】
次いで、図３（Ｃ）に示すように、シリコン基板１を再び熱酸化する。これにより、ゲート酸化膜３ａは厚くなり、高耐圧のトランジスタのゲート酸化膜として機能できるようになる。また、第２の素子領域１ｂに位置するシリコン基板１には、低耐圧のトランジスタのゲート酸化膜３ｄが形成される。
【００３１】
その後、図３（Ｄ）に示すように、ゲート電極４ａ，４ｂ、サイドウォール５、低濃度不純物領域６ａ，６ｂ、及び不純物領域７ａ，７ｂそれぞれを形成する。ゲート電極４ｂはゲート酸化膜３ｄ上に形成される。これらの形成方法は、第１の実施形態と同一である。
【００３２】
以上、本発明の第２の実施形態によれば、硫酸由来の硫黄分は酸化シリコン膜３ｃ上に残留しても、低耐圧のゲート酸化膜３ｄが形成される前に、酸化シリコン膜３ｃとともに除去される。このため、シリコン基板１の表面に硫酸由来の硫黄分が残留することが防止される。従って、第２の実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００３３】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えばシリコン基板１の代わりにガラス基板上に形成されたポリシリコン膜又はアモルファスシリコン膜を用いてもよい。この場合、ポリシリコン膜又はアモルファスシリコン膜には、液晶の表示を制御する薄膜トランジスタのゲート酸化膜が形成される。
【図面の簡単な説明】
【００３４】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】（Ａ）は図１（Ｃ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図３】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図、（Ｄ）は（Ｃ）の次の工程を説明する為の断面図。
【図４】（Ａ）は従来の半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図、（Ｄ）は（Ｃ）の次の工程を説明する為の断面図。
【符号の説明】
【００３５】
１，１００…シリコン基板、１ａ，１００ａ…第１の素子領域、１ｂ，１００ｂ…第２の素子領域、２，１０２…素子分離膜、３ａ，３ｄ，１０３ａ，１０３ｃ…ゲート酸化膜、３ｂ，１０３ｂ…酸化シリコン膜、３ｃ…酸化シリコン膜（ゲート酸化膜）、１０，１１０…レジストパターン
【図１】
2007123694.tif 000003
【図２】
2007123694.tif 000004
【図３】
2007123694.tif 000005
【図４】
2007123694.tif 000006