(57)【要約】【課題】  回路規模を大きくすることなく、非線形歪を除去するため効果的に除去する。【解決手段】  入力信号と入力信号を遅延させて得られる値の積を算出し、さらにフィルタ係数を乗じて得られる複数の値を足し合わせることによって出力信号を生成するフィルタ演算部51と、上記フィルタ演算部５１により得られる出力信号の誤差と、入力信号を遅延させて得られる値の積を乗じた値を積算する誤差積算部５３と、上記誤差積算部５３において積算された値により、新たな係数の組み合わせの候補の中から有意係数を最も多く含む係数の組み合わせを選択し、それに基づいて上記フィルタ演算工程におけるフィルタ係数を乗じる入力を選択することにより、上記フィルタ演算部５１において使用するフィルタ係数を更新する係数更新部５４とを備える。【選択図】        図１
2007087461.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と入力信号を遅延させて得られる値の積を算出し、さらにフィルタ係数を乗じて得られる複数の値を足し合わせることによって出力信号を生成するフィルタ演算工程と、
上記フィルタ演算工程により得られる出力信号の誤差と、入力信号を遅延させて得られる値の積を乗じた値を積算する誤差積算工程と、
上記誤差積算工程において積算された値により、新たな係数の組み合わせの候補の中から有意係数を最も多く含む係数の組み合わせを選択し、それに基づいて上記フィルタ演算工程におけるフィルタ係数を乗じる入力を選択することにより、上記フィルタ演算工程において使用するフィルタ係数を更新する係数更新工程と
を有することを特徴とする信号処理方法。
【請求項２】
入力信号と入力信号を遅延させて得られる値の積を算出し、さらにフィルタ係数を乗じて得られる複数の値を足し合わせることによって出力信号を生成するフィルタ演算部と、
上記フィルタ演算部からの出力信号の誤差と、入力信号を遅延させて得られる値の積を乗じた値を積算する誤差積算部と、
上記誤差積算部によって積算された値により、上記フィルタ演算部のフィルタ係数を更新する係数更新部を備え、
上記フィルタ演算部は、フィルタ係数の乗算器の入力を選択するセレクタを有し、
上記係数更新部は、上記誤差積算部によって積算された値に応じて、新たな係数の組み合わせの候補の中から有意係数を最も多く含む係数の組み合わせを選択し、それに基づいて上記セレクタを制御してフィルタ係数の乗算器の入力を選択することによって、上記フィルタ演算部のフィルタ係数を更新することを特徴とする信号処理装置。
【請求項３】
磁気記録媒体からＭＲ(Magneto Resistive)ヘッドにより得られる再生信号を上記入力信号とすることを特徴とする請求項２記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理方法及び信号処理装置に関し、特に、非線形な歪をもつ再生信号が入力される信号処理方法及び信号処理装置に関する。
【背景技術】
【０００２】
近年、ストレージ技術が発達し、その記録密度が向上するにつれて、再生信号中に無視できないほど大きな非線形があらわれるようになってきた。その非線形性が位相同期ループ(PLL：Phase Locked Loop)性能の悪化や、適応等化フィルタの収束性の悪化、さらにはデータの検出時における誤り率の劣化などをもたらしている。
【０００３】
これら再生信号の非線形性の原因として代表的なものは、信号検出器起因の非線形性、記録媒体起因の非線形性である。信号検出器起因の非線形性の代表的な例としては、磁気記録の再生ヘッドとして用いられるＭＲ(Magneto Resistive)ヘッドの磁界電圧変換特性の非線形応答、ベースライン・シフトなどが挙げられる。また光記録で用いられるフォト・ディテクタの持つ非線形応答もある。検出器起因の非線形性ではないが、磁気記録媒体に対し、高密度データを書き込む際に、再生信号は非線形ビット・シフトを引き起こすことが広く知られている。
【０００４】
また、記録媒体起因の非線形性の例としては、相変化ディスクで顕著にあらわれる再生信号の上下非対称性などがある。代表的な例は、磁気記録、光記録媒体ともにその記録密度が高い状態における非線形符号間干渉(Non Linear Inter Symbol Interference : NLISI)、光記録における媒体の反射率の非線形性がもたらす信号の上下非対称性などが挙げられる。
【０００５】
そして、近年、記録容量のさらなる向上を目指して試みられている媒体への高密度記録化によって発生する信号の非線形歪み及び高性能であるが非線形応答を持つ検出器を使用することで発生する信号の非線形歪みは、装置全体のさらなる性能向上を阻害する大きな要因となっている。
【０００６】
このような非線形歪みが従来の信号処理装置にもたらす悪影響をいくつか挙げる。まず一般的なデジタル信号処理装置に実装される最小誤差２乗法(LMS：Least Mean Square)アルゴリズムなどを用いた１次適応等化フィルタを例にする。この１次適応等化フィルタでは、まず非線形歪みの無い入力波形に対しては所定の等化方式に従った目標とする検出値と実際に検出された信号との間の誤差信号を検出する。そして、その誤差信号の２乗を最小にするようなタップ係数へ収束することが原理として保証されている。
【０００７】
ところが、その理論上では上下非対称性（アシンメトリ）に代表される非線形歪みを補正することはできない。しかし１次適応等化フィルタはそのアルゴリズムの性質上、ただ検出によって得られる２乗誤差を最小にするようなタップを探索する。このために、アシンメトリを持った入力波形は線形信号が本来収束するはずの理想的なタップ係数とはかけ離れたものに収束する可能性を持つ。
【０００８】
これは線形信号を等化することを目的とする１次適応等化フィルタに入力する信号が非線形歪みを持つ場合、本来、非線形等化誤差を補正することを想定していない適応等化アルゴリズムに従うことによる、予想外の新たな等化誤差をもたらす可能性を示している。例えば再生信号にＤＣ成分をもつ場合を考える。線形信号を等化することを目的とする１次適応等化フィルタは本来前記ＤＣ成分を持つ再生信号を補正することは不可能である。しかし、実際に、前記１次適応等化フィルタは、検出点での誤差を最小にしようとして信号の低域成分を犠牲にしてＤＣ成分を減少させる。これにより、検出点での信号誤差の分散値は減少するが、ストレージ製品において最も重要な要素の一つであるエラーレートの劣化をもたらす恐れがある。
【０００９】
また入力信号の非線形歪みは位相同期ループ(PLL：Phase Locked Loop)の位相誤差計算に悪影響を及ぼす。これは、以下の理由による。すなわち、通常の位相誤差計算は上下対称な信号を前提に行われている。このために、上下非対称な信号より位相誤差を計算してしまった場合、その計算精度が劣化する。また、位相誤差計算に使用するビット・バイ・ビット検出された検出値のエラーレートが劣化する。これら計算精度の劣化や、エラーレートの劣化が原因となり、結果的にＰＬＬの位相同期性能も大幅に劣化することになることとなる。
【００１０】
このように非線形歪みを持つ信号が信号処理装置に入力されることによって、ＰＬＬ性能が悪化し、それに伴いビット・バイ・ビット検出精度の悪化をもたらし、１次適応等化フィルタの収束性を劣化させる。さらには再生信号のエラーレートを悪化させることで、装置全体の性能を劣化させることが問題となっている。
【００１１】
ところで、非線形歪みを持つ信号を非線形等化するための方法として、多項式フィルタを適応等化フィルタとして実装する手法が様々な信号処理分野において提案されている。一般的に多項式フィルタはボルテラフィルタ(Volterra filter)と呼ばれ、その応用は多岐にわたる。ボルテラフィルタはＬＭＳやＲＬＳなどの適応等化理論にしたがってそのタップ係数を最適化することが可能である。文献「"Adaptive Polynomial Filters", V. John Mathews, IEEE SP Magazine, July, 1991 pp10-26」には適応等化ボルテラフィルタの理論が詳細に記載されている。
【００１２】
アシンメトリに代表される非線形性を持つ信号が入力される信号処理装置の例として、ＭＲヘッドを使用したハードディスクドライブが挙げられる。
【００１３】
【特許文献１】特開２００４−３４８９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述の如く、磁気記録の再生ヘッドとして用いられるＭＲヘッドは、非線形な磁界電圧変換特性を持っているため、その再生信号は非線形歪を含んでいる。このような非線形歪を除去するための手段として、適応型ボルテラフィルタが用いられることがある。適応型ボルテラフィルタをＬＳＩなどのハードウエアで実現する際の難点は、多くの演算器を必要とするために回路規模が大きくなることである。特に、ボルテラフィルタの２次以上の項に関しては、ヘッド、記録媒体固有の特性、あるいはそれらの経時変化などにより、最適なフィルタ係数の分布が異なるため、全ての場合に十分な効果を得るためには、多数のタップを設ける必要があり、演算器の増加につながる。
【００１５】
そこで、本発明の目的は、上述の如き従来の問題点に鑑み、回路規模を大きくすることなく、非線形歪を除去するため効果的に除去することのできる信号処理方法及び信号処理装置を提供することにある。
【００１６】
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
【課題を解決するための手段】
【００１７】
本発明に係る信号処理方法は、入力信号と入力信号を遅延させて得られる値の積を算出し、さらにフィルタ係数を乗じて得られる複数の値を足し合わせることによって出力信号を生成するフィルタ演算工程と、上記フィルタ演算工程により得られる出力信号の誤差と、入力信号を遅延させて得られる値の積を乗じた値を積算する誤差積算工程と、上記誤差積算工程において積算された値により、新たな係数の組み合わせの候補の中から有意係数を最も多く含む係数の組み合わせを選択し、それに基づいて上記フィルタ演算工程におけるフィルタ係数を乗じる入力を選択することにより、上記フィルタ演算工程において使用するフィルタ係数を更新する係数更新工程とを有することを特徴とする。
【００１８】
また、本発明に係る信号処理装置は、入力信号と入力信号を遅延させて得られる値の積を算出し、さらにフィルタ係数を乗じて得られる複数の値を足し合わせることによって出力信号を生成するフィルタ演算部と、上記フィルタ演算部からの出力信号の誤差と、入力信号を遅延させて得られる値の積を乗じた値を積算する誤差積算部と、上記誤差積算部によって積算された値により、上記フィルタ演算部のフィルタ係数を更新する係数更新部を備え、上記フィルタ演算部は、フィルタ係数の乗算器の入力を選択するセレクタを有し、上記係数更新部は、上記誤差積算部によって積算された値に応じて、新たな係数の組み合わせの候補の中から有意係数を最も多く含む係数の組み合わせを選択し、それに基づいて上記セレクタを制御してフィルタ係数の乗算器の入力を選択することによって、上記フィルタ演算部のフィルタ係数を更新することを特徴とする。
【発明の効果】
【００１９】
本発明では、適応フィルタの有効タップを動的に選択することにより、一定の回路規模でより効果の大きいフィルタを構成することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
【００２１】
本発明は、例えば図１に示すような構成の磁気記録用再生信号処理装置１０に適用される。
【００２２】
この磁気記録用再生信号処理装置１００は、磁気抵抗(MR：Magneto Resistive)ヘッド１を使用したハードディスクドライブからのＭＲヘッド再生信号を処理するものであって、上記ＭＲヘッド１に増幅器２を介して接続されたＡＤ変換器３、このＡＤ変換器３に接続されたＰＬＬブロック４、このＰＬＬブロック４に接続されたボルテラフィルタブロック５、このボルテラフィルタブロック５に接続されたビタビ検出ブロック６、このビタビ検出ブロック６に接続されたＳＹＮＣ検出ブロック７、このＳＹＮＣ検出ブロック７に接続されたアドレス検出ブロック８、このアドレス検出ブロック８に接続されたエラー訂正ブロック９、このエラー訂正ブロック９に接続された外部インターフェース１０などからなる。
【００２３】
この磁気記録用再生信号処理装置１００において、ＭＲヘッド１により得られた再生ＲＦ信号は、増幅器２で増幅され、ＡＤ変換器３でデジタル信号に変換された後、ＰＬＬブロック４で同期サンプル列となってボルテラフィルタブロック５に入力される。ボルテラフィルタブロック５の出力は、後段のビタビ検出ブロック６で記録符号を推定したビット系列になり、ＳＹＮＣ検出ブロック７、アドレス検出ブロック８を経てエラー訂正ブロック９に供給される。エラー訂正ブロック９でエラー訂正されたデータは、外部インターフェースブロック１０を介してコンピュータなど外部の機器へ出力される。
【００２４】
上記ボルテラフィルタブロック５は、その構成例を図２に示すように、上記ＰＬＬブロック４から出力される同期サンプル列ｘが入力されるフィルタ演算部５１及びディレイ部５２、上記ビタビ検出ブロック６から出力される誤差信号ｅが入力される誤差積算部５３、この誤差積算部５３に接続された係数更新部５４からなる。
【００２５】
上記ボルテラフィルタブロック５において実行される例えば２次のボルテラフィルタの計算式は、次の式（１）で表される。
【００２６】
【数１】
2007087461.tif 000003
【００２７】
なお、ｙ（ｋ）は時刻ｋでの出力、ｘ（ｋ）は時刻ｋでの入力、ｕｉは１次のフィルタ係数、ｗｉｊは２次のフィルタ係数である。フィルタ係数ｕｉ、ｗｉｊの更新には、ＬＭＳ(Least Mean Square)アルゴリズムがしばしば用いられ、更新式は、次の式（２），（３）となる。
【００２８】
【数２】
2007087461.tif 000004
【００２９】
【数３】
2007087461.tif 000005
【００３０】
ここで、ｅ（ｋ）＝ｙ（ｋ）−ｄ（ｋ）、ｄ（ｋ）は後段のビタビ検出器などによって推定される記録符号から得られるｙ（ｋ）の理想値である。また、μ、νはステップサイズパラメータである。この更新式では係数更新を毎時刻行うことになるが、実際には、次の式（４），（５）のように、ｅ（ｋ）ｘ（ｋ−ｉ）、ｅ（ｋ）ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）をある一定時間に渡って積算し、その結果を使って次の式（６），（７）のように更新することが多い。ｕｉ’、ｗｉｊ’は更新後の係数である。
【００３１】
【数４】
2007087461.tif 000006
【００３２】
【数５】
2007087461.tif 000007
【００３３】
【数６】
2007087461.tif 000008
【００３４】
【数７】
2007087461.tif 000009
【００３５】
式（１）で、２次の項のタップ数はＭ×Ｍであるが、ｉ，ｊに関しての対称性を考慮すると、Ｍ（Ｍ＋１）／２（＝Ｌ）になる。
【００３６】
ところで、このＬ個の係数ｗｉｊが時刻とともに更新されて、最適な値に収束したとき、いくつかのｗｉｊの値はほとんど０に近く、式（１）のフィルタ演算の結果に対する寄与が小さい。ただし、０に近くなるｗｉｊの位置（ｉ，ｊ）は、記録、再生系の特性により異なる。
【００３７】
そこで、式（１）のフィルタ演算の２次の項で使用するタップ数をＴ（＜Ｌ）とし、積算結果Ｆｉｊに応じて新たに使用するＴ個のｗｉｊ’の組を選択することにすれば、寄与が大きい項の組み合わせを使って効率のよいフィルタ演算が可能になる。
【００３８】
図２に示したボルテラフィルタブロック５では、上記ＰＬＬブロック４からの同期サンプル列ｘは、ボルテラフィルタブロック５内のフィルタ演算部５１に入力されるととともに、ディレイ部５２に入力され、フィルタ演算とビタビ検出にかかるクロック数分だけ上記ディレイ部５２によりディレイされて誤差積算部５３に入力される。上記フィルタ演算部５１の出力ｙは、ビタビ検出ブロック３に供給される。
【００３９】
ビタビ検出ブロック３は、上記フィルタ演算部５１の出力ｙからその理想値ｄを得るとともに誤差信号ｅ（＝ｙ−ｄ）を誤差積算部５３に出力する。
【００４０】
上記誤差積算部５３では、ビタビ検出ブロック３から出力される誤差信号ｅ（＝ｙ−ｄ）とディレイ部５２でディレイされた同期サンプル列ｘから、式（２）、（３）におけるｅ（ｋ）ｘ（ｋ−ｉ）、ｅ（ｋ）ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）が計算され、これらの値を一定時間内積算してＥｉ、Ｆｉｊを得る。
【００４１】
なお、ｅ（ｋ）ｘ（ｋ−ｉ）、ｅ（ｋ）ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）を求める演算は、ｅ（ｋ）の値を＋１、０、−１の３値にすることにより、乗算器を必要とせず、加算器だけで実現できる。
【００４２】
１次の係数に関しては、式（６）に基づいて新しい係数ｕｉ’が係数更新部５４で算出され、フィルタ演算部５１へ送られる。
【００４３】
２次の係数に関しても、式（７）に基づいて新しい係数ｗｉｊ’（ｉ＝０・・・Ｍ−１；ｊ＝０・・・ｉ）が算出される。ここで、フィルタ演算に使われるＴ個の２次のタップの組み合わせの候補としてＳ０、Ｓ１、・・・、Ｓｃ−１のＣ通りを用意しておく。Ｓｑ（ｑ＝０，１，・・・ｃ−１）は、例えば図３のように表現できる。
【００４４】
ここでは、（ｉ，ｊ）に対応する欄内に”１”が書かれていると、係数ｗｉｊに対応するタップがフィルタ演算部５１に使用されるが、”０”が書かれていると使用されない。各Ｓｑについて、”１”の数はＴ個である。
【００４５】
係数更新部５４では、新係数ｗｉｊ’を使って、
Ｓｑの（ｉ，ｊ）＝１となる（ｉ，ｊ）に関して和をとることにより、
Ａｑ＝Σ｜ｗｉｊ’｜
の値をそれぞれのＳｑについて計算し、Ａｑの値が最大になるｑと、Ｓｑで（ｉ、ｊ）が”１”になるＴ個のｗｉｊ’をフィルタ演算部５１へ出力する。これらＴ個のｗｉｊ’を改めてｗ（０），ｗ（１），．．．，ｗ（Ｔ−１）と表記する。
【００４６】
上記フィルタ演算部５１のうち、２次項の演算部分の回路構成を図４及び図５に示す。
【００４７】
図４に示すように、入力データｘ（ｋ）と（Ｍ−１）個のレジスタ５１１１〜５１１Ｍ−１によるそのｌクロックディレイ信号ｘ（ｋ−ｌ）から、Ｍ個の乗算器５１２０〜５１２Ｍ−１により積ｘ（ｋ−ｌ）ｘ（ｋ）が生成される。図４では、ｘ（ｋ−ｌ）ｘ（ｋ）を（ｌ、０）と表記している。さらにそれらの積をレジスタによって遅延すると、ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）が得られる。図４では、ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）を（ｉ、ｊ）と表記している。図４に示す回路では、レジスタ５１３０，０〜５１３M-1,M-1，５１３１，０〜５１３M-1,M-２，・・・，５１３M-1，０群を介してＬ個の積ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）（ｉ＝０，１，・・・，Ｍ−１；ｊ＝０，１，・・・，ｉ）が得られる。
【００４８】
図５に示す回路では、図４の回路で得られたＬ個の積ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）の中からフィルタ演算に使用するＴ個をセレクタ５１５０〜５１５T-1により選び、それぞれに対応するフィルタ係数ｗｉｊを乗算器５１６０〜５１６T−１により掛けてｗｉｊｘ（ｋ−ｉ）ｘ（ｋ−ｊ）を算出し、Ｔ個のｗｉｊｘ（ｋ−ｉ）ｘ（ｋ−ｊ）の総和をフィルタ出力ｙ（ｋ）としてＴ入力の加算器５１７から出力する。
【００４９】
ここで、Ｌ個の積ｘ（ｋ−ｉ）ｘ（ｋ−ｊ）の中からＴ個を選ぶ選び方が、係数更新部５４から受け取るｑの値で決まるように、Ｔ個のセレクタ５１５０〜５１５T-1が設けられている。
【００５０】
以上により、Ｔ個の乗算器５１６０〜５１６T−１とＴ入力の加算器５１７で効果的なフィルタ演算が可能になる。
【００５１】
例えばＭ＝１５のとき、Ｌ＝１２０なので、式（１）の２次の項を全て有効にすると図５の乗算器の数は１２０個必要になり、その結果の総和についても１２０項の総和を求めるため１２０入力の加算器が必要になる。しかし、本方法を用いれば、Ｔとして例えば３２など、回路規模を考慮して実現可能な値を設定することができ、入力信号の特性が変わっても、より効果の大きいフィルタを適応的に構成することが可能になる。
【００５２】
なお、ボルテラフィルタの次数が３次以上になっても同様の方法が適用できる。
【００５３】
Ｓｑの決定方法として、ある閾値θを定め、｜ｗｉｊ’｜＞θとなるｗｉｊ’を最も多く含む組み合わせとするなど、他の方法も考えられる。
【図面の簡単な説明】
【００５４】
【図１】本発明を適用した磁気記録用再生信号処理装置の構成を示すブロック図である。
【図２】上記磁気記録用再生信号処理装置に備えられたボルテラフィルタブロックの構成例を示すブロック図である。
【図３】上記ボルテラフィルタブロックにおけるフィルタ演算に使われるＴ個の２次のタップの組み合わせの候補を示す図である。
【図４】上記ボルテラフィルタブロックにおけるフィルタ演算部の２次項の演算部分の構成例を示すブロック図である。
【図５】上記ボルテラフィルタブロックにおけるフィルタ演算部の２次項の演算部分の他の構成例を示すブロック図である。
【符号の説明】
【００５５】
１  ＭＲヘッド、２  増幅器、３  ＡＤ変換器、４  ＰＬＬブロック、５  ボルテラフィルタブロック、６  ビタビ検出ブロック、７  ＳＹＮＣ検出ブロック、８  アドレス検出ブロック、９  エラー訂正ブロック、１０  外部インターフェース、５１  フィルタ演算部、５２  ディレイ部、５３  誤差積算部、５４  係数更新部、１００  磁気記録用再生信号処理装置、５１１１〜５１１Ｍ−１  レジスタ、５１２０〜５１２Ｍ−１  乗算器、５１３０，０〜５１３M-1,M-1，５１３１，０〜５１３M-1,M-２，・・・，５１３M-1，０  レジスタ、５１５０〜５１５T-  セレクタ1、５１６０〜５１６T−１  乗算器、５１７  加算器
【図１】
2007087461.tif 000010
【図２】
2007087461.tif 000011
【図３】
2007087461.tif 000012
【図４】
2007087461.tif 000013
【図５】
2007087461.tif 000014