(57)【要約】【課題】信号ドライバに供給される階調基準電圧を生成する基準電圧発生回路における消費電力を削減して、電子機器の使用時間を向上させることができる表示駆動装置を提供する。【解決手段】液晶表示装置１００Ａは、信号ドライバ１３０のデジタル−アナログ変換器１３３に供給する階調基準電圧Ｖ０〜Ｖｎを生成するための個別の階調アンプＡＭＰを備えた基準電圧発生回路１５０と、表示データに含まれる階調成分（階調データ）に基づいて、基準電圧発生回路１５０の各階調アンプＡＭＰの駆動能力を増減し、各階調基準電圧Ｖ０〜Ｖｎの信号ドライバ１３０への供給状態を個別に制御する階調電圧生成制御回路１６０と、を有している。【選択図】図２
2007233081.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに２次元配列された複数の表示画素を表示データに基づいて駆動する表示駆動装置において、
前記表示駆動装置は、少なくとも、
前記表示データに応じた階調データが取り得る全ての階調レベルに対応する複数の階調基準電圧を生成し、該複数の階調基準電圧をその駆動能力に応じて出力する複数の増幅器を備える基準電圧発生手段と、
前記階調データを前記複数の増幅器から出力される前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する階調信号電圧に変換して前記各表示画素に供給する階調信号電圧生成手段と、
前記表示パネルの１行分に対応する前記表示データに応じた階調データの階調レベルに基づいて前記基準電圧発生手段の前記複数の増幅器の各々の駆動能力を制御する階調電圧生成制御手段と、
を具備することを特徴とする表示駆動装置。
【請求項２】
前記階調電圧生成制御手段は、
前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われているか否かを判定する手段と、
前記使われていない階調レベルに対応する前記階調基準電圧を出力する前記増幅器の駆動能力を減少させる手段と、
を具備することを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記階調電圧生成制御手段は、
前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われている数を計数する手段と、
前記各階調レベルが使われている数に基づいて、前記各階調レベルに対応する前記階調基準電圧を出力する前記各増幅器の駆動能力を増減させる手段と、
を具備することを特徴とする請求項１記載の表示駆動装置。
【請求項４】
前記各増幅器の駆動能力を増減させる手段は、前記各増幅器の駆動能力を、前記各階調レベルが使われている数に対する所定数毎に、段階的に増減させることを特徴とする請求項３記載の表示駆動装置。
【請求項５】
前記階調電圧生成制御手段は、前記各増幅器に供給する駆動電力を増減させて前記各増幅器の駆動能力を増減させる手段を備えることを特徴とする請求項２乃至４の何れかに記載の表示駆動装置。
【請求項６】
複数の走査ライン及び複数の信号ラインの各交点近傍に２次元配列された複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、
前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、
前記表示データに応じた階調データが取り得る全ての階調レベルに対応する複数の階調基準電圧を生成し、該複数の階調基準電圧をその駆動能力に応じて出力する複数の増幅器を備える基準電圧発生手段と、前記階調データを前記複数の増幅器から出力される前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する階調信号電圧に変換して前記複数の信号ラインの各々に供給する階調信号電圧生成手段と、前記表示パネルの１行分に対応する前記表示データに応じた階調データの階調レベルに基づいて前記基準電圧発生手段の前記複数の増幅器の各々の駆動能力を制御する階調電圧生成制御手段と、を有する信号側駆動手段と、
を具備することを特徴とする表示装置。
【請求項７】
前記信号側駆動手段における前記階調電圧生成制御手段は、
前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われているか否かを判定する手段と、
前記使われていない階調レベルに対応する前記階調基準電圧を出力する前記増幅器の駆動能力を減少させる手段と、
を具備することを特徴とする請求項６記載の表示装置。
【請求項８】
前記信号側駆動手段における前記階調電圧生成制御手段は、
前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われている数を計数する手段と、
前記各階調レベルが使われている数に基づいて、前記各階調レベルに対応する前記階調基準電圧を出力する前記各増幅器の駆動能力を増減させる手段と、
を具備することを特徴とする請求項６記載の表示装置。
【請求項９】
前記各増幅器の駆動能力を増減させる手段は、前記各増幅器の駆動能力を、前記各階調レベルが使われている数に対する所定数毎に、段階的に増減させることを特徴とする請求項８記載の表示装置。
【請求項１０】
前記階調電圧生成制御手段は、前記各増幅器に供給する駆動電力を増減させて前記各増幅器の駆動能力を増減させる手段を備えることを特徴とする請求項７乃至９の何れかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置に関し、特に、液晶表示装置等の表示装置の信号ドライバとして適用可能な表示駆動装置に関する。
【背景技術】
【０００２】
近年、大型の映像機器やパーソナルコンピュータをはじめ、携帯電話やデジタルスチルカメラ等の携帯可能な電子機器に至るまで、各種の情報を表示する手段として、薄型軽量で低消費電力化が可能であり、表示画質にも優れた液晶表示装置等の表示装置が多用されている。
【０００３】
以下に、従来技術における表示装置の例として、液晶表示装置の要部概略構成を簡単に説明する。
図９は、アクティブマトリクス型の駆動方式を採用した液晶表示装置の要部構成を示す概略図であり、図１０は、従来技術における液晶表示装置に適用される信号ドライバの概略構成を示すブロック図である。
【０００４】
図９に示すように、従来技術における液晶表示装置は、行方向及び列方向に直交するように複数の走査ラインＳＬｐ及び複数の信号ラインＤＬｐが配設されるとともに、当該走査ラインＳＬｐ及び信号ラインＤＬｐの各交点近傍に表示画素（液晶表示画素）Ｐｘが配列された表示パネル１１０Ｐと、上記走査ラインＳＬｐに接続された走査ドライバ（ゲートドライバ）１２０Ｐと、上記信号ラインＤＬｐに接続された信号ドライバ（データドライバ）１３０Ｐと、走査ドライバ１２０Ｐ及び信号ドライバ１３０Ｐにおける動作タイミングを制御する垂直制御信号及び水平制御信号を生成して出力するタイミング制御回路（ＬＣＤコントローラ）１４０Ｐと、を備えた周知の構成を有している。
【０００５】
ここで、信号ドライバ１３０Ｐは、例えば、図１０に示すように、デジタル信号からなり、シリアルデータとして供給される１行分の表示データを順次取り込んで保持し、パラレルデータとして出力するラッチ回路１３１Ｐと、ラッチ回路１３１Ｐから出力された１行分の表示データを取り込んで、階調データに変換して出力するデコーダ回路１３２Ｐと、信号ドライバ１３０Ｐ外から供給される階調基準電圧Ｖ０〜Ｖｎに基づいて、デコーダ回路１３２Ｐから出力された階調データに応じた電圧値を有するアナログ信号からなる階調信号電圧Ｖpixに変換して、表示パネル１１０Ｐの各列に配設された信号ラインＤＬｐに出力するデジタル−アナログ変換回路（Ｄ／Ａコンバ−タ；ＤＡＣ）１３３Ｐと、を備えている。
【０００６】
また、階調データに応じた階調信号電圧Ｖpixを生成するための階調基準電圧Ｖ０〜Ｖｎは、例えば、図１０に示すように、複数段の抵抗素子ＲＳが直列に接続され、電源電圧ＶＤＤ、ＶＳＳが両端に印加されるラダー抵抗を有する抵抗分割回路１５１Ｐと、抵抗分割回路１５１Ｐにより生成される複数段の電圧成分（基準電圧）の各々に対応した個別のアンプＡＭＰを有する階調アンプ回路１５２Ｐと、を備えた基準電圧発生回路１５０Ｐにより供給される。
【０００７】
このような基準電圧発生回路１５０Ｐにおいては、抵抗分割回路１５１Ｐを構成する複数段の抵抗素子ＲＳ（ラダー抵抗）の各接続接点から複数段（例えば、ｎ階調分；ｎは正の整数）の電圧成分が生成され、階調アンプ回路１５２Ｐに設けられたアンプＡＭＰにより、各段の電圧成分が所定の電圧レベルに個別に増幅されて上記階調基準電圧Ｖ０〜Ｖｎとしてデジタル−アナログ変換回路１３３Ｐに供給される。
なお、このような表示装置の基準電圧発生回路については、例えば、特許文献１等に詳しく記載されている。
【０００８】
なお、図９に示した表示装置（液晶表示装置）において、表示データは、例えば表示パネル１１０Ｐ一画面分の画像情報に対応した表示データを、図示を省略した表示メモリ（ＲＡＭ）に一旦記憶（保持）し、表示パネルの各行ごとに順次読み出して、信号ドライバ１３０Ｐ（ラッチ回路１３１Ｐ）に供給するものであってもよい。また、基準電圧発生回路１５０Ｐを構成する抵抗分割回路１５１Ｐは、表示パネル１１０Ｐ（表示画素Ｐｘ）の特性に応じて、ガンマ補正処理に対応した抵抗値を有する抵抗素子ＲＳからなるラダー抵抗を備えるものであってもよい。
このような信号ドライバや基準電圧発生回路については、例えば、特許文献２等に詳しく記載されている。
【０００９】
【特許文献１】特開２００３−１２２３２５号公報（第４頁〜第６頁、図１、図２）
【特許文献２】特開２００４−２１１６３号公報（第８頁〜第９頁、第１２頁、図３、図９）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したように、デジタル信号からなる表示データを取り込んで画像情報を表示するデジタル駆動方式の表示装置（液晶表示装置）においては、抵抗分割回路１５１Ｐ及び階調アンプ回路１５２Ｐからなる基準電圧発生回路１５０Ｐにより生成されたｎ階調分の階調基準電圧Ｖ０〜Ｖｎをデジタル−アナログ変換器（ＤＡＣ）に供給し、デジタル信号からなる階調データ（表示データ）をアナログ信号からなる階調信号電圧Ｖpixに変換して、表示パネル１１０Ｐに配列された各表示画素Ｐｘに供給することにより、所望の画像情報を表示するように構成されていた。
【００１１】
ここで、基準電圧発生回路１５０Ｐは、階調データが取り得る全ての階調レベルの数（ｎ階調分）に対応した個別の電圧値を有する複数の階調基準電圧Ｖ０〜Ｖｎを生成するために、図１０に示したように、抵抗分割回路１５１Ｐにより生成された複数の電圧成分を、アンプＡＭＰにより個別に増幅処理する構成を有しているため、階調アンプ回路１５２Ｐは、表示データのビット数（上記階調レベルの数；ｎ階調分）に応じた数（ｎ個）のアンプＡＭＰを設ける必要があった。また、従来、階調アンプ回路１５２Ｐを構成する複数のアンプＡＭＰは、一括してオン、オフ動作が制御され、さらに、表示パネル１１０Ｐへの画像情報の表示期間中（階調信号電圧Ｖpixの供給動作期間中）、常時オン状態に設定されていた。
【００１２】
そのため、表示される画像情報によっては、ｎ階調分の階調基準電圧Ｖ０〜Ｖｎのうち、デジタル−アナログ変換器（ＤＡＣ）１３３Ｐにおける階調信号電圧Ｖpixの生成処理において、使用されていない階調レベルの階調基準電圧がある場合であっても、全てのアンプＡＭＰに駆動電力が常時供給されているため、使用されていない階調レベルの階調基準電圧を生成するアンプＡＭＰにおいて無駄な電力を消費してしまうという問題を有していた。
【００１３】
そのため、例えば、携帯電話機等のようにバッテリにより駆動し、かつ、表示パネルに余り多くの階調を使用しない画像情報を一定期間、あるいは、長時間表示するような表示駆動方法を採用している場合には、当該電子機器の使用時間（バッテリ駆動時間）が短縮されることになり、使い勝手や利便性の悪化を招くという問題を有していた。
【００１４】
そこで、本発明は、上記問題点に鑑み、信号ドライバに供給される階調基準電圧を生成する基準電圧発生回路における消費電力を削減して、電子機器の使用時間を向上させることができる表示駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１記載の発明は、表示パネルに２次元配列された複数の表示画素を表示データに基づいて駆動する表示駆動装置において、前記表示駆動装置は、少なくとも、前記表示データに応じた階調データが取り得る全ての階調レベルに対応する複数の階調基準電圧を生成し、該複数の階調基準電圧をその駆動能力に応じて出力する複数の増幅器を備える基準電圧発生手段と、前記階調データを前記複数の増幅器から出力される前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する階調信号電圧に変換して前記各表示画素に供給する階調信号電圧生成手段と、前記表示パネルの１行分に対応する前記表示データに応じた階調データの階調レベルに基づいて前記基準電圧発生手段の前記複数の増幅器の各々の駆動能力を制御する階調電圧生成制御手段と、を具備することを特徴とする。
【００１６】
請求項２記載の発明は、請求項１記載の表示駆動装置において、前記階調電圧生成制御手段は、前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われているか否かを判定する手段と、前記使われていない階調レベルに対応する前記階調基準電圧を出力する前記増幅器の駆動能力を減少させる手段と、を具備することを特徴とする。
【００１７】
請求項３記載の発明は、請求項１記載の表示駆動装置において、前記階調電圧生成制御手段は、前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われている数を計数する手段と、前記各階調レベルが使われている数に基づいて、前記各階調レベルに対応する前記階調基準電圧を出力する前記各増幅器の駆動能力を増減させる手段と、を具備することを特徴とする。
【００１８】
請求項４記載の発明は、請求項３記載の表示駆動装置において、前記各増幅器の駆動能力を増減させる手段は、前記各増幅器の駆動能力を、前記各階調レベルが使われている数に対する所定数毎に、段階的に増減させることを特徴とする。
請求項５記載の発明は、請求項２乃至４の何れかに記載の表示駆動装置において、前記階調電圧生成制御手段は、前記各増幅器に供給する駆動電力を増減させて前記各増幅器の駆動能力を増減させる手段を備えることを特徴とする。
【００１９】
請求項６記載の発明は、複数の走査ライン及び複数の信号ラインの各交点近傍に２次元配列された複数の表示画素を有する表示パネルを表示データに基づいて駆動して画像表示を行う表示装置において、前記複数の走査ラインに走査信号を順次出力して前記表示画素を順次選択状態に設定する走査側駆動手段と、前記表示データに応じた階調データが取り得る全ての階調レベルに対応する複数の階調基準電圧を生成し、該複数の階調基準電圧をその駆動能力に応じて出力する複数の増幅器を備える基準電圧発生手段と、前記階調データを前記複数の増幅器から出力される前記複数の階調基準電圧に基づいて、各階調ごとに所定の電圧値を有する階調信号電圧に変換して前記複数の信号ラインの各々に供給する階調信号電圧生成手段と、前記表示パネルの１行分に対応する前記表示データに応じた階調データの階調レベルに基づいて前記基準電圧発生手段の前記複数の増幅器の各々の駆動能力を制御する階調電圧生成制御手段と、を有する信号側駆動手段と、を具備することを特徴とする。
【００２０】
請求項７記載の発明は、請求項６記載の表示装置において、前記信号側駆動手段における前記階調電圧生成制御手段は、前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われているか否かを判定する手段と、前記使われていない階調レベルに対応する前記階調基準電圧を出力する前記増幅器の駆動能力を減少させる手段と、を具備することを特徴とする。
【００２１】
請求項８記載の発明は、請求項６記載の表示装置において、前記信号側駆動手段における前記階調電圧生成制御手段は、前記全ての階調レベルの各々に対し、前記表示パネルの１行分に対応する階調データにおいて使われている数を計数する手段と、前記各階調レベルが使われている数に基づいて、前記各階調レベルに対応する前記階調基準電圧を出力する前記各増幅器の駆動能力を増減させる手段と、を具備することを特徴とする。
【００２２】
請求項９記載の発明は、請求項８記載の表示装置において、前記各増幅器の駆動能力を増減させる手段は、前記各増幅器の駆動能力を、前記各階調レベルが使われている数に対する所定数毎に、段階的に増減させることを特徴とする。
請求項１０記載の発明は、請求項７乃至９の何れかに記載の表示装置において、前記階調電圧生成制御手段は、前記各増幅器に供給する駆動電力を増減させて前記各増幅器の駆動能力を増減させる手段を備えることを特徴とする。
【発明の効果】
【００２３】
本発明に係る表示駆動装置及びそれを備える表示装置は、表示パネルの１行分に対応する表示データに応じた階調成分（階調データ）の階調レベルに基づいて、基準電圧発生手段における複数の階調基準電圧を出力する複数の増幅器（階調アンプ）の駆動能力を増減し、階調基準電圧の各々の生成動作（階調信号電圧生成手段への供給状態）を個別に制御する階調電圧生成制御手段を備えることにより、階調基準電圧の生成動作に係わる消費電力の無駄を削減して、消費電力の低減を図ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る表示駆動装置について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
図１は、第１の実施形態に係る表示駆動装置を適用可能な表示装置の一例を示す概略構成図である。また、図２は、第１の実施形態に係る表示駆動装置を示す概略構成図である。ここでは、表示装置の一例としてアクティブマトリクス型の駆動方式を採用した液晶表示装置を示し、上述した従来技術（図９、図１０参照）と同等の構成については、同等又は同一の符号を付して説明する。
【００２５】
まず、本発明に係る表示駆動装置を適用可能な表示装置の全体構成について説明する。
図１に示すように、第１の実施形態に係る表示駆動装置が適用される液晶表示装置１００Ａは、行方向及び列方向に直交するように配設された複数の走査ラインＳＬ及び複数の信号ラインＤＬの各交点近傍に表示画素Ｐｘが配列された表示パネル１１０と、複数の走査ラインＳＬに接続された走査ドライバ１２０と、複数の信号ラインＤＬに接続された信号ドライバ１３０と、少なくとも走査ドライバ１２０及び信号ドライバ１３０に垂直制御信号及び水平制御信号を供給するタイミング制御回路１４０と、信号ドライバ１３０において表示データに応じた階調信号電圧Ｖpixを生成するための階調基準電圧Ｖ０〜Ｖｎを生成する基準電圧発生回路（基準電圧発生手段）１５０と、基準電圧発生回路１５０における各階調基準電圧Ｖ０〜Ｖｎの生成動作を個別に制御する階調電圧生成制御回路（階調電圧生成制御手段）１６０と、を備えた構成を有している。ここで、階調電圧生成制御回路１６０は、後述する第１及び第２の実施形態においては階調アンプ制御回路１６１に対応する（図２参照）。
【００２６】
以下、上述した表示装置に適用される表示駆動装置（信号ドライバ１３０、基準電圧発生回路１５０、階調電圧生成制御回路１６０）の第１の実施形態について説明する。
信号ドライバ１３０は、図２に示すように、例えば、表示パネル１１０一画面分の表示データが保持された表示メモリ（ＲＡＭ）２００から、シリアルデータとして順次供給される１行（１走査ライン）分のデジタル信号からなる表示データを順次取り込んで保持するラッチ回路１３１と、ラッチ回路１３１からパラレルデータとして一括して出力された１行分の表示データをデコードして表示階調を示す階調データ（階調成分）に変換（生成）するデコーダ回路１３２と、後述する基準電圧発生回路１５０から供給される階調基準電圧Ｖ０〜Ｖｎに基づいて、デコーダ回路１３２から出力された１行分の各階調データに応じた電圧値を有する階調信号電圧Ｖpix（アナログ信号電圧）に変換して、表示パネル１１０の各列に配設された信号ラインＤＬに出力するデジタル−アナログ変換回路（ＤＡＣ；階調信号電圧生成手段）１３３と、を備えた構成（すなわち、上述した従来技術（図１０）と同等の構成）を有し、特に、本実施形態に適用されるデコーダ回路１３２においては、表示データをデコードして生成された階調データを、デジタル−アナログ変換器１３３に供給するとともに、後述する階調アンプ制御回路１６１（上述した階調電圧生成制御回路１６０に対応する）にも出力するように構成されている。
【００２７】
また、基準電圧発生回路１５０は、図２に示すように、例えば、複数段の抵抗素子ＲＳが直列に接続された抵抗分割回路１５１と、抵抗分割回路１５１の各抵抗素子ＲＳの接続接点から取り出された複数の電圧成分の各々を、個別の階調アンプ（増幅器）ＡＭＰにより増幅して、表示データに応じた階調データが取り得る全ての階調レベルに対応する階調基準電圧Ｖ０〜Ｖｎとして信号ドライバ１３０（デジタル−アナログ変換器１３３）に供給する階調アンプ回路１５２と、を備えた構成を有し、特に、本実施形態に適用される階調アンプ回路１５２おいては、各階調アンプＡＭＰの動作状態（すなわち、各階調基準電圧Ｖ０〜Ｖｎの生成動作）が階調アンプ制御回路１６１から供給されるアンプ制御信号に基づいて個別に制御されるように構成されている。
【００２８】
ここで、各階調アンプＡＭＰの動作状態は、アンプ制御信号に基づいて、例えば、各階調アンプＡＭＰに供給される駆動電力（バイアス電流）を個別に調整することにより制御される。具体的には、各階調アンプＡＭＰに供給されるバイアス電流を、通常の駆動状態における電流レベルと省電力モードとなる低電流レベルの２段階設けて切り換えることにより、階調基準電圧Ｖ０〜Ｖｎを生成するための所定の増幅動作を実行することができる通常の駆動能力状態（通常駆動能力状態）と、当該通常駆動能力状態に迅速に復帰が可能な駆動能力の低い状態（低駆動能力状態）と、を選択的に設定するように制御する。
【００２９】
なお、本発明においては、各階調アンプＡＭＰの動作状態を制御する方法として、上記駆動電力（バイアス電流）を切り換えて駆動能力を制御する手法に限定されるものではなく、例えば、アンプ制御信号に基づいて、各階調アンプＡＭＰへの駆動電力を供給又は遮断することにより、増幅動作を実行（オン）又は停止（オフ）させるものであってもよい。
また、抵抗分割回路１５１は、上述した従来技術に示した構成（図１０）と同様に、表示パネル１１０（表示画素Ｐｘ）の特性に応じて、ガンマ補正処理に対応した抵抗値を有する抵抗素子ＲＳからなるラダー抵抗を備えるものであってもよい。
【００３０】
図１に示した階調電圧生成制御回路１６０の一構成例である階調アンプ制御回路１６１は、デコーダ回路１３２から供給された１行分の（各表示画素Ｐｘの）表示データから変換された階調データにおいて、各階調レベル（すなわち、基準電圧発生回路１５０により生成される全ての階調基準電圧Ｖ０〜Ｖｎからなるｎ階調分の階調レベル）毎に、何れの列（信号ラインＤＬ）においても使用されていない階調レベル（選択されていない階調基準電圧）が存在するか否かを判定（検出）し、使用されていない階調レベルが存在する場合には、当該階調レベルの階調基準電圧を生成するための階調アンプＡＭＰに対し、例えば駆動電力の供給量（バイアス電流の電流値）を低減するように切り換えて、当該階調アンプＡＭＰの駆動能力を低く設定する制御を行う。ここで、階調アンプ制御回路１６０Ａによる階調アンプ回路１５２の各階調アンプＡＭＰの動作状態（駆動能力）の制御は、タイミング制御回路１４０において垂直同期信号や水平同期信号、システムクロックに基づいて生成される電圧生成制御信号に基づくタイミングで実行される。
【００３１】
図３は、本実施形態に係る表示駆動装置に適用される階調アンプ制御回路の要部構成例を示す図である。
本実施形態に係る階調アンプ制御回路１６１は、例えば図３に示すように、基準電圧発生回路１５０により生成される階調基準電圧Ｖ０〜Ｖｎに応じた数（ｎ＋１）の論理和演算回路（多入力ＯＲ回路）１０を備え、階調基準電圧Ｖ０〜Ｖｎの各々について、表示パネル１１０の１行分ｍ個（ｍ列）の表示データから変換された各階調データに基づく、当該階調基準電圧が使用（選択）されているか否かを示す各基準電圧選択信号ＶｉＳＥＬｊ（ｉ＝０〜ｎの正の整数、ｊ＝０〜ｍの正の整数）の論理和を演算し、各階調基準電圧Ｖ０〜Ｖｎごとにアンプ制御信号ＶｉＣＴＲＬを生成して、階調アンプ回路１５２に出力する。ここで、階調アンプ回路１５２に出力されたアンプ制御信号ＶｉＣＴＲＬは、各階調アンプＡＭＰへの駆動電力（バイアス電流）の供給状態を設定する。
【００３２】
例えば、表示データに基づいて、ｓ列目（ｓ＝０〜ｎの正の整数；１列以上の複数列を含む）の信号ラインＤＬに出力される階調信号電圧Ｖpixとして階調基準電圧Ｖｒ（ｒ＝０〜ｍの正の整数）が使用（選択）される場合には、基準電圧選択信号ＶｒＳＥＬｓがハイレベル（Ｈ；“１”）に設定され、それ以外の基準電圧選択信号はローレベル（Ｌ；“０”）に設定されるので、論理和演算によりアンプ制御信号ＶｒＣＴＲＬがハイレベル（Ｈ；“１”）となって、階調基準電圧Ｖｒを生成するために設けられた階調アンプＡＭＰに、通常の増幅処理を実行可能な第１のバイアス電流が印加される。一方、アンプ制御信号ＶｒＣＴＲＬ以外のアンプ制御信号はローレベル（Ｌ；“０”）となって、階調基準電圧Ｖｒ以外の階調基準電圧を生成するために設けられた各階調アンプＡＭＰに第１のバイアス電流よりも低電流の第２のバイアス電流が印加される。
【００３３】
これにより、階調基準電圧Ｖｒを生成するための階調アンプＡＭＰにおいてのみ、増幅処理に必要な通常の駆動能力状態が設定され、それ以外の階調アンプＡＭＰにおいては、低駆動能力状態に設定される。ここで、低駆動能力状態は、通常の増幅処理を行う際の駆動能力に必要なバイアス電流に比較して、低い電流値を有するバイアス電流が印加され、かつ、当該低駆動能力状態から通常駆動能力状態に復帰する際に、当該階調アンプＡＭＰにより生成される階調基準電圧の電圧レベルが迅速に安定化する電流値を有するバイアス電流が印加された状態をいう。
【００３４】
すなわち、本実施形態においては、上記階調アンプ制御回路１６１（階調電圧生成制御回路１６０）により階調アンプ回路１５２（基準電圧発生回路１５０）の各階調アンプＡＭＰの動作状態を制御する手法として、各階調アンプＡＭＰへ供給する駆動電力（バイアス電流）を変化させて駆動能力を切り換える手法を採用することにより、階調アンプＡＭＰが、オフ状態（駆動能力をゼロとした状態）からオン状態に切り換えたときには、当該階調アンプＡＭＰから出力される階調基準電圧が所定の電圧レベルに安定するまでにある程度の時間を要する（すなわち、電圧レベルの立ち上がり遅延が生じる）特性を有するものであっても、使用されない階調アンプＡＭＰをオフ状態にしないことにより、階調アンプＡＭＰに供給される駆動電力を削減しつつ、低駆動能力状態から通常駆動能力状態に切り換えたときの迅速な増幅処理（階調基準電圧の生成動作）の開始を実現することができる。
【００３５】
なお、本実施形態において、各階調アンプＡＭＰが、オフ状態からオン状態にしたときの立ち上がりが十分早い特性を有するものである場合には、上述したように、各階調アンプＡＭＰへの駆動電力を供給又は遮断する手法を採用するようにしてもよい。この場合にあっては、使用しない階調アンプＡＭＰへの駆動電力の供給を完全に遮断（オフ）することができるので、消費電力を大幅に削減することができるという顕著な効果を奏することができる。
【００３６】
上述したように、本実施形態においては、基準電圧発生回路１５０において、表示パネル１１０における階調表示に使用される階調基準電圧を生成するための階調アンプＡＭＰに対してのみ、増幅処理を実行するために必要な駆動電力（第１のバイアス電流）が供給されて通常の駆動能力状態に設定され、一方、使用されない階調基準電圧を生成するための階調アンプＡＭＰに対しては低い駆動電力（第２のバイアス電流）が供給されて低い駆動能力状態に設定されるので、使用されていない階調基準電圧を生成するための階調アンプＡＭＰで消費される電力を極力抑制することができ、例えば携帯電話機等のようにバッテリにより駆動し、かつ、表示パネルに余り多くの階調を使用しない画像情報を一定期間、あるいは、長時間表示するような表示駆動方法を採用している場合であっても、電子機器の使用時間を向上させることができる。
【００３７】
なお、本実施形態においては、基準電圧発生回路１５０の階調アンプ回路１５２に設けられた各アンプＡＭＰの動作状態（駆動能力）を制御する階調アンプ制御回路１６１を、信号ドライバ１３０や基準電圧発生回路１５０とは独立して設けた場合について示したが、本発明はこれに限定されるものではなく、例えば、信号ドライバ１３０や基準電圧発生回路１５０、あるいは、タイミング制御回路（すなわち、ＬＣＤコントローラ）１４０に内蔵、又は、これらと一体的に設けられるものであってもよい。
【００３８】
＜第２の実施形態＞
次に、本発明に係る表示駆動装置の第２の実施形態について図面を参照して説明する。
図４は、第２の実施形態に係る表示駆動装置に適用される階調アンプ制御回路の要部構成例を示す図である。ここで、上述した第１の実施形態と同等の構成については、同等の符号を付してその説明を簡略化する。
【００３９】
上述した第１の実施形態においては、基準電圧発生回路１５０により生成される階調基準電圧Ｖ０〜Ｖｎの各々について、１行（１走査ライン）ごとの各列（ｍ個）の表示データ（階調データ）に応じて使用（選択）するか否かを示す基準電圧選択信号ＶｉＳＥＬｊの論理和を演算して得られるアンプ制御信号ＶｉＣＴＲＬに基づいて、当該階調基準電圧を生成する階調アンプＡＭＰへ供給する駆動電力（バイアス電流）を変化させて当該階調アンプの駆動能力を切り換える場合について説明したが、本実施形態においては、１行分の表示データ（階調データ）において、各階調基準電圧Ｖ０〜Ｖｎを使用（選択）する階調信号電圧Ｖpixの数（すなわち、信号ラインＤＬへの出力数）に応じて、当該階調基準電圧を生成する階調アンプＡＭＰの駆動能力を切り換えるように構成されている。
【００４０】
本実施形態に係る表示装置及び表示駆動装置は、上述した第１の実施形態（図１、図２参照）と同等の表示パネル１１０、走査ドライバ１２０、信号ドライバ１３０、タイミング制御回路１４０及び基準電圧発生回路１５０を有するとともに、本実施形態に係る階調電圧生成制御回路１６０として設けられる階調アンプ制御回路１６１が、例えば図４（ａ）に示すように、基準電圧発生回路１５０により生成される階調基準電圧Ｖ０〜Ｖｎに応じた数（ｎ＋１）の加算回路（多入力加算回路）２０を備えた構成を有している。
【００４１】
ここで、加算回路２０は、階調基準電圧Ｖ０〜Ｖｎの各々について、表示パネル１１０の１行分ｍ個（ｍ列）の表示データから変換された各階調データにより当該階調基準電圧が使用（選択）されているか否かを示す各基準電圧選択信号ＶｉＳＥＬｊ（ｉ＝０〜ｎの正の整数、ｊ＝０〜ｍの正の整数）を加算処理して、各階調基準電圧Ｖ０〜Ｖｎごとに選択される数（信号ラインへの出力数）を示すアンプ制御信号ＶｉＣＴＲＬ［ｍ：０］を生成して、階調アンプ回路１５２の各階調アンプＡＭＰに出力する。
【００４２】
なお、加算回路２０は、例えば図４（ｂ）に示すように、入力信号ＩＮａ（例えば基準電圧選択信号ＶｉＳＥＬ１）と入力信号ＩＮｂ（例えば基準電圧選択信号ＶｉＳＥＬ０）を加算処理した際の上位桁（出力信号ＯＴｃ）を演算する論理積回路（ＡＮＤ回路）２１と、入力信号ＩＮａとＩＮｂを加算処理した際の下位桁（出力信号ＯＴｓ）を演算する排他的論理和回路（ＸＯＲ回路）２２と、を並列に配置した周知の２入力加算回路（半加算器）を基本構成として、多入力演算に対応した態様としたものを良好に適用することができる。
【００４３】
上述したような階調アンプ制御回路１６１を備えた表示駆動装置において、各階調アンプＡＭＰに供給される駆動電力（バイアス電流の電流レベル）は、３以上の複数段階設けられ、各階調アンプＡＭＰ（階調基準電圧Ｖ０〜Ｖｎ）に対応して出力されたアンプ制御信号ＶｉＣＴＲＬ［ｍ：０］の値（バイナリーデータ）に応じて、当該階調アンプＡＭＰへの駆動電力の供給状態（バイアス電流の電流レベル）が段階的に切り換えられ、これにより階調アンプＡＭＰの駆動能力が段階的に切り換えられる。
【００４４】
例えば、１行分ｍ個（ｍ列）の表示データから変換された各階調データに基づいて、特定の階調基準電圧Ｖｒ（ｒ＝０〜ｎの正の整数）を使用（選択）する階調信号電圧Ｖpixの数（信号ラインの出力数）が“０“の場合には、全ての基準電圧選択信号ＶｒＳＥＬ０〜ＶｒＳＥＬｍがローレベル（Ｌ；“０”）に設定されるので、加算処理により生成されるアンプ制御信号ＶｒＣＴＲＬ［ｍ：０］のバイナリーデータは最下位の値となり、当該階調基準電圧Ｖｒを生成するための階調アンプＡＭＰには、予め設定された複数段階のバイアス電流のうち、最小の電流レベルを有するバイアス電流が印加される。
【００４５】
一方、特定の階調基準電圧Ｖｒを使用（選択）する階調信号電圧Ｖpixの数（信号ラインの出力数）が“ｍ”の場合には、全ての基準電圧選択信号ＶｒＳＥＬ０〜ＶｒＳＥＬｍがハイレベル（Ｈ；“１”）に設定されるので、加算処理により生成されるアンプ制御信号ＶｒＣＴＲＬ［ｍ：０］のバイナリーデータは最上位の値となり、当該階調基準電圧Ｖｒを生成するための階調アンプＡＭＰには、予め設定された複数段階のバイアス電流のうち、最大の電流レベルを有するバイアス電流が印加される。
【００４６】
また、特定の階調基準電圧Ｖｒを使用（選択）する階調信号電圧Ｖpixの数（信号ラインの出力数）が“ｑ”（ｑ＝１〜ｍ−１の正の整数；ｑ≠０≠ｍ）の場合には、当該使用数ｑ分の基準電圧選択信号ＶｒＳＥＬｊがハイレベル（Ｈ；“１”）に設定されているので、加算処理により生成されるアンプ制御信号ＶｒＣＴＲＬ［ｍ：０］のバイナリーデータは“ｑ”に応じた値となり、当該階調基準電圧Ｖｒを生成するための階調アンプＡＭＰには、予め設定された複数段階のバイアス電流のうち、“ｑ”に応じた電流レベルを有するバイアス電流が印加される。
【００４７】
ここで、階調アンプＡＭＰに印加されるバイアス電流は、階調信号電圧Ｖpixの出力数（信号ラインの出力数）分の電圧レベルを有するように予め段階的に設定され、加算処理により生成されるアンプ制御信号ＶｒＣＴＲＬ［ｍ：０］のバイナリーデータに応じて、１：１の対応関係で特定のバイアス電流が設定されるものであってもよいし（すなわち、出力数が１つ変わるごとに電流レベルを変化させるようにしてもよい）、階調信号電圧Ｖpixの出力数（信号ラインの出力数）よりも少ない数の電流レベルを有するように予め段階的に設定され、アンプ制御信号ＶｒＣＴＲＬ［ｍ：０］のバイナリーデータに応じて、ｔ：１（ｔは２以上の整数）の対応関係で特定のバイアス電流が設定されるものであってもよい（すなわち、出力数がある数ｔ（例えば数十）変わるごとに電圧レベルを変化させるようにしてもよい）。前者においては、各階調アンプにおける消費電力の制御を綿密かつ的確に行うことができるものの、当該制御が煩雑で非効率になる可能性がある。一方、後者においては、各階調アンプにおける消費電力の制御が比較的大雑把になるものの、当該制御が簡略化されて制御に係わる回路規模の増大を抑えることができる。
【００４８】
これにより、階調基準電圧Ｖｒの使用（選択）数に応じて当該階調アンプＡＭＰに供給される駆動電力（バイアス電流）を変化させて駆動能力を段階的に切り換えるとともに、使用されていない階調アンプＡＭＰに対しても低い（最低の）電流値を有するバイアス電流が印加されるので、階調アンプＡＭＰの動作状態に応じて駆動電力が適正かつ効率的に供給され、無駄な電力の消費をさらに削減しつつ、階調アンプＡＭＰをオフ状態からオン状態にした場合であっても階調基準電圧の立ち上がり遅延を抑制して、迅速な増幅処理（階調基準電圧の生成動作）の開始を実現することができる。
【００４９】
＜第３の実施形態＞
次に、本発明に係る表示駆動装置の第３の実施形態について図面を参照して説明する。
図５は、第３の実施形態に係る表示駆動装置を適用可能な表示装置の一例を示す概略構成図である。また、図６は、第３の実施形態に係る表示駆動装置を示す概略構成図であり、図７は、本実施形態に係る表示駆動装置に適用される階調アンプ制御回路の一要部構成例を示す図である。ここで、上述した第１及び第２の実施形態と同等の構成については、同等の符号を付してその説明を簡略化する。
【００５０】
上述した第１及び第２の実施形態においては、表示メモリ（ＲＡＭ）２００から信号ドライバ１３０に供給される１行（１走査ライン）分の表示データをひとまとまりとしてラッチ回路１３１に取り込んだ後、デコーダ回路１３２に一括して送出する構成を示したが、信号ドライバとして、２段のラッチ回路を備え、数画素分ずつの表示データをひとまとまりとして前段のラッチ回路に取り込む動作を繰り返し、１行分の表示データが取り込まれた時点で後段のラッチ回路に転送し、デコーダ回路に一括して送出する構成を有するものがある。本実施形態は、信号ドライバ１３０がこのような２段のラッチ回路を備える構成を有する場合に対応したものである。
【００５１】
図５、図６に示すように、第３の実施形態に係る表示駆動装置が適用される液晶表示装置１００Ｂは、上述した第１の実施形態（図１、図２参照）と同等の表示パネル１１０、走査ドライバ１２０、タイミング制御回路１４０及び基準電圧発生回路１５０を有するとともに、信号ドライバ１３０が表示データを取り込むための２段のラッチ回路１３１ａ、１３１ｂを備え、さらに、階調電圧生成制御回路１６０として設けられる階調アンプ制御回路１６２が、例えば図７に示すように、２段のラッチ回路１３１ａ、１３１ｂを備えた信号ドライバ１３０における動作タイミングに合わせるように、動作状態が制御された基準電圧発生回路１５０（階調アンプ回路１５２）により生成される階調基準電圧Ｖ０〜Ｖｎを信号ドライバ１３０（デジタル−アナログ変換器１３３）に供給する構成を有している。
【００５２】
信号ドライバ１３０は、具体的には、図６に示すように、例えば、表示パネル１１０一画面分の表示データが保持された表示メモリ（ＲＡＭ）２００から、シリアルデータとして順次供給される１行（１走査ライン）のうちの数画素分の表示データ（デジタル信号）を順次取り込む動作を繰り返して１行分の表示データを保持する前段のラッチ回路１３１ａと、ラッチ回路１３１ａから一括して転送された１行分の表示データを取り込んで保持する後段のラッチ回路１３１ｂと、ラッチ回路１３１ｂからパラレルデータとして出力された１行分の表示データをデコードして表示階調を示す階調データに変換（生成）するデコーダ回路１３２と、基準電圧発生回路１５０から供給される階調基準電圧Ｖ０〜Ｖｎに基づいて、上記１行分の各階調データに応じた電圧値を有する階調信号電圧Ｖpixに変換して、各列の信号ラインＤＬに出力するデジタル−アナログ変換回路１３３と、を備えた構成を有している。
【００５３】
また、階調アンプ制御回路１６２は、図６、図７に示すように、表示メモリ２００から信号ドライバ１３０のラッチ回路１３１ａに供給される数画素分の表示データと同一の表示データが供給され、当該表示データをデコードして得られた階調データと、基準電圧発生回路１５０により生成される階調基準電圧Ｖ０〜Ｖｎからなるｎ階調分の階調レベルとを比較し、各階調レベル（階調基準電圧）が上記階調データに使用（選択）されているか否かを示す基準電圧選択信号ＶｉＳＥＬｊ（ここでは、図示の都合上、ｉ＝０〜３の整数、ｊ＝０、１の場合を示す；表示メモリ２００より２画素分ずつ、４階調の表示を行う表示データを読み出す場合に相当する）を生成するデコーダ回路３１と、各階調基準電圧Ｖ０〜Ｖｎ（Ｖ３）について、表示データから変換された数画素分の各階調データにより当該階調基準電圧が使用（選択）されているか否かを示す各基準電圧選択信号ＶｉＳＥＬｊ（ＶｉＳＥＬ０とＶｉＳＥＬ１）の論理和を演算して、各階調基準電圧Ｖ０〜Ｖ３ごとに制御信号ＶｉＣＴＲＬＰ（Ｖ０ＣＴＲＬＰ〜Ｖ３ＣＴＲＬＰ）を生成する論理和演算回路（多入力ＯＲ回路）３２と、該論理和演算回路３２により生成された制御信号ＶｉＣＴＲＬＰを取り込み、１行分の全画素（ｍ画素）について同様に上記制御信号ＶｉＣＴＲＬＰが取り込まれるまで保持するアンプ選択レジスタ３３と、信号ドライバ１３０において１行分の表示データが前段のラッチ回路１３１ａから後段のラッチ回路１３１ｂに取り込まれるタイミングに同期して、上記アンプ選択レジスタ３３から転送される制御信号ＶｉＣＴＲＬＰを取り込んで保持し、その後所定のタイミングでアンプ制御信号ＶｉＣＴＲＬ（Ｖ０ＣＴＲＬ〜Ｖ３ＣＴＲＬ）として一括して階調アンプ回路１５２に出力するラッチ回路３４と、を備えている。
【００５４】
すなわち、本実施形態においては、図６に示したように、２段のラッチ回路１３１ａ、１３１ｂが設けられた構成を有しているので、上述した第１及び第２の実施形態に示したように１段のラッチ回路１３１を備えた構成とは、信号ドライバ１３０におけるデコーダ回路１３２からデジタル−アナログ変換器１３３への階調データの供給タイミングと、基準電圧発生回路１５０から信号ドライバ１３０（デジタル−アナログ変換器１３３）への階調データ（表示データ）に応じて制御された階調基準電圧Ｖ０〜Ｖｎの供給タイミングとが異なることになる。そこで、信号ドライバ１３０の２段のラッチ回路１３１ａ、１３１ｂによる動作タイミングのずれに対応させる（タイミングを合わせる）ために、論理和回路３２の後段にアンプ選択レジスタ３３とラッチ回路３４を介在させるようにしている。
【００５５】
このような構成を有する表示装置及び表示駆動装置においても、上述した第１の実施形態と同様に、基準電圧発生回路１５０において、表示パネル１１０における階調表示に使用される階調基準電圧を生成するための階調アンプＡＭＰに対してのみ、増幅処理を実行するために必要な駆動電力が供給され、一方、使用されない階調基準電圧を生成するための階調アンプＡＭＰに対しては低い駆動電力が供給されて低い駆動能力に設定されるので、使用されていない階調基準電圧を生成するための階調アンプＡＭＰで消費される電力を極力抑制することができ、携帯機器等における使用時間を向上させることができる。
【００５６】
なお、本実施形態に係る階調電圧生成制御回路１６０（階調アンプ制御回路１６２）は、図７に示した構成（すなわち、上述した第１の実施形態に係る階調アンプ制御回路１６１と同様に、論理和回路（ＯＲ回路）１０を適用した構成）に限定されるものではない。
図８は、本実施形態に係る表示駆動装置に適用される階調アンプ制御回路の他の要部構成例を示す図である。
【００５７】
すなわち、階調電圧生成制御回路１６０として設けられる階調アンプ制御回路１６２は、例えば図８に示すように、図７に示した構成と同等のデコーダ回路３６と、各階調基準電圧Ｖｉ（Ｖ０〜Ｖ３）について、表示データから変換された数画素分の各階調データにより当該階調基準電圧が使用（選択）されているか否かを示す各基準電圧選択信号ＶｉＳＥＬｊ（ＶｉＳＥＬ０とＶｉＳＥＬ１）を加算処理して、各階調基準電圧Ｖ０〜Ｖｎごとに選択される数（信号ラインへの出力数）を示すバイナリーデータからなる制御信号ＶｉＣＴＲＬＰ［１：０］を生成する加算回路（多入力加算回路）３７と、該加算回路３７により生成された制御信号ＶｉＣＴＲＬＰ［１：０］を取り込み、当該制御信号ＶｉＣＴＲＬＰ［１：０］について１行分の全画素（ｍ画素）について同様に加算処理が繰り返されて取り込まれるまで記憶するアンプ選択数記憶部３８と、信号ドライバ１３０において１行分の表示データが前段のラッチ回路１３１ａから後段のラッチ回路１３１ｂに取り込まれるタイミングに同期して、上記アンプ選択数記憶部３８から転送される制御信号ＶｉＣＴＲＬＰ［１：０］を取り込んで保持し、その後所定のタイミングでアンプ制御信号ＶｉＣＴＲＬ［１：０］（Ｖ０ＣＴＲＬ［１：０］〜Ｖ３ＣＴＲＬ［１：０］）として一括して階調アンプ回路１５２に出力するラッチ回路３９と、を備えているものであってもよい。
【００５８】
このような構成を有する表示装置及び表示駆動装置においても、上述した第２の実施形態と同様に、基準電圧発生回路１５０において、表示パネル１１０における階調表示に使用される階調基準電圧の数（信号ラインの出力数）に応じて各階調アンプＡＭＰに供給される駆動電力の供給量（バイアス電流の電流値）が制御されるので、無駄な電力の消費をさらに削減することができ、携帯機器等における使用時間を向上させることができる。
【００５９】
なお、上述した各実施形態においては説明を省略したが、階調電圧生成制御回路１６０（階調アンプ制御回路１６１、１６２）は、タイミング制御回路１４０から供給される電圧生成制御信号に基づいて、例えば走査ドライバ１２０における走査信号の出力開始タイミングでオン（有効）状態に設定され、表示パネル１１０における一画面分の画像情報を表示した後の、表示メモリ２００への次の一画面分の表示データの書き込み動作に先立つタイミングでオフ（無効）状態に設定されるように、当該動作機能のオン、オフが制御されるものであってもよい。
【図面の簡単な説明】
【００６０】
【図１】第１の実施形態に係る表示駆動装置を適用可能な表示装置の一例を示す概略構成図である。
【図２】第１の実施形態に係る表示駆動装置を示す概略構成図である。
【図３】第１の実施形態に係る表示駆動装置に適用される階調アンプ制御回路の要部構成例を示す図である。
【図４】第２の実施形態に係る表示駆動装置に適用される階調アンプ制御回路の要部構成例を示す図である。
【図５】第３の実施形態に係る表示駆動装置を適用可能な表示装置の一例を示す概略構成図である。
【図６】第３の実施形態に係る表示駆動装置を示す概略構成図である。
【図７】第３の実施形態に係る表示駆動装置に適用される階調アンプ制御回路の一要部構成例を示す図である。
【図８】第３の実施形態に係る表示駆動装置に適用される階調アンプ制御回路の他の要部構成例を示す図である。
【図９】アクティブマトリクス型の駆動方式を採用した液晶表示装置の要部構成を示す概略図である。
【図１０】従来技術における液晶表示装置に適用される信号ドライバの概略構成を示すブロック図である。
【符号の説明】
【００６１】
１００Ａ、１００Ｂ      液晶表示装置
１１０      表示パネル
１２０      走査ドライバ
１３０      信号ドライバ
１３１、１３１ａ、１３１ｂ      ラッチ回路
１３２      デコーダ回路
１３３      デジタル−アナログ変換器
１４０      タイミング制御回路
１５０      基準電圧発生回路
１５１      抵抗分割回路
１５２      階調アンプ回路
１６０      階調電圧生成制御回路
１６１、１６２    階調アンプ制御回路
２００      表示メモリ（ＲＡＭ）
Ｐｘ        表示画素
【図１】
2007233081.tif 000003
【図２】
2007233081.tif 000004
【図３】
2007233081.tif 000005
【図４】
2007233081.tif 000006
【図５】
2007233081.tif 000007
【図６】
2007233081.tif 000008
【図７】
2007233081.tif 000009
【図８】
2007233081.tif 000010
【図９】
2007233081.tif 000011
【図１０】
2007233081.tif 000012