(57)【要約】【課題】基準信号に位相同期した信号を出力する位相同期発振器に関し、定常位相誤差を任意に制御可能とする。【解決手段】位相比較出力部１とローパスフィルタ２と電圧制御発振器３とを含み、基準周波数ｆｒの信号位相に、電圧制御発振器３の出力周波数ｆｏｕｔの信号又は分周器４により分周した信号を比較周波数ｆｐの信号として位相同期化させる位相同期発振器に於いて、基準周波数ｆｒの信号と比較周波数ｆｐの信号との位相比較を行う位相比較出力部１のチャージポンプの出力信号をローパスフィルタ２に入力し、そのローパスフィルタ２の入力端子に、電圧Ｖｃｃを印加する為の第１の可変抵抗５と、アースに接続する為の第２の可変抵抗６との何れか一方又は両方を接続した構成を有するものである。【選択図】図４
2007189475.tif 000002
【特許請求の範囲】
【請求項１】
位相比較出力部とローパスフィルタと電圧制御発振器とを含み、基準周波数の信号位相に、前記電圧制御発振器の出力周波数の信号又は分周した信号を比較周波数の信号として位相同期化させる位相同期発振器に於いて、
前記位相比較出力部のチャージポンプの出力信号を入力する前記ローパスフィルタの入力端子に、電圧を印加する為の第１の可変抵抗と、アースに接続する為の第２の可変抵抗との何れか一方又は両方を接続した構成を有する
ことを特徴とする位相同期発振器。
【請求項２】
前記ローパスフィルタの入力端子に、スイッチ回路を直列接続した前記第１の可変抵抗と、スイッチ回路を直列に接続した前記第２の可変抵抗との何れか一方又は両方を接続し、前記ローパスフィルタから前記電圧制御発振器に入力する制御電圧により位相同期状態か否かを検出し、同期状態を検出した時に前記スイッチ回路をオフからオンに切替える同期検出回路を設けたことを特徴とする請求項１記載の位相同期発振器。
【請求項３】
前記位相比較出力部に入力する前記基準周波数の信号位相と前記比較周波数の信号位相とを比較して、位相遅れ又は位相進みの何れかと位相差とを検出し、前記第１の可変抵抗と前記第２の可変抵抗との何れか一方又は両方の抵抗値を制御する位相差検出回路を設けたことを特徴とする請求項１又は２記載の位相同期発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準周波数の信号位相に比較周波数の信号位相を同期化すると共に、定常位相誤差を任意に制御可能とした位相同期発振器に関する。
【背景技術】
【０００２】
位相同期発振器は、基準周波数の信号位相に同期した信号を出力するもので、例えば、図１７の（Ａ）に示すように、位相比較出力部１０１と、ループフィルタ１０２と、電圧制御発振器（ＶＣＯ）１０３と、１／ｎに周波数の分周を行う分周器１０４とを含む構成が一般的である。この位相同期発振器の位相比較出力部１０１は、位相比較器とチャージポンプとを含む構成を有し、ループフィルタ１０２は、コンデンサを含むローパスフィルタ構成を有するものである。位相比較出力部１０１には、外部から入力された基準周波数ｆｒの信号と、電圧制御発振器１０３の周波数ｆｏｕｔの出力信号を分周器１０４により１／ｎに分周した比較周波数ｆｐの信号とを入力して位相を比較し、位相の進み遅れに対応した極性で且つ位相差に対応したパルス幅の比較出力信号をループフィルタ１０２に入力し、平均化された電圧を制御電圧として電圧制御発振器１０３に入力し、基準周波数ｆｒの信号の位相に同期したｎ×ｆｐの周波数ｆｏｕｔの出力信号を、図示を省略している回路に供給する。なお、ｆｒ＝ｆｐとする位相同期発振器の場合は、分周器１０４は省略した構成とする。
【０００３】
又図１７の（Ｂ）は、位相同期発振器の動作説明図であり、（ａ）は基準周波数ｆｒの信号、（ｂ）は比較周波数ｆｐの信号、（ｃ）はチャージポンプの出力信号、（ｄ）はループフィルタ１０２の出力信号のそれぞれの波形の一例を示し、（ｅ），（ｆ），（ｇ），（ｈ）は、それぞれ（ａ），（ｂ），（ｃ），（ｄ）の位相比較時の信号波形の一部を拡大して示すものである。（ａ）の基準周波数ｆｒの信号と（ｂ）の比較周波数ｆｐの信号との位相の進み遅れに対応した極性で、且つその位相差に対応した（ｃ）に示すパルス幅のチャージポンプ１０２の出力信号となり、ループフィルタ１０２により平滑化されて（ｄ）に示す電圧制御発振器１０３の制御電圧となる。
【０００４】
その場合、（ａ），（ｂ）に示すように、基準周波数ｆｒの信号と比較周波数ｆｐの信号との位相が一致している場合、位相比較器を構成する半導体集積回路のゲート遅延等により、実際の位相比較状態は、（ｅ），（ｆ）に示すように位相差を有する場合が多いものである。即ち、定常位相誤差を含むものである。又この位相誤差は、温度変化等による回路特性の変化によって変動し、定常位相誤差変動が生じることが多いものである。
【０００５】
又ループフィルタ１０２から制御電圧を電圧制御発振器１０３に入力する制御電圧を、位相同期状態の時に所定範囲内に制限して、スプリアス低減を図った位相同期発振器が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００４−８０１２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
位相同期発振器の定常位相誤差を０に初期設定しても、運用中の周囲温度の変動や経年変化等による内部特性の変動によって、初期設定値の０でなくなる場合があり、その場合は、初期設定時と同様に各部を調整する必要がある。又前述の特許文献１に示すように、電圧制御発振器に入力する制御電圧を所定の範囲に制限しても、定常位相誤差には影響を与えないものである。又定常位相誤差を含む構成を前提にして、この定常位相誤差を所定範囲に設定する要求がある。
【０００７】
本発明は、前述の問題点及び要求条件を解決するもので、定常位相誤差を０、又は所望の値に設定可能とすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の位相同期発振器は、位相比較出力部とローパスフィルタと電圧制御発振器とを含み、基準周波数の信号位相に、前記電圧制御発振器の出力周波数の信号又は分周した信号を比較周波数の信号として位相同期化させる位相同期発振器に於いて、前記位相比較出力部のチャージポンプの出力信号を入力する前記ローパスフィルタの入力端子に、電圧を印加する為の第１の可変抵抗と、アースに接続する為の第２の可変抵抗との何れか一方又は両方を接続した構成を有するものである。
【０００９】
又ローパスフィルタの入力端子に、スイッチ回路を直列接続した第１の可変抵抗と、スイッチ回路を直列に接続した第２の可変抵抗との何れか一方又は両方を接続し、ローパスフィルタから電圧制御発振器に入力する制御電圧により位相同期状態か否かを検出し、同期状態を検出した時にスイッチ回路をオフからオンに切替える同期検出回路を設けた構成を有するものである。
【００１０】
又位相比較出力部に入力する基準周波数の信号位相と比較周波数の信号位相とを比較して、位相遅れ又は位相進みの何れかと位相差とを検出し、第１の可変抵抗と第２の可変抵抗との何れか一方又は両方の抵抗値を制御する位相差検出回路を設けた構成を有するものである。
【発明の効果】
【００１１】
位相同期発振器に於ける定常位相誤差は、一般には０とすることが要望されるが、初期設定値として、０以外の値の定常位相誤差を要求される場合がある。何れの場合も、第１の抵抗と第２の抵抗との何れか一方又は両方を調整して、所望の定常位相誤差に設定することが可能である。又運用中の温度変動等による特性変動により、初期設定値の定常位相誤差が変化した場合、第１、第２の可変抵抗の調整により容易に対処可能となり、且つ位相差検出により、その調整を自動化することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の位相同期発振器は、図４を参照して説明すると、位相比較出力部１とローパスフィルタ２と電圧制御発振器３とを含み、基準周波数ｆｒの信号位相に、電圧制御発振器３の出力周波数ｆｏｕｔの信号又は分周器４により分周した信号を比較周波数ｆｐの信号として位相同期化させる位相同期発振器に於いて、位相比較出力部１のチャージポンプの出力信号を入力するローパスフィルタ２の入力端子に、電圧を印加する為の第１の可変抵抗５と、アースに接続する為の第２の可変抵抗６との何れか一方又は両方を接続した構成を有するものである。
【実施例１】
【００１３】
図１は、本発明の実施例１の説明図であり、（Ａ）は構成説明図、（Ｂ）は信号波形説明図であり、（Ａ）に於ける１は位相比較出力部、Ｑ１，Ｑ２はチャージポンプを構成するトランジスタ、２はコンデンサを含む構成のループフィルタ、３は電圧制御発振器（ＶＣＯ）、４は１／ｎの分周器、５は可変抵抗、Ｖｃｃは電圧、ｆｒは基準周波数、ｆｐは比較周波数、ｆｏｕｔは出力周波数を示す。又同図の（Ｂ）は、基準周波数ｆｒの信号と、比較周波数ｆｐの信号と、チャージポンプ出力と、ローパスフィルタ出力との波形の要部と、可変抵抗５を接続した場合の基準周波数ｆｒの信号と、比較周波数ｆｐの信号と、チャージポンプ出力と、ローパスフィルタ出力との波形の要部を示す。
【００１４】
位相比較出力部１は、基準周波数ｆｒと比較周波数ｆｐとの信号位相を比較し、位相比較出力部１内のチャージポンプから位相差に対応したパルス幅且つ進み遅れに対応した極性の信号を出力し、この信号をループフィルタ２に入力し、ループフィルタ２により平滑化した出力信号を電圧制御発振器３の制御電圧として、出力周波数ｆｏｕｔを制御し、基準周波数ｆｒと比較周波数ｆｐとの信号位相を一致させるように制御するもので、各部の構成及び機能は、従来例の位相同期発振器と同様である。
【００１５】
この実施例１は、可変抵抗５を介して電圧Ｖｃｃをループフィルタ２に入力する構成として、電圧制御発振器３の制御電圧を高くなる方向に制御する場合を示す。即ち、比較周波数ｆｐの信号位相を進める方向に制御する場合を示し、それにより、位相比較出力部１は、基準周波数ｆｒの信号位相に対して比較周波数ｆｐの信号位相が進みとなると、負極性の位相差に対応したパルス幅の信号を出力する。この場合、位相比較出力部１の出力信号は、可変抵抗５を介して印加される電圧を低下させる方向に作用する。従って、位相比較出力部１に入力される基準周波数ｆｒの信号と比較周波数ｆｐの信号との位相を、位相比較出力部１の動作遅延等を補償して一致させることができる。このように、可変抵抗５の設定により定常位相誤差を０とすることが可能となる。又所望の定常位相誤差となるように調整することも可能となる。
【００１６】
又可変抵抗５を介して電圧Ｖｃｃを印加しない場合、図１の（Ｂ）の上半分に示すように、基準周波数ｆｒの信号位相に対して比較周波数ｆｐの信号位相が遅れている時、位相比較出力部１の内部では、内部遅延等により位相が一致している比較状態となったとすると、チャージポンプ出力は、零か図示のようにパルス幅の狭い出力となる。又ローパスフィルタ２の出力信号は平滑化された信号波形となる。又図１の（Ｂ）の下半分は、可変抵抗５を接続して電圧Ｖｃｃを印加する場合を示し、上半分に示す基準周波数ｆｒの信号位相に対して、下半分に示すように、比較周波数ｆｐの信号位相を点線波形から実線波形として示すように遅らせて、基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相との位相差、即ち、定常位相誤差を０となるように調整することができる。この場合、基準周波数ｆｒの信号位相に対して、比較周波数ｆｐの信号位相は、可変抵抗５を介して電圧Ｖｃｃを印加することにより、進む方向に制御される。
【００１７】
又可変抵抗５による調整過程に於いて、（Ｂ）の下半分に示すチャージポンプ出力は、比較周波数ｆｐの信号位相が基準周波数ｆｒの信号位相に対して進み位相の場合に相当する負極性のパルス幅の信号となり、可変抵抗５を介して電圧Ｖｃｃを印加したローパスフィルタ２のコンデンサの端子電圧を低減する方向に作用することになる。又ローパスフィルタ２の出力信号は、そのコンデンサの端子電圧の変化を平滑化して、電圧制御発振器３の制御電圧となり、位相比較出力部１に入力される基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相とが一致した状態となる。即ち、基準周波数ｆｒの信号位相に対して比較周波数ｆｐの信号位相が遅れた状態となる定常位相誤差を０とすることができる。なお、可変抵抗５を調整することにより、定常位相誤差を０以外の位相遅れに設定することも可能である。
【００１８】
図２は、前述の可変抵抗５として適用することができるディジタル制御可変抵抗の説明図であり、２１はアップダウンカウンタ、２２は不揮発性メモリ、２３はストア＆リコール制御回路、２４はデコーダ、２５はＣＭＯＳスイッチ、２６は抵抗アレイ、Ｕ／Ｄはアップダウン制御信号、ＩＮＣはクロック信号、ＣＳはチップセレクト信号、Ｖｃｃは電源電圧、ＧＮＤはアース、ｔ１、ｔ２、ｔ３は可変抵抗としての端子を示す。例えば、端子ｔ１を図１に於ける電圧Ｖｃｃを印加する端子、又端子ｔ３を位相比較出力部１とループフィルタ２との接続点に接続する端子とすることができる。
【００１９】
又アップダウンカウンタ２１のカウント内容をデコーダ２４によりデコードして、ＣＭＯＳスイッチ２５を制御するものであり、従って、アップダウンカウンタ２１のビット数は、ＣＭＯＳスイッチ２５の個数、即ち、可変抵抗としての抵抗値切替数に対応して選定することができる。例えば、アップダウンカウンタ２１のカウント値が０の場合、デコーダ２４はＣＭＯＳスイッチ２５を総てオフ状態とする場合、端子ｔ１、ｔ３間の抵抗値は無限大となり、カウント値が最大値の場合、最上位のＣＭＯＳスイッチをオン状態とすると、端子ｔ１、ｔ３間の抵抗値は０となる。従って、アップダウン制御信号Ｕ／Ｄによりアップダウンカウンタ２１を例えばアップカウントさせると、端子ｔ１、ｔ３間の抵抗値は減少方向に変化し、反対にダウンカウントさせると、端子ｔ１、ｔ３間の抵抗値は増加方向に変化するディジタル制御の可変抵抗となる。又不揮発メモリ２２は、ストア＆リコール制御回路２３からの制御により、アップダウンカウンタ２１のカウント値を記憶し、又記憶したカウント値をアップダウンカウンタ２１にロードすることができる。
【実施例２】
【００２０】
図３は、本発明の実施例２の説明図であり、（Ａ）は構成説明図、（Ｂ）は信号波形説明図であり、図１と同一符号は同一部分を示し、６は可変抵抗である。この実施例２に於いては、位相比較出力部１とループフィルタ２との接続点とアースとの間に可変抵抗６を接続する。この可変抵抗６も図２に示すディジタル制御可変抵抗とすることができる。又図３の（Ｂ）の上半分に示す基準周波数ｆｒの信号位相に対して、比較周波数ｆｐの信号位相が遅れた状態で、位相比較出力部１の内部遅延等により、位相比較出力部１のチャージポンプ出力は零か図示のようなパルス幅の狭い出力信号となった場合、可変抵抗６を調整して、比較周波数ｆｐの信号位相を遅らせて、位相比較出力部１に入力される信号位相を一致させることができる。
【００２１】
この場合、ローパスフィルタ２のコンデンサの端子電圧を、可変抵抗６を介して放電する状態として低下させ、比較周波数ｆｐの信号位相を遅れる方向に制御することになり、それにより、位相比較出力部１のチャージポンプ出力は、図３の（Ｂ）の下半分に示すように、正極性のパルス信号となり、ローパスフィルタ２のコンデンサを充電する方向に作用する。このような制御の繰り返しにより、基準周波数ｆｒの信号位相に対して比較周波数ｆｐの信号位相を、点線波形から実線波形で示すように一致させて、定常位相誤差を０とすることができる。なお、可変抵抗６を調整することにより、定常位相誤差を０又は進み位相の定常位相誤差に設定することが可能となる。
【実施例３】
【００２２】
図４は、本発明の実施例３の説明図であり、図１及び図３と同一符号は同一の名称部分を示す。この実施例３は、位相比較出力部１とローパスフィルタ２の接続点、即ち、ローパスフィルタ２の入力端子に、電圧Ｖｃｃを印加する第１の可変抵抗５と、一端をアースに接続した第２の可変抵抗６の他端とを接続した構成を有し、前述の実施例１に於ける可変抵抗５を設けた構成と、実施例２に於ける可変抵抗６を設けた構成との両方の機能を有するものであり、従って、定常位相誤差を０又は位相進みと位相遅れとの何れにも設定可能としている。この第１及び第２の可変抵抗５，６は、それぞれ図２に示すディジタル制御可変抵抗の構成を適用することも可能である。
【実施例４】
【００２３】
図５は、本発明の実施例４の説明図であり、図１と同一符号は同一部分を示し、７は同期検出回路、８はスイッチ回路を示す。第１の可変抵抗５と直列に接続したスイッチ回路８は、トランジスタ等の半導体スイッチにより構成することができる。又ローパスフィルタ２から電圧制御発振器３に入力する制御電圧は、基準周波数ｆｒの信号位相に比較周波数ｆｐの信号位相を引き込む過程では大きく変動し、位相同期状態では所定の範囲内で安定な状態となるから、同期検出回路７は、この制御電圧を基に、位相同期外れ状態か否かを検出する構成とし、位相同期外れ状態に於いては、スイッチ回路８をオフとし、従来と同様のループゲインを維持して、基準周波数ｆｒの信号位相に、比較周波数ｆｐの信号位相を同期化する引き込みの処理を行い、位相同期引き込みとなると、同期検出回路７は、スイッチ回路８をオンとし、可変抵抗５を介して電圧Ｖｃｃをローパスフィルタ２に印加する。この実施例４に於いても、定常位相誤差を０或いは位相遅れとなるように、可変抵抗５により調整することが可能となる。
【実施例５】
【００２４】
図６は、本発明の実施例５の説明図であり、図５と同一符号は同一部分を示し、９はスイッチ回路である。第２の可変抵抗６と直列に接続したスイッチ回路９もトランジスタ等の半導体スイッチの構成とすることができる。この実施例５は、前述の実施例２に、同期検出回路７とスイッチ回路９とを付加した構成に相当し、位相同期引き込み過程では、同期検出回路７によりスイッチ回路９をオフ状態に制御し、位相比較出力部１とローパスフィルタ２と電圧制御発振器３と分周器４との構成で、位相同期引き込み処理を行う。位相同期引き込み状態となると、同期検出回路７は、スイッチ回路９をオン状態に制御し、ローパスフィルタ２の入力端子とアースとの間に、可変抵抗６を接続した状態とし、電圧制御発振器３の制御電圧を低下させる方向に制御し、定常位相誤差を０或いは位相進みとなるように、可変抵抗６により調整可能とする。
【実施例６】
【００２５】
図７は、本発明の実施例６の説明図であり、図５及び図６と同一符号は同一の部分を示す。この実施例６は、第１の可変抵抗５を、スイッチ回路８を介してローパスフィルタ２の入力端子に接続して電圧Ｖｃｃを印加し、且つ一端をアースに接続した第２の可変抵抗６を、スイッチ回路９を介してローパスフィルタ２の入力端子に接続し、ローパスフィルタ２の出力の制御電圧を基に同期検出を行う同期検出回路７により、スイッチ回路８，９のオン、オフを制御する構成とし、位相同期引き込み処理を行う過程では、スイッチ回路８，９をオフとして、通常のループゲインにより位相同期引き込みを行い、引き込み状態を同期検出回路７により検出すると、スイッチ回路８，９をオン状態として、ローパスフィルタ２の入力端子に、第１及び第２の可変抵抗５，６を接続した構成とし、第１及び第２の可変抵抗５，６の調整により、図４に示す実施例３と同様に、定常位相誤差を０又は位相進みと位相遅れとの何れにも設定可能となる。
【実施例７】
【００２６】
図８は、本発明の実施例７の説明図であり、前述の各図と同一符号は同一部分を示し、１０は前述の第１の可変抵抗５に対応する第１の可変抵抗、１１は位相差検出回路である。図１に示す構成に於いて、定常位相誤差を０に調整した位相同期状態に於いて、温度変動によりその定常位相誤差が遅れ位相となる場合がある。この位相遅れによる基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相との差分を位相差検出回路１１により検出するものであり、検出した位相差に対応して可変抵抗１０を制御し、ローパスフィルタ２の入力端子に印加する電圧を調整して、定常位相誤差を温度変動前の状態に戻すものである。即ち、可変抵抗１０の抵抗値を、位相差検出回路１１により制御可能の構成とするもので、例えば、図２に示すディジタル制御可変抵抗の構成を適用し、位相差検出回路１１による基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相との位相差を検出し、その検出位相差をディジタル値に変換して、アップダウンカウンタ２１（図２参照）のカウント値を制御し、そのカウント値に対応した抵抗値として、ローパスフィルタ２の入力端子に加える電圧値を制御し、定常位相誤差の変動を元に戻すように自動的に制御することができる。
【実施例８】
【００２７】
図９は、本発明の実施例８の説明図であり、前述の各図と同一符号は同一部分を示し、１２は前述の第２の可変抵抗６に対応する第２の可変抵抗である。図３に示す構成に於いて、定常位相誤差を０に調整した位相同期状態に於いて、温度変動によりその定常位相誤差が進み位相となる場合がある。この位相進みによる基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相との差分を位相差検出回路１１により検出し、検出した位相差に対応して可変抵抗１１を制御し、ローパスフィルタ２の入力端子とアースとの間の抵抗値を調整して、定常位相誤差を温度変動前の状態に自動的に戻すものである。即ち、可変抵抗１２の抵抗値を、位相差検出回路１１により制御可能の構成とするもので、図８に於ける第１の可変抵抗１０と同様に、図２に示すディジタル制御可変抵抗の構成を適用することができる。
【実施例９】
【００２８】
図１０は、本発明の実施例９の説明図であり、前述の各図と同一符号は同一部分を示す。この実施例９は、図８に示す実施例７と図９に示す実施例８とを組み合わせた構成に相当し、定常位相誤差が温度変動等により、遅れ位相又は進み位相となる場合に、位相同期検出回路１１により基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相との位相差と共に、遅れ位相を示すか又は進み位相を示すかに応じて、第１及び第２の可変抵抗１０，１２の何れか一方又は両方を制御して、定常位相誤差を元に戻すことができる。なお、予め定常位相誤差を０に調整した場合は勿論のこと、定常位相誤差を遅れ位相又は進み位相に調整して設定した場合に於いても、温度変動等により設定した定常位相誤差の変動を元に戻すように自動的に制御することができる。
【実施例１０】
【００２９】
図１１は、本発明の実施例１０の説明図であり、前述の各図と同一符号は同一部分を示す。この実施例１０は、図５に示す実施例４と図８に示す実施例７とを組み合わせた構成に相当し、同期検出回路７は、ローパスフィルタ２から電圧制御発振器３に入力する制御電圧を監視して、位相同期引き込み処理過程か否かを判定し、位相同期引き込み処理過程に於いてはスイッチ回路８をオフとし、位相同期引き込み処理過程のループゲインに影響を与えないようにし、同期検出回路７により位相同期引き込み完了を検出すると、スイッチ回路８をオン状態に制御し、第１の可変抵抗１０を介して電圧Ｖｃｃをローパスフィルタ２の入力端子に印加し、定常位相誤差を０又は所定の遅れ位相とする。又温度変動等により基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相とが、設定した定常位相誤差から変化すると、位相差検出回路１１がこの変動を検出して、可変抵抗１０を制御し、定常位相誤差を元に戻すように自動制御する。
【実施例１１】
【００３０】
図１２は、本発明の実施例１１の説明図であり、前述の各図と同一符号は同一部分を示す。この実施例１１は、図６に示す実施例５と図９に示す実施例８とを組み合わせた構成に相当し、同期検出回路７は、ローパスフィルタ２から電圧制御発振器３に入力する制御電圧を監視して、位相同期引き込み処理過程か否かを判定し、位相同期引き込み処理過程に於いてはスイッチ回路９をオフとし、位相同期引き込み処理過程のループゲインに影響を与えないようにし、同期検出回路７により位相同期引き込み完了を検出すると、スイッチ回路９をオン状態に制御し、第２の可変抵抗１２を介してアース電位をローパスフィルタ２の入力端子に加える構成とし、定常位相誤差を０又は所定の進み位相とする。又温度変動等により基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相とが、設定した定常位相誤差から変化すると、位相差検出回路１１がこの変動を検出して、可変抵抗１２を制御し、定常位相誤差を元に戻すように自動制御する。
【実施例１２】
【００３１】
図１３は、本発明の実施例１２の説明図であり、前述の各図と同一符号は同一部分を示す。この実施例１２は、図１１に示す実施例１０と図１２に示す実施例１１とを組み合わせた構成に相当する。同期検出回路７は、位相同期引き込み処理過程では、スイッチ回路８，９をオフ状態とし、ループゲインに影響を与えないようにして、位相同期引き込み処理を行い、位相同期引き込み完了を検出すると、スイッチ回路８，９をオン状態とする。それにより、電圧Ｖｃｃが第１の可変抵抗１０を介してローパスフィルタ２の入力端子に印加され、又第２の可変抵抗１２を介してアースに接続される。第１及び第２の可変抵抗１０，１２は、定常位相誤差が０又は進み位相又は遅れ位相として設定した時の抵抗値に調整されたものであるが、温度変動等により、設定した定常位相誤差が変化し、それに対応して基準位相ｆｒの信号位相に対して、比較周波数ｆｐの信号位相が変化すると、位相差検出回路１１は、変化した分の位相差を検出し、可変抵抗１０又は可変抵抗１２を制御して、定常位相誤差を元の値となるように自動制御する。
【実施例１３】
【００３２】
図１４は、本発明の実施例１３の同期検出回路の要部説明図であり、３１，３２は比較器、３３はインバータ、３４はアンド回路、３５，３６はスイッチ回路、３７，３８は第１及び第２の可変抵抗、３９はローパスフィルタ（図示を省略）の入力端子、４０はローパスフィルタの出力端子、Ｒ１〜Ｒ４は抵抗、Ｖ１，Ｖ２は基準電圧を示す。同期検出回路としては、比較器３１，３２とインバータ３３とアンド回路３４とにより構成した場合を示し、比較器３１，３２に対する基準電圧はＶ１＜Ｖ２の関係となるように抵抗Ｒ１〜Ｒ４により設定する。又スイッチ回路３５，３６のｃｔは制御端子、ｔ１，ｔ２は接続端子を示す。
【００３３】
スイッチ回路３５の端子ｔ１に第１の可変抵抗３７を接続し、端子ｔ２にローパスフィルタの入力端子３９を接続し、制御端子ｃｔをアンド回路３４に接続する。又スイッチ回路３７も同様に制御端子ｃｔをアンド回路３４に接続し、端子ｔ１を第２の可変抵抗３８に接続し、端子ｔ２をローパスフィルタの入力端子３９に接続する。又ローパスフィルタの出力端子４０を比較器３１，３２に接続する。スイッチ回路３５，３６がオフ状態で、ローパスフィルタの入力端子３９には、第１の可変抵抗３７を介した電圧Ｖｃｃは印加されず、又第２の可変抵抗３８を介してアースに接続されていない状態に於いて、位相同期引き込み処理を行うものであり、ローパスフィルタの出力端子４０からの図示を省略している電圧制御発振器に対する制御電圧を、比較器３１，３２により基準電圧Ｖ１，Ｖ２と比較する。制御電圧をＶＣとすると、位相同期引き込み状態でない時は、ＶＣ＞Ｖ１且つＶＣ＞Ｖ２又はＶＣ＜Ｖ１且つＶＣ＜Ｖ２となる。従って、アンド回路３４の出力は、何れの場合も“０”となり、スイッチ回路３５，３６はオフ状態を継続する。そして、Ｖ１＜ＶＣ＜Ｖ２の関係となると、アンド回路３４の出力信号は“１”となり、位相同期引き込み状態となったことを示すので、アンド回路３４からの“１”の出力信号がスイッチ回路３５，３６の制御端子ｃｔに入力されて、スイッチ回路３５，３６はオン状態となる。それにより、ローパスフィルタの入力端子３９に、可変抵抗３７を介して電圧Ｖｃｃが印加され、又可変抵抗３８を介してアースに接続され、可変抵抗３６，３７の調整により、定常位相誤差を０又は遅れ位相又は進み位相とすることができる。即ち、図７又は図１３に示す同期検出回路７の機能を実現することができる。
【実施例１４】
【００３４】
図１５は、本発明の実施例１４の位相同期検出回路の動作説明図であり、分周器４をカウンタ構成とした場合のカウント値を基に同期範囲を定めて、この同期範囲内に基準周波数ｆｒの信号の立ち上がりエッジが含まれる場合に、同期状態と判定する構成とした場合について示し、（ａ）は同期範囲条件、（ｂ）は同期状態、（ｃ）は非同期状態の場合を示す。電圧制御発振器３の出力周波数ｆｏｕｔの信号を分周器４に入力し、分周器４を構成するカウンタ（図示せず）によりカウントし、（ａ）に示すように、カウント値が１５７７となった時、比較周波数ｆｐの信号の立ち上がりとなるように分周して、カウンタをリセットする。そして、１５７７のカウント値を中心としたカウンタのカウント値が９３９〜０〜６３９の範囲を、矢印の範囲で示す同期範囲とする。
【００３５】
同期状態に於いては、（ｂ）に示すように、基準周波数ｆｒの信号の立ち上がりエッジが、矢印範囲で示す同期範囲内に含まれることになり、検出信号を“１”（ハイレベル）とする。それにより、前述のスイッチ回路８，９をオンとする。又非同期状態に於いては、（ｃ）に示すように、基準周波数ｆｒの信号の立ち上がりエッジが、矢印範囲で示す同期範囲内に発生しないので、検出信号を“０”（ローレベル）とする。それにより、前述のスイッチ回路８，９をオフとする。このような動作を行う為の構成は、例えば、位相比較出力部１に入力される基準周波数ｆｒの信号の立ち上がりエッジを検出する手段と、この手段により求めた立ち上がりエッジが、分周器４を構成するカウンタ（図示せず）の同期範囲を示すカウント値範囲内に含まれるか否かを判定する比較手段とにより構成することができる。
【実施例１５】
【００３６】
図１６は、本発明の実施例１５の位相差検出回路と可変抵抗との説明図であり、５０は位相差検出回路、５１，５２は第１及び第２の可変抵抗、５３はローパスフィルタ（図示を省略）の入力端子、Ｖｃｃは電圧を示し、図示を省略している位相比較出力部に入力する基準周波数ｆｒの信号と比較周波数ｆｐの信号とを、位相差検出回路５０に入力する。この位相差検出回路５０は、図８〜図１２に於ける位相差検出回路１１に相当するものであり、又第１及び第２の可変抵抗５１，５２は、第１及び第２の可変抵抗１０，１２に相当するものである。従って、第１の可変抵抗５１を介してローパスフィルタの入力端子５３に電圧Ｖｃｃが印加され、又その入力端子５３は、第２の可変抵抗５２を介してアースに接続される構成となる。又位相差検出回路５０は、基準周波数ｆｒの信号の立ち上がりエッジと、比較周波数ｆｐの信号の立ち上がりエッジとを比較し、比較周波数ｆｐの信号が、基準周波数ｆｒの信号に対して位相遅れか又は位相進みかを検出すると共に、その位相差を検出するもので、検出信号は位相の遅れ進みに対応した極性で、位相差の大きさに対応したパルス幅の信号とすることができる。
【００３７】
第１及び第２の可変抵抗５１，５２は、例えば、図２に示すようなディジタル制御可変抵抗の構成を有し、定常位相誤差を０とするように予め設定した場合に、温度変動等により定常位相誤差が変動すると、位相差検出回路５０から位相の進み遅れに対応した極性で、位相差の大きさに対応した検出信号が出力される。例えば、比較周波数ｆｐの信号位相が遅れた場合、負極性の検出信号を出力する。この検出信号が可変抵抗５１，５２に入力され、可変抵抗５１のカウンタ（図２のアップダウンカウンタ２１参照）をダウンカウントさせ、反対に可変抵抗５１のカウンタをアップカウントさせる。それにより、可変抵抗５１の抵抗値を低下させ、反対に、可変抵抗５２の抵抗値を上昇させて、比較周波数ｆｐの信号位相を進む方向に制御し、定常位相誤差を０に復帰させることができる。又比較周波数ｆｐの信号位相が進んだ場合は、前述の場合と反対に動作して、定常位相誤差を０に復帰させることができる。又定常位相誤差を０以外の値に初期設定した場合は、位相差検出回路５０に、初期設定した定常位相誤差分をメモリ等に保持させて、基準周波数ｆｒの信号位相と比較周波数ｆｐの信号位相とを比較する時に、初期設定した定常位相誤差分を、位相差検出時に加えることにより、初期設定した定常位相誤差からの偏倚に対応した位相差を検出することができる。従って、定常位相誤差の初期設定値が０以外の場合も、温度変動等による特性変動によって定常位相誤差が変化した場合、自動的に復帰させることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１の説明図である。
【図２】ディジタル制御可変抵抗の説明図である。
【図３】本発明の実施例２の説明図である。
【図４】本発明の実施例３の説明図である。
【図５】本発明の実施例４の説明図である。
【図６】本発明の実施例５の説明図である。
【図７】本発明の実施例６の説明図である。
【図８】本発明の実施例７の説明図である。
【図９】本発明の実施例８の説明図である。
【図１０】本発明の実施例９の説明図である。
【図１１】本発明の実施例１０の説明図である。
【図１２】本発明の実施例１１の説明図である。
【図１３】本発明の実施例１２の説明図である。
【図１４】本発明の実施例１３の同期検出回路の要部説明図である。
【図１５】本発明の実施例１４の同期検出回路の動作説明図である。
【図１６】本発明の実施例１５の位相差検出回路と可変抵抗との説明図である。
【図１７】従来例の説明図である。
【符号の説明】
【００３９】
１  位相比較出力部
２  ループフィルタ
３  電圧制御発振器（ＶＣＯ）
４  分周器（１／ｎ）
５  第１の可変抵抗
６  第２の可変抵抗
ｆｒ  基準周波数
ｆｐ  比較周波数
ｆｏｕｔ  出力周波数
【図１】
2007189475.tif 000003
【図２】
2007189475.tif 000004
【図３】
2007189475.tif 000005
【図４】
2007189475.tif 000006
【図５】
2007189475.tif 000007
【図６】
2007189475.tif 000008
【図７】
2007189475.tif 000009
【図８】
2007189475.tif 000010
【図９】
2007189475.tif 000011
【図１０】
2007189475.tif 000012
【図１１】
2007189475.tif 000013
【図１２】
2007189475.tif 000014
【図１３】
2007189475.tif 000015
【図１４】
2007189475.tif 000016
【図１５】
2007189475.tif 000017
【図１６】
2007189475.tif 000018
【図１７】
2007189475.tif 000019