(57)【要約】【課題】スプリアスの影響がなく追加される回路規模の小さい、ロックアップタイムの短縮されたＰＬＬ回路を提供する。【解決手段】位相比較回路によって検出された位相差信号は外部トリガにより切断されるスイッチ１を備えたチャージポンプに接続し、チャージポンプの出力は、ローパスフィルタを経由して外部トリガにより切断されるスイッチ２を経由して電圧制御発振回路を駆動し、さらにチャージポンプの出力は電圧ホロワに入力され、電圧ホロワは外部トリガにより接続されるスイッチ３を経由して電圧制御発振回路を駆動し、分周期は初期化端子を備え帰還信号を出力し、フリップフロップ回路の出力が分周器の初期化端子に接続され、フリップフロップ回路は、外部トリガが入力されないときは基準信号によって分周器の初期化が解除されその状態を保ち、外部トリガが入力されたときは基準信号によって初期化されその状態を保つ信号を出力することを特徴とする。【選択図】図１
2007259215.tif 000002
【特許請求の範囲】
【請求項１】
位相比較回路と、ループフィルタと、電圧制御発振回路と、分周器から成るＰＬＬ回路において、
位相比較回路は、分周器から出力される帰還信号と外部より入力される基準信号との位相差を検出し、検出された出力信号は外部トリガにより切断されるスイッチ１を備えたチャージポンプに接続し、
ループフィルタは、チャージポンプの出力が入力され、ローパスフィルタを経由して外部トリガにより切断されるスイッチ２を経由して電圧制御発振回路を駆動し、
電圧制御発振回路は駆動入力された直流電圧によって周波数の変化した信号を出力し、
さらにループフィルタは、チャージポンプの出力が電圧ホロワに入力され、電圧ホロワの出力は外部トリガにより接続されるスイッチ３を経由して電圧制御発振回路を駆動し、
電圧制御発振回路の出力は分周器に接続され、
分周期は初期化端子を備え帰還信号を出力し、
外部トリガと基準信号が入力されるフリップフロップ回路の出力が分周器の初期化端子に接続され、フリップフロップ回路は、外部トリガが入力されないときは基準信号によって分周器の初期化が解除されその状態を保ち、外部トリガが入力されたときは基準信号によって初期化されその状態を保つ信号を出力することを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号が高速処理されるＰＬＬ回路に関するものである。
【背景技術】
【０００２】
従来よりＰＬＬ回路は広く利用されているが、その基本的な回路構成を図３に示した。ＰＬＬ回路１は一般に、位相比較回路（ＰＦＤ）２と、ループフィルタ（ＬＦ）３と、電圧制御発振回路（ＶＣＯ）４と、分周器（ＤＩＶ）５より構成されている。位相比較回路２には外部からの基準信号ＲＥＦと分周器からの帰還信号ＦＢが入力しており、この位相比較回路２によりその位相差信号がチャージポンプを介して、ループフィルタ３に接続される。ループフィルタ３では位相差信号の不要成分を取り除いて、その出力に応じて直流電圧に変換し、電圧制御発振回路４に駆動入力する。この発振回路４では、直流電圧によって周波数の変化した信号を出力し、これがＰＬＬ回路１の出力となる。又この出力は分周器５で分周され、帰還信号ＦＢとして位相比較回路２に入力している。基準信号ＲＥＦを入力してから、このＰＬＬ回路１では信号がループを繰返し、最終的に分周器５で基準信号ＲＥＦが逓倍された出力が、ＰＬＬ回路１の出力となる。この出力が安定するまでの期間をロックアップタイムという。このＰＬＬ回路は、シンセサイザ、データ伝送での復調回路、ＦＭ復調回路、あるいはモータ回転数制御など多様に応用されている。そし近年、通信関係を主として回路の高速動作が求められてきている。特にロックアップタイムの短縮化が強く求められているところである。
【０００３】
この短縮化のためには、次ぎのような手段が一般的である。（１）位相比較回路の利得を大きくする。（２）ループフィルタの時定数を小さくする。（３）電圧制御発振回路の増幅度を大きくする等である。しかしこれらの方法で、ロックアップタイムを短縮しようとすれば、スプリアスが増加してしまう。従って、これらの方法ではスプリアスの影響が無視できる範囲でロックアップタイムを短縮する方法を取らざるを得なかった。あるいは位相比較回路を多数用いるなど、回路の規模を大きくする方法を取らざるを得なかった。
【０００４】
公知文献を以下に示す。
【特許文献１】特開２０００−０７８００１号公報
【特許文献２】特開２０００−１０６５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はこのような問題点を解決するもので、スプリアスの影響がなく追加される回路規模の小さい、ロックアップタイムの短縮されたＰＬＬ回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は係る課題に鑑みなされたもので、請求項１の発明は、位相比較回路と、ループフィルタと、電圧制御発振回路と、分周器から成るＰＬＬ回路において、位相比較回路は、分周器から出力される帰還信号と外部より入力される基準信号との位相差を検出し、検出された出力信号は外部トリガにより切断されるスイッチ１を備えたチャージポンプに接続し、ループフィルタは、チャージポンプの出力が入力され、ローパスフィルタを経由して外部トリガにより切断されるスイッチ２を経由して電圧制御発振回路を駆動し、電圧制御発振回路は駆動入力された直流電圧によって周波数の変化した信号を出力し、さらにル
ープフィルタは、チャージポンプの出力が電圧ホロワに入力され、電圧ホロワの出力は外部トリガにより接続されるスイッチ３を経由して電圧制御発振回路を駆動し、電圧制御発振回路の出力は分周器に接続され、分周期は初期化端子を備え帰還信号を出力し、外部トリガと基準信号が入力されるフリップフロップ回路の出力が分周器の初期化端子に接続され、フリップフロップ回路は、外部トリガが入力されないときは基準信号によって分周器の初期化が解除されその状態を保ち、外部トリガが入力されたときは基準信号によって初期化されその状態を保つ信号を出力することを特徴とするＰＬＬ回路としたものである。
【発明の効果】
【０００７】
本発明は以上のような構成であるので、位相比較回路の利得を大きくせず、ループフィルタの時定数を小さくする必要も無く、さらに電圧制御発振回路の増幅度を大きくすることもないので、スプリアスの影響がなく追加される回路規模の小さい、ロックアップタイムの短縮されたＰＬＬ回路とすることができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明を実施するための最良の形態につき説明する。
【０００９】
図１は、本発明のＰＬＬ回路の一例を示す。本例のＰＬＬ回路１は、位相比較回路２と、ループフィルタ３と、電圧制御発振回路４と、分周器５より構成されている。位相比較回路２は、分周器５から出力される帰還信号ＦＢと外部より入力される基準信号ＲＥＦとの位相差を検出し、検出された出力信号は外部トリガＴＲにより切断されるスイッチ（１）６を備えたチャージポンプ７に接続されている。ループフィルタ３は、チャージポンプ７の出力が入力され、ローパスフィルタ８を経由して外部トリガＴＲにより切断されるスイッチ（２）９を経由して電圧制御発振回路４を駆動する。さらにループフィルタ３は、チャージポンプ７の出力が電圧ホロワ１０に入力され、電圧ホロワ１０の出力は外部トリガＴＲにより接続されるスイッチ（３）１１経由して電圧制御発振回路４を駆動する。電圧制御発振回路４は駆動入力された直流電圧によって周波数の変化した信号を出力する。電圧制御発振回路４の出力は分周器５に入力し、分周器５は初期化端子ＴＲＳを備え帰還信号ＦＢを出力し、位相比較回路２に入力している。また、外部トリガＴＲと基準信号ＲＥＦが入力されるフリップフロップ回路１２の出力が、分周器５の初期化端子ＴＲＳに接続されおり、このフリップフロップ回路１２は、外部トリガＴＲが入力されない（例えば、信号‘０’）ときは基準信号ＲＥＦによって分周器５の初期化が解除されその状態を保ち、外部トリガＴＲが入力された（例えば、信号‘１’）ときは基準信号ＲＥＦによって初期化されその状態を保つ信号Ｑを出力する。
【００１０】
本例のＰＬＬ回路１は以上のような構成であり、以下その動作を説明する。外部トリガＴＲが入力されていない（例えば、信号‘０’が入力されている）場合、スイッチ（１）６は接続されており、位相差信号はチャージポンプを経由しループフィルタ３に接続されている。また、スイッチ（２）９も接続されており、ローパスフィルタ８からスイッチ（２）９を経由し電圧制御発振回路４を駆動している。スイッチ（３）１１は接続されておらず、電圧ホロワ１０の出力は切断されている。従って、位相比較回路２と、ループフィルタ３と、電圧制御発振回路４と、分周器５とが、この順に入出力が接続され、従来のＰＬＬ１回路を形成している。また、フリップフロップ回路１２に外部トリガＴＲが入力されていない（例えば、外部トリガＴＲが信号‘０’の状態）ので、基準信号ＲＥＦによって初期化が解除され、その後この状態が保たれる（フリップフロップ回路１２の出力Ｑは信号‘０’の状態）。この場合、外部より基準信号ＲＥＦが位相比較回路に入力されると、基準信号ＲＥＦの周波数と分周器５の周波数分割に従った周波数の出力が電圧制御発振回路４より出力され、それに従って分周器５より帰還信号ＦＢが出力するように動作する（Normal状態）。しかし、この状態では、位相まで揃った安定化状態には中々収束しない。
【００１１】
この状態で外部トリガＴＲを入力（信号‘１’）すると、スイッチ（１）６が切断し、位相差信号はループフィルタ３から切り離される。また、スイッチ（２）９も切断し、ローパスフィルター８はスイッチ（２）９によって電圧制御発振回路４と切り離される。同時にスイッチ（３）１１が接続され、ローパスフィルター８が入力に接続している電圧ホロワ１０の出力と、電圧制御発振回路４の入力が接続される。これから、電圧制御発振回路４には、外部トリガＴＲが入力直前の電圧が電圧ホロワ回路１０から安定して供給され、外部トリガＴＲが入力直前の周波数の出力が保たれる。
【００１２】
ここで、フリップフロップ回路１２は、外部トリガＴＲが入力されないときは基準信号ＲＥＦによって分周器の初期化が解除されその状態を保ち、外部トリガＴＲが入力されたときは基準信号ＲＥＦによって初期化されその状態を保つ信号Ｑを出力するから、外部トリガＴＲが入力されて（信号‘１’）から基準信号ＲＥＦが入力（信号‘１’）した時間に、分周器５の初期化端子には外部トリガＴＲが入力（信号‘１’）され、分周器５は初期化される。さらに外部トリガＴＲが入力されない（信号‘０’）状態に変わるまで、この初期化状態が継続する（ＶＣＯ−Ｆｒｅｅ−Ｒｕｎ状態）。
【００１３】
つぎに、外部トリガＴＲが解除され、入力されない（信号‘０’）状態になると、外部トリガＴＲが入力されないときは基準信号ＲＥＦによって分周器５の初期化が解除されその状態を保つから、フリップフロップ回路１２は、出力が次ぎの基準信号ＲＥＦの立ちあがりで出力されない状態（信号‘０’）となり、分周器５の初期化が解除され、分周器５から基準信号ＲＥＦの立ち上がりで帰還信号ＦＢが出力される。これから、基準信号ＲＥＦと帰還信号ＦＢの立ちあがりが揃った状態で両信号が位相比較回路２に入力される。また、スイッチ（１）６は接続され、位相比較回路の位相差信号はチャージポンプを経由しループフィルタ３に接続される。チャージポンプの出力は、スイッチ（２）９も接続されるので、ローパスフィルタ８に接続され、スイッチ（２）９を経由し電圧制御発振回路４を駆動する。スイッチ（３）１１は切断され、電圧ホロワ４は分離される。従って基準信号ＲＥＦと帰還信号ＦＢの立ちあがりが揃った状態で位相比較回路２に入力され、位相差信号はチャージポンプ回路７からループフィルタ３を経由し、電圧制御発振回路４と入力されるので、周波数及び位相差が速やかに整合した出力が得られる。
【００１４】
以上のように、本願発明のＰＬＬ回路１では、外部トリガＴＲを入力することによって電圧ホロワにより電圧制御発振回路４の出力電圧を保持し、外部トリガＴＲを解除することによって基準信号ＲＥＦと帰還信号ＦＢの位相を合わせ、高速ロックアップできるものである。したがって、位相比較回路４の利得を大きくせず、ループフィルタ３の時定数を小さくする必要も無く、さらに電圧制御発振回路４の増幅度を大きくする必要がない。なお、電圧ホロワ１０は、ＰＬＬ回路１のクローズループ系に含めると、位相補償用容量で位相回転が進み不安定となるので、スイッチで分離する。
【００１５】
本発明の他の例を図を用いて説明する。図２は、本発明のＰＬＬ回路の他の例である。図で位相比較回路２１は、基準信号ＲＥＦと帰還信号ＦＢとが入力され、それらの位相差信号を出力する位相差信号回路２２と、位相差の大きさに応じスイッチ（１）６１を、チャージポンプで充電する側、または放電する側に接続するための論理回路２３と、論理回路２３を制御する制御回路２４と、チャージポンプ７１で構成されている。チャージポンプのスイッチ（１）６１は、充電、放電の切り替えのほかに、外部トリガＴＲが入力した場合は、高インピーダンスに切り替わり、チャージポンプをループフィルタから切断する機能を持つ。位相比較回路２１はチャージポンプ７１を経由してループフィルタ３１に接続している。ループフィルタ３１は、内部コンデンサ８１と外部から接続されるＣＲ回路８２とで構成されるローパスフィルタと、ローパスフィルタを経由して外部トリガＴＲにより切断されるアナログスイッチ（２）９１と、を経由して電圧制御発振回路４１を駆動
する。さらにループフィルタ３１は、ＯＴＡ１０１により構成される電圧ホロワにチャージポンプ７１の出力が入力され、ＯＴＡ１０１の出力は外部トリガＴＲにより接続されるアナログスイッチ（３）１１１経由して電圧制御発振回路４１を駆動する構成である。電圧制御発振回路４１の出力は分周器５２に入力し、さらに初期化端子ＴＲＳを備え帰還信号ＦＢを出力するリングカウンタ５１に接続され、分周器５２とリングカウンタ５１とで電圧制御発振回路４１の出力を分周している。帰還信号ＦＢは、位相比較回路２１の位相差信号回路２２と、論理回路２３に入力している。リングカウンタ５１の初期化端子ＴＲＳにはＲＳフリップフロップ１２１の出力Ｑが接続されている。ＲＳフリップフロップのセット（Ｓ）端子には外部トリガＴＲ信号が入力し、リセット（Ｒ）端子はＤフリップフロップの出力が接続されている。Ｄフリップフロップのデータ（Ｄ）端子は電源電圧ＶＤＤ（信号‘１’）が入力し、クロック端子（ＣＫ）、リセット端子（Ｒ）にはそれぞれ基準信号ＲＥＦ、外部トリガ信号ＴＲが接続されている。この結果、ＲＳフリップフロップの出力Ｑは、基準信号ＲＥＦが入力されない（信号‘０’）ときは前の状態が保たれ、基準信号ＲＥＦが入力された（信号‘１’）ときは外部トリガＴＲが出力され、外部トリガＴＲによりリングカウンタ５１の初期化がなされる。表１に、図２のＲＳフリップフロップ１２１及びＤフリップフロップ１２２の接続されたフリップフロップの真理値表を示した。
【００１６】
【表１】
2007259215.tif 000003
ここで、出力のＱｎ−１は前の状態を保つことを意味する。
【００１７】
本例のＰＬＬ回路１００は以上のような構成であり、以下その動作を説明する。外部トリガＴＲが入力されていない（信号‘０’）場合、スイッチ（１）６１は、論理回路２３から出力される位相差信号の位相差の大きさに応じ、チャージポンプの充電側、又は放電側に接続され、チャージポンプの出力はループフィルタに接続されている。また、スイッチ（２）９１も接続されており、ローパスフィルター８１、８２の出力でスイッチ（２）９１を経由し電圧制御発振回路４１を駆動している。スイッチ（３）１１１は接続されておらず、ＯＴＡ１０１の出力は切断されている。従って、位相比較回路２１と、ループフィルタ３１と、電圧制御発振回路４１と、分周器５２と、リングカウンタ５１とが、この順に入出力が接続され、従来のＰＬＬ回路を形成している。
【００１８】
さらにＲＳフリップフロップ１２１及びＤフリップフロップ１２２には外部トリガＴＲ信号が入力していない。Ｄフリップフロップ１２２のデータ（Ｄ）端子は電源電圧ＶＤＤ（信号‘１’）が入力し、クロック端子、リセット端子にはそれぞれ基準信号ＲＥＦ、外部トリガ信号ＴＲが接続されている。また、ＲＳフリップフロップ１２１のリセット（Ｒ）端子はＤフリップフロップ１２２の出力が接続されている。従って、基準信号ＲＥＦが入力されない（信号‘０’）ときは前の状態が保たれ、基準信号ＲＥＦが入力された（信号‘１’）ときは外部トリガＴＲが接続されているので、外部トリガＴＲが入力されない状態では、一端基準信号ＲＥＦが入力されれば、ＲＳフリップフロップ１２１の出力Ｑは、入力されない状態（信号‘０’）となり、これが継続される（上記表１による）。従ってリングカウンタ５１が初期化されない状態が継続される。
【００１９】
以上から、外部トリガＴＲが入力していない（信号‘０’）場合、外部より基準信号ＲＥＦが位相比較回路２１に入力されると、基準信号ＲＥＦの周波数と分周器及１２２びリングカウンタ５１の周波数逓倍に従った周波数の出力が電圧制御発振回路４１より出力され、それに従ってリングカウンタ５１より帰還信号ＦＢが出力するように動作する（Normal状態）。しかし、この状態では、位相まで揃った安定化状態には中々収束しない。
【００２０】
この状態で外部トリガＴＲを入力（信号‘１’）すると、スイッチ（１）６１が高インピーダンスに切り替わり、位相差信号はループフィルタ３１から切り離される。また、ス
イッチ（２）９１も切断し、ローパスフィルター８１、８２はスイッチ（２）９１によって電圧制御発振回路４１と切り離される。同時にスイッチ（３）１１１が接続され、ローパスフィルター８１、８２が入力しているＯＴＡ１０１の出力と電圧制御発振回路４１の入力が接続される。これから、電圧制御発振回路４１には、外部トリガＴＲが入力直前の電圧がＯＴＡ１０１から安定して供給され、外部トリガＴＲが入力直前の周波数の出力が保たれる。
【００２１】
つぎにＲＳフリップフロップ回路１２１は、基準信号ＲＥＦが入力された（信号‘１’）ときは外部トリガＴＲが出力されるから、外部トリガＴＲが入力されて（信号‘１’）から基準信号ＲＥＦが入力（信号‘１’）した時間に、リングカウンタ５１の初期化端子ＴＲＳには外部トリガＴＲが入力（信号‘１’）され、リングカウンタは初期化される。さらに外部トリガＴＲが入力されない（信号‘０’）状態まで、この初期化状態が継続する（上記表１による）。
【００２２】
つぎに、外部トリガＴＲが解除され、入力されない（信号‘０’）状態になると、ＲＳフリップフロップ回路１２１の出力Ｑは、次ぎの基準信号ＲＥＦの立ちあがりで入力されない（信号‘０’）状態になり、リングカウンタ５１の初期化が解除され、リングカウンタ５１から基準信号ＲＥＦの立ち上がりで帰還信号ＦＢが出力される（上記表１による）。これから、基準信号ＲＥＦと帰還信号ＦＢの立ちあがりが揃った状態で両信号が位相比較回路２１に入力される。また、スイッチ（１）６１は接続され、位相比較回路２１の位相差信号はチャージポンプ７１に接続される。チャージポンプ７１の出力は、スイッチ（２）９１も接続されるので、ローパスフィルター８１、８２に接続され、スイッチ（２）９１を経由し電圧制御発振回路４１を駆動する。スイッチ（３）１１１は切断され、ＯＴＡ１０１は分離される。従って基準信号ＲＥＦと帰還信号ＦＢの立ちあがりが揃った状態で位相比較回路２１に入力され、位相差信号はチャージポンプ回路７１からループフィルタ３１を経由し、電圧制御発振回路４１と入力されるので、周波数及び位相差が速やかに整合した出力が得られる。
【００２３】
以上のように、本願発明のＰＬＬ回路１００の例では、外部トリガＴＲを入力することによってＯＴＡ１０１で構成される電圧ホロワにより電圧制御発振回路４１の出力電圧を保持し、外部トリガＴＲを解除することによって基準信号ＲＥＦと期間信号の位相を合わせ、高速ロックアップできるものである。なお、ＯＴＡ１０１は、ＰＬＬ回路１００のクローズループ系に含めると、位相補償用容量で位相回転が進み不安定となるので、スイッチで分離する。またループフィルタ３１は、アナログスイッチ（２）９１の抵抗値や容量を利用して、３次のループフィルタとして動作させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のＰＬＬ回路の一例の回路図である。
【図２】本発明のＰＬＬ回路の他の例の回路図である。
【図３】従来のＰＬＬ回路の一例の基本的な回路構成図である。
【符号の説明】
【００２５】
１・・・・ＰＬＬ回路
２・・・・位相比較回路
３・・・・ループフィルタ
４・・・・電圧制御発振回路
５・・・・分周器
６・・・・スイッチ（１）
７・・・・チャージポンプ
８・・・・ローパスフィルタ
９・・・・スイッチ（２）
１０・・・電圧ホロワ
１１・・・スイッチ（３）
１２・・・フリップフロップ回路
２１・・・位相比較回路
２２・・・位相差信号回路
２３・・・論理回路
２４・・・制御回路
３１・・・ループフィルタ
４１・・・電圧制御発振回路
５１・・・リングカウンタ
５２・・・分周器
６１・・・スイッチ（１）
７１・・・チャージポンプ
８１・・・内部コンデンサ
８２・・・ＲＣ回路
９１・・・アナログスイッチ（２）
１００・・ＰＬＬ回路
１０１・・ＯＴＡ
１１１・・スイッチ（３）
１２１・・ＲＳフリップフロップ
１２２・・Ｄフリップフロップ
【図１】
2007259215.tif 000004
【図２】
2007259215.tif 000005
【図３】
2007259215.tif 000006