(57)【要約】  【課題】  多層基板からなるインターポーザの両面に半導体チップを搭載した半導体モジュールにおいて、スタンドオフ内に収納される半導体チップの厚さ（高さ）の制約が少なく、外部電極の配置が容易で、外部電極が実装密度の向上を阻害することがなく、インターポーザの多層化によるコストアップの恐れのない半導体モジュールを提供する。  【解決手段】  第１の配線基板４の一主面に第１の半導体装置２を搭載し、第１の配線基板４の他の主面に第２の半導体装置３を搭載した半導体モジュールにおいて、第２の半導体装置３を収納する開口部６と外部電極８を有する第２の配線基板５が、前記第１の配線基板４の他の主面に接続されている。【選択図】  図１
2007123457.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線基板の一主面に第１の半導体装置を搭載し、第１の配線基板の他の主面に第２の半導体装置を搭載した半導体モジュールにおいて、第２の半導体装置を収納する開口部と外部電極を有する第２の配線基板が、前記第１の配線基板の他の主面に接続されていることを特徴とする半導体モジュール。
【請求項２】
前記第２の配線基板は、前記第１の配線基板の他の主面に積層され、前記外部電極が前記第２の配線基板の第１の配線基板と接しない面に設けられ、前記第１の半導体装置または第２の半導体装置と電気的に接続されていることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記外部端子の前記第１の配線基板の他の主面からの高さが、前記第２の半導体装置の前記第１の配線基板の他の主面からの高さより高いことを特徴とする請求項２記載の半導体モジュール。
【請求項４】
前記第２の配線基板の外部電極が、平面状の電極であることを特徴とする請求項１乃至３いずれか一項記載の半導体モジュール。
【請求項５】
前記第２の配線基板の外部電極が、突起状の電極であることを特徴とする請求項１乃至３いずれか一項記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置を両面実装した半導体モジュールの構造に関し、特に外部電極の構造に関するものである。
【背景技術】
【０００２】
近年の電子機器に対する小型化、薄型化の要求により、半導体装置の高密度実装が求められており、その解決策として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）が多用されている。
【０００３】
ＣＳＰを例に挙げると、図４に示すように、半導体チップ９の表面電極上に半田ボールやバンプ等の突起電極７が形成され、中間基板としてのインターポーザ１１上の電極（図示せず）と前記突起電極７とを位置合わせした後、加熱及び／又は加圧によって接続されている。また、半導体チップ９とインターポーザ１１の間は、アンダーフィル樹脂１０によって接着されている。ＣＳＰでは、このような構造をとることにより、半導体チップ９とほぼ同一の小さな面積で実装でき、かつ、高さ方向の寸法が最小限に抑えられている。また、インターポーザ１１を使用することにより、半導体チップ９の電極間隔を実装可能な外部電極８の間隔にまで広げるとともに、実装時及び使用時の応力吸収を図っている。
【０００４】
しかし、図４を用いて説明したＣＳＰは、半導体チップ９の面積よりも小さくできず、実装密度に限界があった。
【０００５】
これに対し、図５に示すように、多層基板からなるインターポーザ１１の両面に半導体チップ９ａ、９ｂを搭載し、さらに、受動素子等のチップ部品１２を搭載した半導体モジュール１ａによって、実装密度を向上する技術が開示されている。（特許文献１参照）
【特許文献１】特開２００２−２７０７６２号公報（第２〜４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述の図５を用いて説明した、多層基板からなるインターポーザ１１の両面に半導体チップ９ａ、９ｂを搭載し、さらに、受動部品等のチップ部品１２を搭載した半導体モジュール１ａには次のような残された課題があった。
すなわち、前述の半導体モジュール１ａは、外部電極８によって形成されるスタンドオフ高さ内に半導体チップ９ｂを収める必要があるため、半導体チップ９ｂの厚さ（高さ）に制約を生じていた。また、外部電極８は、スタンドオフ高さをかせぐ必要から横方向の寸法も大きくなり、外部電極８の高密度の配置が困難となる場合があった。また、大きな外部電極８が更なる実装密度の向上を阻害するという問題もあった。さらにまた、搭載する半導体チップ９ａ、９ｂの多ピン化により再配線数が増加し、その対応でインターポーザ１１が多層化されコストアップにつながるという問題もあった。
【０００７】
本発明の課題は、多層基板からなるインターポーザの両面に半導体チップを搭載した半導体モジュールにおいて、スタンドオフ内に収納される半導体チップの厚さ（高さ）の制約が少なく、外部電極の配置が容易で、外部電極が実装密度の向上を阻害することがなく、インターポーザの多層化によるコストアップの恐れのない半導体モジュールを提供することである。
【課題を解決するための手段】
【０００８】
本発明の請求項１記載の半導体モジュールは、第１の配線基板の一主面に第１の半導体装置を搭載し、第１の配線基板の他の主面に第２の半導体装置を搭載した半導体モジュールにおいて、第２の半導体装置を収納する開口部と外部電極を有する第２の配線基板が、前記第１の配線基板の他の主面に接続されている。
【０００９】
本発明の請求項２記載の半導体モジュールは、前記第２の配線基板が、前記第１の配線基板の他の主面に積層され、前記外部電極が前記第２の配線基板の第１の配線基板と接しない面に設けられ、前記第１の半導体装置または第２の半導体装置と電気的に接続されている。
【００１０】
本発明の請求項３記載の半導体モジュールは、前記外部端子の前記第１の配線基板の他の主面からの高さが、前記第２の半導体装置の前記第１の配線基板の他の主面からの高さより高い。
【００１１】
本発明の請求項４記載の半導体モジュールは、請求項１乃至３いずれか一項記載の半導体モジュールにおいて、前記第２の配線基板の外部電極が、平面状の電極である。
【００１２】
本発明の請求項５記載の半導体モジュールは、請求項１乃至３いずれか一項記載の半導体モジュールにおいて、前記第２の配線基板の外部電極が、突起状の電極である。
【発明の効果】
【００１３】
本発明の半導体モジュールによれば、第２の配線基板の厚さによりスタンドオフ高さが任意に設定できるため、スタンドオフ内に収納される半導体チップの厚さ（高さ）の制約が少なくなる。また、第２の配線基板で再配線が可能となるため、外部電極は、スタンドオフ高さをかせぐ必要がなくなり、横方向の寸法が大きくなって外部電極の配置が困難となることがなくなる。また、大きな外部電極が更なる実装密度の向上を阻害することがない。さらにまた、インターポーザの配線の一部を第２の配線基板に収納できるため、インターポーザの配線層数を減らすことができ、インターポーザの多層化によるコストアップの恐れがないという優れた産業上の効果を奏し得る。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
【００１５】
本発明の実施形態である半導体モジュール１は、図１及びその平面図である図２に示すように、第１の配線基板４の一主面に第１の半導体装置２を搭載し、第１の配線基板４の他の主面に第２の半導体装置３を搭載した半導体モジュールにおいて、第２の半導体装置３を収納する開口部６と外部電極８を有する第２の配線基板５が、前記第１の配線基板４の他の主面に接続されている。外部電極８は、第２の配線基板５及び第１の配線基板４の配線を経由して第１の半導体装置２及び第２の半導体装置３の突起電極７と電気的に接続されている。第２の半導体装置３を収納する開口部６と外部電極８を有する第２の配線基板５が、前記第１の配線基板４の他の主面に接続されている点が、本発明の特徴的な部分である。
【００１６】
第１の半導体装置２及び第２の半導体装置３は、突起電極を有する半導体チップであっても、突起電極を有するＢＧＡやＷＬＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  ＣＳＰ）等のパッケージであっても良い。前記突起電極は、公知の技術を用いた半田ボール、めっきバンプやスタッドバンプ等が適用可能であり、特に限定されない。また、第１の半導体装置２及び第２の半導体装置３は、第１の配線基板４の各主面にそれぞれ複数個搭載されていても良い。
【００１７】
第１の配線基板４及び第２の配線基板５は、リジッド基板であってもフレキシブル基板であっても良く、特に限定されない。また、第１の配線基板４と第２の配線基板５の接続は、両者の電極パッド間を半田によって接続するのが容易で、コスト上も有利であるが、これに限定されない。
【００１８】
第２の配線基板５の外部電極８は、図１に示すように、例えば、ＣｕまたはＣｕ＋ＮｉＡｕのようなＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）等の平面状外部電極８ａが、スタンドオフ高さばらつきが小さく好ましい。しかし、第２の配線基板５の厚さによってもスタンドオフ高さが不足する場合には、図３に示すように、半田ボール、めっきバンプやスタッドバンプ等の突起状外部電極８ｂを形成しても良い。
【００１９】
本発明の半導体モジュールによれば、第２の配線基板の厚さによりスタンドオフ高さが任意に設定できるため、スタンドオフ内に収納される半導体チップの厚さ（高さ）の制約が少なくなる。また、第２の配線基板の厚さがスタンドオフ高さに寄与するため、外部電極は、スタンドオフ高さをかせぐ必要がなくなり、横方向の寸法が大きくなって外部電極の配置が困難となることがなくなる。また、大きな外部電極不要なため、外部電極が更なる実装密度の向上を阻害することがない。さらにまた、インターポーザの配線の一部を第２の配線基板に収納できるため、インターポーザの配線層数を減らすことができ、インターポーザの多層化によるコストアップの恐れがない。
【００２０】
尚、本発明の半導体モジュールは、上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において、例えば、受動素子等のチップ部品を第１の配線基板に搭載したり、複数の開口部を第２の配線基板に設けたり等、種々変更を加え得る。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態を示す断面図。
【図２】本発明の実施形態を示す平面図。
【図３】本発明の別の実施形態を示す断面図。
【図４】従来の実施形態を示す断面図。
【図５】従来の別の実施形態を示す断面図。
【符号の説明】
【００２２】
１  半導体モジュール
１ａ  半導体モジュール
２  第１の半導体装置
３  第２の半導体装置
４  第１の配線基板
５  第２の配線基板
６  開口部
７  突起電極
８  外部電極
８ａ  平面状外部電極
８ｂ  突起状外部電極
９  半導体チップ
９ａ  半導体チップ
９ｂ  半導体チップ
１０  アンダーフィル樹脂
１１  インターポーザ
１２  チップ部品
【図１】
2007123457.tif 000003
【図２】
2007123457.tif 000004
【図３】
2007123457.tif 000005
【図４】
2007123457.tif 000006
【図５】
2007123457.tif 000007