(57)【要約】【課題】簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。【解決手段】本発明に係るＴＦＴアレイ基板１００は、基板１０と、基板１０上に画素毎に形成された画素電極２０と、画素電極２０に対応して、基板１０上に形成されたＴＦＴ素子３０とを備えている。そして、ＴＦＴ素子３０に接続された電極・配線３１、３２、３４、３３１や、容量電極４０などは、上層膜３１ｂ、３２ｂ、３４ｂ、３３１ｂおよび下層膜３１ａ、３２ａ、３４ａ、３３１ａが積層されて形成された積層体を有しており、下層膜３１ａ等は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、上層膜３１ｂ等は、下層膜３１ａ等の上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されている。【選択図】図２
2007123672.tif 000002
【特許請求の範囲】
【請求項１】
上層膜および下層膜が積層されて形成された積層体を有する導電体構造であって、
上記下層膜は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、
上記上層膜は、上記下層膜上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されたことを特徴とする導電体構造。
【請求項２】
上記上層膜の膜厚は、約２ナノメートル以上約５０ナノメートル以下であることを特徴とする請求項１に記載の導電体構造。
【請求項３】
上記積層体に直接接続された導電膜を更に備え、上記導電膜は、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上を含んで形成されたことを特徴とする請求項１に記載の導電体構造。
【請求項４】
上記積層体と上記導電膜との間の接続部における上記上層膜の膜厚は、上記接続部外における上記上層膜の膜厚よりも小さいことを特徴とする請求項３に記載の導電体構造。
【請求項５】
上層膜および下層膜が積層されて形成された積層体を有する導電体構造の製造方法であって、
基板上に、１種以上の周期律表第８族元素を含むアルミニウム合金により上記下層膜を形成するステップと、
上記下層膜上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により上記上層膜を形成するステップと、
上記積層体の上記上層膜および上記下層膜を所望のパターン形状に形成するステップとを備えたことを特徴とする導電体構造の製造方法。
【請求項６】
上記積層体の上記上層膜および上記下層膜を所望のパターン形状に形成するステップでは、上記積層体の上記上層膜および上記下層膜を同時に所望のパターン形状に形成することを特徴とする請求項５に記載の導電体構造の製造方法。
【請求項７】
上記下層膜を形成するステップでは、上記１種以上の周期律表第８族元素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記下層膜を形成し、
上記上層膜を形成するステップでは、窒素含むガス雰囲気中で、上記ターゲットを用いて、スパッタリング法により上記上層膜を形成することを特徴とする請求項５に記載の導電体構造の製造方法。
【請求項８】
上記下層膜を形成するステップでは、上記１種以上の周期律表第８族元素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記下層膜を形成し、
上記上層膜を形成するステップでは、上記１種以上の周期律表第８族元素および窒素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記上層膜を形成することを特徴とする請求項５に記載の導電体構造の製造方法。
【請求項９】
基板と、上記基板上に形成された画素電極と、上記画素電極に対応して上記基板上に形成され、複数の電極を有するスイッチ素子と、上記基板上に形成され、上記スイッチ素子に接続された配線とを備え、
上記複数の電極または上記配線は、上層膜および下層膜が積層されて形成された積層体を有し、
上記下層膜は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、
上記上層膜は、上記下層膜上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されたことを特徴とする素子基板。
【請求項１０】
上記上層膜の膜厚は、約２ナノメートル以上約５０ナノメートル以下であることを特徴とする請求項９に記載の素子基板。
【請求項１１】
上記画素電極は、酸化インジウム、酸化錫または酸化亜鉛の少なくとも１種以上を含んで形成され、上記画素電極は、上記積層体に直接接続されていることを特徴とする請求項９に記載の素子基板。
【請求項１２】
上記積層体と上記導電膜との間の接続部における上記上層膜の膜厚は、上記接続部以外における上記上層膜の膜厚よりも小さいことを特徴とする請求項１１に記載の素子基板。
【請求項１３】
基板と、上記基板上に形成された画素電極と、上記画素電極に対応して上記基板上に形成され、複数の電極を有するスイッチ素子と、上記基板上に形成され、上記スイッチ素子に接続された配線とを備え、上記複数の電極または上記配線は、上層膜および下層膜が積層されて形成された積層体を有する素子基板の製造方法であって、
基板上に、１種以上の周期律表第８族元素を含むアルミニウム合金により上記下層膜を形成するステップと、
上記下層膜上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により上記上層膜を形成するステップと、
上記積層体が上記スイッチ素子に接続されるように上記積層体の上記上層膜および上記下層膜を所望のパターン形状に形成するステップと、
上記所望のパターン形状に形成された上記積層体に電気的に接続されるように上記画素電極を形成するステップとを備えたことを特徴とする素子基板の製造方法。
【請求項１４】
上記積層体の上記上層膜および上記下層膜を所望のパターン形状に形成するステップでは、上記積層体の上記上層膜および上記下層膜を同時に所望のパターン形状に形成することを特徴とする請求項１３に記載の素子基板の製造方法。
【請求項１５】
上記下層膜を形成するステップでは、上記１種以上の周期律表第８族元素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記下層膜を形成し、
上記上層膜を形成するステップでは、窒素含むガス雰囲気中で、上記ターゲットを用いて、スパッタリング法により上記上層膜を形成することを特徴とする請求項１３に記載の素子基板の製造方法。
【請求項１６】
上記下層膜を形成するステップでは、上記１種以上の周期律表第８族元素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記下層膜を形成し、
上記上層膜を形成するステップでは、上記１種以上の周期律表第８族元素および窒素を含むアルミニウム合金のターゲットを用いて、スパッタリング法により上記上層膜を形成することを特徴とする請求項１３に記載の素子基板の製造方法。
【請求項１７】
上記画素電極は、酸化インジウム、酸化錫または酸化亜鉛の少なくとも１種以上を含んで形成されていることを特徴とする請求項１３に記載の素子基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法に関し、たとえば基板上に形成された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子に接続される電極または配線などの導電体構造、この導電体構造の製造方法、この導電体構造を有する素子基板および素子基板の製造方法である。
【背景技術】
【０００２】
近年、携帯電話機、携帯情報端末、電子手帳、携帯型テレビ等の多くの電子機器に、液晶表示装置等の表示装置が組み込まれるようになった。
液晶表示装置には様々な種類があり、動作モードではＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モードなどが知られており、駆動方法では単純マトリックス方式やアクティブマトリックス方式が知られている。
一般的なＴＦＴ（Thin Film Transistor）液晶表示装置は、動作モードをＴＮモードとし、駆動方式をアクティブマトリックス方式とし、軽くて薄く、きれいな画面を長時間見ることができる利点が活かされ、多くの電子機器に搭載されている。
【０００３】
このようなＴＦＴ液晶表示装置は、内面全面に共通電極が形成された対向基板と、この対向基板の内面に対して、ＴＦＴ素子および画素電極が画素毎にマトリックス状に配列された内面を対向させて設けられたＴＦＴアレイ基板との間で、液晶を挟持することにより構成されている。ＴＦＴ素子は、アモルファスシリコンなどの半導体膜に、ゲート電極、ソース電極、ドレイン電極を構成した三端子スイッチであって、ドレイン電極は半導体膜および画素電極の間を電気的に接続する。
【０００４】
画素電極には、光透過性に優れた酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）などの透明導電材料が使用され、ドレイン電極やゲート配線などには、低抵抗材料であるアルミニウムやアルミニウム合金が使用されている。しかし、アルミニウムやアルミニウム合金がＩＴＯと直接接触することにより、画素電極とドレイン電極との界面に酸化層が形成されてしまう問題があった。従来、この酸化層の形成を防止するのに、たとえば画素電極およびドレイン電極の間にクロム（Ｃｒ）などの高融点金属膜を介在させていた（たとえば、特許文献１）。
【０００５】
一方、特許文献１に記載されたクロム（Ｃｒ）などの高融点金属膜を形成するのに、新たに成膜工程やパターニング工程を追加する必要が生じ、製造コストも増大してしまう問題があった。
この高融点金属膜の形成工程を省略可能とした技術として、たとえば、ドレイン電極にニッケル（Ｎｉ）を含むアルミニウム合金を使用して、ドレイン電極をＩＴＯにより形成された画素電極に直接接触して電気的に接続する技術が提案されている（たとえば、特許文献２）。ドレイン電極にニッケル（Ｎｉ）を含むアルミニウム合金を使用すると、画素電極とドレイン電極との界面に酸化層が形成されない。
一般にＴＦＴアレイ基板を形成するのに、透明基板上に電極または配線の材料である金属材料を成膜し、この金属材料による膜上にフォトレジストを塗布し、フォトレジストに対してパターニングのための露光処理をし、たとえば有機アルカリ系の現像液で現像をしてフォトレジストを溶解し、エッチィング処理、フォトレジスト剥離処理を行う。
【特許文献１】特開平４−２５３３４２号公報（特に、段落０００９、図１）
【特許文献２】特開２００４−２１４６０６号公報（特に、段落００３５、００３８〜００４４、００５２、００５８、図２〜図１０、図１２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ニッケル（Ｎｉ）などの周期律表第８族元素を含むアルミニウム合金はアルカリ性溶液に対する耐性が著しく低いため、電極または配線にニッケル（Ｎｉ）を含むアルミニウム合金を使用しようとした場合、基板上に成膜された電極用または配線用の金属膜が現像処理の際に溶解してしまう問題が生じていた。このため、電極や配線の加工精度が著しく低下するという問題があった。
【課題を解決するための手段】
【０００７】
本発明に係る導電体構造は、上層膜および下層膜が積層されて形成された積層体を有する導電体構造であって、上記下層膜は、１種以上の周期律表第８族元素を含むアルミニウム合金により形成され、上記上層膜は、上記下層膜上に積層されて、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成されたことを特徴とするものである。
【０００８】
このように、上層膜を、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された下層膜上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成したことにより、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【発明の効果】
【０００９】
本発明により、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【発明を実施するための最良の形態】
【００１０】
発明の実施の形態１．
本発明の実施の形態１に係るＴＦＴアレイ基板の構成について、図に基づいて説明する。図１は、本発明の実施の形態１に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。図２は、本発明の実施の形態１に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図１のＡ−Ａ切断線における断面を示す図である。
図１および図２に示されるように、ＴＦＴアレイ基板１００は、例えば光透過性のガラス、ポリカーボネート、アクリル樹脂等により矩形状に形成された透明基板１０上に、画素電極２０およびスイッチ素子としてのＴＦＴ素子３０が、画素毎にマトリックス状に形成されている。ＴＦＴアレイ基板１００は、ＴＦＴ素子３０および画素電極２０が画素毎にマトリックス状に配列された内面を、内面全面に共通電極（不図示）が形成された対向基板（不図示）の内面に対して対向させて設けられて使用される。そして、ＴＦＴアレイ基板１００および対向基板の間で液晶を挟持することにより、ＴＦＴ液晶表示装置（不図示）が構成される。
【００１１】
なお、ＴＦＴ素子３０はスイッチとして機能し、画素電極２０毎にオンオフすることができる。ＴＦＴ素子３０が駆動回路（不図示）からの信号に従いオンして、駆動回路が画素電極２０に駆動電圧を加え、画素電極２０と共通電極（不図示）との間で液晶の配列を変化させることにより、ＴＦＴ液晶表示装置の光の透過を制御する。
図１で示されるように、画素電極２０およびＴＦＴ素子３０などが、透明基板１０上にマトリックス状に複数個形成されることにより、ＴＦＴアレイ基板１００が構成されている。なお、図１では便宜上、ＴＦＴ素子３０の各電極３２、３３、３４、電極３２、３３に接続された各配線３２１、３３１および容量電極４０に対してハッチィングを施している。
図２に示されるように、ＴＦＴアレイ基板１００の要部構成について、ＴＦＴ素子３０領域、画素電極２０領域および容量電極４０領域に分けて説明する。
【００１２】
まず、図２に示されるＴＦＴ素子３０領域について、図に基づいて説明する。
図１および図２に示されるように、ＴＦＴ素子３０は、アモルファスシリコンなどの半導体膜３１に、走査電極としてのゲート電極３２、信号電極としてのソース電極３３、ドレイン電極３４を構成した三端子スイッチである。
図１に示されるように、ゲート電極３２は、各画素電極２０の間に形成されたゲート配線３２１に接続され、ソース電極３３は、各画素電極２０の間に形成されたソース配線３３１に接続されている。また、図１に示されるように、ゲート配線３２１およびソース配線３３１は、互いに交差して形成されている。また、図２に示されるように、半導体膜３１とゲート電極３２との間には、絶縁層３５が形成されている。
【００１３】
図２に示されるように、半導体膜３１とソース電極３３の間には、例えばｎ＋アモルファスシリコンなどのオーミックコンタクト層３６およびバリアメタル３７が積層されて形成されている。同様に、半導体膜３１とドレイン電極３４の間にも、例えばｎ＋アモルファスシリコンなどのオーミックコンタクト層３６およびバリアメタル３７が積層されて形成されている。図２に示されるように、ソース電極３３とドレイン電極３４との間には、パッシべーション膜としての絶縁層３８が形成されている。また、絶縁層３８は、ソース電極３３およびドレイン電極３４の上にも形成されている。
【００１４】
図１および図２に示されるように、ＴＦＴ素子３０の画素電極２０領域側では、画素電極２０がドレイン電極３４上に絶縁層３８を介して積層されている。また、画素電極２０は、絶縁層３８に形成されたコンタクトホール３９ａ内で、ドレイン電極３４に電気的に接続されている。従って、画素電極２０は、ドレイン電極３４により、ＴＦＴ素子３０に接続されている。なお、画素電極２０とドレイン電極３４とが電気的に接続された部分を接合部ａとする。
導電体構造としてのゲート電極３２、ソース電極３３、ドレイン電極３４、ゲート配線３２１およびソース配線３３１は、それぞれ上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂおよび下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａの積層体により、構成されている。これらの構造については、後で詳細に説明する。
【００１５】
次に、図２に示される画素電極２０領域について、図に基づいて説明する。
図１に示されるように、画素電極２０は、画素内であって、各ゲート配線３２１および各ソース配線３３１の間の領域に、略矩形状に形成されている。なお、画素電極２０の剥離などを防止するために、図１に示されるように、画素電極２０の四隅の角を除去してもよい。
図２に示されるように、画素電極２０は、透明基板１０上に形成された絶縁層３５および絶縁層３８上に形成されている。画素電極２０の材料には、たとえば、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属を含んだ金属が用いられる。
【００１６】
次に、図２に示される容量電極４０領域について、図に基づいて説明する。
図１および図２に示されるように、容量電極４０は、透明基板１０上に、ゲート配線３２２と略平行に形成されている。また、図１に示されるように、ＴＦＴアレイ基板１００の平面を透視したとき、容量電極４０は、画素電極２０の一部と重なるように形成されている。
導電体構造としての容量電極４０は、上層膜４０ｂおよび下層膜４０ａの積層体により、構成されている。これらの構造については、後で詳細に説明する。
【００１７】
次に、ソース配線３３１の末端部に設けられるソース端子３３２の構成について、図に基づいて説明する。図３は、ソース配線およびソース端子の接続部分を示す模式図であって、図３（ａ）は透過平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ切断線における断面図である。
ソース端子３３２はたとえばＴＦＴアレイ基板１００の一辺側に配列される。また、ソース端子３３２は、たとえばフレキシブルプリント基板（不図示）を介して、外部に設けられる駆動回路（不図示）に接続されて用いられ、ソース端子３３２には駆動回路から出力されるデータ信号が入力される。
【００１８】
図３（ａ）および図３（ｂ）に示されるように、ソース配線３３１は、透明基板１０上に形成された絶縁層３５、オーミックコンタクト層３６およびバリアメタル３７の上に、積層されて形成されている。また、ソース端子３３２は、絶縁層３８に形成されたコンタクトホール３９ｂ、３９ｃ内で、ソース配線３３１に電気的に接続されている。なお、ソース配線３３１とソース端子３３２とが電気的に接続された部分を接合部ｂ１、ｂ２とする。ソース端子３３２は画素電極２０と同時に成膜される。また、ソース端子３３２の材料には、画素電極２０同様に、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属を含んだ金属が用いられる。また、図３（ｂ）に示されるように、ソース端子３３２のうち、絶縁層３８上に形成された平坦部が、実際にフレキシブルプリント基板（不図示）などが接続されるパッドとなる。
導電体構造としてのソース配線３３１は、上層膜３３１ｂおよび下層膜３３１ａの積層体により構成されている。これらの構造については、後で詳細に説明する。
【００１９】
次に、ゲート配線３２１の末端部に設けられるゲート端子３２２の構成について、図に基づいて説明する。図４は、ゲート配線およびゲート端子の接続部分を示す模式図であって、図４（ａ）は透過平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ切断線における断面図である。
ゲート端子３２２はたとえばＴＦＴアレイ基板１００の一辺側に配列される。また、ゲート端子３２２は、たとえばフレキシブルプリント基板（不図示）を介して、外部に設けられる駆動回路（不図示）に接続されて用いられ、ゲート端子３２２には駆動回路から出力される走査信号が入力される。
【００２０】
図４（ａ）および図４（ｂ）に示されるように、ゲート配線３２１は透明基板１０上に形成されている。また、絶縁層３５および３８がゲート配線３２１上に積層されて形成されている。また、ゲート端子３２２は、絶縁層３５、３８に形成されたコンタクトホール３９ｄ、３９ｅ内で、ゲート配線３２１に電気的に接続されている。なお、ゲート配線３２１とゲート端子３２２とが電気的に接続された部分を接合部ｃ１、ｃ２とする。ゲート端子３２２は画素電極２０と同時に成膜形成される。また、ゲート端子３２２の材料には、画素電極２０同様に、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属を含んだ金属が用いられる。また、図４（ｂ）に示されるゲート端子３２２のうち、絶縁層３８上に形成された平坦部が、実際にフレキシブルプリント基板（不図示）などが接続されるパッドとなる。
導電体構造としてのゲート配線３２１は、上層膜３２１ｂおよび下層膜３２１ａの積層体により構成されている。これらの構造については、後で詳細に説明する。
【００２１】
ここで、図２、図３および図４に示されるように、導電体構造としてのゲート電極３２、ソース電極３３、ドレイン電極３４、ゲート配線３２１、ソース配線３３１および容量電極４０は、下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａおよび上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの積層体を有している。
また、各下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａは、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））を含むアルミニウム合金により形成されている。また、図２、図３および図４に示されるように、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂは、各下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａ上に積層されて、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））および窒素を含むアルミニウム合金により形成されている。これら各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂは、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））を含むアルミニウム合金に、窒素を添加して形成されている。
【００２２】
このように、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂを、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された各下層膜上に積層して、上記１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成したことにより、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【００２３】
また、製造工程において、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された配線や電極を加熱すると、配線や電極のエッジ部分などに窪み（ボイド）が発生していたが、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂを、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された各下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａ上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成したことにより、積層体３２、３３、３４、３２１、３３１、４０の上層にある絶縁膜３５や絶縁膜３８の応力が下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａへ及ぼす影響を緩和し、上層膜および下層膜の積層体に生じる窪み（ボイド）の発生を抑制することができる。
【００２４】
また、好ましくは、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの膜厚を、約２ナノメートル（ｎｍ）以上約５０ナノメートル（ｎｍ）以下とする。
その理由は、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの膜厚を、約２ｎｍ以下にすると、透明基板１０上に均一に成膜できなくなってしまい、更には、製造工程にて積層体３２、３３、３４、３２１、３３１、４０の上層にある絶縁膜３５や絶縁膜３８の形成時に下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａに生じるくぼみ（ボイド）の発生を効果的に抑制することができないからである。また、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの膜厚を、約２ｎｍ以下にすると、フォトリソグラフィー法によるパターニングにて用いられる有機アルカリ性現像液に対する耐性も劣ってしまい、下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａまでもが有機アルカリ性現像液に溶解してしまい、透明基板１０上に、導電体構造としての配線や電極を均一な加工精度で形成できなくなってしまうからである。
【００２５】
また、一般に、各下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａに使用される１種以上の周期律表第８族元素を含むアルミニウム合金の方が、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂに使用される１種以上の周期律表第８族元素および窒素を含むアルミニウム合金よりも、エッチングレートが速い。このため、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの膜厚を、約５０ｎｍ以上にすると、上記上層膜および上記下層膜により構成される積層体を有する導電体構造としての配線または電極における断面形状が悪化し、上記上層膜上に形成される絶縁層３５や絶縁層３８などの被膜性も悪化し、歩留まりが低下してしまう問題があった。
以上の通り、好ましくは、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂの膜厚を、約２ｎｍ以上約５０ｎｍ以下とする。これにより、簡素な構成で、更に耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【００２６】
また、各上層膜３２ｂ、３３ｂ、３４ｂ、３２１ｂ、３３１ｂ、４０ｂおよび各下層膜３２ａ、３３ａ、３４ａ、３２１ａ、３３１ａ、４０ａの積層体に、直接接続された透明導電膜としての画素電極２０、ソース端子３３２、ゲート端子３２２を備え、更に、画素電極２０、ソース端子３３２、ゲート端子３２２を、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属を含めて形成する場合であっても、上記各下層膜３２ａ等を１種以上の周期律表第８族元素を含むアルミニウム合金により形成し、上記各上層膜３２ｂ等を１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成しているので、特許文献１に記載の技術のように、上層膜３２ｂ等および下層膜３２ａ等の積層体と画素電極２０、ソース端子３３２、ゲート端子３２２との間にクロム（Ｃｒ）などの高融点金属膜を介在させるまでもなく、積層体および画素電極２０、ソース端子３３２、ゲート端子３２２の間における酸化層の形成を防止できる。このようにして、導電体構造としての各電極・配線３２、３３、３４、３２１、３３１、４０に用いられるアルミニウム合金と、画素電極２０、各端子３３２、３２２に用いられる酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属との間を直接接触させて、電気的に接続できる。
【００２７】
また、更に、上層膜３２ｂ等および下層膜３２ａの積層体と画素電極２０、ソース端子３３２、ゲート端子３２２との間の接続部ａ、ｂ１、ｂ２、ｃ１、ｃ２における上層膜３２ｂ等の膜厚は、接続部ａ、ｂ１、ｂ２、ｃ１、ｃ２の外側における上層膜３２ｂ等の膜厚よりも薄くするとよい。具体的には、絶縁層３５、３８に形成されたコンタクトホール３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅ内における各上層膜３２ｂ等の膜厚を、コンタクトホール３９ａ等の外側における各上層膜３２ｂの膜厚よりも薄くするのが好ましい。このように構成することにより接続部ａ、ｂ１、ｂ２、ｃ１、ｃ２における接続抵抗を小さくすることができる。なお、更に、コンタクトホール３９ａ等の内側において、上層膜３２ｂ等を除去してもよい。これにより、更に、接続部ａ、ｂ１、ｂ２、ｃ１、ｃ２における接続抵抗を小さくすることができる。
【００２８】
次に、本発明の実施の形態に係るＴＦＴアレイ基板の製造方法について、図に基づいて説明する。図５は、本発明の実施の形態１に係るＴＦＴアレイ基板の製造フローを示す図である。なお、説明の便宜上、図５に示されるように、Ａ工程〜Ｅ工程の５つの工程に分けて説明する。
まず、Ａ工程について説明する。Ａ工程では、透明基板１０上に、ゲート電極３２、ゲート配線３２１および容量電極４０を形成する。
具体的には、まず、例えば光透過性のガラス、ポリカーボネート、アクリル樹脂等により形成された透明基板１０を純水または熱硫酸を用いて洗浄する（ステップ（ＳＴＥＰ（以下、ＳＴと称する））５０１）。
【００２９】
次に、第１の金属薄膜（多層）を成膜する（ＳＴ５０２）。具体的には、まず、透明基板１０上に、１種以上の周期律表第８族元素を含むアルミニウム合金の下層膜を成膜し、次に、下層膜に積層されるように、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金の上層膜を成膜する（ＳＴ５０２）。好適な例として、アルゴン（Ａｒ）ガスを用いたスパッタリング法により、周期律表第８族元素であるニッケル（Ｎｉ）を含むＡｌＮｉＮｄのアルミニウム合金をターゲットに使用し、ＡｌＮｉＮｄの下層膜を２００ｎｍの膜厚で形成する。このときのスパッタリング条件は、ＤＣマグネトロンスパッタリング方式で、成膜パワー密度を３Ｗ／ｃｍ２、Ａｒガス流量を４０ｓｃｃｍ（＝６．７６×１０−２Ｐａ・ｍ３／ｓ）とした。
【００３０】
また、次に、Ａｒガスに窒素（Ｎ２）ガスを混合したガスを用いた反応性スパッタリング法により、周期律表第８族元素であるニッケル（Ｎｉ）を含むＡｌＮｉＮｄのアルミニウム合金をターゲットに使用し、ＡｌＮｉＮｄに対して更にＮを添加したＡｌＮｉＮｄＮの上層膜を１０ｎｍの膜厚で形成する。
このときのスパッタリング条件は、ＤＣマグネトロンスパッタリング方式で、成膜パワー密度を３Ｗ／ｃｍ２、Ａｒガス流量を４０ｓｃｃｍ（＝６．７６×１０−２Ｐａ・ｍ３／ｓ）、Ｎ２ガス流量を２０ｓｃｃｍ（＝３．３８×１０−２Ｐａ・ｍ３／ｓ）とした。このように、製造設備を変更せず、スパッタリング条件の一部のみを変更するだけで、下層膜および上層膜を簡単に形成することができる。すなわち、ＡｌＮｉＮｄＮの上層膜を形成するためのターゲットはＡｌＮｉＮｄの下層膜を形成するためのターゲットと同一であるため、ＡｌＮｉＮｄＮの上層膜およびＡｌＮｉＮｄの下層膜のそれぞれを、スパッタガスの切り換えのみで同じ成膜室で形成することができ、効率よく下層膜および上層膜を順次形成することができる。
【００３１】
なお、Ａｒガスを用いたスパッタリング法により、ＡｌＮｉＮｄＮのアルミニウム合金をターゲットに使用して、ＡｌＮｉＮｄＮの上層膜を形成してもよい。また、これに限らず、１種以上の周期律表第８族元素を含むアルミニウム合金をターゲットに用いてもよい。このようにすることにより、ターゲットを取り換えるだけで、下層膜および上層膜を簡単に形成することができる。この際、Ａｌ合金の下層にＣｒやＭｏなどを形成する場合のように、成膜プロセス的に不安定な反応性スパッタリングを行う必要はない。よって、このような方法であっても、特許文献１に記載の技術と比較して、成膜プロセスをより簡素化でき、より不良の起こりにくい安定したプロセスを実現できる。なお、１種以上の周期律表第８族元素の添加量は、１ａｔ％以上５ａｔ％以下であることが好ましい。このようにすることにより、アルミニウム本来の低抵抗や高反射率などの特性を維持しつつ、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。
【００３２】
このようにして、透明基板１００上に、膜厚２００ｎｍのＡｌＮｉＮｄの下層膜とこの下層膜に積層された膜厚１０ｎｍのＡｌＮｉＮｄＮの上層膜とが形成され、ＡｌＮｉＮｄの下層膜およびＡｌＮｉＮｄＮの上層膜の積層体が透明基板１０上に形成される。このとき、ＡｌＮｉＮｄＮの上層膜の窒素元素組成は、約１８重量パーセント（％）であった。なお、ＳＴ５０２では、ＡｌＮｉＮｄＮの上層膜とＡｌＮｉＮｄの下層膜との間を、大気に曝されずに真空排気状態を維持すると、導電性に悪影響を及ぼす界面表面酸化層の形成を抑制することができ、生産性も向上する。
【００３３】
次に、第１回目の写真製版を行う（ＳＴ５０３）。具体的には、ＡｌＮｉＮｄＮの上層膜上に、感光性物質としてのフォトレジストを塗布し、フォトレジストをベークし、ベーク後に所定のパターン形状のマスキングをして、フォトレジストに対してパターニングのための露光処理をし、たとえば有機アルカリ系の現像液で現像をしてフォトレジストを溶解する。このとき、下層膜を形成するＡｌＮｉＮｄなどの１種以上の周期律表第８族元素を含むアルミニウム合金よりも耐アルカリ性に優れたＡｌＮｉＮｄＮなどの１種以上の周期律表第８族元素および窒素を含むアルミニウム合金で、上層膜を形成したので、現像の際に、上層膜および下層膜の積層体が有機アルカリ系の現像液により溶解するのを低減することができる。
【００３４】
次に、ウエットエッチィングを行う（ＳＴ５０４）。具体的には、たとえばリン酸および硝酸の混合溶液を用いて、フォトレジストが設けられていない領域内のＡｌＮｉＮｄの下層膜とＡｌＮｉＮｄＮの上層膜の積層体を同時に一括エッチングする。これにより、ＡｌＮｉＮｄの下層膜とＡｌＮｉＮｄＮの上層膜の積層体が、所望のパターン形状に形成される。すなわち、Ａｌ合金の下層にＣｒやＭｏなどを形成する場合のように、２回に分けてエッチィングを行う必要はなく、特許文献１に記載の技術と比較して、成膜プロセスをより簡素化できる。ここで"同時に"としたのは、例えば上記混合溶液によるエッチィングにおいて、ＡｌＮｉＮｄＮの上層膜のエッチィングと、ＡｌＮｉＮｄの下層膜のエッチィングとを中断することなく連続的に行うという形態も含むものであり、必ずしも全く同時にエッチィングを行う形態に限定するものではない。なお、ＡｌＮｉＮｄＮの上層膜のエッチィングおよびＡｌＮｉＮｄＮの上層膜の各々を別々でエッチィングをしてもよい。
そして、フォトレジストを透明基板１０上から除去し（ＳＴ５０５）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ５０５）。
以上のＡ工程を経て、透明基板１０上に、ゲート電極３２、ゲート配線３２１および容量電極４０が形成される。
【００３５】
次に、Ｂ工程について説明する。Ｂ工程では、透明基板１０上に、半導体膜３１および絶縁膜３５、オーミックコンタクト層３６を形成する。
まず、絶縁膜３５の材料である窒化シリコン（ＳｉＮ）膜を透明基板１０上に成膜し、この窒化シリコン膜上に積層して半導体膜３１の材料であるアモルファスシリコン膜を成膜し、更にこのアモルファスシリコン膜上に積層してオーミックコンタクト層３６の材料であるｎ＋アモルファスシリコン膜を成膜する（ＳＴ５０６）。具体的には、好適な例として、化学気相成膜（ＣＶＤ）法を用いて、４００ｎｍの窒化シリコン（ＳｉＮ）膜、１５０ｎｍのアモルファスシリコン膜および３０ｎｍのｎ＋アモルファスシリコン膜を順次積層する。なお、ｎ＋アモルファスシリコン膜には、リン（Ｐ）を不純物として添加する。
【００３６】
次に、第２回目の写真製版を行う（ＳＴ５０７）。具体的には、ＳＴ５０３の処理と同様の処理を行う。次に、ドライエッチィングを行う（ＳＴ５０８）。具体的には、好適な例として、フッ素（Ｆ）系ガスを用いてドライエッチング法を用いて、ｎ＋アモルファスシリコン膜、アモルファスシリコン膜、窒化シリコン（ＳｉＮ）膜をエッチングして、所望のパターン形状に形成する。
そして、フォトレジストを透明基板１０上から除去し（ＳＴ５０９）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ５０９）。
以上のＢ工程を経て、透明基板１０上に、半導体膜３１、絶縁膜３５およびオーミックコンタクト層３６が形成される。なお、半導体膜３１およびオーミックコンタクト層３６は、後述のソース配線３３１およびゲート配線３２１よりもひとまわり大きい形状に形成するようにする。
【００３７】
次に、Ｃ工程について説明する。Ｃ工程では、透明基板１０上に、バリアメタル３７、ソース電極３３、ソース配線３３１およびドレイン電極３４を形成する。
まず、バリアメタル膜を透明基板１０上に積層して成膜する（ＳＴ５１０）。具体的には、好適な例として、アルゴン（Ａｒ）ガスを用いたスパッタリング法により、高融点金属であるモリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）またはこれらを主成分とした合金によりバリアメタル３７を形成するためのバリアメタル膜を形成する。なお、Ｍｏ、Ｃｒ、Ｔｉ、Ｔａ、Ｗまたはこれらを主成分とした合金は、たとえばｎ＋アモルファスシリコンにより形成されるオーミックコンタクト層３６に対して、良好なコンタクト特性を有する。ここでは、Ａｒガスを用いたスパッタリング法により、高融点金属であるＭｏによりバリアメタル膜を５０ｎｍの膜厚で形成するものとする。
【００３８】
次に、第２の金属薄膜（多層）を成膜する（ＳＴ５１１）。具体的には、ＳＴ５０２の処理と同様の処理を行う。
このようにして、透明基板１００上の絶縁膜３５や半導体膜３１などの上に、膜厚５０ｎｍのＭｏのバリアメタル膜と、膜厚２００ｎｍのＡｌＮｉＮｄの下層膜と、この下層膜上に積層された膜厚１０ｎｍのＡｌＮｉＮｄＮの上層膜とが形成され、ＡｌＮｉＮｄの下層膜およびＡｌＮｉＮｄＮの上層膜の積層体が透明基板１０上に形成される。このときのＡｌＮｉＮｄＮの上層膜の窒素元素組成も、約１８重量パーセント（％）であった。
【００３９】
次に、第３回目の写真製版を行う（ＳＴ５１２）。具体的には、ＳＴ５０３の処理と同様の処理を行う。次に、ウエットエッチィングを行う（ＳＴ５１３）。具体的には、ＳＴ５０４の処理と同様の処理を行い、Ｍｏのバリアメタル膜と、ＡｌＮｉＮｄの下層膜とＡｌＮｉＮｄＮの上層膜の積層体とを所望のパターン形状に形成する。
次に、ドライエッチングを行う（ＳＴ５１４）。具体的には、好適な例として、フッ素（Ｆ）系ガスを用いてドライエッチング法を用いて、オーミックコンタクト層３６を形成するｎ＋アモルファスシリコン膜をエッチングして、所望のパターン形状に形成する。そして、フォトレジストを透明基板１０上から除去し（ＳＴ５１５）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ５１５）。
以上のＣ工程を経て、透明基板１０上に、バリアメタル３７、ソース電極３３、ソース配線３３１およびドレイン電極３４が形成される。
【００４０】
次に、Ｄ工程について説明する。Ｄ工程では、絶縁膜３８を透明基板１０上に形成する。
まず、絶縁膜３８の材料である窒化シリコン（ＳｉＮ）膜を透明基板１０上に成膜する（ＳＴ５１６）。好適な例として、たとえば、化学気相成膜（ＣＶＤ）法を用いて、３００ｎｍの窒化シリコン（ＳｉＮ）膜を成膜する。
次に、第４回目の写真製版を行う（ＳＴ５１７）。具体的には、ＳＴ５０３の処理と同様の処理を行う。
【００４１】
次に、ドライエッチィングを行う（ＳＴ５１８）。具体的には、好適な例として、フッ素（Ｆ）系ガスを用いて、ドライエッチング法により、ＳｉＮ膜をエッチングして、所望のパターン形状に形成する。また、このＳＴ５１８の処理時に、絶縁膜３８中に、コンタクトホール３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅも形成する。なお、コンタクトホール３９ｄ、３９ｅを形成するには、絶縁層３５および絶縁層３８の双方に対して、エッチングを施す必要がある。ただし、Ｄ工程の各処理にはいる前に、予め、絶縁層３５内にコンタクトホール３９ｄ、３９ｅを形成しておいて、ＳＴ５１８で、絶縁層３８内にコンタクトホール３９ｄ、３９ｅを形成するようにしてもよい。
【００４２】
また、ＳＴ５１８の処理時に、各コンタクトホール３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅ内の上層膜３４ｂ、３２１ｂ、３３１ｂの一部または全部を除去してもよい。これにより、各コンタクトホール３９ａ等の内側の上層膜３４ｂ等の膜厚は、各コンタクトホール３９ａ等の外側における上層膜３４ｂ等の膜厚よりも小さくなる。この結果、各接続部ａ、ｂ１、ｂ２、ｃ１、ｃ２において、上層膜３４ｂ等および下層膜３４ａ等の積層体と、画素電極２０やゲート端子３２２やソース端子３３２との間を、より低抵抗で電気的に接続することができる。
そして、フォトレジストを透明基板１０上から除去し（ＳＴ５１９）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ５１９）。
【００４３】
次に、Ｅ工程について説明する。Ｅ工程では、透明基板１０上に、画素電極２０、ゲート端子３２２およびソース端子３３２を形成する。
まず、第３の金属薄膜を成膜する（ＳＴ５２０）。具体的には、ＳＴ５１９の処理が施された透明基板１０上に、画素電極２０、ゲート端子３２２およびソース端子３３２の材料となる透明導電膜を成膜する。好適な例として、酸化インジウム（Ｉｎ２Ｏ３）および酸化スズ（ＳｎＯ２）を混合したＩＴＯ膜を、アルゴン（Ａｒ）ガスを用いたスパッタリング法により、１００ｎｍの膜厚で成膜する。このとき、ＳＴ５１８の処理時に形成された各コンタクトホール３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅの内側にも、ＩＴＯ膜が成膜され、上層膜３４ｂ等および下層膜３４ａ等の積層体と、ＩＴＯ膜との間が電気的に接続される。
【００４４】
次に、第５回目の写真製版を行う（ＳＴ５２１）。具体的には、ＳＴ５０３の処理と同様の処理を行う。次に、ウエットエッチィングを行う（ＳＴ５２２）。具体的には、ＳＴ５０４の処理と同様の処理を行い、ＩＴＯ膜を所望のパターン形状に形成する。
そして、フォトレジストを透明基板１０上から除去し（ＳＴ５２３）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ５２３）。
以上のＥ工程を経て、透明基板１０上に、画素電極２０、ゲート端子３２２およびソース端子３３２が形成される。そして、ＴＦＴアレイ基板１００が完成する。
【００４５】
このようにして、上層膜３２ｂ等を、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された下層膜３２ａ等の上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成することにより、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。そして、フォトレジスト除去時において、有機アルカリ溶液が用いられても、上層膜３２ｂおよび下層膜３２ａの積層体が、溶解してしまうのを低減することができる。
【００４６】
なお、画素電極２０、ゲート端子３２２およびソース端子３３２を構成する透明導電膜として、ＩＴＯ膜を使用したが、酸化インジウム、酸化スズ、酸化亜鉛のうち、少なくとも１種以上を含む透明導電膜を用いてもよい。たとえば、酸化インジウムおよび酸化亜鉛を混合させたＩＺＯ（Indium Zinc Oxide）膜を用いた場合、ＳＴ５２２の処理で用いるエッチング液には、シュウ酸のような弱酸の溶液を用いることができる。従って、透明導電膜にＩＺＯ膜を用いることにより、弱酸のエッチング液を使用でき、この結果、上層膜３２ｂ等および下層膜３２ａ等の積層体に耐酸性に乏しいアルミニウム合金を使用する場合であっても、薬液の浸透による上層膜３２ｂ等および下層膜３２ａ等の積層体の断線や腐食を防止することができる。
【００４７】
また、酸化インジウム、酸化スズ、酸化亜鉛のそれぞれのスパッタ膜の酸素組成が化学理論組成よりも少なく、透過率や比抵抗などの特性が不良の場合には、スパッタリングガスとして、Ａｒガスだけではなく、酸素ガスやＨ２Ｏガスを混合させたガスを用いて成膜するとよい。更に、その後に、約２３０℃の熱処理を加えると、シュウ酸でエッチング可能となるような非晶質な透明導電膜が結晶化し、画素電極２０を構成する透明導電膜の透過率の向上、比抵抗の低下、耐薬液性の向上などが可能となる。
【００４８】
発明の実施の形態２．
本発明の実施の形態２に係るＴＦＴアレイ基板の構成について、図に基づいて説明する。
図６は、本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。図７は、本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図６のＤ−Ｄ切断線における断面を示す図である。
【００４９】
本発明の実施の形態１では、透過型ＴＦＴ液晶表示装置に使用されるＴＦＴアレイ基板１００を説明したが、本発明の実施の形態２では、半透過型ＴＦＴ液晶表示装置に用いられるＴＦＴアレイ基板１０１について、説明する。
本発明の実施の形態１に係るＴＦＴアレイ基板１００では、図１および図２に示されるように、画素内に透過領域（図１の画素電極２０領域に相当）のみしか設けられていないのに対し、本発明の実施の形態２に係るＴＦＴアレイ基板１０１では、図６および図７に示されるように、画素内に反射領域および透過領域が設けられている点で相違する。
【００５０】
図６および図７に示されるように、画素内に反射領域および透過領域が形成されている。反射領域内には、ドレイン電極３４０が形成され、透過領域には、画素電極２００が形成されている。ドレイン電極３４０および画素電極２００は、共に略矩形状に形成されている。
図７に示されるように、反射領域では、ドレイン電極３４０が、透明基板１０上に形成された絶縁層３５およびバリアメタル３７の積層上に、形成されている。また、ドレイン電極３４０上には、絶縁層３８が形成されている。
【００５１】
また、図６および図７に示されるように、ドレイン電極３４０の画素電極２００側では、画素電極２００がドレイン電極３４０上に絶縁層３８を介して積層されている。また、画素電極２００は、絶縁層３８に形成されたコンタクトホール３９ｆ、３９ｇ内で、ドレイン電極３４０に電気的に接続されている。画素電極２００は、ドレイン電極３４０により、ＴＦＴ素子３０に接続されている。なお、画素電極２００とドレイン電極３４０とが電気的に接続された部分を接合部ｄとする。
また、発明の実施の形態１同様に、画素電極２００の材料には、透明導電膜が用いられ、たとえば、酸化インジウム、酸化スズまたは酸化亜鉛の少なくとも１種以上の金属を含んだ金属が用いられている。
【００５２】
また、導電体構造としてのドレイン電極３４０は、発明の実施の形態１同様に、上層膜３４０ｂおよび下層膜３４０ａの積層体により構成されている。そして、各下層膜３４０ａは、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））を含むアルミニウム合金により形成され、上層膜３４０ｂは、下層膜３４０ａ上に積層されて、上記１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））および窒素を含むアルミニウム合金により形成されている。
【００５３】
このように、アルミニウム合金からなる上層膜３４０ｂおよび下層膜３４０ａの積層体を有するドレイン電極３４０を反射領域に対応して形成したことにより、発明の実施の形態１で説明した作用効果を奏すると共に、ドレイン電極３４０を反射膜として利用することができ、反射領域内に別途反射膜を形成する必要がなくなる。
なお、接合部ｄは、本発明の実施の形態１における接合部ａ、ｂ１、ｂ２、ｃ１、ｃ２と同様の構成をなすものとする。
【００５４】
ここで、本発明に係る導電体構造の反射率と、一般に電極や配線に使用される金属膜の反射率とを比較してみる。
図８は、本発明に係る導電体構造の反射率と、一般に電極や配線に使用される金属膜の反射率とを示す図である。
本発明に係る導電体構造として、たとえば、膜厚約２００ｎｍのＡｌＮｉＮｄの下層膜および膜厚約１０ｎｍのＡｌＮｉＮｄＮの上層膜のアルミニウム合金の積層体を用いた。また、同等の膜厚のＣｒ、Ｍｏ、ＡｌＮｉＮｄの金属薄膜を用意して、光波長５５０ｎｍの入射光に対する反射率を測定した。
【００５５】
その結果、図８に示されるように、ＡｌＮｉＮｄＮ／ＡｌＮｉＮｄの積層体の反射率は、Ｃｒ膜およびＭｏ膜の反射率よりも高く、ＡｌＮｉＮｄ膜の反射率よりも低かった。また、ＡｌＮｉＮｄ膜の反射率が約９０％であったのに対し、ＡｌＮｉＮｄＮ／ＡｌＮｉＮｄの積層体の反射率は約８７％であった。このように、本発明に係る導電体構造であるＡｌＮｉＮｄＮ／ＡｌＮｉＮｄの積層体は、ＡｌＮｉＮｄ膜と同等レベルの反射率を有し、半透過型ＴＦＴ液晶表示装置の反射領域に用いられる反射膜として、十分に使用することができることが確認できた。
【００５６】
発明の実施の形態３．
本発明の実施の形態３に係るＴＦＴアレイ基板の構成について、図に基づいて説明する。
図９は、本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。図１０は、本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図９のＥ−Ｅ切断線における断面を示す図である。
【００５７】
本発明の実施の形態３では、本発明の実施の形態２と同様に、半透過型ＴＦＴ液晶表示装置に用いられるＴＦＴアレイ基板１０２について説明する。
本発明の実施の形態２に係るＴＦＴアレイ基板１０１では、図６および図７に示されるように、画素内における反射領域のドレイン電極３４０上に絶縁膜３８が積層して形成されているのに対し、本発明の実施の形態３に係るＴＦＴアレイ基板１０２では、図９および図１０に示されるように、画素内の反射領域のドレイン電極３４０が露出されている点で相違する。
【００５８】
図９および図１０に示されるように、画素内の反射領域に対応して、絶縁膜３８に開口部３８ａが形成されている。また、開口部３８ａの内側では、ドレイン電極３４０が露出されて設けられている。
絶縁膜３８に開口部３８ａを形成するには、たとえば、図５における工程ＤのＳＴ５１７において、開口部３８ａが形成されるようなマスクを使用して、写真製版を行えばいい。具体的には、コンタクトホール３９ｂ、３９ｃ、３９ｄ、３９ｅ、３９ｆ、３９ｇを形成する際に、同時に開口部３８ａが形成されるようなマスクを使用すればよい。このようにすれば、新たな成膜処理やパターニングを追加して行う必要がない。
【００５９】
以上のように、画素内の反射領域で、ドレイン電極３４０を露出させたので、ドレイン電極３４０に入射される光をより効率的に反射させることができる。
また、図５におけるＳＴ５１８の処理時に、開口部３８ａ内の上層膜３４０ｂを除去してもよい。これにより、開口部３８ａ内で下層膜３４０ａが露出され、下層膜３４０ａに上層膜３４０ｂよりも高い反射率の材料を使用していた場合、より高い反射率を得ることができる。たとえば、図８で説明したように、上層膜３４０ｂにＡｌＮｉＮｄＮ、下層膜３４０ａにＡｌＮｉＮｄを用いた場合が考えられる。
【００６０】
発明の実施の形態４．
本発明の実施の形態４に係るＴＦＴアレイ基板の構成について、図に基づいて説明する。
図１１は、本発明の実施の形態４に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。図１２は、本発明の実施の形態４に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図１１のＦ−Ｆ切断線における断面を示す図である。
本発明の実施の形態４では、本発明の実施の形態２および３と同様に、半透過型ＴＦＴ液晶表示装置に用いられるＴＦＴアレイ基板１０３について説明する。
【００６１】
本発明の実施の形態２および３に係るＴＦＴアレイ基板１０１、１０２では、図６、図７、図８および図９に示されるように、ドレイン電極３４０が画素内の反射領域に配置され、反射膜として機能しているのに対し、本発明の実施の形態４に係るＴＦＴアレイ基板１０３では、図１１および図１２に示されるように、ドレイン電極３４とは別に新たな反射膜５０を画素内の反射領域内のＴＦＴ素子３０上に形成している点で相違する。また、本発明の実施の形態２および３に係るＴＦＴアレイ基板１０１、１０２では、図６、図７、図８および図９に示されるように、容量電極４０がゲート配線３２１と離されて配置されているのに対し、本発明の実施の形態４に係るＴＦＴアレイ基板１０３では、図１１および図１２に示されるように、容量電極４０がゲート配線３２１に隣接して配置されている点で相違する。
【００６２】
図１１および図１２に示されるように、画素内の反射領域内では、絶縁層３８が、ＴＦＴ素子３０を構成するソース電極３３およびドレイン電極３４や、容量電極４０の上に積層されている。また、絶縁性を有する樹脂層６０が絶縁層３８上に積層されている。また、導電体構造としての画素電極２０が、樹脂層６０上に形成されている。そして、導電体構造としての反射膜５０が画素電極２０上に密着して積層されている。
図１１および図１２に示されるように、反射膜５０上には、複数の凹部７０が形成されている。この凹部７０は、反射光の散乱成分を制御するために設けられている。図１１のＦ−Ｆ切断線上には、１つの凹部７０のみが設けられているが、図１２では、便宜上、複数の凹部７０を示している。
【００６３】
図１２に示されるように、樹脂層６０および絶縁層３８にはコンタクトホール３９ｈが形成されている。また、コンタクトホール３９ｈの内側で、画素電極２０がドレイン電極３４に接続されている。なお、画素電極２０とドレイン電極３４とが電気的に接続された部分を接合部ｅとする。
また、図１２に示されるように、反射膜５０は、画素電極２０上に積層されて形成されているので、反射膜５０は、画素電極２０を介してドレイン電極３４に電気的に接続されている。従って、反射膜５０は電極としても機能する。
また、図１２に示されるように、画素内の透過領域では、画素電極２０が透明基板１０上に形成されている。また、この透過領域では、反射膜５０に開口部４３が形成されており、画素電極２０が露出されている。
【００６４】
次に、ソース配線３３１の末端部に設けられるソース端子３３３の構成について、図に基づいて説明する。図１３は、ソース配線およびソース端子の接続部分を示す模式図であって、図１３（ａ）は透過平面図、図１３（ｂ）は図１３（ａ）のＧ−Ｇ切断線における断面図である。
本発明の実施の形態１では、図３（ａ）および図３（ｂ）に示されるように、２つの小さなコンタクトホール３９ｂ、３９ｃ内側で、ソース端子３３２およびソース配線３３１の間を電気的に接続しているのに対し、本発明の実施の形態４では、図１３（ａ）および図１３（ｂ）に示されるように、大きな１つのコンタクトホール３９ｉの内側で、ソース端子３３３およびソース配線３３１の間を電気的に接続している点で相違する。なお、ソース配線３３１とソース端子３３３とが電気的に接続された部分を接合部ｆとする。
【００６５】
また、本発明の実施の形態１では、図３（ａ）および図３（ｂ）に示されるように、ソース端子３３２およびソース配線３３１の間を電気的に接続するためのコンタクトホール３９ｂ、３９ｃは、絶縁層３８にのみに形成されているのに対し、本発明の実施の形態４では、図１３（ａ）および図１３（ｂ）に示されるように、ソース端子３３３およびソース配線３３１の間を電気的に接続するためのコンタクトホール３９ｉは、絶縁層３８および樹脂層６０に形成されている点で相違する。
【００６６】
また、本発明の実施の形態１では、図３（ａ）および図３（ｂ）に示されるように、絶縁層３８上に設けられたソース端子３３２の平坦部が、実際にフレキシブルプリント基板などが接続されるパッドとなるのに対し、本発明の実施の形態４では、図１３（ａ）および図１３（ｂ）に示されるように、コンタクトホール３９ｉの内側に形成された平坦部が、実際にフレキシブルプリント基板などが接続されるパッドとなる点で相違する。
なお、本発明の実施の形態４において、ソース配線３３１およびソース端子３３２の間の電気的な接続に、図３（ａ）および図３（ｂ）に示される構造を適用してもよい。
【００６７】
次に、ゲート配線３２１の末端部に設けられるゲート端子３２３の構成について、図に基づいて説明する。図１４は、ゲート配線およびゲート端子の接続部分を示す模式図であって、図１４（ａ）は透過平面図、図１４（ｂ）は図１４（ａ）のＨ−Ｈ切断線における断面図である。
本発明の実施の形態１では、図４（ａ）および図４（ｂ）に示されるように、２つの小さなコンタクトホール３９ｄ、３９ｅ内側で、ゲート端子３２２およびゲート配線３２１の間を電気的に接続しているのに対し、本発明の実施の形態４では、図１４（ａ）および図１４（ｂ）に示されるように、大きな１つのコンタクトホール３９ｊの内側で、ゲート端子３２３およびゲート配線３２１の間を電気的に接続している点で相違する。なお、ゲート配線３２１とゲート端子３２３とが電気的に接続された部分を接合部ｇとする。
【００６８】
また、本発明の実施の形態１では、図４（ａ）および図４（ｂ）に示されるように、ゲート端子３２２およびゲート配線３２１の間を電気的に接続するためのコンタクトホール３９ｄ、３９ｅは、絶縁層３５および絶縁層３８にのみに形成されているのに対し、本発明の実施の形態４では、図１４（ａ）および図１４（ｂ）に示されるように、ゲート端子３２３およびゲート配線３２１の間を電気的に接続するためのコンタクトホール３９ｊは、絶縁層３５、絶縁層３８および樹脂層６０に形成されている点で相違する。
【００６９】
また、本発明の実施の形態１では、図４（ａ）および図４（ｂ）に示されるように、絶縁層３８上に設けられたゲート端子３２２の平坦部が、実際にフレキシブルプリント基板などが接続されるパッドとなるのに対し、本発明の実施の形態４では、図１４（ａ）および図１４（ｂ）に示されるように、コンタクトホール３９ｊの内側に形成された平坦部が、実際にフレキシブルプリント基板などが接続されるパッドとなる点で相違する。
なお、本発明の実施の形態４において、ゲート配線およびゲート端子の間の電気的な接続に、図４（ａ）および図４（ｂ）に示される構造を適用してもよい。
【００７０】
ここで、図１２、図１３（ｂ）および図１４（ｂ）に示されるように、導電体構造としての反射膜５０は、ゲート電極３２、ソース電極３３、ドレイン電極３４、ゲート配線３２３、ソース配線３３３および容量電極４０と同様に、下層膜５０ａおよび上層膜５０ｂの積層体を有している。また、下層膜５０ａは、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））を含むアルミニウム合金により形成されている。また、上層膜５０ｂは、下層膜５０ａ上に積層されて、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））および窒素を含むアルミニウム合金により形成されている。上層膜５０ｂは、１種以上の周期律表第８族元素（たとえばニッケル（Ｎｉ））を含むアルミニウム合金に、窒素を添加して形成されている。
【００７１】
このように、上層膜５０ｂを、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された下層膜５０ａ上に積層して、１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成したことにより、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができ、発明の実施の形態１と同様の効果を奏する。
また、更に、接続部ｅ，ｆ，ｇにおける上層膜５０ｂ等の膜厚は、接続部ｅ，ｆ，ｇ以外における上層膜５０ｂ等の膜厚よりも薄くするとよい。このように構成することにより接続部ｅ、ｆ、ｇにおける接続抵抗を小さくすることができる。なお、更に、接続部ｅ，ｆ，ｇにおいて、上層膜５０ｂ等を除去してもよい。これにより、更に、接続部ｅ、ｆ、ｇにおける接続抵抗を小さくすることができる。
【００７２】
次に、本発明の実施の形態４に係るＴＦＴアレイ基板１０３の製造方法について、図に基づいて説明する。図１５は、本発明の実施の形態４に係るＴＦＴアレイ基板の製造フローを示す図である。なお、説明の便宜上、図５同様に、複数の工程に分けて説明する。
図１５に示されるように、Ａ工程〜Ｃ工程の各処理は、本発明の実施の形態１に係るＴＦＴアレイ基板１００の製造フローと同様であるので、これらＡ工程〜Ｃ工程の説明を省略して、本発明の実施の形態４に係るＴＦＴアレイ基板１０３の製造方法について説明する。なお、Ｃ工程を経て、透明基板１０上に、バリアメタル３７、ソース電極３３、ソース配線３３１、ゲート電極３２、ゲート配線３２１およびドレイン電極３４が形成されている。
【００７３】
Ｆ工程について、説明する。Ｆ工程では、透明基板１０上に絶縁層３８および樹脂層６０を形成する。
まず、絶縁膜３８の材料である窒化シリコン（ＳｉＮ）膜を透明基板１０上に成膜する（ＳＴ１５１６）。具体的には、好適な例として、化学気相成膜（ＣＶＤ）法を用いて、１００ｎｍの窒化シリコン（ＳｉＮ）膜を成膜する。
【００７４】
次に、第４回目の写真製版を行う（ＳＴ１５１７）。
まず、絶縁膜３８上に、樹脂層６０の材料である有機樹脂膜を塗布して、露光および現像を行なった。この際に、凹部７０の位置に対応して、有機樹脂膜にも凹部６０ａを形成した。そして、有機樹脂膜に対して、ベークを行う。ベークを行うことにより、有機樹脂膜により形成される樹脂層６０の形状維持性を高めることができる。具体的には、好適な例として、ＪＳＲ株式会社製の商品名ＰＣ−３３５の有機樹脂膜を３μｍ塗布し、この有機樹脂膜の表面に凹部６０ａを複数個形成し、凹部６０ａが形成された有機樹脂膜に対して約１５０℃でベークを行う。
【００７５】
次に、ドライエッチィングを行う（ＳＴ１５１８）。具体的には、好適な例として、フッ素（Ｆ）系ガスを用いたドライエッチング法により、ＳｉＮ膜をエッチングして、所望のパターン形状に形成する。また、このＳＴ１５１８の処理時に、絶縁膜３８および樹脂層６０などに、コンタクトホール３９ｈ、３９ｉ、３９ｊも形成する。コンタクトホール３９ｊを形成するには、絶縁層３５、絶縁層３８および樹脂層６０に対して、エッチングを施す必要がある。なお、Ｆ工程の各処理にはいる前に、予め、絶縁層３５内にコンタクトホール３９ｊを形成しておいてもよい。
【００７６】
また、ＳＴ１５１８の処理時に、各コンタクトホール３９ｈ、３９ｉ、３９ｊ内の上層膜３４ｂ、３２１ｂ、３３１ｂの一部または全部を除去してもよい。これにより、各コンタクトホール３９ｈ等の内側の上層膜３４ｂ等の膜厚は、各コンタクトホール３９ｈ等の外側における上層膜３４ｂ等の膜厚よりも小さくなる。この結果、各接続部ｅ、ｆ、ｇにおいて、上層膜３４ｂ等および下層膜３４ａ等の積層体と、画素電極２０やゲート端子３２３やソース端子３３３との間を、より低抵抗で電気的に接続することができる。
そして、透明基板１０を純水により洗浄する（ＳＴ１５１９）。なお、ＳＴ１５１７でフォトレジストではなく、有機膜を塗布しているから、ＳＴ１５１９ではレジストを透明基板１０上から除去しなくてもよい。ただし、ＳＴ１５１９の純水洗浄前にレジスト除去を行う場合、ＳＴ１５１８のドライエッチィング時に一部発生する有機膜の分解汚染異物を除去することができ、更に歩留まりを向上させることができる。
【００７７】
次に、Ｇ工程について、説明する。Ｇ工程では、透明基板１０上に、画素電極２０、ゲート端子３２３およびソース端子３３３を形成する。
まず、第３の金属薄膜を成膜する（ＳＴ１５２０）。具体的には、ＳＴ５２０と同様の処理を行う。このとき、ＳＴ１５１８の処理時に形成された各コンタクトホール３９ｈ、３９ｉ、３９ｊの内側にもＩＴＯ膜が成膜され、上層膜３４ｂ等および下層膜３４ａ等の積層体とＩＴＯ膜との間が電気的に接続される。
【００７８】
次に、第５回目の写真製版を行う（ＳＴ１５２１）。具体的には、ＳＴ５２１の処理と同様の処理を行う。次に、ウエットエッチィングを行う（ＳＴ１５２２）。具体的には、ＳＴ５２２の処理と同様の処理を行い、ＩＴＯ膜を所望のパターン形状に形成する。
そして、フォトレジストを透明基板１０上から除去し（ＳＴ１５２３）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ１５２３）。
以上の工程を経て、透明基板１０上に、画素電極２０、ゲート端子３２３およびソース端子３３３が形成される。
【００７９】
次に、Ｈ工程について、説明する。Ｈ工程では、透明基板１０上に、反射膜５０を形成する。
まず、第４の金属薄膜を成膜する（ＳＴ１５２４）。具体的には、ＳＴ５０２の処理と同様の処理を行う。
このようにして、透明基板１００上の樹脂層６０上に、膜厚２００ｎｍのＡｌＮｉＮｄの下層膜と、この下層膜上に積層された膜厚１０ｎｍのＡｌＮｉＮｄＮの上層膜とが形成される。このときのＡｌＮｉＮｄＮの上層膜の窒素元素組成も、約１８重量パーセント（％）である。
【００８０】
次に、第６回目の写真製版を行う（ＳＴ１５２５）。具体的には、ＳＴ５０３の処理と同様の処理を行う。次に、ウエットエッチィングを行う（ＳＴ１５２６）。具体的には、図５のＳＴ５０４の処理と同様の処理を行い、ＡｌＮｉＮｄの下層膜とＡｌＮｉＮｄＮの上層膜の積層体とを所望のパターン形状に形成する。そして、フォトレジストを透明基板１０上から除去し（ＳＴ１５２７）、フォトレジストが除去された透明基板１０を純水により洗浄する（ＳＴ１５２７）。
以上の工程を経て、反射膜５０が透明基板１０上に形成される。そして、ＴＦＴアレイ基板１０３が完成される。
【００８１】
このようにして、上層膜５０ｂ等を、１種以上の周期律表第８族元素を含むアルミニウム合金により形成された下層膜５０ａ等の上に積層して、上記１種以上の周期律表第８族元素および窒素を含むアルミニウム合金により形成することにより、簡素な構成で、耐アルカリ性に優れ、加工精度の高い導電体構造を簡単に得ることができる。そして、フォトレジスト除去時において、有機アルカリ溶液が用いられても、上層膜５０ｂおよび下層膜５０ａの積層体が、溶解してしまうのを低減することができる。
【００８２】
なお、図１５のＨ工程の後に、リン酸および硝酸を含む溶液を使用するウエットエッチング法やフッ素系ガスを使用するドライエッチング法を用いて、短時間のライトエッチングを行うことにより、反射膜５０の上層膜５０ｂを除去して、反射膜５０の下層膜５０ａを露出させてもよい。このようにすることにより、更に反射膜５０の反射特性を高めることができる。
【００８３】
以上の説明は、本発明を実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。
上記実施の形態１〜４の説明では、上層膜および下層膜のそれぞれに含まれる１種以上の周期律表第８族元素を含むアルミニウム合金は共通のものであるとして説明したが、上層膜および下層膜のそれぞれに含まれる１種以上の周期律表第８族元素を含むアルミニウム合金を異なるものとしてもよい。これにより、簡素な構成で、耐アルカリ性に優れ、窪み（ボイド）の発生を抑制され、加工精度の高い導電体構造を簡単に得ることができる。この場合、上層膜または下層膜の１種以上の周期律表第８族元素を含むアルミニウム合金は用途に応じて選択するとよい。
【００８４】
すなわち、例えば上層膜および下層膜の積層体を配線に使用する場合には下層膜の周期律表第８族元素は配線抵抗を上げにくい元素とし、反射膜に使用する場合には下層膜の周期律表第８族元素は反射率が高い元素とするなどするとよい。なお、製造効率を考慮する場合は、上記実施の形態１〜４の説明のように、上層膜および下層膜のそれぞれに含まれる１種以上の周期律表第８族元素を含むアルミニウム合金は共通のものとする方がより好ましい。
上記実施の形態１〜４の説明では、ＴＦＴ液晶表示装置用のＴＦＴアレイ基板を用いて例示したが、これに限らず、本実施の形態に係る発明を、低温ポリシリコンＴＦＴアレイ基板や有機ＥＬアレイ基板等の他の種類の素子基板や素子基板上に形成される導電体構造にも採用できる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施の形態１に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。
【図２】本発明の実施の形態１に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図１のＡ−Ａ切断線における断面を示す図である。
【図３】ソース配線およびソース端子の接続部分を示す模式図であって、図３（ａ）は透過平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ切断線における断面図である。
【図４】ゲート配線およびゲート端子の接続部分を示す模式図であって、図４（ａ）は透過平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ切断線における断面図である。
【図５】本発明の実施の形態１に係るＴＦＴアレイ基板の製造フローを示す図である。
【図６】本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。
【図７】本発明の実施の形態２に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図６のＤ−Ｄ切断線における断面を示す図である。
【図８】本発明に係る導電体構造の反射率と、一般に電極や配線に使用される金属膜の反射率とを示す図である。
【図９】本発明の実施の形態３に係るＴＦＴアレイ基板の要部構成を示す透過平面図である。
【図１０】本発明の実施の形態３に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図９のＥ−Ｅ切断線における断面を示す図である。
【図１１】本発明の実施の形態４に係るＴＦＴアレイ基板の要部構成を示す平面図である。
【図１２】本発明の実施の形態４に係るＴＦＴアレイ基板の要部構成を示す断面図であって、図１１のＦ−Ｆ切断線における断面を示す図である。
【図１３】ソース配線およびソース端子の接続部分を示す模式図であって、図１３（ａ）は透過平面図、図１３（ｂ）は図１３（ａ）のＧ−Ｇ切断線における断面図である。
【図１４】ゲート配線およびゲート端子の接続部分を示す模式図であって、図１４（ａ）は透過平面図、図１４（ｂ）は図１４（ａ）のＨ−Ｈ切断線における断面図である。
【図１５】本発明の実施の形態４に係るＴＦＴアレイ基板の製造フローを示す図である。
【符号の説明】
【００８６】
１００、１０１、１０２、１０３  ＴＦＴアレイ基板
１０  透明基板
２０、２００  画素電極
３０  ＴＦＴ素子
３１  半導体膜
３２  ゲート電極
３２ａ  ゲート電極の下層膜
３２ｂ  ゲート電極の上層膜
３２１  ゲート配線
３２１ａ  ゲート配線の下層膜
３２１ｂ  ゲート配線の上層膜
３２２、３２３  ゲート端子
３３  ソース電極
３３ａ  ソース電極の下層膜
３３ｂ  ソース電極の上層膜
３３１  ソース配線
３３１ａ  ソース配線の下層膜
３３１ｂ  ソース配線の上層膜
３３２、３３３  ソース端子
３４、３４０  ドレイン電極
３４ａ、３４０ａ  ドレイン電極の下層膜
３４ｂ、３４０ｂ  ドレイン電極の上層膜
３５  絶縁層
３６  オーミックコンタクト層
３７  バリアメタル
３８  絶縁層
３８ａ  開口部
３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅ  コンタクトホール
３９ｆ、３９ｇ、３９ｈ、３９ｉ、３９ｊ  コンタクトホール
４０  容量電極
４０ａ  容量電極の下層膜
４０ｂ  容量電極の上層膜
４３  開口部
５０  反射膜
５０ａ  反射膜の下層膜
５０ｂ  反射膜の上層膜
６０  樹脂層
６０ａ  凹部
７０  凹部
ａ、ｂ１、ｂ２、ｃ１、ｃ２、ｄ、ｅ、ｆ  接合部
【図１】
2007123672.tif 000003
【図２】
2007123672.tif 000004
【図３】
2007123672.tif 000005
【図４】
2007123672.tif 000006
【図５】
2007123672.tif 000007
【図６】
2007123672.tif 000008
【図７】
2007123672.tif 000009
【図８】
2007123672.tif 000010
【図９】
2007123672.tif 000011
【図１０】
2007123672.tif 000012
【図１１】
2007123672.tif 000013
【図１２】
2007123672.tif 000014
【図１３】
2007123672.tif 000015
【図１４】
2007123672.tif 000016
【図１５】
2007123672.tif 000017