(57)【要約】      （修正有）【課題】半導体チップの実装面積を節約できるとともに、放熱性の良好な半導体装置およびその製造方法ならびにその実装構造を提供する。【解決手段】半導体装置１およびその実装構造は、パワーＭＯＳＦＥＴ２と、その電極３，４，５にそれぞれハンダ６を介して電気的に接続した金属板７，８，９とを備え、金属板７，８，９のそれぞれは、一方には各電極３，４，５と当接する端面７ａ，８ａ，９ａを有し、他方には、主面２ａ（２ｂ）の外部領域に主面２ａ（２ｂ）に対して垂直な同一平面を形成する端面７ｂ，８ｂ，９ｂを有する。【選択図】図１
2007123579.tif 000002
【特許請求の範囲】
【請求項１】
表裏両主面にそれぞれ電極を有する半導体チップと、前記電極にそれぞれ電気的に接続した複数の金属板とを備え、前記複数の金属板のそれぞれは、一方には前記各電極と当接する第１端面を有し、他方には、前記主面の外部領域に前記主面に対して垂直な同一平面を形成する第２端面を有することを特徴とした半導体装置。
【請求項２】
前記複数の金属板の第２端面で自立可能なことを特徴とした請求項１に記載の半導体装置。
【請求項３】
前記金属板に、さらに、放熱用フィンを備えたことを特徴とした請求項1または２に記載の半導体装置。
【請求項４】
前記半導体チップは、パワーＭＯＳＦＥＴであることを特徴とした請求項1から３のいずれかに記載の半導体装置。
【請求項５】
前記電極と前記複数の金属板との電気的接続は、導電性接着材料を介して接続したことを特徴とした請求項１から４のいずれかに記載の半導体装置。
【請求項６】
表裏両主面にそれぞれ電極を有する半導体チップと、前記電極にそれぞれ電気的に接続した複数の金属板とを備え、前記複数の金属板のそれぞれは、一方には前記各電極と当接する第１端面を有し、他方には、前記主面の外部領域に前記主面に対して垂直な同一平面を形成する第２端面を有する半導体装置の実装構造であって、前記第２端面を回路基板に当接させて搭載することを特徴とした半導体装置の実装構造。
【請求項７】
前記金属板に、さらに、放熱用フィンを備えたことを特徴とした請求項６に記載の半導体装置の実装構造。
【請求項８】
前記半導体チップは、パワーＭＯＳＦＥＴであることを特徴とした請求項６または７に記載の半導体装置の実装構造。
【請求項９】
前記電極と前記複数の金属板との電気的接続は、導電性接着材料を介して接続したことを特徴とした請求項６から８のいずれかに記載の半導体装置の実装構造。
【請求項１０】
半導体チップの表面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第1のリードフレームと、前記第1のリードフレームに対応し、前記半導体チップの裏面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレームを準備する工程と、前記半導体チップを導電性接着材料を介して前記第１，２のリードフレームで挟むように配置して接続する工程と、前記第１，２のリードフレームのそれぞれの支持部を切断し半導体装置の部分を前記第１，２のリードフレームから分離する工程とを含むことを特徴とした半導体装置の製造方法。
【請求項１１】
前記第１，２のリードフレームは、その製造過程において、該リードフレームの面と垂直方向の曲げ加工を行う工程を含むことを特徴とした請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面実装型の半導体装置およびその製造方法ならびにその実装構造に関する。
【背景技術】
【０００２】
近年、携帯電話、ＰＣ、サーバなど多くの電子機器の小型化に伴い、半導体チップを回路基板に搭載するに際し、実装面積の省スペース化や良好な放熱性が求められている。このため、これまではリードフレーム上に半導体チップを搭載し、金線やアルミ線などで内部接続をした後、樹脂封止するプラスチックモールドパッケージが主流であったが新しい形態のパッケージが提案・開発されている。
【０００３】
例えば、このような省スペース化や放熱性に配慮した従来の半導体装置およびその実装構造の一例を図６に示す。図６（ａ）は半導体装置の概略構成図であり、図６（ｂ）は、その半導体装置を回路基板に搭載した実装構造を示す概略構成図である。
【０００４】
先ず、図６（ａ）において、８０は半導体チップとしてのパワーＭＯＳＦＥＴ、８０ａはソース電極、８０ｂはゲート電極、８０ｃはドレイン電極、８１はハンダ、８２は第1リード、８２ａは第1リードの第1端子部、８２ｂは第1リードの第２端子部、８４は第２リード、８４ａは第２リードの第1端子部、８４ｂは第２リードの第２端子部、８６は導電板である。
【０００５】
そして、第1リード８２の第1端子部８２ａはソース電極８０ａに、第２リード８４の第１端子部８４ａはゲート電極８０ｂに、導電板８６はドレイン電極８０ｃにそれぞれハンダ８１を介して電気的に接続されている。
【０００６】
ここで、第1リード８２の第２端子部８２ｂの裏面と、第２リード８４の第２端子部８４ｂの裏面と、導電板８６の裏面とは同一平面を形成している。
【０００７】
このため、図６（ｂ）に示すように、回路基板に搭載する際に、第1リード８２の第２端子部８２ｂの裏面と、第２リード８４の第２端子部８４ｂの裏面と、導電板８６の裏面とは、すべてが回路基板に隙間なく搭載可能となっている。
【０００８】
このような半導体装置およびその実装構造によると、実装面積を比較的小さくでき、パワーＭＯＳＦＥＴ８０からの発熱をハンダ８１および第1，２リード８２，８４，導電板８６を通して、空気中や回路基板に放熱させることができる。（例えば、特許文献１参照）。
【０００９】
また、従来の半導体装置およびその実装構造の他の例を図７に示す。図７（ａ）は半導体装置の分解斜視図であり、図７（ｂ）は、その半導体装置を回路基板に上下反転させて搭載した実装構造を示す概略構成図である。
【００１０】
先ず、図７（ａ）において、２１はパワーＭＯＳＦＥＴ、２２はソース電極、２３はドレイン電極、２４はゲート電極、３６はハンダ、３０，３２,３４はクリップと呼ぶ導電体であり、３８はパッシベーション膜である。
【００１１】
ここで、クリップ３０は、ドレイン電極２３とハンダ３６を介して電気的に接続したベース部３０ｂと、回路基板と接続予定のコンタクト部３０ｃと、それらを繋ぐ延長部３０ａで一体形成され、クリップ３２は、ソース電極２２とハンダ３６を介して電気的に接続したベース部３２ｂと、回路基板と接続予定のコンタクト部３２ｃと、それらを繋ぐ延長部３２ａで一体形成され、クリップ３４は、ゲート電極２４とハンダ３６を介して電気的に接続したベース部３４ｂと、回路基板と接続予定のコンタクト部３４ｃと、それらを繋ぐ延長部３４ａで一体形成されている。
【００１２】
尚、クリップ３０は、延長部３０ａとパワーＭＯＳＦＥＴ２１との間に隙間があくように取り付けられている。
【００１３】
また、クリップ３０のコンタクト部３０ｃの外側面と、クリップ３２のコンタクト部３２ｃの外側面と、クリップ３４のコンタクト部３４ｃの外側面とは、同一平面を形成するように取り付けられている。
【００１４】
このため、図７（ｂ）に示すように、回路基板に搭載する際に、クリップ３０のコンタクト部３０ｃの外側面と、クリップ３２のコンタクト部３２ｃの外側面と、クリップ３４のコンタクト部３４ｃの外側面とは、すべてが回路基板の導電性パッド６８，７０，７２に隙間なく搭載可能となっている。
【００１５】
このような半導体装置および実装構造によると、実装面積を比較的小さくでき、パワーＭＯＳＦＥＴ２１からの発熱をハンダ３６およびクリップ３０，３２，３４を通して、空気中や回路基板に放熱させることができる。（例えば、特許文献２参照）。
【００１６】
尚、他の関連文献として、共通電極板を挟んで、複数の半導体チップを含む半導体ユニットをボルトとナットを用いて縦方向に組み立てた構成が提案されている。（例えば、特許文献３参照）。
【００１７】
【特許文献１】ＵＳ２００２／０１７９９９４Ａ１    Ｆｉｇ.７
【特許文献２】ＵＳ６８４１８６５Ｂ２    Ｆｉｇ.１Ａ
【特許文献３】特開平１１−７４４５６号公報    図２
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述のような半導体装置およびその実装構造でも、省スペース化の点で、少なくとも半導体チップの主面の面積よりも大きくなってしまうという制約が残り、まだ十分とは言えなかった。
【課題を解決するための手段】
【００１９】
本発明の半導体装置は、表裏両主面にそれぞれ電極を有する半導体チップと、電極にそれぞれ電気的に接続した複数の金属板とを備え、複数の金属板のそれぞれは、一方には各電極と当接する第１端面を有し、他方には、主面の外部領域に主面に対して垂直な同一平面を形成する第２端面を有することを特徴とした半導体装置である。
【００２０】
また、本発明の半導体装置の実装構造は、表裏両主面にそれぞれ電極を有する半導体チップと、電極にそれぞれ電気的に接続した複数の金属板とを備え、複数の金属板のそれぞれは、一方には各電極と当接する第１端面を有し、他方には、主面の外部領域に主面に対して垂直な同一平面を形成する第２端面を有する半導体装置の実装構造であって、第２端面を回路基板に当接させて搭載することを特徴とした半導体装置の実装構造である
【００２１】
また、本発明の半導体装置の製造方法は、半導体チップの表面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第1のリードフレームと、第1のリードフレームに対応し、半導体チップの裏面側に接続予定の金属板を、支持部で支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレームを準備する工程と、半導体チップを導電性接着材料を介して第１，２のリードフレームで挟むように配置して接続する工程と、第１，２のリードフレームのそれぞれの支持部を切断し半導体装置の部分を第１，２のリードフレームから分離する工程とを含むことを特徴とした半導体装置の製造方法である。
【発明の効果】
【００２２】
本発明の半導体装置およびその実装構造によると、半導体チップの主面を回路基板に対して垂直に搭載するため実装面積を小さくできる。また、半導体チップの両主面が空間に対向するため、半導体チップの発熱は主に空気中に放熱され回路基板への放熱量を低減できる。このため、その結果として回路基板上の周辺の実装部品の温度上昇を抑制できる。また、本発明の半導体装置の製造方法によると作業性よく、組立精度のよい半導体装置が製造できる。
【発明を実施するための最良の形態】
【００２３】
本発明は、半導体チップを、より小さい実装面積で搭載するとともに良好な放熱性が得られる半導体装置およびその実装構造を提供するという目的を、半導体チップと、半導体チップの表裏両主面の各電極と電気的に接続され、半導体チップの主面の外部領域に主面に対して垂直な同一平面を形成する端面を有する複数の金属板とを備えた半導体装置およびその実装構造により実現した。
【実施例】
【００２４】
本発明の半導体装置およびその実装構造の一例を図１，図２に示す。図１は半導体装置の分解斜視図であり、図２は、その半導体装置を回路基板に搭載した実装構造を示す側面図である。
【００２５】
先ず、図１，２において、１は本発明の半導体装置、２は半導体チップとしてのパワーＭＯＳＦＥＴ、３はゲート電極、４はソース電極、５はドレイン電極、６はハンダ、７，８,９は金属板である。
【００２６】
ここで、ゲート電極３およびソース電極４はパワーＭＯＳＦＥＴ２の表側の主面２ａに区画されて形成され、ドレイン電極５はパワーＭＯＳＦＥＴ２の裏側の主面２ｂの全面に形成されている。
【００２７】
また、金属板７，８，９は、例えば、ハンダ付け性および熱伝導性の良い銅合金などで成るＬ字形をした一体形成品であり、金属板７，８，９のそれぞれの一方の面として、（図中）Ｌ字形の長辺を形成する面のうちのＬ字形の短辺の突出方向の背面７ａ，８ａ，９ａの所定部分が、それぞれゲート電極３，ソース電極４，ドレイン電極５とハンダ６を介して電気的に接続されている。
【００２８】
また、金属板７，８，９のそれぞれの他方の面として、（図中）Ｌ字形の短辺を形成する面のうち、Ｌ字形の長辺の突出方向の背面７ｂ，８ｂ，９ｂは、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）の外部領域に、主面２ａ（２ｂ）に対して垂直な同一平面を形成するように取り付けられている。
【００２９】
尚、背面７ｂ，８ｂ，９ｂの面積は、背面７ｂ，８ｂ，９ｂを接地面として半導体装置１が自立可能な面積とする。
【００３０】
このため、図２に示すように、回路基板に搭載する際に、Ｌ字形の長辺突出方向の背面７ｂ，８ｂ，９ｂは、すべてが回路基板に隙間なく自立して搭載可能となっているとともに、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）は回路基板に対して垂直となる。
【００３１】
このような半導体装置１およびその実装構造によると、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）を回路基板に対して垂直に搭載するため、比較的面積の小さいパワーＭＯＳＦＥＴ側面と金属板７，８，９の端面７ｂ，８ｂ，９ｂの合計面積まで省スペース化が図れるようになる。また、放熱性の点で、面積の大きいパワーＭＯＳＦＥＴ２の２つの主面２ａ，２ｂが回路基板に対向することなく、空間に対向するため、パワーＭＯＳＦＥＴ２で発生した熱はハンダ６および金属板７，８，９を通してそのほとんどが空気中に放熱され、回路基板の過剰な温度上昇を招くことがなくその結果、周辺の実装部品に悪影響を及ぼすことがない。
【００３２】
次に、パワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）への金属板７，８，９の取付け方法は、特に限定するものではないが、例えば、図３に示すように、パワーＭＯＳＦＥＴ２の裏面２ｂ側に接続予定の金属板９を後工程で切断可能な細い支持部１０で支持した形態で所定間隔に配列して連続的に一体形成した第1のリードフレーム１１と、第1のリードフレーム１１に対応し、パワーＭＯＳＦＥＴ２の表面２ａ側に接続予定の金属板７，８を、後工程で切断可能な細い支持部１２ａ，１２ｂで支持した形態で所定間隔に配列して連続的に一体形成した第２のリードフレーム１３とを準備する。
【００３３】
そして、第１，２のリードフレーム１１，１３とパワーＭＯＳＦＥＴ２とを、パワーＭＯＳＦＥＴ２をハンダ１４などの導電性接着材料を介して第１，２のリードフレーム１１，１３で挟む格好に保持する位置決め用治具（図示せず）にセットして接続する。
【００３４】
ここで、位置決め用治具（図示せず）は、第１，２のリードフレーム１１，１３の金属板７，８，９部分の端面７ｂ，８ｂ，９ｂがパワーＭＯＳＦＥＴ２の主面２ａ（２ｂ）に対して垂直な同一平面を形成するように設計されている。
【００３５】
接続が完了したら、次に、図４に示すように、第１，２のリードフレーム１１，１３のそれぞれの支持部１０，１２ａ，１２ｂを切断金型（図示せず）などを用いて切断し半導体装置１となる予定の部分を切断分離する。
【００３６】
このような半導体装置1の製造方法によると、作業性よく組立精度のよい半導体装置１が製造でき好適である。
【００３７】
また、このような半導体装置１の他の例として、図５に示すように、金属板８，９にさらに銅合金またはアルミニウムなどでなる放熱用フィン１５ａ，１５ｂをハンダ１６（または銀ペースト）などを介して取り付ける構成とすると空気中への放熱性の向上が図れ、好適である。
【００３８】
尚、上記では、半導体チップとして、比較的発熱量が大きいパワーＭＯＳＦＥＴの例で説明したが、特にこれに限るわけではなく、表裏面に電極を有する半導体チップであれば何でもよいことは言うまでもない。また、上記では、金属板７，８，９を銅合金の例で説明したが、特にこれに限るわけではなくハンダや銀ペーストなどの導電性接着剤で接続可能で放熱性がよい材料であれば何でもよい。
【産業上の利用可能性】
【００３９】
本発明は、半導体チップの実装面積を節約できるとともに、放熱性の良好な半導体装置およびその製造方法ならびに実装構造に適用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の半導体装置の一例の分解斜視図
【図２】本発明の半導体装置の実装構造の側面図
【図３】本発明の半導体装置の製造方法の一例の説明図（１）
【図４】本発明の半導体装置の製造方法の一例の説明図（２）
【図５】本発明の半導体装置の他の例の側面図
【図６】従来の半導体装置とその実装構造の一例の概略構成図
【図７】従来の他の例の半導体装置の分解斜視図とその実装構造の概略構成図
【符号の説明】
【００４１】
１    本発明の半導体装置
２，２１，８０    パワーＭＯＳＦＥＴ
２ａ，２ｂ    パワーＭＯＳＦＥＴ２の主面
３，２４，８０ｂ    ゲート電極
４，２２，８０ａ    ソース電極
５，２３，８０ｃ    ドレイン電極
６，１４，１６，３６，８１    ハンダ
７，８，９    金属板
７ａ，８ａ，９ａ    金属板７，８，９のＬ字形の短辺の突出方向の背面
７ｂ，８ｂ，９ｂ    金属板７，８，９のＬ字形の長辺の突出方向の背面
１０，１２ａ，１２ｂ    支持部
１１    第１のリードフレーム
１３    第２のリードフレーム
１５ａ，１５ｂ    放熱用フィン
３０，３２,３４    クリップ
３０ａ，３２ａ，３４ａ    延長部  
３０ｂ，３２ｂ，３４ｂ    ベース部  
３０ｃ，３２ｃ，３４ｃ    コンタクト部
３８    パッシベーション膜
６８，７０，７２    導電性パッド
８２    第1リードフレーム
８２ａ    第1リードフレームの第1端子部
８２ｂ    第1リードフレームの第２端子部
８４    第２リードフレーム
８４ａ    第２リードフレームの第1端子部
８４ｂ    第２リードフレームの第２端子部
８６    導電板
【図１】
2007123579.tif 000003
【図２】
2007123579.tif 000004
【図３】
2007123579.tif 000005
【図４】
2007123579.tif 000006
【図５】
2007123579.tif 000007
【図６】
2007123579.tif 000008
【図７】
2007123579.tif 000009