(57)【要約】【課題】表示パネルに付設される電源ドライバを小型化、低コスト化することができるとともに、発光素子を表示信号に応じた適切な輝度階調で発光動作させることができる表示装置及びその駆動制御方法を提供する。【解決手段】表示装置１００は、複数の表示画素ＥＭが二次元配列された表示パネル１１０の行方向に配設された複数の走査ラインＳＬに走査信号Ｖselを順次印加する走査ドライバ１２０と、各行の走査ラインＳＬに並行に配設された複数の第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢに、各々第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomを順次印加する第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂと、表示パネル１１０の列方向に配設された複数のデータラインＤＬを介して、表示データに応じた階調電流Ｉdataを各表示画素ＥＭへ供給するデータドライバ１４０と、を有している。【選択図】図２
2007248800.tif 000002
【特許請求の範囲】
【請求項１】
行方向に配設された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に、電流駆動型の発光素子と該発光素子に発光駆動電流を供給する発光駆動素子とからなる複数の表示画素が配列された表示パネルを備えた表示装置において、
前記表示パネルは、各行ごとに、前記表示画素に設けられる前記発光素子の一端に前記発光駆動素子を介して接続された第１の電源ラインと、前記発光素子の他端に接続された第２の電源ラインと、を有し、
前記第１の電源ライン及び前記第２の電源ラインを介して、前記各行の表示画素に個別に電源電圧を印加する手段を備えることを特徴とする表示装置。
【請求項２】
前記表示装置は、
前記表示パネルの前記各行の表示画素に対して、前記選択ラインを介して所定のタイミングで選択信号を印加し、選択状態に設定する選択駆動部と、
所望の画像情報を表示するための表示データに応じた階調信号を生成し、前記選択状態に設定された行の前記表示画素に印加するデータ駆動部と、
前記各行の表示画素に対して、前記第１の電源ラインを介して所定のタイミングで第１の電源電圧を印加する第１の電源駆動部と、
前記各行の表示画素に対して、前記第２の電源ラインを介して所定のタイミングで第２の電源電圧を印加する第２の電源駆動部と、
タイミング制御信号を供給することにより、前記選択駆動部及び前記データ駆動部、前記第１及び第２の電源駆動部の各々を所定のタイミングで動作させる駆動制御部と、
を備えていることを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１の電源駆動部及び前記第２の電源駆動部は、
相互に電圧レベルが反転関係となる前記第１の電源電圧及び前記第２の電源電圧を生成する手段と、
前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を同期して印加する手段と、
を有することを特徴とする請求項２記載の表示装置。
【請求項４】
前記駆動制御部は、前記選択駆動部から前記選択ラインに前記選択信号を印加するタイミングに同期して、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする請求項２又は３記載の表示装置。
【請求項５】
前記駆動制御部は、前記選択駆動部から前記選択ラインに前記選択信号を印加するタイミングに先立って、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする請求項２又は３記載の表示装置。
【請求項６】
前記駆動制御部は、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、任意のタイミングで前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする請求項２又は３記載の表示装置。
【請求項７】
前記表示画素の前記発光駆動素子は、前記発光素子に前記発光駆動電流を流す電流路と、前記発光駆動電流の供給状態を制御する制御端子を備え、前記データ駆動部から印加される前記階調信号に基づいて、前記制御端子と前記電流路の一端側との間に前記階調信号に応じた電圧成分が保持されるように構成されていることを特徴とする請求項１乃至６のいずれかに記載の表示装置。
【請求項８】
前記表示画素の各々は、前記発光素子の発光動作を制御する発光駆動回路を備え、
前記発光駆動回路は、少なくとも、電流路の一端側が前記発光素子の電流供給側の端子に接続され、該電流路の他端側が前記第１の電源ラインに接続された第１のスイッチ手段と、制御端子が前記選択ラインに接続され、電流路の一端側が前記第１の電源ラインに接続され、該電流路の他端側が前記第１のスイッチ手段の制御端子に接続された第２のスイッチ手段と、制御端子が前記選択ラインに接続され、電流路の一端側が前記データラインが接続され、該電流路の他端側が前記発光素子の電流供給側の端子に接続された第３のスイッチ手段と、を備え、
前記発光駆動素子は、前記第１のスイッチ手段であることを特徴とする請求項１乃至７のいずれかに記載の表示装置。
【請求項９】
前記発光駆動素子、又は、前記第１乃至第３のスイッチ手段は、アモルファスシリコンからなる半導体層を備えた電界効果型の薄膜トランジスタであることを特徴とする請求項１乃至８のいずれかに記載の表示装置。
【請求項１０】
前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至９のいずれかに記載の表示装置。
【請求項１１】
行方向に配設された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に、電流駆動型の発光素子と該発光素子に発光駆動電流を供給する発光駆動素子とからなる複数の表示画素が配列された表示パネルを備え、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に選択信号を順次印加して、選択状態に設定し、当該選択タイミングに同期して、所望の画像情報を表示するための表示データに応じた階調信号を印加することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに前記所望の画像情報を表示する表示装置の駆動制御方法において、
各行の前記表示画素ごとに、当該表示画素に設けられる前記発光素子の一端に前記発光駆動素子を介して接続された第１の電源ライン、及び、前記発光素子の他端に接続された第２の電源ラインに対して、相互に電圧レベルが反転関係となる第１の電源電圧及び第２の電源電圧を印加することを特徴とする表示装置の駆動制御方法。
【請求項１２】
前記選択ラインに前記選択信号を印加して、当該選択ラインに接続された前記表示画素を選択状態に設定するタイミングに同期して、前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする請求項１１記載の表示装置の駆動制御方法。
【請求項１３】
前記選択ラインに前記選択信号を印加して、当該選択ラインに接続された前記表示画素を選択状態に設定するタイミングに先立って、前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする請求項１１記載の表示装置の駆動制御方法。
【請求項１４】
前記第１の電源ライン及び前記第２の電源ラインの各々に、任意のタイミングで前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする請求項１１記載の表示装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子を、複数配列してなる表示パネルを備えた表示装置及びその駆動制御方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）や無機エレクトロルミネッセンス素子（無機ＥＬ素子）、あるいは、発光ダイオード（ＬＥＤ）等のような発光素子を、マトリクス状に配列した表示パネル（表示画素アレイ）を備えた発光素子型の表示デバイス（発光素子型ディスプレイ）が注目されている。
【０００３】
特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化や低消費電力化が可能である、という極めて優位な特徴を有している。
【０００４】
そして、このような発光素子型ディスプレイにおいては、発光素子の動作（発光状態）を制御するための駆動制御機構や制御方法が種々提案されている。例えば、特許文献１等には、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、表示データに応じた所定の発光駆動電流を供給して該発光素子を発光駆動制御するための複数のスイッチング素子（薄膜トランジスタ）からなる駆動回路（発光駆動回路）を備えた構成が記載されている。
【０００５】
図１５は、従来技術における表示画素（発光駆動回路及び発光素子）を備えた発光素子型ディスプレイの要部構成例を示す等価回路図であり、図１６は、従来技術における表示画素（発光駆動回路及び発光素子）を備えた発光素子型ディスプレイの要部構成例を示す概略断面図である。なお、図１６においては、図示の都合上、各表示画素の発光駆動回路を構成する複数のスイッチング用トランジスタのうち、発光素子に直接発光駆動電流を供給するトランジスタ（発光駆動素子）のみを示す。
【０００６】
例えば特許文献１等に記載された発光素子型ディスプレイ（有機ＥＬ表示装置）は、図１５（ａ）に示すように、行方向に配設された複数の選択信号ライン（走査ライン）ＳＬｐと列方向に配設された複数の表示信号ライン（データライン）ＤＬｐとの各交点近傍に、複数の表示画素ＥＭｐが２次元配列（マトリクス配列）され、各表示画素ＥＭｐは、図１５（ｂ）に示すように、ゲート端子が選択信号ラインＳＬｐに、ドレイン端子が表示信号ラインＤＬｐに、ソース端子が接点Ｎｐに各々接続されたスイッチング用トランジスタ（薄膜トランジスタ）Ｔｒ１１１と、ゲート端子が接点Ｎｐに接続され、ドレイン端子が所定の駆動電源電圧Ｖddが印加された電源ラインＶＬｐに接続されたスイッチング用トランジスタＴｒ１１２と、接点Ｎｐと所定の直流電圧Ｖdc（Ｖdd又はＧＮＤ）間に接続されたコンデンサＣｐと、を備えた発光駆動回路ＤＣｐ、及び、該発光駆動回路ＤＣｐの薄膜トランジスタＴｒ１１２のソース端子にアノード端子（陽極）が接続され、カソード端子に接地電位ＧＮＤが印加された有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬを有して構成されている。
【０００７】
また、図１５に示した発光素子型ディスプレイに適用される各表示画素ＥＭｐの断面構造は、図１６に示すように、透明な基板ＳＢｐ上にゲート電極ＧＴ、ゲート絶縁膜ＩＳｇ、ポリシリコン薄膜（半導体層）ＳＭ、からなるスイッチング用トランジスタＴｒｐ（ソース端子及びドレイン端子を省略；上述したＴｒ１１２に相当する）が設けられ、当該薄膜トランジスタＴｒｐ上に層間絶縁膜ＩＳｙを介して配線層（表示信号ラインＤＬｐ、電源ラインＶＬｐ等）が設けられ、さらに平坦化膜ＩＳｆを介して透明電極材料からなるアノード電極（陽極）ＥＬａ、有機ＥＬ層（ホール輸送層ＬＹｈ、発光層ＬＹｍ、電子輸送層ＬＹｅ）、カソード電極（陰極）ＥＬｃを順次積層してなる有機ＥＬ素子ＯＥＬが設けられた構成を有している。ここで、各表示画素ＥＭｐの有機ＥＬ素子ＯＥＬのカソード電極ＥＬｃは、例えば全表示画素ＥＭｐに共通の単一の金属層（いわゆる、べた電極）により構成され、接地電位ＧＮＤが印加されるように構成されている。
【０００８】
このような構成を有する表示画素ＥＭｐにおいては、選択信号ラインＳＬｐにオンレベルの選択信号ＳＣＡＮが印加されることにより、薄膜トランジスタＴｒ１１１がオン動作して選択状態に設定され、このタイミングに同期して、表示信号ラインＤＬｐを介して表示信号ＤＡＴＡを印加することにより、薄膜トランジスタＴｒ１１１を介して、表示信号ＤＡＴＡに応じた電位が接点Ｎｐ（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。
【０００９】
これにより、薄膜トランジスタＴｒ１１２が接点Ｎｐの電位に応じた導通状態（すなわち、表示信号ＤＡＴＡに応じた導通状態）でオン動作して、駆動電源電圧Ｖddから薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して接地電位ＧＮＤに、所定の発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示信号ＤＡＴＡに応じた輝度階調で発光動作する。また、このとき、接点Ｎｐに印加された表示信号ＤＡＴＡに基づいて、コンデンサＣｐに電荷が蓄積（充電）される。
【００１０】
次いで、選択信号ラインＳＬｐにオフレベルの選択信号ＳＣＡＮを印加することにより、表示画素ＥＭｐの薄膜トランジスタＴｒ１１１がオフ動作して非選択状態に設定され、表示信号ラインＤＬｐと発光駆動回路ＤＣｐとが電気的に遮断される。このとき、コンデンサＣｐに蓄積された電荷が保持されることにより、薄膜トランジスタＴｒ１１２はオン状態を持続する。
【００１１】
したがって、上記選択状態における発光動作と同様に、駆動電源電圧Ｖddから薄膜トランジスタＴｒ１１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示信号ＤＡＴＡが印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。
【００１２】
なお、図１５においては、表示画素ＥＭｐを構成する発光駆動回路ＤＣｐとして、表示信号ＤＡＴＡの電圧値を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電圧階調指定方式（又は、電圧階調指定駆動）の回路構成を示したが、表示信号ＤＡＴＡの電流値を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させる電流階調指定方式（又は、電流階調指定駆動）の回路構成も知られている。
【００１３】
【特許文献１】特開２０００−２６７６２８号公報  （第３頁、図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述したような発光駆動回路により表示信号（表示データ）に応じた電流値を有する発光駆動電流を生成して有機ＥＬ素子（発光素子）に供給する構成を有する表示画素においては、有機ＥＬ素子のカソード電極側に全表示画素に共通の接地電位ＧＮＤが印加されているため、有機ＥＬ素子を発光動作させるためには、当該有機ＥＬ素子のアノード電極側にスイッチング用トランジスタ（図１５では薄膜トランジスタＴｒ１１２に相当する）を介して接続され、発光駆動電流の電流源となる電源ラインに印加される駆動電源電圧として、上記接地電位ＧＮＤを基準とし、発光動作時の有機ＥＬ素子及び上記スイッチング用トランジスタの各両端電位の総和以上となる電圧値を設定する必要がある。
【００１５】
ここで、上記発光駆動回路の回路構成やスイッチング用トランジスタの動作特性、有機ＥＬ素子の素子特性、動作マージン、当該回路の駆動制御方法等にもよるが、上記駆動電源電圧として、例えば、数十Ｖ程度の比較的高い電圧値に設定しなければならないものもある。なお、このような駆動電源電圧として高い電圧値を設定する必要がある発光駆動回路の回路構成及び当該回路の駆動制御方法については、後述する発明の詳細な説明において比較例として説明する。
そのため、高い電圧値を有する駆動電源電圧を各表示画素に印加するためには、高耐圧の回路構成を有する電源ドライバを周辺装置として備える必要があり、これにより、当該ドライバの大型化や製品コストの上昇を招くという問題を有していた。
【００１６】
また、有機ＥＬ素子に発光駆動電流を供給するスイッチング用トランジスタには、電源ライン側に高電位が印加され、有機ＥＬ素子側に低電位が印加されているため、電源ライン側から有機ＥＬ素子方向への同一方向にのみ発光駆動電流が流れることになり、スイッチング用トランジスタを構成する薄膜トランジスタのしきい値電圧変動（Ｖthシフト）が生じやすく、表示信号に応じた適切な輝度階調での発光動作が行われなくなるという問題も有していた。
【００１７】
そこで、本発明は、上述した問題点に鑑み、表示パネルに付設される電源ドライバを小型化、低コスト化することができるとともに、発光素子を表示信号に応じた適切な輝度階調で発光動作させることができる表示装置及びその駆動制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
請求項１記載の発明は、行方向に配設された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に、電流駆動型の発光素子と該発光素子に発光駆動電流を供給する発光駆動素子とからなる複数の表示画素が配列された表示パネルを備えた表示装置において、前記表示パネルは、各行ごとに、前記表示画素に設けられる前記発光素子の一端に前記発光駆動素子を介して接続された第１の電源ラインと、前記発光素子の他端に接続された第２の電源ラインと、を有し、前記第１の電源ライン及び前記第２の電源ラインを介して、前記各行の表示画素に個別に電源電圧を印加する手段を備えることを特徴とする。
【００１９】
請求項２記載の発明は、請求項１記載の表示装置において、前記表示装置は、前記表示パネルの前記各行の表示画素に対して、前記選択ラインを介して所定のタイミングで選択信号を印加し、選択状態に設定する選択駆動部と、所望の画像情報を表示するための表示データに応じた階調信号を生成し、前記選択状態に設定された行の前記表示画素に印加するデータ駆動部と、前記各行の表示画素に対して、前記第１の電源ラインを介して所定のタイミングで第１の電源電圧を印加する第１の電源駆動部と、前記各行の表示画素に対して、前記第２の電源ラインを介して所定のタイミングで第２の電源電圧を印加する第２の電源駆動部と、タイミング制御信号を供給することにより、前記選択駆動部及び前記データ駆動部、前記第１及び第２の電源駆動部の各々を所定のタイミングで動作させる駆動制御部と、を備えていることを特徴とする。
【００２０】
請求項３記載の発明は、請求項２記載の表示装置において、前記第１の電源駆動部及び前記第２の電源駆動部は、相互に電圧レベルが反転関係となる前記第１の電源電圧及び前記第２の電源電圧を生成する手段と、前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を同期して印加する手段と、を有することを特徴とする。
【００２１】
請求項４記載の発明は、請求項２又は３記載の表示装置において、前記駆動制御部は、前記選択駆動部から前記選択ラインに前記選択信号を印加するタイミングに同期して、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする。
【００２２】
請求項５記載の発明は、請求項２又は３記載の表示装置において、前記駆動制御部は、前記選択駆動部から前記選択ラインに前記選択信号を印加するタイミングに先立って、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする。
【００２３】
請求項６記載の発明は、請求項２又は３記載の表示装置において、前記駆動制御部は、前記第１の電源駆動部及び前記第２の電源駆動部から前記第１の電源ライン及び前記第２の電源ラインの各々に、任意のタイミングで前記第１の電源電圧及び前記第２の電源電圧を印加するためのタイミング制御信号を生成する手段を有していることを特徴とする。
【００２４】
請求項７記載の発明は、請求項１乃至６のいずれかに記載の表示装置において、前記表示画素の前記発光駆動素子は、前記発光素子に前記発光駆動電流を流す電流路と、前記発光駆動電流の供給状態を制御する制御端子を備え、前記データ駆動部から印加される前記階調信号に基づいて、前記制御端子と前記電流路の一端側との間に前記階調信号に応じた電圧成分が保持されるように構成されていることを特徴とする。
【００２５】
請求項８記載の発明は、請求項１乃至７のいずれかに記載の表示装置において、前記表示画素の各々は、前記発光素子の発光動作を制御する発光駆動回路を備え、前記発光駆動回路は、少なくとも、電流路の一端側が前記発光素子の電流供給側の端子に接続され、該電流路の他端側が前記第１の電源ラインに接続された第１のスイッチ手段と、制御端子が前記選択ラインに接続され、電流路の一端側が前記第１の電源ラインに接続され、該電流路の他端側が前記第１のスイッチ手段の制御端子に接続された第２のスイッチ手段と、制御端子が前記選択ラインに接続され、電流路の一端側が前記データラインが接続され、該電流路の他端側が前記発光素子の電流供給側の端子に接続された第３のスイッチ手段と、を備え、前記発光駆動素子は、前記第１のスイッチ手段であることを特徴とする。
【００２６】
請求項９記載の発明は、請求項１乃至８のいずれかに記載の表示装置において、前記発光駆動素子、又は、前記第１乃至第３のスイッチ手段は、アモルファスシリコンからなる半導体層を備えた電界効果型の薄膜トランジスタであることを特徴とする。
請求項１０記載の発明は、請求項１乃至９のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
【００２７】
請求項１１記載の発明は、行方向に配設された複数の選択ライン及び列方向に配設された複数のデータラインの各交点近傍に、電流駆動型の発光素子と該発光素子に発光駆動電流を供給する発光駆動素子とからなる複数の表示画素が配列された表示パネルを備え、所定のタイミングで前記表示パネルの各行ごとの前記表示画素に選択信号を順次印加して、選択状態に設定し、当該選択タイミングに同期して、所望の画像情報を表示するための表示データに応じた階調信号を印加することにより、前記表示画素を所定の輝度階調で発光動作させて、前記表示パネルに前記所望の画像情報を表示する表示装置の駆動制御方法において、各行の前記表示画素ごとに、当該表示画素に設けられる前記発光素子の一端に前記発光駆動素子を介して接続された第１の電源ライン、及び、前記発光素子の他端に接続された第２の電源ラインに対して、相互に電圧レベルが反転関係となる第１の電源電圧及び第２の電源電圧を印加することを特徴とする。
【００２８】
請求項１２記載の発明は、請求項１１記載の表示装置の駆動制御方法において、前記選択ラインに前記選択信号を印加して、当該選択ラインに接続された前記表示画素を選択状態に設定するタイミングに同期して、前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする。
【００２９】
請求項１３記載の発明は、請求項１１記載の表示装置の駆動制御方法において、前記選択ラインに前記選択信号を印加して、当該選択ラインに接続された前記表示画素を選択状態に設定するタイミングに先立って、前記第１の電源ライン及び前記第２の電源ラインの各々に、前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする。
請求項１４記載の発明は、請求項１１記載の表示装置の駆動制御方法において、前記第１の電源ライン及び前記第２の電源ラインの各々に、任意のタイミングで前記第１の電源電圧及び前記第２の電源電圧を印加することを特徴とする。
【発明の効果】
【００３０】
本発明に係る表示装置及びその駆動制御方法においては、表示パネルに２次元配列された複数の表示画素に対して、各行ごとの表示画素に設けられた発光素子（例えば有機ＥＬ素子）の電流供給側（アノード側）及び電流排出側（カソード側）に接続された第１及び第２の電源ラインと、当該第１及び第２の電源ラインの各々に、相互に電圧レベルが反転関係となる第１及び第２の電源電圧を同期して印加する第１及び第２の電源駆動部（第１及び第２の電源ドライバ）を備え、各行の表示画素が選択状態に設定されるタイミングに対して同期して、もしくは、当該タイミングに先立って、又は、任意のタイミングで表示画素に第１及び第２の電源電圧を印加する。
【００３１】
これにより、表示画素への表示データ（階調信号）の書込動作時及び発光動作時において当該表示画素に設けられる発光素子に印加される電位差を上記各動作に応じた適正な状態（電位差）に保持しつつ、発光動作時において発光素子の電流供給側に印加すべき高電位側の電源電圧の電圧値を、上記第１及び第２の電源電圧により分配（分割）して低く設定することができるので、当該高電位側の電源電圧（例えば第１の電源電圧）を生成する電源ドライバ（例えば第１の電源ドライバ）における回路構成を耐圧の低いものにすることができ、当該ドライバの小型化や製品コストの低減を図ることができる。
【００３２】
また、各行の表示画素が選択状態に設定されるタイミングに先立って、又は、任意のタイミングで第１及び第２の電源電圧を印加することにより、表示画素に設けられた発光駆動素子や発光素子に対して、発光動作時における電圧印加状態（順バイアス状態）とは逆の状態（逆バイアス状態）に設定することができるので、アモルファスシリコン薄膜トランジスタからなる発光駆動素子の駆動履歴に起因するしきい値電圧の変動（Ｖthシフト）や、発光素子の発光履歴に伴う素子特性の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に係る表示装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
［第１の実施形態］
＜表示装置＞
まず、本発明に係る表示装置の概略構成について、図面を参照して説明する。
図１は、本発明に係る表示装置の一実施形態を示す概略ブロック図であり、図２は、本実施形態に係る表示装置に適用される表示パネル及びその周辺装置（走査ドライバ、データドライバ、第１及び第２の電源ドライバ）の一例を示す要部構成図である。
【００３４】
図１、図２に示すように、本実施形態に係る表示装置１００は、概略、行及び列方向に相互に直交するように配設された複数の走査ライン（選択ライン）ＳＬと複数のデータラインＤＬとの各交点近傍に、後述する発光駆動回路及び電流駆動型の発光素子を備えた複数の表示画素ＥＭが配列された表示パネル１１０と、該表示パネル１１０の走査ラインＳＬに接続され、各走査ラインＳＬごとに所定のタイミングで選択レベルの走査信号（選択信号）Ｖselを順次印加することにより、行ごとの表示画素ＥＭを選択状態に設定する走査ドライバ（選択駆動部）１２０と、各行の走査ラインＳＬに並行に配設された複数の第１の電源ラインＶＬＡに接続され、各第１の電源ラインＶＬＡごとに所定のタイミングで第１の電源電圧Ｖscを順次印加する第１の電源ドライバ（第１の電源駆動部）１３０Ａと、各行の走査ラインＳＬに並行に配設された複数の第２の電源ラインＶＬＢに接続され、各第２の電源ラインＶＬＢごとに所定のタイミングで第２の電源電圧Ｖcomを順次印加する第２の電源ドライバ（第２の電源駆動部）１３０Ｂと、表示パネル１１０の各データラインＤＬに接続され、表示データに応じた階調信号（階調電流Ｉdata）を、各データラインＤＬを介して表示画素ＥＭへ供給するデータドライバ（データ駆動部）１４０と、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも上記走査ドライバ１２０、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂ、データドライバ１４０の動作状態を制御して、表示パネル１１０における所定の画像表示動作を実行するための走査制御信号、電源制御信号Ａ、Ｂ、データ制御信号を生成して出力するシステムコントローラ（駆動制御部）１５０と、例えば表示装置１００の外部から供給される映像信号に基づいて、表示データ（輝度階調データ）を生成してデータドライバ１４０に供給するとともに、該表示データに基づいて表示パネル１１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１５０に供給する表示信号生成回路１６０と、を備えた構成を有している。
【００３５】
以下、上記各構成について具体的に説明する。
（表示パネル・表示画素）
図３は、本実施形態に係る表示装置に適用される表示画素（発光駆動回路及び発光素子）の一例を示す回路構成図である。なお、本実施形態においては、表示画素として、表示データに応じた電流値を有する階調電流を供給することにより、発光素子（有機ＥＬ素子）に表示データに応じた電流値を有する発光駆動電流を流して、所望の輝度階調で発光動作（表示動作）させる電流階調指定方式の駆動制御方法に対応した回路構成（発光駆動回路）を備えた場合について説明するが、本発明はこれに限定されるものではなく、従来技術にも示したように、表示データに応じた電圧値を有する階調電圧を印加することにより、発光素子に表示データに応じた電流値を有する発光駆動電流を流して、所望の輝度階調で発光動作させる電圧階調指定方式の駆動制御方法に対応した回路構成を備えたものであってもよい。
【００３６】
本実施形態に係る表示装置に適用される表示パネル１１０に二次元配列される各表示画素ＥＭは、例えば図３に示すように、概略、走査ドライバ１２０から各行ごとの走査ラインＳＬを介して印加される走査信号Ｖselに基づいて、当該表示画素ＥＭを選択状態に設定し、当該選択状態においてデータドライバ１４０からデータラインＤＬを介して供給される階調信号（階調電流Ｉdata）を取り込み、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂの各々から各行ごとの第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢを介して印加される第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomに基づいて、上記階調信号に応じた電流値を有する発光駆動電流を生成する発光駆動回路ＤＣと、該発光駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する周知の有機ＥＬ素子（電流駆動型の発光素子）ＯＥＬと、を備えた構成を有している。
【００３７】
ここで、本実施形態に適用される発光駆動回路ＤＣは、具体的には、図３に示すように、ゲート端子（制御端子）が走査ラインＳＬに、ドレイン端子及びソース端子（電流路の一端側、他端側）が第１の電源電圧Ｖscが印加される第１の電源ラインＶＬＡ及び接点Ｎ１１に各々接続された薄膜トランジスタ（第２のスイッチ手段）Ｔｒ１１と、ゲート端子（制御端子）が走査ラインＳＬに、ソース端子及びドレイン端子（電流路の一端側、他端側）がデータラインＤＬ及び接点Ｎ１２に各々接続された薄膜トランジスタ（第３のスイッチ手段）Ｔｒ１２と、ゲート端子（制御端子）が接点Ｎ１１に、ドレイン端子及びソース端子（電流路の一端側、他端側）が第１の電源ラインＶＬＡ及び接点Ｎ１２に各々接続された薄膜トランジスタ（発光駆動素子、第１のスイッチ手段）Ｔｒ１３と、接点Ｎ１１及び接点Ｎ１２間（薄膜トランジスタＴｒ１３のゲート−ソース端子間）に接続されたコンデンサＣｓと、を備えた回路構成を有している。
【００３８】
また、有機ＥＬ素子ＯＥＬは、アノード端子（電流供給側の端子）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（電流排出側の端子）が第２の電源電圧Ｖcomが印加される第２の電源ラインＶＬＢに接続されている。このような回路構成を有する表示画素ＥＭを備えた表示パネル１１０の具体的なデバイス構造については後述する。
【００３９】
なお、図３において、コンデンサＣｓは、薄膜トランジスタＴｒ１３のゲート−ソース間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間にさらに容量素子を並列に接続したものであってもよい。
また、薄膜トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、例えば、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全て単一のチャネル型の薄膜トランジスタ（電界効果型トランジスタ）により構成することにより、ｎチャネル型のアモルファスシリコン半導体層を備えた薄膜トランジスタ（アモルファスシリコン薄膜トランジスタ）を適用することができる。
【００４０】
この場合、すでに確立されたアモルファスシリコン製造技術を適用して、素子特性（電子移動度等）が均一で安定したアモルファスシリコン薄膜トランジスタからなる発光駆動回路を、比較的簡易な製造プロセスで製造することができる。なお、以下の説明においては、発光駆動回路ＤＣの一構成例として、薄膜トランジスタＴｒ１１〜Ｔｒ１３を全てｎチャネル型の薄膜トランジスタにより構成した場合について説明する。
【００４１】
さらに、図３においては、発光駆動回路ＤＣの回路構成として、３個の薄膜トランジスタを備えた構成を示したが、本発明はこれに限定されるものではないことはいうまでもない。また、図３においては、発光駆動回路ＤＣにより発光駆動される発光素子を有機ＥＬ素子ＯＥＬとしたが、本発明における発光素子はこれに限定されるものではなく、電流駆動型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。
【００４２】
（走査ドライバ）
走査ドライバ１２０は、システムコントローラ１５０から供給される走査制御信号に基づいて、各走査ラインＳＬに選択レベル（上述した表示画素ＥＭにおいては、ハイレベル）の走査信号Ｖselを印加することにより、各行ごとの表示画素ＥＭを選択状態に設定する。具体的には、各行の走査ラインＳＬに走査信号Ｖselを印加する動作を、相互に時間的に重ならないタイミングでずらして実行することにより、各行ごとの表示画素ＥＭを順次選択状態に設定する。
【００４３】
ここで、走査ドライバ１２０は、例えば図２に示すように、後述するシステムコントローラ１５０から走査制御信号として供給される走査クロック信号ＳＣＫ及び走査スタート信号ＳＳＴに基づいて、各行の走査ラインＳＬに対応するシフト信号を順次出力する周知のシフトレジスタ１２１と、該シフトレジスタ１２１から順次出力されるシフト信号を所定の信号レベル（選択レベル、非選択レベル）に変換し、システムコントローラ１５０から走査制御信号として供給される出力制御信号ＳＯＥに基づいて、各行の走査ラインＳＬに走査信号Ｖselとして出力する出力回路部（出力バッファ）１２２と、を備えた構成を適用することができる。
【００４４】
（第１及び第２の電源ドライバ）
第１の電源ドライバ１３０Ａは、システムコントローラ１５０から供給される電源制御信号Ａに基づいて、各行の表示画素ＥＭについて、選択期間（非発光動作期間）中は、所定のローレベルの第１の電源電圧Ｖscを当該行の第１の電源ラインＶＬＡに印加し、非選択期間（発光動作期間）は、所定のハイレベルの第１の電源電圧Ｖscを当該行の第１の電源ラインＶＬＡに印加する。
【００４５】
また、第２の電源ドライバ１３０Ｂは、システムコントローラ１５０から供給される電源制御信号Ｂに基づいて、各行の表示画素ＥＭについて、選択期間（非発光動作期間）中は、所定のハイレベルの第２の電源電圧Ｖcomを当該行の第２の電源ラインＶＬＢに印加し、非選択期間（発光動作期間）は、所定のローレベルの第２の電源電圧Ｖcomを当該行の第２の電源ラインＶＬＢに印加する。
すなわち、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂは、相互に電圧レベルが反転関係となる第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomを、各々個別の第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢを介して表示画素ＥＭに同期して印加する。
【００４６】
ここで、表示画素ＥＭの選択期間（非発光動作期間）においては、第１の電源ラインＶＬＡにローレベルが印加され、かつ、第２の電源ラインＶＬＢにハイレベルが印加されることにより、第１の電源電圧Ｖscと第２の電源電圧Ｖcom間の電位差が実質的に０Ｖとなり、有機ＥＬ素子ＯＥＬの発光動作に関わる電流が遮断された状態と等価となるように、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomの電圧レベルが設定される。
【００４７】
また、非選択期間（発光動作期間）においては、第１の電源ラインＶＬＡにハイレベルが印加され、かつ、第２の電源ラインＶＬＢにローレベルが印加されることにより、第１の電源電圧Ｖscと第２の電源電圧Ｖcom間に電位差が生じ、有機ＥＬ素子ＯＥＬに表示データに応じた発光駆動電流が流れるように、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomの電圧レベルが設定される。
【００４８】
なお、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂは、例えば図２に示すように、上述した走査ドライバ１２０と同様に、システムコントローラ１５０から電源制御信号Ａ、Ｂとして供給されるクロック信号ＶＣＡ、ＶＣＢ及びスタート信号ＶＳＡ、ＶＳＢに基づいて、各行の第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢに対応するシフト信号を順次出力する周知のシフトレジスタ１３１Ａ、１３１Ｂと、シフト信号を所定の電圧レベルに変換して、電源制御信号Ａ、Ｂとして供給される出力制御信号ＶＯＡ、ＶＯＢに基づいて、第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢに第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomとして出力する出力回路部１３２Ａ、１３２Ｂと、を備えた構成を適用することができる。
【００４９】
（データドライバ）
図４は、本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。なお、図４に示すデータドライバの内部構成については、表示データに応じた電流値を有する階調電流を生成することができる一構成例を示したものに過ぎず、本発明はこれに限定されるものではない。
【００５０】
データドライバ１４０は、システムコントローラ１５０から供給されるデータ制御信号に基づいて、後述する表示信号生成回路１６０から供給される、デジタル信号からなる表示データ（輝度階調データ）を１行分ごとに所定のタイミングで順次取り込んで保持し、該表示データの階調値に対応する電流値を有する階調電流Ｉdataを生成して、書込動作期間に選択状態に設定された行の表示画素ＥＭに対して、各データラインＤＬを介して一斉に供給する。
【００５１】
データドライバ１４０は、例えば図４に示すように、システムコントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を出力するシフトレジスタ回路４１と、該シフト信号の入力タイミングに基づいて、表示信号生成回路１６０から供給される１行分の表示データＤ０〜Ｄｍを順次取り込むデータレジスタ回路４２と、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路４２により取り込まれた１行分の表示データＤ０〜Ｄｍを保持するデータラッチ回路４３と、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜ＶＰに基づいて、上記保持された表示データＤ０〜Ｄｍを、所定のアナログ信号電圧（階調電圧Ｖpix）に変換するＤ／Ａコンバータ４４と、アナログ信号電圧に変換された表示データに対応する階調電流Ｉdataを生成し、データ制御信号（出力イネ−ブル信号ＯＥ）に基づくタイミングで、当該表示データに対応する列のデータラインＤＬに一斉に出力する電圧電流変換・階調電流供給回路４５と、を備えた構成を適用することができる。
【００５２】
（システムコントローラ）
システムコントローラ１５０は、少なくとも、走査ドライバ１２０、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂ、データドライバ１４０の各々に対して、動作状態を制御するタイミング制御信号として、走査制御信号及び電源制御信号Ａ、Ｂ、データ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて、所定の電圧レベルを有する走査信号Ｖsel及び第１の電源電圧Ｖsc、第２の電源電圧Ｖcom、並びに、表示データに応じた階調信号（階調電流Ｉdata）を生成して出力させ、各表示画素ＥＭ（発光駆動回路ＤＣ）における駆動制御動作（書込動作、発光動作）を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０に表示させる制御動作（後述する表示装置の駆動制御動作）を行う。
【００５３】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データ（輝度階調データ）としてデータドライバ１４０のデータレジスタ回路４２に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０や第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂ、データドライバ１４０に対して個別に供給する各制御信号を生成する。
【００５４】
＜表示画素（発光駆動回路）の駆動制御方法＞
次に、本実施形態に係る表示装置に適用される表示画素（図３参照）の駆動制御方法について説明する。
図５は、本実施形態に係る表示装置に適用される表示画素における駆動制御方法（書込動作、発光動作）を示すタイミングチャートである。
【００５５】
本実施形態に係る表示画素ＥＭの駆動制御動作（有機ＥＬ素子ＯＥＬの発光駆動制御）は、例えば図５に示すように、所定の１処理サイクル期間Ｔcyc内に、表示画素ＥＭを選択状態に設定し、表示データに応じた階調信号（階調電流Ｉdata）を供給することにより、当該表示データに応じた電圧成分を保持させる書込動作期間（選択期間）Ｔwrtと、当該書込動作期間Ｔwrtにより保持された電圧成分に基づいて、表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに流して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）Ｔemと、を含むように設定されている（Ｔcyc≧Ｔem＋Ｔwrt）。
【００５６】
ここで、本実施形態に係る１処理サイクル期間Ｔcycは、例えば、表示画素ＥＭが１フレーム（１画面）の画像のうちの１画素分の画像情報を表示するのに要する期間に設定される。すなわち、複数の表示画素ＥＭを行方向及び列方向に２次元配列した表示パネル１１０に、１フレームの画像を表示する場合、上記１処理サイクル期間Ｔcycは、１行分の表示画素ＥＭが１フレームの画像のうちの１行分の画像を表示するのに要する期間に設定される。
【００５７】
（書込動作期間）
まず、書込動作期間Ｔwrtにおいては、図５に示すように、走査ドライバ１２０から走査ラインＳＬに対して、選択レベル（ハイレベル；例えば＋２０Ｖ）の走査信号Ｖselを印加して当該表示画素ＥＭを選択状態に設定するとともに、この選択タイミングに同期して、第１の電源ドライバ１３０Ａから第１の電源ラインＶＬＡに対して、ローレベル（例えば０Ｖ）の第１の電源電圧Ｖscを、また、第２の電源ドライバ１３０Ｂから第２の電源ラインＶＬＢに対して、ハイレベル（例えば０Ｖ）の第２の電源電圧Ｖcomを印加する。
【００５８】
そして、この選択タイミングに同期して、データドライバ１４０からデータラインＤＬに対して、表示データに応じた負極性の電流値（例えば−１０μＡ）を有する階調電流Ｉdataを供給する（すなわち、データラインＤＬ側からデータドライバ１４０方向に上記階調電流Ｉdataを引き込むように流す）。
【００５９】
これにより、発光駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベル（例えば０Ｖ）の第１の電源電圧Ｖscが薄膜トランジスタＴｒ１１を介して薄膜トランジスタＴｒ１３のゲート端子（接点Ｎ１１；コンデンサＣｓの一端側）に印加されるとともに、薄膜トランジスタＴｒ１３のソース端子（接点Ｎ１２；コンデンサＣｓの他端側）が薄膜トランジスタＴｒ１２を介して、データラインＤＬに電気的に接続される。
【００６０】
ここで、データラインＤＬには負極性の電流値を有する階調電流Ｉdataが供給されることにより、データラインＤＬ側からデータドライバ１４０方向に階調電流Ｉdataが流れるので、上記薄膜トランジスタＴｒ１３のソース端子（接点Ｎ１２；コンデンサＣｓの他端側）には、薄膜トランジスタＴｒ１２を介して、ローレベル（例えば０Ｖ）の第１の電源電圧Ｖscよりも低電位の電圧レベルが印加されることになる。
【００６１】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタＴｒ１３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ１３がオン動作して、第１の電源ラインＶＬＡから薄膜トランジスタＴｒ１３、接点Ｎ１２、薄膜トランジスタＴｒ１２、データラインＤＬを介して、データドライバ１４０方向に、階調電流Ｉdataに対応した書込電流が流れる。
【００６２】
このとき、コンデンサＣｓには、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、第１の電源ラインＶＬＡには、ローレベル（例えば０Ｖ）の第１の電源電圧Ｖscが印加され、さらに、書込電流がデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位は、カソード端子側に印加されるハイレベル（例えば０Ｖ）の第２の電源電圧Ｖcomよりも低くなるので、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになり、有機ＥＬ素子ＯＥＬには電流は流れず、発光動作は行われない（非発光動作）。
【００６３】
（発光動作期間）
次いで、書込動作期間Ｔwrt終了後の発光動作期間Ｔemにおいては、図５に示すように、走査ドライバ１２０から走査ラインＳＬに対して、非選択レベル（ローレベル；例えば−１５Ｖ）の走査信号Ｖselを印加して当該表示画素ＥＭを非選択状態に設定するとともに、第１の電源ドライバ１３０Ａから第１の電源ラインＶＬＡに対して、ハイレベル（例えば＋１５Ｖ）の第１の電源電圧Ｖscを、また、第２の電源ドライバ１３０Ｂから第２の電源ラインＶＬＢに対して、ローレベル（例えば−１５Ｖ）の第２の電源電圧Ｖcomを印加する。また、この非選択タイミングに同期して、データドライバ１４０からデータラインＤＬへの階調電流Ｉdataの供給を遮断して、当該階調電流Ｉdataの引き込み動作を停止する。
【００６４】
これにより、発光駆動回路ＤＣに設けられた薄膜トランジスタＴｒ１１及びＴｒ１２がオフ動作して、薄膜トランジスタＴｒ１３のゲート端子（接点Ｎ１１；コンデンサＣｓの一端側）への第１の電源電圧Ｖscの印加が遮断されるとともに、薄膜トランジスタＴｒ１３のソース端子（接点Ｎ１２；コンデンサＣｓの他端側）への階調電流Ｉdataの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｓには、上述した書込動作期間Ｔwrtにおいて蓄積された電荷が保持される。
【００６５】
このように、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート−ソース間；コンデンサＣｓの両端）の電位差が保持されることになり、薄膜トランジスタＴｒ１３はオン状態を維持する。また、有機ＥＬ素子ＯＥＬのアノード端子側となる第１の電源ラインＶＬＡには、ハイレベル（例えば＋１５Ｖ）の第１の電源電圧Ｖscが印加され、この電圧レベルは、有機ＥＬ素子ＯＥＬのカソード端子側に印加される第２の電源電圧Ｖcom（例えば−１５Ｖ）に比較して高電位になるように設定されているので、有機ＥＬ素子ＯＥＬは順バイアス電圧が印加された状態に設定される。
【００６６】
ここで、ハイレベル（例えば＋１５Ｖ）の第１の電源電圧Ｖscとローレベル（例えば−１５Ｖ）の第２の電源電圧Ｖcom間に設定される電位差は、オン動作時の薄膜トランジスタＴｒ１３と発光動作時の有機ＥＬ素子ＯＥＬの各両端電位、さらに薄膜トランジスタＴｒ１３におけるしきい値変動（Ｖthシフト）を抑制するための動作マージンの総和に相当する（又は、それ以上の）電位差を有するように設定される。なお、本実施形態において設定される電位差３０Ｖ（＝＋１５Ｖ−（−１５Ｖ））は、オン動作時の薄膜トランジスタＴｒ１３の両端電位１５Ｖと、発光動作時の有機ＥＬ素子ＯＥＬの両端電位５Ｖと、動作マージン１０Ｖとを合算して設定された数値である。
【００６７】
したがって、第１の電源ラインＶＬＡから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬ方向に所定の発光駆動電流Ｉemが流れ、有機ＥＬ素子ＯＥＬが発光動作する。ここで、コンデンサＣｓにより保持される電圧成分は、薄膜トランジスタＴｒ１３において階調電流Ｉdataに対応した書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流Ｉemは、上記書込電流と同等の電流値を有することになり、有機ＥＬ素子ＯＥＬは、発光動作期間Ｔem中、表示データ（階調電流Ｉdata）に応じた輝度階調で発光する動作を継続する。
【００６８】
そして、少なくとも各行ごとの表示画素ＥＭに設定される書込動作期間Ｔwrtが相互に時間的に重ならないように、上述した一連の動作を表示パネル１１０を構成する全ての行の表示画素ＥＭについて順次繰り返し実行することにより、表示パネル一画面分の表示データが書き込まれて、映像信号に基づく所望の画像情報が表示される。
【００６９】
このように、本実施形態に係る表示画素ＥＭ（発光駆動回路ＤＣ）によれば、書込動作期間Ｔwrtにおいて、表示データ（輝度階調）に応じた電流値を指定した階調電流Ｉdata（書込電流）を強制的に薄膜トランジスタＴｒ１３のドレイン−ソース間に流して、その電流値に応じて保持される薄膜トランジスタＴｒ１３のゲート−ソース間の電圧成分に基づいて、有機ＥＬ素子（発光素子）ＯＥＬに流す発光駆動電流Ｉemを制御することにより、所定の輝度階調で発光動作させる電流階調指定方式の駆動制御方法を実現することができる。
【００７０】
また、本実施形態に係る表示画素ＥＭ（発光駆動回路ＤＣ）の回路構成によれば、各表示画素ＥＭに設けられた発光駆動回路ＤＣを構成する単一の発光駆動用の薄膜トランジスタＴｒ１３により、表示データに応じた階調電流Ｉdataの電流レベルを電圧レベルに変換する機能（電流／電圧変換機能）と、有機ＥＬ素子ＯＥＬに所定の電流値を有する発光駆動電流Ｉemを供給する機能（発光駆動機能）の双方を実現することができるので、発光駆動回路ＤＣを構成する各トランジスタの動作特性のバラツキや経時変化の影響を受けることなく、長期間にわたり安定的に所望の発光特性を実現することができる。
【００７１】
ここで、上述した本実施形態に係る表示装置の駆動制御方法と、従来技術に基づく駆動制御方法とを比較して、本発明に特有の作用効果について具体的に説明する。
図６は、従来技術に基づく表示画素の一例を示す回路構成図であり、図７は、従来技術に基づく表示装置（表示画素）の駆動制御方法を示すタイミングチャートである。なお、上述した本実施形態に係る表示画素の回路構成（図３参照）と同等の構成については、同等の符号を付して説明する。また、上述した本実施形態に係る駆動制御方法と同等の制御動作については、同等の用語を使用して説明する。
【００７２】
従来技術に基づく表示画素（比較例）は、図６に示すように、図３と同様の回路構成を有する表示画素ＥＭｘ及び当該表示画素ＥＭｘを二次元配列した表示パネルにおいて、各表示画素ＥＭｘの有機ＥＬ素子ＯＥＬのアノード端子が発光駆動回路ＤＣｘの薄膜トランジスタＴｒ１３を介して電源ラインＶＬに接続されて電源電圧Ｖsxが印加され、また、カソード電極（カソード端子）が、図１６に示したように全表示画素ＥＭｘに共通の単一の金属層（べた電極）により構成され、常時所定の一定電圧Ｖcx（例えば接地電位ＧＮＤ；０Ｖ）が印加された構成を有している。
【００７３】
この比較例における駆動制御方法は、図７に示すように、本実施形態と同様に、１処理サイクル期間Ｔcyc内に書込動作期間（選択期間）Ｔwrtと発光動作期間（非選択期間）Ｔemと、を含むように設定され、まず、書込動作期間Ｔwrtにおいては、走査ラインＳＬに対してハイレベル（例えば＋２０Ｖ）の走査信号Ｖselを印加して表示画素ＥＭｘを選択状態に設定するとともに、電源ラインＶＬに対してローレベル（有機ＥＬ素子ＯＥＬのカソード端子に印加される一定電圧と等電位か、それ以下の電圧；例えば０Ｖ）の電源電圧Ｖsxが印加される。
【００７４】
そして、このタイミングに同期してデータラインＤＬに対して表示データに応じた階調電流Ｉpix（例えば−１０μＡ）を供給することにより、コンデンサＣｓに当該階調電流Ｉdataに応じた電圧成分を保持させる（充電する）。このとき、有機ＥＬ素子ＯＥＬのアノード端子側（薄膜トランジスタＴｒ１３のドレイン端子側）の電源ラインＶＬには、カソード端子側に印加される一定電圧Ｖcx（接地電圧ＧＮＤ）以下の電圧Ｖscが印加され、さらに、負極性の階調電流Ｉdataに起因する書込電流が電源ラインＶＬから薄膜トランジスタＴｒ１３、Ｔｒ１２を介してデータラインＤＬ方向に流れるように制御されていることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位ＧＮＤ）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されて、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない。
【００７５】
次いで、発光動作期間Ｔemにおいては、図７に示すように、走査ラインＳＬに対してローレベルの走査信号Ｖselが印加されて表示画素ＥＭが非選択状態に設定されるとともに、電源ラインＶＬに対してハイレベル（薄膜トランジスタＴｒ１３のドレイン−ソース間電位と有機ＥＬ素子ＯＥＬのアノード−カソード端子間電位と動作マージンの総和以上となる電圧；例えば＋３０Ｖ）の電源電圧Ｖsxが印加される。また、このタイミングに同期して、データラインＤＬに対する階調電流Ｉpixの供給が遮断される。
【００７６】
これにより、コンデンサＣｓに保持された電圧成分に基づいて、薄膜トランジスタＴｒ１３はオン状態を維持し、また、電源ラインＶＬには、カソード端子側に印加される一定電圧（接地電圧ＧＮＤ）よりも高く、有機ＥＬ素子ＯＥＬの発光動作に対応した電圧レベルを有する電源電圧Ｖsx（＋３０Ｖ）が印加されるので、有機ＥＬ素子ＯＥＬに順バイアス電圧が印加されて、電源ラインＶＬから薄膜トランジスタＴｒ１３、接点Ｎ１２を介して発光駆動電流Ｉemが流れ、有機ＥＬ素子ＯＥＬが表示データに対応した輝度階調で発光する。
【００７７】
このように、従来技術に基づく駆動制御方法（比較例）においては、表示パネルに二次元配列された各表示画素ＥＭｘの有機ＥＬ素子ＯＥＬのカソード電極（カソード端子）が共通の単一の金属層（べた電極）により構成され、常時所定の一定電圧Ｖcx（例えば接地電位ＧＮＤ）が印加されているため、電源ラインＶＬに印加する電源電圧Ｖsxとして、カソード端子側に印加される一定電圧Ｖcx（接地電位ＧＮＤ；０Ｖ）を基準にして、有機ＥＬ素子ＯＥＬの発光動作に対応した電圧レベルを有する電源電圧Ｖsx（例えば＋３０Ｖ）を印加する必要がある。これにより、比較例においては、電源ドライバとして、数十Ｖの比較的高い電圧値を有する電源電圧Ｖsxを電源ラインＶＬに印加することができる高耐圧の回路構成を備える必要があり、これにより、当該ドライバの大型化や製品コストの上昇を招くという問題を有していた。
【００７８】
これに対して、図１乃至図５に示した本実施形態に係る表示装置及びその駆動制御方法によれば、表示画素ＥＭの有機ＥＬ素子（発光素子）ＯＥＬのアノード端子側には、第１の電源ドライバ１３０Ａから第１の電源ラインＶＬＡを介して各行ごとに第１の電源電圧Ｖscが印加され、また、カソード端子側には、第２の電源ドライバ１３０Ｂから第２の電源ラインＶＬＢを介して各行ごとに第２の電源電圧Ｖcomが印加されるように構成されている。すなわち、従来技術に基づく表示画素ＥＭｘの構成において、表示パネルに二次元配列された全ての表示画素ＥＭｘに共通に、単一の金属層（べた電極）からなるカソード電極が設けられた構成とは異なり、本実施形態においては、表示パネル１１０の各行ごとにカソード電極を分離した構成（すなわち、第２の電源ラインＶＬＢに相当する）を有している。
【００７９】
そして、表示画素ＥＭ（発光駆動回路ＤＣ）への表示データの書込動作期間（選択期間）Ｔwrtにおいては、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcom間に電位差が生じないように、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomの電圧レベルを個別（第１の電源電圧Ｖscをローレベル（例えば０Ｖ）、また、第２の電源電圧Ｖcomをハイレベル（例えば０Ｖ））に設定することにより、発光駆動回路ＤＣ（コンデンサＣｓ）に表示データ（階調電流Ｉdata）に応じた電圧成分を保持させるとともに、有機ＥＬ素子ＯＥＬに逆バイアス電圧を印加して発光動作させないように制御する。
【００８０】
一方、発光動作期間（非選択期間）Ｔemにおいては、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcom間に有機ＥＬ素子ＯＥＬの発光動作に対応した電位差を生じさせるように、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomの電圧レベルを個別（第１の電源電圧Ｖscをハイレベル（例えば＋１５Ｖ）、また、第２の電源電圧Ｖcomをローレベル（例えば−１５Ｖ））に設定することにより、書込動作期間Ｔwrtにおいて発光駆動回路ＤＣ（コンデンサＣｓ）に保持された電圧成分に基づいて、発光駆動電流Ｉemを有機ＥＬ素子ＯＥＬの順バイアス方向に流し、表示データに応じた輝度階調で発光動作させるように制御する。これにより、従来技術に基づく駆動制御方法と同様に、表示画素ＥＭへの書込動作及び有機ＥＬ素子ＯＥＬの発光動作が良好に実行される。
【００８１】
したがって、従来技術に基づく回路構成を有する表示画素における駆動制御方法のように、有機ＥＬ素子ＯＥＬのカソード端子側に印加される一定電圧Ｖcx（接地電位ＧＮＤ）を基準として、アノード端子側（電源ラインＶＬ）に比較的高い電圧値（例えば＋３０Ｖ）を有する電源電圧Ｖsxを印加する必要がなく、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂにより当該電源電圧（例えば＋３０Ｖ）を分配して印加することにより、第１の電源ドライバ１３０Ａにより印加する第１の電源電圧Ｖscを比較的低い電圧値（例えば＋１５Ｖ；上述した比較例に対して半減）にすることができるので、表示パネルの周辺装置として設けられる電源ドライバ（第１の電源ドライバ１３０Ａ）の耐圧を低く設定することができ、当該ドライバの小型化や製品コストの低減を図ることができる。
【００８２】
なお、本実施形態においては、第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢの各々に第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomを印加する構成として、第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂを独立して設けた構成を示したが、本発明はこれに限定されるものではなく、図５に示したタイミングチャートのように、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomとは同一のタイミングで電圧レベルが変化するように制御されるので、例えば、第１の電源ドライバ１３０Ａと第２の電源ドライバ１３０Ｂを単一の電源ドライバとして構成し、単一のシフトレジスタにおいて生成されるシフト信号を、第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢの各々に対応して設けられた出力回路部（出力バッファ）により出力電圧レベルを変換することにより、上述した第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomを生成するものであってもよい。さらに、走査信号Ｖselと第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomとは同一のタイミングで電圧レベルが変化するように制御されるので、走査ドライバと第１の電源ドライバ１３０Ａ及び第２の電源ドライバ１３０Ｂを単一のドライバに統合するように構成したものであってもよい。
【００８３】
［第２の実施形態］
次に、本実施形態に係る表示装置及びその駆動制御方法の第２の実施形態について、図面を参照して説明する。
図８は、本発明に係る表示装置の駆動制御方法の第２の実施形態を示すタイミングチャートであり、また、図９は、本実施形態に係る表示装置の駆動制御方法における動作状態を説明するための等価回路図であり、図１０は、本実施形態に係る表示装置の駆動制御方法における電荷の保持状態を説明するための概念図である。ここで、本実施形態における表示装置の構成は、上述した第１の実施形態と同等であるので、その説明を省略する。また、上述した第１の実施形態に係る駆動制御方法と同等の制御動作については、その説明を簡略化する。
【００８４】
上述した第１の実施形態においては、図３に示したように、各表示画素ＥＭに設けられる発光駆動回路ＤＣとして、単一のチャネル型の複数の薄膜トランジスタＴｒ１１〜Ｔｒ１３からなる回路構成を示し、この場合、製造プロセスが簡易で素子特性（電子移動度）が均一なアモルファスシリコン薄膜トランジスタを適用することができることを説明したが、アモルファスシリコン薄膜トランジスタは、一般に駆動履歴によるしきい値電圧の変動（Ｖthシフト）が発生しやすいということが知られている。
【００８５】
そのため、発光駆動用の薄膜トランジスタＴｒ１３として、アモルファスシリコン薄膜トランジスタを適用した場合、そのしきい値電圧Ｖthの変動により、有機ＥＬ素子ＯＥＬに供給される発光駆動電流Ｉemの電流値が、表示データに対応しなくなって適切な輝度階調で発光動作（表示動作）することができなくなり、表示画質の劣化を招く可能性がある。
【００８６】
そこで、本実施形態においては、図８に示すように、上述した第１の実施形態（図５参照）に示した前回の発光動作期間Ｔemから次回の書込動作期間Ｔwrtへの移行に際し、第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢの各々に印加される第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomの電圧レベルの切換タイミングを、次回の書込動作期間Ｔwrtを規定するハイレベルの走査信号Vselの印加タイミングよりも早くなるように設定する。
【００８７】
ここで、走査ドライバ１２０により印加される走査信号Ｖsel、第１の電源ドライバ１３０Ａにより印加される第１の電源電圧Ｖscは、上述した第１の実施形態と同様に、各々、−１５Ｖ〜＋２０Ｖ、０Ｖ〜＋１５Ｖ間で電圧変化するように設定され、また、データドライバ１４０から供給される負極性の電流値を有する階調電流Ｉdataは、例えば−１０μＡに設定されているものとする。
【００８８】
本実施形態に係る表示装置の駆動制御方法は、まず、発光動作期間Ｔwrtにおいては、上述した第１の実施形態と同様に、各表示画素ＥＭ（発光駆動回路ＤＣ）の発光駆動用の薄膜トランジスタ（薄膜トランジスタＴｒ１３）のゲート−ソース間（接点Ｎ１１とＮ１２間）に設けられたコンデンサＣｓに、表示デー夕（階調電流Ｉdata）に応じた電圧成分が保持され、当該表示データに応じた発光駆動電流Ｉemが有機ＥＬ素子ＯＥＬに供給されている。
【００８９】
この発光動作期間Ｔwrtにおいては、図８及び図９（ａ）に示すように、ハイレベル（＋１５Ｖ）の第１の電源電圧Ｖscが第１の電源ラインＶＬＡに印加され、ローレベル（−１５Ｖ）の第２の電源電圧Ｖcomが第２の電源ラインＶＬＢに印加されている。ここで、上記コンデンサＣｓに例えば＋１０Ｖの電圧成分が保持され、接点Ｎ１１に＋５Ｖの電圧が印加されているとした場合における、当該第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢ間に形成される容量成分による電荷の蓄積（保持）状態を検討すると、図１０（ａ）に示すように、第１の電源ラインＶＬＡと接点Ｎ１１間に形成される容量Ｃtr（薄膜トランジスタＴｒ１３のドレイン−ゲート間容量）、及び、接点Ｎ１１とＮ１２間に形成される容量Ｃｓ（コンデンサＣｓ）には、各々両端電位差が＋１０Ｖに相当する電荷が保持され、また、有機ＥＬ素子ＯＥＬのアノード−カソード間の素子容量Ｃelにも、両端電位差が＋１０Ｖに相当する電荷が保持されている。これにより、薄膜トランジスタＴｒ１３のドレイン−ソース間には、Ｖds＝＋２０Ｖ（＝１０＋１０＝１５−（−５））の電位差が生じ、薄膜トランジスタＴｒ１３は順バイアス状態に設定されている。
【００９０】
次いで、図８及び図９（ｂ）に示すように、当該発光動作期間Ｉemから書込動作期間Ｔwrtに移行するタイミング、すなわち、ハイレベルの走査信号Ｖselが印加されるタイミングに先立って、ローレベル（０Ｖ）の第１の電源電圧Ｖscが第１の電源ラインＶＬＡに印加され、ハイレベル（＋５Ｖ）の第２の電源電圧Ｖcomが第２の電源ラインＶＬＢに印加されると、第１の電源ラインＶＬＡ及び第２の電源ラインＶＬＢ間に形成される容量成分による電荷の蓄積（保持）、配分の状態は、図１０（ｂ）に示すように、第１の電源ラインＶＬＡと接点Ｎ１１間に形成される容量Ｃtr、及び、接点Ｎ１１とＮ１２間に形成される容量Ｃｓに保持された電荷が放電されて、各々両端電位差が−２Ｖ、−１Ｖに相当する電荷が保持され、また、有機ＥＬ素子ＯＥＬのアノード−カソード間の素子容量Ｃelに保持された電荷も放電されて、両端電位差が−２Ｖに相当する電荷が保持される。これにより、薄膜トランジスタＴｒ１３のドレイン−ソース間にはＶds＝−３Ｖ（＝−２−（−１）＝０−（−３））の電位差が生じ、薄膜トランジスタＴｒ１３は逆バイアス状態に設定されることになるとともに、有機ＥＬ素子ＯＥＬのアノード−カソード間にも−２Ｖ（＝３−５）の電位差が印加されて逆バイアス状態に設定され、有機ＥＬ素子ＯＥＬへの発光駆動電流Ｉemの供給が遮断されて非発光状態に移行する。
【００９１】
次いで、図８に示すように、上述した第１の実施形態と同様に、ハイレベルの走査信号Ｖselが印加されて書込動作期間Ｔwrtに移行すると、データラインＤＬを介して供給される階調電流Ｉdataに応じた電圧成分が、薄膜トランジスタＴｒ１３のゲート−ソース間（コンデンサＣｓ間）に保持される。その後、ローレベルの走査信号Ｖselが印加され、ハイレベル（＋１５Ｖ）の第１の電源電圧Ｖscが第１の電源ラインＶＬＡに印加されるとともに、ローレベル（−１５Ｖ）の第２の電源電圧Ｖcomが第２の電源ラインＶＬＢに印加されることにより発光動作期間Ｔemに移行し、上述した書込動作期間Ｔwrtに書き込まれた階調電流Ｉdataに応じた発光駆動電流Ｉemが有機ＥＬ素子ＯＥＬに流れて、表示データに応じた輝度階調で発光動作が行われる。
【００９２】
このような駆動制御方法は、本実施形態に係る表示装置において、各表示画素ＥＭに設けられる有機ＥＬ素子ＯＥＬのカソード電極に相当する（又は、カソード端子に接続される）第２の電源ラインＶＬＢが、表示パネル１１０の行ごとに分割（分離）して設けられた構成を有することにより実現することができるものであって、従来技術に基づく表示パネルの構成（カソード電極を全表示画素に対して共通の単一の電極（べた電極）として設けた構成）においては、実質的に実現が困難であった。
【００９３】
したがって、前回の発光動作期間Ｔemから次回の書込動作期間Ｔwrtに移行するタイミングに先立って、薄膜トランジスタＴｒ１３のドレイン−ソース間、及び、有機ＥＬ素子ＯＥＬのアノード−カソード間に、発光動作期間Ｔemにおける電圧印加状態（順バイアス状態）とは逆の状態（逆バイアス状態）が設定されるので、アモルファスシリコン薄膜トランジスタからなる発光駆動用の薄膜トランジスタＴｒ１３の駆動履歴に起因するしきい値電圧の変動（Ｖthシフト）や、有機ＥＬ素子ＯＥＬの発光履歴に伴う素子特性の劣化を抑制することができる。
【００９４】
また、本実施形態においては、書込動作期間Ｔwrtに移行するタイミングに先立つ比較的短い期間のみ、薄膜トランジスタＴｒ１３及び有機ＥＬ素子ＯＥＬに上記の逆バイアス状態が設定されるだけであるので、前回の発光動作期間Ｔem（すなわち、書込動作期間Ｔwrtに移行する前の発光動作期間）がほとんど短縮されることがなく、有機ＥＬ素子ＯＥＬの発光時間（発光輝度）が十分維持されて表示画質の劣化を招くこともない。
［第３の実施形態］
【００９５】
次に、本実施形態に係る表示装置及びその駆動制御方法の第３の実施形態について、図面を参照して説明する。
図１１は、本発明に係る表示装置の駆動制御方法の第３の実施形態を示すタイミングチャートである。ここで、本実施形態における表示装置の構成は、上述した第１の実施形態と同等であるので、その説明を省略する。また、上述した第１又は第２の実施形態に係る駆動制御方法と同等の制御動作については、その説明を簡略化する。
【００９６】
上述した第１の実施形態に示したように、有機ＥＬ素子等の発光素子を含む複数の表示画素が二次元配列（マトリクス配列）された表示パネルを備えた表示装置（図１〜図３参照）においては、一般に、各表示画素に書き込まれた表示データ（電圧成分）が、１画面分の表示動作が行われる１フレーム期間保持されて発光動作が継続される、ホールド型の表示駆動制御が採用されている。
【００９７】
このような駆動制御方法においては、通常、陰極線管（ブラウン管）を適用した表示装置において採用されているインパルス型の表示駆動制御と異なり、各表示画素が１フレーム期間のほとんどの期間、表示動作（発光動作）を継続することになるので、動画像の表示動作において、前回のフレームに表示された画像情報が残像として視認されやすくなり、画像情報のボケやにじみを生じ、表示画質の劣化を招く可能性がある。
【００９８】
そこで、本実施形態においては、図１１に示すように、１処理サイクル期間Ｔcyc（例えば１フレーム期間）において、上述した第１の実施形態（図５参照）に示した書込動作期間Ｔwrt及び発光動作期間Ｔemに加え、各表示画素ＥＭ（有機ＥＬ素子ＯＥＬ）を最低階調で発光動作、もしくは、非発光動作させる黒表示動作期間Ｔnemを含むように設定して、擬似的なインパルス駆動（擬似インパルス駆動）を実行する。
【００９９】
ここで、本実施形態に係る黒表示動作期間Ｔnemにおいては、図１１に示すように、発光動作期間Ｔemの終了後であって、次回の書込動作期間Ｔwrtの開始までの期間に、第１の電源ラインＶＬＡにローレベル（０Ｖ）の第１の電源電圧Ｖscを印加するとともに、第２の電源ラインＶＬＢにハイレベル（＋５Ｖ）の第２の電源電圧Ｖcomを印加する。
【０１００】
なお、書込動作期間Ｔwrt及び発光動作期間Ｔemについては、上述した第１又は第２の実施形態と同等であるので、詳しい説明を省略する。また、走査信号Ｖsel、第１の電源電圧Ｖsc及び第２の電源電圧Ｖcomに設定される電圧レベルの変化範囲、及び、階調電流Ｉdataに設定される電流レベルの変化範囲については、上述した第２の実施形態と同等であるとする。
【０１０１】
このような駆動制御方法によれば、黒表示動作期間Ｔnemにおいて、上述した第２の実施形態と同様に、薄膜トランジスタＴｒ１３のドレイン−ソース間、及び、有機ＥＬ素子ＯＥＬのアノード−カソード間に、発光動作期間Ｔemにおける電圧印加状態（順バイアス状態）とは逆の状態（逆バイアス状態）が設定され（図９、図１０参照）、なおかつ、この逆バイアス状態が比較的長い時間維持されるので、１フレーム期間内に黒表示動作期間を挿入する擬似インパルス駆動の本来の目的である動画像のボケやにじみの発生を抑制する効果に加え、アモルファスシリコン薄膜トランジスタからなる発光駆動用の薄膜トランジスタＴｒ１３の駆動履歴に起因するしきい値電圧の変動（Ｖthシフト）や、有機ＥＬ素子ＯＥＬの発光履歴に伴う素子特性の劣化を一層抑制することができる。
【０１０２】
＜表示パネルのデバイス構造＞
次に、上述した各実施形態に係る表示装置に適用される表示パネル（表示画素）のデバイス構造について具体的に説明する。
上述したように、本発明に適用される表示パネル１１０においては、各表示画素ＥＭに設けられた有機ＥＬ素子ＯＥＬのカソード電極（カソード端子）が、全表示画素に共通の単一の電極（べた電極）から構成されるのではなく、各行ごとに分離して第２の電源ラインＶＬＢとして配設された構成を有している。
【０１０３】
図１２は、本発明に係る表示装置に適用される表示パネルのデバイス構造の第１の例を示す概略図である。ここで、図１２（ａ）は、表示パネルに配列された複数行の表示画素におけるカソード電極（第２の電源ラインＶＬＢに相当する）の配設状態を示す概略平面図であり、図１２（ｂ）は、図１２（ａ）に示した表示パネルにおける行間の断面構造を示す要部断面図である。また、図１３は、本発明に係る表示装置に適用される表示パネルのデバイス構造の第１の例の変形例を示す概略図である。なお、図１２及び図１３においては、表示画素や各種配線層の配設状態を簡明にするために、便宜的にハッチングを施した。
【０１０４】
本発明に適用される表示パネル１１０（表示画素ＥＭ）に適用されるデバイス構造の第１の例は、図１２（ａ）、（ｂ）に示すように、ガラス基板等の透明な絶縁性基板ＳＵＢ上の各画素形成領域ごとに、薄膜トランジスタＴＲ（薄膜トランジスタＴｒ１１〜Ｔｒ１３に相当する）やコンデンサ（図示を省略）、各種配線層（走査ラインＳＬ、第１の電源ラインＶＬＡ等）等を適宜配置して相互に接続することにより、図３に示した回路構成と等価な発光駆動回路ＤＣが形成された下層部Ｌudと、当該発光駆動回路ＤＣ上に平坦化膜等を介してアノード電極ＥＬａ、有機ＥＬ層Ｌel（正孔輸送層、発光層、電子輸送層）、カソード電極ＥＬｃを順次積層して形成された有機ＥＬ素子ＯＥＬを含む上層部Ｌupと、を積層した構成を有している。
【０１０５】
ここで、上述した第１の実施形態に示した構成（図２参照）と同様に、図１２（ａ）、（ｂ）に示すように、表示パネル１１０の行方向（図面左右方向）に走査ラインＳＬ及び第１の電源ラインＶＬＡが並行して配設され、また、列方向（図面上下方向）にデータラインＤＬが配設されている。これらの配線層は、発光駆動回路ＤＣが形成される下層部Ｌudに設けられ、特に、走査ラインＳＬ及び第１の電源ラインＶＬＡは、各行の表示画素ＥＭ間に設けられる境界領域ＢＤＲに配設されている。
【０１０６】
そして、本発明に適用される表示パネル１１０においては、上述したようなデバイス構造において、各行の表示画素ＥＭのカソード電極ＥＬｃが、各々単一の電極層により構成され、かつ、隣接する行間で当該カソード電極（電極層）ＥＬｃ相互が電気的に分離されるように構成されている。すなわち、各行ごとに表示画素ＥＭのカソード電極ＥＬｃ相互を接続して構成される第２の電源ラインＶＬＢが設けられている。
【０１０７】
このようなデバイス構造は、例えば、図１２（ａ）、（ｂ）に示すように、各行間に設けられた境界領域ＢＤＲに、絶縁性基板ＳＵＢ（下層部Ｌud上面）から突出する逆テーパレジスト（上端側よりも下端側の寸法を小さく形成したレジスト膜）ＲＴを設けた状態で、絶縁性基板ＳＵＢ上の全面に電極材料を蒸着する手法や、メタルマスクを用いた選択的な蒸着法を適用することにより実現することができる。なお、図１２（ｂ）に示した逆テーパレジストＲＴ上に形成された電極層Ｅxdは、絶縁性基板ＳＵＢ上の全面に電極材料を蒸着した際に、カソード電極ＥＬｃと離間して同時に形成されたものである。
【０１０８】
なお、図１２に示した表示パネル１１０のデバイス構造においては、行方向に配設される走査ラインＳＬ及び第１の電源ラインＶＬＡを、各表示画素ＥＭの有機ＥＬ素子ＯＥＬ（有機ＥＬ層Ｌel）の形成領域、及び、逆テーパレジストＲＴの形成領域に対して、平面的に重ならないように配置した場合について説明したが、本発明はこれに限定されるものではなく、図１３に示すように、これらの配線を、境界領域ＢＤＲに形成された逆テーパレジストＲＴの下層（直下）に配置するものであってもよい。これによれば、有機ＥＬ素子ＯＥＬ（有機ＥＬ層Ｌel）の形成領域を、走査ラインＳＬや第１の電源ラインＶＬＡ等の配線層の配置に関わりなく、広く設定することができるので、有機ＥＬ素子ＯＥＬ（有機ＥＬ層Ｌel）において放射された光を絶縁性基板ＳＵＢ方向に出射するボトムエミッション型の発光構造を採用した場合であっても、表示パネルの開口率を高く設定することができる。
【０１０９】
図１４は、本発明に係る表示装置に適用される表示パネルのデバイス構造の第２の例を示す概略図である。ここで、図１４（ａ）は、表示画素の上層部に形成される有機ＥＬ素子（有機ＥＬ層、カソード電極）と、下層部に形成される走査ライン、第１及び第２の電源ライン、データラインとの関係を示す概略平面図であり、図１４（ｂ）は、表示パネルに配列された表示画素において下層部に形成される発光駆動回路の一具体例を示す平面レイアウトである。なお、上述したデバイス構造の第１の例と同等の構成については、その説明を簡略化する。また、有機ＥＬ層Ｌelの形成領域（すなわち、表示画素の発光領域）を便宜的にハッチングを施して示した。
【０１１０】
本発明に適用される表示パネル１１０（表示画素ＥＭ）に適用されるデバイス構造の第２の例は、上述した第１の例と同様に、絶縁性基板（図示を省略）上の各画素形成領域ごとに、発光駆動回路ＤＣが形成された下層部と、有機ＥＬ素子ＯＥＬが形成された上層部と、を積層した構成において、図１４（ａ）に示すように、下層部に行方向（図面左右方向）に配設された走査ラインＳＬや第１の電源ラインＶＬＡに並行に第２の電源ラインＶＬＢが設けられているとともに、表示画素ＥＭごとの上層部に設けられた有機ＥＬ素子ＯＥＬのカソード電極ＥＬｃがコンタクトホールＨＬｖを介して、下層部に設けられた第２の電源ラインＶＬＢに電気的に接続された構成を有している。すなわち、各行ごとの表示画素ＥＭのカソード電極ＥＬｃが単一の第２の電源ラインＶＬＢに共通に接続された構成を有している。
【０１１１】
なお、下層部に形成される発光駆動回路ＤＣは、例えば、図３に示した発光駆動回路ＤＣと同等の回路構成を適用することができ、具体的には、図１４（ｂ）に示すように、絶縁性基板上の画素形成領域の上方及び下方の縁辺領域に行方向に走査ラインＳＬ、第２の電源ラインＶＬＢ及び第１の電源ラインＶＬＡが配設され、これらのラインに直交するように、当該画素形成領域の左方の縁辺領域に列方向にデータラインＤＬが配設された構成を有している。また、画素形成領域の左方及び右方の縁辺領域に列方向に延在するように薄膜トランジスタＴｒ１１〜Ｔｒ１３が配置形成され、画素形成領域の略中央領域を除く領域に、平面的な広がりを有するようにコンデンサＣｓが形成された構成を有している。そして、これらの配線層や機能素子は、図３に示した回路構成を有するように、相互に電気的に接続されている。
【０１１２】
そして、図３に示した発光駆動回路ＤＣの回路構成によれば、上層部に形成される有機ＥＬ素子ＯＥＬを構成するアノード電極は、下層部の最上層に設けられた平坦化膜等の層間絶縁膜に形成されたコンタクトホールＨＬａを介して、発光駆動回路ＤＣを構成するコンデンサＣｓの一方の電極（接点Ｎ１２側）及び薄膜トランジスタＴｒ１３のソース電極、薄膜トランジスタＴｒ１２のドレイン電極に電気的に接続され、また、有機ＥＬ素子ＯＥＬのカソード電極ＥＬｃは、有機ＥＬ層Ｌelやアノード電極が形成されていない領域において、層間絶縁膜に形成されたコンタクトホールＨＬｖを介して、下層部に設けられた第２の電源ラインＶＬＢに電気的に接続されている。
【図面の簡単な説明】
【０１１３】
【図１】本発明に係る表示装置の一実施形態を示す概略ブロック図である。
【図２】本実施形態に係る表示装置に適用される表示パネル及びその周辺装置の一例を示す要部構成図である。
【図３】本実施形態に係る表示装置に適用される表示画素（発光駆動回路及び発光素子）の一例を示す回路構成図である。
【図４】本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。
【図５】本実施形態に係る表示装置に適用される表示画素における駆動制御方法（書込動作、発光動作）を示すタイミングチャートである。
【図６】従来技術に基づく表示画素の一例を示す回路構成図である。
【図７】従来技術に基づく表示装置（表示画素）の駆動制御方法を示すタイミングチャートである。
【図８】本発明に係る表示装置の駆動制御方法の第２の実施形態を示すタイミングチャートである。
【図９】本実施形態に係る表示装置の駆動制御方法における動作状態を説明するための等価回路図である。
【図１０】本実施形態に係る表示装置の駆動制御方法における電荷の保持状態を説明するための概念図である。
【図１１】本発明に係る表示装置の駆動制御方法の第３の実施形態を示すタイミングチャートである。
【図１２】本発明に係る表示装置に適用される表示パネルのデバイス構造の第１の例を示す概略図である。
【図１３】本発明に係る表示装置に適用される表示パネルのデバイス構造の第１の例の変形例を示す概略図である。
【図１４】本発明に係る表示装置に適用される表示パネルのデバイス構造の第２の例を示す概略図である。
【図１５】従来技術における表示画素（発光駆動回路及び発光素子）を備えた発光素子型ディスプレイの要部構成例を示す等価回路図である。
【図１６】従来技術における表示画素（発光駆動回路及び発光素子）を備えた発光素子型ディスプレイの要部構成例を示す概略断面図である。
【符号の説明】
【０１１４】
１００      表示装置
１１０      表示パネル
１２０      走査ドライバ
１３０Ａ    第１の電源ドライバ
１３０Ｂ    第２の電源ドライバ
１４０      データドライバ
１５０      システムコントローラ
ＥＭ        表示画素
ＤＣ        発光駆動回路
ＯＥＬ      有機ＥＬ素子
ＶＬＡ      第１の電源ライン
ＶＬＢ      第２の電源ライン
ＳＬ        走査ライン
ＤＬ        データライン
【図１】
2007248800.tif 000003
【図２】
2007248800.tif 000004
【図３】
2007248800.tif 000005
【図４】
2007248800.tif 000006
【図５】
2007248800.tif 000007
【図６】
2007248800.tif 000008
【図７】
2007248800.tif 000009
【図８】
2007248800.tif 000010
【図９】
2007248800.tif 000011
【図１０】
2007248800.tif 000012
【図１１】
2007248800.tif 000013
【図１２】
2007248800.tif 000014
【図１３】
2007248800.tif 000015
【図１４】
2007248800.tif 000016
【図１５】
2007248800.tif 000017
【図１６】
2007248800.tif 000018