(57)【要約】【課題】横電界方式の液晶表示装置において、有機膜の上に絶縁膜を形成することをなくし、画素電極層と共通電極層との間の中間絶縁膜の特性を向上させることである。【解決手段】下側の透明パネル基板２０において、下ガラス基板３０上のバッファ層３２の上にＴＦＴ形成層４０が形成され、そのゲート膜層３６の上に、ゲートライン４２、コモンライン５０と共に画素電極層６０が設けられる。そしてその上に中間絶縁層８０が形成され、その後、スリット７１を有する共通電極層７０が形成される。中間絶縁層８０の前の工程で有機膜を用いないので、中間絶縁層８０は、有機膜の耐熱温度以上の高温でＣＶＤ法により成膜することができる。【選択図】図２
2007248890.tif 000002
【特許請求の範囲】
【請求項１】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、
前記下基板上に形成された半導体層と、
前記半導体層の上に成膜されたゲート膜層と、
前記ゲート膜層上に形成されたゲート電極と、
前記ゲート膜層上に形成された第１電極と、
前記ゲート電極及び前記第１電極の上に成膜された中間絶縁膜層と、
前記中間絶縁膜層の上に形成された第２電極と、
を備え、前記第１電極又は前記第２電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記中間絶縁層は、有機絶縁膜の耐熱温度以上の処理温度のＣＶＤ法により成膜された絶縁膜層であることを特徴とする液晶表示装置。
【請求項３】
下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置の製造方法であって、
前記下基板上に半導体層を形成する半導体層形成工程と、
前記半導体層の上にゲート膜層を成膜するゲート成膜工程と、
前記ゲート膜層上にゲート電極を形成するゲート電極形成工程と、
前記ゲート膜層上に第１電極を形成する第１電極形成工程と、
前記ゲート電極及び前記第１電極の上に中間絶縁膜を成膜する中間絶縁層成膜工程と、
前記中間絶縁膜層の上に第２電極を形成する第２電極形成工程と、
を含み、前記第１電極又は前記第２電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする液晶表示装置製造方法。
【請求項４】
請求項２に記載の液晶表示装置において、
前記中間絶縁層成膜工程は、有機絶縁膜の耐熱温度以上の処理温度でＣＶＤ法により成膜されることを特徴とする液晶表示装置製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及び液晶表示装置製造方法に係り、特に、互いに対向する一対の基板間に液晶が挟持され、液晶は共通電極と画素電極とで発生する電界により駆動される液晶表示装置及び液晶表示装置製造方法に関する。
【背景技術】
【０００２】
一般に、テレビ、グラフィックディスプレイ等の表示装置を構成する液晶表示装置には、主としてアクティブマトリクス型で、縦電界により駆動される方式が用いられる。すなわち、この方式の液晶表示装置は、透明な一対のガラス基板と、このガラス基板の間に封入された液晶とから構成され、このガラス基板のうち、少なくとも一つのガラス基板には、薄膜トランジスタと画素電極が形成され、他方のガラス基板にはカラーフィルタと共通電極が形成される。そして、液晶は、駆動回路によって、一方側のガラス基板上の画素電極と、他方側のガラス基板上の共通電極との間に発生する電界、すなわち、ガラス基板の面内方向を横方向として、これに垂直な縦方向の電界によって駆動される。
【０００３】
液晶表示装置については、高精細化、小型化、そして広視野角化が要求される。そして、近年、広視野角化を図る手段の１つとして、ガラス基板に対して面内方向の電界、すなわち横電界を発生させ、この横電界で液晶分子を基板に平行な面内で回転させることで透過率を変化させる光スイッチング機能を持たせる方式の技術が実用化されている。
【０００４】
例えば、特許文献１では、ガラス基板の面に平行な平行場を利用したＩＰＳモード（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ  Ｍｏｄｅ）の液晶表示素子について述べられており、また、特許文献２では、ＩＰＳ技術をさらに改良したＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）技術を用いて開口率を向上させる液晶表示装置が述べられている。ここで、ＦＦＳ技術では、共通電極の上に中間絶縁層を介して画素電極を配置し、画素電極にスリットを設け、そのスリットを利用することで、画素電極と共通電極との間の電界を発生させている。この電界は、横方向電界と共に電極の縁の近傍で基板に垂直な方向にも強い電界成分を有しており、このことで、電極上方に位置する液晶分子も駆動することができる。したがって、透明電極を用いれば、電極部分も表示に寄与させることができて、開口率が向上することになる。なお、画素電極と共通電極とを逆の配置にしてもよい。
【０００５】
【特許文献１】特開平１０−６２７６７号公報
【特許文献２】特開２００２−２９６６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、横電界方式を用いることは、液晶表示装置において広視野角化等を実現することができるので、有用である。このような横電界方式の液晶表示装置を実現する過程で、いくつかの課題があることが分かってきている。
【０００７】
例えば、上記ＦＦＳ技術を用いる液晶表示装置においては、液晶を挟んで配置される上下２枚のガラス基板のうち、半導体デバイスが形成される下ガラス基板に、画素電極層と共通電極層が中間絶縁層を介して配置される。この際、半導体デバイス層の上に平坦化膜が設けられ、その平坦化膜の上に、画素電極層と共通電極層とが絶縁層を介して配置される。
【０００８】
すなわち、下ガラス基板について、下層側から概略、下ガラス−バッファ層−半導体デバイス形成層−平坦化膜−画素電極層−中間絶縁層−共通電極層−配向膜の順に積層された構造となっている。なお、画素電極層と共通電極層とはその順序を逆にしてもよい。ここで、平坦化膜は、低温形成が容易で平坦性に優れる有機膜が用いられる。例えばアクリル樹脂がスピンコート法等で塗布されて平坦化膜として用いられる。有機膜は耐熱温度が２２０℃から２４０℃程度であるので、その上に積層される画素電極層、中間絶縁層、共通電極層の形成は、この耐熱温度以下で行われることになる。
【０００９】
そのため、中間絶縁膜は、処理温度が１５０℃から２００℃程度の低温ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成されることになる。低温ＣＶＤ法で形成された絶縁膜は、半導体デバイスの特性に影響を与えない程度の処理温度、例えば４００℃程度以上の処理温度を用いる高温ＣＶＤ法で形成された絶縁膜に比べ、下地層への密着性が劣り、また絶縁膜としての特性等も低い。このように、有機膜の上に絶縁膜を形成することには課題がある。
【００１０】
本発明の目的は、横電界方式の液晶表示装置において、有機膜の上に絶縁膜を形成することをなくすことができる液晶表示装置及びその製造方法を提供することである。また他の目的は、横電界方式の液晶表示装置において画素電極層と共通電極層との間の中間絶縁膜の特性を向上させることができる液晶表示装置及びその製造方法を提供することである。以下の手段は、上記目的の少なくとも１つに貢献する。
【課題を解決するための手段】
【００１１】
本発明に係る液晶表示装置は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置であって、前記下基板上に形成された半導体層と、前記半導体層の上に成膜されたゲート膜層と、前記ゲート膜層上に形成されたゲート電極と、前記ゲート膜層上に形成された第１電極と、前記ゲート電極及び前記第１電極の上に成膜された中間絶縁膜層と、前記中間絶縁膜層の上に形成された第２電極と、を備え、前記第１電極又は前記第２電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする。
【００１２】
また、前記中間絶縁層は、有機絶縁膜の耐熱温度以上の処理温度のＣＶＤ法により成膜された絶縁膜層であることが好ましい。
【００１３】
また、本発明に係る液晶表示装置製造方法は、下基板と上基板の間に液晶を封止し、前記下基板上に画素電極と共通電極とを絶縁層を挟んで配置し、前記画素電極と前記共通電極との間の電界で前記液晶を駆動する液晶表示装置の製造方法であって、前記下基板上に半導体層を形成する半導体層形成工程と、前記半導体層の上にゲート膜層を成膜するゲート成膜工程と、前記ゲート膜層上にゲート電極を形成するゲート電極形成工程と、前記ゲート膜層上に第１電極を形成する第１電極形成工程と、前記ゲート電極及び前記第１電極の上に中間絶縁膜を成膜する中間絶縁層成膜工程と、前記中間絶縁膜層の上に第２電極を形成する第２電極形成工程と、を含み、前記第１電極又は前記第２電極の一方を前記画素電極として用い、他方を前記共通電極として用いることを特徴とする。
【００１４】
また、前記中間絶縁層成膜工程は、有機絶縁膜の耐熱温度以上の処理温度でＣＶＤ法により成膜されることが好ましい。
【発明の効果】
【００１５】
上記構成により、いわゆるＦＦＳ方式の液晶表示装置において、ゲート膜層の上にゲート電極と共に第１電極を形成し、その上に中間絶縁層を挟んで第２電極を形成する。したがって、中間絶縁層は、ゲート膜層の上に形成され、有機膜の上に形成されることがない。第１電極、第２電極は、いずれを表示電極に用いてもよく、あるいはいずれを画素電極に用いてもよい。
【００１６】
また、前記中間絶縁層は、有機膜の耐熱温度以上の処理温度でＣＶＤ法により成膜されるので、有機膜の上に形成される絶縁膜に比べ、下地層への密着性を向上させ、また絶縁膜としての特性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下に図面を用いて、本発明に係る実施の形態につき、詳細に説明する。以下において、液晶表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス方式で、ＦＦＳ技術を用いるとしてものとして説明するが、液晶が第１電極と第２電極とで発生する駆動電界により駆動され、駆動電界の経路に絶縁層を有する液晶表示装置であれば、以下の実施形態を変形することで一般的に実施することができる。例えば、スイッチング素子として、ＴＦＴ以外のスイッチング素子、例えばダイオード素子等を用いるものであってもよい。また、以下において、各電極は透明電極として説明するが、開口率について実用上問題がなければ、透明電極以外の金属電極であってもよい。反射領域を設ける場合は、反射電極であってもよいし、透明電極と反射膜との積層構造でもよい。また、駆動電界は共通電極と画素電極との間に形成されるものとして説明するが、一般的に２つの電極の間で駆動電界が形成されればよく、電極の種類によらない。また、以下で説明する寸法等は一例であって、それ以外の寸法等であってもよい。
【００１８】
図１は、有機膜の上に中間絶縁膜を形成する必要のないＦＦＳ方式液晶表示装置１０の構成模式図である。液晶表示装置１０は、表示制御部１２と、表示パネル１４等から構成される。表示制御部１２は、表示パネル１４に所望の表示をさせるための制御回路及び駆動回路等を含む回路である。なお、表示制御部１２を構成する回路の一部を表示パネル１４に組み込むこともできる。
【００１９】
表示パネル１４は、一対の透明パネル基板２０，２２の間に液晶１６を挟みこんで封止した形態をとる素子であり、各透明パネル基板２０，２２に液晶表示に必要な複数のスイッチング素子や複数の画素がマトリクス状に配置されるアクティブマトリクス方式の液晶表示パネルである。
【００２０】
アクティブマトリクス方式の液晶表示パネルは、周知のように、液晶を挟む２枚の透明パネル基板の一方側の基板上に、複数本のゲートラインと複数本のデータラインとが縦横に配置され、これらのラインで区画される格子のそれぞれに各画素が配置される。そして各画素のスイッチング素子のゲート端子はいずれかのゲートラインに、ドレイン端子はいずれかのデータラインに、ソース端子は、各画素に設けられる画素電極に、それぞれ接続される。ＦＦＳ方式においてもこの構造は同じであるが、さらに共通電位を各画素に供給するためにコモンラインが配置される。
【００２１】
このような構造において、特定のゲートラインと特定のデータラインとを選択し、そのゲートラインにスイッチング素子のオン信号を、そのデータラインに画像データ信号を与えることで、そのゲートラインとそのデータラインとの交点にある画素のスイッチング素子がオンし、ドレイン端子とソース端子とが導通して、画素電極に画像データ信号が与えられる。コモンラインは、全画素を覆うように配置され、スリットを有する共通電極層に接続されるので、このスリットを利用して共通電極層と各画素電極との間に生成される横電界によって、液晶が駆動されることになる。
【００２２】
図１において下側の透明パネル基板２０には、下ガラス基板３０の上に、半導体層３４を含むＴＦＴ形成層４０、画素電極層６０、中間絶縁層８０、スリット７１を有する共通電極層７０、配向膜７２等が順次積層される。また、上側の透明パネル基板２２には、上ガラス基板９０の上に、カラーフィルタ９２、配向膜９４等が積層される。ここで、液晶１６は、対向する配向膜７２，９４の間に封止されて配置される。この積層形態は、一例であって、それ以外の積層要素を含んでもよく、また積層順序を液晶表示の方式あるいは用途に応じ変更してもよい。
【００２３】
上側透明パネル基板２２の構成、液晶１６、表示制御部１２の内部構成等は、一般的なＦＦＳ方式の液晶表示装置と同様であるので、以下では特に下側の透明パネル基板２０について詳細に説明する。図２は、各積層要素が積層された状態の下側の透明パネル基板２０の詳細な断面図である。
【００２４】
図２の下側の透明パネル基板２０において、下ガラス基板３０は、液晶パネル用に適した成分と温度特性等を有するガラス板である。下ガラス基板３０とＴＦＴ形成層４０との間のバッファ層３２は、下ガラス基板３０上に半導体層３４を含むＴＦＴ形成層４０を密着性よく形成し、不純物の拡散を防止する等のために設けられる。
【００２５】
バッファ層３２の上に形成されるＴＦＴ形成層４０は、画素ごとにＴＦＴ素子を作りこむための半導体層３４及びゲート膜層３６等からなる。半導体層３４は、低温ポリシリコン層、高温ポリシリコン層、アモルファスシリコン層等を用いることができ、ＣＶＤ技術等の薄膜堆積技術と、レーザアニール等の熱処理技術等を用いて形成することができる。ゲート膜層３６は、ＣＶＤ法等による酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等を用いることができる。
【００２６】
ＴＦＴ素子は、半導体層３４において、ソース、ドレイン、およびその間のチャネル領域３８が作りこまれ、チャネル領域３８の上にはゲート膜層３６を挟んでゲート電極が形成されて構成される。図２ではゲートライン４２の一部がゲート電極を構成するものとして示されている。すなわち、半導体層３４の上をゲートライン４２が横切って配置されるとき、半導体層３４の上のゲートライン４２がＴＦＴ素子のゲート電極となり、その部分の半導体層３４がチャネル領域となる。ゲートライン４２の材質としては、例えばＭｏ等の金属を用いることができる。
【００２７】
ソースからは画素電極端子８４が引き出され、ゲート膜層３６の上に設けられる画素電極層６０に接続される。画素電極層６０は、上記のように、マトリクス状に配置される複数の画素のそれぞれに１つずつ設けられる透明電極層で、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜等で形成することができる。
【００２８】
ドレインからはドレイン端子が引き出されデータライン８２に接続される。なお、ドレインとソースは互換性がある構造で、ここでは、画素電極層６０に接続される側をソースとしたが、これをドレインと呼ぶことも構わない。
【００２９】
また、ゲート膜層３６の上には、コモンライン５０が設けられ、このコモンライン５０は、中間絶縁層８０の上に配置される共通電極層７０に接続される。
【００３０】
このように、ゲート膜層３６の上には、ゲートライン４２、画素電極層６０、コモンライン５０が、相互に短絡しないようにそれぞれパターニングされて配置される。
【００３１】
パターニングされて形成されたゲートライン４２、画素電極層６０、コモンライン５０の上には、中間絶縁層８０が形成される。中間絶縁層８０は、形成温度が例えば４００℃以上の高温ＣＶＤ法によって成膜される。ここで高温ＣＶＤ法とは、有機膜の上に形成される絶縁膜が有機膜の耐熱温度以下の低温で成膜されるのに比較して高温という意味である。つまり有機膜の耐熱温度以上の処理温度のＣＶＤ法で中間絶縁膜は成膜される。有機膜とは、例えばアクリル樹脂膜で、その耐熱温度が約２２０℃から２４０℃程度である。
【００３２】
中間絶縁層８０にはコンタクトホール８１，８３，８５が設けられ、これらを介して、ＴＦＴ素子のドレイン、ソース、コモンラインがそれぞれ中間絶縁層８０の上部に引き出され、それぞれデータライン８２及びデータ端子、画素電極端子８４、コモン端子８６となる。そして、これらの上に有機膜等の保護膜層８８が成膜される。保護膜層８８は、中間絶縁層８０に引き出された各端子を保護するための絶縁膜であるので、これらの端子を保護できる程度の大きさを残して、他の部分は除去される。したがって、各画素の画素電極層６０に対応する領域については、ほとんど保護膜層８８が除去される。また、コモン端子８６の部分の保護膜層８８にはコンタクトホールが設けられ、コモン端子８６が露出される。
【００３３】
保護膜層８８の成膜と所定の除去の後に設けられる共通電極層７０は、複数の画素全体を覆う透明電極層で、各画素の画素電極に対応する位置に複数のスリット７１が設けられる。透明電極層の材料としては、画素電極層６０と同様のＩＴＯを用いることができる。共通電極層７０の上部には、所定のラビング方向にラビングされた配向膜７２が全面に配置される。中間絶縁層８０の下には上記のように画素電極層６０が形成されているので、このスリット７１を利用することで、画素電極層６０と共通電極層７０との間の電界を発生させ、ＦＦＳ技術によって液晶１６を駆動することができる。
【００３４】
図３は、下側の透明パネル基板２０の平面図で、およそ１画素分の部分が示されている。図４は、そのうちの画素電極層６０と共通電極層７０の部分の拡大図である。なお、以下の説明において、図２で説明した符号を用いる。また、平面図では画素電極層６０と共通電極層７０とが重なるので、それらの領域を示すため、図３では画素電極層６０の領域のみに斜線を付し、図４では共通電極層７０のみに図３とは異なる方向の斜線を付してある。図３で示されるように、ゲートライン４２が紙面上で水平方向に配列され、紙面上に垂直方向にデータライン８２が配列されている。また、コモンライン５０が紙面上で水平方向に配列されている。そして、ゲートライン４２はＴＦＴ素子を形成する半導体層３４を横切るように配置され、その重なる部分がチャネル領域となり、チャネル領域の両側においてドレインがコンタクトホール８１を介しデータライン８２に接続され、ソースが画素電極層６０に接続される。共通電極層７０は全面に配置されており、コンタクトホール８５を介しコモンライン５０と接続されている。また、共通電極層７０には、画素電極層６０に対応する部分に、複数のスリット７１、すなわち開口部が設けられる。
【００３５】
図５は、上記下側の透明パネル基板２０の製造方法の手順を示すフローチャートである。最初に下ガラス基板３０を準備し、その片側にバッファ層３２を成膜する（Ｓ１０）。そしてバッファ層３２の上に半導体層３４を形成する（Ｓ１２）。具体的には、低温ポリシリコン層を全面にＣＶＤ法により成膜し、所定の半導体特性が得られるようにレーザアニール法による熱処理を施す。その後、ドライエッチング法により、図３に示すような形状に形作る。なお、低温ポリシリコン層に代えて、高温ポリシリコン層、アモルファスシリコン層等を用いることもできる。
【００３６】
次にゲート膜層３６がＣＶＤ法によって成膜される（Ｓ１４）。具体的には、酸化膜と窒化膜とを積層した複合絶縁膜が成膜される。そして、ゲート膜層３６の上にゲートライン４２、コモンライン５０、画素電極層６０が形成される。
【００３７】
この工程は、いくつかの工程の組み合わせで行うことができる。最初に、Ｍｏ層がスパッタ法によって成膜され、ドライエッチング法により、ゲートライン４２とコモンライン５０が図３に示すようなパターンに形作られる（Ｓ１６）。したがって、ＴＦＴ素子のゲート電極の材料はＭｏである。なお、コモンライン５０をゲートライン４２と異なる材料で構成してもよい。その場合には、ゲートラインを形成したのち、コモンライン５０を構成する導体層を成膜し、ドライエッチング法で所定のパターンに形作る。このときゲートラインがエッチングされないように適当なマスキングを行うことが望ましい。
【００３８】
ゲートライン４２とコモンライン５０とが形成されると、次にＩＴＯ層をスパッタ法で成膜し、図３、図４に示す形状に画素電極層６０がウェットエッチング法により形作られる（Ｓ１８）。エッチング液としては、例えばシュウ酸を含む液を用いることができる。
【００３９】
次に中間絶縁層８０が成膜される（Ｓ２０）。中間絶縁層８０は、ＣＶＤ法で成膜される。この工程の前に有機膜を成膜する工程がないので、中間絶縁層８０の膜形成の処理条件は、有機膜の耐熱温度に配慮することなく、例えば４００℃以上等の十分な高温とすることができる。中間絶縁層８０としては、酸化膜、窒化膜、あるいはこれらを組み合わせた複合絶縁膜を用いることができる。十分な高温処理のため、中間絶縁層８０は、下地層であるゲート膜層及び画素電極層６０とよい密着性の下で成膜することができる。
【００４０】
その後、中間絶縁層８０にコンタクトホール８１，８３，８５が形成される（Ｓ２２）。これらのコンタクトホール８１，８３，８５は、それぞれ、ＴＦＴ素子のドレイン、ソース、及びコモンライン５０を中間絶縁層８０の上面に引き出すためのものである。なお、コンタクトホール８３は、画素電極層６０を貫くように設けられる。コンタクトホールの形成は、ドライエッチング法を用いることができる。あるいはウェットエッチング法を用いてもよい。
【００４１】
コンタクトホールが形成されると、配線層が形成される（Ｓ２４）。この工程は、配線材料である導体層をスパッタ法で成膜してコンタクトホールを埋める工程と、その後中間絶縁層８０の上で適当な端子形状に成形する工程とを含む。このとき、コンタクトホール８３を埋める導体は、ゲート膜層３６の上の画素電極層６０と接続して電気的な導通がとられる。コンタクトホール８１，８３，８５から引き出された端子は、それぞれデータライン８２のデータ端子、画素電極端子８４、コモン端子８６とされ、例えばその後の実装工程において利用される。
【００４２】
中間絶縁層８０の上に配線層が引き出されてデータライン８２及びデータ端子、画素電極端子８４、コモン端子８６が形成されると、その上に平坦化保護膜層８８が形成される（Ｓ２６）。平坦化保護膜層８８は、中間絶縁層８０に引き出された各端子を保護するための絶縁膜であるので、これらの端子を保護できる程度の大きさを残して、他の部分は除去される。この工程も、保護絶縁膜を成膜する工程と、各端子の周りを残して除去する工程とを含む。これらの工程の後は、配向膜７２の成膜等で、処理温度がさほど高温でないので、平坦化保護膜層８８の成膜には、スピンコート法による有機膜を用いることができる。例えば、感光性のあるアクリル樹脂をスピンコート法で塗布し、各端子の部分を遮蔽するマスクを用いて露光し、適当な除去液を用いることで、各端子の周りを残してアクリル樹脂膜層を除去することができる。したがって、各画素の画素電極の部分は、平坦化保護膜層８８が除去され、中間絶縁層８０が露出する。また、コモン端子８６の部分についても一部平坦化保護膜８８が除去され、コモン端子８６が露出する。
【００４３】
次にＩＴＯ層をスパッタ法で成膜し、図３、図４に示す形状に複数のスリット７１がウェットエッチング法により開けられ、共通電極層７０が形成される（Ｓ２８）。上記のように、コモン端子８６が一部露出しているので、その部分においてＩＴＯ層はコモン端子と接続される。これにより、中間絶縁層８０を挟んで、スリット７１を有する共通電極層７０と、画素電極層６０とが配置される構造が得られる。
【００４４】
共通電極層７０の上部には、所定のラビング方向にラビングされた配向膜７２が全面に配置される（Ｓ３０）。このようにして、下側の透明パネル基板２０が形成されると、配向処理された上側透明パネル基板２２との間に液晶１６が封止されて表示パネル１４が出来上がる。上記のように、中間絶縁層８０の下には上記のように画素電極層６０が形成されているので、このスリット７１を利用することで、表示制御部１２によって画素電極層６０と共通電極層７０との間の電界を発生させ、ＦＦＳ技術によって液晶１６を駆動することができる。
【００４５】
上記構成の液晶表示装置１０の特徴を理解しやすいように、従来技術における下側の透明パネル基板１８の詳細な断面図を図６に示す。下層側からＴＦＴ形成層４０までの構成は図２と同じである。ゲート膜層３６の上にはゲートライン４２とコモンライン５０とが配置されるところも同じである。そして、その後に平坦化膜４４が形成される。平坦化膜４４は、スピンコート法を用いて成膜された有機膜である。必要な場合、平坦化膜４４を２層構造とし、無機絶縁膜の上に有機膜を設ける構成とし、無機膜上にソース端子、ドレイン端子、コモンライン５０等を引き出してもよい。平坦化膜４４に用いられる有機膜は、上記のように、耐熱温度２２０℃から２４０℃程度のアクリル樹脂膜を用いることができる。
【００４６】
平坦化膜４４の上には、画素電極層６０が設けられ、コンタクトホール４９を介してＴＦＴ素子のソースに接続される。画素電極層６０の上には中間絶縁層７９が成膜される。中間絶縁層７９の上にはスリット７１を有する共通電極層７０が設けられ、コンタクトホール５１を介してコモンライン５０に接続される。
【００４７】
ここで、中間絶縁層７９は、平坦化膜４４の後の工程で成膜されるので、平坦化膜４４の耐熱温度以下の処理温度で成膜される。具体的には、１５０℃から２００℃程度の処理温度の低温ＣＶＤ法により、酸化膜、窒化膜あるいはそれらを組み合わせた複合絶縁膜等が成膜される。したがって、下地膜である画素電極層６０、平坦化膜４４との密着性が低く、また、絶縁膜としての特性が、高温ＣＶＤ法によって成膜された絶縁膜の特性に比べ劣る。
【００４８】
上記の説明で分かるように、図２で説明した下側の透明パネル基板２０の構成によれば、図６の従来技術における下側の透明パネル基板１８の構成のように中間絶縁層８０の工程の前に有機膜を用いることがなく、中間絶縁層８０を有機膜の耐熱温度以上の処理温度で成膜できる。したがって、下側の透明パネル基板２０の製造工程を簡単なものとでき、中間絶縁層８０の特性を良好なものとすることができる。また、従来技術のおける平坦化膜４４を省略できるので、液晶表示装置としての歩留まり向上とコスト低減が期待できる。
【００４９】
上記構成の液晶表示装置１０の動作について説明する。液晶１６の透過率の相違によって表示を行おうとするときは、表示制御部１２が所望の画素についてゲートライン４２とデータライン８２とを選択し、その画素のスイッチング素子であるＴＦＴ素子をオンにする。それによって、共通電極層７０と、その画素の画素電極層６０との間に所定の駆動信号が印加される。
【００５０】
その様子を図７のＦＦＳ技術模式図に示す。ここでは、画素電極層６０にマイナスの電位が印加され、共通電極層７０にプラスの電位が印加される場合が示されている。画素電極層６０と共通電極層７０との間で発生する電界１０２は、ガラス基板の面に平行な横方向の電界成分とともに、共通電極層７０の縁部、つまり電極開口部であるスリット７１の縁部においてガラス基板面に垂直の方向にも強い電界成分を有する。これによって液晶分子１００は、共通電極層７０の間に位置するもののみならず、共通電極層７０の上方に位置するものも、この電界１０２によって、ガラス基板の面内で回転駆動され、電極の部分の液晶分子１００も表示に寄与させることができる。
【００５１】
この構造において、中間絶縁層８０は、下地層である画素電極層６０及び上側層である共通電極層７０との密着性がよく、また、絶縁膜としての特性も良好であるので、ＦＦＳ技術により、液晶分子１００を適切に駆動することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る実施の形態におけるＦＦＳ方式液晶表示装置の構成模式図である。
【図２】本発明に係る実施の形態において、各積層要素が積層された状態の下側の透明パネル基板の詳細な断面図である。
【図３】本発明に係る実施の形態において、下側の透明パネル基板の平面図である。
【図４】図３の部分拡大図である。
【図５】本発明に係る実施の形態において、下側の透明パネル基板の製造方法の手順を示すフローチャートである。
【図６】従来技術において、各積層要素が積層された状態の下側の透明パネル基板の詳細な断面図である。
【図７】ＦＦＳ技術の模式図である。
【符号の説明】
【００５３】
１０  液晶表示装置、１２  表示制御部、１４  表示パネル、１６  液晶、１８，２０，２２  透明パネル基板、３０  下ガラス基板、３２  バッファ層、３４  半導体層、３６  ゲート膜層、３８  チャネル領域、４０  ＴＦＴ形成層、４２  ゲートライン、４４  平坦化膜、４９，５１，８１，８３，８５  コンタクトホール、５０  コモンライン、６０  画素電極層、７０  共通電極層、７１  スリット、７２，９４  配向膜、７９，８０  中間絶縁層、８２  データライン、８４  画素電極端子、８６  コモン端子、８８  保護膜層、９０  上ガラス基板、９２  カラーフィルタ、１００  液晶分子、１０２  電界。
【図１】
2007248890.tif 000003
【図２】
2007248890.tif 000004
【図３】
2007248890.tif 000005
【図４】
2007248890.tif 000006
【図５】
2007248890.tif 000007
【図６】
2007248890.tif 000008
【図７】
2007248890.tif 000009