(57)【要約】【課題】起動時間の長時間化を抑制しつつ、起動時におけるチラつきを抑制し得る液晶表示装置を提供する。【解決手段】ＴＦＴ１１〜ＴＦＴｘｙを有する液晶表示パネル１と、ゲートドライバ４と、ソースドライバ３と、電圧ＧＶＤＤをゲートドライバ４に供給するチャージポンプ回路５と、ＶＩＤＯ信号を出力する液晶コントローラ１０と、対向電極を駆動する対向電極駆動回路９とを備えた液晶表示装置において、制限回路１１と、昇圧電圧検知回路１２とを更に備えさせる。昇圧電圧検知回路１２によって、電圧ＧＶＤＤの電圧値が基準値に到達したときに、基準値に到達したことを通知するＰＲＥＤＹ信号を制限回路１１へと出力する。制限回路１１によって、ＶＩＤＥＯ信号の出力と対向電極駆動回路による対向電極の駆動とを停止させておき、昇圧電圧検知回路１２がＰＲＥＤＹ信号を出力したときに、これらの停止を解除する。【選択図】図１
2007233202.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数のアクティブ素子を有する液晶表示パネルと、ゲートドライバと、ソースドライバと、電源電圧を昇圧し、昇圧した電圧を前記ゲートドライバに供給する昇圧回路と、前記ソースドライバに映像信号を出力する制御回路と、前記液晶表示パネルの対向電極を駆動する対向電極駆動回路とを備えた液晶表示装置であって、
制限回路と、昇圧電圧検知回路とを備え、
前記昇圧電圧検知回路は、前記昇圧回路によって昇圧された電圧の電圧値が基準値に到達すると、前記基準値に到達したことを通知する通知信号を前記制限回路へと出力し、
前記制限回路は、前記昇圧電圧検知回路が前記通知信号を出力していないときは、前記制御回路による前記映像信号の出力と前記対向電極駆動回路による前記対向電極の駆動とを停止させ、前記昇圧電圧検知回路が前記通知信号を出力すると、前記映像信号の出力と前記対向電極の駆動との停止を解除することを特徴とする液晶表示装置。
【請求項２】
前記制限回路が、前記映像信号を前記ソースドライバに出力するための配線上に設けられたトランジスタ素子と、前記対向電極に前記対向電極駆動回路によって生成された対向電極駆動電圧を出力するための配線上に設けられたトランジスタ素子とを備え、
前記昇圧電圧検知回路が、前記昇圧回路によって昇圧された電圧を降下させて、電圧信号を生成し、且つ、前記電圧信号を前記二つのトランジスタ素子のゲートに印加する抵抗分割回路を備え、
前記抵抗分割回路は、前記昇圧回路によって昇圧された電圧の電圧値が基準値に到達したときに、前記電圧信号の電圧値が前記トランジスタ素子のスレッショールド電圧となるように、前記電圧信号を生成する請求項１に記載の液晶表示装置。
【請求項３】
前記複数のアクティブ素子それぞれが、前記液晶表示パネルを構成するアクティブマトリクス基板に、アモルファスシリコンよりも電荷移動度の速いシリコンによって形成され、
前記ゲートドライバ、前記ソースドライバ、及び前記昇圧回路が、前記アクティブマトリクス基板にモノリシックに形成されている請求項１または２に記載の液晶表示装置。
【請求項４】
前記液晶表示パネルが、反射型または半透過型の液晶表示パネルである請求項１〜３のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、特にはアクティブマトリクス方式の液晶表示装置に関する。
【背景技術】
【０００２】
従来から、液晶表示装置として、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ）を用いた、いわゆるアクティブマトリクス方式の液晶表示装置が知られている。アクティブマトリクス方式の液晶表示装置は、複数のＴＦＴがマトリクス状に配置されたアクティブマトリクス基板と、複数のカラーフィルタがマトリクス状に配置された対向基板との間で液晶を挟み込んで構成された液晶表示パネルを備えている。図４〜図６を用いて、従来からのアクティブマトリクス方式の液晶表示パネルの構成及び信号処理について説明する。
【０００３】
最初に、従来からのアクティブマトリクス方式の液晶表示装置の基本構成について図４を用いて説明する。図４は、従来からのアクティブマトリクス方式の液晶表示装置の構成を示す構成図である。図４において液晶表示装置は等価回路によって示されている。
【０００４】
図４に示すように、液晶表示装置は、液晶コントローラ（制御回路）３０、液晶表示パネル３１、ソースドライバ３３、ゲートドライバ３４、及びチャージポンプ回路３５を備えている。ソースドライバ３３、ゲートドライバ３４、及びチャージポンプ回路３５は、液晶表示パネル３１の表示領域３２の外側の領域（周辺領域）に搭載されている。
【０００５】
液晶表示パネル３１の表示領域３２には、複数のＴＦＴ（アクティブ素子）１１〜ＴＦＴｘｙ、各ＴＦＴに対応する複数の画素電極（図示せず）、液晶層（図示せず）、対向基板に形成された複数のカラーフィルタ（図示せず）及び対向電極（図示せず）が設けられている。
【０００６】
図４において、ＶＣＯＭは対向電極に印加される電圧（対向電極駆動電圧）を示している。対向電極電圧ＶＣＯＭは、電源回路３８から供給される電源電圧ＶＤＤに基づいて、対向電極駆動回路３９によって生成される。また、Ｃ１１〜Ｃｘｙは、各画素電極と、対向電極と、これらの間に存在する液晶層とによって構成される画素容量を示している。ＴＦＴ１１〜ＴＦＴｘｙ、画素電極、画素容量Ｃ１１〜Ｃｘｙは、マトリクス状に配置されている。
【０００７】
また、表示領域３２には、複数本のデータラインＤＬ１〜ＤＬｘと、複数本のゲートラインＧＬ１〜ＧＬｙも設けられている。ゲートラインＧＬ１〜ＧＬｙは、ＴＦＴ１１〜ＴＦＴｘｙのＯＮ／ＯＦＦを行なうための信号ラインであり、ゲートドライバ３４によって駆動される。また、ゲートラインＧＬ１〜ＧＬｙは、水平方向の同一ライン上に並ぶＴＦＴ毎に備えられ、水平方向の同一ライン上に並ぶＴＦＴのゲートは、同一のゲートラインに接続されている。ゲートラインＧＬ１〜ＧＬｙのうちゲートドライバ３４によって選択されたラインは、そのライン上に並ぶ全てのＴＦＴをＯＮとする。このとき、選択されていないライン上に並ぶ全てのＴＦＴはＯＦＦとなる。
【０００８】
データラインＤＬ１〜ＤＬｘは、ＴＦＴ１１〜ＴＦＴｘｙを介して画素容量Ｃ１１〜Ｃｘｙに電圧を印加するための信号ラインであり、ソースドライバ３３によって駆動されている。データラインＤＬ１〜ＤＬｘは、垂直方向の同一ライン上に並ぶＴＦＴ毎に備えられ、垂直方向の同一ライン上に並ぶＴＦＴのドレインに接続されている。なお、ＴＦＴ１１〜ＴＦＴｘｙそれぞれのソースは、対応する画素電極に接続されている。
【０００９】
更に、表示領域３２には、データ保持のために、ＴＦＴ１１〜ＴＦＴｘｙそれぞれに対応する補助容量Ｃｓ１１〜Ｃｓｘｙも設けられている。補助容量Ｃｓ１１〜Ｃｓｘｙは、Ｃｓ配線（図示せず）と、画素電極と、これらの間に形成された層間絶縁膜とによって構成されている。補助容量Ｃｓ１１〜Ｃｓｘｙそれぞれは、画素電極を介して、対応する画素容量Ｃ１１〜Ｃｘｙに接続されている。また、図４の例では、補助容量Ｃｓ１１〜Ｃｓｘｙには、補助容量を最大容量付近で使用するために、Ｃｓ配線を介して、チャージポンプ回路３５によって昇圧された電圧ＧＶＤＤが印加される（例えば、特許文献１参照）。
【００１０】
チャージポンプ回路３５は、電源回路３８から入力された電源電圧ＶＤＤ（例えば１２［Ｖ］）を、液晶コントローラ３０からのソースクロック（ＳＣＫ）信号の入力タイミングに合わせて昇圧し、電圧ＧＶＤＤ（例えば１６［Ｖ］）を生成している（例えば、特許文献２参照）。電圧ＧＶＤＤは、後述のゲートクロック（ＧＣＫ）信号のクロックタイミングに合わせて、上述したＣｓ配線やゲートドライバ３４に印加される。ゲートドライバ３４は、ＴＦＴ１１〜ＴＦＴｘｙをＯＮにするためのスイッチング電圧として、電圧ＧＶＤＤを使用する。
【００１１】
また、チャージポンプ回路３５には、ゲートドライバ３４に加え、容量３６とツェナーダイオード３７も接続されている。容量３６は、電圧ＧＶＤＤが出力される際のノイズ低減を目的としたものである。また、ツェナーダイオード３７は、定電圧の維持や過剰電圧の防止を目的としたものである。
【００１２】
液晶コントローラ３０は、液晶表示パネル３１を駆動するための各種信号を生成し、これをソースドライバ３３、ゲートドライバ３４、及びチャージポンプ回路３５に入力する。具体的には、液晶コントローラ３０は、チャージポンプ回路３５に、ゲートドライバ３４をシフト動作させるためのゲートクロック（ＧＣＫ）信号を入力し、ゲートドライバ３４に、シフト動作の開始を指示するゲートスタートパルス（ＧＳＰ）信号を入力する。
【００１３】
また、液晶コントローラ３０は、液晶表示装置の電源が投入されると、初期化（ＩＮＩ）信号をゲートドライバ３４に入力して、ゲートドライバ３４を初期化する。更に、液晶コントローラ３０は、チャージポンプ回路３５及びソースドライバ３３にＳＣＫ信号を入力する。また、液晶コントローラ３０は、ソースドライバ３３に、画像表示のためのビデオ（ＶＩＤＥＯ）信号も入力する。
【００１４】
次に、図４に示した液晶コントローラ３０が液晶表示パネルに入力する信号及びその入力タイミングについて、図５を用いて説明する。図５は、図４に示した液晶表示パネルに外部から入力される信号を示す図である。なお、図５では、液晶表示装置の電源投入時、即ち、電源電圧ＶＤＤが、ＧＮＤレベルから基準値まで上昇し、液晶表示装置が液晶表示を開始する付近までのみが示されている。
【００１５】
図５に示すように、先ず、電源回路３８からの電源電圧ＶＤＤがＧＮＤから所定の電圧値まで上昇する際に、液晶コントローラ３０は、ＩＮＩ信号を立ち上げる。ＩＮＩ信号は、ゲートドライバ３４の初期化などに利用される。また、図５において、ＩＮＩ信号がハイレベルとなっている期間を初期化期間ａとする。初期化期間ａでは、ソースドライバ３３及びゲートドライバ３４は動作しないため、液晶表示パネル３１は動作しておらず、液晶表示は行われない。
【００１６】
次に、液晶コントローラ３０は、初期化期間ａの継続中に、ＳＣＫ信号を入力し、チャージポンプ回路３５の駆動を開始する。チャージポンプ回路３５が駆動されると、電圧ＧＶＤＤが立ち上がり、一定時間の経過後に安定したレベル（基準値）に達する。電圧ＧＶ
ＤＤの立ち上がりから基準値に達するまでの期間を立ち上がり期間ｃとする。また、初期化期間ａにおいて、ＩＮＩ信号の立ち上がりから電圧ＧＶＤＤが基準値に到達するまでの期間をａ１、電圧ＧＶＤＤが基準値に到達してから初期化期間ａの終了までの期間をａ２とする。
【００１７】
液晶コントローラ３０は、電圧ＧＶＤＤが基準値に達し、そのレベルが安定すると、ＩＮＩを立ち下げ、初期化期間ａを終了する。ＩＮＩ信号が立ち下がり、ローレベルとなっている期間を期間ｂとする。次に、初期化期間ａが終了すると、液晶コントローラ３０は、ゲートドライバ３４にＧＳＰ信号を出力してシフト動作を開始させ、更に、ソースドライバ３３に入力するＶＩＤＥＯ信号のレベルをハイレベルに切り替える。また、このとき、対向電極駆動回路３９は、対向電極電圧ＶＣＯＭのレベルをハイレベルに切り替え、対向電極を駆動する。この結果、表示領域２において所望の画像の表示が開始される。
【００１８】
なお、ＳＣＫ信号の入力タイミングは、ＳＣＫ信号の入力開始から電圧ＧＶＤＤが安定したレベルに達するまでの期間（立ち上がり期間ｃに相当する）が、初期化期間ａ中に収まるように設定される。また、初期化期間ａの長さは、立ち上がり期間ｃの長さ、即ち、チャーチポンプ回路３５の特性を考慮して設定される。
【００１９】
ここで、初期化期間ａにおけるＴＦＴ、画素容量Ｃ、補助容量Ｃｓの動作について図６を用いて説明する。図６は、図４に示す液晶表示装置の単位画素の一つを拡大して示す図である。図６に示すように、画素容量Ｃに接続されているＴＦＴのドレイン電極と対向電極との間には、画素容量Ｃによって電荷Ｑ１が蓄積されている。また、ＴＦＴのドレイン電極とＣｓ配線との間には、補助容量Ｃｓによって電荷Ｑ２が蓄積されている。
【００２０】
初期期間ａにおいて、ＴＦＴはＯＦＦ状態であり、また、対向電極電圧ＶＣＯＭのレベルはＧＮＤであることから、電荷Ｑ１の電荷量は０（ゼロ）となる。一方、電荷Ｑ２は、電圧ＧＶＤＤの上昇と共に発生する。よって、電荷Ｑ２の電荷量をＱ、画素容量Ｃの容量をＣｌｃ、補助容量Ｃsの容量をＣｃｓとすると、下記式（１）が成立する。また、このときのＴＦＴのドレイン電極と対向電極との電位差をＶとすると下記式（２）も成立する。
【００２１】
【数１】
2007233202.tif 000003
【００２２】
【数２】
2007233202.tif 000004
【００２３】
また、ＴＦＴがＯＦＦ状態にあるときは、画素容量Ｃと補助容量Ｃｓとは直列に接続された状態にある。よって、電荷Ｑ１の電荷量と電荷Ｑ２の電荷量とは等しくなる。更に、画素容量Ｃの容量Ｃｌｃと補助容量Ｃｓの容量Ｃｃｓとが等しいとすると、上記式（２）より、Ｖ＝ＧＶＤＤ／２となる。従って、ＴＦＴがＯＦＦ状態にある場合は、ＴＦＴのドレイン電極と対向電極との間には電圧ＧＶＤＤの半分の電圧が掛かることになる。
【００２４】
また、このとき、液晶表示パネルを構成する液晶層として、ノーマリホワイトのＴＮ液晶を使用している場合は、液晶層に電圧が掛かっているため、表示領域３２の表示は黒くなる。電圧ＧＶＤＤの電圧が高いほど、補助容量Ｃｓの容量Ｃｃｓが大きいほど黒く表示
される。
【特許文献１】特開平３−１４９５２０号公報
【特許文献１】特開２００１−１８３７０２公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかしながら、チャージポンプ回路３５には、液晶モジュール（液晶表示装置）毎にバラつきが発生し易いという問題がある。よって、液晶モジュールによっては、図５において破線で示すように、立ち上がり期間ｃが、設定された初期期間ａ内に収まらない場合がある（図５に示す「立ち上がり期間ｃ´」）。この結果、対向電極電圧ＶＣＯＭのレベルが電圧ＧＶＤＤのレベルよりも高くなる事態が発生し、液晶表示は行なわれていないにも関わらず、表示領域３２がチラつくという問題が生じてしまう。
【００２６】
一方、液晶表示パネルが全透過型である場合は、バックライトの点灯タイミングを後ろにずらし、黒表示によってチラつきをマスクするといった対処が考えられるが、液晶表示パネルが反射型の場合は、このような対処をとることは困難である。また、液晶表示装置が半透過型の場合は、このような対処をとっても、チラつきは視認されてしまう。
【００２７】
また、上述のチラつきは、対向電極電圧ＶＣＯＭのレベルが電圧ＧＶＤＤのレベルよりも高くなることが原因であるため、チャージポンプ回路３５のバラつきの程度を予測した上で、初期化期間ａの長さを予め十分に長く設定するといった対処も考えられる。しかし、バラつきの程度を予測することは難しく、また、このような対処をとった場合は、液晶表示装置の起動時間が必要以上に長くなるという新たな問題が発生してしまう。
【００２８】
本発明の目的は、上記問題を解消し、起動時間の長時間化を抑制しつつ、起動時におけるチラつきを抑制し得る液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２９】
上記目的を達成するために本発明における液晶表示装置は、マトリクス状に配置された複数のアクティブ素子を有する液晶表示パネルと、ゲートドライバと、ソースドライバと、電源電圧を昇圧し、昇圧した電圧を前記ゲートドライバに供給する昇圧回路と、前記ソースドライバに映像信号を出力する制御回路と、前記液晶表示パネルの対向電極を駆動する対向電極駆動回路とを備えた液晶表示装置であって、制限回路と、昇圧電圧検知回路とを備え、前記昇圧電圧検知回路は、前記昇圧回路によって昇圧された電圧の電圧値が基準値に到達すると、前記基準値に到達したことを通知する通知信号を前記制限回路へと出力し、前記制限回路は、前記昇圧電圧検知回路が前記通知信号を出力していないときは、前記制御回路による前記映像信号の出力と前記対向電極駆動回路による前記対向電極の駆動とを停止させ、前記昇圧電圧検知回路が前記通知信号を出力すると、前記映像信号の出力と前記対向電極の駆動との停止を解除することを特徴とする。
【発明の効果】
【００３０】
以上のように本発明における液晶表示装置においては、電圧ＧＶＤＤが基準値に到達したかどうかの検知が行なわれ、電圧ＧＶＤＤが基準値に到達する前に、ソースドライバへの映像信号の出力や対向電極の駆動は行なわれない。このため、本発明における液晶表示装置によれば、起動時におけるチラつきの発生が抑制される。また、本発明における液晶表示装置によれば、従来のように、必要以上に初期化時間を長く設定する必要がないため、起動時間の長時間化も抑制できる。
【発明を実施するための最良の形態】
【００３１】
本発明における液晶表示装置は、マトリクス状に配置された複数のアクティブ素子を有
する液晶表示パネルと、ゲートドライバと、ソースドライバと、電源電圧を昇圧し、昇圧した電圧を前記ゲートドライバに供給する昇圧回路と、前記ソースドライバに映像信号を出力する制御回路と、前記液晶表示パネルの対向電極を駆動する対向電極駆動回路とを備えた液晶表示装置であって、制限回路と、昇圧電圧検知回路とを備え、前記昇圧電圧検知回路は、前記昇圧回路によって昇圧された電圧の電圧値が基準値に到達すると、前記基準値に到達したことを通知する通知信号を前記制限回路へと出力し、前記制限回路は、前記昇圧電圧検知回路が前記通知信号を出力していないときは、前記制御回路による前記映像信号の出力と前記対向電極駆動回路による前記対向電極の駆動とを停止させ、前記昇圧電圧検知回路が前記通知信号を出力すると、前記映像信号の出力と前記対向電極の駆動との停止を解除することを特徴とする。
【００３２】
上記本発明における液晶表示装置は、前記制限回路が、前記映像信号を前記ソースドライバに出力するための配線上に設けられたトランジスタ素子と、前記対向電極に前記対向電極駆動回路によって生成された対向電極駆動電圧を出力するための配線上に設けられたトランジスタ素子とを備え、前記昇圧電圧検知回路が、前記昇圧回路によって昇圧された電圧を降下させて、電圧信号を生成し、且つ、前記電圧信号を前記二つのトランジスタ素子のゲートに印加する抵抗分割回路を備え、前記抵抗分割回路は、前記昇圧回路によって昇圧された電圧の電圧値が基準値に到達したときに、前記電圧信号の電圧値が前記トランジスタ素子のスレッショールド電圧となるように、前記電圧信号を生成する態様とすることができる。この態様によれば、簡単な回路構成によって、昇圧回路によって昇圧された電圧が基準値になるまで映像信号の出力と対向電極の駆動とを停止でき、昇圧回路によって昇圧された電圧が基準値に到達したときは停止を解除できる。
【００３３】
上記本発明における液晶表示装置においては、前記複数のアクティブ素子それぞれが、前記液晶表示パネルを構成するアクティブマトリクス基板に、アモルファスシリコンよりも電荷移動度の速いシリコンによって形成され、前記ゲートドライバ、前記ソースドライバ、及び前記昇圧回路が、前記アクティブマトリクス基板にモノリシックに形成されているのが好ましい。この場合は、液晶表示装置の薄型化や額縁部分の狭小化を図ることができる。また、上記本発明における液晶表示装置は、前記液晶表示パネルが、反射型の液晶表示パネルである場合に有用である。
【００３４】
（実施の形態）
以下、本発明の実施の形態における液晶表示装置について、図１〜図３を参照しながら説明する。最初に、本実施の形態における液晶表示装置の全体構成について図１を用いて説明する。図１は、本発明の実施の形態における液晶表示装置の全体構成を示す構成図である。
【００３５】
図１に示すように、液晶表示装置は、従来例（図４参照）と同様に、液晶表示パネル１と、ゲートドライバ４と、ソースドライバ３と、昇圧回路（チャージポンプ回路）５と、液晶コントローラ（制御回路）１０とを備えている。また、液晶表示装置は、電源電圧ＶＤＤを供給する電源回路８と、電源電圧ＶＤＤに基づいて対向電極駆動電圧ＶＣＯＭを生成する対向電極駆動回路９も備えている。
【００３６】
また、液晶表示パネル１は、実際には、複数のアクティブ素子がマトリクス状に配置されたアクティブマトリクス基板（図示せず）と、複数のカラーフィルタがマトリクス状に配置された対向基板（図示せず）との間で液晶層（図示せず）を挟み込んで構成されている。本実施の形態において、アクティブ素子はＴＦＴである。
【００３７】
液晶表示パネル１の表示領域２には、従来例と同様に、ＴＦＴ１１〜ＴＦＴｘｙ、各ＴＦＴに対応する複数の画素電極（図示せず）、液晶層（図示せず）、対向基板に形成され
た複数のカラーフィルタ（図示せず）及び対向電極（図示せず）が設けられている。また、図１においても、図４の例と同様に、Ｃ１１〜Ｃｘｙは、各画素電極と、対向電極と、これらの間に存在する液晶層とによって構成される画素容量を示している。ＴＦＴ１１〜ＴＦＴｘｙ、画素電極、画素容量Ｃ１１〜Ｃｘｙは、マトリクス状に配置されている。
【００３８】
また、表示領域２には、従来例と同様に、複数本のデータラインＤＬ１〜ＤＬｘ、及び複数本のゲートラインＧＬ１〜ＧＬｙも設けられている。ゲートラインＧＬ１〜ＧＬｙは、ＴＦＴ１１〜ＴＦＴｘｙのＯＮ／ＯＦＦを行なうための信号ラインであり、ゲートドライバ４によって駆動されている。データラインＤＬ１〜ＤＬｘは、ＴＦＴ１１〜ＴＦＴｘｙを介して画素容量Ｃ１１〜Ｃｘｙに電圧を印加するための信号ラインであり、ソースドライバ３によって駆動されている。
【００３９】
更に、表示領域２には、従来例と同様に、データ保持のために、ＴＦＴ１１〜ＴＦＴｘｙそれぞれに対応する補助容量Ｃｓ１１〜Ｃｓｘｙも設けられている。補助容量Ｃｓ１１〜Ｃｓｘｙは、Ｃｓ配線（図示せず）と、画素電極と、これらの間に形成された層間絶縁膜とによって構成されている。また、図１の例においても、従来例と同様に、補助容量Ｃｓ１１〜Ｃｓｘｙには、Ｃｓ配線を介して、チャージポンプ回路５によって昇圧された電圧ＧＶＤＤが印加されている。
【００４０】
チャージポンプ回路５は、従来例と同様に、電源回路８から供給される電源電圧ＶＤＤ（例えば１２［Ｖ］）を昇圧し、昇圧した電圧（電圧ＧＶＤＤ（例えば１６［Ｖ］））をゲートドライバ４に供給する。ゲートドライバ４は、ＴＦＴ１１〜ＴＦＴｘｙをＯＮにするためのスイッチング電圧として、電圧ＧＶＤＤを使用する。また、チャージポンプ回路５は、従来例と同様に、液晶コントローラ１０からのソースクロック（ＳＣＫ）信号の入力タイミングに合わせて昇圧を行ない、電圧ＧＶＤＤを生成する。更に、チャージポンプ回路５は、上述したようにＣｓ配線にも電圧ＧＶＤＤを供給する。
【００４１】
また、チャージポンプ回路５には、従来例と同様に、ゲートドライバ４に加え、容量６とツェナーダイオード７が接続されている。容量６は、図４に示した容量３６と同様に、電圧ＧＶＤＤが出力される際のノイズ低減を目的としたものである。また、ツェナーダイオード３７も、図４に示したツェナーダイオード３７と同様に、定電圧の維持や過剰電圧の防止を目的としたものである。
【００４２】
また、ゲートドライバ４、ソースドライバ３、及び昇圧回路（チャージポンプ回路）５は、液晶表示パネル１の表示領域２の周辺の領域、具体的には、液晶表示パネル１を構成するアクティブマトリクス基板上の表示領域の周辺に配置されている。更に、容量６及びツェナーダイオードも、従来と同様に、表示領域２の周辺の領域に配置されている。
【００４３】
液晶コントローラ１０は、従来例と同様に、液晶表示パネル１を駆動するための各種信号を生成し、これをソースドライバ３、ゲートドライバ４、及びチャージポンプ回路５に入力する。具体的には、液晶コントローラ１０は、チャージポンプ回路３５にゲートクロック（ＧＣＫ）信号を入力し、ゲートドライバ３４にゲートスタートパルス（ＧＳＰ）信号を入力する。また、液晶コントローラ１０は、液晶表示装置の電源が投入されると、初期化（ＩＮＩ）信号をゲートドライバ４に入力して、ゲートドライバ４を初期化する。更に、液晶コントローラ１０は、チャージポンプ回路５及びソースドライバ３にＳＣＫ信号を入力する。
【００４４】
このように、本実施の形態における液晶表示装置は、図４に示した従来の液晶表示装置と共通の構成を備えているが、以下の点で従来例と異なっている。図１に示すように、本実施の形態では、液晶表示装置は、従来例と異なり、制限回路１１と、昇圧電圧検知回路
１２とを備えている。
【００４５】
昇圧電圧検知回路１２は、チャージポンプ回路５によって昇圧された電圧ＧＶＤＤの電圧値が、図４に示したように基準値（例えば１６［Ｖ］）に到達すると、制限回路１１に、電圧ＧＶＤＤの電圧値が基準値に到達したことを通知する通知信号（ＰＲＥＤＹ信号）を出力する。
【００４６】
また、制限回路１１は、昇圧電圧検知回路１２がＰＲＥＤＹ信号を出力していないときは、液晶コントローラ１０による映像（ＶＩＤＥＯ）信号の出力と、対向電極駆動回路９による対向電極の駆動とを停止させる。一方、制限回路１１は、昇圧電圧検知回路１２がＰＲＥＤＹ信号を出力すると、ＶＩＤＥＯ信号の出力の停止と対向電極の駆動の停止とを解除する。
【００４７】
本実施の形態においては、昇圧電圧検知回路１２は、配線によって、チャージポンプ回路５に接続されており、チャージポンプ回路５は、電圧ＧＶＤＤを昇圧電圧検知回路１２に入力している。また、対向電極駆動回路９が生成した電圧ＶＣＯＭは、制限回路１１に入力されており、制限回路１１を介して対向電極に入力される。
【００４８】
また、本実施の形態では、制限回路１１は、液晶コントローラ１０に備えられており、液晶コントローラ１０の一部を構成している。なお、対向電極の駆動が停止されている場合、本実施の形態では、対向電極駆動電圧ＶＣＯＭのレベルは継続してＧＮＤレベルにある。対向電極の駆動の停止が解除されると、ハイレベルの対向電極駆動電圧ＶＣＯＭが対向電極に印加される。
【００４９】
ここで、図２及び図３を用いて、制限回路１１及び昇圧電圧検知回路１２の具体例について説明する。図２は、図１に示した制限回路の一例を示す回路図である。図３は、図１に示した昇圧電圧検知回路の一例を示す回路図である。
【００５０】
図２に示すように、本例では、制限回路１１は、ＶＩＤＥＯ信号の出力配線２４上に設けられたスイッチング素子２１と、電圧ＶＣＯＭの出力配線２５上に設けられたスイッチング素子２２と、ＰＲＥＤＹ信号を入力するための入力端子２３とを備えている。
【００５１】
また、本例では、スイッチング素子２１及び２２としては、例えばトランジスタ素子を用いることができる。スイッチング素子２１及び２２がトランジスタ素子の場合、入力端子２３は、各トランジスタのゲートに接続される。
【００５２】
図３に示すように、本例では、昇圧電圧検知回路１２は、抵抗２４と抵抗２５とを直列に接続して構成した抵抗分割回路を備えている。抵抗分割回路によって、チャージポンプ５から供給される電圧ＧＶＤＤの電圧レベルをスイッチング素子２１及び２２（図２参照）に入力できる電圧レベルにまで降下させ、電圧信号を生成する。
【００５３】
また、抵抗２４と抵抗２５との間には分岐配線２６が設けられている。分岐配線２６は、制限回路の入力端子２３（図２参照）に接続される。よって、分岐配線２６を介して、抵抗分割回路によって得られた電圧信号が制限回路の入力端子２３に入力される。抵抗２４及び抵抗２５の抵抗値は、基準値に達した電圧ＧＶＤＤが入力されたときに、入力端子２３に入力される電圧信号の電圧値が、スイッチング素子２１及び２２を構成するトランジスタ素子のスレッショールド電圧となるように設定されている。
【００５４】
このため、電圧ＧＶＤＤが基準値に達すると、昇圧電圧検知回路１２からは、電圧値がスイッチング素子２１及び２２を構成するトランジスタ素子のスレッショールド電圧と一
致した電圧信号が出力される。この場合、図２に示したスイッチング素子２１及び２２は閉状態となる。本例では、電圧値がトランジスタ素子のスレッショールド電圧と一致した電圧信号が、ＰＲＥＤＹ信号となる。
【００５５】
このように、図２に示す制限回路１１と図３に示す昇圧電圧検知回路１２とによれば、昇圧電圧検知回路１２がＰＲＥＤＹ信号を出力していないときは、トランジスタ素子のチャネルが開かないため、ＶＩＤＥＯ信号及び電圧ＶＣＯＭは出力されず、停止された状態となる。一方、昇圧電圧検知回路１２がＰＲＥＤＹ信号を出力すると、トランジスタ素子のチャネルが開き、ＶＩＤＥＯ信号及び電圧ＶＣＯＭの出力停止が解除され、これらは出力される。図２及び図３に示す例によれば、簡単な回路構成によって、電圧ＧＶＤＤが基準値になるまでＶＩＤＯ信号の出力と対向電極の駆動とを停止でき、電圧ＧＶＤＤが基準値に到達したときは停止を解除できる。
【００５６】
以上のように、本実施の形態における液晶表示装置は、電圧ＧＶＤＤが基準値に到達する前において、ソースドライバ３へのＶＩＤＥＯ信号の出力と、対向電極の駆動とが停止されている。よって、液晶表示装置の起動時において、表示領域２（図１参照）にチラつきが発生するのが抑制される。また、従来のように、必要以上に初期化時間ａを長く設定する必要がなく、電圧ＧＶＤＤに基準値に達すると即座に表示領域２に画像を表示できるため、起動時間の長時間化も抑制できる。
【００５７】
本実施の形態において、昇圧電圧検知回路１２は、図３に示した例に限定されるものではない。例えば、昇圧電圧検知回路１２は、トランジスタ素子を備え、電圧ＧＶＤＤが基準値に到達したときにのみ、トランジスタ素子のオン・オフによって制限回路１１へと信号を出力するものであっても良い。
【００５８】
また、本実施の形態においては、ＰＲＥＤＹ信号が出力されたときに、制限回路１１がＶＩＤＥＯ信号及び電圧ＶＣＯＭを出力するだけでなく、ＩＮＩ信号を立ち下げ、ＧＳＰ信号の出力を開始する態様とすることもできる。この態様によれば、液晶表示装置の起動時間を確実に短縮化できる。また、予め初期化期間ａの長さを設定する手間を省くことができる。
【００５９】
本実施の形態において、ソースドライバ３、ゲートドライバ４及びチャージポンプ回路５は、液晶表示パネル１を構成するアクティブマトリクス基板にモノリシックに形成することができる。この場合、アクティブマトリクス基板のベース基板（ガラス基板）上に形成されるシリコン膜は、アモルファスシリコンよりも電荷移動度が速いシリコン、例えばポリシリコン、低温ポリシリコン、又はＣＧ（連続粒界結晶）シリコン等であるのが好ましい。更に、この場合は、容量６やツェナーダイオード７もアクティブマトリクス基板にモノリシックに形成することができる。
【００６０】
アクティブマトリクス基板のベース基板（ガラス基板）上に形成されるシリコン膜が、アモルファスシリコンで形成されている場合は、ソースドライバ３、ゲートドライバ４及びチャージポンプ回路５はＩＣチップによって提供するのが好ましい。この場合、これらのＩＣチップは、アクティブマトリクス基板上に直接実装しても良いし、ＦＰＣ上やＦＰＣを介して接続された外部基板上に実装しても良い。
【００６１】
また、液晶コントローラ１０もＩＣチップによって提供することができる。この場合、液晶コントローラ１０を構成するＩＣチップも、アクティブマトリクス基板上に直接実装しても良いし、ＦＰＣ上やＦＰＣを介して接続された外部基板上に実装しても良い。
【００６２】
なお、本実施の形態において、制限回路１１は液晶コントローラ１０と分離して配置す
ることもできる。この場合は、制限回路１１は、ソースドライバ３等と同様に、アクティブマトリクス基板にモノリシックに形成することができる。また、昇圧電圧検知回路１２も、アクティブマトリクス基板にモノリシックに形成することができる。
【００６３】
本発明において、液晶表示パネルは透過型、半透過型、反射型のいずれであっても良い。但し、背景技術において述べたように、反射型や半透過型の液晶表示パネルの場合は、バックライトの点灯タイミングによるチラつきの抑制が困難であることから、本発明は、液晶表示パネルが反射型や半透過型である場合に特に有用である。
【産業上の利用可能性】
【００６４】
以上のように、本発明によれば、液晶表示装置の起動時におけるチラつきを抑制できることから、本発明は液晶表示装置に有用である。本発明における液晶表示装置は、産業上の利用可能性を有するものである。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態における液晶表示装置の全体構成を示す構成図である。
【図２】図１に示した制限回路の一例を示す回路図である。
【図３】図１に示した昇圧電圧検知回路の一例を示す回路図である。
【図４】従来からのアクティブマトリクス方式の液晶表示装置の構成を示す構成図である。
【図５】図４に示した液晶表示パネルに外部から入力される信号を示す図である。
【図６】図４に示す液晶表示装置の単位画素の一つを拡大して示す図である。
【符号の説明】
【００６６】
１  液晶表示装置
２  表示領域
３  ソースドライバ
４  ゲートドライバ
５  チャージポンプ回路（昇圧回路）
６  容量
７  ツェナーダイオード
８  電源回路
９  対向電極駆動回路
１０  液晶コントローラ（制御回路）
１１  制限回路
１２  昇圧電圧検知回路
ＴＦＴ１１〜ＴＦＴｘｙ  アクティブ素子
Ｃ１１〜Ｃｘｙ  画素容量
Ｃｓ１１〜Ｃｓｘｙ  補助容量
ＤＬ１〜ＤＬｘ  データライン
ＧＬ１〜ＧＬｙ  ゲートライン
【図１】
2007233202.tif 000005
【図２】
2007233202.tif 000006
【図３】
2007233202.tif 000007
【図４】
2007233202.tif 000008
【図５】
2007233202.tif 000009
【図６】
2007233202.tif 000010