(57)【要約】【課題】本発明は、半導体チップと回路基板との間にアンダーフィル樹脂を充填する際、ボイドの発生を抑制することのできる回路基板、半導体装置、及び半導体装置の製造方法を提供することを課題とする。【解決手段】半導体チップ１１と対向する基板本体２５上に、半導体チップ１１の外部接続端子２２がフリップチップ接続される接続部４４と、接続部４４から突出し、かつ接続部４４よりも幅の狭い突出部４５とを設けると共に、基板本体２５上に設けられた絶縁層３４に接続部４４及び突出部４５のみを露出する開口部３４Ｂを設けた。【選択図】図１１
2007123443.tif 000002
【特許請求の範囲】
【請求項１】
基板本体と、
半導体チップの外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドと、
前記基板本体上に設けられた絶縁層とを備えた回路基板であって、
前記接続部及び突出部を前記半導体チップと対向する前記基板本体上に設け、
前記絶縁層は、前記接続部及び突出部のみを露出する開口部を有することを特徴とする回路基板。
【請求項２】
前記突出部は、前記接続部を中心として放射状に複数設けたことを特徴とする請求項１記載の回路基板。
【請求項３】
前記接続部は、複数の前記外部接続端子と接続されることを特徴とする請求項１または２記載の回路基板。
【請求項４】
外部接続端子を有する半導体チップと、
前記外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドとが形成された基板本体と、該基板本体上に設けられた絶縁層とを有する回路基板と、
前記半導体チップと回路基板との間に設けられたアンダーフィル樹脂とを備えた半導体装置であって、
前記接続部及び突出部を前記半導体チップと対向する前記基板本体上に設け、
前記絶縁層は、前記接続部及び突出部のみを露出する開口部を有することを特徴とする半導体装置。
【請求項５】
外部接続端子を有する半導体チップと、
前記外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドとが形成された基板本体と、該基板本体上に設けられた絶縁層とを有する回路基板とを備えた半導体装置の製造方法であって、
前記接続パッドを前記半導体チップと対向する前記基板本体上に形成する接続パッド形成工程と、
前記接続パッド形成工程後に、前記絶縁層を形成する絶縁層形成工程と、
前記絶縁層に前記接続部及び突出部のみを露出する開口部を形成する開口部形成工程と、
前記フリップチップ接続された半導体チップと前記回路基板との間にアンダーフィル樹脂を充填するアンダーフィル樹脂形成工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記開口部形成工程と前記アンダーフィル樹脂形成工程との間に、
前記開口部から露出された前記接続部及び突出部にはんだを形成するはんだ形成工程と、
前記はんだを溶融するはんだ溶融工程と、
前記はんだ溶融工程後に、前記接続部に前記半導体チップをフリップチップ接続する半導体チップ接続工程とをさらに備えたことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、半導体装置、及び半導体装置の製造方法に係り、特に半導体チップがフリップチップ接続される回路基板、半導体装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
回路基板に設けられた接続パッドに半導体チップの外部接続端子をフリップチップ接続して半導体装置を構成する場合、半導体チップと回路基板との間にアンダーフィル樹脂を充填する。このアンダーフィル樹脂は、半導体チップと回路基板との間の接続強度の向上、及び半導体チップと回路基板との間の熱膨張係数の差を緩和するための樹脂である。したがって、アンダーフィル樹脂は、半導体チップと回路基板との間に隙間無く（ボイドが発生することなく）充填することが望まれる。
【０００３】
図１は、半導体チップがフリップチップ接続される従来の回路基板の平面図（その１）である。図１では、チップの外周部にのみ外部接続端子１０９を備えた半導体チップ１０８を例に挙げて図示する。
【０００４】
図１を参照するに、回路基板１００は、基板本体１０１と、接続パッド１０２と、絶縁層１０３と、図示していない配線、貫通ビア、及び外部接続端子とを有する。
【０００５】
接続パッド１０２は、基板本体１０１上に設けられている。接続パッド１０２は、半導体チップ１０８の外部接続端子１０９とフリップチップ接続される接続部１０５と、接続部１０５から平面方向に突出する２つの突出部１０６とから構成されている。突出部１０６は、突出部１０６上に形成されたはんだが溶融された際、突出部１０６上のはんだを接続部１０５に流動させるためのものである。これにより、接続部１０５上に形成されるはんだ瘤の厚さを十分に確保することができる。
【０００６】
絶縁層１０３は、基板本体１０１上及び基板本体１０１上に形成された配線（図示せず）を覆うように設けられている。半導体チップ１０８の外形よりも内側に位置する絶縁層１０３には、接続パッド１０２を露出する額縁状の開口部１０３Ａが形成されている。この開口部１０３Ａは、接続パッド１０２のみでなく、基板本体１０１の上面も露出するように形成されている。
【０００７】
配線（図示せず）は、基板本体１０１上に設けられている。この配線は、接続パッド１０２及び基板本体１０１を貫通する貫通ビア（図示せず）と電気的に接続されている。基板本体１０１の下面側に位置する貫通ビア（図示せず）の端部には、マザーボード等の実装基板と接続される外部接続端子（図示せず）が設けられている。
【０００８】
図２は、半導体チップと回路基板との間を流動するアンダーフィル樹脂を模式的に示す図であり、図３は、図２に示した構造体のＡ−Ａ線方向の断面図である。
【０００９】
ディスペンサー１１１から供給されたアンダーフィル樹脂１１２は、一般的に絶縁層１０３上を流動しやすく、開口部１０３Ａには流れ込みにくい。そのため、図２に示すように、絶縁層１０３と対向する半導体チップ１０８の外周部と絶縁層１０３との間において、アンダーフィル樹脂１１２は速い流速で移動する。
【００１０】
これにより、図３に示すように、アンダーフィル樹脂１１２の充填不良により、ボイドが発生してしまうという問題があった。
【００１１】
図４は、半導体チップがフリップチップ接続される従来の他の回路基板の平面図（その１）である。図４において、図１に示した回路基板１００と同一構成部分には同一符号を付す。
【００１２】
このようなアンダーフィル樹脂１１２の充填不良によるボイドの発生を抑制可能な回路基板として、図４に示すような回路基板１１５がある。回路基板１１５は、絶縁層１０３に半導体チップ１０８の外形よりも外側に突出し、かつ接続パッド１０２及び基板本体１０１を露出する額縁状の開口部１０３Ｂを備えた構成とされている。
【００１３】
このような開口部１０３Ｂを絶縁層１０３に設けることにより、半導体チップ１０８の外周部が絶縁層１０３と対向しなくなるので、半導体チップ１０８の外周部におけるアンダーフィル樹脂１１２の流速を遅くすることができる。これにより、ボイドの発生を抑制できる（例えば、特許文献１参照。）。
【００１４】
図５は、半導体チップがフリップチップ接続される従来の他の回路基板の平面図（その２）である。図５において、図４に示した回路基板１１５と同一構成部分には同一符号を付す。また、図５において、Ｂはアンダーフィル樹脂が供給される方向、Ｃは接続パッド１２４及び開口部１０３Ｃが形成された領域（以下、「領域Ｃ」とする）をそれぞれ示している。
【００１５】
半導体チップの中には、チップの外周部のみでなく、チップの中央付近（具体的には、開口部１０３Ｂに囲まれた絶縁層１０３と対向する半導体チップ１２１）に外部接続端子１２２を備えた半導体チップ１２１がある（図５参照）。
【００１６】
図５を参照するに、半導体チップ１２１と接続される回路基板１２０は、基板１１５の構成にさらに、外部接続端子１２２と対向する基板本体１０１上に配置される接続パッド１２４と、絶縁層１０３に形成され、接続パッド１２４及び基板本体１０１の上面を露出する開口部１０３Ｃとを有する。接続パッド１２４は、接続パッド１０２と同様な構成とされている。
【特許文献１】特開平１１−１１１８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
図６は、図５に示した領域Ｃに対応する回路基板と半導体チップとの間を流動するアンダーフィル樹脂を模式的に示す図である。図６において、Ｆはアンダーフィル樹脂１１２が流動する方向を示している。
【００１８】
しかしながら、開口部１０３Ｃは、半導体チップ１２１の中央部と対向する絶縁層１０３に設けられている。これにより、図６に示すように、アンダーフィル樹脂１１２は、開口部１０３Ｃの周りの絶縁層１０３上を速い流速で移動し、開口部１０３Ｃには流れ込みにくくなるため、開口部１０３Ｃにボイドが発生してしまうという問題があった。
【００１９】
図７は、図６に示した構造体のＥ−Ｅ線方向の断面図である。
【００２０】
ここで、開口部１０３Ｃにアンダーフィル樹脂１１２が流れ込みにくい理由について説明する。図７に示すように、絶縁層１０３の上面と基板本体１０１の上面との間には絶縁層１０３の厚さ分の段差Ｇが存在する。このため、アンダーフィル樹脂１１２が絶縁層１３上から基板本体１０１上に流動した際（開口部１０３Ｃに流動した際）、アンダーフィル樹脂１１２の面１１２Ａの面積は大きくなり、アンダーフィル樹脂１１２の表面エネルギーが増加する。このため、アンダーフィル樹脂１１２は表面エネルギーが増加する開口部１０３Ｃ内には流動しにくい。したがって、半導体チップ１２１と回路基板１２０との間にアンダーフィル樹脂１１２を充填する際、開口部３４Ｃにボイドが発生しやすくなる。
【００２１】
そこで本発明は、上述した問題点に鑑みなされたものであり、本発明の目的は、半導体チップと回路基板との間にアンダーフィル樹脂を充填する際、ボイドの発生を抑制することのできる回路基板、半導体装置、及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００２２】
本発明の一観点によれば、基板本体と、半導体チップの外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドと、前記基板本体上に設けられた絶縁層とを備えた回路基板であって、前記接続部及び突出部を前記半導体チップと対向する前記基板本体上に設け、前記絶縁層は、前記接続部及び突出部のみを露出する開口部を有することを特徴とする回路基板が提供される。
【００２３】
本発明によれば、接続部及び突出部を半導体チップと対向する基板本体上に設けると共に、絶縁層に接続部及び突出部のみを露出する開口部を設けることで、絶縁層の上面と開口部の底面（接続部及び突出部の上面）との間の段差が小さくなる。これにより、開口部内に流れ込むアンダーフィル樹脂の表面エネルギーの増加が従来よりも小さくなり、開口部内にアンダーフィル樹脂が流れ込みやすくなるため、ボイドの発生を抑制できる。
【００２４】
本発明の他の観点によれば、外部接続端子を有する半導体チップと、前記外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドとが形成された基板本体と、該基板本体上に設けられた絶縁層とを有する回路基板と、前記半導体チップと回路基板との間に設けられたアンダーフィル樹脂とを備えた半導体装置であって、前記接続部及び突出部を前記半導体チップと対向する前記基板本体上に設け、前記絶縁層は、前記接続部及び突出部のみを露出する開口部を有することを特徴とする半導体装置が提供される。
【００２５】
本発明によれば、接続部及び突出部を半導体チップと対向する基板本体上に設けると共に、絶縁層に接続部及び突出部のみを露出する開口部を設けることで、絶縁層の上面と開口部の底面（接続部及び突出部の上面）との間の段差が小さくなる。これにより、開口部内に流れ込むアンダーフィル樹脂の表面エネルギーの増加が従来よりも小さくなり、開口部内にアンダーフィル樹脂が流れ込みやすくなるため、ボイドの発生を抑制できる。
【００２６】
本発明のその他の観点によれば、外部接続端子を有する半導体チップと、前記外部接続端子がフリップチップ接続される接続部と、該接続部から突出し、かつ前記接続部よりも幅の狭い突出部とを有する接続パッドとが形成された基板本体と、該基板本体上に設けられた絶縁層とを有する回路基板とを備えた半導体装置の製造方法であって、前記接続パッドを前記半導体チップと対向する前記基板本体上に形成する接続パッド形成工程と、前記接続パッド形成工程後に、前記絶縁層を形成する絶縁層形成工程と、前記絶縁層に前記接続部及び突出部のみを露出する開口部を形成する開口部形成工程と、前記フリップチップ接続された半導体チップと前記回路基板との間にアンダーフィル樹脂を充填するアンダーフィル樹脂形成工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００２７】
本発明によれば、外部接続端子がフリップチップ接続される接続部と、接続部から突出し、かつ接続部よりも幅の狭い突出部とを有する接続パッドを半導体チップと対向する基板本体上に形成し、絶縁層に接続部及び突出部のみを露出する開口部を形成することにより、絶縁層の上面と開口部の底面（接続部及び突出部の上面）との間の段差が小さくなる。これにより、アンダーフィル樹脂形成工程において、開口部内に流れ込むアンダーフィル樹脂の表面エネルギーの増加が従来よりも小さくなり、開口部内にアンダーフィル樹脂が流れ込みやすくなるため、ボイドの発生を抑制できる。
【発明の効果】
【００２８】
本発明によれば、半導体チップと回路基板との間にアンダーフィル樹脂を充填する際、ボイドの発生を抑制できる。
【発明を実施するための最良の形態】
【００２９】
次に、図面に基づいて本発明の実施の形態について説明する。
【００３０】
図８は、本発明の実施の形態に係る半導体装置の断面図である。
【００３１】
図８を参照して、本発明の実施の形態に係る半導体装置１０について説明する。半導体装置１０は、半導体チップ１１と、回路基板１２と、はんだ１３と、はんだ瘤１４と、アンダーフィル樹脂１５とを有する。
【００３２】
図９は、半導体チップの平面図である。図９において、図８に示した半導体装置と同一構成部分には同一符号を付す。
【００３３】
図８及び図９を参照するに、半導体チップ１１は、チップ本体１７と、電極パッド１８，１９と、外部接続端子２１，２２とを有する。チップ本体１７は、図示していない半導体基板上にトランジスタ等の半導体素子（図示せず）が形成された構成とされている。
【００３４】
電極パッド１８は、チップ本体１７の外周付近に複数（図９の場合は９つ）設けられている。電極パッド１９は、電極パッド１８の形成位置よりも内側に位置するチップ本体１７（チップ本体１７の中央付近）に複数（図９の場合は２つ）設けられている。電極パッド１８，１９は、チップ本体１７に設けられた半導体素子（図示せず）と電気的に接続されている。電極パッド１９は、例えば、電源またはグラウンドのノイズを低減させて、半導体チップ１１を安定駆動させるためのものである。
【００３５】
外部接続端子２１は、電極パッド１８上に設けられている。外部接続端子２１は、はんだ瘤１４を介して接続パッド３１の接続部４１と電気的に接続されている。外部接続端子２２は、電極パッド１９上に設けられている。外部接続端子２２は、はんだ瘤１４を介して接続パッド３２の接続部４４と電気的に接続されている。外部接続端子２１，２２としては、例えば、Ａｕスタッドバンプを用いることができる。
【００３６】
図１０は、回路基板の斜視図であり、図１１は、半導体チップと回路基板との位置関係を説明するための図である。
【００３７】
図８、図１０、及び図１１を参照して、回路基板１２について説明する。回路基板１２は、基板本体２５と、貫通ビア２６，２７と、配線２８，２９と、接続パッド３１，３２と、絶縁層３４と、パッド３５，３６と、外部接続端子３８とを有する。
【００３８】
基板本体２５は、薄板状とされている。基板本体２５の材料としては、例えば、ガラスエポキシ系樹脂を用いることができる。貫通ビア２６は、基板本体２５を貫通しており、基板本体２５の外周付近に設けられている。貫通ビア２６の上端部（基板本体２５の上面２５Ａ側に位置する端部）は、配線２８と接続されている。また、貫通ビア２６の下端部（基板本体２５の下面２５Ｂ側に位置する端部）は、パッド３５と接続されている。したがって、貫通ビア２６は、配線２８及びパッド３５と電気的に接続されている。
【００３９】
貫通ビア２７は、基板本体２５を貫通しており、基板本体２５の中央付近に設けられている。貫通ビア２７の上端部（基板本体２５の上面２５Ａ側に位置する端部）は、配線２９と接続されている。また、貫通ビア２７の下端部（基板本体２５の下面２５Ｂ側に位置する端部）は、パッド３６と接続されている。したがって、貫通ビア２７は、配線２９及びパッド３６と電気的に接続されている。貫通ビア２６，２７の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００４０】
配線２８は、貫通ビア２６の形成位置に対応する基板本体２５の上面２５Ａに設けられている。配線２８は、貫通ビア２６及び接続パッド３１と電気的に接続されている。配線２９は、貫通ビア２７の形成位置に対応する基板本体２５の上面２５Ａに設けられている。配線２９は、貫通ビア２７及び接続パッド３２と電気的に接続されている。配線２８，２９の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００４１】
接続パッド３１は、半導体チップ１１の外部接続端子２１と対向する基板本体２５の上面２５Ａに設けられている。接続パッド３１は、複数設けられており、複数の接続パッド３１は基板本体２５の外周部に額縁状に配置されている。接続パッド３１は、接続部４１と、突出部４２とを有する。接続部４１は、はんだ瘤１４が形成されると共に、はんだ瘤１４を介して、半導体チップ１１の外部接続端子２１がフリップチップ接続される部分である。
【００４２】
突出部４２は、接続部４１から延出してその両側に設けられている。突出部４２は、接続部４１から突出すると共に、接続部４１の幅Ｗ１よりも十分に狭い幅Ｗ２を有する。接続部４１の幅Ｗ１が３５μｍの場合、突出部４２の幅Ｗ２は、例えば、２５μｍとすることができる。
【００４３】
このように、接続部４１から突出すると共に、接続部４１の幅Ｗ１よりも十分に狭い幅Ｗ２を有する突出部４２を設けることにより、突出部４２上に形成されたはんだ１３を溶融した際、表面張力により突出部４２上のはんだ１３を接続部４１に流動させて、接続部４１上に所望の厚さ（外部接続端子２１と接続部４１との間の接合強度を十分に得ることのできる厚さ）のはんだ瘤１４を形成できる。
【００４４】
接続パッド３２は、半導体チップ１１の外部接続端子２２と対向する基板本体２５の上面２５Ａに設けられている。接続パッド３２は、接続パッド３１の形成位置よりも内側（半導体チップ１１の中央付近と対向する基板本体２５上）に配置されている。接続パッド３２は、平面視した状態で四角形とされた金属層であり（図１１参照）、接続部４４と、突出部４５とを有する。接続部４４は、はんだ瘤１４が形成されると共に、はんだ瘤１４を介して、半導体チップ１１の外部接続端子２２がフリップチップ接続される部分である。
【００４５】
突出部４５は、接続部４４から延出してその両側に設けられている。突出部４５は、接続部４４から突出すると共に、接続部４４の幅Ｗ３よりも十分に狭い幅Ｗ４を有する。接続部４４の幅Ｗ３が６０μｍの場合、突出部４５の幅Ｗ４は、例えば、４０μｍとすることができる。
【００４６】
このように、接続部４４から突出すると共に、接続部４４の幅Ｗ３よりも十分に狭い幅Ｗ４を有する突出部４５を設けることにより、突出部４５上に形成されたはんだ１３を溶融した際、表面張力により突出部４５上のはんだ１３を接続部４４に流動させて、接続部４４上に所望の厚さ（外部接続端子２２と接続部４４との間の接合強度を十分に得ることのできる厚さ）のはんだ瘤１４を形成することができる。接続パッド３１，３２の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。また、はんだ１３としては、例えば、Ｓｎ−Ａｇ系のはんだを用いることができる。
【００４７】
絶縁層３４は、配線２８，２９を覆うよう基板本体２５の上面２５Ａに設けられている。絶縁層３４は、外部からの衝撃や酸化から配線２８，２９を保護する層である。絶縁層３４は、開口部３４Ａ，３４Ｂを有する。開口部３４Ａは、額縁状に形成されており、接続パッド３１と接続パッド３１の周囲に位置する基板本体２５の上面２５Ａとを露出している。また、開口部３４Ａを形成する外周側壁３４Ｃは、半導体チップ１１の外形位置よりも外側に突出するように設けられている。
【００４８】
このように、開口部３４Ａを形成する外周側壁３４Ｃを半導体チップ１１の外形位置よりも外側に突出するように設けることにより、半導体チップ１１の外周部を流動するアンダーフィル樹脂１５の流速が遅くなるため、開口部３４Ａ付近にボイドが発生することを抑制できる。
【００４９】
図１２は、半導体チップと回路基板との間を流動するアンダーフィル樹脂を模式的に示す図である。図１２において、Ｉはアンダーフィル樹脂１５が流動する方向を示している。
【００５０】
開口部３４Ｂは、接続部４４及び突出部４５の形状に対応しており、接続部４４及び突出部４５のみを露出している。
【００５１】
このように、絶縁層３４に接続部４４及び突出部４５のみを露出する開口部３４Ｂを設けることで、図１２に示すように、絶縁層３４の上面３４Ｄと開口部３４Ｂの底面（突出部４５上に形成されたはんだ１３の上面）との間の段差Ｈが従来よりも小さくなる。これにより、開口部３４Ｂ内に流れ込むアンダーフィル樹脂１５の表面エネルギーの増加が小さくなり、開口部３４Ｂ内にアンダーフィル樹脂１５が流れ込みやすくなるため、開口部３４Ｂ付近でのボイドの発生を抑制できる。
【００５２】
絶縁層３４の厚さは、例えば、段差Ｈが１０μｍ以下となるように設定するとよい。また、絶縁層３４としては、例えば、ソルダーレジストを用いることができる。
【００５３】
パッド３５は、貫通ビア２６の形成位置に対応する基板本体２５の下面２５Ｂに設けられている。パッド３５は、貫通ビア２６と電気的に接続されている。パッド３６は、貫通ビア２７の形成位置に対応する基板本体２５の下面２５Ｂに設けられている。パッド３６は、貫通ビア２７と電気的に接続されている。パッド３５，３６の材料としては、導電金属を用いることができ、具体的には、例えば、Ｃｕを用いることができる。
【００５４】
外部接続端子３８は、パッド３５，３６に設けられている。外部接続端子３８は、半導体装置１０をマザーボード等の実装基板に接続するための端子である。外部接続端子３８としては、例えば、はんだボールを用いることができる。
【００５５】
本実施の形態の半導体装置によれば、半導体チップ１１の外部接続端子２２と対向する基板本体２５の上面２５Ａに接続パッド３２を設けると共に、絶縁層３４に接続部４４及び突出部４５のみを露出する開口部３４Ｂを設けることにより、絶縁層３４の上面３４Ｄと開口部３４Ｂの底面（突出部４５上に形成されたはんだ１３の上面）との間の段差Ｈが小さくなる。これにより、絶縁層３４上から開口部３４Ｂ内に流れ込むアンダーフィル樹脂１５の表面エネルギーの増加が従来よりも小さくなるため、開口部３４Ｂ内にアンダーフィル樹脂１５が流れ込みやすくなり、開口部３４Ｂ付近におけるボイドの発生を抑制できる。
【００５６】
図１３〜図１６は、接続パッドの他の例を示す図である。
【００５７】
本実施の形態では、接続部４４の両側に突出部４５を設けた接続パッド３２を半導体装置１０に適用した場合を例に挙げて説明したが、接続パッド３２の代わりに、接続部４４、及び接続部４４から３方向に突出する３つの突出部４５を有する開口部５２を有する接続パッド５１（図１３参照）を設けてもよい。この場合、絶縁層３４には、接続部４４及び３つの突出部４５をのみを露出する開口部５２を形成する。
【００５８】
また、接続パッド３２の代わりに、接続部４４、及び接続部４４から４方向（十字方向）に突出する４つの突出部４５を有する接続パッド５４（図１４参照）を設けてもよい。この場合、絶縁層３４には、接続部４４及び４つの突出部４５のみを露出する開口部５５を形成する。
【００５９】
さらに、接続パッド３２の代わりに、接続部４４、及び接続部４４を中心として接続部４４から放射状に突出する複数（この場合は８つ）の突出部４５を有する接続パッド５７（図１５参照）等を設けてもよい。この場合、絶縁層３４には、接続部４４及び４つの突出部４５のみを露出する開口部５８を形成する。
【００６０】
上記説明した接続パッド５１，５４，５７のように、複数の突出部４５を設けることで、接続部４４上に形成されるはんだ瘤１４の厚さが所望の厚さ（外部接続端子２２と接続部４４との間の接合強度を十分に得ることのできる厚さ）となるように設定することができる。
【００６１】
また、図１６に示すように、チップ本体１７に電極パッド１９が近接して複数設けられている場合には、複数の外部接続端子２２を接続可能な帯状の接続部６１と、複数の突出部４５とを有する接続パッド６０を設けてもよい。
【００６２】
図１７〜図２５は、本発明の実施の形態に係る半導体装置の製造工程を示す図であり、図２６は、図１９に示した構造体の平面図である。図１７〜図２６において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００６３】
図１７〜図２６を参照して、本発明の実施の形態に係る半導体装置１０の製造方法について説明する。
【００６４】
始めに、図１７の工程では、基板本体２５を貫通する貫通ビア２６，２７を形成し、その後、配線２８，２９と、接続パッド３１，３２と、パッド３５，３６とを形成する。具体的には、例えば、レーザにより基板本体２５を貫通する貫通孔を形成し、その後、めっき法により貫通孔内に貫通ビア２６，２７を形成する。次いで、基板本体２５の両面２５Ａ，２５Ｂに無電解めっき法により、Ｃｕ層を形成し、その後、Ｃｕ層上に配線２８，２９、接続パッド３１，３２、及びパッド３５，３６の形成位置を露出する開口部を有したレジスト層を形成し、Ｃｕ層を給電層とする電解めっき法により、配線２８，２９、接続パッド３１，３２、及びパッド３５，３６を一度に形成する（接続パッド形成工程）。なお、レジスト層及び不要なＣｕ層は、配線２８，２９、接続パッド３１，３２、及びパッド３５，３６を形成後に除去する。
【００６５】
次いで、図１８に示す工程では、基板本体２５の上面２５Ａ、配線２８，２９、及び接続パッド３１，３２を覆う絶縁層３４を形成する（絶縁層形成工程）。具体的には、例えば、図１７に示した構造体上に絶縁層３４としてシート状のソルダーレジストを貼り付ける。また、絶縁層３４は、接続パッド３１，３２上の絶縁層３４の厚さＪ１，Ｊ２は、例えば、１０μｍ〜１５μｍとするとよい。
【００６６】
次いで、図１９に示す工程では、絶縁層３４に接続部４１（幅Ｗ１）及び突出部４２（幅Ｗ２）を露出する額縁状の開口部３４Ａ（図２６参照）と、接続部４４（幅Ｗ３）及び突出部４５（幅Ｗ４）を露出する額縁状の開口部３４Ｂ（図２６参照）とを形成する（開口部形成工程）。この際、図２６に示すように、開口部３４Ａを形成する外周側壁３４Ｃは、半導体チップ１１の外形位置よりも外側に突出させる。具体的には、例えば、絶縁層３４としてソルダーレジストを用いた場合、ソルダーレジストを露光、現像して開口部３４Ａ，３４Ｂを形成する。
【００６７】
このように、開口部３４Ａの外周側壁３４Ｃを半導体チップ１１の外形位置よりも外側に形成することにより、回路基板１２との間にアンダーフィル樹脂１５を充填する際、半導体チップ１１の外周部を流動するアンダーフィル樹脂１５の流速が遅くなるため、開口部３４Ａ付近におけるボイドの発生を抑制できる。
【００６８】
また、幅Ｗ２は、幅Ｗ１よりも十分に狭く、幅Ｗ４は、幅Ｗ３よりも十分に狭くなるように設定されている。接続部４１の幅Ｗ１が３５μｍの場合、突出部４２の幅Ｗ２は、例えば、２５μｍとすることができる。また、接続部４４の幅Ｗ３が６０μｍの場合、突出部４５の幅Ｗ４は、例えば、４０μｍとすることができる。
【００６９】
次いで、図２０に示すように、開口部３４Ａに露出された接続部４１及び突出部４２上と、開口部３４Ｂに露出された接続部４４及び突出部４５上とにはんだ１３を形成する（はんだ形成工程）。具体的には、開口部３４Ａ，３４Ｂに露出された接続部４１，４４及び突出部４２，４５の上面を薬剤処理して、接続部４１，４４及び突出部４２，４５の上面に粘着性皮膜を形成し、その後、粘着性皮膜にはんだ粉を付け、余分なはんだ粉を水洗により除去する。次いで、はんだ粉を定着させ、その後、定着させたはんだ粉を覆うようにフラックスを塗布する。はんだ粉としては、例えば、Ｓｎ−Ａｇ系のはんだを用いることができる。また、はんだ１３の厚さは、例えば、５μｍ〜１０μｍが好適である。
【００７０】
次いで、図２１に示す工程では、接続部４１，４４及び突出部４２，４５に形成されたはんだ１３を溶融する（はんだ溶融工程）。これにより、突出部４２上に形成されたはんだ１３の一部が表面張力により接続部４１に流動して、接続部４１上に所望の厚さを有するはんだ瘤１４が形成される。同様な現象により、突出部４５上に形成されたはんだ１３の一部が接続部４４に流動して、接続部４４上に所望の厚さを有するはんだ瘤１４が形成される。これにより、絶縁層３４の上面３４Ｄと開口部３４Ｂの底面（突出部４５上に形成されたはんだ１３の上面）との間に、従来よりも小さい段差Ｈが形成される。
【００７１】
次いで、図２２に示す工程では、電極パッド１８，１９に外部接続端子２１，２２を形成し、接続部４１，４４と接続される側の外部接続端子２１，２２の端部に平坦なブロックを押し当てて、外部接続端子２１，２２の高さを揃える。外部接続端子２１，２２としては、例えば、Ａｕスタッドバンプを用いることができる。
【００７２】
次いで、図２３に示す工程では、半導体チップ１１の外部接続端子２１，２２を接続部４１，４４にフリップチップ接続する（半導体チップ接続工程）。これにより、半導体チップ１１の外部接続端子２１，２２と接続部４１，４４との間は、はんだ瘤１４により固定され、半導体チップ１１は接続パッド３１，３２と電気的に接続される。
【００７３】
次いで、図２４に示す工程では、ディスペンサー６５により、半導体チップ１１と対向する絶縁層３４と半導体チップ１１との間（半導体チップ１１と対向するはんだ１３及びはんだ瘤１４と半導体チップ１１との間も含む）にアンダーフィル樹脂１５を充填する（アンダーフィル樹脂形成工程）。
【００７４】
先の図２１の工程で説明したように、絶縁層３４の上面３４Ｄと開口部３４Ｂの底面（突出部４５上に形成されたはんだ１３の上面）との間の段差Ｈは従来よりも小さい。このため、絶縁層３４上から開口部３４Ｂ内に流れ込むアンダーフィル樹脂１５の表面エネルギーの増加は小さい。これにより、開口部３４Ｂ内にアンダーフィル樹脂１５が流れ込みやすくなるため、開口部３４Ｂ付近におけるボイドの発生を抑制することができる。
【００７５】
次いで、図２５に示す工程では、パッド３５，３６に外部接続端子３８を形成する。これにより、半導体装置１０が製造される。外部接続端子３８としては、例えば、はんだボールを用いることができる。
【００７６】
本実施の形態の半導体装置の製造方法によれば、接続パッド３２を半導体チップ１１と対向する基板本体２５上に形成し、絶縁層３４に接続部４４及び突出部４５のみを露出する開口部３４Ｂを形成することにより、絶縁層３４の上面３４Ａと開口部３４Ｂの底面（突出部４５上に形成されたはんだ１３の上面）との間の段差Ｈが従来よりも小さくなるため、絶縁層３４上から開口部３４Ｂ内に流れ込むアンダーフィル樹脂１５の表面エネルギーの増加が小さくなる。これにより、開口部３４Ｂ内にアンダーフィル樹脂１５が流れ込みやすくなるため、開口部３４Ｂ付近でのボイドの発生を抑制することができる。
【００７７】
また、接続部４４と接続部４４の幅Ｗ３よりも十分に狭い幅Ｗ４を有する突出部４５とにはんだ１３を形成し、はんだ１３を溶融することで、突出部４５から接続部４４にはんだ１３を流動させて、接続部４４に所望の厚さ（外部接続端子２２と接続部４４との間の接合強度を十分に得ることのできる厚さ）のはんだ瘤１４を形成することができる。
【００７８】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００７９】
なお、本実施の形態では、半導体チップ１１の中央付近と対向する回路基板１２にのみ接続パッド３２及び開口部３４Ｂを設けた場合を例に挙げて説明したが、半導体チップ１１の外周部と対向する回路基板１２に設けられた接続パッド３１及び開口部３４Ａの代わりに接続パッド３２及び開口部３４Ｂを設けてもよい。
【産業上の利用可能性】
【００８０】
本発明は、半導体チップと回路基板との間にアンダーフィル樹脂を充填する際、ボイドの発生を抑制することのできる回路基板、半導体装置、及び半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【００８１】
【図１】半導体チップがフリップチップ接続される従来の回路基板の平面図である。
【図２】半導体チップと回路基板との間を流動するアンダーフィル樹脂を模式的に示す図である。
【図３】図２に示した構造体のＡ−Ａ線方向の断面図である。
【図４】半導体チップがフリップチップ接続される従来の他の回路基板の平面図（その１）である。
【図５】半導体チップがフリップチップ接続される従来の他の回路基板の平面図（その２）である。
【図６】図５に示した領域Ｃに対応する回路基板と半導体チップとの間を流動するアンダーフィル樹脂を模式的に示す図である。
【図７】図６に示した構造体のＥ−Ｅ線方向の断面図である。
【図８】本発明の実施の形態に係る半導体装置の断面図である。
【図９】半導体チップの平面図である。
【図１０】回路基板の斜視図である。
【図１１】半導体チップと回路基板との位置関係を説明するための図である。
【図１２】半導体チップと回路基板との間を流動するアンダーフィル樹脂を模式的に示す図である。
【図１３】接続パッドの他の例を示す図（その１）である。
【図１４】接続パッドの他の例を示す図（その２）である。
【図１５】接続パッドの他の例を示す図（その３）である。
【図１６】接続パッドの他の例を示す図（その４）である。
【図１７】本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１８】本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１９】本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図２０】本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図２１】本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図２２】本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図２３】本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図２４】本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図２５】本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図２６】図１９に示した構造体の平面図である。
【符号の説明】
【００８２】
１０  半導体装置
１１  半導体チップ
１２  回路基板
１３  はんだ
１４  はんだ瘤
１５  アンダーフィル樹脂
１７  チップ本体
１８，１９  電極パッド
２１，２２，３８  外部接続端子
２５  基板本体
２５Ａ，３４Ｄ  上面
２５Ｂ  下面
２６，２７  貫通ビア
２８，２９  配線
３１，３２，５１，５４，５７，６０  接続パッド
３４  絶縁層
３４Ａ，３４Ｂ，５２，５５，５８，６２  開口部
３４Ｃ  外周側壁
３５，３６  パッド
４１，４４  接続部
４２，４５  突出部
６５  ディスペンサー
Ｗ１〜Ｗ４  幅
Ｊ  厚さ
【図１】
2007123443.tif 000003
【図２】
2007123443.tif 000004
【図３】
2007123443.tif 000005
【図４】
2007123443.tif 000006
【図５】
2007123443.tif 000007
【図６】
2007123443.tif 000008
【図７】
2007123443.tif 000009
【図８】
2007123443.tif 000010
【図９】
2007123443.tif 000011
【図１０】
2007123443.tif 000012
【図１１】
2007123443.tif 000013
【図１２】
2007123443.tif 000014
【図１３】
2007123443.tif 000015
【図１４】
2007123443.tif 000016
【図１５】
2007123443.tif 000017
【図１６】
2007123443.tif 000018
【図１７】
2007123443.tif 000019
【図１８】
2007123443.tif 000020
【図１９】
2007123443.tif 000021
【図２０】
2007123443.tif 000022
【図２１】
2007123443.tif 000023
【図２２】
2007123443.tif 000024
【図２３】
2007123443.tif 000025
【図２４】
2007123443.tif 000026
【図２５】
2007123443.tif 000027
【図２６】
2007123443.tif 000028