(57)【要約】【課題】長期の対策期間を必要とせず効率良く低コストでチャージアップによる誘電体の絶縁破壊を防止すること。【解決手段】Ｐ型シリコン基板１１の上に、上部電極配線１５による金属と、誘電体膜１３による絶縁体と、Ｎ＋型領域１２による半導体との３層のＭＩＳ構造部１８を有するＭＩＳ型コンデンサ３０において、熱酸化膜１４の上に上下電極１５，１７を導電状態に接続するショート回路配線３１を設ける。この上面に絶縁膜を形成する際のプラズマ照射によって上部電極配線１５に電荷がチャージアップし、誘電体膜１３の直下に電荷が蓄積されても、この蓄積電荷が、Ｎ＋型領域１２を通って下部電極配線１７からショート回路配線３１を介して上部電極配線１５へ流れ、上下電極１５，１７間の電位差が略ゼロとなるようにする。【選択図】      図１
2007189094.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体層が形成され、この上面に誘電体膜を介して第１の電極が形成され、この第１の電極と絶縁状態で該誘電体膜に接続された第２の電極が形成されたＭＩＳ型コンデンサにおいて、
前記第１及び第２の電極を導電状態に接続する短絡配線を形成したことを特徴とするＭＩＳ型コンデンサ。
【請求項２】
半導体基板上に半導体層を形成し、この上面に誘電体膜を介して第１の電極を形成し、この第１の電極と絶縁状態で該誘電体膜に接続された第２の電極を絶縁膜の上に形成するＭＩＳ型コンデンサの製造方法において、
前記第１及び第２の電極を形成する際に、当該第１及び第２の電極を導電状態に接続する短絡配線を前記絶縁膜の上に形成することを特徴とするＭＩＳ型コンデンサの製造方法。
【請求項３】
前記短絡配線を形成する際に、前記第１及び第２の電極のパターンを転写するためのフォトマスクのレイアウトを前記短絡配線のパターンも転写できるように変更し、この変更されたフォトマスクによって前記第１及び第２の電極及び前記短絡配線を形成することを特徴とする請求項２に記載のＭＩＳ型コンデンサの製造方法。
【請求項４】
前記第１及び第２の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第１のステップと、前記絶縁層に上下配線接続用のビアを形成する第２のステップと、前記ビアの形成後に導電材料による配線層を形成する第３のステップと、前記配線層をエッチングして配線を形成する第４のステップとを含む場合に、
前記第２のステップにて、前記ビアを形成するためのフォトマスクのレイアウトを前記短絡配線の位置に貫通した開口部も形成できるレイアウトに変更し、この変更されたフォトマスクによって前記ビア及び前記開口部を形成し、
前記第４のステップにて、前記エッチングにて配線を形成する際に、エッチングによって、前記開口部に充填された配線層を除去すると共に前記短絡配線を前記第１及び第２の電極が絶縁状態となるように分断する
ことを特徴とする請求項２または３に記載のＭＩＳ型コンデンサの製造方法。
【請求項５】
前記第４のステップにおける前記開口部に充填された配線層の除去及び前記短絡配線の分断の際のエッチングに、ドライエッチング又はエッチャンウェットエッチングを用いたことを特徴とする請求項４に記載のＭＩＳ型コンデンサの製造方法。
【請求項６】
最終工程のダイシングでチップ分割する際に前記短絡配線を分断することを特徴とする請求項２または３に記載のＭＩＳ型コンデンサの製造方法。
【請求項７】
前記第１及び第２の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第１のステップと、前記絶縁層に上下配線接続用のビアを形成する第２のステップと、前記ビアの形成後に導電材料による配線層を形成する第３のステップと、前記配線層をエッチングして配線を形成する第４のステップとを含む場合に、
前記第２のステップにて形成された前記開口部から露出した前記短絡配線を、前記第１及び第２の電極が絶縁状態となるようにレーザ光線で焼き切って分断する
ことを特徴とする請求項２または３に記載のＭＩＳ型コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＳ(Metal Insulator Semiconductor)型コンデンサを製造する際に、チャージアップ現象により発生する誘電体の絶縁破壊を防止することが可能なＭＩＳ型コンデンサ及びＭＩＳ型コンデンサの製造方法に関する。
【背景技術】
【０００２】
図３は、従来のＭＩＳ型コンデンサの構造を示す断面図である。ＭＩＳ型コンデンサ１０は、Ｐ型シリコン基板１１の上面の所定領域にＮ＋型領域１２がドーピングされ、このＮ＋型領域１２の上面の所定領域に誘電体膜１３が形成され、この誘電体膜１３以外の上面に熱酸化膜１４が形成されている。更に、誘電体膜１３の上に熱酸化膜１４に所定領域はみ出て上部電極配線１５が形成され、熱酸化膜１４の上に上部電極配線１５と絶縁状態で下部電極配線１７が形成されている。
【０００３】
この下部電極配線１７は、熱酸化膜１４を貫通したビア（ビアホール）１６を介してＮ＋型領域１２に接続状態で形成されている。なお、上部電極配線１５及び下部電極配線１７は、アルミニュウムなどの導電材料を用いて形成される。上部電極配線１５及び下部電極配線１７を上下電極１５，１７とも称す。
このような構造において、破線枠で囲む部分が上部電極配線１５による金属と、誘電体膜１３による絶縁体と、Ｎ＋型領域１２による半導体との３層構造のＭＩＳ構造部１８となっている。
【０００４】
次に、このような構造のＭＩＳ型コンデンサ１０の上に、更に複数層の配線を形成する際の製造方法を、図４の（ａ）〜（ｆ）を参照して説明する。
（ａ）に示すように、コンデンサ電極形成工程において、上記のＭＩＳ型コンデンサ１０を形成する。
（ｂ）に示すように、プラズマＣＶＤ(Chemical Vapor Deposition)法による第１のＴＥＯＳ(Tetra Ethyl Ortho Silicate)層間膜形成工程において、（ａ）で形成されたＭＩＳ型コンデンサ１０の上全面に第１のＴＥＯＳ層間膜２１を形成する。
【０００５】
（ｃ）に示すように、層間ビア形成工程において、第１のＴＥＯＳ層間膜２１にビア２２を形成する。これは、配線間の絶縁膜である第１のＴＥＯＳ層間膜２１の上にビア２２の部分が開口した図示せぬフォトマスクを形成し、その開口部分のＴＥＯＳ層間膜２１をエッチングによって除去し、その後、フォトマスクを除去することによって形成する。
（ｄ）に示すように、第２の配線生成膜工程において、ビア２２が形成された第１のＴＥＯＳ層間膜２１の上に配線生成膜２３を形成する。この配線生成膜２３はビア２２の中にも導入される。
【０００６】
（ｅ）に示すように、第２の配線形成工程において、配線生成膜２３をエッチングして所定レイアウトパターンの第２の配線２３ａを形成する。
（ｆ）に示すように、第２のＴＥＯＳ層間膜形成工程において、第２の配線２３ａを覆う全面に第２のＴＥＯＳ層間膜２４を形成し、ＭＩＳ型コンデンサを製造する。
この種の従来のＭＩＳ型コンデンサとして、例えば特許文献１及び２に記載のものがある。
【特許文献１】特開昭６２−１５４６６１号公報
【特許文献２】特開２０００−１５０７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来のＭＩＳ型コンデンサにおいては、（ｂ）のＴＥＯＳ層間膜形成工程において、ＴＥＯＳ成膜初期のプラズマ照射によって上部電極配線１５に電荷がチャージアップし、このチャージアップした電荷数だけ誘電体膜１３の直下に極性の異なる電荷が蓄積される。この現象によって、上下電極１５，１７間に電位差が生じ、この電位が誘電体膜１３の絶縁破壊電位を上回る場合、絶縁破壊に至っていた。
【０００８】
この絶縁破壊の防止策として主に次の２つがある。
１つ目は、チャージアップを発生させない方法であり、この具体的な手段として、チャージアップと相関関係にあるプラズマ密度を制御するための設備機構の改善や、製造条件の最適化が挙げられる。
２つ目は、チャージアップに耐えうる誘電体膜を形成する方法であり、この具体的な手段として、誘電体材料の変更や誘電体膜の厚膜化が挙げられる。一般的にＭＩＳ型コンデンサに用いられる誘電体材料には、シリコン酸化膜や窒化膜、金属酸化膜等がある。コンデンサの容量と絶縁耐圧の仕様により、材料や膜厚を変更する対策方法である。
【０００９】
しかし、１つ目のチャージアップを発生させない方法を検討する場合、設備機構の改善や製造条件ごとに、素子良品率との相関を検証して行かなければならないため、膨大な費用と対策期間が必要となる。その上、最適化された設備や製造条件が必ずしも、製品毎に仕様の異なる素子に対し、マッチングするとは眼らない。
また、２つ目の誘電体材料や厚さを変更する方法を検討する場合についても、仕様に見合った材料を適用するためには、製造設備や製造条件の変更や、絶縁破壊に耐えうる膜厚を実験により検証する必要があり、これらについても膨大な費用と対策期間が必要となる。
【００１０】
本発明は、このような課題に鑑みてなされたものであり、長期の対策期間を必要とせず効率良く低コストでチャージアップによる誘電体の絶縁破壊を防止することができるＭＩＳ型コンデンサ及びＭＩＳ型コンデンサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の請求項１によるＭＩＳ型コンデンサは、半導体基板上に半導体層が形成され、この上面に誘電体膜を介して第１の電極が形成され、この第１の電極と絶縁状態で該誘電体膜に接続された第２の電極が形成されたＭＩＳ型コンデンサにおいて、前記第１及び第２の電極を導電状態に接続する短絡配線を形成したことを特徴とする。
【００１２】
この構成によれば、第１及び第２の電極形成後のＭＩＳ型コンデンサの上面に絶縁層を形成する場合、その絶縁層形成のためのプラズマ照射によって第１の電極に電荷がチャージアップし、誘電体膜の直下に電荷が蓄積されても、この蓄積電荷が、半導体層を通って第２の電極から短絡配線を介して第１の電極へ流れるので、第１及び第２の電極間の電位差が略ゼロとなる。従って、従来のように誘電体膜が絶縁破壊することが無くなる。
【００１３】
また、本発明による請求項２によるＭＩＳ型コンデンサの製造方法は、半導体基板上に半導体層を形成し、この上面に誘電体膜を介して第１の電極を形成し、この第１の電極と絶縁状態で該誘電体膜に接続された第２の電極を絶縁膜の上に形成するＭＩＳ型コンデンサの製造方法において、前記第１及び第２の電極を形成する際に、当該第１及び第２の電極を導電状態に接続する短絡配線を前記絶縁膜の上に形成することを特徴とする。
【００１４】
この方法によれば、第１及び第２の電極形成後のＭＩＳ型コンデンサの上面に、多層配線構造とするための絶縁層を形成する場合、その絶縁層形成のためのプラズマ照射によって第１の電極に電荷がチャージアップし、誘電体膜の直下に電荷が蓄積される。しかし、この蓄積電荷が、半導体層を通って第２の電極から短絡配線を介して第１の電極へ流れるので、第１及び第２の電極間の電位差が略ゼロとなり、従来のように誘電体膜が絶縁破壊することが無くなる。
【００１５】
また、本発明による請求項３によるＭＩＳ型コンデンサの製造方法は、請求項１において、前記短絡配線を形成する際に、前記第１及び第２の電極のパターンを転写するためのフォトマスクのレイアウトを前記短絡配線のパターンも転写できるように変更し、この変更されたフォトマスクによって前記第１及び第２の電極及び前記短絡配線を形成することを特徴とする。
この方法によれば、短絡配線を形成する際に、フォトマスクの若干の変更で済み、従来と同じ製造工程で実現することができるので、コストも殆どアップせず、効率良く形成することができる。
【００１６】
また、本発明による請求項４によるＭＩＳ型コンデンサの製造方法は、請求項２または３において、前記第１及び第２の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第１のステップと、前記絶縁層に上下配線接続用のビアを形成する第２のステップと、前記ビアの形成後に導電材料による配線層を形成する第３のステップと、前記配線層をエッチングして配線を形成する第４のステップとを含む場合に、前記第２のステップにて、前記ビアを形成するためのフォトマスクのレイアウトを前記短絡配線の位置に貫通した開口部も形成できるレイアウトに変更し、この変更されたフォトマスクによって前記ビア及び前記開口部を形成し、前記第４のステップにて、前記エッチングにて配線を形成する際に、エッチングによって、前記開口部に充填された配線層を除去すると共に前記短絡配線を前記第１及び第２の電極が絶縁状態となるように分断することを特徴とする。
この方法によれば、短絡配線の形成後、第１及び第２の電極が絶縁状態となるように短絡配線を分断する場合も、従来と同製造工程において、フォトマスクの若干の変更で済むので、コストも殆どアップせず、効率良く分断することができる。
【００１７】
また、本発明による請求項５によるＭＩＳ型コンデンサの製造方法は、請求項４において、前記第４のステップにおける前記開口部に充填された配線層の除去及び前記短絡配線の分断の際のエッチングに、ドライエッチング又はエッチャンウェットエッチングを用いたことを特徴とする。
この方法によれば、開口部に配線層が充填されることによって、この部分の配線層が、絶縁層の上に形成された配線層の２倍以上の厚さになっているので、マージンを含め、エッチング時間を従来の２．５倍程度設ける必要が生じ、通常通りエッチングした場合、配線層の必要部分を損傷することもあるが、ドライエッチング又はエッチャンウェットエッチングを用いれば、配線層の必要部分を損傷することなく適正に短絡配線を除去して分断することが可能となる。
【００１８】
また、本発明による請求項６によるＭＩＳ型コンデンサの製造方法は、請求項２または３において、最終工程のダイシングでチップ分割する際に前記短絡配線を分断することを特徴とする。
この方法によれば、従来と同様に製造工程を変えずに、効率的且つローコストで短絡配線の分断が可能となる。
【００１９】
また、本発明による請求項７によるＭＩＳ型コンデンサの製造方法は、請求項２または３において、前記第１及び第２の電極の形成後のコンデンサ上面に多層配線構造とするための絶縁層を形成する第１のステップと、前記絶縁層に上下配線接続用のビアを形成する第２のステップと、前記ビアの形成後に導電材料による配線層を形成する第３のステップと、前記配線層をエッチングして配線を形成する第４のステップとを含む場合に、前記第２のステップにて形成された前記開口部から露出した前記短絡配線を、前記第１及び第２の電極が絶縁状態となるようにレーザ光線で焼き切って分断することを特徴とする。
この方法によれば、従来と同様に製造工程を変えずに、効率的且つローコストで短絡配線の分断が可能となる。
【発明の効果】
【００２０】
以上説明したように本発明によれば、長期の対策期間を必要とせず効率良く低コストでチャージアップによる誘電体の絶縁破壊を防止することができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明の実施の形態に係るＭＩＳ型コンデンサの構造を示し、（ａ）は平面図、（ｂ）は（ａ）に示すＡ１−Ａ２断面図である。
【００２２】
図１に示すＭＩＳ型コンデンサ３０が、従来のＭＩＳ型コンデンサ１０と異なる点は、熱酸化膜（絶縁膜）１４の上に上部電極配線（第１の電極）１５と下部電極配線（第２の電極）１７とを導電状態に接続するショート回路配線（短絡配線）３１を設けたことにある。
このショート回路配線３１は、下部電極配線１７の一端とこの一端に近い上部電極配線１５の端とを接続するコ字形状を成し、このコ字形状の一辺がＰ型シリコン基板（半導体基板）１１の一辺の近傍に配置される状態で形成されている。
【００２３】
このショート回路配線３１の形成方法、並びにショート回路配線３１を形成した後にＭＩＳ型コンデンサ３０の上に更に複数層の配線を形成する際の製造方法を、図２の（ａ）〜（ｆ）を参照して説明する。
（ａ）に示すように、コンデンサ電極形成工程において、ショート回路配線３１を形成する。このショート回路配線３１を形成する際の配線パターンは、上部電極配線１５及び下部電極配線１７のパターンを転写するためのフォトマスクのレイアウトを、ショート回路配線３１のパターンも転写できるように変更して行う。これによって、従来と同じコンデンサ電極形成工程にて配線パターンを実現することができ、製造工程数も従来と同じ数で実現することができる。
【００２４】
（ｂ）に示すように、第１のＴＥＯＳ層間膜形成工程において、（ａ）の工程で形成されたＭＩＳ型コンデンサ３０の上全面に第１のＴＥＯＳ層間膜（絶縁層）２１を形成する。従って、ショート回路配線３１も第１のＴＥＯＳ層間膜２１にて覆われる。
このＴＥＯＳ層間膜形成工程において従来は、前述したようにＴＥＯＳ成膜初期のプラズマ照射によって上部電極配線１５に電荷がチャージアップし、これによって誘電体膜１３の直下に極性の異なる電荷が蓄積され、上下電極１５，１７間に生じた電位差によって誘電体膜１３が絶縁破壊していた。
【００２５】
しかし、本製造方法では、誘電体膜１３の直下に蓄積した電荷が、下部電極配線１７を通過しショート回路配線３１を介して上部電極配線１５へ流れるので、上下電極１５，１７間の電位差が略ゼロとなる。従って、誘電体膜１３が絶縁破壊することが無くなる。
次に、（ｃ）に示すように、層間ビア形成工程において、第１のＴＥＯＳ層間膜２１にビア２２を形成する。この際、第１のＴＥＯＳ層間膜２１にショート回路配線３１を除去するための開口部３３を形成する。このショート回路配線３１の除去は、全てを除去してもよいが、ショート回路配線３１が分断状態となって上下電極１５，１７が絶縁状態となるように行えばよい。
【００２６】
更に、開口部３３を形成するには、ビア２２を開口するためのフォトマスクのレイアウトを、開口部３３のパターンも転写できるように変更して行う。これによって、２つの開口形成部分のＴＥＯＳ層間膜２１をエッチングによって除去し、その後、フォトマスクを除去することによってビア１６及び開口部３３を形成する。つまり、従来と同じ層間ビア形成工程にて開口部３３を形成することができる。
【００２７】
次に、（ｄ）に示すように、第２の配線生成膜工程において、ビア２２及び開口部３３が形成された第１のＴＥＯＳ層間膜２１の上に配線生成膜２３を形成する。この配線生成膜２３はビア２２及び開口部３３の中にも導入される。
次に、（ｅ）に示すように、第２の配線形成工程において、配線生成膜（配線層）２３をエッチングして所定レイアウトパターンの第２の配線２３ａを形成するが、この際に、開口部３３に充填された配線生成膜２３と共にショート回路配線３１も除去する。
【００２８】
この除去する前の開口部３３の金属膜厚は、第１のＴＥＯＳ層間膜２１の上に形成された配線生成膜２３の金属膜厚の２倍以上の厚さになっている。そこで、マージンを含め、エッチング時間を従来の２．５倍程度設ける。エッチング手法には、ドライエッチングや、エッチャンウェットエッチングを用いている。この手法のエッチングによってショート回路配線３１の除去が可能となる。この除去後は開口部３４が形成される。
【００２９】
そして、（ｆ）に示すように、第２のＴＥＯＳ層間膜形成工程において、第２の配線２３ａを覆う全面に第２のＴＥＯＳ層間膜２４を形成し、ＭＩＳ型コンデンサを製造する。但し、第２のＴＥＯＳ層間膜２４の形成時に開口部３４にも、その膜剤が充填される。
このような本実施の形態のＭＩＳ型コンデンサによれば、熱酸化膜１４の上に上下電極１５，１７を導電状態に接続するショート回路配線３１を設けたので、上下電極１５，１７を形成後にコンデンサ上面に第１のＴＥＯＳ層間膜２１を形成する際に次の効果を奏する。
【００３０】
即ち、ＴＥＯＳ成膜初期のプラズマ照射によって上部電極配線１５に電荷がチャージアップし、誘電体膜１３の直下に電荷が蓄積されても、この蓄積電荷が、Ｎ＋型領域１２を通って下部電極配線１７からショート回路配線３１を介して上部電極配線１５へ流れるので、上下電極１５，１７間の電位差が略ゼロとなり、従来のように誘電体膜１３が絶縁破壊することが無くなる。
【００３１】
また、ショート回路配線３１を形成する場合、上下電極１５，１７のパターンを転写するためのフォトマスクのレイアウトを、ショート回路配線３１のパターンも転写できるように変更すればよいので、従来と同じコンデンサ電極形成工程にて上下電極１５，１７を形成する際にショート回路配線３１も形成することができる。従って、従来と同じ製造工程数で実現することができ、尚且つフォトマスクの若干の変更で済むので、コストも殆どアップせず、効率良く形成することができる。
【００３２】
更に、ショート回路配線３１の形成後、上下電極１５，１７が絶縁状態となるようにショート回路配線３１を分断する場合も、従来と同製造工程において、フォトマスクの若干の変更と、配線金属である配線生成膜２３のエッチング時間だけ変更すればよいので、コストも殆どアップせず、効率良く分断することができる。
また、そのショート回路配線３１の分断は、（ｃ）の層間ビア形成工程において、露出したショート回路配線３１をレーザ光線によって焼き切ることで行ってもよい。更には、最終工程のダイシングでチップ分割する際にショート回路配線３１を切断してもよい。このようにすれば、従来と同様に製造工程を変えずに、効率的且つローコストでショート回路配線３１の除去が可能となる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係るＭＩＳ型コンデンサの構造を示し、（ａ）は平面図、（ｂ）は（ａ）に示すＡ１−Ａ２断面図である。
【図２】上記実施の形態のＭＩＳ型コンデンサの上に複数層の配線を形成する際の製造工程の説明図である。
【図３】従来のＭＩＳ型コンデンサの構造を示す断面図である。
【図４】従来のＭＩＳ型コンデンサの上に複数層の配線を形成する際の製造工程の説明図である。
【符号の説明】
【００３４】
１１  Ｐ型シリコン基板
１２  Ｎ＋型領域
１３  誘電体膜
１４  熱酸化膜
１５  上部電極配線１
１６，２２  ビア
１７  下部電極配線
１８  ＭＩＳ構造部
２１  第１のＴＥＯＳ層間膜
２３  配線生成膜
２３ａ  第２の配線
２４  第２のＴＥＯＳ層間膜
３０  ＭＩＳ型コンデンサ
３１  ショート回路配線
３３，３４  開口部
【図１】
2007189094.tif 000003
【図２】
2007189094.tif 000004
【図３】
2007189094.tif 000005
【図４】
2007189094.tif 000006