(57)【要約】【課題】ローサイド側のスイッチング素子の状態の如何に関わらず、所定の電圧をハイサイド駆動回路の電源として供給する駆動回路。【解決手段】直流電源Ｖｉｎのハイサイド側に配置されたスイッチング素子ＱＨを制御信号によりオン／オフさせるハイサイド駆動回路７０と、直流電源のローサイド側に配置されると共にスイッチング素子ＱＨに直列に接続されたスイッチング素子ＱＬを制御信号によりスイッチング素子ＱＨと交互にオン／オフさせるローサイド駆動回路６０とを有し、補助電源Ｖｃｃ１の両端にスイッチ素子Ｑｎ１とコンデンサＣ１とスイッチ素子Ｑｎ２とが直列に接続され、Ｃ１の両端にスイッチ素子Ｑｐ１とＣ２とスイッチ素子Ｑｐ２とが直列に接続され、制御回路１０はＱｎ１，Ｑｎ２とＱｐ１，Ｑｐ２とを交互にオン／オフさせると共に、Ｑｎ１，Ｑｎ２をオンさせた後にＱｐ１，Ｑｐ２をオンさせ、Ｃ２はハイサイド駆動回路の電源を供給する。【選択図】図１
2007006207.tif 000002
【特許請求の範囲】
【請求項１】
直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、
第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、
前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、
前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、
前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給することを特徴とする駆動回路。
【請求項２】
前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、
さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、
前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする請求項１記載の駆動回路。
【請求項３】
一端が前記第５のスイッチ素子のソースに接続され、他端が前記第２のコンデンサの一端と前記第３のスイッチ素子のソースとに接続された第１の抵抗を設けたことを特徴とする請求項２記載の駆動回路。
【請求項４】
ダイオードを介して前記第２のコンデンサを充電する第２の補助電源を有し、
前記第４のスイッチ素子のバックゲートは、前記第２のコンデンサに接続されることを特徴とする請求項２又は請求項３記載の駆動回路。
【請求項５】
前記第１の補助電源の電圧は、前記第２の補助電源の電圧より大きいことを特徴とする請求項４記載の駆動回路。
【請求項６】
前記第４のスイッチ素子のバックゲートと前記第２のコンデンサとの間に第２の抵抗を接続したことを特徴とする請求項４又は請求項５記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ、インバータ、モータドライブ回路等に用いられるスイッチング回路の駆動回路に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータ等に用いられるスイッチング回路は、直流電源の両端に直列に接続された２個のスイッチング素子を制御信号により交互にオン／オフさせて、２個のスイッチング素子の中点に接続された負荷に電力を供給する。このスイッチング回路は、直流電源のハイサイド側に接続されたスイッチング素子を駆動するために専用の電源が必要になる。この電源を作成するために、ブートストラップ回路を用いた駆動回路が従来より知られている。
【０００３】
図７はブートストラップ回路を用いた駆動回路の回路図である。図７において、直流電源Ｖｉｎの両端には、ＭＯＳＦＥＴからなるスイッチング素子ＱＨとＭＯＳＦＥＴからなるスイッチング素子ＱＬとが直列に接続され、スイッチング素子ＱＨとスイッチング素子ＱＬとの接続点には負荷８０が接続されている。
【０００４】
ローサイド駆動回路６０は、図示しない制御回路からの信号に基づいて、スイッチング素子ＱＬをオン／オフさせる。ハイサイド駆動回路７０は、図示しない制御回路からの信号に基づいて、スイッチング素子ＱＨをスイッチング素子ＱＬとは相補的にオン／オフさせる。即ち、制御信号により、スイッチング素子ＱＨとスイッチング素子ＱＬとが交互にオン／オフするようになっている。
【０００５】
ローサイド駆動回路６０は、補助電源Ｖｃｃ１によって動作する。ハイサイド駆動回路７０は、ダイオードＤ１とコンデンサＣ２からなるブートストラップ回路５０により充電されたコンデンサＣ２の電圧で動作する。
【０００６】
次にこのように構成された駆動回路の動作を説明する。ここでは、ハイサイド駆動回路７０を動作させるための電源としての、コンデンサＣ２の充電について説明する。
【０００７】
まず、制御信号によりスイッチング素子ＱＬがオンすると、補助電源Ｖｃｃ１からダイオードＤ１→コンデンサＣ２→スイッチング素子ＱＨ，ＱＬの結合点Ｖ０→スイッチング素子ＱＬ→グランドＧＮＤの経路で電流が流れ、コンデンサＣ２が充電される。
【０００８】
次に、制御信号によりスイッチング素子ＱＬがオフすると、結合点Ｖ０の電位が上昇するので、コンデンサＣ２及びハイサイド駆動回路７０の基準となる電位も上昇し、コンデンサＣ２に充電された電圧によりハイサイド駆動回路７０が動作する。
【０００９】
図８は図７に示す駆動回路の動作を説明するためのタイミングチャートである。図８（ａ）は接続点Ｖ０とグランドＧＮＤの間の電圧Ｖ０−ＧＮＤを示し、図８（ｂ）はコンデンサＣ２の電圧ＶＢ−Ｖ０を示している。スイッチング素子ＱＨ，ＱＬがオフしている状態では、スイッチング素子の浮遊容量などによって分圧され、電圧Ｖ０−ＧＮＤは、直流電源の電圧Ｖｉｎの半分程度が印加された状態となり、コンデンサＣ２の電圧ＶＢ−Ｖ０はない。
【００１０】
まず、時刻ｔ１１において、スイッチング素子ＱＬがオンすると、電圧Ｖ０−ＧＮＤはほぼゼロになる。このとき、コンデンサＣ２は補助電源Ｖｃｃ１からダイオードＤ１→コンデンサＣ２→スイッチング素子ＱＨ，ＱＬの接続点Ｖ０→スイッチング素子ＱＬ→グランドＧＮＤの経路で充電され、急速に電位が上昇し、時刻ｔ１２において、補助電源Ｖcc１と同じ電圧まで充電される。
【００１１】
次に、時刻ｔ１３において、スイッチング素子ＱＬがオフし、コンデンサＣ２の電圧ＶＢ−Ｖ０によって動作可能となったハイサイド駆動回路７０は、スイッチング素子ＱＨをオンさせる。このため、電圧Ｖ０−ＧＮＤは入力電圧Ｖｉｎまで上昇し、コンデンサＣ２の電圧ＶＢ−Ｖ０は、ハイサイド駆動回路７０によってスイッチング素子ＱＨをオンさせるために電荷を消費されて下がる。
【００１２】
時刻ｔ１４において、スイッチング素子ＱＨがオフし、スイッチング素子ＱＬがオンすると、再びコンデンサＣ２は充電される。この動作を繰り返して、スイッチング素子ＱＨとスイッチング素子ＱＬとのオン／オフが交互に繰り返される。
【００１３】
また、図７に示す駆動回路に関連したゲート駆動回路が知られている（特許文献１）。特許文献１に記載されたゲート駆動回路には、ブートストラップ回路とチャージポンプ駆動回路を組合わせてハイサイド側のスイッチング素子の駆動回路の電源を得る方法が開示されている。
【００１４】
図９は従来のゲート駆動回路を示す回路図である。このゲート駆動回路の動作を説明する。下アームのスイッチング素子１２２がオンすると、ブートストラップ充電回路が構成される。即ち、電源１０６から、高圧ダイオード１１１，１１２と、上アーム回路の電源用コンデンサ１１０と、Ａ点と、下アームのスイッチング素子１２２を通ってアースに至る充電経路で、上アーム回路の電源用コンデンサ１１０を充電する。
【００１５】
次に、上アームのスイッチング素子１２１がオンすると、Ａ点の電位が直流電源１０１の電圧近くまで上昇する。このとき、発振回路１１３が動作して、発振回路１１３の出力により、チャージポンプ駆動回路１１６は、スイッチング素子１１７とスイッチング素子１１８とを交互にオン／オフさせる。スイッチング素子１１８のオンのタイミングで、電源１０６から、ダイオード１１１、補助コンデンサ１１９、及びスイッチング素子１１８の経路で補助コンデンサ１１９が充電される。次に、スイッチング素子１１８がオフし、スイッチング素子１１７がオンすると、充電されていた補助コンデンサ１１９から、高圧ダイオード１１２、電源用コンデンサ１１０、及びスイッチング素子１１７の経路で、上アーム回路の電源用コンデンサ１１０が充電される。
【００１６】
このように、ローサイド側のスイッチング素子１２２がオフのときには、チャージポンプ駆動回路１１６によってブートストラップ回路の電源用コンデンサ１１０を充電する。
【特許文献１】特開２００４−３０４５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、図７に示す駆動回路にあっては、ブートストラップ回路５０は、ローサイド側のスイッチング素子ＱＬがオンの時にコンデンサＣ２を充電するので、スイッチング素子ＱＬのオン時間が短くなると、十分にコンデンサＣ２を充電できず電圧が低下することがある。このため、ハイサイド駆動回路７０の電源電圧が不足する。
【００１８】
また、スイッチング電源の場合には、近年の低消費電力化、特に待機時の低消費電力に対応するため、待機時などの消費電力が小さい時にはスイッチング回路のオン／オフ動作を断続させて、効率を向上させる方法が良く用いられる。スイッチング回路のオン／オフ動作を停止している期間は、ブートストラップ回路５０が動作せず、やはり、コンデンサＣ２の電圧が低下して、ハイサイド駆動回路７０の電源電圧が不足する。
【００１９】
また、特許文献１に記載されたゲート駆動回路では、ハイサイド側の駆動回路の電源用コンデンサ１１０は、ローサイド側（下アーム側）のスイッチング素子１２２がオンしているとき、ブートストラップ回路で充電され、ローサイド側のスイッチング素子１２２がオフしているとき（ハイサイド側のスイッチング素子１２１がオンしているとき）は、チャージポンプ駆動回路１１６によって充電するので、ブートストラップ回路で充電される時は電源用コンデンサ１１０の充電時間を任意に設定できない。
【００２０】
また、高耐圧のダイオードを使用するため、モノリシックＩＣにするのが困難であった。
【００２１】
本発明は、ローサイド側のスイッチング素子の状態の如何に関わらず、常に所定の電圧をハイサイド駆動回路の電源として供給できる駆動回路を提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、本発明は以下の手段を採用した。請求項１の発明は、直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給することを特徴とする。
【００２３】
請求項２の発明は、請求項１記載の駆動回路において、前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする。
【００２４】
請求項３の発明は、請求項２記載の駆動回路において、一端が前記第５のスイッチ素子のソースに接続され、他端が前記第２のコンデンサの一端と前記第３のスイッチ素子のソースとに接続された第１の抵抗を設けたことを特徴とする。
【００２５】
請求項４の発明は、請求項２又は請求項３記載の駆動回路において、ダイオードを介して前記第２のコンデンサを充電する第２の補助電源を有し、前記第４のスイッチ素子のバックゲートは、前記第２のコンデンサに接続されることを特徴とする。
【００２６】
請求項５の発明は、請求項４記載の駆動回路において、前記第１の補助電源の電圧は、前記第２の補助電源の電圧より大きいことを特徴とする。
【００２７】
請求項６の発明は、請求項４又は請求項５記載の駆動回路において、前記第４のスイッチ素子のバックゲートと前記第２のコンデンサとの間に第２の抵抗を接続したことを特徴とする。
【発明の効果】
【００２８】
請求項１の発明によれば、第１及び第２のスイッチ素子がオンし、第３及び第４のスイッチ素子がオフのとき第１の補助電源によって第１のコンデンサが充電され、第１及び第２のスイッチ素子がオフし、第３及び第４のスイッチ素子がオンのとき第１のコンデンサによって第２のコンデンサが充電されるので、ローサイド側の第２のスイッチング素子の状態の如何に関わらず、所定の周期で第２のコンデンサを充電することができる。また、第２のコンデンサをハイサイド駆動回路の電源にすると、ローサイド側の第２のスイッチング素子の状態の如何に関わらず、常に所定の電圧をハイサイド駆動回路の電源として供給できる。
【００２９】
請求項２の発明によれば、第２のコンデンサをハイサイド駆動回路の電源にすると、第３のスイッチ素子に高耐圧のスイッチ素子が必要であり、モノリシックＩＣにした場合に寄生トランジスタ・寄生ダイオードが影響して高耐圧化に大きなチップサイズを必要とするが、請求項２の発明では、ＦＥＴをスイッチ素子として用い、バックゲートを利用して寄生ダイオードを逆バイアスするようにしたので、寄生トランジスタが動作することは無く、高耐圧にできるので、モノリシックＩＣ化が容易になる。
【００３０】
請求項３の発明によれば、第１の抵抗により第５のスイッチ素子に流れる電流を制限できる。
【００３１】
請求項４、請求項５の発明によれば、ダイオードと第２の補助電源とからなるブートストラップ回路と組合わせ、第１の補助電源の電圧を第２の補助電源の電圧より大きくしたので、起動時などの第２のコンデンサの電圧が低く大きな充電電流が流れる時には、ブートストラップ回路で第２のコンデンサを急速充電し、その後は、請求項１又は請求項２の発明の回路によって、消費された分のみを充電するので、請求項１乃至請求項３の発明のいずれかの発明によって、供給する電力を減らすことができ、モノリシックＩＣ化がより容易になる。
【００３２】
請求項６の発明によれば、第２の抵抗により第４のスイッチ素子に流れる電流を制限できる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の駆動回路の実施例を図面を参照しながら詳細に説明する。
【実施例１】
【００３４】
図１は本発明の実施例１の駆動回路の回路図である。図１において、直流電源Ｖｉｎの両端には、ＭＯＳＦＥＴからなるスイッチング素子ＱＨとＭＯＳＦＥＴからなるスイッチング素子ＱＬとが直列に接続され、スイッチング素子ＱＨとスイッチング素子ＱＬとの接続点には負荷８０が接続されている。
【００３５】
ローサイド駆動回路６０は、図示しない制御回路からの信号に基づいて、スイッチング素子ＱＬをオン／オフさせる。ハイサイド駆動回路７０は、図示しない制御回路からの信号に基づいて、スイッチング素子ＱＨをスイッチング素子ＱＬとは相補的にオン／オフさせる。即ち、スイッチング素子ＱＨとスイッチング素子ＱＬとが交互にオン／オフするようになっている。
【００３６】
ローサイド駆動回路６０は、補助電源Ｖｃｃ１（本発明の第１の補助電源に対応）によって動作する。ハイサイド駆動回路７０は、ハイサイド電源供給部１からのコンデンサＣ２の電圧により動作する。
【００３７】
ハイサイド電源供給部１において、補助電源Ｖｃｃ１の正極にはスイッチ素子Ｑｎ１（本発明の第１のスイッチ素子に対応）のドレインが接続され、スイッチ素子Ｑｎ１のソースはコンデンサＣ１（本発明の第１のコンデンサに対応）の一端に接続されている。コンデンサＣ１の他端はスイッチ素子Ｑｎ２（本発明の第２のスイッチ素子に対応）のドレインに接続され、スイッチ素子Ｑｎ２のソース及びバックゲートは補助電源Ｖｃｃ１の負極（グランドＧＮＤ）に接続されている。スイッチ素子Ｑｎ１のバックゲートは補助電源Ｖｃｃ１の負極（グランドＧＮＤ）に接続されている。即ち、補助電源Ｖｃｃ１の両端にスイッチ素子Ｑｎ１とコンデンサＣ１とスイッチ素子Ｑｎ２とが直列に接続されている。
【００３８】
また、コンデンサＣ１の一端にはスイッチ素子Ｑｐ１（本発明の第３のスイッチ素子に対応）のドレインが接続され、スイッチ素子Ｑｐ１のソース及びバックゲートはコンデンサＣ２（本発明の第２のコンデンサに対応）の一端及びハイサイド駆動回路７０の一端に接続されている。コンデンサＣ１の他端にはスイッチ素子Ｑｐ２（本発明の第４のスイッチ素子に対応）のドレインが接続され、スイッチ素子Ｑｐ２のソース及びバックゲートはコンデンサＣ２の他端及びハイサイド駆動回路７０の他端に接続されている。即ち、コンデンサＣ１の両端にスイッチ素子Ｑｐ１とコンデンサＣ２とスイッチ素子Ｑｐ２とが直列に接続されて構成されている。
【００３９】
スイッチ素子Ｑｎ１，Ｑｎ２は、ｎチャネルＭＯＳＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、ローサイド側の基準となる電位（例えばグランドＧＮＤ）に接続され、スイッチ素子Ｑｐ１，Ｑｐ２は、ｐチャネルＭＯＳＦＥＴからなる。
【００４０】
また、ハイサイド電源供給部１は、各々のスイッチ素子のゲートに制御信号を印加することにより、スイッチ素子Ｑｎ１，Ｑｎ２をオンさせた後に、スイッチ素子Ｑｐ１，Ｑｐ２をオンさせる制御回路１０を有している。コンデンサＣ２は、ハイサイド駆動回路７０の電源を供給する。
【００４１】
次にこのように構成された実施例１の駆動回路の動作を図２に示すタイミングチャートを参照しながら説明する。
【００４２】
まず、時刻ｔ１において、スイッチ素子Ｑｎ１のゲートにゲート信号Ｑｎ１ｇを印加すると共にスイッチ素子Ｑｎ２のゲートにゲート信号Ｑｎ２ｇを印加することにより、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２をオンさせ、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２をオフさせる（ゲート信号Ｑｐ１ｇ、Ｑｐ２ｇなし）。
【００４３】
このとき、Ｖｃｃ１→Ｑｎ１→Ｃ１→Ｑｎ２→Ｖｃｃ１の経路で、補助電源Ｖｃｃ１によってコンデンサＣ１が充電され、コンデンサＣ１の電圧は補助電源Ｖｃｃ１の電圧と同じになる。このとき、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２はオフであるので、ハイサイド側の回路の基準となる電位の如何に関わらず、補助電源Ｖｃｃ１はコンデンサＣ１を充電する。
【００４４】
次に、時刻ｔ２において、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２をオフさせ、スイッチ素子Ｑｐ１のゲートにゲート信号Ｑｐ１ｇを印加すると共にスイッチ素子Ｑｐ２のゲートにゲート信号Ｑｐ２ｇを印加することにより、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２をオンさせる。
【００４５】
このとき、Ｃ１→Ｑｐ１→Ｃ２→Ｑｐ２→Ｃ１の経路で、コンデンサＣ１によってコンデンサＣ２が充電される。即ち、コンデンサＣ１の電荷がコンデンサＣ２へ移動して、コンデンサＣ２は、コンデンサＣ１の電圧と同じになるまで充電される。コンデンサＣ２は、ハイサイド駆動回路７０の電源となる。
【００４６】
従って、コンデンサＣ２の電荷供給により、ハイサイド駆動回路７０が動作する。このとき、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２は、オフであるので、ハイサイド側の回路の基準となる電位の如何に関わらず、コンデンサＣ１からコンデンサＣ２への電荷移動が行われる。
【００４７】
このように、ハイサイド側の回路の基準となる電位の如何に関わらず（ローサイド側のスイッチング素子ＱＬのオンまたはオフの状態に関わらず）、スイッチ素子Ｑｎ１，Ｑｎ２と、スイッチ素子Ｑｐ１，Ｑｐ２とを交互にオン／オフさせることで、所定の周期で補助電源Ｖｃｃ１の電圧によりコンデンサＣ１を介してコンデンサＣ２を充電することができる。
【００４８】
また、本発明によると、スイッチング素子ＱＨ及びＱＬの動作に制限を受けることなく、スイッチ素子Ｑｎ１及びＱｎ２とスイッチ素子Ｑｐ１及びＱｐ２のオンオフ動作を設定できるので、補助電源Ｖｃｃ１からコンデンサＣ１を充電するとき、又はコンデンサＣ１からコンデンサＣ２を充電するときに、充電電流を制限するインピーダンス素子を入れると、コンデンサＣ１又はＣ２の充電電圧が充電時間によって変わる。このため、スイッチ素子Ｑｎ１及びＱｎ２とスイッチ素子Ｑｐ１及びＱｐ２のオンオフデューティを任意に設定すると、コンデンサＣ１又はＣ２の電圧を調整できる。コンデンサの電圧を検出してスイッチ素子Ｑｎ１及びＱｎ２とスイッチ素子Ｑｐ１及びＱｐ２のオンオフデューティを調整すれば、電圧を安定化することも可能である。
【実施例２】
【００４９】
図１に示す実施例１の駆動回路では、スイッチ素子Ｑｐ１は、ドレインからソースへ逆方向に電流を流すことになる。また、スイッチ素子Ｑｐ１は高耐圧を必要とする。
【００５０】
図３は本発明の実施例１の駆動回路に設けられたｐチャネルＦＥＴからなるスイッチ素子Ｑｐ１を高耐圧の集積回路に搭載した場合の代表的な構造図である。図３に示すように、スイッチ素子Ｑｐ１は、Ｐ層２１とドレインＤとソースＳとバックゲートＢＧとを有し、ドレインＤの周辺領域にはＰ層２３が形成され、ソースＳの周辺領域にはＰ層２５が形成され、Ｐ層２１とＰ層２３とＰ層２５との間にはＮ層２７が形成されている。
【００５１】
図３に示すように、ドレインＤの寄生抵抗３０、Ｐ層２３とＮ層２７との間に寄生ダイオード３１、Ｐ層２５とＮ層２７との間に寄生ダイオード３３、及びＰ層２３とＮ層２７とＰ層２１との間に寄生トランジスタ３５が存在する。このため、大電流を流した場合、スイッチ素子Ｑｐ１のドレイン寄生抵抗３０により電圧ドロップ（電圧降下）が発生し、この電圧ドロップにより、Ｎ層２７がベースとなるｐｎｐトランジスタからなる寄生トランジスタ３５が動作するため、寄生トランジスタ３５によりＰ層２３からＰ層２１への寄生電流や、寄生ダイオード３１によりＰ層２３からＮ層２７を介してバックゲートＢＧへの寄生電流が流れ、目的とする動作を実現できないことがある。
【００５２】
また、動作温度が高い場合には、寄生トランジスタ３５のベース−エミッタ間の電圧が下がり、ドレインの寄生抵抗３０が大きくなるので、寄生トランジスタ３５が動作しやすくなる。このため、使用条件は、より小さな電流密度に限定される。また、スイッチ素子Ｑｐ１の寄生トランジスタ３５の耐圧が低い場合には素子が破損することがある。ドレインの寄生抵抗３０を小さくし、寄生トランジスタ３５の耐圧を高くすると、モノリシックＩＣへ集積する場合、チップサイズが大きくなる。
【００５３】
そこで、実施例２では、寄生トランジスタ３５の影響をなくし容易にモノリシックＩＣ化できる駆動回路を提供する。図４は本発明の実施例２の駆動回路の回路図である。図４では、駆動回路の内の主要部である、ハイサイド駆動回路７０と、電源供給部１ａとを示している。その他の回路は、図１に示す実施例１の回路と同一である。
【００５４】
図４に示すハイサイド電源供給部１ａは、図１に示すハイサイド電源供給部１の構成に、さらに、ｐチャネルＭＯＳＦＥＴからなるスイッチ素子Ｑｐ３（本発明の第５のスイッチ素子に対応）を追加したことを特徴とする。
【００５５】
スイッチ素子Ｑｐ３は、ドレインをスイッチ素子Ｑｐ１のドレインに接続し、ソース及びバックゲートをスイッチ素子Ｑｐ１のバックゲートに接続し、ソース及びバックゲートを抵抗Ｒ１（本発明の第１の抵抗に対応）を介してスイッチ素子Ｑｐ１のソース及びコンデンサＣ２の一端に接続している。
【００５６】
また、制御回路１０ａは、各々のスイッチ素子のゲートに制御信号を印加することにより、スイッチ素子Ｑｎ１，Ｑｎ２をオンさせた後に、スイッチ素子Ｑｐ１，Ｑｐ３をオンさせ、その後に、スイッチ素子Ｑｐ２をオンさせる。コンデンサＣ２は、ハイサイド駆動回路７０の電源を供給する。
【００５７】
次にこのように構成された実施例２の駆動回路の動作を図５に示すタイミングチャートを参照しながら説明する。
【００５８】
まず、時刻ｔ１において、スイッチ素子Ｑｎ１のゲートにゲート信号Ｑｎ１ｇを印加すると共にスイッチ素子Ｑｎ２のゲートにゲート信号Ｑｎ２ｇを印加することにより、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２をオンさせ、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２をオフさせる（ゲート信号Ｑｐ１ｇ、Ｑｐ２ｇ、Ｑｎ１ｇ、Ｑｎ２ｇ）。
【００５９】
このとき、Ｖｃｃ１→Ｑｎ１→Ｃ１→Ｑｎ２→Ｖｃｃ１の経路で、補助電源Ｖｃｃ１によってコンデンサＣ１が充電され、コンデンサＣ１の電圧は補助電源Ｖｃｃ１の電圧と同じになる。このとき、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２はオフであるので、ハイサイド側の回路の基準となる電位の如何に関わらず、補助電源Ｖｃｃ１はコンデンサＣ１を充電する。
【００６０】
次に、時刻ｔ２において、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２をオフさせ、スイッチ素子Ｑｐ１のゲートにゲート信号Ｑｐ１ｇを印加すると共にスイッチ素子Ｑｐ３のゲートにゲート信号Ｑｐ３ｇを印加することにより、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ３をオンさせる。なお、スイッチ素子Ｑｐ１をスイッチ素子Ｑｐ３よりも僅かに早くオンさせる方が好ましい。次に、時刻ｔ３において、スイッチ素子Ｑｐ２をオンさせる。
【００６１】
このとき、スイッチ素子Ｑｐ１のドレインからソースに向かって電流が流れ、ドレインの寄生抵抗により電圧降下が発生するが、スイッチ素子Ｑｐ３がオンしているので、スイッチ素子Ｑｐ１のバックゲートがドレイン電圧に固定される。これは、スイッチ素子Ｑｐ３のソースとスイッチ素子Ｑｐ１のバックゲートとは同電位であり、スイッチ素子Ｑｐ３がオンのときには、スイッチ素子Ｑｐ３のドレインとソースとは同電位であり、スイッチ素子Ｑｐ３のドレインとスイッチ素子Ｑｐ１のドレインとは同電位であるので、スイッチ素子Ｑｐ１のバックゲートとドレインとは、同電位となる。このため、寄生ダイオード３１，３３、寄生トランジスタ３５が動作することが無い。
【００６２】
スイッチ素子Ｑｐ３はスイッチ素子Ｑｐ１のバックゲートをスイッチ素子Ｑｐ１のドレインに固定するためなので、大きな電流を流す必要がなく、抵抗Ｒ１によって電流を制限する。スイッチ素子Ｑｐ３は抵抗Ｒ１によって制限され大きな電流が流れないので、寄生ダイオード、寄生トランジスタが動作することは無い。Ｃ１→Ｑｐ１→Ｃ２→Ｑｐ２→Ｃ１の経路、コンデンサＣ１によってコンデンサＣ２が充電される。即ち、コンデンサＣ１の電荷がコンデンサＣ２へ移動して、コンデンサＣ２は、コンデンサＣ１の電圧と同じになるまで充電される。
【実施例３】
【００６３】
図６は本発明の実施例３の駆動回路の回路図である。実施例１、実施例２では、起動時などのコンデンサＣ２の電圧が低い時には大きな充電電流が流れるので、スイッチ素子Ｑｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２は、それに耐えるように大きな定格を必要とする。
【００６４】
図６に示す実施例３の駆動回路は、ブートストラップ回路と実施例２の駆動回路とを組合わせたもので、定格を大きくする必要が無く、より容易にモノリシックＩＣ化できることを特徴とする。
【００６５】
実施例３の駆動回路は、図４に示す実施例２の駆動回路に対して、さらに、補助電源Ｖｃｃ２（本発明の第２の補助電源に対応）をダイオードＤ１を介してコンデンサＣ２の一端に接続して、コンデンサＣ２を充電するようにした。補助電源Ｖｃｃ２の電圧は、補助電源Ｖｃｃ１の電圧より低い電圧に設定する。また、スイッチ素子Ｑｐ２のバックゲートは抵抗Ｒ２（本発明の第２の抵抗に対応）を介してコンデンサＣ２の他端に接続されている。
【００６６】
以上のように構成された実施例３の駆動回路によれば、起動時には補助電源Ｖｃｃ２とダイオードＤ１とは従来のブートストラップ回路として動作し、ローサイド側のスイッチング素子ＱＬがオンの時に、補助電源Ｖｃｃ２からダイオードＤ１を介してコンデンサＣ２を急速に充電させ、スイッチング素子ＱＨ、ＱＬからなるスイッチング回路が動作する。
【００６７】
その後、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２と、スイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２とのオン／オフによって、補助電源Ｖｃｃ１からコンデンサＣ１を介してコンデンサＣ２を充電する。
【００６８】
また、補助電源Ｖｃｃ１は、補助電源Ｖｃｃ２よりも大きいので、補助電源Ｖｃｃ１からの充電が開始すると、コンデンサＣ２の電圧は補助電源Ｖｃｃ２の電圧よりも高くなり、ブートストラップ回路からの充電は無くなる。また、スイッチ素子Ｑｎ１及びスイッチ素子Ｑｎ２とスイッチ素子Ｑｐ１及びスイッチ素子Ｑｐ２のオン／オフによるコンデンサＣ２の充電は、駆動回路で消費する電力を補うだけでよいので、スイッチ素子Ｑｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２は小さな定格のＦＥＴを使用できる。
【００６９】
また、抵抗Ｒ２によってスイッチ素子Ｑｐ２からコンデンサＣ２への電流を制限することができる。
【産業上の利用可能性】
【００７０】
本発明は、ＤＣ−ＤＣコンバータ、インバータ、モータドライブ回路等のスイッチング回路を駆動する駆動回路に適用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例１の駆動回路の回路図である。
【図２】本発明の実施例１の駆動回路に設けられた制御回路の各信号のタイミングチャートである。
【図３】本発明の実施例１の駆動回路に設けられたｐチャネルＦＥＴからなる第３のスイッチ素子を高耐圧の集積回路に搭載した場合の代表的な構造図である。
【図４】本発明の実施例２の駆動回路の回路図である。
【図５】本発明の実施例２の駆動回路に設けられた制御回路の各信号のタイミングチャートである。
【図６】本発明の実施例３の駆動回路の回路図である。
【図７】従来のブートストラップ回路を用いた駆動回路を示す回路図である。
【図８】図７に示す駆動回路の動作を説明するためのタイミングチャートである。
【図９】従来のゲート駆動回路を示す回路図である。
【符号の説明】
【００７２】
Ｖｉｎ  直流電源
Ｖｃｃ１，Ｖｃｃ２  補助電源
１０，１０ａ，１０ｂ  制御回路
５０  ブートストラップ回路
６０  ローサイド駆動回路
７０  ハイサイド駆動回路
８０  負荷
Ｑｎ１，Ｑｎ２，Ｑｐ１，Ｑｐ２，Ｑｐ３  スイッチ素子
ＱＨ，ＱＬ  スイッチング素子
Ｃ１，Ｃ２  コンデンサ
Ｒ１，Ｒ２  抵抗
Ｄ１  ダイオード
【図１】
2007006207.tif 000003
【図２】
2007006207.tif 000004
【図３】
2007006207.tif 000005
【図４】
2007006207.tif 000006
【図５】
2007006207.tif 000007
【図６】
2007006207.tif 000008
【図７】
2007006207.tif 000009
【図８】
2007006207.tif 000010
【図９】
2007006207.tif 000011
【手続補正書】
【提出日】平成18年7月27日(2006.7.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、
第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、
前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、
前記第１のスイッチング素子と前記第２のスイッチング素子の状態如何に関わらず、前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、
前記第１乃至第４のスイッチ素子は、ＦＥＴからなり、前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給することを特徴とする駆動回路。
【請求項２】
前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、前記第３のスイッチ素子のドレイン及びソースがそれぞれ前記第１及び第２のコンデンサに接続され、
さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、
前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする請求項１記載の駆動回路。
【請求項３】
一端が前記第５のスイッチ素子のソースに接続され、他端が前記第２のコンデンサの一端と前記第３のスイッチ素子のソースとに接続された第１の抵抗を設けたことを特徴とする請求項２記載の駆動回路。
【請求項４】
ダイオードを介して前記第２のコンデンサを充電する第２の補助電源を有し、
前記第４のスイッチ素子のバックゲートは、前記第２のコンデンサに接続されることを特徴とする請求項２又は請求項３記載の駆動回路。
【請求項５】
前記第１の補助電源の電圧は、前記第２の補助電源の電圧より大きいことを特徴とする請求項４記載の駆動回路。
【請求項６】
前記第４のスイッチ素子のバックゲートと前記第２のコンデンサとの間に第２の抵抗を接続したことを特徴とする請求項４又は請求項５記載の駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記課題を解決するために、本発明は以下の手段を採用した。請求項１の発明は、直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、前記第１のスイッチング素子と前記第２のスイッチング素子の状態如何に関わらず、前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、前記第１乃至第４のスイッチ素子は、ＦＥＴからなり、前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
請求項２の発明は、請求項１記載の駆動回路において、前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、前記第３のスイッチ素子のドレイン及びソースがそれぞれ前記第１及び第２のコンデンサに接続され、さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする。
【手続補正書】
【提出日】平成18年10月24日(2006.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、
第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、
前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、
前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、
前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給し、
前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、前記第３のスイッチ素子のドレイン及びソースがそれぞれ前記第１及び第２のコンデンサに接続され、
さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、
前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする駆動回路。
【請求項２】
一端が前記第５のスイッチ素子のソースに接続され、他端が前記第２のコンデンサの一端と前記第３のスイッチ素子のソースとに接続された第１の抵抗を設けたことを特徴とする請求項１記載の駆動回路。
【請求項３】
ダイオードを介して前記第２のコンデンサを充電する第２の補助電源を有し、
前記第４のスイッチ素子のバックゲートは、前記第２のコンデンサに接続されることを特徴とする請求項１又は請求項２記載の駆動回路。
【請求項４】
前記第１の補助電源の電圧は、前記第２の補助電源の電圧より大きいことを特徴とする請求項３記載の駆動回路。
【請求項５】
前記第４のスイッチ素子のバックゲートと前記第２のコンデンサとの間に第２の抵抗を接続したことを特徴とする請求項３又は請求項４記載の駆動回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
上記課題を解決するために、本発明は以下の手段を採用した。請求項１の発明は、直流電源のハイサイド側に配置された第１のスイッチング素子を制御信号によりオン／オフさせるハイサイド駆動回路と、前記直流電源のローサイド側に配置されると共に前記第１のスイッチング素子に直列に接続された第２のスイッチング素子を前記制御信号により前記第１のスイッチング素子と交互にオン／オフさせるローサイド駆動回路とを有する駆動回路において、第１の補助電源の両端に接続され、第１のスイッチ素子と第１のコンデンサと第２のスイッチ素子とが直列に接続された第１直列回路と、前記第１のコンデンサの両端に接続され、第３のスイッチ素子と第２のコンデンサと第４のスイッチ素子とが直列に接続された第２直列回路と、前記第１及び第２のスイッチ素子と前記第３及び第４のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第４のスイッチ素子をオンさせる制御回路とを有し、前記第２のコンデンサは、前記ハイサイド駆動回路の電源を供給し、前記第１及び第２のスイッチ素子は、ｎチャネルＦＥＴからなり、各々のｎチャネルＦＥＴのバックゲートは、基準となる電位に接続され、前記第３及び第４のスイッチ素子は、ｐチャネルＦＥＴからなり、前記第３のスイッチ素子のドレイン及びソースがそれぞれ前記第１及び第２のコンデンサに接続され、さらに、前記第３のスイッチ素子のバックゲートにソースが接続され、前記第３のスイッチ素子のドレインにドレインが接続されたｐチャネルＦＥＴからなる第５のスイッチ素子を有し、前記制御回路は、前記第１及び第２のスイッチ素子と前記第３乃至第５のスイッチ素子とを交互にオン／オフさせると共に、前記第１及び第２のスイッチ素子をオンさせた後に、前記第３及び第５のスイッチ素子をオンさせ、その後に、前記第４のスイッチ素子をオンさせることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
請求項２の発明は、請求項１記載の駆動回路において、一端が前記第５のスイッチ素子のソースに接続され、他端が前記第２のコンデンサの一端と前記第３のスイッチ素子のソースとに接続された第１の抵抗を設けたことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
請求項３の発明は、請求項１又は請求項２記載の駆動回路において、ダイオードを介して前記第２のコンデンサを充電する第２の補助電源を有し、前記第４のスイッチ素子のバックゲートは、前記第２のコンデンサに接続されることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
請求項４の発明は、請求項３記載の駆動回路において、前記第１の補助電源の電圧は、前記第２の補助電源の電圧より大きいことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
請求項５の発明は、請求項３又は請求項４記載の駆動回路において、前記第４のスイッチ素子のバックゲートと前記第２のコンデンサとの間に第２の抵抗を接続したことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
また、第２のコンデンサをハイサイド駆動回路の電源にすると、第３のスイッチ素子に高耐圧のスイッチ素子が必要であり、モノリシックＩＣにした場合に寄生トランジスタ・寄生ダイオードが影響して高耐圧化に大きなチップサイズを必要とするが、ＦＥＴをスイッチ素子として用い、バックゲートを利用して寄生ダイオードを逆バイアスするようにしたので、寄生トランジスタが動作することは無く、高耐圧にできるので、モノリシックＩＣ化が容易になる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
請求項２の発明によれば、第１の抵抗により第５のスイッチ素子に流れる電流を制限できる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
請求項３、請求項４の発明によれば、ダイオードと第２の補助電源とからなるブートストラップ回路と組合わせ、第１の補助電源の電圧を第２の補助電源の電圧より大きくしたので、起動時などの第２のコンデンサの電圧が低く大きな充電電流が流れる時には、ブートストラップ回路で第２のコンデンサを急速充電し、その後は、請求項１の発明の回路によって、消費された分のみを充電するので、請求項１乃至請求項２の発明のいずれかの発明によって、供給する電力を減らすことができ、モノリシックＩＣ化がより容易になる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
請求項５の発明によれば、第２の抵抗により第４のスイッチ素子に流れる電流を制限できる。