(57)【要約】【課題】本発明の表示装置によれば、表示パネルの駆動電圧−輝度特性に応じて最適なγ補正を選択して実行できる【解決手段】本発明による表示装置は、表示パネル１上のデータ線を駆動するデータ線駆動回路２Ａと、外部からの映像信号Ｄｉｎに基づく入力階調信号Ｄｉｎｊをデータ線駆動回路２Ａに出力するタイミングコントローラ４と、表示パネル１の駆動電圧−輝度特性に応じたγ補正を実行するための変換パラメータ１０１をデータ線駆動回路２Ａに出力するパラメータ出力部５とを具備し、データ線駆動回路２Ａは、変換パラメータ１０１に基づいて入力階調信号Ｄｉｎｊを変換し、出力階調信号Ｄｏｕｔｊとして出力する補正回路２１と、補正回路２１から出力された出力階調信号Ｄｏｕｔｊをアナログ信号であるデータ線駆動信号Ｄｏｕｔに変換し、データ線を駆動するＤＡ変換回路２３とを備える。【選択図】図１
2007139842.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネル上のデータ線を駆動するデータ線駆動回路と、
外部からの映像信号に基づく入力階調信号を前記データ線駆動回路に所定のタイミングで出力するタイミングコントローラと、
前記表示パネルの駆動電圧−輝度特性に応じたγ補正を実行するための変換パラメータを前記データ線駆動回路に出力するパラメータ出力部とを具備し、
前記データ線駆動回路は、前記変換パラメータに基づいて前記入力階調信号を変換し、出力階調信号として出力する補正回路と、
前記補正回路から出力された前記出力階調信号をアナログ信号であるデータ線駆動信号に変換し、前記データ線を駆動するＤＡ変換回路とを備える
表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記データ線駆動回路と前記タイミングコントローラとは第１のバスで接続され、
前記データ線駆動回路と前記パラメータ出力部とは、第２のバスで接続され、
前記タイミングコントローラは前記入力階調信号を、前記第１のバスを介して前記データ線駆動回路に出力し、
前記パラメータ出力部は前記変換パラメータを、前記第２のバスを介して前記データ線駆動回路に出力する
表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記データ線駆動回路と前記タイミングコントローラとは第１のバスで接続され、
前記タイミングコントローラは前記入力階調信号を、前記第１のバスを介して前記データ線駆動回路に出力し、
前記パラメータ出力部は前記変換パラメータを、前記タイミングコントローラが前記入力階調信号を出力しないブランキング期間中に、前記第１のバスを介して前記データ線駆動回路に出力する
表示装置。
【請求項４】
請求項３に記載の表示装置において、
前記パラメータ出力部は、水平期間におけるブランキング期間中に前記変換パラメータを前記データ線駆動回路に出力する
表示装置。
【請求項５】
請求項３に記載の表示装置において、
前記パラメータ出力部は、垂直期間におけるブランキング期間中に前記変換パラメータを前記データ線駆動回路に出力する
表示装置。
【請求項６】
請求項２から４いずれか１項に記載の表示装置において、
前記データ線駆動装置は、複数のデータドライバＩＣを備え、
前記複数のデータドライバＩＣのそれぞれは、前記補正回路と前記ＤＡ変換回路を備え、
前記第１のバスは、前記複数のデータドライバＩＣのそれぞれと前記タイミングコントローラとを１対１対応に接続する複数のバスである
表示装置。
【請求項７】
請求項２から４いずれか１項に記載の表示装置において、
前記データ線駆動装置は、複数のデータドライバＩＣを備え、
前記複数のデータドライバＩＣのそれぞれは、前記補正回路と前記ＤＡ変換回路を備え、
前記複数のデータドライバＩＣは、前記第１のバスを介して前記タイミングコントローラに接続する第１のデータドライバＩＣと、前記第１のデータドライバＩＣに縦列接続する第２のデータドライバＩＣ及び第３のデータドライバＩＣとを含み、
前記第１のデータドライバＩＣは、前記第１のバスを介して入力される入力階調信号に基づき前記液晶パネル上のデータ線を駆動し、
前記第２のデータドライバＩＣは、前記第１のデータドライバＩＣを介して前記タイミングコントローラから入力される入力階調信号に基づき前記液晶パネル上のデータ線を駆動し、
前記第３のデータドライバＩＣは、前記タイミングコントローラから前記第１のデータドライバＩＣ及び前記第２のデータドライバＩＣを経由して入力される入力階調信号に基づき前記液晶パネル上のデータ線を駆動する
表示装置。
【請求項８】
請求項１から７いずれか１項に記載の表示装置において、
前記パラメータ出力部は、三原色ＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）のそれぞれに対応する画素を駆動する場合の駆動電圧−輝度特性に応じた変換パラメータを出力し、
前記補正回路は、前記変換パラメータに基づき、前記三原色ＲＧＢのそれぞれに対応する入力階調信号を変換して出力階調信号として出力する
表示装置。
【請求項９】
請求項１から８いずれか１項に記載の表示装置において、
前記補正回路は、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）であり、
前記ＬＵＴは、前記パラメータ出力部から出力された変換パラメータに基づいて補正データを格納し、入力された入力階調信号に対応するアドレスに格納された補正データを前記出力階調信号として出力する
表示装置。
【請求項１０】
請求項１から８いずれか１項に記載の表示装置において、
前記補正回路は、入力される入力階調信号を変数として演算して出力階調信号を算出する近似演算補正回路であり、
前記近似演算回路は、前記パラメータ出力部から出力された変換パラメータに基づいて演算式を変更し、入力される入力階調信号を変数として前記演算式に基づき出力階調信号を算出する
表示装置。
【請求項１１】
請求項１から１０いずれか１項に記載の表示装置において、
前記パラメータ出力部は、前記タイミングコントローラ内に設けられる
表示装置。
【請求項１２】
請求項１から１１いずれか１項に記載の表示装置において、
前記ＤＡ変換回路は、前記出力階調信号をアナログ信号であるデータ線駆動信号に線形に変換する線形ＤＡ変換回路である
表示装置。
【請求項１３】
外部からの映像信号に基づく入力階調信号を、表示パネルの駆動電圧−輝度特性に応じてγ補正を実行するための変換パラメータに基づいて変換し、出力階調信号として出力する補正回路と、
前記補正回路から出力された前記出力階調信号をアナログ信号であるデータ線駆動信号に変換し、表示パネル上のデータ線を駆動するＤＡ変換回路とを備え、
前記補正回路は前記変換パラメータを外部装置から取得する
データドライバＩＣ。
【請求項１４】
請求項１３に記載のデータドライバＩＣにおいて、
前記補正回路は、前記入力階調信号が入力されないブランキング期間中に前記変換パラメータを取得する
データドライバＩＣ。
【請求項１５】
請求項１４に記載のデータドライバＩＣにおいて、
前記補正回路は、水平期間におけるブランキング期間中に前記変換パラメータを取得する
データドライバＩＣ。
【請求項１６】
請求項１４に記載のデータドライバＩＣにおいて、
前記補正回路は、垂直期間におけるブランキング期間中に前記変換パラメータを取得する
データドライバＩＣ。
【請求項１７】
請求項１３から１６いずれか１項に記載のデータドライバＩＣにおいて、
前記変換パラメータは、三原色ＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）のそれぞれに対応する画素を駆動する場合の駆動電圧−輝度特性に応じた変換パラメータであり、
前記補正回路は、前記変換パラメータに基づき、前記三原色ＲＧＢのそれぞれに対応する入力階調信号を変換して出力階調信号として出力する
データドライバＩＣ。
【請求項１８】
請求項１３から１７いずれか１項に記載のデータドライバＩＣにおいて、
前記補正回路は、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）であり、
前記ＬＵＴは、前記変換パラメータに基づいて補正データを格納し、入力された入力階調信号に対応するアドレスに格納された補正データを前記出力階調信号として出力する
データドライバＩＣ。
【請求項１９】
請求項１３から１７いずれか１項に記載のデータドライバＩＣにおいて、
前記補正回路は、入力される入力階調信号を変数として演算して出力階調信号を算出する近似演算補正回路であり、
前記補正回路は、前記パラメータ出力部から出力された変換パラメータに基づいて演算式を変更し、入力される入力階調信号を変数として前記演算式に基づき出力階調信号を算出する
データドライバＩＣ。
【請求項２０】
請求項１３から１９いずれか１項に記載の表示装置において、
前記ＤＡ変換回路は、前記出力階調信号をアナログ信号であるデータ線駆動信号に線形に変換する線形ＤＡ変換回路である
データドライバＩＣ。
【請求項２１】
タイミング信号を出力するタイミング制御部と、
前記タイミング信号に応答して、外部からの映像信号に基づき入力階調信号をデータ線駆動回路に出力する映像信号出力部と、
表示パネルの駆動電圧−輝度特性に応じたγ補正を実行するための変換パラメータを出力するパラメータ出力部とを具備し、
前記パラメータ出力部は、前記タイミング信号に応答して、前記入力階調信号が出力されないブランキング期間中に前記変換パラメータを前記データ駆動回路に出力する
タイミングコントローラ。
【請求項２２】
請求項２１に記載のタイミングコントローラにおいて、
前記パラメータ出力部は、水平期間におけるブランキング期間中に前記変換パラメータを前記データ線駆動回路に出力する
タイミングコントローラ。
【請求項２３】
請求項２１に記載のタイミングコントローラにおいて、
前記パラメータ出力部は、垂直期間におけるブランキング期間中に前記変換パラメータを前記データ線駆動回路に出力する
タイミングコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミングコントローラと複数のデータドライバＩＣと走査線駆動回路と表示パネルとが分離して設けられた表示装置に関し、特に、ＤＡコンバータを用いた電圧変調方式によって多階調表示を行う表示装置、データドライバ、及びタイミングコントローラに関する。
【背景技術】
【０００２】
通常のテレビジョン放送によって放映されている画像の映像信号は、陰極線菅のＩＴ（電流−輝度）特性に合致するようなγ補正をかけて送出されている。したがって、このような映像信号を陰極線菅（ＣＲＴ）以外の表示デバイスによって画像表示する際は、その表示デバイスの駆動電圧−輝度特性に沿う階調補正（以下、γ補正という）を行う必要がある。このようなγ補正をかけると液晶の輝度は、当初作成された元の映像信号のレベルと合致するように信号処理を行うことができ、原画像のコントラストを正確に再現することができる。また、カラー画面の場合でもこのようなγ補正を各３原色について個別にかけることにより、原画像の色相を忠実に再現し、かつ、色温度の設定やホワイトバランスの調整もγ補正値を調整することによって達成することができる。その一方、γ補正をかけた後のデータは元のデータに比べ、ｂｉｔ数が増えてしまう傾向がある。
【０００３】
図１１（ｃ）は、液晶パネルの駆動電圧−輝度特性を示すＶ−Ｔ特性図である。液晶パネルの駆動電圧−輝度特性は図１１（ｃ）のように非線形である。このため、映像信号として入力される階調データを非線形な駆動電圧として補正する必要がある。一般の液晶表示装置では、非線形のＤＡコンバータ（ＤＡＣ）で液晶パネルの駆動電圧−輝度特性に応じたアナログ電圧（駆動電圧）に変換していたが、近年、図１１（ｂ）に示すようにデジタルデータを線形にアナログ電圧に変換するリニアＤＡＣ（線形ＤＡコンバータ）を使用した液晶表示装置が開発されている。リニアＤＡＣ（線形ＤＡコンバータ）を使用した液晶表示装置では、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）で階調データを変換し、その変換後のデータ（以下補正データと呼ぶ）をＤＡ変換してＶ−Ｔ特性の適合した駆動電圧を得ている。補正データは、図１１（ｃ）に示すＶ−Ｔ特性に応じた駆動電圧を得るように、図１１（ａ）に示されるような非線形な補正カーブを描く。このため、ＬＵＴに入力されるデジタルデータに対しｂｉｔ数の大きな補正データに変換する必要がある。
【０００４】
特開２００４−１６３９４６号公報に、入力されるデジタル階調データをＬＵＴにおいて補正データに変換してγ補正を行う表示装置が記載されている（特許文献１参照）。特許文献１に記載の表示装置では、表示パネル上のデータ線を駆動するデータ線駆動回路を制御するタイミングコントローラ（ＴＣＯＮ）内にＬＵＴが設けられている。ＬＵＴで変換された補正データのｂｉｔ数は、ＬＵＴに入力される映像信号のｂｉｔ数より大きくなるため、ＴＣＯＮとデータ線駆動回路との間のバスの線数は、ＴＣＯＮと映像信号の入力元との間のバスの線数に比べ増大してしまう。又、シリアル伝送の場合は、シリアルに伝送するｂｉｔ数が増えるので、シフト周波数が高くなってしまう。
【０００５】
一方、特開平５−２１６４３０号公報には、データ駆動回路内にＬＵＴを設けてガンマ補正を実行する液晶表示装置が開示されている。
【０００６】
図１２は、データ駆動回路にＬＵＴが設けられた従来技術による液晶表示装置の構成を示すブロック図である。図１２を参照して、従来技術による液晶表示装置は、液晶パネル１１、液晶パネル１１上のデータ線を駆動するデータ線駆動回路１２、液晶パネル１１上の走査線を駆動する走査線駆動回路１３、及びデータ線駆動回路１２及び走査線駆動回路１３を制御して、液晶パネル１１に画像を表示させるタイミングコントローラ（ＴＣＯＮ）１４とを具備する。ＴＣＯＮ１４は、外部から入力された映像信号Ｄｉｎ（１０ｂｉｔ）に基づき、１０ｂｉｔの入力階調信号Ｄｉｎｊをバス１７を介してデータ線駆動回路１２内のデータドライバＩＣ１２０１〜１２０ｎに出力する。データドライバＩＣ１２０１〜１２０ｎのそれぞれに設けられたＬＵＴ１２１１〜１２１ｎは入力階調信号Ｄｉｎｊを変換して１２ｂｉｔの出力階調データＤｏｕｔｊをラッチ１２２１〜１２２ｎのそれぞれに出力する。ラッチ１２２１〜１２２ｎのそれぞれは、ＤＡＣ１２３１〜１２３ｎのそれぞれが出力する駆動信号Ｄの出力数分の出力階調データＤｏｕｔｊをラッチし、ＴＣＯＮ１４から出力されるラッチ信号２０２に応答してＤＡＣ１２３１〜１２３ｎのそれぞれに出力する。ＤＡＣ１２３１〜１２３ｎのそれぞれは、ラッチ１２２１〜１２２ｎから出力された信号ＤｏｕｔをＤＡ変換して液晶パネル上のデータ線を駆動する。
【特許文献１】特開２００４−１６３９４６号公報
【特許文献２】特開平５−２１６４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の表示装置のように、ＬＵＴがＴＣＯＮに内蔵された液晶表示装置では、ＴＣＯＮとデータ線駆動回路との間のバスの線数が増大し、回路面積が大きくなってしまう。又シリアル伝送の場合はシフト周波数が高まるため、消費電力やＥＭＩが増大する要因となっていた。
【０００８】
又、液晶表示装置に使用される液晶パネルの駆動電圧−輝度特性は、製造メーカや個々の特質、あるいは使用環境（温度、明るさ）によって異なる。しかしながら、特許文献２に記載の表示装置では、ＬＵＴによる補正特性（補正カーブ）は一定、もしくは任意に変更できないため、液晶パネル毎に異なる特性のデータドライバＩＣを作成しなければならなかった。更に、チップ作成後は、ＬＵＴやＤＡＣの特性を変更することができないため、液晶パネルの特性とのズレ、特に、図１１（ａ）に示されるような色（ＲＧＢ）毎に異なる特性（補正カーブ）とのズレが生じた場合、これらのズレを補正するための微調整することができなかった。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００１０】
本発明による表示装置は、表示パネル（１）と、表示パネル（１）上のデータ線を駆動するデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）と、外部からの映像信号（Ｄｉｎ）に基づく入力階調信号（Ｄｉｎｊ）をデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に所定のタイミングで出力するタイミングコントローラ（４、４Ａ、４Ｂ）と、表示パネル（１）の駆動電圧−輝度特性に応じたγ補正を実行するための変換パラメータ（１０１、１０１’）をデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に出力するパラメータ出力部（５、５’、４３、４３’）とを具備する。又、データ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）は、変換パラメータ（１０１、１０１’）に基づいて入力階調信号（Ｄｉｎｊ）を変換し、出力階調信号（Ｄｏｕｔｊ）として出力する補正回路（２１、２１’）と、補正回路（２１、２１’）から出力された出力階調信号（Ｄｏｕｔｊ）をアナログ信号であるデータ線駆動信号（Ｄｏｕｔ）に変換し、データ線を駆動するＤＡ変換回路（２３）とを備える。
【００１１】
このような構成により、本発明による表示装置は、表示パネル（１）の駆動電圧−輝度特性に応じて、変更パラメータ（１０１、１０１’）を変更することで、表示パネル（１）の特性に最適なγ補正を実行することができる。又、ＬＵＴがＴＣＯＮに内蔵されている表示装置に比べ、タイミングコントローラ（４、４Ａ、４Ｂ）とデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）との間のデータ伝送量を少なくできる。このため、タイミングコントローラ（４、４Ａ、４Ｂ）から転送される入力諧調信号（Ｄｉｎｊ）がパラレルデータである場合は、タイミングコントローラ（４、４Ａ、４Ｂ）とデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）との間におけるバスの線幅を減少することができる。又、入力階調信号（Ｄｉｎｊ）がシリアルデータである場合は、バス間を伝送する信号のシフト周波数を低減することができる。
【００１２】
一の態様に係る本発明による表示装置は、データ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）とタイミングコントローラ（４、４Ａ、４Ｂ）とは第１のバス（７、７’、７”）で接続される。又、データ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）とパラメータ出力部（５、５’、４３、４３’）とは、第２のバス（８）で接続される。タイミングコントローラ（４、４Ａ、４Ｂ）は入力階調信号（Ｄｉｎｊ）を、第１のバス（７、７’、７”）を介してデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に出力する。又、パラメータ出力部（５、５’、４３、４３’）は変換パラメータ（１０１、１０１’）を、第２のバス（８）を介してデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に出力する。
【００１３】
他の態様に係る本発明による表示装置は、データ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）とタイミングコントローラ（４、４Ａ、４Ｂ）とは第１のバス（７、７’、７”）で接続され、タイミングコントローラ（４、４Ａ、４Ｂ）は入力階調信号（Ｄｉｎｊ）を、第１のバス（７、７’、７”）を介してデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に出力する。この際、パラメータ出力部（５、５’、４３、４３’）は変換パラメータ（１０１、１０１’）を、タイミングコントローラ（４、４Ａ、４Ｂ）が入力階調信号（Ｄｉｎｊ）を出力しない水平期間におけるブランキング期間中、あるいは垂直期間におけるブランキング期間中に、第１のバス（７、７Ａ、７Ｂ）を介してデータ線駆動回路（２、２’、２”、２Ａ、２Ａ’、２Ａ”）に出力することが好ましい。このように同一のバス上に入力階調信号（Ｄｉｎｊ）と変換パラメータ（１０１、１０１’）とを重畳に伝送することで、バスの線数を減らし、回路面積を抑制することができる。
【００１４】
又、本発明に係るデータ線駆動装置（２、２’、２”、２Ａ、２Ａ’、２Ａ”）は、複数のデータドライバＩＣ（２０１〜２０ｎ、２０１’〜２０ｎ’、２０１”〜２０ｎ”、２０Ａ１〜２０Ａｎ、２０Ａ１’〜２０Ａｎ’、２０Ａ１”〜２０Ａｎ”）を備える。複数のデータドライバＩＣ（２０１〜２０ｎ、２０１’〜２０ｎ’、２０１”〜２０ｎ”、２０Ａ１〜２０Ａｎ、２０Ａ１’〜２０Ａｎ’、２０Ａ１”〜２０Ａｎ”）のそれぞれは、補正回路（２１、２１’）とＤＡ変換回路（２３１〜２３ｎ）を備える。
【００１５】
一の態様として、第１のバス（７、７’）は、複数のデータドライバＩＣ（２０１〜２０ｎ、２０”１〜２０”ｎ、２０Ａ１〜２０Ａｎ、２０Ａ’１〜２０Ａ’ｎ、２０Ａ”１〜２０Ａ”ｎ）のそれぞれとタイミングコントローラ（４、４Ａ、４Ｂ）とを１対１対応に接続する複数のバスであることが好ましい。
【００１６】
又、他の態様として、データ駆動線駆動回路（２”、２Ａ”）は複数のデータドライバＩＣ（２０１”〜２０ｎ”、２０Ａ１”〜２０Ａｎ”）を備え、複数のデータドライバＩＣ（２０１”〜２０ｎ”、２０Ａ１”〜２０Ａｎ”）は、第１のバス（７”）を介してタイミングコントローラ（４、４Ａ、４Ｂ）に接続する第１のデータドライバＩＣ（２０１”、２０Ａ１”）と、第１のデータドライバＩＣ（２０１”、２０Ａ１”）に縦列接続する第２のデータドライバＩＣ（２０２”、２０Ａ２”）及び第３のデータドライバＩＣ（２０３”、２０Ａ３”）とを含むことが好ましい。この際、第１のデータドライバＩＣ（２０１”、２０Ａ１”）は、第１のバス（７”）を介して入力される入力階調信号に基づき液晶パネル（１）上のデータ線を駆動する。又、第２のデータドライバＩＣ（２０２”、２０Ａ２”）は、第１のデータドライバＩＣ（２０１”、２０Ａ１”）を介してタイミングコントローラ（４、４Ａ、４Ｂ）から入力される入力階調信号に基づき液晶パネル（１）上のデータ線を駆動する。又、第３のデータドライバＩＣ（２０３”、２０Ａ３”）は、タイミングコントローラ（４、４Ａ、４Ｂ）から第１のデータドライバＩＣ（２０１”、２０Ａ１”）及び第２のデータドライバＩＣ（２０３”、２０Ａ３”）を経由して入力される入力階調信号（Ｄｉｎｊ）に基づき液晶パネル（１）上のデータ線を駆動する。このような構成により、複数のデータドライバＩＣ（２０１”〜２０ｎ”、２０Ａ１”〜２０Ａｎ”）のそれぞれとＴＣＯＮ（４、４Ａ、４Ｂ）との間にバスが設けられない場合でも、複数のデータドライバＩＣ（２０１”〜２０ｎ”、２０Ａ１”〜２０Ａｎ”）のそれぞれに入力階調信号（Ｄｉｎｊ）を入力することができる。
【００１７】
本発明に係るパラメータ出力部（５、５’、４３）は、三原色ＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）のそれぞれに対応する画素を駆動する場合の駆動電圧−輝度特性に応じた変換パラメータ（１０１、１０１’）を出力することが好ましい。ここで、補正回路（２１、２１’）は、変換パラメータ（１０１、１０１’）に基づき、三原色ＲＧＢのそれぞれに対応する入力階調信号（Ｄｉｎｊ）を変換して出力階調信号（Ｄｏｕｔｊ）として出力することが好ましい。
【００１８】
一の態様に係る補正回路（５、４３）は、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）（２１）であることが好ましい。ＬＵＴ（２１）は、パラメータ出力部（５、４３）から出力された変換パラメータ（１０１）に基づいて補正データ（２１１）を格納し、入力された入力階調信号（Ｄｉｎｊ）に対応するアドレス（２１０）に格納された補正データ（２１１）を出力階調信号（Ｄｏｕｔｊ）として出力する。
【００１９】
他の態様に係る補正回路は、入力される入力階調信号（Ｄｉｎｊ）を変数として演算して出力階調信号（Ｄｏｕｔｊ）を算出する近似演算補正回路（２１’）であることが好ましい。近似演算回路（２１’）は、パラメータ出力部（５’）から出力された変換パラメータ（１０１’）に基づいて演算式を変更し、入力される入力階調信号（Ｄｉｎｊ）を変数として変更された演算式に基づき出力階調信号（Ｄｏｕｔｊ）を算出する。このように補正回路を近似演算回路（２１’）とすることで、入力階調信号（Ｄｉｎｊ）のｂｉｔ数が大きくなっても、ＬＵＴ（２１）を用いたγ補正よりも補正に要する速度を向上できる。又、回路面積を縮小することができる。更に、ＬＵＴ（２１）よりも少ないパラメータで高い精度が得られるため、変換パラメータの転送が容易となる。
【００２０】
更に、本発明に係るＤＡ変換回路として、出力階調信号（Ｄｏｕｔｊ）をアナログ信号であるデータ線駆動信号（Ｄｏｕｔ）に線形に変換する線形ＤＡ変換回路（２３’）を利用することが好ましい。
【発明の効果】
【００２１】
本発明によれば、表示パネルの駆動電圧−輝度特性に応じて最適なγ補正を選択して実行可能な表示装置を提供できる。又、表示装置の基板面積及び製作コストを低減することができる。
更に、表示装置の消費電力を低減することができる。更に、表示装置におけるＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照しながら本発明の実施の形態が説明される。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。又、同様な構成が複数ある場合はその構成を示す符号に下付文字が付される。
【００２３】
１．第１の実施の形態
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。図１を参照して、本発明による液晶表示装置は、液晶パネル１、データ線駆動回路２、走査線駆動回路３、タイミング制御部（ＴＣＯＮ）４、パラメータ出力部５、及び図示しない階調電圧発生回路を具備している。液晶パネル１上には、列方向に配列された複数（ここでは３ｎ本）のデータ線と、行方向に配列された複数（ここではｍ本）の走査線と、データ線と走査線との交差する領域にＴＦＴと液晶容量を含む画素とが設けられている。液晶パネル上の各画素におけるＴＦＴのゲート電極は、それぞれ走査線に接続され、ドレイン電極は、データ線に接続されている。液晶パネル１上における画素のＴＦＴは、走査線駆動回路から出力される走査線駆動信号Ｓによってターンオンされ、データ線駆動回路２から出力されるデータ線駆動信号Ｄによって、画素の液晶容量に表示信号が書き込まれる。本発明によるＴＣＯＮ４とデータ駆動回路２とはバス幅が１０のバス７を介して接続され、１０ｂｉｔのパラレルデータが伝送され得る。又、本実施の形態ではバス線幅１０のパラレルデータ伝送の例を示すが、バス線幅を小さくすることができるシリアルデータ伝送でも構わない。パラメータ出力部５とデータ駆動回路２とはバス８を介して接続される。
【００２４】
ＴＣＯＮ４は、データ線駆動回路２と走査線駆動回路３を制御し、これによって液晶パネル１に所望の画像を表示させる。ＴＣＯＮ４は、図示しない画像描画用ＬＳＩ（例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）、及びＤＳＰ（Ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ））から映像信号Ｄｉｎを受け取り、受け取った映像信号Ｄｉｎをデータ線駆動回路２に転送する。ここで、映像信号Ｄｉｎは、液晶パネル１の各画素の階調を指示する１０ｂｉｔのデジタルデータである。ＴＣＯＮ４は、映像信号Ｄｉｎをデータ駆動回路２に転送する際、各画素におけるＲＧＢカラー毎に対応する映像信号Ｄｉｎをデータ駆動回路２に転送する。以下において、データ駆動回路２に転送される色（Ｒ）に対応する映像信号Ｄｉｎを入力階調信号ＤｉｎＲ、色（Ｇ）に対応する映像信号Ｄｉｎを入力階調信号ＤｉｎＧ、色（Ｂ）に対応する映像信号Ｄｉｎを入力階調信号ＤｉｎＢとし、以下において、入力階調信号Ｄｉｎｊ（ｊはＲ、Ｇ、又はＢ）と称す。
【００２５】
又、ＴＣＯＮ４は、図示しない画像描画用ＬＳＩから垂直同期信号、水平同期信号、データイネーブル信号、ドットクロック信号、その他の制御信号を受け取り、これらの制御信号に基づいてデータ線駆動回路２にラッチ信号１０２を、走査線駆動回路３に走査線駆動制御信号１０３を供給する。データ線駆動回路２は、ラッチ信号１０２に応じてデータ線駆動信号Ｄ１〜Ｄ３ｎを各データ線に出力し、データ線を駆動する。走査線駆動回路３は走査線駆動制御信号１０３に応答して走査線駆動信号Ｓ１〜Ｓｍを各走査線に出力し、走査線を駆動する。
【００２６】
液晶テレビ等に代表される液晶表示装置におけるデータ線駆動回路２には、半導体製造装置の都合上チップサイズの上限が制限された半導体基板上に集積化された複数のデータドライバＩＣ２０１〜２０ｎが設けられる。データドライバＩＣ２０１〜２０ｎの各々は、ＴＣＯＮ４から入力されるラッチ信号１０２に応答して、入力階調信号Ｄｉｎｊに基づくデータ線駆動信号Ｄを出力し、液晶パネル１のデータ線を駆動する。本実施の形態におけるデータドライバＩＣ２０は、色Ｒ、Ｇ、Ｂのそれぞれ対応する３本のデータ線を駆動し、データ線駆動回路２全体として３ｎ本のデータ線を駆動する。尚、本実施の形態では説明の都合上、データドライバＩＣ２の駆動するデータ線数を３本としたが、この数に限らず任意に設定され得る。
【００２７】
出力部５は、バス８を介してＬＵＴ設定パラメータ１０１をデータ駆動回路２内のデータドライバＩＣ２０１〜２０ｎのそれぞれに出力する。データドライバＩＣ２０１〜２０ｎのそれぞれは、ＬＵＴ設定パラメータ１０１に基づき後述するＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）２１の設定を変更する。出力部５は図示しないメモリを備え、外部装置からの入力によりＬＵＴ設定パラメータ１０１が記録される。出力部５は、外部からの入力に応答してメモリ内のＬＵＴ設定パラメータ１０１をデータドライバＩＣ２０に出力しても良いし、定期的にメモリ内のＬＵＴ設定パラメータ１０１を出力しても良い。
【００２８】
ここで、ＬＵＴ設定パラメータ１０１は、入力階調信号Ｄｉｎｊをγ補正するために設定された補正データ２１１と、その補正データ２１１に対応する入力階調信号Ｄｉｎｊを指定した情報である。例えば、入力階調信号Ｄｉｎｊをγ補正するための補正データ２１１と、その補正データ２１１を格納するＬＵＴ２１におけるアドレス２１０とを対応付けた情報である。ＬＵＴ設定パラメータ１０１に含まれる補正データ２１１は、ＤＡＣ２３によって変換されて出力されるデータ線駆動信号Ｄの電圧と、液晶パネルの輝度との関係が、図１１（ｃ）に示される液晶パネル１の駆動電圧−輝度（透過率）特性に適合するように設定されることが好ましい。すなわち、補正データ２１１は、図１１（ａ）に示される補正カーブに合うように設定される。
【００２９】
図１を参照して、本発明に係るデータドライバＩＣ２０は、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）２１、ラッチ２２、ＤＡＣ（Ｄｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）２３、書換部２４を備える。以下において、データドライバＩＣ２０ｎに設けられるＬＵＴ２１、ラッチ２２、ＤＡＣ２３、書換部２４をそれぞれＬＵＴ２１ｎ、ラッチ２２ｎ、ＤＡＣ２３ｎ、書換部２４ｎと称す。データドライバＩＣ２０では、ＴＣＯＮ４から入力された１０ｂｉｔの入力階調信号Ｄｉｎｊを、ＬＵＴ２１において１２ｂｉｔの出力階調信号Ｄｏｕｔｊに変換してラッチ２２に出力する。ここで、ＬＵＴ２１は補正データ２１１を有し、入力された入力階調信号Ｄｉｎｊに対応する補正データ２１１を出力階調信号Ｄｉｎｊとして出力する。ラッチ２２は、データドライバＩＣ２０が駆動するデータ線数分の出力階調信号Ｄｏｕｔｊをラッチする。ラッチ２２はＴＣＯＮ４から入力されるラッチ信号１０２に応答してラッチされた駆動するデータ線数分の出力階調信号Ｄｏｕｔｊを出力階調信号ＤｏｕｔとしてＤＡＣ２３に出力する。ＤＡＣ２３は、図示しない階調電圧出力回路から入力される階調電圧ＤＧに基づき、ラッチ２２からの出力階調信号Ｄｏｕｔをデータ線駆動信号Ｄに変換して所定のデータ線に出力してデータ線を駆動する。書換部２４はパラメータ出力部５から転送されるＬＵＴ設定パラメータ１０１に基づきＬＵＴ２１内の補正データ２１１を書き換える。
【００３０】
ＬＵＴ２１は、レジスタやＲＡＭ、あるいは書換可能な不揮発性メモリ等に例示される書き込み可能な記憶装置（メモリ）である。書換部２４は、パラメータ出力部５から入力したＬＵＴ設定パラメータ１０１に含まれるアドレス情報２１０を参照して、対応する補正データ２１１をＬＵＴ２１に書き込む（上書きする）。図２を参照して、ＬＵＴ２１には、ＬＵＴ設定パラメータ１０１によって指定されたアドレス２１０に補正データ２１１が格納されている。ＬＵＴ２１は、入力した入力階調信号Ｄｉｎｊに一致するアドレス２１０に格納された補正データ２１１を、出力階調信号Ｄｏｕｔｊとして出力する。
【００３１】
又、図１１（ａ）に示されるように、色Ｒ、Ｇ、Ｂのそれぞれに対応する入力階調信号Ｄｉｎｊに対する補正データ２１１（出力階調信号Ｄｏｕｔｊ）の特性は異なるため、データドライバＩＣ２０には、Ｒ、Ｇ、Ｂのそれぞれに対応したＬＵＴ２１が設けられることが好ましい。この場合、色毎に異なる補正データ２１１を格納するＬＵＴ２１を選択できるように、設定パラメータ１０１にはＲ、Ｇ、Ｂの各色に対応する識別情報が含まれることが好ましい。このように、ＲＧＢカラーのそれぞれに対応するＬＵＴを具備しているので、入力階調信号Ｄｉｎｊの色毎に異なる液晶パネル１の駆動電圧−輝度特性に応じたγ補正をすることができる。又、ＲＧＢカラー毎に補正データ２１１を書き換えてγ補正を実行するため、更に詳細な補正をすることができ、色再現性の高い映像を表示することができる。
【００３２】
ラッチ２１は、ｘドット単位で入力される１２ｂｉｔの出力階調信号Ｄｏｕｔｊを駆動するデータ線数分（ここでは１２ｂｉｔ×３本）ラッチし、入力されるラッチ信号１０２に応答して、出力階調信号ＤｏｕｔとしてＤＡＣ２３に出力する（ただし、ｘはバス７のバス幅で決まる１以上の整数である）。ＤＡＣ２３は、出力階調信号Ｄｏｕｔをアナログ信号であるデータ線駆動信号Ｄに変換してデータ線を駆動する。例えば、ラッチ２１は、出力階調信号ＤｏｕｔＲ、ＤｏｕｔＧ、及びＤｏｕｔＢをラッチし、ラッチ信号１０２に応答して出力階調信号ＤｏｕｔＲ、ＤｏｕｔＧ、及びＤｏｕｔＢを出力階調信号ＤｏｕｔとしてＤＡＣ２３に出力する。ＤＡＣ２３は、入力される階調電圧ＤＧに基づき、ラッチ２２からの出力階調信号Ｄｏｕｔをデータ線駆動信号Ｄ１、Ｄ２、Ｄ３に変換して、それぞれ所定のデータ線に出力してデータ線を駆動する。
【００３３】
以上のような構成により、本発明による液晶表示装置は、入力される映像信号ＤｉｎをＬＵＴ２１及びＤＡＣ２３においてγ補正し、液晶パネル１のデータ線を駆動する。又、ＬＵＴ２１には液晶パネル１の駆動電圧−輝度特性に適合した補正データ２１１が任意の時期又は定期的に書き込まれる。
【００３４】
以上のように、本発明による液晶表示装置は、データドライバＩＣ２０内にＬＵＴ２１を内蔵しているため、ＴＣＯＮ４とデータ線駆動回路２との間のデータ伝送量を少なくすることができる。本実施の形態では、ＴＣＯＮ内にＬＵＴを内蔵している場合に比べ、バス７の線数を１２から１０に減じることができる。このため配線数を削減できるため、製造コストを低減することができる。又、シリアル伝送の場合はシリアルに送信するビットを１２から１０に減じることができるので、入力階調信号Ｄｉｎｊ間に生じるシフト周波数を低くすることができ、これに起因する消費電力の増大も抑制することができる。
【００３５】
又、パラメータ出力部５によってＬＵＴ２１内の設定（補正データ２１１）を変更できるため、液晶パネル１の駆動電圧−輝度特性に応じたγ補正を実行することができる。このため、液晶表示装置の製造後において、設計時の変換特性と、液晶パネル１の駆動電圧−輝度特性との間にずれが生じた場合においても、補正データ２１１を変更するだけで容易にγ補正の微調整をすることができる。
【００３６】
２．第２の実施の形態
図３は、本発明の第２の実施形態に係る液晶表示装置の構成を示すブロック図である。第２の実施の形態の置ける液晶表示装置は、第１の実施の形態におけるＴＣＯＮ４に換えて、パラメータ出力部４３を備えるＴＣＯＮ４Ａを具備し、ＬＵＴ設定パラメータ用のバス８を具備しない構成である。図３を参照して、第２の実施の形態におけるＴＣＯＮ４Ａは、タイミング制御部４１と、映像信号出力部４２と、パラメータ出力部４４を備える。タイミング制御部４１は、映像信号出力部４２とパラメータ出力部４３に対しタイミング制御信号１０４を出力して映像信号出力部４２とパラメータ出力部４３を制御する。映像信号出力部４２は、図示しないメモリを備え、図示しない画像描画回路から入力される映像データＤｉｎをメモリに保持し、タイミング制御信号１０４に応答して１０ｂｉｔの入力階調信号Ｄｉｎｊをバス７を介してデータ線駆動回路２’に出力する。パラメータ出力部４３は、ＬＵＴ設定パラメータ１０１を格納する図示しないメモリを保持し、タイミング制御信号１０４に応答してメモリ内のＬＵＴ設定パラメータ１０１をバス７を介してデータ線駆動回路２’に出力する。データ線駆動回路２’内のデータドライバＩＣ２０’では、入力されたＬＵＴ設定パラメータ１０１によってＬＵＴ２１の補正データ２１１が書き換えらる。
【００３７】
図４は、バス７を介してデータ線駆同回路２’に入力される入力階調信号ＤｉｎｊとＬＵＴ設定パラメータ１０１のタイミングチャートである。図４を参照して、パラメータ出力部４３は、タイミング制御信号１０４に応答してＬＵＴ設定パラメータ１０１を、１水平期間（１Ｈ期間）におけるブランキング期間中に出力する。このように、パラメータ出力部４３はタイミング制御部４１によって制御され、入力階調信号Ｄｉｎｊが出力されていない期間にＬＵＴ設定パラメータ１０１を出力することができる。このため、データ線駆動回路２に対し、バス７を介して入力階調信号ＤｉｎｊとＬＵＴ設定パラメータ１０１とを重畳して転送することができる。
【００３８】
以上のような構成により、本実施の形態におけるデータ線駆動回路２’内のデータドライバＩＣ２０’では、同一のバス７を介して入力されたＬＵＴ設定パラメータ１０１によってＬＵＴ２１内の補正データ２１１を書き換えられる。このため、第１の実施の形態に比べバスの線数が少なくできる。又、ＴＣＯＮ４Ａ内にパラメータ出力部４３が設けられているため、第２の実施の形態における液晶表示装置の回路面積は第１の実施の形態に比べ小さくすることができる。更に、水平期間毎にＬＵＴ２１内の補正データ２１１を変更できるため、１行毎に最適な補正データ２１１を変更してγ補正することができる。又は、垂直期間におけるブランキング期間中にＬＵＴパラメータ１０１を出力し、フレーム毎に最適な補正データ２１１を変更してγ補正することができる。
【００３９】
図５は、本発明による液晶表示装置の第１の実施の形態において、ＴＣＯＮ４とデータドライバＩＣ２０１〜２０ｎとをバス７’を用いて１対１に接続した場合の構成を示すブロック図である。図５を参照して、本発明による液晶表示装置は、第１の実施の形態におけるバス７に換えて、ＴＣＯＮ４とデータ線駆動回路２Ａ内のデータドライバＩＣ２０１〜２０ｎのそれぞれとの間にバス７’を１対１に配線された構成である。このような構成により、ＴＣＯＮ４は、データドライバＩＣ２０１〜２０ｎのそれぞれに、入力映像信号Ｄｉｎｊを同時的に出力することができる。このため、１つのデータドライバＩＣ２０あたりにおけるデータ処理時間を長くすることができる。尚、本実施の形態において、パラメータ出力部５とバス８を具備せず、ＴＣＯＮ４を第２の実施の形態で記載されたＴＣＯＮ４Ａに換えた構成としても良い。
【００４０】
図６は、本発明による液晶表示装置の第１の実施の形態において、ＴＣＯＮ４とデータドライバＩＣ２０１”〜２０ｎ”とをバス７”を介して縦列に接続した場合の構成を示すブロック図である。図６を参照して、液晶表示装置は、第１の実施の形態におけるバス７に換えて、ＴＣＯＮ４とデータ線駆動回路２”との間にバス７”が配線され、ＴＣＯＮ４とデータドライバＩＣ２０１”〜２０ｎ”とが縦列に接続されている。図６を参照して、バス幅１０×ｎ本のバス７”を介してＴＣＯＮ４とデータドライバＩＣ２０１”に接続されている。又、データドライバＩＣ２０１”〜２０ｎ−１”はそれぞれバッファ２５１〜２５ｎ−１を備え、それぞれがバス幅１０×（ｎ−１）本〜１０本までの信号線で縦列接続されている。例えば、ＴＣＯＮ４は、１０×ｎｂｉｔの入力階調信号Ｄｉｎｊをバス７”を介してデータドライバＩＣ２０１”に入力する。データドライバＩＣ２０１”では、入力された１０×ｎｂｉｔの入力階調信号Ｄｉｎｊのうち１０ｂｉｔの入力階調信号ＤｉｎｊがＬＵＴ２１１に入力され、１０×（ｎ−１）ｂｉｔの入力階調信号Ｄｉｎｊがバッファ２５１を介してデータドライバＩＣ２０２”に出力される。データドライバＩＣ２０２”では、入力された１０×（ｎ−１）ｂｉｔの入力階調信号Ｄｉｎｊのうち１０ｂｉｔの入力階調信号ＤｉｎｊがＬＵＴ２１２に入力され、１０×（ｎ−１）ｂｉｔの入力階調信号Ｄｉｎｊがバッファ２５２を介してデータドライバＩＣ２０３”に出力される。このようにして、１０ｂｉｔの入力階調信号Ｄｉｎｊがデータドライバ２０１”〜２０ｎ”のそれぞれに入力される。
【００４１】
以上のような構成の液晶表示装置は、ＴＣＯＮ４と、データドライバＩＣ２０１”〜２０ｎ”のそれぞれとの間にバスを設けるスペースがない場合に有効である。すなわち、データ線駆動回路２内のスペースを利用した配線によってデータドライバＩＣ２０”を縦列接続するため、ＴＣＯＮ４からバス７’を配線できないデータドライバＩＣ２０”がある場合でも、入力階調信号Ｄｉｎｊを全てのデータドライバＩＣ２０”に入力することができる。尚、本実施の形態において、パラメータ出力部５とバス８を具備せず、ＴＣＯＮ４を第２の実施の形態で記載されたＴＣＯＮ４Ａに換えた構成としても良い。
【００４２】
３．第３の実施の形態
図７は、本発明の第３の実施形態に係る液晶表示装置の構成を示すブロック図である。第３の実施の形態のおける液晶表示装置では、入力階調信号Ｄｉｎｊの補正をデータドライバ内の演算回路によって行う。図７を参照して、第３の実施の形態のおける液晶表示装置は、第１の実施の形態におけるＬＵＴ２１１〜２１ｎに換えて、入力される入力階調信号Ｄｉｎｊに対して演算によってγ補正を実行する近似演算補正回路２１’１〜２１’ｎを具備するデータ駆動データ線駆動回路２Ａを具備し、第１の実施の形態におけるパラメータ出力部５に換えて、近似演算補正回路２１’の演算式を変換するための演算式変換パラメータ１０１’を出力するパラメータ出力部５’を具備している。
【００４３】
本実施の形態におけるデータドライバ２０Ａは、書換部２４’と近似演算補正回路２１’とラッチ２２とＤＡＣ２３とを具備する。本発明に係る近似演算補正回路２１’は、入力階調信号Ｄｉｎｊを変数として演算して補正を行う直線関数演算回路や、多項式演算回路である。近似演算補正回路２１’は、パラメータ出力部５’から入力される演算式設定パラメータ１０１’に基づき演算回路の構成（演算式）を変更する。又、ＴＣＯＮ４から入力される入力階調信号Ｄｉｎｊを変数として演算を行ない、出力階調信号Ｄｉｎｊを算出する。
【００４４】
書換部２４’は、パラメータ出力部５’から出力された演算式設定パラメータ１０１’に基づき、近似演算補正回路２１’の回路構成を変更する制御信号である演算式変更信号２１１’を発行し、近似演算補正回路２１’の構成（演算式）を変更する。ここで、演算式設定パラメータ１０１は、入力階調信号Ｄｉｎｊを変数として演算した結果（出力階調信号Ｄｏｕｔｊ）と、入力階調信号Ｄｉｎｊとの関係が図１１（ａ）に示される補正カーブに一致するように設定されるパラメータである。例えば、近似演算補正回路２１’の演算式が多項式の場合、演算によって算出される結果が、補正カーブに一致するように設定された多項式の係数である。書換部２４’は、このような演算式設定パラメータに基づいて、液晶パネルの駆動電圧−輝度特性に対応した出力階調信号Ｄｉｎｊを算出できるように近似演算補正回路の構成を変更する。
【００４５】
第３の実施の形態では、γ補正する入力階調信号Ｄｉｎｊのｂｉｔ数が大きい場合、メモリによって構成されるＬＵＴ２１では回路面積が大きくなり、更に補正データ２１１の書き換えに要する時間が増大する。しかし、本実施の形態では、近似演算補正回路２１’による演算によってγ補正するため、回路面積を抑制できる。又、演算式設定パラメータ１０１’によって演算式を変更するため、入力階調信号Ｄｉｎｊのｂｉｔ数によらず変更に要する時間は変わらない。
【００４６】
４．第４の実施の形態
図８は、本発明の第４の実施形態に係る液晶表示装置の構成を示すブロック図である。第４の実施の形態の置ける液晶表示装置は、第３の実施の形態におけるＴＣＯＮ４に換えて、パラメータ出力部４３’を備えるＴＣＯＮ４Ｂを具備し、演算式設定パラメータ用のバス８を具備しない構成である。図８を参照して、第４の実施の形態におけるＴＣＯＮ４Ｂは、タイミング制御部４１と、映像信号出力部４２と、パラメータ出力部４４を備える。タイミング制御部４１は、映像信号出力部４２とパラメータ出力部４３’に対しタイミング制御信号１０４を出力して映像信号出力部４２とパラメータ出力部４３’を制御する。パラメータ出力部４３’は、演算式設定パラメータ１０１’を格納する図示しないメモリを保持し、タイミング制御信号１０４に応答してメモリ内の演算式設定パラメータ１０１’をバス７を介してデータ線駆動回路２Ａ’に出力する。データ線駆動回路２Ａ’内のデータドライバＩＣ２０Ａ’では、入力された演算式設定パラメータ１０１’によって近似演算補正回路２１’の構成（演算式）が変換される。
【００４７】
図４を参照して、パラメータ出力部４３’は、タイミング制御信号１０４に応答して演算式設定パラメータ１０１’を、１水平期間（１Ｈ期間）におけるブランキング期間中に出力する。このように、パラメータ出力部４３’はタイミング制御部４１によって制御され、入力階調信号Ｄｉｎｊが出力されていない期間に演算式設定パラメータ１０１’を出力することができる。このため、データ線駆動回路２に対し、バス７を介して入力階調信号Ｄｉｎｊと演算式設定パラメータ１０１’とを重畳して転送することができる。
【００４８】
以上のような構成により、本実施の形態におけるデータ線駆動回路２Ａ’内のデータドライバＩＣ２０Ａ’では、同一のバス７を介して入力された演算式設定パラメータ１０１’によって近似演算補正回路２１’の構成を変更できる。このため、第３の実施の形態に比べバスの線数が少なくできる。又、ＴＣＯＮ４ｂ内にパラメータ出力部４３’が設けられているため、第４の実施の形態における液晶表示装置の回路面積は第３の実施の形態に比べ更に小さくすることができる。更に、水平期間毎に近似演算補正回路２１’の演算式を変更できるため、１行毎に最適な演算式で演算してγ補正することができる。又、タイミング制御部４１は、走査線駆動回路３に対し、走査線制御信号１０３を出力して駆動する画素を選択制御する。この際、パラメータ出力部４３’は、このような走査線制御信号１０３に対応したタイミング制御信号１０４に応答して演算式設定パラメータ１０１’を出力する。このため、垂直期間におけるブランキング期間中にＬＵＴパラメータを出力することができる。すなわち、フレーム毎に最適な補正データ２１１を変更してγ補正することができる。
【００４９】
図９は、本発明による液晶表示装置の第３の実施の形態において、ＴＣＯＮ４とデータドライバＩＣ２０Ａ１〜２０Ａｎとをバス７’を用いて１対１に接続した場合の構成を示すブロック図である。図９を参照して、本発明による液晶表示装置は、第３の実施の形態におけるバス７に換えて、ＴＣＯＮ４とデータ線駆動回路２Ｃ内のデータドライバＩＣ２０Ａ１〜２０Ａｎのそれぞれとの間にバス７’を１対１に配線された構成である。このような構成により、ＴＣＯＮ４は、データドライバＩＣ２０Ａ１〜２０Ａｎのそれぞれに、入力映像信号Ｄｉｎｊを同時的に出力することができる。このため、１つのデータドライバＩＣ２０Ａあたりにおけるデータ処理時間を長くすることができる。尚、本実施の形態において、パラメータ出力部５’とバス８を具備せず、ＴＣＯＮ４を第４の実施の形態で記載されたＴＣＯＮ４Ｂに換えた構成としても良い。
【００５０】
図１０は、本発明による液晶表示装置の第３の実施の形態において、ＴＣＯＮ４とデータドライバＩＣ２０Ａ１”〜２０Ａｎ”とをバス７”を介して縦列に接続した場合の構成を示すブロック図である。図１０を参照して、液晶表示装置は、第３の実施の形態におけるバス７に換えて、ＴＣＯＮ４とデータ線駆動回路２Ａ”との間にバス７”が配線され、ＴＣＯＮ４とデータドライバＩＣ２０Ａ１”〜２０Ａｎ”とが縦列に接続されている。本実施の形態では、バス幅１０×ｎ本のバス７”を介してＴＣＯＮ４とに接続されている。又、データドライバＩＣ２０Ａ１〜２０Ａｎ−１はそれぞれバッファ２５１〜２５ｎを備え、それぞれがバス幅１０×（ｎ−１）本〜１０本までの信号線で縦列接続されている。接続形態は上述の縦列接続と同じであるので説明は省略される。
【００５１】
以上のような構成の液晶表示装置では、データ線駆動回路２Ａ”内のスペースを利用した配線によってデータドライバＩＣ２０Ａ”を縦列接続するため、ＴＣＯＮ４からバス７’を配線できないデータドライバＩＣ２０Ａ”がある場合でも、入力階調信号Ｄｉｎｊを全てのデータドライバＩＣ２０Ａ”に入力することができる。尚、本実施の形態において、パラメータ出力部５とバス８を具備せず、ＴＣＯＮ４を第４の実施の形態で記載されたＴＣＯＮ４Ｂに換えた構成としても良い。
【００５２】
又、図１１（ａ）に示されるように色ＲＧＢ毎に補正カーブが異なるため、第３の実施の形態におけるデータドライバＩＣ２０Ａには、Ｒ、Ｇ、Ｂのそれぞれに対応した補正演算を行う近似演算補正回路２１’が設けられることが好ましい。この場合、色毎に異なる近似演算補正回路２１’を選択できるように、演算式設定パラメータ１０１’にはＲ、Ｇ、Ｂの各色に対応する識別情報が含まれることが好ましい。このように、本実施の形態によるデータドライバＩＣ２０”は、ＲＧＢカラーのそれぞれに対応する近似演算補正回路２１’を具備しているので、入力階調信号Ｄｉｎｊの色毎に異なる液晶パネル１の駆動電圧−輝度特性に応じたγ補正をすることができる。又、ＲＧＢカラー毎にγ補正を実行するため、更に詳細な補正をすることができ、色再現性の高い映像を表示することができる。
【００５３】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。尚、本実施の形態では、ＤＡＣ２３を用いてデータ線駆動信号Ｄｏｕｔを得ているが、ＤＡＣ２３に換えて、出力階調信号Ｄｏｕｔｊをアナログ信号であるデータ線駆動信号Ｄｏｕｔに線形に変換するリニアＤＡＣ２３’を利用しても良い。この場合、リニアＤＡＣ２３を用いた場合、ＬＵＴ２１は、入力階調信号Ｄｉｎｊをｂｉｔ数の大きい出力階調信号Ｄｏｕｔに変換する必要があるため、本発明を適用するとことは有効である。本実施の形態では、表示装置として液晶表示装置を一例に説明されたが、有機ＥＬ表示装置等の他のマトリクス型表示装置であっても良い。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明による液晶表示装置の第１の実施の形態における構成を示すブロック図である。
【図２】図２は、本発明に係るＬＵＴの構成を示す図の一例である。
【図３】図３は、本発明による液晶表示装置の第２の実施の形態における構成を示すブロック図である。
【図４】図４は、本発明に係るタイミングコントローラが出力するＬＵＴ設定パラメータと入力階調信号のタイミングチャートである。
【図５】図５は、本発明による液晶表示装置の第１の実施の形態において、ＴＣＯＮとデータドライバＩＣとの間がバスを介して１対１に接続される場合の構成を示すブロック図である。
【図６】図６は、本発明による液晶表示装置の第１の実施の形態においてデータドライバＩＣが縦列に接続される場合の構成を示すブロック図である。
【図７】図７は、本発明による液晶表示装置の第３の実施の形態における構成を示すブロック図である。
【図８】図８は、本発明による液晶表示装置の第４の実施の形態における構成を示すブロック図である。
【図９】図９は、本発明による液晶表示装置の第３の実施の形態において、ＴＣＯＮとデータドライバＩＣとの間がバスを介して１対１に接続される場合の構成を示すブロック図である。
【図１０】図１０は、本発明による液晶表示装置の第３の実施の形態においてデータドライバＩＣが縦列に接続される場合の構成を示すブロック図である。
【図１１】図１１（ａ）は、ＤＡＣを用いてデータ線を駆動する場合の入力階調信号と変換後の出力階調信号との関係を示す補正カーブである、図１１（ｂ）はＤＡＣにおける変換特性である。図１１（ｃ）は液晶パネルにおける駆動電圧−輝度特性を示す特性カーブである。
【図１２】図１２は、従来技術による液晶表示装置の構成を示すブロック図である。
【符号の説明】
【００５５】
１：液晶パネル
２、２Ｂ、２Ｃ：データ線駆動回路
３：走査線駆動回路
４、４Ａ、４Ｂ：タイミング制御部（ＴＣＯＮ）
５、５’、４３、４３’：パラメータ出力部
７、７’、７”、８：バス
２０、２０’、２０”、２０１〜２０ｎ、２０１’〜２０ｎ’、２０１”〜２０ｎ”、２０Ａ、２０Ａ’、２０Ａ”、２０Ａ１〜２０Ａｎ、２０Ａ１’〜２０Ａｎ’、２０Ａ１”〜２０Ａｎ”：データドライバＩＣ
２１、２１１〜２１ｎ：ルックアップテーブル（ＬＵＴ）
２１’、２１１’〜２１ｎ’：近似演算補正回路
２２、２２１〜２２ｎ：ラッチ
２３、２３１〜２３ｎ：Ｄ／Ａコンバータ（ＤＡＣ）
２４、２４’：書換部
２５、２５１〜２５ｎ−１：バッファ
４１：タイミング制御部
４２：映像信号出力部
１０１：ＬＵＴ設定パラメータ
１０１’：演算式設定パラメータ
１０２：ラッチ信号
１０３：走査線制御信号
１０４：タイミング制御信号
２１０：アドレス
２１１：補正データ
Ｄｉｎ：映像信号
Ｄｉｎｊ：入力階調信号
Ｄｏｕｔｊ：出力階調信号
Ｄ１〜Ｄ３ｎ：データ線駆動信号
ＤＧ：階調電圧
Ｓ１〜Ｓｍ：走査線駆動信号
【図１】
2007139842.tif 000003
【図２】
2007139842.tif 000004
【図３】
2007139842.tif 000005
【図４】
2007139842.tif 000006
【図５】
2007139842.tif 000007
【図６】
2007139842.tif 000008
【図７】
2007139842.tif 000009
【図８】
2007139842.tif 000010
【図９】
2007139842.tif 000011
【図１０】
2007139842.tif 000012
【図１１】
2007139842.tif 000013
【図１２】
2007139842.tif 000014