(57)【要約】【課題】  センサ室の内部の表面積を小さくして、アウトガスの影響を最小限とし、感度を向上させた力学量センサ及び電子機器並びに力学量センサの製造方法を提供する。【解決手段】    力学量センサ２は、一対のガラス基板２０と、一対のガラス基板２０の間に挟まれた状態で陽極接合により接合されたシリコン基板２１とを備え、力学量を検出する検出部２５がシリコン基板２１で形成されている。さらに、力学量センサ２は、シリコン基板２１で形成され、一対の前記ガラス基板２０の間を気密に閉塞し、検出部２５を収容するセンサ室２６を形成するフレーム２７と、センサ室２６の外部にシリコン基板２１で形成され、一対のガラス基板２０に当接し、導電性を有する少なくとも一つのポスト２８と、検出部２５とポスト２８とを電気的に接続する第一の配線３８、金属膜３７及び第二の配線３９とを備える。【選択図】  図４
2007107980.tif 000002
【特許請求の範囲】
【請求項１】
一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサであって、
前記シリコン基板で形成され、一対の前記ガラス基板の間を気密に閉塞し、前記検出部を収容するセンサ室を形成するフレームと、
前記センサ室の外部に前記シリコン基板で形成され、一対の前記ガラス基板に当接し、導電性を有する少なくとも一つのポストと、
前記検出部と前記ポストとを電気的に接続する接続手段とを備えることを特徴とする力学量センサ。
【請求項２】
請求項１に記載の力学量センサにおいて、
前記接続手段は、前記フレームの前記ガラス基板と相対する端部の全周に形成された絶縁膜と、
該絶縁膜上の全周に形成され、一対の前記ガラス基板に気密に当接する金属膜と、
該金属膜と前記検出部とを接続する少なくとも一つの第一の配線と、
該第一の配線と対応して設けられ、前記金属膜と前記ポストとを接続する少なくとも一つの第二の配線とを備えることを特徴とする力学量センサ。
【請求項３】
請求項２に記載の力学量センサにおいて、
前記第一の配線及び対応する前記第二の配線とが複数設けられるとともに、複数の前記第一の配線はそれぞれ独立して前記金属膜に接続され、隣り合う前記第一の配線のそれぞれが接続する前記金属膜の間には、電気的に絶縁する絶縁部が介装されていることを特徴とする力学量センサ。
【請求項４】
請求項１に記載の力学量センサにおいて、
前記接続手段は、前記フレームに形成され、前記シリコン基板の主部を形成するシリコン層よりも電気的に低抵抗である少なくとも一つの低抵抗部と、
該低抵抗部と前記検出部とを接続する少なくとも一つの第一の配線と、
該第一の配線と対応して設けられ、前記低抵抗部と前記ポストとを接続する少なくとも一つの第二の配線とを備えることを特徴とする力学量センサ。
【請求項５】
請求項１に記載の力学量センサにおいて、
前記接続手段は、前記フレームの一対の前記ガラス基板と当接する端部のセンサ室側に形成された少なくとも一つの金属膜と、
該金属膜と前記フレームとの間に介装され、前記金属膜と前記フレームとを電気的に絶縁する絶縁膜と、
前記検出部と前記金属膜とを接続する配線とを備え、
前記ガラス基板の前記金属膜と対応する位置には検出部側貫通孔が形成されるとともに、前記ポストと対応する位置にはポスト側貫通孔が形成され、
前記ガラス基板の前記フレームと当接する面と反対側の外面には、前記検出部側貫通孔及び前記ポスト側貫通孔を連続して封止する金属で形成された導電膜が形成されていることを特徴とする力学量センサ。
【請求項６】
請求項１から請求項５のいずれかに記載の力学量センサを有することを特徴とする電子機器。
【請求項７】
一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサの製造方法であって、
前記シリコン基板に一対の前記ガラス基板に連通する第一の凹部を形成し、該第一の凹部を囲うフレームと、前記第一の凹部の内部に前記検出部とを形成するとともに、前記フレームを介して第二の凹部を形成し、該第二の凹部の内部に一対の前記ガラス基板と当接するポストを形成する検出部ポスト形成工程と、
前記フレームの一対の前記ガラス基板と相対する両端部の少なくとも一部に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に金属膜を形成する金属膜形成工程と、
一対の前記ガラス基板のそれぞれ前記シリコン基板と当接する面に配線を形成する配線形成工程と、
該配線形成工程後の一対の前記ガラス基板を前記シリコン基板の両端部に陽極接合する基板接合工程とを備え、
前記配線形成工程において、前記配線は前記基板接合工程時に前記金属膜と当接する位置に形成されることを特徴とする力学量センサの製造方法。
【請求項８】
一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサの製造方法であって、
前記シリコン基板に一対の前記ガラス基板に連通する第一の凹部を形成し、該第一の凹部を囲うフレームと、前記第一の凹部の内部に前記検出部とを形成するとともに、前記フレームを介して第二の凹部を形成し、該第二の凹部の内部に一対の前記ガラス基板と当接するポストを形成する検出部ポスト形成工程と、
前記フレームの少なくとも一部に前記シリコン基板の主部を形成するシリコン層よりも低抵抗である低抵抗部を形成する低抵抗部形成工程と、
一対の前記ガラス基板のそれぞれ前記シリコン基板と当接する面に配線を形成する配線形成工程と、
該配線形成工程後の一対の前記ガラス基板を前記シリコン基板の両端部に陽極接合する基板接合工程とを備え、
前記配線形成工程において、前記配線は前記基板接合工程時に前記低抵抗部と前記検出部及び前記低抵抗部と前記ポストとに当接する位置に形成されることを特徴とする力学量センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス基板とシリコン基板とを用いて高真空状態のセンサ室を形成し、センサ室内に加速度や角速度等の各種の力学量を検出する検出部を収容した加速度センサや角速度センサ等の力学量センサ及び力学量センサを有する電子機器並びに力学量センサの製造方法に関する。
【背景技術】
【０００２】
従来から、加速度センサや角速度センサ等の力学量センサとしては、例えば、２枚のガラス基板の間にシリコン基板を陽極接合し、作用する力学量によって可動する構造体をシリコン基板で形成し、駆動用電極及び検出用電極と、それら各電極と接続し信号を伝送する駆動用ポスト及び検出用ポストを備えた力学量センサが提案されている（例えば、特許文献１参照）。このような力学量センサにおいては、外部から供給される駆動信号を駆動用ポストから駆動用電極に伝送し、構造体を可動させる。そして、作用した力学量によって変化した構造体の可動量を検出用電極で検出し、その検出信号を検出用ポストを介して外部に伝送させることができる。このようなポスト構造によって電気信号を伝送することで、片側のみに電極を設け、片側電極取り出しとすることができる。また、このような力学量センサにおいては、構造体、駆動用電極及び検出用電極、並びに駆動用ポスト及び検出用ポストが設けられるセンサ室を密閉し、内部を真空状態に保ち、構造体の感度を向上させている。
【特許文献１】特開２００１−２０１３４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ガラス基板とシリコン基板を陽極接合する際にはアウトガスが発生し、このアウトガスが駆動用ポスト、検出用ポスト及びセンサ室の内面に吸着されてしまう。そして、センサ室を真空状態にして封止した後、吸着されたアウトガスが徐徐に排出される。駆動用ポスト、検出用ポストなどのポスト構造を備えた力学量センサ、特に片側電極取り出しとする力学量センサにおいては、センサ室の内部の表面積が大きいため、アウトガスの吸着量が増大し、センサ室を封止した後に排出されるアウトガスの量が増大してしまう。このため、センサ室の真空度は低下してしまい、エアダンピングの効果が大きくなり、センサである構造体の感度が低下してしまう問題があった。
【０００４】
この発明は、上述した事情に鑑みてなされたものであって、センサ室の内部の表面積を小さくして、アウトガスによる吸着の影響を最小限とし、感度を向上させた力学量センサ及び電子機器並びに力学量センサの製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサであって、前記シリコン基板で形成され、一対の前記ガラス基板の間を気密に閉塞し、前記検出部を収容するセンサ室を形成するフレームと、前記センサ室の外部に前記シリコン基板で形成され、一対の前記ガラス基板に当接し、導電性を有する少なくとも一つのポストと、前記検出部と前記ポストとを電気的に接続する接続手段とを備えることを特徴としている。
【０００６】
この発明に係る力学量センサによれば、気密に閉塞されたセンサ室内部には検出部のみが収容され、検出部に電気信号を伝送するあるいは検出部で検出された電気信号を外部に伝送するポストをセンサ室の外部に設け、接続手段によって検出部とホストとを接続している。このため、センサ室内部の表面積を最小限とし、シリコン基板とガラス基板とを陽極接合した際に発生するアウトガスの影響を最小限とすることができる。
【０００７】
また、本発明は、上記の力学量センサにおいて、前記接続手段は、前記フレームの前記ガラス基板と相対する端部の全周に形成された絶縁膜と、該絶縁膜上の全周に形成され、一対の前記ガラス基板に気密に当接する金属膜と、該金属膜と前記検出部とを接続する少なくとも一つの第一の配線と、該第一の配線と対応して設けられ、前記金属膜と前記ポストとを接続する少なくとも一つの第二の配線とを備えることを特徴としている。
さらに、上記の力学量センサにおいて、前記第一の配線及び対応する前記第二の配線とが複数設けられるとともに、複数の前記第一の配線はそれぞれ独立して前記金属膜に接続され、隣り合う前記第一の配線のそれぞれが接続する前記金属膜の間には、電気的に絶縁する絶縁部が介装されていることが好ましいとされている。
【０００８】
この発明に係わる力学量センサによれば、フレームとガラス基板との間には金属膜が介しており、この金属膜がガラス基板の表面に密着しシーリング作用が働く。このため、フレームとガラス基板とで閉塞されたセンサ室の内部の気密性を高めることができる。さらに、金属膜には、検出部から第一の配線が接続されるとともに、第一の配線が接続される位置においてポストから対応する第二の配線が接続されている。このため、金属膜を介して、検出部とポストとを導通させることができる。この際、金属膜とシリコン基板で形成されたフレームとの間には絶縁膜が介装されているので、フレーム側に導通してしまうことはない。
さらに、第一の配線及び第二の配線が複数設けられる場合においては、第一の配線及び第二の配線から金属膜に電気信号が伝送されても、隣り合う第一の配線及び第二の配線の金属膜の接続部分は、絶縁部で絶縁されていて導通しない。
【０００９】
また、本発明は、上記の力学量センサにおいて、前記接続手段は、前記フレームに形成され、前記シリコン基板の主部を形成するシリコン層よりも電気的に低抵抗である少なくとも一つの低抵抗部と、該低抵抗部と前記検出部とを接続する少なくとも一つの第一の配線と、該第一の配線と対応して設けられ、前記低抵抗部と前記ポストとを接続する少なくとも一つの第二の配線とを備える構成としても良い。
【００１０】
この発明に係わる力学量センサによれば、フレームとガラス基板とは陽極接合され、センサ室を気密に閉塞するとともに、センサ室内部の検出部と外部のポストとはフレームに形成された低抵抗部を介して第一の配線及び第二の配線によって接続されている。低抵抗部はシリコン基板の主部を形成するシリコン層よりも電気的に低抵抗に設定されているので、第一の配線または第二の配線の一方に伝送された電気信号は、低抵抗部を介して第一の配線または第二の配線の他方に伝送され、シリコン基板の主部には導通しない。
【００１１】
また、本発明は、上記の力学量センサにおいて、前記接続手段は、前記フレームの一対の前記ガラス基板と当接する端部のセンサ室側に形成された少なくとも一つの金属膜と、該金属膜と前記フレームとの間に介装され、前記金属膜と前記フレームとを電気的に絶縁する絶縁膜と、前記検出部と前記金属膜とを接続する配線とを備え、前記ガラス基板の前記金属膜と対応する位置には検出部側貫通孔が形成されるとともに、前記ポストと対応する位置にはポスト側貫通孔が形成され、前記ガラス基板の前記フレームと当接する面と反対側の外面には、前記検出部側貫通孔及び前記ポスト側貫通孔を連続して封止する金属で形成された導電膜が形成されている構成としても良い。
【００１２】
この発明に係わる力学量センサによれば、金属膜が形成されたセンサ室側の一部を除いて、フレームとガラス基板とは陽極接合され、センサ室を気密に閉塞することができる。また、検出部は配線によって金属膜と接続され、金属膜とポストとは対応する検出部側貫通孔及びポスト側貫通孔からガラス基板の外面に形成された導電膜を介して接続されている。このため、検出部とポストとは、金属膜及び導電膜を介して導通し、互いに電気信号を伝送させることが可能となっている。この際、金属膜とフレームとは絶縁膜を介して絶縁されているので、フレームに導通してしまうことは無い。
【００１３】
また、本発明の電子機器は、上記のいずれかの力学量センサを有することを特徴としている。
この発明に係わる電子機器においては、検出感度が向上した力学量センサを有しているので、信頼性の向上を図ることができる。
【００１４】
また、本発明は、一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサの製造方法であって、前記シリコン基板に一対の前記ガラス基板に連通する第一の凹部を形成し、該第一の凹部を囲うフレームと、前記第一の凹部の内部に前記検出部とを形成するとともに、前記フレームを介して第二の凹部を形成し、該第二の凹部の内部に一対の前記ガラス基板と当接するポストを形成する検出部ポスト形成工程と、前記フレームの一対の前記ガラス基板と相対する両端部の少なくとも一部に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に金属膜を形成する金属膜形成工程と、一対の前記ガラス基板のそれぞれ前記シリコン基板と当接する面に配線を形成する配線形成工程と、該配線形成工程後の一対の前記ガラス基板を前記シリコン基板の両端部に陽極接合する基板接合工程とを備え、前記配線形成工程において、前記配線は前記基板接合工程時に前記金属膜と当接する位置に形成されることを特徴としている。
【００１５】
この発明に係わる力学量センサの製造方法によれば、検出部ポスト形成工程においてシリコン基板に第一の凹部及び第二の凹部を形成することで、フレーム及び検出部を形成するとともに、検出部とフレームを介した位置にポストを形成する。また、絶縁膜形成工程及び金属膜形成工程においては、フレームの一対のガラス基板と相対する両端部の所定の箇所に絶縁膜を形成するととともに、絶縁膜上にフレームと絶縁された状態に金属膜を形成する。さらに、配線形成工程において、ガラス基板のシリコン基板と当接する面に、後述の基板接合工程においてガラス基板とシリコン基板とを接合させた際に検出部と金属膜とが導通するように配線を形成する。そして、基板接合工程において、シリコン基板と一対のガラス基板とを陽極接合させる。
【００１６】
絶縁膜形成工程及び金属膜形成工程で、絶縁膜及び金属膜をフレームの全周に形成する場合には、配線形成工程おいて、ポストと金属膜とが接続可能に配線を形成すれば良い。このようにすることで、検出部とポストとは金属膜を介して導通する。また、ガラス基板とフレームとが相対する部分には金属膜が全周に形成されるので、金属膜のシーリング作用によってフレームとガラス基板によって形成されるセンサ室の気密性を確保することができる。
【００１７】
また、絶縁膜形成工程及び金属膜形成工程で、絶縁膜及び金属膜をフレームのセンサ室側の一部において形成する場合には、ガラス基板の金属膜と対応する位置及びポストと対応する位置に二つの貫通孔を設けて、基板接合工程後にガラス基板の外面から二つの貫通孔に連続する金属で形成された導電膜を形成すれば良い。このようにすることで、検出部は配線を介して金属膜と導通し、さらに金属膜から導電膜を介してポストと導通することとなる。また、フレームの両端部にはセンサ室側の一部においてのみ絶縁膜及び金属膜が形成され、基板接合工程において他の部分はガラス基板と陽極接合される。このため、フレームと一対のガラス基板によって形成されるセンサ室の気密性を確保することができる。
【００１８】
なお、金属膜形成工程は、絶縁膜形成工程でシリコン基板に絶縁膜が形成された後にのみ行えるが、絶縁膜形成工程と検出部ポスト形成工程とはいずれの工程が先でも構わない。また、配線形成工程は、基板接合工程の前に行われれば良い。また、基板接合工程において、一対のガラス基板のうち一方のガラス基板の接合は、少なくともガラス基板と当接する金属膜を形成する金属膜形成工程の後であれば、いずれの工程の後で行っても構わない。ただし、少なくとも他方のガラス基板の接合は、上述の他のすべての工程の後に行われる。
【００１９】
また、本発明は、一対のガラス基板と、一対の該ガラス基板の間に挟まれた状態で陽極接合により接合されたシリコン基板とを備え、力学量を検出する検出部が前記シリコン基板で形成された力学量センサの製造方法であって、前記シリコン基板に一対の前記ガラス基板に連通する第一の凹部を形成し、該第一の凹部を囲うフレームと、前記第一の凹部の内部に前記検出部とを形成するとともに、前記フレームを介して第二の凹部を形成し、該第二の凹部の内部に一対の前記ガラス基板と当接するポストを形成する検出部ポスト形成工程と、前記フレームの少なくとも一部に前記シリコン基板の主部を形成するシリコン層よりも低抵抗である低抵抗部を形成する低抵抗部形成工程と、一対の前記ガラス基板のそれぞれ前記シリコン基板と当接する面に配線を形成する配線形成工程と、該配線形成工程後の一対の前記ガラス基板を前記シリコン基板の両端部に陽極接合する基板接合工程とを備え、前記配線形成工程において、前記配線は前記基板接合工程時に前記低抵抗部と前記検出部及び前記低抵抗部と前記ポストとに当接する位置に形成されることを特徴としている。
【００２０】
この発明に係わる力学量センサの製造方法によれば、検出部ポスト形成工程においてシリコン基板に第一の凹部及び第二の凹部を形成することで、フレーム及び検出部を形成するとともに、検出部とフレームを介した位置にポストを形成する。また、低抵抗部形成工程においては、フレームの一部においてシリコン基板の主部であるシリコン層よりも低抵抗である低抵抗部を形成する。さらに、配線形成工程において、ガラス基板のシリコン基板と当接する面に、後述の基板接合工程においてガラス基板とシリコン基板とを接合させた際に検出部と低抵抗部及び低抵抗部とポストとが導通するように配線を形成する。そして、基板接合工程において、シリコン基板と一対のガラス基板とを陽極接合させる。
【００２１】
低抵抗部形成工程で形成された低抵抗部を介して検出部とポストとは導通することができる。また、基板接合工程において、フレームとガラス基板とは陽極接合されるので、フレームとガラス基板とで形成されるセンサ室の気密性を確保することができる。
【００２２】
なお、低抵抗部形成工程と検出部ポスト形成工程とはいずれの工程が先でも構わない。また、配線形成工程は、基板接合工程の前に行われれば良い。また、基板接合工程において、一対のガラス基板のうち一方のガラス基板の接合は、少なくともガラス基板と当接する低抵抗部を形成する低抵抗部形成工程の後であれば、いずれの工程の後で行っても構わない。ただし、少なくとも他方のガラス基板の接合は、上述の他のすべての工程の後に行われる。
【発明の効果】
【００２３】
本発明の力学量センサによれば、電気信号を伝送するポストを検出部が収容されるセンサ室の外部に形成することによって、センサ室の内部の表面積を小さくして、シリコン基板とガラス基板を陽極接合する際に発生するアウトガスによる吸着の影響を最小限とすることができる。このため、センサ室の真空度を向上させ、センサである検出部の感度を向上させることができる。
また、このような感度の向上が図られた力学量センサを有する電子機器においては、さらに信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
（第１の実施形態）
図１から図１４は、この発明に係る第１の実施形態を示している。図１にジャイロセンサを有する電子機器のブロック図を示す。また、図２にジャイロセンサの分解立体図、図３にシリコン基板の平面図、図４にジャイロセンサの断面図を示す。さらに、図５から図１４には、ジャイロセンサの製造方法を示した工程図を示す。なお、図２に示すジャイロセンサの分解立体図において、後述するガラス基板の各貫通孔に形成される膜、電極パッドは省略している。
【００２５】
本実施形態では、電子機器を、デジタルカメラや携帯電話機等のカメラ機構を有する電子機器１として、また、力学量センサを、角速度を検出するジャイロセンサ２として以下に説明する。
【００２６】
図１に示すように、電子機器１は、カメラモジュール３と、ジャイロセンサ２を有するセンサユニット４とを備えている。カメラモジュール３は、センサユニット４から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路５と、レンズ補正量算出回路５で算出された補正量に基づいてＸ軸用レンズアクチュエータ６及びＹ軸用レンズアクチュエータ７を駆動するレンズ駆動回路８とを備えている。そして、両レンズアクチュエータ６、７は、それぞれカメラレンズをＸ方向及びＹ方向に適時変位させることで、手振れ補正等ができるようになっている。
【００２７】
センサユニット４は、ジャイロセンサ２と、ジャイロセンサ２で検出された角速度に応じた静電容量を電圧に変換するＣ−Ｖ変換回路９と、変換された電圧から角速度を算出する角速度算出回路１０とを備えている。また、角速度算出回路１０は、算出した角速度をレンズ補正量算出回路５に出力するようになっている。
【００２８】
ジャイロセンサ２は、図２から図４に示すように、一対のガラス基板２０（２０ａ、２０ｂ）と、一対のガラス基板２０の間に挟まれた状態で陽極接合により接合されたシリコン基板２１とを備えている。また、シリコン基板２１としては、シリコン（Ｓｉ）支持層２２（例えば、厚さ３００〜８００μｍ）とシリコン支持基板２２上に形成された二酸化珪素（ＳｉＯ２）のＢＯＸ層（Buried Oxide）２３と、ＢＯＸ層２３上に形成されたシリコン活性層２４（例えば、厚さ５〜１００μｍ）とを有するＳＯＩ（Silicon On Insulator）基板２１を用いた例を説明する。
【００２９】
図２及び図３に示すように、ジャイロセンサ２は、作用する角速度（力学量）を検出する検出部２５と、一対のガラス基板２０の間を気密に閉塞し、検出部２５を収容するセンサ室２６を形成する内フレーム２７（フレーム）と、センサ室２６の外部に一対のガラス基板２０に当接する複数のポスト２８と、外郭をなす外フレーム２９とを備える。検出部２５は、フレーム２７に支持された４本のビーム３０（梁部）によってセンサ室２６の内部でガラス基板２０に接触しないように吊り下げられたプルーフマス３１と、ガラス基板２０のＳＯＩ基板２１と相対する内面２０ｃ、２０ｄにプルーフマス３１と離隔をもって形成された電極３２、３３とを備える。なお、センサ室２６は高真空状態に保たれている。
【００３０】
プルーフマス３１は、中心に設けられた立方体形状の第一のプルーフマス３１ａと、第一のプルーフマス３１ａの面と面との境とされた角隅に、第一のプルーフマス３１ａを中心として対称的に設けられた４つの第二のプルーフマス３１ｂとからなる。また、４本のビーム３０は、四角形状に形成された内フレーム２７の四辺の各中間位置からそれぞれ内側に向けて延びた状態とされ、第一のプルーフマス３１ａを支持している。また、電極３２、３３は、４本のビーム及び第一のプルーフマス３１ａと対応して十字状に形成された駆動用電極３２ａ、３３ａと、４つの第二のプルーフマス３１ｂと対応して形成される各々４つの検出用電極３２ｂ、３３ｂとを備える。
【００３１】
また、複数のポスト２８は、各々所定の離隔をもって設けられており、隣合うポスト２８同士が電気的に影響を受けないようになっている。そして、図４に示すとおり、内フレーム２７、センサ室２６の内部に収容されるプルーフマス３１、ビーム３０、センサ室２６の外部に位置するポスト２８及び外郭をなす外フレーム２９は、ＳＯＩ基板２１に第一の凹部３４及び第二の凹部３５を形成することによって形成されている。なお、ポスト２８は、ＳＯＩ基板２１によって、ＢＯＸ層２３が中間に介在する構成となっているが、図示しない金属膜が形成されており、ＢＯＸ層２３の両側に位置するシリコン活性層２４とシリコン支持層２２とが導通し、導電性を有する構成となっている。
【００３２】
図４に示すとおり、内フレーム２７のガラス基板２０と相対する端部には、全周にわたって絶縁膜３６が形成されている。また、絶縁膜３６上には全周にわたって金属膜３７が形成されている。絶縁膜３６は、二酸化珪素（ＳｉＯ２）である酸化膜で形成されており、ＴＥＯＳ膜（テトラエトキシシランを材料ガスとする膜）などとしても良い。また、金属膜３７は、アルミニウム膜であり、金などで形成されるものとしても良い。ガラス基板２０とＳＯＩ基板２１は、外フレーム２９及びポスト２８においては、シリコン活性層２４及びシリコン支持層２２がガラス基板２０と陽極接合され、内フレーム２７においては、金属膜３７がガラス基板２０と当接することになる。この場合において、金属膜３７はそれ自身が押し潰されてガラス基板２０に密着し、シーリング作用が働くこととなる。このため、金属膜３７によってガラス基板２０とフレーム２７で形成されたセンサ室２６の気密性を確保し、密閉した空間としている。
【００３３】
また、図２及び図３に示すように、電極３２、３３は、第一の配線３８によってそれぞれ独立して金属膜３７と電気的に接続されている。さらに、ポスト２８は、第二の配線３９によってそれぞれ独立して金属膜３７と電気的に接続されている。そして、これらの電極３２、３３と、第一の配線３７と、第二の配線３９と、ポスト２８とは、それぞれ一対一の関係となっていて、検出部２５の各電極３２、３３は、対応するポスト２８と導通する構成になっている。さらに、隣り合う第一の配線３８が接続される金属膜３７の間には、絶縁部４０が介装されている。より詳しくは、図４に示すように、絶縁部４０が設けられる部分には金属膜３７が切断された切断部４１が形成されているとともに、相対するガラス基板２０には、第一の貫通孔４２が形成されており、第一の貫通孔４２を気密に封止する絶縁膜４３によって切断部４１が充填されて、絶縁部４０が形成されている。
【００３４】
また、図４に示すように、シリコン活性層２４側のガラス基板２０ａには、ポスト２８と対応する位置に第二の貫通孔４４が形成されており、金属の膜が成膜されることによって、各ポスト２８の端部と電気的に接続する駆動用電極パッド４５及び検出用電極パッド４６とが形成されている。
【００３５】
次に、このジャイロセンサ２及び電子機器１の作用について説明する。まず、駆動用電極パッド４５に電圧が印加されると、ポスト２８から第二の配線３９、第二の配線３９から金属膜３７を介して第一の配線３８、第一配線３８から駆動用電極３２ａ、３３ａに導通し、駆動用電極３２ａ、３３ａからプルーフマス３１の上部及び下部に静電引力が作用する。
【００３６】
プルーフマス３１は、駆動用電極３２ａ、３３ａによる静電引力によって所定の入力波形で励振する。そして、プルーフマス３１は、この励振状態で外部から角速度を受けると４本のビーム３０を回転中心として、Ｘ方向或いはＹ方向回りに捩れて変位するようになっている。そして、検出用電極３２ｂ、３３ｂは、プルーフマス３１との距離変化を静電容量の変化として検出する。これにより、プルーフマス３１の変位を変位に応じた静電容量として検出でき、また、検出した容量を電気信号として第一の配線３８から金属膜３７を介して第二の配線３９、第二の配線３９からポスト２８、ポスト２８から検出用電極パッド４６に導通し、図１に示すＣ−Ｖ変換回路９に出力するようになっている。ここで、金属膜３７と内フレーム２７とは絶縁膜３６によって絶縁されているので、各駆動電流及び検出電流が内フレーム２７に導通してしまうことは無い。また、複数の第一の配線３８が接続する金属膜３７は、隣り合う第一の配線３８が接続する間において絶縁部４０が介装されているので、互いに導通してしまうことはない。即ち、第一の配線３８と、第二の配線３９と、絶縁膜３６と、金属膜３７と、絶縁部４０とによって、センサ室２６の内部の検出部２５の電極３２、３３と、外部のポスト２８とを電気的に接続する接続手段を構成するようになっている。
【００３７】
以上、このジャイロセンサ２においては、センサ室２６の内部は金属膜３７のシーリング作用によって密閉され、高真空状態に保たれている。また、センサ室２６の内部には、ポスト２８を設けずに検出部２５のみを収容する構成としているので、センサ室２６の内部の表面積を小さくすることができる。このため、ガラス基板２０とＳＯＩ基板２１との陽極接合時に発生するアウトガスが吸着するのを最小限とし、このアウトガスの排出によってセンサ室２６の真空度が低下することを防ぐことができる。また、金属膜３７を介して第一の配線３８と第二の配線３９とが接続することによって、センサ室２６の気密状態を保ったまま、センサ室２６の内部の検出部２５と、外部のポスト２８とを導通させることができる。このため、このジャイロセンサ２では、ポスト２８による片側電極取り出しが可能な構成であるとともに、検出部２５の感度を向上させることができる。
【００３８】
また、電子機器１は、検出部２５の感度が向上したジャイロセンサ２を有することにより、高精度な手ぶれ補正を行うことができ、信頼性の向上を図ることができる。
【００３９】
次に、このジャイロセンサ２の製造工程を図５から図１４の工程図に基づいて説明する。図５から図１４は、図３における各工程のＡ−Ａ断面を示している。まず、図５に示すように、絶縁膜形成工程として、ＳＯＩ基板２１の両面の内フレーム２７の端部となる位置の全周において絶縁膜３６を形成する。絶縁膜３６は、スパッタリング法やＣＶＤ法（化学気相蒸着法：Chemical Vapor Deposition）等により成膜した酸化ケイ素（ＳｉＯ２）である酸化膜を、フォトリソグラフィ技術によってパターニングすることで形成している。
【００４０】
次に、図６に示すように、金属膜形成工程として、絶縁膜３６上に金属膜３７を形成する。スパッタリング法や真空蒸着法などで、アルミニウムで形成された金属膜３７を所定の形状に形成する。この際、図６に示すように、金属膜３７に介装される絶縁部４０の部分は、切断部４１として金属膜３７を形成しないでおく。
【００４１】
次に、図７及び図８に示すように、検出部ポスト形成工程（１回目）として、第一の凹部３４及び第二の凹部３５を形成し、内フレーム２７及び外フレーム２９、検出部２５のプルーフマス３１及びビーム３０、並びにポスト２８を形成する。まず、図７に示すように、フォトレジスト膜をマスクとし、第一の凹部３４のＳＯＩ基板２１のシリコン活性層２４側からビーム３０まで及びシリコン支持層２２側からプルーフマス３１まで（これをセンサギャップという）をエッチングする。さらに、図８に示すように、同様の方法によって、第二の凹部３５のＳＯＩ基板２１のシリコン活性層２４側からＢＯＸ層２３を貫通するまでの部分をエッチングし、ポスト２８、外フレーム２９及び内フレーム２７のそれぞれ一部を形成する。なお、これらのエッチングの方法は、ドライエッチングでもウェットエッチングでもいずれの方法でも構わない。
【００４２】
次に、図９に示すように、配線形成工程及び基板接合工程（１回目：シリコン活性層２４側ガラス基板２０ａ）を行う。まず、配線形成工程として、あらかじめ所定の位置に第一の貫通孔４２及び第二の貫通孔４４が形成されたガラス基板２０ａのＳＯＩ基板２１と相対する内面２０ｃに電極３２（駆動用電極３２ａ及び検出用電極３２ｂ）、第一の配線３８及び第二の配線３９を形成する。次に、基板接合工程において、ＳＯＩ基板２１にガラス基板２０ａを当接させ、陽極接合を行う。ＳＯＩ基板２１の内、外フレーム２９及びポスト２８とはシリコン活性層２４で形成された端部が直接当接しているので、陽極接合によってガラス基板２０ａと接合される。また、内フレーム２７は、絶縁膜３６及び金属膜３７を介して、金属膜３７がガラス基板２０ａに直接当接する。このため、内フレーム２７はガラス基板２０ａと直接接合されないが、金属膜３７が押し潰されることで、密着して当接することになる。この際、ガラス基板２０ａに形成された第一の配線３８及び第二の配線３９の一部は、金属膜３７と重なるが、金属膜３７と一体となって押し潰されて、金属膜３７とガラス基板２０ａとの間に隙間が生じてしまうことはない。
【００４３】
次に、図１０に示すように、検出部ポスト形成工程（２回目）として、残りの第一の凹部３４及び第二の凹部３５を形成する。これにより、内フレーム２７及び外フレーム２９、検出部２５のプルーフマス３１及びビーム３０並びにポスト２８のすべてが形成される。より詳しくは、フォトレジスト膜をマスクとして、ガラス基板２０が接合されていないシリコン支持層２２側からエッチングを行う。この場合も前述同様、ドライエッチングでもウェットエッチングでもいずれの方法でも良いが、図１０に示すようにエッチングする深さが深い場合、エッチング速度、垂直度などを考慮すれば、ドライエッチングなどが好適である。
【００４４】
そして、図１１に示すように、配線形成工程及び基板接合工程（２回目：シリコン支持層２２側ガラス基板２０ｂ）を行う。まず、配線形成工程おいて、第一の貫通孔４２が形成されたガラス基板２０ｂのＳＯＩ基板２１と相対する内面２０ｄに電極３３（駆動用電極３３ａ及び検出用電極３３ｂ）、第一の配線３８及び第二の配線３９を形成する。次に、基板接合工程おいて、ＳＯＩ基板２１にガラス基板２０ｂを当接させ、陽極接合を行う。ガラス基板２０ａの陽極接合の場合と同様に、外フレーム２９及びポスト２８はガラス基板２０ｂと接合され、内フレーム２７は、絶縁膜２６及び金属膜３７を介して、金属膜３７が押し潰されてガラス基板２０ｂに密着する。
【００４５】
次に、図１２に示すように、絶縁部封止工程を行う。金属膜３７の間に形成された切断部４１に対応する位置において、ガラス基板２０（２０ａ、２０ｂ）に形成された第一の貫通孔４２に絶縁膜４３を形成する。ただし、図１２に示すように、複数の第一の貫通孔４２の内、一つの貫通孔４２ａだけには成膜しない。複数の第一の貫通孔４２から選択される少なくとも１つの貫通孔４２ａには成膜しない。また、貫通孔４２ａは、シリコン支持層２２側のガラス基板２０ｂにおいて選択する方が好ましい。これは、後述のとおり、真空工程後貫通孔４２ａを封止するが、電極パッドなどの他の膜が形成されていないので、パターニングを必要とせずに膜を形成して封止することができるからである。絶縁膜形成工程同様、スパッタリング法やＣＶＤ法（化学気相蒸着法：Chemical Vapor Deposition）等により二酸化珪素（ＳｉＯ２）である酸化膜やＴＥＯＳ膜（テトラエトキシシランを材料ガスとする膜）で絶縁膜４３を形成する。この際、切断部４１は気密に充填されて絶縁部４０が形成され、第一の貫通孔４２を気密に封止することとなる。この工程が完了した段階で、センサ室３６は、内フレーム２７及びガラス基板２０で囲まれ、内フレーム２７とガラス基板２０との間には金属膜３７が気密に密着しており、切断部４１も貫通孔４２ａに対応する一箇所を除いて気密に封止された状態となっている。
【００４６】
次に、図１３に示すように、真空工程を行う。センサ室２６の内部を貫通孔４２ａ及び対応する切断部４１を介して、例えば、１０−３Ｔｏｒｒ以下まで真空引きして真空状態とさせる。そして、センサ室２６の内部を真空状態に保ったまま貫通孔４２ａを絶縁膜４３で封止し、対応する切断部４１に絶縁部４０を形成すれば、センサ室２６の内部は真空状態を保ったまま、気密に封じられる。
【００４７】
最後に、図１４に示すように、電極パッド形成工程を行う。ポスト２８に対応する位置において、シリコン活性層２４側のガラス基板２０ａに形成された第二の貫通孔４４に金属で形成された膜を成膜し、駆動用電極パッド４５及び検出用電極パッド４６を形成する。より詳しくは、金属膜形成工程同様、スパッタリング法や真空蒸着法などで、アルミニウムや金を成膜し、パターニングすることで、駆動用電極パッド４５及び検出用電極パッド４６を形成する。
【００４８】
なお、上記の製造工程において各工程の順序は記載された順序に限られるものではない。例えば、検出部ポスト形成工程に先立って、絶縁膜形成工程及び金属膜形成工程を行ったが、これに限ることは無く、検出部ポスト形成工程の後に行っても良い。また、少なくとも対応する位置に基板接合工程でガラス基板が接合される前に、絶縁膜形成工程及び金属膜形成工程が行われれば良い。また、配線形成工程は対応する基板接合工程が行われる前に行われていれば良い。
【００４９】
（第２の実施形態）
図１５から図２６は、この発明に係る第２の実施形態を示している。図１５にジャイロセンサの分解立体図、図１６にシリコン基板の平面図、図１７にジャイロセンサの断面図を示す。さらに、図１８から図２６には、ジャイロセンサの製造方法を示した工程図を示す。なお、図１５に示すジャイロセンサの分解立体図において、後述するガラス基板の各貫通孔に形成される膜、電極パッドは省略している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００５０】
図１５から図１６に示すように、この実施形態のジャイロセンサ５０は、一対のガラス基板５１（５１ａ、５１ｂ）と、一対のガラス基板５１の間に挟まれた状態で陽極接合により接合されたＳＯＩ基板５２とを備えている。ＳＯＩ基板５２で形成され、センサ室２６を形成する内フレーム５３のガラス基板５１と当接する端部には、電気的に低抵抗である低抵抗部５４が形成されている。低抵抗部５４は、より詳しくは、Ｐ型であるシリコン活性層５５及びシリコン支持層５６にリン（Ｐ）をドープしてＮ型とし、簡易的なダイオードを形成したものである。このため、整流作用によりシリコン活性層５５及びシリコン支持層５６の主部であるＰ型のシリコン層よりも低抵抗として、低抵抗部５４を伝送された電気信号がシリコン活性層５５及びシリコン支持層５６に導通しないような構成となっている。なお、Ｎ型のシリコン層に例えばボロン（Ｂ）をドープしてＰ型にしたものを低抵抗部としても同様の効果を得ることができる。検出部２５の電極３２、３３は、第一の配線３８で低抵抗部５４に接続しており、また、ポスト２８は第二の配線３９で低抵抗部５４と接続している。これらの検出部２５の電極３２、３３と、第一の配線３８と、第二の配線３９と、低抵抗部５４と、ポスト２８とは、それぞれ一対一の関係となっている。また、第一の配線３８と第二の配線３９とは、低抵抗部５４においてそれぞれ独立して接続されており、連続する構成となっていない。
【００５１】
また、内フレーム５３は、外フレーム２９及びポスト２８と同様、ガラス基板５１と陽極接合されている。この際、低抵抗部５４はＰ型のシリコン層にリンがドーピングされたものであるので同様に接合される。このため、内フレーム５３のガラス基板５１と当接する端部は全周において陽極接合で接合される。また、シリコン支持層５６側において、内フレーム５３のガラス基板５１ｂと当接する端部のセンサ室２６側には、切欠き５７が少なくとも１箇所形成されている。さらに、ガラス基板５１ｂの切欠き５７と対応する位置には切欠き５７と連通する貫通孔５８が形成されており、ガラス基板５１ｂの外面に形成された封止膜５９によって、切欠き５７を気密に充填するとともに、貫通孔５８を気密に封止している。封止膜５９は、導電性を有する金属膜でも、導電性を有しない絶縁膜でもいずれでも良い。なお、切欠き５７は内フレーム５３に形成されるとしたが、これに限ることは無く、対応するガラス基板５１ｂの内面に形成される構成としても良い。
【００５２】
以上のようにして、センサ室２６は気密に封止されているとともに、検出部２５のみを収容する構成となるので、第一の実施形態と同様に高真空状態を保つことができる。また、低抵抗部５４を介して第一の配線３８及び第二の配線３９によって、センサ室２６の気密状態を保ったまま、センサ室２６の内部の検出部２５と、外部のポスト２８とを接続させることができる。また、第一の配線３８及び対応する第二の配線３９が複数形成されても、整流作用により低抵抗部５４に伝送された電気信号が内フレーム５３及び隣り合う他の配線に導通してしまう恐れが無い。
【００５３】
次に、このジャイロセンサ５０の製造工程を図１８から図２６の工程図に基づいて説明する。図１８から図２６は、図１６における各工程のＡ−Ａ断面を示している。この実施形態において、前述した実施形態と同様の工程については詳細の説明を省略する。
【００５４】
まず、図１８に示すように、低抵抗部形成工程として、ＳＯＩ基板５２の両面の内フレーム５３の端部となる位置において低抵抗部５４を形成する。より詳しくは、図示しないフォトレジスト膜をマスクとして、イオン注入法により低抵抗部５４を形成する所定の位置にＰ＋イオンをドーピングする。そして、低抵抗部５４の形成が完了した後、マスクとしていたフォトレジスト膜（不図示）を除去する。
【００５５】
次に、図１９から図２１に示すように、検出部ポスト形成工程（１回目）を行う。まず、図１９に示すように、フォトレジスト膜をマスクとし、内フレーム５３の切欠き５７となる部分をエッチングにより形成する。次に、図２０、図２１に示すように、同様にエッチングによって、ＳＯＩ基板５２のビーム３０及びプルーフマス３１のセンサギャップと、ポスト２８、外フレーム２９及び内フレーム５３のそれぞれ一部を形成する。なお、前述のように切欠き５７をガラス基板５１に形成する構成とする場合は、図１９に示す工程を省略し、同様の方法によって、ガラス基板５１に切欠きを形成すれば良い。
【００５６】
次に、図２２に示すように、配線形成工程及び基板接合工程（１回目：シリコン活性層５５側ガラス基板５１ａ）を行う。まず、配線形成工程として、あらかじめ所定の位置に第二の貫通孔４４が形成されたガラス基板５１ａのＳＯＩ基板５２と相対する内面５１ｃに電極３２、第一の配線３８及び第二の配線３９を形成する。次に、基板接合工程において、ＳＯＩ基板５２にガラス基板５１を当接させ、陽極接合を行う。ＳＯＩ基板５２の内フレーム５３、外フレーム２９及びポスト２８とはシリコン活性層２４で形成された端部が直接当接しているので、陽極接合によってガラス基板５１ａと接合される。この際、内フレーム２７に形成された低抵抗部５４も前述のようにガラス基板５１ａと陽極接合される。また、低抵抗部５４のガラス基板５１ａと当接する表面には第一の電極３８及び第二の電極３９が接続されているが、接続される範囲は低抵抗部５４の一部であり、低抵抗部５４とガラス基板５１ａとが当接される際に、押し潰されるので、陽極接合の支障になることは無い。
【００５７】
次に、図２３に示すように、検出部ポスト形成工程（２回目）として、残りの第一の凹部３４及び第二の凹部３５を形成する。そして、図２４に示すように、配線形成工程及び基板接合工程（２回目：シリコン支持層５６側ガラス基板５１ｂ）を行う。この工程が完了した段階で、センサ室２６はガラス基板５１ｂに形成される貫通孔５８から内フレーム５３に形成された切欠き５７を連通する流路を除いて、気密に閉塞された状態となっている。
【００５８】
そして、図２５に示すように、真空工程を行う。センサ室２６の内部を貫通孔５８及び切欠き５７を介して真空状態とさせる。そして、センサ室２６の内部を真空状態に保ったまま封止膜５９で切欠き５７を充填して貫通孔５８を封止すれば、センサ室２６の内部は真空状態を保ったまま、気密に封じられる。最後に、図２６の示すように、電極パッド形成工程において、駆動用電極パッド４５及び検出用電極パッド４６を形成して完了となる。
【００５９】
この実施形態のジャイロセンサ５０では、検出部２５とポスト２８とを導通させるものを、整流作用を利用した低抵抗部５４としているので、絶縁膜を形成する必要が無い。また、複数の第一の配線３８及び第二の配線３９が導通する恐れも無いので、絶縁部を形成する必要も無い。このため、製造工程数を削減することが可能である。
【００６０】
なお、上記の製造工程において各工程の順序は記載された順序に限られるものではない。例えば、検出部ポスト形成工程に先立って、低抵抗部形成工程を行ったが、これに限ることは無く、検出部ポスト形成工程の後に行っても良い。少なくとも対応する位置に基板接合工程でガラス基板が接合される前に、低抵抗部形成工程が行われれば良い。また、配線形成工程は対応する基板接合工程が行われる前に行われていれば良い。
【００６１】
（第３の実施形態）
図２７から図３９は、この発明に係る第３の実施形態を示している。図２７にジャイロセンサの分解立体図、図２８にシリコン基板の平面図、図２９にジャイロセンサの断面図を示す。さらに、図３０から図３９には、ジャイロセンサの製造方法を示した工程図を示す。なお、図２７に示すジャイロセンサの分解立体図において、後述するガラス基板の各貫通孔に形成される膜、電極パッドは省略している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
【００６２】
図２７から図２９に示すように、この実施形態のジャイロセンサ６０は、一対のガラス基板６１（６１ａ、６１ｂ）と、一対のガラス基板６１の間に挟まれた状態で陽極接合により接合されたＳＯＩ基板６２とを備えている。ＳＯＩ基板６２で形成され、センサ室２６を形成する内フレーム６３のガラス基板６１と当接する端部のセンサ室２６側には、絶縁膜６４が形成され、さらに絶縁膜６４上には、内フレーム６３と絶縁される範囲において金属膜６５が形成されている。そして、検出部２５の電極３２、３３は、第一の配線３８（配線）で金属膜６５と接続しており、これら検出部２５の電極３２、３３と、第一の配線３８と、金属膜６５とは一対一の関係となっている。また、内フレーム６３のガラス基板６１と当接する端部のセンサ室２６側には、さらに切欠き６６が少なくとも１箇所形成されている。また、内フレーム６３の端部は、外フレーム２９及びポスト２８と同様、全周にわたってガラス基板６１と陽極接合されている。
【００６３】
また、シリコン活性層６７側のガラス基板６１ａにおける金属膜６５と対応する位置には、第一の貫通孔６９が形成されていて、ポスト２８と対応する位置には、第二の貫通孔７０が形成されている。そして、駆動用電極３２ａと第一の配線３８を介して導通する金属膜６５と対応する第一の貫通孔６９には、金属で形成された膜である駆動用電極パッド４５が形成されている。また、同様にして検出用電極３２ｂと対応する第一の貫通孔６９には金属で形成された膜である検出用電極パッド４６が形成されている。さらに、切欠き６６と対応する位置には、貫通孔７１が形成され、封止膜７２で切欠き６６は気密に充填され、貫通孔７１は封止されている。封止膜７２は、導電性を有する金属膜でも、導電性を有しない絶縁膜でもいずれでも良い。
【００６４】
また、シリコン支持層６８側のガラス基板６１ｂにおける金属膜６５と対応する位置には、検出部側貫通孔７３が形成されていて、ポスト２８と対応する位置にはポスト側貫通孔７４が形成されている。そして、金属膜６５と、検出側貫通孔７３と、ポスト側貫通孔７４と、ポスト２８とは一対一の関係となっている。対応する検出側貫通孔７３及びポスト側貫通孔７４とは、ガラス基板５１ｂの外面に連続して形成される導電膜７５で封止されている。導電膜７５は、金属で形成されており、シリコン支持基板６８側においては、導電膜７５が形成されることによって、検出部２５からポスト２８へと導通可能となっている。そして、ガラス基板６１ａの第二の貫通孔７０には駆動用電極パッド４５または検出用電極パッド４６が形成されており、シリコン活性層６７側から駆動用の電気信号を伝送させる、あるいはシリコン活性層６７側へ検出された電気信号を伝送することが可能となっている。
【００６５】
以上のようにして、センサ室２６は気密に封止されているとともに、検出部２５のみを収容する構成となるので、第一の実施形態と同様に高真空状態を保つことができる。また、シリコン支持層６８側においては、金属膜６５を介して第一の配線３８及び導電膜７５によって、センサ室２６の内部の検出部２５の電極３２、３３と、外部のポスト２８とを導通させることができる。また、シリコン活性基板６７側においては、金属膜６５を介して直接駆動用電極パッド４５及び検出用電極パッド４６が接続され、外部に電気信号を伝送することができるのでポスト２８に接続する必要がない。このような構成とすることで、ポスト２８の数を半数削減することが可能であり、装置全体の小型化も図ることができる。
【００６６】
次に、このジャイロセンサ６０の製造工程を図３０から図３９の工程図に基づいて説明する。図３０から図３９は、図２８における各工程のＡ−Ａ断面を示している。この実施形態において、前述した実施形態と同様の工程については詳細の説明を省略する。
【００６７】
まず、図３０に示すように、絶縁膜形成工程として、ＳＯＩ基板６２の両面の内フレーム６３の端部となる位置において絶縁膜６４を形成する。次に、図３１に示すように、金属膜形成工程として、絶縁膜６４上に金属膜６５を形成する。次に、図３２及び図３３に示すように、検出部ポスト形成工程（１回目）として、エッチングによって、ＳＯＩ基板６２のビーム３０及びプルーフマス３１のセンサギャップと、ポスト２８、外フレーム２９及び内フレーム６３のそれぞれ一部及び切欠き６６を形成する。
【００６８】
次に、図３４に示すように、配線形成工程及び基板接合工程（１回目：シリコン活性層６７側ガラス基板６１ａ）を行う。まず、配線形成工程として、あらかじめ所定の位置に第一の貫通孔６９、第二の貫通孔７０及び貫通孔７１が形成されたガラス基板６１ａのＳＯＩ基板６２と相対する内面に電極３２、第一の配線３８を形成する。次に、基板接合工程において、ＳＯＩ基板６２にガラス基板６１ａを当接させ、陽極接合を行う。ＳＯＩ基板６２の内フレーム６３、外フレーム２９及びポスト２８とはシリコン活性層６７で形成された端部が直接当接しているので、陽極接合によってガラス基板６１ａと接合される。また、フレーム６３の端部には絶縁膜６４及び金属膜６５が形成されているが、ガラス基板６１ａと当接し押し潰される。金属膜６５は、潰れるとともに周囲に広がるが、その広がる範囲は厚みに対して約１００倍の範囲である。すなわち、０．３μｍの厚さで金属膜６５を形成した場合、陽極接合されない範囲は周囲３０μｍの範囲となる。このため、これを考慮して、内フレーム６３の絶金属膜６５が形成されていない外側の範囲を決定すれば、内フレーム６３は全周においてラス基板６１ａと接合される。さらに、金属膜６５と当接するガラス基板６１ａと当接する表面には第一の電極３８が接続されているが、内フレーム６３とガラス基板６１ａとが当接される際に、押し潰されるので、陽極接合の支障になることは無い。
【００６９】
次に、図３５に示すように、検出部ポスト形成工程（２回目）として、残りの第一の凹部３４及び第二の凹部３５を形成する。そして、図３６に示すように、配線形成工程及び基板接合工程（２回目：シリコン支持層６８側ガラス基板６１ｂ）を行う。この工程が完了した段階で、センサ室２６はガラス基板５１ａに形成される貫通孔７１から内フレーム６３に形成された切欠き６６を連通する流路を除いて、気密に閉塞された状態となっている。
【００７０】
そして、図３７に示すように、真空工程を行う。センサ室２６の内部を貫通孔７１及び対応する切欠き６６を介して真空状態とさせる。そして、センサ室２６の内部を真空状態に保ったまま封止膜７２で切欠き６６を充填し貫通孔７１を封止すれば、センサ室２６の内部は真空状態を保ったまま、気密に封じられる。
【００７１】
次に、図３８に示すように、電極パッド形成工程において、第一の貫通孔６９及び第二の貫通孔７０に、駆動用電極パッド４５または検出用電極パッド４６を形成する。最後に、図３９に示すように、導電膜形成工程において、検出部側貫通孔７３及びホスト側貫通孔７４の対応するもの同士に連続して、導電膜７５を形成する。
【００７２】
なお、上記の製造工程において各工程の順序は記載された順序に限られるものではない。例えば、検出部ポスト形成工程に先立って、絶縁膜形成工程及び金属膜形成工程を行ったが、これに限ることは無く、検出部ポスト形成工程の後に行っても良い。少なくとも対応する位置に基板接合工程でガラス基板が接合される前に、絶縁膜形成工程及び金属膜形成工程が行われれば良い。また、配線形成工程は対応する基板接合工程が行われる前に行われていれば良い。さらに、電極パッド形成工程及び導電膜形成工程は、真空工程の前に行うものとしても良い。
【００７３】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００７４】
【図１】この発明の第１の実施形態の電子機器のブロック図である。
【図２】この発明の第１の実施形態のジャイロセンサの分解立体図である。
【図３】この発明の第１の実施形態のシリコン基板の平面図である。
【図４】この発明の第１の実施形態のジャイロセンサの断面図である。
【図５】この発明の第１の実施形態のジャイロセンサの絶縁膜形成工程を示す工程図である。
【図６】この発明の第１の実施形態のジャイロセンサの金属膜形成工程を示す工程図である。
【図７】この発明の第１の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図８】この発明の第１の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図９】この発明の第１の実施形態のジャイロセンサの配線形成工程及び基板接合工程（１回目）を示す工程図である。
【図１０】この発明の第１の実施形態のジャイロセンサの検出部ポスト形成工程（２回目）を示す工程図である。
【図１１】この発明の第１の実施形態のジャイロセンサの配線形成工程及び基板接合工程（２回目）を示す工程図である。
【図１２】この発明の第１の実施形態のジャイロセンサの絶縁部封止工程を示す工程図である。
【図１３】この発明の第１の実施形態のジャイロセンサの電極パッド形成工程を示す工程図である。
【図１４】この発明の第１の実施形態のジャイロセンサの真空工程を示す工程図である。
【図１５】この発明の第２の実施形態のジャイロセンサの分解立体図である。
【図１６】この発明の第２の実施形態のシリコン基板の平面図である。
【図１７】この発明の第２の実施形態のジャイロセンサの断面図である。
【図１８】この発明の第２の実施形態のジャイロセンサの低抵抗部形成工程を示す工程図である。
【図１９】この発明の第２の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図２０】この発明の第２の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図２１】この発明の第２の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図２２】この発明の第２の実施形態のジャイロセンサの配線形成工程及び基板接合工程（１回目）を示す工程図である。
【図２３】この発明の第２の実施形態のジャイロセンサの検出部ポスト形成工程（２回目）を示す工程図である。
【図２４】この発明の第２の実施形態のジャイロセンサの配線形成工程及び基板接合工程（２回目）を示す工程図である。
【図２５】この発明の第２の実施形態のジャイロセンサの真空工程を示す工程図である。
【図２６】この発明の第２の実施形態のジャイロセンサの電極パッド形成工程を示す工程図である。
【図２７】この発明の第３の実施形態のジャイロセンサの分解立体図である。
【図２８】この発明の第３の実施形態のシリコン基板の平面図である。
【図２９】この発明の第３の実施形態のジャイロセンサの断面図である。
【図３０】この発明の第３の実施形態のジャイロセンサの絶縁膜形成工程を示す工程図である。
【図３１】この発明の第３の実施形態のジャイロセンサの金属膜形成工程を示す工程図である。
【図３２】この発明の第３の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図３３】この発明の第３の実施形態のジャイロセンサの検出部ポスト形成工程（１回目）を示す工程図である。
【図３４】この発明の第３の実施形態のジャイロセンサの配線形成工程及び基板接合工程（１回目）を示す工程図である。
【図３５】この発明の第３の実施形態のジャイロセンサの検出部ポスト形成工程（２回目）を示す工程図である。
【図３６】この発明の第３の実施形態のジャイロセンサの配線形成工程及び基板接合工程（２回目）を示す工程図である。
【図３７】この発明の第３の実施形態のジャイロセンサの真空工程を示す工程図である。
【図３８】この発明の第３の実施形態のジャイロセンサの電極パッド形成工程を示す工程図である。
【図３９】この発明の第３の実施形態のジャイロセンサの導電膜形成工程を示す工程図である。
【符号の説明】
【００７５】
１  電子機器
２、５０、６０  ジャイロセンサ（力学量センサ）
２０、５１、６１  ガラス基板
２１、５２、６２  ＳＯＩ基板（シリコン基板）
２５  検出部
２６  センサ室
２７、５３、６３  内フレーム（フレーム）
２８  ポスト
３４  第一の凹部
３５  第二の凹部
３６、６４  絶縁膜
３７、６５  金属膜
３８  第一の配線（配線）
３９  第二の配線
４０  絶縁部
５４  低抵抗部
７３  検出部側貫通孔
７４  ポスト側貫通孔
７５  導電膜
【図１】
2007107980.tif 000003
【図２】
2007107980.tif 000004
【図３】
2007107980.tif 000005
【図４】
2007107980.tif 000006
【図５】
2007107980.tif 000007
【図６】
2007107980.tif 000008
【図７】
2007107980.tif 000009
【図８】
2007107980.tif 000010
【図９】
2007107980.tif 000011
【図１０】
2007107980.tif 000012
【図１１】
2007107980.tif 000013
【図１２】
2007107980.tif 000014
【図１３】
2007107980.tif 000015
【図１４】
2007107980.tif 000016
【図１５】
2007107980.tif 000017
【図１６】
2007107980.tif 000018
【図１７】
2007107980.tif 000019
【図１８】
2007107980.tif 000020
【図１９】
2007107980.tif 000021
【図２０】
2007107980.tif 000022
【図２１】
2007107980.tif 000023
【図２２】
2007107980.tif 000024
【図２３】
2007107980.tif 000025
【図２４】
2007107980.tif 000026
【図２５】
2007107980.tif 000027
【図２６】
2007107980.tif 000028
【図２７】
2007107980.tif 000029
【図２８】
2007107980.tif 000030
【図２９】
2007107980.tif 000031
【図３０】
2007107980.tif 000032
【図３１】
2007107980.tif 000033
【図３２】
2007107980.tif 000034
【図３３】
2007107980.tif 000035
【図３４】
2007107980.tif 000036
【図３５】
2007107980.tif 000037
【図３６】
2007107980.tif 000038
【図３７】
2007107980.tif 000039
【図３８】
2007107980.tif 000040
【図３９】
2007107980.tif 000041