(57)【要約】【課題】スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させるための方法、回路、及びシステムを提供する。【解決手段】スプレッドスペクトラムクロック信号を発生させる方法は、同期システムのためのスプレッドスペクトラムクロック信号を提供するために選択される複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を含む。【選択図】図４
2007259435.tif 000002
【特許請求の範囲】
【請求項１】
同期システムのためのスプレッドスペクトラムクロック信号を供給するために選択される複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を備えることを特徴とするスプレッドスペクトラムクロック信号発生方法。
【請求項２】
前記高周波クロック信号を遅延させる段階は、
スプレッドスペクトラムクロック信号を供給するために擬似ランダムに選択される前記複数の遅延された高周波クロック信号を提供するために前記高周波クロック信号を遅延させる段階を備えることを特徴とする請求項１に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項３】
前記高周波クロック信号は、各々が複数の相異なる時間間隔のうちから一つに相当する前記複数の遅延された高周波クロック信号を供給するために前記複数の相異なる時間間隔に対して遅延されることを特徴とする請求項２に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項４】
前記スプレッドスペクトラムクロック信号発生方法は、
各々がクロッキングのために提供される入力信号を有するレジスタの相当する複数のステージで前記複数の遅延された高周波クロック信号を複数のクロック信号として提供する段階をさらに備え、
前記レジスタのクロックド出力は、前記複数の遅延された高周波クロック信号を提供することを特徴とする請求項３に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項５】
前記スプレッドスペクトラムクロック信号発生方法は、
高周波クロック信号サイクルの倍数に応答してアップデートされた複数の選択信号に基づいて前記複数の遅延された高周波クロック信号のうちから何れか一つの遅延された高周波クロック信号を擬似ランダムに選択する段階をさらに備えることを特徴とする請求項２に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項６】
前記複数の遅延された高周波クロック信号のうちから何れか一つの遅延された高周波クロック信号を擬似ランダムに選択する段階は、前記スプレッドスペクトラムクロック信号のために次のクロックエッジを提供するために使われる前記遅延された高周波クロック信号を変化させることを特徴とする請求項５に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項７】
前記スプレッドスペクトラムクロック信号発生方法は、
高周波クロック信号のサイクルの倍数に応答して前記複数の遅延された高周波クロック信号を供給するために前記複数の相異なる時間間隔を擬似ランダムに変化させる段階をさらに備えることを特徴とする請求項６に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項８】
前記スプレッドスペクトラムクロック信号発生方法は、
前記高周波クロック信号のサイクルの倍数を提供するために前記高周波クロック信号を分周する段階をさらに備えることを特徴とする請求項７に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項９】
前記高周波クロック信号は、前記複数の遅延された高周波クロック信号を提供するために分周され、前記複数の遅延された高周波クロック信号は前記スプレッドスペクトラムクロック信号のための次のクロック信号エッジを提供するために使われる前記遅延された高周波クロック信号を変化させるために前記分周された高周波クロック信号の二倍の周波数を有する高周波クロック信号のサイクルの倍数に応答して擬似ランダムに選択されることを特徴とする請求項２に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１０】
前記スプレッドスペクトラムクロック信号発生方法は、
前記分周された高周波クロック信号のサイクルの倍数に応答して前記複数の遅延された高周波クロック信号を供給する複数の他の時間間隔を擬似ランダムに変更する段階と、
前記高周波クロック信号のサイクルの倍数に応答してアップデートされた複数の選択信号に基づいて前記複数の遅延された高周波クロック信号のうちから何れか一つを擬似ランダムに選択する段階と、をさらに備えることを特徴とする請求項９に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１１】
低周波クロック信号を複数の相異なる時間でクロッキングのための複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を備えることを特徴とするスプレッドスペクトラムクロック信号発生方法。
【請求項１２】
前記高周波クロック信号の周波数は、少なくとも前記低周波クロック信号の周波数の2倍であることを特徴とする請求項１１に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１３】
前記遅延は、
複数の遅延された低周波クロック信号を供給するために前記低周波クロック信号を前記複数の他の時間でクロッキングのための前記複数の遅延された高周波クロック信号を供給するために前記高周波クロック信号を遅延させることを特徴とする請求項１１に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１４】
前記スプレッドスペクトラムクロック信号発生方法は、
スプレッドスペクトラムクロック信号を提供するために前記複数の遅延された低周波クロック信号のうちから一つを擬似ランダムに選択する段階をさらに備えることを特徴とする請求項１３に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１５】
前記複数の遅延された低周波クロック信号のうちから一つを擬似ランダムに選択する段階は、
前記複数の遅延された低周波クロック信号のうちから前記高周波クロック信号に応答して擬似ランダムに選択される遅延された低周波クロック信号を変更する段階を備えることを特徴とする請求項１４に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１６】
前記遅延は、
前記複数の遅延された高周波クロック信号を提供するために非順次的ロジック(non-sequential logic)を使って前記高周波クロック信号を遅延させることを特徴とする請求項１１に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１７】
前記遅延は粗い遅延(coarsely delaying)を含み、前記スプレッドスペクトラムクロック信号発生方法は、
前記高周波クロック信号に応答して前記非順次的ロジックを使って供給される複数の遅延を擬似ランダムに変更する段階をさらに備えることを特徴とする請求項１６に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１８】
前記スプレッドスペクトラムクロック信号発生方法は、
前記非順次的ロジックを使って供給される前記複数の遅延を擬似ランダムに変更するのに使われる高周波クロック信号を分周する段階をさらに備えることを特徴とする請求項１７に記載のスプレッドスペクトラムクロック信号発生方法。
【請求項１９】
クロック信号を受信し、該クロック信号に基づいて複数の遅延されたクロック信号を出力させる遅延回路と、
前記クロック信号に応答して複数の遅延されたクロック選択信号を発生させる擬似ランダムクロック選択信号発生器と、
前記擬似ランダムクロック選択信号発生器と前記遅延回路とに接続され、前記複数の遅延されたクロック信号のうちから一つを擬似ランダムに選択するマルチプレクサ(multiplexer)回路と、を備えることを特徴とするスプレッドスペクトラムクロック信号発生回路。
【請求項２０】
前記スプレッドスペクトラムクロック信号発生回路は、
前記遅延回路に接続される擬似ランダム微細遅延制御信号発生器をさらに備え、前記遅延回路は前記複数の遅延されたクロック信号に含まれるための複数の微細遅延のうちから一つをさらに選択することを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２１】
前記擬似ランダム微細遅延制御信号発生器は、微細遅延クロック信号のサイクルの倍数に応答して前記複数の遅延された高周波クロック信号のそれぞれのための複数の他の時間区間のうちから一つを擬似ランダムに提供するために微細遅延クロック信号に応答して複数の擬似ランダム微細遅延制御信号を提供することを特徴とする請求項２０に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２２】
前記スプレッドスペクトラムクロック信号発生回路は、
前記擬似ランダム微細遅延制御信号発生器に接続され、前記クロック信号に応答して前記微細遅延制御信号を供給するクロック分周回路をさらに備えることを特徴とする請求項２１に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２３】
前記クロック信号は高周波クロック信号を含み、前記スプレッドスペクトラムクロック信号発生回路は、
前記複数の遅延されたクロック信号に接続され、前記マルチプレクサ回路にサンプリングされた入力信号を供給するために前記複数の遅延されたクロック信号に応答して他の時間区間で入力信号をサンプリングする複数の順次的装置をさらに備えることを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２４】
前記クロック信号は高周波クロック信号を含み、前記スプレッドスペクトラム発生回路は、
前記複数の遅延されたクロック信号に接続され、サンプリングされた遅延された(sampled delayed)複数の低周波クロック信号を前記マルチプレクサ回路に供給するために前記複数の遅延されたクロック信号に応答して低周波クロック信号をサンプリングする多数の順次的装置をさらに備えることを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２５】
前記スプレッドスペクトラムクロック信号発生回路は、
前記遅延回路に連結されて前記クロック信号を前記遅延回路に供給するために高周波クロック信号を1/2に分周するクロック分周回路をさらに備えることを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２６】
前記遅延回路は、
互いに直列に接続され、各々の遅延されたクロック信号出力を提供するために各々の出力端を備える複数のインバータステージと、
前記インバータステージの各々に接続された複数のプルアップ負荷と、
前記インバータステージの各々に接続された複数のプルダウン負荷と、を備えることを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２７】
前記複数のプルアップ負荷と前記複数のプルダウン負荷は、微細遅延制御信号に接続されて前記複数のインバータのプルアップ速度とプルダウン速度とを可変するために複数のトランジスタのうちから対応する一つを擬似ランダムに選択することを特徴とする請求項２６に記載のスプレッドスペクトラムクロック信号発生回路。
【請求項２８】
前記遅延回路は、
互いに直列に接続され、各々の遅延されたクロック信号出力を提供するために各々の出力端を備える複数のインバータステージと、
前記複数のインバータステージの前記出力端に接続された複数の微細遅延調整回路と、を備え、
前記複数の微細遅延調整回路は、
電源バイアス電圧と前記複数のインバータステージのうちから対応するインバータステージの対応する出力端に接続されるバイアストランジスタと、
他の複数の容量性負荷と前記複数の微細遅延制御信号のうちから一つの微細遅延制御信号に接続される複数の容量性負荷選択トランジスタと、を備え、
前記複数の容量性負荷選択トランジスタは、前記複数の微細遅延制御信号に応答して前記バイアストランジスタに選択可能な容量性負荷を供給することを特徴とする請求項１９に記載のスプレッドスペクトラムクロック信号発生方法
【請求項２９】
請求項１９に記載のスプレッドスペクトラムクロック信号発生回路を備えるディスプレイドライバ集積回路。
【請求項３０】
LCDパネルにRGBデータのクロッキングのための複数のスプレッドスペクトラムクロック信号を発生させるスプレッドスペクトラムクロック信号発生器を備え、前記複数のスプレッドスペクトラムクロック信号は前記複数のクロックエッジの擬似ランダム選択または擬似ランダムに選択される前記クロックエッジに擬似ランダム微細調整のうちから少なくとも何れか一つを使って発生するLCDパネルにデータをドライビングするためのクロック回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子工学に係り、より詳細には、スプレッドスペクトラムクロッキングのための方法、回路、及びシステムに関する。
【背景技術】
【０００２】
スプレッドスペクトラムクロッキング(spread-spectrum clocking)は、一般的な狭帯域(narrow-band)クロック信号をさらに広い周波数範囲にかけて含まれたエネルギを拡張させて広帯域化(broad-banding)することで電磁波干渉(electro-magnetic interference、以下、EMIと言う)を減少させるために使われて来た。
【０００３】
信号をさらに広い周波数範囲に広帯域化することは、例えば、クロック信号のクロックエッジ(edge)が同時に互いにオフセット(offset)を有するようにするためにクロック信号の周波数成分を拡散することで、これによりEMIを減少させることが出来る。
【０００４】
スプレッドスペクトラムクロックの発生は、多くのアプローチ(または、方法)を使って実現可能である。あるアプローチは、スプレッドスペクトラム出力を発生させるために位相同期ループ(phase locked loop; PLL)を利用する。
【０００５】
このようなPLLに基づいたアプローチの例は、特許文献１に説明されている。他のアプローチによれば、スプレッドスペクトラムクロックは、遅延素子(delay units)によって提供することが出来る。
【０００６】
遅延素子を利用したアプローチで、遅延コントロール(control)回路は、係わるセル(associated cell)によって提供される遅延を変更させるために利用出来る。クロック信号は、最初の出力を発生させるためにセルのうちから最初のセルに供給されて順々に後続セルに印加される。最後のセルの出力は、スプレッドスペクトラム出力を提供するために利用される。このようなアプローチは、特許文献２に開示されている。
【０００７】
スプレッドスペクトラムクロッキングのまた他のアプローチには、EMIを減少させるために周波数領域でノイズ電力スペクトル(noise power spectrum)を拡張させるためにスイッチングレギュレータ制御ブロック(switching regulator control block)の位相変調(または、ディザリング(dithering))を提供するのに擬似ランダム(pseudo random)変調技術が使われる。
【０００８】
このようなアプローチでは、NビットMシーケンス(N-bit M-sequence)発生器は、擬似ランダム信号を発生させるためのクロックによって駆動される。また、シフトレジスタ(shift register)は、スプレッドスペクトラムクロッキングのためにパルス(pulse)幅変調コントローラ出力を遅延させるためのクロックによって駆動される。このようなディザリングアプローチは、Dept. of Electronic Engineering、Gunma University、1-5-1 Tenjin-cho Kiryu 376-8515 Japanのサダムラなど(Sadamura et al)が提示した「Spread-Spectrum Clocking in Switching Regulator to Reduce EMI」に説明されている。
【特許文献１】アメリカ特許No.6,167,103
【特許文献２】アメリカ公開特許No.2004-0095988
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的な課題は、スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させるための方法、回路、及びシステムを提供することである。
【課題を解決するための手段】
【００１０】
このような実施形態において、スプレッドスペクトラムクロック信号を発生させるための方法は、同期システムのためのスプレッドスペクトラム信号を供給するために一つが選択される多数の遅延された高周波クロック信号を発生させるために高周波クロック信号を遅延させる段階を備える。
【００１１】
本発明による一部実施形態で、スプレッドスペクトラム信号を供給するための方法は、相異なる多数の時間で低周波クロック信号をクロッキングさせるための多数の遅延された高周波クロックを供給するために高周波クロック信号を遅延させる段階を含む。
【００１２】
本発明による他の実施形態で、スプレッドスペクトラムクロック信号発生器回路は、クロック信号を受信して前記受信されたクロック信号に基づいて多数の遅延されたクロック信号を提供する遅延回路を含む。擬似ランダムクロック選択信号発生器は、前記クロック信号に応答して多数の遅延されたクロック選択信号を発生させる。
【００１３】
マルチプレクサ回路は、前記擬似ランダムクロック選択信号発生器と遅延回路とに接続され、前記多数の遅延されたクロック信号のうちから一つの遅延されたクロック信号を擬似ランダムに選択する。
【発明の効果】
【００１４】
本発明の多様な実施形態による方法、回路、及びシステムによって発生する遅延された高周波クロック信号をスプレッドスペクトラムクロッキングに利用することでEMIを減少させることが出来る。
【発明を実施するための最良の形態】
【００１５】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に付された同一参照符号は、同一部材を表わす。
【００１６】
本明細書で使われた"及び/または"は、或るまたはすべての係わるリストされた(listed)構成要素の組合わせを含む。或る素子が他の素子に"連結"または"接続"の意味は、素子が他の素子に直接的に連結されるか、結合されるかまたは素子の間に位置することを意味する。
【００１７】
たとえ、第一、第二などの用語が多様な素子を説明するために使われたとしても、このような用語によってこのような素子が制限されることはない。このような用語は、単に素子を互いに区別したものである。したがって、第1素子は、本発明の思想を外れず、第2素子と呼ぶことが出来る。別途の定義がなければ、ここで使われたすべての用語(技術用語と学術用語とを含む)は、本発明が属する分野の当業者によって共通的に理解されるので同じ意味を有する。辞書を使って共通的に定義される用語は係わる分野の環境で有する彼らの意味と一致するように解釈されなければならず、本明細書で別途の定義がない限り、理想化するか公式的な観念を脱するように解釈されてはならない。
【００１８】
本発明による実施形態は、スプレッドスペクトラムクロック信号を発生させるために一つが選択される多数の遅延されたクロック信号を供給するために高周波クロック信号を遅延させることでスプレッドスペクトラムクロックを発生させるための回路、方法、及びシステムを提供する。
【００１９】
本発明による実施形態で、多数の遅延された高周波クロック信号は、システム(system)の全体の同期動作に対して利用される高周波信号を遅延させることで提供される。高周波クロック信号を遅延させることは、スプレッドスペクトラムクロック信号を供給するために選択される多数の遅延された高周波クロック信号を提供する。
【００２０】
本発明による実施形態で、多数の遅延された高周波クロック信号は、スプレッドスペクトラムクロック信号を提供するための多数の高周波クロック信号のうちから一つを選択するためのマルチプレクサ(MUX)回路に直接印加される。より詳細には、選択回路は、遅延された高周波クロック信号がMUXによって選択されることでスプレッドスペクトラムクロック信号になることを変えることが出来る。
【００２１】
その上、選択回路は、選択回路がスプレッドスペクトラムクロック信号のエッジ(edges)に利用される多数の遅延されたクロック信号の各々から他のエッジを選択させるために多数の遅延された高周波クロック信号を発生させるのに利用される高周波信号の周期の数に応答して遅延された高周波クロック信号の選択を変えることが出来る。
【００２２】
本発明による他の実施形態において、多数の遅延された高周波クロック信号を提供するのに利用される遅延回路は、多数の遅延されたクロック信号のエッジが同時に互いにオフセットを有するようにするために多数の遅延された高周波クロック信号の各々が他の時間間隔で遅延させるために高周波クロック信号を遅延させることが出来る。
その上に、微細遅延調整回路は、多数の遅延された高周波クロック信号に含まれたエッジのタイミングを相対的に短時間に調節するために遅延回路によって供給される時間区間を変更できる。
【００２３】
本発明による他の実施形態で、微細遅延調整回路は、MUX回路が微細遅延調整を有する多数の遅延された高周波クロック信号のうちから一つを選択するために選択回路の動作とともに多数の遅延された高周波クロック信号を提供するために供給される時間間隔を調整するために利用される(すなわち、微細遅延調整と遅延された高周波クロック信号の選択の組合わせが利用される)。
【００２４】
例えば、このような組合わせは、M×Nの擬似ランダムシーケンス(pseudo-random sequence)を効果的に提供する。Mは、高周波クロック信号の周波数の周期であり、Nは、微細遅延調整回路を制御するために利用されるクロック信号の周波数を表わす。
【００２５】
本発明による他の実施形態で、遅延された高周波クロック信号は、クロックされたレジスタ回路を介してMUXに供給される。本発明による他の実施形態で、多数の遅延された高周波クロック信号は、遅延回路からMUXに直接印加される(すなわち、クロックされたレジスタ回路の干渉なし)。
【００２６】
しかし、本発明によるまた他の実施形態でシステムクロックは、多数の遅延された高周波クロック信号のうちから一つを選択するためのMUXの駆動のための選択回路に供給され、遅延された高周波クロック信号の各々に適用される時間間隔の調整のための遅延調整回路だけではなく、遅延される高周波クロック信号入力として遅延回路に供給される。
【００２７】
本発明によるこのような実施形態で、遅延回路に供給されたクロック信号は、選択信号に供給されたクロック信号に基づくことができ、さらに、システムクロックが遅延回路に供給されたクロックの周波数の少なくとも二倍に動作させるために分周されることもある。
【００２８】
図１は、本発明の多様な実施形態内で複数の遅延高周波クロック信号からスプレッドスペクトラムクロック信号を発生させるのに使われる回路と方法とを表わす。
図１を参照すれば、高周波クロック信号は、遅延回路１００と選択回路１１５とに供給される。遅延回路１００は、複数の遅延されたクロック信号D1〜D4を供給するために高周波クロック信号を複数の他の時間間隔で遅延させる。たとえ、遅延回路１００の4個の出力信号のみが図示されているとしても、追加的なまたはさらに少ない出力が供給されることもある。そして、ここに図示された他の回路も図示されたものよりさらに少ないか、さらに多い信号を使うことができる。
【００２９】
本発明による或る実施形態において、遅延回路１００は、出力(すなわち、多数の遅延された高周波クロック信号)が、例えば、図２に図示された波形D1〜D4のように同時に互いにオフセット(または、相異なる位相)を有するように他の時間間隔で高周波クロック信号を遅延させる構造を有している。
【００３０】
多数の遅延された高周波クロック信号は、クロックドレジスタ(clocked register)回路１０５に供給される。遅延された多数の高周波クロック信号の各々は、レジスタ回路１０５によってレジスタ回路１０５に供給される入力信号を相異なる時間でサンプリング(sampling)するためのクロック信号として使われる。
【００３１】
図２に図示されたように、遅延されたエッジ出力Q1〜Q4を提供するために入力信号の値が他の時間でサンプリングされるようにするため、入力信号は多数の遅延された高周波クロック信号D1〜D4の各々を利用するレジスタ回路１０５によってサンプリングされる。
【００３２】
言い替えれば、遅延された高周波クロック信号D1〜D4のエッジの各々は、互いにオフセットになるために、遅延された高周波クロック信号の各々は、図２に図示されたように他の時間に入力信号をサンプリングする。したがって、レジスタ回路１０５は、クロック入力に利用される遅延された高周波クロック信号の各々に対応する多数のセルを備える。
入力信号は、遅延されたエッジ出力Q1〜Q4が各々のクロック信号D1〜D4によってサンプリングされた以後に、入力信号の値をセルに反映するために各々のセルにデータとして提供される。
【００３３】
図１を参照すれば、レジスタ回路１０５は、遅延された高周波クロック信号の各々によってサンプリングされた入力信号の値の各々に対応する多数の遅延されたエッジ出力Q1〜Q4を供給(または、出力)する。
出力クロックQ1〜Q4は、MUX回路１１０に供給される。MUX回路１１０は、選択回路１１５によって供給される選択信号に応答して多数のクロック出力Q1〜Q4のうちから一つを選択する。
【００３４】
遅延されたエッジ出力Q1〜Q4を高周波スプレッドスペクトラムクロック信号のための基として使うことは、単に遅延されたクロック信号のみを使ってスプレッドスペクトラムクロック信号を発生させる従来技術の問題点を回避するのに助けになる。より詳細には、同期システムで単に遅延されたクロック信号のみを利用する従来技術は、遅延されたクロックが実質的にクロックサイクルを見逃す、特に、相対的に低い周波数で問題点を引き起こす。
【００３５】
逆に、本発明の多様な実施形態で、遅延されたクロック信号とともに遅延されたクロックエッジの使用は、クロックサイクルを見逃す可能性を減少させることで同期システムで使われるためのクロックシステムに対する適合性を増加させるだけでなく、EMIを減少させる。
【００３６】
選択回路１１５は、MUX回路１１０がクロック信号出力Q1〜Q4のうちから如何なるものが図３に図示されたように、スプレッドスペクトラムクロック信号出力に選択されるかを変えるように選択信号を提供する。
より詳細には、選択回路１１５は、MUX回路１１０がスプレッドスペクトラムクロック信号を供給するためにクロック出力Q1〜Q4のうちから如何なるものが選択されるかを周期的に変えるよう動作できる。
【００３７】
例えば、図２に図示されたように、選択回路１１５は、スプレッドスペクトラムクロック信号を供給するためにクロック出力Q3が最初に選択されるようにMUX回路１１０を制御することもある。
したがって、図２でAで表記されたクロックエッジは、MUX回路１１０から供給されるスプレッドスペクトラムクロック信号で最初のエッジを表わす。次に、選択回路１１５は、クロック信号Q4が選択されるようにMUX回路１１０に供給される選択信号を変更させる。したがって、クロック出力Q4のクロックエッジBは、スプレッドスペクトラムクロック信号で次を表わす。
【００３８】
次に、選択回路１１５は、MUX回路１１０がスプレッドスペクトラムクロック信号を供給するためにクロック出力Q1を選択させるために多数の選択信号を変化させる。したがって、クロック出力Q1のクロックエッジCは、スプレッドスペクトラムクロック信号の次のクロックエッジとして供給される。
【００３９】
最後に、選択回路１１５は、クロック出力Q2がスプレッドスペクトラムクロック信号を供給するために選択させるために、選択信号を変化させる。したがって、クロック出力Q2のクロックエッジDがスプレッドスペクトラムクロック信号に含まれた次のクロックエッジとして選択される。
【００４０】
選択回路１１５は、同時にスプレッドスペクトラムクロック信号を提供するのに使われるクロックエッジの拡散を増加させるために擬似ランダムな周期順序によって出力Q1〜Q4を選択させるためにMUX回路１１０に選択信号の擬似ランダムシーケンスを供給するために、線形軌還シフトレジスタ(linear feedback shift register)を使うことができる。擬似ランダムシーケンスは、EMIをさらに減少させる。
【００４１】
前述したように、スプレッドスペクトラムクロック信号は、スプレッドスペクトラムクロック信号のエッジがEMIを減少させるためにクロック信号の周波数内容(content)を拡散させる同期システムによって使われる他のクロックエッジに対して同時にシフトさせるために発生することが出来る。
【００４２】
図４は、本発明の多様な実施形態による遅延回路を使ってスプレッドスペクトラムクロック信号を発生させる回路と方法とを表わすブロック図である。図４を参照すれば、前述したように高周波クロック信号(CLOCK SIGNAL)は、選択回路１１５だけでなく、遅延回路１００にも印加される。
【００４３】
遅延回路１００と選択回路１１５とに直接印加される高周波クロック信号(CLOCK SIGNAL)は、高周波クロック信号の周波数を低下させるために高周波クロック信号を分周するクロック分周回路１２０にも印加される。したがって、分周されたクロック信号の周期は、高周波クロック信号の周期の倍数になる。
【００４４】
クロック分周回路１２０によって提供される分周されたクロック信号は、微細遅延調整回路１２５に印加される。微細遅延調整回路１２５は、対応する複数の遅延された高周波クロック信号を遅延するのに使われる時間区間を変化させうる選択信号を遅延回路１００に印加する。
【００４５】
本発明による多様な実施形態で、微細遅延調整回路１２５は、遅延回路１００に印加される選択信号をランダムまたは擬似ランダムに変更できる。例えば、本発明による多様な実施形態で、微細遅延調整回路１２５は、高周波クロック信号を遅延させるのに使われる他の時間区間が同時にスプレッドスペクトラムクロック信号を提供するために使われるクロックエッジの拡散(spreading)を増加させるために(これは、EMIをさらに減少させうる)、擬似ランダム周期によって印加されるために遅延回路１００に選択信号の擬似ランダムシーケンスを提供する線形軌還シフトレジスタを使うことができる。
【００４６】
クロック分周回路１２０は、微細遅延調整回路１２５にさらに低い周波数を有するクロック信号を提供するために高周波クロック信号を分周する所定の回路である。例えば、本発明による多様な実施形態で、クロック分周回路１２０は、微細遅延調整回路１２５に供給されるクロック信号の周波数を遅延回路１００と選択回路１１５とに直接供給される高周波クロック信号の周波数の半分にするために高周波クロック信号を2で分周するトグルフリップフロップ(toggle flip-flop)回路のようなクロック分周器であってもよい。
【００４７】
さらに、選択回路１１５によって供給される選択信号の変化と微細遅延調整回路１２５によって供給される選択信号の変換の組合わせは、EMIをさらに減少させることが出来る。
より詳細には選択回路１１５は、遅延高周波クロック信号がスプレッドスペクトラムクロック信号のための各々のクロックエッジを供給するために擬似ランダムに選択させるためにMUX回路１１０に供給される選択信号を変更できる。
【００４８】
また、微細遅延調整回路１２５によって供給される選択信号は、MUX回路１１０に供給される複数の遅延された高周波クロック信号を供給するために使われる時間間隔をおいて擬似ランダムに変わることも出来る。
したがって、スプレッドクロック信号は、MUX回路１１０に供給される擬似ランダムに選択されたクロックエッジだけではなく、遅延された高周波クロック信号を発生させるのに使われる擬似ランダムに変更された時間間隔を含む。したがって、さらに多くのEMIを減少させることが出来る。
【００４９】
図５は、本発明の多様な実施形態による遅延回路の構造図である。図５を参照すれば、遅延回路１００は、高周波クロック信号を供給されるランダム(すなわち、ノンクロックド(non-clocked))ロジック(logic)を含むことが出来る。また、選択信号S1〜S3とS1B〜S3Bは、図５に図示されたプルアップ(pullup)/プルダウントランジスタ(pulldown transistor)に供給される。
【００５０】
遅延回路１００の複数の出力端CK1、CK2、CK3、及びCK4に相当するプルアップ/プルダウントランジスタの大きさが出力端の相異なる時間遅延を可能にするために出力端に供給される時間遅延を相異ならせる図５に図示されたプルアップ/プルダウントランジスタは、各々異なる大きさを有している。
【００５１】
例えば、高周波クロック信号の入力とCK1の出力と間の時間間隔が、入力端にクロック信号の到着から順次な出力端CK2〜CK4での出力までの時間間隔より短くするために出力端CK1に先行するプルアップ/プルダウントランジスタの大きさを調節する。
同様に、高周波信号の入力からCK2の出力までの時間間隔がCK1の出力までの時間間隔よりは長いが、CK3とCK4とに連関された時間間隔より短くするためにCK2に連関されたプルアップ/プルダウントランジスタの大きさを調節することが出来る。
【００５２】
また、入力端での高周波クロック信号の到着からCK3での出力までの時間間隔がCK2での出力までの時間間隔よりは大きく、CK4での出力までの時間間隔よりは長くするために出力端CK3に連関されたプルアップ/プルダウントランジスタの大きさを調節することが出来る。
結局、入力端での高周波クロック信号の到着からCK4での出力までの時間間隔がCK1ないしCK3各々に連関された時間間隔より長くするためにCK4に連関されたプルアップ/プルダウントランジスタの大きさを調節する。
【００５３】
作動中に、図５に図示された遅延回路１１０は、遅延回路１１０の複数の出力端の各々に供給される時間間隔が微細遅延調整回路１２５からの選択信号に応答して変化するようにできる。
例えば、図６に図示されたように、微細遅延調整回路１２５が選択信号S1〜S3を出力すれば、図５に図示された遅延回路１００は、選択信号S1〜S3、S1B〜S3Bの組合わせによってイネーブルされるプルアップ/プルダウントランジスタをターンオン(turn on)できる。
【００５４】
したがって、遅延回路１００は、出力端CK1に対する最初の時間間隔、出力端CK2に対する二番目の時間間隔、出力端CK3に対する三番目の時間間隔、及び出力端CK4に対する四番目の時間間隔のために入力端に供給されるクロック信号を遅延させることが出来る。
しかし、微細遅延調整回路１２５によって供給される選択信号が変化すれば、出力端CK1〜CK4に対して他の時間遅延を使うために他の選択信号は、遅延回路１００の出力端の各々に対応する他のプルアップ/プルダウントランジスタをイネーブルさせる。
【００５５】
より詳細には、プルアップ/プルダウントランジスタを駆動するのに使われるインバータがプルアップ/プルダウントランジスタのうちから如何なるものが活性化されるかによってさらに早くまたはさらに遅く駆動するように、各々の出力端に対する時間間隔が出力信号に基づいて変わるために出力信号の他の組合わせは、プルアップ/プルダウントランジスタ(各々が互いに相対的に異なる大きさを有する)の他の組合わせを可能にする。
【００５６】
したがって、図６に図示されたように、微細遅延調整回路１２５は、図５に図示された遅延回路１００で説明さしたように、最初のサイクル(cycle1)間にレジスタ回路１０５に供給される信号D1〜D4のエッジに適用される(introduced)遅延を微細に調整するように選択信号S1〜S3/S1B〜S3Bを供給できる。
より詳細には、図６に図示されたように、分周されたクロックは、クロックエッジCK1に遅延T1を適用するために選択信号S1〜S3/S1B〜S3Bの状態に基づいて遅延回路１００の最初の端(stage)によって遅延される。
【００５７】
さらに、遅延回路１００の二番目の端は、CK2を供給するためにT1とは異なる二番目の遅延T2をCK1に適用させる。二番目の出力端の出力CK2は、クロック信号CK3を供給するための三番目の遅延T3を含むために遅延回路１００の三番目の端によって遅延される。
さらに、遅延回路１００の四番目の端は、出力CK4を供給するために四番目の遅延T4を受け入れる。前述したように、遅延回路１００の各々の端によって受け入れられる(introduced)遅延は、各々の端に供給される選択信号が同一であってもプルアップ/プルダウン回路に含まれたトランジスタの相異なる差に基づいて相異なる。
【００５８】
図６に図示されたように、分周されたクロック信号の次のサイクル(cycle2)間に、遅延は遅延回路１００によって供給されるクロック信号のエッジで適用される。
しかし、隣接したクロックエッジを互いに分離させる遅延T1〜T4は、遅延回路１００に供給される選択信号が分周されたクロック信号の最初のサイクルと二番目のサイクルとの間で変化するためにサイクル1で示されたよりさらに異なる。
したがって、図６に図示された本発明による実施形態で、クロックエッジCK1〜CK4で適用される遅延は、EMIをさらに減少させるためにさらに微細にランダム/擬似ランダムに可変される。
【００５９】
図７は、本発明の多様な実施形態による遅延回路１００の回路図である。図７を参照すれば、バイアストランジスタは、各々が容量性(capacitive)負荷C1〜C3を有する負荷トランジスタの連結によって高周波クロック信号入力端に接続される。
作動時に、選択信号S1〜S3は、接続された容量性の負荷C1〜C3を有する負荷トランジスタのゲートに供給される。図６を参照して言及したように、選択信号は、負荷トランジスタのうちから如何なる負荷トランジスタが高周波クロック信号に他の容量性の付加を提供することで活性化されるか、如何なるトランジスタが順に高周波クロック信号の遅延のための他の時間遅延を提供するかを選択する。
【００６０】
図７では、たとえ遅延のための一つのセルのみが図示されたとしても、追加的なセルが遅延回路１００の出力端の各々に使うことができる。
作動時、もし電源電圧が相対的に低ければ、バイアスされたトランジスタのさらに少ないターンオン(turn on)に起因してクロック信号ラインがさらに少ないキャパシタンス負荷を有するために、バイアストランジスタはさらに少ないバイアストランジスタをターンオンさせることで電源変動に増加された免疫性を提供できる。
【００６１】
逆に、もし電源電圧が相対的に高ければ、クロック信号の遅延のために供給される時間遅延を増加させるように高周波クロック信号がさらに大きいキャパシタンスに連結させるために、バイアストランジスタはさらに多くターンオンされる(すなわち、さらに大きいキャパシタンスは、高周波クロック信号をさらに多く遅延されるようにする)。
したがって、図７に図示された遅延回路１００は、電源変動にもかかわらず高周波クロック信号の遅延のためのさらに一定した時間間隔を供給することで電源電圧変動に向上した免疫性を提供する。
【００６２】
図８は、本発明の多様な実施形態によるスプレッドスペクトラムクロック信号を発生させるための方法と回路とを表わすためのブロック図である。図８を参照すれば、高周波クロック信号(CLOCK SIGNAL)は、選択回路１１５とクロック分周回路１２０とに供給される。クロック分周回路１２０は、高周波クロック信号を分周し、分周されたクロックを遅延回路１００に供給する。
【００６３】
遅延回路１００は、各々が相異なる時間間隔で遅延される複数の遅延された高周波クロック信号を提供するために分周された高周波クロック信号を相異なる時間に遅延させる。複数の遅延された高周波クロック信号は、高周波クロック信号に応答する選択回路１１５による選択のためにMUX回路１１０に供給される。
【００６４】
より詳細には、MUX回路１１０は、スプレッドスペクトラムクロック信号を提供するために複数の遅延された高周波クロック信号のうちから一つをランダムにまたは擬似ランダムに選択できる。
したがって、図８に図示された回路は、図１に図示された中間のクロックドレジスタ回路１０５なしにMUX回路１１０で遅延された高周波クロック信号を供給するのに使用することが出来る。
【００６５】
図９は、本発明の多様な実施形態によるスプレッドスペクトラムクロック信号を発生させるための方法と回路とを表わすブロック図である。図９を参照すれば、高周波クロック信号(CLOCK SIGNAL)は、選択回路１１５、クロック分周回路１２０、及びクロック分周回路１２２に供給される。クロック分周回路１２２は、高周波クロック信号を分周し、分周されたクロック信号を微細遅延調整回路１２５に供給する。
【００６６】
微細遅延調整回路１２５は、図４を参照して説明したように選択信号をランダムにまたは擬似ランダムに遅延回路１００に供給する。
したがって、図９に図示された回路は、選択回路１１５と微細遅延調整回路１２５とによる選択の組合わせを含むために擬似ランダムにクロックエッジを選択することでスプレッドスペクトラムクロック信号を発生させるために複数の遅延された高周波クロック信号をMUX回路１１０に供給する。
【００６７】
図１０は、本発明の多様な実施形態によるスプレッドスペクトラムクロック信号を発生させるための回路を含むLCDパネルを駆動するためのシステム１９０のブロック図である。図１０を参照すれば、多量のデータがLCDパネルを駆動するために供給される。
スプレッドスペクトラムクロック回路１９５は、LCDパネルのRGBデータ、例えば、DATA[0:0]のクロッキングのために複数のスプレッドスペクトラムクロック信号を発生させる。スプレッドスペクトラムクロック回路１９５は、LCDパネルのドライバに対してEMIをさらに減少させるクロックエッジの擬似ランダム選択及び/または擬似ランダム微細遅延調整を用いるLCDパネルにRGBデータビットの各々を供給するクロック回路のための多数のスプレッドスペクトラムクロック信号を発生させる。
【００６８】
図１１Ａは、一般的なシステムに対する周波数の機能によるEMIレベルを表わすグラフである。図１１Ｂは、本発明の多様な実施形態によるスプレッドスペクトラムクロッキング技術を使うドライバでの周波数の機能によるEMIレベルを表わすグラフである。
【００６９】
本明細書で説明したように、本発明の実施形態は、スプレッドスペクトラムクロック信号を供給するために選択される複数の遅延された高周波クロック信号を供給するために高周波クロック信号を遅延させることでスプレッドスペクトラムを発生させるための回路、方法、及びシステムを提供する。
【００７０】
本発明による実施形態で、複数の遅延された高周波クロック信号は、システムの全般的な同期作動に利用される高周波クロック信号を遅延させることで供給される。高周波クロック信号を遅延させることは、スプレッドスペクトラムクロック信号を供給するために選択される複数の遅延された高周波クロック信号を供給する。
【００７１】
本発明は、図面に図示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００７２】
本発明によるスプレッドスペクトラムクロック信号発生回路は、クロック信号を使うあらゆる電子回路に使用することが出来る。
【図面の簡単な説明】
【００７３】
【図１】本発明の多様な実施形態による遅延回路を使ってスプレッドスペクトラムクロック信号を発生させるのに使われる回路と方法とを表わす図である。
【図２】本発明の多様な実施形態によってスプレッドスペクトラムクロック信号を発生させるのに使われる回路と方法との動作を説明するタイミング図である。
【図３】本発明の多様な実施形態によってスプレッドスペクトラムクロック信号を発生させるのに使われる回路と方法との動作を説明するタイミング図である。
【図４】本発明の多様な実施形態による遅延回路を使ってスプレッドスペクトラムクロック信号を発生させる回路と方法とを表わすブロック図である。
【図５】本発明の多様な実施形態による遅延回路の構造図である。
【図６】本発明の多様な実施形態による微細遅延調整回路の作動を説明するタイミング図である。
【図７】本発明の多様な実施形態による遅延回路を表わす構造図である。
【図８】本発明の多様な実施形態による遅延回路を使ってスプレッドスペクトラムクロック信号を発生させるための回路と方法とを説明するブロック図である。
【図９】本発明の多様な実施形態による遅延回路を使ってスプレッドスペクトラムクロック信号を発生させるための回路と方法とを説明するブロック図である。
【図１０】本発明の多様な実施形態によるスプレッドスペクトラムクロック信号を発生させるための回路と方法とを含むシステムのブロック図である。
【図１１Ａ】一般的な回路と本発明の多様な実施形態による回路との性能を反映する実験データを各々表わすグラフである。
【図１１Ｂ】一般的な回路と本発明の多様な実施形態による回路との性能を反映する実験データを各々表わすグラフである。
【符号の説明】
【００７４】
100：遅延回路
105：レジスタ回路
110：MUX回路
115：選択回路
120：クロック分周回路
125：微細遅延調整回路
【図１】
2007259435.tif 000003
【図２】
2007259435.tif 000004
【図３】
2007259435.tif 000005
【図４】
2007259435.tif 000006
【図５】
2007259435.tif 000007
【図６】
2007259435.tif 000008
【図７】
2007259435.tif 000009
【図８】
2007259435.tif 000010
【図９】
2007259435.tif 000011
【図１０】
2007259435.tif 000012
【図１１Ａ】
2007259435.tif 000013
【図１１Ｂ】
2007259435.tif 000014