(57)【要約】【課題】本発明はＢＪＴ素子を使用する必要がなく、ＣＭＯＳ素子のみで実現することができ、二乗回路や素子の物理的特性に対する制限がなく、かつ構成が複雑ではない指数関数発生器及びこれを利用した可変利得増幅器に関する。【解決手段】本発明は、制御電圧(Ｖｃ)を電流信号に変換する電圧−電流変換手段；上記電圧−電流変換手段で出力された電流をミラーリングし上記電圧−電流変換手段の出力電流に夫々の割合で変化された電流を出力する第１〜第ｎ(ここで、ｎは２以上の自然数である。)のカーブ発生手段；及び上記第１〜第ｎのカーブ発生手段夫々から出力された電流を合わせて出力する出力端を含み、制御電圧(Ｖｃ)に従って指数関数に変化される電流を発生させるように構成される。【選択図】図５
2007006452.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧(Ｖｃ)を電流信号に変換する電圧−電流変換手段;
前記電圧−電流変換手段で出力された電流をミラーリングし前記電圧−電流変換手段の出力電流の所定の割合に該当する電流を出力する第１〜第ｎ(ここで、ｎは２以上の自然数である。)のカーブ発生手段；及び
前記第１〜第ｎのカーブ発生手段夫々から出力された電流を合わせて出力する出力端を含み、
制御電圧(Ｖｃ)に従って指数関数に変化される電流を発生させる指数関数発生器。
【請求項２】
前記第１〜第ｎカーブ発生手段の入力電流対出力電流比の割合は互いに異なることを特徴とする請求項１に記載の指数関数発生器。
【請求項３】
前記第１〜第ｎカーブ発生手段の入力電流対出力電流比の割合は、所望の指数的な出力曲線をｎ個の区間に分割し、前記分割された各区間の勾配により設定されることを特徴とする請求項２に記載の指数関数発生器。
【請求項４】
前記第１〜第ｎのカーブ発生手段は、
前記電圧−電流変換手段の出力電流の入力を受け、該入力された電流の一定割合分の電流を出力する第１電流ミラー；
前記第１電流ミラーの出力電流の入力を受け、該入力された電流の一定割合分の電流を出力する第２電流ミラー；及び
前記第２電流ミラーの出力電流の入力を受け、該第２電流ミラーの出力電流中、一定割合分の電流を前記出力端に出力する第３電流ミラーを含むことを特徴とする請求項３に記載の指数関数発生器。
【請求項５】
前記第２〜第ｎのカーブ発生手段は、
夫々既設定された基準電流の入力を受け、前記第１電流ミラーから第２電流ミラーに印加される電流が前記入力された基準電流以下であれば、前記第１電流ミラーの出力電流を接地にバイパスさせ第２電流ミラーへの入力を遮断する第４電流ミラーをさらに含むことを特徴とする請求項４に記載の指数関数発生器。
【請求項６】
前記第４電流ミラーに印加される基準電流は、該第４電流ミラーを含む前記カーブ発生手段に割り当てられた区間のスタート点の電圧に対応する第１電流ミラーの電流値で設定されることを特徴とする請求項５に記載の指数関数発生器。
【請求項７】
前記電圧−電流変換手段は、
非反転端子は制御電圧(Ｖｃ)が印加され、反転端子は抵抗(Ｒ)を介して接地される演算増幅器；
前記演算増幅器の出力がゲート入力になり、ソースが前記抵抗(Ｒ)を介して接地された第１トランジスタ；及び
ドレイン及びゲートが前記第１トランジスタのドレインと接続され、ソースは電源(ＶＤＤ)に接続される第２トランジスタから成ることを特徴とする請求項５に記載の指数関数発生器。
【請求項８】
前記第１電流ミラーは、
前記電圧−電流変換手段の第２トランジスタと、
ソースが電源(ＶＤＤ)に接続され、ゲートが前記第２トランジスタのゲートと接続され、前記第２トランジスタのドレインに印加される電流の一定割合に該当する電流をドレインに出力する第３トランジスタから成ることを特徴とする請求項７に記載の指数関数発生器。
【請求項９】
前記第２電流ミラーは、
ドレイン及びゲートが前記第３トランジスタのドレインに接続されソース接地される第４トランジスタ; 及び
ゲートが前記第４トランジスタのゲートと接続されソース接地される第５トランジスタから成ることを特徴とする請求項８に記載の指数関数発生器。
【請求項１０】
前記第３電流ミラーは、
ドレイン及びゲートが前記第５トランジスタのドレインに接続され、ソースが電源(ＶＤＤ)に接続される第６トランジスタ；及び
ゲートが前記第６トランジスタのゲートと接続され、ソースが電源(ＶＤＤ)に接続される第７トランジスタを含むことを特徴とする請求項９に記載の指数関数発生器。 
【請求項１１】
前記第４電流ミラーは、
前記第３トランジスタのドレインと接地との間に具備される第８トランジスタ；及び
ゲートとドレインが前記第８トランジスタのゲートと接続され、ソースは接地されドレインに基準電流が印加される第９トランジスタを含むことを特徴とする請求項８に記載の指数関数発生器。
【請求項１２】
請求項１乃至請求項１１のいずれか１項に記載の指数関数発生器；及び
前記指数関数発生器で出力される電流に応答して利得が可変される少なくとも一つの可変電圧増幅回路を含んで成る可変電圧増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は指数関数の信号を発生させ、これを通じて線形的な利得可変が実現できる指数関数発生器及びこれを用いた可変利得増幅器に関するものである。
【背景技術】
【０００２】
ＲＦ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ)受信機は非常に流動的な伝達環境により、入力信号が非常に大きい可変範囲を有するのに対し、復調段では均一な大きさの信号を要するので出力信号は一定大きさに出力しなければならない。これにＲＦ受信器には信号の大きさを調節する自動利得制御システムが具備される。
【０００３】
図１は自動利得制御システムの基本概念を示すものであって、自動利得制御システムは可変利得増幅器１１を通して入力信号(Ｖｉｎ)を増幅しながら、この際ピーク検出器１２で出力信号(Ｖｏｕｔ)の大きさを検出した後、検出された大きさを基準値(ＶＲＥＦ)と比較してその偏差に対応する制御信号(Ｖｃ)を発生させ上記可変利得増幅器１１の利得を可変させることによって、出力信号(Ｖｏｕｔ)が一定範囲の大きさを有するようにする。
【０００４】
こうした自動利得制御システムは、一種の負帰還回路(ｎｅｇａｔｉｖｅ  ｆｅｅｄｂａｃｋ  ｃｉｒｃｕｉｔ)から構成され、負帰還回路の時定数が上記可変利得増幅器１１の利得に従って変わるため、システムを安定的に維持するのに困難がある。
【０００５】
このような問題を解決するためには、上記可変利得増幅器１１の利得が制御信号(Ｖｃ)に従ってデシベル(ｄＢ)単位に線形的に変わらなければならない。従って、自動利得制御システムの可変利得増幅器１１は印加された制御信号(Ｖｃ)に従って指数的な電圧利得を提供するように構成されるべきである。可変利得増幅器１１は利得がバイアス電流に比例して可変される電流増幅器(図示せず)を多段に接続して使用し、さらに上記利得制御信号(Ｖｃ)に従って上記電流増幅器のバイアス電流を指数的に可変させるよう構成される。この際、制御信号(Ｖｃ)を指数関数の電流信号に変換する手段を指数関数発生器と言う。
【０００６】
このような指数関数発生器の最も基本的な構造を図２ａに示す。図２ａに示す回路はバイポーラ(両極性)接合トランジスタ(ＢＪＴ)の指数的な電流特性を利用したものであって、その電流特性は次の数式１のように表される。
【数１】
2007006452.tif 000003
【０００７】
上記数式１に示すように、電流ＩＣ１、ＩＣ２は制御電圧(Ｖｃ)によって指数関数的に発生することが判る。しかしながら、このような構造の場合、電圧(ＶＴ)が温度の影響を受けるため、温度補償回路が適切に設定されなければならず、また使用可能な電圧範囲が数十ｍＶで非常に低いため電圧レベルを調節する回路がさらに必要であるという短所がある。このような可変利得増幅器に対しては米国特許６、２５９、３２１号(名称：ＣＭＯＳ可変利得増幅器及びその制御方法)によく説明されている。
【０００８】
他の方法としてテーラー級数展開(Ｔａｙｌｏｒ Ｓｅｒｉｅｓ ｅｘｐａｎｓｉｏｎ)を利用する方法があるが、テーラー級数式は次の数式２のようである。
【数２】
2007006452.tif 000004
【０００９】
上記数式２において、下記数式３の条件になると、下記数式４に近似化することが可能であり、テーラー級数式を利用した指数関数発生器は、図２ｂに示すように、上記数式の定数項、比例項、二乗項を実現する回路として表される。
【数３】
2007006452.tif 000005
【数４】
2007006452.tif 000006
【００１０】
上記図２ｂの指数関数発生器において、出力電流(Ｉｏｕｔ)は次の数式５のように表される。
【数５】
2007006452.tif 000007
【００１１】
上記数式５において、Ｉ０はバイアス電流であり、Ｉｉｎは入力電流としてＧｍセル２１から出力される制御信号(Ｖｃ)の電流変換値であり、Ｋ１は伝達関数２２の利得である。
【００１２】
ところが、上述したテーラー級数式を利用した指数関数発生器は、図２ｂに示すように二乗回路が必要であり、またＩｉｎ＜＜Ｉｏの条件を満たさなければならない。
【００１３】
さらに他の方式として、下記の数式６のような擬似指数関数(Ｐｓｅｕｄｏ-ｅｘｐｏｎｅｎｔｉａｌ  ｆｕｎｃｔｉｏｎ)を利用する方法がある。
【数６】
2007006452.tif 000008
【００１４】
図２ｃに上記擬似指数関数により実現された指数関数発生器の一例を示す。上記図２ｃの回路において、出力値ＶＤＳ２を求めると下記の数式７のように、入力電流(Ｉｉｎ)の指数関数として表れることが判る。
【数７】
2007006452.tif 000009
【００１５】
しかし、上述した擬似指数関数方式の指数関数発生器もｘ＜＜１、即ち、Ｉｉｎ＜＜Ｉｂの条件を満たさなければならない問題点があり、また適切な動作点を設定することが重要である。
【００１６】
その他に、入力値対比出力値が指数関数に対応されるルックアップテーブルを割り当ててから、上記ルックアップテーブルを参照して指数関数のデータを発生させた後、これを単にディジタルアナログ変換器を通してアナログ信号(電流あるいは電圧)に変換するディジタル方式があるが、この場合、ディジタル回路とアナログ回路が同時に実現されなければならず、アナログディジタルコンバータ(ＡＤＣ)及びディジタルアナログコンバータ(ＤＡＣ)が必要なので、非常に複雑な構造になるという短所がある。
【００１７】
上述したように、既存の指数関数発生器は夫々問題点を含んでいるので、ＣＭＯＳ工程におけるＢＪＴ素子の使用負担や、二乗回路や素子の物理的特性に対する制限がなく、かつアナログ方式のみで実現され構成が複雑ではない指数関数発生器に対する研究が必要である。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は上述した従来の問題点を解決するために提案されたものであって、その目的はＢＪＴ素子を使用する必要なくＣＭＯＳ素子のみで実現可能であり、二乗回路や素子の物理的特性に対する制限がなく、かつアナログ回路のみで実現され構成が複雑ではない指数関数発生器及びこれを利用した可変利得増幅器を提供することである。
【課題を解決するための手段】
【００１９】
上述した目的を達成するための構成手段として、本発明による指数関数発生器は、制御電圧(Ｖｃ)を電流信号に変換する電圧−電流変換手段；上記電圧−電流変換手段で出力された電流をミラーリングして上記電圧−電流変換手段の出力電流に夫々の割合で変化された電流を出力する第１〜第ｎ(ここで、ｎは２以上の自然数である。)のカーブ発生手段；及び上記第１〜第ｎのカーブ発生手段夫々から出力された電流を合わせて出力する出力端を含み、制御電圧(Ｖｃ)に従って指数関数に変化される電流を発生させることを特徴とする。
【００２０】
さらに、本発明による指数関数発生器において、上記第１〜第ｎのカーブ発生手段の入力電流対出力電流比の割合は互いに異なるよう設定され、さらに好ましくは、所望の指数的な出力曲線をｎ個の区間に分割し、上記分割された各区間の勾配により設定されることを特徴とする。
【００２１】
また、本発明による指数関数発生器において、上記第１〜第ｎのカーブ発生手段は、上記電圧−電流変換手段の出力電流の入力を受け、上記入力された電流の一定割合分の電流を出力する第１電流ミラー；上記第１電流ミラーの出力電流の入力を受け、上記入力された電流の一定割合分の電流を出力する第２電流ミラー；及び
上記第２電流ミラーの出力電流の入力を受け、上記第２電流ミラーの出力電流中一定割合分の電流を上記出力手段に出力する第３電流ミラーを含んで成る。
【００２２】
さらに、本発明による指数関数発生器において、上記第２〜第ｎのカーブ発生手段は、夫々既設定された基準電流の入力を受け、上記第１電流ミラーから第２電流ミラーに印加される電流が上記入力された基準電流以下であれば、上記第１電流ミラーの出力電流を接地にバイパスさせ第２電流ミラーへの入力を遮断する第４電流ミラーをさらに含む。
【００２３】
また、本発明による指数関数発生器において、上記第４電流ミラーに印加される基準電流は該カーブ発生手段に割り当てられた区間のスタート点の電圧に対応する第１電流ミラーの出力電流値で設定されることを特徴とする。
【００２４】
さらに、本発明は上述した指数関数発生器と、上記指数関数発生器で出力される電流に応答し利得が可変される少なくとも一つの可変電圧増幅回路を含んで成る可変電圧増幅器を提供する。
【発明の効果】
【００２５】
本発明は多数勾配の線形グラフを組み合わせて指数曲線の出力を発生させるものであって、ＢＪＴ素子なしにＣＭＯＳ素子のみで実現可能であり、二乗回路や素子の物理的特性に対する制限条件がなく、アナログ方式で簡単に構成されることができるという優れた効果がある
【発明を実施するための最良の形態】
【００２６】
以下、添付した図面を参照して本発明による指数関数発生器及びこれを利用した可変利得増幅器について詳しく説明する。
【００２７】
本発明は可変利得増幅器で求められる指数関数グラフを多数の区間に分け、各区間のカーブを最も近似した直線グラフに実現することで、近似的な指数曲線を実現するのである。この際、区間別間隔をより狭くするほど理想的な指数曲線により近くなるようになる。
【００２８】
例えば、図３のような自動利得制御システムの可変利得増幅器(ＶＧＡ)で要求される理想的な指数曲線を６つの区間に分ける。そして各区間のスタート点と終点に対応する入力値(Ｖｃ)と出力値(Ｉｏｕｔ)を抽出すれば、次の表１のように表される。
【表１】
2007006452.tif 000010
上記表１において、ＶｃとＩｏｕｔは上記図３の理想的な指数曲線の実際値であり、Ｉｏｕｔ^は本発明による回路設計のために設定された近似値である。
【００２９】
上記表１のように抽出された各区間のスタート点と終点を夫々直線で連結すると、図４のように近似指数曲線が表される。
【００３０】
本発明による指数関数発生器は所望の指数関数曲線を多数の区間に分割してから、各区間別にスタート点と終点が連結される直線グラフを形成した後、上記グラフを合わせ図４のような近似指数曲線を形成したものである。
【００３１】
図５は上記図４の近似指数曲線を実現する本発明による指数関数発生器の実施例を示す回路図である。
【００３２】
図５を参照すれば、本発明による指数関数発生器は、制御電圧(Ｖｃ)を電流信号に変換する電圧−電流変換手段５０と、上記電圧−電流変換手段５０で出力された電流をミラーリングして上記電圧−電流変換手段５０の出力電流中所定の割合に該当する電流を出力する第１〜第６のカーブ発生手段(５１〜５６)と、上記第１〜第ｎのカーブ発生手段(５１〜５６)夫々から出力された電流を合わせて出力する出力端(Ｉｏｕｔ)を含む。
【００３３】
上記実施例は、指数曲線を６つの区間に分けたものであって、これに第１〜第６のカーブ発生手段(５１〜５６)を具備しているが、指数曲線の分割数をｎ(２以上の自然数)に変化させることが可能であり、この場合該指数関数発生器はｎ個のカーブ発生手段を具備する。上記ｎは設計の際、任意に設定することが可能であり、ｎが大きいほど該指数関数発生器から出力される電流は理想的な指数曲線とより近くなる。
【００３４】
図４及び図５を参照すれば、上記第１〜第６カーブ発生器(５１〜５６)は夫々（１）ないし（６）番グラフを生成するよう実現され、上記第１〜第６カーブ発生器(５１〜５６)の出力を合わせることにより、図３の理想的な指数曲線と類似する結果を提供する。
【００３５】
さらに具体的に、上述した第１〜第６カーブ発生手段(５１〜５６)は夫々上記電圧−電流変換手段５０の出力電流(Ｉｃ)の入力を受け、上記出力電流(Ｉｃ)中一定割合分の電流を出力する第１電流ミラー(ＣＭ１１、ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１)と、上記第１電流ミラー(ＣＭ１１、ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１)の出力電流の入力を受け、上記入力された電流の一定割合分の電流を出力する第２電流ミラー(ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２)と、上記第２電流ミラー(ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２)の出力電流の入力を受け、上記第２電流ミラー(ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２)の出力電流中一定割合分の電流を上記出力端(Ｉｏｕｔ)に出力する第３電流ミラー(ＣＭ１３、ＣＭ２３、ＣＭ３３、ＣＭ４３、ＣＭ５３、ＣＭ６３)を含む。
【００３６】
上記第１〜第３電流ミラーの各入力電流対出力電流比を合わせた割合が該当する第１〜第６カーブ発生手段(５１〜５６)に設定された入力対出力比の勾配値と同一になるよう各電流ミラーのミラーリングの割合を設定する。
【００３７】
さらに、上記第２〜第６カーブ発生手段(５１〜５６)は夫々既設定された基準電流(Ｉｒｅｆ１〜Ｉｒｅｆ５)の入力を受け、上記第１電流ミラー(ＣＭ１１、ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１)から第２電流ミラー(ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２)に印加される電流が上記入力された基準電流以下であれば、上記第１電流ミラー(ＣＭ１１、ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１)の出力電流を接地にバイパスさせ第２電流ミラー(ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２)への入力を遮断する第４電流ミラー(ＣＭ２４、ＣＭ３４、ＣＭ４４、ＣＭ５４、ＣＭ６４)をさらに含む。
【００３８】
上記のように、第２〜第５カーブ発生手段(５２〜５６)が第４電流ミラー(ＣＭ２４、ＣＭ３４、ＣＭ４４、ＣＭ５４、ＣＭ６４)をさらに含む理由は、第１カーブ発生手段５１は制御電圧(Ｖｃ)の可変範囲(例えば、０〜１.８Ｖ)中スタート値(例えば０Ｖ)から始まるグラフを実現するが、第２〜第５カーブ発生手段(５２〜５６)は制御電圧(Ｖｃ)が夫々設定された基準電圧より低い場合動作してはならないからである。
【００３９】
図６の(ａ)〜(ｆ)は上記第１〜第６カーブ発生手段(５１〜５６)の各出力電流Ｉ１〜Ｉ６を示したグラフであり、図７は上述した本発明による指数関数発生器の出力端(Ｉｏｕｔ)で表される結果を示すグラフである。
【００４０】
上記図４に示すように、指数関数を実現する場合、図５に示す指数関数発生器の出力電圧(Ｉｏｕｔ)は制御電圧(Ｖｃ)が０Ｖ以上０.３Ｖ未満の間は、Ｉｏｕｔ=Ｉ１であり、Ｖｃが０.３Ｖ以上０.６Ｖ未満の場合、Ｉｏｕｔ=Ｉ１+Ｉ２であり、Ｖｃが０.６Ｖ以上０.９Ｖ未満の場合にはＩｏｕｔ=Ｉ１+Ｉ２+Ｉ３であり、Ｖｃが０.９Ｖ以上１.２Ｖ未満の場合にはＩｏｕｔ=Ｉ１+Ｉ２+Ｉ３+Ｉ４であり、Ｖｃが１.２Ｖ以上１.５Ｖ未満の場合にはＩｏｕｔ=Ｉ１+Ｉ２+Ｉ３+Ｉ４+Ｉ５であり、Ｖｃが１.５Ｖ以上１.８Ｖ未満の場合にはＩｏｕｔ=Ｉ１+Ｉ２+Ｉ３+Ｉ４+Ｉ５+Ｉ６である。
【００４１】
さらに、第２〜第６カーブ発生手段(５２〜５６)のスタート電圧は夫々０.３Ｖ、０.６Ｖ、０.９Ｖ、１.２Ｖ、１.５Ｖであるので、上記第２〜第６カーブ発生手段(５２〜５６)の第４電流ミラー(ＣＭ２４〜ＣＭ６４)に印加される基準電流(Ｉｒｅｆ１〜Ｉｒｅｆ５)は夫々上記スタート電圧が印加される場合に各第１電流ミラー(ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１)から出力される電流量と同値で設定する。
【００４２】
上述したように、 第２〜第６カーブ発生手段(５２〜５６)は第１〜第３電流ミラーの入力対出力比と、第４電流ミラーの基準電流(Ｉｒｅｆ１〜Ｉｒｅｆ５)値のみ異なり、その他の構成及び作用は同じである。従って、以下、第１〜第６カーブ発生手段(５１〜５６)において、第１、２カーブ発生手段(５１、５２)に対してのみ説明し、その他の第３〜第６カーブ発生手段(５３〜５６)の詳細な構成及び作用は以下の第２カーブ発生手段５２に対する説明に基づいて理解することができる。
【００４３】
図８の部分拡大図を参照すれば、本発明による指数関数発生器において、上記電圧−電流変換手段５０は反転端子に制御電圧(Ｖｃ)が印加され、非反転端子は抵抗(Ｒ)を介して接地される演算増幅器(ＯＰ１)と、上記演算増幅器(ＯＰ１)の出力がゲート入力になり、ソースが上記抵抗(Ｒ)を介して接地された第１トランジスタ(Ｑ５１)と、ドレイン及びゲートが上記第１トランジスタ(Ｑ５１)のドレインと接続され、ソースは電源(ＶＤＤ)に接続される第２トランジスタ５２から成る。
【００４４】
そして、上記第１電流ミラー(ＣＭ１１、ＣＭ２１)は上記電圧−電流変換手段５０の第２トランジスタ(Ｑ５２)と、ソースが電源(ＶＤＤ)に接続され、ゲートが上記第２トランジスタ(Ｑ５２)のゲートと接続され、上記第２トランジスタ(Ｑ５２)のドレインに印加される電流の一定割合に該当する電流をドレインに出力する第３トランジスタ(Ｑ５３、Ｑ５８)から成り、第２電流ミラー(ＣＭ１２、ＣＭ２２)はドレイン及びゲートが上記第３トランジスタ(Ｑ５３、Ｑ５８)のドレインに接続され、ソース接地される第４トランジスタ(Ｑ５４、Ｑ５９)と、ゲートが上記第４トランジスタ(Ｑ５４、Ｑ５９)のゲートと接続されソース接地される第５トランジスタ(Ｑ５５、Ｑ６０)から成り、第３電流ミラー(ＣＭ１３、ＣＭ２３)はドレイン及びゲートが上記第５トランジスタ(Ｑ５５、Ｑ６０)のドレインに接続され、ソースが電源(ＶＤＤ)に接続される第６トランジスタ(Ｑ５６、Ｑ６１)と、ゲートが上記第６トランジスタ(Ｑ５６、Ｑ６１)のゲートと繋がれ、ソースが電源(ＶＤＤ)に接続される第７トランジスタ(Ｑ５７、Ｑ６２)を含む。最後に、上記第４電流ミラー(ＣＭ２４)は上記第３トランジスタ(Ｑ５８)のドレインと接地との間に具備される第８トランジスタ(Ｑ６３)と、ゲートとドレインが上記第８トランジスタ(Ｑ６３)のゲートと接続され、ソースは接地されてドレインに基準電流(Ｉｒｅｆ１〜Ｉｒｅｆ５)が印加される第９トランジスタ(Ｑ６４)を含む。
【００４５】
上述した構成の指数関数発生器において、入力された制御電圧(Ｖｃ)は演算増幅器(ＯＰ１)を通して第１トランジスタ(Ｑ５１)のゲートに印加され、上記第１トランジスタ(Ｑ５１)と抵抗(Ｒ)との作用によって電流(Ｉｃ)信号に変換される。この際、上記電圧−電流変換手段５０の出力信号である電流Ｉｃと制御電圧(Ｖｃ)との関係は次の数式８のようである。
【数８】
2007006452.tif 000011
【００４６】
従って、上記電流Ｉｃは抵抗(Ｒ)値を調整することにより、その可変範囲を調節することができる。普通制御電圧(Ｖｃ)の可変範囲が０〜１.８Ｖであるとすると、上記抵抗(Ｒ)を１０ｋΩにすれば、上記電流(Ｉｃ)は０〜１８０μＡの範囲を有するもので、制御電圧(Ｖｃ)に線形的に比例する。
【００４７】
後段に具備された第１〜第６カーブ発生手段(５１〜５６)は上記電流(Ｉｃ)を指数的に変化させる。
【００４８】
さらに具体的に説明すれば、上記電流(Ｉｃ)は上記第２トランジスタ(Ｑ５２)と結合して電流ミラー回路を実現する第３トランジスタ(Ｑ５３)のドレインにミラーリングされるが、この際、上記第３トランジスタ(Ｑ５３)のドレインには上記電流(Ｉｃ)の所定の割合(例えば、５:１)に該当する電流(０〜３６μＡ)が流れるようになる。上記第３トランジスタ(Ｑ５３)のドレインに出力された電流は第４トランジスタ(Ｑ５４)のドレインに印加され、第５トランジスタ(Ｑ５５)のドレインにミラーリングされる。この際、上記第５トランジスタ(Ｑ５５)のドレインに現われる電流は上記第４トランジスタ(Ｑ５４)に入力された電流の４:１に該当するもので、略０〜９μＡの電流が現われる。上記第５トランジスタ(Ｑ５５)から出力された電流は第６トランジスタ(Ｑ５６)に入力され再び第７トランジスタ(Ｑ５７)のドレインにミラーリングされるが、この際第６トランジスタ(Ｑ５６)のドレイン電流と上記第７トランジスタ(Ｑ５７)のドレイン電流の比は５:１になる。従って、上記第７トランジスタ(Ｑ５７)から略０〜１.８μＡの電流が出力される。結局、０〜１.８Ｖの制御電圧(Ｖｃ)が入力されれば上記第１カーブ発生手段５１から略０〜１.８μＡの電流(Ｉ１)が発生する。上述した制御電圧(Ｖｃ)と第１カーブ発生手段５１の出力電流(Ｉ１)の関係をグラフに表すと、図６の(ａ)と同じであり、電流Ｉｃと上記第１カーブ発生手段５１の出力電流(Ｉ１)は次の数式９のように定義される。
【数９】
2007006452.tif 000012
【００４９】
次に、第２カーブ発生手段５２の動作を説明する。
先述と同じく、上記電圧−電流変換手段５０から出力される電流(Ｉｃ)は第２カーブ発生手段５２の第３トランジスタ(Ｑ５８)のドレインにミラーリングされるが、この際、電流(Ｉｃ)と第３トランジスタ(Ｑ５８)のドレイン電流は例えば、５:２の割合を有する。従って、上記第３トランジスタ(Ｑ５８)のドレインには例えば、０〜７２μＡの電流が現われる。上記第３トランジスタ(Ｑ５８)のドレインに出力された電流は第４トランジスタ(Ｑ５９)のドレインに印加され再び第５トランジスタ(Ｑ６０)のドレインにミラーリングされる。この際、上記第４トランジスタ(Ｑ５９)のドレイン電流と上記第５トランジスタ(Ｑ６０)のドレイン電流の比は８:５であって、第５トランジスタ(Ｑ６０)のドレインに略０〜３７.５μＡの電流が現われる。この理由はつぎのとおりである。すなわち、上記第３トランジスタ(Ｑ５８)のドレインは第４トランジスタ(Ｑ５９)のドレインに接続されるとともに、第８トランジスタ(Ｑ６３)のドレインにも接続される。上記第８トランジスタ(Ｑ６３)は第９トランジスタ(Ｑ６４)と結合され電流ミラーを実現しながら、上記第９トランジスタ(Ｑ６４)には既設定された基準電流(Ｉｒｅｆ１)が流れるので、第８トランジスタ(Ｑ６３)にも上記基準電流(Ｉｒｅｆ１)(例えば、１２μＡ)と同量の電流が流れなければならない。従って、上記第３トランジスタ(Ｑ５８)のドレイン電流中、上記基準電流(Ｉｒｅｆ１) 以下の電流は第８トランジスタ(Ｑ６３)側に流れ接地にバイパスされ、その他が第４トランジスタ(Ｑ５９)に入力され第５トランジスタ(Ｑ６０)にミラーリングされる。そして、上記第５トランジスタ(Ｑ６０)から出力された電流は第６トランジスタ(Ｑ６１)に入力され再び第７トランジスタ(Ｑ６２)のドレインにミラーリングされるが、この際第６トランジスタ(Ｑ６１)のドレイン電流と上記第７トランジスタ(Ｑ６２)のドレイン電流の比は１:１になる。従って、電圧−電流変換手段５０から電流(Ｉｃ)が発生される際、第２カーブ発生手段５２から出力される電流(Ｉ２)は次の数学式１０に定義され、これをグラフに表すと図６(ｂ)のように表される。
【数１０】
2007006452.tif 000013
【００５０】
上記第２カーブ発生手段５２と同じく、第３〜第６カーブ発生手段(５３〜５６)が夫々電流(Ｉｃ)をミラーリングして所定の電流Ｉ３〜Ｉ６を出力する。この際、上記第２〜第６カーブ発生手段(５２〜５６)での電流ミラーリングの割合及び基準電流(Ｉｒｅｆ２〜Ｉｒｅｆ５)は互いに異なるよう設定されるので、夫々の出力電流Ｉ３〜Ｉ６らは相互に異なって現れるが、本実施例において電流Ｉ３〜Ｉ６は図６の(ｃ)〜(ｆ)のようである。
【００５１】
上記のように、第１〜第６カーブ発生手段(５１〜５６)から出力された電流は出力端(Ｉｏｕｔ)に出力され、そのため上記出力端(Ｉｏｕｔ)には第１〜第６カーブ発生手段(５１〜５６)の全出力電流の総電流量が表れ、これは図６の(ａ)〜(ｆ)のグラフを合算した結果として、図７のグラフのように表れる。結果的に、図４に示した理想的な指数関数曲線と類似する結果を出力する。
【００５２】
図９は、本発明による指数関数発生器の実際シミュレーション結果と理想的な曲線を比較したものであって、ほぼ類似する形態で表れることが判る。
【００５３】
以上のような指数関数発生器は、可変利得増幅器に具備され可変利得増幅回路の電流を利得制御電圧(Ｖｃ)に比例して線形的に変化させるのに利用される。
【００５４】
上記可変利得増幅器は普通一つ以上の可変利得増幅回路が多段で連結されて構成されるものであって、各可変利得増幅回路は上述したような指数発生器で出力された電流に応答して利得が可変される。このような可変利得増幅器において、上記指数関数発生器を除いた他の回路構成は既存の構成と同じものであって、これに対する図示及び説明は省略する。
【図面の簡単な説明】
【００５５】
【図１】一般的な自動利得制御ループの基本構造を示すブロック図である。
【図２ａ】従来の指数関数発生器を示すものである。
【図２ｂ】従来の指数関数発生器を示すものである。
【図２ｃ】従来の指数関数発生器を示すものである。
【図３】指数関数発生器の理想的な制御電圧対比出力電流を示すグラフである。
【図４】本発明による指数関数発生器の原理を説明するグラフである。
【図５】本発明による指数関数発生器の一例を示す回路図である。
【図６】図５に示す指数関数発生器において、各カーブ発生器の出力電流を示したグラフである。
【図７】図５に示す指数関数発生器の出力電流を示すグラフである。
【図８】本発明による指数関数発生器において、部分詳細回路図である。
【図９】本発明による指数関数発生器のシミュレーション結果を示すグラフである。
【符号の説明】
【００５６】
５０  電圧−電流変換手段
５１〜５６  第１〜第６カーブ発生手段
ＯＰ１  演算増幅器
ＣＭ１１、ＣＭ２１、ＣＭ３１、ＣＭ４１、ＣＭ５１、ＣＭ６１  第１電流ミラー
ＣＭ１２、ＣＭ２２、ＣＭ３２、ＣＭ４２、ＣＭ５２、ＣＭ６２  第２電流ミラー
ＣＭ１３、ＣＭ２３、ＣＭ３３、ＣＭ４３、ＣＭ５３、ＣＭ６３  第３電流ミラー
ＣＭ２４、ＣＭ３４、ＣＭ４４、ＣＭ５４、ＣＭ６４  第４電流ミラー
【図１】
2007006452.tif 000014
【図２ａ】
2007006452.tif 000015
【図２ｂ】
2007006452.tif 000016
【図２ｃ】
2007006452.tif 000017
【図３】
2007006452.tif 000018
【図４】
2007006452.tif 000019
【図５】
2007006452.tif 000020
【図６】
2007006452.tif 000021
【図７】
2007006452.tif 000022
【図８】
2007006452.tif 000023
【図９】
2007006452.tif 000024