(57)【要約】【課題】線順次センサと点順次センサを排他的に接続する。【解決手段】第１の信号が入力される第１の端子ＲＩＮ１、第２の端子ＲＩＮ２と、第１の端子に接続する第１のスイッチ１２１と、第２の端子に接続する第２のスイッチ１２２と、第１、第２のスイッチが排他的に制御され一方が入力される第１のサンプリング回路１３１と、第２の信号が入力される第３の端子ＧＩＮ１、第４の端子ＧＩＮ２と、第３の端子に接続する第３のスイッチ１２３と、第４の端子に接続する第４のスイッチ１２４と、第３、第４のスイッチが排他的に制御され一方が入力される第２のサンプリング回路１３２と、第３の信号が入力される第５の端子ＢＩＮ１、第６の端子ＢＩＮ２と、第５の端子に接続する第５のスイッチ１２５と、第６の端子に接続する第６のスイッチ１２６と、第５、第６のスイッチが排他的に制御され一方が入力される第３のサンプリング回路１３３と、からなる。【選択図】図１
2007166053.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサから３つの信号に色分離されて出力されるアナログ画像信号をデジタル信号に変換するデータ転送制御装置において、
前記アナログ画像信号を構成する第１の信号が入力される第１の端子および第２の端子と、
前記第１の端子からの入力を後段の回路に接続する第１のスイッチと、
前記第２の端子からの入力を後段の回路に接続する第２のスイッチと、
前記第１のスイッチおよび前記第２のスイッチが、排他的に制御され、前記第１の端子または前記第２の端子に入力された信号の一方が入力される第１のサンプリング回路と、
前記アナログ画像信号を構成する第２の信号が入力される第３の端子および第４の端子と、
前記第３の端子からの入力を後段の回路に接続する第３のスイッチと、
前記第４の端子からの入力を後段の回路に接続する第４のスイッチと、
前記第３のスイッチおよび前記第４のスイッチが、排他的に制御され、前記第３の端子または前記第４の端子に入力された信号の一方が入力される第２のサンプリング回路と、
前記アナログ画像信号を構成する第３の信号が入力される第５の端子および第６の端子と、
前記第５の端子からの入力を後段の回路に接続する第５のスイッチと、
前記第６の端子からの入力を後段の回路に接続する第６のスイッチと、
前記第５のスイッチおよび前記第６のスイッチが、排他的に制御され、前記第５の端子または前記第６の端子に入力された信号の一方が入力される第３のサンプリング回路と、
前記第１〜第３のサンプリング回路の出力信号を切り替えて出力するマルチプレクサと、
前記マルチプレクサにより切り替えられて出力された前記第１〜第３のサンプリング回路の出力信号をデジタル信号に変換して出力するアナログ／デジタル変換回路と、
を含む、ことを特徴とするデータ転送制御装置。
【請求項２】
請求項１に記載のデータ転送制御装置において、前記第１の端子と前記第３の端子及び前記第５の端子に接続される前記イメージセンサは、前記３つの信号を点順次に出力する点順次出力型センサであり、前記第２の端子または前記第４の端子または前記第６の端子に接続される前記イメージセンサは、前記３つの信号を線順次に出力する線順次出力型センサである、ことを特徴とするデータ転送制御装置。
【請求項３】
請求項１または２に記載のデータ転送制御装置において、前記第１〜第６の端子は、前記第１〜第６の端子の順番に配置されている、ことを特徴とするデータ転送制御装置。
【請求項４】
請求項１から３のいずれか一項に記載のデータ転送制御装置において、前記第１〜第６のスイッチは、各々、同じサイズ、かつ、同じプロセスで構成されている、ことを特徴とするデータ転送制御装置。
【請求項５】
請求項１から４のいずれか一項に記載のデータ転送制御装置において、前記イメージセンサの出力と、前記第１〜第６の端子のいずれかの端子がＡＣカプリングで接続されている場合、該当する端子の出力にクランプ回路が接続される、ことを特徴とするデータ転送制御装置。
【請求項６】
請求項１から５のいずれか一項に記載のデータ転送制御装置と、前記イメージセンサを含むことを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、線順次出力型センサと点順次出力型センサを排他的に接続することが可能なデータ転送制御装置及び画像読取装置に関する。
【背景技術】
【０００２】
イメージスキャナ等の機器に備えられたＣＩＳ（Contact Image Sensor、密着センサー方式）やＣＣＤ（Charge Coupled Devices、光学縮小方式）のセンサでは、光学的手段により読み取られた画像データを後段に転送するときに、Ｒ，Ｇ，Ｂの各色信号をＲ→Ｇ→Ｂ→Ｒ→…の順序で順次出力する点順次出力型センサと、１ラインのＲ信号を全て出力後、Ｇ信号を全て出力し、その後Ｂ信号を全て出力する線順次出力型センサ、の２方式がある。
【０００３】
これら点順次出力型センサと線順次出力型センサの両方を備えたイメージスキャナ等の機器では、それぞれに別のＡＦＥ（Analog Front End）デバイスを接続する構成であったため、センサ基板を小型化することが出来なかった。また、ＡＦＥデバイスをそれぞれのセンサ用に使用していたため、部品コストが掛かっていた。
【０００４】
この問題を解決するために、例えば特許文献１には、カラーＣＣＤの画像転送方式に関し、カラーＣＣＤの内部に点順次転送又は線順次転送の何れか一方を選択可能にする制御手段を設け、回路の簡素化とこれに伴うコスト低減を図る方法が記載されている。
【０００５】
【特許文献１】特開平５−１０３３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１と同じ方法を入力側に適用しようとした場合、ＡＦＥデバイスの内部に排他制御を持たせずに、点順次出力型センサと線順次出力型センサをＡＦＥデバイスの外部で接続するには、それぞれのセンサ用にＡＤコンバータが必要となりレイアウトが大きくなってしまう。また、ＡＦＥデバイスの内部で排他制御を持たせた場合でも、相互の配線をまたいでレイアウトをしてしまうと配線の上下間で容量が発生しノイズが信号にのってしまう、ような問題があった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、線順次出力型センサと点順次出力型センサを排他的に接続することが可能なデータ転送制御装置及び画像読取装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のデータ転送制御装置では、イメージセンサから３つの信号に色分離されて出力されるアナログ画像信号をデジタル信号に変換するデータ転送制御装置において、前記アナログ画像信号を構成する第１の信号が入力される第１の端子および第２の端子と、前記第１の端子からの入力を後段の回路に接続する第１のスイッチと、前記第２の端子からの入力を後段の回路に接続する第２のスイッチと、前記第１のスイッチおよび前記第２のスイッチが、排他的に制御され、前記第１の端子または前記第２の端子に入力された信号の一方が入力される第１のサンプリング回路と、前記アナログ画像信号を構成する第２の信号が入力される第３の端子および第４の端子と、前記第３の端子からの入力を後段の回路に接続する第３のスイッチと、前記第４の端子からの入力を後段の回路に接続する第４のスイッチと、前記第３のスイッチおよび前記第４のスイッチが、排他的に制御され、前記第３の端子または前記第４の端子に入力された信号の一方が入力される第２のサンプリング回路と、前記アナログ画像信号を構成する第３の信号が入力される第５の端子および第６の端子と、前記第５の端子からの入力を後段の回路に接続する第５のスイッチと、前記第６の端子からの入力を後段の回路に接続する第６のスイッチと、前記第５のスイッチおよび前記第６のスイッチが、排他的に制御され、前記第５の端子または前記第６の端子に入力された信号の一方が入力される第３のサンプリング回路と、前記第１〜第３のサンプリング回路の出力信号を切り替えて出力するマルチプレクサと、前記マルチプレクサにより切り替えられて出力された前記第１〜第３のサンプリング回路の出力信号をデジタル信号に変換して出力するアナログ／デジタル変換回路と、を含む、ことを要旨とする。
【０００９】
この構成によれば、データ転送制御装置の第１、第３、第５の端子に１つのイメージセンサを、第２、第４、第６の端子にもう１つのイメージセンサを接続することができるので、２つの異なる特性をもったイメージセンサを排他的に１つのデータ転送制御装置に接続することができ、回路構成の縮小と部品コストの削減を行うことができる。
【００１０】
また、本発明のデータ転送制御装置では、前記第１の端子と前記第３の端子及び前記第５の端子に接続される前記イメージセンサは、前記３つの信号を点順次に出力する点順次出力型センサであり、前記第２の端子または前記第４の端子または前記第６の端子に接続される前記イメージセンサは、前記３つの信号を線順次に出力する線順次出力型センサである。
【００１１】
この構成によれば、２つの異なる特性をもったイメージセンサを排他的に１つのデータ転送制御装置に接続することができるので、回路構成の縮小と部品コストの削減を行うことができる。
【００１２】
また、本発明のデータ転送制御装置では、前記第１〜第６の端子は、前記第１〜第６の端子の順番に配置されている。
【００１３】
この構成によれば、第１、第３、第５の端子の配線と、第２、第４、第６の端子の配線が交差しないので、配線の交差部分に容量が発生するために生じる特性の悪化を防ぐことができる。
【００１４】
また、本発明のデータ転送制御装置では、前記第１〜第６のスイッチは、各々、同じサイズ、かつ、同じプロセスで構成されている。
【００１５】
この構成によれば、第１〜第６のスイッチの特性を均一にすることができ、端子間の特性のばらつきを防ぐことができる。
【００１６】
また、本発明のデータ転送制御装置では、前記イメージセンサの出力と、前記第１〜第６の端子のいずれかの端子がＡＣカプリングで接続されている場合、該当する端子の出力にクランプ回路が接続される。
【００１７】
この構成によれば、ＡＣカプリングで接続されている端子に対して、クランプ回路が接続されるので、イメージスキャナから入力される信号のレベルを安定させることができる。
【００１８】
また、本発明の画像読取装置では、上記データ転送制御装置と、前記イメージセンサを含む。
【００１９】
この構成によれば、２つの異なる特性をもったイメージセンサを排他的に１つのデータ転送制御装置に接続することができ、回路構成の縮小と部品コストの削減を行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１実施形態）
【００２１】
＜データ転送制御装置の構成＞
まず、第１実施形態に係るデータ転送制御装置の構成について、図１を参照して説明する。図１は、本発明の第１実施形態に係るデータ転送制御装置の構成を示すブロック図である。
【００２２】
図１に示すように、データ転送制御装置（ＡＦＥ）１００は、第１の信号（Ｒ信号）が入力される第１の端子であるＲＩＮ１端子と、第２の端子であるＲＩＮ２端子と、第２の信号（Ｇ信号）が入力される第３の端子であるＧＩＮ１端子と、第４の端子であるＧＩＮ２端子と、第３の信号（Ｂ信号）が入力される第５の端子であるＢＩＮ１端子と、第６の端子であるＢＩＮ２端子と、を有する。
【００２３】
また、第１のスイッチであるスイッチゲート１２１と、第２のスイッチであるスイッチゲート１２２と、第３のスイッチであるスイッチゲート１２３と、第４のスイッチであるスイッチゲート１２４と、第５のスイッチであるスイッチゲート１２５と、第６のスイッチであるスイッチゲート１２６と、を有する。
【００２４】
また、第１のサンプリング回路であるサンプリング回路１３１と、第２のサンプリング回路であるサンプリング回路１３２と、第３のサンプリング回路であるサンプリング回路１３３と、マルチプレクサ１４０と、アナログ／デジタル変換回路１７０と、クランプ回路１１０と、を有する。
【００２５】
サンプリング回路１３１〜１３３は、例えば、それぞれ相関二重サンプリング回路（Correlated Double Sampling、ＣＤＳ）と、プログラマブル・ゲイン・アンプ（Programmable Gain Amplifier、ＰＧＡ）からなる。
【００２６】
さらに、ＣＬＫ端子から基準クロック信号を入力し、逓倍したクロック信号を生成するＰＬＬ（Phase Locked Loop）回路１５０と、逓倍したクロック信号を入力し、内部制御信号を生成するタイミング発生回路１６０と、レジスタ１８１の各種データを外部から更新するためにｘＣＳ端子、ＳＣＬＫ端子、及びＳＤＩＯ端子からの信号により制御されるホストインターフェース１８０と、インバータ１２０と、を有する。
【００２７】
スイッチゲート１２１の一方の端子は、ＲＩＮ１端子と接続され、スイッチゲート１２２の一方の端子は、ＲＩＮ２端子と接続され、スイッチゲート１２１の他方の端子とスイッチゲート１２２の他方の端子は相互に接続され、サンプリング回路１３１の入力端子ＩＮ１に接続されている。スイッチゲート１２１とスイッチゲート１２２は、レジスタ１８１のＳＥＬＩＮＰの値に従い、排他的に制御され、ＳＥＬＩＮＰの値が１ならばサンプリング回路１３１の入力端子ＩＮ１にＲＩＮ１端子の信号を供給し、０ならばＲＩＮ２端子の信号を供給する。
【００２８】
スイッチゲート１２３の一方の端子は、ＧＩＮ１端子と接続され、スイッチゲート１２４の一方の端子は、ＧＩＮ２端子と接続され、スイッチゲート１２３の他方の端子とスイッチゲート１２４の他方の端子は相互に接続され、サンプリング回路１３２の入力端子ＩＮ２に接続されている。スイッチゲート１２３とスイッチゲート１２４は、レジスタ１８１のＳＥＬＩＮＰの値に従い、排他的に制御され、ＳＥＬＩＮＰの値が１ならばサンプリング回路１３２の入力端子ＩＮ２にＧＩＮ１端子の信号を供給し、０ならばＧＩＮ２端子の信号を供給する。
【００２９】
スイッチゲート１２５の一方の端子は、ＢＩＮ１端子と接続され、スイッチゲート１２６の一方の端子は、ＢＩＮ２端子と接続され、スイッチゲート１２５の他方の端子とスイッチゲート１２６の他方の端子は相互に接続され、サンプリング回路１３３の入力端子ＩＮ３に接続されている。スイッチゲート１２５とスイッチゲート１２６は、レジスタ１８１のＳＥＬＩＮＰの値に従い、排他的に制御され、ＳＥＬＩＮＰの値が１ならばサンプリング回路１３３の入力端子ＩＮ３にＢＩＮ１端子の信号を供給し、０ならばＢＩＮ２端子の信号を供給する。
【００３０】
クランプ回路１１０は、ＶＤＤ端子から電圧の供給を受け、レジスタ１８１のＣＬＭＰＬＶの値に基づいてクランプレベルを選択可能に出力する構成となっている。例えば、ＣＬＭＰＬＶ＝００ならばクランプレベル＝ＶＤＤ×０．４、ＣＬＭＰＬＶ＝０１ならばクランプレベル＝ＶＤＤ×０．６、ＣＬＭＰＬＶ＝１０ならばクランプレベル＝ＶＤＤ×０．８、ＣＬＭＰＬＶ＝１１ならばクランプレベル＝ＶＤＤ×１．０のようにクランプレベルを選択できる。
【００３１】
クランプ回路１１０の出力は、スイッチゲート１１１を介してサンプリング回路１３１の入力端子ＩＮ１に、スイッチゲート１１２を介してサンプリング回路１３２の入力端子ＩＮ２に、スイッチゲート１１３を介してサンプリング回路１３３の入力端子ＩＮ３に、それぞれ接続され、レジスタ１８１のＣＬＭＰの値に従い、ＣＬＭＰの値が１ならば、スイッチゲート１１１〜１１３がオン状態となり、クランプレベルがＩＮ１〜ＩＮ３に供給される。
【００３２】
サンプリング回路１３１は、タイミング発生回路１６０から供給されるＣＫ１信号、ＣＫ２信号に基づき、入力端子ＩＮ１に供給される信号をサンプリングし、サンプリング信号Ｓ１をマルチプレクサ１４０に出力する。サンプリング回路１３２は、タイミング発生回路１６０から供給されるＣＫ１信号、ＣＫ２信号に基づき、入力端子ＩＮ２に供給される信号をサンプリングし、サンプリング信号Ｓ２をマルチプレクサ１４０に出力する。サンプリング回路１３３は、タイミング発生回路１６０から供給されるＣＫ１、ＣＫ２信号に基づき、入力端子ＩＮ３に供給される信号をサンプリングし、サンプリング信号Ｓ３をマルチプレクサ１４０に出力する。
【００３３】
マルチプレクサ１４０は、タイミング発生回路１６０から供給されるＲＳＥＬ信号、ＧＳＥＬ信号、ＢＳＥＬ信号に基づき、ＲＳＥＬ信号がＨレベルの期間にサンプリング信号Ｓ１をＡＤＣ＿ＩＮ信号として出力し、ＧＳＥＬ信号がＨレベルの期間にサンプリング信号Ｓ２をＡＤＣ＿ＩＮ信号として出力し、ＢＳＥＬ信号がＨレベルの期間にサンプリング信号Ｓ３をＡＤＣ＿ＩＮ信号として出力する。
【００３４】
アナログ／デジタル変換回路１７０は、タイミング発生回路１６０から供給されるＡＤＣＫ信号に基づき、ＡＤＣ＿ＩＮ信号をデジタル信号に変換し、Ｄ０〜Ｄ７端子に出力する。
【００３５】
図１では、さらにデータ転送制御装置１００に点順次出力型センサ２００と線順次出力型センサ３００を接続する方法について示している。点順次出力型センサ２００は、Ｒ信号をコンデンサ２１１を介してＡＣカプリングによりＲＩＮ１端子に接続し、Ｇ信号をコンデンサ２１２を介してＡＣカプリングによりＧＩＮ１端子に接続し、Ｂ信号をコンデンサ２１３を介してＡＣカプリングによりＢＩＮ１端子に接続している。また、線順次出力型センサ３００は、ＲＩＮ２端子に接続されている。ＧＩＮ２端子とＢＩＮ２端子には何も接続されていない。
【００３６】
＜点順次出力型センサの動作＞
次に、点順次出力型センサの動作について図２を参照して説明する。図２は、点順次出力型センサ２００の動作を説明するタイミングチャート図である。
【００３７】
点順次出力型センサ２００からの入力を選択するには、ＳＥＬＩＮＰの値を１に設定する。この場合、ＡＣカプリングで接続されているのでＣＬＭＰの値を１に設定する。
【００３８】
図２に示すように、点順次出力型センサ２００からＲＩＮ１端子にＲ信号が、ＧＩＮ１端子にＧ信号が、ＢＩＮ１端子にＢ信号が、画素毎にそれぞれ入力される。ｎ番目の画素のアナログ信号Ｒｎ、Ｇｎ、Ｂｎがそれぞれサンプリング回路１３１、１３２、１３３に読み込まれ、ＣＫ１信号、ＣＫ２信号に基づき、サンプリングされる。ＲＳＥＬ信号がＨレベルの期間にアナログ信号Ｒｎをサンプリングした信号ＲｎをＡＤＣ＿ＩＮ信号として出力し、ＧＳＥＬ信号がＨレベルの期間にアナログ信号Ｇｎをサンプリングした信号ＧｎをＡＤＣ＿ＩＮ信号として出力し、ＢＳＥＬ信号がＨレベルの期間にアナログ信号Ｂｎをサンプリングした信号ＢｎをＡＤＣ＿ＩＮ信号として出力する。
【００３９】
＜線順次出力型センサの動作＞
次に、線順次出力型センサの動作について図３を参照して説明する。図３は、線順次出力型センサ３００の動作を説明するタイミングチャート図である。
【００４０】
線順次出力型センサ３００からの入力を選択するには、ＳＥＬＩＮＰの値を０に設定し、ＣＬＭＰの値を０に設定する。
【００４１】
図３に示すように、線順次出力型センサ３００からＲＩＮ２端子に１ライン分のアナログ信号Ｒ１〜Ｒｎ、続けてアナログ信号Ｇ１〜Ｇｎ、続けてアナログ信号Ｂ１〜Ｂｎが順次入力される。サンプリング回路１３１は、ＣＫ１信号、ＣＫ２信号に基づき、アナログ信号Ｒ１〜Ｒｎ、アナログ信号Ｇ１〜Ｇｎ、アナログ信号Ｂ１〜Ｂｎを順次サンプリングする。ＲＳＥＬ信号がＨレベルの期間にアナログ信号Ｒ１〜Ｒｎをサンプリングした信号Ｒ１〜ＲｎをＡＤＣ＿ＩＮ信号として出力し、ＧＳＥＬ信号がＨレベルの期間にアナログ信号Ｇ１〜Ｇｎをサンプリングした信号Ｇ１〜ＧｎをＡＤＣ＿ＩＮ信号として出力し、ＢＳＥＬ信号がＨレベルの期間にアナログ信号Ｂ１〜Ｂｎをサンプリングした信号Ｂ１〜ＢｎをＡＤＣ＿ＩＮ信号として出力する。
【００４２】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００４３】
本実施形態では、２つの異なる特性をもったイメージセンサを排他的に１つのデータ転送制御装置に接続することができ、回路構成の縮小と部品コストの削減を行うことができる。また、従来チップ内で端子を、ＲＩＮ１、ＧＩＮ１、ＢＩＮ１、ＲＩＮ２、ＧＩＮ２、ＢＩＮ２の順番で構成しがちであるが、この場合、配線が相互に交差してしまうため配線の上下間で容量が発生しノイズが信号に乗ってしまったり、インピーダンスによる抵抗が発生しタイミングに影響を与える、などの問題があった。本実施形態では、ＲＩＮ１、ＲＩＮ２、ＧＩＮ１、ＧＩＮ２、ＢＩＮ１、ＢＩＮ２の順番に端子を設けているので、配線の交差による容量の発生やインピーダンスによる特性の悪化を防ぐことができる。
【００４４】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００４５】
（変形例１）本発明に係るデータ転送制御装置の第１変形例について説明する。前記第１実施形態では、点順次出力型センサ２００と線順次出力型センサ３００をデータ転送制御装置１００に接続する方法を説明したが、２つの点順次出力型センサ２００を接続するようにしてもよいし、２つの線順次出力型センサ３００を接続するようにしてもよい。
【００４６】
（変形例２）本発明に係るデータ転送制御装置の第２変形例について説明する。前記第１実施形態では、イメージセンサからＲＧＢの３つの信号をデータ転送制御装置１００に入力する場合について説明したが、例えばＧ−Ｍｇ−Ｙｅ−Ｃｙ色差線順次方式のイメージセンサにも対応できるように、４つの信号を入力できる構成にしてもよい。
【００４７】
＜画像読取装置＞
次に、上述した実施形態及び変形例に係るデータ転送制御装置１００を適用した画像読取装置について説明する。図４に、画像読取装置の一例として、データ転送制御装置１００を適用した反射原稿と透過原稿を読み取り可能なフラットベットスキャナ４００の構成を示す。フラットベットスキャナ４００は、反射原稿読み取り用に線順次出力型センサ３００と、透過原稿読み取り用に点順次出力型センサ２００と、データ転送制御装置（ＡＦＥ）１００と、ランプ４０３を備えたキャリッジ４０１と、上蓋４０２に透過原稿読み取り用のランプ４０３と、データ転送制御装置（ＡＦＥ）１００の出力信号を処理する信号処理プロセッサ（Digital Signal Processor、ＤＳＰ）４０４と、外部機器とのインターフェース４０５と、を有する。
【００４８】
フラットベットスキャナ４００は、反射原稿を読み取る際には、データ転送制御装置（ＡＦＥ）１００に対し、線順次出力型センサ３００が有効になるように制御し、透過原稿を読み取る際は、点順次出力型センサ２００が有効になるように制御する。
【００４９】
なお、データ転送制御装置１００が適用される画像読取装置としては、図４に示すものの他、前面と後面にそれぞれデジタルスチルカメラを備えた携帯電話などが挙げられる。
【図面の簡単な説明】
【００５０】
【図１】本発明のデータ転送制御装置の全体構成図。
【図２】点順次出力型センサの動作を説明するタイミングチャート図。
【図３】線順次出力型センサの動作を説明するタイミングチャート図。
【図４】画像読取装置の構成図。
【符号の説明】
【００５１】
１００…データ転送制御装置、１１０…クランプ回路、１１１〜１１３…スイッチゲート、１２０…インバータ、１２１〜１２６…スイッチゲート、１３１〜１３３…サンプリング回路、１４０…マルチプレクサ、１５０…ＰＬＬ回路、１６０…タイミング発生回路、１７０…アナログ／デジタル変換回路、１８０…ホストインターフェース、１８１…レジスタ、２００…点順次出力型センサ、２１１〜２１３…コンデンサ、３００…線順次出力型センサ。
【図１】
2007166053.tif 000003
【図２】
2007166053.tif 000004
【図３】
2007166053.tif 000005
【図４】
2007166053.tif 000006