(57)【要約】【課題】従来よりも、カメラを小型化、軽量化、及びコストダウンすることができる固体撮像素子を提供する。【解決手段】受光量に応じた電荷を蓄積する単位セルが複数個配列されている固体撮像素子であって、各単位セルは、入射した光を光電変換して電荷を発生して出力する受光素子１１１と、出力された電荷を蓄積する検出部１１２と、受光素子１１１と検出部１１２との間を導通状態とするか非導通状態とするかを切り換え蓄積された電荷を蓄積領域に読み出すリードトランジスタ１１４と、画素ドレイン配線１１６と検出部１１２との間を導通状態とするか非導通状態とするかを切り換えるリセットトランジスタ１１３と、検出部１１２に読み出された電荷を増幅する増幅用トランジスタ１１５とを含み、当該撮像素子は単位セルが形成された同一チップ上に、さらに、ドレイン領域と、ドレイン領域にパルス電圧を供給するパルス電圧発生回路１３０とを備える。【選択図】図３
2007259331.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた信号電荷を蓄積する単位セルが、複数個配列されている固体撮像素子であって、
各単位セルは、
入射した光を光電変換して信号電荷を発生して出力する光電変換領域と、
前記光電変換領域により出力された信号電荷を蓄積する蓄積領域と、
前記光電変換領域と前記蓄積領域との間を、導通状態とするか非導通状態とするかを切り換え、蓄積された信号電荷を前記蓄積領域に読み出す読み出し用トランジスタと、
ドレイン領域と前記蓄積領域との間を、導通状態とするか非導通状態とするかを切り換えるリセット用トランジスタと、
前記蓄積領域に読み出された信号電荷を増幅する増幅用トランジスタとを含み、
当該撮像素子は、前記単位セルが形成された同一チップ上に、さらに、
前記ドレイン領域と、
前記ドレイン領域にパルス電圧を供給するパルス電圧発生回路とを備えること
を特徴とする固体撮像素子。
【請求項２】
前記パルス電圧発生回路は、前記蓄積領域に蓄積された信号電荷をリセットする際に用いられるリセット電圧と、前記増幅用トランジスタをＯＦＦさせるＯＦＦ電圧とを繰り返すパルス電圧を発生して、前記ドレイン領域に供給すること
を特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記パルス電圧発生回路は、ＮＭＯＳ単一、及びＰＭＯＳ単一の何れかで構成されていること
を特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記各単位セルに含まれるトランジスタは全て、前記パルス電圧発生回路を構成するものと同じ、ＮＭＯＳ単一、及びＰＭＯＳ単一の何れかで構成されていること
を特徴とする請求項３に記載の固体撮像素子。
【請求項５】
前記パルス電圧発生回路は、１個以上のインバータトランジスタと、１個以上のドライバトランジスタとを含むこと
を特徴とする請求項１に記載の固体撮像素子。
【請求項６】
前記パルス電圧発生回路は、第１インバータトランジスタと、第２インバータトランジスタと、反転ドライバトランジスタと、非反転ドライバトランジスタとを含み、
第１インバータトランジスタのゲートには、入力パルス用の外部端子が接続され、
第２インバータトランジスタのゲートには、第１インバータトランジスタの出力が接続され、
反転ドライバトランジスタのゲートには、第１インバータトランジスタの出力が接続され、
非反転ドライバトランジスタのゲートには、第２インバータトランジスタ出力が接続され、
反転ドライバトランジスタと、非反転ドライバトランジスタとは、基準電圧とグランド間に、直列に接続され、反転ドライバトランジスタと非反転ドライバトランジスタとの接続部分から、前記パルス電圧を供給すること
を特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記パルス電圧発生回路は、
基準電圧と、基準電圧よりも高い昇圧電圧とを用いて、前記パルス電圧を供給すること
を特徴とする請求項１に記載の固体撮像素子。
【請求項８】
前記パルス電圧発生回路は、さらに、
前記昇圧電源により発生するインバータトランジスタの耐圧ストレスを緩和する耐圧緩和トランジスタを含むこと
を特徴とする請求項７に記載の固体撮像素子。
【請求項９】
受光量に応じた信号電荷を蓄積する単位セルが、複数個配列されている固体撮像素子を有するカメラであって、
請求項１に記載の固体撮像素子を有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、及び、カメラに関し、特に、ＭＯＳ型固体撮像素子を有するカメラを小型化し、コストを低減するための技術に関する。
【背景技術】
【０００２】
近年、デジタルビデオカメラやデジタルスチルカメラ等の撮像機器が一般に普及している。
これらの撮像機器は、軽量化及び連続使用時間を延ばす為に消費電力を抑える必要があるので、ＣＣＤ型撮像素子と比べ消費電力が著しく低いＭＯＳ型固体撮像素子を搭載しているものが増えている。
【０００３】
ＭＯＳ型撮像素子には、ラインセレクトトランジスタを備えずに、リセットトランジスタ、リードトランジスタ、及び電源端子に与えるパルス電圧のタイミングにより行の選択を行い、トランジスタ数を減らして画素密度を上げたタイプがある（特許文献１、特許文献２、特許文献３）。
撮像機器において、小型化、軽量化、及びコストダウンは、常に求められている永遠の課題である。
【特許文献１】特開２００２−３３５４５５号公報
【特許文献２】特開２００３−４６８６４号公報
【特許文献３】特開２００４−３１２４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１では、ドレイン領域に供給するパルス電圧を発生するパルス電圧発生回路を、ＭＯＳ型撮像素子のチップ外に設けている。
そこで、ＰＭＯＳ型撮像素子及びＮＭＯＳ型撮像素子（これら２つを合わせて「単一ＭＯＳ型撮像素子」という）において、小型化、軽量化、及びコストダウン等の観点から、パルス電圧発生回路を固体撮像素子のチップ内に内蔵することを検討したが、通常のチップ外に設けられたパルス電圧発生回路はバイポーラトランジスタと負荷抵抗とから構成されているので、これをそのまま単一ＭＯＳ型撮像素子に内蔵するとプロセスが複雑になり現実的でないし、またバイポーラトランジスタを単純に単一ＭＯＳ型に置き換えることも特性の違いによって現実的でなく、何らかの工夫が必要である。
【０００５】
そこで本発明は、従来よりも、カメラを小型化、軽量化、及びコストダウンすることができる固体撮像素子、及び小型化、軽量化、及びコストダウンされたカメラを提供することを第１の目的とする。
また本発明は、プロセスを複雑にすることなく、パルス電圧発生回路を同一チップ内に内蔵した固体撮像素子、及び、当該固体撮像素子を備えるカメラを提供することを第２の目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る固体撮像素子は、受光量に応じた信号電荷を蓄積する単位セルが複数個配列されている固体撮像素子であって、各単位セルは、入射した光を光電変換して信号電荷を発生して出力する光電変換領域と、前記光電変換領域により出力された信号電荷を蓄積する蓄積領域と、前記光電変換領域と前記蓄積領域との間を導通状態とするか非導通状態とするかを切り換え蓄積された信号電荷を前記蓄積領域に読み出す読み出し用トランジスタと、ドレイン領域と前記蓄積領域との間を導通状態とするか非導通状態とするかを切り換えるリセット用トランジスタと、前記蓄積領域に読み出された信号電荷を増幅する増幅用トランジスタとを含み、当該撮像素子は、前記単位セルが形成された同一チップ上に、さらに、前記ドレイン領域と、前記ドレイン領域にパルス電圧を供給するパルス電圧発生回路とを備えることを特徴とする。
【０００７】
ここで、固体撮像素子において、前記パルス電圧発生回路は、前記蓄積領域に蓄積された信号電荷をリセットする際に用いられるリセット電圧と、前記増幅用トランジスタをＯＦＦさせるＯＦＦ電圧とを繰り返すパルス電圧を発生して、前記ドレイン領域に供給することを特徴とすることもできる。
ここで、固体撮像素子において、前記パルス電圧発生回路は、ＮＭＯＳ単一、及びＰＭＯＳ単一の何れかで構成されていることを特徴とすることもできる。
【０００８】
ここで、固体撮像素子において、前記各単位セルに含まれるトランジスタは全て、前記パルス電圧発生回路を構成するものと同じ、ＮＭＯＳ単一、及びＰＭＯＳ単一の何れかで構成されていることを特徴とすることもできる。
ここで、固体撮像素子において、前記パルス電圧発生回路は、１個以上のインバータトランジスタと、１個以上のドライバトランジスタとを含むことを特徴とすることもできる。
【０００９】
ここで、固体撮像素子において、前記パルス電圧発生回路は第１インバータトランジスタと第２インバータトランジスタと反転ドライバトランジスタと非反転ドライバトランジスタとを含み、第１インバータトランジスタのゲートには入力パルス用の外部端子が接続され、第２インバータトランジスタのゲートには第１インバータトランジスタの出力が接続され、反転ドライバトランジスタのゲートには第１インバータトランジスタの出力が接続され、非反転ドライバトランジスタのゲートには第２インバータトランジスタ出力が接続され、反転ドライバトランジスタと非反転ドライバトランジスタとは、基準電圧とグランド間に直列に接続され、反転ドライバトランジスタと非反転ドライバトランジスタとの接続部分から前記パルス電圧を供給することを特徴とすることもできる。
【００１０】
上記目的を達成するために、本発明に係るカメラは、前記固体撮像素子を有することを特徴とする。
【発明の効果】
【００１１】
課題を解決するための手段に記載した構成により、パルス電圧発生回路が全ての単位セルと同一のチップ上に形成されるので、カメラのアセンブリにおいて、パルス電圧発生回路のスペース、及び配線が不要になり、カメラを小型化、軽量化、及びコストダウンすることができる。
また、製造プロセスを複雑にすることなく、パルス電圧発生回路を同一チップ内に内蔵することができる。
【００１２】
ここで、固体撮像素子において、前記パルス電圧発生回路は、基準電圧と基準電圧よりも高い昇圧電圧とを用いて前記パルス電圧を供給することを特徴とすることもできる。
これにより、最終段のトランジスタによる電圧降下を考慮した昇圧電圧を用いることにより、基準電圧と同等の電圧を出力することができる。
ここで、固体撮像素子において、前記パルス電圧発生回路は、さらに、前記昇圧電源により発生するインバータトランジスタの耐圧ストレスを緩和する耐圧緩和トランジスタを含むことを特徴とすることもできる。
【００１３】
これにより、インバータトランジスタの耐圧を越える昇圧電圧を供給することができる。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
＜構成＞
図１（ａ）、図１（ｂ）はそれぞれ、従来の撮像カメラ９０、及び本発明の実施の形態１における撮像カメラ１０の概要を示す図である。
図１（ａ）に示すように、従来の撮像カメラ９０は、静止画を撮影することができる撮像装置であって、ＭＯＳ型撮像素子９１、電圧パルス回路９２、ＭＯＳ型撮像素子９１に制御信号を供給して駆動及び制御するタイミング制御部９３、ＭＯＳ型撮像素子９１から出力される信号電荷（輝度情報）を処理して静止画を生成して記憶する画像処理部９４、レンズ９５、光学系９６を備える。撮像カメラ９０は従来のカメラなので詳細な説明は省略する。
【００１５】
図１（ｂ）に示すように、本発明の実施の形態１における撮像カメラ１０は、静止画を撮影することができる撮像装置であって、ＭＯＳ型撮像素子１１、タイミング制御部９３、駆動制御部９４、レンズ９５、光学系９６を備え、従来の撮像カメラ９０とは、ＭＯＳ型撮像素子９１及び電圧パルス回路９２の代わりに、ＭＯＳ型撮像素子１１を有する点が異なる。
【００１６】
ＭＯＳ型撮像素子１１は、遮光装置を通過した光が結像する位置に配置され、受光量に応じた信号電荷（輝度情報）を出力する単位セルが複数個配列されている半導体素子及びその周辺回路であり、従来のＭＯＳ型撮像素子９１とは、チップ上に電圧パルス回路１２有する点が異なる。
図２は、本発明の実施の形態１におけるＭＯＳ型撮像素子１１の概略構成を示す図である。
【００１７】
図２に示すように、本発明の実施の形態１におけるＭＯＳ型撮像素子１１は、撮像部１、負荷部２、行選択エンコーダ３、列選択エンコーダ４、信号処理部５、出力部６、及び、パルス電圧発生部７から構成される。
撮像部１は、単位セルが１次元又は２次元上に配列された撮像領域である。ここでは、３×３の２次元上に配列された９個の単位セルからなる１８画素分しか記載していないが、実際の画素数は、１次元で数千個、２次元で数十万〜数百万個程度である。
【００１８】
負荷部２は、縦１列毎に同一の回路が１個接続されており、出力電圧を読み出す為に、列単位で撮像部１の画素に負荷をかける回路である。
行選択エンコーダ３は、横１行毎に、“ＲＥＳＥＴ”、“ＲＥＡＤ”の２本の制御線を備え、撮像部１の画素に対して、行単位で、リセット（初期化）、及び、リード（読み出し）を制御する。
【００１９】
列選択エンコーダ４は、制御線を備え、列を順次選択する。
信号処理部５は、縦１列毎に同一の回路が１個接続されており、撮像部１からの列単位の出力を処理して、順次出力する。
出力部６は、信号処理部５の出力に、外部に出力する為に必要な変換を施して出力する回路である。
【００２０】
パルス電圧発生部７は、蓄積領域に蓄積された信号電荷をリセットする際に用いられるリセット電圧と、増幅用トランジスタをＯＦＦさせるＯＦＦ電圧とを繰り返すパルス電圧を発生する回路である。
図３は、実施の形態１の固体撮像素子の回路の概略を示す図である。
図３に示すように、実施の形態１の固体撮像素子の回路は、負荷回路１００、画素回路１１０、信号処理回路１２０、パルス電圧発生回路１３０を備える。
【００２１】
負荷回路１００は、図２の負荷部２中の１個の回路を記載したものであり、第１信号出力線とグランド（ＧＮＤ）との間に接続された負荷用トランジスタ１０１を含み、負荷電圧（ＬＧ）が供給される。
画素回路１１０は、図２の撮像部１中の１個の単位セルを記載したものであり、初期化時の電圧を増幅したリセット電圧と読み出し時の電圧を増幅したリード電圧とを第１信号出力線に出力することを特徴とし、入射した光を光電変換して信号電荷（輝度情報）を発生して蓄積し、蓄積した信号電荷を電圧信号として出力する光電変換領域であるフォトダイオード等の受光素子１１１と、受光素子１１１により発生した信号電荷を蓄積する蓄積領域である検出部１１２と、検出部１１２の示す電圧が初期電圧（ここではＶｄｄ）になるようにリセットするリセットトランジスタ１１３と、受光素子１１１により出力される信号電荷を検出部１１２に供給するリードトランジスタ１１４と、検出部１１２の示す電圧に追従して変化する電圧を出力する増幅用トランジスタ１１５とを含む。
【００２２】
画素ドレイン配線１１６は、検出部１１２に蓄積された信号電荷をリセットする際に用いられるリセット電圧（Ｖｄｄ）と増幅用トランジスタ１１５をＯＦＦさせるＯＦＦ電圧（ＧＮＤ）とを周期的に繰り返す、パルス電圧発生部７が発生するパルス電圧を入力する部分であり、ここではこの領域をドレイン領域と呼ぶ。
信号処理回路１２０は、図２の信号処理部５中の縦１列用の１個の回路を記載したものであり、当該単位セルにより出力されるリセット電圧とリード電圧との差分を示す輝度情報を出力することを特徴とし、第１信号出力線と第２信号出力線との間に直列に接続されたサンプリングトランジスタ１２１及びクランプ容量１２２と、第２信号出力線とＧＮＤとの間に直列に接続されたサンプリング容量１２３と、第２信号出力線と基準電圧端子（ここではＶｄｄ）との間に直列に接続されたクランプトランジスタ１２４とを含む。
【００２３】
パルス電圧発生回路１３０は、図２のパルス電圧発生部７の回路を記載したものであり、インバータトランジスタ１３１、インバータ負荷トランジスタ１３２、立ち下がりトランジスタ１３３、立ち上がりトランジスタ１３４、立ち下がりトランジスタ１３５、立ち上がりトランジスタ１３６、ＣＨＰ昇圧電源１３７、立ち上がりトランジスタ１３８、耐圧緩和トランジスタ１３９、入力パルス用端子、基準電圧端子（Ｖｄｄ）、及びグランド端子（ＧＮＤ）で構成される。
【００２４】
ここで、Ｖｄｄ−ＧＮＤ間にインバータ負荷トランジスタ１３２とインバータトランジスタ１３１とが直列に接続されて第１インバータ回路が構成され、第１インバータ回路はインバータトランジスタ１３１のゲートを入力とし、インバータ負荷トランジスタ１３２とインバータトランジスタ１３１との接続部を出力とする。
また、ＣＨＰ昇圧電源１３７−ＧＮＤ間に立ち上がりトランジスタ１３４と立ち下がりトランジスタ１３３とが直列に接続されて第２インバータ回路が構成され、第２インバータ回路は立ち下がりトランジスタ１３３のゲートを入力とし、立ち上がりトランジスタ１３４と立ち下がりトランジスタ１３３との接続部を出力とする。なお、ＣＨＰ昇圧電源１３７、及び、立ち上がりトランジスタ１３４と立ち下がりトランジスタ１３３との間に挿入されている耐圧緩和トランジスタ１３９については後述する。
【００２５】
また、Ｖｄｄ−ＧＮＤ間に立ち上がりトランジスタ１３６と立ち下がりトランジスタ１３５とが直列に接続されて出力増幅ドライブバッファが構成され、出力増幅ドライブバッファは立ち下がりトランジスタ１３５のゲートをロー電圧用の入力とし、立ち上がりトランジスタ１３６のゲートをハイ電圧用の入力とし、立ち上がりトランジスタ１３６と立ち下がりトランジスタ１３５との接続部を出力とする。
【００２６】
入力パルスが第１インバータ回路の入力（インバータトランジスタ１３１のゲート）に接続され、第１インバータ回路の出力（インバータトランジスタ１３１のドレイン側）が第２インバータ回路の入力（立ち下がりトランジスタ１３３のゲート）及び出力増幅ドライブバッファのロー電圧出力用の入力（立ち下がりトランジスタ１３５のゲート）に接続され、第２インバータ回路の出力（立ち下がりトランジスタ１３３のドレイン側）が出力増幅ドライブバッファのハイ電圧出力用の入力（立ち上がりトランジスタ１３６のゲート）に接続される。
【００２７】
ＣＨＰ昇圧電源１３７は、Ｖｄｄを越える電圧であり、立ち上がりトランジスタ１３４へ供給されている。この電源をＶｄｄとせずにＶｄｄを越える電圧としたのは、立ち上がりトランジスタ１３６のゲートに入力されるパルスを、Ｖｄｄを越える電圧にして、出力パルスのハイ電圧の出力レベルをＶｄｄに近づけるためである。
立ち上がりトランジスタ１３８は、そのゲートに入力パルスが入力され、立ち上がりトランジスタ１３６のゲートに入力されるパルスがハイレベルとなる際の立ち上がり時間を向上させるために設けられている。
【００２８】
例えば立ち上がりトランジスタ１３８無しで電源パルスの立ち上がり時間を向上させようとすると、ＣＨＰ昇圧電源１３７からの電流が増加するので、ＣＨＰ昇圧電源１３７の電圧が低下し、この電圧低下により立ち上がりトランジスタ１３６のゲート電圧が低下して、出力パルスのハイ電圧の出力レベルを低下させる。そこで、立ち上がりトランジスタ１３８を追加することにより、ＣＨＰ昇圧電源１３７からの電流の増加を抑え、電圧の低下を抑制して出力パルスのハイ電圧の出力レベルの低下を抑制するとともに、出力パルスの立ち上がり時間を向上させている。
【００２９】
耐圧緩和トランジスタ１３９は、立ち下がりトランジスタ１３３にかかる耐圧ストレスを緩和するために、立ち下がりトランジスタ１３３と立ち上がりトランジスタ１３４との間に、ゲートにＶｄｄを入力したオン状態で挿入している。
立ち下がりトランジスタ１３３には、ＣＨＰ昇圧電源１３７とＧＮＤとの間に発生する他のトランジスタよりも大きな耐圧ストレスがかかるので、耐圧緩和トランジスタ１３９を挿入することにより、ゲート−ドレイン間、及びゲート−ソース間の耐圧ストレスを緩和させているのである。
【００３０】
ここで特に、インバータ負荷トランジスタ１３２と立ち上がりトランジスタ１３４とを、デプレッション型トランジスタとし、他のトランジスタをエンハンス型トランジスタとすると前記インバータ回路の出力が反転される時に電流を流せ、かつトランジスタサイズを縮小可能なので望ましい。
＜動作＞
本発明の固体撮像素子は、パルス電圧発生回路１３０の部分だけが従来と異なるので、他の部分の詳細な動作は、特許文献１〜３に示された従来の固体撮像装置と同様である。
【００３１】
以下に図３に示す実施の形態１の固体撮像素子の回路の基本動作を説明する。
（１）入力パルスのハイレベルが、インバータトランジスタ１３１のゲートに入力されると、インバータ負荷トランジスタ１３２の負荷によって入力パルスが反転されてローレベルとなり、立ち下がりトランジスタ１３３のゲートに入力される。
（２）次に立ち下がりトランジスタ１３３ゲートに、ローレベルが入力されると、立ち上がりトランジスタ１３４の負荷によって反転された入力パルスが再び反転されて非反転状態に戻ってハイレベルとなり、立ち上がりトランジスタ１３６のゲートに入力される。
（３）最後に立ち上がりトランジスタ１３６のゲートに、ハイレベルが入力されることにより、ハイ電圧が出力される。
（４）一方、入力パルスのローレベルが、インバータトランジスタ１３１のゲートに入力されると、インバータ負荷トランジスタ１３２の負荷によって入力パルスが反転されてハイレベルとなり、立ち下がりトランジスタ１３５のゲートに入力される。
（５）次に立ち下がりトランジスタ１３５のゲートに、ハイレベルが入力されることにより、ロー電圧が出力される。
【００３２】
＜まとめ＞
以上のように、本発明の実施の形態１によれば、パルス電圧発生回路を、単位セルと同一の単一ＭＯＳ型撮像素子で、単位セルと同一のチップ上に形成したので、製造プロセスを複雑にすることなく、カメラのアセンブリにおいて、パルス電圧発生回路のスペース、及び配線が不要になり、カメラを小型化、軽量化、及びコストダウンすることができる。
【００３３】
また、パルス電圧発生回路を単位セルや他の回路等と同一のチップ上に形成したので、トランジスタの特性のバラツキが抑えられ、制御上有利であり、ダイナミックレンジを適切にとることが容易になり、画質を向上させることができる。
（変形例１）
図４は、変形例１の固体撮像素子の回路の概略を示す図である。
【００３４】
なお、実施の形態１と同様の構成要素には同一番号を付し、その説明を省略する。
図４に示すように、変形例１の固体撮像素子の回路は、負荷回路１００、画素回路１１０、信号処理回路１２０、パルス電圧発生回路１４０を備える。
変形例１のパルス電圧発生回路１４０は、実施の形態１のパルス電圧発生回路１３０に、立ち上がりトランジスタ１４１が追加されたものである。
【００３５】
立ち上がりトランジスタ１４１は、パルス電圧のロー電圧を、ＧＮＤよりも高い電圧にしたい場合に有効なものである。
ここで、ロー電圧は、立ち下がりトランジスタ１３５と立ち上がりトランジスタ１４１との電圧降下特性の比により設計され、ハイ電圧は立ち上がりトランジスタ１３４と立ち上がりトランジスタ１３６とＣＨＰ昇圧電源１３７との設定により設計される。
【００３６】
なお、本実施の形態１及び変形例１では、従来と同じ入力パルスを用いることができるようにインバータ回路を２つ用いたが、従来の入力パルスが反転された入力パルスを用いるようにすれば、インバータ回路を１つにすることができる。
また、立ち上がりトランジスタ１３８のゲートに入力パルスを入力する間に、１〜２段のバッファを挿入する等してタイミングを調整すれば、立ち下がりトランジスタ１３５と立ち上がりトランジスタ１３６とが同時にＯＮする時間を減らして消費電力を抑えることができ、また立ち下がりトランジスタ１３３と立ち上がりトランジスタ１３４とが同時にＯＮする時間を減らしてＣＨＰ昇圧電源１３７の電圧低下を抑えることもできる。
【００３７】
また、本実施の形態１及び変形例１では、固体撮像素子の回路をＮＭＯＳトランジスタのみで構成した例を示したが、極性を反転すればＰＭＯＳトランジスタのみで構成することもできる。
【産業上の利用可能性】
【００３８】
本発明は、ビデオカメラやデジタルスチルカメラなどの撮像機器に適用することができる。本発明によって、ＭＯＳ型撮像素子において、パルス電圧発生回路が全ての単位セルと同一のチップ上に形成されるので、カメラのアセンブリにおいて、パルス電圧発生回路のスペース、及び配線が不要になり、カメラを小型化、軽量化、及びコストダウンに寄与することができ、その産業的利用価値は極めて高い。
【図面の簡単な説明】
【００３９】
【図１】（ａ）、（ｂ）はそれぞれ、従来の撮像カメラ９０、及び本発明の実施の形態１における撮像カメラ１０の概要を示す図である。
【図２】本発明の実施の形態１におけるＭＯＳ型撮像素子１１の概略構成を示す図である。
【図３】実施の形態１の固体撮像素子の回路の概略を示す図である。
【図４】変形例１の固体撮像素子の回路の概略を示す図である。
【符号の説明】
【００４０】
１    撮像部
２    負荷部
３    行選択エンコーダ
４    列選択エンコーダ
５    信号処理部
６    出力部
７    パルス電圧発生部
１０    撮像カメラ
１１    ＭＯＳ型撮像素子
１２    電圧パルス回路
１００    負荷回路
１０１    負荷用トランジスタ
１１０    画素回路
１１１    受光素子
１１２    検出部
１１３    リセットトランジスタ
１１４    リードトランジスタ
１１５    増幅用トランジスタ
１１６    画素ドレイン配線
１２０    信号処理回路
１２１    サンプリングトランジスタ
１２２    クランプ容量
１２３    サンプリング容量
１２４    クランプトランジスタ
１３０    パルス電圧発生回路
１３１    インバータトランジスタ
１３２    インバータ負荷トランジスタ
１３３    立ち下がりトランジスタ
１３４    立ち上がりトランジスタ
１３５    立ち下がりトランジスタ
１３６    立ち上がりトランジスタ
１３７    ＣＨＰ昇圧電源
１３８    立ち上がりトランジスタ
１３９    耐圧緩和トランジスタ
１４０    パルス電圧発生回路
１４１    立ち上がりトランジスタ
【図１】
2007259331.tif 000003
【図２】
2007259331.tif 000004
【図３】
2007259331.tif 000005
【図４】
2007259331.tif 000006