(57)【要約】【課題】貫通電極を有する半導体装置の信頼性を損なうことなく、貫通電極の脱落を抑制する。【解決手段】半導体装置１００は、シリコン基板１０１、シリコン基板１０１を貫通する貫通電極１２９、および貫通電極１２９の側面外周に設けられるとともにシリコン基板１０１を貫通する第一絶縁リング１３０を有する。また、半導体装置１００は、シリコン基板１０１の少なくとも素子形成面の裏面の近傍に設けられるともに貫通電極１２９に接して設けられ、シリコン基板１０１の面内方向に貫通電極１２９の内部に向かって張り出した張出部１４６を備える。【選択図】図１
2007123857.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記貫通電極の側面外周に設けられるとともに、前記半導体基板を貫通する環筒状絶縁膜と、
前記半導体基板の少なくとも素子形成面の裏面の近傍に設けられるともに前記貫通電極に接して設けられ、前記半導体基板の面内方向に前記貫通電極の内部に向かって張り出した張出部と、
を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記張出部の少なくとも一部が、絶縁材料により構成された半導体装置。
【請求項３】
請求項２に記載の半導体装置において、前記裏面に接して設けられた裏面絶縁膜をさらに含み、前記裏面絶縁膜が前記張出部の少なくとも一部を構成している半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、前記半導体基板の所定の領域が除去されて、前記所定の領域に前記環筒状絶縁膜および前記貫通電極が設けられているとともに、前記環筒状絶縁膜の形成領域と前記貫通電極の形成領域との間に、前記半導体基板が残存した領域が設けられている半導体装置。
【請求項５】
請求項４に記載の半導体装置において、前記張出部の少なくとも一部が、前記半導体基板が残存した領域により構成された半導体装置。
【請求項６】
請求項５に記載の半導体装置において、前記半導体基板が残存した領域が、前記環筒状絶縁膜の内側面全体を取り囲むように設けられた半導体装置。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置において、前記環筒状絶縁膜が、同心円状に積層された複数の絶縁膜を含む半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、前記素子形成面の近傍において、前記貫通電極が、前記素子形成面に向かって狭径している半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、前記裏面の近傍において、前記貫通電極が前記素子形成面に向かって拡径している半導体装置。
【請求項１０】
請求項１乃至９いずれかに記載の半導体装置において、
前記環筒状絶縁膜の内側に複数の前記貫通電極が設けられている半導体装置。
【請求項１１】
請求項１に記載の半導体装置において、
前記貫通電極の側面外周に設けられ、前記半導体基板を貫通するとともに、少なくとも一層の金属の拡散を防止するバリア膜を含む前記環筒状絶縁膜を含む半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記半導体基板の所定の領域が除去されて、前記所定の領域に前記環筒状絶縁膜および前記貫通電極が設けられているとともに、前記環筒状絶縁膜の形成領域と前記貫通電極の形成領域との間に、前記半導体基板が残存した領域が設けられており、
前記貫通電極、前記環筒状絶縁膜、および半導体基板が残存した前記領域の素子形成面側が、金属の拡散を防止するバリア膜により覆われている、半導体装置。
【請求項１３】
請求項１１に記載の半導体装置において、
前記半導体基板の素子形成面に、半導体素子と、前記半導体素子に接続された導電性のコンタクトプラグと、が設けられ、
前記環筒状絶縁膜の素子形成面側の上部において、前記コンタクトプラグと同一水準にリング状のコンタクト配線が設けられた半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記コンタクトプラグの上部および前記リング状のコンタクト配線の上部に接して、金属の拡散を防止するバリア膜が設けられた、半導体装置。
【請求項１５】
請求項１３に記載の半導体装置において、
前記リング状のコンタクト配線の上部に接してさらにリング状の金属配線が設けられた半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記リング状の金属配線の上部に接して金属の拡散を防止するバリア膜が設けられた半導体装置。
【請求項１７】
半導体基板の素子形成面の側から前記半導体基板を選択的に除去して環筒状凹部を形成し、前記環筒状凹部の内部に絶縁膜を埋設し、前記環筒状凹部の外部に形成された前記絶縁膜を除去して環筒状絶縁膜を形成する工程と、
前記素子形成面に所定の半導体素子を形成する工程と、
半導体素子を形成する前記工程の後、前記半導体基板を前記素子形成面の裏面から薄化する工程と、
半導体基板を薄化する前記工程の後、前記裏面に裏面絶縁膜を設け、該裏面絶縁膜の所定の領域を選択的に除去して開口部を設ける工程と、
前記裏面の側から、前記開口部をマスクとして、前記環筒状絶縁膜の内側に残存する前記半導体基板の所定の領域を選択的に除去し、前記開口部よりも拡径した領域を含み前記半導体基板を貫通する孔を形成するとともに、前記裏面絶縁膜の一部を前記半導体基板の面内方向に張り出した張出部とする工程と、
前記孔を埋め込むように導電膜を成長させて、前記半導体基板を貫通するとともに前記張出部に接する貫通電極を形成する工程と、
を含む半導体装置の製造方法。
【請求項１８】
請求項１７に記載の半導体装置の製造方法において、孔を形成するとともに裏面絶縁膜の一部を張出部とする前記工程において、前記裏面の近傍において前記環筒状絶縁膜の内側に前記半導体基板を残存させる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の軽薄短小化と高性能化が要求されており、マルチチップパッケージなどの半導体装置において、配線の高密度化、論理素子の微細化およびメモリの大容量化が進められている。
【０００３】
こうした要請に対応する一つの手段として、半導体基板に貫通電極を設け、配線の高密度化等を図ることが試みられている。従来の貫通電極としては、特許文献１に記載されたものがある。同文献には、多結晶シリコン膜からなる貫通電極の下部において基板に開口部を設け、開口部内に、貫通電極に接する裏面バンプが設けられた装置が記載されている。
【特許文献１】特開昭６０−１４０８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、本発明者が貫通電極を有する半導体装置について検討したところ、半導体基板の裏面側において、貫通電極が半導体基板中から抜け落ちて脱落する場合があることが見出された。そこで、貫通電極が基板から抜け落ちないようにすべく、さらに鋭意検討を行った。
【０００５】
ここで、貫通電極の脱落を抑制するために、貫通電極の半導体基板の素子形成面上にわたって延出させることも考えられる。これは、特許文献１に記載の構成に対応する。ところが、上記特許文献１に記載の構成では、貫通電極の周囲にさらにバンプ形成用の大きな開口部が設けられている。このため、貫通電極の微細ピッチ化が困難であった。
【０００６】
また、特許文献１においては、貫通電極を構成する多結晶シリコン膜を素子形成面上にわたって形成するため、素子形成面側からの貫通電極の形成工程が必要となる。この場合、素子形成前に貫通電極を作製しようとすると、電極材料に耐熱性が必要となり、電極材料の選択の幅が限定される場合があった。また、素子形性後に貫通電極を作製しようとすると、素子の信頼性が低下する懸念があった。さらには、裏面からシリコンをエッチングする際や裏面のバンプを形成する際に、金属汚染の問題が発生し、デバイスの性能を劣化させる場合があった。
【課題を解決するための手段】
【０００７】
本発明によれば、
半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記貫通電極の側面外周に設けられるとともに、前記半導体基板を貫通する環筒状絶縁膜と、
前記半導体基板の少なくとも素子形成面の裏面の近傍に設けられるともに前記貫通電極に接して設けられ、前記半導体基板の面内方向に前記貫通電極の内部に向かって張り出した張出部と、
を含む半導体装置が提供される。
【０００８】
本発明の半導体装置においては、半導体基板の裏面近傍に、半導体基板の面内方向に貫通電極の内部に向かって張り出した張出部が設けられており、張出部が貫通電極に接している。このため、半導体基板の裏面側において、張出部により貫通電極を支持し、貫通電極が基板から抜け落ちないようにすることができる。そして、本発明の半導体装置は、貫通電極を裏面側から作製可能な構成となっている。このため、本発明によれば、半導体装置の信頼性を損なうことなく、裏面側における貫通電極の脱落を効果的に防止することができる。
【０００９】
また、本発明においては、貫通電極の周囲に環筒状絶縁膜が設けられているため、貫通電極の周囲を絶縁するとともに、寄生容量を低減することができる。また、貫通電極の周囲を確実に絶縁することができるため、貫通電極の狭ピッチ化が可能である。
【００１０】
また、本発明によれば、
半導体基板の素子形成面の側から前記半導体基板を選択的に除去して環筒状凹部を形成し、前記環筒状凹部の内部に絶縁膜を埋設し、前記環筒状凹部の外部に形成された前記絶縁膜を除去して環筒状絶縁膜を形成する工程と、
前記素子形成面に所定の半導体素子を形成する工程と、
半導体素子を形成する前記工程の後、前記半導体基板を前記素子形成面の裏面から薄化する工程と、
半導体基板を薄化する前記工程の後、前記裏面に裏面絶縁膜を設け、該裏面絶縁膜の所定の領域を選択的に除去して開口部を設ける工程と、
前記裏面の側から、前記開口部をマスクとして、前記環筒状絶縁膜の内側に残存する前記半導体基板の所定の領域を選択的に除去し、前記開口部よりも拡径した領域を含み前記半導体基板を貫通する孔を形成するとともに、前記裏面絶縁膜の一部を前記半導体基板の面内方向に張り出した張出部とする工程と、
前記孔を埋め込むように導電膜を成長させて、前記半導体基板を貫通するとともに前記張出部に接する貫通電極を形成する工程と、
を含む半導体装置の製造方法が提供される。
【００１１】
本発明においては、半導体基板の裏面側から貫通電極を形成するため、素子形成面に形成された半導体素子の劣化を抑制できる。また、半導体基板の裏面側に張出部を設けるとともに、張出部に接する貫通電極を形成する。このため、裏面側からの脱落が抑制された構成の半導体装置を高い歩留まりで安定的に製造することができる。
【発明の効果】
【００１２】
以上説明したように本発明によれば、半導体基板の裏面近傍に、貫通電極に接する張出部を設けることにより、貫通電極を有する半導体装置の性能や信頼性を損なうことなく、貫通電極の脱落を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、以下の説明において詳細な説明を適宜省略する。
【００１４】
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す断面図である。
図１に示した半導体装置１００は、半導体基板（シリコン基板１０１）と、シリコン基板１０１を貫通する貫通電極１２９と、貫通電極１２９の側面外周に設けられるとともに、シリコン基板１０１を貫通する環筒状絶縁膜（第一絶縁リング１３０）と、シリコン基板１０１の少なくとも素子形成面の裏面の近傍に設けられるともに貫通電極１２９に接して設けられ、シリコン基板１０１の面内方向に貫通電極１２９の内部に向かって張り出した張出部１４６と、を含む。また、半導体装置１００は、シリコン基板１０１の裏面に接して設けられた裏面絶縁膜１３９をさらに含む。
張出部１４６は、素子形成面の裏面側において、貫通電極１２９を取り囲むように設けられた環状の部分である。張出部１４６は、シリコン基板残存部１２７および裏面絶縁膜１３９の一部により構成される。張出部１４６は、テーパ面１４５およびテーパ面１２８を有し、半導体装置１００の裏面からシリコン基板１０１内部に向かって拡径した形状である。
裏面絶縁膜１３９は、張出部１４６の少なくとも一部を構成している。つまり、張出部１４６の一部が絶縁材料により構成されている。裏面絶縁膜１３９は、第一絶縁リング１３０の内側面から貫通電極１２９の内側に張り出すように設けられており、この部分が張出部１４６を構成している。また、裏面絶縁膜１３９は、貫通電極１２９の直径よりも小さい径の開口部を有し、開口部の側面がテーパ面１４５となっている。
半導体装置１００において、シリコン基板１０１の所定の領域が除去されて、当該所定の領域に第一絶縁リング１３０および貫通電極１２９が設けられているとともに、第一絶縁リング１３０の形成領域と貫通電極１２９の形成領域との間に、シリコン基板１０１が残存した領域が設けられている。半導体装置１００は、シリコン基板１０１が残存した領域として、具体的にはシリコン基板残存部１２７とシリコン基板残存部１４７とを有する。つまり、シリコン基板残存部１２７は、シリコン基板１０１と同種の材料からなる。
半導体装置１００において、シリコン基板残存部１２７の形成領域およびシリコン基板残存部１４７の形成領域を除く領域において、貫通電極１２９の側面と第一絶縁リング１３０の内側面とが接している。
シリコン基板残存部１２７は、シリコン基板１０１の裏面側から素子形成面側に向かって内径が拡径した円環状の領域であり、テーパ面１２８を有する。張出部１４６の少なくとも一部が、シリコン基板１０１が残存した領域であるシリコン基板残存部１２７により構成されている。
シリコン基板残存部１４７は、素子形成面から裏面側に向かって内径が拡径した形状を有し、テーパ面１４８を有する。シリコン基板残存部１４７は、シリコン基板１０１の裏面側に設けられた張出部１４６とは別の張出部となっている。
シリコン基板１０１の素子形成面の近傍において、貫通電極１２９が、素子形成面に向かって狭径している。また、シリコン基板１０１の裏面の近傍において、貫通電極１２９が素子形成面に向かって拡径している。
第一絶縁リング１３０は、同心円状に積層された複数の絶縁膜（ＳｉＮ膜１３１、ＳｉＯ2膜１３３およびＳｉＮ膜１３５）を含む。絶縁膜の最もシンプルな構成は、ＳｉＯ2膜１３３による二層構造であるが、さらにＳｉＮやＳｉＣＮなどの金属拡散を防止するバリア膜が含まれると、金属汚染によるデバイス性能劣化を防ぐことができ、なおよい。
また、第一絶縁リング１３０は、少なくともリングの内側（貫通電極１２９側）および外側（シリコン基板１０１側）に絶縁膜が配置されていればよく、たとえば第八の実施形態に例示するように、内部に一部導電膜が含まれていてもよい。
基板面内方向における第一絶縁リング１３０全体の膜厚は、たとえば２〜５μｍ程度とする。こうすることにより、第一絶縁リング１３０形成時の埋め込み特性をさらに向上させることができる。
また、半導体装置１００において、シリコン基板１０１の素子形成面に、ＳｉＮ膜１０３、層間絶縁膜１０５および層間絶縁膜１３７がこの順に設けられている。貫通電極１２９は、層間絶縁膜１０５およびＳｉＮ膜１０３を貫通する複数の貫通電極接続プラグ１１７と接続する。
素子形成面の裏面において、貫通電極１２９に接して裏面バンプ１４２が設けられている。裏面バンプ１４２は、第一絶縁リング１３０の外側面よりも内側つまり貫通電極１２９の側に収まるように構成されている。
【００１５】
また、シリコン基板１０１の素子形成面には、拡散層１０７とゲート電極１１１とを含むトランジスタ等の所定の素子が形成されている。トランジスタの側方に素子分離領域１０９が設けられ、他の素子との間が離隔されている。
【００１６】
また、ＳｉＮ膜１０３中および層間絶縁膜１０５中を、トランジスタ接続プラグ１１３および貫通電極接続プラグ１１７が貫通している。トランジスタ接続プラグ１１３は、拡散層１０７と層間絶縁膜１０５上に設けられた配線１１５とを接続する。また、貫通電極接続プラグ１１７は、貫通電極１２９と層間絶縁膜１０５上の配線１１９とを接続する。
配線１１５および配線１１９は同一水準に位置し、図１においては、ともに第一配線である。配線１１５および配線１１９は、層間絶縁膜１３７中に埋設されている。
【００１７】
配線１１９上に、接続プラグ１２１、電極パッド１２３およびバンプ１２５がこの順に設けられている。一つの貫通電極１２９に複数の貫通電極接続プラグ１１７が接して設けられている。裏面バンプ１４２とバンプ１２５とが、貫通電極１２９および複数の貫通電極接続プラグ１１７を介して接続される。これにより、シリコン基板１０１両面をさらに確実に導通させることができる。
【００１８】
次に、半導体装置１００の製造方法を説明する。この製造方法は、以下の工程を含む。
シリコン基板１０１の素子形成面の側からシリコン基板１０１を選択的に除去して環筒状凹部を形成し、環筒状凹部の内部に絶縁膜を埋設し、環筒状凹部の外部に形成された絶縁膜を除去して第一絶縁リング１３０を形成する工程、
素子形成面に所定の半導体素子を形成する工程、
半導体素子を形成する工程の後、シリコン基板１０１を裏面から薄化する工程、
シリコン基板１０１を薄化する工程の後、裏面に裏面絶縁膜１３９を設け、裏面絶縁膜１３９の所定の領域を選択的に除去して開口部１８７（図１３（ａ））を設ける工程、
裏面の側から、裏面絶縁膜１３９をマスクとして、開口部１８７から第一絶縁リング１３０の内側に残存するシリコン基板１０１の所定の領域を選択的に除去し、開口部１８７よりも拡径した領域を含みシリコン基板１０１を貫通する孔（図１３（ｂ）の貫通孔１９３）を形成するとともに、裏面絶縁膜１３９の一部をシリコン基板１０１の面内方向に張り出した張出部１４６とする工程、および
貫通孔１９３を埋め込むように金属膜等の導電膜を成長させて、シリコン基板１０１を貫通するとともに張出部１４６に接する貫通電極１２９を形成する工程。
シリコン基板１０１を裏面から薄化する上記工程により、環筒状絶縁膜の裏面を露出させる。
貫通孔１９３を形成するとともに裏面絶縁膜１３９の一部を張出部とする上記工程では、シリコン基板１０１の裏面の近傍において、第一絶縁リング１３０の内側にシリコン基板１０１を残存させる。
裏面絶縁膜１３９としては、たとえば感光性樹脂膜（図１３（ａ）の感光性エポキシ樹脂膜１８５）を形成する。
貫通電極１２９を形成する工程は、素子形成面の側から無電解めっきにより貫通孔１９３の内部に金属膜（図１５（ａ）のＣｕ膜１９５）を成長させる工程を含む。
また、貫通電極１２９を形成する工程は、貫通孔１９３の内部から外部にわたってＣｕ膜１９５を成長させた後、貫通孔１９３の外部に形成されたＣｕ膜１９５を除去して平坦化する工程を含み、貫通電極１２９を形成する工程の後、裏面におけるＣｕ膜１９５の露出面から、無電解めっきにより別の金属膜（Ｎｉ膜１４１、Ａｕ膜１４３）を成長させて、裏面バンプ１４２を形成する工程をさらに含む。
【００１９】
以下、図９〜図１５を参照して、半導体装置１００の製造方法をさらに詳細に説明する。図９および図１１〜図１５は、半導体装置１００の製造工程を示す断面図である。また、図１０は、第一絶縁リング１３０の形状を説明する図である。
【００２０】
まず、図９（ａ）に示すように、リソグラフィー技術を用いて、シリコン基板１０１の素子形成面となる面に、第一絶縁リング１３０の形状に対応する円筒環形状の開口部を有するレジストパターン（不図示）を形成する。このレジスト膜をマスクとして、シリコン基板１０１をドライエッチングし、第一絶縁リング１３０の形状に対応する環状の凹部を形成する。このとき、凹部の深さは適宜選択されるが、たとえば２０μｍ以上２００μｍ以下とする。
【００２１】
レジスト膜を除去した後、シリコン基板１０１上に、ＳｉＮ膜１６１およびＳｉＯ2膜１３３をこの順に成膜する（図９（ａ））。ＳｉＮ膜１６１の膜厚は、たとえば１００ｎｍとする。また、ＳｉＯ2膜１３３は、たとえば、ＣＶＤ（Chemical Vapor Deposition）法により得られるＢＰＳＧ（Boro-Phospho Silicate Glass）膜とする。そして、円筒環状の凹部以外の領域に成膜されたＳｉＯ2膜１３３をＣＭＰ（Chemical Mechanical Polishing）法により除去する（図９（ｂ））。なお、図９（ｂ）では、凹部以外の領域に成膜されたＳｉＮ膜１６１をさらに除去した様子を示している。
【００２２】
図１０は、図９（ｂ）のＡ−Ａ’面を示す上面図である。図１０は、第一絶縁リング１３０の平面形状に対応する。図９および図１０に示したように、ＳｉＯ2膜１３３はＳｉＯ2膜１６５およびＳｉＯ2膜１６７の積層膜である。また、図１０中のＳｉＮ膜１３１およびＳｉＮ膜１３５とをあわせたものが図９（ｂ）中のＳｉＮ膜１６１である。
【００２３】
次に、図１１（ａ）に示したように、シリコン基板１０１の素子形成面に、素子分離領域１０９、拡散層１０７、ゲート電極１１１をそれぞれ形成する。素子分離領域１０９は、たとえばＳＴＩ（シャロートレンチアイソレーション）とする。また、シリコン基板１０１上に、ＳｉＮ膜１０３および層間絶縁膜１０５をこの順に設ける。
【００２４】
つづいて、層間絶縁膜１０５およびＳｉＮ膜１０３を選択的に除去してこれらの絶縁膜を貫通する孔を形成する。孔の内部に導電膜を埋設した後、孔の外部に形成された膜を除去することにより、トランジスタ接続プラグ１１３および貫通電極接続プラグ１１７を形成する。トランジスタ接続プラグ１１３および貫通電極接続プラグ１１７の材料は、たとえばタングステン（Ｗ）とする。
【００２５】
さらに、図１１（ｂ）に示したように、層間絶縁膜１０５上に、トランジスタ接続プラグ１１３に接続する配線１１５および貫通電極接続プラグ１１７に接続する配線１１９をそれぞれ形成する。
【００２６】
そして、配線１１５および配線１１９上に層間絶縁膜１３７を形成する。さらに、配線１１９に接続する電極パッド１２３およびバンプ１２５をこの順に形成する。電極パッド１２３の材料は、たとえばＡｌ、Ｃｕ、ＮｉまたはＴｉＮとする。また、バンプ１２５の材料は、たとえばＡｕまたはハンダとする。
【００２７】
なお、本実施形態および以下の実施形態において、配線１１９の上部にさらに所定の数の配線層等の上層を形成した後、電極パッド１２３およびバンプ１２５を形成することもできる。つまり、層間絶縁膜１３７中に多層配線構造を形成してもよい。
【００２８】
次いで、素子形成面の上部に粘着剤層１７９を形成し、支持体１８１を貼付する。粘着剤層１７９として、たとえば粘着テープを用いる。粘着テープは基材とその両面に形成された粘着層から構成されている。粘着テープを構成する基材としては、たとえば、ポリオレフィン系樹脂、ポリエステル系樹脂などが用いられる。また、粘着テープを構成する粘着剤としては、たとえば、アクリル系エマルジョン型粘着剤、アクリル系溶剤型粘着剤、ウレタン系粘着剤などが用いられる。また、支持体１８１の材料は、たとえば、石英やパイレックス（登録商標）等のガラスとすることができる。こうすれば、後述する裏面研削によるシリコン基板１０１の薄化加工等のプロセスにおける、熱、薬剤、外力などに対する耐性を充分に確保することができる。また、こうした耐性を有する材料であれば、ガラス以外の材料としてもよい。たとえば、アクリル樹脂などのプラスチックス等を用いてもよい。
【００２９】
そして、シリコン基板１０１の裏面研削を行う。裏面研削は、機械的研磨により行う。研削後のシリコン基板１０１の厚さは、たとえば、５０〜５００μｍ程度とすることができる。これにより、裏面からＳｉＯ2膜１３３の底面が露出するとともに、ＳｉＮ膜１６１がＳｉＮ膜１３１とＳｉＮ膜１３５とに分割される。これにより、第一絶縁リング１３０が得られる。
【００３０】
次に、図１２（ａ）に示すように、貫通電極１２９の形成領域において、シリコン基板１０１を除去する。このとき、貫通電極１２９の形成領域、つまり第一絶縁リング１３０の内側の領域において、シリコン基板１０１の裏面近傍にシリコン基板残存部１２７を形成するとともに、素子形成面の近傍にシリコン基板残存部１４７を形成する。以下、図１２（ａ）の工程をさらに詳細に説明する。
【００３１】
図１３（ａ）および図１３（ｂ）は、図１２（ａ）の工程をさらに詳細に説明する断面図である。
まず、図１３（ａ）に示したように、シリコン基板１０１の裏面に、ＳｉＮ膜１８３および感光性エポキシ樹脂膜１８５をこの順に形成する。ＳｉＮ膜１８３および感光性エポキシ樹脂膜１８５の積層膜が、図１における裏面絶縁膜１３９に対応する。第一絶縁リング１３０の内側の領域の一部において、ＳｉＮ膜１８３および感光性エポキシ樹脂膜１８５を選択的に除去して開口部１８７を設けるとともに、これらの絶縁膜にテーパ面１４５を形成する。感光性エポキシ樹脂膜１８５を用いることにより、成膜時の焼成温度を充分に低い温度とすることができるため、素子形成後の成膜に好適である。また、焼成温度が比較的低い膜として、感光性エポキシ樹脂膜１８５に代えて、ＢＴ（ビスマレイミド−トリアジン）レジン膜等を用いてもよい。
【００３２】
そして、図１３（ｂ）に示したように、裏面絶縁膜１３９をマスクとして、第一絶縁リング１３０の内側に残存するシリコン基板１０１をエッチング除去し、開口部１８７よりも拡径した領域を有する貫通孔１９３を形成する。このとき、エッチングを複数のステップにより行うことにより、シリコン基板残存部１２７およびシリコン基板残存部１４７を形成する。また、裏面絶縁膜１３９の一部を、貫通孔１９３の側壁よりも基板面内方向において貫通孔１９３の内側に張り出した張出部１４６（図１）とする。
【００３３】
貫通孔１９３は、多段階のステップを含むエッチングにより形成される。具体的には、まず、裏面近傍において裏面側に向かってすぼまっている形状（逆テーパ形状）になるようにシリコン基板１０１を裏面からドライエッチングして、テーパ面１２８を有するシリコン基板残存部１２７を形成する。
【００３４】
次に、エッチングガスとデポガスを組み合わせて、デポガスによって側壁に保護膜を形成しながらエッチングを進める。これにより、シリコン基板１０１の法線方向にエッチングを行い、エッチング面に対して垂直な形状を得ることができる。このときのエッチングガスとデポガスとの組み合わせは、たとえばエッチングガスをＳＦ6とし、デポガスをたとえばＣ4Ｆ8、ＨＢｒまたはＳｉＦ4などとする。
【００３５】
その後、上述した条件から、デポガスの割合を減らすことにより、横方向へのエッチングを進める。これにより、逆テーパ形状が得られ、テーパ面１４８を有するシリコン基板残存部１４７が形成される。
【００３６】
次に、図１２（ｂ）に示すように、貫通孔１９３中に貫通電極１２９を形成し、さらに、裏面側で貫通電極１２９に接する裏面バンプ１４２を形成する。以下、図１２（ｂ）の工程をさらに詳細に説明する。図１４（ａ）、図１４（ｂ）、図１５（ａ）および図１５（ｂ）は、図１２（ｂ）の工程をさらに詳細に説明する断面図である。
【００３７】
まず、図１４（ａ）に示したように、裏面側からＴｉおよびＣｕのスパッタリングをこの順に行い、Ｃｕ／Ｔｉシード１８９を形成する。なお、本明細書においては、積層構造を示す際に、「上層／下層（基板側）」のように表す。Ｃｕ／Ｔｉシード１８９は、裏面絶縁膜１３９上および貫通孔１９３の底部に形成される。
【００３８】
そして、Ｃｕ／Ｔｉシード１８９上に、感光性レジスト膜１９１を形成する。感光性レジスト膜１９１は、裏面絶縁膜１３９の上部および貫通孔１９３の内部に形成される。
【００３９】
続いて、図１４（ｂ）に示したように、裏面側からシリコン基板１０１の法線方向に対して斜めに光照射することにより、貫通孔１９３の底部に選択的に感光性レジスト膜１９１を残存させる。貫通孔１９３の深さが充分であれば、斜め露光を用いずにウェハ面に垂直に光照射を行っても、貫通孔１９３の底部に選択的に感光性レジスト膜１９１を残存させることができる。なお、図１４（ｂ）では、残存する感光性レジスト膜１９１は不図示となっている。残存する感光性レジスト膜１９１をマスクとして、Ｃｕ／Ｔｉシード１８９を除去することにより、貫通孔１９３の底部にＣｕ／Ｔｉシード１８９を選択的に残すことができる。貫通孔１９３内に残存していた感光性レジスト膜１９１を除去した後、Ｃｕ膜１９５を無電解めっき法により成長させる。無電解めっき法を用いることにより、貫通孔１９３内全体にＣｕ膜１９５をボトムアップで確実に成長させることができる。このため、貫通電極１２９中にボイドが生じることを抑制できる。Ｃｕ膜１９５は、貫通孔１９３の内部から外部にわたって形成される（図１５（ａ））。
【００４０】
さらに、図１５（ｂ）に示したように、裏面研削を行う。これにより、Ｃｕ膜１９５の表面を平坦化するとともに感光性エポキシ樹脂膜１８５をたとえば２０μｍ程度まで薄化する。これにより、裏面近傍においてテーパ面１４５およびテーパ面１２８に接し、張出部１４６によって係止された貫通電極１２９が得られる。この工程において、裏面研削の代わりに、裏面に対して化学機械研磨（ＣＭＰ）を行ってもよい。この場合は、主に裏面において樹脂面から突出したＣｕ膜１９５が除去され、感光性エポキシ樹脂膜１８５の除去量は小さくなり、バンプ部のシリコン基板１０１に対する容量を低減できる。
【００４１】
その後、図１２（ｂ）に戻り、裏面にレジスト膜（不図示）を形成する。貫通電極１２９に対応する位置において、レジスト膜に開口部を設け、貫通電極１２９を露出させる。そして、たとえば無電解めっき法等を用いてＮｉ膜１４１およびＡｕ膜１４３を順次形成し、裏面バンプ１４２を得る。以上の手順により、図１に示した半導体装置１００が得られる。
【００４２】
次に、半導体装置１００の効果を説明する。
半導体装置１００においては、シリコン基板１０１の裏面の近傍に貫通電極１２９に接する張出部１４６が設けられている。また、半導体装置１００は、貫通電極１２９をシリコン基板１０１の裏面側から形成可能な構成となっている。このため、半導体装置１００は装置の信頼性に優れるとともに、貫通電極１２９に応力が付与された際にも、張出部１４６が貫通電極１２９を係止するため、裏面側から貫通電極１２９が抜け落ちない構成となっている。
【００４３】
また、本実施形態では、貫通電極１２９の側方を取り囲むように第一絶縁リング１３０が設けられている。このため、貫通電極１２９の周囲を確実に絶縁することができる。よって、貫通電極１２９の狭ピッチ化が可能である。また、半導体装置１００においては、シリコン基板１０１の裏面近傍および素子形成面近傍に、それぞれシリコン基板残存部１２７およびシリコン基板残存部１４７が設けられている。第一絶縁リング１３０の内側にシリコン基板を残存させることにより、第一絶縁リング１３０の内側の領域を補強することができる。このため、貫通電極１２９またはその近傍に応力が付与された場合にも、第一絶縁リング１３０が劣化したり損傷したりしないようにすることができる。
【００４４】
ここで、図１０を参照して前述したように、第一絶縁リング１３０は複数の絶縁膜の積層体であるため、第一絶縁リング１３０中に絶縁膜の界面が存在している。このため、第一絶縁リング１３０は比較的強度の低い部材である。また、本実施形態では、貫通電極１２９を無電解めっき法により形成しているため、貫通電極１２９の側壁における貫通電極１２９とＳｉＮ膜１３１との密着性が比較的低い。
【００４５】
そこで、本実施形態では、第一絶縁リング１３０と貫通電極１２９との間にシリコン基板１０１の一部を残存させることにより、第一絶縁リング１３０およびその内側の領域の強度が充分に確保されている。具体的には、シリコン基板１０１に接して裏面絶縁膜１３９が設けられ、裏面絶縁膜１３９に接して第一絶縁リング１３０の内側面にシリコン基板残存部１２７が設けられている。また、シリコン基板１０１に接してＳｉＮ膜１０３が設けられ、ＳｉＮ膜１０３に接してシリコン基板残存部１４７が設けられている。このように、第一絶縁リング１３０の外側面から端面を経由して内側面にわたる補強構造を設けることにより、たとえば、第一絶縁リング１３０の一部の領域に応力が集中した場合にも、第一絶縁リング１３０にクラックが入ることを抑制できる。また、裏面バンプ１４２を外部電極に接続する際に、貫通電極１２９または第一絶縁リング１３０に比較的大きな力が加えられた場合にも、貫通電極１２９の変形や第一絶縁リング１３０の劣化を抑制することができる。
【００４６】
さらに、本実施形態においては、こうした補強部材として機能するシリコン基板残存部１２７およびシリコン基板残存部１４７が、さらに、張出部１４６の一部としても機能するため、貫通電極１２９の脱落を防止するとともに第一絶縁リング１３０の強度をさらに高め、装置の信頼性を向上させることができる。
【００４７】
また、半導体装置１００においては、第一絶縁リング１３０が複数の絶縁膜の積層膜であるため、容量の低減が可能である。
【００４８】
また、半導体装置１００においては、第一絶縁リング１３０がＳｉＮ膜を含むため、貫通電極１２９の形成時に、貫通孔１９３の内面にバリア膜を設けない場合にも（図１３（ｂ））、貫通電極１２９中の成分の拡散を好適に防止することができる。
【００４９】
さらに、本実施形態では、第一絶縁リング１３０がＳｉＮ膜とＳｉＯ2膜１３３との積層膜である。これにより、第一絶縁リング１３０全体をＳｉＮ膜とするよりも、絶縁膜の誘電率を低減することができる。このように、第一絶縁リング１３０の材料として複数の種類の絶縁膜を組み合わせて用いることにより、第一絶縁リング１３０に複数の機能を付与することができる。
【００５０】
また、本実施形態では、裏面絶縁膜１３９に、貫通電極１２９の径よりも小さい径の開口部１８７を設け、開口部１８７の側面をテーパ面１４５とすることにより、図１２（ａ）および図１２（ｂ）を参照して前述した工程において、エッチングによりシリコン基板残存部１２７を安定的に製造することができる。
【００５１】
以下の実施形態では、第一の実施形態と異なる点を中心に説明する。
【００５２】
（第二の実施形態）
図２は、本実施形態の半導体装置の構成を示す断面図である。図２に示した半導体装置の基本構成は図１に示した半導体装置１００と同様であるが、シリコン基板残存部１４７が設けられておらず、シリコン基板１０１の素子形成面近傍において、第一絶縁リング１３０の内側のシリコン基板１０１がすべて除去されて、除去された領域にＣｕ膜が埋設されている点が異なる。つまり、図２においては、第一絶縁リング１３０の内側の領域において、シリコン基板１０１の裏面近傍に選択的にシリコン基板１０１の残存領域が設けられている。
【００５３】
本実施形態においても、少なくともシリコン基板１０１の裏面近傍に、テーパ面１４５およびシリコン基板残存部１２７から構成される張出部が存在するため、第一の実施形態と同様の効果が得られる。
【００５４】
また、図２の半導体装置の製造工程のうち、第一絶縁リング１３０内側のシリコン基板１０１を裏面側からエッチング除去する際に、少なくともシリコン基板残存部１２７を設けるエッチングステップを設ければよいため、エッチング条件の制御を簡素化することができる。
【００５５】
なお、図２に示した半導体装置においては、裏面からシリコン基板１０１をドライエッチングして貫通孔１９３を形成する際に、まず、裏面近傍において裏面側に向かってすぼまっている形状（逆テーパ形状）になるようにシリコン基板１０１を裏面からドライエッチングして、テーパ面１２８を有するシリコン基板残存部１２７を形成する。
【００５６】
次に、エッチングガスとデポガスを組み合わせて、デポガスによって側壁に保護膜を形成しながらエッチングを進める。これにより、シリコン基板１０１の法線方向にエッチングを行い、エッチング面に対して垂直な形状を得ることができる。このときのエッチングガスとデポガスとの組み合わせは、たとえばエッチングガスをＳＦ6とし、デポガスをたとえばＣ4Ｆ8、ＨＢｒまたはＳｉＦ4などとする。ＲＦパワーを増加させる、もしくはガス圧力を増加させることにより、プラズマ密度が増大し、横方向へのエッチングを増やすことが可能である。
【００５７】
（第三の実施形態）
図３は、本実施形態の半導体装置の構成を示す断面図である。図３に示した半導体装置の基本構成は図１に示した半導体装置１００と同様であるが、第一絶縁リング１３０の内側面全面を取り囲み被覆するシリコン基板残存部１４９が設けられている点が異なる。シリコン基板残存部１４９は、シリコン基板１０１の素子形成面近傍において、素子形成面からシリコン基板１０１内部に向かって内径が拡径するとともに、裏面近傍において、裏面からシリコン基板１０１内部に向かって内径が拡径した形状を有する環状の領域である。
【００５８】
本実施形態においても、シリコン基板１０１の素子形成面および裏面の近傍に張出部が存在するため、第一の実施形態と同様の効果が得られる。
【００５９】
さらに、本実施形態においては、第一絶縁リング１３０の内側面全体を取り囲むようにシリコン基板残存部１４９が設けられている。これは、第一絶縁リング１３０の内側に、シリコンにより構成される骨組みが設けられた構成である。第一絶縁リング１３０の内側に、シリコンのように第一絶縁リング１３０よりも強度の高い材料からなる枠組みを設けることにより、第一絶縁リング１３０を内側面の側から補強し、保護することができる。このため、裏面バンプ１４２と外部電極との接合等により、貫通電極１２９またはその近傍に応力が加わった場合にも、第一絶縁リング１３０を構成する絶縁膜の劣化や破損を抑制できる構成となっている。よって、本実施形態によれば、貫通電極１２９の脱落を抑制するとともに装置の信頼性をより一層向上させることができる。
【００６０】
なお、図３に示した半導体装置においては、裏面からシリコン基板１０１をドライエッチングして貫通孔１９３を形成する際に、エッチング条件を途中で変更しながらエッチングすることにより、第一絶縁リング１３０の内側面全体にシリコン基板１０１を残存させて、シリコン基板残存部１４９を形成することができる。たとえば、エッチング初期には、第一の実施形態に記載の方法を用いて逆テーパーエッチング条件で行い、その後第一の実施形態に記載の垂直エッチング条件に切り替える。そして、エッチングが半分程度進んだ段階で、一度等方性エッチングに近い条件に切り替えることにより、図３に示したような形状が得られる。等方性エッチングに近づける際には、デポガスを少なくし、ＲＦ部とステージ間のバイアス電圧を小さくする。これにより、等方性エッチングが可能である。
【００６１】
（第四の実施形態）
図４は、本実施形態の半導体装置の構成を示す断面図である。図４に示した半導体装置の基本構成は図１に示した半導体装置１００と同様であるが、第一絶縁リング１３０の内側の領域全体において、シリコン基板１０１が除去されて、貫通電極１２９の形成領域となっている点が異なる。
【００６２】
本実施形態においても、シリコン基板１０１の裏面近傍に、裏面絶縁膜１３９により形成された張出部１４６、つまりテーパ面１４５が存在するため、第一の実施形態と同様の効果が得られる。また、本実施形態においては、第一絶縁リング１３０の内側全体においてシリコン基板１０１を除去すればよいため、シリコン基板１０１除去時のエッチング工程を複数のステップに分割する必要がなく、エッチング工程を簡素化することができる。
【００６３】
（第五の実施形態）
図５は、本実施形態の半導体装置の構成を示す断面図である。図５に示した半導体装置の基本構成は図４に示した半導体装置と同様であるが、裏面絶縁膜１３９の端部がテーパ面ではなく、シリコン基板１０１の法線方向に平行な面となっている点が異なる。また、図５においては、第一絶縁リング１３０の内側に、円筒形のシリコン基板残存部１６９が設けられている。そして、貫通電極１２９、シリコン基板残存部１６９および第一絶縁リング１３０が同心円状にこの順に配置されている。
【００６４】
本実施形態においても、裏面絶縁膜１３９が、第一絶縁リング１３０の内側面よりも貫通電極１２９の側、さらに具体的にはシリコン基板残存部１６９よりも貫通電極１２９の側に張り出している。このため、第四の実施形態と同様の効果が得られる。また、第一絶縁リング１３０の内側面全体に接してシリコン基板残存部１６９が設けられているため、第三の実施形態と同様に、第一絶縁リング１３０の内側の領域を確実に補強し、第一絶縁リング１３０の劣化をより一層確実に抑制することができる。
【００６５】
（第六の実施形態）
以上の実施形態においては、貫通電極１２９がＣｕ膜からなる構成を例に説明したが、貫通電極１２９が複数の金属膜の積層体であってもよい。図６は、本実施形態の半導体装置の構成を示す断面図である。図６に示した半導体装置の基本構成は図３に示した半導体装置と同様であるが、貫通電極１２９が、素子形成面側からＮｉ膜１７５およびＣｕ膜１７７が積層されてなる点が異なる。
【００６６】
貫通電極１２９の一部をＮｉ膜１７５とすることにより、全体をＣｕ膜１７７とする場合よりも、めっき膜の成長速度を増加させることができる。このため、製造効率を向上させることができる。
【００６７】
また、本実施形態においても、裏面側においては貫通電極１２９がＣｕ膜１７７により構成されているため、裏面研削による貫通電極１２９の平坦化を確実に行うことができる。
【００６８】
（第七の実施形態）
以上の実施形態においては、貫通電極１２９の側面外周に一つの絶縁リングが設けられた構成を例に説明したが、複数の絶縁リングが設けられていてもよい。また、同心円状に設けられた複数の環筒状絶縁膜を有し、複数の環筒状絶縁膜が、半導体基板と同種の材料により離隔されていてもよい。
【００６９】
図７は、本実施形態の半導体装置の構成を示す断面図である。また、図１６は、図７に示した半導体装置の平面図である。図７および図１６に示した半導体装置の基本構成は図３に示した半導体装置と同様であるが、以下の点が異なる。
【００７０】
まず、本実施形態の半導体装置においては、第一絶縁リング１３０の外側に、第二絶縁リング１５０が設けられている。第二絶縁リング１５０は、第一絶縁リング１３０の外径よりも大きい内径を有し、リングの内側から外側に向かって、ＳｉＮ膜１５１、ＳｉＯ2膜１５３およびＳｉＮ膜１５５がこの順に積層された環状の絶縁膜である。第一絶縁リング１３０と第二絶縁リング１５０との間にも、シリコン基板１０１の一部が残存してなるシリコン基板残存領域１５９が存在している。
【００７１】
本実施形態によれば、複数の絶縁リングを設けることにより、一つの絶縁リングの絶縁膜の膜厚を厚くすることなく、貫通電極１２９近傍の寄生容量をさらに効果的に低減できる。このため、素子特性に優れるとともに、製造安定性に優れた構成となっている。
【００７２】
また、本実施形態においても、図６を参照して第６の実施形態で前述した構成と同様に、貫通電極１２９が、Ｎｉ膜１７５およびＣｕ膜１７７により構成されている。ただし、本実施形態においては、裏面絶縁膜１３９の開口部内から外部にわたってＣｕ膜１７７が形成されている。つまり、貫通電極１２９と裏面バンプとが一体成形されている。こうすれば、製造工程数を削減できる。
【００７３】
また、本実施形態では、貫通電極１２９の側面外周を被覆するＳｉＮ膜１５７が設けられている。ＳｉＮ膜１５７は貫通電極１２９中の成分の拡散防止膜として機能する。このため、ＳｉＮ膜１５７を設ければ、貫通電極１２９中の成分の拡散をさらに効果的に抑制できる。
【００７４】
なお、本実施形態および以下の実施形態において、層間絶縁膜１６３は、第一の実施形態の半導体装置１００のＳｉＮ膜１０３、層間絶縁膜１０５および層間絶縁膜１３７の積層膜に対応する。
【００７５】
（第八の実施形態）
以上の実施形態においては、第一絶縁リング１３０が少なくともＳｉＮ膜１３１、ＳｉＯ2膜１３３およびＳｉＮ膜１３５の三層から構成される場合を例示したが、第一絶縁リング１３０中の絶縁膜の積層数に特に制限はなく、所定の材料を所定の数組み合わせて用いることができる。本実施形態では、第一絶縁リング１３０の他の構成例を示す。
【００７６】
図８は、本実施形態の半導体装置の構成を示す断面図である。図８に示した半導体装置の基本構成は図１に示した半導体装置１００と同様であるが、第一絶縁リング１３０の構成が異なる。図８の第一絶縁リング１３０は、リングの内側から、シリコン熱酸化膜１３２、ＳｉＮ膜１３１、ＳｉＯ2膜１３３、ＳｉＮ膜１３５およびシリコン熱酸化膜１３４が順に積層されている。つまり、本実施形態の第一絶縁リング１３０は、図１の第一絶縁リング１３０のＳｉＮ膜１３１およびＳｉＮ膜１３５の外側に、それぞれ、シリコン熱酸化膜を設けた構成である。こうすれば、第一絶縁リング１３０の誘電率をさらに低減することができる。
【００７７】
シリコン熱酸化膜１３２およびシリコン熱酸化膜１３４は、たとえば、図９を参照して前述した円筒環状の凹部を形成した後、当該凹部表面の熱酸化により形成される。
【００７８】
また、貫通電極１２９の外側に二つの絶縁リングが設けられた別の構成として、図１７〜図１９に示すものが挙げられる。図１７〜図１９は、半導体装置の別の構成例を示す断面図である。
【００７９】
図１７においては、貫通電極１２９が、Ｎｉ膜１７５およびＣｕ膜１７７から構成される。無電解Ｎｉめっきのレートは、無電解Ｃｕめっきのレートよりも速いため、貫通電極１２９の素子形成面側の領域をＮｉ膜１７５により構成することにより、貫通電極１２９を構成する金属膜の埋め込み速度を増し、製造時のスループットをさらに向上させることができる。なお、図１７においては、裏面バンプが、Ｃｕ／Ｔｉバンプ２３５となっている。
【００８０】
また、図１７においては、貫通電極１２９の側面外周に、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２１３が設けられている。このため、ＳｉＮ膜１５７を設けた図７の構成に比べて、貫通電極１２９とシリコン基板残存部１４９との間の寄生容量をさらに低減できる。
【００８１】
また、図１７では、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０１、多結晶シリコン膜２０３およびＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０５が環の内側から外側に向かってこの順に積層してなる第一絶縁リング１３０が設けられている。同様に、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０７、多結晶シリコン膜２０９およびＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２１１が環の内側から外側に向かってこの順に積層してなる第二絶縁リング１５０が設けられている。このように、第一絶縁リング１３０および第二絶縁リング１５０中に導電膜である多結晶シリコン膜が設けられていてもよい。多結晶シリコン膜を設けることにより、絶縁リングの埋め込み性を向上させることができる。
【００８２】
なお、図１７において、貫通電極１２９および第一絶縁リング１３０の平面形状は、たとえば図２０に示す構成とすることができる。
【００８３】
また、貫通電極１２９は、シリコン基板１０１を貫通する複数の電極により構成されていてもよい。つまり、第一絶縁リング１３０の内側に複数の貫通電極が設けられていてもよい。図１８および図１９はこうした構成を示す断面図である。
【００８４】
図１８においては、貫通電極１２９が断面視において二つの多結晶シリコン膜２２５により構成されている。各多結晶シリコン膜２２５の側面は、ＳｉＯ2膜２２７により被覆されており、シリコン基板残存部１４９との間が絶縁されている。多結晶シリコン膜２２５は、シリコン基板１０１の裏面近傍において、素子形成面から裏面に向かって狭径した形状となっている。
【００８５】
また、第一絶縁リング１３０は、ＳｉＯ2膜２１９、多結晶シリコン膜２０３およびＳｉＯ2膜２２１が環の内側から外側に向かってこの順に積層されてなる。また、第二絶縁リング１５０は、ＳｉＯ2膜２１５、多結晶シリコン膜２０９およびＳｉＯ2膜２１７が環の内側から外側に向かってこの順に積層されてなる。
【００８６】
図１８においては、各多結晶シリコン膜２２５の一方の側において、裏面絶縁膜１３９およびＳｉＯ2膜２１７が多結晶シリコン膜２２５の側に張り出している。この場合にも、多結晶シリコン膜２２５の脱落が抑制できる。また、図１８では、複数の多結晶シリコン膜２２５の間にシリコン基板残存部１４９が存在する。シリコン基板残存部１４９は、シリコン基板１０１の素子形成面から裏面に向かって広がったテーパ面を有する。さらに、裏面パンブであるＣｕ／Ｔｉ／Ａｌバンプ２２３がシリコン基板残存部１４９に接するとともに、複数の多結晶シリコン膜２２５に接している。このため、多結晶シリコン膜２２５間の領域が、シリコン基板残存部１４９およびＣｕ／Ｔｉ／Ａｌバンプ２２３により補強されている。
【００８７】
また、貫通電極１２９の材料を多結晶シリコンとすることで、第一絶縁リング１３０および第二絶縁リング１５０と貫通電極１２９とを同時に形成できる。また、裏面バンプのシリコン基板１０１側にＡｌ膜を用いることにより、多結晶シリコン膜１２９とのオーミック性を向上させることができる。
【００８８】
図１９の基本構成は図１８と同様であるが、ＳｉＯ2膜２１９とＳｉＯ2膜２２１とがシリコン基板１０１の裏面側で分離されておらず、連続一体のＳｉＯ2膜２３３となっている。同様に、ＳｉＯ2膜２１５とＳｉＯ2膜２１７とが連続一体のＳｉＯ2膜２３１となっている。図１９では、第一絶縁リング１３０および第二絶縁リング１５０の構成材料として多結晶シリコンを用いるが、リングに導電性は要求されないため、これらの絶縁リングを細くし、一層の絶縁膜（ＳｉＯ2膜）で埋め込めない部分のみを多結晶シリコン膜で埋め合わせる。これにより、貫通電極１２９間のピッチを小さくすることができる。
【００８９】
また、図１９においても、図１８と同様に、貫通電極１２９が複数の多結晶シリコン電極に分かれているため、貫通電極の埋め込み性の向上と低抵抗化の両立が可能となる。
【００９０】
なお、図１９において、貫通電極１２９および第一絶縁リング１３０の平面形状は、たとえば図２１に示す構成とすることができる。図２１に示したように、貫通電極１２９は、たとえば独立した四つの多結晶シリコン膜２２５からなる電極を備えることができる。
【００９１】
また、以上の実施形態において、所定の箇所に金属の拡散を防止するバリア膜を設けることができる。バリア膜は絶縁膜であっても導電膜であってもよい。絶縁膜としては、ＳｉＮ膜やＳｉＣＮ膜等の窒素を含む膜が例示され、導電膜としては、バリアメタル膜等の配線金属を構成する膜が例示される。
【００９２】
図２４〜図２６は、バリア膜の配置構成を示した断面図である。
図２４に示した装置の基本構成は図１７に示した半導体装置と同様であるが、第二絶縁リング１５０を有さず、ＳｉＮ膜２４１を有する点が異なる。
【００９３】
バリア膜は、少なくとも第一絶縁リング１３０内とシリコン基板１０１の素子形成面側つまりデバイス側と裏面側に形成されている。このバリア膜は、デバイス側に設けられたＳｉＮ膜と、裏面側に裏面絶縁膜１３９として設けられたＳｉＮ膜を含む。
【００９４】
また、シリコン基板１０１の所定の領域が除去されて、所定の領域に第一絶縁リング１３０および貫通電極１２９が設けられているとともに、第一絶縁リング１３０の形成領域と貫通電極１２９の形成領域との間に、シリコン基板が残存した領域が設けられており、貫通電極１２９、第一絶縁リング１３０、およびシリコン基板が残存した領域の素子形成面側が、金属の拡散を防止するバリア膜により覆われている。また、貫通電極１２９の形成領域から第一絶縁リング１３０の形成領域にわたって、シリコン基板１０１の素子形成面側および裏面側をバリア膜が被覆している。
【００９５】
このような構成にすることにより、裏面側からのシリコンエッチング、あるいは貫通孔内を金属で充填する際に、金属汚染があったとしても、バリア膜によってトランジスタ形成部が隔離されているので、デバイス性能を劣化させることがない。
【００９６】
また、第一絶縁リング１３０は、Ｎｉ膜１７５およびＣｕ膜１７７から構成される貫通電極１２９の側面外周に設けられ、シリコン基板１０１を貫通するとともに、少なくとも一層の金属の拡散を防止するバリア膜を含む。このバリア膜は、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０１中およびＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０５中のＳｉＮ膜である。
【００９７】
図２５では、シリコン基板１０１の素子形成面に、半導体素子（不図示）と、この半導体素子に接続された導電性のコンタクトプラグ（不図示）と、が設けられている。半導体素子に接続されたコンタクトプラグは、貫通電極接続プラグ１１７と同一水準に設けられている。また、図２５では、環筒状絶縁膜の素子面側の上部において、コンタクトプラグと同一水準にリング状のコンタクト配線（シールリング２４３）が設けられている。シールリング２４３は、貫通電極接続プラグ１１７および半導体素子に接続するコンタクトプラグと同層に設けられており、これらと同時に形成される。
【００９８】
図２５は、具体的には、図２４において、第一絶縁リング１３０上にコンタクトプラグと同時形成されたタングステンのリング配線（シールリング２４３）が形成された構成となっている。シールリング２４３は、第一絶縁リング１３０の上部に接して設けられており、たとえばタングステン膜により構成される。
【００９９】
また、バリア膜として機能するＳｉＮ膜２４１がシールリング２４３上に形成されている。ここでは、ＳｉＮ膜２４１がシールリング２４３の直上に形成されている。ＳｉＮ膜２４１は、半導体素子に接続するコンタクトプラグの上部およびシールリング２４３の上部に接して設けられている。ＳｉＮ膜２４１は、シールリング２４３の形成領域の内側全体に設けられて、シールリング２４３およびコンタクトプラグが埋設された層間絶縁膜の上部を被覆している。つまり、貫通電極１２９、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２１３、ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜２０１の上部と、多結晶シリコン膜２０３の上部の少なくとも一部とが、ＳｉＮ膜２４１によって覆われている。
【０１００】
このような構成においても、トランジスタ形成部は貫通電極に対して、バリア膜、配線金属、ポリシリコン膜によって隔離されているため、金属汚染の問題を回避できる。このような構成では、裏面側からシリコンエッチングする際に、デバイス面側の配線層間膜までオーバーエッチングされたとしても、タングステンリングとバリア膜によって金属汚染の問題が発生しない構造となっている。
【０１０１】
図２６では、図２５に示したタングステンから構成されるリング配線の直上に、もう一層の金属配線によるリングを形成した例である。
【０１０２】
図２６において、シールリング２４３の上部に接してさらにリング状の金属配線（リング状配線２４７）が設けられている。また、リング状配線２４７の上部に接して金属の拡散を防止するバリア膜（ＳｉＮ膜２４１）が設けられている。
【０１０３】
なお、図２４〜図２６に示した構成で、シールリング２４３、リング状配線２４７等の金属配線や貫通電極接続プラグ１１７としてＣｕを用いる場合は、Ｃｕ形成前にＴａ、ＴａＮ、ＷＮ、ＴｉＮなどの金属バリア膜を形成しておく。また、Ｃｕ配線上には絶縁バリア膜が形成される。絶縁バリア膜は、ＳｉＮやＳｉＣＮなどが用いられる。Ｃｕ配線とＷプラグ、およびＣｕ配線上のバリア膜は、ダマシンＣｕ配線を用いるＬＳＩにおいては、一般的な構成であり、追加のプロセスを導入することなく、貫通電極形成に起因する金属汚染の問題を回避することが可能となる。
【０１０４】
図２８および図２９は、半導体装置のさらに別の例を示す断面図である。
図２８は、図２６に示した貫通電極が、ＬＳＩの配線に直接接続されている例である。
図２８において、貫通電極は裏面からＳｉ基板を突き抜けて形成され、ＬＳＩの下層配線に接続されている。この貫通電極はＮｉ無電解めっきにて形成され、最後にＡｕめっきを施し、裏面バンプと一体に形成される。
【０１０５】
貫通電極と接続されるＬＳＩ配線は、単独の配線であっても、複数の配線であっても、いずれでもよい。複数の配線に接続する場合は、１本の配線幅を小さくすることができ、ＬＳＩ配線プロセスとの整合性が良くなる。また、貫通電極側壁はＳｉと直接接しているが、絶縁は環筒状絶縁膜により確保されている。貫通電極材料としてＮｉを用いているが、Ｓｉと反応しない導電材料であればよい。たとえば、貫通孔を形成した後に、導電性ペーストを埋め込んで、貫通電極を形成してもよい。
【０１０６】
図２９は、図２８に示した貫通電極が、Ｍ１下層配線間の絶縁膜を突き抜け、Ｍ２配線まで達している例である。
貫通電極に接続されるＭ１配線を複数の配線にした場合、配線間の絶縁膜がエッチング時に抜けてしまう可能性があるが、その領域をＭ２配線とリングＶｉａで取り囲むことによって、金属汚染を防止している。Ｍ１のリング配線の直上に、Ｍ２リング配線とリングＶｉａを形成しておくと、なおよい。
【０１０７】
また、貫通電極１２９をストライプ状の多結晶シリコン膜により構成することもできる。図２２、図２３および図２７は、こうした構成を例示する平面図である。
【０１０８】
図２２においては、貫通電極１２９に対応する貫通電極が、連続一体の多結晶シリコン膜２２５により構成される。多結晶シリコン膜２２５は、環状領域と、環の異なる二箇所を接続する接続領域とから構成される。図２２では、環状領域の平面形状が正方形であって、これを井桁状に接続する接続領域が設けられている。また、接続領域の内側に、シリコン基板残存部２２９が存在している。シリコン基板残存部２２９の平面形状も正方形である。多結晶シリコン膜２２５の側面は、ＳｉＯ2膜２２７により被覆されている。また、シリコン基板残存部２２９の側面もＳｉＯ2膜２２７により被覆されている。つまり、シリコン基板残存部２２９と多結晶シリコン膜２２５とがＳｉＯ2膜２２７により絶縁されている。
【０１０９】
図２２によれば、多結晶シリコン膜２２５の形成領域をスリット化することにより、その埋め込み性を向上させることができる。
【０１１０】
また、図２３は、図２２において、接続領域の十字交点をなくし、シリコン基板残存部２２９が斜格子状に配置された構造である。図２３においては、多結晶シリコン膜２２５が、スリット状の領域とＴ字交点のみで構成される。このため、多結晶シリコン膜２２５の埋め込み性をより一層向上させることができる。また、スリットの交点では、エッチングが進みやすく、トレンチ幅が大きくなるため、埋め込み後のボイドが発生しやすい場合があるが、図２３の構成によれば、こうしたボイドの発生も抑制できる。
【０１１１】
さらに、図２７は、シリコン基板残存部２２９を六角形とした構造を示す図である。図２７においては、多結晶シリコン膜２２５のスリットの交点が、Ｔ字交点よりさらに浅い角度で交差している。このため、交点付近でのエッチング均一性をさらに高まり、多結晶シリコン膜２２５の埋め込み性をさらに一層向上させることができる。
【０１１２】
以上、発明の好適な実施形態を説明した。しかし、本発明は上述の実施形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
【０１１３】
たとえば、以上の実施形態においては、貫通電極１２９と貫通電極接続プラグ１１７とが端面同士で接する構成を例示したが、貫通電極接続プラグ１１７の端部が貫通電極１２９中に貫入していてよい。こうすれば、アンカー効果により、貫通電極１２９と貫通電極接続プラグ１１７とをさらに確実に密着させて、貫通電極１２９の脱落をさらに効果的に防止することができる。また、貫通電極１２９と貫通電極接続プラグ１１７との接触面積が増大するため、これらの接触抵抗をさらに低減することができる。
【０１１４】
また、以上の実施形態においては、粘着剤層１７９および支持体１８１をシリコン基板１０１の素子形成面から剥離したが、必要に応じて剥離させずにそのまま半導体装置の一部としてもよい。
【図面の簡単な説明】
【０１１５】
【図１】本実施形態に係る半導体装置の構成を示す断面図である。
【図２】本実施形態に係る半導体装置の構成を示す断面図である。
【図３】本実施形態に係る半導体装置の構成を示す断面図である。
【図４】本実施形態に係る半導体装置の構成を示す断面図である。
【図５】本実施形態に係る半導体装置の構成を示す断面図である。
【図６】本実施形態に係る半導体装置の構成を示す断面図である。
【図７】本実施形態に係る半導体装置の構成を示す断面図である。
【図８】本実施形態に係る半導体装置の構成を示す断面図である。
【図９】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１０】本実施形態に係る半導体装置の構成を示す平面図である。
【図１１】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１２】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１３】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１４】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１５】本実施形態に係る半導体装置の製造工程を示す断面図である。
【図１６】本実施形態に係る半導体装置の構成を示す平面図である。
【図１７】本実施形態に係る半導体装置の構成を示す断面図である。
【図１８】本実施形態に係る半導体装置の構成を示す断面図である。
【図１９】本実施形態に係る半導体装置の構成を示す断面図である。
【図２０】本実施形態に係る半導体装置の構成を示す平面図である。
【図２１】本実施形態に係る半導体装置の構成を示す平面図である。
【図２２】本実施形態に係る半導体装置の構成を示す平面図である。
【図２３】本実施形態に係る半導体装置の構成を示す平面図である。
【図２４】本実施形態に係る半導体装置の構成を示す断面図である。
【図２５】本実施形態に係る半導体装置の構成を示す断面図である。
【図２６】本実施形態に係る半導体装置の構成を示す断面図である。
【図２７】本実施形態に係る半導体装置の構成を示す平面図である。
【図２８】本実施形態に係る半導体装置の構成を示す断面図である。
【図２９】本実施形態に係る半導体装置の構成を示す断面図である。
【符号の説明】
【０１１６】
１００  半導体装置
１０１  シリコン基板
１０３  ＳｉＮ膜
１０５  層間絶縁膜
１０７  拡散層
１０９  素子分離領域
１１１  ゲート電極
１１３  トランジスタ接続プラグ
１１５  配線
１１７  貫通電極接続プラグ
１１９  配線
１２１  接続プラグ
１２３  電極パッド
１２５  バンプ
１２７  シリコン基板残存部
１２８  テーパ面
１２９  貫通電極
１３０  第一絶縁リング
１３１  ＳｉＮ膜
１３２  シリコン熱酸化膜
１３３  ＳｉＯ2膜
１３４  シリコン熱酸化膜
１３５  ＳｉＮ膜
１３７  層間絶縁膜
１３９  裏面絶縁膜
１４１  Ｎｉ膜
１４２  裏面バンプ
１４３  Ａｕ膜
１４５  テーパ面
１４６  張出部
１４７  シリコン基板残存部
１４８  テーパ面
１４９  シリコン基板残存部
１５０  第二絶縁リング
１５１  ＳｉＮ膜
１５３  ＳｉＯ2膜
１５５  ＳｉＮ膜
１５７  ＳｉＮ膜
１５９  シリコン基板残存領域
１６１  ＳｉＮ膜
１６３  層間絶縁膜
１６５  ＳｉＯ2膜
１６７  ＳｉＯ2膜
１６９  シリコン基板残存部
１７５  Ｎｉ膜
１７７  Ｃｕ膜
１７９  粘着剤層
１８１  支持体
１８３  ＳｉＮ膜
１８５  感光性エポキシ樹脂膜
１８７  開口部
１８９  Ｃｕ／Ｔｉシード
１９１  感光性レジスト膜
１９３  貫通孔
１９５  Ｃｕ膜
２０１  ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜
２０３  多結晶シリコン膜
２０５  ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜
２０７  ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜
２０９  多結晶シリコン膜
２１１  ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜
２１３  ＳｉＯ2／ＳｉＮ／ＳｉＯ2膜
２１５  ＳｉＯ2膜
２１７  ＳｉＯ2膜
２１９  ＳｉＯ2膜
２２１  ＳｉＯ2膜
２２３  Ｃｕ／Ｔｉ／Ａｌバンプ
２２５  多結晶シリコン膜
２２７  ＳｉＯ2膜
２２９  シリコン基板残存部
２３１  ＳｉＯ2膜
２３３  ＳｉＯ2膜
２３５  Ｃｕ／Ｔｉバンプ
２４１  ＳｉＮ膜
２４３  シールリング
２４７  リング状配線
【図１】
2007123857.tif 000003
【図２】
2007123857.tif 000004
【図３】
2007123857.tif 000005
【図４】
2007123857.tif 000006
【図５】
2007123857.tif 000007
【図６】
2007123857.tif 000008
【図７】
2007123857.tif 000009
【図８】
2007123857.tif 000010
【図９】
2007123857.tif 000011
【図１０】
2007123857.tif 000012
【図１１】
2007123857.tif 000013
【図１２】
2007123857.tif 000014
【図１３】
2007123857.tif 000015
【図１４】
2007123857.tif 000016
【図１５】
2007123857.tif 000017
【図１６】
2007123857.tif 000018
【図１７】
2007123857.tif 000019
【図１８】
2007123857.tif 000020
【図１９】
2007123857.tif 000021
【図２０】
2007123857.tif 000022
【図２１】
2007123857.tif 000023
【図２２】
2007123857.tif 000024
【図２３】
2007123857.tif 000025
【図２４】
2007123857.tif 000026
【図２５】
2007123857.tif 000027
【図２６】
2007123857.tif 000028
【図２７】
2007123857.tif 000029
【図２８】
2007123857.tif 000030
【図２９】
2007123857.tif 000031