(57)【要約】【課題】薄膜半導体の剥離転写技術を用いた半導体装置の製造において、転写用基板上に形成された複数の転写薄膜回路の良不良を転写前に予め検査することを可能とした薄膜半導体装置の製造方法を提供する。【解決手段】本発明の転写元基板は、基板１００と、この基板上に剥離層１０１を介して形成された転写対象となる複数の薄膜回路１０２と、上記基板上に形成された、回路動作を検査する検査回路１１〜１３と、各薄膜回路１０２と上記検査回路１１〜１３とを接続する配線と、を備える。【選択図】図１
2007123603.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に剥離層を介して形成された複数の転写薄膜回路と、
前記基板上に形成された、回路動作を検査する検査回路と、
各転写薄膜回路と前記検査回路とを接続する配線と、
を備える転写元基板。
【請求項２】
前記複数の転写薄膜回路は前記基板上にマトリクス状に配列され、
前記検査回路は前記複数の転写薄膜回路の形成領域の外周に配置され、
前記配線は前記マトリクス状に配置された転写薄膜回路相互間に格子状に又は前記マトリクス状に配置された複数の転写薄膜回路を連通するように配置される、請求項１記載の転写元基板。
【請求項３】
前記検査回路は前記マトリクス状に配列された転写薄膜回路を個別に動作させて各転写薄膜回路の動作を検査する、請求項２記載の転写元基板。
【請求項４】
前記転写薄膜回路は、ダイオード、トランジスタ、抵抗、キャパシタ、インダクタ及び配線のうち少なくともいずれかを含む、請求項１乃至３のいずれかに記載の転写元基板。
【請求項５】
前記配線は、前記転写薄膜回路と同一の層に形成される、請求項１乃至４のいずれかに記載の転写元基板。
【請求項６】
前記配線は、前記転写薄膜回路に含まれる部品と一体に形成される、請求項５に記載の転写元基板。
【請求項７】
前記転写薄膜回路はゲート電極及びソース・ドレイン電極を含み、
前記検査回路は走査ドライバ回路及びデータドライバ回路を含み、
前記配線は、前記転写薄膜回路と前記走査ドライバ回路を接続する走査線と、前記転写薄膜回路と前記データドライバ回路を接続するデータ線を含み、
前記走査線と前記データ線のうち、一方は前記ゲート電極と一体に形成され、他方は前記ソース・ドレイン電極と一体に形成される、請求項６に記載の転写元基板。
【請求項８】
基板上に剥離層を介して複数の転写薄膜回路を形成する工程と、
前記基板上に前記転写薄膜回路の回路動作を検査する検査回路を形成する工程と、
前記転写薄膜回路と前記検査回路とを接続する配線を形成する工程と、を含み、
前記配線は、前記転写薄膜回路に含まれる部品と同時に形成する、転写元基板の製造方法。
【請求項９】
前記転写薄膜回路はゲート電極及びソース・ドレイン電極を含み、
前記検査回路は走査ドライバ回路及びデータドライバ回路を含み、
前記配線は、前記転写薄膜回路と前記走査ドライバ回路を接続する走査線と、前記転写薄膜回路と前記データドライバ回路を接続するデータ線を含み、
前記走査線と前記データ線のうち、一方は前記ゲート電極と同時に形成され、他方は前記ソース・ドレイン電極と同時に形成される、請求項８に記載の転写元基板の製造方法。
【請求項１０】
剥離転写可能な複数の転写薄膜回路と各転写薄膜回路の動作を検査する検査回路とを転写元基板上に形成する工程と、
前記検査回路を介して各転写薄膜回路の動作を検査して前記転写元基板における各転写薄膜回路の検査データを得る工程と、
前記検査データに基づいて前記転写元基板から検査に適合した転写薄膜回路を選択して転写先基板上に転写する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の検査方法に関し、特に、薄膜回路の剥離転写技術を用いて製造される半導体装置の製造過程で使用される転写元基板、転写元基板の製造方法、及び転写元基板の検査方法に関する。
【背景技術】
【０００２】
転写元基板上に剥離層を介して転写対象となる所定の機能を有する薄膜素子あるいは薄膜回路（以下、「転写薄膜回路」という。）を半導体製造プロセスによって多数形成し、形成された転写薄膜回路の一部を最終基板（転写先基板）に転写して半導体装置を製造する製造方法が提案されている。例えば、特開２００３−３１８３７２号公報には、転写元基板に形成された薄膜半導体回路群の一部を転写先基板に転写して電子装置を製造する製造装置が開示されている。また、特開２００４−２２８３７３号公報には、転写元基板に形成された薄膜半導体回路群の一部を転写先基板に転写する技術が記載されている。この薄膜半導体の剥離転写技術を使用すると、耐熱温度が低いプラスチック基板に半導体装置を形成することが可能となる。また、タイル状に転写薄膜回路を貼り合わせることによって大型の半導体装置を製造することが可能となる。
【０００３】
【特許文献１】特開２００３−３１８３７２号公報
【特許文献２】特開２００４−２２８３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、転写元基板上に形成される多数の転写薄膜回路は転写単位となる領域毎に形成されており、他とは領域分離されている（図１６参照）。転写元基板上には転写薄膜回路を動作させる配線が存在しない。転写元基板から転写薄膜回路を回路配線が形成された最終基板に転写することによって転写対象の転写薄膜回路は初めて回路として動作することができる。このため、転写元基板での製造不良に起因する不具合な転写薄膜回路が存在していたとしても、転写前には転写薄膜回路の動作を確認することが困難である。最終基板に所要の転写薄膜回路を全て転写した後で製品の動作検査が可能となるのでは、製品の歩留まりを向上させることができず、コスト高となって不具合である。
【０００５】
なお、複数の探針（プローブ）を当接することによって転写薄膜回路の動作を確認することが考えられるが、転写薄膜回路が探針によってダメージを受ける。また、個々の転写薄膜回路に探針を当てて多数検査するには時間がかかり過ぎる。
【０００６】
よって、本発明は転写元基板上に形成された複数の転写薄膜回路の良不良を転写前に予め検査することを可能とした薄膜半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため本発明の転写元基板は、基板と、上記基板上に剥離層を介して形成された複数の転写薄膜回路と、上記基板上に形成された、回路動作を検査する検査回路と、各転写薄膜回路と上記検査回路とを接続する配線と、を備える。
【０００８】
かかる構成とすることによって、転写対象となる転写薄膜回路が転写元基板上において検査回路と電気的に接続されるので転写前に予め転写薄膜回路の良・不良を素早く判別（検査）することが可能となる。
また、コンピュータシステムによる検査データの収集も可能となる。良品の転写薄膜回路を選択して使用することによって完成品の半導体装置の歩留まりを向上することができる。
【０００９】
好ましくは、上記複数の転写薄膜回路は上記基板上にマトリクス状に配列され、上記検査回路は上記複数の転写薄膜回路の形成領域の外周に配置され、上記配線は上記マトリクス状に配置された転写薄膜回路相互間に格子状に配置される。それにより、検査回路及び配線が剥離転写の妨げとなりにくい。
【００１０】
好ましくは、上記複数の転写薄膜回路は上記基板上にマトリクス状に配列され、上記検査回路は上記複数の転写薄膜回路の形成領域の外周に配置され、上記配線は上記マトリクス状に配置された複数の転写薄膜回路を行方向及び列方向のうち少なくともいずれかの方向に連通するように配置される。それにより、検査のための配線による、転写薄膜回路への割り当て可能面積の実質的減少を防止する。
【００１１】
好ましくは、上記検査回路は上記マトリクス状に配列された転写薄膜回路を個別に動作させて各転写薄膜回路の動作を検査する。
【００１２】
好ましくは、上記転写薄膜回路は、ダイオード、トランジスタ、抵抗、キャパシタ、インダクタ及び配線のうち少なくともいずれかを含む。また、これらを組み合わせた集積回路（ＩＣ）を含む。
【００１３】
好ましくは、上記転写薄膜回路は、例えば、半導体装置である電気光学装置の駆動回路、例えば、有機ＥＬ表示装置や液晶表示装置の駆動回路である。
【００１４】
また、本発明の転写元基板は、基板と、上記基板上に相互に離間して形成されて剥離転写可能な複数の転写薄膜回路と、各転写薄膜回路と外部検査回路用の端子とを接続する配線と、を備える。
【００１５】
かかる構成とした場合にも、基板外に設けられた検査回路によって各転写薄膜回路を検査することができる。
【００１６】
また、本発明の転写元基板は、上記配線が上記転写薄膜回路と同一の層に形成され、より好ましくは、上記配線が上記転写薄膜回路に含まれる部品と一体に形成されるものである。
これにより、上記配線を形成するための工程をほとんど追加することなく転写元基板を製造することができる。
【００１７】
また、本発明の転写元基板は、上記転写薄膜回路がゲート電極及びソース・ドレイン電極を含み、上記検査回路が走査ドライバ回路及びデータドライバ回路を含み、上記配線が上記転写薄膜回路と上記走査ドライバ回路を接続する走査線と、上記転写薄膜回路と上記データドライバ回路を接続するデータ線を含み、上記走査線と上記データ線のうち、一方は上記ゲート電極と一体に形成され、他方は上記ソース・ドレイン電極と一体に形成されるものとすることができる。
これにより、上記検査回路や上記配線等を薄膜トランジスタの製造と一体で行うことができる。
【００１８】
本発明の転写基板の製造方法は、基板上に剥離層を介して複数の転写薄膜回路を形成する工程と、前記基板上に前記転写薄膜回路の回路動作を検査する検査回路を形成する工程と、前記転写薄膜回路と前記検査回路とを接続する配線を形成する工程と、を含み、前記配線は、前記転写薄膜回路に含まれる部品と同時に形成するものである。
これにより、上記配線を形成するための工程をほとんど追加することなく転写元基板を製造することができる。
【００１９】
また、上記転写薄膜回路がゲート電極及びソース・ドレイン電極を含み、上記検査回路が走査ドライバ回路及びデータドライバ回路を含み、上記配線が上記転写薄膜回路と上記走査ドライバ回路を接続する走査線と、上記転写薄膜回路と上記データドライバ回路を接続するデータ線を含み、上記走査線と上記データ線のうち、一方は前記ゲート電極と同時に形成され、他方は前記ソース・ドレイン電極と同時に形成されるようにすれば、上記検査回路や上記配線等を薄膜トランジスタの製造と一体で行うことができる。
【００２０】
また、本発明の半導体装置の製造方法は、剥離転写可能な複数の転写薄膜回路と各転写薄膜回路の動作を検査する検査回路とを転写元基板上に形成する工程と、上記検査回路を介して各転写薄膜回路の動作を検査して上記転写元基板における各転写薄膜回路の検査データを得る工程と、上記検査データに基づいて上記転写元基板から検査に適合した転写薄膜回路を選択して転写先基板上に転写する工程と、を含む。それにより、良品の転写薄膜回路のみを転写先基板に移動し、完成品の半導体装置の歩留まりを向上させる。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
図１は、本発明の転写元基板を説明する図である。本発明においては、薄膜回路の剥離転写を行う前に薄膜回路の良／不良を検査するために、転写元基板に転写対象となる薄膜回路群の検査用配線及び検査回路を設けている。この転写元基板の構成については後に詳述されている。
【００２２】
転写元基板１００の中央の領域には薄膜回路形成領域１４及び１５が配置される。後述のように、薄膜回路形成領域１４及び１５はマトリクス状に領域が画定されており、各領域に剥離転写対象となる薄膜回路が形成される。各薄膜回路には回路出力線が接続されている。この薄膜回路形成領域１４及び１５の周囲に検査回路１１、１２及び１３が配置される。
【００２３】
検査回路１１、１２及び１３は、基板外部の検査用コンピュータシステム１０から検査信号の供給を受け、指令に該当する領域の薄膜回路を駆動する。薄膜回路の動作出力は回路出力線を介して検査用コンピュータシステム１０に入力される。
【００２４】
検査用コンピュータシステム１０は、動作を指令した領域の薄膜回路の出力を検出し、動作が正常か異常かを判別する。基板１００の全ての薄膜回路について検査を行い、基板１００の各薄膜回路の良不良の判別データを記憶する。この判別結果を基板毎に保持し、剥離転写工程において、良品の薄膜回路のみを転写先基板に転写する。
【００２５】
すなわち、剥離転写可能な複数の転写薄膜回路と各転写薄膜回路の動作を検査する検査回路とを転写元基板上に形成する工程と、検査回路を介して各転写薄膜回路の動作を検査して転写元基板における各転写薄膜回路の検査データを得る工程と、検査データに基づいて転写元基板から検査に適合した転写薄膜回路を選択して転写先基板上に転写する工程と、が実行されて半導体装置の製造が行われる。
【００２６】
まず、上述した薄膜半導体回路の剥離転写技術について簡単に説明する。
図２は、剥離転写法を説明する概念図である。この例では、基板１００が転写元基板となる。同図に示すように、基板１００上に図示しない剥離層を介して転写対象となる薄膜回路１０２が半導体製造プロセスによって形成される。薄膜回路１０２は基板１００上にマトリクス状（碁盤の目状）に画定された複数の回路形成領域Ａに形成される。上記剥離層としては、例えば、非晶質シリコン層を使用可能である。
【００２７】
次に、転写対象の薄膜回路１０２部分の剥離層にレーザ照射などのエネルギー付与を行い、該剥離層を部分的に破壊する。基板１００の当該部分から薄膜回路１０２を剥離し、別途のプロセスで形成されている装置基板（転写先基板）２００上の所定位置に配置する。基板２００上には配線２０１が形成されており、薄膜回路１０２の端子と接続される。
【００２８】
図３は、薄膜回路１０２の構成例を示している。この例では、薄膜回路１０２は表示装置の画素の駆動回路である。同図（ａ）は、表示装置の画素として有機ＥＬ素子ＯＬＥＤを用いた場合の画素駆動回路例である。転写対象となる薄膜回路１０２は薄膜トランジスタＴ１及びＴ２、キャパシタＣ１によって構成されている。画素領域Ｐmnに転写された薄膜回路１０２は電源線Ｖｃｃ、ｍ番目のデータ線Ｉｄａｔａm、ｎ番目の走査線Ｖｓn、有機ＥＬ素子ＯＬＥＤの画素電極に接続される。
【００２９】
図３（ｂ）は表示装置の画素として液晶素子Ｌを用いた場合の回路例である。転写対象となる薄膜回路１０２は薄膜トランジスタＴ３及びキャパシタＣ２によって構成されている。画素領域Ｐmnに転写された薄膜回路１０２は、ｍ番目のデータ線Ｄａｔａm、ｎ番目の走査線Ｖｓn、液晶素子Ｌの画素電極に接続される。
【００３０】
図４は、転写元基板における転写対象の薄膜回路と検査回路との電気的接続を示すブロック図である。転写元基板１００には既述検査回路１１に相当する検査用データドライバ回路１１ａ、既述検査回路１２に相当する検査用走査ドライバ回路１２ａ、トランジスタスイッチが一列に配置されたアナログスイッチ部１６、及びアクティブマトリクス部１４ａを備えている。アクティブマトリクス部１４ａは既述の剥離転写回路形成領域１４に相当するもので、例えば、転写対象の薄膜回路１０２である図３に示した画素回路がマトリクス状に配置されている。各画素回路は共通電源線Ｌｃｏｍに接続されている。共通電源線Ｌｃｏｍと検査信号との間に発生する容量の充放電により、各画素回路の良／不良を判別する。
【００３１】
検査用コンピュータシステム１０は検査用データドライバ回路１１ａ及び検査用走査ドライバ回路１２ａに指令信号を与えることによって検査対象の薄膜回路をマトリクス状の配列位置（位置情報）で指定することができる。検査用コンピュータシステム１０からの動作指令信号によって検査用データドライバ回路１１ａから出力される列選択信号により、アナログスイッチ部１６のトランジスタが個別的にオンオフ制御され、検査用信号線Ｖtestと各列のデータ線との接続が制御される。検査用信号線Ｖtestには検査用コンピュータシステム１０から所定レベルの電流あるいは電圧が供給される。また、検査用コンピュータシステム１０から供給される動作指令信号に応じて検査用走査ドライバ回路１２ａは各走査線Ｖｓnを順次に（あるいは個別的に）選択する。検査用データドライバ回路１１ａ及び検査用走査ドライバ１２ａが連動して動作することで、転写対象の薄膜回路である画素回路を選択的に動作させ、転写対象の各薄膜回路の良／不良を判別する。
【００３２】
薄膜回路１０２の検査方法についてさらに詳しく説明する。
検査用コンピュータシステム１０と検査用データドライバ回路１１ａ及び検査用走査ドライバ回路１２ａはプローバ（深針）を介して電気的に接続されている。一方、検査用データドライバ回路１１ａ及び検査用走査ドライバ回路１２ａと薄膜回路１０２とは、アクティブマトリクス部１４ａ内部の配線部により電気的に接続されている。
【００３３】
まず、検査用コンピュータシステム１０より、検査用データドライバ回路１１ａ及び検査用走査ドライバ回路１２ａに対して検査信号が供給される。まず走査線Ｖｓ1に繋がる薄膜回路１０２が選択された状態で、検査用データドライバ回路１１ａからの信号によってアナログスイッチ部１６の各アナログスイッチが順次選択される。これにより、検査用信号線Ｖtestと１つの薄膜回路１０２が電気的に接続された状態となる。
この状態で、検査用信号線Ｖtestを介して当該薄膜回路１０２内部の保持容量に対する充放電を行う。
【００３４】
この充放電の振る舞いを検査用コンピュータシステム１０で観測し、薄膜回路１０２の良不良を判別することができる。
以後、アナログスイッチと走査線Ｖｓnを順次選択することにより、転写元基板１００内に含まれる全ての薄膜回路１０２を検査する。
【００３５】
図５は、上述したアクティブマトリクス部１４ａの拡大図である。転写対象の薄膜回路１０２はマトリクス状に配置され、各薄膜回路１０２は転写後に転写先基板の配線との接続に用いられる接続用パッド部を有している。転写対象の薄膜回路１０２相互間は薄膜回路１０２外周領域に格子状（碁盤の目状）に配置された配線部により電気的に接続されている。これにより、検査用データドライバ回路１１ａ及び検査用走査ドライバ回路１２ａを用いた転写対象薄膜回路の選択的な良不良検査が可能となる。
【００３６】
図６は、転写元基板１００のアクティブマトリクス部１４ａの領域の断面図である。転写元基板１００には剥離層１０１を介して転写対象の薄膜回路１０２及び配線部１０３が形成されている。前述の通り、薄膜回路１０２には転写先基板との電気的接続をとるための接続用パッド１０４が設けられている。また、配線部１０３は薄膜回路１０２の領域を分離する素子分離部の役割を果たしている。既述した不良検査により良品と判断された転写対象の薄膜回路１０２のみが転写先基板に転写され、あるいは良品の薄膜回路１０２のみが仮転写基板である図示しない中継基板に転写され、最終的に転写先基板に配置される。
【００３７】
図７は、転写元基板１００のアクティブマトリクス部１４ａの構造を詳細に示す図である。また、図８（ａ）は図７のＡ−Ａ’線における断面図、図８（ｂ）は図７のＢ−Ｂ’方向の断面図である。
【００３８】
図８（ａ）、（ｂ）に示すように、転写元基板１００では、ゲート電極２０２、接続用パッドの最下層１０４ｃ、走査線Ｖｓnおよび共通電源線Ｌｃｏｍは同一の層に形成されている。また、ソース・ドレイン電極２０６、接続用パッドの中間層１０４ｂおよびデータ線Ｄａｔａmは同一の層に形成されている。
【００３９】
図９〜図１１を用いて、転写元基板１００の製造方法について説明する。図１１（ａ）〜（ｅ）は、図９（ａ）〜（ｃ）、図１０（ａ）、（ｂ）のＣ−Ｃ’方向の断面図である。
まず、図９（ａ）および図１１（ａ）に示すように、剥離層１０１上の各薄膜回路１０２の形成領域に、ポリシリコン膜２０１を形成する。具体的には、まず剥離層１０１上にアモルファスシリコン層を形成し、結晶化を行ってポリシリコン層を形成する。さらにポリシリコン層をパターニングした後、Ｎ型不純物（リン等）をドープする。
【００４０】
次に、図９（ｂ）および図１１（ｂ）に示すように、ゲート絶縁膜２０３を成膜後、ゲート電極２０２を形成する。ゲート電極２０２は、例えばＴａなどの金属をスパッタ法を用いて堆積した後にパターニングすることにより形成することができる。
【００４１】
この時同時に、ゲート電極２０２の形成と同様の方法でキャパシタ１０５の上側電極、接続用パッドの最下層１０４ｃ、走査線Ｖｓnおよび共通電源線Ｌｃｏｍも形成する。図９（ｂ）に示すように、ゲート電極２０２と走査線Ｖｓnは、接続用パッドの最下層１０４ｃを介して一体に形成される。また、キャパシタ１０５の上側電極と共通電源線Ｌｃｏｍも、接続用パッドの最下層１０４ｃを介して一体に形成される。
【００４２】
次に、図９（ｃ）および図１１（ｃ）に示すように、第１層間絶縁膜２０４形成後、第１コンタクトホール２０５を開口する。第１コンタクトホール２０５は、ソース・ドレイン領域と接続用パッド１０４に対応した箇所に形成される。
【００４３】
次に、図１０（ａ）および図１１（ｄ）に示すように、第１コンタクトホール２０５を含む領域にソース・ドレイン電極２０６を形成する。ソース・ドレイン電極２０６は、例えばスパッタ法を用いてアルミニウム等の金属を堆積した後にパターニングすることにより形成することができる。
【００４４】
この時同時に、ソース・ドレイン電極２０６と同様の形成方法で接続用パッドの中間層１０４ｂ、データ線Ｄａｔａmも形成する。図１０（ａ）および図１１（ｄ）に示すように、ソース・ドレイン電極２０６とデータ線Ｄａｔａmは、接続用パッドの中間層１０４ｂを介して一体に形成される。
【００４５】
最後に、図１０（ｂ）および図１１（ｅ）に示すように、第２層間絶縁膜２０７を形成し、接続用パッド１０４に対応した箇所に第２コンタクトホールを開口した後、接続用パッドの最上層１０４ａ（パッド電極）を形成する。
【００４６】
以上の方法によれば、薄膜回路１０２を形成する工程と同時に検査用配線（走査線Ｖｓn、データ線Ｄａｔａm、共通電源線Ｌｃｏｍ）を形成できるので、検査用配線を形成するための工程をほとんど追加することなく転写元基板を製造することができる。
また、走査線Ｖｓn、データ線Ｄａｔａm、および共通電源線Ｌｃｏｍは、それぞれゲート電極２０２、ソース・ドレイン電極２０６、およびキャパシタ１０５の上側電極と一体に形成されているので、検査配線と薄膜回路１０２の接続部での抵抗が排除され、薄膜回路１０２の保持容量の検査精度をあげることができる。
【００４７】
なお、検査配線は、薄膜回路１０２を転写先基板へ剥離転写する際に切断されるが、転写先基板においては薄膜回路１０２と配線は接続用パッド１０４を介して接続される。よって、剥離転写時には接続用パッド１０４よりも内側の配線が残っていればよい。
【００４８】
実施の形態２．
実施の形態２では、上述したアクティブマトリクス部１４ａにおける薄膜回路１０２の内部の配線を検査用配線として利用している。転写対象の薄膜回路及び全体構成は第１の実施例と同様であるので、対応する部分には同一符号を付してかかる部分の説明を省略する。
【００４９】
図１２は、転写元基板における転写対象の薄膜回路と検査回路との電気的接続を示すブロック図である。転写元基板１００には既述検査回路１１に相当する検査用データドライバ回路１１ａ、既述検査回路１２に相当する検査用走査ドライバ回路１２ａ、トランジスタスイッチが一列に配置されたアナログスイッチ部１６、及びアクティブマトリクス部１４ａを備えている。アクティブマトリクス部１４ａは既述の剥離転写回路形成領域１４に相当するもので、例えば、転写対象の薄膜回路１０２である図３に示した画素回路がマトリクス状に配置されている。各画素回路は共通電源線Ｌｃｏｍに接続されている。共通電源線Ｌｃｏｍと検査信号との間に発生する容量の充放電により、各画素回路の良／不良を判別する。
【００５０】
図１３は、実施の形態２の転写元基板１００におけるアクティブマトリクス部１４ａの拡大図である。同図に示すように、検査用の配線Ｖｓn、Ｄａｔａmは転写対象となる各薄膜回路１０２の領域内を通過している。各薄膜回路１０２には、実施の形態１と比べてより多くのパッド１０４が設けられている。
【００５１】
実施の形態２では、実施の形態１に比べて転写対象の薄膜回路１０２相互間をつなぐ配線部分の面積が小さくなり、より多くの面積を転写用の薄膜回路１０２に割り当てることができる。
【００５２】
図１４は、実施の形態２の転写元基板１００のアクティブマトリクス部１４ａの領域の断面図である。前述したように、転写元基板１００には剥離層１０１を介して転写対象の薄膜回路１０２及び配線部１０３が形成されている。薄膜回路１０２には転写先基板との電気的接続をとるための接続用パッド１０４が設けられている。薄膜回路１０２の領域相互間を分離する素子分離部１０３ａは実施の形態１と異なり、検査用配線が存在しないので幅が狭い。従って、より多くの面積を転写用の薄膜回路１０２に割り当てることができる。
【００５３】
図１５は、実施の形態２による転写元基板１００のアクティブマトリクス部１４ａの構造を詳細に示す図である。
実施の形態２も実施の形態１と同様に、各々の転写元基板１００のゲート電極２０２、接続用パッドの最下層１０４ｃ、走査線Ｖｓnおよび共通電源線Ｌｃｏｍは同一の層に同時に形成される。また、ソース・ドレイン電極２０６、接続用パッドの中間層１０４ｂおよびデータ線Ｄａｔａmは同一の層に同時に形成される。
【００５４】
これにより、薄膜回路１０２を形成する工程と同時に検査用配線（走査線Ｖｓn、データ線Ｄａｔａm、共通電源線Ｌｃｏｍ）を形成できるので、検査用配線を形成するための工程をほとんど追加することなく転写元基板を製造することができる。
また、走査線Ｖｓn、データ線Ｄａｔａm、および共通電源線Ｌｃｏｍは、それぞれゲート電極２０２、ソース・ドレイン電極２０６、およびキャパシタ１０５の上部電極と一体に形成されているので、検査配線と薄膜回路１０２の接続部での抵抗が排除され、薄膜回路１０２の保持容量の検査精度をあげることができる。
【００５５】
なお、上述した実施例では、転写元基板上に検査回路を形成しているが、該基板には各転写薄膜回路と外部検査回路用の端子とを設け、基板外に設けられた検査回路によって各転写薄膜回路を検査することとしても良い。
【００５６】
このように、本発明の実施例によれば、転写元基板において転写対象の薄膜回路の良不良検査を行い、その後良品薄膜回路のみを直接にあるいは中継基板を介して転写先基板に転写する。これにより、転写元基板での薄膜回路の製造不良に起因する、転写先基板を用いた半導体装置の不良を回避でき、製造歩留まりを向上することができる。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の全体構成を説明するブロック図である。
【図２】図２は、剥離転写技術の一例を説明する説明図である。
【図３】図３は、剥離転写技術を説明する説明図であり、同図（ａ）は有機ＥＬ表示装置のＥＬ素子の駆動回路を転写する例を説明する回路図、同図（ｂ）は液晶表示装置の液晶素子の駆動回路を転写する例を説明する回路図である。
【図４】図４は、本発明の実施の形態１の転写元基板に検査回路と転写対象となる転写薄膜回路を形成した例を示す説明図である。
【図５】図５は、実施の形態１の転写薄膜回路の形成領域を説明する説明図である。
【図６】図６は、仮転写基板を使用する例を説明する説明図である。
【図７】図７は、本発明の実施の形態１の転写元基板のアクティブマトリクス部の構造を詳細に示す図である。
【図８】図８（ａ）は図７のＡ−Ａ’線断面図、図８（ｂ）は図７のＢ−Ｂ’方向の断面図である。
【図９】図９（ａ）〜（ｃ）は、本発明の実施の形態１の転写元基板のアクティブマトリクス部の製造方法を説明する図である。
【図１０】図１０（ａ）、（ｂ）は、本発明の実施の形態１の転写元基板のアクティブマトリクス部の製造方法を説明する図である。
【図１１】図１１（ａ）〜（ｅ）は、図９（ａ）〜（ｃ）、図１０（ａ）、（ｂ）のＣ−Ｃ’方向の断面図である。
【図１２】図１２は、本発明の実施の形態２の転写元基板に検査回路と転写対象となる転写薄膜回路を形成した例を示す説明図である。
【図１３】図１３は、実施の形態２の転写薄膜回路の形成領域を説明する説明図である。
【図１４】図１４は、仮転写基板を使用する例を説明する説明図である。
【図１５】図１５は、本発明の実施の形態２の転写元基板のアクティブマトリクス部の構造を詳細に示す図である。
【図１６】図１６は、従来の転写元基板上への転写薄膜回路の形成（配置）例を説明する説明図である。
【符号の説明】
【００５８】
１０  検査用コンピュータシステム、１１〜１３  検査回路、１４，１５  剥離転写回路形成領域、１００  転写元基板、１０１  剥離層、１０２  薄膜回路、１０４  接続用パッド、１０５  キャパシタ、２００  転写先基板、２０１  ポリシリコン膜、２０２  ゲート電極、２０３  ゲート絶縁膜、２０４  第１層間絶縁膜、２０５  第１コンタクトホール、２０６  ソース・ドレイン電極、２０７  第２層間絶縁膜
【図１】
2007123603.tif 000003
【図２】
2007123603.tif 000004
【図３】
2007123603.tif 000005
【図４】
2007123603.tif 000006
【図５】
2007123603.tif 000007
【図６】
2007123603.tif 000008
【図７】
2007123603.tif 000009
【図８】
2007123603.tif 000010
【図９】
2007123603.tif 000011
【図１０】
2007123603.tif 000012
【図１１】
2007123603.tif 000013
【図１２】
2007123603.tif 000014
【図１３】
2007123603.tif 000015
【図１４】
2007123603.tif 000016
【図１５】
2007123603.tif 000017
【図１６】
2007123603.tif 000018