(57)【要約】【課題】スキャン設計された半導体集積回路のスキャンチェーンテストにおいて、単一縮退故障に対して、簡易な回路構成で故障箇所を特定することができるようにする。【解決手段】前段および後段の組合せ回路Ｃ１，Ｃ２間で互いにスキャンチェーンとして接続されるデータ入力端子Ｄ以外にスキャンデータ入力端子ＤＴを有する複数のフリップフロップＦｉ（ｉ＝１，２…）のそれぞれにおいて出力ラインにインバータＩｎｉを有する逆帰還入力ラインが接続され、フリップフロップＦｉのスキャンデータ入力端子ＤＴに対して、スキャンイン端子Ｓinまたは前段のフリップフロップＦi-1の出力ラインと自段のフリップフロップＦｉの逆帰還入力ラインとを選択して接続するセレクタＳｉとを備える。【選択図】図１
2007078441.tif 000002
【特許請求の範囲】
【請求項１】
前段の組合せ回路および後段の組合せ回路と、
データ入力端子、データ出力端子およびスキャンデータ入力端子を有し、前記データ入力端子が前記前段の組合せ回路の出力端子に接続され、前記データ出力端子が前記後段の組合せ回路の入力端子に接続され、互いにスキャンチェーンとして接続される複数のフリップフロップと、
前記スキャンチェーンにおけるスキャンデータ出力段のフリップフロップの出力ラインから分岐されたスキャンアウト端子と、
前記スキャンチェーンを構成する複数のフリップフロップのそれぞれにおいて出力ラインにインバータを介して接続された逆帰還入力ラインと、
前記スキャンチェーンにおけるフリップフロップのスキャンデータ入力端子に対して、スキャンイン端子または前段のフリップフロップの出力ラインと自段のフリップフロップの前記逆帰還入力ラインのいずれか一方を選択して接続するセレクタとを備えた半導体集積回路。
【請求項２】
前記セレクタにおいて前記スキャンイン端子または前段のフリップフロップの出力ラインを選択させ、複数の前記フリップフロップにテスト用データをセットしてスキャンシフトを行って期待値と比較し、不一致のときに、同一論理の連続データを複数の前記フリップフロップに設定し、前記セレクタにおいて自段のフリップフロップの前記逆帰還入力ラインを選択させ、スキャンシフトを行って論理反転を生じるタイミングを検査することにより故障箇所の特定を行うように構成されている請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスキャン設計された半導体集積回路におけるスキャンチェーンテストの技術に関する。
【背景技術】
【０００２】
半導体集積回路の大規模化に伴い、テストの複雑性が増している。また、品質保証の視点から故障検出率が高く、効率の良いテスト手法が要求され、スキャンテストというテスト手法が実用化されている。スキャンテストの目的は、半導体集積回路内で観測性、制御性の低い組合せ回路に対して、観測性、制御性を向上させ、故障検出を容易にすることである。
【０００３】
図３は、スキャン設計された半導体集積回路の一例を示す。組合せ回路Ｃ１と組合せ回路Ｃ２との間に配され、クロックＣＫによって同期制御されるフリップフロップＦ１，Ｆ２，Ｆ３は、スキャンモード制御信号ＳＭによって入力信号の選択が行われるデータ入力端子Ｄとスキャンデータ入力端子ＤＴとを有している。組合せ回路Ｃ１の出力はフリップフロップＦ１，Ｆ２，Ｆ３のデータ入力端子Ｄに接続され、フリップフロップＦ１，Ｆ２，Ｆ３のデータ出力端子Ｑは隣接する組合せ回路Ｃ２の入力に接続されている。フリップフロップＦ１のデータ出力端子ＱがフリップフロップＦ２のスキャンデータ入力端子ＤＴに接続され、フリップフロップＦ２のデータ出力端子ＱがフリップフロップＦ３のスキャンデータ入力端子ＤＴに接続され、このようにしてシフトレジスタが構成されている。このシフトレジスタにおいて、フリップフロップＦ１のスキャンデータ入力端子ＤＴにスキャンイン端子Ｓinが接続され、フリップフロップＦ３のデータ出力端子Ｑにスキャンアウト端子Ｓoutが接続され、このようにしてスキャンチェーンが構成されている。
【０００４】
半導体集積回路の通常動作モード時においては、スキャンモード制御信号ＳＭがインアクティブとされ、フリップフロップＦ１，Ｆ２，Ｆ３はデータ入力端子Ｄが有効とされ、スキャンイン端子Ｓinからスキャンアウト端子Ｓoutまでの経路は無効とされる。組合せ回路Ｃ１からのデータがフリップフロップＦ１，Ｆ２，Ｆ３を介して隣接する組合せ回路Ｃ２へと伝播される。
【０００５】
スキャンモード制御信号ＳＭをアクティブに切り替えてスキャンモードにすると、フリップフロップＦ１，Ｆ２，Ｆ３はスキャンデータ入力端子ＤＴが有効になり、スキャンイン端子Ｓinからスキャンアウト端子Ｓoutまでの経路スキャンチェーンが有効になる。次に、スキャンイン端子Ｓinから入力されるテスト用データをクロックＣＫに合わせてスキャンデータ入力端子ＤＴを介して伝播させ、フリップフロップＦ１，Ｆ２，Ｆ３に各々の値を設定する。
【０００６】
その後、スキャンモード制御信号ＳＭを切り替えて再び通常動作モードとし、クロックＣＫの周期の１サイクル分だけ組合せ回路Ｃ２を通常動作させることにより、フリップフロップＦ１，Ｆ２，Ｆ３に設定した値が組合せ回路Ｃ２を介してフリップフロップＦ１１，Ｆ１２，Ｆ１３の各々に設定される。
【０００７】
次に、スキャンモード制御信号ＳＭを切り替えてスキャンモードにし、クロックＣＫの周期に合わせてフリップフロップＦ１１，Ｆ１２，Ｆ１３の値をスキャンチェーンを介して伝播させ、スキャンアウト端子Ｓout２から取り出す。このスキャンアウト端子Ｓout２の値を期待値と比較し、組合せ回路Ｃ２が正常か否かを判断する。
【０００８】
以上のようなスキャンテストによって、組合せ回路Ｃ２に起こり得る故障が検出可能になり、半導体集積回路の可観測性、可制御性が向上したことになる。
【０００９】
しかしながら、図４に示すようにスキャンチェーン上に故障があった場合、前述したテストに影響を与える。ＳＦ１は何らかの原因により電源線への短絡が発生した場合の故障（“１”縮退故障）を示し、ＳＦ０はグランド線への短絡が発生した場合の故障（“０”縮退故障）を示す。故障ＳＦ１，ＳＦ０のいずれかが発生した場合、スキャンテストを正常に実施することは不可能である。よって、スキャンテストを正常に行うには、スキャンチェーンのテストであるスキャンチェーンテストが必須となる。
【００１０】
ここで、スキャンチェーンテストの従来技術について説明する。
【００１１】
スキャンチェーン上に故障がない場合には、クロックＣＫの周期に合わせてスキャンイン端子Ｓinから「０１０」という値を入力し続けると、その値はフリップフロップＦ１，Ｆ２，Ｆ３を次々に伝播していき、一定時間後にはスキャンアウト端子Ｓoutからその「０１０」が出力されることになる。
【００１２】
ここで、図５に示すように、スキャンチェーンに電源線への短絡の故障ＳＦ１があると想定する。このとき、上記と同様にスキャンイン端子Ｓinから「０１０」という値を入力すると、短絡箇所において値が全て「１」に固定されて伝播していくため、一定時間後にはスキャンアウト端子Ｓoutから「１１１」が出力される。この時点で、スキャンチェーン上に縮退“１”の故障ＳＦ１があると判定される。
【００１３】
また、図６に示すように、スキャンチェーンにグランド線への短絡の故障ＳＦ０があると想定したときも同様にして、スキャンイン端子Ｓinから「０１０」を入力し続けると、値が全てが「０」に固定されて伝播してしまうため、一定時間後にはスキャンアウト端子Ｓoutから「０００」が出力される。この時点で、スキャンチェーン上に縮退“０”の故障ＳＦ０があると判定される。
【００１４】
上記のように、スキャンイン端子から入力された値とスキャンアウト端子から出力された値が等しければ、スキャンチェーン上に故障はなく、逆に差異があれば故障ありと判定することができ、縮退“１”か縮退“０”かの判別も可能である。
【特許文献１】特開２００４−３６１３５１号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来技術のスキャンチェーンテストにおいては、スキャンチェーン上の故障の有無を判定することはできるが、その故障箇所まで特定することはできない。スキャンチェーンの正常・異常の判定だけであれば問題はないが、故障箇所特定などを解析を目的とするときは、この従来技術のみでは対応できない。また、特許文献１のように、従来技術に回路を追加することにより、故障箇所を特定する技術があるが、追加された回路の制御を行う信号線の増加など回路が複雑になる課題があった。
【００１６】
本発明は、スキャン設計された半導体集積回路のスキャンチェーンテストにおいて、単一縮退故障に対して、簡易な回路構成で故障箇所を特定することができるようにすることを目的としている。
【課題を解決するための手段】
【００１７】
本発明による半導体集積回路は、
前段の組合せ回路および後段の組合せ回路と、
データ入力端子、データ出力端子およびスキャンデータ入力端子を有し、前記データ入力端子が前記前段の組合せ回路の出力端子に接続され、前記データ出力端子が前記後段の組合せ回路の入力端子に接続され、互いにスキャンチェーンとして接続される複数のフリップフロップと、
前記スキャンチェーンにおけるスキャンデータ出力段のフリップフロップの出力ラインから分岐されたスキャンアウト端子と、
前記スキャンチェーンを構成する複数のフリップフロップのそれぞれにおいて出力ラインにインバータを介して接続された逆帰還入力ラインと、
前記スキャンチェーンにおけるスキャンデータ入力段のフリップフロップのスキャンデータ入力端子に対して、スキャンイン端子と自段のフリップフロップの前記逆帰還入力ラインのいずれか一方を選択して接続するセレクタと、
前記スキャンチェーンにおける前記スキャンデータ入力段以外のフリップフロップのスキャンデータ入力端子に対して、前段のフリップフロップの出力ラインと自段のフリップフロップの逆帰還入力ラインとを選択して接続するセレクタとを備えている。
【００１８】
上記において、前記セレクタにおいて前記スキャンイン端子または前段のフリップフロップの出力ラインを選択させ、複数の前記フリップフロップにテスト用データをセットしてスキャンシフトを行って期待値と比較し、不一致のときに、同一論理の連続データを複数の前記フリップフロップに設定し、前記セレクタにおいて自段のフリップフロップの前記逆帰還入力ラインを選択させ、スキャンシフトを行って論理反転を生じるタイミングを検査することにより故障箇所の特定を行うように構成されているものとする。
【００１９】
これによれば、想定される縮退故障箇所を経た値を逆帰還入力ラインのインバータで論理反転し、セレクタを介して自段のフリップフロップのスキャンデータ入力端子に帰還入力する。自段のフリップフロップの出力側のスキャンチェーン部分に想定される縮退故障が“１”縮退であるときは、論理反転された値は“０”となる。また、想定される縮退故障が“０”縮退であるときは、論理反転された値は“１”となる。この論理反転された“０”／“１”はスキャンチェーンを構成するすべてのフリップフロップにおいて、そのように設定される。縮退故障があるフリップフロップにおいては、論理反転された“０”／“１”が“１”縮退／“０”縮退で再び論理反転されて“１”／“０”となる。縮退故障がないフリップフロップでは、そのようなことはなく、すべて“０”／“１”のままの同一論理の連続データである。したがって、スキャンデータ出力段のフリップフロップの出力ラインから分岐されたスキャンアウト端子から順次出力されるデータ列において、インバータによる論理反転値“０”／“１”とは逆の値となるのが何番目からであるかを検査することにより、どのフリップフロップまたはどのスキャンチェーン部分に縮退故障があるかを特定することができる。まとめると、通常動作モードで故障箇所がなく、スキャンチェーン上での縮退故障が単一であるならば、スキャンチェーン上の故障の種類および故障箇所を簡易な構成により診断することができる。
【発明の効果】
【００２０】
スキャン設計された半導体集積回路において、通常動作モードで故障箇所がなく、スキャンチェーン上での縮退故障が単一であるならば、スキャンチェーン上の故障の種類および故障箇所を簡易な構成により診断することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわるスキャンチェーンの故障箇所特定に優れた半導体集積回路の実施の形態を図面に基づいて詳細に説明する。
【００２２】
図１は本発明の実施の形態における半導体集積回路の回路構成図である。本実施の形態の半導体集積回路においては、従来の技術の図３に示す構成において、インバータＩｎ１，Ｉｎ２，Ｉｎ３とセレクタＳ１，Ｓ２，Ｓ３が追加されている。
【００２３】
組合せ回路Ｃ１と組合せ回路Ｃ２との間に配され、クロックＣＫによって同期制御されるフリップフロップＦ１，Ｆ２，Ｆ３は、スキャンモード制御信号ＳＭによって入力信号の選択が行われるデータ入力端子Ｄとスキャンデータ入力端子ＤＴとを有している。
組合せ回路Ｃ１の出力はフリップフロップＦ１，Ｆ２，Ｆ３のデータ入力端子Ｄに接続され、フリップフロップＦ１，Ｆ２，Ｆ３のデータ出力端子Ｑは隣接する組合せ回路Ｃ２の入力に接続されている。
【００２４】
フリップフロップＦ１のデータ出力端子Ｑが次段のセレクタＳ２の一方の入力端子を介してフリップフロップＦ２のスキャンデータ入力端子ＤＴに接続され、フリップフロップＦ２のデータ出力端子Ｑが次段のセレクタＳ３の一方の入力端子を介してフリップフロップＦ３のスキャンデータ入力端子ＤＴに接続され、シフトレジスタが構成されている。このシフトレジスタにおいて、フリップフロップＦ１のスキャンデータ入力端子ＤＴにスキャンイン端子ＳinがセレクタＳ１の一方の入力端子を介して接続され、フリップフロップＦ３のデータ出力端子Ｑにスキャンアウト端子Ｓoutが接続され、このようにしてスキャンチェーンが構成されている。
【００２５】
そして、フリップフロップＦ１，Ｆ２，Ｆ３のそれぞれにおいて、データ出力端子Ｑからの出力ラインには、インバータＩｎ１，Ｉｎ２，Ｉｎ３を有する逆帰還入力ラインＢ１，Ｂ２，Ｂ３が分岐されている。
【００２６】
フリップフロップＦ１からのインバータＩｎ１を含む逆帰還入力ラインＢ１がセレクタＳ１の他方の入力端子に接続され、フリップフロップＦ２からのインバータＩｎ２を含む逆帰還入力ラインＢ２がセレクタＳ２の他方の入力端子に接続され、フリップフロップＦ３からのインバータＩｎ３を含む逆帰還入力ラインＢ３がセレクタＳ３の他方の入力端子に接続されている。セレクタＳ１，Ｓ２，Ｓ３はモード制御信号Ｍによって、その入力が切り替えられるようになっている。
【００２７】
次に、上記のように構成された本実施の形態の半導体集積回路の動作を説明する。
【００２８】
スキャンチェーン上に「１」が固定的に伝播する“１”縮退故障がある場合（ａ）と、「０」が固定的に伝播する“０”縮退故障がある場合（ｂ）とに分けて説明する。
【００２９】
（ａ）“１”縮退故障の場合
図１に示すように、フリップフロップＦ１のデータ出力端子ＱとフリップフロップＦ２のスキャンデータ入力端子ＤＴとの間のスキャンチェーン部分に、電源線との短絡により「１」が固定的に伝播する“１”縮退の故障ＳＦ１があるとする。
【００３０】
半導体集積回路を通常動作モードで動作させる。モード制御信号Ｍは、セレクタＳ１がスキャンイン端子Ｓinを選択し、セレクタＳ２が前段のフリップフロップＦ１のデータ出力端子Ｑを選択し、セレクタＳ３が前段のフリップフロップＦ２のデータ出力端子Ｑを選択する状態とする。この状態で、組合せ回路Ｃ１から期待値として「０１０」をフリップフロップＦ１，Ｆ２，Ｆ３のデータ入力端子Ｄに入力する。
【００３１】
フリップフロップＦ１，Ｆ２，Ｆ３に期待値「０１０」が入力されたら、スキャンモード制御信号ＳＭをアクティブにしてフリップフロップＦ１，Ｆ２，Ｆ３を通常動作モードからスキャンモードに切り替え、クロックＣＫの周期に合わせてフリップフロップＦ１，Ｆ２，Ｆ３の値「０１０」をスキャンアウト端子Ｓoutに出力していく。“１”縮退の故障ＳＦ１のため、「０」でも故障ＳＦ１を通過した後は「１」に固定され、スキャンアウト端子Ｓoutから出力される値は、「１１０」となり、一定時間後は「１１１」となる。
【００３２】
次に、その状態で、セレクタＳ１，Ｓ２，Ｓ３の制御のためにモード制御信号Ｍを切り替えて、セレクタＳ１が自段のフリップフロップＦ１の出力ラインにつながるインバータＩｎ１を含む逆帰還入力ラインＢ１を選択し、セレクタＳ２が自段のフリップフロップＦ２の出力ラインにつながるインバータＩｎ２を含む逆帰還入力ラインＢ２を選択し、セレクタＳ３が自段のフリップフロップＦ３の出力ラインにつながるインバータＩｎ３を含む逆帰還入力ラインＢ３を選択する状態とする。そして、クロックＣＫを１周期分入力し、スキャンモード動作を行う。そうすると、フリップフロップＦ１，Ｆ２，Ｆ３に設定される期待値は反転された値「０００」となり、フリップフロップＦ１，Ｆ２，Ｆ３に入力される。
【００３３】
その後、クロックＣＫの周期に合わせて、フリップフロップＦ１，Ｆ２，Ｆ３のデータ値をスキャンアウト端子Ｓoutに出力していくと、故障ＳＦ１を通過した後に出力された値のうち「０」が「１」に固定され、「１００」となる。
【００３４】
ここで、出力値が「０」から「１」に変化するまでに要したクロック数から、正常ではないフリップフロップまたはスキャンラインが判明する。すなわち、スキャンアウト端子Ｓoutに出現するデータは、スキャンアウト端子Ｓoutからスキャンライン上のフリップフロップをクロック数だけさかのぼったフリップフロップと次段フリップフロップ間のスキャンラインで「１」に変化したことが分かる。
【００３５】
この例においては、「０００」が「１００」となったので、初めて「０」が「１」に変わった３つ目、スキャンアウト端子Ｓoutから３つさかのぼったフリップフロップＦ１について、その出力ライン側のフリップフロップＦ２に至るスキャンチェーン部分で「１」が固定的に伝播する故障ＳＦ１が存在することを確認することができる。
【００３６】
別の例として、「０００」が「１１０」となったのであれば、初めて「０」が「１」に変わった２つ目、スキャンアウト端子Ｓoutから２つさかのぼったフリップフロップＦ２について、その出力ライン側のフリップフロップＦ３に至るスキャンチェーン部分で故障ＳＦ１が存在すると確認できる。
【００３７】
また、別の例として、「０００」が「１１１」となったのであれば、初めて「０」が「１」に変わった１つ目、スキャンアウト端子Ｓoutから１つさかのぼったフリップフロップＦ３について、その出力ライン側のスキャンアウト端子Ｓoutに至るスキャンチェーン部分で故障ＳＦ１が存在すると確認できる。
【００３８】
（ｂ）“０”縮退故障の場合
次に、図２に示すように、フリップフロップＦ１のデータ出力端子ＱとフリップフロップＦ２のスキャンデータ入力端子ＤＴとの間のスキャンチェーン部分に、グランド線との短絡により「０」が固定的に伝播する“０”縮退の故障ＳＦ０があるとする。
【００３９】
半導体集積回路を通常動作モードで動作させる。モード制御信号Ｍは、セレクタＳ１がスキャンイン端子Ｓinを選択し、セレクタＳ２が前段のフリップフロップＦ１のデータ出力端子Ｑを選択し、セレクタＳ３が前段のフリップフロップＦ２のデータ出力端子Ｑを選択する状態とする。この状態で、組合せ回路Ｃ１の出力の期待値として「１０１」をフリップフロップＦ１，Ｆ２，Ｆ３に入力する。この「１０１」は、（ａ）の場合の「０１０」に対してパターンが反転している。
【００４０】
フリップフロップＦ１，Ｆ２，Ｆ３に期待値「１０１」が入力されたら、スキャンモード制御信号ＳＭをアクティブにしてフリップフロップＦ１，Ｆ２，Ｆ３を通常動作モードからスキャンモードに切り替え、クロックＣＫの周期に合わせてフリップフロップＦ１，Ｆ２，Ｆ３の値「１０１」をスキャンアウト端子Ｓoutに出力していく。“０”縮退の故障ＳＦ０のため、「１」でも故障ＳＦ０を通過した後は「０」に固定され、スキャンアウト端子Ｓoutから出力される値は、「００１」となり、一定時間後は「０００」となる。
【００４１】
次に、その状態で、セレクタＳ１，Ｓ２，Ｓ３の制御のためにモード制御信号Ｍを切り替えて、セレクタＳ１がインバータＩｎ１を含む逆帰還入力ラインＢ１を選択し、セレクタＳ２がインバータＩｎ２を含む逆帰還入力ラインＢ２を選択し、セレクタＳ３がインバータＩｎ３を含む逆帰還入力ラインＢ３を選択する状態とする。そして、クロックＣＫを１周期分入力し、スキャンモード動作を行う。そうすると、フリップフロップＦ１，Ｆ２，Ｆ３に設定される期待値は反転された値「１１１」となり、フリップフロップＦ１，Ｆ２，Ｆ３に入力される。
【００４２】
その後、クロックＣＫの周期に合わせて、フリップフロップＦ１，Ｆ２，Ｆ３のデータ値をスキャンアウト端子Ｓoutに出力していくと、故障ＳＦ０を通過した後に出力された値のうち「１」が「０」に固定され、「０１１」となる。
【００４３】
ここで、出力値が「１」から「０」に変化するまでに要したクロック数から、正常ではないフリップフロップまたはスキャンラインが判明する。すなわち、スキャンアウト端子Ｓoutに出現するデータは、スキャンアウト端子Ｓoutからスキャンライン上のフリップフロップをクロック数だけさかのぼったフリップフロップと次段フリップフロップ間のスキャンラインで「０」に変化したことが分かる。
【００４４】
この例においては、「１１１」が「０１１」となったので、初めて「１」が「０」に変わった３つ目、スキャンアウト端子Ｓoutから３つさかのぼったフリップフロップＦ１について、その出力ライン側のフリップフロップＦ２に至るスキャンチェーン部分で「０」が固定的に伝播する故障ＳＦ０が存在することを確認することができる。
【００４５】
別の例として、「１１１」が「００１」となったのであれば、初めて「１」が「０」に変わった２つ目、スキャンアウト端子Ｓoutから２つさかのぼったフリップフロップＦ２について、その出力ライン側のフリップフロップＦ３に至るスキャンチェーン部分で故障ＳＦ０が存在すると確認できる。
【００４６】
また、別の例として、「１１１」が「０００」となったのであれば、初めて「１」が「０」に変わった１つ目、スキャンアウト端子Ｓoutから１つさかのぼったフリップフロップＦ３について、その出力ライン側のスキャンアウト端子Ｓoutに至るスキャンチェーン部分で故障ＳＦ０が存在すると確認できる。
【００４７】
なお、上記の実施の形態では、フリップフロップに入力される期待値を組合せ回路の出力値としたが、期待値として全フリップフロップに「０」または「１」を設定する場合であっても、本発明は適用される。
【００４８】
また、故障の原因を電源線またはグランド線への短絡として説明したが、故障原因としては短絡だけではなく、単一縮退故障のように振る舞う故障、例えばビアオープン故障に対しても、本発明は適用される。
【産業上の利用可能性】
【００４９】
本発明は、スキャン設計された半導体集積回路におけるスキャンチェーンテストにおいて、故障箇所を特定する技術等として有用である。また、ビアオープン故障箇所特定等の用途にも応用できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態における半導体集積回路について、その回路構成とともに“１”縮退故障時の動作説明に供する回路図
【図２】本発明の実施の形態における“０”縮退故障時の動作説明に供する回路図
【図３】従来の技術におけるスキャン設計された半導体集積回路の回路構成図
【図４】従来の技術における縮退故障に対するスキャンチェーンテストの説明に供する回路図
【図５】従来の技術における“１”縮退故障時の動作説明に供する回路図
【図６】従来の技術における“０”縮退故障時の動作説明に供する回路図
【符号の説明】
【００５１】
Ｂ１，Ｂ２，Ｂ３  逆帰還入力ライン
Ｃ１，Ｃ２  組合せ回路
ＣＫ  クロック
Ｆ１，Ｆ２，Ｆ３  スキャンチェーンを構成するフリップフロップ
Ｉｎ１，Ｉｎ２，Ｉｎ３  インバータ
Ｍ  モード制御信号
Ｓ１，Ｓ２，Ｓ３  セレクタ
Ｓin  スキャンイン端子
Ｓout  スキャンアウト端子
ＳＭ  スキャンモード制御信号
ＳＦ０  “０”縮退故障（グランド線への短絡）
ＳＦ１  “１”縮退故障（電源線への短絡）
【図１】
2007078441.tif 000003
【図２】
2007078441.tif 000004
【図３】
2007078441.tif 000005
【図４】
2007078441.tif 000006
【図５】
2007078441.tif 000007
【図６】
2007078441.tif 000008