(57)【要約】 【課題】各デバイスの搭載可能数に自由度を持たせることが可能な情報処理装置を提供する。【解決手段】本発明は、複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送をスイッチを内蔵したコントローラにより制御するように構成する。【選択図】図１
2007233879.tif 000002
【特許請求の範囲】
【請求項１】
複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、
夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送をスイッチを内蔵したコントローラにより制御することを特徴とする情報処理装置。
【請求項２】
請求項１に記載の情報処理装置において、
前記夫々のデバイスが搭載されるボードのうち何れのボードでも装着可能な共通の寸法を有する複数のスロットを備えることを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデバイスボードを装着可能な複数のスロットを有する情報処理装置等の技術分野に関する。
【背景技術】
【０００２】
サーバシステム等の情報処理装置では、ＣＰＵ（Central Processing Unit）、メモリ、ＨＤＤ（Hard Disk Drive）、ＰＣＩ（Peripheral Component Interconnect）等のデバイスの装着可能数は、装置毎に決まっており、メモリボードの装着可能数を減らしてＨＤＤボードの装着可能数を増やそうとする等、変更するためには、設計をしなおさなくてはならないが、いろいろなスペックの要求があり、その要求を全て満たすためには、沢山の種類の装置を準備する必要があった。
【０００３】
また、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等はそれぞれ異なったインターフェースを採用しており、装置の仕様を考える際には、装置毎にＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数をそれぞれ設定する必要があり、一度設定した搭載可能数に対して、ＣＰＵの搭載可能数を減らしてメモリの搭載可能数を増やすといった自由度を持たすことは困難である。また、設定した仕様と異なる仕様の要求がある場合は、別の装置を準備しなくてはならなかった。
【０００４】
ところで、特許文献１に開示された技術では、２重化マルチプロセッサシステムでユニットのバックボード端子配置を統一したプロセッサカードとＩ／Ｏカードと回線インターフェースカードにより各カードの増減設に自由度を提供している。
【特許文献１】特開２００１−３１８９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、ＣＰＵユニットにメインメモリを接続するインターフェースをもっており、この方式では、ＣＰＵを増やさずにメモリスロット数を増やすといったことが困難である。
【０００６】
本発明は、以上の点に鑑みてなされたものであり、ＣＰＵを増やさずにメモリスロット数を増やすことができると共に、各デバイスの搭載可能数に自由度を持たせることが可能な情報処理装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１に記載の発明は、複数種類のデバイスのうちの何れのデバイスでも接続可能なように共通化されたインターフェースを複数有する情報処理装置であって、夫々の前記インターフェースに接続された夫々の前記デバイス間の信号伝送をスイッチを内蔵したコントローラにより制御するように構成する。
【０００８】
近年、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数が意識されるデバイスのインターフェースでは、シリアル高速伝送が採用され始めている。それらの伝送では、電圧レベル、周波数、ｂｉｔ幅等に違いはあるものの、伝送方式は各インターフェースに大きな違いが無いことに鑑みて、各インターフェースを共通化し、各インターフェースに接続されるデバイスを一つのコントローラで制御することにより、各デバイスの搭載可能数の自由度を大きくすることを可能とした。
【発明の効果】
【０００９】
本発明によれば、複数種類のデバイスのインターフェースを共通化して、当該インターフェースに接続された夫々のデバイス間の信号伝送をスイッチを内蔵したコントローラにより制御するように構成したので、これらのデバイスの搭載可能数に自由度を持たせることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。なお、以下に説明する実施形態は、マルチスロット・サーバシステムに対して情報処理装置を適用した場合の実施形態である。
【００１１】
図１は、本実施形態におけるマルチスロット・サーバシステムの概要構成例を示す図である。
【００１２】
図１の例において、１がメインボード、２がＣＰＵボード、３がメモリボード、４がＨＤＤボード、５がＰＣＩボードで、６がコネクタである。各ボード２，３，４，５は、コネクタ６によってメインボード１と接続されていて、取り外しが可能になっている。
【００１３】
ＣＰＵボード２には、ＣＰＵ用バッファ（Buffer）回路８とＣＰＵ９が、メモリボード３には、メモリ用バッファ回路１０とメモリモジュール１１が、ＨＤＤボード４には、ＨＤＤ用バッファ回路１２とＨＤＤ１３が、ＰＣＩボード５には、ＰＣＩ−ＥＸ用バッファ回路１４とＰＣＩ−ＥＸ用Ｓｌｏｔ１５が、夫々搭載されている。
【００１４】
また、メインボード１におけるメインコントローラ７（スイッチを内蔵したコントローラ）と各バッファ回路８，１０，１２，１４間における、コネクタ６を含むインターフェースは、複数種類のデバイス（図１の例では、ＣＰＵ９、メモリモジュール１１、ＨＤＤ１３、及びＰＣＩ−ＥＸ用Ｓｌｏｔ１５）のうちの何れのデバイスでも接続可能なように共通化されている。したがって、８つあるコネクタ６には、２，３，４，５のどの種類のボードも接続可能になっている。
【００１５】
なお、図１の例において、メインボード１におけるメインコントローラ７と各ボードにおけるバッファ回路８，１０，１２，１４は電気的に接続され、各バッファ回路８，１０，１２，１４と各ボードにおける９，１１，１３，１５の各デバイスは電気的に接続されるが、これらの接続はbit幅等を考えず簡略化して記載しており、また、電源用配線、制御信号等の配線は省略している。
【００１６】
図２は、各ボード２，３，４，５を１枚ずつ接続し、４つの空きコネクタ６がある最小構成時のマルチスロット・サーバシステムの概要構成例を示す図である。
【００１７】
図２の例おいて、各ボード２，３，４，５を最低１枚ずつ接続すれば、当該システムが動作するとした場合、残りの４つの空きコネクタには、２，３，４，５のどのボードも増設可能であり、２，３，４，５の各ボードは最大５枚までメインボードに接続可能ということになる。
【００１８】
図３は、メインコントローラ７の内部概要構成例を示す図である。
【００１９】
図３の例において、１６がレシーバ＆ドライバ回路部を、１７がスイッチ回路部を、１８がコントローラ回路部を、１９がＣＰＵボード２への入出力信号部を、２０がメモリボード３への入出力信号部を、２１がＨＤＤボード４への入出力信号部を、２２がＰＣＩボード５への入出力信号部を、夫々示している。
【００２０】
図１及び図２に示すように、接続可能ボード数が８つの装置で、各ボードが１枚ずつは接続が必要であるとすると、各ボードの最大搭載可能数は５枚なので、コントローラ回路部１８は、１９，２０，２１，２２のそれぞれのボード用の入出力を５つずつ準備（用意）している。５つずつ準備された入出力は、スイッチ回路部１７により切り替えられて、レシーバ＆ドライバ回路部１６を通って、８ボード分の入出力として、メインコントローラ７の外部に出力される。
【００２１】
また、スイッチ回路部１７にはプロセッサが内蔵されており、接続されたボードが何のボードであるかがわかるようになっている。
【００２２】
図４は、本実施形態におけるマルチスロット・サーバシステムの外形例を示す図である。
【００２３】
図４の例において、２３が筐体、２４が各ボードユニットであり、各ボードユニット２４は、筐体２３に設けられた複数のスロットに装着され、取り外しが可能な構造になっている。メインボード１は、筐体２３側に入っており、ＣＰＵボード２、メモリボード３、ＨＤＤボード４、ＰＣＩボード５は、ボードユニット２４側に入っている。つまり、筐体２３に設けられたスロットは、これらのボードのうち何れのボードでも装着可能なように共通の寸法（大きさ）を有している。
【００２４】
以上の構成において、図１に示すように、各ボードが接続された状態でマルチスロット・サーバシステムの電源を入れると、メインコントローラ７内のプロセッサが各コネクタ６に接続されているボードを判断する。その判断に合わせて、図３に示すスイッチ回路部１７内のスイッチを制御し、レシーバ＆ドライバ回路部１６とコントローラ回路部１８の接続を決める。このようして、夫々のインターフェースに接続された夫々のデバイス間の信号伝送がメインコントローラ７により制御されるので、ＣＰＵボード２、メモリボード３、ＨＤＤボード４、ＰＣＩボード５のどのボードがメインボード１に接続されてもメインコントローラ７と各ボード間の動作が可能になる。
【００２５】
以上説明したように、上記実施形態によれば、複数種類のデバイスのインターフェースを共通化して、当該インターフェースに接続された夫々のデバイス間の信号伝送をスイッチを内蔵したコントローラにより制御するように構成したので、ＣＰＵを増やさずに、メモリボード３を有するボードユニットを装着するメモリスロット数を増やすことができると共に、これらのデバイスの搭載可能数に自由度を持たせることができる。例えば、ＣＰＵの搭載可能数を減らしてメモリの搭載可能数を増やすといった自由度を持たせることができる。
【００２６】
なお、上記実施形態において示した図は、簡略化しているため、配線数は少なくしているが、配線の本数は何本でも良い。また、制御用の信号等も何本あっても良い。
【００２７】
また、上記実施形態においては、交換可能なモジュールをＣＰＵボード、メモリボード、ＨＤＤボード、ＰＣＩボードの４種類にしているが、他の機能を持ったボードでも良い。
【００２８】
また、上記実施形態においては、ＣＰＵボード、メモリボード、ＨＤＤボード、ＰＣＩボードが接続されるコネクタ数を８つとしているが、コネクタの数は最低限接続が必要なボード数より多ければ、いくつでも良い。
【００２９】
また、図４に示す外形は、あくまでも一例であり、どの様な構造であっても良い。
【００３０】
なお、上記実施形態においては、本発明をマルチスロット・サーバシステムに適用した場合の例を示したが、これに限定されるものではなく、ＣＰＵ、メモリ、ＨＤＤ、ＰＣＩ等の搭載可能数が意識されるデバイスを使用しているシステム全てに対して本発明を適用可能であり、特に、サーバ等の色々な性能要求がある装置に対して適用すれば特に有効である。
【図面の簡単な説明】
【００３１】
【図１】本実施形態におけるマルチスロット・サーバシステムの概要構成例を示す図である。
【図２】各ボード２，３，４，５を１枚ずつ接続し、４つの空きコネクタ６がある最小構成時のマルチスロット・サーバシステムの概要構成例を示す図である。
【図３】メインコントローラ７の内部概要構成例を示す図である。
【図４】本実施形態におけるマルチスロット・サーバシステムの外形例を示す図である。
【符号の説明】
【００３２】
１…メインボード
２…ＣＰＵボード
３…メモリボード
４…ＨＤＤボード
５…ＰＣＩボード
６…コネクタ
７…メインコントローラ
８…マスターＣＰＵ
８…ＣＰＵ用バッファ回路
９…ＣＰＵ
１０…メモリ用バッファ回路
１１…メモリモジュール
１２…ＨＤＤ用バッファ回路
１３…ＨＤＤ
１４…ＰＣＩ−ＥＸ用バッファ回路
１５…ＰＣＩ−ＥＸ用Ｓｌｏｔ
１６…レシーバ＆ドライバ回路部
１７…スイッチ回路部
１８…コントローラ回路部
１９，２０，２１，２２…入出力信号部
２３…筐体
２４…ボードユニット
【図１】
2007233879.tif 000003
【図２】
2007233879.tif 000004
【図３】
2007233879.tif 000005
【図４】
2007233879.tif 000006