(57)【要約】      （修正有）【課題】複数枚のフィルムを絶縁層に用いたインターポーザ基板に於いて、フィルム同士の接続に接着剤の代わりにプリプレグを用いた多層基板を提供する。【解決手段】フィルム１９０ａ、１９０ｂを使った２枚の片面フィルム基板を、プリプレグとプリプレグの貫通孔に導電性ペーストが充填されてなるペースト接続層２３０を用いて貼り合わせると共に、前記ペースト接続層によって内層配線２１０ａ、２１０ｂ同士を電気的に接続し、最表層に形成した穴２４０に形成した層間接続ビアをランドレスパターンとし、第１の実装部１１０等を形成する。【選択図】図３
2007115952.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも３層以上の絶縁層を有し、表層から２層目の絶縁層である２層目絶縁層は、それを貫通する電気的接続が導電性ペーストであるペースト接続層となっており、
前記ペースト接続層に埋没されてなる表層から２層目に設けられた２層目配線と、
前記ペースト接続層に埋設されてなる表層から３層目に設けられた３層目配線と、
表層から１層目の１層目絶縁層を貫通し、半導体チップが実装される最表面の前記半導体チップの電極パッドと相対する位置に露出した層間接続ビアと、
を有するインターポーザ基板。
【請求項２】
インターポーザ基板は４層プリント配線基板である請求項１記載のインターポーザ基板。
【請求項３】
ペースト接続層は、
ガラスエポキシもしくはアラミドエポキシのプリプレグと、
前記プリプレグに形成された貫通孔に充填された導電性ペーストと、
からなる請求項１に記載のインターポーザ基板。
【請求項４】
表層から数えて１層目の１層目絶縁層はフィルムであり、前記フィルム表面には接着剤を介することなく配線が形成されている請求項１に記載のインターポーザ基板。
【請求項５】
表層から２層目の２層目絶縁層は、ガラスエポキシもしくはアラミドエポキシのプリプレグが硬化したものである請求項１に記載のインターポーザ基板。
【請求項６】
表層から数えて２層目に形成された２層目配線と、
表層から数えて３層目に形成された３層目配線と、
の片方もしくは両方は、スパッタ膜を介して表層から数えて１層目の１層目絶縁層、もしくは表層から数えて３層目の３層目絶縁層に固定されている請求項１記載のインターポーザ基板。
【請求項７】
表層から数えて２層目に形成された２層目配線と、
表層から数えて３層目に形成された３層目配線と、
の片方もしくは両方は、めっき膜を介して、表層から数えて１層目の１層目絶縁層、もしくは表層から数えて３層目の３層目絶縁層に固定されている請求項１に記載のインターポーザ基板。
【請求項８】
絶縁基材に貫通孔を加工する孔加工工程と、
前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層形成工程と、
片面フィルム基板を作成する片面フィルム基板作成工程と、
前記ペースト接続層の表裏面に前記片面フィルム基板を同時に積層する積層工程と、
前記積層体を熱プレス加工する熱プレス工程と、
前記穴に層間接続ビアを形成するビア形成工程と、
を備えたインターポーザ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話や超小型携帯端末等に使われる半導体チップを、回路基板へ実装する際に中間層として用いられるインターポーザ基板及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体チップを一般の回路基板に直接、ベアチップ実装することが難しい場合、インターポーザと呼ばれる一種の多層基板を、半導体チップと回路基板の間に挿入することが行われている。
【０００３】
こうしたインターポーザとしてはガラスエポキシ系、セラミック系の積層物が提案されてきた。しかしこうした従来のインターポーザは、薄層化が難しかった。
【０００４】
こうした課題に対して、例えば（特許文献１）では、接着剤を用いてフィルムを積層する多層配線板が提案されている。こうした多層配線基板は、絶縁体として樹脂フィルムを使うため、従来のガラスエポキシ系やセラミック系のインターポーザに比べて、より薄層化が可能となる。
【０００５】
図８はフィルムを用いた多層基板をインターポーザとする一例を示す断面図である。図８において、所定の配線２が形成されたフィルム４ａ、４ｂ、４ｃが複数枚、接着剤６を用いて接着されている。そして異なる層に形成された配線２同士が、ＩＶＨ（インナービアホール）と呼ばれる層間接続部８で接続されている。このようにフィルム４ａ、４ｂ、４ｃの片面に配線２を形成することで、異なる層に形成された配線２同士の短絡を防止しながら、インターポーザの薄層化が行われていた。
【特許文献１】特開２００４−２２８４９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の構成では、複数のフィルム４ａ、４ｂ、４ｃを接続するために接着剤６を用いているため、薄層化に限度があった。
【０００７】
例えば図８で示した構成の場合、銅箔２が片面に形成されたフィルム４ａ、４ｂ、４ｃを用いて積層するため、４層の多層基板を作成する場合、接着剤６が２層、フィルム４ａ、４ｂ、４ｃ等が３層の合計５層分の厚みが必要となり、薄層化が難しかった。
【０００８】
一方、図８で示した構成の応用として、銅箔２を両面に形成したフィルム４ａ、４ｂを２枚用意し、接着剤６で貼り付けて４層の多層基板とすることも考えられた。この場合、裏表の両面に銅箔２が形成された複数フィルム４ａ、４ｂを、接着剤６によって貼り付けることになる。しかしこの貼り合わせの際に、接着剤６が軟化、流動するため、向き合った銅箔２同士を短絡させる可能性がある。
【０００９】
本発明は、前記従来の課題を解決するもので、フィルムの積層に接着剤の代わりにプリプレグを用いた多層基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明は表裏面に配線パターンが形成された樹脂フィルムを使った両面プリント配線基板同士を、途中にプリプレグを挟んでプレス、一体化することになる。
【００１１】
本発明の場合、例えば織布や不織布が樹脂で含浸されてなるプリプレグを介して配線が両面に形成されたフィルム同士を貼り合わせるため、高圧でプレスした場合でもプリプレグに含まれる織布によって向き合った配線同士の短絡が防止できる。また予めプリプレグに貫通孔を形成し導電性ペーストが充填しておくことで、両面プリント配線基板同士の接着と同時にＩＶＨ（インナービアホール）の形成も可能となる。
【発明の効果】
【００１２】
本発明のプリント配線基板及びその製造方法においては、接着剤の代わりにプリプレグを用いて積層することで、インターポーザとして最適なプリント配線基板を極薄に作成することができる。
【発明を実施するための最良の形態】
【００１３】
（実施の形態１）
以下、本発明の実施の形態１におけるインターポーザについて、図面を参照しながら説明する。
【００１４】
図１は本発明の実施の形態１におけるインターポーザの説明図である。図１において１００はインターポーザ、１１０は第１の実装部、１２０は第２の実装部、１３０は補助線、１４０は半導体である。図１（Ａ）において、インターポーザ１００は、本実施の形態１で説明するインターポーザであり、インターポーザ１００表側には第１の実装部１１０が、裏側には第２の実装部１２０が形成されている。そして図１（Ｂ）に示すように第１の実装部１１０に半導体１４０が実装されることになる。そしてインターポーザの他面の第２の実装部１２０にて多層基板（図４で後述する多層基板２８０等）と接続される。
【００１５】
図１（Ｂ）は、半導体をインターポーザに実装する様子を説明する模式図である。図１（Ｂ）において、半導体１４０は補助線１３０が示すように、インターポーザ１１０の上に実装される。そして半導体１４０の電極パッド（半導体１４０の裏面に形成されているので、図１（Ｂ）では見えない）と、第１の実装部１１０が電気的に接続されることとなる。
【００１６】
図１（Ｃ）は、インターポーザの裏面（多層基板に実装される側、もしくは半導体の実装されない側）を示す斜視図であり、インターポーザ１００の上に、第２の実装部１２０が形成されている。ここで第１の実装部１１０と第２の実装部１２０の違いは、その配線密度であり、例えば第１の実装部１１０は線間／線幅＝１０ミクロン／１０ミクロン〜２５ミクロン／２５ミクロンのような狭ピッチで、更にはマトリックス的な（列ではなくて、面での）狭ピッチ実装に対して対応できる。例えば図１（Ｂ）に示すように、第１の実装部１１０として、Ｘ方向Ｙ方向共に狭ピッチでマトリックス的な面実装（例えばＸ方向に５０ピン、Ｙ方向に５０ピン、合計５０×５０＝２５００ピンのような多数ピンを一度に実装する）とすることができる。なお図１（Ｃ）では第２の実装部１２０はフルグリッド（全面にマトリックス的に実装箇所が形成されていること）で形成しているが、図１（Ａ）では第２の実装部１２０に関しては一部を省略している。
【００１７】
一般的な回路基板（例えば、ガラスエポキシ等に代表される多層プリント配線基板）の場合、狭ピッチでのマトリックス的な実装には対応しきれない。そのため、第２の実装部１２０は、線間／線幅＝３０ミクロン／３０ミクロン〜１００ミクロン／１００ミクロンと言った広めのピッチ仕様が望ましい。
【００１８】
更に詳しく説明する。図２、図３は実施の形態１におけるインターポーザの製造方法を説明する断面図である。図２、図３において、１５０はプリプレグ、１６０は保護フィルム、１７０は貫通孔、１８０は導電性ペースト、１９０ａ、１９０ｂはフィルム、２００ａ、２００ｂは配線、２１０ａ、２１０ｂは内層配線、２２０は絶縁層、２３０はＩＶＨ、２４０は穴である。なおＩＶＨ２３０のＩＶＨとはインナービアホール（もしくはインターステシャルビアホール）の意味である。
【００１９】
図２（Ａ）は、保護フィルム１６０で表面が覆われたプリプレグ１５０の断面図である。次に図２（Ｂ）に示すように、プリプレグ１５０と保護フィルム１６０とが積層された状態で貫通孔１７０を形成する。次に図２（Ｃ）に示すように、貫通孔１７０の中に、導電性ペースト１８０を充填する。この時、例えば保護フィルム１６０に形成された貫通孔１７０を、一種のマスクとして使うことが（例えば、スキージと呼ばれるゴムヘラで、導電性ペースト１８０を擦りつけることが）できる。
【００２０】
次に図２（Ｄ）に示すように、配線２００ａが表面に形成されたフィルム１９０ａと、配線２００ｂが形成されたフィルム１９０ｂとを用意する。そして、図２（Ｃ）で示したプリプレグ１５０から保護フィルム１６０を剥がし、これを図２（Ｄ）に示すようにセット、位置合わせする。
【００２１】
図３（Ａ）は、図２（Ｃ）のサンプルが加熱一体化された後の様子を示す断面図である。なお加熱一体化する際、真空プレスを使い、プレス圧力やプレス温度の時間変化をシーケンサー等を用いて制御する。
【００２２】
図３（Ａ）はこうして一体化されたサンプルの断面図である。図３（Ａ）において、絶縁層２２０はプリプレグ１５０が硬化したものである。そして図２（Ｄ）におけるフィルム１９０ａ、１９０ｂの上に形成されていた配線２００ａ、２００ｂを、絶縁層２２０の中に内層配線２１０ａ、２１０ｂとして埋没させる。こうすることで配線２１０ａ、２１０ｂの厚み（もしくは凹凸）を前記絶縁層２２０に吸収することができ、インターポーザ１００の厚みバラツキや配線による凹凸発生を防止できる。同時に導電性ペースト１８０が硬化してなるＩＶＨ２３０によって、フィルム１９０ａ、１９０ｂ上の内層配線２１０ａ、２１０ｂ同士を、電気的に接続できる。なおＩＶＨ２３０はインナービアホールの意味であり、図２（Ｂ）に示したように、プリプレグ１５０の任意の位置にＩＶＨ２３０を自由に形成できることはいうまでもない。
【００２３】
次に図３（Ｂ）に示すようにフィルム１９０ａ、１９０ｂの表面に穴２４０を形成する。ここでフィルム１９０ａ、１９０としては厚み数ミクロンから１００ミクロン程度（薄い方が望ましく、望ましくは３ミクロン以上５０ミクロン以下、更には３０ミクロン以下が望ましい。３ミクロン未満の場合、フィルムの取り扱いが困難になる）。
【００２４】
またフィルム１９０ａ、１９０ｂに形成する穴２４０としては、１０ミクロン以上１００ミクロン以下（望ましくは７０ミクロン以下）が望ましい。穴２４０の直径が１０ミクロン以下の場合、加工が難しく、充分な導通が得られない可能性がある。また穴２４０の大きさが１００ミクロンを超えると、インターポーザとしての微細化に課題が残る。なおこのような穴加工としては、各種レーザーとしては、ＣＯ2より、ＹＡＧやエキシマ等の、より波長の短いレーザーを使うことが望ましい。このようにしてプレス加工の終了したサンプル状態、例えば、残留応力を除去した状態の寸法的に安定した状態でレーザーを行うことができるため穴２４０の加工精度を高められる。なおレーザー装置のパワー（あるいはレーザー光の波長、パルス条件）を調整することで、フィルム１９０ａ、１９０ｂと絶縁層２２０を密着させた状態で、穴２４０の底部に内層配線２１０ａ、２１０ｂを露出させることができる。
【００２５】
その後、図３（Ｃ）に示すように、穴２４０の内部に第１の実装部１１０、第２の実装部１２０をそれぞれ形成する。第１の実装部１１０、第２の実装部１２０の形成方法としては、めっき法を使うことができる。また第１の実装部１１０、第２の実装部１２０としては銅が望ましい。こうして、穴２４０を埋めることになる。
【００２６】
このように実施の形態１では、穴２４０を第１の実装部１１０、第２の実装部１２０とすることで、ランドレスで非常に微細なピッチまで対応できるインターポーザ１００を作成できる。
【００２７】
次に図４を用いて、実施の形態１で説明するインターポーザ１００の使い方（もしくは実装方法）の一例について説明する。図４はインターポーザを使って、半導体と回路基板を接続する様子を模式的に説明する断面図である。図４において、２６０は矢印、２７０はバンプ、２８０は多層基板である。図４において、半導体１４０にはバンプ２７０等の実装用端子が微細なピッチで多数個が高密度に形成されている。矢印２６０は、半導体１４０やインターポーザ１００が多層基板２８０へ実装される様子を示すものであり、矢印２６０に示すようにして、バンプ２７０の形成された半導体１４０は、インターポーザ１００の第１の実装部１１０に実装される。そしてインターポーザ１００の第２の実装部１２０を介して多層基板２８０に実装される。
【００２８】
実施の形態１で提案するインターポーザ１００の場合、例えばフィルムとして厚み１０ミクロンのポリイミドを使い、プリプレグとして５０ミクロンのものを用いた場合、配線やソルダーレジスト等の厚みを入れても総厚１００ミクロン未満とする極薄のインターポーザを作成できる。このように本実施の形態１では、従来のインターポーザの半分未満の厚みが実現できる。このため半導体１４０側から要求される微細な実装密度に対応できないような、汎用の多層基板２８０であっても、実施の形態１のインターポーザ１００を使うことで対応できるようになり、機器の低コスト化と低背化を両立できる。
【００２９】
更に図１に示すように、インターポーザ１００の両面に形成する第１の実装部１１０、第２の実装部１２０を共に（もしくは少なくとも半導体実装側の第１の実装部１１０と第２の実装部１２０のどちらか一方を）ランドレスとすることで、その実装密度を高められる。
【００３０】
次にプリプレグについて説明する。ここでプリプレグ（事前含浸処理シート材）の一例として、活性樹脂を含浸させた繊維素材（あるいは織布、不織布等）を使うことができる。これはまだ完全には硬化していない状態であるため、エネルギーを加えて同時に成形できる。なお含浸させる樹脂としては、熱硬化性樹脂を使うことが望ましい。熱硬化性樹脂としては、エポキシ樹脂やイミド樹脂を使うことができる。また繊維素材としては、ガラス繊維をはじめ、芳香族ポリアミド、アラミド等を用いることができる。
【００３１】
このようにプリプレグ１５０を介して、内層配線２１０ａ、２１０ｂを向かい合わせにセットし、これを真空プレス等で加熱加圧密着させた場合でも、プリプレグ１５０に含まれる織布等によって、前記内層配線２１０ａ、２１０ｂが互いに接触、短絡することを防止できる。
【００３２】
なおプリプレグの硬化温度は８５℃から２２０℃の範囲が望ましい。温度が２３０℃以上の場合、樹脂硬化にバラツキが発生し、寸法性に影響を与える場合がある。また温度が８５℃より低い場合、樹脂硬化の時間が増加し、硬化状態に影響を与える場合がある。また特にフィルム１９０ａ、１９０ｂの厚みが５０ミクロン以下と薄い場合、１８０℃以上２２０℃以下の温度範囲でプリプレグ１５０の硬化を行うことが望ましい。こうすることでフィルム１９０ａ、１９０ｂの片面に形成された配線２００ａ、２００ｂをプリプレグ１５０中に（あるいはプリプレグ１５０の厚みの中に）埋没できる。
【００３３】
また圧力範囲は２ＭＰａ（メガパスカル、圧力の単位）以上６ＭＰａ以下が望ましい。２ＭＰａ未満の場合、出来上がったインターポーザの密着性にバラツキが発生する可能性がある。また圧力の印加時間は１分以上３時間未満が望ましい。圧力の印加時間が１分未満の場合、プレスによるバラツキが発生する場合がある。またプレス時間が３時間を越えると、生産性に影響を与えてしまう。このため、圧力２ＭＰ以上６ＭＰａ以下（特には４ＭＰａ以上６Ｍｐａ以下）が望ましい。一般的な多層基板の場合２〜３ＭＰａで積層されることが多いが、本実施の場合、フィルム１９０が薄い、厚みバラツキの影響を受け易い、導電性ペースト１８０を用いる等のために積層圧力は５Ｍｐａ程度（例えば４ＭＰａ以上６ＭＰａ以下）と高めにすることが望ましい。
【００３４】
更に具体的に説明する。まず繊維含浸プリプレグとしては、約５０ｃｍ角、厚み５０ミクロンで、アラミド繊維をエポキシ系樹脂の中に埋め込まれた状態のもの（硬化前のもの）を選んだ。そして、この繊維含浸プリプレグ（繊維や織布、あるいは不織布に樹脂を含浸させてなるプリプレグ）にレーザーを用いて、数千個の微細な穴を形成した後、前記穴の中に導電粉を熱硬化性樹脂に分散してなるペーストを充填した。そして図２（Ｄ）のようにして導電性ペースト１８０が充填されてなるプリプレグ１５０の両側にフィルムを用いた片面基板を位置決め、セットした後、プレス装置を用いて、加圧加熱圧着し、一体化させた。なおプレス条件としては、発明者が事前に最適化したプレスプログラム（室温から２００℃前後まで段階的に温度が上がった後、自動的に室温まで温度が下がるものであり、時間と共に圧力も変化させたもの）を使うことで、安定した物つくりが可能となる。
【００３５】
また少なくとも第１の実装部１１０、第２の実装部１２０のどちらか以上をランドレスとすることで、実装密度を高められることは言うまでもない。またランドレスとすることで、ソルダーレジストを省くことができ、ソルダーレジストの厚み分、インターポーザ１００の薄層化が可能であることは言うまでもない。
【００３６】
（実施の形態２）
以下、実施の形態２について図面を参照しながら説明する。図５は実施の形態２におけるインターポーザの断面図であり、図６〜図７は実施の形態２におけるインターポーザを製造する様子を説明する断面図である。図５〜図７において、２９０は下地電極、３００は銅箔である。図５に示すように、フィルム１９０ａの片面に下地電極２９０を介して銅箔３００を形成することができる。ここで下地電極２９０としては、シード層と呼ばれる薄膜（スパッタ等）で形成したものを用いることで、銅箔３００とフィルム１９０ａの密着力を大幅に上げられるとともに、銅箔３００とフィルム１９０ａの接着に接着剤を用いないため、接着剤に起因する課題が発生しない。
【００３７】
まず図６（Ａ）に示すようにして、フィルム１９０ａ上の下地電極２９０及び銅箔３００を所定パターンにエッチングで成型し、図６（Ｂ）の形状とする。次に、図６（Ｃ）に示すように、中央部に導電性ペースト１８０が充填されたプリプレグ１５０をセットする。次にこれらを図７（Ａ）に示すようにして、真空プレス装置等を用いて一体成型する。その後、図７（Ｂ）に示すように、フィルム１９０ａ、１９０ｂの表面に穴２４０を形成する。穴２４０の形成にはレーザーを使うことができる。
【００３８】
その後、図７（Ｃ）に示すように、穴２４０を覆うように金属２５０を形成する。そして、金属２５０の不要部をエッチング等で除去する。
【００３９】
そして図７（Ｄ）に示すように、穴２４０の内部だけに金属２５０を残し、これを第１の実装部１１０、第２の実装部１２０とする。
【００４０】
更に詳しく説明する。図６（Ａ）における下地電極２９０としては、ＮｉＣｒ等の金属を使うことができる。例えば、ＮｉＣｒ等をスパッタ法や電子ビーム法のような薄膜法を用いて、フィルム１９０ａ、１９０ｂの上に形成し、更にこの上に続けて銅箔３００を形成しても良い。例えば市販の片側銅張り基板として、フィルム１９０ａ、１９０ｂの片面に下地電極２９０（例えばＮｉＣｒ層を厚み１０Åから１ミクロン程度を形成することが望ましい。下地電極２９０の厚みが１０Å未満の場合、密着強度が改善されない場合がある。また１ミクロン以上の厚みにするとコストアップする場合がある）。なおこうした用途に、フィルム１９０の片面にＮｉＣｒ等の下地電極２９０を介して銅箔３００が形成された銅張りフィルムもしくはＣＣＬフィルム（ＣＣＬはＣｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅの略）を使うことができる。また下地電極２９０に薄膜法以外にめっき法を使っても良い。
【００４１】
なおフィルム１９０ａ、１９０ｂの材質として、ポリイミドフィルム、ポリアミドフィルム、アラミドフィルム等の耐熱性フィルムを使うことが望ましい。高耐熱性の樹脂フィルムを用いることで、半田付け工程等での熱影響を抑えられる。またフィルム１９０ａ、１９０ｂの厚みとしては１００ミクロン以下、特に５ミクロン以上５０ミクロン以下（望ましくは３０ミクロン以下、更に可能なれば２５ミクロン以下）を選ぶことが望ましい。このように極薄の耐熱性フィルムを用いることで、出来上がったインターポーザの総厚を薄くできる。なおこうした耐熱性フィルムの片面に、接着剤を使うことなく銅箔を形成した基板材料（例えば上述したようなシード層を有するＣＣＬ、Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）を選ぶことができる。こうした接着剤を用いることなく耐熱性フィルムと銅箔を貼り付けた銅張りフィルムを用いることで、多層基板の耐熱性や信頼性を高められる。
【００４２】
なお真空プレス等を使う際、所定の温度プロファイルでサンプルを加熱することで、プリプレグ１５０が軟化、硬化し、絶縁層２２０と変化する。プリプレグ１５０が軟化した際に、フィルム１９０ａに形成された内層配線２１０ａを埋没させ配線厚みを吸収する。そして配線厚みを吸収した状態でプリプレグ１５０が硬化し、絶縁層２２０となりフィルム１９０ａを強固に固定する。またこのときプリプレグ１５０に埋め込まれた導電性ペースト１８０も同時に加熱、硬化されＩＶＨ２３０となる。こうしてインターポーザを構成する。こうして内層配線２１０ａ、２１０ｂの厚み（もしくは厚みによる凹凸）を低減（もしくは平坦化）する。
【００４３】
次に図７（Ｄ）に示すように、導電性ペースト１８０の充填されたプリプレグ１５０の両面に、所定治具（図示していない）を使いながら位置合わせする。その後、プレスで所定時間、所定温度でプレスして一体化した。この際、必要に応じて真空プレスとしても良い。またこのプレス条件を、プリプレグ１５０が軟化した後、硬化する条件とする。同時に導電性ペースト１８０によって、フィルム１９０ａ、１９０ｂの接着と同時に、プリプレグ１５０側に形成された内層配線２１０ａ、２１０ｂを導電性ペースト１８０によって電気的に接続する。
【００４４】
こうして、図６（Ａ）に示すようなインターポーザを作成できる。ここで、フィルム１９０ａ、１９０ｂやプリプレグ１５０の厚みを薄く（例えば、４０ミクロン→２０ミクロン→１０ミクロン）することで、総厚が１００ミクロン以下、（あるいは６０ミクロン以下、更には３０ミクロン以下）といった極薄のインターポーザ１００を製造できる。
【００４５】
以上のようにして、図３（Ｃ）に示すように表層から２層目の２層目絶縁層である絶縁層２２０を貫通する電気的接続が、導電性ペースト１８０の硬化物のＩＶＨ２３０であるペースト接続層と、前記ペースト接続層に埋没されてなる表層から２層目に設けられた２層目配線である内層配線２１０ａ（図３（Ｃ）を上から下に数えた場合）と、前記ペースト接続層に埋設されてなる表層から３層目に設けられた３層目配線である内層配線２１０ｂ（図３（Ｃ）を上から下に数えた場合）と、半導体１４０が実装される最表面の前記半導体１４０の電極パッドと相対する位置に設けられた表層から１層目の１層目絶縁層（図３（Ｃ）のフィルム１９０ａに相当）を貫通し露出する層間接続ビアからなる第１の実装部１１０とを、有するインターポーザ１００を用いることによって、半導体１４０と一般の多層基板２８０との接続を行うことができる。
【００４６】
こうして図４に示すように（あるいは図４において上から数える場合）、表層から２層目の２層目絶縁層である絶縁層２２０を貫通する電気的接続が、導電性ペースト１８０（あるいはその硬化物であるＩＶＨ２３０）であるペースト接続層を有することになる。更にペースト接続層に埋没されてなる表層から２層目に設けられた２層目配線である内層配線２１０ａと、ペースト接続層に埋設されてなる表層から３層目に設けられた３層目配線である内層配線２１０ｂと、半導体チップが実装される最表面の前記半導体チップの電極パッドと相対する位置に設けられた表層から１層目の１層目絶縁層であるフィルム１９０ａを貫通し露出する第１の実装部１１０となる層間接続ビアを有することになる。
【００４７】
また本発明のインターポーザ１００は４層プリント配線基板の構成とすることで、インターポーザ１００を薄く形成できる。なお図１に示すように最表層（もしくは最裏層）に配線を形成せず、内層配線２１０ａ、２１０ｂだけとしても良い。
【００４８】
また図４を上から下に数えた場合、例えば表層から数えて１層目の１層目絶縁層はフィルム２１０ａであり、前記フィルム２１０ａ表面には接着剤を介することなく内層配線２１０を形成することで、接着剤に起因する課題は発生しない。
【００４９】
同様に図４を上から下に数えた場合、例えば表層から２層目の２層目絶縁層である絶縁層２２０として、ガラスエポキシもしくはアラミドエポキシのプリプレグ１５０が硬化したものであるとすることで、インターポーザ１００の薄層化が実現できる。
【００５０】
図５（あるいは図５を上から数えた場合）に示すように表層から数えて２層目に形成された２層目配線である内層配線２１０ａと、表層から数えて３層目に形成された３層目配線である内層配線２１０ｂと、の片方もしくは両方は、スパッタ膜からなる下地電極２９０を介して表層から数えて１層目である１層目絶縁層（フィルム１９０ａに相当）、もしくは３層目の３層目絶縁層（フィルム１９０ｂに相当）に固定することができる。こうして下地電極２９０ａ、２９０ｂを用いることで、銅箔３００ａ、３００ｂとフィルム１９０ａ、１９０ｂの接着強度を高められる。
【００５１】
また図５において、表層から数えて２層目に形成された２層目配線である内層配線２１０ａと、表層から数えて３層目に形成された３層目配線である内層配線２１０ｂと、の片方もしくは両方は、めっき膜からなる下地電極２９０を介して、表層から数えて１層目である１層目絶縁層（フィルム１９０ａに相当）、もしくは表層から数えて３層目の３層目絶縁層（フィルム１９０ｂに相当）固定することができる。こうして下地電極２９０ａ、２９０ｂを用いることで、銅箔３００ａ、３００ｂとフィルム１９０ａ、１９０ｂの接着強度を高められる。
【００５２】
また図２〜図３に示すように、絶縁基材に貫通孔を加工する孔加工工程と、前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層形成工程と、片面フィルム基板を作成する片面フィルム基板作成工程と、前記ペースト接続層の表裏面に前記片面フィルム基板を同時に積層する積層工程と、前記積層体を熱プレス加工する熱プレス工程と、を少なくとも備えることで、インターポーザ１００を薄層に形成できる。またこうして一体成型した後のサンプルの表面にレーザーで穴２４０を形成し、ここに層間接続ビアを形成し、第１の実装部１１０、第２の実装部１２０とすることができる。こうして半導体の微細化に対応できるインターポーザ１００を高精度に製造できる。
【００５３】
こうしてフィルム１９０ａ、１９０ｂを使った２枚の片面フィルム基板を、プリプレグ１５０とプリプレグ１５０の貫通孔１７０に導電性ペースト１８０が充填されてなるペースト接続層を用いて貼り合わせると共に、前記ペースト接続層の導電性ペースト１８０によって内層配線２１０ａ、２１０ｂ同士を電気的に接続し、最表層に形成した穴２４０に形成した層間接続ビアを第１の実装部１１０、第２の実装部電極１２０として露出するインターポーザ１００を形成することになる。
【００５４】
なおプリプレグ１５０は、未硬化状態にあるものが、ペースト接続層として硬化するものであれば良く、織布（あるいは不織布、繊維）の有無、フィラー等の有無にこだわる必要はない。または加熱硬化時に絶縁防止できればよく、織布の代わりに適当なショート防止部材（例えばフィルム等）の中から選ぶことができる。
【産業上の利用可能性】
【００５５】
以上のように、本インターポーザ及びその製造方法は、より薄層化が可能なインターポーザを提供することができ、従来から広く使われている回路基板の上にも、様々な半導体を安価に実装することができる。
【図面の簡単な説明】
【００５６】
【図１】（Ａ）〜（Ｃ）はそれぞれ本発明の実施の形態１におけるインターポーザの平面図、斜視図、斜視図
【図２】（Ａ）〜（Ｄ）は全て実施の形態１におけるインターポーザの製造方法を説明する断面図
【図３】（Ａ）〜（Ｃ）は全て実施の形態１におけるインターポーザの製造方法を説明する断面図
【図４】インターポーザを使って、半導体と回路基板を接続する様子を模式的に説明する断面図
【図５】インターポーザ側にバンプを形成した場合について説明する断面図
【図６】（Ａ）〜（Ｃ）は全てインターポーザの断面図
【図７】（Ａ）〜（Ｄ）は全て実施の形態２におけるインターポーザを製造する様子を説明する断面図
【図８】フィルムを用いた多層基板をインターポーザとする一例を示す断面図
【符号の説明】
【００５７】
１００  インターポーザ
１１０  第１の実装部
１２０  第２の実装部
１３０  補助線
１４０  半導体
１５０  プリプレグ
１６０  保護フィルム
１７０  貫通孔
１８０  導電性ペースト
１９０  フィルム
２００  配線
２１０  内層配線
２２０  絶縁層
２３０  ＩＶＨ
２４０  穴
２５０  金属
２６０  矢印
２７０  バンプ
２８０  多層基板
２９０  下地電極
３００  銅箔
【図１】
2007115952.tif 000003
【図２】
2007115952.tif 000004
【図３】
2007115952.tif 000005
【図４】
2007115952.tif 000006
【図５】
2007115952.tif 000007
【図６】
2007115952.tif 000008
【図７】
2007115952.tif 000009
【図８】
2007115952.tif 000010