(57)【要約】【課題】Ｉｎを含まない環境負荷の小さい非単結晶酸化物半導体薄膜を活性層として形成した薄膜トランジスタとその製造方法を提供することである。【解決手段】フレキシブル基板上に、ＺｎＧａ２Ｏｘ（３≦ｘ≦４）、またはＳｎＧａ２Ｏｘ（４≦ｘ≦５）のいずれかからなる薄膜を、ＺｎＧａ２Ｏ４またはＳｎＧａ２Ｏ５からなるターゲットを用い、室温でスパッタリング法により成膜し、Ｉｎを含まない薄膜トランジスタの活性層を形成することで解決した。【選択図】図１
2007123698.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。
【請求項２】
ＳｎＧａ２Ｏｘ（４≦ｘ≦５）薄膜からなる活性層を有することを特徴とする薄膜トランジスタ。
【請求項３】
前記活性層が、非単結晶薄膜であることを特徴とする請求項１乃至２のいずれかに記載の薄膜トランジスタ。
【請求項４】
前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項１乃至３いずれかに記載の薄膜トランジスタ。
【請求項５】
前記活性層が、スパッタリング法を用いて形成された薄膜であることを特徴とする請求項１乃至４のいずれかに記載の薄膜ランジスタ。
【請求項６】
ＺｎＧａ２Ｏ４ターゲットを用い、スパッタリング法によりＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
ＳｎＧａ２Ｏ５ターゲットを用い、スパッタリング法によりＳｎＧａ２Ｏｘ（４≦ｘ≦５）薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を構成する素子として用いることができる非単結晶材料薄膜を活性層として用いる薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等各種のスイッチング素子として用いられ、特に薄膜化したものは薄膜トランジスタ（以下ＴＦＴ）としてよく知られている。
【０００３】
これらトランジスタの活性層には、シリコンまたはシリコン化合物が広く用いられている。また、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、また、低速動作で充分な表示素子用には、大面積化の要求からアモルファスシリコンが使われている。
【０００４】
一方、フレキシブルディスプレイには、フレキシブル基板を用いたＴＦＴが必要とされる。このようなＴＦＴを作製するための基板は、一般に耐熱温度が低いため、薄膜を形成するプロセス温度のさらなる低下が必要となる。
前述のアモルファスシリコン薄膜の作製にはＣＶＤが広く用いられており、特にプラズマＣＶＤは、プラズマが原料ガスであるシランを分解して薄膜を形成するため、熱ＣＶＤと比較して低い温度で成膜できる。
しかし、このプラズマＣＶＤ薄膜形成であっても、２００〜３００℃の反応温度が必要である。このため、耐熱性の低い基板への薄膜の形成は困難である。
【０００５】
また、近年、室温成膜が可能で電界効果移動度がアモルファスシリコンと同等以上の機能を有する材料として、酸化物半導体ＩｎＧａＺｎＯ４が提案され、薄膜トランジスタを構成する活性層としての可能性が示された（非特許文献１参照）。
【０００６】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ａ．Ｔａｋａｇｉ，Ｔ．Ｋａｍｉｙａｍａ，Ｍ．Ｈｉｒａｎｏ，Ｈ．Ｈｏｓｏｎｏ：  Ｎａｔｕｒｅ  ４３２（２００４）４８８．
【０００７】
前記非特許文献１に記載のＩｎＧａＺｎＯ４は、透明導電膜として知られていた材料であるが、成膜時に酸素分圧を制御することで、キャリア源となっている酸素空孔を低減し、ｏｆｆ電流を低減させることに成功している。また容易にアモルファス状態の薄膜が得られるため、フレキシブルディスプレイへの応用に適していることが示唆されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、前述の酸化物半導体ＩｎＧａＺｎＯ４に用いられているＩｎは地殻埋蔵量が少ないことから生産量が減少している。また、Ｉｎは、透明電極の材料として多方面に用いられており、特にフラットパネルディスプレイ（ＦＰＤ）の生産量増大ともに使用量は急増しているため、価格は高騰している。
このため、ＦＰＤ用途拡大のため、Ｉｎを含まない材料の開発が求められており、ＴＦＴに用いる薄膜も同様に、環境負荷の小さいＩｎを含まない材料が求められている。
本発明の目的は、前記課題を鑑み、Ｉｎを含まない非単結晶酸化物半導体および前記半導体からなる薄膜を形成したＴＦＴおよびその製造方法を提供することである。
本発明の他の目的は、室温で薄膜形成可能な非単結晶酸化物半導体からなる薄膜トランジスタを提供することである。
【課題を解決するための手段】
【０００９】
上記の課題を達成するために、まず、第１の発明は、ＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜からなる活性層を有することを特徴とする薄膜トランジスタである。
前記活性層の材料は、結晶化した場合スピネル構造をもち、キャリアの移動経路は、ＧａＯ６の酸素面体構造の稜共有によるものと考えられ、アモルファスにおいても基本的にこの経路を踏襲するものと考えられる。Ｉｎを含まない材料であるが、電界効果移動度を有し半導体特性を有する。
【００１０】
本発明の第２の発明は、ＳｎＧａ２Ｏｘ（４≦ｘ≦５）薄膜からなる活性層を有することを特徴とする薄膜トランジスタである。
前記活性層の材料は、Ｉｎを含まない材料であるが、電界効果移動度を有し半導体特性を有する。
【００１１】
本発明の第３の発明は、前記活性層が、非単結晶薄膜であることを特徴とする請求項１乃至２のいずれかに記載の薄膜トランジスタである。
このように、非単結晶材料にすることで曲げに対する耐性が高まるうえ、低温でも成膜できるようになり、製造が容易になり、フレキシブルディスプレイへの応用が可能となった。
【００１２】
本発明の第４の発明は、前記活性層が、フレキシブル基板上に形成されていることを特徴とする請求項１乃至３いずれかに記載の薄膜トランジスタである。
適当なゲート絶縁膜や電極材料を選定しこれらも含めフレキシブル基板上に形成することで、トランジスタを含めた基板全体を曲げることが可能になるほか、ガラス基板を使用しないでも形成でき、量産化が図れる。
【００１３】
本発明の第５の発明は、前記活性層が、スパッタリング法を用いて形成された薄膜であることを特徴とする請求項１乃至４のいずれかに記載の薄膜ランジスタである。
このようにスパッタリング法を用いることで、大面積に均一な活性層の成膜が可能となった。
【００１４】
本発明の第６の発明は、ＺｎＧａ２Ｏ４ターゲットを用い、スパッタリング法によりＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法である。
このように、ＺｎＧａ２Ｏ４ターゲットを使用することで、ＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜からなる活性層の形成が容易となった。
【００１５】
本発明の第７の発明は、ＳｎＧａ２Ｏ５ターゲットを用い、スパッタリング法によりＳｎＧａ２Ｏｘ（４≦ｘ≦５）薄膜からなる活性層を形成することを特徴とする薄膜トランジスタの製造方法である。
このように、ＳｎＧａ２Ｏｘターゲットを使用することで、ＳｎＧａ２Ｏｘ（４≦ｘ≦５）薄膜からなる活性層の形成が容易となった。
【発明の効果】
【００１６】
以上の構成からなるので、本発明には、活性層の材料として、Ｉｎを含まない、ＺｎＧａ２Ｏｘ（３≦ｘ≦４）、またはＳｎＧａ２Ｏｘ（４≦ｘ≦５）を用いた薄膜トランジスタとすることができた。
また、前記活性層は、Ｉｎを使用することなく、低温で成膜可能なので、フレキシブル基板を用いた室温で、環境負荷の小さい薄膜トランジスタが安価に製造可能となった。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、図１及び図２を用いて、以下詳細に説明する。
本発明の薄膜トランジスタの一例を、図１に示す。以下、ボトムゲート型に基づいて説明するが、トップゲート型薄膜トランジスタでもよいことはいうまでもない。
まず、基板１を用意する（図２（ａ）参照）。
ここで、基板１の材料としては、各種材料の使用が可能であり、軽量、フレキシブルなプラスチック基板も使用可能である。
前記プラスチック基板として、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン等が使用可能である。なお、密着性向上のためにＵＶやプラズマ等による表面処理を行うことが好ましい。
【００１８】
次に、基板１上にゲート電極２を形成する（図２（ｂ）参照）。
ゲート電極２の材料や作製法、パターニング方法は特に限定されない。金属、合金や透明導電材料を用い膜のマスク蒸着（スパッタリングを含む）により形成する方法、前記材料をスクリーン印刷等が一例として挙げられる。しかし、前記内容に限定されるものではない。なお、スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ポリエチレンジオキシンチオフェン（ＰＥＤＯＴ）、ポリアニリン（ＰＡＮＩ）等の有機導電体ペーストを使用できる。
【００１９】
次に、ゲート絶縁膜３を作製する（図２（ｃ）参照）。
このゲート絶縁膜３の材料や作製法、パターニング法は特に限定されない。
例えば、材料は、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ２やＹ２Ｏ３等が使用でき、特に、ＨｆＯ２やＹ２Ｏ３などの高誘電率（ｈｉｇｈ−ｋ）材料を用いるのが好ましい。
【００２０】
次に、活性層４を形成する（図２（ｄ）参照）。
前記活性層４の材料は、ＺｎＧａ２Ｏｘ（３≦ｘ≦４）またはＳｎＧａ２Ｏｘ（４≦ｘ≦５）を用いることができる。また、活性層４の形成方法は、大面積均一成膜ができるスパッタリング法が好ましく、それぞれＺｎＧａ２Ｏ４ターゲットまたはＳｎＧａ２Ｏ５ターゲットを用いると容易に形成できる。前記スパッタリング法以外の方法として、パルスレーザーデポジション（ＰＬＤ）など他の方法でも可能である。
【００２１】
次に、ソース・ドレイン電極５を形成する（図２（ｅ）参照）。
前記ソース・ドレイン電極の材料や作製法、パターニング方法は特に限定されない。金属、合金や透明導電材料を用い膜のマスク蒸着（スパッタリングを含む）により形成する方法、前記材料をスクリーン印刷等が一例として挙げられる。しかし、前記内容に限定されるものではない。なお、スクリーン印刷の場合、Ｐｔ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属のペーストや、ＰＥＤＯＴ、ＰＡＮＩ等の有機導電体ペーストを使用できる。
以上の工程により薄膜トランジスタが得られた（図１参照）。
【実施例】
【００２２】
（実施例１）
基板１としてＰＥＮを用い（図２（ａ）参照）、前記基材１にＡｌをｄｃマグネトロンスパッタリング法により、５０ｎｍの膜厚のＡｌ層を成膜し、パターニングしてゲート電極２を形成した（図２（ｂ）参照）。
前記ゲート電極２を形成するためのパターニングは、一般的なリソグラフィーを用い、ウェットエッチングによってＡｌ層を加工することにより形成した。
次に、プラズマＣＶＤを用いて５０℃以下の基板温度で、厚さ３００ｎｍのＳｉＯ２膜を形成し、ゲート絶縁膜３とした（図２（ｃ）参照）。
次に、ＺｎＧａ２Ｏ４ターゲットを用いて、ｒｆマグネトロンスパッタリング法により、厚さ５０ｎｍのＺｎＧａ２Ｏｘ（３≦ｘ≦４）薄膜を成膜し、一般的なリソグラフィーを用いてパターニングし、活性層４を形成した（図２（ｄ）参照）。
最後に、Ａｌをｄｃマグネトロンスパッタ法により５０ｎｍの膜厚でＡｌ層を成膜し、パターニングしてソース・ドレイン電極５を形成した（図２（ｅ）参照）。
このようにして、チャネル長が、５０μｍ、チャネル幅が、８００μｍの非単結晶薄膜トランジスタを製造した（図１参照）。
【００２３】
（実施例２）
活性層４として、実施例１で用いたＺｎＧａ２Ｏ４の代わりにＳｎＧａ２Ｏ５を用い、形成した活性層をＳｎＧａ２Ｏｘ（４≦ｘ≦５）とした以外は、実施例１と同様の材料を用い、同様の条件でチャネル長が、５０μｍ、チャネル幅が、８００μｍの非単結晶薄膜トランジスタを製造した。
【図面の簡単な説明】
【００２４】
【図１】本発明の薄膜トランジスタの一例を示す上面図と側面図。
【図２】本発明の薄膜トランジスタの製造工程の一例を示す説明図。
【符号の説明】
【００２５】
１・・・基板
２・・・ゲート電極
３・・・ゲート絶縁膜
４・・・活性層
５・・・ソース・ドレイン電極
【図１】
2007123698.tif 000003
【図２】
2007123698.tif 000004