(57)【要約】【課題】選択されたパワー出力レベルが小さいときでも大きいときでもＡＰＣの制御特性を良好に保つことができるようにする。【解決手段】パワーアンプに設定されたパワー出力レベルに応じて、ＡＰＣのループ利得を可変とする利得制御部１３を備え、パワー出力レベルが小さいときはループ利得を大きくし、パワー出力レベルが大きいときはループ利得を小さくすることにより、パワー出力レベルが小さいときにおけるパワー出力レベルのバラツキを抑制するとともに、パワー出力レベルが大きいときにおけるリンギングの発生を抑制することができるようにする。【選択図】        図４
2007189413.tif 000002
【特許請求の範囲】
【請求項１】
ドライバのアイドリング電流を変えることによってパワー出力レベルの設定を可変としたパワーアンプに適用される自動パワー出力制御回路であって、
上記パワーアンプに設定されたパワー出力レベルに応じて、自動パワー出力制御のループ利得を変える利得制御部を備えたことを特徴とする自動パワー出力制御回路。
【請求項２】
上記パワーアンプの出力電圧を検出する出力電圧検出部と、
上記出力電圧検出部により検出された出力電圧と基準電圧とを比較し、上記出力電圧と上記基準電圧との差分に基づいて差動増幅動作を行うコンパレータとを備え、
上記利得制御部は、上記パワーアンプに設定されたパワー出力レベルに応じて、上記コンパレータの利得を可変とする回路を備えて構成されることを特徴とする請求項１に記載の自動パワー出力制御回路。
【請求項３】
上記コンパレータの利得を可変とする回路は、上記コンパレータの差動増幅回路の出力に接続された電流ミラー回路であって、一のトランジスタに対して複数のサイズの異なるトランジスタがミラー接続された電流ミラー回路と、
上記複数のサイズの異なるトランジスタの出力から何れかを選択する選択回路とを備えて構成されることを特徴とする請求項２に記載の自動パワー出力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自動パワー出力制御回路に関し、特に、複数のパワー出力レベルの中から所望のパワー出力レベルを選択可能に成されたパワーアンプに適用される自動パワー出力制御回路に用いて好適なものである。
【背景技術】
【０００２】
従来、無線通信機にあっては、送信時にアンテナから放射される電力が一定となるように、自動パワー出力制御回路（ＡＰＣ（Automatic Power Control）回路）が用いられている。ＡＰＣ回路では、無線通信機のＲＦ（Radio Frequency）回路部における高周波用パワーアンプの利得を微妙に調整し、アンテナから放射される電波強度を制御している（例えば、特許文献１，２参照）。
【特許文献１】特開２００２−９４３９２号公報
【特許文献２】特開２００２−２８０８５３号公報
【０００３】
また、最近の無線通信機、例えばトランスミッタシステムの中には、複数の送信パワー出力レベルの中から所望のパワー出力レベルを選択して通信を行うことが可能となっているものがある。ところが、上記特許文献１，２を含む従来の技術では、パワー出力レベルに関係なくＡＰＣのループ利得は一定とされていた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、複数のパワー出力レベルを選択できるシステムにおいてＡＰＣのループ利得を一定とすると、次のような問題を生じる。すなわち、選択可能な複数のパワー出力レベルのうち、小さいパワー出力レベルが選択されたときは、ＡＰＣのループ利得がかなり大きくないと、パワー出力レベルのバラツキが大きくなってしまう。また、小さいパワー出力レベルに合わせてＡＰＣのループ利得を大きく設定しておくと、大きなパワー出力レベルが選択されたときに、パワーアンプの出力信号にリンギングが生じてしまうという問題があった。
【０００５】
本発明は、このような問題を解決するために成されたものであり、選択されたパワー出力レベルが小さいときでも大きいときでもＡＰＣの制御特性を良好に保ち、パワーアンプの出力信号についてパワー出力レベルのバラツキが少なく、かつ、リンギングも生じないようにすることを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決するために、本発明では、パワーアンプに設定されたパワー出力レベルに応じて、自動パワー出力制御のループ利得を変える利得制御部を備えている。
【発明の効果】
【０００７】
上記のように構成した本発明によれば、パワーアンプに設定されたパワー出力レベルが小さいときは、パワー出力制御のループ利得が大きくされる。これにより、パワーアンプの出力信号についてパワー出力レベルのバラツキが抑制されることとなる。一方、パワーアンプに設定されたパワー出力レベルが大きいときには、パワー出力制御のループ利得が小さくされる。これにより、パワーアンプの出力信号におけるリンギングの発生が抑制されることとなる。以上により、本発明によれば、選択されたパワー出力レベルが小さいときでも大きいときでもパワー出力の制御特性を良好に保ち、パワー出力レベルのバラツキもリンギングも抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態によるパワーアンプの構成例を示す図である。図１に示すように、本実施形態のパワーアンプは、入力信号を所望のレベルまで電圧増幅するプリドライバ１と、プリドライバ１の出力信号を所望のレベルまで電力増幅するドライバ２と、パワーアンプのパワー出力レベル（出力電圧）を設定するパワー設定回路３と、パワーアンプのパワー出力レベルが設定レベルで一定となるように制御するＡＰＣ回路４とを備えて構成されている。
【０００９】
図２は、プリドライバ１の構成例を示す図である。図２において、１１は差動増幅回路であり、２つのトランジスタＱ１１，Ｑ１２から成る差動対と、差動増幅回路１１の出力をダブルエンドで単一出力として取り出すための電流ミラー回路Ｑ１３，Ｑ１４と、差動対に接続された定電流回路Ｉcとから構成されている。差動対を構成する一対のトランジスタＱ１１，Ｑ１２は、そのゲートが２つの入力端子ＩＮ１，ＩＮ２に接続されている。
【００１０】
また、２つのトランジスタＱ１１，Ｑ１２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉcの一端が接続されている。定電流回路Ｉcの他端は接地されている。また、これら２つのトランジスタＱ１１，Ｑ１２のドレインは、それぞれトランジスタＱ１３，Ｑ１４を介して電源ＶＤＤに接続されている。トランジスタＱ１３，Ｑ１４どうしは電流ミラーにて接続されている。
【００１１】
Ｒ１１，Ｒ１２はバイアス抵抗であり、トランジスタＱ１１，Ｑ１２に対してバイアス電圧ＶＢを与える。また、Ｑ１５は差動増幅回路１１の出力信号がゲートに供給されるソース接地型のトランジスタであり、ソース接地アンプとして機能する。このソース接地アンプＱ１５は、そのドレインが定電流回路Ｉoに接続されるとともに、出力端子ＯＵＴ１に接続されている。また、ソース接地アンプＱ１５のソースは電源ＶＤＤに接続されている。
【００１２】
このように、本実施形態のプリドライバ１は、差動増幅回路１１の出力をソース接地アンプＱ１５で単一出力として取り出す形式となっている。
【００１３】
ドライバ２は、プリドライバ１の単一出力点ＯＵＴ１から接続されたプッシュプル形の出力トランジスタＱ１，Ｑ２を備えて構成されている。ここで、電源ＶＤＤとパワーアンプの出力端子ＯＵＴとの間に第１の出力トランジスタＱ１が接続され、出力端子ＯＵＴとグランドとの間に第２の出力トランジスタＱ２が接続されている。
【００１４】
ドライバ２の２つの出力トランジスタＱ１，Ｑ２は、プリドライバ１の単一出力点ＯＵＴ１からコンデンサＣ１，Ｃ２の容量結合によって接続されている。すなわち、プリドライバ１の単一出力点ＯＵＴ１に対して２つのコンデンサＣ１，Ｃ２が並列に接続され、それぞれのコンデンサＣ１，Ｃ２に出力トランジスタＱ１，Ｑ２のゲートが接続されている。
【００１５】
パワー設定回路３は、外部（例えば図示しないマイコン等）より供給される制御信号に基づいて、パワーアンプのパワー出力レベルを設定する。すなわち、本実施形態のパワーアンプは、パワー設定回路３によって、複数のパワー出力レベルの中から所望のパワー出力レベルを選択可能に構成されている。パワー出力レベルの切り替えは、例えばドライバ２のアイドリング電流を可変とすることによって実現することができる。
【００１６】
図３は、パワー設定回路３の構成例を示す図である。図３に示すように、パワー設定回路３は、ドライバ２の出力トランジスタＱ１，Ｑ２に電流ミラーの関係で接続された電流設定用トランジスタＱ２１，Ｑ２２と、複数の電流設定用抵抗Ｒ１〜Ｒ４と、複数の電流設定用抵抗Ｒ１〜Ｒ４の何れかに切り替えるための複数のアナログスイッチＡＳＷ１〜ＡＳＷ４と、出力トランジスタＱ１，Ｑ２のゲートと電流設定用トランジスタＱ２１，Ｑ２２のゲートとの間に接続された抵抗値の大きい抵抗Ｒｂ１，Ｒｂ２とを備えて構成されている。
【００１７】
具体的に言うと、第１の電流設定用トランジスタＱ２１は、そのドレインとゲートとが接続されている。また、ソースが電源ＶＤＤに接続されるとともに、ドレインが第１の抵抗Ｒｂ１を介して第１の出力トランジスタＱ１のゲートに接続されている。第２の電流設定用トランジスタＱ２２は、そのドレインとゲートとが接続されている。また、ソースがグランドに接続されるとともに、ドレインが第２の抵抗Ｒｂ２を介して第２の出力トランジスタＱ２のゲートに接続されている。
【００１８】
第１の電流設定用トランジスタＱ２１のゲートと第２の電流設定用トランジスタＱ２２のゲートは、第１のアナログスイッチＡＳＷ１、第１および第２の電流設定用抵抗Ｒ１，Ｒ２、第２のアナログスイッチＡＳＷ２から成る直列回路を介して互いに接続されている。また、第１の電流設定用トランジスタＱ２１のゲートと第２の電流設定用トランジスタＱ２２のゲートは、第３のアナログスイッチＡＳＷ３、第３および第４の電流設定用抵抗Ｒ３，Ｒ４、第４のアナログスイッチＡＳＷ４から成る直列回路を介して互いに接続されている。
【００１９】
つまり、第１の電流設定用トランジスタＱ２１のゲートと第２の電流設定用トランジスタＱ２２のゲートとの間には、第１のアナログスイッチＡＳＷ１、第１および第２の電流設定用抵抗Ｒ１，Ｒ２、第２のアナログスイッチＡＳＷ２から成る第１の直列回路と、第３のアナログスイッチＡＳＷ３、第３および第４の電流設定用抵抗Ｒ３，Ｒ４、第４のアナログスイッチＡＳＷ４から成る第２の直列回路とが並列に接続されている。
【００２０】
また、第１の出力トランジスタＱ１のゲートと第１の電流設定用トランジスタＱ２１のゲートとの間に第１の抵抗Ｒｂ１が接続され、第２の出力トランジスタＱ２のゲートと第２の電流設定用トランジスタＱ２２のゲートとの間に第２の抵抗Ｒｂ２が接続されている。パワーアンプの出力端子ＯＵＴは、上述のように２つの出力トランジスタＱ１，Ｑ２の間に接続されるとともに、第１および第２の電流設定用抵抗Ｒ１，Ｒ２の間、第３および第４の電流設定用抵抗Ｒ３，Ｒ４の間にも接続されている。
【００２１】
パワー設定回路３は、外部より供給される制御信号に基づいてアナログスイッチＡＳＷ１〜ＡＳＷ４の選択状態を切り替えることにより、選択されたパワー出力レベルに対応するアイドリング電流を設定する。図３の例では、２つのパワー出力レベルを選択可能な例を示している。例えば、第１のパワー出力レベルが選択されたときは、第１および第２のアナログスイッチＡＳＷ１，ＡＳＷ２がオンとなり、第３および第４のアナログスイッチＡＳＷ３，ＡＳＷ４がオフとなる。このとき、ドライバ２のアイドリング電流は、電流設定用トランジスタＱ２１，Ｑ２２および電流設定用抵抗Ｒ１，Ｒ２により決定される。
【００２２】
つまり、電流設定用トランジスタＱ２１，Ｑ２２のドレイン電流Ｉd３，Ｉd４は、次の（式１）によって与えられる。ただし、アナログスイッチＡＳＷ１，ＡＳＷ２，ＡＳＷ３，ＡＳＷ４のオン抵抗は、電流設定用抵抗Ｒ１，Ｒ２の抵抗値に比べて充分に小さいものとする。この（式１）において、Ｖgs３は第１の電流設定用トランジスタＱ２１のゲート−ソース間電圧、Ｖgs４は第２の電流設定用トランジスタＱ２２のゲート−ソース間電圧である。ドライバ２の出力トランジスタＱ１，Ｑ２には、電流設定用トランジスタＱ２１と電流設定用トランジスタＱ２２とのアスペクト比で決まるアイドリング電流が流れることになる。これにより、第１のパワー出力レベルが選択されたときのドライバ２のアイドリング電流は、電流設定用トランジスタＱ２１，Ｑ２２のゲート−ソース間電圧Ｖgs３，Ｖgs４および電流設定用抵抗Ｒ１，Ｒ２の値に依存することになる。
【００２３】
【数１】
2007189413.tif 000003
【００２４】
一方、第２のパワー出力レベルが選択されたときは、第１および第２のアナログスイッチＡＳＷ１，ＡＳＷ２がオフとなり、第３および第４のアナログスイッチＡＳＷ３，ＡＳＷ４がオンとなる。このとき、ドライバ２のアイドリング電流は、電流設定用トランジスタＱ２１，Ｑ２２および電流設定用抵抗Ｒ３，Ｒ４により決定される。すなわち、電流設定用トランジスタＱ２１，Ｑ２２のドレイン電流Ｉd３，Ｉd４は、次の（式２）によって与えられる。出力トランジスタＱ１，Ｑ２には、電流設定用トランジスタＱ２１と電流設定用トランジスタＱ２２とのアスペクト比で決まるアイドリング電流が流れる。これにより、第２のパワー出力レベルが選択されたときのドライバ２のアイドリング電流は、電流設定用トランジスタＱ２１，Ｑ２２のゲート−ソース間電圧Ｖgs３，Ｖgs４および電流設定用抵抗Ｒ３，Ｒ４の値に依存することになる。
【００２５】
【数２】
2007189413.tif 000004
【００２６】
このように、パワー設定回路３では、外部より供給される制御信号に基づいてアナログスイッチＡＳＷ１〜ＡＳＷ４の選択状態を切り替えることにより、ドライバ２のアイドリング電流を可変とすることができ、ドライバ２のパワー出力レベルを選択可能に構成されている。なお、ここでは、２つのパワー出力レベルを選択可能な構成例を示しているが、これは単なる一例に過ぎない。ｎ個（ｎは２以上の整数）のパワー出力レベルを選択可能とするための構成は、アナログスイッチおよび電流設定用抵抗から成る直列回路をｎ組並列に接続したものとなる。
【００２７】
次いで、ＡＰＣ回路４は、デバイスのバラツキや環境変化によりパワー出力レベルが変化した場合に、パワー設定回路３により設定された所望の値でパワー出力レベルが一定となるように制御する回路である。すなわち、ＡＰＣ回路４は、ドライバ２の出力電圧（パワー出力レベル）を検出し、検出した出力電圧と基準電圧との差に応じてプリドライバ１のコモン電流Ｉcを制御する。なお、プリドライバ１のコモン電流Ｉcを制御する方法は単なる一例であり、他の手法を用いても良い。
【００２８】
本実施形態のＡＰＣ回路４は、パワー設定回路３により設定されたパワー出力レベルに応じて、自動パワー出力制御（ＡＰＣ）のループ利得を変える利得制御部を備えている。そして、設定されたパワー出力レベルが小さいときはＡＰＣのループ利得を大きくし、設定されたパワー出力レベルが大きいときはＡＰＣのループ利得を小さくする。
【００２９】
図４は、ＡＰＣ回路４の構成例を示す図である。図４に示すように、本実施形態のＡＰＣ回路４は、出力電圧検出部１１と、コンパレータ１２と、利得制御部１３とを備えて構成されている。出力電圧検出部１１は、パワーアンプの出力電圧（パワー出力レベル）ＶOUTを検出する検波回路であり、整流用ダイオードＤとコンデンサＣとを備えている。
【００３０】
コンパレータ１２は、出力電圧検出部１１により検出された出力電圧ＶOUTと基準電圧ＶREFとを比較し、出力電圧ＶOUTと基準電圧ＶREFとの差分に基づいて差動増幅動作を行う。このコンパレータ１２は、２つのトランジスタＱ３１，Ｑ３２から成る差動対と、出力電圧ＶOUTと基準電圧ＶREFとの差分をダブルエンドで単一出力として取り出すための電流ミラー回路Ｑ３３，Ｑ３４と、差動対に接続された定電流回路Ｉとから構成されている。
【００３１】
差動対を構成する一対のトランジスタＱ３１，Ｑ３２のゲートには、それぞれ出力電圧ＶOUTと基準電圧ＶREFとが入力される。また、これら２つのトランジスタＱ３１，Ｑ３２のソースどうしが互いに共通に接続され、これらの共通ソースに定電流回路Ｉの一端が接続されている。定電流回路Ｉの他端は接地されている。また、これら２つのトランジスタＱ３１，Ｑ３２のドレインは、それぞれトランジスタＱ３３，Ｑ３４を介して電源ＶＤＤに接続されている。トランジスタＱ３３，Ｑ３４どうしは電流ミラーにて接続されている。
【００３２】
利得制御部１３は、パワーアンプに設定されたパワー出力レベルに応じて、コンパレータ１２の利得を可変とする。すなわち、利得制御部１３は、コンパレータ１２の出力に接続された電流ミラー回路１３ａと選択回路１３ｂとを備えている。電流ミラー回路１３ａは、コンパレータ１２の出力に接続された一のトランジスタＱ４１に対して、複数のサイズの異なるトランジスタＱ４２，Ｑ４３をミラー接続して構成されている。選択回路１３ｂは、複数のサイズの異なるトランジスタＱ４２，Ｑ４３の出力から何れかを選択するためのスイッチＳ１，Ｓ２を備えている。
【００３３】
図４に示すＡＰＣ回路４において、ＡＰＣのループ利得は、外部から供給される制御信号によりスイッチＳ１，Ｓ２の選択状態を切り替えることによって可変とする。例えば、次の表１のように制御信号の値が[００]のときは、パワー設定回路３によりパワー出力レベルをＰ１に設定し、ループ回路４のスイッチＳ１をオン（他のスイッチＳ２はオフ）にしてＡＰＣ利得をＧ１に設定する。また、制御信号の値が[０１]のときは、パワー設定回路３によりパワー出力レベルをＰ２に設定し、ＡＰＣ回路４のスイッチＳ２をオン（他のスイッチＳ１はオフ）にしてループ利得をＧ２に設定する。なお、トランジスタＱ４２，Ｑ４３のサイズをＱ４２＜Ｑ４３とすると、Ｇ１＜Ｇ２となる。このときパワー出力レベルはＰ１＞Ｐ２とする。
【００３４】
【表１】
2007189413.tif 000005
【００３５】
図５Ａ〜図５Ｅは、本実施形態のＡＰＣ回路４を用いてＡＰＣのループ利得を制御した場合の制御特性を、従来のＡＰＣ回路を用いてＡＰＣのループ利得を制御しない場合の制御特性と比較して示した図である。
【００３６】
図５Ａ〜図５Ｃは、設定されたパワー出力レベルが小さい場合におけるパワーアンプの出力信号の制御特性を示している。このうち図５Ａは、デバイスのバラツキがない場合の制御特性を示し、図５Ｂおよび図５Ｃは、デバイスのバラツキがある場合の制御特性を示している。また、図５Ｂは本実施形態のＡＰＣ回路４を用いてＡＰＣのループ利得を可変とし、当該ループ利得を大きな値に設定した場合の制御特性を示し、図５Ｃは従来のようにＡＰＣのループ利得を小さな値に固定した場合の制御特性を示している。
【００３７】
図５Ｃに示す従来の制御特性は、図５Ａに示すデバイスバラツキのない制御特性と大きく相違し、パワー出力レベルのバラツキが大きくなっている。これに対し、図５Ｂに示す本実施形態の制御特性は、図５Ａに示すデバイスバラツキのない制御特性とほぼ一致し、パワー出力レベルのバラツキを少なく抑制できていることが分かる。
【００３８】
図５Ｄおよび図５Ｅは、設定されたパワー出力レベルが大きく、デバイスのバラツキがある場合の制御特性を示している。このうち図５Ｄは、本実施形態のＡＰＣ回路４を用いてＡＰＣのループ利得を可変とし、当該ループ利得を小さな値に設定した場合の制御特性を示し、図５Ｅは従来のようにＡＰＣのループ利得を大きな値に固定した場合の制御特性を示している。図５Ｅに示す従来の制御特性ではリンギングが大きく発生している。これに対し、図５Ｄに示す本実施形態の制御特性ではリンギングが殆ど発生していないことが分かる。
【００３９】
以上詳しく説明したように、本実施形態では、パワーアンプに設定されたパワー出力レベルに応じてＡＰＣのループ利得を可変とし、パワー出力レベルが小さいときはループ利得を大きくし、パワー出力レベルが大きいときはループ利得を小さくするようにしている。これにより、パワー出力レベルが小さいときにおけるパワー出力レベルのバラツキを抑制するとともに、パワー出力レベルが大きいときにおけるリンギングの発生を抑制することができる。したがって、選択されたパワー出力レベルが小さいときでも大きいときでもパワー出力の制御特性を良好に保つことができる。
【００４０】
なお、上記実施形態は、本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００４１】
本発明の自動パワー出力制御回路は、複数のパワー出力レベルの中から所望のパワー出力レベルを選択可能に構成されたパワーアンプに有用である。
【図面の簡単な説明】
【００４２】
【図１】本実施形態によるパワーアンプの構成例を示す図である。
【図２】本実施形態によるプリドライバの構成例を示す図である。
【図３】本実施形態によるパワー設定回路の構成例を示す図である。
【図４】本実施形態によるＡＰＣ回路の構成例を示す図である。
【図５Ａ】設定されたパワー出力レベルが小さく、デバイスのバラツキがない場合の制御特性を示す図である。
【図５Ｂ】設定されたパワー出力レベルが小さく、デバイスのバラツキがある場合における本実施形態の制御特性を示す図である。
【図５Ｃ】設定されたパワー出力レベルが小さく、デバイスのバラツキがある場合における従来の制御特性を示す図である。
【図５Ｄ】設定されたパワー出力レベルが大きく、デバイスのバラツキがある場合における本実施形態の制御特性を示す図である。
【図５Ｅ】設定されたパワー出力レベルが大きく、デバイスのバラツキがある場合における従来の制御特性を示す図である。
【符号の説明】
【００４３】
１  プリドライバ
２  ドライバ
３  パワー設定回路
４  ＡＰＣ回路
１１  出力電圧検出部
１２  コンパレータ
１３  利得制御部
１３ａ  電流ミラー回路
１３ｂ  選択回路
【図１】
2007189413.tif 000006
【図２】
2007189413.tif 000007
【図３】
2007189413.tif 000008
【図４】
2007189413.tif 000009
【図５Ａ】
2007189413.tif 000010
【図５Ｂ】
2007189413.tif 000011
【図５Ｃ】
2007189413.tif 000012
【図５Ｄ】
2007189413.tif 000013
【図５Ｅ】
2007189413.tif 000014