(57)【要約】【課題】  直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供すること。【解決手段】  本発明の突入電流防止回路１は、電流の入力端子２ａおよび出力端子２ｂと、入力端子２ａと出力端子２ｂとの間の電流を印加電圧によって制御するための制御端子２ｃとを有する電圧制御型のスイッチング素子と、入力端子２ａと制御端子２ｃとの間に並列に接続される第１の抵抗３と、制御端子２ｃに直列に接続されているとともに制御端子２ｃに印加される電圧を制御する電圧制御手段４とを備えている。【選択図】      図１
2007006670.tif 000002
【特許請求の範囲】
【請求項１】
電流の入力端子および出力端子と、前記入力端子と前記出力端子との間の電流を印加電圧によって制御するための制御端子とを有する電圧制御型のスイッチング素子と、
前記入力端子と前記制御端子との間に並列に接続される第１の抵抗と、
前記制御端子に直列に接続されているとともに前記制御端子に印加される電圧を制御する電圧制御手段と
を備えていることを特徴とする突入電流防止回路。
【請求項２】
前記電圧制御手段は、前記制御端子に直列に接続される第２の抵抗と、前記第２の抵抗と接地導体との間に直列に接続される第３の抵抗と、前記第３の抵抗に並列に接続されている放電スイッチング素子と、前記放電スイッチング素子のスイッチ動作を行なうための制御信号を前記放電スイッチング素子に送信する放電スイッチ制御手段とを有している
ことを特徴とする請求項１に記載の突入電流防止回路。
【請求項３】
前記放電スイッチ制御手段は、所望の設定によって決定された所定時間の経過後に前記放電スイッチング素子を導通状態にする制御信号を送信するように形成されている
ことを特徴とする請求項１または請求項２に記載の突入電流防止回路。
【請求項４】
前記放電スイッチ制御手段は、前記出力端子に接続された電子機器を制御する制御手段から送信される所定の信号に基づいて、前記放電スイッチング素子を導通状態にする制御信号を送信するように形成されている
ことを特徴とする請求項１または請求項２に記載の突入電流防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流防止回路に係り、特に、直流電源から供給される電圧を異なる電圧に変換して出力するスイッチング電源装置に好適に用いられる突入電流防止回路に関する。
【背景技術】
【０００２】
一般的に、スイッチング電源装置は、スイッチング電源装置に接続された電子機器の起動時に瞬間的に発生する大きな電流（突入電流）が当該電子機器にそのまま流れてしまうことを防止するため、突入電流防止回路を備えている。これによって、スイッチング電源装置に接続された電子機器は、電子機器のヒューズやサーキットブレーカを不必要に作動させることによって当該電子機器の電気系統に影響を及ぼす危険性を回避することが可能となっている。
【０００３】
図４に示すように、従来のスイッチング電源装置１００は、その一例として、直流電流を供給する直流電源１１０と、突入電流の流入を防止する突入電流防止回路１０１と、直流電源１１０の電圧を変換するＤＣ−ＤＣコンバータ回路１１３とを直列に接続させて形成されている（特許文献１を参照）。ここで、この突入電流防止回路１０１について以下に具体的に説明する。
【０００４】
突入電流防止回路１０１は、ＭＯＳ（Metal - Oxide - Semiconductor：金属−酸化膜−半導体）型ＦＥＴ（Feild Effect Transistor：電界効果トランジスタ）などの印加電圧によってスイッチ動作するスイッチング素子１０２を有している。このスイッチング素子１０２は、直流電源１１０からの電流を入力する入力端子１０２ａと、入力された電流をＤＣ−ＤＣコンバータ回路１１３へ出力する出力端子１０２ｂと、入力端子１０２ａ−出力端子１０２ｂ間の電流を制御する電圧を印加するための制御端子１０２ｃとを有している。また、この突入電流防止回路１０１は、スイッチング素子１０２の入力端子１０２ａと制御端子１０２ｃとの間に、コンデンサ１０４を並列させるとともに、第１の抵抗１０５を介して、さらに第２の抵抗１０３を並列させている。そして、この突入電流防止回路１０１は、制御端子１０２ｃに配設された第１の抵抗の下流側に、接地導体１０７に接続された放電スイッチング素子１０８を有している。この放電スイッチング素子１０８としては、スイッチング素子１０２と同様、ＭＯＳ型ＦＥＴなどの電圧制御型のスイッチング素子が用いられており、放電スイッチング素子１０８の制御端子１０８ｃには所定の設定に依存して放電スイッチング素子１０８に電圧を印加する放電スイッチ制御手段１０９が接続されている。
【０００５】
前述した従来のスイッチング電源装置１００の突入電流防止回路１０１は、スイッチング素子１０２にコンデンサ１０４が並列されているので、直流電源１１０を起動するとともに、放電スイッチ制御手段１０９からの印加電圧によって放電スイッチング素子１０８を導通状態にすると、スイッチング素子１０２に並列されたコンデンサ１０４を充電することができる。図５に示すように、コンデンサ１０４が充電されると、入力端子１０２ａ−制御端子１０２ｃ間に印加された電圧（以下、「スイッチング素子の電圧」という。）Ｖは、初期電圧Ｖ０から所定の電圧Ｖ１へ緩やかに上昇していく。この上昇は、第１の抵抗１０５の抵抗値Ｒとコンデンサ１０４の電荷容量Ｃとの積によって得た時定数τに依存している。そのため、直流電源１１０からのステップ状の電圧Ｖｉｎが印加されても、スイッチング電源装置１００が起動したときｔ０から遅延時間ｔｄだけ経た所定時間の経過時ｔ１になるまで、スイッチング素子１０２の電圧Ｖは所定の電圧Ｖ１に上昇しない。そして、スイッチング素子１０２の電圧Ｖが所定の電圧Ｖ１になったとき（所定時間の経過時ｔ１）に、スイッチング素子１０２は所望の導通状態になる。
【０００６】
すなわち、図５に示すように、従来のスイッチング電源装置１００の突入電流防止回路１０１は、スイッチング電源装置１００が起動したときｔ０から遅延時間ｔｄが経過した所定時間の経過時ｔ１まで非導通状態を維持しているので、直流電源１１０の起動時に発生しやすい突入電流を負荷抵抗１１２に流入することを防止している。
【０００７】
また、図４に示すように、従来のスイッチング電源装置１００の突入電流防止回路１０１は、放電スイッチング素子１０８の一端に接地導体１０７が接続されているので、図５に示すように、直流電源１１０を停止したときｔ２から遅延時間ｔｄが経過した完全放電時ｔ３にコンデンサ１０４を完全に放電することができるようになっている。これによって、直流電源１１０を放電時ｔ３以降に再起動しても、突入電流を確実に防止できるようになっている。
【０００８】
【特許文献１】特許第３２８９６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述した従来のスイッチング電源装置１００の突入電流防止回路１０１は、コンデンサ１０４を完全に放電させる所定の時間（遅延時間）ｔｄが必要なので、直流電源１１０の停止後に即時に再起動すると、コンデンサ１０４の完全放電時ｔ０の電圧Ｖ０よりも大きな電圧がスイッチング素子１０２に印加されてしまうしまうという問題があった。
【００１０】
図６に示すように、直流電源１１０の停止後ｔ２から遅延時間ｔｄを経過する前に直流電源１１０を再起動したときｔ４の電圧Ｖ３は、コンデンサが完全放電していないので、完全放電時ｔ０の電圧Ｖ０から完全充電時ｔ２の電圧Ｖ１の間の値となる。この再起動時ｔ４の電圧Ｖ３は、直流電源１１０の停止後ｔ２に近づくほど完全充電時ｔ２の電圧Ｖ１に近い値となる。このことから、直流電源１１０から供給される直流電流がデューティ比の高いクロック信号であると、再起動時ｔ４のスイッチング素子１０２の電圧Ｖ３は高くなってしまう。
【００１１】
また、電圧制御型のスイッチング素子１０２は、所定の電圧Ｖ１が印加されてから電流を流すのではなく、印加された電圧に応じて電流を流すようになっている。そのため、直流電源１１０の再起動時ｔ４に電圧Ｖ３がスイッチング素子１０２に印加されていると、スイッチング素子１０２は電流の通過を回避することができないことになる。そして、直流電源１１０の再起動時ｔ４に印加される電圧Ｖ３が高い値であるほど、スイッチング素子１０２を通過する電流は、負荷抵抗１１２に悪影響を及ぼすおそれのある突入電流となって負荷抵抗１１２に流れてしまう。
【００１２】
すなわち、従来の突入電流防止回路１０１は、直流電源１１０の再起動時ｔ４の電圧Ｖ３に応じた突入電流がスイッチング素子１０２に流れてしまうので、スイッチング素子１０２を通過した突入電流が負荷抵抗１１２に悪影響を及ぼすおそれがあった。
【００１３】
そこで、本発明はこれらの点に鑑みてなされたものであり、直流電源の即時再起動の際においても突入電流防止回路に接続された負荷抵抗に突入電流が流れるのを防止することが可能となる突入電流防止回路を提供することを本発明の目的としている。
【課題を解決するための手段】
【００１４】
前述した目的を達成するため、本発明の突入電流防止回路は、第１の態様として、電流の入力端子および出力端子と、入力端子と出力端子との間の電流を印加電圧によって制御するための制御端子とを有する電圧制御型のスイッチング素子と、入力端子と制御端子との間に並列に接続される第１の抵抗と、制御端子に直列に接続されているとともに制御端子に印加される電圧を制御する電圧制御手段とを備えていることを特徴としている。
【００１５】
これによって、従来の突入電流防止回路においては必要であったコンデンサの放電時間に依存することなく、突入電流が流れることを確実に防止する所望の電圧をスイッチング素子に印加することができる。
【００１６】
また、本発明の第２の態様の突入電流防止回路は、第１の態様において、電圧制御手段が、スイッチング素子の制御端子に直列に接続される第２の抵抗と、第２の抵抗と接地導体との間に直列に接続される第３の抵抗と、第３の抵抗に並列に接続されている放電スイッチング素子と、放電スイッチング素子のスイッチ動作を行なうための制御信号を放電スイッチング素子に送信する放電スイッチ制御手段とを有していることを特徴としている。
【００１７】
これによって、電圧制御手段を簡易な構造にして形成しつつ、スイッチング素子に印加される電圧を選択的に決定して制御することができる。
【００１８】
また、本発明の第３の態様の突入電流防止回路は、第１または第２の態様の突入電流防止回路において、放電スイッチ制御手段が、所望の設定によって決定された所定時間の経過後に放電スイッチング素子を導通状態にする制御信号を送信するように形成されていることを特徴としている。
【００１９】
これによって、放電スイッチ制御手段は、突入電流が発生する起動の際の所定の時間のみスイッチング素子の電流を制限することができる。
【００２０】
また、本発明の第４の態様の突入電流防止回路は、第１または第２の態様の突入電流防止回路において、放電スイッチ制御手段が、スイッチング素子の出力端子に接続された電子機器を制御する制御手段から送信される所定の信号に基づいて、放電スイッチング素子を導通状態にする制御信号を送信するように形成されていることを特徴としている。
【００２１】
これによって、放電スイッチ制御手段は、電子機器に流れた電流の値などの突入電流に係る情報に基づいて、放電スイッチング素子を制御することができる。
【発明の効果】
【００２２】
本発明の突入電流防止回路は、前述のように形成されているので、突入電流防止回路に接続された直流電源を即時に再起動させても、電子機器に悪影響を及ぼすおそれのある突入電流の通過を確実に防止するという効果を奏する。
【００２３】
また、本発明の突入電流防止回路は、全体的に簡易な構造に形成されているので、省スペース化とコストパフォーマンスの向上を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２４】
以下、図１および図２を用いて、本発明の突入電流防止回路の一実施形態を説明する。
【００２５】
ここで、図１は、本実施形態の突入電流防止回路の回路図を示している。図２は、本実施形態の突入電流防止回路の回路図に放電スイッチ制御手段に負荷抵抗からのフィードバック信号線を配設した回路図を示している。
【００２６】
本実施形態の突入電流防止回路１は、図１に示すように、入力端子２ａと出力端子２ｂと制御端子２ｃとを有する電圧制御型のスイッチング素子２と、入力端子２ａと制御端子２ｃとの間に並列に接続される第１の抵抗３と、制御端子２ｃに直列に接続されている電圧制御手段４とを備えている。
【００２７】
ここで、スイッチング素子２は、直流電源１０に接続された入力端子２ａから電子機器に配設された負荷抵抗１２および内部コンデンサ１１に接続された出力端子２ｂへ電流を流すように形成されている。また、このスイッチング素子２は、入力端子２ａ−制御端子２ｃ間の印加電圧Ｖによって入力端子２ａから出力端子２ｂへ流れる電流を制御するように形成されている。このスイッチング素子２としては、Ｐチャネル型のＭＯＳ型ＦＥＴ（ＭＯＳ：Metal - Oxide - Semiconductor＝金属−酸化膜−半導体、ＦＥＴ：Feild Effect Transistor＝電界効果トランジスタ）が用いられている。この場合、スイッチング素子２の入力端子２ａがＦＥＴのソースとなり、出力端子２ｂがドレインとなり、制御端子２ｃがゲートとなる。また、入力端子２ａ−制御端子２ｃ間に印加される電圧（以下、「スイッチング素子２の電圧」という。）Ｖは、ＦＥＴのゲート電圧に対応している。
【００２８】
また、スイッチング素子２の電圧Ｖを制御する電圧制御手段４としては、スイッチング素子２に直列に接続される第２の抵抗５と、第２の抵抗５と接地導体７との間に直列に接続される第３の抵抗６と、第３の抵抗６に並列に接続されている放電スイッチング素子８と、放電スイッチング素子８のスイッチ動作を行なうための制御信号を放電スイッチング素子８に送信する放電スイッチ制御手段９とを有して形成された回路が用いられている。
【００２９】
ここで、放電スイッチング素子８としては、ＮＰＮ型トランジスタが用いられている。この場合、コレクタを第２の抵抗５に接続し、エミッタを接地導体７に接続し、ベースを放電スイッチ制御手段９に接続する。なお、放電スイッチング素子８は、制御信号を分圧するための抵抗８ａ、８ｂが接続されている。
【００３０】
また、放電スイッチ制御手段９は、直流電源１０の起動時（再起動時も含む）から所望の設定によって決定された所定時間の経過後に制御信号を送信するように形成されている。たとえば、一般的に、突入電流は直流電源１０の起動時（再起動時も含む）から約０．１秒後に生じなくなることを利用して、約０．１秒後に放電スイッチ制御手段９から放電スイッチング素子８へ制御信号を送信するように形成されていることが好ましい。
【００３１】
なお、図２に示すように、放電スイッチ制御手段９は、ＣＰＵ（中央制御装置）などの電子機器を制御する制御手段１３から送信された所定の信号に基づいて制御信号を送信するように形成されていても良い。たとえば、制御手段１３と放電スイッチ制御手段９との間にフィードバック信号線１４を設けることにより、制御手段１３が測定した電流に応じてフィードバック信号を送信し、そのフィードバック信号に基づいて放電スイッチ制御手段９が放電スイッチング素子８を導通状態にする制御信号を当該放電スイッチング素子８に送信するように形成されていることが好ましい。
【００３２】
つぎに、図１から図３を用いて、本実施形態の突入電流防止回路１の作用を説明する。
【００３３】
ここで、図３は、本実施形態の突入電流防止回路１に印加される各電圧を示している。具体的には、図３（ａ）は直流電源１０からの印加電圧の波形を示しており、図３（ｂ）はスイッチング素子２に印加される電圧の波形を示している。
【００３４】
直流電源１０が起動すると、放電スイッチ制御手段９は、放電スイッチング素子８が非導通状態となる制御信号を放電スイッチング素子８に送信するので、直流電源１０から印加された電圧Ｖｉｎは、放電スイッチング素子８が非導通状態であることから、第１の抵抗３、第２の抵抗５および第３の抵抗６によって分圧される。そのため、図３に示すように、起動時ｔ０のスイッチング素子２の電圧Ｖは、通常時に印加される電圧Ｖ１よりも低い電圧Ｖ２となる。スイッチング素子２の電圧Ｖが通常時の電圧Ｖ１よりも小さい電圧Ｖ２となると、スイッチング素子２を通過する電流が制限されるので、本実施形態の突入電流防止回路１は、起動時ｔ０から所定の時間ｔｒの経過後まで、負荷抵抗１２に悪影響を及ぼす突入電流が負荷抵抗１２に流れるのを防止することができる。
【００３５】
起動時ｔ０から所定の時間ｔｒが経過した時（以下、「所定時間の経過時」という。）ｔ１になると、放電スイッチ制御手段９は、放電スイッチング素子８が導通状態となる制御信号を放電スイッチング素子８に送信するので、放電スイッチング素子８が導通状態となるとともに、直流電源１０から印加された電圧Ｖｉｎが、第１の抵抗３および第２の抵抗５によって分圧される。つまり、起動時ｔ０と所定時間の経過時ｔ１において、スイッチング素子２に印加される電圧Ｖを選択的に決定して制御することができるようになっている。そのため、図３に示すように、所定時間の経過時ｔ１のスイッチング素子２の電圧Ｖは、通常時に印加される電圧Ｖ１と同一の値となる。スイッチング素子２の電圧Ｖが通常時の電圧Ｖ１となると、スイッチング素子２を通過する電流は制限されずに通過することができるので、本実施形態の突入電流防止回路１は、所定時間の経過時ｔ１から直流電源１０の停止時ｔ２まで、所望の電流を負荷抵抗１２に流すことができる。
【００３６】
そして、直流電源１０の停止時ｔ２から即時に再起動した時（以下、「即時の再起動時」という。）ｔ３になると、放電スイッチ制御手段９は、起動時ｔ０と同様、放電スイッチング素子８が非導通状態となる制御信号を放電スイッチング素子８に送信するので、直流電源１０から印加された電圧Ｖｉｎは、第１の抵抗３、第２の抵抗５および第３の抵抗６によって分圧される。そして、図３に示すように、即時の再起動時ｔ３のスイッチング素子２の電圧Ｖは、起動時ｔ０の電圧Ｖ２と同様の電圧Ｖ２となる。つまり、図４に示すような従来のコンデンサ１０４を有する突入電流防止回路１０１とは異なり、本実施形態の突入電流防止回路１は、即時の再起動時ｔ３においても、スイッチング素子２の電圧Ｖは通常時の電圧Ｖ１よりも小さい値に設定された電圧Ｖ２となるので、従来の突入電流防止回路１０１において必要だったコンデンサ１０４の放電時間に依存することなく、負荷抵抗１２に悪影響を及ぼす突入電流が負荷抵抗１２に流れるのを防止することができる。
【００３７】
さらに、放電スイッチ制御手段９は、所定の時間ｔｒを自由に調整することができるので、突入電流が発生するであろうと思われる所定の時間ｔｒのみスイッチング素子２の電流を制限することができる。また、電子機器の制御手段１３から放電スイッチ制御手段９へフィードバック信号線１４が配設されている場合は、放電スイッチ制御手段９が電子機器に流れた電流の値などの突入電流に係る情報に基づいて放電スイッチング素子８を制御することができる。
【００３８】
すなわち、本実施形態の突入電流防止回路１は、前述のように形成されているので、直流電源１０の即時再起動の際においても、電子機器に悪影響を及ぼすおそれのある突入電流の通過を確実に防止するという効果を奏する。
【００３９】
また、本実施形態の突入電流防止回路１は、全体的に簡易な構造に形成されているので、省スペース化とコストパフォーマンスの向上を図ることができるという効果を奏する。
【００４０】
なお、本発明は、前述した実施形態に限定されるものではなく、必要に応じて種々の変更が可能である。たとえば、本発明の突入電流防止回路と負荷抵抗との間に、図４に示すようなＤＣ−ＤＣコンバータ回路などを接続して形成することも可能である。
【図面の簡単な説明】
【００４１】
【図１】本実施形態の突入電流防止回路を示す回路図
【図２】本実施形態の突入電流防止回路にフィードバック信号線を備えている場合を示す回路図
【図３】本実施形態の突入電流防止回路に印加される各電圧を示すグラフ：図３（ａ）は直流電源からの印加電圧の波形を示しており、図３（ｂ）はスイッチング素子に印加される電圧の波形を示している。
【図４】従来のスイッチング電源装置およびその突入電流防止回路を示す回路図
【図５】従来の突入電流防止回路に印加される各電圧を示すグラフ：図５（ａ）は直流電源からの印加電圧の波形を示しており、図５（ｂ）はスイッチング素子に印加される電圧の波形を示している。
【図６】従来の突入電流防止回路に即時再起動を行なった際の印加電圧を示すグラフ：図６（ａ）は直流電源からの印加電圧の波形を示しており、図６（ｂ）はスイッチング素子に印加される電圧の波形を示している。
【符号の説明】
【００４２】
１  突入電流防止回路
２  スイッチング素子
２ａ  入力端子
２ｂ  出力端子
２ｃ  制御端子
３  第１の抵抗
４  電圧制御手段
５  第２の抵抗
６  第３の抵抗
７  接地導体
８  放電スイッチング素子
９  放電スイッチ制御手段
１０  直流電源
１１  内部コンデンサ
１２  負荷抵抗
１３  制御手段
１４  フィードバック信号線
【図１】
2007006670.tif 000003
【図２】
2007006670.tif 000004
【図３】
2007006670.tif 000005
【図４】
2007006670.tif 000006
【図５】
2007006670.tif 000007
【図６】
2007006670.tif 000008