(57)【要約】【課題】半導体素子に形成されたＭＯＳＦＥＴに所望の応力分布と大きさを発生させることができ、それによりＭＯＳＦＥＴのキャリア移動度、電流駆動力を増大させることができるパッケージング構造を実現する。【解決手段】電界効果トランジスタ５とその回路面側の表面に形成された突起電極７とを有した半導体素子１と、突起電極７に接続される導体部２を有し半導体素子１を実装した基台３と、半導体素子１およびその周囲の基台３上を封止した封止樹脂４とを備えた半導体装置において、半導体素子１は薄く形成され回路面を外側にして円柱状あるいは円筒状の支持体であるガイドポール１１に巻き付けられて、望ましくは半導体素子１の外周面に沿う湾曲面を持つように基台３に形成された凹部１２に実装される。【選択図】図１
2007287763.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台は素子搭載面に凹部を有し、前記半導体素子は薄く形成され回路面を外側にして円柱状あるいは円筒状の支持体に巻き付けられて実装されている半導体装置。
【請求項２】
電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台の素子搭載面は複数の凹部と凸部とが交互に且つ滑らかに連続する凹凸面であり、前記半導体素子は薄く形成され前記基台の凹凸面に沿って湾曲して実装されている半導体装置。
【請求項３】
電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台の素子搭載面は緩やかに窪むかあるいは突出した湾曲面であり、前記半導体素子は薄く形成され前記基台の湾曲面に沿って湾曲して実装されている半導体装置。
【請求項４】
電界効果トランジスタの内、Ｎ−ＭＯＳＦＥＴは、半導体素子が実装された状態でゲート長方向もしくはゲート幅方向に引っ張り応力が発生するように形成されており、Ｐ−ＭＯＳＦＥＴは、半導体素子が実装された状態でゲート幅方向に引っ張り応力が発生するか或いはゲート長方向に圧縮応力が発生するように形成されている請求項１から請求項３のいずれかに記載の半導体装置。
【請求項５】
半導体素子の外周面に沿う湾曲面を持つ凹部が基台に形成され、前記凹部に前記半導体素子の電極を収容する窪みが形成され、この窪み内に前記半導体素子の電極に接続される導体部の電極が配置されている請求項１に記載の半導体装置。
【請求項６】
半導体素子の電極が支持体の軸心方向に沿って配列され、前記半導体素子の外周面に沿う湾曲面を持つ凹部が基台に形成され、前記凹部の底部に前記半導体素子の電極を収容する溝が形成され、この溝内に前記半導体素子の電極に接続される導体部の電極が配置されている請求項１に記載の半導体装置。
【請求項７】
支持体は放熱性が高く且つ軽い材料で形成されている請求項１に記載の半導体装置。
【請求項８】
請求項１記載の半導体装置の製造方法であって、
電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を回路面を外側にして円柱状あるいは円筒状の支持体に巻き付けて固着する工程と、
前記半導体素子の電極に対向するように基台に形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の基台の素子搭載面に絶縁性接着剤を塗布する工程と、
前記導電性接着剤および絶縁性接着剤が塗布された基台に対して前記支持体に巻き付けられた半導体素子を電極どうし電気的に接続させて搭載する工程と、
前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程と
を有した半導体装置の製造方法。
【請求項９】
請求項２記載の半導体装置の製造方法であって、
複数の凹部と凸部とが交互に且つ滑らかに連続する凹凸面を素子搭載面とした基台に所定の配置で形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の素子搭載面に絶縁性接着剤を塗布する工程と、
前記導電性接着剤および絶縁性接着剤が塗布された基台に対して、電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を電極どうし電気的に接続させて且つ前記凹凸面に沿わせて湾曲させて搭載する工程と、
前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程と
を有した半導体装置の製造方法。
【請求項１０】
請求項３記載の半導体装置の製造方法であって、
緩やかに窪むかあるいは突出した湾曲面を素子搭載面とした基台に所定の配置で形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の素子搭載面に絶縁性接着剤を塗布する工程と、
前記導電性接着剤および絶縁性接着剤が塗布された基台に対して、電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を電極どうし電気的に接続させて且つ前記湾曲面に沿わせて湾曲させて搭載する工程と、
前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程と
を有した半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を樹脂封止した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
微細プロセスの進展化の中でパッケージの小型化はもとより、トランジスタ回路、たとえばＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）を形成した半導体素子について、ＭＯＳＦＥＴの低電力化と高速動作を実現するためには、ＭＯＳＦＥＴに応力を印加することによってキャリア移動度を増加させて電流駆動力を向上させることが必要不可欠となっている。
【０００３】
図８にＮ−ＭＯＳＦＥＴおよびＰ−ＭＯＳＦＥＴのそれぞれでキャリア移動度を増加させる応力負荷方向を示す。図中の矢印が、キャリア移動度が増加する応力負荷方向である。
【０００４】
図８（ａ）に示すように、Ｎ−ＭＯＳＦＥＴでは、ソース５９からドレイン６１に向かうゲート６０長方向に引っ張り応力を印加するとキャリア移動度が増加し、同方向に圧縮応力を印加するとキャリア移動度が減少する。ゲート６０長方向と垂直な方向に、つまりゲート６０幅方向に引っ張り応力を印加するとキャリア移動度が増加し、同方向に圧縮応力を印加するとキャリア移動度が減少する。ただし、ゲート６０の直上から圧縮応力を加えるとキャリア移動度が増加し、引っ張り応力を加えるとキャリア移動度が減少する方向に変化する。
【０００５】
図８（ｂ）に示すように、Ｐ−ＭＯＳＦＥＴでは、ソース５９からドレイン６１に向かうゲート６０長方向に圧縮応力を印加するとキャリア移動度が増加し、同方向に引っ張り応力を印加するとキャリア移動度が減少する。ゲート６０長方向と垂直な方向に、つまりゲート６０幅方向に引っ張り応力を印加するとキャリア移動度が増加し、同方向に圧縮応力を印加するとキャリア移動度が減少する。ゲート６０の直上から引っ張り応力を加えるとキャリア移動度が増加し、圧縮応力を加えるとキャリア移動度が減少する方向に変化する。
【０００６】
内部応力状態を任意に制御する歪調整機構を具備した従来の半導体素子を図９に示す。半導体基板４９が圧電素子５０上に形成されており、圧電素子５０は電極端子５１，５１間に電圧を印加することにより歪、たとえば電極端子５１，５１間方向の歪を発生することができる。半導体基板４９の内部には最も簡単な構造のＭＯＳトランジスタが形成されており、この場合、ゲート電極５２の印加電圧制御によってソース電極５３とドレイン電極５４間に電流を流すことができる。この電流はゲート酸化膜５５下部をソース５６からドレイン５７方向へ流れるため、電流方向と圧電素子５０の歪発生方向が一致している。このような構成により、圧電素子５０を駆動することによって、所定のデバイス特性が得られるように、半導体基板４９の内部応力（歪）状態を制御する（特許文献１参照）。
【特許文献１】特許２７１８７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
既述したように、微細プロセス進展の中でパッケージの小型化およびＭＯＳＦＥＴの低電力化と高速動作を実現するためには、半導体素子を小型薄型化し、さらにＭＯＳＦＥＴに応力を印加することによってキャリア移動度を増加させて電流駆動力を向上させることが必要である。
【０００８】
実際の半導体素子は樹脂封止してパッケージ製品として用いられる。従来の技術では半導体素子の厚さに対して、半導体素子の実装時の形状と発生させることのできる応力の大きさは制限されるという問題があった。
【０００９】
本発明では、上記問題を解決するもので、半導体素子を極めて薄くすることで半導体素子の形状を変えて安定な形で容易に実装でき、ＭＯＳＦＥＴに所望の応力分布と大きさを発生させ、それによりＭＯＳＦＥＴのキャリア移動度、電流駆動力を増大させることができるパッケージング構造を実現すること目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、半導体素子を電気的に接続する回路基板などの基台の形状を、滑らかな凹型、凸型、もしくは連続した凹凸型などとすることで、半導体素子のＭＯＳＦＥＴ部分に任意の引っ張り応力・圧縮応力を発生させ、電流駆動力を増大させるようにしたものである。
【００１１】
すなわち、本発明の第１の半導体装置は、電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台は素子搭載面に凹部を有し、前記半導体素子は薄く形成され回路面を外側にして円柱状あるいは円筒状の支持体に巻き付けられて実装されていることを特徴とするもので、半導体素子と基台との界面において局所的に大きな歪が発生することがなく、安定な形で電界効果トランジスタの電流駆動力を増加させることができる。半導体素子が基台側に入り込むため装置の薄型化も実現できる。
【００１２】
第２の半導体装置は、電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台の素子搭載面は複数の凹部と凸部とが交互に且つ滑らかに連続する凹凸面であり、前記半導体素子は薄く形成され前記基台の凹凸面に沿って湾曲して実装されていることを特徴とするもので、凹部凸部の高さを変えることで電界効果トランジスタの特性を安定に変えることができる。
【００１３】
第３の半導体装置は、電界効果トランジスタとその回路面側の表面に形成された電極とを有した半導体素子と、前記半導体素子の電極に接続される導体部を有し前記半導体素子を実装した基台と、前記半導体素子およびその周囲の基台上を封止した封止樹脂とを備えた半導体装置であって、前記基台の素子搭載面は緩やかに窪むかあるいは突出した湾曲面であり、前記半導体素子は薄く形成され前記基台の湾曲面に沿って湾曲して実装されていることを特徴とするもので、湾曲面の曲率を変えることで電界効果トランジスタの特性を安定に変えることができる。基台の素子搭載面が窪んだ湾曲面であれば半導体素子が基台側に入り込むため装置の薄型化も実現できる。
【００１４】
第１〜３の半導体装置に形成される電界効果トランジスタの内、Ｎ−ＭＯＳＦＥＴは、半導体素子が実装された状態でゲート長方向もしくはゲート幅方向に引っ張り応力が発生するように形成されており、Ｐ−ＭＯＳＦＥＴは、半導体素子が実装された状態でゲート幅方向に引っ張り応力が発生するか或いはゲート長方向に圧縮応力が発生するように形成されていることを特徴とする。パッケージ実装した状態での応力を規定しているため、キャリア移動度、電流駆動力を従来よりも安定に増加させることが可能である。
【００１５】
第１の半導体装置において、半導体素子の外周面に沿う湾曲面を持つ凹部が基台に形成され、前記凹部に前記半導体素子の電極を収容する窪みが形成され、この窪み内に前記半導体素子の電極に接続される導体部の電極が配置されているのが好ましい。また半導体素子の電極が支持体の軸心方向に沿って配列され、前記半導体素子の外周面に沿う湾曲面を持つ凹部が基台に形成され、前記凹部の底部に前記半導体素子の電極を収容する溝が形成され、この溝内に前記半導体素子の電極に接続される導体部の電極が配置されているのが好ましい。いずれも、半導体素子の電極が窪みあるいは溝に収容された状態で導体部の電極に接合されるため、耐衝撃性が向上し、半導体装置の薄型化も実現できる。支持体は、放熱性が高く且つ軽い材料で形成されているのが好ましい。半導体装置の軽量化・放熱性向上につながるからである。
【００１６】
上記した第１の半導体装置は、電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を回路面を外側にして円柱状あるいは円筒状の支持体に巻き付けて固着する工程と、前記半導体素子の電極に対向するように基台に形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の基台の素子搭載面に絶縁性接着剤を塗布する工程と、前記導電性接着剤および絶縁性接着剤が塗布された基台に対して前記支持体に巻き付けられた半導体素子を電極どうし電気的に接続させて搭載する工程と、前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程とを行って製造することができる。
【００１７】
第２の半導体装置は、複数の凹部と凸部とが交互に且つ滑らかに連続する凹凸面を素子搭載面とした基台に所定の配置で形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の素子搭載面に絶縁性接着剤を塗布する工程と、前記導電性接着剤および絶縁性接着剤が塗布された基台に対して、電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を電極どうし電気的に接続させて且つ前記凹凸面に沿わせて湾曲させて搭載する工程と、前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程とを行って製造することができる。
【００１８】
第３の半導体装置は、緩やかに窪むかあるいは突出した湾曲面を素子搭載面とした基台に所定の配置で形成された導体部の電極に導電性接着剤を塗布するとともに、前記電極以外の素子搭載面に絶縁性接着剤を塗布する工程と、前記導電性接着剤および絶縁性接着剤が塗布された基台に対して、電界効果トランジスタとその回路面側の表面に形成された電極とを有した薄い半導体素子を電極どうし電気的に接続させて且つ前記湾曲面に沿わせて湾曲させて搭載する工程と、前記半導体素子およびその周囲の基台上を封止樹脂で封止する工程とを行って製造することができる。
【発明の効果】
【００１９】
本発明の各半導体装置は、薄い半導体素子を湾曲させて実装するようにしたので、ＭＯＳＦＥＴに容易、安定、均等に応力を発生させて、電流駆動力を増加させることが可能である。装置の薄型化を図ることもできる。
【発明を実施するための最良の形態】
【００２０】
（実施形態１）
図１は本発明の実施形態１における半導体装置の構造を示す。（ａ）は上面図、（ｂ）は裏面図、（ｃ）（ｄ）はそれぞれ（ａ）におけるＡ−Ａ´ライン、Ｂ−Ｂ´ラインでの断面図である。
【００２１】
この半導体装置においては、半導体素子１が導体部２を有した基台３（たとえば多層回路基板）上に実装され、半導体素子１およびその周囲の基台３の素子搭載面の全面がエポキシ系等の封止樹脂４で覆われて封止されている。
【００２２】
半導体素子１は、ソースとゲートとドレインとからなる電界効果トランジスタ５（以下ＭＯＳＦＥＴ５という）が一方の表層部に形成され、その回路面側の表面（以下回路面という）にＡｌ等で形成された複数のパッド電極６が形成され、各々のパッド電極６上にＡｕ等で形成された突起電極７が形成されている。
【００２３】
この半導体素子１は極めて薄く形成されていて、円筒型のガイドポール１１に回路面を外側にして巻きつけられており、複数の突起電極７はガイドポール１１の軸心と平行な方向に並んでいる。ガイドポール１１は、放熱性が高く且つ軽いアルミニウムなどの材料で形成されている。ガイドポール１１の曲率は半導体素子１の駆動能力向上レベルに応じて変えられる。
【００２４】
セラミック等を絶縁基体とした基台３の素子搭載面には、半導体素子１の外形に沿う湾曲面を持った凹部１２、すなわちガイドポール１１とほぼ同一の曲率半径を有する半円柱状の凹部１２が形成され、凹部１２内の最下部に溝１３が形成されており、この溝１３内に導体部２の電極２ａが配置されている。導体部２は基台３の裏面まで延びていてその裏面部分に電極２ｂが形成されている。
【００２５】
こうした基台３の凹部１２に半導体素子１が配置され、その突起電極７が溝１３内に嵌め込まれて電極２ａに導電性接着剤１４を介して電気的に接続されている。ＭＯＳＦＥＴ５（Ｎ−ＭＯＦＥＴおよびＰ−ＭＯＳＦＥＴ）は、半導体素子１がこのように基台３に実装された状態で、ゲート幅方向に引っ張り応力が発生する向きに形成されている。
【００２６】
図２を参照して上記の半導体装置の製造方法を説明する。
図２（ａ）に示すように半導体素子１（厚さ５０μｍ以下）を準備する。つまり周知の方法でソース８とゲート９とドレイン１０とからなるＭＯＳＦＥＴ５を半導体基板に形成し、その回路面上の周縁部、ここでは１対の対辺のそれぞれに沿って複数のパッド電極６を形成し、各々のパッド電極６上に突起電極７を形成する。
【００２７】
一方でガイドポール１１（半径５ｍｍ）を準備し、その側面に図２（ｂ）に示すように絶縁性接着剤１５を塗布する。そして、図２（ｃ）に示すように、ガイドポール１１に対して半導体素子１を回路面を外側にして、且つ突起電極７の並びがガイドポール１１の軸心と平行になるように巻き付ける。
【００２８】
図２（ｄ）に示すように、基台３の凹部１２内における溝１３の外側領域に絶縁性接着剤１５を塗布し、溝１３内にある電極２ａに導電性接着剤１４を塗布する。そして、半導体素子１の突起電極７を基台３の電極２ａにアライメントし、１５０〜２００℃で熱圧着させることにより、図２（ｅ）に示すように、半導体素子１を基台３の凹部１２にフリップチップ実装する。
【００２９】
図２（ｆ）に示すように、半導体素子１および基台３の素子搭載面の露出部の全体をエポキシ系の封止樹脂４にてモールドする。
以上のようなパッケージ構造によれば、ガイドポール１１に巻き付けられた半導体素子１と基台３との界面で局所的に大きな応力が発生することはなく、容易に且つ安定な形でＭＯＳＦＥＴ５の電流駆動力を増加させることができる。装置の薄型化も実現できる。
（実施形態２）
図３は本発明の実施形態２における半導体装置の構造を示す。（ａ）は上面図、（ｂ）は裏面図、（ｃ）（ｄ）はそれぞれ（ａ）におけるＡ−Ａ´ライン、Ｂ−Ｂ´ラインでの断面図である。
【００３０】
この半導体装置においては、半導体素子１が導体部２を有した基台３（たとえば多層回路基板）上に実装され、半導体素子１およびその周囲の基台３の素子搭載面の全面がエポキシ系等の封止樹脂４で覆われて封止されている。
【００３１】
半導体素子１は極めて薄く構成されており、ソースとゲートとドレインとからなるＭＯＳＦＥＴ５が一方の表層部に形成され、その回路面上に複数のパッド電極６が形成され、各々のパッド電極６上に突起電極７が形成されている。
【００３２】
基台３の素子搭載面は複数の凹部と凸部とが交互に且つ滑らかに連続する凹凸面１６であり、凹凸面１９に導体部２の電極２ａが配置されている。導体部２は基台３の裏面まで延びていてその裏面部分に電極２ｂが形成されている。こうした基台３の凹凸面１６に沿って半導体素子１が湾曲して配置され、その突起電極７が電極２ｂに導電性接着剤１４を介して電気的に接続されている。
【００３３】
ＭＯＳＦＥＴ５は、半導体素子１がこのように基台３に実装された状態で、Ｎ−ＭＯＦＥＴがゲート幅方向に応力が印加される向きに形成され、Ｐ−ＭＯＳＦＥＴがゲート幅方向に応力が印加される向き、もしくはゲート長方向に圧縮応力が印加される向きに形成されている。
【００３４】
図４を参照して上記の半導体装置の製造方法を説明する。
図４（ａ）に示すように半導体素子１（厚さ１００μｍ以下）を準備する。つまり周知の方法でソース８とゲート９とドレイン１０とからなるＭＯＳＦＥＴ５を半導体基板に形成し、その回路面上の周縁部、たとえば１対の対辺のそれぞれに沿って複数のパッド電極６を形成し、各々のパッド電極６上に突起電極７を形成する。突起電極７を形成する際には、キャピラリ１７に超音波振動を印加するとともに半導体素子１の温度を１５０℃まで上げる（実施形態１では説明を省略したが同様である）。
【００３５】
図４（ｂ）に示すように、基台３の凹凸面１６における電極２ａの外側領域に絶縁性接着剤１５を塗布するとともに、電極２ａに導電性接着剤１４を塗布する。そして、半導体素子１の突起電極７を電極２ａにアライメントし、半導体素子１の背面側から押圧しつつ１５０〜２００℃に加熱することにより、図４（ｃ）に示すように、突起電極７を電極２ａに熱圧着させるとともに、半導体素子１を基台３の凹凸面１６に沿って湾曲させて搭載する。
【００３６】
図４（ｄ）に示すように、半導体素子１と基台３の素子搭載面の露出部の全体をエポキシ系の封止樹脂４にてモールドする。
以上のパッケージ構造は、半導体素子１を基台３の滑らかな凹凸面１６に沿って湾曲させて搭載しているもので、凹凸面１６の凹部凸部の曲率半径および高さを変えることでＭＯＳＦＥＴ５の特性を変えることができる。半導体素子１の厚さは実施形態１のものよりも５０μｍ程度厚くてよいため、加工は容易となる。
（実施形態３）
図５は本発明の実施形態３における半導体装置の構造を示す。（ａ）は上面図、（ｂ）は裏面図、（ｃ）（ｄ）はそれぞれ（ａ）におけるＡ−Ａ´ライン、Ｂ−Ｂ´ラインでの断面図である。
【００３７】
この半導体装置においては、半導体素子１が導体部２を有した基台３（たとえば多層回路基板）上に実装され、半導体素子１およびその周囲の基台３の素子搭載面の全面がエポキシ系等の封止樹脂４で覆われて封止されている。
【００３８】
半導体素子１は極めて薄く構成されており、ソースとゲートとドレインとからなるＭＯＳＦＥＴ５が一方の表層部に形成され、その回路面上に複数のパッド電極６が形成され、各々のパッド電極６上に突起電極７が形成されている。
【００３９】
基台３の素子搭載面は緩やかに湾曲して中央部が窪んだ凹面１８であり、この凹面１８に導体部２の電極２ａが配置されている。導体部２は基台３の裏面まで延びていてその裏面部分に電極２ｂが形成されている。こうした基台３の凹面１８に沿って半導体素子１が湾曲して配置され、その突起電極７が導体部２の電極２ａに導電性接着剤８を介して電気的に接続されている。
【００４０】
ＭＯＳＦＥＴ５は、半導体素子１がこのように基台３に実装された状態で、Ｎ−ＭＯＦＥＴがゲート幅方向に応力が印加される向きに形成され、Ｐ−ＭＯＳＦＥＴがゲート幅方向に応力が印加される向き、もしくはゲート長方向に圧縮応力が印加される向きに形成されている。
【００４１】
図６を参照して上記の半導体装置の製造方法を説明する。
図６（ａ）に示すように半導体素子１９（厚さ１００μｍ以下）を準備する。つまり周知の方法でソース８とゲート９とドレイン１０とからなるＭＯＳＦＥＴ５を半導体基板に形成し、その回路面上の周縁部、ここでは１対の対辺のそれぞれに沿って複数のパッド電極６を形成し、各々のパッド電極６上にキャピラリ１７により突起電極７を形成する。
【００４２】
図６（ｂ）に示すように、基台３の凹面１８における電極２ａの外側領域に絶縁性接着剤１５を塗布するとともに、電極２ａに導電性接着剤１４を塗布する。そして、半導体素子１の突起電極７を電極２ａにアライメントし、半導体素子１の背面側から押圧しつつ１５０〜２００℃に加熱することにより、図６（ｃ）に示すように、突起電極７を電極２ａに熱圧着させるとともに、半導体素子１を基台３の凹凸面２１に沿って湾曲させて搭載する。
【００４３】
図６（ｄ）に示すように、半導体素子１と基台３の素子搭載面の露出部の全体をエポキシ系の封止樹脂４にてモールドする。
以上のパッケージ構造は、半導体素子１を基台３の滑らかな凹面１８に沿って湾曲させて搭載したもので、凹面１８（半導体素子の凸面）の曲率半径および高さを変えることでＭＯＳＦＥＴ５の特性を変えることができる。半導体素子１の厚さは実施形態１のものよりも５０μｍ程度厚くてよいため、加工は容易となる。基台３側に半導体素子１が入り込むので装置の薄型化も可能である。
【００４４】
ただし、基台３の素子搭載面を、緩やかに湾曲して中央部が突出した凸面とし、この基台３の凸面に沿って半導体素子１を湾曲させて配置してもよい。この場合、Ｐ−ＭＯＳＦＥＴ５のゲート長方向に圧縮応力が発生することになり、キャリア移動度を増加させることができる。
【００４５】
先に図８を用いて説明したように、Ｎ−ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴとではキャリア移動度が増加する応力印加方法が異なる。上記の各実施形態の半導体装置の擬似モデルを作製し実験を行った。
【００４６】
実施形態１、２の半導体装置については、Ｎ−ＭＯＳＦＥＴおよびＰ−ＭＯＳＦＥＴのゲート幅に引っ張り応力を印加した。実施形態３の半導体装置については、Ｎ−ＭＯＳＦＥＴおよびＰ−ＭＯＳＦＥＴのゲート幅方向に対して垂直な方向に引っ張り応力を印加した。結果を図７に示す。横軸は印加した応力（圧力）（ＭＰａ）、縦軸はキャリア移動度（％）を示している。圧力の大きさはシミュレーションによる計算から求めた。
【００４７】
実施形態１の半導体装置については、Ｎ−ＭＯＳＦＥＴの結果を△（白）で示し、Ｐ−ＭＯＳＦＥＴの結果を△（黒）で示した。Ｎ−ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴのキャリア移動度はそれぞれ３.２％、７.５％増加した。キャリア移動度は応力の大きさと比例している。半導体素子の厚さが一定であれば、半導体素子に与える曲率半径が小さいほどキャリア移動度の増加量が大きくなる。
【００４８】
実施形態２の半導体装置については、Ｎ−ＭＯＳＦＥＴの結果を○で示し、Ｐ−ＭＯＳＦＥＴの結果を●で示した。Ｎ−ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴのキャリア移動度はそれぞれ１.８％、５.３％増加した。半導体素子の厚さが一定であれば、基台の素子搭載面の凹部凸部の曲率半径および高さによってキャリア移動度が異なる。
【００４９】
実施形態３の半導体装置については、Ｎ−ＭＯＳＦＥＴの結果を□（白）で示し、Ｐ−ＭＯＳＦＥＴの結果を□（黒）で示した。Ｎ−ＭＯＳＦＥＴとＰ−ＭＯＳＦＥＴのキャリア移動度はそれぞれ０.８％、２.０％増加した。応力の大きさはキャリア移動度と比例している。半導体素子の厚さが一定であれば、基台の素子搭載面の凹面（もしくは凸面）の曲率半径および高さによってキャリア移動度が異なる。
【産業上の利用可能性】
【００５０】
本発明は、半導体素子を樹脂封止してパッケージング化した半導体装置を使用する情報機器、電気機器等であれば利用することができ、適用範囲は広い。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態１の半導体装置の構成図
【図２】図１の半導体装置の製造方法を説明する工程図
【図３】本発明の実施形態２の半導体装置の構成図
【図４】図３の半導体装置の製造方法を説明する工程図
【図５】本発明の実施形態３の半導体装置の構成図
【図６】図５の半導体装置の製造方法を説明する工程図
【図７】ＭＯＳＦＥＴに負荷した応力とキャリア移動度との相関図
【図８】ＭＯＳＦＥＴのキャリア移動度を増加させる応力負荷方向の説明図
【図９】従来の半導体装置の断面図
【符号の説明】
【００５２】
１    半導体素子
２    導体部
2a    電極
３    基台
４    封止樹脂
５    電界効果トランジスタ
６    パッド電極
７    突起電極
８    ソース
９    ゲート
10    ドレイン
11    ガイドポール
16    凹凸面
18    凹面
【図１】
2007287763.tif 000003
【図２】
2007287763.tif 000004
【図３】
2007287763.tif 000005
【図４】
2007287763.tif 000006
【図５】
2007287763.tif 000007
【図６】
2007287763.tif 000008
【図７】
2007287763.tif 000009
【図８】
2007287763.tif 000010
【図９】
2007287763.tif 000011