(57)【要約】【課題】  有機電界発光型表示装置において、各画素の輝度を均一にする手段として、薄膜トランジスタの特性のばらつきを補償するための薄膜トランジスタを複数配置して電流を制御する技術が挙げられる。しかし、有機電界発光型表示装置においては微弱な電流の制御が必要であり、上記補償による電流の均一化だけでは不十分であった。【解決手段】  本発明に係わる有機電界発光型表示装置における薄膜トランジスタは、ソース領域７ｂとドレイン領域７ｃとを共通にした複数のチャネル領域７ａを備えて、かつそのパターン端がテーパー形状に加工されたポリシリコン膜７を備えたことを特徴としており、さらに各チャネル領域７ａのチャネル幅Ｗが５μｍ以上３０μｍ以下であることを特徴とするものである。【選択図】  図１
2007005395.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に、
不純物を含んだ導電性領域と前記導電性領域に挟まれているチャネル領域とを含む半導体膜と、前記半導体膜に接して広がって形成された絶縁層と、
前記絶縁層を挟むようにして前記チャネル領域と対向するゲート電極と、
前記導電性領域に接続するソース電極とドレイン電極と、
を備えた薄膜トランジスタであって、
前記チャネル領域は、複数形成されており、
各チャネル幅は５μｍ以上かつ３０μｍ以下であることを特徴とする薄膜トランジスタ。
【請求項２】
前記ソース電極と前記ドレイン電極は、前記絶縁層に開口されたコンタクトホールを介して前記導電性領域に接続されており、前記導電性領域には複数の前記チャネル領域が接続されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記複数のチャネル領域と前記導電性領域とは、前記複数のチャネル領域と接続するチャネル連結領域を介して接続されていることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記ドレイン電極およびソース電極は、導電性領域と複数の箇所で接続されていることを特徴とする請求項１ないし３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記チャネル領域における半導体膜の勾配角度は、５°以上２５°以下であることを特徴とする請求項１ないし４のいずれかに薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、特に電流駆動型の表示装置に利用される薄膜トランジスタの構造に関するものである。
【背景技術】
【０００２】
近年、電気光学素子としてエレクトロルミネッセンス（以下ＥＬと呼ぶ）素子のような自発光素子を用いた有機電界発光型表示装置が表示パネルのひとつとして一般に用いられるようになってきた。有機電界発光型表示装置としては、装置の表示領域を形成する画素ごとに、発光機能を有する有機発光層を含むＥＬ層と該ＥＬ層に電流を流すために該ＥＬ層を挟むようにして形成されているカソード電極とアノード電極とからなるＥＬ素子と、該アノード電極に電流を供給するためのＥＬ駆動用薄膜トランジスタ（ＴＦＴ）が形成される構成が知られている。該ＥＬ素子には、ＥＬ駆動用ＴＦＴからアノード電極を介して供給される電流を流すことにより発光する有機発光層が備えられているため、その電流を調整することにより表示光となる発光の輝度を最適なものとすることができる。
【０００３】
このような構成を備えた有機電界発光型表示装置の表示光の輝度は、有機発光層に供給する電流量に依存するため、薄膜トランジスタの閾値電圧などの電気的特性が薄膜トランジスタごとにばらつくと、電流量だけでなく電流量に依存する発光輝度にも影響し、表示特性の低下を招くことになる。つまり、有機発光層へ供給する電流量は非常に小さく、階調表示をする際にはさらに微小な電流を制御する必要があるため、薄膜トランジスタごとの電気的特性のばらつきは致命的な影響を及ぼすことになるのである。そこで、ＥＬ素子とＥＬ駆動用薄膜トランジスタを各画素に形成した有機電界効果型表示装置では、ＥＬ駆動用薄膜トランジスタの特性にばらつきがあっても、それを補償するための複数の薄膜トランジスタを各画素内に形成することにより、ばらつきによる悪影響を抑制する構造が知られている。（例えば、特許文献１参照。）
【０００４】
【特許文献１】特開２００２−２３６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
有機電界発光型表示装置において、薄膜トランジスタの電気的特性のばらつきを補償するために複数の薄膜トランジスタを配置することにより表示特性はいくぶん改善されるものの、それだけでは不十分であり、さらに薄膜トランジスタ自体にもばらつきの影響を低減する工夫が必要である。特に、有機発光層に供給する電流量は２μＡ以下という微小なものであり、その電流量を制御するために配置するＥＬ駆動用ＴＦＴや外部からの諧調デジタル電圧を電流に変換するための電圧-電流変換回路部に使用される薄膜トランジスタの特性ばらつきは発光輝度に直接影響し、表示むらとして視認されるため、電流のばらつきを抑制することがより一層要求されている。ここで、これら薄膜トランジスタの駆動は通常、飽和領域にて行われているので、上記のような微小な電流を精密に制御するためには、飽和領域におけるドレイン電流のドレイン電圧依存性が小さい特性が望ましい特性といえる。しかし、従来の薄膜トランジスタの構造では、飽和領域におけるドレイン電流はドレイン電圧に依存してしまうので、たとえば薄膜トランジスタの電流電圧特性がシフトした場合、そのシフトに応じた電流の変化が生じてしまい、発光輝度のばらつきを引き起こしてしまう。
【０００６】
本発明は上記問題点を鑑みて、有機電界発光型表示装置において飽和領域で駆動を行う薄膜トランジスタについてなされたものであり、飽和領域におけるドレイン電流のドレイン電圧依存性が小さい特性を有する薄膜トランジスタを提供することを目的とし、さらに薄膜トランジスタ等の電気的特性のばらつきによる電流のばらつきを抑制し、もって有機電界効果型表示装置の各画素における発光輝度を均一化することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の薄膜トランジスタは、ゲート電極を共通としながら、チャネル領域が複数に分かれて形成されており、そのチャネル領域の幅であるチャネル幅は５μｍ以上３０μｍ以下であることを特徴とするものである。
【発明の効果】
【０００８】
このような構造とすることにより、本発明にかかる薄膜トランジスタにおいては、飽和領域におけるドレイン電圧に対するドレイン電流の変化が小さい電気的特性を得ることができ、該薄膜トランジスタから有機発光層へ電流の受け渡しを正確に行うことができる。したがって、本発明にかかる薄膜トランジスタを用いた有機電界効果型表示装置においては、各画素を均一な輝度で発光させることが可能となり、良好な表示特性を得ることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態1．
実施の形態1について図面を用いて説明する。図１は、この発明の実施の形態１における薄膜トランジスタを示す平面図である。また、図１においてＡ−Ａで示される箇所の断面構造を図２に示し、Ｂ−Ｂで示される箇所の断面構造を図３に示す。これらの図において示される薄膜トランジスタの構造は、絶縁性基板１上に形成された透過性絶縁膜であるＳｉＮ膜２やＳｉＯ2膜３上層にあって不純物を含んだ導電性領域であるソース領域７ｂとドレイン領域７ｃ、および前記導電性領域に挟まれるようにして形成されるチャネル領域７ａとを有し、その端部がテーパ−形状に加工された半導体膜であるポリシリコン膜７と、さらにそれらを覆うようにしてポリシリコン膜７に接して広がって形成される絶縁層であるゲート絶縁膜５と、前記チャネル領域７ａと対向してゲート絶縁膜５の上に形成されるゲート電極６と、それらを覆うようにして形成される層間絶縁膜８と、層間絶縁膜８上にあって層間絶縁膜８とゲート絶縁膜５とに設けられたコンタクトホール９、１０を介してそれぞれソース領域７ｂとドレイン領域７ｃと接続するように設けられたソース電極１１とドレイン電極１２とからなるものである。ここで、ポリシリコン膜７の端部にはテーパー形状を形成して、ゲート絶縁膜５が良好に被覆できるように構成しているので、絶縁破壊等の不良を十分抑制することができ、薄膜トランジスタの信頼性の向上に寄与している。また、図示しないが、ここで示した薄膜トランジスタの上部に、ドレイン電極１２上を開口した平坦化膜と、ドレイン電極１２と接続するようにして平坦化膜上に形成されるアノード電極と、アノード電極上に形成されるＥＬ層とカソード電極とを備えた有機電界効果型表示装置をなすことも可能である。
【００１０】
さらに、図１で示すように、ポリシリコン膜７は、ゲート電極６の下でスリット状の開孔部１３を３個有している。３個の開孔部１３があるために、本発明の実施の形態にかかる薄膜トランジスタは、図３に示すように、共通のゲート電極６の下方にチャネル幅Ｗを有する４個のチャネル領域７ａが並んだ構造になっている。すなわち、本発明の実施の形態１に示す薄膜トランジスタとは、機能的にはゲート電極６と導電性領域であるソース領域７ｂとドレイン領域７ｃとを共通にして並列に接続された薄膜トランジスタであることがわかる。ここで、図３に示すように、チャネル幅Ｗとは各々のチャネル領域７ａの平坦部がゲート絶縁膜５と接するトップ側の長さを計った値であり、テーパー形状をなす箇所は含んでいない。また、後述するように、チャネル幅Ｗは５μｍ以上かつ３０μｍ以下であるのが好ましい。
【００１１】
以下、本実施の形態１に示す薄膜トランジスタの構造が、いかにして本発明の課題を解決する手段となりえるのかについての説明を行う。
【００１２】
図４に示すのは、駆動用の薄膜トランジスタと、駆動用の薄膜トランジスタに直列に接続されたＥＬ素子とを模式的に示した図である。図４において、薄膜トランジスタ２１からはゲート２１ａ、ドレイン２１ｂ、ソース２１ｃが出ており、ドレイン２１ｂにＥＬ素子２２が接続されており、ドレイン２１ｂからＥＬ素子２２にはドレイン電流２３が流れている。ソース２１ｃとドレイン２１ｂとの間の電圧Ｖｄｓと、ＥＬ素子２２に印加される電圧ＶELとの和である電圧VTは通常、所定の一定な値に維持されているので、図４に示す回路で流れるドレイン電流２３を求めるためには通常、図５のようなドレイン電流Ｉｄ−ドレイン電圧Ｖｄ特性図を用いる。
【００１３】
図５に示す飽和領域２６において、駆動用薄膜トランジスタの特性曲線２７とＥＬ素子の特性曲線２８との交点である動作点２９の位置が、図４の模式図において流れるドレイン電流２３を表している。したがって、図５の飽和領域２６における薄膜トランジスタ特性曲線２７の傾斜が大きい場合、薄膜トランジスタ特性曲線２７が少し左右にシフトしただけで、ドレイン電流２３が大きく変化することがわかる。最も理想的な特性は、図５の飽和領域２６における薄膜トランジスタ特性曲線２７の傾斜がフラットな特性であり、このときに薄膜トランジスタ特性曲線２７が左右にシフトしてもドレイン電流２３の大きさには影響が無いため、薄膜トランジスタ特性のばらつきによる電流値や発光輝度のばらつきという悪影響もないことになる。
【００１４】
ここで、図５の飽和領域２６における薄膜トランジスタ特性曲線２７を外挿し、ドレイン電流が０Ａとなるときのドレイン電圧をＶａとして、この電圧値Ｖａを薄膜トランジスタの飽和領域におけるドレイン電圧に対するドレイン電流の変化量を示す指標とすることも可能である。この場合、電圧値Ｖａの絶対値が大きいほど、飽和領域２６における薄膜トランジスタ特性曲線２７の傾斜が小さいことを意味し、したがってドレイン電圧に対するドレイン電流の変化が小さいことを意味する。
【００１５】
本発明にかかる薄膜トランジスタの効果を確認するために、チャネル領域の幅であるチャネル幅を変えたときのＶａを測定した。チャネル幅を変えるために以下の方法を用いた。まず、チャネル幅が１００μｍである薄膜トランジスタを形成した。次に、ポリシリコン膜７のチャネル領域７ａにスリット状の開孔部１３を設けることによりチャネル領域を分割し、複数のチャネル領域７ａを備えた薄膜トランジスタを作成した。なお、このとき、全てのチャネル領域の幅を足した値がちょうど１００μｍになるように、チャネル領域１個あたりの幅とチャネル領域の数とを調整した。トランジスタはｎ型とｐ型との２種類について作製し、チャネル長は２０μｍとした。また、印加するゲート電圧は、ソース２１ｃとゲート２１ａとの間を接続した際のダイオード特性にてソース２１ｃとドレイン２１ａとの間に流れる電流量がほぼ1μＡとなる電圧に調整した。以上の条件で測定を行い、Ｖａとチャネル領域１個あたりの幅との関係を示したのが、図６と図７である。図６はｎ型のＴＦＴについて、図７はｐ型のＴＦＴについての測定結果である。
【００１６】
例えば、チャネルを分割しなかった１００μｍの場合と比較して、チャネル領域を２０分割（１個あたりのチャネル幅５μｍ）した薄膜トランジスタのＶａの絶対値はｐ型トランジスタで約１．４倍、ｎ型トランジスタでは２倍以上の値を示し、薄膜トランジスタの飽和領域２６におけるドレイン電圧に対するドレイン電流の変化量が小さくなり、薄膜トランジスタ特性のばらつきによる影響を抑制できていることが確認された。また、上記の効果を得るためにはチャネル領域における一つあたりのチャネル幅Ｗを３０μｍ以下とすればよいことも図６と図７から確認された。したがって、図３に示すようなチャネル領域一つ当たりの幅であるチャネル幅Ｗを３０μｍ以下にすることにより、薄膜トランジスタの飽和領域２６でＥＬ素子２２へ電流を受け渡す際のばらつきを抑制することができるため、各画素を均一な輝度で発光させることが可能となり、表示特性を向上することができるのである。  
【００１７】
このように、チャネル領域を複数形成して、１つのチャネル領域に流れる電流量を小さくすることで、薄膜トランジスタの飽和領域におけるドレイン電圧に対するドレイン電流の変化が小さい特性を得ることができる。本実施の形態１においては、ポリシリコン膜７に３個の開孔部１３を形成することにより、４個のチャネル領域７ａを形成する例について説明したが、パターン面積の制約等の状況に応じて、必要な個数だけ形成してもよい。
【００１８】
また、これらの複数のチャネル領域７ａはソース領域７ｂとドレイン領域７ｃを共通にしているので、トランジスタの大きさを必要以上に大きくする必要はなく、効率的にレイアウトすることが可能となる。さらに、ソース領域７ｂやドレイン領域７ｃを一体としているため、コンタクトホールを形成する際の面積や配置のマージンも増えるという効果もある。
【００１９】
本薄膜トランジスタを有機発光層へ供給する微小電流量を制御する駆動用薄膜トランジスタに用いることにより、薄膜トランジスタの飽和領域におけるドレイン電圧に対するドレイン電流の変化が小さい薄膜トランジスタを得ることができるため、各画素を均一な輝度で発光させることが可能な有機ＥＬ表示装置を得ることができる。
【００２０】
また、有機ＥＬ素子を駆動する薄膜トランジスタだけでなく、薄膜トランジスタをゲート電極およびドレイン電極を接続されたダイオード接続構造を取り、閾値電圧の補正を行う構造を有する薄膜トランジスタに適用することで薄膜トランジスタの特性ばらつきによる表示むらを低減でき、表示特性に優れた表示装置を得ることができる。
【００２１】
次に薄膜トランジスタの製造方法について、図８を参照して詳細に説明を行う。図８は本発明に関わる薄膜トランジスタの製造方法について説明するための断面図であり、図１のＡ−Ａに沿った箇所の断面構造を製造工程ごとに示した図である。なお、薄膜トランジスタとしてはｎ型やｐ型やそれら両者を組み合わせて構成してもよいが、本実施の形態においては説明を簡単にするため、ｐ型のトランジスタを例にあげて説明をする。
【００２２】
図８（Ａ）を参照して、プラズマＣＶＤ（chemical  vapor  deposition）法を用いて、絶縁性基板１の主表面上に、下地絶縁膜となるＳｉＮ膜２、ＳｉＯ２膜３およびアモルファスシリコン膜４を順に形成する。
【００２３】
なお、アモルファスシリコン膜４を形成した後、アモルファスシリコン膜４に含まれるＨ（水素）濃度を低減するため熱処理を実施しても良い。後に続くレーザアニール工程において、アモルファスシリコン膜４中の水素が突沸することによりシリコン膜にクラックが発生することがあるが、この熱処理をレーザアニールの前に行うことにより、そのような不具合を防止できる。
【００２４】
続いてエキシマレーザ（波長３０８ｎｍ）のレーザ光をアモルファスシリコン膜４に向けて照射する。この際、レーザ光は、所定の光学系を通過して線状のビームプロファイルに変換された後、アモルファスシリコン膜４に向けて照射される。このレーザアニール工程によって、アモルファスシリコン膜４を多結晶化し、ポリシリコン膜７を形成する。
【００２５】
なお本実施の形態では、アモルファスシリコン膜４の多結晶化にエキシマレーザを用いたが、これに限定されるものではない。たとえば、ＹＡＧレーザやＣＷレーザ（continuous-wave  laser）を用いても良く、熱アニールを実施しても良い。熱アニールを実施する場合、Ｎｉ（ニッケル）などの触媒を使用すれば、より大きい粒径のポリシリコン膜７を得ることができる。
【００２６】
図８（Ｂ）を参照して、ポリシリコン膜７上にレジストを塗布した後、写真製版工程により所定のパターンを有するレジスト膜１４を形成する。図８（Ｃ）を参照して、レジスト膜１４をマスクとしてポリシリコン膜７をエッチングし、ポリシリコン膜７を図１に示したような所定の形状とした後、レジスト膜１４を除去する。なお、チャネル領域７ａにおけるスリット状の開孔部１３もこの工程で形成する。また、図２でも見たようにゲート絶縁膜５が良好にポリシリコン膜７を被覆するためには、ポリシリコン膜７のパターン端部はテーパー形状となるように形成するのがよく、そのためには、ＲＩＥ（リアクティブ・イオン・エッチング）モードを用いたレジスト後退法によるドライエッチングを実施するとよい。
【００２７】
ここで、チャネル領域７ａのチャネル幅Ｗとポリシリコン膜７のパターン端部のテーパー形状における勾配角度との関係を図９に示す。チャネル領域７ａにおいて、一つあたりのチャネル幅Ｗを５μｍ未満とすると、ポリシリコン膜７の勾配角度は２５°から急激に増大する傾向がみられ、この場合にはゲート絶縁膜５の被覆性に悪影響を与え、薄膜トランジスタの信頼性を劣化させるおそれがある。これは、形成しようとするチャネル幅が狭い場合、レジスト膜１４の端部自体がテーパー形状でなく垂直になってしまい、上述のレジスト後退法を用いたエッチングが困難になるためと考えられる。一方、チャネル幅を５μｍ以上とすると、ポリシリコン膜の勾配角度を２５°以下に抑制することができるので、ゲート絶縁膜の被覆性ならびに薄膜トランジスタの信頼性を向上することができる。さらに、チャネル領域におけるひとつあたりのチャネル幅を５μｍ以上かつ３０μｍ以下とすることにより、信頼性だけでなく、ドレイン電流のドレイン電圧依存性の低減効果によって特性のばらつきの影響を抑制することが可能な薄膜トランジスタを形成することができる。
【００２８】
続いてＣＶＤ法などを用いて、ポリシリコン膜７が被覆されるように厚さが１００ｎｍ程度のゲート絶縁膜５を形成する。ゲート絶縁膜５を形成するには、例えば、図８（Ｃ）まで処理が完了した基板を真空チャンバ内で約３５０℃に加熱した状態で、ＴＥＯＳガスを０．１ＳＬＭ、Ｏ2ガスを５ＳＬＭ導入し、真空チャンバ内の圧力を１５０Ｐａになるように制御し、ＲＦパワーを２０００Ｗ印加してプラズマ放電を生じさせることにより、酸化シリコン膜を堆積してもよい。
【００２９】
図８（Ｄ）を参照して、スパッタリング法等の方法により、ゲート絶縁膜５上にゲート電極６を形成するための金属膜を成膜する。この金属膜上に、所定の開口パターンを有する図示しないレジスト膜を形成する。そのレジスト膜をマスクとして金属膜をエッチングし、ゲート電極６を形成する。その後、レジスト膜を除去する。ここで形成されたゲート電極６は、図１に示したようにポリシリコン膜７に形成した開孔部１３を横切るように構成される。
【００３０】
イオンドーピング法を用いて、ボロンを所定のドーズ量でポリシリコン膜７に向けて注入する。このとき、ゲート電極６がマスクとなり、ボロンがポリシリコン膜７の両端に注入されることによって、ポリシリコン膜７に、導電性領域であるソース領域７ｂとドレイン領域７ｃとが形成される。また、ゲート電極６がマスクとなることによりボロンが注入されなかった領域は、チャネル領域７ａとなる。なお、ここでチャネル領域７ａと導電性領域との間に公知のＬＤＤ領域を形成してもよい。
【００３１】
図８（Ｅ）を参照して、ゲート絶縁膜５上に、ゲート電極６を覆う層間絶縁膜８を形成する。続いて、ドーピングしたイオンを活性化するために４５０℃程度の熱処理を施す。層間絶縁膜８上に所定の開口パターンを有する図示しないレジスト膜を形成する。レジスト膜をマスクとして層間絶縁膜８およびゲート絶縁膜５にエッチングを行ない、ソース領域７ｂとドレイン領域７ｃにそれぞれ到達するコンタクトホール９、１０を形成する。その後、レジスト膜を除去する。
【００３２】
図８（Ｆ）を参照して、コンタクトホール９、１０をそれぞれ充填するとともに、層間絶縁膜８上に図１に示すような所定の形状を有するソース電極１１、ドレイン電極１２を形成する。
【００３３】
このようにして、本実施の形態１における薄膜トランジスタが完成する。この薄膜トランジスタを有機電界効果型表示装置に適用した場合の効果については既に記載したとおりである。さらに、図８（Ｆ）で示した薄膜トランジスタの上部に、ドレイン電極１２上を開口した平坦化膜を形成し、ドレイン電極１２と接続するようにして平坦化膜上にアノード電極を形成し、アノード電極上にＥＬ層とカソード電極とを形成した後に封止することにより有機電界効果型表示装置を形成することも可能である。
実施の形態２
【００３４】
本実施の形態１では、チャネル領域７ａに形成したスリット状の開孔部１３はゲート電極６を横切るように形成したが、図１０に示すように、スリット状の開孔部１３はゲート電極６と重なる領域にのみ形成してもよい。図１０においては、ゲート電極６の下部に相当する領域には不純物が導入されていないため、複数のチャネル領域７ａと一括して接続され、かつ、導電性領域であるソース領域７ｂあるいはドレイン領域７ｃとも接続しているチャネル領域連結領域１５が存在する点が図１と異なっている。すなわち、複数のチャネル領域７ａは、不純物が導入されていないチャネル連結領域１５を介して、導電性領域であるソース領域７ｂあるいはドレイン領域７ｃと接続されている。本実施の形態２に示す薄膜トランジスタにおいても、本実施の形態１と同様の効果を得ることができる。
【００３５】
また、本薄膜トランジスタのチャネル長を充分長くすることにより、薄膜トランジスタ特性の飽和領域におけるドレイン電圧に対するドレイン電流の変化量を小さくすることができ、さらにドレイン耐圧が向上して薄膜トランジスタの信頼性を向上することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態の薄膜トランジスタを示す平面図である。
【図２】本発明の第１の実施の形態の薄膜トランジスタを示す断面図である。
【図３】本発明の第１の実施の形態の薄膜トランジスタを示す断面図である。
【図４】薄膜トランジスタとＥＬ素子との接続状態を示した回路図である。
【図５】薄膜トランジスタからＥＬ素子への電流の受け渡しを説明するための図である。
【図６】本発明のｎ型薄膜トランジスタのＶａとチャネル幅との依存性を示すグラフである。
【図７】本発明のｐ型薄膜トランジスタのＶａとチャネル幅との依存性を示すグラフである。
【図８】本発明の薄膜トランジスタの製造方法を示す工程ごとの断面図である。
【図９】本発明のチャネル幅に対するポリシリコン膜の勾配角度の関係を示すグラフである。
【図１０】本発明の第２の実施の形態の薄膜トランジスタを示す平面図である。
【符号の説明】
【００３７】
１：絶縁性基板、２：ＳｉＮ膜、３：ＳｉＯ２膜、４：アモルファスシリコン膜、
５：ゲート絶縁膜、６：ゲート電極、７：ポリシリコン膜、７ａ：チャネル領域、
７ｂ：ソース領域、７ｃ：ドレイン領域、８：層間絶縁膜、
９、１０：コンタクトホール、１１：ソース電極、１２：ドレイン電極、
１３：開孔部、１４；レジスト膜、１５：チャネル領域連結領域、
２１：薄膜トランジスタ、２１ａ：ゲート、２１ｂ：ドレイン、２１ｃ：ソース、２２：ＥＬ素子、
２３：ドレイン電流、２６：飽和領域、２７：薄膜トランジスタの特性曲線、
２８：ＥＬ素子の特性曲線、２９：動作点
【図１】
2007005395.tif 000003
【図２】
2007005395.tif 000004
【図３】
2007005395.tif 000005
【図４】
2007005395.tif 000006
【図５】
2007005395.tif 000007
【図６】
2007005395.tif 000008
【図７】
2007005395.tif 000009
【図８】
2007005395.tif 000010
【図９】
2007005395.tif 000011
【図１０】
2007005395.tif 000012