(57)【要約】  【課題】  電力化の際に発生する下位の桁の切り捨てを最小限に抑えるＤＬＬ装置を提供する。  【解決手段】  固定小数点演算を行うディジタル信号処理により、アーリパスとレイトパスのそれぞれの電力化を行うＤＬＬ装置であって、アーリパスのレベルとレイトパスのレベルを表現する桁数から固定小数点演算の有効桁数までのマージンをそれぞれ測定し、測定結果を前記アーリパスのマージンとレイトパスのマージンとするマージン測定部３１と、アーリパスのマージンとレイトパスのマージンの比較を行い、小さい方を最小マージンとする最小マージン決定部３２と、アーリパスとレイトパスに対して、最小マージンをシフト量とした桁上げを行うシフト部３３と、桁上げされたアーリパスとレイトパスの電力化を行う電力化部２２とを備えたものである。  【選択図】  図１
2007067529.tif 000002
【特許請求の範囲】
【請求項１】
固定小数点演算を行うディジタル信号処理により、アーリパスとレイトパスのそれぞれの電力化を行うＤＬＬ装置であって、
前記アーリパスのレベルと前記レイトパスのレベルを表現する桁数から前記固定小数点演算の有効桁数までのマージンをそれぞれ測定し、測定結果を前記アーリパスのマージンと前記レイトパスのマージンとするマージン測定部と、
前記アーリパスのマージンと前記レイトパスのマージンの比較を行い、小さい方を最小マージンとする最小マージン決定部と、
前記アーリパスと前記レイトパスに対して、前記最小マージンをシフト量とした桁上げを行うシフト部と、
前記シフト部により桁上げされた前記アーリパスと前記レイトパスの電力化を行う電力化部と、
を備えてなるＤＬＬ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号処理によりＤＬＬ処理を実行するＤＬＬ装置に関するものである。
【背景技術】
【０００２】
スペクトラム拡散通信やＣＤＭＡ（Code Division Multiple Access）におけるパス追従精度向上の方法として、ＤＬＬ（Delay Locked Loop）装置が用いられている。従来、このＤＬＬ装置は、ＬＳＩ（Large Scale Integration）やＤＳＰ（Digital Signal Processor）により実現されている。ＤＬＬ装置は、メイン（Main）パスに対するアーリ（Early）パスとレイト（Late）パスを求め、位相回転を除去するためにアーリパスとレイトパスのパスレベルをそれぞれ二乗する電力化を行う。
【０００３】
なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。このＤＬＬは、ＤＳＰで構成され、チップ単位でデータが連続するようにオーバサンプル毎に受信データを分離して記憶し、アーリパス及びレイトパスについて相関演算を行うものである。
【特許文献１】特開２００５−１３６７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＬＳＩやＤＳＰはディジタル回路であるために有効桁数が存在する。電力化の際にパスレベルを整数型として扱うとオーバーフローする恐れがあり、また、固定小数点型で扱うと下位の桁が切り捨てられ、誤差が生じるという問題がある。
【０００５】
例えば、有効桁数を３２ｂｉｔとするとき、パスレベルを整数型として扱う場合の計算結果の例を以下に示す。
【０００６】
０ｘ００００ＦＦＦＦ  ×  ０ｘ００００ＦＦＦＦ
＝  ０ｘＦＦＦＥ０００１
０ｘ０００１００００  ×  ０ｘ０００１００００
＝  ０ｘ０
【０００７】
同様に、パスレベルを固定小数点型として扱う場合の計算結果の例を以下に示す。
【０００８】
０ｘ００００ＦＦＦＦ  ×  ０ｘ００００ＦＦＦＦ
＝  ０ｘ０
０ｘ０００１００００  ×  ０ｘ０００１００００
＝  ０ｘ１
【０００９】
本発明は上述した問題点を解決するためになされたものであり、電力化の際に発生する下位の桁の切り捨てを最小限に抑えるＤＬＬ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、固定小数点演算を行うディジタル信号処理により、アーリパスとレイトパスのそれぞれの電力化を行うＤＬＬ装置であって、前記アーリパスのレベルと前記レイトパスのレベルを表現する桁数から前記固定小数点演算の有効桁数までのマージンをそれぞれ測定し、測定結果を前記アーリパスのマージンと前記レイトパスのマージンとするマージン測定部と、前記アーリパスのマージンと前記レイトパスのマージンの比較を行い、小さい方を最小マージンとする最小マージン決定部と、前記アーリパスと前記レイトパスに対して、前記最小マージンをシフト量とした桁上げを行うシフト部と、前記シフト部により桁上げされた前記アーリパスと前記レイトパスの電力化を行う電力化部とを備えたものである。
【００１１】
また、本発明に係るＤＬＬ装置において、最小マージン決定部は、更に、前記アーリパスのマージンと前記レイトパスのマージンから求めた最小マージンと、過去の最小マージンとの比較を行い、小さい方の値を新たな最小マージンとすることを特徴とするものである。
【００１２】
また、本発明に係るＤＬＬ装置において、前記シフト部は、予め設定されたシフト量を用いることが指示された場合、前記アーリパスと前記レイトパスに対して前記予め設定されたシフト量の桁上げを行うことを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、電力化の際に発生する下位の桁の切り捨てを最小限に抑えることにより、精度の高いパス追従を行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１５】
まず、本発明に係るＤＬＬ装置の構成について説明する。
【００１６】
図１は、本発明に係るＤＬＬ装置の構成の一例を示すブロック図である。このＤＬＬ装置は、逆拡散部１１、位相補償部１２、パイロットパターン乗算部１３、電圧加算部１４、電圧加算結果記憶部１５、語長調整部２１、電力化部２２、重み付け平均化部２３、重み付け平均結果記憶部２４で構成される。語長調整部１５は、マージン測定部３１、最小マージン決定部３２、シフト部３３、最小マージン記憶部３４、語長調整設定記憶部３５で構成される。本実施の形態におけるＤＬＬ装置における各部は、ＤＳＰにおけるソフトウェアとして実装される。また、本実施の形態で用いるＤＳＰは、固定小数点演算を行う。
【００１７】
語長調整設定記憶部３５には、「自動語長調整を行う」、「手動語長調整を行う」、「語長調整を行わない」のいずれかを示す動作設定と、手動語長設定を行う場合の桁上げのシフト量を示す手動シフト量設定が、予め記憶されている。
【００１８】
本発明に係るＤＬＬ装置の動作について説明する。
【００１９】
図２は、本発明に係るＤＬＬ装置の動作の一例を示すフローチャートである。このフローは、シンボル毎、チャネル毎に繰り返し実行される。まず、逆拡散部１１は、外部から入力される受信信号を用いて、アーリパスとレイトパスの逆拡散を行う（Ｓ１１）。次に、位相補償部１２は、アーリパスとレイトパスのそれぞれの逆拡散結果に対して、位相補償を行う(Ｓ１２)。次に、パイロットパターン乗算部１３は、アーリパスとレイトパスのそれぞれの位相補償結果に対して、パイロットパターンの乗算を行う(Ｓ１３)。次に、電圧加算部１４は、アーリパスとレイトパスのそれぞれのパイロットパターン乗算結果に対して、電圧加算結果記憶部１５に記憶されているアーリパスとレイトパスのそれぞれの前シンボルまでの電圧加算結果を加算する電圧加算を行い、電圧加算結果を電圧加算結果記憶部１５に記憶させる（Ｓ１４）。
【００２０】
次に、語長調整部２１は、アーリパスとレイトパスのそれぞれの電圧加算結果に対して、後述する語長調整を行う（Ｓ２１）。次に、電力化部２２は、アーリパスとレイトパスのそれぞれの語長調整結果に対して、電力化（二乗計算）を行う（Ｓ２２）。次に、重み付け平均部は、アーリパスとレイトパスのそれぞれの電力化結果と、重み付け平均結果記憶部２４に記憶されているアーリパスとレイトパスのそれぞれの前スロットまでの重み付け平均結果との、重み付け平均を行い、重み付け平均結果を重み付け平均結果記憶部２４に記憶させると共に、重み付け平均結果を外部へ出力し（Ｓ２３）、このフローを終了する。
【００２１】
次に、語長調整の動作について説明する。図３は、本発明に係る語長調整の動作の一例を示すフローチャートである。まず、マージン測定部３１は、アーリパスとレイトパスのそれぞれのパスレベルを測定することにより、パスレベルを表現する桁数が、固定小数点演算の有効桁数で表現可能な最小値まで何ｂｉｔのマージンがあるかを測定する（Ｓ３１）。次に、最小マージン決定部３２は、アーリパスとレイトパスのマージンを比較し、小さい方のマージンを最小マージンして決定する（Ｓ３２）。次に、最小マージン決定部３２は、現ブロックが先頭ブロックであるか否かの判断を行う（Ｓ３３）。先頭ブロックである場合（Ｓ３３，Ｙ）、処理Ｓ３５へ移行する。一方、先頭ブロックでない場合、すなわち２番目以降のブロックである場合（Ｓ３３，Ｎ）、決定した最小マージンと、最小マージン記憶部３４に記憶された前ブロックの最小マージンとを比較し、小さい方を新たな最小マージンとして決定する（Ｓ３４）。次に、最小マージン決定部３２は、決定した最小マージンを最小マージン記憶部３４に記憶させる（Ｓ３５）。
【００２２】
次に、シフト部３３は、語長調整設定記憶部３５に記憶された動作設定に従って、自動語長調整を行うか否かの判断を行う（Ｓ４１）。自動語長調整を行う場合（Ｓ４１，Ｙ）、シフト部３３は、自動語長調整として、アーリパスとレイトパスのそれぞれの電圧加算結果に対して、最小マージン決定部３２により決定された最小マージンをシフト量とした桁上げを行い（Ｓ４２）、このフローを終了する。一方、自動語長調整を行わない場合（Ｓ４１，Ｎ）、シフト部３３は、語長調整設定記憶部３５に記憶された動作設定に従って、手動語長調整を行うか否かの判断を行う（Ｓ４３）。手動語長調整を行う場合（Ｓ４３，Ｙ）、シフト部３３は、手動語長調整として、語長調整設定記憶部３５に記憶された手動シフト量設定をシフト量とした桁上げを行い（Ｓ４４）、このフローを終了する。一方、手動語長調整を行わない場合（Ｓ４３，Ｎ）、シフト部３３は、桁上げを行わず、このフローを終了する。
【００２３】
また、本実施の形態において、語長調整設定記憶部３５に記憶された動作設定と手動シフト量設定を用いるとしたが、語長調整設定記憶部３５を用いずに、常に自動語長設定を行っても良い。
【００２４】
また、本発明に係るＤＬＬ装置は、無線受信装置に容易に適用することができ、無線受信装置の性能をより高めることができる。ここで、無線受信装置には、例えばスペクトラム拡散やＣＤＭＡを用いた携帯電話機、携帯電話基地局、無線ＬＡＮ（Local Area Network）等が含まれ得る。
【図面の簡単な説明】
【００２５】
【図１】本発明に係るＤＬＬ装置の構成の一例を示すブロック図である。
【図２】本発明に係るＤＬＬ装置の動作の一例を示すフローチャートである。
【図３】本発明に係る語長調整の動作の一例を示すフローチャートである。
【符号の説明】
【００２６】
１１  逆拡散部、１２  位相補償部、１３  パイロットパターン乗算部、１４  電圧加算部、１５  電圧加算結果記憶部、２１  語長調整部、２２  電力化部、２３  重み付け平均化部、２４  重み付け平均結果記憶部、３１  マージン測定部、３２  最小マージン決定部、３３  シフト部、３４  最小マージン記憶部、３５  語長調整設定記憶部。
【図１】
2007067529.tif 000003
【図２】
2007067529.tif 000004
【図３】
2007067529.tif 000005