(57)【要約】【課題】複合下地材上の層間絶縁層に対してレーザー照射を行うことにより、形状のよいビア穴を確実にかつ効率よく形成でき、もって電気的特性や信頼性等に優れた配線基板を製造すること。【解決手段】ＣＡＤ装置２０１を用いた設計段階で、位置情報及び寸法情報を含む既存のビア穴形成用データ２１８に、下地材識別情報としての構成名称を付加する。レーザー加工装置２０２は、ビア穴形成用データ２１８を取り込み、そのデータ２１８に含まれる構成名称に基づいて、レーザーユニット２２０のレーザー照射条件の設定を変更する。レーザー加工装置２０２において、そのレーザー照射条件に基づいてレーザー２２４を照射することにより、配線基板１０の樹脂絶縁層にビア穴を形成する。【選択図】  図４
2007266148.tif 000002
【特許請求の範囲】
【請求項１】
第１下地材及び前記第１下地材とは異種の第２下地材を用いた複合下地材の主面上に樹脂絶縁層を設け、前記樹脂絶縁層に対してレーザーを照射することにより、前記樹脂絶縁層における前記第１下地材上の領域に第１ビア穴を形成し、前記樹脂絶縁層における前記第２下地材上の領域に第２ビア穴を形成するビア穴形成工程を含む配線基板の製造方法であって、
位置情報及び寸法情報を含む既存のビア穴形成用データに、下地材識別情報を付加する情報付加工程と、
前記情報付加工程にて付加された下地材識別情報に基づいて、レーザー照射装置のレーザー照射条件の設定を変更する照射条件設定変更工程と、
前記照射条件設定変更工程にて設定変更したレーザー照射条件に従って、所定位置にレーザーを照射する照射工程と
を含むことを特徴とする配線基板の製造方法。
【請求項２】
前記照射条件設定変更工程において、レーザービーム径、レーザーショット回数及びレーザー強度のうちの少なくとも１つの設定を変更することを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記配線基板は、収容穴部を有する樹脂製のコア基板を前記第１下地材として備え、内部にビア導体が形成され前記収容穴部内に収容固定された埋め込み用セラミックチップを前記第２下地材として備えるセラミックチップ内蔵配線基板であることを特徴とする請求項１または２に記載の配線基板の製造方法。
【請求項４】
前記配線基板は、複数の収容穴部を有する樹脂製のコア基板を前記第１下地材として備え、内部にビア導体が形成され前記複数の収容穴部内にそれぞれ収容固定された複数の埋め込み用セラミックチップを前記第２下地材として備える多数個取り用のセラミックチップ内蔵配線基板であることを特徴とする請求項１または２に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板の製造方法に係り、特にはレーザーを用いたビア穴形成工程に特徴を有する配線基板の製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのＣＰＵなどに使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載し、そのＩＣチップ搭載用配線基板をマザーボード上に搭載するという手法が採用される。この種のＩＣチップ搭載用配線基板としては、例えば、高分子材料製のコア基板内にセラミックチップを埋め込んでコア部を構成し、そのコア部の表面及び裏面にビルドアップ層を形成したものが従来提案されている（例えば、特許文献１参照）。
【０００３】
上記従来のＩＣチップ搭載用配線基板は、例えば以下のような手順で製造される。まず、コア表面及びコア裏面の両方にて開口する収容穴部を有する高分子材料製のコア基板を準備する。併せて、チップ表面及びチップ裏面にそれぞれ複数の端子電極を突設した埋め込み用セラミックチップを準備する。次に、コア基板裏面側に粘着テープを貼り付けるテーピング工程を行い、収容穴部のコア基板裏面側開口をあらかじめシールする。そして、収容穴部内に埋め込み用セラミックチップを収容して、チップ裏面を粘着テープの粘着面に貼り付けて仮固定する。次に、収容穴部の内面と埋め込み用セラミックチップの側面との隙間を樹脂充填剤で埋めた後にそれを硬化させる固定工程を行い、コア基板に埋め込み用セラミックチップを固定する。この後、コア基板及び埋め込み用セラミックチップからなるコア部の表面及び裏面に対して、高分子材料を主体とする層間絶縁層（樹脂絶縁層）の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。その結果、所望のＩＣチップ搭載用配線基板が得られる。
【特許文献１】特開２００１−２２３２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、埋め込み用セラミックチップは厚さばらつきや反りがあるため、従来の製造方法において、コア基板の表面と面一になるように（高さが一致するように）セラミックチップをコア基板に固定することは困難である。従って、図１０に示されるように、コア基板３００とセラミックチップ３０１とからなる複合下地材の表面に樹脂絶縁層３０３を形成する場合、その樹脂絶縁層３０３には厚さばらつきが生じてしまう。なお、図１０では、セラミックチップ３０１がコア基板３００よりも薄いため、セラミックチップ３０１上での樹脂絶縁層３０３の厚さは、コア基板３００上よりも厚くなっている。この樹脂絶縁層３０３には、導体層との接続を図るためのビア穴３０４及びビア導体３０６が形成される（図１１参照）。具体的には、レーザー照射装置により所定位置にレーザーが照射されることでビア穴３０４が形成される。そしてこのように形成されたビア穴３０４内にめっきを施すことによってビア導体３０６が形成される。
【０００５】
しかしながら、従来の製造方法においては同一面に対するレーザービア加工では同じ条件（単一条件）を設定しており、とりわけ下地（セラミックチップ３０１やコア基板３００）の材料の違いなどを考慮して照射条件を変更するようなことは実施されていない。そのため、セラミックチップ３０１上の樹脂絶縁層３０３に形成されるビア穴３０４とコア基板３００上の樹脂絶縁層３０３に形成されるビア穴３０４とでは、樹脂絶縁層３０３の厚さに応じてビア形状にばらつきが生じてしまう。このように、レーザー照射条件が適合していないと、ビア穴３０４の形状のばらつきが発生するため、ビア導体３０６の高抵抗化や未接続といった電気的な不具合が引き起こされる可能性も高くなる。
【０００６】
そこで、より高品質かつ高信頼性の配線基板を得たい場合には、それぞれの下地材に適したレーザー照射条件を設定し、下地材の種類にかかわらず均一な形状のビア穴３０４を形成することが本来的に望ましい。下地材を考慮したビア形成方法としては、ＣＣＤ装置などの撮像手段で画像を得てこれを画像処理したデータを、穴明けの直前にレーザー照射装置に取り込み、これに基づいて演算して照射条件を設定変更することが考えられる。しかし、この方法では処理時間が長くなり、配線基板の生産性が低下する。特に、多数個取りの手法で製造される配線基板では、下地の種類を区別すべき領域の数が多くなるので、処理時間が大きな問題になる。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、複合下地材上の樹脂絶縁層に対してレーザー照射を行うことにより、形状のよいビア穴を確実にかつ効率よく形成でき、もって電気的特性や信頼性等に優れた配線基板を製造することができる配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
そして上記課題を解決するための手段（手段１）としては、第１下地材及び前記第１下地材とは異種の第２下地材を用いた複合下地材の主面上に樹脂絶縁層を設け、前記樹脂絶縁層に対してレーザーを照射することにより、前記樹脂絶縁層における前記第１下地材上の領域に第１ビア穴を形成し、前記樹脂絶縁層における前記第２下地材上の領域に第２ビア穴を形成するビア穴形成工程を含む配線基板の製造方法であって、位置情報及び寸法情報を含む既存のビア穴形成用データに、下地材識別情報を付加する情報付加工程と、前記情報付加工程にて付加された下地材識別情報に基づいて、レーザー照射装置のレーザー照射条件の設定を変更する照射条件設定変更工程と、前記照射条件設定変更工程にて設定変更したレーザー照射条件に従って、所定位置にレーザーを照射する照射工程とを含むことを特徴とする配線基板の製造方法をその要旨とする。
【０００９】
従って、手段１の製造方法によると、ビア穴形成用データに付加された下地材識別情報に基づいて、下地材に応じた最適なレーザー照射条件を設定することができる。そして、そのレーザー照射条件に従ってレーザーを照射することにより、下地材にかかわらず、形状のよいビア穴を確実にかつ効率よく形成できる。その結果、例えば、第１下地材と第２下地材との主面の位置がずれその主面上の樹脂絶縁層に厚さばらつきがあったとしても、第１下地材上の領域の第１ビア穴と第２下地材上の領域の第２ビア穴とを均一に形成することができる。よって、ビア導体の高抵抗化や未接続を回避することができ、電気的特性や信頼性等に優れた配線基板を製造することができる。
【００１０】
前記照射条件設定変更工程において、レーザービーム径、レーザーショット回数及びレーザー強度のうちの少なくとも１つの設定を変更することがよい。このように設定を変更することにより、第１下地材と第２下地材との主面上に形成された樹脂絶縁層に厚さばらつきがあったとしても、第１ビア穴と第２ビア穴とを均一に形成することができる。
【００１１】
前記配線基板は、収容穴部を有する樹脂製のコア基板を前記第１下地材として備え、内部にビア導体が形成され前記収容穴部内に収容固定された埋め込み用セラミックチップを前記第２下地材として備えるセラミックチップ内蔵配線基板であることがよい。この場合、埋め込み用セラミックチップには厚さばらつきがあるため、そのセラミックチップとコア基板との主面の位置がずれ、樹脂絶縁層に厚さばらつきが生じやすい。しかし、下地材（セラミックチップ及びコア基板）に応じた最適なレーザー照射条件でビア穴を形成することにより、第１ビア穴と第２ビア穴とを均一に形成することができる。よって、電気的特性や信頼性等に優れたセラミックチップ内蔵配線基板を製造することができる。
【００１２】
前記配線基板は、複数の収容穴部を有する樹脂製のコア基板を前記第１下地材として備え、内部にビア導体が形成され前記複数の収容穴部内にそれぞれ収容固定された複数の埋め込み用セラミックチップを前記第２下地材として備える多数個取り用のセラミックチップ内蔵配線基板であることがよい。この多数個取り用のセラミックチップ内蔵配線基板では、既存のビア穴形成用データである位置情報のみで下地材（コア基板またはセラミックチップ）を判定することは困難となるため、レーザー加工の処理時間も長くなることが懸念される。これに対して、ビア穴形成用データに下地材識別情報を付加し、その下地材識別情報に基づいてレーザー加工を行うことにより、複数のビア穴を効率よく形成することができ、レーザー加工の処理時間を短縮することができる。
【００１３】
上記コア基板は、配線基板におけるコア部の一部分をなすものであって、例えばコア主面及びその裏面側に位置するコア裏面を有する平板状に形成される。かかるコア基板は、埋め込み用セラミックチップを収容するための収容穴部を１つまたは２つ以上有している。この収容穴部は、コア主面及びコア裏面の両方にて開口する貫通穴であってもよいほか、コア主面またはコア裏面にて開口する非貫通穴であってもよい。
【００１４】
前記コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００１５】
上記埋め込み用セラミックチップとしては、例えば、チップ主面及びその反対側に位置するチップ裏面を有する板状のセラミック焼結体が好適である。このセラミック焼結体としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなセラミックキャパシタを実現しやすくなる。
【００１６】
セラミックチップの内部には内部導体が形成されている。このような内部導体を形成する材料としては特に限定されないが、セラミックと同時に焼結しうる金属、例えば、ニッケル、モリブデン、タングステン、チタン等の使用が好適である。なお、低温焼成セラミックの焼結体を選択した場合、内部導体を形成する材料として、さらに銅や銀などの使用が可能となる。内部導体は、セラミック焼結体の厚さ方向に延びるビア導体であってもよく、セラミック焼結体の面方向に延びる内層導体層であってもよい。
【００１７】
ここで埋め込み用セラミックチップは、セラミック誘電体層を介して第１内部電極層と第２内部電極層とが交互に積層配置された構造のセラミックキャパシタであってもよい。このようにキャパシタとしての機能を付与した埋め込み用セラミックチップを用いた場合、例えば半導体集積回路素子の近傍に配置されることで浮遊インダクタンスを確実に低下させることができるため、半導体集積回路素子を安定的に動作させることが可能となる。
【００１８】
上記配線基板には、高分子材料を主体とする層間絶縁層及び導体層を交互に接続した構造を有するビルドアップ層が形成されていてもよい。ビルドアップ層はコア部の片面にのみ形成されていてもよく、コア部の両面に形成されていてもよい。なお、コア主面及び前記チップ主面の上に形成されたビルドアップ層については、その表面においてセラミックチップに対応した領域に半導体素子搭載部が設定される。このような半導体素子搭載部に半導体素子が搭載可能であるため、コア基板に半導体素子搭載部を設けた場合に比べて半導体素子との熱膨張係数差を小さくすることができる。従って、半導体素子に作用する熱応力の影響を軽減しやすい構造となっている。
【００１９】
以下、配線基板の製造方法について説明する。
【００２０】
準備工程では、セラミックチップと、それを収容固定するための収容穴部を有するコア基板とを、従来周知の手法により作製し、あらかじめ準備しておく。
【００２１】
固定工程では、コア基板の裏面側にマスキング材を貼り付けて収容穴部の裏面側開口をあらかじめシールした後、その収容穴部内にセラミックチップを収容する。ここで、マスキング材として粘着テープを使用した場合、その粘着テープの粘着面に埋め込み用セラミックチップを貼り付けて仮固定する。この状態で収容穴部の内面と埋め込み用セラミックチップの側面との隙間には、高分子材料製の樹脂充填剤が充填される。樹脂充填剤としては熱硬化性樹脂が好適であり、これを使用した場合には充填後に加熱処理が行われる。その結果、硬化した樹脂充填剤により埋め込み用セラミックチップが収容穴部内に固定される。
【００２２】
絶縁層形成工程では、複合下地材の主面（コア基板及びセラミックチップの上面）に樹脂絶縁層を形成する。
【００２３】
続くビア穴形成工程では、ビア穴形成用データの下地材識別情報に基づいて、レーザー照射条件を設定し、その照射条件に基づいてレーザー加工を実施する。このレーザー加工よって、樹脂絶縁層におけるコア基板上の領域に複数の第１ビア穴を形成するとともに、セラミックチップ上の領域に複数の第２ビア穴を形成する。なお、下地材識別情報は、ＣＡＤ装置において配線基板の設計段階で既存のビア穴形成用データ（各ビア穴の位置情報や寸法情報）に付加される。
【００２４】
次いで、複数のビア穴内のスミアを除去するデスミア処理を行った後、めっきを行って複数のビア穴内にビア導体を形成する。ここで、ビア導体はコンフォーマルビアであってもフィルドビアであってもよいが、低抵抗化の観点からフィルドビアであることが好ましい。なお、コンフォーマルビアとは、ビア穴の形状に沿って均一な厚さのめっき層が形成され、それゆえビア穴が完全にはめっき層で充填されておらず、窪みを有するタイプのビアを指している。これに対してフィルドビアとは、めっき層の厚さが均一ではなく、そのめっき層によってビア穴が完全に充填されており、窪みを有しないタイプのビアを指している。
【００２５】
続くビルドアップ工程では、ビア形成工程の後、従来周知の手法に基づいて複合下地材の主面側（コア基板及びセラミックチップの上面側）に、導体層、樹脂絶縁層、端子パッド、ソルダーレジスト、はんだバンプ等を形成し、ビルドアップ層を形成する。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００２７】
図１に示されるように、本実施形態のセラミックチップ内蔵配線基板１０は、ＩＣチップ搭載用の配線基板であって、ガラスエポキシからなる略矩形板状のコア基板１１と、コア基板１１の上面１２（主面）上に形成されるビルドアップ層３１と、コア基板１１の下面１３上に形成されるビルドアップ層３２とからなる。コア基板１１における複数箇所にはスルーホール導体１６が形成されている。かかるスルーホール導体１６は、コア基板１１の上面１２側と下面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１の上面１２及び下面１３には、銅からなる導体層４１がパターン形成されており、各導体層４１は、スルーホール導体１６に電気的に接続されている。
【００２８】
コア基板１１の上面１２上に形成されたビルドアップ層３１は、エポキシ樹脂からなる２層の樹脂絶縁層３３，３５（いわゆる層間絶縁層）と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。また、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、ＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。なお、各端子パッド４４及び各はんだバンプ４５は、ビルドアップ層３１においてセラミックキャパシタ１０１の真上の領域内に位置しており、この領域が半導体素子搭載部２３となる。
【００２９】
第１層の樹脂絶縁層３３内には、第１下地材としてのコア基板１１上の領域に複数の第１ビア穴５１及び第１ビア導体５２が設けられ、第２下地材としてのセラミックキャパシタ１０１上の領域に複数の第２ビア穴５３及び第２ビア導体５４が設けられている。第２層の樹脂絶縁層３５内には、セラミックキャパシタ１０１上の領域に複数のビア穴５５及びビア導体５６が設けられている。これらビア導体５２，５４，５６を介して導体層４１，４２及び端子パッド４４が相互に電気的に接続されている。
【００３０】
コア基板１１の下面１３上に形成されたビルドアップ層３２は、上述したビルドアップ層３１とほぼ同じ構造を有している。即ち、ビルドアップ層３２は、エポキシ樹脂からなる２層の樹脂絶縁層３４，３６と、導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３６の下面上における複数箇所には、ビア導体５６を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、配線基板１０は図示しないマザーボード上に実装される。
【００３１】
前記コア基板１１は、上面１２の中央部及び下面１３の中央部にて開口する平面視で矩形状の収容穴部９１を有している。即ち、収容穴部９１は貫通穴部である。収容穴部９１内には、セラミックキャパシタ１０１（埋め込み用セラミックチップ）が、埋め込んだ状態で収容されている。本実施形態のセラミックキャパシタ１０１は、縦１２．０ｍｍ×横１２．０ｍｍ×厚さ０．８０ｍｍの矩形平板状である。また、収容穴部９１の内面とセラミックキャパシタ１０１の側面１０６との隙間は、高分子材料（本実施形態では熱硬化性樹脂）からなる充填剤９２によって埋められている。この充填剤９２は、セラミックキャパシタ１０１をコア基板１１に固定するとともに、セラミックキャパシタ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。
【００３２】
図１及び図２に示されるように、本実施形態のセラミックキャパシタ１０１は、いわゆるビアアレイタイプのセラミックキャパシタである。セラミックキャパシタ１０１を構成するセラミック焼結体１０４は、上面１０２及び下面１０３を有する板状物である。セラミック焼結体１０４は、セラミック誘電体層１０５を介して第１内部電極層１４１（内部導体）と第２内部電極層１４２（内部導体）とを交互に積層配置した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、第１内部電極層１４１及び第２内部電極層１４２間の誘電体（絶縁体）として機能する。第１内部電極層１４１及び第２内部電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００３３】
セラミック焼結体１０４には多数のビアホール１３０が形成されている。これらのビアホール１３０は、セラミック焼結体１０４をその厚さ方向に貫通するとともに、全面にわたって格子状（アレイ状）に配置されている。各ビアホール１３０内には、セラミック焼結体１０４の上面１０２及び下面１０３間を貫通する複数のビア導体１３１，１３２が、ニッケルを主材料として形成されている。各第１ビア導体１３１は、各第１内部電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各第２ビア導体１３２は、各第２内部電極層１４２を貫通しており、それら同士を互いに電気的に接続している。
【００３４】
セラミック焼結体１０４の上面１０２上には、複数の第１外部端子電極１１１，１１２（端子電極）が突設されている。また、セラミック焼結体１０４の下面１０３上には、複数の第２外部端子電極１２１，１２２が突設されている。上面１０２側にある第１外部端子電極１１１，１１２は、前記ビア導体５４に対して電気的に接続される。一方、下面１０３側にある第２外部端子電極１２１，１２２は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体５４、導体層４２、ビア導体５６、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。また、第１外部端子電極１１１，１１２の底面略中央部は、ビア導体１３１，１３２の上面１０２側の端面に対して直接接続されており、第２外部端子電極１２１，１２２の底面略中央部は、ビア導体１３１，１３２の下面１０３側の端面に対して直接接続されている。よって、外部端子電極１１１，１２１はビア導体１３１及び第１内部電極層１４１に導通しており、外部端子電極１１２，１２２はビア導体１３２及び第２内部電極層１４２に導通している。
【００３５】
マザーボード側から第２外部端子電極１２１，１２２を介して通電を行い、第１内部電極層１４１−第２内部電極層１４２間に電圧を加えると、第１内部電極層１４１に例えばプラスの電荷が蓄積し、第２内部電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックキャパシタ１０１がキャパシタとして機能する。また、このセラミックキャパシタ１０１では、第１ビア導体１３１及び第２ビア導体１３２がそれぞれ交互に隣接して配置され、かつ、第１ビア導体１３１及び第２ビア導体１３２を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
【００３６】
なお、本実施形態のセラミックチップ内蔵配線基板１０は、多数個取りの手法で製造されるものであり、ブレーク工程により、図３に示す大判の配線基板１０（多数個取り用のセラミックチップ内蔵配線基板）を分割して個片化することで個々の配線基板１が完成される。
【００３７】
本実施形態のセラミックチップ内蔵配線基板１０では、コア基板１１よりもセラミックキャパシタ１０１の厚さが薄いため、上面側に形成される樹脂絶縁層３３は、コア基板１１上よりもセラミックキャパシタ１０１上の方が厚くなっている。この樹脂絶縁層３３に均一な形状のビア穴５１，５３を形成するために、ＣＡＤによる設計段階でビア穴５１，５３の設計データに対して下地材（コア基板１１とセラミックキャパシタ１０１）の識別情報を付加し、その下地材識別情報に応じてレーザー照射条件を設定している。
【００３８】
図４には、配線基板１０においてビア穴５１，５３を形成するための製造システムを示している。このシステムはＣＡＤ装置２０１とレーザー加工装置２０２とを備えている。
【００３９】
ＣＡＤ装置２０１は、ＣＰＵ２１０、メモリ２１１、記憶装置２１２、入力装置２１３、表示装置２１４、ドライブ装置２１５などを備えており、それらはバス２１６を介して相互に接続されている。
【００４０】
表示装置２１４は、例えば、ＬＣＤやＣＲＴなどのカラーディスプレイであり、配線基板１０の設計時にその配線パターンなどの画像を表示するために用いられる。入力装置２１３は、キーボードやマウス装置などであり、ユーザからの要求や指示、パラメータの入力に用いられる。記憶装置２１２は、磁気ディスク装置や光ディスク装置などであり、プログラムや設計データが記憶される。ドライブ装置２１５は、記録媒体２１７を駆動し、その記録内容にアクセスする。なお、記録媒体２１７としては、メモリカード、フレキシブルディスク、光ディスクなどを挙げることができる。
【００４１】
ＣＰＵ２１０は、入力装置２１３による指示に従い、ドライブ装置２１５を介して記録媒体２１７からプログラムや設計データを読み出して記憶装置２１２にインストールする。また、ＣＰＵ２１０は、プログラムや設計データを記憶装置２１２からメモリ２１１へ転送し、配線基板１０の設計処理を実行する。さらに、ＣＰＵ２１０は、その設計処理により得られた設計データをドライブ装置２１５を介して記録媒体２１７に記録する。
【００４２】
本実施形態において、ＣＡＤ装置２０１を用いたビア穴５１，５３の設計処理では、位置情報及び寸法情報がビア穴形成用データとして入力される。さらに、そのビア穴形成用データに対して、下地材識別情報としての構成名称が付加される（情報付加工程）。なお、本実施形態では、全てのビア穴５１，５３のビア穴形成用データの入力が完了した時点で、ＣＰＵ２１０の処理によって、位置情報が参照され各ビア穴形成用データの構成名称が自動的に付加されようになっている。そして、位置情報（Ｘ１，Ｙ１），（Ｘ２，Ｙ２）、寸法情報（φ５０）、及び構成名称（VIA1_CORE，VIA2_CERA）を含むビア穴形成用データ２１８が記録媒体２１７に記録される（図４参照）。ここで、例えば、下地材がコア基板１１である第１ビア穴５１については、VIA1_COREといった構成名称が付され、下地材がセラミックキャパシタ１０１である第２ビア穴５３については、VIA2_CERAといった構成名称が付される。そして、その記録媒体２１７のビア穴形成用データ２１８がレーザー加工装置２０２に読み込まれビア加工に利用される。
【００４３】
レーザー加工装置２０２は、レーザーユニット２２０（レーザー照射装置）と、ＸＹステージ２２１と、コントローラ２２２とを備える。レーザーユニット２２０は、レーザー２２４を出力するレーザー発振器、レーザー２２４のビーム径を調整するレーザーマスク、レーザー２２４の焦点を調整する集光レンズなどを備える。ＸＹステージ２２１は駆動モータを備え、該ステージ２２１上に保持した加工用の配線基板１０を２次元的に移動させる。
【００４４】
コントローラ２２２は、ＣＰＵ、メモリ、入出力回路などを備える周知のマイクロコンピュータを中心に構成されている。このコントローラ２２２にもドライブ装置が設けられており、コントローラ２２２は、ドライブ装置を介して記録媒体２１７のビア穴形成用データ２１８を取り込み、レーザーユニット２２０やＸＹステージ２２１を制御してビア穴５１，５３のレーザー加工を実施する。
【００４５】
具体的には、コントローラ２２２は、ビア穴形成用データ２１８に含まれる位置情報（Ｘ１，Ｙ１），（Ｘ２，Ｙ２）に基づいて、その位置情報に対応する位置にレーザー２２４が照射されるようＸＹステージ２２１を駆動する。また、コントローラ２２２は、ビア穴形成用データ２１８に含まれる寸法情報（φ５０）に基づいて、レーザーユニット２２０のレーザー照射条件（レーザービーム径、レーザーショット回数、レーザー強度）を設定する。このとき、コントローラ２２２は、ビア穴形成用データ２１８に含まれる構成名称（VIA1_CORE，VIA2_CERA）に基づいて、下地材がコア基板１１であるかセラミックキャパシタ１０１であるかを判定し、その判定結果に応じてレーザー照射条件を変更する（照射条件設定変更工程）。例えば、下地材がセラミックキャパシタ１０１である場合、レーザービーム径を大きくし、レーザーショット回数を多くし、レーザー強度を強くする。なお、レーザー照射条件としては、レーザービーム径、レーザーショット回数、レーザー強度の全ての条件を変更する必要はなく、いずれか１つの条件を変更するよう構成してもよい。
【００４６】
さらに、コントローラ２２２は、設定変更したレーザー照射条件に従ってレーザーユニット２２０を制御し、配線基板１０の所定位置にレーザー２２４を照射することにより、配線基板１０の樹脂絶縁層３３，３４にビア穴５１，５３を形成する（照射工程）。
【００４７】
次に、本実施形態のセラミックチップ内蔵配線基板１０の製造方法について述べる。
【００４８】
まず、準備工程では、コア基板１１とセラミックキャパシタ１０１とをそれぞれ従来周知の手法により作製し、予め準備しておく。
【００４９】
そして、固定工程では、図５に示されるように、コア基板１１の裏面側に粘着テープ１５２を貼り付けて収容穴部９１の裏面側開口をあらかじめシールした後、マウント装置を用いて、収容穴部９１内にセラミックキャパシタ１０１を収容する。この状態において、収容穴部９１の内面とセラミックキャパシタ１０１の側面１０６との隙間に、ディスペンサ装置を用いて、熱硬化性樹脂製の充填剤９２（株式会社ナミックス製）を充填する。その後、加熱処理を行うと、樹脂充填剤９２が硬化して、セラミックキャパシタ１０１が収容穴部９１内に固定される。そして、この時点で、粘着テープ１５２を剥離する。
【００５０】
その後、絶縁層形成工程では、複合下地材としてのコア基板１１及びセラミックキャパシタ１０１の上面１２，１０２及び下面１３，１０３に、それぞれエポキシ樹脂を主成分とするフィルム状絶縁樹脂材料を重ね合わせるようにして配置する。そして、このような積層物を真空圧着熱プレス機（図示しない）で真空下にて加圧加熱することにより、フィルム状絶縁樹脂材料を硬化させて上面１２，１０２及び下面１３，１０３に樹脂絶縁層３３，３４を各々形成する（図６参照）。
【００５１】
続くビア穴形成工程では、上面１２，１０２及び下面１３，１０３に樹脂絶縁層３３，３４を形成した配線基板１０をレーザー加工装置２０２のＸＹステージ２２１上に配置させる。またこのとき、記録媒体２１７のビア穴形成用データ２１８をコントローラ２２２に読み込ませる。そして、コントローラ２２２は、ビア穴形成用データ２１８に基づいてＸＹステージ２２１及びレーザーユニット２２０を制御し、基板上面側の樹脂絶縁層３３の所定位置にレーザー２２４を照射することで、第１ビア穴５１及び第２ビア穴５３を形成する（図７参照）。ここでは、コア基板１１上の領域の第１ビア穴５１とセラミックキャパシタ１０１上の領域の第２ビア穴５３とについて、それぞれ適したレーザー照射条件が設定され、その照射条件に基づいてレーザー加工が施される。その結果、第１ビア穴５１と第２ビア穴５３とが均一な形状（ビアボトム径が同径）となるよう形成される。
【００５２】
基板下面側の樹脂絶縁層３４に対しても同様に、所定位置にレーザー２２４を照射することにより、各ビア穴５１，５３を形成する（図８参照）。次いで、各ビア穴５１，５３内のスミアを除去するデスミア処理を行った後、めっきを行って各ビア穴５１，５３内にフィルドビア導体５２，５４を形成する（図９参照）。
【００５３】
ビルドアップ工程では、従来周知の手法に基づいてコア基板１１の上面１２及びセラミックキャパシタ１０１の上面１０２の上に樹脂絶縁層３３を含むビルドアップ層３１を形成するとともに、コア基板１１の下面１３及びセラミックキャパシタ１０１の下面１０３の上に樹脂絶縁層３４を含むビルドアップ層３２を形成する。具体的には、従来公知の手法（例えばセミアディティブ法）に従って、樹脂絶縁層３３、３４上に、それぞれ導体層４２を形成する。さらに、樹脂絶縁層３３，３４（および導体層）上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４７が形成されるべき位置に盲孔を有する第２層の樹脂絶縁層３５，３６を形成する。次に、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、前記盲孔の内部にビア導体４７を形成するとともに、第２層の樹脂絶縁層３５上に端子パッド４４を形成し、第２層の樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。次に、第２層の樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。
【００５４】
従って、本実施形態によれば以下の効果を得ることができる。
【００５５】
（１）本実施形態の場合、ＣＡＤ装置２０１で作成されるビア穴形成用データ２１８に下地材識別情報としての構成名称（VIA1_CORE，VIA2_CERA）が付加されるため、レーザー加工装置２０２では、その構成名称に基づいて下地材に適したレーザー照射条件を設定することができる。そして、レーザー加工装置２０２において、そのレーザー照射条件に従ってレーザー２２４を照射することにより、形状のよいビア穴５１，５３を確実にかつ効率よく形成できる。その結果、樹脂絶縁層３３においてコア基板１１上の領域に形成される第１ビア穴５１とセラミックキャパシタ１０１上の領域に形成される第２ビア穴５３とのビア形状を均一化することができ、ビア導体５２，５４の高抵抗化や未接続を回避することができる。よって、電気的特性や信頼性等に優れたセラミックチップ内蔵配線基板１０を製造することができる。
【００５６】
（２）本実施形態のように多数個取り用のセラミックチップ内蔵配線基板１０では、下地材を区別すべき領域の数が多くなり、ビア穴５１，５３の位置情報のみで下地材がコア基板１１かセラミックキャパシタ１０１かを判定することは困難である。例えば、ＣＣＤ装置などの撮像手段で画像を得てこれを画像処理したデータに基づいて、照射条件を設定変更する手法も考えられるが、この方法では下地材判定のための処理時間が長くなる。また、コア基板１１及びセラミックキャパシタ１０１は、樹脂絶縁層３３，３４で覆われているため、光学像で下地材を判定することは困難であり、超音波像などで判定しなければならない。そのため、製造装置の構成が複雑になるといった問題も生じてしまう。これに対し、本実施の形態では、ＣＡＤ装置２０１による設計段階で付加した下地材識別情報に基づいて、ビア穴５１，５３を確実かつ迅速に形成することができるので、レーザー加工の処理時間を短縮することができる。また、レーザー加工装置２０２は、処理プログラムの変更のみで対応することができ、既存の装置構成を変更する必要がない。
【００５７】
（３）本実施形態のセラミックチップ内蔵配線基板１０では、ビルドアップ層３１の半導体素子搭載部２３がセラミックキャパシタ１０１の真上の領域内に位置しているため、半導体素子搭載部２３は高剛性で熱膨張率が小さいセラミックキャパシタ１０１によって支持される。よって、上記半導体素子搭載部２３においては、ビルドアップ層３１が変形しにくくなるため、半導体素子搭載部２３に搭載されるＩＣチップ２１をより安定的に支持できる。ゆえに、ＩＣチップ２１として、発熱量が大きいために熱応力の影響が大きい１０ｍｍ角以上の大型のＩＣチップや、Ｌｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００５８】
（４）本実施形態のセラミックチップ内蔵配線基板１０はセラミックキャパシタ１０１を有するため、セラミックキャパシタ１０１にてノイズを除去することでＩＣチップ２１へ良好な電源供給を行うことができる。しかも、ＩＣチップ２１が半導体素子搭載部２３に搭載されるため、ＩＣチップ２１はセラミックキャパシタ１０１の真上に配置される。これにより、ＩＣチップ２１とセラミックキャパシタ１０１とをつなぐ配線（コンデンサ接続配線）が短縮される。ゆえに、ＩＣチップ２１とセラミックキャパシタ１０１との間で侵入するノイズを極めて小さく抑えることができ、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００５９】
なお、本発明の実施形態は以下のように変更してもよい。
【００６０】
・上記実施形態の複合下地材は、コア基板１１とセラミックキャパシタ１０１とから構成されるものであったが、これに限定されるものではなく、他の異なる材質の下地材を用いてもよい。また、この下地材の区別としては、単に材質が異なる場合だけではなく、単位面積における導体層の比率で行うようにしてもよい。この場合、導体層の多いエリアと少ないエリアとで、それぞれ最適なレーザー照射条件を設定できるので、ビア形状の均一化を図ることが可能となる。
【００６１】
・上記実施形態では、ＣＡＤ装置２０１とレーザー加工装置２０２との間のデータの授受は、記録媒体２１７を介して行うように構成したが、例えば、ＣＡＤ装置２０１とレーザー加工装置２０２とを通信回線で接続し、その通信回線を介してデータの授受を行うように構成してもよい。この場合、記録媒体２１７をドライブ装置２１５に読み込ませるといった操作を省略することができるので、実用上好ましいものとなる。
【００６２】
・上記実施形態では、埋め込み用セラミックチップとしてセラミックキャパシタ１０１を用いるものであったが、これに代えてキャパシタの機能を有しないセラミックチップを用いてもよい。
【００６３】
・上記実施形態では、セラミックチップ内蔵配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
【００６４】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６５】
（１）第１下地材及び前記第１下地材とは異種の第２下地材を用いた複合下地材の主面上に樹脂絶縁層を設け、前記樹脂絶縁層に対してレーザーを照射することにより、前記樹脂絶縁層における前記第１下地材上の領域に第１ビア穴を形成し、前記樹脂絶縁層における前記第２下地材上の領域に第２ビア穴を形成するビア穴形成工程を含む配線基板の製造方法であって、位置情報及び寸法情報を含む既存のビア穴形成用データに、ＣＡＤ装置にて下地材識別情報を付加する情報付加工程と、前記情報付加工程にて付加された下地材識別情報に基づいて、レーザー照射装置のレーザー照射条件の設定を変更する照射条件設定変更工程と、前記照射条件設定変更工程にて設定変更したレーザー照射条件に従って、所定位置にレーザーを照射する照射工程とを含むことを特徴とする配線基板の製造方法。
【図面の簡単な説明】
【００６６】
【図１】本発明を具体化した一実施形態のセラミックチップ内蔵配線基板を示す概略断面図。
【図２】一実施形態のセラミックキャパシタを示す概略断面図。
【図３】一実施形態のセラミックチップ内蔵配線基板を示す平面図。
【図４】一実施形態のビア穴を形成するための製造システムを示すブロック図。
【図５】一実施形態の配線基板の製造方法の説明図。
【図６】一実施形態の配線基板の製造方法の説明図。
【図７】一実施形態の配線基板の製造方法の説明図。
【図８】一実施形態の配線基板の製造方法の説明図。
【図９】一実施形態の配線基板の製造方法の説明図。
【図１０】従来の複合下地材の表面に形成される樹脂絶縁層を示す断面図。
【図１１】従来の樹脂絶縁層に形成されるビア穴及びビア導体を示す断面図。
【符号の説明】
【００６７】
１０…配線基板
１１…第１下地材としての基板コア
１２，１０２…複合下地材の主面としての上面
３３…樹脂絶縁層
５１…第１ビア穴
５３…第２ビア穴
９１…収容穴部
１０１…第２下地材としてのセラミックキャパシタ
１３１，１３２…ビア導体
２１８…ビア穴形成用データ
２２０…レーザー照射装置としてのレーザーユニット
【図１】
2007266148.tif 000003
【図２】
2007266148.tif 000004
【図３】
2007266148.tif 000005
【図４】
2007266148.tif 000006
【図５】
2007266148.tif 000007
【図６】
2007266148.tif 000008
【図７】
2007266148.tif 000009
【図８】
2007266148.tif 000010
【図９】
2007266148.tif 000011
【図１０】
2007266148.tif 000012
【図１１】
2007266148.tif 000013