(57)【要約】【課題】Ｇｅ系・ＳｉＧｅ系基板に高品質で平坦な半導体膜を形成する方法を提供する。【解決手段】半導体膜の製造方法は、Ｇｅ系基板あるいはＳｉＧｅ基板を塩酸溶液あるいは弗酸添加塩酸溶液で洗浄し、洗浄後の基板をＣＶＤ成膜装置内で水素アニールし、ＣＶＤ層装置内に成膜ガスを導入し、半導体膜を形成する。【選択図】      図１
2007053169.tif 000002
【特許請求の範囲】
【請求項１】
Ｇｅ系基板を塩酸、臭化水素酸またはヨウ化水素酸を含む溶液で洗浄する工程と、
前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、
ＣＶＤ層装置内に成膜ガスを導入し、半導体膜を形成する工程と、
を具備することを特徴とする半導体膜の成膜方法。
【請求項２】
前記Ｇｅ系基板は、ゲルマニウム・オン・インシュレータ基板、若しくはＧｅバルク基板であることを特徴とする請求項１に記載の半導体膜の成膜方法。
【請求項３】
前記水素アニールは５００℃以下で行われることを特徴とする請求項１または２に記載の半導体膜の成膜方法。
【請求項４】
ＳｉＧｅ系基板を塩酸、臭化水素酸またはヨウ化水素酸を含む溶液で洗浄する工程と、
前記洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、
ＣＶＤ層装置内に成膜ガスを導入し、半導体膜を形成する工程と、
を具備することを特徴とする半導体膜の成膜方法。
【請求項５】
前記ＳｉＧｅ系基板は、シリコンゲルマニウム・オン・インシュレータ基板、若しくはＳｉＧｅバルク基板であることを特徴とする請求項４に記載の半導体膜の成膜方法。
【請求項６】
前記水素アニールは８５０℃以下で行われることを特徴とする請求項４または５に記載の半導体膜の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体膜の成膜方法に関し、特にＧｅ系・ＳｉＧｅ系半導体膜の成膜方法に関する。
【背景技術】
【０００２】
高い駆動力を有するＭＩＳ型電界効果トランジスタ（以下ＭＩＳＦＥＴと称する）として、これまでにＧｅやＳｉＧｅをチャネル層に用いるＭＩＳＦＥＴが提案されてきた。これらのＭＩＳＦＥＴの実現には、ＧｅあるいはＳｉＧｅ基板上でのＣＶＤ（chemical vapor deposition）法によるエピタキシャル結晶成長技術の確立が重要である。そのエピタキシャル結晶成長を実現するためには、基板表面の清浄化および洗浄後の表面平坦性の確保が必須であり、ＧｅやＳｉＧｅの表面洗浄法の確立が必要となる。
【０００３】
これまで、Ｓｉ基板表面洗浄では、過酸化水素水を含む溶液、例えば有機物の分解を意図した硫酸・過酸化水素水混合溶液洗浄や金属汚染除去を意図した塩酸・過酸化水素水混合溶液による洗浄、弗酸による酸化膜エッチングおよび水洗という方法が主に採用されてきた。
【０００４】
Ｇｅに関しては、Ｇｅ（１００）面の洗浄に関して、実験室レベルの報告は為されている（例えば、非特許文献１、２参照）。しかしながら、半導体素子を工業的に製造することを前提とした、Ｇｅ系あるいはＳｉＧｅ系基板に対する結晶成長前表面洗浄処理法は確立していない。
【非特許文献１】“An efficient method for cleaning Ge(100) surface” by K. Prabhakarana et al., Surface Science Vol. 316, pp.L1031-L1033.
【非特許文献２】“Carbon contamination free Ge(100) surface cleaning for MBE” by H. Okumura et al., Applied Surface Science.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
過酸化水素水を含む溶液でＧｅ膜の表面処理を行うと、表面を酸化しながらエッチングを進めてしまい、表面を荒らすという問題がある。また、弗酸により酸化膜エッチングを行っても、Ｇｅの水素終端表面は不安定であるため、汚染物を吸着しやすく、清浄表面が維持できないという問題がある。
【０００６】
一方、微細トランジスタでは、基板表面の平坦性に対する要求が極めて高い。また、微量の不純物が選択成長に基づく異常成長の原因となり、平坦性が阻害される問題がある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、Ｇｅ系あるいはＳｉＧｅ系基板の結晶成長前の良質な表面清浄法を提供し、平坦な薄膜の成膜を可能とする半導体膜の成膜方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の半導体膜の成膜方法の第１は、Ｇｅ系基板を塩酸、臭化水素酸またはヨウ化水素酸を含む溶液で洗浄する工程と、前記塩酸溶液で洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、ＣＶＤ層装置内に成膜ガスを導入し、半導体膜を形成する工程とを具備することを特徴とする。
【０００９】
本発明の半導体膜の製造方法の第２は、ＳｉＧｅ系基板を塩酸、臭化水素酸またはヨウ化水素酸を含む溶液で洗浄する工程と、前記弗酸添加塩酸溶液で洗浄後の基板をＣＶＤ成膜装置内で水素アニールする工程と、ＣＶＤ層装置内に成膜ガスを導入し、半導体膜を形成する工程とを具備することを特徴とする。
【発明の効果】
【００１０】
Ｇｅ膜表面上に半導体膜を堆積する前の表面洗浄として、塩酸、臭化水素酸またはヨウ化水素酸を含む溶液により処理する、あるいはＳｉＧｅ膜表面上に半導体膜を堆積する前の表面洗浄として、塩酸、臭化水素酸またはヨウ化水素酸を含む溶液により処理することで、表面を平坦に保ったまま酸化膜除去とメタル汚染除去を同時に行うことができる。シリコン膜の洗浄に用いられる希弗酸溶液処理に比べ、表面の残存酸素量を少なくすることが可能となるため、エピタキシャル薄膜結晶成長前のＧｅ系あるいはＳｉＧｅ系膜表面洗浄法として、きわめて有効である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を、図面を参照しつつ説明する。
【００１２】
（第１の実施形態）
第１の実施形態では、ゲルマニウム・オン・インシュレーター基板（以下ＧＯＩ基板と称する）上にＧｅ層をエピタキシャル成長させる例について述べる。ここで、ＧＯＩ基板は素子形成層であるＧｅ層が高キャリア移動度を持ち、ＧＯＩ構造をとることにより短チャネル効果に強く、超高速微細デバイス製作用基板として非常に有望であることを注記しておく。
【００１３】
図１は、本発明の第１の実施形態に係るＧｅ膜の成膜方法のプロセスフローチャートであり、図２（ａ）はＧｅ膜成膜前、図２（ｂ）は成膜後の基板の断面図を示す。
【００１４】
先ず、シリコン（Ｓｉ）基板１０１上にシリコン酸化膜（ＳｉＯ2 ）層１０２を介して厚さ２０ｎｍのＧＯＩ層１０３が形成されたＧＯＩ基板１００を準備する（図２（ａ））。このＧＯＩ基板１００表面を、通常の方法で先ず純水（脱イオン水）洗浄し（図１のＳ１）、続いて塩酸溶液で洗浄する（Ｓ２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ３）。
【００１５】
次に、洗浄・乾燥済みの基板１００をＣＶＤ成膜装置内に導入し（Ｓ４）、ＣＶＤ装置内で、５００℃以下、例えば４５０℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ５）。続いて、ＣＶＤ装置内にＧｅＨ４（ゲルマン）ガス導入し（Ｓ６）、例えば４００℃、１ＰａでＧｅ層のエピタキシャル成長を行なう（Ｓ７）。これにより、図２（ｂ）に示すように、ＧＯＩ基板１００上に高品質で平坦なＧｅ層１０４をチャネル層としてエピタキシャル成長させることができる。
【００１６】
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液またはヨウ化水素酸（ＨＩ）溶液を用いても同様の効果が得られる。
【００１７】
（第２の実施形態）
前記第１の実施形態における基板を、ＧＯＩ１００基板からバルクＧｅ基板２０１に変更しても、第１の実施形態と同様の効果が得られる。図２（ｃ）はＧｅ膜成膜前のＧｅ基板２０１の断面図であり、図２（ｄ）はＧｅ膜２０２成膜後の基板の断面図を示す。基板の洗浄・成膜プロセスは、基板材料を除けば、図１と全く同じとなるので、重複する説明を省略する。
【００１８】
ここで、塩酸洗浄がＧｅ層の洗浄に有効である理由について説明する。従来からシリコン系基板の洗浄法として用いられている、過酸化水素水を含む溶液である塩酸・過酸化水素水溶液でＧｅ層の洗浄を行い、表面荒れが起こった例を図３の写真に示す。表面の黒点が過酸化水素によるエッチングで形成された孔であり、このような孔が形成されるので、過酸化水素水はＧｅ層の洗浄に使用できない。
【００１９】
これに対し、過酸化水素水を使用せず、塩酸溶液のみで洗浄したＧｅ層の表面を図４の写真に示す。図４の塩酸溶液洗浄では、表面荒さが洗浄前と洗浄後とで同等であり、エッチングによる表面の劣化は生じていない。
【００２０】
次に、水、弗酸溶液、塩酸溶液で、表面洗浄したＧｅ基板のＸＰＳ（X-ray photo-electron spectroscopy）データ（Ｇｅ−２Ｐ）を図５に示す。図５において、１２１８ｅＶ近辺のピークがＧｅのピークであり、１２２０ｅＶにおけるこぶがＧｅの酸化物のピークである。この図から塩酸溶液での洗浄（点線）が、脱イオン水（実線）や弗酸（一点鎖線）の洗浄よりも、表面残存酸素を低減できることがわかる。
【００２１】
一例として弗酸洗浄処理したＧｅ基板上にＧｅチャネル層を堆積した試料の原子間力顕微鏡（ＡＦＭ）像、断面透過型電子顕微鏡（ＴＥＭ）像を図６（ａ）、（ｂ）に、塩酸洗浄処理したＧｅ基板上にＧｅチャネル層を堆積した試料のＡＦＭ像、断面ＴＥＭ像を図７（ａ）、（ｂ）に夫々示す。図６（ａ）においては、エッチングにより形成された孔が散見されるが、その１つの断面ＴＥＭ像が図６（ｂ）に示されている。図６（ｂ）より明らかなように、孔近辺において基板表面に凹凸が生じている。これに対し、塩酸洗浄した図７においては、このような孔は形成されておらず、塩酸洗浄処理の優位性を示している。
【００２２】
なお、Ｇｅ基板表面を塩酸のみで洗浄するよりも、弗酸添加塩酸溶液で洗浄する方が、酸化膜除去という点でより効果的である。図８は、弗酸洗浄、塩酸洗浄、弗酸添加塩酸洗浄後のＧｅ基板のＸＰＳデータ（Ｇｅ−２ｐ）を示したもので、（ｂ）は（ａ）の１２２５ｅＶ近辺を拡大して示したものである。これより、塩酸に弗酸を添加すると、塩酸のみによる洗浄よりも、より酸化物除去を効果的に行えることがわかる。
【００２３】
この場合の塩酸濃度は、一般的には２０％で行なう。但し、原液濃度近くの３６％程度で洗浄処理を行なっても、より希釈した２％程度で行っても、同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。
【００２４】
（第３の実施形態）
第３の実施形態では、シリコンゲルマニウム・オン・インシュレーター基板（以下ＳＧＯＩ基板と称する）表面上に、ひずみＧｅチャネル層を成長させる例を説明する。プロセスフローチャートを図９に示す。また、図１０（ａ）にＧｅ膜成膜前、図１０（ｂ）に成膜後の基板の断面図を示す。
【００２５】
先ず、シリコン基板３０１上にシリコン酸化膜３０２を介してＳＧＯＩ層３０３が添付されたＳＧＯＩ基板３００を準備する（図１０（ａ））。このＳＧＯＩ基板３００表面を、通常の方法で先ず純水洗浄し（図９のＳ１１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ１２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ１３）。
【００２６】
次に、洗浄・乾燥済みの基板３００をＣＶＤ成膜装置内に導入し（Ｓ１４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ１５）。続いて、ＣＶＤ装置内にＧｅＨ４（ゲルマン）ガスを導入し（Ｓ１６）、例えば４００℃、１ＰａでＧｅ層のエピタキシャル成長を行なう（Ｓ１７）。これにより、図１０（ｂ）に示すように、ＳＧＯＩ基板３００上に高品質で平坦なＧｅ層３０４をチャネル層としてエピタキシャル成長させることができる。
【００２７】
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液またはヨウ化水素酸（ＨＩ）溶液を用いても同様の効果が得られる。
【００２８】
（第４の実施形態）
前記第３の実施形態における基板を、ＳＧＯＩ基板３００からバルクＳｉＧｅ基板４００（Ｓｉ基板４０１上にＳｉＧｅ層４０２を成長させたもの）に変更しても、第３の実施形態と同様の効果が得られる。図１０（ｃ）はＧｅ膜成膜４０４前の基板４００の断面図であり、図１０（ｄ）はＧｅ膜４０４成膜後の基板の断面図を示す。基板の洗浄・成膜プロセスは、基板材料を除けば、図９と全く同じとなるので、重複する説明を省略する。
【００２９】
なお、ＳＧＯＩ基板表面の洗浄において、弗酸を添加せず塩酸のみによる表面洗浄も、酸化膜除去において有効である。図１１は、Ｓｉ２０％Ｇｅ８０％のＳＧＯＩ基板に対して行った、弗酸洗浄、塩酸洗浄、弗酸添加塩酸洗浄後のＸＰＳデータ（Ｇｅ−３ｄ）を示したもので、（ｂ）は（ａ）の３２ｅＶ近辺を拡大して示したものである。また、図１２は、同じ洗浄におけるＸＰＳデータ（Ｓｉ−２ｐ）を示したものである。
【００３０】
図１１から弗酸洗浄、弗酸添加塩酸洗浄と比較して、塩酸のみの洗浄でＧｅ原子に対して有効に酸化物の除去が出来ていることが確認でき、図１２からＳｉ原子の酸化物除去に関しても遜色のない結果であることがわかる。従来、Ｓｉ基板を塩酸溶液に浸すと表面にシリコン酸化膜が形成されることが知られているが、ＳｉＧｅ基板の表面に対して塩酸処理をしても、ＳｉＧｅ表面のＳｉを酸化させることが無いことを知見した。
【００３１】
この場合の塩酸濃度は、一般的に２０％で行なう。但し、原液濃度近くの３６％程度で洗浄処理を行なってもよく、より希釈した２％程度で行っても同様な効果が得られる。
【００３２】
（第５の実施形態）
第１および第２の実施形態において、洗浄後成長する層をＧｅ層ではなく、ＳｉＧｅ層に変更しても、第１および第２の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉＧｅ成長層が得られる。
【００３３】
図１３は、本発明の第５の実施形態に係るＳｉＧｅ膜の成膜方法のプロセスフローチャートであり、図１４（ａ）はＳｉＧｅ膜成膜前、図１４（ｂ）は成膜後の基板の断面図を示す。
【００３４】
先ず、シリコン基板５０１上にシリコン酸化膜５０２を介して厚さ２０ｎｍＧＯＩ層５０３が貼付されたＧＯＩ基板５００を準備する（図１４（ａ））。このＧＯＩ基板５００表面を、通常の方法で先ず純水洗浄し（図１３のＳ２１）、続いて塩酸溶液で洗浄する（Ｓ２２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板は、直ちに乾燥する（Ｓ２３）。
【００３５】
次に、洗浄・乾燥済みの基板をＣＶＤ成膜装置内に導入し（Ｓ２４）、ＣＶＤ装置内で、例えば４５０℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ２５）。続いて、ＣＶＤ装置内に成膜用ガスを導入し（Ｓ２６）、例えば６００℃、１ＰａでＳｉＧｅ層５０４のエピタキシャル成長を行なう（Ｓ２７）。これにより、図１４（ｂ）に示すように、ＧＯＩ基板５００上に高品質で平坦なＳｉＧｅ層５０４をチャネル層としてエピタキシャル成長させることができる。
【００３６】
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
【００３７】
（第６の実施形態）
第３及び第４の実施形態において、洗浄後成長する層をＧｅ層ではなく、ＳｉＧｅ層に変更しても、第３及び第４の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉＧｅ成長層が得られる。
【００３８】
図１５はプロセスフローチャートであり、図１６（ａ）はＳｉＧｅ膜成膜前、図１６（ｂ）は成膜後の基板の断面図を示す。
【００３９】
先ず、シリコン基板６０１上にシリコン酸化膜６０２を介してＳＧＯＩ層６０３が貼付されたＳＧＯＩ基板６００を準備する（図１６（ａ））。このＳＧＯＩ基板表面６００を、通常の方法で先ず純水洗浄し（図１５のＳ３１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ３２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板６００は、直ちに乾燥する（Ｓ３３）。
【００４０】
次に、洗浄・乾燥済みの基板６００をＣＶＤ成膜装置内に導入し（Ｓ３４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ３５）。続いて、ＣＶＤ装置内に成膜用ガスを導入し（Ｓ３６）、例えば６００℃、１ＰａでＳｉＧｅ層６０４のエピタキシャル成長を行なう（Ｓ３７）。これにより、図１６（ｂ）に示すように、ＳＧＯＩ基板６００上に高品質で平坦なＳｉＧｅ層６０４をチャネル層としてエピタキシャル成長させることができる。
【００４１】
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
【００４２】
（第７の実施形態）
第１及び第２の実施形態において、洗浄後成長する層をＧｅ層ではなく、Ｓｉ層に変更しても、第１及び第２の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉ層が得られる。
【００４３】
図１７は、本発明の第７の実施形態に係るＳｉ膜の成膜方法のプロセスフローチャートであり、図１８（ａ）はＳｉ膜成膜前、図１８（ｂ）は成膜後の基板の断面図を示す。
【００４４】
先ず、シリコン基板７０１上にシリコン酸化膜７０２を介して厚さ２０ｎｍのＧＯＩ層７０３が貼付されたＧＯＩ基板７００を準備する（図１８（ａ））。このＧＯＩ基板７００表面を、通常の方法で先ず純水洗浄し（図１７のＳ４１）、続いて塩酸溶液で洗浄する（Ｓ４２）。この場合の塩酸は、一般的には濃度２０％程度の希塩酸である。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。希塩酸洗浄後の基板７００は、直ちに乾燥する（Ｓ４３）。
【００４５】
次に、洗浄・乾燥済みの基板７７をＣＶＤ成膜装置内に導入し（Ｓ４４）、ＣＶＤ装置内で、例えば６００℃、５００Ｐａ，５分程度の水素ベークを施す（Ｓ４５）。続いて、ＣＶＤ装置内にシラン（ＳｉＨ4 ）ガスを導入し（Ｓ４６）、例えば５００℃、１ＰａでＳｉ層７０４のエピタキシャル成長を行なう（Ｓ４７）。これにより、図１８（ｂ）に示すように、ＧＯＩ基板７００上に高品質で平坦なＳｉ層７０４をチャネル層としてエピタキシャル成長させることができる。
【００４６】
なお、上記の実施形態では洗浄に塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
【００４７】
また、このＳｉ層７０４はチャネル層として用いるほか、酸化してゲート絶縁膜として用いることが可能である。また、Ｓｉ層上に高誘電体膜を堆積、熱処理することで、シリケート層を形成しゲート絶縁膜として用いることが可能である。
【００４８】
（第８の実施形態）
第３及び第４の実施形態において、洗浄後成長する層をＧｅ層ではなく、Ｓｉ層に変更しても、第３及び第４の実施形態と同様の成長前洗浄を施すことで、高品質なＳｉ層が得られる。
【００４９】
図１９は、本発明の第８の実施形態に係るＳｉ膜の成膜方法のプロセスフローチャートであり、図２０（ａ）はＳｉ膜成膜前、図２０（ｂ）は成膜後の基板の断面図を示す。
【００５０】
先ず、シリコン基板８０１上にシリコン酸化膜８０２を介してＳＧＯＩ層８０３が貼付されたＳＧＯＩ基板８００を準備する（図２０（ａ））。このＳＧＯＩ基板８００表面を、通常の方法で先ず純水洗浄し（図１９のＳ５１）、続いて弗酸添加塩酸溶液で洗浄する（Ｓ５２）。この場合の塩酸濃度は、一般的には２０％で行なう。ただし、原液濃度近くの３６％程度で洗浄処理を行っても、より希釈し２％程度で行っても同様な効果が得られる。弗酸の濃度は、１〜３％程度とする。希塩酸洗浄後の基板８００は、直ちに乾燥する（Ｓ５３）。
【００５１】
次に、洗浄・乾燥済みの基板８００をＣＶＤ成膜装置内に導入し（Ｓ５４）、ＣＶＤ装置内で、例えば８００℃、５００Ｐａ，２０分程度の水素ベークを施す（Ｓ５５）。続いて、ＣＶＤ装置内にシラン（ＳｉＨ4 ）ガスを導入し（Ｓ５６）、例えば６００℃、１ＰａでＳｉ層８０４のエピタキシャル成長を行なう（Ｓ５７）。これにより、図２０（ｂ）に示すように、ＳＧＯＩ基板８００上に高品質で平坦なＳｉ層８０４をチャネル層としてエピタキシャル成長させることができる。
【００５２】
なお、上記の実施形態では塩酸溶液を用いたが、塩酸溶液の代わりに、臭化水素酸（ＨＢｒ）溶液、ヨウ化水素酸（ＨＩ）溶液、あるいはこれらに弗酸を添加した溶液を用いても同様の効果が得られる。
【００５３】
また、第７の実施形態と同様、このＳｉ層８０４はチャネル層として用いるほか、酸化してゲート絶縁膜として用いることが可能である。また、Ｓｉ層上に高誘電体膜を堆積、熱処理することで、シリケート層を形成しゲート絶縁膜として用いることが可能である。
【図面の簡単な説明】
【００５４】
【図１】第１（または第２）の実施形態に係る半導体膜の成膜方法のフローチャート。
【図２】図２（ａ），（ｂ）は、第１の実施形態における、Ｇｅ膜製膜前後の基板の断面図。図２（ｃ），（ｄ）は、第２の実施形態における、Ｇｅ膜製膜前後の基板の断面図。
【図３】過酸化水素水で洗浄した場合のＧｅ層表面の原子間力顕微鏡像（比較例）。
【図４】塩酸溶液で洗浄した場合のＧｅ層表面の原子間力顕微鏡像（本実施例）。
【図５】各種洗浄液で洗浄したＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−２ｐ）。
【図６】（ａ）は、弗酸溶液で洗浄した場合のＧｅ層表面の原子間力顕微鏡像で、（ｂ）は弗酸溶液洗浄後のＧｅ層断面透過型電子顕微鏡像（比較例）。
【図７】（ａ）は、塩酸溶液で洗浄した場合のＧｅ基板表面の原子間力顕微鏡像で、（ｂ）は塩酸溶液洗浄後のＧｅ層断面の透過型電子顕微鏡像（本実施例）。
【図８】各種洗浄液で洗浄したＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−２ｐ）で、（ａ）は全体図、（ｂ）は部分拡大図。
【図９】第３（または第４）の実施形態に係る半導体膜の成膜方法のフローチャート。
【図１０】（ａ），（ｂ）は、第３の実施形態における、Ｇｅ膜製膜前後の基板の断面図。（ｃ），（ｄ）は、第４の実施形態における、Ｇｅ膜製膜前後の基板の断面図。
【図１１】各種洗浄液で洗浄したＳｉＧｅ基板表面のＸＰＳスペクトル（Ｇｅ−３ｄ）で、（ａ）は全体図、（ｂ）は部分拡大図。
【図１２】各種洗浄液で洗浄したＳｉＧｅ基板表面のＸＰＳスペクトル（Ｓｉ−２ｐ）。
【図１３】第５の実施形態に係る半導体膜の成膜方法のフローチャート。
【図１４】（ａ），（ｂ）は、第５の実施形態における、ＳｉＧｅ膜製膜前後の基板の断面図。
【図１５】第６の実施形態に係る半導体膜の成膜方法のフローチャート。
【図１６】（ａ），（ｂ）は、第６の実施形態における、ＳｉＧｅ膜製膜前後の基板の断面図。
【図１７】第７の実施形態に係る半導体膜の成膜方法のフローチャート。
【図１８】（ａ），（ｂ）は、第７の実施形態における、Ｓｉ膜製膜前後の基板の断面図。
【図１９】第８の実施形態に係る半導体膜の成膜方法のフローチャート。
【図２０】（ａ），（ｂ）は、第８の実施形態における、Ｓｉ膜製膜前後の基板の断面図。
【符号の説明】
【００５５】
１００、５００、７００…ＧＯＩ基板
１０１、３０１、４０１、５０１、６０１、７０１、８０１…Ｓｉ基板
１０２、３０２、４０２、５０２、６０２、７０２、８０２…Ｓｉ酸化膜
１０３、５０３、７０３…ＧＯＩ層
１０４…Ｇｅ層
２０１…Ｇｅ基板
２０２…Ｇｅ層
３００、６００、８００…ＳＧＯＩ基板
３０３、６０３、８０３…ＳＧＯＩ層
４００…ＳｉＧｅバルク基板
４０４…Ｇｅ層
５０４…ＳｉＧｅ層
７０４、８０４…Ｓｉ層
【図１】
2007053169.tif 000003
【図２】
2007053169.tif 000004
【図３】
2007053169.tif 000005
【図４】
2007053169.tif 000006
【図５】
2007053169.tif 000007
【図６】
2007053169.tif 000008
【図７】
2007053169.tif 000009
【図８】
2007053169.tif 000010
【図９】
2007053169.tif 000011
【図１０】
2007053169.tif 000012
【図１１】
2007053169.tif 000013
【図１２】
2007053169.tif 000014
【図１３】
2007053169.tif 000015
【図１４】
2007053169.tif 000016
【図１５】
2007053169.tif 000017
【図１６】
2007053169.tif 000018
【図１７】
2007053169.tif 000019
【図１８】
2007053169.tif 000020
【図１９】
2007053169.tif 000021
【図２０】
2007053169.tif 000022