(57)【要約】【課題】半導体膜のチャネル領域の端部におけるゲート絶縁膜の段切れや薄膜化により生じる半導体膜とゲート電極とのショートやリーク電流を抑制する半導体装置および当該半導体装置の作製方法の提供を課題とする。【解決手段】基板上に連続して設けられた半導体膜と、半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、導電膜と重ならない半導体膜に形成されたソース領域及びドレイン領域と、導電膜の下方に位置する半導体膜であってソース領域とドレイン領域の間に形成されたチャネル領域とを有する複数の薄膜トランジスタと、導電膜と重ならない半導体膜であってソース領域及びドレイン領域と隣接して設けられた不純物領域とを有し、導電膜をチャネル領域及びチャネル領域に隣接する半導体膜上に設ける構成とする。【選択図】図１
2007005780.tif 000002
【特許請求の範囲】
【請求項１】
基板上に連続して設けられた半導体膜と、
前記半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、
前記半導体膜において、前記導電膜と重ならない領域に形成されたソース領域及びドレイン領域と、前記導電膜と重なる領域であって前記ソース領域とドレイン領域の間に隣接して形成されたチャネル領域とを有する複数の薄膜トランジスタと、
前記半導体膜において、前記導電膜と重なる領域であって前記チャネル領域と隣接する領域と、前記導電膜と重ならない領域であって前記ソース領域及びドレイン領域と隣接して設けられた不純物領域とを有することを特徴とする半導体装置。
【請求項２】
基板上に連続して設けられた半導体膜と、
前記半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、
前記導電膜の側面に接して設けられた絶縁膜と、
前記半導体膜において、前記導電膜と重ならない領域に形成されたソース領域及びドレイン領域と、前記絶縁膜と重なる領域であって前記ソース領域又はドレイン領域と隣接して設けられたＬＤＤ領域と、前記導電膜と重なる領域であって前記ＬＤＤ領域の間に隣接して形成されたチャネル領域とを有する複数の薄膜トランジスタと、
前記半導体膜において、前記導電膜と重なる領域であって前記チャネル領域と隣接する領域と、前記導電膜と重ならない領域であって前記ソース領域及びドレイン領域と隣接して設けられた不純物領域とを有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記薄膜トランジスタがｎ型の薄膜トランジスタであり且つ前記不純物領域がｐ型の導電型であることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、
前記薄膜トランジスタがｐ型の薄膜トランジスタであり且つ前記不純物領域がｎ型の導電型であることを特徴とする半導体装置。
【請求項５】
基板上に連続して設けられた半導体膜と、
前記半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、
前記半導体膜において、前記導電膜と重ならない領域に形成されたソース領域及びドレイン領域と、前記導電膜の下方に位置する領域であって前記ソース領域とドレイン領域の間に隣接して形成されたチャネル領域とを有する複数の薄膜トランジスタと、
前記半導体膜において、前記導電膜と重なる領域であって前記チャネル領域と隣接する領域と、前記導電膜と重ならない領域であって前記ソース領域及びドレイン領域と隣接して設けられた第１の不純物領域と、前記第１の不純物領域の外側に隣接する領域に形成された第２の不純物領域とを有することを特徴とする半導体装置。
【請求項６】
基板上に連続して設けられた半導体膜と、
前記半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、
前記導電膜の側面に接して設けられた絶縁膜と、
前記半導体膜において、前記導電膜と重ならない領域に形成されたソース領域及びドレイン領域と、前記絶縁膜と重なる領域であって前記ソース領域又はドレイン領域と隣接して設けられたＬＤＤ領域と、前記導電膜の下方に位置する領域であって前記ＬＤＤ領域の間に隣接して形成されたチャネル領域とを有する複数の薄膜トランジスタと、
前記半導体膜において、前記導電膜と重なる領域であって前記チャネル領域と隣接する領域と、前記導電膜と重ならない領域であって前記ソース領域及びドレイン領域と隣接して設けられた第１の不純物領域と、前記第１の不純物領域の外側に隣接する領域に形成された第２の不純物領域とを有することを特徴とする半導体装置。
【請求項７】
請求項６において、
前記第１の不純物領域に添加された不純物元素の濃度が前記薄膜トランジスタのＬＤＤ領域に添加された不純物元素の濃度と同じであることを特徴とする半導体装置。
【請求項８】
請求項５乃至請求項７のいずれか一項において、
前記第１の不純物領域に添加された不純物元素の濃度が前記第２の不純物領域に添加された不純物元素の濃度より低いことを特徴とする半導体装置。
【請求項９】
請求項５乃至請求項８のいずれか一項において、
前記薄膜トランジスタがｎ型の薄膜トランジスタであり、
前記第１の不純物領域がｎ型の導電型であり且つ前記第２の不純物領域がｐ型の導電型であることを特徴とする半導体装置。
【請求項１０】
請求項５乃至請求項８のいずれか一項において、
前記薄膜トランジスタがｐ型の薄膜トランジスタであり、
前記第１の不純物領域がｎ型の導電型であり且つ前記第２の不純物領域がｎ型の導電型であることを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０において、
前記連続して設けられた半導体膜に前記複数の薄膜トランジスタのチャネル領域が設けられていることを特徴とする半導体装置。
【請求項１２】
基板上に半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記薄膜トランジスタのチャネル領域となる半導体膜の上方に前記ゲート絶縁膜を介してゲート電極を選択的に形成し、
前記ゲート電極の一部および前記半導体膜の一部を覆うように第１のレジストを選択的に形成し、前記第１のレジストをマスクとして前記半導体膜に第１の不純物元素を選択的に添加することによって、前記半導体膜に第１の不純物領域を選択的に形成し、
前記第１のマスクを除去し、前記ゲート電極をマスクとして前記半導体膜に第２の不純物元素を選択的に添加することによって、前記半導体膜に選択的に第２の不純物領域を形成し、
前記ゲート電極の側面に接するようにサイドウォールを形成し、
前記ゲート電極の一部および前記半導体膜の一部を覆うように第２のレジストを選択的に形成し、前記第２のレジストをマスクとして前記半導体膜に第３の不純物元素を選択的に添加することによって、前記半導体膜に第３の高濃度不純物領域を選択的に形成し、
前記ゲート電極およびゲート絶縁膜を覆うように絶縁膜を形成し、
前記絶縁膜上に前記半導体膜と電気的に接続する導電膜を形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、
前記第１の不純物元素としてｐ型の導電性を示す不純物元素を用い、
前記第２の不純物元素および前記第３の不純物元素としてｎ型の導電性を示す不純物元素を用いることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１２または請求項１３において、
前記第２の不純物元素の濃度を前記第３の不純物元素の濃度より低くすることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電膜、絶縁膜または半導体膜等を積層させて形成させる場合において、段差等による接続不良等を防止する半導体装置および当該半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成し、当該薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行われている。当該薄膜トランジスタは、絶縁表面を有する基板上にＣＶＤ法やエッチング法等を用いて島状の半導体膜を形成し、当該島状の半導体膜をトランジスタのチャネル領域として利用するように設けられている。（例えば特許文献１）
【０００３】
一般的な薄膜トランジスタの作製方法を図１７に示す。まず、基板９５１上に下地膜として機能する絶縁膜９５７を介して半導体膜９５０を形成する（図１７（Ａ））。次に、当該半導体膜９５０を選択的に除去して島状の半導体膜９５５を形成し（図１７（Ｂ））、当該島状の半導体膜９５５を覆うようにゲート絶縁膜９５６を形成する（図１７（Ｃ））。次に、島状の半導体膜９５５の上方にゲート絶縁膜９５６を介してゲート電極９５３を選択的に設ける（図１７（Ｄ））。その後、ゲート電極の側面に接するように絶縁膜（サイドウォール）を設けたり、ｐ型またはｎ型を示す不純物元素を選択的に導入してソースまたはドレイン領域やＬＤＤ領域を形成することによって、ｎ型の薄膜トランジスタ９５２ａおよびｐ型の薄膜トランジスタ９５２ｂを形成する（図１７（Ｅ）、図１８（Ａ））。
【０００４】
このように、図１７に示す工程を経て基板上に薄膜トランジスタを形成することができる。なお、図１７は、図１８（Ａ）におけるａ−ｂ間の断面構造を示している。
【特許文献１】特開平０８−０１８０５５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、基板９５１上に形成した半導体膜９５０をエッチングして選択的に島状の半導体膜９５５を設けた場合、島状の半導体膜９５５を覆って設けられるゲート絶縁膜９５６の膜厚が十分でない場合には、半導体膜９５５におけるチャネル領域の端部９５４ａ、９５４ｂの段差によりゲート絶縁膜９５６による被覆が十分に行えない場合がある（図１８（Ｂ）〜（Ｄ））。その結果、例えば、半導体膜９５５上にゲート絶縁膜９５６を介してゲート電極９５３を設ける場合、半導体膜９５５のチャネル領域の端部９５４ａ、９５４ｂにおけるゲート絶縁膜９５６の段切れによって、ゲート絶縁膜９５６上に形成されるゲート電極９５３と半導体膜９５５におけるチャネル領域の端部９５４ａ、９５４ｂとの接触によるショート（図１８（Ｃ））が生じる場合がある。また、半導体膜９５５のチャネル領域の端部９５４ａ、９５４ｂにおけるゲート絶縁膜９５６の薄膜化によって、ゲート電極９５３と半導体膜９５５のチャネル領域の端部９５４ａ、９５４ｂにおいて電流がリークする（図１８（Ｄ））ことによりトランジスタの特性に影響が生じるといった問題が発生する。
【０００６】
本発明は上記問題を鑑み、半導体膜のチャネル領域の端部におけるゲート絶縁膜の段切れや薄膜化により生じる半導体膜とゲート電極とのショートやリーク電流が抑制された半導体装置および当該半導体装置の作製方法の提供を課題とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明は以下の手段を講じる。
【０００８】
本発明の半導体装置は、基板上に連続して設けられた半導体膜と、半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、導電膜と重ならない半導体膜の領域に形成されたソース領域及びドレイン領域と、導電膜の下方に位置する半導体膜の領域にソース領域とドレイン領域の間に形成されたチャネル領域とを有する複数の薄膜トランジスタと、導電膜と重ならない半導体膜の領域にソース領域及びドレイン領域と隣接して設けられた不純物領域とを有し、導電膜が、チャネル領域及びチャネル領域に隣接する半導体膜の領域上に設けられていることを特徴としている。なお、本発明において、連続して設けられた半導体膜とは、複数の薄膜トランジスタが形成される領域において、当該半導体膜を島状等に形成することにより個々の薄膜トランジスタを分離して設けるのではなく、全面に設けることをいう。また、全面とは必ずしも基板の全面でなく、複数の薄膜トランジスタがそれぞれ同一の半導体膜の一部をチャネル領域として用いればよい。
【０００９】
また、本発明は、上記構成において、薄膜トランジスタは、ゲート電極の側面に接して設けられたサイドウォールを有し、当該サイドウォールの下方の半導体膜にＬＤＤ領域が設けられた構造とすることもできる。
【００１０】
また、本発明は、上記構成において、薄膜トランジスタがｎ型の薄膜トランジスタである場合には不純物領域がｐ型の導電性を有し、薄膜トランジスタがｐ型の薄膜トランジスタである場合には不純物領域がｎ型の導電性を有することを特徴としている。
【００１１】
本発明の半導体装置の他の構成として、基板上に連続して設けられた半導体膜と、半導体膜の上方にゲート絶縁膜を介して設けられた導電膜と、導電膜と重ならない半導体膜の領域に形成されたソース領域及びドレイン領域と、導電膜の下方に位置する半導体膜の領域であってソース領域とドレイン領域の間に形成されたチャネル領域とを有する複数の薄膜トランジスタと、導電膜と重ならない半導体膜の領域であってソース領域及びドレイン領域と隣接して設けられた第１の不純物領域と、第１の不純物領域の外側に隣接する半導体膜の領域に形成された第２の不純物領域とを有し、導電膜が、チャネル領域及びチャネル領域に隣接する半導体膜の領域上に設けられていることを特徴としている。また、薄膜トランジスタは、ゲート電極の側面に接して設けられたサイドウォールを有し、当該サイドウォールの下方の半導体膜の領域にＬＤＤ領域が設けられた構造とすることもできる。
【００１２】
また、本発明は、上記構成において、第１の不純物領域に添加された不純物元素の濃度が薄膜トランジスタのＬＤＤ領域に添加された不純物元素の濃度と同じであることを特徴としている。
【００１３】
また、本発明は、上記構成において、薄膜トランジスタがｎ型の薄膜トランジスタである場合には、第１の不純物領域がｎ型の導電性を有し且つ第２の不純物領域がｐ型の導電性を有することを特徴としている。
【００１４】
また、本発明は、上記構成において、薄膜トランジスタがｐ型の薄膜トランジスタである場合には、第１の不純物領域がｎ型の導電性を有し且つ第２の不純物領域がｎ型の導電性を有することを特徴としている。さらに、第１の不純物領域に添加された不純物元素の濃度が第２の不純物領域に添加された不純物元素の濃度より低いことを特徴としている。
【００１５】
また、本発明は、上記構成において、連続して設けられた半導体膜に複数の薄膜トランジスタのチャネル領域が設けられていることを特徴としている。
【００１６】
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、半導体膜上にゲート絶縁膜を形成し、薄膜トランジスタのチャネル領域となる半導体膜の領域の上方にゲート絶縁膜を介してゲート電極を選択的に形成し、ゲート電極の一部および半導体膜の一部を覆うように第１のレジストを選択的に形成し、第１のレジストをマスクとして半導体膜に第１の不純物元素を選択的に添加することによって、半導体膜に第１の不純物領域を選択的に形成し、第１のマスクを除去し、ゲート電極をマスクとして半導体膜に第２の不純物元素を選択的に添加することによって、半導体膜に選択的に第２の不純物領域を形成し、ゲート電極の側面に接するようにサイドウォールを形成し、ゲート電極の一部および半導体膜の一部を覆うように第２のレジストを選択的に形成し、第２のレジストをマスクとして半導体膜に第３の不純物元素を選択的に添加することによって、半導体膜に第３の不純物領域を選択的に形成し、ゲート電極およびゲート絶縁膜を覆うように絶縁膜を形成し、絶縁膜上に半導体膜と電気的に接続する導電膜を形成することを特徴としている。
【００１７】
また、上記構成において第１の不純物元素としてｐ型の導電性を示す不純物元素を用い、第２の不純物元素および第３の不純物元素としてｎ型の導電性を示す不純物元素を用いることを特徴としている。さらに、第２の不純物元素の濃度を第３の不純物元素の濃度より低くすることを特徴としている。ここで、第２の不純物元素と第３の不純物元素は同一の元素でも良いし、互いに異なる元素であっても良い。
【発明の効果】
【００１８】
半導体装置に含まれる薄膜トランジスタのチャネル領域の端部において、半導体膜に段差を設けない構成とすることによって、チャネル領域の端部におけるゲート絶縁膜の段切れや被覆不良を防止し、半導体膜とゲート絶縁膜を介して当該半導体膜上に設けられるゲート電極との間におけるショートやリーク電流の発生を防止することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２０】
（実施の形態１）
本実施の形態では、本発明の半導体装置の一例について図面を参照して説明する。
【００２１】
本実施の形態で示す半導体装置の模式図を図１に示す。なお、図１（Ｂ）は図１（Ａ）におけるＡ−Ｂ間の断面図に対応し、図１（Ｃ）は図１（Ａ）におけるＣ１−Ｄ１間の断面図、図１（Ｄ）は図１（Ａ）におけるＣ２−Ｄ２間の断面図に対応している。
【００２２】
本実施の形態で示す半導体装置は、基板１０１上に絶縁膜１０２を介して連続して設けられた半導体膜１０３と、当該半導体膜１０３の上方にゲート絶縁膜１１４を介して設けられたゲート電極１２２と、当該ゲート電極１２２の側面に接して設けられたサイドウォール１２３とを有し、半導体膜１０３の一部をチャネル領域として利用する薄膜トランジスタ（ＴＦＴ）１２１ａ、１２１ｂが形成されている（図１（Ａ）、（Ｂ））。ゲート絶縁膜１１４は、酸素雰囲気または窒素雰囲気下で半導体膜１０３に高周波を用いて高密度（好ましくは、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）、且つ低電子温度（好ましくは０．５ｅＶ以上１．５ｅＶ以下）の条件下でプラズマ処理（以下、「高密度プラズマ処理」と記す）を行うことにより半導体膜１０３を酸化または窒化して形成することができる。あるいは、ＣＶＤ法やスパッタ法等により絶縁膜を設けた後に、当該絶縁膜に酸素雰囲気または窒素雰囲気下で高密度プラズマ処理を行うことによって、絶縁膜の表面を酸化または窒化させることにより表面を緻密化してゲート絶縁膜１１４を設けることができる。また、絶縁膜１０２も同様に基板１０１に高密度プラズマ処理を行うことによって形成することができる。
【００２３】
なお、ここでいう連続して設けられた半導体膜とは、複数の薄膜トランジスタが形成される領域において、当該半導体膜が島状等に形成することにより個々の薄膜トランジスタが分離して設けられているのではなく、薄膜トランジスタが全面に設けられている半導体膜のことをいう。例えば、基板上に複数の薄膜トランジスタを設ける場合は、通常、基板上に形成された半導体膜を選択的に除去して島状等に形成することにより、当該島状の半導体膜を個々の薄膜トランジスタのチャネル領域として利用する。しかし、本実施の形態では、基板上に形成された半導体膜を島状等に分離せずに複数の薄膜トランジスタのチャネル領域として半導体膜を共用する。なお、図１では、半導体膜１０３を、ｎ型の薄膜トランジスタ１２１ａおよび当該ｎ型の薄膜トランジスタ１２１ａに隣接して形成されたｐ型の薄膜トランジスタ１２１ｂのチャネル領域として用いた例を示している。また、全面とは必ずしも基板全面に限られず、基板のある領域に半導体膜を形成し当該半導体膜を複数の薄膜トランジスタのチャネル領域として共有して用いる場合も含んでいる。また、基板の複数の領域にそれぞれ半導体膜を設け、各々の半導体膜を複数の薄膜トランジスタのチャネル領域として用いる場合も含む。
【００２４】
ｎ型の薄膜トランジスタ１２１ａが設けられる領域において、半導体膜１０３は、ゲート電極１２２の下方に形成されたチャネル領域１０４と、サイドウォール１２３の下方に形成され且つチャネル領域１０４と隣接するｎ型を示す低濃度不純物領域１０５と、当該低濃度不純物領域１０５に隣接して設けられたｎ型を示す高濃度不純物領域１０６とを有している。なお、低濃度不純物領域１０５をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域、高濃度不純物領域１０６をソースまたはドレイン領域とも呼ぶ。また、便宜上、ｎ型を示す低濃度不純物領域をｎ−、ｎ型を示す高濃度不純物領域をｎ＋とも称する。
【００２５】
一方、ｐ型の薄膜トランジスタ１２１ｂが設けられる領域において、半導体膜１０３は、ゲート電極１２２の下方に形成されたチャネル領域１１３と、当該チャネル領域１１３に隣接して設けられたｐ型を示す高濃度不純物領域１１２とを有している。なお、高濃度不純物領域１１２をソースまたはドレイン領域とも呼ぶ。また、便宜上、ｐ型を示す低濃度不純物領域をｐ−、ｐ型を示す高濃度不純物領域をｐ＋とも称する。
【００２６】
一般的に、基板上に複数の薄膜トランジスタを設ける場合には、基板上に半導体膜を形成した後に当該半導体膜を選択的に除去して島状の半導体膜を形成し、当該島状の半導体膜を各々の薄膜トランジスタのチャネル領域として利用することによって、素子の分離を行う。一方、本実施の形態で示す半導体装置は、複数の薄膜トランジスタが連続して設けられた半導体膜１０３をチャネル領域として共用するため、複数の薄膜トランジスタの素子分離を、ｐｎ接合により行う。
【００２７】
ｐｎ接合によって素子の分離を行う際に、ｎ型を示す不純物元素とｐ型を示す不純物元素の導入を行うため、不純物元素の導入を最低２回行う必要がある。また、不純物元素を導入する場合には、位置合わせの精度を考慮にいれて不純物元素の導入を行わなければならない。位置あわせの精度が十分でなく、ｎ型を示す領域とｐ型を示す領域が重なって形成された場合、重なった領域の抵抗が高くなる。その結果ソースまたはドレイン領域等の幅が狭くなることによって薄膜トランジスタのチャネルの幅等が変化する恐れがあるためである。
【００２８】
そのため、ここでは、位置合わせの精度を考慮して、ｐ型を示す高濃度不純物領域とｎ型を示す高濃度不純物領域との間にｎ型またはｐ型を示す低濃度不純物領域からなる緩衝領域を設ける。本実施の形態では、ｎ型の薄膜トランジスタにＬＤＤ領域として機能するｎ型を示す低濃度不純物領域を形成するため、緩衝領域としてｎ型を示す低濃度不純物領域を形成する。
【００２９】
ｎ型の薄膜トランジスタ１２１ａは、ｎ型を示す高濃度不純物領域１０６に隣接して設けられたｎ型を示す低濃度不純物領域１０７と、当該低濃度不純物領域１０７に隣接して設けられたｐ型を示す高濃度不純物領域１０８によって、ｎ＋領域とｎ−領域とｐ＋領域との接合が順に形成されるため、隣接するｐ型の薄膜トランジスタ１２１ｂ等の他の薄膜トランジスタからの影響を受けない。つまり、ｎ型の薄膜トランジスタ１２１ａは、ソースまたはドレイン領域として機能するｎ型の高濃度不純物領域１０６に隣接して設けられたｎ型を示す低濃度不純物領域１０７およびｐ型を示す高濃度不純物領域１０８によって、他の素子と分離される。なお、図１では、ｎ型の薄膜トランジスタ１２１ａにＬＤＤ領域を形成するため、ｎ＋領域とｎ−領域、ｎ−領域とｐ＋領域との接合により素子の分離を行っているが、ＬＤＤ領域を形成しない場合やｐ型の薄膜トランジスタ１２１ｂにＬＤＤ領域を形成する場合にはｎ＋領域とｐ−領域、ｐ−領域とｐ＋領域との接合により素子の分離を行うことも可能である。
【００３０】
一方、ｐ型の薄膜トランジスタ１２１ｂは、ｐ型を示す高濃度不純物領域１１２に隣接して設けられたｎ型を示す低濃度不純物領域１１１と、当該低濃度不純物領域１１１に隣接して設けられたｎ型を有する高濃度不純物領域１１０によって、ｐ＋領域とｎ−領域、ｎ−領域とｎ＋領域との接合が順に形成されているため、隣接するｎ型の薄膜トランジスタ１２１ａ等の他の薄膜トランジスタからの影響を受けない。つまり、ｐ型の薄膜トランジスタ１２１ｂは、ソースまたはドレイン領域として機能するｐ型の高濃度不純物領域１１２に隣接して設けられたｎ型を示す低濃度不純物領域１１１およびｎ型を示す高濃度不純物領域１１０によって、素子の分離がなされる。なお、図１では、ｎ型の薄膜トランジスタ１２１ａにＬＤＤ領域を形成するため、ｐ型の薄膜トランジスタ１２１ｂにおいて、ｐ＋領域とｎ−領域とｎ＋領域との接合によって素子の分離を行っているが、ＬＤＤ領域を形成しない場合やｐ型の薄膜トランジスタ１２１ｂにＬＤＤ領域を形成する場合にはｐ＋領域とｐ−領域とｎ＋領域との接合により素子の分離を行うことも可能である。
【００３１】
また、本実施の形態で示す半導体装置では半導体膜が連続して形成されているため、薄膜トランジスタのチャネル領域の端部１３１ａおよび１３１ｂにおいて、半導体膜の段差によって生じるゲート絶縁膜の段切れや薄膜化等の被覆不良を防止することができる。そのため、半導体膜１０３とゲート電極１２２間におけるショートやリーク電流の発生を防止することができる（図１（Ｃ））。
【００３２】
なお、図１では、不純物元素を導入する際の位置あわせ精度を考慮して、ｎ型を有する高濃度不純物領域１０６とｐ型を有する高濃度不純物領域１０８との間に低濃度不純物領域１０７を設け、ｐ型を有する高濃度不純物領域１１２とｎ型を有する高濃度不純物領域１１０との間に低濃度不純物領域１１１を設けた構造としている。しかし、作製工程における不純物元素を導入する際の位置あわせ精度等が問題とならない場合には、ｎ型を有する高濃度不純物領域１０６とｐ型を有する高濃度不純物領域１０８とが隣接するように設けてｐ＋領域とｎ＋領域との接合により素子の分離を行うことも可能である。
【００３３】
次に、本発明の半導体装置の作製方法の一例に関して図面を参照して以下に説明を行う。
【００３４】
まず、基板１０１上に絶縁膜１０２を介して半導体膜１０３を形成し、当該半導体膜１０３の結晶化を行う（図２（Ａ））。半導体膜１０３の結晶化方法としては、レーザ結晶化、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等を用いることができる。
【００３５】
次に、半導体膜１０３上にゲート絶縁膜１１４を形成し、当該ゲート絶縁膜１１４上にゲート電極１２２を形成する（図２（Ｂ））。
【００３６】
次に、半導体膜１０３にｐ型を示す不純物領域を形成するためボロン（Ｂ）等のｐ型の導電性を付与する不純物元素を高濃度で添加する。その際に、あらかじめ半導体膜１０３上にマスクとして用いるレジスト１２４を選択的に形成し、その上から半導体膜１０３にｐ型を付与する不純物元素を高濃度で添加することによって、ｐ型を示す高濃度不純物領域１０８、１１２を所望の位置に形成する（図２（Ｃ）、図４（Ａ））。なお、ここでは、図４（Ａ）のＡ１−Ｂ１間の断面図が図２（Ｃ）に相当する。
【００３７】
次に、半導体膜１０３にリン（Ｐ）等のｎ型を付与する不純物元素を低濃度で添加することによって、ｎ型を示す低濃度不純物領域１１５、１１６を形成する（図２（Ｄ）、図４（Ｂ））。ここではゲート電極１２２がマスクとして働くため、ゲート電極１２２の下方に位置する半導体膜１０３には不純物元素が添加されない。また、高濃度不純物領域１０８、１１２に不純物元素が低濃度で添加された場合でも、高濃度不純物領域１０８、１１２はｐ型の不純物元素が多く添加されているためｐ型を示す。なお、ここでは、図４（Ｂ）のＡ２−Ｂ２間の断面図が図２（Ｄ）に相当する。
【００３８】
次に、ゲート電極１２２の側面に接するようにサイドウォール１２３を形成する（図３（Ａ））。サイドウォール１２３は、例えば、ゲート電極１２２およびゲート絶縁膜１４４を覆うように絶縁膜を形成した後に、異方性エッチングを行うことによって当該絶縁膜を除去することによってゲート電極１２２の側面にサイドウォール１２３を形成する。
【００３９】
次に、半導体膜１０３にｎ型を示す高濃度の不純物領域を形成するためにｎ型を付与する不純物元素を高濃度で選択的に添加する。その際に、あらかじめ半導体膜１０３上にマスクとして用いるレジスト１２５を選択的に形成し、その上から半導体膜１０３にｎ型を付与する不純物元素を高濃度で添加することによって、ｎ型を示す高濃度不純物領域１０６、１１０を所望の位置に形成する（図３（Ｂ）、図４（Ｃ））。なお、ここでは、図４（Ｃ）のＡ３−Ｂ３間の断面図が図３（Ｂ）に相当する。また、高濃度不純物領域１０６はｎ型の薄膜トランジスタ１２１ａのソースまたはドレイン領域に相当し、低濃度不純物領域１０５はｎ型の薄膜トランジスタ１２１ａのＬＤＤ領域に相当する。また、高濃度不純物領域１１２はｐ型の薄膜トランジスタ１２１ｂのソースまたはドレイン領域に相当する。
【００４０】
次に、ゲート絶縁膜１１４、ゲート電極１２２およびサイドウォール１２３を覆うように絶縁膜１１７を形成し、さらに絶縁膜１１７上に絶縁膜１１８を形成する（図３（Ｃ））。
【００４１】
次に、絶縁膜１１７、１１８およびゲート絶縁膜１１４を選択的に除去して開口部を形成し、ｎ型を有する高濃度不純物領域１０６またはｐ型を有する高濃度不純物領域１１２と電気的に接続するように絶縁膜１１８上に導電膜１１９を形成する（図３（Ｄ））。
【００４２】
以上の工程により、半導体装置を作製することができる。以下に、上記工程における材料等に関して具体的に説明を行う。
【００４３】
基板１０１としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。また、このような基板であれば、その面積や形状に大きな制限はないため、基板１０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
【００４４】
絶縁膜１０２としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜１０２を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜で設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜１０２を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。絶縁膜１０２を設けることによって、基板１０１としてガラス基板を用いた場合に、基板１０１から半導体膜１０３への不純物元素等の汚染を防止することが可能となる。なお、基板１００から半導体膜１０３等への不純物元素の混入による汚染等の恐れがない場合には、絶縁膜１０２は必ずしも設ける必要はない。
【００４５】
半導体膜１０３の結晶化において、レーザ結晶化を利用する場合には、連続発振またはパルス発振の気体レーザ又は固体レーザを用いることができる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いる。特に、連続発振のレーザの基本波、及び当該基本波の第２高調波から第４高調波のレーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。なお連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを照射するようにしてもよいし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを照射するようにしてもよい。複数のレーザ光を照射することにより、エネルギーを補うことができる。またパルス発振型のレーザであって、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザ光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルス発振のレーザを使用することができる。このようなレーザとして、発振周波数が１０ＭＨｚ以上のパルス発振のレーザ光を用いてもよい。
【００４６】
ゲート絶縁膜１１４としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
【００４７】
ゲート電極１２２としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造、またはこれらの積層構造で設けることができる。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。例えば、ゲート電極１２２を２層構造で設ける場合、第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ）層とタングステン層、窒化モリブデン（ＭｏＮ）層とモリブデン（Ｍｏ）層等が挙げられる。
【００４８】
サイドウォール１２３としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。
【００４９】
絶縁膜１１７としては、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
【００５０】
絶縁膜１１８としては、上記酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。
【００５１】
導電膜１１９としては、Ａｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍｎから選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばＣとＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、ＣとＮｉを含有したＡｌ合金、ＣとＭｎを含有したＡｌ合金等を用いることができる。また、積層構造で設ける場合、ＡｌとＴｉを積層させることによって設けることができる。
【００５２】
なお、本実施の形態では、上述したように、ｎ型の薄膜トランジスタ１２１ａは、ゲート電極１２２の側壁に接してサイドウォール１２３を有し、当該サイドウォール１２３の下方に設けられたｎ型を示す低濃度不純物領域１０５（ＬＤＤ領域）およびｎ型を示す高濃度不純物領域１０６を有している場合を示している。また、ｐ型の薄膜トランジスタ１２１ｂは、ゲート電極の側壁に接してサイドウォール１２３を有し、ｐ型を示す高濃度不純物領域１１２を有している場合を示している。しかし、本発明は、上述した構成に限られず、例えば、ｎ型の薄膜トランジスタ１２１ａおよびｐ型の薄膜トランジスタ１２１ｂの両方にＬＤＤ領域を設けた構造としてもよいし、両方にＬＤＤ領域およびサイドウォールを設けない構造（図１９（Ａ））とすることも可能である。また、薄膜トランジスタの構造は上述した構造に限られず、チャネル領域が１つ形成されるシングルゲート構造を用いてもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いてもよい。また、ボトムゲート構造としてもよいし、チャネル領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を複数の導電膜の積層構造で設ける場合に、ゲート電極の下方に形成される第１の導電膜１２２ａと当該第１の導電膜１２２ａ上に形成される第２の導電膜１２２ｂを設け、当該第２の導電膜１２２ｂの側壁に接し且つ第１の導電膜１２２ａの上方に形成されるようにサイドウォール１２３を設ける構造（図１９（Ｂ））とすることも可能である。なお、上記構成において、ｎ型の薄膜トランジスタ１２１ａ、ｐ型の薄膜トランジスタ１２１ｂのソースまたはドレイン領域として機能する半導体膜１０３の領域にＮｉ、Ｃｏ、Ｗ、Ｔｉ等のシリサイドで設けることも可能である。なお、本発明の半導体装置形態は、上述した薄膜トランジスタの構造を組み合わせて考えられ得る全ての場合を含んでいるものとする。
【００５３】
以上のように、本実施の半導体装置においては、連続して形成された半導体膜を複数の薄膜トランジスタのチャネル領域として共用するため、当該チャネル領域の半導体膜が段差を生じないように薄膜トランジスタを設けることができる。その結果、薄膜トランジスタのチャネル領域の端部におけるゲート絶縁膜の段切れや薄膜化等の被覆不良を防止し、半導体膜とゲート絶縁膜を介して当該半導体膜上に設けられるゲート電極との間におけるショートやリーク電流の発生を防止することができる。
【００５４】
（実施の形態２）
本実施の形態は、上記実施の形態とは異なる半導体装置について図面を参照して説明する。
【００５５】
本実施の形態で示す半導体装置の模式図を図５に示す。なお、図５（Ｂ）は図５（Ａ）におけるＥ−Ｆ間の断面図に対応し、図５（Ｃ）は図５（Ａ）におけるＧ−Ｈ間の断面図に対応している。
【００５６】
本実施の形態で示す半導体装置は、島状に分離された複数の半導体膜１５１ａおよび１５１ｂを有しており、当該半導体膜１５１ａ、１５１ｂにそれぞれｎ型の薄膜トランジスタ１２１ａ、ｐ型の薄膜トランジスタ１２１ｂが形成されている。つまり、上記実施の形態１では、ｎ型の薄膜トランジスタ１２１ａおよびｐ型の薄膜トランジスタ１２１ｂのそれぞれに対して１つの半導体膜を設け、ｎ型の薄膜トランジスタ１２１ａおよびｐ型の薄膜トランジスタ１２１ｂのチャネル領域を設ける場合を示した。本実施の形態では、半導体膜１５１ａ、１５１ｂを分離して設け、当該半導体膜１５１ａ、１５１ｂにそれぞれｎ型の薄膜トランジスタ１２１ａ、ｐ型の薄膜トランジスタ１２１ｂを形成する（図５（Ａ）、（Ｂ））。
【００５７】
図５において、ｎ型の薄膜トランジスタ１２１ａは、島状の半導体膜１５１ａの領域内に形成されている。ｎ型の薄膜トランジスタ１２１ａにおいて、半導体膜１５１ａは、ゲート電極１２２の下方に形成されたチャネル領域１０４と、サイドウォール１２３の下方に形成され且つチャネル領域１０４と隣接するｎ型を示す低濃度不純物領域１０５と、当該低濃度不純物領域１０５に隣接して設けられたｎ型を示す高濃度不純物領域１０６とを有している。また、ｎ型の薄膜トランジスタ１２１ａは、ｎ型を示す高濃度不純物領域１０６に隣接して設けられたｎ型を示す低濃度不純物領域１０７と、当該低濃度不純物領域１０７に隣接して設けられたｐ型を示す高濃度不純物領域１０８によって形成されるｎ＋領域とｎ−領域とｐ＋領域とが順に接合して形成されることにより素子の分離が行われる。
【００５８】
一方、ｐ型の薄膜トランジスタ１２１ｂは、島状の半導体膜１５１ｂの領域内に形成されている。ｐ型の薄膜トランジスタ１２１ｂにおいて、半導体膜１５１ｂは、ｐ型を示す高濃度不純物領域１１２に隣接して設けられたｎ型を示す低濃度不純物領域１１１と、当該低濃度不純物領域１１１に隣接して設けられたｎ型を有する高濃度不純物領域１１０によって形成されるｐ＋領域とｎ−領域とｎ＋領域との接合により素子の分離が行われる。
【００５９】
本実施の形態で示す半導体装置では、基板上に半導体膜を形成した後に当該半導体膜を選択的に除去して島状の半導体膜とするが、当該島状の半導体膜は薄膜トランジスタ１２１ａ、１２１ｂのチャネル領域が形成される領域より大きくなるように形成する。つまり、半導体膜１５１ａ、１５１ｂの領域内にそれぞれ薄膜トランジスタ１２１ａ、１２１ｂが形成され、半導体膜１５１ａ、１５１ｂの端部がチャネル領域の端部１３１ａ、１３１ｂとなるわけではないため、チャネル領域の端部１３１ａ、１３１ｂにおけるゲート絶縁膜の被覆不良を防止することができる。そのため、薄膜トランジスタ１２１ａ、１２１ｂにおいて、半導体膜とゲート電極間に生ずるショートやリーク電流を抑制することができる。
【００６０】
一方、図５（Ｂ）における端部１３２ａ〜１３２ｄや図５（Ｃ）に示すように半導体膜１５１ａ、１５１ｂの端部となる部分（端部１３２ａ〜１３２ｄ、１３３）では、島状の半導体膜１５１ａ、１５１ｂの端部の段差によってゲート絶縁膜１１４の被覆不良が生じる場合がある。しかし、薄膜トランジスタ１２１ａ、１２１ｂは、それぞれｎ＋領域とｎ−領域とｐ＋領域との接合、ｐ＋領域とｎ−領域とｎ＋領域との接合により素子が分離されているため、仮に半導体膜１５１ａ、１５１ｂの端部（端部１３２ａ〜１３２ｄ、１３３）においてゲート絶縁膜１１４等の被覆不良が生じた場合であっても、薄膜トランジスタ１２１ａおよび１２１ｂの特性はほとんど影響を受けない。
【００６１】
また、本実施の形態で示す半導体装置の構造は上述した構造に限られず、薄膜トランジスタのチャネル領域の端部となる半導体膜の領域が段差を有さないように設ければどのような構造としてもよい。例えば、図６（Ａ）に示すように、ゲート電極１２２およびゲート配線１３５の下方に半導体膜を形成し、ゲート電極１２２およびゲート配線１３５が半導体膜の端部を横切ることがない構造とすることができる。このような構造で半導体装置を設けることによって、半導体膜とゲート電極とのショート等を防止することができる。この場合、同一のゲート配線に接続されたゲート電極を有する薄膜トランジスタのチャネル領域として同一の半導体膜を共通して用いる。他にも、図６（Ｂ）に示すように、半導体膜１５１ａ、１５１ｂをできるだけ小さく設け、当該半導体膜１５１ａ、１５１ｂの領域の一部に薄膜トランジスタ１２１ａ、１２１ｂを設けた構成としてもよい。この場合も、薄膜トランジスタ１２１ａ、１２１ｂのチャネル形成領域の端部に段差が生じないよう、上述したようにｐｎ接合により素子の分離を行う。図６（Ｂ）に示す構造で薄膜トランジスタを設けることによって、当該薄膜トランジスタを液晶表示装置や自発光素子を用いた表示装置の画素のスイッチング素子として用いる場合に開口率を向上させることができる。
【００６２】
なお、本実施の形態は上記実施の形態１と自由に組み合わせて行うことができる。
【００６３】
（実施の形態３）
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、非接触でデータのやりとりが可能である半導体装置の一例に関して説明する。
【００６４】
本実施の形態で示す半導体装置は、図７（Ａ）に示すように、基板１０１上に複数の薄膜トランジスタを有する素子群６０３とアンテナとして機能する導電膜６０２が設けられている。なお、アンテナとして機能する導電膜６０２は、素子群６０３に含まれる薄膜トランジスタと電気的に接続している。また、当該半導体装置は、アンテナとして機能する導電膜６０２を介して、非接触で外部の機器（リーダ／ライタ）とデータのやりとりを行うことができる。
【００６５】
また、図７（Ｂ）に示すように、アンテナとして機能する導電膜６０２は、薄膜トランジスタのソースまたはドレイン領域と電気的に接続されている導電膜１１９を覆って設けられた絶縁膜６０１上に形成することができる。なお、図７（Ｂ）は図７（Ａ）の断面図に相当する。
【００６６】
次に、上記半導体装置の作製方法の一例に関して図面を参照して説明する。本実施の形態では、図８（Ａ）に示すように、１枚の基板６２０から半導体装置６００を複数（ここでは縦４個、横３個からなる１２個）作製する場合に関して説明する。また、ここでは、可撓性を有する半導体装置を形成するために、薄膜トランジスタ等の素子群やアンテナを剥離層６０４を介してガラス等の剛性を有する基板６２０上に一旦設けた後に、当該基板６２０から素子群とアンテナ等を剥離して、可撓性を有する基板上に素子群とアンテナ等を設ける例を示す。
【００６７】
まず、基板６２０上に剥離層６０４を形成する（図９（Ａ））。なお、剥離層６０４を形成する前に基板６２０上に下地膜として、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造を設けてもよい。下地膜としてこれらの絶縁膜を設けることによって、基板６２０から剥離層６０４への不純物元素等による汚染を防止することができる。
【００６８】
次に、剥離層６０４上に上記図２および図３と同様に、ｎ型の薄膜トランジスタ１２１ａおよびｐ型の薄膜トランジスタ１２１ｂ等の半導体膜１０３をチャネル領域として利用する複数の薄膜トランジスタや導電膜１１９等を設ける（図９（Ｂ））。
【００６９】
次に、導電膜１１９を覆うように絶縁膜６０５を形成する（図９（Ｃ））。
【００７０】
次に、絶縁膜６０５上にアンテナとして機能する導電膜６０６を形成し、当該導電膜６０６を覆うように保護膜として絶縁膜６０７を形成する（図９（Ｄ））。なお、アンテナとして機能する導電膜６０６は、導電膜１１９と電気的に接続するように設ける。ここで、便宜上薄膜集積回路を有する層とアンテナとして機能する導電膜を有する層の積層構造を素子群６２１と記す。
【００７１】
次に、基板６２０から素子群６２１を剥離する。ここでは、絶縁膜１０２、半導体膜１０３、ゲート絶縁膜１１４、絶縁膜１１７、１１８、６０５および６０７を選択的に除去して開口部６０９を形成し、当該開口部６０９からエッチング剤を導入することによって剥離層６０４を除去する（図１０（Ａ））。開口部６０９は、複数の半導体装置６００間に設ける（図８（Ａ））。他にも、薄膜トランジスタを避けた領域であれば半導体装置の領域内に設けてもよい。また、剥離層６０４は、全て除去してもよいし、完全に除去せずに一部残してもよい。剥離層６０４を残すことによって、エッチング剤によって剥離層６０４を除去した後であっても、基板６２０上に素子群６２１を保持することができ、後の工程において取扱が簡便となる。
【００７２】
次に、絶縁膜６０７に接着性を有する第１のシート材６１０を接着させて、基板６２０から素子群６２１を剥離させる（図１０（Ｂ））。なお、基板６２０から素子群６２１を剥離する場合にエッチング剤を用いずに剥離を行ってもよい。例えば、レーザ光を照射することによって絶縁膜１０２、半導体膜１０３、ゲート絶縁膜１１４、絶縁膜１１７、１１８、６０５および６０７を選択的に除去して開口部６０９を形成し、その後、絶縁膜６０７に第１のシート材６１０を接着させて物理的に基板６２０から素子群６２１を剥離することができる。
【００７３】
次に、剥離させた素子群を可撓性を有するフィルムで封止する。ここでは、第２のシート材６１１および第３のシート材６１２を用いて素子群６２１の封止を行う（図１０（Ｃ））。封止の具体例を図１１（Ａ）に示す。基板６２０から剥離した側の素子群６２１の表面を第２のシート材６１１に接着させて、第１のシート材６１０を剥離させ、その後第１のシート材６１０から剥離した側の素子群６２１の表面を第３のシート材６１２に接着させる。この際、加熱処理及び加圧処理の一方又は両方を行う封止ロール１９２，第３のシート材６１２が巻き付けられた供給ロール１９１及びベルトコンベア１９０を用いると、順次、第２のシート材６１１，第３のシート材６１２に封止された半導体装置を形成することができる。次に、切断手段１９３により、第２のシート材６１１，第３のシート材６１２を切断することによって半導体装置が完成する（図１１（Ｂ））。
【００７４】
以下に、上記工程における材料等に関して具体的に説明を行う。
【００７５】
剥離層６０４としては、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、公知の手段（スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法）を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下におけるプラズマ処理、酸素雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、上記金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。プラズマ処理の条件としては、上述したように高密度且つ低電子温度の条件下で行ってもよい。また、他の方法として金属膜を形成した後に、絶縁膜２０３を酸素雰囲気下でスパッタ法を用いて形成することによって金属膜表面に金属酸化膜を設けることができる。また、金属膜を形成した後に、金属をターゲットとして酸素雰囲気下でスパッタを行うことにより金属膜表面に金属酸化膜を設けることも可能である。この場合、金属膜と金属酸化膜はことなる金属元素で設けることが可能となる。なお、これらの方法も窒素雰囲気下または窒素と酸素雰囲気下でスパッタを行うことにより金属膜上に金属窒化物や金属酸化窒化物を形成することができる。
【００７６】
絶縁膜６０５、６０７としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜はもちろん、その他にもエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造を用いて形成することができる。特にエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の材料は、スピンコーティング法、液滴吐出法または印刷法等を用いることによって形成することができるため、平坦化や処理時間の効率化を図ることができる。絶縁膜６０５、６０７は、同じ材料を用いて形成してもよいし、別々の材料を用いて形成してもよい。
【００７７】
導電膜６０６としては、銅（Ｃｕ）、アルミニウム（Ａｌ）や銀（Ａｇ）や金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等の金属、金属化合物や炭素（Ｃ）を１つまたは複数有する導電材料を用いることができる。
【００７８】
なお、上記実施の形態では、基板１０１上に複数の半導体装置を設ける場合に半導体膜１０３を全面に形成する場合に関して説明したが、これに限られず、基板１０１上に複数の半導体装置を設ける場合には、図８（Ｂ）に示すように、１つの半導体装置ごとに半導体膜を設けてもよい。具体的には、基板１０１上に半導体膜を形成した後に、半導体装置が設けられる領域を残して半導体装置間の半導体膜を除去する。この場合は、開口部６０９を設ける際に半導体膜を除去する必要がなくなるため、工程を簡略化することができる。また、他にも上記実施の形態２で示した構造を有する薄膜トランジスタを用いて半導体装置を作製することも可能である。
【００７９】
次に、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。なお、非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグまたは無線チップともよばれる。
【００８０】
ＲＦＩＤ８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図１２（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。
【００８１】
リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。
【００８２】
また、ＲＦＩＤは、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００８３】
上記実施の形態で示した構成を用いることによって、折り曲げることが可能なＲＦＩＤを作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。
【００８４】
次に、可撓性を有するＲＦＩＤの使用形態の一例について説明する。表示部３２１を含む携帯端末の側面には、リーダ／ライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤ３２３が設けられる（図１２（Ｂ））。品物３２２が含むＲＦＩＤ３２３にリーダ／ライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダ／ライタ３２０と、商品３２６に設けられたＲＦＩＤ３２５を用いて、該商品３２６の検品を行うことができる（図１２（Ｃ））。このように、システムにＲＦＩＤを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、ＲＦＩＤに含まれるトランジスタ等の損傷を防止し、信頼性の高いＲＦＩＤを提供することが可能となる。
【００８５】
また、上述した以外にも可撓性を有するＲＦＩＤの用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１３を用いて説明する。
【００８６】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１３（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１３（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１３（Ｄ）参照）。書籍類とは、書物、本等を指す（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１３（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１３（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【００８７】
紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有するＲＦＩＤを用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いてＲＦＩＤを設けることにより、当該ＲＦＩＤに含まれる素子の破損等を防止することができる。
【００８８】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【００８９】
なお、本実施の形態は、上記実施の形態１および２と自由に組み合わせて行うことができる。
【００９０】
（実施の形態４）
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、画素部を有する半導体装置の一例に関して説明する。
【００９１】
本実施の形態で示す半導体装置は、図１４（Ａ）に示すように、基板４０１上に設けられた走査線駆動回路４０２、信号線駆動回路４０３および画素部４０４等を有している。また、走査線駆動回路４０２、信号線駆動回路４０３および画素部４０４等を基板４０１と共に挟むように対向基板４０６が設けられている。走査線駆動回路４０２、信号線駆動回路４０３および画素部４０４は、基板４０１上に上記実施の形態で示した構造を有する薄膜トランジスタを形成して設ける。基板４０１と対向基板４０６は、シール材４０５により貼り合わされている。また、走査線駆動回路４０２および信号線駆動回路４０３は、外部入力端子となるＦＰＣ４０７からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。
【００９２】
次に、画素部４０４の一例に関して図１４（Ｂ）を用いて説明する。
【００９３】
図１４（Ｂ）は、画素部４０４に設けられた複数の画素のうちの一つの画素４０９の上面図を表している。画素４０９は、信号線として機能する配線４１１と、電源線として機能する配線４１２と、当該配線４１１および４１２と概略垂直方向に伸びた走査線として機能する配線４１３とを有している。また、画素４０９には、配線４１１、４１２および配線４１３に囲まれるように表示領域４０８が形成されており、当該表示領域４０８を駆動するための薄膜トランジスタ４１５および薄膜トランジスタ４１６を有している。なお、ここでは便宜上、薄膜トランジスタ４１５をスイッチング用ＴＦＴ４１５、薄膜トランジスタ４１６を電流制御用ＴＦＴ４１６と記す。
【００９４】
図１４（Ｂ）では、スイッチング用ＴＦＴ４１５をｎ型の薄膜トランジスタとして設け、電流制御用ＴＦＴ４１６をｐ型の薄膜トランジスタとして設けた場合に関して示している。画素４０９に設けられたスイッチング用ＴＦＴ４１５および電流制御用ＴＦＴ４１６は、連続して設けられた半導体膜４１７をチャネル領域として共用している。つまり、ここでは、画素部４０４における複数の画素に設けられた薄膜トランジスタが半導体膜４１７をチャネル領域として共用している。ｎ型の薄膜トランジスタおよびｐ型の薄膜トランジスタは、上記実施の形態１における図１で示した構造とすることができる。なお、図１４（Ｂ）では、画素４０９の全面に半導体膜４１７を設けた例を示したが、上記実施の形態２における図５、図６に示したように半導体膜をスイッチング用ＴＦＴ４１５および電流制御用ＴＦＴ４１６について分離させて島状に設けることも可能である。
【００９５】
次に、図１４に示した半導体装置の断面構造の一例について図１５に示す。
【００９６】
図１５（Ａ）に示すように、基板４０１上に駆動回路部および画素部を構成する薄膜トランジスタが形成されている。駆動回路部においては、上記実施の形態に示した構造を有するｎ型の薄膜トランジスタ４２１とｐ型の薄膜トランジスタ４２２とを組み合わせたＣＭＯＳ回路が形成される。なお、駆動回路を形成する薄膜トランジスタは、公知のＰＭＯＳ回路またはＮＭＯＳ回路で形成してもよい。
【００９７】
画素４０９においては、上記実施の形態に示した構造を有するスイッチング用ＴＦＴ４１５と、電流制御用ＴＦＴ４１６とが設けられている。また、電流制御用ＴＦＴ４１６のソースまたはドレイン電極に接続された第１の電極４２４と、当該第１の電極の端部を覆って設けられた絶縁膜４２３と、第１の電極上に設けられた発光層４２５と、当該発光層４２５上に設けられた第２の電極４２６とを有している。なお、第１の電極４２４、発光層４２５および第２の電極４２６の積層構造により発光素子４２７が設けられている。
【００９８】
絶縁膜４２３としては、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、成膜された膜の膜厚の均一性又は性質の均一性を良好なものとするため、絶縁膜４２３の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁膜４２３の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜４２３の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁膜４２３として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【００９９】
第１の電極４２４および第２の電極４２６は、一方を陽極として用い他方を陰極として用いる。陽極として用いる場合には、仕事関数の大きい材料を用いることが望ましい。例えば、インジウム錫酸化物（ＩＴＯ）膜、または珪素を含有したインジウム錫酸化物膜、２〜２０ｗｔ％の酸化亜鉛を含む酸化インジウム膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。陰極として用いる場合には、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いることが好ましい。なお、陰極として用いる電極を透光性とする場合には、電極として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ、２〜２０ｗｔ％の酸化亜鉛を含む酸化インジウム、珪素を含有したインジウム錫酸化物、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【０１００】
発光層４２５としては、低分子系材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子系材料等による単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等の公知の方法によって形成することができる。
【０１０１】
シール材４０５としては、エポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０１０２】
対向基板４０６としては、ガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０１０３】
図１５（Ａ）に示した半導体装置は、画素４０９において全面に半導体膜が形成されているため、対向基板４０６側に光を射出させる（上面射出）構造となる。そのため、第２の電極４２６は、透光性を有する材料で設ける。
【０１０４】
一方、上記実施の形態２で示したように、画素４０９において半導体膜を島状に形成することによって、基板４０１側に光を射出させる（下面射出）ことが可能となる。この場合は、第１の電極４２４を透光性を有する材料で設ける。また、図１５（Ｂ）に示す半導体装置では、対向基板４０６側に光を射出させる（上面射出）はもちろん、基板４０１側と対向基板４０６側の両側に光を射出させる（両面射出）ことも可能となる。
【０１０５】
次に、上記画素部を有する半導体装置の利用形態として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などの電子機器が挙げられる。それらの具体例について図面を参照して以下に説明する。
【０１０６】
図１６（Ａ）はテレビ受像機であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。上記実施の形態に示した構造を表示部２００３や駆動回路等に設けられる薄膜トランジスタに適用することによって、テレビ受像機を作製することができる。
【０１０７】
図１６（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。上記実施の形態に示した構造を表示部２１０２や駆動回路等に設けられる薄膜トランジスタに適用することによって、デジタルカメラを作製することができる。
【０１０８】
図１６（Ｃ）はコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。上記実施の形態に示した構造を表示部２２０３や駆動回路等に設けられる薄膜トランジスタに適用することによって、コンピュータを作製することができる。
【０１０９】
図１６（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。表示部２３０２を用いて静止画または動画を表示することができる。上記実施の形態に示した構造を表示部２３０２や駆動回路等に設けられる薄膜トランジスタに適用することによって、モバイルコンピュータを作製することができる。
【０１１０】
図１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（ＤＶＤ再生装置など）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。上記実施の形態に示した構造を表示部Ａ２４０３や表示部Ｂ２４０４や駆動回路等に設けられる薄膜トランジスタに適用することによって、画像再生装置を作製することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。
【０１１１】
図１６（Ｆ）は電子ブックであり、本体２５０１、表示部２５０２、操作キー２５０３等を含む。またモデムが本体２５０１に内蔵されていても良い。表示部２５０２は文字等の静止画像はもちろん動画も表示することが可能となっている。上記実施の形態で示した構造を表示部２５０２や駆動回路等設けられる薄膜トランジスタに適用することによって、電子ブックを作製することができる。
【０１１２】
図１６（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。上記実施の形態に示した構造を表示部２６０２や駆動回路等に設けられる薄膜トランジスタに適用することによって、ビデオカメラを作製することができる。
【０１１３】
図１６（Ｈ）は携帯電話機であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。上記実施の形態に示した構造を表示部２７０３や駆動回路透に設けられる薄膜トランジスタに適用することによって、携帯電話機を作製することができる。
【０１１４】
以上の様に、本発明の半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は上記実施の形態１〜３と自由に組み合わせて行うことができる。
【０１１５】
（実施の形態５）
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、記憶素子を有する半導体装置の一例に関して説明する。
【０１１６】
本実施の形態の半導体装置の一例を図２０に示す。図２０に示した半導体装置は、記憶素子を含むメモリ部と当該メモリ部の制御等を行うロジック部とから形成されている。ここでは、ロジック部にｎ型の薄膜トランジスタ１２１ａとｐ型の薄膜トランジスタ１２１ｂを設け、メモリ部に記憶素子２２１を設けた例を示している。
【０１１７】
ロジック部におけるｎ型の薄膜トランジスタ１２１ａは、ソースまたはドレイン領域として機能するｎ型の高濃度不純物領域１０６とＬＤＤ領域として機能するｎ型の低濃度不純物領域１０５とを有している。また、ｎ型の低濃度不純物領域１０５は、サイドウォールの下方に位置する半導体膜１０３の領域に設けられている。一方、ｐ型の薄膜トランジスタ１２１ｂは、ソースまたはドレイン領域として機能するｐ型の高濃度不純物領域１１２を有している。また、ｎ型の薄膜トランジスタ１２１ａ、ｐ型の薄膜トランジスタ１２１ｂは、連続して形成された半導体膜１０３をチャネル領域として共有しており、チャネル領域上に絶縁膜２１４と絶縁膜２１５が積層して設けられており、当該絶縁膜２１４と絶縁膜２１５がゲート絶縁膜として機能する。
【０１１８】
メモリ部における記憶素子２２１は、ソースまたはドレイン領域として機能するｎ型の高濃度不純物領域１０６とＬＤＤ領域として機能するｎ型の低濃度不純物領域１０５とを有している。また、ｎ型の低濃度不純物領域１０５は、サイドウォールの下方に位置する半導体膜１０３の領域に設けられている。複数の記憶素子２２１は、連続して形成された半導体膜１０３をチャネル領域として共有しており、チャネル領域上に絶縁膜２１４と素子２１６と絶縁膜２１５が積層して設けられている。メモリ部においては、絶縁膜２１４と絶縁膜２１５の間に設けられた素子２１６に電荷が蓄積されることにより記憶素子として機能する。なお、メモリ部においては、絶縁膜２１４をトンネル酸化膜、素子２１６をフローティングゲート、絶縁膜２１５をコントロール酸化膜と呼ぶ場合もある。
【０１１９】
絶縁膜２１４としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。
【０１２０】
素子２１６としては、導電膜、半導体膜、分散された導電性粒子または半導体粒子（以下、「分散粒子」と記す）、絶縁膜２１４および絶縁膜２１５と誘電率が異なる絶縁膜等を用いることができる。導電膜または導電性粒子としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。半導体膜または半導体粒子としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合金等を用いることができる。絶縁膜２１４および絶縁膜２１５と誘電率が異なる絶縁膜等としては、例えば絶縁膜２１４と絶縁膜２１５として酸化珪素（ＳｉＯｘ）または酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いた場合、素子２１６として窒化珪素（ＳｉＮｘ）または窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）を用いることができる。
【０１２１】
絶縁膜２１５としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。絶縁膜２１５は、記憶素子２２１における素子２１６とゲート電極１２２との絶縁性を保つ必要がある。このため、素子２１６とゲート電極との間でリーク電流が増加しない程度の膜厚とすることが好ましく、膜厚１〜１００ｎｍ、好ましくは１０〜７０ｎｍ、さらに好ましくは１０〜３０ｎｍであることが望ましい。
【０１２２】
なお、本実施の形態において、薄膜トランジスタの構造は図２０に示した構造の他、上述したいずれかの構造を用いて設けることができる。また、記憶素子の構造も薄膜トランジスタと共通する部分は上述したいずれかの構造を援用することができる。
【０１２３】
次に、上述した半導体装置の作製方法の一例に関して図面を参照して説明する。ここでは、図２０におけるメモリ部の作製方法に関して以下に説明を行う。
【０１２４】
まず、基板１０１上に絶縁膜１０２を介して半導体膜１０３を形成する（図２１（Ａ））。なお、半導体膜１０３は、上述した方法を用いて結晶化させる。
【０１２５】
次に、半導体膜１０３上に絶縁膜２１４を形成する（図２１（Ｂ））。絶縁膜２１４の作製方法としては、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法、酸素雰囲気下における高密度プラズマ処理等を用いて半導体膜１０３の表面を酸化し、酸化膜を形成することによって、膜厚の薄い絶縁膜を形成する。他にも、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法等を用いて形成してもよい。絶縁膜２１４としては、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍであることが望ましい。絶縁膜２１４は、メモリ部における記憶素子２２１でトンネル酸化膜として機能する。そのため、絶縁膜２１４の膜厚が薄いほど、低い電圧で素子２１６に電荷を蓄積させることが可能である。その結果、後に形成される半導体装置の消費電力を低減することが可能となる。なお、半導体膜１０３に接して酸化珪素を形成すると、絶縁膜２１４と半導体膜領域との界面準位が低くなるため好ましく、ここでは絶縁膜２１４として、酸化珪素膜および窒化珪素膜を積層させて形成する。
【０１２６】
次に、半導体膜１０３上に素子２１６を形成する（図２１（Ｃ））。ここでは、素子２１６として、半導体膜１０３上にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、シリコン粒子を形成する。
【０１２７】
次に、素子２１６を覆うように絶縁膜２１７を形成し、当該絶縁膜２１７上に導電膜２１８を形成した後に、マスクとして機能するレジスト２１９を選択的に形成する（図２１（Ｄ））。絶縁膜２１７は、記憶素子２２１における素子２１６とゲート電極との絶縁性を保つ必要がある。このため、素子２１６と導電膜２１８との間でリーク電流が増加しない程度の膜厚とすることが好ましく、膜厚１〜１００ｎｍ、好ましくは１０〜７０ｎｍ、さらに好ましくは１０〜３０ｎｍで形成する。また、導電膜２１８は、スパッタ法、蒸着法、ＣＶＤ法等の公知の手法により形成することができ、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、またはこれらの元素を主成分とする合金材料または化合物材料を用いて形成することができる。また、不純物元素が添加された半導体膜を用いて形成することもできる。
【０１２８】
次に、レジスト２１９をマスクとして、導電膜２１８、絶縁膜２１７および素子２１６を選択的に除去することによって、絶縁膜２１５、ゲート電極１２２を形成する（図２１（Ｅ））。なお、ここでは、導電膜２１８、絶縁膜２１７および素子２１６を選択的に除去した例を示したが、絶縁膜２１７および素子２１６を除去せずに残して導電膜２１８のみを選択的に除去することも可能である。
【０１２９】
次に、上述した方法を用いて、絶縁膜１１７、１１８および導電膜１１９等を形成することにより記憶素子を作製することができる（図２１（Ｆ））。
【０１３０】
なお、図２１に示した記憶素子は、素子２１６に電荷が注入され蓄積されることによりデータが記憶される。素子２１６に電子を注入するには、熱電子を利用する方法と、Ｆ−Ｎ型トンネル電流を利用する方法がある。熱電子を利用する場合には、正の電圧をゲート電極１２２に印加する。この状態で、ドレインに高電圧を印加して熱電子を発生させると、第１障壁を乗り越えることのできる熱電子を素子２１６に注入することができる。Ｆ−Ｎ型トンネル電流を利用する場合には、第１障壁を乗り越えるエネルギーを電子に与える必要はなく量子力学的トンネル現象により、素子２１６に電子が注入される。
【０１３１】
素子２１６に電子が保持されている間は、トランジスタのしきい値電圧は正の方にずれる。この状態を、情報”０”が書き込まれた状態とすることができる。この”０”情報の検出は、素子２１６に電荷が保持されていない状態でトランジスタがオンするゲート電圧を印加したとき、トランジスタがオンしないことをセンス回路によって検出することで可能である。
【０１３２】
以上のように、連続して設けられた半導体膜を利用して記憶素子を形成することによって、チャネル領域の半導体膜に段差を生じないように記憶素子を設けることができる。その結果、記憶素子のチャネル領域における絶縁膜の段切れ等を防止し、半導体膜とゲート電極とのショートやリーク電流の発生を抑制することにより、記憶素子における電荷保持特性を向上させることができる。
【０１３３】
なお、本実施の形態は上記実施の形態１〜４と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の半導体装置の一例を示す図。
【図２】本発明の半導体装置の作製方法の一例を示す図。
【図３】本発明の半導体装置の作製方法の一例を示す図。
【図４】本発明の半導体装置の作製方法の一例を示す図。
【図５】本発明の半導体装置の一例を示す図。
【図６】本発明の半導体装置の一例を示す図。
【図７】本発明の半導体装置の一例を示す図。
【図８】本発明の半導体装置の作製方法の一例を示す図。
【図９】本発明の半導体装置の作製方法の一例を示す図。
【図１０】本発明の半導体装置の作製方法の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の使用形態の一例を示す図。
【図１３】本発明の半導体装置の使用形態の一例を示す図。
【図１４】本発明の半導体装置の一例を示す図。
【図１５】本発明の半導体装置の一例を示す図。
【図１６】本発明の半導体装置の使用形態の一例を示す図。
【図１７】従来の半導体装置の作製方法の一例を示す図。
【図１８】従来の半導体装置の一例を示す図。
【図１９】本発明の半導体装置の一例を示す図。
【図２０】本発明の半導体装置の一例を示す図。
【図２１】本発明の半導体装置の作製方法の一例を示す図。
【符号の説明】
【０１３５】
８０    ＲＦＩＤ
８１    電源回路
８２    クロック発生回路
８３    復調回路
８４    変調回路
８５    制御回路
８６    記憶回路
８７    アンテナ
８８    リーダ／ライタ
１００    基板
１０１    基板
１０２    絶縁膜
１０３    半導体膜
１０４    チャネル領域
１０５    低濃度不純物領域
１０６    高濃度不純物領域
１０７    低濃度不純物領域
１０８    高濃度不純物領域
１１０    高濃度不純物領域
１１１    低濃度不純物領域
１１２    高濃度不純物領域
１１３    チャネル領域
１１４    ゲート絶縁膜
１１５    低濃度不純物領域
１１７    絶縁膜
１１８    絶縁膜
１１９    導電膜
１２２    ゲート電極
１２３    サイドウォール
１２４    レジスト
１２５    レジスト
１３３    端部
１３５    ゲート配線
１４４    ゲート絶縁膜
２０３    絶縁膜
２１４    絶縁膜
２１５    絶縁膜
２１６    素子
２１７    絶縁膜
２１８    導電膜
２１９    レジスト
２２１    記憶素子
３２０    リーダ／ライタ
３２１    表示部
３２２    品物
３２３    ＲＦＩＤ
３２５    ＲＦＩＤ
３２６    商品
４０１    基板
４０２    走査線駆動回路
４０３    信号線駆動回路
４０４    画素部
４０５    シール材
４０６    対向基板
４０７    ＦＰＣ
４０８    表示領域
４０９    画素
４１１    配線
４１３    配線
４１５    薄膜トランジスタ
４１５    スイッチング用ＴＦＴ
４１６    薄膜トランジスタ
４１６    電流制御用ＴＦＴ
４１７    半導体膜
４２１    薄膜トランジスタ
４２２    薄膜トランジスタ
４２３    絶縁膜
４２４    電極
４２５    発光層
４２６    電極
４２７    発光素子
６００    半導体装置
６０１    絶縁膜
６０２    導電膜
６０３    素子群
６０４    剥離層
６０５    絶縁膜
６０６    導電膜
６０７    絶縁膜
６０９    開口部
６１０    シート材
６１１    シート材
６１２    シート材
６２０    基板
６２１    素子群
９５０    半導体膜
９５１    基板
９５３    ゲート電極
９５５    半導体膜
９５６    ゲート絶縁膜
９５７    絶縁膜
１２１ａ    薄膜トランジスタ
１２１ｂ    薄膜トランジスタ
１２２ａ    導電膜
１２２ｂ    導電膜
１３１ａ    端部
１３２ａ    端部
１５１ａ    半導体膜
１５１ｂ    半導体膜
２００１    筐体
２００２    支持台
２００３    表示部
２００４    スピーカー部
２００５    ビデオ入力端子
２１０１    本体
２１０２    表示部
２１０３    受像部
２１０４    操作キー
２１０５    外部接続ポート
２１０６    シャッター
２２０１    本体
２２０２    筐体
２２０３    表示部
２２０４    キーボード
２２０５    外部接続ポート
２２０６    ポインティングマウス
２３０１    本体
２３０２    表示部
２３０３    スイッチ
２３０４    操作キー
２３０５    赤外線ポート
２４０１    本体
２４０２    筐体
２４０３    表示部Ａ
２４０４    表示部Ｂ
２４０５    部
２４０６    操作キー
２４０７    スピーカー部
２５０１    本体
２５０２    表示部
２５０３    操作キー
２６０１    本体
２６０２    表示部
２６０３    筐体
２６０４    外部接続ポート
２６０５    リモコン受信部
２６０６    受像部
２６０７    バッテリー
２６０８    音声入力部
２６０９    操作キー
２６１０    接眼部
２７０１    本体
２７０２    筐体
２７０３    表示部
２７０４    音声入力部
２７０５    音声出力部
２７０６    操作キー
２７０７    外部接続ポート
２７０８    アンテナ
９５２ａ    薄膜トランジスタ
９５２ｂ    薄膜トランジスタ
９５４ａ    端部
【図１】
2007005780.tif 000003
【図２】
2007005780.tif 000004
【図３】
2007005780.tif 000005
【図４】
2007005780.tif 000006
【図５】
2007005780.tif 000007
【図６】
2007005780.tif 000008
【図７】
2007005780.tif 000009
【図８】
2007005780.tif 000010
【図９】
2007005780.tif 000011
【図１０】
2007005780.tif 000012
【図１１】
2007005780.tif 000013
【図１２】
2007005780.tif 000014
【図１３】
2007005780.tif 000015
【図１４】
2007005780.tif 000016
【図１５】
2007005780.tif 000017
【図１６】
2007005780.tif 000018
【図１７】
2007005780.tif 000019
【図１８】
2007005780.tif 000020
【図１９】
2007005780.tif 000021
【図２０】
2007005780.tif 000022
【図２１】
2007005780.tif 000023