(57)【要約】  【課題】  非導通状態にあるトランジスタが導通状態になるような振幅の大きい信号が印加する場合においても、そのトランジスタを非導通状態に保ち、アイソレーション特性の劣化を起こさないスイッチ回路を提供する。  【解決手段】  共通端子と個別端子各々との間にソース電極およびドレイン電極を接続したスイッチ用トランジスタと、このスイッチ用トランジスタのゲート電極と共通端子との間に、ソース電極およびドレイン電極を接続した制御用トランジスタと、制御用トランジスタのゲート電極と個別端子との間に、ソース電極およびドレイン電極を接続した第１の切替用トランジスタと、制御用トランジスタのゲート電極と接地端子との間に、ソース電極およびドレイン電極を接続した第２の切替用トランジスタとを備える。【選択図】  図１
2007266801.tif 000002
【特許請求の範囲】
【請求項１】
一つの共通端子と、二つ以上の個別端子と、前記共通端子と前記個別端子各々との間にソース電極およびドレイン電極を接続したスイッチ用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極に印加する制御電圧に応じて、前記スイッチ用トランジスタを導通状態あるいは非導通状態として前記共通端子と前記個別端子のいずれかを導通状態とするスイッチ回路において、
前記スイッチ用トランジスタのゲート電極と前記共通端子との間に、ソース電極およびドレイン電極を接続した制御用トランジスタと、
前記スイッチ用トランジスタのゲート電極と前記共通電極との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタを非導通状態とし、非導通状態の前記スイッチ用トランジスタのゲートに接続する前記制御用トランジスタのゲート電極を接地端子に接続する手段を備えたことを特徴とするスイッチ回路。
【請求項２】
一つの共通端子と、二つ以上の個別端子と、前記共通端子と前記個別端子各々との間にソース電極およびドレイン電極を接続したスイッチ用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極に印加する制御電圧に応じて、前記スイッチ用トランジスタを導通状態あるいは非導通状態として前記共通端子と前記個別端子のいずれかを導通状態とするスイッチ回路において、
前記スイッチ用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した制御用トランジスタと、
前記スイッチ用トランジスタのゲート電極と前記個別端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲートに接続する前記制御用トランジスタを非導通状態とし、非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタのゲート電極を接地端子に接続する手段を備えたことを特徴とするスイッチ回路。
【請求項３】
請求項１記載のスイッチ回路において、
前記制御用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した第１の切替用トランジスタと、前記制御用トランジスタのゲート電極と接地端子との間に、ソース電極およびドレイン電極を接続した第２の切替用トランジスタとを備え、
前記スイッチ用トランジスタのゲート電極と前記共通端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタおよび該制御用トランジスタのゲート電極に接続する前記第１の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を、該スイッチング用トランジスタが接続する前記個別端子に接続するとともに、
非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタのゲート電極に接続する前記第２の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を接地端子に接続することを特徴とするスイッチ回路。
【請求項４】
請求項２記載のスイッチ回路において、
前記制御用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した第１の切替用トランジスタと、前記制御用トランジスタのゲート電極と接地端子との間に、ソース電極およびドレイン電極を接続した第２の切替用トランジスタとを備え、
前記スイッチ用トランジスタのゲート電極と前記個別端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタおよび該制御用トランジスタのゲート電極に接続する前記第１の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を、該スイッチング用トランジスタが接続する前記個別端子に接続するとともに、
非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記第２の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を接地端子に接続することを特徴とするスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチ回路、特に高周波信号の切替えを集積回路上で行うためのスイッチ回路の構成に関する。
【背景技術】
【０００２】
ＣＭＯＳ回路による無線通信分野の技術開発が進み、送受信切替えのためのスイッチ回路がＣＭＯＳ回路に内蔵されることが多くなっている。図４にＣＭＯＳ回路で構成した一般的なスイッチ回路を示す。図４に示すスイッチ回路は、信号経路に直列に配置された二つのスイッチ用ＮＭＯＳトランジスタＭ１、Ｍ２（以下、トランジスタＭ１、Ｍ２という）、インバータ３および抵抗Ｒ１、Ｒ２で構成されており、三つの入出力端子ＡＮＴ端子（共通端子）、ＴＸ端子、ＲＸ端子（個別端子）はそれぞれアンテナ、送信部、受信部に接続される。
【０００３】
ＣＯＮＴ端子（制御端子）はＡＮＴ端子に接続されるＴＸ端子、ＲＸ端子を切替え選択するための制御信号を入力する端子で、ＣＯＮＴ端子に低電位（以下、Ｌｏという）が印加するとき、インバータ３の出力端子Ｔ５は高電位（以下、Ｈｉという）になる。その結果、トランジスタＭ１、Ｍ２のゲート端子Ｔ１、Ｔ２はそれぞれＨｉ、Ｌｏとなるので、トランジスタＭ１は導通状態、トランジスタＭ２は非導通状態になる。このような状態で、送信部から出力される送信信号は、ＴＸ端子からトランジスタＭ１を経てＡＮＴ端子へと出力され、アンテナから出力されることになる。一方、ＲＸ端子はトランジスタＭ２が非導通状態なので、アイソレートされている。逆に、ＣＯＮＴ端子にＨｉが印加するとき、トランジスタＭ１が非導通状態、トランジスタＭ２が導通状態となるので、ＴＸ端子がアイソレートされ、ＡＮＴ端子からの入力信号がＲＸ端子に出力され、受信部に送出されることになる。
【０００４】
図５は一般的なスイッチ回路の別の例である。これは図４で説明したスイッチ回路のＴＸ端子、ＲＸ端子にトランジスタＭ３、Ｍ４を並列に接続した構成となっている。図５に示す回路では、ＣＯＮＴ端子にＬｏが印加するとき、トランジスタＭ１と同時にトランジスタＭ４が導通状態となり、トランジスタＭ２と同時にトランジスタＭ３が非導通状態となる。したがって、ＲＸ端子は接地され、図４に示すスイッチ回路に比べてアイソレーション特性が向上する構成となっている。同様にＣＯＮＴ端子にＨｉが印加するとき、トランジスタＭ２と同時にトランジスタＭ３が導通状態となり、トランジスタＭ１と同時にトランジスタＭ４が非導通状態となる。したがって、ＴＸ端子は接地され、図４に示すスイッチ回路に比べてアイソレーション特性が向上することになる。
【０００５】
この種のスイッチ回路は、例えば特許文献１（図８）に示されるように高周波用スイッチ回路として、一般的に用いられている。
【特許文献１】特開平１０−２４２８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のスイッチ回路は信号の振幅が大きくなると、アイソレーション特性が劣化するという欠点がある。その理由を、図４を用いて説明する。ＣＯＮＴ端子にＬｏが印加し、ＲＸ端子がアイソレートされている状態で、送信信号の振幅が大きくなると、ＡＮＴ端子の電位も振幅が大きくなる。ＡＮＴ端子の電位が負側に大きく振れ、ＲＸ端子よりも電位が低くなると、トランジスタＭ２はＡＮＴ端子に接続する電極がソース電極、ＲＸ端子に接続する電極がドレイン電極になる。このとき、ゲート端子Ｔ２とソース電極の電位差がトランジスタＮ２のしきい値電圧以下ならトランジスタＭ２は非導通状態であり、アイソレーションは保たれる。しかし信号の振幅がさらに大きくなり、ゲート端子Ｔ２とソース電極の電位差がしきい値電圧以上になるとトランジスタＭ２は導通状態になり、アイソレーションを保つことができなくなってしまう。
【０００７】
一方、ＣＯＮＴ端子にＨｉが印加し、ＴＸ端子がアイソレートされている場合においても、同様で、トランジスタＭ１のゲート端子Ｔ１とＡＮＴ端子の接続するソース電極の電位差がトランジスタＭ１のしきい値電圧以上になるとトランジスタＭ１は導通状態となり、アイソレーションを保つことができなくなってしまう。
【０００８】
さらにまた、図５のスイッチ回路においても同様で、並列に接続されたトランジスタＭ３、Ｍ４によってアイソレーション特性の向上を図っているものの、トランジスタＭ２あるいはトランジスタＭ１が導通状態になることに変わりはなく、やはりアイソレーション特性は劣化してしまうことになる。
【０００９】
本発明は、非導通状態にあるトランジスタが導通状態になるような振幅の大きい信号が印加する場合においても、そのトランジスタを非導通状態に保ち、アイソレーション特性の劣化を起こさないスイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本願請求項１に係る発明は、一つの共通端子と、二つ以上の個別端子と、前記共通端子と前記個別端子各々との間にソース電極およびドレイン電極を接続したスイッチ用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極に印加する制御電圧に応じて、前記スイッチ用トランジスタを導通状態あるいは非導通状態として前記共通端子と前記個別端子のいずれかを導通状態とするスイッチ回路において、前記スイッチ用トランジスタのゲート電極と前記共通端子との間に、ソース電極およびドレイン電極を接続した制御用トランジスタと、前記スイッチ用トランジスタのゲート電極と前記共通電極との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタを非導通状態とし、非導通状態の前記スイッチ用トランジスタのゲートに接続する前記制御用トランジスタのゲート電極を接地端子に接続する手段を備えたことを特徴とする。
【００１１】
本願請求項２に係る発明は、一つの共通端子と、二つ以上の個別端子と、前記共通端子と前記個別端子各々との間にソース電極およびドレイン電極を接続したスイッチ用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極に印加する制御電圧に応じて、前記スイッチ用トランジスタを導通状態あるいは非導通状態として前記共通端子と前記個別端子のいずれかを導通状態とするスイッチ回路において、前記スイッチ用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した制御用トランジスタと、前記スイッチ用トランジスタのゲート電極と前記個別端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲートに接続する前記制御用トランジスタを非導通状態とし、非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタのゲート電極を接地端子に接続する手段を備えたことを特徴とする。
【００１２】
本願請求項３に係る発明は、請求項１記載のスイッチ回路において、前記制御用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した第１の切替用トランジスタと、前記制御用トランジスタのゲート電極と接地端子との間に、ソース電極およびドレイン電極を接続した第２の切替用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極と前記共通端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタおよび該制御用トランジスタのゲート電極に接続する前記第１の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を、該スイッチング用トランジスタが接続する前記個別端子に接続するとともに、非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタのゲート電極に接続する前記第２の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を接地端子に接続することを特徴とする。
【００１３】
本願請求項４に係る発明は、請求項２記載のスイッチ回路において、前記制御用トランジスタのゲート電極と前記個別端子との間に、ソース電極およびドレイン電極を接続した第１の切替用トランジスタと、前記制御用トランジスタのゲート電極と接地端子との間に、ソース電極およびドレイン電極を接続した第２の切替用トランジスタとを備え、前記スイッチ用トランジスタのゲート電極と前記個別端子との間に生じる電位差によって、導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記制御用トランジスタおよび該制御用トランジスタのゲート電極に接続する前記第１の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を、該スイッチング用トランジスタが接続する前記個別端子に接続するとともに、非導通状態の前記スイッチ用トランジスタのゲート電極に接続する前記第２の切替用トランジスタが導通状態となり、該制御用トランジスタのゲート電極を接地端子に接続することを特徴とする。
【発明の効果】
【００１４】
本発明のスイッチ回路は、制御用トランジスタおよび切替用トランジスタを備えることで、信号の振幅が大きくなり、非導通状態にあるスイッチ用トランジスタが導通状態となるような電位差が生じたときに、このスイッチ用トランジスタのゲート電極と共通端子あるいは個別端子間を強制的に短絡状態とし、非導通状態を維持する構成することで、端子間のアイソレーション特性が劣化しないスイッチ回路を提供することができる。同時に導通状態にあるスイッチ用トランジスタのゲート電極と共通端子あるいは個別端子間は、開放状態とすることで、スイッチ回路に影響を与えることはない。
【００１５】
本発明のスイッチ回路は、通常のＣＭＯＳ回路で構成することができ、スイッチ回路の集積回路化に好適である。
【発明を実施するための最良の形態】
【００１６】
本発明のスイッチ回路は、非導通状態にあるスイッチ用トランジスタが導通状態になるような振幅の大きい信号が印加する場合においても、この非導通状態にあるスイッチ用トランジスタのゲート電極と共通端子あるいは個別端子を短絡する手段を備える構成としている。以下、実施例について詳細に説明する。
【実施例１】
【００１７】
図１は本発明の第一の実施例のスイッチ回路である。図１に示すように、一つの共通端子であるＡＮＴ端子と、二つの個別端子であるＴＸ端子、ＲＸ端子との間の信号経路に、それぞれＮＭＯＳトランジスタからなるスイッチ用トランジスタＭ１、Ｍ２のソース電極およびドレイン電極が直列に接続している。ＡＮＴ端子、ＴＸ端子、ＲＸ端子にはそれぞれ図示しないアンテナ、送信部、受信部に接続されている。従来例で説明した図４に示すスイッチ回路と比較して、本実施例のスイッチ回路は、制御用トランジスタＭ５、Ｍ６と、制御用トランジスタＭ５、Ｍ６のゲート端子Ｔ３、Ｔ４をグランド端子ＧＮＤあるいはＴＸ端子又はＲＸ端子のいずれかに接続する切替用トランジスタＭ７〜Ｍ１０が加わった構成となっている。
【００１８】
各トランジスタを導通状態あるいは非導通状態とするゲート電圧を発生させるため、制御端子であるＣＯＮＴ端子から制御信号を入力する。制御信号が入力すると、インバータ３で構成される制御信号発生回路４から、各トランジスタを導通状態あるいは非導通状態に制御するゲート電圧に相当する制御電圧が出力される。
【００１９】
ＣＯＮＴ端子に入力する制御信号がＬｏ（低電位）とすると、インバータ３の出力端子Ｔ５から出力される制御電圧は、Ｈｉ（高電位）となる。その結果、スイッチ用トランジスタＭ１は導通状態、スイッチ用トランジスタＭ２は非導通状態となる。同時に、切替用トランジスタＭ８およびＭ９は導通状態、切替用トランジスタＭ７およびＭ１０は非導通状態となる。
【００２０】
この状態は、図２のように表すことができる。図２に示すように、スイッチ用トランジスタＭ１が導通状態であるので、ＡＮＴ端子とＴＸ端子がほぼ同電位となり、制御用トランジスタＭ５のゲート電極とソース電極はほぼ同電位となり、制御用トランジスタＭ５は非導通状態となる。すなわち、導通状態のスイッチ用トランジスタＭ１のゲート電極（Ｔ１端子）とＡＮＴ端子（共通端子）が開放状態となり、制御用トランジスタＭ５はこの回路には影響を及ぼさず、ＴＸ端子とＡＮＴ端子は通常の導通状態にある。
【００２１】
一方、ＡＮＴ端子の電位が正側にあるとき、制御用トランジスタＭ６はＡＮＴ端子がドレイン電極、Ｔ２端子がソース電極になる。制御用トランジスタＭ６のゲート電極もスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）も、ともに低電位なので、制御用トランジスタＭ６は非導通状態になり回路に影響を及ぼさず、ＲＸ端子とＡＮＴ端子は、非導通状態にある。
【００２２】
ところが、ＡＮＴ端子の電位が大きく負側に振れると、制御用トランジスタＭ６のゲート電極とＡＮＴ端子に電位差が生じることになる。制御用トランジスタＭ６がなければＡＮＴ端子が大きく負側に振れるとスイッチ用トランジスタＭ２が導通状態になってしまう。しかし、制御用トランジスタＭ６を設けることで、ＡＮＴ端子の電位はスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）より低くなり、制御用トランジスタＭ６は、ＡＮＴ端子がソース電極に、Ｔ２端子がドレイン電極になり、導通状態となる。その結果、ＡＮＴ端子とスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）は短絡され、スイッチ用トランジスタＭ２は非導通状態を保ち、アイソレーションが保たれることになる。
【００２３】
同様に、ＣＯＮＴ端子に入力する制御信号がＨｉ（高電位）とすると、インバータ３の出力端子Ｔ５から出力される制御電圧は、Ｌｏ（低電位）となる。このとき、スイッチ用トランジスタＭ２は導通状態、スイッチ用トランジスタＭ１は非導通状態となる。同時に、制御用トランジスタＭ７およびＭ１０は導通状態、制御用トランジスタＭ８およびＭ９は非導通状態となる。導通状態のトランジスタＭ２のゲート電極とソース電極間に接続する制御用トランジスタＭ６のゲート電極は、導通状態側のＲＸ端子に、非導通状態のトランジスタＭ１のゲート電極とソース電極に接続する制御用トランジスタＭ５のゲート電極はグランド端子ＧＮＤに接続される。
【００２４】
スイッチ用トランジスタＭ２が導通状態であるので、ＡＮＴ端子とＲＸ端子がほぼ同電位となり、制御用トランジスタＭ６のゲート電極とソース電極はほぼ同電位となるので、制御用トランジスタＭ６は非導通状態となる。したがって、制御用トランジスタＭ６はこの回路には影響を及ぼさず、ＲＸ端子とＡＮＴ端子は通常の導通状態にある。
【００２５】
ところが、ＡＮＴ端子の電位が大きく負側に振れると、制御用トランジスタＭ５のゲート電極とＡＮＴ端子に電位差が生じることになる。制御用トランジスタＭ５がなければＡＮＴ端子が大きく負側に振れるとスイッチ用トランジスタＭ１が導通状態になってしまう。しかし、制御用トランジスタＭ５を設けることで、ＡＮＴ端子の電位はスイッチ用トランジスタＭ１のゲート電極（Ｔ１端子）より低くなり、制御用トランジスタＭ５は、ＡＮＴ端子がソース電極に、Ｔ１端子がドレイン電極になり、導通状態となる。その結果、ＡＮＴ端子とスイッチ用トランジスタＭ１のゲート電極（Ｔ１端子）は短絡され、スイッチ用トランジスタＭ１は非導通状態を保ち、アイソレーションが保たれることになる。
【実施例２】
【００２６】
図３は本発明の第二の実施例のスイッチ回路である。これは図５に示した従来例のスイッチ回路に、第一の実施例と同様に制御用トランジスタＭ５、Ｍ６と、スイッチ用トランジスタＭ７〜Ｍ１０を配置したものである。
【００２７】
図３において、一つの共通端子であるＡＮＴ端子と、二つの個別端子であるＴＸ端子、ＲＸ端子との間の信号経路に、それぞれＮＭＯＳトランジスタからなるスイッチ用トランジスタＭ１、Ｍ２のソース電極、ドレイン電極が直列に接続している。ＡＮＴ端子、ＴＸ端子、ＲＸ端子にはそれぞれ図示しないアンテナ、送信部、受信部が接続されている。従来例で説明した図５に示すスイッチ回路と比較して、図１の実施例同様、本実施例のスイッチ回路は、制御用トランジスタＭ５、Ｍ６と、スイッチ用トランジスタＭ１、Ｍ２のゲート端子Ｔ１、Ｔ２とＡＮＴ端子との短絡あるいは開放を切り替える切替用トランジスタＭ７〜Ｍ１０が加わった構成となっている。
【００２８】
各トランジスタを導通状態あるいは非導通状態とするゲート電圧を発生させるため、制御端子であるＣＯＮＴ端子から制御信号を入力する。制御信号が入力すると、インバータ３で構成される制御信号発生回路４から、各トランジスタを導通状態あるいは非導通状態に制御するゲート電圧に相当する制御電圧が出力される。
【００２９】
本実施例においても、ＣＯＮＴ端子に入力する制御信号がＬｏ（低電位）とすると、インバータ３の出力端子Ｔ５から出力される制御電圧は、Ｈｉ（高電位）となる。この結果、スイッチ用トランジスタＭ１およびトランジスタＭ４は導通状態、スイッチ用トランジスタＭ２およびトランジスタＭ３は非導通状態となる。同時に、切替用トランジスタＭ８およびＭ９は導通状態、切替用トランジスタＭ７およびＭ１０は非導通状態となる。
【００３０】
スイッチ用トランジスタＭ１が導通状態であるので、ＡＮＴ端子とＴＸ端子がほぼ同電位となり、制御用トランジスタＭ５のゲート電極とソース電極はほぼ同電位となり、制御用トランジスタＭ５は非導通状態となる。すなわち、導通状態のスイッチ用トランジスタＭ１のゲート電極（ゲート端子Ｔ１）とＡＮＴ端子（共通端子）が開放状態となり、制御用トランジスタＭ５はこの回路には影響を及ぼさず、ＴＸ端子とＡＮＴ端子は通常の導通状態にある。
【００３１】
一方、ＡＮＴ端子の電位が正側にあるとき、制御用トランジスタＭ６はＡＮＴ端子がドレイン電極、Ｔ２端子がソース電極になる。制御用トランジスタＭ６のゲート電極もスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）も、ともに低電位なので、制御用トランジスタＭ６は非導通状態になり回路に影響を及ぼさず、ＲＸ端子とＡＮＴ端子は、非導通状態にある。
【００３２】
ところが、ＡＮＴ端子の電位が大きく負側に振れると、制御用トランジスタＭ６のゲート電極とＡＮＴ端子に電位差が生じることになる。制御用トランジスタＭ６がなければＡＮＴ端子が大きく負側に振れるとスイッチ用トランジスタＭ２が導通状態になってしまう。しかし、制御用トランジスタＭ６を設けることで、ＡＮＴ端子の電位はスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）より低くなり、制御用トランジスタＭ６は、ＡＮＴ端子がソース電極に、Ｔ２端子がドレイン電極になり、導通状態となる。その結果、ＡＮＴ端子とスイッチ用トランジスタＭ２のゲート電極（Ｔ２端子）は短絡され、スイッチ用トランジスタＭ２は非導通状態を保ち、アイソレーションが保たれることになる。
【００３３】
同様に、ＣＯＮＴ端子に入力する制御信号がＨｉ（高電位）とすると、インバータ３の出力端子Ｔ５から出力される制御電圧は、Ｌｏ（低電位）となる。このとき、スイッチ用トランジスタＭ２は導通状態、スイッチ用トランジスタＭ１は非導通状態となる。同時に、制御用トランジスタＭ７およびＭ１０は導通状態、制御用トランジスタＭ８およびＭ９は非導通状態となる。導通状態のトランジスタＭ２のゲート電極とソース電極間に接続する制御用トランジスタＭ６のゲート電極は、導通状態側のＲＸ端子に、非導通状態のトランジスタＭ１のゲート電極とソース電極に接続する制御用トランジスタＭ５のゲート電極はグランド端子ＧＮＤに接続される。
【００３４】
スイッチ用トランジスタＭ２が導通状態であるので、ＡＮＴ端子とＲＸ端子がほぼ同電位となり、制御用トランジスタＭ６のゲート電極とソース電極はほぼ同電位となるので、制御用トランジスタＭ６は非導通状態となる。したがって、制御用トランジスタＭ６はこの回路には影響を及ぼさず、ＲＸ端子とＡＮＴ端子は通常の導通状態にある。
【００３５】
ところが、ＡＮＴ端子の電位が大きく負側に振れると、制御用トランジスタＭ５のゲート電極とＡＮＴ端子に電位差が生じることになる。制御用トランジスタＭ５がなければＡＮＴ端子が大きく負側に振れるとスイッチ用トランジスタＭ１が導通状態になってしまう。しかし、制御用トランジスタＭ５を設けることで、ＡＮＴ端子の電位はスイッチ用トランジスタＭ１のゲート電極（Ｔ１端子）より低くなり、制御用トランジスタＭ５は、ＡＮＴ端子がソース電極に、Ｔ１端子がドレイン電極になり、導通状態となる。その結果、ＡＮＴ端子とスイッチ用トランジスタＭ１のゲート電極（Ｔ１端子）は短絡され、スイッチ用トランジスタＭ１は非導通状態を保ち、アイソレーションが保たれることになる。
【００３６】
本実施例では、前述の第一の実施例と比較して、並列に接続されたトランジスタＭ３、Ｍ４によってアイソレーション特性の向上を図ることができる。
【００３７】
以上の回路構成で、実際にシミュレーションを行ったところ、本発明を用いたスイッチ回路では従来例よりも、入力電力３０ｄＢｍにおいてアイソレーション特性が約１４ｄＢ向上することが確認された。
【実施例３】
【００３８】
前述の実施例１、２では、制御用トランジスタＭ５、Ｍ６は、スイッチ用トランジスタＭ１、Ｍ２のゲート電極とＡＮＴ端子の間に挿入する構成としたが、スイッチ用トランジスタＭ１、Ｍ２のゲート電極とＴＸ端子あるいはＲＸ端子間に、またはその両方の間に同様の制御用トランジスタおよび切替用トランジスタを挿入しても良い。この場合は、非導通状態のスイッチ用トランジスタＭ１、Ｍ２のＡＮＴ端子に接続する電極の電位が個別端子に接続する電極の電位よりも高いときには、スイッチ用トランジスタＭ１、Ｍ２のゲート電極（Ｔ１端子、Ｔ２端子）と個別端子（それぞれＴＸ端子、ＲＸ端子）を短絡し、ＡＮＴ端子の電位が個別端子の電位よりも低いときにゲート電極と個別端子を開放するように動作させれば良い。
【図面の簡単な説明】
【００３９】
【図１】本発明の第一の実施例に係るスイッチ回路である。
【図２】本発明の第一の実施例に係るスイッチ回路の動作を説明する図である。
【図３】本発明の第二の実施例に係るスイッチ回路である。
【図４】従来のスイッチ回路である。
【図５】従来の別のスイッチ回路である。
【符号の説明】
【００４０】
Ｍ１、Ｍ２；スイッチ用トランジスタ
Ｍ３、Ｍ４；トランジスタ
Ｍ５、Ｍ６；制御用トランジスタ
Ｍ７〜Ｍ１０；切替用トランジスタ
Ｒ１〜Ｒ６；抵抗
３；インバータ
４；制御電圧発生回路
【図１】
2007266801.tif 000003
【図２】
2007266801.tif 000004
【図３】
2007266801.tif 000005
【図４】
2007266801.tif 000006
【図５】
2007266801.tif 000007