(57)【要約】【課題】キンク効果の抑制だけでなく、チャネル長変調効果を抑制可能な薄膜トランジスタを実現する。【解決手段】ゲート電極６を構成する第１及び第２ゲート電極６ａ，６ｂにおいて、第１ゲート電極６ａのゲート長Ｗ６ａよりも、第２ゲート電極６ｂのゲート長Ｗ６ｂを短く構成し、かつ、第２ゲート電極６ｂのゲート長Ｗ６ｂを、短チャネル効果を発生させる程度に短く構成する。これにより、第１ゲート電極６ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極６ｂに対応する第２トランジスタのしきい値電圧Vthbを低くすることができる。第１及び第２ゲート電極６ａ，６ｂに同一電圧を印加した場合、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、チャネル長変調効果を緩和することができる。【選択図】図１
2007287945.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された半導体層と、
前記半導体層の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面上にて互いに離隔して形成された第１及び第２ゲート電極と、
前記半導体層内の前記第１及び第２ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、
前記半導体層内の前記第１及び第２ゲート電極に挟まれた位置に形成された中間領域と
を備え、
前記ゲート絶縁膜、前記第１ゲート電極、前記半導体層、前記ソース領域および前記中間領域は第１トランジスタを構成し、
前記ゲート絶縁膜、前記第２ゲート電極、前記半導体層、前記ドレイン領域および前記中間領域は第２トランジスタを構成し、
前記第１トランジスタのしきい値電圧よりも、前記第２トランジスタのしきい値電圧が低い
薄膜トランジスタ。
【請求項２】
請求項１に記載の薄膜トランジスタであって、
前記第１ゲート電極の、前記ソース領域およびドレイン領域を結ぶ方向におけるゲート長よりも、前記第２ゲート電極の、前記ソース領域およびドレイン領域を結ぶ方向におけるゲート長が短く、かつ、
前記第２ゲート電極の前記ゲート長は、短チャネル効果を発生させる程度に短い
薄膜トランジスタ。
【請求項３】
請求項１に記載の薄膜トランジスタであって、
前記半導体層のうち前記第１ゲート電極下の部分における不純物濃度よりも、前記半導体層のうち前記第２ゲート電極下の部分における不純物濃度が高い
薄膜トランジスタ。
【請求項４】
請求項１に記載の薄膜トランジスタであって、
前記半導体層のうち前記第２ゲート電極下の部分における結晶欠陥密度よりも、前記半導体層のうち前記第１ゲート電極下の部分における結晶欠陥密度が高い
薄膜トランジスタ。
【請求項５】
請求項４に記載の薄膜トランジスタであって、
前記半導体層のうち前記第２ゲート電極下の部分における平均結晶粒径よりも、前記半導体層のうち前記第１ゲート電極下の部分における平均結晶粒径が小さい
薄膜トランジスタ。
【請求項６】
請求項１に記載の薄膜トランジスタであって、
前記ゲート絶縁膜のうち前記第２ゲート電極下の部分における膜厚よりも、前記ゲート絶縁膜のうち前記第１ゲート電極下の部分における膜厚が大きい
薄膜トランジスタ。
【請求項７】
基板と、
前記基板の表面上にて互いに離隔して形成された第１及び第２ゲート電極と、
前記基板の表面上、並びに、前記第１および第２ゲート電極の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に形成された半導体層と、
前記半導体層の表面のうち前記第１及び第２ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、
前記半導体層の表面のうち前記第１及び第２ゲート電極に挟まれた位置に形成された中間領域と
を備え、
前記ゲート絶縁膜、前記第１ゲート電極、前記半導体層、前記ソース領域および前記中間領域は第１トランジスタを構成し、
前記ゲート絶縁膜、前記第２ゲート電極、前記半導体層、前記ドレイン領域および前記中間領域は第２トランジスタを構成し、
前記第１トランジスタのしきい値電圧よりも、前記第２トランジスタのしきい値電圧が低い
薄膜トランジスタ。
【請求項８】
請求項７に記載の薄膜トランジスタであって、
前記第１ゲート電極の、前記ソース領域およびドレイン領域を結ぶ方向におけるゲート長よりも、前記第２ゲート電極の、前記ソース領域およびドレイン領域を結ぶ方向におけるゲート長が短く、かつ、
前記第２ゲート電極の前記ゲート長は、短チャネル効果を発生させる程度に短い
薄膜トランジスタ。
【請求項９】
基板と、
前記基板の上方に形成された半導体層と、
前記半導体層の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の表面上に形成されたゲート電極と、
前記半導体層内の前記ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、
前記半導体層内の前記ゲート電極下の部分であって、前記ソース領域の側に位置する第１部分と、
前記半導体層内の前記ゲート電極下の部分であって、前記ドレイン領域の側に位置する第２部分と
を備え、
前記第１部分における不純物濃度よりも、前記第２部分における不純物濃度が高い
薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶ディスプレイや有機ＥＬディスプレイのアナログ回路にて使用される薄膜トランジスタに関する。
【背景技術】
【０００２】
薄膜トランジスタにおいては、そのドレイン近くにおいて高い電場が発生し、インパクトイオン化現象によりドレイン電流が増大するキンク効果が生じることがある。そのようなキンク効果を抑制する技術として、下記特許文献１に記載の技術がある。
【０００３】
【特許文献１】特表２００３−５１９９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１においては、ゲート電極を複数に分割することで、ゲート電極間のシリコン層部分においてキャリアを吸収し、キンク効果を抑制する技術が開示されている。
【０００５】
しかし、上記特許文献１に記載のように、ゲート電極を複数に分割してゲート電極間にシリコン層を設けるだけでは、キンク効果は抑制できるものの、アナログ回路特性の良否を左右する飽和電流の値は依然として増加したままである。このような飽和電流の増加は一般に、チャネル長変調効果と称される。
【０００６】
この発明は上記の事情に鑑みてなされたもので、キンク効果の抑制だけでなく、チャネル長変調効果を抑制可能な薄膜トランジスタを実現するものである。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板と、前記基板の上方に形成された半導体層と、前記半導体層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上にて互いに離隔して形成された第１及び第２ゲート電極と、前記半導体層内の前記第１及び第２ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、前記半導体層内の前記第１及び第２ゲート電極に挟まれた位置に形成された中間領域とを備え、前記ゲート絶縁膜、前記第１ゲート電極、前記半導体層、前記ソース領域および前記中間領域は第１トランジスタを構成し、前記ゲート絶縁膜、前記第２ゲート電極、前記半導体層、前記ドレイン領域および前記中間領域は第２トランジスタを構成し、前記第１トランジスタのしきい値電圧よりも、前記第２トランジスタのしきい値電圧が低い薄膜トランジスタである。
【０００８】
請求項７に記載の発明は、基板と、前記基板の表面上にて互いに離隔して形成された第１及び第２ゲート電極と、前記基板の表面上、並びに、前記第１および第２ゲート電極の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成された半導体層と、前記半導体層の表面のうち前記第１及び第２ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、前記半導体層の表面のうち前記第１及び第２ゲート電極に挟まれた位置に形成された中間領域とを備え、前記ゲート絶縁膜、前記第１ゲート電極、前記半導体層、前記ソース領域および前記中間領域は第１トランジスタを構成し、前記ゲート絶縁膜、前記第２ゲート電極、前記半導体層、前記ドレイン領域および前記中間領域は第２トランジスタを構成し、前記第１トランジスタのしきい値電圧よりも、前記第２トランジスタのしきい値電圧が低い薄膜トランジスタである。
【０００９】
請求項９に記載の発明は、基板と、前記基板の上方に形成された半導体層と、前記半導体層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面上に形成されたゲート電極と、前記半導体層内の前記ゲート電極を挟む位置に形成されたソース領域およびドレイン領域と、前記半導体層内の前記ゲート電極下の部分であって、前記ソース領域の側に位置する第１部分と、前記半導体層内の前記ゲート電極下の部分であって、前記ドレイン領域の側に位置する第２部分とを備え、前記第１部分における不純物濃度よりも、前記第２部分における不純物濃度が高い薄膜トランジスタである。
【発明の効果】
【００１０】
請求項１に記載の発明によれば、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧が低い。ドレイン側におけるしきい値電圧が低いので、第１及び第２ゲート電極に同一電圧を印加した場合、第２ゲート電極下の半導体層内チャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。
【００１１】
請求項７に記載の発明によれば、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧が低い。ドレイン側におけるしきい値電圧が低いので、第１及び第２ゲート電極に同一電圧を印加した場合、第２ゲート電極上方の半導体層内チャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。
【００１２】
請求項９に記載の発明によれば、半導体層内のソース領域の側に位置する第１部分における不純物濃度よりも、半導体層内のドレイン領域の側に位置する第２部分における不純物濃度が高い。よって、ドレイン側におけるしきい値電圧が低いので、ゲート電極に電圧を印加した場合、半導体層内の第２部分におけるチャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。
【発明を実施するための最良の形態】
【００１３】
＜実施の形態１＞
本実施の形態は、ゲート絶縁膜の表面上にて互いに離隔して形成された第１及び第２ゲート電極がそれぞれ構成する第１および第２トランジスタにおいて、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧を低くすることにより、ドレイン側のチャネル瑞における電界集中を抑制した薄膜トランジスタである。
【００１４】
図１は、本実施の形態に係る薄膜トランジスタを示す断面図である。この薄膜トランジスタは、ガラス基板１を備えている。そして、ガラス基板１上には、膜厚１００ｎｍの窒化珪素（ＳｉＮ）膜２および膜厚２００ｎｍの酸化珪素（ＳｉＯ2）膜３が形成されている。
【００１５】
酸化珪素膜３上には、島状の多結晶珪素（ポリシリコン）膜４が形成されている。すなわち、多結晶珪素膜４は、ガラス基板１の上方に形成された半導体層である。また、多結晶珪素膜４および酸化珪素膜３の表面上には、ゲート絶縁膜たる酸化珪素（ＳｉＯ2）膜５が形成されている。
【００１６】
酸化珪素膜５の表面上においては、クロム（Ｃｒ）膜でそれぞれ構成される第１ゲート電極６ａおよび第２ゲート電極６ｂが、互いに離隔して形成されている。なお、図示してはいないが、図１に示した断面とは別の断面において、第１ゲート電極６ａおよび第２ゲート電極６ｂは、多結晶珪素膜４上以外の領域にて電気的に接続されている。
【００１７】
多結晶珪素膜４内の第１及び第２ゲート電極６ａ，６ｂを挟む位置には、不純物活性領域たるソース領域４ａおよびドレイン領域４ｃが形成されている。また、多結晶珪素膜４内の第１及び第２ゲート電極６ａ，６ｂに挟まれた位置には、不純物活性領域たる中間領域４ｂが形成されている。また、多結晶珪素膜４内の第１ゲート電極６ａ下の部分４ｄ、および、多結晶珪素膜４内の第２ゲート電極６ｂ下の部分４ｅはそれぞれ、トランジスタのボディとして機能する。
【００１８】
第１および第２ゲート電極６ａ，６ｂ上および酸化珪素膜５上には、層間絶縁膜たる酸化珪素膜７が形成されている。酸化珪素膜５，７には、ソース領域４ａおよびドレイン領域４ｃにそれぞれつながるコンタクトホール１０が形成されている。そして、アルミニウム（Ａｌ）膜でそれぞれ構成されるソース電極８およびドレイン電極９が、酸化珪素膜７上に形成されている。
【００１９】
ソース電極８およびドレイン電極９は、それぞれコンタクトホール１０内のプラグを介してソース領域４ａおよびドレイン領域４ｃに接続されている。また、表面保護膜たる窒化珪素膜１１が酸化珪素膜７上に形成され、酸化珪素膜７表面のうちソース電極８およびドレイン電極９が形成された部分以外の領域を覆っている。
【００２０】
ここで、第１ゲート電極６ａおよび第２ゲート電極６ｂは、上述のように、多結晶珪素膜４上以外の領域にて電気的に接続されているため、一つのゲート電極６の分割されたものと捉えることができる。そして、ソース領域４ａおよびドレイン領域４ｃが、一つのゲート電極６に対応するソース領域、ドレイン領域と捉えることができる。
【００２１】
一方、ゲート電極６が第１ゲート電極６ａおよび第２ゲート電極６ｂに分割されているため、ゲート絶縁膜たる酸化珪素膜５、第１ゲート電極６ａ、ボディ４ｄ、ソース領域４ａおよび中間領域４ｂが第１トランジスタを構成し、ゲート絶縁膜たる酸化珪素膜５、第２ゲート電極６ｂ、ボディ４ｅ、ドレイン領域４ｃおよび中間領域４ｂが第２トランジスタを構成していると捉えることもできる。そして、第１トランジスタにおいては、ソース領域４ａおよび中間領域４ｂが、第１ゲート電極６ａに対応するソース領域、ドレイン領域に該当し、第２トランジスタにおいては、ドレイン領域４ｃおよび中間領域４ｂが、第２ゲート電極６ｂに対応するドレイン領域、ソース領域に該当すると言える。
【００２２】
そして、本実施の形態においては、第１ゲート電極６ａの、ソース領域４ａおよびドレイン領域４ｃを結ぶ方向におけるゲート長Ｗ６ａよりも、第２ゲート電極６ｂの、ソース領域４ａおよびドレイン領域４ｃを結ぶ方向におけるゲート長Ｗ６ｂが短くなるよう、構成されている。さらに、本実施の形態においては、第２ゲート電極６ｂのゲート長Ｗ６ｂは、短チャネル効果を発生させる程度に短く構成されている。なお、ここでいう短チャネル効果とは、チャネル長が短くなるとトランジスタのしきい値が低下するという現象のことを指す。
【００２３】
このように、第１ゲート電極６ａのゲート長Ｗ６ａよりも、第２ゲート電極６ｂのゲート長Ｗ６ｂが短く、かつ、第２ゲート電極６ｂのゲート長Ｗ６ｂが、短チャネル効果を発生させる程度に短く構成されておれば、第１ゲート電極６ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極６ｂに対応する第２トランジスタのしきい値電圧Vthbを容易に低くすることができる。
【００２４】
そして、第１トランジスタのしきい値電圧Vthaよりも、第２トランジスタのしきい値電圧Vthbを低くすると、ドレイン側におけるしきい値電圧が低いので、第１及び第２ゲート電極６ａ，６ｂに同一電圧を印加した場合、第２ゲート電極６ｂ下の半導体層（多結晶珪素膜４）内のチャネル（ボディ４ｅの表面部分）のオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。これらの効果につき、後に詳述する。
【００２５】
次に、図１に示した薄膜トランジスタの製造方法について説明する。図２〜図８は、本実施の形態に係る薄膜トランジスタの製造方法の各工程を示す図である。
【００２６】
まず、図２に示すように、プラズマ気相成長法でガラス基板１上に、窒化珪素膜２、酸化珪素膜３の順に、それぞれの膜を少なくとも１００ｎｍの膜厚で形成する。前記成膜の後、膜物性向上のため、アニールなどの熱処理を施してもよい。
【００２７】
次に、酸化珪素膜３上に、プラズマ気相成長法により非晶質珪素（アモルファスシリコン）膜１２を膜厚５０ｎｍで形成する。この際の成長法は熱気相成長法を用いても良い。その後、図３に示すように、ＸｅＣｌエキシマレーザ光Ｌ１（波長：３０８ｎｍ）を非晶質珪素膜１２に照射する。このレーザ光Ｌ１照射により、非晶質珪素膜１２が多結晶珪素膜４に変化する。なお、レーザ光Ｌ１の光源として、ＸｅＣｌエキシマレーザ光の代わりに、ＮｄをドープしたＹＡＧ（Ｙ3Ａｌ5Ｏ12）固体パルスレーザの第２高調波（波長：５３２ｎｍ）を用いてもよい。
【００２８】
このようにして形成した多結晶珪素膜４上にレジスト膜１３を用いてパターンを形成し、図４に示すように、ドライエッチング法により多結晶珪素膜４をエッチングし、レジストパターンと同形状にパターニングする。
【００２９】
次に、レジスト膜１３を除去し、プラズマ気相成長法により酸化珪素膜５を１００ｎｍの膜厚で成膜する。またレジスト膜１３の除去後に、薄膜トランジスタのしきい値電圧を調整するために、不純物を多結晶珪素膜４中に導入しても良い。加えて、酸化珪素膜５を形成する前に硫酸、フッ酸などで多結晶珪素膜４の表面を洗浄すると、多結晶珪素膜４表面の清浄化の点で望ましい。
【００３０】
次に、スパッタ法によりクロム膜を２００ｎｍ成膜する。このときクロム膜の代わりにモリブデン膜を使用しても良い。その後、図５に示すように、レジスト膜１４を用いてパターンを形成し、ドライエッチング法によりクロム膜をエッチングして、第１及び第２ゲート電極６ａ，６ｂを形成する。なお前述の通り、第１ゲート電極６ａのゲート長Ｗ６ａよりも、第２ゲート電極６ｂのゲート長Ｗ６ｂが短く、かつ、第２ゲート電極６ｂのゲート長Ｗ６ｂが、短チャネル効果を発生させる程度に短くなるよう、第１及び第２ゲート電極６ａ，６ｂは形成される。
【００３１】
次に、図６に示すように、レジスト膜１４を残した状態で、レジスト膜１４で覆われていない部分の多結晶珪素膜４に、リン（Ｐ）イオンをイオン加速器で注入して不純物注入Ｉ１を行う。これにより、多結晶珪素膜４内に、不純物活性領域たるソース領域４ａ、中間領域４ｂ、ドレイン領域４ｃが形成される。また、多結晶珪素膜４内の第１ゲート電極６ａ下の部分４ｄ、および、多結晶珪素膜４内の第２ゲート電極６ｂ下の部分４ｅはそれぞれ、第１および第２トランジスタの各ボディとなる。
【００３２】
なお、本実施の形態では第１および第２トランジスタとしてｎ型トランジスタを想定しているが、第１および第２トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ１においてリンイオンではなく、ボロン（Ｂ）イオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。
【００３３】
その後、レジスト膜１４を除去し、図７に示すようにプラズマ気相成長法により酸化珪素膜７を５００ｎｍの膜厚で成膜する。続いて、注入した不純物イオンを電気的に活性化させるために、熱アニールを施す。同アニールにおいてはレーザ活性化法を用いても良い。
【００３４】
次に、図８に示すようにレジスト膜１５を用いてパターンを形成し、酸化珪素膜５および酸化珪素膜７にコンタクトホール１０をエッチングにより形成する。このとき、酸化珪素膜５下の多結晶珪素膜４の表面も僅かにエッチングすると、後述のソース及びドレイン電極とのコンタクト特性が良好になる。その後、レジスト膜１５を除去し、スパッタ法によりアルミニウム膜を成膜する。続いて、レジスト膜を用いてパターンを形成し、アルミニウム膜をエッチングすることにより、ソース電極８およびドレイン電極９を形成する。
【００３５】
その後、レジスト膜を除去し、プラズマ気相成長法により窒化珪素膜１１を２００ｎｍ成膜して、ソース電極８およびドレイン電極９上の窒化珪素膜１１をエッチングで除去する。この際、多結晶珪素膜４の欠陥を修復して電気特性を向上させるために、窒化珪素膜１１の成膜前に装置構造の表面をプラズマ状態の水素に暴露させてもよい。
【００３６】
上記製造方法の各工程を経ることにより、図１に示した薄膜トランジスタが製造される。
【００３７】
本実施の形態に係る薄膜トランジスタにおいては、第１ゲート電極６ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極６ｂに対応する第２トランジスタのしきい値電圧Vthbが低い。なお、しきい値をトランジスタ間で変える方策として、第２トランジスタのゲート長Ｗ６ｂを第１トランジスタのゲート長Ｗ６ａより短くし、第２ゲート電極６ｂのゲート長Ｗ６ｂを、短チャネル効果が発生する程度に短くすることのほか、後述の実施の形態２に記載のように、第２トランジスタのチャネル内不純物濃度を第１トランジスタのチャネル内不純物濃度よりも高くすること等がある。
【００３８】
本実施の形態に係る薄膜トランジスタを動作させる場合、第１および第２ゲート電極６ａ，６ｂに一定の電圧を印加する。この電圧値には、必要な電流が薄膜トランジスタに伝導する値を採用すればよい。一定電圧がゲート電極６に印加された状態で、ソース電極８を接地し、ドレイン電極９にドレイン電圧を印加してソース電極８およびドレイン電極９間に導通する電流を検知する。
【００３９】
ドレイン電圧が低い状態では、第２ゲート電極６ｂに対応する第２トランジスタは線形特性を示す。そのため、第２トランジスタにおけるソース・ドレイン間電流は、ドレイン電圧の増加と共に増加する。理想的特性では、ソース・ドレイン間電流は、ドレイン電圧の二次関数で近似される。次いで、ドレイン電圧が高くなると、第２トランジスタの動作は線形領域から飽和領域に移る。
【００４０】
一方、第１ゲート電極６ａに対応する第１トランジスタ１は、第１ゲート電極６ａに印加される実効的な電圧が大きいため、第２ゲート電極６ｂと同一電圧を第１ゲート電極６ａに印加しても、その動作は線形領域にとどまる。更にドレイン電圧が上昇すると、第２トランジスタ２のドレイン瑞では電界集中が生じ始める。
【００４１】
特許文献１に記載のような従来の分割ゲート型薄膜トランジスタにおいては、必ずしも各分割ゲートに対応した複数のトランジスタにおけるしきい値電圧は異なってはいなかった。すなわち、従来の分割ゲート型薄膜トランジスタにおいては、その第１トランジスタのしきい値電圧Vthaと第２トランジスタのしきい値電圧Vthbとは、必ずしも異なる値とされているわけではなかった。
【００４２】
ここで、電界集中によるキンク電流が発生し始めるドレイン電圧をVkinkとする。また、第１トランジスタのしきい値電圧Vthaを、従来の分割ゲート型薄膜トランジスタの場合のしきい値電圧と同じと考える。
【００４３】
本実施の形態に係る薄膜トランジスタでは、Vtha＞Vthbが成立する。従って、ドレイン電圧がVkinkのときでも、第２トランジスタのドレイン瑞での電界集中は、従来の場合に比べて緩和される。これにより、キンク電流の発生が抑制される。また電界集中の抑制はチャネル長変調効果をも和らげるため、飽和電流のドレイン電圧に対する変化も低減する。
【００４４】
図９は、本実施の形態に係る薄膜トランジスタの効果を示すグラフである。従来の分割ゲート型薄膜トランジスタにおいては、グラフＧ１に示すように、キンク効果は抑制できてもチャネル長変調効果による飽和電流の増加は、抑制することができなかった。一方、本実施の形態に係る薄膜トランジスタでは、グラフＧ２に示すように、飽和電流がドレイン電圧の変化に対して殆ど一定の特性となる。
【００４５】
これはすなわち、本発明によれば、第１および第２ゲート電極６ａ，６ｂに同一電圧を印加する場合であっても、各ゲート電極毎のトランジスタで動作状態が異なるため、チャネル長変調効果が抑制されて飽和電流を殆ど一定にすることができる、との顕著な効果が奏されることを意味する。これにより、飽和領域で動作するアナログ回路等に適した薄膜トランジスタが実現できる。
【００４６】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る薄膜トランジスタの変形例であって、第１および第２トランジスタ間でチャネルにおける不純物濃度に差を設けることにより、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧を低くした薄膜トランジスタである。
【００４７】
図１０は、本実施の形態に係る薄膜トランジスタを示す断面図である。この薄膜トランジスタは、ガラス基板１０１を備えている。そして、ガラス基板１０１上には、膜厚１００ｎｍの窒化珪素膜１０２および膜厚２００ｎｍの酸化珪素膜１０３が形成されている。
【００４８】
酸化珪素膜１０３上には、島状の多結晶珪素膜１０４が形成されている。すなわち、多結晶珪素膜１０４は、ガラス基板１０１の上方に形成された半導体層である。また、多結晶珪素膜１０４および酸化珪素膜１０３の表面上には、ゲート絶縁膜たる酸化珪素膜１０５が形成されている。
【００４９】
酸化珪素膜１０５の表面上においては、クロム膜でそれぞれ構成される第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂが、互いに離隔して形成されている。実施の形態１の場合と異なり、第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂの各ゲート長は同じ値とすればよい。なお、図示してはいないが、図１０に示した断面とは別の断面において、第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂは、多結晶珪素膜１０４上以外の領域にて電気的に接続されている。
【００５０】
多結晶珪素膜１０４内の第１及び第２ゲート電極１０６ａ，１０６ｂを挟む位置には、不純物活性領域たるソース領域１０４ａおよびドレイン領域１０４ｃが形成されている。また、多結晶珪素膜１０４内の第１及び第２ゲート電極１０６ａ，１０６ｂに挟まれた位置には、不純物活性領域たる中間領域１０４ｂが形成されている。また、多結晶珪素膜１０４内の第１ゲート電極１０６ａ下の部分１０４ｄ、および、多結晶珪素膜１０４内の第２ゲート電極１０６ｂ下の部分１０６ｃはそれぞれ、トランジスタのボディとして機能する。
【００５１】
第１および第２ゲート電極１０６ａ，１０６ｂ上および酸化珪素膜１０５上には、層間絶縁膜たる酸化珪素膜１０７が形成されている。酸化珪素膜１０５，１０７には、ソース領域１０４ａおよびドレイン領域１０４ｃにそれぞれつながるコンタクトホール１１０が形成されている。そして、アルミニウム膜でそれぞれ構成されるソース電極１０８およびドレイン電極１０９が、酸化珪素膜１０７上に形成されている。
【００５２】
ソース電極１０８およびドレイン電極１０９は、それぞれコンタクトホール１１０内のプラグを介してソース領域１０４ａおよびドレイン領域１０４ｃに接続されている。また、表面保護膜たる窒化珪素膜１１１が酸化珪素膜１０７上に形成され、酸化珪素膜１０７表面のうちソース電極１０８およびドレイン電極１０９が形成された部分以外の領域を覆っている。
【００５３】
ここで、第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂは、上述のように、多結晶珪素膜１０４上以外の領域にて電気的に接続されているため、一つのゲート電極１０６の分割されたものと捉えることができる。そして、ソース領域１０４ａおよびドレイン領域１０４ｃが、一つのゲート電極１０６に対応するソース領域、ドレイン領域と捉えることができる。
【００５４】
一方、ゲート電極１０６が第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂに分割されているため、ゲート絶縁膜たる酸化珪素膜１０５、第１ゲート電極１０６ａ、ボディ１０４ｄ、ソース領域１０４ａおよび中間領域１０４ｂが第１トランジスタを構成し、ゲート絶縁膜たる酸化珪素膜１０５、第２ゲート電極１０６ｂ、ボディ１０６ｃ、ドレイン領域１０４ｃおよび中間領域１０４ｂが第２トランジスタを構成していると捉えることもできる。そして、第１トランジスタにおいては、ソース領域１０４ａおよび中間領域１０４ｂが、第１ゲート電極１０６ａに対応するソース領域、ドレイン領域に該当し、第２トランジスタにおいては、ドレイン領域１０４ｃおよび中間領域１０４ｂが、第２ゲート電極１０６ｂに対応するドレイン領域、ソース領域に該当すると言える。
【００５５】
そして、本実施の形態においては、多結晶珪素膜１０４のうち第１ゲート電極１０６ａ下の部分１０４ｄにおける不純物濃度よりも、多結晶珪素膜１０４のうち第２ゲート電極１０６ｂ下の部分１０６ｃにおける不純物濃度が高い。このように、第１トランジスタのボディ１０４ｄにおける不純物濃度よりも、第２トランジスタのボディ１０６ｃにおける不純物濃度が高ければ、第１トランジスタのしきい値電圧よりも第２トランジスタのしきい値電圧を、容易に低くすることができる。
【００５６】
なお、本実施の形態では、第１ゲート電極１０６ａおよび第２ゲート電極１０６ｂの各ゲート長を同じとしているが、異なっていてもよい。
【００５７】
次に、図１０に示した薄膜トランジスタの製造方法について説明する。図１１〜図１９は、本実施の形態に係る薄膜トランジスタの製造方法の各工程を示す図である。
【００５８】
まず、図１１に示すように、プラズマ気相成長法でガラス基板１０１上に、窒化珪素膜１０２、酸化珪素膜１０３の順に、それぞれの膜を少なくとも１００ｎｍの膜厚で形成する。前記成膜の後、膜物性向上のため、アニールなどの熱処理を施してもよい。
【００５９】
次に、酸化珪素膜１０３上に、プラズマ気相成長法により非晶質珪素膜１１２を膜厚５０ｎｍで形成する。この際の成長法は熱気相成長法を用いても良い。その後、図１２に示すように、ＸｅＣｌエキシマレーザ光Ｌ１（波長：３０８ｎｍ）を非晶質珪素膜１１２に照射する。このレーザ光Ｌ１照射により、非晶質珪素膜１１２が多結晶珪素膜１０４に変化する。なお、レーザ光Ｌ１の光源として、ＸｅＣｌエキシマレーザ光の代わりに、ＮｄをドープしたＹＡＧ（Ｙ3Ａｌ5Ｏ12）固体パルスレーザの第２高調波（波長：５３２ｎｍ）を用いてもよい。
【００６０】
このようにして形成した多結晶珪素膜１０４上にレジスト膜１１３を用いてパターンを形成し、図１３に示すように、ドライエッチング法により多結晶珪素膜１０４をエッチングし、レジストパターンと同形状にパターニングする。
【００６１】
次に、レジスト膜１１３を除去し、新たなレジスト膜１１４を形成する。そして、図１４に示すように、レジスト膜１１４に対して、後に形成する第２ゲート電極１０６ｂに対応した位置に、第２ゲート電極１０６ｂの幅より広い幅Ｗ１０６の開口部を形成する。
【００６２】
そして、レジスト膜１１４で覆われていない部分の多結晶珪素膜１０４に、リン（Ｐ）イオンをイオン加速器で注入して不純物注入Ｉ２を行う。その後、レジスト膜１１４を除去する。これにより、多結晶珪素膜１０４内に、不純物濃度の高い部分１０６ｃが形成される。なお、このとき注入するリンイオンが多すぎると薄膜トランジスタとして正常に動作しなくなるので、１平方センチメートル当たり１０12以下のドーズが望ましい。
【００６３】
なお、本実施の形態では第１および第２トランジスタとしてｎ型トランジスタを想定しているが、第１および第２トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ２においてリンイオンではなく、ボロン（Ｂ）イオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。また、レジスト膜１１４の除去後に、薄膜トランジスタのしきい値電圧調整を目的として、部分１０６ｃに注入した種類と同種或いは異種の極性の不純物を、多結晶珪素膜１０４中にさらに注入してもよい。
【００６４】
続いて、プラズマ気相成長法により酸化珪素膜１０５を１００ｎｍの膜厚で成膜する。なお、酸化珪素膜１０５を形成する前に硫酸、フッ酸などで多結晶珪素膜１０４の表面を洗浄すると、多結晶珪素膜１０４表面の清浄化の点で望ましい。
【００６５】
次に、スパッタ法によりクロム膜を２００ｎｍ成膜する。このときクロム膜の代わりにモリブデン膜を使用しても良い。その後、図１５に示すように、レジスト膜１１５を用いてパターンを形成し、ドライエッチング法によりクロム膜をエッチングして、第１及び第２ゲート電極１０６ａ，１０６ｂを形成する。なお前述の通り、第１ゲート電極１０６ａのゲート長と、第２ゲート電極１０６ｂのゲート長とは、同じ値とすればよい。ただし、このとき第２ゲート電極１０６ｂのゲート長が、部分１０６ｃの形成幅より狭くなるようにする。
【００６６】
次に、図１６に示すように、レジスト膜１１５を残した状態で、レジスト膜１１５で覆われていない部分の多結晶珪素膜１０４に、リン（Ｐ）イオンをイオン加速器で注入して不純物注入Ｉ１を行う。これにより、多結晶珪素膜１０４内に、不純物活性領域たるソース領域１０４ａ、中間領域１０４ｂ、ドレイン領域１０４ｃが形成される。また、多結晶珪素膜１０４内の第１ゲート電極１０６ａ下の部分１０４ｄ、および、多結晶珪素膜１０４内の第２ゲート電極１０６ｂ下の部分１０６ｃはそれぞれ、第１および第２トランジスタの各ボディとなる。
【００６７】
なお、本実施の形態では第１および第２トランジスタとしてｎ型トランジスタを想定しているが、第１および第２トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ１においてリンイオンではなく、ボロン（Ｂ）イオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。
【００６８】
その後、レジスト膜１１５を除去し、図１７に示すようにプラズマ気相成長法により酸化珪素膜１０７を５００ｎｍの膜厚で成膜する。続いて、注入した不純物イオンを電気的に活性化させるために、熱アニールを施す。同アニールにおいてはレーザ活性化法を用いても良い。
【００６９】
次に、図１８に示すようにレジスト膜１１６を用いてパターンを形成し、酸化珪素膜１０５および酸化珪素膜１０７にコンタクトホール１１０をエッチングにより形成する。このとき、酸化珪素膜１０５下の多結晶珪素膜１０４の表面も僅かにエッチングすると、後述のソース及びドレイン電極とのコンタクト特性が良好になる。その後、レジスト膜１１６を除去し、スパッタ法によりアルミニウム膜を成膜する。続いて、レジスト膜を用いてパターンを形成し、アルミニウム膜をエッチングすることにより、図１９に示すようにソース電極１０８およびドレイン電極１０９を形成する。
【００７０】
その後、レジスト膜を除去し、プラズマ気相成長法により窒化珪素膜１１１を２００ｎｍ成膜して、ソース電極１０８およびドレイン電極１０９上の窒化珪素膜１１１をエッチングで除去する。この際、多結晶珪素膜１０４の欠陥を修復して電気特性を向上させるために、窒化珪素膜１１１の成膜前に装置構造の表面をプラズマ状態の水素に暴露させてもよい。
【００７１】
上記製造方法の各工程を経ることにより、図１０に示した薄膜トランジスタが製造される。
【００７２】
本実施の形態に係る薄膜トランジスタにおいては、第１トランジスタのボディ１０４ｄにおける不純物濃度よりも、第２トランジスタのボディ１０６ｃにおける不純物濃度が高い。その結果、第１ゲート電極１０６ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極１０６ｂに対応する第２トランジスタのしきい値電圧Vthbが低い。
【００７３】
よって、実施の形態１の場合と同様、第１および第２ゲート電極１０６ａ，１０６ｂに同一電圧を印加する場合であっても、各ゲート電極毎のトランジスタで動作状態が異なるため、チャネル長変調効果が抑制されて飽和電流を殆ど一定にすることができる。これにより、飽和領域で動作するアナログ回路等に適した薄膜トランジスタが実現できる。
【００７４】
＜実施の形態３＞
本実施の形態も、実施の形態１に係る薄膜トランジスタの変形例であって、第１および第２トランジスタ間でチャネルにおける結晶欠陥密度に差を設けることにより、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧を低くした薄膜トランジスタである。
【００７５】
図２０は、本実施の形態に係る薄膜トランジスタを示す断面図である。この薄膜トランジスタは、ガラス基板２０１を備えている。そして、ガラス基板２０１上には、膜厚１００ｎｍの窒化珪素膜２０２および膜厚２００ｎｍの酸化珪素膜２０３が形成されている。
【００７６】
酸化珪素膜２０３上には、島状の多結晶珪素膜２０４が形成されている。すなわち、多結晶珪素膜２０４は、ガラス基板２０１の上方に形成された半導体層である。また、多結晶珪素膜２０４および酸化珪素膜２０３の表面上には、ゲート絶縁膜たる酸化珪素膜２０５が形成されている。
【００７７】
酸化珪素膜２０５の表面上においては、クロム膜でそれぞれ構成される第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂが、互いに離隔して形成されている。実施の形態１の場合と異なり、第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂの各ゲート長は同じ値とすればよい。なお、図示してはいないが、図２０に示した断面とは別の断面において、第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂは、多結晶珪素膜２０４上以外の領域にて電気的に接続されている。
【００７８】
多結晶珪素膜２０４内の第１及び第２ゲート電極２０６ａ，２０６ｂを挟む位置には、不純物活性領域たるソース領域２０４ａおよびドレイン領域２０４ｃが形成されている。また、多結晶珪素膜２０４内の第１及び第２ゲート電極２０６ａ，２０６ｂに挟まれた位置には、不純物活性領域たる中間領域２０４ｂが形成されている。また、多結晶珪素膜２０４内の第１ゲート電極２０６ａ下の部分２０６ｃ、および、多結晶珪素膜２０４内の第２ゲート電極２０６ｂ下の部分２０４ｄはそれぞれ、トランジスタのボディとして機能する。
【００７９】
第１および第２ゲート電極２０６ａ，２０６ｂ上および酸化珪素膜２０５上には、層間絶縁膜たる酸化珪素膜２０７が形成されている。酸化珪素膜２０５，２０７には、ソース領域２０４ａおよびドレイン領域２０４ｃにそれぞれつながるコンタクトホール２１０が形成されている。そして、アルミニウム膜でそれぞれ構成されるソース電極２０８およびドレイン電極２０９が、酸化珪素膜２０７上に形成されている。
【００８０】
ソース電極２０８およびドレイン電極２０９は、それぞれコンタクトホール２１０内のプラグを介してソース領域２０４ａおよびドレイン領域２０４ｃに接続されている。また、表面保護膜たる窒化珪素膜２１１が酸化珪素膜２０７上に形成され、酸化珪素膜２０７表面のうちソース電極２０８およびドレイン電極２０９が形成された部分以外の領域を覆っている。
【００８１】
ここで、第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂは、上述のように、多結晶珪素膜２０４上以外の領域にて電気的に接続されているため、一つのゲート電極２０６の分割されたものと捉えることができる。そして、ソース領域２０４ａおよびドレイン領域２０４ｃが、一つのゲート電極２０６に対応するソース領域、ドレイン領域と捉えることができる。
【００８２】
一方、ゲート電極２０６が第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂに分割されているため、ゲート絶縁膜たる酸化珪素膜２０５、第１ゲート電極２０６ａ、ボディ２０６ｃ、ソース領域２０４ａおよび中間領域２０４ｂが第１トランジスタを構成し、ゲート絶縁膜たる酸化珪素膜２０５、第２ゲート電極２０６ｂ、ボディ２０４ｄ、ドレイン領域２０４ｃおよび中間領域２０４ｂが第２トランジスタを構成していると捉えることもできる。そして、第１トランジスタにおいては、ソース領域２０４ａおよび中間領域２０４ｂが、第１ゲート電極２０６ａに対応するソース領域、ドレイン領域に該当し、第２トランジスタにおいては、ドレイン領域２０４ｃおよび中間領域２０４ｂが、第２ゲート電極２０６ｂに対応するドレイン領域、ソース領域に該当すると言える。
【００８３】
そして、本実施の形態においては、多結晶珪素膜２０４のうち第２ゲート電極２０６ｂ下のボディ２０４ｄにおける結晶欠陥密度よりも、多結晶珪素膜２０４のうち第１ゲート電極２０６ａ下のボディ２０６ｃにおける結晶欠陥密度が高い。これは、後述するように、多結晶珪素膜２０４のうち第２ゲート電極２０６ｂ下のボディ２０４ｄにおける平均結晶粒径よりも、多結晶珪素膜２０４のうち第１ゲート電極２０６ａ下のボディ２０６ｃにおける平均結晶粒径が小さく形成されることに起因する。
【００８４】
このように、第２トランジスタのボディ２０４ｄにおける結晶欠陥密度よりも、第１トランジスタのボディ２０６ｃにおける結晶欠陥密度が高ければ、第１トランジスタのしきい値電圧よりも第２トランジスタのしきい値電圧を、容易に低くすることができる。
【００８５】
なお、本実施の形態では、第１ゲート電極２０６ａおよび第２ゲート電極２０６ｂの各ゲート長を同じとしているが、異なっていてもよい。
【００８６】
次に、図２０に示した薄膜トランジスタの製造方法について説明する。図２１〜図３０は、本実施の形態に係る薄膜トランジスタの製造方法の各工程を示す図である。
【００８７】
まず、図２１に示すように、プラズマ気相成長法でガラス基板２０１上に、窒化珪素膜２０２、酸化珪素膜２０３の順に、それぞれの膜を少なくとも１００ｎｍの膜厚で形成する。前記成膜の後、膜物性向上のため、アニールなどの熱処理を施してもよい。
【００８８】
次に、酸化珪素膜２０３上に、プラズマ気相成長法により非晶質珪素膜２１２を膜厚５０ｎｍで形成する。この際の成長法は熱気相成長法を用いても良い。その後、図２２に示すように、ＸｅＣｌエキシマレーザ光Ｌ１（波長：３０８ｎｍ）を非晶質珪素膜２１２に照射する。このレーザ光Ｌ１照射により、非晶質珪素膜２１２が多結晶珪素膜２０４に変化する。なお、レーザ光Ｌ１の光源として、ＸｅＣｌエキシマレーザ光の代わりに、ＮｄをドープしたＹＡＧ（Ｙ3Ａｌ5Ｏ12）固体パルスレーザの第２高調波（波長：５３２ｎｍ）を用いてもよい。
【００８９】
このようにして形成した多結晶珪素膜２０４上にレジスト膜２１３を用いてパターンを形成し、図２３に示すように、ドライエッチング法により多結晶珪素膜２０４をエッチングし、レジストパターンと同形状にパターニングする。
【００９０】
次に、レジスト膜２１３を除去し、図２４に示すように、酸化珪素膜で構成されるキャップ層２１４を多結晶珪素膜２０４上に形成する。さらに、キャップ膜２１４上に、非晶質珪素膜で構成される遮光層２１５を形成する。キャップ層２１４はレーザ光を透過する他の透明膜、例えば窒化珪素膜でも構わない。また遮光膜２１５はクロムなどの金属材料でもよい。
【００９１】
そして、遮光層２１５上にレジスト膜２１６を形成し、レジスト膜２１６に対して、後に形成する第１ゲート電極２０６ａに対応した位置に、第１ゲート電極２０６ａの幅より広い幅の開口部を形成する。そして、遮光層２１５に対してレジスト膜２１６を介してエッチングを行い、図２４に示すように、遮光層２１５に同パターンの開口部を設ける。
【００９２】
続いて、図２５に示すように、多結晶珪素膜２０４に、レジスト膜２１６、遮光層２１５及びキャップ層２１４を介して、ＸｅＣｌエキシマレーザ光Ｌ２を照射し、多結晶珪素膜２０４のうち第１ゲート電極２０６ａ下の部分２０６ｃを溶融させる。なお、ＸｅＣｌエキシマレーザ光Ｌ２のエネルギーは、図２２に示した、非晶質珪素膜２１２全体にレーザ光Ｌ１を照射した場合と同一でも異なっていてもよい。
【００９３】
このとき、多結晶珪素膜２０４のうち溶融した部分２０６ｃ以外の部分は、遮光層２１５にレーザ光Ｌ２が遮られるので溶融しない。その後、多結晶珪素膜２０４のうち溶融した部分２０６ｃは、温度が低下して再結晶化する。このとき、酸化珪素膜２０３と多結晶珪素膜２０４との界面、及び、キャップ層２１４と多結晶珪素膜２０４との界面の両方から、結晶化が急減に開始される。そのため、溶融した部分２０６ｃに新たに形成される多結晶珪素膜の平均結晶粒径は、多結晶珪素膜２０４のうち部分２０６ｃ以外の領域の平均結晶粒径よりも小さくなる。
【００９４】
すなわち、半導体層たる多結晶珪素膜２０４のうち第２ゲート電極２０６ｂ下の部分２０４ｄにおける平均結晶粒径よりも、第１ゲート電極２０６ａ下の部分２０６ｃにおける平均結晶粒径を小さくすることができる。このようにすれば、第２ゲート電極２０６ｂ下の部分２０４ｄにおける結晶欠陥密度よりも、第１ゲート電極２０６ａ下の部分２０６ｃにおける結晶欠陥密度を高くすることができる。
【００９５】
次に、レジスト膜２１６、遮光層２１５及びキャップ層２１４を除去し、プラズマ気相成長法により酸化珪素購２０５を１００ｎｍの膜厚で成膜する。なお、レジスト膜２１６、遮光層２１５及びキャップ層２１４の除去後に、薄膜トランジスタのしきい値電圧を調整するため、不純物を多結晶珪素膜２０４中に注入してもよい。加えて、酸化珪素膜２０５を形成する前に硫酸、フッ酸などで多結晶珪素膜２０４の表面を洗浄すると、多結晶珪素膜２０４表面の清浄化の点で望ましい。
【００９６】
次に、スパッタ法によりクロム膜を２００ｎｍ成膜する。このときクロム膜の代わりにモリブデン膜を使用しても良い。その後、図２６に示すように、レジスト膜２１７を用いてパターンを形成し、ドライエッチング法によりクロム膜をエッチングして、第１及び第２ゲート電極２０６ａ，２０６ｂを形成する。なお前述の通り、第１ゲート電極２０６ａのゲート長と、第２ゲート電極２０６ｂのゲート長とは、同じ値とすればよい。ただし、このとき第１ゲート電極２０６ａのゲート長が、部分２０６ｃの形成幅より狭くなるようにする。
【００９７】
次に、図２７に示すように、レジスト膜２１７を残した状態で、レジスト膜２１７で覆われていない部分の多結晶珪素膜２０４に、リン（Ｐ）イオンをイオン加速器で注入して不純物注入Ｉ１を行う。これにより、多結晶珪素膜２０４内に、不純物活性領域たるソース領域２０４ａ、中間領域２０４ｂ、ドレイン領域２０４ｃが形成される。また、多結晶珪素膜２０４内の第１ゲート電極２０６ａ下の部分２０６ｃ、および、多結晶珪素膜２０４内の第２ゲート電極２０６ｂ下の部分２０４ｄはそれぞれ、第１および第２トランジスタの各ボディとなる。
【００９８】
なお、本実施の形態では第１および第２トランジスタとしてｎ型トランジスタを想定しているが、第１および第２トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ１においてリンイオンではなく、ボロン（Ｂ）イオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。
【００９９】
その後、レジスト膜２１７を除去し、図２８に示すようにプラズマ気相成長法により酸化珪素膜２０７を５００ｎｍの膜厚で成膜する。続いて、注入した不純物イオンを電気的に活性化させるために、熱アニールを施す。同アニールにおいてはレーザ活性化法を用いても良い。
【０１００】
次に、図２９に示すようにレジスト膜２１８を用いてパターンを形成し、酸化珪素膜２０５および酸化珪素膜２０７にコンタクトホール２１０をエッチングにより形成する。このとき、酸化珪素膜２０５下の多結晶珪素膜２０４の表面も僅かにエッチングすると、後述のソース及びドレイン電極とのコンタクト特性が良好になる。その後、レジスト膜２１８を除去し、スパッタ法によりアルミニウム膜を成膜する。続いて、レジスト膜を用いてパターンを形成し、アルミニウム膜をエッチングすることにより、図３０に示すようにソース電極２０８およびドレイン電極２０９を形成する。
【０１０１】
その後、レジスト膜を除去し、プラズマ気相成長法により窒化珪素膜２１１を２００ｎｍ成膜して、ソース電極２０８およびドレイン電極２０９上の窒化珪素膜２１１をエッチングで除去する。この際、多結晶珪素膜２０４の欠陥を修復して電気特性を向上させるために、窒化珪素膜２１１の成膜前に装置構造の表面をプラズマ状態の水素に暴露させてもよい。
【０１０２】
上記製造方法の各工程を経ることにより、図２０に示した薄膜トランジスタが製造される。
【０１０３】
本実施の形態に係る薄膜トランジスタにおいては、第２トランジスタのボディ２０４ｄにおける平均結晶粒径よりも、第１トランジスタのボディ２０６ｃにおける平均結晶粒径が小さい。そして、それによりボディ２０４ｄにおける結晶欠陥密度よりも、ボディ２０６ｃにおける結晶欠陥密度が高い。そのため、ボディ２０４ｄよりもボディ２０６ｃにおいて、キャリアが容易に捕獲される。その結果、第１ゲート電極２０６ａに対応する第１トランジスタのしきい値電圧Vthaの方が、第２ゲート電極２０６ｂに対応する第２トランジスタのしきい値電圧Vthbよりも高くなる。すなわち、相対的には、第１ゲート電極２０６ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極２０６ｂに対応する第２トランジスタのしきい値電圧Vthbが低い。
【０１０４】
よって、実施の形態１の場合と同様、第１および第２ゲート電極２０６ａ，２０６ｂに同一電圧を印加する場合であっても、各ゲート電極毎のトランジスタで動作状態が異なるため、チャネル長変調効果が抑制されて飽和電流を殆ど一定にすることができる。これにより、飽和領域で動作するアナログ回路等に適した薄膜トランジスタが実現できる。
【０１０５】
＜実施の形態４＞
本実施の形態は、基板の表面上にて互いに離隔して形成された第１及び第２ゲート電極がそれぞれ構成する第１および第２トランジスタにおいて、第１トランジスタのしきい値電圧よりも、第２トランジスタのしきい値電圧を低くすることにより、ドレイン側のチャネル瑞における電界集中を抑制した薄膜トランジスタである。
【０１０６】
図３１は、本実施の形態に係る薄膜トランジスタを示す断面図である。この薄膜トランジスタは、ガラス基板３０１を備えている。そして、ガラス基板３０１の表面上においては、クロム膜でそれぞれ構成される第１ゲート電極３０２ａおよび第２ゲート電極３０２ｂが、互いに離隔して形成されている。なお、図示してはいないが、図３１に示した断面とは別の断面において、第１ゲート電極３０２ａおよび第２ゲート電極３０２ｂは、後述する水素化非晶質珪素膜３０４下以外の領域にて電気的に接続されている。
【０１０７】
第１ゲート電極３０２ａおよび第２ゲート電極３０２ｂの表面上、並びに、ガラス基板３０１の表面上には、膜厚２００ｎｍのゲート絶縁膜たる窒化珪素膜３０３が形成されている。窒化珪素膜３０３上には、島状に、ｉ（intrinsic）型の水素化非晶質珪素膜３０４が形成されている。すなわち、水素化非晶質珪素膜３０４は、ゲート絶縁膜たる窒化珪素膜３０３の表面上に形成された半導体層である。
【０１０８】
また、水素化非晶質珪素膜３０４の表面のうち、第１及び第２ゲート電極３０２ａ，３０２ｂを挟む位置には、互いに電気的に分離された、ｎ型の水素化非晶質珪素膜で構成されるソース領域３０６およびドレイン領域３０５が形成されている。さらに、水素化非晶質珪素膜３０４の表面のうち、第１及び第２ゲート電極３０２ａ，３０２ｂに挟まれた位置には、ｎ型の水素化非晶質珪素膜で構成される中間領域３０７が形成されている。なお、水素化非晶質珪素膜３０４内の第１ゲート電極３０２ａ上の部分、および、水素化非晶質珪素膜３０４内の第２ゲート電極３０２ｂ上の部分がそれぞれ、トランジスタのボディとして機能する。
【０１０９】
ソース領域３０６およびドレイン領域３０５、中間領域３０７上には、それぞれ、アルミニウム膜で構成されるソース電極３０８およびドレイン電極３０９、中間電極３１０が形成されている。ソース電極３０８およびドレイン電極３０９、中間電極３１０は、それぞれソース領域３０６およびドレイン領域３０５、中間領域３０７に接続されている。また、表面保護膜たる窒化珪素膜３１１が、ソース電極３０８およびドレイン電極３０９、中間電極３１０、水素化非晶質珪素膜３０４上に形成されている。
【０１１０】
ここで、第１ゲート電極３０２ａおよび第２ゲート電極３０２ｂは、上述のように、水素化非晶質珪素膜３０４下以外の領域にて電気的に接続されているため、一つのゲート電極３０２の分割されたものと捉えることができる。そして、ソース領域３０６およびドレイン領域３０５が、一つのゲート電極３０２に対応するソース領域、ドレイン領域と捉えることができる。
【０１１１】
一方、ゲート電極３０２が第１ゲート電極３０２ａおよび第２ゲート電極３０２ｂに分割されているため、ゲート絶縁膜たる窒化珪素膜３０３、第１ゲート電極３０２ａ、水素化非晶質珪素膜３０４、ソース領域３０６および中間領域３０７が第１トランジスタを構成し、ゲート絶縁膜たる窒化珪素膜３０３、第２ゲート電極３０２ｂ、水素化非晶質珪素膜３０４、ドレイン領域３０５および中間領域３０７が第２トランジスタを構成していると捉えることもできる。そして、第１トランジスタにおいては、ソース領域３０６および中間領域３０７が、第１ゲート電極３０２ａに対応するソース領域、ドレイン領域に該当し、第２トランジスタにおいては、ドレイン領域３０５および中間領域３０７が、第２ゲート電極３０２ｂに対応するドレイン領域、ソース領域に該当すると言える。
【０１１２】
そして、本実施の形態においては、第１ゲート電極３０２ａの、ソース領域３０６およびドレイン領域３０５を結ぶ方向におけるゲート長Ｗ３０２ａよりも、第２ゲート電極３０２ｂの、ソース領域３０６およびドレイン領域３０５を結ぶ方向におけるゲート長Ｗ３０２ｂが短くなるよう、構成されている。さらに、本実施の形態においては、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂは、短チャネル効果を発生させる程度に短く構成されている。
【０１１３】
このように、第１ゲート電極３０２ａのゲート長Ｗ３０２ａよりも、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが短く、かつ、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが、短チャネル効果を発生させる程度に短く構成されておれば、第１ゲート電極３０２ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極３０２ｂに対応する第２トランジスタのしきい値電圧Vthbを容易に低くすることができる。
【０１１４】
そして、第１トランジスタのしきい値電圧Vthaよりも、第２トランジスタのしきい値電圧Vthbを低くすると、ドレイン側におけるしきい値電圧が低いので、第１及び第２ゲート電極３０２ａ，３０２ｂに同一電圧を印加した場合、第２ゲート電極３０２ｂ上方の半導体層（水素化非晶質珪素膜３０４）内のチャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。
【０１１５】
次に、図３１に示した薄膜トランジスタの製造方法について説明する。図３２〜図３７は、本実施の形態に係る薄膜トランジスタの製造方法の各工程を示す図である。
【０１１６】
まず、ガラス基板３０１上に、スパッタ法によりクロム膜を２００ｎｍ成膜する。このときクロム膜の代わりにモリブデン膜を使用しても良い。その後、図３２に示すように、レジスト膜３１２を用いてパターンを形成し、ウェットエッチング法によりクロム膜をエッチングして、第１及び第２ゲート電極３０２ａ，３０２ｂを形成する。なお前述の通り、第１ゲート電極３０２ａのゲート長Ｗ３０２ａよりも、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが短く、かつ、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが、短チャネル効果を発生させる程度に短くなるよう、第１及び第２ゲート電極３０２ａ，３０２ｂは形成される。また、エッチングの際には、第１及び第２ゲート電極３０２ａ，３０２ｂの断面のエッジ角が鈍角となる、テーバーエッチング法を用いてもよい。
【０１１７】
次に、レジスト膜３１２を除去し、図３３に示すように、第１及び第２ゲート電極３０２ａ，３０２ｂの表面上、並びに、ガラス基板３０１の表面上を覆うよう、プラズマ気相成長法により窒化珪素膜３０３、ｉ型の水素化非晶質珪素膜３１３、及び、ｎ型の水素化非晶質珪素膜３１４を、この順に連続成膜する。ここでいう連続成膜とは、窒化珪素膜３０３、水素化非晶質珪素膜３１３、及び、水素化非晶質珪素膜３１４の全ての膜の成膜を終えるまで、プラズマ気相成長法に用いる成膜装置からガラス基板３０１を取り出さず、各膜の聞の界面を大気に暴露しないでそれぞれの膜を形成することを意味する。こうすることにより、窒化珪素膜３０３と水素化非晶質珪素膜３１３との間の界面、および、水素化非晶質珪素膜３１３と水素化非晶質珪素膜３１４との間の界面が、清浄に保たれる。
【０１１８】
次に、図３４に示すように、水素化非晶質珪素膜３１４上にレジスト膜３１５を用いてパターンを形成し、ドライエッチング法により水素化非晶質珪素膜３１４と水素化非晶質珪素膜３１３とをエッチングする。これにより、水素化非晶質珪素膜３１３は、半導体層たる水素化非晶質珪素膜３０４としてパターニングされる。
【０１１９】
次に、レジスト膜３１５を除去し、窒化珪素膜３０３と水素化非晶質珪素膜３１４を覆うように、アルミニウム膜をスパッタ法で形成する。なお、アルミニウム膜の膜厚は３００ｎｍ以上が望ましい。そして、図３５に示すように、当該アルミニウム膜上にレジスト膜３１６を用いてパターンを形成し、ウェットエッチング法によりアルミニウム膜をエッチングする。これにより、ドレイン電極３０８、ソース電極３０９、中間電極３１０が形成される。なお、第１及び第２ゲート電極３０２ａ，３０２ｂ間の距離が小さい場合は、中間電極３１０は無くても良い。
【０１２０】
次に、図３６に示すように、レジスト膜３１６を残したまま、ドライエッチング法により水素化非晶質珪素膜３１４をエッチングし、ドレイン領域３０５、ソース領域３０６及び中間領域３０７を形成する。ここで、第１及び第２ゲート電極３０２ａ，３０２ｂ間の距離が小さく、中間電極３１０が無い場合には、中間領域３０７は無いことになる。
【０１２１】
その後、レジスト膜３１６を除去し、図３７に示すように、プラズマ気相成長法により窒化珪素膜３１１を１００ｎｍの膜厚で成膜する。そして、第１及び第２トランジスタ以外の部分のドレイン電極３０９及びソース電極３０８上の窒化珪素膜３１１を、エッチングで除去する。
【０１２２】
上記製造方法の各工程を経ることにより、図３１に示した薄膜トランジスタが製造される。
【０１２３】
本実施の形態に係る薄膜トランジスタにおいては、第１ゲート電極３０２ａのゲート長Ｗ３０２ａよりも、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが短く、かつ、第２ゲート電極３０２ｂのゲート長Ｗ３０２ｂが、短チャネル効果を発生させる程度に短い。これにより、第１ゲート電極３０２ａに対応する第１トランジスタのしきい値電圧Vthaよりも、第２ゲート電極３０２ｂに対応する第２トランジスタのしきい値電圧Vthbが低い。
【０１２４】
よって、実施の形態１の場合と同様、第１および第２ゲート電極３０２ａ，３０２ｂに同一電圧を印加する場合であっても、各ゲート電極毎のトランジスタで動作状態が異なるため、チャネル長変調効果が抑制されて飽和電流を殆ど一定にすることができる。これにより、飽和領域で動作するアナログ回路等に適した薄膜トランジスタが実現できる。
【０１２５】
＜実施の形態５＞
本実施の形態は、単一ゲート電極のトランジスタにおいて、半導体層内のソース領域の側に位置する第１部分における不純物濃度よりも、半導体層内のドレイン領域の側に位置する第２部分における不純物濃度を高くすることにより、ドレイン側のチャネル瑞における電界集中を抑制した薄膜トランジスタである。
【０１２６】
図３８は、本実施の形態に係る薄膜トランジスタを示す断面図である。この薄膜トランジスタは、ガラス基板４０１を備えている。そして、ガラス基板４０１上には、膜厚１００ｎｍの窒化珪素膜４０２および膜厚２００ｎｍの酸化珪素膜４０３が形成されている。
【０１２７】
酸化珪素膜４０３上には、島状の多結晶珪素膜４０４が形成されている。すなわち、多結晶珪素膜４０４は、ガラス基板４０１の上方に形成された半導体層である。また、多結晶珪素膜４０４および酸化珪素膜４０３の表面上には、ゲート絶縁膜たる酸化珪素膜４０５が形成されている。
【０１２８】
酸化珪素膜４０５の表面上には、クロム膜で構成されるゲート電極４０６が形成されている。多結晶珪素膜４０４内のゲート電極４０６を挟む位置には、不純物活性領域たるソース領域４０４ａおよびドレイン領域４０４ｂが形成されている。また、ソース領域４０４ａおよびドレイン領域４０４ｂ間には、多結晶珪素膜４０４内のゲート電極４０６下の部分であってソース領域４０４ａの側に位置する第１部分４０４ｃと、ドレイン領域４０４ｂの側に位置する第２部分４１４とが存在する。第１及び第２部分４０４，４１４は、トランジスタのボディとして機能する。
【０１２９】
ゲート電極４０６上および酸化珪素膜４０５上には、層間絶縁膜たる酸化珪素膜４０７が形成されている。酸化珪素膜４０５，４０７には、ソース領域４０４ａおよびドレイン領域４０４ｂにそれぞれつながるコンタクトホール４１０が形成されている。そして、アルミニウム膜でそれぞれ構成されるソース電極４０８およびドレイン電極４０９が、酸化珪素膜４０７上に形成されている。
【０１３０】
ソース電極４０８およびドレイン電極４０９は、それぞれコンタクトホール４１０内のプラグを介してソース領域４０４ａおよびドレイン領域４０４ｂに接続されている。また、表面保護膜たる窒化珪素膜４１１が酸化珪素膜４０７上に形成され、酸化珪素膜４０７表面のうちソース電極４０８およびドレイン電極４０９が形成された部分以外の領域を覆っている。
【０１３１】
本実施の形態に係る薄膜トランジスタにおいては、半導体層たる多結晶珪素膜４０４内のソース領域４０４ａの側に位置する第１部分４０４ｃにおける不純物濃度よりも、ドレイン領域４０４ｂの側に位置する第２部分４１４における不純物濃度が高くなるよう構成されている。これにより、ドレイン側におけるしきい値電圧が低くなり、ゲート電極４０６に電圧を印加した場合、第２部分４１４におけるチャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。その結果、電界集中によるキンク電流の発生を抑制できる。また、電界集中の抑制はチャネル長変調効果の緩和にも資するため、飽和電流のドレイン電圧に対する変化をも低減することができる。よって、チャネル長変調効果を抑制可能な薄膜トランジスタが実現できる。
【０１３２】
次に、図３８に示した薄膜トランジスタの製造方法について説明する。図３９〜図４７は、本実施の形態に係る薄膜トランジスタの製造方法の各工程を示す図である。
【０１３３】
まず、図３９に示すように、プラズマ気相成長法でガラス基板４０１上に、窒化珪素膜４０２、酸化珪素膜４０３の順に、それぞれの膜を少なくとも１００ｎｍの膜厚で形成する。前記成膜の後、膜物性向上のため、アニールなどの熱処理を施してもよい。
【０１３４】
次に、酸化珪素膜４０３上に、プラズマ気相成長法により非晶質珪素膜４１２を膜厚５０ｎｍで形成する。この際の成長法は熱気相成長法を用いても良い。その後、図４０に示すように、ＸｅＣｌエキシマレーザ光Ｌ１（波長：３０８ｎｍ）を非晶質珪素膜４１２に照射する。このレーザ光Ｌ１照射により、非晶質珪素膜４１２が多結晶珪素膜４０４に変化する。なお、レーザ光Ｌ１の光源として、ＸｅＣｌエキシマレーザ光の代わりに、ＮｄをドープしたＹＡＧ（Ｙ3Ａｌ5Ｏ12）固体パルスレーザの第２高調波（波長：５３２ｎｍ）を用いてもよい。
【０１３５】
このようにして形成した多結晶珪素膜４０４上にレジスト膜４１３を用いてパターンを形成し、図４１に示すように、ドライエッチング法により多結晶珪素膜４０４をエッチングし、レジストパターンと同形状にパターニングする。
【０１３６】
次に、レジスト膜４１３を除去し、新たなレジスト膜４１５を形成する。そして、図４２に示すように、レジスト膜４１５に対して、後に形成する第２部分４１４に対応した位置に開口部を形成する。第２部分４１４は、ゲート電極４０６のドレイン瑞から一定の長さで多結晶珪素膜４０４の中央に入り込んだ領域として規定される。
【０１３７】
そして、レジスト膜４１５で覆われていない部分の多結晶珪素膜４０４に、リンイオンをイオン加速器で注入して不純物注入Ｉ２を行う。その後、レジスト膜４１５を除去する。これにより、多結晶珪素膜４０４内に、不純物濃度の高い第２部分４１４が形成される。なお、このとき注入するリンイオンが多すぎると薄膜トランジスタとして正常に動作しなくなるので、１平方センチメートル当たり１０12以下のドーズが望ましい。
【０１３８】
なお、本実施の形態では薄膜トランジスタとしてｎ型トランジスタを想定しているが、薄膜トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ２においてリンイオンではなく、ボロンイオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。また、レジスト膜４１５の除去後に、薄膜トランジスタのしきい値電圧調整を目的として、第２部分４１４に注入した種類と同種或いは異種の極性の不純物を、多結晶珪素膜４０４中にさらに注入してもよい。
【０１３９】
続いて、プラズマ気相成長法により酸化珪素膜４０５を１００ｎｍの膜厚で成膜する。なお、酸化珪素膜４０５を形成する前に硫酸、フッ酸などで多結晶珪素膜４０４の表面を洗浄すると、多結晶珪素膜４０４表面の清浄化の点で望ましい。
【０１４０】
次に、スパッタ法によりクロム膜を２００ｎｍ成膜する。このときクロム膜の代わりにモリブデン膜を使用しても良い。その後、図４３に示すように、レジスト膜４１６を用いてパターンを形成し、ドライエッチング法によりクロム膜をエッチングして、ゲート電極４０６を形成する。このときゲート電極４０６のドレイン側のエッジが第２部分４１４のドレイン側のエッジより内側になるようにする。
【０１４１】
次に、図４４に示すように、レジスト膜４１６を残した状態で、レジスト膜４１６で覆われていない部分の多結晶珪素膜４０４に、リンイオンをイオン加速器で注入して不純物注入Ｉ１を行う。これにより、多結晶珪素膜４０４内に、不純物活性領域たるソース領域４０４ａ、ドレイン領域４０４ｂが形成される。また、多結晶珪素膜４０４内の、ゲート電極４０６下であってソース領域４０４ａの側に位置する部分は、第１部分４０４ｃとなる。そして、第１及び第２部分４０４，４１４はともに、薄膜トランジスタのボディとなる。
【０１４２】
なお、本実施の形態では薄膜トランジスタとしてｎ型トランジスタを想定しているが、薄膜トランジスタがｐ型トランジスタである場合には、不純物注入Ｉ１においてリンイオンではなく、ボロンイオンを注入すればよい。イオンの注入法については、プラズマドーピング法、イオンシャワードーピング法など適宜選択すればよい。
【０１４３】
その後、レジスト膜４１６を除去し、図４５に示すようにプラズマ気相成長法により酸化珪素膜４０７を５００ｎｍの膜厚で成膜する。続いて、注入した不純物イオンを電気的に活性化させるために、熱アニールを施す。同アニールにおいてはレーザ活性化法を用いても良い。
【０１４４】
次に、図４６に示すようにレジスト膜４１７を用いてパターンを形成し、酸化珪素膜４０５および酸化珪素膜４０７にコンタクトホール４１０をエッチングにより形成する。このとき、酸化珪素膜４０５下の多結晶珪素膜４０４の表面も僅かにエッチングすると、後述のソース及びドレイン電極とのコンタクト特性が良好になる。その後、レジスト膜４１７を除去し、スパッタ法によりアルミニウム膜を成膜する。続いて、レジスト膜を用いてパターンを形成し、アルミニウム膜をエッチングすることにより、図４７に示すようにソース電極４０８およびドレイン電極４０９を形成する。
【０１４５】
その後、レジスト膜を除去し、プラズマ気相成長法により窒化珪素膜４１１を２００ｎｍ成膜して、ソース電極４０８およびドレイン電極４０９上の窒化珪素膜４１１をエッチングで除去する。この際、多結晶珪素膜４０４の欠陥を修復して電気特性を向上させるために、窒化珪素膜４１１の成膜前に装置構造の表面をプラズマ状態の水素に暴露させてもよい。
【０１４６】
上記製造方法の各工程を経ることにより、図３８に示した薄膜トランジスタが製造される。
【０１４７】
本実施の形態に係る薄膜トランジスタにおいては、半導体層たる多結晶珪素膜４０４内のソース領域４０４ａの側に位置する第１部分４０４ｃにおける不純物濃度よりも、ドレイン領域４０４ｂの側に位置する第２部分４１４における不純物濃度が高い。その結果、ドレイン側におけるしきい値電圧が低くなり、ゲート電極４０６に電圧を印加した場合、第２部分４１４におけるチャネルのオン抵抗が充分低くなり、ドレイン側のチャネル瑞における電界集中が抑制される。
【０１４８】
よって、実施の形態１の場合と同様、チャネル長変調効果が抑制されて飽和電流を殆ど一定にすることができる。これにより、飽和領域で動作するアナログ回路等に適した薄膜トランジスタが実現できる。
【０１４９】
＜実施の形態６＞
本実施の形態は、実施の形態１に係る薄膜トランジスタの変形例であって、実施の形態１におけるゲート絶縁膜のうち第２ゲート電極６ｂ下の部分における膜厚よりも、第１ゲート電極６ａ下の部分における膜厚を大きくしたものである。
【０１５０】
図４８は、本実施の形態に係る薄膜トランジスタを示す断面図である。図４８においては、第１ゲート電極６ａと酸化珪素膜５との間に、更なる酸化珪素膜５ａが挿入されている点以外、装置構成は図１と同じである。
【０１５１】
このように、酸化珪素膜５ａが挿入されておれば、第１ゲート電極６ａ下のゲート絶縁膜は、酸化珪素膜５および酸化珪素膜５ａの積層膜で構成されることとなり、ゲート絶縁膜のうち第２ゲート電極６ｂ下の部分における膜厚（酸化珪素膜５のみの膜厚）よりも、ゲート絶縁膜のうち第１ゲート電極６ａ下の部分における膜厚（酸化珪素膜５および酸化珪素膜５ａの積層膜全体の膜厚）が大きくなる。
【０１５２】
このように、ゲート絶縁膜のうち第２ゲート電極６ｂ下の部分における膜厚より、ゲート絶縁膜のうち第１ゲート電極６ａ下の部分における膜厚を大きくすることによっても、第１トランジスタのしきい値電圧よりも第２トランジスタのしきい値電圧を、容易に低くすることができる。トランジスタのしきい値電圧は、ゲート絶縁膜の膜厚に依存するからである。
【０１５３】
その他の点については、実施の形態１に係る薄膜トランジスタと同様のため、説明を省略する。なお、酸化珪素膜５ａの形成に当たっては、上述の図４に示した工程の後、図５の工程に進む前において、酸化珪素膜５上にプラズマ気相成長法により更なる酸化珪素膜を形成し、第１ゲート電極６ａの形成予定領域においてのみフォトリソグラフィ技術を用いて、当該更なる酸化珪素膜を残せばよい。その後、クロム膜の成膜及びパターニングを行って第１及び第２ゲート電極６ａ，６ｂを形成し、実施の形態１の場合と同様の以降のプロセスを行えばよい。
【図面の簡単な説明】
【０１５４】
【図１】実施の形態１に係る薄膜トランジスタを示す断面図である。
【図２】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図５】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図６】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図７】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図８】実施の形態１に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図９】実施の形態１に係る薄膜トランジスタの効果を示すグラフである。
【図１０】実施の形態２に係る薄膜トランジスタを示す断面図である。
【図１１】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１２】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１３】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１４】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１５】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１６】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１７】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１８】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図１９】実施の形態２に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２０】実施の形態３に係る薄膜トランジスタを示す断面図である。
【図２１】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２２】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２３】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２４】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２５】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２６】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２７】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２８】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図２９】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３０】実施の形態３に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３１】実施の形態４に係る薄膜トランジスタを示す断面図である。
【図３２】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３３】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３４】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３５】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３６】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３７】実施の形態４に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図３８】実施の形態５に係る薄膜トランジスタを示す断面図である。
【図３９】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４０】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４１】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４２】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４３】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４４】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４５】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４６】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４７】実施の形態５に係る薄膜トランジスタの製造方法の一工程を示す図である。
【図４８】実施の形態６に係る薄膜トランジスタを示す図である。
【符号の説明】
【０１５５】
１，１０１，２０１，３０１，４０１  ガラス基板、４，１０４，２０４，４０４  多結晶珪素膜、３０４  水素化非晶質珪素膜、５，５ａ，１０５，２０５，４０５  酸化珪素膜、３０３  窒化珪素膜、６，１０６，２０６，３０２，４０６  ゲート電極、４ａ，１０４ａ，２０４ａ，３０６，４０４ａ  ソース領域、４ｃ，１０４ｃ，２０４ｃ，３０５，４０４ｂ  ドレイン領域、４ｂ，１０４ｂ，２０４ｂ，３０７  中間領域。
【図１】
2007287945.tif 000003
【図２】
2007287945.tif 000004
【図３】
2007287945.tif 000005
【図４】
2007287945.tif 000006
【図５】
2007287945.tif 000007
【図６】
2007287945.tif 000008
【図７】
2007287945.tif 000009
【図８】
2007287945.tif 000010
【図９】
2007287945.tif 000011
【図１０】
2007287945.tif 000012
【図１１】
2007287945.tif 000013
【図１２】
2007287945.tif 000014
【図１３】
2007287945.tif 000015
【図１４】
2007287945.tif 000016
【図１５】
2007287945.tif 000017
【図１６】
2007287945.tif 000018
【図１７】
2007287945.tif 000019
【図１８】
2007287945.tif 000020
【図１９】
2007287945.tif 000021
【図２０】
2007287945.tif 000022
【図２１】
2007287945.tif 000023
【図２２】
2007287945.tif 000024
【図２３】
2007287945.tif 000025
【図２４】
2007287945.tif 000026
【図２５】
2007287945.tif 000027
【図２６】
2007287945.tif 000028
【図２７】
2007287945.tif 000029
【図２８】
2007287945.tif 000030
【図２９】
2007287945.tif 000031
【図３０】
2007287945.tif 000032
【図３１】
2007287945.tif 000033
【図３２】
2007287945.tif 000034
【図３３】
2007287945.tif 000035
【図３４】
2007287945.tif 000036
【図３５】
2007287945.tif 000037
【図３６】
2007287945.tif 000038
【図３７】
2007287945.tif 000039
【図３８】
2007287945.tif 000040
【図３９】
2007287945.tif 000041
【図４０】
2007287945.tif 000042
【図４１】
2007287945.tif 000043
【図４２】
2007287945.tif 000044
【図４３】
2007287945.tif 000045
【図４４】
2007287945.tif 000046
【図４５】
2007287945.tif 000047
【図４６】
2007287945.tif 000048
【図４７】
2007287945.tif 000049
【図４８】
2007287945.tif 000050