(57)【要約】【課題】クリッピングおける変調誤差を抑制する。【解決手段】直交ベースバンド信号をクリッピング処理回路に通すかどうかの選択を直交ベースバンド信号ＲＩ、ＲＱを２乗して加算したＲＩ２＋ＲＱ２とクリッピングレベルＲＬ２との比較により判断する。これにより電力制限される必要のある信号だけがクリッピング手段１０１に入力され、電力制限される必要のない信号はアンドゲート１０７を介してセレクタ１０６を制御し、タイミング調整器１０５を経たタイミング調整後の信号が出力される。【選択図】図１
2007295411.tif 000002
【特許請求の範囲】
【請求項１】
直交信号をクリッピング処理して電力制限された直交信号を出力する電力クリッピング回路において、
前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、あらかじめ定められたクリップレベルの２乗値より大きいときに、クリッピング処理手段により処理された前記直交信号を選択して出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、前記クリップレベルの２乗値以下のときには、前記クリッピング手段を通さない前記直交信号を選択して出力する出力信号選択手段を備えていることを特徴とする電力クリッピング回路。
【請求項２】
前記クリッピング処理手段は、方形クリップ手段と位相回転手段との直列構成を複数段縦続接続した多角形クリッピング手段として構成されていることを特徴とする請求項１に記載の電力クリッピング回路。
【請求項３】
前記クリッピング手段を通さない信号経路には、前記直交信号を前記クリッピング手段の処理時間に相当する時間だけ調整して出力するタイミング調整手段が設けられていることを特徴とする請求項１または２に記載の電力クリッピング回路。
【請求項４】
直交信号を入力してクリッピング処理した信号を出力するクリッピング処理手段と、
前記直交信号を入力して前記クリッピング処理手段の処理時間に相当する時間だけ遅延した前記直交信号を出力するタイミング調整手段と、
前記直交信号を入力して該直交信号のＩ成分およびＱ成分のそれぞれの２乗値を算出する２乗化手段と、
前記２乗化手段で２乗された前記直交信号のＩ成分およびＱ成分を加算する加算手段と、
前記加算手段で加算された前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和と、あらかじめ定められたクリップレベルの２乗値とを比較し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値よりも大きいときに第１の制御信号を出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値以下であるときに第２の制御信号を出力する比較手段と、
前記比較手段から前記第１の制御信号を受けたときに、前記クリッピング処理手段から出力された前記直交信号を選択して出力し、前記比較手段から前記第２の制御信号を受けたときに、前記タイミング調整手段から出力された前記直交信号を選択して出力する信号選択手段と、
を備えていることを特徴とする電力クリッピング回路。
【請求項５】
直交信号を入力してクリッピング処理した信号を出力するクリッピング処理手段と、
前記直交信号を入力して前記クリッピング処理手段の処理時間に相当する時間だけ遅延した前記直交信号を出力するタイミング調整手段と、
前記直交信号を入力して該直交信号のＩ成分およびＱ成分のそれぞれの２乗値を算出する２乗化手段と、
前記２乗化手段で２乗された前記直交信号のＩ成分およびＱ成分を加算する加算手段と、
前記加算手段で加算された前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和と、あらかじめ定められたクリップレベルの２乗値とを比較し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値よりも大きいときに第１の制御信号を出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値以下であるときに第２の制御信号を出力する比較手段と、
前記比較手段から前記第１の制御信号を受けたときに、前記直交信号を前記クリッピング処理手段へ入力し、前記比較手段から前記第２の制御信号を受けたときに、前記直交信号を前記タイミング調整手段へ入力する信号選択手段と、
を備えていることを特徴とする電力クリッピング回路。
【請求項６】
前記クリッピング処理手段は、方形クリップ手段と位相回転手段との直列構成を複数段縦続接続した多角形クリッピング手段として構成されていることを特徴とする請求項４または５に記載の電力クリッピング回路。
【請求項７】
請求項１〜６いずれか１項に記載の電力クリッピング回路を備えていることを特徴とする無線送信装置。
【請求項８】
直交信号をクリッピング処理して電力制限された直交信号を出力する電力クリッピング方法において、
前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、あらかじめ定められたクリップレベルの２乗値より大きいときに、前記クリッピング処理経路を通した前記直交信号を選択して出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、前記クリップレベルの２乗値以下のときには、前記クリッピング処理経路を通さない前記直交信号を選択して出力することを特徴とする電力クリッピング方法。
【請求項９】
前記クリッピング処理は、方形クリップと位相回転を複数回繰り返すことにより多角形クリッピングを実行する処理であることを特徴とする請求項８に記載の電力クリッピング方法。
【請求項１０】
前記クリップレベルの２乗値以下のときには、前記クリッピング処理の時間に相当する時間だけ遅延調整した前記直交信号を出力すること特徴とする請求項８または９に記載の電力クリッピング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力クリッピング回路に関し、特に無線伝送システムにおける電力増幅器へ供給されるベースバンド信号の振幅制限を行うクリッピング回路に関する。
【背景技術】
【０００２】
ディジタル携帯電話のような無線通信システムにおいて、無線系ディジタル変調回路で用いる電力増幅器は、送信する信号の全ての振幅値に対して良好な線形性と高効率特性を有することが求められる。しかし、全ての振幅値に対して良好な線形成を有する電力増幅器を使用することは、価格、回路規模や消費電力の増加などにより実現が難しい。そこで、ある一定振幅までは線形性を有しているが、ある一定のレベル以上では非線形な特性を有する一般的な電力増幅器を使用することが多い。
【０００３】
ＣＤＭＡ（Code Division Multiple Access）方式などのマルチキャリア方式では、複数のキャリアに重畳された送信信号が時間軸上で加算されるため、多重後の信号のピーク電力が大きくなる。このようなピーク電力の大きな信号を、上述のような一般的な電力増幅器を用いて増幅した場合、非線形ひずみが生じ、誤り率特性の劣化や帯域外輻射を引き起こす。そのため、電力増幅器における非線形性出力信号の発生を回避するために様々な方式が提案されている。
【０００４】
その中の一つに、送信データのベースバンド信号処理部での同相信号（Ｉ）と直交信号（Ｑ）のクリッピング処理がある。クリッピング処理の代表的な例としては、方形クリッピングと円形クリッピングがある。方形クリッピング回路は、ベースバンド信号のＩ信号とＱ信号それぞれに対して独立にクリッピング処理を行うため、比較的小さな回路規模で実現できるが、片方の信号のみがクリップレベルを超えている場合、片方の信号だけがクリッピング処理され、他方の信号はクリッピング処理されないことになり、処理後のデータに位相誤差が発生して変調波のＥＶＭ（Error Vector Magnitude）が劣化してしまうという欠点がある。
【０００５】
一方、円形クリッピング処理は、Ｉ信号とＱ信号の両方を位相に沿ってクリッピング処理するため、方形クリッピング処理において問題となる位相誤差は発生しないが、円形クリッピング処理は、そのための演算処理やデータの読み出しなどの処理が増えてしまうので、回路規模が大きくなり、消費電力も増大するという欠点がある。
【０００６】
このような問題を解消するために、特許文献１では、方形クリップ手段と位相回転手段との直列構成を複数段縦続接続した多角形クリッピング手段を採用することにより、演算処理やデータの読み出しなどの処理量を抑えて、円形クリッピング処理に近いクリッピング特性を得る技術が提案されており、特許文献２では、ＣＯＲＤＩＣ（座標回転デジタルコンピュータ）計算技術を用いたクリッピング技術が提案されている。
【０００７】
また特許文献３では、多角形クリッピング手段を採用したクリップ回路において、電力制限をする必要のない信号に対してはクリップ回路を通さない信号をそのまま出力し、クリッピング処理が必要な信号に対してのみ選択的にクリッピング処理を施した信号を出力することにより、演算処理やデータの読み出しなどの処理量を抑えて、円形クリッピング処理に近いクリッピング特性を得るとともに、クリッピング処理に伴う変調誤差の発生を最小限に止める技術が提案されている。
【０００８】
図１０は、特許文献３で提案されている多角形クリッピング手段を採用した電力クリッピング回路を示す機能ブロック図であり、ベースバンド信号処理を行った後の直交成分であるＲＩ、ＲＱは、タイミング調整器２０５と１６角形クリッピング手段２０１へ入力され、ベースバンド信号の振幅値に応じていずれか一方の信号が選択されてＩ／Ｑ信号として出力される。
【０００９】
ベースバンド信号処理を行った後の直交成分であるＲＩ、ＲＱは絶対値化回路２０２へも入力され、絶対値化回路２０２においてＩ成分およびＱ成分はそれぞれ絶対値化処理され、加算器２０３へ入力されて加算処理される。そして、無線通信システムとしてあらかじめ定められているクリッピングを行う必要がある信号レベル（クリップレベル＝ＲＬ）と、加算器２０３の出力である絶対値化したベースバンド信号の振幅値の加算値（｜ＲＩ｜＋｜ＲＱ｜）が、比較器２０４により比較される。
【００１０】
この比較の結果、加算値（｜ＲＩ｜＋｜ＲＱ｜）がクリップレベルＲＬ以上の場合には、アンドゲート２０７を介してセレクタ２０６を制御し、１６角形クリッピング手段２０１を経たクリップ処理後の信号が出力される。一方、加算値がクリップレベルＲＬより小の場合には、アンドゲート２０７を介してセレクタ２０６を制御し、タイミング調整器２０５を経たタイミング調整後の信号が出力される。
【００１１】
これは全ての信号に対して１６角形クリッピング処理を行うと、電力制限する必要のない小レベルの信号に対してもクリッピング手段２０１を通すことになり、それに伴う変調誤差が発生するので、これを避けるためにクリッピング処理が必要な可能性のある信号に対してのみ選択的にクリッピング処理を施すためのものである。
【００１２】
なお、タイミング調整器２０５は、１６角形クリップ手段２０１を経たクリッピング処理後の信号と、１６角形クリップ手段２０１を経ない信号との出力タイミングを調整するものである。このタイミングの調整器２０５は、１６角形クリップ手段２０１のクリッピング処理に必要な時間分に相当する段数のバッファにより構成されている。アンドゲート２０７はクリッピング処理のオンオフを、外部指令により制御するためのものである。
【００１３】
【特許文献１】特開２００４−０７２６２６号公報
【特許文献２】特表２００４−５１６７１６号公報
【特許文献３】ＷＯ  ２００５／０４６１５４  Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図１１は、図１０に示すクリッピング回路のＩＱ座標上におけるクリッピングレベルＲＬとクリップ処理との関係を示しており、内側に描かれている正方形（１２１）は、座標中心から各頂点までの距離がクリップレベルＲＬに等しく、その一辺が、
｜ＲＩ｜＋｜ＲＱ｜＝ＲＬ      
で表される正方形である。この正方形１２１の各頂点が内接しているその外側の１６角形１２２は、図１０の１６角形クリップ手段２０１のクリップレベルの境界を示している。
【００１５】
従って図１０に示すクリッピング回路においては、この正方形１２１の内側部分（１２３）の信号レベルでは、タイミング調整器２０５からの信号（１６角形クリッピング手段２０１を通さない信号）が選択されて出力され、この正方形１２１の外側部分の信号レベルでは、１６角形クリッピング手段２０１からの信号が選択されて出力される。
【００１６】
しかし、図１０に示すクリッピング回路において実際に１６角形クリッピング手段２０１で振幅制限を受ける信号レベルは、１６角形１２２の外側となる１２５で示される領域の信号レベルの場合であり、信号レベルが正方形１２１と１６角形１２２との間の領域（１２４）にある場合には、１６角形クリッピング手段２０１を通る信号経路が選択されるが、１６角形クリッピング手段２０１による振幅制限は受けない領域である。
【００１７】
このように、図１０に示すクリッピング回路では、クリッピングレベル以下の振幅であって本来はクリッピングされる必要がなく、クリッピングの影響を受けないはずの信号点の一部（領域１２４内の信号）がクリッピング処理回路を通ってしまい、振幅制限は受けないものの１６角形クリッピング手段２０１での演算処理は受けるので、１６角形クリッピング手段２０１に入力された信号と出力される信号の間に演算処理に伴うズレが生じ、結果として変調誤差を招くという問題がある。
【００１８】
本発明の目的は、上記問題点に鑑み、信号レベルに応じてクリッピング処理回路を通すかバイパスさせるかを選択する手段を有するクリッピング回路において、クリッピングする必要がないレベルの信号がクリッピング処理回路を介して出力される領域を可及的に減らすことにより、回路規模を抑えつつ変調誤差の発生を抑えることが可能な手段を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、直交信号をクリッピング処理して電力制限を行う電力クリッピング回路において、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、あらかじめ定められたクリップレベルの２乗値より大きいときに、クリッピング処理手段により処理された前記直交信号を選択して出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が、前記クリップレベルの２乗値以下のときには、前記クリッピング手段を通さない前記直交信号を選択して出力する出力信号選択手段を備えていることを特徴としている。
【００２０】
前記クリッピング処理手段は、方形クリップ手段と位相回転手段との直列構成を複数段縦続接続した多角形クリッピング手段として構成することができる。
【００２１】
また前記クリッピング手段を通さない信号経路には、前記直交信号を前記クリッピング手段の処理時間に相当する時間だけ調整して出力するタイミング調整手段を設けた構成とすることができる。
【００２２】
より具体的には、本発明の電力クリッピング回路は、直交信号を入力してクリッピング処理した信号を出力するクリッピング処理手段と、前記直交信号を入力して前記クリッピング処理手段の処理時間に相当する時間だけ遅延した前記直交信号を出力するタイミング調整手段と、前記直交信号を入力して該直交信号のＩ成分およびＱ成分のそれぞれの２乗値を算出する２乗化手段と、２乗された前記直交信号のＩ成分およびＱ成分を加算する加算手段と、該加算された前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和と、あらかじめ定められたクリップレベルの２乗値とを比較し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値よりも大きいときに第１の制御信号を出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値以下であるときに第２の制御信号を出力する比較手段と、該比較手段から前記第１の制御信号を受けたときに、前記クリッピング処理手段から出力された前記直交信号を選択して出力し、前記比較手段から前記第２の制御信号を受けたときに、前記タイミング調整手段から出力された前記直交信号を選択して出力する信号選択手段と、を備えていることを特徴とする。
【００２３】
あるいは、直交信号を入力してクリッピング処理した信号を出力するクリッピング処理手段と、前記直交信号を入力して前記クリッピング処理手段の処理時間に相当する時間だけ遅延した前記直交信号を出力するタイミング調整手段と、前記直交信号を入力して該直交信号のＩ成分およびＱ成分のそれぞれの２乗値を算出する２乗化手段と、２乗された前記直交信号のＩ成分およびＱ成分を加算する加算手段と、該加算された前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和と、あらかじめ定められたクリップレベルの２乗値とを比較し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値よりも大きいときに第１の制御信号を出力し、前記直交信号のＩ成分およびＱ成分のそれぞれの２乗の和が前記クリップレベルの２乗値以下であるときに第２の制御信号を出力する比較手段と、前記比較手段から前記第１の制御信号を受けたときに、前記直交信号を前記クリッピング処理手段へ入力し、前記比較手段から前記第２の制御信号を受けたときに、前記直交信号を前記タイミング調整手段へ入力する信号選択手段と、を備えていることを特徴とする。
【００２４】
本発明では、ベースバンド信号を処理後の直交成分であるＲＩ、ＲＱを、クリッピング処理回路に通すかどうかの選択をＲＩ、ＲＱを２乗して加算したＲＩ２＋ＲＱ２とクリッピングレベルＲＬの２乗ＲＬ２との比較により判断するので、本来電力制限される必要のない信号がクリッピング処理回路に入力される範囲を最小限に止め、電力制限される必要のある信号が効率的にクリッピング処理回路に入力されることになる。
【発明の効果】
【００２５】
本発明によれば、クリッピング手段に入力される必要のない振幅レベルの信号を、可及的にクリッピング手段を通さずに出力することが可能となるので、クリッピング回路システムにおける変調誤差の発生を最小限に抑えることができる。
【発明を実施するための最良の形態】
【００２６】
図１は、本発明の実施形態を示すクリッピング回路の機能ブロック図であり、図２は、本実施形態のクリッピング回路のＩＱ座標上におけるクリッピングレベルＲＬとクリップ処理との関係を示す図である。
【００２７】
図１において、ベースバンド信号処理を行った後の直交成分であるＲＩ、ＲＱは、タイミング調整器１０５、１６角形クリッピング手段１０１、および２乗回路１０２へそれぞれ入力される。２乗回路１０２において、Ｉ成分およびＱ成分はそれぞれ２乗処理され、Ｉ／Ｑ加算器１０３へ入力されて加算処理される。
【００２８】
そして、無線通信システムとしてあらかじめ定められているクリッピングを行う必要がある信号レベル（クリップレベル＝ＲＬ）の２乗（ＲＬ２）と、Ｉ／Ｑ加算器１０３の出力であるベースバンド信号のＩ成分およびＱ成分の２乗値を加算した値（ＲＩ２＋ＲＱ２）が、比較器１０４により比較される。
【００２９】
この比較の結果、加算値（ＲＩ２＋ＲＱ２）がクリップレベルＲＬの２乗値（ＲＬ２）より大きい場合には、アンドゲート１０７を介してセレクタ１０６を制御し、１６角形クリッピング手段１０１を経たクリップ処理後の信号が出力される。一方、加算値（ＲＩ２＋ＲＱ２）がクリップレベルＲＬの２乗値（ＲＬ２）以下の場合には、アンドゲート１０７を介してセレクタ１０６を制御し、タイミング調整器１０５を経たタイミング調整後の信号が出力される。
【００３０】
タイミング調整器１０５は、１６角形クリップ手段１０１を経たクリッピング処理後の信号と、１６角形クリップ手段１０１を経ない信号との出力タイミングを調整するものである。このタイミングの調整器１０５は、１６角形クリップ手段１０１のクリッピング処理に必要な時間分に相当する段数のバッファにより構成されている。アンドゲート１０７はクリッピング処理のオンオフを、外部指令により制御するためのものである。
【００３１】
図３は、本実施形態における１６角形クリップ手段１０１の例を示す機能ブロック図であり、入力段から順に、方形クリップ回路３０１、＋π／４位相回転部３０２、方形クリップ回路３０３、−π／８位相回転部３０４、方形クリップ回路３０５、−π／４位相回転部３０６、方形クリップ回路３０７、＋π／８位相回転部３０８、振幅調整部（振幅スケーリング部）３０９からなっている。この、１６角形クリップ手段１０１は、図１０に示す従来例の１６角形クリップ手段２０１と同様の構成である。
【００３２】
方形クリップ回路３０１，３０３，３０５，３０７は全て同一回路構成であり、周知の構成（例えば、特許文献１参照）が用いられ、クリップレベルを入力することにより、入力信号Ｉ，Ｑ成分（Ｉｃｈ，Ｑｃｈとして示す）を、互いに独立して、すなわち、Ｉ信号はＩ軸方向に、Ｑ信号はＱ軸方向に個別にクリップする機能を有している。位相回転部３０２は入力信号の位相を＋π／４回転させ、位相回転部３０４は入力信号の位相を−π／８回転させ、位相回転部３０６は入力信号の位相を−π／４だけ回転させ、位相回転部３０８は入力信号の位相を＋π／８だけ回転させるものである。また、振幅調整部（振幅スケーリング部）３０９は、方形クリップや位相回転によって実際の値より小さくなってしまった信号の振幅値を、元の入力信号の振幅値（レベル）に戻すため（補償調整するため）のものである。
【００３３】
図４〜図７は、１６角形クリップ手段１０１の各位相回転部３０２，３０４，３０６，３０８の具体例であり、図８は、１６角形クリップ手段１０１の振幅調整部（振幅スケーリング部）３０９の具体例である。また図９は、各位相回転部における位相回転に伴い信号レベルが変化する様子を示す図である。なおこれらの構成も、図１０に示す従来例の１６角形クリップ手段２０１と同様の構成で実現できる。
【００３４】
本実施形態のクリッピング回路は、図１０に示す従来のクリッピング回路における絶対値化回路２０２に替わり、Ｉ、Ｑの信号をそれぞれ２乗する２乗回路を設け、さらに比較器への入力をクリップレベルの２乗にしたことを特徴とし、直交ベースバンド信号をクリッピング処理回路に通すかどうかの選択をＲＩ、ＲＱを２乗して加算した値（ＲＩ２＋ＲＱ２）とクリッピングレベルＲＬの２乗値（ＲＬ２）との比較により判断するようにしている。これにより本来電力制限される必要のない信号がクリッピング処理回路を通して出力される信号領域を可及的に減らすことが可能となる。
【００３５】
次に、本実施形態の動作について、図１〜図９を参照して詳細に説明する。
【００３６】
ベースバンド信号の直交成分であるＩ信号及びＱ信号が、図示せぬベースバンド信号処理部より、本クリッピング回路部へ入力されると、Ｉ，Ｑ信号は１６角形クリップ手段１０１へ供給されて１６角形クリッピング処理され、セレクタ１０６へ出力される。また、Ｉ，Ｑ信号はタイミング調整器１０５へも入力され、１６角形クリッピング処理に必要な時間に相当するタイミング調整が行われてセレクタ１０６へ出力される。
【００３７】
上記のＩ，Ｑ信号は２乗回路１０２へも入力されて２乗される。２乗されたＩ，Ｑ信号ＲＩ２，ＲＱ２は、Ｉ／Ｑ加算器１０３へ入力されてＲＩ２＋ＲＱ２となり、この加算出力は比較器１０４へ入力される。比較器１０４では、Ｉ／Ｑ加算器１０３から入力された信号のレベルとクリップレベルの２乗値ＲＬ２とが比較され、その大小が判定されてセレクタ１０６の選択用信号に用いられる。セレクタ１０６では、入力信号の２乗振幅の和（ＲＩ２＋ＲＱ２）がクリップレベルの２乗値（ＲＬ２）よりも大なる場合には、１６角形クリップ手段１０１を経た信号を出力し、逆に２乗値（ＲＬ２）以下の場合には、タイミング調整器１０５を経た信号を出力する。
【００３８】
このセレクタ１０６による選択は、全ての信号に対して１６角形クリッピング処理を行うと、電力制限する必要のない信号に対してもクリッピング処理による変調誤差が発生するので、これを避けるために、クリッピング処理が必要な信号に対してのみ選択的にクリッピング処理を施すためのものである。なお、アンドゲート１０７により、クリッピング処理のマスク制御を外部指令により簡単に行うことができるようになっている。
【００３９】
１６角形クリップ手段１０１へ入力されたＩ，Ｑ信号は、先ず方形クリップ回路３０１において方形クリップが行われる。このときクリップレベルＲＬ０は、
ＲＬ０＝ＲＬ
であり、外部設定される。方形クリップ回路３０１にて方形クリップされた信号は、位相回転部３０２で＋π／４だけ位相回転される。
【００４０】
この位相回転部３０２は図４に示す如く、加算器４０１，４０２及び符号反転器４０３よりなる周知の構成であり、Ｉ信号とＱ信号とが加算器４０２で加算されてＱ信号となり、Ｉ信号とＱ信号の符号反転信号とが加算器４０１で加算されてＩ信号となる。なお、この＋π／４位相回転により、信号振幅は√２倍に変化する。
【００４１】
位相反転部３０２の出力は方形クリップ回路３０３へ入力されるが、このときのクリップレベルＲＬ１は、
ＲＬ１＝ＲＬ０×√２＝ＲＬ√２
であり、外部設定される。これは、位相回転部３０２で信号位相を＋π／４回転させているために、振幅が√２倍に変化したために、クリップレベルもそれだけ大とする必要があるからである。なお、図９（１）は、π／４位相回転した場合に、√２だけレベル変化する様子を示しており、三平方の定理により求めることができる。
【００４２】
次に、位相回転部３０４により信号位相が−π／８回転される。この位相回転部３０４は、図５に示す如く、加算器５０１，５０２、乗算器５０３，５０４、符号反転器５０５よりなる周知の構成である。Ｉ信号と係数（ｎビット）とが乗算器５０３で乗算され、その乗算出力の下位ｎビットが切捨てられて符号反転器５０５で符号反転され、加算器５０２にてＱ信号と加算され、Ｑ信号となる。また、Ｑ信号と係数とが乗算器５０４で乗算され、その乗算出力の下位ｎビットが切捨てられて、加算器５０１でＩ信号と加算され、Ｉ信号となる。この−π／８位相回転により、信号振幅は√｛２×（２−√２）｝倍に変化する。
【００４３】
この位相回転部３０４の出力は方形クリップ回路３０５へ入力されるが、このときのクリップレベルＲＬ２は、位相回転部３０４の上記振幅変化を考慮して、
ＲＬ２＝ＲＬ１×√｛２×（２−√２）｝
＝ＲＬ０×√２×√｛２×（２−√２）｝
＝ＲＬ×２×√（２−√２）
となり、外部設定される。なお、図９（２）は、π／８位相回転した場合に、√２×√（２−√２）、すなわち√｛２×（２−√２）｝だけレベル変化する様子を示している。
【００４４】
次に、位相回転部３０６により信号位相が−π／４回転される。この位相回転部３０６は、図６に示す如く、加算器６０１，６０２及び符号反転器６０３からなる周知の構成である。Ｉ信号とＱ信号とは加算器６０１で加算されてＩ信号となり、Ｉ信号の符号反転信号とＱ信号が加算器６０２で加算されてＱ信号となる。この−π／４位相回転により、信号振幅は√２倍に変化することは、先の位相回転部３０２と同様である。
【００４５】
この位相回転部３０６の出力は方形クリップ回路３０７へ入力されるが、このときのクリップレベルＲＬ３は、位相回転部３０６の振幅変化を考慮して、
ＲＬ３＝ＲＬ２×√２
＝ＲＬ×２√２×√（２−√２）
となり、外部設定される。この方形クリップ回路３０７の出力は位相回転部３０８へ入力されて＋π／８だけ位相回転される。この位相回転部３０８は、図７に示す如く、加算器７０１，７０２、乗算器７０３，７０４、符号反転器７０５によりなる周知の構成である。
【００４６】
Ｉ信号は乗算器７０３により係数（ｎビット）を乗算され、その乗算出力の下位ｎビットが切捨てられて、加算器７０２でＱ信号と加算されＱ信号となる。また、Ｑ信号は乗算器７０４により係数と乗算されその乗算出力の下位ｎビットが切捨てられて符号反転器７０５で符号反転され、加算器７０１にてＩ信号と加算されＩ信号となる。
【００４７】
この＋π／８位相回転により振幅は、√｛２×（２−√２）｝倍に変化する。なお、この図７及び先の図５における係数ｎの値を制御することにより、位相回転量の制御が可能であるが、本例では、±π／８であるので、それに対応する固定の係数値が入力される。
【００４８】
最後に、振幅調整部３０９において、方形クリッピングや位相回転により、実際の振幅値より大となった振幅値が元の入力信号レベルに戻される。図８はこの振幅調整部３０９の構成例であり、乗算器８０１，８０２よりなっている。Ｉ信号は係数（ｎビット）と乗算器８０１で乗算されＩ信号となり、Ｑ信号は係数（ｎビット）と乗算器８０２で乗算されＱ信号となる。このときの振幅調整は、（２＋√２）／８倍となる。以上が本実施形態における１６角形クリッピング処理である。
【００４９】
一方、前述のように、Ｉ，Ｑ信号は２乗回路１０２へ入力されて２乗され、２乗されたＲＩ２，ＲＱ２はＩ／Ｑ加算器１０３へ入力されてＲＩ２＋ＲＱ２となり、この加算出力と、クリップレベルの２乗値ＲＬ２とを比較器１０４で比較し、ＲＩ２＋ＲＱ２がクリップレベルの２乗値ＲＬ２よりも大なる場合には、１６角形クリップ手段１０１を経た信号を選択して出力し、逆にクリップレベルの２乗値ＲＬ２以下の場合には、タイミング調整器１０５を経た信号を選択して出力するので、Ｉ／Ｑ座標上における本クリッピング回路のクリップレベルＲＬとクリップ処理との関係は図２に示すような関係となる。
【００５０】
図２において、１６角形クリップ手段１０１のクリップレベルの境界を示す正１６角形１１２に内接する円１１１は、半径がクリップレベルＲＬに等しい、
ＲＩ２＋ＲＱ２＝ＲＬ２
で表される円である。従って、この円１１１の領域内の信号レベルの場合には、１６角形クリッピング手段１０１を通らない信号、すなわち図１におけるタイミング調整器１０５を経た信号がセレクタ１０６で選択されて出力される。
【００５１】
そしてこの円１１１に外接する１６角形１１２は、図１の１６角形クリップ手段１０１のクリップレベルの境界を示しているから、１６角形１１２の外側の領域（１１５）に位置するレベルの信号の場合、１６角形クリップ手段１０１による振幅制限を受けるが、円１１１と１６角形１１２との間の領域（１１４）に位置するレベルの信号の場合は、１６角形クリップ手段１０１は通るが振幅制限されない信号となる。
【００５２】
この図２に示す本実施形態のクリッピング回路におけるクリップレベルＲＬとクリップ処理との関係を、図１１に示す従来のクリッピング回路におけるクリップレベルＲＬとクリップ処理との関係、すなわち、
｜ＲＩ｜＋｜ＲＱ｜＝ＲＬ
を基準にクリップ処理手段からの出力を用いるか否かを決める場合と比較すれば明らかなように、本実施形態においては、振幅処理される必要がないのにクリップ処理手段を通る領域（１１４）は、従来のクリッピング回路における振幅処理される必要がないのにクリップ処理手段を通る領域（図１１の１２４）と比べて格段に小さくなっている。
【００５３】
従って、本実施形態によれば、１６角形クリッピング手段により、演算処理やデータの読み出しなどの処理量を抑えて円形クリッピング処理に近いクリッピング特性を得ることができるとともに、クリッピング処理を行う必要のない信号レベルの殆どを、クリッピング処理手段を通さないで出力することができるので、回路規模を抑え、かつ変調誤差の発生を最小限に抑えることができるクリッピング回路を構成することが可能となる。
【００５４】
なお、上記実施形態のクリッピング回路では、クリッピング処理手段として１６角形クリッピング手段を採用しているが、図３の方形クリップ回路の段数及び位相回転部の段数を増減させて、最終段の振幅調整部（振幅スケーリング部）の調整値をそれに応じて変更することにより、１６角形以外の多角形クリッピング手段を用いたクリッピング回路を実現することができる。
【００５５】
また、図１に示す実施例においては、セレクタ１０６を回路の出力側に設けて、比較器１０４の出力に応じて、タイミング調整器１０５の出力か１６角形クリップ手段１０１の出力かを選択しているが、セレクタ１０６を入力段に設け、ベースバンド信号処理を行った後の直交信号を、比較器１０４の出力に応じて、タイミング調整器１０５へ入力するか１６角形クリッピング手段１０１へ入力するかを選択する構成としても良い。そのような構成とすれば、タイミング調整器１０５と１６角形クリッピング手段１０１には、処理しなくてもよい信号は入力されないので、無駄な処理を省くことができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態を示すクリッピング回路の機能ブロック図である。
【図２】本実施形態のクリッピング回路のＩＱ座標上におけるクリッピングレベルＲＬとクリップ処理との関係を示す図である。
【図３】本実施形態で用いられる１６角形クリップ手段の例を示す機能ブロック図である。
【図４】図３の１６角形クリップ手段１０１における位相回転部４０２の回路図である。
【図５】図３の１６角形クリップ手段１０１における位相回転部４０４の回路図である。
【図６】図３の１６角形クリップ手段１０１における位相回転部４０６の回路図である。
【図７】図３の１６角形クリップ手段１０１における位相回転部４０８の回路図である。
【図８】図３の１６角形クリップ手段１０１における振幅調整部４０９の回路図である。
【図９】位相回転時におけるクリップレベル（ＲＬ）の変化を説明する図である。
【図１０】従来のクリッピング回路の機能ブロック図である。
【図１１】図１０に示す従来のクリッピング回路のＩＱ座標上におけるクリッピングレベルＲＬとクリップ処理との関係を示す図である。
【符号の説明】
【００５７】
１０１  １６角形クリップ手段
１０２  ２乗回路
１０３  Ｉ／Ｑ加算器
１０４  比較器
１０５  タイミング調整期
１０６  セレクタ
１０７  アンドゲート
【図１】
2007295411.tif 000003
【図２】
2007295411.tif 000004
【図３】
2007295411.tif 000005
【図４】
2007295411.tif 000006
【図５】
2007295411.tif 000007
【図６】
2007295411.tif 000008
【図７】
2007295411.tif 000009
【図８】
2007295411.tif 000010
【図９】
2007295411.tif 000011
【図１０】
2007295411.tif 000012
【図１１】
2007295411.tif 000013