(57)【要約】      （修正有）【課題】マルチチャンネルの受信が可能なDABモデムインタフェース及びその動作方法を提供する。【解決手段】DABモデム出力のビットストリームデータでチャンネルデータをキャップチャリングするシリアルインタフェースと、該インタフェースでキャップチャリングされるチャンネルデータをチャンネル別に分類した後、該チャンネルデータをチャンネル別に割り当てられている２つのバッファーに保存するバッファースイッチング手段と、前記マルチメディアプロセッサから得られたチャンネル値と、前記ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値とを比較するサブチャンネルフィルタリングを行って、前記シリアルインタフェースでキャップチャリングされる２つのチャンネル情報提供及び前記バッファースイッチでの２つのバッファーに対するデータの保存を制御するための制御信号を生成するサブチャンネルフィルタリング手段を含む。【選択図】  図２
2007053724.tif 000002
【特許請求の範囲】
【請求項１】
DABモデムとマルチメディアプロセッサの間のデータインタペーシングを担当するDABモデムインタフェースにおいて、
前記DABモデムから出力されるビットストリームデータでチャンネルデータをキャップチャリングするシリアルインタフェースと、
前記シリアルインタフェースでキャップチャリングされるチャンネルデータをチャンネル別に分類した後、分類されたチャンネルデータをチャンネル別に割り当てられている２つのバッファーに保存するバッファースイッチング手段と、
前記マルチメディアプロセッサから得られたチャンネル値と、前記ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値とを比較するサブチャンネルフィルタリングを行って、前記シリアルインタフェースでキャップチャリングされる２つのチャンネル情報提供及び前記バッファースイッチでの２つのバッファーに対するデータの保存を制御するための制御信号を生成するサブチャンネルフィルタリング手段を含むことを特徴とする、マルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項２】
前記制御信号は、前記マルチメディアプロセッサから得られたチャンネル値と、別途のサブチャンネルIDポートを介して得られたサブチャンネルID値とを比較することで生成されることを特徴とする、請求項１に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項３】
前記制御信号は、前記マルチメディアプロセッサから得られたチャンネル値と、前記ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値が一致する時に生成されることを特徴とする、請求項１又は請求項２に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項４】
前記チャンネル別にデータを保存するために、チャンネル区分によって、バッファーを別に割り当てるダブルバッファー構造を有することを特徴とする、請求項１に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項５】
前記バッファースイッチング手段は、
前記制御信号に基づいて入力されたチャンネルデータが、サブチャンネル０と、サブチャンネル１の中で、どちらのチャンネルに当たるかを判断するCH０_CH１スイッチングブロックと、
前記CH０_CH１スイッチングブロックによって判断されたサブチャンネル０と、サブチャンネル１に当たるそれぞれのチャンネルデータを、前記チャンネル別に割り当てられている２個のバッファーであるバッファー０とバッファー１の中で、どちらに保存するかを決めるBUF０_BUF１スイッチングブロックと、
前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号と、前記マルチメディアプロセッサで、APBバスを介して伝逹されるバッファー制御信号に基づいて、前記BUF０_BUF１スイッチングブロックで処理したデータをバッファーに積載するか、又は前記マルチメディアプロセッサによって読み取るかを決めるFIFO制御ブロックから構成されることを特徴とする、請求項１に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項６】
前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号は、書き込みの動作をする信号であり、前記マルチメディアプロセッサでAPBバスを介してFIFO制御ブロックに伝逹されるバッファー制御信号は、読み取りの動作をする信号であることを特徴とする、請求項５に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項７】
前記BUF０_BUF１スイッチングブロックは、前記チャンネル別に割り当てられている２つのバッファーのバッファー０とバッファー１の中で、どちらの１つのバッファーに対する書き込みの動作が完了すると、他の１つのバッファーに対する書き込みの動作を行うように制御することを特徴とする、請求項５に記載のマルチチャンネルの受信が可能なDABモデムインタフェース。
【請求項８】
受信されたトランスポートストリームのサブチャンネル値が、ユーザーがCPUを介して設定したサブチャンネル０、又はサブチャンネル１と一致するかを調査するサブチャンネルフィルタリングを行う第１ステップと、
前記受信されたトランスポートストリームのサブチャンネル値が設定されたチャンネル値と一致する場合は、CH０_CH１スイッチングブロックでサブチャンネル０と１の中で、どちらのチャンネルに当たるかを判断して、当該チャンネルのバッファー制御信号、バッファーアドレス及びバッファーデータの値をBUF０_BUF１スイッチングブロックに提供する第２ステップと、
前記BUF０_BUF１スイッチングブロックが、前記チャンネルのデータをチャンネル別に割り当てられている２つのバッファーのバッファー０とバッファー１(チャンネル０のバッファー０/バッファー１、チャンネル１のバッファー０/バッファー１)中で、どちらに保存するかを決める第３ステップと、
FIFO制御ブロックが、前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号と、マルチメディアプロセッサでAPBバスを介して伝逹されるバッファー制御信号に基づいて、前記BUF０_BUF１スイッチングブロックで処理したデータをバッファーに積載するか、又は前記マルチメディアプロセッサによって読み取るかを決める第４ステップを含むことを特徴とする、マルチチャンネルの受信が可能なDABモデムインタフェースの動作方法。
【請求項９】
DABモデムインタフェースシステムと、デコーダー端のマルチメディアプロセッサとの間のデータ送受信は、バスインタフェースを介して具現し、
チャンネル別のダブルバッファーの中で、１つのバッファーに対する書き込みの動作の完了情報はDABモデムインタフェースからマルチメディアプロセッサにインターラプト信号を介して報知することを特徴とする、マルチチャンネルの受信が可能なDABモデムインタフェースシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマルチチャンネルの受信が可能なDAB(Digital Audio Broadcasting)モデムインタフェース及びその動作方法に関し、特にDABモデムインタフェースにサブチャンネルフィルタリング機能を提供することで、同時に２つのチャンネルを受信することができるようにするマルチチャンネルの受信が可能なDABモデムインタフェース及びその動作方法に関する。
【背景技術】
【０００２】
放送技術の急激な発展によって多様なサービスが創出されている。現在までは地上波放送を移動しながら視聴する場合は、画面状態が非常に劣悪で、地形によって受信状態が非常に不良であることがあった。このような問題を解決して、移動中にも放送プログラムの視聴が可能となる方案として浮き上がっている技術がマルチキャリア放送方式と衛星放送方式である。
【０００３】
移動放送のためのマルチキャリア放送方式を用いる地上波放送の場合は、デジタルテレビ放送とラジオ放送はそれぞれDVB(Digital Video Broadcasting)方式とDAB(Digital Audio Broadcasting)方式によって現在ヨーロッパでサービスされており、マルチメディア放送であるDMB(Digital Multimedia Broadcasting)は最近に全世界的に研究及び開発が進められている。
【０００４】
DABとDMBはノイズが少ないため、高音質を提供することが可能であり、様々なオーディオ及びデータサービスを１つの送信チャンネルで多重化することが可能であるので、効率的な周波数スペクトラム使用が可能であるという長所を有する。DMBの多様なチャンネルでは一般的なデータサービス及び交通情報サービスを含めて動画とオーディオが混合された多様な情報サービスが提供される。
【０００５】
図１は従来の技術によるDMBシステムのブロックダイアグラムであって、DABデータを受信するDABモデム(１０)、DMBデータを処理するマルチメディアプロセッサ(２０)及び２つのブロックをインタフェースするDABモデムインタフェース(３０)から構成されている。
【０００６】
DABモデム(１０)はRF(１０a)、BB(ベースバンド)(１０b)、及びマイクロコンピュータ(１０c)を含めており、マルチメディアプロセッサ(２０)はDMBデマルチプレクサ(２０a)とコーデック(２０b)を含めており、DABモデムインタフェース(３０)はシリアルインタフェース(３０a)を含めてメモリ(４０)と連結されている。
【０００７】
DABモデムインタフェース(３０)は大きく２種のインタフェース機能を担当している。
【０００８】
１番目は、DABモデムインタフェース(３０)は、DABモデム(１０)との命令処理インタフェースで、DABモデム(１０)からどのサブチャンネルを感知するかに関する情報をマルチメディアプロセッサ(２０)に提供するようになる。この時に、マルチメディアプロセッサ(２０)は、ユーザーから提供されたチャンネル変化などの情報をDABモデム(１０)に伝逹する。
【０００９】
２番目は、DABモデムインタフェース(３０)は、DABモデム(１０)から受信されるビットストリームデータのインタフェースで、DABモデムインタフェース(３０)のシリアルインタフェース(３０a)を介してビットストリームデータをマルチメディアプロセッサ(２０)に伝逹する。この時に、マルチメディアプロセッサ(２０)では受信されたビットストリームデータをデコーディング(decoding)し、ユーザーレベルでLCDなどにディスプレイを行うようになる。
【００１０】
図１のようにDMBシステムを構成する場合、DABモデムインタフェース(３０)は、DABモデム(１０)から受信したビットストリームデータに対して、別途のサブチャンネル別のIDフィルタリングを行わず、ワード単位で整列されたビットストリームデータをメモリ(１０)に書き込むようになる。
【００１１】
メモリ(１０)は、読み取り/書き込みの動作を区分するために、２つのバッファーで構成され、１つのバッファーに対するデータの書き込みが終わると、次のバッファーに対するデータの書き込みの動作に移り、マルチメディアプロセッサ(２０)では書き込みが終わったバッファーに対してストリームデータを読み取った後、所望のソフトウェアを利用してサブチャンネル別のIDフィルタリングを行う。
【００１２】
しかしながら、サブチャンネル別のIDフィルタリングをソフトウェアに依存する場合は、CPUの演算量が増加することとなる。即ち、CPUはハードウェアフィルタリングを経らないまま、バッファーに記録されたビットストリームデータを全て読み取らなければならないので、CPUが占有するメモリの大きさが不必要に大きくなるという問題がある。
【００１３】
上記の要因はシステムの性能を劣化すという役割をするようになる。よって、不必要なCPUでの演算量を無くし、メモリ大きさを増加させず、サブチャンネルに対するフィルタリングを行うことができて、１つ以上のチャンネルまで効率的にフィルタリングをすることができる設計及び検証が必要な実情である。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従って、本発明は上記の問題を解決するためになされたものとして、DABモデムインタフェースにサブチャンネルフィルタリング機能を提供することで、同時に２つのチャンネルを受信することができるようにするマルチチャンネルの受信が可能なシステム及びその動作方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、DABモデムとマルチメディアプロセッサの間のデータインタペーシングを担当するDABモデムインタフェースにおいて、前記DABモデムから出力されるビットストリームデータでチャンネルデータをキャップチャリングするシリアルインタフェースと、前記シリアルインタフェースでキャップチャリングされるチャンネルデータをチャンネル別に分類した後、分類されたチャンネルデータをチャンネル別に割り当てられている２つのバッファーに保存するバッファースイッチング手段と、前記マルチメディアプロセッサから得られたチャンネル値と、前記ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値とを比較するサブチャンネルフィルタリングを行って、前記シリアルインタフェースでキャップチャリングされる２つのチャンネル情報提供及び前記バッファースイッチでの２つのバッファーに対するデータの保存を制御するための制御信号を生成するサブチャンネルフィルタリング手段を含むことを特徴とする。
【００１６】
更に、本発明は、前記制御信号は前記マルチメディアプロセッサから得られたチャンネル値と、別途のサブチャンネルIDポートを介して得られたサブチャンネルID値とを比較することで生成されることを特徴とする。
【００１７】
更に、本発明は、前記制御信号は前記マルチメディアプロセッサから得られたチャンネル値と、前記ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値が一致する時に生成されることを特徴とする。
【００１８】
更に、本発明は、前記チャンネル別にデータを保存するために、チャンネル区分によって、バッファーを別に割り当てるダブルバッファー構造を有することを特徴とする。
【００１９】
更に、本発明は、前記バッファースイッチング手段は、前記制御信号に基づいて入力されたチャンネルデータが、サブチャンネル０と、サブチャンネル１の中で、どちらのチャンネルに当たるかを判断するCH０_CH１スイッチングブロックと、前記CH０_CH１スイッチングブロックによって判断されたサブチャンネル０と、サブチャンネル１に当たるそれぞれのチャンネルデータを、前記チャンネル別に割り当てられている２個のバッファーであるバッファー０とバッファー１の中で、どちらに保存するかを決めるBUF０_BUF１スイッチングブロックと、前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号と、前記マルチメディアプロセッサで、APB(Advanced Peripheral Bus)バスを介して伝逹するバッファー制御信号に基づいて、前記BUF０_BUF１スイッチングブロックで処理したデータをバッファーに積載するか、又は前記マルチメディアプロセッサによって読み取るかを決めるFIFO制御ブロックから構成されることを特徴とする。
【００２０】
更に、本発明は、前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号は、書き込みの動作をする信号であり、前記マルチメディアプロセッサでAPBバスを介してFIFO制御ブロックに伝逹されるバッファー制御信号は、読み取りの動作をする信号であることを特徴とする。
【００２１】
更に、本発明は、前記BUF０_BUF１スイッチングブロックは、前記チャンネル別に割り当てられている２つのバッファーのバッファー０とバッファー１の中で、どちらの１つのバッファーに対する書き込みの動作が完了すると、他の１つのバッファーに対する書き込みの動作を行うように制御することを特徴とする。
【００２２】
また、更に本発明は、受信されたトランスポートストリーム(Transport Stream：TS)のサブチャンネル値が、ユーザーがCPUを介して設定したサブチャンネル０、又はサブチャンネル１と一致するかを調査するサブチャンネルフィルタリング行う第１ステップと、前記受信されたトランスポートストリームのサブチャンネル値が設定されたチャンネル値と一致する場合、CH０_CH１スイッチングブロックでサブチャンネル０と１の中で、どちらのチャンネルに当たるかを判断して、当該チャンネルのバッファー制御信号、バッファーアドレス及びバッファーデータの値をBUF０_BUF１スイッチングブロックに提供する第２ステップと、前記BUF０_BUF１スイッチングブロックが、前記チャンネルのデータをチャンネル別に割り当てられている２つのバッファーのバッファー０とバッファー１(チャンネル０のバッファー０/バッファー１、チャンネル１のバッファー０/バッファー１)中で、どちらに保存するかを決める第３ステップと、FIFO制御ブロックが、前記BUF０_BUF１スイッチングブロックで生成されたバッファー制御信号と、マルチメディアプロセッサでAPBバスを介して伝逹されるバッファー制御信号に基づいて、前記BUF０_BUF１スイッチングブロックで処理したデータをバッファーに積載するか、又は前記マルチメディアプロセッサによって読み取るかを決める第４ステップを含むことを特徴とする。
【００２３】
また、更に本発明は、DABモデムインタフェースシステムと、デコーダー端のマルチメディアプロセッサとの間のデータ送受信は、バスインタフェースを介して具現し、チャンネル別のダブルバッファーの中で、１つのバッファーに対する書き込みの動作の完了情報はDABモデムインタフェースからマルチメディアプロセッサにインターラプト信号を介して報知することを特徴とする。
【発明の効果】
【００２４】
上記で説明したように、本発明によるマルチチャンネルの受信が可能なDABモデムインタフェース及びその動作方法は次のような効果がある。
【００２５】
（１）２つのチャンネルを同時に受信することができるので、DMB放送サービスを受けながらデータ放送又は交通情報サービスを同時に受けることができる。
【００２６】
（２）DABモデムインタフェースモジュールで、サブチャンネルをフィルタリングした後、バッファーで書き込み/読み取りの動作を行うので、従来の技術に比べてメモリの大きさを減らすことができる。
【００２７】
（３）サブチャンネルフィルタリングをハードウェアで直接処理するのでCPUの演算量を減少させることができる。
【００２８】
（４）サブチャンネルに対する変更をソフトウェアで変更したことをハードウェアに反映するようになるので、ソフトウェアでチャンネルフィルタリングを行う柔軟性をそのまま維持することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施例による構成及びその作用を添付した図面を参照しながら詳しく説明する。
【００３０】
図２は本発明によるDMBシステムのブロックダイアグラムであって、本発明のDMBシステムは図１の従来のDMBシステムと比べると、DABモデムインタフェース(３１)の構成に差を有する。
【００３１】
DABモデムインタフェース(３１)、は大きくシリアルインタフェース(３１a)、サブチャンネルフィルター(３１b)、及びバッファースイッチ(３１c)で構成され、DABモデムインタフェース(３１)の外部には互いに異なる２つチャンネルのデータを積載するために、チャンネル別に割り当てられているスイッチングバッファーであるCH０バッファー(５０)及びCH１バッファー(６０)が連結される。
【００３２】
シリアルインタフェース(３１a)はDABモデム(１０)から出力されるビットストリームデータをキャップチャリングする。
【００３３】
バッファースイッチ(３１c)は、シリアルインタフェース(３１a)でキャップチャリングされるチャンネルデータをチャンネル別に分類した後、分類されたチャンネルデータをチャンネル別に割り当てられている２つのバッファー(５０、６０)に保存する。
【００３４】
サブチャンネルフィルター(３１b)は、マルチメディアプロセッサ(２０)から得られたチャンネル値と、ビットストリームデータのキャップチャリングの間に得られたサブチャンネルID値を比較するサブチャンネルフィルタリングを行って、シリアルインタフェース(３１a)でキャップチャリングする２つのチャンネル情報提供及びバッファースイッチ(３１c)での２つのバッファーに対するデータの保存を制御するための制御信号を生成する。
【００３５】
DABモデムインタフェース(３１)の内部におけるそれぞれの回路の動作を説明すると次の通りである。
【００３６】
シリアルインタフェース(３１a)は、内部のシフトレジスター(shift register)を用いて、DABモデム(１０)から出力されるデータのキャップチャリング動作を行う。ここで、データキャップチャリング動作の細部的なタイミングはDABモデム(１０)での出力の規格によって異なり、同期信号に該当する入力信号に同期して決められる。この時に、データキャップチャリング過程でのサブチャンネルID値(又は、別途のサブチャンネルIDポートを介して確認されたサブチャンネルID値)が得られて、シリアルインタフェース(３１a)でのデータキャップチャリング可否は、後述するようにサブチャンネルフィルタリング手段(３１b)がユーザーによって設定されたチャンネル情報と一致することを判断した時に決められる。シリアルインタフェース(３１a)の出力は１つのワード単位で整列されてバッファーに保存される。
【００３７】
サブチャンネルフィルター(３１b)は、デコーダー端のマルチメディアプロセッサ(２０)から得られたチャンネル値(ユーザーによって設定されたチャンネル値)と、シリアルインタフェース(３１a)のデータキャップチャリング過程で得られたサブチャンネルID値、又は別途のサブチャンネルIDポートを介して得られたサブチャンネルID値とを比較するサブチャンネルフィルタリングを行って、シリアルインタフェース(３１a)でキャップチャリングする２つのチャンネル情報提供及びバッファースイッチ(３１c)での２つのバッファーに対するデータの保存を制御するための制御信号であるMAT_CH０とMAT_CH１信号を生成する。
【００３８】
このように、MAT_CH１とMAT_CH０信号は、ユーザーによって設定された２つのチャンネルと、現在受信中のデータのチャンネルが一致する時に生成されてシリアルインタフェース(３１a)とバッファースイッチ(３１c)に伝逹される。
【００３９】
シリアルインタフェース(３１a)は、MAT_CH０とMAT_CH１信号を介して当該チャンネルのデータをキャップチャリングする。
【００４０】
バッファースイッチ(３１c)は、前記キャップチャリングされたデータのバッファー書き込みの動作の時に、CH１バッファー(５０)とCH０バッファー(６０)中で、どちらに書き込むかを決めるようになり、サブチャンネルフィルター(３１b)の出力であるMAT_CH０、MAT_CH１信号の値によって、シリアルインタフェース(３１a)でキャップチャされたデータをチャンネル別に分類して、CH０バッファー(５０)、又はCH１バッファー(６０)に書き込みの動作を制御する。
【００４１】
CH０バッファー(５０)、CH１バッファー(６０)は、それぞれDABモデムインタフェース(３１)によるバッファー書き込みの動作と、マルチメディアプロセッサ(２０)によるバッファーデータ読み取りの動作とを同時に行うように、２つのバッファーで構成されるダブルバッファー構造を有する。即ち、書き込みの動作が完了したバッファーに対して、マルチメディアプロセッサ(２０)によるバッファーに積載されたデータの読み取りの動作を行いながら、同時に他のバッファーに対しては続いて書き込みの動作を行うようになる。例えば、サブチャンネルフィルター(３１b)の出力の中に、MAT_CH０がセットされた場合、CH０バッファー(５０)のバッファー０とバッファー１にデータを書き込む時、バッファー０にデータの書き込みが完了して、バッファー１にデータ書き込みを行うと共にバッファー０に積載されたデータをマルチメディアプロセッサ(２０)を用いて読み取りの動作を同時に行うことが可能である。
【００４２】
図３は図２におけるバッファースイッチング過程を説明するブロックダイアグラムであって、バッファースイッチングを行うバッファースイッチ(３１c)は、CH０_CH１スイッチングブロック(３２)、BUF０_BUF１スイッチングブロック(３４a、３４b)、及びFIFO制御ブロック(３５a、３５b)から構成される。
【００４３】
図３を参照にすると、サブチャンネルフィルター(３１b)は、受信されたトランスポートストリームデータのサブチャンネルID値のモニタリングを行って、シリアルインタフェース(３１a)から受信されたデータのチャンネル値がユーザーによって設定されたチャンネル値と一致するかどうかを判断して、一致する場合はシリアルインタフェース(３１a)にシフトイネーブル(shift enable)信号を送り出す。
【００４４】
ユーザーによって設定されたチャンネルと、TSデータの実際サブチャンネル値が一致する場合は、CH０_CH１スイッチングブロック(３２)は、BUF０_BUF１スイッチングブロック(３４a、３４b)にサブチャンネル０とサブチャンネル１の中で、どちらのチャンネルに当たるかを判断して、バッファー制御信号、バッファーアドレス及びバッファーデータの値を提供する。
【００４５】
ユーザーによって設定されたチャンネルと、TSデータのチャンネル値が一致しない場合は、CH０_CH１スイッチングブロック(３２)は、BUF０_BUF１スイッチングブロック(３４a、３４b)にバッファー制御信号の値を非アクティブで提供し、バッファーアドレスとバッファーデータの値を「０」で提供する。
【００４６】
BUF０_BUF１スイッチングブロック(３４a、３４b)は、当該チャンネルのデータをバッファー０とバッファー１の中で、どちらに保存するかを決める。
【００４７】
FIFO制御ブロック(３５a、３５b)は、BUF０_BUF１スイッチングブロック(３４a、３４b)で処理したデータをバッファーに積載するか、又はデコーダー端のマルチメディアプロセッサ(２０)によって読み取るかを決める。即ち、バッファー(５０、６０)にはBUF０_BUF１スイッチングブロック(３４a、３４b)で生成されたバッファー制御信号と、デコーダー端のマルチメディアプロセッサ(２０)でAPBバスを介して伝逹するようになるバッファー制御信号の中で、１つの制御信号だけが認可されなければならず、このような制御信号の認可はFIFO制御ブロック(３５a、３５b)が担当する。この時に、BUF０_BUF１スイッチングブロック(３４a、３４b)で生成されたバッファー制御信号は、書き込みの動作をする信号であり、APBバスによって伝逹されるバッファー制御信号は、読み取りの動作をする信号である。
【００４８】
バッファー１にデータの書き込みの動作が完了して、バッファーフルインターラプト(Buffer Full Interrupt)が発生した場合は、バッファー０にデータを保存する間に、バッファー１のデータはマルチメディアプロセッサ(２０)で読み取られるようになる。
【００４９】
図４は図３によるバッファースイッチング過程を詳しく説明するブロックダイアグラムである。
【００５０】
図４を参照にすると、シリアルインタフェース(３１a)によって生成されたバッファー制御信号は、バッファースイッチング手段(３１c)に認可され、バッファースイッチング手段(３１c)のCH０_CH１バッファースイッチングブロック(３２)は、データがどのチャンネルに当たるかを区分する。この時に、チャンネルに対する区分は、サブチャンネルフィルタリング手段(３１b)によって生成されたMAT_CH０、MAT_CH１信号によってなされる。
【００５１】
受信したデータのチャンネル区分が完了すると、BUF０_BUF１スイッチングブロック(３４a、３４b)は、データがどのバッファーに書き込まれるかを決める。
【００５２】
BUF０_BUF１スイッチングブロック(３４a、３４b)で、バッファーに認可されるアドレス値のオーバーフロー(overflow)が発生する度に、バッファースイッチングを制御するBUFコントロール信号は、トグル(toggle)され、インターラプト信号IRQがIRQ発生回路(３３)によってイネーブルされることで、デコーダー端のマルチメディアプロセッサ(２０)に伝逹されて、バッファー読み取りの動作が行われる。この時に、データ読み取りの動作を行うバッファーに対する書き取り動作は行われず、他のもう１つのバッファーに対する書き込みの動作が同時に行われる。
【００５３】
バッファーアドレスの権限範囲において、DABモデムインタフェース(３１)は、書き込みの動作だけが可能となり、マルチメディアプロセッサ(２０)は、読み取りの動作だけ可能となる。よって、マルチメディアプロセッサ(２０)でバッファー読み取りの動作を行う時に、DABモデムインタフェース(３１)では、他の１つのバッファーに対する書き込みの動作を行う。
【００５４】
例えば、BUF０_BUF１スイッチングブロック(３４a、３４b)は、DABモデムインタフェース(３１)が、バッファー０とバッファー１の中で、BUF０に対する書き込みの動作が完了すると、直ちにバッファー１に対する書き込みの動作に移るようにする役割をするようになる。
【００５５】
該当バッファーに対して書き込みの動作を行う場合は、バッファーにはDABモデムインタフェース(３１)で生成したバッファー制御信号が認可される。また、読み取りの動作を行う場合は、バッファーにはマルチメディアプロセッサ(２０)と連結されたAPBバスを介して伝逹されるバッファー制御信号が認可される。
【００５６】
FIFO制御ブロック(３５a、３５b)は、２種のバッファー制御信号の中で、１種のみを選択してバッファーに認可する役割を行い、選択基準として用いられたCH０_SEL、CH１_SEL信号は、APBバスを介して伝逹されたアドレスデコーディングを介して算出された制御信号である。
【００５７】
DABモデムインタフェース(３１)と連結されるバッファーは、DMBチップの内部のSRAMが用いられ、前記バッファー読み取り/書き込みの動作を同時に行うために、それぞれのチャンネル当り２つのバッファーが用いられる。チップの内部のSRAMメモリは、チップサイズ側面では大きい面積を占めないことから、従来の技術に比べてバッファーが追加的に必要としても問題にならない。
【００５８】
以上で説明した内容のように、本業に携わる当業者なら本発明の技術思想を離脱しない範囲で、多様な変更及び修正が可能であることが分かるはずである。よって、本発明の技術的範囲は実施例に記載された内容だけに限定されることではなく、請求範囲によって決めなければならない。
【００５９】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【図面の簡単な説明】
【００６０】
【図１】従来の技術によるDMBシステムのブロックダイアグラムである。
【図２】本発明によるDMBシステムのブロックダイアグラムである。
【図３】図２におけるバッファースイッチング過程を説明するブロックダイアグラムである。
【図４】図３におけるバッファースイッチング過程を詳しく説明するブロックダイアグラムである。
【符号の説明】
【００６１】
１０  DABモデム
２０  マルチメディアプロセッサ
３１  DABモデムインタフェース
３１a  シリアルインタフェース
３１b  サブチャンネルフィルター
３１c  バッファースイッチ
５０、６０  バッファー
【図１】
2007053724.tif 000003
【図２】
2007053724.tif 000004
【図３】
2007053724.tif 000005
【図４】
2007053724.tif 000006