(57)【要約】【課題】  演算増幅器と帯域通過型フィルタとを含む帯域制限回路において、その出力信号の使用帯域内の周波数−利得特性を平坦とすること。【解決手段】  信号を増幅する演算増幅器２と、前記信号の周波数成分のうち使用帯域以外の周波数成分の通過を制限する帯域通過型フィルタ４と、を含む帯域制限回路１において、当該帯域制限回路１から出力される信号に応じて、前記演算増幅器２における、前記使用帯域内の周波数に対する利得の増減率を変更することを特徴とする帯域制限回路１。【選択図】図１
2007005863.tif 000002
【特許請求の範囲】
【請求項１】
信号を増幅する演算増幅器と、前記信号の周波数成分のうち使用帯域以外の周波数成分の通過を制限する帯域制限フィルタと、を含む帯域制限回路において、
当該帯域制限回路から出力される信号に応じて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する増減率変更手段と、
を含むことを特徴とする帯域制限回路。
【請求項２】
請求項１に記載の帯域制限回路において、
前記演算増幅器は可変抵抗を含み、
前記増減率変更手段は、前記可変抵抗の抵抗値を変更することにより、前記使用帯域内の周波数に対する利得の増減率を変更する、
ことを特徴とする帯域制限回路。
【請求項３】
請求項１又は２に記載の帯域制限回路において、
前記増減率変更手段は、前記演算増幅器の周波数に対する利得が極大となる周波数又は該極大となる周波数における利得を変更することにより、前記使用帯域内の周波数に対する利得の増減率を変更する、
ことを特徴とする帯域制限回路。
【請求項４】
請求項１乃至３のいずれかに記載の帯域制限回路において、
前記増減率変更手段は、当該帯域制限回路から出力される信号を取得する出力信号取得手段を有し、当該出力信号取得手段にて取得される信号に応じて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する、
ことを特徴とする帯域制限回路。
【請求項５】
信号を増幅する演算増幅器と、前記信号の周波数成分のうち使用帯域以外の周波数成分の通過を制限する帯域制限フィルタと、を含む帯域制限回路を製造するための帯域制限回路製造方法であって、
当該帯域制限回路から出力される信号を取得する出力信号取得ステップと、
前記取得される信号に基づいて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する増減率変更ステップと、
を含むことを特徴とする帯域制限回路製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は帯域制限回路及び帯域制限回路製造方法に関し、特に帯域制限回路の周波数−利得特性の改善のための技術に関する。
【背景技術】
【０００２】
デジタル通信装置のように信号を送受信する装置には、該通信装置を通過させる信号の周波数成分のうち、使用帯域以外の周波数成分の通過を制限するための帯域制限回路を備えているものがある。この帯域制限回路は、演算増幅器と、帯域通過型フィルタと、を含んで構成される。演算増幅器は、該帯域制限回路を通過する信号を増幅する回路である。帯域通過型フィルタは、該帯域制限回路を通過する信号の周波数成分のうち、使用帯域以外の周波数成分の利得を小さくすることにより、使用帯域以外の周波数成分の通過を制限する回路である。
【０００３】
このような帯域制限回路の例が、特許文献１に記載されている。特許文献１に記載のアクティブフィルタ（帯域制限回路）は、バンドパスフィルタ（帯域通過型フィルタ）とオペアンプ（演算増幅器）とから構成される。アクティブフィルタに入力される信号は、まずバンドパスフィルタに入力されて帯域を制限され、次いでオペアンプに入力されて増幅される。オペアンプの出力が、アクティブフィルタの出力となる。ここで、特許文献１では、このアクティブフィルタを通過させる信号の周波数を、バンドパスフィルタの周波数−利得特性が右肩上がりになる帯域（周波数に対して利得が単調増加する周波数帯域）であって、オペアンプの周波数−利得特性が右肩下がりになる帯域（周波数に対して利得が単調減少する周波数帯域）に含まれる周波数としている。このようにしてバンドパスフィルタとオペアンプの周波数−利得特性の傾きが打ち消しあうようにすることで、結果としてアクティブフィルタの周波数−利得特性が平坦になるようにしている。
【特許文献１】特開２００２−１７６３３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記帯域制限回路では、演算増幅器と帯域通過型フィルタの間に、インピーダンス整合をとるための整合回路が必要になる場合がある。演算増幅器と帯域通過型フィルタの間での信号の反射を防ぐためである。
【０００５】
ところで、演算増幅器及び帯域通過型フィルタの周波数−利得特性は製品ごとにバラツキを持ち、整合回路においても、その周波数−利得特性の製品ごとのバラツキが大きい。このため、帯域制限回路を設計する際、周波数−利得特性の傾きがちょうど打ち消しあうような演算増幅器及び帯域通過型フィルタを選択したとしても、実際は演算増幅器、帯域通過型フィルタ、又は整合回路の周波数−利得特性のバラツキのために、帯域制限回路から出力される信号の使用帯域内の振幅特性が平坦でなくなってしまう場合がある。
【０００６】
このような場合、帯域制限回路から出力される信号の波形が崩れてしまい、例えばデジタル通信装置では受信信号の復調が困難になるという問題の原因となっていた。
【０００７】
本発明は上記課題を解決するためになされたもので、その目的の一つは、演算増幅器と帯域通過型フィルタとを含む帯域制限回路において、その出力信号の使用帯域内の周波数−利得特性を平坦とすることを可能にする帯域制限回路、及びこのような帯域制限回路を製造することを可能にする帯域制限回路製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明に係る帯域制限回路は、信号を増幅する演算増幅器と、前記信号の周波数成分のうち使用帯域以外の周波数成分の通過を制限する帯域制限フィルタと、を含む帯域制限回路において、当該帯域制限回路から出力される信号に応じて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する増減率変更手段と、を含むことを特徴とする。
【０００９】
本発明によれば、帯域制限回路の出力信号を確認した上で、演算増幅器における、使用帯域内の周波数に対する利得の増減率を変更することができるので、演算増幅器と帯域通過型フィルタとを含む帯域制限回路においても、その出力信号の使用帯域内の周波数−利得特性を平坦とすることを可能になる。
【００１０】
また、上記帯域制限回路において、前記演算増幅器は可変抵抗を含み、前記増減率変更手段は、前記可変抵抗の抵抗値を変更することにより、前記使用帯域内の周波数に対する利得の増減率を変更する、こととしてもよい。
【００１１】
このようにすることにより、可変抵抗の抵抗値を変えることで、演算増幅器における、使用帯域内の周波数に対する利得の増減率を変更することができるようになる。
【００１２】
また、上記帯域制限回路において、前記増減率変更手段は、前記演算増幅器の周波数に対する利得が極大となる周波数又は該極大となる周波数における利得を変更することにより、前記使用帯域内の周波数に対する利得の増減率を変更する、こととしてもよい。
【００１３】
演算増幅器において、使用帯域内の周波数に対し利得が単調増加又は減少するのは、周波数−利得特性が使用帯域の近傍にピークを有しているからである。本発明によれば、周波数に対する利得が極大となる周波数（ピーク周波数）又は該極大となる周波数における利得（ピーク利得）を変更しているので、使用帯域内の周波数に対する利得の増減率を変更することができる。
【００１４】
ここで、ピーク周波数とピーク利得の変更について、より具体的に説明する。演算増幅器がどのような内部回路構成であったとしても、演算増幅器には、該演算増幅器の出力を示す値であるクオリティファクタと、該演算増幅器の上記ピーク周波数を示す該演算増幅器の極周波数と、が定義され得る。上記ピーク利得は、クオリティファクタの変更に応じて変更され、上記ピーク周波数は、極周波数の変更に応じて変更される。換言すれば、可変抵抗の抵抗値の変更によってクオリティファクタと極周波数とを調整すれば、ピーク周波数とピーク利得を調整することができる。
【００１５】
なお、上記帯域制限回路において、前記増減率変更手段は、当該帯域制限回路から出力される信号を取得する出力信号取得手段を有し、当該出力信号取得手段にて取得される信号に応じて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する、こととしてもよい。
【００１６】
また、本発明に係る帯域制限回路製造方法は、信号を増幅する演算増幅器と、前記信号の周波数成分のうち使用帯域以外の周波数成分の通過を制限する帯域制限フィルタと、を含む帯域制限回路を製造するための帯域制限回路製造方法であって、当該帯域制限回路から出力される信号を取得する出力信号取得ステップと、前記取得される信号に基づいて、前記演算増幅器における、前記使用帯域内の周波数に対する利得の増減率を変更する増減率変更ステップと、を含むことを特徴とする。
【００１７】
このように、製造段階で、当該帯域制限回路から出力される信号に基づいて、当該帯域制限回路に含まれる演算増幅器における、使用帯域内の周波数に対する利得の増減率を変更しておくことにより、出力信号の使用帯域内の周波数−利得特性が平坦である帯域制限回路を製造することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について、図面を参照しながら説明する。
【００１９】
図１は、本実施の形態に係る帯域制限回路１の回路構成図である。同図に示すように、帯域制限回路１は、演算増幅器２と、整合回路３と、帯域通過型フィルタ（帯域制限フィルタ）４と、整合回路５と、増幅器６と、増減率制御回路７と、を含んで構成されている。
【００２０】
帯域制限回路１は、通過する信号の周波数成分のうち、使用帯域以外の周波数成分の通過を制限するものである。具体的には、例えば帯域制限回路１が通信装置において用いられる場合、帯域制限回路１は通信信号の帯域を使用帯域に制限することによって、高調波などのノイズをカットする。以下、帯域制限回路１の動作について具体的に説明する。
【００２１】
帯域制限回路１に入力される信号は、まず演算増幅器２に入力される。演算増幅器２は、後に詳細に説明するが、図６に示す内部回路構成を有している。演算増幅器２は、この内部回路構成により、入力された信号の増幅を行い、整合回路３に入力する。
【００２２】
図２に、演算増幅器２の周波数−利得特性を示す。同図に示すように、演算増幅器２は、その周波数−利得特性において、ある周波数での利得を極大とすることができるように、構成されている。この周波数をピーク周波数といい、ピーク周波数における利得をピーク利得という。上述したように、ピーク利得は、演算増幅器２のクオリティファクタの変更に応じて変更される。また、ピーク周波数は、演算増幅器２の極周波数の変更に応じて変更される。図３も、演算増幅器２の周波数−利得特性を示す図である。同図に示すように、本実施の形態では、ピーク周波数に近い周波数のところを使用帯域としている。このため、使用帯域において、演算増幅器２の周波数−利得特性は平坦ではない状態となる。
【００２３】
本実施の形態では、このような傾きの度合いを増減率という。演算増幅器２の周波数−利得特性が平坦である場合には増減率は０となり、演算増幅器２の周波数−利得特性が右肩上がりである場合には増減率は＋となり、演算増幅器２の周波数−利得特性が右肩下がりである場合には増減率は−となる。
【００２４】
整合回路３は、演算増幅器２と帯域通過型フィルタ４のインピーダンス整合を取るための回路である。この整合回路３は、コイルやコンデンサ等のリアクタンスを有する素子によって構成され、より具体的には、トランスによりインピーダンスを変換する回路や、トランジスタによりインピーダンスを変換する回路など、種々の整合回路を整合回路３として使用することができる。この整合回路３は、その周波数−利得特性の製品ごとのバラツキが大きいことが知られている。
【００２５】
帯域通過型フィルタ４は、演算増幅器２から整合回路３を介して入力される信号に含まれる周波数成分のうち、使用帯域以外の周波数成分の通過を制限し、その後整合回路５に入力する。図４は、この帯域通過型フィルタ４に整合回路３及び整合回路５を含めた回路の周波数−利得特性を示す図である。同図に示すように、使用帯域以外のところでは利得が急激に減少する。すなわち、帯域通過型フィルタ４は、使用帯域以外の周波数の信号を減衰させ、ほとんど通過しないようにしている。
【００２６】
整合回路５は、帯域通過型フィルタ４と増幅器６のインピーダンス整合を取るための回路である。この整合回路５は、整合回路３と同様、コイルやコンデンサ等のリアクタンスを有する素子によって構成され、より具体的には、トランスによりインピーダンスを変換する回路や、トランジスタによりインピーダンスを変換する回路など、種々の整合回路を整合回路５として使用することができる。この整合回路５も、整合回路３と同様、その周波数−利得特性の製品ごとのバラツキが大きいことが知られている。
【００２７】
再度図４を参照する。同図に示すように、帯域通過型フィルタ４に整合回路３及び整合回路５を含めた回路の周波数−利得特性は、使用帯域のところで傾いている。この傾きは、帯域通過型フィルタ４、整合回路３、及び整合回路５の特性バラツキに起因するものであり、その増減率は、これらの製品ごとに異なっている。
【００２８】
一方、図３に示したように、演算増幅器２の周波数−利得特性も傾いている。本実施の形態では、この演算増幅器２の周波数−利得特性の傾きを制御する。そしてこの制御により、演算増幅器２の周波数−利得特性の傾きと、帯域通過型フィルタ４に整合回路３及び整合回路５を含めた回路の周波数−利得特性の傾きと、が打ち消し合って、帯域制限回路１の出力の周波数−利得特性が、図５に示すように、使用帯域において平坦となるようにしている。
【００２９】
増減率制御回路７は、帯域通過型フィルタ４から整合回路５及び増幅器６を介して入力される信号の信号品質を取得する。増幅器６は、整合回路５から出力される信号を増幅するための増幅器である。増減率制御回路７に入力されるこの信号は、帯域制限回路１の出力となる。上記信号品質は、例えば信号に含まれるリップルの量であってもよいし、信号を復号化した後に得られるエラーレートであってもよい。増減率制御回路７は、取得した信号品質が悪いと判断する場合、例えば信号品質を数値化する場合にはその数値が所定閾値を下回る場合、演算増幅器２を制御することによって、演算増幅器２の使用帯域における周波数−利得特性を制御する。以下、この処理について図６を参照しながら具体的に説明する。
【００３０】
演算増幅器２は、図６に示すように、帰還抵抗Ｒ０−１、帰還抵抗Ｒ０−２、抵抗Ｒ０−３、抵抗Ｒ１、帰還抵抗Ｒ２、帰還抵抗Ｒ３、抵抗Ｒ４−１、抵抗Ｒ４−２、プルダウン抵抗Ｒ５、プルダウン抵抗Ｒ６、プルダウン抵抗Ｒ７、プルダウン抵抗Ｒ８、コンデンサＣ０，コンデンサＣ１、オペアンプ１０、オペアンプ１１、オペアンプ１２、オペアンプ１３を含んで構成されている。なお、帰還抵抗Ｒ３、抵抗Ｒ４−１、及び抵抗Ｒ４−２は可変抵抗である。このようにオペアンプを４つ含む演算増幅器２は、４段の演算増幅器と呼ばれる。
【００３１】
ＩＮＰＵＴ端子から抵抗Ｒ１に入力される信号は、各オペアンプを通過し、ＯＵＴＰＵＴ端子に出力される。オペアンプ１２から出力される信号は、帰還抵抗Ｒ３を介してオペアンプ１０の反転入力端子に入力される。また、オペアンプ１１から出力される信号は抵抗Ｒ４−１を介してオペアンプ１２に入力され、オペアンプ１２から出力される信号は抵抗Ｒ４−２を介してオペアンプ１３に入力される。
【００３２】
ここで、帰還抵抗Ｒ２の抵抗値をＲ２、帰還抵抗Ｒ３の抵抗値をＲ３、抵抗Ｒ４−１及び抵抗Ｒ４−２の抵抗値をＲ４、コンデンサＣ０及びコンデンサＣ１の容量をＣとすると、演算増幅器２のピーク周波数ｆ０及びピーク利得Ｑは以下の式（１）及び式（２）にて表される。
【００３３】
【数１】
2007005863.tif 000003
【数２】
2007005863.tif 000004
【００３４】
増減率制御回路７は、上述のように取得した信号品質に応じて演算増幅器２を制御するが、具体的には、可変抵抗である帰還抵抗Ｒ３、抵抗Ｒ４−１、及び抵抗Ｒ４−２の少なくともひとつを制御する。具体的には、上記式（１）、（２）によって示される性質を利用し、これらの可変抵抗の抵抗値を変更することによって、ピーク周波数ｆ０及びピーク利得Ｑを変更する。
【００３５】
ピーク周波数ｆ０及びピーク利得Ｑを変更する場合の演算増幅器２の周波数−利得特性の変化について、図７及び図８を参照しながら説明する。
【００３６】
図７は、帰還抵抗Ｒ３の抵抗値を変更することによってピーク利得Ｑを変更する場合の周波数−利得特性の変化である。同図に示すように、ピーク利得Ｑが変化すると、図３で示した使用帯域における周波数−利得特性の増減率が変化する。
【００３７】
図８は、抵抗Ｒ４−１及び抵抗Ｒ４−２の抵抗値を変更することによってピーク周波数ｆ０を変更する場合の周波数−利得特性の変化である。同図に示すように、ピーク周波数ｆ０が変化することによっても、図３で示した使用帯域における周波数−利得特性の増減率が変化する。
【００３８】
このように、帰還抵抗Ｒ３、抵抗Ｒ４−１、及び抵抗Ｒ４−２の少なくともひとつを制御すると、使用帯域における演算増幅器２の周波数−利得特性の増減率が変化する。条件によっては、増減率が０となる場合や、−となる場合もある。上述したように、帯域通過型フィルタ４に整合回路３及び整合回路５を含めた回路の周波数−利得特性の傾きは、製品ごとに異なっている。増減率制御回路７は、上記各可変抵抗の抵抗値を制御することによって演算増幅器２の周波数−利得特性の使用帯域における傾きを制御し、各傾きがちょうど打ち消し合うようにしている。このようにすることで、増減率制御回路７は、出力信号の使用帯域内の周波数−利得特性が平坦となるようにし、結果として所望の信号品質が得られるようにしている。
【００３９】
以上説明した方法により、製造段階で、帯域制限回路１から出力される信号に基づいて、演算増幅器２における、使用帯域内の周波数に対する利得の増減率を変更しておくことにより、出力信号の使用帯域内の周波数−利得特性が平坦である帯域制限回路１を製造することが可能となる。また、運用開始後にも、帯域制限回路１から出力される信号に基づいて、演算増幅器２における、使用帯域内の周波数に対する利得の増減率を変更しておくことにより、その品質を制御することが可能となる。
【００４０】
なお、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では４段の演算増幅器の帰還抵抗Ｒ３、抵抗Ｒ４−１、及び抵抗Ｒ４−２を制御する例について説明したが、上記式（１）及び（２）からも分かるように、帰還抵抗Ｒ２、コンデンサＣ０、コンデンサＣ１を可変として制御するようにしてもよい。
【００４１】
また、一般的に２次の演算増幅器の入出力特性（伝達関数）Ｈ（ｓ）は、近似的に以下の式（３）で表される。
【００４２】
【数３】
2007005863.tif 000005
【００４３】
式（３）の係数を利用すると、上記Ｑや上記ｆ０は式（４）及び式（５）のように表すことができる。
【００４４】
【数４】
2007005863.tif 000006
【数５】
2007005863.tif 000007
【００４５】
このように、伝達関数の各項の係数が上記Ｑや上記ｆ０を決定する。上記実施の形態では、帰還抵抗Ｒ３、抵抗Ｒ４−１、及び抵抗Ｒ４−２の制御により、上記伝達関数の各項の係数を制御することが実現されており、結果として上記Ｑ及び上記ｆ０が式（１）及び式（２）のように表されているのである。
【００４６】
このように、上記実施の形態で説明した例以外にも、上記伝達関数の各項の係数を制御することができる回路要素を含む帯域制限回路であれば、本発明の方法により、その出力の周波数−利得特性の増減率を制御することが可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態に係る帯域制限回路の回路ブロック図である。
【図２】本発明の実施の形態に係る演算増幅器の周波数−利得特性を示す図である。
【図３】本発明の実施の形態に係る演算増幅器の周波数−利得特性を示す図である。
【図４】本発明の実施の形態に係る帯域通過型フィルタ及び整合回路の周波数−利得特性を示す図である。
【図５】本発明の実施の形態に係る帯域制限回路の周波数−利得特性を示す図である。
【図６】本発明の実施の形態に係る演算増幅器の回路図である。
【図７】本発明の実施の形態に係る演算増幅器のピーク利得の変更を説明するための説明図である。
【図８】本発明の実施の形態に係る演算増幅器のピーク周波数の変更を説明するための説明図である。
【符号の説明】
【００４８】
１  帯域制限回路、２  演算増幅器、３，５  整合回路、４  帯域通過型フィルタ、６  増幅器、７  増減率制御回路、１０，１１，１２，１３  オペアンプ。
【図１】
2007005863.tif 000008
【図２】
2007005863.tif 000009
【図３】
2007005863.tif 000010
【図４】
2007005863.tif 000011
【図５】
2007005863.tif 000012
【図６】
2007005863.tif 000013
【図７】
2007005863.tif 000014
【図８】
2007005863.tif 000015