(57)【要約】【課題】不揮発性メモリ素子及びその製造方法を提供する。【解決手段】 抵抗変換物質から形成された酸化層を備えるメモリ素子において、下部電極と、下部電極上に遷移金属から形成されたナノワイヤーと、ナノワイヤー上に遷移金属酸化物を含んで形成された酸化層と、酸化層上に形成された上部電極と、を備える不揮発性メモリ素子を提供する不揮発性メモリ素子である。【選択図】図３Ａ
2007067415.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリ素子において、
下部電極と、
前記下部電極上にナノワイヤー層と、
前記ナノワイヤー層上に抵抗変換物質から形成された酸化層と、
前記酸化層上に形成された上部電極と、を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記ナノワイヤー層は、遷移金属酸化物から形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記遷移金属酸化物は、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、及びＮｂから構成された群から選択された物質であることを特徴とする請求項２に記載の不揮発性メモリ素子
【請求項４】
前記ナノワイヤー層の幅は、５０ｎｍ以下であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項５】
前記酸化層の幅は、５０ｎｍ以下であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項６】
前記抵抗変換物質は、遷移金属酸化物であることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項７】
前記遷移金属酸化物は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯ、及びＮｂ２Ｏ５を含む群から選択された物質を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項８】
前記酸化層の厚さは、５〜２００ｎｍであることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項９】
前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質から形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項１０】
不揮発性メモリ素子において、
基板と、
前記基板に形成された第１不純物領域及び第２不純物領域と、
前記第１不純物領域及び第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、
前記第２不純物領域と電気的に連結された下部電極と、
前記下部電極上にナノワイヤー層と、
前記ナノワイヤー層上に抵抗変換物質から形成された酸化層と、
前記酸化層上に形成された上部電極と、を備えることを特徴とする不揮発性メモリ素子。
【請求項１１】
不揮発性メモリ素子の製造方法において、
(ａ）基板を陽極酸化させて複数のホールを形成させる段階と、
(ｂ）前記複数のホール内に金属を充填してナノワイヤーを形成させ、その上部に下部電極を形成させる段階と、
(ｃ）前記基板を除去して前記ナノワイヤーの下部を露出させ、酸化させて酸化層を形成させる段階と、
(ｄ）前記酸化層に上部電極を形成させる段階と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項１２】
前記基板は、Ａｌ基板であることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１３】
前記金属は、遷移金属であることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１４】
前記遷移金属は、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、及びＮｂから構成された群から選択された少なくともいずれか一つの物質を含むことを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
【請求項１５】
前記ホールの幅は、５０ｎｍ以下に形成することを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１６】
前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯ、及びＮｂ２Ｏ５から構成された群から選択された少なくともいずれか一つの物質を含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１７】
前記酸化層は、酸素プラズマ工程によって形成させることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１８】
前記酸化層は、熱酸化工程によって形成させることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【請求項１９】
前記熱酸化工程は、２００℃以上の温度で実施することを特徴とする請求項１８に記載の不揮発性メモリ素子の製造方法。
【請求項２０】
前記陽極酸化は、
前記基板の表面に複数のホールを備える酸化層を形成させる第１次陽極酸化と、
前記酸化層を除去して、前記基板を露出させた後、複数のホールを備える酸化層を再び形成させる第２次陽極酸化と、を含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子及びその製造方法に係り、さらに詳細には、抵抗勾配を有する酸化層を備える不揮発性メモリ素子の酸化層を陽極酸化により幅を調節することによって、電流路を単一化した不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、集積度が高く、動作速度が速く、低電力で駆動が可能であることが望ましいので、これに関する多くの研究が進められている。
【０００３】
通常、半導体メモリ装置は、回路でもって連結された多くのメモリセルを含む。代表的な半導体メモリ装置であるＤＲＡＭ(Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、ＤＲＡＭは、揮発性メモリ素子であって、電源がオフとなった後には、保存されたデータがすべて消失されるという短所がある。
【０００４】
電源がオフとなった後にも保存されたデータが保存される不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、ＤＲＡＭと異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、及びＲＲＡＭ(Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）がある。
【０００６】
ＭＲＡＭは、トンネル接合での磁化方向への変化を利用してデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式である。これらは、いずれもそれぞれの長短所を有しているが、基本的には、前述したように、集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データリテンション特性が良好になるように研究開発されつつある。
【０００７】
ＰＲＡＭは、相変化による抵抗値の変化を利用してデータを保存する方式で駆動する。ＰＲＡＭに使われる抵抗体は、一般的にカルコゲナイド系抵抗体であり、非晶質状態での抵抗が結晶質であるときより高い特性を利用してメモリ素子を形成させる。ＰＲＡＭの製造時、従来の半導体素子製造工程を利用する場合、エッチングが難しく、長時間を必要とする。したがって、生産性が低くなり、製品コストが上昇して、競争力を低下させるという短所がある。
【０００８】
ＲＲＡＭは、主に遷移金属酸化物をデータ保存層として使用したものであり、印加電圧により抵抗値が変わる特性(抵抗変換特性）を利用したものである。図１Ａ及び図１Ｂは、ＲＲＡＭの一般的な構造及び印加電圧によって酸化層に形成される電流路を示す図面である。
【０００９】
図１Ａ及び図１Ｂを参照すれば、ＲＲＡＭは、基本的に下部電極(ＢＥ)１１上に酸化層１２及び上部電極(ＴＥ)１３が形成された構造を有する。ここで、下部電極１１及び上部電極１３は、一般的にメモリ素子の電極として使われるＩｒ、Ｒｕ、ＡｕまたはＰｔのような金属またはこれらの酸化物で形成される。そして、酸化層１２は、抵抗変換(可変抵抗）特性を有する遷移金属酸化物で形成される。酸化層１２は、データ保存層の役割を担うものであって、下部電極１１及び上部電極１３を通じて酸化層１２に電圧を印加して、データを記録／再生する。
【００１０】
下部電極１１及び上部電極１３を通じて電圧を印加すれば、酸化層１２には、電位差による電流が流れるが、この電流は、酸化層１２の全領域に同一に流れず、結晶粒界などを通じて酸化層１２の内部に瞬間的な電流路１０を形成しながら流れる。この時、酸化層１２内に形成される電流路１０は、ランダムに形成されるものであり、下部電極１１及び上部電極１３を通じて同じ電圧を印加しても、電流路１０の形成位置、数は常に変化する(図１Ａ、図１Ｂ参照)。
【００１１】
図２は、一般的な抵抗変換物質から形成された酸化層を備えるメモリ素子に対して電圧を印加する場合、印加電圧に対する電流値を示すグラフである。具体的に説明すれば、図２は、図１Ａのような構造を有するＲＲＡＭの下部電極１１及び上部電極１３に対して所定の電圧を印加した場合、酸化層１２に流れる電流の値を示すグラフである。具体的に、酸化層１２は、ニッケル酸化物(ＮｉＯ）で形成し、下部電極１１及び上部電極１３は、Ｐｔで形成したものである。
【００１２】
図２を参照すれば、下部電極１１及び上部電極１３を通じて印加する電圧を０Ｖから次第に上昇させながら、酸化層１２に流れる電流値を測定した結果、測定する度に印加電圧に対する電流値が一定でなく、少しずつ異なる。特に、リセット電流(ＲＣ:Ｒｅｓｅｔ  Ｃｕｒｒｅｎｔ）の場合、同じ印加電圧に対して１０倍の差があり、セット電圧(ＳＶ：ＳＥｔ  Ｃｕｒｒｅｎｔ）値も一定に維持されないということが分かる。このように、リセット電流値が不安定で、高い値を有する場合、メモリ素子自体の信頼度を低下させ、消費電力を増加させる問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、前記従来技術の問題点を解決するためのものであって、抵抗変換物質から形成された酸化層を備えるメモリ素子のリセット電流値を減少及び安定化させ、セット電圧を安定化させて、信頼性のあるメモリ素子を提供することを目的とする。
【００１４】
また、本発明では、抵抗変換物質から形成された酸化層を備えるメモリ素子のリセット電流値を減少及び安定化させ、セット電圧を安定化させた不揮発性メモリ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では、前記目的を達成するために、抵抗変換物質から形成された酸化層を備えるメモリ素子において、下部電極と、前記下部電極上に遷移金属から形成されたナノワイヤーと、前記ナノワイヤー上に前記遷移金属酸化物を含んで形成された酸化層と、前記酸化層上に形成された上部電極とを備える不揮発性メモリ素子を提供する。
【００１６】
また、本発明では、抵抗変換物質から形成された酸化層を備えるメモリ素子において、基板と、前記基板に形成された第１不純物領域及び第２不純物領域と、前記第１不純物領域及び第２不純物領域と接触し、前記基板上に形成されたゲート絶縁層及びゲート電極層と、前記第２不純物領域と電気的に連結された下部電極と、前記下部電極上に遷移金属から形成されたナノワイヤーと、前記ナノワイヤー上に前記遷移金属酸化物を含んで形成された酸化層と、前記酸化層上に形成された上部電極とを備える不揮発性メモリ素子を提供する。
【００１７】
本発明において、前記酸化層の幅は、５０ｎｍ以下であることを特徴とする。
【００１８】
本発明において、前記酸化層の厚さは、５〜２００ｎｍであることを特徴とする。
【００１９】
本発明において、前記酸化層は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか一つの物質を含むことを特徴とする。
【００２０】
本発明において、前記下部電極は、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質から形成されたことを特徴とする。
【００２１】
また、本発明では、抵抗変換物質から形成された酸化層を備えるメモリ素子の製造方法において、(ａ）Ａｌ基板を用意し、前記Ａｌ基板を陽極酸化させて複数のホールを形成させる段階と、(ｂ）前記ホール内に遷移金属を充填してナノワイヤーを形成させ、その上部に下部電極を形成させる段階と、(ｃ）前記Ａｌ基板を除去して前記ナノワイヤーの下部を露出させ、酸化させて酸化層を形成させる段階と、(ｄ）前記酸化層に上部電極を形成させる段階とを含む不揮発性メモリ素子の製造方法を提供する。
【００２２】
本発明において、前記ホールの幅は、５０ｎｍ以下に形成することを特徴とする。
【００２３】
本発明において、前記遷移金属は、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのうちいずれか一つを含むことを特徴とする。
【００２４】
本発明において、前記酸化層は、前記ナノワイヤーを酸素プラズマ工程または熱酸化工程によって形成させることを特徴とする。
【００２５】
本発明において、前記熱酸化工程は、２００℃以上の温度で実施することを特徴とする。
【００２６】
本発明において、前記陽極酸化は、前記Ａｌ基板の表面に複数のホールを備えるＡｌ酸化層を形成させる第１次陽極酸化と、前記Ａｌ酸化層を除去して前記Ａｌ基板を露出させた後、複数のホールを備えるＡｌ酸化層を再び形成させる第２次陽極酸化とを含むことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、次のような効果がある。
【００２８】
第一に、酸化層の幅を制限することにより電流路を単一化して、抵抗変換物質を使用するメモリ素子のリセット電流値を減少及び安定化させて、消費電力を減少させ、かつメモリ素子としての信頼性を確保することができる。
【００２９】
第二に、セット電圧の散布を改善して安定化させることによって、メモリの動作制御時の信頼性を確保することができる。
【００３０】
第三に、陽極酸化時に使用する溶液の濃度、温度などを調節することによって、酸化層の幅を容易に調節することができる。
【発明を実施するための最良の形態】
【００３１】
以下、添付された図面を参照して、本発明の実施形態による不揮発性メモリ素子及びその製造方法について詳細に説明する。図面に示された各層や領域などの厚さ及び幅は、説明のために誇張し示した。
【００３２】
図３Ａは、本発明の実施形態による不揮発性メモリ素子の構造を示す断面図である。
【００３３】
図３Ａを参照すれば、下部電極２５上にナノワイヤー層２４、酸化層２６、及び上部電極２７が順次に形成された構造が示されている。ここで、下部電極２５は、一般的に半導体メモリ素子の電極に使用する伝導性物質であり、具体的に、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質を使用できる。ナノワイヤー層２４は、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのような遷移金属のうち少なくともいずれか一つを含んで形成される。酸化層２６は、多層抵抗変換物質を含むものであって、基本的には前述したナノワイヤー層２４を形成する物質の酸化物を含む。すなわち、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５のうち少なくともいずれか一つを含んで形成される。上部電極２７は、一般的に半導体メモリ素子の電極に使用する伝導性物質であり、具体的に、Ａｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質を使用できる。本発明の実施形態による不揮発性メモリ素子は、酸化層２６の幅ｄを５０ｎｍ以下に形成させたことを特徴とする。本発明者は、Ｃ−ＡＦＭ実験を通じてＲＲＡＭの酸化層２６に最も短く形成される電流路の幅が約２０ｎｍであることを見出した。したがって、本発明の実施形態による不揮発性メモリ素子の場合、その酸化層２６の幅を５０ｎｍ以下に形成し、酸化層２６内に形成される電流路を単一化した。したがって、メモリ素子としての駆動時にリセット電流値が減少及び安定化し、セット電流値も安定化する効果が得られる。
【００３４】
図３Ａに示す構造は、複数の多層抵抗変換物質から形成された酸化層２６の上下部に下部電極２５及び上部電極２７が形成されたアレイ構造を示すものであって、Ｃで表した領域がメモリ素子の単位セルとして使用されうる。メモリ素子として使用するために、トランジスタまたはダイオードと単位セルＣの下部電極２５または上部電極２７とが電気的に連結された構造が望ましい。基本的に本発明の実施形態によるメモリ素子は、１Ｓ(ｓｗｉｔｃｈ）−１Ｒ(ｒｅｓｉｓｔａｎｃｅ）構造を有し、ここでＳとしては、トランジスタ(この場合１Ｔ−１Ｒ）またはダイオード(この場合１Ｄ−１Ｒ）が使用されうる。
【００３５】
図３Ｂは、前記図３Ａの単位セルＣとスイッチング構造との連結を示す図面である。ここでは、代表的なスイッチング素子のうち、トランジスタ構造体と連結したメモリ素子を示したが、これに限定されず、ダイオードも使用可能である。
【００３６】
図３Ｂを参照すれば、基板３０に第１不純物領域３１ａ及び第２不純物領域３１ｂが形成されており、第１不純物領域３１ａ及び第２不純物領域３１ｂと接触してゲート絶縁層３２が基板３０上に形成されている。ゲート絶縁層３２上には、ゲート電極層３３が形成されており、基板３０、ゲート絶縁層３２、及びゲート電極層３３の表面には、層間絶縁膜３４、３５が形成されている。図３Ａの単位セルＣの下部電極２５は、層間絶縁膜３４、３５を貫通するコンタクトプラグ３６によって、第２不純物領域３１ｂと電気的に連結されている。トランジスタ構造体は、従来の一般的な半導体素子の製造工程を利用して容易に形成させうる。通常、スパッタリングのようなＰＶＤ(Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＡＬＤ(Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ(Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの工程を使用できる。
【００３７】
本発明の実施形態による不揮発性メモリ素子の動作特性を図５を参照して説明すれば、次の通りである。図５は、抵抗変換物質を含むメモリ素子の電気的な特性を示すグラフであって、横軸は印加電圧を表し、縦軸は印加電圧に対する電流値を表す。
【００３８】
図５を参照すれば、下部電極２５及び上部電極２７を通じて電圧を０Ｖから次第に上昇させれば、電圧に比例してＧ１曲線に沿って電流値が増大する。しかし、Ｖ１以上の電圧を印加すれば、抵抗が突然に増加して電流値が減少する現象が現れる。Ｖ１〜Ｖ２範囲の電圧を印加すれば、電流値がＧ２曲線に沿って増加する。そして、Ｖ２(Ｖ２＞Ｖ１）以上の電圧を印加すれば、抵抗が突然に減少して電流が増加しながら再びＧ１曲線に沿うということが分かる。
【００３９】
一方、Ｖ１より大きい電圧範囲では、印加する電圧の大きさによってメモリ素子の電気的特性が設定されるが、この電気的特性は、Ｖ１より小さな電圧印加時に確認できる。これを詳細に説明すれば、次の通りである。
【００４０】
まず、Ｖ１〜Ｖ２範囲の電圧をメモリ素子に印加した後、Ｖ１より小さな電圧を再び印加すれば、測定される電流は、Ｇ２曲線に沿う電流値が測定される。一方、Ｖ２より大きい範囲の電圧(例えば、Ｖ３）をメモリ素子に印加した後、Ｖ１より小さな電圧を再び印加すれば、測定される電流は、図７のＧ１曲線に沿う電流値が測定される。したがって、Ｖ１〜Ｖ２範囲の電圧印加によって設定されるメモリ素子の電気的特性を“０”と指定し、Ｖ２より大きい範囲の電圧印加によって設定されるメモリ素子の電気的特性を“１”と指定して、メモリ素子として使用できる。
【００４１】
図１Ａ及び図１Ｂに示す従来技術によるメモリ素子の場合には、電流路が、電圧を印加する度に異なって現れてリセット状態の電流値が一定でなかった。しかし、本発明のような構造では、電流路を単一化してリセット状態の電流値を一定に維持できて、信頼性のあるメモリ素子を具現できる。
【００４２】
以下、添付された図面を参照して本発明の実施形態による不揮発性メモリ素子の製造工程について詳細に説明する。ここでは、図３Ａに示す構造の製造方法を図４Ａないし図４Ｇを参照して説明する。
【００４３】
基本的に、本発明の実施形態による不揮発性メモリ素子の製造工程は、陽極酸化工程により酸化層２６の幅を５０ｎｍ以下に容易に製造することを特徴とする。
【００４４】
図４Ａを参照すれば、Ａｌ(アルミニウム）基板２１を用意する。Ａｌ基板２１は、純Ａｌ板で形成されてもよいが、別途の支持板上にＡｌが膜状に形成された構造を有してもよい。
【００４５】
図４Ｂを参照すれば、陽極酸化法によってＡｌ基板２１を所定深さに酸化させて、多孔性Ａｌ酸化層(Ａｌ２Ｏ３）を形成する。図４Ｂの部材番号２２は、Ａｌ酸化層であり、部材番号２３は、Ａｌ酸化層２２に形成されたホールである。
【００４６】
最初に陽極酸化工程を実施する場合、Ａｌ基板２１の表面形態の影響によって、最初に形成されたホールの内壁に屈曲が生じる。したがって、陽極酸化工程を２段階で進行できる。すなわち、第１次陽極酸化工程によって形成されたＡｌ酸化層をエッチング液で除去し、再び露出されたＡｌ基板２１の表面に同じ条件で第２次陽極酸化を実施できる。結果的に、均一なサイズの複数ホール２３が形成されたＡｌ酸化層２２が得られる。
【００４７】
ホール２３の直径及び/または深さは、陽極酸化工程で使用する硫酸、シュウ酸またはクロム酸などの溶液の温度、濃度または印加電圧を適宜設定して調節できる。本発明の実施形態による不揮発性メモリ素子では、図３Ａの酸化層２６の幅を５０ｎｍ以下に形成することが望ましいので、ホール２３は、直径が５０ｎｍ以下であり、その深さが数百ｎｍ〜１０μｍに形成することが望ましい。
【００４８】
図４Ｃを参照すれば、電気メッキのような蒸着法でホール２３の内部にＮｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのような遷移金属物質を少なくとも一つ以上充填させてナノワイヤー２４を形成させる。この時、ホール２３の内部に遷移金属物質を一度に塗布すれば、ナノワイヤー２４が多孔性構造となる可能性が大きい。したがって、間欠的にホール２３を充填することが望ましい。Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのような遷移金属物質は、それ自体で伝導性を有し、酸化物に形成させる場合に抵抗変換物質として使用されうるということに留意すべきである。
【００４９】
図４Ｄを参照すれば、ナノワイヤー２４上にＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質を塗布して、下部電極２５を形成する。この場合には、一般的な電極形成工程と同様であり、ＣＶＤ、ＰＶＤまたはＡＬＤ工程を使用できる。図４Ｄでは、全体ナノワイヤー２４上に電極物質を一括的に塗布することを示しているが、必要に応じてナノワイヤー２４の間の電極物質を除去して、それぞれのナノワイヤー２４の下部電極２５を別途に分離できる。
【００５０】
図４Ｅを参照すれば、図４ＤのＡ線に沿ってＡｌ基板２１を除去する。このために、Ａｒエッチング工程またはＣＭＰ(Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を使用できる。Ａｌ基板２１が除去されながらナノワイヤー２４の端部が露出される。
【００５１】
図４Ｆを参照すれば、露出されたナノワイヤー２４に対して酸素プラズマ工程または熱酸化工程を実施して酸化層２６を形成する。前述したように、ナノワイヤー２４は、遷移金属で形成し、したがって、酸化層２６は、遷移金属酸化物で形成される。具体的にナノワイヤー２４がＮｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂで形成される場合、酸化層２６は、それぞれＮｉ酸化物(ＮｉＯ）、Ｔｉ酸化物(ＴｉＯ２）、Ｈｆ酸化物(ＨｆＯ）、Ｚｒ酸化物(ＺｒＯ）、Ｚｎ酸化物(ＺｎＯ）、Ｗ酸化物(ＷＯ３）、Ｃｏ酸化物(ＣｏＯ）またはＮｂ酸化物(Ｎｂ２Ｏ５）で形成される。もちろん酸化状態は異なり得る。酸素プラズマ工程時には、常温や高温などの温度に大きく影響を受けずに実施できる。熱酸化工程の場合には、約２００℃以上の温度で実施することが望ましい。この際、酸化層２６は、電流路の形成を考慮して５ｎｍ〜２００ｎｍの厚さ範囲で形成することが望ましい。
【００５２】
図４Ｇを参照すれば、図４Ｆで形成された酸化層２６上に上部電極２７を形成し、本発明の実施形態による不揮発性メモリ素子を完成する。上部電極２７は、下部電極２５と同様にＡｌ、Ａｕ、Ｐｔ、Ｒｕ、Ｉｒ、Ｔｉなどの金属または金属酸化物を含む伝導性物質を塗布して形成できる。もちろん、酸化層２６の間の電極物質を除去して、それぞれの酸化層２６の上部電極２７を別途に分離できる。
【００５３】
前記説明で多くの事項が具体的に記載されているが、それらは、本発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されなければならない。図３Ｂでは、トランジスタと連結された構造を示すが、ダイオードと連結させて不揮発性メモリ素子として使用することも可能である。また、酸化層の材料は、開示された材料以外に、抵抗変換物質であれば、制限されずに使用可能である。結果的に、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００５４】
本発明は、不揮発性メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００５５】
【図１Ａ】従来技術による抵抗変換物質から形成された酸化層を備えるメモリ素子に電圧を印加する場合、酸化層に形成された電流路を示す図面である。
【図１Ｂ】従来技術による抵抗変換物質から形成された酸化層を備えるメモリ素子に電圧を印加する場合、酸化層に形成された電流路を示す図面である。
【図２】従来技術による抵抗変換物質から形成された酸化層を備えるメモリ素子に対して電圧を印加する場合、印加電圧に対する電流値を示すグラフである。
【図３Ａ】本発明の実施形態による不揮発性メモリ素子の構造を示す図面である。
【図３Ｂ】図３Ａの単位セルＣをトランジスタ構造体と連結したメモリ素子を示す図面である。
【図４Ａ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｂ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｃ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｄ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｅ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｆ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図４Ｇ】本発明の実施形態による不揮発性メモリ素子の製造方法を示す図面である。
【図５】抵抗変換物質を含むメモリ素子の動作特性を示すグラフである。
【符号の説明】
【００５６】
１１、２５  下部電極
１２、２６  酸化層
１３、２７  上部電極
１０  電流路
２１  Ａｌ基板
２２  Ａｌ酸化層
２３  ホール
２４  ナノワイヤー
３０  基板
３１ａ  第１不純物領域
３１ｂ  第２不純物領域
３２  ゲート絶縁層
３３  ゲート電極層
３４、３５  層間絶縁膜
３６  コンタクトプラグ
【図１Ａ】
2007067415.tif 000003
【図１Ｂ】
2007067415.tif 000004
【図２】
2007067415.tif 000005
【図３Ａ】
2007067415.tif 000006
【図３Ｂ】
2007067415.tif 000007
【図４Ａ】
2007067415.tif 000008
【図４Ｂ】
2007067415.tif 000009
【図４Ｃ】
2007067415.tif 000010
【図４Ｄ】
2007067415.tif 000011
【図４Ｅ】
2007067415.tif 000012
【図４Ｆ】
2007067415.tif 000013
【図４Ｇ】
2007067415.tif 000014
【図５】
2007067415.tif 000015