(57)【要約】【課題】定電圧ダイオードのリーク電流を低減する。【解決手段】定電圧ダイオードを形成する半導体チップＳＣのｎ型半導体領域２の第１主面に複数の凹部８ａを設け、その複数の凹部８ａの内面を含む第１主面にｐ＋＋型半導体領域３を設けた。これにより、ｐ＋＋型半導体領域３とｎ型半導体領域２とで形成される定電圧ダイオードのｐｎ接合部に空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることができる。その結果、定電圧ダイオードのｐｎ接合の耐圧を低く設定した状態で、リーク電流を低減することができる。【選択図】図１
2007134384.tif 000002
【特許請求の範囲】
【請求項１】
互いに反対側に位置する第１主面および第２主面を有する半導体チップを備え、
前記半導体チップは、
前記第２主面を持ち第１不純物濃度で第１導電型の第１半導体領域と、
前記第１半導体領域上に形成され、前記第１主面を持ち前記第１不純物濃度よりも低い第２不純物濃度で前記第１導電型の第２半導体領域と、
前記第２半導体領域の前記第１主面に設けられた複数の凹部と、
前記複数の凹部の各々の内面を含む前記第１主面に対して交差する方向に向かって形成され、前記第２不純物濃度よりも高い第３不純物濃度で前記第１導電型とは反対の第２導電型の第３半導体領域と、
前記複数の凹部の形成領域の外周において、前記第３半導体領域に隣接した状態で、前記第１主面に対して交差する方向に向かって形成され、前記第３不純物濃度よりも低く前記第２不純物濃度よりも高い第４不純物濃度で前記第２導電型の第４半導体領域と、
前記第１主面において前記第３、第４半導体領域にオーミック接続された状態で形成された第１電極と、
前記第２主面において前記第１半導体領域にオーミック接続された状態で形成された第２電極とを有し、
前記第２半導体領域と前記第３半導体領域とで形成されるｐｎ接合を逆バイアスして使用することを特徴とする定電圧ダイオード。
【請求項２】
請求項１記載の定電圧ダイオードにおいて、前記凹部の形状は錐状であることを特徴とする定電圧ダイオード。
【請求項３】
請求項２記載の定電圧ダイオードにおいて、前記第１主面の半導体結晶の面方位が（１００）であることを特徴とする定電圧ダイオード。
【請求項４】
請求項１記載の定電圧ダイオードにおいて、前記凹部の形状は柱状であることを特徴とする定電圧ダイオード。
【請求項５】
請求項１記載の定電圧ダイオードにおいて、前記第１主面の半導体結晶の面方位が（−１１０）であることを特徴とする定電圧ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧ダイオード技術に関し、特にｐｎ接合の整流特性の改善に関するものである。
【背景技術】
【０００２】
ダイオードの耐圧を利用して、一定の電圧以上の電圧が印加されないように使用する定電圧ダイオードとして、ツェナーダイオードあるいはサージ吸収ダイオードが知られている。例えば、逆方向耐圧の安定性を向上させるため、特開２００４−６６７６号公報（特許文献１）記載の半導体装置及びその製造方法では、半導体装置をｐｎ接合を形成するｐ型不純物拡散層及びｎ型不純物拡散層の少なくとも一方の不純物濃度が素子分離膜との接触部分において他の部分より低くなる構成とすることにより、逆方向耐圧の経時的な変動を防止できるとされている。
【０００３】
また、例えば特開平１０−１６３５０７号公報（特許文献２）記載の定電圧ダイオードでは、第１導電型の半導体基板上の形成される第１導電型でツェナー特性により定まる比抵抗のツェナー特性用の半導体層と、ツェナー特性用の半導体層に設けられる第２導電型の半導体領域からなるツェナーダイオードにおいて、ツェナー特性用半導体層と半導体基板との間に、半導体基板より高い比抵抗の半導体層を設けることにより、直列抵抗を増大させることなく、効果的に２次降伏を生じさせてサージに対する破壊強度を向上させることができるとされている。
【０００４】
また、例えば特開平６−２９５５７号公報（特許文献３）記載の半導体装置の製造方法では、第１導電型の半導体層の表面から凹部を掘ったのち不純物を拡散して第２導電型の領域を形成したｐｎ接合、あるいはｐｎ接合とショットキーバリアとの混成構造とすることにより、実効的な接合面積を増大させることがきるので、順方向電圧損失が低減するとされている。
【０００５】
また、例えば特開平９−８２９８６号公報（特許文献４）記載の半導体装置では、高濃度ｎ型半導体基板をｎ＋バッファ層とし、この表面にｎ−層を形成し、ｎ−層の表面層にｐ−層を形成し、この表面にｎ−層に達するトレンチ溝を形成し、このトレンチ溝の側壁や底面にホウ素を気相拡散しｐ＋領域を形成しｐ−層上とｐ＋領域上に表面電極、ｎ＋バッファ層に裏面電極を形成することにより、漏れ電流の低減と同時にオン電圧とスイッチング損失のトレードオフを改善するとされている。
【０００６】
また、例えば特開２００１−４４４００号公報（特許文献５）記載の半導体装置では、ｐｎ接合部の接合面を凹凸形状に形成することによって、感熱部の容積を増大させることなくｐｎ接合面積を増大させることができ、高感度で応答性のよい半導体赤外線検出素子を実現できるとされている。
【特許文献１】特開２００４−６６７６号公報
【特許文献２】特開平１０−１６３５０７号公報
【特許文献３】特開平６−２９５５７号公報
【特許文献４】特開平９−８２９８６号公報
【特許文献５】特開２００１−４４４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記した定電圧ダイオードにおいては、以下の課題があることを本発明者は見出した。
【０００８】
すなわち、ｐｎ接合の降伏電圧を利用して一定の電圧以上印加できないように使用する定電圧ダイオードにおいて、定電圧の値を小さくした場合、電圧阻止時におけるリーク電流が増加する問題である。
【０００９】
そこで、本発明の目的は、定電圧ダイオードのリーク電流を低減することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、本発明は、定電圧ダイオードの降伏機構をアバランシェとし、降伏するｐｎ接合に曲率を設けるものである。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
すなわち、定電圧ダイオードの降伏機構をアバランシェとし、降伏するｐｎ接合に曲率を設けたことにより、定電圧ダイオードのリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
（実施の形態１）
本実施の形態１では、定電圧ダイオードの降伏電圧を下げるためｐｎ接合を形成する不純物濃度を高くしてトンネル電流が流れるツェナー降伏を利用することに起因するリーク電流の増加を防止し、低い降伏電圧でも低いリーク電流となる定電圧ダイオードを提供するものであり、この目的を、凹凸（曲率）を有するｐｎ接合の局部電界により耐圧を下げることにより実現した。
【００１７】
図１の上段は、本発明の一実施の形態である定電圧ダイオードを有する半導体チップの上面から見た平面図、図１の下段は図１の上段に示した定電圧ダイオードを有する半導体チップのＡ―Ａ線の断面図である。なお、図１の上段の平面図では図面を見易くするために一部にハッチングを付すとともに、一部を破断して下層が見えるように示している。
【００１８】
半導体チップＳＣは、例えばシリコン（Ｓｉ）単結晶からなり、その厚さ方向に沿って互いに反対側に位置する第１主面と第２主面とを有している。半導体チップＳＣの平面寸法は、特に限定されるものではないが、例えば２００μｍ×２００μｍ程度である。この半導体チップＳＣに形成された定電圧ダイオードの破壊耐圧は、特に限定されるものではないが、例えば５Ｖ以下である。
【００１９】
図１において符号の１は高不純物濃度（第１不純物濃度）のｎ＋＋型半導体領域（第１半導体領域）、２はこのｎ＋＋型半導体領域１の上にエピタキシャル法によって接した状態で形成され、上記ｎ＋＋型半導体領域１よりも低い第２不純物濃度のｎ型半導体領域（第２半導体領域）、３はこのｎ型半導体領域２上を凹凸に加工した主面（上記半導体チップＳＣの第１主面）に形成され、上記第２不純物濃度よりも高い第３不純物濃度のｐ＋＋型半導体領域（第３半導体領域）、４はこのｐ＋＋型半導体領域３の外周部（上記凹凸の形成領域の外周）に形成され、上記第３不純物濃度よりも低く上記第２不純物濃度よりも高い第４不純物濃度のｐ＋型半導体領域（第４半導体領域）である。
【００２０】
上記ｎ＋＋型半導体領域１の裏面（上記半導体チップＳＣの第２主面）には、カソード電極（第２電極）５がオーミック接続された状態で形成されている。また、上記ｎ型半導体領域２の主面（上記半導体チップＳＣの第１主面）には、アノード電極（第１電極）６がｐ＋＋型半導体領域３及びｐ＋型半導体領域４にオーミック接続された状態で形成されている。定電圧ダイオードは、アノード電極６に負電圧、カソード電極５に正電圧を印加し、上記ｐ＋＋型半導体領域３とｎ型半導体領域２とで形成されるｐｎ接合を逆バイアスして使用する。
【００２１】
上記ｎ型半導体領域２の上記第１主面には、その第１主面に交差する方向に延びる複数の凹部８ａが所望の間隔をおいて規則的に並んで配置されている。この凹部８ａは、例えば四角錐状（錐状）に形成されている。すなわち、凹部８ａは、平面で見ると正方形状に形成され、断面で見るとＶ字状に形成され、半導体チップＳＣの第１主面から半導体チップＳＣの厚さ方向に向かって凸の形状に形成されている。上記ｐ＋＋型半導体領域３は、上記複数の凹部８ａの各々の内面を含む上記第１主面に対して交差する方向に向かって形成されている。また、上記ｐ＋型半導体領域４は、上記複数の凹部８ａの形成領域の外周において、上記ｐ＋＋型半導体領域３に隣接した状態で、上記第１主面に対して交差する方向に向かって形成されている。
【００２２】
図１において符号の１０は熱酸化ＳｉＯ２膜やリンガラス等で形成された第１パッシベーション膜、１１はこの第１パッシベーション膜１０とアノード電極６上に形成されたプラズマＣＶＤ法等で形成される窒化珪素（Ｐ−ＳｉＮ）等の第２パッシベーション膜である。第２パッシベーション膜１１の一部には、開口部１１ａが形成されており、その開口部１１ａからアノード電極６の表面の一部が露出されている。
【００２３】
次に、図２（ａ）〜（ｇ）は図１に示した定電圧ダイオードを製造するための主な工程後の断面図であり、以下、この図を参照して本実施の形態１の定電圧ダイオードの製造方法の一例を説明する。
（ａ）ｎ＋＋型半導体領域１の上にエピタキシャル法によって形成されたｎ型半導体領域２が形成されている。ｎ型半導体領域２には、例えばリン（Ｐ）、アンチモン（Ｓｂ）、砒素（Ａｓ）を不純物として１×１０１６〜１×１０１８ｃｍ−３の高濃度の不純物が含有されている。
（ｂ）このｎ型半導体領域２上に酸化膜１５ａを形成し、通常のフォトリソグラフィーにより一部の酸化膜１５ａを除去し、ボロン（Ｂ）を不純物として１×１０１８〜１×１０１９ｃｍ−３のｐ＋型半導体領域４を選択的に形成する。
（ｃ）次に、上記（ｂ）工程で形成された酸化膜１５ａを一旦除去し、新たに酸化膜１５ｂを形成してから通常のフォトエッチングにより酸化膜１５ｂに窓明けする。
（ｄ）その後、本実施の形態１による高不純物濃度のｐ＋＋型半導体領域３を形成すため、例えば、ＫＯＨあるいはＮａＯＨ等を利用した異方性のアルカリエッチングにより、上記複数の凹部８ａを形成する。
（ｅ）次に、凹部８ａに残された酸化膜１５ｂを通常のフォトエッチングにより除去する。
（ｆ）その後、ｎ型半導体領域２の第１主面側から、例えばボロンを熱拡散法またはイオン打ち込み法によって導入することにより、半導体領域２の第１主面の複数の凹部８ａの形成領域に、例えば１×１０１９〜１×１０２０ｃｍ−３のｐ＋＋型半導体領域３を形成する。
（ｇ）上記の工程で形成された酸化膜１５ｂを一旦除去して、新に酸化膜を熱酸化法あるいはＣＶＤ法により形成し、さらにリンガラス（ＰＳＧ）膜からなる第１パッシベーション膜１０を形成した後、フォトエッチングにより第１パッシベーション膜１０の窓明けを行い、-表面にアルミニウム（Ａｌ）あるいはシリコン（Ｓｉ）入りアルミニウムを蒸着し、これを通常のフォトエッチングにより加工してアノード電極６を形成する。その後、第１主面上にプラズマ窒化シリコン膜等からなる第２パッシベーション膜１１を形成し、それを通常のフォトエッチングによりパターニングしてアノード電極６の一部を露出させる。最後に、裏面にカソード電極５を金あるいは金―アンチモン電極を蒸着して、蒸着後３００〜４５０℃で熱処理する。
【００２４】
図３は本実施の形態１の定電圧ダイオードの上記複数の凹部８ａの拡大斜視図を示している。この形状を得るには、シリコン基板（ｎ型半導体領域２）の第１主面の面方位を（１００）面として、ｎ型半導体領域２の第１主面上にエッチングマスクとして形成された上記酸化膜１５ｂの開口部の形状を所定の形状（ここでは正方形状）として、その開口部から露出されるｎ型半導体領域２を、ＫＯＨあるいはＮａＯＨを含むアルカリ水溶液によりエッチングすることにより形成することができる。例えば、ＮａＯＨまたはＫＯＨの濃度が５ｗｔ％から６５ｗｔ％とし、温度が２５℃から１１５℃としたアルカリ水溶液を用いてアルカリエッチすると、側面が（１１１）面である四角推形状の凹部８ａを得ることができる。このような凹部８ａの立体形状は、（１００）面と（１１１）面とのエッチングレート差を利用することにより良好に形成することができる。この凹部８ａは、各凹部８ａの互いに向き合う２つの面（側面）のなす角度が、例えば７０．６度となる四角錐形状に形成されている。この凹部８ａの互いに向き合う２つの面のなす角度が小さいほど定電圧ダイオードの耐圧を下げる上で有効である。なお、図３の凹部８ａでは、ｎ型半導体領域２の第１主面に対する凹部８ａの側面のなす角度θは、例えば５４．７度である。
【００２５】
図２に示した凹部８ａに高不純物濃度のｐ＋＋型半導体領域３を形成した場合、凹部８ａの底は凸部を有する形状となる。本実施の形態１による定電圧ダイオードでは、この凸部での局所的な高電界を利用して耐圧が決定されることを特徴としており、以下図面を参照して、この動作について説明する。
【００２６】
図４は本実施の形態１の定電圧ダイオードの動作説明図であって、（ａ-１）、（ａ-２）、（ａ-３）は定電圧ダイオードに逆バイアス電圧を印加したときの空乏層の形状を示す図、（ｂ-１）、（ｂ-２）、（ｂ-３）は各降伏時のエネルギーバンド構造を示す図である。
【００２７】
（ａ-１）、（ｂ-１）は通常のツェナーダイオードの場合について示した図であり、ｐ＋＋型半導体領域３が負、ｎ型半導体領域２が正となる逆バイアス電圧が印加された場合、ｐｎ接合を形成する半導体の不純物濃度を高くして、（ｂ-１）が示すように、強い電界強度になると、価電子帯から出た電子が（ａ-１）で示した空乏層１７ａをトンネル効果で伝導帯に抜ける。従って、空乏層１７ａの幅Ｗ１を極めて薄くしておくことにより、アバランシェ降伏が発生する電圧より低い電圧で降伏する。トンネル効果を用いた降伏電圧は、通常のアバランシェ降伏現象を利用した場合と比べて、降伏電圧を低くできる反面、電圧阻止時におけるリーク電流が電圧をわずか印加しただけでもトンネル効果により流れるため、リーク電流とは思えないほど多くの電流が逆方向電圧を印加した場合に流れる。
【００２８】
これに対して、通常のアバランシェダイオードでは図４の（ａ-２）、（ｂ-２）に示したように、ｐ＋＋型半導体領域３が負、ｎ型半導体領域２が正となる逆バイアス電圧が印加される点では、上記のツェナーダイオードと同じであるが、ｐｎ接合を形成する半導体の少なくともどちらか一方の不純物濃度を低くすると、（ａ-２）で示す空乏層１７ｂの幅Ｗ２を（ａ-１）で示した空乏層１７ａのＷ１より厚くできる。このとき、（ｂ-２）が示すように、強い電界強度になると、矢印Ｐ１で示すように価電子帯から出た電子が（ｂ-１）で示した空乏層１７ｂをトンネル効果で抜けることができず、電界中を移動するときさらに矢印Ｐ２あるいは矢印Ｐ３で示したように、さらに電子―正孔対を発生させる。このようにアバランシェ降伏では、強電界のもとで発生した電子―正孔対は空乏層１７ｂの幅Ｗ２が広いため、ツェナー降伏電圧より高い電圧で降伏する。しかし、リーク電流が流れる機構は通常、空乏層内部で発生したキャリアによる発生電流が支配的であり、ツェナーダイオードより低くできる利点はある。
【００２９】
以上説明したように、通常のツェナーダイオードでは降伏電圧を低くできるがリーク電流が多い。すなわち、導電型の異なる高不純物濃度の２つの半導体領域を接して形成されるｐｎ接合ダイオードがツェナーダイオードである場合、逆バイアスを印加して阻止状態でツェナー降伏する電圧より低い電圧領域でのリーク電流が非常に多いという問題がある。一方、アバランシェダイオードではリーク電流を低くできるが降伏電圧を低くできないという問題がある。
【００３０】
本実施の形態１の定電圧ダイオードでは、図４の（ａ-３）が示すように、ｐ＋＋型半導体領域３ａをＶ字型の側面に形成しておくことにより、Ｖ字型以外の平面での空乏層１７ｂの幅Ｗ２を（ａ-２）と同じとするが、Ｖ字型の底の鋭角の箇所での空乏層１７ｃの幅Ｗ３は上記幅Ｗ２より狭くできる。この幅Ｗ３は電圧を印加しない熱平衡状態でトンネル電流が流れないように上記幅Ｗ１より広くするため、ｎ型半導体領域２の不純物濃度を（ａ-１）より低くしておく。そうすると、トンネル電流が流れないため、リーク電流は空乏層内部で発生した発生電流となり、トンネル電流より低くできる。すなわち、本実施の形態１の定電圧ダイオードを構成するｐｎ接合は凹凸を有し、高不純物濃度側の半導体の凸部で電界が高くなるアバランシェ降伏による機構を利用しているため、リーク電流はツェナーダイオードで見られるトンネル電流ではなく、ｐｎ接合両側に拡がっている空乏層内での発生電流となるため、リーク電流を極めて低くできる利点がある。
【００３１】
一方、耐圧に関しては、図４の（ｂ-２）で説明した動作と同様に、図４の（ｂ-３）においてもアバランシェ降伏により決定されるが、空乏層１７ｃが曲率を有しているため、空乏層１７ｂの幅Ｗ２の平面接合で決定される耐圧より低くできる利点がある。すなわち、本実施の形態１では、電圧阻止状態でｐｎ接合の両端に拡がる空乏層幅をトンネル電流が流れないよう広くしておき、逆バイアスを印加して阻止状態にあるとき、空乏層幅の電圧依存性が大きい箇所と少ない箇所とを設けることにより、一般的なツェナーダイオードに匹敵する低い降伏電圧を実現することができ、アバランシェ降伏を利用するものでありながらもｐｎ接合の耐圧を低く設定できる。
【００３２】
次に、図５は本実施の形態１の定電圧ダイオードをモールド樹脂で封止した概観を示す一部破断斜視図である。この図において、定電圧ダイオードの裏面（第２主面）のカソード電極５（図１参照）に半田１８を介して第２リード電極１９ｂに接続され、ワイヤーボンディングによりワイヤー２０が定電圧ダイオードの主面（第１主面）のアノード電極６と第１リード電極１９ａを接続している。さらに、第１リード電極１９ａ、第２リード電極１９ｂの一部を除いて、全体（第１リード電極１９ａおよび第２リード電極１９ｂの一部と、半導体チップＳＣおよびワイヤー２０の全体）をモールド樹脂２１ａで封止され、面実装型の定電圧ダイオードＤＰが完成する。なお、第１リード電極１９ａおよび第２リード電極１９ｂの一部はモールド樹脂２１ａの同一面からが露出されている。
【００３３】
本実施の形態１によれば、例えば体積が１ｍｍ３以下の小型パッケージに定電圧ダイオードを組み込むことができるので、部品の小型化、軽量化を図ることができる。
【００３４】
次に、図６は本実施の形態１の定電圧ダイオードの特性を示すグラフ図である。この図において、符号Ｚ（実線）は一般的な方法で製造したツェナーダイオードの降伏特性を示し、符号Ｄ（破線）は本実施の形態１で説明したアバランシェ降伏機構を利用した場合の降伏特性を示す。この図が示すように、一般的な方法で製造した場合は降伏電圧を４Ｖ程度にしようとすれば、リーク電流が１００μＡも高い値を示すが、本実施の形態１によれば、１０ｎＡと極めて低い値を得ることができた。
【００３５】
このように本実施の形態の定電圧ダイオードは、アバランシェ降伏電圧による低い降伏電圧を利用した定電圧ダイオードであり、電圧阻止状態でのリーク電流を低くできるので、一般的なツェナーダイオードの用途に使用することにより、消費電力を小さく抑えることができ、電力損失を大幅に低減できる。
【００３６】
（実施の形態２）
図７の上段は、本発明の他の実施の形態である定電圧ダイオードを有する半導体チップの上面からみた平面図、同図の下段は上段に示した定電圧ダイオードを有する半導体チップのＢ―Ｂ線の断面図である。なお、図７の上段の平面図では図面を見易くするために一部にハッチングを付すとともに、一部を破断して下層が見えるように示している。
【００３７】
本実施の形態２においては、ｎ型半導体領域２の第１主面に形成された凹部８ｂの形状が、例えば四角柱状（柱状、六面体）に形成されている。すなわち、凹部８ｂは、平面で見ると六面体の底辺にあたる正方形状に形成され、断面で見ると四角形（矩形状）に形成されている。また、凹部８ｂの平面寸法は、前記実施の形態１の凹部８ｂの平面寸法よりも小さくなっている。これにより、上記凹部８ａで説明した互いに向き合う面の角度が小さいほど定電圧ダイオードの耐圧を下げる上で有効であるという作用と同様の作用が生じ、定電圧ダイオードの耐圧を下げることができる。
【００３８】
図８は本実施の形態１の定電圧ダイオードの上記複数の凹部８ａの拡大斜視図を示している。この形状を得るには、シリコン基板（ｎ型半導体領域２の第１主面）の面方位を（−１１０）面として、ｎ型半導体領域２の第１主面上にエッチングマスクとして形成された上記酸化膜１５ｂ（図２（ｃ）参照）の開口部の形状を所定の形状（ここでは正方形状）として、その開口部から露出されるｎ型半導体領域２を、ＫＯＨあるいはＮａＯＨを含むアルカリ水溶液によりエッチングすることにより形成することができる。例えば、ＮａＯＨまたはＫＯＨの濃度が５ｗｔ％から６５ｗｔ％とし、温度が２５℃から１１５℃としたアルカリ水溶液を用いてアルカリエッチすると、側面が（１１１）面である六面体の形状の凹部８ｂを得ることができる。この場合の凹部８ｂの立体形状は、（−１１０）面と（１１１）面とのエッチングレート差を利用することにより良好に形成することができる。これ以外は、前記実施の形態１と同様である。
【００３９】
このような本実施の形態２の場合も、前記実施の形態１と同様の作用効果により、一般的なツェナーダイオードに匹敵する低い降伏電圧を実現することができる上、リーク電流を極めて低くできる。
【００４０】
（実施の形態３）
図９は図５で説明したパッケージ構成の定電圧ダイオードＤＰの他に、図５と同様のパッケージ構成のキャパシタＣＰ、抵抗ＲＰおよびインダクタンスＬＰ等の受動部品を、１つのダイオードモジュールＤＭとして組み込んだ例を示す。また、図１０は図９に示したダイオードモジュールＤＭの要部断面を示す。
【００４１】
符号２５はモジュールとして使用する場合のリード電極であり、このリード電極２５は例えば図５で示した定電圧ダイオードＤＰの第１リード電極１９ａ、第２リード電極１９ｂと半田を介して電気的に接続されている。他の受動部品であるキャパシタＣＰ、抵抗ＲＰ、インダクタンスＬＰについても同様に、各々のリード電極とダイオードモジュールＤＭのリード電極２５とを半田等により電気的に接続されている。このような定電圧ダイオードＤＰ、キャパシタＣＰ、抵抗ＲＰおよびインダクタンスＬＰと、リード電極２５の一部は、モールド樹脂２１ｂ，２１ｃにより覆われている。これにより、ダイオードモジュールＤＭが形成されている。
【００４２】
これらの受動部品はすべて最近のモバイル機器の普及に伴って、受動部品のモジュール化が進んでいる。以上説明したように、本実施の形態による定電圧ダイオードＤＰは、小型化に適しており、受動部品である抵抗ＲＰやインダクタンスＬＰ、さらにキャパシタＣＰ等を取り込んだダイオードモジュールＤＭを構成するのに適している。
【００４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
【００４４】
例えばｎ型第１主面を見たときの凹部８ａ，８ｂの平面形状は三角形状としても良い。この場合、その凹部が形成されるｎ型半導体領域２の第１主面を（１１１）面とする。また、凹部８ａ，８ｂの平面形状を円形状としても良い。
【００４５】
また、例えば凹部８ｂをドライエッチング法により形成しても良い。
【産業上の利用可能性】
【００４６】
本発明は、定電圧ダイオードの製造業に適用できる。
【図面の簡単な説明】
【００４７】
【図１】上段は、本発明の一実施の形態である定電圧ダイオードを有する半導体チップの上面から見た平面図、下段は図１の上段に示した定電圧ダイオードを有する半導体チップのＡ―Ａ線の断面図である。
【図２】（ａ）〜（ｇ）は図１に示した定電圧ダイオードを製造するための主な工程後の断面図である。
【図３】図１の定電圧ダイオードの第１主面に形成された複数の凹部の拡大斜視図である。
【図４】（ａ-１）、（ａ-２）、（ａ-３）は定電圧ダイオードに逆バイアス電圧を印加したときの空乏層の形状を示す説明図、（ｂ-１）、（ｂ-２）、（ｂ-３）は各降伏時のエネルギーバンド構造を示す説明図である。
【図５】図１の定電圧ダイオードをモールド樹脂で封止した概観を示す一部破断斜視図である。
【図６】図１の定電圧ダイオードの特性を示すグラフ図である。
【図７】上段は本発明の他の実施の形態である定電圧ダイオードを有する半導体チップの上面からみた平面図、下段は上段に示した定電圧ダイオードを有する半導体チップのＢ―Ｂ線の断面図である。
【図８】図７の定電圧ダイオードの第１主面に形成された複数の凹部の拡大斜視図である。
【図９】図５で説明したパッケージ構成の定電圧ダイオードと他の受動部品とを同一パッケージ内に含むダイオードモジュールの一部破断平面図である。
【図１０】図９に示したダイオードモジュールの要部断面図である。
【符号の説明】
【００４８】
１  ｎ＋＋型半導体領域（第１半導体領域）
２  ｎ型半導体領域（第２半導体領域）
３  ｐ＋＋型半導体領域（第３半導体領域）
４  ｐ＋型半導体領域（第４半導体領域）
５  カソード電極（第２電極）
６  アノード電極（第１電極）
８ａ、８ｂ  凹部
１０  第１パッシベーション膜
１１  第２パッシベーション膜
１５ａ、１５ｂ  酸化膜
１７ａ、１７ｂ、１７ｃ  空乏層
１８  半田
１９ａ  第１リード電極
１９ｂ  第２リード電極
２０  ワイヤー
２１ａ、２１ｂ、２１ｃ  モールド樹脂
２５  リード電極
ＳＣ  半導体チップ
ＤＰ  定電圧ダイオード
ＣＰ  キャパシタ
ＲＰ  抵抗
ＬＰ  インダクタンス
【図１】
2007134384.tif 000003
【図２】
2007134384.tif 000004
【図３】
2007134384.tif 000005
【図４】
2007134384.tif 000006
【図５】
2007134384.tif 000007
【図６】
2007134384.tif 000008
【図７】
2007134384.tif 000009
【図８】
2007134384.tif 000010
【図９】
2007134384.tif 000011
【図１０】
2007134384.tif 000012