(57)【要約】      （修正有）【課題】微小な電子部品において外部電極の寸法のばらつきを抑える。【解決手段】電子部品に導電性ペーストを塗布して下地電極を形成する際、塗布される側の電子部品素子に予め所定の形状の溝を形成し、この溝に充填するように導電性ペーストを塗布する。このような極めて簡単な操作で、微小な電子部品において外部電極の寸法のばらつきを抑えることができる。即ち、塗布された導電性ペーストは、当該導電性ペースト自体の表面張力、チップ面が有する親和性、又は表面張力及び親和性を利用して流動し、導電性ペーストの先端が、たとえ湾曲し、時差を伴って溝に達したとしても、先に到達した導線性ペーストから漸次溝内に溜まり、当該溝を満たしていく。なお、溝の全てが充填されるまで導電性ペーストは溝を越えて広がることはないので、従来のように湾曲したエッジを発生させることがなく、ムーンシェープを可能な限り抑えることができる。【選択図】図４
2007067026.tif 000002
【特許請求の範囲】
【請求項１】
電子部品素子と、
前記電子部品素子の表面に形成された外部電極と、
を具備し、
前記電子部品素子が溝部を具備し、
前記溝部に、前記外部電極を形成する際に用いられた導電性ペーストが充填されている
電子部品。
【請求項２】
前記溝部の深さは、前記電子部品素子の非溝形成部分に形成される前記外部電極の特定部分における平均膜厚ｄ（μｍ）に対して、ｄ／２乃至ｄ（μｍ）である請求項１記載の電子部品。
【請求項３】
前記電子部品素子が、積層セラミックコンデンサのための構造を有する請求項１又は２記載の電子部品。
【請求項４】
前記溝部が、前記電子部品素子の表面において前記外部電極との境界となる
請求項１乃至３のいずれか１つ記載の電子部品。
【請求項５】
電子部品素子の表面に溝部を形成する工程と、
前記電子部品素子の表面に導電性ペーストを塗布する工程と、
前記導電性ペースト上にメッキを施して外部電極を形成する工程と、
を含み、
前記溝部が、前記電子部品素子の表面において前記外部電極との境界となる位置に形成される
電子部品の製造方法。
【請求項６】
前記導電性ペーストが、粘度を１Ｐａ・ｓ乃至９０Ｐａ・ｓ（１０ｒ．ｐ．ｍ：回転粘度計）に調製した導電性ペーストである請求項５記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小電子部品に対する外部電極形成技術に関する。
【背景技術】
【０００２】
従来からチップの両端に外部電極を有する電子部品としては種々のものが存在しており、このチップに外部電極を形成する方法としては、ディップ法やローラ法等が知られている。
【０００３】
ディップ法では、図１に示すように容器１０２の中に入れられた導電性ペースト１０３にチップ１０１の端面部を押し付け、ローラ法では、図２に示すように導電性ペースト１０３を塗布ローラー１０４でチップ１０１の端面部に塗布するものである。
【０００４】
この導電性ペースト１０３としては、Ａｇ，Ａｇ／Ｐｄ，Ｃｕ，Ｎｉ等の導電性金属を主成分とし、ガラスフリット、樹脂バインダ及び溶剤を加えたものが用いられている。
【０００５】
そして、導電性ペースト１０３を上記のような方法で塗布することで下地電極を形成した後、所定の焼付け（５００℃以上）を行い、実装時の耐ハンダ性を付与させるためにＮｉ等のメッキ皮膜を下地層として被着し、基板と良好な濡れ性を付与するために更にＳｎ等のメッキ皮膜を被着させて、外部電極を形成する。
【０００６】
なお、特開平１０−８３９３５号公報には、コンデンサ素子の両端を導電ペーストに浸漬して導電ペーストを塗布する、いわゆるディップ塗装でも、高い精度で一定の幅の間隙を形成することができ、しかも、絶縁被覆の径が大きくならず、併せて高い静電容量値が得られるようにするための技術が開示されている。具体的には、コンデンサ素体の間隙となる部分の両側に落ち込むような段部を形成し、導電ペーストをディップ塗装するとき、この段部の落ち込みによりその部分で導電ペーストの塗布が止まるようにした。そして、この段部にも導体膜が付着することにより、間隙を挟んで、導体膜からなる電極の縁が突き合わせられるだけでなく、電極の段部の部分に対向電極が形成されることにより、より高い静電容量値が得られる。さらに、絶縁被覆を形成するため、その部分に樹脂を塗布すると、この樹脂が段部に入り込むので、絶縁被服の外径が極端に大きくならない、とされる。なお、このような段部はコンデンサ素子の端部に外部電極を形成するような場合を想定しておらず、微小部品を対象としていない。
【０００７】
また、特開平５−２８３２１０号公報には、絶縁塗料の流出を防止することにより、外装歩留およびこれに伴う電気的特性歩留を向上させるための技術が開示されている。具体的には、まず、ＺｎＯ、原子価制御剤および焼結助剤からなる粉体に、ポリビニルアルコールを加えて造粒したものを金型によって加圧成形し、脱バインダー後大気中において１２００℃で２時間焼成する。次に、得られたチップ状セラミックに外周研磨機によって溝を形成し、その側面中央部に、セラミックを周回する厚さ５０μｍの帯状にエポキシ系の絶縁塗料を塗布し、２００℃で乾燥して絶縁塗料層を形成する。次いで、チップ状セラミックにおける一対の対向する端面に厚さ１０μｍのＮｉ導電塗料層を形成し、外装材が塗布されていない部分に、ロッセル塩Ｃｕを用いて２乃至３μｍのＣｕメッキ層を形成し、さらにその表面に２乃至３μｍのＮｉメッキ層と１乃至２μｍのＳｎ／Ｐｂメッキ層を形成する。本公報の溝については、絶縁塗料の流出防止を目的とするものであり、さらに微小部品を対象としていない。
【特許文献１】特開平１０−８３９３５号公報
【特許文献２】特開平５−２８３２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
電子部品に対しては、常に小型化が求められており、例えば、積層コンデンサの分野ではサイズが１００５（長さ１．０ｍｍ×幅０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ）のものが出回っており、最近では、０４０２（０．４ｍｍ×０．２ｍｍ）のものが出回りつつある。しかしながら、一律にディップ法で電子部品を製造しようとすると、問題が生ずる。すなわち、図３に示すように、導電性ペースト自体の表面張力もしくはチップ１０１のもつ親和性、疎水性等の物性から、メッキ処理後の外部電極１０５のエッジ部分１０１ａがチップ１０１の表面に沿って弧を描くように緩やかに中央に広がる形状（ムーンシェープ）が発生して、チップ１０１と外部電極１０５の境目が大きく湾曲してしまう。このため導電性ペーストの塗布には、電極形成に必要な面積に関係する下地電極設計寸法ｄ３を確保するため、外部電極１０５のエッジ部分１０１ａの幅ｄ１及びｄ２を意図して塗布が行われる。
【０００９】
しかしながら、外部電極１０５のエッジ部分１０１ａの幅ｄ１又はｄ２は、下地電極設計寸法ｄ３の半分以上を占めることがあり、外部電極寸法及び電極間の寸法のばらつきの原因になることもあり、電極間の短絡不良やチップ立ち（マンハッタン現象）のような装着不良を生じる原因となるおそれがある。このような問題は、０６０３形状や０４０２形状のような微少部品において、より深刻な問題となる。
【００１０】
本発明は上記問題に鑑みなされたもので、本発明の目的は、例えば０６０３形状や０４０２形状のような微小な電子部品において外部電極の寸法のばらつきを抑えるための技術を提供することである。
【課題を解決するための手段】
【００１１】
本発明に係る電子部品は、電子部品素子と、電子部品素子の表面に形成された外部電極とを有する。そして、上記電子部品素子は溝部を有し、当該溝部に、上記外部電極を形成する際に用いられた導電性ペーストが充填されている。導電性ペーストが充填されるような溝が設けられることにより、図３に示したような弧を描くエッジ部１０１ａの出現を防止することができる。
【００１２】
なお、上記溝部の深さを、電子部品素子の非溝形成部分に形成される外部電極の特定部分における平均膜厚ｄ（μｍ）に対して、ｄ／２乃至ｄ（μｍ）とするようにしてもよい。より確実に外部電極寸法のばらつきを抑えることができるようになる。
【００１３】
さらに、上記電子部品素子が、積層セラミックコンデンサのための構造を有するようにしてもよい。
【００１４】
また、上記溝部が、電子部品素子の表面において外部電極との境界となるように形成してもよい。上記溝部が外部電極の広がりを抑えるため、上記溝部が、外部電極が形成された部分とそれ以外の部分との境界を構成するようになる。
【００１５】
本発明に係る電子製造部品の製造方法は、電子部品素子の表面に溝部を形成する工程と、電子部品素子の表面に導電性ペーストを塗布する工程と、導電性ペースト上にメッキを施して外部電極を形成する工程とを含む。そして、上記溝部は、電子部品素子の表面において外部電極との境界となる位置に形成される。上で述べた電子部品が構成される。
【００１６】
また、導電性ペーストが、粘度を１Ｐａ・ｓ乃至９０Ｐａ・ｓ（１０ｒ．ｐ．ｍ：回転粘度計）に調製した導電性ペーストとしてもよい。
【発明の効果】
【００１７】
本発明によれば、微小な電子部品において外部電極の寸法のばらつきを抑えることができるようになる。
【発明を実施するための最良の形態】
【００１８】
［本発明の実施の形態の概要］
電子部品に導電性ペーストを塗布して下地電極を形成する際、塗布される側の電子部品素子に予め所定の形状の溝を形成し、この溝に充填するように導電性ペーストを塗布する。このような極めて簡単な操作で、微小な電子部品において外部電極の寸法のばらつきを抑えることができる。即ち、塗布された導電性ペーストは、当該導電性ペースト自体の表面張力、チップ面が有する親和性、又は表面張力及び親和性を利用して流動し、導電性ペーストの先端が、たとえ湾曲し、時差を伴って溝に達したとしても、先に到達した導線性ペーストから漸次溝内に溜まり、当該溝を満たしていく。なお、溝の全てが充填されるまで導電性ペーストは溝を越えて広がることはないので、従来のように湾曲したエッジを発生させることがなく、ムーンシェープを可能な限り抑えることができる。
【００１９】
従って、上で述べたような溝を有する電子部品によれば、導電性ペーストの使用量を調整するだけの簡単な操作で、エッジ部分の丸み形成を回避でき、外部電極の寸法にばらつきのない構造を得ることができるようになる。
【００２０】
即ち、導電性ペーストを塗布した後の塗布面は、チップとの境目が直線状になっており、この面にメッキ処理を施すことにより、外部電極とチップとの境目をきれいな直線状に形成できるようになる。
【００２１】
また、上で述べたような製造方法によれば、外部電極寸法および電極間の寸法ばらつきが抑えられ、特に０６０３形状や０４０２形状のような微小部品においても良好な寸法精度が実現される。従って、電極間の短絡不良や、チップ立ち（マンハッタン現象）のような装着不良を生じる原因を回避できるようになる。
【００２２】
特に、上で述べた製造方法を積層コンデンサに適用すれば、微小部品を所望の静電容量特性、耐久性を付与して製造することができるようになる。
【００２３】
［本実施の形態に係る電子部品の構成］
本発明の一実施の形態に係る電子部品は、電子部品素子と、当該電子部品素子の表面に形成された外部電極とを具備してなる電子部品であり、例えば、積層コンデンサ、インダクタ、チョークコイル、バリスタ、サーミスタ等の種々の電子部品である。後に述べるように、微小部品へのニーズ特性、静電容量の安定性、たわみ強度の安定付与の観点から、積層セラミックコンデンサ、積層インダクタとして構成することが特に推奨される。
【００２４】
本実施の形態に係る電子部品の形成材料については、当該電子部品の態様に応じて種々選択でき、公知のものを使用することができる。例えば、積層セラミックコンデンサの場合には、電子部品素子材料としてチタン酸バリウム等を挙げることができる。また外部電極用の下地電極材料の導電性ペーストとして、例えば、Ａｇ，Ａｇ／Ｐｄ，Ｃｕ，Ｎｉ等の導電性金属を主成分とし、ガラスフリット、樹脂バインダ及び溶剤で調製したものを挙げることができる。更に、外部電極のメッキ液として、銀メッキ液等を挙げることができる。但し、これら材料は電子部品に応じて種々変更され、特に制限されるものではない。
【００２５】
図４（ａ）に本実施の形態に係る電子部品１０の側面図を、図４（ｂ）に電子部品１０の上面図を示す。電子部品１０は、およそ直方体の電子部品素子１と、当該電子部品素子１の表面に形成された外部電極２とを具備する。電子部品素子１には、左側の端部から所定の距離離れた位置に溝１ａが当該電子部品素子１を周回するように設けられており、右側の端部から所定の距離離れた位置に溝１ｂが当該電子部品素子１を周回するように設けられている。そして、溝１ａ及び１ｂにおいて、電子部品素子１の表面における外部電極２との境界が形成される。すなわち、溝１ａ及び１ｂには導電性ペーストが充填されており、当該導電性ペーストをメッキしたメッキ面（外部電極の一部）が溝１ａ及び１ｂの位置で形成され、直線的で波打つことのないメッキ被膜が形成される。
【００２６】
電子部品１０が積層セラミックコンデンサである場合には、電子部品素子１自体は溝１ａ及び１ｂ以外の部分については従来と同じである。次に、溝１ａ及び１ｂについて図５及び図６を用いて説明する。
【００２７】
図５は、電子部品素子１の斜視図を示す。図５に示すように、溝１ａ及び１ｂの形状は矩形であり、電子部品素子１の左右の端部からｗだけ離れた位置に形成される。より具体的には、溝１ａ及び１ｂは、電子部品素子１の４長辺と直角に交差して当該４長辺を含む４側面を周回するように設けられている。溝１ａは電子部品素子１の左端から幅ｗだけ離れた位置に、溝１ｂは電子部品素子１の右端から幅ｗだけ離れた位置に形成される。溝１ａ及び１ｂの位置は電子部品の種類、用途によって種々設定される。なお、溝１ａ及び１ｂの形状は、矩形に限定されるものではなく、逆三角形、又は楕円又は円の下半分などの形状であっても良い。
【００２８】
次に、溝１ａ及び１ｂの深さなどを説明するために、図６に図４（ｂ）のＡＡ'線による断面図（一部）を示す。溝１ａ及び１ｂの深さＸは、塗布した導電性ペーストの流れをせき止めることができるように調整される。即ち、導電性ペーストが流動して溝１ａ及び１ｂに完全に充填されるまでの間に湾曲したエッジの発生を抑制でき、更に外部電極用のメッキを施したときに、寸法にばらつきのないメッキ被膜が形成できるように規定することが推奨される。
【００２９】
図６に示すように、溝１ｂの深さＸ（μｍ）は、非溝形成部分に形成される導電性ペーストの平均膜厚をｄ（μｍ）とした場合、ｄ／２乃至ｄ（μｍ）であることが好ましい。溝１ａ及び１ｂの深さＸがｄ／２（μｍ）より浅いと、外部電極２の寸法位置まで当該外部電極２を形成させようとしても、作業上、上手く塗布することができず、通常の導電性ペーストの粘度（好適には１０Ｐａ・ｓ〜９０Ｐａ・ｓ、特に、１０Ｐａ・ｓ〜８０Ｐａ・ｓ（１０ｒ．ｐ．ｍ：回転粘度計））に調製した導電性ペーストを使用すると、導電性ペーストが溝を超えて流れ出てしまい、ムーンシェープが起こりやすくなる。このような問題を粘度で回避するためには、導電性ペーストの粘度調製が複雑になる。一方、溝１ａ及び１ｂの深さＸが上記平均膜厚ｄ（μｍ）より深いと電子部品素子１の強度の低下に繋がる。特に、たわみ強度が１／５程度に急激に下がるため、耐久性の劣化が起こりやすいという問題が発生する。また、導電性ペーストの使用量が増える上、電子部品としての性能にも影響を与え、特に微少部品においてはその影響が顕著となるおそれがある。
【００３０】
なお、本実施の形態における平均膜厚とは、導電性ペーストによって形成される外部電極２の大部分の膜厚のことをいい、実際の膜厚全体の平均値のことをいうのではない。図６を用いて詳しく説明すると、本実施の形態における平均膜厚ｄとは、導電性ペーストを塗布した場合にフラットとなった大部分の箇所Ｚの平均の厚さである。例えば、導電性ペーストの平均膜厚ｄが２０μｍであれば、溝の深さを１０乃至２０μｍに調製することが好ましい。
【００３１】
溝１ａ及び１ｂの幅Ｙ（μｍ）は、導電性ペーストの粘度、電子部品１０の大きさ等によって適宜選定することができる。但し、深さＸ（μｍ）に対して、幅ＹはＸ／２乃至Ｘ／３（μｍ）であることが推奨され、幅がＸ／２（μｍ）より大きいと微小部品としての設計が困難になり、導電性ペーストの使用量が増えすぎてしまう。一方、幅がＸ／３（μｍ）より小さすぎると、導電性ペーストが溝１ａ及び１ｂを超えてあふれてしまうおそれがある。
【００３２】
本実施の形態に係る電子部品素子１では、従来技術のように外部電極２のエッジが湾曲して所定位置からはみ出すことなく、安定して均一に導電性ペーストを塗布できる。よって、導電性ペーストの上に形成されるメッキの被膜状態も安定し、はみ出しの分の導電性ペースト、メッキ液の削減を図ることができる上、製品による寸法のばらつきを回避して高品質の製品が得られるようになる。
【００３３】
［本実施の形態に係る電子部品の製造方法］
本実施の形態に係る電子部品の電子部品素子１自体は、基本的には公知の手順にて製造できる。即ち、内部電極が予め形成されているセラミックグリーンシートを積層してカットする方法を採用することができる。
【００３４】
なお、本実施の形態における電子部品１０の溝１ａ及び１ｂは、種々の方法を用いて形成することができるが、本実施の形態においては、セラミックグリーンシートを切断して個々の電子部品素子１にする際、同時に溝１ａ及び１ｂを形成することがリードタイムの短縮化の観点から推奨される。
【００３５】
次に、図７乃至図１０を用いてセラミックグリーンシートの切断方法について説明する。図７（ａ）には、例えば積層セラミックコンデンサ用のセラミックグリーンシート４の上面が示されており、このセラミックグリーンシート４は従来と同じである。図７（ｂ）に、図７（ａ）における部分５の拡大図を示す。図７（ｂ）において、斜線が付された部分が１つの電子部品素子１のための領域を表している。また、溝１ａ及び１ｂのためのラインも位置関係を示すために示されている。但し、この段階においては溝１ａ及び溝１ｂは形成されていない。なお、セラミックグリーンシート４上には、裁断の仮想縦ライン６（一点鎖線）及び仮想横ライン７（二点鎖線）が予め形成されており、仮想縦ライン６に沿ってカットすることにより、以下で説明するように溝１ａ及び１ｂが形成され、仮想横ライン７に沿って通常どおりカットすることにより、電子部品素子１が分離される。
【００３６】
図７（ｂ）における矢印Ｃの方向から見た状態を図７（ｃ）に示す。このように、セラミックグリーンシート４を積層して積層体４'を構成した後、溝形成用凸部１３を有する圧縮成型用金型１４上に積層体４'を載置する。溝形成用凸部１３は、およそ直方体であり、その高さは上で述べた深さＸ、幅は上で述べた幅Ｙに応じて決定されている。なお、図７（ｃ）では積層体４'の下面のみに圧縮成型用金型１４を配置しているが、上面にも同様の溝形成用凸部１３を有する圧縮成型用金型１４を反転させ且つ位置を合わせて配置して、上下から圧縮すれば図７（ｄ）に示すような積層体４'が形成される。すなわち、上下に溝１ａ及び１ｂが形成される。但し、縦の側面にはまだ溝は形成されていない。
【００３７】
なお、上面については平坦な圧縮成型用金型を配置し、下面には溝形成用凸部１３を有する圧縮成型用金型１４を配置して上下に圧縮すれば、図７（ｅ）のように、下面にのみ溝１ａ及び１ｂが形成された積層体４"が構成される。積層体４"に対する後の工程については後で説明する。
【００３８】
次に、電子部品素子１の縦の側面に溝１ａ及び１ｂを形成する方法について説明する。本実施の形態においては、作業効率向上の観点から、カットと同時に電子部品素子１の縦の側面に溝１ａ及び１ｂを形成するように、特殊な形状の刃９を有するカッター８を用いる。
【００３９】
図８（ａ）にカッター８の刃９の外形を示す。刃９には、複数の溝形成用凸部９ａが溝１ａと溝１ｂの間隔に合致するように設けられている。溝部形成用凸部９ａの、刃９からの高さは上で述べた深さＸ、幅は上で述べた幅Ｙに応じて決定されている。
【００４０】
そして図７（ｂ）に示した仮想縦ライン６に刃９を合わせてカッター８にて積層体４'を切断する。この様子を図８（ｂ）及び（ｃ）に示す。図８（ｂ）は、カッター９によって切断した際における、溝１ａ又は１ｂに沿った側断面図を示す。積層体４'は、カッター８の刃９によって左右に分割されており、刃９の溝部形成用凸部９ａによって積層体４'の縦方向の側面に溝１ａ又は１ｂが形成されている。なお、積層体４'には、既に溝形成用凸部１３によって形成されている上面及び下面の溝１ａ又は１ｂも点線にて示されている。
【００４１】
図８（ｃ）は、図８（ｂ）に示した積層体４'のうち右側の積層体４'を取り除いて右側面から見た状態を示している。図８（ｃ）では、取り除いた積層体４'を点線で示している。図８（ｃ）で分かるように、溝部形成用凸部９ａの間隔は必ずしも均等ではなく、溝１ａと溝１ｂの間隔は、１つの電子部品素子１内における溝１ａ及び１ｂの間隔と、異なる電子部品素子１の間にある溝１ａ及び１ｂの間隔との２種類存在するので、それに合致するように溝部形成用凸部９ａの間隔は設定されている。
【００４２】
なお、図７（ｅ）の積層体４"のように下面にのみ溝１ａ又は１ｂが形成される場合には、図９（ａ）及び（ｂ）に示すようなカッター１５を用いる。図９（ａ）は図８（ｂ）と同じ方向から見た側面図であり、カッター１５は、溝１ａ及び１ｂを形成するための溝形成用凸部１７を有する。溝形成用凸部１７は、図８（ａ）乃至（ｃ）で示した溝形成用凸部９ａのように刃９にのみ形成されているのではなく、刃１６及びカッター１５の土台部分にも形成されている。刃１６に設けられている溝形成用凸部１７については積層体４"の縦の側面に溝１ａ及び１ｂを形成するために用いられる。また、カッター１５の土台部分に形成されている溝形成用凸部１７は、積層体４"の上面における溝１ａ及び１ｂを形成するために用いられる。すなわち図７（ｃ）のような状態において、図９（ａ）及び（ｂ）に示すカッター１５を用いれば、上面及び両側面に溝１ａ及び１ｂが一度に形成される。
【００４３】
以上のように、グリーンシート４の裁断と同時に溝１ａ及び１ｂが形成され、作業効率が向上する。
【００４４】
カッター８又は１５を使用してグリーンシート４の裁断を行う場合には、図１０（ａ）及び（ｂ）に示されるように、グリーンシート４の所定の位置に予め位置合わせのためのポイント１１を設け、カッター８又は１５の対応する位置に設けられた赤外線等の検出器１２でポイント１１を検出する。これによって、カッター８の刃９又はカッター１５の刃１６が、仮想縦ライン６に合わせられ、グリーンシート４は適切に裁断される。そして、カッター８の刃９に設けれた溝形成用凸部９ａ又はカッター１５の刃１６に設けられた溝形成用凸部１７が予め圧縮成型用金型１４の溝形成用凸部１３により形成された溝１ａ及び１ｂと連結するようにグリーンシート４は切断される。
【００４５】
このようなカッター８又はカッター１５を使用することにより、歩留まりよく、耐久性に優れた部品を得ることができる。特に積層セラミックコンデンサを製造する場合、安定した静電容量を保持した状態で歩留まりよく製造することができる。
【００４６】
なお、本実施の形態は種々の電子部品に適用でき、特に、チップの両端に外部電極を有していればその用途は制限されず、例えば積層セラミックコンデンサ、インダクタ、コモンモードチョークコイル、アレイ等、種々の用途に適用することができる。特に０６０３形状や０４０２形状のような微小部品において、電極間の短絡不良や、チップ立ち（マンハッタン現象）のような装着不良を可及的に抑制することができる。
【００４７】
以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。特に、例えば製造に用いられる機器については上で述べた構造を有する電子部品を製造できるようにするものであればどのようなものであってもよい。
【図面の簡単な説明】
【００４８】
【図１】従来技術の導電性ペースト塗布方法を説明するための図である。
【図２】従来技術の導電性ペースト塗布方法を説明するための図である。
【図３】従来技術における電子部品の側面図である。
【図４】（ａ）は本実施の形態に係る電子部品の側面図であり、（ｂ）はその上面図である。
【図５】本実施の形態に係る電子部品の電子部品素子の斜視図である。
【図６】図４（ｂ）におけるＡＡ'面における断面図である。
【図７】（ａ）はグリーンシートの上面図、（ｂ）はグリーンシートの一部分の拡大図、（ｃ）（ｂ）の側面図、（ｄ）積層体４'の側面図、（ｅ）積層体４"の側面図である。
【図８】（ａ）は切断に用いるカッターの刃の斜視図、（ｂ）はグリーンシートをカッターによって切断する際における断面図、（ｃ）（ａ）の側面図である。
【図９】（ａ）は切断に用いるカッターの側面図、（ｂ）はカッターの上面図を示す図である。
【図１０】（ａ）及び（ｂ）はカッターの位置合わせを行う機構を説明するための図である。
【符号の説明】
【００４９】
１  電子部品素子    ２  外部電極
１ａ，１ｂ  溝    ４  グリーンシート    ４'，４"  積層体
【図１】
2007067026.tif 000003
【図２】
2007067026.tif 000004
【図３】
2007067026.tif 000005
【図４】
2007067026.tif 000006
【図５】
2007067026.tif 000007
【図６】
2007067026.tif 000008
【図７】
2007067026.tif 000009
【図８】
2007067026.tif 000010
【図９】
2007067026.tif 000011
【図１０】
2007067026.tif 000012