(57)【要約】      （修正有）【課題】２００℃以上の環境温度でも実用上十分な電流増幅率を確保できるバイポーラトランジスタ、わけても小型な電力用バイポーラトランジスタを提供する。【解決手段】ベースのアクセプタ濃度勾配をコレクタ層端に比較してエミッタ層端で大きくした。また、エミッタ層およびベース層からなる第１のメサ構造と、ベース層およびコレクタ層からなる第２のメサ構造との距離（Ｌ２）を３μｍ以上９μｍ以下とした。さらに、ベース層を均一なアクセプタ濃度を有する第１のｐ型ベース層と、深さ方向に濃度傾斜を有する第２のｐ型ベース層から構成した。これらの手段により、電流増幅率を確保でき、小型化に適した高温対応電力用バイポーラトランジスタ。【選択図】  図１
2007287782.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体からなるコレクタ層、ｐ型半導体からなるベース層、及びｎ型半導体からなるエミッタ層が順次積層され、且つ
前記エミッタ層及び前記ベース層を有する第１のメサ構造を有し、且つ
前記ベース層におけるアクセプタ密度の、前記半導体層の積層方向に対しての、深さ方向の勾配が、前記コレクタ層の端部に比較して前記エミッタ層の端部で大きいことを特徴とするメサ型バイポーラトランジスタ。
【請求項２】
前記ベース層及び前記コレクタ層を有する第２のメサ構造を、更に、有し、且つ、
前記第１のメサ構造における側面と前記第２のメサ構造における側面との最短距離が３μｍ以上９μｍ以下であることを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項３】
前記ベース層が、均一な密度のアクセプタを有する第１のｐ型ベース層と、密度が前記均一な密度以上で、深さ方向に密度の傾斜を有するアクセプタを有する第２のｐ型ベース層からなることを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項４】
前記ベース層が、均一な密度のアクセプタを有する第１のｐ型ベース層と、密度が前記均一な密度以上で、深さ方向に密度の傾斜を有するアクセプタを有する第２のｐ型ベース層からなることを特徴とする請求項２に記載のメサ型バイポーラトランジスタ。
【請求項５】
前記第１のメサ構造における側面と前記第２のメサ構造における側面との最短距離が、前記第１のｐ型ベース層中の電子の拡散長以上離なれていることを特徴とする請求項２に記載のメサ型バイポーラトランジスタ。
【請求項６】
前記第１のメサ構造における側面と前記第２のメサ構造における側面との最短距離が、前記第１のｐ型ベース層中の電子の拡散長以上離なれていることを特徴とする請求項４に記載のメサ型バイポーラトランジスタ。
【請求項７】
前記ベース層は、一つの方向で、前記エミッタ層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のベース層上に前記エミッタ層を有し、且つ
前記ベース層におけるアクセプタ密度の、前記半導体層の積層方向に対しての、深さ方向の勾配が、前記コレクタ層の端部に比較して前記エミッタ層の端部で大きいことを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項８】
前記ベース層は、前記コレクタ層上に形成された第１のベース層とこの上部に形成された第２のベース層とを有し、
前記第２のベース層は、一つの方向で、前記エミッタ層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のベース層上に前記エミッタ層を有し、且つ
前記ベース層におけるアクセプタ密度の、前記半導体層の積層方向に対しての、深さ方向の勾配が、前記コレクタ層の端部に比較して前記エミッタ層の端部で大きいことを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項９】
前記コレクタ層は、一つの方向で前記ベース層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のコレクタ層上に前記ベース層を有し、
前記ベース層は、前記幅を狭められた方向と同じ方向で、前記エミッタ層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のベース層上に前記エミッタ層を有し、且つ
前記ベース層におけるアクセプタ密度の、前記半導体層の積層方向に対しての、深さ方向の勾配が、前記コレクタ層の端部に比較して前記エミッタ層の端部で大きいことを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項１０】
前記コレクタ層は、一つの方向で前記ベース層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のコレクタ層上に前記ベース層を有し、
前記ベース層は、前記コレクタ層上に形成された第１のベース層とこの上部に形成された第２のベース層とを有し、
前記第２のベース層は、前記幅を狭められた方向と同じ方向で、前記エミッタ層に接する側に、幅の狭い領域となされ、且つこの幅の狭い領域のベース層上に前記エミッタ層を有し、且つ
前記ベース層におけるアクセプタ密度の、前記半導体層の積層方向に対しての、深さ方向の勾配が、前記コレクタ層の端部に比較して前記エミッタ層の端部で大きいことを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項１１】
前記コレクタ層はｎ型ＳｉＣ層、前記ベース層はｐ型ＳｉＣ層、及び前記エミッタ層はｎ型ＳｉＣ層であることを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項１２】
前記コレクタ層はｎ型ＳｉＣ層、前記ベース層はｐ型ＳｉＣ層、及び前記エミッタ層はｎ型ＳｉＣ層であることを特徴とする請求項２に記載のメサ型バイポーラトランジスタ。
【請求項１３】
前記コレクタ層がｎ型ＳｉＣ基板に搭載されていることを特徴とする請求項１１に記載のメサ型バイポーラトランジスタ。
【請求項１４】
前記コレクタ層はｎ型ＧａＮ層、前記ベース層はｐ型ＧａＮ層、及び前記エミッタ層はｎ型ＧａＮ層であることを特徴とする請求項１に記載のメサ型バイポーラトランジスタ。
【請求項１５】
前記コレクタ層はｎ型ＧａＮ層、前記ベース層はｐ型ＧａＮ層、及び前記エミッタ層はｎ型ＧａＮ層であることを特徴とする請求項２に記載のメサ型バイポーラトランジスタ。
【請求項１６】
前記コレクタ層がｎ型ＧａＮ基板に搭載されていることを特徴とする請求項１１に記載のメサ型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイポーラトランジスタ、わけても小型な電力用バイポーラトランジスタに関するものである。本発明によれば、２００℃以上の環境温度でも実用上十分な電流増幅率を確保することが出来る。
【背景技術】
【０００２】
従来の高温動作可能なパワーバイポーラトランジスタは、半導体材料としてＳｉＣを用い、コレクタ層、ベース層及びエミッタ層が図２に示すように配置されている。代表的な例として、図２は装置の縦断面構造図を例示した。ｎ型基板１０１上に、２×１０15ｃｍ-3程度のドナー密度を有するコレクタ層１０２、１×１０17ｃｍ-3程度のアクセプタ密度を有するベース層１０３、１×１０19ｃｍ-3程度のドナー密度を有するエミッタ層１０４がエピタキシャル成長される。こうした積層体に、エミッタ層１０４およびベース層１０３からなる第１のメサ構造１１１、ならびにベース層１０３およびコレクタ層１０２からなる第２のメサ構造１１２を形成する。この後、イオン打込みならびに活性化アニールにより高濃度アクセプタを発生させたベースコンタクト領域１１３を介してベース電極１０７を、上記エミッタ層１０４に直接エミッタ電極１０６を、ｎ型ＳｉＣ基板１０１裏面に直接コレクタ電極１０７を設けた構造としていた。尚、１０５はコレクタ層１０２内の電界が第２のメサ構造１１２に集中するのを緩和するためにアクセプタイオン打込みを行ったアイソレーション領域、１０９は層間絶縁膜、１１０は配線である。これまでの構造の代表的な例は、アイ・イー・イー・イー・エレクトロン・デバイス・レターズ第２４巻第６号第３９６頁から第３９８頁（２００３年）に見られる。
【０００３】
【非特許文献１】アイ・イー・イー・イー・エレクトロン・デバイス・レターズ第２４巻第６号第３９６頁から第３９８頁（２００３年）ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ  ｖｏｌ．２４  ｎｏ．６  ｐｐ．３９６−３９８（２００３）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述の図２に例示した従来例では、エミッタ層１０４からベース層１０３に注入された電子（図２では黒丸で図示）のうち、活性化アニール後も結晶欠陥が残留するベースコンタクト領域１１３で再結合して消失する割合が無視できない。このため、ベースコンタクト領域１１３が電子の吸い込み口として作用し、そこでの電子濃度が零となるため、ベースコンタクト領域１１３方向へ電子濃度勾配が発生する。その結果、エミッタ層１０４からベース層１０３に注入された電子のかなりの割合がベースコンタクト領域１１３方向へ拡散し再結合することになり、該第１のメサ構造１１１における側面とベースコンタクト領域１１３との最短距離Ｌ１が３μｍ以下になると、電流増幅率が３５から５まで低下してしまっていた。このため、電流増幅率の確保とトランジスタサイズの小型化が両立できないという第１の難点があった。
【０００５】
また、従来技術では、第１のメサ構造１１１の側面と第２のメサ構造１１２の側面との最短距離Ｌ２の最適範囲が規定されていないという第２の難点があった。Ｌ２が小さいとエミッタ層１０４からベース層１０３に注入された電子のうち、第２のメサ構造１１２の側面へ拡散する。この為、そこで再結合して消失する電子の割合が無視できず、電流増幅率が低下してしまう。一方、Ｌ２が大きいとトランジスタサイズが大きくなってしまう。
【０００６】
又、図３に、図２に対応する代表的な平面図を例示する。尚、符号は図２と同様である。こうした例においては、ベース電極１０７および配線１１０がエミッタ電極１０６および配線１１０の周囲を取り囲まない構造の場合、Ｌ２はベース電極１０７および配線１１０が存在しない領域において定義される。
【０００７】
本発明は、上記２つの難点を解決するためになされたもので、実用上十分な電流増幅率を確保でき、小型化に適した高温対応電力用バイポーラトランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記第１の課題を解決するために、ｎ型半導体からなるコレクタ層、ｐ型半導体からなるベース層、ｎ型半導体からなるエミッタ層が順次積層され、該エミッタ層および該ベース層からなるメサ構造を有するメサ型バイポーラトランジスタにおいて、該ベース層におけるアクセプタ密度の深さ方向の勾配が該コレクタ層端に比較して該エミッタ層端で大きくしたものである。
【０００９】
上記第２の課題を解決するために、ｎ型半導体からなるコレクタ層、ｐ型半導体からなるベース層、ｎ型半導体からなるエミッタ層が順次積層され、該エミッタ層および該ベース層からなる第１のメサ構造、ならびに該ベース層および該コレクタ層からなる第２のメサ構造を有するメサ型バイポーラトランジスタにおいて、該ベース層におけるアクセプタ密度の深さ方向の勾配が該コレクタ層端に比較して該エミッタ層端で大きく、かつ、該第１のメサ構造における側面と該第２のメサ構造における側面との最短距離を３μｍ以上９μｍ以下としたものである。この最短距離は第１のベース層における電子の拡散長に実質的に相当する。
【００１０】
さらに、上記第１および第２の難点の解決を、再現性に優れ、制御性よく実施するために、上記ベース層を均一な密度のアクセプタを有する第１のｐ型ベース層と、密度が該均一な密度以上で、深さ方向に密度の傾斜を有するアクセプタを有する第２のｐ型ベース層から構成したものである。
【００１１】
尚、本発明を適用する半導体材料として、ＳｉＣ或いはＧａＮなどを用いることが出来る。
【発明の効果】
【００１２】
本発明によれば、高温対応メサ型パワーバイポーラトランジスタにおいて、実用上十分な電流増幅率と小型化を両立できる効果がある。更に、その構造を再現性・制御性良く実現できる。
【発明を実施するための最良の形態】
【００１３】
具体的な実施の形態を例示するに先立って、本発明の諸手段の効果を、図１、および図４から図６を用いて概説する。
【００１４】
図１は、上記第１の難点を解決するための手段および上記第２の難点を解決するための手段を合わせて用いたメサ型バイポーラトランジスタの縦断面構造図である。例えば、ＳｉＣ基板１上に、ＳｉＣからなるコレクタ層２、ｐ型ＳｉＣからなるベース層３、ｎ型ＳｉＣからなるエミッタ層４が積層されて存在し、エミッタ層４とベース層３とによりメサ構造１１が形成されている。又、オーミック電極はエミッタ電極６がエミッタ層４に直接、コレクタ電極８がＳｉＣ基板１裏面に直接、ベース電極７がＡｌイオン打込みにより形成したベースコンタクト領域１３を介して形成されている。符号１０は配線である。尚、本構造のより具体的な構成例は、実施例において詳述される。
【００１５】
図５に、ベース層３における深さ方向のアクセプタ密度分布を示す。図５に見られるように、アクセプタ密度勾配がコレクタ層２端に比較してエミッタ層４端で高くなっている。エミッタ層４からベース層３に注入された電子は、ベース層３中エミッタ層４端における数ｋＶ／ｃｍに及ぶ強い内蔵電界により深さ方向に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４からベース層３に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在するベース層３内で再結合する分を除いてコレクタ層２へ到達できる。このため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。このことから、実用上十分な電流増幅率と小型化を両立させたバイポーラトランジスタを実現できる。
【００１６】
又、図１では図２に示した従来技術と同様、第１のメサ構造１１と第２のメサ構造１２を形成している。ここで、エミッタ層４、ベース層３、コレクタ層２の材料として２００℃以上の環境温度で動作可能なＳｉＣおよびＧａＮを考えると、エミッタ層４内の最高ドナー密度が３×１０１９ｃｍ−３程度である。一方、コレクタ層２のドナー密度は耐圧保持と低抵抗化の観点から１０１６ｃｍ−３台とせざるを得ないことを考慮すると、逆方向電圧印加時にベース層３が空乏化しエミッタ層４とコレクタ層２がパンチスルーするのを回避し、かつ数十以上の電流増幅率を確保するためのベース層３におけるアクセプタ密度は１０１７ｃｍ−３台となる。この場合、ベース層３内の電子の拡散距離は３μｍ未満であるため、Ｌ２を３μｍ以上とすることにより、エミッタ層４からベース層３に注入された電子は、第２のメサ構造１２における側面方向へ拡散しない。
【００１７】
一方、Ｌ２を大きくすると、トランジスタサイズの小型化に不利となるため、Ｌ２の上限をベース層３における電子の数がほぼ零となる距離として、拡散距離の３倍である９μｍとした。以上より、第１、第２のメサ構造を有するバイポーラトランジスタにおいても、実用上十分な電流増幅率と小型化を両立させたバイポーラトランジスタを実現できる。
【００１８】
次に、本発明の別な形態を、図４及び図６に例示する。図４は装置の縦断面図、図６は、エミッタとコレクタとの間のベース層でのアクセプタ密度分布を示す。ＳｉＣ基板１上に、ｎ型ＳｉＣからなるコレクタ層２、ｐ型ＳｉＣからなる第１のベース層１４、ｐ型ＳｉＣからなる第２のベース層１５、ｎ型ＳｉＣからなるエミッタ層４が存在し、エミッタ層４とベース層３とによりメサ構造１１が形成されている。符号１０は配線である。尚、本構造のより具体的な構成例は、実施例において詳述される。
【００１９】
本例では、上記ベース層を均一な密度のアクセプタを有する第１のｐ型ベース層１４と、密度が該均一な密度以上で、深さ方向に密度の傾斜を有するアクセプタを有する第２のｐ型ベース層１５から構成する。このことにより、図６に例示する簡潔な構成によって、図５に示したような複雑なアクセプタ密度分布をベース層３において実現する場合の制御性を向上させ、量産ばらつきに起因した再現性の低下を回避させることができる。
【００２０】
つぎに、図面を参照しながら本発明のメサ型バイポーラトランジスタの具体例をその製造工程とともに説明をする。
【００２１】
＜実施例１＞
本発明の第１の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタとその製造工程を図１、図５、及び図７から図１３を用いて説明する。
【００２２】
図１は本発明の第１の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタの縦断面構造図、図１３はその平面図である。両図で符号は同様に用いられている。ｎ型ＳｉＣ基板（（０００１）Ｓｉ面、ドナー（Ｎ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＳｉＣ（厚さ１５μｍ、ドナー（Ｎ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＳｉＣ（厚さ１μｍ）からなるベース層３、ｎ型ＳｉＣ（厚さ１μｍ、ドナー（Ｎ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が形成されている。そして、エミッタ層４とベース層３とによりメサ構造１１が形成されている。また、オーミック電極はエミッタ電極（Ｎｉ／Ｔｉ）６がエミッタ層４に直接、コレクタ電極（Ｎｉ／Ｔｉ）８がＳｉＣ基板１裏面に直接、ベース電極（Ｔｉ／Ａｌ）７がＡｌイオン打込みにより形成したベースコンタクト領域（平均Ａｌ濃度１×１０１９ｃｍ−３）１３を介して形成されている。
【００２３】
ここで、ベース層３におけるアクセプタ密度は、エミッタ層４端でのアクセプタ（Ａｌ）濃度が３×１０１8ｃｍ−３、コレクタ層２端でのアクセプタ（Ａｌ）濃度が８×１０１６ｃｍ−３とし、深さ方向のアクセプタ密度分布を図５に示すように、アクセプタ密度勾配がコレクタ層２端に比較してエミッタ層４端で高くしている。このアクセプタ密度分布が形成するベース層３内のエミッタ層４近傍の強い内蔵電界により、エミッタ層４からベース層３に注入された電子は、ベース層３のコレクタ層２端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４からベース層３に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在するベース層３内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００２４】
尚、電子の横方向拡散を完全に抑制する目的で内蔵電界をベース層４内でかけ続けることも可能であるが、ベース層４内のコレクタ層２端におけるアクセプタ密度がコレクタ層２におけるドナー密度と同程度あるいは以下となり、ベース・コレクタ間耐圧がベース層に空乏層の延びるパンチスルーで決定されて低くなってしまう。そこで、本実施例ではベース層４内のアクセプタ密度勾配に変化を設け、ベース・コレクタに逆バイアスが印加されてもベースパンチスルーにより耐圧が劣化しないよう、ベース層４内のコレクタ層２端におけるアクセプタ密度を高く維持している。
【００２５】
以下、図１及び図１３に示したｎｐｎ型ＳｉＣバイポーラトランジスタの製造工程の例を図７から図１２に示す縦断面構造図を用いて説明する。
はじめに、ｎ型ＳｉＣ基板１上にｎ型ＳｉＣコレクタ層２、ｐ型ＳｉＣベース層３、ｎ型ＳｉＣエミッタ層４を化学的気相成長法によりエピタキシャル成長させる（図７）。
【００２６】
次に、ＳｉＯ２膜９を堆積させ、ホトリソグラフィー及びＳｉＯ２ドライエッチング後、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。そして、ＳｉＯ２パタンをマスクに、ｎ型ＳｉＣエミッタ層４と、ｐ型ＳｉＣベース層３の一部をドライエッチングにより第１のメサ加工を行う（図８）。
【００２７】
続いて、ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングによりＳｉＯ２パタンを形成し、ベースコンタクト領域１３へのＡｌイオン打込みを行う（図９）。
【００２８】
その後、ＳｉＯ２をフッ酸により除去し、１５００℃でのアニールを施してベースコンタクト領域１３内のアクセプタを活性化する。そして、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。続いて、ベース層３の残りとコレクタ層２の一部をドライエッチングにより第２のメサ加工を行う。ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積した後はＳｉＣ基板１の裏面にコレクタ電極８を堆積させる（図１０）。
【００２９】
試料を電極金属堆積装置から取り出し、ホトリソグラフィー及びＳｉＯ２ドライエッチを行い、エミッタ層４上部のＳｉＯ２を開口させた後、エミッタ電極６を堆積ならびにリフトオフにより形成する（図１１）。
【００３０】
次に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ベースコンタクト領域１３上にベース電極７を堆積ならびにリフトオフにより形成後、エミッタ電極６、ベース電極７、コレクタ電極８のアロイを１０００℃にて同時に行った（図１２）。
【００３１】
最後に、ＳｉＯ２膜９を堆積し、ホトリソグラフィー及びＳｉＯ２ドライエッチングを用いて、必要箇所のホトレジストを除去する。この後、Ａｌ配線１０、１０’、１０’’の堆積を行い、ホトリソグラフィー及びＡｌドライエッチングを経て、配線を完成させる。こうして、図１に示すメサ型バイポーラトランジスタが作製できる。
【００３２】
本実施例によれば、アクセプタ密度勾配が生成するベース層３内の内蔵電界により、実用上十分な電流増幅率と小型化を両立させた高温対応ＳｉＣメサ型ｎｐｎバイポーラトランジスタを実現できる効果がある。
【００３３】
＜実施例２＞
本発明の第２の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタとその製造工程を図１、図５、及び図１３を用いて説明する。
【００３４】
本発明の第２の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタの縦断面構造図は図１と同様である。又、図１３はその平面図である。ｎ型ＳｉＣ基板（（０００１）Ｓｉ面、ドナー（Ｎ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＳｉＣ（厚さ１５μｍ、ドナー（Ｎ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＳｉＣ（厚さ１μｍ）からなるベース層３、ｎ型ＳｉＣ（厚さ１μｍ、ドナー（Ｎ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が存在し、エミッタ層４とベース層３とにより第１のメサ構造１１、ベース層４とコレクタ層２とにより第２のメサ構造１２が形成されている。又、オーミック電極は、エミッタ電極（Ｎｉ／Ｔｉ）６がエミッタ層４に直接、コレクタ電極（Ｎｉ／Ｔｉ）８がＳｉＣ基板１裏面に直接、ベース電極（Ｔｉ／Ａｌ）７がＡｌイオン打込みにより形成したベースコンタクト領域（平均Ａｌ濃度１×１０１９ｃｍ−３）１３を介して形成されている。
【００３５】
ここで、実施例１同様、ベース層３におけるアクセプタ密度は、エミッタ層４端でのアクセプタ（Ａｌ）濃度が３×１０１8ｃｍ−３、コレクタ層２端でのアクセプタ（Ａｌ）濃度が８×１０１６ｃｍ−３とし、深さ方向のアクセプタ密度分布を図５に示すように、アクセプタ密度勾配がコレクタ層２端に比較してエミッタ層４端で高くしている。このアクセプタ密度分布が形成するベース層３内のエミッタ層４近傍の強い内蔵電界により、エミッタ層４からベース層３に注入された電子は、ベース層３のコレクタ層２端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４からベース層３に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在するベース層３内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００３６】
尚、電子の横方向拡散を完全に抑制する目的で内蔵電界をベース層４内でかけ続けることも可能であるが、ベース層４内のコレクタ層２端におけるアクセプタ密度がコレクタ層２におけるドナー密度と同程度あるいは以下となり、ベース・コレクタ間耐圧がベース層に空乏層の延びるパンチスルーで決定されて低くなってしまう。そこで、本実施例ではベース層４内のアクセプタ密度勾配に変化を設け、ベース・コレクタに逆バイアスが印加されてもベースパンチスルーにより耐圧が劣化しないよう、ベース層４内のコレクタ層２端におけるアクセプタ密度を高く維持している。
【００３７】
又、上記アクセプタ密度分布を採用しても、第１のメサ構造１１の側面と第２のメサ構造１２の側面との最短距離Ｌ２を３μｍ以上とすることにより、エミッタ層４からベース層３に注入され、内蔵電界で加速された電子が、内蔵電界が弱くなるコレクタ層２近傍に近づいても、第２のメサ構造１２の側面方向へ拡散し、再結合により電流増幅率を低下させる問題が回避できる。Ｌ２は３μｍ以上であれば本効果が十分に得られるものの、トランジスタサイズとのトレードオフとなるため、本効果が飽和する上限値を考慮してＬ２は９μｍ以下が適当である。
【００３８】
尚、本実施例のメサ型バイポーラトランジスタの製造工程は実施例１と同じであるので、その説明は割愛する。
【００３９】
本実施例によれば、アクセプタ密度勾配が生成するベース層３内の内蔵電界により、実用上十分な電流増幅率と小型化を両立させた高温対応ＳｉＣメサ型ｎｐｎバイポーラトランジスタを実現できる効果がある。
【００４０】
＜実施例３＞
本発明の第３の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタとその製造工程を図１、図５、および図１０から図１３を用いて説明する。
【００４１】
本発明の第３の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタの縦断面構造図は図１と同様である。そして、図１３はその平面図である。ｎ型ＧａＮ基板（（０００１）Ｇａ面、ドナー（Ｓｉ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＧａＮ（厚さ１５μｍ、ドナー（Ｓｉ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＧａＮ（厚さ１μｍ）からなるベース層３、ｎ型ＧａＮ（厚さ１μｍ、ドナー（Ｓｉ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が存在し、エミッタ層４とベース層３とによりメサ構造１１が形成されている。又、オーミック電極はエミッタ電極（Ｔｉ／Ａｌ）６がエミッタ層４に直接、コレクタ電極（Ｔｉ／Ａｌ）８がＧａＮ基板１裏面に直接、ベース電極（Ｐｄ／Ａｌ）７がＭｇイオン打込みにより形成したベースコンタクト領域（平均Ｍｇ濃度１×１０１９ｃｍ−３）１３を介して形成されている。
【００４２】
ここで、ベース層３におけるアクセプタ密度は、エミッタ層４端でのアクセプタ（Ｍｇ）濃度が３×１０１8ｃｍ−３、コレクタ層２端でのアクセプタ（Ｍｇ）濃度が８×１０１６ｃｍ−３とし、深さ方向のアクセプタ密度分布を図５に示すように、アクセプタ密度勾配がコレクタ層２端に比較してエミッタ層４端で高くしている。このアクセプタ密度分布が形成するベース層３内のエミッタ層４近傍の強い内蔵電界により、エミッタ層４からベース層３に注入された電子は、ベース層３のコレクタ層２端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４からベース層３に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在するベース層３内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００４３】
尚、電子の横方向拡散を完全に抑制する目的で内蔵電界をベース層４内でかけ続けることも可能であるが、ベース層４内のコレクタ層２端におけるアクセプタ密度がコレクタ層２におけるドナー密度と同程度あるいは以下となり、ベース・コレクタ間耐圧がベース層に空乏層の延びるパンチスルーで決定されて低くなってしまう。そこで、本実施例ではベース層４内のアクセプタ密度勾配に変化を設け、ベース・コレクタに逆バイアスが印加されてもベースパンチスルーにより耐圧が劣化しないよう、ベース層４内のコレクタ層２端におけるアクセプタ密度を高く維持している。
【００４４】
以下、図１及び図１３に示したｎｐｎ型ＧａＮバイポーラトランジスタの製造工程の例を図７から図１２に示す縦断面構造図を用いて説明する。
【００４５】
はじめに、ｎ型ＧａＮ基板１上にｎ型ＧａＮコレクタ層２、ｐ型ＧａＮベース層３、ｎ型ＧａＮエミッタ層４を化学的気相成長法によりエピタキシャル成長させる（図７）。
【００４６】
次に、ＳｉＯ２膜９を堆積させ、ホトリソグラフィーおよびＳｉＯ２ドライエッチング後、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。そして、ＳｉＯ２パタンをマスクに、ｎ型ＧａＮエミッタ層４と、ｐ型ＧａＮベース層３の一部をドライエッチングにより第１のメサ加工を行う（図８）。
【００４７】
続いて、ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングによりＳｉＯ２パタンを形成し、ベースコンタクト領域１３へのＭｇイオン打込みを行う（図９）。
【００４８】
その後、ＳｉＯ２をフッ酸により除去し、１５００℃でのアニールを施してベースコンタクト領域１３内のアクセプタを活性化する。そして、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。続いて、ベース層３の残りとコレクタ層２の一部をドライエッチングにより第２のメサ加工を行う。ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積した後はＧａＮ基板１の裏面にコレクタ電極を堆積させる（図１０）。
【００４９】
試料を電極金属堆積装置から取り出し、ホトリソグラフィーおよびＳｉＯ２ドライエッチを行い、エミッタ層４上部のＳｉＯ２を開口させた後、エミッタ電極６を堆積ならびにリフトオフにより形成する（図１１）。
【００５０】
次に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ベースコンタクト領域１３上にベース電極７を堆積ならびにリフトオフにより形成後、エミッタ電極６、ベース電極７、コレクタ電極８のアロイを１０００℃にて同時に行った（図１２）。
【００５１】
最後に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去後、Ａｌ配線の堆積を行い、ホトリソグラフィーおよびＡｌドライエッチングを経て、図１に示すメサ型バイポーラトランジスタが作製できる。
【００５２】
本実施例によれば、アクセプタ密度勾配が生成するベース層３内の内蔵電界により、実用上十分な電流増幅率と小型化を両立させた高温対応ＧａＮメサ型ｎｐｎバイポーラトランジスタを実現できる効果がある。
【００５３】
＜実施例４＞
本発明の第４の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタとその製造工程を図１、図５、及び図１３を用いて説明する。
【００５４】
本発明の第４の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタの縦断面構造図は図１と同様である。そして、図１３はその平面図である。ｎ型ＧａＮ基板（（０００１）Ｇａ面、ドナー（Ｓｉ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＧａＮ（厚さ１５μｍ、ドナー（Ｓｉ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＧａＮ（厚さ１μｍ）からなるベース層３、ｎ型ＧａＮ（厚さ１μｍ、ドナー（Ｓｉ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が存在し、エミッタ層４とベース層３とにより第１のメサ構造１１、ベース層４とコレクタ層２とにより第２のメサ構造１２が形成されている。また、オーミック電極はエミッタ電極（Ｔｉ／Ａｌ）６がエミッタ層４に直接、コレクタ電極（Ｔｉ／Ａｌ）８がＧａＮ基板１裏面に直接、ベース電極（Ｐｄ／Ａｌ）７がＭｇイオン打込みにより形成したベースコンタクト領域（平均Ｍｇ濃度１×１０１９ｃｍ−３）１３を介して形成されている。そして、
ここで、実施例１同様、ベース層３におけるアクセプタ密度は、エミッタ層４端でのアクセプタ（Ｍｇ）濃度が３×１０１8ｃｍ−３、コレクタ層２端でのアクセプタ（Ｍｇ）濃度が８×１０１６ｃｍ−３とし、深さ方向のアクセプタ密度分布を図５に示すように、アクセプタ密度勾配がコレクタ層２端に比較してエミッタ層４端で高くしている。このアクセプタ密度分布が形成するベース層３内のエミッタ層４近傍の強い内蔵電界により、エミッタ層４からベース層３に注入された電子は、ベース層３のコレクタ層２端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４からベース層３に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在するベース層３内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００５５】
なお、電子の横方向拡散を完全に抑制する目的で内蔵電界をベース層４内でかけ続けることも可能であるが、ベース層４内のコレクタ層２端におけるアクセプタ密度がコレクタ層２におけるドナー密度と同程度あるいは以下となり、ベース・コレクタ間耐圧がベース層に空乏層の延びるパンチスルーで決定されて低くなってしまう。そこで、本実施例ではベース層４内のアクセプタ密度勾配に変化を設け、ベース・コレクタに逆バイアスが印加されてもベースパンチスルーにより耐圧が劣化しないよう、ベース層４内のコレクタ層２端におけるアクセプタ密度を高く維持している。
【００５６】
又、上記アクセプタ密度分布を採用しても、第１のメサ構造１１の側面と第２のメサ構造１２の側面との最短距離Ｌ２を３μｍ以上とすることにより、エミッタ層４からベース層３に注入され、内蔵電界で加速された電子が、内蔵電界が弱くなるコレクタ層２近傍に近づいても、第２のメサ構造１２の側面方向へ拡散し、再結合により電流増幅率を低下させる問題が回避できる。Ｌ２は３μｍ以上であれば本効果が十分に得られるものの、トランジスタサイズとのトレードオフとなるため、本効果が飽和する上限値を考慮してＬ２は９μｍ以下が適当である。
【００５７】
尚、本実施例のメサ型バイポーラトランジスタの製造工程は実施例１と同じであるので、その説明は割愛する。
【００５８】
本実施例によれば、アクセプタ密度勾配が生成するベース層３内の内蔵電界により、実用上十分な電流増幅率と小型化を両立させた高温対応ＧａＮメサ型ｎｐｎバイポーラトランジスタを実現できる効果がある。
【００５９】
＜実施例５＞
本発明の第５の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタとその製造工程を図４、図６、および図１４から図１９を用いて説明する。
【００６０】
図４は本発明の第５の実施例であるｎｐｎ型ＳｉＣバイポーラトランジスタの縦断面構造図、図１３はその平面図である。ｎ型ＳｉＣ基板（（０００１）Ｓｉ面、ドナー（Ｎ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＳｉＣ（厚さ１５μｍ、ドナー（Ｎ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＳｉＣ（厚さ０．６μｍ）からなる第１のベース層１４、ｐ型ＳｉＣ（厚さ０．４μｍ）からなる第２のベース層１５、ｎ型ＳｉＣ（厚さ１μｍ、ドナー（Ｎ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が存在し、エミッタ層４とベース層３とによりメサ構造１１が形成されている。又、オーミック電極はエミッタ電極（Ｎｉ／Ｔｉ）６がエミッタ層４に直接、コレクタ電極（Ｎｉ／Ｔｉ）８がＳｉＣ基板１裏面に直接、ベース電極（Ｔｉ／Ａｌ）７がＡｌイオン打込みにより形成したベースコンタクト領域（平均Ａｌ濃度１×１０１９ｃｍ−３）１３を介して形成されている。なお、ベースコンタクト領域は第２のベース層１５内にあり、第１のベース層１４との交わりはない。
【００６１】
ここで、第１のベース層１４および第２のベース層１５におけるアクセプタ密度は、図６に示す通りである。すなわち、第２のベース層１５において、エミッタ層４端でのアクセプタ（Ａｌ）濃度が３×１０１8ｃｍ−３、第１のコレクタ層１４端でのアクセプタ（Ａｌ）濃度が１×１０１７ｃｍ−３とし、深さ方向にアクセプタ密度が低下している。一方、第１のベース層１４において、アクセプタ（Ａｌ）密度は１×１０１７ｃｍ−３一定としている。
【００６２】
第２のベース層１５におけるアクセプタ密度分布が形成する強い内蔵電界により、エミッタ層４から第２のベース層１５に注入された電子は、第１のベース層１４端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４から第２のベース層１５に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在する第２のベース層１５および第１のベース層１４内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００６３】
以下、図４および図１３に示したｎｐｎ型ＳｉＣバイポーラトランジスタの製造工程の例を図１４から図１９に示す縦断面構造図を用いて説明する。
はじめに、ｎ型ＳｉＣ基板１上にｎ型ＳｉＣコレクタ層２、ｐ型ＳｉＣ第１のベース層１４、ｐ型ＳｉＣ第２のベース層１５、ｎ型ＳｉＣエミッタ層４を化学的気相成長法によりエピタキシャル成長させる（図１４）。
【００６４】
次に、ＳｉＯ２膜９を堆積させ、ホトリソグラフィーおよびＳｉＯ２ドライエッチング後、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。そして、ＳｉＯ２パタンをマスクに、ｎ型ＳｉＣエミッタ層４と、ｐ型ＳｉＣ第２のベース層１５の一部をドライエッチングにより第１のメサ加工を行う（図１５）。
【００６５】
続いて、ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングによりＳｉＯ２パタンを形成し、ベースコンタクト領域１３へのＡｌイオン打込みを行う（図１６）。
【００６６】
その後、ＳｉＯ２をフッ酸により除去し、１５００℃でのアニールを施してベースコンタクト領域１３内のアクセプタを活性化する。そして、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。続いて、第２のベース層１５の残りと、第１のベース層１４およびコレクタ層２の一部をドライエッチングにより第２のメサ加工を行う。ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積した後はＳｉＣ基板１の裏面にコレクタ電極８を堆積させる（図１７）。
【００６７】
試料を電極金属堆積装置から取り出し、ホトリソグラフィーおよびＳｉＯ２ドライエッチを行い、エミッタ層４上部のＳｉＯ２を開口させた後、エミッタ電極６を堆積ならびにリフトオフにより形成する（図１８）。
【００６８】
次に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ベースコンタクト領域１３上にベース電極７を堆積ならびにリフトオフにより形成後、エミッタ電極６、ベース電極７、コレクタ電極８のアロイを１０００℃にて同時に行った（図１９）。
【００６９】
最後に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去後、Ａｌ配線の堆積を行い、ホトリソグラフィーおよびＡｌドライエッチングを経て、図１に示すメサ型バイポーラトランジスタが作製できる。
【００７０】
本実施例によれば、耐圧保持層である第１のベース層と電界内蔵層である第２のベース層の組み合わせにより、実用上十分な電流増幅率と小型化を両立させた高耐圧・高温対応ＳｉＣメサ型ｎｐｎバイポーラトランジスタを、再現性ならびに制御性よく実現できる効果がある。
【００７１】
＜実施例６＞
本発明の第６の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタとその製造工程を図４、図６、および図１４から図１９を用いて説明する。
【００７２】
本発明の第６の実施例であるｎｐｎ型ＧａＮバイポーラトランジスタの縦断面構造図は図４と同様である。そして、図１３はその平面図である。ｎ型ＧａＮ基板（（０００１）Ｇａ面、ドナー（Ｓｉ）密度３×１０１８ｃｍ−３）１上に、ｎ型ＧａＮ（厚さ１５μｍ、ドナー（Ｓｉ）密度２×１０１６ｃｍ−３層）からなるコレクタ層２、ｐ型ＧａＮ（厚さ０．６μｍ）からなる第１のベース層１４、ｐ型ＧａＮ（厚さ０．４μｍ）からなる第２のベース層１５、ｎ型ＧａＮ（厚さ１μｍ、ドナー（Ｓｉ）密度３×１０１９ｃｍ−３）からなるエミッタ層４が存在し、エミッタ層４とベース層３とによりメサ構造１１が形成されている。また、オーミック電極はエミッタ電極（Ｔｉ／Ａｌ）６がエミッタ層４に直接、コレクタ電極（Ｔｉ／Ａｌ）８がＧａＮ基板１裏面に直接、ベース電極（Ｐｄ／Ａｌ）７がＭｇイオン打込みにより形成したベースコンタクト領域（平均Ｍｇ濃度１×１０１９ｃｍ−３）１３を介して形成されている。なお、ベースコンタクト領域は第２のベース層１５内にあり、第１のベース層１４との交わりはない。
【００７３】
ここで、第１のベース層１４および第２のベース層１５におけるアクセプタ密度は、図６に示す通りである。すなわち、第２のベース層１５において、エミッタ層４端でのアクセプタ（Ｍｇ）濃度が３×１０１8ｃｍ−３、第１のコレクタ層１４端でのアクセプタ（Ｍｇ）濃度が１×１０１７ｃｍ−３とし、深さ方向にアクセプタ密度が低下している。一方、第１のベース層１４において、アクセプタ（Ｍｇ）密度は１×１０１７ｃｍ−３一定としている。
【００７４】
第２のベース層１５におけるアクセプタ密度分布が形成する強い内蔵電界により、エミッタ層４から第２のベース層１５に注入された電子は、第１のベース層１４端方向に向けて鉛直に加速され、ベースコンタクト領域１３方向への拡散は無視できるようになる。その結果、エミッタ層４から第２のベース層１５に注入された電子は、エミッタ層４直下のトランジスタ真性領域に存在する第２のベース層１５および第１のベース層１４内で再結合する分を除いてコレクタ層２へ到達できるため、従来３μｍ以上必要だったＬ１を２μｍ以下にしても３５以上の電流増幅率が得られる。
【００７５】
以下、図４および図１３に示したｎｐｎ型ＧａＮバイポーラトランジスタの製造工程の例を図１４から図１９に示す縦断面構造図を用いて説明する。
【００７６】
はじめに、ｎ型ＧａＮ基板１上にｎ型ＧａＮコレクタ層２、ｐ型ＧａＮ第１のベース層１４、ｐ型ＧａＮ第２のベース層１５、ｎ型ＧａＮエミッタ層４を化学的気相成長法によりエピタキシャル成長させる（図１４）。
【００７７】
次に、ＳｉＯ２膜９を堆積させ、ホトリソグラフィーおよびＳｉＯ２ドライエッチング後、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。そして、ＳｉＯ２パタンをマスクに、ｎ型ＧａＮエミッタ層４と、ｐ型ＧａＮ第２のベース層１５の一部をドライエッチングにより第１のメサ加工を行う（図１５）。
続いて、ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングによりＳｉＯ２パタンを形成し、ベースコンタクト領域１３へのＭｇイオン打込みを行う（図１６）。
【００７８】
その後、ＳｉＯ２をフッ酸により除去し、１５００℃でのアニールを施してベースコンタクト領域１３内のアクセプタを活性化する。そして、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去することにより、ＳｉＯ２パタンを形成する。続いて、第２のベース層１５の残りと、第１のベース層１４およびコレクタ層２の一部をドライエッチングにより第２のメサ加工を行う。ＳｉＯ２パタンをフッ酸により除去し、再びＳｉＯ２膜９を堆積した後はＧａＮ基板１の裏面にコレクタ電極を堆積させる（図１７）。
【００７９】
試料を電極金属堆積装置から取り出し、ホトリソグラフィーおよびＳｉＯ２ドライエッチを行い、エミッタ層４上部のＳｉＯ２を開口させた後、エミッタ電極６を堆積ならびにリフトオフにより形成する（図１８）。
【００８０】
次に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ベースコンタクト領域１３上にベース電極７を堆積ならびにリフトオフにより形成後、エミッタ電極６、ベース電極７、コレクタ電極８のアロイを１０００℃にて同時に行った（図１９）。
【００８１】
最後に、ＳｉＯ２膜９を堆積し、ホトリソグラフィーおよびＳｉＯ２ドライエッチングを行い、ホトレジストを除去後、Ａｌ配線の堆積を行い、ホトリソグラフィーおよびＡｌドライエッチングを経て、図１に示すメサ型バイポーラトランジスタが作製できる。
【００８２】
本実施例によれば、耐圧保持層である第１のベース層と電界内蔵層である第２のベース層の組み合わせにより、実用上十分な電流増幅率と小型化を両立させた高耐圧・高温対応ＧａＮメサ型ｎｐｎバイポーラトランジスタを、再現性ならびに制御性よく実現できる効果がある。
【００８３】
＜実施例７＞
本発明の第７の実施例である電力スイッチング用マルチフィンガー型バイポーラトランジスタを図２０の平面図に基づき説明する。
【００８４】
本実施例では、メサ型バイポーラトランジスタを基板１上に複数並べ、並列接続して（図２０）、マルチフィンガー型のバイポーラトランジスタとしている。ここで、これらのメサ型バイポーラトランジスタは、実施例１から６に示したいずれのものをも用いることが出来る。尚、図２０においてベース電極配線は取り纏められ、ベースパッド１６に集約されている。又、エミッタパッド２０はその下側のエミッタ電極配線ならびにベース電極配線を図示するため、周辺を破線で示した中空の矩形で示している。マルチフィンガー型バイポーラトランジスタの平面構成の具体例は次の通りである。即ち、ｎ型エミッタ層４上に形成されたエミッタ電極６と、ｐ型ベース層３上に形成されたｐ型ベースコンタクト領域１３及びベース電極７とが交互に配置された構成としており、ターミネーション領域５はフィンガーごとではなく、チップ周辺にのみ形成している。エミッタパッド１７はその外周のみ破線で図示した。
【００８５】
本実施例によれば、実用上十分な電流増幅率と小型化が両立でき、高温でも電力をスイッチングできるマルチフィンガー型バイポーラトランジスタを実現できる効果がある。
【００８６】
＜実施例８＞
本発明の第８の実施例である高温対応インバータを、図２１から図２３を用いて説明する。
【００８７】
図２１は本実施例によるインバータの等価回路図である。Ｔｒ１およびＴｒ２はともに実施例７に示した電力スイッチング用マルチフィンガー型バイポーラトランジスタであり、Ｄ１は市販されているＳｉＣショットキーバリアダイオードを用いる。Ｔｒ１、Ｔｒ２のダーリントン接続により実効的に１０００を超えるな電流増幅率が得られる。電源電圧＋ＶＣＣはＴｒ１およびＴｒ２共通のコレクタとＤ１のカソードを接続した端子に、入力はＴｒ１のベース端子に、出力はＴｒ２のエミッタとＤ１のアノードを接続した端子に、それぞれ接続される。
【００８８】
図２２は図２１の回路図に従い実装した平面図である。１８はカソード電極、１９はアノード電極接続パタン、２０はコレクタ電極接続パタン、２１はボンディングワイヤである。Ｔｒ１、Ｔｒ２、入力、出力、及びＶｃｃなどは図２１の等価回路のそれを示している。図２３は図２２におけるＡ−Ａ’切断面における縦断面構造図である。放熱フィン２２を有するパッケージ基板３０上に電気的に接続されたＴｒ１、Ｔｒ２、Ｄ１の各チップがそれぞれボンディングワイヤ２１を介して電気的に接続されている。
【００８９】
本実施例によれば、実用上十分な電流増幅率と小型化が両立でき、高温でも電力をスイッチングできるマルチフィンガー型バイポーラトランジスタを採用した結果、従来実現困難であった２００℃以上の高温においても、低損失なインバータを実現できる効果がある。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施例を示す縦断面構造図である。
【図２】従来技術を示す縦断面構造図である。
【図３】従来技術を示す平面図である。
【図４】本発明の第２の実施例を示す縦断面構造図である。
【図５】本発明の第１の実施例におけるベース層中のアクセプタ密度分布図である。
【図６】本発明の第２の実施例におけるベース層中のアクセプタ密度分布図である。
【図７】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図８】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図９】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図１０】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図１１】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図１２】本発明の第１の実施例の製造工程を示す縦断面構造図である。
【図１３】本発明の第１および第２の実施例を示す平面図である。
【図１４】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図１５】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図１６】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図１７】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図１８】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図１９】本発明の第２の実施例の製造工程を示す縦断面構造図である。
【図２０】本発明の第５の実施例を示す平面図である。
【図２１】本発明の第６の実施例を示す回路図である。
【図２２】本発明の第６の実施例を示す平面図である。
【図２３】本発明の第６の実施例を示す図２２のＡ−Ａ’切断面における縦断面構造図である。
【符号の説明】
【００９１】
１、１０１…基板、２、１０２…ｎ型コレクタ層、３、１０３…ｐ型ベース層、４、１０４…ｎ型エミッタ層、５、１０５…ターミネーション領域、６、１０６…エミッタ電極、７、１０７…ベース電極、８、１０８…コレクタ電極、９、１０９、…絶縁膜、１０、１０’、１０’’、１１０、１１０’、１１０’’…配線、１１、１１１…第１のメサ、１２、１１２…第２のメサ、１３…ｐ型ベースコンタクト領域、１４…第１のｐ型ベース層、１５…第２のｐ型ベース層、１６…ベースパッド、１６’…ベース配線、１７…エミッタパッド、１８…カソード電極、１９…アノード電極接続パタン、２０…コレクタ電極接続パタン、２１…ボンディングワイヤ、２２…放熱フィン。
【図１】
2007287782.tif 000003
【図２】
2007287782.tif 000004
【図３】
2007287782.tif 000005
【図４】
2007287782.tif 000006
【図５】
2007287782.tif 000007
【図６】
2007287782.tif 000008
【図７】
2007287782.tif 000009
【図８】
2007287782.tif 000010
【図９】
2007287782.tif 000011
【図１０】
2007287782.tif 000012
【図１１】
2007287782.tif 000013
【図１２】
2007287782.tif 000014
【図１３】
2007287782.tif 000015
【図１４】
2007287782.tif 000016
【図１５】
2007287782.tif 000017
【図１６】
2007287782.tif 000018
【図１７】
2007287782.tif 000019
【図１８】
2007287782.tif 000020
【図１９】
2007287782.tif 000021
【図２０】
2007287782.tif 000022
【図２１】
2007287782.tif 000023
【図２２】
2007287782.tif 000024
【図２３】
2007287782.tif 000025