(57)【要約】【課題】製品部の面積を増大させることなく、かつ、試験時にテスト端子への高い位置合わせ精度が要求されることのない多面取り基板を提供する。【解決手段】多面取り基板２は、ミシン目３で区画された製品部４と、製造過程にて製品部４から切り離されるランナー部５とからなる。製品部４には、各種の電子部品が実装されており、該電子部品から複数の信号線６が、ミシン目３の隙間からランナー部５へ引き出されている。ランナー部５には、各信号線６に接続され、製品部４内の電子部品の機能を試験するためのテスト端子７が設けられている。なお、製品部４に電子部品として不揮発性メモリを実装した場合には、テスト端子７を、不揮発性メモリ８にデータを書き込むための書き込み端子として用いる。【選択図】図１
2007134411.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装される複数の製品部と、製造過程にて前記各製品部から切り離されるランナー部とからなる多面取り基板において、
前記ランナー部に、前記電子部品の機能を試験するためのテスト端子を設けたことを特徴とする多面取り基板。
【請求項２】
前記電子部品は、不揮発性メモリであり、前記テスト端子は、前記不揮発性メモリにデータを書き込むための書き込み端子であることを特徴とする請求項１記載の多面取り基板。
【請求項３】
前記製品部と前記ランナー部との間にはミシン目が形成されていることを特徴とする請求項１または２記載の多面取り基板。
【請求項４】
前記製品部と前記ランナー部との間にはＶ字状の溝が形成されており、前記テスト端子は、前記製品部の端部に設けられたエッジ端子と前記溝を隔てた位置に形成され、電気的に孤立していることを特徴とする請求項１または２記載の多面取り基板。
【請求項５】
前記各製品部の前記テスト端子に共通に信号を与えるように結線された共通端子をランナー部に設け、前記テスト端子と前記エッジ端子とを短絡させることにより、前記各製品部に前記信号が与えられることを特徴とする請求項４記載の多面取り基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の製品部が形成された多面取り基板に関するものである。
【背景技術】
【０００２】
製造の効率化のために、１枚の基板上に複数の製品部を形成し、各製品部に電子部品の実装を行った後、製造過程において各製品部を切り離し、複数の製品基板を製造する、いわゆる多面取り基板が知られている（例えば、特許文献１参照）。
【０００３】
多面取り基板は、製造の最終段階において、基板レベルでのテストが必須であり、通常は、テスト端子が製品部内に設けられている。このテスト端子は、製造過程で使用されるだけの端子であり、製品機能上は不要である。
【０００４】
また、フラッシュメモリやＥＥＰＲＯＭなどの不揮発性メモリが製品部に実装された場合には、製造過程においてのみデータ書き込みが行われることが多く、製品部内に設けられたデータ書き込みに用いられる書き込み端子は、製品機能上は不要な端子であり、この場合、上記テスト端子の一種である。
【特許文献１】特開平１０−２２５９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一方、近年、携帯電話機やデジタルカメラなどの携帯機器を中心として小型化が進んでおり、それに伴って、電子部品の小型化のみならず、カメラモジュールなどに代表される製品基板の小型化が要求されている。
【０００６】
上記のように、製品機能上不要なテスト端子を製品部に設けることは、製品基板の面積増大の要因となり、小型化の要求に反する。これに対して、製品基板の面積を増大させないように、該端子の大きさを小さくすると、試験時に該端子への高い位置合わせ精度が要求されるため、メンテナンス上の問題を発生させる原因にもなる。
【０００７】
本発明は、上記課題を鑑みてなされたものであって、製品部の面積を増大させることなく、かつ、試験時にテスト端子への高い位置合わせ精度が要求されることのない多面取り基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の多面取り基板は、電子部品が実装される複数の製品部と、製造過程にて前記各製品部から切り離されるランナー部とからなる多面取り基板において、前記ランナー部に、前記電子部品の機能を試験するためのテスト端子を設けたことを特徴とする多面取り基板。
【０００９】
なお、前記電子部品は、不揮発性メモリであり、前記テスト端子は、前記不揮発性メモリにデータを書き込むための書き込み端子であることが好ましい。
【００１０】
また、前記製品部と前記ランナー部との間にはミシン目が形成されていることが好ましい。
【００１１】
また、前記製品部と前記ランナー部との間にはＶ字状の溝が形成されており、前記テスト端子は、前記製品部の端部に設けられたエッジ端子と前記溝を隔てた位置に形成され、電気的に孤立していることが好ましい。
【００１２】
また、前記各製品部の前記テスト端子に共通に信号を与えるように結線された共通端子をランナー部に設け、前記テスト端子と前記エッジ端子とを短絡させることにより、前記各製品部に前記信号が与えられることが好ましい。
【発明の効果】
【００１３】
本発明の多面取り基板によれば、製造過程にて製品部から切り離されるランナー部に、電子部品の機能を試験するためのテスト端子を設けたので、製品部の面積を増大させることなく、かつ、試験時にテスト端子への高い位置合わせ精度が要求されることはない。
【発明を実施するための最良の形態】
【００１４】
図１において、多面取り基板２は、リジッドなプリント配線基板であり、丸孔およびスリットからなるミシン目３で区画された製品部４と、製造過程にて製品部４から切り離されるランナー部（捨て部分）５とからなる。製品部４には、各種の電子部品（図示せず）が実装されており、該電子部品から複数の信号線６が、ミシン目３の隙間からランナー部５へ引き出されている。各信号線６は、製品部４内の電子部品の機能を試験するための、ランナー部５に設けられた各テスト端子７に接続されている。
【００１５】
テスト端子７は、アルミニウムなどの導電性材料で形成されており、所定の間隔で配置されている。試験時には、テスト端子７に、試験装置（図示せず）の治具端子（測定端子）が接触され、試験装置から送信される電気的な試験信号が信号線６を介して製品部４内の電子部品に入力されるとともに、電子部品からの出力信号（試験結果など）は、信号線６およびテスト端子７を介して試験装置に入力される。なお、テスト端子７は、ランナー部５内であればどのように配置してもよく、また、適宜の大きさにすることができるため、治具端子に高い位置合わせ精度が要求されない。
【００１６】
試験装置によって多面取り基板２の試験が終了した後は、多面取り基板２をミシン目３に沿って切断し、製品部４からランナー部５を切り離す。テスト端子７は、製品機能上必要な端子ではなく、ランナー部５とともに切り離され、製品部４内には残らない。よって、この分だけ製品部４の面積は無駄にならず、面積の縮小が可能となる。
【００１７】
また、図２に示すように、製品部４に電子部品としてフラッシュメモリやＥＥＰＲＯＭなどの不揮発性メモリ８を実装した場合には、上記のテスト端子７を、不揮発性メモリ８にデータを書き込むための書き込み端子として用いる。この書き込み端子には、書き込み装置（メモリライター）の治具端子によって書き込み信号が与えられる。書き込み端子も製品機能上必要な端子ではなく、ミシン目３に沿って多面取り基板２を切断した際に、ランナー部５とともに製品部４から切り離される。
【００１８】
次に、図３において、本発明の第２実施形態の多面取り基板１０を示す。多面取り基板１０は、Ｖ字状に切り込まれたＶ溝１１で区画された製品部１２と、製造過程にて製品部１２から切り離されるランナー部１３とからなる。製品部１２には、各種の電子部品（図示せず）が実装されており、該電子部品から複数の信号線１４が、エッジ端子１５に接続されている。エッジ端子１５は、製品部１２の端部に形成されている。また、エッジ端子１５とＶ溝１１を隔てたランナー部１３上の各位置に、ランド状に電気的に孤立した、製品部１２内の電子部品の機能を試験するためのテスト端子１６が設けられている。
【００１９】
テスト端子１６は、アルミニウムなどの導電性材料で形成されており、所定の間隔で配置されている。試験時には、図４に示すように、テスト端子１６とエッジ端子１５とを短絡させるように試験装置（図示せず）の治具端子１７が接触され、試験装置から送信される電気的な試験信号が信号線１４を介して製品部１２内の電子部品に入力されるとともに、電子部品からの出力信号（試験結果など）は、信号線１４を介して試験装置に入力される。なお、テスト端子１６の配列ピッチや大きさは適宜変更できるため、治具端子１７に高い位置合わせ精度が要求されない。
【００２０】
試験装置によって多面取り基板１０の試験が終了した後は、多面取り基板１０をＶ溝１１に沿って切断し、製品部１２からランナー部１３を切り離す。テスト端子１６は、製品機能上必要な端子ではなく、ランナー部１３とともに切り離され、製品部１２内には残らない。よって、この分だけ製品部１２の面積は無駄にならず、面積の縮小が可能となる。
【００２１】
また、図５に示すように、製品部１２に電子部品としてフラッシュメモリやＥＥＰＲＯＭなどの不揮発性メモリ１８を実装した場合には、上記のテスト端子１６およびエッジ端子１５を、不揮発性メモリ１８にデータを書き込むための書き込み端子として用いる。この書き込み端子には、書き込み装置（メモリライター）の治具端子によって書き込み信号が与えられる。この書き込み端子も製品機能上必要な端子ではなく、Ｖ溝１１に沿って多面取り基板１０を切断した際に、ランナー部１３とともに切り離される。
【００２２】
次に、図６は、多面取り基板１０において、各製品部１２に対して設けられたテスト端子１６に共通に信号を与えるように結線された共通端子２０をランナー部１３に設け、不揮発性メモリ１８を含む電子部品を各製品部１２に実装する際の位置決めに使用する位置決めマーク２１をランナー部１３に設けた例を示す。
【００２３】
共通端子２０は、アルミニウムなどの導電性材料で形成されており、ランナー部１３内のパターン配線を介して各テスト端子１６に結線されている。具体的には、共通端子２０は、４つ設けられており、各共通端子２０は、各製品部１２に対して設けられた４つのテスト端子１６にそれぞれ共通に接続されている。共通端子２０の１つの結線状態を破線で示している。
【００２４】
所望の複数の製品部１２のテスト端子１６とエッジ端子１５を治具で短絡させた上で、書き込み装置の治具端子を共通端子２０に接触させることにより、複数の製品部１２の不揮発性メモリ１８に一括して書き込み信号を与えることができ、書き込み時間を短縮することができる。また、治具端子によるテスト端子１６とエッジ端子１５との短絡／開放により、書き込み対象とする不揮発性メモリ１８を適宜選択することができる。
【００２５】
位置決めマーク２１は、アルミニウムなどの導電性材料で形成されており、不揮発性メモリ１８と信号線１４ａを介して接続されたエッジ端子１５ａとＶ溝１１を隔てて対向している。位置決めマーク２１は、電子部品の実装の位置決めに使用されるとともに、外部端子として使用される。例えば、不揮発性メモリ１８から出力されるステータス信号を、信号線１４ａを介してエッジ端子１５ａに導き、書き込み装置の治具端子をエッジ端子１５ａと位置決めマーク２１とに接触させてモニターするといった使い方が可能である。ステータス信号とは、不揮発性メモリ１８が書き込み中（ビジー）、または、書き込み前後の待機状態（レディー）であることを示す信号である。
【００２６】
なお、上記実施形態では、多面取り基板に８個の製品部を形成しているが、本発明はこれに限定されず、形成する製品部の数は適宜変更してよい。
【００２７】
また、上記実施形態では、多面取り基板としてリジッドなプリント配線基板を例示しているが、本発明はこれに限定されず、多面取り基板は、フレキシブルなプリント配線基板であってもよい。
【図面の簡単な説明】
【００２８】
【図１】製品部とランナー部とがミシン目によって区画された多面取り基板を示す平面図である。
【図２】図１の多面取り基板の製品部に電子部品として不揮発性メモリを実装した例を示す平面図である。
【図３】製品部とランナー部とがＶ溝によって区画された多面取り基板を示す平面図である。
【図４】テスト端子とエッジ端子とを短絡させるように試験装置の治具端子を接触させた図３の多面取り基板の一部分を示す斜視図である。
【図５】図３の多面取り基板の製品部に電子部品として不揮発性メモリを実装した例を示す平面図である。
【図６】図５の多面取り基板において、各製品部に対して設けられたテスト端子を共通に接続する共通端子をランナー部に設けた例を示す平面図である。
【符号の説明】
【００２９】
２  多面取り基板
３  ミシン目
４  製品部
５  ランナー部
６  信号線
７  テスト端子
８  不揮発性メモリ
１０  多面取り基板
１１  Ｖ溝
１２  製品部
１３  ランナー部
１４，１４ａ  信号線
１５，１５ａ  エッジ端子
１６  テスト端子
１７  治具端子
１８  不揮発性メモリ
２０  共通端子
２１  位置決めマーク
【図１】
2007134411.tif 000003
【図２】
2007134411.tif 000004
【図３】
2007134411.tif 000005
【図４】
2007134411.tif 000006
【図５】
2007134411.tif 000007
【図６】
2007134411.tif 000008