(57)【要約】【課題】コストの低減及び復号速度の向上が可能な画像復号処理回路を提供する。【解決手段】この画像復号処理回路１は、可逆復号器２と、逆量子化器３と、ＩＤＣＴ器４と、加算器５と、デブロックフィルタ６と、フレームメモリ７と、動き予測補償器８とを有する。可逆復号器２は、入力データに可変長復号処理を施す。逆量子化器３は、変換係数を逆量子化する。ＩＤＣＴ器４は、変換係数にＩＤＣＴ処理を施して差分画像を生成し記録部１０に記録する。さらに、ＩＤＣＴ器４は、復号対象ブロックに隣接する幾つかの画素の中のイントラ予測モードに応じた幾つかの画素をフレームメモリ７から読み出して予測画像を生成し、生成した予測画像を記録部１０に記録されている差分画像に加算する。加算器５は、再生画像をそのままデブロックフィルタ６に供給する。デブロックフィルタ６は、デブロックフィルタリング処理を施す。【選択図】図１
2007295333.tif 000002
【特許請求の範囲】
【請求項１】
１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号する画像復号処理回路であって、
画像を記録するための記録手段を具備し、
復号対象ブロックが前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、前記復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成し、生成した前記差分画像を前記記録手段に記録し、前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成し、生成した前記イントラ予測画像を前記記録手段に記録されている前記差分画像に加算することにより、前記復号対象ブロックの再生画像を前記記録手段において生成すること
を特徴とする、画像復号処理回路。
【請求項２】
請求項１記載の逆直交変換処理回路を具備する半導体集積回路。
【請求項３】
１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号する画像復号処理方法であって、
復号対象ブロックが前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、
前記復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成するステップ（ａ）と、
ステップ（ａ）にて生成した前記差分画像を記録手段に記録するステップ（ｂ）と、
前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成するステップ（ｄ）と、
ステップ（ｄ）にて生成した前記イントラ予測画像を前記記録手段に記録されている前記差分画像に加算することにより、前記復号対象ブロックの再生画像を前記記録手段において生成するステップ（ｅ）と、
を具備する、画像復号処理方法。
【請求項４】
１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号するためにＣＰＵに実行させるための画像復号処理プログラムであって、
復号対象ブロックが前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、
前記復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成する手順（ａ）と、
手順（ａ）にて生成した前記差分画像を前記ＣＰＵ内部の記録手段に記録する手順（ｂ）と、
前記復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成する手順（ｄ）と、
手順（ｄ）にて生成した前記イントラ予測画像を前記記録手段に記録されている前記差分画像に加算することにより、前記復号対象ブロックの再生画像を前記記録手段において生成する手順（ｅ）と、
を前記ＣＰＵに実行させるための画像復号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施した画像圧縮情報に逆直交変換を施して復号する画像復号処理回路、及びそのような画像復号処理回路を具備する半導体集積回路に関する。さらに、本発明は、そのような画像復号処理方法及び画像復号処理プログラムに関する。
【背景技術】
【０００２】
近年、放送、ネットワークを介して画像データを送受信したり、画像データを蓄積したりすることが広く行なわれるようになってきている。その際、効率の高い情報の伝送、蓄積を目的として、画像データの符号化が行われている。このような画像データの符号化の一例として、ＩＴＵ−Ｔ勧告の国際標準規格であるＨ．２６４動画像符号化方式（以下、「Ｈ．２６４」という）が用いられている。なお、Ｈ．２６４は、ＩＳＯ／ＩＥＣ  １４４９６−１０（ＭＰＥＧ−４  ＡＶＣ）と同等である。
【０００３】
Ｈ．２６４ではイントラ予測が採用されており、イントラ予測のブロックのサイズとしては、４×４画素、８×８画素、１６×１６画素の３通りがある。ブロックとしてどのサイズが利用されるかは、成分（輝度（Ｙ）、色差（Ｃｂ，Ｃｒ））とプロファイルによって定まる。
【０００４】
図３（ａ）及び図４は、４×４画素のブロックのイントラ予測の概要を示す図である。
図３（ａ）において、処理対象ブロックＹ１の左斜め上方に隣接するブロックをブロックＸ０とし、同様に上側に隣接するブロックをブロックＸ１とし、右斜め上方に隣接するブロックをブロックＸ２とし、左側に隣接するブロックをブロックＸ３とする。また、ブロックＸ１の最下行にある再生画素を左から順にＡ，Ｂ，Ｃ，Ｄとし、ブロックＸ２の最下行にある再生画素を左から順にＥ，Ｆ，Ｇ，Ｈとし、ブロックＸ３の最右列にある再生画素を上から順にＩ，Ｊ，Ｋ，Ｌとする。また、ブロックＸ０の右下隅にある再生画素をＭとする。さらに、処理対象ブロックＹ１における予測画像の画素をラスタ走査順にａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，ｍ，ｎ，ｏ，ｐとする。
【０００５】
次に、図４を参照して、４×４画素ブロック符号化モードにおける９種類の予測モード０〜８について説明する。
図４（ａ）に示す予測モード０は、処理対象ブロックの上側に隣接する４個の再生画素Ａ，Ｂ，Ｃ，Ｄを下方向にコピーすることにより予測画像を生成するモードである。
【０００６】
図４（ｂ）に示す予測モード１は、処理対象ブロックの左側に隣接する４個の再生画素Ｉ，Ｊ，Ｋ，Ｌを右方向にコピーすることにより予測画像を生成するモードである。
図４（ｃ）に示す予測モード２は、周辺画素Ａ〜Ｄ及び／又はＩ〜Ｌの平均値を利用することにより予測画像を生成するモードである。
【０００７】
図４（ｄ）に示す予測モード３は、処理対象ブロックの上側及び右斜め上方に隣接する画素Ａ〜Ｈを左斜め下方向に、直線的に伸長することにより予測画像を生成するモードである。
図４（ｅ）に示す予測モード４は、処理対象ブロックの左側、左斜め上方、及び、上側に隣接する画素Ａ〜Ｄ、Ｉ〜Ｌ、及び、Ｍを右斜め下方向に、直線的に伸長することにより予測画像を生成するモードである。
【０００８】
図４（ｆ）に示す予測モード５は、処理対象ブロックの左側、左斜め上方、及び、上側に隣接する画素Ａ〜Ｄ、Ｉ〜Ｋ、及び、Ｍを下方右側に、直線的に伸長することにより予測画像を生成するモードである。
図４（ｇ）に示す予測モード６は、処理対象ブロックの左側、左斜め上方、及び、上側に隣接する画素Ａ〜Ｃ、Ｉ〜Ｌ、及び、Ｍを右方下側に、直線的に伸長することにより予測画像を生成するモードである。
【０００９】
図４（ｈ）に示す予測モード７は、処理対象ブロックの上側及び右斜め上方に隣接する画素Ａ〜Ｇを下方左側に、直線的に伸長することにより予測画像を生成するモードである。
図４（ｉ）に示す予測モード８は、処理対象ブロックの左側に隣接する画素Ｉ〜Ｌを右方上側に、直線的に伸長することにより予測画像を生成するモードである。
【００１０】
このように、４×４画素のブロックのイントラ予測においては、処理対象ブロックＹ１に隣接する１３個の再生画素Ａ〜Ｍの中の予測モードに応じた幾つかの再生画素が用いられる。これらの予測モードの詳細については、Ｈ．２６４の規格書のほか、下記の特許文献１にも掲載されている。
【００１１】
なお、８×８画素のブロックのイントラ予測においては、図３（ｂ）に示すように、処理対象ブロックＹ２の左斜め上方に隣接するブロックＸ４の右下隅の再生画素、処理対象ブロックＹ２の上側に隣接するブロックＸ５の最下行にある８個の再生画素、及び、処理対象ブロックＹ２の左側に隣接するブロックＸ６の最右列にある８個の再生画素の計１７個の再生画素（図３（ｂ）中においてハッチングが施されている）の中の予測モードに応じた幾つかの再生画素が用いられる。
【００１２】
また、１６×１６画素のブロックのイントラ予測においては、図５に示すように、処理対象ブロックＹ３の左斜め上方に隣接するブロックＸ７の右下隅の再生画素、処理対象ブロックＹ３の上側に隣接するブロックＸ８の最下行にある１６個の再生画素、及び、処理対象ブロックＹ３の左側に隣接するブロックＸ９の最右列にある１６個の再生画素の計３３個の再生画素（図５中においてハッチングが施されている）の中の予測モードに応じた幾つかの再生画素が用いられる。
【００１３】
図６は、Ｈ．２６４に従って符号化された画像データを復号化するための従来の画像復号処理回路の例を示す図である。なお、このような画像復号処理回路の例は、下記の特許文献２にも掲載されている。
また、ここでは、ブロックサイズを４×４画素とする。
【００１４】
図６に示すように、この画像復号処理回路２１は、可逆復号器２２と、逆量子化器２３と、ＩＤＣＴ（逆離散コサイン変換）器２４と、加算器２５と、デブロックフィルタ２６と、フレームメモリ２７と、動き予測補償器２８と、イントラ予測器２９とを有している。ＩＤＣＴ器２４は、４×４画素のブロックを一時記録するための記録部（内部メモリ、レジスタ等）３１を有している。また、イントラ予測器２９は、４×４画素のブロックを一時記録するための記録部（内部メモリ、レジスタ等）３２を有している。
【００１５】
可逆復号器２２は、入力されるデータに対して可変長復号又は算術復号等の処理を施し、量子化された変換係数を逆量子化器２３に供給する。また、可逆復号器２２は、復号対象ブロックがフレーム間予測符号化されたものである場合には、画像圧縮情報のヘッダ部に格納された動きベクトル情報についても復号し、その情報を動き予測補償器２８に供給する。さらに、可逆復号器２２は、復号対象ブロックがイントラ予測符号化されたものである場合には、画像圧縮情報のヘッダ部に格納されたイントラ予測モードについても復号し、その情報をイントラ予測器２９に供給する。
【００１６】
逆量子化器２３は、可逆復号器２２から供給された量子化後の変換係数を逆量子化し、変換係数をＩＤＣＴ器２４に供給する。ＩＤＣＴ器２４は、定められた画像圧縮情報のフォーマットに基づき、変換係数に対してＩＤＣＴ処理を施し、ＩＤＣＴ処理の結果として得られた４×４画素のデータを記録部３１に記録する。
【００１７】
ここで、復号対象ブロックがフレーム間予測符号化されたものである場合には、動き予測補償器２８は、可逆復号処理が施された動きベクトル情報とフレームメモリ２７に格納された画像情報とに基づいて参照画像を生成し、加算器２５に供給する。加算器２５は、この参照画像とＩＤＣＴ器２４の出力とを加算して、デブロックフィルタ２６に供給する。
デブロックフィルタ２６は、加算器２５から供給される再生画像（ブロック）に対して、隣接する画像（ブロック）との境界における歪みを低減するデブロックフィルタリング処理を施して、フレームメモリ２７に格納するとともに、外部に出力する。フレームメモリ２７に格納された再生画像（ブロック）は、他のブロックの動き予測及びイントラ予測に使用される。
【００１８】
次に、復号対象ブロックがイントラ予測符号化されたものである場合における画像復号処理回路２１の処理について、図７を参照しながら詳細に説明する。
図７は、復号対象ブロックがイントラ予測符号化されたものである場合における画像復号処理回路２１の処理を示すフローチャートである。
【００１９】
まず、可逆復号器２２が、入力されるデータに対して可変長復号等の処理を施し、量子化された変換係数を逆量子化器２３に供給する。また、可逆復号器２２は、画像圧縮情報のヘッダ部に格納されたイントラ予測モードについても復号し、その情報をイントラ予測器２９に供給する（ステップＳ１１）。
【００２０】
次に、イントラ予測器２９が、可逆復号器２２において可逆復号処理が施されたイントラ予測モードに従って、復号対象ブロックに隣接する１３個の再生画素の中の予測モードに応じた幾つかの再生画素をフレームメモリ２７から読み出して予測画像を生成し、生成した予測画像を記録部３２に記録する。そして、イントラ予測器２９は、記録部３２に記録されている予測画像を加算器２５に供給する（ステップＳ１２）。
【００２１】
一方、逆量子化器２３は、可逆復号器２２から供給された量子化後の変換係数を逆量子化し、変換係数をＩＤＣＴ器２４に供給する（ステップＳ１３）。
次に、ＩＤＣＴ器２４が、定められた画像圧縮情報のフォーマットに基づき、変換係数に対してＩＤＣＴ処理を施して差分画像を生成し、差分画像を記録部３１に記録する。そして、ＩＤＣＴ器２４は、記録部３１に記録されている予測画像を加算器２５に供給する（ステップＳ１４）。
【００２２】
次に、加算器２５が、イントラ予測器２９から供給されるイントラ予測画像とＩＤＣＴ器２４から供給される差分画像とを加算して、デブロックフィルタ２６に供給する（ステップＳ１５）。
そして、デブロックフィルタ２６が、加算器２５から供給される画像に対して、デブロックフィルタリング処理を施して、フレームメモリ２７に格納するとともに、外部に出力する（ステップＳ１６）。
【００２３】
【特許文献１】特開２００５−３１８４９７号公報
【特許文献２】特開２００５−１８４０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
上記のようにイントラ予測復号を行う場合に、ＩＤＣＴ器２４は、差分画像（４×４画素）を一時記録するために１６画素分の記録容量を有する記録部３１を必要とするが、これとは別に、イントラ予測器２９が、予測画像（４×４画素）を一時記録するために１６画素分の記録容量を有する記録部３２を必要とする。すなわち、従来の画像復号回路２１には、ハードウェア量が多いという問題があった。
【００２５】
また、上記においてはブロックのサイズが４×４画素である場合について説明したが、ブロックのサイズが８×８画素である場合には、ＩＤＣＴ器２４は、差分画像（８×８画素）を一時記録するために６４画素分の記録容量を有する記録部を必要とするが、これとは別に、イントラ予測器２９が、予測画像（８×８画素）を一時記録するために６４画素分の記録容量を有する記録部をさらに必要とする。すなわち、従来の画像復号回路２１には、ハードウェア量が多いという問題があった。
【００２６】
さらに、ブロックのサイズが１６×１６画素である場合には、ＩＤＣＴ器２４は、差分画像（１６×１６画素）を一時記録するために２５６画素分の記録容量を有する記録部を必要とするが、これとは別に、イントラ予測器２９が、予測画像（１６×１６画素）を一時記録するために２５６画素分の記録容量を有する記録部を必要とする。すなわち、従来の画像復号回路２１には、ハードウェア量が多いという問題があった。
【００２７】
ところで、再び図３（ａ）を参照すると、ブロックのサイズが４×４画素である場合、イントラ予測器２９は、復号対象ブロックＹ１のイントラ予測処理を行うために、復号対象ブロックＹ１に隣接する１３個の再生画素Ａ〜Ｍの中の予測モードに応じた幾つかの再生画素をフレームメモリ２７から読み出す。そして、イントラ予測器２９は、生成した予測画像（４×４画素）を加算器２５に供給する（図７のステップＳ１２参照）。
すなわち、１つの復号対象ブロックのイントラ予測復号を行うために、予測モードに応じた幾つかの画素データの転送がフレームメモリ２７〜イントラ予測器２９の間で行われ、さらに、予測画像を構成する４×４個の画素データの転送がイントラ予測器２９〜加算器２５の間で行われる。
【００２８】
ブロックのサイズが８×８画素又は１６×１６画素の場合には、更に多くの画素データの転送が、イントラ予測器２９〜加算器２５の間で行われることになる。
このようなイントラ予測器２９〜加算器２５の間のデータ転送が、復号速度の低下を招いているという問題があった。
【００２９】
図６に示す可逆復号器２２、逆量子化器２３、ＩＤＣＴ器２４、加算器２５、デブロックフィルタ２６、動き予測補償器２８、及び、イントラ予測器２９をＣＰＵとプログラム（ソフトウェア）で実現することも行われている。この場合、ＣＰＵとプログラムで実現されるイントラ予測器２９からＣＰＵとプログラムで実現される加算器２５への予測画像（４×４画素）の転送は、外部メモリ（ＤＲＡＭ、ＳＲＡＭ等）のヒープ領域（ワークエリア）を介して実現されていた。すなわち、イントラ予測器２９（ＣＰＵ）〜ヒープ領域（外部メモリ）の間で１６個の画素データの転送が行われ、さらに、ヒープ領域（外部メモリ）〜加算器２５（ＣＰＵ）の間で１６個の画素データの転送が行われる。
【００３０】
ブロックのサイズが８×８画素又は１６×１６画素の場合には、更に多くの画素データの転送が、イントラ予測器２９（ＣＰＵ）〜ヒープ領域（外部メモリ）〜加算器２５（ＣＰＵ）の経路で行われることになる。
このようなイントラ予測器２９（ＣＰＵ）〜ヒープ領域（外部メモリ）〜加算器２５（ＣＰＵ）の経路のデータ転送が、復号速度の低下を招いているという問題があった。
【００３１】
そこで、上記の点に鑑み、本発明は、ハードウェア量を低減することができるとともに、データ転送量を低減することができる画像復号処理回路を提供することを第１の目的とする。また、本発明は、そのような画像復号処理回路を具備する半導体集積回路を提供することを第２の目的とする。また、本発明は、そのような画像復号処理方法を提供することを第３の目的とする。また、本発明は、そのような画像復号処理プログラムを提供することを第４の目的とする。
【課題を解決するための手段】
【００３２】
上記の課題を解決するため、本発明に係る画像復号処理回路は、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号する画像復号処理回路であって、画像圧縮情報に逆直交変換を施して得られた画像を記録するための記録手段を具備し、復号対象ブロックが復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成し、生成した差分画像を記録手段に記録し、復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成し、生成したイントラ予測画像を記録手段に記録されている差分画像に加算することにより、復号対象ブロックの再生画像を記録手段において生成することを特徴とする。
【００３３】
また、上記の課題を解決するため、本発明に係る半導体集積回路は、上記画像復号処理回路を具備する。
【００３４】
また、上記の課題を解決するため、本発明に係る画像復号処理方法は、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号する画像復号処理方法であって、復号対象ブロックが復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成するステップ（ａ）と、ステップ（ａ）にて生成した差分画像を記録手段に記録するステップ（ｂ）と、復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成するステップ（ｄ）と、ステップ（ｄ）にて生成したイントラ予測画像を記録手段に記録されている差分画像に加算することにより、復号対象ブロックの再生画像を記録手段において生成するステップ（ｅ）とを具備する。
【００３５】
また、上記の課題を解決するため、本発明に係る画像復号処理プログラムは、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施すことにより生成された画像圧縮情報に逆直交変換を施して復号するためにＣＰＵに実行させるための画像復号処理プログラムであって、復号対象ブロックが復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測符号化されている場合に、復号対象ブロックの画像圧縮情報に逆直交変換を施して差分画像を生成する手順（ａ）と、手順（ａ）にて生成した差分画像をＣＰＵ内部の記録手段に記録する手順（ｂ）と、復号対象ブロックの周囲に位置する複数の画素に基づいてイントラ予測画像を生成する手順（ｄ）と、手順（ｄ）にて生成したイントラ予測画像を記録手段に記録されている差分画像に加算することにより、復号対象ブロックの再生画像を記録手段において生成する手順（ｅ）とをＣＰＵに実行させる。
【００３６】
本発明によれば、イントラ予測画像を一時記録するための記録手段を不要とすることができる。これにより、ハードウェア量を低減し、コストを低減することが可能となる。また、本発明によれば、イントラ予測画像の転送を不要とすることができる。これにより、復号速度を向上させることが可能となる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
なお、本実施形態においては、入力される画像データがＨ．２６４に従って圧縮されているものとし、さらに、ブロックサイズが４×４画素であるものとして説明するが、他の画像圧縮方式や他のブロックサイズの場合にも本発明を適用可能である。
【００３８】
図１は、本発明の一実施形態に係る画像復号処理回路の回路構成の概要を示す図である。この画像復号処理回路１は、可逆復号器２と、逆量子化器３と、ＩＤＣＴ（逆離散コサイン変換）器４と、加算器５と、デブロックフィルタ６と、フレームメモリ７と、動き予測補償器８とを有している。ＩＤＣＴ器２４は、４×４画素のブロックを一時記録するための記録部（内部メモリ、レジスタ等）１０を有している。なお、画像復号処理回路１を半導体集積回路として実現することとしても良い。
【００３９】
画像復号処理回路１の詳細については後に説明するが、ここで、画像復号処理回路１と従来の画像復号処理回路２１との構成上の差異について簡単に説明する。従来の画像復号処理回路２１は、イントラ予測処理を実行するためのイントラ予測器２９を有している。これに対し、画像復号処理回路１においては、後に説明するように、ＩＤＣＴ器４が、ＩＤＣＴ処理に加えてイントラ予測処理をも実行する。そのため、画像復号処理回路１は、イントラ予測器を有していない。
【００４０】
次に、画像復号処理回路１の詳細について説明する。
可逆復号器２は、入力されるデータに対して可変長復号又は算術復号等の処理を施し、量子化された変換係数を逆量子化器３に供給する。また、可逆復号器２は、復号対象ブロックがフレーム間予測符号化されたものである場合には、画像圧縮情報のヘッダ部に格納された動きベクトル情報についても復号し、その情報を動き予測補償器８に供給する。さらに、可逆復号器２は、復号対象ブロックがイントラ予測符号化されたものである場合には、画像圧縮情報のヘッダ部に格納されたイントラ予測モードについても復号し、その情報をＩＤＣＴ器４に供給する。
【００４１】
逆量子化器３は、可逆復号器２から供給された量子化後の変換係数を逆量子化し、変換係数をＩＤＣＴ器４に供給する。ＩＤＣＴ器４は、定められた画像圧縮情報のフォーマットに基づき、変換係数に対してＩＤＣＴ処理を施し、ＩＤＣＴ処理の結果として得られた４×４画素のデータを記録部１０に記録する。
【００４２】
ここで、復号対象ブロックがフレーム間予測符号化されたものである場合には、動き予測補償器８は、可逆復号処理が施された動きベクトル情報とフレームメモリ７に格納された画像情報とに基づいて参照画像を生成し、加算器５に供給する。加算器５は、この参照画像とＩＤＣＴ器４の出力とを加算して、デブロックフィルタ６に供給する。
デブロックフィルタ６は、加算器５から供給される再生画像（ブロック）に対して、隣接する画像（ブロック）との境界における歪みを低減するデブロックフィルタリング処理を施して、フレームメモリ７に格納するとともに、外部に出力する。フレームメモリ７に格納された再生画像（ブロック）は、他のブロックの動き予測及びイントラ予測に使用される。
【００４３】
次に、復号対象ブロックがイントラ予測符号化されたものである場合における画像復号処理回路１の処理について、図２を参照しながら詳細に説明する。
図２は、復号対象ブロックがイントラ予測符号化されたものである場合における画像復号処理回路１の処理を示すフローチャートである。
【００４４】
まず、可逆復号器２が、入力されるデータに対して可変長復号等の処理を施し、量子化された変換係数を逆量子化器３に供給する。また、可逆復号器２は、画像圧縮情報のヘッダ部に格納されたイントラ予測モードについても復号し、その情報をＩＤＣＴ器４に供給する（ステップＳ１）。
次に、逆量子化器３が、可逆復号器２から供給された量子化後の変換係数を逆量子化し、変換係数をＩＤＣＴ器４に供給する（ステップＳ２）。
【００４５】
次に、ＩＤＣＴ器４が、定められた画像圧縮情報のフォーマットに基づき、変換係数に対してＩＤＣＴ処理を施して差分画像（４×４画素）を生成し、差分画像を記録部１０に記録する。さらに、ＩＤＣＴ器４は、可逆復号器２において可逆復号処理が施されたイントラ予測モードに従って、復号対象ブロックに隣接する１３個の再生画素の中の予測モードに応じた幾つかの再生画素（図３（ａ）及び図４参照）をフレームメモリ７から読み出して予測画像を生成し、生成した予測画像を記録部１０に記録されている差分画像に加算する。これにより、記録部１０には、差分画像と予測画像とを加算した再生画像が記録されていることとなる。そして、ＩＤＣＴ器４は、記録部１０に記録されている再生画像を加算器５に供給する（ステップＳ３）。このイントラ予測復号処理の場合、加算器５は、ＩＤＣＴ器４から供給される再生画像に加算処理を行うことなく、そのままデブロックフィルタ６に供給する。
【００４６】
そして、デブロックフィルタ６が、加算器５から供給される再生画像に対して、デブロックフィルタリング処理を施して、フレームメモリ７に格納するとともに、外部に出力する（ステップＳ４）。
以上により、イントラ予測復号が行われる。
【００４７】
ここで、画像復号処理回路１と従来の画像復号処理回路２１とを比較する。
従来の画像復号処理回路２１（図６参照）は、イントラ予測画像を生成するためのイントラ予測器２９を有しており、イントラ予測器２９は、予測画像を一時記録するために記録部３２を有している。
【００４８】
一方、画像復号処理回路１においては、ＩＤＣＴ器４が、ＩＤＣＴ処理のほか、イントラ予測処理をも行う。そのため、画像復号処理回路１は、イントラ予測器を有していない。
このように、本実施形態によれば、イントラ予測器及びその内部の記録部を不要とすることができる。これにより、ハードウェア量を低減し、ひいてはコストを低減することができる。
【００４９】
また、従来の画像復号処理回路２１において、イントラ予測器２９は、復号対象ブロックに隣接する１３個の再生画素の中の予測モードに応じた幾つかの再生画素をフレームメモリ２７から読み出す（図３（ａ）及び図４参照）。そして、イントラ予測器２９は、生成した予測画像を加算器２５に供給する。すなわち、復号対象ブロックに隣接する１３個の再生画素の中の予測モードに応じた幾つかの画素データの転送がフレームメモリ２７〜イントラ予測器２９の間で行われ、さらに、１６個の画素データの転送がイントラ予測器２９〜加算器２５の間で行われる。
【００５０】
一方、画像復号処理回路１において、ＩＤＣＴ器４は、復号対象ブロックに隣接する１３個の再生画素の中の予測モードに応じた幾つかの再生画素をフレームメモリ７から読み出す（図３（ａ）及び図４参照）。そして、ＩＤＣＴ器４は、フレームメモリ７から読み出した画素に基づいて生成した予測画像を、記録部１０に記録されている差分画像に加算する。
【００５１】
フレームメモリ７〜ＩＤＣＴ器４の間で行われる画素の転送は、従来の画像復号処理回路２１のフレームメモリ２７〜イントラ予測器２９の間で行われる画素の転送と同等である。しかしながら、画像復号処理回路１においては、ＩＤＣＴ器４がイントラ予測処理を行うため、画像復号処理回路１がイントラ予測器を有しておらず、従来の画像復号処理回路２１（図６参照）のイントラ予測器２９〜加算器２５の間で行われている予測画像（４×４画素）の転送が不要となる。
【００５２】
このように、本実施形態によれば、従来の画像復号処理回路２１のイントラ予測器２９〜加算器２５の間で行われている予測画像（４×４画素）の転送を不要とすることができるので、復号速度を向上することができる。
【００５３】
なお、図１に示す可逆復号器２、逆量子化器３、ＩＤＣＴ器４、加算器５、デブロックフィルタ６、及び、動き予測補償器８をＣＰＵとプログラム（ソフトウェア）で実現することも可能である。この場合、ＣＰＵとプログラムで実現されるＩＤＣＴ器４の記録部１０として、ＣＰＵ内部のレジスタやキャッシュメモリ等を利用することとすれば良い。
【００５４】
また、本実施形態においてはブロックのサイズが４×４画素である場合について説明したが、ブロックのサイズが８×８画素である場合には、ＩＤＣＴ器４内の記録部１０の記録容量を８×８画素分とすれば良い。さらに、ブロックのサイズが１６×１６画素である場合には、ＩＤＣＴ器４内の記録部１０の記録容量を１６×１６画素分とすれば良い。
【産業上の利用可能性】
【００５５】
本発明は、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施した画像圧縮情報に逆直交変換を施して復号する画像復号処理回路、そのような画像復号処理回路を具備する半導体集積回路、画像復号処理方法、及び、画像復号処理プログラムに利用可能である。また、本発明は、１つのフレームを複数のブロックに分割しブロック単位で直交変換を施す画像符号処理回路等の局部復号回路等にも利用可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態に係る画像復号処理回路の回路の概要を示す図。
【図２】図１の画像復号処理回路の動作を示すフローチャート。
【図３】イントラ予測処理の内容を説明するための図である。
【図４】イントラ予測処理の内容を説明するための図である。
【図５】イントラ予測処理の内容を説明するための図である。
【図６】従来の画像復号処理回路を示す図。
【図７】図６の画像復号処理回路の動作を示すフローチャート。
【符号の説明】
【００５７】
１，２１  画像復号処理回路、  ２，２２  可逆復号器、  ３，２３  逆量子化器、  ４，２４  ＩＤＣＴ器、  ５，２５  加算器、  ６，２６  デブロックフィルタ、  ７，２７  フレームメモリ、  ８，２８  動き予測補償器、  １０，３１，３２  記録部、  ２９  イントラ予測器
【図１】
2007295333.tif 000003
【図２】
2007295333.tif 000004
【図３】
2007295333.tif 000005
【図４】
2007295333.tif 000006
【図５】
2007295333.tif 000007
【図６】
2007295333.tif 000008
【図７】
2007295333.tif 000009