(57)【要約】【課題】微小なホール径のホールを形成する。【解決手段】スピント型電界放出素子の製造方法は、絶縁基板上にカソード電極層を形成する工程と、カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、マスク層にイオンを照射し表面を酸化させる工程と、マスク層からナノサイズのパーティクルを薬液処理により除去し、レジストに微小なホールパターンを形成する工程と、微小なホールパターンからゲート電極と絶縁層をエッチングしてゲート電極とホールを形成する工程と、レジストを除去する工程と、ゲート電極の表面に剥離層を形成する工程と、ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とからなる。【選択図】図６
2007287403.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し表面を酸化させる工程と、
前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、
前記マスク層を除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項２】
前記マスク層は、インクジェット方式を用いて、選択的に必要部分に形成することを特徴とする請求項１に記載のスピント型電界放出素子の製造方法。
【請求項３】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項１に記載のスピント型電界放出素子の製造方法。
【請求項４】
前記ナノサイズのパーティクルをガス中蒸発法で生成してレジストに独立分散させて塗布し、前記マスク層とすることを特徴とする請求項１に記載のスピント型電界放出素子の製造方法。
【請求項５】
前記ナノサイズのパーティクルをイオンにより酸化させることを特徴とする請求項１に記載のスピント型電界放出素子の製造方法。
【請求項６】
前記マスク層を形成する前に、エッチングストッパ層を形成する工程を有し、前記ホールを選択的に形成することを特徴とする請求項１に記載のスピント型電界放出素子の製造方法。
【請求項７】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストにナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンからゲート電極と絶縁層をエッチングしてホールを形成する工程と
前記レジストを除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項８】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項７に記載のスピント型電界放出素子の製造方法。
【請求項９】
前記ナノサイズのパーティクルをレジストに分散させて塗布し、前記マスク層とすることを特徴とする請求項７に記載のスピント型電界放出素子の製造方法。
【請求項１０】
前記ナノサイズのパーティクルと前記レジスト剤を直接イオンによりエッチングすることを特徴とする請求項７に記載のスピント型電界放出素子の製造方法。
【請求項１１】
前記酸化させたナノサイズのパーティクルを選択的に除去することを特徴とする請求項７に記載のスピント型電界放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、電界電子放出型ディスプレイ等に用いる電界放出素子（Field Emission Element）の製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ装置は、ディスプレイを薄型化、省エネルギー型化とする方向に研究開発が進められ、フラットパネルデイスプレイ（ＦＰＤ）、例えば液晶ディスプレイ、プラズマディスプレイ、電界電子放出型ディスプレイの開発・研究が行われている。
電界電子放出型ディスプレイ（Field Emission Display。以下、「ＦＥＤ」と略称する。）は、金属または半導体表面への印加電界強度を１０9［Ｖ／ｍ］程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放出が行われる電界放出（Field Emission）という原理で電子を放出するもので、電界放出素子といわれている。
ＦＥＤは、他のＦＰＤと比較して、少ない消費電力で、大型のフラットパネルを実現できるといわれているもので、自発光方式で、白色輝度、ピーク輝度も高く、大きなコントラストをとることができ、全方向の視野角を持ち、応答性も高速であるという利点を備えたものである。
【０００３】
スピント型ＦＥＤは、カソード電極と、その上に形成された円錐形状の電子放出部であるエミッタと、エミッタの周辺の基板上に絶縁層（二酸化シリコンＳｉＯ２ ）を挟んで引き出し電極であるゲート電極が積層されている構造とされ、真空中でカソード電極とゲート電極との間に電圧を印加することにより、その間に高電界を発生させ、電界放出の原理によってエミッタの先端より電子が放出されるものである。
【０００４】
スピント（Spindt）型の電界放出素子は、絶縁基板上にカソード電極が形成されており、このカソード電極上に抵抗層、絶縁層及びゲート電極が順次形成されている。そして、絶縁層に形成された開口孔内にコーン状のエミッタが形成され、このエミッタの先端部分がゲート電極の開口部から臨んでいる。
【０００５】
特許文献１に記載の電界放出素子は、絶縁層に形成された開口孔の口径をさらに小さくすることを目的とするもので、図１０、図１１にその製造工程を示し、ガラス等絶縁材料の基板１００に形成したＮｂ、Ｍｏ又はＡｌ等のカソード導体１２１に、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、スピンコート法等により第１絶縁層１３１を積層形成し（図１０（ａ））、その第１絶縁層１３１の上に感光膜を形成し、その感光膜に、フォトマスクアライナによってゲートホールをパターニングし、第１絶縁層１３１をエッチングしてゲートホール１０５を形成する（図１０（ｂ））。
【０００６】
次に第１絶縁層１３１とゲートホール１０５内のカソード導体１２１の上に、ＣＶＤ法、スパッタ法、スピンコート法等により第２絶縁層１３２を積層形成する（図１０（ｃ））。第２絶縁層１３２の層厚は、第１絶縁層１３１上で０．３μｍ、ゲートホール１０５の側壁面上で０．２μｍである。ここで第１絶縁層１３１、第２絶縁層１３２には、ＳｉＮ、ＳｉＯｘ、ＳｉＯＦ等を用いる。
【０００７】
次に第２絶縁層１３２の上に、斜め蒸着によりＮｂ又はＭｏを蒸着して、ゲート１２２を形成し（図１０（ｄ））、そのゲート１２２の上に、斜め蒸着によりＮｉ又はＡｌを蒸着して剥離層１０６を形成する（図１１（ａ））。
【０００８】
次にＲＩＥ（Reactive Ion Etching）等の異方性ドライエッチングにより、ゲートホール１０５内のカソード導体１２１上の第２絶縁層を除去する（図１１（ｂ））。
【０００９】
次に垂直蒸着により、剥離層１０６及びゲートホール１０５内のカソード導体１２１上に、エミッタ−材のＭｏを蒸着してＭｏ層１０７とエミッタ１０４を形成し（図１１（ｃ））、剥離層１０６をＭｏ層１０７とともに剥して、電界放出素子を完成し、ゲートホール１０５の口径は１μｍ以下になると記載されている。
する（図１１（ｄ））。
【００１０】
一般に、スピント型ＦＥＤの構造において、エミッタとゲート電極との距離は、レジストパターンに設けられた穴の大きさにより決定されるため、多数の電子放出素子であるエミッタを再現性良く、均一に形成するには、リソグラフィ工程、エッチング工程の精度を上げる必要がある。
しかし、これらの技術は装置性能に大きく左右される上に、その制御は容易ではない。即ち、微細化に伴うエミッタの形状やゲート電極間距離のばらつきによる素子毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のＦＥＤを製造する場合には、大きな基板上にエミッタを均一に形成することが困難であるため、エミッタの配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することが困難な場合も生じやすかった。
【００１１】
特許文献２には、図１２に示されているように、電界放出素子の製造方法について記載され、ガラス等の絶縁基板２０１の上面に約０．３μｍの厚さでＡｌ層２０２を全面に蒸着し、さらに約０．４μｍの厚さでＳｎＯ2からなる抵抗層２０３を全面に蒸着して、これをフォトリソグラフィ法によってストライプ状にしてカソード電極２０４を形成し（図１２（ａ））、
カソード電極２０４を含む絶縁基板２０１上にＳｉＯ2を１μｍの厚さに蒸着して絶縁層２０５を形成し、その上にＭｏを０．５μｍの厚さに蒸着してゲート電極層２０６を形成し（図１２（ｂ））、
ゲート電極層２０６の表面に、平均粒径が０．４μｍのポリメチルメタクリレート（PMMA）の微粒子２０７を分散させて、ゲート電極層２０６上で各微粒子２０７どうしが接触せずに適当な間隔があくようにし（図１２（ｃ））、
絶縁基板２０１の全体を１５０℃に加熱して、微粒子２０７を軟化させ、自重でつぶれ、その底面は点でなく面でゲート電極層２０６と接するようにし（図１２（ｄ））、
【００１２】
微粒子２０７を覆うように光架橋形レジスト２０８をゲート電極層２０６上にスピンコート法で被着させ、微粒子２０７とともにゲート電極層２０６上にマスク層２０９を形成し、マスク層２０９の全面に紫外線を露光してレジスト２０８を硬化させ、プラズマアッシングによって微粒子２０７の頂部のレジスト２０８のみを選択的に焼却除去し、微粒子２０７の頂部のみをレジスト２０８から露出させ（（図１２（ｅ）））、
レジスト２０８を溶かさずに微粒子２０７のみを溶解する溶液を用いて現像し、微粒子２０７を除去して、レジスト２０８に、適当な間隔でほぼ一定の径の多数の微小孔２１０を広範囲にわたって形成する（図１２（ｆ））。
【００１３】
微小孔２１０からゲート電極層２０６と絶縁層２０５をそれぞれケミカルエッチングし、ゲート電極層２０６にはＨ3ＰＯ4＋ＨＮＯ3 を用いてエッチングを行い、１μｍ径位の開口部２０６ａを形成し、また、絶縁層２０５にはＨＦでサイドエッチングを行い、ゲート電極層２０６の開口部２０６ａより大きい径の空洞を形成してホール２１１をつくり（図１２（ｇ））、
ゲート電極層２０６上に残ったレジスト２０８を溶剤で除去して、露光したゲート電極層２０６の表面を熱で酸化させ、０．２μｍ位の薄い酸化モリブデン（ＭｎＯ3）からなる剥離層２１２を形成し、ゲート電極層２０６の上方から基板に対して垂直下方に向けてエミッタ材料２１３のＭｏを蒸着し、ホール２１１内にエミッタ２１４を形成し、その際、ゲート電極層２０６上にエミッタ材料２１３が積もるにつれて開口部２０６ａ上方の孔は次第に小さくなり、これに伴ってホール２１１内に入るエミッタ材料２１３の量も少なくなり、開口部２０６ａが塞がるまで蒸着を行うと、ホール２１１内にはコーン形状のエミッタ２１４が形成され（図１２（ｈ））、
【００１４】
剥離層２１２の酸化モリブデンは水溶性なので、これを水で溶かして不要なエミッタ材料２１３をゲート電極層２０６から剥離して、ゲート電極層２０６上にホトレジストを被着し、フォトリソグラフィ法によって前記カソード電極２０４と直交するストライプ状のパターンに加工し、ゲート電極２１５を形成する（図１２（ｉ））ことにより電界放出素子を形成することが記載されている。
【００１５】
引用文献２に記載の電界放出素子によればカソード電極２０４とゲート電極２１５は互いに直交するストライプ状であり、両電極はマトリクスを構成し、コレクタに所定の電位を与えるとともに、カソード電極２０４とゲート電極２１５を適宜のタイミングで駆動すれば、絶縁基板２０１上の所望の領域にあるエミッタ群を選択して電子を放出させることができる。
【００１６】
引用文献２に記載の製造方法は、レジストと微粒子からなるマスク層に露光した後、微粒子を除去することにより、ゲート電極の開口部とホールを形成する際の開口パターンとなる微小孔を形成することとなるので、高解像度の電子ビーム露光装置や光露光装置を用いなくても大面積基板においても正確で均一な孔径をもつサブミクロンのゲート孔加工ができ、しかも表示装置等に必要な大面積の電子源を量産性よく作製することができるとともに、蒸着効率及び均一性に問題のあるＡｌの斜め蒸着を行わなくても、サブミクロンのゲート孔を大面積基板上に量産性よく作製することができ、ゲート孔を広い面積の全面に一度に形成することができるので、製造時間を従来よりも大幅に短縮することができる。
【００１７】
また、特許文献３には、金属ナノ粒子、及びその製造方法について記載され、金属ナノ粒子を含む分散液は、金属濃度が非常に高いので成膜回数を低減できるとともに、低温焼成処理によって十分実用的な導電率を達成できること、金属ナノ粒子の構成金属としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ｗ、Ｎｉ、Ｔａ、Ｉｎ、Ｓｎ、Ｚｎ、Ｃｒ、Ｆｅ、Ｃｏ、及びＳｉ等からなる群から選ばれた１種若しくは２種以上の金属又はこれら金属の少なくとも２種からなる合金であること、この金属ナノ粒子分散液は、例えば、電気電子工業等の分野でフラットパネルディスプレー等のディスプレー機器やプリント配線の分野で金属配線等の作製に用いられること等の記載がある。
【００１８】
また、特許文献４には、陰極とこれに関連した抵抗被覆材がほぼ同一面になるように格子状の陰極を使用するので、破壊抵抗は抵抗被覆材の厚さに依存せず、カソード導体とマイクロチップ間の距離に依存し、従って、抵抗破壊を防ぐ為にはカソード導体とマイクロチップとの間に十分な距離を保つことで足り、その一方、抵抗被覆材により電子放出の均一効果を奏するように、絶縁支持体上にカソード導体として機能しかつ電子放出物質からなる多数のマイクロチップ（エミッタ）を担持する第１の一連の並列陰極線と、第１の並列陰極線と交差しかつグリッドとして機能する第２の並列陰極線が該第１の並列陰極線と電気的に絶縁されて設けられ、第１の並列陰極線と第２の並列陰極線とによって交差重ね合わせ領域が定義され、第２の並列陰極線には交差重ね合わせ領域にエミッタに臨む複数個の開口がそれぞれ形成され、第１の各並列陰極線は網目状の格子とされ、該網目状の格子は抵抗被覆材に接触され、エミッタは格子の網目の中央領域に配置されている電界放出素子が記載されている。
【００１９】
【特許文献１】特開２００３−３０３５３８号公報
【特許文献２】特開平４−１９６０２６号公報
【特許文献３】特開２００５−８１５０１号公報
【特許文献４】特許第２６５７９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
スピント型ＦＥＤにおいては、ホール径の縮小化、高密度化を図ることにより、品質（画質）の向上と生産性を大きく改善することが可能となる。
ホール径の縮小化、高密度化を図るため、従来のフォトマスクアライナを利用した製造方法では、１μｍのホール径が実際上限界であり、また、引用文献１に記載の電界放出素子の製造方法は、径１μｍ以下のホールを形成できる電界放出素子の製造方法を提供することを目的としたものであるが、大型のガラス基板に１μｍの微細パターンを露光するには、特別な露光装置、高価なフォトマスクアライナを用いるものであること、露光のフィールドサイズはせいぜい５０ｍｍ程度であり、スループットが低くいこと、ホールの形成工程とホール径の縮小工程が必要であるため、工程数が多いこと、ホール径が大きい場合、成膜時間、エッチング時間が長くなり、生産性が悪くなること、等の課題があった。
一方、電子ビーム露光装置やイオンビーム露光装置は、ゲートホールの口径を１μｍ以下にできるが、基板の上に一度にパターニングできる面積は狭いために（例えば１×１ｍｍ）、パターニング時間が長くなるという課題があった。
【００２１】
また、例えば特許文献２に記載の電界放出素子の製造方法は、平均粒径０．４μｍ以下の微粒子を用いて、ホール径サブミクロンのホールを形成することを目的としたものであるが、その開口部の径は、０．６μｍ径のホールの形成が限度であった。
また、ＰＭＭＡの微粒子を大型基板全面に凝集させずに均一に散布するのは困難であった。更に、ホールを基板上の必要箇所に選択的に形成する技術も開示されていなかった。
【００２２】
本発明は、大きなガラス基板に、高い解像度で微小なホールをパターニングする製造方法、つまり、径０．２μｍ以下のホールを必要な箇所に、均一に、容易に形成する電界放出素子の製造方法を提供すること目的とする。
【課題を解決するための手段】
【００２３】
本発明のスピント型電界放出素子の製造方法は、上記課題を解決するために、絶縁基板上にカソード電極層を形成する工程と、前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、前記マスク層にイオンを照射し表面を変質させる工程と、前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、前記マスク層を除去する工程と、前記ゲート電極の表面に剥離層を形成する工程と、前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とを有する。
【００２４】
さらに、第２の発明は、ホールパターンを形成する工程として、前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程を有する。
【発明の効果】
【００２５】
本発明の製造方法によれば、高価なマスクアライナ等の装置を用いずに、スピント型ＦＥＤの微小ホールを必要な箇所に、均一に、容易に形成でき、ホール径が小さくなるとホール径と絶縁膜の厚さは比例関係にあるため、絶縁膜を薄くすることができる。
また、イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高いため、工程の再現性がよく、効率よく微小ホールが形成され、さらに、光のように干渉することがないので、光を用いた場合よりレジストパターンをきれいに形成でき、その結果ホール形状も整った形に形成でき、
低電圧化、均一発光、表示品質の向上、長寿命化を実現した電界放出素子を製造することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施例を、図１〜図９に基づいて説明する。図１（他の実施例においては図８（ａ））に示す断面図は、図１０に示される開口部１０５を形成する方法、または図１２に示す微小開口部の製造方法と同様に形成されるものである。
【００２７】
ガラス基板１１の上面にアルミ層で形成されるカーソード電極１２をストライプ状に形成し、アモルファスシリコン（ａ−Ｓｉ）層からなる抵抗層１３をフォトリソグラフィ法等によってカソード電極１２の層上に蒸着して形成し、さらに、第１絶縁層（ＳｉＯｘ）１４を蒸着する。そして、その上に、フォトリソグラフィ法等によってストライプ状にしてゲート電極層（Ｎｂ）１５を形成し、さらに、ＳｉＯｘを蒸着して第２絶縁層１６を形成する。その上に、Ｎｂを蒸着して集束電極層１７を、アルミ層からなるエッチングストッパ層１８を基板全面に形成する。そして、ストライプ状のカソード電極１２に囲まれた領域であるホール形成部１９のエッチングストッパ層１８、集束電極層１７、第２絶縁層１６を除去し、ゲート電極層１５を露出させる。ここまでの製造方法は、エッチングストッパ層１８の形成を除き、特許文献１、２、４に記載されている従来例としての製造方法と基本的に同様である。
【００２８】
ただし、本実施例においては、エミッタが形成されるホールのホール径を０．１μｍとするため第１絶縁層１６は厚さ０．０５μｍ、ゲート電極層１５は厚さ０．０５μｍとしてある。これは、エミッタのアスペクト比（円錐底面の直径と高さの比率）は蒸着するエミッタ材料によって決まり、モリブデン（Ｍｏ）は１．０程度のためである。本発明によって製造される電界放出素子のホール径が縮小し電界強度が高くなることで、駆動電圧が低くなるので、抵抗層１３、第１絶縁層１４の厚さを薄くしても電子放出の均一性、絶縁性に問題はない。
【００２９】
このようにホール形成部１９が形成されたゲート電極層１５の表面に、ナノパーティクル２１を分散させたレジスト２２をスピンコートにより被着して、マスク層２０を形成する（図１）。
【００３０】
ナノパーティクル（ナノ粒子）２１は、特許文献３に記載のように、構成金属としては、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｐｄ、Ｗ、Ｎｉ、Ｔａ、Ｉｎ、Ｓｎ、Ｚｎ、Ｃｒ、Ｆｅ、Ｃｏ、及びＳｉがあり、酸で溶かすことができる金属製である。ナノパーティクルの粒径は、０．０１〜０．１μｍ程度である。
【実施例１】
【００３１】
図１〜図６に基づいて、本発明の実施例１を説明する。
以上説明したように形成されたホール形成部１９が形成されて、ゲート電極１５が露出した電界放出素子の基板１０（以下、本基板１０という。）のゲート電極１５上にレジスト２２を塗布して全面に、マスク層２０を形成する。
【００３２】
本実施例において、ナノパーティクル２１は、タングステンＷの平均粒径０．１μｍ程度のものを用いている。レジスト２２は耐食性に優れたポジ高分子タイプのレジストを用いている。
ナノパーティクル２１は、「ガス中蒸発法」で生成してレジスト２２中に独立分散させる。
マスク層２０は、ナノパーティクル２１が独立分散されているレジスト２２をスピンコートで基板１０の全面に塗布して形成され、膜厚は０．２μｍとしている（図１）。なお、マスク層２０は、インクジェットにより必要箇所のみ塗布して形成してもよい。
レジスト２２を塗布した後に、本基板１０を１００℃の温度で加熱して、２分間プリベークする。
【００３３】
次に、このナノパーティクル２１をマスクとして利用し、イオン照射により、レジスト２２の変質及びナノパーティクル２１の酸化を行なう。イオン照射は、イオンガン３０によって酸素イオン３１を放射し、加速電圧１５００ｅＶ、電流密度１４５ｍＡ／ｃｍ2 の条件で行なう（図２）。
酸素イオンにより、マスク層２０の表面を除去し、タングステンパーティクル２１´を露出させ、さらに、タングステンパーティクル２１´に酸素イオン３１を照射して酸化させる。
【００３４】
レジスト２２´を０．１μｍ除去した時点でイオン照射を終了させる（図３）。
その後、本基板１０を１２０℃で３０分間ポストベークしてレジスト２２´を硬化させる。
照射するイオンは、本実施例では、酸素イオンを用いたが、Ｎ2Ｏ 、Ｈ2Ｏ 等の酸化性ガスを用いることができる。
【００３５】
本基板１０を濃度１０％の希硫酸（Ｈ2ＳＯ4）を満たした槽に浸漬し、ナノパーティクル２１´を選択的に除去する。希硫酸は、タングステンのナノパーティクル２１´を溶かすが、レジスト２２´やガラス基板１１には影響を与えることはない。
ナノパーティクル２１´を除去した部分には、直径０．１μｍ以下の窪み２４が残ったレジスト２２´に形成される（図４）。なお、ホール形成部１９の斜面部分は、イオンに入射方向に対して、傾斜面となるため、照射密度が低く、エッチング量は、底面部より少なくなる。
この薬液としては、ナノパーティクルを選択的に除去するものであれば良く、銀のナノパーティクルの場合にはリン酸・硝酸混合液若しくは塩酸系エッチャントが好適である。この他にもナノパーティクル２１の材質としてＮｉの場合、薬液として、ＦeＣｌ3 が用いられる。
この実施例では、タングステンパーティクルに対して希硫酸を用いる場合を示したが、インジュウム（Ｉｎ）パーティクルに対して、昆酸（Ｈ2Ｏ：ＨＣｌ：ＨＮＯ3＝１：１：０．１６）を用いても同様にホールを形成してもよい。
【００３６】
そしてこの微小パターンの窪み２４を利用して、ゲート電極１５と絶縁層１４をドライエッチングしてホール２５を形成する。エッチングガスは、ＣＦ4 ・ＣＨＦ3・Ｃｌ2 の混合ガスを用いる（図５）。なお、前記のようにホール形成部１９の斜面部は、第２絶縁層１６がエッチングされる場合もある。
【００３７】
残存しているレジスト２２´を剥離して、ホール形成部１９の残存している絶縁層１４´、ゲート電極層１５´の間にホール２５が形成され、ホール２５にはカーソード電極層（抵抗層１３、カソード電極１２）が露出し、カーソード電極部が形成される（図６）。
この後は、図１１（ｃ）、図１２（ｈ）に記載されているような通常の工程、つまり、図６に示す本基板１０のゲート電極１５´の上に、Ｎｉ又はＡｌを本基板１０に対して斜め方向から所定角度で斜め蒸着して、剥離層（図示なし、図１１（ｃ）の剥離層１０６に相当）を形成し、次に本基板１０に対して垂直な方向から、剥離層及びホール２５に向かって、エミッタ−材のＭｏを垂直蒸着し、エミッタ−２６を形成する。この垂直蒸着により、剥離層の上にはＭｏの層（図示なし、図１１（ｃ）のＭｏ層１０７に相当）が形成され、ホール２５にはコーン状のエミッタ２６が形成される。
この際、ホール２５の上方は、円錐状に塞がれるため、エミッタ２６も円錐状に成長し、ホール２５の上方が塞がった後、剥離層をＭｏ層とともに剥し、図７に示されるように、ホール２５内にエミッタ２６が形成された電界放出素子１０を完成させ、更にそれを用いて、ＦＥＤを完成させる。ホール２５は、平均径０．１５μｍで、ＦＥＤの１サブピクセル当たり５００〜２０００程度形成される。なお、剥離層を剥がすのと同時にエッチングストッパ１８も剥がされる。
【００３８】
本実施例では、ナノサイズのパーティクル（ナノパーティクル）をレジスト剤に分散させ、電極上に塗布し、この均一に配置されたナノパーティクルをマスクとして利用し、イオン照射を行ない、レジスト剤の変質及びナノパーティクルを酸化させ、その後、ナノパーティクルを選択的に除去できる薬液を用い、除去し、ナノパーティクルが除去された部分に形成された微小なパターンを利用して、サブミクロンのホール形状を形成する。エッチングストッパ層により、必要な箇所にホールを形成する。
高価なマスクアライナ等の装置を用いずにスピント型ＦＥＤの微小ホールを容易に形成できる。イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高く工程の再現性がよい。イオンを用いる加工方法は、ＲＩＥ（反応性イオンエッチング）もあるが、ＲＩＥは多量のイオンを用いるので本発明のような制御を再現性良く行なうことは困難である。
光を用いた場合よりレジストパターンをきれいに形成できる。低電圧駆動、均一発光、表示品質の向上、長寿命が実現できる。ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【実施例２】
【００３９】
実施例２を図８、図９を用いて説明する。
実施例１で説明した様に、ガラス基板１１上にカソード電極１２、抵抗層１３を形成し、更に絶縁層１４、ゲート電極１５を形成し、ゲート電極１５上に第２絶縁層１６と集束電極１７、エッチングストッパ層としてアルミ層１８を形成し、そして、ホール形成部１９に相当する部分のアルミ層１８、集束電極１７、第２絶縁層１６を除去し、ゲート電極１５の面を露出させた。
ゲート電極１５上に、ナノパーティクル２１が分散されているレジスト２２をスピンコートで基板全面に塗布してマスク層２０を形成し、膜厚は０．１μｍとしている（図８（ａ））。
レジスト塗布後に１００℃で２分間プリベークした。
【００４０】
本実施例においては、ホール径を０．１μｍとするため絶縁層は厚さ０．０５μｍ、ゲート電極は厚さ０．０５μｍとした。ホール径が縮小し電界強度が高くなることで、駆動電圧も低くなるので、カソード電極、抵抗層その他の層の厚さも同様に薄くした。
【００４１】
ナノパーティクル２１は、銀（Ａｇ）の平均粒径０．１μｍ程度の金属ナノパーティクルを用いた。レジスト２２は耐蝕性に優れたポジ形高分子タイプのレジストを用いた。ナノパーティクルは「ガス中蒸発法」で生成して、レジスト中に独立分散させた。
【００４２】
このレジスト２２をマスクとして利用し、直接イオン放射３１によるスパッタエッチングを行なう。材料によるスパッタエッチングレートの差を利用して、金属ナノパーティクル２１が先にエッチングされ、微細なホールを有するマスク形状を形成する。
具体的にはレジスト２２をマスクとして利用し、アルゴン（Ａｒ）イオン３１を加速電圧１５００ｅＶ、電流密度１４５ｍＡ／ｃｍ2 の条件で照射した（図８（ｂ））。
アルゴンイオンを照射した場合のレジスト２２と銀のナノパーティクル２１のエッチングレートは、銀の方が数倍高いので、レジスト２２を残しつつ銀パーティクル２１を除去する（図８（ｃ））。
その後基板を１２０℃で３０分間ポストベークしてレジストを硬化させた（図８（ｃ））。
イオンはＡｒガスを用いる。Ａｒ以外として例えば、Ｘｅ、Ｈｅ、Ｎ2 等の不活性ガスやＨ2 、等の還元性ガス、Ｏ2 、Ｎ2Ｏ 、Ｈ2Ｏ 、等の酸化性ガスを用いることができる。
【００４３】
その後、ナノパーティクルが除去された部分には、直径０．１μｍ以下の窪み２４がレジスト２３に形成される。この微小パターンを利用して、ゲート電極１５と絶縁層１４をドライエッチングしてホール２５を形成した。エッチングガスは、ＣＦ4 ・ＣＨＦ3 ・Ｃｌ2 の混合ガスを用いる（図９（ｂ））。
レジスト２３´を剥離して、カソード電極部が完成する。この後は、通常の工程により、ＦＥＤを完成させる。（図９（ｃ））。
【００４４】
この後は、実施例１において説明した如く、通常工程によりエミッタの蒸着等を行ないカソード基板を完成させ、更にそれを用いてＦＥＤを完成させた。
この実施例では、銀パーティクルを用いる例を示したが、金（Ａｕ）等、アルゴン（Ａｒ）イオンに対するエッチングレートの高い金属も同様に用いることができる。
本実施例においては、直接イオンによりナノパーティクルが分散されたマスクをエッチングし、材料のエッチング速度の違いを利用して金属パーティクル部が先に除去され微細なホールパターンを形成するようにする。
【００４５】
高価なマスクアライナ等の装置を用いずにスピント型ＦＥＤの微小ホールを容易に形成できる。イオン照射中にナノパーティクルの除去を行うため、実施例１と比較して、金属ナノパーティクル除去等の工程が不要となる。
低電圧、均一発光、表示品質の向上、長寿命、プロセス、ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例１の製造方法の工程１を示す断面図。
【図２】本発明の実施例１の製造方法の工程２を示す断面図。
【図３】本発明の実施例１の製造方法の工程３を示す断面図。
【図４】本発明の実施例１の製造方法の工程４を示す断面図。
【図５】本発明の実施例１の製造方法の工程５を示す断面図。
【図６】本発明の実施例１の製造方法の工程６を示す断面図。
【図７】本発明の製造方法で製造された電界放出素子の一部を断面で示した斜視図。
【図８】本発明の他の実施例の製造方法の工程１〜３を示す断面図。
【図９】本発明の他の実施例の製造方法の工程４〜６を示す断面図。
【図１０】引用文献１に示される従来例の製造方法を示す断面図。
【図１１】引用文献１に示される従来例の製造方法を示す断面図。
【図１２】引用文献２に示される従来例の製造方法を示す断面図。
【符号の説明】
【００４７】
１１  ガラス基板、  １２  カーソード電極、  １３  抵抗層、
１４  絶縁膜、  １５  ゲート電極、  １６  絶縁膜、
１７  集束電極、  １８  エッチングストッパ、１９  ホール形成部
２０  マスク層、  ２１  ナノパーティクル、２２  レジスト、
２５  ホール、  ２６  エミッタ、
【図１】
2007287403.tif 000003
【図２】
2007287403.tif 000004
【図３】
2007287403.tif 000005
【図４】
2007287403.tif 000006
【図５】
2007287403.tif 000007
【図６】
2007287403.tif 000008
【図７】
2007287403.tif 000009
【図８】
2007287403.tif 000010
【図９】
2007287403.tif 000011
【図１０】
2007287403.tif 000012
【図１１】
2007287403.tif 000013
【図１２】
2007287403.tif 000014