(57)【要約】【課題】配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供する。【解決手段】絶縁層５は、半導体基板１上に形成され、かつビア用貫通孔５ａを有している。多孔質シリカ層６は、ビア用貫通孔５ａに連通する配線用溝６ａを有し、かつ絶縁層５上に接して形成されている。導電層８は、ビア用貫通孔５ａ内および配線用溝６ａ内に形成されている。絶縁層５は、炭素と水素と酸素とシリコンとを含み、かつＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。【選択図】図１
2007266460.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、かつ接続用貫通孔を有する絶縁層と、
前記接続用貫通孔に連通する配線用溝を有し、かつ前記絶縁層上に接して形成される多孔質シリカ層と、
前記接続用貫通孔内および前記配線用溝内に形成される導電層とを備え、
前記絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている、半導体装置。
【請求項２】
前記多孔質シリカ層の平均細孔径が１ｎｍ以上１０ｎｍ以下であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記絶縁層は、前記炭素を１０原子％以上４０原子％以下の量で有していることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、
前記絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えた、半導体装置の製造方法。
【請求項５】
前記焼成は、酸素を含む雰囲気下にて行われることを特徴とする、請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、多孔質の絶縁層を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高性能化のために配線抵抗と配線間容量とを低減する技術が開発されている。配線抵抗を低減する技術の一つには銅配線の形成が知られている。またこの銅配線は、層間絶縁膜に形成されるため、配線容量の低減には低誘電率の層間絶縁膜を用いる必要がある。この低誘電率の層間絶縁膜として、多孔質の材料を用いた技術が種々提案されている（例えば特許文献１〜３参照）。
【０００３】
一方、誘電率が低く、機械的強度が高く、絶縁性が高い多孔質の材料として多孔質シリカが知られている（例えば特許文献４、５参照）。この多孔質シリカは、塗布液を調製し、その塗布液を塗布した後に乾燥し、焼成することにより得られる。
【特許文献１】特開２００４−２２１４９８号公報
【特許文献２】特開２００４−１５８７０４号公報
【特許文献３】特開２００６−４１０３９号公報
【特許文献４】特開２００４−２９２３０４号公報
【特許文献５】特開２００５−２７２１８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の多孔質シリカを半導体装置の層間絶縁膜に用いた場合、以下の問題がある。
【０００５】
この多孔質シリカ単層よりなる層間絶縁膜にビアとそのビアに連通する配線用溝とをエッチングで形成する場合、そのエッチング時における配線用溝の深さ制御が困難になるという問題がある。またエッチングの途中止め時には配線用溝の底部において多孔質シリカにエッチングによるダメージが生じるため、その部分でリーク電流が増加すると共に、誘電率も高くなるという問題もある。
【０００６】
また配線用溝の深さ制御を容易にするために、層間絶縁膜に他の絶縁層と多孔質シリカとの積層構造を用い、他の絶縁層にビアを形成し、多孔質シリカに配線用溝を形成することも考えられる。しかし、この場合、多孔質シリカの形成時の焼成により、他の絶縁層にリーク電流が増加するとともに他の絶縁層の誘電率も高くなるという問題がある。
【０００７】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、半導体基板と、絶縁層と、多孔質シリカ層と、導電層とを備えている。絶縁層は、半導体基板上に形成され、かつ接続用貫通孔を有している。多孔質シリカ層は、接続用貫通孔に連通する配線用溝を有し、かつ絶縁層上に接して形成されている。導電層は、接続用貫通孔内および配線用溝内に形成されている。絶縁層は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。
【０００９】
なお本発明における１２７４ｎｍ付近とは、１２６０ｎｍ以上１２８０ｎｍ以下の範囲を意味する。
【００１０】
本発明の半導体装置によれば、多孔質シリカ層の下に絶縁層が設けられている。このため、多孔質シリカ層にエッチングで配線用溝を形成する際に、絶縁層がエッチングストッパーとして機能する。よって、配線用溝の深さ方向の制御が容易となる。
【００１１】
また絶縁層は多孔質ではないため、配線用溝のエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の増加や誘電率の上昇を抑制することができる。
【００１２】
また絶縁層はフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【００１３】
上記の半導体装置において好ましくは、多孔質シリカ層の平均細孔径が１ｎｍ以上１０ｎｍ以下である。
【００１４】
上記の半導体装置において好ましくは、絶縁層は、炭素を１０原子％以上４０原子％以下の量で有している。
【００１５】
本発明の半導体装置の製造方法は、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層を堆積する工程と、その絶縁層の表面に塗布液を塗布した後に乾燥させ、焼成することにより多孔質シリカ層を形成する工程とを備えている。
【００１６】
本発明の半導体装置の製造方法によれば、原料としてのジメチルジメトキシシランをプラズマ化させることにより、半導体基板上に、炭素と水素と酸素とシリコンとを含む絶縁層が形成される。これにより、絶縁層はフーリエ変換赤外吸収分光法により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有することとなる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【００１７】
上記の半導体装置の製造方法において好ましくは、焼成は、酸素を含む雰囲気下にて行われる。
【発明の効果】
【００１８】
以上説明したように本発明の半導体装置およびその製造方法によれば、配線用溝の深さ制御が容易で、誘電率が低く、かつリーク電流が増加しにくい多孔質の絶縁層を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態について図に基づいて説明する。
図１は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図１を参照して、半導体基板１の表面上に絶縁層２が形成されている。この絶縁層２の上面には配線用溝２ａが形成されている。この配線用溝２ａの側壁に沿うようにバリアメタル層３が形成されており、配線用溝２ａを埋め込むように導電層４が形成されている。
【００２０】
この絶縁層２上に、層間絶縁層として絶縁層５と多孔質シリカ層６とが積層して形成されている。絶縁層５は、絶縁層２上に形成されている。この絶縁層５には、絶縁層５を貫通して導電層４の表面に達するビア（接続用貫通孔）５ａが形成されている。多孔質シリカ層６は、絶縁層５上に接して形成されている。この多孔質シリカ層６には、多孔質シリカ層６を貫通してビア５ａに連通する配線用溝６ａが形成されている。このビア５ａと配線用溝６ａとの側壁に沿うようにバリアメタル層７が形成されており、ビア５ａと配線用溝６ａとを埋め込むように、例えば銅よりなる導電層８が形成されている。この導電層８の配線用溝６ａ内を満たす部分が配線部分であり、ビア５ａを満たす部分がビアプラグ部分となっている。
【００２１】
絶縁層５は、炭素と水素と酸素とシリコンとを含み、かつフーリエ変換赤外吸収分光法（ＦＴ−ＩＲ：Fourier Transform Infra-red）により測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このＦＴ−ＩＲの吸収スペクトルについては、市販の装置：ＦＴＳ３０００（ＤＩＧＩＬＡＢ社製）にサンプルをセットして測定することができる。この絶縁層５は、炭素を１０原子％以上４０原子％以下の量で有していることが好ましい。また絶縁層５は、ｋ（比誘電率）＝２．８〜３．３程度の低誘電率膜である。
【００２２】
また多孔質シリカ層６の平均細孔径は１ｎｍ以上１０ｎｍ以下であることが好ましい。この範囲であれば、十分な機械強度と低誘電率化とを両立させることができる。多孔質シリカ層６は、例えば２．１の比誘電率を有し、８ＧＰａのヤング率を有している。多孔質シリカ層６に形成される孔は外部に通じるオープンポーラス（開気孔）である。またこの平均細孔径は、一般的にはＸ線小角散乱測定装置、例えばリガク社ＡＴＸなどを用いて測定できる。また多孔質シリカ層６は、メソ孔を有することが好ましい。
【００２３】
次に、本実施の形態の半導体装置の製造方法について説明する。
図２〜図５は、本発明の一実施の形態における半導体装置の製造方法を工程順に示す概略断面図である。図２を参照して、半導体基板１上に絶縁層２が形成される。この絶縁層２の表面に、写真製版技術およびエッチング技術により配線用溝２ａが形成される。この配線用溝２ａの側壁に沿うようにバリアメタル層３が形成された後、この配線用溝２ａ内を埋め込むように導電層４が充填される。
【００２４】
この絶縁層２上に、絶縁層５が形成される。この絶縁層５は、炭素と水素と酸素とシリコンとを含むＳｉＯＣＨよりなり、例えば平行平板型のチャンバー内にＨｅ（ヘリウム）ガスをキャリアーガスとしてＤＭＤＭＯＳ（ジメチルジメトキシシラン）を送り込み、平行平板に２７．１２ＭＨｚの交流電圧をかけてＤＭＤＭＯＳをプラズマ化させて、チャンバー内に置かれたシリコンウエハ上に堆積させることにより形成される。
【００２５】
この絶縁層５上に有機成分とシリカオリゴマーからなる塗布液をスピン塗布法を用いて塗布した後に乾燥させ、酸素添加窒素雰囲気にて３００℃から４００℃まで段階的に焼成することにより多孔質シリカ層６が形成される。この焼成の雰囲気は、酸素添加窒素雰囲気に限定されず、酸素を含む雰囲気であればよい。
【００２６】
多孔質シリカ層６上に、フォトレジスト１１が塗布され、写真製版技術によりパターニングされる。このレジストパターン１１をマスクとして多孔質シリカ層６および絶縁層５が順次エッチングされる。
【００２７】
図３を参照して、このエッチングにより、多孔質シリカ層６および絶縁層５を貫通する貫通孔が形成される。これにより、絶縁層５に貫通孔としてのビア５ａが形成される。この後、レジストパターン１１が例えばアッシング等により除去される。
【００２８】
図４を参照して、多孔質シリカ層６上に、フォトレジスト１２が塗布され、写真製版技術によりパターニングされる。このレジストパターン１２をマスクとして多孔質シリカ層６がエッチングされる。
【００２９】
図５を参照して、このエッチングにより、多孔質シリカ層６を貫通して絶縁層５に達する配線用溝６ａが形成される。この配線用溝６ａ形成のためのエッチング時に絶縁層５はエッチングストッパーとして機能する。これにより、配線用溝６ａの深さ制御が容易となる。この後、レジストパターン１２が例えばアッシング等により除去される。
【００３０】
図１を参照して、ビア５ａおよび配線用溝６ａの壁面に沿うようにバリアメタル７が形成される。この後、ビア５ａおよび配線用溝６ａ内を埋め込むように、例えば銅よりなる導電層８が形成される。これにより、本実施の形態の半導体装置が製造される。
【００３１】
得られた多孔質シリカ層６の細孔構造は、シリカ層の断面ＴＥＭ（Transmission Electron Microscope）観察によりランダムな形状の細孔であることが確認される。また多孔質シリカ層６の細孔構造をＸ線回折（ＣｕＫα）により確認することもできる。
【００３２】
また、多孔質シリカ層６の平均細孔径は、上述のＸ線小角散乱測定装置などにより、１ｎｍ〜１０ｎｍの範囲であることが確認される。
【００３３】
次に、本実施の形態における作用効果について説明する。
本実施の形態の半導体装置によれば、多孔質シリカ層６の下に絶縁層５が設けられている。このため、図５で示すように多孔質シリカ層６にエッチングで配線用溝６ａを形成する際に、絶縁層５がエッチンググトッパーとして機能する。よって、配線用溝６ａの深さ方向の制御が容易となる。
【００３４】
また絶縁層５は多孔質ではないため、図５で示す工程における配線用溝６ａのエッチングによりダメージを受けにくい。このため、このダメージによるリーク電流の発生や誘電率の上昇を抑制することができる。
【００３５】
また絶縁層５はＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する材質よりなっている。このため、後述するように、多孔質シリカ形成のために焼成を行っても、この絶縁層５はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【００３６】
また原料としてのジメチルジメトキシシランをプラズマ化させることにより、炭素と水素と酸素とシリコンとを含む絶縁層５が形成される。これにより、ＦＴ−ＩＲにより測定したときに１２７４ｎｍ付近にＳｉ−ＣＨ3結合に起因する吸収ピークを有する絶縁層５を形成することができる。このため、多孔質シリカ形成のために焼成を行っても、この絶縁層はリーク電流が増加しにくく、かつ誘電率の上昇も抑えることができる。
【００３７】
なお図１に示す実施の形態においては、ビア５ａが形成される絶縁層が絶縁層５の１層のみの場合について説明したが、図６に示すように絶縁層５の下に他の絶縁層９を設け、絶縁層５および９にビア５ａが形成されてもよい。またビア５ａが形成される絶縁層は、３層以上の積層構造よりなっていてもよい。
【実施例】
【００３８】
以下、本発明の実施例について図に基づいて説明する。
本発明者らは、多孔質シリカ層を形成するための焼成を行っても、リーク電流が増加し
にくく、かつ誘電率を低く維持できる絶縁層がないか鋭意検討を行ない、その結果、本発明を完成するに至った。以下に、その検討内容と結果について説明する。
【００３９】
比較例１、比較例２および本発明例の３種類の絶縁層を、それぞれＣＶＤ（Chemical Vapor Deposition）法により３００ｍｍのウエハー上に成膜した試料を準備した。比較例１の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝６．３／２４．４／７．３／６２．０原子％の組成とした。また比較例２の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝２．９／３４．０／２．０／６１．０原子％の組成とした。また本発明例の絶縁層は、Ｓｉ／Ｃ／Ｏ／Ｈ＝１４．７／１６．２／２１．１／４８．０原子％の組成とした。特に、本発明例の絶縁層は、図７に示すようにステージ６０の温度を３５０℃とし、平行平板型のチャンバー内にＨｅガスをキャリアーガスとしてＤＭＤＭＯＳを送り込み、平行平板に２７．１２ＭＨｚの交流電圧をかけてＤＭＤＭＯＳをプラズマ化させて、チャンバー内に置かれたウエハー５０上に堆積させることにより形成した。また比較例１の絶縁層としては特開２００４−４７８７３号公報に記載されている成膜法で形成された環状シロキサン共重合膜を用い、比較例２の絶縁層としては特許第３１９０８８６号公報に記載されている成膜法で形成された有機シロキサン共重合膜を用いた。
【００４０】
この後、図８に示すように３種類の絶縁層の各々を成膜したウエハー５０を、２％Ｏ2：９８％Ｎ2の雰囲気中、４００℃で６０分間の焼成条件で処理した。この処理を施した３種類の絶縁層の焼成前後のリーク電流値、誘電率、組成変化、ＦＴ−ＩＲ吸収スペクトルを測定した。その結果を、図９〜図１５に示す。
【００４１】
図９は、３種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。図９を参照して、比較例１および比較例２の絶縁層では、それぞれ焼成処理後にリーク電流値が１．０×１０-4Ａ／ｃｍ2、１．０×１０-5Ａ／ｃｍ2に上昇したのに対し、本発明例の絶縁層では、焼成処理後でもリーク電流値が１．０×１０-8Ａ／ｃｍ2以下であった。このことから、本発明例の絶縁層は焼成処理後においてもリーク電流値が増加しないことがわかった。
【００４２】
図１０は、３種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比（焼成後／焼成前）を測定した結果を示す図である。図１０を参照して、比較例１および比較例２の絶縁層では、それぞれ誘電率の比が２．６倍、１．８倍に上がったのに対し、本発明例の絶縁層では、誘電率の比は焼成処理の前後でほとんど変わらなかった。このことから、本発明例の絶縁層は焼成処理後においても誘電率を低く維持できることがわかった。
【００４３】
図１１は、３種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。図１１を参照して、比較例１および比較例２の絶縁層では、それぞれ焼成前に対して焼成後にＳｉ含有量に対するＣ含有量（Ｃ／Ｓｉ比）およびＳｉ含有量に対するＨ含有量（Ｈ／Ｓｉ比）が減っていたのに対し、本発明例の絶縁層では焼成前後において組成にほとんど変化は見られなかった。このことから、本発明例の絶縁層は焼成処理後においても組成の変化がほとんどなく安定していることがわかった。
【００４４】
図１２は、３種類の絶縁層の各々の焼成前後におけるＦＴ−ＩＲの測定結果（波長１５００〜５０００ｃｍ-1の範囲）を示す図である。図１２を参照して、比較例１および比較例２の絶縁層では、焼成後に−ＣＨ3、−ＣＨ−のピーク強度が減り、新たにＳｉ−ＯＨ、Ｈ2Ｏに起因するピークが現れた。一方、本発明例の絶縁層では焼成前後において吸収スペクトルにほとんど変化は見られなかった。
【００４５】
図１３は、比較例１の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１３を参照して、１２５８．３ｃｍ-1にあっ
たＳｉ−ＣＨ3の振動に起因する吸収線が焼成後に消滅し、新たに１２７６ｃｍ-1に吸収線が現れた。
【００４６】
図１４は、比較例２の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１４を参照して、１２５６．１ｃｍ-1にあったＳｉ−ＣＨ3の振動に起因する吸収線が焼成後に消滅し、新たに１２３７．０ｃｍ-1および１２７１．１ｃｍ-1に吸収線が現れた。
【００４７】
図１５は、本発明例の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。図１５を参照して、１２７４ｃｍ-1付近にあったＳｉ−ＣＨ3の振動に起因する吸収線は焼成後もほとんど吸収強度が変わらなかった。
【００４８】
上記の焼成前後の吸収強度の比を以下の表１にまとめた。
【００４９】
【表１】
2007266460.tif 000003
【００５０】
本発明例の絶縁層は、焼成後においても１２７４ｃｍ-1付近にＳｉ−ＣＨ3の振動に起因する吸収線を有しており、この１２７４ｃｍ-1付近のＳｉ−ＣＨ3は耐酸化性が高いが、１２５６ｃｍ-1、１２５８ｃｍ-1のＳｉ−ＣＨ3は耐酸化性が低い。このことから、本発明例の絶縁層は焼成後においても高い耐酸化性を有していることがわかった。
【００５１】
上記の検討の結果、炭素と水素と酸素とシリコンとを含み、かつ焼成後においてもＦＴ−ＩＲにおいて１２７４ｃｍ-1付近に吸収ピークを有する材質であれば、焼成後においてリーク電流が増加しにくく、かつ誘電率を高く維持できることがわかった。
【００５２】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５３】
本発明は、多孔質の絶縁層を有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。
【図２】本発明の一実施の形態における半導体装置の製造方法の第１工程を示す概略断面図である。
【図３】本発明の一実施の形態における半導体装置の製造方法の第２工程を示す概略断面図である。
【図４】本発明の一実施の形態における半導体装置の製造方法の第３工程を示す概略断面図である。
【図５】本発明の一実施の形態における半導体装置の製造方法の第４工程を示す概略断面図である。
【図６】本発明の一実施の形態における半導体装置の他の構成を概略的に示す断面図である。
【図７】３種類の絶縁層をウエハー上にＣＶＤ法により堆積する様子を示す概略断面図である。
【図８】３種類の絶縁層を焼成する様子を示す概略断面図である。
【図９】３種類の絶縁層の各々の焼成前後におけるリーク電流値を測定した結果を示す図である。
【図１０】３種類の絶縁層の各々の焼成前の誘電率に対する焼成後の誘電率の比（焼成後／焼成前）を測定した結果を示す図である。
【図１１】３種類の絶縁層の各々の焼成前後における組成分析を行った結果を示す図である。
【図１２】３種類の絶縁層の各々の焼成前後におけるＦＴ−ＩＲの測定結果（波長１５００〜５０００ｃｍ-1の範囲）を示す図である。
【図１３】比較例１の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。
【図１４】比較例２の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。
【図１５】本発明例の絶縁層の焼成前後におけるＦＴ−ＩＲの測定結果（波長５００〜１４００ｃｍ-1の範囲）を示す図である。
【符号の説明】
【００５５】
１  半導体基板、２  絶縁層、２ａ  配線用溝、３  バリアメタル層、４  導電層、５
絶縁層、５ａ  ビア、６  多孔質シリカ層、６ａ  配線用溝、７  バリアメタル層、８
導電層。
【図１】
2007266460.tif 000004
【図２】
2007266460.tif 000005
【図３】
2007266460.tif 000006
【図４】
2007266460.tif 000007
【図５】
2007266460.tif 000008
【図６】
2007266460.tif 000009
【図７】
2007266460.tif 000010
【図８】
2007266460.tif 000011
【図９】
2007266460.tif 000012
【図１０】
2007266460.tif 000013
【図１１】
2007266460.tif 000014
【図１２】
2007266460.tif 000015
【図１３】
2007266460.tif 000016
【図１４】
2007266460.tif 000017
【図１５】
2007266460.tif 000018