(57)【要約】      （修正有）【課題】書き込み電流を低減可能な磁気メモリを提供する。【解決手段】ＴＭＲ素子５に設けられた磁界補正用強磁性層ＣＲ２が形成する静磁界Ｈαは、固定層２が形成する静磁界Ｈβを、感磁層４の位置において相殺する。すなわち、合成磁界（Ｈα＋Ｈβ）の大きさが零となる。したがって、書き込み電流ＩＷを正方向に流すことにより感磁層４の磁化の向きを変更する場合（正変更とする）の書き込み電流ＩＷの大きさと、書き込み電流ＩＷを負方向に流すことにより感磁層４の磁化の向きを変更する場合（負変更とする）の書き込み電流ＩＷの大きさは等しくなる。すなわち、磁界補正用強磁性層ＣＲ２が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流ＩＷの大きさを減少させることができる。【選択図】図７
2007067091.tif 000002
【特許請求の範囲】
【請求項１】
二次元配列した複数の記憶領域を備えた磁気メモリにおいて、
前記複数の記憶領域のそれぞれは、
磁気抵抗効果素子と、
前記磁気抵抗効果素子に情報を書き込むための磁界を発生させる書き込み配線と、
前記磁気抵抗効果素子に電気的に接続された読み出し配線と、
を備え、
前記磁気抵抗効果素子は、
感磁層と、
前記感磁層の一方面上に設けられた固定層と、
前記感磁層と前記固定層との間に介在する絶縁層と、
前記感磁層の他方面上に設けられた非磁性体からなるスペーサ層と、
前記スペーサ層を介して前記感磁層に対向する磁界補正用強磁性層と、
を有し、
前記磁界補正用強磁性層の磁化の向きは、前記感磁層の位置における前記固定層が発生した静磁界を相殺するように設定されている、
ことを特徴とする磁気メモリ。
【請求項２】
前記固定層は、
強磁性層と、
前記強磁性層に接合した反強磁性層と、
を備えており、
前記磁界補正用強磁性層の磁化の向きは、前記固定層の強磁性層の磁化の向きとは逆向きである、
ことを特徴とする請求項１に記載の磁気メモリ。
【請求項３】
前記スペーサ層は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ及びＣｒからなる非磁性金属群から選択された少なくとも１種を含み、
前記スペーサ層の厚みは、０．５ｎｍ以上６．０ｎｍ以下である、
ことを特徴とする請求項１又は２に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリに関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic RandomAccessMemory）は、格子状に配線されたビット線とワード線の交点にＴＭＲ素子（TMR；TunnelMagnetoresistance）を配置した構造を有する。ＴＭＲ素子は、２つの強磁性層間に非磁性層を有する強磁性層／非磁性絶縁層／強磁性層の三層構造からなる。強磁性層は、通常は厚さ１０ｎｍ以下の遷移金属磁性元素（Ｆｅ、Ｃｏ、Ｎｉ）又は遷移金属磁性元素の合金（ＣｏＦｅ、ＣｏＦｅＮｉ、ＮｉＦｅ等）からなり、非磁性絶縁層は、Ａｌ２Ｏ３やＭｇＯ等からなる。
【０００３】
ＴＭＲ素子を構成する一方の強磁性層（固定層）は、磁化の向きを固定しており、他方の強磁性層（感磁層又は自由層）は磁化の向きが外部磁界に応じて回転する。なお、固定層の構造としては、反強磁性層（ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎ、ＮｉＭｎ等）を一方の強磁性層に付与した交換結合型が良く用いられる。
【０００４】
メモリ情報の「１」、「０」は、ＴＭＲ素子を構成する２つの強磁性体の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか、反平行であるかに依存して規定される。これら２つの強磁性体の磁化の向きが反平行の時、磁化の向きが平行の時に比べて、厚み方向の電気抵抗の値が大きい。
【０００５】
したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子の厚み方向に電流を流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子の抵抗値又は電流値を測定することで行う。
【０００６】
「１」、「０」の情報の書き込みは、ＴＭＲ素子近傍に配置した配線に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子の感磁層の磁化の向きを回転させることで行う。
【０００７】
このような磁気メモリは、例えば、下記特許文献１、特許文献２及び特許文献３に記載されている。
【特許文献１】米国特許５９５９８８０号明細書
【特許文献２】米国特許６２３３１７２号明細書
【特許文献３】米国特許６２３３１７３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、一般的な磁気メモリでは、感磁層は固定層が形成する静磁界内に位置しており、感磁層は、この静磁界と、情報書き込み用磁界との合成磁界によって、磁化の向きが変更される。
【０００９】
すなわち、固定層は一方向の静磁界を与えているので、この静磁界を与える磁力線の向きと、感磁層の磁化の向きの変更に要する情報書き込み用磁界を与える磁力線の向きとが、感磁層の位置において等しい場合には、情報書き込み用磁界の大きさは小さくて済み、逆の場合には、情報書き込み用磁界の大きさは相対的に大きくなる。
【００１０】
すなわち、感磁層の磁化の向きの変更に必要な書き込み電流の大きさは、この書き込み電流の流れる向きに依存して異なることになる。書き込み電流は、正負いずれの向きに流す場合においても、大きさを等しくすることが合理的であるため、書き込み電流の大きさは、相対的に大きな方の値を採用することとなる。このように、書き込み電流の低減には改善の余地がある。
【００１１】
また、特許文献１〜３に記載のように、感磁層の一方面上に設けられた固定層に、スペーサ層を介して強磁性層をＲＫＫＹ（Ruderman-Kittel-Kasuya-Yosida）結合させることで、静磁界の感磁層への影響を低減することも可能であるが、この構造の場合、実際の感磁層内での静磁界を相殺するように制御しているわけではないため、精密な静磁界制御、換言すれば、書き込み電流の更なる低減が困難である。
【００１２】
本発明は、このような課題に鑑みてなされたものであり、書き込み電流を低減可能な磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述の課題を解決するため、本発明に係る磁気メモリは、二次元配列した複数の記憶領域を備えた磁気メモリにおいて、複数の記憶領域のそれぞれは、磁気抵抗効果素子と、磁気抵抗効果素子に情報を書き込むための磁界を発生させる書き込み配線と、磁気抵抗効果素子に電気的に接続された読み出し配線とを備え、磁気抵抗効果素子は、感磁層と、感磁層の一方面上に設けられた固定層と、感磁層と前記固定層との間に介在する絶縁層と、感磁層の他方面上に設けられた非磁性体からなるスペーサ層と、スペーサ層を介して感磁層に対向する磁界補正用強磁性層とを有し、磁界補正用強磁性層の磁化の向きは、感磁層の位置における固定層が発生した静磁界を相殺するように設定されていることを特徴とする。
【００１４】
書き込み配線に通電を行うと、書き込み配線の長手方向を囲む方向に磁力線が発生し、磁力線が感磁層に与えられる。読み出し配線には、磁気抵抗効果素子からの電流が流れるので、また、この電流量（抵抗値）は感磁層の磁化の向きに依存するので、読み出し配線を介して記憶されたデータを読み出すことができる。
【００１５】
ここで、磁気抵抗効果素子に設けられた磁界補正用強磁性層が形成する静磁界は、固定層が形成する静磁界を、感磁層の位置において相殺する。すなわち、合成磁界の大きさが零となる。したがって、書き込み電流を正方向に流すことにより感磁層の磁化の向きを変更する場合（正変更とする）の書き込み電流の大きさと、書き込み電流を負方向に流すことにより感磁層の磁化の向きを変更する場合（負変更とする）の書き込み電流の大きさは、等しくすることができる。すなわち、磁界補正用強磁性層が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流の大きさを減少させることができる。
【００１６】
なお、感磁層の位置における合成磁界の相殺とは、完全な相殺であることが好ましいが、感磁層の位置における上記双方の静磁界の向きが逆であれば、部分的な相殺であっても一定の効果を奏する。
【００１７】
また、磁界補正用強磁性層は、感磁層の他方面にスペーサ層を介して設けられている。すなわち、非磁性体のスペーサ層の厚みは、感磁層の一方面上に設けられる固定層の厚みとは独立して制御でき、感磁層内に形成する静磁界の強さは、独立制御されたスペーサ層の厚みによって調整することができるため、上記磁界の相殺を更に精密に制御することができる。
【００１８】
また、上述の固定層は、強磁性層と、この強磁性層に接合した反強磁性層とを備えており、磁界補正用強磁性層の磁化の向きは、固定層の強磁性層の磁化の向きとは逆向きであることが好ましい。
【００１９】
固定層と磁界補正用強磁性層とは、感磁層に対して互いに反対側に設けられているため、これらの磁化の向きを互いに逆向きとすると、これらの層から発生した感磁層内における静磁界の向きが逆向きとなり、磁界の相殺が行われる。
【００２０】
スペーサ層は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ及びＣｒからなる非磁性金属群から選択された少なくとも１種を含み、スペーサ層の厚みは、０．５ｎｍ以上６．０ｎｍ以下であることが好ましい。すなわち、これらの非磁性金属からなるスペーサ層の厚みが、０．５ｎｍ未満となると感磁層と磁界補正用強磁性層とがＲＫＫＹ結合し、感磁層の磁化の向きが固定されてしまうため、磁気メモリとして機能しにくくなり、６．０ｎｍを超えると磁界補正用強磁性層の静磁界が感磁層に有効に与えられにくくなるためである。したがって、スペーサ層の厚みが０．５ｎｍ以上６．０ｎｍ以下である場合には、磁気メモリを有効に機能させ書き込み電流を低減することができる。
【発明の効果】
【００２１】
本発明の磁気メモリによれば、書き込み電流を低減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、実施の形態に係る磁気メモリについて説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
【００２３】
図１は、磁気メモリの斜視図（ａ）、磁気抵抗効果素子の縦断面図（磁化の向き平行時）（ｂ）、磁気抵抗効果素子の縦断面図（磁化の向き反平行時）（ｃ）である。
【００２４】
図１（ａ）に示すように、磁気メモリ１は、二次元配列した複数の記憶領域Ｐ（Ｘ，Ｙ）を備えている。Ｘ＝１〜ｍ、Ｙ＝１〜ｎとする（ｍ、ｎは２以上の整数）。複数の記憶領域Ｐ（Ｘ，Ｙ）のそれぞれは、感磁層４の一方面側に設けられた固定層２と、固定層２と感磁層４との間に介在する非磁性層（絶縁層）３と、感磁層４の他方面側に設けられた電界補正層ＣＲを有すると共にする磁気抵抗効果素子（ＴＭＲ素子）５を備えている。
【００２５】
ＴＭＲ素子５の上方には、書き込み配線６が配置されており、ＴＭＲ素子の厚み方向の上下面には読み出し配線７が接続されている。書き込み配線６の周囲には磁気ヨーク８が配置されており、磁気ヨーク８は感磁層４に与える磁力線を発生する。
【００２６】
「１」、「０」の情報の書き込みは、ＴＭＲ素子５の近傍に配置した書き込み配線６に電流を流すことで形成される磁界の作用によって、ＴＭＲ素子５の感磁層４の磁化の向きを回転させることで行う。すなわち、書き込み配線６に電流ＩＷを通電すると、書き込み配線６の長手方向を囲む方向に磁力線が発生し、磁気ヨーク８を介して磁力線が感磁層４に与えられる。この磁力線の向きは磁気ヨーク８と共に一点鎖線矢印で示す。例えば、正方向に電流ＩＷを流した場合には「１」が記録され、負方向に電流ＩＷを流した場合には「０」が記録されるものとする。
【００２７】
磁気ヨーク８は、書き込み配線６の周囲を囲んでいるので、隣接素子への磁束の漏れを抑制し、また、感磁層４内の磁束密度を増加させる。したがって、書き込み配線６に流れる電流ＩＷは、磁気ヨーク８が無い場合と比較して小さくなる。読み出し配線７には、ＴＭＲ素子５からの電流が流れる。また、この電流ＩＲの電流量（ＴＭＲ素子５の抵抗値）は感磁層４の磁化の向きに依存する。したがって、読み出し配線７を介してＴＭＲ素子５に記憶されたデータを読み出すことができる。
【００２８】
メモリ情報の「１」、「０」は、ＴＭＲ素子５を構成する固定層２と感磁層４の磁化の向きの状態に応じて、すなわち、磁化の方向が平行であるか（図１（ｂ））、反平行であるか（図１（ｃ））に依存して規定される。固定層２と感磁層４の磁化の向きが反平行の時（図１（ｃ））、磁化の向きが平行の時に比べて（図１（ｂ））、厚み方向の電気抵抗Ｒの値が大きい。換言すれば、平行時の抵抗Ｒは閾値Ｒ０以下であり、反平行時の抵抗Ｒは閾値Ｒ０よりも大きくなる。
【００２９】
したがって、「１」、「０」の情報の読出しは、ＴＭＲ素子５の厚み方向に電流ＩＲを流し、ＭＲ（磁気抵抗）効果によるＴＭＲ素子５の抵抗値又は電流値を測定することで行う。
【００３０】
磁気メモリ１においては、格子状にビット線ＢＬとワード線ＷＬが設けられている。ワード線ＷＬの電位を上昇させると、読出し配線７に設けられたトランジスタＱＲ（Ｘ，Ｙ）のゲート電位が上昇し、この状態でビット線ＢＬの電位を上昇させると、読出し電流ＩＲが読出し配線７を介してＴＭＲ素子５を厚み方向に流れる。読出しのアドレス（Ｘ，Ｙ）を指定した場合、ワード線ＷＬとビット線ＢＬの双方の電位を上昇させることで、このアドレス（Ｘ，Ｙ）の記録情報を読み出すことができる。
【００３１】
また、感磁層４の一方面上に設けられた固定層２で発生した静磁界は、感磁層４内に存在するが、この静磁界は感磁層４の他方面上に設けられた補正層ＣＲの発生する逆向きの静磁界によって相殺される。
【００３２】
なお、読出し配線７に接続されたワード線ＷＬ、ビット線ＢＬ、トランジスタと同様の関係で、書き込み配線６にワード線、ビット線、トランジスタを接続することができ、データの書き込みアドレス（Ｘ，Ｙ）を指定することができる。一例を図２に示す。
【００３３】
図２は、記憶領域Ｐ（Ｘ，Ｙ）内の回路図である。
【００３４】
本例では、書き込み配線６に、読出し配線７とは独立に、ビット線ＢＬ’が接続され、書き込み配線６に対して直列にトランジスタＱＷ（Ｘ，Ｙ）が接続されている。このトランジスタＱＷ（Ｘ，Ｙ）のゲートには、読出し配線７とは独立にワード線ＷＬ’が接続されており、書き込みアドレス（Ｘ，Ｙ）を指定した場合には、ワード線ＷＬ’とビット線ＢＬ’の双方の電位を正方向又は負方向に上昇させることにより、アドレス（Ｘ，Ｙ）のＴＭＲ素子５に「１」、「０」のデータを書き込むことができる。
【００３５】
なお、本例では、書き込み配線６に流す電流ＩＷのアドレス（Ｘ，Ｙ）は、読出し配線７に流す電流ＩＲのアドレス（Ｘ，Ｙ）とは独立に指定する回路を示しているが、ワード線、ビット線、トランジスタは、設計に応じていずれかを共通とすることができる。例えば、ビット線ＢＬとビット線ＢＬ’を共通のビット線としても、データの読出しと書き込みのタイミングが異なれば、本回路は機能する。
【００３６】
図３は、感磁層４の磁気ヒステリシス曲線を示すグラフである。縦軸は磁束密度Ｂ（Ｔ：テスラ）を示し、横軸は外部磁界Ｈ（Ａ／ｍ）を示す。
【００３７】
保磁力Ｈｃが大きい物質は硬磁性材料（永久磁石）であるが、感磁層４は高い透磁率を有するが保磁力Ｈｃは小さい軟磁性材料からなる。書き込み電流ＩＷを増加させると、外部磁界Ｈが強くなり、磁束密度Ｂが増加して、磁界Ｈｍにおいて飽和磁束密度Ｂｍに到達する。磁束密度Ｂが飽和した後、外部磁界を無くしても残留磁束密度Ｂｒが残り、これを打ち消すためには保磁力Ｈｃが必要となる。
【００３８】
感磁層４は、固定層２の形成する磁界内に配置されているので、常に一定の磁界Ｈβ内に配置されている。すなわち、固定層２が存在する場合、感磁層４の磁気ヒステリシス曲線は原点Ｏを通る縦軸に対して非対称となり（オフセット）、曲線ＬＯＬＤで示される。
【００３９】
そこで、本磁気センサでは、感磁層４の位置における固定層２が発生した静磁界Ｈβを相殺するように、ＴＭＲ素子５に磁界補正層ＣＲ（磁界補正用強磁性層ＣＲ２：図７参照）を設け、オフセット成分を除去することとした（曲線ＬＮＥＷ）。
【００４０】
磁界補正用強磁性層ＣＲ２が形成する静磁界Ｈαは、固定層２が形成する静磁界Ｈβを、感磁層４の位置において相殺する。すなわち、合成磁界（Ｈα＋Ｈβ）の大きさが零となる。したがって、書き込み電流ＩＷを正方向に流すことにより感磁層４の磁化の向きを変更する場合（正変更とする）の書き込み電流ＩＷの大きさと、書き込み電流ＩＷを負方向に流すことにより感磁層４の磁化の向きを変更する場合（負変更とする）の書き込み電流ＩＷの大きさは等しくなる。すなわち、磁界補正用強磁性層ＣＲ２が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流ＩＷの大きさを減少させることができる。
【００４１】
感磁層４の位置における合成磁界（Ｈα＋Ｈβ）の相殺とは、完全な相殺であることが好ましいが、感磁層４の位置における双方の静磁界（Ｈα，Ｈβ）の向きが逆であれば、部分的な相殺であっても一定の効果を奏する。
【００４２】
図４は、磁気ヨーク８を含む記憶素子の平面図、図５は図４に示した記憶素子のＶ−Ｖ矢印縦断面図である。
【００４３】
磁気ヨーク８の内部には、書き込み配線６が通っている。下地基板１０上には、ＴＭＲ素子５が形成されており、その上方には書き込み配線６が配置されている。なお、ＴＭＲ素子５の上下面には読出し配線（７）に接続される電極が設けることができる（図示せず）。
【００４４】
磁界補正用強磁性層ＣＲ２は、ＴＭＲ素子５の下地基板１０側の表面に設けられている。したがって、磁界補正用強磁性層ＣＲの上方に位置する感磁層４は、固定層２の静磁界と共に磁界補正用強磁性層ＣＲ２の静磁界内に容易に位置し、効果的に上記磁界の相殺を行うことができる。なお、磁界補正用強磁性層ＣＲ２の形成する静磁界は、感磁層４に対して直接的に働く。また、ＴＭＲ素子５と書き込み配線６との間には、絶縁材料が介在していてもよい。
【００４５】
磁気ヨーク８は、例えば、ＴＭＲ素子５にマスクをして側部磁気ヨーク８ｂを形成し、マスクを除去して書き込み配線６を形成し、その上に絶縁層を形成した後、この上に上部磁気ヨーク８ｃを堆積すれば形成することができる。なお、この場合、図面とは異なり、磁気ヨーク８とＴＭＲ素子５とは分離して形成するが、このときには磁気ヨーク８の形成前に下地基板１０上にＴＭＲ素子５を予め形成しておく。また、図示の如く磁気ヨーク８とＴＭＲ素子５とを一体化して形成する場合、磁気ヨーク８の下部を下地基板１０上に形成されたＴＭＲ素子５の周辺部で形成してもよい。
【００４６】
感磁層４の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔ、ＣｏＦｅＢなどの強磁性材料を用いることができる。
【００４７】
非磁性絶縁層３の材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物、例えばＡｌ２Ｏ３やＭｇＯが好適である。固定層２の構造としては、反強磁性層を強磁性材料層に付与した交換結合型が良く用いられる。また、反強磁性層の材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＭｎ、ＮｉＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００４８】
磁気ヨーク８を構成する軟磁性体の強磁性層の材料としては、ＮｉＦｅ、ＮｉＦｅＣｕ（Ｎｉ０．４Ｆｅ０．１Ｃｕ０．５）、ＦｅＺｒＢ（Ｆｅ０．８１Ｚｒ０．０７Ｂ０．１２）、ＦｅＺｒＢＣｕ（Ｆｅ０．８７−ＸＺｒ０．０７Ｂ０．１２ＣｕＸ、Ｆｅ０．８１−ＸＺｒ０．０７Ｂ０．１２ＣｕＸ（０≦Ｘ≦０．０２））を用いることができる。
【００４９】
配線材料としては、Ｃｕ、ＡｕＣｕ、Ｗ、Ａｌ等を用いることができる。
【００５０】
なお、磁気ヨーク８の縦断面形状は、書き込み配線６の周囲に位置し、且つ、感磁層４に磁界を提供できるものであれば、方形環状、円環状や三角形環状などのいずれの形状であってもよい。また、各層の厚みの好適な範囲は以下の通りである。
反強磁性層２ｂ：          ５ｎｍ〜５０ｎｍ
強磁性層２ａ：            １ｎｍ〜１０ｎｍ
非磁性絶縁層３：          ０．１ｎｍ〜３ｎｍ
感磁層４：                ０．５ｎｍ〜３０ｎｍ
スペーサ層ＣＲ１：        ０．５ｎｍ〜６ｎｍ
磁界補正用強磁性層ＣＲ２：１ｎｍ〜２０ｎｍ
反強磁性層ＣＲ３：        ５ｎｍ〜５０ｎｍ
【００５１】
図６は、ＴＭＲ素子５の具体的な断面図である。
【００５２】
固定層２は、強磁性層（ピンド層）２ａと反強磁性層２ｂを積層してなる。強磁性層２ａの下方には、非磁性絶縁層（トンネルバリア層）３が形成され、その下に感磁層４が形成されている。感磁層４は、２種類以上の強磁性を順次積層したものから構成してもよい。例えば、感磁層４は、強磁性層であるＣｏＦｅとＮｉＦｅを積層したものであってもよい。感磁層４にＣｏを混入するとＭＲ比が向上する。
【００５３】
本例では、反強磁性層２ｂはＩｒＭｎ、強磁性層２ａはＣｏＦｅ、非磁性絶縁層３はＡｌ２Ｏ３からなる。なお、固定層２の磁化の向きは、書き込み配線の長手方向（Ｙ方向とする）及び厚み方向（Ｚ方向とする）の双方に垂直な方向（＋Ｘ方向とする）に固定されている。
【００５４】
感磁層４の他方面（下面）には、磁界補正層ＣＲが接合している。磁界補正層ＣＲは、非磁性体からなるスペーサ層ＣＲ１、磁界補正用強磁性層ＣＲ２、反強磁性層ＣＲ３からなる。感磁層４にはスペーサ層ＣＲ１が接合しており、スペーサ層ＣＲ１を介して感磁層４には強磁性層ＣＲ２が対向している。スペーサ層ＣＲ１は、例えば、Ｃｕ、Ｔａ，Ｔｉ等の導電体の非磁性体、より詳細には非磁性金属からなる。強磁性層ＣＲ２、反強磁性層ＣＲ３の材料には固定層２を構成する強磁性材料、反強磁性材料を用いることができる。強磁性層ＣＲ２の下面には反強磁性層ＣＲ３が接合しており、強磁性層ＣＲ２の磁化の向きは、交換結合によって、−Ｘ方向に固定されている。なお、磁化の向きは矢印で示されている。
【００５５】
図７は、ＴＭＲ素子５における磁界相殺の様子を示す図である。
【００５６】
磁界補正用強磁性層ＣＲ２は、感磁層４の他方面にスペーサ層ＣＲ１を介して設けられている。非磁性体のスペーサ層ＣＲ１の厚みは、感磁層４の一方面上に設けられる固定層２の厚みとは独立して制御できる。磁界補正用強磁性層ＣＲ２が感磁層４内に形成する静磁界Ｈαの強さは、このように独立制御されたスペーサ層ＣＲ１の厚みによって調整することができるため、固定層２からの静磁界Ｈβの相殺を更に精密に制御することができる。
【００５７】
なお、固定層２は、強磁性層２ａと強磁性層２ａに接合した反強磁性層２ｂとを備えており、磁界補正用強磁性層ＣＲ２の磁化の向きは、固定層２の強磁性層２ａの磁化の向きとは逆向きである。固定層２と磁界補正用強磁性層ＣＲ２とは、感磁層４に対して互いに反対側に設けられているため、これらの磁化の向きを互いに逆向きとすると、これらの層から発生した感磁層４内における静磁界Ｈα，Ｈβの向きが逆向きとなり、感磁層４内において磁界の相殺が行われる。
【００５８】
スペーサ層ＣＲ１は、Ｃｕ、Ａｇ、Ａｕ、Ｉｒ、Ｒｕ、Ｒｈ及びＣｒからなる非磁性金属群から選択された少なくとも１種を含み、スペーサ層ＣＲ１の厚みＤは、０．５ｎｍ以上６．０ｎｍ以下であることが好ましい。
【００５９】
すなわち、これらの非磁性金属からなるスペーサ層ＣＲ１の厚みＤが、０．５ｎｍ未満となると、感磁層４と磁界補正用強磁性層ＣＲ２とがＲＫＫＹ結合し、感磁層４の磁化の向きが固定されてしまうため、磁気メモリとして機能しにくくなり、厚みＤが６．０ｎｍを超えると磁界補正用強磁性層ＣＲ２の静磁界Ｈαが感磁層４に有効に与えられにくくなるためである。したがって、スペーサ層の厚みが０．５ｎｍ以上６．０ｎｍ以下である場合には、磁気メモリを有効に機能させ書き込み電流を低減することができる。
【００６０】
図８は、非磁性金属としてのＲｕからなるスペーサ層ＣＲ１の厚さＤ（ｎｍ）と、飽和磁場Ｈｓ（ｋＯｅ）との関係を示すグラフである。スペーサ層ＣＲ１の厚さＤが０．５未満の場合、Ｈｓが異常に高くなり、また、厚さＤが１．０ｎｍを超えるとＨｓが小さくなる。飽和磁場Ｈｓと交換結合強度Ｊｉとの関係は以下の様になる。ただし、Ｍｓは飽和磁化、ｔＦは強磁性層の厚みを示す。
Ｈｓ＝−４Ｊｉ／ＭｓｔＦ
スペーサ層を介した強磁性体間の交換結合強度ＪｉはＨｓに比例し、厚みＤの増加と共に振動しながら減衰する（ＲＫＫＹ相互作用）。同グラフでは、強磁性体としてはＣｏを用い、これらの膜の製膜時（Ａｓ−ｄｅｐｏ）、熱処理時（２３０℃、２５０℃、２７０℃）の特性が示されている。スペーサ層ＣＲ１の厚さＤ（ｎｍ）が０．５ｎｍ以上になるとＨｓの値が小さくなっている。
【００６１】
本例では、磁界補正用強磁性層ＣＲ２と感磁層４とがスペーサ層ＣＲ１を介してＲＫＫＹ結合しないように、スペーサ層ＣＲ１の厚みＤが設定されているため、上述の効果を奏することができる。
【００６２】
図９は、図５に示した素子のＴＭＲ素子部の形成工程を説明する図である。
【００６３】
まず、配線７に電気的に接続される配線（下地基板）１０を構成する銅の電極上に、電界補正層ＣＲ、感磁層４、非磁性絶縁層３、固定層２、フォトレジストＲ０を順次形成する（図９（ａ））。
【００６４】
電界補正層ＣＲは、これが３層からなる場合、例えば、反強磁性層（ＩｒＭｎ）、強磁性層（ＮｉＦｅ）、スペーサ層（Ｒｕ）をスパッタ法を用いて順次積層する。感磁層４は例えばスパッタ法を用いてスペーサ層上に堆積されるＮｉＦｅＣｏとし、この上にＡｌをスパッタ法で堆積した後、Ａｌを酸化してＡｌ２Ｏ３からなる非磁性絶縁層３を形成する。固定層２は、例えば、非磁性絶縁層３上に強磁性層（ＮｉＦｅ）と反強磁性層（ＩｒＭｎ）をスパッタ法を用いて順次堆積することで形成する。必要に応じて、固定層２上にＴａ保護層を順次形成することとしてもよい。しかる後、固定層２上にフォトレジストＲ０を塗布し、各記憶領域内における中央部にフォトレジストＲ０が残留するように露光・現像処理を行う。
【００６５】
次に、フォトレジストＲ０をマスクとして、下地基板１０が露出するまで各層をドライエッチング（イオンミリング）する（図９（ｂ）。
【００６６】
次に、微小な矩形状にフォトレジストＲ１をパターニングする（図９（ｂ））。すなわち、露光及び現像処理を行い、結果的に固定層２の一部表面上にフォトレジストＲ１を形成する。
【００６７】
次に、固定層２の面積が感磁層４の面積よりも小さくなるよう、固定層２上のフォトレジストＲ１上から、固定層２、非磁性絶縁層３の周辺部を感磁層４が露出するまでエッチングする（図９（ｃ））。このエッチングは、ドライエッチング（イオンミリング）である。この製造方法によれば、フォトレジストＲ１を用いて固定層２の面積を感磁層４の面積よりも小さくすることができるので、簡易に信頼性の高い磁気センサを製造することができる。
【００６８】
次に、エッチングの工程の後、フォトレジストＲ１上及び周囲の露出表面上に、スパッタ法などでＳｉＯ２などの絶縁層Ｉ１を形成し（図９（ｄ））、しかる後、フォトレジストＲ１をリフトオフする（図９（ｅ））。フォトレジストＲ１上に形成されていた絶縁層Ｉ１は、固定層２上の部分がリフトオフによって除去されるが、固定層２の周囲には絶縁層Ｉ１が残留し、固定層２の周囲部分が絶縁層Ｉ１によって保護される。
【００６９】
次に、配線部を形成する。
【００７０】
図１０は、図５に示した素子の配線部の形成工程を説明する図である。
【００７１】
まず、固定層２の表面が露出するように、その周囲の面上にフォトレジストＲ２を形成する（図１０（ａ））。
【００７２】
次に、フォトレジストＲ２上から固定層２上に配線材料６，６’を堆積させる（図１０（ｂ））。すなわち、Ｔｉ層、Ｃｕ層、Ｔａ層を順次積層する。必要な配線材料６を残してフォトレジストＲ２をリフトオフし、不要な配線材料６’を除去し、書き込み配線６を形成する（図１０（ｃ））。このリフトオフによって簡単に書き込み配線６を形成することができる。
【００７３】
次に、ヨーク部を形成する。
【００７４】
図１１は、図５に示した素子のヨーク部の形成工程を説明する図である。
【００７５】
まず、書き込み配線６上、側面及び周囲の表面上にＳｉＯ２等の絶縁層Ｉ２を形成する（図１１（ａ））。例えば、ＳｉＯ２層はＳｉ（ＯＣ２Ｈ５）４を用いたＣＶＤ（化学的気相成長）法で形成することができる。
【００７６】
次に、書き込み配線６上と側部にフォトレジストＲ３を形成する（図１１（ｂ））。
【００７７】
しかる後、書き込み配線６上のフォトレジストＲ３上から、絶縁層Ｉ２をエッチングし、書き込み配線６上、書き込み線６の側部、感磁層４上で配線６の長手方向に直交する方向に突出した領域（突出部Ｉ２ｔ）に絶縁層Ｉ２を残留させる。このエッチングはドライエッチング（反応性イオンエッチング）、エッチングガスとしてＣ４Ｆ８を用いる。そして、フォトレジストＲ３を除去する（図１１（ｃ））。
【００７８】
次に、１つの記憶領域の周囲を取り囲むようにフォトレジストＲ４を形成する（図１１（ｄ））。そして、書き込み配線６上に残留した第２絶縁層Ｉ２及び周囲の露出表面上に軟磁性材料（ＮｉＦｅ）を堆積し、磁気ヨーク８を形成する（図１１（ｅ））。突出部Ｉ２ｔが形成されていた部分では、磁気ヨーク８は内側に凹んだ凹部を構成するが、堆積時の軟磁性体材料のカバレッジは良好となる。なお、フォトレジストＲ４上には不要な軟磁性材料８’が堆積している。次に、フォトレジストＲ４をリフトオフし、不要な軟磁性材料８’を除去する（図１１（ｆ））。この方法では、書き込み配線６の下部に位置する絶縁層Ｉ１、側部及び上部に位置する絶縁層Ｉ２を残留させつつ、書き込み配線６の周囲を囲み、感磁層４に磁気的に結合した磁気ヨーク８を形成することができる。
【００７９】
次に、磁気ヨーク８上にＳｉＯ２からなる保護層２４を形成する（図１１（ｇ））。ＳｉＯ２層はＳｉ（ＯＣ２Ｈ５）４を用いたＣＶＤ法で形成することができる。磁気ヨーク８は、保護層２４によって保護されることとなる。
【００８０】
なお、図２に示した磁気メモリにおいては、書き込み配線６に流す電流ＩＷのアドレス（Ｘ，Ｙ）は、読出し配線７に流す電流ＩＲのアドレス（Ｘ，Ｙ）とは独立に指定する回路を示したが、ビット線を一部共通とした回路構成についても説明しておく。
【００８１】
図１２は、本実施形態による磁気メモリ１の回路図、図１３は図１２に示した記憶領域Ｐ（Ｘ，Ｙ）の概略斜視図である。なお、図１３において、Ｙ座標がＹ＝ｙである記憶領域のＹ方向隣に位置する記憶領域のＹ座標はＹ＝ｙ＋１である。
【００８２】
磁気メモリ１は、記憶部ＭＥＭ、ビット選択回路１１、ワード選択回路１２、ビット線１３ａ及び１３ｂ、ワード線１４ａ、および１４ｂを備えている。記憶部ＭＥＭは、複数の記憶領域Ｐ（Ｘ，Ｙ）からなる。複数の記憶領域Ｐ（Ｘ，Ｙ）は、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる二次元状に配列されている。複数の記憶領域Ｐ（Ｘ，Ｙ）のそれぞれは、ＴＭＲ素子５、書き込み配線６、及び読み出し配線７を含む磁性素子部９と、書き込みトランジスタＱＷ（Ｘ，Ｙ）と、読み出しトランジスタＱＲ（Ｘ，Ｙ）とを有する。
【００８３】
磁気メモリ１は、書き込み配線６の外周を囲み感磁層４に与える磁力線を発生する磁気ヨーク８と、ＴＭＲ素子５に電気的に接続された読み出し配線７とを備えている。なお、固定層２の面積Ｓ１は、感磁層４の面積Ｓ２よりも小さい。
【００８４】
書き込み配線６に電流を流すと、磁気ヨーク８を介して磁力線が感磁層４に与えられる。磁気ヨーク８は、書き込み配線６の周囲を囲んでいるので、隣接素子への磁束の漏れを抑制し、また、感磁層４内の磁束密度を増加させる機能を有する。書き込み配線６に流れる電流は、磁気ヨーク８が無い場合と比較して小さくてもよい。読み出し配線７には、ＴＭＲ素子５からの電流が流れ、この電流量（抵抗値）は感磁層４の磁化の向きに依存するので、読み出し配線７を介して記憶されたデータを読み出すことができる。
【００８５】
ここで、磁気ヨーク８と感磁層４との磁気的な接続部近傍では、感磁層４内の磁化の向きが乱れている。すなわち、読み出し時に機能する感磁層４における固定層対向領域の磁化の向きが乱れていなければ信頼性が高くなる。そこで、本磁気センサでは、固定層２の面積Ｓ１は、感磁層４の面積Ｓ２よりも小さいこととし、感磁層４の固定層対向部においては相対的に、その周囲の領域よりも磁化の向きが乱れない構成とし、データ読み出し時の信頼性を高めることとした。また、固定層２は、感磁層４の重心を含んで位置する。なお、Ｓ１とＳ２の比率は、１：２〜１：５０である。
【００８６】
書き込み配線６は、書き込み電流によってＴＭＲ素子５の感磁層４に外部磁界を提供するための配線である。書き込み配線６の一端は電極Ｄ２を介してビット線１３ａに電気的に接続されている。書き込み配線６の他端は、書き込みトランジスタＱＷ（Ｘ，Ｙ）のソースまたはドレインに電気的に接続されている。書き込みトランジスタＱＷ（Ｘ，Ｙ）は、書き込み配線６における書き込み電流の導通を制御するための半導体書き込みスイッチである。書き込みトランジスタＱＷ（Ｘ，Ｙ）は、ドレイン及びソースの一方が書き込み配線６に電気的に接続されており、他方がビット線１３ｂに電気的に接続されている。書き込みトランジスタＱＷ（Ｘ，Ｙ）のゲートは、ワード線１４ａに電気的に接続されている。
【００８７】
読み出し配線７は、ＴＭＲ素子５に読み出し電流を流すための配線である。具体的には、読み出し配線７はビット線１３ｂとビット線１３ａをＴＭＲ素子５を介して接続する配線である。また、読み出しトランジスタＱＲ（Ｘ，Ｙ）は、読み出し配線７における読み出し電流の導通を制御するための半導体読み出しスイッチである。読み出しトランジスタＱＲ（Ｘ，Ｙ）のソース及びドレインの一方はＴＭＲ素子５の感磁層４に電気的に接続されており、ソース及びドレインの他方はビット線１３ｂに電気的に接続されている。また、読み出しトランジスタＱＲ（Ｘ，Ｙ）のゲートは、ワード線１４ｂに電気的に接続されている。書込みトランジスタＱＷ（Ｘ，Ｙ）と読出しトランジスタＱＲ（Ｘ，Ｙ）のゲートは、それぞれ独立に制御するために、書き込み用と読み出し用のワード線を設けそれぞれに接続している。
【００８８】
ビット線１３ａ及び１３ｂは、記憶領域Ｐ（Ｘ，Ｙ）の各列に対応して配設されている。
【００８９】
ビット線１３ａは、対応する列の記憶領域Ｐ（Ｘ，Ｙ）それぞれが有する書き込み配線６の一端に電気的に接続されている。ビット線１３ａは、対応する列の記憶領域Ｐ（Ｘ，Ｙ）それぞれが有する読み出し配線７の一端にも電気的に接続されている。
【００９０】
ビット線１３ｂは、対応する列の記憶領域Ｐ（Ｘ，Ｙ）それぞれが有する書き込みトランジスタＱＷ（Ｘ，Ｙ）のドレインまたはソースに電気的に接続されている。
【００９１】
ワード線１４ａ，１４ｂは、記憶領域Ｐ（Ｘ，Ｙ）の各行に対応して配設されており、対応する行の記憶領域Ｐ（Ｘ，Ｙ）それぞれが有する書き込みトランジスタＱＷ（Ｘ，Ｙ）、読出しトランジスタＱＲ（Ｘ，Ｙ）の制御端子であるゲートに電気的に接続されている。
【００９２】
ビット選択回路１１は、各記憶領域Ｐ（Ｘ，Ｙ）の書き込み配線６に正または負の書き込み電流を提供する機能を備える。具体的には、ビット選択回路１１は、磁気メモリ１の内部または外部からデータ書き込み時に指示されたアドレスに応じて、該アドレスに該当する列を選択するアドレスデコーダ回路と、選択した列に対応するビット線１３ａとビット線１３ｂとの間に、正または負の書き込み電流を供給するカレントドライブ回路とを含んで構成されている。
【００９３】
ワード選択回路１２は、磁気メモリ１の内部または外部からデータ書き込み時に指示されたアドレスに応じて、該アドレスに該当する行を選択し、選択した行に対応するワード線１４ａ，１４ｂに制御電圧を提供する機能を備える。
【００９４】
以上の構成を備える磁気メモリ１は、次のように動作する。
【００９５】
磁気メモリ１の内部または外部からデータ書込みを行うアドレス（ｉ行ｊ列／１≦ｉ≦ｍ、１≦ｊ≦ｎ）が指定されると、ビット選択回路１１及びワード選択回路１２がそれぞれ該当するｊ列及びｉ行を選択する。ワード選択回路１２に選択されたｉ行に含まれる記憶領域Ｐ（Ｘ，Ｙ）の書き込みトランジスタＱＷ（Ｘ，Ｙ）においては、制御電圧がワード線１４ａを通じてゲートに印加され、書き込み電流が導通可能な状態となる。
【００９６】
また、ビット選択回路１１に選択されたｊ列に含まれる記憶領域Ｐ（Ｘ，Ｙ）においては、ビット線１３ａとビット線１３ｂとの間に、データに応じた正または負の電圧が印加される。
【００９７】
そして、ビット選択回路１１に選択されたｊ列及びワード選択回路１２に選択されたｉ行の双方に含まれる記憶領域Ｐ（Ｘ，Ｙ）においては、書き込みトランジスタＱＷ（Ｘ，Ｙ）を介して書き込み配線６に書き込み電流が生じ、この書き込み電流による磁界によってＴＭＲ素子５の感磁層４の磁化方向が反転する。こうして、指示されたアドレス（ｉ行ｊ列）の記憶領域Ｐ（Ｘ，Ｙ）に二値データが書き込まれる。
【００９８】
また、磁気メモリ１の内部または外部からデータ読み出しを行うアドレス（ｋ行ｌ列／１≦ｋ≦ｍ、１≦ｌ≦ｎ）が指定されると、ビット選択回路１１及びワード選択回路１２がそれぞれ該当するｌ列及びｋ行を選択する。ワード選択回路１２に選択されたｋ行に含まれる記憶領域Ｐ（Ｘ，Ｙ）の読み出しトランジスタＱＲ（Ｘ，Ｙ）においては、制御電圧がワード線１４ｂを通じてゲートに印加され、読み出し電流が導通可能な状態となる。
【００９９】
ビット選択回路１１に選択されたｌ列に対応するビット線１３ａとビット線１３ｂの間には、読み出し電流を流すための電圧がビット選択回路１１から印加される。
【０１００】
そして、ビット選択回路１１に選択されたｌ列及びワード選択回路１２に選択されたｋ行の双方に含まれる記憶領域Ｐ（Ｘ，Ｙ）においては、読み出し配線７を流れる読み出し電流はＴＭＲ素子５及び読み出しトランジスタＱＲ（Ｘ，Ｙ）を介してビット線１３ｂへ流れる。
【０１０１】
そして、例えばＴＭＲ素子５におけるビット線１３ａとビット線１３ｂとの間の電圧降下量が判別されることにより、換言すれば、ＴＭＲ素子５の抵抗値が判別されることにより、指示されたアドレス（ｋ行ｌ列）の記憶領域Ｐ（Ｘ，Ｙ）に記憶された二値データが読み出される。すなわち、電流の値が小さければＴＭＲ素子５の抵抗値は高く、電流の値が大きければ抵抗値は低いということになる。
【０１０２】
図１４は図１３に示した記憶領域Ｐ（Ｘ，Ｙ）のＩＶＩ−ＩＶＩ矢印断面図（ＹＺ平面）である。
【０１０３】
読み出し配線７を構成する下部電極は、半導体基板１００上に形成された絶縁層２００を厚み方向に貫通する垂直電極Ａ１を介して、読み出しトランジスタＱＲ（Ｘ，Ｙ）のソース又はドレイン電極３４ａに接続されている。ここでは、ドレイン電極３４ａとする。読み出しトランジスタＱＲ（Ｘ，Ｙ）のゲート電極３４ｇは、ワード線１４ｂ自体を構成する又はワード線１４ｂに接続されている。読み出しトランジスタＱＲ（Ｘ，Ｙ）は、ドレイン電極３４ａ，ソース電極３４ｂと、ゲート電極３４ｇと、ドレイン電極３４ａ，ソース電極３４ｂ直下に形成されたドレイン領域３４ａ’，ソース領域３４ｂ’からなり、ゲート電極３４ｇの電位に応じてドレイン電極３４ａ，ソース電極３４ｂは接続される。ソース電極３４ｂは、内部接続配線１５を介してビット線１３ｂに接続されている。
【０１０４】
図１５は図１３に示した記憶領域Ｐ（Ｘ，Ｙ）のＸＶ−ＸＶ矢印断面図（ＸＺ平面）である。
【０１０５】
読み出しトランジスタＱＲ（Ｘ，Ｙ）及び書き込みトランジスタＱＷ（Ｘ，Ｙ）の周囲には、ＬＯＣＯＳ（local oxidation of silicon）による酸化膜（ＳｉＯ２）Ｆが形成されている。書き込みトランジスタＱＷ（Ｘ，Ｙ）のソース又はドレイン領域３２ａは、垂直配線Ｃ１を介して電極Ｄ１に接続されている。なお、書き込みトランジスタＱＷ（Ｘ，Ｙ）も、ソース／ドレイン電極３２ａ，３２ｂとゲート電極３２ｇを備えている（図１３参照）。
【０１０６】
また、ビット線１３ａ，１３ｂやワード線１４ａ，１４ｂは、半導体基板１００上に形成された下部絶縁層２００内に埋設されており、下部絶縁層２００上には上部絶縁層２４が形成されている。また、下部絶縁層２００内には必要に応じて複数の配線が設けられる。垂直配線Ａ１，Ｃ１は、半導体基板１００の表面から下部絶縁層２００を貫通する配線であり、電極Ｄ１は下部絶縁層２００上に形成されている。半導体基板１００は例えばＳｉからなり、ソース領域及びドレイン領域には半導体基板１００とは異なる導電型の不純物が添加されている。下部絶縁層２００はＳｉＯ２等からなる。
【０１０７】
以上、説明したように、上述の磁気メモリによれば、磁界補正用強磁性層ＣＲ２が形成する静磁界Ｈαは、固定層２が形成する静磁界Ｈβを、感磁層４の位置において相殺することができる。書き込み電流ＩＷを正方向に流すことにより感磁層４の磁化の向きを変更する場合（正変更とする）の書き込み電流ＩＷの大きさと、書き込み電流ＩＷを負方向に流すことにより感磁層４の磁化の向きを変更する場合（負変更とする）の書き込み電流ＩＷの大きさは等しくなるため、磁界補正用強磁性層ＣＲ２が無い場合と比較して、磁化の向きの正変更、負変更の双方の場合に必要な書き込み電流ＩＷの大きさを減少させることができる。
【０１０８】
また、非磁性金属からなるスペーサ層ＣＲ１の厚みＤをＲＫＫＹ結合が生じないように設定することで、また、感磁層４からの電界補正用強磁性層ＣＲ２の離隔距離を固定層２の形成条件とは独立に制御することにより、磁気メモリを有効に機能させ書き込み電流を低減することができる。
【産業上の利用可能性】
【０１０９】
本発明は、磁気メモリに利用することができる。
【図面の簡単な説明】
【０１１０】
【図１】磁気メモリの斜視図（ａ）、磁気抵抗効果素子の縦断面図（磁化の向き平行時）（ｂ）、磁気抵抗効果素子の縦断面図（磁化の向き反平行時）（ｃ）である。
【図２】記憶領域Ｐ（Ｘ，Ｙ）内の回路図である。
【図３】感磁層４の磁気ヒステリシス曲線を示すグラフである。
【図４】磁気ヨーク８を含む記憶素子の平面図である。
【図５】図４に示した記憶素子のＶ−Ｖ矢印縦断面図である。
【図６】ＴＭＲ素子５の具体的な断面図である。
【図７】ＴＭＲ素子５における磁界相殺の様子を示す図である。
【図８】Ｄ（ｎｍ）とＨｓ（ｋＯｅ）との関係を示すグラフである。
【図９】図５に示した素子のＴＭＲ素子部の形成工程を説明する図である。
【図１０】図５に示した素子の配線部の形成工程を説明する図である。
【図１１】図５に示した素子のヨーク部の形成工程を説明する図である。
【図１２】本実施形態による磁気メモリ１の回路図である。
【図１３】図１２に示した記憶領域Ｐ（Ｘ，Ｙ）の概略斜視図である。
【図１４】図１３に示した記憶領域Ｐ（Ｘ，Ｙ）のＩＶＩ−ＩＶＩ矢印断面図（ＹＺ平面）である。
【図１５】図１３に示した記憶領域Ｐ（Ｘ，Ｙ）のＸＶ−ＸＶ矢印断面図（ＸＺ平面）である。
【符号の説明】
【０１１１】
１…磁気メモリ、２ａ…強磁性層、２…固定層、２ｂ…反強磁性層、３…非磁性絶縁層、４…感磁層、６…書き込み配線、７…読み出し配線、８…磁気ヨーク、８ｃ…上部磁気ヨーク、８ｂ…側部磁気ヨーク、８’…軟磁性材料、９…磁性素子部、１０…下地基板、１１…ビット選択回路、１２…ワード選択回路、１３ａ…ビット線、１３ｂ…ビット線、１４ａ…ワード線、１４ｂ…ワード線、１５…内部接続配線、２４…上部絶縁層、１００…半導体基板、２００…下部絶縁層、Ａ１…垂直電極、Ｃ１…垂直配線、ＢＬ…ビット線、ＣＲ１…スペーサ層、ＣＲ…磁界補正層、ＣＲ…磁界補正用強磁性層、ＣＲ…電界補正層、ＣＲ１…スペーサ層、ＣＲ２…磁界補正用強磁性層、ＣＲ３…反強磁性層、Ｄ１…電極、Ｄ２…電極、ＭＥＭ…記憶部、Ｐ…記憶領域、ＱＲ…トランジスタ、ＱＷ…トランジスタ。
【図１】
2007067091.tif 000003
【図２】
2007067091.tif 000004
【図３】
2007067091.tif 000005
【図４】
2007067091.tif 000006
【図５】
2007067091.tif 000007
【図６】
2007067091.tif 000008
【図７】
2007067091.tif 000009
【図８】
2007067091.tif 000010
【図９】
2007067091.tif 000011
【図１０】
2007067091.tif 000012
【図１１】
2007067091.tif 000013
【図１２】
2007067091.tif 000014
【図１３】
2007067091.tif 000015
【図１４】
2007067091.tif 000016
【図１５】
2007067091.tif 000017