(57)【要約】【課題】高密度な多層の印刷回路基板とそれを製造する方法とを提供する。【解決手段】多層印刷回路基板の製造方法であって、樹脂層を基材とするＣＣＬの両面に接着された銅箔面に回路の形成されたコア層を形成する段階、コア層の一方の面の表面の所定の位置にバンプを印刷する段階、バンプが印刷された位置に対応するプリプレグ上の位置にドリリングを通じて貫通ホールの形成された絶縁層を形成する段階、形成されたコア層でバンプが位置した一方の面の表面に絶縁層を仮付けして仮付け層を形成する段階、および、コア層が仮付け層のうち絶縁層と接するように積層し所定の大きさ以上に加熱加圧する段階を含む。【選択図】図５ｃ
2007005815.tif 000002
【特許請求の範囲】
【請求項１】
多層印刷回路基板の製造方法であって、
（ａ）非導電性の基材の両面に形成された導電性の配線パターンを含むコア層を形成する段階と、
（ｂ）前記コア層の一方の表面における所定の位置にバンプを形成する段階と、
（ｃ）プリプレグの表面において、前記バンプが印刷された前記所定の位置に対応する位置に貫通ホールを形成した絶縁層を形成する段階と、
（ｄ）前記（ｃ）段階において形成した前記絶縁層を、前記（ｂ）段階において形成した前記バンプが配置された前記コア層の前記一方の表面に対して仮付けして、仮付け層を形成する段階と、
（ｅ）前記（ａ）段階において形成した他の前記コア層を、前記仮付け層の前記絶縁層に当接するようにさらに積層し、所定の温度または大きさ以上の温度および圧力を加える段階と
を含む製造方法。
【請求項２】
前記（ｂ）段階における前記所定の位置は、前記他のコア層において前記配線パターンに前記バンプが接する位置である請求項１に記載の製造方法。
【請求項３】
多層印刷回路基板の製造方法であって、
（ａ）非導電性の基材にビアホールを穿孔した後、前記基材の両面に形成された導電性の配線パターンを含むコア層を形成する段階と、
（ｂ）前記コア層の一方の表面における所定の位置にバンプを形成する段階と、
（ｃ）プリプレグの表面において、前記バンプが印刷された前記所定の位置に対応する位置に貫通ホールを形成した絶縁層を形成する段階と、
（ｄ）前記（ｃ）段階において形成した前記絶縁層を、前記（ｂ）段階において形成した前記バンプが配置された前記コア層の前記一方の表面に対して仮付けして、仮付け層を形成する段階と、
（ｅ）前記（ａ）段階において形成した他の前記コア層を、前記仮付け層の前記絶縁層に当接するように積層し、所定の温度または大きさ以上の温度および圧力を加える段階と
を含む製造方法。
【請求項４】
前記（ａ）段階は、前記ビアホールをフィルメッキする段階を含む請求項３に記載の製造方法。
【請求項５】
前記（ａ）段階は、前記ビアホールを導電性ペーストで充填する段階を含む請求項３に記載の製造方法。
【請求項６】
前記（ａ）段階は、レーザ加工または機械的ドリリングによって前記ビアホールを形成する段階を含む請求項３に記載の製造方法。
【請求項７】
前記（ａ）段階は、前記コア層における前記ビアホールの前記一方の表面側に、平坦な配線パターンを形成する段階を含み、前記（ｂ）段階は、前記コア層の前記平坦な配線パターン上に前記バンプを形成する段階を含む請求項５または請求項６に記載の製造方法。
【請求項８】
前記（ｅ）段階は、前記バンプが、他の前記仮付け層または他の前記コア層の前記ビアホールの凹部を満たして、層間を電気的に接続する段階を含む請求項７に記載の製造方法。
【請求項９】
前記（ｅ）段階は、前記（ａ）段階から前記（ｄ）段階までを繰り返して実施して複数の仮付け層を形成する段階を実施した後に、前記バンプによって複数の仮付け層を互いに電気的に接続する請求項１または３に記載の製造方法。
【請求項１０】
前記（ｂ）段階は、スクリーンプリント方式で印刷された導電性ペーストにより前記バンプを形成する段階を含む請求項１または３に記載の製造方法。
【請求項１１】
前記（ｂ）段階は、銀（Ａｇ）または銅（Ｃｕ）を含む前記導電性ペーストを用いる請求項１０に記載の製造方法。
【請求項１２】
前記（ｂ）段階において、前記プリプレグの厚さよりも大きな高さを有するバンプを形成する請求項１または３に記載の製造方法。
【請求項１３】
前記（ｃ）段階、前記（ｄ）段階および前記（ｅ）段階において、前記プリプレグは、前記加熱および加圧する段階において変形して、前記仮付け層に形成された空き空間の各々および前記プリプレグと前記バンプ間に形成された空き空間を満たすことができる、中間硬化段階の状態にある請求項１または３に記載の製造方法。
【請求項１４】
前記（ｃ）段階は、前記バンプの前記表面に平行な断面積よりも大きな開口面積を有する貫通ホールを前記プリプレグに形成する段階を含む請求項１または３に記載の製造方法。
【請求項１５】
前記（ａ）段階は、前記ビアホールの一端において前記ビアホールの幅よりも広い導電性の接続部を予め設ける段階を含み、前記（ｂ）段階は、前記バンプを前記接続部の上に形成する段階を含む請求項３に記載の製造方法。
【請求項１６】
前記（ｅ）段階は、複数の前記仮付け層を積層する前に、複数の前記仮付け層が相互に離れた状態で、複数の当該仮付け層を予め加熱する段階を含む請求項１または請求項３に記載の製造方法。
【請求項１７】
前記（ｃ）段階において、前記コア層のガラス転移点よりも低いガラス転移点を有するプリプレグを用いる請求項１または請求項３に記載の製造方法。
【請求項１８】
前記（ａ）段階は、前記ビアホールの端部に、前記ビアホールの幅よりも広い導電性の当接部を予め設ける段階を含み、前記（ｅ）段階は、複数の前記仮付け層を積層する場合に、前記コア層の表面に形成された前記バンプを、当該コア層に対向する他の前記コア層の前記当接部に対して押圧する段階を含む請求項３に記載の製造方法。
【請求項１９】
前記（ａ）段階は、前記当接部を、周縁に対して中心が窪んだ形状に形成する段階を含む請求項３に記載の製造方法。
【請求項２０】
前記（ｂ）段階は、前記バンプを錐形に形成する段階を含む請求項１または請求項３に記載の製造方法。
【請求項２１】
請求項１または請求項３に記載の製造方法によって製造された多層印刷回路基板。
【請求項２２】
非導電性の基材および前記基材の両面にそれぞれ形成された導電性の配線パターンを含む複数のコア層と、
前記基材のガラス転移点よりも低いガラス転移点を有し、前記複数のコア層に挟まれた非導電性のプリプレグと、
前記基材のガラス転移点よりも低いガラス転移点を有し、前記プリプレグを貫通して、前記複数のコア層のうちの異なるコア層の表面に形成された前記配線パターンを相互に電気的に接続するバンプと
を備える多層印刷回路基板。
【請求項２３】
前記基材を貫通して、前記基材の両面に形成された前記配線パターンを相互に接続するビアホールと、
前記ビアホールの端部に形成され、前記プリプレグの内部における前記バンプの幅よりも広い幅を有するバンプ当接部とを更に備え、
前記バンプは、前記バンプ当接部に接触することにより前記異なるコア層の表面に形成される前記配線パターンを電気的に接続する請求項２２に記載の多層印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層印刷回路基板およびその製造方法に関する。より詳細には、コア層にバンプ（ｂｕｍｐ）を形成した後、一括して加熱および加圧することにより積層する方法を用いて、高密度な多層印刷回路基板を製造する方法と、それにより製造された印刷回路基板に関する。
【背景技術】
【０００２】
印刷回路基板は、各種熱硬化性合成樹脂等で形成される基材の一方または両方の表面に銅箔にて配線を装荷した後に集積回路等の電子部品を実装した上で絶縁体によりコーティングして製造される。このような構造により、電子部品相互の電気的配線も形成される。また、電子部品技術の発達により、印刷回路基板を積層させた多層印刷回路基板も開発された。多層の印刷回路基板を高密度化するために、層間導通および絶縁設計に関する研究が活発に進められている。
【０００３】
高密度の回路形成技術が適用された基板をＨＤＩ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）基板と呼ぶ。ＨＤＩ基板の性能は、層間導通および絶縁設計により極大化される。これは、ＨＤＩ基板の品質および特性の向上、高集積化、電気的性能の向上等と密接な関係がある。
【０００４】
図１は、従来技術による高密度多層印刷回路基板の各層を成す基板を示す。また、図２ａから図２ｉまでは、従来技術による高密度で多層の印刷回路基板を製造する方法を段階を追って示す。
【０００５】
図１は、ＨＤＩ基板のひとつとして、６レイヤ（ｌａｙｅｒ）の基板の構造を示す図である。樹脂層１０を基材として両面に銅箔面１１を有するＣＣＬ（Ｃｕ  Ｃｌａｄ  Ｌａｍｉｎａｔｅｓ）は、内層回路が実装されるコア（ｃｏｒｅ）層を形成する。ＲＣＣ（Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｃｕ  ｆｏｉｌ）は、絶縁層１２の一方の面に銅箔面１３を有し、ここに回路を形成できる。更に、もう１層のＲＣＣが、コア層の両面において積層され、全体として６レイヤの基板が形成される。なお、ＣＣＬは、ポリマー（ｐｏｌｙｍｅｒ）で形成される代表的な印刷回路基板の原材料であって、ポリマー板の上に銅箔面（Ｃｕ  ｆｏｉｌ）が附着された構造を有する。
【０００６】
図２ａから図２ｉまでは、上記のような６レイヤ基板の製造方法を段階を追って示す図である。まず、図２ａに示すように、コア層を形成するＦＲ−４の、樹脂層１０および銅箔面１１を含むＣＣＬを用意する。次に、図２ｂに示すように、機械ドリルにより穿孔した後、化学的メッキ方法または電気メッキ法による銅メッキ過程を経て、ホール（ｈｏｌｅ）２１を形成する。続いて、図２ｃに示すように、マスク（ｍａｓｋ）を用いて銅箔面１１を蝕刻する等して内層回路の配線を形成する。形成された配線は、適切に形成されていることを検査される。
【０００７】
次に、内層回路の形成されたコア層の銅箔面１１および絶縁層である樹脂層１０の界面間の接着力を高めるための黒化処理（Ｂｌａｃｋ  ｏｘｉｄａｔｉｏｎ）を含む表面処理をした後、図２ｄに示すように、コア層の両面にそれぞれ樹脂層１２および銅箔１３を含む第１ＲＣＣを形成する。続いて、図２ｅに示すように、レーザドリルによる穿孔と、それにより形成されたホール２２の内部への銅メッキ処理により、内層回路を形成する銅箔１１と第１ＲＣＣの銅箔１３とが電気的に接続される。更に、図２ｆに示すように、マスクを用いた蝕刻等により、第１ＲＣＣ層の銅箔１３に、内層回路の配線が形成される。形成された内層回路は、適切に形成されていることが検査により確認される。
【０００８】
続いて、樹脂層１２および銅箔１３を含む第１ＲＣＣの表面を黒化処理などの表面処理した後、図２ｇに示すように、再び、樹脂層１４および銅箔１５を含む第２ＲＣＣが積層される。更に、図２ｈに示すように、レーザドリルによる穿孔と、それにより形成されたホール２３の内部への銅メッキ処理により、第２ＲＣＣを形成する銅箔１３と第２ＲＣＣの銅箔１５とが電気的に接続される。また更に、図２ｉに示すように、マスクを用いた蝕刻等により、第２ＲＣＣ層の銅箔１５に、外層回路の配線が形成される。形成された内層回路は、適切に形成されていることが検査により確認される。
【０００９】
上記のような一連のプロセスにおいて、多層の印刷回路基板を製造するためには、図２ｄから図２ｆまでに示した積層成形工程およびレーザホール加工を何度も繰り返さなければならない。このため、製造コストが上昇することが避けられなかった。また、実質的に同じ処理を含む成形工程、レーザホール加工工程、メッキ工程、回路形成工程を逐次実行しなければならないので、層数の増加に従って製造に要する時間が増加するという問題があった。すなわち、上記のような構造の多層印刷回路基板は、レーザドリルを用いてホール２１、２２、２３を形成し、ホール２１、２２、２３内をメッキすることにより層間接続するので、反復作業のために工数が増加すると共に、整合不良による層間接続が生じる場合もあった。次に、ホールの存在に起因する他の問題点について説明する。
【００１０】
図３は、従来技術によるビアホールの充填およびメッキ状態を示す図面である。ビアホール（Ｖｉａ  ｈｏｌｅ）とは、内層および外層間の導通接続のためにホール壁が金属メッキされたホールを意味する。
【００１１】
図３は、ホールの存在に起因する障害を説明するための断面図である。同図に示すように、ビアホール６２の上に部品を実装する場合は、ビアホール６２を樹脂６４等で充填して表面を平坦にしなければならない。ビアホール６２の充填は導電性ペーストによって形成されるので、ビアホール６２の寸法が小さくなると、ビアホール６２内部に空隙が発生する場合があるという問題点がある。また、表面を完全に平坦にすることは難しく、ビアホール６２の表面にへこみ現象が発生する場合もある。これにより、ビアホール６２の充填後、改めてメッキ処理をしなければならない。また、メッキ処理をしてもメッキ偏差により周囲と高さが異なる場合もあった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、本発明の目的は、上記問題点を解決して、すべてのレイヤの回路およびホールを形成した後に一括して積層して形成できる多層の印刷回路基板の製造方法を提供することにある。また、成形工程、レーザホール加工工程、メッキ工程、回路形成工程を反復することなく、多層の印刷回路基板を製造する方法を提供することも本発明の目的のひとつである。更に、それらの方法により製造された多層の印刷回路基板そのものを提供することも本発明の目的のひとつである。
【００１３】
また更に、導電性ペースト（ｐａｓｔｅ）により形成されたバンプを用いて、１回の積層工程および成形工程により多層印刷回路基板を製造する製造方法を提供することもまた、本発明の目的のひとつである。
【課題を解決するための手段】
【００１４】
上記の目的を果たすために、本発明の第１の形態として、多層印刷回路基板の製造方法であって、
（ａ）非導電性の基材の両面に形成された導電性の配線パターンを含むコア層を形成する段階と、
（ｂ）コア層の一方の表面における所定の位置にバンプを形成する段階と、
（ｃ）プリプレグの表面において、バンプが印刷された所定の位置に対応する位置に貫通ホールを形成した絶縁層を形成する段階と、
（ｄ）（ｃ）段階において形成した絶縁層を、（ｂ）段階において形成したバンプが配置されたコア層の一方の表面に対して仮付けして、仮付け層を形成する段階と、
（ｅ）（ａ）段階において形成した他のコア層を、仮付け層の絶縁層に当接するようにさらに積層し、所定の温度または大きさ以上の温度および圧力を加える段階と
を含む製造方法が提供される。
【００１５】
上記製造方法において、（ｂ）段階における所定の位置は、他のコア層において配線パターンにバンプが接する位置であってもよい。
【００１６】
また、本発明の第２の形態として、多層印刷回路基板の製造方法であって、
（ａ）非導電性の基材にビアホールを穿孔した後、基材の両面に形成された導電性の配線パターンを含むコア層を形成する段階と、
（ｂ）コア層の一方の表面における所定の位置にバンプを形成する段階と、
（ｃ）プリプレグの表面において、バンプが印刷された所定の位置に対応する位置に貫通ホールを形成した絶縁層を形成する段階と、
（ｄ）（ｃ）段階において形成した絶縁層を、（ｂ）段階において形成したバンプが配置されたコア層の一方の表面に対して仮付けして、仮付け層を形成する段階と、
（ｅ）（ａ）段階において形成した他のコア層を、仮付け層の絶縁層に当接するように積層し、所定の温度または大きさ以上の温度および圧力を加える段階と
を含む製造方法が提供される。
【００１７】
前段落の製造方法において、（ａ）段階は、ビアホールをフィルメッキする段階を含んでもよい。また、（ａ）段階は、ビアホールを導電性ペーストで充填する段階を含んでもよい。また、（ａ）段階は、レーザ加工または機械的ドリリングによってビアホールを形成する段階を含んでもよい。また、（ａ）段階は、コア層におけるビアホールの一方の表面側に、平坦な配線パターンを形成する段階を含み、（ｂ）段階は、コア層の平坦な配線パターン上にバンプを形成する段階を含んでもよい。また、（ｅ）段階は、バンプが、他の仮付け層または他のコア層のビアホールの凹部を満たして、層間を電気的に接続する段階を含んでもよい。
【００１８】
また、上記製造方法において、（ｅ）段階は、（ａ）段階から（ｄ）段階までを繰り返して実施して複数の仮付け層を形成する段階を実施した後に、バンプによって複数の仮付け層を互いに電気的に接続してもよい。
【００１９】
更に、上記製造方法において、（ｂ）段階は、スクリーンプリント方式（ｓｃｒｅｅｎ  ｐｒｉｎｔ）で印刷された導電性ペーストによりバンプを形成することができる。また、銀（Ａｇ）または銅（Ｃｕ）を含む導電性ペーストを用いることができる。更に、（ｂ）段階において、プリプレグの厚さよりも大きな高さを有するバンプを形成することが好ましい。また更に、（ｃ）段階は、バンプの表面に平行な断面積よりも大きな開口面積を有する貫通ホールをプリプレグに形成する段階を含み得る。更に、（ｃ）段階、（ｄ）段階および（ｅ）段階において、プリプレグは、加熱および加圧する段階において変形して、仮付け層に形成された空き空間の各々およびプリプレグとバンプ間に形成された空き空間を満たすことができる、中間硬化段階の状態とすることができる。
【００２０】
また、上記製造方法において、ビアホールの穿孔を含む（ａ）段階は、ビアホールの一端においてビアホールの幅よりも広い導電性の接続部を予め設ける段階を含み、（ｂ）段階は、バンプを接続部の上に形成する段階を含んでもよい。これにより、バンプを形成する位置の許容範囲が拡がり、ビアホール内の導体とバンプとを確実に導通させることができる。
【００２１】
更に、上記製造方法において、（ｅ）段階は、複数の仮付け層を積層する前に、複数の仮付け層が相互に離れた状態で、当該複数の仮付け層を予め加熱する段階を含んでもよい。これにより、押圧時の加熱時間を短縮すると共に熱分布を小さくすることができる。
【００２２】
また、上記製造方法において、（ｃ）段階において、コア層のガラス転移点（降伏点のなくなる温度）よりも低いガラス転移点を有するプリプレグを用いることが好ましい。これにより、プレリグを、コア層表面の凹凸に合わせて変形させることができる。
【００２３】
また、上記製造方法において、ビアホールの穿孔を含む（ａ）段階は、ビアホールの端部に、ビアホールの幅よりも広い導電性の当接部を予め設ける段階を含み、（ｅ）段階は、複数の仮付け層を積層する場合に、コア層の表面に形成されたバンプを、当該コア層に対向する他のコア層の当接部に対して押圧する段階を含んでもよい。これにより、複数のコア層を積層するときの位置ずれの許容範囲が拡がり、層間接続が確実になる。
【００２４】
また、上記製造方法において、上記当接部を、周縁に対して中心が窪んだ形状に形成してもよい。これにより、仮付け層を積層する際に、バンプの先端が当接部の中心に向かって案内され、ビアホールおよびバンプが確実に接続される。また、バンプの余剰分が周囲に拡がって他のパターンと短絡することが防止される。
【００２５】
また、バンプを錐形に形成することが好ましい。これにより、バンプの先端が当接部の中央に向かって案内されやすくなる。
【００２６】
更に、本発明の第３の形態として、非導電性の基材および基材の両面に形成された導電性の配線パターンを含む複数のコア層と、複数のコア層に挟まれ基材のガラス転移点よりも低いガラス転移点を有する非導電性のプリプレグと、プリプレグを貫通して異なるコア層の表面に形成されている配線パターンを電気的に接続する基材のガラス転移点よりも低いガラス転移点を有するバンプとを備える多層印刷回路基板が提供される。これにより、生産性が高く、層間の接続が容易且つ確実で良好な電気的特性を有する多層印刷回路基板が提供される。
【００２７】
また、ひとつの実施形態として、上記多層印刷回路基板において、基材を貫通して基材の両面に形成された配線パターンを接続するビアホールと、ビアホールの端部に設けられ、プリプレグ内のバンプの幅よりも広い幅を有するバンプ当接部とを更に備え、バンプがバンプ当接部に接触することにより異なるコア層の表面に形成されている配線パターンを電気的に接続する。これにより、各コア層においても、その表裏の印刷回路が良好な電気的特性の下に接続される。
【００２８】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた発明となり得る。
【発明の効果】
【００２９】
上述したように、本発明による印刷回路基板およびその製造方法によれば、すべてのレイヤの回路およびホールを形成した後、１度の一括積層および成形工程だけで多層印刷回路基板を製造して成形工程、レーザホール加工工程、メッキ工程、回路形成工程を繰り返さないから製造時間および費用において利得がある。
【００３０】
また、従来印刷回路基板の製造方法は、層数に比例して工数が増加する直列プロセスの流れであるが、本発明によれば、内部コア層の並列プロセスの流れの設計が可能で作業工数の節減に大きい效果がある。
【００３１】
また、レーザホール加工の後、一般メッキを用いた電気的接続によって工程製造費用の減る利得がある。
【発明を実施するための最良の形態】
【００３２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせのすべてが課題の解決手段に必須であるとは限らない。
【００３３】
図４ａから図４ｄまでを参照して、ひとつの実施形態に係る印刷回路基板におけるコア層の形成方法を段階を追って説明する。
【００３４】
図４ａに示すように、樹脂層４０を基材として、その両面に銅箔面４１を有するＣＣＬを用意する。ＣＣＬの表面に発生した酸化膜、指紋等を除去した後、銅箔４１の表面を粗面化してドライフィルム（ｄｒｙ  ｆｉｌｍ）の接着性を改善する。ここで、粗面化とは、銅箔４１の表面粗度を意図的に粗くして微細な凹凸を形成する処理を意味する。即ち、用意されたＣＣＬは、機械的研磨、化学的研磨または脱脂処理により、表面を清浄化される。次に、水洗または超音波洗浄処理により、残存する銅、ブラシの破片等の異物、薬品の残留成分などをとり除く。続いて、エアブローにより、銅箔４１の表面に残存する水分をとり除く。更に、高温の空気を吹きつけて乾燥させることにより、剥離処理する場合に備えて銅箔４１の密着性を向上させる。なお、樹脂層４０としては、エポキシ樹脂またはポリイミド樹脂を材料として任意の仕様で形成できる。また、銅箔面４１は、両面に限られるわけではなく、用途に応じて片面にだけに接着してもよい。
【００３５】
次に、図４ｂに示すように、ＣＣＬの表裏の電気的な接続および後述する内層回路および外層回路の電気的接続を形成し得るように、ビアホール４２の形成加工をする。加工方法としては、ＣＯ２レーザドリルまたはＹａｇレーザドリルを例示できる。また、機械ドリル（ｍｅｃｈａｎｉｃａｌ  ｄｒｉｌｌ）を用いてビアホール４２を形成することもできる。なお、ＣＣＬの一方の面においては、銅箔４１も加工されてホールが形成される。他方の面の銅箔４１は、後述する導電性ペーストの充填またはフィルメッキのために，ホールを形成することなく平らな平面の形態が維持される。
【００３６】
続いて、図４ｃに示すように、ＣＣＬに加工されたビアホール４２の内面にメッキ層４３を形成することによって、ビアホール４２に導電性を付与する。メッキ層を形成する方法としては、フィル（ｆｉｌｌ）メッキ法または、導電性ペースト（ｃｏｎｄｕｃｔｉｖｅ  ｐａｓｔｅ）によるビアホール４２の充填等の方法を例示できる。なお、ビアホール４２内面の表面清浄によっては、メッキの厚さが不十分になる場合がある。また、既に説明した通り、メッキによりＣＣＬの表面を完全に平坦にすることは難しい。しかしながら、後述するように、本発明の製造方法では、導電性ペーストを用いたバンプを利用することによりこの問題を解決できる。従って、この工程では、すでに知られている方法でフィルメッキ処理または導電性ペースト充填を実施できる。
【００３７】
更に、図４ｄに示すように、露光、現像、エッチング、検査等の各工程等を経て、ＣＣＬの表面に、パターニングされた銅箔４１を含む内層回路を形成する。ここで、露光工程とは、ＣＣＬの表面に塗布したドライフィルムの上にワーキングフィルム（ｗｏｒｋｉｎｇ  ｆｉｌｍ）を貼付した上で、定められた光量の光を照射して、特定領域のモノマー（ｍｏｎｏｍｅｒ；単量体）を反応させてポリマー（ｐｏｌｙｍｅｒ；重合体）にしてパターンを形成する工程を指す。また、現像工程とは、露光工程にてポリマー（光硬化重合体）に変わらなかった部分、すなわち、光を照射されなかった部分のモノマー（未硬化単量体）を、薬品を用いて除去し、特定のパターンを有するマスクを形成する工程である。更に、エッチング工程は、モノマーが除去されて露出した領域の銅箔を薬品により除去する工程である。最後に、剥離工程を実施してドライフィルムを除去した後、検査工程により要求仕様を満たす内層回路が形成されたことを確認する。
【００３８】
上記過程を通じてＣＣＬレイヤによって形成されたコア層４５が作製される。なお、コア層４５は、絶縁層形成工程および予備レイアップ（ｌａｙ−ｕｐ）工程に供されるが、これについては後述する。また、コア層４５は、例えばＦＲ−４レジン（ｒｅｓｉｎ）を用いたＣＣＬレイヤとして形成でき、吸湿率が低く、難燃性、接着力、耐化学性、電気的特性および熱的特性の優に優れる。
【００３９】
次に、図５ａから図５ｄを参照して、上記の絶縁層形成工程を説明する。
【００４０】
まず、図５ａに示すように、プリプレグ（ｐｒｅｐｒｅｇ）５０を用意する。プリプレグ５０は、Ｂ−ステージ（Ｂ−ｓｔａｇｅ）状態で提供され、多層の印刷回路基板において、外郭絶縁層として用いられる原材料である。なお、Ｂ−ステージとは、プリプレグ５０の中間硬化段階を意味し、一定の値を越える加熱および加圧によりプリプレグ５０が変形できる状態を意味する。
【００４１】
次に、図５ｂに示すように、位置決定ホール（ｌｏｃａｔｉｏｎ  ｈｏｌｅ）、ツーリング（ｔｏｏｌｉｎｇ  ｈｏｌｅ）または貫通ホールとして機能する貫通穴を、機械ドリルによりプリプレグ５０に加工する。なお、以下の説明においては、位置決定ホール、ツーリングおよび貫通ホールをいずれも貫通ホールと記載する。貫通ホール５１が形成される位置は、コア層４５において後述するバンプ５２が形成される位置に対応する。また、貫通ホール５１の寸法は、バンプ５２を挿通できるように、バンプの断面積よりも大きな面積を有することが好ましい。
【００４２】
次に、図５ｃに示すように、図４ｄに示した段階で作製したコア層４５に対して、他のコア層４５への電気的接続を形成するために用いるバンプ５２を、導電性ペーストを用いて印刷する。バンプ５２を形成する導電性ペーストは、銀（Ａｇ）、銅（Ｃｕ）などの導電性物質を含むペースト（ｐａｓｔｅ）であり、所定の範囲を越える加熱および加圧によって形状が変化する。
【００４３】
バンプ５２は、例えばスクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔ）方式で印刷できる。スクリーン印刷は、開口部を有するマスク（ｍａｓｋ）を用いて、バンプ５２となる導電性ペーストを所定の位置に転写する方法である。
【００４４】
また、コア層４５の表面において、バンプ５２は、図４ｄに示したホールにフィルメッキまたは導電性ペーストが充填された面ではなく、ホールの位置で銅箔４１がそのまま残された面に印刷されることが好ましい。図４ｃを参照して説明した通り、フィルメッキされた領域または導電性ペーストが充填された領域の表面を完全に平坦にすることは難しい。従って、これらの領域にバンプ５２を形成した場合、バンプ５２の形状および高さが所期の仕様で形成されない場合があり、銅箔４１が平坦なままに残っている面にバンプ５２を印刷することが好ましい。バンプ５２の印刷は、例えば、マスクの開口部の位置を位置合わせした後、導電性ペーストをマスクの上面に塗布し、スキージー（ｓｑｕｅｅｇｅｅ）などを用いて導電性ペーストを押し拡げることにより、マスクの開口に導電性ペーストが押し込まれて、マスクの開口の形状でコア層４５の表面に転写される。このとき、バンプ５２は、コア層４５の内層回路が形成される部分に印刷されて所期の高さと形状で印刷される。
【００４５】
なお、上記の段階において、パターン化された銅箔４１により、ビアホールの一端に、予めビアホールの幅よりも広い接続部を形成しておくことが好ましい。これにより、バンプ５２を形成する場合の印刷位置の許容範囲が拡がり、ビアホール４２内の導体を含むコア層相互のバンプ５２による導通が確実になる。
【００４６】
バンプ５２自体の形状は、柱状、または下面が上面より広い錐体とすることができる。また、上記図５ｂに示した段階で、プリプレグ５０には、バンプ５２が形成される位置に対応して貫通ホール５１が形成される。また、バンプ５２の高さは、プリプレグ５０の厚さによって制限されないが、プリプレグ５０の厚さよりも大きいことが好ましい。その理由は、後述する加熱・加圧処理による一括積層工程において、他のコア層４５のフィルメッキまたは導電性ペーストの充填部分に形成された凹部分４３にバンプ５２の先端が充填されて、それを平坦化させるからである。なお、バンプ５２の形状は、円形、四角形などの他の形でもよく、スクリーンプリント方式によって印刷されるので、水平断面の直径に対する高さの比には制限を受けない。
【００４７】
次に、図５ｄに示すように、図５ｃに示した段階でバンプ５２を形成されたコア層４５に対して、図５ｂに示した段階で作製された貫通ホール５１を有するプリプレグ５０を積層して仮付けする。このとき、バンプ５２は、貫通ホール５１に挿通される。なお、仮付けとは、コア層４５およびプリプレグ（絶縁層）５０が一時的に接着されることを意味する。仮付けされたコア層４５およびプリレグ５０は、後述する一括積層工程において、加熱および加圧によって完全に接着される。
【００４８】
仮付けされたコア層４５およびプリプレグ（絶縁層）５０は、次に説明する予備レイアップ工程に供すべく移送される。なお、仮付けされたコア層４５およびプリプレグ５０（絶縁層）を併せたものを、ここでは仮付け層５５と記載する。
【００４９】
次に、図６ａおよび図６ｂを参照して、前記した予備レイアップ工程および一括積層工程を説明する。
【００５０】
図６ａに示すように、図４ｄに示した段階において形成された内層回路を形成されたコア層４５と、図５ｄに示した段階において作製された多数の仮付け層５５を、所期の設計仕様に従って順次積層する。このとき、仮付け層５５のバンプ５２が印刷された部分は、他の仮付け層５５を形成するコア層４５または図４ｄの過程から形成されたコア層４５の内層回路が形成されて電気的な接続を要する部分と接する。
【００５１】
また、バンプ５２は、隣接する仮付け層５５のコア層に形成されたビアホール４２に充填されたフィルメッキまたは導電性ペーストにより充填された充填部分４３に接することが好ましい。バンプ５２の高さは、プリプレグ５０の厚さよりも大きいので、パンプ５２の先端は充填部分４３に当接する。
【００５２】
また、ビアホールの端部には、ビアホール４２に充填されたフィルメッキまたは導電性ペーストにより、予めビアホールの幅よりも広い導電性の当接部を設け、複数の仮付け層を積層する場合に、他のコア層上に設けられたバンプ５２この当接部に対して押し付けることが好ましい。これにより、複数のコア層を積層する場合の、コア層相互の位置ずれの許容範囲が拡がり、層間接続が確実になる。
【００５３】
次に、図６ｂに示すように、一括積層工程において、積層された多数の仮付け層５５は、所定の温度よりも高く加熱され、且つ、所定の圧力よりも大きな圧力で加圧される。これにより、仮付け層５５は一括して相互に接着される。この場合、プリプレグ５０はＢ−ステージ状態、すなわち、中間硬化段階であって変形できる状態にある。従って、加圧により変形して空隙を満たす。また、仮付け層５５のそれぞれにおいても、コア層４５の内層回路以外の部分とプリプレグ５０間の空き空間およびプリプレグ５０とバンプ５２間の空き空間が、それぞれ変形したプリプレグ５０により満たされる。更に、バンプ５２も導電性ペーストより形成されるので、加熱加圧によって接しているフィルメッキまたは導電性ペーストの充填４３部分の凹部分の空き空間を満たす。こうして、各コア層４５間の電気的な接続を担うバンプ５２は、コア層４５相互の間を隙間なく埋め、層間の電気的接続の信頼度を向上させる。
【００５４】
なお、複数の仮付け層を積層する前に、複数の仮付け層がまだ相互に離れた状態で、例えば温風（熱風）を吹きつけることにより、当該複数の仮付け層を予め加熱（予備加熱）することも好ましい。これにより、押圧後の加熱時間を短縮できると共に、積層された仮付け層内の熱分布を小さくすることができる。
【００５５】
また、プリプレグ５０は、コア層の樹脂層４０のガラス転移点よりも低いガラス転移点を有することが好ましい。これにより、コア層を変形させることなく、プリプレグ５０をコア層表面の凹凸に合わせて変形させることができる。なお、「ガラス転移点」とは、樹脂の降伏点が消失する温度を意味する。
【００５６】
更に、ビアホール４２に充填されたフィルメッキまたは導電性ペーストの一部により形成された当接部は、周囲に対して内側が窪んだ形状にすることが好ましい。また、バンプ５２の形状を、錐形に形成することも好ましい。これらにより、仮付け層４５、５５を積層する場合に、バンプ５２の先端が当接部の中央に向かって自然に案内され、ビアホールおよびバンプの接続が確実になる。また、バンプ５２の余剰分が周囲に拡がって銅箔４１のパターン等の他の部材と短絡することを防止できる。
【００５７】
以上のようにして、非導電性の基材および前記基材の両面に形成された導電性の配線パターンを含む複数のコア層と、隣接する一対のコア層に挟まれた非導電性のプリプレグとを交互に積層した多層印刷回路基板が作製される。この多層印刷回路基板では、プリプレグを貫通したパンプにより、異なるコア層の表面に形成された配線パターンが電気的に接続される。
【００５８】
また、この印刷回路基板は、コア層の基材を貫通して、コア層の各々の両面に形成された配線パターンを接続するビアホールを設けることができる。ビアホールの端部には、プリプレグ内のバンプの幅よりも広い幅を有するバンプ当接部を形成でき、他のコア層に形成されたバンプがバンプ当接部に接触することにより、異なるコア層の表面に形成された配線パターンが電気的に接続される。
【００５９】
なお、上記実施の形態では、プリプレグ５０を貫通するバンプと、コア層の樹脂層４０を貫通するビアホール４２を両方備えた多層印刷回路基板について説明したが、例えば、ビアホール４２の無いコア層を積層して、あるいは、ビアホール４２を有するコア層とビアホール４２の無いコア層とを混在させて積層し、多層印刷回路基板とすることもできる。この場合、バンプ当接部は、一方のコア層においてバンプが形成された所定の位置に対応する位置に形成された配線パターンの一部として形成される。
【００６０】
なお、本発明の技術的範囲は上記実施の形態の記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることは当業者に明らかである。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００６１】
【図１】高密度な多層印刷回路基板の構造を説明する図である。
【図２ａ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｂ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｃ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｄ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｅ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｆ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｇ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｈ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図２ｉ】多層の印刷回路基板の製造方法におけるひとつの段階を示す断面図である。
【図３】充填処理されたビアホールの構造と形状を示す断面図である。
【図４ａ】ひとつの実施形態に係るコア層の形成段階のひとつを示す断面図である。
【図４ｂ】上記実施形態に係るコア層の形成段階のひとつを示す断面図である。
【図４ｃ】上記実施形態に係るコア層の形成段階のひとつを示す断面図である。
【図４ｄ】上記実施形態に係るコア層の形成段階のひとつを示す断面図である。
【図５ａ】ひとつの実施形態に係る絶縁層の形成段階のひとつを示す断面図である。
【図５ｂ】上記実施形態に係る絶縁層の形成段階のひとつを示す断面図である。
【図５ｃ】上記実施形態に係る絶縁層の形成段階のひとつを示す断面図である。
【図５ｄ】上記実施形態に係る絶縁層の形成段階のひとつを示す断面図である。
【図６ａ】ひとつの実施形態に係る予備レイアップ工程および一括積層工程のひとつの段階を説明する断面図である。
【図６ｂ】上記実施形態に係る予備レイアップ工程および一括積層工程のひとつの段階を説明する断面図である。
【符号の説明】
【００６２】
１０、１２、１４、４０  樹脂層、１１、１３、１５、４１  銅箔、２１、２２、２３  ホール、４２、６２  ビアホール、４３  充填部分、４５  コア層、５０  プリプレグ、５１  貫通ホール、５２  バンプ、５５  仮付け層
【図１】
2007005815.tif 000003
【図２ａ】
2007005815.tif 000004
【図２ｂ】
2007005815.tif 000005
【図２ｃ】
2007005815.tif 000006
【図２ｄ】
2007005815.tif 000007
【図２ｅ】
2007005815.tif 000008
【図２ｆ】
2007005815.tif 000009
【図２ｇ】
2007005815.tif 000010
【図２ｈ】
2007005815.tif 000011
【図２ｉ】
2007005815.tif 000012
【図３】
2007005815.tif 000013
【図４ａ】
2007005815.tif 000014
【図４ｂ】
2007005815.tif 000015
【図４ｃ】
2007005815.tif 000016
【図４ｄ】
2007005815.tif 000017
【図５ａ】
2007005815.tif 000018
【図５ｂ】
2007005815.tif 000019
【図５ｃ】
2007005815.tif 000020
【図５ｄ】
2007005815.tif 000021
【図６ａ】
2007005815.tif 000022
【図６ｂ】
2007005815.tif 000023