(57)【要約】【課題】  半導体ウェハ上に複数の半導体チップが設けられている半導体装置であって、スクライブ領域の面積の縮小を図ることができる半導体装置を提供する。【解決手段】  本発明の半導体装置は、  半導体ウェハ１０と、  前記半導体ウェハ１０の上に設けられた複数の長方形の半導体チップ２０と、  前記複数の半導体チップ２０の短辺間に設けられた第１スクライブ領域１４と、  前記複数の半導体チップ２０の長辺間に設けられ、前記第１スクライブ領域１４と比して幅が小さい第２スクライブ領域１６と、  前記第１スクライブ領域１４に設けられ、第２方向と比して第１方向の幅が大きい形状を有する第１アライメントマーク３０と、前記第１方向と比して前記第２方向の幅が大きい形状を有し、該第１アライメントマーク３０と交差している第２アライメントマーク４０と、を含み、  前記第１アライメントマーク３０と前記第２アライメントマーク４０との中心は、重なっている。【選択図】      図３
2007053139.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハと、
前記半導体ウェハの上に設けられた複数の長方形の半導体チップと、
前記複数の半導体チップの短辺間に設けられた第１スクライブ領域と、
前記複数の半導体チップの長辺間に設けられ、前記第１スクライブ領域と比して幅が小さい第２スクライブ領域と、
前記第１スクライブ領域に設けられ、第２方向と比して第１方向の幅が大きい形状を有する第１アライメントマークと、前記第１方向と比して前記第２方向の幅が大きい形状を有し、該第１アライメントマークと交差している第２アライメントマークと、を含み、
前記第１アライメントマークと前記第２アライメントマークとの中心は、重なっている、半導体装置。
【請求項２】
請求項１において、
前記第２スクライブ領域の上には、アライメントマークおよびＴＥＧが設けられていない、半導体装置。
【請求項３】
請求項１または２において、
前記第１アライメントマークおよび前記第２アライメントマークの少なくとも一方は、長方形状を有する、半導体装置。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記第１アライメントマークの長辺と、前記第２アライメントマークの長辺とが、直角をなすように交差している、半導体装置。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記第１アライメントマークと前記第２アライメントマークとが交差してなす平面形状は、十字形状である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハに複数の半導体チップが設けられた半導体装置に関する。
【背景技術】
【０００２】
半導体素子の製造工程においては、露光装置を用いて、フォトマスク（レチクル）に形成された微細なパターンの投影露光が繰り返し行われる。そのため、基板とフォトマスクまたはレチクルとの位置を精密に合わせる必要があり、精密よく位置あわせを行うために、半導体ウェハには、各種アライメントマークが設けられることとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記アライメントマークは、複数の半導体チップの相互間のスクライブ領域に設けられることがあるため、半導体チップの相互間には、一定の面積を確保しなくてはならず、スクライブ領域の面積縮小を図るのが困難なことがある。本発明の目的は、半導体ウェハ上に複数の半導体チップが設けられている半導体装置であって、スクライブ領域の面積の縮小を図ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明にかかる半導体装置は、
半導体ウェハと、
前記半導体ウェハの上に設けられた複数の長方形の半導体チップと、
前記複数の半導体チップの短辺間に設けられた第１スクライブ領域と、
前記複数の半導体チップの長辺間に設けられ、前記第１スクライブ領域と比して幅が小さい第２スクライブ領域と、
前記第１スクライブ領域に設けられ、第２方向と比して第１方向の幅が大きい形状を有する第１アライメントマークと、前記第１方向と比して前記第２方向の幅が大きい形状を有し、該第１アライメントマークと交差している第２アライメントマークと、を含み、
前記第１アライメントマークと前記第２アライメントマークとの中心は、重なっている。
【０００５】
本発明にかかる半導体装置によれば、半導体チップの短辺間である第１スクライブ領域にアライメントマークが設けられている。通常、第１方向を計測するアライメントマークは、第１方向に長い形状を有し、第２方向を計測するアライメントマークは、第２方向に長い形状を有する。そのため、半導体チップの長辺が第１方向に沿って設けられている場合には、第１方向を計測する第１アライメントマークは、複数の半導体チップの長辺間のスクライブ領域に設けられることがあった。しかし、本発明にかかる半導体装置では、短辺間の第１スクライブ領域に、異なる方向を計測する複数のアライメントマークが重なって設けられている。そのため、複数の半導体チップの長辺間である第２スクライブ領域を縮小することができる。その結果、１枚の半導体ウェハから作成することができる半導体チップの個数を増加することができ、コストの削減に寄与することができる。
【０００６】
なお、本発明において、第１アライメントマーク（または第２アライメントマーク）の「中心」とは、第１アライメントマークの平面パターンにおいて第１方向の中心線と第２方向の中心線との交点のことである。
【０００７】
なお、本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
【０００８】
（２）本発明にかかる半導体装置において、
前記第２スクライブ領域の上には、アライメントマークおよびＴＥＧ（Ｔｅｓｔ  が設けられていないことができる。
【０００９】
（３）本発明にかかる半導体装置において、
前記第１アライメントマークおよび前記第２アライメントマークの少なくとも一方は、長方形状を有することができる。
【００１０】
（４）本発明にかかる半導体装置において、
前記第１アライメントマークの長辺と、前記第２アライメントマークの長辺とが、直角をなすように交差していることができる。
【００１１】
（５）本発明にかかる半導体装置において、
前記第１アライメントマークと前記第２アライメントマークとが交差してなす平面形状は、十字形状であることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態の一例について、図１ないし図４を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す平面図である。図２は、図１のＡ部の拡大図である。図３は、図２におけるアライメントマーク領域１８を拡大した平面図である。図４は、アライメントマークの詳細を説明する平面図である。
【００１３】
本実施の形態にかかる半導体装置では、図１に示すように、半導体ウェハ１０の上にショット単位で区切られた複数の領域１２が配列されている。ここで、ショットとは、１枚のレチクル（フォトマスク）を用いてパターンが露光される範囲である。
【００１４】
図２に示すように、領域１２には、複数の半導体チップ２０が設けられている。半導体チップ２０は、長方形状を有し、複数の半導体チップ２０同士は、その長辺同士が隣り合うように、Ｙ方向に一列に配列されている。各半導体チップ２０の周囲には、スクライブ領域が設けられている。つまり、スクライブ領域とは、隣り合う半導体チップ２０間の間に生じる領域のことをいう。本実施の形態では、長辺同士が隣り合うことのない半導体チップ２０同士の短辺間である第１スクライブ領域１４と、長辺同士が隣り合う半導体チップ２０同士の長辺間である第２スクライブ領域１６と、を有する。第１スクライブ領域１４および第２スクライブ領域１６は、半導体チップ２０を切り分けるダイシング工程で損失することとなるブレードの幅分のダイシングエリアを含む領域である。なお、第１スクライブ領域１４は、図２に示したように、領域１２内で長辺同士が隣り合う半導体チップ２０の短辺を結ぶ仮想線２２を設けたとき、１方の領域１２の仮想線２２と他方の領域１２の仮想線２２により画定される領域である。
【００１５】
本実施の形態にかかる半導体装置では、第２スクライブ領域１６の幅は、第１スクライブ領域１４と比してその幅が小さい。具体的には、第２スクライブ領域１６は、ダイシングエリアとして必要なだけの幅を有している。つまり、２つの半導体チップ２０は、対向する長辺側のダイシングエリアを共有しており、そのダイシングエリアが第２スクライブ領域１６であるということができる。また、第２スクライブ領域１６には、ＴＥＧ、アライメントマークなどが設けられていない。そのため、１回のダイシング（フルカット）で、長辺間を切り分けることができる。このことは、工程数の削減に寄与することとなる。
【００１６】
次に、第１スクライブ領域１４について説明する。図２に示すように、第１スクライブ領域１４には、ＴＥＧ領域１７とアライメントマーク領域１８とが設けられている。ＴＥＧ領域１７は、ＴＥＧが配置される領域である。アライメントマーク領域１８は、半導体ウェハ１０と、レチクル（フォトマスク）の位置合わせを行うためのアライメントマークであり、第１方向（「Ｘ方向」ともいう。）および第２方向（「Ｙ方向」ともいう。）を特定できる情報を有するアライメントマークが配置されている。
【００１７】
次に、図３および図４を参照しつつ、アライメントマーク領域１８の詳細を説明する。図３に示すように、アライメントマーク領域１８には、Ｘ方向を計測する第１アライメントマーク３０と、第１アライメントマーク３０と交差して第２アライメントマーク４０が設けられている。図３に示すように、第１アライメントマーク３０と第２アライメントマーク４０とは、それぞれの長辺がなす角が直角となるように交差している。
【００１８】
図４に示すように、第１アライメントマーク３０は、Ｘ方向の幅がＹ方向の幅と比して大きい長方形状３２を有する。長方形状３２の中心には、十字パターン３４が設けられている。十字パターン３４は第１アライメントマーク３０の座標を示す。十字パターン３４の両側方に溝群３６が設けられている。一方、第２アライメントマーク４０は、Ｙ方向の幅がＸ方向の幅と比して大きい長方形状４２を有する。第１アライメントマーク３０と同様に、長方形状４２の中心には、十字パターン４４が設けられ、十字パターン４４の両側方には溝群４６が設けられている。
【００１９】
第１アライメントマーク３０および第２アライメントマーク４０は、それぞれの十字パターン３４、４４が重なるように交差している。具体的には、第２アライメントマーク４０は、第１アライメントマーク３０の中心線３１を軸として線対称になるように配置され、第１アライメントマーク３０は、第２アライメントマーク４０の中心線４１を軸として線対称となるように配置されている。つまり、第１アライメントマーク３０と第２アライメントマーク４０とは、それぞれの中心線に対して線対称の関係が維持されるように配置されているのである。
【００２０】
第１アライメントマーク３０および第２アライメントマーク４０は、それぞれの周囲に禁止領域３８、４８を有する。この禁止領域３８、４８は、アライメントマークを検知するスキャナーのアライメントビームスポット径によって決定される範囲であり、誤認識または認識性の低下を抑制するため、何らかのパターン（ＴＥＧや他のアライメントマークなど）を設けることが禁止されている領域である。本実施の形態にかかる半導体装置では、第１アライメントマーク３０に注目してみると、禁止領域３８の範囲に、第２アライメントマーク４０が設けられていることとなる。しかし、第１アライメントマーク３０に対して対称な位置に第２アライメントマーク４０が配置されているため、認識性の低下を抑制することができるのである。一方、第２アライメントマーク４０に着目した場合にも、禁止領域４８の範囲内に対称性が維持された状態で第１アライメントマーク３０が配置されている。つまり、本実施の形態にかかる半導体装置によれば、一対の第１アライメントマーク３０および第２アライメントマーク４０を配置するのに必要な面積は、一のアライメントマークを配置するのに必要な面積で足りることとなる。
【００２１】
なお、第１アライメントマーク３０および第２アライメントマーク４０の形成では、それらの重なり部５０に溝群３６、４６が含まれることのないよう留意してパターンの形成を行う必要がある。
【００２２】
本実施の形態にかかる半導体装置では、上記アライメントマークを用いて、レチクルと半導体ウェハの位置合わせを行い、レジスト層に露光した後、ベークすることで各種工程に必要なマスク層を形成することができる。
【００２３】
本実施の形態にかかる半導体装置によれば、半導体チップ２０の短辺側に設けられた第１スクライブ領域１４にのみ、第１方向および第２方向を計測する第１アライメントマーク３０および第２アライメントマーク４０が設けられている。所定の方向を計測するためのマークとして、計測したい方向に長辺を有する形状のパターンを適用する場合、それぞれの長さに応じたスクライブ領域に各マークが配置されることがある。その場合には、スクライブ領域の面積の縮小化は、アライメントマークにより阻害されてしまうこととなる。しかし、本実施の形態にかかる半導体装置では、いずれの方向を計測するアライメントマークであるかを問わず、第１スクライブ領域１４に設けている。そのため、長辺方向の第２スクライブ領域１６の幅は、ダイシングに必要な最低限の面積とすることができる。特に、長方形状の半導体チップ２０の場合には、長辺方向の第２スクライブ領域１６は、辺の長さ分に応じた面積を有することとなる。そのため、本実施の形態にかかる半導体装置のように、アライメントマークを一方の第１スクライブ領域１４にのみ配置することで、第２スクライブ領域１６の面積を必要以上に増加させることなく、全体としてはスクライブ領域の面積の縮小を図ることができる。
【００２４】
また、本実施の形態にかかる半導体装置では、第１アライメントマーク３０と第２アライメントマーク４０とを交差させていることで、さらに、スクライブ領域におけるアライメントマークの配置に必要な面積の縮小を図ることができる。その結果、１枚の半導体ウェハから作成することができる半導体チップの個数を増加させることができ、コストの削減をも図ることができるのである。
【００２５】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２６】
【図１】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図２】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図３】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図４】本実施の形態にかかる半導体装置を模式的に示す平面図。
【符号の説明】
【００２７】
１０…半導体ウェハ、  １２…領域、  １４…第１スクライブ領域、  １６…第２スクライブ領域、  １７…ＴＥＧ領域、  １８…アライメントマーク領域、  ２０…半導体チップ、  ３０…第１アライメントマーク、  ３１、４１…中心線、  ３２、４２…長方形状、  ３４、４４…十字パターン、  ３６、４６…溝群、  ３８、４８…禁止領域、  ４０…第２アライメントマーク、  ５０…重なり部
【図１】
2007053139.tif 000003
【図２】
2007053139.tif 000004
【図３】
2007053139.tif 000005
【図４】
2007053139.tif 000006