(57)【要約】【課題】  水素プラズマ処理時間を大幅に短縮し、多結晶半導体層の水素化効率を大幅に改善する。【解決手段】  多結晶半導体層３上にゲート絶縁膜４を介してゲート電極５が形成されてなる薄膜トランジスタである。ゲート絶縁膜４はゲート電極５と略同形状にパターニングされている。したがって、多結晶半導体層３は、ゲート絶縁膜４を介することなく直接水素化される。あるいは、多結晶半導体層３上に第１層間絶縁膜６ｂとしてシリコン窒化膜を形成し、このシリコン窒化膜内部に含まれる水素により多結晶半導体層３を水素化するようにしてもよい。【選択図】  図１
2007005613.tif 000002
【特許請求の範囲】
【請求項１】
多結晶半導体層上にゲート絶縁膜を介してゲート電極が形成されてなる薄膜トランジスタであって、
前記ゲート絶縁膜は前記ゲート電極と略同形状にパターニングされていることを特徴とする薄膜トランジスタ。
【請求項２】
前記多結晶半導体層及びゲート電極を覆って層間絶縁膜が形成されており、当該層間絶縁膜は、シリコン窒化膜からなる第１層間絶縁膜とシリコン酸化膜からなる第２層間絶縁膜とから構成されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
多結晶半導体層上に絶縁膜及び金属膜を形成した後、これら金属膜と絶縁膜をエッチングしてゲート電極及びゲート絶縁膜を略同形状にパターニングすることを特徴とする薄膜トランジスタの製造方法。
【請求項４】
前記金属膜及び絶縁膜のエッチングに際して、エッチング終了前にエッチングガスを切り換えることを特徴とする請求項３記載の薄膜トランジスタの製造方法。
【請求項５】
前記絶縁膜としてシリコン酸化膜を形成し、エッチング終了前に、炭素、フッ素、水素を含む混合ガスにエッチングガスを切り換えることを特徴とする請求項４記載の薄膜トランジスタの製造方法。
【請求項６】
切り換え前のエッチングガスが、フッ素及び酸素を含む混合ガスであることを特徴とする請求項４または５記載の薄膜トランジスタの製造方法。
【請求項７】
前記エッチングの後、露出した多結晶半導体層を水素化することを特徴とする請求項３から６のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項８】
前記エッチングの後、多結晶半導体層及びゲート電極を覆って層間絶縁膜を形成することを特徴とする請求項３から７のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項９】
前記層間絶縁膜として、シリコン窒化膜からなる第１層間絶縁膜とシリコン酸化膜からなる第２層間絶縁膜を順次成膜することを特徴とする請求項８記載の薄膜トランジスタの製造方法。
【請求項１０】
前記シリコン窒化膜の成膜の後、熱処理を行い前記多結晶半導体層を水素化することを特徴とする請求項９記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主としてアクティブマトリックス型液晶表示に用いられる薄膜トランジスタ及びその製造方法に関するものであり、特に、ガラス基板上に形成された多結晶シリコン層を半導体層とする多結晶薄膜トランジスタの改良に関する。
【背景技術】
【０００２】
アクティブマトリックス型液晶表示素子においては、１画素の液晶を駆動するのに１つの薄膜トランジスタが必要であり、多結晶シリコン（ポリシリコン）をチャンネル層に使用した多結晶薄膜トランジスタをガラス基板上に形成する技術が開発されている。プロセス技術の進歩により、低いプロセス温度でガラス基板上に高性能な多結晶薄膜トランジスタを形成することが可能になっている。
【０００３】
多結晶薄膜トランジスタの代表例を図５に示す。この多結晶薄膜トランジスタにおいては、ガラス基板１０１上にアンダーコート層１０２を介して多結晶シリコンからなる多結晶半導体層１０３が形成されるとともに、この多結晶半導体層１０３上にゲート絶縁膜１０４を介してゲート電極１０５が形成されている。多結晶半導体層１０３には、不純物注入によりソース領域１０３ａ及びドレイン領域１０３ｂ、さらにはＬＤＤ領域（低濃度不純物拡散領域）１０３ｃ、１０３ｄが形成されている。また、多結晶半導体層１０３上にはゲート絶縁膜１０４を介してゲート電極１０５が形成されるとともに、これらが層間絶縁膜１０６によって覆われており、この層間絶縁膜１０６に形成されたコンタクトホール１０７を介して信号配線１０８と前記ソース領域１０３ａ、ドレイン領域１０３ｂとのオーミック接触が取られている。
【０００４】
前述の多結晶薄膜トランジスタを作製するには、ガラス基板上に、島状に加工された多結晶半導体層を形成し、さらにこれを覆って全面にゲート絶縁膜及びゲート電極用金属膜を成膜する。その後、金属膜をエッチングして所定のパターンを有するゲート電極を形成し、多結晶半導体層のソース領域、ドレイン領域にＰＨ３、若しくはＢ２Ｈ５を不純物注入する。次いで、層間絶縁膜を形成し、当該層間絶縁膜にコンタクトホールを形成し、コンタクトホールの底部に露呈するソース領域、ドレイン領域と信号配線とのコンタクトを取る。
【０００５】
この種の薄膜トランジスタにおいては、多結晶半導体層が例えばガラス基板の影響を受け易く、これを回避する技術が検討されている（例えば、特許文献１等を参照）。多結晶薄膜トランジスタにおいては、ガラス基板内の不純物の拡散を防止することを目的に、ガラス基板表面にアンダーコート層としてシリコン酸化膜やシリコン窒化膜等を成膜し、その上に多結晶半導体層を形成している。特許文献１記載の発明では、ガラス基板表面の微小な穴や傷を原因とする信号配線の断線あるいはアンダーコート層の膜厚不足を防止し、低価格化を損なうことなく安定した駆動特性を有する薄膜トランジスタを高い製造歩留まりで得ることを目的に、平坦化層を形成するようにしている。具体的には、ガラス基板上に、リン若しくはホウ素を含み熱流動性を有するシリコン酸化膜を成膜し、熱処理によりシリコン酸化膜を流動化してガラス基板表面の穴や傷を埋める平坦化層を形成する。その後、シリコン窒化膜、シリコン酸化膜を均一な膜厚で積層することにより、ガラス基板内の不純物の拡散を確実にブロックし、多結晶薄膜トランジスタの劣化を防止する。
【特許文献１】特開２００１−３２００５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、多結晶薄膜トランジスタの作製工程においては、トランジスタ特性改善のために、水素プラズマ処理が用いられている。例えば、ＣＶＤ装置等を用いて多結晶半導体層の水素化を行うことにより、多結晶半導体層（ポリシリコン）中に多数存在するダングリングボンドに水素原子をターミネートさせて膜中の欠陥を低減することができ、これによりトランジスタ特性、主に移動度を向上させることができる。
【０００７】
しかしながら、前記従来構造の多結晶薄膜トランジスタの場合、ゲート電極１０５下のゲート絶縁膜１０４が多結晶半導体層１０３を覆って全面に形成されているため、前記水素化のための処理時間が長く、水素化効率も悪いという問題がある。前記従来構造では、多結晶半導体層１０３上に存在するゲート絶縁膜０４を介して水素プラズマ処理が行われるため、直接多結晶半導体層１０３をプラズマ処理する場合に比べて処理時間が長くなり、水素化効率も低下する。その結果、トランジスタ特性の不良の原因となっている。
【０００８】
本発明は、このような従来の実情に鑑みて提案されたものであり、水素プラズマ処理時間を大幅に短縮することができ、また多結晶半導体層の水素化効率を改善することが可能な薄膜トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述の目的を達成するために、本発明に係る薄膜トランジスタは、多結晶半導体層上にゲート絶縁膜を介してゲート電極が形成されてなる薄膜トランジスタであって、前記ゲート絶縁膜は前記ゲート電極と略同形状にパターニングされていることを特徴とする。また、本発明の製造方法は、多結晶半導体層上に絶縁膜及び金属膜を形成した後、これら金属膜と絶縁膜をエッチングしてゲート電極及びゲート絶縁膜を略同形状にパターニングすることを特徴とする。
【００１０】
従来構造では、ゲート酸化膜が水素化の邪魔をし、水素化効率が悪いという問題がある。これに対して、本発明では、前記の通りゲート絶縁膜をゲート電極と略同形状にパターニングし、露出した多結晶半導体層を直接水素化している。そのため、効率的な水素化が実現される。
【００１１】
具体的には、本発明においては、ゲート電極直下部分にはゲート絶縁膜が形成されているが、その他の部分においては、ゲート絶縁膜が形成されない形になり、多結晶半導体層の表面も、ゲート電極直下部分を除いてゲート絶縁膜により覆われないことになる。したがって、この状態で水素プラズマ処理を行えば、多結晶半導体層をゲート絶縁膜を介することなく直接水素化でき、水素化に要する時間が短縮される。
【００１２】
また、前記に加えて多結晶半導体層上にシリコン窒化膜を形成することで、水素化のより一層の効率化が実現される。これを規定したのが本願の請求項２記載の発明、さらには請求項９記載の発明である。すなわち、本願の請求項２記載の発明は、前記多結晶半導体層及びゲート電極を覆って層間絶縁膜が形成されており、当該層間絶縁膜は、シリコン窒化膜からなる第１層間絶縁膜とシリコン酸化膜からなる第２層間絶縁膜とから構成されていることを特徴とする。同様に、請求項９記載の発明は、層間絶縁膜として、シリコン窒化膜からなる第１層間絶縁膜とシリコン酸化膜からなる第２層間絶縁膜を順次成膜することを特徴とする。
【００１３】
前述のように、多結晶半導体層上に第１層間絶縁膜としてシリコン窒化膜を形成することにより、シリコン窒化膜内部に含まれる水素が多結晶半導体層を水素化する。本発明では、多結晶半導体層上にゲート絶縁膜が形成されていないので、前記シリコン窒化膜が多結晶半導体層と直接接する形となり、シリコン窒化膜に含まれる水素が速やかに多結晶半導体層を水素化する。したがって、前記構造の改善により水素化効率が増加し、その結果、トランジスタ特性が改善される。
【発明の効果】
【００１４】
本発明によれば、多結晶半導体層を直接水素化できるので、水素プラズマ処理時間を大幅に短縮することができ、多結晶半導体層の水素化効率を改善することができる。したがって、本発明によれば、トランジスタ特性に優れた薄膜トランジスタを提供することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した薄膜トランジスタ及びその製造方法について、図面を参照して詳細に説明する。
【００１６】
（第１の実施形態）
本実施形態の薄膜トランジスタは、図１に示すように、ガラス基板１上にアンダーコート層２を介して多結晶半導体層（ポリシリコン層）３を形成し、当該多結晶半導体層３をチャンネル層として利用してなるものである。
【００１７】
ガラス基板１上には、前記の通りアンダーコート層２が形成されるが、これはガラス基板１の表面の傷や穴等を塞いで平坦化すること、ガラス基板１に含まれる不純物の多結晶半導体層３への拡散を防止すること等を目的に形成されている。このアンダーコート層２は、例えばシリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、特許文献１に開示されるように、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板１が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層２を省略することも可能である。
【００１８】
前記アンダーコート層２上に形成される多結晶半導体層３は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層３は、エッチングにより島状に素子分離され、マトリクス状に配列されている。また、前記多結晶半導体層３には、不純物注入によりソース領域３ａ及びドレイン領域３ｂ、さらにはＬＤＤ領域（低濃度不純物拡散領域）３ｃ、３ｄが形成されている。
【００１９】
一方、前記多結晶半導体層３上には、ゲート絶縁膜４を介してゲート電極５が形成されているが、本発明の薄膜トランジスタにおいて特徴的なのは、前記ゲート絶縁膜４がゲート電極５とほぼ同形状にパターニングされていることである。したがって、前記ゲート絶縁膜４は、ゲート電極５の直下部分にのみ形成され、多結晶半導体層３もゲート電極５直下のみゲート絶縁膜４により被覆され、ゲート電極５から外れた部分はゲート絶縁膜４に覆われず、多結晶半導体層３が露呈した形になっている。
【００２０】
前記多結晶半導体層３及びゲート電極５は、さらにシリコン酸化膜等からなる層間絶縁膜６によって覆われており、この層間絶縁膜６に形成されたコンタクトホール６ａを介して信号電極７が多結晶半導体層３（ソース領域３ａ及びドレイン領域３ｂ）に接続されている。
【００２１】
以上のような構成を有する本実施形態の薄膜トランジスタにおいては、前記の通り、ゲート絶縁膜４がゲート電極５とともにエッチングされ、ほぼ同一形状とされてゲート電極５の直下にのみ存在している。したがって、ゲート電極５の直下部分を除いて多結晶半導体層３の大部分はゲート絶縁膜４で被覆されていない形になり、効率的な水素化が可能になる。以下、前記薄膜トランジスタの製造プロセスについて説明する。
【００２２】
図２は、図１に示す薄膜トランジスタの製造プロセスを工程順に従って示す図面である。薄膜トランジスタを作製するには、先ず、図２（ａ）に示すように、ガラス基板１上にアンダーコート層２を形成し、アンダーコート層２上に多結晶半導体層３を形成する。多結晶半導体層３は、例えばＣＶＤ等の手法によりアモルファスシリコン膜を形成し、これをレーザアニール等の手法によって多結晶化することにより形成する。なお、多結晶半導体層３は、薄膜トランジスタの配列に応じてエッチングし、島状に分離する。
【００２３】
さらに、多結晶半導体層３を島状に分離した後、これら多結晶半導体層３を覆って、絶縁膜１１及び金属膜１２を全面に成膜する。なお、前記絶縁膜１１はゲート絶縁膜に対応するものであり、金属膜１２はゲート電極に対応するものである。
【００２４】
次に、図２（ｂ）に示すように金属膜１２をエッチングしてゲート電極５を形成し、さらに図２（ｃ）に示すように絶縁膜１１をエッチングしてゲート絶縁膜４を形成する。ここで、金属膜１２と絶縁膜１１とは、いずれもゲート電極５のパターン形状に対応したレジストをマスクとし、同一形状にエッチングするが、エッチングは２段階エッチングにより行う。
【００２５】
前記２段階エッチングでは、先ず、金属膜１２をエッチングしてゲート電極５を形成する。したがって、この第１エッチングでは、金属膜１２を速やかにエッチングし得るエッチングガスを用いる。第１エッチングに用いるエッチングガスは、エッチング対象となる金属膜１２の種類に応じて選定すればよいが、例えばフッ素と酸素を含んだエッチングガスを用いることができる。なお、第１エッチングでは、前記金属膜１２をエッチング残りが無いようにエッチングすることが好ましいが、エッチング時間を必要以上に長くすると、ゲート絶縁膜となる絶縁膜１１の厚さが薄いため不用意に当該絶縁膜１１がエッチングされてしまい、その下にある多結晶半導体層３が消失してしまうので注意を要する。
【００２６】
第２エッチングでは、前記絶縁膜１１をエッチングしてゲート絶縁膜４をパターニングするが、当該第２エッチングは、前記第１エッチングに引き続いて行う。したがって、前記絶縁膜１１はゲート電極５をマスクとしてエッチングされ、ゲート絶縁膜４はゲート電極５とほぼ同一形状にエッチングされる。
【００２７】
この第２エッチングは、多結晶半導体層３に対して高選択比のエッチングでなければならず、例えば、多量のフロロカーボンを堆積させながらエッチングを進行させる条件等を採用する必要がある。このため、炭素とフッ素と水素を含むエッチングガスを用いてエッチングを行うことが好ましい。具体的には、第２エッチングのエッチングガスとして、Ｃ２ＨＦ５ガス、Ｈ２ガス、Ａｒガスの混合ガス等を挙げることができる。
【００２８】
前記ゲート絶縁膜４のエッチングの後、露呈した多結晶半導体層３に対してゲート電極５をマスクとして不純物注入を行い、図２（ｄ）に示すように、ソース領域３ａ及びドレイン領域３ｂ、さらにはＬＤＤ領域（低濃度不純物拡散領域）３ｃ、３ｄを形成する。
【００２９】
次いで、図２（ｅ）に示すように、前記多結晶半導体層３に対して水素化処理を行う。水素化処理は、多結晶半導体層３中に多数存在するダングリングボンドに水素原子をターミネートさせて膜中の欠陥を低減し、トランジスタ特性、主に移動度を向上することを目的に行うものである。水素化処理は、例えば水素プラズマ処理等により行われるが、本実施形態の場合、前述の通りゲート絶縁膜４がゲート電極５と同一形状にエッチングされ、多結晶半導体層３が露呈しているので、多結晶半導体層３に対して直接水素化処理を行うことが可能である。したがって、水素化効率を高めることができ、処理時間も短縮することが可能である。
【００３０】
前述の水素化の後、図２（ｆ）に示すように層間絶縁膜６を全面に成膜し、図２（ｇ）に示すように層間絶縁膜６にコンタクトホール６ａを形成する。その後、図２（ｈ）に示すように、信号電極７を形成し、前記多結晶半導体層３のソース領域３ａ、あるいはドレイン領域３ｂとのオーミックコンタクトを取る。
【００３１】
以上の製造プロセスにより作製される薄膜トランジスタにおいては、多結晶半導体層３を直接水素化することができ、効率的な水素化、及び水素化処理時間の短縮することができる。また、作製される薄膜トランジスタは、トランジスタ特性に優れたものである。
【００３２】
（第２の実施形態）
本実施形態の薄膜トランジスタは、層間絶縁膜６を２層構造とした例である。すなわち、図３に示すように、本実施形態の薄膜トランジスタにおいては、層間絶縁膜６が、第１層間絶縁膜６ｂと第２層間絶縁膜６ｃとから構成されている。ここで、多結晶半導体層３と接する第１層間絶縁膜６ｂには、例えばシリコン窒化膜が用いられる。第２層間絶縁膜６ｃには、例えばシリコン酸化膜が用いられる。
【００３３】
その他の構成は、先の第１の実施形態の薄膜トランジスタと同じであり、例えばゲート絶縁膜４についても、先の第１の実施形態の薄膜トランジスタと同様、ゲート電極５の直下にのみ形成されている。
【００３４】
本実施形態の薄膜トランジスタにおいては、露出する多結晶半導体層３上に直接第１層間絶縁膜６ｂが形成される形になる。ここで、前記第１層間絶縁膜６ｂを水素を含むシリコン窒化膜により形成すれば、シリコン窒化膜に含まれる水素により多結晶半導体層３が水素化されることになる。したがって、本実施形態の薄膜トランジスタにおける構造の改善によっても水素化効率が増加し、その結果、トランジスタ特性が改善される。
【００３５】
以下、本実施形態の薄膜トランジスタの製造プロセスについて説明する。図４は、本実施形態の薄膜トランジスタの製造プロセスを工程順に示すものであり、多結晶半導体層３の不純物注入までのプロセスは、先の第１の実施形態の薄膜トランジスタの製造プロセスと同様である。すなわち、図４（ａ）に示すように、ガラス基板１上にアンダーコート層２を形成し、アンダーコート層２上に多結晶半導体層３を形成する。さらに、絶縁膜１１及び金属膜１２を成膜し、図４（ｂ）に示すように金属膜１２をエッチングしてゲート電極５を形成し、さらに図４（ｃ）に示すように絶縁膜１１をエッチングしてゲート絶縁膜４を形成する。この金属膜１２と絶縁膜１１のエッチングは、先の第１の実施形態の場合と同様、２段階エッチングにより行い、ゲート絶縁膜４のパターニング形状をゲート電極５と同一とし、ゲート電極５の直下にのみゲート絶縁膜４が残存するようにする。
【００３６】
図４（ｄ）に示すように、不純物注入を行いソース領域３ａ及びドレイン領域３ｂ、さらにはＬＤＤ領域（低濃度不純物拡散領域）３ｃ、３ｄを形成した後、図４（ｅ）に示すように、シリコン窒化膜からなる第１層間絶縁膜６ｂを成膜し、多結晶半導体層３の水素化を行う。第１層間絶縁膜６ｂを水素を含むシリコン窒化膜により形成すれば、シリコン窒化膜に含まれる水素により多結晶半導体層３が水素化される。なお、多結晶半導体層３の水素化は、第１層間絶縁膜６ｂの成膜に先立って多結晶半導体層３が露呈した状態で水素化処理することにより水素化を行い、これに加えて前記第１層間絶縁膜６ｂによる水素化を行ってもよいし、前記水素化処理を省略して第１層間絶縁膜６ｂによる水素化のみを行ってもよい。
【００３７】
前記水素化の後、図４（ｆ）に示すように第２層間絶縁膜６ｃを成膜し、図４（ｇ）に示すようにエッチングにより層間絶縁膜６（第１層間絶縁膜６ｂ及び第２層間絶縁膜６ｃ）コンタクトホール６ａを形成する。さらに、図４（ｈ）に示すように信号電極７を形成し、前記多結晶半導体層３のソース領域３ａ、あるいはドレイン領域３ｂとのオーミックコンタクトを取る。
【００３８】
本実施形態の薄膜トランジスタにおいては、多結晶半導体層３の効率的な水素化、及び水素化処理時間の短縮という点で先の第１の実施形態の薄膜トランジスタと同様の効果を有するが、これに加えてコンタクトホール６ａの形成においても、前記ゲート絶縁膜４を予めゲート電極５と同一形状にエッチングしておくことが有効に作用する。
【００３９】
層間絶縁膜６のコンタクトホール６ａのエッチングには、ＲＩＥと呼ばれるリアクティブ・イオン・エッチング装置が用いられることが少なくない。特に、イオンの引き込み電圧とプラズマ生成のための電圧発生装置が分離した２周波の電源を持つリアクタが用いられることが多い。誘導結合型やＥＣＲプラズマもこの中に入る。層間絶縁膜にシリコン酸化膜を用いた場合、多結晶半導体層（ポリシリコン）との高選択エッチングを行うために、エッチングガスにＣＦ４、Ｃ２ＨＦ５と水素の混合ガスを用いる。これらのエッチングガスを用いると、エッチングガス自身の重合によるデポジションとプラズマで生成したＦイオンによるエッチングとの競争反応によって反応が進行する。
【００４０】
ここで、酸素を含むシリコン酸化膜を層間絶縁膜６に用いた場合には、層間絶縁膜６からの酸素供給によって炭素主体の重合膜が酸素と結合して二酸化炭素等になり、デポジションが進行しない。一方、多結晶半導体層３をエッチングしようとすると、膜中からの酸素供給が無いために、デポジションが優勢になりエッチングが進行しなくなる。水素ガス比が大きいほど、デポジションがより優勢になる。こうしてシリコン酸化膜（層間絶縁膜）のみをエッチングし、コンタクトに必要な多結晶半導体層３を残存させることができる。
【００４１】
これに対して、本実施形態のように層間絶縁膜６をシリコン窒化膜からなる第１層間絶縁膜６ｂとシリコン酸化膜からなる第２層間絶縁膜６ｃとから構成した場合、前記エッチングガス（ＣＦ４、Ｃ２ＨＦ５と水素の混合ガス）でエッチングすると、シリコン窒化膜中に水素が存在するために、エッチング中に水素が過剰発生しフッ素と反応する。そのため、エッチング種であるフッ素が減少し、炭素系重合膜の堆積が優勢となり、層間絶縁膜６と多結晶半導体層３の間にゲート絶縁膜４が存在すると、コンタクトホール６ａの底面にゲート絶縁膜残りが発生する。すなわち、層間絶縁膜６にシリコン窒化膜を用いると、コンタクトホール６ａ加工時に生じるエッチング残りによりコンタクト加工不良の問題が発生する。
【００４２】
本実施形態では、層間絶縁膜６の１層目にシリコン窒化膜、２層目にシリコン酸化膜を有した多結晶薄膜トランジスタにおいて、ゲート電極５のパターンを形成する時にゲート絶縁膜４もエッチングするようにしているので、コンタクトホール６ａ形成時に大型基板全面にわたりゲート絶縁膜４のエッチング残りや多結晶半導体層３の消失を防ぐことができる。これによって、層間絶縁膜６にシリコン窒化膜を用いた場合でも、良好なコンタクトホール加工が可能となり、コンタクト抵抗の増加を防ぐことができ、アクティブマトリックス型液晶表示素子の歩留まりを向上することができる。
【実施例】
【００４３】
以下、本発明の具体的な実施例について説明する。
【００４４】
本実施例で使用したガラス基板は、４００×５００ｍｍである。このガラス基板上に非結晶シリコン（アモルファスシリコン）をＣＶＤ法にて膜厚５０ｎｍ程度成膜した後、エキシマレーザアニールで結晶化し多結晶シリコンを形成した。多結晶シリコンを島状にエッチングした後に、ゲート絶縁膜としてシリコン酸化膜を膜厚８０ｎｍで成膜した。
【００４５】
次に、ゲート電極を成膜し、フォトリソ工程を行って、ゲート電極と信号線配線に対応したレジストパターンを形成した。ゲート電極と信号線配線を形成するエッチングは、２段階エッチングで行った。エッチング装置はイオン引き込み電源を有する誘導結合型プラズマエッチング装置を用いた。第１のエッチングには、ＳＦ６ガスとＯ２ガスを５：１１の比率で混合させたエッチングガスを用い、プラズマエッチングした。ＲＦパワー／基板バイアスパワーは、１５００Ｗ／７５０Ｗに設定した。この条件では、ゲート電極と信号線、すなわち金属膜をエッチングした。また、この金属膜のエッチングでは、ＥＰＤ（Ｅｎｄ  Ｐｏｉｎｔ  Ｄｅｔｅｃｔｏｒ）を利用し、エッチングの最適な終了ポイントを検出した。すなわち、エッチングにより削れて生成したガスのプラズマ発光をモニターし、エッチングの終点を検出し、さらに金属膜の面内分布を考慮してエッチング残りが無いように同一エッチング条件で追加エッチングした。
【００４６】
第２のエッチングには、多結晶シリコンとの選択比をとるために、Ｃ２ＨＦ５ガス、Ｈ２ガス、Ａｒガスを２：２：１で混合させたガスをエッチングガスとして用い、ゲート絶縁膜をプラズマエッチングした。ＲＦパワー／基板バイアスパワーは、１８００Ｗ／１８００Ｗに設定した。エッチング時間は、ゲート酸化膜のエッチングレートから算出した。ゲート絶縁膜の面内分布を考慮してエッチング残りが無いように同一エッチング条件で追加エッチングした。ここで、多結晶シリコンは５０ｎｍと薄膜であるので、高選択比にしておかなければならない。このため、多量のフロロカーボンを堆積させながらエッチングを進行させる条件を選択した。選択比は１０〜２０であった。
【００４７】
次いで、ゲート電極をマスクとして、ソース・ドレインとなる部分にホスフィン（ＰＨ３）を注入した。これは多結晶シリコンの抵抗を下げ、金属とのオーミックコンタクトを取るためである。次に、ＣＶＤ法で第１層目の層間絶縁膜としてシリコン窒化物を膜厚３８０ｎｍで成膜した。成膜ガスには、ＳｉＨ４、ＮＨ３、及びＮ２を用いた。その後、第２層目の層間絶縁膜としてシリコン酸化膜を膜厚３７０ｎｍで成膜した。
【００４８】
さらに、フォトリソ工程を行って、形成した層間絶縁膜のソース・ドレイン部に信号線配線とのコンタクトをとるためのコンタクトホールをレジストをマスクとしてエッチング形成した。コンタクトホールを形成するエッチングは、ゲート電極膜のエッチングと同様の２段階エッチングで行った。コンタクトホールエッチング後、パターニング用のレジストを除去するため、レジスト用剥離液にて４５秒処理して、レジストを除去した。その後、信号線を成膜し、パターニングした。信号線には、Ａｌ，Ｍｏ，Ｔｉ等の金属を用いた。
【００４９】
以上のように、ゲート電極とゲート絶縁膜を同時にパターン形成することで、ゲート絶縁膜のエッチング残りや多結晶シリコンの消失による加工不良を無くすことができた。また、多結晶シリコンの水素化は、第１層目の層間絶縁膜（シリコン窒化膜）を利用して速やかに行うことができた。
【図面の簡単な説明】
【００５０】
【図１】第１の実施形態の薄膜トランジスタの構成を示す要部概略断面図である。
【図２】第１の実施形態の薄膜トランジスタの製造プロセスを工程順に示す要部概略断面図であり、（ａ）は絶縁膜及び金属膜成膜工程、（ｂ）はゲート電極エッチング工程、（ｃ）はゲート絶縁膜エッチング工程、（ｄ）は不純物注入工程、（ｅ）は水素化工程、（ｆ）は層間絶縁膜形成工程、（ｇ）はコンタクトホール形成工程、（ｈ）は信号電極形成工程を示す。
【図３】第２の実施形態の薄膜トランジスタの構成を示す要部概略断面図である。
【図４】第２の実施形態の薄膜トランジスタの製造プロセスを工程順に示す要部概略断面図であり、（ａ）は絶縁膜及び金属膜成膜工程、（ｂ）はゲート電極エッチング工程、（ｃ）はゲート絶縁膜エッチング工程、（ｄ）は不純物注入工程、（ｅ）は第１層間絶縁膜（シリコン窒化膜）形成工程、（ｆ）は第２層間絶縁膜（シリコン酸化膜）形成工程、（ｇ）はコンタクトホール形成工程、（ｈ）は信号電極形成工程を示す。
【図５】従来の薄膜トランジスタの構成例を示す要部概略断面図である。
【符号の説明】
【００５１】
１  ガラス基板、２  アンダーコート層、３  多結晶半導体層、３ａ  ソース領域、３ｂ  ドレイン領域、３ｃ，３ｄ  ＬＤＤ領域、４  ゲート絶縁膜、５  ゲート電極、６  層間絶縁膜、６ａ  コンタクトホール、６ｂ  第１層間絶縁膜（シリコン窒化膜）、６ｃ  第２層間絶縁膜（シリコン酸化膜）、７  信号電極、１１  絶縁膜、１２金属膜
【図１】
2007005613.tif 000003
【図２】
2007005613.tif 000004
【図３】
2007005613.tif 000005
【図４】
2007005613.tif 000006
【図５】
2007005613.tif 000007