(57)【要約】【課題】出力電圧の負荷変動が小さく、精度のよい定電圧制御を実現するスイッチング電源装置を提供する。【解決手段】フィードバック回路３は、出力電圧Ｖｏをフィードバック回路３に予め設定された基準電圧に安定化するための誤差増幅信号ＶＥＡＯを生成する。この誤差増幅信号ＶＥＡＯにより、スイッチング素子１を流れるドレイン電流ＩＤのピーク値が制御され、出力電圧Ｖｏが安定化される。一方、基準電圧可変回路１３は、誤差増幅信号ＶＥＡＯを基に、負荷１３２が大きくなるとフィードバック回路３の内部基準電圧を高くして、負荷の変動による出力電圧の変動を抑制する。【選択図】図１
2007295761.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線と、２次巻線と、補助巻線とを有するトランスと、
前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、
前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、
前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、
前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、
前記制御回路は、
前記フィードバック電圧の電圧値を基準電圧値と比較して誤差信号を生成するフィードバック回路と、
前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、
前記負荷検出信号を基に前記フィードバック回路の基準電圧値を制御する基準電圧可変回路と、
前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備する
ことを特徴とするスイッチング電源装置。
【請求項２】
前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記負荷検出回路は、
前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、
前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、
前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、
を具備し、前記基準電圧可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記フィードバック回路の基準電圧値を制御することを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記時間−電圧変換回路は、
第１の容量と、
前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、
前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、
前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、
負荷検出信号を発生する第２の容量と、
前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、
を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記負荷検出信号から低周波成分を抽出して前記基準電圧可変回路へ供給するフィルタ回路をさらに備えることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
【請求項６】
１次巻線と、２次巻線と、補助巻線とを有するトランスと、
前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、
前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、
前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、
前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、
前記制御回路は、
前記フィードバック電圧の電圧値を基に誤差信号を生成するフィードバック回路と、
前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、
前記負荷検出信号を基に前記フィードバック電圧を制御するフィードバック電圧可変回路と、
前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備する
ことを特徴とするスイッチング電源装置。
【請求項７】
前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記負荷検出回路は、
前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、
前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、
前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、
を具備し、前記フィードバック電圧可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記フィードバック電圧を制御することを特徴とする請求項６記載のスイッチング電源装置。
【請求項９】
前記時間−電圧変換回路は、
第１の容量と、
前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、
前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、
前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、
負荷検出信号を発生する第２の容量と、
前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、
を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
前記負荷検出信号から低周波成分を抽出して前記フィードバック電圧可変回路へ供給するフィルタ回路をさらに備えることを特徴とする請求項６ないし９のいずれかに記載のスイッチング電源装置。
【請求項１１】
１次巻線と、２次巻線と、補助巻線とを有するトランスと、
前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、
前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、
前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、
前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、
前記制御回路は、
前記フィードバック電圧の電圧値を基準電圧値と比較して誤差信号を生成するフィードバック回路と、
前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、
前記負荷検出信号を基に前記整流平滑回路に流れる電流を制御する補助巻線電流可変回路と、
前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備する
ことを特徴とするスイッチング電源装置。
【請求項１２】
前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする請求項１１記載のスイッチング電源装置。
【請求項１３】
前記負荷検出回路は、
前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、
前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、
前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、
を具備し、前記補助巻線電流可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記整流平滑回路に流れる電流を制御することを特徴とする請求項１１記載のスイッチング電源装置。
【請求項１４】
前記時間−電圧変換回路は、
第１の容量と、
前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、
前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、
前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、
負荷検出信号を発生する第２の容量と、
前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、
を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする請求項１３記載のスイッチング電源装置。
【請求項１５】
請求項１ないし１４のいずれかに記載のスイッチング電源装置であって、
前記補助巻線に前記整流平滑回路と並列に接続され、前記補助巻線に発生したパルス電圧を整流平滑して補助電源電圧を生成する補助電源電圧生成回路を具備するとともに、
前記制御回路は、前記補助電源電圧に基づく電流を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータをさらに具備する、
ことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、軽負荷から重負荷までの出力電圧を安定化するスイッチング電源装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化と電力変換効率の向上の要求により、スイッチング電源が広く用いられるようになってきた。スイッチング電源は、商用交流電力を整流平滑して直流電力とした後、高耐圧の半導体素子のスイッチング動作により高周波電力に変換して小型の電力変換用トランスにて電力転送を行い、その転送した電力を整流平滑して低圧直流電力を得る。
【０００３】
また、世界的な省エネ意識の高まりを背景に、電子機器の待機時消費電力の削減が求められていることから、スイッチング電源を用いた待機時消費電力削減の技術が開発されてきている。
【０００４】
また、スイッチング電源では、安全性を得るために、入力側と出力側を電力変換用トランスによって電気的に絶縁し、２次側の出力電圧Ｖｏを２次側に設けた２次側出力電圧検出回路により検出し、その検出信号を２次側から１次側へフォトカプラにより転送する技術が広く用いられている。
【０００５】
しかし、２次側出力電圧検出回路やフォトカプラを設けることは、スイッチング電源の小型化の妨げになっていた。また、小型のスイッチング電源にとっては、２次側出力電圧検出回路やフォトカプラを設けることはコストアップに繋がる。そこで従来より、これらを廃し、代わりに、１次側に、２次巻線に発生する電圧の巻き数比倍の電圧が発生する補助巻線を設け、その補助巻線に発生する電圧を整流平滑して、出力電圧Ｖｏにほぼ比例する電圧を得、出力電圧Ｖｏを制御する補助巻線帰還と呼ばれる技術が用いられている。
【０００６】
また、スイッチング電源の出力電圧を安定化させるための制御方式には、スイッチング素子のオン時間とオフ時間の割合（デューティ比）を変えて出力電圧を制御するＰＷＭ制御と、スイッチング素子のオン時間をいつも固定しておいてオフ時間を変化させて出力電圧を制御するＰＦＭ制御がある。具体的には、ＰＷＭ制御では、負荷が重くなって出力電圧Ｖｏが低下すると、スイッチング素子を駆動するパルスのオン時間を長くする。一方、ＰＦＭ制御では、負荷が軽くなって出力電流Ｉｏが減少すると、スイッチング素子を駆動するパルスの周波数を減少させる。
【０００７】
また、このようにスイッチング素子をパルスで駆動制御するモードとして、出力電圧の検出とスイッチング素子を流れるドレイン電流の検出の両方に基づいてスイッチング素子の駆動を制御する電流モードと、出力電圧の検出に基づいてスイッチング素子の駆動を制御する電圧モードがある。
【０００８】
以下、従来のスイッチング電源装置について、電流モードでＰＷＭ制御を行う補助巻線帰還型のスイッチング電源装置を例に説明する。図１０に従来のスイッチング電源装置のブロック図を示す。
【０００９】
図１０において、スイッチング素子１はパワーＭＯＳＦＥＴである。スイッチング素子１は、入力端子であるＤＲＡＩＮ端子と、出力端子であるＳＯＵＲＣＥ端子と、制御端子であるＧＡＴＥ端子の３端子を有する。スイッチング素子１は、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、スイッチング素子１はこの発振動作（スイッチング動作）により、電力変換用のトランス１１０の１次巻線１１０Ａに供給される直流電圧をスイッチングする。このスイッチング素子１のスイッチング動作によって、２次巻線１１０Ｂと補助巻線１１０Ｃにパルス電圧が発生する。
【００１０】
制御回路１００は、同一半導体基板上に形成されている。制御回路１００は、制御信号を生成してスイッチング素子１のスイッチング動作（発振動作）を制御する。また、制御回路１００は、外部接続端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ端子）、補助電源電圧入力端子（ＶＣＣ端子）、スイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ＳＯＵＲＣＥ端子）の３端子を有する。
【００１１】
トランス１１０は、１次巻線１１０Ａと、２次巻線１１０Ｂと、補助巻線１１０Ｃとを有する。１次巻線１１０Ａと２次巻線１１０Ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。また、２次巻線１１０Ｂと補助巻線１１０Ｃの極性は同一となっており、補助巻線１１０Ｃに発生する電圧は、２次巻線１１０Ｂに発生する電圧に比例する。制御回路１００は、補助巻線１１０Ｃに発生する電圧を利用して、２次側の出力電圧Ｖｏを検出する。
【００１２】
補助巻線１１０Ｃには、ダイオード１２０と容量１２１とで構成される整流平滑回路が接続されている。この整流平滑回路は、制御回路１００の補助電源電圧生成回路として活用される。つまり、この整流平滑回路は、スイッチング素子１のスイッチング動作によって補助巻線１１０Ｃに発生するパルス電圧を整流平滑して補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ供給する。
【００１３】
２次巻線１１０Ｂには、ダイオード１３０と容量１３１とで構成される整流平滑回路が接続されている。この整流平滑回路は、当該スイッチング電源装置の出力電圧生成回路として活用される。つまり、この整流平滑回路は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに発生するパルス電圧を整流平滑して出力電圧Ｖｏを生成し、負荷１３２へ供給する。
【００１４】
制御回路１００において、レギュレータ２は、ＶＣＣ端子とＤＲＡＩＮ端子に接続される。レギュレータ２は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から制御回路１００の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００１５】
すなわち、レギュレータ２は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して補助電源電圧生成回路の容量１２１へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。
【００１６】
スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給が停止する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ２は、ＶＣＣ端子から補助電源電圧ＶＣＣに基づく電流を内部回路用電源ＶＤＤへ供給する。このように制御回路１００の回路電流を補助巻線１１０Ｃから供給することは消費電力削減に有効である。
【００１７】
ＶＣＣ端子は、レギュレータ２に接続され、制御回路１００の電流源となると同時に、フィードバック制御の制御端子としても機能する。つまり、ＶＣＣ端子はレギュレータ２に接続されるとともに、フィードバック回路３にも接続される。
【００１８】
フィードバック回路３は、ＯＰアンプ４と、抵抗５ａ、ｂ、ｃからなる。抵抗５ａ、ｂはＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を抵抗分割して、ＯＰアンプ４の反転入力端子に供給する。抵抗５ｃは、ＯＰアンプ４の反転入力端子と出力端子間に接続され、フィードバック回路３の増幅率を決定する。
【００１９】
フィードバック回路３は、補助電源電圧ＶＣＣを基準電圧値と比較して、その差から誤差増幅信号ＶＥＡＯを生成して、ドレイン電流制御回路７へ出力する。この従来のＰＷＭ制御を行う補助巻線帰還型のスイッチング電源装置では、誤差増幅信号ＶＥＡＯの信号レベルに応じてスイッチング素子１に流れる電流（ドレイン電流）ＩＤのピーク値を制御することで、出力電圧Ｖｏを安定化する。
【００２０】
なお、ＰＦＭ制御を行う場合には、フィードバック回路からの誤差増幅信号の信号レベルに応じて、発振器により生成されるクロック信号の周波数を制御して、スイッチング素子の発振周波数を制御することで、出力電圧Ｖｏを安定化する。具体的には、負荷が大きくなり誤差増幅信号が上昇すると、クロック信号の周波数を高くする。
【００２１】
ドレイン電流検出回路６は、スイッチング素子１に流れるドレイン電流ＩＤを検出してその電流値に応じた電圧信号である素子電流検出信号ＶＣＬを生成して、ドレイン電流制御回路７へ出力する。
【００２２】
ドレイン電流制御回路７には、過電流保護基準電圧ＶＬＩＭＩＴとフィードバック回路３からの誤差増幅信号ＶＥＡＯが基準電圧として供給される。そして、ドレイン電流制御回路７は、素子電流検出信号ＶＣＬの信号レベルが過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅信号ＶＥＡＯの信号レベルの低い方に達すると、スイッチング素子１のターンオフを決める信号を生成して、ラッチ回路９へ出力する。発振器８は、スイッチング素子１のターンオンを決める一定周期のクロック信号を生成して、ラッチ回路９へ出力する。
【００２３】
ラッチ回路９は、発振器８からのクロック信号をセット入力とし、ドレイン電流制御回路７からの信号をリセット入力として、セットされてからリセットされるまでの間、スイッチング素子１をオンするための信号を生成する。つまり、スイッチング素子１のターンオンは発振器８からのクロック信号により制御され、スイッチング素子１のターンオフはドレイン電流制御回路７からの信号により制御される。ゲートドライバ１０は、ラッチ回路９からの信号を基に、スイッチング素子１を駆動する制御信号を生成する。
【００２４】
また、軽負荷間欠発振制御回路１１は、フィードバック回路３からの誤差増幅信号ＶＥＡＯの信号レベルに応じて、発振器８から出力されるクロック信号のラッチ回路９のセット端子への入力を停止、再開することで、スイッチング素子１のスイッチング動作を停止、再開させ、スイッチング素子１を間欠発振動作させる。
【００２５】
すなわち、軽負荷間欠発振制御回路１１は、軽負荷時に、誤差増幅信号ＶＥＡＯの信号レベルが軽負荷検出レベルＶＥＡＯ１まで低下すると、発振器８によるクロック信号の生成を停止させて、スイッチング素子１の発振を停止させる。スイッチング素子１の発振が停止すると、出力電圧Ｖｏが低下し、誤差増幅信号ＶＥＡＯが上昇するが、軽負荷検出レベルにはΔＶＥＡＯのヒステリシスが設けられており、誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達するまで、軽負荷間欠発振制御回路１１は、スイッチング素子１の発振を停止させる。誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達すると、軽負荷間欠発振制御回路１１は、発振器８によるクロック信号の生成を再開させて、スイッチング素子１の発振を再開させる。この結果、軽負荷時には、スイッチング素子１の動作は間欠発振動作となり、スイッチングロスが削減される。
【００２６】
しかしながら、従来の補助巻線帰還型のスイッチング電源装置では、図１１に示すように、出力電流Ｉｏに対してＶＣＣ端子の電圧をほぼ一定にできたとしても、負荷が大きくなり、出力電流Ｉｏが大きくなるにつれて出力電圧Ｖｏが低下する。さらに、従来の補助巻線帰還型のスイッチング電源装置は、間欠発振時に出力電圧Ｖｏが大きく跳ね上がってしまう。これらの問題は、ＰＷＭ制御、ＰＦＭ制御、電流モード、電圧モードにかかわらず発生する。以下、これらの要因について説明する。
【００２７】
図１２は、２次巻線と補助巻線に発生する電圧の波形を示す。スイッチング素子がターンオフすると、２次巻線と補助巻線には、図１２に示すような波形の電圧が発生する。２次側のダイオードが、抵抗成分を持たない理想的な素子ならば、２次巻線に発生する電圧の波形は矩形波となる。しかし実際は２次側のダイオードの抵抗成分のために電圧降下が生じ、２次巻線に発生する電圧の波形は、図１２に示すような台形波となる。補助巻線に発生する電圧の波形は、この２次巻線に発生する電圧に比例した波形となる。
【００２８】
図１３に、ＰＷＭ制御において、軽負荷時と重負荷時に２次巻線と補助巻線に発生する電圧の波形をそれぞれ並べて示す。ＰＷＭ制御を行う場合、２次巻線に流れる２次電流Ｉｄ２のピークは重負荷になるほど大きくなる。したがって、２次側のダイオードの抵抗成分Ｒｄ２と２次電流Ｉｄ２の積で求められる電圧降下ΔＶｄ２は、重負荷になるほど大きくなる。
【００２９】
一方、補助巻線からは制御回路の回路電流が供給されるため、補助巻線側のダイオードにも電流が流れ、図１３に示すように、補助巻線側のダイオードにより整流された後の電圧ＶＣＣは、補助巻線に発生するピーク電圧より、補助巻線側のダイオードに流れる電流Ｉｄ１と補助巻線側のダイオードの抵抗成分Ｒｄ１の積で求められるΔＶＣＣだけ電圧降下した電圧となる。制御回路の回路電流は２次側の出力電流Ｉｏに比べて十分に小さく、補助巻線側のダイオードに流れる電流Ｉｄ１のピークは、負荷が変動しても、２次電流Ｉｄ２ほどには変化しないので、電圧降下ΔＶＣＣは負荷が変動してもほとんど変化しない。
【００３０】
つまり、負荷が大きくなったときに、電圧降下ΔＶＣＣはほとんど変動しないが、電圧降下ΔＶｄ２は大きくなる。また、出力電圧Ｖｏは、図１３に示すように、２次巻線に発生するピーク電圧から「ΔＶｄ２＋Ｖｆ２」を引いた値となる。ここで「Ｖｆ２」は２次側のダイオードの順方向電圧である。従来の補助巻線帰還型のスイッチング電源装置は、ＶＣＣ端子の電圧を一定に保つように出力電圧Ｖｏを制御するので、電圧降下ΔＶＣＣがほとんど変動しない場合、２次側のダイオードの抵抗成分による電圧降下ΔＶｄ２の変動がそのまま出力電圧Ｖｏに反映され、出力電流Ｉｏが大きくなるにつれて出力電圧Ｖｏは低下する。このように、従来の補助巻線帰還型のスイッチング電源装置では、電流モードと電圧モードにかかわらず、ＰＷＭ制御においては、出力電圧Ｖｏの負荷変動が避けられない。
【００３１】
次に、ＰＦＭ制御を行う場合について説明する。ＰＦＭ制御においては、２次側のダイオードに流れる電流のピークは負荷によらず一定であるので、２次側のダイオードの抵抗成分による電圧降下ΔＶｄ２は負荷によらず一定となる。
【００３２】
しかし、負荷が重くなりスイッチング素子の発振周波数が上昇すると、補助巻線からＶＣＣ端子に１周期ごとに供給される電流量が小さくなり、電圧降下ΔＶＣＣは、重負荷ほど小さくなる。つまり、ＶＣＣ端子の電圧はほとんど変化しなくとも、補助巻線に発生するピーク電圧は、負荷が大きくなるほど低くなる。２次巻線には補助巻線に比例する電圧が発生するので、負荷が大きくなるほど、２次巻線に発生するピーク電圧は低くなる。一方、上述したように、２次側のダイオードの抵抗成分による電圧降下ΔＶｄ２は負荷によらず一定であるので、２次巻線に発生するピーク電圧から「ΔＶｄ２＋Ｖｆ２」を引いた値である出力電圧Ｖｏは、負荷が大きくなるほど小さくなる。このように、従来の補助巻線帰還型のスイッチング電源装置では、電流モードと電圧モードにかかわらず、ＰＦＭ制御においては、出力電圧Ｖｏの負荷変動が避けられない。
【００３３】
さらに、電力変換用のトランスは、通常、漏れインダクタンスを持っており、この漏れインダクタンスがスイッチング素子の寄生容量と共振することによって、補助巻線に発生する電圧の波形は、図１２や図１３に示すように、高周波のリンギング波形となる。よって、補助巻線に発生する電圧のピークはより鋭い波形となる。従来の補助巻線帰還型のスイッチング電源装置では、この漏れインダクタンスによる影響も無視できない。
【００３４】
すなわち、ＰＷＭ制御とＰＦＭ制御のいずれであっても、電流モードと電圧モードにかかわらず、負荷が重くなると、漏れインダクタンスによるリンギング波形も小さくなるため、補助巻線に発生するピーク電圧は低くなり、その結果、２次巻線に発生するピーク電圧も低くなって、出力電圧Ｖｏが小さくなる。
【００３５】
また、軽負荷時に、スイッチングロスを減らすために間欠発振を行う場合は、発振回数が少なくなるために、発振停止期間が長くなるほど、補助巻線からＶＣＣ端子への１周期当たりの電流供給量が大きくなり、補助巻線側のダイオードの電圧降下ΔＶＣＣが大きくなって、ＶＣＣ端子の電圧が小さくなる。したがって、従来の補助巻線帰還型のスイッチング電源装置では、ＰＷＭ制御とＰＦＭ制御のいずれであっても、電流モードと電圧モードにかかわらず、ＶＣＣ端子の電圧を一定に保つために、軽負荷時の発振時に出力電圧Ｖｏを急激に上げようとする。
【００３６】
さらに、従来の補助巻線帰還型のスイッチング電源装置では、負荷が軽くなると漏れインダクタンスによるリンギング波形が大きくなり、補助巻線側のダイオードの抵抗成分による電圧降下ΔＶＣＣが大きくなるため、ＶＣＣ端子の電圧が下がり、出力電圧Ｖｏがさらに急激に上昇することになる。
【００３７】
上述した、負荷が大きくなると出力電圧Ｖｏが低下するという問題を解決するために、以下に説明するＰＷＭ制御方式の補助巻線帰還型のスイッチング電源装置が提案されている。図１４にそのスイッチング電源装置のブロック図を示す。但し、図１０に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。図１４に示すスイッチング電源装置は、フィードバック回路３の内部基準電圧が可変となっている。
【００３８】
図１４において、ドレイン電流検出抵抗２９は、ドレイン電流ＩＤを電圧変換する。このドレイン電流検出抵抗２９により生成されるパルス状の電圧はドレイン電流制御回路７へ供給される。
【００３９】
一方、抵抗３０と容量３１は、ドレイン電流検出抵抗２９により生成されたパルス状の電圧を平滑して、ＯＰアンプ３２に供給する。ＯＰアンプ３２は、ドレイン電流検出抵抗２９により生成された電圧信号を所定倍に増幅して、基準電圧可変回路１３へ出力する。
【００４０】
基準電圧可変回路１３は、ＯＰアンプ３２からの信号に従いフィードバック回路３の内部基準電圧を変化させる。具体的には、負荷が大きくなり、ドレイン電流ＩＤが増加すると、フィードバック回路３の内部基準電圧を上昇させる。フィードバック回路３の内部基準電圧が上昇すると、誤差増幅信号ＶＥＡＯが低下して、ドレイン電流ＩＤのピーク値が下がり、２次側のダイオード１３０に流れる電流のピークが低下する。この動作により、重負荷時に出力電圧Ｖｏが低下するのを防いでいる（例えば、特許文献１参照。）。
【００４１】
しかしながら、この従来のスイッチング電源装置では、ＰＦＭ制御方式のようなドレイン電流が一定となる出力電圧制御方式を用いる場合には、出力電圧Ｖｏを補正する効果は得られない。
【００４２】
また、ドレイン電流検出抵抗２９により電圧変換された信号を平滑する容量３１は、かなり大きくなり、制御回路１００を同一の半導体チップ上に形成する場合には、外付け部品として追加することになり、コストアップに繋がり、小型化の妨げとなる。
【００４３】
また、負荷の増加に応じてフィードバック回路の内部基準電圧を上昇させる操作は、負荷が増えるとドレイン電流ＩＤのピーク値を下げる操作である。この操作は、フィードバック回路３による本来の制御とは相反する。よって、この従来のスイッチング電源装置は、負荷急変時などには、出力電圧Ｖｏを安定に制御することができない。
【特許文献１】特開平７−１７０７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００４４】
本発明は、上記問題点に鑑み、補助巻線に発生したパルス電圧に基づいて負荷の大きさを検出して、負荷の大きさに応じてフィードバック回路の内部基準電圧値を制御するか、あるいは負荷の大きさに応じてフィードバック電圧を制御するか、あるいは負荷の大きさに応じて、フィードバック電圧を生成する整流平滑回路に流れる電流値を制御することにより、出力電圧の負荷変動が小さく、精度のよい定電圧制御を実現する補助巻線帰還型のスイッチング電源装置を提供することを目的とする。
【００４５】
また、本発明は、上記問題点に鑑み、補助巻線に発生したパルス電圧を整流平滑して補助電源電圧を生成する補助電源電圧生回路とは別異に、補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路を設け、その整流平滑回路からのフィードバック電圧を基に、スイッチング素子のスイッチング動作を制御することにより、出力電圧の負荷変動が小さく、精度のよい定電圧制御を実現する補助巻線帰還型のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００４６】
本発明の請求項１記載のスイッチング電源装置は、１次巻線と、２次巻線と、補助巻線とを有するトランスと、前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、前記制御回路は、前記フィードバック電圧の電圧値を基準電圧値と比較して誤差信号を生成するフィードバック回路と、前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、前記負荷検出信号を基に前記フィードバック回路の基準電圧値を制御する基準電圧可変回路と、前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備することを特徴とする。
【００４７】
また、本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする。
【００４８】
また、本発明の請求項３記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記負荷検出回路は、前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、を具備し、前記基準電圧可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記フィードバック回路の基準電圧値を制御することを特徴とする。
【００４９】
また、本発明の請求項４記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記時間−電圧変換回路は、第１の容量と、前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、負荷検出信号を発生する第２の容量と、前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする。
【００５０】
また、本発明の請求項５記載のスイッチング電源装置は、請求項１ないし４のいずれかに記載のスイッチング電源装置であって、前記負荷検出信号から低周波成分を抽出して前記基準電圧可変回路へ供給するフィルタ回路をさらに備えることを特徴とする。
【００５１】
また、本発明の請求項６記載のスイッチング電源装置は、１次巻線と、２次巻線と、補助巻線とを有するトランスと、前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、前記制御回路は、前記フィードバック電圧の電圧値を基に誤差信号を生成するフィードバック回路と、前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、前記負荷検出信号を基に前記フィードバック電圧を制御するフィードバック電圧可変回路と、前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備することを特徴とする。
【００５２】
また、本発明の請求項７記載のスイッチング電源装置は、請求項６記載のスイッチング電源装置であって、前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする。
【００５３】
また、本発明の請求項８記載のスイッチング電源装置は、請求項６記載のスイッチング電源装置であって、前記負荷検出回路は、前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、を具備し、前記フィードバック電圧可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記フィードバック電圧を制御することを特徴とする。
【００５４】
また、本発明の請求項９記載のスイッチング電源装置は、請求項８記載のスイッチング電源装置であって、前記時間−電圧変換回路は、第１の容量と、前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、負荷検出信号を発生する第２の容量と、前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする。
【００５５】
また、本発明の請求項１０記載のスイッチング電源装置は、請求項６ないし９のいずれかに記載のスイッチング電源装置であって、前記負荷検出信号から低周波成分を抽出して前記フィードバック電圧可変回路へ供給するフィルタ回路をさらに備えることを特徴とする。
【００５６】
また、本発明の請求項１１記載のスイッチング電源装置は、１次巻線と、２次巻線と、補助巻線とを有するトランスと、前記１次巻線に供給される直流電圧をスイッチングして、前記２次巻線および前記補助巻線にパルス電圧を発生させるスイッチング素子と、前記２次巻線に発生したパルス電圧を整流平滑して生成した出力電圧を負荷へ供給する出力電圧生成回路と、前記補助巻線に発生したパルス電圧を整流平滑してフィードバック電圧を生成する整流平滑回路と、前記スイッチング素子の駆動を制御する制御回路と、を備えるスイッチング電源装置であって、前記制御回路は、前記フィードバック電圧の電圧値を基準電圧値と比較して誤差信号を生成するフィードバック回路と、前記補助巻線に発生するパルス電圧に基づき前記負荷の大きさに応じた信号レベルとなる負荷検出信号を生成する負荷検出回路と、前記負荷検出信号を基に前記整流平滑回路に流れる電流を制御する補助巻線電流可変回路と、前記誤差信号を用いて前記スイッチング素子のオン／オフ駆動を制御するスイッチング制御回路と、を具備することを特徴とする。
【００５７】
また、本発明の請求項１２記載のスイッチング電源装置は、請求項１１記載のスイッチング電源装置であって、前記フィードバック回路は前記負荷検出回路を兼ねており、前記負荷検出信号は前記誤差信号であることを特徴とする。
【００５８】
また、本発明の請求項１３記載のスイッチング電源装置は、請求項１１記載のスイッチング電源装置であって、前記負荷検出回路は、前記補助巻線の電圧が低下し始めたことを検出して、前記２次巻線に流れる２次電流が流れ終わったことを示す２次電流オフ検出信号を生成する２次電流オフ検出回路と、前記２次電流オフ検出回路からの前記２次電流オフ検出信号と前記スイッチング制御回路により生成される前記スイッチング素子のターンオフを決める信号とを基に、前記２次電流が流れている期間、第１の信号レベルとなり、前記２次電流が流れていない期間、前記第１の信号レベルとは異なる第２の信号レベルとなる２次電流オン時間検出信号を生成する２次電流オン時間検出回路と、前記２次電流オン時間検出信号を基に、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、前記スイッチング素子のスイッチング動作の１周期内は、その生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する時間−電圧変換回路と、を具備し、前記補助巻線電流可変回路は、前記時間−電圧変換回路からの負荷検出信号を基に前記整流平滑回路に流れる電流を制御することを特徴とする。
【００５９】
また、本発明の請求項１４記載のスイッチング電源装置は、請求項１３記載のスイッチング電源装置であって、前記時間−電圧変換回路は、第１の容量と、前記２次電流が流れている期間、前記第１の容量に定電流を供給する定電流回路と、前記スイッチング素子がターンオフするとパルスを発生するパルス発生回路と、前記パルス発生回路からのパルスを受信し、前記スイッチング素子がターンオフすると前記第１の容量を放電する放電回路と、負荷検出信号を発生する第２の容量と、前記第１の容量と前記第２の容量の間に設けられ、前記２次電流が流れていない期間、前記第１の容量と前記第２の容量を導通させる導通回路と、を具備し、前記スイッチング素子のスイッチング動作の周期ごとに、前記２次電流が流れている期間の長さに応じた信号レベルの負荷検出信号を生成し、１周期内はその負荷検出信号を保持することを特徴とする。
【００６０】
また、本発明の請求項１５記載のスイッチング電源装置は、請求項１ないし１４のいずれかに記載のスイッチング電源装置であって、前記補助巻線に前記整流平滑回路と並列に接続され、前記補助巻線に発生したパルス電圧を整流平滑して補助電源電圧を生成する補助電源電圧生成回路を具備するとともに、前記制御回路は、前記補助電源電圧に基づく電流を内部回路用電源へ供給して前記内部回路用電源の電圧を一定値にするレギュレータをさらに具備する、ことを特徴とする。
【発明の効果】
【００６１】
本発明によれば、ＰＷＭ制御、ＰＦＭ制御などのスイッチング電源の出力電圧を安定化させるための制御方式や、電圧モード、電流モードなどのスイッチング素子をパルスで駆動制御するモードにかかわらず、補助巻線帰還型のスイッチング電源において、出力電圧の負荷変動が小さく、精度のよい定電圧制御を、フォトカプラや、二次側出力電圧検出回路を用いることなく実現できる。さらに、補助巻線に発生するパルス電圧からフィードバック電圧を生成する整流平滑回路と、補助巻線に発生するパルス電圧から補助電源電圧を生成する整流平滑回路（補助電源電圧生成回路）とを別異に備えて、フィードバック電圧を生成する整流平滑回路に流れる電流を極力小さくすることにより、間欠発振制御や、周波数が変動する制御においても精度のよい定電圧制御を実現できる。
【発明を実施するための最良の形態】
【００６２】
以下、本発明の実施の形態におけるスイッチング電源装置について、電流モードでＰＷＭ制御を行う補助巻線帰還型のスイッチング電源装置を例に説明するが、本発明は、ＰＷＭ制御、ＰＦＭ制御などのスイッチング電源の出力電圧を安定化させるための制御方式や、電圧モード、電流モードなどのスイッチング素子をパルスで駆動制御するモードにかかわらず、補助巻線帰還型のスイッチング電源において実施することができる。
【００６３】
（実施の形態１）
以下、本発明の実施の形態１におけるスイッチング電源装置について、図面を参照しながら説明する。図１は本発明の実施の形態１におけるスイッチング電源装置の一構成例を示すブロック図である。
【００６４】
図１において、スイッチング素子１はパワーＭＯＳＦＥＴである。スイッチング素子１は、入力端子であるＤＲＡＩＮ端子と、出力端子であるＳＯＵＲＣＥ端子と、制御端子であるＧＡＴＥ端子の３端子を有する。スイッチング素子１は、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、スイッチング素子１はこの発振動作（スイッチング動作）により、電力変換用のトランス１１０の１次巻線１１０Ａに供給される直流電圧をスイッチングする。このスイッチング素子１のスイッチング動作によって、２次巻線１１０Ｂと補助巻線１１０Ｃにはパルス電圧が発生する。
【００６５】
制御回路１００は、同一半導体基板上に形成されている。制御回路１００は、制御信号を生成してスイッチング素子１のスイッチング動作（発振動作）を制御する。また、制御回路１００は、外部接続端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ端子）、補助電源電圧入力端子（ＶＣＣ端子）、フィードバック端子（ＦＢ端子）、スイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ＳＯＵＲＣＥ端子）の４端子を有する。
【００６６】
トランス１１０は、１次巻線１１０Ａと、２次巻線１１０Ｂと、補助巻線１１０Ｃとを有する。１次巻線１１０Ａと２次巻線１１０Ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。また、２次巻線１１０Ｂと補助巻線１１０Ｃの極性は同一となっており、補助巻線１１０Ｃに発生する電圧は、２次巻線１１０Ｂに発生する電圧に比例する。制御回路１００は、補助巻線１１０Ｃに発生する電圧を利用して、２次側の出力電圧Ｖｏを検出する。
【００６７】
補助巻線１１０Ｃには、ダイオード１２０と容量１２１とで構成される第１の整流平滑回路１２２が接続されている。この整流平滑回路１２２は、制御回路１００の補助電源電圧生成回路として活用される。つまり、整流平滑回路１２２は、スイッチング素子１のスイッチング動作によって補助巻線１１０Ｃに発生するパルス電圧を整流平滑して補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ供給する。
【００６８】
また、補助巻線１１０Ｃには、ダイオード１２３と容量１２４とで構成される第２の整流平滑回路１２５が接続されている。第１の整流平滑回路１２２と第２の整流平滑回路１２５は並列に接続されている。整流平滑回路１２５は、補助巻線１１０Ｃに発生するパルス電圧を整流平滑してフィードバック電圧ＦＢを生成し、ＦＢ端子へ供給する。
【００６９】
２次巻線１１０Ｂには、ダイオード１３０と容量１３１とで構成される整流平滑回路が接続されている。この整流平滑回路は、当該スイッチング電源装置の出力電圧生成回路として活用される。つまり、この整流平滑回路は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに発生するパルス電圧を整流平滑して出力電圧Ｖｏを生成し、負荷１３２へ供給する。
【００７０】
制御回路１００において、レギュレータ２は、ＶＣＣ端子とＤＲＡＩＮ端子に接続される。レギュレータ２は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から制御回路１００の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００７１】
すなわち、レギュレータ２は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して補助電源電圧生成回路の容量１２１へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。
【００７２】
スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給が停止する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ２は、ＶＣＣ端子から補助電源電圧ＶＣＣに基づく電流を内部回路用電源ＶＤＤへ供給する。このように制御回路１００の回路電流を補助巻線１１０Ｃから供給することは消費電力削減に有効である。
【００７３】
ＦＢ端子は、フィードバック制御の制御端子として機能する。ＦＢ端子には、フィードバック回路３が接続される。フィードバック回路３は、ＯＰアンプ４と、抵抗５ａ、ｂ、ｃからなる。抵抗５ａ、ｂはＦＢ端子の電圧（フィードバック電圧ＦＢ）を抵抗分割して、ＯＰアンプ４の反転入力端子に供給する。抵抗５ｃは、ＯＰアンプ４の反転入力端子と出力端子間に接続され、フィードバック回路３の増幅率を決定する。
【００７４】
フィードバック回路３は、フィードバック電圧ＦＢを基準電圧値と比較して、その差から誤差増幅信号ＶＥＡＯ（誤差信号）を生成して、ドレイン電流制御回路７へ出力する。当該スイッチング電源装置は、誤差増幅信号ＶＥＡＯの信号レベルに応じてスイッチング素子１に流れるドレイン電流ＩＤのピーク値を制御することで、出力電圧Ｖｏを安定化する。
【００７５】
なお、ＰＦＭ制御を行う場合には、フィードバック回路からの誤差増幅信号の信号レベルに応じて、発振器により生成されるクロック信号の周波数を制御して、スイッチング素子１の発振周波数を制御することで、出力電圧Ｖｏを安定化する。具体的には、負荷が大きくなり誤差増幅信号が上昇すると、クロック信号の周波数を高くする。
【００７６】
ドレイン電流検出回路（素子電流検出回路）６は、スイッチング素子１に流れるドレイン電流ＩＤを検出してその電流値に応じた電圧信号である素子電流検出信号ＶＣＬを生成して、ドレイン電流制御回路（素子電流制御回路）７へ出力する。
【００７７】
ドレイン電流制御回路７には、過電流保護基準電圧ＶＬＩＭＩＴ（過電流保護基準信号）とフィードバック回路３からの誤差増幅信号ＶＥＡＯが基準電圧として供給される。そして、ドレイン電流制御回路７は、素子電流検出信号ＶＣＬの信号レベルが過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅信号ＶＥＡＯの信号レベルの低い方に達すると、スイッチング素子１のターンオフを決める信号を生成して、第１のラッチ回路９へ出力する。発振器８は、スイッチング素子１のターンオンを決める一定周期のクロック信号を生成して、第１のラッチ回路９へ出力する。
【００７８】
第１のラッチ回路９は、発振器８からのクロック信号をセット入力とし、ドレイン電流制御回路７からの信号をリセット入力として、セットされてからリセットされるまでの間、スイッチング素子１をオンするための信号を生成する。つまり、スイッチング素子１のターンオンは発振器８からのクロック信号により制御され、スイッチング素子１のターンオフはドレイン電流制御回路７からの信号により制御される。ゲートドライバ１０は、第１のラッチ回路９からの信号を基に、スイッチング手段１を駆動する制御信号を生成する。
【００７９】
ここでは、誤差増幅信号ＶＥＡＯを用いてスイッチング素子１のオン／オフ駆動を制御するスイッチング制御回路は、ドレイン電流検出回路６、ドレイン電流制御回路７、発振器８、第１のラッチ回路９、およびゲートドライバ１０からなる。
【００８０】
また、軽負荷間欠発振制御回路１１は、フィードバック回路３からの誤差増幅信号ＶＥＡＯの信号レベルに応じて、発振器８から出力されるクロック信号の第１のラッチ回路９のセット端子への入力を停止、再開することで、スイッチング素子１のスイッチング動作を停止、再開させ、スイッチング素子１を間欠発振動作させる。
【００８１】
すなわち、軽負荷間欠発振制御回路１１は、軽負荷時に、誤差増幅信号ＶＥＡＯの信号レベルが軽負荷検出レベルＶＥＡＯ１まで低下すると、発振器８によるクロック信号の生成を停止させて、スイッチング素子１の発振を停止させる。スイッチング素子１の発振が停止すると、出力電圧Ｖｏが低下し、誤差増幅信号ＶＥＡＯが上昇するが、軽負荷検出レベルにはΔＶＥＡＯのヒステリシスが設けられており、誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達するまで、軽負荷間欠発振制御回路１１は、スイッチング素子１の発振を停止させる。誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達すると、軽負荷間欠発振制御回路１１は、発振器８によるクロック信号の生成を再開させて、スイッチング素子１の発振を再開させる。この結果、軽負荷時には、スイッチング素子１の動作は間欠発振動作となり、スイッチングロスが削減される。
【００８２】
本実施の形態１では、フィードバック回路３が、補助巻線１１０Ｃに発生するパルス電圧に基づき負荷１３２の大きさに応じた信号レベルの負荷検出信号を生成する負荷検出回路を兼ねており、誤差増幅信号ＶＥＡＯが、負荷検出信号となる。
【００８３】
フィルタ回路１２は、フィードバック回路３の出力端子に接続され、負荷検出信号である誤差増幅信号ＶＥＡＯから低周波成分を抽出して出力する。フィルタ回路１２の出力信号は、フィードバック回路３の非反転入力端子に接続される基準電圧可変回路１３に供給される。
【００８４】
基準電圧可変回路１３は、フィルタ回路１２を介して供給される誤差増幅信号ＶＥＡＯ（負荷検出信号）の低周波成分を基に、フィードバック回路３の内部基準電圧を制御する。すなわち、基準電圧可変回路１３は、負荷の増加に伴い誤差増幅信号ＶＥＡＯの信号レベルが大きくなると（フィルタ回路１２の出力信号レベルが大きくなると）、フィードバック回路３の内部基準電圧を高く設定する。逆に、フィルタ回路１２の出力信号レベルが小さくなると、基準電圧可変回路１３は、フィードバック回路３の内部基準電圧を低く設定する。
【００８５】
以上のように構成された当該スイッチング電源装置では、負荷が大きくなると、フィードバック回路３によるフィードバック作用によって、誤差増幅信号ＶＥＡＯの信号レベルの上昇に伴い、スイッチング素子１に流れるドレイン電流ＩＤのピーク値が増加する。
【００８６】
一方、フィードバック回路３の出力信号は、フィルタ回路１２を介して基準電圧可変回路１３に供給される。基準電圧可変回路１３は、フィルタ回路１２からの信号の信号レベルに応じて、フィードバック回路３の内部基準電圧を制御する。具体的には、負荷が大きくなり、フィルタ回路１２からの信号の信号レベルが大きくなると、その上昇に応じてフィードバック回路３の内部基準電圧を上昇させる。
【００８７】
内部基準電圧が上昇することで、誤差増幅信号ＶＥＡＯの信号レベルが小さくなるので、ドレイン電流ＩＤのピーク値が小さくなり、２次側のダイオード１３０に流れる２次電流Ｉｄのピークも小さくなる。したがって、重負荷時に出力電圧Ｖｏが低下するのを防ぐことができる。
【００８８】
なお、ＰＦＭ制御を行う場合であっても、フィードバック回路の出力信号をフィルタ回路を介して基準電圧可変回路に供給し、基準電圧可変回路が内部基準電圧を上昇させることで、誤差増幅信号の信号レベルが小さくなり、発振周波数が低下し、その結果、２次巻線に発生するピーク電圧が上昇する。したがって、重負荷時に出力電圧Ｖｏが低下するのを防ぐことができる。
【００８９】
この基準電圧可変回路１３による作用とフィードバック回路３による作用は、一見、矛盾する動作となるが、フィルタ回路１２がフィードバック回路３の動作周波数に比べて十分に低い周波数の信号のみを抽出するため、不安定動作となることはない。また、フィードバック回路３の出力信号により内部基準電圧を制御するので、ＰＷＭ制御においても、ＰＦＭ制御においても基準電圧可変回路１３は有効に動作する。
【００９０】
さらに、当該スイッチング電源装置は、ＶＣＣ端子とＦＢ端子を備え、補助巻線１１０Ｃに接続する整流平滑回路を、２次側出力電圧検出用の整流平滑回路１２５と制御回路１００への電源供給用の整流平滑回路１２２とに分離した構成となっており、２次側出力電圧検出用の整流平滑回路１２５が有するダイオード１２３が内部回路用電源ＶＤＤ（レギュレータ２）から切り離されているので、ダイオード１２３に流れる電流を極力少なくすることができる。
【００９１】
ＶＣＣ端子が制御回路の電流源となると同時に、フィードバック制御の制御端子としても機能する構成では、ＶＣＣ端子に接続されるダイオードに電流が流れて、これが出力電圧Ｖｏの負荷変動の一因となる。本実施の形態１では、新たにＦＢ端子を追加し、補助巻線１１０Ｃに接続する整流平滑回路を、制御回路１００への電源供給用の第１の整流平滑回路１２２と、２次側出力電圧検出用の第２の整流平滑回路１２５とに分離し、２次側出力電圧検出用の整流平滑回路１２５が有するダイオード１２３に流れる電流を極力少なくすることにより、負荷変動による出力電圧Ｖｏの変動を抑制することができる。また、間欠発振時の出力電圧Ｖｏの跳ね上がりを抑制することもできる。
【００９２】
図２は本発明の実施の形態１におけるスイッチング電源装置の出力電流Ｉｏに対する出力電圧ＶｏとＶＣＣ端子の電圧の特性を示す図である。図２に示すように、当該スイッチング電源装置では、重負荷時に出力電圧Ｖｏが低下するのを防いで、出力電流Ｉｏに対して出力電圧Ｖｏをほぼ一定にできる。また、当該スイッチング電源装置では、図２に示すように、間欠発振時の出力電圧Ｖｏの跳ね上がりが抑制される。
【００９３】
但し、制御回路の回路電流が２次側の出力電流Ｉｏに比べて十分に小さいので、ＶＣＣ端子の補助電源電圧ＶＣＣは、ＦＢ端子のフィードバック電圧ＦＢと同様に動作するため、負荷が大きくなり、出力電流Ｉｏが大きくなるのに伴い、ＶＣＣ端子の電圧は大きくなる。
【００９４】
（実施の形態２）
以下、本発明の実施の形態２におけるスイッチング電源装置について、図面を参照しながら説明する。図３は本発明の実施の形態２におけるスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００９５】
図３において、制御回路１００は、外部接続端子としてＴＲ端子をさらに備える。また、制御回路１００内部には、２次電流オフ検出回路１４、第２のラッチ回路１５、時間−電圧変換回路１６がさらに設けられている。本実施の形態２では、補助巻線１１０Ｃに発生するパルス電圧に基づき負荷１３２の大きさに応じた信号レベルの負荷検出信号を生成する負荷検出回路は、２次電流オフ検出回路１４と、第２のラッチ回路（２次電流オン時間検出回路）１５と、時間−電圧変換回路１６とからなる。
【００９６】
補助巻線１１０Ｃには、第１および第２の整流平滑回路１２２、１２５と並列に抵抗１２６、１２７がさらに接続されている。抵抗１２６、１２７は、補助巻線１１０Ｃに発生するパルス電圧を抵抗分割してＴＲ端子へ供給する。ＴＲ端子には２次電流オフ検出回路１４が接続されている。
【００９７】
２次電流オフ検出回路１４は、予め設定された閾値により、ＴＲ端子の電圧が低下するタイミングを検出する。具体的には、スイッチング素子１がターンオフすると、２次巻線１１０Ｂに２次電流Ｉｄ２が流れるとともに、補助巻線１１０Ｃにパルス電圧が発生する。２次電流Ｉｄ２が流れ終わると、補助巻線１１０Ｃの電圧が低下し始める。したがって、２次電流オフ検出回路１４は、補助巻線１１０Ｃの電圧が低下し始めたことを検出して、２次電流Ｉｄ２が流れ終わったタイミングを示す２次電流オフ検出信号を生成する。
【００９８】
第２のラッチ回路１５のセット端子には、２次電流オフ検出回路１４からの２次電流オフ検出信号が入力される。一方、第２のラッチ回路１５のリセット端子にはドレイン電流制御回路７からのスイッチング素子１のターンオフを決める信号が入力される。第２のラッチ回路１５は、これらの信号を基に、２次巻線１１０Ｂに２次電流Ｉｄ２が流れている期間（以下、時間Ｔ２ｏｎと称す。）、第１の信号レベルであるローレベルとなり、２次電流Ｉｄ２が流れていない期間（以下、時間Ｔ２ｏｆｆと称す。）、第１の信号レベルとは異なる第２の信号レベルであるハイレベルとなる２次電流オン時間検出信号を生成する。
【００９９】
時間−電圧変換回路１６は、第２のラッチ回路１５からの２次電流オン時間検出信号を基に、時間Ｔ２ｏｎに応じた信号レベルとなる負荷検出信号を生成する。具体的には、時間−電圧変換回路１６は、時間Ｔ２ｏｎが長い場合は高い電圧レベルの負荷検出信号を生成し、時間Ｔ２ｏｎが短い場合は低い電圧レベルの負荷検出信号を生成する。また、時間−電圧変換回路１６は、スイッチング素子１のスイッチング動作の１周期内は、生成した負荷検出信号を保持し、周期ごとに負荷検出信号を更新する。
【０１００】
この時間−電圧変換回路１６の出力信号（負荷検出信号）は、フィルタ回路１２を介して、フィードバック回路３の非反転入力端子に接続された基準電圧可変回路１３に供給される。
【０１０１】
時間Ｔ２ｏｎと２次側の出力電圧Ｖｏとの関係は、理想モデルでは以下のようになる。
出力電流Ｉｏはダイオード１３０に流れる２次電流Ｉｄ２の平均値で表されるので、
【０１０２】
【数１】
2007295761.tif 000003
となる。ここで、Ｉ２ｐは２次電流Ｉｄ２のピーク値、Ｔは発振の周期を示す。
【０１０３】
また、１次側のエネルギが、効率ηで２次側に変換されると、
【０１０４】
【数２】
2007295761.tif 000004
となる。ここで、Ｌはトランス１１０のインダクタンス、Ｉｌｉｍｉｔはスイッチング素子１を流れるドレイン電流ＩＤのピーク値、ｆｏｓｃは発振周波数を示す。
【０１０５】
また、トランス１１０の巻数比をｎとすると、
【０１０６】
【数３】
2007295761.tif 000005
となる。
【０１０７】
上記式（２）、（３）より
【０１０８】
【数４】
2007295761.tif 000006
となる。このように、時間Ｔ２ｏｎは、ドレイン電流ＩＤのピーク値Ｉｌｉｍｉｔの他に、効率η、出力電圧Ｖｏによって表される。
【０１０９】
したがって、負荷が大きくなって出力電流Ｉｏが大きくなり、出力電圧Ｖｏが下がると、上記式（４）に示すように、時間Ｔ２ｏｎが長くなる。なお、ＰＦＭ制御では、２次電流Ｉｄ２のピークはほぼ一定であるが、時間Ｔ２ｏｎは長くなる。時間Ｔ２ｏｎが長くなると、時間−電圧変換回路１６の出力電圧が上昇して、フィードバック回路３の内部基準電圧が上昇するので、ＰＷＭ制御であっても、ＰＦＭ制御であっても、前述の実施の形態１と同様に、重負荷時に出力電圧Ｖｏが低下するのを防ぐことができる。また、上記式（４）に示すように、時間Ｔ２ｏｎは、ドレイン電流ＩＤのピーク値Ｉｌｉｍｉｔ、効率η、出力電圧Ｖｏによって表されるので、フィードバック回路３の出力信号に応じてフィードバック回路３の内部基準電圧を補正する実施の形態１と比較して、当該スイッチング電源装置は、２次側の出力をより反映した制御が可能となる。
【０１１０】
図４は、時間Ｔ２ｏｎを電圧レベルに変換する時間−電圧変換回路１６の一構成例を示す図である。図４において、入力端子Ｑには、第２のラッチ回路１５の出力信号（２次電流オン時間検出信号）が入力される。
【０１１１】
入力端子Ｑにはインバータ２１が接続される。インバータ２１の出力信号は、第１のスイッチ２２とパルス発生回路２３に供給される。第１のスイッチ（ＰｃｈＭＯＳＦＥＴ）２２は、第２のラッチ回路１５からハイレベルの信号が出力され、インバータ２１からローレベルの信号が出力される時間Ｔ２ｏｆｆの間、オンとなる。また、パルス発生回路２３は、スイッチ素子１がターンオフすると（２次電流Ｉｄ２が流れはじめ、第２のラッチ回路１５からローレベルの信号が出力され、インバータ２１の出力信号レベルがハイレベルに立ち上がるときに）パルスを発生する。
【０１１２】
放電回路（ＮｃｈＭＯＳＦＥＴ）２４は第１の容量２５に接続する。放電回路２４はパルス発生回路２３からのパルスを受信し、スイッチ素子１がターンオフすると第１の容量２５を放電する。つまり、第１の容量２５は周期ごとにリセットされる。
【０１１３】
ここでは、２次電流Ｉｄ２が流れている期間（時間Ｔ２ｏｎ）、第１の容量２５に定電流を供給する定電流回路は、第２のスイッチ（ＰｃｈＭＯＳＦＥＴ）２６と定電流源２７からなる。すなわち、入力端子Ｑに接続される第２のスイッチ２６は、第１の容量２５と定電流源２７の間に接続され、定電流源２７による第１の容量２５の充電を制御する。つまり、第２のスイッチ２６は、第２のラッチ回路１５からローレベルの信号が出力される時間Ｔ２ｏｎの間、オンとなり、定電流を第１の容量２５に供給して、第１の容量２５を充電する。よって、第１の容量２５のピーク電圧は時間Ｔ２ｏｎに応じて高くなる。
【０１１４】
負荷検出信号を発生する第２の容量２８は、第１のスイッチ２２を介して第１の容量２５に接続される。導通回路である第１のスイッチ２２は、時間Ｔ２ｏｆｆの間、オンとなり、第１の容量２５と第２の容量２８を導通させて、同電位にする。よって、第２の容量２８は、第１の容量２５のピーク電圧を周期ごとに保持する。
【０１１５】
このように、図４に示す時間−電圧変換回路１６は、スイッチング素子１のスイッチング動作ごとに、第２の容量２８の電圧レベルを、２次電流Ｉｄ２が流れている期間（時間Ｔｏｎ）の長さに応じた電圧レベルにして、負荷検出信号として出力する。また、スイッチング素子１のスイッチング動作の１周期内は、第２の容量２８の電圧レベル（負荷検出信号）は保持され、１周期ごとに、第１の容量２５がリセットされて、第２の容量２８の電圧レベル（負荷検出信号）は更新される。
【０１１６】
図５は、本発明の実施の形態２におけるスイッチング電源装置の各部の波形図である。以下、図５を用いて、図４に示す時間−電圧変換回路１６の動作を説明する。図５において、各波形は、上から、ＤＲＡＩＮ端子に発生するドレイン電圧ＶＤの波形、２次電流オフ検出回路１４の出力信号（２次電流オフ検出信号）ＶＴＲ_ｏｕｔの波形、スイッチング素子１を流れるドレイン電流ＩＤの波形、２次側のダイオード１３０を流れる２次電流Ｉｄ２の波形、時間−電圧変換回路１６内部のインバータ２１の出力信号波形、時間−電圧変換回路１６内部のパルス発生回路２３の出力信号波形、時間−電圧変換回路１６内部の第１の容量２５の電圧波形、時間−電圧変換回路１６内部の第２の容量２８の電圧波形を示す。
【０１１７】
スイッチング素子１に電流が流れ、スイッチング素子１がターンオフすると、ドレイン電圧ＶＤが発生すると同時に、２次側のダイオード１３０に２次電流Ｉｄ２が流れる。２次電流Ｉｄ２が流れ終わると、ドレイン電圧ＶＤが低下し始める。補助巻線１１０Ｃには、このドレイン電圧ＶＤに比例した波形が生成される。２次電流オフ検出回路１４は、ドレイン電圧ＶＤの低下し始めるタイミングを検出して、２次電流オフ検出信号ＶＴＲ_ｏｕｔを生成する。
【０１１８】
第２のラッチ回路１５には、スイッチング素子１のターンオフを決める信号と２次電流オフ検出回路１４からの２次電流オフ検出信号ＶＴＲ_ｏｕｔが入力される。インバータ２１は、２次側のダイオード１３０に２次電流Ｉｄ２が流れている期間（時間Ｔ２ｏｎ）にのみハイレベルとなる信号を発生する。
【０１１９】
パルス発生回路２３は、インバータ２１の出力信号の立ち上がり時にパルスを生成する。つまり、パルス発生回路２３は、スイッチング素子１がターンオフしたときにパルスを生成する。第１の容量２５には、時間Ｔ２ｏｎの間に定電流で充電が行われ、２次電流Ｉｄ２が流れ終わると、充電が停止する。
【０１２０】
第１のスイッチ２２は、２次電流Ｉｄ２が流れていない時間Ｔ２ｏｆｆの間、第１の容量２５と第２の容量２８を導通して、同電位とする。第１の容量２５は、放電回路２４により毎周期放電される。よって、第１の容量２５の電圧波形は、スイッチング素子１のターンオフ毎にリセットされるのこぎり波となり、第２の容量２８の電圧波形は、第１の容量２５のピーク電圧を抽出した波形となる。
【０１２１】
このように時間−電圧変換回路１６は、時間Ｔ２ｏｎに応じた電圧レベル（第２の容量２８の電圧レベル）となる負荷検出信号を生成して、フィードバック回路３の内部基準電圧を制御する。
【０１２２】
（実施の形態３）
以下、本発明の実施の形態３におけるスイッチング電源装置について、図面を参照しながら説明する。図６は本発明の実施の形態３におけるスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１、２で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【０１２３】
本実施の形態３では、フィードバック回路３が、ｐｎｐバイポーラトランジスタ１８と、２個のＮｃｈＭＯＳＦＥＴからなるミラー回路１９と、抵抗２０からなる。このフィードバック回路３は、ＶＣＣ端子の電圧値（フィードバック電圧の電圧値）を基に誤差増幅信号（誤差信号）ＶＥＡＯを生成する。また、制御回路１００のＦＢ端子と、第２の整流平滑回路１２５の間には、ツェナーダイオード１２８が接続される。
【０１２４】
本実施の形態３では、前述の実施の形態２と同様に、補助巻線１１０Ｃに発生するパルス電圧に基づき負荷１３２の大きさに応じた信号レベルの負荷検出信号を生成する負荷検出回路は、２次電流オフ検出回路１４と、第２のラッチ回路（２次電流オン時間検出回路）１５と、時間−電圧変換回路１６とからなる。また、ｐｎｐバイポーラトランジスタ１８が、負荷検出信号を基にＶＣＣ端子の電圧（フィードバック電圧）を制御するフィードバック電圧可変回路として機能する。
【０１２５】
ｐｎｐバイポーラトランジスタ１８は、ＦＢ端子に接続され、そのゲート電圧に応じてＦＢ端子の電圧を決定する。また、ミラー回路１９は、ｐｎｐバイポーラトランジスタ１８のコレクタ端子に接続される。抵抗２０は、ミラー回路１９に接続され、ミラー回路１９の出力電流を電圧に変換する。
【０１２６】
ｐｎｐバイポーラトランジスタ１８のベース端子には、２次側のダイオード１３０に２次電流Ｉｄ２が流れる期間（時間Ｔ２ｏｎ）の長さに応じた電圧レベルの信号を出力するフィルタ回路１２が接続される。よって、ＦＢ端子の電圧は、時間Ｔ２ｏｎにより制御され、結果、誤差増幅信号ＶＥＡＯの信号レベルも時間Ｔ２ｏｎにより制御される。
【０１２７】
さらに、制御回路１００が同一半導体チップ上に形成される場合、外付け部品としてツェナーダイオード１２８を選択することにより、出力電圧Ｖｏを自由に設定することができる。
【０１２８】
なお、ｐｎｐバイポーラトランジスタ１８をＰチャネルＭＯＳＦＥＴと置き換えてもよい。また、前述した図１に示すスイッチング電源装置においても、フィードバック回路３に、この図６に示す構成を適用し、ＦＢ端子にツェナーダイオードダ１２８を接続すれば、同様の効果が得られる。
【０１２９】
（実施の形態４）
以下、本発明の実施の形態４におけるスイッチング電源装置について、図面を参照しながら説明する。図７は本発明の実施の形態４におけるスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【０１３０】
本実施の形態４におけるスイッチング電源装置は、フィードバック回路３の内部基準電圧を可変にするのではなく、２次側出力電圧検出用の第２の整流平滑回路１２５が有するダイオード１２３を流れる電流を可変にした点に特徴がある。
【０１３１】
本実施の形態４では、前述の実施の形態１と同様に、フィードバック回路３が、補助巻線１１０Ｃに発生するパルス電圧に基づき負荷１３２の大きさに応じた信号レベルの負荷検出信号を生成する負荷検出回路を兼ねており、誤差増幅信号ＶＥＡＯが、負荷検出信号となる。
【０１３２】
また、図７において、整流平滑回路１２５に流れる電流を制御する補助巻線電流可変回路であるＦＢ放電回路１７は、フィードバック回路３の出力端子とＦＢ端子の間に接続されており、ＦＢ端子を流れる電流、すなわちダイオード１２３に流れる電流を制御する。具体的には、ＦＢ放電回路１７は、負荷が大きくなるほど、つまり誤差増幅信号ＶＥＡＯの信号レベルが上昇するほど、電流値の高い電流がＦＢ端子を流れるようにする。
【０１３３】
つまり、前述したように、従来は、ＰＷＭ制御においては、負荷が大きくなるにつれて２次側のダイオードを流れる２次電流Ｉｄのピークが増加して、そのダイオードの抵抗成分による電圧降下が大きくなる一方で、補助巻線側のダイオードを流れる電流がほとんど変化しないために、出力電圧Ｖｏの負荷変動が大きかった。これに対して、本実施の形態４では、第２の整流平滑回路１２５が有するダイオード１２３に、２次側のダイオード１３０に流れる電流と同様の電流を流して、ダイオード１２３に流れる電流に負荷依存性を持たせたので、出力電圧Ｖｏの負荷変動を抑制することができる。
【０１３４】
このように、負荷が大きくなり、２次側のダイオード１３０に流れる２次電流Ｉｄのピークが増加して、出力電圧Ｖｏが低下すると、誤差増幅信号ＶＥＡＯの信号レベルを上昇させて、１次巻線１１０Ａへ与えるエネルギを増加させる一方で、ダイオード１２３に流れる電流を増加させて、ダイオード１２３の抵抗成分による電圧降下ΔＶＣＣをダイオード１３０の抵抗成分による電圧降下ΔＶｄ２に併せて大きくし、ダイオード１３０の抵抗成分による出力電圧Ｖｏの低下にあわせてＦＢ端子の電圧（フィードバック電圧ＦＢ）も低下するようにすることで、出力電圧Ｖｏの負荷変動を抑制する。
【０１３５】
図８に、ＰＷＭ制御において、軽負荷時と重負荷時に２次巻線１１０Ｂと補助巻線１１０Ｃに発生する電圧の波形をそれぞれ並べて示す。ＰＷＭ制御を行う場合、２次巻線１１０に流れる２次電流Ｉｄ２のピークは重負荷になるほど大きくなる。したがって、ダイオード１３０の抵抗成分Ｒｄ２と２次電流Ｉｄ２の積で求められる電圧降下ΔＶｄ２は、重負荷になるほど大きくなる。一方、ダイオード１２３に流れる電流のピークも、ＦＢ放電回路１７により、重負荷になるほど大きくなる。したがって、ダイオード１２３に流れる電流Ｉｄ１とダイオード１２３の抵抗成分Ｒｄ１の積で求められる電圧降下ΔＶＣＣも、重負荷になるほど大きくなる。よって、結果として、図８に示すように、出力電圧Ｖｏの負荷変動は抑制される。
【０１３６】
（実施の形態５）
以下、本発明の実施の形態５におけるスイッチング電源装置について、図面を参照しながら説明する。図９は本発明の実施の形態５におけるスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１ないし４で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【０１３７】
本実施の形態５におけるスイッチング電源装置は、前述した実施の形態２、４におけるスイッチング電源装置を組み合わせたものである。つまり、前述の実施の形態２と同様に、補助巻線１１０Ｃに発生するパルス電圧に基づき負荷１３２の大きさに応じた信号レベルの負荷検出信号を生成する負荷検出回路は、２次電流オフ検出回路１４と、第２のラッチ回路（２次電流オン時間検出回路）１５と、時間−電圧変換回路１６とからなる。
【０１３８】
また、前述した実施の形態４では、整流平滑回路１２５に流れる電流を制御する補助巻線電流可変回路であるＦＢ放電回路１７をフィードバック回路３の出力端子とＦＢ端子の間に接続したが、本実施の形態５では、時間−電圧変換回路１６の出力端子とＦＢ端子の間に接続する。したがって、ＦＢ放電回路１７は、２次側のダイオード１３０に２次電流Ｉｄ２が流れる期間（時間Ｔ２ｏｎ）の長さに応じて、ダイオード１２３に流れる電流のピークを制御する。
【０１３９】
上述したように、時間Ｔ２ｏｎは、ドレイン電流ＩＤのピーク値Ｉｌｉｍｉｔ、効率η、出力電圧Ｖｏによって表されるので、フィードバック回路３の出力信号に応じてダイオード１２３に流れる電流を制御する実施の形態４と比較して、当該スイッチング電源装置は、２次側の出力をより反映した制御が可能となる。
【産業上の利用可能性】
【０１４０】
本発明にかかるスイッチング電源装置は、フォトカプラや、２次側出力電圧検出回路といった高価な部品を使用することなく、高精度な定電圧特性を得ることができ、携帯機器の充電器や、その他の電気機器の電源回路に用いられるスイッチング電源装置として有用であり、特に、小型で低コストの電源回路が必要な携帯機器の充電器等に有用である。
【図面の簡単な説明】
【０１４１】
【図１】本発明の実施の形態１におけるスイッチング電源装置の一構成例を示すブロック図
【図２】本発明の実施の形態１におけるスイッチング電源装置の出力電流Ｉｏに対する出力電圧ＶｏとＶＣＣ端子の電圧の特性を示す図
【図３】本発明の実施の形態２におけるスイッチング電源装置の一構成例を示すブロック図
【図４】本発明の実施の形態２におけるスイッチング電源装置が備える時間−電圧変換回路の一構成例を示す図
【図５】本発明の実施の形態２におけるスイッチング電源装置の各部の波形図
【図６】本発明の実施の形態３におけるスイッチング電源装置の一構成例を示すブロック図
【図７】本発明の実施の形態４におけるスイッチング電源装置の一構成例を示すブロック図
【図８】本発明の実施の形態４におけるスイッチング電源装置が備える２次巻線と補助巻線に発生する電圧の波形を示す図（ＰＷＭ制御時）
【図９】本発明の実施の形態５におけるスイッチング電源装置の一構成例を示すブロック図
【図１０】従来のスイッチング電源装置のブロック図
【図１１】従来のスイッチング電源装置の出力電流Ｉｏに対する出力電圧ＶｏとＶＣＣ端子の電圧の特性を示す図
【図１２】従来のスイッチング電源装置が備える２次巻線と補助巻線に発生する電圧の波形を示す図
【図１３】従来のスイッチング電源装置が備える２次巻線と補助巻線に発生する電圧の波形を示す図（ＰＷＭ制御時）
【図１４】従来のスイッチング電源装置のブロック図
【符号の説明】
【０１４２】
１      スイッチング素子
２      レギュレータ
３      フィードバック回路
４      ＯＰアンプ
５ａ、ｂ、ｃ      抵抗
６      ドレイン電流検出回路
７      ドレイン電流制御回路
８      発振器
９      第１のラッチ回路
１０      ゲートドライバ
１１      軽負荷間欠発振制御回路
１２      フィルタ回路
１３      基準電圧可変回路
１４      二次電流オフ検出回路
１５      第２のラッチ回路
１６      時間−電圧変換回路
１７      ＦＢ放電回路
１８      ｐｎｐバイポーラトランジスタ
１９      ミラー回路
２０      抵抗
２１      インバータ
２２      第１のスイッチ
２３      パルス発生回路
２４      放電回路
２５      第１の容量
２６      第２のスイッチ
２７      定電流源
２８      第２の容量
２９      ドレイン電流検出抵抗
３０      抵抗
３１      容量
３２      ＯＰアンプ
１００      制御回路
１１０      トランス
１１０Ａ    １次巻線
１１０Ｂ    ２次巻線
１１０Ｃ    補助巻線
１２０、１２３、１３０      ダイオード
１２１、１２４、１３１      容量
１２２      第１の整流平滑回路
１２５      第２の整流平滑回路
１２６、１２７      抵抗
１２８      ツェナーダイオード
１３２      負荷
【図１】
2007295761.tif 000007
【図２】
2007295761.tif 000008
【図３】
2007295761.tif 000009
【図４】
2007295761.tif 000010
【図５】
2007295761.tif 000011
【図６】
2007295761.tif 000012
【図７】
2007295761.tif 000013
【図８】
2007295761.tif 000014
【図９】
2007295761.tif 000015
【図１０】
2007295761.tif 000016
【図１１】
2007295761.tif 000017
【図１２】
2007295761.tif 000018
【図１３】
2007295761.tif 000019
【図１４】
2007295761.tif 000020