(57)【要約】【課題】  半導体素子と回路基板の電気的な接合と接合部分の封止とを１工程で行うとともに、半導体装置における電気的な接続抵抗を安定的に低減させる。【解決手段】  回路基板２００上に半導体素子３００がフリップ実装される半導体装置１００を製造するにあたり、回路基板２００の最上層配線２０２に保護膜４００を設ける工程と、保護膜４００を選択的に除去して最上層配線２０２が露出するホール４０２を形成する工程と、ホール４０２に最上層配線２０２の露出部から上方へのメッキ成長によりプラグ２０４を形成する工程と、加熱により半導体素子３００の電極パッド３０２とプラグ２０４とを接合しつつ保護膜４００の上面と半導体素子３００の底面とを接合する工程と、により製造するようにした。【選択図】  図１
2007005340.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板上にフリップ実装された半導体素子と、
前記回路基板と前記半導体素子との間に設けられ、前記回路基板の最上層配線を保護するとともに、前記回路基板と前記半導体素子とを接合する保護膜と、を備え、
前記保護膜中のホールに、前記回路基板の前記最上層配線と前記半導体素子とを電気的に接続する金属製のプラグを設けたことを特徴とする半導体装置。
【請求項２】
前記プラグはメッキ膜により形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記保護膜は、ポリイミド樹脂及びポリオレフィン樹脂の少なくとも一方を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
最上層配線を保護する保護膜と、
前記保護膜中のホールに前記最上層配線から上方へのメッキ成長により形成されたプラグと、を備えたことを特徴とする回路基板。
【請求項５】
回路基板上に半導体素子がフリップ実装される半導体装置を製造するにあたり、
前記回路基板の最上層配線に保護膜を設ける工程と、
前記保護膜を選択的に除去して前記最上層配線が露出するホールを形成する工程と、
前記ホールに前記最上層配線の露出部から上方へのメッキ成長によりプラグを形成する工程と、
加熱により前記半導体素子の電極パッドと前記プラグとを接合しつつ前記保護膜の上面と前記半導体素子の底面とを接合する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記保護膜は樹脂シートであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記保護膜は、ポリイミド樹脂及びポリオレフィン樹脂の少なくとも一方を含むことを特徴とする請求項５または６に記載の半導体装置の製造方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子がフリップ実装される回路基板と、回路基板を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子を回路基板に実装するフリップ実装では、半導体素子の電極パッドに半田ボールを形成しておき、半田ボールと回路基板の電極パッドとを加熱して接合している。そして、接合後に半導体素子と回路基板の隙間から液体樹脂を注入し、この液体樹脂を加熱硬化させてアンダーフィルを形成するものが一般的である。
【０００３】
このようにして半導体装置を製造する場合、半導体素子と回路基板を電気的に接合する工程と、この接合部分を封止するアンダーフィルを形成する工程の２工程を要する。これらの工程を１工程とすべく、半導体素子と回路基板の間に絶縁性接着剤フィルムを介在させておき、絶縁性接着剤フィルムのスルーホールに導電性接着剤を充填する構成が提案されている（例えば、特許文献１参照。）。
【０００４】
この構成によれば、まず、スルーホールが形成された接着剤フィルムを、スルーホールと電極パッドの位置が合うように回路基板に設置する。そして、接着剤フィルムに導電性接着剤を充填した後、半導体素子を接着剤フィルム上に設置して全体を加熱する。これにより、半導体素子と回路基板が電気的に接合するとともに、この接合部分が接着剤フィルムにより封止される。
【０００５】
また、特許文献１に記載のものの他に、電極上の接続部位に樹脂フィルムが存在し、樹脂フィルムの接続部位に相当する厚さ方向の位置に貫通孔が設けられ、貫通孔に導電性接着剤が充填された回路基板も知られている（例えば、特許文献２参照）。
【特許文献１】特開平９−９７８１５号公報
【特許文献２】特開２００３−１４２５２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の半導体装置の製造方法では、接着剤フィルムに予めホールを形成しておき、このフィルムを回路基板に設けるので、回路基板の電極パッドとスルーホールがずれるおそれがある。この結果、導電性接着剤と電極パッドの位置がずれてしまい、製造された半導体装置に所期の導電性能を発揮させることができないという課題がある。
【０００７】
また、特許文献１及び特許文献２に記載の半導体装置は、回路基板と半導体素子の電気的接続に導電性接着剤を用いているので、接続抵抗がプロセス要因でばらつくという課題もある。さらには、導電性接着剤は金属からなるプラグ等に比して接続抵抗が高いという課題もある。
【課題を解決するための手段】
【０００８】
本発明によれば、回路基板上に半導体素子がフリップ実装される半導体装置を製造するにあたり、前記回路基板の最上層配線に保護膜を設ける工程と、前記保護膜を選択的に除去して前記最上層配線が露出するホールを形成する工程と、前記ホールに前記最上層配線の露出部から上方へのメッキ成長によりプラグを形成する工程と、加熱により前記半導体素子のパッドと前記プラグとを接合しつつ前記保護膜の上面と前記半導体素子の底面とを接合する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【０００９】
本発明によれば、回路基板の最上層配線に保護膜を設け、この保護膜を選択的に除去してホールを形成するようにしたので、回路基板上の電極パッドに対応して比較的正確に加工を行うことができる。すなわち、予め保護膜にホールを形成しておいて、回路基板上で電極パッドと位置合わせを行うもののように、電極パッドとホールの位置がずれ易くはならない。
【００１０】
さらに、加熱により半導体素子の電極パッドとプラグとを接合しつつ保護膜の上面と半導体素子の底面とを接合するようにしたので、半導体素子と回路基板の電気的な接合と接合部分の封止とを１工程で行うことができる。
【００１１】
以上、本発明の構成について説明したが、本発明はこれに限らず様々な態様を含む。
【００１２】
例えば、本発明によれば、最上層配線を保護する保護膜と、前記保護膜中のホールに前記最上層配線から上方へのメッキ成長により形成されたプラグと、を備えたことを特徴とする回路基板が提供される。
【００１３】
また、本発明によれば、回路基板と、前記回路基板上にフリップ実装された半導体素子と、前記回路基板と前記半導体素子との間に設けられ、前記回路基板の最上層配線を保護するとともに、前記回路基板と前記半導体素子とを接合する保護膜と、を備え、前記保護膜中のホールに、前記回路基板の前記最上層配線と前記半導体素子とを電気的に接続する金属製のプラグを設けたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１４】
本発明によれば、半導体素子と回路基板の電気的な接合と接合部分の封止とを１工程で行うことができ、半導体装置の製造時間の短縮を図るとともに、製造コストを低減することができる。
【００１５】
また、保護膜のホールを電極パッドとずれないよう加工することができるとともに、ホールにメッキ成長により金属製のプラグが形成されるので、導電性接着剤を用いたもののように回路基板と半導体素子の電気的な接続抵抗がプロセス要因等でばらつくことはなく、接続抵抗を安定的に低減することができる。
【００１６】
さらに、保護膜に回路基板の最上層配線の保護機能に加えて、電気的接合部分の封止機能を持たせることにより、従来のアンダーフィルのような封止用の部材を省略することができ、これによっても製造コストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１７】
図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。尚、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１８】
図１は本発明の一実施形態を示す半導体装置の模式的な断面図である。
図１に示すように、この半導体装置１００は、回路基板２００と、回路基板２００上にフリップ実装された半導体素子３００と、回路基板２００と半導体素子３００との間に設けられた保護膜４００と、を備えている。保護膜４００は、回路基板２００の最上層配線２０２を保護するとともに、回路基板２００と半導体素子３００とを接合する。また、保護膜４００中のホール４０２には、回路基板２００の最上層配線２０２と半導体素子３００とを電気的に接続する金属製のプラグ２０４が設けられている。そして、このプラグ２０４はメッキ膜により形成されている。
【００１９】
このような回路基板２００上に半導体素子３００がフリップ実装される半導体装置１００の製造方法について、図２〜図５を参照して説明する。
この半導体装置１００の製造方法は、回路基板２００の最上層配線２０２に保護膜４００を設ける工程と、保護膜４００を選択的に除去して最上層配線２０２が露出するホール４０２を形成する工程と、ホール４０２に最上層配線２０２の露出部から上方へのメッキ成長によりプラグ２０４を形成する工程と、加熱により半導体素子３００の電極パッド３０２とプラグ２０４とを接合しつつ保護膜４００の上面と半導体素子３００の底面とを接合する工程と、を有する。
【００２０】
図２は保護膜が設けられる前の回路基板の模式的な断面図、図３は保護膜が設けられた回路基板の模式的な断面図、図４は保護膜にホールが形成された回路基板の模式的な断面図、図５は保護膜のホールにプラグが形成された回路基板と、半導体素子の模式的な断面図である。
【００２１】
図２に示すように、回路基板２００は多層配線構造をとり、最上層配線２０２には半導体素子３００との入出力端子部２０２ａが形成されている。図３に示すように、この回路基板２００に最上層配線２０２を覆うように保護膜４００を設ける。
【００２２】
この保護膜４００は、２段階の硬化温度を有する樹脂シートである。また、保護膜４００は、絶縁性を有するとともに接着性を有する材質からなり、本実施形態においてはポリイミド樹脂が用いられている。また、保護膜４００は、回路基板２００及び半導体素子３００を加熱する温度に耐えられる程度の耐熱性も有している。尚、この保護膜４００の材質はポリイミド樹脂に限定されるものではなく、ポリイミド樹脂及びポリオレフィン樹脂の少なくとも一方を含むものであればよい。
【００２３】
そして、図４に示すように、保護膜４００における最上層配線２０２の入出力端子部２０２ａの直上部分を選択的に除去して、入出力端子部２０２ａが露出するようにホール４０２が形成される。このホール４０２の形成は、レーザー加工により行われる。ここで、保護膜４００は、２段階の硬化温度のうち１段目の硬化温度で硬化していることから、レーザー加工において支障をきたすようなことはない。尚、レーザーの光源は保護膜４００の材質により任意に選択される。
【００２４】
この後、図５に示すように、ホール４０２に最上層配線２０２の露出部から上方へのメッキ成長によりプラグ２０４が形成される。本実施形態においては、プラグ２０４の形成には電解メッキ法が用いられ、メッキ成長の時間は予備実験の結果により決定される。また、プラグ２０４としては、例えば、Ｓｎ−Ｃｕ系半田、Ｓｎ−Ａｇ系半田等の鉛フリー半田が用いられる。プラグ２０４は、保護膜４００の上面と略面一となるか、図５に示すように保護膜４００の上面から僅かに突出した状態となる。
【００２５】
ここまでの工程で、最上層配線２０２を保護する保護膜４００と、保護膜４００中のホール４０２に最上層配線２０２から上方へのメッキ成長により形成されたプラグ２０４と、を備えた回路基板２００が製造される。この回路基板２００のプラグ２０４を断面観察すると、メッキ成長を示すグレインが視認される。
【００２６】
この後、電極パッド３０２とプラグ２０４とが当接するように半導体素子３００と回路基板２００とを位置決めする。図５に示すように、半導体素子３００は、いわゆる半導体チップであり、下面がポリイミド樹脂で形成され、ポリイミド樹脂と略面一に電極パッド３０２が形成されている。回路基板２００と半導体素子３００を位置決めした状態で、所定温度で所定時間だけ加熱することにより、プラグ２０４を溶融して電極パッド３０２とプラグ２０４とを接合しつつ、保護膜４００の上面と半導体素子３００の底面とが接合される。本実施形態においては、回路基板２００及び半導体素子３００を、約２５０℃〜約２６０℃で数分間加熱する。これにより、図１に示す半導体装置１００が製造される。
【００２７】
このように、本発明によれば、回路基板２００の最上層配線２０２に保護膜４００を設け、この保護膜４００を選択的に除去してホール４０２を形成するようにしたので、回路基板２００上の入出力端子部２０２ａに対応して比較的正確に加工を行うことができる。すなわち、予め保護膜にホールを形成しておいて、回路基板上で電極パッドと位置合わせを行うもののように、電極パッドとホールの位置がずれ易くはならない。
【００２８】
保護膜４００のホール４０２を電極パッド３０２とずれないよう加工することができるとともに、ホール４０２にメッキ成長により金属製のプラグ２０４が形成されるので、導電性接着剤を用いたもののように回路基板２００と半導体素子３００の電気的な接続抵抗がプロセス要因等でばらつくことはなく、接続抵抗を安定的に低減することができる。
【００２９】
さらに、加熱により半導体素子３００の電極パッド３０２とプラグ２０４とを接合しつつ保護膜４００の上面と半導体素子３００の底面とを接合するようにしたので、半導体素子３００と回路基板２００の電気的な接合と接合部分の封止とを１工程で行うことができる。
【００３０】
さらに、保護膜４００に回路基板２００の最上層配線２０２の保護機能に加えて、電気的接合部分の封止機能を持たせることにより、従来のアンダーフィルのような封止用の部材を省略することができ、これによっても製造コストの低減を図ることができる。
【００３１】
また、ともにポリイミド樹脂からなる保護膜４００の上面と半導体素子３００の下面とが接合されるため、加熱による温度変化等による熱膨張があった際にも、互いの材質間に大きな剪断力が作用するようなことはなく、回路基板２００側と半導体素子３００側の界面接合性を良好にすることができる。すなわち、保護膜４００がエポキシ樹脂からなる従来のものよりも、界面接合性を格段に向上させることができる。
【００３２】
尚、前記実施形態においては、保護膜４００が樹脂シートであり、回路基板２００の最上層配線２０２に接合するものを示したが、保護膜４００が最上層配線２０２上に印刷されるものであってもよい。
【００３３】
また、前記実施形態においては、保護膜４００が２段階の硬化温度を有する樹脂からなるものを示したが、例えば、保護膜４００は熱可塑性樹脂により構成してもよい。この場合、熱硬化性の添加物を混入した樹脂を用いる構成が好ましい。
【００３４】
また、前記実施形態における半導体素子の形状等も任意であるし、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態を示す半導体装置の模式的な断面図である。
【図２】保護膜が設けられる前の回路基板の模式的な断面図である。
【図３】保護膜が設けられた回路基板の模式的な断面図である。
【図４】保護膜にホールが形成された回路基板の模式的な断面図である。
【図５】保護膜のホールにプラグが形成された回路基板と、半導体素子の模式的な断面図である。
【符号の説明】
【００３６】
１００        半導体装置
２００        回路基板
２０２        最上層配線
２０２ａ      入出力端子部
２０４        プラグ
３００        半導体素子
３０２        電極パッド
４００        保護膜
４０２        ホール
【図１】
2007005340.tif 000003
【図２】
2007005340.tif 000004
【図３】
2007005340.tif 000005
【図４】
2007005340.tif 000006
【図５】
2007005340.tif 000007