(57)【要約】【課題】電源配線と信号配線とを共用化できる機構を備えた半導体装置を得ること。【解決手段】半導体チップ内で同一の電源配線１ａに複数のモジュール２〜４が並列に接続される半導体装置において、前記複数のモジュールのうち、少なくとも一対のモジュール２，３は、それぞれ、電源配線１ａ上の電源電圧を動作電源とするとともに、電源配線１ａ上の電源電圧に信号成分を重畳して相互間で通信を行う機構を備えている。これによれば、少なくとも一対のモジュール２，３間の信号配線を不要にすることができる。【選択図】        図１
2007134409.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ内で同一の電源配線に複数のモジュールが並列に接続される半導体装置において、前記複数のモジュールのうち、少なくとも一対のモジュールは、それぞれ、
前記電源配線上の電源電圧を動作電源とするとともに、前記電源配線上の電源電圧に信号成分を重畳して相互間で通信を行う機構
を備えていることを特徴とする半導体装置。
【請求項２】
前記少なくとも一対のモジュールは、前記電源配線を当該電源配線上の伝送信号から前記信号成分を除去して前記電源電圧を通過送出する信号除去フィルタを介在させて分割した複数の電源セグメントのそれぞれにおける複数のモジュール内のものであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体チップ内で同一の電源配線に複数のモジュールが並列に接続される半導体装置において、前記複数のモジュールのうち、少なくとも所定数のモジュールは、それぞれ、
前記電源配線上の電源電圧を動作電源とするとともに、
前記電源配線上の電源電圧に宛て先を定めた信号成分を重畳して送出する機構と、
前記電源配線上の伝送信号を前記電源電圧とそれに重畳される信号成分とに分離し、分離した信号成分が自モジュール宛てであるときそれを取り込む機構と
を備えていることを特徴とする半導体装置。
【請求項４】
前記少なくとも所定数のモジュールは、前記電源配線を当該電源配線上の伝送信号から前記信号成分を除去して前記電源電圧を通過送出する信号除去フィルタを介在させて分割した複数の電源セグメントのそれぞれにおける複数のモジュール内のものであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体チップ内で同一の電源配線に複数のモジュールが並列に接続される半導体装置において、前記複数のモジュールのうち、少なくとも所定数のモジュールは、それぞれ、
前記電源配線上の電源電圧を動作電源とするとともに、
前記電源配線上の伝送信号を電源電圧とそれに重畳される同報信号成分とに分離し、分離した同報信号成分を取り込む機構
を備えていることを特徴とする半導体装置。
【請求項６】
前記少なくとも所定数のモジュールは、前記電源配線を当該電源配線上の伝送信号から前記同報信号成分を除去して前記電源電圧を通過送出する信号除去フィルタを介在させて分割した複数の電源セグメントのそれぞれにおける複数のモジュール内のものであることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記同報信号成分は、リセット信号または動作モード信号であることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
同一の電源配線を共用する半導体チップを含む複数の半導体チップを搭載する半導体装置において、
前記同一の電源配線を共用する半導体チップでは、一の半導体チップ上の１つのモジュールと他の一の半導体チップ上の１つのモジュールとが対のモジュールとなり、前記電源配線上の電源電圧に信号成分を重畳して相互間で通信を行う機構
を備えていることを特徴とする半導体装置。
【請求項９】
同一の電源配線を共用する半導体チップを含む複数の半導体チップを搭載する半導体装置において、
前記同一の電源配線を共用する半導体チップでは、一の半導体チップ上の所定数のモジュールと他の一の半導体チップ上の所定数のモジュールとが、それぞれ、
前記電源配線上の電源電圧に宛て先を定めた信号成分を重畳して送出する機構と、
前記電源配線上の伝送信号を前記電源電圧とそれに重畳される信号成分とに分離し、分離した信号成分が自モジュール宛てであるときそれを取り込む機構と
を備えていることを特徴とする半導体装置。
【請求項１０】
前記電源配線を通信に利用しない残りのモジュールは、前記電源配線との間に、または、内部に、前記電源配線上の伝送信号から前記信号成分を除去して前記電源電圧を動作電源として取り出す信号除去フィルタを備えていることを特徴とする請求項１〜６，８，９のいずれか一つに記載の半導体装置。
【請求項１１】
前記電源配線上の伝送信号は、前記電源電圧に送信信号の信号電圧を加算した信号であることを特徴とする請求項１〜６，８，９のいずれか一つに記載の半導体装置。
【請求項１２】
前記電源配線上の伝送信号は、前記電源電圧を基準レベルとして送信信号に所定方式の変調を施した信号であることを特徴とする請求項１〜６，８，９のいずれか一つに記載の半導体装置。
【請求項１３】
送受信を行う前記対のモジュールが複数組設けられ、前記電源配線上の伝送信号が前記電源電圧に送信信号の信号電圧を加算した信号である場合に、それぞれの組が時分割で前記電源配線を利用した通信を行うことを特徴とする請求項１，２，８のいずれか一つに記載の半導体装置。
【請求項１４】
送受信を行う前記対のモジュールが複数組設けられ、前記電源配線上の伝送信号が前記電源電圧を基準レベルとして送信信号に所定方式の変調を施した信号である場合に、それぞれの組が所定の多重化方式で前記電源配線を利用した通信を行うことを特徴とする請求項１，２，８のいずれか一つに記載の半導体装置。
【請求項１５】
前記信号除去フィルタは、前記電源配線上の伝送信号が前記電源電圧に送信信号の信号電圧を加算した信号である場合に、その伝送電圧信号から前記信号電圧を除去して前記電源電圧を取り出すツェナーダイオードであることを特徴とする請求項２，４，６，１０のいずれか一つに記載の半導体装置。
【請求項１６】
前記信号除去フィルタは、前記電源配線上の伝送信号が前記電源電圧を基準レベルとして送信信号に所定方式の変調を施した信号である場合に、その伝送変調信号から変調信号成分を除去して前記電源電圧を取り出すロウパスフィルタであることを特徴とする請求項２，４，６，１０のいずれか一つに記載の半導体装置。
【請求項１７】
１以上の半導体チップを搭載する半導体装置において、半導体チップ内のモジュール間または半導体チップ間を接続する信号配線を用いて動作電源を供給する機構を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置では、近年、微細加工技術の発達により、種々の機能を有する回路（モジュール）を１つのシリコンチップに集積したシステムＬＳＩも実現している。そして、設計されるシステムＬＳＩの規模が大きくなり、処理機能の複雑さが増大すると、チップ内外での信号配線数が必然的に増大する。これは、設計時の配線性の低下、製造プロセス工程の増加によるチップコストの高騰や製造プロセスでの歩留まりの低下、配線駆動電力の増大などの問題を生じさせる。
【０００３】
【特許文献１】特開平５−２０４７８０号公報（並列計算装置）
【特許文献２】特開昭５７−９５７３０号公報（電力線を利用した信号中継伝送方式）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この配線増加の問題に関し、例えば、携帯電話などに応用されている符号分割多重データ通信技術（ＣＤＭＡ）をＬＳＩチップ間のデータ転送に利用して信号配線量の低減を図るチップ内ＣＤＭＡが提案されているが、構成が複雑である。
【０００５】
また、例えば、特許文献１では、１本の配線で多値信号を伝送する多値論理配線の技術が開示されているが、半導体装置への適用は困難である。
【０００６】
一方、例えば、特許文献２では、電力線を高周波信号の伝送媒体として利用し情報を伝達する技術が開示されている。半導体装置では、電源配線が必ず存在するので、この特許文献２の技術に倣って半導体装置でも電源配線を用いて通信を行う構成を採用すれば、信号配線量を低減することができる。しかし、この特許文献２では電力線を対象としているので、半導体装置では、どのようにして実現するかが問題である。
【０００７】
この発明は、上記に鑑みてなされたものであり、電源配線と信号配線とを共用化できる機構を備えた半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成するために、この発明は、半導体チップ内で同一の電源配線に複数のモジュールが並列に接続される半導体装置において、前記複数のモジュールのうち、少なくとも一対のモジュールは、それぞれ、前記電源配線上の電源電圧を動作電源とするとともに、前記電源配線上の電源電圧に信号成分を重畳して相互間で通信を行う機構を備えていることを特徴とする。
【０００９】
この発明によれば、半導体チップ内の複数のモジュールのうち少なくとも一対のモジュールは、相互間の通信に電源配線を利用することができるので、少なくとも一対のモジュール間の信号配線を不要にすることができる。
【発明の効果】
【００１０】
この発明によれば、半導体チップ内の信号配線数を低減できるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は、この発明の実施の形態１による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。図１において、半導体チップ内で、正極側の電源配線１ａと負極側の電源配線１ｂとの間に、複数のモジュール２〜４が並列に配置される場合に、これらのモジュールを、例えば、電源配線１ａを信号配線として利用する一対のモジュール２，３と、電源配線１ａを信号配線として利用しないその他のモジュール４に分ける。
【００１３】
そして、一対のモジュール２，３は、電源配線１ａを利用して相互間で交互に通信が行えるように、電源配線１ａとのインタフェース部分に、電源配線１ａ上の電源電圧に信号成分を重畳し、また電源配線１ａから電源電圧とそれに重畳された信号成分とを分離して取り出す機構を設けてある。
【００１４】
一方、その他のモジュール４は、図１に示す例では、本来的には電源配線１ａに直接接続される既設のモジュールを想定しているので、電源配線１ａから信号成分を除去して電源電圧のみを取り出す信号除去フィルタ５を介して電源配線１ａに接続するようにしている。すなわち、その他のモジュール４では、電源配線１ａとのインタフェース部分に信号除去フィルタ５を組み込んでもよい。
【００１５】
ここで、この実施の形態１では、電源電圧に信号成分を重畳する方式として、電源電圧に信号電圧を加算する形で重畳する例を説明する。この場合には、一対のモジュール２，３は、理解を容易にするため、一方が送信側であり、他方が受信側であるとすれば、その電源配線１ａとのインタフェース部分は、例えば図２、図３に示すように構成することができる。なお、図２は、送信側モジュールの構成例を示す図である。図３は、受信側モジュールの構成例を示す図である。
【００１６】
図２に示すように、送信側のモジュールは、電源配線１ａとのインタフェース部分に、信号除去フィルタ６と電圧加算部７とが並列に設けられている。信号除去フィルタ６は、電源配線１ａから信号成分を除去して電源電圧のみを取り出し、内部回路に供給するとともに、電圧加算部７に与える。電圧加算部７は、内部回路から送られてくる送信信号の電圧を信号除去フィルタ６から入力する電源電圧に加算して電源配線１ａ上に送出する。
【００１７】
また、図３に示すように、受信側のモジュールは、電源配線１ａとのインタフェース部分に、信号除去フィルタ８と信号検出部９とが並列に設けられている。信号除去フィルタ８は、電源配線１ａから信号成分を除去して電源電圧のみを取り出し、内部回路に供給するとともに、信号検出部９に与える。信号検出部９は、電源配線１ａの電圧から信号除去フィルタ８から入力する電源電圧に減算して信号電圧を取り出し、内部回路に与える。
【００１８】
そして、図４は、図１〜図３に示す信号除去フィルタの構成例を示す図である。信号除去フィルタ５，６，８は、それぞれ同様に構成することができる。端的には、例えば図４に示すように、ツェナーダイオード１０によって電源電圧に加算された信号電圧を切り落とす構成とすることができる。
【００１９】
以上の構成によれば、図５に示すような動作が行われる。なお、図５は、図１に示す半導体装置の動作を説明する波形図である。図５において、送信側のモジュールでは、内部回路から送られてくる信号電圧（ａ）を電源電圧（ｂ）に加算して電源配線１ａに送出するので、電源配線１ａには、（ｃ）に示すような電圧信号が伝送される。受信側のモジュールでは、電源配線１ａ上の伝送電圧信号（ｃ）から電源電圧（ｂ）と信号電圧（ａ）とを分離し、それぞれを内部回路に与える。その過程で、電源配線１ａを信号配線として利用しないその他のモジュールでは、電源配線１ａ上の伝送電圧信号（ｃ）から信号電圧（ａ）を除去して電源電圧（ｂ）のみを取り出し、内部回路に与える。
【００２０】
このように、実施の形態１によれば、半導体チップ上の複数モジュール内に定めた一対のモジュールに、信号電圧を電源電圧に加算して電源配線上に送出し、電源配線上の伝送電圧信号から電源電圧を減算して信号電圧を取り出す機構を設け、電源配線を信号配線として利用できるようにしたので、信号配線数を簡便な方法で減らすことができる。
【００２１】
実施の形態２．
図６は、この発明の実施の形態２による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。なお、図６では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００２２】
すなわち、図６に示すように、この実施の形態２による半導体装置では、図１（実施の形態１）に示した構成において、相互間で交互に通信を行う１対のモジュール２，３に代えて１対のモジュール１１，１２が設けられ、また、除去フィルタ５に代えて除去フィルタ１３が設けられている。
【００２３】
この実施の形態２では、電源電圧に信号成分を重畳する方式として、電源電圧に信号電圧を変調して重畳する例を説明する。なお、変調方式としては、この実施の形態２では、ＡＭ変調（振幅変調）方式やＦＭ変調（周波数変調）方式を例に挙げるが、その他の変調方式も採用可能である。
【００２４】
この場合には、一対のモジュール１１，１２は、理解を容易にするため、一方が送信側であり、他方が受信側であるとすれば、その電源配線１ａとのインタフェース部分は、例えば図７、図８に示すように構成することができる。なお、図７は、電源配線１ａで通信を行うモジュール（送信側モジュール）の構成例を示す図である。図８は、電源配線１ａで通信を行うモジュール（受信側モジュール）の構成例を示す図である。
【００２５】
図７に示すように、送信側のモジュールは、電源配線１ａとのインタフェース部分に、信号除去フィルタ１４と変調部１５とが並列に設けられている。信号除去フィルタ１４は、電源配線１ａから信号成分を除去して電源電圧のみを取り出し、内部回路に供給するとともに、変調部１５に与える。変調部１５は、信号除去フィルタ６から入力する電源電圧を基準レベルとして内部回路から送られてくる信号電圧を所定の変調方式（ここでは、ＡＭ変調方式またはＦＭ変調方式）で変調し電源配線１ａ上に送出する。
【００２６】
また、図８に示すように、受信側のモジュールは、電源配線１ａとのインタフェース部分に、信号除去フィルタ１６と復調部１７とが並列に設けられている。信号除去フィルタ１６は、電源配線１ａから信号成分を除去して電源電圧のみを取り出し、内部回路に供給するとともに、復調部１７に与える。復調部１７は、電源配線１ａ上の変調信号から信号除去フィルタ１６から入力する電源電圧を減算して変調成分を取り出し、あるいは、電源配線１ａ上の変調信号を例えば図９に示すようなＣＲ回路で構成されるＨＰＦ（ハイパスフィルタ）１７ａに通して変調成分を取り出し、それを対応した方式で復調して信号電圧を取り出し、内部回路に与える。なお、ＨＰＦ１７ａとしては、ＣＲフィルタの他に、例えばディジタルフィルタなども採用可能である。
【００２７】
そして、図１０は、図６〜図８に示す信号除去フィルタの構成例を示す図である。信号除去フィルタ１３，１４，１６は、それぞれ同様に構成することができる。端的には、例えば図１０に示すように、ＬＣ回路で構成されるＬＰＦ（ロウパスフィルタ）１８によって電源電圧に重畳された変調成分を除去する構成とすることができる。なお、ＬＰＦ１８としては、ＬＣフィルタの他に、例えばディジタルフィルタなども採用可能である。
【００２８】
以上の構成によれば、図１１または図１２に示すような動作が行われる。なお、図１１は、変調方式としてＡＭ方式を採用する場合の図６に示す半導体装置の動作を説明する波形図である。図１２は、変調方式としてＦＭ方式を採用する場合の図６に示す半導体装置の動作を説明する波形図である。
【００２９】
図１１において、送信側のモジュールでは、内部回路から送られてくる信号電圧（ａ）を電源電圧（ｂ）を基準レベルとしてＡＭ変調して電源配線１ａに送出するので、電源配線１ａには、（ｃ）に示すようなＡＭ信号が伝送される。受信側のモジュールでは、電源配線１ａ上のＡＭ信号（ｃ）から電源電圧（ｂ）とＡＭ変調成分とを分離し、そのＡＭ変調成分から信号電圧（ａ）を復調し、電源電圧（ｂ）と信号電圧（ａ）とをそれぞれ内部回路に与える。その過程で、電源配線１ａを信号配線として利用しないその他のモジュールでは、電源配線１ａ上の伝送ＡＭ信号（ｃ）からＡＭ変調成分を除去して電源電圧（ｂ）のみを取り出し、内部回路に与える。
【００３０】
また、図１２において、送信側のモジュールでは、内部回路から送られてくる信号電圧（ａ）を電源電圧（ｂ）を基準レベルとしてＦＭ変調して電源配線１ａに送出するので、電源配線１ａには（ｃ）に示すようなＦＭ信号が伝送される。受信側のモジュールでは、電源配線１ａ上のＦＭ信号（ｃ）から電源電圧（ｂ）とＦＭ変調成分とを分離し、そのＦＭ変調成分から信号電圧（ａ）を生成し、電源電圧（ｂ）と信号電圧（ａ）とをそれぞれ内部回路に与える。その過程で、電源配線１ａを信号配線として利用しないその他のモジュールでは、電源配線１ａ上の伝送ＦＭ信号（ｃ）からＦＭ変調成分を除去して電源電圧（ｂ）のみを取り出し、内部回路に与える。
【００３１】
このように、実施の形態２によれば、半導体チップ上の複数モジュール内に定めた一対のモジュールに、信号電圧を変調して電源電圧に重畳して電源配線上に送出し、電源配線上の伝送変調信号から電源電圧を除去し、変調信号成分から信号電圧を復調する機構を設け、電源配線を信号配線として利用できるようにしたので、信号配線数を簡便な方法で減らすことができる。
【００３２】
実施の形態３．
図１３は、この発明の実施の形態３による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。なお、図１３では、図６（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。この実施の形態３では、電源配線を複数のモジュールが通信に利用する場合の一例（その１）が示されている。
【００３３】
すなわち、図１３に示すように、この実施の形態３による半導体装置では、図６（実施の形態２）に示した構成において、相互間で交互に通信を行う１対のモジュール１１，１２に代えて、相互間で交互に通信を行う対モジュールの複数組（図１３では、対モジュール１９，２０と、対モジュール２１，２２の２組）が設けられている。
【００３４】
対モジュール１９，２０と、対モジュール２１，２２とは、理解を容易にするため、一方が送信側であり、他方が受信側であるとすれば、送信側のモジュールは、図７に示したインタフェース部分を有し、受信側のモジュールは、図８に示したインタフェース部分を有している。
【００３５】
以上の構成によれば、図１４または図１５に示すような動作が行われる。なお、図１４は、変調方式としてＡＭ方式＋時分割多重を採用する場合の図１３に示す半導体装置の動作を説明する波形図である。図１５は、変調方式としてＡＭ方式＋周波数多重を採用する場合の図１３に示す半導体装置の動作を説明する波形図である。
【００３６】
図１４において、各対モジュールは、送受信するタイムスロットが割り当てられ、その割り当てられたタイムスロットにて送受信を行う。図１４に示す例では、対モジュールが対モジュール１９，２０と対モジュール２１，２２との２組であるので、送受信するタイムスロットが交互に割り当てられている。このように、対モジュール１９，２０の通信Ａと対モジュール２１，２２の通信Ｂとが時分割で行われる。通信信号が無いときは、該当するタイムスロットは空きスロットとなる。なお、この時分割多重方式は、実施の形態１にて説明した方法、つまり電源電圧に信号電圧を加算して重畳する方法による場合にも同様に適用できることは言うまでもない。
【００３７】
次に、図１５において、各対モジュールは、送信側のモジュールが互い異なる周波数を用いて任意のタイミングで電源配線１ａ上に伝送ＦＭ信号を送出し、受信側のモジュールが周波数を識別して受信する。図１５に示す例では、対モジュールが対モジュール１９，２０と対モジュール２１，２２との２組であるので、電源配線１ａ上の伝送変調信号は、対モジュール１９，２０の通信Ａのデータ“１００１１１０”と対モジュール２１，２２の通信Ｂのデータ“０１００１００”とが重なった波形になるが、互いに異なる周波数を用いた周波数多重であるので、通信Ａのデータ“１００１１１０”と通信Ｂのデータ“０１００１００”とが確実に対応する受信側のモジュールに取り込まれる。
【００３８】
要するに、対モジュールの複数組が所定の変調方式を用いて相互間で通信を行う場合に採用できる通信パターンは、変調方式×多重化方式の数だけ存在するので、その中から任意の１つを選択することになる。実施の形態２による方法の例で言えば、採用できる通信パターンは、ＡＭ方式＋時分割多重、ＡＭ方式＋周波数多重、ＦＭ方式＋時分割多重、ＦＭ方式＋周波数多重の４つであり、図１４と図１５では、その中のＡＭ方式を用いる２つを例示した。
【００３９】
このように、実施の形態３によれば、電源配線を利用して送受信する対モジュールの複数組を配置することができるので、一層、信号配線数を減らすことが可能となる。
【００４０】
実施の形態４．
図１６は、この発明の実施の形態４による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。なお、図１６では、図６（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。この実施の形態４では、電源配線を複数のモジュールが通信に利用する場合の一例（その２）が示されている。
【００４１】
すなわち、図１６に示すように、この実施の形態４による半導体装置では、図６（実施の形態２）に示した構成において、相互間で交互に通信を行う対モジュールの複数組（図１３では、対モジュール１９，２０と、対モジュール２１，２２の２組）に代えて、電源配線１ａを通信に利用する複数のモジュール（図１６では、モジュール２４，２５，２６，２７）が設けられている。
【００４２】
電源配線１ａを通信に利用するモジュール２４〜２７は、この実施の形態４では、それぞれ、電源配線１ａ上の電源電圧に宛て先を定めた信号成分を重畳して送出する機構と、電源配線１ａ上の伝送信号を前記電源電圧とそれに重畳される信号成分とを分離し、分離した信号成分が自モジュール宛てであるときそれを取り込む機構とを備えている。
【００４３】
この構成によれば、複数のモジュールが任意の２モジュール間で電源配線１ａを利用したいわゆるプロトコル通信を行うことができる。なお、送信側のモジュールが送信信号を電源電圧に重畳する方法は、図１６では、実施の形態２にて説明した方法、つまり信号電圧を所定方式で変調して電源電圧に重畳する方法であるが、実施の形態１にて説明した信号電圧を加算して重畳する方法による場合にも同様に適用できることは言うまでもない。
【００４４】
このように、実施の形態４によれば、電源配線を利用して送受信する複数のモジュールを配置することができるので、一層、信号配線数を減らすことが可能となる。
【００４５】
実施の形態５．
図１７は、この発明の実施の形態５による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。なお、図１７では、図６（実施の形態２）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態５に関わる部分を中心に説明する。この実施の形態５では、電源配線を複数のモジュールが通信に利用する場合の一例（その３）が示されている。
【００４６】
すなわち、図１７に示すように、この実施の形態５による半導体装置では、図６（実施の形態２）に示した構成において、電源配線１ａが信号除去フィルタ２９によって電源セグメント３１と電源セグメント３２とに分割されている。対のモジュール１９，２０は、電源セグメント３１に接続され、対のモジュール２１，２２は、電源セグメント３２に接続されている。
【００４７】
信号除去フィルタ２９は、図１７に示す例では、信号除去フィルタ１３と同様に、ＬＰＦで構成されている。つまり、電源セグメント３１と電源セグメント３２とは、電源電圧は同じであるが、電源セグメント３１上の電源電圧に重畳される信号成分は、電源セグメント３２側には伝わらず、電源セグメント３２上の電源電圧に重畳される信号成分は、電源セグメント３１側には伝わらず、それぞれ、異なる通信路となる電源配線を構成している。
【００４８】
図１８は、図１７に示す半導体装置の動作を説明する波形図である。したがって、図１８（ａ）（ｂ）に示すように、対のモジュール１９，２０が電源セグメント３１を利用して行う通信Ａと、対のモジュール２１，２２が電源セグメント３２を利用して行う通信Ｂとは、任意のタイミングで並行して行えるようになる。
【００４９】
なお、送信側のモジュールが送信信号を電源電圧に重畳する方法は、図１７では、実施の形態２にて説明した方法、つまり信号電圧を所定方式で変調して電源電圧に重畳する方法であるが、実施の形態１にて説明した信号電圧を加算して重畳する方法による場合にも同様に適用できることは言うまでもない。この場合には、信号除去フィルタ２９は、信号除去フィルタ５と同様に、ツェナーダイオードで構成されることになる。
【００５０】
また、実施の形態４にて説明したプロトコル通信の方法も、電源セグメント３１と電源セグメント３２とにおいて、同様に適用できることは言うまでもない。
【００５１】
このように、実施の形態５によれば、電源配線を利用して送受信する複数のモジュールを配置することができるので、一層、信号配線数を減らすことが可能となる。
【００５２】
実施の形態６．
この実施の形態６では、その他の変形態様をまとめて説明する。
【００５３】
（１）半導体チップでは、全モジュールで、あるいは、大部分のモジュールで共通に用いる信号（例えばリセット信号や動作モード信号など）が存在する。この発明によれば、電源配線を利用したいわゆる同報通信を行うことでそれらを実現することができる。
【００５４】
すなわち、半導体チップ内で同一の電源配線に複数のモジュールが並列に接続される場合に、前記複数のモジュールのうち、少なくとも所定数のモジュールに、それぞれ、電源配線上の伝送信号を電源電圧とそれに重畳される同報信号成分とに分離し、分離した同報信号成分を取り込む機構を設けることで、容易に実現することができる。
【００５５】
これによれば、チップ全体などで用いる信号を伝達するグローバルな配線の数を削減できるので、配線性の向上が図れる。
【００５６】
（２）以上説明した各実施の形態では、同一チップ内で電源配線を通信に利用する例を説明したが、それらの事項はチップ間の通信にも適用することができる。
【００５７】
すなわち、実施の形態１〜３の適用では、同一の電源配線を共用する半導体チップを含む複数の半導体チップを搭載する半導体装置において、前記同一の電源配線を共用する半導体チップでは、一の半導体チップ上の１つのモジュールと他の一の半導体チップ上の１つのモジュールとが対のモジュールとなり、前記電源配線上の電源電圧に信号成分を重畳して相互間で通信を行う機構を備えることで実現することができる。
【００５８】
また、実施の形態４の適用では、同一の電源配線を共用する半導体チップを含む複数の半導体チップを搭載する半導体装置において、前記同一の電源配線を共用する半導体チップでは、一の半導体チップ上の所定数のモジュールと他の一の半導体チップ上の所定数のモジュールとが、それぞれ、前記電源配線上の電源電圧に宛て先を定めた信号成分を重畳して送出する機構と、前記電源配線上の伝送信号を前記電源電圧とそれに重畳される信号成分とに分離し、分離した信号成分が自モジュール宛てであるときそれを取り込む機構とを備えることで実現することができる。
【００５９】
これによれば、チップ内の信号配線数を減らすことができるのに加えて、チップ外へのピン数を削減することもできる。
【００６０】
（３）以上説明した各実施の形態では、同一チップ内で電源配線を通信に利用する例を説明したが、それらの事項は、逆に、信号配線を利用して動作電源を供給することにも適用することができる。
【００６１】
すなわち、１以上の半導体チップを搭載する半導体装置において、半導体チップ内のモジュール間または半導体チップ間を接続する信号配線を用いて動作電源を供給する機構を備えることで実現することができる。
【００６２】
これによれば、電源配線数を削減することができ、また、電源配線無しの半導体チップも実現することができる。
【産業上の利用可能性】
【００６３】
以上のように、この発明にかかる半導体装置は、電源配線や信号配線を低減するのに有用である。
【図面の簡単な説明】
【００６４】
【図１】この発明の実施の形態１による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。
【図２】図１に示す電源配線で通信を行うモジュール（送信側モジュール）の構成例を示す図である。
【図３】図１に示す電源配線で通信を行うモジュール（受信側モジュール）の構成例を示す図である。
【図４】図１〜図３に示す信号除去フィルタの構成例を示す図である。
【図５】図１に示す半導体装置の動作を説明する波形図である。
【図６】この発明の実施の形態２による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。
【図７】図６に示す電源配線で通信を行うモジュール（送信側モジュール）の構成例を示す図である。
【図８】図６に示す電源配線で通信を行うモジュール（受信側モジュール）の構成例を示す図である。
【図９】図８に示す復調部が備えるＨＰＦの構成例を示す図である。
【図１０】図６〜図８に示す信号除去フィルタの構成例を示す図である。
【図１１】図６に示す半導体装置の動作（その１）を説明する波形図である。
【図１２】図６に示す半導体装置の動作（その２）を説明する波形図である。
【図１３】この発明の実施の形態３による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。
【図１４】図１３に示す半導体装置の動作（その１）を説明する波形図である。
【図１５】図１３に示す半導体装置の動作（その２）を説明する波形図である。
【図１６】この発明の実施の形態４による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。
【図１７】この発明の実施の形態５による半導体装置における電源配線を信号配線として利用する機構の構成を示すブロック図である。
【図１８】図１７に示す半導体装置の動作を説明する波形図である。
【符号の説明】
【００６５】
１ａ  正極側の電源配線
１ｂ  負極側の電源配線
２，３  電源配線で通信を行う対のモジュール
４  電源配線で通信を行わないその他のモジュール
５，６，８  信号除去フィルタ
７  電圧加算部
９  信号検出部
１０  信号除去フィルタ５，６，８としてのツェナーダイオード
１１，１２  電源配線で通信を行うモジュール
１３，１４，１６  信号除去フィルタ
１５  変調部
１７  復調部
１７ａ  復調部が備えるＨＰＦとしてのＣＲフィルタ
１８  信号除去フィルタ１３，１４，１６としてのＬＰＦであるＬＣフィルタ
１９，２０  電源配線で通信を行う対のモジュール
２１，２２  電源配線で通信を行う対のモジュール
２４〜２７  電源配線で通信を行うモジュール
２９  信号除去フィルタ
３１，３２  電源セグメント
【図１】
2007134409.tif 000003
【図２】
2007134409.tif 000004
【図３】
2007134409.tif 000005
【図４】
2007134409.tif 000006
【図５】
2007134409.tif 000007
【図６】
2007134409.tif 000008
【図７】
2007134409.tif 000009
【図８】
2007134409.tif 000010
【図９】
2007134409.tif 000011
【図１０】
2007134409.tif 000012
【図１１】
2007134409.tif 000013
【図１２】
2007134409.tif 000014
【図１３】
2007134409.tif 000015
【図１４】
2007134409.tif 000016
【図１５】
2007134409.tif 000017
【図１６】
2007134409.tif 000018
【図１７】
2007134409.tif 000019
【図１８】
2007134409.tif 000020