(57)【要約】【課題】  実装スペースを抑えることで、小型且つ薄型の電子機器に搭載することができると共に、実装処理が容易で、安定した検出精度を維持することが可能な磁気センサデバイスを提供することである。【解決手段】  磁気センサデバイス１１を構成するシリコンチップ１２の片面にホール素子とアンプ回路とからなる磁気センサ回路と、半田バンプ１５によって形成された外部接続用の突起状電極１６とを設け、前記突起状電極１６を介して表面実装可能とした。【選択図】      図１
2007005339.tif 000002
【特許請求の範囲】
【請求項１】
シリコンチップの片面に磁気センサ回路と外部接続用の突起状電極とが直接形成され、前記突起状電極を介して表面実装されることを特徴とする磁気センサデバイス。
【請求項２】
前記シリコンチップは、前記磁気センサ回路と略同じ面積に形成される請求項１記載の磁気センサデバイス。
【請求項３】
前記磁気センサ回路が、ホール素子とアンプ回路とからなり、前記シリコンチップ上に薄膜成形される請求項１又は２記載の磁気センサデバイス。
【請求項４】
前記突起状電極が、前記シリコンチップ上に形成される半田バンプである請求項１記載の磁気センサデバイス。
【請求項５】
前記シリコンチップが、ウェハレベルチップサイズパッケージによって形成される請求項１記載の磁気センサデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型で薄型の電子機器等に搭載可能な表面実装型の磁気センサデバイスに関するものである。
【背景技術】
【０００２】
従来の磁気センサデバイス１は、図５に示すように、プラスチックパッケージ２の中に図示しない各種の構成からなる磁気センサ回路が形成され、この磁気センサ回路に通じる外部接続用のリード電極３が前記プラスチックパッケージ２の側面から突出した構造になっているものが多い（特許文献１参照）。このような磁気センサデバイス１は、前記リード電極３を一端に有する複数のリードフレーム（図示せず）と、これらのリードフレーム上に実装される磁気センサ回路と、この磁気センサ回路が実装されたリードフレームを封止するプラスチックパッケージ２とによって形成されている。前記磁気センサ回路は、ホール素子や磁気抵抗素子等の磁気を検出するための素子と、これらの素子から検出された磁気を電気信号に変換して増幅するアンプＩＣとによって構成されている。
【０００３】
また、前記磁気センサデバイスを実装する際は、実装するマザーボード等に設けられている電極部に対応させて前記リード電極３の一端を折り曲げるなどして接触させた後、半田部材を介して接合している。
【特許文献１】特開平９−９０００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来構造の磁気センサデバイス１にあっては、磁気センサ回路が形成されたリードフレームの上を樹脂モールドした後、プラスチックで封止する構造となっているため、前記プラスチックパッケージ２の幅や厚みが増し、実装スペースに制限を有していた。また、前記リード電極３においては、プラスチックパッケージ２から平面方向に突出しているため、マザーボード等に実装する際に、前記プラスチックパッケージ２の周囲に一定の実装スペースを確保しなければならない。このため、前記磁気センサデバイス１やその他の周辺デバイスの実装数が多くなるにしたがって、マザーボードのサイズが大きくなるといった問題があり、小型化が図られない。
【０００５】
また、前記磁気センサデバイス１の製造は、磁気センサ回路の構成に応じてリードフレームを形成する工程、このリードフレーム上に磁気センサ回路を実装する工程、前記リードフレーム上を樹脂モールドによってパッケージする工程等を経て行われている。このように、複数の工程を有するため、製造工数の増加とそれに伴い製造コストが高くなるといった問題も有していた。
【０００６】
そこで、本発明の目的は、実装スペースを抑えることで、小型且つ薄型の電子機器に搭載することができると共に、実装処理が容易で、安定した検出精度を維持することが可能な磁気センサデバイスを提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の磁気センサデバイスは、シリコンチップの片面に磁気センサ回路と外部接続用の突起状電極とが直接形成され、前記突起状電極を介して表面実装されることを特徴とする。
【発明の効果】
【０００８】
本発明に係る磁気センサデバイスによれば、シリコンチップ上に磁気センサ回路が直接形成されると共に、この磁気センサ回路が形成された面に突起状電極が設けられる構造となっているため、前記シリコンチップの周囲に半田等による実装スペースをとる必要がなくなる。これによって、実装スペースを大幅に削減させることが可能となる。また、前記シリコンチップがそのままパッケージを構成しているため、従来の磁気センサデバイスのようなプラスチックパッケージが不要となる。このため、前記シリコンチップが磁気センサ回路を構成するだけのサイズに形成すればよいので、デバイスサイズも最小限に抑えることができる。
【０００９】
また、前記シリコンチップ上に形成される突起状電極が半田バンプとして形成されているため、マザーボード上に直接載置して、そのままリフロー処理を行うことができる。このため、表面実装を容易且つ確実に行うことができる。
【００１０】
また、前記磁気センサ回路及び半田バンプの形成がシリコンウェハの段階で一括して行うことができるので、一定品質の特性を備えた磁気センサデバイスを大量且つ安価に製造することができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面に基づいて本発明に係る磁気センサデバイスの実施形態を詳細に説明する。
【００１２】
図１乃至図３は、本発明に係る磁気センサデバイス１１の構造を示したものである。この磁気センサデバイス１１は、従来のプラスチックパッケージに相当する部分がシリコンウェハからダイシングされたシリコンチップ１２によって構成されている。また、外部接続用の突起状電極１６は、前記シリコンチップ１２上に形成される磁気センサ回路１３と同一面上に半田バンプ１５として形成されている。なお、本実施形態の磁気センサデバイス１１は、磁気を検出する素子にホール素子が用いられ、突起状電極１６には電源供給系のＶｄｄ，Ｖｓｓと、検出電圧を出力するＯｕｔ１，Ｏｕｔ２を備えたものとなっている。
【００１３】
前記シリコンチップ１２は、数インチ径のシリコンウェハからダイシングによって１ｍｍ角以下、厚みが約０．５ｍｍ程度の小片に分割されたものの一つであり、フォトリソグラフィー工程からエッチング工程を経て、磁気センサ回路１３が形成される配線パターン２１が形成される。そして、前記配線パターン２１が形成されたシリコンチップ１２上には、薄い内部樹脂層２２を介して接続パターン１８及び電極パッド部１４が形成される。この接続パターン１８及び電極パッド部１４は、前記配線パターン２１と同様にフォトリソグラフィー工程からエッチング工程を経て形成され、スルーホール１７を介して前記配線パターン２１との導通が図られる。前記電極パッド部１４上には前記半田バンプ１５が形成され、この半田バンプ１５を除いて外部樹脂層２３が形成される。なお、図２に示されるシリコンチップ１２の中央に記されている十字マーク２０は、磁気センサデバイス１１の中心部を表すもので、前記突起状電極１６の形成や実装する際の位置決め用の目印となっている。
【００１４】
前記磁気センサ回路１３は、ホール素子と、このホール素子で検出された磁気レベルを電気信号に変換して増幅するアンプＩＣなど（実際の素子配置は省略する）によって構成され、前記シリコンチップ１２に形成された配線パターン２１上に印刷あるいは蒸着等によって薄膜形成される。
【００１５】
また、前記半田バンプ１５は、前記電極パッド部１４の所定位置にフラックスを供給した後、ボール状の半田を搭載し、リフロー処理を行って形成される。図４は、前記リフロー処理によって、前記半田バンプ１５がシリコンチップ１２の下面側に半球状に突出した状態を示したものである。なお、前記半田バンプ１５の形成は、前記リフロー処理の他に、電解メッキ、真空蒸着、転写等によっても行うことができる。
【００１６】
前記シリコンチップ１２に形成される配線パターン２１、磁気センサ回路１３、半田バンプ１５は、数インチ径のシリコンウェハ上に半導体プロセスによって複数形成された後、所定のチップサイズにダイシングされる。このようにしてダイシングされた個々のシリコンチップ１２は、そのままの形状で表面実装型の磁気センサデバイス１１となる。この磁気センサデバイス１１は、ウェハレベルチップサイズパッケージ（ＷＬＣＳＰ）として形成される。このＷＬＣＳＰにおいては、前述したように、シリコンチップがそのまま磁気センサ回路のベースとなり、突起状電極１６がシリコンチップ１２の下面に形成されているので、前記シリコンチップ１２のサイズを磁気センサ回路の形成領域と略同じサイズまで最小化することができる。
【００１７】
前記構造の磁気センサデバイス１１の実装は、図４に示したように、マザーボード１９上の所定位置に前記半田バンプ１５の形成面を下にして載置し、そのままリフロー処理することで容易に半田実装を行うことができる。なお、このときのリフロー処理における設定温度は、シリコンチップ１２及びこのシリコンチップ１２に実装されている磁気センサ回路１３に影響を及ぼさないような２００〜２５０℃の範囲で設定するのが好ましい。
【００１８】
以上説明したように、本実施形態の磁気センサデバイス１１は、従来のリードフレームをベースにした磁気センサデバイスとは異なり、シリコンチップをそのままベースにして構成されているため、数インチ径のシリコンウェハから一括製造が可能となり、安定した品質の磁気センサデバイスを大量且つ安価に提供することができる。
【００１９】
また、突起状電極１６が前記磁気センサ回路１３の形成されているシリコンチップ１２上に形成されると共に、半田バンプ１５によって形成されているので、平面方向及び高さ方向における実装スペースの大幅な削減化が図られることになる。これによって、近年小型化及び高機能化が進む携帯電話機に搭載することが可能となり、特に、操作画面の開閉検出などに適している。
【００２０】
なお、本実施形態では、磁気検出素子としてホール素子を用いたが、検出対象の磁場の強度や目的に応じて半導体あるいは強磁性体からなる磁気抵抗素子やファラデー素子のような磁気光学素子等を前記実施形態と同様にシリコンチップ１２に直接形成することができる。また、前記磁気検出素子の種類やこの磁気検出素子と共に内蔵されるＩＣ等の構成に応じて、シリコンチップ１２のサイズや突起状電極１６の配設数が異なるが、前記実施形態と同様にシリコンチップ１２の裏面に半田バンプ１５を設けることによって、実装スペースの削減化が図られると共に、表面実装に不可欠なリフロー処理に適した構成とすることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る磁気センサデバイスの斜視図である。
【図２】上記磁気センサデバイスを半田バンプ形成面からみた平面図である。
【図３】上記磁気センサデバイスの突起状電極の要部断面図である。
【図４】上記磁気センサデバイスを実装したときの状態を示す図である。
【図５】従来の磁気センサデバイスの斜視図である。
【符号の説明】
【００２２】
１１  磁気センサデバイス
１２  シリコンチップ
１３  磁気センサ回路
１４  電極パッド部
１５  半田バンプ
１６  突起状電極
１９  マザーボード
２１  配線パターン
【図１】
2007005339.tif 000003
【図２】
2007005339.tif 000004
【図３】
2007005339.tif 000005
【図４】
2007005339.tif 000006
【図５】
2007005339.tif 000007