(57)【要約】【課題】フラッシュメモリー及びその使用方法を提供することを目的とする。【解決手段】フラッシュメモリーの使用方法は、（ａ）シングルチップフラッシュメモリーを提供するステップと、（ｂ）前記フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、（ｃ）前記フラッシュメモリーにある、前記不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、（ｄ）前記利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置に分割するステップと、を備えてなる。【選択図】図１
2007287223.tif 000002
【特許請求の範囲】
【請求項１】
予定容量を有するシングルチップフラッシュメモリーであり、
特定容量及び損壊したフォーマットマークを有し、確実にデータを記憶できない不良ブロックと、
データを記憶するための第１の記憶装置を提供する第１のロジックブロックと、
データを記憶するための、該第１の記憶装置と異なった容量を備える第２の記憶装置を提供する第２のロジックブロックと、
を備えてなるフラッシュメモリー。
【請求項２】
前記特定容量は前記予定容量の１０％を超えることを特徴とする請求項１に記載のシングルチップフラッシュメモリー。
【請求項３】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、ｐとｑは皆自然数であることを特徴とする請求項１に記載のシングルチップフラッシュメモリー。
【請求項４】
前記ｐは前記ｑより大きいことを特徴とする請求項３に記載のシングルチップフラッシュメモリー。
【請求項５】
前記第１の記憶装置と前記第２の記憶装置は内部応用プログラムによって互いにデータを書き込んであうことを特徴とする請求項１に記載のシングルチップフラッシュメモリー。
【請求項６】
前記第１の記憶装置と前記第２の記憶装置はライトプロテクトであることを特徴とする請求項１に記載のシングルチップフラッシュメモリー。
【請求項７】
予定容量を有するシングルチップフラッシュメモリーであり、
特定容量及び損壊したフォーマットマークを有し、確実にデータを記憶できない不良ブロックと、
データを記憶するための第１の記憶装置を提供する第１のロジックブロックと、
データを記憶するための、該第１の記憶装置と異なった容量を備える第２の記憶装置を提供する第２のロジックブロックと、
データを記憶するための、該第１の記憶装置と該第２の記憶装置と異なった容量を備える第３の記憶装置を提供する第３のロジックブロックと、
を備えてなるフラッシュメモリー。
【請求項８】
前記特定容量は前記予定容量の１０％を超えることを特徴とする請求項７に記載のシングルチップフラッシュメモリー。
【請求項９】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、前記第３の記憶装置の容量は２ｒバイトであり、ｐとｑとｒは皆自然数であることを特徴とする請求項７に記載のシングルチップフラッシュメモリー。
【請求項１０】
前記ｐは前記ｑより大きくて、前記ｑは前記ｒより大きいことを特徴とする請求項９に記載のシングルチップフラッシュメモリー。
【請求項１１】
前記第１の記憶装置と前記第２の記憶装置と前記第３の記憶装置は内部応用プログラムによって互いにデータを書き込んであうことを特徴とする請求項７に記載のシングルチップフラッシュメモリー。
【請求項１２】
前記第１の記憶装置と前記第２の記憶装置と前記第３の記憶装置はライトプロテクトであることを特徴とする請求項７に記載のシングルチップフラッシュメモリー。
【請求項１３】
シングルチップフラッシュメモリーを提供するステップと、
前記フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、
前記フラッシュメモリーにある、前記不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、
前記利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置に分割するステップと、
を備えてなるフラッシュメモリーの使用方法。
【請求項１４】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、ｐとｑは皆自然数であることを特徴とする請求項１３に記載のフラッシュメモリーの使用方法。
【請求項１５】
前記ｐは前記ｑより大きいことを特徴とする請求項１４に記載のフラッシュメモリーの使用方法。
【請求項１６】
シングルチップフラッシュメモリーを提供するステップと、
前記フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、
前記フラッシュメモリーにある、前記不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、
前記利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置と第３の記憶装置に分割するステップと、
を備えてなるフラッシュメモリーの使用方法。
【請求項１７】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、前記第３の記憶装置の容量は２ｒバイトであり、ｐとｑとｒは皆自然数であることを特徴とする請求項１６に記載のフラッシュメモリーの使用方法。
【請求項１８】
前記ｐは前記ｑより大きくて、前記ｑは前記ｒより大きいことを特徴とする請求項１７に記載のフラッシュメモリーの使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明はフラッシュメモリー及びその使用方法に関する。
【背景技術】
【０００２】
フラッシュメモリーとはＥＥＰＲＯＭの1種で、複数の記憶位置にあるデータの書込・消去が自由に行われるようにするものである。フラッシュメモリとは、形式的に書き込むのを繰り返すことができる記憶チップである。Ｒａｍｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙと違って、フラッシュメモリーにとって連続的にパワーを提供することによって記憶されたデータを保存するのは必要ではない。
【０００３】
一般に、ＥＥＰＲＯＭは一定の時間に一つの記憶位置へデータの書込・消去を許す。即ち、系統は一定の時間にフラッシュメモリーで色々な記憶位置へデータを書込・消去をする時、より優れた効率及び速度で働くことができる。全てのフラッシュメモリーとＥＥＰＲＯＭは一定の回数の消去で損耗になることがある。それはデータを記憶する充電記憶機構の回りにある絶縁酸化層が消耗されるからである。
【０００４】
フラッシュメモリーとは不揮発性メモリーで、つまりパワーによってシリコンチップに記憶されたデータを保存するのは必要ではないものである。そのほか、フラッシュメモリーも極めて短いアクセスタイム及び固体物理の耐震性を提供する。これらの特性は、フラッシュメモリーは、携帯電話やピーディーエーなど向きの電池装置に人気がある理由である。
【０００５】
一般に、フラッシュメモリー容量が数個ｋｂから数百のＭｂでもある。Ｔｏｓｈｉｂａ、ＳａｎＤｉｓｋはさらに、メモリ大容量化技術(MLC : Multi Level Cell)を採用して８ＧＢ（１ＧＢ）のデータを記憶できるＮＡＮＤフラッシュメモリーチップを発明した。そのＮＡＮＤフラッシュメモリーチップには、それぞれの単位が２ビットのデータを記憶できる。一方、２００５年９月、世界最大のＮＡＮＤフラッシュメモリー製造業者として、市場占有率が約４０％であるＳａｍｓｕｎｇ  Ｅｌｅｃｔｒｏｎｉｃｓは、世界第１の１６ＧＢのＮＡＮＤフラッシュメモリーチップを発明したことを公表した。この１６ＧＢのチップのおかげでｉＰｏｄ  ｎａｎｏが誕生した。ｉＰｏｄ  ｎａｎｏとは、２ＧＢ及び４ＧＢの容量があるフラッシュメモリーである。そのなかには、Ａｒｓ  Ｔｅｃｈｎｉｃａ及びＩｎｐｒｅｓｓ  Ｄｉｒｅｃｔのテストにしたがって、二つの１ＧＢのＴＯＳＨＩＢＡチップ及び二つの２ＧＢのＳａｍｓｕｎｇチップをそれぞれ使用する。今まで、ＮＡＮＤは現物値段が依然として高い。記憶装置の容量が次第に増えているので、容量が３２ＭＢ以下のフラッシュメモリーがもう採用されなくなる。その上、容量が６４ＭＢのフラッシュメモリーの利用もだんだんと消えてゆく。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、記憶装置は一般に記憶カード、ＵＳＢモバイルディスク、ＭＰ３プレーヤー、デジタルカメラ、携帯電話などに応用されていた。一般的に、単一の記憶装置チップは容量が６４Ｍ、１２８Ｍ、２５６Ｍ、５１２Ｍ、１Ｇ、２Ｇなどもある。しかし、記憶装置チップを製造する時、確実にデータを記憶できない不良ブロック（一般に一つのセッションの容量を含む）が起こりうる。この不良ブロックの起こった原因は損壊したフォーマットマークの物理欠陥からである。製造してきた１Ｇの容量の記憶装置チップは２００Ｍの容量の不良ブロックを有することもある。それはこんな記憶装置チップが１Ｇの容量の記憶装置として使用されることはできないわけである。
【０００７】
すると、上記の従来の問題を解消する新たなシングルチップフラッシュメモリー及びその使用方法を提供する課題が現れてきた。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、本願発明では次の技術的手段を講じている。すなわち、シングルチップフラッシュメモリーを提供することを目的にする。該フラッシュメモリーを、少なくとも二つの、容量が異なったロジック記憶装置に分割して、記憶装置の容量が最適に利用されるようにする。
【０００９】
上記目的を達成するための本発明に係る、予定容量を有するシングルチップフラッシュメモリーは、特定容量及び損壊したフォーマットマークを有し、確実にデータを記憶できない不良ブロックと、データを記憶するための第１の記憶装置を提供する第１のロジックブロックと、データを記憶するための、該第１の記憶装置と異なった容量を備える第２の記憶装置を提供する第２のロジックブロックと、を備えてなる。
【００１０】
前記特定容量は前記予定容量の１０％を超えることを特徴とする。
【００１１】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、ｐとｑは皆自然数であることを特徴とする。
【００１２】
前記ｐは前記ｑより大きいことを特徴とする。
【００１３】
前記第１の記憶装置と前記第２の記憶装置は内部応用プログラムによって互いにデータを書き込んであうことを特徴とする。
【００１４】
前記第１の記憶装置と前記第２の記憶装置はライトプロテクトであることを特徴とする。
【００１５】
上記目的を達成するための本発明に係る、予定容量を有するシングルチップフラッシュメモリーは、特定容量及び損壊したフォーマットマークを有し、確実にデータを記憶できない不良ブロックと、データを記憶するための第１の記憶装置を提供する第１のロジックブロックと、データを記憶するための、該第１の記憶装置と異なった容量を備える第２の記憶装置を提供する第２のロジックブロックと、データを記憶するための、該第１の記憶装置と該第２の記憶装置と異なった容量を備える第３の記憶装置を提供する第３のロジックブロックと、を備えてなる。
【００１６】
前記特定容量は前記予定容量の１０％を超えることを特徴とする。
【００１７】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、前記第３の記憶装置の容量は２ｒバイトであり、ｐとｑとｒは皆自然数であることを特徴とする。
【００１８】
前記ｐは前記ｑより大きくて、前記ｑは前記ｒより大きいことを特徴とする。
【００１９】
前記第１の記憶装置と前記第２の記憶装置と前記第３の記憶装置は内部応用プログラムによって互いにデータを書き込んであうことを特徴とする。
【００２０】
前記第１の記憶装置と前記第２の記憶装置と前記第３の記憶装置はライトプロテクトであることを特徴とする。
【００２１】
上記目的を達成するための本発明に係る、フラッシュメモリーの使用方法は、シングルチップフラッシュメモリーを提供するステップと、前記フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、前記フラッシュメモリーにある、前記不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、前記利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置に分割するステップと、を備えてなる。
【００２２】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、ｐとｑは皆自然数であることを特徴とする。
【００２３】
前記ｐは前記ｑより大きいことを特徴とする。
【００２４】
上記目的を達成するための本発明に係る、フラッシュメモリーの使用方法は、シングルチップフラッシュメモリーを提供するステップと、前記フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、前記フラッシュメモリーにある、前記不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、前記利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置と第３の記憶装置に分割するステップと、を備えてなる。
【００２５】
前記第１の記憶装置の容量は２ｐバイトであり、前記第２の記憶装置の容量は２ｑバイトであり、前記第３の記憶装置の容量は２ｒバイトであり、ｐとｑとｒは皆自然数であることを特徴とする。
【００２６】
前記ｐは前記ｑより大きくて、前記ｑは前記ｒより大きいことを特徴とする。
【００２７】
本願発明のその他の利点及び特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【発明を実施するための最良の形態】
【００２８】
以下、本願発明の好ましい実施の形態を、図面を参照しつつ具体的に説明する。図１は本発明の第１の実施の形態に係るフラッシュメモリーを示すブロック図である。図１において、シングルチップフラッシュメモリーは、損壊したフォーマットマークを有して確実にデータを記憶できない不良ブロック１２と、データを記憶するための第１の記憶装置１３１を提供する第１のロジックブロック１３と、データを記憶するための第２の記憶装置１４１を提供する第２のロジックブロック１４と、を備えてなる。第２の記憶装置１４１は第１の記憶装置１３１と異なった容量を備えている。
【００２９】
実際的に、フラッシュメモリーの容量は６４Ｍ、１２８Ｍ、２５６Ｍ、５１２Ｍ、１Ｇ、２Ｇなどもある。この第１の実施の形態において、フラッシュメモリー１１の容量は１Ｇである。それに、フラッシュメモリー１１の容量は容量が２５６Ｍである不良ブロック１２も含んでいる。そのほか、第１の記憶装置１３１、第２の記憶装置１４１の容量は６４Ｍ、１２８Ｍ、２５６Ｍ、５１２Ｍ、１Ｇなどもある。即ち、第２の記憶装置１４１は、第１の記憶装置１３１と異なった容量を備えて、第１の記憶装置１３１より小さい容量を備えている。第１の記憶装置１３１の容量は５１２Ｍであれば、第２の記憶装置１４１は２５６Ｍでもよい。その中、フラッシュメモリー１１が２５６Ｍの不良ブロック１２を含んでいる場合においても、フラッシュメモリー１１の残りの記憶空間を、二つの、容量が異なったロジック記憶装置に分割することによって、記憶装置の容量が最適に利用されるようにできる。明らかに、第１の記憶装置１３１と第２の記憶装置１４１は自分内部の応用プログラム１３２又は１４２によって、互いにデータを書き込んであうことができる。さらに、くぼんだ第１の制御部１５によって第１の記憶装置１３１のデータを暗号化（Ｅｎｃｒｙｐｔｉｏｎ）してライトプロテクトすることができ、くぼんだ第２の制御部１６によって第２の記憶装置１４１のデータを暗号化してライトプロテクトすることができる。したがって、第１の記憶装置１３１と第２の記憶装置１４１は、互いに制限することなく、それぞれに正常に働ける。
【００３０】
上記のフラッシュメモリーは本発明の方法によって製造されることもできる。図２は本発明の第１の実施の形態に係るフラッシュメモリーの使用方法を示すフローチャートである。このフラッシュメモリーの使用方法は、（ａ）シングルチップフラッシュメモリーを提供するステップと、（ｂ）該フラッシュメモリーをフォーマットし、確実にデータを記憶できないブロックを不良ブロックにマークするステップと、（ｃ）該フラッシュメモリーにある、該不良ブロックを含まない利用可能な記憶装置の容量を計算するステップと、（ｄ）該利用可能な記憶装置を、異なった容量を備える第１の記憶装置と第２の記憶装置に分割するステップと、を備えてなる。実際に、図１に示した実施の形態のように、１Ｇの容量のフラッシュメモリーができたら、相当のその容量は多くの不良ブロックに占められる。従来、多くの不良ブロックを含む１Ｇのフラッシュメモリーは大分捨てられた、又はフォーマットされて５１２Ｍのメモリーになった。しかし、本発明によって、こんな欠陥のあるメモリーが最適に利用されるようにする。
【００３１】
図３は本発明の第２の実施の形態に係るフラッシュメモリーを示すブロック図である。シングルチップフラッシュメモリー１１は、１２８Ｍの特定容量及び損壊したフォーマットマークを有している不良ブロック１２を含む。そのうえ、フラッシュメモリーは、データを記憶するための、５１２Ｍの容量の第１の記憶装置１３１を提供する第１のロジックブロック１３と、データを記憶するための、２５６Ｍの容量の第２の記憶装置１４１を提供する第２のロジックブロック１４と、データを記憶するための、１２８Ｍの容量の第３の記憶装置１７１を提供する第３のロジックブロック１７と、を備えてなる。その中、第１のロジックブロック１３、第２のロジックブロック１４及び第３のロジックブロック１７は皆、互いに異なった容量を有している。同様に、第１の記憶装置１３１と第２の記憶装置１４１と第３の記憶装置１７１は自分内部の応用プログラムによって、互いにデータを書き込んであうことができる。したがって、第１の記憶装置１３１と第２の記憶装置１４１と第３の記憶装置１７１は、互いに制限することなく、それぞれに正常に働ける。実際に、本発明の使用方法はさらに図４のように示した。図４は本発明の第２の実施の形態に係るフラッシュメモリーの使用方法を示すフローチャートである。特に、この方法は欠陥があるフラッシュメモリーに対して使用される。ステップ（ａ）において、シングルチップフラッシュメモリーを提供して、該フラッシュメモリーをフォーマットして、それに確実にデータを記憶できないブロックを不良ブロックにマークする。したがって、利用可能な容量がすくなくなる。ステップ（ｂ）において、該フラッシュメモリーの不良ブロックの利用可能な容量を計算する。利用可能な容量値を獲得した後、利用可能な容量を複数の二進法のブロックに分割する。例えば、図３は本発明の第２の実施の形態に係るフラッシュメモリーを示すブロック図である。図３において、１Ｇの容量のフラッシュメモリーは約１２８Ｍの容量の不良ブロックを有している。不良ブロックを控除して、残りの利用可能な容量は５１２Ｍ＋２５６Ｍ＋１２８Ｍに分けることができる。したがって、フラッシュメモリー１１は、５１２Ｍの容量の第１の記憶装置１３と、２５６Ｍの容量の第２の記憶装置１４と、１２８Ｍの容量の第３の記憶装置１７と、を含んでいる。明らかに、本発明によって、フラッシュメモリーの、不良ブロックがない利用可能な記憶空間を、複数の二進法のブロックに分割することができる。約１９２Ｍの容量の不良ブロックを有している１Ｇのフラッシュメモリーであれば、利用可能な記憶空間を５１２Ｍ、２５６Ｍ及び６４Ｍのような三つのロジックブロックに分割して利用する。即ち、欠陥があるフラッシュメモリーに対して、不良ブロックに対応してフラッシュメモリーを複数の二進法のロジックブロックに分割することによってフラッシュメモリーの容量が最適に利用されるようにする。
【００３２】
以上のように構成された本発明はフラッシュメモリー及びその使用方法である。技術の特徴は、フラッシュメモリーを少なくとも二つの、容量が異なったロジックブロックに分割することによってフラッシュメモリーの容量が最適に利用されるようにする。したがって、欠陥があるフラッシュメモリーの容量は最適に利用されるようになる。従来の欠点を改善して機能を増進できる。ビジベス、工業にはかなり価値があるとも言える。
【００３３】
上記実施例は本願発明の技術的手段をより具体的に説明するために挙げたもので、本願発明の技術的思想は決してこれに限定されるものでなく、添付クレームの範囲を逸脱しない限り、当業者による単純な設計変更、付加などはいずれも本願発明の技術的範囲に属する。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施の形態に係るフラッシュメモリーを示すブロック図である。
【図２】本発明の第１の実施の形態に係るフラッシュメモリーの使用方法を示すフローチャートである。
【図３】本発明の第２の実施の形態に係るフラッシュメモリーを示すブロック図である。
【図４】本発明の第２の実施の形態に係るフラッシュメモリーの使用方法を示すフローチャートである。
【符号の説明】
【００３５】
１１      フラッシュメモリー
１２      不良ブロック
１３      第１のロジックブロック
１３１    第１の記憶装置
１３２    応用プログラム
１４      第２のロジックブロック
１４１    第２の記憶装置
１４２    応用プログラム
１５      くぼんだ第１の制御部
１６      くぼんだ第２の制御部
１７      第３のロジックブロック
１７１    第３の記憶装置
【図１】
2007287223.tif 000003
【図２】
2007287223.tif 000004
【図３】
2007287223.tif 000005
【図４】
2007287223.tif 000006