(57)【要約】【課題】キャパシタを備えた薄膜デバイスにおいて、キャパシタにおける一対の電極を構成する一対の導体層の相対的な位置関係の変化に起因するキャパシタの特性のばらつきを抑制する。【解決手段】薄膜デバイス１は、基板２と、基板２の上に設けられたキャパシタ３を備えている。キャパシタ３は、下部導体層１０と、一部が下部導体層１０の上に配置された誘電体膜２０と、誘電体膜２０の上に配置された上部導体層３０とを有している。下部導体層１０は、上面と、側面と、これらによって形成される角部を有している。上部導体層３０は、誘電体膜２０を介して下部導体層１０の上面に対向する下面を有する上部電極部分３０ａを有している。上部導体層３０の上方から見たときに、上部電極部分３０ａの下面の外縁は、下部導体層１０の上面の外縁に接することなく、その内側に配置されている。【選択図】図１
2007134587.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタを備えた薄膜デバイスであって、
前記キャパシタは、下部導体層と、一部が前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、
前記下部導体層は、上面と、側面と、これら上面および側面によって形成される角部とを有し、
前記角部において、前記下部導体層の上面と前記下部導体層の側面とのなす角度は鈍角であり、
前記誘電体膜は、前記下部導体層の厚みよりも小さい厚みを有すると共に、前記下部導体層の上面、側面および角部に接し、
前記上部導体層は、前記誘電体膜を介して前記下部導体層の上面に対向する下面を有し、キャパシタにおける一方の電極として機能する上部電極部分と、前記上部電極部分から側方に延び、前記誘電体膜を介して前記下部導体層の上面、側面および角部に対向する下面を有し、信号伝送路として機能する伝送路部分とを有し、
前記伝送路部分の幅は前記上部電極部分の幅よりも小さく、
前記上部導体層の上方から見たときに、前記上部電極部分の下面の外縁は、前記下部導体層の上面の外縁に接することなく、その内側に配置されていることを特徴とする薄膜デバイス。
【請求項２】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項１記載の薄膜デバイス。
【請求項３】
キャパシタを備えた薄膜デバイスであって、
前記キャパシタは、下部導体層と、一部が前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、
前記下部導体層は、キャパシタにおける一方の電極として機能する下部電極部分を有し、
前記下部電極部分は、上面と、側面と、これら上面および側面によって形成される角部とを有し、
前記角部において、前記下部電極部分の上面と前記下部電極部分の側面とのなす角度は鈍角であり、
前記誘電体膜は、前記下部電極部分の厚みよりも小さい厚みを有すると共に、前記下部電極部分の上面、側面および角部に接し、
前記上部導体層は、前記誘電体膜を介して前記下部電極部分の上面、側面および角部に対向する下面を有し、
前記上部導体層の上方から見たときに、前記下部電極部分の上面の外縁は、前記上部導体層の下面の外縁に接することなく、その内側に配置されていることを特徴とする薄膜デバイス。
【請求項４】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項３記載の薄膜デバイス。
【請求項５】
キャパシタを備え、前記キャパシタは、下部導体層と、一部が前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、前記下部導体層は、上面と、側面と、これら上面および側面によって形成される角部とを有し、前記誘電体膜は、前記下部導体層の厚みよりも小さい厚みを有すると共に、前記下部導体層の上面、側面および角部に接し、前記上部導体層は、前記誘電体膜を介して前記下部導体層の上面に対向する下面を有し、キャパシタにおける一方の電極として機能する上部電極部分と、前記上部電極部分から側方に延び、前記誘電体膜を介して前記下部導体層の上面、側面および角部に対向する下面を有し、信号伝送路として機能する伝送路部分とを有し、前記伝送路部分の幅は前記上部電極部分の幅よりも小さく、前記上部導体層の上方から見たときに、前記上部電極部分の下面の外縁は、前記下部導体層の上面の外縁に接することなく、その内側に配置されている薄膜デバイスを製造する方法であって、
前記下部導体層の角部において、前記下部導体層の上面と前記下部導体層の側面とのなす角度が鈍角となるように、前記下部導体層を形成する工程と、
前記誘電体膜を形成する工程と、
前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項６】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項５記載の薄膜デバイスの製造方法。
【請求項７】
キャパシタを備え、前記キャパシタは、下部導体層と、一部が前記下部導体層の上に配置された誘電体膜と、前記誘電体膜の上に配置された上部導体層とを有し、前記下部導体層は、キャパシタにおける一方の電極として機能する下部電極部分を有し、前記下部電極部分は、上面と、側面と、これら上面および側面によって形成される角部とを有し、前記誘電体膜は、前記下部電極部分の厚みよりも小さい厚みを有すると共に、前記下部電極部分の上面、側面および角部に接し、前記上部導体層は、前記誘電体膜を介して前記下部電極部分の上面、側面および角部に対向する下面を有し、前記上部導体層の上方から見たときに、前記下部電極部分の上面の外縁は、前記上部導体層の下面の外縁に接することなく、その内側に配置されている薄膜デバイスを製造する方法であって、
前記下部電極部分の角部において、前記下部電極部分の上面と前記下部電極部分の側面とのなす角度が鈍角になるように、前記下部導体層を形成する工程と、
前記誘電体膜を形成する工程と、
前記上部導体層を形成する工程と
を備えたことを特徴とする薄膜デバイスの製造方法。
【請求項８】
前記誘電体膜の厚みは、０．０２〜１μｍの範囲内であることを特徴とする請求項７記載の薄膜デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを備えた薄膜デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機等の高周波電子機器の小型化・薄型化の要求に伴い、高周波電子機器に搭載される電子部品の小型化、低背化が求められている。電子部品には、キャパシタを備えたものがある。キャパシタは、一般的には、誘電体層と、この誘電体層を挟むように配置された一対の導体層とを有している。
【０００３】
キャパシタを備えた電子部品では、小型化、低背化のためには、一対の導体層が誘電体層を介して対向する領域の面積の縮小とキャパシタを構成する層の数の縮小が重要である。従来は、主に、誘電体層を構成する誘電体材料として誘電率の大きい材料を用いたり、誘電体層の厚みを小さくしたりすることによって、上記領域の面積の縮小とキャパシタを構成する層の数の縮小が図られていた。
【０００４】
従来、キャパシタを備えた電子部品としては、例えば特許文献１ないし３に記載されているような薄膜キャパシタが知られている。この薄膜キャパシタは、薄膜形成技術を用いて基板上に順に成膜された下部電極層、誘電体層、上部電極層を有している。この薄膜キャパシタのように、薄膜形成技術を用いて形成された電子部品を、本出願では薄膜デバイスと呼ぶ。
【０００５】
また、特許文献４には、薄膜形成技術を用いて形成された容量素子を含む回路基板が記載されている。
【０００６】
ところで、キャパシタを備えた薄膜デバイスにおいて、下部電極層の上面と側面とによって形成される角部に誘電体層を介して上部電極層が対向する構造の場合には、誘電体層のうち角部の近傍の部分の厚みが、誘電体層のうち下部電極層の上面の上に配置された部分の厚みに比べて小さくなりやすい。そのため、上記構造の薄膜デバイスでは、キャパシタの短絡不良や耐電圧の低下が発生しやすくなるという問題点がある。
【０００７】
特許文献２には、上記の問題点を解消する方法として、下部電極層の端部をテーパ面とする方法と、下部電極層とその周囲に配置された絶縁体層の上面を平坦化し、その上に誘電体層と上部電極層を順に形成する成膜する方法とが記載されている。
【０００８】
また、特許文献３には、下部電極層の上に誘電体層を介して導通用金属膜を形成し、この導通用金属膜の上に、選択めっき法によって上部電極層を形成する技術が記載されている。また、特許文献３には、下部電極層の外周部に形成される段差部において導通用金属膜が極めて薄くなったり途切れたりすることを防止するために、導通用金属膜の形成後に、段差部の近傍に、導通用金属膜を完全に導通状態にするためのめっき部を形成する技術が記載されている。
【０００９】
また、特許文献４には、下部電極層の上面と側面とによって形成される角部の近傍において誘電体層が薄くなって下部電極層と上部電極層とが短絡することを防止するために、角部の近傍において誘電体層の上に樹脂絶縁物を形成した後に上部電極層を形成する技術が記載されている。
【００１０】
【特許文献１】特開２００３−３４７１５５号公報
【特許文献２】特開２００３−１７３６６号公報
【特許文献３】特開昭６３−１０５１３号公報
【特許文献４】特開平９−３１２４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
キャパシタを備えた薄膜デバイスでは、薄膜形成技術を用いて誘電体層を形成するので、誘電体層の厚みを小さくでき、その結果、薄膜デバイスを低背化することが可能になる。
【００１２】
ところで、キャパシタを備えた薄膜デバイスにおいて、下部電極層と上部電極層が誘電体層を介して対向する領域の面積は、キャパシタンスを決めるパラメータの一つである。そのため、下部電極層と上部電極層の相対的な位置関係が変化すると上記領域の面積が変化するような構造の薄膜デバイスでは、薄膜デバイスの製造過程で下部電極層と上部電極層の相対的な位置関係が変化すると、キャパシタンスが変化してしまうという問題点がある。
【００１３】
また、キャパシタを備えた薄膜デバイスにおいて、上部電極層の上方から見たときに下部電極層の上面の外縁と上部電極層の下面の外縁とが接するように、下部電極層と上部電極層との位置関係が設定されている場合には、上述のように下部電極層と上部電極層の相対的な位置関係の変化によってキャパシタンスが変化するという問題点に加え、以下のような問題点がある。すなわち、この場合には、薄膜デバイスの製造過程で下部電極層と上部電極層の相対的な位置関係が変化すると、上部電極層の下面の外縁が、下部電極層の上面の外縁の外側に配置されたり、逆に下部電極層の上面の外縁の内側に配置されたりする場合が生じる。すると、上部電極層が、下部電極層の上面と側面とによって形成される角部に誘電体層を介して対向したり対向しなかったりすることが起こり得る。ここで、下部電極層の上面と側面とによって形成される角部に誘電体層を介して上部電極層が対向する場合には、前述のように、キャパシタの短絡不良や耐電圧の低下が発生しやすくなる。従って、上部電極層の上方から見たときに下部電極層の上面の外縁と上部電極層の下面の外縁とが接するように、下部電極層と上部電極層との位置関係が設定されている場合には、下部電極層と上部電極層の相対的な位置関係の変化に起因して、キャパシタの特性のばらつきが大きくなるという問題点がある。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャパシタを備えた薄膜デバイスであって、キャパシタにおける一対の電極を構成する一対の導体層の相対的な位置関係の変化に起因するキャパシタの特性のばらつきを抑制できるようにした薄膜デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の第１の薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、一部が下部導体層の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有している。下部導体層は、上面と、側面と、これら上面および側面によって形成される角部とを有している。角部において、下部導体層の上面と下部導体層の側面とのなす角度は鈍角である。誘電体膜は、下部導体層の厚みよりも小さい厚みを有すると共に、下部導体層の上面、側面および角部に接している。上部導体層は、誘電体膜を介して下部導体層の上面に対向する下面を有し、キャパシタにおける一方の電極として機能する上部電極部分と、上部電極部分から側方に延び、誘電体膜を介して下部導体層の上面、側面および角部に対向する下面を有し、信号伝送路として機能する伝送路部分とを有している。伝送路部分の幅は上部電極部分の幅よりも小さく、上部導体層の上方から見たときに、上部電極部分の下面の外縁は、下部導体層の上面の外縁に接することなく、その内側に配置されている。
【００１６】
本発明の第１の薄膜デバイスでは、上部導体層の上方から見たときに、上部電極部分の下面の外縁は、下部導体層の上面の外縁に接することなく、その内側に配置されている。そのため、下部導体層と上部電極部分の相対的な位置関係がある程度変化しても、下部導体層と上部電極部分が誘電体膜を介して対向する領域の面積が変化することはない。
【００１７】
本発明の第２の薄膜デバイスは、キャパシタを備え、キャパシタは、下部導体層と、一部が下部導体層の上に配置された誘電体膜と、誘電体膜の上に配置された上部導体層とを有している。下部導体層は、キャパシタにおける一方の電極として機能する下部電極部分を有している。下部電極部分は、上面と、側面と、これら上面および側面によって形成される角部とを有し、角部において、下部電極部分の上面と下部電極部分の側面とのなす角度は鈍角である。誘電体膜は、下部電極部分の厚みよりも小さい厚みを有すると共に、下部電極部分の上面、側面および角部に接している。上部導体層は、誘電体膜を介して下部電極部分の上面、側面および角部に対向する下面を有している。上部導体層の上方から見たときに、下部電極部分の上面の外縁は、上部導体層の下面の外縁に接することなく、その内側に配置されている。
【００１８】
本発明の第２の薄膜デバイスでは、上部導体層の上方から見たときに、下部電極部分の上面の外縁は、上部導体層の下面の外縁に接することなく、その内側に配置されている。そのため、下部電極部分と上部導体層の相対的な位置関係がある程度変化しても、下部電極部分と上部導体層が誘電体膜を介して対向する領域の面積が変化することはない。
【００１９】
本発明の第１または第２の薄膜デバイスにおいて、誘電体膜の厚みは、０．０２〜１μｍの範囲内であってもよい。
【００２０】
本発明の第１の薄膜デバイスの製造方法は、
下部導体層の角部において、下部導体層の上面と下部導体層の側面とのなす角度が鈍角となるように、下部導体層を形成する工程と、
誘電体膜を形成する工程と、
上部導体層を形成する工程とを備えている。
【００２１】
本発明の第１の薄膜デバイスの製造方法では、上部導体層の上方から見たときに、上部電極部分の下面の外縁は、下部導体層の上面の外縁に接することなく、その内側に配置される。そのため、下部導体層と上部電極部分の相対的な位置関係がある程度変化しても、下部導体層と上部電極部分が誘電体膜を介して対向する領域の面積が変化することはない。
【００２２】
本発明の第２の薄膜デバイスの製造方法は、
下部電極部分の角部において、下部電極部分の上面と下部電極部分の側面とのなす角度が鈍角になるように、下部導体層を形成する工程と、
誘電体膜を形成する工程と、
上部導体層を形成する工程とを備えている。
【００２３】
本発明の第２の薄膜デバイスの製造方法では、上部導体層の上方から見たときに、下部電極部分の上面の外縁は、上部導体層の下面の外縁に接することなく、その内側に配置される。そのため、下部電極部分と上部導体層の相対的な位置関係がある程度変化しても、下部電極部分と上部導体層が誘電体膜を介して対向する領域の面積が変化することはない。
【００２４】
本発明の第１または第２の薄膜デバイスの製造方法において、誘電体膜の厚みは、０．０２〜１μｍの範囲内であってもよい。
【発明の効果】
【００２５】
本発明の第１の薄膜デバイスまたは第１の薄膜デバイスの製造方法によれば、上部導体層の上方から見たときに、上部電極部分の下面の外縁は、下部導体層の上面の外縁に接することなく、その内側に配置される。そのため、下部導体層と上部電極部分の相対的な位置関係がある程度変化しても、下部導体層と上部電極部分が誘電体膜を介して対向する領域の面積が変化することはない。従って、本発明によれば、キャパシタにおける一対の電極を構成する一対の導体層の相対的な位置関係の変化に起因するキャパシタの特性のばらつきを抑制することができるという効果を奏する。
【００２６】
本発明の第２の薄膜デバイスまたは第２の薄膜デバイスの製造方法によれば、上部導体層の上方から見たときに、下部電極部分の上面の外縁は、上部導体層の下面の外縁に接することなく、その内側に配置される。そのため、下部電極部分と上部導体層の相対的な位置関係がある程度変化しても、下部電極部分と上部導体層が誘電体膜を介して対向する領域の面積が変化することはない。従って、本発明によれば、キャパシタにおける一対の電極を構成する一対の導体層の相対的な位置関係の変化に起因するキャパシタの特性のばらつきを抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、図１および図２を参照して、本発明の第１の実施の形態に係る薄膜デバイスについて説明する。図２は、本実施の形態に係る薄膜デバイスの平面図である。図１は、図２のＡ−Ａ線断面図である。図１に示したように、本実施の形態に係る薄膜デバイス１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、一部が下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。
【００２８】
下部導体層１０は、キャパシタ３における一方の電極として機能する下部電極部分１０ａと、下部電極部分１０ａから側方に延び、信号伝送路として機能する下部伝送路部分１０ｂとを有している。また、下部導体層１０は、上面と、側面と、これら上面および側面によって形成される角部とを有している。下部導体層１０の角部において、下部導体層１０の上面と側面とのなす角は鈍角である。
【００２９】
上部導体層３０は、キャパシタ３における他方の電極として機能する上部電極部分３０ａと、上部電極部分３０ａから側方に延び、信号伝送路として機能する上部伝送路部分３０ｂとを有している。上部電極部分３０ａは、誘電体膜２０を介して下部導体層１０の上面に対向する下面を有している。上部伝送路部分３０ｂは、誘電体膜２０を介して下部導体層１０の上面、側面および角部に対向する下面を有している。
【００３０】
下部電極部分１０ａと上部電極部分３０ａは、いずれも、例えば四角錐台形状をなしている。上部導体層３０の上方から見たときに、上部電極部分３０ａの下面の外縁は、下部導体層１０の上面の外縁に接することなく、その内側に配置されている。下部伝送路部分１０ｂの幅は、下部電極部分１０ａの幅より小さく、上部伝送路部分３０ｂの幅は、上部電極部分３０ａの幅よりも小さい。ここで、伝送路部分１０ｂ，３０ｂの幅とは、伝送路部分１０ｂ，３０ｂが延びる方向に直交する方向についての伝送路部分１０ｂ，３０ｂの長さを言う。
【００３１】
誘電体膜２０は、下部導体層１０の上面および側面ならびに基板２の上面を覆うように配置され、下部導体層１０の上面、側面および角部に接している。また、誘電体膜２０は、下部導体層１０の厚みよりも小さい厚みを有している。
【００３２】
基板２は、絶縁材料（誘電体材料）によって構成されている。基板２を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。基板２を構成する絶縁材料としては、例えばＡｌ２Ｏ３を用いることができる。
【００３３】
下部導体層１０と上部導体層３０は、Ｃｕ等の導電材料によって構成されている。誘電体膜２０は誘電体材料によって構成されている。誘電体膜２０を構成する誘電体材料は、無機材料であることが好ましい。誘電体膜２０を構成する誘電体材料としては、例えば、Ａｌ２Ｏ３、Ｓｉ４Ｎ３またはＳｉＯ２を用いることができる。
【００３４】
誘電体膜２０の厚みは、０．０２〜１μｍの範囲内であることが好ましく、０．０５〜０．５μｍの範囲内であることがより好ましい。下部導体層１０の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層３０の厚みは、５〜１０μｍの範囲内であることが好ましい。
【００３５】
ここで、下部導体層１０および上部導体層３０の厚みが上記の範囲内であることが好ましい理由について説明する。本実施の形態に係る薄膜デバイスは、例えば、無線ＬＡＮ（ローカルエリアネットワーク）用や携帯電話機用のバンドパスフィルタに利用される。無線ＬＡＮでは、２．５ＧＨｚ帯の周波数帯が使用されている。この周波数帯における通過損失を考慮すると、下部導体層１０および上部導体層３０の厚みは３μｍ以上であることが必要となる。すなわち、下部導体層１０および上部導体層３０の厚みが３μｍ未満の場合には、通過損失が大きくなりすぎる。また、携帯電話機では、８００ＭＨｚ〜１．９５ＧＨｚの周波数帯域が使用される。この周波数帯域のうちの特に低周波側でのノイズの抑制やバンドパスフィルタの減衰特性の向上のためには、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが必要となる。そのため、下部導体層１０および上部導体層３０の厚みは５μｍ以上であることが好ましい。一方、下部導体層１０および上部導体層３０が厚すぎると、下部導体層１０および上部導体層３０の各上面の表面粗さが大きくなって、下部導体層１０および上部導体層３０の表皮抵抗が増大する。あるいは、下部導体層１０および上部導体層３０の各上面の表面粗さを低減するための平坦化処理の工程が必要になり、その平坦化処理のための手間がかかる。従って、実用的には、下部導体層１０および上部導体層３０の厚みは１０μｍ以下であることが好ましい。
【００３６】
本実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚは、誘電体膜２０の厚み以下であることが好ましい。なお、最大高さ粗さＲｚは、表面粗さを表すパラメータの１つであり、基準長さにおける輪郭曲線の山高さの最大値と谷深さの最大値との和と定義される。
【００３７】
次に、図３ないし図１０を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス１の製造方法は、それらに限定されるわけではない。
【００３８】
図３は、本実施の形態に係る薄膜デバイス１の製造方法における一工程を示す断面図である。薄膜デバイス１の製造方法では、まず、図３に示したように、例えばスパッタ法によって、基板２の上に、第１の電極膜１１と第２の電極膜１２を順に成膜する。これら電極膜１１，１２は、後に電気めっき法によってめっき膜を形成する際における電極として用いられると共に、下部導体層１０の一部を構成するものである。第１の電極膜１１の材料としては、例えばＴｉが用いられる。第１の電極膜１１の厚みは、例えば５ｎｍである。第２の電極膜１２の材料としては、例えばＣｕまたはＮｉが用いられる。第２の電極膜１２の厚みは、例えば１００ｎｍである。なお、電極膜１１，１２の代わりに、１層の電極膜を形成してもよい。
【００３９】
図４は、次の工程を示す。この工程では、まず、電極膜１２の上に、例えば８μｍの厚みのポジ型フォトレジスト層を形成する。次に、フォトマスク４２を用いて、フォトリソグラフィによってポジ型フォトレジスト層をパターニングして、フレーム４０を形成する。このフレーム４０は、形成すべき下部導体層１０の形状に対応した形状、すなわち、基板２に近づくに従って幅が大きくなる形状の溝部４１を有している。このフレーム４０の溝部４１の形状により、後述するめっき膜１３の上面および側面によって形成される角部において、めっき膜１３の上面と側面とのなす角が鈍角となる。
【００４０】
次に、図５に示したように、電極膜１１，１２を電極として用いて、電気めっき法によって、溝部４１内にめっき膜１３を形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば９〜１０μｍとする。
【００４１】
次に、図６に示したように、めっき膜１３の上面を平坦化する。このとき、めっき膜１３の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になることが好ましい。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、めっき膜１３の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、めっき膜１３の上面を平坦化することが好ましい。
【００４２】
本実施の形態における平坦化の処理は、めっき膜１３の上面を研磨することによって行われる。その場合の研磨方法としては、例えば化学機械研磨（以下、ＣＭＰと記す。）が用いられる。平坦化後のめっき膜１３の厚みは、例えば８μｍになるようにする。なお、めっき膜１３の上面の研磨方法は、ＣＭＰに限らず、バフ研磨、ラップ研磨、ダイス研磨等の他の研磨方法であってもよい。また、めっき膜１３の上面の平坦化の処理は、２種類以上の研磨方法を組み合わせて行ってもよい。なお、めっき膜１３の上面を平坦化しなくても、めっき膜１３の上面の最大高さ粗さＲｚが十分に小さくなる場合には、めっき膜１３の上面を研磨によって平坦化しなくてもよい。
【００４３】
なお、図５に示した工程において、めっき膜１３の厚みがフレーム４０の厚みよりも大きくなるようにめっき膜１３を形成した場合には、図６に示した工程において、めっき膜１３のうち、フレーム４０の溝部４１からはみ出した部分を研磨して、めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了してもよい。この場合には、めっき膜１３によって形成される下部導体層１０の厚みを正確に制御することが可能になる。また、フレーム４０の研磨量が多いと、砥石等の研磨部材の目詰まりが生じ、その結果、めっき膜１３の上面の平坦化が妨げられる場合がある。めっき膜１３の厚みがフレーム４０の厚みと一致した時点で研磨を終了することにより、このような不具合の発生を防止することができる。
【００４４】
次に、図７に示したように、フレーム４０を剥離する。次に、図８に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって、下部導体層１０が形成される。なお、電極膜１２の材料とめっき膜１３の材料が共にＣｕの場合には、電極膜１１，１２を除去するためのエッチングの際に、めっき膜１３の一部もエッチングされる。しかし、このエッチングの前後で、めっき膜１３の上面の表面粗さは、ほとんど変わらない。電極膜１２の材料がＮｉで、めっき膜１３の材料がＣｕの場合には、電極膜１１，１２を除去するためのエッチングでは、めっき膜１３がエッチングされない条件を選択する。図６に示した工程において、めっき膜１３の上面に対して平坦化処理が施されていることから、図８に示した工程によって形成される下部導体層１０の上面は平坦化されている。また、フレーム４０の溝部４１の形状により、下部導体層１０の上面および側面によって形成される角部において、下部導体層１０の上面と側面とがなす角は鈍角になっている。
【００４５】
次に、図９に示したように、例えばスパッタ法によって、下部導体層１０の上面および側面ならびに基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００４６】
次に、図１０に示したように、誘電体膜２０の上であって、この誘電体膜２０を介して、下部導体層１０の上面および側面ならびに基板２の上面に対向する位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、平坦化の処理を除いて、下部導体層１０の形成方法と同様である。すなわち、まず、誘電体膜２０の上に、電極膜３１，３２を、この順に成膜する。電極膜３１，３２の材料および厚みは、電極膜１１，１２と同様である。次に、電極膜３２の上に、例えば８μｍの厚みのポジ型フォトレジスト層を形成する。次に、フォトリソグラフィによってポジ型フォトレジスト層をパターニングして、図示しないフレームを形成する。このフレームは、形成すべき上部導体層３０の形状に対応した形状の溝部を有している。次に、電極膜３１，３２を電極として用いて、電気めっき法によって、溝部内にめっき膜３３を形成する。めっき膜３３の材料としては、例えばＣｕが用いられる。めっき膜３３の厚みは、例えば８μｍとする。次に、フレームを剥離する。次に、ドライエッチングまたはウェットエッチングによって、電極膜３１，３２のうち、めっき膜３３の下に存在している部分以外の部分を除去する。これにより、残った電極膜３１，３２およびめっき膜３３によって上部導体層３０が形成される。
【００４７】
本実施の形態では、上部導体層３０の上方から見たときに、上部電極部分３０ａの下面の外縁は、下部導体層１０の上面の外縁に接することなく、その内側に配置されている。そのため、下部導体層１０と上部電極部分３０ａの相対的な位置関係がある程度変化しても、下部導体層１０と上部電極部分３０ａが誘電体膜２０を介して対向する領域の面積が変化することはない。具体的には、上部電極部分３０ａの下面の外縁が下部導体層１０の上面の外縁に接するまでは、下部導体層１０と上部電極部分３０ａが誘電体膜２０を介して対向する領域の面積は、上部電極部分３０ａの下面の面積と等しい。従って、上部電極部分３０ａの下面の外縁が下部導体層１０の上面の外縁に接するまでは、下部導体層１０と上部電極部分３０ａの相対的な位置関係が変化しても、下部導体層１０と上部電極部分３０ａが誘電体膜２０を介して対向する領域の面積が変化することはない。なお、下部導体層１０と上部電極部分３０ａが誘電体膜２０を介して対向する領域の面積は、キャパシタ３のキャパシタンスを決めるパラメータの一つである。これらのことから、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因して、キャパシタ３のキャパシタンスが変化することを防止することができる。
【００４８】
また、本実施の形態では、上部電極部分３０ａの下面の外縁が下部導体層１０の上面の外縁に接するまでは、下部導体層１０と上部電極部分３０ａの相対的な位置関係が変化しても、上部電極部分３０ａが、下部導体層１０の上面と側面とによって形成される角部に誘電体膜２０を介して対向することがない。すなわち、上部電極部分３０ａが、下部導体層１０の角部に誘電体膜２０を介して対向したり対向しなかったりすることがない。従って、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因して、キャパシタ３の特性が変化することを防止することができる。
【００４９】
以上のことから、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因するキャパシタ３の特性のばらつきを抑制することができる。
【００５０】
また、本実施の形態によれば、下部導体層１０の上面および側面によって形成される角部において、下部導体層１０の上面と下部導体層１０の側面とのなす角度は鈍角である。そのため、本実施の形態によれば、下部導体層１０の角部の近傍における誘電体膜２０の厚みが小さくなることを防止することができる。従って、本実施の形態によれば、下部導体層１０の角部に誘電体膜２０を介して上部導体層３０が対向することに起因する、キャパシタ３の短絡不良や耐電圧の低下を抑制することができる。
【００５１】
なお、本実施の形態に係る薄膜デバイス１の製造方法では、電気めっき法を用いて下部導体層１０を形成している。しかし、本実施の形態に係る薄膜デバイス１において、下部導体層１０は、電気めっき法以外の方法を用いて形成されたものであってもよい。例えば、下部導体層１０は、スパッタ、蒸着等の物理気相成長法（以下、ＰＶＤ法と記す。）を用いて形成されたものであってもよい。電気めっき法を用いて下部導体層１０を形成する場合には、めっき浴の組成と電流密度を制御して析出粒の大きさを整えることが好ましい。また、電気めっき法を用いて下部導体層１０を形成した場合には、下部導体層１０の上面の表面粗さの経時的変化を抑制するために、下部導体層１０に熱処理を施して下部導体層１０を平衡状態にした後に、下部導体層１０の上に誘電体膜２０を成膜することが好ましい。ＰＶＤ法を用いて下部導体層１０を形成した場合には、下部導体層１０はほぼ平衡状態となっているため、下部導体層１０の熱処理は不要である。
【００５２】
また、本実施の形態において、誘電体膜２０を成膜する前に、逆スパッタ等を用いて、下部導体層１０の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下部導体層１０の表面を活性化して、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させてもよい。この場合、特に、同一の真空チャンバ内で、下部導体層１０の表面の誘電体膜２０に対する密着性を向上させる処理と誘電体膜２０を成膜する処理とを連続的に行うことにより、下部導体層１０と誘電体膜２０との密着性をより一層向上させることができる。
【００５３】
また、電極膜１１や電極膜３１を成膜する前においても、逆スパッタ等を用いて、電極膜１１または電極膜３１の下地の表面に存在する酸化物、有機物等の不要物質を除去すると共に、下地の表面の電極膜１１または電極膜３１に対する密着性を向上させてもよい。
【００５４】
なお、下部導体層１０を形成する工程や上部導体層３０を形成する工程において、電極膜のうち、めっき膜の下に存在している部分以外の部分を除去する方法としては、例えば逆スパッタが用いられる。この場合、逆スパッタの条件によっては、下部導体層１０や上部導体層３０や誘電体膜２０の上面を荒れさせてしまうおそれがある。これを防止する方法としては、ウェットエッチングによって電極膜を除去する方法や、逆スパッタによって電極膜を除去する場合には逆スパッタにおける出力や時間を調整する方法がある。また、例えばＣｕよりなるめっき膜の上に、電極膜には用いられていない材料（例えばＮｉ）よりなる膜を、例えばめっき法によって形成し、逆スパッタによって電極膜を選択的にエッチングしてもよい。また、例えばＣｕよりなるめっき膜の上に、例えばＣｕよりなるスパッタ膜を形成してもよい。この場合には、スパッタ膜における結晶粒径がめっき膜における結晶粒径よりも小さくなるので、逆スパッタによって下部導体層１０や上部導体層３０の上面が荒れることを防止することができる。
【００５５】
また、誘電体膜２０の成膜後、電極膜３１の形成前に逆スパッタを行う場合や、逆スパッタによって電極膜３１，３２を除去して上部導体層３０を形成する場合には、誘電体膜２０の厚みの減少や、誘電体膜２０の損傷を防止するために、出力、ガス流量、処理時間等の逆スパッタの条件を調整することが必要である。
【００５６】
［第２の実施の形態］
次に、図１１および図１２を参照して、本発明の第２の実施の形態に係る薄膜デバイスについて説明する。図１２は、本実施の形態に係る薄膜デバイスの平面図である。図１１は、図１２のＢ−Ｂ線断面図である。図１１に示したように、本実施の形態に係る薄膜デバイス５１は、基板２と、この基板２の上に設けられたキャパシタ３とを備えている。キャパシタ３は、基板２の上に配置された下部導体層１０と、一部が下部導体層１０の上に配置された誘電体膜２０と、この誘電体膜２０の上に配置された上部導体層３０とを有している。
【００５７】
下部導体層１０は、キャパシタ３における一方の電極として機能する下部電極部分１０ａと、下部電極部分１０ａから側方に延び、信号伝送路として機能する下部伝送路部分１０ｂとを有している。また、下部電極部分１０ａは、上面と、側面と、これら上面および側面によって形成される角部とを有している。下部電極部分１０ａの角部において、下部電極部分１０ａの上面と側面とのなす角は鈍角である。
【００５８】
上部導体層３０は、キャパシタ３における他方の電極として機能する上部電極部分３０ａと、上部電極部分３０ａから側方に延び、信号伝送路として機能する上部伝送路部分３０ｂとを有している。上部電極部分３０ａは、誘電体膜２０を介して下部電極部分１０ａの上面、側面および角部に対向する下面を有している。上部伝送路部分３０ｂは、誘電体膜２０を介して基板２に対向する下面を有している。
【００５９】
下部電極部分１０ａは、例えば四角錐台形状をなしている。上部電極部分３０ａは、下部電極部分１０ａを覆っているため、下部電極部分１０ａの外周面に対応した形状をなしている。本実施の形態に係る薄膜デバイス５１が第１の実施の形態に係る薄膜デバイス１と異なる点は、上部導体層３０の上方から見たときに、下部電極部分１０ａの上面の外縁が、上部導体層３０の下面の外縁に接することなく、その内側に配置されていることである。下部伝送路部分１０ｂの幅は、下部電極部分１０ａの幅より小さく、上部伝送路部分３０ｂの幅は、上部電極部分３０ａの幅よりも小さい。
【００６０】
誘電体膜２０は、下部導体層１０の上面および側面ならびに基板２の上面を覆うように配置され、下部電極部分１０ａの上面、側面および角部に接している。また、誘電体膜２０は、下部電極部分１０ａの厚みよりも小さい厚みを有している。
【００６１】
誘電体膜２０の厚みは、０．０２〜１μｍの範囲内であることが好ましく、０．０５〜０．５μｍの範囲内であることがより好ましい。下部導体層１０の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層３０の厚みは、５〜１０μｍの範囲内であることが好ましい。
【００６２】
本実施の形態において、下部導体層１０の上面の最大高さ粗さＲｚは、誘電体膜２０の厚み以下であることが好ましい。
【００６３】
次に、図１３ないし図１９を参照して、本実施の形態に係る薄膜デバイス５１の製造方法について説明する。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス５１の製造方法は、それらに限定されるわけではない。
【００６４】
本実施の形態に係る薄膜デバイス５１の製造方法では、図３に示したように、第１の電極膜１１と第２の電極膜１２を順に成膜する工程までは、第１の実施の形態と同様である。
【００６５】
図１３は、次の工程を示す。この工程では、まず、電極膜１２の上に、例えば８μｍの厚みのポジ型フォトレジスト層を形成する。次に、フォトマスク４２を用いて、フォトリソグラフィによってポジ型フォトレジスト層をパターニングして、フレーム４０を形成する。このフレーム４０は、形成すべき下部導体層１０の形状に対応した形状、すなわち、基板２に近づくに従って幅が大きくなる形状の溝部４１を有している。このフレーム４０の溝部４１の形状により、後述するめっき膜１３の上面および側面によって形成される角部において、めっき膜１３の上面と側面とのなす角が鈍角となる。
【００６６】
次に、図１４に示したように、電極膜１１，１２を電極として用いて、電気めっき法によって、溝部４１内にめっき膜１３を形成する。めっき膜１３の材料としては、例えばＣｕが用いられる。めっき膜１３の厚みは、例えば９〜１０μｍとする。
【００６７】
次に、図１５に示したように、めっき膜１３の上面を平坦化する。このとき、めっき膜１３の上面の最大高さ粗さＲｚが、後に形成される誘電体膜２０の厚み以下になることが好ましい。例えば、誘電体膜２０の厚みを０．１μｍとする場合には、めっき膜１３の上面の最大高さ粗さＲｚが０．１μｍ以下になるように、めっき膜１３の上面を平坦化することが好ましい。めっき膜１３の上面の研磨方法は、第１の実施の形態におけるめっき膜１３の上面の研磨方法と同様である。
【００６８】
次に、図１６に示したように、フレーム４０を剥離する。次に、図１７に示したように、ドライエッチングまたはウェットエッチングによって、電極膜１１，１２のうち、めっき膜１３の下に存在している部分以外の部分を除去する。これにより、残った電極膜１１，１２およびめっき膜１３によって、下部導体層１０が形成される。図１５に示した工程において、めっき膜１３の上面に対して平坦化処理が施されていることから、図１７に示した工程によって形成される下部導体層１０の上面は平坦化されている。また、フレーム４０の溝部４１の形状により、下部導体層１０の上面および側面によって形成される角部において、下部導体層１０の上面と側面とがなす角は鈍角になっている。
【００６９】
次に、図１８に示したように、例えばスパッタ法によって、下部導体層１０の上面および側面ならびに基板２の上面を覆うように、誘電体膜２０を成膜する。誘電体膜２０の厚みは、例えば０．１μｍとする。
【００７０】
次に、図１９に示したように、誘電体膜２０の上であって、この誘電体膜２０を介して、下部導体層１０の上面および側面ならびに基板２の上面に対向する位置に、上部導体層３０を形成する。上部導体層３０の形成方法は、平坦化の処理を除いて、下部導体層１０の形成方法と同様である。すなわち、まず、誘電体膜２０の上に、電極膜３１，３２を、この順に成膜する。電極膜３１，３２の材料および厚みは、電極膜１１，１２と同様である。次に、電極膜３２の上に、例えば８μｍの厚みのポジ型フォトレジスト層を形成する。次に、フォトリソグラフィによってポジ型フォトレジスト層をパターニングして、図示しないフレームを形成する。このフレームは、形成すべき上部導体層３０の形状に対応した形状の溝部を有している。次に、電極膜３１，３２を電極として用いて、電気めっき法によって、溝部内にめっき膜３３を形成する。めっき膜３３の材料としては、例えばＣｕが用いられる。めっき膜３３の厚みは、例えば８μｍとする。次に、フレームを剥離する。次に、ドライエッチングまたはウェットエッチングによって、電極膜３１，３２のうち、めっき膜３３の下に存在している部分以外の部分を除去する。これにより、残った電極膜３１，３２およびめっき膜３３によって上部導体層３０が形成される。
【００７１】
本実施の形態では、上部導体層３０の上方から見たときに、下部電極部分１０ａの上面の外縁は、上部導体層３０の下面の外縁に接することなく、その内側に配置されている。そのため、下部電極部分１０ａと上部導体層３０の相対的な位置関係がある程度変化しても、下部電極部分１０ａと上部導体層３０が誘電体膜２０を介して対向する領域の面積が変化することはない。具体的には、下部電極部分１０ａの上面の外縁が、上部導体層３０の下面の外縁に接するまでは、下部電極部分１０ａと上部導体層３０が誘電体膜２０を介して対向する領域の面積は、下部電極部分１０ａの上面の面積と等しい。従って、下部電極部分１０ａの上面の外縁が、上部導体層３０の下面の外縁に接するまでは、下部電極部分１０ａと上部導体層３０の相対的な位置関係が変化しても、下部電極部分１０ａと上部導体層３０が誘電体膜２０を介して対向する領域の面積が変化することはない。なお、下部電極部分１０ａと上部導体層３０が誘電体膜２０を介して対向する領域の面積は、キャパシタ３のキャパシタンスを決定するパラメータの一つである。これらのことから、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因して、キャパシタ３のキャパシタンスが変化することを防止することができる。
【００７２】
また、本実施の形態では、下部電極部分１０ａの上面の外縁が上部導体層３０の下面の外縁に接するまでは、下部電極部分１０ａと上部導体層３０の相対的な位置関係が変化しても、上部導体層３０が、下部電極部分１０ａの上面と側面とによって形成される角部に誘電体膜２０を介して常に対向している。すなわち、上部導体層３０が、下部電極部分１０ａの角部に誘電体膜２０を介して対向したり対向しなかったりすることがない。従って、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因して、キャパシタ３の特性が変化することを防止することができる。
【００７３】
以上のことから、本実施の形態によれば、下部導体層１０と上部導体層３０との相対的な位置関係の変化に起因するキャパシタ３の特性のばらつきを抑制することができる。
【００７４】
また、本実施の形態によれば、下部導体層１０の上面および側面によって形成される角部において、下部導体層１０の上面と下部導体層１０の側面とのなす角度は鈍角である。そのため、本実施の形態によれば、下部導体層１０の角部の近傍における誘電体膜２０の厚みが小さくなることを防止することができる。従って、本実施の形態によれば、下部導体層１０の角部に誘電体膜２０を介して上部導体層３０が対向することに起因する、キャパシタ３の短絡不良や耐電圧の低下を抑制することができる。
【００７５】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００７６】
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の薄膜デバイスでは、上部導体層３０の上に保護膜が設けられていてもよいし、上部導体層３０が露出していてもよい。また、上部導体層３０の上方に更に１以上の層が配置されていてもよい。
【００７７】
また、本発明では、下部導体層１０の上面と同様に上部導体層３０の上面に対して、研磨または平坦化膜の形成による平坦化処理を施し、上部導体層３０の上面または平坦化膜の上面の上に、新たな誘電体膜と導体層を、この順に形成してもよい。更に、同様にして、導体層の上面に対する平坦化処理と、新たな誘電体膜と導体層の形成を繰り返し行ってもよい。これにより、導体層と誘電体膜とが交互に、合計で５層以上積層されて構成されたキャパシタを形成することができる。
【００７８】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいてもよい。薄膜デバイスに含まれるキャパシタ以外の素子は、インダクタ等の受動素子でもよいし、トランジスタ等の能動素子でもよい。また、薄膜デバイスに含まれるキャパシタ以外の素子は、集中定数素子でもよいし、分布定数素子でもよい。
【００７９】
また、本発明の薄膜デバイスは、側部、底面または上面に配置された端子を備えていてもよい。また、本発明の薄膜デバイスは、複数の導体層を接続するスルーホールを備えていてもよい。また、本発明の薄膜デバイスは、下部導体層１０または上部導体層３０を、端子や他の素子に接続するための配線用の導体層を備えていてもよい。あるいは、下部導体層１０または上部導体層３０の一部が端子を兼ねていてもよいし、下部導体層１０または上部導体層３０がスルーホールを介して端子に接続されていてもよい。
【００８０】
また、本発明の薄膜デバイスは、キャパシタ以外の素子を含んでいる場合には、ＬＣ回路部品や、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等の各種のフィルタや、ダイプレクサや、デュプレクサ等、キャパシタを含む種々の回路部品として利用することが可能である。
【００８１】
また、本発明の薄膜デバイスは、例えば、携帯電話機等の移動体通信機器や、無線ＬＡＮ用の通信装置において利用される。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施の形態に係る薄膜デバイスの断面図である。
【図２】本発明の第１の実施の形態に係る薄膜デバイスの平面図である。
【図３】本発明の第１の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図４】図３に示した工程に続く工程を示す断面図である。
【図５】図４に示した工程に続く工程を示す断面図である。
【図６】図５に示した工程に続く工程を示す断面図である。
【図７】図６に示した工程に続く工程を示す断面図である。
【図８】図７に示した工程に続く工程を示す断面図である。
【図９】図８に示した工程に続く工程を示す断面図である。
【図１０】図９に示した工程に続く工程を示す断面図である。
【図１１】本発明の第２の実施の形態に係る薄膜デバイスの断面図である。
【図１２】本発明の第２の実施の形態に係る薄膜デバイスの平面図である。
【図１３】本発明の第２の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。
【図１４】図１３に示した工程に続く工程を示す断面図である。
【図１５】図１４に示した工程に続く工程を示す断面図である。
【図１６】図１５に示した工程に続く工程を示す断面図である。
【図１７】図１６に示した工程に続く工程を示す断面図である。
【図１８】図１７に示した工程に続く工程を示す断面図である。
【図１９】図１８に示した工程に続く工程を示す断面図である。
【符号の説明】
【００８３】
１…薄膜デバイス、２…基板、３…キャパシタ、１０…下部導体層、１０ａ…下部電極部分、１０ｂ…下部伝送路部分、２０…誘電体膜、３０…上部導体層、３０ａ…上部電極部分、３０ｂ…上部伝送路部分。
【図１】
2007134587.tif 000003
【図２】
2007134587.tif 000004
【図３】
2007134587.tif 000005
【図４】
2007134587.tif 000006
【図５】
2007134587.tif 000007
【図６】
2007134587.tif 000008
【図７】
2007134587.tif 000009
【図８】
2007134587.tif 000010
【図９】
2007134587.tif 000011
【図１０】
2007134587.tif 000012
【図１１】
2007134587.tif 000013
【図１２】
2007134587.tif 000014
【図１３】
2007134587.tif 000015
【図１４】
2007134587.tif 000016
【図１５】
2007134587.tif 000017
【図１６】
2007134587.tif 000018
【図１７】
2007134587.tif 000019
【図１８】
2007134587.tif 000020
【図１９】
2007134587.tif 000021