(57)【要約】【課題】従来の電子部品の製造方法の場合には、セラミック基板上に電子部品を実装する際に半田を使用するため、電子部品を含めたセラミック基板の高さが半田の塗布量だけ高くなり、電子部品の低背化を進める上において好ましくない。また、電子部品をセラミック基板内に埋めこんで低背化を促進することも考えられるが、セラミック基板にキャビティを設ける必要があった。【解決手段】本発明のチップ実装型基板１０は、表面電極１１Ｃを有するセラミック基板１１の最表面上に、セラミック焼結体を素体とし且つ外部端子電極１２Ｄ、１２Ｅを有するチップ型電子部品１２が搭載されており、チップ型電子部品１２はその少なくとも一部がセラミック基板１１の表面に埋め込まれており、且つ、セラミック基板１１の表面電極１１Ｃとチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅとは、焼結により一体化している。【選択図】図１
2007067364.tif 000002
【特許請求の範囲】
【請求項１】
表面に導体部を有するセラミックグリーン体上に、セラミック焼結体を素体とし且つ端子電極を有するチップ型電子部品を、その端子電極が上記導体部と接するように、搭載する工程と、
上記セラミックグリーン体を焼結させると共に、上記セラミックグリーン体上の上記導体部と上記チップ型電子部品の端子電極とが焼結によって一体化するように、且つ、上記セラミックグリーン体の平面方向の寸法が実質的に変化しないように、上記チップ型電子部品を搭載した上記セラミックグリーン体を焼成する工程と、を含む
ことを特徴とするチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項２】
上記セラミックグリーン体をセラミックグリーンシートとし、上記チップ型電子部品を搭載したセラミックグリーンシートが最表層となるように、他のセラミックグリーンシートと共に積層してなる未焼成のセラミック積層体を焼成することを特徴とする請求項１に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項３】
上記未焼成のセラミック積層体の最表層及び／または内層に、上記セラミックグリーンシートの焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層を付与する工程を含むことを特徴とする請求項２に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項４】
上記拘束層を、上記難焼結性粉末及び有機バインダを含むシート状の拘束層とすることを特徴とする請求項３に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項５】
上記未焼成のセラミック積層体の最表層に上記シート状の拘束層を付与し、これを圧着することによって、上記チップ型電子部品を上記セラミックグリーンシートにめり込ませる工程を含むことを特徴とする請求項４に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項６】
上記拘束層を付与した上記未焼成のセラミック積層体を、０．１〜１０ＭＰａの圧力を加えながら焼成することを特徴とする請求項５に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項７】
上記拘束層を、上記難焼結性粉末の圧粉体からなる拘束層として上記未焼成のセラミック積層体の最表面に形成することを特徴とする請求項３に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項８】
上記セラミックグリーン体上に、上記セラミックグリーン体の焼結温度では実質的に焼結しない難焼結性粉末及び有機バインダを含み且つ上記チップ型電子部品の端子電極に対応させたビア導体部を有するシート状の拘束層を付与して、上記ビア導体部で上記導体部を形成する工程を含むことを特徴とする請求項１に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項９】
上記チップ型電子部品を、有機系接着剤を介して上記セラミックグリーン体上の導体部上に搭載することを特徴とする請求項１〜請求項８のいずれか１項に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項１０】
上記セラミックグリーン体を、低温焼結セラミック粉末を主成分とするセラミックグリーンシートとし、上記チップ型電子部品の端子電極及び上記セラミックグリーンシート上の導体部を、それぞれ銀、銅または金を主成分とする電極材料によって形成することを特徴とする請求項１〜請求項９のいずれか１項に記載のチップ型電子部品を搭載したセラミック基板の製造方法。
【請求項１１】
表面電極を有するセラミック基板の最表面上に、セラミック焼結体を素体とし且つ端子電極を有するチップ型電子部品が搭載されており、上記チップ型電子部品はその少なくとも一部が上記セラミック基板に埋め込まれており、且つ、上記セラミック基板の表面電極と上記チップ型電子部品の端子電極とは、焼結により一体化していることを特徴とするチップ型電子部品を搭載したセラミック基板。
【請求項１２】
上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であり、上記チップ型電子部品の端子電極及び上記セラミック多層基板の表面電極は、それぞれ銀、銅または金を主成分とすることを特徴とする請求項１１に記載のチップ型電子部品を搭載したセラミック基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品を搭載したセラミック基板及びその製造方法に関し、更に詳しくは、半田や導電性接着剤等の接合材料を用いることなくチップ型電子部品をセラミック基板に搭載することができるチップ型電子部品を搭載したセラミック基板及びその製造方法に関するものである。
【背景技術】
【０００２】
セラミック基板に電子部品を実装する場合には、通常、例えば特許文献１において提案されているように、焼成済みのセラミック基板の表面電極部にソルダーペーストを塗布し、この表面電極部上に電子部品をマウンターによって搭載した後、電子部品が搭載されたセラミック基板にリフロー処理を施すことによって、電子部品を、半田を介してセラミック基板上に接合、固定している。
【０００３】
【特許文献１】特開昭６１−２６３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のセラミック基板の製造方法の場合には、セラミック基板上に電子部品を実装する際に半田を使用するため、電子部品を含めたセラミック基板の高さが半田の塗布量だけ高くなり、電子部品の低背化を進める上において好ましくない。また、電子部品をセラミック基板内に埋めこんで低背化を促進することも考えられるが、セラミック基板にキャビティを設ける必要があった。
【０００５】
また、半田実装の前提条件としてセラミック基板にメッキ処理を施す必要があるが、メッキ処理に伴うコストが高くつき、しかも電極成分やセラミック成分の一部がメッキ浴中に溶出し、電極強度や基板強度を低下させる虞があった。
【０００６】
また、セラミック基板は焼成により収縮するため、ソルダーペーストを塗布する際に使用するマスクを、収縮率のバラツキに合わせて複数用意する必要があった。更に、マスクとセラミック基板とのズレ、ペースト塗布量のバラツキなどから部品間のピッチが制限され、延いては基板設計ルールが制限されて、基板の小型化を阻害する一因にもなっている。また、電子部品の実装時等のリフロー処理で半田が爆ぜて狭ピッチ部分でショートパスする虞もあった。この原因としては、電子部品の外部端子電極、基板の表面電極の双方とも焼結処理により形成されているため、それぞれの電極内には微小な空隙が残り、電極の湿式メッキ処理時などに空隙内に水分が捕捉され、この水分がリフロー処理時の熱で気化、膨張することによると考えられる。その他、半田実装には半田フラッシュなどの問題もあった。
【０００７】
更に、電子部品の実装時の他の問題点として、基板の平滑性に対する要求がある。近年、電子部品の低背化と共に基板厚を薄くする要求が高くなっているが、一般的に基板は薄くなるほど焼成時に反りやうねりが大きくなる傾向がある。基板の反りやうねりが大きいと、電子部品を実装する際に基板に割れが生じる場合があり、基板が薄くなるほどその傾向が高くなる。
【０００８】
本発明は、上記課題を解決するためになされたもので、半田や導電性接着剤等の接合材料を使用することなく、チップ型電子部品をセラミック基板上に確実に実装することができ、高密度実装を実現することができるチップ型電子部品を搭載したセラミック基板及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の請求項１に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、表面に導体部を有するセラミックグリーン体上に、セラミック焼結体を素体とし且つ端子電極を有するチップ型電子部品を、その端子電極が上記導体部と接するように、搭載する工程と、上記セラミックグリーン体を焼結させると共に、上記セラミックグリーン体上の上記導体部と上記チップ型電子部品の端子電極とが焼結によって一体化するように、且つ、上記セラミックグリーン体の平面方向の寸法が実質的に変化しないように、上記チップ型電子部品を搭載した上記セラミックグリーン体を焼成する工程と、を含むことを特徴とするものである。
【００１０】
また、本発明の請求項２に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項１に記載の発明において、上記セラミックグリーン体をセラミックグリーンシートとし、上記チップ型電子部品を搭載したセラミックグリーンシートが最表層となるように、他のセラミックグリーンシートと共に積層してなる未焼成のセラミック積層体を焼成することを特徴とするものである。
【００１１】
また、本発明の請求項３に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項２に記載の発明において、上記未焼成のセラミック積層体の最表層及び／または内層に、上記セラミックグリーンシートの焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層を付与する工程を含むことを特徴とするものである。
【００１２】
また、本発明の請求項４に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項３に記載の発明において、上記拘束層を、上記難焼結性粉末及び有機バインダを含むシート状の拘束層とすることを特徴とするものである。
【００１３】
また、本発明の請求項５に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項４に記載の発明において、上記未焼成のセラミック積層体の最表層に上記シート状の拘束層を付与し、これを圧着することによって、上記チップ型電子部品を上記セラミックグリーンシートにめり込ませる工程を含むことを特徴とするものである。
【００１４】
また、本発明の請求項６に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項５に記載の発明において、上記拘束層を付与した上記未焼成のセラミック積層体を、０．１〜１０ＭＰａの圧力を加えながら焼成することを特徴とするものである。
【００１５】
また、本発明の請求項７に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項３に記載の発明において、上記拘束層を、上記難焼結性粉末の圧粉体からなる拘束層として上記未焼成のセラミック積層体の最表面に形成することを特徴とするものである。
【００１６】
また、本発明の請求項８に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項１に記載の発明において、上記セラミックグリーン体上に、上記セラミックグリーン体の焼結温度では実質的に焼結しない難焼結性粉末及び有機バインダを含み且つ上記チップ型電子部品の端子電極に対応させたビア導体部を有するシート状の拘束層を付与して、上記ビア導体部で上記導体部を形成する工程を含むことを特徴とするものである。
【００１７】
また、本発明の請求項９に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項１〜請求項８のいずれか１項に記載の発明において、上記チップ型電子部品を、有機系接着剤を介して上記セラミックグリーン体上の導体部上に搭載することを特徴とするものである。
【００１８】
また、本発明の請求項１０に記載のチップ型電子部品を搭載したセラミック基板の製造方法は、請求項１〜請求項９のいずれか１項に記載の発明において、上記セラミックグリーン体を、低温焼結セラミック粉末を主成分とするセラミックグリーンシートとし、上記チップ型電子部品の端子電極及び上記セラミックグリーンシート上の導体部を、それぞれ銀、銅または金を主成分とする電極材料によって形成することを特徴とするものである。
【００１９】
また、本発明の請求項１１に記載のチップ型電子部品を搭載したセラミック基板は、表面電極を有するセラミック基板の最表面上に、セラミック焼結体を素体とし且つ端子電極を有するチップ型電子部品が搭載されており、上記チップ型電子部品はその少なくとも一部が上記セラミック基板に埋め込まれており、且つ、上記セラミック基板の表面電極と上記チップ型電子部品の端子電極とは、焼結により一体化していることを特徴とするものである。
【００２０】
また、本発明の請求項１２に記載のチップ型電子部品を搭載したセラミック基板は、請求項１１に記載の発明において、上記セラミック基板は、複数の低温焼結セラミック層を積層してなるセラミック多層基板であり、上記チップ型電子部品の端子電極及び上記セラミック多層基板の表面電極は、それぞれ銀、銅または金を主成分とすることを特徴とするものである。
【発明の効果】
【００２１】
本発明の請求項１〜請求項１２に記載の発明によれば、半田や導電性接着剤等の接合材料を使用することなく、チップ型電子部品をセラミック基板上に確実に実装することができ、高密度実装を実現することができるチップ型電子部品を搭載したセラミック基板及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図１〜図１２に示す実施形態に基づいて本発明を説明する。
【００２３】
本実施形態のチップ型電子部品を搭載したセラミック基板（以下、単に「チップ実装型基板」と称す。）１０は、例えば図１の（ａ）に示すように、セラミック基板１１と、このセラミック基板１１上に搭載されたチップ型電子部品１２と、を備え、後述するようにセラミック基板１１の表面電極とチップ型電子部品１２の外部端子電極が半田や導電性接着剤を介することなく、実質的にフィレットレスにて接続されている点に特徴がある。
【００２４】
セラミック基板１１は、図１の（ａ）に示すように、複数のセラミック層１１Ａが積層された積層体と、この積層体に所定のパターンで形成された配線パターン１１Ｂと、を有するセラミック多層基板として形成されている。セラミック基板１１は、セラミック多層基板であっても、単層のセラミック層からなるセラミック基板であっても良い。そこで、以下では、セラミック基板１１をセラミック多層基板１１としても説明する。セラミック多層基板１１の配線パターン１１Ｂは、所定のセラミック層１１Ａに所定のパターンで形成された面内導体１１Ｃと、上下の面内導体１１Ｃを電気的に接続するビア導体１１Ｄと、を有している。そして、セラミック多層基板１１の両主面（上下の表面）に形成された面内導体１１Ｃがセラミック基板１１の表面電極となる。従って、以下では、セラミック多層基板１１の上下両面の面内導体１１Ｃを表面電極１１Ｃとして説明する。
【００２５】
セラミック層１１Ａを形成するセラミック材料としては低温焼結セラミック（ＬＴＣＣ：Low  Temperature  Co-fired  Ceramic）材料が好ましく用いられる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。セラミック多層基板１１に低温焼結セラミック材料を用いることによって、面内導体１１Ｃ、ビア導体１１Ｄに対して銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）等の低抵抗で低融点をもつ金属を用いることができ、セラミック層と低温で同時焼結して一体化することができる。
【００２６】
チップ型電子部品１２としては、セラミック多層基板１１の焼成温度ではその特性が劣化しない、例えば積層セラミックコンデンサやインダクタ、フィルタ、バラン、カップラ等を用いることができ、これらのチップ型電子部品を単品で、あるいは複数組み合わせて用いることができる。
【００２７】
図１の（ａ）に示すチップ型電子部品１２は、積層セラミックコンデンサとして形成されている。このチップ型電子部品１２は、同図に示すように、複数の誘電体セラミック層１２Ａが積層された積層体と、この積層体の左右両端面から上下の誘電体セラミック層１２Ａ間に位置させてそれぞれの対向端面に向けて互い違いに延設された複数の内部電極層１２Ｂ、１２Ｃと、これらの内部電極層１２Ｂ、１２Ｃの端面に接続され且つ積層体の両端面を被覆する左右一対の外部端子電極１２Ｄ、１２Ｅと、を有している。誘電体セラミック材料としては、例えばチタン酸バリウム系材料等、従来公知の誘電体セラミック材料を用いることができる。即ち、チップ型電子部品１２の素体は、セラミック多層基板１１の焼成温度では実質的に特性変動を起こさないようなセラミック焼結体で形成されている。また、内部電極１２Ｂ、１２Ｃ及び外部端子電極１２Ｄ、１２Ｅとしては、例えばセラミック多層基板１１の配線パターン１１Ｂと同種または異種の導電性金属材料を用いることができる。
【００２８】
而して、セラミック多層基板１１の表面電極１１Ｃと、チップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅとは、図１の（ａ）に示すように、焼結によりそれぞれのＡｇ、ＣｕまたはＡｕ等の金属粒子が焼成時に粒成長して互いに一体化し、表面電極１１Ｃと外部端子電極１２Ｄ、１２Ｅ間に界面を形成することなく互いに強固に接続されている。つまり、セラミック多層基板１１の表面電極１１Ｃと、チップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅとは、半田や導電性接着剤を介することなく、フィレットレスにて接続されている。
【００２９】
図１の（ａ）に示すチップ実装型基板１０の製造方法についての詳細は後述するが、チップ実装型基板１０は、概ね以下のようにして製造することができる。即ち、図１の（ｂ）に示すように、表面電極となる面内導体部１１１Ｃを有するセラミックグリーン体１１１上に、左右一対の外部端子電極となる外部端子電極部１１２Ｄ、１１２Ｅを有するセラミック焼結体１１２を、それぞれの面内導体部１１１Ｃと外部端子電極部１１２Ｄ、１１２Ｅを位置合わせし、有機系接着剤層１１３を介して接合、固定した後、所定温度で焼成することによってチップ実装型基板１０が得られる。この焼成によって、上述のようにセラミック多層基板１１の表面電極１１Ｃとチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅが焼結して一体化し、確実に接続される。この際、セラミック焼結体１１２の外部端子電極部１１２Ｄ、１１２Ｅとしては、未焼成のものであっても、焼成済みのものであっても良く、その表面にメッキ膜が形成されている必要は特にない。セラミックグリーン体は、セラミックグリーンシート１１１Ａ単体であっても、同図の（ｂ）に示すように、複数枚のセラミックグリーンシート１１１Ａが積層された積層体であっても良い。また、セラミックグリーン体には面内導体部やビア導体部からなる配線パターン部が形成されたものであっても、配線パターン部が形成されていなくても良い。
【００３０】
本実施形態では、無収縮工法によってチップ実装型基板を作製する。無収縮工法とは、セラミック基板の焼成前後でセラミック基板の平面方向の寸法が実質的に変化しない工法のことを云う。無収縮工法を実現するために本実施形態ではセラミックグリーンシートの面方向の収縮を抑制し、主としてセラミックグリーンシートの積層方向（上下方向）の収縮を促進する拘束層を用意し、セラミックグリーンシートの積層体の少なくともいずれか一方の主面（上面及び／または下面）に拘束層を配置し、あるいはセラミックグリーンシートの積層体の内部に拘束層を介在させてチップ実装型基板を作製する。
【実施例】
【００３１】
以下、無収縮工法を用いた具体的な実施例に基づいて本発明のチップ実装型基板の製造方法について説明する。
【００３２】
実施例１
本実施例ではまず、例えば低温焼結セラミック材料を含むスラリーを用いて、図２の（ａ）に示すようにセラミックグリーンシート１１１Ａを所定枚数作製した後、一枚のセラミックグリーンシート１１１Ａに所定のパターンでビアホールを形成した。これらのビアホール内に例えばＡｇ、ＣｕあるいはＡｕ等を主成分とする導電性ペーストを充填してビア導体部１１１Ｄを形成した。更に、スクリーン印刷法を用いて同種の導電性ペーストをセラミックグリーンシート１１１Ａ上に所定のパターンで塗布して、表面電極となる面内導体部１１１Ｃを形成し、面内導体部１１１Ｃとビア導体部１１１Ｄとを適宜接続した。また、他のセラミックグリーンシート１１１Ａについても同様の手法でそれぞれのパターンで面内導体部１１１Ｃ及びビア導体部１１１Ｄを形成した。以下では、最上層に位置するセラミックグリーンシート１１１Ａの上面に位置する面内導体部１１１Ｃを表面電極部１１１Ｃとして説明する。
【００３３】
次いで、スプレー等を用いて図２の（ａ）に示すセラミックグリーンシート１１１Ａの表面電極部１１１Ｃ側の面（上面）に有機系接着剤を塗布して有機系接着剤層１１３（図１の（ｂ）参照）を形成した。引き続き、図２の（ｂ）に示すようにセラミックグリーンシート１１１の表面電極部１１１Ｃに、予め作製されたセラミック焼結体１１２の外部端子電極部１１２Ｄ、１１２Ｅを位置合わせし、図２の（ｃ）に示すようにセラミック焼結体１１２を素体としてセラミックグリーンシート１１１Ａ上に搭載し、有機接着剤層を介して接合、固定した。これによってセラミック焼結体１１２が搭載されたセラミックグリーンシート１１１Ａを得た。セラミック焼結体１１２としては、例えばチタン酸バリウム系の積層セラミックコンデンサを用いた。セラミック焼結体１１２としては、例えば１ｍｍ×０．５ｍｍ×０．２ｍｍの大きさで、容量規格が８０ｐＦのものを用いた。以下の実施例においてもチップ型電子部品のセラミック焼結体１１２として同様の積層セラミックコンデンサを用いた。
【００３４】
その後、面内導体部１１１Ｃ及びビア導体部１１１Ｄを有する他のセラミックグリーンシート１１１Ａを所定の順序で積層すると共に、最上層にセラミック焼結体１１２が搭載されたセラミックグリーンシート１１１Ａを積層して、図２の（ｄ）に示す未焼成のセラミック積層体１１１を得た。そして、同図に（ｅ）に示すように、セラミック積層体１１１の両主面（上下両面）に拘束層１１４を対向させた。この拘束層１１４としては、セラミック積層体１１１の焼結温度では焼結しない難焼結性粉末（、例えばＡｌ２Ｏ３等のように焼結温度の高いセラミック粉末）、具体的にはＡｌ２Ｏ３を主成分として含むと共に有機バインダを副成分として含むスラリーから同図の（ｅ）に示すようにシート状に形成されたものを用いた。
【００３５】
次いで、未焼成のセラミック積層体１１１を上下の拘束層１１４を介して所定の圧力及び温度で圧着して図３の（ａ）に示す未焼成の複合積層体１２０を得た。上下の拘束層１１４、１１４の間には未焼成のチップ実装型基板１１０が形成されている。この圧着操作によってセラミック焼結体１１２の少なくとも一部が最上層のセラミックグリーンシート１１１Ａ内にめり込み、未焼成の複合積層体１２０が低背化する。圧着時の圧力は、例えば１〜２５０Ｍｐａの範囲が好ましい。圧力が１ＭＰａ未満ではセラミックグリーンシート１１１Ａの表面電極部１１１Ｃとセラミック焼結体１１２の外部端子電極部１１２Ｄ、１１２Ｅとの圧着が不十分で接合不良を起こす虞があり、また、２５０ＭＰａを超えるといずれかの面内導体部１１１Ｃ及びビア導体部１１１Ｄが切断する虞がある。また、最上層のセラミックグリーンシート１１１Ａは、他のセラミックグリーンシートよりも厚いことが好ましい。体積排除効果によって他のセラミックグリーンシートに設けられた配線パターンが変形するのを防ぐためである。あるいは最上層のセラミックグリーンシート１１１Ａと他のセラミックグリーンシートの間に、コンデンサやインダクタのような機能素子を構成する配線パターンを有しない緩衝用セラミックグリーンシートを配しても良い。
【００３６】
然る後、未焼成の複合積層体１２０を８７０℃で焼成して、図３の（ｂ）に示す焼結体１２０’を得た。この焼成によって、未焼成のチップ実装型基板１１０が焼結してセラミック多層基板１１とチップ型電子部品１２とからなるチップ実装型基板１０が上下の拘束層１１４間で得られる。そして、未焼成のセラミック積層体１１１の表面電極部１１１Ｃとセラミック焼結体１１２の外部端子電極部１１２Ｄ、１１２Ｅは、それぞれの金属粒子が粒成長して一体化し、確実に接続される。焼成温度としては、低温焼結セラミック材料が焼結する温度、例えば８００〜１０５０℃の範囲が好ましい。焼成温度が８００℃未満ではセラミック積層体１１０が十分に焼結しない虞があり、１０５０℃を超えると各電極部１１１Ｃ、１１２Ｄ、１１２Ｅの金属粒子が溶融してセラミック層へ拡散する虞がある。
【００３７】
焼成後には、ブラスト処理や超音波洗浄処理によって拘束層１１４を除去して、図３の（ｃ）に示すチップ実装型基板１０を得た。そして、チップ型電子部品１２のセラミック多層基板１１への固着力をチップ横押し試験によって測定した結果、３Ｎ以上の値が得られた。また、チップ型電子部品（積層セラミックコンデンサ）１２の容量を測定した結果、焼成前と同等の部品規格内の容量値が得られた。
【００３８】
以上説明したように実施例によれば、半田や導電性接着剤を介することなく、フィレットレスで、セラミック多層基板１１の表面電極１１Ｃとチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅとが焼結して一体化して接続されたチップ実装型基板１０を得ることができる。しかもチップ型電子部品１２がセラミック多層基板１１の内部に部分的に埋め込まれ、低背化したチップ実装型基板１０を得ることができる。更に、半田を使用しないため、セラミック多層基板１１の表面電極１１Ｃやチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅに対するメッキ処理が不要になり、製造コストを低減することができる。また、本実施例では、拘束層１１４で未焼成のセラミック積層体１１０を拘束した状態で焼成したため、未焼成のセラミック積層体１１０の横方向の収縮を格段に抑制すると共に主として積層方向（上下方向）に収縮するため、焼成前後で寸法が変化しないチップ型電子部品と同時に焼成してもチップ型電子部品に割れや欠けを生じさせることがなく、延いては焼成前後の寸法のバラツキを格段に抑制して寸法精度の高いチップ実装型基板１０を得ることができる。
【００３９】
実施例２
本実施例では、図３の（ａ）に示す未焼成の複合積層体１２０を表１に示す範囲で加圧力を振って加圧焼成した以外は実施例１と同一要領でチップ実装型基板１０を作製した。
【００４０】
即ち、本実施例では、表１に示すように０〜１５ＭＰａの範囲で加圧力を振って、未焼成の複合積層体１２０の加圧焼成を行い、加圧力とチップ型電子部品１２のセラミック多層基板１１との接合強度及びセラミック多層基板１１への埋め込み量を検証した。埋め込み量と接合強度を検証する方法としてチップの横押し試験を行った。横押し試験では、チップ型電子部品１２の両外部端子電極１２Ｄ、１２Ｅを結ぶ線と直交する方向の側面に荷重治具（先端径：０．３ｍｍ、材質：；焼入れ鋼（硬さＨＢ１８３））を接触させ、０．５±０．１ｍｍ／秒の荷重速度で荷重をかけ、部品が取れる時の荷重を測定した。また、埋め込み量を検証する方法としてチップ実装型基板１０を切断研磨し、チップ型電子部品１２の底面からセラミック多層基板１１の上面までの高さを差し引いた長さを埋め込み量として求めた。また、参考例として半田実装についても同様の試験を行い、その結果を表１に示した。尚、表１の横押し試験において、測定不可とは横押し試験の荷重ではチップ型電子部品１２がセラミック多層基板１１から取れず強固に接合していることを示している。
【００４１】
【表１】
2007067364.tif 000003
【００４２】
表１に示す結果によれば、加圧力が０．１ＭＰａ未満では横押し試験の結果が半田実装の場合と変わらず、また、加圧力が１０ＭＰａを超える１５ＭＰａではセラミック多層基板１１にクラックが発生することが判った。従って、０．１〜１０ＭＰａの範囲の加圧力が、チップ型電子部品１２がセラミック多層基板１１に対して強固に接続され、しかもチップ実装型基板１０を低背化する上で好ましいことが判った。特に、加圧力が１ＭＰａ以上になるとチップ型電子部品１２がセラミック多層基板１１内に完全に埋め込まれ、チップ型電子部品１２の上面がセラミック多層基板１１の上面と揃って平坦になり、突出部のない低背化を実現できることが判った。その他、実施例１と同様の作用効果を期することができる。
【００４３】
実施例３
本実施例では、拘束層を未焼成のセラミック積層体の上下両面に設ける代わりに、未焼成のセラミック積層体の内部に設けてセラミック多層基板内に残した以外は、実施例１と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例１と同一部分または相当部分には同一符号を附して説明する。
【００４４】
本実施例のチップ実装型基板１０Ａは、例えば図４に示すように、セラミック多層基板１１の積層構造以外は実施例１と同様に構成されている。本実施例におけるセラミック多層基板１１は、同図に示すように、複数のセラミック層１１Ａと複数の拘束層１１Ｅとが交互に積層された積層体として構成されている。拘束層１１Ｅは実施例１の拘束層１１４と同一の材料によってシート状に形成されている。そして、拘束層１１Ｅは上下のセラミック層１１Ａ間に配置されている。
【００４５】
次に、本実施例のチップ実装型基板１０Ａの製造方法の特徴部分について説明する。本実施例では、実施例１と同一要領でセラミックグリーンシートを作製した後、実施例１と同様のＡｌ２Ｏ３を主成分として含むと共に有機バインダを副成分として含むスラリーをセラミックグリーンシート上に塗布して形成し、セラミックグリーンシートと拘束層からなる複合シートを所定枚数作製する。複合シートにおける、セラミックグリーンシートの厚さは、拘束層の厚さよりも大きく、例えば拘束層の厚さの５〜２０倍の厚さの範囲に設定することが好ましい。
【００４６】
次いで、一枚の複合シートに所定のパターンでビアホールを形成した後、これらのビアホール内に例えばＡｇ、ＣｕあるいはＡｕ等を主成分とする導電性ペーストを充填してビア導体部を形成した。更に、スクリーン印刷法を用いて同種の導電性ペーストを複合シートのセラミックグリーンシート側の表面上に所定のパターンで塗布して表面電極を形成し、表面電極部とビア導体部とを適宜接続した。また、他の複合シートについても必要に応じて同様の手法でそれぞれのパターンで面内導体部及びビア導体部を形成した。そして、実施例１と同様に最上層となる複合シート上にセラミック焼結体を素体として搭載し、有機系接着剤層を介して固定した。
【００４７】
次いで、面内導体部及びビア導体部を有するセラミックグリーンシートを最下層とし、その上に他の複合シートを所定の順序で、セラミックグリーンシートと拘束層とが接触するように積層すると共に、最上層にセラミック焼結体が搭載された複合シートを積層して未焼成のセラミック積層体を得た。この未焼成のセラミック積層体は、図４に示すチップ実装型基板１０Ａと同一の層構成を有している。この未焼成のセラミック積層体を実施例１と同一要領で圧着し、焼成することによって図４に示すチップ実装型基板１０Ａを得た。
【００４８】
本実施例では、セラミックグリーンシートの焼成温度では未焼成のセラミック積層体の内部に存在する拘束層の難焼結性粉末（具体的には、Ａｌ２Ｏ３）は焼結しないが、セラミックグリーンシートのガラス成分が溶融して流動し、拘束層を形成するＡｌ２Ｏ３粉末の全領域に拡散する結果、冷却後のガラス成分によって拘束層１１ＥのＡｌ２Ｏ３粉末を固着、一体化すると共に拘束層１１Ｅとセラミック層１１Ａとを強固に接合し、セラミック多層基板１１として一体化する。この際、拘束層が実施例１の場合と同様に未焼成のセラミック積層体の面方向の収縮（横収縮）を抑制して焼成前後で寸法差が殆どないセラミック多層基板１１を得ることができる。セラミックグリーンシートは全て実質的に同一厚さに形成されていると、セラミック多層基板１１の反りを防止することができる。
【００４９】
以上説明したように本実施例によれば、焼成による横収縮や寸法のバラツキを抑制することができるため、寸法精度に優れ、しかも反りのないチップ実装型基板１０Ａを得ることができる。従って、本実施例の製造方法によれば、チップ実装基板が大型になるほど寸法精度が良く、反りを格段に抑制したチップ実装基板を作製することができる。また、本実施例においても、実施例２と同様に加圧焼成することにより、チップ型電子部品１２をセラミック多層基板１１により強固に固定することができる。
【００５０】
実施例４
本実施例では、実施例１における拘束層として圧粉体を用いた以外は実施例１と同一要領でチップ実装型基板を作製した。ここで圧粉体とは、例えばセラミック粉末を粉末状の有機バインダと共に混合し、粉末状のまま所定の圧力で加圧して固めたものを云う。尚、本実施例においても実施例１と同一部分または相当部分には同一符号を附して説明する。
【００５１】
本実施例では、まず、実施例１と同一要領で未焼成のセラミック積層体１１１（図５参照）を作製した。次いで、このセラミック積層体１１１の上下両面に圧粉体１１４Ａを付与した後、実施例１と同一要領で未焼成のセラミック積層体１１１を上下の圧粉体１１４Ａを介して所定の圧力及び温度で圧着して図５に示す複合積層体１２０Ｂを得た。上下の拘束層１１４、１１４の間には未焼成のチップ実装型基板１１０Ｂが形成されている。本実施例では、実施例１におけるシート状の拘束層と異なり、セラミック粉末が粉体状のままであるため、圧粉体１１４Ａがセラミック積層体１１１の上面に押圧すると、圧粉体１１４Ａを形成するセラミック粉末が流動してセラミック焼結体１１２の上面と最上層のセラミックグリーンシート１１１Ａとの段差部分に流れ込んで段差部分をセラミック粉末で埋める。このため、セラミック焼結体１１２の間隔が狭い場合、例えばシート状のものでは回り込めないような隙間にもセラミック粉末が入り込むことが可能となり、圧粉体１１４Ａでセラミック積層体１１１の上下両面を覆うことができる。
【００５２】
上記複合積層体１２０Ｂを実施例１と同一要領で焼成した後、圧粉体１１４Ａを除去してチップ実装型基板（図示せず）を得た。この焼成により、セラミック多層基板の表面電極とチップ型電子部品の外部端子電極は、実施例１の場合と同様に一体化して強固に接続され、実施例１の場合と同様の作用効果が得られた。
【００５３】
また、上記各実施例では、セラミック焼結体をセラミックグリーンシートに接合した後、セラミックグリーンシートを所定の順序で積層して未焼成のセラミック積層体を作製する場合について説明したが、予め所定枚数のセラミックグリーンシートを積層して未焼成のセラミック積層体を作製した後、このセラミック積層体上にセラミック焼結体を素体として搭載しても良い。
【００５４】
実施例５
本実施例では、上記各実施例の表面電極１１Ｃに代えて、チップ型電子部品の外部端子電極を接続するバンプ電極を、拘束層を介して未焼成のセラミック積層体上に形成する以外は、実施例１と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例１と同一部分または相当部分には同一符号を附して説明する。
【００５５】
本実施例のチップ実装型基板１０Ｃは、例えば図６の（ｃ）に示すように、チップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅがセラミック多層基板１１の上面に突出して形成されたバンプ電極１１Ｄ、１１Ｄに接続されている以外は、実施例１と同様に構成されている。このバンプ電極１１Ｄは、同図の（ａ）、（ｂ）に示すように、ビア形成用拘束層１１４Ｂを介して形成されている。
【００５６】
そこで、本実施例のチップ実装型基板１０Ｃの製造方法の特徴部分について説明する。本実施例では、実施例１と同様に未焼成のセラミック積層体１１１の上下に配置する拘束層１１４、１１４を用意する他、図６の（ａ）、（ｂ）に示すようにセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅを接続するためのビア導体部１１１Ｄを有するビア形成用拘束層１１４Ｂを用意する。このビア形成用拘束層１１４Ｂを作製する場合には、実施例１と同様のＡｌ２Ｏ３を主成分として含むと共に有機バインダを副成分として含むスラリーを用いてシート状の拘束層を形成した後、実施例１においてセラミックグリーンシートにビア導体部を形成する要領で、このビア形成用拘束層１１４Ｂに所定のパターンでビアホールを形成し、このビアホール内に導電性ペーストを充填して同図の（ａ）、（ｂ）に示すようにバンプ電極１１Ｄ用のビア導体部１１１Ｄをセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅに対応させて形成することによってビア形成用拘束層１１４Ｂを作製することができる。また、実施例１と同一要領で、面内導体部１１１Ｃ及びビア導体部１１１Ｄを有するセラミックグリーンシート１１１Ａを所定枚数作製した。
【００５７】
次いで、図６の（ａ）に示すように、セラミックグリーンシート１１１Ａを所定の順序で積層し、未焼成のセラミック積層体１１１を拘束層１１４上で形成した後、この未焼成のセラミック積層体１１１の上面にビア形成用拘束層１１４Ｂを積層して、未焼成のセラミック積層体１１１上にビア導体部１１１Ｄを形成した。このビア形成用拘束層１１４Ｂの上面に実施例１と同一要領で有機系接着剤層を形成した後、ビア形成用拘束層１１４Ｂのビア導体部１１１Ｄ、１１１Ｄとチップ型電子部品となるセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとの位置合わせを行い、同図の（ａ）に矢印で示すようにセラミック焼結体１１２を、ビア形成用拘束層１１４Ｂのビア導体部１１１Ｄ、１１１Ｄ上に搭載し、外部端子電極１１２Ｄ、１１２Ｅとビア形成用拘束層１１４Ｂのビア導体部１１１Ｄ、１１１Ｄとを有機系接着剤層を介して接合し、固定する。この上に拘束層１１４を積層して、同図の（ｂ）に示す未焼成の複合積層体１２０Ｃを形成した。上下の拘束層１１４、１１４の間には未焼成のチップ実装型基板１１０Ｃが形成されている。この未焼成の複合積層体１２０Ｃを実施例１と同一要領で圧着し、焼成することによって同図の（ｃ）に示すチップ実装型基板１０Ｃを得た。尚、図６の（ｂ）において、１１０Ｃは未焼成のチップ実装型基板である。
【００５８】
１０５ｍｍ□で０．５ｍｍ厚の本実施例のチップ実装型基板１０Ｃについて反りを測定した。また、実施例１で得られた同一大きさのチップ実装型基板１０についても同様に反りを測定した。これらの測定結果を表２に示した。
【００５９】
【表２】
2007067364.tif 000004
【００６０】
表２に示す結果によれば、本実施例のチップ実装型基板１０Ｃは実施例１のチップ実装型基板１０と比較して反り量が大幅に抑制されていることが判った。従って、バンプ電極１１Ｄを形成する際にチップ型電子部品１２の直下部もビア形成用拘束層１１４Ｂによって収縮を抑制するため、バンプ電極１１Ｄをセラミックグリーンシート１１１Ａによって形成する場合よりもセラミック多層基板１１の反りやうねりを更に抑制することができる。
【００６１】
実施例６
本実施例では、セラミック多層基板の上下両面にチップ型電子部品を実装した以外は、実施例１と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例１と同一部分または相当部分には同一符号を附して説明する。
【００６２】
本実施例では、実施例１と同一要領で実施例１と同一要領でセラミックグリーンシート１１１Ａを所定枚数（図７の（ａ）では４枚）作製した後、図７の（ａ）に示すように、これらのセラミックグリーンシート１１１Ａにはそれぞれ必要に応じて配線パターン１１１Ｂとして面内導体部１１１Ｃ及びビア導体部１１１Ｄを形成した。また、拘束層１１４も実施例１と同一要領で作製した。次いで、拘束層１１４を配置し、この拘束層１１４の上面に有機系接着剤層を形成した後、この拘束層１１４の上面の所定位置にチップ型電子部品１２の素体であるセラミック焼結体１１２を複数個搭載して、接合、固定した。
【００６３】
一方、４枚のセラミックグリーンシート１１１Ａを所定の順序で積層して未焼成のセラミック積層体１１１を形成した後、その上面に有機系接着剤層（図示せず）を形成する。次いで、未焼成のセラミック積層体１１１上面の面内導体部（表面電極部）１１１Ｃ、１１１Ｃとセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとの位置合わせを行った後、複数個のセラミック焼結体１１２を、外部端子電極１１２Ｄ、１１２Ｅを介して未焼成のセラミック積層体１１１上の表面電極部１１１Ｃ、１１１Ｃに接合し、固定する。この未焼成のセラミック積層体１１１の下面には拘束層１１４上に配置された複数個のセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅのパターンに対応する表面電極部１１１Ｃが形成されている（図７の（ａ）参照）。
【００６４】
上述のように予め複数個のセラミック焼結体１１２が搭載された拘束層１１４の上方で、未焼成のセラミック積層体１１１下面の表面電極部１１１Ｃ、１１１Ｃと拘束層１１４上のセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとの位置合わせを行った後、未焼成のセラミック積層体１１１を拘束層１１４上に積層し、更にその上に他の拘束層１１４を積層し、実施例１と同様に所定の圧力で拘束層１１４とセラミック積層体１１１を圧着して図７の（ａ）に示す未焼成の複合積層体１２０Ｄを得た。上下の拘束層１１４、１１４の間には未焼成のチップ実装型基板１１０Ｄが形成されている。この際、未焼成のセラミック積層体１１１の上下両面のセラミック焼結体１１２は、それぞれ未焼成のセラミック焼結体１１１の上下両面から内側にめり込んで低背化する。この未焼成の複合積層体１２０Ｄを実施例１と同一要領で焼成することによって同図の（ｂ）に示すチップ実装型基板１０Ｄを得た。
【００６５】
本実施例によれば、セラミック多層基板１１の上下両面にチップ型電子部品１２が実装されたチップ実装型基板１０Ｄを得ることができ、実施例１と同様にチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅは表面電極部１１Ｃ、１１Ｃと焼結して一体し、表面電極部１１Ｃ、１１Ｃに対して強固に固着され、実施例１と同様の作用効果が得られた。
【００６６】
実施例７
本実施例では、拘束層に添加する低温焼結セラミック材料の焼結助材の添加量を変化させ、セラミック層の収縮量を変化させた以外は、実施例１と同一要領でチップ実装型基板を作製した。
【００６７】
本実施例ではＸ線探傷法でチップ実装型基板の評価を行い、その結果を表３に示した。尚、表３において、基板とはセラミック多層基板であり、部品とは積層セラミックコンデンサである。
【００６８】
【表３】
2007067364.tif 000005
【００６９】
表３に示す結果によれば、セラミック層の収縮量が−５％を超えるとチップ型電子部品１２にクラックが発生し、＋５％を超えて大きくなるチップ型電子部品１２が基板から剥がれることが判った。換言すれば、低温焼結セラミック材料の収縮量を±５％以内に抑える必要があることが判った。従って、拘束層に添加する低温焼結セラミック材料の焼結助材の添加量は、±５％の範囲内の収縮量を示す範囲（０．１〜１．６重量％）に設定することが好ましいことが判った。尚、収縮量は、上述した収縮抑制層の焼結助材（ホウ珪酸ガラス）の添加量の他、収縮抑制層におけるＡｌ２Ｏ３の粒径を変える方法、収縮抑制層の厚みを変える方法など様々な方法でコントロールすることができる。
【００７０】
実施例８
本実施例では、チップ型電子部品を実装するためのキャビティを設けること以外は、実施例６と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例１と同一部分または相当部分には同一符号を附して説明する。
【００７１】
本実施例のチップ実装型基板は、図８から推定されるように、チップ型電子部品がセラミック多層基板の上下両面に実装され、しかも下面のチップ型電子部品はキャビティＣ内に収納されている以外は、実施例６に準じて構成されている。従って、本実施例ではセラミック多層基板の下面のキャビティ内にチップ型電子部品を実装する工程を有する以外は、実施例７と同一要領でチップ実装型基板を作製した。
【００７２】
本実施例では、図８に示すように、実施例１と同一要領でセラミックグリーンシート１１１Ａを所定枚数作製し、これらのセラミックグリーンシート１１１Ａに必要に応じて配線パターン１１１Ｂとして面内導体部１１１Ｃ及びビア導体部１１１Ｄを所定のパターンで形成した。これらのセラミックグリーンシート１１１Ａはいずれも焼成後の厚みが１００μｍのものであった。図８に示すように、一枚のセラミックグリーンシート１１１Ａはセラミック焼結体１１２を実装するために使用し、他の２枚のセラミックグリーンシートにはそれぞれセラミック焼結体１１２を収納し得る大きさで大きさの異なる貫通孔Ｈ、Ｈ１を設け、これらのセラミックグリーンシート１１１Ａ’、１１１Ａ”はいずれもキャビティＣを形成するために使用した。また、一方の拘束層１１４Ａにはセラミックグリーンシート１１１Ａ” の貫通孔と同一大きさの貫通孔Ｈ１を設けた。
【００７３】
次いで、貫通孔のない拘束層１１４を配置し、この拘束層１１４の上面に有機系接着剤層を形成した後、この拘束層１１４の上面の所定の位置にチップ型電子部品の素体であるセラミック焼結体１１２を搭載して、接合、固定した。この拘束層１１４上にセラミックグリーンシート１１１Ａの面内導体部１１１Ｃ、１１１Ｃと拘束層１１４上のセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとの位置合わせを行った後、セラミックグリーンシート１１１Ａを拘束層１１４上面に所定の圧力で仮圧着した。
【００７４】
然る後、貫通孔Ｈ、Ｈ１を有する２枚のセラミックグリーンシート１１１Ａ’、１１１Ａ”をセラミックグリーンシート１１１Ａ上に順次積層してキャビティ付きの、未焼成のセラミック積層体１１１を形成した後、その上に貫通孔Ｈ１を有する拘束層１１４Ｃを積層し、所定の圧力で本圧着して図８に示す未焼成の複合積層体１２０Ｅを得た。尚、図８では上下を反対にして図示してあり、図８ではキャビティはダウンキャビティとして形成されている。この未焼成の複合積層体１２０Ｅを８５０℃で焼成することによってダウンキャビティＣを有するチップ実装型基板を得た。
【００７５】
本実施例によれば、キャビティのように複雑な表面形状を有するセラミック多層基板であっても、上面が平坦なセラミックグリーンシート１１１Ａにセラミック焼結体１１２を簡単に実装することができる他、実施例１と同様にチップ型電子部品の外部端子電極は表面電極部と一体的に焼結し、表面電極部に対して強固に固着され、実施例１と同様の作用効果が得られた。
【００７６】
実施例９
本実施例では、実施例３のチップ実装型基板の上面にキャビティが設けること以外は、実施例３と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例３と同一部分または相当部分には同一符号を附して説明する。
【００７７】
本実施例では、図９の（ａ）に示すように、実施例３と同一要領でセラミックグリーンシート１１１Ａと拘束層１１１Ｅとを積層して複合シートを所定枚数（図９の（ａ）では５枚）作製した。各複合シートそれぞれには必要に応じて配線パターン１１１Ｂとして面内導体部１１１Ｃ及びビア導体部１１１Ｄを所定のパターンで形成する。面内導体部１１１Ｃはセラミックグリーンシート側に形成した。２枚の複合シートには同一大きさの貫通孔Ｈを設け、また、一枚の複合シートには２枚の複合シートよりも大きな貫通孔Ｈ１を設け、これらの複合シートはキャビティＣを形成するために用い、残りの貫通孔を有しない２枚の複合シートはキャビティＣの底面を形成する主体層として用いた。また、セラミックグリーンシート１１１Ａを作製し、このセラミックグリーンシート１１１Ａにも配線パターン１１１Ｂとして面内導体部１１１Ｃ及びビア導体部１１１Ｄを形成した。
【００７８】
次いで、図９の（ａ）に示すように、セラミックグリーンシート１１１Ａ上に２枚の複合シートを積層し、仮圧着して主体層を形成した。この主体層上に有機系接着剤層を形成し、キャビティＣの底面となる領域にセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅと表面電極１１１Ｃとの位置合わせを行った後、セラミック焼結体１１２を外部端子電極１１２Ｄ、１１２Ｅを介して表面電極１１１Ｃ、１１１Ｃに接合し、固定した。次いで、貫通孔Ｈを有する２枚の複合シート及び貫通孔Ｈ１を有する一枚の複合シートを順次積層した後、所定の圧力で本圧着して主体層の上面にキャビティＣ（同図の（ｂ）参照）となる開口部を形成し、未焼成のセラミック積層体１１１を作製した。この未焼成のセラミック積層体１１１を８５０℃で焼成することによって、キャビティＣを有するチップ実装型基板１０Ｆ（図９の（ｂ）参照）を得た。この焼成によって上下のセラミック層１１Ａ、１１Ａ間に介在する拘束層１１Ｅは、セラミック層１１Ａから拡散したガラス成分が固化してセラミック多層基板１１として強固に一体化し、また、チップ型電子部品１２の外部端子電極１２Ｄ、１２ＥとキャビティＣ底面の表面電極１１Ｃ、１１Ｃは一体的に焼結し、半田等の接合材を介することなく強固に接続されている。
【００７９】
本実施例によれば、キャビティＣのように複雑な表面形状を有するセラミック多層基板１１であっても、上面が平坦な主体層にセラミック焼結体１１２を搭載するだけで、チップ型電子部品１２を簡単に実装することができると共に、キャビティＣを有するセラミック多層基板１１の反りやうねりを抑制することができる他、実施例１と同様の作用効果が得られた。
【００８０】
実施例１０
本実施例では、拘束層を内蔵する未焼成のセラミック積層体の下面に拘束層を配置すること以外は、実施例３と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例３と同一部分または相当部分には同一符号を附して説明する。
【００８１】
本実施例では、図１０の（ａ）に示すように拘束層１１４を作製し、この拘束層１１４の上に、実施例３と同一要領で作製された一枚のセラミックグリーンシート１１１Ａ及び５枚の複合シートを積層し、未焼成のセラミック積層体１１１と拘束層１１４を所定の圧力で圧着し、この未焼成のチップ実装型基板１１０Ｇを８５０℃で焼成して、同図の（ｂ）に示すチップ実装型基板１０Ｇを得た。
【００８２】
１０５ｍｍ□で０．５ｍｍ厚の本実施例のチップ実装型基板１０Ｇについて反りを測定した。また、実施例３で得られた同一大きさのチップ実装型基板１０Ａについても同様に反りを測定し、これらの測定結果を表４に示した。
【００８３】
【表４】
2007067364.tif 000006
【００８４】
表４に示す結果によれば、本実施例のチップ実装型基板１０Ｇは実施例３のチップ実装型基板１０Ａと比較して更に反りやうねりが小さくなっていることが判った。従って、拘束層１１１Ｅを内蔵する未焼成のセラミック積層体の下面に拘束層１１４を設けることによって、反りやうねりを更に抑制することができ、実施例９に示すようにセラミック多層基板１１の上面にキャビティを形成する時にセラミック多層基板１１の反りやうねりを更に抑制することができることが判った。
【００８５】
実施例１１
本実施例では、キャビティに相当する開口部を有する未焼成のセラミック層の下面に拘束層を配置すること以外は、実質的に実施例９のチップ実装型基板と同一要領でチップ実装型基板を作製した。尚、本実施例においても実施例９と同一部分または相当部分には同一符号を附して説明する。
【００８６】
本実施例では、図１１の（ａ）に示すように、実施例９と同一要領で大きさの異なる貫通孔Ｈ、Ｈ１を有する二種類の複合シートを作製すると共に主体層を形成するセラミックグリーンシート１１１Ａ及び複合シートを作製した。これらのセラミックグリーンシート１１１Ａ及び複合シートはいずれも所定のパターンで形成された配線パターン１１１Ｂ（面内導体部１１１Ｃ及びビア導体部１１１Ｄ）を有している。更に、本実施例では、実施例１と同一要領で拘束層１１４を作製した。
【００８７】
次いで、図１１の（ａ）に示すように、拘束層１１４の上面に有機系接着剤層を形成した後、この拘束層１１４の所定の位置にセラミック焼結体１１２を搭載し、接合、固定した。この拘束層１１４上のセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとセラミックグリーンシート１１１Ａ下面の表面電極部１１１Ｃ、１１１Ｃとの位置合わせを行った後、セラミックグリーンシート１１１Ａ及び２枚の複合シートを積層し、仮圧着して主体層を形成した。この主体層の上面に有機系接着剤層を形成した後、キャビティＣ（同図の（ｂ）参照）の底面となる領域内の表面電極１１１Ｃ、１１１Ｃとセラミック焼結体１１２の外部端子電極１１２Ｄ、１１２Ｅとの位置合わせを行った後、セラミック焼結体１１２を主体層の上面に接合し、固定した。次いで、貫通孔Ｈを有する２枚の複合シート及び貫通孔Ｈ１を有する一枚の複合シートを順次積層した後、所定の圧力で本圧着して主体層の上面にキャビティＣとなる開口部を形成し、図１１の（ａ）に示す未焼成のセラミック積層体１１１を拘束層１１４上に形成して複合積層体１２０Ｈを作製した。この未焼成の複合積層体１２０Ｈを８５０℃で焼成した後、拘束層１１４を除去することによって、キャビティＣを有するチップ実装型基板１０Ｈ（図１１の（ｂ）参照）を得た。この焼成によって上下のセラミック層１１Ａ、１１Ａ間に介在する拘束層１１Ｅは、セラミック層１１Ａから拡散したガラス成分が固化してセラミック多層基板１１として強固に一体化し、また、チップ型電子部品１２の外部端子電極１２Ｄ、１２ＥとキャビティＣ底面の表面電極１１Ｃ、１１Ｃは一体的に焼結し、半田等の接合材を介することなく強固に接続されている。尚、１１０Ｈは拘束層１１４上に形成された未焼成のチップ実装型基板である。
【００８８】
本実施例によれば、キャビティＣのように複雑な表面形状を有するセラミック多層基板１１であっても、上面が平坦な主体層にセラミック焼結体１１２を搭載するだけで、チップ型電子部品１２を簡単に実装することができ、しかもセラミック多層基板１１の反りやうねりを抑制することができる他、実施例１と同様の作用効果が得られた。
【００８９】
実施例１２
本実施例では、チップ型電子部品としての積層セミックコンデンサの外部電極構造を異にする以外は、実施例１のチップ実装型基板１０と同様に構成されている。従って、本実施例のチップ実装型基板は、実施例１と同一要領で作製することができるため、以下ではチップ型電子部品の構造についてのみ説明する。尚、本実施例においても実施例９と同一部分または相当部分には同一符号を附して説明する。
【００９０】
本実施例に用いられるチップ型電子部品１２は、図１２に示すように、積層セラミックコンデンサとして構成されている。このチップ型電子部品１２は、同図に示すように、複数の誘電体セラミック層１２Ａが積層された積層体と、上下の誘電体セラミック層１２Ａ間に配置され且つ誘電体セラミック層１２Ａを介して対向する複数の内部電極層１２Ｂ、１２Ｃと、積層体内の左右端部に配置され且つ複数の内部電極層１２Ｂ、１２Ｃの端部中央を貫通して接続されたビア導体として形成された左右一対の外部端子電極１２Ｄ、１２Ｅと、を有している。ビア導体として形成された一方の外部端子電極１２Ｄは、一つ置きに配置された一方の内部電極層１２Ｂの全てに接続され、下端面が積層体の下面に表出している。他方の外部端子電極１２Ｅは、一つ置きに配置された他方の内部電極層１２Ｃの全てに接続され、下端面が積層体の下面に表出している。その他は実施例１の積層セラミックコンデンサと同様に構成されている。
【００９１】
本実施例では、チップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅであるビア導体が下端においてセラミック多層基板１１表面の表面電極１１Ｃ、１１Ｃと一体的に焼結して強固に接続されている。従って、本実施例においても実施例１と同様の作用効果が得られた。つまり、チップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅが如何なる形態であっても、半田等の接合材料を介することなくセラミック多層基板１１上面の表面電極１１Ｃ、１１Ｃとチップ型電子部品１２の外部端子電極１２Ｄ、１２Ｅとを確実且つ強固に接続することができることが判った。
【００９２】
尚、上記各実施例では、セラミック基板のセラミック材料として低温焼結セラミック材料を用いた場合について説明したが、セラミック材料としては低温焼結セラミック材料に制限されるものではなく、アルミナ、窒化アルミニウム、ムライト等のセラミック材料に焼結助材を加え、１０５０℃以上の高温で焼成する高温焼結セラミック材料を用いても良い。高温焼結セラミック材料を用いる場合には、電極材料として、例えばモリブデン、白金、パラジウム、タングステン、ニッケル及びこれらの金属を含む合金等を用いることができる。また、上記各実施例では複数のセラミック層を積層して形成されたセラミック多層基板を例に挙げて説明したが、セラミック層が単層のものであっても良い。
【００９３】
要するに、本発明は上記各実施例に何等制限されるものではなく、チップ型電子部品の外部端子電極とセラミック基板の表面電極とを半田等の接合材料を用いることなく、焼結により外部端子電極と表面電極とを一体化したものであれば、本発明に包含される。
【産業上の利用可能性】
【００９４】
本発明は、例えば種々の電子機器に用いられるチップ型電子部品を搭載したセラミック基板に好適に利用することができる。
【図面の簡単な説明】
【００９５】
【図１】（ａ）、（ｂ）はそれぞれ本発明のチップ実装型基板の一実施形態の要部を拡大して示す断面図で、（ａ）はその断面図、（ｂ）は焼成前の同一部分を示す断面図である。
【図２】（ａ）〜（ｅ）はそれぞれ図１に示すチップ実装型基板の製造方法の一実施形態を工程順に示す工程図である。
【図３】（ａ）〜（ｃ）はそれぞれ図２に示す工程図の続きを示す工程図である。
【図４】本発明のチップ実装型基板の他の実施形態を示す断面図である。
【図５】本発明のチップ実装型基板の製造方法の他の実施形態を示す図で、図３の（ａ）に相当する図である。
【図６】（ａ）〜（ｃ）はそれぞれ本発明のチップ型電子部品を搭載したセラミック基板の製造方法の他の実施形態を工程順に示す工程図である。
【図７】（ａ）、（ｂ）はそれぞれ本発明のチップ型電子部品を搭載したセラミック基板の製造方法の他の実施形態を工程順に示す工程図である。
【図８】本発明のチップ型電子部品を搭載したセラミック基板の製造方法の更に他の実施形態を工程の要部を示す工程図である。
【図９】（ａ）、（ｂ）はそれぞれ本発明のチップ型電子部品を搭載したセラミック基板の製造方法の更に他の実施形態を工程の要部を示す工程図である。
【図１０】（ａ）、（ｂ）はそれぞれ本発明のチップ型電子部品を搭載したセラミック基板の製造方法の更に他の実施形態を工程の要部を示す工程図である。
【図１１】（ａ）、（ｂ）はそれぞれ本発明のチップ型電子部品を搭載したセラミック基板の製造方法の更に他の実施形態を工程の要部を示す工程図である。
【図１２】本発明のチップ型電子部品を搭載したセラミック基板の更に他の実施形態の要部を示す断面図である。
【符号の説明】
【００９６】
１０、１０Ａ、１０Ｃ、１０Ｄ、１０Ｆ、１０Ｇ１０Ｈ、１０Ｉ    チップ実装型基板（チップ型電子部品を搭載したセラミック基板）
１１    セラミック多層基板
１１Ｂ  配線パターン
１１Ｃ  面内導体、表面電極
１１Ｄ  バンプ電極
１１Ｅ  拘束層
１２    チップ型電子部品
１２Ｄ、１２Ｅ  外部端子電極（端子電極）
１１１    未焼成のセラミック積層体
１１１Ａ  セラミックグリーンシート（セラミックグリーン体）
１１１Ｃ  表面電極部（導体部）
１１１Ｄ  ビア導体部（導体部）
１１２    セラミック焼結体
１１２Ｄ、１１２Ｅ  外部端子電極部
１１４、１１４Ｂ、１１４Ｃ    拘束層
１１４Ａ  圧粉体（拘束層）
【図１】
2007067364.tif 000007
【図２】
2007067364.tif 000008
【図３】
2007067364.tif 000009
【図４】
2007067364.tif 000010
【図５】
2007067364.tif 000011
【図６】
2007067364.tif 000012
【図７】
2007067364.tif 000013
【図８】
2007067364.tif 000014
【図９】
2007067364.tif 000015
【図１０】
2007067364.tif 000016
【図１１】
2007067364.tif 000017
【図１２】
2007067364.tif 000018