(57)【要約】【課題】バンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサを提供する。【解決手段】バンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサを提供する。このバンプを形成する方法によれば、導電パッドをシード膜で利用してバンプを鍍金工程で形成する。これによって、前記導電パッドをシード膜で利用するので、追加的なアルミニウムパッドやシード膜の形成が必要ではなくて工程を単純化することができる。また導電パッドとバンプを同一の物質で形成するので単一物質の使用によって工程を単純化することができる。【選択図】図４
2007134713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に導電パッドを形成する段階と、
前記導電パッドを覆うパッシベーション膜を形成する段階と、
前記パッシベーション膜をパターニングして前記導電パッドを露出させる開口部を形成する段階と、
前記導電パッドと接するバンプを形成する段階とを具備し、
前記バンプを形成する段階は前記導電パッドをシード膜として利用する鍍金工程を利用して進行されることを特徴とするバンプの形成方法。
【請求項２】
前記導電パッドと前記バンプは同一の金属で形成されることを特徴とする請求項１に記載のバンプの形成方法。
【請求項３】
前記金属は金または銅であることを特徴とする請求項２に記載のバンプの形成方法。
【請求項４】
前記鍍金工程は電気鍍金または無電解鍍金であることを特徴とする請求項１に記載のバンプの形成方法。
【請求項５】
画素領域と周辺回路領域とを具備する半導体基板を準備する段階と、
前記画素領域の前記半導体基板に光電変換部を形成する段階と、
前記半導体基板上に電気的に連結された配線が介在された複数層の層間絶縁膜を形成する段階と、
前記周辺回路領域において前記配線と電気的に連結される導電パッドを形成する段階と、
パッシベーション膜を形成する段階と、
前記パッシベーション膜をエッチングして前記導電パッドを露出させる開口部を形成する段階と、
前記導電パッドと接するバンプを形成する段階とを具備し、
前記バンプを形成する段階は前記導電パッドをシード膜として利用する鍍金工程を利用して進行されることを特徴とするイメージセンサの形成方法。
【請求項６】
前記開口部を形成する前に、
前記画素領域において前記光電変換部と重畳されるカラーフィルタ層を形成する段階と、
前記カラーフィルタ層上にマイクロレンズを形成する段階とをさらに具備することを特徴とする請求項５に記載のイメージセンサの形成方法。
【請求項７】
前記導電パッドと前記バンプは同一の金属で形成されることを特徴とする請求項５に記載のイメージセンサの形成方法。
【請求項８】
前記金属は金または銅であることを特徴とする請求項７に記載のイメージセンサの形成方法。
【請求項９】
前記鍍金工程は電気鍍金または無電解鍍金であることを特徴とする請求項５に記載のイメージセンサの形成方法。
【請求項１０】
半導体基板と電気的に連結される導電パッドと、
前記導電パッドを露出させる開口部を具備するパッシベーション膜と、
前記開口部を通じて前記導電パッドと直接接するバンプとを具備し、
前記導電パッドと前記バンプは同一の金属からなることを特徴とする半導体チップ。
【請求項１１】
前記金属は金または銅であることを特徴とする請求項１０に記載の半導体チップ。
【請求項１２】
画素領域と周辺回路領域とを具備する半導体基板と、
前記画素領域の前記半導体基板に形成された光電変換部と、
前記半導体基板を覆う層間絶縁膜と、
前記層間絶縁膜内に介在されて前記半導体基板と電気的に連結される配線と、
前記周辺回路領域において前記配線と電気的に連結される導電パッドと、
前記導電パッドを露出させる開口部を含むパッシベーション膜と、
前記開口部を通じて前記導電パッドと直接接するバンプとを具備し、
前記導電パッドと前記バンプは同一の金属からなることを特徴とするイメージセンサ。
【請求項１３】
前記金属は金または銅であることを特徴とする請求項１２に記載のイメージセンサ。
【請求項１４】
前記画素領域において前記パッシベーション膜上に位置し、前記光電変換部と重畳されるカラーフィルタ膜と、
前記カラーフィルタ膜上に位置するマイクロレンズとをさらに具備することを特徴とする請求項１２に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の形成方法に係り、より詳細にはバンプの形成方法、これを利用したイメージセンサの製造方法及びこれによって形成された半導体チップ及びイメージセンサに関するものである。
【背景技術】
【０００２】
電子装置の軽薄短小の趨勢に合わせて電子装置の内部に実装されるパッケージの大きさも軽薄短小が追求されている。このため、バンプを利用して半導体チップと回路基板を連結して実装面積を最小化するパッケージ方法が研究されている。バンプを利用するパッケージ方法はバンプの短い電気的の接続長さによってインダクタンスとキャパシタンス及び信号遅延は非常に小さく、多ピンの入出力が可能であり、熱的な特性を向上させることができる長所を有する。特に、バンプをイメージセンサに適用する場合、バンプの短い長さによって増える面積程度に受光部の面積を増やすことができるという長所がある。
【０００３】
一方、バンプを主に電気抵抗が小さな金で形成するのが選好される。しかし、金は値段が非常に高い。したがって、金に比べて電気抵抗は多少大きいが、相対的に非常にやすい銅でバンプを形成することが要求される。更に、バンプだけでなく半導体装置内で配線を同一の理由で銅で形成することが要求される。しかし、銅はよく拡散し半導体製造設備ラインを容易に汚染させるので最大限の注意が求められる。
【０００４】
また、銅や金でパターンを形成する場合、エッチングが難しくてダマシン工程を利用する。例えば、銅で最上層に位置する導電パッドを形成する場合、ダマシン工程によって導電パッドの上部面は隣にある層間絶縁膜の上部面と同一の高さを有する。したがって銅からなる導電パッドは層間絶縁膜の内に位置する。従って、後続にバンプを形成する場合、バンプが前記導電パッドと接することが困難である。これを解決するために、前記銅導電パッドが形成されたウェーハ上にアルルミニウム膜を蒸着してパターニングして前記層間絶縁膜の上部より突出された上部面を有するアルミニウムパッドを形成する。
【０００５】
一方、前記アルミニウムパッド上にバンプを金や銅を利用して形成する場合、前記アルミニウムが前記金や銅とは異なる種類の物質であるから、金や銅からなる別途のシード膜を形成するのが必要である。これによって全体の工程が複雑になる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の技術的課題は工程を単純化させることができながら、費用を減らすことができるバンプの形成方法及びこれによって形成されたバンプを含む半導体チップを提供することである。
【０００７】
本発明の他の技術的課題はパッケージ面積を減らすことができ、工程を単純化させて費用を減らすことができるイメージセンサの製造方法及びこれによって形成されたイメージセンサを提供することである。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明によるバンプの形成方法は導電パッドをシード膜で利用してバンプを鍍金工程で形成することを特徴とする。前記導電パッドをシード膜で利用するから追加的なアルミニウムパッドやシード膜の形成が必要ではなくて工程を単純化することができる。またバンプを鍍金工程で形成するのでバンプの形態を限定するための別途のマスクパターンを必要しない。これによってマスクパターンの形成のためのフォトリソグラフィ工程とエッチング工程を必要しなくて工程を単純化することができる。また前記導電パッドとバンプを銅で形成すれば、工程費用を節約することができる。
【０００９】
より具体的には、本発明によるバンプの形成方法は半導体基板上に導電パッドを形成する段階、前記導電パッドを覆うパッシベーション膜を形成する段階、前記パッシベーション膜をパターニングして前記導電パッドを露出させる開口部を形成する段階、及び前記導電パッドと接するバンプを形成する段階を具備し、前記バンプを形成する段階は前記導電パッドをシード膜（ｓｅｅｄ  ｌａｙｅｒ）で利用する鍍金（Ｐｌａｔｉｎｇ）工程を利用して進行される。
【００１０】
前記導電パッドと前記バンプは同一の金属で形成されることができ、この時前記同一の金属は銅または金であることができる。
【００１１】
前記鍍金工程は電気鍍金または無電解鍍金であることができる。
【００１２】
前記方法で形成されたバンプを含む半導体チップは半導体基板と電気的に連結される導電パッド、前記導電パッドを露出させる開口部を具備するパッシベーション膜、及び前記開口部を通じて前記導電パッドと直接接するバンプを具備し、前記導電パッドと前記バンプは同一の金属からなる。前記金属は金または銅であることができる。
【００１３】
前記他の技術的課題を達成するための本発明によるイメージセンサの形成方法は画素領域と周辺回路領域を具備する半導体基板を準備する段階、前記画素領域の前記半導体基板に光電変換部を形成する段階、前記半導体基板上に配線が介在された複数層の層間絶縁膜を形成する段階、前記周辺回路領域で前記配線と電気的に連結される導電パッドを形成する段階、パッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）を形成する段階、前記パッシベーション膜をエッチングして前記導電パッドを露出させる開口部を形成する段階、及び前記導電パッドと接するバンプを形成する段階を具備し、前記バンプを形成する段階は前記導電パッドをシード膜（ｓｅｅｄ  ｌａｙｅｒ）で利用する鍍金工程を利用して進行される。
【００１４】
前記方法は、前記開口部を形成する前に、前記画素領域で前記光電変換部と重畳されるカラーフィルタ層を形成する段階、及び前記カラーフィルタ層上にマイクロレンズを形成する段階をさらに具備することができる。
【００１５】
前記方法で形成された本発明によるイメージセンサは画素領域と周辺回路領域を具備する半導体基板、前記画素領域の前記半導体基板に形成された光電変換部、前記半導体基板を覆う層間絶縁膜、前記層間絶縁膜内に介在された配線、前記周辺回路領域で前記配線と電気的に連結される導電パッド、前記導電パッドを露出させる開口部を含むパッシベーション膜、前記開口部を通じて前記導電パッドと直接接するバンプを具備し、前記導電パッドと前記バンプは同一の金属からなる。
【００１６】
前記イメージセンサは前記画素領域で前記パッシベーション膜上に位置し、前記光電変換部と重畳されるカラーフィルタ膜、及び前記カラーフィルタ膜上に位置するマイクロレンズをさらに具備することができる。
【発明の効果】
【００１７】
したがって、本発明によるバンプを形成する方法及びこれを利用するイメージセンサの形成方法によれば、導電パッドをシード膜で利用してバンプを鍍金工程で形成する。これによって、前記導電パッドをシード膜で利用するから追加的なアルミニウムパッドやシード膜の形成が必要ではなくて工程を単純化することができる。また導電パッドとバンプを同一の物質で形成するから単一物質使用によって工程を単純化することができる。バンプを鍍金工程で形成するからバンプの形態を限定するための別途のマスクパターンがなくてもバンプの形成が可能である。これによってマスクパターンの形成のためのフォトリソグラフィ工程とエッチング工程を省略することができるので、工程を単純化することができる。また前記導電パッドとバンプを銅で形成すれば、工程費用を節約することができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付する図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態で具体化されることもできる。例えば、本実施形態に紹介された方法はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ‐Ｏｘｉｄｅ‐Ｓｉｌｉｃｏｎ）またはＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサを含めて多様な半導体装置を製造する方法に適用されることができる。ここで紹介される実施形態は開示された内容が完全になるように、そして当業者に本発明の思想が充分に伝達されるようにするために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合にそれは他の層または基板上に直接形成されることができるまたはこれらとの間に第３の層が介されることもできる。明細書全体にかけて同一の参照番号は同一の構成要素を示す。
【００１９】
図１ないし図４は本発明の望ましい実施形態によるイメージセンサの製造方法を順に示す工程断面図である。
【００２０】
図１参照すれば、画素領域ＣＥと周辺回路領域ＰＥを具備する半導体基板１に素子分離膜３を形成して活性領域を定義する。前記活性領域にイオン注入工程を進行してフォトダイオードのような光電変換部５を形成する。前記光電変換部は後続の素子動作の時、光が入射されれば、電子‐正孔カップルが発生する領域である。前記半導体基板１上にトランジスタ７を形成する。図１で図示されなかったが、前記画素領域ＣＥにトランジスタが形成されて後続の素子動作の時、前記光電変換部５で発生した電荷を感知して信号を伝送する。前記半導体基板１の全面上に保護膜８を形成する。前記保護膜８は前記光電変換部５を後続工程で保護するために形成する。前記半導体基板１上に配線層１５を形成する。前記配線層１５は前記半導体基板１または／及び前記トランジスタ７に電気的信号を印加するための配線が形成される所で、複数層の第１エッチング阻止膜９ａと第１層間絶縁膜１１ａ及び前記第１層間絶縁膜１１ａと前記第１エッチング阻止膜９ａを貫通する配線１３ａを具備するように形成される。前記配線１３ａは前記半導体基板１またはトランジスタ７と電気的に連結される。前記配線１３ａは銅、アルミニウム及びタングステンを含むグループで選択される少なくとも一つの物質で形成されることができる。前記画素領域ＣＥで前記配線１３ａは前記素子分離膜３と重畳されるように形成されて前記光電変換部５に入射する光の経路を邪魔しないようにする。
【００２１】
続いて、前記配線層１５上にパッド層１７を形成する。前記パッド層１７は外部との電気的連結のための導電パッドが形成される所で、第２エッチング阻止膜９ｂと第２層間絶縁膜１１ｂ及び前記第２層間絶縁膜１１ｂと前記第２エッチング阻止膜９ｂを貫通する導電パッド１３ｂを具備するように形成される。前記パッド層１７を形成する方法は次のようである。まず、前記配線層１５上に第２エッチング阻止膜９ｂと第２層間絶縁膜１１ｂを順に形成する。そして前記第２層間絶縁膜１１ｂと前記第２エッチング阻止膜９ｂを順にパターニングして前記配線１３ｂを露出させるホール（図示しない）を形成する。図示しなかったが、シード膜を全面に化学気相蒸着方法または原子薄膜蒸着方法を利用して形成し、電気鍍金方法や無電解鍍金方法を利用して銅や金のような導電膜を形成して前記ホールを満たす。そして前記導電膜に対して化学機械的研磨工程を利用して前記ホールの中に導電パッド１３ｂを形成する。
【００２２】
続いて、前記エッチング阻止膜９ａ、９ｂは例えば、シリコン窒化膜Ｓｉ３Ｎ４で形成されることができる。前記層間絶縁膜１１ａ、１１ｂは例えば、シリコン酸化膜ＳｉＯ２、またはシリコン酸化フッ化膜ＳｉＯＦで形成されることができる。前記パッド層１７上にパッシベーション膜２１を形成する。前記パッシベーション膜２１はシリコン窒化膜、シリコン酸化膜及びシリコン酸化窒化膜を含むグループで選択される少なくとも一つを利用して、例えばシリコン窒化膜−シリコン酸化膜−シリコン窒化膜の三層膜で形成されることができる。前記パッシベーション膜２１は外部からの湿気などを防ぐ役目をする。
【００２３】
図２を参照すれば、前記画素領域ＣＥ上に前記光電変換部５と重畳されるカラーフィルタ層３７を形成する。前記カラーフィルタ層３７は自然光を光の３原色で分解するＲＧＢ（Ｒｅｄ‐Ｇｒｅｅｎ‐Ｂｌｕｅ）型カラーフィルタまたは自然光をＣＹＧＭ（ｃｙａｎ、ｙｅｌｌｏｗ、ｇｒｅｅｎ、ｍａｇｅｎｔａ）の４色で分離する補色型カラーフィルタであることができる。前記カラーフィルタ層３７上にマイクロレンズ３９を形成する。前記導電パッド１３ｂが前記パッシベーション膜２１で覆われるので、前記カラーフィルタ層３７と前記マイクロレンズ３９を形成する工程の間に発生する前記導電パッド１３ｂの損傷を防止することができる。また前記導電パッド１３ｂが銅で形成される場合、前記カラーフィルタ層３７と前記マイクロレンズ３９を形成する工程の間も銅が拡散して設備が汚染されることを前記パッシベーション膜２１によって防止することができる。
【００２４】
図３を参照すれば、前記カラーフィルタ層３７と前記マイクロレンズ３９を形成した後、前記周辺回路領域ＰＥの前記導電パッド１３ｂと重畳される開口部４３を具備するマスクパターン４１を形成する。前記マスクパターン４１は望ましくは前記パッシベーション膜１１ｂ、前記マイクロレンズ３９及び前記カラーフィルタ層３７に対してエッチング選択比を有する物質で形成される。前記マスクパターン４１をエッチングマスクで利用して前記パッシベーション膜２１をパターニングして前記周辺回路領域ＰＥで、前記導電パッド１３ｂを露出させる。
【００２５】
図４を参照すれば、前記マスクパターン４１を除去する。そして、前記導電パッド１３ｂをシード膜で利用して前記導電パッド１３ｂと直接接するバンプ４５を鍍金工程で形成する。前記鍍金工程で電気鍍金または無電解鍍金であることができる。前記鍍金工程で、前記バンプ４５を構成する導電膜は前記導電パッド１３ｂと同一の金属で形成される。すなわち、前記導電パッド１３ｂが金で形成される場合、前記バンプ４５も金で形成される。または前記導電パッド１３ｂが銅で形成される場合、前記バンプ４５も銅で形成される。この場合、銅は安いので費用を節約することができる。
【００２６】
続いて、前記鍍金工程で、前記導電パッド１３ｂをシード膜で利用するので、別途のシード膜を形成しなくても良いので工程を単純化させることができる。また、前記鍍金工程で、前記バンプ４５を構成する銅または金は前記導電パッド１３ｂを中心にして周辺で徐徐に成長して最終的にはほぼ直方体の形態で形成される。したがって前記バンプ４５の形態を限定するための別途のマスクパターンを必要としない。これによって、工程を単純化することができる。
【００２７】
一方、半導体素子が非常に高集積化される場合、前記バンプ４５の形態を限定するためのマスクパターンを形成することもできる。
【００２８】
前記ようにイメージセンサを形成した後、前記バンプを回路基板（図示しない）に接するようにし、前記バンプを通じて外部から電圧が印加されるようにする。これによってワイヤリング（Ｗｉｒｉｎｇ）ではないバンプによってイメージセンサチップが回路基板と連結されるから、バンプの短い長さによって全体パッケージの面積を減らすことができるのと同時に増えた面積程度に受光部の面積を増やすことができる。
【００２９】
一方、本発明の他の例によるイメージセンサの形成方法は、前記のバンプの形成方法を利用することによって、配線、導電パッド及びバンプなど、電気的な連結手段で用いられるすべての導電性物質を銅のような一つの単一物質で形成することができる。このような場合、単一物質の使用によって装備の互換性を高め、工程負担を減らすことなど、工程を単純化させることができる。例えば、配線を互いに異なる２種物質で形成する場合、これを形成するための蒸着装備、エッチング装備、洗浄装備及び洗浄液などもそれぞれ２種類ずつ必要になる。しかし、単一物質で用いられれば、装備及び洗浄液も１種類ずつのみ必要になるので、工程を単純化させることができることである。
【図面の簡単な説明】
【００３０】
【図１】本発明の望ましい実施形態によるイメージセンサの製造方法を順に示す工程断面図である。
【図２】本発明の望ましい実施形態によるイメージセンサの製造方法を順に示す工程断面図である。
【図３】本発明の望ましい実施形態によるイメージセンサの製造方法を順に示す工程断面図である。
【図４】本発明の望ましい実施形態によるイメージセンサの製造方法を順に示す工程断面図である。
【符号の説明】
【００３１】
１  半導体基板
３  素子分離膜
５  光電変換部
７  トランジスタ
８  保護膜
９ａ  第１エッチング阻止膜
９ｂ  第２エッチング阻止膜
１１ａ  第１層間絶縁膜
１１ａ  第２層間絶縁膜
１３ａ  配線
１３ｂ  導電パッド
１５  配線層
１７  パッド層
２１  パッシベーション膜
３７  カラーフィルタ層
３９  マイクロレンズ
４１  マスクパターン
４３  開口部
４５  バンプ
ＣＥ  画素領域
ＰＥ  周辺回路領域
【図１】
2007134713.tif 000003
【図２】
2007134713.tif 000004
【図３】
2007134713.tif 000005
【図４】
2007134713.tif 000006