(57)【要約】【課題】薄膜を有する無線チップにおいて、アンテナ圧着時の不具合を改良する。【解決手段】薄膜からなる無線チップを形成し、特に無線チップ内に有機化合物層を有するメモリ領域を有し、メモリ領域の一端部とパッドの一端部との距離を５００μｍ以上とする。その結果、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。このような無線チップを設ける基板には、ガラス基板やシリコンウェハを用いることができる。【選択図】図１
2007172592.tif 000002
【特許請求の範囲】
【請求項１】
無線通信を行うためのアンテナと、
前記アンテナに接続された高周波回路部及びロジック回路部と、
前記ロジック回路部により制御されるメモリ回路部と、
前記高周波回路部と前記アンテナを接続するパッド部を有し、
前記メモリ回路部の一端部と、パッド部の一端部とは、少なくとも直線距離で５００μｍ以上離れていることを特徴とする半導体装置。
【請求項２】
無線通信を行うためのアンテナと、
前記アンテナに接続された高周波回路部及びロジック回路部と、
前記ロジック回路部により制御されるメモリ回路部と、
前記高周波回路部と前記アンテナを接続するパッド部を有し、
前記メモリ回路部の一端部と、パッド部の一端部とは、少なくとも直線距離で７５０μｍ以上離れていることを特徴とする半導体装置。
【請求項３】
無線通信を行うためのアンテナと、
前記アンテナに接続された高周波回路部及びロジック回路部と、
前記ロジック回路部により制御されるメモリ回路部と、
前記高周波回路部と前記アンテナを接続するパッド部を有し、
前記メモリ回路部の一端部と、パッド部の一端部とは、直線距離で５００μｍ以上１ｍｍ以下離れていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において
前記アンテナは直線状であることを特徴とする半導体装置。
【請求項５】
請求項１乃至３のいずれか一において
前記アンテナはコイル状であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において
前記アンテナはアンテナ用基板に設けられ、前記パッドに圧着されたことを特徴とする半導体装置。
【請求項７】
請求項６において
異方性導電体フィルムを用いて、前記アンテナは前記パッドに圧着されたことを特徴とする半導体装置。
【請求項８】
請求項７において
前記メモリ回路は、複数のメモリセルを有し、前記メモリセルはスイッチング素子及びメモリ素子を有することを特徴とする半導体装置。
【請求項９】
請求項８において
前記メモリ素子は、ビット線を構成する第１の導電層と、ワード線を構成する第２の導電層との間に有機化合物層を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において
前記メモリ回路部は有機メモリ素子を含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信により情報の入出力を行う半導体装置に係り、特にその回路配置及び配線接続構造に関する。
【背景技術】
【０００２】
無線通信機能を有する半導体装置は、その用途によりＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグとも呼ばれる。この用途の半導体装置において、半導体集積回路によって通信回路やメモリを構成したものは無線チップとも呼ばれている。
【０００３】
無線チップの構成は、インターフェース、メモリ、制御部等を有する。メモリは、書き込み読み出しが可能なランダム・アクセス・メモリ（以下、「ＲＡＭ」とも記す）、読み出しを専用とする読み出し専用メモリ（以下、「ＲＯＭ」とも記す）が使用され、目的に応じて使い分けられている。具体的には、特定のアプリケーション毎にメモリ領域が割り当てられており、アプリケーション毎、並びにディレクトリ毎にアクセス権が管理されている。アクセス権を管理するため、無線チップはアプリケーションの暗証コードと比較照合する照合手段を有し、照合手段による比較照合の結果、暗証コードが一致するアプリケーションに関するアクセス権をユーザに与える制御手段を有する（特許文献１参照）。
【０００４】
このような無線チップは、シリコンウエハから形成され、半導体基板の回路面にメモリ回路、演算回路等の集積回路が形成されている（特許文献２参照）。
【０００５】
シリコンウエハから形成された無線チップは、フェイスダウン状態でアンテナと接続される。例えば、フレキシブル基板上に形成されたチップは、接触端子として出っ張りを有し、フェイスダウン状態で、別基板に設けられたアンテナと接続される（特許文献３参照）。またはバンプが形成された半導体素子を加圧することによって、フェイスダウン状態で、配線シートに加圧接続される（特許文献４参照）。
【０００６】
このような無線チップが搭載されたカード（所謂ＩＣカード）と、磁気カードとを比較すると、ＩＣカードはメモリ容量が大きく、演算機能を備えることができ、認証性が高く、改ざんすることが極めて困難である、といったメリットを有する。そのため、地方自治体等にも採用されており、個人情報の管理に好適である。
【特許文献１】特開２００３−１６４１８号公報
【特許文献２】特開２０００−１１１２９号公報
【特許文献３】特開平８−８８５８６号公報
【特許文献４】特開２０００−１５１０５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
無線チップは、マイクロプロセッサや半導体メモリと同じく高価なシリコンウエハを使用して製造されている。そのためにチップの単価を下げるには自ずと限界があった。特に、無線チップに必要なメモリ領域は、チップ内で大きな面積を占めており、記憶容量を変えずにメモリ領域の占有面積を縮小することが、チップ単価を削減する上で必要となっている。
【０００８】
また、従来の無線チップは、小片化したとしてもシリコンを構造体として用いているので、曲面形状の基体に貼り付けるには適していなかった。シリコンウエハ自体を研削研磨して薄片化する方法もあるが、そのための工程数が増えるので低コスト化と相反する矛盾があった。薄片化したとしても、商品に付して使用されるＩＣタグのようなものでは、無線チップを薄い紙片に貼り付けると、表面に突起が生じてしまい利用者に違和感を与えてしまうものであった。
【０００９】
従来の技術によれば、個々の無線チップを識別するために、識別情報を無線チップ内のＲＯＭに記憶させなければならず、そのために配線接続工程が増加して生産性を損ねていた。またこの配線接続工程で、チップにアンテナを圧着接続するとき、チップ、特にロジック回路部が破壊してしまうことがあった。
【００１０】
本発明はこのような状況に鑑みなされたものであり、無線通信機能を有する半導体装置の薄型化を図りつつ、生産性を向上させることを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を鑑み本発明は、薄膜からなる無線チップを形成し、特に無線チップ内に有機化合物層を有するメモリ領域、つまりメモリ素子を形成することを特徴とする。メモリ素子は、一対の電極間に挟持された有機化合物層を備える。メモリが有する電極には、それぞれスイッチング素子が設けられ、所謂アクティブ型のメモリを有する。有機化合物層とは、有機材料を含む層であり、異なる機能を奏する層が積層された構造であっても、単層構造であってもよい。
【００１２】
このようなメモリは、無線チップを構成する回路等と一体形成することができる。そのため、製造工程や製造コストを増やすことなく、無線チップにメモリを設けることができる。
【００１３】
このような薄膜からなる新たな無線チップにおいて、アンテナを圧着接続するパッドを素子形成領域の外側に設けることを特徴とする。好ましくは、パッドとメモリ素子を構成する有機化合物層が設けられた領域（以下、メモリ領域と記す）との直線距離を、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とする。アンテナを圧着するときには、１００℃から３５０℃の加熱とともに、３０ｋＰａから６０ｋＰａの圧力を接着するまでかけ続ける。
【００１４】
本発明は、無線通信を行うためのアンテナと、アンテナに接続された高周波回路部及びロジック回路部と、ロジック回路部により制御されるメモリ回路部と、高周波回路部と前記アンテナを接続するパッド部を有し、メモリ回路部の一端部と、パッド部とは、離間して設けられている非接触で情報の入出力が可能な半導体装置である。
【００１５】
以下に、本発明の具体的な構成について説明する。
【００１６】
本発明の一形態は、無線通信を行うためのアンテナと、アンテナに接続された高周波回路部及びロジック回路部と、ロジック回路部により制御されるメモリ回路部と、高周波回路部とアンテナを接続するパッド部を有する半導体装置である。そして、メモリ回路部の一端部と、パッド部、具体的にはパッド部の一端部とは、少なくとも直線距離で５００μｍ以上離れていることを特徴とする。
【００１７】
本発明の別形態は、無線通信を行うためのアンテナと、アンテナに接続された高周波回路部及びロジック回路部と、ロジック回路部により制御されるメモリ回路部と、高周波回路部とアンテナを接続するパッド部を有する半導体装置である。そして、メモリ回路部の一端部と、パッド部、具体的にはパッド部の一端部とは、少なくとも直線距離で７５０μｍ以上離れていることを特徴とする。
【００１８】
本発明の別形態は、無線通信を行うためのアンテナと、アンテナに接続された高周波回路部及びロジック回路部と、ロジック回路部により制御されるメモリ回路部と、高周波回路部とアンテナを接続するパッド部を有する半導体装置である。そして、メモリ回路部の一端部と、パッド部、具体的にはパッド部の一端部とは、少なくとも直線距離で５００μｍ以上１ｍｍ以下離れていることを特徴とする。この距離は、チップサイズに左右されない。またメモリ回路部の一端部とは、成膜や配線コンタクトのために開口が設けられた所、つまり物理的強度が相対的に弱いところ側を指す。
【００１９】
本発明において、アンテナは直線状を有していてもよし、アンテナはコイル状を有していてもよい。このようなアンテナはアンテナ用基板に設けられ、パッドに圧着される。
圧着時、異方性導電体フィルムを用いて、アンテナはパッドに圧着される。
【００２０】
本発明において、メモリ領域は、複数のメモリセルを有し、メモリセルはスイッチング素子及びメモリ素子を有する。
【００２１】
本発明において、メモリ素子は、ビット線を構成する第１の導電層と、ワード線を構成する第２の導電層との間に有機化合物層を有する。
【発明の効果】
【００２２】
本発明によれば、電圧で一回書き込み可能な有機メモリ素子を、無線チップのＲＯＭとして用いることにより、生産性を高めることができる。
【００２３】
本発明によれば、薄膜トランジスタで形成された集積回路における高周波回路部と、無線通信を行うアンテナを接合するパット部と、集積回路におけるメモリ領域とを離間して設けることにより、薄膜の状態で当該集積回路とアンテナとを一体的に形成させることができる。アンテナとパット部とを圧着する工程、薄膜トランジスタで形成された集積回路を基板から剥離する工程を経ても、メモリ領域における有機メモリ素子がストレスで劣化することを防ぐことができる。
【００２４】
このように本発明によれば、アンテナと集積回路を薄膜の状態で一体的に形成された無線通信可能な半導体装置を得ることができる。
【００２５】
薄膜からなる無線チップは、シリコンウエハからなる無線チップと比較して、薄型化及び柔軟性を高めることができる。
【００２６】
柔軟性に富んだ無線チップにおいて、パッドを素子形成領域外に設け、好ましくはパッドとメモリ領域を離すことにより、アンテナ圧着時の素子の破壊や変形を防止することができる。その結果、無線チップの誤動作を防止することができる。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２８】
（実施の形態１）
本実施の形態では、有機メモリを有する無線チップの構成について説明する。なお本実施の形態では、無線チップの構成のみを記載するが、これに通信周波数に応じたアンテナを設けることにより、無線通信が可能となる。
【００２９】
図１（Ａ）には、無線チップ１００を示し、チップ内にはメモリ領域１０１；外部信号入力部１０２、ＲＦ入力部１０３などを含む高周波回路部；ロジック回路部１０４を有し、外側にはパッド１０６が設けられている。
【００３０】
メモリ領域１０１は、情報を書き込む領域であり、ＲＯＭやＲＡＭが設けられている。本実施の形態ではＲＯＭには、無線チップの固有情報を書き込む。ＲＯＭは、書き換えることが不可能な、所謂ライトワンス型である。そのため、無線チップ固有情報のような書き換える必要のない、又は書き換えられては困る情報を書き込む。固有情報を書き込むためのメモリ容量は６４ｂｉｔ程度であれば足りるが、本発明はこれに限定されず、６４ｂｉｔ以上のメモリ容量を設けてもよい。一方、ＲＡＭは書き換え可能なメモリであり、無線チップの流通過程で得た情報を書き込むとよい。
【００３１】
本発明では、上記ＲＯＭを、有機化合物層を有するメモリから形成する。メモリは、一対の電極間に挟持された有機化合物層を備えており、メモリが有する電極には、スイッチング素子が設けられている。所謂アクティブ型のメモリをＲＯＭとして設ける。
【００３２】
外部信号入力部１０２は、メモリ領域に書き込みを行うための信号を入力する機能を有し、例えば電源及び制御信号を入力するための複数のパッドを有する。
【００３３】
ＲＦ入力部１０３は、アンテナから受信した電波から電源およびクロックを生成する機能を有し、例えば電源回路、クロックジェネレータ、復調回路、変調回路等を有する。
【００３４】
ロジック回路部１０４は、上記電源および上記クロックを用いて、制御信号を生成する機能を有し、例えばコントローラやＣＰＵを有する。
【００３５】
本発明は、無線チップの外側にパッド１０６が設けられていることを特徴とする。すなわちパッド１０６の下方には特定の機能を奏する回路の素子が形成されていない。そのため、パッド１０６は配線１０７を介して無線チップ内の回路と接続されている。このような配線１０７を引き回し配線と呼ぶ。引き回し配線は、無線チップ内の素子間をつなぐ配線と比べると、非常に長い。そのため、引き回し配線は、無線チップ内の素子間をつなぐ配線よりも抵抗の低い材料から形成すると好ましい。
【００３６】
無線チップにおいて、図１（Ａ）示すようなパッド１０６とメモリ領域１０１との直線距離（以下、単に距離と記す）ｄは、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離すことが好ましい。この距離は絶対値であり、無線チップの寸法が縮小した場合であっても、維持することが好ましい。本発明においては、パッドとメモリ領域との距離とは、メモリ領域の一側端部（一端部）とパッドの一側端部（一端部）との間の距離のことをいい、最短直線距離を指している。アンテナを圧着するときには、１００℃から３５０℃の加熱とともに、３０ｋＰａから６０ｋＰａの圧力を接着するまでかけ続ける。本発明において「圧着」とは、ある物体に圧力をかけながら加熱をすることをいい、「熱圧着」ともいう。このようなアンテナ圧着時に生じる圧力は、パッド１０６上に生じるだけでなく、その近傍にも伝播する。この伝播は、フィルム基板上に形成された無線チップにおいて、大きな影響を受ける。圧着時にフィルム基板が容易に変形してしまうからである。そのため、積極的に無線チップ内のメモリ領域１０１と、パッド１０６との距離を離すと好ましい。またメモリ領域とパッドとの距離は、メモリ領域の成膜や配線コンタクトのために開口が設けられた所、つまり物理的強度が相対的に弱いところから、パッドまでの距離を指す。このようにメモリ領域と、パッドとを離すことにより、圧着時の熱による有機メモリの劣化を防止することができる。
【００３７】
図１（Ａ）において、パッドは無線チップの外側であって、一端に揃って設けられている。しかしながら本発明は、無線チップの外側にパッドを設けることを趣旨としているため、パッドを無線チップの一端に揃えて配置する構成に限定されない。例えば図１（Ｂ）に示すように、無線チップの外側であって、対向する端にパッドを設けてもよい。図１（Ｂ）に示すように、複数のパッドを設け、それらの位置が異なる無線チップの形態では、すべてのパッド１０６とメモリ領域１０１との距離ｄは、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離すことが好ましい。この距離は、チップサイズに左右されない。
【００３８】
（実施の形態２）
本実施の形態では、アンテナを備えた無線チップの形態について説明する。
【００３９】
図２（Ａ）には、電磁誘導方式のデータ転送方式に対応したコイル状のアンテナ１１０が無線チップ１００にパッド１０６を介して接続された形態を示す。電磁誘導方式はアンテナの指向性が広く、交信範囲が広いという特長がある。周波数帯としては１３５ｋＨｚなどの長波帯、１３．５６ＭＨｚなどの短波帯が用いられる。通信距離は数センチメートルから数十センチメートルである。パッド１０６は、メモリ領域１０１と５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離す。このような構成により、アンテナ接着時による無線チップ、特にメモリ領域の破壊や変形を防止することができる。
【００４０】
図２（Ｂ）は、ダイポールアンテナ１１０が無線チップ１００にパッド１０６を介して接続された形態を示す。パッド１０６は、メモリ領域１０１と５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離す。ダイポールアンテナも無指向性であるが、９００ＭＨｚ帯（例えば、９５０〜９５６ＭＨｚ）の超極短波帯（ＵＨＦ帯）を用いれば、通信距離を１〜６メートル程度まで拡大させることができる。また、２．４５ＧＨｚ帯を使えば指向性の高い通信を行うことができる。さらに通信距離が短くても構わなければ、アンテナを小型化することができるため、高い指向性に伴って、セキュリティの高い無線認証等を行うことができる。いずれにしても、このような構成により、アンテナ圧着時による無線チップ、特にメモリ領域の破壊や変形を防止することができる。
【００４１】
図２（Ａ）及び図２（Ｂ）におけるパッド１０６と、メモリ領域１０１との距離は、アンテナの形状や無線チップの寸法によらず絶対値であり、この距離を維持することが好ましい。
【００４２】
図２（Ｃ）には、パッド１０６部分の拡大図を示し、パッド１０６とアンテナ１１０との接続の模式図を示す。パッド１０６と、配線１０７とは同一材料から形成することができ、抵抗の低い導電性材料を用いるとよい。配線１０７は引き回し配線であり、低抵抗材料が望まれ、パッド１０６はアンテナ１１０との接触領域のため、アンテナからの損失を低減するためにも低抵抗材料が望まれる。パッド１０６上に開口部を有する絶縁層１２６を設け、アンテナ１１０圧着時の、アンテナ貼り合わせ位置の確認を簡便なものとすることができる。絶縁層１２６は、公知の無機材料又は有機材料から形成することができる。絶縁層１２６の開口部では、その側面に傾斜を設けるとよい。開口部内には、導電体１２３及び接着性を有する有機材料１２４を有する異方性導電体フィルムＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）１２１を配置し、アンテナ１１０とパッド１０６とを接続する。また銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）や半田接合等を用いてアンテナ１１０とパッド１０６との接続を行うこともできる。アンテナ１１０はフレキシブル基板からなるアンテナ用基板１１２に形成されていると好ましい。勿論、アンテナ１１０はその他の基板に形成されていてもよく、硬度の高いガラス基板や石英基板を用いることにより、圧着を簡便なものとすることもできる。
【００４３】
このような薄膜からなる無線チップは、フレキシブル基板上に形成することができる。その結果、柔軟性を高めた半導体装置を提供することができる。半導体装置としては、ＩＣカードやＩＣタグ等が挙げられる。
【００４４】
（実施の形態３）
本実施の形態では、無線チップのマスクレイアウト例について説明する。
【００４５】
図１１（Ａ）に無線チップのマスクレイアウト例を示し、図１１（Ｂ）にそのブロック図を示す。
【００４６】
無線チップは、最も大きな面積を占めるロジック回路部４０２が設けられ、これに隣接してＲＦ入力部４０１、メモリ領域４０４が設けられている。メモリ領域４０４の一領域には、調整回路部４０５、抵抗４０７が設けられており、これらは隣接して設けられている。ＲＦ入力部４０１に隣接して外部信号入力部４０３が設けられている。外部信号入力部４０３は、パッドを有するため、無線チップ１００の一辺に接する領域に設けるとよい。バッド接続時、無線チップの一辺を基準として貼り合わせることができるからである。
【００４７】
このときパッドとメモリ領域との距離は、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とする。すなわち、少なくともチップのメモリ領域とパッドとは重ならないように形成する。好ましくは、パッドから引き回された配線（引き回し配線）と、メモリ領域とは重ならないように形成するとよい。アンテナ圧着時の応力や熱が、引き回し配線を伝播してメモリ領域に印加されることを防止できる。
【００４８】
さらに好ましくは、メモリ領域以外の特定の機能を奏する回路もパッドと重ならない構成とする。すなわちパッドの下方には特定の機能を奏する回路の素子が形成されていない。その結果、アンテナの圧着による応力や熱の影響を受けることなく、データ処理を行うことができる。
【００４９】
図１１（Ｂ）では、ＲＦ入力部４０１、ロジック回路部４０２、外部信号入力部４０３、メモリ領域４０４、調整回路部４０５、ダイオード４０６、抵抗４０７の配置をブロック図で示している。
【００５０】
これら回路等は、上記実施の形態で示した作製方法により形成することができる。
【００５１】
このような無線チップは、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【００５２】
（実施の形態４）
本実施の形態では、無線チップの構成及びその動作について説明する。
【００５３】
図５（Ａ）に示すように、無線チップは、ＲＦ入力部４０１、ロジック回路部４０２、外部信号入力部４０３、メモリ領域４０４、調整回路部４０５を有する。
【００５４】
ＲＦ入力部４０１は、高電位側電源（ＶＤＤ）用端子、低電位側電源用端子、クロック信号（ＣＬＫ）用端子を有する。本実施の形態では、低電位側電源として、接地電位（ＧＮＤ）を用いる。ＲＦ入力部４０１は、アンテナ（図示せず）から受信した電波を整流してＶＤＤを生成し、また受信した電波を分周してＣＬＫを生成する。ＲＦ入力部４０１は、その他電源回路、クロックジェネレータ、復調回路、変調回路を有することができる。電源回路は、整流回路と保持容量とを有し、電源電圧を生成することができる。復調回路は、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を有し、無線信号からデータを抽出することができる。変調回路は、マンチェスター方式により、無線信号にデータを重畳することができる。
【００５５】
ロジック回路部４０２は、上記高電位側電源及び接地電位に接続され、上記クロック信号が入力される。ロジック回路部４０２は、その他コントローラやＣＰＵを有することができる。コントローラは、無線通信用インターフェース、クロック制御回路、制御レジスタ、受信データ用レジスタ、送信データ用レジスタ、ＣＰＵ用インターフェース等を有する。復調回路及び変調回路は、無線通信用インターフェースを介して制御レジスタ、受信データレジスタ、送信データレジスタと信号のやりとりを行うことができる。クロックジェネレータは、クロック制御回路によって制御され、クロック制御回路は制御レジスタに基づき動作する。制御レジスタ、受信データレジスタ及び送信データレジスタは、ＣＰＵ用インターフェースを介してＣＰＵと信号のやりとりを行うことができる。
【００５６】
外部信号入力部４０３は、複数のパッドが設けられており、例えば信号出力（ＤＡＴＡＯＵＴ）用パッド、書き込み信号入力（ＷＥＢ）用パッド、読み出し信号入力（ＲＥＢ）用パッド、クロック信号（ＣＬＫ）用パッド、接地電位（ＧＮＤ）用パッド、高電位側電源（ＶＤＤ）用パッド、書き込み電源（ＶＤＤＨ）用パッドを有する。
【００５７】
メモリ領域４０４は、ＶＤＤＨ用パッドを介して信号が入力されるＶＤＤＨ用端子、ＶＤＤ用パッドを介した信号が入力されるＶＤＤ用端子、ＧＮＤ用パッドを介した信号が入力されるＧＮＤ用端子、ＣＬＫ用パッドを介した信号が入力されるＣＬＫ用端子、ＲＥＢ用パッドを介した信号が入力されるＲＥＢ用端子、ＷＥＢ用パッドを介した信号が入力されるＷＥＢ用端子、が設けられている。メモリ領域には、メモリ素子としてＲＯＭやＲＡＭが形成される。そしてＲＯＭやＲＡＭは、ＣＰＵ用インターフェースを介して、制御レジスタ、受信データレジスタ及び送信データレジスタとやりとりを行うことができる。
【００５８】
メモリ領域は、ＲＯＭやＲＡＭを調整するための調整回路部４０５が設けられている。調整回路部４０５は、複数の抵抗を有する。当該抵抗のいずれか一を介して、メモリ領域４０４のＣＬＫ用端子と、例えばロジック回路部４０２のＭＲＯＭ（マスクＲＯＭ）ＣＬＫ用端子１及び２とが接続される。また当該抵抗とは異なるいずれかの抵抗を介して、メモリ領域４０４のＲＥＢ用端子と、例えばロジック回路部４０２のＲＯＭＥＮ（ＲＯＭ  Ｅｎａｂｌｅ）用端子１及び２とが接続される。このような調整回路部４０５は、外部信号を用いメモリ領域４０４にデータを書き込む、もしくは読み出す時に、ロジック回路部４０２より不要な制御信号がメモリ領域４０４に入力されないように調整するものである。
【００５９】
また、抵抗４０７はプルアップ回路であり、調整回路として機能する。調整回路部４０５は、メモリ領域４０４にデータを書き込み時に、ロジック回路部４０２より不要な制御信号がメモリ領域４０４に入力されないように調整するものである。同様に、抵抗４０７も、メモリ領域４０４にデータを書き込む時に、ロジック回路部４０２よりメモリ領域４０４に信号が入力されないように調整するものである。メモリ領域４０４にデータを書き込む時は、ダイオード４０６により外部信号入力部４０３からの信号は遮断されるが、メモリ領域４０４よりデータを読み取る時は、メモリ領域４０４のＶＤＤＨをＲＦ入力部４０１より印加されるＶＤＤに固定し、安定させる。ダイオード４０６は、ダイオード接続した薄膜トランジスタから形成することができる。例えば、ｐチャネル型の薄膜トランジスタをダイオード接続した素子を用いることができる。
【００６０】
またＲＦ入力部４０１の高電位側電源（ＶＤＤ）用端子と、メモリ領域４０４のＶＤＤＨ用端子とは、ダイオード４０６を介して接続されている。このようにダイオードを介して接続することにより、メモリ領域へ書き込みを行うときに、高電位側電源（ＶＤＤ）用端子の先に接続されている電源と、ＶＤＤＨ用端子とがショートすることを防止できる。
【００６１】
このような無線チップは、パッドを介してアンテナが接続され、当該アンテナと共振容量とで共振回路を構成する。そして、アンテナを介して無線通信により信号や電力を得ることができる。
【００６２】
また、上述した非接触でデータの入出力が可能である無線チップにおける信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【００６３】
そして外部信号入力部４０３から入力された電圧及び信号は、メモリ領域４０４に入力され、メモリ領域４０４にデータ（情報）が書き込まれる。書き込まれたデータは、ＲＦ入力部４０１において、アンテナからの交流信号を受信する。受信された信号と、メモリ領域４０４に書き込まれたデータはロジック回路部４０２に入力する。ロジック回路部４０２を介して信号は制御信号となり、制御信号がメモリ領域４０４に入力されることでメモリ領域４０４より再び読み出される。
【００６４】
本発明の無線チップの構成では、メモリ領域４０４にデータを書き込む時は、ダイオード４０６により、外部信号入力部４０３からの信号は遮断されるが、アンテナからの信号によってメモリ領域４０４よりデータを読み取る時は、メモリ領域４０４のＶＤＤＨをＲＦ入力部４０１のＶＤＤに固定し、安定させることができる。
【００６５】
また図５（Ｂ）に示すように、保護回路４１０を設けてもよい。保護回路４１０は、外部信号入力部４０３の近傍に設けるとよい。外部信号入力部には静電気が生じることが多いからである。本実施の形態では、ＷＥＢ用パッド、ＲＥＢ用バッド、及びＣＬＫ用パッドと、ＷＥＢ用端子、ＲＥＢ用端子、及びＣＬＫ用端子との間に保護回路４１０を設ける。保護回路４１０は、各パッド（ＷＥＢ用パッド、ＲＥＢ用バッド、及びＣＬＫ用パッド）と各端子間に少なくとも一つの薄膜トランジスタを有する。薄膜トランジスタのチャネル長を長くするにつれて、静電気等に対する耐性を高めることができ、好ましい。
【００６６】
勿論、図５（Ａ）及び図５（Ｂ）に示す無線チップは、パッドとメモリ領域との距離を５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とすることにより、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【００６７】
（実施の形態５）
本実施の形態では、上記形態と異なる無線チップの構成及びその動作について説明する。
【００６８】
図６（Ａ）には、図５（Ａ）と調整回路部４０５の構造が異なる無線チップの構成を示す。図６（Ａ）に示す無線チップは、ＲＦ入力部４１１、ロジック回路部４１２、外部信号入力部４１３、メモリ領域４１４、調整回路部４１５、ダイオード４１６、抵抗４１７、スイッチング素子４１８を有している。本実施の形態の無線チップにおける調整回路部４１５はスイッチで構成されている。スイッチとしては、インバータやアナログスイッチ等を用いることができる。本実施の形態では、インバータやアナログスイッチを用い、抵抗４１７とＷＥＢ用端子との間にインバータの入力端子及びアナログスイッチが接続され、インバータの出力端子及びアナログスイッチは互いに接続されている。
【００６９】
さらにスイッチング素子４１８として、インバータやアナログスイッチを用いることができる。本実施の形態では、外部信号入力部４１３の読み出し信号入力（ＲＥＢ）用パッドと、メモリ領域４１４のＲＥＢ用端子との間にアナログスイッチが設けられ、また外部信号入力部４１３のＣＬＫ用バッドと、メモリ領域４１４のＣＬＫ用端子との間にアナログスイッチが設けられている。
【００７０】
抵抗４１７は外部信号入力部４１３の書き込み信号入力（ＷＥＢ）用パッドに外部入力がないときにはＷＥＢ用パッドにＶＤＤが入力されるが、外部入力があるときにはその入力を優先させるために設置する。調整回路部４１５は外部入力でＷＥＢ用パッドにＬｏ信号が入った、即ち外部入力を行う場合、ロジック回路部４１２からの不要な信号を遮断し、逆にＷＥＢ用パッドにＨｉ信号が入った、もしくは外部入力がない場合、外部入力のＲＥＢ、ＣＬＫの信号を遮断することでメモリ領域４１４に安定した信号を供給する。
【００７１】
本実施の形態の無線チップも、上記実施の形態と同様に動作させることが可能である。但し、インバータやアナログスイッチを有する調整回路部４１５は電源生成に専用化させることができるため、ＶＤＤＨの電位が、ダイオード４１６のしきい値電圧分だけ低下するといった問題が生じることがなく、好ましい。
【００７２】
また図６（Ｂ）に示すように、保護回路４１９を設けてもよい。保護回路４１９は、外部信号入力部４１３の近傍に設けるとよい。外部信号入力部には静電気が生じることが多いからである。本実施の形態では、ＷＥＢ用パッド、ＲＥＢ用バッド、及びＣＬＫ用パッドと、ＷＥＢ用端子、ＲＥＢ用端子、及びＣＬＫ用端子との間に保護回路４１９を設ける。保護回路４１９は、各パッド（ＷＥＢ用パッド、ＲＥＢ用バッド、及びＣＬＫ用パッド）と各端子間に少なくとも一つの薄膜トランジスタを有する。薄膜トランジスタのチャネル長を長くするにつれて、静電気等に対する耐性を高めることができ、好ましい。
【００７３】
勿論、無線チップは、パッドとメモリ領域との距離を５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とすることにより、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【００７４】
（実施の形態６）
本実施の形態では、メモリ領域に設けられたメモリ（記憶装置とも記す）の構成及びその動作について説明する。
【００７５】
図３には、メモリの構成を示す。本発明のメモリは、メモリセル４０９がマトリクス状に設けられたメモリセルアレイ４４２と、デコーダ４４３、４４４と、セレクタ４４５と、読み出し／書き込み回路４４６とを有する。メモリセル４０９は、メモリ素子４５８及びスイッチング素子４５７を有し、これをアクティブ型のメモリと記す。その他のメモリの構成として、スイッチング素子が設けられていないパッシブ型のメモリがある。本発明は、パッシブ型のメモリにも適用することができる。
【００７６】
メモリセル４０９は、ビット線Ｂｘ（１≦ｘ≦ｍ）と、ワード線Ｗｙ（１≦ｙ≦ｎ）との交差領域に設けられる。そして、メモリ素子は、ビット線を構成する第１の導電層と、ワード線を構成する第２の導電層との間に有機化合物層を有する構成である。
【００７７】
スイッチング素子４５７のゲート電極はワード線Ｗｙ（１≦ｙ≦ｎ）に接続され、ソース電極及びドレイン電極の一方はビット線Ｂｘ（１≦ｘ≦ｍ）に接続され、ソース電極及びドレイン電極の他方は、メモリ素子４５８の一方の電極に接続する。
【００７８】
このようなメモリ素子に対しては電気的又は光学的な作用によって書き込みや読み出しを行うことができる。光学的作用によって書き込みや読みだしを行う場合、第１の導電層と第２の導電層のうち、一方又は両方は透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物（ＩＴＯ）等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。
【００７９】
次に、電気的作用によりデータの書き込みを行う場合の動作について説明する。この場合、最初に、デコーダ４４３、４４４、セレクタ４４５により、１つのメモリセル４０９を選択する。その後、読み出し／書き込み回路４４６により、メモリセル４０９にデータを書き込む。具体的には、選択されたメモリセル４０９が有するメモリ素子４５８に所定の電圧を印加して、大電流を流し、メモリ素子４５８の一対の導電層間を短絡させる。短絡したメモリ素子は、他のメモリ素子４５８と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、メモリ素子４５８の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていないメモリ素子４５８を「０」のデータとする場合、「１」のデータを書き込む際は、選択されたメモリ素子４５８に電圧を印加して大電流を流すことによって、短絡させる。有機化合物層のガラス転移温度によって、短絡状態を制御することができる。すなわち、ガラス転移温度が低温であれば、電流を流すことにより簡便に短絡させることができる。
【００８０】
続いて、データの読み出しを行う際の動作について説明する。本実施の形態では、読み出し／書き込み回路４４６が抵抗素子とセンスアンプを有する構成の場合で説明する。但し、読み出し／書き込み回路４４６の構成は上記構成に制約されず、どのような構成を有していてもよい。
【００８１】
データの読み出しは、メモリ素子４５８の第１の導電層と第２の導電層との間に電圧を印加して、メモリ素子４５８の抵抗値を読み取ることにより行う。例えば、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていないメモリ素子４５８の抵抗値と、電気的作用を加えたメモリ素子４５８の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行うことができる。
【００８２】
図４にメモリセル４０９の構成例を示す。
【００８３】
図４に示すように、メモリセル４０９は、スイッチング素子４５７と、メモリ素子４５８とを有する。スイッチング素子４５７には、薄膜トランジスタを適用することができる。薄膜トランジスタを用いる場合、デコーダやセレクタ等の回路と、スイッチング素子とを同時に形成することができ好ましい。
【００８４】
メモリ素子４５８は、第１の導電層、有機化合物層、第２の導電層を有し、第２の導電層は、メモリセルアレイ４４２内のメモリセルで共有することができる。これを共通電極４４９と記す。共通電極は、記憶装置の読み出し時、及び書き込み時に、全てのメモリセルに共通の電位を与えるものである。
【００８５】
上記構成を有する記憶装置は、揮発性のメモリ、代表的にはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として使用することができる。
【００８６】
このようなメモリ領域、具体的にはメモリ素子が形成された領域からパッドは５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離れるように設ける。特にメモリは有機化合物層を有するため、アンテナ圧着時における応力や熱の影響を大きく受けやすいが、所定の距離とすることによりアンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【００８７】
（実施の形態７）
本実施の形態では、無線チップの作製方法について説明する。
【００８８】
図７（Ａ）には、絶縁表面を有する基板（以下、絶縁基板と記す）６００上に、剥離層６０１、絶縁層６０２、半導体膜６０３を順に形成する。絶縁基板６００には、ガラス基板、石英基板、珪素からなる基板、金属基板、プラスチック基板等を用いることができる。また絶縁基板６００は研磨することによって薄型化してもよい。薄型化された絶縁基板を用いることによって、完成品を軽量化、薄型化することができる。
【００８９】
剥離層６０１には、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｂ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｓｉから選ばれた元素または前記元素を主成分とする合金材料もしくは化合物材料から形成することができる。剥離層は、上記元素等の単層構造、又は上記元素等の積層構造を用いることができる。このような剥離層はＣＶＤ法、スパッタリング法または電子ビーム等によって形成することができる。本実施の形態では、ＷをＣＶＤ法により形成する。このとき、Ｏ２、Ｎ２又はＮ２Ｏを用いてプラズマで処理を行うとよい。すると、後の工程である剥離工程を簡便に行うことができる。剥離層６０１は、単層構造又は積層構造を用いることができる。また剥離層６０１は、絶縁基板全体に形成する必要はなく、選択的に形成しても良い。すなわち、剥離層６０１は、後に絶縁基板６００を剥離させることができればよく、剥離層を形成する領域は限定されない。
【００９０】
絶縁層６０２には、酸化珪素、窒化珪素等の無機材料を用いることができる。絶縁層６０２は、単層構造又は積層構造を用いることができる。窒化珪素を用いることにより、絶縁基板からの不純物元素の侵入を防止することができる。このような窒化珪素は、積層構造を有する場合、いずれか一の層にあることによって、効果を発揮する。
【００９１】
半導体膜６０３には、シリコンを有する材料を用いることができる。半導体膜はＣＶＤ法、又はスパッタリング法を用いて形成することができる。半導体膜６０３の結晶構造は、非晶質、結晶質、微結晶のいずれであってもよい。結晶性が高いほど、薄膜トランジスタの移動度を高くすることができ、好ましい。また微結晶や非晶質では、隣接する半導体膜間での結晶状態のばらつきがなく、好ましい。
【００９２】
結晶質の半導体膜を形成するためには、絶縁層６０２に直接形成する場合もあるが、絶縁層６０２上に形成された非晶質半導体膜を加熱することにより作製される。例えば、非晶質半導体膜に対して加熱炉、レーザ照射を用いて加熱する。その結果、結晶性の高い半導体膜を形成することができる。このとき、加熱温度を低くするため、結晶化を促進する金属元素を用いてもよい。例えば、ニッケル（Ｎｉ）を非晶質半導体膜表面上に添加し、加熱処理を行うことによって、温度を低下させることができる。その結果、耐熱性の低い絶縁基板上に結晶質半導体膜を形成することができる。なおレーザ照射を用いる場合、選択的に半導体膜を加熱することができるため、加熱温度は使用する絶縁基板の耐熱性に制約されない。
【００９３】
図７（Ｂ）に示すように、半導体膜６０３を所定の形状を有するように加工する。加工には、フォトリソグラフィー法によって形成されたマスクを用いたエッチングを用いることができる。エッチングには、ドライエッチング法又ウエットエッチング法を用いることができる。
【００９４】
加工された半導体膜を覆うように、ゲート絶縁膜６０４として機能する絶縁層を形成する。ゲート絶縁膜６０４は、無機材料を用いて形成することができ、例えば、窒化珪素、酸化珪素を用いて形成することができる。ゲート絶縁膜６０４の形成前、または形成後にプラズマ処理を行ってもよい。プラズマ処理には、酸素プラズマ、又は水素プラズマを用いることができる。このようなプラズマ処理により、ゲート絶縁膜被形成面、又はゲート絶縁膜表面の不純物を除去することができる。
【００９５】
その後、ゲート絶縁膜６０４を介して、半導体膜上にゲート電極６０５として機能する導電層を形成する。ゲート電極６０５は、単層構造、又は積層構造を有することができる。ゲート電極６０５には、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。
【００９６】
図７（Ｃ）に示すように、ゲート電極６０５側面にサイドウォール６０７として機能する絶縁物を形成する。サイドウォール６０７は、無機材料又は有機材料を用いて形成することができる。無機材料として、酸化珪素、窒化珪素が挙げられる。例えば、酸化珪素をゲート電極６０５を覆うように形成し、等方性のエッチングを行うと、ゲート電極６０５の側面にのみ残存し、これをサイドウォールとして用いることができる。等方性のエッチングには、ドライエッチング法又ウエットエッチング法を用いることができる。サイドウォール６０７を加工するとき、ゲート絶縁膜６０４もエッチング除去される。その結果、半導体膜の一部が露出される。
【００９７】
サイドウォール６０７及びゲート電極６０５を用いて、自己整合的に不純物元素を半導体膜へ添加する。その結果、異なる濃度を有する不純物領域が半導体膜に形成される。サイドウォール６０７の下方に設けられた不純物領域６０９は、露出された半導体膜に形成された不純物領域６０８より、低濃度となる。このように不純物領域の濃度を異ならせることによって、短チャネル効果を防止することができる。
【００９８】
図７（Ｄ）に示すように、半導体膜、ゲート電極等を覆って絶縁層６１１、６１２を形成する。半導体膜、ゲート電極等を覆う絶縁層は、単層構造を用いてもよいが、本実施の形態のように積層構造とすると好ましい。なぜなら、絶縁層６１１を無機材料を用いて形成することにより不純物の侵入を防止でき、またＣＶＤ法を用いた無機材料を適用することによって、絶縁層６１１中の水素を用いて半導体膜中のダングリングボンドを終端させることができるからである。その後、絶縁層６１２を有機材料を用いて形成することにより、平坦性を高めることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。
【００９９】
その後、絶縁層６１１、６１２、ゲート絶縁膜６０４を貫通し、不純物領域６０８と接続する配線６１３を形成する。配線６１３は、単層構造、又は積層構造を用いることができ、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）から選ばれた元素、または前記元素を主成分とする合金材料を用いて形成することができる。配線６１３と同時に、絶縁層６１２上にその他の配線を形成することができる。その他の配線とは、引き回し配線等に相当する。
【０１００】
このようにして薄膜トランジスタ（ＴＦＴ）６１５、及びＴＦＴ群６１６を形成することができる。ＴＦＴ群とは、一定の機能を奏する回路を構成するＴＦＴの集まりを指す。
【０１０１】
図８（Ａ）に示すように、絶縁層６１２上に絶縁層６２０を形成する。絶縁層６２０は絶縁層６１１、６１２と同様に無機材料、又は有機材料を用いて形成することができる。絶縁層６２０を貫通するように、配線６２１を形成する。配線６２１は、配線６１３と同様に形成することができる。配線６２１は、絶縁層６２０に設けられた開口部を介して、領域６２２で配線６１３と電気的に接続している。領域６２２では、後に形成されるメモリ素子の共通電極を接地することができる。また配線６２１と同一層から、パッド６２３が形成される。パッド６２３は、絶縁層６２０に設けられた開口部を介して、領域６２４で配線と電気的に接続している。
【０１０２】
図８（Ｂ）に示すように、絶縁層６２０上に絶縁層６３０を形成する。絶縁層６３０は、絶縁層６１１、６１２と同様に無機材料、又は有機材料を用いて形成することができる。絶縁層６３０は、開口部を設ける。開口部の側面は、傾斜を有するように絶縁層６３０を加工する。
【０１０３】
ＴＦＴ６１５上に設けられた開口部に、有機化合物層６３１を形成する。有機化合物層６３１は、蒸着法、スパッタリング法により形成することができる。このような有機化合物層は、公知のエレクトロルミネッセンス材料から形成することができる。その後、有機化合物層６３１、絶縁層６３０の一部を覆って、配線６３２が形成される。配線６３２は、配線６２１と同様に形成することができる。配線６３２が形成される領域は、メモリ領域及びコンタクト領域となる。配線６３２は、メモリ素子の共通電極となる。
【０１０４】
図８（Ｃ）に示すように、アンテナ６４０を形成する。このとき、パッド６２３に対して熱圧着して、アンテナ６４０を電気的に接続する。このようにして、引き回し配線等が形成される配線領域６４４、メモリ素子が形成されるメモリ領域６４２、ＴＦＴ群を有し、特定の機能を有する回路が形成される集積回路領域６４３、パッド領域６４５、コンタクト領域６４６を有する無線チップが形成される。そして、パッド領域とメモリ領域との距離は、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下になるように形成される。その結果、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【０１０５】
またアンテナ圧着は、絶縁基板の柔軟性が低い状態で行うとよい。そのため、本実施の形態では、アンテナ圧着後、フィルム基板に転置する形態を示す。
【０１０６】
図９（Ａ）に示すように、剥離層６０１を除去することにより、絶縁基板６００を剥離する。剥離層６０１は、化学的に除去する場合と、絶縁基板６００へ物理的な力を加える場合とがある。例えば、半導体膜への加熱処理等により、剥離層６０１の結晶構造をも変化させることができる。その後、剥離層６０１の一部が露出するよう開口部を設け、露出した剥離層６０１にレーザ光を照射する。剥離層６０１にレーザ光を照射することによって、剥離のきっかけを与えることができる。すると、物理的に絶縁基板と、薄膜トランジスタ等を剥離させることもでき、しいては特段力を加えることなく、膜の応力により絶縁基板から薄膜トランジスタ等が自然に剥がれることもある。または、剥離層６０１へ到達する開口部を形成し、開口部を介してエッチング剤を導入し、化学反応を利用して剥離層６０１を除去することができる。
【０１０７】
その後図９（Ｂ）に示すように、フィルム基板６５０を貼り合わせる。フィルム基板６５０の表面に接着性を有する場合、そのまま貼り合わせることができる。また接着性がない場合、接着剤を介してフィルム基板６５０を貼り合わせることができる。
【０１０８】
そして、フィルム基板に薄膜トランジスタ等が転置された無線チップを形成することができる。このような無線チップは、有機メモリ領域が一体形成された上、軽量化、薄型化を図り、柔軟性に富む、といった付加価値を有する。
【０１０９】
（実施の形態８）
本実施の形態では、上記実施の形態と異なり、ガラス基板上に形成された無線チップの作製方法について説明する。
【０１１０】
上記実施の形態では剥離層６０１を形成し、これを剥離することによってフィルム基板に薄膜トランジスタを転置する無線チップの作製方法を説明した。しかしながら、本発明の無線チップは、ガラス基板上に直接形成することができる。
【０１１１】
ガラス基板上に形成された無線チップは、最上面に保護膜として窒化珪素膜を形成するとよい。
【０１１２】
また薄型化を望む場合、ガラス基板を研磨することができる。例えば、薄膜トランジスタが形成されない側のガラス基板を、ＣＭＰ法等によって研磨する。その結果、無線チップにおいて、無線チップに用いられる層の中で最も厚みを有するガラス基板の薄型化を達成でき、無線チップ全体の薄型化を図ることができる。
【０１１３】
このようにガラス基板上に無線チップを作製できるのは、薄膜トランジスタが有する結晶性半導体膜の作製工程が金属元素を用いたり、レーザ照射を用いたことによってプロセスが低温化された、又はガラスへの加熱を防止できたことによる。
【０１１４】
（実施の形態９）
本実施の形態では、上記実施の形態と異なりコイル状のアンテナを有する無線チップの構成について説明する。
【０１１５】
図１０（Ａ）には、コイル状のアンテナを有する無線チップの上面図を示す。無線チップ１００は、フィルム基板６５０の中心部にメモリ領域６４２、集積回路領域６４３を有し、これらを囲むようにコイル状のアンテナ６４７が設けられている。コイル状のアンテナとは、矩形状に設けられたアンテナであり、４つ以上の角を有する。またこのようなアンテナは、中心から外側へ向かって、直径が増すようにコイル状に巻かれた状態を有する。
【０１１６】
そしてアンテナ６４７の先端には、集積回路領域６４３と接続するためのパッド６２３が設けられている。そしてパッド６２３と、メモリ領域６４２との距離ｄは、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下となる。その結果、コイル状のアンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【０１１７】
本実施の形態は、上記実施の形態の作製方法を参照することができ、例えば絶縁基板からフィルム基板６５０への転置することによって無線チップを形成することができる。
【０１１８】
図１０（Ｂ）には、このような無線チップのＡ−Ｂにおける断面図を示す。Ａ−Ｂの断面図において、無線チップは、アンテナが設けられるアンテナ領域６４８を両側に有し、一方のアンテナ領域６４８から順にコンタクト領域６４６、メモリ領域６４２、集積回路領域６４３、パッド領域６４５が設けられている。
【０１１９】
フィルム基板６５０上には、上記実施の形態と同様に絶縁層６０２を介してＴＦＴ６１５、ＴＦＴ群６１６等が設けられている。ＴＦＴ６１５上には、メモリ素子６３３が形成されており、メモリ素子６３３を区分けするための絶縁層６３０がメモリ領域６４２、集積回路領域６４３に渡って設けられている。
【０１２０】
絶縁層に開口部を設け、パッド６２３が形成され、パッドに圧着するようにアンテナ６４０が設けられている。このときメモリ領域と、パッドとの距離は５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とする。その結果、コイル状のアンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【０１２１】
（実施の形態１０）
本実施の形態では、上記実施の形態と異なりＬＳＩを用いて形成されたトランジスタを有する無線チップであって、コイル状のアンテナを有する構成について説明する。
【０１２２】
図１８（Ａ）には、無線チップの上面図を示す。上記実施の形態と同様にコイル状のアンテナを有する無線チップであって、パッド６２３と、メモリ領域６４２との距離ｄは、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下となる。その結果、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【０１２３】
図１８（Ｂ）には、このような無線チップのＣ−Ｄにおける断面図を示す。Ｃ−Ｄの断面図において、無線チップは、上記実施の形態と同様にアンテナが設けられるアンテナ領域６４８を両側に有し、一方のアンテナ領域６４８から順にコンタクト領域６４６、メモリ領域６４２、集積回路領域６４３、パッド領域６４５が設けられている。上記実施の形態と異なる構成は、シリコン基板７５０に形成されたトランジスタ７５２、７５３を有する点である。シリコン基板を用いた無線チップであっても、アンテナ圧着時における応力や熱の影響を受けることなく、アンテナを貼り付けることが必要となる。
【０１２４】
トランジスタ７５２、７５３を形成するため、ＬＳＩ技術を用い、シリコン基板７５０に、素子分離のための酸化物層７５１を形成する。酸化物層７５１は、熱酸化法により選択的に形成される。その後、ゲート絶縁層７５４、ゲート絶縁層上にゲート電極７５５を形成する。ゲート電極７５５の両側には、サイドウォールとして機能する絶縁層７５６を形成する。この状態で、ゲート電極７５５及び絶縁層７５６を用いて、ゲート絶縁層７５４をエッチング除去する。その後、不純物元素を添加し、トランジスタ７５２、７５３を形成する。
【０１２５】
またシリコン基板７５０の膜厚を薄くするため、トランジスタが形成されない側を研磨してもよい。
【０１２６】
このようなＬＳＩ技術を用いたトランジスタを用いて、本発明の無線チップを形成することができる。ＬＳＩ技術を用いたトランジスタは、電気特性が高いため、集積回路領域６４３のスイッチング素子等に適用すると好ましい。
【０１２７】
（実施の形態１１）
本実施の形態では、上記実施の形態と異なり、コイル状アンテナの外側にメモリ領域６４２、集積回路領域６４３が設けられた無線チップの形態を説明する。
【０１２８】
図１９に示すように、コイル状のアンテナ６４７の右外側に、メモリ領域６４２、集積回路領域６４３が設けられている。その他の構成は、上記実施の形態と同様であるため説明を省略する。
このような形態を有する無線チップにおいても、パッド６２３と、メモリ領域６４２との距離ｄは、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下となる。その結果、コイル状のアンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【０１２９】
本実施の形態は、上記実施の形態と自由に組み合わせることができる。
【０１３０】
（実施の形態１２）
本実施の形態ではアンテナ用基板に形成されたアンテナの形状について説明する。
【０１３１】
無線チップにおける信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用することができる。電磁誘導方式を用いる場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電層を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
【０１３２】
また、無線チップにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を決定する。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１３３】
図１２（Ａ）には、アンテナとして機能する導電層を幅の狭い線状とし、さらに矩形を帯びるように形成した例を示す。図１２（Ａ）において、アンテナとして機能する導電層５０２（ダイポールアンテナの形状をなす）が形成されたアンテナ用基板５０１にメモリ領域５０５等を有する集積回路５０３が貼り付けられている。ダイポールアンテナは、２本のアンテナエレメントを線状に配置したアンテナで、アンテナ線に直交する方向にドーナツ状にゲイン（利得）を持つアンテナパターンとなる。指向性については無指向性が強く、角度的な通信範囲は広くなる。３００ｋＨｚ〜３０ＭＨｚの短波帯や極超短波（ＵＨＦ帯）の通信周波数を用いれば、数センチメートルから数十センチメートルの通信距離を確保することができる。また、マイクロ波帯（代表的には２．４５ＧＨｚ）の通信周波数に適用すれば、数メートルの通信距離を確保することもできる。アンテナは、メモリ領域５０５から５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離れて設けられたパッド５０６を介して、集積回路５０３と電気的に接続されている。
【０１３４】
図１２（Ｂ）には、アンテナとして機能する導電層を幅の広い線状、つまり直線状となるように形成したモノポール若しくはダイポールアンテナの例を示す。このアンテナ形状は、アンテナの指向性や、インピーダンスを考慮して適宜定めている。図１２（Ｂ）において、アンテナとして機能する導電層５０２（パッチアンテナの形状をなす）が形成されたアンテナ用基板５０１にメモリ領域５０５等を有する集積回路５０３が貼り付けられている。パッチアンテナは非常に指向性が高く、またアンテナ形状により一方向の指向性を高めることができる。周波数帯としては、９００〜９８０ＭＨｚのＵＨＦ帯、２．４５ＧＨｚ等のマイクロ波帯を使用することができる。アンテナは、メモリ領域５０５から５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離れて設けられたパッド５０６を介して、集積回路５０３と電気的に接続されている。
【０１３５】
図１２（Ｃ）には、アンテナとして機能する導電層をリボン型の形状（扇状とも記す）に形成した例を示す。これはモノポール型若しくはダイポール型アンテナの一種であり、他のアンテナと同様に１３．５６ＭＨｚなどの短波帯、９５０〜９５６ＭＨｚなどのＵＨＦ帯、２．４５ＧＨｚに代表されるマイクロ波帯の通信に適用することができる。図１２（Ｃ）において、アンテナとして機能する導電層５０２が形成されたアンテナ用基板５０１にメモリ領域５０５等を有する集積回路５０３が貼り付けられている。アンテナは、メモリ領域５０５から５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離れて設けられたパッド５０６を介して、集積回路５０３と電気的に接続されている。
【０１３６】
アンテナとして機能する導電層は、アンテナ用基板にＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１３７】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１３８】
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
【０１３９】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた無線チップを金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。なぜなら、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下してしまう。そのため、無線チップと金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【０１４０】
このようにアンテナ用基板に形成されたアンテナを電気的に接続するパッドの配置を、メモリ領域より５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下離すことによって、アンテナ圧着時における応力や熱の影響を受けることなく、データの書き込みを行うことができる。
【実施例１】
【０１４１】
本実施例では、図１３（Ａ）に示すように、パッド１０６とメモリ領域１０１との距離を変化させ、パッドの位置にアンテナに相当するＦＰＣ（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）を熱圧着させ、熱圧着により無線チップへ与える影響を調べるための実験及びその結果を示す。具体的には、ある程度メモリ領域にデータを書き込み、その後熱圧着させ、データの変化を測定し、また再度書込を行ったとき正確にデータを書き込むことが可能かを測定した。
【０１４２】
このような測定を行う条件として、パッドとメモリ領域の上部電極との距離を−１０００μｍ、０μｍ、１０００μｍ、１５００μｍとした。なお、メモリ領域は実際に有機化合物層が形成される領域を指し、当該有機化合物層を覆って上部電極が設けられている。メタルマスクを用いて上部電極と、有機化合物層とは形成されるが、メタルマスクのマージンのため、上部電極は有機化合物層より５００μｍ以上１０００μｍ以下程度外側に形成される。本実施例では、マージンが７５０μｍであったため、パッドとメモリ領域の上部電極との距離が−１０００μｍのときｄ＝−２５０μｍ、０μｍのときｄ＝７５０μｍ、１０００μｍのときｄ＝１７５０μｍ、１５００μｍのときｄ＝２２５０μｍとなる。
【０１４３】
図１３（Ｂ）には、ｄ＝−２５０μｍのときであって、メモリ領域１０１とパッド１０６とが重なった状態の無線チップ１００を示す。このようにパッド１０６とメモリ領域１０１（その上部電極の縁）との距離がマイナスの場合、メモリ領域１０１と、パッド１０６とが１０００μｍ程度重なった状態で、パッドへＦＰＣを熱圧着する。
【０１４４】
図１３（Ｃ）には、ｄ＝７５０μｍのときであって、メモリ領域１０１の上部電極の縁と、パッドの縁とが接する状態の無線チップ１００を示す。このようにパッド１０６とメモリ領域１０１（その上部電極の縁）との距離がゼロの場合、メモリ領域１０１の上部電極の縁と、パッドの縁とが接する状態で、パッドへＦＰＣを熱圧着する。
【０１４５】
ｄ＝１７５０μｍ、２２５０μｍは図示しないが、図１３（Ａ）に示す距離ｄが１７５０μｍ、２２５０μｍのときであり、この状態でパッドへＦＰＣを熱圧着するものとする。
【０１４６】
図１４には、ｄ＝−２５０μｍのときのＦＰＣ圧着前と、ＦＰＣ圧着後との、書き込まれた状態の変化を示す。図１４（Ａ）には、ＦＰＣ圧着前のメモリ領域の状態を示し、メモリ領域の１２８個のメモリセルに対して印加電圧１０Ｖ、書き込み時間１００ｍｓで書き込みを行い、１２５個のメモリセルに対して書き込みが行われた。その後、リーダライタ装置を用いて、読み取り信号の有無により書き込みが行われた領域か否かを判定した。図中、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、図中左側４列の１２８個のメモリセルのうち、１２５個のメモリセルに対してのみ書き込みが行われたことがわかる。
【０１４７】
図１４（Ｂ）には、ＦＰＣ圧着後の上記メモリ領域の状態を示す。ＦＰＣを、パッドの位置に２８０℃、圧力５０ｋＰａ、２０秒かけて熱圧着させた後、リーダライタ装置を用いて、応答の有無を測定した。すると、書き込みが行われた図中左側４列領域中、読み取ることができなかった領域が増加していることがわかる。読み取ることができなかった領域は、メモリ領域の上半分に集中している。これはＦＰＣの圧着場所から、メモリ領域のうち下半分の領域に圧着されていると推測され、下半分は熱、及び圧力によってメモリセルが破壊されてしまったと考えられる。メモリセルが破壊されたことによって、書き込み状態となっていると考えられる。このときメモリ領域の上半分は、下半分にかかった圧力の反動で電極が持ち上がってしまい、データが読み取れない状況となっていると考えられる。
【０１４８】
このように、ｄ＝−２５０μｍの場合、メモリ領域に非常に大きな変化が生じてしまった。
【０１４９】
次に、ｄ＝７５０μｍのときのＦＰＣ圧着前と、ＦＰＣ圧着後との書き込まれた状態の変化を示す。図１５（Ａ）には、ＦＰＣ圧着前のメモリ領域の状態を示し、メモリ領域の１２８個のメモリセルに対して印加電圧９Ｖ、書き込み時間１００ｍｓで書き込みを行い、５７個のメモリセルに対して書き込みが行われた。このように書き込まれたメモリセルの数が少ない理由は、印加電圧が低いことに起因する。その後、リーダライタ装置を用いて、読み取り信号の有無により書き込みが行われた領域か否かを判定した。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、図中左側４列の１２８個のメモリセルのうち、５７個のメモリセルに対してのみ書き込みが行われたことがわかる。
【０１５０】
図１５（Ｂ）は、ｄ＝−２５０μｍの場合と同様に、ＦＰＣを、パッドの位置に２８０℃、圧力５０ｋＰａ、２０秒かけて熱圧着させた後、リーダライタ装置を用いて、応答の有無を測定した結果を示す。ＦＰＣ圧着後に変化はあらわれなかったことがわかる。
【０１５１】
図１５（Ｃ）には、メモリ領域全体に対して、印加電圧１０Ｖ、書き込み時間１０ｍｓ〜１００ｍｓで再度書き込みを行った状態を示す。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、全メモリセルのうち、９９５個のメモリセルに対して書き込みが行われたことがわかる。再度書き込みを行うことにより、ＦＰＣの圧着による書き込みへの影響を調べることができる。また書込み電圧に大幅な変化が見られるか否かを調べることができる。本実験では、書き込みは正常に行われ、書き込み電圧もＦＰＣ圧着による影響を受けていないと判断される。
【０１５２】
次にｄ＝１７５０μｍのときのＦＰＣ圧着前と、ＦＰＣ圧着後との書き込まれた状態の変化を示す。図１６（Ａ）には、ＦＰＣ圧着前のメモリ領域の状態を示し、メモリ領域の１２８個のメモリセルに対して印加電圧９Ｖ、書き込み時間１００ｍｓで書き込みを行い、８０個のメモリセルに対して書き込みが行われた。その後、リーダライタ装置を用いて、読み取り信号の有無により書き込みが行われた領域か否かを判定した。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、図中左側４列の１２８個のメモリセルのうち、８０個のメモリセルに対してのみ書き込みが行われたことがわかる。
【０１５３】
図１６（Ｂ）は、ｄ＝−２５０μｍの場合と同様に、ＦＰＣを、パッドの位置に２８０℃、圧力５０ｋＰａ、２０秒かけて熱圧着させた後、リーダライタ装置を用いて、応答の有無を測定した結果を示す。ＦＰＣ圧着後に変化はあらわれなかったことがわかる。
【０１５４】
次に図１６（Ｃ）には、メモリ領域全体に対して、印加電圧１０Ｖ、書き込み時間１０ｍｓ〜１００ｍｓで再度書き込みを行った状態を示す。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、全メモリセルのうち、１０１６個のメモリセルに対して書き込みが行われたことがわかる。再度書き込みを行ったことにより、ＦＰＣの圧着による書き込みへの影響、書込み電圧に大幅な変化が見られるか否かを調べることができる。本実験では、書き込みは正常に行われ、書き込み電圧もＦＰＣ圧着による影響を受けていないと判断される。
【０１５５】
次に、ｄ＝２２５０μｍのときのＦＰＣ圧着前と、ＦＰＣ圧着後との書き込まれた状態の変化を示す。図１７（Ａ）には、ＦＰＣ圧着前のメモリ領域の状態を示し、メモリ領域の１２８個のメモリセルに対して印加電圧９Ｖ、書き込み時間１００ｍｓで書き込みを行い、１２７個のメモリセルに対して書き込みが行われた。その後、リーダライタ装置を用いて、読み取り信号の有無により書き込みが行われた領域か否かを判定した。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、図中左側４列の１２８個のメモリセルのうち、１２７個のメモリセルに対してのみ書き込みが行われたことがわかる。
【０１５６】
図１７（Ｂ）は、ｄ＝−２５０μｍの場合と同様に、ＦＰＣを、パッドの位置に２８０℃、圧力５０ｋＰａ、２０秒かけて熱圧着させた後、リーダライタ装置を用いて、応答の有無を測定した結果を示す。ＦＰＣ圧着後に変化はあらわれなかったことがわかる。
【０１５７】
次に図１７（Ｃ）には、メモリ領域全体に対して、印加電圧１０Ｖ、書き込み時間１０ｍｓ〜１００ｍｓで再度書き込みを行った状態を示す。図１４と同様に、書き込みが行われた領域は「０」と、書き込みが行われていない領域は「１」と記し、全メモリセルのうち、１０２３個のメモリセルに対して書き込みが行われたことがわかる。再度書き込みを行ったことにより、ＦＰＣの圧着による書き込みへの影響、書込み電圧に大幅な変化が見られるか否かを調べることができる。本実験では、書き込みは正常に行われ、書き込み電圧もＦＰＣ圧着による影響を受けていないと判断される。
【０１５８】
このような結果からも、パッドとメモリ領域との距離は、５００μｍ以上、好ましくは７５０μｍ以上、範囲で示すと５００μｍ以上１ｍｍ以下とするとよいことがわかる。
【図面の簡単な説明】
【０１５９】
【図１】本発明の無線チップを示した上面図である
【図２】本発明の無線チップを示した図である
【図３】本発明のメモリを示した回路図である
【図４】本発明のメモリ素子を示した回路図である
【図５】本発明の無線チップを示した回路図である
【図６】本発明の無線チップを示した回路図である
【図７】本発明の無線チップの作製工程を示した断面図である
【図８】本発明の無線チップの作製工程を示した断面図である
【図９】本発明の無線チップの作製工程を示した断面図である
【図１０】本発明の無線チップを示した上面図及び断面図である
【図１１】本発明の無線チップを示した上面図である
【図１２】本発明の無線チップに搭載されるアンテナを示した上面図である
【図１３】実験条件を示した図である
【図１４】実験結果を示した図である
【図１５】実験結果を示した図である
【図１６】実験結果を示した図である
【図１７】実験結果を示した図である
【図１８】本発明の無線チップを示した上面図及び断面図である
【図１９】本発明の無線チップを示した上面図である
【図１】
2007172592.tif 000003
【図２】
2007172592.tif 000004
【図３】
2007172592.tif 000005
【図４】
2007172592.tif 000006
【図５】
2007172592.tif 000007
【図６】
2007172592.tif 000008
【図７】
2007172592.tif 000009
【図８】
2007172592.tif 000010
【図９】
2007172592.tif 000011
【図１０】
2007172592.tif 000012
【図１１】
2007172592.tif 000013
【図１２】
2007172592.tif 000014
【図１３】
2007172592.tif 000015
【図１４】
2007172592.tif 000016
【図１５】
2007172592.tif 000017
【図１６】
2007172592.tif 000018
【図１７】
2007172592.tif 000019
【図１８】
2007172592.tif 000020
【図１９】
2007172592.tif 000021