(57)【要約】【課題】  複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置を提供する。【解決手段】  第１絶縁膜１２上に設けられ、離間して対向した第１および第２シールド配線１３、１４を有する第１信号配線１５と、第１絶縁膜１２と異なる第２絶縁膜１６上に設けられ、離間して対向した第３および第４シールド配線１７、１８を有する第２信号配線１９と、第１乃至第４シールド配線１３、１４、１７、１８が仮想的に交わる第１乃至第４の交点Ｐ１〜Ｐ４により形成される矩形状領域２０内に設けられた第１および第２信号配線１５、１９を接続する複数のビア２１、２２と、第１乃至第４のシールド配線１３、１４、１７、１８を互いに電気的接続する接続手段２３、２４、２５、２７、２８、２９と、を具備する。【選択図】  図１
2007005535.tif 000002
【特許請求の範囲】
【請求項１】
第１の平面上に設けられ、離間して対向した第１および第２シールド配線を有する第１信号配線と、
前記第１の平面と異なる第２の平面上に設けられ、離間して対向した第３および第４シールド配線を有する第２信号配線と、
前記第１および第３シールド配線が仮想的に交わる第１の交点と、前記第２および第３シールド配線が仮想的に交わる第２の交点と、前記第２および第４シールド配線が仮想的に交わる第３の交点と、前記第１および第４シールド配線が仮想的に交わる第４の交点により形成される矩形状領域内に設けられ、前記第１および第２信号配線を接続する複数のビアと、
前記第１乃至第４シールド配線を互いに電気的接続する接続手段と、
を具備することを特徴とする信号配線。
【請求項２】
前記接続手段が、
前記第１の交点に設けられ、前記第１および第３シールド配線を接続する第１のビア、および前記第４の交点に設けられ、前記第１および第４シールド配線を接続する第４のビアの一方または両方と、
前記第２の交点に設けられ、前記第２および第３シールド配線を接続する第２のビアと、
前記第３の交点に設けられ、前記第２および第４シールド配線を接続する第３のビアと、
を具備することを特徴とする請求項１に記載の信号配線。
【請求項３】
前記接続手段が、
前記第２の交点に設けられ、前記第２および第３シールド配線を接続する第２のビアと、
前記第３の交点に設けられ、前記第２および第４シールド配線を接続する第３のビアと、
前記矩形領域外に設けられ、前記第１および第２シールド配線を接続する第５シールド配線と、
を具備することを特徴とする請求項１に記載の信号配線。
【請求項４】
前記第１および第２信号配線が２個のビアで接続され、前記第２信号配線が前記第１シールド配線上に張り出して形成されていることを特徴とする請求項１に記載の信号配線。
【請求項５】
半導体基板の主面に離間して設けられた第１および第２論理回路と、
前記半導体基板の主面上に積層された第１絶縁膜上に設けられ、離間して対向した第１および第２シールド配線を有し、且つ一端が前記第１論理回路に接続された第１信号配線と、
前記第１絶縁膜上に積層された第２絶縁膜上に設けられ、離間して対向した第３および第４シールド配線を有し、且つ一端が前記第２論理回路に接続された第２信号配線と、
前記第１および第３シールド配線が仮想的に交わる第１の交点と、前記第２および第３シールド配線が仮想的に交わる第２の交点と、前記第２および第４シールド配線が仮想的に交わる第３の交点と、前記第１および第４シールド配線が仮想的に交わる第４の交点により形成される矩形状領域内に設けられ、前記第１および第２信号配線を接続する複数のビアと、
前記第１乃至第４シールド配線を互いに電気的接続する接続手段と、
が同一チップ上に集積して形成されていることを特徴とする半導体集積装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号配線およびそれを用いた半導体集積装置に係り、特にシールド配線を有する信号配線およびそれを用いた半導体集積装置に関する。
【背景技術】
【０００２】
半導体集積装置の微細化に伴い、素子寸法の縮小および配線長の短縮化が進んでいるが、バス等のように比較的長い配線も依然存在する。  
このような比較的長い配線を高速に駆動するには、素子の駆動能力の向上だけでなく、信号の小振幅化が必要である。
【０００３】
然しながら、信号の小振幅化を図った場合に、配線が長いと隣接配線間のカップリングノイズが無視できなくなるので、信号配線と平行にシールド配線を設ける方法が知られている（例えば特許文献１参照。）。
【０００４】
特許文献１に開示されたシールド配線を有する信号配線は、信号配線の幅とそれに隣接するシールド配線の幅とに基づいて幅広線を定義し、この幅広線を配線した後に、それを互いに平行する複数の配線に分割して、信号線とそれに隣接するシールド配線とを形成している。
【０００５】
配線層の異なる幅広線同士を結合する場合には、信号配線の位置およびシールド配線の位置に対応するように幅広線上に複数のビアを形成している。
【０００６】
即ち、第２層目の金属配線による第１幅広線と第３層目の金属配線による第２幅広線は、端部において重畳され、５個のビアによって結合される。
【０００７】
次に、第１幅広線を第１信号配線と第１および第２シールド配線とに分割し、第２幅広線を第２信号配線と第３および第４シールド配線に分割している。
【０００８】
これにより、第１信号配線は１個のビアによって第２信号配線に接続され、第１シールド配線は２個のビアによって第３、第４シールド線に接続され、第２シールド配線は２個のビアによって第３、第４シールド配線に接続される。
【０００９】
近年、更なる信号伝播遅延時間の短縮あるいはエレクトロマイグレーションの防止が求められており、そのためには第１信号配線と第２信号配線を複数のビアを用いて接続し、ビア抵抗の低減あるいはビア面積の増加を図る必要がある。
【００１０】
然しながら、特許文献１に開示されたシールド配線を有する信号配線では、第１および第２信号配線を複数のビアで接続した場合に、ビア部が信号配線幅よりはみ出るので、シールド配線にクランク状の迂回配線が必要になる。
【００１１】
即ち、シールド配線が信号配線幅からはみ出したビア部を迂回して信号配線の端部を囲む形状になるため、隣接する配線トラックが占有されてしまう。
【００１２】
その結果、配線のレイアウト設計が難しくなり、半導体チップ面積の増大を招く恐れがある。
【特許文献１】特開平９−６４２８７号公報（３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置を提供する。
【課題を解決するための手段】
【００１４】
本発明の一態様の信号配線は、第１の平面上に設けられ、離間して対向した第１および第２シールド配線を有する第１信号配線と、前記第１の平面と異なる第２の平面上に設けられ、離間して対向した第３および第４シールド配線を有する第２信号配線と、前記第１および第３シールド配線が仮想的に交わる第１の交点と、前記第２および第３シールド配線が仮想的に交わる第２の交点と、前記第２および第４シールド配線が仮想的に交わる第３の交点と、前記第１および第４シールド配線が仮想的に交わる第４の交点により形成される矩形状領域内に設けられ、前記第１および第２信号配線を接続する複数のビアと、前記第１乃至第４シールド配線を互いに電気的接続する接続手段と、を具備することを特徴としている。
【００１５】
本発明の一態様の半導体集積装置は、半導体基板の主面に離間して設けられた第１および第２論理回路と、前記半導体基板の主面上に積層された第１絶縁膜上に設けられ、離間して対向した第１および第２シールド配線を有し、且つ一端が前記第１論理回路に接続された第１信号配線と、前記第１絶縁膜上に積層された第２絶縁膜上に設けられ、離間して対向した第３および第４シールド配線を有し、且つ一端が前記第２論理回路に接続された第２信号配線と、前記第１および第３シールド配線が仮想的に交わる第１の交点と、前記第２および第３シールド配線が仮想的に交わる第２の交点と、前記第２および第４シールド配線が仮想的に交わる第３の交点と、前記第１および第４シールド配線が仮想的に交わる第４の交点により形成される矩形状領域内に設けられ、前記第１および第２信号配線を接続する複数のビアと、前記第１乃至第４シールド配線を互いに電気的接続する接続手段と、が同一チップ上に集積して形成されていることを特徴としている。
【発明の効果】
【００１６】
本発明によれば、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１８】
図１は本発明の実施例１に係る信号配線を示す図で、図１（ａ）はその斜視図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
【００１９】
図１に示すように、本実施例の信号配線１０は半導体基板１１上に積層された第１絶縁膜１２（第１の平面）上に設けられ、離間して対向した第１および第２シールド配線１３、１４を有する第１信号配線１５と、第１絶縁膜１２上に積層された第２絶縁膜１６（第２の平面）上に第１信号配線１５と直角な方向に設けられ、離間して対向した第３および第４シールド配線１７、１８を有する第２信号配線１９とを具備している。
【００２０】
更に、第１および第３シールド配線１３、１７が仮想的に交わる第１の交点Ｐ１と、第２および第３シールド配線１４、１７が仮想的に交わる第２の交点Ｐ２と、第２および第４シールド配線１４、１８が仮想的に交わる第３の交点Ｐ３と、第１および第４シールド配線１３、１８が仮想的に交わる第４の交点Ｐ４により形成される矩形状領域２０内に設けられ、第１および第２信号配線１５、１９を接続する２個のビア２１、２２を具備している。
【００２１】
更に、第１乃至第４のシールド配線１３、１４、１７、１８を互いに電気的接続するために、第１の交点Ｐ１に設けられ第１および第３シールド配線１３、１７を接続する第１のビア２３と、第２の交点Ｐ２に設けられ第２および第３シールド配線１４、１７を接続する第２のビア２４と、第３の交点Ｐ３に設けられ第２および第４シールド配線１４、１８を接続する第３のビア２５とを具備している。
【００２２】
また、第１のビア２３に２個のビア２７、２８が並列接続され、第１シールド配線１３と第２シールド配線１４は第５シールド配線２９により接続されている。
【００２３】
ビア２７、２８は主にリソグラフィ工程においてビアの配置の対象性を維持し、ビアホールの開口パターン精度を向上させるために設けられている。  
第５シールド配線２９は第１信号配線１５の端部を囲んでシールド特性を向上させるために設けられている。
【００２４】
第１絶縁膜１２は、例えばシリコン基板１１上に形成されたシリコン熱酸化膜であり、第２絶縁膜は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成されたシリコン酸化膜、あるいはＴＥＯＳ（Tetraethyl Ortho Silicate）膜である。
【００２５】
第１乃至第５シールド配線１３、１４、１７、１８、２９および第１乃至第２信号配線１５、１９は、例えば不純物をドープしたポリシリコンまたはタングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属シリサイドであり、あるいはタングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属窒化物であっても良い。
【００２６】
第１および第２絶縁膜１２、１６上には互いに直角な方向に配線トラックがグリッド状に設定され、配線トラックに沿って各種の信号配線、シールド配線等（図示せず）がレイアウトされる。
【００２７】
第１および第２信号配線１５、１９は第１乃至第４シールド配線が仮想的に交わってできる矩形状領域２０内に形成された２個のビア２１、２２により接続されているので、１個のビアで接続する場合と等しい占有面積でビア部の抵抗を１／２倍、あるいはビア部の断面積を２倍にすることが可能である。
【００２８】
その結果、第２絶縁膜１６上の隣接配線トラック３０は信号配線１０により占有されることなく、他の信号配線等を自由にレイアウトすることが可能である。
【００２９】
次に、図２に示すように、本実施例の半導体集積装置４０は半導体チップ４１上に形成された第１集積回路４２と、第２集積回路４３と、一端が第１集積回路４２に接続され他端が第２集積回路４３に接続された信号配線１０と、第１および第２集積回路４２、４３を外部に電気的接続するためのパッド４４とを具備している。
【００３０】
第１および第２集積回路４２、４３は、例えばＣＰＵおよびメモリアレイであり、信号配線１０を有するバス（図示せず）を介してデータ信号をやり取りして、情報の記憶および読み出しをおこなう。
【００３１】
以上説明したように、本実施例によれば、第１および第２信号配線１５、１９は矩形状領域２０内に形成された２個のビア２１、２２により接続されているので、１個のビアで接続する場合と等しい占有面積でビア部の抵抗を１／２倍、あるいはビア部の断面積を２倍にすることができる。
【００３２】
その結果、第２絶縁膜１６上の隣接配線トラック３０が信号配線１０により占有されることなく他の信号配線等を自由にレイアウトすることができるので、チップサイズの増大を招く恐れがない。
【００３３】
従って、複数のビアで接続され、且つ占有面積が小さいシールド配線を有する信号配線およびそれを用いた半導体集積装置が得られる。
【００３４】
ここでは、第１乃至第４シールド配線１３、１４、１７、１８が第１乃至第３のビア２３、２４、２５と第５シールド配線２９により互いに電気的接続されている場合について説明したが、図３乃至図１５に示すように接続されていても構わない。
【００３５】
例えば、図３に示すように、リソグラフィ工程でのビアホールの開口パターン精度の許容範囲内においては、第１のビア２３に並列接続された２個のビア２７、２８を設けない信号配線５０としても構わない。
【００３６】
更に、図４に示すように、第１信号配線１５のシールド特性の許容範囲内においては、第５シールド配線２９を設けない信号配線５１としても構わない。
【００３７】
更に、図５に示すように、ビアホールの開口パターン精度およびシールド特性の両方の許容範囲内においては、ビア２７、２８および第５シールド配線２９の両方を設けない信号配線５２としても構わない。
【００３８】
また、図６に示すように、図１の信号配線１０を反転したパターンとして、第４の交点Ｐ４に設けられた第１および第４シールド配線１３、１８を接続する第４のビア２６を設けた信号配線５３としても構わない。
【００３９】
更に、図７に示すように、リソグラフィ工程でのビアホールの開口パターン精度の許容範囲内においては、第４のビア２６に並列接続された２個のビア２７、２８を設けない信号配線５４としても構わない。
【００４０】
更に、図８に示すように、第１信号配線１５のシールド特性の許容範囲内においては、第１および第２シールド配線１３、１４が第１シールド配線１５の端部を囲むように接続されていない信号配線５５としても構わない。
【００４１】
更に、図９に示すように、第４のビア２６およびビア２７を設けない信号配線５６としても構わない。
【００４２】
更に、図１０に示すように、ビア２７、２８を設けずに、第２信号配線１９が第１シールド配線１３上に張り出した張り出し部５７を設けた信号配線５８としても構わない。
【００４３】
更に、図１１に示すように、第４のビア２６を設けずに、第１および第２シールド配線１３、１４が第１シールド配線１５の端部を囲むように接続された信号配線５９としても構わない。
【００４４】
また、図１２に示すように、第２信号配線１９と、第１および第２シールド配線１７、１８とを一方向へ延伸させ、第３のビア２５にビア６０、６１が並列接続されたＴ字状の信号配線６２としても構わない。  
Ｔ字状の信号配線６２であれば、例えば第１集積回路４２に第２集積回路４３の他に、第３の集積回路（図示せず）を接続できる利点がある。
【００４５】
更に、図１３に示すように、第１および第２シールド配線１３、１４が第１シールド配線１５の端部を囲むように接続され、第３シールド配線１７が一部途切れたＴ字状の信号配線６３としても構わない。
【００４６】
更に、図１４に示すように、第４シールド配線１８が一部途切れたＴ字状の信号配線６４としても構わない。
【００４７】
即ち、第１乃至第４シールド配線が互いに電気的接続されていれば良く、その接続手段は目的に応じて適宜選択することができる。
【実施例２】
【００４８】
図１５は本発明の実施例２に係る信号配線を示す図で、図１５（ａ）はその斜視図、図１５（ｂ）は図１５（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。
【００４９】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００５０】
本実施例が実施例１と異なる点は、第１および第２信号配線を３個のビアで接続したことにある。
【００５１】
即ち、図１５に示すように、本実施例の信号配線７０では、第１および第２信号配線１５、１９は第１乃至第４シールド配線が仮想的に交わってできる矩形状領域２０内に形成された３個のビア２１、２２、７１により接続されている。
【００５２】
これにより、１個のビアで接続する場合と等しい占有面積でビア部の抵抗を１／３倍、あるいはビア部の断面積を３倍にすることが可能である。
【００５３】
以上説明したように、本実施例によれば、第１および第２信号配線１５、１９は矩形状領域２０内に形成された３個のビア２１、２２、７１により接続されているので、ビア部の抵抗を１／３倍、あるいはビア部の断面積を３倍にし、且つ占有面積を小さくすることができる利点がある。
【実施例３】
【００５４】
図１６は本発明の実施例３に係る信号配線を示す図で、図１６（ａ）はその斜視図、図１６（ｂ）は図１６（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図である。
【００５５】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
【００５６】
本実施例が実施例１と異なる点は、第１および第２信号配線を４個のビアで接続したことにある。
【００５７】
即ち、図１６に示すように、本実施例の信号配線８０は、第１および第２信号配線１５、１９が第１乃至第４シールド配線が仮想的に交わってできる矩形状領域２０内に形成された４個のビア２１、２２、８１、８２により接続されている。
【００５８】
これにより、１個のビアで接続する場合と等しい占有面積でビア部の抵抗を１／４倍、あるいはビア部の断面積を４倍にすることが可能である。
【００５９】
以上説明したように、本実施例によれば、第１および第２信号配線１５、１９は矩形状領域２０内に形成された４個のビア２１、２２、８１、８２により接続されているので、ビア部の抵抗を１／４倍、あるいはビア部の断面積を４倍にし、且つ占有面積を小さくすることができる利点がある。
【００６０】
上述した実施例においては、第１乃至第４シールド配線１３、１４、１７、１８が互いに電気的接続されている場合について説明したが、本発明はこれに限定されるものではない。
【００６１】
例えば、図１７に示すように、目的のシールド特性が得られる範囲内であれば、第１シールド配線１３と第４シールド配線１８が電気的接続され、第２シールド配線１４と第３シールド配線１７が電気的接続されている場合でも構わない。
【００６２】
また、第１および第２信号配線１５、１９、第１乃至第４シールド配線１３、１４、１７、１８の配線幅および離間幅がそれぞれ等しい場合について説明したが、本発明はこれに限定されるものではなく、配線幅や離間幅がそれぞれ異なっていても構わない。
【００６３】
更に、ビア部の第２信号配線１９の配線幅からのはみ出し量が第３または第４シールド配線１７、１８を迂回させるまでもない場合には、第３および第４シールド配線１７、１８が第２信号配線１９の端部を囲むように接続されていても構わない。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係る信号配線を示す図で、図１（ａ）はその斜視図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図である。
【図２】本発明の実施例１に係る半導体集積装置の構成を示す図。
【図３】本発明の実施例１に係る他の信号配線を示す斜視図。
【図４】本発明の実施例１に係る他の信号配線を示す斜視図。
【図５】本発明の実施例１に係る他の信号配線を示す斜視図。
【図６】本発明の実施例１に係る他の信号配線を示す斜視図。
【図７】本発明の実施例１に係る他の信号配線を示す斜視図。
【図８】本発明の実施例１に係る他の信号配線を示す斜視図。
【図９】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１０】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１１】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１２】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１３】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１４】本発明の実施例１に係る他の信号配線を示す斜視図。
【図１５】本発明の実施例２に係る信号配線を示す図で、図１５（ａ）はその斜視図、図１５（ｂ）は図１２（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図である。
【図１６】本発明の実施例３に係る信号配線を示す図で、図１６（ａ）はその斜視図、図１６（ｂ）は図１６（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図である。
【図１７】他の信号配線を示す斜視図。
【符号の説明】
【００６５】
１０、５０、５１、５２、５３、５４、５５、５６、５８、５９、６２、６３、６４、７０、８０、９０  信号配線
１１  半導体基板
１２  第１絶縁膜（第１の平面）
１３  第１シールド配線
１４  第２シールド配線
１５  第１信号配線
１６  第２絶縁膜（第２の平面）
１７  第３シールド配線
１８  第４シールド配線
１９  第２信号配線
２０  矩形状領域
２１、２２、２７、２８、６０、６１、７１、８１、８２  ビア
２３〜２６  第１〜第４のビア
２９  第５シールド配線
３０  隣接配線トラック
Ｐ１〜Ｐ４  第１〜第４の交点
４０  半導体集積回路
４１  半導体チップ
４２  第１集積回路
４３  第２集積回路
４４  パッド
５７  張り出し部
【図１】
2007005535.tif 000003
【図２】
2007005535.tif 000004
【図３】
2007005535.tif 000005
【図４】
2007005535.tif 000006
【図５】
2007005535.tif 000007
【図６】
2007005535.tif 000008
【図７】
2007005535.tif 000009
【図８】
2007005535.tif 000010
【図９】
2007005535.tif 000011
【図１０】
2007005535.tif 000012
【図１１】
2007005535.tif 000013
【図１２】
2007005535.tif 000014
【図１３】
2007005535.tif 000015
【図１４】
2007005535.tif 000016
【図１５】
2007005535.tif 000017
【図１６】
2007005535.tif 000018
【図１７】
2007005535.tif 000019