(57)【要約】【課題】放熱性に優れ、コストの低減、厚みの低減、及び耐熱応力の向上が可能なチップパッケージを提供する。【解決手段】溝２１１を有し、パターン金属コア層２１２と表面誘電体層２１５、２１６で構成され、パターン金属コア層２１２に複数個の内部フィンガー２１３と複数個の外接用パッド２１４が形成され、内部フィンガー２１３が溝２１１の周辺に配置される薄膜基板２１０と、能動面２２１上に複数個の電極端２２３が形成され、溝２１１内に向かって電極端２２３が配置される際に、能動面２２１を薄膜基板２１０に粘着させるチップ２２０と、溝２１１を通されて電気的に電極端２２３と内部フィンガー２１３とを接続することができる複数個のボンディングワイヤー２３０と、薄膜基板２１０上と溝２１１内とに形成され、チップ２２０及びボンディングワイヤー２３０を封止する封止体２４０とを備える。【選択図】図２
2007266025.tif 000002
【特許請求の範囲】
【請求項１】
溝を有し、パターン金属コア層（patterned metal core layer）と少なくとも一つの表面誘電体層とを備え、該パターン金属コア層は複数個の内部フィンガーと複数個の外接用パッドを有し、該内部フィンガーが溝の周りに配列される薄膜基板と、
能動面上に複数個の電極端が形成され、該電極端が溝内に向かって配置される際に該能動面を該薄膜基板に貼着するチップと
溝を通過して電気的に該電極端と該内部フィンガーとを接続する複数個のボンディングワイヤーと、
該薄膜基板上と該溝内とに形成され、少なくとも一部で該チップ及び該ボンディングワイヤーを封止する封止体と、
を備えることを特徴とするチップパッケージ構造。
【請求項２】
該パターン金属コア層は６０μｍから１００μｍの厚みを持つことを特徴とする請求項１に記載のチップパッケージ構造。
【請求項３】
該パターン金属コア層は更に複数個の連結バーを有し、該連結バーは該外接用パッドと該薄膜基板の周縁とを連結することを特徴とする請求項１に記載のチップパッケージ構造。
【請求項４】
該パターン金属コア層は更に複数個の連結バーを有し、該連結バーは該内部フィンガーと該溝の周縁とを連結することを特徴とする請求項１又は３に記載のチップパッケージ構造。
【請求項５】
該表面誘電体層は、該外接用パッドより小さい複数個の開孔を有することによって該外接用パッドの周辺を覆うことを特徴とする請求項１に記載のチップパッケージ構造。
【請求項６】
該外接用パッドは不規則な拡散状で配置され、該開孔は円形状に排列されることを特徴とする請求項５に記載のチップパッケージ構造。
【請求項７】
ソルダマスク（solder mask）は表面誘電体層として使われ、該外接用パッドはＳＭＤパッド（solder mask defined pad）であることを特徴とする請求項５に記載のチップパッケージ構造。
【請求項８】
該外接用パッド上に設置される複数個のソルダボール（solder ball）を有することを特徴とする請求項１に記載のチップパッケージ構造。
【請求項９】
該薄膜基板は更に第二表面誘電体層を備えるため、該パターン金属コア層は両表面誘電体層の間に挟まれることを特徴とする請求項１に記載のチップパッケージ構造。
【請求項１０】
間に少なくとも一つのワイヤーボンディング溝が形成され、パターン金属コア層（patterned metal core layer）と少なくとも一つの表面誘電体層とを有し、該パターン金属コア層は複数個の内部フィンガーと複数個の外接用パッドとを有し、該内部フィンガーが該ワイヤーボンディング溝の周辺に排列される互い共面関係を持つ複数個の薄膜基板と、
複数個の電極端が能動面上に形成され、該電極端が該ワイヤーボンディング溝内に向かって配置される際に該能動面を該薄膜基板に貼着するチップと、
ワイヤーボンディング溝を通過して電気的に該電極端と該内部フィンガーを接続する複数個のボンディングワイヤーと、
該薄膜基板上と該ワイヤーボンディング溝内に形成され、少なくとも一部で該チップと該ボンディングワイヤーとを封止する封止体と、
を備えることを特徴とするチップパッケージ構造。
【請求項１１】
該パターン金属コア層は６０μｍから１００μｍの厚みを持つことを特徴とする請求項１０に記載のチップパッケージ構造。
【請求項１２】
該パターン金属コア層は更に複数個の連結バーを有し、該連結バーは該外接用パッドと該薄膜基板の周縁とを連結することを特徴とする請求項１０に記載のチップパッケージ構造。
【請求項１３】
該パターン金属コア層は更に複数個の連結バーを有し、該連結バーは該内部フィンガーと該ワイヤーボンディング溝の周縁とを連結することを特徴とする請求項１０又は１２に記載のチップパッケージ構造。
【請求項１４】
該表面誘電体層は、該外接用パッドより小さい複数個の開孔を有することによって該外接用パッドの周辺を覆うことを特徴とする請求項１０に記載のチップパッケージ構造。
【請求項１５】
該外接用パッドは不規則な拡散状で配置され、該開孔は円形状に排列されることを特徴とする請求項１４項に記載のチップパッケージ構造。
【請求項１６】
ソルダマスク（solder mask）は表面誘電体層として使われ、該外接用パッドはＳＭＤパッド（solder mask defined pad）であることを特徴とする請求項１０に記載のチップパッケージ構造。
【請求項１７】
更に該外接用パッド上に設置される複数個のソルダボール（solder ball）を有することを特徴とする請求項１０に記載のチップパッケージ構造。
【請求項１８】
各薄膜基板は更に第二表面誘電体層を備えるため、該パターン金属コア層は両表面誘電体層の間に挟まれることを特徴とする請求項１０に記載のチップパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種のチップパッケージ、特にＣＯＢ（Chip-On-Board）形態のチップパッケージに関するものである。
【背景技術】
【０００２】
現在、ＣＯＢ（Chip-On-Board）パッケージは、集積回路パッケージにおいて従来良く知られ、主に（１）チップを直接溝を持つ基板上に粘着させ、（２）ボンディングワイヤーを溝に通して基板とチップを電気的に接続させ、（３）チップを封止する、というプロセスを含む。特に、その上にソルダボール（solder ball）を形成してボールグリッドアレイパッケージ（BGA Package）となる。近来、メモリチップパッケージは、ＣＯＢ（Chip-On-Board）の形態に進展しており、従来公知の薄型かつ小型のＴＳＯＰ（Thin Small Outline Package）の代わりにＣＯＢがよく使われて、しかもより高速化にできない課題を解決することも可能となる。
【０００３】
図１に示すように、ＣＯＢ型のチップパッケージ構造１００は、基本的に硬質基板１１０、チップ１２０、複数個のボンディングワイヤー１３０、及び封止体１４０を備える。硬質基板１１０は、上表面１１１、下表面１１２、及び溝１１３を有し、溝１１３は上表面１１１と下表面１１２とを貫通するのでボンディングワイヤーを通過させることができる。通常、硬質基板１１０は、単／多層ＰＣＢ（Print Circuit Board）であり、少なくとも一層のガラス繊維含浸樹脂コア層１１４、内部フィンガー１１５、及び外接用パッド１１６を備える銅箔層、及びソルダマスク層１１７（solder mask）で構成されてかなり厚いものであり、耐熱応力特性が劣って熱抵抗も高すぎる。チップ１２０は、能動面１２１及び能動面１２１と反対側にある背面１２２を有し、能動面１２１上に複数個のボンディングパッド（bonding pad）１２３が形成される。ダイアタッチ層１２４（die attach layer）を介してチップ１２０の能動面１２１を硬質基板１１０の上表面１１１に粘着させる。ボンディングパッド１２３は溝１１３の内部に設置させており、ボンディングワイヤー１３０は溝１１３を通してボンディングパッド１２３と内部フィンガー１１５とを接続している。更に、封止体１４０は硬質基板１１０の上表面１１１及び溝１１３内に形成され、チップ１２０とボンディングワイヤー１３０とを封止する。なお、外接用パッド１１６上に複数個のソルダボールを形成することができる。従って、周知のチップパッケージ構造１００においての厚み、放熱性、及び熱応力緩衝特性は不具合となり、改善される必要がある。これに対し、ＣＯＢからなる改良で上記硬質基板１１０の代わりにＰＩ（Polyimide）材料で出来る可撓性のある基板を使うと、基板としてのコストは大幅に増加し、かつＰＩ材料の導熱性が劣るのでチップパッケージ構造全体にとって優れる放熱効果を得ることができない。
また、発明者は、特許文献１開示されるマルチーボードＢＧＡパッケージ（Multi-Board BGA Package）を提出する時に、一種のＣＯＢ（Chip-On-Board）形態のチップパッケージも開示した。
【０００４】
【特許文献１】台湾特許第４９８５１１号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の第一目的は一種のチップパッケージを提供する。このチップパッケージはＣＯＢ形態パッケージであり、まず、溝を有する薄膜基板或は複数個共面の間に形成されるワイヤーボンディング溝を有する薄膜基板を準備し、チップ能動面を直接に薄膜基板上に接着させる。この薄膜基板はパターン金属コア層と少なくとも一つの表面誘電体層で構成され、複数個の内部フィンガーと複数個の外接用パッドを有することにより、チップにとって優れた放熱ルートがある。他に、基板コストの低下、パッケージ全体厚みの低減、及び耐熱応力の向上などを得ることも可能となる。
【０００６】
本発明の第二目的は一種のチップパッケージを提供する。このチップパッケージ中では、薄膜基板のパターン金属コア層は複数個の連結バーを有し、これらの連結バーは、外接用パッドと薄膜基板の周縁、内部フィンガーと溝の周縁、或は両者とも連結させることによって、内部フィンガーと外接用パッドを電気メッキすることが可能となり、かつ内部フィンガーと外接用パッドの連結力が増強されるので、接触不良による電気ショットを未然に回避できる。
本発明の第三目的は一種のチップパッケージを提供する。このチップパッケージ中では、パターン金属コア層の外接用パッドは不規則に拡散するよう配置され、かつ表面誘電体層の開孔は円形の排列であるので、放熱能力が向上され、さらに、その上にソルダボール（solder ball）を形成してＢＧＡパッケージになることも可能である。
【課題を解決するための手段】
【０００７】
上記目的を達成するためのチップパッケージは、少なくとも一つの薄膜基板、チップ、複数個のボンディングワイヤー、及び封止体を備える。薄膜基板は、溝或はワイヤーボンディング溝を有し、パターン金属コア層と少なくとも一つの表面誘電体層で構成される。パターン金属コア層に複数個の内部フィンガーと複数個の外接用パッドが形成され、内部フィンガーが溝の周辺に配置される。チップの能動面上にも複数個の電極端が形成される。溝内に向かって複数個の電極端が配置される際に、能動面を薄膜基板に粘着させる。よって、ボンディングワイヤーは溝を通されて電気的に電極端と内部フィンガーとを接続することができる。尚、封止体は薄膜基板上と溝内とに形成され、少なくとも部分的にチップ及びボンディングワイヤーを封止する。
【発明を実施するための最良の形態】
【０００８】
本発明の第一実施例では、溝型金属薄膜上にワイヤーボンディングチップを搭載するパッケージを披露する。図２に示すように、チップパッケージ２００は基本的に薄膜基板２１０、チップ２２０、複数個のボンディングワイヤー２３０、及び封止体２４０を備える。薄膜基板２１０は、パターン金属コア層２１２と少なくとも一つの表面誘電体層で構成され、細長い溝２１１を有し、この溝２１１は薄膜基板２１０の上下表面を貫通する。パターン金属コア層２１２は、複数個の内部フィンガー２１３と複数個の外接用パッド２１４とを有し、内部フィンガー２１３は溝２１１の周辺に配置され、外接用パッド２１４は方陣状或は双／多直線で排列されることができる。内部フィンガー２１３と対応の外接用パッド２１４とはパターン金属コア層２１２の電気導通バー２１２Ａ（図４参照）を介して電気的に接続される。本実施例において、パターン金属コア層２１２は、一般のフレキシブルプリント回路基板に使う銅箔厚み（約３５μｍ）より厚くなり、６０μｍから１００μｍの厚みを持ち、薄膜基板２１０にして適当な硬度となり、且つ電気的な接続及び放熱ルートをも提供しているので、同時に周知のフレキシブルプリント回路基板に使うＰＩ誘電体コア層及び銅箔配線層の代わりに使用され、より高放熱効果、より薄型化、かつより低コスト等が望まれる。ほかに、薄膜基板２１０の表面誘電体層は、二層にすることができ、第一表面誘電体層２１５と第二表面誘電体層２１６を有し、この二層の間にパターン金属コア層２１２が挟まる。第一表面誘電体層２１５及び第二表面誘電体層２１６は一般的なグリーンソルダマスク（green solder mask）かブラックソルダマスク（black solder mask）を選んで使うこととなる。一方、第一表面誘電体層２１５はパターン化される必要があり、外接用パッド２１４及び内部フィンガー２１３を露出するため、複数個の開孔２１７または溝孔（図４に示すように、溝孔は溝２１１を形成する所定位置の両側にある）の少なくともいずれかを形成し、第二表面誘電体層２１６ではパターン化される必要がない。第一表面誘電体層２１５の材質はできるだけ感光性誘電材料、たとえば、グリーンソルダマスク（green solder mask）を選んで、第二表面誘電体層２１６では一般な無感光性誘電材料、たとえば、ブラックソルダマスク（black solder mask）を使用するだけでよい。
【０００９】
チップ２２０には、能動面２２１及び能動面２２１と対応する一背面２２２を有し、運算時に発熱する集積回路素子は能動面２２１の上に設置される。能動面２２１上に複数個の電極端２２３、たとえば、ボンディングパッド（bonding pad）或はバンプ（bump）が形成され、それらの電極端２２３は能動面２２１の中央か周辺に位置して単列か多列で配置される。溝内に向かって複数個電極端が配置される際に、ダイアタッチ層２２４（die attach layer）を介して能動面を薄膜基板に粘着させ、ボンディングワイヤー２３０が溝２１１を通過することができるので電気的に電極端２２３と内部フィンガー２１３とが接続される。他に、薄膜基板２１０上と溝２１１内に封止体２４０が形成され、少なくとも一部でチップ２２０とボンディングワイヤー２３０とを封止する。一部でチップ２２０の側面を覆うか或は完全にチップ２２０を密封する封止体２４０はモールド樹脂（mold compound）、下部充填材料（underfill material）、或はディスペンス樹脂（dispense compound）などを使うことができる。チップパッケージ２００の構造によれば、更に複数個のソルダボール（solder ball）２５０を具備することができ、それらのソルダボール（solder ball）２５０が外接用パッド２１４上に設置されることによって、ＣＯＢとＢＧＡとを兼ねるパッケージとなる。
【００１０】
このチップパッケージ２００の構造により、パターン金属コア層２１２がチップ２２０の能動面２２１にとても接近して、チップ２２０の能動面２２１から出る熱は自然にパターン金属コア層２１２に沿って発散され、よって、ＣＯＢ薄膜パッケージとしての放熱効果が著しく改善される。他に、基板コストの削減、パッケージ全体厚みの減少、及び耐熱応力の向上などの効果を得ることも可能である。
【００１１】
図４のように、パターン金属コア層２１２は、できるだけ更に複数個の第一連結バー２１８を持ち、それらの第一連結バー２１８で外接用パッド２１４と薄膜基板２１０の周縁とを連結し、あるいは、パターン金属コア層２１２は更に複数個の第二連結バー２１９を持ち、それらの第二連結バー２１９で内部フィンガー２１３と溝２１１の周縁とを連結する。この実施例では、パターン金属コア層２１２は同時に第一連結バー２１８と第二連結バー２１９とを有するので、内部フィンガー２１３及び外接用パッド２１４の上面に一電気メッキ層２６０を形成し易くなり、かつ内部フィンガー２１３と外接用パッド２１４の固定力が従来より一段と強くなる。パッケージする前に、第一連結バー２１８は、外接用パッド２１４やワイヤーバー２１２Ａを介して両薄膜基板２１０間にあるダイシングラインのメッキ連結バー２１に連結し、第二連結バー２１９は、内部フィンガー２１３を介してメッキ連結バー２２に連結し、このメッキ連結バー２２は薄膜基板２１０上に溝２１１を設ける所に位置する。そして、内部フィンガー２１３と外接用パッド２１４との漏出面に電気メッキ層２６０（たとえば、Ｎｉ−Ａｕ層）が形成されることができる。更に、電気メッキ層２６０によって、内部フィンガー２１３、外接用パッド２１４、及びパターン金属コア層２１２のワイヤーバー２１２Ａが同時に安定することが可能で、第一表面誘電体層２１５及び第二表面誘電体層２１６の形成が比較的容易にできるため、不当の電気ショットを回避し、内部フィンガー２１３の配置をもっと狭ピッチにすることが可能となる。
【００１２】
再び図２に示すように、並び方として、外接用パッド２１４は不規則的拡散にすれば放熱面積が拡大でき、開孔２１７は円形な排列にすればソルダボール（solder ball）２５０を設置し易くなる。ゆえに、第一表面誘電体層２１５の開孔２１７は、外接用パッド２１４より小さく外接用パッド２１４の周辺を覆う。第一表面誘電体層２１５としてソルダマスク（solder mask）を使う場合、外接用パッド２１４をＳＭＤパッド（solder mask defined pad）にすることができる。
【００１３】
図３Ａから図３Ｉに参考して上述のチップパッケージ２００の製造プロセスを説明する。先ず、図３Ａに示すように、金属薄膜１０は、６０μｍから１００μｍ程度の厚みを提供する。そして、露光、現像、及びエッチングなどの技術を利用して金属薄膜１０をパターン化し、図３Ｂに示すように、金属薄膜１０がパターン化された後、内部フィンガー２１３と外接用パッド２１４とを有する上述パターン金属コア層２１２を構成する。尚、本実施例において、図４に示すように、外接用パッド２１４は第一連結バー２１８を介してダイシングラインに位置するメッキ連結バー２１に連結され、内部フィンガー２１３は第二連結バー２１９を介して溝２１１に位置するメッキ連結バー２２に連結され、この際に溝２１１はまだ形成されていない。次に、図３Ｃに示すように、プリント技術を利用してパターン金属コア層２１２の下表面と上表面にそれぞれ第一表面誘電体層２１５及び第二表面誘電体層２１６を形成する。ここで、複数個の開孔２１７と溝孔が内部フィンガー２１３と外接用パッド２１４とを露出するように第一表面誘電体層２１５上に形成される。次に、図３Ｄに示すように、メッキプロセスを行い、内部フィンガー２１３及び外接用パッド２１４の漏出表面上に電気メッキ層２６０を形成した後、溝２１１を設置する。図３Ｅに示すように、溝２１１が形成された後、上記薄膜基板２１０を得ることができる。本実施例において、溝２１１を形成する際に、第二連結バー２１９が除去され、第一連結バー２１８が薄膜基板２１０内に保留されるため、溝２１１を形成する時に起きるバー（burr）問題を少なくすることができる。そして、図３Ｆに示すように、ダイアタッチ（die attach）ステップを行い、チップ２２０の能動面２２１を薄膜基板２１０の上表面に貼付け、ここで、チップ２２０の電極端２２３は溝２１１内に露出する。次に、図３Ｇに示すように、ワイヤーボンディングステップを行い、ワイヤーボンディングされて形成するボンディングワイヤーは溝２１１を通過して電極端２２３と内部フィンガー２１３とを接続する。また、図３Ｈに示すように、モルディング（molding）技術を利用して封止ステップを行うと、薄膜基板２１０の上表面と溝２１１内とに形成される封止体２４０は少なくとも一部のチップ２２０及びボンディングワイヤー２３０を封止し、外接用パッド２１４を電気的に接続できるような状態にする。この後、リフロー（reflow）やソルダボール接合技術によってソルダボール２５０を外接用パッド２１４上に接合する。最後に、ダイシングステップを行って、図２に示すチップパッケージ２００を得ることができる。
【００１４】
本発明の第二実施例には、上記溝２１１を有する単一な薄膜基板２１０の代わりに、複数個の薄膜基板２１０を使うこととなり、このチップパッケージは上記のようなチップ２２０、ボンディングワイヤー２３０、封止体２４０、及び図５に示す第一薄膜基板３１０、第二薄膜基板３２０などで構造される。チップ２２０の能動面２２１は同時に第一薄膜基板３１０と第二薄膜基板３２０に貼着され、図５と図６に示すように、第一薄膜基板３１０と第二薄膜基板３２０とは互い共面関係を持ち、第一薄膜基板３１０と第二薄膜基板３２０との間に少なくとも一つのワイヤーボンディング溝３３０を形成することによって、ボンディングワイヤーにワイヤーボンディング溝３３０を容易に通過させることができる。第一薄膜基板３１０は、パターン金属コア層３１１と少なくとも一つの表面誘電体層３１２とを備え、パターン金属コア層３１１は複数個の内部フィンガー３１３と複数個の外接用パッド３１４とを有し、内部フィンガー３１３はワイヤーボンディング溝３３０の周辺に排列されて、外接用パッド３１４ではグリッドアレイ（grid array）状で配列される。同様に、第二薄膜基板３２０は、パターン金属コア層３２１と少なくとも一つの表面誘電体層３２２を持ち、パターン金属コア層３２１は複数個の内部フィンガー３２３と複数個の外接用パッド３２４とを有する。チップパッケージに対し、互いに分離している第一薄膜基板３１０と第二薄膜基板３２０とはストレスバッファー（stress buffer）を起こし、即ち、チップパッケージを外部の印刷回路基板に表面接合する場合、熱循環による熱応力が互い共面関係を持ちしかも分離している第一薄膜基板３１０と第二薄膜基板３２０とにより分散されて、上方のチップに影響を直接に与えないよう、有効にチップと薄膜基板３１０、３２０と間の剥離を避けられる。更にＣＯＢ形態パッケージの薄型化、放熱性の向上、及び基板コストの低下などの効果を達成することもできる。
本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正は本発明の保護範囲に属する。
【図面の簡単な説明】
【００１５】
【図１】周知のチップパッケージ構造を示す断面図である。
【図２】本発明の第１実施例によるチップパッケージ構造を示す断面図である。
【図３Ａ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｂ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｃ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｄ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｅ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｆ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｇ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｈ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図３Ｉ】本発明の第１実施例に係るチップパッケージの製造プロセスを示す断面図である。
【図４】本発明の第１実施例に係るチップパッケージがメッキされる前のパターン金属コア層を示す一部の底面図である。
【図５】本発明の第２実施例に係るチップパッケージの複数個の薄膜基板を示す底面図である。
【図６】本発明の第２実施例によるチップパッケージ構造を示す断面図である。
【符号の説明】
【００１６】
１０金属薄膜、２１、２２  連結バー、２００  チップパッケージ構造、２１０  薄膜基板、２１１  溝、２１２  パターン金属コア層、２１２Ａ  ワイヤーバー、２１３  内部フィンガー、２１４  外接用パッド、２１５  第一表面誘電体層、２１６  第二表面誘電体層、２１７  開孔、２１８  第一連結バー、２１９  第二連結バー、２２０  チップ、２２１  能動面、２２２  背面、２２３  電極端、２２４  ダイアタッチ層、２３０  ボンディングワイヤー、２４０  封止体、２５０  ソルダボール、２６０  電気メッキ層、３１０  第一薄膜基板、３１１  パターン金属コア層、３１２  表面誘電体層、３１３  内部フィンガー、３１４  外接用パッド、３２０  第二薄膜基板、３２１  パターン金属コア層、３２２  表面誘電体層、３２３  内部フィンガー、３２４  外接用パッド、３３０  ワイヤーボンディング溝
【図１】
2007266025.tif 000003
【図２】
2007266025.tif 000004
【図３Ａ】
2007266025.tif 000005
【図３Ｂ】
2007266025.tif 000006
【図３Ｃ】
2007266025.tif 000007
【図３Ｄ】
2007266025.tif 000008
【図３Ｅ】
2007266025.tif 000009
【図３Ｆ】
2007266025.tif 000010
【図３Ｇ】
2007266025.tif 000011
【図３Ｈ】
2007266025.tif 000012
【図３Ｉ】
2007266025.tif 000013
【図４】
2007266025.tif 000014
【図５】
2007266025.tif 000015
【図６】
2007266025.tif 000016