(57)【要約】【課題】内部構造を複雑化することなく複数のサーボ演算に柔軟に対応することが可能な光ディスク装置を提供する。【解決手段】光ディスクに対して情報を記録／再生する光ディスク装置であって、光ディスクからの反射光を受光する分割受光素子１３と、分割受光素子１３の出力信号を演算処理する信号処理ブロック３１と、分割受光素子１３の受光出力Ｖａ〜Ｖｄと信号処理ブロック３１内の加算器７１，７２および減算器８１，８２とを接続する信号接続部２１と、信号接続部２１における接続状態を制御する接続制御部５とを備える。【選択図】図５
2007102971.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに対して情報を記録／再生する光ディスク装置であって、
前記光ディスクからの反射光を受光する複数の受光素子と、
前記複数の受光素子の出力信号を演算処理する信号処理ブロックと、
前記複数の受光素子の受光出力と前記信号処理ブロック内の所定の演算回路とを接続する信号接続部と、
前記信号接続部における接続状態を制御する接続制御部とを備える、光ディスク装置。
【請求項２】
前記信号処理ブロックは、
入力信号の和を出力する加算器と、
入力信号の差を出力する減算器と、
入力信号をそのまま通過させるスルー部とを含む、請求項１に記載の光ディスク装置。
【請求項３】
前記信号処理ブロックは、入力信号にゲインを付与するゲイン付与回路を有するゲイン付与部を含む、請求項１に記載の光ディスク装置。
【請求項４】
前記信号接続部は、前記複数の受光素子の受光出力と前記信号処理ブロック内の所定の演算回路との接続をスイッチによって各々オンオフするスイッチングマトリクスを含む、請求項１に記載の光ディスク装置。
【請求項５】
前記ゲイン付与回路は、ゲイン調整可能な非反転増幅回路により構成される、請求項３に記載の光ディスク装置。
【請求項６】
前記接続制御部は、前記信号処理ブロックにおいて複数種類の演算に対応するように前記信号接続部の接続状態を制御する、請求項１に記載の光ディスク装置。
【請求項７】
前記接続制御部は、前記信号処理ブロックにおいて非点収差法のフォーカス制御に対応するサーボエラー信号が生成されるように前記信号接続部の接続状態を制御する、請求項１に記載の光ディスク装置。
【請求項８】
前記接続制御部は、前記信号処理ブロックにおいてプッシュプル法のトラッキング制御に対応するサーボエラー信号が生成されるように前記信号接続部の接続状態を制御する、請求項１に記載の光ディスク装置。
【請求項９】
前記接続制御部は、前記信号処理ブロックにおいてナイフエッジ法のフォーカス制御に対応するサーボエラー信号が生成されるように前記信号接続部の接続状態を制御する、請求項１に記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光ディスク装置に関し、より特定的には、サーボ制御を行なう光ディスク装置に関する。
【背景技術】
【０００２】
情報の記録／読出を行なう情報記録機器が種々ある中、光ディスク装置は、情報の保存性および記録媒体の携帯性に優れ、記録媒体の価格も比較的安価である。そのため、光ディスク装置は、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk）等の普及からもうかがえるように、需要が高く、大きな市場を獲得している。
【０００３】
光ディスク装置において信号を記録再生する際には、信号の記録媒体であるディスクに対して、光ヘッドをディスク面およびトラックに正確に追従させる必要がある。この制御は、フォーカスサーボ制御またはトラッキングサーボ制御と一般に呼ばれている。これらのサーボ制御では、光ディスクからの反射光を複数の受光素子で受けて、その各受光出力を電気的に演算することでサーボエラー信号を得る。このサーボエラー信号を所望の目標値に合うように制御するのがサーボ制御である。
【０００４】
サーボエラー信号を生成するには、いくつかの方式がある。代表的な方式として、フォーカスサーボであれば、非点収差法、ナイフエッジ法があり、トラッキングサーボであれば、プッシュプル法、差動位相検出（ＤＰＤ）法がある。
【０００５】
所望のサーボエラー信号を得るには、各方式に対応した光ピックアップが必要である。たとえば、非点収差法のサーボエラー信号を得るために作られた光ピックアップは、ナイフエッジ法には対応できない。すなわち、サーボエラー方式を決定することは、光ピックアップの仕様を決定するといってもよい。現状では、上記のような代表的なサーボエラー方式に対応したアナログ信号処理ＬＳＩ（Large Scale Integration）が市販されており、サーボエラー方式に応じて光ピックアップのアナログ信号処理ＬＳＩを選択している。
【０００６】
このため、光ディスク装置の設計側からすると、サーボエラー方式すなわちアナログ信号処理ＬＳＩの種類が決まると、それに応じて光ピックアップの仕様がある程度決まるため、光ピックアップの設計自由度が制限されるという状況となる。逆に、あるサーボエラー方式を採用した光ピックアップを設計すると、使用するアナログ信号ＬＳＩの選択自由度は狭まることになる。
【０００７】
また、従来と異なるサーボ方式の光ピックアップを採用すると、アナログ信号処理ＬＳＩの変更を余儀なくされ、設計変更に多大な労力を要することになる。さらに、従来方式以外のサーボエラー演算方式を必要とするような光ピックアップを創出した場合、従来のアナログ信号処理ＬＳＩでは全く対応できなくなる。つまり、従来の光ディスク装置は、サーボエラー演算に対するアナログ信号処理ＬＳＩの柔軟性が乏しかった。
【０００８】
上記のような不具合に対処する一例として、特許文献１が公知となっている。特許文献１は、２種類以上のサーボエラー方式に対応できるように、サーボエラー演算回路を複数用意し、使用する光ピックアップに応じてサーボエラー演算回路を切り替えて使うマルチピックアップ用信号処理回路を開示している。
【特許文献１】特開平１１−１６２０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されたマルチピックアップ用信号処理回路は、複数の光ピックアップに対応できるものの、実際に選択したサーボエラー演算回路以外の演算回路については、使用されることなく無駄になっている。このため、消費電力の増大、ＩＣチップ面積の増大、ひいてはチップコストの増大を招いている。さらに、従来方式以外のサーボエラー演算方式を必要とするような光ピックアップを創出した場合、この光ピックアップに対応する余地は全く無いことになる。
【００１０】
また、各受光素子の各受光出力をＡ／Ｄ変換にてデジタル化し、サーボエラー演算をデジタルで実行する方法もある。しかし、この場合、Ａ／Ｄ（Analogue to Digital）変換器、およびデジタル演算が可能な計算機が必要となる。高速のＡ／Ｄ変換器は高価であり、それを避けるには低速のＡ／Ｄ変換器を複数使用することになる。デジタル計算機も、一時記憶部等の周辺回路ブロックを伴う。これらをアナログ信号処理ＬＳＩに取り込もうとすると、ＬＳＩ内部構造の複雑化、チップ面積の増大すなわちチップコストの増大、および消費電力の増大を招く。
【００１１】
それゆえに、この発明の目的は、内部構造を複雑化することなく複数のサーボ演算に柔軟に対応することが可能な光ディスク装置を提供することである。
【課題を解決するための手段】
【００１２】
この発明は、光ディスクに対して情報を記録／再生する光ディスク装置であって、光ディスクからの反射光を受光する複数の受光素子と、複数の受光素子の出力信号を演算処理する信号処理ブロックと、複数の受光素子の受光出力と信号処理ブロック内の所定の演算回路とを接続する信号接続部と、信号接続部における接続状態を制御する接続制御部とを備える。
【００１３】
好ましくは、信号処理ブロックは、入力信号の和を出力する加算器と、入力信号の差を出力する減算器と、入力信号をそのまま通過させるスルー部とを含む。
【００１４】
好ましくは、信号処理ブロックは、入力信号にゲインを付与するゲイン付与回路を有するゲイン付与部を含む。
【００１５】
好ましくは、信号接続部は、複数の受光素子の受光出力と信号処理ブロック内の所定の演算回路との接続をスイッチによって各々オンオフするスイッチングマトリクスを含む。
【００１６】
好ましくは、ゲイン付与回路は、ゲイン調整可能な非反転増幅回路により構成される。
好ましくは、接続制御部は、信号処理ブロックにおいて複数種類の演算に対応するように信号接続部の接続状態を制御する。
【００１７】
好ましくは、接続制御部は、信号処理ブロックにおいて非点収差法のフォーカス制御に対応するサーボエラー信号が生成されるように信号接続部の接続状態を制御する。
【００１８】
好ましくは、接続制御部は、信号処理ブロックにおいてプッシュプル法のトラッキング制御に対応するサーボエラー信号が生成されるように信号接続部の接続状態を制御する。
【００１９】
好ましくは、接続制御部は、信号処理ブロックにおいてナイフエッジ法のフォーカス制御に対応するサーボエラー信号が生成されるように信号接続部の接続状態を制御する。
【発明の効果】
【００２０】
この発明によれば、内部構造を複雑化することなく複数のサーボ演算に柔軟に対応することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２２】
図１は、この発明の実施の形態による光ディスク装置１０の概略的な構成を示したブロック図である。
【００２３】
図１を参照して、この発明の実施の形態による光ディスク装置１０は、ＣＰＵ（Central Processing Unit）６と、光ヘッド１２と、サーボエラー信号演算部１５と、サーボ制御部１６と、アクチュエータ１７とを備える。光ディスク装置１０は、光ディスク１１に対して情報を記録／再生する。光ディスク１１は、情報を記録した、または記録可能な媒体である。光ヘッド１２は、光ディスク１１に対して情報を記録／再生する際に光信号をやり取りする部分であって、分割受光素子１３と、対物レンズ１４とを含む。
【００２４】
光ヘッド１２が情報を記録／再生する際には、回転する光ディスク１１に対物レンズ１４を通して光ビームを照射する。このとき、ビームを正確に光ディスク１１上にフォーカスし、かつ、正確にトラッキングする必要がある。このフォーカス制御およびトラッキング制御を行なうために、光ディスク装置１０は、光ディスク１１からの反射光を分割受光素子１３で受光し、その出力をサーボエラー信号演算部１５に送出する。
【００２５】
サーボエラー信号演算部１５は、分割受光素子１３からの出力を受けてサーボエラー演算を実行し、得られたサーボエラー信号をサーボ制御部１６に出力する。サーボ制御部１６は、当該サーボエラー信号に応じて、対物レンズ１４のフォーカス制御およびトラッキングエラー制御をアクチュエータ１７によって行なう。アクチュエータ１７は、一般にはコイルと磁気回路とを含み、サーボ制御部１６の出力に基づいて光ディスク１１に対する対物レンズ１４の位置決めを行なう。ここで、分割受光素子１３からフォーカスエラー信号およびトラッキングエラー信号を得る方法を、図２〜４を用いて説明する。
【００２６】
図２は、４分割された分割受光素子１３Ａの構成および動作を示した図である。図２を参照して、分割受光素子１３Ａは、分割受光部４１〜４４を含む。以下では、分割受光部４１〜４４を分割受光部Ａ〜Ｄとも称する。
【００２７】
分割受光素子１３Ａは、フォーカス制御に非点収差法を使う光ピックアップで用いられる。図２において、（ｂ）〜（ｄ）は、フォーカス制御に非点収差法を用いる際に、光ディスク１１に対する光ビームのフォーカスが遠い（近い）場合、合焦している場合、近い（遠い）場合における、分割受光素子１３Ａの各受光状態を示す。分割受光部Ａ〜Ｄからの出力を出力電圧Ｖａ〜Ｖｄとすると、フォーカスエラー信号ＦＥＳは、たとえばＦＥＳ＝（Ｖａ＋Ｖｃ）−（Ｖｂ＋Ｖｄ）となる。フォーカスエラー信号ＦＥＳ＝０となるようにフォーカスサーボ制御することで、フォーカスが合焦する。
【００２８】
分割受光素子１３Ａは、トラッキング制御にプッシュプル法を使う光ピックアップでも用いられる。図２において、（ｅ）〜（ｇ）は、フォーカス合焦後、光ディスク１１に対する光ビームのトラッキングが右（左）にずれている場合、左右にずれていない場合、左（右）にずれている場合における、分割受光素子１３Ａの各受光状態を示す。分割受光部Ａ〜Ｄからの出力を出力電圧Ｖａ〜Ｖｄとすると、トラッキングエラー信号ＴＥＳは、たとえばＴＥＳ＝（Ｖａ＋Ｖｄ）−（Ｖｂ＋Ｖｃ）となる。トラッキングエラー信号ＴＥＳ＝０となるようにトラッキングサーボ制御することで、トラッキングが左右にずれない。
【００２９】
図３は、２分割された分割受光素子１３Ｂの構成および動作を示した図である。図３を参照して、分割受光素子１３Ｂは、分割受光部４５，４６を含む。以下では、分割受光部４５，４６を分割受光部Ｅ，Ｆとも称する。
【００３０】
分割受光素子１３Ｂは、フォーカス制御にナイフエッジ法を使う光ピックアップで用いられる。図３において、（ｂ）〜（ｄ）は、フォーカス制御にナイフエッジ法を用いる際に、光ディスク１１に対する光ビームのフォーカスが遠い（近い）場合、合焦している場合、近い（遠い）場合における、分割受光素子１３Ｂの各受光状態を示す。分割受光部Ｅ，Ｆからの出力を出力電圧Ｖａ，Ｖｂとすると、フォーカスエラー信号ＦＥＳは、たとえばＦＥＳ＝Ｖａ−Ｖｂとなる。フォーカスエラー信号ＦＥＳ＝０となるようにフォーカスサーボ制御することで、フォーカスが合焦する。
【００３１】
図４は、２分割された分割受光素子１３Ｃの構成および動作を示した図である。図４を参照して、分割受光素子１３Ｃは、分割受光部４７，４８を含む。以下では、分割受光部４７，４８を分割受光部Ｇ，Ｈとも称する。
【００３２】
分割受光素子１３Ｃは、トラッキング制御にプッシュプル法を使う光ピックアップで用いられる。図４において、（ｂ）〜（ｄ）は、フォーカス合焦後、光ディスク１１に対する光ビームのトラッキングが右（左）にずれている場合、左右にずれていない場合、左（右）にずれている場合における、分割受光素子１３Ｃの各受光状態を示す。分割受光部Ｇ，Ｈからの出力を出力電圧Ｖｃ，Ｖｄとすると、トラッキングエラー信号ＴＥＳは、たとえばＴＥＳ＝Ｖｄ−Ｖｃとなる。トラッキングエラー信号ＴＥＳ＝０となるようにトラッキングサーボ制御することで、トラッキングが左右にずれなくなる。
【００３３】
次に、本発明の主旨である光ディスク装置１０のサーボエラー信号処理について、実施の形態ごとに説明する。
【００３４】
［実施の形態１］
図５は、この発明の実施の形態１によるサーボエラー信号演算部１５Ａおよびその周辺構成を示したブロック図である。
【００３５】
図５を参照して、実施の形態１のサーボエラー信号演算部１５Ａは、接続制御部５と、信号接続部２１〜２３と、信号処理ブロック３１，３２と、出力部４とを含む。図１でも説明したように、サーボエラー信号演算部１５Ａは、ＣＰＵ６からの制御および分割受光素子１３の出力電圧Ｖａ〜Ｖｄを受けて、サーボ制御部１６へ信号を出力する。また、上記で説明したように、分割受光素子１３は、複数の分割受光部を含み、光ディスク１１からの反射光を受光する。
【００３６】
信号処理ブロック３１は、加算器７１，７２と、減算器８１，８２とを含む。信号処理ブロック３２は、加算器７３，７４と、減算器８３，８４と、スルー部９１，９２とを含む。加算器７１〜７４は、入力された信号の和を出力する。減算器８１〜８４は、入力された信号の差を出力する。スルー部９１，９２は、入力信号をそのまま通過させる。接続制御部５は、ＣＰＵ６からの指令を受けて、信号接続部２１〜２３を制御する。
【００３７】
信号接続部２１は、分割受光素子１３の各受光出力と信号処理ブロック３１内の加算器７１，７２および減算器８１，８２とを接続する部分である。信号接続部２１は、後に詳述するように、分割受光素子１３の各受光出力と信号処理ブロック３１内の加算器７１，７２および減算器８１，８２とを任意に接続することができる。これは、信号接続部２２，２３についても同様である。
【００３８】
信号接続部２２は、信号処理ブロック３１の各演算出力と信号処理ブロック３２内の加算器７３，７４、減算器８３，８４およびスルー部９１，９２とを接続する部分である。信号接続部２３は、信号処理ブロック３２の各演算出力と出力部４とを接続する部分である。出力部４は、信号接続部２３からの出力を受けて、サーボ制御部１６へ信号を出力する。
【００３９】
図６は、図５の信号接続部２１およびその周辺構成を示したブロック図である。なお、信号接続部２２，２３についても、信号接続部２１と同様の構成を有する。
【００４０】
図６を参照して、信号接続部２１は、スイッチングマトリクス２１０を含む。スイッチングマトリクス２１０は、分割受光素子１３の分割受光部Ａ〜Ｄの出力端子と加算器７１，７２および減算器８１，８２の２入力端子との交点にスイッチＳＷが各々設けられている。スイッチングマトリクス２１０は、これらのスイッチＳＷのオン／オフを切り替えることにより、分割受光素子１３の分割受光部Ａ〜Ｄと加算器７１，７２および減算器８１，８２とを任意に接続することができる。ここで、加算器７１，７２および減算器８１，８２の各１本の入力端子につき、分割受光部Ａ〜ＤのスイッチＳＷを１つしかオンしてはならないとしてもよい。
【００４１】
図５に戻って、接続制御部５は、図６で説明したスイッチングマトリクス２１０におけるスイッチＳＷのオンオフを制御することにより、信号接続部２１〜２３での信号の接続を制御する。ＣＰＵ６は、光ディスク装置１０の全体を制御する制御ブロックであって、サーボエラー演算の内容に応じて接続制御部５を制御する。以下では、サーボエラー信号演算部１５Ａのさらに具体的な構成例について説明する。
【００４２】
図７は、非点収差法のフォーカス制御に対応するサーボエラー信号演算部１５Ａ１およびその周辺構成を示したブロック図である。
【００４３】
図７を参照して、サーボエラー信号演算部１５Ａ１は、信号接続部２１〜２３を制御する接続制御部５が接続制御部５ａに置き換えられている点において、図５のサーボエラー信号演算部１５Ａと異なる。したがって、図５のサーボエラー信号演算部１５Ａと重複する部分の説明は、ここでは繰り返さない。
【００４４】
信号処理ブロック３１は、加算器７１，７２を含む。信号処理ブロック３２は、減算器８３を含む。接続制御部５ａは、分割受光部Ａ，Ｃの出力端子が加算器７１の２入力端子に接続され、分割受光部Ｂ，Ｄの出力端子が加算器７２の２入力端子に接続されるように、信号接続部２１を制御する。また、接続制御部５ａは、加算器７１，７２の出力端子が減算器８３の２入力端子に接続されるように、信号接続部２２を制御する。さらに、接続制御部５ａは、減算器８３の出力端子が出力部４に接続されるように、信号接続部２３を制御する。
【００４５】
加算器７１は、分割受光部Ａ，Ｃの出力電圧Ｖａ，Ｖｃを信号接続部２１を介して加算し、加算電圧Ｖａ＋Ｖｃを減算器８３に出力する。加算器７２は、分割受光部Ｂ，Ｄの出力電圧Ｖｂ，Ｖｄを信号接続部２１を介して加算し、加算電圧Ｖｂ＋Ｖｄを減算器８３に出力する。減算器８３は、加算器７１，７２の出力電圧を信号接続部２２を介して減算し、差動電圧（Ｖａ＋Ｖｃ）−（Ｖｂ＋Ｖｄ）を信号接続部２３および出力部４を経由してサーボ制御部１６に出力する。
【００４６】
上記のように、サーボエラー信号演算部１５Ａ１は、接続制御部５ａを介して信号接続部２１〜２３の接続状態を制御することにより、分割受光素子１３の分割受光部Ａ〜Ｄの出力に対して、差動電圧（Ｖａ＋Ｖｃ）−（Ｖｂ＋Ｖｄ）という非点収差法のフォーカス制御に対応したサーボエラー信号を得られる。
【００４７】
図８は、プッシュプル法のトラッキング制御に対応するサーボエラー信号演算部１５Ａ２およびその周辺構成を示したブロック図である。
【００４８】
図８を参照して、サーボエラー信号演算部１５Ａ２は、信号接続部２１〜２３を制御する接続制御部５が接続制御部５ｂに置き換えられている点において、図５のサーボエラー信号演算部１５Ａと異なる。したがって、図５のサーボエラー信号演算部１５Ａと重複する部分の説明は、ここでは繰り返さない。
【００４９】
信号処理ブロック３１は、加算器７３，７４を含む。信号処理ブロック３２は、減算器８４を含む。接続制御部５ｂは、分割受光部Ａ，Ｄの出力端子が加算器７３の２入力端子に接続され、分割受光部Ｂ，Ｃの出力端子が加算器７４の２入力端子に接続されるように、信号接続部２１を制御する。また、接続制御部５ｂは、加算器７３，７４の出力端子が減算器８４の２入力端子に接続されるように、信号接続部２２を制御する。さらに、接続制御部５ｂは、減算器８４の出力端子が出力部４に接続されるように、信号接続部２３を制御する。
【００５０】
加算器７３は、分割受光部Ａ，Ｄの出力電圧Ｖａ，Ｖｄを信号接続部２１を介して加算し、加算電圧Ｖａ＋Ｖｄを減算器８４に出力する。加算器７４は、分割受光部Ｂ，Ｃの出力電圧Ｖｂ，Ｖｃを信号接続部２１を介して加算し、加算電圧Ｖｂ＋Ｖｃを減算器８４に出力する。減算器８４は、加算器７３，７４の出力電圧を信号接続部２２を介して減算し、差動電圧（Ｖａ＋Ｖｄ）−（Ｖｂ＋Ｖｃ）を信号接続部２３および出力部４を経由してサーボ制御部１６に出力する。
【００５１】
上記のように、サーボエラー信号演算部１５Ａ２は、接続制御部５ｂを介して信号接続部２１〜２３の接続状態を制御することにより、分割受光素子１３の分割受光部Ａ〜Ｄの出力に対して、差動電圧（Ｖａ＋Ｖｄ）−（Ｖｂ＋Ｖｃ）というプッシュプル法のトラッキング制御に対応したサーボエラー信号を得られる。
【００５２】
ここで、注目したいのは、１つのサーボエラー信号演算部１５Ａにおいて、フォーカス制御およびトラッキング制御の２種類の演算が実現できていることである。なお、図７のサーボエラー信号演算部１５Ａ１と図８のサーボエラー信号演算部１５Ａ２とは、１つのサーボエラー信号演算部に統合することが可能である。このように、この発明の実施の形態による光ディスク装置１０は、１つのサーボエラー信号演算部１５Ａで複数の演算結果を得ることができる。
【００５３】
図９は、ナイフエッジ法のフォーカス制御およびプッシュプル法のトラッキング制御の両方に対応するサーボエラー信号演算部１５Ａ３およびその周辺構成を示したブロック図である。
【００５４】
図９を参照して、サーボエラー信号演算部１５Ａ３は、信号接続部２１〜２３を制御する接続制御部５が接続制御部５ｃに置き換えられている点において、図５のサーボエラー信号演算部１５Ａと異なる。したがって、図５のサーボエラー信号演算部１５Ａと重複する部分の説明は、ここでは繰り返さない。
【００５５】
信号処理ブロック３１は、減算器８１，８２を含む。信号処理ブロック３２は、スルー部９１，９２を含む。接続制御部５ｃは、分割受光部Ａ，Ｂの出力端子が減算器８１の２入力端子に接続され、分割受光部Ｃ，Ｄの出力端子が減算器８２の２入力端子に接続されるように、信号接続部２１を制御する。また、接続制御部５ｃは、減算器８１，８２の出力端子がスルー部９１，９２の入力端子にそれぞれ接続されるように、信号接続部２２を制御する。さらに、接続制御部５ｃは、スルー部９１，９２の出力端子が出力部４に接続されるように、信号接続部２３を制御する。
【００５６】
減算器８１は、分割受光部Ａ，Ｂの出力電圧Ｖａ，Ｖｂを信号接続部２１を介して減算し、差動電圧Ｖａ−Ｖｂをスルー部９１に出力する。スルー部９１は、減算器８１の差動電圧Ｖａ−Ｖｂをそのまま通過させ、それを信号接続部２３および出力部４を経由してサーボ制御部１６に出力する。
【００５７】
上記のように、サーボエラー信号演算部１５Ａ３は、接続制御部５ｃを介して信号接続部２１〜２３の接続状態を制御することにより、分割受光素子１３の分割受光部Ａ〜Ｄの出力に対して、差動電圧Ｖａ−Ｖｂというナイフエッジ法のフォーカス制御に対応したサーボエラー信号を得られる。
【００５８】
減算器８２は、分割受光部Ｃ，Ｄの出力電圧Ｖｃ，Ｖｄを信号接続部２１を介して減算し、差動電圧Ｖｃ−Ｖｄをスルー部９２に出力する。スルー部９２は、減算器８２の差動電圧Ｖｃ−Ｖｄをそのまま通過させ、それを信号接続部２３および出力部４を経由してサーボ制御部１６に出力する。
【００５９】
上記のように、サーボエラー信号演算部１５Ａ３は、接続制御部５ｃを介して信号接続部２１〜２３の接続状態を制御することにより、分割受光素子１３の分割受光部Ａ〜Ｄの出力に対して、差動電圧Ｖｃ−Ｖｄというプッシュプル法のトラッキング制御に対応したサーボエラー信号を得られる。
【００６０】
ここで、注目したいのは、１つのサーボエラー信号演算部１５Ａ３において、フォーカス制御およびトラッキング制御の２種類の演算が実現できていることである。このように、この発明の実施の形態による光ディスク装置１０は、１つのサーボエラー信号演算部１５Ａで複数の演算結果を得ることができる。
【００６１】
以上のように、実施の形態１によれば、信号接続部を用いて信号処理ブロック内の加算器等の接続状態を任意に制御することにより、１つのサーボエラー信号演算部にて複数のサーボエラー信号を得ることができる。これにより、サーボエラー演算に関して柔軟に対応することができるのに加え、従来方式以外のサーボエラー演算も可能となり、光ピックアップの選択の自由度を大きく高めることができる。
【００６２】
［実施の形態２］
図１０は、この発明の実施の形態２によるサーボエラー信号演算部１５Ｂおよびその周辺構成を示したブロック図である。
【００６３】
図１０を参照して、実施の形態２のサーボエラー信号演算部１５Ｂは、信号接続部６０、ゲイン付与部６１およびゲイン制御部１８が付加された点において、実施の形態１のサーボエラー信号演算部１５Ａと異なる。したがって、実施の形態１と重複する部分の説明は、ここでは繰り返さない。
【００６４】
信号接続部６０は、信号処理ブロック３１の各演算出力とゲイン付与部６１のゲイン付与回路６６とを接続する部分である。信号接続部２２は、ゲイン付与部６１の演算出力と信号処理ブロック３２内の加算器７３，７４、減算器８３，８４およびスルー部９１，９２とを接続する部分である。接続制御部５は、ＣＰＵ６からの指令を受けて、信号接続部２１〜２３および６０を制御する。
【００６５】
ゲイン付与部６１は、信号処理ブロックの一態様であって、ゲイン付与回路６６を含む。ゲイン付与回路６６は、後に説明するように、入力信号を所定倍する回路である。ゲイン制御部１８は、接続制御部の一態様であって、ＣＰＵ６からの指令を受けてゲイン付与部６１を制御する。
【００６６】
図１１は、図１０のゲイン制御部１８およびゲイン付与回路６６の構成を示した回路図である。
【００６７】
図１１を参照して、ゲイン付与回路６６は、ゲイン調整可能な非反転増幅回路を構成しており、抵抗Ｒ２，Ｒ１１〜Ｒ１４と、オペアンプ５１と、ゲイン切換部５２とを含む。抵抗Ｒ２は、オペアンプ５１の−入力端子と接地ノードとの間に接続されている。ゲイン切換部５２は、アナログスイッチで構成されたスイッチＳ１〜Ｓ４を含む。なお、抵抗Ｒ２，Ｒ１１〜Ｒ１４は、その抵抗値をも表わす。
【００６８】
抵抗Ｒ１１〜Ｒ１４は、オペアンプ５１の−入力端子とゲイン切換部５２との間に接続されている。ゲイン切換部５２のスイッチＳ１〜Ｓ４は、抵抗Ｒ１１〜Ｒ１４とオペアンプ５１の出力端子との間にそれぞれ接続されている。ゲイン切換部５２は、オンされたスイッチＳ１〜Ｓ４に対応する抵抗Ｒ１１〜Ｒ１４の抵抗値によりゲインｋを決定する。オペアンプ５１は、＋入力端子に入力電圧Ｖｉｎを受け、出力電圧Ｖｏｕｔ＝ｋ・Ｖｉｎの信号を出力する。
【００６９】
図１１の場合、ゲイン切換部５２のスイッチＳ１〜Ｓ４のうちスイッチＳ４のみがオンしているので、出力電圧Ｖｏｕｔ＝（１＋Ｒ１４／Ｒ２）Ｖｉｎとなる。すなわち、ゲイン付与回路６６は、入力を（１＋Ｒ１４／Ｒ２）倍した値の信号を出力する。
【００７０】
上記のゲインｋを切換えるには、スイッチＳ１〜Ｓ４を切換えればよく、また、スイッチＳ１〜Ｓ４を複数オンしてもよい。ゲイン切換部５２は、スイッチＳ１〜Ｓ４および抵抗Ｒ１１〜Ｒ１４の数を増やすことで、より細かくゲインｋを設定できる。ゲイン制御部１８は、ゲイン切換部５２のどのスイッチをオンするかを制御する。以下では、サーボエラー信号演算部１５Ｂのさらに具体的な構成例について説明する。
【００７１】
図１２は、図１１のサーボエラー信号演算部１５Ｂの具体例であるサーボエラー信号演算部１５Ｂ１およびその周辺構成を示したブロック図である。
【００７２】
図１２を参照して、サーボエラー信号演算部１５Ｂ１は、信号接続部２１〜２３および６０を制御する接続制御部５が接続制御部５ｄに置き換えられ、ゲイン付与部６１を制御するゲイン制御部１８がゲイン制御部１８ｄに置き換えられている点において、図１１のサーボエラー信号演算部１５Ｂと異なる。したがって、図１１のサーボエラー信号演算部１５Ｂと重複する部分の説明は、ここでは繰り返さない。
【００７３】
信号処理ブロック３１は、加算器７１，７２を含む。ゲイン付与部６１は、ゲイン付与回路６６，６７を含む。信号処理ブロック３２は、減算器８３を含む。接続制御部５ｄは、分割受光部Ａ，Ｄの出力端子が加算器７１の２入力端子に接続され、分割受光部Ｂ，Ｃの出力端子が加算器７２の２入力端子に接続されるように、信号接続部２１を制御する。また、接続制御部５ｄは、加算器７１，７２の出力端子がゲイン付与回路６６，６７の入力端子にそれぞれ接続されるように、信号接続部６０を制御する。また、接続制御部５ｄは、ゲイン付与回路６６，６７の出力端子が減算器８３の２入力端子に接続されるように、信号接続部２２を制御する。さらに、接続制御部５ｄは、減算器８３の出力端子が出力部４に接続されるように、信号接続部２３を制御する。
【００７４】
加算器７１は、分割受光部Ａ，Ｄの出力電圧Ｖａ，Ｖｄを信号接続部２１を介して加算し、加算電圧Ｖａ＋Ｖｄをゲイン付与回路６６に出力する。加算器７２は、分割受光部Ｂ，Ｃの出力電圧Ｖｂ，Ｖｃを信号接続部２１を介して加算し、加算電圧Ｖｂ＋Ｖｃをゲイン付与回路６７に出力する。
【００７５】
ゲイン付与回路６６は、加算器７１の出力にゲインを与える必要がないことから、加算器７１の出力電圧に信号接続部６０を介してゲイン１を付与する。ゲイン１を付与するには、たとえば図８において抵抗Ｒ１１の抵抗値を０に設定しておいて、スイッチＳ１のみをオンにすればよい。ゲイン１を付与する別の方法として、図９のサーボエラー信号演算部１５Ａ３で用いたスルー部９１をゲイン付与部６１に適用してもよい。
【００７６】
ゲイン付与回路６７は、加算器７２の出力電圧に信号接続部６０を介してゲインｋを付与する。減算器８３は、ゲイン付与回路６６，６７の出力電圧を信号接続部２２を介して減算し、差動電圧（Ｖａ＋Ｖｄ）−ｋ（Ｖｂ＋Ｖｃ）を信号接続部２３および出力部４を経由してサーボ制御部１６に出力する。
【００７７】
上記のように、サーボエラー信号演算部１５Ｂ１は、接続制御部５ｄを介して信号接続部２１〜２３および６０の接続状態を制御することにより、分割受光素子１３の分割受光部Ａ〜Ｄの出力に対して、差動電圧（Ｖａ＋Ｖｄ）−ｋ（Ｖｂ＋Ｖｃ）というプッシュプル法のトラッキング制御に対応したサーボエラー信号を得られる。
【００７８】
以上のように、実施の形態２によれば、信号処理ブロックの他にゲイン付与部を設けることにより、１つのサーボエラー信号演算部にて複数のサーボエラー信号をより広範囲に得ることができる。これにより、サーボエラー演算に関してより柔軟に対応することができるのに加え、従来方式以外のサーボエラー演算も可能となり、光ピックアップの選択の自由度をさらに大きく高めることができる。
【００７９】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８０】
【図１】この発明の実施の形態による光ディスク装置１０の概略的な構成を示したブロック図である。
【図２】４分割された分割受光素子１３Ａの構成および動作を示した図である。
【図３】２分割された分割受光素子１３Ｂの構成および動作を示した図である。
【図４】２分割された分割受光素子１３Ｃの構成および動作を示した図である。
【図５】この発明の実施の形態１によるサーボエラー信号演算部１５Ａおよびその周辺構成を示したブロック図である。
【図６】図５の信号接続部２１およびその周辺構成を示したブロック図である。
【図７】非点収差法のフォーカス制御に対応するサーボエラー信号演算部１５Ａ１およびその周辺構成を示したブロック図である。
【図８】プッシュプル法のトラッキング制御に対応するサーボエラー信号演算部１５Ａ２およびその周辺構成を示したブロック図である。
【図９】ナイフエッジ法のフォーカス制御およびプッシュプル法のトラッキング制御の両方に対応するサーボエラー信号演算部１５Ａ３およびその周辺構成を示したブロック図である。
【図１０】この発明の実施の形態２によるサーボエラー信号演算部１５Ｂおよびその周辺構成を示したブロック図である。
【図１１】図１０のゲイン制御部１８およびゲイン付与回路６６の構成を示した回路図である。
【図１２】図１１のサーボエラー信号演算部１５Ｂの具体例であるサーボエラー信号演算部１５Ｂ１およびその周辺構成を示したブロック図である。
【符号の説明】
【００８１】
４  出力部、５，５ａ〜５ｄ  接続制御部、６  ＣＰＵ、１０  光ディスク装置、１１  光ディスク、１２  光ヘッド、１３，１３Ａ〜１３Ｃ  分割受光素子、１４  対物レンズ、１５，１５Ａ，１５Ｂ  サーボエラー信号演算部、１６  サーボ制御部、１７  アクチュエータ、１８，１８ｄ  ゲイン制御部、２１〜２３，６０  信号接続部、３１，３２  信号処理ブロック、５１  オペアンプ、５２  ゲイン切換部、６１  ゲイン付与部、６６，６７  ゲイン付与回路、７１〜７４  加算器、８１〜８４  減算器、９１，９２  スルー部、２１０  スイッチングマトリクス。
【図１】
2007102971.tif 000003
【図２】
2007102971.tif 000004
【図３】
2007102971.tif 000005
【図４】
2007102971.tif 000006
【図５】
2007102971.tif 000007
【図６】
2007102971.tif 000008
【図７】
2007102971.tif 000009
【図８】
2007102971.tif 000010
【図９】
2007102971.tif 000011
【図１０】
2007102971.tif 000012
【図１１】
2007102971.tif 000013
【図１２】
2007102971.tif 000014