(57)【要約】【課題】  微細な絶縁分離部を制御性良く形成することのできる半導体装置の製造方法を提供する。【解決手段】  半導体基板１０の主面にトレンチ１５を形成するとともに、少なくともトレンチ１５外における半導体基板１０の主面上にシリコン粒１３を含有する第１シリコン酸化膜１４を形成する工程と、シリコン基板１０上にトレンチ１５を埋め込むようにシリコン粒１３を含有しない第２シリコン酸化膜１６を形成する工程と、ＣＭＰ法により、第１シリコン酸化膜１４をストッパーとして第２シリコン酸化膜１６を研磨し、トレンチ１５内に選択的に第２シリコン酸化膜１６を残置させる工程と、を具備する。第１シリコン酸化膜１４は水素雰囲気中で水素化シリコンガスと酸素ガスを原料としたＣＶＤ法により形成され、高い耐研磨性を有する。【選択図】  図４
2007115766.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面に凹部を形成するとともに、少なくとも前記凹部外における前記半導体基板の主面上にシリコン粒を含有する第１シリコン酸化膜を形成する工程と、
前記第１シリコン酸化膜上に前記凹部を埋め込むようにシリコン粒を含有しない第２シリコン酸化膜を形成する工程と、
化学的機械的研磨法により、前記第１シリコン酸化膜をストッパーとして前記第２シリコン酸化膜を除去し、前記凹部内に選択的に前記第２シリコン酸化膜を残置させる工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１シリコン酸化膜を形成する工程は、少なくとも水素ガス供給雰囲気中で水素化シリコンガスと酸素ガスを原料とした化学気相成長法により行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２シリコン酸化膜を除去した後に、露出した前記第１シリコン酸化膜を酸化素雰囲気中で熱処理し、シリコン粒を含有しない第３シリコン酸化膜に変成する工程を具備することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１シリコン酸化膜が、前記シリコン粒を１乃至３０重量パーセント含有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記水素化シリコンガスはシランガスであり、前記シランガスの流量をＱ１、前記酸素ガスの流量をＱ２、前記水素ガスの流量をＱ３、Ｙ＝Ｑ３／（Ｑ１＋Ｑ２）、Ｘ＝Ｑ２／Ｑ１としたとき、
Ｙ≧１５．５Ｘ−１７．５を満足することを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に絶縁分離部を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板に形成された個々の半導体素子を電気的に分離する絶縁分離部として、溝分離法が採用されている。  
この方法はフォトリソグラフィー法及びドライエッチング法により直接シリコン基板に溝を掘り、この溝の内部にシリコン酸化膜を埋め込み、続いて不要なシリコン酸化膜を除去する工程からなっている。
【０００３】
即ち、シリコン基板の表面にシリコン酸化膜およびシリコン窒化膜を形成した後、フォトリソグラフィー法によって所望の領域をマスクし、ドライエッチング法によりシリコン窒化膜、シリコン酸化膜、続いてシリコン基板の一部をエッチング除去して溝を形成する。
【０００４】
次に、シリコン基板を酸化して、溝の内壁に薄いシリコン酸化膜を形成した後、厚いシリコン酸化膜を形成して溝の内部を埋め込む。
【０００５】
次に、化学的機械的研磨（ＣＭＰ：Chemical Mechanical Polishing）法を用いて、シリコン窒化膜上に形成されたシリコン酸化膜を選択的に研磨する。
【０００６】
シリコン窒化膜の研磨速度はシリコン酸化膜の研磨速度より低いため、シリコン窒化膜が露出すると、その部分での研磨速度が低下する。即ち、シリコン窒化膜はストッパーとして機能している。
【０００７】
然しながら、半導体素子の微細化に伴い分離溝の幅が狭くなるにつれて、シリコン窒化膜も研磨されやすくなり、ストッパーとしての機能が低下して、加工・平坦化の制御性や均一性が悪くなるという問題がある。
【０００８】
即ち、ＣＭＰ法では凸部の面積の大小により研磨速度が異なり、面積が大きい凸部ほど研磨速度が遅くなる性質がある。  
そのため、分離溝の密集度によっては表面に凹凸が残ることがあり、表面に配線等を形成する際にきれいにパタ−ニングすることができず、配線のオ−プン不良が発生する等の問題がある。
【０００９】
従来、ＣＭＰ法により分離溝に埋込まれたシリコン酸化膜を平坦化するに際し、複数の異なるストッパーと研磨剤を組み合わせて研磨する方法が知られている（例えば、特許文献１参照）。
【００１０】
特許文献１に開示された半導体装置の製造方法は、ポリシリコン膜からなるストッパー上層膜とシリコン窒化膜からなるストッパー下層膜とを有している。
【００１１】
始めに、二酸化セリウム（ＣｅＯ２）を主体にする研磨剤でシリコン酸化膜を研磨し、ポリシリコン膜からなる研磨ストッパー上層膜を露出させ、次に、シリカ主体のアルカリ性研磨剤を用いて、ポリシリコン膜及びシリコン酸化膜を研磨し、シリコン窒化膜からなるストッパー下層膜を露出させている。
【００１２】
然しながら、特許文献１に開示された半導体装置の製造方法は、シリカ主体のアルカリ性研磨剤はポリシリコン膜とシリコン酸化膜に対する研磨速度が異なること、またシリコン酸化膜とシリコン窒化膜との選択比が小さいため、十分な平坦性が得られないという問題がある。
【００１３】
また、フッ素を含有するシリコン酸化膜をストッパーとして、半導体基板表面の凹凸を平坦化する技術が知られている（例えば、特許文献２参照）。
【００１４】
特許文献２に開示された半導体装置の製造方法は、半導体基板上にフッ素を含有するシリコン酸化膜を堆積する工程と、フッ素を含有するシリコン酸化膜の上にフッ素を含有しないシリコン酸化膜を堆積する工程と、フッ素を含有するシリコン酸化膜をストッパーとして、フッ素を含有しないシリコン酸化膜を研磨することにより、フッ素を含有しないシリコン酸化膜を平坦化する工程とを具備している。
【００１５】
フッ素を含有するシリコン酸化膜は、フッ素を含有しないシリコン酸化膜より研磨速度が低いので、ストッパーとして機能している。
【００１６】
然しながら、特許文献２に開示された半導体装置の製造方法は、フッ素を含有するシリコン酸化膜の研磨速度はフッ素を含有しないシリコン酸化膜の１／２程度であり、シリコン窒化膜より高い選択比が得られていないという問題がある。
【特許文献１】特開平１１−１４５０９０号公報（４頁、図１）
【特許文献２】特開平６−２８３４８５号公報（３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、微細な絶縁分離部を制御性よく形成することのできる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の一態様の半導体装置の製造方法では、半導体基板の主面に凹部を形成するとともに、少なくとも前記凹部外における前記半導体基板の主面上にシリコン粒を含有する第１シリコン酸化膜を形成する工程と、前記第１シリコン酸化膜上に前記凹部を埋め込むようにシリコン粒を含有しない第２シリコン酸化膜を形成する工程と、化学的機械的研磨法により、前記第１シリコン酸化膜をストッパーとして前記第２シリコン酸化膜を除去し、前記凹部内に選択的に前記第２シリコン酸化膜を残置させる工程と、を具備することを特徴としている。
【発明の効果】
【００１９】
本発明によれば、微細な絶縁分離部を制御性よく形成することのできる半導体装置の製造方法が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００２１】
図１乃至図６は、本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図である。
【００２２】
図１に示すように、始めに、シリコン基板１０上にシリコン酸化膜１１を、例えば熱酸化法により厚さ８ｎｍ程度形成する。  
そして、シリコン酸化膜１１上にシリコン窒化膜１２を、例えばＣＶＤ（Chemical Vapor Deposition）法により厚さ２２０ｎｍ程度形成する。  
さらに、シリコン窒化膜１２上にシリコン粒１３を含有する第１シリコン酸化膜１４を、例えばＨＤＰ（High Density Plasma）−ＣＶＤ法により厚さ１００ｎｍ程度形成する。
【００２３】
次に、図２に示すように、フォトリソグラフィー法によりトレンチ開口のパターニングを行い、異方性エッチング、例えばＲＩＥ（Reactive Ion Etching）法により第１シリコン酸化膜１４、シリコン窒化膜１２、シリコン酸化膜１１を所定の形状にエッチングして、シリコン基板１０の上面の一部を露出させる。
【００２４】
そして、第１シリコン酸化膜１４をマスクとして異方性エッチング、例えばＲＩＥ法によりシリコン基板１０をエッチングする。これにより、例えば開口幅６０ｎｍ、深さ３００ｎｍ程度のトレンチ（凹部）１５を形成する。
【００２５】
次に、図３に示すように、シリコン粒１３を含有する第１シリコン酸化膜１４上にシリコン粒１３を含有しない第２シリコン酸化膜１６を、例えばＣＶＤ法により厚さ６００ｎｍ程度形成し、トレンチ１５の内部を第２シリコン酸化膜１６で埋め込む。
【００２６】
ここで、トレンチ１５に埋め込まれた第２シリコン酸化膜１６の成長速度はシリコン基板１０上よりも小さいので、シリコン基板１０の表面に凹凸が生じる。
【００２７】
次に、図４に示すように、二酸化セリウム（ＣｅＯ２）を含むスラリーを用いたＣＭＰ法により、シリコン粒１３を含有しない第２シリコン酸化膜１６を研磨し、トレンチ１５内に選択的にシリコン粒１３を含有しない第２シリコン酸化膜１６を残置させる。
【００２８】
ここで、シリコン粒１３を含有する第１シリコン酸化膜１４は、研磨速度がシリコン粒１３を含有しない第２シリコン酸化膜１６の１／１００以下と非常に小さいので、ストッパーとして機能する。
【００２９】
次に、図５に示すように、酸素を含む酸化雰囲気中で、シリコン粒１３を含有する第１シリコン酸化膜１４を、例えば温度８５０℃で熱処理して、シリコン粒１３を含有する第１シリコン酸化膜１４中に酸素を拡散させる。
【００３０】
第１シリコン酸化膜１４中に拡散した酸素はシリコン粒１３と結合し、シリコン粒１３を含有する第１シリコン酸化膜１４がシリコン粒１３を含有しない第３シリコン酸化膜１７に変成する。第３シリコン酸化膜１７は第２シリコン酸化膜１６と同等になる。
【００３１】
次に、図６に示すように、第２シリコン酸化膜１６の上部と第３シリコン酸化膜１７を、例えばフッ酸（ＨＦ）を用いたウエットエッチングにより除去する。
【００３２】
次に、シリコン窒化膜１２を、例えば熱リン酸（ＨＰＯ３）を用いたウエットエッチングにより除去した後、シリコン酸化膜１１より上方に突出した第２シリコン酸化膜１６の高さを調整して、ＳＴＩ（Shallow Trench Isolation）が形成される。
【００３３】
次に、ＳＴＩで絶縁分離された領域内に、ゲート絶縁膜を介してゲート電極を設け、ゲート電極の両側にイオン注入法によりドレインおよびソース領域を形成してＭＯＳトランジスタ（図示せず）を形成する。これにより、微細な絶縁分離部を有する半導体装置が製造される。
【００３４】
図７はシリコン粒１３を含有する第１シリコン酸化膜１４を形成するためのＨＤＰ−ＣＶＤ装置を示す図である。  
図７に示すように、ＨＤＰ−ＣＶＤ装置３０は、内部を減圧可能に構成されたドーム状の容器３１と、容器３１の内部を減圧にするための排気部３２と、ガス供給部３３から減圧された容器３１内に供給される原料ガスの流量を制御するガス制御部３４と、原料ガスを分解するためのプラズマを発生させるための高周波電源３５とを具備している。
【００３５】
容器３１の内部には原料ガスを導入するためのノズル３６と、シリコン基板１０を支持する下部電極３７が設けられ、容器３１の上部外壁には下部電極３７と誘導結合によりプラズマを励起するためのコイル３８が設けられている。
【００３６】
容器３１は、シリコン基板１０に膜を形成するための処理室であり、下部電極３７は容器３１内に設けられたカソード電極であり、コイル３８は容器３１外に設けられたアノード電極である。
【００３７】
ここでは原料ガスとしてシランガスおよび酸素ガス、還元性ガスとして水素ガスを用いている。
【００３８】
ガス制御部３４によりガス流量を制御して原料ガスを容器３１内に導入し、排気部３２により減圧状態を保持して、高周波電源３５により高周波電力を供給すると、容器３１内にプラズマが発生し、シランおよび酸素が分解されて反応しシリコン酸化膜が形成される。
【００３９】
例えば容器３１内の圧力を８ｍＴｏｒｒ、原料ガスとしてシランガスを１３ｓｃｃｍ、酸素ガスを２０ｓｃｃｍ、還元性ガスとして水素ガスを１０００ｓｃｃｍの条件において、シリコン粒１３を含有する第１シリコン酸化膜１４が得られた。
【００４０】
図８はＨＤＰ−ＣＶＤ装置３０に供給するガスの流量と得られるシリコン酸化膜との関係を示す図で、×印がシリコン粒１３を含有する第１シリコン酸化膜１４が得られる範囲を示している。
【００４１】
図８に示すように、実験によればシランガスの流量をＱ１、酸素ガスの流量をＱ２、水素ガスの流量をＱ３、Ｙ＝Ｑ３／（Ｑ１＋Ｑ２）、Ｘ＝Ｑ２／Ｑ１としたとき、実験式としてＹ≧１５．５Ｘ−１７．５の関係を満たす広い範囲にわたって、シリコン粒１３を含有する第１シリコン酸化膜１４が得られた。
【００４２】
これから、シリコン粒１３は水素の還元作用によりシリコンと結合した酸素が離脱して、シリコンがシリコン酸化膜中に残留したものと考えている。
【００４３】
図９は得られたシリコン粒１３を含有する第１シリコン酸化膜１４をＸＰＳ（X-ray Photo Spectroscopy）で分析した結果を、シリコン粒１３を含有しない従来のシリコン酸化膜と比較して示したもので、実線ａが本実施例のシリコン粒１３を含有する第１シリコン酸化膜１４、破線ｂがシリコン粒１３を含有しない従来のシリコン酸化膜である。
【００４４】
図８に示すように、ＸＰＳ分析によれば、シリコン粒１３を含有する第１シリコン酸化膜１４では１０４ｅＶ近辺のメインピークＰ１の他に９９．５ｅＶ近辺にＳｉ―Ｓｉ結合の存在を示すサブピークＰ２が明瞭に見られた。
【００４５】
一方、シリコン粒１３を含有しない従来のシリコン酸化膜では、メインピークＰ３以外は見られず、Ｓｉ―Ｓｉ結合の存在は確認されない。
【００４６】
また、図示しない電子線回折パターンの観察によれば、第１シリコン酸化膜１４では非晶質を示すリング状パターンと結晶質を示すスポット状パターンが同時に得られたのに対し、従来のシリコン酸化膜では非晶質を示すリング状パターンのみが得られた。
【００４７】
更に、図示しない電子顕微鏡観察によれば、第１シリコン酸化膜１４には結晶質と非晶質の境界を示す縦長で筋状に配列したコントラストが見られた。
【００４８】
これから、シリコン粒１３はクラスタ状のシリコン微結晶粒で、その大きさは数ｎｍ程度と推定している。
【００４９】
図１０は得られたシリコン粒１３を含有する第１シリコン酸化膜１４中のシリコン粒１３の含有量と研磨速度の関係を示す図である。シリコン粒１３の含有量は、例えばＸＰＳ分析結果から算出することができる。
【００５０】
図１０に示すように、第１シリコン酸化膜１４の研磨速度はシリコン粒１３の含有量に対して急激に低下する。例えば、シリコン粒１３の含有量が１ｗｔ％を超えると研磨速度として５０ｎｍ／ｍｉｎ以下となり、シリコン粒１３の含有量が２ｗｔ％を超えると研磨速度として１０ｎｍ／ｍｉｎ以下、５ｎｍ／ｍｉｎ程度が得られた。
【００５１】
これから、第１シリコン酸化膜１４のシリコン粒１３の含有量は１ｗｔ％以上あれば研磨のストッパーとして十分な機能が得られる。但し、多すぎると第１シリコン膜１４を酸化雰囲気中で熱処理する工程の所要時間が長くなるので、多くても３０ｗｔ％以下が好ましい。望ましくは、シリコン粒１３の含有量は２乃至１０ｗｔ％程度がより好ましい。
【００５２】
図１１はシリコン粒１３を含有する第１シリコン酸化膜１４の研磨速度を、従来ストッパーとして用いられているシリコン窒化膜と比較して示したもので、棒グラフｃが本実施例のシリコン粒１３を含有する第１シリコン酸化膜１４、棒グラフｄがシリコン窒化膜の場合である。
【００５３】
図１１に示すように、実験によればシリコン粒１３を含有する第１シリコン酸化膜１４の研磨速度は５ｎｍ／ｍｉｎ以下であり、従来ストッパーとして用いられているシリコン窒化膜の研磨速度の１３ｎｍ／ｍｉｎに対して、１／２．５以下と大幅に低下していることが確認された。
【００５４】
図１２は得られたシリコン粒１３を含有する第１シリコン酸化膜１４の研磨選択比を、従来のストッパーとして用いられているシリコン窒化膜と比較して示したもので、グラフｅが本実施例のシリコン粒１３を含有する第１シリコン酸化膜１４、グラフｆがシリコン窒化膜である。
【００５５】
図１２に示すように、実験によればシリコン粒１３を含有しない第２シリコン酸化膜１６の研磨速度は６５０ｎｍ／ｍｉｎであることから、シリコン粒１３を含有する第１シリコン酸化膜１４の選択比は１４０程度であるのに対して、シリコン窒化膜の選択比は５０程度であった。
【００５６】
これから、ＣＭＰ工程においてシリコン粒１３を含有する第１シリコン酸化膜１４をストッパーとすることにより、制御性・平坦性が向上し、微細な絶縁分離部を形成することが可能である。
【００５７】
以上説明したように、本実施例によれば、ＣＭＰ工程においてシリコン粒１３を含有する第１シリコン酸化膜１４をストッパーとしたので、制御性・平坦性が向上し、微細な絶縁分離部を有する半導体装置を製造することができる。
【００５８】
ここでは、水素化シリコンガスとしてシランガスを用いた場合について説明したが、他の水素化シリコンガス、例えばジシランガスを用いることもできる。
【００５９】
また、第１シリコン酸化膜１４をＨＤＰ−ＣＶＤ法により形成した場合について説明したが、プラズマＣＶＤ（Ｐ−ＣＶＤ）法で形成しても構わない。
【００６０】
更に、ＣＭＰ工程において、セリア系のスラリーを用いた場合について説明したが、目的の研磨速度が得られる範囲であれば他のスラリーを用いても構わない。  
実験によれば、シリカ系スラリーではセリア系スラリーよりも選択比が小さくなる傾向が見られるので、セリア系スラリーが適当でありより好ましい。
【実施例２】
【００６１】
図１３乃至図１８は実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００６２】
本実施例が実施例１と異なる点は、ＨＤＰ−ＣＶＤ法によりトレンチの内部にシリコン粒を含有するシリコン酸化膜とシリコン粒を含有しないシリコン酸化膜を連続して形成したことにある。
【００６３】
即ち、図１３に示すように、始めに、シリコン基板５０上にシリコン酸化膜５１とシリコン窒化膜５２を順に形成する。  
そして、フォトリソグラフィー法によりトレンチ開口のパターニングを行い、異方性エッチングによりシリコン窒化膜５２、シリコン酸化膜５１を所定の形状にエッチングして、シリコン基板５０の上面の一部を露出させる。  
そして、シリコン窒化膜５２をマスクとして異方性エッチングによりシリコン基板５０をエッチングして、トレンチ５３を形成する。
【００６４】
次に、図１４に示すように、ＨＤＰ−ＣＶＤ法により、シリコン窒化膜５２上にシリコン粒５４を含有する第１シリコン酸化膜５５を、例えば厚さ５０ｎｍ程度形成する。第１シリコン酸化膜５５はトレンチ５３の内壁にも形成される。
【００６５】
引き続いて、シリコン粒５４を含有しない第２シリコン酸化膜５６を、例えば厚さ５５０ｎｍ程度形成してトレンチ５３の内部を第２シリコン酸化膜５６で埋め込む。
【００６６】
ここで、トレンチ５３に埋め込まれた第２シリコン酸化膜５６の成長速度はシリコン基板５０上よりも小さいので、シリコン基板５０の表面に凹凸が生じる。
【００６７】
シリコン粒５４を含有しない第２シリコン酸化膜５６の形成は、ＨＤＰ−ＣＶＤ法において酸素ガスの流量を増加させることにより行う。
【００６８】
図１８はＨＤＰ−ＣＶＤ法により、シリコン粒５４を含有する第１シリコン酸化膜５５とシリコン粒５４を含有しない第２シリコン酸化膜５６を連続して形成する工程のガスシーケンスを示すタイミングチャートである。
【００６９】
図１８に示すように、時刻ｔ０〜ｔ１において、水素ガスを１０００ｓｃｃｍ、シランガスを１３ｓｃｃｍ、酸素ガスを２０ｓｃｃｍ流すことにより、シリコン粒５４を含有する第１シリコン酸化膜５５が形成される。
【００７０】
次に、時刻ｔ１〜ｔ２において、シリコンが酸素と結合してシリコン酸化膜を形成するのに十分な量の酸素ガス、例えば１００ｓｃｃｍを流すことにより、シリコン粒５４を含有しない第２シリコン酸化膜５６が連続して形成される。
【００７１】
次に、図１５に示すように、二酸化セリウム（ＣｅＯ２）を含むスラリーを用いたＣＭＰ法により、シリコン粒５４を含有しない第２シリコン酸化膜５６を研磨し、トレンチ５３内に選択的にシリコン粒５４を含有しない第２シリコン酸化膜５６を残置させる。
【００７２】
次に、図１６に示すように、シリコン粒５４を含有する第１シリコン酸化膜５５を酸化雰囲気中で熱処理して、酸素をシリコン粒５４を含有する第１シリコン酸化膜５５中に拡散させる。
【００７３】
第１シリコン酸化膜５５中に拡散した酸素はシリコン粒５４と結合し、シリコン粒５４を含有する第１シリコン酸化膜５５がシリコン粒５４を含有しない第３シリコン酸化膜５７に変成する。第３シリコン酸化膜５７は第２シリコン酸化膜５６と同等になる。
【００７４】
次に、図１７に示すように、第２シリコン酸化膜５６の上部と第３シリコン酸化膜５７をウエットエッチングにより除去する。
【００７５】
次に、シリコン窒化膜５２を、例えば熱リン酸（ＨＰＯ３）を用いたウエットエッチングにより除去した後、シリコン酸化膜５１より上方に突出した第２シリコン酸化膜５６の高さを調整してＳＴＩ（Shallow Trench Isolation）が形成される。
【００７６】
次に、ＳＴＩで絶縁分離された領域内に、ゲート絶縁膜を介してゲート電極を設け、ゲート電極の両側にイオン注入法によりドレインおよびソース領域を形成してＭＯＳトランジスタ（図示せず）を形成する。これにより、微細な絶縁分離部を有する半導体装置が製造される。
【００７７】
以上説明したように、本実施例の半導体装置の製造方法によれば、ＨＤＰ−ＣＶＤ法により、酸素ガスの流量を制御することによりシリコン粒５４を含有するシリコン酸化膜５６とシリコン粒５４を含有しないシリコン酸化膜５７を一つの工程で連続して形成することができるので、製造工程数が削減できる利点がある。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図６】本発明の実施例１に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図７】本発明の実施例１に係る第１シリコン酸化膜を形成するＨＤＰ−ＣＶＤ装置を示す図。
【図８】本発明の実施例１に係るＨＤＰ−ＣＶＤ装置のガス流量と得られるシリコン酸化膜との関係を示す図。
【図９】本発明の実施例１に係る第１シリコン酸化膜のＸＰＳ分析結果を示す図。
【図１０】本発明の実施例１に係る第１シリコン酸化膜に含まれるシリコン粒の含有量と研磨速度との関係を示す図。
【図１１】本発明の実施例１に係る第１シリコン酸化膜の研磨速度を従来例と比較して示す図。
【図１２】本発明の実施例１に係る第１シリコン酸化膜の選択比を従来例と比較して示す図。
【図１３】本発明の実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図１４】本発明の実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図１５】本発明の実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図１６】本発明の実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図１７】本発明の実施例２に係る半導体装置の製造方法の要部を工程順に示す断面図。
【図１８】本発明の実施例２に係る第１および第２シリコン酸化膜を製造するガスシーケンスを示すタイミングチャート。
【符号の説明】
【００７９】
１０、５０  シリコン基板
１１、５１  シリコン酸化膜
１２、５２  シリコン窒化膜
１３、５４  シリコン粒
１４、５５  第１シリコン酸化膜
１５、５３  トレンチ（凹部）
１６、５６  第２シリコン酸化膜
１７、５７  第３シリコン酸化膜
３０  ＨＤＰ−ＣＶＤ装置
３１  容器
３２  排気部
３３  ガス供給部
３４  ガス制御部
３５  高周波電源
３６  ガスノズル
３７  下部電極
３８  コイル
【図１】
2007115766.tif 000003
【図２】
2007115766.tif 000004
【図３】
2007115766.tif 000005
【図４】
2007115766.tif 000006
【図５】
2007115766.tif 000007
【図６】
2007115766.tif 000008
【図７】
2007115766.tif 000009
【図８】
2007115766.tif 000010
【図９】
2007115766.tif 000011
【図１０】
2007115766.tif 000012
【図１１】
2007115766.tif 000013
【図１２】
2007115766.tif 000014
【図１３】
2007115766.tif 000015
【図１４】
2007115766.tif 000016
【図１５】
2007115766.tif 000017
【図１６】
2007115766.tif 000018
【図１７】
2007115766.tif 000019
【図１８】
2007115766.tif 000020