(57)【要約】      （修正有） 【課題】電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる半導体装置に使用する回路基板及びその製造方法を提供する。【解決手段】一部の厚みを増大させた構造的凸部６ｐを有する絶縁層６ｇと、絶縁層６ｇの構造的凸部を含んだ領域上に配線層７ｇで形成した電極ランド４ｅと、電極ランド４ｅおよび電極ランド４ｅの周辺部分に接することなく、配線層７ｇおよび絶縁層６ｇを覆う様に形成した表面保護層１０ｄと、絶縁層６ｇを挟んで形成されている配線層７ｇを電気的に接続するための貫通穴１２および貫通穴１２の側壁の導電層１３と備えた回路基板２ｄの上に、種々の化学的、機械的な接続により半導体素子１を固定し、半導体素子１の電極パッド３と回路基板２ｄの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続し、回路基板２ｄ上の半導体素子１の外囲を樹脂８により封止した。【選択図】図４
2007005504.tif 000002
【特許請求の範囲】
【請求項１】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項２】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項３】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の前記構造的凸部に形成した細かい凹凸と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項４】
配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の前記構造的凸部に形成した細かい凹凸と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたことを特徴とする回路基板。
【請求項５】
半導体パッケージとなった際に２次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆う様に表面保護層を形成する工程と、前記電極ランドの周辺部分と前記配線層および前記絶縁層を覆う様に表面保護層を残してパターンエッチングにより電極ランドを開口させて外部との電気的接続を可能にする工程からなることを特徴とする回路基板の製造方法。
【請求項６】
半導体パッケージとなった際に２次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆い、かつ前記電極ランドおよび電極ランドの周辺部分にかからない様に表面保護層を形成する工程とからなることを特徴とする回路基板の製造方法。
【請求項７】
請求項１〜４の何れか１項に記載の回路基板の上に化学的、機械的な接続により半導体素子を固定し、前記半導体素子の電極パッドと前記回路基板の電極ランドを金属細線により電気的に接続し、前記回路基板上の半導体素子の外囲を樹脂により封止したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に使用する回路基板及びその製造方法に関し、配線層と絶縁層と表面保護層を組合せ、その積層により形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで構造的凸部を形成し、この絶縁層の構造的凸部を含む領域上に配線層で電極ランドを形成する技術に係り、この回路基板を用いることで半導体装置としての電極ランドの高さを変更することを可能となす、ＬＧＡ(Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ)やＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の半導体装置に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、高性能化に伴って、半導体装置は小型、高精度化、高速化を要求されるようになり、半導体パッケージにおいてはＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）といった半導体素子の大きさに限りなく近い小型の半導体装置が開発されている。
【０００３】
こういった半導体装置には、例えば図９や図１０に示すようなものがある。これは、シリコン基材などで形成された半導体素子１を、回路基板２ａの上に種々の化学的、機械的な接続により固定し、半導体素子１の電極パッド３と回路基板２ａの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続し、絶縁層６ａと配線層７ａで積層された回路基板２ａの内部で電極ランド４ａと電気的に接続され回路基板２ａの他方の表面に形成した電極ランド４ｂが構成されており、回路基板２ａ上の半導体素子１の外囲は樹脂８により封止されている。
【０００４】
図１０に示すように、半導体装置には電極ランド４ｂに導電性の突起端子９ａを形成する場合があり、これにはＳｎを主材とした球状の端子を構成するものが多く、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と呼ばれる。
【０００５】
また、図９に示すように、二次実装後の半導体装置の取付高さを抑制するために、電極ランド４ｂに上述した突起端子９ａを形成しないものはＬＧＡ(Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ)と呼ばれる。
【０００６】
次に、図９および図１０に示した半導体装置に使用する回路基板２ａの事例について図８を使用して以下に説明する。回路基板２ａは絶縁層６ａと配線層７ａと表面保護層１０ａから構成されており、半導体装置として必要となる電気特性を得られ、かつ半導体素子に所望の電気信号や電源を供給できる回路を構成するために必要な層数と導電パターンを有している。
【０００７】
ところで、回路基板２ａの製造方法としては種々のものがあり、一般的に多く利用されているものとして圧着積層法がある。これは、図７に示すように、絶縁層６ｂと銅箔などで形成する配線層７ｂとを重ね合わせ、基板積層圧着金型１１ａにより加圧・加熱するものであり、配線層７ｂはフォトリソ法によるパターンエッチングによって各層において必要となる配線パターンに形成する。
【０００８】
図８に示すように、上述したような製造方法で絶縁層６ａと配線層７ａを交互に積層した回路基板２ａにおいて、絶縁層６ａにより絶縁された配線パターンを含む領域に回路基板２ａの表裏に至る貫通穴１２を、例えば機械的なドリル加工により形成し、貫通穴１２の側壁に導電層１３を、例えばメッキ法などで形成することで、回路基板２ａの一方の面と他方の面に形成された電極ランド４を接続し、半導体装置として電気的に必要となる回路を構成する。
【０００９】
次に、半導体装置を二次実装した事例について図１１を使用して以下に説明する。これは、図９もしくは図１０に示した半導体装置を別の回路基板２ｂに二次実装するものである。この二次実装においては、回路基板２ｂの電極ランド４ｃの上にＳｎを主成分とするはんだペースト（図示せず）を搭載し、はんだペーストを搭載した電極ランド４ｃと図９に示した半導体装置の電極ランド４ｂとの間もしくは、はんだペーストを搭載した電極ランド４ｃと図１０に示した半導体装置の突起端子９ａとの間に形成された金属塊１４ａによって、半導体装置と回路基板２ｂの間に電気的に必要となる回路を構成している。
【００１０】
次に、半導体装置の電気プローブ検査の事例について図１２を使用して以下に説明する。これは、図９に示した半導体装置の電気プローブ検査を示すものであり、電気検査プローブ針１５を回路基板２ａ表面にある電極ランド４ｂに接触させることによって行っている。
【００１１】
しかし、図９に示した半導体装置のように、半導体装置の厚さを抑制する為に、二次実装側の電極ランド４ｂに突起端子９ａを形成しない半導体装置の電気プローブ検査では、電気検査プローブ針１５を回路基板２ａ表面にある電極ランド４ｂに接触させる際に、電気検査プローブ針１５と回路基板２ａ表面にある電極ランド４ｂの相対的な位置がわずかにずれて、電極ランド４ｂの周辺にある表面保護層１０ａに電気検査プローブ針１５が接触する場合がある。
【００１２】
このような事は、電極ランド２ａの配置ピッチが微細になるほど顕著となり、電気検査の接触安定性が著しく低下して、生産性や検査信頼性を損なうこととなる。
また、表面保護層１０ａに電気検査プローブ針１５が接触することで、表面保護層１０ａに傷が発生し半導体装置の信頼性を低下することがある。また、表面保護層１０ａに電気検査プローブ針１５が接触することで、電気検査プローブ針１５の寿命が低下することも想定される。
【００１３】
また、電極ランド４ｂの配置ピッチが微細になると半導体装置を回路基板に二次実装する際に、図１１に示した半導体装置では、電極ランド４ｂと回路基板２ｂの電極ランド４ｃとの間に形成された金属塊１４ａと、半導体装置および回路基板２ｂとの間に生じる熱応力に起因した亀裂が発生し易くなり、二次実装信頼性の低下にもつながる。
【００１４】
そこで、電極ランドの形状に着目し、電極ランドを表面保護層より突出させた基板が特許文献１において提案されている。これは図１３に示すように、絶縁層６ｃに形成された配線７ｃと、絶縁層６ｃおよび配線７ｃを覆う表面保護層１０ｂと、配線７ｃから連続し、且つ表面保護膜１０ｂから突出した形成されるとともに、表面保護層１０ｂにより側面が所定の高さにわたって隙間なく包囲された実装基板である。
【特許文献１】特開平１１−１２６７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、従来工法では電極ランドを突出させる為に複雑なプロセスが必要であり、回路基板作成上、リードタイムの増大、基板価格上昇につながることになる。
本発明は上記課題を解決するものであり、電極ランドを突出した状態に容易に形成することができ、電気プローブ検査において電気検査プローブ針と電極ランドの相対的な位置がわずかにずれても、電極ランドの周辺の表面保護層と電気検査プローブ針との接触を抑制でき、電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる半導体装置に使用する回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の半導体装置に使用する回路基板は、配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記電極ランドの周辺部分を含む配線層および前記絶縁層を覆う様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたものである。
【００１７】
本発明の半導体装置に使用する回路基板は、配線層と絶縁層と表面保護層を組合せ積層して形成する回路基板において、絶縁層の一部に前記絶縁層の厚みを増大させることで形成した構造的凸部と、前記絶縁層の前記構造的凸部を含んだ領域上に配線層により形成した電極ランドと、前記配線層および前記絶縁層を覆う様に、かつ前記電極ランドに接しない様に形成した表面保護層と、前記絶縁層を挟んで両面に設けた前記配線層を電気的に接続させるべく形成した貫通穴および前記貫通穴側壁に形成した導電層を備えたものである。
【００１８】
このように、絶縁層の一部に絶縁層の厚みを増大させることで形成した構造的凸部と、絶縁層の構造的凸部領域を含んだ領域上に配線層により形成された電極ランドとにより、回路基板の二次実装側の電極ランドに突起端子を形成しない場合においても、回路基板の二次実装側の電極ランドが表面保護層の表面よりも突出した構造を具現でき、電極ランドを突出させることと同様の効果を発揮させることができる。
【００１９】
本発明の回路基板の製造方法は、半導体パッケージとなった際に２次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆う様に表面保護層を形成する工程と、前記電極ランドの周辺部分と前記配線層および前記絶縁層を覆う様に表面保護層を残してパターンエッチングにより電極ランドを開口させて外部との電気的接続を可能にする工程からなるものである。
【００２０】
本発明の回路基板の製造方法は、半導体パッケージとなった際に２次実装面の電極ランドが形成される部分に対応する箇所が凹型になっている金型を用いて、熱硬化性樹脂で出来ている絶縁層と、銅箔などで出来ている配線層を加圧及び加熱により積層することによって、前記絶縁層に凸部を形成するとともに、前記絶縁層の形状に沿って配線層を形成する工程と、前記配線層をパターンエッチングにより各層において必要な配線パターンに形成する工程と、前記配線パターンを含む領域に、前記絶縁層により絶縁された回路基板の表裏の前記配線層に至る貫通穴を形成し、前記貫通穴の側壁に導電層を形成して回路基板の表裏の前記配線層を接続する工程と、前記絶縁層および前記配線層を覆い、かつ前記電極ランドおよび電極ランドの周辺部分にかからない様に表面保護層を形成する工程とからなるものである。
【００２１】
このように、回路基板の製造工程において絶縁層と配線層を積層圧着する際に使用する基板積層圧着金型に凹型を形成し、絶縁層に凸部を形成するとともに、絶縁層の形状に沿って配線層を形成することで、半導体装置として完成したのちにも二次実装側の電極ランドが表面保護層の表面よりも突出した構造を容易に形成することができる。
【発明の効果】
【００２２】
本発明によれば、電気プローブ検査において、電気検査プローブ針を回路基板表面にある電極ランドに接触させる際に、電気検査プローブ針と回路基板表面にある電極ランドの相対的な位置がわずかにずれても、電極ランドの周辺にある表面保護層に電気検査プローブ針が接触することを抑制することができ、電気検査の接触安定性を確保し、生産性や検査信頼性を向上することができる。
【００２３】
また、表面保護層に電気検査プローブ針が接触することを抑制して、表面保護層の傷発生や電気検査プローブ針の寿命の低下を抑制できる。これにより、当該半導体装置の生産性向上と品質、信頼性の向上とそれに伴うコスト低減効果が得られる。また、二次実装側の電極ランドが回路基板の二次実装側の表面保護層の表面よりも突出した構造をなすことにより、クラウンタイプの電気検査プローブ針の使用が可能となり、電気プローブ検査の際の電気検査プローブ針の位置ずれに対し、より容易に検査を実行できる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明の回路基板およびその製造方法、ならびに本発明の回路基板を用いた半導体装置の一実施形態について、図面を参照しながら説明する。
まず、本発明の一実施形態である回路基板の構造について以下に説明する。図１は本発明の一実施形態における回路基板の断面図である。図１に示すように、回路基板は、基本的な構造において絶縁層６ｄと配線層７ｄと表面保護層１０ｃを積層してなる。絶縁層６ｄは一部に構造的凸部６ｐを有しており、構造的凸部６ｐは絶縁層６ｄの厚みを増大させることで形成している。
【００２５】
絶縁層６ｄの構造的凸部６ｐを含む領域上には、配線層７ｄによって電極ランド４ｄを形成しており、配線層７ｄはフォトリソ法によるパターンエッチングにより各層において必要となる形状の配線パターンに形成している。表面保護層１０ｃは絶縁層６ｄを覆う様に形成している。
【００２６】
絶縁層６ｄと配線層７ｄには、絶縁層６ｄを挟んで形成した基板表裏の配線層７ｄを電気的に接続させるべく貫通穴１２を形成しており、貫通穴１２の側壁には導電層１３を形成している。
【００２７】
次に、本発明の一実施形態である回路基板の製造方法について説明する。図２(ａ)〜(ｆ)は一実施形態における回路基板の製造方法を示す断面図であり、以下に工程順に説明する。
【００２８】
図２(ａ)に示すように、熱硬化性樹脂からなる絶縁層６ｅの両面に銅箔などからなる配線層７ｅを配置し、絶縁層６ｅおよび配線層７ｅを金型１１ｂによって加圧および加熱して積層する。金型１１ｂには、回路基板が半導体パッケージとなった際に外部電極ランドに対応する部分に凹型１１ｃを形成している。
【００２９】
図２(ｂ)に示すように、金型１１ｂを除去することによって、絶縁層６ｅに構造的凸部６ｐが形成され、同時に絶縁層６ｅの形状に沿って配線層７ｅが形成される。
図２(ｃ)に示すように、配線層７ｅはフォトリソ法によるパターンエッチングにより各層において必要となる配線パターン１６に形成する。
【００３０】
図２(ｄ)に示すように、配線パターン１６を含む領域において、絶縁層６ｆの両面に配線層７ｆが存在する部位に、回路基板の表裏に至る貫通穴１２を形成する。この貫通穴１２は、例えば機械的なドリル加工により形成する。そして、貫通穴１２の側壁に導電層１３を例えばメッキ法などで形成し、絶縁層６ｆを挟んで一方の面と他方の面に形成された配線層７ｆを接続する。
【００３１】
図２(ｅ)に示すように、絶縁層６ｆ、配線層７ｆを覆う様に、表面保護層１０ｄを塗布し、硬化させる。
図２(ｆ)に示すように、フォトリソ法によるパターンエッチングにより表面保護層１０ｄに電極ランド４ａ及び電極ランド４ｄを開口して外部との電気的接続を可能にする。
【００３２】
上述したものは、電極ランド４ｄの周辺部、配線層７ｄ及び絶縁層６ｄを表面保護膜１０ｄで覆う構成であるが、電極ランド４ｄにかからない様に表面保護膜１０ｄを形成する構成も可能である。
【００３３】
以下に本発明の回路基板の他の実施形態を説明する。図３(ａ)に示すように、回路基板の絶縁層６ｇは一部に厚みを増大させることで形成した構造的凸部６ｐを有し、絶縁層６ｇの構造的凸部６ｐを含んだ領域上に配線層７ｇにより電極ランド４ｅを形成し、フォトリソ法によるパターンエッチングにより、配線層７ｇによる配線パターンを各層において必要となる形状に形成している。
【００３４】
そして、電極ランド４ｅおよび電極ランド４ｅの周辺部分に接することなく（電気的な接続の為の引き回しの配線は除く）、配線層７ｇおよび絶縁層６ｇを覆う様に表面保護層１０ｄを形成しており、絶縁層６ｇを挟んで形成された両面の配線層７ｇを電気的に接続させるために、貫通穴１２を形成し、貫通穴１２の側壁に導電層１３を形成している。
【００３５】
以下に本発明の回路基板の他の実施形態を説明する。図３(ｂ)に示すように、回路基板の絶縁層６ｈは一部に厚みを増大させることで形成した構造的凸部６ｐを有し、構造的凸部６ｐに更に細かい凹凸を形成している。絶縁層６ｈの構造的凸部６ｐを含んだ領域上に配線層７ｈにより電極ランド４ｆを形成しており、フォトリソ法によるパターンエッチングにより、電極ランド４ｆの周辺部分および配線層７ｈを各層において必要となる形状の配線パターンに形成している。
【００３６】
そして、配線層７ｈおよび絶縁層６ｈを覆う様に表面保護層１０ｃを形成しており、絶縁層６ｈを挟んで形成された両面の配線層７ｈを電気的に接続させるために、貫通穴１２を形成し、貫通穴１２の側壁に導電層１３を形成している。この構成においては、電極ランド４ｆの周辺部を表面保護層１０ｃで覆っているが、表面保護層１０ｃは電極ランド４ｆの周辺部分に接しない様に形成しても良い。
【００３７】
以下に本発明の半導体装置の実施形態を説明する。図４(ａ)は先に説明した図１の回路基板を用いた半導体装置の断面図である。
回路基板２ｃは、絶縁層６ｄの一部に構造的凸部６ｐを有しており、構造的凸部６ｐは絶縁層６ｄの厚みを増大させることで形成している。絶縁層６ｄの構造的凸部６ｐを含む領域上には、配線層７ｄによって電極ランド４ｄを形成しており、配線層７ｄは各層において必要となる形状の配線パターンに形成し、表面保護層１０ｃは絶縁層６ｄを覆う様に形成している。絶縁層６ｄと配線層７ｄには、絶縁層６ｄを挟んで形成した基板表裏の配線層７ｄを電気的に接続させるべく貫通穴１２を形成しており、貫通穴１２の側壁には導電層１３を形成している。
【００３８】
この回路基板２ｃの上に、種々の化学的、機械的な接続により半導体素子１を固定し、半導体素子１の電極パッド３と回路基板２ｃの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続しており、回路基板２ｃ上の半導体素子１の外囲は樹脂８により封止している。
【００３９】
以下に本発明の半導体装置の他の実施形態を説明する。図４(ｂ)は先に説明した図３（ａ）の回路基板を用いた半導体装置の断面図である。
回路基板２ｄは絶縁層６ｇの一部に厚みを増大させることで形成した構造的凸部６ｐを有し、絶縁層６ｇの構造的凸部６ｐを含んだ領域上に配線層７ｇにより電極ランド４ｅを形成し、配線層７ｇによる配線パターンを各層において必要となる形状に形成している。そして、電極ランド４ｅおよび電極ランド４ｅの周辺部分に接することなく（電気的な接続の為の引き回しの配線は除く）、配線層７ｇおよび絶縁層６ｇを覆う様に表面保護層１０ｄを形成しており、絶縁層６ｇを挟んで形成された両面の配線層７ｇを電気的に接続させるために、貫通穴１２を形成し、貫通穴１２の側壁に導電層１３を形成している。
【００４０】
この回路基板２ｄの上に、種々の化学的、機械的な接続により半導体素子１を固定し、半導体素子１の電極パッド３と回路基板２ｄの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続しており、回路基板２ｄ上の半導体素子１の外囲は樹脂８により封止している。
【００４１】
以下に本発明の半導体装置の他の実施形態を説明する。図４(ｃ)は先に説明した図３（ｂ）の回路基板を用いた半導体装置の断面図である。
回路基板２ｅは、絶縁層６ｈの一部に厚みを増大させることで形成した構造的凸部６ｐを有し、構造的凸部６ｐに更に細かい凹凸を形成している。絶縁層６ｈの構造的凸部６ｐを含んだ領域上に配線層７ｈにより電極ランド４ｆを形成しており、電極ランド４ｆの周辺部分および配線層７ｈを各層において必要となる形状の配線パターンに形成している。
【００４２】
そして、配線層７ｈおよび絶縁層６ｈを覆う様に表面保護層１０ｃを形成しており、絶縁層６ｈを挟んで形成された両面の配線層７ｈを電気的に接続させるために、貫通穴１２を形成し、貫通穴１２の側壁に導電層１３を形成している。
【００４３】
この回路基板２ｅの上に、種々の化学的、機械的な接続により半導体素子１を固定し、半導体素子１の電極パッド３と回路基板２ｅの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続しており、回路基板２ｅ上の半導体素子１の外囲は樹脂８により封止している。
【００４４】
この構成は、電極ランド４ｆの周辺部を表面保護層１０ｃで覆う事例であるが、電極ランド４ｆに接しない様に（電気的な接続の為の引き回しの配線は除く）、表面保護層１０ｃを形成した回路基板を使用してもよい。
【００４５】
以下に本発明の半導体装置の他の実施形態を説明する。図４(ｄ)は先に説明した図３（ｂ）の回路基板を用いた半導体装置の断面図である。
回路基板２ｅは、絶縁層６ｈの一部に厚みを増大させることで形成した構造的凸部６ｐを有し、構造的凸部６ｐに更に細かい凹凸を形成している。絶縁層６ｈの構造的凸部６ｐを含んだ領域上に配線層７ｈにより電極ランド４ｆを形成しており、電極ランド４ｆの周辺部分および配線層７ｈを各層において必要となる形状の配線パターンに形成している。
【００４６】
そして、配線層７ｈおよび絶縁層６ｈを覆う様に表面保護層１０ｃを形成しており、絶縁層６ｈを挟んで形成された両面の配線層７ｈを電気的に接続させるために、貫通穴１２を形成し、貫通穴１２の側壁に導電層１３を形成している。
【００４７】
この回路基板２ｅの上に、種々の化学的、機械的な接続により半導体素子１を固定し、半導体素子１の電極パッド３と回路基板２ｅの一方の表面に形成した電極ランド４ａを金属細線５により電気的に接続しており、回路基板２ｅ上の半導体素子１の外囲は樹脂８により封止している。また、電極ランド４ｆにはＳｎを主材とした導電性の突起端子９ｂを形成している。
【００４８】
この構成は、電極ランド４ｆの周辺部を表面保護層１０ｃで覆う事例であるが、電極ランド４ｆに接しない様に（電気的な接続の為の引き回しの配線は除く）、表面保護層１０ｃを形成した回路基板を使用してもよい。
【００４９】
以下に本発明の半導体装置を二次実装する実施形態を説明する。図５は先に説明した図４（ｄ）の半導体装置の二次実装後の断面図である。
ここで、回路基板２ｅは図４（ｄ）に示したものと同様であり、各部材に同符号を付与してその説明を省略する。
【００５０】
この回路基板２ｅに実装した半導体素子１の外囲は樹脂８により封止しており、はんだペースト（Ｓｎを主成分とする）を搭載した電極ランド４ｃと半導体装置の突起電極との間に形成された金属塊１４ｂによって、半導体装置と回路基板２ｂの間に電気的に必要となる回路を構成している。
【００５１】
また、図５に示す構成は、図４（ｄ）の半導体装置を二次実装した事例であるが、図４（ａ）、（ｂ）、（ｃ）の何れの半導体装置を用いてもよい。
図６は本発明の回路基板を用いた半導体装置の電気プローブ検査を示す断面図である。
【００５２】
ここで、回路基板２ｄは図４（ｂ）に示したものと同様であり、各部材に同符号を付与してその説明を省略する。
回路基板２ｅに実装した半導体素子１の電気プローブ検査を行う場合には、電気検査プローブ針１５を回路基板２ａ表面にある電極ランド４ｅに接触させることによって行う。
【００５３】
この際に、回路基板２ｄは絶縁層６ｇの一部に厚みを増大させた構造的凸部６ｐに電極ランド４ｅを形成し、電極ランド４ｅおよび電極ランド４ｅの周辺部分に接することなく、配線層７ｇおよび絶縁層６ｇを覆う様に表面保護層１０ｄを形成しているので、電気検査プローブ針１５を電極ランド４ｅに接触させる際に、電気検査プローブ針１５と電極ランド４ｅの相対的な位置がわずかにずれても、電極ランド４ｅの周辺にある表面保護層に１０ｄに電気検査プローブ針１５が接触することを抑制することができる。
【産業上の利用可能性】
【００５４】
本発明の回路基板は二次実装側の電極ランドが表面保護層の表面よりも突出した構造を持つことで、電極ランドに突起端子を形成しない場合でも電気検査の効率、信頼性を確保できるため、半導体装置の薄型化が要求される種々のモバイル機器などの用途に適している。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態にかかる回路基板を示す断面図
【図２】（ａ）〜（ｆ）は、本発明の実施形態にかかる回路基板の製造方法の各工程を示す断面図
【図３】（ａ）は本発明の他の実施形態にかかる回路基板を示す断面図、（ｂ）はさらに他の実施形態にかかる回路基板を示す断面図
【図４】（ａ）は本発明の実施形態にかかる半導体装置を示す断面図、（ｂ）は他の実施形態にかかる半導体装置を示す断面図、（ｃ）はさらに他の実施形態にかかる半導体装置を示す断面図、（ｄ）はさらに他の実施形態にかかる半導体装置を示す断面図
【図５】本発明の実施形態にかかる回路基板を使用した半導体装置を二次実装した構成を示す断面図
【図６】本発明の実施形態にかかる回路基板を使用した半導体装置の電気検査時のプローブ針と電極ランドの接触状態を示す断面図
【図７】従来の回路基板の製造方法の一工程を示す断面図
【図８】従来の回路基板を示す断面図
【図９】従来の回路基板を使用した半導体装置を示す断面図
【図１０】従来の回路基板を使用した電極ランドに突起端子を伴う半導体装置を示す断面図
【図１１】従来の回路基板を使用した半導体装置を二次実装した構成を示す断面図
【図１２】従来の回路基板を使用した半導体装置の電気検査時のプローブ針と電極ランドの接触状態を示す断面図
【図１３】従来の電極ランドが突出している回路基板の示す断面図
【符号の説明】
【００５６】
１  半導体素子
２ａ  回路基板（従来）
２ｂ  回路基板（実装回路基板）
２ｃ  回路基板（電極ランド周辺部を覆う様に表面保護層が形成されているタイプ）
２ｄ  回路基板（電極ランドに表面保護層が接していないタイプ）
２ｅ  回路基板（電極ランド凸部に更に細かい凹凸を形成したタイプ）
３  電極パッド
４ａ  電極ランド（半導体素子搭載面）
４ｂ  電極ランド（従来基板2次実装面）
４ｃ  電極ランド（実装回路基板）
４ｄ  電極ランド（電極ランド周辺部を覆う様に表面保護層が形成されているタイプ）
４ｅ  電極ランド（電極ランドに表面保護層が接していないタイプ）
４ｆ  電極ランド（電極ランド凸部に更に細かい凹凸を形成したタイプ）
５  金属細線
６ａ  絶縁層（従来基板）
６ｂ  絶縁層（従来基板、基板積層圧着時）
６ｃ  絶縁層（従来基板  電極ランドが表面保護層より突出させたタイプ）
６ｄ  絶縁層（電極ランド周辺部を覆う様に表面保護層が形成されているタイプ）
６ｅ  絶縁層（電極ランド凸型成型タイプ基板、基板積層圧着時）
６ｆ  絶縁層（電極ランド凸型成型タイプ基板、基板作成時）
６ｇ  絶縁層（電極ランドに表面保護層が接していないタイプ）
６ｈ  絶縁層（電極ランド凸部に更に細かい凹凸を形成したタイプ）
６ｐ  構造的凸部
７ａ  配線層（従来基板）
７ｂ  配線層（従来基板、基板積層圧着時）
７ｃ  配線層（従来基板  電極ランドが表面保護層より突出させたタイプ）
７ｄ  配線層（電極ランド周辺部を覆う様に表面保護層が形成されているタイプ）
７ｅ  配線層（電極ランド凸型成型タイプ基板、基板積層圧着時）
７ｆ  配線層（電極ランド凸型成型タイプ基板、基板作成時）
７ｇ  配線層（電極ランドに表面保護層が接していないタイプ）
７ｈ  配線層（電極ランド凸部に更に細かい凹凸を形成したタイプ）
８  樹脂
９ａ  突起端子(従来基板)
９ｂ  突起端子（電極ランド凸部に更に細かい凹凸を形成したタイプ）
１０ａ  表面保護層（従来基板）
１０ｂ  表面保護層（従来基板  電極ランドが表面保護層より突出させたタイプ）
１０ｃ  表面保護層（電極ランド周辺部を覆う様に表面保護層が形成されているタイプ）
１０ｄ  表面保護層（電極ランドに表面保護層が接していないタイプ）
１１ａ  基板積層圧着金型（従来）
１１ｂ  基板積層圧着金型（電極ランド部凸型成型タイプ）
１１ｃ  凹型
１２  貫通穴
１３  導電層
１４ａ  金属塊（従来）
１４ｂ  金属塊（半導体装置の電極ランド凸部に更に細かい凹凸を形成したタイプ）
１５  電気検査プローブ針
１６  配線パターン
【図１】
2007005504.tif 000003
【図２】
2007005504.tif 000004
【図３】
2007005504.tif 000005
【図４】
2007005504.tif 000006
【図５】
2007005504.tif 000007
【図６】
2007005504.tif 000008
【図７】
2007005504.tif 000009
【図８】
2007005504.tif 000010
【図９】
2007005504.tif 000011
【図１０】
2007005504.tif 000012
【図１１】
2007005504.tif 000013
【図１２】
2007005504.tif 000014
【図１３】
2007005504.tif 000015