(57)【要約】【課題】製造ばらつきに起因する駆動能力の誤差を容易に補正可能な半導体装置及び半導体装置の駆動能力制御方法を提供すること。【解決手段】駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置である。半導体装置は、入力される制御信号に応じて半導体装置の駆動能力を調整する駆動能力調整部と、半導体装置の検査によって得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を記憶する記憶部と、を備える。制御信号は記憶部に記憶された誤差情報に基づく設定に応じた信号である。【選択図】図１
2007295083.tif 000002
【特許請求の範囲】
【請求項１】
駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置であって、
入力される制御信号に応じて前記半導体装置の駆動能力を調整する駆動能力調整部と、
前記半導体装置の検査によって得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を記憶する記憶部と、を備え、
前記制御信号は前記記憶部に記憶された誤差情報に基づく設定に応じた信号であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記制御信号を出力する信号発生部を備えたことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記誤差情報は、前記誤差の絶対値を示す情報と、前記実測値の前記設計値に対する大小関係を示す情報とを含むことを特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置であって、
前記信号発生部は、前記半導体装置の初期化時に前記誤差情報に基づいて更新される駆動能力設定情報を記憶することを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置であって、
前記記憶部は電子フューズ部を有し、前記誤差情報は前記電子フューズ部に記憶されたことを特徴とする半導体装置。
【請求項６】
駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置の駆動能力制御方法であって、
前記半導体装置が初期化されるとき、
前記半導体装置の検査時に得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を読み出し、
前記読み出した誤差情報に基づいて前記半導体装置に記憶された駆動能力設定情報を更新することを特徴とする駆動能力制御方法。
【請求項７】
請求項６に記載の駆動能力制御方法であって、
前記読み出した誤差情報に対応する駆動能力設定情報を決定し、
前記決定した駆動能力設定情報を前記半導体装置に書き込むことを特徴とする駆動能力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、製造ばらつきに起因する駆動能力の誤差を容易に補正可能な半導体装置及び半導体装置の駆動能力制御方法に関する。
【背景技術】
【０００２】
ＬＳＩに搭載されるシステムの範囲は多様化している。ＬＳＩの出力バッファに要求される駆動能力はシステムによって異なる。このため、適用されるシステムに合わせてＬＳＩの出力バッファの駆動能力を最適化できる技術提案されている。
【０００３】
ＬＳＩの出力バッファの駆動能力は、その出力バッファを構成するトランジスタの大きさによって異なる。このため、特許文献１に記載される回路は、並列に接続された複数の出力バッファを備え、複数の出力バッファの少なくとも１つを選択的に動作させる。当該回路によれば、適用されるシステムに応じて最適なバッファ駆動能力を得ることができる。
【０００４】
【特許文献１】特開平６−３１１０１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の回路は、製造誤差に起因する出力バッファの駆動能力のばらつきについては、何ら考慮されていない。このため、製造ばらつきに起因して、駆動能力が設計値どおりでない場合は、当該製造ばらつきに起因する誤差がシステム動作の不安定要因となり得る。
【０００６】
本発明の目的は、製造ばらつきに起因する駆動能力の誤差を容易に補正可能な半導体装置及び半導体装置の駆動能力制御方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置であって、入力される制御信号に応じて前記半導体装置の駆動能力を調整する駆動能力調整部と、前記半導体装置の検査によって得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を記憶する記憶部と、を備え、前記制御信号は前記記憶部に記憶された誤差情報に基づく設定に応じた信号である半導体装置を提供する。このため、半導体装置の製造ばらつきに起因する駆動能力の誤差を容易に補正することができる。この結果、半導体装置を備えるシステムは安定して動作することができる。
【０００８】
上記半導体装置は、前記制御信号を出力する信号発生部を備えても良い。
【０００９】
上記半導体装置において、前記誤差情報は、前記誤差の絶対値を示す情報と、前記実測値の前記設計値に対する大小関係を示す情報とを含んでも良い。
【００１０】
上記半導体装置において、前記信号発生部は、前記半導体装置の初期化時に前記誤差情報に基づいて更新される駆動能力設定情報を記憶しても良い。
【００１１】
上記半導体装置において、前記記憶部は電子フューズ部を有し、前記誤差情報は前記電子フューズ部に記憶されも良い。
【００１２】
本発明は、駆動能力に関する複数の設定の中から所望の駆動能力を選択可能な半導体装置の駆動能力制御方法であって、前記半導体装置が初期化されるとき、前記半導体装置の検査時に得られた、駆動能力の実測値の設計値に対する誤差を示す誤差情報を読み出し、前記読み出した誤差情報に基づいて前記半導体装置に記憶された駆動能力設定情報を更新する駆動能力制御方法を提供する。このため、半導体装置の製造ばらつきに起因する駆動能力の誤差を容易に補正することができる。この結果、半導体装置を備えるシステムは安定して動作することができる。
【００１３】
上記駆動能力制御方法では、前記読み出した誤差情報に対応する駆動能力設定情報を決定し、前記決定した駆動能力設定情報を前記半導体装置に書き込んでも良い。
【発明の効果】
【００１４】
本発明に係る半導体装置及び駆動能力制御方法によれば、半導体装置の製造ばらつきに起因する駆動能力の誤差を容易に補正することができる。この結果、半導体装置を備えるシステムは安定して動作することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について、図面を参照して説明する。
【００１６】
図１は、本発明に係る半導体装置の一実施形態の構成を示す回路図である。図１において、本実施形態の半導体装置１００は、外部出力端子１０１と、駆動バッファモジュール１０３と、任意の機能モジュール１０５と、駆動能力設定モジュール１０７と、設定入力端子１０９ａ〜１０９ｃと、記憶モジュール１１１と、記憶制御モジュール１１３ａ，１１３ｂと、外部出力端子１１５と、外部入力端子１１７とを備える。
【００１７】
外部出力端子１０１は、信号を半導体装置１００の外部に出力する端子である。駆動バッファモジュール１０３は、トランジスタサイズが異なる３個のトライステートバッファＴＢ１〜ＴＢ３を有する。トライステートバッファＴＢ１〜ＴＢ３は並列にそれぞれ接続され、出力側が外部出力端子１０１に接続され、入力側が機能モジュール１０５に接続されている。なお、トライステートバッファＴＢ１〜ＴＢ３は、例えば、各々１ｍＡ、２ｍＡ、４ｍＡの駆動能力で設計されている。
【００１８】
駆動能力設定モジュール１０７は、トライステートバッファＴＢ１〜ＴＢ３と同数の設定レジスタ１０７ａ〜１０７ｃを有する。各設定レジスタは対応するトライステートバッファＴＢ１〜ＴＢ３の１つに対応する。本実施形態では、設定レジスタ１０７ａがトライステートバッファＴＢ１に対応し、設定レジスタ１０７ｂがトライステートバッファＴＢ２に対応し、設定レジスタ１０７ｃがトライステートバッファＴＢ３に対応する。
【００１９】
設定レジスタ１０７ａ〜１０７ｃには、設定入力端子１０９ａ〜１０９ｃから入力された駆動能力設定値が書き込まれ。設定レジスタ１０７ａ〜１０７ｃのそれぞれは、当該書き込まれた駆動能力設定値に応じて、対応するトライステートバッファにイネーブル信号又はディスエーブル信号を出力する。ディスエーブル信号が入力されたトライステートバッファはハイインピーダンス状態となる。
【００２０】
駆動バッファモジュール１０３の駆動能力は、イネーブル状態にあるトライステートバッファの駆動能力の総和によって決定される。すなわち、最小の駆動能力を有するトライステートバッファのみがイネーブル状態とされた時は最小の駆動能力が得られ、全てのトライステートバッファがイネーブル状態とされた時は最大の駆動能力が得られる。
【００２１】
記憶モジュール１１１は、不揮発性メモリであり、電子フューズ装置１２１と、スイッチングトランジスタＴ１〜Ｔ５と、負荷抵抗Ｒと、コンパレータＣＭＰと、ゲート電圧制御回路１１９とを有する。記憶モジュール１１１は、ＰＲＯＭやＥＰＲＯＭ、ＥＥＰＲＯＭであっても良い。
【００２２】
電子フューズ装置１２１は、複数の電子フューズＦ１〜Ｆ３を有する。スイッチングトランジスタＴ２〜Ｔ４は各電子フューズの切断を制御する。スイッチングトランジスタＴ１は、記憶制御モジュール１１３ａからの信号によってオン／オフする。ゲート電圧制御回路１１９は、スイッチングトランジスタＴ２〜Ｔ５のそれぞれにゲート電圧を供給してそのオン／オフを制御する。
【００２３】
半導体装置１００の検査時には、駆動バッファモジュール１０３の駆動能力が測定され、その実測値と設計値との差を示す情報が、駆動バッファモジュール１０３の駆動能力を補正するための情報として、電子フューズ装置１２１に記憶される。電子フューズ装置１２１への記憶は、複数の電子フューズＦ１〜Ｆ３を個別に切断することによって行われる。電子フューズＦ１〜Ｆ３は、各電子フューズに対応するスイッチングトランジスタをゲート電圧制御回路１１９からの駆動パルスによって瞬時的にオンさせることによって切断される。すなわち、電子フューズＦ１〜Ｆ３に瞬時的な大電流が流れることによって切断される。なお、各電子フューズの切断は、半導体装置１００の検査時に測定された駆動バッファモジュール１０３の駆動能力に基づいて実施される。
【００２４】
電子フューズＦ１〜Ｆ３は、電源ライン（ＶＤＤとグランド）間に並列に接続された負荷抵抗である。したがって、３つの電子フューズＦ１〜Ｆ３によって３ビットの情報が記憶される。記憶モジュール１１１に記憶されている情報は、記憶制御モジュール１１３ｂによって読み出される。すなわち、外部入力端子１１７から読み出し信号が入力されると、記憶制御モジュール１１３ａはスイッチングトランジスタＴ１のゲートに電圧を印加する。この結果、コンパレータＣＭＰの非反転端子（＋）には、電子フューズＦ１〜Ｆ３の切断状況に対応した電圧が印加される。コンパレータＣＭＰは、当該電圧と反転端子（−）に印加される基準電圧Ｖｒｅｆとを比較し、各電子フューズの切断状況に応じた電圧レベルの信号を出力する。コンパレータＣＭＰからの出力は記憶制御モジュール１１３ｂに入力され、記憶制御モジュール１１３ｂは外部出力端子１１５を介して３ビットの情報を出力する。
【００２５】
以下、電子フューズ装置１２１に記憶される３ビットの情報について説明する。図２は、半導体装置１００の製造ばらつきに起因する駆動バッファモジュール１０３の駆動能力の誤差と当該誤差を示す３ビットの誤差情報との対応を示す図である。図２に示すように、半導体装置１００の検査時に測定された、駆動バッファモジュール１０３の駆動能力の実測値の設計値に対する誤差を示す３ビットの誤差情報は、誤差が−３０％から＋３０％までの範囲で８種類の誤差を表すことができる。３ビットの内、２ビットは誤差の絶対値を示し、残りの１ビットは駆動能力の実測値の設計値に対する大小関係、すなわちプラスかマイナスかを示す。例えば、駆動能力の誤差が＋３０％の場合、電子フューズ装置１２１には、“１１１”が書き込まれる。このようにして、半導体装置１００の検査が行われた際には、記憶モジュール１１１には３ビットの誤差情報が記憶される。
【００２６】
図３は、電子フューズ装置１２１から読み出した誤差情報と、設定レジスタ１０７ａ〜１０７ｃに書き込む駆動能力設定値との対応関係を示す図である。半導体装置１００が新しいシステムに搭載されるときには半導体装置１００が初期化される。本実施形態では、半導体装置１００が初期化されるときに記憶モジュール１１１から誤差情報が読み出される。誤差情報が読み出されると、当該誤差情報に対応する駆動能力設定値が図３に示すテーブルから導き出される。例えば、読み出された誤差情報が“１１１”の場合、駆動能力設定値“１１０”が導き出される。このようにして導き出された駆動能力設定値は設定入力端子１０９ａ〜１０９ｃから入力され、設定レジスタ１０７ａ〜１０７ｃに書き込まれる。
【００２７】
図４は、設定レジスタ１０７ａ〜１０７ｃに書き込まれる駆動能力設定値と駆動バッファモジュール１０３の駆動能力との対応関係を示す図である。例えば、設定レジスタ１０７ａ〜１０７ｃに駆動能力設定値“１１０”が書き込まれた場合、駆動バッファモジュール１０３の駆動能力は１ｍＡに設定される。
【００２８】
以上説明した記憶モジュール１１１からの誤差情報の読み出しから設定レジスタ１０７ａ〜１０７ｃへの駆動能力設定値の書き込みまでの動作は、システムの初期設定用のソフトウェアによって自動的に行われる。
【００２９】
本実施形態の半導体装置１００の駆動能力制御方法について、図５及び図６を参照して説明する。
図５は、記憶モジュール１１１に誤差情報が記録されるまでフローを示すフローチャートである。まず、半導体装置１００の検査の一工程として、駆動バッファモジュール１０３の駆動能力を測定する（ステップＳ１０１）。次に、ステップＳ１０１で得られた実測値を設計値と比較して誤差を判定する（ステップＳ１０２）。次に、ステップＳ１０２で判定された誤差を示す３ビットの誤差情報を記憶モジュール１１１の電子フューズ装置１２１に記録する（ステップＳ１０３）。
【００３０】
図６は、設定レジスタ１０７ａ〜１０７ｃに駆動能力設定値を書き込むまでのフローを示すフローチャートである。まず、記憶モジュール１１１から誤差情報を読み出す（ステップＳ２０１）。次に、ステップＳ２０１で読み出した誤差情報に対応する駆動能力設定値を図３に示したテーブルから導き出す（ステップＳ２０２）。次に、ステップＳ２０２で導き出した駆動能力設定値を設定レジスタ１０７ａ〜１０７ｃに書き込む（ステップＳ２０３）。
【００３１】
以上説明したように、本実施形態の半導体装置１００及び駆動能力制御方法によれば、半導体装置の製造ばらつきに起因する駆動能力の誤差があっても、半導体装置の初期化時に当該誤差は補正される。このため、半導体装置１００を備えるシステムは安定して動作することができる。また、駆動能力の誤差情報は電子フューズ装置１２１に記憶されるため、簡単な構成とすることができる。また、駆動能力の補正はソフトウェアによって実行されるため容易に誤差を吸収できる。
【００３２】
図７は、本発明に係る半導体装置の他の実施形態の構成を示す回路図である。図７に示す半導体装置２００は、図１に示した半導体装置１００と比較して、駆動能力設定モジュール１０７を備えない。このため、当該他の実施形態では、駆動バッファモジュール１０３のトライステートバッファＴＢ１〜ＴＢ３に入力されるイネーブル信号及びディスエーブル信号は設定入力端子１０９ａ〜１０９ｃを介して外部から入力される。
【００３３】
なお、上記実施形態では駆動バッファモジュール１０３が３つのトライステートバッファを有しているが、トライステートバッファの数は３つに限らず２つであっても４つであっても良い。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る半導体装置の一実施形態の構成を示す回路図
【図２】半導体装置の製造ばらつきに起因する駆動バッファモジュールの誤差と当該誤差を示す３ビットの誤差情報との対応を示す図
【図３】電子フューズ装置から読み出した誤差情報と設定レジスタに書き込む駆動能力設定値との対応関係を示す図
【図４】設定レジスタに書き込まれる駆動能力設定値と駆動バッファモジュールの駆動能力との対応関係を示す図
【図５】記憶モジュールに誤差情報が記録されるまでフローを示すフローチャート
【図６】設定レジスタに駆動能力設定値を書き込むまでのフローを示すフローチャート
【図７】本発明に係る半導体装置の他の実施形態の構成を示す回路図
【符号の説明】
【００３５】
１００，２００  半導体装置
１０１  外部出力端子
１０３  駆動バッファモジュール
１０５  機能モジュール
１０７  駆動能力設定モジュール
１０７ａ〜１０７ｃ  設定レジスタ
１０９ａ〜１０９ｃ  設定入力端子
１１１  記憶モジュール
１１３ａ，１１３ｂ  記憶制御モジュール
１１５  外部出力端子
１１７  外部入力端子
１１９  ゲート電圧制御回路
１２１  電子フューズ装置
ＴＢ１〜ＴＢ３  トライステートバッファ
Ｆ１〜Ｆ３  電子フューズ
【図１】
2007295083.tif 000003
【図２】
2007295083.tif 000004
【図３】
2007295083.tif 000005
【図４】
2007295083.tif 000006
【図５】
2007295083.tif 000007
【図６】
2007295083.tif 000008
【図７】
2007295083.tif 000009