(57)【要約】【課題】  簡単な構成で、基板上の厚膜素子として製造することができ、より低静電容量化が可能であり、機械的強度及び放熱特性が良好で、衝撃における影響が小さく、薄型・軽量化にも寄与する静電気保護素子とその製造方法を提供する。【解決手段】  絶縁基板１４上に僅かの放電ギャップ１９を空けて端面が対向した一対の電極パターン１６，１８を備える。放電ギャップ１９の間に、ＺｎＯを主成分とし炭化珪素を含む機能膜１２を備える。放電ギャップ１９は１０μｍ〜５０μｍの幅であり、機能膜１２はＺｎＯを主成分とするとともに、Ｍｎ・Ｃｏ・Ｂｉ・Ｓｂのうちの何れかの副成分或いは希土類元素を含み、この組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物から成る。【選択図】図１
2007266479.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に僅かの放電ギャップを空けて端面が対向した一対の電極パターンを備え、この放電ギャップ間に、ＺｎＯを主成分とし炭化珪素を含む機能膜が設けられ、前記一対の電極パターン間に一定電圧以上の過渡電圧が印加された場合は、前記放電ギャップ間で通電するように形成されたことを特徴とする保護素子。
【請求項２】
絶縁基板上にＺｎＯを主成分とし炭化珪素を含む機能膜が形成され、この機能膜の上に僅かの放電ギャップを空けて端面が対向した一対の電極パターンを備え、この放電ギャップ間にギャップ間保護材が設けられ、前記一対の電極パターン間に一定電圧以上の過渡電圧が印加された場合は、前記放電ギャップ間で通電するように形成されたことを特徴とする保護素子。
【請求項３】
前記放電ギャップは１０μｍ〜５０μｍの幅であり、前記機能膜は厚みが５μｍ〜３５μｍで、ＺｎＯを主成分とするとともに、Ｍｎ・Ｃｏ・Ｂｉ・Ｓｂのうちの何れかの副成分或いは希土類元素を含み、この組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物からなる請求項１または２記載の静電気保護素子。
【請求項４】
絶縁基板上に厚膜構造の導電体パターンを形成し、その後この導電体パターンに微小な幅の放電ギャップを設けて、一対の電極パターンとして形成し、前記放電ギャップを覆う様にして、ＺｎＯを主成分とし炭化珪素を添加混合した機能膜を形成することを特徴とする保護素子の製造方法。
【請求項５】
絶縁基板上にＺｎＯを主成分とし炭化珪素を添加混合した機能膜を形成し、その上に厚膜構造の導電体パターンを形成し、その後この導電体パターンに微小な幅の放電ギャップを設けて、一対の電極パターンとして形成し、前記放電ギャップを覆う様にしてギャップ間保護材を設けることを特徴とする保護素子の製造方法。
【請求項６】
前記機能膜は、ＺｎＯを主成分とするとともに、Ｍｎ・Ｃｏ・Ｂｉ・Ｓｂのうちの何れかの副成分或いは希土類元素を含み、この組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物を形成し、これを粉末にして、さらにペースト状にし、このペーストをスクリーン印刷して前記機能膜を形成する請求項４または５記載の保護素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路内のＩＣ等を静電気放電等による過渡電圧から保護する為に、回路基板上に実装される保護素子とその製造方法に関する。
【背景技術】
【０００２】
従来、回路内のＩＣ等を静電気等の過渡電圧から保護する静電気保護素子として、特許献１に開示されているような金属酸化物等の焼結体から成るバルク構造の素子があった。この素子は、焼結体から成る積層型チップバリスタであり、積層体と一対の外部電極を備え、積層体はバリスタ部とこのバリスタ部を挟むように配置される一対の外層部を有する。バリスタ部は、バリスタ特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される一対の内部電極を含み、内部電極は外部電極に電気的に接続されている。
【０００３】
また、特許文献２に開示されているように、雷等のサージ吸収素子として、耐熱性を有する絶縁基板上に微小間隙を隔てて一対の放電電極が形成され、微小間隙を密閉空間内に包囲するキャップが絶縁基板上に密着されたサージ吸収素子も提案されている。さらに、このサージ吸収素子は、絶縁基板と放電電極との間に、少なくとも絶縁基板より耐熱性の低い低耐熱絶縁層を設けたものである。
【特許文献１】特開２００５−３５３８４５号公報
【特許文献２】特開２００１−１６０５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＥＳＤ（Electrostatic Discharge：静電気放電）対策部品として、特許文献１に開示された焼結体である積層型チップバリスタは、シート成形、内部電極印刷、シート積層等から成る複雑な工程による製造プロセスであった。従って、実装工程中での層間剥離等の不具合の発生も起こり易いと言う問題があった。
【０００５】
また、最近の高速インターフェイスでは、高速化を実現するために、ＩＣ自体の構造がＥＳＤに対して脆弱になってきている。この為、高速伝送系ＩＣにおいて、ＥＳＤ対策の要求が高まってきており、ＥＳＤ対策部品の搭載が進んでいる。しかし、高速伝送系ＩＣにおいては、周波数が高くなることによりＥＳＤ対策部品のより静電容量の低いものが求められており、ＥＳＤ対策部品の静電容量が大きいと、信号品位に問題を生じ、最悪の場合は通信負荷となる恐れがあった。
【０００６】
また、特許文献２に開示されたサージ吸収素子の構造は、放電電極間の微小間隙を密閉するキャップを必要とし、このキャップの取り付けが難しく、構造が複雑でコストも掛かるものである。
【０００７】
この発明は、上記従来の技術に鑑みて成されたもので、簡単な構成で、基板上の厚膜素子として製造することができ、より低静電容量化が可能であり、機械的強度及び放熱特性が良好で、衝撃における影響が小さく、薄型・軽量化にも寄与する保護素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、絶縁基板上に僅かの放電ギャップを空けて端面が対向した一対の電極パターンを備え、この放電ギャップ間に、ＺｎＯを主成分とし炭化珪素を含む機能膜が設けられ、前記一対の電極パターン間に一定電圧以上の過渡電圧が印加された場合は、前記放電ギャップ間で通電するように形成された保護素子である。
【０００９】
またこの発明は、絶縁基板上にＺｎＯを主成分とし炭化珪素を含む機能膜が形成され、この機能膜の上に僅かの放電ギャップを空けて端面が対向した一対の電極パターンを備え、この放電ギャップ間にギャップ間保護材が設けられ、前記一対の電極パターン間に一定電圧以上の過渡電圧が印加された場合は、前記放電ギャップ間で通電するように形成された保護素子である。
【００１０】
前記放電ギャップは１０μｍ〜５０μｍの幅であり、前記機能膜は厚みが５μｍ〜３５μｍで、ＺｎＯを主成分とするとともに、Ｍｎ・Ｃｏ・Ｂｉ・Ｓｂのうちの何れかの副成分或いは希土類元素を含み、この組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物からなるものである。
【００１１】
またこの発明は、絶縁基板上に厚膜構造の導電体パターンを形成し、その後この導電体パターンに微小な幅の放電ギャップを設けて、一対の電極パターンとして形成し、前記放電ギャップを覆う様にして、ＺｎＯを主成分とし炭化珪素を添加混合した機能膜を形成する保護素子の製造方法である。
【００１２】
またこの発明は、絶縁基板上にＺｎＯを主成分とし炭化珪素を添加混合した機能膜を形成し、その上に厚膜構造の導電体パターンを形成し、その後この導電体パターンに微小な幅の放電ギャップを設けて、一対の電極パターンとして形成し、前記放電ギャップを覆う様にしてギャップ間保護材を設ける保護素子の製造方法である。
【００１３】
さらに、前記機能膜は、ＺｎＯを主成分とするとともに、Ｍｎ・Ｃｏ・Ｂｉ・Ｓｂのうちの何れかの副成分或いは希土類元素を含み、この組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物を形成し、これを粉末にして、さらにペースト状にし、このペーストをスクリーン印刷して前記機能膜を形成する保護素子の製造方法である。
【発明の効果】
【００１４】
この発明の保護素子とその製造方法は、厚膜構造の保護素子により、その静電容量をセラミック焼結体よりも大幅に低くすることが出来るものである。特にこの発明の保護素子の、いわゆるマイクロギャップ構造により、例えば静電容量が０．２ｐＦで放電開始電圧が４００Ｖ以下のＥＳＤ保護素子の作成が可能となるものである。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の実施の形態について説明する。図１、図２は、この発明の第一実施形態の保護素子１０を示す。この保護素子１０は、表面実装型のチップ型素子であって、ＺｎＯを主成分とし、炭化珪素を含む組成物粉末のペーストから形成されたＥＳＤ保護のための機能膜１２が、絶縁基板１４上の一対の電極パターン１６，１８上に形成されている。一対の電極パターン１６，１８は、その対向する端面同士が、１０μｍ〜５０μｍの間隔を開けて対向し、放電ギャップ１９を形成して設けられている。
【００１６】
一対の電極パターン１６，１８上の機能膜１２は、放電ギャップ１９を埋めて印刷形成されたもので、電極パターン１６，１８間に一定電圧以上の過渡電圧が印加された場合は、
放電ギャップ１９間で通電する。
【００１７】
機能膜１２は、ＺｎＯを主成分とした組成物粉末にＭｎ・Ｃｏ・Ｂｉ・Ｓｂ、或いは希土類元素を含む組成物から成り、この組成物の粉末１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％含む組成物からなる。組成物として添加されたガラスフリットは、放電特性が得られる副成分としてＢｉを添加する組成においては、Ｂｉ−Ｂ系からなるフリット成分を添加する。一方、希土類元素Ｐｒからなる組成においては、Ｓｉ−Ｂ系からなるフリット成分を添加する。機能膜１２は、前記各々の場合で、０．５ｗｔ％〜５ｗｔ％の割合でフリット成分を添加したペースト状組成物から形成される。
【００１８】
さらに、機能膜１２と、電極パターン１６，１８の中央部を覆うように、ガラス及び樹脂から成る保護被覆２０が設けられている。また、絶縁基板１４の端面には、電極パターン１６，１８の端部と接するようにして、各々Ａｇペースト等による端面電極２２が形成されている。
【００１９】
次に、この実施形態の保護素子１０の製造方法について説明する。まず、機能膜１２となる、ＺｎＯを主成分とし炭化珪素を含む組成物粉末のペーストを形成する。機能膜１２に用いる材料としては、純度９９．９％のＺｎＯに、副成分として、Ｐｒ（或いはＢｉ）、Ｃｏ、Ｍｎ、Ｓｂ、Ｔｉ、Ｌａ、Ｋ、Ａｌ、Ｓｉ、Ｎｉ、Ｃａ、Ｂａの酸化物を混合し、９００℃〜１２００℃で、１〜３時間仮焼きする。次に、この仮焼した粉を、ボールミル等の粉砕設備により微粉砕し、後述する厚膜ペースト用の組成物粉末とする。
【００２０】
次に、上記厚膜ペースト用の組成物１００ｗｔ％に対し、炭化珪素を１０ｗｔ％〜４０ｗｔ％及び、アンカー作用としてのガラスフリットを５ｗｔ％添加・混合する。その後、溶剤・ビヒクル・分散剤の有機成分と馴染ませ、混合・混錬して、機能膜１２用の厚膜ペーストとする。
【００２１】
次に、Ａｇ−Ｐｄ等の導体ペーストを用い、絶縁基板１４を多数個取りする大型基板上に、スクリーン印刷にて電極パターン１６，１８用の導電体パターンを形成する。その後、レーザートリミング、エッチング、或いはダイシング加工等により、導電体パターンに放電ギャップ１９を形成して分離し、一対の電極パターン１６，１８にする。放電ギャップ１９の幅は、１０〜５０μｍである。そして、この電極パターン１６，１８上に、機能膜１２の厚膜ペーストをスクリーン印刷し、機能膜１２を形成する。この機能膜１２の厚みは５〜３５μｍとし、必要とする厚みに応じて機能膜のペーストの印刷を繰り返して積層する。この後、保護素子１０の表面の機能膜１２及び電極パターン１６，１８の一部を覆うとともに、両端部の電極端子部を露出した状態で、ガラス及び樹脂から成る保護被覆２０を形成する。
【００２２】
続いて、大型基板の横分割溝を用いて、横並びに機能素子が連結したブロック単位で分割する。そして、前記分割工程により分離したブロックの分断面、即ち素子両端面に、端面電極２２用の導電ペーストを塗布し定着させ、絶縁基板１４上の電極パターン１６，１８の露出端部から絶縁基板１４の端面、及び絶縁基板１４裏面の一部を覆う様に端面電極２２を形成する。このときの端面電極２２は、Ａｇペースト或いは、樹脂硬化型Ａｇペースト等を用いる。
【００２３】
最後に、上記分割工程で１次分割したブロックを更に、各素子の個片毎に分割し、端面電極２２の表面に、ニッケルめっき処理を行い、更に半田めっき或いは錫めっきを施して、チップ型の保護素子を完成させる。
【００２４】
この実施形態の静電気保護素子とその製造方法は、上記組成物による機能膜１２の材料のペースト化により、スクリーン印刷による機能膜を形成することができ、厚膜スクリーン印刷法により比較的薄い機能膜１２を形成することができる。これにより、絶縁抵抗、静電容量、及び放電開始電圧を測定したところ、絶縁抵抗はＴ（テラ）Ω台、放電開始電圧は４００Ｖ以下であり、静電容量は０．２ｐＦの低い値が得られた。従って、この実施形態の保護素子１０は、高速通信機器等における、高周波回路での静電対策部品に適する。
【００２５】
次に、この発明の第二実施形態の保護素子３０について、図３、図４を基にして説明する。この保護素子３０は、ここで、上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態の保護素子３０は、絶縁基板１４を多数個取りする大型基板上に、まず機能膜１２をスクリーン印刷にて所定形状に形成したものである。機能膜１２の厚みは、５〜３５μｍとし、必要とする厚みに応じて機能膜１２のペーストの印刷を繰り返す。
【００２６】
次に、形成した機能膜１２を覆う様に、Ａｇ−Ｐｄ等の導体ペーストを用い、絶縁基板１４上に、スクリーン印刷にて電極パターン１６，１８用の導電体パターンを形成する。その後、レーザートリミング、エッチング、或いはダイシング加工等により、放電ギャップ１９を形成し、導電体パターンを分離して、一対の電極パターン１６，１８を形成する。放電ギャップ１９の幅は、１０〜５０μｍである。さらに、放電ギャップ１９の間及び覆う様にして、Ｓｉ樹脂、ガラス、ＺｎＯ系セラミック等のギャップ間保護材３２を塗布して固める。この後、上記実施形態と同様に、大型基板の分割及び端面電極２２の形成等を行う。
【００２７】
この実施形態の保護素子３０によっても、上記実施形態と同様の効果を得ることができる。
【００２８】
なお、この発明の保護素子は上記実施形態に限定されるものではなく、機能膜の厚さや電極パターンの形状、放電ギャップの幅や形状は適宜設定し得るものである。
【図面の簡単な説明】
【００２９】
【図１】この発明の第一実施形態の保護素子の縦断面図である。
【図２】この発明の第一実施形態の保護素子の保護被覆を形成する前の斜視図である。
【図３】この発明の第二実施形態の保護素子の縦断面図である。
【図４】この発明の第二実施形態の保護素子の保護被覆を形成する前の斜視図である。
【符号の説明】
【００３０】
１０  保護素子
１２  機能膜
１４  絶縁基板
１６，１８  電極パターン
１９  放電ギャップ
２０  保護被覆
２２  端面電極
【図１】
2007266479.tif 000003
【図２】
2007266479.tif 000004
【図３】
2007266479.tif 000005
【図４】
2007266479.tif 000006