(57)【要約】      （修正有）【課題】汚染の問題を生じずに、同じＣＶＤチャンバ内で、真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する改良方法を提供する。【解決手段】真性アモルファスシリコン層の堆積に先立ち、誘電絶縁材料の層を堆積する第１の堆積操作により、同じＣＶＤチャンバ内で基板上に連続して堆積することにより行われる。ＴＦＴ基板上に堆積された絶縁材料は、その前に行われた基板への堆積プロセスによってチャンバ壁面に残留した残留ドーパントを覆うに充分な残留絶縁材料をチャンバ壁面に被覆させるような厚さをもつべきである。このことにより、同じＣＶＤチャンバ内で基板上に真性アモルファスシリコン層を堆積させる次の堆積プロセスに対してクリーンな環境を与える。【選択図】なし【特許請求の範囲】
【請求項１】
堆積方法であって：
化学気相堆積チャンバ内の基板上に真性シリコン層を堆積するステップと；
同一の化学気相堆積チャンバ内で、前記真性シリコン層上にドープシリコンを堆積するステップと；
を備える、前記方法。
【請求項２】
前記ドープシリコンは、リン、アンチモン、ヒ素、ホウ素から成る群から選択されるドーパントでドープされる、請求項１に記載の方法。
【請求項３】
前記真性シリコンは、真性アモルファスシリコンを備え、前記ドープシリコンは、ドープアモルファスシリコンを備える、請求項１に記載の方法。
【請求項４】
前記チャンバの圧力は、約１．２から約１．５トールである、請求項１に記載の方法。
【請求項５】
前記基板は、前記堆積中、約０．５インチから約２インチの距離だけ、電極から離間されている、請求項１に記載の方法。
【請求項６】
前記真性シリコンは、約２００ｎｍから約４００ｎｍの厚みまで堆積される、請求項１に記載の方法。
【請求項７】
前記ドープシリコンは、約４０ｎｍから６０ｎｍの厚みまで堆積される、請求項１に記載の方法。
【請求項８】
前記ドープシリコンを堆積するステップは、ガス入口マニホールドに印加される３００ワットのＲＦ電力を提供する工程を備える、請求項１に記載の方法。
【請求項９】
Ｈ２とＳｉＨ４を前記チャンバに提供するステップを更に備え、前記ＳｉＨ４に対するＨ２の比は、３を超える、請求項１に記載の方法。
【請求項１０】
堆積方法であって：
化学気相堆積チャンバ内の基板上に真性シリコン層を堆積するステップと；
同一の化学気相堆積チャンバ内で、前記真性シリコン層上にドープシリコンを堆積するステップとであって、前記ドープシリコンの堆積は、前記真性シリコンの堆積の直後に起こる、前記ステップと；
を備える、前記方法。
【請求項１１】
前記ドープシリコンは、リン、アンチモン、ヒ素、ホウ素から成る群から選択されるドーパントでドープされる、請求項１０に記載の方法。
【請求項１２】
前記真性シリコンは、真性アモルファスシリコンを備え、前記ドープシリコンは、ドープアモルファスシリコンを備える、請求項１０に記載の方法。
【請求項１３】
前記チャンバの圧力は、約１．２から約１．５トールである、請求項１０に記載の方法。
【請求項１４】
前記基板は、前記堆積中、約０．５インチから約２インチの距離だけ、電極から離間されている、請求項１０に記載の方法。
【請求項１５】
前記真性シリコンは、約２００ｎｍから約４００ｎｍの厚みまで堆積される、請求項１０に記載の方法。
【請求項１６】
前記ドープシリコンは、約４０ｎｍから６０ｎｍの厚みまで堆積される、請求項１０に記載の方法。
【請求項１７】
前記ドープシリコンを堆積するステップは、ガス入口マニホールドに印加される３００ワットのＲＦ電力を提供する工程を備える、請求項１０に記載の方法。
【請求項１８】
Ｈ２とＳｉＨ４を前記チャンバに提供するステップを更に備え、前記ＳｉＨ４に対するＨ２の比は、３を超える、請求項１０に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
[産業上の利用分野]
本発明は、化学気相堆積（ＣＶＤ）チャンバ内に配置された基板上に、真性の(intrinsic) アモルファスシリコン層及び少なくともドーパントを１種ドープしたアモルファスシリコン層を連続的に堆積する改良方法に関する。特に、本発明は、真性の(intrinsic)アモルファスシリコン層及び少なくともドーパントを１種ドープしたアモルファスシリコン層を、同じＣＶＤチャンバ内の薄膜トランジスタ(thin filmtransistor :TFT)基板上に堆積し、係る真性のアモルファスシリコン層を係るドーパントにより汚染しない改良方法に関する。
【０００２】
[従来の技術]
プラズマ励起化学気相堆積法（ＰＥＣＶＤ）は、種々の基板に電子材料の層を堆積することによる半導体デバイスの製造に広く用いられる方法である。ＰＥＣＶＤプロセスでは、２枚一組の平行板電極を備えた真空堆積チャンバの中に基板が配置される。通常、基板は下側の電極でもあるサセプタ上に配置される。堆積チャンバ内には、上側の電極でもあるガス流入マニホールドを介して反応体ガス(reactant gas)が流入される。２枚の電極間には、高周波（ＲＦ）電圧が印加されるが、これら電極は、反応体ガスにプラズマを発生させるに充分なＲＦ出力を発生させる。プラズマは、反応体ガスを分解して、基板体の表面上に所望の物質の層を堆積させる。この第１の層の上に別の電子材料の別の層を堆積するには、堆積しようとする別の層の物質を含んだ反応体ガスを堆積チャンバに流入させればよい。各反応体ガスはプラズマに暴露されて、所望の材料の層を堆積させる。
【０００３】
近年、大型液晶セルがフラットパネルディスプレーに用いられるようになった。このタイプの液晶セルは、液晶材料の層を挟んだ２枚のガラス板を有している。ガラス基板は、基板上にコーティングされた導電性の膜を有し、少なくとも１つの基板がＩＴＯフィルム等のように透明である。基板は、出力源に接続されて、液晶材料の配向を変化させることができる。導電性膜を正確にパターン化することにより、液晶セルの様々なエリアを利用することが可能である。最近では、液晶セルの別々のエリアに非常に高速でアドレスする目的で、薄膜トランジスタが用いられるようになった。このような液晶セルは、ＴＶやコンピュータモニタ等のアクティブマトリックスディスプレイに有用である。
【０００４】
液晶セルの解像度に対する要求が増しており、画素と呼ばれる液晶セルの多数のエリアにアドレスすることが望ましい。近年のディスプレイパネルには、１，０００，０００以上の画素を入れることが可能である。各画素を個別にアドレスしスイッチ状態にしたまま、他の画素へのアドレスを可能にするためには、少なくとも同じ数のトランジスタをガラス板上に形成する必要がある。
【０００５】
薄膜トランジスタデバイスには大きく２つのタイプが用いられ、その１つは、バックチャンネルエッチ型(backchannel etched ;BCE)薄膜トランジスタである。ＢＣＥ ＴＦＴの処理において多用されるＣＶＤプロセスは、３層を連続的に堆積するプロセスである；この３層とは、典型的にはゲート窒化珪素の絶縁層、ゲート酸化珪素の絶縁層又はこれら２つの絶縁層の上に、真性の（アンドープの）アモルファスシリコン（ｉ−ａ−Ｓｉ）層、そしてこの上にリンをドープしたアモルファスシリコン（ｎ+−ａ−Ｓｉ）の薄い層であり、これらを別々の３つのＣＶＤチャンバで堆積する。ドープしたアモルファスシリコン層は約４０〜６０ｎｍの厚みでよいのだが、連続プロセスで真性アモルファスシリコン膜を汚染する残留リンをチャンバ内に残さないために、従来技術では別のプロセスチャンバで堆積しなければならなかった。
【０００６】
ドープしたアモルファスシリコン層の堆積のステップは、アモルファスシリコンベースのＴＦＴの堆積プロセス全ての中でも重要なステップである。真性アモルファスシリコン層の頂面上にドープアモルファスシリコン層を堆積することにより、真性アモルファスシリコンと続いて堆積されるメタル層との間の電気的接触を改善する。この真性アモルファスシリコン層とメタル層との間薄いドープアモルファスシリコン層を堆積することにより、真性アモルファスシリコン層とメタル層との間にオーミック接続を形成せしめる。
【０００７】
[発明が解決しようとする課題]
真性アモルファスシリコン層とドープアモルファスシリコン層とを単一のＣＶＤチャンバのみで堆積すれば、ドーパントガスや微粒子、即ち、リン、アンチモン、ヒ素やホウ素の微粒子がチャンバ内に残されてチャンバ壁を覆った場合にこれらは汚染物になる。次のＴＦＴ基板の堆積プロセスが行われた時に、チャンバ壁に残された残留ドーパントは不純物として真性アモルファスシリコン層を汚染する。このような汚染により、薄膜トランジスタデバイスに欠陥が生じ使用できなくなる。
【０００８】
その結果、従来のＰＥＣＶＤプロセス薄膜トランジスタの製造に用いて、真性アモルファスシリコン層とドープアモルファスシリコン層との堆積を連続して行う場合、ドープアモルファスシリコン層の堆積プロセスは、アンドープアモルファスシリコン層の堆積プロセスとは別のＣＶＤチャンバで行う必要がある。ガラス基板はそのサイズも重量も大きく、例えばサイズが約３６０ｘ４６５ｘ１．１ｍｍにもなるため、ガラス基板上への薄膜の堆積には一般に大きな反応チャンバを要し、反応チャンバから、次に行われる薄膜の堆積のための別の反応チャンバへの移動のために、大きく且つしばしば動作の遅い移送装置が必要となる。この基板の移送操作は、貴重な処理時間を消費し、系のスループットを低減してしまう。一般に、移送操作は基板温度の低下を伴い、従って、この移送操作の後に、基板を再び堆積の温度まで加熱しなければならず、この時間が更に、堆積に要する時間に付加される。更に、別のチャンバへの移送の際に、堆積された膜が汚染される恐れが必ず存在する。
【０００９】
従って、本発明の目的は、真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する、高スループットの方法を提供することにある。
【００１０】
本発明の他の目的は、真性アモルファスシリコン層の汚染の問題を生じずに、同じＣＶＤチャンバ内で、真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する改良方法を提供することにある。
【００１１】
[課題を解決するための手段]
本発明に従えば、真性アモルファスシリコン層の汚染の問題を生じずに、同じＣＶＤチャンバ内で、真性アモルファスシリコン層とドープアモルファスシリコン層とは連続して基板上へ堆積される。
【００１２】
好適な具体例では、真性アモルファスシリコン層の堆積に先立ち、誘電絶縁材料の層を堆積する第１の堆積操作により、真性アモルファスシリコン層とドープアモルファスシリコン層とは、同じＣＶＤチャンバ内で基板上に連続して堆積される。ＴＦＴ基板上に堆積された絶縁材料は、その前に行われた基板への堆積プロセスによってチャンバ壁面に残留した残留ドーパントを実質的に全て覆うに充分な残留絶縁材料をチャンバ壁面に被覆させるような最低限の厚さをもつ必要がある。このことにより、同じＣＶＤチャンバ内で基板上に真性アモルファスシリコン層を堆積させる次の堆積プロセスに対してクリーンな環境を与えるに有効である。そして、このプロセスを繰り返して別の基板を処理することもできる。
【００１３】
このチャンバ内で基板１〜１０枚に堆積操作を行った後には、チャンバ内部のインシチュウ(in-situ)プラズマクリーニングプロセスを行ってもよい。プラズマクリーニングプロセスは、チャンバ壁面から絶縁材料とドーパントとを全て除去するに有効である。このインシチュウクリーニングの頻度は、各堆積プロセスにおいて決められるべき多くのプロセスパラメータに依存する。
【００１４】
[実施例]
本発明は、チャンバ壁面の残留ドーパントによる真性アモルファスシリコン層の汚染の問題を生じずに、同じＣＶＤチャンバ内で、真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する改良方法を開示する。
【００１５】
先ず、図１には、本発明に従った方法の実施が可能なプラズマ励起ＣＶＤ装置１０の模式的な断面図が示される。この装置は、ターナーらによる米国特許出願通し番号０８／０１０６８３番（１９９３年１月２８日提出）に開示されている。堆積チャンバ１２は、上面１４へ通じる開口と、該開口内の第１の電極ないしガス流入マニホールド１６とを包含する。もしくは、上面１４は、電極１６と一体であり、その内部表面に隣接していてもよい。チャンバ１２内部には、板状で第１の電極１６と平行な位置にまで伸びたサセプタ１８がある。サセプタ１８は、代表的にはアルミニウム製であり、酸化アルミニウムの層で被覆される。サセプタ１８は大地に接続されて、第２の電極として作用する。サセプタ１８は、シャフト２０の一端に設置され、シャフト２０は垂直方向に堆積チャンバ１２の底壁面２２を越えて伸びている。シャフト２０は垂直方向に可動であり、サセプタ１８が第１の電極１６に対して接近及び分離する垂直方向への動きを可能にする。リフトオフ板２４は、サセプタ１８と知積チャンバ１２の底壁面２２との間でサセプタ１８と実質的に平行になるように、水平方向に伸び、且つ垂直方向に対して可動である。リフトオフピン２６は、リフトオフ板２４から垂直上向きに突出している。リフトオフピン２６は、サセプタ１８のリフト口２８を通って伸びることができる位置にあり、サセプタ１８の厚さよりも少しだけ長い長さを有する。図にはリフトピン２６は２つしか示されないが、リフトオフ板２４の周囲にわたって更に多数のリフトピン２６があってもよい。ガス流出口３０は、堆積チャンバ１２の側壁面を突き抜けて伸び、堆積チャンバ１２の排気手段（図示されず）に接続される。ガス流入パイプ４２は、堆積チャンバ１２の第１の電極ないしガス流入マニホールド１６に伸び、ガススイッチネットワーク（図示されず）を介して種々のガスのソース（図示されず）に接続される。第１の電極１６は、ＲＦ出力ソース３６に接続される。通常は、基板をロードロックドア（図示されず）を介して堆積チャンバ１２内のサセプタ１８状に基板を運ぶための、並びに被覆が済んだ基板を堆積チャンバ１２から除去するための、移送パドル（図示されず）が具備される。
【００１６】
堆積装置１０を運転するにあたり、まず移送パドル（図示されず）により、基板３８が堆積チャンバ１２内にロードされて、サセプタ１８上に置かれる。基板３８は、サセプタ１８のリフト口２８を越えて広がる大きさである。通常用いられる薄膜トランジスタ基板のサイズは、約３６０ｍｍ〜４６５ｍｍである。サセプタ１８は、リフトオフピン２６がリフト口２８を越えて伸びないような状態になるようにシャフト２０を上向きに動かすことによって、リフトオフピン２６の上に位置し、サセプタ１８及び基板３８は第１の電極に比較的近い位置にある。基板表面とガス流入マニホールド１６との間の電極間距離ないし間隔は、約０．５〜約２インチ（約１２．７〜約５０．８ｍｍ）である。更に好適には、この電極の間隔は、約０．８〜約１．４インチ（約２０．３２〜約３５．５６ｍｍ）である。
【００１７】
本発明の堆積プロセスに先立ち、大きなガラス製のＴＦＴシートである基板３８は、周知のＴＦＴ技術により処理される。好適な具体例では、アルミニウムのパターン化されたメタルを含む最上層が堆積される。
【００１８】
本発明の堆積のプロセスの開始に際し、先ず、堆積チャンバ１２はガス流出口を介して排気される。そして、パターン化されたＴＦＴ基板がサセプタ１８の上の位置に置かれる。
【００１９】
現在いろいろなタイプの薄膜トランジスタが使用されている。これら薄膜トランジスタの多くは、ＴＦＴ基板上のパターン化ゲートメタルの上へゲート誘電層を堆積し、ゲート誘電層の頂面上に被覆されたアモルファスシリコン層を有することを要する。その後、アモルファスシリコン層の上にメタルが堆積されるが、このアモルファスシリコン層にはドープアモルファスシリコン層の薄い層も含まれてアモルファスシリコンとその上のメタルとの接触を改善してもよい。
【００２０】
窒化珪素ゲート誘電層は、ガラス基板上の薄膜トランジスタを形成するための絶縁層として有用であるために、高品質である必要がある。本発明では、高品質の窒化珪素膜は、この堆積操作において、ＣＶＤチャンバ内の圧力を約１．２〜約１．５トールに維持し、基板温度を約３００〜３５０℃に維持することで得られる。反応体ガスの流量は、反応体ガスのレベルを適正に維持するように制御される。好ましくは、前掲の基板サイズでは、シラン１００〜３００ｓｃｃｍ及びアンモニア５００〜１０００ｓｃｃｍを、キャリアガスとしての窒素１０００〜１００００ｓｃｃｍに対して用いて、窒化珪素膜を堆積させる。ゲート窒化珪素膜（又は、ゲート絶縁層）の好ましい厚さは、約５０〜１０００ｎｍである。
【００２１】
また、本発明のプロセスでは誘電絶縁層として、例えば酸化珪素、シリコンオキシナイトライドや、ＰＭＤＡ−ＯＤＡ、テフロン、ポリキノリン、ポリイミドやシロキサン等のポリマーベースの誘電材料等、他の誘電材料を用いてもよい。
【００２２】
図２は、３層のＣＶＤ処理のバックチャンネル型にエッチングされた薄膜トランジスタの拡大断面図である。アルミニウム等のパターン化メタル（図示させず）で被覆されたガラス製のＴＦＴ基板には、先ず、パッシベーションゲート誘電絶縁材料層５２が堆積されるが、これには、パッシベーション窒化珪素、ゲート酸化珪素、又はゲート酸化珪素とゲート窒化珪素との複合層等がある。そして、ゲート絶縁層の上には、真性ないしアンドープアモルファスシリコン層５４が、約２００〜約４００ｎｍの厚さで堆積される。次の堆積プロセスでは、約４０〜６０ｎｍの厚さのドープアモルファスシリコン層５６が、真性アモルファスシリコン層５４の上に堆積される。使用したドーパントは、リンである。しかし、アンチモン、ヒ素又はホウ素等他のドーパント成分も、本発明において有用である。
【００２３】
代表的な堆積プロセス及びその処理条件を、次の表１〜表３に示す。
【００２４】
【表１】
2007134706.tif 000002
【００２５】
【表２】
2007134706.tif 000003
【００２６】
【表３】
2007134706.tif 000004
【００２７】
本発明では、ゲート窒化珪素層、真性アモルファスシリコン層及びドープアモルファスシリコン層の３層全ての堆積を、１つのＣＶＤプロセスチャンバ内で堆積させることができる。コンパクトなＣＶＤチャンバシステムは、チャンバ内のガスの変更及び安定化が早くでき、また、プロセスチャンバ壁面の面積が小さいため、絶縁材の堆積プロセスにおいて壁面に堆積したドープアモルファスシリコンを効率良く覆うことが可能となるため、コンパクトなＣＶＤチャンバシステム内で実施すれば非常に有用である。従って、その後の真性アモルファスシリコンの堆積プロセスにおいて残留ドーパントは覆われたままの状態であるため、真性アモルファスシリコン層はほとんど汚染されない。プロセスチャンバのインシチュウプラズマクリーニングは、壁面の堆積物の全蓄積量を低減させるように頻繁なチャンバクリーニングを可能にする能力がある。このことにより、厚く蓄積したことから生じた壁面からの膜の剥離による残留物汚染は排除される。
【００２８】
また、本発明のシングルチャンバシステムは、システムの信頼性に対して別の利点を与える。従来のシステムでは、ドープアモルファスシリコンの堆積にはただ１つのチャンバのみが使用され、別の層の堆積には２つ以上のチャンバが用いられている。仮に、ドープアモルファスシリコンチャンバがメンテナンス等何らかの理由で使用不能になった場合、堆積システム全体が使用不能になる。本発明の１チャンバシステムを用いれば、各チャンバは独立して稼働し、従って非常に大きなシステムの信頼性が与えられる。
【００２９】
シングルチャンバＣＶＤプロセスの有効性を確かめるため、一連の試験が実施された。ドーパントによる汚染を測定するには、真性アモルファスシリコンの電気伝導率が良い指標である。ドープアモルファスシリコンの代表的な電気伝導率は、１０-2（ｏｈｍ−ｃｍ）-1のオーダーであり、真性アモルファスシリコンでは、１０-10 （ｏｈｍ−ｃｍ）-1のオーダーである。
【００３０】
（実施例）表４に示されるサンプルＮｏ．１の結果は、リンを含まない膜をリファレンスとして用いるために、リンを含まないチャンバ内でサンプル上に堆積操作を行い得られたものである。その他のサンプルは、ドープアモルファスシリコン膜が頻繁に処理されたチャンバ内で堆積された。これらのサンプルは、以下の処理ステップで作製された：１）チャンバのインシチュウプラズマクリーニング２）５０ｎｍのアモルファスシリコンの堆積３）所定の厚さでゲート窒化珪素を堆積、Ｎｏ．２では成長させず４）同じチャンバに導入された別の新しい基板上に真性アモルファスシリコンを１００ｎｍ堆積５）真性アモルファスシリコン膜の電気伝導率を測定。
【００３１】
【表４】
2007134706.tif 000005
【００３２】
表４からわかるように、ゲート窒化珪素のバリア層としての有効性は、厚さが２００ｎｍ（サンプル３）から４００ｎｍ（サンプル４）の間で生じている。ゲート窒化珪素層がバリア層として機能するに充分ないし最小の厚さは、約２００ｎｍであることがわかった。２００ｎｍ以上の厚さでは、有効度は更に大きくなる。
【００３３】
ゲート窒化珪素層として厚さ２００ｎｍ未満の層が用いられる場合、まずＣＶＤチャンバのシーズニングプロセスを行ってもよい。このプロセスでは、チャンバ内に基板が無い状態で、電極間にある絶縁材料のための反応体ガスにプラズマを発生させ、チャンバ壁面を絶縁材料で実質的に覆う。その後、基板をチャンバ内に導入し、３層のアモルファスシリコン堆積プロセスを実施する。
【００３４】
本発明は、例示された手法について説明を行ってきたが、ここで用いられた用語は、説明の語と同種のものを意図しており、限定を意図するものではない。
【００３５】
更に、本発明は好適な具体例に関して説明されたきたが、ここでの教示内容を当業者が直ちに本発明の変形に応用するであろうことが理解されよう。例えば、ゲート窒化珪素の代りに他の誘電材料を用いてもよく、また、リンの代りに他のドーパントを用いてもよい。
【００３６】
[発明の効果]
以上説明したように、本発明のシングルチャンバＣＶＤプロセスは、真性アモルファスシリコン層の汚染の問題を生じずに、同じＣＶＤチャンバ内で、真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する改良方法を提供する。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施に用いられたプラズマ励起ＣＶＤチャンバの断面図である。
【図２】ＣＶＤ処理された３層構造のバックチャンネルエッチ型薄膜トランジスタの拡大断面図である。
【符号の説明】
【００３８】
１０…プラズマ励起ＣＶＤ装置、１２…堆積チャンバ、１４…上面、１６…第１の電極ないしガス流入マニホールド、１８…サセプタ、２０…シャフト、２２…底壁面、２４…リフトオフ板、２６…リフトオフピン、２８…リフト口、３０…ガス流出口、３２…側壁面、３６…ＲＦ出力ソース、３８…基板、４２…ガス流入パイプ、５０…ＴＦＴ基板、５２…パッシベーションゲート誘電絶縁材料層、５４…真性アモルファスシリコン、５６…ドープアモルファスシリコン。
【図１】
2007134706.tif 000006
【図２】
2007134706.tif 000007