(57)【要約】【課題】  セラミック電子部品の製造において、端子電極を印刷により形成する際のにじみを十分に抑制すること。【解決手段】  積層セラミックチップコンデンサ１の製造方法は、コンデンサ本体７の面１３ａ，１３ｂを研磨して、表面粗さを０．０８μｍ以上とする研磨工程と、面１３ａ，１３ｂの複数箇所に導電ペーストを印刷する印刷工程と、導電ペーストを焼成させて面１３ａ，１３ｂに複数の端子電極１５を得るペースト焼成工程と、を備えている。【選択図】  図１
2007053209.tif 000002
【特許請求の範囲】
【請求項１】
電子部品本体における一部の領域を研磨して、その研磨面の表面粗さを０．０８μｍ以上とする研磨工程と、
前記研磨面の複数箇所に導電ペーストを印刷する印刷工程と、
前記導電ペーストを焼成させて前記研磨面に複数の端子電極を得るペースト焼成工程と、を備えたことを特徴とするセラミック電子部品の製造方法。
【請求項２】
前記ペースト焼成工程の後、各前記端子電極にメッキを施すメッキ工程を更に備えたことを特徴とする請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記研磨工程は、ラップ研磨によって前記電子部品本体における一部の前記領域を研磨することを特徴とする請求項１又は２に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法に関するものである。
【背景技術】
【０００２】
従来のセラミック電子部品として、例えば、下記特許文献１に開示された積層セラミックチップコンデンサが知られている。このコンデンサは、コンデンサ本体とその表面の一部領域に設けられた複数の端子電極とを有しており、この複数の端子電極は、短絡しないように互いに離れて配置されている。このような複数の端子電極を得る方法として、導電ペーストを電子部品本体の表面に印刷し、焼成させる方法が知られている。ここで、導電ペーストは通常、溶剤を含んでおり、そのため、印刷直後は、印刷位置からわずかに広がる、いわゆる「にじみ」が生じることが知られている。このにじみは、導電ペースト間の間隔を狭めるため、隣接する導電ペーストが接触するおそれがある。その結果、端子電極が短絡したコンデンサが得られることになり、歩留まりの低下につながるおそれがあった。
【０００３】
そこで、従来より、このようなにじみを十分に抑制すべく、多くの端子電極形成方法が提案されている（例えば、特許文献２，３参照。）。特許文献２には、導電ペーストのチキソ比及び粘度を規定することによりにじみを抑制する方法が提案されており、特許文献３には、スクリーン印刷板を特定の構成にすることでにじみを抑制する方法が提案されている。
【特許文献１】特開２００１−１８９２３４号公報
【特許文献２】特開２００４−１１４１４２号公報
【特許文献３】特開２００２−１６０４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記何れの方法も、にじみを効果的に抑制するまでには至っておらず、にじみを十部に抑制できる方法が望まれていた。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、導電ペーストを印刷したときのにじみを十分に抑制することができるセラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは、上記目的を達成すべく、導電ペーストや印刷板とは違う観点で鋭意検討を重ね、電子部品本体表面の表面粗さを特定の範囲にすることで、上記目的を効果的に達成し得ることを見出し、本発明を完成するに至った。
【０００７】
すなわち、本発明に係るセラミック電子部品の製造方法は、電子部品本体における一部の領域を研磨して、その研磨面の表面粗さを０．０８μｍ以上とする研磨工程と、研磨面の複数箇所に導電ペーストを印刷する印刷工程と、導電ペーストを焼成させて研磨面に複数の端子電極を得るペースト焼成工程と、を備えたことを特徴とする。
【０００８】
この製造方法によれば、導電ペーストを印刷する印刷工程の前に、導電ペーストが印刷される領域を研磨することで表面粗さを０．０８μｍ以上とし、印刷の際のにじみを抑制することができる。ここで、上記の表面粗さとは、ＪＩＳＢ０６０１：２００１の算術平均粗さＲａを言うものとする。
【０００９】
また、本発明に係るセラミック電子部品の製造方法は、ペースト焼成工程の後、各端子電極にメッキを施すメッキ工程を更に備えてもよい。各端子電極にメッキを施す際、隣接する端子電極のメッキ部分同士がくっつくことによる短絡発生のおそれがあるので、にじみを抑制する必要性が特に高く、前述の製造方法を好適に適用することができる。
【００１０】
また、研磨工程は、ラップ研磨によって電子部品本体における一部の領域を研磨すると好適である。
【発明の効果】
【００１１】
本発明のセラミック電子部品の製造方法によれば、端子電極を印刷により形成する際のにじみを十分に抑制することができる。
【発明を実施するための最良の形態】
【００１２】
まず、本発明に係るセラミック電子部品の製造方法の実施形態の説明に先立って、図面を参照しつつ、この製造方法によって製造されるセラミック電子部品について説明する。図１及び図２に示すように、積層セラミックチップコンデンサ（セラミック電子部品）１は、チタン酸バリウムを主成分とする誘電体層３と、ニッケル系の金属を主成分とする内部電極５とが交互に複数積層されてなる直方体状のコンデンサ本体（電子部品本体）７を備えている。各内部電極５は、ニッケル系の金属を主成分とする各スルーホール電極１１に電気的に接続されており、このスルーホール電極１１は、誘電体層３及び内部電極５の積層方向にコンデンサ本体７を貫通している。
【００１３】
そして、コンデンサ本体７において、積層方向に直交する面１３ａ及び面１３ｂには、島状に配列された複数の端子電極１５が形成されている。各スルーホール電極１１は、面１３ａ及び面１３ｂにおいて各端子電極１５にそれぞれ電気的に接続されている。この端子電極１５は、銅を主成分とし、面１３ａ及び面１３ｂ（以下、「電極配置面１３ａ，１３ｂ」）上に突起状に盛り上がるように形成されている。そして、端子電極１５にニッケルを主成分としたメッキと金又はスズを主成分としたメッキとが施されることで、メッキ部１７が形成されている。この端子電極１５を介して、各内部電極５と外部との電気的接続が図られ、コンデンサ１が機能することになる。
【００１４】
続いて、図３を参照し、本発明に係るセラミック電子部品の製造方法の実施形態として、上記コンデンサ１の製造方法について説明する。まず、スルーホールが形成され誘電体材料からなる複数のセラミックグリーンシート上に、内部電極５のパターンを印刷又はスパッタにより形成する。そして、これらのグリーンシートを積層してグリーン状の積層体を作製し、このグリーン状の積層体を一体焼成する。その後、導電ペーストをスルーホールに流し込みスルーホール電極１１を形成して、コンデンサ本体７を作製する（Ｓ３０２）。
【００１５】
次に、このコンデンサ本体７をラップ研磨装置にセットし、端子電極７が配置される電極配置面１３ａ及び電極配置面１３ｂのみを、例えばＡｌ２Ｏ３等を研磨剤としてラップ研磨することで規定の表面粗さとする（Ｓ３０４：研磨工程）。具体的には、電極配置面（研磨面）１３ａ，１３ｂの算術平均粗さＲａが、Ｒａ≧０．０８μｍになるように（好ましくはＲａ≧０．２５μｍになるように）研磨する。このように、ラップ研磨法を用いれば、電極配置面１３ａ及び電極配置面１３ｂを研磨することができるので、焼成後の表面うねりが平坦になり、印刷によって形成される電極の形状バラツキが小さくなる。
【００１６】
次に、コンデンサ本体７の電極配置面１３ａ，１３ｂに、スクリーン印刷により導電ペーストを印刷する（Ｓ３０６：印刷工程）。印刷後の導電ペーストは、電極配置面１３ａ，１３ｂに付着し、複数の突起状に盛り上がる。この導電ペーストは、電極配置面１３ａ，１３ｂから露出した各スルーホール電極１１に接触するように位置合わせされて印刷される。導電ペーストの材料としては、例えば、銅粉とエチルセルロース（バインダ）とターピネオール（溶剤）とを含む混合物を用いることができる。また、この導電ペーストの粘性率は、スクリーン印刷版の版抜けを良くするために、１０００Ｐａ・ｓ以下であることが好ましい。
【００１７】
その後、導電ペーストの溶剤を除去するために１００〜２００℃で乾燥させた後、約６００℃でバインダを分解させながらこの導電ペーストを焼成させ端子電極１５を形成する（Ｓ３０８：ペースト焼成工程）。更に、各端子電極１５上にニッケルおよび金の無電解メッキ処理を施してメッキ部１７を形成し（Ｓ３１０：メッキ工程）、積層セラミックチップコンデンサ１を完成させる。
【００１８】
上述したコンデンサ１の製造方法によれば、印刷工程の前に、電極配置面１３ａ，１３ｂを規定の表面粗さにしていることにより、印刷工程における導電ペーストのにじみを十分に抑制することができる。これにより、端子電極１５が狭い間隔で高密度に配列される場合にも、端子電極１５同士の間で短絡が発生する可能性が低くなるので、コンデンサ１の品質信頼性を向上することができる。
【００１９】
本発明は、上記した実施形態に限定されるものではない。例えば、上記実施形態では、本発明の製造方法を積層セラミックチップコンデンサ１に適用したが、これに限定されず、多層基板、コンデンサとインダクタの機能を併せ持つ複合電子部品等にも本発明が適用が可能である。また、銅やニッケル等の卑金属からなる端子電極を用いる場合には、メッキ部１７が必要であるが、端子電極としてはんだバンプを採用する場合には、メッキ工程は不要である。また、電極配置面１３ａ，１３ｂへの導電ペーストの印刷工程においては、スクリーン印刷に限らず、メタルマスクやプラスチックマスクを用いた印刷方法を採用することも可能である。
【００２０】
また、上記実施形態では、研磨工程においてラップ研磨法を用いたが、バレル研磨法を用いてコンデンサ本体７の表面全体を研磨することで、電極配置面１３ａ及び電極配置面１３ｂを含めた表面全体を規定の表面粗さとしてもよい。また、ここでは、化学研磨（ケミカルエッチング）、スパッタリング法等による研磨方法を用いることもできる。また、電極配置面１３ａ，１３ｂを高い表面粗さとする場合には、サンドブラスト法を用いることが好ましい。
【実施例１】
【００２１】
次に、本発明の内容を実施例を用いて具体的に説明するが、本発明がこれらの実施例によって限定されるものではない。
【００２２】
（実施例１）
まず、スルーホール電極１１の直径が５０μｍ、スルーホール電極１１のピッチが３００μｍになるようにコンデンサ本体を作製した。作製したコンデンサ本体の電極配置面１３ａ，１３ｂに対して、平均粒径２５μｍのＡｌ２Ｏ３を用いたサンドブラスト処理を行い、表面の算術平均粗さＲａを、Ｒａ＝０．６４μｍとした。その後、電極配置面１３ａ，１３ｂそれぞれに、直径２００μｍの円形の平面形状を有する端子電極１５を、スクリーン製版を用いて約１００個ずつスクリーン印刷した。用いたスクリーン製版は、導電ペーストの通過部がステンレスメッシュからなり、非通過部がエマルジョン乳剤からなるものであり、印刷方法は次の通りである。スクリーン製版と電極配置面１３ａ，１３ｂとの位置合わせを行い、導電ペーストを充填した製版を、ポリウレタン製のスキージで一度掻き取った。このとき、印圧は５０ｋＰａ、掻き取り速度１００ｍｍ／ｓとした。また、用いた導電ペーストは、銅粉とエチルセルロースとターピネオールとを含む混合物で、粘性率は２００Ｐａ・ｓであった。その後、端子電極１５の乾燥及び焼成を経て、端子電極１５を完成させコンデンサのサンプルを得た。なお、図４に示すように、スルーホール電極１１のピッチが３００μｍ、端子電極１５の直径が直径２００μｍであることから、端子電極１５のピッチは３００μｍであり、隣接する端子電極１５間の距離は１００μｍである。
【００２３】
得られたコンデンサのサンプルについて、光学顕微鏡を用い、端子電極１５のにじみ量ｚを１０箇所について測定し、図５のグラフにプロットした。図中の「○」、「□」、「×」等は、ぞれぞれ、算術平均粗さの電極配置面におけるにじみ量ｚを示している。ここでは、図４に示すように、端子電極１５の周囲のにじみ部２１をすべて囲む仮想円Ｃ１を想定し、仮想円Ｃ１の半径ｒ１から端子電極１５の半径ｒ２（ここでは１００μｍ）を引いた値をにじみ量ｚと定義した。
【００２４】
（実施例２）
印刷工程前における電極配置面１３ａ，１３ｂの処理として、粒径１１．５μｍのＡｌ２Ｏ３を用いたラップ研磨を行い、処理後の電極配置面１３ａ，１３ｂの算術平均粗さＲａをＲａ＝０．２５μｍとしたこと以外は実施例１と同様にしてコンデンサのサンプルを作製した。そして作製したコンデンサのサンプルについて、実施例１と同様にして端子電極のにじみ量ｚを測定した。
【００２５】
（実施例３）
印刷工程前における電極配置面１３ａ，１３ｂの処理として、粒径１〜２μｍのメディアボールを使用したバレル研磨を行い、処理後の電極配置面１３ａ，１３ｂの算術平均粗さＲａをＲａ＝０．０８μｍとしたこと以外は実施例１と同様にしてコンデンサのサンプルを作製した。そして作製したコンデンサのサンプルについて、実施例１と同様にして端子電極のにじみ量ｚを測定した。なお、この場合、電極配置面１３ａ，１３ｂを含めコンデンサ本体７の表面全体が研磨された。
【００２６】
（比較例１）
印刷工程前における電極配置面１３ａ，１３ｂの処理として、粒径１μｍのダイヤモンドペーストを使用したラップ研磨を行い、処理後の電極配置面１３ａ，１３ｂの算術平均粗さＲａをＲａ＝０．０２μｍとしたこと以外は実施例１と同様にしてコンデンサのサンプルを作製した。そして作製したコンデンサのサンプルについて、実施例１と同様にして端子電極のにじみ量ｚを測定した。
【００２７】
（評価）
上記の実施例１〜３及び比較例１のにじみ量測定結果に基づき、電極配置面１３ａ，１３ｂの算術平均粗さＲａとにじみ量ｚとの関係を図５のグラフに示した。このグラフによれば、電極配置面１３ａ，１３ｂのＲａが０．０８μｍよりも小さくなれば、にじみ量ｚが極端に増加してしまうことが分かった。
【００２８】
また、上記の実施例１〜３及び比較例１において、端子電極１５間の短絡を防止するためには、端子電極１５の印刷による形状のばらつき分とにじみ量ｚとを合わせて、端子電極１５同士の距離１００μｍ（図４参照）の半分以下、すなわち５０μｍ以下にしなければならない。ここで、直径２００μｍで印刷された端子電極１５の形状には、少なくとも２０μｍのばらつきが生じるので、十分な短絡抑制のためには、にじみ量ｚを２０μｍ未満とすることが好ましい。そして、図５によれば、Ｒａが０．０８μｍ以上であれば、にじみ量ｚは２０μｍ未満となるので、短絡を十分に抑制できることが分かった。また、Ｒａが０．２５μｍ以上であれば、にじみ量ｚは更に減少して１０μｍ未満となり、短絡を更に抑制できることが分かった。
【００２９】
また、端子電極１５上にメッキ部１７を形成する場合、メッキ部１７同士がくっつく場合があり、短絡のおそれが更に大きくなる。これを考慮し、隣接するメッキ部１７間での短絡を抑制するためには、にじみ量ｚを１０μｍ未満とすることが好ましく、図５からＲａを０．２５μｍ以上にすることが好ましいことが分かった。
【００３０】
ここで、図６に示すように、隣接する端子電極１５同士において、電極配置面１３ａ，１３ｂからの電極の高さの半分の高さにおける電極同士の間隔ｐを「半値間距離」と定義する。このとき、半値間距離ｐの最小値が４０〜２２０μｍであるセラミック電子部品に対して上述の製造方法が適用されれば、にじみ量ｚを２０μｍ未満とすることができるので、高密度に端子電極が配置されたこのようなセラミック電子部品において、端子電極の短絡が十分に抑制される。
【図面の簡単な説明】
【００３１】
【図１】本発明に係るセラミック電子部品の製造方法を適用した積層セラミックチップコンデンサの一例を示す斜視図である。
【図２】図１に示す積層セラミックチップコンデンサの断面図である。
【図３】図１に示す積層セラミックチップコンデンサの製造方法を示すフロー図である。
【図４】電極配置面上で隣接する端子電極を示す平面図である。
【図５】電極配置面のＲａと端子電極におけるにじみ量ｚとの関係を示すグラフである。
【図６】電極配置面上に配列された端子電極の側面図である。
【符号の説明】
【００３２】
１…積層セラミックチップコンデンサ（セラミック電子部品）、７…コンデンサ本体（電子部品本体）、１３ａ，１３ｂ…電極配置面（研磨面）、１５…端子電極、１７…メッキ部。
【図１】
2007053209.tif 000003
【図２】
2007053209.tif 000004
【図３】
2007053209.tif 000005
【図４】
2007053209.tif 000006
【図５】
2007053209.tif 000007
【図６】
2007053209.tif 000008