(57)【要約】【課題】メタル配線間の層間絶縁膜でのボイドの発生を防ぐとともに、配線幅が０．３５μｍの半導体装置を製造する製造装置を用いて、配線幅が０．２５μｍの半導体装置を製造する。【解決手段】下地１０上に導電膜２０を形成し、その上にシリコン酸化膜３０を形成する。シリコン酸化膜上に、ｉ線露光機を用いたフォトリソグラフィ法により、幅が０．３５μｍの第１メタル配線マスク４０を形成する。シリコン酸化膜を、ＣＦ４／Ｏ２プラズマエッチングにより、加工してハードマスク３２を形成するとともに、第１メタル配線マスクを加工して、幅が０．２５μｍの第２メタル配線マスク４２に変える。ハードマスク及び第２メタル配線マスクを用いたエッチングにより、導電膜を加工してメタル配線２８を形成する。下地上に、ハードマスク及びメタル配線を埋め込むようにプラズマＣＶＤ法により層間絶縁膜を形成する。【選択図】図２
2007115889.tif 000002
【特許請求の範囲】
【請求項１】
下地上に単層構造又は積層構造の導電膜を形成する工程と、
該導電膜上にシリコン酸化膜を形成する工程と、
ｉ線露光機を用いたフォトリソグラフィ法により、前記シリコン酸化膜上に幅が０．３５μｍの第１メタル配線マスクを形成する工程と、
ＣＦ４／Ｏ２プラズマによる等方性エッチングを行うことにより、前記シリコン酸化膜を加工して、前記導電膜側が幅広で前記第１メタル配線マスク側が幅狭のテーパを有するハードマスクを形成するとともに、前記第１メタル配線マスクを加工して幅が０．２５μｍの第２メタル配線マスクを形成する工程と、
前記ハードマスク及び前記第２メタル配線マスクを用いたエッチングにより、前記導電膜を加工してメタル配線を形成し、及び、前記第２メタル配線マスクを除去する工程と、
前記下地上に、前記ハードマスク及び前記メタル配線を埋め込むようにプラズマＣＶＤ法により層間絶縁膜を形成する工程と、
該層間絶縁膜にビアホールを形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
下地上に単層構造又は積層構造の導電膜を形成する工程と、
該導電膜上に第１シリコン酸化膜を形成する工程と、
ｉ線露光機を用いたフォトリソグラフィ法により、前記第１シリコン酸化膜上に幅が０．３５μｍの第１メタル配線マスクを形成する工程と、
ＣＦ４／Ｏ２プラズマによる等方性エッチングを行うことにより、前記第１シリコン酸化膜を加工して、前記導電膜側が幅広で前記第１メタル配線マスク側が幅狭のテーパを有するハードマスクを形成するとともに、前記第１メタル配線マスクを加工して幅が０．２５μｍの第２メタル配線マスクを形成する工程と、
前記ハードマスク及び前記第２メタル配線マスクを用いたエッチングにより、前記導電膜を加工してメタル配線を形成し、及び、前記第２メタル配線マスクを除去する工程と、
前記下地、前記ハードマスク及び前記メタル配線を覆うようにプラズマＣＶＤ法により第２シリコン酸化膜を形成する工程と、
ＣＦ系プラズマによるエッチングを行うことにより、前記第２シリコン酸化膜を加工してサイドウォールを形成する工程と、
前記下地上に、前記ハードマスク、前記メタル配線及び前記サイドウォールを埋め込むようにプラズマＣＶＤ法により層間絶縁膜を形成する工程と、
該層間絶縁膜にビアホールを形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
下地上に単層構造又は積層構造の導電膜を形成する工程と、
該導電膜上にシリコン酸化膜を形成する工程と、
ｉ線露光機を用いたフォトリソグラフィ法により、前記シリコン酸化膜上に幅が０．３５μｍの第１メタル配線マスクを形成する工程と、
ＣＦ４／Ｏ２プラズマによる等方性エッチングを行うことにより、前記シリコン酸化膜を加工して、前記導電膜側が幅広で前記第１メタル配線マスク側が幅狭のテーパを有するハードマスクを形成するとともに、前記第１メタル配線マスクを加工して幅が０．２５μｍの第２メタル配線マスクを形成する工程と、
前記ハードマスク及び前記第２メタル配線マスクを用いたエッチングにより、前記導電膜を加工してメタル配線を形成し、及び、前記第２メタル配線マスクを除去する工程と、
前記下地、前記ハードマスク及び前記メタル配線を覆うようにプラズマＣＶＤ法によりシリコン酸窒化膜を形成する工程と、
ＣＦ系プラズマによるエッチングを行うことにより、前記シリコン酸窒化膜を加工してサイドウォールを形成する工程と、
前記下地上に、前記ハードマスク、前記メタル配線及び前記サイドウォールを埋め込むようにプラズマＣＶＤ法により層間絶縁膜を形成する工程と、
該層間絶縁膜にビアホールを形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記ＣＦ４／Ｏ２プラズマによる等方性エッチングを行うにあたり、
Ｏ２ガスの流量のＣＦ４ガスの流量に対する比を１：１にする
ことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
図１１及び図１２を参照して、従来の半導体装置の製造方法について説明する。図１１及び図１２は、従来の半導体装置の製造方法を説明するための工程図であって、断面の切り口で示してある。
【０００３】
先ず、半導体基板としてシリコン基板１２に、熱ＣＶＤ法で形成されたＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜１４を備える下地１０を用意する。このＢＰＳＧ膜１４は、層間絶縁膜として用いられる。下地１０のＢＰＳＧ膜１４上に、導電膜２０を形成する。導電膜２０は、ＢＰＳＧ膜１４上に、ＴｉＮ膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２６が、順に積層されて構成されている。これらＴｉＮ膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２６は、スパッタリング法又はＣＶＤ法で形成される（図１１（Ａ））。
【０００４】
次に、導電膜２０上に、リソグラフィ法により幅がＷ１（＝０．３５μｍ）のメタル配線マスク４１を形成する。以下、幅がＷ１（＝０．３５μｍ）のメタル配線マスクを単に０．３５μｍメタル配線マスクと称する。一般に、配線幅が０．３５μｍのデザインルールの半導体装置を製造する際に行われるリソグラフィ工程では、ｉ線（波長３６５ｎｍの光）露光用のレジスト（以下i線レジストと称する。）を塗布した後、高圧水銀灯のスペクトル光のｉ線を用いたｉ線露光及び現像を行っている（図１１（Ｂ））。
【０００５】
次に、導電膜２０を、０．３５μｍメタル配線マスク４１を用いたＣｌ２系プラズマによりエッチングして、メタル配線２９を形成する。メタル配線２９が形成された後、０．３５μｍメタル配線マスク４１は、アッシングにより除去される（図１１（Ｃ））。
【０００６】
次に、下地１０上に、メタル配線２９を埋め込むように層間絶縁膜５４を１０００〜２０００ｎｍの厚さで形成する。層間絶縁膜５４は、プラズマＣＶＤ法により、シリコン酸化膜を堆積した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により所定の厚さになるまで、平坦化処理されて得られる（図１２（Ａ））。
【０００７】
次に、層間絶縁膜５４上に,リソグラフィ法によりビアホールマスク６０を形成する。その後、ビアホールマスク６０を用いたエッチングにより、ビアホール５２を形成する（図１２（Ｂ））。
【０００８】
ビアホール５２の形成後、ビアホールマスク６０をアッシングにより除去する（図１２（Ｃ））。
【０００９】
なお、下地１０上に層間絶縁膜５４を形成し、当該層間絶縁膜５４にビアホールを形成するにあたり、レジストパターンを上層レジスト層及び下層レジスト層の２層構造として、リソグラフィ工程での光学的解像寸法以上に微細なレジストパターンを形成する技術が提案されている（例えば、特許文献１参照）。
【００１０】
また、層間絶縁膜５４を形成する際に、層間絶縁膜５４のメタル配線２９間にボイドを発生させないため、メタル配線２９の側面にサイドウォールを形成させる技術が提案されている（例えば、特許文献２参照）。
【特許文献１】特開２００２−３２３７７５号公報
【特許文献２】特開２０００−１１４２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１１及び図１２を参照して説明した、従来の半導体装置の製造方法によれば、波長が３６５ｎｍのｉ線を用いたリソグラフィでは、０．３５μｍの配線幅が製造できる限界に近い。このため、配線幅が０．２５μｍのデザインルールの半導体装置を製造する場合には、波長２４８ｎｍのＫｒＦエキシマレーザを使用したＫｒＦ露光機などの新たな設備が必要になる。
【００１２】
また、プラズマＣＶＤ法による層間絶縁膜の形成の際に、ボイドと呼ばれる埋め込み不良が発生する場合がある。図１３は、ボイド発生のメカニズムを説明するための図である。層間絶縁膜５４は、下地１０上及びメタル配線２９の周囲に、第１〜４のシリコン酸化膜５４ａ〜５４ｄが順次に積層されて形成される。
【００１３】
第１のシリコン酸化膜５４ａは、メタル配線２９間に張り出した、オーバーハング形状に形成される。第１のシリコン酸化膜５４ａ上に、第２のシリコン酸化膜５４ｂが積層されると、オーバーハングが増長する。このように、シリコン酸化膜の積層が進むにつれ、オーバーハングが増長していく。第２のシリコン酸化膜５４ｂ上に、第３のシリコン酸化膜５４ｃが積層されると、隣接する他のメタル配線の周囲に形成された第３のシリコン酸化膜５４ｃの部分と接合する（図１３中、Ｉで示す部分）。この結果、メタル配線２９間にボイド５５が発生する。第３のシリコン酸化膜５４ｃ上に第４のシリコン酸化膜５４ｄが積層されても、第３のシリコン酸化膜５４ｃの接合部の存在により、ボイド５５を埋め込むことはできない。
【００１４】
ボイド５５が発生すると、ボイド５５中の水分によってメタル配線２９の腐食が発生し、この腐食によりメタル配線２９が断線する恐れがある。
【００１５】
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、メタル配線間の層間絶縁膜でのボイドの発生を防ぐ方法、及び、ｉ線露光装置などの配線幅が０．３５μｍの半導体装置を製造する製造装置を用いて、配線幅が０．２５μｍの半導体装置を製造する方法を提供することにある。
【課題を解決するための手段】
【００１６】
上述した目的を達成するために、この発明の半導体装置の製造方法は、以下の工程を備えている。先ず、下地上に単層構造又は積層構造の導電膜を形成した後、導電膜上にシリコン酸化膜を形成する。次に、ｉ線露光機を用いたフォトリソグラフィ法により、シリコン酸化膜上に幅が０．３５μｍの第１メタル配線マスクを形成する。次に、ＣＦ４／Ｏ２プラズマによる等方性エッチングを行うことにより、シリコン酸化膜を加工して、導電膜側が幅広で第１メタル配線マスク側が幅狭のテーパを有するハードマスクを形成するとともに、このハードマスクの上側の第１メタル配線マスクを加工して幅が０．２５μｍの第２メタル配線マスクに変形させる。次に、ハードマスク及び第２メタル配線マスクを用いたエッチングにより、導電膜を加工してメタル配線を形成し、及び、第２メタル配線マスクを除去する。次に、下地上に、ハードマスク及びメタル配線を埋め込むようにプラズマＣＶＤ法により層間絶縁膜を形成し、その後、層間絶縁膜にビアホールを形成する。
【発明の効果】
【００１７】
この発明の半導体装置の製造方法によれば、シリコン酸化膜上に幅が０．３５μｍの第１メタル配線マスクを形成した後に、ＣＦ４／Ｏ２プラズマによるエッチングを行う。Ｏ２プラズマにより、第１メタル配線マスクを小サイズに加工して幅が０．２５μｍの第２メタル配線マスクへと変形させている。その結果、配線幅が０．３５μｍの半導体装置を製造する製造装置を用いて、配線幅が０．２５μｍの半導体装置を製造できる。
【００１８】
また、ＣＦ４／Ｏ２プラズマによるエッチングを行うと、シリコン酸化膜が等方的にエッチングされて、メタル配線側である下側が幅広で、上側へ向かって幅狭になるテーパを有するハードマスクに加工される。このようなテーパを有するハードマスクをメタル配線上に残存させた状態で、層間絶縁膜の堆積を行う。隣接するハードマスク間の間隔は、メタル配線側では狭く、かつ、上側へ向かって広くなっているので、メタル配線間に堆積される層間絶縁膜がマスク上部の肩部でオーバーハングを生じることが無く、従って、積層される層間絶縁膜のオーバーハングに起因する、メタル配線間のボイド発生を抑えることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係についてはこの発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されない。
【００２０】
（第１実施形態）
図１〜３を参照して、第１実施形態の半導体装置の製造方法について説明する。図１〜３は、第１実施形態の半導体装置の製造方法を説明するための工程図であって、断面の切り口で示してある。
【００２１】
先ず、半導体基板としてシリコン基板１２に、熱ＣＶＤ法で形成されたＢＰＳＧ膜１４を備える下地１０を用意する。このＢＰＳＧ膜１４は、層間絶縁膜として用いられる。下地１０のＢＰＳＧ膜１４上に、導電膜２０を形成する。導電膜２０は、ＢＰＳＧ膜１４上に、ＴｉＮ膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２６が、順に積層された積層構造で構成されている。これらＴｉＮ膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２６は、任意好適な従来周知の方法、例えば、スパッタリング法又はＣＶＤ法で形成される（図１（Ａ））。なお、導電膜２０を、Ａｌ膜、Ａｌ合金膜などの単層構造としても良い。
【００２２】
次に、導電膜２０上に、従来周知のプラズマＣＶＤ法により、シリコン酸化膜（Ｐ−ＳｉＯ膜）３０を形成する。Ｐ−ＳｉＯ膜３０は、１００〜３００ｎｍ程度の厚さで形成される（図１（Ｂ））。
【００２３】
次に、Ｐ−ＳｉＯ膜３０上に、リソグラフィ法により幅がＷ１（＝０．３５μｍ）の第１メタル配線マスク４０を形成する。一般に、配線幅が０．３５μｍのデザインルールの半導体装置を製造する際に行われるリソグラフィ工程では、ｉ線（波長３６５ｎｍの光）露光用のレジスト（以下、ｉ線レジストと称する。）が塗布された後、高圧水銀灯のスペクトル光のｉ線を用いたｉ線露光及び現像が行われる（図２（Ａ））。
【００２４】
次に、ＣＦ４／Ｏ２プラズマによるエッチングを行う。このとき、ｉ線レジストとして、例えば、東京応化工業株式会社製のＴＨＭＲ−ｉＰ２９００（製品名）を用いる。このｉ線レジストを用いた場合のプラズマエッチングの条件として、例えば、ＲＦ出力を１００Ｗとし、ガス圧を１３３．３Ｐａとする。
【００２５】
この実施の形態では、このとき、Ｏ２プラズマにより、第１メタル配線マスク４０の露出面を削り取って、幅がＷ２（＝０．２５μｍ）に縮小化された第２メタル配線マスク４２を形成する。また、このとき同時に、ＣＦ４／Ｏ２ガスによるプラズマエッチングで、Ｐ−ＳｉＯ膜３０が、等方的にエッチングされて、その結果、ハードマスク３２が形成される（図２（Ｂ））。このとき形成されるハードマスク３２の下地１０の上面に垂直な断面形状は、メサ形状となっている。すなわち、このハードマスク３２は、下側である導電膜２０側が幅広く、かつ、上側である第１メタル配線マスク４０側、すなわち、加工されて得られた第２メタル配線マスク４２側が幅狭のテーパを有している。
【００２６】
ここで、Ｏ２ガスの流量のＣＦ４ガスの流量に対する比が大きくなると、Ｐ−ＳｉＯ膜３０のエッチングが進行しにくくなり、レジストの幅よりもハードマスクの幅が広くなってしまう。一方、Ｏ２ガスの流量のＣＦ４ガスの流量に対する比が小さくなると、Ｐ−ＳｉＯ膜３０のエッチングが過剰に進行してしまい、適切な幅のハードマスクを残すことができない。従来、ＣＦ４／Ｏ２プラズマによるエッチングでは、Ｏ２ガスの流量のＣＦ４ガスの流量に対する比は、３：７程度であるが、Ｏ２ガスの流量のＣＦ４ガスの流量に対する比を、１：１程度に大きくすることで、Ｐ−ＳｉＯ膜３０のエッチングと、第１メタル配線マスク４０の縮小化とを両立することができる。
【００２７】
また、Ｏ２ガスの流量が少ないと、レジストの縮小化に時間がかかる。一方、Ｏ２ガスの流量が多いと、レジストの縮小化の時間が短縮されるが、レジスト幅の制御が難しくなる。そこで、Ｏ２ガスの流量は、１００〜３００ｓｃｃｍとするのが良い。例えば、Ｏ２の流量を２００ｓｃｃｍとし、ＲＦ出力及びガス圧を上述の条件とした場合、６０秒の処理時間で、マスク幅が約０．１５μｍ細くなる。ここで、ｓｃｃｍ（ｓｔａｎｄａｒｄ  ｃｕｂｉｃ  ｃｍ  ｐｅｒ  ｍｉｎｕｔｅ）は、０℃、１気圧（＝１０１３ｈＰａ）に換算した場合のガス流量を表す単位である。従って、プラズマエッチングの処理時間を４０秒とすると、マスク幅が約０．１０μｍ細くなる。すなわち、幅が０．３５μｍの第１メタル配線マスク４０が、幅が０．２５μｍの第２メタル配線マスク４２に加工される。
【００２８】
次に、導電膜２０に対し、幅がＷ２（＝０．２５μｍ）の第２メタル配線マスク４２及び上側が先細のハードマスク３２を用いて、Ｃｌ２系プラズマエッチングを行って、メタル配線２８を形成する。このメタル配線２８は、ハードマスク３２の寸法が転写されるので幅が０．２５μｍとなる。このメタル配線２８が形成された後、第２メタル配線マスク４２は、アッシングにより除去される（図２（Ｃ））。
【００２９】
次に、下地１０上に、ハードマスク３２及びメタル配線２８を埋め込むように層間絶縁膜５０を１０００〜２０００ｎｍの厚さで形成する。層間絶縁膜５０は、プラズマＣＶＤ法により、シリコン酸化膜を堆積した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により所定の厚さになるまで、平坦化処理されて得られる（図３（Ａ））。
【００３０】
図４を参照して、第１実施形態の層間絶縁膜５０の形成について説明する。図４は、下地１０上及びメタル配線２８の周囲に層間絶縁膜５０が形成される様子を示す図である。プラズマＣＶＤ法により、第１〜４のシリコン酸化膜５０ａ〜５０ｄが順に積層されていくが、メタル配線２８上に、上述した上側が幅狭でかつ下側が幅広のテーパを有するハードマスク３２が残存している。そのため、隣接するハードマスク３２間の開口幅すなわち間隔は、ハードマスク３２の下端から上端に向かって順次に大きくなっているので、メタル配線２８の肩部に積層される層間絶縁膜５０は、ハードマスク３２の形状に沿って形成され、その結果として、オーバーハング形状には形成されない。従って、メタル配線２８間に、オーバーハング形状の積層膜に起因するボイドを発生させること無く、層間絶縁膜５０を堆積することができる。
【００３１】
層間絶縁膜５０の形成後、層間絶縁膜５０上にリソグラフィ法により、ビアホールマスク６０を形成する。その後、ビアホールマスク６０を用いたエッチングにより、ビアホール５２を形成する。ここで、例えば、ＣＦ４系ガスに、ＣＨ２Ｆ２、ＣＯ、ＣＨＦ３のようなガスを添加したプラズマエッチングを行うと、ビアホール５２はテーパ状に形成される（図３（Ｂ））。
【００３２】
ビアホール５２の形成後、ビアホールマスク６０をアッシングにより除去する（図３（Ｃ））。
【００３３】
第１実施形態の半導体装置の製造方法によれば、シリコン酸化膜上に幅がＷ１（＝０．３５μｍ）の第１メタル配線マスクを形成した後に、ＣＦ４／Ｏ２プラズマによるエッチングを行う。このＯ２プラズマによるエッチングによって、第１メタル配線マスクが縮小化して、幅がＷ２（＝０．２５μｍ）の第２メタル配線マスクに変形される。このメタル配線マスクの縮小化のための加工処理は、メタル配線マスクの材質や寸法を考慮してエッチング条件を調整して行える。その結果、ｉ線露光装置など配線幅が０．３５μｍの半導体装置を製造する製造装置を用いて、配線幅が０．２５μｍの半導体装置を製造できる。
【００３４】
また、ＣＦ４／Ｏ２プラズマによるエッチングを行うと、シリコン酸化膜が等方的にエッチングされて、上述したようなテーパを有するハードマスクに加工される。このテーパを有するハードマスクをメタル配線上に残存させた状態で、層間絶縁膜の堆積を行うと、メタル配線間のボイド発生を抑えることができる。
【００３５】
レジストによるメタル配線マスクを形成した場合、レジストの膜厚を薄くするほど、リソグラフィ工程でのマージンを減らすことができ、微細化に有利になる。しかし、レジストの膜厚を薄くしすぎると、導電膜のエッチング中に、レジストが無くなってしまい、メタル配線にダメージを与える恐れがある。これに対し、この実施形態では、ＣＦ４／Ｏ２プラズマによるエッチングマスクとして、ハードマスクを用いているので、エッチング中に、レジストが無くなってしまった場合でも、メタル配線にプラズマによるダメージを与える恐れが低減される。このように、第１実施形態の製造方法によれば、レジストの膜厚を従来に比べて、薄く形成することができるので、微細配線に有利である。
【００３６】
（第２実施形態）
図５〜７を参照して、第２実施形態の半導体装置の製造方法について説明する。図５〜７は、第２実施形態の半導体装置の製造方法を説明するための工程図であって、断面の切り口で示してある。なお、第１実施形態と重複する説明は省略することもある。
【００３７】
先ず、半導体基板としてシリコン基板１２に、熱ＣＶＤ法で形成されたＢＰＳＧ膜１４を備える下地１０を用意する。下地１０のＢＰＳＧ膜１４上に、導電膜２０を形成する。導電膜２０は、ＢＰＳＧ膜１４上に、ＴｉＮ膜２２、ＡｌＣｕ膜２４及びＴｉＮ膜２６が、順に積層されて構成されている（図５（Ａ））。
【００３８】
次に、導電膜２０上に、従来周知のプラズマＣＶＤ法により、第１シリコン酸化膜として、Ｐ−ＳｉＯ膜３０を形成する。このＰ−ＳｉＯ膜３０は、１００〜３００ｎｍ程度の厚さで形成される（図５（Ｂ））。
【００３９】
次に、Ｐ−ＳｉＯ膜３０上に、リソグラフィ法により幅がＷ１（＝０．３５μｍ）の第１メタル配線マスク４０を形成する。一般に、配線幅が０．３５μｍのデザインルールの半導体装置を製造する際に行われるリソグラフィ工程では、ｉ線レジストが塗布された後、高圧水銀灯のスペクトル光のｉ線を用いたｉ線露光及び現像が行われる（図６（Ａ））。
【００４０】
次に、ＣＦ４／Ｏ２プラズマによるエッチングを行う。このプラズマエッチングの条件として、例えば、ＲＦ出力を１００Ｗとし、ガス圧を１３３．３Ｐａとする。
【００４１】
Ｏ２プラズマにより、第１メタル配線マスク４０を縮小化して、幅がＷ２（＝０．２５μｍ）の第２メタル配線マスク４２に変える。また、このとき同時に、ＣＦ４／Ｏ２ガスによるプラズマエッチングで、Ｐ−ＳｉＯ膜３０が、等方的にエッチングされて、その結果、第１実施形態で説明したのと同様にテーパを有するハードマスク３２が形成される（図６（Ｂ））。
【００４２】
次に、導電膜２０を、幅がＷ２（＝０．２５μｍ）の第２メタル配線マスク４２及びハードマスク３２を用いたＣｌ２系プラズマによりエッチングして、メタル配線２８を形成する。メタル配線２８が形成された後、第２メタル配線マスク４２は、アッシングにより除去される（図６（Ｃ））。
【００４３】
次に、下地１０、ハードマスク３２及びメタル配線２８を覆うようにプラズマＣＶＤ法により第２シリコン酸化膜として、Ｐ−ＳｉＯ膜３４を１００ｎｍの均一の厚さで形成する（図７（Ａ））。
【００４４】
次に、任意好適な条件で、ＣＦ系プラズマによる下地１０の上面に垂直な方向からの異方性エッチングを行うことにより、Ｐ−ＳｉＯ膜３４を加工してサイドウォール３６を形成する。このエッチングは、ハードマスク３２の頂面が露出するまで行うのが好適である。なお、このサイドウォール３６を形成するためのエッチングは、メタル配線２８の側壁に傾斜（テーパ）をつけることを目的としており、ハードマスク３２上や、メタル配線２８間の下地１０上にＰ−ＳｉＯ膜３４が残存していてもよい（図７（Ｂ））。このサイドウォール３６により、隣接するメタル配線２８間の開口幅すなわち間隔は、メタル配線２８の下端から上端に向かって順次に大きくなっている。
【００４５】
次に、下地１０上に、ハードマスク３２、メタル配線２８及びサイドウォール３６を埋め込むようにプラズマＣＶＤ法により層間絶縁膜５１を形成する（図７（Ｃ））。
【００４６】
図８を参照して、第２実施形態の層間絶縁膜５１の形成について説明する。図８は、下地１０上及びメタル配線２８の周囲に層間絶縁膜５１が形成される様子を示す図である。プラズマＣＶＤ法により、第１〜４のシリコン酸化膜５１ａ〜５１ｄが順に積層されていく。このとき、メタル配線２８上にテーパを有するハードマスク３２が残存し、さらに、メタル配線２８の側面に、テーパを有するサイドウォール３６を備えている。第１〜４のシリコン酸化膜５１ａ〜５１ｄは、ハードマスク３２及びサイドウォール３６の表面上にハードマスク３２及びサイドウォール３６のテーパに沿って、順次形成されていくので、第１実施形態で説明したと同様な理由で、オーバーハング形状には積層しない。従って、メタル配線２８間にボイドを発生させること無く、層間絶縁膜５１を堆積することができる。
【００４７】
層間絶縁膜５１を形成した後は、図３（Ｂ）及び図３（Ｃ）を参照して説明した第１実施形態と同様の工程により、ビアホールを形成するが、ここでは、説明を省略する。
【００４８】
第２実施形態の半導体装置の製造方法によれば、メタル配線の側壁に上方へ向かって幅狭のテーパを有するサイドウォールが設けられている。このため、メタル配線の側壁に対応する部分に堆積される層間絶縁膜は、サイドウォールのテーパに沿って、隣接するメタル配線２８間の開口幅が下端から上端に向かって順次に大きくなっているように形成される。このため、堆積される層間絶縁膜はオーバーハングを生じることが無く、従って、積層膜のオーバーハングに起因する、ボイドが発生する恐れを、第１実施形態の方法よりもさらに低減することができる。
【００４９】
（第３実施形態）
図９を参照して、第３実施形態の半導体装置の製造方法について説明する。図９は、第３実施形態の半導体装置の製造方法を説明するための工程図であって、断面の切り口で示してある。
【００５０】
メタル配線２８を形成するまでの工程は、図１（Ａ）〜図２（Ｃ）を参照して説明した第１実施形態と同様なので説明は省略する。
【００５１】
図２（Ｃ）に示される、下地１０上に、メタル配線２８及びハードマスク３２が形成された構造体に対して、下地１０、ハードマスク３２及びメタル配線２８を覆うようにプラズマＣＶＤ法によりシリコン酸窒化膜（Ｐ−ＳｉＯＮ膜）３５を形成する。Ｐ−ＳｉＯＮ膜３５は、１００〜３００ｎｍの厚さで形成される（図９（Ａ））。
【００５２】
次に、任意好適な条件でＣＦ系プラズマによるエッチングを行うことにより、Ｐ−ＳｉＯＮ膜３５を加工してサイドウォール３７を形成する。なお、このサイドウォール３７を形成するためのエッチングは、メタル配線２８の側壁に傾斜をつけることを目的としており、メタル配線２８上や、メタル配線２８間の下地１０上にＰ−ＳｉＯＮ膜３５が残存していてもよい（図９（Ｂ））。
【００５３】
次に、下地１０上に、ハードマスク３２、メタル配線２８及びサイドウォール３７を埋め込むようにプラズマＣＶＤ法により層間絶縁膜５３を形成する（図９（Ｃ））。
【００５４】
層間絶縁膜５３を形成した後は、図３（Ｂ）及び図３（Ｃ）を参照して説明したのと同様の工程により、ビアホールを形成するが、ここでは、説明を省略する。
【００５５】
第３実施形態の半導体装置の製造方法によれば、第１実施形態で得られる効果に加えて、メタル配線の側壁にテーパを有するサイドウォールが設けられているので、層間絶縁膜の形成の際に、ボイドが発生する恐れを、第１実施形態の方法よりもさらに低減することができる。
【００５６】
また、図５〜７を参照して説明した第２実施形態の製造方法では、サイドウォールをＰ−ＳｉＯ膜で形成している。図１０を参照して、ビアホールを形成する工程について説明する。図１０は、ビアホールを形成するためのエッチングについて説明するための図である。図１０（Ａ）は、第２実施形態でのビアホールのエッチングを示す図であり、図１０（Ｂ）は、第３実施形態でのビアホールのエッチングを示す図である。
【００５７】
第２実施形態では、サイドウォール３６をＰ−ＳｉＯ膜で形成している。従って、第２実施形態の工程では、メタル配線２８に対してビアホールマスク６０の合わせずれが発生した場合、ビアホールマスク６０は、メタル配線２８の横のすなわち側壁に沿う部分のサイドウォール３６までエッチングされて形成されてしまう恐れがある（図１０（Ａ））。
【００５８】
これに対し、第３実施形態の工程では、サイドウォール３７をＰ−ＳｉＯＮ膜で形成している。ビアホールのエッチングにおけるＰ−ＳｉＯ膜のエッチングレートが１１００Å／分であるのに対し、Ｐ−ＳｉＯＮ膜のエッチングレートは、４８０Å／分である。このため、サイドウォール３７をＰ−ＳｉＯＮ膜で形成することによって、ビアホールマスク６０の合わせずれが発生した場合であっても、メタル配線２８の横のサイドウォール３７のエッチングが抑えられる（図１０（Ｂ））。
【００５９】
この結果、第３実施形態の製造方法では、第２実施形態の製造方法に比べて、ビアホールのエッチングの際に層間絶縁膜５３を突き抜けてしまう恐れが減る。従って、ビアホールのエッチングの時間を長く取ることができ、第２実施形態の製造方法に比べて、容易に良好なビアコンタクトが得られる。
【図面の簡単な説明】
【００６０】
【図１】第１実施形態の半導体装置の製造方法を説明するための工程図（その１）である。
【図２】第１実施形態の半導体装置の製造方法を説明するための工程図（その２）である。
【図３】第１実施形態の半導体装置の製造方法を説明するための工程図（その３）である。
【図４】第１実施形態のメタル配線間の層間絶縁膜が堆積する様子を示す図である。
【図５】第２実施形態の半導体装置の製造方法を説明するための工程図（その１）である。
【図６】第２実施形態の半導体装置の製造方法を説明するための工程図（その２）である。
【図７】第２実施形態の半導体装置の製造方法を説明するための工程図（その３）である。
【図８】第２実施形態のメタル配線間の層間絶縁膜が堆積する様子を示す図である。
【図９】第３実施形態の半導体装置の製造方法を説明するための工程図である。
【図１０】ビアホールのエッチングを説明するための図である。
【図１１】従来の半導体装置の製造方法を説明するための工程図（その１）である。
【図１２】従来の半導体装置の製造方法を説明するための工程図（その２）である。
【図１３】ボイド発生のメカニズムを説明するための図である。
【符号の説明】
【００６１】
１０    下地
１２    シリコン基板
１４    ＢＰＳＧ膜
２０    導電膜
２２、２６    ＴｉＮ膜
２４    ＡｌＣｕ膜
２８、２９    メタル配線
３０、３４    Ｐ−ＳｉＯ膜
３２    ハードマスク
３５    Ｐ−ＳｉＯＮ膜
３６、３７    サイドウォール
４０    第１メタル配線マスク
４１    ０．３５μｍメタル配線マスク
４２    第２メタル配線マスク
５０、５１、５３、５４    層間絶縁膜
５０ａ〜５０ｄ、５１ａ〜５１ｄ、５４ａ〜５４ｄ    シリコン酸化膜
５２    ビアホール
５５    ボイド
６０    ビアホールマスク
【図１】
2007115889.tif 000003
【図２】
2007115889.tif 000004
【図３】
2007115889.tif 000005
【図４】
2007115889.tif 000006
【図５】
2007115889.tif 000007
【図６】
2007115889.tif 000008
【図７】
2007115889.tif 000009
【図８】
2007115889.tif 000010
【図９】
2007115889.tif 000011
【図１０】
2007115889.tif 000012
【図１１】
2007115889.tif 000013
【図１２】
2007115889.tif 000014
【図１３】
2007115889.tif 000015