(57)【要約】      （修正有）【課題】簡単な相関法を実現する信号生成方法、プリアンブル信号、送信機、受信機及び同期方法を提供する。【解決手段】短ＰＮシーケンス（２９、３０、３１、３２）は、その自己相関及び／又は相互相関プロパティに基づいて選択される。粗タイミング短ＰＮシーケンス（ＰＮ１）と呼ばれる短ＰＮシーケンス（２９、３０、３１、３２）の少なくとも１つは、粗いタイミング同期を実行するために用いられ、抽出手段は、長ＰＮシーケンス（３３）から粗タイミング短ＰＮシーケンス（ＰＮ１）を抽出し、第１の自己相関手段は、粗タイミング短ＰＮシーケンス（ＰＮ１）を用いて粗いタイミング同期を実行し、第２の自己相関手段は、長ＰＮシーケンス（３３）を用いて、細かいタイミング同期を実行する。【選択図】図３
2007295544.tif 000002
【特許請求の範囲】
【請求項１】
無線通信システムにおいて、プリアンブル信号を生成する信号生成方法において、
上記プリアンブル信号は、複数の短ＰＮシーケンス（２９、３０、３１、３２）を結合することによって生成された長ＰＮシーケンス（３３）を含み、該複数の短ＰＮシーケンス（２９、３０、３１、３２）の少なくとも１つは、粗いタイミング同期に用いられ、該長ＰＮシーケンス（３３）は、細かいタイミング同期に用いられる信号生成方法。
【請求項２】
長さＮを有するＭ個の異なる短ＰＮシーケンス（２９、３０、３１、３２）を選択するステップと、
上記Ｍ個の異なる短ＰＮシーケンス（２９、３０、３１、３２）又はその逆を結合し、長さＭ＊Ｎを有する上記長ＰＮシーケンス（３３）を生成するステップとを更に有する請求項１記載の信号生成方法。
【請求項３】
ｉを１〜Ｍとして、それぞれのバイナリシーケンスＳ’ｓｈｏｒｔ，ｉ＝｛ｂｉ，１，ｂｉ，２…ｂｉ，Ｎ｝を有するＭ個の異なる短ＰＮシーケンス（２９、３０、３１、３２）が選択され、
上記長ＰＮシーケンス（３３）のバイナリシーケンスＳｌｏｎｇは、以下のように構成されることを特徴とする請求項１記載の信号生成方法。
【数１】
2007295544.tif 000004
【請求項４】
少なくとも１つの短ＰＮシーケンスの符号を変更することによって少なくとも１つの更なる長ＰＮシーケンスＳ’ｌｏｎｇ，ａｄｄを生成するステップと、
上記生成された長ＰＮシーケンスＳ’ｌｏｎｇ及びＳ’ｌｏｎｇ，ａｄｄのうち、最良の自己相関プロパティを有する１つを選択し、該選択した長ＰＮシーケンスを上記プリアンブル信号に含ませるステップとを更に有する請求項３記載の信号生成方法。
【請求項５】
上記バイナリシーケンスＳ’ｓｈｏｒｔ，１＝｛ｂ１，１，ｂ１，２…ｂ１，Ｎ｝は、粗いタイミング同期に適合する短ＰＮシーケンスに割り当てられることを特徴とする請求項３記載の信号生成方法。
【請求項６】
上記短ＰＮシーケンス（２９、３０、３１、３２）は、長さＮのｍシーケンス、Ｇｏｌｄシーケンス又はＫａｓａｍｉシーケンスから選択されることを特徴とする請求項１記載の信号生成方法。
【請求項７】
上記短ＰＮシーケンス（２９、３０、３１、３２）は、その自己相関及び／又は相互相関プロパティに基づいて選択されることを特徴とする請求項１記載の信号生成方法。
【請求項８】
上記粗いタイミング同期に適合した短ＰＮシーケンスは、上記長ＰＮシーケンス（３３）を構成する複数の短ＰＮシーケンス（２９、３０、３１、３２）のうちで、最良の自己相関及び相互相関プロパティを有するシーケンスであることを特徴とする請求項１記載の信号生成方法。
【請求項９】
請求項１記載の信号生成方法を実現するように設計された手段を備える無線通信システムの送信機。
【請求項１０】
無線通信システムにおけるタイミング同期のためのプリアンブル信号において、
複数の短ＰＮシーケンス（２９、３０、３１、３２）の組合せである長ＰＮシーケンス（３３）を備え、
上記複数の短ＰＮシーケンス（２９、３０、３１、３２）の少なくとも１つは、粗いタイミング同期に用いられ、上記長ＰＮシーケンス（３３）は、細かいタイミング同期に用いられるプリアンブル信号。
【請求項１１】
粗タイミング短ＰＮシーケンス（ＰＮ１）と呼ばれる少なくとも１つが、粗いタイミング同期を実行するために用いられる複数の短ＰＮシーケンス（２９、３０、３１、３２）の組合せである長ＰＮシーケンス（３３）を含むプリアンブル信号（２６）を受信する受信手段と、
上記長ＰＮシーケンス（３３）から上記粗タイミング短ＰＮシーケンス（ＰＮ１）を抽出する抽出手段（４１）と、
上記粗タイミング短ＰＮシーケンス（ＰＮ１）を用いて粗いタイミング同期を実行する第１の自己相関手段（４２、４３、４４、４５）と、
上記長ＰＮシーケンス（３３）を用いて細かいタイミング同期を実行する第２の自己相関手段（６２、６３、６４、６５）とを備える受信機。
【請求項１２】
上記抽出手段（４１）は、上記長ＰＮシーケンス（３３）から上記短ＰＮシーケンス（２９、３０、３１、３２）を抽出し、
上記第２の自己相関手段は、上記短ＰＮシーケンス（２９、３０、３１、３２）を用いて細かいタイミング同期を実行することを特徴とする請求項１１記載の受信機。
【請求項１３】
上記抽出手段（４１）は、シリアル／パラレル検出器であることを特徴とする請求項１１記載の受信機。
【請求項１４】
上記長ＰＮシーケンス（３３）は、Ｍ及びＮを２以上の整数として、長さＮのＭ個の異なる短ＰＮシーケンス（２９、３０、３１、３２）の組合せであることを特徴とする請求項１１記載の受信機。
【請求項１５】
上記長ＰＮシーケンス（３３）は、Ｍ及びＮを２以上の整数として、バイナリシーケンスＳｌｏｎｇ＝｛ｃ１，ｃ２…ｃＭ＊Ｎ−１，ｃＭ＊Ｎ｝を有し、
上記抽出手段（４１）は、上記長ＰＮシーケンス（３３）から以下のバイナリシーケンスを有する長さＮのＭ個の短ＰＮシーケンス（２９、３０、３１、３２）を抽出することを特徴とする請求項１１記載の受信機。
【数２】
2007295544.tif 000005
【請求項１６】
上記バイナリシーケンスＳｓｈｏｒｔ，１は、粗タイミング短ＰＮシーケンス（ＰＮ１）として用いられることを特徴とする請求項１５記載の受信機。
【請求項１７】
上記抽出手段（４１）は、複数のパラレル出力（４２’、４３’、４４’、４５’）を含み、
上記パラレル出力（４２’、４３’、４４’、４５’）のそれぞれは、上記粗タイミング短ＰＮシーケンス（ＰＮ１）の自己相関のために複数の上記第１の自己相関手段（４２、４３、４４、４５）の１つに接続され、
上記第１の自己相関手段（４２、４３、４４、４５）は、ピーク検出及び粗いフレームタイミングのために複数のピーク検出器（４６、４７、４８、４９）の１つに接続されることを特徴とする請求項１１記載の受信機。
【請求項１８】
上記抽出手段（４１）は、複数のパラレル出力（４２’、４３’、４４’、４５’）を含み、
上記パラレル出力（４２’、４３’、４４’、４５’）は、多重化された信号を生成するためにマルチプレクサ（５１）に接続され、
上記第１の自己相関手段（５３）は、上記粗タイミング短ＰＮシーケンス（ＰＮ１）の自己相関のために上記多重化された信号を用い、
ピーク検出及び粗いフレームタイミングを実行するピーク検出器（５４）を備えることを特徴とする請求項１１記載の受信機。
【請求項１９】
上記第２の自己相関手段（６２、６３、６４、６５）は、各短ＰＮシーケンス（２９、３０、３１、３２）をパラレルに自己相関し、
上記第２の自己相関手段（６２、６３、６４、６５）の自己相関結果を加算し、細かいフレームタイミングを判定する加算器（５８）を備えることを特徴とする請求項１１記載の受信機。
【請求項２０】
上記第１の自己相関手段（４２、４３、４４、４５）及び上記第２の自己相関手段（６２、６３、６４、６５）の前に配設された少なくとも１つのアナログ／デジタル変換器（１５、１６）を更に備える請求項１１記載の受信機。
【請求項２１】
請求項１１記載の受信機を備える無線通信システムのモバイル端末装置。
【請求項２２】
無線通信システムにおける受信機の同期方法において、
複数の短ＰＮシーケンス（２９、３０、３１、３２）の組合せである長ＰＮシーケンス（３３）を含むプリアンブル信号（２６）を受信するステップと、
粗いタイミング同期のために上記長ＰＮシーケンス（３３）から上記短ＰＮシーケンス（２９、３０、３１、３２）の少なくとも１つを抽出するステップと、
上記抽出された短ＰＮシーケンス（ＰＮ１）を用いて粗いタイミング同期を実行するステップと、
上記長ＰＮシーケンス（３３）を用いて、細かいタイミング同期を実行するステップとを有する同期方法。
【請求項２３】
Ｍ及びＮを２以上の整数として、バイナリシーケンスＳｌｏｎｇ＝｛ｃ１，ｃ２…ｃＭ＊Ｎ−１，ｃＭ＊Ｎ｝を有する長ＰＮシーケンス（３３）を受信するステップと、
上記長ＰＮシーケンス（３３）から、以下に示す長さＮのＭ個の短ＰＮシーケンス（２９、３０、３１、３２）を抽出するステップとを更に有する請求項２２記載の同期方法。
【数３】
2007295544.tif 000006
【請求項２４】
上記短ＰＮシーケンスＳｓｈｏｒｔ，１は、粗いタイミング同期のために用いられることを特徴とする請求項２３記載の同期方法。
【請求項２５】
バイナリデータストリームを受信するステップと、
上記バイナリデータストリームをＭ個のパラレルバイナリデータストリームにデマルチプレックスするステップ（４１）と、
粗いタイミング同期のために、上記短ＰＮシーケンスを、各パラレルバイナリデータストリームにパラレルに相関させるステップ（４２、４３、４４、４５）と、
上記相関の相関結果を所定の閾値と比較し、粗いフレームタイミングを判定するステップとを更に有する請求項２２記載の同期方法。
【請求項２６】
バイナリデータストリームを受信するステップと、
上記バイナリデータストリームをＭ個のパラレルバイナリデータストリームにデマルチプレックスするステップ（４１）と、
長さＮの短ＰＮシーケンスに基づいて、上記パラレルバイナリデータストリームを多重化するステップ（５１）と、
粗いタイミング同期のために、上記短ＰＮシーケンスを上記多重化されたパラレルバイナリデータストリームと相関させるステップ（５３）と、
上記相関の相関結果を、所定の閾値と比較し、粗いフレームタイミングを判定するステップとを更に有する請求項２２記載の同期方法。
【請求項２７】
バイナリデータストリームを受信するステップと、
上記バイナリデータストリームをＭ個のパラレルバイナリデータストリームにデマルチプレックスするステップ（４１）と、
各短ＰＮシーケンスを、異なるパラレルバイナリデータストリームとパラレルに相関させるステップ（６２、６３、６４、６５）と、
Ｍ個の相関値を加算して細かいフレームタイミングを判定するステップ（５８）とを更に有する請求項２２記載の同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信に関し、特に、無線通信システムにおいてプリアンブル信号を生成する信号生成方法、無線通信システムにおける受信機の同期方法及びこれらを適用した送信機及び受信機に関する。
【背景技術】
【０００２】
無線通信システムの分野では、データフィールドに先行するプリアンブルを含むフレーム構造を用いる技術が知られている。データフィールドは、有用なデータを含み、プリアンブルは、正確なフレームタイミングを得るために使用されている。プリアンブルは、通常、＋１又は−１の値のバイナリ要素を含む擬似雑音（pseudo-noise：ＰＮ）シーケンスからなる。受信機側では、同期又は入力信号を予め保存されているＰＮシーケンスと相関させる相関法によってフレームタイミングを調整する。
【０００３】
相関法及び対応する相関器は、例えば、「Shriram Kulkarni, Pinaki Mazumder and George l. Haddad , IEEE, Ninth International Conference on VLSI design, 1995」に掲載されている論文「スペクトル拡散通信のための高速３２ビットパラレル相関器：A high-speed 32-bit parallel correlator for spread spectrum communication」に開示されている。ここに提案されている相関器は、特に、デジタル変調として二位相偏移変調を用いるダイレクトシーケンススペクトル拡散方式に適している。受信機が受信するビットストリームは、各クロックサイクルによってシフトされ、固定されたＰＮシーケンスと、受信したビットストリームの、ＰＮシーケンスの長さに応じて保存された複数のビットとの間で相関が実行される。受信したビットストリームとＰＮシーケンスの間の相関値は、各クロックサイクルについて生成される。
【０００４】
この既知のパラレル相関器は、相関器のパラレル処理を実現するように設計されたパイプライン構造を有する。しかしながら、この回路は、パイプライン構造のために複雑になる。したがって、動作の最大周波数は、複数段の処理によって制限され、このため、最大周波数は、高いデータレート、特に１Ｇｂｐｓ以上の処理では、十分な速さを有さないことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、簡単な相関法を実現する信号生成方法、プリアンブル信号、送信機、受信機及び同期方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明では、複数の短いＰＮシーケンス（本明細書では、短ＰＮシーケンスと呼ぶ。）の組合せである新たなＰＮシーケンスを生成し、通信フレームのプリアンブルに新たなＰＮシーケンスを含ませることができる。受信機は、短ＰＮシーケンスの少なくとも１つを用いて、第１の粗いタイミング同期を実行し、新たなＰＮシーケンス、すなわち複数の短ＰＮシーケンスを用いて、第２の細かいタイミング同期を実行する。
【０００７】
本発明により、特に１Ｇｂｐｓ付近及び１Ｇｂｐｓ以上の高いデータレートの無線通信システムは、パラレル処理を実行し、正確なフレームタイミングを獲得でき、及びプリアンブルの相関ピークを検出することができる。パラレル処理により、ベースバンドのシステムクロックを低減でき、回路の電力消費量を低減し、高速半導体チップ開発及びプリント回路板における配線を容易にすることができる。
【０００８】
更に、本発明に基づく受信機は、低いレート及び低い周波数の短ＰＮシーケンスを処理すればよいので、構造を単純化でき、これにより、より高いデータレートの無線通信を処理できる。本発明の新たなプリアンブル又はマルチレイヤプリアンブルを用いた場合、パラレル相関器又はパラレルマッチドフィルタによって受信機のアーキテクチャを単純化でき、例えば、１Ｇｂｐｓを超える通信システムにおいて、信頼できる正確なフレームタイミングを実現できる。
【０００９】
本発明は、新たなプリアンブル又はマルチレイヤプリアンブルの導入によって、以下のような利益を提供する。
【００１０】
・１Ｇｂｐｓを超える高レート無線通信システムにおいて、信頼できるタイミングを実現する。
【００１１】
・パラレル相関器又はマッチドフィルタを備える受信機を実現する。
【００１２】
・受信機のパラレル回路の構造を単純化できる。
【００１３】
・受信機の処理速度を改善できる。
【００１４】
・無線通信のデータレートを向上させる。
【００１５】
本発明の第１の側面である受信機は、複数の短ＰＮシーケンスの組合せである長ＰＮシーケンスを含むプリアンブル信号を受信する受信手段を備え、短ＰＮシーケンスの少なくとも１つは、粗タイミング短ＰＮシーケンスと呼ばれ、粗いタイミング同期を実行するために用いられる。抽出手段は、長ＰＮシーケンスから粗タイミング短ＰＮシーケンスを抽出するために用いられ、また、このために最適化されている。受信機は、更に、粗タイミング短ＰＮシーケンスを用いて粗いタイミング同期を実行する第１の自己相関手段と、長ＰＮシーケンスを用いて細かいタイミング同期を実行する第２の自己相関手段とを備える。
【００１６】
抽出手段は、長ＰＮシーケンスから短ＰＮシーケンスを抽出し、第２の自己相関手段は、短ＰＮシーケンスを用いて細かいタイミング同期を実行する。
【００１７】
抽出手段は、シリアル／パラレル検出器であってもよい。
【００１８】
特に、長ＰＮシーケンスは、Ｍ及びＮを２以上の整数として、長さＮのＭ個の異なる短ＰＮシーケンスの組合せであってもよい。
【００１９】
長ＰＮシーケンスは、Ｍ及びＮを２以上の整数として、バイナリシーケンスＳｌｏｎｇ＝｛ｃ１，ｃ２…ｃＭ＊Ｎ−１，ｃＭ＊Ｎ｝を有し、抽出手段は、長ＰＮシーケンスから以下のバイナリシーケンスを有する長さＮのＭ個の短ＰＮシーケンスを抽出する。
【００２０】
【数１】
2007295544.tif 000003
【００２１】
バイナリシーケンスＳｓｈｏｒｔ，１は、粗タイミング短ＰＮシーケンスとして用いることができる。
【００２２】
抽出手段は、粗タイミング短ＰＮシーケンスの自己相関のために複数の第１の自己相関手段の１つに接続された複数のパラレル出力を備えていてもよい。第１の自己相関手段は、ピーク検出及び粗いフレームタイミングのために複数のピーク検出器の１つに接続されていてもよい。
【００２３】
抽出手段は、複数のパラレル出力を含み、パラレル出力は、多重化された信号を生成するためにマルチプレクサに接続してもよい。第１の自己相関手段は、粗タイミング短ＰＮシーケンスの自己相関のために多重化された信号を用いてもよい。更に、受信機は、ピーク検出及び粗いフレームタイミングを実行するピーク検出器を備えていてもよい。
【００２４】
第２の自己相関手段は、各短ＰＮシーケンスをパラレルに自己相関してもよい。更に、受信機は、第２の自己相関手段の自己相関結果を加算し、細かいフレームタイミングを判定する加算器を備えていてもよい。
【００２５】
受信機は、第１の自己相関手段及び第２の自己相関手段の前に配設された少なくとも１つのアナログ／デジタル変換器を更に備えていてもよい。
【００２６】
本発明の更なる側面として、本発明は、上述した受信機を備える無線通信システムのモバイル端末装置を提供する。
【００２７】
更に、本発明は、更なる側面として、無線通信システムにおける受信機の同期方法を提供する。同期方法は、複数の短ＰＮシーケンスの組合せである長ＰＮシーケンスを含むプリアンブル信号を受信するステップと、粗いタイミング同期のために長ＰＮシーケンスから短ＰＮシーケンスの少なくとも１つを抽出するステップと、抽出された短ＰＮシーケンスを用いて粗いタイミング同期を実行するステップと、長ＰＮシーケンスを用いて、細かいタイミング同期を実行するステップとを有する。
【００２８】
更に、本発明は、更なる側面として、無線通信システムにおいて、プリアンブル信号を生成する信号生成方法を提供する。プリアンブル信号は、複数の短ＰＮシーケンスを結合することによって生成された長ＰＮシーケンスを含み、複数の短ＰＮシーケンスの少なくとも１つは、粗いタイミング同期に用いられ、長ＰＮシーケンスは、細かいタイミング同期に用いられる。
【００２９】
更に、本発明は、更なる側面として、上述した信号生成方法を実現するように設計された手段を備える無線通信システムの送信機を提供する。
【００３０】
更に、本発明は、更なる側面として、無線通信システムにおけるタイミング同期のためのプリアンブル信号を提供する。プリアンブルは、複数の短ＰＮシーケンスの組合せである長ＰＮシーケンスを含む。複数の短ＰＮシーケンスの少なくとも１つは、粗いタイミング同期に用いられ、長ＰＮシーケンスは、細かいタイミング同期に用いられる。
【００３１】
なお、「手段」とも呼ばれる本発明の様々な要素及び対応する機能は、如何なる種類のデバイス、検出器、ソフトウェア要素、ハードウェア要素、及びこれらの一部、並びにここに明示的には示していない適切が他の如何なる手法によって実現してもよい。
【００３２】
本発明の特徴、目的及び利点は、図面を参照する以下の詳細な説明によって、より明瞭となる。なお、添付の図面においては、同様の要素には同様の符号を付している。
【発明を実施するための最良の形態】
【００３３】
以下、図１を参照して、本発明に基づく無線通信システムの受信機について説明する。受信機１は、無線通信システムの送信機によって無線で送信された、データを含む信号をアンテナ２を介して受信する。アンテナ２は、異なる周波数及び異なる周波数領域の信号を受信できる。アンテナ２が受信する信号は、好ましくは、高周波信号であり、最も好ましくは、１ＧＨｚ以上の信号である。本発明の特定の実施の形態では、アンテナ２は、５４ＧＨｚから６４ＧＨｚの範囲の無線信号を受信する。
【００３４】
アンテナ２によって受信された入力信号は、帯域外信号エネルギを除去し、及びイメージバンド信号を部分的に除去するフロンエンドバンドパスフィルタ３によってフィルタリングされる。このフィルタリングの後に、受信信号は、低雑音増幅器（ＬＮＡ）４によって増幅される。ＬＮＡ４の出力信号は、通過帯域信号であり、周波数は、ベースバンドにダウンコンバートされ、同相／直交フィルタ（ＩＱ）ミキサ５及び第１の局部発振器６によって復調される。ＬＮＡ４の出力信号は、まず、ＩＱミキサ５によって、第１の局部発振器６の出力信号と乗算又は混合され、ベースバンド信号が生成される。そして、ベースバンド信号が復調され、これにより、ＩＱミキサ５の２つの出力は、信号の同相成分及び直交成分に対応する。
【００３５】
同相成分及び直交成分は、それぞれ、第１のローパスフィルタ７、８、第１の増幅器９、１０、第２の可変利得増幅器１１、１２、第２のローパスフィルタ１３、１４及びアナログ／デジタル（Ａ／Ｄ）変換器１５、１６に供給される。Ａ／Ｄ変換器１５、１６は、アナログ信号の同相成分及び直交成分を対応する同相デジタルデータストリーム１５’及び直交デジタルデータストリーム１６’に変換する。デジタルデータストリーム１５’、１６’のサンプリングレートは、Ａ／Ｄ変換器１５、１６にサンプリング周波数のクロック信号を供給する第２の局部発振器１７によって定義される。
【００３６】
デジタルデータストリーム１５’、１６’は、デジタルシグナルプロセッサ（digital signal processor：ＤＳＰ）検出器１１７に供給され、処理される。ＤＳＰ検出器１１７は、２つのデジタルデータストリーム１５’、１６’及びＤＳＰ検出器１１７のシステムクロック信号１８のための３つの入力端子を有する。デジタルデータストリーム１５’、１６’は、ＤＳＰ検出器１１７のデマルチプレクサ１９、２０に供給され、ここで、デジタルデータストリーム１５’、１６’は、複数の下位のデータレートストリーム又はデマルチプレックスされたストリーム１９’、２０’に分割される。各デマルチプレクサ１９、２０は、それぞれ、１９’１〜１９’Ｍ及び２０’１〜２０’Ｍと記される。Ｍ個の異なるパラレルなデマルチプレックスされたストリーム１９’、２０’を生成する。
【００３７】
ＤＳＰ検出器１１７は、更に、本発明に基づくフレームタイミング検出器２１と、クロック再生器２２と、搬送波及び位相再生器２３と、ＱＰＳＫ復調器２４とを備える。フレームタイミング検出器２１は、デマルチプレックスされたストリーム１９’、２０’を用いて、デマルチプレックスされたストリーム１９’、２０’のタイミング同期のための制御信号２１’を生成する。制御信号２１’は、同期及びデジタルデータストリーム１５’、１６’のクロックの正確な再生のためにクロック再生器２２に供給される。同期が達成されると、搬送波及び位相再生器２３によって、搬送波及びデジタルデータストリーム１５’、１６’の位相を再生することができる。そして、ＱＰＳＫ復調器２４は、例えば、ＱＰＳＫ復調等の復調を行う。
【００３８】
更に、無線通信システムは、受信機１に信号を無線で送信する送信機（図示せず）を備える。送信機は、送信する複数のデジタルデータストリームをよりデータレートが高いデジタルデータストリームに多重化又は結合するマルチプレクサと、デジタルデータストリームの変調又はシンボルマッピングのための変調器と、変調されたデータを含む信号を送信するアンテナとを備える。
【００３９】
図２は、送信機によって無線で送信され、受信機１によって無線で受信される信号のフレーム構造を示している。信号は、データ又は有用なデータ２７を含む、連続するフレーム２５から構成されている。また、フレーム２５は、データ２７に加えて、受信機１によって用いられる同期情報を提供するプリアンブル２６を含む。実際の動作では、受信機１は、フレーム２５を受信し、フレーム２５に含まれる時間領域プリアンブル２６に基づいて、フレーム同期及び周波数同期を行う。プリアンブル２６は、１又は複数の擬似雑音（pseudo-noise：ＰＮ）シーケンスを含む。ＰＮシーケンスは、＋１又は−１の値を取るバイナリ要素又は所謂チップからなる周知のシーケンスである。ＰＮシーケンスは、搬送波によって変調されると雑音と同様の信号を生成するチップの決定論的シーケンス（deterministic sequence）を含む。
【００４０】
また、フレーム２５は、好ましくは、プリアンブル２６及びデータ２７に続く巡回冗長検査（cyclic redundancy check：ＣＲＣ）フィールド２８を含む。ＣＲＣフィールド２８は、検出のためのチェックサムを生成するために用いることができ及び／又は伝送チャンネル内の雑音によって生じたエラーを訂正するために用いることができる。ＣＲＣは、送信機において、送信の前に算出され、フレームに添付され、後に、データ２７が伝送の間に変更又は劣化されていないことを確認するために、受信機１によって検証される。
【００４１】
以下、図３〜図６を参照して、デマルチプレックスされたストリーム１９’、２０’のパラレル処理のための本発明に基づくプリアンブル２６の構造を説明する。プリアンブル２６を構成するアルゴリズムは、送信機内でプリアンブル２６を生成し、受信機１でプリアンブル２６のローカル参照値を生成し、受信データストリームと、ローカル参照値との相関が調べられる。
【００４２】
図３に示すように、本発明に基づくプリアンブル２６は、Ｍ個の第２の又は短ＰＮシーケンス２９、３０、３１、３２の組合せである第１又は長ＰＮシーケンス３３を含む。各短ＰＮシーケンス２９〜３２は、好ましくは、長さＮを有し、したがって、長ＰＮシーケンス３３は、Ｍ＊Ｎ個のチップを有する。プリアンブル２６の生成は、長ＰＮシーケンス３３の生成及び短ＰＮシーケンス２９〜３２の生成を含む。
【００４３】
このような生成の手順を図５に示す。第１のステップ（Ｓ１）では、参照符号３４によって示される長さＮのシーケンスの第１の又は基本セットを生成する。例えば、シーケンス３４の基本セットは、最大長シーケンス又は又は最大長符号とも呼ばれる長さＮ＊ＭシーケンスのＧｏｌｄシーケンス又はＫａｓａｍｉシーケンスのＭ個のシーケンスのセットであり、Ｇｏｌｄシーケンス及びＫａｓａｍｉシーケンスは、最先端のＰＮシーケンスの分野で周知である。この最先端のＰＮシーケンスについては、ウェブサイト「http://en.wikipedia.org」又はウェブアドレス「http://www.cs.tut.fi/kurssit/TLT-5606/lect2.pdf」によって閲覧可能な、タパニ・リスタニエミ（Tapani Ristaniemi）教授のスペクトル拡散法に関する講義ノートに説明されている。
【００４４】
第２のステップ（Ｓ２）では、上述したシーケンス３４の基本セットから、Ｍ個の異なる短ＰＮシーケンス２９〜３２を選択する。シーケンス３４の基本セットから選択される短ＰＮシーケンス２９〜３２は、以下の要求を満たさなければならない。
【００４５】
・選択された短ＰＮシーケンス２９〜３２の自己相関値は、選択されていない短ＰＮシーケンスに比べて高い必要がある。好ましくは、選択された短ＰＮシーケンス２９〜３２の自己相関は、選択されていない短ＰＮシーケンスの自己相関より高い。更に、これに加えて、選択された短ＰＮシーケンス２９〜３２のオフピーク値のサイズは、好ましくは、所定の閾値を下回る。
【００４６】
・選択された短ＰＮシーケンス２９〜３２の相互相関値は、低レベルに最適化される。第１の選択された短ＰＮシーケンスと、第２の選択された短ＰＮシーケンスとの相互相関は、第１の選択された短ＰＮシーケンスと、選択されていない短ＰＮシーケンスとの相互相関より小さいことが好ましい。この要求を満たすために、シーケンス３４の基本セット内でコンピュータ探索を実行し、最良の、すなわち、相互相関値が最小の短ＰＮシーケンスを発見する。
【００４７】
代替となる第２のステップでは、選択された短ＰＮシーケンス２９〜３２は、長さＮのシーケンスの基本セットに含まれる長さＮの異なるＰＮシーケンスである。このシーケンスの基本セットは、例えば、Ｍ個のシーケンスのセットである長さＮのＧｏｌｄシーケンス又はＫａｓａｍｉシーケンスを含んでもよい。
【００４８】
第３のステップでは、選択されたＭ個の短ＰＮシーケンス２９〜３２を長さＭ＊Ｎの長ＰＮシーケンス３３に連結又は多重化し（Ｓ３）、これにより、図３に示すような長ＰＮシーケンス３３を生成する。図３に示す実施の形態では、上述した第１及び第２のステップに基づいて、長さ３１の４つの短ＰＮシーケンス２９〜３２が選択されている。この結果、第１の短ＰＮシーケンス２９は、ａ１、ａ２、…、ａ３１の符号が付された３１個のチップを含む。第２の短ＰＮシーケンス、第３の短ＰＮシーケンス及び第４の短ＰＮシーケンス３０、３１、３２は、それぞれｂ１〜ｂ３１、ｃ１〜ｃ３１及びｄ１〜ｄ３１の符号が付された３１個のチップを含む。
【００４９】
図３の実施の形態では、短ＰＮシーケンス２９〜３２のそれぞれの１つのチップを連続して結合することによって長ＰＮシーケンス３３が生成される。長ＰＮシーケンス３３のチップ構造は、ａ１、ｂ１、ｃ１、ｄ１、ａ２、ｂ２、ｃ２、ｄ２、ａ３、ｂ３、ｃ３、ｄ３…ａＮ−１、ｂＮ−１、ｃＮ−１、ｄＮ−１、ｂＮ、ｃＮ、ｄＮとなる。
【００５０】
長ＰＮシーケンス３３は、短ＰＮシーケンス２９〜３２を多重化又はインタリーブすることによって生成される。これは、受信機１のデマルチプレクサ１９、２０に対して相補的な関係を有する演算器、マルチプレクサ又はインタリーバによって実行される。送信機は、好ましくは、送信される信号フレーム２５のプリアンブル２６を生成するために、このような相補的なマルチプレクサを備える。
【００５１】
図６は、短ＰＮシーケンス及び長ＰＮシーケンス２９〜３３を生成する手法の変形例を示している。図６に示す手法では、長さＮのＰＮシーケンスの基本セット３４が生成され（Ｓ１）、Ｍ個の異なるＰＮシーケンス２９〜３２は、図５の手法と同様に選択される（Ｓ２）。
【００５２】
次のステップでは、Ｍ個の異なるＰＮシーケンス２９〜３２を多重化することによって第１の長ＰＮシーケンス３５を生成する（Ｓ４）。これと平行して、短ＰＮシーケンス２９、３２の少なくとも１つを逆にし（Ｓ５）、すなわち、短ＰＮシーケンス２９、３２の少なくとも１つの全てのチップの符号を変更して、Ｍ個の短ＰＮシーケンス２９’〜３２’の新たなセットを生成する。そして、第１の長ＰＮシーケンス３５を生成する場合と同様の多重化スキームに基づいて、少なくとも１つの逆の短ＰＮシーケンス２９’〜３２’と、逆にされていない残りの短ＰＮシーケンス２９〜３２を多重化することによって、第２の長ＰＮシーケンス３６を生成する（Ｓ６）。
【００５３】
そして、第１の長ＰＮシーケンス３５と、少なくとも１つの第２の長ＰＮシーケンス３６から、良好な及び好ましくは最良の自己相関値及び／又は相互相関値を有するシーケンスを選択し（Ｓ７）、プリアンブル２６の長ＰＮシーケンス３３を生成する。これは、全てのオフピーク値の最大値が最小化されることを意味する。
【００５４】
更なる長ＰＮシーケンスが必要である場合、最後のステップ（Ｓ７）を再度実行し、良好な又は好ましくは最良の自己相関値及び／又は相互相関値を有する更なる長ＰＮシーケンスを選択してもよい。
【００５５】
図４は、Ｇｏｌｄシーケンスを用いて異なる短ＰＮシーケンス２９、３２を生成する手法を示している。本発明では、受信機１の同期は、粗い短ＰＮシーケンス又は主な短ＰＮシーケンスＰＮ１と呼ばれる短ＰＮシーケンス２９〜３２の１つの相関に基づく粗いタイミング同期と、全体の長ＰＮシーケンス３３、すなわち全ての短ＰＮシーケンス２９〜３２の相関に基づく細かいタイミング同期との２つのステップを含む。粗いタイミング同期に用いられる主な短ＰＮシーケンスＰＮ１は、受信機１によって、最良の自己相関及び相互相関プロパティを有するシーケンスとして、短ＰＮシーケンス２９〜３２から選択される。
【００５６】
図４を用いて、主な短ＰＮシーケンスＰＮ１を選択する手法を説明する。第１のシーケンス発生器３７は、第１のＭシーケンス３７’を生成し、第２のシーケンス発生器３８は、第２のＭシーケンス３８’を生成する。一例として、第１のＭシーケンス３７’の生成多項式は、以下の通りである。
【００５７】
ｇ１（ｐ）＝ｐ５＋ｐ２＋１
第２のＭシーケンス３８’の生成多項式は、例えば、以下の通りである。
【００５８】
ｇ２（ｐ）＝ｐ５＋ｐ４＋ｐ２＋ｐ＋１
このように、第１のＭシーケンス３７’の生成多項式と、第２のＭシーケンス３８’の生成多項式は、異なる。この具体例では、第１のＭシーケンス３７’及び第２のＭシーケンス３８’の両方は、チップ３１個の長さを有する。
【００５９】
第１のシーケンス発生器３７及び第２のシーケンス発生器３８は、排他的論理和検出器３９に接続されている。第１のＭシーケンス３７’及び第２のＭシーケンス３８’は、排他的論理和検出器３９の入力に供給され、排他的論理和検出器３９は、２つのＭ個のシーケンス３７’、３８’の３１個の相対位相に関連する３１個の異なるＧｏｌｄシーケンス３９’を生成する。
【００６０】
第１のＭシーケンス３７’は、好ましくは、粗いタイミング同期を実行するための主な短ＰＮシーケンスＰＮ１として選択される。粗いタイミング同期に使用されるＰＮ２、ＰＮ３及びＰＮ４と呼ばれる残りの短ＰＮシーケンスは、排他的論理和検出器３９によって生成されるシーケンス３９’のセットから選択される。本発明の一実施の形態では、４つの短ＰＮシーケンス２９、３２が使用され、主な短ＰＮシーケンスＰＮ１は、排他的論理和検出器３９の入力の１つに対応し、他の３つの短ＰＮシーケンスＰＮ２、ＰＮ３、ＰＮ４は、排他的論理和検出器３９の出力から選択される。この結果、主な短ＰＮシーケンスＰＮ１の相関がピークに達する場合、ＰＮ１とＰＮ２、ＰＮ１とＰＮ３、及びＰＮ１とＰＮ４の間の相互相関は無視できる。
【００６１】
以下、図１０を用いて、長ＰＮシーケンス３３をセグメント化又はデマルチプレックスして、短ＰＮシーケンス２９〜３２を生成する処理について説明する。デマルチプレックス法は、特に、受信機１がフレーム２５の受信に応じて実行する。受信機１は、所定のレートで、長ＰＮシーケンス３３を含むフレーム２５を受信し、デマルチプレクサ１９、２０は、パラレルな同期処理のために、所定のレートより低いレートで、長ＰＮシーケンス３３をＭ個のパラレルな短ＰＮシーケンス２９〜３２に分割する。
【００６２】
図１０に示す実施の形態では、長さＭ＊Ｎの長ＰＮシーケンス３３は、ａ１、ａ２、ａ３、…、ａＭ＊Ｎ−１、ａＭ＊Ｎと表されるチップ構造を有する。各Ｍ番目のチップは、デマルチプレクサ１９、２０によって、他のパラレルなラインに割り当てられる。デマルチプレックスされた信号が長ＰＮシーケンス３３であり、Ｍ＝４とすると、４つの短ＰＮシーケンス２９〜３２は、以下のように生成される。
ＰＮ１＝ａ１，ａ５，ａ９，…，ａＭ＊Ｎ−３
ＰＮ２＝ａ２，ａ６，ａ１０，…，ａＭ＊Ｎ−２
ＰＮ３＝ａ３，ａ７，ａ１１，…，ａＭ＊Ｎ−１
ＰＮ４＝ａ４，ａ８，ａ１２，…，ａＭ＊Ｎ
以下、図７〜９に示す構成を参照して、受信機１による本発明に基づく粗いタイミング同期及び細かいタイミング同期を説明する。上述のように、短ＰＮシーケンス２９〜３２は、粗いタイミング同期のための主な短ＰＮシーケンスＰＮ１を含む。一方、細かいタイミング同期は、全ての短ＰＮシーケンス２９〜３２を相関させることによって実行される。
【００６３】
図７に示すように、受信機１が受信した信号は、Ａ／Ｄ変換器４０によってサンプリングされる。そして、サンプル信号は、例えば、デマルチプレクサ又はデインタリーバであるシリアル／パラレル変換器４１に供給され、シリアル／パラレル変換器４１は、複数のパラレルなデマルチプレックスされた信号４２’、４３’、４４’、４５’を生成する。図７に示す特定の実施の形態では、シリアル／パラレル変換器４１は、４つのデマルチプレックスされた信号４２’〜４５’を生成する。各デマルチプレックスされた信号４２’〜４５’は、マッチドフィルタ又は相関器４２、４３、４４、４５に供給され、マッチドフィルタ又は相関器４２、４３、４４、４５は、供給されたデマルチプレックスされた信号４２’〜４５’を粗いタイミング同期のために選択された主な短ＰＮシーケンスＰＮ１と相関させる。各マッチドフィルタ４２〜４５は、デマルチプレックスされた信号４２’〜４５’の１つと、主な短ＰＮシーケンスＰＮ１との相互相関信号を生成する。
【００６４】
複数のピーク検出器４６、４７、４８、４９は、マッチドフィルタ４２〜４５による相関結果に基づき、ピーク結果を最大ピーク生成器５０に供給する。ここで、主な短ＰＮシーケンスＰＮ１に揃う又は対応する信号が供給されたマッチドフィルタ４２〜４５のみが、主な短ＰＮシーケンスＰＮ１の自己相関関数のピークのために、鋭いピークを出力する。一方、他のマッチドフィルタ４２〜４５は、小さい値又はピークを出力する。最大ピーク生成器５０は、所定の閾値レベルを超える信号がピーク検出器４６〜４９から供給されると、ピークタイミング信号５０’を生成する。このように、ピークタイミング信号５０’は、主な短ＰＮシーケンスＰＮ１がデマルチプレックスされた信号４２’〜４５’に含まれている場合にのみ生成されるため、受信機１は、ピークタイミング信号５０’を用いて、粗いタイミング同期を実現することができる。
【００６５】
図８は、粗いタイミング同期を行うための代替の回路を示している。Ａ／Ｄ変換器４０が受信信号をサンプリングし、シリアル／パラレル変換器４１がパラレル信号４２’〜４５’をデマルチプレックスした後、デマルチプレックスされた信号は、マルチプレクサ５１によって多重化される。マルチプレクサ５１からの信号は、マッチドフィルタ又は相関器５３に供給され、マッチドフィルタ又は相関器５３は、主な短ＰＮシーケンスＰＮ１との相関を実行する。そして、ピーク検出器５４は、相関信号において検出されたピークに基づいてピークタイミング信号５０’を生成する。図８の実施の形態では、マルチプレクサ５１は、異なるパラレル信号４２’〜４５’を選択するために、０〜３の値を取る選択信号５２によって制御される４：１マルチプレクサである。
【００６６】
図９は、細かいタイミング同期のための回路を示しており、この回路は、受信機１の一部であってもよい。粗いタイミング同期の後に、時刻位置が記録され、まず、パラレルなデマルチプレックスされた信号４２’〜４５’を生成することによって、細かいタイミング同期が実行される。算出されたデマルチプレックスされた信号４２’〜４５’は、マッチドフィルタ又は相関器６２、６３、６４、６５に供給され、ここで、パラレル信号４２’〜４５’は、異なる短ＰＮシーケンス２９〜３２と相関される。
【００６７】
粗いタイミング同期ステップにおいてピークが検出された１つのデマルチプレックスされた信号４４’は、主な短ＰＮシーケンスＰＮ１と相関され、残りのデマルチプレックスされた信号４２’、４３’、４５’は、残りの短ＰＮシーケンスＰＮ２、ＰＮ３、ＰＮ４と相関される。シリアル／パラレル変換器４１の異なる出力４２’〜４５’の間でタイミングを揃えるために、幾つかの相関器６２〜６５の後に、１シンボル又は１チップ遅延を実現する遅延器６６、６７を配置してもよい。
【００６８】
最終的に遅延された異なる相関器６２〜６５の出力６２’、６３’、６４’、６５’は、加算器６８によって加算され、ピーク検出器６９に供給され、ピーク検出器６９は、ピークが実際に検出されたときに、タイミング信号６９’を生成する。このタイミング信号６９’は、異なる相関器６２〜６５の最終的に遅延された出力６２’〜６５’からデータ７０’を生成するマルチプレクサ７０を制御する。
【００６９】
以下、本発明に基づくタイミング同期のために受信機１が実行する自己相関について説明する。
【００７０】
フレーム構造２５に基づき、送信機によってフォーマットされた受信データストリームは、受信機１において、プリアンブル２６から抽出された短ＰＮシーケンス２９〜３２の少なくとも１つについて、自己相関を実行することによって、同期される。実際の動作では、受信機１は、長ＰＮシーケンス３３を含むプリアンブル２６を受信すると、長ＰＮシーケンス３３をデマルチプレクサ１９、２０に供給し、デマルチプレクサ１９、２０は、複数の短ＰＮシーケンス２９〜３２を生成する。
【００７１】
受信機１によって実行される自己相関処理では、相関器回路を使用し、受信され、デマルチプレックスされた信号４２’〜４５’を、短ＰＮシーケンス２９〜３２のローカル参照値チップシーケンスと相関する自己相関を行う。このローカル参照値チップシーケンスは、図３〜図６及び図１０を参照して説明した短ＰＮシーケンスを生成する処理に基づいて生成することができる。詳しくは、供給されたバイナリ値又はチップは、シフトレジスタに入力され、このシフトレジスタは、各チップ期間について、入力されたチップを１つシフトする。そして、各チップ期間において、ローカル参照値シーケンスと、シフトレジスタに入力されたチップとの間の一致の数が導出される。
【００７２】
無雑音のシステムでは、自己相関及びこの結果の同期は、シフトレジスタに入力されたチップと、参照シーケンスとの間の一致の総数によって示される。現実のシステムでは、雑音により、全てのチップを正しく入力することができず、したがって、同期は、一致の数が所定の閾値を上回るか否かの判定に基づいて実行される。これに代えて、上側の閾値の代わりにピーク検出を用いてもよい。ピーク検出を使用する場合、判定は、シフトレジスタの受信信号と、短ＰＮシーケンス２９〜３２のローカル参照値の間の最大の一致に依存するので、非常に正確な同期を実現できる。
【図面の簡単な説明】
【００７３】
【図１】本発明に基づく無線通信システムの受信機のブロック図である。
【図２】本発明に基づく無線通信のためのフレーム構造を示す図である。
【図３】本発明に基づく擬似雑音シーケンスの構造を示す図である。
【図４】本発明に基づく擬似雑音シーケンスを生成するための回路のブロック図である。
【図５】擬似雑音シーケンス及び本発明に基づくプリアンブルを生成するための処理を示す図である。
【図６】擬似雑音シーケンス及び本発明に基づくプリアンブルを生成するための処理の変形例を示す図である。
【図７】本発明に基づく粗いタイミング同期のためのパラレル処理をサポートするフレームタイミング検出回路のブロック図である。
【図８】本発明に基づく粗いタイミング同期のためのシリアル処理をサポートするフレームタイミング検出回路のブロック図である。
【図９】本発明に基づく細かいタイミング同期のためのパラレル処理をサポートするフレームタイミング検出回路のブロック図である。
【図１０】本発明に基づく擬似雑音シーケンスのセグメント化を説明する図である。
【図１】
2007295544.tif 000007
【図２】
2007295544.tif 000008
【図３】
2007295544.tif 000009
【図４】
2007295544.tif 000010
【図５】
2007295544.tif 000011
【図６】
2007295544.tif 000012
【図７】
2007295544.tif 000013
【図８】
2007295544.tif 000014
【図９】
2007295544.tif 000015
【図１０】
2007295544.tif 000016
【外国語明細書】
2007295544000001.pdf
2007295544000002.pdf
2007295544000003.pdf
2007295544000004.pdf