(57)【要約】【目的】バースト的に発生するジッタを伴うストリーミングデータに対しても、かかるジッタを除去して送信側の発生レートを正確に復元し得るストリーミングデータ受信装置及びジッタ除去回路を提供する。【構成】ストリーミングデータを受信するストリーミングデータ受信装置及び該ジッタを除去するジッタ除去回路であり、該ジッタ除去回路は、受信したストリーミングデータを蓄積する第１メモリを含み、該第１メモリの蓄積データ量を検知し、該蓄積データ量に応じて段階的に変化する周波数の読出クロック信号を生成し、該読出クロック信号に従って該第１メモリから蓄積されたストリーミングデータを読み出して出力する。【選択図】図２
2007295491.tif 000002
【特許請求の範囲】
【請求項１】
ストリーミングデータを受信し前記ストリーミングデータからジッタを除去するジッタ除去部と、前記ジッタを除去して得られたストリーミングデータに対してデータ処理をなすデータ処理部と、を含むストリーミングデータ受信装置であって、
前記ジッタ除去部は、
受信したストリーミングデータを蓄積する第１メモリと、
前記第１メモリの蓄積データ量を検知する蓄積データ量検知手段と、
前記蓄積データ量に応じて段階的に変化する周波数の読出クロック信号を生成する読出クロック信号生成手段と、
前記読出クロック信号に従って前記第１メモリから蓄積されたストリーミングデータを読み出しつつ、これを前記データ処理部に転送するストリーミングデータ読出転送手段と、
を含むことを特徴とするストリーミングデータ受信装置。
【請求項２】
前記読出クロック信号生成手段は、前記ストリーミングデータの発生レートに基づく中心周波数と、前記中心周波数を挟む高低にある少なくとも一対の偏差周波数とのうちの１の周波数を前記蓄積データ量に応じて選択し、これを前記読出クロック信号の周波数とすることを特徴とする請求項１記載のストリーミングデータ受信装置。
【請求項３】
前記読出クロック信号生成手段は、単位時間長にわたる前記読出クロック信号の平均周波数を算出して、算出された平均周波数に一致するように前記中心周波数の値を調整する調整動作をなす調整手段を含むことを特徴とする請求項２記載のストリーミングデータ受信処理。
【請求項４】
前記調整手段は、その調整動作を反復することを特徴とする請求項３記載のストリーミングデータ受信装置。
【請求項５】
第２メモリを含み、前記ストリーミングデータ読出転送手段は、前記読出クロック信号に従って前記第１メモリに蓄積されたストリーミングデータを読み出しつつ、これを第２メモリに蓄積すると共に、並行して前記２メモリに蓄積されたストリーミングデータを、前記中心周波数のクロック信号に従って読み出しつつ、これを前記データ処理部に転送することを特徴とする請求項２記載のストリーミングデータ受信装置。
【請求項６】
ストリーミングデータを受信し、前記ストリーミングデータからジッタを除去するジッタ除去回路であって、
受信したストリーミングデータを蓄積する第１メモリと、
前記第１メモリの蓄積データ量を検知する蓄積データ量検知手段と、
前記蓄積データ量に応じて段階的に変化する周波数の読出クロック信号を生成する読出クロック信号生成手段と、
前記読出クロック信号に従って前記第１メモリから蓄積されたストリーミングデータを読み出して出力するストリーミングデータ読出出力手段と、
を含むことを特徴とするジッタ除去回路。
【請求項７】
前記読出クロック信号生成手段は、前記ストリーミングデータの発生レートに基づく中心周波数と、前記中心周波数を挟む高低にある少なくとも一対の偏差周波数とのうちの１の周波数を前記蓄積データ量に応じて選択し、これを前記読出クロック信号の周波数とすることを特徴とする請求項６記載のジッタ除去回路。
【請求項８】
前記読出クロック信号生成手段は、単位時間長にわたる前記読出クロック信号の平均周波数を算出して、算出された平均周波数に一致するように前記中心周波数の値を調整する調整動作をなす調整手段を含むことを特徴とする請求項７記載のジッタ除去回路。
【請求項９】
前記調整手段は、その調整動作を反復することを特徴とする請求項８記載のジッタ除去回路。
【請求項１０】
第２メモリを含み、前記ストリーミングデータ読出転送手段は、前記読出クロック信号に従って前記第１メモリに蓄積されたストリーミングデータを読み出しつつ、これを第２メモリに蓄積すると共に、並行して前記２メモリに蓄積されたストリーミングデータを、前記中心周波数のクロック信号に従って読み出しつつ、これを出力することを特徴とする請求項７記載のジッタ除去回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ジッタを伴うストリーミングデータを受信するストリーミングデータ受信装置及びジッタ除去回路に関する。
【背景技術】
【０００２】
ＩＰ（Internet Protocol）網等の非同期伝送網を介した通信は、受信側との同期を図ることなく送信側からパケット状にてストリーミングデータが送信される。また、不特定且つ変動する経路を介してパケットが転送されるため、かかるパケットから取り出されるストリーミングデータに遅延変動、すなわちジッタが通常では常に発生する。かかるジッタにより、ストリーミングデータにて送られる映像情報や音響情報には遅延や欠損が発生し再生品質を劣化せしめてしまう。
【０００３】
かかるストリーミングデータを受信する受信側装置は、伝送網から供給されるストリーミングデータの伝送レートに追従して同期を図ると共に、かかるジッタを除去する必要がある。この点、特許文献に開示される技術は、遅延量が変動する通信網において、受信データを一時的に蓄積して蓄積データ量を計測し、蓄積データ量の変動から通信遅延変動を検知し、通信遅延の変動検知時に蓄積データ目標値を再設定し、蓄積データが蓄積データ目標値に近づくようにシステムクロックの周波数調整を行うものである（段落００１３参照）。これにより、通信遅延が大きく変動する通信網において送受信端末間の同期を保証して高品質な伝送が可能となるとしている。
【特許文献１】特開２００２−３４４４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示される技術は、大きな遅延変動の検知に応じて蓄積データ目標値を再設定してメモリオーバフローを防ぐものであって、バースト的に発生するジッタを完全に取り除くことはなお困難であり、ストリーミングデータの発生レートを正確に復元して、再生遅延や欠損を防ぐことはできなかった。
【０００５】
本発明の目的は、バースト的に発生するジッタを伴うストリーミングデータに対しても、かかるジッタを除去して送信側の発生レートを正確に復元し得るストリーミングデータ受信装置及びジッタ除去回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明によるストリーミングデータ受信装置は、ストリーミングデータを受信し該ストリーミングデータからジッタを除去するジッタ除去部と、該ジッタを除去して得られたストリーミングデータに対してデータ処理をなすデータ処理部と、を含むストリーミングデータ受信装置であり、該ジッタ除去部は、受信したストリーミングデータを蓄積する第１メモリと、該第１メモリの蓄積データ量を検知する蓄積データ量検知手段と、該蓄積データ量に応じて段階的に変化する周波数の読出クロック信号を生成する読出クロック信号生成手段と、該読出クロック信号に従って該第１メモリから蓄積されたストリーミングデータを読み出しつつ、これを該データ処理部に転送するストリーミングデータ読出転送手段とを含むことを特徴とする。
【０００７】
本発明によるジッタ除去回路は、ジッタを伴うストリーミングデータを受信し、該ストリーミングデータから該ジッタを除去するジッタ除去回路であり、受信したストリーミングデータを蓄積する第１メモリと、該第１メモリの蓄積データ量を検知する蓄積データ量検知手段と、該蓄積データ量に応じて段階的に変化する周波数の読出クロック信号を生成する読出クロック信号生成手段と、該読出クロック信号に従って該第１メモリから蓄積されたストリーミングデータを読み出して出力するストリーミングデータ読出出力手段とを含むことを特徴とする。
【発明の効果】
【０００８】
本発明によるストリーミングデータ受信装置及びジッタ除去回路によれば、ストリーミングデータをメモリに蓄積し、該メモリからのストリーミングデータを読み出すための読出クロック信号の周波数を蓄積データ量に応じて段階的に変化せしめる構成が与えられる。これにより、ストリーミングデータの受信においてバースト的にジッタが発生しても送信側の発生レートを正確に復元することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例について添付の図面を参照しつつ詳細に説明する。
【００１０】
図１は、本発明による実施例を示し、本発明によるデータ受信装置を含む全体の構成を示している。データ受信装置１０は、外部のＩＰ網５０から供給されるストリーミングデータを受信し、例えば、ＭＰＥＧ２に基づく映像信号を再生する装置である。データ受信装置１０は、クロック抽出回路３０と、ジッタ除去回路２０と、データ処理回路４０とを含む。クロック抽出回路３０は、ＩＰ網からクロック信号を抽出し、これをジッタ除去回路２０に供給する回路である。ジッタ除去回路２０は、該ＩＰ網からの供給されるストリーミングデータと、クロック抽出回路３０から供給されるクロック信号とを取り込み、該ストリーミングデータに存在するジッタを除去した後に、これをデータ処理回路４０に供給する回路である。データ処理回路４０は、供給されるストリーミングデータ及びクロック信号に基づいて、例えば、ＭＰＥＧ２に基づく映像復号処理等のデータ処理をなす回路である。
【００１１】
図２は、図１で示されたジッタ除去回路２０のより詳細の構成を示している。ジッタ除去回路２０は、ＩＰ網からのストリーミングデータと該ＩＰ網から抽出されたクロック信号とを取り込む。ストリーミングデータは、第１メモリ２１１に供給される。第１メモリ２１１は、該ストリーミングデータを一旦蓄積した後に、さらに第２メモリ２１２に供給する。第２メモリ２１２は、供給されたストリーミングデータを一旦蓄積した後に、データ処理回路３０に向けて転送する。
【００１２】
第１メモリ２１１及び第２メモリ２１２の各々は、ＦＩＦＯ（First-In First-Out）動作をなすメモリである。第１メモリ２１１は、現在時点でその内部に蓄積しているストリーミングデータの蓄積データ量を計測し、該蓄積データ量の値を蓄積データ量検知部２２に供給する。
【００１３】
蓄積データ量検知部２２は、第１メモリ２１１の蓄積データ量に応じて１つのクロック周波数を選択し、該周波数の分周クロック信号を指定した選択信号をセレクタ部２３及びカウンタ制御部２４の各々に供給する。カウンタ制御部２４は、第１カウンタ２５１及び第２カウンタ２５２の制御を行うと共に、ＶＣＸＯ制御部２６に周波数制御信号を供給する。
【００１４】
ＶＣＸＯ制御部２６は、カウンタ制御部２４からの周波数制御信号に基づいてＶＣＸＯ２７の制御を行う。ＶＣＸＯ２７は、電圧制御型の水晶発信器（ＶＣＸＯ：Voltage Control Crystal Oscillator）であり、ＶＣＸＯ制御部２６からの制御に応じて周波数を変化させたクロック信号を出力する。該クロック信号は、第１カウンタ２５１及び第２カウンタ２５２と、第１分周器２８１、第２分周器２８２及び第３分周器２８３とにそれぞれ供給される。
【００１５】
第１分周器２８１は、ＶＣＸＯ２７から供給されるクロック信号に対して、ｍ／ｎの分周を行い、第１分周クロック信号を出力する。分周比“ｍ／ｎ”は、第１分周クロック信号の周波数がＩＰ網から送信されるストリーミングデータの伝送レートにほぼ等しくなるように選択される。例えば、ストリーミングデータの伝送レートを８０Ｍｂｉｔ／ｓとし、且つ第１及びメモリ２１１及び第２メモリ２１２におけるデータ幅を８ｂｉｔとすると、第１分周クロック信号の周波数が１０ＭＨｚの周波数となるように、ｍ及びｎの値が選択される。
【００１６】
第２分周器２８２は、ＶＣＸＯ２７から供給されるクロック信号に対して、（ｍ＋Ｘ）／ｎの分周を行い、第２分周クロック信号を出力する。第２分周クロック信号の周波数は、第１分周クロック信号の周波数（中心周波数）に比して、調整パラメータＸの値により定まる所定偏差（α）だけ大きい偏差周波数である。第３分周器２８３は、ＶＣＸＯ２７から供給されるクロック信号に対して、（ｍ−Ｘ）／ｎの分周を行い、第３分周クロック信号を出力する。第３分周クロック信号の周波数は、第１分周クロック信号の周波数に比して、調整パラメータＸにより定まる所定偏差（α）だけ小さい偏差周波数である。調整パラメータＸは正の数であり、本実施例の第２分周器２８２及び第３分周器２８３において同じ値を使用することとしているが、第２分周器２８２と第３分周器２８３とで異なる値とすることもできる。第１、第２及び第３分周クロック信号はセレクタ部２３に供給される。尚、分周クロック信号の数は、第１、第２及び第３分周クロック信号の３つに限られず、３つ以上であっても良い。
【００１７】
セレクタ部２３は、第１、第２及び第３分周クロック信号のうちの何れかの１つの分周クロック信号を蓄積データ量検知部２２からの選択信号に応じて選択する。選択された分周クロック信号は、読出クロック信号として第１メモリ２１１に供給され、書込クロック信号として第２メモリ２１２に供給される。また、該分周クロック信号は、後述する如きＶＣＸＯ２７による発振周波数の制御のために、蓄積データ量検知部２２にも供給される。
【００１８】
図３は、第１メモリの蓄積データ量の時間変化と、第１メモリの読出クロック信号の周波数時間変化を示している。本図の上段のグラフは、縦軸を第１メモリにおける蓄積データ量であり、横軸を時間である。本図の下段のグラフは、縦軸を第１メモリにおける読出クロック信号の周波数であり、横軸を時間である。上段及び下段のグラフは時間軸において一致し、読出開始時点を０としている。
【００１９】
図３と共に図２を参照しつつ、ジッタ除去回路の動作について以下説明する。先ず、第１メモリ２１１は、ＩＰ網から抽出されるクロック信号に同期して、ＩＰ網からのストリーミングデータを蓄積すると共に、蓄積するストリーミングデータの蓄積データ量を計測する。蓄積データ量検知部２２は、第１メモリ２１１で計測されたデータ蓄積量を監視し、データ蓄積量が目標蓄積量Ｔに達した時点で、セレクタ部２３に選択信号を供給することにより第１分周器２８１の出力である第１分周クロック信号を選択する。これにより、第１メモリ２１１からの読出が第１分周クロック信号の周波数（中心周波数）に従って開始される。
【００２０】
以後、蓄積データ量検知部２２は、第１メモリ２１１で計測されたデータ蓄積量を常に監視し、データ蓄積量が所定の閾値Ｔ＋Ｓを超えるか又は所定の閾値Ｔ−Ｓを下まわるかを判定して、該判定結果に応じて、第１分周クロック信号、第２分周クロック信号及び第３１分周クロック信号の何れかを選択して，第１メモリ２１１に供給する読出クロック周波数を切り替える。すなわち、データ蓄積量が閾値Ｔ＋Ｓを超えた場合は、第２分周器２８２の出力である第２分周クロック信号が選択され、第１メモリ２１１からの読出が、第２分周クロック信号の周波数（中心周波数＋α）に従ってなされる。データ蓄積量が閾値Ｔ−Ｓを下まわった場合は、第３分周器２８３の出力である第３分周クロック信号が選択され、第１メモリ２１１からの読出が、第３分周クロック信号の周波数（中心周波数−α）に従ってなされる。データ蓄積量が閾値Ｔ−Ｓと閾値Ｔ＋Ｓとの間にある場合は、第１分周器２８１の出力である第１分周クロック信号が選択され、第１メモリ２１１からの読出が、第１分周クロック信号の周波数（中心周波数）に従ってなされる。
【００２１】
一方、カウンタ制御部２４は、第２カウンタ２５２を用いてＶＣＸＯ２７のクロックをカウントすることにより、平均クロック周波数を算出するための単位時間の周期的な到来を繰り返し検知する。また、カウンタ制御部２４は、第１カウンタを用いてＶＣＸＯ２７のクロックをカウントすることにより、該単位時間にわたって、第１分周クロック信号が使用された時間、第２分周クロック信号が使用された時間及び第３分周クロック信号が使用された時間のそれぞれの総和を求める。さらに、カウンタ制御部２４は、この３つの総和を前述の単位時間の長さ（単位時間長）で割ることにより各分周クロック信号の使用率を算出し、この使用率を重みとして平均クロック周波数を算出する。該平均クロック周波数はＶＣＸＯ制御部２６に供給される。
【００２２】
ＶＣＸＯ制御部２６では、平均クロック周波数の値に応じて、ＶＣＸＯ２７に供給する周波数制御電圧の値を算出する。すなわち、該平均クロック周波数に中心周波数の値が一致するようにするには、どの程度ＶＣＸＯ２７の周波数制御電圧をずらす必要があるかが算出される。ＶＣＸＯ制御部２６は、該周波数制御電圧の値をＤ／Ａ変換して、周波数制御電圧としてＶＣＸＯ２７に供給する。ＶＣＸＯ２７は、該周波数制御電圧に応じて、その発振周波数を変動させる。
【００２３】
以上の動作は、第２カウンタ２５２を用いて発生される単位時間の周期毎に繰返し実行される。これにより、第２分周クロック信号の使用率と第３分周クロック信号の使用率とが限りなく等しくなると共に、第１分周クロック信号の周波数が送信側のデータ発生レートに収斂するように最適化される。
【００２４】
以上の実施例において、本発明によるストリーミングデータ受信装置及びジッタ除去回路を適用することにより、第１及び第２のメモリを備えられ、第１メモリでバースト的なジッタが平滑化されると共に、第２メモリで細かいジッタが除去される。第１メモリの読出アドレスと第２メモリの書込アドレスは、中心周波数の他に“中心周波数＋α”及び“中心周波数−α”の偏差周波数から選択される。これによりバースト的に大きな遅延変動として発生するジッタを除去することができる。さらに、中心周波数及び偏差周波数の３つの周波数の単位時間当たりの使用率から平均クロック周波数を算出し、該平均クロック周波数に収斂するようにＶＣＸＯ２７の周波数を変動させる。該中心周波数のクロック信号は後段の第２メモリの読み出しクロックとして使用される。これにより、送信側のデータ発生レートが正確に再現され、適切なデータ処理を行うことができる。
【産業上の利用可能性】
【００２５】
以上の実施例では、ＩＰ網に代表される非同期伝送網に接続されるストリーミングデータ受信装置の適用例が示されたが、本発明によるストリーミングデータ受信装置及びジッタ除去回路は、ＡＴＭ網等の他の非同期伝送網から連続したデータを受信するデータ受信装置にも適用可能である。また、本明細書において用いられるストリーミングデータとは、ＭＰＥＧ２等の規格に基づく映像データのみならず、ＩＰ電話における音声データでも有り得る。
【図面の簡単な説明】
【００２６】
【図１】本発明による実施例を示し、本発明によるデータ受信装置を含む全体の構成を示すブロック図である。
【図２】図１で示されたジッタ除去回路２０のより詳細の構成を示すブロック図である。
【図３】第１メモリの蓄積データ量の時間変化と、第１メモリの読出クロック信号の周波数時間変化を示すグラフである。
【符号の説明】
【００２７】
１０  ストリーミングデータ受信装置
２０  ジッタ除去回路
３０  クロック抽出回路
４０  データ処理回路
５０  ＩＰ網
２１１  第１メモリ
２１２  第２メモリ
２２  蓄積データ量検知部２２
２３  セレクタ
２４  カウンタ制御部
２５１  第１カウンタ
２５２  第２カウンタ
２６  ＶＣＸＯ制御部
２７  ＶＣＸＯ
２８１  第１分周器
２８２  第２分周器
２８３  第３分周器
【図１】
2007295491.tif 000003
【図２】
2007295491.tif 000004
【図３】
2007295491.tif 000005