(57)【要約】【課題】実装コストを増加させずに、マルチチップモジュールの実装集積度を高めつつ、モジュール面積を削減することができる高周波マルチチップモジュール等を提供すること。【解決手段】ＢＢＩＣ１４及びＲＦＩＣ２０が中間基板１２に配置されたマルチチップモジュール１０において、中間基板１２の上面にはＢＢＩＣ１４がフリップ実装されるとともに、受動部品１８が実装されており、中間基板１２の下面にはＲＦＩＣ２０がフリップ実装されており、ＲＦＩＣ２０の周囲には、ノイズを遮断するためのシールドの壁部となるシールド壁部材２２が配置されており、シールド壁部材２２と、二次実装基板２８に形成されているＧＮＤ面３０によってシールドが形成されていることを特徴とする。【選択図】図４
2007053233.tif 000002
【特許請求の範囲】
【請求項１】
ＢＢ（Ｂａｓｅ  Ｂａｎｄ）ＩＣ及びＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）ＩＣが中間基板に配置されたマルチチップモジュールにおいて、
前記中間基板の上面には前記ＢＢＩＣがフリップ実装されるとともに、受動部品が実装されており、
前記中間基板の下面には前記ＲＦＩＣがフリップ実装されており、
前記ＲＦＩＣの周囲には、ノイズを遮断するためのシールドの壁部となるシールド壁部材が配置されており、
前記シールド壁部材と、二次実装基板に形成されているＧＮＤ面によって前記シールドが形成されていることを特徴とするマルチチップモジュール。
【請求項２】
前記シールド壁部材の高さは、前記ＲＦＩＣの高さよりも高く、前記中間基板と前記二次実装基板との接続部材の高さ以下であることを特徴とする請求項１に記載のマルチチップモジュール。
【請求項３】
前記シールド壁部材は、前記マルチチップモジュールの製造工程において、前記ＲＦＩＣの周囲に形成された半田ボールが溶融して形成されていることを特徴とする請求項１又は請求項２のいずれかに記載のマルチチップモジュール。
【請求項４】
前記シールド壁部材は、金属板で構成される枠であることを特徴とする請求項１又は請求項２のいずれかに記載のマルチチップモジュール。  
【請求項５】
ＢＢＩＣ及びＲＦＩＣが中間基板に配置されたマルチチップモジュールの製造方法であって、
前記中間基板の上面に前記ＢＢＩＣをフリップ実装するとともに、受動部品を実装する上面実装ステップと、
前記中間基板の下面に前記ＲＦＩＣをフリップ実装するＲＦＩＣ実装ステップと、
前記ＲＦＩＣの周囲に、ノイズを遮断するためのシールドの壁部となるシールド壁部材を形成するシールド壁部材形成ステップと、
前記シールド壁部材と、二次実装基板に形成されているＧＮＤ面によってシールドを形成するシールド形成ステップと、
を有することを特徴とするマルチチップモジュールの製造方法。
【請求項６】
前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材の高さは、前記ＲＦＩＣの高さよりも高く、前記中間基板と前記二次実装基板とを接続するための接続部材の高さ以下であることを特徴とする請求項５に記載のマルチチップモジュールの製造方法。
【請求項７】
前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材は、前記ＲＦＩＣの周囲に形成された半田ボールが溶融して形成されることを特徴とする請求項５又は請求項６のいずれかに記載のマルチチップモジュールの製造方法。
【請求項８】
前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材は、金属板で構成される枠であることを特徴とする請求項５又は請求項６のいずれかに記載のマルチチップモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波マルチチップモジュールに関するものである。
【背景技術】
【０００２】
携帯電話機等に内蔵するモジュールは、小型であることが要求される。
そこで、従来、モジュール面積を小さくするために、複数のＩＣを積層し、基板内に受動部品を実装したいわゆるＳｉＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）の技術が実施されている（例えば、特許文献１）。
【特許文献１】特開２００５−５５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ＳｉＰは、実装コストが増加するという問題がある。
【０００４】
そこで、本発明は、実装コストを増加させずに、マルチチップモジュールの実装集積度を高めつつ、モジュール面積を削減することができるマルチチップモジュール、及び、マルチチップモジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記目的は、第１の発明によれば、ＢＢ（Ｂａｓｅ  Ｂａｎｄ）ＩＣ及びＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）ＩＣが中間基板に配置されたマルチチップモジュールにおいて、前記中間基板の上面には前記ＢＢＩＣがフリップ実装されるとともに、受動部品が実装されており、前記中間基板の下面には前記ＲＦＩＣがフリップ実装されており、前記ＲＦＩＣの周囲には、ノイズを遮断するためのシールドの壁部となるシールド壁部材が配置されており、前記シールド壁部材と、二次実装基板に形成されているＧＮＤ面によって前記シールドが形成されていることを特徴とするマルチチップモジュールにより達成される。
【０００６】
第１の発明の構成によれば、前記マルチチップモジュールにおいては、前記中間基板の上面には前記ＢＢＩＣがフリップ実装され、前記中間基板の下面には前記ＲＦＩＣがフリップ実装されている。
このため、前記ＢＢＩＣと前記ＲＦＩＣを共に、例えば、前記中間基板の上面に配置する場合に比べて、実装コストを上げることなくモジュール面積を削減することができる。
これにより、実装コストを増加させずに、マルチチップモジュールの実装集積度を高めつつ、モジュール面積を削減することができる。
【０００７】
さらに、前記ＲＦＩＣが前記中間基板の下面に配置され、その周囲には前記シールド壁部材が配置されている。そして、二次実装基板に形成されているＧＮＤ面によってシールドが形成されている。このため、前記シールド壁部材と二次実装基板に形成されているＧＮＤ面によって、前記ＲＦＩＣをシールドすることができる。
【０００８】
第２の発明は、第１の発明の構成において、前記シールド壁部材の高さは、前記ＲＦＩＣの高さよりも高く、前記中間基板と前記二次実装基板との接続部材の高さ以下であることを特徴とするマルチチップモジュールである。
【０００９】
第２の発明の構成によれば、前記シールド壁部材の高さは、前記ＲＦＩＣの高さよりも高く、前記中間基板と前記二次実装基板の接続部材の高さ以下であるから、前記ＲＦＩＣをシールドする目的のためにモジュール全体の高さを高くすることなく、前記ＲＦＩＣをシールドすることができる。
【００１０】
第３の発明は、第１の発明又は第２の発明のいずれかの構成において、前記シールド壁部材は、前記マルチチップモジュールの製造工程において、前記ＲＦＩＣの周囲に形成された半田ボールが溶融して形成されていることを特徴とするマルチチップモジュールである。
【００１１】
第３の発明の構成によれば、前記中間基板と前記二次実装基板を接続するためにも使用される半田ボールが溶融することによって、前記シールド壁部材が形成されている。
このため、前記シールド壁部材を形成するために、新たな材料を導入する必要がない。
【００１２】
第４の発明は、第１の発明又は第２の発明のいずれかの構成において、前記シールド壁部材は、金属板で構成される枠であることを特徴とするマルチチップモジュールである。
【００１３】
第４の発明の構成によれば、前記シールド壁部材は、金属板で構成される枠であるから、前記中間基板と前記二次実装基板とを接続するに際して、互いに水平の位置を保つための位置決め部材として機能する。このため、例えば、前記中間基板と前記二次実装基板を接続するための半田ボールが斜めに溶解した場合であっても、接続不良となることを防止することができる。
【００１４】
前記目的は、第５の発明によれば、ＢＢＩＣ及びＲＦＩＣが中間基板に配置されたマルチチップモジュールの製造方法であって、前記中間基板の上面に前記ＢＢＩＣをフリップ実装するとともに、受動部品を実装する上面実装ステップと、前記中間基板の下面に前記ＲＦＩＣをフリップ実装するＲＦＩＣ実装ステップと、前記ＲＦＩＣの周囲に、ノイズを遮断するためのシールドの壁部となるシールド壁部材を形成するシールド壁部材形成ステップと、前記シールド壁部材と、二次実装基板に形成されているＧＮＤ面によってシールドを形成するシールド形成ステップと、を有することを特徴とするマルチチップモジュールの製造方法によって達成される。
【００１５】
第５の発明の構成によれば、第１の発明の構成と同様に、実装コストを増加させずに、マルチチップモジュールの実装集積度を高めつつ、モジュール面積を削減することができる。
さらに、前記シールド壁部材と二次実装基板に形成されているＧＮＤ面によって、前記ＲＦＩＣをシールドすることができる。
【００１６】
第６の発明は、第５の発明の構成において、前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材の高さは、前記ＲＦＩＣの高さよりも高く、前記中間基板と前記二次実装基板とを接続するための接続部材の高さ以下であることを特徴とするマルチチップモジュールの製造方法である。
【００１７】
第７の発明は、第５の発明又は第６の発明のいずれかの構成において、前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材は、前記ＲＦＩＣの周囲に形成された半田ボールが溶融して形成されることを特徴とするマルチチップモジュールの製造方法である。
【００１８】
第８の発明は、第５の発明又は第６の発明のいずれかの構成において、前記シールド壁部材形成ステップにおいて形成する前記シールド壁部材は、金属板で構成される枠であることを特徴とするマルチチップモジュールの製造方法である。
【発明を実施するための最良の形態】
【００１９】
以下、この発明の好適な実施の形態を添付図面等を参照しながら、詳細に説明する。
尚、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。  
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の高周波マルチチップモジュール１０（以下、モジュール１０と呼ぶ）を示す概略断面図である。
図２は、モジュール１０を示す概略斜視図である。
このモジュール１０は、マルチチップモジュールの一例である。
なお、マルチチップモジュールとは、基板上に複数のＩＣが搭載されたモジュールである。
このモジュール１０は、携帯電話機、ＧＰＳ（Ｇｌｏｂａｌ  ＰｏｓｉｔｉｏｎｉｎｇＳｙｓｔｅｍ）受信機、無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）装置、ブルートゥース（登録商標）等に使用される小型高周波マルチチップモジュールである。
【００２１】
図１（ａ）に示すように、モジュール１０においては、インターポーザ１２の上面１２ａにＢＢＩＣ１４がフリップ実装されるとともに、複数の受動部品（受動回路素子とも呼ぶ）１８が実装されている。ＢＢＩＣ１４はその接続端子１４ａがインターポーザ１２の上面１２ａに接続されている。そして、ＢＢＩＣ１４がフリップ実装された周辺は、封止材１６によって覆われている。
ここでフリップ実装とは、基板に対してＩＣ能動面をフェイスダウンで実装する方法である。  
【００２２】
インターポーザ１２は、配線層及びＩＣ実装面（上面１２ａ及び下面１２ｂ）からなる複数層により構成されており、例えば、ガラスエポキシ基板等の有機材料系基板やセラミック基板等である。インターポーザ１２は、中間基板の一例である。配線層は、例えば、図２（ａ）の第１層１２ｃ、第２層１２ｄ、第３層１２ｅ及び第４層１２ｆから構成されており、電源、ＧＮＤ、ＩＣ間の接続ライン等を含む。第２層１２ｄは、図２（ｂ）に示すように、第１層１２ｃと第３層１２ｅを接続するビア１３が設けられている部分以外は、金属で覆われたＧＮＤ層となっている。これにより、上面１２ａに実装されたＢＢＩＣ１４及び下面１２ｂに配置された後述のＲＦＩＣ２０が、互いのノイズによって影響されることを防止することができる。
【００２３】
受動部品１８は、ＢＢＩＣ１４及びＲＦＩＣ２０に使用される。この受動部品１８は、例えば、キャパシタ、抵抗、インダクタ、フィルタ等である。
なお、本実施の形態とは異なり、上面１２ａには、ＲＦＩＣ２０の入力端子とモジュール入力端子の間にＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）などの能動回路素子を実装してもよい。高周波のＲＦＩＣ２０は、初段の増幅器のＮＦ（Ｎｏｉｓｅ  ｆｉｇｕｒｅ：雑音指数）によってトータルのノイズ特性が決まる。このため、ＲＦＩＣ２０が内臓している増幅器よりもノイズ特性のよい増幅器をＲＦＩＣ２０の前段（ＲＦＩＣ２０の入力端子とモジュール入力端子の間）に用いることによって、ＲＦＩＣ２０のトータルのノイズ特性を向上させることができる。
【００２４】
また、図１（ａ）に示すように、インターポーザ１２の下面１２ｂには、ＲＦＩＣ２０がフリップ実装されている。ＲＦＩＣ２０はその接続端子２０ａがインターポーザ１２の下面２０ａに接続されている。ＲＦＩＣ２０がフリップ実装された周辺は、封止材２４によって覆われている。図１に示すように、このＲＦＩＣ２０の外形及び面積は、ＢＢＩＣ１４の外形及び面積よりも小さい。
また、ＲＦＩＣ２０の周囲には、ノイズを遮断するためのシールドの壁部となるシールド用溶融半田２２が配置されている。シールド用溶融半田２２は、シールド壁部材の一例である。
【００２５】
なお、本実施の形態とは異なり、下面１２ｂには、部品サイズが後述のインターフェース用溶融半田２６以下であれば、ＢＢＩＣ１４用のバイパスコンデンサなど、試作段階において変更する必要がない部品を配置してもよい。
【００２６】
また、図１（ａ）に示すように、二次実装基板２８にはＧＮＤ面３０が形成されている。ＧＮＤ面３０の外形及び面積は、シールド用溶融半田２２と略同一である。
そして、シールド用溶融半田２２と、ＧＮＤ面３０によって、シールドを形成している。なお、シールド用溶融半田２２とＧＮＤ面３０は接続されていてもよいし、シールド用溶融半田２２とＧＮＤ面３０の間に空間が存在してもよい。
シールド用溶融半田２２は、後述のシールド用半田ボール２２ａ（図４（ｂ）参照）が溶融し、その後固化することによって形成されている。なお、本明細書においては、「溶融」は、「溶融し、その後固化する」という意味で使用する。
なお、インターポーザ１２と二次実装基板２８は、インターフェース用溶融半田２６によって、接続されている。
【００２７】
図１（ｂ）は、インターポーザ１２、ＲＦＩＣ２０、シールド用溶融半田２２、インターフェース用溶融半田２６の相対的な高さを説明するための概略図である。図１（ｂ）に示すように、シールド用溶融半田２２の高さｈ１は、ＲＦＩＣの高さｈ２よりも高く、インターフェース用溶融半田２６の高さｈ３と等しい。
なお、本実施の形態とは異なり、シールド用溶融半田２２の高さｈ１は、ＲＦＩＣの高さｈ２よりも高く、インターフェース用溶融半田２６の高さｈ３よりも低くてもよい。すなわち、シールド用溶融半田２２の高さｈ１は、ＲＦＩＣの高さｈ２よりも高く、インターフェース用溶融半田２６の高さｈ３以下であればよい。  
【００２８】
モジュール１０は、上述のように構成されている。
上述のように、モジュール１０においては、インターポーザ１２の上面１２ａにはＢＢＩＣ１４がフリップ実装され、インターポーザ１２の下面１２ｂにはＲＦＩＣ２０がフリップ実装されている。
このため、ＢＢＩＣ１４とＲＦＩＣ２０を共に、例えば、インターポーザ１２の上面１２ａに配置する場合に比べて、実装コストを上げることなくモジュール面積を削減することができる。
これにより、実装コストを増加させずに、マルチチップモジュールの実装集積度を高めつつ、モジュール面積を削減することができる。
また、インターポーザ１２の上面１２ａに受動部品１８を配置することによって、モジュールの開発段階はもちろん、量産段階においても、インピーダンス整合が容易になる。すなわち、ＲＦＩＣ２０の増幅器（図示せず）の入出力インピーダンスは基板構成、接続方法で寄生インダクタンスや寄生容量が変化する。これに対応するためのインピーダンス整合を行うためのマッチング回路の部品定数の調整が容易になるのである。
【００２９】
さらに、ＲＦＩＣ２０がインターポーザ１２の下面１２ｂに配置され、その周囲にはシールド用溶融半田２２が配置されている。そして、二次実装基板２８に形成されているＧＮＤ面３０と接続されることによってシールドが形成されている。このように、シールド用溶融半田２２と二次実装基板２８に形成されているＧＮＤ面３０によって、ＲＦＩＣ２０をシールドすることができる。
【００３０】
また、シールド溶融半田２２の高さｈ１は、ＲＦＩＣ２０の高さｈ２よりも高く、インターフェース用溶融半田２６の高さｈ３と等しいから、ＲＦＩＣ２０をシールドする目的のためにモジュール全体の高さを高くすることなく、ＲＦＩＣ２０をシールドすることができる。
さらに、ＩＣの積層や基板内に受動部品を配置しないため、実装時のコストを増加することなくＲＦＩＣ２０をシールドすることができる。
【００３１】
以下、モジュール１０の製造方法の要部を、主に図３及び図４を使用して説明する。
図３は、モジュール１０の製造方法の要部を示す概略フローチャートである。
図４は、モジュール１０の製造過程における状態の一例を示す概略図である。
【００３２】
まず、図４（ａ）に示すように、インターポーザ１２の上面にＢＢＩＣ１４をフリップ
実装する（図３のステップＳＴ１）。
続いて、インターポーザ１２の上面１２ａに、受動部品１８を実装する（ステップＳＴ２）。
上述のステップＳＴ１及びステップＳＴ２は、上面実装ステップの一例である。
【００３３】
続いて、図４（ｂ）及び図４（ｃ）に示すように、インターポーザ１２の下面１２ｂに、ＲＦＩＣ２０をフリップ実装する（図３のステップＳＴ３）。このステップＳＴ３は、ＲＦＩＣ実装ステップの一例である。
続いて、図４（ｂ）及び図４（ｃ）に示すように、ＲＦＩＣ２０の周辺にシールド用半田ボール２２ａを形成する（ステップＳＴ４）。
【００３４】
続いて、図４（ｂ）及び図４（ｃ）に示すように、インターポーザ１２の下面１２ｂに、インターフェース用半田ボール２６ａを形成する（ステップＳＴ５）。
続いて、シールド用半田ボール２２ａを溶融して、二次実装基板２８のＧＮＤ周辺ランド３２と接続する（ステップＳＴ６）。シールド用半田ボール２２ａが溶融することによって、シールド用溶融半田２２が形成される。このステップＳＴ６は、シールド壁部材形成ステップの一例であり、シールド形成ステップの一例でもある。なお、ステップＳＴ６においては、インターフェース用半田ボール２６ａを溶融して、二次実装基板２８のインターフェース用ランド３４と接続する。
【００３５】
なお、上述のステップＳＴ１乃至ステップＳＴ５は、説明の便宜上、上述の順序で行うこととしたが、順序は前後してもよいし、また、ステップＳＴ１乃至ステップＳＴ５を同時に行ってもよい。
また、本実施の形態とは異なり、上述のステップＳＴ６においては、シールド用半田ボール２２ａが溶融しても、二次実装基板２８のＧＮＤ周辺ランド３２と接続しなくてもよい。シールド用溶融半田２２と、ＧＮＤ周辺ランド３２との間に空間があっても、外部のノイズを遮断するというシールドの役割を果たすことができる。
【００３６】
上述のように、インターフェース用半田ボール２６ａと同じ材質のシールド用半田ボール２２ａが溶融することによって、シールド用溶融半田２２が形成されている。
このため、シールド用溶融半田２２を形成するために、新たな材料を導入する必要がない。
【００３７】
モジュール１０における実装方法は、特に、「ＢＢＩＣ１４の面積＞ＲＦＩＣ２０の面積」という式１を満たし、かつ、「（ＢＢＩＣ１４の面積＋上面１２ａの受動部品の面積）＞（ＲＦＩＣ２０の面積＋下面１２ｂのインターフェース用半田ボール２６ａの面積）」という式２を満たす場合に、有効である。上述のように、ＲＦＩＣ２０の外形及び面積は、ＢＢＩＣ１４の外形及び面積よりも小さい。そして、インターフェース用半田ボール２６ａが占める面積は、モジュール１０に配置するＩＣの種類と数によって決まる。
このため、本実施の形態とは異なり、外形及び面積が相対的に大きいＢＢＩＣ１４を下面１２ｂに配置すると、ＲＦＩＣ２０を下面１２ｂに配置する場合に比べて、下面１２ｂにおける部品の実装面積が大きくなり、かつ、上面１２ａに部品を実装しない無駄な領域が大きくなる。このため、モジュール１０を効率的に小型化することができない。
この点、上述の式１及び式２を満たし、本実施の形態のように実装することによって、モジュール１０を効率的に小型化することができる。
【００３８】
（第２の実施の形態）
次に、第２の実施の形態について、説明する。
第２の実施の形態における高周波マルチチップモジュール１０Ａ（以後、モジュール１０Ａと呼ぶ）は上記第１の実施の形態のモジュール１０と多くの構成が共通するため共通する部分は同一の符号等とし、説明を省略し、以下、主な相違点を中心に説明する。
【００３９】
図５は、モジュール１０Ａを示す概略断面図である。
図５に示すように、モジュール１０Ａにおいては、アルミ板４０と、二次実装基板２８のＧＮＤ面３０が接続されることによって、ＲＦＩＣ２０のシールドを形成している。アルミ板４０は、例えば、矩形の枠状であり、シールド壁部材の一例である。
図５（ｂ）は、インターポーザ１２、ＲＦＩＣ２０、アルミ板４０、インターフェース用溶融半田２６の相対的な高さを示すための概略図である。図５（ｂ）に示すように、アルミ板４０の高さｈ４は、ＲＦＩＣ２０の高さＨ２よりも高く、インターフェース用溶融半田２６の高さｈ３と等しい。
なお、本実施の形態とは異なり、すなわち、アルミ板４０の高さｈ４は、ＲＦＩＣ２０の高さＨ２よりも高く、インターフェース用溶融半田２６の高さｈ３よりも低くてもよい。アルミ板４０の高さｈ４は、ＲＦＩＣ２０の高さＨ２よりも高く、インターフェース用溶融半田２６の高さｈ３以下であればよい。
【００４０】
図６は、モジュール１０Ａの製造過程における状態の一例を示す概略図である。
図６（ａ）に示すように、矩形の枠状のアルミ板４０を用意する。
そして、図６（ｂ）に示すように、インターポーザ１２の下面１２ｂにおいて、ＲＦＩＣ２０を囲むようにアルミ板４０を配置し、アルミ板４０と二次実装基板２８のＧＮＤ周辺ランド３２（図４（ｃ）参照）を接続することによって、モジュール１０Ａを製造する。
【００４１】
上述のように、モジュール１０Ａにおいては、アルミ板４０でシールドの壁部を構成するから、インターポーザ１２と二次実装基板２８とを接続するに際して、互いに水平の位置を保つための位置決め部材として機能する。このため、例えば、インターポーザ１２と二次実装基板２８を接続するための半田ボールが斜めに溶解したとしても、接続不良となることを防止することができる。
【００４２】
本発明は、上述の各実施の形態に限定されない。さらに、上述の各実施の形態は、相互に組み合わせて構成するようにしてもよい。
【図面の簡単な説明】
【００４３】
【図１】高周波マルチチップモジュールを示す概略断面図である。
【図２】モジュールを示す概略斜視図である。
【図３】モジュールの製造方法の要部を示す概略フローチャートである。
【図４】モジュールの製造過程における状態の一例を示す概略図である。
【図５】モジュールを示す概略断面図である。
【図６】モジュールの製造過程における状態の一例を示す概略図である。
【符号の説明】
【００４４】
１０，１０Ａ・・・高周波マルチチップモジュール、１２・・・インターポーザ、１４・・・ＢＢＩＣ、１６，２４・・・封止材、１８・・・受動部品、２０・・・ＲＦＩＣ、２２・・・シールド用溶融半田、２２ａ・・・シールド用半田ボール、２６・・・インターフェース用溶融半田、２６ａ・・・インターフェース用半田ボール、２８・・・二次実装基板、３０・・・ＧＮＤ面、３２・・・ＧＮＤ周辺ランド、３４・・・インターフェース用ランド、４０・・・アルミ板
【図１】
2007053233.tif 000003
【図２】
2007053233.tif 000004
【図３】
2007053233.tif 000005
【図４】
2007053233.tif 000006
【図５】
2007053233.tif 000007
【図６】
2007053233.tif 000008