(57)【要約】【課題】レジストポイゾニングを抑止して微細な配線構造を形成可能な半導体装置の製造方法を提供する。【解決手段】配線層１１上に、キャップ層１２、第１層間絶縁膜１３、エッチングストッパ層１４、第２層間絶縁膜１５、ハードマスク層１６、ハードマスク層１８を順次形成する。第１および／または第２層間絶縁膜１３，１５はｌｏｗ−ｋ材料からなる。次いでキャップ層１２の表面を露出するビアホール１９ａを形成する。次いで、ビアホール１９ａに酸発生剤を含む樹脂、例えば化学増幅型レジスト材料からなる埋込み材２１ａを充填する。次いで、埋込み材２１ａにエネルギー線を照射して酸性物質を発生させ、第１および第２層間絶縁膜１３，１５に吸蔵されていた塩基性物質を埋込み材２１ａの酸性物質により中和させる。【選択図】図４
2007134597.tif 000002
【特許請求の範囲】
【請求項１】
デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、
前記第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、
前記ビアホールに、酸発生剤を含む材料からなる埋込み材を充填する工程と、
前記埋込み材に酸性物質を発生させる工程と、
前記第２の層間絶縁膜および埋込み材を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、
前記化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記埋込み材に酸性物質を発生させる工程は、エネルギー線を埋込み材に照射することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記埋込み材は化学増幅型レジスト材料からなり、
前記埋込み材に酸性物質を発生させる工程は、前記化学増幅型レジスト材料の露光波長のエネルギー線を照射することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記埋込み材はネガ型の化学増幅型レジスト材料であることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
【請求項５】
前記埋込み材に酸性物質を発生させる工程と、化学増幅型レジスト膜を形成する工程との間に、
前記埋込み材の表面に、前記化学増幅型レジスト膜の現像液に耐性を有する保護膜を形成する工程をさらに備えることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記埋込み材はポジ型の化学増幅型レジスト材料からなることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記埋込み材に酸性物質を発生させる工程の後に、第１の層間絶縁膜、第２の層間絶縁膜、および埋込み材からなる構造体を加熱する工程をさらに備えることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置の製造方法。
【請求項８】
前記低誘電率材料は、ＳｉＯＣ膜、ＳｉＯＦ、ＳｉＯ2−Ｂ2Ｏ3膜、およびポーラスシリカ膜、有機シロキサン膜からなる群のうちいずれか一種であることを特徴とする請求項１〜７のうち、いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルダマシン法による配線構造を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の多機能化および高性能化に伴い、一つのチップに搭載されるトランジスタ数が飛躍的に伸びると共に、チップサイズの縮小化が同時に進行する、高集積化が進められている。このような半導体装置の高集積化に伴い、チップサイズの縮小化の元での配線数の増加が必要とされ、配線構造の高密度化が進められている。
【０００３】
配線構造が高密度化すると、配線間の距離の短小化により配線容量Ｃの増加や、配線幅の縮小化による配線抵抗Ｒの増加による、いわゆるＲＣ積による配線遅延が増加してくる。
【０００４】
これを解決するために、また、配線容量の低減を目的として、層間絶縁膜に低誘電率材料、いわゆるｌｏｗ−ｋ膜が用いられている。ｌｏｗ−ｋ膜は、従来、層間絶縁膜として用いられてきたシリコン酸化膜（ＳｉＯ2、比誘電率約４．３）よりも誘電率の低い材料であり、ＳｉＯＣ、多孔質シリカ等の無機絶縁膜や、ポリイミド系やテフロン（登録商標）系の有機絶縁膜が提案されている。
【０００５】
また、配線遅延を低減するために、配線抵抗Ｒの低減を目的としてＣｕ配線を用いたデュアルダマシン法による配線構造が採用されている。デュアルダマシン法は、垂直配線であるビアと配線層の配線を同時に形成する手法である。デュアルダマシン法は、ビアホールと配線溝を形成し、次いでそれらにＣｕを充填し、化学的機械研磨（ＣＭＰ）法によりＣｕの表面を平坦化する。デュアルダマシン法の一つに、先にビアホールを形成し、次いで配線溝を形成する、いわゆる先ビア方式が採用されている。
【０００６】
図１に示すように、先ビア方式では、配線層１０１上に積層された層間絶縁膜１０３，１０４にビアホール１０６ａを形成した後に、ビアホール１０６ａに樹脂からなる埋込み材１０８を充填している。これは、ビアホール１０６ａの疎密は半導体装置の設計により生じるが、ビアホール１０６ａが密に形成されている領域は、疎の領域よりも、この後に層間絶縁膜１０４上に塗布されるレジスト膜の表面の平坦性が低下する。そうすると、フォトリソグラフィ法によるレジスト膜１１０の露光の際に焦点合わせが困難になる。そのため、レジスト膜１１０を塗布する前にビアホール１０６ａに埋込み材１０８を充填し、レジスト膜１１０の平坦化を改善している。
【特許文献１】特開２００３−２２９４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、層間絶縁膜１０３，１０４に使用されるｌｏｗ−ｋ膜は、比誘電率が低いだけでなく、密度もシリコン酸化膜よりも低い。そのため、膜中に成膜の際に使用されるプロセスガスやエッチングガスが取り込まれやすく、保持されるガス量もシリコン酸化膜の場合よりも極めて多くなるという性質がある。
【０００８】
図１に示すように、露光工程では配線溝のパターンを化学増幅型レジスト材料からなるレジスト膜１１０に露光して潜像１１０ａを形成する。次いで、図２に示すように、現像工程により露光された領域（潜像１１０ａの領域）を、現像液を使用して溶解し、開口部１１０ｂを形成する。しかし、本来溶解されるべき領域にレジスト膜１１０ｃが残留してしまい解像不良が発生することがある。この現象はレジストポイゾニングあるいは単にポイゾニングと呼ばれている。レジストポイゾニングが発生すると、所望の配線構造が形成できず、配線の断線や導通不良を生じ、半導体装置の歩留まり低下や半導体装置の信頼性低下を招くという問題を生じる。
【０００９】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、レジストポイゾニングを抑止して微細な配線構造を形成可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、前記第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、前記ビアホールに、酸発生剤を含む材料からなる埋込み材を充填する工程と、前記埋込み材に酸性物質を発生させる工程と、前記第２の層間絶縁膜および埋込み材を覆う化学増幅型レジスト膜を形成する工程と、前記化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、前記化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法が提供される。
【００１１】
本発明によれば、ビアホールに充填した埋込み材に酸性物質を発生する酸発生剤を含む材料を用いることで、低誘電率材料の層間絶縁膜に吸蔵される塩基性物質を中和して、塩基性物質が化学増幅型レジスト膜の露光により発生した酸性物質に作用することを抑止できる。その結果、レジストポイゾニングの発生を抑止して微細な配線構造を形成できる。なお、本願明細書および特許請求の範囲において、低誘電率材料（ｌｏｗ−ｋ材料とも称する。）は、シリコン酸化膜（ＳｉＯ2、比誘電率約４．３）よりも誘電率の低い材料をいう。また、ｌｏｗ−ｋ膜はｌｏｗ−ｋ材料からなる膜をいう。
【発明の効果】
【００１２】
本発明によれば、ビアホールを充填する埋込み材に酸性物質を発生する材料を用いることで、レジストポイゾニングの発生を抑止して微細な配線構造を形成可能な半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１３】
本願発明者は、レジストポイゾニングの原因を以下のように解析し、本発明に到ったものである。すなわち、例えばポジ型の化学増幅型レジスト材料からなるレジスト膜は、露光光が照射された領域では、レジスト材料中に含まれる酸発生剤により酸性物質が生成される。次いで、レジスト膜を加熱（例えばプリベーキング）すると、その酸性物質が溶解抑止剤を分解しアルカリ性現像液に可溶な構造に変化させる。この露光あるいは加熱の際に、先の図１に示すように、層間絶縁膜１０３，１０４に吸蔵された塩基性物質、例えばアミノ基を有する化合物がビアホール１０６ａの埋込み材１０８に流れ込む。これは、ｌｏｗ−ｋ材料がその上下をｌｏｗ−ｋ材料よりも緻密な構造を有するキャップ層１０２やエッチングストッパ層１０５に挟まれているため、塩基性物質は、比較的浸透し易い樹脂材料からなる埋込み材１０８に拡散・浸透し、さらにはその上方のレジスト膜１１０に達する。そうすると、塩基性物質の作用によりレジスト膜１１０中の酸性物質が中和され、溶解抑止剤に作用する酸性物質が不足してしまう。そのため、レジスト膜１１０の溶解抑止剤の機能を十分に停止できなくなり、図２に示すように現像工程後に本来溶解すべき領域にレジスト膜１１０ｃが残留してしまう。
【００１４】
そこで、本願発明者は、上記の塩基性物質をレジスト膜１１０に到達させないように、塩基性物質を中和させる物質を発生させる埋込み材料を採用することで、レジストポイゾニングを抑制できることを見出した。
【００１５】
以下図面を参照しつつ本発明の実施の形態を説明する。
【００１６】
（第１の実施の形態）
図３〜図１０は、本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【００１７】
最初に、図３の工程では、配線層１１上に、キャップ層１２、第１層間絶縁膜１３、エッチングストッパ層１４、第２層間絶縁膜１５、ハードマスク層１６、ハードマスク層１８を順次形成する。具体的には、キャップ層１２としてＳｉＣ膜（例えば厚さ７０ｎｍ）、第１層間絶縁膜１３および第２層間絶縁膜１５としてｌｏｗ−ｋ膜であるＳｉＯＣ膜（例えばそれぞれ厚さ５５０ｎｍ、３７０ｎｍ）、エッチングストッパ層１４としてＳｉＣ膜（例えば厚さ３０ｎｍ）、ハードマスク層１６としてテトラエチルオルソシリケート（ＴＥＯＳ）膜（例えば厚さ３０ｎｍ）、ハードマスク層１８としてＳｉＮ膜１８（例えば厚さ５０ｎｍ）が使用される。これら各層１２〜１６，１８は、化学的気相成長（ＣＶＤ）法やスパッタ法を用いて形成される。
【００１８】
第１層間絶縁膜１３および第２層間絶縁膜１５は、ＳｉＯＣ膜の他、ｌｏｗ−ｋ膜として、例えば、ＳｉＯＦやＢＳＧ（ＳｉＯ2−Ｂ2Ｏ3）膜（比誘電率３．５〜３．７）等の無機絶縁膜、ナノクラスタリングシリカ（ＮＣＳ、触媒化成工業社製品名）やＰｏｒｏｕｓ  ＳｉＬＫ（登録商標）Ｙ（ダウケミカル社製品名）等のポーラスシリカ（比誘電率２．４）、ポーラスＢｌａｃｋ  Ｄｉａｍｏｎｄ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ社製品名）、ＣＯＲＡＬ（登録商標、Ｎｏｖｅｌｌｕｓ  Ｓｙｓｔｅｍｓ社製）（比誘電率３．２）、ＨＯＳＰ（登録商標、Ｈｏｎｅｙｗｅｌｌ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ社）（比誘電率２．５）等の有機シロキサンが挙げられる。
【００１９】
図３の工程ではさらに、ハードマスク層１８の表面にレジスト膜２０を形成し、さらに、ビアホール１９ａを形成する位置に開口部を形成する。さらに、レジスト膜２０をマスクとしてドライエッチングにより、例えばＣＦ4ガスおよびＯ2ガスを使用してビアホール１９ａを形成する。ビアホール１９ａは、ハードマスク層１８、ハードマスク層１６、第２層間絶縁膜１５、エッチングストッパ層１４、および第１層間絶縁膜１３を貫通し、キャップ層１２の表面を露出する開口部である。さらに、レジスト膜２０を除去する。
【００２０】
次いで、図４の工程では、図３の構造体を覆うと共にビアホール１９ａを充填する埋込み材２１ａを形成する。埋込み材２１ａは、エネルギー線の照射あるいは／および加熱により酸性物質を発生する材料を使用する。埋込み材２１ａは、例えば、公知の化学増幅型レジスト材料を使用することができ、例えば、ベース樹脂としてポリビニルピロリドン樹脂、架橋剤としてメラミン化合物、酸発生剤としてオニウム塩を含む化学増幅型レジスト材料を用いることができる。埋込み材２１ａに使用する化学増幅型レジスト材料はポジ型でもネガ型でもよい。
【００２１】
図４の工程ではさらに、埋込み材２１ａにエネルギー線の照射を行う。エネルギー線は、埋込み材２１ａから酸性物質が発生する波長および露光量に設定される。埋込み材２１ａが化学増幅型レジスト材料の場合は、露光光の波長および露光量は化学増幅型レジスト材料に通常用いられる条件と同等でよい。すなわち、化学増幅型レジスト材料が露光光として遠紫外光のＫｒＦ光（波長２４８ｎｍ）を使用するレジスト材料の場合は、エネルギー線としてＫｒＦ光を照射する。また、その露光量は、例えば７００Ｊ／ｍ2に設定する。なお、エネルギー線の照射する範囲は、埋込み材２１ａ全体に照射してもよく、ビアホール１９ａが形成された領域のみでもよい。
【００２２】
図４の工程ではさらに、図４に示す構造体全体を加熱する。これにより、第１および第２層間絶縁膜１３，１５中に保持された塩基性物質は、第１および第２層間絶縁膜１３，１５中をビアホール１９ａに向かって拡散・浸透し、埋込み材２１ａに到達する。一方、エネルギー線の照射により埋込み材２１ａ中には酸性物質が発生しているので、埋込み材２１ａに浸透した塩基性物質は酸性物質により中和される。この工程における加熱温度および加熱時間は適宜選択されるが、例えば、１３０℃、９０秒に設定される。なお、この加熱工程は、先のエネルギー線の照射により十分に図４に示す構造体が加熱される場合は必須ではない。また、エネルギー線の照射と加熱を同時に行ってもよい。
【００２３】
次いで、図５の工程では、ドライエッチングによりハードマスク層１８上の埋込み材２１ａを除去し、ビアホール１９ａ中の埋込み材の表面の高さは、第２層間絶縁膜１５の表面よりも高く、ハードマスク層１８の表面よりも低く設定することが好ましい。これにより、第２層間絶縁膜１５の側壁がわずかでもエッチングされることを抑制できる。これにより、ビアホール１９ａが横方向に広がることを抑制できるので、より微細な垂直配線を形成できる。
【００２４】
次いで、図６の工程では、図５に示す構造体の表面を覆う保護膜２２を形成する。保護膜２２は、次の工程（図７）で使用するレジスト膜２３の現像液に耐性を有する有機材料または無機材料を使用する。これにより、埋込み材２１がレジスト膜２３の現像工程で使用する現像液により溶解されることを抑止する。
【００２５】
また、保護膜２２は、例えば、プラズマＣＶＤ装置を用いてＳｉＨ4ガス、ＮＨ3ガス、およびＮ2ガスの混合ガスを使用して形成されるＳｉＮ膜の反射防止膜を用いる。これらのガス流量や加熱温度を適宜選択することで、レジスト膜２３の露光の際に、下地からの露光光の反射を抑制でき、より微細にパターニング可能となる。保護膜２２は、さらに、埋込み材２１の表面を平坦化して、レジスト膜２３の表面をさらに平坦化できる。
【００２６】
なお、保護膜２２は、樹脂材料膜と無機材料膜をこの順に積層した積層体でもよい。樹脂材料膜は、例えば、化学増幅型以外のレジスト膜であり、無機材料膜は、例えばシリコン酸化膜、スピンオングラス（ＳＯＧ）膜である。これにより、上述した反射防止膜と同様の効果が得られる。
【００２７】
図６の工程ではさらに、保護膜２２の表面に化学増幅型レジスト材料を塗布しレジスト膜２３を形成する。化学増幅型レジスト材料としては、公知の材料を用いることができるが、例えば、モノマーとしてアダマンチルメタクリレートを用いた重合体と架橋剤として
４，４’−ジアジドフェニルメチレンからなるレジスト材料が挙げられる。
【００２８】
図６の工程ではさらに、図８の工程で形成する配線溝のパターンをＡｒＦ光またはＫｒＦ光によりレジスト膜２３を露光して、レジスト膜２３にその潜像２３ａを形成する。さらに、例えば１３０℃９０秒のベーキングを行う。この際、従来は塩基性物質がレジスト膜２３に浸透して、潜像２３ａの領域の酸性物質が中和され、レジストポイゾニングの原因となっていた。しかし、第１の実施の形態では先の図４の工程で、第１および第２層間絶縁膜１３，１５中の塩基性物質が埋込み材２１から発生した酸性物質で十分に中和されているので、レジスト膜２３に塩基性物質が浸透することが抑止されている。よってレジスト膜２３のレジストポイゾニングを抑止できる。
【００２９】
次いで図７の工程では、レジスト膜２３を、現像液、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用して現像し、レジスト膜２３に配線溝に対応する開口部２３ｂを形成する。この際、保護膜２２が形成されているので、現像液が直接埋込み材２１に接触することが回避されるため埋込み材２１が溶解されることはない。
【００３０】
次いで、図８の工程では、ドライエッチングにより配線溝１５ａを形成する。具体的には、レジスト膜２３をマスクとして例えばＣＦ4ガスおよびＯ2ガスを使用して、反射防止膜２２、ハードマスク層１８、ハードマスク層１６、第２層間絶縁膜１５をエッチングし、エッチングストッパ層１４の表面を露出させる。この際、埋込み材２１もその表面の一部がエッチングされ、高さがエッチングストッパ層１４の表面の高さ程度になる。
【００３１】
次いで図９の工程では、アッシングによりレジスト膜２３および埋込み材２１を除去する。さらに、ドライエッチングにより、ビアホール１９ａの底面部分のキャップ層１２、配線溝１５ａの底面部分のエッチングストッパ層１４、およびハードマスク層１８を除去する。これにより、配線層１１の表面が露出される。
【００３２】
次いで図１０の工程では、ビアホール１９ａおよび配線溝１５ａの側面および底面に、スパッタ法により、例えばＴａ膜のバリアメタル層（不図示）、および例えばＣｕ膜のシードメタル層（不図示）を順に形成する。さらに、めっき法によりビアホール１９ａおよび配線溝１５ａを充填し、図９の構造体を覆うＣｕ膜（あるいはＣｕＡｌ膜）を充填する。さらに、Ｃｕ膜の表面をＣＭＰ法により研磨し、Ｃｕ膜よりも研磨速度が遅いハードマスク層１６の表面で停止する。なお、図１０に示すように、ハードマスク層１６は研磨により除去されてもよく、残留してもよい。以上により、デュアルダマシン法による配線構造体１０が形成される。
【００３３】
第１の実施の形態によれば、ｌｏｗ−ｋ膜に吸蔵されていた塩基性物質を埋込み材２１が酸性物質を発生して中和させるので、塩基性物質が配線溝１５ａのパターンを形成するためのレジスト膜２３の酸性物質に影響を与えることはない。したがって、レジストポイゾニングの発生を抑止でき、微細な配線構造を形成できる。
【００３４】
なお、上述した第１の実施の形態において、第１および第２層間絶縁膜１３，１５をｌｏｗ−ｋ材料からなる例を示したが、第１および第２層間絶縁膜１３，１５のいずれか一方がｌｏｗ−ｋ材料であり、他方がｌｏｗ−ｋ材料以外の絶縁膜材料、例えばＴＥＯＳ膜等からなる構成としてもよい。
【００３５】
次に第１の実施の形態に係る実施例を説明する。
【００３６】
本実施例は、上述した第１の実施の形態の埋込み材の材料として、ＰＶＰ樹脂をベース樹脂とし、架橋剤としてメラミン化合物、酸発生剤としてオニウム塩からなるネガ型レジスト材料を用いた例である。このネガ型レジスト材料は、ＫｒＦ線の照射により、酸発生剤が酸性物質を発生する。
【００３７】
また、比較例として、埋込み材の材料として、ノボラック樹脂を用いた例である。この材料は、光の照射や加熱をしても酸性物質を発生しないものである。比較例は埋込み材料が実施例と異なる以外は同様の工程で形成したものである。
【００３８】
上記の実施例および比較例の埋込み材を用いて、先の図４の工程では、ＫｒＦ線を７００Ｊ／ｍ2の露光量で照射し、次いで１３０℃９０秒の条件で加熱を行った。
【００３９】
さらに、先の図６に示す構造体において、レジスト膜に配線幅が約１４０ｎｍの配線パターンを形成した。なお、ビアホール径（直径）は１４０ｎｍとした。
【００４０】
図１１は、レジスト膜の現像工程後の写真であり、説明の便宜のためレジスト膜の開口部の一部のスケッチを示している。（Ａ）は実施例、（Ｂ）は比較例である。図１１に示す写真は、先の図７に示す構造体の平面図に相当する。
【００４１】
図１１を参照するに、（Ｂ）に示す比較例では、開口部の一部にレジスト膜が残留しており、レジストポイゾニングが発生していた。一方、（Ａ）に示す実施例では所望のパターンが形成されていた。これらにより、実施例はレジストポイゾニングの発生が抑止され、比較例よりも微細なパターンをレジスト膜に形成できることが分かる。
【００４２】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の製造方法は、埋込み材にネガ型化学増幅型レジスト材料を用いる以外は第１の実施の形態と同様である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４３】
図１２は、本発明の第２の実施の形態に係る半導体装置の製造工程の一部を示す図である。
【００４４】
まず、第２の実施の形態に係る半導体装置の製造工程では、第１の実施の形態の図３〜図５の工程と同様に行う。ただし、図４および図５に示す埋込み材２１ａ（２１）としてネガ型の化学増幅型レジスト材料を用いる。ネガ型の化学増幅型レジスト材料の場合は、露光光の照射により化学増幅型レジスト材料に含まれる酸発生物質から酸性物質が発生し、酸性物質が溶解抑止剤に作用して現像液に対して不溶な構造に変化させる。したがって、図４の工程において、露光および加熱により第１層間絶縁膜１３および第２層間絶縁膜１５から発生した塩基性物質を埋込み材２１ａ（２１）の酸性物質により中和する。また、埋込み材２１ａ（２１）は、ネガ型化学増幅型レジスト材料からなるので、露光および加熱により現像液に不溶な構造に変化している。
【００４５】
次いで、図１２の工程では、図５の表面に直接レジスト膜２３を形成する。埋込み材２１ｂは現像液に不溶な構造となっているので、図６に示す保護膜２２を形成する必要はない。この後の工程は、図６のレジスト膜の露光工程から図１０の工程までを第１の実施の形態と同様にして行う。以上により、デュアルダマシン法による配線構造が形成される。
【００４６】
第２の実施の形態によれば、埋込み材２１ｂの材料としてネガ型の化学増幅型レジスト材料を用いることで、埋込み材２１ｂが現像液に不要な構造になるので、埋込み材２１ｂを現像液から保護する保護膜を設ける必要がなく、第１の実施の形態の製造方法よりも工程数を低減でき、製造工程を簡略化できる。なお、第２の実施の形態に係る製造方法は、第１の実施の形態の製造方法と同様の効果を有することはいうまでもない。
【００４７】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【００４８】
なお、以上の説明に関してさらに以下の付記を開示する。
（付記１）  デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上に少なくともいずれか一方が低誘電率材料からなる第１の層間絶縁膜および第２の層間絶縁膜を順次形成する工程と、
前記第１の層間絶縁膜および第２の層間絶縁膜を貫通するビアホールを形成する工程と、
前記ビアホールに、酸発生剤を含む材料からなる埋込み材を充填する工程と、
前記埋込み材に酸性物質を発生させる工程と、
前記第２の層間絶縁膜および埋込み材を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、
前記化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、を備えることを特徴とする半導体装置の製造方法。
（付記２）  前記埋込み材に酸性物質を発生させる工程は、エネルギー線を埋込み材に照射することを特徴とする付記１記載の半導体装置の製造方法。
（付記３）  前記埋込み材を充填する工程は、ビアホールおよび第２の層間絶縁膜を覆うように埋込み材を形成し、
前記エネルギー線の照射工程は、エネルギー線を埋込み材の全面に亘って照射することを特徴とする付記２記載の半導体装置の製造方法。
（付記４）  前記埋込み材を充填する工程は、ビアホールおよび第２の層間絶縁膜を覆うように埋込み材を形成し、
前記エネルギー線の照射工程は、エネルギー線をビアホールを覆う埋込み材の領域のみに選択的に照射することを特徴とする付記２記載の半導体装置の製造方法。
（付記５）  前記埋込み材は化学増幅型レジスト材料からなり、
前記埋込み材に酸性物質を発生させる工程は、前記化学増幅型レジスト材料の露光波長のエネルギー線を照射することを特徴とする付記１記載の半導体装置の製造方法。
（付記６）  前記埋込み材はネガ型の化学増幅型レジスト材料であることを特徴とする付記５記載の半導体装置の製造方法。
（付記７）  前記埋込み材に酸性物質を発生させる工程と、化学増幅型レジスト膜を形成する工程との間に、
前記埋込み材の表面に、前記化学増幅型レジスト膜の現像液に耐性を有する保護膜を形成する工程をさらに備えることを特徴とする付記１記載の半導体装置の製造方法。
（付記８）  前記保護膜は反射防止膜からなることを特徴とする付記７記載の半導体装置の製造方法。
（付記９）  前記埋込み材はポジ型の化学増幅型レジスト材料からなることを特徴とする付記７記載の半導体装置の製造方法。
（付記１０）  前記埋込み材に酸性物質を発生させる工程の後に、第１の層間絶縁膜、第２の層間絶縁膜、および埋込み材からなる構造体を加熱する工程をさらに備えることを特徴とする付記１記載の半導体装置の製造方法。
（付記１１）  前記低誘電率材料は、ＳｉＯＣ膜、ＳｉＯＦ、ＳｉＯ2−Ｂ2Ｏ3膜、およびポーラスシリカ膜、有機シロキサン膜からなる群のうちいずれか一種であることを特徴とする付記１記載の半導体装置の製造方法。
（付記１２）  デュアルダマシン法による配線構造を形成する半導体装置の製造方法であって、
配線層上にキャップ層、低誘電率材料からなる第１の層間絶縁膜、エッチングストッパ層、低誘電率材料からなる第２の層間絶縁膜およびハードマスク層を順次形成する工程と、
前記第１の層間絶縁膜、エッチングストッパ層、第２の層間絶縁膜およびハードマスク層をエッチングして、キャップ層の表面を露出するビアホールを形成する工程と、
前記ビアホールに充填すると共にハードマスク層の表面を覆う酸発生剤を含む材料からなる埋込み材を形成する工程と、
前記埋込み材の略全面にエネルギー線を照射して酸性物質を発生させる工程と、
前記埋込み材、第１の層間絶縁膜および第２の層間絶縁膜を加熱する工程と
前記ハードマスク層および埋込み材を覆う化学増幅型レジスト膜を形成する工程と、
前記化学増幅型レジスト膜に配線溝のパターンをビアホールを含む領域に形成する工程と、
前記化学増幅型レジスト膜をマスクとして第２の層間絶縁膜をエッチングして配線溝を形成する工程と、
前記ビアホールおよび配線溝に導電材料を充填する工程と、
を備えることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００４９】
【図１】従来の先ビア方式による配線工程を示す図（その１）である。
【図２】従来の先ビア方式による配線工程を示す図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程図（その１）である。
【図４】第１の実施の形態に係る半導体装置の製造工程図（その２）である。
【図５】第１の実施の形態に係る半導体装置の製造工程図（その３）である。
【図６】第１の実施の形態に係る半導体装置の製造工程図（その４）である。
【図７】第１の実施の形態に係る半導体装置の製造工程図（その５）である。
【図８】第１の実施の形態に係る半導体装置の製造工程図（その６）である。
【図９】第１の実施の形態に係る半導体装置の製造工程図（その７）である。
【図１０】第１の実施の形態に係る半導体装置の製造工程図（その８）である。
【図１１】レジスト膜の現像工程後の写真であり、（Ａ）は実施例、（Ｂ）は比較例である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程の一部を示す図である。
【符号の説明】
【００５０】
１０    配線構造体
１１    配線層
１２    キャップ層
１３    第１層間絶縁膜
１４    エッチングストッパ層
１５    第２層間絶縁膜
１５ａ  配線溝
１６、１８    ハードマスク層
１９ａ  ビアホール
２０，２３    レジスト膜
２１，２１ａ，２１ｂ    埋込み材
２２    保護膜
【図１】
2007134597.tif 000003
【図２】
2007134597.tif 000004
【図３】
2007134597.tif 000005
【図４】
2007134597.tif 000006
【図５】
2007134597.tif 000007
【図６】
2007134597.tif 000008
【図７】
2007134597.tif 000009
【図８】
2007134597.tif 000010
【図９】
2007134597.tif 000011
【図１０】
2007134597.tif 000012
【図１２】
2007134597.tif 000013
【図１１】
2007134597.tif 000014