(57)【要約】【課題】チップの内で大きな面積を占めるメモリ領域の低コスト化を図ることにより、チップ全体の製造コストを抑えることを課題とする。【解決手段】薄膜からなる無線チップが有するメモリ領域において、有線の接続で入力された信号によりデータの書き込みを行い、無線による信号により読み出しを行う。有線の接続による信号に基づき生成されたアドレスを指定する信号により、有機メモリを構成するビット線及びワード線がそれぞれ選択され、選択されたメモリセルに電圧が印加される。このようにして書き込みが行われる。また読み出しは、無線の信号により生成されたクロック信号等により行われる。【選択図】図１
2007172595.tif 000002
【特許請求の範囲】
【請求項１】
メモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッドを少なくとも有し、
前記ダイオードは、前記第１の電源電位を供給する電源線と、前記第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置。
【請求項２】
メモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッドを少なくとも有し、
前記ダイオードの、入力端子は前記第１の電源電位を供給する電源線に接続され、出力端子は前記第２の電源電位を供給する電源線に接続され、
書き込み時に、前記第２の電源電位として、前記第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置。
【請求項３】
クロック信号が入力される第１の端子及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、
前記クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、前記第２の端子に接続された読み出し制御信号用パッド、を有し、
前記第１の端子と前記第３の端子は、抵抗を介して接続され、
前記第２の端子と前記第４の端子は、抵抗を介して接続され、
前記ダイオードは前記第１の電源電位を供給する電源線と前記第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置。
【請求項４】
クロック信号が入力される第１の端子及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、
前記クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、前記第２の端子に接続された読み出し制御信号用パッド、を有し、
前記第１の端子と前記第３の端子は、抵抗を介して接続され、
前記第２の端子と前記第４の端子は、抵抗を介して接続され、
前記ダイオードの、入力端子は前記第１の電源電位を供給する電源線に接続され、出力端子は前記第２の電源電位を供給する電源線に接続され、
書き込み時に、前記第２の電源電位として、前記第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置。
【請求項５】
クロック信号が入力される第１の端子、読み出し制御信号が入力される第２の端子、及び書き込み制御信号が入力される第５の端子を有するメモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、
前記クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、前記第２の端子に接続された読み出し制御信号用パッド、を有し、
前記第１の端子と前記第３の端子は、抵抗を介して接続され、
前記第２の端子と前記第４の端子は、抵抗を介して接続され、
前記第５の端子と前記第１の電源電位を供給する電源線は、抵抗を介して接続され、
前記ダイオードの、前記第１の電源電位を供給する電源線と前記第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置。
【請求項６】
クロック信号が入力される第１の端子、読み出し制御信号が入力される第２の端子、及び書き込み制御信号が入力される第５の端子を有するメモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、
前記クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、
前記メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、前記第２の端子に接続された読み出し制御信号用パッド、を有し、
前記第１の端子と前記第３の端子は、抵抗を介して接続され、
前記第２の端子と前記第４の端子は、抵抗を介して接続され、
前記第５の端子と前記第１の電源電位を供給する電源線は、抵抗を介して接続され、
前記ダイオードの、入力端子は前記第１の電源電位を供給する電源線に接続され、出力端子は前記第２の電源電位を供給する電源線に接続され、
書き込み時に、前記第２の電源電位として、前記第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置。
【請求項７】
請求項３乃至請求項６のいずれか一において、
前記第１の端子と接続される前記クロック信号用パッドには保護回路が設けられ、
前記第２の端子と接続される前記読み出し制御信号用パッドには保護回路が設けられていることを特徴とする無線通信機能を有する半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記メモリ領域には、有機化合物層と前記有機化合物層に接続されたスイッチング素子とをそれぞれ有する複数のメモリセルが形成されていることを特徴とする無線通信機能を有する半導体装置。
【請求項９】
クロック信号が入力される第１の端子、及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、
複数のパッドを有する外部信号入力部と、
ダイオードと、
前記クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、
前記外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、前記第２の端子に接続された読み出し制御信号用パッド、を有し、
前記メモリ領域に、第１の電源電位、第２の電源電位、及び接地電位を供給し、
前記第１の端子と前記第３の端子を、抵抗を介して接続し、
前記第２の端子と前記第４の端子を、抵抗を介して接続し、
前記ダイオードの、入力端子を前記第１の電源電位を供給する電源線に接続し、出力端子を前記第２の電源電位を供給する電源線に接続し、
書き込み時に、前記第２の電源電位として、前記第１の電源電位よりも高電位を入力することを特徴とする無線通信機能を有する半導体装置の動作方法。
【請求項１０】
請求項９において、
前記第１の端子と接続される前記クロック信号用パッドに保護回路を設け、
前記第２の端子と接続される前記読み出し制御信号用パッドに保護回路を設けることを特徴とする無線通信機能を有する半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機化合物層を有する記憶領域を有する半導体装置と、その動作方法に関する。
【背景技術】
【０００２】
無線通信機能を有する半導体装置、具体的には無線チップは、大きな市場が見込まれている。このような無線チップは、その用途によりＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）と呼ばれることがある。
【０００３】
無線チップの構成は、インターフェース、メモリ、制御部等を有する。メモリは、書き込み及び読み出しが可能なランダム・アクセス・メモリ（以下ＲＡＭと記す）、読み出しを専用とする読み出し専用メモリ（以下ＲＯＭと記す）が使用され、目的に応じて使い分けられている。具体的には、特定のアプリケーション毎にメモリ領域が割り当てられており、アプリケーション毎、並びにディレクトリ毎にアクセス権が管理されている。アクセス権を管理するため、無線チップはアプリケーションの暗証コードと比較照合する照合手段を有し、照合手段による比較照合の結果、暗証コードが一致するアプリケーションに関するアクセス権をユーザに与える制御手段を有する（特許文献１参照）。
【０００４】
このような無線チップは、シリコンウェハから形成され、半導体基板の回路面にメモリ回路、演算回路等の集積回路が形成されている（特許文献２参照）。
【０００５】
このような無線チップが搭載されたカード（所謂ＩＣカード）と、磁気カードとを比較すると、ＩＣカードはメモリ容量が大きく、演算機能を備えることができ、認証性が高く、改ざんすることが極めて困難である、といったメリットを有する。そのため、地方自治体等にも採用されており、個人情報の管理に好適である。
【特許文献１】特開２００３−１６４１８号公報
【特許文献２】特開２０００−１１１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
無線チップは、マイクロプロセッサや半導体メモリと同じく高価なシリコンウェハを使用して製造されている。そのためにチップの単価を下げるには自ずと限界があった。特に、無線チップに必要なメモリ領域は、チップ内で大きな面積を占めており、記憶容量を変えずにメモリ領域の占有面積を縮小することが、チップ単価を削減する上で必要となっている。
【０００７】
また、従来の無線チップは、小片化したとしてもシリコンを構造体として用いている。そのため、例えばＩＣタグとして用いる場合に、曲面形状の商品の基体に貼り付けるには適していなかった。シリコンウェハ自体を研削研磨して薄片化する方法もあるが、そのための工程数が増えるので低コスト化と相反する矛盾があった。薄片化したとしても、商品に付して使用されるＩＣタグのようなものでは、無線チップを薄い紙片に貼り付けると、商品の表面に無線チップによる突起が生じてしまい美観を損ねる恐れ、または、改ざん対象となる無線チップの存在を強調する恐れがあった。
【０００８】
さらに、従来の技術によれば、個々の無線チップを識別するために、識別情報を無線チップ内のＲＯＭに記憶させなければならず、そのために配線接続工程が増加して生産性を損ねていた。
【０００９】
本発明はこのような状況に鑑みなされたものであり、無線通信機能を有する半導体装置の薄型化や小型化を図りつつ、コストの削減を図ることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を鑑み本発明は、薄膜からなる無線チップが有するメモリ領域において、有線の接続で入力された信号によりデータの書き込みを行い、無線による信号により読み出しを行う。有線の接続による信号に基づき生成されたアドレスを指定する信号により、有機メモリを構成するビット線及びワード線がそれぞれ選択され、選択されたメモリセルに電圧が印加される。このようにして書き込みが行われる。また読み出しは、無線の信号により生成されたクロック信号等により行われる。
【００１１】
なお、メモリ領域には複数のメモリセルが形成され、当該メモリセルは、一対の電極間に挟持された有機化合物層を備える。メモリセルが有する電極には、それぞれスイッチング素子が設けられている。つまり、本発明に係る無線チップは所謂アクティブ型の有機メモリを有する。ここで、有機化合物層とは、有機材料を含む層であり、異なる機能を奏する層が積層された構造であっても、単層構造であってもよい。
【００１２】
このような有機メモリは、無線チップを構成する回路等と同一基板上に形成することができる。そのため、製造工程や製造コストを増やすことなく、無線チップに有機メモリを設けることができる。
【００１３】
以下に、本発明の具体例を示す。
【００１４】
本発明の一形態は、メモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッドを少なくとも有し、ダイオードは、第１の電源電位を供給する電源線と、第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置である。
【００１５】
本発明の別形態は、メモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッドを少なくとも有し、ダイオードの、入力端子は第１の電源電位を供給する電源線に接続され、出力端子は第２の電源電位を供給する電源線に接続され、書き込み時に、前記第２の電源電位として、第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置である。
【００１６】
本発明の別形態は、クロック信号が入力される第１の端子及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、クロック信号を出力する第３の端子及び読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、第２の端子に接続された読み出し制御信号用パッド、を有し、第１の端子と第３の端子は、抵抗を介して接続され、第２の端子と第４の端子は、抵抗を介して接続され、ダイオードは第１の電源電位を供給する電源線と第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置である。
【００１７】
本発明の別形態は、クロック信号が入力される第１の端子及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、クロック信号を出力する第３の端子及び前記読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、第２の端子に接続された読み出し制御信号用パッド、を有し、第１の端子と第３の端子は、抵抗を介して接続され、第２の端子と第４の端子は、抵抗を介して接続され、ダイオードの、入力端子は第１の電源電位を供給する電源線に接続され、出力端子は第２の電源電位を供給する電源線に接続され、書き込み時に、第２の電源電位として、第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置である。
【００１８】
本発明の別形態は、クロック信号が入力される第１の端子、読み出し制御信号が入力される第２の端子、及び書き込み制御信号が入力される第５の端子を有するメモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、クロック信号を出力する第３の端子及び読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、第２の端子に接続された読み出し制御信号用パッド、を有し、第１の端子と第３の端子は、抵抗を介して接続され、第２の端子と第４の端子は、抵抗を介して接続され、第５の端子と第１の電源電位を供給する電源線は、抵抗を介して接続され、ダイオードの、第１の電源電位を供給する電源線と第２の電源電位を供給する電源線の間に接続されていることを特徴とする無線通信機能を有する半導体装置である。
【００１９】
本発明の別形態は、クロック信号が入力される第１の端子、読み出し制御信号が入力される第２の端子、及び書き込み制御信号が入力される第５の端子を有するメモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、クロック信号を出力する第３の端子及び読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、メモリ領域には、第１の電源電位、第２の電源電位、及び接地電位が供給され、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、第２の端子に接続された読み出し制御信号用パッド、を有し、第１の端子と第３の端子は、抵抗を介して接続され、第２の端子と第４の端子は、抵抗を介して接続され、第５の端子と第１の電源電位を供給する電源線は、抵抗を介して接続され、ダイオードの、入力端子は第１の電源電位を供給する電源線に接続され、出力端子は第２の電源電位を供給する電源線に接続され、書き込み時に、第２の電源電位として、第１の電源電位よりも高電位が入力されることを特徴とする無線通信機能を有する半導体装置である。
【００２０】
本発明の別形態は、クロック信号が入力される第１の端子、及び読み出し制御信号が入力される第２の端子を有するメモリ領域と、複数のパッドを有する外部信号入力部と、ダイオードと、クロック信号を出力する第３の端子及び読み出し制御信号を出力する第４の端子を有するロジック回路部と、を有し、外部信号入力部は、第１の電源電位用パッド、第２の電源電位用パッド、及び接地電位用パッド、第１の端子に接続されたクロック信号用パッド、第２の端子に接続された読み出し制御信号用パッド、を有し、メモリ領域に、第１の電源電位、第２の電源電位、及び接地電位を供給し、第１の端子と第３の端子を、抵抗を介して接続し、第２の端子と第４の端子を、抵抗を介して接続し、ダイオードの、入力端子を第１の電源電位を供給する電源線に接続し、出力端子を第２の電源電位を供給する電源線に接続し、書き込み時に、第２の電源電位として、第１の電源電位よりも高電位を入力することを特徴とする無線通信機能を有する半導体装置の動作方法である。
【００２１】
本発明において、第１の端子と接続されるクロック信号用パッドには保護回路が設けられ、第２の端子と接続される読み出し制御信号用パッドには保護回路が設けられている。
【００２２】
本発明において、メモリ領域には、有機化合物層と有機化合物層に接続されたスイッチング素子とをそれぞれ有する複数のメモリセルが形成されている。
【発明の効果】
【００２３】
本発明の動作方法により、パッドを通して有線の接続で外部から入力される書き込み制御信号によってメモリ領域に書き込みを行い、無線信号に基づきロジック回路で生成した信号で読み出すことが可能となる。また、該外部から有線の接続で入力される書き込み制御信号による動作中はロジック回路から生成される信号の影響を受けることが無く、無線信号を元にロジック回路で生成した読み出し制御信号による動作中は外部入力からの影響を受けることが無い。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
（実施の形態１）
本実施の形態では、無線チップの構成について説明する。
【００２６】
図１（Ａ）に示すように、無線チップは、無線信号入力部４０１（以下ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）入力部とも記す）、ロジック回路部４０２、外部信号入力部４０３、有機メモリを有するメモリ領域４０４、調整回路部４０５を有する。
【００２７】
ＲＦ入力部４０１は、高電位側電源電位（ＶＤＤ）用端子、及び低電位側電源電位用端子を有する。また、ＲＦ入力部４０１は、クロック信号（ＣＬＫ）用端子を有する。本実施の形態では、低電位側電源電位として、接地電位（ＧＮＤ）を用いる。
【００２８】
ＲＦ入力部４０１は、アンテナ（図示せず）から受信した電波を整流してＶＤＤを生成し、また、受信した電波を分周してＣＬＫを生成する。ＲＦ入力部４０１は、その他電源回路、クロックジェネレータ、復調回路、変調回路を有することができる。電源回路は、整流回路と保持容量とを有し、電源電圧を生成することができる。復調回路は、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）を有し、無線信号からデータを抽出することができる。変調回路は、マンチェスター方式により、無線信号にデータを重畳することができる。
【００２９】
ロジック回路部４０２は、上記高電位側電源電位（ＶＤＤ）及び接地電位（ＧＮＤ）に接続され、クロック信号がＲＦ入力部から入力される。また、ロジック回路４０２は、クロック信号（ＣＬＫ）及び読み出し制御信号（ＲＥＢ）をメモリ領域に出力する端子をそれぞれ有する。ロジック回路部４０２は、その他コントローラやＣＰＵを有することができる。コントローラは、無線通信用インターフェース、クロック制御回路、制御レジスタ、受信データ用レジスタ、送信データ用レジスタ、またはＣＰＵ用インターフェース等を有する。復調回路及び変調回路は、無線通信用インターフェースを介して制御レジスタ、受信データレジスタ、送信データレジスタと信号のやりとりを行うことができる。クロックジェネレータは、クロック制御回路によって制御され、クロック制御回路は制御レジスタに基づき動作する。制御レジスタ、受信データレジスタ及び送信データレジスタは、ＣＰＵ用インターフェースを介してＣＰＵと信号のやりとりを行うことができる。
【００３０】
外部信号入力部４０３は、複数のパッドが設けられており、例えば信号出力（ＤＡＴＡＯＵＴ）用パッド、書き込み制御信号（ＷＥＢ）入力用パッド、読み出し制御信号（ＲＥＢ）入力用パッド、クロック信号（ＣＬＫ）用パッド、接地電位（ＧＮＤ）用パッド、高電位側電源電位（ＶＤＤ）用パッド、書き込み電源電位（ＶＤＤＨ）用パッドを有する。
【００３１】
メモリ領域４０４には、ＶＤＤＨ用パッドを介した電位が入力されるＶＤＤＨ用端子、ＶＤＤ用パッドを介した電位が入力されるＶＤＤ用端子、ＧＮＤ用パッドを介した電位が入力されるＧＮＤ用端子、ＣＬＫ信号が入力されるＣＬＫ用端子、ＲＥＢ信号が入力されるＲＥＢ用端子、及びＷＥＢ信号が入力されるＷＥＢ用端子、が設けられている。メモリ領域４０４には、ＲＯＭまたはＲＡＭも形成される。そしてＲＯＭまたはＲＡＭは、ＣＰＵ用インターフェースを介して、制御レジスタ、受信データレジスタ及び送信データレジスタとやりとりを行うことができる。
【００３２】
メモリ領域４０４には、ＲＯＭまたはＲＡＭを調整するための調整回路部４０５が設けられている。調整回路部４０５は、複数の抵抗を有する。当該抵抗のいずれか一を介して、メモリ領域４０４のＣＬＫ用端子と、ロジック回路部４０２のＣＬＫを出力する端子とが接続される。また当該抵抗とは異なるいずれかの抵抗を介して、メモリ領域４０４のＲＥＢ用端子と、ロジック回路部４０２のＲＥＢを出力する端子とが接続される。このような調整回路部４０５は、外部信号入力部４０３を介して入力した外部信号を用いメモリ領域４０４にデータを書き込む、もしくは読み出す時に、ロジック回路部４０２より不要な制御信号がメモリ領域４０４に入力されないように調整するものである。
【００３３】
本発明の無線チップの構成において、外部信号入力部４０３に設けられた複数のパッド（以下パッド領域と記す）とメモリ領域４０４との距離を５００μｍ以上１ｍｍ以下、好ましくは７５０μｍ以上１ｍｍ以下とする。パッド領域とメモリ領域４０４を上記の距離程度離して設けると、パッド領域の下方にはメモリ領域４０４がない構成となる。その結果、アンテナ圧着時における応力の影響を受けることなく、データの書き込みを行うことができる。さらに好ましくは、パッド領域の下方には回路等がないとよい。回路等が、アンテナ圧着時における応力の影響を受けることがないからである。なお従来のシリコンウェハから形成される無線チップはある程度の硬さを有するため、フェイスダウン状態として、素子が形成されている箇所に圧力をかけても、アンテナと接続することができた。しかし、本発明は薄膜から形成するため、従来の構成のままではアンテナ圧着時の応力によってメモリ等の素子が破壊されるおそれがあった。そこで、本発明は、パッド領域の下方にメモリ領域または回路を形成しないことで、メモリ領域または回路を破壊することなくアンテナ圧着を行うことができる構成とした。
【００３４】
抵抗４０７はプルアップ回路であり、調整回路として機能する。調整回路部４０５は、メモリ領域４０４にデータを書き込む時に、ロジック回路部４０２より不要な制御信号がメモリ領域４０４に入力されないように調整するものである。同様に、抵抗４０７も、メモリ領域４０４にデータを書き込む時に、ロジック回路部４０２よりメモリ領域４０４に信号が入力されないように調整するものである。ダイオード４０６の入力端子はＶＤＤを供給する電源線に接続され、出力端子はＶＤＤＨを供給する電源線に接続されている。メモリ領域４０４にデータを書き込む時は、外部信号入力部４０３のＶＤＤＨ用パッドに入力される電位は外部信号入力部４０３のＶＤＤ用パッドに入力される電位よりも高いため、ダイオード４０６はＯＦＦ状態となる。一方、メモリ領域４０４よりデータを読み取る時は、メモリ領域４０４のＶＤＤＨ用端子に入力される電位をＲＦ入力部４０１より印加されるＶＤＤに固定し、安定させる。ダイオード４０６は、ダイオード接続した薄膜トランジスタから形成することができる。例えば、ｐチャネル型の薄膜トランジスタをダイオード接続した素子を用いることができる。
【００３５】
またＲＦ入力部４０１の高電位側電源電位（ＶＤＤ）用端子と、メモリ領域４０４のＶＤＤＨ用端子とは、ダイオード４０６を介して接続されている。このようにダイオードを介して接続することにより、メモリ領域４０４へ書き込みを行うときに、高電位側電源電位（ＶＤＤ）を供給する電源線と、ＶＤＤＨを供給する電源線とがショートすることを防止できる。
【００３６】
このような無線チップは、アンテナが接続され、当該アンテナと共振容量とで共振回路を構成する。そして、アンテナを介して無線通信により信号や電力を得ることができる。
【００３７】
また、上述した非接触データの入出力が可能である無線チップにおける信号の伝送方式には、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【００３８】
そして外部信号入力部４０３から入力された電圧及び信号は、メモリ領域４０４に入力され、メモリ領域４０４にデータ（情報）が書き込まれる。ＲＦ入力部４０１は、アンテナによって交流信号を受信し、信号及び電圧をロジック回路部４０２に入力する。ロジック回路部４０２を介して信号は制御信号となり、書き込まれたデータは制御信号がメモリ領域４０４に入力されることでメモリ領域４０４より読み出される。
【００３９】
本発明の無線チップの構成では、メモリ領域４０４にデータを書き込む時は、メモリ領域４０４のＶＤＤＨ用端子には外部信号入力部４０３のＶＤＤＨ用パッドからの電位が供給される。一方、アンテナからの信号によってメモリ領域４０４よりデータを読み取る時は、ダイオード４０６により、メモリ領域４０４のＶＤＤＨ用端子に入力される電位をＲＦ入力部４０１から供給されるＶＤＤに固定し、安定させることができる。
【００４０】
また図１（Ｂ）に示すように、保護回路４１０を設けてもよい。保護回路４１０は、外部信号入力部４０３の近傍に設けるとよい。外部信号入力部４０３では、静電気が生じることが多いからである。本実施の形態では、ＷＥＢ用パッド、ＲＥＢ用パッド、及びＣＬＫ用パッドと、ＷＥＢ用端子、ＲＥＢ用端子、及びＣＬＫ用端子との間に保護回路４１０を設ける。保護回路４１０は、各パッドと各端子との間に少なくとも一つの薄膜トランジスタを有する。なお、薄膜トランジスタのチャネル長を長くするにつれて、静電気等による耐圧を高めることができるため、チャネル長を長くするのが好ましい。
【００４１】
本実施の形態の回路及びその動作方法により、パッドを通して有線の接続で外部から入力される書き込み制御信号によって書き込みを行った有機メモリを、無線信号に基づきロジック回路で生成した信号で読み出すことが可能となる。また、該外部から有線接続により入力される書き込み制御信号による動作中はロジック回路から生成される信号の影響を受けることが無い。
【００４２】
本発明の無線チップは薄膜から形成するため、例えば本発明の無線チップを薄い紙片に貼り付けた場合にも、紙片表面にほとんど凹凸なく貼り付けることができ、美観に影響を与えない。また、本発明の無線チップは薄膜から形成するため、曲面形状の物品の表面にも貼り付けることができる。
【００４３】
（実施の形態２）
本実施の形態では、上記実施の形態で示した有機メモリの動作について説明する。
【００４４】
図３（Ａ）には書き込みを行う場合のタイミングチャートであって、ＲＥＢ、ＷＥＢ、ＣＬＫの波形を示す。このときＣＬＫの周期は１ｍｓ程度とする。ＲＥＢ及びＷＥＢがＨＩＧＨ状態のときをリセット期間と記す。その後、ＷＥＢがＬＯＷ状態となると、有機メモリにはＨＩＧＨ（１）が書き込まれる。次にＲＥＢがＬＯＷ状態となり、同時にＷＥＢがＨＩＧＨ状態となるとき、有機メモリには書き込みは行われない。このような期間を連続的に繰り返し、有機メモリへ書き込みが行われる。
【００４５】
図３（Ｂ）には読み出しを行う場合のタイミングチャートであって、ＲＥＢ、ＷＥＢ、ＣＬＫの波形を示す。このときＣＬＫの周期は１０μｓ程度とする。ＲＥＢ及びＷＥＢがＨＩＧＨ状態のときをリセット期間と記す。その後、ＲＥＢがＬＯＷ状態となり、読み出し期間となる。
【００４６】
このようにＲＥＢ、ＷＥＢが両方ともＨＩＧＨ状態のときは回路の動作は止まり、アドレスがリセットされる。すなわち、ＲＥＢ、ＷＥＢの一方がＬＯＷ状態の場合、ＣＬＫが立ち下がるたびにアドレスがひとつずつ進む。
【００４７】
またＲＥＢがＨＩＧＨ状態、ＷＥＢがＬＯＷ状態の場合は、その時点でのアドレスに対応するメモリセルに書き込みが行われる。
【００４８】
またＲＥＢがＬＯＷ状態の場合、ＷＥＢの状態によらず、その時点でのアドレスに対応するメモリセルのデータの読み出しを行い、有機メモリの出力配線から結果が出力される。
【００４９】
書き込み期間において、あるメモリセルへの書き込みを行わない場合はＲＥＢの値を変え、読み出しを行う。これはアドレス信号の生成回路の構成上、書き込みを行わないアドレスを飛ばして書き込むことができないためである。なお読み出し期間でのＷＥＢは、ＨＩＧＨ状態であっても、ＬＯＷ状態であってもよい。
【００５０】
次に、図４を用いて書き込み動作のためのタイミングチャートを説明する。図４では上から順に外部入力である、ＶＤＤＨ、ＶＤＤ、ＣＬＫ、ＲＥＢ、ＷＥＢの波形を示す。それぞれの電圧の値を例示すると、ＶＤＤＨは１０Ｖ、ＶＤＤは３Ｖ、ＣＬＫは０Ｖと３Ｖである。
【００５１】
具体的には、外部入力は外部入力ピンにＶＤＤ、ＶＤＤＨ、ＧＮＤ、ＣＬＫ、ＷＥＢ＝０、ＲＥＢ＝１を入力することで行われる。ＶＤＤはデコーダの電源電位として用いられる。ＶＤＤＨは書き込み電源電位として用いられる。ＣＬＫはアドレス信号生成に用いられる。
【００５２】
アドレス信号はＡ０〜Ａ５とそれぞれの反転信号Ａ０Ｂ〜Ａ５Ｂからなり、初期値ではＡ０＝Ａ１＝Ａ２＝Ａ３＝Ａ４＝Ａ５＝０、Ａ０Ｂ＝Ａ１Ｂ＝Ａ２Ｂ＝Ａ３Ｂ＝Ａ４Ｂ＝Ａ５Ｂ＝１である。ＣＬＫが立ち下がるたびにその値は変化する。つまり、信号の組を（Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５）とすると、初期値は（０，０，０，０，０，０）である。そして、ＣＬＫが立ち下がるたびに（１，０，０，０，０，０）、（０，１，０，０，０，０）、（１，１，０，０，０，０）、…（１，１，１，１，１，１）、（０，０，０，０，０，０）と繰り返される。
【００５３】
このようなアドレス信号Ａ０〜Ａ５、Ａ０Ｂ〜Ａ５Ｂにより、デコーダ内でビット線およびワード線が１本ずつ選択され、選択されたビット線、ワード線の電位はレベルシフタによってＶＤＤからＶＤＤＨに昇圧される。
【００５４】
メモリセルは、それぞれスイッチング素子を有するアクティブ型であるため、ワード線によって選択された行のセル内部のＴＦＴがオンする。そしてビット線によって選択された列では、ビット線を通して書き込み電圧が印加される。有機素子は書き込み電圧が掛かるとショートし、以降は書き込み済状態となる。
【００５５】
なお、アドレスを指定する順序は決まっていて、変更することができない。したがって、メモリ領域内に書き込みしたいセルと書き込みしたくないセルが混在する場合、書き込みしたくないセルには、ＲＥＢの値を調整して、読み出し動作をさせることによって当該セルへ書き込むことを防ぐ。
【００５６】
また、本発明の動作方法に対して、ロジック回路内でアドレス信号を個々に生成してメモリ領域に送るという方式を適用してもよい。この場合、書き込み時にもアドレス信号を入力する必要がある。また、読み出すときはアドレス信号を決まった順序で生成し、書き込みを行うときにはアドレスを直接指定する方法を適用しても構わない。
【００５７】
次に、図５を用いて読み出し動作のためのタイミングチャートを説明する。図５では上から順にＶＤＤＨ、ＶＤＤ、ＣＬＫ、ＲＥＢ、ＷＥＢの波形を示す。それぞれの電圧の値を例示すると、ＶＤＤＨは１０Ｖ、ＶＤＤは３Ｖ、ＣＬＫは０Ｖと３Ｖである。
【００５８】
具体的には、外部入力は外部入力ピンにＶＤＤ、ＶＤＤＨ、ＧＮＤ、ＣＬＫ、ＷＥＢ＝０、ＲＥＢ＝０を入力することで行われる。なおアドレス信号の生成方法は書き込み時と同じである。従って、ワード線によって選択された行のメモリセルのＴＦＴがオンとなる。また、全てのビット線には抵抗を介してリファレンス電圧が印加される。
【００５９】
リファレンス電圧とビット線の間には抵抗が設けられており、メモリセルの電位のプルアップを行う。すなわち、書き込みが行われたメモリセルは、短絡状態となっている。従って、書き込みが行われたメモリセルを選択した際は、ビット線の電圧は接地電位に引っ張られてほとんど０となる。このような抵抗として、ダイオード接続された薄膜トランジスタが用いられる。
【００６０】
一方、書き込みが行われていないメモリセルは、絶縁状態となっている。従って、書き込みが行われていないメモリセルを選択した際は、ビット線の電圧はリファレンス電圧がそのまま反映される。このようなビット線の電圧に基づき、読み出したデータが出力される。
【００６１】
なお、読み出し動作の場合、ビット線全てに抵抗を介してリファレンス電圧がかかるが、途中の選択された列に対応するビット線のみ通過して出力されるようにゲートを設けているため、選択していないビット線によるデータが混在することはない。
【００６２】
ここでアンテナからの信号による読み出しについてふれておく。アンテナからの信号が入力されると、ロジック回路内でクロック信号や読み出し制御信号を生成する。そして生成した信号によって読み出し動作を行う。なおアドレス信号の生成やデータの読み出し方法は上記の有線の接続により読み出しを行う方法と同様である。
【００６３】
アンテナからの信号により読み出す場合、有線の接続による外部入力を行わないときは、ＶＤＤＨの入力も当然行われない。そのため、メモリセルのＶＤＤＨの入力端子がフロートになることを防ぐために、ダイオードを介してＶＤＤを入力するとよい。
【００６４】
また図５において、有機メモリを構成するワード線へ入力される信号ＷＯＲＤ１からＷＯＲＤ４、ビット線へ入力される信号ＢＩＴ１からＢＩＴ４の波形を示す。電圧を例示すると、ＷＯＲＤの最高電位は１０Ｖ、最低電位は０Ｖとする。なお、図５において図示されていないＷＯＲＤ５からＷＯＲＤ８及びＢＩＴ５からＢＩＴ８の波形はＷＯＲＤ１からＷＯＲＤ４及びＢＩＴ１からＢＩＴ４とそれぞれ同様であるので省略する。
【００６５】
実際には、ワード線及びビット線は４本以上設けられていることが多い。例えば、図４と同様にワード線及びビット線が８本ずつ設けられている場合、ＣＬＫが立ち下がるごとにＢＩＴ１から順に選択される。そしてＢＩＴ選択の８倍の周期で、ＷＯＲＤ１から順に選択される。
【００６６】
具体的には、ＣＬＫのタイミングに基づき、ＲＥＢ及びＷＥＢがＬＯＷ状態となると、ＷＯＲＤ１がＨＩＧＨ状態となる。このときＢＩＴ１から順に選択される。すべてのＢＩＴが選択されると、ＷＯＲＤ１はＬＯＷ状態となり、ＷＯＲＤ２がＨＩＧＨ状態となる。
【００６７】
そして同様にＷＯＲＤ３、ＷＯＲＤ４についても動作する。その結果、有機メモリから読み出しを行うことができる。
【００６８】
次に、図４において８×８のマトリクス状に配置された有機メモリセルに１１１０１１１０…というデータを入力する際のワード線へ入力される信号ＷＯＲＤ１からＷＯＲＤ４、ビット線へ入力される信号ＢＩＴ１からＢＩＴ４の波形を示す。なお、図４ではＢＩＴ１からＢＩＴ８のうち代表的な波形であるＢＩＴ１からＢＩＴ４を示した。図４において図示されていない信号であるＢＩＴ５からＢＩＴ８の波形は、ＢＩＴ１からＢＩＴ４の繰り返しとなるため省略する。また、ＷＯＲＤ５からＷＯＲＤ８の波形はＷＯＲＤ１からＷＯＲＤ４と同様であるので省略する。電圧を例示すると、ＷＯＲＤの最高電位は１０Ｖ、最低電位は０Ｖ、中間電位として３Ｖとする。
【００６９】
例えば、ワード線やビット線がそれぞれ８本ずつ設けられている場合、ＣＬＫが立ち下がるごとに、ビット線がＢＩＴ１から順に選択される。そしてＢＩＴ選択の８倍の周期で、ワード線がＷＯＲＤ１から順に選択される。これを順に繰り返すことにより、有機メモリへ書き込みが行われる。
【００７０】
具体的には、図４において、ＷＥＢがＬＯＷの状態となりリセット期間が終了すると、ＢＩＴ１及びＷＯＲＤ１がＨＩＧＨ状態となる。この状態はＣＬＫが立ち下がるまで続き、ＣＬＫが立ち下がるとＢＩＴ２がＨＩＧＨ状態となる。以下順にＢＩＴ８がＨＩＧＨ状態になるまで続き、ＢＩＴ８がＨＩＧＨ状態でＣＬＫが立ち下がるとＷＯＲＤ１がＬＯＷ状態になり、ＷＯＲＤ２及びＢＩＴ１がＨＩＧＨ状態となる。以下、同様にしてＷＯＲＤ３、ＷＯＲＤ４…と続き、ＷＯＲＤ８まで立ち上がったらＷＯＲＤ１に戻る。このようにして、マトリクス状に配置されたメモリセルへのアクセスが行われる。この動作はＷＥＢおよびＲＥＢがＨＩＧＨになりリセットが掛かるまで繰り返される。書き込み状態では、ＢＩＴ線及びＷＯＲＤ線にはＨＩＧＨ状態の電位として最高電位が印加され、読み出し状態では、ＢＩＴ線及びＷＯＲＤ線にはＨＩＧＨ状態の電位として中間電位が印加される。以下、最高電位が印加された状態を第１のＨＩＧＨ状態、中間電位が印加された状態を第２のＨＩＧＨ状態と呼ぶ。この例では、１１１０１１１０…とデータを入力するため、データ１が入力されるＢＩＴ１、ＢＩＴ２、ＢＩＴ３の選択期間では第１のＨＩＧＨ状態となる。また、データ０が入力されるＢＩＴ４の選択期間では読み出しを行うため、ＲＥＢがＬＯＷとなり、第２のＨＩＧＨ状態となる。このとき、選択がされた行のセルのうち、書き込みが行われていない全てのＢＩＴ線の電位が第２のＨＩＧＨ状態となる。同様に、データ１が入力される期間ではＷＯＲＤ１は第１のＨＩＧＨ状態となり、データ０が入力される期間ではＷＯＲＤ１は第２のＨＩＧＨ状態となる。第１のＨＩＧＨ状態となったＷＯＲＤ線によって指定されたアドレス信号に対応するメモリセル内のＴＦＴがオンし、第１のＨＩＧＨ状態となったＢＩＴ線によって有機素子がショートして書き込みが行われる。
【００７１】
そして同様にＷＯＲＤ２からＷＯＲＤ４についても動作する。その結果、有機メモリへ書き込みが行われる。
【００７２】
本実施の形態の回路の動作方法により、パッドを通して有線の接続で外部から入力される書き込み制御信号によって書き込みを行った有機メモリを、無線信号に基づきロジック回路で生成した信号で読み出すことが可能となる。また、該外部から有線接続で入力された書き込み制御信号による動作中はロジック回路から生成される信号の影響を受けることが無く、無線信号を元にロジック回路で生成した読み出し制御信号による動作中は外部入力からの影響を受けることが無い。
【００７３】
また本発明によるチップは、有線の接続による外部入力で書き込みを行わない限りデータを追記することはできない。従って、外部入力部を含む領域を封止してしまえば封止を破壊しない限りデータを改竄される恐れがない。
【００７４】
（実施の形態３）
本実施の形態では、上記実施の形態１と異なる無線チップの構成について説明する。
【００７５】
図２（Ａ）には、図１（Ａ）と調整回路部の構造が異なる無線チップの構成を示す。図２（Ａ）に示す無線チップは、ＲＦ入力部４１１、ロジック回路部４１２、外部信号入力部４１３、有機メモリを有するメモリ領域４１４、調整回路部４１５、ダイオード４１６、抵抗４１７、スイッチング素子４１８を有している。本実施の形態の無線チップにおける調整回路部４１５はスイッチで構成されている。スイッチとしては、アナログスイッチ等を用いることができる。本実施の形態では、インバータやアナログスイッチを用い、ロジック回路部４１２のＣＬＫを出力する端子とメモリ領域のＣＬＫ用端子の間、及びロジック回路部４１２のＲＥＢを出力する端子とメモリ領域のＲＥＢ用端子の間にアナログスイッチを設け、抵抗４１７とＷＥＢ用端子との間にインバータの入力端子及びアナログスイッチの第１の制御端子が接続され、インバータの出力端子及びアナログスイッチの第２の制御端子は互いに接続されている。
【００７６】
さらにスイッチング素子４１８として、インバータやアナログスイッチを用いることができる。本実施の形態では、読み出し制御信号（ＲＥＢ）用パッドと、ＲＥＢ用端子との間にアナログスイッチが設けられ、またＣＬＫ用パッドと、ＣＬＫ用端子との間にアナログスイッチが設けられている。
【００７７】
ＷＥＢに外部信号入力部４１３を介した外部入力がないときにはＷＥＢにＶＤＤが入るが、外部入力があるときにはその入力を優先させるために抵抗４１７が設置されている。調整回路部４１５は外部入力でＷＥＢにＬＯＷ信号が入った、即ち外部信号入力部４１３を介し外部入力を行う場合、ロジック回路部４１２からの不要な信号を遮断する。逆にＷＥＢにＨＩＧＨ信号が入った、もしくは外部信号入力部４１３へ外部入力がない場合、外部信号入力部４１３からのＲＥＢ、ＣＬＫの信号を遮断することでメモリ領域４１４に安定した信号を供給する。
【００７８】
勿論、無線チップは、パッド領域とメモリ領域との距離を５００μｍ以上１ｍｍ以下、好ましくは７５０μｍ以上１ｍｍ以下とする。好ましくはパッド領域の下方には、メモリ領域に加えて、回路等を設けないのがよい。その結果、アンテナ圧着時における応力の影響を受けることなく、データの書き込みを行うことができる。なお従来のシリコンウェハから形成される無線チップはある程度の硬さを有するため、フェイスダウン状態として、素子が形成される箇所に圧力をかけても、アンテナと接続することができた。しかし、本発明における無線チップは薄膜から形成するため、従来の構成のままではアンテナ圧着時の応力によってメモリ等の素子が破壊されるおそれがあった。そこで、本発明は、パッド領域の下方にメモリ領域または回路を形成しないことで、メモリまたは回路を破壊することなくアンテナ圧着を行うことができる構成とした。
【００７９】
本実施の形態の無線チップも、上記実施の形態と同様に動作させることが可能である。
【００８０】
また図２（Ｂ）に示すように、保護回路４１９を設けてもよい。保護回路４１９は、外部信号入力部４１３の近傍に設けるとよい。外部信号入力部４１３では静電気が生じることが多いからである。本実施の形態では、ＷＥＢ用パッド、ＲＥＢ用パッド、及びＣＬＫ用パッドと、ＷＥＢ用端子、ＲＥＢ用端子、及びＣＬＫ用端子との間に保護回路４１９を設ける。保護回路４１９は、各パッドと各端子間に少なくとも一つの薄膜トランジスタを有する。なお、薄膜トランジスタのチャネル長を長くするにつれて、静電気等による耐圧を高めることができるため、チャネル長を長くするのが好ましい。
【００８１】
本実施の形態の回路及びその動作方法により、パッドを通して有線の接続で外部から入力される書き込み制御信号によって書き込みを行った有機メモリを、無線信号に基づきロジック回路で生成した信号で読み出すことが可能となる。また、該外部からの有線の接続で入力される書き込み制御信号による動作中はロジック回路から生成される信号の影響を受けることが無く、無線信号を元にロジック回路で生成した読み出し制御信号による動作中は外部入力からの影響を受けることが無い。
【００８２】
（実施の形態４）
本実施の形態では、上記実施の形態３で示した無線チップの動作について説明する。
【００８３】
図７を用いて書き込み動作のためのタイミングチャートを説明する。図７では上から順にＶＤＤＨ、ＶＤＤ、ＣＬＫ、ＲＥＢ、ＷＥＢの波形を示す。それぞれの電圧の値を例示すると、ＶＤＤＨは１０Ｖ、ＶＤＤは３Ｖ、ＣＬＫは０Ｖと３Ｖである。
【００８４】
また有機メモリを構成するワード線へ入力される信号ＷＯＲＤ１からＷＯＲＤ４、ビット線へ入力される信号ＢＩＴ１からＢＩＴ４の波形を示す。電圧を例示すると、ＷＯＲＤの最高電位は１０Ｖ、最低電位は０Ｖ、中間電位として３Ｖとする。
【００８５】
実際には、ワード線及びビット線は、４本以上設けられていることが多い。例えば、ワード線及びビット線がそれぞれ８本ずつ設けられている場合、ＣＬＫが立ち下がるごとにＢＩＴ１から順に選択される。そしてＢＩＴ選択の８倍の周期で、ＷＯＲＤ１から順に選択される。これを順に繰り返すことにより、有機メモリへ書き込みが行われる。
【００８６】
上記実施の形態２で示した図４とは、ＷＥＢの波形が常にＬＯＷ状態である点で異なる。その他のタイミングは同様であるため説明を省略する。
【００８７】
このようにして有機メモリへ書き込みを行うことができる。
【００８８】
次に、図８を用いて読み出し動作のためのタイミングチャートを説明する。図８では上から順にＶＤＤＨ、ＶＤＤ、ＣＬＫ、ＲＥＢ、ＷＥＢの波形を示す。それぞれの電圧の値を例示すると、ＶＤＤＨは１０Ｖ、ＶＤＤは３Ｖ、ＣＬＫは０Ｖと３Ｖである。
【００８９】
また有機メモリを構成するワード線へ入力される信号ＷＯＲＤ１からＷＯＲＤ４、ビット線へ入力される信号ＢＩＴ１からＢＩＴ４の波形を示す。電圧を例示すると、ＷＯＲＤの最高電位は１０Ｖ、最低電位は０Ｖとする。
【００９０】
ワード線やビット線は４本以上設けられていることが多く、図４と同様に８本ずつ設けられている場合、ＣＬＫが立ち下がるごとにＢＩＴ１から順に選択される。そしてＢＩＴ選択の８倍の周期で、ＷＯＲＤ１から順に選択される。
【００９１】
上記実施の形態２で示した図５とは、ＲＥＢ及びＷＥＢの波形が常にＬＯＷ状態である点で異なる。その他のタイミングは同様であるため説明を省略する。
【００９２】
このようにして有機メモリから読み出しを行うことができる。
【００９３】
図６（Ａ）は書き込みを行う場合のタイミングチャートであって、ＲＥＢ、ＷＥＢ、ＣＬＫの波形を示す。このときＣＬＫの周期は１ｍｓ程度とする。本実施の形態の有機メモリでは、いずれの信号も入力されない待機期間が設けられる。回路の構成上、ＷＥＢとＲＥＢをＨＩＧＨ状態としてもリセット状態とならないため、書き込みや読み出しを行わないときにはＣＬＫを動作させない待機期間が設けられている。その後、ＲＥＢがＨＩＧＨ状態となると、有機メモリにはＨＩＧＨ（１）が書き込まれ、次にＲＥＢがＬＯＷ状態となると、有機メモリには書き込みは行われない。本実施の形態において、ＷＥＢはＬＯＷ状態を保持している。これは、図２に示す回路構成では、ＷＥＢがＨＩＧＨ状態となると、外部入力のＣＬＫ、ＲＥＢのスイッチがオフ状態となるため、有機メモリにＣＬＫやＲＥＢが入らなくなるためである。一方、無線信号で動作させる際には、外部入力の影響を無くすようにＷＥＢはＨＩＧＨ状態となるようにすればよい。このような期間を連続的に繰り返し、有機メモリへ書き込みが行われる。
【００９４】
図６（Ｂ）には読み出しを行う場合のタイミングチャートであって、ＲＥＢ、ＷＥＢ、ＣＬＫの波形を示す。このときＣＬＫの周期は１０μｓ程度とする。ＲＥＢがＨＩＧＨ状態、かつＷＥＢがＬＯＷ状態のとき、待機期間となる。その後、ＲＥＢがＬＯＷ状態となり、読み出し期間となる。
【００９５】
本実施の形態では、信号によりリセットをかけることはできない。但し、電源電位を全て切ればアドレス信号は初期値に戻る。そのため、書き込みや読み出しを一時的に止める、つまりアドレスも進めない場合は、ＣＬＫをオフ状態とする必要がある。外部入力で書き込みや読み出しを行う場合、ＷＥＢは常にＬＯＷ状態となる。また書き込みを行う場合は、ＲＥＢをＨＩＧＨ状態とする。また、読み出しを行う、または書き込みを行う途中に特定のメモリセルに書き込みを行わない場合は、ＲＥＢをＬＯＷ状態とする。
【００９６】
本実施の形態の回路の動作方法により、パッドを通して有線の接続で外部から入力される書き込み制御信号によって書き込みを行った有機メモリを、無線信号に基づきロジック回路で生成した信号で読み出すことが可能となる。また、該外部からの有線の接続で入力される書き込み制御信号による動作中はロジック回路から生成される信号の影響を受けることが無く、無線信号を元にロジック回路で生成した読み出し制御信号による動作中は外部入力からの影響を受けることが無い。
【００９７】
また本発明による無線チップは、有線の接続による外部入力によって書き込みを行わない限りデータを追記することはできない。従って、外部入力部を含む領域を封止してしまえば封止を破壊しない限りデータを改竄される恐れがない。
【００９８】
（実施の形態５）
本実施の形態では、有線の接続により外部入力をおこなった場合における、ロジック回路内からの信号の混在の防止について説明する。
【００９９】
有線の接続により外部入力をおこなった時にはＶＤＤやＧＮＤも外部から供給されるが、このとき、回路上ＶＤＤやＧＮＤがロジック回路内にも入ることになる。このことにより、ロジック回路からの不要な信号（内部生成されるクロック信号や読み出し制御信号など）が外部入力信号のノイズになることを防ぐために対策を講じている。
【０１００】
図１に示した構成では、ロジック回路からの出力に抵抗を配置する。これにより、外部入力からの信号がない場合は、ロジック回路からの信号が反映され、外部入力から信号が入力された場合は外部信号入力からの信号が優先される。
【０１０１】
図２に示した構成では、アナログスイッチによって外部入力を行う際にはロジック回路からの信号を遮断する。アナログスイッチの制御は、外部入力信号のひとつであるＷＥＢによって行う。従って、ＷＥＢがＨＩＧＨ状態の場合、外部からのＲＥＢ、ＣＬＫが遮断される。
【０１０２】
また、図１及び図２に示した構成では、ＷＥＢには抵抗を介してＶＤＤが接続され、プルアップを行っている。これによって、外部入力がない場合にはＷＥＢは常にＨＩＧＨ状態となることができる。
【０１０３】
（実施の形態６）
本実施の形態では、無線チップのマスクレイアウト例について説明する。
【０１０４】
図９（Ａ）に無線チップのマスクレイアウト例を示した。また、図９（Ｂ）では、無線チップ１００におけるＲＦ入力部４０１、ロジック回路部４０２、外部信号入力部４０３、有機メモリを有するメモリ領域４０４、調整回路部４０５、ダイオード４０６、及び抵抗４０７の配置をブロック図で示している。
【０１０５】
無線チップ１００には、最も大きな面積を占めるロジック回路部４０２が設けられ、これに隣接してＲＦ入力部４０１、有機メモリを有するメモリ領域４０４が設けられている。メモリ領域４０４の一領域には、調整回路部４０５、抵抗４０７が設けられており、これらは隣接して設けられている。ＲＦ入力部４０１に隣接して外部信号入力部４０３が設けられている。外部信号入力部４０３は、パッドを有するため、無線チップ１００の一辺に接する領域に設けるとよい。アンテナ接続時、無線チップの一辺を基準として貼り合わせることができるからである。
【０１０６】
パッド領域とメモリ領域４０４との距離は、５００μｍ以上１ｍｍ以下、好ましくは７５０μｍ以上１ｍｍ以下とする。すなわち、メモリ領域とパッド領域とは重ならないように形成する。好ましくは、パッドから引き回された配線（引き回し配線）と、メモリ領域とは重ならないように形成するとよい。アンテナ圧着時の応力が、引き回し配線を伝播してメモリ領域４０４に印加されることを防止できるためである。なお従来のシリコンウェハから形成される無線チップはある程度の硬さを有するため、フェイスダウン状態として、素子が形成される箇所に圧力をかけても、アンテナと接続することができた。しかし、本発明は薄膜から形成するため、従来の構成のままでは、アンテナ圧着時の応力により素子が破壊される恐れがある。そこで、本発明における無線チップは、このようにパッド領域及び引き回し配線の下方にメモリ領域または回路を形成しないことを特徴とする。
【０１０７】
さらに好ましくは、メモリ領域以外の特定の機能を有する回路もパッドと重ならない構成とする。すなわちパッドの下方には特定の機能を有する回路の素子が形成されていない。その結果、アンテナの圧着による応力影響を受けることなく、データ処理を行うことができる。
【０１０８】
なお、上記実施の形態で示した構成を実施するとき、本実施形態のレイアウトマスクを適用することができる。
【０１０９】
（実施の形態７）
本実施の形態では、メモリ領域に設けられたメモリ（記憶装置とも記す）の構成及びその動作について説明する。
【０１１０】
図１０には、メモリ４４１の構成を示す。本発明のメモリは、メモリセル４０９がマトリクス状に設けられたメモリセルアレイ４４２と、デコーダ４４３、４４４と、セレクタ４４５と、読み出し／書き込み回路４４６とを有する。メモリセル４０９は、メモリ素子４４８及びスイッチング素子４４７を有し、これをアクティブ型のメモリと記す。その他のメモリの構成として、スイッチング素子が設けられていないパッシブ型のメモリがある。本発明は、パッシブ型のメモリにも適用することができる。
【０１１１】
メモリセル４０９は、ビット線Ｂｘ（１≦ｘ≦ｍ）と、ワード線Ｗｙ（１≦ｙ≦ｎ）との交差領域に設けられる。そして、メモリ素子４４８は、ビット線を構成する第１の導電層と、ワード線を構成する第２の導電層との間に有機化合物層を有する構成である。
【０１１２】
スイッチング素子４４７のゲート電極はワード線Ｗｙ（１≦ｙ≦ｎ）に接続され、ソース電極及びドレイン電極の一方はビット線Ｂｘ（１≦ｘ≦ｍ）に接続され、ソース電極及びドレイン電極の他方は、メモリ素子４４８の一方の電極に接続する。
【０１１３】
このようなメモリ素子４４８に対しては電気的又は光学的な作用によって書き込みや読み出しを行うことができる。光学的作用によって書き込みや読み出しを行う場合、第１の導電層と第２の導電層のうち、一方又は両方が透光性を有することが必要である。透光性を有する導電層は、インジウム錫酸化物（ＩＴＯ）等の透明な導電性材料を用いて形成するか、又は、透明な導電性材料でなくても、光を透過する厚さで形成する。
【０１１４】
図１１にメモリセル４０９の構成例を示す。
【０１１５】
図１１に示すように、メモリセル４０９は、スイッチング素子４４７と、メモリ素子４４８とを有する。スイッチング素子４４７には、薄膜トランジスタを適用することができる。薄膜トランジスタを用いる場合、デコーダ４４３やセレクタ４４５等の回路と、スイッチング素子４４７とを同時に形成することができ好ましい。
【０１１６】
メモリ素子４４８は、第１の導電層、有機化合物層、第２の導電層を有し、第２の導電層は、メモリセルアレイ４４２内のメモリセルで共有することができる。これを共通電極４４９と記す。共通電極は、記憶装置の読み出し時、及び書き込み時に、全てのメモリセルに共通の電位を与えるものである。
【０１１７】
上記構成を有する記憶装置は、揮発性のメモリ、代表的にはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として使用することができる。
【０１１８】
このようなメモリ領域、具体的にはメモリ素子が形成された領域から、パッド領域は５００μｍ以上１ｍｍ以下、好ましくは７５０μｍ以上１ｍｍ以下離れるように設ける。特にメモリは有機化合物層を有するため、アンテナ圧着時における応力の影響を大きく受けやすいが、所定の距離とすることによりアンテナ圧着時における応力の影響を受けることなく、データの書き込みを行うことができる等、上述のとおりである。
【０１１９】
（実施の形態８）
本実施の形態では、無線チップの作製方法について説明する。
【０１２０】
図１２（Ａ）には、絶縁表面を有する基板（以下、絶縁基板と記す）６００上に、剥離層６０１、絶縁層６０２、半導体膜６０３を順に形成する。絶縁基板６００には、ガラス基板、石英基板、珪素からなる基板、金属基板、プラスチック基板等を用いることができる。また絶縁基板６００は研磨することによって薄型化してもよい。薄型化された絶縁基板を用いることによって、完成品を軽量化、薄型化することができる。
【０１２１】
剥離層６０１は、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ネオジウム（Ｎｄ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、シリコン（Ｓｉ）から選ばれた元素または前記元素を主成分とする合金材料もしくは化合物材料から形成することができる。剥離層６０１には、上記元素等の単層構造、又は上記元素等の積層構造を用いることができる。このような剥離層６０１はＣＶＤ法、スパッタリング法または電子ビーム等によって形成することができる。本実施の形態では剥離層６０１を、Ｗを材料としてＣＶＤ法により形成する。このとき、Ｏ２、Ｎ２又はＮ２Ｏを用いてプラズマで処理を行うとよい。すると、後の工程である剥離工程を簡便に行うことができる。また剥離層６０１は、絶縁基板全体に形成する必要はなく、選択的に形成しても良い。すなわち、剥離層６０１は、後に絶縁基板６００を剥離することができればよく、剥離層を形成する領域は限定されない。
【０１２２】
絶縁層６０２には、酸化珪素、窒化珪素等の無機材料を用いることができる。絶縁層６０２は、単層構造又は積層構造を用いることができる。窒化珪素を用いることにより、絶縁基板６００からの不純物元素の侵入を防止することができる。絶縁層６０２が積層構造を有する場合、このような窒化珪素がいずれか一の層にあることによって、効果を発揮する。
【０１２３】
半導体膜６０３には、シリコンを有する材料を用いることができる。半導体膜はＣＶＤ法、又はスパッタリング法を用いて形成することができる。半導体膜６０３の結晶構造は、非晶質、結晶質、微結晶のいずれであってもよい。結晶性が高いほど、薄膜トランジスタの移動度を高くすることができ、好ましい。また微結晶や非晶質では、隣接する半導体膜間での結晶状態のばらつきがなく、好ましい。
【０１２４】
結晶性の半導体膜６０３を形成するためには、絶縁層６０２に直接形成する場合もあるが、絶縁層６０２上に形成された非晶質半導体膜を加熱することにより作製されることもある。例えば、非晶質半導体膜に対して加熱炉で処理する、または、レーザ照射を行って加熱する。その結果、結晶性の高い半導体膜を形成することができる。このとき、加熱温度を低くするため、結晶化を促進する金属元素を用いてもよい。例えば、ニッケル（Ｎｉ）を非晶質半導体膜表面上に添加し、加熱処理を行うことによって、結晶化に要する温度を低下させることができる。その結果、耐熱性の低い絶縁基板６００上に結晶性半導体膜を形成することができる。なおレーザ照射を用いる場合、選択的に半導体膜を加熱することができるため、使用する絶縁基板６００の耐熱性に制約されない。
【０１２５】
図１２（Ｂ）に示すように、半導体膜６０３を所定の形状を有するように加工する。加工には、フォトリソグラフィー法によって形成されたマスクを用いたエッチングを用いることができる。エッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。
【０１２６】
加工された半導体膜を覆うように、ゲート絶縁膜６０４として機能する絶縁層を形成する。ゲート絶縁膜６０４は、無機材料を用いて形成することができ、例えば、窒化珪素、酸化珪素を用いて形成することができる。ゲート絶縁膜６０４の形成前、または形成後にプラズマ処理を行ってもよい。プラズマ処理には、酸素プラズマ、又は水素プラズマを用いることができる。このようなプラズマ処理により、ゲート絶縁膜被形成面、又はゲート絶縁膜表面の不純物を除去することができる。
【０１２７】
その後、ゲート絶縁膜６０４を介して、半導体膜６０３上にゲート電極６０５として機能する導電層を形成する。ゲート電極６０５は、単層構造、又は積層構造を有することができる。ゲート電極６０５には、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。
【０１２８】
図１２（Ｃ）に示すように、ゲート電極６０５側面にサイドウォール６０７として機能する絶縁物を形成する。サイドウォール６０７は、無機材料又は有機材料を用いて形成することができる。無機材料として、酸化珪素、窒化珪素が挙げられる。例えば、酸化珪素をゲート電極６０５を覆うように形成し、等方性のエッチングを行うと、ゲート電極６０５の側面にのみ残存し、これをサイドウォール６０７として用いることができる。等方性のエッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。サイドウォール６０７を加工するとき、ゲート絶縁膜６０４もエッチング除去される。その結果、半導体膜の一部が露出される。
【０１２９】
サイドウォール６０７及びゲート電極６０５を用いて、自己整合的に不純物元素を半導体膜６０３へ添加する。その結果、異なる濃度を有する不純物領域が半導体膜６０３に形成される。サイドウォール６０７の下方に設けられた不純物領域６０９は、露出された半導体膜に形成された不純物領域６０８より、低濃度となる。このように不純物領域の濃度を異ならせることによって、短チャネル効果を防止することができる。
【０１３０】
図１２（Ｄ）に示すように、半導体膜６０３、ゲート電極６０５等を覆って絶縁層６１１、６１２を形成する。半導体膜６０３、ゲート電極６０５等を覆う絶縁層は、単層構造を用いてもよいが、本実施の形態のように積層構造とすると好ましい。なぜなら、絶縁層６１１を無機材料を用いて形成することにより不純物の侵入を防止でき、またＣＶＤ法を用いた無機材料を適用することによって、絶縁層６１１中の水素を用いて半導体膜中のダングリングボンドを終端させることができるからである。その後、絶縁層６１２を有機材料を用いて形成することにより、平坦性を高めることができる。有機材料にはポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。
【０１３１】
その後、絶縁層６１１、６１２、ゲート絶縁膜６０４を貫通し、不純物領域６０８と接続する配線６１３を形成する。配線６１３は、単層構造、又は積層構造を用いることができ、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、インジウム（Ｉｎ）から選ばれた元素、または前記元素を主成分とする合金材料を用いて形成することができる。配線６１３と同時に、絶縁層６１２上にその他の配線を形成することができる。その他の配線とは、引き回し配線等に相当する。
【０１３２】
このようにして薄膜トランジスタ（ＴＦＴ）６１５、及びＴＦＴ群６１６を形成することができる。ＴＦＴ群６１６とは、一定の機能を有する回路を構成するＴＦＴの集まりを指す。
【０１３３】
その後、図１３（Ａ）に示すように、絶縁層６１２上に絶縁層６２０を形成する。絶縁層６２０は絶縁層６１１、６１２と同様に無機材料、又は有機材料を用いて形成することができる。絶縁層６２０を貫通するように、配線６２１を形成する。配線６２１は、配線６１３と同様に形成することができる。配線６２１は、絶縁層６２０に設けられた開口部を介して、領域６２２で配線６１３と電気的に接続している。領域６２２では、後に形成されるメモリ素子の共通電極を接地することができる。また配線６２１と同一層から、パッド６２３が形成される。パッド６２３は、絶縁層６２０に設けられた開口部を介して、領域６２４で配線６１３と電気的に接続している。
【０１３４】
図１３（Ｂ）に示すように、絶縁層６２０上に絶縁層６３０を形成する。絶縁層６３０は、絶縁層６１１、６１２と同様に無機材料、又は有機材料を用いて形成することができる。絶縁層６３０には、開口部を設ける。当該開口部の側面は、テーパ状となるように絶縁層６３０を加工する。
【０１３５】
ＴＦＴ６１５上に設けられた開口部に、有機化合物層６３１を形成する。有機化合物層６３１は、蒸着法、またはスパッタリング法により形成することができる。このような有機化合物層は、公知のエレクトロルミネッセンス材料から形成することができる。その後、有機化合物層６３１、絶縁層６３０の一部を覆って、配線６３２が形成される。配線６３２は、配線６２１と同様に形成することができる。配線６３２が形成される領域は、メモリ領域及びコンタクト領域となる。配線６３２は、メモリ素子６３３の共通電極となる。
【０１３６】
図１３（Ｃ）に示すように、アンテナ６４０を形成する。このとき、パッド６２３に対して熱圧着して、アンテナ６４０を電気的に接続する。このようにして、引き回し配線等が形成される配線領域６４４、メモリ素子が形成されるメモリ領域６４２、ＴＦＴ群を有し、特定の機能を有する回路が形成される集積回路領域６４３、パッド領域６４５、コンタクト領域６４６を有する無線チップが形成される。そして、パッド領域とメモリ領域とは、５００μｍ以上好ましくは７５０μｍ以上程度離して設けられている。その結果、アンテナ圧着時における応力の影響を受けることなく、データの書き込みを行うことができる。
【０１３７】
またアンテナ圧着は、絶縁基板６００の柔軟性が低い状態で行うとよい。本実施の形態では、アンテナ圧着後、フィルム基板に転置する形態を示す。
【０１３８】
図１４（Ａ）に示すように、剥離層６０１を除去することにより、絶縁基板６００を剥離する。剥離層６０１は、物理的又は化学的に除去することができる。例えば、半導体膜への加熱処理等により、剥離層６０１の結晶構造をも変化させることができる。その後、剥離層６０１の一部が露出するよう開口部を設け、露出した剥離層６０１にレーザを照射する。剥離層６０１にレーザを照射することによって、剥離のきっかけを与えることができる。すると、物理的に絶縁基板６００と、薄膜トランジスタ等を剥離させることもでき、ひいては膜の応力により特段力を加えることなく、絶縁基板６００から薄膜トランジスタ等が自然に剥がれることもある。または、剥離層６０１へ到達する開口部を形成し、開口部を介してエッチング剤を導入し、化学反応を利用して剥離層６０１を除去することができる。
【０１３９】
その後図１４（Ｂ）に示すように、剥離した薄膜トランジスタ等とフィルム基板６５０を貼り合わせる。フィルム基板６５０の表面に接着性を有する場合、そのまま貼り合わせることができる。また接着性がない場合、接着剤を介して薄膜トランジスタ等とフィルム基板６５０を貼り合わせることができる。
【０１４０】
そして、フィルム基板に薄膜トランジスタ等が転置された無線チップを形成することができる。このような無線チップは、有機メモリ領域と同一基板上に形成された上、軽量化、薄型化を図り、柔軟性に富む、といった付加価値を有する。
【０１４１】
（実施の形態９）
本実施の形態では、本発明の有機メモリを有する無線チップに適用される、アンテナ用基板に形成されたアンテナの形状について説明する。
【０１４２】
無線チップにおける信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用することができる。電磁誘導方式を用いる場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電層を輪状（例えば、ループアンテナ）、またはらせん状（例えば、スパイラルアンテナ）に形成する。
【０１４３】
また、無線チップにおける信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を決定する。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１４４】
図１５（Ａ）には、アンテナとしてパッチアンテナとして機能する導電層５０２を用いた例を示している。パッチアンテナとして機能する導電層５０２には、アンテナ用基板５０１にメモリ領域等を有する集積回路５０３が貼り付けられている。パッチアンテナは非常に指向性が高く、またアンテナ形状により一方向の指向性を高めることができる。周波数帯としては、９００〜９８０ＭＨｚのＵＨＦ帯、２．４５ＧＨｚ等のマイクロ波帯を使用することができる。
【０１４５】
図１５（Ｂ）には、アンテナとして機能する導電層をリボン型の形状（扇状とも記す）に形成した例を示す。これはモノポール型若しくはダイポール型アンテナの一種であり、他のアンテナと同様に１３．５６ＭＨｚなどの短波帯、９５０〜９５６ＭＨｚなどのＵＨＦ帯、２．４５ＧＨｚに代表されるマイクロ波帯の通信に適用することができる。図１５（Ｂ）において、パッチアンテナとして機能する導電層５０２が形成されたアンテナ用基板５０１にメモリ領域等を有する集積回路５０３が貼り付けられている。
【０１４６】
図１５（Ｃ）には、アンテナとして機能する導電層を幅の広い線状、つまり直線状となるように形成したモノポール若しくはダイポールアンテナの例を示す。このアンテナ形状は、アンテナの指向性や、インピーダンスを考慮して適宜定めている。図１５（Ｃ）において、パッチアンテナとして機能する導電層５０２が形成されたアンテナ用基板５０１にメモリ領域等を有する集積回路５０３が貼り付けられている。パッチアンテナは非常に指向性が高く、またアンテナ形状により一方向の指向性を高めることができる。周波数帯としては、９００〜９８０ＭＨｚのＵＨＦ帯、２．４５ＧＨｚ等のマイクロ波帯を使用することができる。
【０１４７】
パッチアンテナを備えた無線チップは指向性に優れるので、セキュリティ対策やプライバシーを保護するために情報の漏洩を防止する用途に適している。また、無線タグを梱包材の中に入れた状態で通信できるので、商品管理等に適用することができる。
【０１４８】
アンテナとして機能する導電層は、アンテナ用基板にＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１４９】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１５０】
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
【０１５１】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた無線チップを金属膜に接して設ける場合には、当該無線チップと金属膜との間に透磁率を備えた磁性材料を設けることが好ましい。なぜなら、無線チップと金属膜との間に透磁率を備えた材料を設けないと、磁界の変化に伴い金属膜に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下してしまう。しかし、無線チップと金属膜との間に透磁率を備えた材料を設けることにより金属膜の渦電流を抑制し通信距離の低下を抑制することができるためである。なお、磁性材料としては、高い透磁率を有し高周波損失の少ない金属薄膜またはフェライトを用いることができる。
【０１５２】
このようにアンテナ用基板に形成されたアンテナが接着された無線チップを提供することができる。
【０１５３】
（実施の形態１０）
本実施の形態では、アンテナを搭載した無線チップの形態について説明する。
【０１５４】
図１６（Ａ）には、コイル状のアンテナを搭載した無線チップを示す。無線チップは、ＲＦ入力部４０１、ロジック回路部４０２、外部信号入力部４０３、有機メモリを有するメモリ領域４０４、調整回路部４０５、ダイオード４０６、抵抗４０７を有する。
【０１５５】
ＲＦ入力部４０１には、コイル状のアンテナ４２０が、導電体及び接着性を有するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いて接続される。ＡＣＦの代わりに、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）または、半田接合等を用いてアンテナの接続を行うこともできる。
【０１５６】
コイル状のアンテナ４２０は、アンテナ用基板上に、線状（幅の狭い）の導電層を、中心から外側、つまり無線チップが配置される領域に近い側から遠い側に向かって徐々に大きくなるように巻かれた状態となるように形成する。本実施の形態では、コイル状のアンテナは矩形状を有するため、少なくとも４つ以上の角を有する。このようなコイル状のアンテナには、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する。電磁結合方式または電磁誘導方式は、磁界密度の変化による電磁誘導を利用するため、アンテナをコイル状に形成する。電磁誘導方式はアンテナの指向性が広く、交信範囲が広いという特長がある。周波数帯としては１３５ｋＨｚなどの長波帯、１３．５６ＭＨｚなどの短波帯が用いられる。通信距離は数センチメートルから数十センチメートルである。
【０１５７】
図１６（Ｂ）には、ダイポールアンテナ若しくはモノポールアンテナを搭載した無線チップを示す。図１６（Ａ）と同様に、無線チップは、ＲＦ入力部４０１、ロジック回路部４０２、外部信号入力部４０３、有機メモリを有するメモリ領域４０４、調整回路部４０５、ダイオード４０６、抵抗４０７を有する。ダイポールアンテナも無指向性であるが、９００ＭＨｚ帯（例えば、９５０〜９５６ＭＨｚ）の超極短波（ＵＨＦ帯）を用いれば、通信距離を１〜６メートル程度まで拡大させることができる。また、２．４５ＧＨｚに代表されるマイクロ波帯を使えば指向性の高い通信を行うことができる。通信距離が短くても良い場合は、アンテナを小型化することができ、高い指向性と相まってセキュリティの高い無線認証等を行うことができる。いずれにしても、このような構成により、アンテナ接着時による無線チップ、特にメモリ領域の破壊や変形を防止することができる。
【０１５８】
ＲＦ入力部４０１には、ダイポールアンテナが、導電体及び接着性を有するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いて接続される。ＡＣＦの代わりに、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＮＣＰ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）または、半田接合等を用いてアンテナの接続を行うこともできる。
【０１５９】
ダイポールアンテナは、アンテナ用基板上に、直線状（コイル状アンテナより幅の広い）の導電層が、無線チップの両端から伸びるように形成する。このようなダイポールアンテナは、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する。なお、ダイポールアンテナが設けられる領域に、線状の導電層を形成し、電磁結合方式または電磁誘導方式を適用することもできる。
【０１６０】
このようにしてアンテナを搭載した無線チップが完成される。
【図面の簡単な説明】
【０１６１】
【図１】本発明の無線チップを示す回路図である。
【図２】本発明の無線チップを示す回路図である。
【図３】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図４】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図５】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図６】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図７】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図８】本発明の無線チップが有する有機メモリのタイミングチャートを示す図である。
【図９】本発明の無線チップを示す上面図である。
【図１０】本発明の無線チップが有する有機メモリを示す回路図である。
【図１１】本発明の無線チップが有する有機メモリセルを示す回路図である。
【図１２】本発明の無線チップの作製工程を示す図である。
【図１３】本発明の無線チップの作製工程を示す図である。
【図１４】本発明の無線チップの作製工程を示す図である。
【図１５】本発明の無線チップに搭載されるアンテナを示す図である。
【図１６】本発明のアンテナが搭載された無線チップを示す図である。
【符号の説明】
【０１６２】
４０１    ＲＦ入力部
４０２    ロジック回路部
４０３    外部信号入力部
４０４    メモリ領域
４０５    調整回路部
４０６    ダイオード
４０７    抵抗
４１０    保護回路
【図１】
2007172595.tif 000003
【図２】
2007172595.tif 000004
【図３】
2007172595.tif 000005
【図４】
2007172595.tif 000006
【図５】
2007172595.tif 000007
【図６】
2007172595.tif 000008
【図７】
2007172595.tif 000009
【図８】
2007172595.tif 000010
【図９】
2007172595.tif 000011
【図１０】
2007172595.tif 000012
【図１１】
2007172595.tif 000013
【図１２】
2007172595.tif 000014
【図１３】
2007172595.tif 000015
【図１４】
2007172595.tif 000016
【図１５】
2007172595.tif 000017
【図１６】
2007172595.tif 000018