(57)【要約】      （修正有）【課題】製造コストが低減され且つ大量生産が可能な回路装置の製造方法を提供する。【解決手段】導電箔４０の表面に分離溝２０を形成して、回路装置部４５を構成する導電パターン１１を凸状に形成する工程と、導電パターンに半導体素子等の回路素子を電気的に接続する工程と、半導体素子等が被覆され且つ分離溝等に充填されるように封止樹脂を形成する工程と、分離溝に充填された封止樹脂が露出するまで導電箔を裏面から除去する工程と、封止樹脂を各回路装置部に分離する工程を具備する。更に、各回路装置部の境界に残存パターン３０を設けることで、封止樹脂の分離を容易にしている。【選択図】図１
2007287966.tif 000002
【特許請求の範囲】
【請求項１】
導電箔の表面に分離溝を形成し、複数の回路装置部を構成する導電パターンを凸状に形成すると共に、前記回路装置部同士の間に前記導電パターンよりも薄い残存パターンを形成する第１工程と、
前記導電パターンに回路素子を電気的に接続する第２工程と、
前記回路素子が被覆されて前記分離溝に充填されるように封止樹脂を形成する第３工程と、
前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する第４工程と、
前記残存パターンが形成された箇所にて前記回路装置部を個別に分離する第５工程とを具備することを特徴とする回路装置の製造方法。
【請求項２】
前記回路装置部はマトリックス状に配置され、前記残存パターンは前記回路装置部同士の間に格子状に形成されることを特徴とする請求項１記載の回路装置の製造方法。
【請求項３】
前記第４工程では、前記残存パターンが無くなり前記回路装置部同士の間に凹部が形成されるまで、前記導電箔を裏面から除去し、
前記第５工程では、前記凹部が形成された箇所にて前記封止樹脂を分離することを特徴とする請求項１記載の回路装置の製造方法。
【請求項４】
前記第５工程では、チョコレートブレークにより前記回路装置部同士を分離することを特徴とする請求項１記載の回路装置の製造方法。
【請求項５】
前記導電箔には、マトリックス状に配置された前記回路装置部から成るブロックが複数個離間して配置され、
前記第３工程では、前記ブロック毎に１つの前記封止樹脂が形成され、
前記第５工程の前に、前記ブロック毎の前記封止樹脂が前記導電箔から分離されることを特徴とする請求項１記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置の製造方法に関し、特に、１枚の導電箔から多数個の回路装置を形成する回路装置の製造方法に関する。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Chip Scale Package）と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。
【０００３】
しかしながらＣＳＰでは、一般的に半導体素子が実装される実装基板が採用されるので、小型化に限界がある問題があった。この問題を解決するために、実装基板を具備しない回路装置が開発されている（下記特許文献１を参照）。
【０００４】
図９（Ａ）は回路装置１００の平面図であり、図９（Ｂ）はその断面図である。回路装置１００では、ダイパッド１０１の上面に半導体素子１０３が固着されている。また、ダイパッド１０１を取り囲むように、多数個のボンディングパッド１０２が設けられている。半導体素子１０３とボンディングパッド１０２とは、金属細線１０５により接続されている。また、半導体素子１０３、ダイパッド１０１およびボンディングパッド１０２を被覆するように、絶縁性樹脂１０６が形成される。回路装置１００の裏面はレジスト１０８により覆われる。更に、ダイパッド１０１およびボンディングパッド１０２の裏面の所望の箇所には、半田等から成る外部電極１０７が形成される。また、ダイパッド１０１とボンディングパッド１０２とは、分離溝１０６により分離されている。
【０００５】
次に、上記した構造の回路装置１００の製造方法を、図１０を参照して説明する。
【０００６】
図１０（Ａ）を参照して、先ず、銅などの金属材料から成る導電箔１４０の表面に部分的に銀から成るメッキ膜１０９を形成する。
【０００７】
図１０（Ｂ）を参照して、次に、耐エッチングマスクであるレジスト１３０を、導電箔１４０の表面に塗布する。ここでは、液状のレジスト１３０を導電箔１４０の表面全域に塗布した後に、レジスト１３０を加熱硬化している。
【０００８】
図１０（Ｃ）を参照して、次に、レジスト１３０の露光及び現像を行うことで、レジスト１３０を部分的に除去する。
【０００９】
図１０（Ｄ）を参照して、次に、レジスト１３０から部分的に露出する導電箔１４０の表面をエッチングして、分離溝１７０を形成する。本工程により、ダイパッド等の導電パターンは、導電箔１４０の表面に凸状に形成される。
【００１０】
図１０（Ｅ）を参照して、次に、半導体素子１０３をダイパッド１０１の表面に固着して、半導体素子１０３とボンディングパッド１０２とを、金属細線１０５を用いて電気的に接続する。
【００１１】
図１０（Ｆ）を参照して、次に、半導体素子１０３および金属細線１０５が被覆されて分離溝１７０にも充填されるように、絶縁性樹脂１０６が形成される。更に、導電箔１４０を裏面から除去することで、ダイパッド１０１とボンディングパッド１０２とを分離する。さらに、上記工程が終了した後に、一点鎖線で示す箇所にて絶縁性樹脂１０６を分離して、個別の回路装置を得る。
【特許文献１】特開２００４−０７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した回路装置の製造方法では、最終的な工程にて絶縁性樹脂１０６をダイシングすることにより、個別の回路装置を得ていた。従って、ダイシングを行うだめのダイサーや、ダイシングの為のダイシングシートが必要となり、このことが回路装置の製造コストを高くしていた。
【００１３】
更に、所謂チョコレートブレーク法により、絶縁性樹脂１０６を個別の回路装置に分離する方法もあるが、絶縁性樹脂１０６を所望の位置で分離することが困難であった。
【００１４】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、製造コストが低減され且つ大量生産が可能な回路装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の回路装置の製造方法では、導電箔の表面に分離溝を形成し、複数の回路装置部を構成する導電パターンを凸状に形成すると共に、前記回路装置部同士の間に前記導電パターンよりも薄い残存パターンを形成する第１工程と、前記導電パターンに回路素子を電気的に接続する第２工程と、前記回路素子が被覆されて前記分離溝に充填されるように封止樹脂を形成する第３工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する第４工程と、前記残存パターンが形成された箇所にて前記回路装置部を個別に分離する第５工程とを具備することを特徴とする。
【発明の効果】
【００１６】
本発明の回路装置の製造方法に依れば、チョコレートブレーク等の簡易な方法により各回路装置部を個別に分離できるので、回路装置の製造に掛かるコストを低減させることができる。具体的には、本発明では、他の導電パターンよりも薄い残存パターンを、回路装置部同士の間に配置することで、後の工程にて残存パターンが形成された部分の封止樹脂が部分的に凹状に形成される。従って、残存パターンが設けられた凹状の部分の封止樹脂を、チョコレートブレーク等の簡易な手法にて折り曲げて分離し、個別の回路装置を得ることができる。
【発明を実施するための最良の形態】
【００１７】
＜第１の実施の形態＞
本形態では、図１から図５を参照して、回路装置の製造方法を説明する。
【００１８】
第１工程：図１および図２を参照
本工程では、ウェットエッチングにより導電箔４０の表面に分離溝２０Ａ等を形成する。具体的には、分離溝２０Ａ等を導電箔４０の表面から形成することにより、ボンディングパッドやダイパッド等を構成する導電パターンを凸状に形成する。更に本工程では、分離溝を形成することにより、導電パターンよりも低い残存パターン３０を、回路装置部４５同士の間に形成する。
【００１９】
図１（Ａ）は、ウェットエッチングを行うために、表面が選択的にレジスト４１（耐エッチングマスク）により被覆された導電箔４０の断面図である。この図では、ウェットエッチングにより形成される分離溝２０Ａ等の断面を点線にて図示している。
【００２０】
導電箔４０の材料は、ＣｕまたはＡｌを主材料とした金属またはＦｅ−Ｎｉ等の合金が採用される。また、導電箔４０の厚さは、後の工程にて分離溝が形成可能な程度であり、１００μｍ〜３００μｍ（例えば１２０μｍ）程度である。
【００２１】
レジスト４１は、形成予定の導電パターン（ダイパッド等）に対応する領域を被覆するように導電箔４０の表面にパターニングされている。従って、各導電パターン間に形成される分離溝２０Ａ等に対応する領域の導電箔４０の表面は、レジスト４１から露出している。図では、レジスト４１を部分的に除去して設けた開口部４８Ａ〜４８Ｆから、導電箔４０の表面が露出している。レジスト４１の形成は、導電箔４０の表面全域を樹脂から成るレジスト４１で被覆した後に、露光・現像処理を行うことにより行われる。
【００２２】
本工程では、レジスト４１に設けられる各開口部４８Ａ〜４８Ｆの幅を同一にしている。このことにより、各開口部４８Ａ〜４８Ｆから形成される分離溝２０Ａ〜２０Ｆの幅及び深さを均一にすることができる。分離溝２０Ａ〜２０Ｆの幅を均一にすることにより、導電パターン同士が離間される幅を均一にすることが可能となる。更に、分離溝２０Ａ〜２０Ｆの深さを均一にすることにより、後の工程にて導電パターン間から外部に突出する封止樹脂の突出する長さを均一にすることができる（図４（Ｃ）を参照）。
【００２３】
各開口部４８Ａ〜４８Ｆの幅は、ウェットエッチングによるサイドエッチが考慮されて、形成予定の分離溝２０Ａ〜２０Ｆよりも狭く形成される。例えば、形成される分離溝２０Ａ〜２０Ｆの幅が１２５μｍ〜１５０μｍであるときは、２０μｍの両側のサイドエッチングが考慮された各開口部４８Ａ〜４８Ｆの幅は、８５μｍ〜１１０μｍとなる。
【００２４】
本工程では、分離溝２０Ａ〜２０Ｆに対応して、レジスト４１の開口部４８Ａ〜４８Ｆが設けられる。これらの開口部４８Ａ〜４８Ｆの中でも、開口部４８Ａと開口部４８Ｂ、開口部４８Ｅと開口部４８Ｆとは接近して設けられている。開口部４８Ａと開口部４８Ｂとを接近させることにより、両開口部から進行するサイドエッチングによって、他の導電パターンよりも低く且つ狭い残存パターン３０が形成される。同様に、開口部４８Ｅと開口部４８Ｆとを接近させることにより、両者の間の下方に残存パターン３０が形成される。残存パターン３０の上端部はオーバーエッチングされて除去され、その上端は他の導電パターンの上面よりも下方に位置する。
【００２５】
例えば、開口部４８Ａと開口部４８Ｂとが離間する距離Ｗ２は、３０μｍ〜４０μｍ程度が好適である。この距離Ｗ２が４０μｍより長いと、開口部４８Ａから進行するサイドエッチングが、開口部４８Ｂから進行するサイドエッチングに到達しない。従って、残存パターン３０の上部がオーバーエッチングされずに、残存パターン３０の上端が他の導電パターンと同じ高さに成ってしまう。結果的に、図５に示すような封止樹脂１６のチョコレートブレークが困難になる。また、距離Ｗ２が３０μｍより短いと、分離溝２０Ａと分離溝２０Ｂとが一体化してＵ字状の断面に成ってしまい、残存パターン３０となる凸状の部位が形成されない恐れがある。つまり、開口部４８Ａと開口部４８Ｂとが離間する距離Ｗ２は、両側から進行するサイドエッチングの幅の２倍未満が好適である。更に、この事項は、開口部４８Ｅと開口部４８Ｆとが離間する距離に関しても同様である。
【００２６】
図１（Ｂ）を参照して、次に、上記のように形成されたレジスト４１をエッチングマスクとして、ウェットエッチングを行う。本工程では、各開口部４８Ａ〜４８Ｆから等方性のエッチングが進行して、湾曲な断面形状の分離溝２０Ａ〜２０Ｆが形成される。そして、分離溝２０Ａ〜２０Ｆにより凸状に突出する導電パターンが形成される。図では、１つの回路装置部４５の領域に、３つの導電パターン１１が示されており、これらの導電パターン１１は、分離溝２０Ｃおよび分離溝２０Ｄにより分離される。ここで、回路装置部４５とは１つの回路装置となる部位を指す。
【００２７】
更に、回路装置部４５同士の間には、回路装置部４５の内部に設けられた導電パターン１１よりも薄く且つ細い残存パターン３０が形成されている。この残存パターン３０の厚みは例えば２０μｍ〜３０μｍ程度であり、幅は３０μｍ〜４０μｍ程度である。それに対して、回路装置部４５の内部に形成される導電パターン１１の厚みは例えば４０μｍ〜６０μｍ程度であり、幅は１００μｍ程度以上である。
【００２８】
本工程のエッチングは、導電箔４０全体をエッチャントに浸漬して行っても良いし、エッチャントを導電箔４０に対してシャワーリングしてもよい。
【００２９】
更に、分離溝２０Ａと分離溝２０Ｂとは、サイドエッチングが進行することにより、両者は一体化した断面形状と成っている。この理由は、開口部４８Ａと開口部４８Ｂとが、上記した範囲で接近しており、開口部４８Ｂから左側に進行するサイドエッチングが、開口部４８Ａから右側に進行するサイドエッチングに到達するからである。この事項は、分離溝２０Ｅと分離溝２０Ｆについても同様である。
【００３０】
更にまた、分離溝２０Ａと分離溝２０Ｂとの間には、凸状に残存した導電箔４０から成る残存パターン３０が形成されている。即ち、開口部４８Ａおよび開口部４８Ｂから進行するウェットエッチングにより、残存パターン３０の上方の部分の導電箔４０はオーバーエッチングされている。一方、ダイパッド等を構成する導電パターン１１の上部は、オーバーエッチングされていない。従って、残存パターン３０の上端は、導電パターン１１の上面よりも下方に位置している。
【００３１】
本工程のエッチングが終了した後に、レジスト４１は剥離されて除去される。
【００３２】
図２に、上記したエッチングにより、残存パターン３０と導電パターン１１が凸状に形成された導電箔４０を示す。図２（Ａ）は導電箔４０の断面図であり、図２（Ｂ）は１つのブロック４２を拡大した平面図である。
【００３３】
図２（Ａ）を参照して、上記エッチングの工程により、導電箔４０の表面には、分離溝２０Ａ〜２０Ｆにより、導電パターン１１が凸状に形成されている。ここで、導電パターン１１は、ボンディングパッド、ダイパッド、これらを接続する配線を含む。また、上述したように、残存パターン３０の上端部は、導電パターン１１の上面よりも下方に位置している。
【００３４】
図２（Ｂ）を参照して、１つのブロック４２には２行２列のマトリックス状に４個の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン１１が設けられている。ここでは、１つのブロック４２に４つの回路装置部４５が設けられているが、実際は、数十個〜数百個の回路装置部４５が一つのブロック４２の内部に形成される。また、図では、導電箔４０の表面に１つのみのブロック４２が設けられているが、実際は４〜５個程度のブロック４２が離間して導電箔４０の表面に配置される。
【００３５】
ブロック４２の内側には、ダイシング時の位置合わせマーク４７が設けられている。この位置合わせマーク４７は、導電パターンと同様に、エッチングにより導電箔４０の表面に凸状に形成されている。本形態では、後述するチョコレートブレークによりブロックが分離される場合もあるが、ダイシングによりブロック４２が分離される場合は位置合わせマーク４７が利用される。
【００３６】
本形態では、マトリックス状に配置された回路装置部４５同士の間に、格子状に残存パターン３０が形成されている。このことにより、後の工程に於いて回路装置部４５が容易に分離できる利点がある。この事項については図５を参照して後述する。
【００３７】
更に、導電箔４０には、スリット４３およびインデックス孔４４が設けられている。スリット４３は、各ブロック４２間の導電箔４０を部分的に貫通して設けられ、モールド工程等の加熱を伴う工程にて、熱応力を吸収する機能を有する。また、インデックス孔４４は、導電箔４０の周辺部を円形に貫通して設けられた孔であり、各工程にて、導電箔４０の位置決めを行うために使用される。ここで、後の工程にて回路素子が実装される領域および金属細線が接続される領域の導電パターンの表面には、銀（Ａｇ）等から成るメッキ膜が形成される。このメッキ膜の形成は、エッチング工程の前に行っても良いし、後に行っても良い。
【００３８】
第２工程：図３参照
本工程では、各回路装置部４５の導電パターンに回路素子を電気的に接続する。図３（Ａ）は本工程を示す断面図であり、図３（Ｂ）は１つの回路装置部４５を示す平面図である。
【００３９】
図３（Ａ）および図３（Ｂ）を参照して、本工程では、半導体素子１４Ａ、半導体素子１４Ｂおよびチップ素子１４Ｃを実装する。ＬＳＩである半導体素子１４Ａは、接合材を介してダイパッド１２Ａに実装され、その表面の電極は金属細線１５を介してボンディングパッド１１Ａ等と接続される。また、ディスクリート型の半導体素子１４Ｂは、固着材を介してダイパッド１２Ｂの上面に実装され、金属細線１５を介して、ボンディングパッドに接続される。また、チップ素子１４Ｃの両端の電極は、固着材を介してダイパッド１２Ｃおよびダイパッド１２Ｄに接続される。上記固着材としては、絶縁性接着材、導電性ペースト、半田等が採用される。
【００４０】
第３工程：図４および図５を参照
本工程では、回路素子等が被覆されるように封止樹脂１６を形成し、導電箔４０を裏面から除去して各導電パターンを分離する。更に、残存パターン３０が設けられた箇所にてブロック４２を分離して回路装置を得る。
【００４１】
図４（Ａ）を参照して、先ず、半導体素子１４Ａ等の回路素子が被覆され、且つ、分離溝２０Ａ等に充填されるように封止樹脂１６を形成する。
【００４２】
本工程では、分離溝２０Ａ等の側面（導電パターンの側面）はエッチングにより形成された湾曲形状と成っているので、導電パターンと封止樹脂１６とは強固に結合する。本工程は、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。封止樹脂１６としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４３】
図４（Ｂ）を参照して、更に、本工程でトランスファーモールドする際に、ブロック４２毎に１つの封止樹脂１６で共通にモールドを行う。
【００４４】
図４（Ｃ）を参照して、次に、導電箔４０を裏面からエッチングにより取り除いて、各導電パターンを分離する。
【００４５】
具体的には、分離溝２０に埋め込まれた封止樹脂１６が下方に露出するまで、導電箔４０の裏面を全面的にウェットエッチングする。本工程では、分離溝２０Ａ等の深さよりも、ダイパッド１２Ａ等の導電パターンの厚みが薄くなるまで、導電箔４０を裏面からエッチングしている。従って、分離溝２０に充填された封止樹脂１６は、導電パターン間から外部に突出する。このようにすることで、各導電パターンを確実に分離することができる。例えば、分離溝２０Ａ等の深さが６０μｍ程度の場合は、ダイパッド１２Ａ等の導電パターンの厚みが４０μｍ程度に薄くなるように、導電箔４０はオーバーエッチングされる。
【００４６】
更に、本工程では、残存パターン３０が全て除去されるまで導電箔４０をエッチングしても良いし、残存パターン３０を部分的に残存させても良い。残存パターン３０を全て除去することで、残存パターン３０が形成される封止樹脂１６の位置に凹部が形成され、封止樹脂１６を分離する後の工程が容易になる利点がある。
【００４７】
上記工程が終了した後に、導電パターンの裏面処理を行い、例えば図７に示す最終構造を得る。すなわち、封止樹脂１６およびそこから露出する導電パターンの裏面を被覆樹脂１９（図７参照）により被覆する。更に、ボンディングパッド等の導電パターンの裏面を部分的に被覆樹脂１９から露出させて、半田等の導電材料から成る外部電極１７（図７参照）を形成する。
【００４８】
図５を参照して、次に、各ブロック４２の封止樹脂１６を分離することにより、個別の回路装置部４５を得る。
【００４９】
本工程では、先ず、各ブロック４２の封止樹脂１６を導電箔４０から分離する。ブロック４２と導電箔４０とは、ブロック４２の周辺部の封止樹脂１６が導電箔４０の表面に貼着しているのみである。従って、ブロック４２の封止樹脂１６は、機械的に容易に導電箔４０から分離することができる。
【００５０】
次に、図５（Ａ）を参照して、ローラー（不図示）を用いて、導電パターン１１が露出する面から封止樹脂１６に押圧力を加えて、回路装置部４５同士を分離する（チョコレートブレーク）。上述したように、回路装置部４５同士の間には、残存パターン３０が設けられた凹部が位置している。従って、回路装置部４５の境界部に於いては、この凹部の厚みだけ封止樹脂１６の厚みが薄くなり、上記したチョコレートブレークが容易な状況と成っている。
【００５１】
図５（Ｂ）を参照して、上記したチョコレートブレークは、一点鎖線にて示される箇所にて行われて、個別の回路装置が得られる。
【００５２】
ここで、図５（Ａ）を参照して、上記したチョコレートブレークを容易にするために、残存パターン３０を他の導電パターンよりも下方に突出させることが好適である。このようにすることで、封止樹脂１６に上方から押圧力を加えると、突出する残存パターン３０に応力が集中して、残存パターン３０が設けられた箇所から封止樹脂１６を個別に分離することができる。
【００５３】
残存パターン３０を他の導電パターンよりも厚くする方法は次の通りである。先ず、図４（Ａ）を参照して、残存パターン３０が設けられた領域の導電箔４０の裏面を耐エッチングマスクにより被覆する。更に、この状態で、導電箔４０を裏面から選択的にエッチング処理を施すと、他の導電パターンよりも下方に突出した残存パターン３０が得られる。
【００５４】
＜第２の実施の形態＞
本形態では、図６の各断面図を参照して、他の回路装置の製造方法を説明する。本形態の回路装置の製造方法は、他の導電パターンよりも細長く延在する配線１３Ｂを回路装置部４５の内部に形成する点に於いて、上記した第１の実施の形態と異なる。本形態の製造方法の他の部分は、上記した第１の実施の形態と同様である。
【００５５】
図６（Ａ）を参照して、先ず、導電箔４０の表面に分離溝２０Ａ等を形成して、導電パターンであるボンディングパッド１１Ｆ等を凸状に形成する。図では、導電箔４０の表面に分離溝２０Ａ〜分離溝２０Ｇが形成されている。分離溝２０Ａと分離溝２０Ｂとの間には残存パターン３０が形成され、更に、分離溝２０Ｆと分離溝２０Ｇとの間には残存パターン３０が形成されている。この残存パターン３０の詳細は、第１の実施の形態と同様である。
【００５６】
配線１３Ｂは回路装置部４５の内部に形成され、ボンディングパッド等を相互に接続するように延在している。配線１３Ｂの形状等は残存パターン３０と同様でよい。また、導電箔４０を裏面からエッチングする後の工程でも配線１３Ｂが残存するように、配線１３Ｂの高さや幅を、残存パターン３０よりも大きく形成しても良い。更に、回路装置部４５の内部には、導電パターンとして、ボンディングパッド１１Ｆ、ダイパッド１２Ａ、ボンディングパッド１１Ｅが形成されている。
【００５７】
図６（Ｂ）を参照して、更に、半導体素子１４Ａ等の回路素子をダイパッド１２Ａに実装する。その後に、半導体素子１４Ａの表面に形成された電極とボンディングパッド１１Ｅとを、金属細線１５を用いて電気的に接続する。更にまた、半導体素子１４Ａ等の回路素子が被覆されて且つ分離溝に充填されるように、封止樹脂１６を形成する。
【００５８】
図６（Ｃ）を参照して、次に、分離溝に充填された封止樹脂１６が露出するまで、導電箔４０を裏面からエッチングして除去し、導電パターンを分離する。本工程により、回路装置部４５内部に於いては、ボンディングパッド１１Ｆ、配線１３Ｂ、ダイパッド１２Ａ、ボンディングパッド１１Ｅが分離される。
【００５９】
本形態では、本工程のエッチングは、配線１３Ｂが残存する程度に行う。一方、各回路装置部４５同士の間に形成される残存パターン３０に関しては、本工程のエッチングにより全て除去されても良いし、残存しても良い。
【００６０】
上記工程が終了した後は、チョコレートブレーク等の分離方法により、一点鎖線にて示される位置にて、封止樹脂１６が分離されて個別の回路装置が得られる。
【００６１】
＜第３の実施の形態＞
本実施の形態では、図７と図８を参照して、上述した製造方法により製造される回路装置１０Ａの構成を説明する。
【００６２】
図７を参照して、先ず、本発明の回路装置１０Ａの構成を説明する。図７（Ａ）は回路装置１０Ａの平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ’線に於ける断面図である。
【００６３】
図７（Ａ）および図７（Ｂ）を参照して、本形態の回路装置１０Ａは、半導体素子１４Ａ等から成る回路素子と、この回路素子が電気的に接続されたダイパッド１２Ａ等から成る導電パターンと、導電パターンの下面が露出された状態で導電パターン及び回路素子を被覆する封止樹脂１６を具備している。
【００６４】
図７（Ａ）を参照して、ここでは、導電パターンとしてダイパッド１２Ａ〜１２Ｄが形成されている。ダイパッド１２Ａの上面には、ＬＳＩ（Large Scale Integration）である半導体素子１４Ａが固着される。また、ダイパッド１２Ｂには、ディスクリート型のトランジスタである半導体素子１４Ｂが固着されている。ここで、半導体素子１４Ａ、１４Ｂは、半田、導電性ペーストまたは金シリコン共晶により実装される。
【００６５】
本形態では、半導体素子１４Ａよりもダイパッド１２Ａを小さく形成し、半導体素子１４Ａを部分的に側方にはみ出して実装している。図では、半導体素子１４Ａは、ダイパッド１２Ａから左側にはみ出している。更に、はみ出す部分の半導体素子１４Ａの下方に、配線１３Ｂが延在している。この事項の詳細は図８を参照して後述する。
【００６６】
更に、ダイパッド１２Ｃ、１２Ｄには、抵抗やコンデンサであるチップ素子１４Ｃが固着される。チップ素子１４Ｃは、半田や導電性ペースト等の接合材を用いて実装される。ここで、ダイパッド１２Ａ等の導電パターンの材料としては、銅、アルミニウム、またはこれらを主材料とする金属が採用される。
【００６７】
ボンディングパッド１１Ａ〜１１Ｆは、金属細線が上部に接続される導電パターンまたは、裏面に外部電極が形成される導電パターンである。例えば、ボンディングパッド１１Ａは、金属細線１５を介して、半導体素子１４Ａの表面に形成された電極と電気的に接続される。また、図７（Ｂ）を参照すると、ボンディングパッド１１Ｆの裏面には、半田等から成る外部電極１７が付着されている。
【００６８】
上記した導電パターンに電気的に接続される回路素子としては、能動素子および受動素子の両方が採用可能である。具体的には、トランジスタ、ダイオード、ＩＣ、システムＬＳＩ、コンデンサ、抵抗等を回路素子として採用可能である。
【００６９】
配線１３Ａ〜１３Ｄは、上記したパッド同士を接続するように延在する導電パターンである。例えば、配線１３Ａは、ボンディングパッド１１Ａとボンディングパッド１１Ｂとを連結するように、両者と一体化されて延在している。更に、配線１３Ｂは、ダイパッド１２Ｂと、ボンディングパット１１Ｃとを接続するように延在している。また、配線１３Ｃは、ダイパッド１２Ｃとダイパッド１２Ｂとを接続するように延在している。更に、配線１３Ｄは、ボンディングパッド１１Ｄとダイパッド１２Ｄとを接続するように延在している。
【００７０】
本形態では、配線１３Ａ等を採用することにより、装置内部において回路素子同士を電気的に接続することができる。更に、配線１３Ａを金属細線１５の下方に延在させて両者を交差させることができる。従って、配線１３Ａ等を採用することで、複数個の回路素子から成る複雑なシステムを、単層の配線構造の回路装置１０Ａに内蔵させることができる。
【００７１】
図７（Ｂ）を参照して、ダイパッド等の各導電パターンは、分離溝２０Ａ等により分離されている。ここでは、ボンディングパッド１１Ｆ、配線１３Ｂ、ダイパッド１２Ａ、ボンディングパッド１１Ｅの間に、分離溝２０Ｃ、２０Ｂ、２０Ａが位置している。ここで、配線１３Ｂを挟んで位置している分離溝２０Ｃ、２０Ｂは、両者が一体化した断面の形状となっている。また、これらの分離溝は、導電箔をウェットエッチングすることにより形成されるので、その断面は湾曲形状となる。更に、ボンディングパッド１１Ｆ等の各導電パターンの側面も内側に窪む湾曲形状となるので、導電パターンの側面と封止樹脂１６との密着強度が向上されている。更に本形態では、分離溝２０Ａ等に充填されて外部に露出する封止樹脂１６の外面は、ボンディングパッド１１Ｆ等の導電パターンの下面よりも外部に突出する。
【００７２】
更に、分離溝２０Ａ等の幅は、例えば１２５μｍ〜１５０μｍ程度である。また、分離溝２０Ａ等の深さは、例えば６０μｍ程度である。
【００７３】
ここで、ボンディングパッド１１Ａ等およびダイパッド１２Ａ等の表面には、金（Ａｕ）や銀（Ａｇ）等から成るメッキ膜が形成されても良い。ボンディングパッド１１Ａ等の導電パターンの表面にメッキ膜を形成することにより、金属細線１５の接続が容易になる利点がある。
【００７４】
被覆樹脂１９は、封止樹脂１６の下面および導電パターンの下面を被覆するように、回路装置１０Ａの裏面に形成されている。また、ボンディングパッド１１Ｅ等の裏面が露出されるように、被覆樹脂１９を部分的に除去して開口部１８が設けられている。更に、開口部１８から露出するボンディングパッド１１Ｅ等の裏面には、半田等から成る外部電極１７が形成される。
【００７５】
次に、図８の拡大断面図を参照して、配線１３Ｂの詳細を説明する。この図を参照して、導電パターンを構成するボンディングパッド１１Ｆ、配線１３Ｂ、ダイパッド１２Ａの下面（裏面）は、同一平面上に位置する。更に、ボンディングパッド１１Ｆ等の裏面は、分離溝２０Ｂ等から外部（下方）に突出する封止樹脂１６よりも内部（上方）に位置している。
【００７６】
また、配線１３Ｂの上端は、ボンディングパッド１１Ｆやダイパッド１２Ａの上面よりも下方に位置している。即ち、配線１３Ｂの上端の位置は、ボンディングパッド１１Ｆ等の他の導電パターンの上面よりも低い。更に、配線１３Ｂは、他の導電パターンよりも幅が狭く形成されている。配線１３Ｂの厚さＴ２は、例えば２０μｍ〜３０μｍであり、配線１３Ｂの幅Ｗ１は、例えば３０μｍ〜４０μｍである。
【００７７】
このように、配線１３Ｂの上端を、ダイパッド１２Ａ等の他の導電パターンよりも低くすることにより、半導体素子１４Ａ等の回路素子の下方に、配線１３Ｂを延在させることができる。図では、半導体素子１４Ａのはみ出す部分の下方に配線１３Ｂが位置している。具体的には、ダイパッド１２Ａの上面には、半田や導電性ペースト等の接合材を介して、半導体素子１４Ａが固着させている。本形態では、ダイパッド１２Ａよりもサイズが大きい半導体素子１４Ａが固着されているので、半導体素子１４Ａは部分的に側方にはみ出す。ここでは、ダイパッド１２Ａから左側に半導体素子１４Ａがはみ出している。そして、配線１３Ｂは、はみ出す部分の半導体素子１４Ａの下方に、半導体素子１４Ａの裏面から離間して設けられている。このようにすることにより、半導体素子１４Ａの下方の領域を、配線１３Ｂが延在する領域として用いることができるので、回路装置の平面的なサイズを小さくすることができる。
【００７８】
上述したように、配線１３Ｂの上端は、ダイパッド１２Ａの上面よりも下方に位置している。従って、はみ出す部分の半導体素子１４Ａの下方を、配線１３Ｂが延在しても、半導体素子１４Ａと配線１３Ｂとは充分に離間されている。従って、配線１３Ｂと半導体素子１４Ａとはショートしない。
【００７９】
以上が、本発明の製造方法により製造可能な回路装置部の構成である。
【図面の簡単な説明】
【００８０】
【図１】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。
【図２】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図４】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図６】本発明の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。
【図７】本発明の回路装置の製造方法で製造される回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図８】本発明の回路装置の製造方法で製造される回路装置を示す断面図である。
【図９】従来の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図１０】従来の回路装置の製造方法を示す図であり、（Ａ）−（Ｆ）は断面図である。
【符号の説明】
【００８１】
１０Ａ                  回路装置
１１                    導電パターン
１１Ａ〜１１Ｆ          ボンディングパッド
１２Ａ〜１２Ｄ          ダイパッド
１３Ａ〜１３Ｃ          配線
１４Ａ、１４Ｂ          半導体素子
１４Ｃ                  チップ素子
１５                    金属細線
１６                    封止樹脂
１７                    外部電極
１８                    開口部
１９                    被覆樹脂
２０Ａ〜２０Ｇ          分離溝
３０                    残存パターン
４０                    導電箔
４１                    レジスト
４２                    ブロック
４３                    スリット
４４                    インデックス孔
４５                    回路装置部
４７                    位置合わせマーク
４８Ａ〜４８Ｆ          開口部
【図１】
2007287966.tif 000003
【図２】
2007287966.tif 000004
【図３】
2007287966.tif 000005
【図４】
2007287966.tif 000006
【図５】
2007287966.tif 000007
【図６】
2007287966.tif 000008
【図７】
2007287966.tif 000009
【図８】
2007287966.tif 000010
【図９】
2007287966.tif 000011
【図１０】
2007287966.tif 000012