(57)【要約】【課題】半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供する。【解決手段】半導体基板に第１の被膜を形成する工程と、前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第２の被膜を形成する工程を備える。【選択図】図１
2007115834.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に第１の被膜を形成する工程と、
前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、段差を形成する工程と、
少なくとも前記段差の形成された領域に、選択的に第２の被膜を形成する工程を備えることを特徴とする半導体製造方法。
【請求項２】
前記選択的に前記第２の被膜を形成する工程は、前記半導体基板の中心部上に非成膜雰囲気を形成すると共に、前記半導体基板の外周部上に成膜雰囲気を形成する工程を備えることを特徴とする請求項１に記載の半導体製造方法。
【請求項３】
前記選択的に前記第２の被膜を形成する工程は、前記半導体基板の外周部上に第２の被膜材料を塗布する工程を備えることを特徴とする請求項１に記載の半導体製造方法。
【請求項４】
前記半導体基板に第１の被膜を形成する工程と、
前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、凹凸を形成する工程と、
少なくとも前記凹凸の形成された領域に、選択的に第２の被膜を形成する工程を備えることを特徴とする半導体製造方法。
【請求項５】
成膜チャンバーと、
半導体基板を載置するステージと、
前記半導体基板の中心部に第１のガスを供給する第１のガス供給手段と、
前記半導体基板の外周部に第２のガスを供給する第２のガス供給手段を備える半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば多層配線形成工程に用いられる半導体製造方法及び半導体製造装置に関する。
【背景技術】
【０００２】
近年、半導体素子の微細化に伴い、信号伝達の遅延が懸念されるようになったことから、多層配線の層間絶縁膜として低誘電率膜が導入されている。そして、例えば、メチル基含有酸化ケイ素膜（ＭＳＱ：ＭｅｔｈｙｌＳｉｌｓｅｓＱｕｉｏｘａｎｅ膜）などの低誘電率膜材料や、その形成方法の開発が進められている。
【０００３】
このような低誘電率膜は、通常素子領域が形成された半導体基板上に下地層間絶縁膜を介して、塗布法（ＳＯＤ：Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｒｉｃｓ法）を用いて形成される（例えば特許文献１参照）が、この場合、低誘電率膜の外周部５ｍｍ程度を、シンナーなどを用いて除去する必要があるため、段差が形成される。そして、多孔質構造であるＭＳＱ膜は、機械的強度や他種膜との界面密着性が弱く、ダマシン法によりＣｕ配線を形成する際の平坦化工程において、段差部に荷重が集中することにより、低誘電率膜が露出してしまう。特に、積層数の増加に伴い段差は大きくなるため、低誘電率膜の露出が顕著となる。そして、さらに上層配線を形成する際、Ｃｕ配線上に形成される拡散防止膜（例えばメチル基含有炭化珪素膜）形成時に、ＮＨ３プラズマを利用したＣｕＯ還元処理を行うが、このとき、表面にＳｉＣＮ、ＳｉＣなどの被膜が形成されるとともに、低誘電率膜が露出部分から等方的にエッチングされることにより、空洞が形成され、剥離を生じるという問題や、段差部分で上層との界面が剥離するという問題があった。
【特許文献１】特開２００３−１７４０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、半導体基板に第１の被膜を形成する工程と、前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第２の被膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。
【０００６】
また、本発明の一態様によれば、前記半導体基板に第１の被膜を形成する工程と、前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、凹凸を形成する工程と、少なくとも前記凹凸の形成された領域に、選択的に第２の被膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。
【０００７】
また、本発明の一態様によれば、成膜チャンバーと、半導体基板を載置するステージと、前記半導体基板の中心部に第１のガスを供給する第１のガス供給手段と、前記半導体基板の外周部に第２のガスを供給する第２のガス供給手段を備える半導体製造装置が提供される。
【発明の効果】
【０００８】
本発明の一実施態様によれば、半導体製造工程において、半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
（実施形態１）
本実施形態において用いられる並行平板型ＣＶＤ装置を図１に示す。図に示すように、半導体基板１上に成膜処理を形成するための反応容器であるメタルチャンバー２内に、半導体基板１を支持し、電圧を印加するＲＦ電源３ａ、基板接地電極３ｂと、半導体基板１を加熱し、４５０℃程度まで温度制御可能な加熱手段４が設置されている。半導体基板１上方には半導体基板１表面に原料ガスを導入するガス導入手段５が設けられており、ガス分断板５ａに至るまでの導入部が、半導体基板１中心部上の不活性ガス導入部５ｂと、半導体基板１外周部上の成膜ガス導入部５ｃに分離されている。そして、メタルチャンバー５はガス排出手段６と接続され、ドライポンプ６ａにより排気が可能となっているとともに、スロットルバルブ６ｂにより、圧力制御が可能となっている。
【００１１】
このような半導体製造装置を用いて、以下のように積層構造を形成する。
【００１２】
先ず、予め図２に示すように、素子領域を形成した半導体基板１上に、第１の下地層間絶縁膜１１及び第２の下地層間絶縁膜１２を形成する。その上層に、例えば、ＭＳＱなどの誘電率３以下の低誘電率塗布膜１３を形成した後、半導体基板１の外周から例えば５ｍｍ程度をシンナーなどの有機溶剤により除去する。このとき、外周部に段差１４が形成される。そして、その上層に、酸化珪素保護膜１５を形成する。
【００１３】
次いで、図３に示すように、リソグラフィ技術及びＲＩＥ技術により、Ｃｕ配線形成溝１６を形成する。
【００１４】
このようにしてＣｕ配線形成溝１６を有する積層膜が形成されるとともに、外周部に段差１４が形成された半導体基板１を、図１に示す半導体製造装置に導入し、半導体基板１外周部の段差１４を緩和するための外周保護膜を形成する。
【００１５】
先ず、半導体基板１をメタルチャンバー部２内に導入し、基板接地電極３上に保持した後、不活性ガス導入部５ｂに、不活性ガス（例えばＮ２）を１０ｓｌｍで供給し、メタルチャンバー部２内圧力を３００ｔｏｒｒ程度となるように制御する。
【００１６】
次に、成膜ガス導入部５ｃに、原料ガスとして、例えばＴＥＯＳ：０．５ｇ／ｍｉｎ、Ｈｅ：５００ｓｃｃｍを供給する。そして、メタルチャンバー２内の圧力と流量が安定した時点で、８％濃度のＯ３ガスを５００ｓｃｃｍ程度で供給する。このようにして、図４に示すように、半導体基板1上に、非成膜雰囲気と成膜雰囲気を形成する。そして、Ｏ３の酸化作用により、図５に示すように、半導体基板１外周部の段差１４上に、外周保護膜としてＳｉＯ２膜１７を形成する。
【００１７】
このとき、ＴＥＯＳとＯ３の反応により形成される反応中間体は、下地依存性が強く、親水性膜上（例えば酸化珪素保護膜１５上）では成長しにくく、疎水性膜上（例えばＳｉからなる半導体基板１上）との成長選択比が大きくなるという特徴を持っている。従って、酸化珪素保護膜１５上では薄く、最外周の半導体基板１上（エッジ部分）では厚く成膜することができ、段差を緩和することが可能となる。
【００１８】
そして、このようにして外周保護膜１７を形成した半導体基板１上に、さらに図６示すように、従来と同様に、スパッタリング法によりバリアメタル膜１８を形成し、さらにスパッタリング法及び電解めっき法によりＣｕ膜を形成することにより、Ｃｕ配線形成溝１６内の埋め込みを行う。そして、ＣＭＰ（Ｃｈｅｎｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術により平坦化を行ない、Ｃｕ配線形成溝１６外のＣｕ膜を除去し、Ｃｕ配線１９を形成する。このとき、外周保護膜１７が形成されているため、低誘電率塗布膜１３は露出することなく、酸化珪素保護膜１５との界面での剥がれを抑制することが可能となる。
【００１９】
さらに、上述のように、多層配線（例えば４〜１１層の）を形成する際、全ての層、或いはその一部の層に外周保護膜を用いて低誘電率塗布膜の形成・配線の形成を行うことより、多層化により段差が大きくなった場合でも、低誘電率塗布膜の露出、酸化珪素保護膜との界面での剥がれを抑制することが可能となる。
【００２０】
（実施形態２）
本実施形態においては、実施形態１と同様の半導体製造装置を用いて、外周保護膜を形成するが、外周保護膜が形成される半導体基板の状態が実施形態１と異なるものについて、適用している点で異なっている。
【００２１】
先ず、予めＳｉからなる半導体基板２１上に、図７に示すように、Ｓｉトレンチ形成のためのハードマスクとなる窒化珪素膜２２ａ、ボロン添加酸化珪素膜２２ｂを形成し、パターン転写用のレジスト２３を塗布する。次いで、図８に示すように、リソグラフィ技術を用いてパターニングし、レジストマスク２３’を形成する。そして、図９に示すように、ＲＩＥ技術によりハードマスク加工を行なう。このとき、半導体基板２１外周部において、従来と同様に、レジスト２３の基板周辺部の堆積膜厚のばらつきや、ＲＩＥ装置のプラズマシース厚のばらつき、ローディング効果などにより、ハードマスク２２’が過剰にエッチングされ、制御できない半導体基板２１外周部のＳｉ露出部分２４が形成される。
【００２２】
このようにしてハードマスク２２が形成されるとともに、Ｓｉ露出部分２４が形成された半導体基板２１を、図１に示す半導体製造装置に導入し、図１０に示すように、半導体基板２１外周部のＳｉ露出部分２４を被覆する外周保護膜２７（ＳｉＯ２膜）を、実施形態１と同様の条件で、ハードマスク２２の膜厚と同程度となるように形成する。
【００２３】
このとき、上述のように、ＴＥＯＳとＯ３の反応により形成される反応中間体は、下地依存性が強く、外周部のＳｉ露出部分を選択的に次工程のＳｉ−ＲＩＥ工程で選択比を大きく取ることができるＳｉＯ２膜で被覆することができる。
【００２４】
そして、このようにしてハードマスク２２及び外周保護膜２７が形成された半導体基板２１に、Ｓｉ−ＲＩＥ処理を施し、図１１に示すようにＳｉトレンチ２５を形成する。このとき、外周部のＳｉ露出部分が外周保護膜２７（ＳｉＯ２膜）により被覆されているため、過剰エッチングによる剣山状の凹凸の形成を抑制し、ダストによる電気的特性などの不具合を抑制することが可能となる。
【００２５】
このとき、実施形態1と同様に、低誘電率膜を備える積層膜が形成されるとともに外周部に段差の形成された基板に対して、適用することも可能である。
【００２６】
（実施形態３）
本実施形態において用いられる塗布装置を図１２（ａ）、（ｂ）に示す。図に示すように、半導体基板３１を載置するステージ３２と、半導体基板３１の中心を回転軸として回転させるとともに、回転速度を制御する回転機構３３と、半導体基板３１の外周部上に塗布液３４を供給する塗布液供給手段３５から構成されている。そして、塗布液供給手段３４は、調製された塗布液３４を導入するボトル３５ａと、塗布液３４をボトル３５ａから排出するためのポンプ３５ｂと、排出された塗布液３４をろ過するフィルター３５ｃと、塗布液３４の流量を制御するバルブ３５ｄ、及び半導体基板３１の外周部上に塗布液を供給するノズル３５ｅから構成されている。
【００２７】
このような半導体製造装置を用いて、以下のように積層構造を形成する。
【００２８】
図１３に示すように、実施形態１と同様に、予め第１の下地層間絶縁膜４１及び第２の下地層間絶縁膜４２を形成され、その上層に、Ｃｕ配線形成溝４６の形成された誘電率３以下の低誘電率塗布膜４３を備える積層膜が形成されるとともに、外周部に段差４４が形成された半導体基板３１において、その外周部に外周保護膜を形成する。
【００２９】
先ず、溶剤プロピレングリコールモノエチルエーテルに、外周保護膜の原料となるポリメチルシロキサンを５ｗｔ％溶解させて、塗布液３４を調製する。これをボトル３５ａに導入し、ポンプ３５ｂ、フィルター３５ｃを経て、バルブ３５ｄにより流量が制御された塗布液３３を、ノズル３５ｅから吐出しながら、回転機構３３によりステージ３２を所定の膜厚が得られるように所定の回転速度で回転させることにより、半導体基板３１の外周部に塗布液を供給し、液状膜を形成する。このとき半導体基板３１外周から例えば５ｍｍ内側より、ノズル３４ｅの位置を半導体基板３１の中心方向から外周方向に移動させながら回転させても良い。また、半導体基板のベベル部分（裏面、表面）に塗布された塗布液を、必要に応じて例えばシクロヘキサン等の溶剤により溶解、除去しても良い。
【００３０】
次いで、形成された液状膜から溶剤を揮発させて、半導体基板３１上に膜原料のみを残した後、ホットプレート、電気炉などを用いて、例えば窒素雰囲気中で３５０℃、３０分間の熱処理を施すことにより、原料同士を架橋させ、図１４に示すように、半導体基板３１上にＳｉＯ２からなる安定な外周保護膜４７を形成することができる。
【００３１】
そして、このようにして外周保護膜４７を形成した半導体基板３１上に、実施形態１と同様に、図１５に示すように、スパッタリング法によりバリアメタル膜４８を形成し、さらにスパッタリング法及び電解めっき法によりＣｕ膜を形成することにより、Ｃｕ配線形成溝４６内の埋め込みを行う。そして、ＣＭＰ技術により平坦化を行ない、Ｃｕ配線形成溝４６外のＣｕ膜を除去し、Ｃｕ配線４９を形成する。このとき、実施形態1と同様に、外周保護膜４７が形成されているため、低誘電率塗布膜４３は露出することなく、酸化珪素保護膜４５との界面での剥がれを抑制することが可能となる。
【００３２】
本実施形態においては、Ｃｕ配線形成溝を有する積層膜が形成されるとともに、外周部に段差が形成された半導体基板の外周部に外周保護膜を形成したが、実施形態２と同様に、トレンチが形成されるとともに、Ｓｉ露出部分が形成された半導体基板の外周部に、同様に外周保護膜を形成しても良い。
【００３３】
これら実施形態において、半導体基板の外周部に外周保護膜を形成したが、外周保護膜は、例えば半導体基板外周から５ｍｍ以内に形成されることが好ましい。
【００３４】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一態様における半導体製造装置を示す図。
【図２】本発明の一態様における半導体製造工程示す図。
【図３】本発明の一態様における半導体製造工程示す図。
【図４】本発明の一態様における半導体製造装置を示す図。
【図５】本発明の一態様における半導体製造工程示す図。
【図６】本発明の一態様における半導体製造工程示す図。
【図７】本発明の一態様における半導体製造工程示す図。
【図８】本発明の一態様における半導体製造工程示す図。
【図９】本発明の一態様における半導体製造工程示す図。
【図１０】本発明の一態様における半導体製造工程示す図。
【図１１】本発明の一態様における半導体製造工程示す図。
【図１２−ａ】本発明の一態様における半導体製造装置を示す図。
【図１２−ｂ】本発明の一態様における半導体製造装置を示す図。
【図１３】本発明の一態様における半導体製造工程示す図。
【図１４】本発明の一態様における半導体製造工程示す図。
【図１５】本発明の一態様における半導体製造工程示す図。
【符号の説明】
【００３６】
１、２１、３１、１０１  半導体基板
２  メタルチャンバー
３ａ  ＲＦ電源
３ｂ  基板設置電極
４  加熱手段
５  ガス導入手段
６  ガス排出手段
１１、４１  第１の下地層間絶縁膜
１２、４２  第２の下地層間絶縁膜
１３、４３  低誘電率塗布膜
１４、４４  段差
１５、４５  酸化珪素保護膜
１６、４６  Ｃｕ配線形成溝
１７、２７、４７  外周保護膜
１８  バリアメタル膜
１９  Ｃｕ膜
１９’  Ｃｕ配線
２２  ハードマスク
２３  レジスト
２３’  レジストマスク
２４  Ｓｉ露出部分
２５  Ｓｉトレンチ
３２  ステージ
３３  回転機構
３４  塗布液
３５  塗布液供給手段
【図１】
2007115834.tif 000003
【図２】
2007115834.tif 000004
【図３】
2007115834.tif 000005
【図４】
2007115834.tif 000006
【図５】
2007115834.tif 000007
【図６】
2007115834.tif 000008
【図７】
2007115834.tif 000009
【図８】
2007115834.tif 000010
【図９】
2007115834.tif 000011
【図１０】
2007115834.tif 000012
【図１１】
2007115834.tif 000013
【図１２−ａ】
2007115834.tif 000014
【図１２−ｂ】
2007115834.tif 000015
【図１３】
2007115834.tif 000016
【図１４】
2007115834.tif 000017
【図１５】
2007115834.tif 000018