(57)【要約】【課題】実装基板上に半導体チップを、超音波接合を使ってフリップチップ実装する際に、スタッドバンプと対応する電極パッドとの間に強固な接合を、前記スタッドバンプに、高周波特性に影響するような過大な変形を生じることなく実現する。【解決手段】半導体装置は、実装基板と、前記実装基板上に、金属バンプを介して実装された半導体チップとよりなり、前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする。【選択図】図７
2007266131.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、
前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、
前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置。
【請求項２】
前記外側部分は、１〜５μｍの膜厚を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記内側部分は第１の平均粒径を有し、前記外側部分は、前記第１の平均粒径よりも小さい第２の平均粒径を有することを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記内側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂの少なくとも一つより構成されることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
【請求項５】
前記外側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つ以上の金属で構成されることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
【請求項６】
前記半導体チップは高周波ないしマイクロ波またはミリ波半導体装置であることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置。
【請求項７】
前記実装基板は、樹脂基板であることを特徴とする請求項１〜６のうち、いずれか一項記載の半導体装置。
【請求項８】
実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に金属バンプを形成する工程と、
前記金属バンプにメッキ膜を形成する工程と、を含み、
前記フリップチップ実装工程は、
前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項９】
実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、
前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記押圧工程の前に、前記金属バンプの先端部を加工し、前記金属線よりなる部分を前記先端部において露出する工程を含むことを特徴とする付記８または９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に半導体チップをパッケージ基板上に実装した半導体装置に関する。
【背景技術】
【０００２】
いわゆる高周波モジュールとよばれる高周波用途の半導体装置では、ＧａＡｓなどの化合物半導体チップがモジュール基板などの実装基板にフリップチップ実装され、ＭＭＩＣ（monolithic microwave integrated circuit）を構成する。このような高周波用途の半導体装置では、半導体チップ上に低抵抗のＡｕスタッドバンプを形成し、これがフリップチップ実装の際に、実装基板上の対応するＡｕ電極パッドに接合される。
【０００３】
このようなＡｕスタッドバンプとＡｕ電極パッドの接合は、従来熱圧着や接着剤を使った圧接、さらには超音波接合などによりなされているが、熱圧着の場合には、３００〜４００℃の温度での熱処理が必要となる。
【０００４】
従来、このような高周波用途の半導体装置では、実装基板としてセラミック基板が使われていたが、最近では、より低価格の樹脂基板を使いたい要望が生じている。しかし、樹脂基板を使った場合、上記３００〜４００℃の温度を要する熱圧着を行うのは不可能である。
【０００５】
これに対し、前記接合を、接着剤を使って行った場合、熱処理は必要なく、実装基板の耐熱性に問題が生じることはないが、接着剤でＡｕスタッドバンプとＡｕ電極バッドを接合した場合、これらの部材は接触しているだけであり、衝撃や熱サイクルにより、抵抗の増大や断線などの問題が発生しやすい。
【０００６】
このような事情で、低温においてＡｕスタッドバンプとＡｕ電極バッドを凝着させることのできる超音波接合技術が重要となってきている。このような超音波接合技術において確実で強固な接合を得るためには、接合される金属の表面状態が重要となる。
【特許文献１】特開２００２−７６８３２号公報
【特許文献２】特開２００１−１２７１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１は、本発明の関連技術によるＭＭＩＣの、フリップチップ法による製造工程を示す。
【０００８】
図１を参照するに、ＧａＡｓなどの化合物半導体チップ１１の表側面には配線パターン１２ａを含む樹脂封止層１２が形成され、前記樹脂封止層１２には、バンプ電極１２Ａ，１２Ｂが形成されている。さらに前記バンプ電極１２Ａ，１２Ｂ上には、Ａｕスタッドバンプ１３Ａ，１３Ｂが、それぞれ電解メッキ法により形成されている。
【０００９】
前記半導体チップ１１は、モジュール基板１４にフリップチップ実装され、このため前記モジュール基板１４上には、前記Ａスタッドｕバンプ１３Ａ，１３Ｂに対応して、電極パッド１５Ａ，１５Ｂが形成されている。図示の例では前記電極パッド１５Ａは、前記モジュール基板１４上に形成されたＣｕ電極パターン１５ａと、前記Ｃｕパターン１５ｂ上に無電解メッキ法により形成されたＮｉ膜１５ｂと、さらに前記Ｎｉ膜１５ｂ上に無電解メッキ法により形成されたＡｕ膜１５ｃとより構成されている。同様に前記電極パッド１５Ｂは、前記モジュール基板１４上に形成されたＣｕ電極パターン１５ｄと、前記Ｃｕパターン１５ｄ上に無電解メッキ法により形成されたＮｉ膜１５ｅと、さらに前記Ｎｉ膜１５ｅ上に無電解メッキ法により形成されたＡｕ膜１５ｆとより構成されている。
【００１０】
さて、このようなフリップチップ実装を超音波接合により行う場合、接合される金属部材が柔らかいほど、すなわち硬度が小さいほど、強固な接合が得られることが知られている。Ａｕ部材の場合、線材などにつかわれるバルクＡｕ材が最も柔らかく（ビッカース硬度２０〜６０）、電解メッキにより形成したＡｕ材（ビッカース硬度５０以上）、無電解メッキ法で形成したＡｕ材（ビッカース硬度１００以上）の順で硬度が増加する。
【００１１】
図１の半導体装置では、Ａｕスタッドバンプ１３Ａ，１３Ｂは電解メッキにより形成されているため、超音波接合の際の接合強度は５０ＭＰａ程度であり、信頼性の高い接合を得るのに必要と考えられる目安の７５ＭＰａ以上の値に達していない。これに対し、前記Ａｕスタッドバンプ１３Ａ，１３ＢをバルクＡｕ材により形成することでより大きな接合強度を実現できると考えられる。
【００１２】
ところが、前記Ａｕスタッドバンプ１３Ａ，１３Ｂは一般に平面図上で例えば一辺が４０μｍの所定の四角形状を有し、所定の間隔、例えば２００μｍの間隔で形成されているが、このようにフリップチップ工程によりモジュール基板１４上に実装されると、柔らかいスタッドバンプが超音波接合時に大きく変形し、バンプ幅が広がってしまい、反射特性や損失など、半導体装置の高周波特性を劣化させてしまう問題が生じる。
【００１３】
このように、従来、半導体装置、特に高周波半導体装置において、バンプ接合強度の向上と所定の電気特性、特に高周波特性の確保は相反しており、これらを同時に満たす方策は知られていなかった。
【課題を解決するための手段】
【００１４】
一の側面によれば本発明は、実装基板と、前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置を提供する。
【００１５】
他の側面によれば本発明は、実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、前記実装基板上に金属バンプを形成する工程と、前記金属バンプにメッキ膜を形成する工程と、を含み、前記フリップチップ実装工程は、前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【００１６】
他の側面によれば本発明は、実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１７】
本発明によれば、金属バンプは柔らかい内側部分が半導体チップの電極パッドに超音波接合されることで、強固な接合が得られると同時に、前記柔らかい内側部分が硬度の大きい外側部分により補強されているため、超音波接合の際に、金属バンプが過大に変形することがなく、半導体装置の高周波特性が所定の規格からはずれることがない。このような金属バンプの補強は、前記外側部分として、粒径が小さく硬度の大きいメッキ層を形成することにより、簡単に実現することができる。その際、このような外側にメッキ層を有する金属バンプは、金属線の溶接などによりすでに形成された金属バンプの表面にメッキ層を形成することで形成してもよいし、表面にメッキ層が形成された金属線を溶接することにより形成してもよい。
【発明を実施するための最良の形態】
【００１８】
［第１の実施形態］
図２〜図７は、本発明の一実施形態による半導体装置の製造方法を示す。
【００１９】
図２を参照するに、例えばガラスエポキシなどの樹脂実装基板４１上にはＣｕ配線パターン４１Ａ，４１Ｂが形成されており、前記Ｃｕ配線パターン４１Ａ，４１Ｂの表面には、無電解メッキにより、厚さが例えば３μｍのＮｉ層４１ａ，４１ｂがそれぞれ形成されている。さらに前記Ｎｉ層４１ａ，４１ｂ上には、無電解めっきにより、厚さが例えば０．５μｍのＡｕ膜４１ｃ，４１ｄが、それぞれ形成されている。
【００２０】
さらに前記Ｃｕ配線パターン４１Ａを覆うＡｕ膜４１ｃ上には、厚さが１〜５μｍ、例えば２μｍのＡｕ被膜４２ａを無電解メッキあるいは電解メッキにより形成された径が例えば３０μｍのＡｕワイヤ４２Ａを、ワイヤボンダにより溶接することにより、図３に示すように径が約４０μｍのスタッドバンプ４３Ａが形成される。また同様にして、前記Ｃｕ配線パターン４１Ｂを覆う前記Ａｕ膜４１ｄ上には、厚さが１〜５μｍ、例えば２μｍのＡｕ被膜４２ｂを無電解メッキにより形成された径が例えば３０μｍのＡｕワイヤ４２Ｂをワイヤボンダにより溶接することにより、図３に示すように径が約４０μｍのスタッドバンプ４３Ｂが形成される。前記Ａｕワイヤ４２Ａ，４２Ｂは、バルクＡｕ材の線材であり、先に述べたように典型的には０．１〜０．５μｍの粒径と２０〜６０、典型的には５０未満のビッカース硬度を特徴としている。これに対し前記Ａｕ被膜４２ａ，４２ｂは、無電解メッキ法により形成した場合、より小さい、典型的には０．０１〜０．０５μｍの粒径と１００以上のビッカース硬度を特徴としている。前記Ａｕ被膜４２ａ，４２ｂを電解メッキ法により形成した場合には、前記被膜４２ａ，４２ｂは中間の、０．０５〜０．１μｍの粒径と５０以上のビッカース強度を有している。以下では、前記Ａｕ被膜４２ａ，４２ｂとして、無電解メッキ法で形成したＡｕ膜を使う場合を説明する。
【００２１】
さらに図４の工程において、このようにして形成されたスタッドバンプ４３Ａ，４３Ｂの先端部を、刃を使った切削により、あるいは潰すことによりレベリングし、前記先端部においてＡｕワイヤ４２Ａあるいは４２Ｂを露出する。図４のレベリングは、図３の構造に平坦なレベリング部材を押圧することにより形成してもよいが、後で図６において説明するように、実装される半導体チップを押圧することにより行うことも可能である。
【００２２】
次に図５の工程において、前記実装基板４１上に半導体チップ５１が裏返し、すなわちフリップチップ状態で配設される。
【００２３】
前記半導体チップ５１はＧａＡｓやＩｎＧａＡｓなど、化合物半導体よりなるＭＭＩＣであり、その表側面には、樹脂封止層５２中にＡｕ配線パターン５２Ａが形成されており、前記配線パターン５２Ａは、前記樹脂封止層５２の表面を覆う保護膜５３中に形成された電極パッド５３Ａ，５３Ｂに接続されている。
【００２４】
図５の工程では、前記半導体チップ５１は図示しないボンディングツールに保持されており、図６の工程で前記ボンディングツールを駆動することにより、前記半導体チップ５１は前記実装基板４１に向かって矢印で示すように、例えば５０ＭＰａの荷重で押圧される。なお、この５０ＭＰａの荷重は、Ａｕの超音波接合において最大接合強度が得られる荷重である。
【００２５】
これにより、前記半導体チップ５１のバンプ電極５３Ａ，５３Ｂは前記スタッドバンプ４３Ａ，４３Ｂの先端部に係合し、前記先端部に露出されているＡｕバルク材４２Ａ，４２Ｂが、それぞれ前記バンプ電極５３Ａ，５３Ｂに付勢される。なお、先にも説明したように、この工程において前記スタッドバンプ４３Ａ，４３Ｂ先端部のレベリングを行うことも可能である。
【００２６】
図６の工程では、この状態で前記ボンディングツールを駆動することにより、前記チップ５１に超音波が印加され、前記スタッドバンプ４３Ａが対応する電極パッド５３Ａに、また前記スタッドバンプ４３Ｂが対応する電極パッド５３Ｂに、超音波接合される。
【００２７】
図７は、このような超音波接合後の、基板４１，スタッドバンプ４３Ａ，４３Ｂおよび半導体チップ５１よりなる半導体装置４０の状態を示す。ただし図７の状態では、さらに前記半導体チップ５１と基板４１の間の隙間に、封止樹脂層５２が充填されている。このような封止樹脂５２は例えば１５０℃の温度で硬化され、前記スタッドバンプ４３Ａ，４３Ｂをさらに補強するように作用する。
【００２８】
図７の半導体装置４０では、前記バルクＡｕ材よりなるスタッドバンプ４３Ａの内側部分４２Ａおよびスタッドバンプ４３Ｂの内側部分４２Ｂが、それぞれ対応する電極パッド５３Ａ，５３Ｂに、所望の７５ＭＰａを超える、約８０ＭＰａの接合強度で接合するのが確認された。この接合強度は、図１の本発明関連技術による、スタッドバンプを電解メッキ法により形成した場合と比較すると、６０％以上増加している。
【００２９】
図８は、図５の接合前のスタッドバンプ４３Ａと図７の接合後のスタッドバンプ４３Ａの形状を比較して示す図である。
【００３０】
図８を参照するに、接合前にはスタッドバンプ４３Ａは平面図において、例えば一辺が４０μmの正方形形状を有しているのに対し、図７の接合後においては、一辺の幅が増大しているのがわかる。
【００３１】
その際、図７の半導体装置４０では、前記スタッドバンプ４３Ａ，４３Ｂは、それぞれの外側部分が、膜厚が２μmでスタッドバンプ４３Ａ，４３Ｂ全体の幅の５％を占める硬度の高い無電解メッキ層４２ａ，４２ｂにより補強されているため、図７に示す接合後の状態において、図８に示すスタッドバンプ４３Ａ，４３Ｂの横方向への広がり、すなわち幅の増大は抑制されており、図７の状態でスタッドバンプ４３Ａ，４３Ｂの幅は、当初の約４５μｍから約５０μmまでの増大に抑制されている。この場合のバンプ幅の増加率は２５％となっているが、このようにスタッドバンプの変形を、最も直径の大きい部分が最も直径の小さい部分の１．３倍以下になるように抑制することにより、反射特性の劣化を−１０ｄＢ以下に抑制でき、また損失も５ｄＢ以下に抑制することが可能となる。すなわち、半導体装置４０について、所期の性能を確保することができる。
【００３２】
さらに、このようにして形成された半導体装置４０に対し、―５５℃から１５０℃の間で熱サイクル試験を行ったが、３０００サイクルを超えても各バンプと導体パターンの間のコンタクト抵抗の上昇は１０％以下であり、十分な接続信頼性が得られることが確認された。
【００３３】
また、同様な工程により、前記無電解メッキ層４２ａ，４２ｂを５μmの厚さに形成した場合、すなわち前記無電解メッキ層４２ａ、４２ｂのスタッドバンプの幅に対する割合を１４％に設定した場合についても実験を行ったが、得られた接合強度は同じく約８０ＭＰａであり、一方バンプ幅の増加率は１７．５％であることが確認された。この場合には、スタッドバンプの変形がさらに抑制され、半導体装置４０の高周波特性の劣化がさらに抑制される。
【００３４】
さらに、図２〜７の実施形態では、半導体チップ５１を実装基板４１上に実装後に、前記樹脂封止層５２を基板４１と半導体チップ５１の間に導入しているが、先に前記実装基板４１表面に非導電性ペースト（ＮＣＰ）を塗布し、前記比導電性ペースト層上に前記半導体チップ５１を押しつけて超音波接合を行うことも可能である。
【００３５】
この場合も、先と同じ熱サイクル試験を１０００サイクル繰り返しても、接続信頼性の問題は生じないことが確認されている。
［比較例］
これに対し、同じ構造を無電解メッキ層４２ａ，４２ｂなしで形成した場合、得られる接合強度は約８５ＭＰａであり、所期の接合強度が確保できているが、スタッドバンプ幅の増加率が３２．５％に達し、半導体装置には深刻な高周波特性の劣化が生じてしまう。
【００３６】
また同じ半導体構造において、前記スタッドバンプ４３Ａ，４３Ｂを電解メッキ法により形成した場合には、スタッドバンプ幅の増加率は１２．５％であり、高周波特性については所期の性能を確保できているが、接合強度が５０〜７０ＭＰａ程度であり、十分な接続信頼性を確保することができない。
［第２の実施形態］
図９，１０は、本発明の第２の実施形態による半導体装置の工程の一部を示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３７】
図９を参照するに、本実施形態では前記実装基板４１上のＣｕ配線パターン４１Ａ，４１Ｂに対応して、バルクＡｕよりなるスタッド４２Ａ，４２ＢがそれぞれＡｕ膜４１ｃ，４１ｄ上に、Ａｕ線材のワイヤボンディングにより形成されている。
【００３８】
次に本実施形態では図１０の工程において、前記基板４１の表面が、前記Ａｕ膜４１ｃ、４１ｄの表面の高さまでレジスト膜で覆われ、前記スタッド４２Ａ，４２Ｂ上に無電解メッキ法あるいは電解メッキ法により、それぞれＡｕ被膜４２ａ，４２ｂを、２〜５μｍの厚さに形成し、外側補強層を有するスタッドバンプ４３Ａ，４３Ｂを形成する。
【００３９】
以後、先に説明した図４〜７の工程を実行することにより、実装基板４１上にＭＭＩＣチップ５１をフリップチップ実装した半導体装置４０が、先の実施形態と同様にして得られる。
以上の説明では本発明を、Ａｕスタッドバンプを超音波接合した半導体装置の例で説明したが、本発明はこのような純粋なＡｕスタッドバンプを使う半導体装置に限定されるものではなく、同様のスタッドバンプに補強被膜を形成することによる半導体装置の特性劣化の抑制は、前記バンプ材料として、Ａｕ，Ａｇ、Ｓｎ，Ｐｂの少なくとも一つを含む金属材料を使った場合でも有効である。
【００４０】
またその際、前記スタッドバンプを補強する材料は、無電解メッキ法により形成された材料に限定されるものではなく、硬度がスタッドバンプ本体よりも大きく、接合後のバンプにおいて、最も径の大きい部分が、最も径の小さい部分の１．３倍以下にできる材料であればよく、例えばＡｕ，Ａｇ，Ｐｄ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つより選ばれる金属材料を使うことができる。
【００４１】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
（付記１）  実装基板と、
前記実装基板上に、金属バンプを介して実装された半導体チップとよりなる半導体装置において、
前記金属バンプは、前記半導体チップと接合された内側部分と、前記内側部分を覆う外側部分とよりなり、
前記外側部分は、前記内側部分よりも硬度が大きいことを特徴とする半導体装置。
【００４３】
（付記２）  前記金属バンプは、最も幅が大きい部分において、最も幅が小さい部分の１．３倍以下の幅を有することを特徴とする付記１記載の半導体装置。
【００４４】
（付記３）
前記外側部分は、１〜５μｍの膜厚を有することを特徴とする付記１または２記載の半導体装置。
【００４５】
（付記４）
前記内側部分は第１の平均粒径を有し、前記外側部分は、前記第１の平均粒径よりも小さい第２の平均粒径を有することを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
【００４６】
（付記５）
前記外側部分は、前記内側部分の上に無電解メッキを行うことにより形成されたことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
【００４７】
（付記６）
前記外側部分は、前記内側部分の上に、電解メッキを行うことにより形成されたことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。
【００４８】
（付記７）
前記内側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂの少なくとも一つより構成されることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置。
【００４９】
（付記８）
前記外側部分は、Ａｕ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｕ，Ｓｎ，Ｐｂの少なくとも一つ以上の金属で構成されることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
【００５０】
（付記９）
前記半導体チップは高周波ないしマイクロ波またはミリ波半導体装置であることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
【００５１】
（付記１０）
前記実装基板は、樹脂基板であることを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
【００５２】
（付記１１）
実装基板上に半導体チップをフリップチップ法により実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に金属バンプを形成する工程と、
前記金属バンプにメッキ膜を形成する工程と、を含み、
前記フリップチップ実装工程は、
前記半導体チップを前記金属バンプに対し、前記電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極パッドに超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
【００５３】
（付記１２）
実装基板上に半導体チップをフリップチップ実装する工程を含む半導体装置の製造方法であって、
前記実装基板上に、金属メッキ膜を形成した金属線により、金属バンプを形成する工程と、
前記半導体チップを前記実装基板上において前記金属バンプに対し、前記半導体チップ上の電極パッドが前記金属バンプに付勢されるように押圧する工程と、
前記半導体チップに超音波を印加し、前記金属バンプを前記電極に超音波接合する工程と、を含むことを特徴とする半導体装置の製造方法。
【００５４】
（付記１３）
前記押圧工程の前に、前記金属バンプの先端部を加工し、前記金属線よりなる部分を前記先端部において露出する工程を含むことを特徴とする付記１１または１２記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５５】
【図１】本発明の関連技術による半導体装置の製造方法を示す図である。
【図２】本発明の第１の実施形態による半導体装置の製造方法を示す図（その１）である。
【図３】本発明の第１の実施形態による半導体装置の製造方法を示す図（その２）である。
【図４】本発明の第１の実施形態による半導体装置の製造方法を示す図（その３）である。
【図５】本発明の第１の実施形態による半導体装置の製造方法を示す図（その４）である。
【図６】本発明の第１の実施形態による半導体装置の製造方法を示す図（その５）である。
【図７】本発明の第１の実施形態による半導体装置の製造方法を示す図（その６）である。
【図８】本発明の第１の実施形態の半導体装置におけるスタッドバンプの変形を示す図である。
【図９】本発明の第２の実施形態による半導体装置の製造方法を示す図（その１）である。
【図１０】本発明の第２の実施形態による半導体装置の製造方法を示す図（その２）である。
【符号の説明】
【００５６】
４１  実装基板
４１Ａ，４１Ｂ  配線パターン
４１ａ，４１ｂ  Ｎｉ無電解メッキ膜
４１ｃ，４１ｄ  Ａｕ膜
４２Ａ，４２Ｂ  バルクＡｕ
４２ａ，４２ｂ  Ａｕメッキ被膜
４３Ａ，４３Ｂ  スタッドバンプ
５１  半導体チップ
５２  樹脂封止層
５２Ａ  配線パターン
５３  保護膜
５３Ａ，５３Ｂ  バンプ電極
【図１】
2007266131.tif 000003
【図２】
2007266131.tif 000004
【図３】
2007266131.tif 000005
【図４】
2007266131.tif 000006
【図５】
2007266131.tif 000007
【図６】
2007266131.tif 000008
【図７】
2007266131.tif 000009
【図８】
2007266131.tif 000010
【図９】
2007266131.tif 000011
【図１０】
2007266131.tif 000012