(57)【要約】【課題】試験対象の半導体装置に回路を付加することなく、当該半導体装置との接触不良を検出可能な半導体試験基板を提供する。【解決手段】バーンイン試験行う前のプリテストにおいて、バーンイン装置１は電源及びＧＮＤを０Ｖ、制御信号１（ＩＮ１端子）を５Ｖ、制御信号２（ＩＮ２端子）を０Ｖに設定してバーンイン基板２に出力し、モニター出力（Ｍｏｎｉｔｏｒ端子）を監視する。バーンイン基板２のＰＩＮ１端子と半導体装置の制御端子との接触が正常である場合には、半導体装置内の保護ダイオードＤ１１、Ｄ１３、Ｄ１５がＯＮとなり電源ＶＣＣ側へ電流が流れ込むため、ＰＩＮ１端子の電圧は０Ｖ近くまで降下し、モニター出力は０Ｖとなる。一方、接触不良がある場合には、ＰＩＮ１端子がオープン状態となるため、ダイオードＤ１、Ｄ２又はＤ３がＯＮとなり、モニター出力は５Ｖを抵抗Ｒ０と抵抗Ｒ１とで分圧した値となる。【選択図】図２
2007171114.tif 000002
【特許請求の範囲】
【請求項１】
試験対象となる半導体装置と当該半導体装置の試験を実施する半導体試験装置との間を接続する半導体試験基板において、
前記半導体試験装置から制御信号を入力する入力端子と、
前記半導体装置の各制御端子に接続された複数の接続端子と、
前記複数の接続端子のそれぞれに一端が接続され、他端が前記第一の入力端子と接続された複数の抵抗と、
前記複数の接続端子の電圧を検出する電圧検出回路と
を具備することを特徴とする半導体試験基板。
【請求項２】
前記電圧検出回路は、
前記半導体試験装置から第二の制御信号を入力する第二の入力端子と、
一端が前記第二の入力端子と接続された第二の抵抗と、
前記複数の接続端子のそれぞれにアノードが接続され、カソードが前記第二の抵抗の他端と接続された複数のダイオードと、
前記複数のダイオードと前記第二の抵抗の間の電圧をモニターするモニター端子と
から構成されることを特徴とする請求項１に記載の半導体試験基板。
【請求項３】
試験対象となる半導体装置と、当該半導体装置の試験を実施する半導体試験装置との間を接続する半導体試験基板との接触不良を検出する接触不良検出方法であって、
当該半導体装置に電源電圧を印加する第一の手順と、
当該半導体装置の制御端子に対して前記電源電圧以上の電圧を印加する第二の手順と、
当該制御端子の電圧を監視する第三の手順と、
前記第三の手順で監視した当該制御端子の電圧がほぼ前記電源電圧まで降下した場合に当該制御端子に接触不良はないと判定する第四の手順と
を有することを特徴とする接触不良判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験において、試験対象の半導体装置と当該半導体装置との間を接続する半導体試験基板および、試験対象の半導体装置と半導体試験基板との接触不良判定方法に関する。
【背景技術】
【０００２】
従来、ＬＳＩ（Large Scale Integrated circuits）等の半導体装置の製造工程で行われる試験として、例えば、初期不良が原因で故障する半導体装置をその出荷前に取り除くため、通常の使用条件よりストレスをかけた状態（例えば、高温・高電圧の条件）で半導体装置を一定期間通電させるバーンイン試験が知られている。
【０００３】
バーンイン試験においては、試験対象の半導体装置をバーンイン基板（半導体試験基板）上のソケットに挿入し、半導体装置が挿入された状態でバーンイン基板をバーンイン装置に挿入し、一連の通電試験を行う。半導体装置とバーンイン基板とは、ソケットを介して電気的に接続される。
【０００４】
ここで、バーンイン試験時に半導体装置とバーンイン基板との間に接触不良があると、半導体装置の制御端子への電圧が正常に印加されず適正なストレスがかからない状況や、半導体装置の制御端子への電圧が通常より高く印加されて異常なストレスがかかる状況が発生し、正しいバーンイン試験を行うことができない。
【０００５】
上述した課題を解決する従来技術として、半導体装置内にバウンダリスキャンや端子の電位確認のためのＯＲ回路を構成し、半導体装置と半導体試験基板との間の接触不良を検出する方法が知られている。
なお、本出願に関する従来技術の参考文献として、特許文献1から特許文献３が知られている。
【特許文献１】特開平０５−２６４６３３号公報
【特許文献２】特開昭６２−１６８０７２号公報
【特許文献３】特開昭５９−１０４５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来の検出方法では、半導体装置自体に接触不良を検出する構成を組み込む必要があるため、半導体装置のチップ面積が大きくなりコストが高くなるという課題があった。
本発明は上記事情を考慮してなされたもので、その目的は、試験対象の半導体装置に回路を付加することなく、当該半導体装置との接触不良を検出可能な半導体試験基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は上記の課題を解決するためになされたもので、請求項1に記載の発明は、試験対象となる半導体装置と当該半導体装置の試験を実施する半導体試験装置との間を接続する半導体試験基板において、前記半導体試験装置から制御信号を入力する入力端子と、前記半導体装置の各制御端子に接続された複数の接続端子と、前記複数の接続端子のそれぞれに一端が接続され、他端が前記第一の入力端子と接続された複数の抵抗と、前記複数の接続端子の電圧を検出する電圧検出回路とを具備することを特徴とする。
【０００８】
上記構成の半導体試験基板によれば、半導体試験装置からの制御信号により、半導体装置の電源電圧以上の電圧を半導体試験基板の接続端子を介して当該半導体装置の制御端子へ印加すると、当該接続端子と当該制御端子との接続に接触不良がない場合には、当該制御端子に構成される保護ダイオードまたは寄生ダイオードに電流が流れる。このとき、当該接続端子と一端が接続された抵抗に電圧降下が発生し、当該接続端子の電圧がほぼ当該半導体装置の電源電圧まで降下する。一方、当該接続端子と当該制御端子との接続に接触不良がある場合には、当該接続端子は開放状態となり電流が流れないため、当該接続端子の電圧は降下しない。したがって、当該接続端子の電圧を電圧検出手段で検出することにより接触不良の判定を行うことが可能である。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記電圧検出回路は、前記半導体試験装置から第二の制御信号を入力する第二の入力端子と、一端が前記第二の入力端子と接続された第二の抵抗と、前記複数の接続端子のそれぞれにアノードが接続され、カソードが前記第二の抵抗の他端と接続された複数のダイオードと、前記複数のダイオードと前記第二の抵抗の間の電圧をモニターするモニター端子とから構成されることを特徴とする。
【００１０】
上記構成の半導体試験基板によれば、第二の入力端子に半導体装置の電源電圧と同じ電圧を印加することにより、接触不良がない場合にはダイオードがＯＦＦとなりモニター端子の電圧は半導体装置の電源電圧となるが、接触不良がある場合にはダイオードがＯＮとなりモニター端子の電圧は半導体試験装置からの制御信号により印加した半導体装置の電源電圧以上の電圧となるため、モニター端子の電圧を監視することにより接触不良の判定を行うことが可能である。
【００１１】
また、請求項３に記載の発明は、試験対象となる半導体装置と、当該半導体装置の試験を実施する半導体試験装置との間を接続する半導体試験基板との接触不良を検出する接触不良検出方法であって、当該半導体装置に電源電圧を印加する第一の手順と、当該半導体装置の制御端子に対して前記電源電圧以上の電圧を印加する第二の手順と、当該制御端子の電圧を監視する第三の手順と、前記第三の手順で監視した当該制御端子の電圧がほぼ前記電源電圧まで降下した場合に当該制御端子に接触不良はないと判定する第四の手順とを有することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体試験基板によれば、半導体装置の制御端子に構成される保護ダイオードまたは寄生ダイオードに電流が流れ込む現象を利用して接触不良の検出することが可能であるため、半導体装置に回路を追加することなく、半導体試験基板と半導体装置との間の接触不良を確実に検出できる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の一実施形態について説明する。図１は、バーンイン試験を行う際の全体構成図であり、図２は、本発明の一実施形態に係るバーンイン基板（半導体試験基板）の回路構成を示す構成図である。
【００１４】
図１において、符号１は半導体装置のバーンイン試験を行うバーンイン装置（半導体試験装置）であり、符号２はバーンイン装置１と試験対象の半導体装置とを電気的に接続する媒体となるバーンイン基板である。符号２１ａ、２１ｂ、２１ｃ、…は、バーンイン基板２上に設けられた複数のソケットであり、このソケットに試験対象の半導体装置が挿入される。
【００１５】
バーンイン装置１とバーンイン基板２との間には、グラウンド電源（ＧＮＤ）、電源、制御信号、モニター信号等が通る信号線が設けられており、バーンイン装置１はこれらの信号線を通して試験対象の半導体装置を制御し、バーンイン試験を行う。
【００１６】
続いて、図２を参照してバーンイン基板２上の回路構成を詳細に説明する。図２は、簡略化のため、図１に示した複数のソケット２１ａ、２１ｂ、２１ｃ、…のうちの１つ（ソケット２１ａ）とバーンイン基板２との接続のみを記載している。
【００１７】
図２において、バーンイン基板２のＩＮ１端子（入力端子）は、バーンイン装置１から制御信号１を入力する端子であり、ＩＮ２端子（第二の入力端子）は、バーンイン装置１から制御信号２を入力する端子である。バーンイン基板２のＭｏｎｉｔｏｒ端子（モニター端子）は、電圧をモニターするための端子である。
【００１８】
バーンイン基板２のＰＩＮ１端子、ＰＩＮ２端子、ＰＩＮ３端子、…（接続端子）は、ソケット２１ａ内の端子と接続され、ソケット２１ａに挿入される半導体装置の各制御端子と接続する端子である。なお、半導体装置の各制御端子には通常、規定範囲外の電圧、すなわちグラウンド電圧より低い電圧または電源電圧より高い電圧が入力されたときに内部の回路を保護する目的で保護ダイオードを設ける。
【００１９】
図２のダイオードＤ１１、Ｄ１２がＰＩＮ１端子からの入力に対する半導体装置内部の保護ダイオードである。ダイオードＤ１１は、そのカソードが電源ＶＣＣと接続され、アノードは入力端子の信号線と接続される。ダイオードＤ１２は、そのアノードがグラウンドＧＮＤと接続され、カソードは入力端子の信号線と接続される。
【００２０】
ＰＩＮ１端子から電源電圧より高い電圧を入力した場合には、ダイオードＤ１１がＯＮとなり、ＰＩＮ１端子から電源ＶＣＣ側へと電流が流れ込む。この結果、ＰＩＮ１端子の電圧が電源電圧程度まで降下する。
【００２１】
一方、ＰＩＮ１端子からグラウンド電圧より低い電圧を入力した場合には、ダイオードＤ１２がＯＮとなり、グラウンドＧＮＤ側からＰＩＮ１端子へと電流が流れ込む。この結果、ＰＩＮ１端子の電圧がグラウンド電圧程度まで上昇する。
【００２２】
ダイオードＤ１３およびＤ１４、ダイオードＤ１５およびＤ１６も同様の構成であり、それぞれＰＩＮ２端子、ＰＩＮ３端子からの規定範囲外の電圧が入力されたときの保護ダイオードとして働く。
【００２３】
バーンイン基板２の説明に戻って、ＶＣＣ＿ｉｎ端子は、バーンイン装置１から電源電圧を入力する端子であり、ＶＣＣ＿ｏｕｔ端子は、ＶＣＣ＿ｉｎ端子と接続され、電源電圧を半導体装置へ出力するものである。バーンイン基板２のＧＮＤ＿ｉｎ端子は、バーンイン装置１からグラウンド電圧を入力する端子であり、ＧＮＤ＿ｏｕｔ端子は、ＧＮＤ＿ｉｎ端子と接続され、グラウンド電圧を半導体装置へ出力するものである。
【００２４】
バーンイン基板２の抵抗Ｒ０（第二の抵抗）は、その一端がＩＮ２端子と接続され、他端がＭｏｎｉｔｏｒ端子およびダイオードＤ１、Ｄ２、Ｄ３、…のカソードと接続される。ダイオードＤ１のアノードはＰＩＮ１端子と抵抗Ｒ１の一端、ダイオードＤ２のアノードはＰＩＮ２端子と抵抗Ｒ２の一端、ダイオードＤ３のアノードはＰＩＮ３端子と抵抗Ｒ３の一端、…と接続される。抵抗Ｒ１、Ｒ２、Ｒ３、…のもう一端は、ＩＮ１端子と接続される。
【００２５】
次に、上述した実施形態の動作を、図３を参照して説明する。本実施形態においては、試験対象の半導体装置をソケットに挿入後、バーンイン試験を開始する前にプリテストを行い、図２のバーンイン基板のＰＩＮ１端子、ＰＩＮ２端子、ＰＩＮ３端子、…が半導体装置の制御端子と正しく接続されているか（電気的に導通しているか）を確認する。プリテストの結果、ＰＩＮ１端子、ＰＩＮ２端子、ＰＩＮ３端子、…の全ての端子が半導体装置の各制御端子と正しく接続されていると確認した後に、バーンイン試験を開始する。
【００２６】
図３は、プリテストおよびバーンイン試験時における、バーンイン基板の各端子における電圧の変化およびバーンイン装置の判定タイミングを示す図である。
【００２７】
プリテストでは、バーンイン装置１からグラウンド電圧を０Ｖ、電源電圧を０Ｖ、制御信号１を５Ｖ、制御信号２を０Ｖに設定してバーンイン基板２へと出力し、バーンイン基板２のＭｏｎｉｔｏｒ端子の電圧（モニター出力）を監視する。すなわち、バーンイン基板２のＧＮＤ＿ｉｎ端子の電圧が０Ｖ、ＶＣＣ＿ｉｎ端子の電圧が０Ｖ、ＩＮ１端子の電圧が５Ｖ、ＩＮ２端子の電圧が０Ｖとなる。
【００２８】
ＰＩＮ１端子と半導体装置の制御端子との接続が正常である場合には、ＩＮ１端子の電圧が５Ｖであり抵抗Ｒ１に電流が流れない場合はＰＩＮ１端子の電圧も５Ｖとなるが、ＰＩＮ１端子に電源電圧（ここでは、０Ｖ）以上の電圧が印加されるとダイオードＤ１１がＯＮしてＩＮ１端子から抵抗Ｒ１およびダイオードＤ１１を介して電源ＶＣＣ側へと電流が流れ、最終的にＰＩＮ１端子の電圧はダイオードＤ１１の順方向電圧降下の値（約０．５Ｖ）となる。
【００２９】
同様に、ＰＩＮ２端子、ＰＩＮ３端子、…のすべてにおいて半導体装置との接続が正常である場合には、ＰＩＮ２端子、ＰＩＮ３端子、…の電圧も約０．５Ｖとなり、ＩＮ２端子の電圧が０Ｖであるため、ダイオードＤ１〜Ｄ３がＯＮとなる。ダイオードＤ１〜Ｄ３の順方向電圧降下により、Ｍｏｎｉｔｏｒ端子の電圧は約０Ｖとなる。
【００３０】
一方、ＰＩＮ３端子のみ半導体装置の制御端子と正常に接続されておらず、オープン状態となった場合には、ＰＩＮ１端子、ＰＩＮ２端子は前述の通りダイオードＤ１１、Ｄ１３がＯＮして順方向電圧降下（約０．５Ｖ）となるが、ＰＩＮ３端子はオープンであるのでダイオード１５へは電流が流れない。ＩＮ１端子の電圧が５Ｖ、ＩＮ２端子の電圧が０ＶであるためにダイオードＤ３がＯＮとなる。このとき、ＰＩＮ３端子およびＭｏｎｉｔｏｒ端子の電圧はほぼ抵抗Ｒ０とＲ３の分圧Ｖｍ、すなわち、Ｖｍ＝５Ｖ×Ｒ０／（Ｒ０＋Ｒ３）となる。
【００３１】
ここで、電圧ＶｍがＰＩＮ１端子およびＰＩＮ２端子の電圧（約０．５Ｖ）より高くなるように抵抗Ｒ０、Ｒ３の値を設定すると、ダイオードＤ１、Ｄ２はＯＦＦとなる。つまり、本実施形態においては、ＰＩＮ１端子、ＰＩＮ２端子、…のうちオープン状態となる端子が一つでも存在すると、その端子と接続されたダイオードがＯＮ、他の端子と接続されたダイオードはＯＦＦとなり、Ｍｏｎｉｔｏｒ端子の電圧はＶｍとなる。
【００３２】
バーンイン装置１は、試験開始後、すなわち制御信号１を０Ｖから５Ｖにした後、所定時間（ｔ秒）経過後にＭｏｎｉｔｏｒ端子の出力が閾値を超えているかの判定を行い、閾値を超えている場合はバーンイン基板２と半導体装置との接続に接触不良があると判断し、閾値を超えていない場合はバーンイン基板２と半導体装置との接続は正常であると判定する。ここで、接触不良が見つかったバーンイン基板は、バーンイン装置から取り外す。
【００３３】
プリテストの判定で閾値をバーンイン基板２と半導体装置との接続は正常であると判定された場合には、続いてバーンイン試験を行う。グラウンド電圧を０Ｖ、電源電圧を５Ｖ、制御信号２を５Ｖに設定してバーンイン基板２へと出力し、試験内容に沿って適宜制御信号１を切り替える。
【００３４】
本実施形態のバーンイン基板は、半導体装置の電源電圧を０Ｖとした状態で半導体装置の保護ダイオードを利用し、バーンイン基板と半導体装置の制御端子との接触不良を検出する回路を設けたため、半導体装置内に接触不良を検出する構成を組み込む必要がない。
【００３５】
したがって、半導体装置のチップ面積を大きくすることなく、つまり、半導体装置のコストを増大させることなく、適正なストレスをかけた状態でバーンイン試験を行うことができる。
【００３６】
なお、本実施形態では、半導体装置の保護ダイオードを利用する例を挙げたが、半導体装置の制御端子に電源電圧以上の電圧を入力した時に、半導体装置内部に構成される寄生ダイオードを利用することも可能である。
【００３７】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。たとえば、本発明の接触不良検出回路は、バーンイン基板だけでなく、半導体装置との接触不良を検出する必要のある他の基板に適用可能である。
【産業上の利用可能性】
【００３８】
本発明は、半導体装置の試験において、試験対象の半導体装置と当該半導体装置との間を接続する半導体試験基板に用いて好適である。
【図面の簡単な説明】
【００３９】
【図１】バーンイン試験を行う際の全体構成図である。
【図２】本発明の一実施形態に係るバーンイン基板（半導体試験基板）の回路構成を示す構成図である。
【図３】プリテストおよびバーンイン試験時における、バーンイン基板の各端子における電圧の変化およびバーンイン装置の判定タイミングを示す図である。
【符号の説明】
【００４０】
１…バーンイン装置（半導体試験装置）、２…バーンイン基板（半導体試験基板）、２１ａ・２１ｂ・２１ｃ…ソケット、Ｒ０…第二の抵抗、Ｒ１〜Ｒ３…抵抗、Ｄ１〜Ｄ３…ダイオード、Ｄ１１〜Ｄ１６…保護ダイオード、ＩＮ１…入力端子、ＩＮ２…第二の入力端子、Ｍｏｎｉｔｏｒ…モニター端子、ＰＩＮ１〜ＰＩＮ３…接続端子
【図１】
2007171114.tif 000003
【図２】
2007171114.tif 000004
【図３】
2007171114.tif 000005