(57)【要約】【課題】バンプを備えた半導体基板を切断する際に、チッピングを生じることなく安定した切断を行うことができる半導体装置、及びその製造方法を提供する。【解決手段】電極パッドを構成する金属膜の上部に積層されたキャップ膜を無電解メッキ防止膜として利用する。スクライブ領域１１の電極パッド５３上にはキャップ膜３３を残存させるとともに、回路領域１２の電極パッド５２上のキャップ膜３２を除去した状態で無電解メッキを行う。これにより、回路領域１２の電極パッド５２上のみに選択的にバンプ１０を形成することができる。【選択図】図１
2007115853.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、切断により個々のチップに分割される複数の回路領域と、各回路領域の周囲に設けられた切断用のスクライブ領域とを備えた半導体装置において、
前記回路領域に形成された電極パッドと、
前記スクライブ領域に形成された電極パッドと、
を有し、
前記回路領域の電極パッド上のみに、導電体からなるバンプが形成されたことを特徴とする半導体装置。
【請求項２】
前記バンプは、ニッケルを主成分とする無電解メッキ膜からなる請求項１記載の半導体装置。
【請求項３】
前記バンプは、表面が金（Ａｕ）を主成分とする膜で被覆された請求項２記載の半導体装置。
【請求項４】
前記回路領域の電極パッドと前記バンプとの接触面は、無電解メッキ膜が堆積可能である第１の導電膜からなり、前記スクライブ領域の電極パッドの露出面は、無電解メッキ膜が堆積不能である第２の導電膜からなる請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１の導電膜がアルミニウムを主成分とする金属であり、前記第２の導電膜が窒化チタンである請求項４記載の半導体装置。
【請求項６】
半導体基板上に、切断により個々のチップに分割される複数の回路領域と、各回路領域の周囲に設けられた切断用のスクライブ領域とを備えた半導体装置の製造方法において、
前記回路領域に、無電解メッキ膜が堆積可能である第１の導電膜からなる露出面を有する電極パッドを形成するとともに、前記スクライブ領域に、無電解メッキ膜が堆積不能である第２の導電膜からなる露出面を有する電極パッドを形成する工程と、
前記回路領域の電極パッド及び前記スクライブ領域の電極パッドがともに露出した状態で無電解メッキを行い、前記回路領域の電極パッドの露出面のみに選択的にバンプを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記回路領域の電極パッド及び前記スクライブ領域の電極パッドを形成する工程が、
前記回路領域及び前記スクライブ領域に、第１の導電膜の上層に第２の導電膜を備えた積層膜からなり、前記電極パッドとなる電極パターンを形成する工程と、
前記電極パターンが形成された半導体基板上に、前記回路領域及び前記スクライブ領域を被覆する保護膜を形成する工程と、
前記回路領域の電極パターン上の保護膜に開口部を形成するとともに当該電極パターンの第２の導電膜を除去して第１の導電膜を露出させ、前記回路領域の電極パッドを形成する工程と、
前記スクライブ領域の電極パターン上の保護膜に開口部を形成するとともに当該電極パターンの第２の導電膜を露出させ、前記スクライブ領域の電極パッドを形成する工程と、
を含む請求項６記載の半導体装置の製造方法。
【請求項８】
前記回路領域の電極パッド及び前記スクライブ領域の電極パッドを形成する工程が、
前記回路領域及び前記スクライブ領域に、第１の導電膜の上層に第２の導電膜を備えた積層膜からなり、前記電極パッドとなる電極パターンを形成する工程と、
前記電極パターンが形成された半導体基板上に、前記回路領域及び前記スクライブ領域を被覆する保護膜を形成する工程と、
前記回路領域の電極パターン上及び前記スクライブ領域の電極パターン上の保護膜に開口部を形成するとともに各電極パターンの第２の導電膜を露出させ、前記スクライブ領域の電極パッドを形成する工程と、
さらに、前記回路領域の電極パターン上に形成された開口部に露出した第２の導電膜をエッチング除去して当該開口部に第１の導電膜を露出させ、前記回路領域の電極パッドを形成する工程と、
を含む請求項６記載の半導体装置の製造方法。
【請求項９】
前記回路領域の電極パッド及び前記スクライブ領域の電極パッドを形成する工程が、
前記回路領域及び前記スクライブ領域に、第１の導電膜を含む膜からなり、前記電極パッドとなる電極パターンを形成する工程と、
前記電極パターンが形成された半導体基板上に、前記回路領域及び前記スクライブ領域を被覆する保護膜を形成する工程と、
前記回路領域の電極パターン上及び前記スクライブ領域の電極パターン上の保護膜に開口部を形成するとともに各電極パターンの第１の導電膜を露出させ、前記回路領域の電極パッドを形成する工程と、
さらに、前記スクライブ領域の電極パターン上に形成された開口部を被覆する第２の導電膜を形成し、前記スクライブ領域の電極パッドを形成する工程と、
を含む請求項６記載の半導体装置の製造方法。
【請求項１０】
前記回路領域の電極パッド及び前記スクライブ領域の電極パッドを形成する工程が、
前記回路領域及び前記スクライブ領域に、第１の導電膜の上層に第２の導電膜を備えた積層膜を形成する工程と、
前記積層膜において前記回路領域の電極パッドとなる領域の前記第２の導電膜を除去し、第１の導電膜を露出させる工程と、
前記積層膜に対してパターン形成を行い、前記電極パッドとなる電極パターンを形成する工程と、
前記電極パターンが形成された半導体基板上に、前記回路領域及びスクライブ領域を被覆する保護膜を形成する工程と、
前記回路領域の電極パターン上及び前記スクライブ領域の電極パターン上の保護膜に開口部を形成し、開口部に第１の導電膜が露出した前記回路領域の電極パッド及び開口部に第２の導電膜が露出したスクライブ領域の電極パッドを形成する工程と、
を含む請求項６記載の半導体装置の製造方法。
【請求項１１】
前記第１の導電膜はアルミニウムを主成分とする金属膜であり、前記第２の導電膜が窒化チタン膜であり、前記バンプはニッケルを主成分とするメッキ膜からなる請求項６から１０のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、外部接続電極としてバンプを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置では、半導体装置への信号入出力や電源供給を行う外部接続電極に、金属等の導電体からなる突起状電極（以下、バンプという。）が採用されている。一般に、半導体装置は、半導体基板の表面に形成された半導体素子と、当該半導体素子とともに電気回路を構成する多層構造配線とにより構成されている。上記バンプは、例えば、多層構造配線の最上位の配線層に形成された電極パッド（以下、パッドという。）上に形成される。
【０００３】
図８は、半導体装置が形成された半導体基板を示す平面図及び要部拡大図である。半導体装置の製造工程では、１枚の半導体基板２０上に複数の半導体チップ（以下、チップという。）が一括して形成され、半導体基板２０を切断することにより個々のチップに分割される。このため、半導体基板２０上には、半導体基板２０を個々のチップに切断するためのスクライブ領域１１が、チップとなる回路領域１２の周囲に設けられている。
【０００４】
また、図８の例では、スクライブ領域１１と回路領域１２とに、それぞれパッド１５１及び１５２が形成されている。スクライブ領域１１のパッド１５１は、スクライブ領域１１内に形成されたＴＥＧ（Test Element Group）に接続されている。ＴＥＧは、例えば、チップ内の回路に使用されているトランジスタ、拡散抵抗、ポリシリコン抵抗等の基本素子や、特定の形状を有するパターン等により構成される。当該基本素子の電気特性やパターンの形状を計測することにより、製造工程のプロセスデータや素子データ等が取得される。そして、当該データに基づいて、例えば、各工程における異常の有無が判断される。なお、図８に示す回路領域１２内のパッド１５２は、回路領域１２に形成されている回路に接続されている（例えば、特許文献１参照。）。
【０００５】
図９及び図１０は、従来のバンプを備えた外部接続電極の形成工程を示す工程断面図である。図９及び図１０は、スクライブ領域１１を含む位置（例えば、図８に示すＡ−Ａ線）における断面を示している。また、図９及び図１０では、最上位配線層の直下に形成されている層間絶縁膜１０１よりも上方の構造のみを示している。なお、層間絶縁膜１０１の下層には、トランジスタ等の半導体素子が形成された半導体基板、他の配線層、及び他の層間絶縁膜が形成されている。また、図９及び図１０では図示していないが、層間絶縁膜１０１には、最上位配線層に属する配線と下位の配線層に属する配線とを電気的に接続するコンタクトが適宜形成される。
【０００６】
図９（ａ）に示すように、層間絶縁膜１０１上に、まず、アルミニウム等からなる導電膜１０２が堆積され、導電膜１０２上に窒化チタン等からなるキャップ膜３が形成される。公知のように、当該キャップ膜３は、次工程の配線パターン形成のためのフォトリソグラフィにおいて、導電膜１０２による露光光の反射を抑制する反射防止膜として機能する。
【０００７】
次に、図９（ｂ）に示すように、最上位の配線層のパターンに対応するレジストパターン１０４がフォトリソグラフィにより形成される。続いて、キャップ膜１０３及び導電膜１０２がレジストパターン１０４をエッチングマスクとしてエッチングされ、最上位配線層のパターンが形成される。図９（ｃ）の例では、当該エッチングにより、スクライブ領域１１のパッド１５１、回路領域１２のパッド１５２、及び配線１５３の各パターンが形成されている。この後、レジストパターン１０４が除去され、図９（ｄ）に示すように、シリコン窒化膜等からなる保護膜１０６が半導体基板の全面にＣＶＤ（Chemical Vapor Deposition）法等により形成される。
【０００８】
次いで、図１０（ａ）に示すように、パッド（図９では、パッド１５１及びパッド１５２）上に開口部を有するレジストパターン１０７がフォトリソグラフィ等により形成される。続いて、レジストパターン１０７をエッチングマスクとして保護膜１０６がエッチングされ、開口部１６１及び開口部１６２が形成される。当該エッチングは、通常、ドライエッチングにより行われる。また、当該エッチングでは、パッド１５１、１５２上部の窒化チタンからなるキャップ膜１３１、１３２も、保護膜１０６とともにエッチング除去される。これは、窒化チタンからなるキャップ膜がパッド１５１、１５２の上部に残留していると、以降で形成されるバンプの材質が金である場合に、バンプとパッドとの密着強度が低下することを避けるためである。また、キャップ膜除去により、パッド上にバンプを形成することなく金ワイヤのボンディングを行う場合に、ワイヤとパッドとの密着強度の低下を避けることができるからでもある。なお、上述のように保護膜１０６がシリコン窒化膜である場合、エッチングガスには、例えば、ＣＨＦ3ガスとＣＦ4ガスとの混合ガスが用いられる。以上のエッチングにより、パッド１５１の導電膜１２１が開口部１６１に露出し、パッド１５２の導電膜１２２が開口部１６２に露出する。
【０００９】
続いて、保護膜１０６上のレジストパターン１０７が除去され、パッド１５１、パッド１５２上にバンプ１１０が形成される（図１０（ｃ）、（ｄ））。ここでは、バンプ１１０の材質がニッケルであるとする。バンプ１１０は、パッド１５１及びパッド１５２上に、例えば、公知の無電解メッキ法により堆積させることで形成される。無電解メッキ法では、メッキ膜は、まず、被メッキ面に露出している導電膜１２１、及び導電膜１２２上のみに選択的に析出する。そして、導電膜１２１及び導電膜１２２上に析出したメッキ膜上のみに順次析出して堆積し、ニッケルメッキ層１０８が形成される。この後、ニッケルメッキ層１０８の表面酸化を防止するために、ニッケルメッキ層１０８の表面に金メッキ層１０９が無電解メッキ法により形成され、バンプ１１０が完成する（例えば、特許文献２参照）。
【特許文献１】特開２００１−３０８０３６号公報
【特許文献２】特開平５−４７７６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
半導体基板２０を個々のチップに切断するダイシング工程では、半導体基板２０のスクライブ領域１１に高速回転する極薄の円形刃（ダイシング・ソー）を当接させた状態で、当該円形刃と半導体基板２０とを相対的に移動させることによりスクライブ領域１１が切断される。図１１は、ダイシング工程において、スクライブ領域１１が切断された状態を示す平面図である。図１１では、切断された部分を切断領域１３として斜線で示している。
【００１１】
ダイシング工程では、図１１（ａ）に示すように、切断された切断領域１３の外周（エッジ）に欠け等のチッピングが発生しないことが求められる。しかしながら、上記従来の技術では、回路領域１２のパッド１５２と同様に、スクライブ領域１１のパッド１５１上にもバンプ１１０が形成されている。特に、上述のニッケルメッキ層１０８は硬質であるため、円形刃がバンプ１１０に当接した際に円形刃に振動が生じやすく、図１１（ｂ）に示すように、チッピング１４が生じやすいという問題を有していた。このようなチッピング１４は、回路領域１２にまで到達すると、チップの長期信頼性を低下させる。さらに、チッピング１４が回路領域１２に形成されているパターンにまで到達すると、パターン不良を生じさせ、製造歩留まりが著しく低下することになる。
【００１２】
本発明は、上記従来の事情を鑑みて提案されたものであって、バンプを備えた半導体基板を切断する際に、従来に比べてチッピングの発生を抑制することができ安定して分割を行うことができる半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１３】
本発明は、上記課題を解決するために以下の手段を採用している。まず、本発明に係る半導体装置は、半導体基板上に、切断により個々のチップに分割される回路領域と、前記回路領域の周囲に設けられた切断用のスクライブ領域とを備え、前記回路領域に形成された電極パッドと、前記スクライブ領域に形成された電極パッドとを有している。そして、回路領域の電極パッド上のみに、導電体からなるバンプが形成された構成を採用している。上記構成において、回路領域の電極パッドとバンプとの接触面は、無電解メッキ膜が堆積可能である第１の導電膜からなり、かつ、スクライブ領域の電極パッドの露出面は、無電解メッキ膜が堆積不能である第２の導電膜からなる。
【００１４】
上記構成は、特に、上記バンプが、ニッケルを主成分とする無電解メッキ膜等の硬質の材料からなる場合に好適である。例えば、ニッケルを主成分とする無電解メッキによりバンプを形成する場合、第１の導電膜はアルミニウムを主成分とする金属とし、第２の導電膜は窒化チタンとすることができる。
【００１５】
一方、他の観点では、本発明は、上述の半導体装置の製造に好適な半導体装置の製造方法を提供することができる。すなわち、本発明に係る半導体装置の製造方法は、まず、回路領域に、無電解メッキ膜が堆積可能である第１の導電膜からなる露出面を有する電極パッドを形成するとともに、前記スクライブ領域に、無電解メッキ膜が堆積不能である第２の導電膜からなる露出面を有する電極パッドを形成する。そして、回路領域の電極パッド及びスクライブ領域の電極パッドがともに露出した状態で無電解メッキを行い、前記回路領域の電極パッドの露出面のみに選択的にバンプを形成する。
【００１６】
上記回路領域の電極パッド及び前記スクライブ領域の電極パッドの形成は、以下のようにして行うことができる。
【００１７】
例えば、まず、回路領域及びスクライブ領域に、上記第１の導電膜の上層に上記第２の導電膜を備えた積層膜からなり、各電極パッドとなる電極パターンを形成する。次いで、電極パターンが形成された半導体基板上に、回路領域及びスクライブ領域を被覆する保護膜を形成する。続いて、回路領域の電極パターン上の保護膜に開口部を形成するとともに当該電極パターンの第２の導電膜を除去して第１の導電膜を露出させ、回路領域の電極パッドを形成する。そして、スクライブ領域の電極パターン上の保護膜に開口部を形成するとともに当該電極パターンの第２の導電膜を露出させ、スクライブ領域の電極パッドを形成する。
【００１８】
他の例では、まず、回路領域及びスクライブ領域に、上記第１の導電膜の上層に上記第２の導電膜を備えた積層膜からなり、各電極パッドとなる電極パターンを形成する。次いで、電極パターンが形成された半導体基板上に、回路領域及びスクライブ領域を被覆する保護膜を形成する。続いて、回路領域の電極パターン上及びスクライブ領域の電極パターン上の保護膜に開口部を形成するとともに各電極パターンの第２の導電膜を露出させ、スクライブ領域の電極パッドを形成する。さらに、回路領域の電極パターン上に形成された開口部に露出した第２の導電膜をエッチング除去して当該開口部に第１の導電膜を露出させ、回路領域の電極パッドを形成する。
【００１９】
さらに他の例では、まず、回路領域及びスクライブ領域に、第１の導電膜を含む膜からなり、各電極パッドとなる電極パターンを形成する。次いで、電極パターンが形成された半導体基板上に、回路領域及びスクライブ領域を被覆する保護膜を形成する。続いて、回路領域の電極パターン上及びスクライブ領域の電極パターン上の保護膜に開口部を形成するとともに各電極パターンの第１の導電膜を露出させ、回路領域の電極パッドを形成する。さらに、スクライブ領域の電極パターン上に形成された開口部を被覆する第２の導電膜を形成し、スクライブ領域の電極パッドを形成する。
【００２０】
またさらに他の例では、まず、回路領域及びスクライブ領域に、第１の導電膜の上層に第２の導電膜を備えた積層膜を形成する。次いで、当該積層膜において回路領域の電極パッドとなる領域の第２の導電膜を除去し、第１の導電膜を露出させる。続いて、積層膜に対してパターン形成を行い、各電極パッドとなる電極パターンを形成する。そして、電極パターンが形成された半導体基板上に、前記回路領域及びスクライブ領域を被覆する保護膜を形成する。この後、回路領域の電極パターン上及びスクライブ領域の電極パターン上の保護膜に開口部を形成し、開口部に第１の導電膜が露出した回路領域の電極パッドと、開口部に第２の導電膜が露出したスクライブ領域の電極パッドを形成する。
【００２１】
例えば、以上の構成において、上記第１の導電膜はアルミニウムを主成分とする金属膜であり、上記第２の導電膜は窒化チタン膜であり、上記バンプはニッケルを主成分とするメッキ膜とすることができる。
【発明の効果】
【００２２】
本発明によれば、回路領域の電極パッド上のみにバンプが形成される。すなわち、スクライブ領域の電極パッド上にはバンプが形成されないため、ダイシング時のチッピングの発生を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の各実施形態を、図面を参照しながら詳細に説明する。まず、本発明に係る半導体装置は、図８に示した従来の半導体装置と同様に、半導体基板２０を個々のチップに切断するためのスクライブ領域１１と、チップとなる回路領域１２とを備えている。また、スクライブ領域１１には、スクライブ領域１１に形成されたＴＥＧに接続された電極パッド５１が形成されている。さらに、回路領域１２には、当該回路領域１２に形成された図示しない回路に接続された電極パッド５２が形成されている。
【００２４】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。図１は本実施形態に係る半導体装置の構造を示す断面図である。図１は、図９及び図１０に示した工程断面図と同様に、スクライブ領域１１のパッド５１と、回路領域１２のパッド５２とを含む領域の断面を示している。また、図１は、最上位配線層の直下に形成されている層間絶縁膜１よりも上方の構造のみを示している。すなわち、層間絶縁膜１の下層には、表面に半導体素子が形成された半導体基板、他の配線層、並びに各配線層の間を絶縁する他の層間絶縁膜が形成されている。また、層間絶縁膜１の図示しない位置には、最上位配線層に属する配線と、下位の配線層に属する配線とを電気的に接続するコンタクトが形成されている。
【００２５】
図１に示すように、本発明に係る半導体装置は、層間絶縁膜１上に、最上位の配線層を備えている。図１の例では、スクライブ領域１１のパッド５１、回路領域１２のパッド５２、及び回路領域１２に形成された回路を構成する配線５３が最上位配線層に属している。
【００２６】
これらの最上位配線層は保護膜６により被覆されている。保護膜６の材質は特に限定されるものではなく、保護膜として使用されている公知の材料膜を使用することが可能である。例えば、窒化シリコン膜や酸化シリコン膜、あるいは、酸化シリコン膜及び窒化シリコン膜の積層膜等を保護膜として使用することができる。
【００２７】
さて、本実施形態に係る半導体装置は、図１に示すように、スクライブ領域１１のパッド５１と、回路領域１２のパッド５２とが異なる構造を有している点が従来と異なる。本実施形態に係る半導体装置のパッド５２は、保護膜６に形成された開口部６２にアルミニウムやアルミニウム合金等からなる金属膜２２（第１の導電膜）が露出した構造を有している。これに対し、本実施形態に係る半導体装置のパッド５１は、開口部６１に窒化チタンからなるキャップ膜３１（第２の導電膜）が露出している。
【００２８】
図２は、図１に示した半導体装置の製造方法を示す工程断面図である。なお、パッド５１、パッド５２、及び配線５３のパターンの形成、及び保護膜６の形成は、図９に示した従来の製造方法と同様である。すなわち、層間絶縁膜１上に、まず、アルミニウムやＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等のアルミニウム合金等からなる導電膜２が５００ｎｍ程度の膜厚で堆積される。次に、導電膜２上に窒化チタン等からなるキャップ膜３が反射防止膜として３０ｎｍ程度の膜厚で形成される。続いて、最上位配線層のパターンに対応するレジストパターンがフォトリソグラフィによりキャップ膜３上に形成され、当該レジストパターンをエッチングマスクとして、キャップ膜３及び導電膜２がエッチングされる。これにより、パッド５１、パッド５２、配線５３（図２参照）等の最上位配線層のパターンが形成される。そして、アッシング処理等によりレジストパターンが除去された後、１０００ｎｍ程度の膜厚の保護膜６が半導体基板の全面にＣＶＤ法等により形成される。
【００２９】
さて、本実施形態では、保護膜６が形成された後、フォトリソグラフィ等により保護膜６上に、レジストパターン７１が形成される。図２（ａ）に示すように、レジストパターン７１は、スクライブ領域１１のパッド５１に対応する位置に開口部を有している。続いて、レジストパターン７１をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングにより、パッド５１上の保護膜６に開口部６１が形成される。当該エッチングでは、保護膜６のみが除去される。すなわち、開口部６１には、パッド５１のキャップ膜３１が露出している。例えば、保護膜１０６が、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜（下層）とシリコン窒化膜（上層）からなる積層膜である場合、当該エッチングは、ＣＨＦ3ガスとＣＦ4ガスとをプロセスガスとしたドライエッチングにより行うことができる。ここでは、特に、窒化チタンのエッチングレートが低く、シリコン窒化膜及びＴＥＯＳ膜のエッチングレートが高い条件でエッチングされる。当該条件は、ＣＨＦ3ガスとＣＦ4ガスの流量比を調整することで実現可能である。
【００３０】
アッシング処理等によりレジストパターン７１が除去された後、保護膜６上に、レジストパターン７２がフォトリソグラフィ等により形成される。図２（ｂ）に示すように、レジストパターン７２は、回路領域１２のパッド５２に対応する位置に開口部を有している。続いて、レジストパターン７２をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングにより、パッド５２上の保護膜６に開口部６２が形成される。当該エッチングは、従来と同様に、ＣＨＦ3ガスとＣＦ4ガスとをプロセスガスとしたドライエッチングにより、保護膜６とキャップ膜３とのエッチング選択性がない条件でエッチングされる。当該条件は、ＣＨＦ3ガスとＣＦ4ガスの流量比を調整することで実現可能である。したがって、当該エッチングの過程で開口部６２に露出したキャップ膜３はエッチング除去され、開口部６１にはパッド５２の導電膜２２が露出する。この後、レジストパターン７２は、アッシング処理等により除去される（図２（ｃ））。なお、特に限定されるものではないが、ここでは、開口部６１及び開口部６２の平面形状を略矩形としている。
【００３１】
当該状態において、公知の無電解メッキ法によりニッケルが３ｕｍ程度の膜厚で堆積される。このとき、窒化チタンからなるキャップ膜３は、メッキ防止膜として作用する。すなわち、露出面がキャップ膜３１からなるスクライブ領域１１のパッド５１上には無電解メッキによりニッケルが析出しないのである。一方、露出面が導電膜２からなる回路領域１２のパッド５２上には、従来同様、ニッケルが析出し、ニッケルメッキ層８が堆積する。このように窒化チタン上にニッケルメッキが形成されず、アルミニウム上にニッケルメッキが選択的に形成される現象は本発明者らが実験により発見したものであり、本発明はこの事実を用いたものである。なお、上記ニッケルの無電解メッキに使用するメッキ液としては、ニッケルの硫酸化合物と次亜リン酸ナトリウム（ＮａＨ2ＰＯ2）等の還元剤を含む混合液を使用することができる。なお、当該無電解メッキを行う前に、アルミニウムからなる導電膜に対してアルミニウム表面を亜鉛で置換する前処理が行われる。当該前処理は、アルミニウムの表面酸化膜を除去するエッチング処理、アルミニウム表面への亜鉛の置換メッキ処理、及び不要部に付着した亜鉛を除去するエッチング処理、が順に実施される。
【００３２】
次いで、ニッケルメッキ層８の表面酸化を防止するために、ニッケルメッキ層８上に金メッキ層９が無電解メッキ法により形成され、バンプ１０が完成する（図２（ｄ））。このとき、金（Ａｕ）も窒化チタン上には析出することがなく、ニッケルメッキ層８上のみに、金メッキ層９を形成することができる。ここで、金メッキ層９の膜厚は１００ｎｍ程度である。当該金の無電解メッキに使用するメッキ液としては、例えば、Ｎａ3ＳＯ3とＮａ3Ａｕ（ＳＯ4）2を含む混合液を使用することができる。
【００３３】
以上のように本実施形態によれば、キャップ膜３である窒化チタンを無電解メッキ防止膜として利用することにより、回路領域１２のパッド５２のみにバンプ１０が形成された構造を得ることができる。すなわち、スクライブ領域１１のパッド５１にはバンプが形成されていないため、ダイシング時にはパッド５１のみを切断するだけでよい。このため、従来に比べて、チッピングの発生を抑制することが可能である。
【００３４】
また、本実施形態によれば、無電解メッキ液に浸漬される半導体装置上には、レジスト等のメッキ液の品質を低下させる膜が存在しないため、安定してバンプを形成することが可能である。
【００３５】
なお、上記では、保護膜６にスクライブ領域１１の開口部６１を形成した後に回路領域１２の開口部６２を形成する事例を説明したが、開口部６２を形成した後に開口部６１を形成してもよい。
【００３６】
（第２の実施形態）
第１の実施形態では、パッド５１上の開口部６１の形成と、パッド５２上の開口部６２の形成とを別のエッチング工程で行う事例を説明した。しかしながら、開口部６１と開口部６２とは、同時に形成することも可能である。本実施形態では、開口部６１の形成と開口部６２の形成を同一のエッチング工程で行う事例について説明する。
【００３７】
図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。また、図３は、図２に示した工程断面図と同様に、スクライブ領域１１のパッド５１と、回路領域１２のパッド５２とを含む領域の断面の一部（層間絶縁膜１よりも上方の構造）を示している。なお、パッド５１、パッド５２、及び配線５３のパターンの形成、及び保護膜６の形成は、第１の実施形態と同様であるので、ここでの説明は省略する。
【００３８】
本実施形態では、第１の実施形態と同様の工程により形成された保護膜６上に、レジストパターン７３がフォトリソグラフィ等により形成される。図３（ａ）に示すように、レジストパターン７３は、スクライブ領域１１のパッド５１に対応する位置と、回路領域１２のパッド５２に対応する位置とに開口部を有している。
【００３９】
続いて、レジストパターン７３をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングにより、パッド５１上の保護膜６に開口部６１が形成されるとともに、パッド５２上の保護膜６に開口部６２が形成される。当該エッチングは、例えば、上記第１実施形態における開口部６１の形成（保護膜６のみをエッチングし、キャップ膜を残存させる条件）と同一のエッチング条件により実施される。すなわち、当該エッチングが完了したときには、開口部６１にはパッド５１のキャップ膜３１が露出し、開口部６２にはパッド５２のキャップ膜３２が露出している。
【００４０】
アッシング処理等によりレジストパターン７３が除去された後、フォトリソグラフィ等により、保護膜６上にレジストパターン７４が形成される。図３（ｂ）に示すように、レジストパターン７４は、回路領域１２のパッド５２に対応する位置に開口部を有しており、レジストパターン７４の開口部に、保護膜６の開口部６２が露出されている。
【００４１】
次いで、レジストパターン７４をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングでは、開口部６２に露出したパッド５２のキャップ膜３２が除去される。これにより、開口部６２には、図３（ｂ）に示すように、パッド５２の導電膜２２が露出することになる。なお、このようなキャップ膜３のみを除去するエッチングは、例えば、ＣＨＦ3ガスとＣＦ4ガスとをエッチングスとし、シリコン窒化膜のエッチングレートが低く、窒化チタンのエッチングレートが高い条件でエッチングされる。当該条件は、ＣＨＦ3ガスとＣＦ4ガスの流量比を調整することで実現可能である。
この後、レジストパターン７４は、アッシング処理等により除去される（図３（ｃ））。
【００４２】
当該状態において、無電解メッキ法によりニッケルが堆積される。このとき、上述したように、窒化チタンからなるキャップ膜３はメッキ防止膜として作用する。この結果、露出面が導電膜２２からなる回路領域１２のパッド５２上のみに、ニッケルが選択的に析出し、ニッケルメッキ層８が堆積する。次いで、第１の実施形態と同様に、ニッケルメッキ層８の表面酸化を防止するために、ニッケルメッキ層８上に金メッキ層９が無電解メッキ法により形成され、バンプ１０が完成する（図３（ｄ））。
【００４３】
以上のように本実施形態によれば、回路領域１２のパッド５２のみにバンプ１０が形成された構造を得ることができる。すなわち、第１の実施形態と同様に、ダイシング時にはパッド５１のみを切断するだけでよく、従来に比べて、チッピングの発生を抑制することが可能である。また、本実施形態においても、無電解メッキ液に浸漬される半導体装置上には、レジスト等のメッキ液の品質を低下させる膜が存在しないため、安定してバンプを形成することが可能である。
【００４４】
（第３の実施形態）
上述の各実施形態では、最上位配線層となる導電膜２上に反射防止膜として形成されたキャップ膜３を、メッキ防止膜として利用した事例を説明した。しかしながら、当該メッキ防止膜は、独立して形成することも可能である。本実施形態では、メッキ防止膜を反射防止膜と別体で形成する事例について説明する。
【００４５】
図４及び図５は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。また、図４及び図５は、図２及び図３に示した工程断面図と同様に、スクライブ領域１１のパッド５１と、回路領域１２のパッド５２とを含む領域の断面の一部（層間絶縁膜１よりも上方の構造）を示している。
【００４６】
本実施形態では、図４（ａ）に示すように、層間絶縁膜１上に、まず、アルミニウムやアルミニウム合金等からなる導電膜２が堆積される。次に、図４（ｂ）に示すように、導電膜２上に、最上位配線層のパターンに対応するレジストパターン４１がフォトリソグラフィにより形成される。続いて、図４（ｃ）に示すように、導電膜２がレジストパターン４１をエッチングマスクとしてエッチングされ、パッド５１の導電膜２１、パッド５２の導電膜２２、配線５３の導電膜２３等の最上位配線層のパターンが形成される。
【００４７】
なお、本実施形態では、レジストパターン４１を形成するフォトリソグラフィの際に、反射防止膜として機能するキャップ膜３が存在しない。したがって、導電膜２の上面で露光光が反射し、フォトレジストの解像力が低下してしまう。このため、レジストパターン４１形成の際に露光されるレジスト膜の下面（あるいは上面）に、必要に応じて、有機材料からなる反射防止膜（図示せず）を形成する。当該反射防止膜はレジストパターンを除去するアッシング処理において、レジストパターン４１とともに除去される。
【００４８】
アッシング処理等によりレジストパターン４１が除去された後、図４（ｄ）に示すように、保護膜６が半導体基板の全面にＣＶＤ法等により形成される。当該保護膜６上には、レジストパターン７３がフォトリソグラフィ等により形成される。図５（ａ）に示すように、レジストパターン７３は、スクライブ領域１１のパッド５１の導電膜２１に対応する位置と、回路領域１２のパッド５２の導電膜２２に対応する位置とに開口部を有している。
【００４９】
続いて、レジストパターン７３をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングにより、導電膜２１上の保護膜６に開口部６１が形成され、導電膜２２上の保護膜６に開口部６２が形成される。当該エッチングは、保護膜６をエッチング可能でかつ、導電膜２との選択比を得ることができるエッチング条件であれば、任意の条件を使用することができる。例えば、従来の絶縁膜１０６をエッチングする条件や、第１及び第２の実施形態において保護膜６をエッチングする条件を使用することができる。
【００５０】
アッシング処理等によりレジストパターン７３が除去された後、図５（ｂ）に示すように、保護膜６上に窒化チタン等からなるメッキ防止膜３４が形成される。また、メッキ防止膜３４上には、図５（ｃ）に示すように、少なくともスクライブ領域１１の開口部６１を被覆するレジストパターン７５がフォトリソグラフィ等により形成される。次いで、レジストパターン７５をエッチングマスクとして、メッキ防止膜３４のエッチングが行われる。当該エッチングでは、レジストパターン７５に被覆されていないメッキ防止膜３４がエッチング除去され、開口部６１を被覆するメッキ防止膜３５が形成される。なお、このようなエッチングは、上記第２の実施形態のパッド５２のキャップ膜３２を除去するエッチングと同様に、ＣＨＦ3ガスとＣＦ4ガスとをエッチングスとし、シリコン窒化膜のエッチングレートが低く、窒化チタンのエッチングレートが高い条件でエッチングされる。また、レジストパターン７５はアッシング処理等により除去される（図５（ｄ））。
【００５１】
当該状態において、無電解メッキ法によりニッケルが堆積される。このとき、窒化チタンからなるメッキ防止膜３５上には、ニッケルは析出しない。この結果、露出面が導電膜２２からなる回路領域１２のパッド５２上のみに、ニッケルが選択的に析出し、ニッケルメッキ層８が堆積する。次いで、第１及び第２の実施形態と同様に、ニッケルメッキ層８の表面酸化を防止するために、ニッケルメッキ層８上に金メッキ層９が無電解メッキ法により形成され、バンプ１０が完成する（図３（ｄ））。
【００５２】
以上のように本実施形態によれば、回路領域１２のパッド５２のみにバンプ１０が形成された構造を得ることができる。すなわち、第１及び第２の実施形態と同様に、ダイシング時にはパッド５１のみを切断するだけでよく、従来に比べて、チッピングの発生を抑制することが可能である。また、本実施形態においても、無電解メッキ液に浸漬される半導体装置上には、レジスト等のメッキ液の品質を低下させる膜が存在しないため、安定してバンプを形成することが可能である。
【００５３】
（第４の実施形態）
ところで、上記第１及び第２の実施形態では、保護膜６に開口部６１及び開口部６２を形成した後に、メッキ防止膜として機能するキャップ膜３２のエッチング行う事例を説明した。しかしながら、回路領域１２のパッド５２の形成位置は、回路領域１２に形成される回路によって決まっているため、例えば、保護膜６の形成前に不要なキャップ膜を除去することもできる。
【００５４】
図６及び図７は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。また、図６及び図７は、図２から図５に示した工程断面図と同様に、スクライブ領域１１のパッド５１と、回路領域１２のパッド５２とを含む領域の断面の一部（層間絶縁膜１よりも上方の構造）を示している。
【００５５】
本実施形態では、図６（ａ）に示すように、層間絶縁膜１上に、まず、アルミニウムやアルミニウム合金等からなる導電膜２が堆積され、導電膜２上に窒化チタン等からなるキャップ膜３が堆積される。次に、図６（ｂ）に示すように、キャップ膜３上に、回路領域１２のパッド５２となる領域に開口部を有するレジストパターン４２がフォトリソグラフィにより形成される。続いて、レジストパターン４２をエッチングマスクとして、キャップ膜３のエッチングが行われる。これにより、回路領域１２のパッド５２となる領域のキャップ膜３が除去される。なお、当該エッチングは、例えば、第２の実施形態において、パッド５２のキャップ膜３２をエッチングする条件と同一の条件で行うことができる。
【００５６】
レジストパターン４２がアッシング処理等により除去された後、図６（ｃ）に示すように、最上位配線層のパターンに対応するレジストパターン４１がキャップ膜３上にフォトリソグラフィにより形成される。そして、レジストパターン４１をエッチングマスクとしてキャップ膜３と導電膜２とが順にエッチングされ、パッド５１、パッド５２、配線５３等の最上位配線層のパターンが形成される（図６（ｄ））。
【００５７】
アッシング処理等によりレジストパターン４１が除去された後、図７（ａ）に示すように、保護膜６が半導体基板の全面にＣＶＤ法等により形成される。当該保護膜６上には、レジストパターン７３がフォトリソグラフィ等により形成される。図７（ｂ）に示すように、レジストパターン７３は、スクライブ領域１１のパッド５１に対応する位置と、回路領域１２のパッド５２に対応する位置とに開口部を有している。
【００５８】
続いて、レジストパターン７３をエッチングマスクとして、保護膜６のエッチングが行われる。当該エッチングにより、パッド５１上の保護膜６に開口部６１が形成され、パッド５２上の保護膜６に開口部６２が形成される。当該エッチングは、例えば、第１及び第２の実施形態において開口部６１を形成するエッチングと同様に、ＣＨＦ3ガスとＣＦ4ガスとをエッチングガスとし、窒化チタンのエッチングレートが低く、シリコン窒化膜及びＴＥＯＳ膜のエッチングレートが高い条件によりエッチングを行うことができる。なお、レジストパターン７３は、アッシング処理等により除去される（図７（ｃ））。
【００５９】
当該状態において、無電解メッキ法によりニッケルが堆積される。この結果、露出面が導電膜２２からなる回路領域１２のパッド５２上のみに、ニッケルが選択的に析出し、ニッケルメッキ層８が堆積する。次いで、上記各実施形態と同様に、ニッケルメッキ層８の表面酸化を防止するために、ニッケルメッキ層８上に金メッキ層９が無電解メッキ法により形成され、バンプ１０が完成する（図７（ｄ））。
【００６０】
以上のように本実施形態によれば、回路領域１２のパッド５２のみにバンプ１０が形成された構造を得ることができる。すなわち、上記各実施形態と同様に、ダイシング時にはパッド５１のみを切断するだけでよく、従来に比べて、チッピングの発生を抑制することが可能である。また、本実施形態においても、無電解メッキ液に浸漬される半導体装置上には、レジスト等のメッキ液の品質を低下させる膜が存在しないため、安定してバンプを形成することが可能である。
【００６１】
なお、上記各実施形態では、キャップ膜３（あるいは、メッキ防止膜３４）が窒化チタンからなる事例について説明したが、キャップ膜３（あるいは、メッキ防止膜３４）は、単層であることは必須ではない。キャップ膜３（あるいは、メッキ防止膜３４）は、最上層が窒化チタンであればよく、例えば、チタンと窒化チタンの積層膜等の多層膜を用いることも可能である。同様に、導電膜２も単層である必要はなく、アルミニウムやアルミニウム合金を含む多層膜であってもよい。
【００６２】
以上説明したように、本発明によれば、いずれの手法を用いても、回路領域１２のパッド５２のみにバンプ１０が形成される。すなわち、スクライブ領域の電極パッド上にはバンプが形成されないため、ダイシング時のチッピングの発生を抑制することができる。また、無電解メッキ液に浸漬される半導体装置上には、レジスト等のメッキ液の品質を低下させる膜が存在しないため、安定してバンプを形成することが可能である。
【００６３】
なお、本発明は、以上で説明した各実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、上記各実施形態では、導電膜２（第１の導電膜）を、アルミニウムを主成分とする金属膜で構成し、キャップ膜３（第２の導電膜）を窒化チタンとして構成したが、本発明の材質がこれらに限定されるものではない。導電膜２が、無電解メッキ膜が堆積可能である膜からなり、キャップ膜（あるいは、メッキ防止膜）が、無電解メッキ膜が堆積不能な導電膜であれは、任意の材質の組み合わせを採用することができる。
【産業上の利用可能性】
【００６４】
本発明は、パッド電極にバンプを有する半導体装置をダイシングする際のチッピング発生を抑制できるという効果を有し、半導体装置及び半導体装置の製造方法として有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図
【図２】本発明の第１の実施形態に係る半導体装置の製造工程を示す工程断面図
【図３】本発明の第２の実施形態に係る半導体装置の製造工程を示す工程断面図
【図４】本発明の第３の実施形態に係る半導体装置の製造工程を示す工程断面図
【図５】本発明の第３の実施形態に係る半導体装置の製造工程を示す工程断面図
【図６】本発明の第４の実施形態に係る半導体装置の製造工程を示す工程断面図
【図７】本発明の第４の実施形態に係る半導体装置の製造工程を示す工程断面図
【図８】スクライブ領域に電極パッドを備えた半導体装置を示す平面図
【図９】従来の半導体装置の製造工程を示す工程断面図
【図１０】従来の半導体装置の製造校定を示す工程断面図
【図１１】従来の半導体装置の問題点を示す要部拡大図
【符号の説明】
【００６６】
１  層間絶縁膜
２  導電膜（第１の導電膜）
３  キャップ膜（第２の導電膜）
６  保護膜
８  ニッケルメッキ層
９  金メッキ層
１０  バンプ
１１  スクライブ領域
１２  回路領域
１３  切断領域
２１  パッド５１の導電膜
２２  パッド５２の導電膜
２３  配線５３の導電膜
３１  パッド５１のキャップ膜
３２  パッド５２のキャップ膜
３３  配線５３のキャップ膜
３４  メッキ防止膜（第２の導電膜）
３５  パッド５１のメッキ防止膜
５１  電極パッド（スクライブ領域）
５２  電極パッド（回路領域）
５３  配線
６１  保護膜開口部（スクライブ領域）
６２  保護膜開口部（回路領域）
【図１】
2007115853.tif 000003
【図２】
2007115853.tif 000004
【図３】
2007115853.tif 000005
【図４】
2007115853.tif 000006
【図５】
2007115853.tif 000007
【図６】
2007115853.tif 000008
【図７】
2007115853.tif 000009
【図８】
2007115853.tif 000010
【図９】
2007115853.tif 000011
【図１０】
2007115853.tif 000012
【図１１】
2007115853.tif 000013