(57)【要約】【目的】ＳＯＧ溶液の塗布とそれに続くエッチバックにより平坦化を行う方法において、信頼性の高い半導体装置の製造方法を提供することにある。【解決手段】半導体基板１上に形成された金属配線５上に第一ＣＶＤ絶縁膜６を形成する工程と、半導体基板１全面にＳＯＧ溶液を塗布、焼成しＳＯＧ膜７を形成する工程と、エッチバックにより金属配線５を露出させるエッチバック工程と、前記エッチバック工程により露出した金属配線５をエッチングして平坦化する工程と、半導体基板１全面に第二ＣＶＤ絶縁膜９を形成する工程と、を備える。【選択図】            図１
2007287892.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された金属配線上に第一ＣＶＤ絶縁膜を形成する工程と、前記半導体基板全面にＳＯＧ溶液を塗布、焼成しＳＯＧ膜を形成する工程と、エッチバックにより前記金属配線を露出させるエッチバック工程と、前記エッチバック工程により露出した前記金属配線をエッチングして平坦化する工程と、前記半導体基板全面に第二ＣＶＤ絶縁膜を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板上に選択的に絶縁膜を形成する工程と、前記半導体基板および前記絶縁膜上に下層絶縁膜を形成する工程と、前記下層絶縁膜に前記半導体基板へ達するコンタクトホールを形成する工程と、前記下層絶縁膜上に金属配線を形成する工程と、前記半導体基板全面に第一ＣＶＤ絶縁膜を形成する工程と、前記半導体基板全面にＳＯＧ溶液を塗布、焼成しＳＯＧ膜を形成する工程と、エッチバックにより前記層金属配線を露出させるエッチバック工程と、前記エッチバック工程により露出した前記金属配線をエッチングして平坦化する工程と、前記半導体基板全面に第二ＣＶＤ絶縁膜を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記ＳＯＧ膜を形成する工程から前記第二ＣＶＤ絶縁膜を形成する工程までを、前記半導体基板が大気に触れることなく行うことを特徴とする請求項１または２のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多層配線を採用した半導体装置の製造方法に関し、配線間の層間絶縁膜の平坦化に際してＳＯＧ（Spin on Glass）を用いる方法に関する。
【背景技術】
【０００２】
半導体装置の製造方法においては、集積度向上のため、層間絶縁膜を介して金属配線を何層にも形成する、いわゆる多層配線技術がこれまでに様々な方法で検討されている。
多層配線により半導体装置を形成する場合、配線間の層間絶縁膜の平坦化をどのような手段で実現するかが問題となる。平坦化が不十分である場合その後のフォト工程において焦点深度の劣化により加工精度が低下する。これは特に半導体プロセスが微細化した場合に顕著な影響を及ぼすことになる。
【０００３】
かかる本題を解決するための平坦化プロセスとしては、大別して、ウエハ内の局所的な平坦化とウエハ全体の平坦化の２つに分けられる。前者の例としてはレジストやＳＯＧを用いたエッチバックによる平坦化が挙げられ、後者の例としてはＣＭＰ（Chemical Mechanical Polishing）技術を用いた平坦化がある。
図２、３に従来のＳＯＧを用いたエッチバックによる平坦化プロセスを示す図である。
【０００４】
半導体基板１上に熱酸化によりＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜２を形成し、基板１全面に常圧ＣＶＤ法により下層絶縁膜３を形成し、図示しないマスクによりエッチングしてコンタクトホール４を形成する（図２（ａ））。基板１全面にＡｌ層を堆積し、図示しないマスクを形成し、金属エッチングによりＡｌ層をパターニングして金属配線５を形成する（図２（ｂ））。次に、基板１全面にプラズマＣＶＤ法によりＰ−ＴＥＯＳ酸化膜を第一ＣＶＤ絶縁膜６として形成し、その上にＳＯＧ溶液をスピンコート法などにより塗布、焼成し、ＳＯＧ膜７を形成する。ＳＯＧ膜７は、段差の低い箇所では段差の高い箇所に比べてより厚く堆積される（図２（ｃ））。次に、枚葉式の酸化膜ドライエッチング装置を用いてＳＯＧ膜７をエッチバックすると、段差の高いところに成膜されたＳＯＧ膜７が優先的にエッチングされることにより、エッチバック後の半導体基板１の表面は平坦化が改善される（図３（ａ））。次に、プラズマＣＶＤ法によりＰ−ＴＥＯＳ酸化膜を第二ＣＶＤ絶縁膜９として堆積する（図３（ｂ））。この後、図示しないが、金属配線５に達するビアホールを形成し、二層目の金属配線を形成する。
【０００５】
特許文献１の図５には、ＳＯＧ膜のエッチバックにより配線層が露出することについては記載されているが、突出部が形成される点については記載されていない。
【特許文献１】特開２００３−１１００２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２、３に示した従来の製造方法では、ＳＯＧ膜７のエッチバックの際に、ＬＯＣＯＳ酸化膜２上の金属配線４の上にＳＯＧ膜６が残存しないように、十分エッチングを行うことが必要である。十分エッチングが行われず、金属配線５の上にＳＯＧ膜７が残っていると、金属配線５と二層目の金属配線との接続のためのビアホールを形成した際に、ビアホール側壁にＳＯＧ膜７が露出し、二層目の金属配線とＳＯＧ膜７との反応生成物によりビア抵抗が高くなる。これはポイズンドビア(poisoned via)が発生するためである。しかしながら、ＳＯＧ膜７を十分エッチバックすると次のような問題が発生する。
【０００７】
すなわち、ＳＯＧ膜７のエッチバックの際に金属配線４上のＳＯＧ膜７が残存しないようにするには、オーバーエッチによりＳＯＧ膜７の下の第一ＣＶＤ絶縁膜６もエッチングせざるを得ない。しかし、半導体基板１内のエッチングレートにはばらつきがあるため、半導体基板1内においてＴＥＯＳ酸化膜５も全てエッチングされて、図４（ａ）のように金属配線４が露出してしまう箇所が出てくる。これは、一般に酸化膜エッチング装置によるエッチングでは、プラズマＣＶＤ法により形成された第一ＣＶＤ絶縁膜６のエッチングレートはＳＯＧ膜７よりも数倍早いため、ＳＯＧ膜７が全てエッチングされると、第一ＣＶＤ絶縁膜５のエッチングも短時間で進行するためである。図４（ｂ）に示すように露出した金属配線５上には、第二ＣＶＤ絶縁膜９しか存在しないことになり、さらに第二ＣＶＤ絶縁膜９の膜厚がエッジ部Ａにおいて局所的に薄くなり絶縁耐圧の低下が問題となる。
【０００８】
この発明は、上述した問題点を解消するため、ＳＯＧ溶液の塗布とそれに続くエッチバックにより平坦化を行う方法において、信頼性の高い半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体基板上に形成された金属配線上にＣＶＤ絶縁膜を形成する工程と、前記半導体基板全面にＳＯＧ溶液を塗布、焼成しＳＯＧ膜を形成する工程とエッチバックにより前記金属配線を露出させるエッチバック工程と、前記エッチバック工程により露出した前記金属配線をエッチングして平坦化する工程と、前記半導体基板全面にＣＶＤ絶縁膜を形成する工程とを備えたこととする。
【００１０】
また、前記半導体基板上に選択的に絶縁膜を形成する工程と、前記半導体基板および前記絶縁膜上に下層絶縁膜を形成する工程と、前記下層絶縁膜に前記半導体基板へ達するコンタクトホールを形成する工程と、前記下層絶縁膜上に金属配線を形成する工程と、前記半導体基板全面に第一ＣＶＤ酸化膜を形成する工程と、前記半導体基板全面にＳＯＧ溶液を塗布、焼成しＳＯＧ膜を形成する工程と、エッチバックにより前記第一層金属配線を露出させるエッチバック工程と、前記エッチバック工程により露出した前記第一層金属配線をエッチングして平坦化する工程と、前記半導体基板全面に第二ＣＶＤ酸化膜を形成する工程と、
を備えることとする。
【００１１】
前記ＳＯＧ膜を形成する工程から前記第二ＣＶＤ絶縁膜を形成する工程までを、前記半導体基板が大気に触れることなく行うこととする。
【発明の効果】
【００１２】
本発明によれば、平坦性が改善された信頼性の高い半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態にかかる半導体装置の製造方法について図面を参照しつつ詳細に説明する。
実施の形態１
図１は、本発明にかかる半導体装置の製造方法の一例を示す図である。
まず、図２（ａ）〜図２（ｃ）と同様の方法でＳＯＧ膜７まで形成する。Ｎ型半導体基板１上に熱酸化によりＬＯＣＯＳ酸化膜２を形成した後、その上に下層絶縁膜３を常圧ＣＶＤ法により形成する。次に、図示しないマスクを形成後、下層絶縁膜３をエッチングしてコンタクトホール４を形成し、図示しないマスクを除去する（図２（ａ））。次に、Ａｌ層を１μｍ堆積し、図示しないマスクを形成後、Ａｌ層をパターニングして金属配線５を形成する（図２（ｂ））。次に、プラズマＣＶＤ法によりプラズマＴＥＯＳ膜を第一ＣＶＤ絶縁膜６として０．３μｍ成膜した後、ＳＯＧ溶液をスピンコート法により塗布、焼成してＳＯＧ膜７を０．６μｍの厚さで形成する（図２（ｃ））。ここで、下層絶縁膜３は、シリコン酸化膜やシリコン窒化膜など誘電体であればよい。また、金属配線４の材料はＡｌでなくても他の金属を用いることができる。また、第一ＣＶＤ絶縁膜６は、プラズマＣＶＤ法によるＴＥＯＳ酸化膜でなくともＣＶＤ法により形成された絶縁膜を用いることができる。また、酸化膜と窒化膜の積層膜であってもよい。また、ＳＯＧ膜７を形成する際に塗布するＳＯＧ溶液としては、半導体プロセスにおいて平坦化を目的として用いるものであればよい。
【００１４】
次に、図１（ａ）に示すように、枚葉式の酸化膜ドライエッチング装置を用いてＳＯＧ膜７をエッチバックする。ここで、金属配線５上方にＳＯＧ膜７が残らないように金属配線５が露出するまでエッチバックを行う。続いて、図１（ｂ）に示すように、メタルドライエッチング装置を用いて金属エッチングを行い、図１（ａ）に示す、露出した金属配線５の突出部８をエッチングして平坦化する。次に、プラズマＣＶＤ法によりＰ−ＴＥＯＳ酸化膜を第二ＣＶＤ絶縁膜９として０．５μｍ成膜する（図１（ｃ））。この後、図示しないが、金属配線５に達するビアホールを形成し、二層目の金属配線を形成する。
【００１５】
ここで、第二ＣＶＤ絶縁膜９は、プラズマＣＶＤ法によるＴＥＯＳ酸化膜でなくともＣＶＤ法により形成された酸化膜を用いることができる。
以上より、金属配線５の突出部８をエッチングして平坦化することで、電界集中箇所が形成されない。また、金属配線５上に形成する第二ＣＶＤ絶縁膜９が薄膜化する箇所がなく、また、第二絶縁膜９を平坦に形成できる。
【００１６】
また、ＳＯＧ溶液の塗布からＰ−ＴＥＯＳ酸化膜９の成膜までの処理を大気に触れることなく実施することにより、吸湿性の高いＳＯＧ膜７が大気中の水分を吸収することを防止し、下層絶縁膜３、第一ＣＶＤ絶縁膜６、ＳＯＧ膜７および第二ＣＶＤ絶縁膜９からなる層間絶縁膜の信頼性向上に資することになる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１により半導体装置の製造方法を示す各工程での要部断面図
【図２】従来技術における半導体装置の製造方法を示す各工程での要部断面図
【図３】従来技術における半導体装置の製造方法を示す各工程での要部断面図
【図４】従来技術における半導体装置の製造方法を示す各工程での要部断面図
【符号の説明】
【００１８】
１    半導体基板
２    ＬＯＣＯＳ酸化膜
３    下層絶縁膜
４    コンタクトホール
５    金属配線
６    第一ＣＶＤ絶縁膜
７    ＳＯＧ膜
８    突出部
９    第二ＣＶＤ絶縁膜
【図１】
2007287892.tif 000003
【図２】
2007287892.tif 000004
【図３】
2007287892.tif 000005
【図４】
2007287892.tif 000006