(57)【要約】【課題】  面積の大きな半導体チップを搭載した外囲器での電源電圧降下や接地電位の上昇を抑制する。【解決手段】  半導体装置１は、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４から構成されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２は、金属箔７を介して外部端子としてのボール端子ＢＯ２と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３は、金属箔８を介して外部端子としてのボール端子ＢＯ４と電気的に接続されている。【選択図】  図１
2007287941.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、第１主面上にチップ端子が形成された半導体チップと、
前記半導体チップ上に設けられたインターポーザと、
前記インターポーザ上に設けられ、一端が前記チップ端子と電気的に接続された金属箔と、
前記基板上に設けられ、前記金属箔の他端と電気的に接続された接続端子と、
前記半導体チップ、前記インターポーザ、前記金属箔、及び接続端子を封止する外囲器と、
前記接続端子に電気的に接続され、前記外囲器の外側に延在する外部端子と、
を具備することを特徴とする半導体装置。
【請求項２】
基板上に設けられ、中央部に設けられたチップ端子が第１主面上に形成された半導体チップと、
前記半導体チップ上に設けられたインターポーザと、
前記インターポーザ上に設けられ、一端が前記チップ端子と第１のボンディングワイヤで電気的に接続された金属箔と、
前記基板上に設けられ、前記金属箔の他端と第２のボンディングワイヤで電気的に接続された接続端子と、
前記半導体チップ、前記インターポーザ、前記金属箔、前記第１のボンディングワイヤ、第２のボンディングワイヤ、及び接続端子を封止する外囲器と、
前記接続端子に電気的に接続され、前記外囲器の外側に延在する外部端子と、
を具備することを特徴とする半導体装置。
【請求項３】
基板上に設けられ、中央部に設けられたチップ端子が第１主面上に形成された半導体チップと、
前記半導体チップ上に設けられたインターポーザと、
主要部が前記インターポーザ上に設けられ、一端部が前記インターポーザ端から延在して設けられ、前記一端部が前記チップ端子とバンプで電気的に接続された金属箔と、
前記基板上に設けられ、前記金属箔の他端とボンディングワイヤで電気的に接続された接続端子と、
前記半導体チップ、前記インターポーザ、前記金属箔、前記バンプ、前記ボンディングワイヤ、及び接続端子を封止する外囲器と、
前記接続端子に電気的に接続され、前記外囲器の外側に延在する外部端子と、
を具備することを特徴とする半導体装置。
【請求項４】
基板上に設けられ、中央部に設けられた高電位側電源端子及び低電位側電源端子が第１主面上に形成された半導体チップと、
前記半導体チップ上に設けられたインターポーザと、
前記インターポーザ上に設けられ、一端が前記高電位側電源端子と第１のボンディングワイヤで電気的に接続された第１の金属箔と、
前記インターポーザ上に前記第１の金属箔と離間して設けられ、一端が前記低電位側電源端子と第２のボンディングワイヤで電気的に接続された第２の金属箔と、
前記基板上に設けられ、前記第１の金属箔の他端と第３のボンディングワイヤで電気的に接続された第１の接続端子と、
前記基板上に設けられ、前記第２の金属箔の他端と第４のボンディングワイヤで電気的に接続された第２の接続端子と、
前記半導体チップ、前記インターポーザ、前記第１の金属箔、前記第２の金属箔、前記第１乃至４のボンディングワイヤ、前記第１の接続端子、及び前記第２の接続端子を封止する外囲器と、
前記第１の接続端子に電気的に接続され、前記外囲器の外側に延在する第１の外部端子と、
前記第２の接続端子に電気的に接続され、前記外囲器の外側に延在する第２の外部端子と、
を具備することを特徴とする半導体装置。
【請求項５】
中央部にチップ端子が設けられた半導体チップを基板上にマウントする工程と、
第１主面に金属箔が設けられたインターポーザを前記半導体チップ上に貼付する工程と、
前記金属箔の一端と前記チップ端子、及び前記金属箔の他端と前記基板の接続端子をそれぞれボンディングワイヤで接続する工程と、
前記半導体チップ、前記インターポーザ、前記金属箔、前記接続端子、及び前記ボンディングワイヤを封止して、前記接続端子と電気的に接続された外部端子を露呈する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと外囲器を電気的接続する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の高機能化、軽量薄型化の進展に伴い、それに用いられるＳｏＣ（system  on  a  chip）或いは高集積メモリ等の半導体チップの面積は年々大規模化している。このため半導体チップを搭載する外囲器には高密度実装したものが採用されている（例えば、特許文献１参照。）。
【０００３】
ところが、半導体チップの面積が大規模化された場合、半導体チップ端に設けられた電源端子や接地端子から中央部までの距離が長くなり、半導体チップ中央部での電源電圧の降下や接地電位の上昇が発生して、ＬＳＩとしての半導体チップの動作マージンの低下や誤動作などが発生する可能性がある。この問題を防止するために、半導体チップ端にＩ／Ｏ端子を設け、半導体チップ中央部に設けられた電源端子や接地端子をバンプを介して再配線層と接続する方法では、外囲器が高価になるという問題点がある。
【特許文献１】特開２００４−２３５３５２号公報（頁２３、図８）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、電源電圧降下や接地電位の上昇を抑制した半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様の半導体装置は、基板上に設けられ、第１主面上にチップ端子が形成された半導体チップと、前記半導体チップ上に設けられたインターポーザと、前記インターポーザ上に設けられ、一端が前記チップ端子と電気的に接続された金属箔と、前記基板上に設けられ、前記金属箔の他端と電気的に接続された接続端子と、前記半導体チップ、前記インターポーザ、前記金属箔、及び接続端子を封止する外囲器と、前記接続端子に電気的に接続され、前記外囲器の外側に延在する外部端子とを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の一態様の半導体装置の製造方法は、中央部にチップ端子が設けられた半導体チップを基板上にマウントする工程と、第１主面に金属箔が設けられたインターポーザを前記半導体チップ上に貼付する工程と、前記金属箔の一端と前記チップ端子、及び前記金属箔の他端と前記基板の接続端子をそれぞれボンディングワイヤで接続する工程と、前記半導体チップ、前記インターポーザ、前記金属箔、前記接続端子、及び前記ボンディングワイヤを封止して、前記接続端子と電気的に接続された外部端子を露呈する工程とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電源電圧降下や接地電位の上昇を抑制した半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置について、図面を参照して説明する。図１は、樹脂封止型ＢＧＡ（Ball  Grid  Array）としての半導体装置を示す断面図である。本実施例では、半導体チップの電源端子及び接地端子と外囲器を金属箔を介して電気的接続をしている。
【００１０】
図１に示すように、半導体装置１には、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４が設けられている。半導体装置１は、樹脂封止型ＢＧＡであり、半導体チップ３、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、及びチップ端子ＰａｄＣ１乃至４はモールド樹脂にて封止されている。なお、チップ端子はボンディングＰａｄとも呼称される。
【００１１】
基板４は、例えば、ガラスエポキシ基板から構成され、両端部には、例えば、Ｃｕ（銅）からなる接続リード９が複数埋め込まれ、接続リード９と半導体チップ３の間の表面上（第１主面上）には接続端子ＢＦ１乃至４が設けられている。この接続リード９は、外部端子としてのボール端子と接続端子を電気的に接続する。なお、ガラスエポキシ基板の代わりにポリイミド基板などを用いてもよい。
【００１２】
半導体チップ３は、図示しない接着剤、例えば、絶縁タイプポリイミド樹脂により基板４の中央部の表面上（第１主面上）に接着固定されている。半導体チップ３は、ＳｏＣとしてのＬＳＩであり、例えば、チップサイズは１５ｍｍ□を有し、チップ端にチップ端子ＰａｄＣ１及びＰａｄＣ４、チップ中央部にチップ端子ＰａｄＣ２及びＰａｄＣ３がそれぞれ設けられている。なお、絶縁タイプポリイミド樹脂の代わりに絶縁性樹脂ペーストなどを用いてもよい。
【００１３】
チップ端子ＰａｄＣ１は、Ｉ／Ｏ端子として用いられ、チップ端子ＰａｄＣ２は、高電位側電源（Ｖｄｄ）端子として用いられ、チップ端子ＰａｄＣ３は、接地電位端子としての低電位側電源（Ｖｓｓ）端子として用いられ、チップ端子ＰａｄＣ４は、 Ｉ／Ｏ端子として用いられる。接続端子ＢＦ１は、Ｉ／Ｏ端子との接続用として用いられ、接続端子ＢＦ２は、高電位側電源（Ｖｄｄ）端子との接続用として用いられ、接続端子ＢＦ３は、接地電位端子としての低電位側電源（Ｖｓｓ）端子との接続用として用いられ、接続端子ＢＦ４は、 Ｉ／Ｏ端子との接続用として用いられる。
【００１４】
ここで、チップ中央部とは、Ｉ／Ｏ端子、チップ端に設けられた端子、入出力回路、ＥＳＤ保護素子、或いはダイシングラインなどが設けられるチップ周辺部を除いた領域部分をいう。
【００１５】
インターポーザ５は、例えば、厚さ４０μｍでガラスエポキシ基材から構成され、図示しない接着剤により、チップ端子ＰａｄＣ１とチップ端子Ｐａｄ３の間の半導体チップ３の表面上（第１主面上）に接着固定されている。なお、ガラスエポキシ基材の代わりに、ポリイミド基材、樹脂フィルム基材、或いはドライフィルムタイプのセミアディティブ基板などを用いてもよい。
【００１６】
金属箔７は、インターポーザ５上に形成され、高電位側電源（Ｖｄｄ）接続用として用いられる、例えば、Ｃｕ（銅）メッキにて形成された厚さ１０μｍのＣｕ箔である。ここで、Ｃｕ箔表面に酸化防止用としてＳｎ（錫）メッキ処理を施してもよい。なお、Ｃｕメッキの代わりに、無電解Ｓｎメッキや無電解Ａｕ（金）メッキなどを用いてもよい。
【００１７】
インターポーザ６は、例えば、厚さ４０μｍでガラスエポキシ基材から構成され、図示しない接着剤により、チップ端子ＰａｄＣ３とチップ端子Ｐａｄ４の間の半導体チップ３の表面上（第１主面上）に接着固定されている。
【００１８】
金属箔８は、インターポーザ６上に形成され、低電位側電源（Ｖｓｓ）接続用として用いられる、例えば、Ｃｕメッキにて形成された厚さ１０μｍのＣｕ箔である。ここで、インターポーザ５とインターポ−ザ６を一つのインターポ−ザにしてもよい。
【００１９】
ボンディングワイヤ１０ａは、一端が接続端子ＢＦ１に接続され、他端がチップ端子ＰａｄＣ１に接続されている。ボンディングワイヤ１０ｂは、一端が接続端子ＢＦ２に接続され、他端が金属箔７の一端に接続されている。ボンディングワイヤ１０ｃは、一端が金属箔７の他端に接続され、他端がチップ端子ＰａｄＣ２に接続されている。ボンディングワイヤ１０ｄは、一端がチップ端子ＰａｄＣ３に接続され、他端が金属箔８の一端に接続されている。ボンディングワイヤ１０ｅは、一端が金属箔８の他端に接続され、他端が接続端子ＢＦ３に接続されている。ボンディングワイヤ１０ｆは、一端がチップ端子ＰａｄＣ４に接続され、他端が接続端子ＢＦ４に接続されている。
【００２０】
ボール端子ＢＯ１乃至６は、例えば、Ａｕ（金）バンプから構成されている。なお、Ａｕバンプの代わりに半田ボールなどを用いてもよい。ボール端子ＢＯ１は、外部端子としてのＩ／Ｏ端子として用いられ、接続リード９を介して接続端子ＢＦ１に電気的に接続されている。ボール端子ＢＯ２は、外部端子としての高電位側端子（電源端子）として用いられ、接続リード９を介して接続端子ＢＦ２に電気的に接続されている。ボール端子ＢＯ３は、外部端子として用いられ、接続リード９を介して図示しない接続端子に接続されている。ボール端子ＢＯ４は、外部端子として用いられ、接続リード９を介して図示しない接続端子に接続されている。ボール端子ＢＯ５は、外部端子としての接地電位端子（接地端子）として用いられ、接続リード９を介して接続端子ＢＦ３に電気的に接続されている。ボール端子ＢＯ６は、外部端子としてのＩ／Ｏ端子として用いられ、接続リード９を介して接続端子ＢＦ４に電気的に接続されている。
【００２１】
次に、半導体装置の製造方法について図２及び図３を参照して説明する。図２は半導体装置の製造方法を示すフローチャート、図３はワイヤボンディング直後の半導体装置を示す部分拡大上面図である。
【００２２】
図２に示すように、まず、両端に複数の接続リード９が埋めこまれたガラスエポキシ基板４上（第１主面上）の中央部に半導体チップ３を絶縁タイプポリイミド樹脂を用いて接着固定する（ステップＳ１）。次に、金属箔７が形成されているインターポーザ５を半導体チップ３の左側の表面上に接着剤を用いて接着固定し、金属箔８が形成されているインターポーザ６を半導体チップ４の右側の表面上に接着剤を用いて接着固定する（ステップＳ２）。
【００２３】
続いて、Ａｕワイヤを用いてワイヤボンディングを行う。具体的には、図３に示すように、半導体チップ３の中央部に設けられた高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２及びＰａＤＣ５、及び低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３及びＰａｄＣ６と金属箔のワイヤボンディング接続では、ボンディングワイヤ１０ｃの一端が高電位側電源（Ｖｄｄ）接続用の金属箔７の上右端部に接続され、他端がチップ端子ＰａｄＣ２に接続されている。ボンディングワイヤ１０ｄの一端がチップ端子ＰａｄＣ３に接続され、他端が低電位側電源（Ｖｓｓ）接続用の金属箔８の上左端部に接続されている。ボンディングワイヤ１０ｇの一端がチップ端子ＰａｄＣ５に接続され、他端が高電位側電源（Ｖｄｄ）接続用の金属箔１３の下左端部に接続されている。ボンディングワイヤ１０ｈの一端が低電位側電源（Ｖｓｓ）接続用の金属箔１５の下右端部に接続され、他端がチップ端子ＰａｄＣ６に接続されている。
【００２４】
金属箔７は、インターポーザ５を介して半導体チップ３の左下部に設けられている。金属箔８は、インターポーザ６を介して半導体チップ３の右下部に設けられている。金属箔１３は、インターポーザ１２を介して半導体チップ３の右上部に設けられている。金属箔１５は、インターポーザ１４を介して半導体チップ３の左上部に設けられている。ここでは、半導体チップ３の中央部と端部以外の領域には、高電位側電源（Ｖｄｄ）接続用の金属箔７及び金属箔１３と、低電位側電源（Ｖｓｓ）接続用の金属箔８及び金属箔１５が設けられている。
【００２５】
なお、金属箔１３は、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続され、金属箔１５は、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続されている（ステップＳ３）。
【００２６】
次に、モールド金型を用いてモールド樹脂２でモールド封止する。ここで、モールド封止されるのは、基板４の表面部分、半導体チップ３、インターポーザ５、インターポーザ６、インターポーザ１２、インターポーザ１４、金属箔７、金属箔８、金属箔１３、金属箔１５、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｈ、接続端子ＢＦ１乃至４、及びチップ端子ＰａｄＣ１乃至６である（ステップＳ４）。
【００２７】
続いて、基板４の両端に埋め込まれている複数の接続リード９のモールド樹脂に覆われていない下面側（第２主面側）にスタッドバンプボンダーを用いてＡｕバンプからなるボール端子をそれぞれ形成し、加熱処理を行いボール端子と接続リード９を電気的に接続する（ステップ５）。
【００２８】
上述したように、本実施例の半導体装置では、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４が設けられている。半導体チップ３、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ乃至ｆ、接続端子ＢＦ１乃至４、及びチップ端子ＰａｄＣ１乃至４は、モールド樹脂にて封止されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２は、ボンディングワイヤ１０ｃ、金属箔７、ボンディングワイヤ１０ｂ、接続端子ＢＦ２、及び接続リード９を介して外部端子としてのボール端子ＢＯ２と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３は、ボンディングワイヤ１０ｄ、金属箔８、ボンディングワイヤ１０ｅ、接続端子ＢＦ３、及び接続リード９を介して外部端子としてのボール端子ＢＯ５と電気的に接続されている。
【００２９】
このため、半導体チップの面積が大きくなった場合でも、半導体チップ中央部での電源電圧の降下や接地電位の上昇を抑制でき、ＬＳＩとしての半導体チップの動作マージンの低下や誤動作などを抑制することができる。また、半導体チップの動作マージンの低下や誤動作などを抑制するために、半導体チップ端にＩ／Ｏ端子を設け、半導体チップ中央部に設けられた電源端子や接地端子をバンプを介して再配線層と接続する方法を採用する必要がないので、組み立て及び外囲器を含めた半導体装置のコストを低減することができる。
【００３０】
なお、本実施例では樹脂封止型ＢＧＡに適用したが、面積が大きな半導体チップを内蔵したＬＧＡ（Land  Grid  Array）、ＱＦＮ（Quad  Flat  Non−leaded  package）、或いはＱＦＰ（Quad  Flat  Package）などにも適用できる。なお、ＱＦＮやＱＦＰの場合、接続端子及び接続リード部分がインナーリードに対応し、ボール端子部分がアウターリードに対応する。また、樹脂封止型パッケージの代わりに面積が大きな半導体チップを内蔵した気密封止型パッケージ（hermetic  sealing  package）にも適用できる。
【実施例２】
【００３１】
次に、本発明の実施例２に係る半導体装置について図面を参照して説明する。図４は、樹脂封止型ＢＧＡとしての半導体装置を示す断面図、図５はワイヤボンディング直後の半導体装置を示す部分拡大上面図である。本実施例では、半導体チップの電源端子及び接地端子と金属箔の電気的接続をバンプを用いて行っている。
【００３２】
以下、本実施例では、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３３】
図４に示すように、半導体装置１ａには、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７ａ、金属箔８ａ、複数の接続リード９、ボンディングワイヤ１０ａ、ボンディングワイヤ１０ｂ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、バンプ１１ａ、バンプ１１ｂ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４が設けられている。半導体装置１ａは、樹脂封止型ＢＧＡであり、半導体チップ３、インターポーザ５、インターポーザ６、金属箔７、金属箔８、複数の接続リード９、ボンディングワイヤ１０ａ、ボンディングワイヤ１０ｂ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、バンプ１１ａ、バンプ１１ｂ、接続端子ＢＦ１乃至４、及びチップ端子ＰａｄＣ１乃至４はモールド樹脂にて封止されている。
【００３４】
金属箔７ａは、インターポーザ５上及びインターポーザ５の右端に延在して設けられ、高電位側電源（Ｖｄｄ）接続用として用いられる、例えば、Ｃｕメッキにて形成された厚さ１０μｍのＣｕ箔である。ここで、Ｃｕ箔表面に酸化防止用としてＳｎ（錫）メッキ処理を施してもよい。なお、Ｃｕメッキの代わりに、無電解Ｓｎメッキや無電解Ａｕ（金）メッキなどを用いてもよい。
【００３５】
金属箔８ａは、インターポーザ６上インターポーザ６の左端に延在して設けられ、低電位側電源（Ｖｓｓ）接続用として用いられる、例えば、Ｃｕメッキにて形成された厚さ１０μｍのＣｕ箔である。
【００３６】
バンプ１１ａは、上部が金属箔７ａのインターポーザ５の右端に延在して設けられた部分に接続され、下部がチップ端子ＰａｄＣ２に接続されている。バンプ１１ｂは、上部が金属箔８ａのインターポーザ６の左端に延在して設けられた部分に接続され、下部がチップ端子ＰａｄＣ３に接続されている。なお、ボンディングワイヤ１０ａ、ボンディングワイヤ１０ｂ、ボンディングワイヤ１０ｅ、及びボンディングワイヤ１０ｆを用いたワイヤ接続は、バンプ１１ａ及びバンプ１１ｂを用いたバンプ接続後に行っている。
【００３７】
図５に示すように、ワイヤボンディング直後の半導体装置１ａの中央部では、半導体チップ３の中央部に設けられた高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２及びＰａｄＣ５、及び低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３及びＰａｄＣ６と金属箔がバンプで接続されている。バンプ１１ａの上部が高電位側電源（Ｖｄｄ）接続用の金属箔７ａの上右端部に接続され、下部がチップ端子ＰａｄＣ２に接続されている。バンプ１１ｂの上部が低電位側電源（Ｖｓｓ）接続用の金属箔８ａの上左端部に接続され、下部がチップ端子ＰａｄＣ３に接続されている。バンプ１１ｃの上部が高電位側電源（Ｖｄｄ）接続用の金属箔１３ａの上左端部に接続され、下部がチップ端子ＰａｄＣ５に接続されている。バンプ１１ｄの上部が低電位側電源（Ｖｓｓ）接続用の金属箔１５ａの上右端部に接続され、下部がチップ端子ＰａｄＣ６に接続されている。
【００３８】
金属箔７ａは、インターポーザ５を介して半導体チップ３の左下部に設けられている。金属箔８ａは、インターポーザ６を介して半導体チップ３の右下部に設けられている。金属箔１３ａは、インターポーザ１２を介して半導体チップ３の右上部に設けられている。金属箔１５ａは、インターポーザ１４を介して半導体チップ３の左上部に設けられている。ここでは、半導体チップ３の中央部と端部以外の領域には、高電位側電源（Ｖｄｄ）接続用の金属箔７ａ及び金属箔１３ａと、低電位側電源（Ｖｓｓ）接続用の金属箔８ａ及び金属箔１５ａが設けられている。
【００３９】
なお、金属箔１３ａは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続され、金属箔１５ａは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続されている。
【００４０】
上述したように、本実施例の半導体装置では、モールド樹脂２、半導体チップ３、基板４、インターポーザ５、インターポーザ６、金属箔７ａ、金属箔８ａ、複数の接続リード９、ボンディングワイヤ１０ａ、ボンディングワイヤ１０ｂ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、バンプ１１ａ、バンプ１１ｂ、接続端子ＢＦ１乃至４、ボール端子ＢＯ１乃至６、及びチップ端子ＰａｄＣ１乃至４が設けられている。半導体チップ３、インターポーザ５、インターポーザ６、金属箔７ａ、金属箔８ａ、複数の接続リード９、ボンディングワイヤ１０ａ、ボンディングワイヤ１０ｂ、ボンディングワイヤ１０ｅ、ボンディングワイヤ１０ｆ、バンプ１１ａ、バンプ１１ｂ、接続端子ＢＦ１乃至４、及びチップ端子ＰａｄＣ１乃至４は、モールド樹脂にて封止されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２は、バンプ１１ａ、金属箔７ａ、ボンディングワイヤ１０ｂ、接続端子ＢＦ２、及び接続リード９を介して外部端子としてのボール端子ＢＯ２と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３は、バンプ１１ｂ、金属箔８ａ、ボンディングワイヤ１０ｅ、接続端子ＢＦ３、及び接続リード９を介して外部端子としてのボール端子ＢＯ４と電気的に接続されている。
【００４１】
このため、半導体チップの面積が大きくなった場合でも、半導体チップ中央部での電源電圧の降下や接地電位の上昇を抑制でき、ＬＳＩとしての半導体チップの動作マージンの低下や誤動作などを抑制することができる。また、半導体チップの動作マージンの低下や誤動作などを抑制するために、半導体チップ端にＩ／Ｏ端子を設け、半導体チップ中央部に設けられた電源端子や接地端子をバンプを介して再配線層と接続する方法を採用する必要がないので、組み立て及び外囲器を含めた半導体装置のコストを低減することができる。
【００４２】
なお、本実施例では、バンプ１１ａ及びバンプ１１ｂにＳｎＡｇ（錫・銀）はんだバンプを用いているが、Ａｕスタッドバンプを用いてもよい。
【実施例３】
【００４３】
次に、本発明の実施例３に係る半導体装置について図面を参照して説明する。図６は、ワイヤボンディング直後の樹脂封止型ＢＧＡとしての半導体装置を示す部分拡大上面図である。本実施例では、半導体チップの電源端子及び接地端子と金属箔の電気的接続を複数のボンディングワイヤを用いて行っている。
【００４４】
以下、本実施例では、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４５】
図６に示すように、ワイヤボンディング直後の半導体装置１ｂの中央部では、半導体チップ３の中央部に設けられた高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２及びＰａｄＣ７と金属箔７ｂの接続、半導体チップ３の中央部に設けられた高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ５及びＰａｄＣ９と金属箔１３ｂの接続、半導体チップ３の中央部に設けられた低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３及びＰａｄＣ８と金属箔８ｂの接続、半導体チップ３の中央部に設けられた低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ６及びＰａｄＣ１０と金属箔１５ｂの接続をそれぞれ複数のボンディングワイヤを用いて行っている。
【００４６】
チップ端子ＰａｄＣ２と金属箔７ｂは、ボンディングワイヤ１０ｃ及び１０ｊを用いて電気的に接続されている。チップ端子ＰａｄＣ３と金属箔８ｂは、ボンディングワイヤ１０ｄ及び１０ｋを用いて電気的に接続されている。チップ端子ＰａｄＣ５と金属箔１３ｂは、ボンディングワイヤ１０ｇ及び１０ｌを用いて電気的に接続されている。チップ端子ＰａｄＣ６と金属箔１５ｂは、ボンディングワイヤ１０ｈ及び１０ｍを用いて電気的に接続されている。チップ端子ＰａｄＣ７と金属箔７ｂは、ボンディングワイヤ１０ｎ及び１０ｐを用いて電気的に接続されている。チップ端子ＰａｄＣ８と金属箔８ｂは、ボンディングワイヤ１０ｓ及び１０ｔを用いて電気的に接続されている。チップ端子ＰａｄＣ９と金属箔１３ｂは、ボンディングワイヤ１０ｕ及び１０ｖを用いて電気的に接続されている。チップ端子ＰａｄＣ１０と金属箔１５ｂは、ボンディングワイヤ１０ｗ及び１０ｙを用いて電気的に接続されている。
【００４７】
金属箔７ｂは、インターポーザ５ａを介して半導体チップ３の左中央部に帯状に設けられている。金属箔８ｂは、インターポーザ６ａを介して半導体チップ３の右中央部に帯状に設けられている。金属箔１３ｂは、インターポーザ１２ａを介して半導体チップ３の右中央部に帯状に設けられている。金属箔１５ｂは、インターポーザ１４ａを介して半導体チップ３の左中央部に帯状に設けられている。
【００４８】
ここでは、金属箔とチップ端子間接続を２本のボンディングワイヤを用いて行っているが３本以上用いてもよく、金属箔との接続を２つのチップ端子を用いて行っているが、３つ以上のチップ端子を用いてもよい。また、金属箔の形状を帯状に形成しているが、高電位側電源（Ｖｄｄ）電圧降下や接地電位の上昇を抑制できる範囲内で任意に変更してもよい。
【００４９】
なお、金属箔７ｂは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続され、金属箔８ｂは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続されている。金属箔１３ｂは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続され、金属箔１５ｂは、図示しないボンディングワイヤ、接続端子、及び接続リードを介して外部端子としてのボール端子に接続されている。
【００５０】
上述したように、本実施例の半導体装置では、半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ２は、ボンディングワイヤ１０ｃ、ボンディングワイヤ１０ｊ、帯状の金属箔７ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ３は、ボンディングワイヤ１０ｄ、ボンディングワイヤ１０ｋ 、金属箔８ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ５は、ボンディングワイヤ１０ｇ、ボンディングワイヤ１０ｌ、帯状の金属箔１３ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ６は、ボンディングワイヤ１０ｈ、ボンディングワイヤ１０ｍ 、金属箔１５ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ７は、ボンディングワイヤ１０ｎ、ボンディングワイヤ１０ｐ、帯状の金属箔７ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ８は、ボンディングワイヤ１０ｓ、ボンディングワイヤ１０ｔ 、金属箔８ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続されている。半導体チップ３の中央部の高電位側電源（Ｖｄｄ）端子としてのチップ端子ＰａｄＣ９は、ボンディングワイヤ１０ｕ、ボンディングワイヤ１０ｖ、帯状の金属箔１３ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続され、半導体チップ３の中央部の低電位側電源（Ｖｓｓ）端子としてのチップ端子ＰａｄＣ１０は、ボンディングワイヤ１０ｗ、ボンディングワイヤ１０ｙ 、金属箔１５ｂ、ボンディングワイヤ、接続端子、及び接続リード９を介して外部端子としてのボール端子と電気的に接続されている。
【００５１】
このため、半導体チップの面積が大きくなった場合でも、半導体チップ中央部での電源電圧の降下や接地電位の上昇を抑制でき、ボンディングワイヤ接続個所及び本数を増やしているので、実施例１よりもＬＳＩとしての半導体チップの動作マージンの低下や誤動作などを抑制することができる。また、半導体チップの動作マージンの低下や誤動作などを抑制するために、半導体チップ端にＩ／Ｏ端子を設け、半導体チップ中央部に設けられた電源端子や接地端子をバンプを介して再配線層と接続する方法を採用する必要がないので、組み立て及び外囲器を含めた半導体装置のコストを低減することができる。
【００５２】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。例えば、本実施例では、ＳｏＣ（system  on  a  chip）を搭載した樹脂封止型ＢＧＡについて説明したが、チップ面積が大きな高集積メモリなどを搭載した外囲器、ＭＣＰ（Multi−Chip  Package）、ＳｉＰ（System  in  Package）等にも適用できる。
【００５３】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  基板上に設けられ、中央部に設けられた高電位側電源端子及び低電位側電源端子が第１主面上に形成された半導体チップと、前記半導体チップ上に設けられたインターポーザと、主要部が前記インターポーザ上に設けられ、一端部が前記インターポーザ端から延在して設けられ、前記一端部が前記高電位側電源端子と第１のバンプで電気的に接続された第１の金属箔と、主要部が前記インターポーザ上に前記第１の金属箔と離間して設けられ、一端部が前記インターポーザ端から延在して設けられ、前記一端部が前記低電位側電源端子と第２のバンプで電気的に接続された第２の金属箔と、前記基板上に設けられ、前記第１の金属箔の他端と第１のボンディングワイヤで電気的に接続された第１の接続端子と、前記基板上に設けられ、前記第２の金属箔の他端と第２のボンディングワイヤで電気的に接続された第２の接続端子と、前記半導体チップ、前記インターポーザ、前記第１の金属箔、前記第２の金属箔、前記第１のバンプ、前記第１のバンプ、前記第１のボンディングワイヤ、前記第２のボンディングワイヤ、前記第１の接続端子、及び前記第２の接続端子を封止する外囲器と、前記第１の接続端子に電気的に接続され、前記外囲器の外側に延在する第１の外部端子と、前記第２の接続端子に電気的に接続され、前記外囲器の外側に延在する第２の外部端子と、を具備する半導体装置。
【００５４】
（付記２）  中央部にチップ端子が設けられた半導体チップを基板上にマウントする工程と、第１主面に金属箔が設けられたインターポーザを前記半導体チップ上に貼付する工程と、前記インターポーザ端から延在する前記金属箔の一端部と前記チップ端子をバンプで接続する工程と、前記金属箔の他端と基板の接続端子をボンディングワイヤで接続する工程と、前記半導体チップ、前記インターポーザ、前記金属箔、前記接続端子、及び前記ボンディングワイヤを封止して、前記接続端子と電気的に接続された外部端子を露呈する工程とを具備する半導体装置の製造方法。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に係る樹脂封止型ＢＧＡとしての半導体装置を示す平面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を示すフローチャート。
【図３】本発明の実施例１に係るワイヤボンディング直後の半導体装置を示す部分拡大上面図。
【図４】本発明の実施例２に係る樹脂封止型ＢＧＡとしての半導体装置を示す平面図。
【図５】本発明の実施例２に係るワイヤボンディング直後の半導体装置を示す部分拡大上面図。
【図６】本発明の実施例３に係るワイヤボンディング直後の樹脂封止型ＢＧＡとしての半導体装置を示す部分拡大上面図。
【符号の説明】
【００５６】
１、１ａ、１ｂ  半導体装置
２  モールド樹脂
３  半導体チップ
４  基板
５、５ａ、６、６ａ、１２、１２ａ、１４、１４ａ  インターポーザ
７、７ａ、７ｂ、８、８ａ、８ｂ、１３、１３ａ、１３ｂ、１５、１５ａ、１５ｂ  金属箔
９  接続リード
１０ａ〜ｈ、１０ｊ〜ｎ、１０ｕ、１０ｖ、１０ｗ、１０ｙ  ボンディングワイヤ
１１ａ〜ｄ  バンプ
ＢＦ１〜４  接続端子
ＢＯ１〜６  ボール端子
ＰａｄＣ１〜１０  チップ端子
【図１】
2007287941.tif 000003
【図２】
2007287941.tif 000004
【図３】
2007287941.tif 000005
【図４】
2007287941.tif 000006
【図５】
2007287941.tif 000007
【図６】
2007287941.tif 000008