(57)【要約】【課題】  バッファ構造を適切にすることにより、低電圧印加時のリーク電流の低減（１×１０-9Ａ以下）を図り、高耐圧化と高性能化を実現した電界効果トランジスタを提供することにある。【解決手段】  半絶縁性基板１上に、下層から順にバッファ層２、活性層、コンタクト層を有する電界効果トランジスタ用エピタキシャルウエハにおいて、バッファ層２が複数層から成り、その複数層のうちの最下層２ａとしてｐ型のＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）からなるｐ型バッファ層を設け、このｐ型バッファ層の膜厚とｐ型バッファ層のｐ型キャリア濃度との積が、１×１０10〜１×１０1２／ｃｍ2の範囲にあるようにする。【選択図】        図１
2007067359.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板上に、下層から順に無添加のバッファ層、活性層、コンタクト層を有するIII-Ｖ族化合物半導体装置において、
前記無添加のバッファ層が複数層から成り、その複数層のうちの最下層としてＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）からなるｐ型バッファ層を有することを特徴とするIII-Ｖ族化合物半導体装置。
【請求項２】
半絶縁性基板上に、下層から順に無添加のバッファ層、活性層、コンタクト層を有するIII-Ｖ族化合物半導体装置において、
無添加のバッファ層が、ＧａＡｓ層およびＡｌxＧａ1-ｘＡｓ層（０≦ｘ≦１）を交互に積み重ねたＧａＡｓ／ＡｌxＧａ1-ｘＡｓのヘテロ構造を２回以上成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）のｐ型バッファ層とから構成されていることを特徴とするIII-Ｖ族化合物半導体装置。
【請求項３】
請求項１又は２記載のIII-Ｖ族化合物半導体装置において、
前記ｐ型バッファ層の膜厚と前記ｐ型バッファ層のｐ型キャリア濃度との積（Ｎｄ積とする。）が、１×１０10〜１×１０12／ｃｍ2の範囲にあることを特徴とするIII-Ｖ族化合物半導体装置。
【請求項４】
請求項３記載のIII-Ｖ族化合物半導体において、
前記p型キャリア濃度が酸素又は遷移金属もしくはその両方をドープしたことによるものであることを特徴とするIII-Ｖ族化合物半導体装置。
【請求項５】
請求項１〜４のいずれかに記載のIII-Ｖ族化合物半導体装置において、
前記ｐ型バッファ層として挿入するｐ型ＡｌxＧａ1-ｘＡｓ層の厚さが２〜５０ｎｍであることを特徴とするIII-Ｖ族化合物半導体装置。
【請求項６】
請求項１〜５のいずれかに記載のIII-Ｖ族化合物半導体装置において、
前記活性層がＦＥＴ又はＨＥＭＴの構造を有することを特徴とするIII-Ｖ族化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）やＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）などのIII-Ｖ族化合物半導体装置、特にそのバッファ層の改良に関するものである。
【背景技術】
【０００２】
トランジスタの性能を向上させるためには、より多くの多数キャリアをより高速に伝達できる材質を用いることが重要である。ＧａＡｓ（ガリウム砒素）やＩｎＧａＡｓ（インジウムガリウム砒素）はＳｉ（シリコン）に比べて、電子移動度が高いという特徴がある。この特徴を活かして、ＧａＡｓやＩｎＧａＡｓは高速デバイスに多く用いられている。代表例としてＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が挙げられる。
【０００３】
ＦＥＴやＨＥＭＴといった電界効果トランジスタは、現在、半絶縁性ＧａＡｓ基板上にバッファ層、その上に活性層をエピタキシャル成長させたエピタキシャルウエハを用いるのが一般的である。
【０００４】
ＨＥＭＴのおおまかな構造を図８に示す。ＨＥＭＴは、基板上に結晶成長されたバッファ層、チャネル層、スペーサ層、キャリア供給層、及びコンタクト層よりなる。コンタクト層は電極を形成するための層である。キャリア供給層は自由電子を発生しチャネル層へ供給するための層である。チャネル層は自由電子が流れる層であり、高純度である必要がある。
【０００５】
バッファ層は基板とエピタキシャル結晶との界面に生じる欠陥層の活性層への影響を防ぐために設けられるが、このバッファ層が低抵抗であると、バッファ層に活性層から電流がリークしてしまう。よってバッファ層は高抵抗なエピタキシャル結晶であることが必要とされる。バッファ層を高抵抗化するためにはバッファ層の不純物濃度を低くする、もしくはヘテロ障壁を高くしなければならない。
【０００６】
従来、バッファ層に電流が漏れると著しく素子特性が悪化するため、ｐ型半導体基板上にｐ型バッファ層及びチャネル層をエピタキシャル成長して作製する電界効果型半導体装置において、リーク電流を抑制するように、ｐ型バッファ層のアクセプタ濃度を５×１０15／ｃｍ3から５×１０16／ｃｍ3とすることが開示されている（例えば、特許文献１参照）。
【特許文献１】特開平１０-１１６８３７号公報（段落００１９）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来、バッファ層のＡｌ混晶比や膜厚との関係においてｐ型濃度を論じたものはない。
【０００８】
本発明者等が鋭意研究努力した結果、次のことを見出した。すなわち、問題点は、上記で述べた結晶成長法で作製されたエピタキシャルウエハの半絶縁性基板とエピタキシャル層の界面に低抵抗の導電層が存在することである。このようなエピタキシャルウエハを用いてＨＥＭＴ等の電界効果トランジスタを作製すると、エピタキシャル層と基板界面の導電層を通じて、ソース電極とドレイン電極の間にリーク電流が流れ、トランジスタの電気特性を悪化させる。低抵抗層が形成される原因は、大気中などいたるところに存在しているシリコンや成長炉内に残留してしまったドーパント原料が成長前基板の表面に付着し、成長後も存在してｎ型キャリアとなってしまうと考えられる。
【０００９】
そこで、本発明の目的は、上記課題を解決し、バッファ構造を適切にすることにより、電極間の更なるリーク電流の低減（１×１０-9Ａ以下）を図り、高耐圧化と高性能化を実現したIII-Ｖ族化合物半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
バッファ層最下層のＡｌxＧａ1-ｘＡｓ層のＮｄ積の範囲を限定することにより、電極間のリーク電流を低減する。
【００１１】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１２】
請求項１の発明に係るIII-Ｖ族化合物半導体装置は、半絶縁性基板上に、下層から順に無添加のバッファ層、活性層、コンタクト層を有するIII-Ｖ族化合物半導体装置において、前記無添加のバッファ層が複数層から成り、その複数層のうちの最下層としてＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）からなるｐ型バッファ層を有することを特徴とする。ここで、ｘはＡｌＧａＡｓ中のＡｌＡｓの割合（以下、混晶比とする。）である。
【００１３】
請求項２の発明は、半絶縁性基板上に、下層から順に無添加のバッファ層、活性層、コンタクト層を有するIII-Ｖ族化合物半導体装置において、無添加のバッファ層が、ＧａＡｓ層およびＡｌxＧａ1-ｘＡｓ層（０≦ｘ≦１）を交互に積み重ねたＧａＡｓ／ＡｌxＧａ1-ｘＡｓのヘテロ構造を２回以上成長した積層部分と、その積層部分の下にバッファ層の最下層として設けたＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）のｐ型バッファ層とから構成されていることを特徴とする。
【００１４】
請求項３の発明は、請求項１又は２記載のIII-Ｖ族化合物半導体装置において、前記ｐ型バッファ層の膜厚と酸素または遷移金属もしくはその両方のｐ型キャリア濃度との積（Ｎｄ積とする。）が、１×１０10〜１×１０12／ｃｍ2の範囲にあることを特徴とする。
【００１５】
請求項４の発明は、請求項３記載のIII-Ｖ族化合物半導体において、前記ｐ型キャリア濃度が、酸素または遷移金属もしくはその両方をドープしたことによるものであることを特徴とする。
【００１６】
請求項５の発明は、請求項１〜４のいずれかに記載のIII-Ｖ族化合物半導体装置において、前記ｐ型バッファ層として挿入するｐ型ＡｌxＧａ1-ｘＡｓ層の厚さが２〜５０ｎｍであることを特徴とする。
【００１７】
請求項６の発明は、請求項１〜５のいずれかに記載のIII-Ｖ族化合物半導体装置において、前記活性層がＦＥＴ又はＨＥＭＴの構造を有することを特徴とする。
【００１８】
＜発明の要点＞
本発明は、ＦＥＴやＨＥＭＴなどのIII-Ｖ族化合物半導体装置において、バッファ層のうちの最下層としてｐ型のＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）の層部分を設けるものであり、ｐ型でバンドを持ち上げるために、よりバッファ層側に流れる漏れ電流を抑止することが可能となる。すなわち、同じＮｄ積であっても、ｐ型のＡｌxＧａ1-ｘＡｓ中の混晶比ｘを０．３以上に大きくすることにより、リーク電流を減少させることができる。図６には混晶比ｘをｘ＝０．３５、ｘ＝０．５５、ｘ＝０．７５と大きくするにつれ、リーク電流が減少する様子が示されている。
【００１９】
また本発明は、このバッファ層の最下層であるｐ型バッファ層の膜厚とp型バッファ層のｐ型キャリア濃度との積（Ｎｄ積）が、１×１０10〜１×１０12／ｃｍ2の範囲にあるようにする。図７にこの最適範囲を示す。このようにバッファ層の膜厚および最下層のｐ型濃度を規定することにより、リーク電流の低減を図り、電界効果トランジスタの高耐圧化、高性能化を実現することができる。
【発明の効果】
【００２０】
本発明によれば、低電圧印加時のリーク電流を低減することができる。すなわち、バッファ層におけるIII-Ｖ族化合物半導体結晶を高抵抗化して、ＦＥＴやＨＥＭＴなどのIII-Ｖ族化合物半導体装置の高耐圧化、高性能化を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を図示の実施の形態に基づいて説明する。
【００２２】
本発明の実施形態として、ＨＥＭＴエピタキシャルウエハの構造を図１に示した。III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に送り込み、反応炉内で加熱された基板付近で原料が熱分解され、基板上にエピタキシャル成長する有機金属気相成長法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ、以下ＭＯＶＰＥ法）を用いて、バッファ層最下層に、ある範囲のＮｄ積のｐ型ＡｌxＧａ1-ｘＡｓ層を挿入し、これにより高抵抗で高耐圧なIII-Ｖ族化合物半導体結晶を成長する。成長時の基板温度は６５０℃、成長炉内圧力は７６Ｔｏｒｒ、希釈用ガスは水素である。基板にはＧａＡｓ基板を用いた。
【００２３】
ＭＯＶＰＥ法により、半絶縁性ＧａＡｓ基板１上に、バッファ層２を設け、その上に、チャネル層３としてｉ型Ｉｎ0.20Ｇａ0.80Ａｓ（厚さ２０ｎｍ、キャリア濃度１×１０16／ｃｍ3以下）を設ける。その上に更に、スペーサ層４として、ｉ型Ａｌ0.25Ｇａ0.75Ａｓ層（厚さ３ｎｍ、キャリア濃度１×１０16／ｃｍ3以下）、キャリア供給層５としてｎ型Ａｌ0.25Ｇａ0.75Ａｓ（厚さ２５０ｎｍ、キャリア濃度３×１０18／ｃｍ3）、その上にゲートコンタクト層（ショットキー層）６としてｉ型Ａｌ0.25Ｇａ0.75Ａｓ（厚さ５０ｎｍ、キャリア濃度１×１０16／ｃｍ3以下）を設け、その上にコンタクト層７としてｎ型ＧａＡｓ（厚さ１００ｎｍ、キャリア濃度３×１０18／ｃｍ3）を設けた。
【００２４】
上記バッファ層２は、ＧａＡｓ層およびＡｌxＧａ1-ｘＡｓ層（０≦ｘ≦１）を交互に積み重ねたＧａＡｓ／ＡｌxＧａ1-ｘＡｓのヘテロ構造を２回以上成長した積層部分２ｂと、その積層部分の下にバッファ層の最下層２ａとして設けたｐ型のＡｌxＧａ1-ｘＡｓ（０．３≦ｘ≦１）からなる。ここでは、バッファ層２の最下層２ａとして、ｐ型Ａｌ0.50Ｇａ0.50Ａｓ（厚さ１０ｎｍ、キャリア濃度２×１０17／ｃｍ3）を設けた。そして、このバッファ層２における最下層２ａの膜厚（１０ｎｍ）と、酸素または遷移金属をドープしたことによるｐ型キャリア濃度との積を１×１０10〜１×１０13／ｃｍ2の範囲に納めた。遷移金属としては、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｚｎ（亜鉛）のうちから任意のものを選択的に使用した。
【００２５】
上記において、バッファ層２の最下層２ａであるｐ型Ａｌ0.50Ｇａ0.50Ａｓ層の成長には、Ｇａ（ＣＨ3）3（トリメチルガリウム）、Ａｌ（ＣＨ3）3（トリメチルアルミニウム）及びＡｓＨ3（アルシン）を用い、それらの流量はそれぞれ５．３ｃｍ3／分、２．２０ｃｍ3／分及び２５０ｃｍ3／分とした。
【００２６】
バッファ層２のｉ型ＧａＡｓ層の成長には、Ｇａ（ＣＨ3）3とＡｓＨ3を用いた。Ｇａ（ＣＨ3）3の流量は１０．５ｃｍ3／分である。ＡｓＨ3の流量は３１５ｃｍ3／分である。
【００２７】
バッファ層２やスペーサ層４やゲートコンタクト層６のｉ型Ａｌ0.25Ｇａ0.75Ａｓ層の成長には、Ｇａ（ＣＨ3）3、Ａｌ（ＣＨ3）3及びＡｓＨ3を用い、それらの流量はそれぞれ５．３ｃｍ3／分、１．４３ｃｍ3／分及び６３０ｃｍ3／分である。
【００２８】
チャネル層３のｉ型Ｉｎ0.20Ｇａ0.80Ａｓ層の成長にはＧａ（ＣＨ3）3、Ｉｎ（ＣＨ3）3及びＡｓＨ3を用い、それらの流量はそれぞれ５．３ｃｍ3／分、２．０９ｃｍ3／分及び５００ｃｍ3／分である。
【００２９】
キャリア供給層５のｎ型Ａｌ0.25Ｇａ0.75Ａｓ層の成長には、ｉ型Ａｌ0.25Ｇａ0.75Ａｓの成長に使用したＧａ（ＣＨ3）3、Ａｌ（ＣＨ3）3、ＡｓＨ3に加えて、Ｓｉ2Ｈ6を使用した。Ｓｉ2Ｈ6の流量は７．７８×１０-3ｃｍ3／分である。Ｓｉ2Ｈ6以外の流量はｉ型Ａｌ0.25Ｇａ0.75Ａｓ層の場合と同じである。
【００３０】
コンタクト層７のｎ型ＧａＡｓ層の成長には、ｉ型ＧａＡｓの成長に使用したＧａ（ＣＨ3）3、ＡｓＨ3に加えてＳｉ2Ｈ6を用いた。Ｓｉ2Ｈ6の流量は１．４７×１０-4ｃｍ3／分である。
【００３１】
＜最適条件についての根拠＞
本発明の効果を確認する為に、Ｎｄ積で１×１０9〜２×１０12／ｃｍ2の範囲で、酸素または遷移金属をドープしたエピタキシャルウエハのリーク電流を測定した。測定図を図２に、結果を図３〜図５に示す。
【００３２】
測定の仕方は図２の通りで、測定を行う為にコンタクト層、キャリア供給層、スペーサ層、チャネル層の一部を除去し、コンタクト層表面に２箇所電極を付ける。その両端に電圧を印加したときに流れる電流値を測定する。
【００３３】
リーク電流の測定結果は図３〜図５に示す通りであり、バッファ層の最下層２ａのＮｄ積を１×１０9〜２×１０12／ｃｍ2と増やして行くと、リーク電流は減少する。
【００３４】
また図６はＮｄ積と電圧印加時のリーク電流の関係（印加電圧：２０Ｖ）を示したものであり、図６に示す通り、ｐ型ＡｌxＧａ1-ｘＡｓ中の混晶比を大きくすることにより同じＮｄ積であってもリーク電流量を減らすことができる。
【００３５】
ここで、図６には、ＡｌＧａＡｓからなるｐ型バッファ層（最下層２ａ）のＡｌ組成ｘがｘ＝０．３５、ｘ＝０．５５、ｘ＝０．７５の場合をパラメータとして、Ｎｄ積と電圧印加時のリーク電流の関係（印加電圧：２０Ｖ）を示してある。これらの曲線の右側端に注目してみる。バッファ層のＮｄ積がこれの右端より大きくなる領域では、つまり混晶比がｘ＝０．３５でＮｄ積＝２×１０12／ｃｍ2、混晶比がｘ＝０．５５でＮｄ積＝１×１０11／ｃｍ2、混晶比がｘ＝０．７５でＮｄ積＝８×１０11／ｃｍ2より大きくなると、酸素または遷移金属が活性層に拡散してしまい、活性層、バッファ層近傍において走行電子が酸素または遷移金属によって不純物散乱されてしまう恐れがある。またｐ型バッファ層（最下層２ａ）は厚すぎると抵抗が下がってしまい、薄すぎると基板とエピタキシャル結晶との界面に生じる欠陥層の活性層への影響を防ぐという本来のバッファ層の機能を果たさなくなる。この各混晶比におけるバッファ層のＮｄ積の最適な範囲を図７に示す。
【００３６】
図７から分かるように、リーク電流の少ない最適範囲として、バッファ層最下層のＡｌxＧａ1-ｘＡｓは、混晶比ｘを０．３〜１．０の範囲で決めるのがよい。また、酸素または遷移金属が活性層に拡散することによる、活性層、バッファ層近傍において走行電子が酸素または遷移金属によって不純物散乱するのを避けるため、バッファ層を構成する最上層は何もドープしないアンドープのエピタキシャル結晶とするのが望ましい。
【００３７】
＜他の実施例、変形例＞
本発明の半導体装置を構成するIII-Ｖ族化合物半導体結晶において、III族元素としてはＧａ（ガリウム）、Ａｌ（アルミニウム）の他に、Ｉｎ（インジウム）があり、Ｖ族元素としてはＡｓ（砒素）の他に、Ｐ（リン）がある。これらの組み合わせにより、III-Ｖ族化合物半導体結晶はＧａＡｓ、ＡｌxＧａ1-ｘＡｓの他に、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ、ＧａＰ、ＡｌＰ、ＩｎＰ、ＡｌＧａＰ、ＧａＩｎＰ、ＡｌＧａＩｎ等の２元系結晶から４元系結晶に応用して利用できる。
【００３８】
なお、ＨＢＴのバッファ層成長時にも膜厚とキャリア濃度との積を規定することができる。
【００３９】
本発明は、ＦＥＴやＨＥＭＴなどの電子デバイスだけでなく、それらを中心とした半導体集積回路に応用でき、また光発光・受光素子、レーザーの埋め込みの抵抗層にも利用できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係るＨＥＭＴの断面構造を示す図である。
【図２】電圧を印加してバッファ層のリーク電流を測定する方法を示す図である。
【図３】本発明の一実施形態に係る混晶比０．３５のときのＮｄ積とリーク電流の関係を示す図である。
【図４】本発明の一実施形態に係る混晶比０．５５のときのＮｄ積とリーク電流の関係を示す図である。
【図５】本発明の一実施形態に係る混晶比０．７５のときのＮｄ積とリーク電流の関係を示す図である。
【図６】試作例に係るＨＥＭＴのバッファ層最下層のＮｄ積とリーク電流の関係を示す図である。
【図７】本発明の混晶比を変化させたときのＮｄ積の最適条件を示す図である。
【図８】本発明を適用したＨＥＭＴの断面構造を示す図である。
【符号の説明】
【００４１】
１  基板
２  バッファ層
２ａ  最下層
２ｂ  積層部分
３  チャネル層
４  スペーサ層
５  キャリア供給層
６  ゲートコンタクト層
７  コンタクト層
９  電極
【図１】
2007067359.tif 000003
【図２】
2007067359.tif 000004
【図３】
2007067359.tif 000005
【図４】
2007067359.tif 000006
【図５】
2007067359.tif 000007
【図６】
2007067359.tif 000008
【図７】
2007067359.tif 000009
【図８】
2007067359.tif 000010