(57)【要約】【課題】さらなる薄型化が可能である電子部品が埋め込まれてなる電子部品内蔵基板とその製造方法を提供する。【解決手段】絶縁樹脂基板１７と、絶縁樹脂基板１７の一方の面に形成された第１配線１９ａと、電子回路を内蔵し、電子回路に接続するようにバンプ１４が形成されており、バンプ１４が第１配線１９ａに接続するように絶縁樹脂基板１７中に埋め込まれている電子部品１３とを有する構成とする。【選択図】図１
2007134569.tif 000002
【特許請求の範囲】
【請求項１】
絶縁樹脂基板と、
前記絶縁樹脂基板の一方の面に形成された第１配線と、
電子回路を内蔵し、前記電子回路に接続するようにバンプが形成されており、前記バンプが前記第１配線に接続するように前記絶縁樹脂基板中に埋め込まれている電子部品と
を有する電子部品内蔵基板。
【請求項２】
前記バンプの頂部が前記第１配線に入り込むように形成されている
請求項１に記載の電子部品内蔵基板。
【請求項３】
前記第１配線は複数の導電層が積層して形成されている
請求項１に記載の電子部品内蔵基板。
【請求項４】
前記絶縁樹脂基板の他方の面に第２配線がさらに形成されている
請求項１に記載の電子部品内蔵基板。
【請求項５】
前記第１配線と前記第２配線が前記絶縁樹脂基板を貫通する導電性ポストにより接続されている
請求項４に記載の電子部品内蔵基板。
【請求項６】
前記電子部品に前記バンプが複数形成されており、
前記絶縁樹脂基板が複数の前記バンプ間の領域において前記電子部品を被覆する部分と残部との複数の層から形成されている
請求項１に記載の電子部品内蔵基板。
【請求項７】
第１導電層に、電子回路を内蔵し、前記電子回路に接続するようにバンプが形成されている電子部品をマウントする工程と、
前記第１導電層上に基板用絶縁樹脂を供給して前記電子部品を埋め込んで絶縁樹脂基板を形成する工程と、
前記第１導電層をパターン加工して第１配線を形成する工程と
を有する電子部品内蔵基板の製造方法。
【請求項８】
前記電子部品をマウントする工程の前に、前記第１導電層に、前記バンプの位置に前記バンプの径程度の開口部を形成しておき、
前記電子部品をマウントする工程において、前記開口部に前記バンプを嵌入させてマウントし、
前記絶縁樹脂基板を形成する工程と前記第１配線を形成する工程の間に、前記第１導電層の上層において、前記開口部から露出している前記バンプの頂部を被覆して前記バンプと前記第１導電層の間隙を埋めるように導電体を積層し、厚膜化された第１導電層として、前記開口部において前記バンプの頂部が前記第１導電層に入り込むようにして前記バンプと前記第１導電層を接続する工程とさらに有する
請求項７に記載の電子部品内蔵基板の製造方法。
【請求項９】
前記導電体を積層する工程において、化学メッキにより前記導電体を積層する
請求項８に記載の電子部品内蔵基板の製造方法。
【請求項１０】
前記絶縁樹脂基板を形成する工程以降に、前記絶縁樹脂基板の前記第１導電層と反対側の面上に第２導電層を形成する工程と、前記第２導電層をパターン加工して第２配線を形成する工程とをさらに有する
請求項７に記載の電子部品内蔵基板の製造方法。
【請求項１１】
前記絶縁樹脂基板を形成する工程の前に、前記第１導電層に垂直配線となる導電性ポストを形成する工程をさらに有し、
前記絶縁樹脂基板を形成する工程においては前記導電性ポストが前記絶縁樹脂基板を貫通するように形成し、
前記第２導電層を形成する工程においては、前記導電性ポストに接続するように前記第２導電層を形成する
請求項１０に記載の電子部品内蔵基板の製造方法。
【請求項１２】
前記電子部品として前記バンプが複数形成されている電子部品を用い、
前記電子部品をマウントする工程において、複数の前記バンプ間の領域においてダイボンド用絶縁樹脂を介して前記電子部品を前記第１導電層に固着させ、
前記絶縁樹脂基板を形成する工程において、基板用絶縁樹脂を供給して前記電子部品を埋め込んで前記ダイボンド用絶縁樹脂を一体化するようにして絶縁樹脂基板を形成する
請求項７に記載の電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品内蔵基板及びその製造方法に関し、特に、絶縁樹脂基板中に半導体チップなどの電子部品が埋め込まれている電子部品内蔵基板及びその製造方法に関するものである。
【背景技術】
【０００２】
デジタルビデオカメラ、デジタル携帯電話、あるいはノートパソコンなど、携帯用電子機器の小型化、薄型化、軽量化に対する要求は強くなる一方であり、これに応えるために近年のＶＬＳＩなどの半導体装置においては３年で７割の縮小化を実現してきた一方で、このような半導体装置をプリント配線基板上に実装した電子回路装置としても、実装基板（プリント配線基板）上の部品の実装密度をいかに向上させるかが重要な課題として研究及び開発がなされてきた。
【０００３】
例えば、半導体装置のパッケージ形態としては、ＤＩＰ（Dual Inline Package）などのリード挿入型から表面実装型へと移行し、さらには半導体チップのパッド電極にはんだや金などからなるバンプ（突起電極）を設け、フェースダウンでバンプを介して配線基板に接続するフリップチップ実装法が開発された。
【０００４】
ところで、ＬＳＩチップなどの電子部品のプリント配線基板などの実装基板への実装は、従来、実装基板の表面上に限られていた。
しかし、実装基板の表面上の部品搭載面積には限りがあり、近年のプリント配線板全体の小型化、つまり高密度化への要求を満足できなくなってきた。
【０００５】
そこで、例えば特許文献１において、ＬＳＩチップをベアチップの状態で、プリント配線基板に内蔵する構造が提案された。上記のプリント配線基板は、コアとなる両面基板上にベアチップが実装され、さらに、プリプレグを介してベアチップ実装面側が張り合わされ、ＬＳＩチップを両面基板で挟み込んだ構造となっている。ＬＳＩチップを内蔵することにより、基板の実装可能面積を大きくすることができる。
【０００６】
上記のプリント配線基板は、予め、電気的な接続のためのバンプを形成したＬＳＩチップを、両面基板上にフリップチップで実装し、次に、前述のＬＳＩチップを実装した両面基板と、予めＬＳＩチップに相当する部分をくりぬいたプリプレグと、コアとなる両面基板を積層して張り合わせ、一体に成型することで製造することができる。
【０００７】
しかし、上記の特許文献１に記載のプリント配線基板の構造において、ＬＳＩチップの厚みはプリプレグの厚み以下であるにも拘らず、張り合わせる上下のコアとなる両面基板が必要であり、その分、薄型化を阻害する結果となっていた。
従って、半導体装置の小型化や高集積化を高めるために、半導体装置の実装基板として用いられる電子部品内蔵基板のさらなる薄型化が望まれている。
【０００８】
また、ＬＳＩチップの実装面とその上面に張り合わせた基板との接続は、積層成型後にコア基板とプリプレグの層を貫通するビアを形成して行われるが、この場合にはビアを深く形成しなければならないのでビア径が大きくなり、配線密度が低下することや、ランダムビアが形成できないため、設計自由度にも制約があった。
【特許文献１】特開２００１−１１９１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、半導体チップなどの電子部品を内蔵して、さらなる薄型化が進められた電子部品内蔵基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明の電子部品内蔵基板は、絶縁樹脂基板と、前記絶縁樹脂基板の一方の面に形成された第１配線と、電子回路を内蔵し、前記電子回路に接続するようにバンプが形成されており、前記バンプが前記第１配線に接続するように前記絶縁樹脂基板中に埋め込まれている電子部品とを有する。
【００１１】
上記の本発明の電子部品内蔵基板は、絶縁樹脂基板の一方の面に第１配線が形成されており、絶縁樹脂基板中には、電子回路を内蔵し、電子回路に接続するようにバンプが形成されている電子部品が埋め込まれており、バンプが第１配線に接続された構成となっている。
【００１２】
また、上記の課題を解決するため、本発明の電子部品内蔵基板の製造方法は、第１導電層に、電子回路を内蔵し、前記電子回路に接続するようにバンプが形成されている電子部品をマウントする工程と、前記第１導電層上に基板用絶縁樹脂を供給して前記電子部品を埋め込んで絶縁樹脂基板を形成する工程と、前記第１導電層をパターン加工して第１配線を形成する工程とを有する。
【００１３】
上記の本発明の電子部品内蔵基板の製造方法は、第１導電層に、電子回路を内蔵し、電子回路に接続するようにバンプが形成されている電子部品をマウントする。
次に、第１導電層上に基板用絶縁樹脂を供給して電子部品を埋め込んで絶縁樹脂基板を形成する。
次に、第１導電層をパターン加工して第１配線を形成する。
【発明の効果】
【００１４】
本発明の電子部品内蔵基板は、半導体チップなどの電子部品が埋め込まれた絶縁樹脂基板上に電子部品のバンプに接続して直接第１配線が形成された構成であり、電子部品内蔵基板においてさらなる薄型化が可能である。
【００１５】
本発明の電子部品内蔵基板の製造方法は、半導体チップなどの電子部品を内蔵する電子部品内蔵基板を、さらなる薄型化を進めて製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の電子部品内蔵基板及びその製造方法の実施の形態について、図面を参照して説明する。
【００１７】
第１実施形態
図１（ａ）は本実施形態に係る電子部品内蔵基板の模式断面図である。
例えば、絶縁樹脂基板１７の一方の面に第１配線１９ａが形成されており、他方の面に第２配線１６ａが形成されて、第１配線１９ａ及び第２配線１６ａは絶縁樹脂基板１７を貫通する垂直配線１１により接続されている。
上記の絶縁樹脂基板１７中に、電子回路を内蔵し、電子回路に接続するようにバンプ１４が形成されている半導体チップなどの電子部品１３が埋め込まれており、バンプ１４が第１配線１９ａに接続された構成となっている。
【００１８】
図１（ｂ）は図１（ａ）中のバンプ１４と第１配線１９ａの接続部分の拡大図である。
上記の電子部品内蔵基板において、バンプ１４の頂部が第１配線１９ａに入り込むように形成されていることが好ましい。
例えば、図１（ｂ）に示すように、複数の導電層（第１導電層１０ａと導電体１８ａ）が積層して第１配線１９ａが形成されている構成であり、第１導電層１０ａに形成された開口部にバンプ１４が嵌入し、バンプ１４の頂部を被覆してバンプ１４と第１導電層１０ａの間隙を埋めるように導電体１８ａが積層して形成されていることにより、上記のようにバンプ１４の頂部が第１配線１９ａに入り込むようにして形成された構成にできる。
【００１９】
また、好ましくは、電子部品１３にバンプ１４が複数形成されており、絶縁樹脂基板１７が複数のバンプ１４間の領域において電子部品１３を被覆する部分（ダイボンド用絶縁樹脂１２）と残部（基板用絶縁樹脂１５）との複数の層から形成されている。
また、好ましくは上記のように、第１配線１９ａと第２配線１６ａが絶縁樹脂基板１７を貫通する銅などの導電性ポストからなる垂直配線１１により接続されている。
【００２０】
上記の本実施形態の電子部品内蔵基板は、電子部品が埋め込まれた絶縁樹脂基板上に電子部品のバンプに接続して直接第１配線が形成された構成であり、電子部品内蔵基板においてさらなる薄型化が可能である。
【００２１】
上記の本実施形態の電子部品内蔵基板上に、さらに他の電子部品や素子を搭載して、小型化や高集積化を進めた半導体装置を構成することができる。
【００２２】
次に、本実施形態に係る電子部品内蔵基板の製造方法について説明する。
まず、図２（ａ）に示すように、例えば、第１導電層１０として厚さ１８μｍの圧延銅箔を基台上に戴置する。
次に、この第１導電層１０の所定の位置に銅ペーストの印刷によりφ０．１５ｍｍの銅などの導電性ポストを形成して垂直配線１１とする。
次に、炭酸ガスレーザーの照射により、内蔵しようとする半導体チップなどの電子部品に設けたバンプの位置に、バンプの径程度であるφ０．１ｍｍの開口部１０ｈを形成する。
【００２３】
次に、図２（ｂ）に示すように、例えば、第１導電層１０にダイボンド用絶縁樹脂１２を供給し、その上層から内蔵しようとする電子部品１３をフリップチップでマウントする。
電子部品１３は、電子回路を内蔵し、電子回路に接続するようにバンプ１４が複数形成されているものを用いる。
ここでは、第１導電層１０に予め形成しておいた開口部１０ｈにバンプ１４を嵌入させながら、複数のバンプ１４間の領域においてダイボンド用絶縁樹脂１２を介して電子部品１３を第１導電層１０に固着させ、図２（ｃ）に示す状態となるようにしてマウントする。
【００２４】
次に、図３（ａ）に示すように、例えば、垂直配線１１が貫通するように、第１導電層１０上にプリプレグである基板用絶縁樹脂１５を供給し、さらにその上層に第２導電層１６を供給し、上方から押圧する。
これにより、図３（ｂ）に示すように、電子部品１３を埋め込んで、ダイボンド用絶縁樹脂１２と基板用絶縁樹脂１５を一体化するようにして、絶縁樹脂基板１７を形成する。
このとき、圧着により垂直配線１１と第２導電層１６とが接続して、第１導電層１０と第２導電層１６とを接続する。
上記の後、熱処理を行って基板用絶縁樹脂１５を構成する樹脂を硬化する。
【００２５】
次に、図３（ｃ）に示すように、例えば、第１導電層１０の上層において、開口部１０ｈから露出しているバンプ１４の頂部を被覆してバンプ１４と第１導電層１０ａの間隙を埋めるように、導電体１８を積層し、厚膜化された第１導電層１９とする。これにより、開口部１０ｈにおいてバンプ１４の頂部が第１導電層１９に入り込むようにしてバンプ１４と第１導電層１９を接続する。
例えば、開口部１０ｈに合わせた電子部品のバンプ１４周辺をデスカム処理して、銅メッキなどの化学メッキ処理により導電体１８を形成し、得られる第１導電層１９と電子部品とを接続する。
【００２６】
次に、図４（ａ）に示すように、例えば、第１導電層１９及び第２導電層１６の上層にフォトレジスト膜を成膜し、フォトリソグラフィー工程によりパターン露光及び現像を行って、第１配線のパターンのフォトレジスト膜２０及び第２配線のパターンのフォトレジスト膜２１を形成する。
【００２７】
次に、図４（ｂ）に示すように、例えば、フォトレジスト膜（２０，２１）をマスクとしてＲＩＥ（反応性イオンエッチング）などのエッチングを施し、第１導電層１９をパターン加工して第１配線１９ａとし、第２導電層１６をパターン加工して第２配線１６ａとする。
上記において、フォトレジスト膜２０のパターン形成及び第１配線１９ａのパターン加工の後に、フォトレジスト膜２１のパターン形成及び第２配線１６ａのパターン加工を行ってもよい。
上記のようにして第１配線１９ａ及び第２配線１６ａを形成した後、フォトレジスト膜（２０，２１）を剥離することで、図１（ａ）に示す構成の電子部品内蔵基板を製造することができる。
【００２８】
上記の本実施形態の電子部品内蔵基板の製造方法によれば、半導体チップなどの電子部品を内蔵する電子部品内蔵基板を、さらにほぼ電子部品の厚さにまで薄型化して製造することができる。このようにして製造された電子部品内蔵基板上には、さらに他の電子部品や素子を搭載する両面基板として、高密度実装および薄型化が実現できる。
【００２９】
従来方法において、半導体チップなどの電子部品と基板などを接続するためのスルーホールの径は０．３〜０．４ｍｍ程度必要であったのに対して、本実施形態において第１導電層に形成される開口部１０ｈの径は０．２ｍｍ以下でよく、同サイズの基板で実装面積を広くとることが可能になり、製品の小型化が実現できるようになる。
【００３０】
第２実施形態
図５は本実施形態に係る電子部品内蔵基板の断面図である。
第１実施形態に係る電子部品内蔵基板の第１配線１９ａを被覆して樹脂絶縁層２２が形成されており、第１配線１９ａに対する開口部２２ａが形成されている。開口部２２ａを介して第１配線１９ａに接続するように、樹脂絶縁層２２上に上層配線２３が形成されている。上記以外は実質的に第１実施形態の電子部品内蔵基板と同様の構成となっている。
上記のように、半導体チップなどの電子部品の上面に、ビルドアップ法や薄膜形成法などにより配線層を積層することができる。
あるいは、電子部品の他に受動素子などを内蔵したりすることが可能である。
上記の構成とすることで、より高機能なプリント配線板を提供することができる。
【００３１】
上記の本実施形態の電子部品内蔵基板によると、第１実施形態と同様に、電子部品が埋め込まれた絶縁樹脂基板上に電子部品のバンプに接続して直接第１配線が形成された構成であり、電子部品内蔵基板においてさらなる薄型化が可能である。
【００３２】
本実施形態によれば、以下の効果が得られる。
（１）絶縁性の樹脂を間で基板を形成することにより電子部品を銅箔上にフェースダウンで実装でき、銅箔で基板材料と電子部品を挟み込むことによって、コア基材を用いることなく、部品を内蔵することができる。これにより、電子部品内蔵基板そのものの厚みを薄くすることができ、製品の薄型化を実現することができる。
（２）銅ポストで基材を貫通することによってスルーホールではない層間接続を実現でき、電子部品との接続のために形成する開口部（ビア）を小径化でき、これにより、実装面積を増やして製品の小型化を実現することができる。
従来のインターポーザーを介したＣＳＰ（チップサイズパッケージ）では基板の分だけ余分な厚みが必要となっていたが、本発明ではほぼチップの厚みで再配線が可能となっており、銅ポストがなく、電子部品の上面のパターンニングで再配線するだけの構造であり、安価なＣＳＰとして利用できる。
（３）電子部品の端子と基板の配線を化学メッキで接続することにより信頼性の高い接続を得ることができる。
（４）製造方法においては、基板の積層成形工程と一括で、電子部品の封止及び開口部（ビア）の形成を行うことができ、工程短縮及びコストダウンを実現できる。
【００３３】
本発明は上記の説明に限定されない。
例えば、さらなる樹脂絶縁層及び配線を積層させてもよく、また、絶縁樹脂基板中には電子部品が複数埋め込まれた構成や、半導体チップ以外の電子部品としてキャパスタや抵抗素子などの受動素子が埋め込まれた構成としてもよく、また、半導体チップと受動素子が埋め込まれた構成としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００３４】
本発明の電子部品内蔵基板は、半導体チップなどの電子部品を内蔵する実装基板やチップサイズパッケージに適用できる。
また、本発明の電子部品内蔵基板の製造方法は、半導体チップなどの電子部品を内蔵する実装基板やチップサイズパッケージを製造する方法に適用できる。
【図面の簡単な説明】
【００３５】
【図１】図１（ａ）は本発明の第１実施形態に係る電子部品内蔵基板の模式断面図であり、図１（ｂ）は図１（ａ）中のバンプと第１配線の接続部分の拡大図である。
【図２】図２（ａ）〜（ｃ）は本発明の第１実施形態に係る電子部品内蔵基板の製造方法の製造工程を示す模式断面図である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態に係る電子部品内蔵基板の製造方法の製造工程を示す模式断面図である。
【図４】図４（ａ）及び図４（ｂ）は本発明の第１実施形態に係る電子部品内蔵基板の製造方法の製造工程を示す模式断面図である。
【図５】図５は本発明の第２実施形態に係る電子部品内蔵基板の模式断面図である。
【符号の説明】
【００３６】
１０…第１導電層、１０ｈ…開口部、１１…垂直配線、１２…ダイボンド用絶縁樹脂、１３…電子部品、１４…バンプ、１５…基板用絶縁樹脂、１６…第２導電層、１６ａ…第２配線、１７…絶縁樹脂基板、１８…導電体、１９…第１導電層、１９ａ…第１配線、２０，２１…フォトレジスト膜、２２…樹脂絶縁層、２２ａ…開口部、２３…上層配線
【図１】
2007134569.tif 000003
【図２】
2007134569.tif 000004
【図３】
2007134569.tif 000005
【図４】
2007134569.tif 000006
【図５】
2007134569.tif 000007