(57)【要約】【課題】アノード・ショート型のＩＧＢＴを高い生産性で製造することが可能となるＩＧＢＴを提供する。【解決手段】ｎ＋型半導体基板１２２及びｎ−型エピタキシャル層１２４を含む半導体基体１２０と、半導体基体１２０の第１主面に形成され、絶縁ゲートトランジスタを含む能働領域ＡＲ並びにゲートパッド領域ＧＰ及びガードリング領域ＧＲを含む非能働領域からなるＭＯＳ構造と、半導体基体１２０の第２主面に形成され、半導体基体１２０との間にショットキ接合を形成する金属層１４０と、半導体基体１２０の第２主面側からＮｄ−ＹＡＧレーザ光を部分的に照射することで半導体基体１２０の第２主面側に形成された非晶質領域１４２とを備えることを特徴とするＩＧＢＴ１０。【選択図】図１
2007266549.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体と、
前記半導体基体の第１主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造と、
前記半導体基体の第２主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、
前記半導体基体の前記第２主面側からエネルギービームを部分的に照射することで前記半導体基体の前記第２主面側に形成された非晶質領域とを備えることを特徴とするＩＧＢＴ。
【請求項２】
半導体基体と、
前記半導体基体の第１主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造と、
前記半導体基体の第２主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、
前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させることにより形成された合金領域とを備えることを特徴とするＩＧＢＴ。
【請求項３】
請求項１又は２に記載のＩＧＢＴにおいて、
前記半導体基体は、
前記第２主面側に位置し第１導電型不純物を含有する第１半導体層と、
前記第１主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第２半導体層とを含むことを特徴とするＩＧＢＴ。
【請求項４】
請求項３に記載のＩＧＢＴにおいて、
前記半導体基体は、
前記第１半導体層よりも前記第２主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第３半導体層をさらに含むことを特徴とするＩＧＢＴ。
【請求項５】
請求項３又は４に記載のＩＧＢＴにおいて、
前記非晶質領域又は前記合金領域は、前記第２半導体層までは到達しないように形成されていることを特徴とするＩＧＢＴ。
【請求項６】
請求項１〜５のいずれかに記載のＩＧＢＴにおいて、
前記非晶質領域又は前記合金領域は、島状に形成され、
各前記非晶質領域又は各前記合金領域の平均間隔は、前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有することを特徴とするＩＧＢＴ。
【請求項７】
請求項１〜６のいずれかに記載のＩＧＢＴにおいて、
前記非晶質領域又は前記合金領域は、前記非能働領域の直下にのみ形成されていることを特徴とするＩＧＢＴ。
【請求項８】
請求項１〜７のいずれかに記載のＩＧＢＴにおいて、
前記非晶質領域又は前記合金領域は、チップ化したときにチップ端面に露出しないように形成されていることを特徴とするＩＧＢＴ。
【請求項９】
半導体基体を準備する半導体基体準備工程と、
前記半導体基体の第１主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造を形成するＭＯＳ構造形成工程と、
前記半導体基体の第２主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むＩＧＢＴの製造方法において、
前記ショットキ接合形成工程の前に、前記半導体基体の第２主面にエネルギービームを部分的に照射することで前記半導体基体の第２主面側に非晶質領域を形成する非晶質領域形成工程をさらに含むことを特徴とするＩＧＢＴの製造方法。
【請求項１０】
半導体基体を準備する半導体基体準備工程と、
前記半導体基体の第１主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造を形成するＭＯＳ構造形成工程と、
前記半導体基体の第２主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むＩＧＢＴの製造方法において、
前記ショットキ接合形成工程の後に、前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させて合金領域を形成する合金領域形成工程をさらに含むことを特徴とするＩＧＢＴの製造方法。
【請求項１１】
請求項９又は１０に記載のＩＧＢＴの製造方法において、
前記半導体基体は、
前記第２主面側に位置し第１導電型不純物を含有する第１半導体層と、
前記第１主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第２半導体層とを含むことを特徴とするＩＧＢＴの製造方法。
【請求項１２】
請求項１１に記載のＩＧＢＴの製造方法において、
前記半導体基体は、
前記第１半導体層よりも前記第２主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第３半導体層をさらに含むことを特徴とするＩＧＢＴの製造方法。
【請求項１３】
請求項１１又は１２に記載のＩＧＢＴの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、前記第２半導体層までは到達しないように前記非晶質領域又は前記合金領域を形成することを特徴とするＩＧＢＴの製造方法。
【請求項１４】
請求項９〜１３のいずれかに記載のＩＧＢＴの製造方法において、
前記非晶質領域又は前記合金領域を、島状に、かつ、各前記非晶質領域又は各前記合金領域の平均間隔が前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有するように形成することを特徴とするＩＧＢＴの製造方法。
【請求項１５】
請求項９〜１４のいずれかに記載のＩＧＢＴの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、前記非能働領域の直下にのみ前記非晶質領域又は前記合金領域を形成することを特徴とするＩＧＢＴの製造方法。
【請求項１６】
請求項９〜１５のいずれかに記載のＩＧＢＴの製造方法において、
前記非晶質領域形成工程又は前記合金領域形成工程においては、チップ化したときにチップ端面に露出しないように前記非晶質領域又は前記合金領域を形成することを特徴とするＩＧＢＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ及びＩＧＢＴの製造方法に関する。
【背景技術】
【０００２】
ｐｎ接合からホールを注入する代わりにショットキ接合からホールを注入するＩＧＢＴが知られている(例えば、特許文献１参照。)。図１０は、そのような従来のＩＧＢＴ８００を説明するために示す図である。
【０００３】
従来のＩＧＢＴ８００は、図１０に示すように、ｎ＋型半導体基板８１０と、ｎ＋型半導体基板８１０の上面に形成されたｎ−型エピタキシャル層８１２と、ｎ−型エピタキシャル層８１２の表面に形成されたｐ型ベース領域８１４と、ｐ型ベース領域８１４の表面に形成されたｎ＋型エミッタ領域８１６と、ｐ型ベース領域８１４の表面にゲート絶縁膜８１８を介して形成されたゲート電極８２０と、ｎ＋型半導体基板８１０の裏面に形成されたショットキ金属膜を含むコレクタ電極８２６とを備えている。ｎ＋型エミッタ領域８１６はエミッタ電極８２４と接続されている。
【０００４】
従来のＩＧＢＴ８００によれば、ｐｎ接合からホールを注入するＩＧＢＴの場合と比較して、ホールの注入量が少ないため、ターンオフ時間を短縮してスイッチング速度を高速化することが可能となる。
【０００５】
しかしながら、従来のＩＧＢＴ８００においては、内部転流ダイオードを有しないため、転流用ダイオードを必要とする用途に用いる場合には、ＩＧＢＴのコレクタ・エミッタ間に転流用ダイオードを外付けする必要があるという問題があった。
【０００６】
なお、ｐｎ接合からホールを注入するＩＧＢＴにおいて、コレクタ電極が形成される側に反転マスクを用いてｎ＋層とｐ＋層とを交互に配置した、いわゆるアノード・ショート型又はカソード・ショート型のＩＧＢＴが提案されている(例えば、特許文献２及び非特許文献１参照。)。図１１は、そのような従来のＩＧＢＴのうち特許文献２に開示されたＩＧＢＴ９００を説明するために示す図である。従来のＩＧＢＴ９００によれば、ＩＧＢＴに対して逆並列の内部転流ダイオードをモノリシックに集積することが可能になる。その結果、ＩＧＢＴのコレクタ・エミッタ間に転流用ダイオードを外付けする必要がなくなる。
【０００７】
従って、従来のＩＧＢＴ８００においても、このようなアノード・ショート型又はカソード・ショート型のＩＧＢＴの技術を転用することにより、ＩＧＢＴに対して逆並列の内部転流ダイオードをモノリシックに集積することが考えられる。
【０００８】
【特許文献１】特開２００５-１２９７４７号公報 (図６)
【特許文献２】特許第２８６４６２９号公報 (第３図)
【非特許文献１】“蛍光灯インバータ用新型ＩＧＢＴ  Ｌｉｇｈｔ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ”、図１（ｃ）、[online]、インフィニオンテクノロジーズジャパン株式会社営業本部、[平成１７年２月３日検索]、インターネット<ＵＲＬ:http://www.infineon.com/uploa(i/Document/LightＭＯＳ.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来のＩＧＢＴ８００をアノード・ショート型又はカソード・ショート型のＩＧＢＴにするには、ｎ−型半導体基板の厚さを薄くした状態で、反転マスクを用いたイオン注入によりｎ−型半導体基板の裏面側に部分的にｎ＋層を形成する必要があるため、高い生産性でＩＧＢＴを製造することは容易ではないという問題がある。
【００１０】
そこで、本発明はこのような問題を解決するためになされたもので、アノード・ショート型又はカソード・ショート型のＩＧＢＴを高い生産性で製造することが可能となるＩＧＢＴ及びＩＧＢＴの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（１）本発明のＩＧＢＴは、半導体基体と、前記半導体基体の第１主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造と、前記半導体基体の第２主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、前記半導体基体の前記第２主面側からエネルギービームを部分的に照射することで前記半導体基体の前記第２主面側に形成された非晶質領域とを備えることを特徴とする。
【００１２】
（２）本発明のＩＧＢＴは、半導体基体と、前記半導体基体の第１主面に形成され、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造と、前記半導体基体の第２主面に形成され、前記半導体基体との間にショットキ接合を形成する金属層と、前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させることにより形成された合金領域とを備えることを特徴とする。
【００１３】
このため、本発明のＩＧＢＴによれば、半導体基体の第２主面側からエネルギービームを部分的に照射して非晶質領域を形成したり、金属層にエネルギービームを部分的に照射して合金領域を形成したりするだけで、アノード・ショート型又はカソード・ショート型のＩＧＢＴとなる。その結果、半導体基体の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、本発明のＩＧＢＴは、高い生産性でアノード・ショート型又はカソード・ショート型のＩＧＢＴを製造することが可能な構造を有するＩＧＢＴとなる。
【００１４】
また、本発明のＩＧＢＴによれば、非晶質領域又は合金領域の面積や形状を調整してアノード・ショート率又はカソード・ショート率を調整することで、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００１５】
なお、本発明のＩＧＢＴにおいては、エネルギービームとしてレーザ光を用いることが好ましい。レーザ光はビームスポットが小さく、エネルギー密度が高く、走査性が良いため、所望形状の非晶質領域又は合金領域を効率よく形成することが可能となる。
【００１６】
（３）本発明のＩＧＢＴにおいては、前記半導体基体は、前記第２主面側に位置し第１導電型不純物を含有する第１半導体層と、前記第１主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第２半導体層とを含むことが好ましい。
【００１７】
このように構成することにより、比較的不純物濃度が高い第１半導体層と金属層との間でショットキ接合が形成されることとなるため、比較的バリアハイトの高いショットキ金属（例えば、ＡｌＳｉ、Ｉｒなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００１８】
（４）本発明のＩＧＢＴにおいては、前記半導体基体は、前記第１半導体層よりも前記第２主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第３半導体層をさらに含むことが好ましい。
【００１９】
このように構成することにより、比較的不純物濃度が低い第３半導体層と金属層との間でショットキ接合が形成されることとなるため、一般的なショットキ金属（例えば、Ｐｔなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００２０】
（５）本発明のＩＧＢＴにおいては、前記非晶質領域又は前記合金領域は、前記第２半導体層までは到達しないように形成されていることが好ましい。
【００２１】
このように構成することにより、非晶質領域又は合金領域を形成することに起因して漏れ電流が増加することもなくなる。
【００２２】
（６）本発明のＩＧＢＴにおいては、前記非晶質領域又は前記合金領域は、島状に形成され、各前記非晶質領域又は各前記合金領域の平均間隔は、前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有することが好ましい。
【００２３】
ところで、本発明のＩＧＢＴにおいては、スナップバック現象により低電流状態における損失が大きくなり易いという傾向がある。すなわち、低電流状態においては、エミッタ領域からの多数キャリアは、接合抵抗のあるショットキ接合を介してではなく接合抵抗のない非晶質領域又は合金領域を介してコレクタ電極へ流れ込むようになるため、ショットキ接合からの少数キャリアの注入は起こりにくくなるからである。
【００２４】
これに対して、上記（６）に記載の本発明のＩＧＢＴによれば、上記のように構成することにより、ＩＧＢＴ動作をしているＩＧＢＴにおけるエミッタ領域と非晶質領域又は合金領域との間の距離をある程度長くすることができるため、当該エミッタ領域からの多数キャリアは、低電流状態においてもショットキ接合を介してコレクタ電極へ流れ込むようになる。このため、ショットキ接合からの少数キャリアの注入が起こり易くなる結果、スナップバック現象により低電流状態における損失が大きくなるのを抑制することが可能となる。
【００２５】
なお、この明細書で、非晶質領域又は合金領域が「島状に形成されている」とは、非晶質領域又は合金領域が互いに孤立した複数の領域に分離して形成されていることをいう。
【００２６】
本発明のＩＧＢＴにおいては、前記非晶質領域又は前記合金領域は、島状に形成されていなくてもよい。その場合は、前記非晶質領域又は前記合金領域の形成パターンにおける最小幅を前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有するように設定することが好ましい。
【００２７】
このように構成することによっても、ＩＧＢＴ動作をしているＩＧＢＴにおけるエミッタ領域と非晶質領域又は合金領域との間の距離をある程度長くすることができるため、当該ＩＧＢＴにおけるエミッタ領域からの多数キャリアは、低電流状態においてもショットキ接合を介してコレクタ電極へ流れ込むようになる。このため、ショットキ接合からの少数キャリアの注入が起こり易くなる結果、スナップバック現象により低電流状態における損失が大きくなるのを抑制することが可能となる。
【００２８】
（７）本発明のＩＧＢＴにおいては、前記非晶質領域又は前記合金領域は、前記非能働領域の直下にのみ形成されていることが好ましい。
【００２９】
このように構成することにより、コレクタからエミッタへの通常の電流経路から離れたところにのみオーミック接合を形成することで、転流用ダイオードを形成することに起因してＩＧＢＴの飽和電圧（ＶＣＥ（ｓａｔ））が増大することがなくなる。
【００３０】
（８）本発明のＩＧＢＴにおいては、前記非晶質領域又は前記合金領域は、チップ化したときにチップ端面に露出しないように形成されていることが好ましい。
【００３１】
このように構成することにより、チップ端面に非晶質領域又は合金領域が露出することがなくなるため、チップとしての機械的強度が低下することもなくなる。
【００３２】
（９）本発明のＩＧＢＴの製造方法は、半導体基体を準備する半導体基体準備工程と、前記半導体基体の第１主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造を形成するＭＯＳ構造形成工程と、前記半導体基体の第２主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むＩＧＢＴの製造方法において、前記ショットキ接合形成工程の前に、前記半導体基体の第２主面にエネルギービームを部分的に照射することで前記半導体基体の第２主面側に非晶質領域を形成する非晶質領域形成工程をさらに含むことを特徴とする。
【００３３】
（１０）本発明のＩＧＢＴの製造方法は、半導体基体を準備する半導体基体準備工程と、前記半導体基体の第１主面に、絶縁ゲートトランジスタを含む能働領域並びにゲートパッド領域及びガードリング領域を含む非能働領域からなるＭＯＳ構造を形成するＭＯＳ構造形成工程と、前記半導体基体の第２主面に金属層を形成して前記半導体基体と前記金属層との間にショットキ接合を形成するショットキ接合形成工程とを含むＩＧＢＴの製造方法において、前記ショットキ接合形成工程の後に、前記金属層にエネルギービームを部分的に照射することで前記金属層と前記半導体基体とを合金化させて合金領域を形成する合金領域形成工程をさらに含むことを特徴とする。
【００３４】
このため、本発明のＩＧＢＴの製造方法によれば、ショットキ接合形成工程の前に半導体基体の第２主面側からエネルギービームを部分的に照射して非晶質領域を形成したり、ショットキ接合形成工程の後に金属層にエネルギービームを部分的に照射して合金領域を形成したりするだけで、半導体基体の第２主面側に非晶質領域又は合金領域を形成することが可能となり、アノード・ショート型又はカソード・ショート型のＩＧＢＴを製造することが可能となる。その結果、半導体基体の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、高い生産性でアノード・ショート型又はカソード・ショート型のＩＧＢＴを製造することが可能となる。
【００３５】
また、本発明のＩＧＢＴの製造方法によれば、非晶質領域又は合金領域の面積や形状を調整してアノード・ショート率又はカソード・ショート率を調整することで、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００３６】
本発明のＩＧＢＴの製造方法においては、エネルギービームとしてレーザ光を用いることが好ましい。レーザ光はビームスポットが小さく、エネルギー密度が高く、走査性が良いため、所望形状の非晶質領域又は合金領域を効率よく形成することが可能となる。
【００３７】
なお、上記（９）に記載のＩＧＢＴの製造方法によれば、ショットキ接合形成工程の前に非晶質領域形成工程を行っているため、非晶質領域形成工程を行うことによってコレクタ電極の品質を劣化させることがなくなり、例えば、ダイボンド時におけるはんだボイドの発生を抑制することが可能となる。
【００３８】
（１１）本発明のＩＧＢＴの製造方法においては、前記半導体基体は、前記第２主面側に位置し第１導電型不純物を含有する第１半導体層と、前記第１主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第２半導体層とを含むことが好ましい。
【００３９】
このような方法とすることにより、比較的不純物濃度が高い第１半導体層と金属層との間でショットキ接合が形成されることとなるため、比較的バリアハイトの高いショットキ金属（例えば、ＡｌＳｉ、Ｉｒなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００４０】
（１２）本発明のＩＧＢＴの製造方法においては、前記半導体基体は、前記第１半導体層よりも前記第２主面側に位置し前記第１半導体層が含有するよりも低濃度の第１導電型不純物を含有する第３半導体層をさらに含むことが好ましい。
【００４１】
このような方法とすることにより、比較的不純物濃度が低い第３半導体層と金属層との間でショットキ接合が形成されることとなるため、一般的なショットキ金属（例えば、Ｐｔなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００４２】
（１３）本発明のＩＧＢＴの製造方法において、前記非晶質領域形成工程又は前記合金領域形成工程においては、前記第２半導体層までは到達しないように前記非晶質領域又は前記合金領域を形成することが好ましい。
【００４３】
このような方法とすることにより、非晶質領域又は合金領域を形成することに起因して漏れ電流が増加することもなくなる。
【００４４】
（１４）本発明のＩＧＢＴの製造方法において、前記非晶質領域又は前記合金領域を、島状に、かつ、各前記非晶質領域又は各前記合金領域の平均間隔が前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有するように形成することが好ましい。
【００４５】
このような方法とすることにより、ＩＧＢＴ動作をしているＩＧＢＴにおけるエミッタ領域と非晶質領域又は合金領域との間の距離をある程度長くすることができるため、当該エミッタ領域からの多数キャリアは、低電流状態においてもショットキ接合を介してコレクタ電極へ流れ込むようになる。このため、ショットキ接合からの少数キャリアの注入が起こり易くなる結果、スナップバック現象により低電流状態における損失が大きくなるのを抑制することが可能となる。
【００４６】
本発明のＩＧＢＴの製造方法においては、必ずしも前記非晶質領域又は前記合金領域を島状に形成する必要はない。その場合は、前記非晶質領域又は前記合金領域の形成パターンにおける最小幅を前記ＩＧＢＴのドリフト領域の厚さよりも大きい値を有するように設定することが好ましい。
【００４７】
このような方法とすることによっても、ＩＧＢＴ動作をしているＩＧＢＴにおけるエミッタ領域と非晶質領域又は合金領域との間の距離をある程度長くすることができるため、当該エミッタ領域からの多数キャリアは、低電流状態においてもショットキ接合を介してコレクタ電極へ流れ込むようになる。このため、ショットキ接合からの少数キャリアの注入が起こり易くなる結果、スナップバック現象により低電流状態における損失が大きくなるのを抑制することが可能となる。
【００４８】
（１５）本発明のＩＧＢＴの製造方法において、前記非晶質領域形成工程又は前記合金領域形成工程においては、前記非能働領域の直下にのみ前記非晶質領域又は前記合金領域を形成することが好ましい。
【００４９】
このような方法とすることにより、コレクタからエミッタへの通常の電流経路から離れたところにのみオーミック接合を形成するで、転流用ダイオードを形成することに起因してＩＧＢＴの飽和電圧（ＶＣＥ（ｓａｔ））が増大することがなくなる。
【００５０】
（１６）本発明のＩＧＢＴの製造方法において、前記非晶質領域形成工程又は前記合金領域形成工程においては、チップ化したときにチップ端面に露出しないように前記非晶質領域又は前記合金領域を形成することが好ましい。
【００５１】
このような方法とすることにより、チップ端面に非晶質領域又は合金領域が露出することがなくなるため、チップとしての機械的強度が低下することもなくなる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明のＩＧＢＴ及びＩＧＢＴの製造方法について、図に示す実施の形態に基づいて説明する。
【００５３】
[実施形態１]
まず、実施形態１に係るＩＧＢＴ１０について、図１を用いて説明する。
図１は、実施形態１に係るＩＧＢＴ１０を説明するために示す図である。図１（ａ）はＩＧＢＴ１０の断面図であり、図１（ｂ）はＩＧＢＴ１０の上面図であり、図１（ｃ）は図１（ｂ）の符号Ｂで示す部分における非晶質領域１４２を説明するために示す拡大図であり、図１（ｄ）は図１（ｂ）の符号Ｃで示す部分における非晶質領域１４２を説明するために示す拡大図である。なお、図１（ａ）においては、ＩＧＢＴ１０における第１主面側の構造は簡略化している。また、図１（ａ）においては、ＩＧＢＴ１０の構造を模式的に示しており、ｎ＋型半導体基板１２２の厚さ及びｎ−型エピタキシャル層１２４の厚さなどの半導体基体１２０の厚み方向に沿った厚さや深さについては、半導体基体１２０の第１主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
図２は、実施形態１に係るＩＧＢＴ１０を説明するために示す図である。図２（ａ）は図１（ｃ）の符号Ｂ１で示す部分におけるＩＧＢＴ１０の断面図であり、図２（ｂ）は図１（ｃ）の符号Ｂ２で示す部分におけるＩＧＢＴ１０の断面図である。
【００５４】
実施形態１に係るＩＧＢＴ１０は、図１及び図２に示すように、半導体基体１２０と、半導体基体１２０の第１主面に形成され、絶縁ゲートトランジスタ１３０を含む能働領域ＡＲ並びにゲートパッド領域ＧＰ及びガードリング領域ＧＲを含む非能働領域からなるＭＯＳ構造と、半導体基体１２０の第２主面に形成され、半導体基体１２０との間にショットキ接合を形成する金属層１４０と、半導体基体１２０の第２主面側からエネルギービームを部分的に照射することで半導体基体１２０の第２主面側に形成された非晶質領域１４２（図１（ａ）、図１（ｃ）、図１（ｄ）及び図２（ａ）参照。）とを備える。
【００５５】
なお、第１主面とはＭＯＳ構造が形成される側の面のことをいい、第２主面とは金属層が形成される側の面のことをいう。
【００５６】
半導体基体１２０は、第２主面側に位置しｎ型（第１導電型）不純物を含有する第１半導体層としてのｎ＋型半導体基板１２２と、第１主面側に位置しｎ＋型半導体基板１２２が含有するよりも低濃度のｎ型不純物を含有する第２半導体層としてのｎ−型エピタキシャル層１２４とを含む。
【００５７】
絶縁ゲートトランジスタ１３０は、図２に示すように、ｎ−型エピタキシャル層１２４の表面に形成されたｐ型ベース領域１２６と、ｐ型ベース領域１２６の表面に形成されたｎ＋型エミッタ領域１２８と、ｎ−型エピタキシャル層１２４の上方にゲート絶縁膜１３２を介して形成されたゲート電極１３４と、ｎ＋型エミッタ領域１２８と電気的に接続されゲート電極１３４の上方に層間絶縁膜１３６を介して形成されたエミッタ電極１３８とを有する。
【００５８】
金属層１４０は、図１（ａ）及び図２に示すように、半導体基体１２０におけるｎ＋型半導体基板１２２の第２主面に形成され、半導体基体１２０との間にショットキ接合を形成する。金属層１４０としては、例えばＩｒを含む金属層を好適に用いることができる。
なお、ここでは図示による説明を省略するが、金属層１４０の表面には他の金属層が積層され、この積層膜をコレクタ電極として用いている。他の金属層としては、例えばＮｉ，Ａｇの積層膜を好適に用いることができる。
【００５９】
実施形態１に係るＩＧＢＴ１０は、エミッタ電極１３８に対してコレクタ電極（図示せず。）に正電圧を印加した状態で、ゲート電極１３４にしきい値以上の正電圧を印加することによりターンオンする。すなわち、ゲート電極１３４にしきい値以上の正電圧を印加すると、ｐ型ベース領域１２６におけるチャネル形成領域１３９の表面にチャネルが形成され、ｎ＋型エミッタ領域１２８からチャネルを通って半導体基体１２０内に電子が流入する。すると、これに対応して、ショットキ接合から半導体基体１２０内にホールの注入が起こり、半導体基体１２０が伝導度変調を起こす。このため、実施形態１に係るＩＧＢＴ１０は、本来は高抵抗に設定されている半導体基体１２０が伝導度変調により低抵抗化するため、高耐圧素子であってもオン抵抗を低くすることが可能となる。
【００６０】
一方、実施形態１に係るＩＧＢＴ１０は、ゲート電極１３４にしきい値以下の電圧を印加することによりターンオフする。すなわち、ゲート電極１３４にしきい値以下の電圧を印加すると、チャネル形成領域１３９においてチャネルは消滅し、ｎ＋型エミッタ領域１２８からの電子の流入が止まる。しかし、半導体基体１２０内には依然として電子やホールが存在する。半導体基体１２０内に蓄積したホールの大部分はｐ型ベース領域１２６を通り、エミッタ電極１３８へ流入するが、一部は半導体基体１２０内に存在する電子と再結合して消滅する。半導体基体１２０内に蓄積したホールのすべてが消滅した時点でターンオフが完了する。
【００６１】
このとき、実施形態１に係るＩＧＢＴ１０によれば、ショットキ接合からホールを注入するように構成されているため、ｐｎ接合からホールを注入するＩＧＢＴの場合と比較して、ホールの注入量が少なくなり、ターンオフ時間を短縮してスイッチング速度を高速化することが可能となる。
【００６２】
非晶質領域１４２は、図１及び図２に示すように、半導体基体１２０の第２主面側からエネルギービームを部分的に照射することで、半導体基体１２０の第２主面側に形成されている。
エネルギービームとしては、Ｎｄ−ＹＡＧレーザ光を用いている。Ｎｄ−ＹＡＧレーザ光は、ビームスポットが小さく、エネルギー密度が高く、走査性が良いため、所望形状の非晶質領域１４２を効率よく形成することが可能となる。
【００６３】
以上のように構成された実施形態１に係るＩＧＢＴ１０によれば、半導体基体１２０の第２主面側からＮｄ−ＹＡＧレーザ光を部分的に照射して非晶質領域１４２を形成するだけで、アノード・ショート型のＩＧＢＴとなる。その結果、半導体基体１２０の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、実施形態１に係るＩＧＢＴ１０は、高い生産性でアノード・ショート型のＩＧＢＴを製造することが可能な構造を有するＩＧＢＴとなる。
【００６４】
また、実施形態１に係るＩＧＢＴ１０によれば、非晶質領域１４２の面積や形状を調整してアノード・ショート率を調整することで、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００６５】
実施形態１に係るＩＧＢＴ１０においては、半導体基体１２０は、ｎ＋型半導体基板１２２と、ｎ＋型半導体基板１２２の第１主面側に位置しｎ＋型半導体基板１２２が含有するよりも低濃度のｎ型不純物を含有するｎ−型エピタキシャル層１２４とを含むため、比較的不純物濃度が高いｎ＋型半導体基板１２２と金属層１４０との間でショットキ接合が形成されることとなる。このため、比較的バリアハイトの高いショットキ金属（例えば、ＡｌＳｉ、Ｉｒなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００６６】
実施形態１に係るＩＧＢＴ１０においては、非晶質領域１４２は、図１（ａ）に示すように、ｎ−型エピタキシャル層１２４までは到達しないように形成されているため、非晶質領域１４２を形成することに起因して漏れ電流が増加することもなくなる。
【００６７】
また、実施形態１に係るＩＧＢＴ１０においては、図１（ｃ）及び図１（ｄ）に示すように、非晶質領域１４２は島状に形成され、各非晶質領域１４２の平均間隔は、ＩＧＢＴ１０のドリフト領域の厚さ（ｎ−型エピタキシャル層１２４の厚さに相当。）よりも大きい値を有しているため、ＩＧＢＴ動作をしているＩＧＢＴ１０におけるｎ＋型エミッタ領域１２８と非晶質領域１４２との間の距離をある程度長くすることができるため、当該ｎ＋型エミッタ領域１２８からの電子（多数キャリア）は、低電流状態においてもショットキ接合を介してコレクタ電極１４０へ流れ込むようになる。その結果、ショットキ接合からのホール（少数キャリア）の注入が起こり易くなり、スナップバック現象により低電流状態における損失が大きくなるのを抑制することが可能となる。
【００６８】
また、実施形態１に係るＩＧＢＴ１０においては、図示による説明は省略するが、チップ化したときに非晶質領域１４２がチップ端面に露出しないように形成されているため、チップ端面に非晶質領域１４２が露出することがなくなり、チップとしての機械的強度が低下することもなくなる。
【００６９】
実施形態１に係るＩＧＢＴ１０の効果を比較例に係るＩＧＢＴ１０ａと比較しながら説明する。
図３は、比較例に係るＩＧＢＴ１０ａを説明するために示す図である。図３において、図１（ａ）と同一の部材については同一の符号を付し、詳細な説明は省略する。図４は、実施形態１に係るＩＧＢＴ１０の効果を説明するために示す図である。図４中、横軸はエミッタを基準としてコレクタに印加する電圧ＶＣＥであり、縦軸はコレクタからエミッタに流れる電流ＩＣＥである。
【００７０】
比較例に係るＩＧＢＴ１０ａは、基本的には実施形態１に係るＩＧＢＴ１０と同様の構成を有しているが、図３に示すように、非晶質領域を備えていない点で、実施形態１に係るＩＧＢＴ１０とは異なっている。
【００７１】
実施形態１に係るＩＧＢＴ１０は、図４に示すように、ＩＧＢＴを逆バイアスで動作させたとき（エミッタに対してコレクタに負の電圧を印加したとき）に、比較例に係るＩＧＢＴ１０ａの場合と比較して大きな電流が流れていることがわかる。このため、実施形態１に係るＩＧＢＴ１０には、内部転流ダイードが形成されていることがわかる。
【００７２】
次に、実施形態１に係るＩＧＢＴの製造方法について、図５及び図６を用いて説明する。
図５及び図６は、実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。図５（ａ）〜図６（ｅ）は実施形態１に係るＩＧＢＴの製造方法の各工程を示す図である。
【００７３】
実施形態１に係るＩＧＢＴの製造方法は、上記した実施形態１に係るＩＧＢＴ１０を製造するための方法であって、図５及び図６に示すように、以下の（ａ）〜（ｅ）の工程をこの順序で含んでいる。以下、これら各工程を順次説明する。
【００７４】
（ａ）半導体基体準備工程
上面にｎ−型エピタキシャル層１２４が形成されたｎ＋型半導体基板１２２を準備する（図５（ａ）参照。）。ｎ−型エピタキシャル層１２４の不純物濃度は、例えば２×１０＋１４個／ｃｍ３とする。ｎ＋型半導体基板１２２の不純物濃度は、例えば１×１０＋１５個／ｃｍ３とし、ｎ＋型半導体基板１２２の厚さは、例えば４００μｍとする。
【００７５】
（ｂ）ＭＯＳ構造形成工程
次に、図５（ｂ）に示すように、半導体基体１２０（ｎ−型エピタキシャル層１２４）の第１主面に、絶縁ゲートトランジスタ１３０を含む能働領域ＡＲ並びにゲートパッド領域ＧＰ及びガードリング領域ＧＲを含む非能働領域からなるＭＯＳ構造を形成する。
ＭＯＳ構造のうち絶縁ゲートトランジスタ１３０は、ｎ−型エピタキシャル層１２４の表面にｐ型ベース領域１２６を形成し、ｐ型ベース領域１２６の表面にｎ＋型エミッタ領域１２８を形成した後、ｎ−型エピタキシャル層１２４の上方にゲート絶縁膜１３２を介してゲート電極１３４を形成し、ゲート電極１３４の上方に層間絶縁膜１３６を介してエミッタ電極１３８を形成する（図２参照。）。これにより、半導体基体１２０（ｎ−型エピタキシャル層１２４）の第１主面に絶縁ゲートトランジスタ１３０を形成することができる。
【００７６】
（ｃ）半導体基板研磨工程
次に、ｎ＋型半導体基板１２２の第２主面側を研磨することによって、ｎ＋型半導体基板１２２の厚さを薄くする（図５（ｃ）参照。）。ｎ＋型半導体基板１２２の厚さは、例えば５０μｍとする。
【００７７】
（ｄ）非晶質領域形成工程
次に、半導体基体１２０（ｎ＋型半導体基板１２２）の第２主面側からエネルギービームとしてのＮｄ−ＹＡＧレーザ光を部分的に照射することで、ｎ＋型半導体基板１２２の第２主面側全面にわたって非晶質領域１４２を島状に、かつ、各非晶質領域１４２の平均間隔がＩＧＢＴ１０のドリフト領域の厚さ（ｎ−型エピタキシャル層１２４の厚さに相当。）よりも大きい値を有するように形成する（図６（ｄ）参照。）。
このとき、ｎ−型エピタキシャル層１２４までは到達しないように非晶質領域１４２を形成する。
【００７８】
（ｅ）ショットキ接合形成工程
そして、半導体基体１２０（ｎ＋型半導体基板１２２）の第２主面に金属層１４０を形成してｎ＋型半導体基板１２２と金属層１４０との間にショットキ接合を形成する（図６（ｅ）参照。）。
【００７９】
以上により、実施形態１に係るＩＧＢＴ１０を製造することができる。
【００８０】
以上の各工程を含む実施形態１に係るＩＧＢＴの製造方法によれば、ショットキ接合形成工程の前に、半導体基体１２０（ｎ＋型半導体基板１２２）の第２主面側からＮｄ−ＹＡＧレーザ光を部分的に照射するだけで、半導体基体１２０の第２主面側に非晶質領域１４２を形成することが可能となり、アノード・ショート型のＩＧＢＴを製造することが可能となる。その結果、半導体基体１２０の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、高い生産性でアノード・ショート型のＩＧＢＴを製造することが可能となる。
【００８１】
また、実施形態１に係るＩＧＢＴの製造方法によれば、ショットキ接合形成工程の前に非晶質領域形成工程を行っているため、非晶質領域形成工程を行うことによってコレクタ電極の品質を劣化させることがなくなり、例えば、ダイボンド時におけるはんだボイドの発生を抑制することが可能となる。
【００８２】
[実施形態２]
図７は、実施形態２に係るＩＧＢＴ１２を説明するために示す図である。図７（ａ）は実施形態２に係るＩＧＢＴ１２の断面図であり、図７（ｂ）は実施形態２に係るＩＧＢＴ１２の上面図であり、図７（ｃ）は図７（ｂ）の符号Ｂで示す部分における非晶質領域１４４を説明するために示す拡大図であり、図７（ｄ）は図７（ｂ）の符号Ｃで示す部分における非晶質領域１４４を説明するために示す拡大図である。図７において、図１と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図７（ａ）においては、図１（ａ）の場合と同様に、ＩＧＢＴ１２における第１主面側の構造は簡略化している。また、図７（ａ）においては、ＩＧＢＴ１２の構造を模式的に示しており、ｎ＋型半導体基板１２２の厚さ及びｎ−型エピタキシャル層１２４の厚さなどの半導体基体１２０の厚み方向に沿った厚さや深さについては、半導体基体１２０の第１主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
【００８３】
実施形態２に係るＩＧＢＴ１２は、基本的には実施形態１に係るＩＧＢＴ１０とよく似た構造を有しているが、能働領域ＡＲ直下に非晶質領域が配置されていない点で、実施形態１に係るＩＧＢＴ１０とは異なっている。すなわち、実施形態２に係るＩＧＢＴ１２においては、図７に示すように、非晶質領域１４４は、能働領域ＡＲの直下には形成されず、ゲートパッド領域ＧＰ及びガードリング領域ＧＲを含む非能働領域の直下にのみ形成されている。
【００８４】
このように、実施形態２に係るＩＧＢＴ１２は、能働領域ＡＲの直下に非晶質領域が配置されていない点で実施形態１に係るＩＧＢＴ１０の場合とは異なっているが、実施形態１に係るＩＧＢＴ１０の場合と同様に、半導体基体１２０の第２主面側からＮｄ−ＹＡＧレーザ光を部分的に照射して非晶質領域１４４を形成するだけで、アノード・ショート型のＩＧＢＴとなる。その結果、半導体基体１２０の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、実施形態２に係るＩＧＢＴ１２は、高い生産性でアノード・ショート型のＩＧＢＴを製造することが可能な構造を有するＩＧＢＴとなる。
【００８５】
また、実施形態２に係るＩＧＢＴ１２においては、図７（ａ）に示すように、非晶質領域１４２が非能働領域の直下にのみ形成されているため、すなわち、オン電流が流れる領域である能働領域ＡＲの直下には非晶質領域１４４が形成されていないため、ＩＧＢＴの飽和電圧（ＶＣＥ（ｓａｔ））を増大させることもない。
【００８６】
実施形態２に係るＩＧＢＴ１２は、能働領域ＡＲの直下に非晶質領域が配置されていない点以外の点では実施形態１に係るＩＧＢＴ１０の場合と同様の構造を有しているため、実施形態１に係るＩＧＢＴ１０が有する効果のうち該当する効果をそのまま有する。
【００８７】
[実施形態３]
図８は、実施形態３に係るＩＧＢＴ１４の断面図である。図８において、図１（ａ）と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図８においては、図１（ａ）の場合と同様に、ＩＧＢＴ１４における第１主面側の構造は簡略化している。また、図８においては、ＩＧＢＴ１４の構造を模式的に示しており、ｎ−型半導体基板１５６の厚さ、ｎ＋型エピタキシャル層１５２の厚さ及びｎ−型エピタキシャル層１５４の厚さなどの半導体基体１５０の厚み方向に沿った厚さや深さについては、半導体基体１５０の第１主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
【００８８】
実施形態３に係るＩＧＢＴ１４は、基本的には実施形態１に係るＩＧＢＴ１０とよく似た構造を有しているが、半導体基体の構成が、実施形態１に係るＩＧＢＴ１０とは異なっている。
【００８９】
すなわち、実施形態３に係るＩＧＢＴ１４においては、図８に示すように、半導体基体１５０は、第２主面側に位置しｎ型（第１導電型）不純物を含有する第１半導体層としてのｎ＋型エピタキシャル層１５２と、ｎ＋型エピタキシャル層１５２の第１主面側に位置しｎ＋型エピタキシャル層１５２が含有するよりも低濃度のｎ型不純物を含有する第２半導体層としてのｎ−型エピタキシャル層１５４と、ｎ＋型エピタキシャル層１５２の第２主面側に位置しｎ＋型エピタキシャル層１５２が含有するよりも低濃度のｎ型不純物を含有する第３半導体層としてのｎ−型半導体基板１５６とを含むものである。なお、金属層１６０としては、例えばＰｔを含む金属層を用いている。
【００９０】
このように、実施形態３に係るＩＧＢＴ１４は、半導体基体の構成が実施形態１に係るＩＧＢＴ１０の場合とは異なっているが、実施形態１に係るＩＧＢＴ１０の場合と同様に、半導体基体１５０の第２主面側からＮｄ−ＹＡＧレーザ光を部分的に照射して非晶質領域１４６を形成するだけで、アノード・ショート型のＩＧＢＴとなる。その結果、半導体基体の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、実施形態３に係るＩＧＢＴ１４は、高い生産性でアノード・ショート型のＩＧＢＴを製造することが可能な構造を有するＩＧＢＴとなる。
【００９１】
実施形態３に係るＩＧＢＴ１４においては、半導体基体１５０は、ｎ＋型エピタキシャル層１５２の第２主面側に位置しｎ＋型エピタキシャル層１５２が含有するよりも低濃度のｎ型不純物を含有するｎ−型半導体基板１５６をさらに含んでいる。これにより、不純物濃度が比較的低いｎ−型半導体基板１５６と金属層１６０との間でショットキ接合が形成されることとなるため、一般的なショットキ金属（例えば、Ｐｔなど。）を用いてショットキ接合を形成した場合に、ホールの注入量が適切な値になり、飽和電圧（ＶＣＥ（ｓａｔ））とターンオフ時間とを適切な値に調整することが可能となる。
【００９２】
実施形態３に係るＩＧＢＴ１４は、半導体基体の構成以外の点では実施形態１に係るＩＧＢＴ１０の場合と同様の構造を有しているため、実施形態１に係るＩＧＢＴ１０が有する効果のうち該当する効果をそのまま有する。
【００９３】
[実施形態４]
図９は、実施形態４に係るＩＧＢＴ１６の断面図である。図９において、図１（ａ）と同一の部材については同一の符号を付し、詳細な説明は省略する。
なお、図９においては、図１（ａ）の場合と同様に、ＩＧＢＴ１６における第１主面側の構造は簡略化している。また、図９においては、ＩＧＢＴ１６の構造を模式的に示しており、ｎ＋型半導体基板１２２の厚さ及びｎ−型エピタキシャル層１２４の厚さなどの半導体基体１２０の厚み方向に沿った厚さや深さについては、半導体基体１２０の第１主面に平行な方向に沿った距離や間隔についてよりも誇張して示している。
【００９４】
実施形態４に係るＩＧＢＴ１６は、基本的には実施形態１に係るＩＧＢＴ１０とよく似た構造を有しているが、非晶質領域の代わりに合金領域を備える点で実施形態１に係るＩＧＢＴ１０とは異なっている。すなわち、実施形態４に係るＩＧＢＴ１６においては、非晶質領域に代わる合金領域として、図９に示すように、金属層１４０にＮｄ−ＹＡＧレーザ光を部分的に照射することで金属層１４０と半導体基体１２０におけるｎ＋型半導体基板１２２とを合金化させることにより形成された合金領域１４８を有している。
【００９５】
なお、実施形態４に係るＩＧＢＴ１６を製造する場合には、上述した実施形態１に係るＩＧＢＴの製造方法において、非晶質領域形成工程を行う前にショットキ接合形成工程を行えばよい。そして、ショットキ接合形成工程を行うことによって形成された金属層１４０に、エネルギービームとしてＮｄ−ＹＡＧレーザ光を照射して当該金属層１４０とｎ＋型半導体基板１２２とを合金化させて合金領域１４８を形成する合金領域形成工程を行う。
【００９６】
このように、実施形態４に係るＩＧＢＴ１６は、非晶質領域の代わりに合金領域を備える点で実施形態１に係るＩＧＢＴ１０の場合とは異なっているが、金属層１４０にＮｄ−ＹＡＧレーザ光を部分的に照射して合金領域１４８を形成するだけで、アノード・ショート型のＩＧＢＴとなる。その結果、実施形態１に係るＩＧＢＴ１０の場合と同様に、半導体基体１２０の厚さを薄くした状態で反転マスクを用いたイオン注入を行う必要がなくなるため、実施形態４に係るＩＧＢＴ１６は、高い生産性でアノード・ショート型のＩＧＢＴを製造することが可能な構造を有するＩＧＢＴとなる。
【００９７】
実施形態４に係るＩＧＢＴ１６は、非晶質領域の代わりに合金領域を備える点以外の点では実施形態１に係るＩＧＢＴ１０の場合と同様の構造を有しているため、実施形態１に係るＩＧＢＴ１０が有する効果のうち該当する効果をそのまま有する。
【００９８】
以上、本発明のＩＧＢＴ及びＩＧＢＴの製造方法を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００９９】
（１）上記各実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、本発明はこれに限定されるものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。この場合、カソード・ショート型のＩＧＢＴとなる。
【０１００】
（２）上記各実施形態においては、エネルギービームとして、Ｎｄ−ＹＡＧレーザ光を用いているが、本発明はこれに限定されるものではない。エネルギービームとしては、Ｎｄ-ＹＡＧ以外のレーザ光や、レーザ光以外のエネルギービーム（例えば、電子ビーム、イオンビーム）をも好ましく用いることができる。
【０１０１】
（３）上記実施形態１においては、金属層１４０の表面に他の金属層を積層してこの積層膜をコレクタ電極として用いたが、本発明はこれに限定されるものではなく、金属層１４０をそのままコレクタ電極として用いることもできる。
【０１０２】
（４）上記各実施形態においては、非晶質領域１４２，１４４，１４６又は合金領域１４８は、島状に形成されているが、本発明はこれに限定されるものではなく、島状に形成されていないものも含むものである。その場合は、非晶質領域又は合金領域の形成パターンにおける最小幅を、ＩＧＢＴのドリフト領域の厚さよりも大きい値を有するように設定することが好ましい。
【図面の簡単な説明】
【０１０３】
【図１】実施形態１に係るＩＧＢＴ１０を説明するために示す図である。
【図２】実施形態１に係るＩＧＢＴ１０を説明するために示す図である。
【図３】比較例に係るＩＧＢＴ１０ａを説明するために示す図である。
【図４】実施形態１に係るＩＧＢＴ１０の効果を示す図である。
【図５】実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。
【図６】実施形態１に係るＩＧＢＴの製造方法を説明するために示す図である。
【図７】実施形態２に係るＩＧＢＴ１２を説明するために示す図である。
【図８】実施形態３に係るＩＧＢＴ１４の断面図である。
【図９】実施形態４に係るＩＧＢＴ１６の断面図である。
【図１０】従来のＩＧＢＴ８００を説明するために示す図である。
【図１１】従来のＩＧＢＴ９００を説明するために示す図である。
【符号の説明】
【０１０４】
１０，１０ａ，１２，１４，１６…ＩＧＢＴ、１２０，１５０…半導体基体、１２２…ｎ＋型半導体基板、１２４，１５４…ｎ−型エピタキシャル層、１２６…ｐ型ベース領域、１２８…ｎ＋型エミッタ領域、１３０…絶縁ゲートトランジスタ、１３２…ゲート絶縁膜、１３４…ゲート電極、１３６…層間絶縁膜、１３８…エミッタ電極、１３９…チャネル形成領域、１４０，１６０…金属層、１４２，１４４，１４６…非晶質領域、１４８…合金領域、１５２…ｎ＋型エピタキシャル層、１５６…ｎ−型半導体基板、８００…ＩＧＢＴ、８１０…ｎ＋型半導体基板、８１２…ｎ−型エピタキシャル層、８１４…ｐ型ベース領域、８１６…ｎ＋型エミッタ領域、８１８…ゲート絶縁膜、８２０…ゲート電極、８２２…層間絶縁膜、８２４…エミッタ電極、８２６…コレクタ電極、８２８…ｎ＋型チャネルストッパ領域、８３０…絶縁膜、９００…ＩＧＢＴ、９０１…ゲート電極、９０２…ｐ型ベース領域、９０３…ｎ型ソース領域、９０４…ｎ−型半導体基板、９０５…ｎ＋層、９０６…ｐ＋層、９０７…エミッタ電極、９０８…コレクタ電極、９２１…ｐ＋層、ＡＲ…能働領域、ＤＲ…固定電位拡散領域、ＧＰ…ゲートパッド領域、ＧＲ…ガードリング領域
【図２】
2007266549.tif 000003
【図３】
2007266549.tif 000004
【図４】
2007266549.tif 000005
【図５】
2007266549.tif 000006
【図６】
2007266549.tif 000007
【図８】
2007266549.tif 000008
【図９】
2007266549.tif 000009
【図１０】
2007266549.tif 000010
【図１１】
2007266549.tif 000011
【図１】
2007266549.tif 000012
【図７】
2007266549.tif 000013