(57)【要約】【課題】ウェハ面内傾向シミュレーションでウェハ面内の出来栄えを予測するときの計算量及び計算時間を低減可能な出来栄え予測装置を提供する。【解決手段】ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成する均一メッシュデータ作成部１１と、データからウェハ面内を不均一に分割する不均一メッシュを一連の工程のそれぞれについて作成する不均一メッシュ作成部１２と、ウェハ面内の特定の領域について不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択する共通メッシュ作成部１３と、一連の工程のそれぞれの出来栄えを共通メッシュで表現する共通メッシュデータ作成部１４と、共通メッシュデータを用いて、一連の工程を経た後の出来栄えを共通メッシュで分割された領域毎に予測する予測部１５とを備える。【選択図】      図１
2007053166.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成する均一メッシュデータ作成部と、
前記データから前記ウェハ面内を不均一に分割する不均一メッシュを前記一連の工程のそれぞれについて作成する不均一メッシュ作成部と、
前記ウェハ面内の特定の領域について前記不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択する共通メッシュ作成部と、
前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現する共通メッシュデータ作成部と、
前記共通メッシュデータを用いて、前記一連の工程を経た後の出来栄えを前記共通メッシュで分割された領域毎に予測する予測部
とを備えることを特徴とする出来栄え予測装置。
【請求項２】
前記不均一メッシュ作成部は、前記面内傾向が緩やかに変化する領域では粗く、且つ前記面内傾向が急峻に変化する領域では細かく前記不均一メッシュを作成することを特徴とする請求項１に記載の出来栄え予測装置。
【請求項３】
前記不均一メッシュ作成部は、前記予測された出来栄えに基づいて、前記ウェハ面内のマージンがある領域は前記不均一メッシュより粗く分割し、且つクリティカルな領域は前記不均一メッシュより細かく分割する新たな不均一メッシュを更に作成することを特徴とする請求項１又は２に記載の出来栄え予測装置。
【請求項４】
前記予測された出来栄えに基づいて前記プロセス条件を補正する補正部を更に備えることを特徴とする請求項１〜３のいずれか１項に記載の出来栄え予測装置。
【請求項５】
均一メッシュデータ作成部が、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成するステップと、
不均一メッシュ作成部が、前記データから前記ウェハ面内を不均一に分割する不均一メッシュを前記一連の工程のそれぞれについて作成するステップと、
共通メッシュ作成部が、前記ウェハ面内の特定の領域について前記不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択するステップと、
共通メッシュデータ作成部が、前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現するステップと、
予測部が、前記共通メッシュデータを用いて、前記一連の工程を経た後の出来栄えを前記共通メッシュで分割された領域毎に予測するステップ
とを含むことを特徴とする出来栄え予測方法。
【請求項６】
出来栄え予測装置により、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成し、前記データから前記ウェハ面内を不均一に分割する不均一メッシュを前記一連の工程のそれぞれについて作成し、前記ウェハ面内の特定の領域について前記不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択し、前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現し、前記共通メッシュデータを用いて、前記一連の工程を経た後の出来栄えを前記共通メッシュで分割された領域毎に予測させる工程と、
前記出来栄え予測装置により前記予測された出来栄えに基づいてプロセス条件を補正する工程と、
前記補正したプロセス条件を用いた前記一連の工程を対応する一群の半導体製造装置を用いて実行し、前記ウェハを処理する工程
とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ面内傾向シミュレーション手法に関し、特に、ウェハ面内傾向シミュレーションを用いてウェハ面内の出来栄えを予測する出来栄え予測装置、出来栄え予測方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造工程において、プロセス・デバイスの出来栄えをウェハ面内全体にわたって予測するウェハ面内傾向シミュレーションが行われている。現在の半導体製造工程では、プロセス・デバイスの出来栄えや歩留まりは、各工程におけるウェハ面内傾向に大きく影響される。このため、ウェハ面内傾向シミュレーションにおいて、各工程におけるウェハ面内傾向を考慮することが重要である。
【０００３】
従来のウェハ面内傾向シミュレーションでは、ウェハ面内を均一メッシュで分割した均一メッシュデータを入力データとしてスルーシミュレーションを行い、均一メッシュで分割された領域毎に完成品の出来栄えを予測する。しかし、ウェハ面内を均一メッシュで分割する手法では、予測精度を確保するためにより細かい均一メッシュで分割すると、均一メッシュ数の増加分だけ計算量が膨大になる。このため、ウェハ面内傾向シミュレーションに要する計算量及び計算時間が増大する。
【０００４】
また、半導体デバイス構造でのメッシュ発生方法が知られている（例えば、特許文献１参照。）。しかし、ウェハ面内傾向シミュレーションにおけるメッシュの発生手法は検討されておらず、ウェハ面内でのプロセス・デバイス出来栄えを取得することはできなかった。
【特許文献１】特開平５−１３６２６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ウェハ面内傾向シミュレーションでウェハ面内の出来栄えを予測するときの計算量及び計算時間を低減可能な出来栄え予測装置、出来栄え予測方法及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本願発明の一態様によれば、（イ）ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成する均一メッシュデータ作成部と、（ロ）データからウェハ面内を不均一に分割する不均一メッシュを一連の工程のそれぞれについて作成する不均一メッシュ作成部と、（ハ）ウェハ面内の特定の領域について不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択する共通メッシュ作成部と、（ニ）一連の工程のそれぞれの出来栄えを共通メッシュで表現する共通メッシュデータ作成部と、（ホ）共通メッシュデータを用いて、一連の工程を経た後の出来栄えを共通メッシュで分割された領域毎に予測する予測部とを備える出来栄え予測装置が提供される。
【０００７】
本願発明の他の態様によれば、（イ）均一メッシュデータ作成部が、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成するステップと、（ロ）不均一メッシュ作成部が、データからウェハ面内を不均一に分割する不均一メッシュを一連の工程のそれぞれについて作成するステップと、（ハ）共通メッシュ作成部が、ウェハ面内の特定の領域について不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択するステップと、（ニ）共通メッシュデータ作成部が、一連の工程のそれぞれの出来栄えを共通メッシュで表現するステップと、（ホ）予測部が、共通メッシュデータを用いて、一連の工程を経た後の出来栄えを共通メッシュで分割された領域毎に予測するステップとを含む出来栄え予測方法が提供される。
【０００８】
本願発明の他の態様によれば、（イ）出来栄え予測装置により、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内傾向のデータを予測して作成し、データからウェハ面内を不均一に分割する不均一メッシュを一連の工程のそれぞれについて作成し、ウェハ面内の特定の領域について不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択し、一連の工程のそれぞれの出来栄えを共通メッシュで表現し、共通メッシュデータを用いて、一連の工程を経た後の出来栄えを共通メッシュで分割された領域毎に予測させる工程と、（ロ）出来栄え予測装置により予測された出来栄えに基づいてプロセス条件を補正する工程と、（ハ）補正したプロセス条件を用いた一連の工程を対応する一群の半導体製造装置を用いて実行し、ウェハを処理する工程とを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、ウェハ面内傾向シミュレーションでウェハ面内の出来栄えを予測するときの計算量及び計算時間を低減可能な出来栄え予測装置、出来栄え予測方法及び半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものである。また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものである。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
本発明の実施の形態に係る出来栄え予測装置（シミュレーション装置）は、図１に示すように、中央処理装置（ＣＰＵ）１、データ記憶装置２、入力装置３、出力装置４、主記憶装置５及びプログラム記憶装置６を備える。ＣＰＵ１は、均一メッシュデータ作成部１１、不均一メッシュ作成部１２、共通メッシュ作成部１３、共通メッシュデータ作成部１４、予測部１５、判断部１６、補正部１７、及び閾値設定部１８を備える。
【００１２】
データ記憶装置２のプロセス条件記憶部２１は、半導体製造の一連の工程のそれぞれの初期（現行）のプロセス条件を保存している。プロセス条件は、各工程のターゲット値、各工程の面内傾向、及び各工程のバラツキ量を含む。各工程のターゲット値は、例えば入力装置３を介して入力される。各工程のバラツキ量や面内傾向は、測定データや仮想データを参照して設定すれば良い。
【００１３】
ここで、半導体装置の一連の工程は、例えば図２に示すように、素子分離（ＳＴＩ）形成工程として、ステップＳ１のシリコン窒化膜（ＳｉＮ膜）の成膜工程、ステップＳ２の化学的機械研磨（ＣＭＰ）工程、ステップＳ３のエッチング工程を含む。
【００１４】
ステップＳ１において、図３に示すように、シリコン（Ｓｉ）基板１００上にゲート絶縁膜１０１及びポリシリコン層１０２を形成した後、化学気相成長（ＣＶＤ）法等によりシリコン窒化膜（ＳｉＮ膜）１０３を堆積し、フォトリソグラフィ技術及びエッチング技術を用いて溝部を形成している。ＳｉＮ膜１０３の膜厚ＴSiNを、ステップＳ１の手順の出来栄えとする。
【００１５】
ステップＳ２において、図４に示すようにＣＶＤ法等によりＳｉＯ2膜１０４を堆積した後、ＣＭＰによりＳｉＮ膜１０３をストッパー膜としてＳｉＯ2膜１０４を図５に示すように平坦化する。このときのＳｉＮ膜１０３の削れ量（膜減り量）ＴCMPを、ステップＳ２の手順の出来栄えとする。
【００１６】
ステップＳ１０３において、図６に示すように反応性イオンエッチング（ＲＩＥ）等によりＳｉＯ2膜１０４を選択的に除去する。このときのＳｉＯ2膜１０４の単位時間当りのエッチング量ＴRIEをステップＳ３の手順の出来栄えとする。そして、Ｓｉ基板１００表面からのＳｉＯ2膜１０４の残膜量ＴSiO2を、ステップＳ１〜Ｓ３の一連の工程を経た後の出来栄えとする。便宜上、実施の形態では、ステップＳ１〜Ｓ３の工程について説明するが、他の多数の一連の工程に対しても同様に処理されるのは勿論である。
【００１７】
図１に示した均一メッシュデータ作成部１１は、プロセス条件記憶部２１から、各工程のそれぞれの初期（現行）のプロセス条件を読み出す。均一メッシュデータ作成部１１は、図７〜図９に示すように、ウェハ３０面内を均一メッシュ３１で分割して、図２に示したステップＳ１〜Ｓ３の一連の工程のそれぞれの出来栄えの面内傾向のデータ（以下、「均一メッシュデータ」という。）を予測して作成する。なお、均一メッシュ３１は、図２に示したステップＳ１〜Ｓ３の各工程の面内傾向を十分再現するに足る細かさであれば良い。
【００１８】
図７〜図９において、均一メッシュ３１で分割された領域毎に、ロット間でのバラツキ量やウェハ間でのバラツキ量等の、ローカルな位置でのバラツキ量が設定されている。図７〜図９に示したバラツキ量の面内分布は、例えば図１０に示すようなＳｉＮ膜１０３の膜厚ＴSiNのバラツキ量、図１１に示すようなＳｉＯ2膜１０４の膜減り量（削れ量）ＴCMPのバラツキ量、及び図１２に示すようなＲＩＥによるＳｉＯ2膜１０４の単位時間当りのエッチング量ＴRIEのバラツキ量として表現できる。また、均一メッシュ３１で分割された領域毎のバラツキ量の平均値をウェハ３０全体でつなぎ合わせて面内傾向が表現されている。
【００１９】
なお、図７〜図９に示した均一メッシュデータを入力データとして図２に示したステップＳ１〜Ｓ３の一連の工程を経た後の出来栄えを予測するスルーシミュレーションを行うことができる。しかしこの場合、均一メッシュ３１で分割された領域毎に計算を行うために、膨大な計算時間及び計算量を要する。
【００２０】
図１に示した不均一メッシュ作成部１２は、図７〜図９に示した均一メッシュデータから、図１３〜図１５に示すように、ウェハ３０の面内を不均一に分割する最適な不均一メッシュ３２ｘ，３２ｙ，３２ｚを、図２に示したステップＳ１〜Ｓ３の一連の工程のそれぞれについて作成する。例えばこのとき、不均一メッシュ作成部１２は、データ記憶装置２の閾値記憶部２２から隣接するメッシュ間のデータ変動の閾値（結合条件）を読み出して、閾値を用いて図７〜図９に示したウェハ３０面内の面内傾向の変動が緩やかであるか、急峻であるか判断する。ウェハ３０の中央部付近の面内傾向の変動の緩やかな領域では、均一メッシュ３１を結合して粗く分割する。一方、ウェハ３０の端部付近の面内傾向の変動の急峻な領域では、均一メッシュ３１を保持するか、更に細かく分割しても良い。
【００２１】
図１に示した共通メッシュ作成部１３は、図１３〜図１５に示したようなウェハ３０面内の特定の領域について不均一メッシュ３２ｘ，３２ｙ，３２ｚのうち最も細かい分割方法の不均一メッシュを採用し、図１６に示すように「共通メッシュ」３３として作成する。言い換えれば、不均一メッシュ３２ｘ，３２ｙ，３２ｚを最大公約数的に考慮して、共通メッシュ３３を作成する。
【００２２】
図１に示した共通メッシュデータ作成部１４は、図１７〜図１９に示すように、図２に示したステップＳ１〜Ｓ３の各工程のそれぞれの出来栄えを図１６に示した共通メッシュ３３で分割・表現する「共通メッシュデータ」をそれぞれ作成する。図１７〜図１９に示した共通メッシュデータの共通メッシュ３３で分割された領域毎に、図２０〜図２２に示すようなＳｉＮ膜１０３の膜厚ＴSiN、ＣＭＰによるＳｉＯ2膜１０４の膜減り量ＴCMP、及びＳｉＯ2膜１０４のエッチング量ＴRIEについてのバラツキ量がそれぞれ設定されている。図２０〜図２２に示すような各メッシュ領域毎のバラツキ量の平均値がつなぎ合わされて、図１７〜図１９に示すような面内傾向が表現されている。
【００２３】
図１に示した予測部１５は、図１７〜図１９に示した共通メッシュデータを入力データとしてスルーシミュレーションを行い、図２３に示すように、図２に示したステップＳ１〜Ｓ３の一連の工程を経た後の完成品の出来栄えを、共通メッシュ３３で分割された領域毎に予測する。図２３は、工程能力を示す指標であるＺ値の面内傾向・面内分布を示す。Ｚ値が大きいほど欠陥確率が低い領域であり、例えばＺ値が３より大きければ欠陥確率が０．２７％以下の領域である。ここではＺ値はＳｉＯ2膜１０４の残膜量ＴSiO2を示す。例えばＳｉＯ2膜１０４の残膜量ＴSiO2の許容値は、図２４に示すように、ターゲット値に対して上限値が２０ｎｍ、下限値が−２０ｎｍで設定されている。共通メッシュ３３で分割された領域が許容値の範囲外（スペックアウト）となる割合が、図２３に示すＺ値の値に反映される。図２３に示した完成品の出来栄えのデータは、データ記憶装置２の出来栄え記憶部２３に保存される。
【００２４】
図１に示した判断部１６は、図２３に示した完成品の出来栄えに基づいて、ウェハ３０全体がスペックインするか判断する。例えば、図２３に示したウェハ３０面内のすべての共通メッシュ３３での出来栄えを結合し、ウェハ全体でのＺ値が３以上となれば、ウェハ３０全体がスペックインすると判断される。
【００２５】
図１に示した補正部１７は、図２３及に示した出来栄えに基づいて、初期のプロセス条件を変えて感度解析を行い、改善効果の高いプロセス条件のパラメータを抽出する。更に、補正部１７は、抽出したパラメータを補正して、プロセス条件記憶部２１に保存されているプロセス条件を更新する。
【００２６】
図１に示した閾値設定部１８は、図２３に示した完成品の出来栄えに基づいて、閾値記憶部２２に保存された閾値にフィードバックをかけて図１３〜図１５に示した不均一メッシュ３２ｘ，３２ｙ，３２ｚのメッシュ分割の領域設定を最適化する。即ち、図２３においてウェハ３０面内でＺ値が大きく欠陥発生が少ない領域は予測精度を落としてもよいため緩めに、且つウェハ３０面内でクリティカルな領域は予測精度が要求されるため厳しめに、図１に示した閾値記憶部２２に保存されている閾値を設定・更新する。
【００２７】
図１に示した不均一メッシュ作成部１２は、閾値設定部１８により閾値が更新された場合には、更新された閾値を用いて新たな不均一メッシュを更に作成する。このとき、新たな不均一メッシュは、図１３〜図１５に示した不均一メッシュ３２ｘ，３２ｙ，３２ｚのマージンがある領域は更に粗く、クリティカルな領域は更に細かく分割される。共通メッシュ作成部１３は、新たな不均一メッシュに対しても最大公約数的に考慮して、図２５に示すような新たな共通メッシュ３３ｘを作成する。図１に示した共通メッシュデータ作成部１４は、図２５に示した共通メッシュ３３ｘを適用して、図２６〜図２８に示すような新たな共通メッシュデータを作成する。図１に示した予測部１５は、図２６〜図２８に示した共通メッシュデータを入力データとしてスルーシミュレーションを行い、図２９に示すように出来栄えを予測する。図３０には、ＳｉＯ2膜の残膜量のバラツキ量を示す。
【００２８】
図１に示したＣＰＵ１は、図示を省略した入出力制御装置（インターフェース）及び記憶装置管理手段を更に備える。入出力制御装置（インターフェース）は、ＣＰＵ１、入力装置３及び出力装置４間の信号等の入出力を制御する。記憶装置管理手段は、データ記憶装置２、主記憶装置５及びプログラム記憶装置６との入出力を管理する。
【００２９】
データ記憶装置２は、初期のプロセス条件、及び補正部１７により補正されたプロセス条件を保存するプロセス条件記憶部２１、不均一メッシュ３２ｘ，３２ｙ，３２ｚの分割の基準となる閾値を記憶する閾値記憶部２２、及び予測部１５により予測された出来栄えを記憶する出来栄え記憶部２３を備える。
【００３０】
入力装置３としては、例えばキーボード、マウス、ＯＣＲ等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置４としては、液晶ディスプレイ、ＣＲＴディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。出力装置４は、例えば、予測部１５により予測された図２３に示した完成品の出来栄え等をモニタに表示可能である。
【００３１】
主記憶装置５は、ＣＰＵ１におけるプログラム実行処理中に利用されるデータ等を一時的に保存したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置５としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。
【００３２】
次に、本発明の実施の形態に係るウェハ面内傾向シミュレーションによる出来栄え予測方法（シミュレーション方法）を含むプロセス条件補正方法を、図３１のフローチャートを参照しながら説明する。
【００３３】
（イ）ステップＳ１１において、図１に示した均一メッシュデータ作成部１１は、プロセス条件記憶部２１に保存されたプロセス条件に基づいて、図７〜図９に示すように、ウェハ３０面内を均一メッシュ３１で分割して、図２に示したステップＳ１〜Ｓ３の一連の工程のそれぞれの出来栄えの面内傾向のデータを均一メッシュデータとして作成する。
【００３４】
（ロ）ステップＳ１２において、図１に示した不均一メッシュ作成部１２は、閾値記憶部２２に保存された閾値を読み出して、図７〜図９に示した均一メッシュデータの面内傾向の変動が緩やかか急峻か判断する。面内傾向の変動の緩やかな領域では均一メッシュ３１を結合する。一方、面内傾向の変動の急峻な領域では均一メッシュ３１を保持する。これにより、図１３〜図１５に示すように、ウェハ３０面内を不均一に分割する最適な不均一メッシュ３２ｘ，３２ｙ，３２ｚがステップＳ１〜Ｓ３の各工程について作成される。
【００３５】
（ハ）ステップＳ１３において、図１に示した共通メッシュ作成部は、ウェハ３０面内の特定の領域について、図１６に示すように、図１３〜図１５に示した不均一メッシュ３２ｘ，３２ｙ，３２ｚのうち最も細かいメッシュを共通メッシュ３３として選択・作成する。
【００３６】
（ニ）ステップＳ１４において、図１に示した共通メッシュデータ作成部１４は、図１６に示した共通メッシュ３３で各工程のそれぞれの出来栄えを表現する、図１７〜図１９に示すような共通メッシュデータを作成する。
【００３７】
（ホ）ステップＳ１５において、図１に示した予測部１５は、図１７〜図１９に示した共通メッシュデータを入力データとしてスルーシミュレーションを行い、図２３に示すように、図２に示したステップＳ１〜ステップＳ３の一連の工程を経た完成品の出来栄えを、共通メッシュ３３で分割された領域毎に予測する。図２３に示した完成品の出来栄え（スルーシミュレーション結果）は、出来栄え記憶部２３に保存される。また、出力装置４により、注目する出来栄えを適宜出力・表示する。
【００３８】
（ヘ）ステップＳ１６において、図１に示した判断部１６は、図２３に示した完成品の出来栄えに基づいてウェハ３０全体がスペックインしているかどうか判断する。ウェハ３０全体がスペックインしたと判定された場合、処理を完了する。一方、共通メッシュ３３で分割された領域のうちスペックアウトする領域がある場合、ステップＳ１７の手順に進む。
【００３９】
（ト）ステップＳ１７において、図１に示した補正部１７は、図２３に示した完成品の出来栄えに基づいて感度解析を行い、改善効果の高いプロセス条件のパラメータを抽出する。更に、補正部１７は、プロセス条件記憶部２１に保存されているプロセス条件を補正・更新する。
【００４０】
（チ）ステップＳ１８において、図１に示した閾値設定部１８は、図２３に示した完成品の出来栄えに基づいて、ウェハ３０面内で十分マージンがある部分は予測精度を落としてもよいため緩めに、ウェハ３０面内でクリティカルな部分は予測精度が要求されるため厳しめに閾値を設定し、閾値記憶部２２に保存されている閾値にフィードバックをかけて更新する。
【００４１】
（リ）ステップＳ１９において、図１に示した均一メッシュデータ作成部１１は、ステップＳ１１の手順と同様に、ステップＳ１７で補正したプロセス条件に基づいて均一メッシュデータを作成する。ステップＳ２０において、不均一メッシュ作成部１２は、ステップＳ１８でフィードバックされた閾値を用いて不均一メッシュを作成する。
【００４２】
（ヌ）ステップＳ２１において、共通メッシュ作成部１３は、ステップＳ１９で作成された不均一メッシュを最大公約数的に考慮して、図２５に示すような新たな共通メッシュ３３ｘを作成する。ステップＳ２１において、図１に示した共通メッシュデータ作成部１４は、図２５に示した共通メッシュ３３ｘを用いて図２６〜図２８に示すように共通メッシュデータを作成する。
【００４３】
（ル）ステップＳ２２において、図１に示した予測部１５は、図２６〜図２８に示した共通メッシュデータを入力データとしてスルーシミュレーションを行い、図２９及び図３０に示すように出来栄えを予測する。
【００４４】
（ヲ）ステップＳ２４において、図１に示した判断部１６は、ウェハ３０全体がスペックインするか判断する。ウェハ３０全体がスペックインする場合、処理を完了する。一方、共通メッシュ３３ｘで分割された領域のうち、スペックアウトする領域があれば、ステップＳ１７の手順に戻る。このようにして、ウェハ全体がスペックインするまで処理を繰り返すことにより、最適なプロセス条件を取得することができる。
【００４５】
本発明の実施の形態の出来栄え予測方法によれば、ウェハ面内傾向シミュレーションにおいて図１７〜図１９に示した共通メッシュデータを入力データとして使用するので、図７〜図９に示した均一メッシュデータを入力データとする場合に比べて計算対象となる単位領域を削減することができる。このため、計算量・計算時間を低減できる。
【００４６】
更に、予測部１５により予測された出来栄え（スルーシミュレーション結果）からフィードバックして不均一メッシュ３２ｘ，３２ｙ，３２ｚの分割方法（切り口）を最適化することで、更にシミュレーションの高速化・高精度化が望める。
【００４７】
なお、ステップＳ１９〜Ｓ２４において処理するウェハ３０は、ステップＳ１１〜Ｓ１８において処理したウェハ３０と同一ウェハでも良く、他のロットのウェハであっても良い。
【００４８】
図３１に示した一連の手順、即ち：（イ）均一メッシュデータ作成部１１が、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの均一メッシュデータを予測して作成する手順；（ロ）不均一メッシュ作成部１２が、均一メッシュデータからウェハ面内を不均一に分割する不均一メッシュを一連の工程のそれぞれについて作成する手順；（ハ）共通メッシュ作成部１３が、ウェハ面内の特定の領域について不均一メッシュのうち最も細かいメッシュを共通メッシュとして選択する手順；（ニ）共通メッシュデータ作成部１４が、一連の工程のそれぞれの出来栄えを共通メッシュで表現する手順；（ホ）予測部１５が、共通メッシュデータを用いて、一連の工程を経た後の出来栄えを共通メッシュで分割された領域毎に予測する手順；（ロ）補正部１７が、予測された出来栄えに基づいてプロセス条件を補正する手順等は、図３１と等価なアルゴリズムのプログラム（出来栄え予測プログラム）により、図１に示した出来栄え予測装置を制御して実行出来る。
【００４９】
このプログラムは、図１に示した出来栄え予測装置を構成するコンピュータシステムのプログラム記憶装置６に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を出来栄え予測装置のプログラム記憶装置６に読み込ませることにより、本発明の一連の手順を実行することができる。
【００５０】
ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスクなどが「コンピュータ読取り可能な記録媒体」に含まれる。例えば、出来栄え予測装置の本体は、フレキシブルディスク装置（フレキシブルディスクドライブ）および光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはＣＤ−ＲＯＭをその挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に保存されたプログラムを出来栄え予測装置を構成するプログラム記憶装置６にインストールすることができる。また、所定のドライブ装置を接続することにより、ＲＯＭや磁気テープ装置を用いることもできる。さらに、インターネット等の情報処理ネットワークを介して、このプログラムをプログラム記憶装置６に保存することが可能である。
【００５１】
次に、本発明の実施の形態に係る半導体集積回路（ＬＳＩ）の製造方法を図３２のフローチャートを参照しながら説明する。なお、以下に述べる半導体記憶装置の製造方法は、一例であり、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。
【００５２】
（イ）まず、ステップＳ１００において、プロセスシミュレーション・リソグラフィシミュレーションやデバイスシミュレーションにより、電気的特性を得る。電気的特性を用いてＬＳＩの回路シミュレーションが行われる。ここで、図１に示した出来栄え予測装置により、図３１に示したステップＳ１１〜Ｓ１８の手順と同様に、ウェハ面内傾向シミュレーションを行い、後述するステップＳ３００のチップ製造工程の一連の手順を経た後の完成品の出来栄えを予測する。更に、図１に示した出来栄え予測装置により、予測された完成品の出来栄えに基づいて、プロセス条件を最適値となるように補正する。補正したプロセス条件に対応する設計パターンのレイアウトデータ（設計データ）を作成する。
【００５３】
（ロ）次に、ステップＳ２００において、ステップＳ１００で作成されたレイアウトデータが描画データに変換される。描画データに基づいて、パターンジェネレータ（ＰＧ）等を用いて、ＬＳＩの製造工程の各段階に対応した各層分のフォトマスクが作製され、フォトマスクのセットが用意される。
【００５４】
（ハ）ステップＳ３０２におけるフロントエンド工程（ウェハ工程）では、ステップＳ１００で補正・最適化されたプロセス条件を用いて、ステップＳ３１０における酸化工程、ステップＳ３１１におけるレジスト塗布工程、ステップＳ３１２におけるフォトリソグラフィ工程、ステップＳ３１３におけるイオン注入工程及びステップＳ３１４における熱処理工程等の一連の工程を対応する一群の半導体製造装置を用いて、繰り返し実行し、ウェハを処理する。一連の工程が終了すると、ステップＳ３０３へ進む。
【００５５】
（ニ）ステップＳ３０３において、ウェハ表面に対して配線処理が施されるバックエンド工程（表面配線工程）が行われる。バックエンド工程では、ステップＳ１００で補正・最適化されたプロセス条件を用いて、ステップＳ３１５における化学気相成長（ＣＶＤ）工程、ステップＳ３１６におけるレジスト塗布工程、ステップＳ３１７におけるフォトリソグラフィ工程、ステップＳ３１８におけるエッチング工程、ステップＳ３１９における金属堆積工程等の一連の工程を、対応する一群の半導体製造装置を用いて繰り返し実行し、ウェハを処理する。一連の工程により多層配線構造が完成したら、ステップＳ３０４へ進む。
【００５６】
（ホ）ステップＳ３０４において、ダイヤモンドブレード等のダイシング装置により、所定のチップサイズに分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止などの所要のパッケージ組み立ての工程が実施される。ステップＳ４００において、半導体集積回路の性能・機能に関する特性検査、リード形状・寸法状態、信頼性試験などの所定の検査を経て、半導体集積回路が完成される。ステップＳ５００において、以上の工程をクリアした半導体集積回路は、水分、静電気などから保護するための包装を施され、出荷される。
【００５７】
以上のように、本発明の実施の形態に係る半導体装置の製造方法によれば、ステップＳ１００の設計工程におけるウェハ面内傾向シミュレーションにおいて計算量・計算時間を低減できる。したがって、半導体製造工程全体としても、歩留まりを向上可能となる。また、ステップＳ３００において、最適値に補正されたプロセス条件で処理を行うので、ロットやウェハ面内のバラツキ量の少ない半導体装置を製造することができる。
【００５８】
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、図１に示した均一メッシュデータ作成部１１は、図７〜図９に示すように互いに同じ均一メッシュ３１で各工程のウェハ３０面内を分割しているが、それぞれ互いに異なるサイズの均一メッシュで各工程のウェハ３０面内を分割しても良い。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態に係る出来栄え予測装置の一例を示すブロック図である。
【図２】本発明の実施の形態に係る半導体装置製造の一連の工程を示すフローチャートである。
【図３】本発明の実施の形態に係る半導体装置製造の一連の工程の工程断面図ある。
【図４】本発明の実施の形態に係る半導体装置製造の一連の工程の図３に引き続く工程断面図である。
【図５】本発明の実施の形態に係る半導体装置製造の一連の工程の図４に引き続く工程断面図である。
【図６】本発明の実施の形態に係る半導体装置製造の一連の工程の図５に引き続く工程断面図である。
【図７】本発明の実施の形態に係る成膜工程の均一メッシュデータの一例を示す概略図である。
【図８】本発明の実施の形態に係るＣＭＰ工程の均一メッシュデータの一例を示す概略図である。
【図９】本発明の実施の形態に係るエッチング工程の均一メッシュデータの一例を示す概略図である。
【図１０】本発明の実施の形態に係る成膜工程の均一メッシュ毎の膜厚のバラツキ量の分布の一例を示すグラフである。
【図１１】本発明の実施の形態に係るＣＭＰ工程の均一メッシュ毎の膜減り量のバラツキ量の分布の一例を示すグラフである。
【図１２】本発明の実施の形態に係るエッチング工程の均一メッシュ毎のエッチング量のバラツキ量の分布の一例を示すグラフである。
【図１３】本発明の実施の形態に係る成膜工程の不均一メッシュ３２ｘ，３２ｙ，３２ｚの一例を示す概略図である。
【図１４】本発明の実施の形態に係るＣＭＰ工程の不均一メッシュの一例を示す概略図である。
【図１５】本発明の実施の形態に係るエッチング工程の不均一メッシュの一例を示す概略図である。
【図１６】本発明の実施の形態に係る共通メッシュの一例を示す概略図である。
【図１７】本発明の実施の形態に係る成膜工程の共通メッシュデータの一例を示す概略図である。
【図１８】本発明の実施の形態に係るＣＭＰ工程の共通メッシュデータの一例を示す概略図である。
【図１９】本発明の実施の形態に係るエッチング工程の共通メッシュデータの一例を示す概略図である。
【図２０】本発明の実施の形態に係るエッチング工程の共通メッシュで分割された領域毎のエッチング量のバラツキ量の分布の一例を示すグラフである。
【図２１】本発明の実施の形態に係るＣＭＰ工程の共通メッシュで分割された領域毎の膜減り量のバラツキ量の分布の一例を示すグラフである。
【図２２】本発明の実施の形態に係るエッチング工程の共通メッシュで分割された領域毎のエッチング量のバラツキ量の分布の一例を示すグラフである。
【図２３】本発明の実施の形態に係る出来栄えデータの一例を示す概略図である。
【図２４】本発明の実施の形態に係る残膜量のバラツキ量の分布の一例を示す概略図である。
【図２５】本発明の実施の形態に係る共通メッシュの他の一例を示す概略図である。
【図２６】本発明の実施の形態に係る成膜工程の共通メッシュデータの他の一例を示す概略図である。
【図２７】本発明の実施の形態に係るＣＭＰ工程の共通メッシュデータの他の一例を示す概略図である。
【図２８】本発明の実施の形態に係るエッチング工程の共通メッシュデータの他の一例を示す概略図である。
【図２９】本発明の実施の形態に係る出来栄えデータの他の一例を示す概略図である。
【図３０】本発明の実施の形態に係る残膜量のバラツキ量の他の一例を示す概略図である。
【図３１】本発明の実施の形態に係る出来栄え予測方法の一例を説明するためのフローチャートである。
【図３２】本発明の実施の形態に係る半導体装置の製造方法の一例を説明するためのフローチャートである。
【符号の説明】
【００６０】
１…中央処理装置（ＣＰＵ）
２…データ記憶装置
３…入力装置
４…出力装置
５…主記憶装置
６…プログラム記憶装置
１１…均一メッシュデータ作成部
１２…不均一メッシュ作成部
１３…共通メッシュ作成部
１４…共通メッシュデータ作成部
１５…予測部
１６…判断部
１７…補正部
１８…閾値設定部
２１…プロセス条件記憶部
２２…閾値記憶部
２３…記憶部
３１…均一メッシュ
３２ｘ，３２ｙ，３２ｚ…不均一メッシュ
３３，３３ｘ…共通メッシュ
【図１】
2007053166.tif 000003
【図２】
2007053166.tif 000004
【図３】
2007053166.tif 000005
【図４】
2007053166.tif 000006
【図５】
2007053166.tif 000007
【図６】
2007053166.tif 000008
【図１０】
2007053166.tif 000009
【図１１】
2007053166.tif 000010
【図１２】
2007053166.tif 000011
【図１６】
2007053166.tif 000012
【図２０】
2007053166.tif 000013
【図２１】
2007053166.tif 000014
【図２２】
2007053166.tif 000015
【図２４】
2007053166.tif 000016
【図２５】
2007053166.tif 000017
【図３０】
2007053166.tif 000018
【図３１】
2007053166.tif 000019
【図３２】
2007053166.tif 000020
【図７】
2007053166.tif 000021
【図８】
2007053166.tif 000022
【図９】
2007053166.tif 000023
【図１３】
2007053166.tif 000024
【図１４】
2007053166.tif 000025
【図１５】
2007053166.tif 000026
【図１７】
2007053166.tif 000027
【図１８】
2007053166.tif 000028
【図１９】
2007053166.tif 000029
【図２３】
2007053166.tif 000030
【図２６】
2007053166.tif 000031
【図２７】
2007053166.tif 000032
【図２８】
2007053166.tif 000033
【図２９】
2007053166.tif 000034
【手続補正書】
【提出日】平成18年9月25日(2006.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成する均一メッシュデータ作成部と、
前記一連の工程のそれぞれについて、前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分割する不均一メッシュを作成する不均一メッシュ作成部と、
前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成する共通メッシュ作成部と、
前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成する共通メッシュデータ作成部と、
前記共通メッシュデータを用いて、前記共通メッシュで分割された領域毎に前記一連の工程を経た後の出来栄えを予測する予測部
とを備えることを特徴とする出来栄え予測装置。
【請求項２】
前記不均一メッシュ作成部は、前記面内分布が緩やかに変化する領域では粗く、且つ前記面内分布が急峻に変化する領域では細かくなるように前記不均一メッシュを作成することを特徴とする請求項１に記載の出来栄え予測装置。
【請求項３】
前記不均一メッシュ作成部は、前記予測された一連の工程を経た後の出来栄えに基づいて、前記前記不均一メッシュを更に大きく統合して又は更に細かく分割して新たな不均一メッシュを更に作成することを特徴とする請求項１又は２に記載の出来栄え予測装置。
【請求項４】
前記予測された出来栄えに基づいて前記一連の工程で用いるプロセス条件を補正することを特徴とする請求項１〜３のいずれか１項に記載の出来栄え予測装置。
【請求項５】
ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成するステップと、
前記一連の工程のそれぞれについて、前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分解する不均一メッシュを作成するステップと、
前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成するステップと、
前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成するステップと、
前記共通メッシュデータを用いて、前記共通メッシュで分割された領域毎に前記一連の工程を経た後の出来栄えを予測するステップ
とを含むことを特徴とする出来栄え予測方法。
【請求項６】
出来栄え予測装置を用いて、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成し、前記一連の工程のそれぞれについて前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分割する不均一メッシュを作成し、前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成し、前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成し、前記共通メッシュデータを用いて、前記一連の工程を経た後の出来栄えを前記共通メッシュで分割された領域毎に予測する工程と、
前記出来栄え予測装置により前記予測された出来栄えに基づいてプロセス条件を補正する工程と、
前記補正したプロセス条件を用いた前記一連の工程を、対応する一群の半導体製造装置を用いて実行し、前記ウェハを処理する工程
とを含むことを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本願発明の一態様によれば、（イ）ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成する均一メッシュデータ作成部と、（ロ）前記一連の工程のそれぞれについて、前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分割する不均一メッシュを作成する不均一メッシュ作成部と、（ハ）前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成する共通メッシュ作成部と、（ニ）前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成する共通メッシュデータ作成部と、（ホ）前記共通メッシュデータを用いて、前記共通メッシュで分割された領域毎に前記一連の工程を経た後の出来栄えを予測する予測部とを備える出来栄え予測装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本願発明の他の態様によれば、（イ）ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成するステップと、（ロ）前記一連の工程のそれぞれについて、前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分解する不均一メッシュを作成するステップと、（ハ）前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成するステップと、（ニ）前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成するステップと、（ホ）前記共通メッシュデータを用いて、前記共通メッシュで分割された領域毎に前記一連の工程を経た後の出来栄えを予測するステップとを含む出来栄え予測方法が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本願発明の他の態様によれば、（イ）出来栄え予測装置を用いて、ウェハ面内を均一メッシュで分割して一連の工程のそれぞれの出来栄えの面内分布を予測して均一メッシュデータを作成し、前記一連の工程のそれぞれについて前記均一メッシュデータ及び予め定められた閾値に基づき前記均一メッシュで分割された領域を統合して前記ウェハ面内を不均一に分割する不均一メッシュを作成し、前記複数の不均一メッシュを重ね合わせて、前記ウェハ面内の領域毎に前記不均一メッシュの中から最小のメッシュを選択して共通メッシュを作成し、前記一連の工程のそれぞれの出来栄えを前記共通メッシュで表現して共通メッシュデータを作成し、前記共通メッシュデータを用いて、前記一連の工程を経た後の出来栄えを前記共通メッシュで分割された領域毎に予測する工程と、（ロ）前記出来栄え予測装置により前記予測された出来栄えに基づいてプロセス条件を補正する工程と、（ハ）前記補正したプロセス条件を用いた前記一連の工程を、対応する一群の半導体製造装置を用いて実行し、前記ウェハを処理する工程とを含む半導体装置の製造方法が提供される。