(57)【要約】【課題】ピーク対平均電力比（ＰＡＰＲ）の大きい直交周波数分割多重（ＯＦＤＭ）で変調された信号の通信等に主として用いられる回路規模及び消費電力が削減されたＡＤコンバータを有する無線受信機を提供すること。【解決手段】無線受信機100は、受信したアナログ信号をデジタル信号へ変換するための複数のユニットを備え、前記複数のユニットの中から動作するユニットを選択することによって、出力の階調数を切り替えることが可能なＡＤコンバータ18,20と、前記ＡＤコンバータ18,20に接続され前記ＡＤコンバータ18,20が出力するデジタル信号に基づいて受信信号レベルを算出する受信信号レベル算出器25とを具備し、前記受信信号レベルに基づいて前記複数のユニットの中から動作するユニットを選択することによって前記ＡＤコンバータ18,20の出力の階調数を切り替える。【選択図】      図１
2007266874.tif 000002
【特許請求の範囲】
【請求項１】
受信したアナログ信号をデジタル信号へ変換するための複数のユニットを備え、前記複数のユニットの中から動作するユニットを選択することによって、出力の階調数を切り替えることが可能なＡＤコンバータと、
前記ＡＤコンバータに接続され前記ＡＤコンバータが出力するデジタル信号に基づいて受信信号レベルを算出する受信信号レベル算出器とを具備し、
前記受信信号レベルに基づいて前記複数のユニットの中から動作するユニットを選択することによって前記ＡＤコンバータの出力の階調数を切り替える
ことを特徴とする無線受信機。
【請求項２】
前記ＡＤコンバータは、前記複数のユニットが入力信号を順次処理する複数のステージであるパイプライン型のＡＤコンバータであって、
前記受信信号レベルに基づいて前記複数のステージの中から動作するステージを選択することによって前記ＡＤコンバータの出力の階調数を切り替える
ことを特徴とする請求項１に記載の無線受信機。
【請求項３】
前記ＡＤコンバータは、前記複数のユニットが入力信号を並列処理する複数の比較器であるフラッシュ型のＡＤコンバータであって、
前記受信信号レベルに基づいて前記複数の比較器の中から動作する比較器を選択することによって前記ＡＤコンバータの出力の階調数を切り替える
ことを特徴とする請求項１に記載の無線受信機。
【請求項４】
前記フラッシュ型のＡＤコンバータは、第１の電源と、前記第１の電源が供給する電圧よりも低い電圧を供給する第２の電源と、前記第１の電源及び前記第２の電源の間に直列接続された複数の抵抗を有して前記複数の比較器の各々に前記入力信号と比較する電位を供給する抵抗ラダーとを備えており、
前記第１の電源との間に接続されている抵抗の数或いは前記第２の電源との間に接続されている抵抗の数の大きくない方の数がより少ない抵抗ほどその抵抗値が、等しい或いは大きくなるように構成されている
ことを特徴とする請求項３に記載の無線受信機。
【請求項５】
前記受信信号レベルは、前記ＡＤコンバータが出力するデジタル信号の強度を所定の期間の間で平均した値である
ことを特徴とする請求項１に記載の無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は主として無線受信機に関し、特にピーク対平均電力比（ＰＡＰＲ：Peak-to-Average Power Ratio）の大きい直交周波数分割多重（ＯＦＤＭ:Orthogonal Frequency Division Multiplexing）変調を用いた通信のための無線受信機に関するものである。
【背景技術】
【０００２】
近年、ブロードバンド通信の普及に伴って無線通信において通信速度の高速化が進んでいるが、その一方で供給電源の限られたポータブルな無線通信機器には低消費電力化が強く求められている。
【０００３】
無線受信機の中で消費電力の大きい構成要素としてＡＤコンバータ（ＡＤＣ:Analog-to-Digital Converter）が挙げられる。ここで述べるＡＤコンバータとは、無線通信機器の中でダウンコンバートしたアナログ信号をデジタル信号に変換するために用いられるデータ用ＡＤコンバータのことである。
【０００４】
通信周波数の広い帯域を必要とする高速無線通信では、ＡＤコンバータに対する要求仕様も高度化している。例えば1チャネルあたり20MHzの帯域を用いるIEEE 802.11a規格の無線ＬＡＮ（ＷＬＡＮ）では、40MHzでのサンプリングが可能なＡＤコンバータが必要となる。さらにIEEE 802.11a規格の無線ＬＡＮでは、直交周波数分割多重（ＯＦＤＭ）を信号の変調方式として用いるため、ピーク対平均電力比（ＰＡＰＲ）が非常に大きい。従って、広いダイナミックレンジを有するＡＤコンバータが必要となり、以下で説明するように、実用上９ビットあるいは１０ビットの階調数を有するＡＤコンバータが用いられている（例えば非特許文献１、非特許文献２参照）。
【０００５】
IEEE 802.11a規格の理想的な条件で評価した場合、７bit精度以上のＡＤコンバータを用いれば量子化雑音は問題にならず、搬送波対雑音比（Carrier-to-Noise Ratio）対パケットエラーレート（Packet Error Rate）(CNR-PER)特性にほとんど差は現れない。
【０００６】
しかしながら、実際には隣接チャネルからの信号の漏れや無線受信機におけるアナログ部品（特に信号レベルの調整に関わる増幅器など）の特性のばらつきが存在し、信号の振幅を所望のレベルに正確に合せることはできない。また入力信号の全周波数帯域に渡ってＡＤコンバータが一様な特性を出すことは困難であって、入力信号の周波数が大きくなるとＡＤコンバータの出力誤差は一般に大きくなる傾向がある。
【０００７】
無線受信機においては、無線信号がどれぐらいの強さでアンテナに到達するか、即ち受信信号レベルが予測できないため、可変利得アンプを用いて信号のレベルを調整しなければならない。具体的には、受信信号強度（表示）（Received Signal Strength Indicator (RSSI)）検出器で可変利得アンプの出力信号強度を測定し、その値を可変利得アンプにフィードバックすることにより、所望のレベルに信号強度を合せる仕組みになっている。
【０００８】
実際には、フィルタで抑圧しきれなかった隣接チャネルからの信号の漏れ込みがあるとRSSI検出器において所望の信号の信号強度が本当の値よりも大きいものとして誤った値を算出してしまう。この誤った値をもとにして可変利得アンプにフィードバックをかけると、可変利得アンプの出力信号のレベルが小さいものとなってしまう。
【０００９】
パケットごとにゲイン制御を行う必要がある無線ＬＡＮにおいては、ゲイン制御のために測定に利用できる時間がパケット先頭での約10μsという非常に短い時間に限られている。従って、隣接チャネルからの信号の漏れ込み、あるいはアナログ素子の特性のバラつきにより信号レベルのずれが生じ得る。したがって実用上は信号レベルのずれがあったとしてもＡＤコンバータによる量子化雑音が問題にならないようにするためにＡＤコンバータのビット幅に数ビットのマージンを持たせておく必要がある。
【００１０】
これらのことも考慮すると、ＡＤコンバータの出力階調数に２〜３ビットのマージンを持たせる必要があり、IEEE 802.11a規格の無線ＬＡＮ機器で使用されるＡＤコンバータの階調数としては、実際には９ビットあるいは１０ビットが必要となる。
【００１１】
このような高性能のＡＤコンバータの消費電力は非常に大きく、１０ビット階調、４０Ｍ（サンプリング/秒）のＡＤコンバータであれば1個あたり数十mWの電力を必要とする。通常、受信機はアナログ部で直交復調を行うため、ＡＤコンバータは２個必要となり、受信機の消費電力の大きな部分を占めることになる。
【００１２】
特に待ち受け時に関しては、ベースバンド（Base Band (B/B)）部の各構成要素の中でフレームを検出する部分以外は動作させる必要がないので、クロックゲーティングおよびパワーゲーティングにより電力の消費を抑えることができる。従って、電力の大部分がＡＤコンバータで消費されることになる。一般的に通信時間のほとんどは待ち受け時間であり、その待ち受け時に大きな電力を消費するＡＤコンバータの消費電力を小さくすることは、低消費電力化が強く求められる無線通信システムで解決すべき大きな課題となっている。
【非特許文献１】J. Thomson et al., “An Integrated 802.11a Baseband and MAC Processor,” ISSCC Digest of Papers, vol. 45, pp.126-127, Feb. 2002.
【非特許文献２】T. Fujisawa et al., “A Single-Chip 802.11a MAC/PHY with a 32b RISC Processor,” ISSCC Digest of Papers, vol. 48, pp.144-145, 483, Feb. 2003.
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、ピーク対平均電力比（ＰＡＰＲ）の大きい直交周波数分割多重（ＯＦＤＭ）で変調された信号の通信等に主として用いられる回路規模及び消費電力が削減されたＡＤコンバータを有する無線受信機を提供する。
【課題を解決するための手段】
【００１４】
この発明の一実施態様に係る無線受信機は、受信したアナログ信号をデジタル信号へ変換するための複数のユニットを備え、前記複数のユニットの中から動作するユニットを選択することによって、出力の階調数を切り替えることが可能なＡＤコンバータと、前記ＡＤコンバータに接続され前記ＡＤコンバータが出力するデジタル信号に基づいて受信信号レベルを算出する受信信号レベル算出器とを具備し、前記受信信号レベルに基づいて前記複数のユニットの中から動作するユニットを選択することによって前記ＡＤコンバータの出力の階調数を切り替える。
【発明の効果】
【００１５】
本発明によれば、ピーク対平均電力比（ＰＡＰＲ）の大きい直交周波数分割多重（ＯＦＤＭ）で変調された信号の通信等に主として用いられる回路規模及び消費電力が削減されたＡＤコンバータを有する無線受信機を提供することが可能である。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１７】
図１に本発明の第１乃至第３の実施形態に係る無線受信機１００の基本的な構成を示す。
【００１８】
無線受信機１００は、アンテナ１０、ダウンコンバータ１２、可変利得アンプ１４、受信信号強度（ＲＳＳＩ）検出器１６、同相（Ｉ）成分の信号のためのＡＤコンバータ１８及びデジタルフィルタ２２、直交（Ｑ）成分の信号のためのＡＤコンバータ２０及びデジタルフィルタ２４、受信信号レベル算出器２５、デジタル復調器２６を備える。
【００１９】
無線受信機１００の動作を以下に説明する。
【００２０】
例えばＯＦＤＭ変調された信号がアンテナ１０で受信され、周波数変換を行うダウンコンバータ１２によってベースバンド信号へとダウンコンバートさせる。ここで同時に、受信信号は直交復調されて、同相成分の信号と直交成分の信号に分けられる。受信信号強度検出器１６は可変利得アンプ１４の出力信号強度を測定して、受信信号強度としてその値を可変利得アンプ１４にフィードバックする。可変利得アンプ１４は、受信信号強度に基づいて所望のレベルに信号強度を合せるように利得を変化させる可変利得制御を行う。
【００２１】
その後同相及び直交成分の信号は、それぞれＡＤコンバータ１８及び２０によってデジタル信号に変換させられる。その後、デジタルフィルタ２２及び２４で隣接チャンネルの信号等の干渉成分が除去されて、デジタル復調器２６に入力されデジタル信号処理による復調が行われる。なおここでは図示しないが、図１のダウンコンバータ１２の前後に必要に応じてアナログフィルタ等が備えられていてもよい。
【００２２】
受信信号レベル算出器２５は、ＡＤコンバータ１８及び２０の出力端子に接続されており、ＡＤコンバータ１８及び２０が出力するデジタル信号に基づいて受信信号レベルを算出する。この受信信号レベルは、ＡＤコンバータ１８及び２０が出力したデジタル信号の強度そのものでもよいが、制御に安定性を持たせるために、出力されたデジタル信号の強度に基づいてパケット毎に平均する、或いは複数のパケットにわたる平均値として算出してもよい。
【００２３】
ＡＤコンバータ１８及び２０は、直交復調後のアナログ信号をデジタル信号へ変換するための複数のユニットを内部に備えている。そして、この複数のユニットの中から動作するユニットを選択することによって、出力の階調数を切り替えることが可能な構成になっている。
【００２４】
受信信号レベル算出器２５において算出された受信信号レベルの値はＡＤコンバータ１８及び２０に入力される。この受信信号レベルの値に基づいて、ＡＤコンバータ１８及び２０はそれぞれの中に含まれる複数のユニットの中から動作するユニットを選択する。
【００２５】
即ち、本実施形態においては、受信信号強度検出器１６が測定した受信信号強度（ＲＳＳＩ）ではなく、ＡＤコンバータ１８及び２０の出力する信号のレベルに基づいてＡＤコンバータ１８及び２０の出力階調数を切り替える。
【００２６】
受信信号レベル算出器２５はＡＤコンバータ１８及び２０が出力するデジタル信号に基づいて受信信号レベルを算出する。受信信号レベルが小さいときにはＡＤコンバータ１８及び２０の出力の階調数が小さく、逆に大きいときにはＡＤコンバータ１８及び２０の出力の階調数が大きくなるように、複数のユニットの中から動作するユニットが選択される。それによってＡＤコンバータの出力の階調数（有効ビット幅）が切り替えられる。
【００２７】
（第１の実施形態）
図２に、本発明の第１の実施形態に係る無線受信機１００のＡＤコンバータ１８及び２０の構成を示す。本実施形態において、図１のＡＤコンバータ１８及び２０はそれぞれ、図２で示されるパイプライン型のＡＤコンバータで構成されている。
【００２８】
図２に示されるようにパイプライン型のＡＤコンバータは、複数（Ｎ個）のステージ（３０〜３（Ｎ−１））がパイプライン型に接続された構成となっている。即ち、同じ機能を持った基本回路ブロックであるステージが出力ビット数分だけ複数個配置され、ステージ３０に入力された入力信号が、各ステージにおいて順次、パイプライン式に処理される。
【００２９】
即ち、入力端子が直接入力されているステージ３０では最上位ビット（ＭＳＢ：Most Significant Bit）が決定され、ステージ３（Ｎ−１）では最下位ビット（ＬＳＢ：Least Significant Bit）が決定される。この複数のステージが上述した複数の選択されるユニットに相当する。
【００３０】
図３に示すように、各ステージはＳ／Ｈ（Sample and Hold）回路４０、ＡＤコンバータ４２、ＤＡコンバータ４４、減算器４６、増幅器４８から構成される。Ｓ／Ｈ回路４０は入力データを図示せぬクロックに同期してサンプリングし、保持する。ＡＤコンバータ（あるいはコンパレータ）４２はＳ／Ｈ回路４０で保持されたデータを基準電圧と比較してデジタルデータに変換し、各ステージでの出力ビットＤｉを決定する。
【００３１】
ＤＡコンバータ４４はＡＤコンバータ４２で決定した出力デジタルデータＤｉをアナログデータに変換する。減算器４６はＳ／Ｈ回路４０で保持されているデータとＤＡコンバータ４４の出力データとの差を計算する。増幅器４８は減算器４６の出力を、例えば振幅が２倍となるように増幅し、残差信号として次段のステージに出力する。ステージの段数を増やすことにより、より精密なＡＤ変換の結果を得ることができる。
【００３２】
図２に示すように、ＡＤコンバータ１８及び２０はさらにステージ選択制御回路３００を備えている。ステージ選択制御回路３００は、図１の受信信号レベル算出器２５から提供される受信信号レベルに基づいて動作させるステージに、動作を制御する信号を送ることによって、ステージを選択することができるようになっている。これによって、ＡＤコンバータ１８及び２０は出力の階調数を切り替えることが可能である。
【００３３】
具体的には、図２に示される複数のステージを、受信信号レベルが小さいときには、例えば全て動作させて、精度の高いＡＤ変換を行えるようにし、逆に受信信号レベルが大きいときには、例えばステージ３ｉから右側に存在する全てのステージの動作を停止して、ＡＤ変換の精度を粗くする。これによって、従来受信信号レベルが大きいときには、不必要に精度の高いＡＤ変換結果を得るために動作していたステージに含まれるＳ／Ｈ回路４０、ＡＤコンバータ（コンパレータ）４２、ＤＡコンバータ４４、減算器４６、増幅器４８の電力消費を削減することが可能となる。
【００３４】
（第２の実施形態）
図４に、本発明の第２の実施形態に係る無線受信機１００のＡＤコンバータ１８及び２０の構成を示す。本実施形態において、図１のＡＤコンバータ１８及び２０はそれぞれ、図４で示されるフラッシュ型のＡＤコンバータで構成されている。
【００３５】
図４に示されるように、本実施形態におけるフラッシュ型のＡＤコンバータは、従来の３つの基本要素である抵抗ラダー１４０、比較器であるコンパレータＣ１〜Ｃｍ、エンコーダ１４２に加えて、コンパレータ選択制御回路１６０を備えている。
【００３６】
抵抗ラダー１４０は、その両端に接続された第１の電源１４６が供給する参照電圧Ｖref0と、第２の電源１４８が供給するＶref0より低い電圧の参照電圧Ｖref1との間の電位を、抵抗ラダー１４０を構成する抵抗の抵抗比に従ってｍ＋１（＝２N）個の区間に分割する。ここでは、一般のフラッシュ型のＡＤコンバータと同様に階調の間隔が均一となるように、同一の抵抗値Ｒを有する抵抗のみを用いて抵抗ラダー１４０が形成されている。
【００３７】
コンパレータＣ１〜Ｃｍでは抵抗ラダー１４０で作られたｍ（＝２N−1）個の電圧と入力電圧Ｖinを比較する。エンコーダ１４２はコンパレータＣ１〜Ｃｍにおける比較結果をＮビットの２進数に変換する。従来のフラッシュ型のＡＤコンバータにおいては、ＡＤ変換時にコンパレータＣ１〜Ｃｍを全て動作させていた。
【００３８】
本発明の第２の実施形態においては、フラッシュ型のＡＤコンバータがコンパレータ選択制御回路１６０を更に備えることにより、図１の受信信号レベル算出器２５から提供される受信信号レベルに基づいて、コンパレータＣ１〜Ｃｍに動作を制御する信号を送れるように構成する。図５はこの様子を概念的に示したブロック図である。本実施形態においては、各コンパレータが上述した選択される各ユニットに相当する。
【００３９】
以上説明したように、動作させるコンパレータを受信信号レベルに応じて選択できるようにすれば、本発明の第１の実施形態と同様に低消費電力化が図れる。即ち、受信信号レベル算出器２５が算出した受信信号レベルに応じてＡＤコンバータ１８及び２０の出力階調を変化させる。
【００４０】
具体的には、受信信号レベルが小さいときにはすべてのコンパレータＣ１〜Ｃｍを動作させ、ＡＤコンバータ１８及び２０の出力階調を、図４で示した抵抗ラダーが形成する階調そのままにして出力精度を最も高くする。
【００４１】
この場合の例えば、Ｎ＝９（ビット）の出力階調数を有するフラッシュ型ＡＤコンバータの入力値とその入力値に対応する出力値（及びその前後）での階調の間隔（階調の精度）との関係を図６示す。ここで、入力値を示す横軸の単位は、アナログ入力値が９ビットのＡＤコンバータによって９ビット階調のデジタル値に変換されたとした場合の、変換後の値で示されている。また、縦軸は入力値に対応する出力値での階調の間隔の大きさ、即ち、階調の精度を９ビット階調の1ビットの間隔を単位にして示してある。
【００４２】
従って図６の実線は、９ビットの出力階調数を有するＡＤコンバータは、入力ダイナミックレンジ内の全ての値で、等間隔、即ち入力ダイナミックレンジを９ビットで均等に分割した値を量子化の単位として、量子化（デジタル化）を実行していることを示している。
【００４３】
しかし本実施形態においては、受信信号レベルが大きいときに、コンパレータＣ１〜Ｃｍの中から1つおき、あるいは２つおきに間引いて動作させる。これにより、図７及び図８で示すようにＡＤコンバータ出力精度を粗くする。こうすることによって、動作させないコンパレータの分だけＡＤコンバータにおける消費電力を節約することができる。
【００４４】
なお、この場合は、コンパレータの選択に応じてエンコーダ１４２のエンコード方法を変更する必要があるため、コンパレータ選択制御回路１６０からエンコーダ１４２にも制御信号を送れるように構成する。
【００４５】
一般にＯＦＤＭで変調された信号は、信号強度の分散が大きくピーク対平均電力比（ＰＡＰＲ）が非常に大きいことが知られている。振幅の大きい信号に対してクリッピングを適切に回避するためには、広いダイナミックレンジを有するＡＤコンバータが必要となるが、それに応じて出力の階調数を大きくすることは無駄が多かった。
【００４６】
即ち、ＡＤコンバータの出力の階調数に信号レベルのずれ等を加味してマージンを持たせた場合、信号レベルが可変利得増幅器によって正確に調整できたときにはＡＤコンバータの出力階調の間隔が過度に細かくなってしまい、出力結果の下位ビットは情報としては無駄であった。
【００４７】
本発明の第１及び第２の実施形態においては、ＡＤコンバータが出力するデジタル信号に基づいた受信信号の信号レベルに応じて、ＡＤコンバータを構成するハードウェアユニットを選択的に動作させることにより、不必要に高精度な量子化を行わないようにする。これによって、ＡＤコンバータの無駄な電力消費を回避できることになり、消費電力を削減した無線受信機を実現することが可能となる。また、本発明の本実施形態は、ピーク対平均電力比（ＰＡＰＲ）が非常に大きいＯＦＤＭ変調された無線信号の受信機において、特に効果を発揮する。
【００４８】
（第３の実施形態）
図９に、本発明の第３の実施形態に係る無線受信機１００のＡＤコンバータ１８及び２０の構成を示す。本実施形態において、図１のＡＤコンバータ１８及び２０はそれぞれ、図９で示されるフラッシュ型の非線形ＡＤコンバータで構成されている。
【００４９】
図９が、図４で示される第２の実施形態の場合と大きく異なっているのは、ＡＤコンバータ１８及び２０が、入力アナログ信号の絶対値が小さいときには出力値の階調の間隔が小さく（精度が細かく）、入力アナログ信号の絶対値が大きいときには出力値の階調の間隔が大きく（精度が粗く）なるように構成された非線形ＡＤコンバータとなっている点である。言い換えると、信号レベルが隣接しているデジタル信号にそれぞれ変換される入力アナログ信号のレベルの差が、入力アナログ信号のレベルが大きくなるに従って、等しいか或いは大きくなるようにＡＤコンバータが構成されている。
【００５０】
無線ＬＡＮ機器の標準規格であるIEEE802.11a規格に従って、加法性白色ガウス雑音（Additive White Gaussian Noise (AWGN)）環境下及びマルチパス環境下（ETSI-Aモデルを仮定）において、ＡＤコンバータの出力の階調数（ビット幅）を変えたときの搬送波対雑音比（Carrier-to-Noise Ratio）対パケットエラーレート（Packet Error Rate）(CNR-PER)特性を比較した結果が、それぞれ図１０及び図１１である。ここで、伝送速度は54Mbps、パケット長は1000バイトとして評価した。
【００５１】
図１０及び図１１からわかるように、理想的な条件下においては、７ビット精度以上のＡＤコンバータを用いれば量子化雑音は問題にならず、CNR-PER特性にほとんど差は現れない。しかし、実際には、隣接チャネルからの信号の漏れ込みや、アナログ素子の特性の不均一性、等の非理想要因を考慮にいれなければならないため、マージンをとって９〜１０ビットの階調数を有する（線型）ＡＤコンバータが従来用いられている。
【００５２】
図１２に、９ビットの出力階調数を有する（線型）ＡＤコンバータの入力値とそれに対応する出力階調の間隔（出力階調の精度）との関係を実線で示す。ここで、横軸、及び縦軸の単位は、図６〜図８と同様である。
【００５３】
しかし、上で述べたようにIEEE802.11a規格の無線ＬＡＮの場合、ＡＤコンバータの出力の階調数は７ビット以上あれば受信性能にほとんど差は現れない。従って、受信信号レベルが正確に調整できたときに−１２８〜＋１２８[LSB]の部分を使用するものとすれば、図１３の実線で示した精度よりも高い精度（実線の下側）を持つＡＤコンバータであれば、振幅が±６dB（ＡＤコンバータの階調数にして２ビット分）ずれたとしてもＡＤコンバータの有効ビット数は７ビット以上が確保される。
【００５４】
従って、例えば図１４の階段状の実線で示されるような精度の非線型ＡＤコンバータを用いても、図１２のような従来の９ビットのＡＤコンバータを用いた場合と同等の受信性能を有する無線受信機を実現することができる。
【００５５】
図１５は、図１４で示される非線型ＡＤコンバータの出力階調の精度を示す。図１５は、入力アナログ信号のレベルが大きくなるに従って、量子化の単位がステップ関数的に大きくなり精度が粗くなっている様子を表現している。ここで図１５の縦軸の単位は、図１２〜図１４の横軸と同様に、アナログ入力値が９ビットの（線型）ＡＤコンバータによって９ビット階調のデジタル値に（ほぼ）線型に変換された場合の変換後の値で示されている。
【００５６】
図１６に、図１４で示される非線型ＡＤコンバータの入力アナログ信号と出力コードの非線型な関係を示す。図１６からわかるように、ダイナミックレンジの全域にわたる入力アナログ信号がトータルで３６４階調の出力コードで表現できることになる。
【００５７】
即ち、従来の９ビットの（線型）ＡＤコンバータを用いた場合、出力コードの階調数は５１２必要となるが、本発明の本実施形態による非線型ＡＤコンバータを用いれば３６４階調に減らすことができ、かつ従来と同等な性能を有する無線受信機を実現することができる。このように本来必要のない冗長な精度の階調を有さない非線型ＡＤコンバータを用いることでＡＤコンバータのハードウェアの小型化及び低消費電力化を図ることができる。
【００５８】
図９の抵抗ラダー１５０は、図１４で示される階段状の実線で示される精度の非線型ＡＤコンバータを実現している。コンパレータが比較する電位を形成する抵抗ラダー１５０を構成する抵抗は、図１４での入力値が０を含む−１２８〜＋１２８に相当する電位に対しては、1ビットの階調間隔を実現するような抵抗値Ｒとなっている。
【００５９】
それに引き続いた入力値１２８〜１９２及び−１２８〜−１９２に相当する電位に対しては、第１の電源１４６及び第２の電源１４８の方にむけて２倍の抵抗値２Ｒ、そして残りの抵抗は３倍の手抵抗値３Ｒとなって、図１４及び図１５で示した階段状の精度を実現している。
【００６０】
一方、図４で示した従来の抵抗ラダー１４０は、抵抗ラダー１５０での最小階調幅に対応する抵抗値であるＲを抵抗値として有する抵抗のみを用いて構成されている。従って、抵抗ラダー１４０の両端の参照電圧Ｖref0及びＶref1が図１５の場合と同じ値であるならば、図１５に示したフラッシュ型の非線型ＡＤコンバータを用いることによって、コンパレータの個数、エンコーダのハードウェア規模、抵抗の個数がそれぞれ削減できることがわかる。従って本実施形態によると、従来の抵抗ラダーを有するフラッシュ型のＡＤコンバータに比べて、消費電力の低減のみならず、小規模なハードウェアで、従来と同等な受信性能を維持した無線受信機の実現が可能となる。
【００６１】
さらに、本実施形態においては、ＡＤコンバータ出力レベルが大きいときには、不要なコンパレータの動作を停止させることによって、さらにＡＤコンバータにおける消費電力を削減することができる。
【００６２】
例えばＡＤコンバータ出力に基づいた受信信号レベルが小さいときには図１４のような出力階調精度にするが、受信信号レベルが大きいときには図１７のような出力階調精度にする。図１４の入力値−１２８〜＋１２８に対応するコンパレータ、即ち、図９で示した抵抗ラダー１５０の中の抵抗値Ｒの抵抗が形成する電位と入力値を比較するコンパレータを、コンパレータ選択制御回路１６０が受信信号レベルが大きいときに1つおきに停止させる。これによって、受信信号レベルが大きいときは、不必要に細かい階調精度を粗くして図１７のような出力階調精度にしてコンパレータの消費電力の節約が可能になる。
【００６３】
以上延べたように、図９に示した本実施形態に係る非線型ＡＤコンバータを使いることによって、コンパレータ等の数を減らすことが可能となり回路規模および消費電力の削減ができる。その上、ＡＤコンバータの出力レベルに応じて不要な出力精度を得るためのコンパレータの動作を停止させることが可能となるので、従来と同等な受信性能を維持した上で、ハードウェア規模の削減とさらなる消費電力の低減を図った無線受信機の実現が可能となる。
【００６４】
従って、本発明の本実施形態によると無線受信機の受信性能を維持しながら、無線受信機のハードウェア規模の削減が図れると同時に低消費電力化も可能となる。また、本発明の本実施形態は、ピーク対平均電力比（ＰＡＰＲ）が非常に大きいＯＦＤＭ変調された無線信号の受信機において、特に効果を発揮する。
【００６５】
（第４の実施形態）
図１８に本発明の第４の実施形態に係る無線受信機４００の基本的な構成を示す。
【００６６】
図１では、受信信号レベル算出器２５はＡＤコンバータ１８及び２０の出力端子に直接接続されているが、図１８に示されるように、デジタルフィルタ２２及び２４の出力端子に接続してもよい。
【００６７】
これによって、デジタルフィルタ２２及び２４で隣接チャンネルの信号等の干渉成分が除去された後のデジタル信号に基づいて受信信号レベルを算出できるので、より適切にＡＤコンバータ１８及び２０のＡＤ変換の精度を制御することが期待できる。この構成でも、ＡＤコンバータ１８及び２０として第１乃至第３の実施形態で示したＡＤコンバータを用いる実施形態が考えられることはいうまでもない。
【００６８】
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１乃至第３の実施形態に係る無線受信機の基本的な構成を示す図。
【図２】本発明の第１の実施形態に係る無線受信機のパイプライン型のＡＤコンバータの構成を示す図。
【図３】本発明の第１の実施形態に係るパイプライン型のＡＤコンバータのステージの構成を示す図。
【図４】本発明の第２の実施形態に係る無線受信機のフラッシュ型のＡＤコンバータの構成を示す図。
【図５】本発明の第２の実施形態に係る無線受信機のフラッシュ型のＡＤコンバータの概念的な構成を示すブロック図。
【図６】本発明の第２の実施形態に係るフラッシュ型のＡＤコンバータの入力値とその入力値に対応する出力値での階調精度との関係を示すグラフ。
【図７】本発明の第２の実施形態に係るフラッシュ型のＡＤコンバータのコンパレータの動作を間引いたときの入力値と出力階調精度との関係を示すグラフ。
【図８】本発明の第２の実施形態に係るフラッシュ型のＡＤコンバータのコンパレータの動作を間引いたときの入力値と出力階調精度との関係を示す別のグラフ。
【図９】本発明の第３の実施形態に係る無線受信機のフラッシュ型の非線型ＡＤコンバータの構成を示す図。
【図１０】加法性白色ガウス雑音（ＡＷＧＮ）環境下における、ＡＤコンバータの出力階調数を変えたときの搬送波対雑音比対パケットエラーレート(ＣＮＲ-ＰＥＲ)特性を比較したグラフ。
【図１１】マルチパス（ETSI-Aモデル）環境下における、ＡＤコンバータの出力階調数を変えたときの搬送波対雑音比対パケットエラーレート(ＣＮＲ-ＰＥＲ)特性を比較したグラフ。
【図１２】９ビットの出力階調数を有する（線型）ＡＤコンバータの入力値とその入力値に対応する出力値での階調精度との関係を示すグラフ。
【図１３】ＡＤコンバータの入力値と有効ビット精度７ビットを確保するために必要な出力階調精度との関係を示すグラフ。
【図１４】本発明の第３の実施形態に係る非線型ＡＤコンバータの入力値とその入力値に対応する出力値での階調精度との関係を示すグラフ。
【図１５】本発明の第３の実施形態に係る非線型ＡＤコンバータの出力階調の間隔を示す図。
【図１６】本発明の第３の実施形態に係る非線型ＡＤコンバータの入力アナログ信号と出力コードの関係を示すグラフ。
【図１７】本発明の第３の実施形態に係る非線型ＡＤコンバータのコンパレータの動作を間引いたときの入力値と出力階調精度との関係を示すグラフ。
【図１８】本発明の第４の実施形態に係る無線受信機の基本的な構成を示す図。
【符号の説明】
【００７０】
１０…アンテナ、１２…ダウンコンバータ、１４…可変利得アンプ、１６…受信信号強度（ＲＳＳＩ）検出器、１８,２０…ＡＤコンバータ、２２,２４…デジタルフィルタ、２５…受信信号レベル算出器、２６…デジタル復調器、１００,４００…無線受信機、３０〜３ｉ〜３（Ｎ−１）…ステージ、３００…ステージ選択制御回路、４０…Ｓ／Ｈ（Sample and Hold）回路、４２…ＡＤコンバータ（コンパレータ）、４４…ＤＡコンバータ、４６…減算器、４８…増幅器、１４０、１５０…抵抗ラダー、Ｃ１〜Ｃｍ…コンパレータ、１４２…エンコーダ、１４６…第１の電源、１４８…第２の電源、１６０…コンパレータ選択制御回路。
【図１】
2007266874.tif 000003
【図２】
2007266874.tif 000004
【図３】
2007266874.tif 000005
【図４】
2007266874.tif 000006
【図５】
2007266874.tif 000007
【図６】
2007266874.tif 000008
【図７】
2007266874.tif 000009
【図８】
2007266874.tif 000010
【図９】
2007266874.tif 000011
【図１０】
2007266874.tif 000012
【図１１】
2007266874.tif 000013
【図１２】
2007266874.tif 000014
【図１３】
2007266874.tif 000015
【図１４】
2007266874.tif 000016
【図１５】
2007266874.tif 000017
【図１６】
2007266874.tif 000018
【図１７】
2007266874.tif 000019
【図１８】
2007266874.tif 000020