(57)【要約】【課題】線型性を改善し、広範囲な周波数帯域に用いることができる増幅回路を提供すること。【解決手段】第１端子に印加される電圧によって第２端子から第３端子に流れる電流が変化する主トランジスタ、第４端子に印加される電圧によって第５端子から第６端子に流れる電流が変化する補助トランジスタ、主トランジスタが飽和領域で動作するようにバイアスを印加する主トランジスタバイアス部、補助トランジスタがサブスレッショルド領域で動作するようにバイアスを印加する補助トランジスタバイアス部を含み、前記第２端子と第５端子は互いに電気的に接続され、前記第１端子と第４端子は入力端に電気的に接続される増幅部と、第３端子と電気的に接続された第１フィードバック部と、前記第６端子と電気的に接続された第２フィードバック部とを含むことを特徴とする。【選択図】図２
2007053762.tif 000002
【特許請求の範囲】
【請求項１】
第１端子に印加される電圧によって、第２端子から第３端子に流れる電流が変化する主トランジスタ、第４端子に印加される電圧によって、第５端子から第６端子に流れる電流が変化する補助トランジスタ、前記主トランジスタが飽和領域で動作するようにバイアスを印加する主トランジスタバイアス部、前記補助トランジスタがサブスレッショルド領域で動作するようにバイアスを印加する補助トランジスタバイアス部を含み、前記第２端子と第５端子は互いに電気的に接続され、前記第１端子と第４端子は入力端に電気的に接続される増幅部と、
前記第３端子と電気的に接続された第１フィードバック部と、
前記第６端子と電気的に接続された第２フィードバック部と
を含むことを特徴とする線型性及び周波数帯域が向上した増幅回路。
【請求項２】
前記主トランジスタと補助トランジスタとが、トランスコンダクタンス値が互いに異なることを特徴とする請求項１に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項３】
前記第１及び第２フィードバック部が、抵抗を含むことを特徴とする請求項１に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項４】
第７端子に印加される電圧によって、第８端子から第９端子に流れる電流が変化する出力トランジスタを含む出力部をさらに含み、前記第９端子は前記第２端子と第５端子とに電気的に接続されることを特徴とする請求項１に記載の線型性及び周波数帯が向上した増幅回路。
【請求項５】
前記出力トランジスタの第７端子と第９端子との間に電気的に接続されたフィードバック増幅器をさらに含むことを特徴とする請求項４に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項６】
第１端子に印加される電圧によって、第２端子から第３端子に流れる電流が変化する主トランジスタ、第４端子に印加される電圧によって、第５端子から第６端子に流れる電流が変化する補助トランジスタ、前記主トランジスタが飽和領域で動作するようにバイアスを印加する主トランジスタバイアス部、前記補助トランジスタがサブスレッショルド領域で動作するようにバイアスを印加する補助トランジスタバイアス部を含み、前記第２端子と第５端子は互いに電気的に接続され、前記第１端子と第４端子は入力端に電気的に接続される増幅部と、
第７端子に印加される電圧によって、第８端子から第９端子に流れる電流が変化する出力トランジスタを含み、前記第９端子は前記第２端子と第５端子に電気的に接続される出力部と、
前記入力端と前記出力部の出力端との間に電気的に接続されたフィードバック部と
を含むことを特徴とする線型性及び周波数帯域が向上した増幅回路。
【請求項７】
前記主トランジスタと補助トランジスタが、トランスコンダクタンス値が互いに異なることを特徴とする請求項６に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項８】
前記フィードバック部が、抵抗を含むことを特徴とする請求項６に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項９】
カスケード回路をさらに含み、前記カスケード回路が前記入力端に電気的に接続されることを特徴とする請求項６に記載の線型性及び周波数帯域が向上した増幅回路。
【請求項１０】
前記出力トランジスタの第７端子と第９端子との間に電気的に接続されたフィードバック増幅器をさらに含むことを特徴とする請求項９に記載の線型性及び周波数帯域が向上した増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関し、さらに詳細には、線型性及び周波数帯域を向上した増幅回路に関するものである。
【背景技術】
【０００２】
図１は、従来の増幅回路を示したものである。
【０００３】
図１に示されているように、従来の増幅回路はトランジスタＭＮ１及び抵抗Ｒ１を含んで構成される。
【０００４】
トランジスタＭＮ１のソース端子は接地されて、ゲート端子は入力端に接続され、ドレイン端子は抵抗Ｒ１及び出力端と接続される。
【０００５】
しかし、従来の増幅回路は低い入力電圧が印加されると３次高調波成分の影響で線型性が悪くなる。一方、高い入力電圧が印加されると５次及び７次のような高次の高調波成分による相互変調歪み（ＩＭＤ（Intermodulation Distortion））成分が追加で発生するため線型性が悪くなる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的は、線型性を改善し、広範囲な周波数帯域に用いることができる増幅回路を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するための本発明に係る線型性及び周波数帯域が向上した増幅回路は、第１端子に印加される電圧によって、第２端子から第３端子に流れる電流が変化する主トランジスタ、第４端子に印加される電圧によって、第５端子から第６端子に流れる電流が変化する補助トランジスタ、前記主トランジスタが飽和領域で動作するようにバイアスを印加する主トランジスタバイアス部、前記補助トランジスタがサブスレッショルド領域で動作するようにバイアスを印加する補助トランジスタバイアス部を含み、前記第２端子と第５端子は互いに電気的に接続され、前記第１端子と第４端子は入力端に電気的に接続される増幅部と、前記第３端子と電気的に接続された第１フィードバック部と、前記第６端子と電気的に接続された第２フィードバック部とを含む。
【０００８】
ここで、前記主トランジスタと補助トランジスタとが、トランスコンダクタンス値が互いに異なり得る。
【０００９】
ここで、前記第１及び第２フィードバック部が、抵抗を含み得る。
【００１０】
ここで、第７端子に印加される電圧によって、第８端子から第９端子に流れる電流が変化する出力トランジスタを含む出力部をさらに含み、前記第９端子は前記第２端子と第５端子とに電気的に接続され得る。
【００１１】
ここで、前記出力トランジスタの第７端子と第９端子との間に電気的に接続されたフィードバック増幅器をさらに含み得る。
【００１２】
また、第１端子に印加される電圧によって、第２端子から第３端子に流れる電流が変化する主トランジスタ、第４端子に印加される電圧によって、第５端子から第６端子に流れる電流が変化する補助トランジスタ、前記主トランジスタが飽和領域で動作するようにバイアスを印加する主トランジスタバイアス部、前記補助トランジスタがサブスレッショルド領域で動作するようにバイアスを印加する補助トランジスタバイアス部を含み、前記第２端子と第５端子は互いに電気的に接続され、前記第１端子と第４端子は入力端に電気的に接続される増幅部と、第７端子に印加される電圧によって、第８端子から第９端子に流れる電流が変化する出力トランジスタを含み、前記第９端子は前記第２端子と第５端子に電気的に接続される出力部と、前記入力端と前記出力部の出力端との間に電気的に接続されたフィードバック部とを含む。
【００１３】
ここで、前記主トランジスタと補助トランジスタが、トランスコンダクタンス値が互いに異なり得る。
【００１４】
ここで、前記フィードバック部が、抵抗を含み得る。
【００１５】
ここで、カスケード回路をさらに含み、前記カスケード回路が前記入力端に電気的に接続され得る。
【００１６】
ここで、前記出力トランジスタの第７端子と第９端子との間に電気的に接続されたフィードバック増幅器をさらに含み得る。
【発明の効果】
【００１７】
本発明は、広範囲な周波数帯域で高い線型性を有する増幅回路を具現することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
【００１９】
図２は、ＭＧＴＲ（Multiple Gated Transistor）にフィードバックループ（feed-back loop）を付け加えた本発明に係る増幅回路を説明するための回路図である。
【００２０】
図２に示されているように、ＭＧＴＲの出力端の信号は、フィードバックループ（Feedback loop）を介してＭＧＴＲの入力端に印加される。このような構成によって、ＭＧＴＲの総利得は減少するが、線型性は増加する。
【００２１】
ここで、フィードバックループは並列フィードバックループまたは直列フィードバックループから構成され得る。直列フィードバックループに対する実施の形態は、図３ａ及び図３ｂで詳しく説明し、並列フィードバックループに対する実施の形態は、図４ａ及び図４ｂで詳しく説明する。
【００２２】
図３ａは、本発明に係る増幅回への第１実施の形態を示した回路図である。
【００２３】
図３ａに示されているように、増幅回路は増幅部３１０、フィードバック部３２０、及び出力部３３０を含む。
【００２４】
増幅部３１０は、主トランジスタＭＮ３１、補助トランジスタＭＮ３２、第１キャパシタＣ３１、第２キャパシタＣ３２、主トランジスタバイアス部３２１、補助トランジスタバイアス部３２２を含む。主トランジスタバイアス部３２１は第１バイアス抵抗Ｒｂ３１を含む。補助トランジスタバイアス部３２２は第２バイアス抵抗Ｒｂ３２を含む。
【００２５】
フィードバック部３２０は、第１及び第２フィードバック抵抗Ｒ３１、Ｒ３２を含み、出力部３３０は、出力抵抗Ｒｏｕｔ及び出力トランジスタＭＮｏｕｔを含む。
【００２６】
入力端ＩＮは、第１キャパシタＣ３１と第２キャパシタＣ３２との一端とにそれぞれ接続される。
【００２７】
第１キャパシタＣ３１の他端は、主トランジスタＭＮ３１のゲート端子と第１バイアス抵抗Ｒｂ３１の一端とに接続され、第２キャパシタＣ３２の他端は、補助トランジスタＭＮ３２のゲート端子と第２バイアス抵抗Ｒｂ３２の一端とに接続される。
【００２８】
主トランジスタＭＮ３１のソース端子は、第１フィードバック抵抗Ｒ３１の一端とに接続され、補助トランジスタＭＮ３２のソース端子は、第２フィードバック抵抗Ｒ３２の一端とに接続される。
【００２９】
主トランジスタＭＮ３１のドレイン端子と補助トランジスタＭＮ３２のドレイン端子とは、共通で出力トランジスタＭＮｏｕｔのソース端子に接続され、出力トランジスタＭＮｏｕｔのドレイン端子は、出力端ＯＵＴと出力抵抗Ｒｏｕｔの一端とがそれぞれ共通して接続される。
【００３０】
第１キャパシタＣ３１と第２キャパシタＣ３２は、それぞれ入力端ＩＮから主トランジスタＭＮ３１と補助トランジスタＭＮ３２のゲート端子に印加される信号成分のうち直流成分のみを遮断する直流遮断（DC-Blocking）の役割を果たす。
【００３１】
主トランジスタＭＮ３１と補助トランジスタＭＮ３２とは、互いに並列に接続されてＭＧＴＲ回路を構成する。補助トランジスタＭＮ３２の特性は、主トランジスタＭＮ３１の特性と相異なり得る。特に、補助トランジスタＭＮ３２のトランスコンダクタンス特性の場合、主トランジスタＭＮ３１で発生するＩＭＤ３を減少させるために主トランジスタＭＮ３１のトランスコンダクタンス特性と互いに相異なり得る。例えば、主トランジスタＭＮ３１は飽和領域で動作し、補助トランジスタＭＮ３２はサブスレッショルド領域で動作するように互いに異なるトランスコンダクタンス特性を有するようにする。
【００３２】
第１バイアス電圧Ｖ３１は、主トランジスタＭＮ３１が飽和領域で動作するように第１バイアス抵抗Ｒｂ３１の他端に印加される。第２バイアス電圧Ｖ３２は補助トランジスタＭＮ３２がサブスレッショルド領域で動作するように第２バイアス抵抗Ｒｂ３２の他端に印加される。ここで、第２バイアス電圧Ｖ３２は、第１バイアス電圧Ｖ３１とオフセット電圧Ｖｏｓとの電圧のためＶｂ３１−Ｖｏｓが印加され得る。
【００３３】
第１フィードバック抵抗Ｒ３１は、主トランジスタＭＮ３１のソース端子に接続されて直列フィードバック回路を構成し、減衰（degeneration）回路の役割を果たす。第２フィードバック抵抗Ｒ３２は、補助トランジスタＭＮ３２のソース端子に接続されて直列フィードバック回路を構成し、減衰回路の役割を果たす。
【００３４】
出力トランジスタＭＮｏｕｔのゲート端子には、バイアス電圧Ｖｂｉａｓ＿ｏｕｔが印加され、増幅部３１０の入力端ＩＮと出力端ＯＵＴとを回路的に分離し、入力端ＩＮと出力端ＯＵＴとの間の信号干渉を減らす。
【００３５】
本発明の第１実施の形態に係る構成によって、高調波成分（５次、７次）の増幅が低減されて線型性を改善することができる。即ち、増幅部３１０において主トランジスタＭＮ３１と補助トランジスタＭＮ３２を互いに並列に接続し、主トランジスタＭＮ３１を飽和領域でかつ補助トランジスタＭＮ３２をサブスレッショルド領域で動作させ、主トランジスタＭＮ３１で発生する相互変調歪みＩＭＤを低減するように主トランジスタＭＮ３１及び補助トランジスタＭＮ３２のトランスコンダクタンスを互いに異ならせることができる。これにより、広い周波数帯域において、高調波成分による相互変調歪みＩＭＤを抑制することが可能である。
【００３６】
図３ｂは、図３ａに示された増幅回路にフィードバック増幅器が含まれた第１実施の形態の変形例を示したものである。
【００３７】
図３ｂに示されているように、増幅回路は増幅部３１０、フィードバック部３２０及び出力部３３０を含む。図３ｂの増幅部３１０、フィードバック部３２０は、図３ａの増幅部とフィードバック部とが等しいため図３ａの説明で代替するものとし、ここでは出力部３３０に対してのみ説明する。
【００３８】
出力部３４０は、出力抵抗Ｒｏｕｔ、出力トランジスタＭＮｏｕｔ及びフィードバック増幅器３１１を含む。出力トランジスタＭＮｏｕｔのドレイン端子は出力端ＯＵＴと出力抵抗Ｒｏｕｔの一端とに共通して接続される。フィードバック増幅器３１１の入力端は出力トランジスタＭＮｏｕｔのソース端子に接続され、フィードバック増幅器３１１の出力端は出力トランジスタＭＮｏｕｔのゲート端子に接続される。
【００３９】
フィードバック増幅器３１１によって、出力トランジスタＭＮｏｕｔのゲート端子での入力インピーダンスを減少させることができる。よって、トランジスタＭＮ３１、ＭＮ３２のドレイン端子で発生する高調波フィードバック影響が減少し、全体的に２〜３ｄＢ程度の線型性を改善する。
【００４０】
本発明の第１実施の形態の変形による構成によって、高調波成分（５次、７次）が増幅されるようにが減少し、フィードバック増幅器によってゲート端子ドレイン端子の間のフィードバックを減少させて線型性を改善することができる。
【００４１】
図４ａは、本発明に係る増幅回路への第２実施の形態を示した回路図である。
【００４２】
図４ａに示されているように、増幅回路は増幅部４１０、フィードバック部４２０及び出力部４３０を含む。
【００４３】
増幅部４１０は、主トランジスタＭＮ４１、補助トランジスタＭＮ４２、第１キャパシタＣ４１、第２キャパシタＣ４２、主トランジスタバイアス部４２１、補助トランジスタバイアス部４２２を含む。主トランジスタバイアス部４２１は、第１バイアス抵抗Ｒｂ４１を含み、補助トランジスタバイアス部４２２は第２バイアス抵抗Ｒｂ４２を含む。
【００４４】
出力部４３０は、出力抵抗Ｒｏｕｔ及び出力トランジスタＭＮｏｕｔを含む。
【００４５】
フィードバック部４３０はフィードバック抵抗Ｒｆｂを含み、ＭＧＴＲとフィードバックループを構成する。
【００４６】
入力端ＩＮは第１キャパシタＣ４１と第２キャパシタＣ４２の一端とにそれぞれ接続される。第１キャパシタＣ４１の他端は主トランジスタＭＮ４１のゲート端子と第１バイアス抵抗Ｒｂ４１の一端とに接続され、第２キャパシタＣ４２の他端は補助トランジスタＭＮ４２のゲート端子と第２バイアス抵抗Ｒｂ４２の一端とに接続される。
【００４７】
主トランジスタＭＮ４１のドレイン端子と補助トランジスタＭＮ４２のドレイン端子とは、共通で出力トランジスタＭＮｏｕｔのソース端子に接続される。
【００４８】
出力トランジスタＭＮｏｕｔのドレイン端子はフィードバック抵抗Ｒｆｂ、出力抵抗Ｒｏｕｔ及び出力端ＯＵＴの一端がそれぞれ共通して接続される。フィードバック抵抗Ｒｆｂの他端は入力端ＩＮに接続される。
【００４９】
第１キャパシタＣ４１と第２キャパシタＣ４２はそれぞれ入力端ＩＮから主トランジスタＭＮ４１と補助トランジスタＭＮ４２のゲート端子に印加される信号成分のうち直流成分のみを遮断する直流遮断（DC-Blocking）の役割を果たす。
【００５０】
主トランジスタＭＮ４１と補助トランジスタＭＮ４２とは互いに並列に接続されることでＭＧＴＲを構成する。
【００５１】
増幅部４１０と出力部４３０とは、図３ａの増幅部３１０と出力部３３０とが等しいため、図３ａの説明で代替する。
【００５２】
フィードバック部４２０のフィードバック抵抗Ｒｆｂは、出力端ＯＵＴと入力端ＩＮとの間に接続されて出力端ＯＵＴの出力信号をフィードバックする。
【００５３】
本発明の第２実施の形態に係る構成によって、高調波成分（５次、７次）の増幅が低減されて線型性を高めることができる。
【００５４】
図４ｂは、図４ａに示された増幅回路にフィードバック増幅器が含まれた第２実施の形態の変形例を示したものである。
【００５５】
図４ｂに示されているように、増幅回路は増幅部４１０、フィードバック部４２０及び出力部４３０を含む。図４ｂの増幅部４１０、フィードバック部４２０は、図４ａの増幅部とフィードバック部とが等しいため、図４ａの説明で代替し、ここでは出力部４３０に対してのみ説明する。
【００５６】
出力部４３０でフィードバック増幅器４１１の入力端は、出力トランジスタＭＮｏｕｔのソース端子に接続され、フィードバック増幅器４１１の出力端は出力トランジスタＭＮｏｕｔのゲート端子に接続される。
【００５７】
フィードバック増幅器４１１によって出力トランジスタＭＮｏｕｔのゲート端子での入力インピーダンスを減少させることができる。よって、トランジスタＭＮ４１、ＭＮ４２のドレイン端子で発生する高調波フィードバック影響が減少され、全体的に２〜３ｄＢ程度の線型性を改善する。
【００５８】
本発明は、第２実施の形態の変形による構成によって、高調波成分（５次、７次）が増幅されるようにが減少され、フィードバック増幅器によってゲート端子とドレイン端子との間のフィードバックを減少されて線型性を高めることができる。
【００５９】
図５は、本発明の第３実施の形態に係る増幅回路を示したものである。
【００６０】
図５に示されているように、増幅回路はプリ増幅部５１０及びポスト（ｐｏｓｔ）増幅部５２０を含む。図５に示されたポスト増幅部５２０は、図３ａに示された増幅回路とが等しいため、図３ａの説明で代替する。
【００６１】
プリ増幅部５１０は、ドライバートランジスタＭＮｄａ、カスケードトランジスタＭＮｄｃ、抵抗Ｒｄ及びキャパシタＣｄを含む。
【００６２】
入力端ＩＮは、ドライバートランジスタＭＮｄａのゲート端子に接続される。ドライバートランジスタＭＮｄａのソース端子は接地され、ドレイン端子はカスケードトランジスタＭＮｄｃのソース端子と接続される。カスケードトランジスタＭＮｄｃのドレイン端子は抵抗Ｒｄの一端とキャパシタＣｄの一端とにそれぞれ共通して接続される。キャパシタＣｄの他端はポスト増幅部５２０の第１キャパシタＣ５１の一端と第２キャパシタＣ５２の一端とにそれぞれ接続される。
【００６３】
プリ増幅部５１０は、ドライバートランジスタＭＮｄａとカスケードトランジスタＭＮｄｃがカスケード構造で接続されて入力端ＩＮに印加された信号を増幅し、ポスト増幅部５２０の第１キャパシタＣ５１の一端と第２キャパシタＣ５２の一端とに出力する。
【００６４】
本発明の第３実施の形態に係る構成によって、高調波成分（５次、７次）の増幅を低減させ、高い増幅利得を有するプリ増幅部５１０を用い、高利得、高線型性の特性がある増幅回路を構成することができる。
【００６５】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００６６】
【図１】従来の増幅回路を示したものである。
【図２】ＭＧＴＲにフィードバックループを付け加えた本発明に係る増幅回路を説明するための回路図である。
【図３ａ】本発明に係る増幅回への第１実施の形態を示した回路図である。
【図３ｂ】図３ａに示された増幅回路にフィードバック増幅器が含まれた第１実施の形態の変形例を示したものである。
【図４ａ】本発明に係る増幅回への第２実施の形態を示した回路図である。
【図４ｂ】図４ａに示された増幅回路にフィードバック増幅器が含まれた第２実施の形態の変形例を示したものである。
【図５】本発明に係る増幅回への第３実施の形態を示したものである。
【符号の説明】
【００６７】
３１０、４１０      増幅部
３２１、４２１      主トランジスタバイアス部
３２２、４２２      補助トランジスタバイアス部
３２０、４２０      フィードバック部
【図１】
2007053762.tif 000003
【図３ａ】
2007053762.tif 000004
【図３ｂ】
2007053762.tif 000005
【図４ａ】
2007053762.tif 000006
【図４ｂ】
2007053762.tif 000007
【図５】
2007053762.tif 000008
【図２】
2007053762.tif 000009