(57)【要約】【課題】  １画素のサイズを大きくすることなく、外乱ノイズを抑制することのできる構成を有する撮像素子及びその駆動方法を提供すること。【解決手段】  フォトダイオード（１１〜３３）をそれぞれ含む複数の画素と、各列毎の垂直信号線（Ｖ１〜Ｖ３）と、複数行のうち、所定の行を選択することにより、第１の前記垂直信号線を介してフォトダイオードから読み出された前記所定の行の光信号と、前記第１の垂直信号線と異なる第２の前記垂直信号線を介して読み出された前記所定の行のノイズ信号との差分処理を行う差動回路ブロック（１３１）とを有する。【選択図】  図２
2007266760.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子をそれぞれ含む複数の画素と、
各列毎の信号出力線と、
複数行のうち、所定の行を選択することにより、第１の前記信号出力線を介して前記光電変換素子から読み出された前記所定の行の光信号と、前記第１の信号出力線と異なる第２の前記信号出力線を介して読み出された前記所定の行のノイズ信号との差分処理を行う差分手段と、
を有することを特徴とする撮像装置。
【請求項２】
前記光信号を一時的に保持する第１の保持手段と、
前記ノイズ信号を一時的に保持する第２の保持手段と、
前記光電変換素子からの光信号とノイズ信号とを１列おきに交互に前記第１及び第２の保持手段に同じタイミングで読み出し駆動する駆動手段と、
前記駆動手段により同じタイミングで読み出された光信号とノイズ信号を、同じタイミングで前記第１及び第２の保持手段から順次前記差分手段に出力する出力手段と
を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記出力手段は、互いに隣り合う２列を１組として、互いの第１の保持手段に保持された光信号と第２の信号保持手段に保持されたノイズ信号を順次同じタイミングで出力することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記駆動手段は、各行毎に、第１のタイミングで１列おきに前記光電変換素子から光信号を読み出し、第２のタイミングで、前記第１のタイミングでノイズ信号を読み出した列から、前記光電変換素子から光信号を読み出すように読み出し駆動することを特徴とする請求項２または３に記載の撮像装置。
【請求項５】
前記光信号を一時的に保持する第１の保持手段と、
前記ノイズ信号を一時的に保持する第２の保持手段と、
前記光電変換素子からの光信号とノイズ信号とを複数列おきに交互に前記第１及び第２の保持手段に同じタイミングで読み出し駆動する駆動手段と、
前記駆動手段により同じタイミングで読み出された光信号とノイズ信号を、同じタイミングで前記第１及び第２の保持手段から順次前記差分手段に出力する出力手段と
を有することを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記駆動手段は、各行毎に、第１のタイミングで複数列おきに前記光電変換素子から光信号を読み出し、第２のタイミングで、前記第１のタイミングでノイズ信号を読み出した列から、前記光電変換素子から光信号を読み出すように読み出し駆動することを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記出力手段は複数の出力チャンネルからなることを特徴とする請求項２乃至６のいずれかに記載の撮像装置。
【請求項８】
各信号出力線には、クランプ回路が接続され、
前記駆動手段は、前記画素のリセット電位を前記クランプ回路においてクランプし、前記クランプ回路を介して、光信号及びノイズ信号を読み出すことを特徴とする請求項１乃至７のいずれかに記載の撮像装置。
【請求項９】
前記複数の画素に光を結像するレンズと、前記差分手段からの信号を処理する信号処理部とを有する請求項１乃至８のいずれかに記載の撮像装置。
【請求項１０】
光電変換素子をそれぞれ含む複数の画素と、各列毎の信号出力線とを有する撮像装置の駆動方法であって、
複数行のうち、所定の行を選択することにより、第１の前記信号出力線を介して前記光電変換素子から読み出された前記所定の行の光信号と、前記第１の信号出力線と異なる第２の前記信号出力線を介して読み出された前記所定の行のノイズ信号との差分処理を行うことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子及びその駆動方法に関し、特に、外乱ノイズを削減することを可能にした撮像素子及びその制御方法する。
【背景技術】
【０００２】
従来市販されている、ＣＣＤ、ＣＭＯＳ等の固体撮像素子で撮像した静止画像や動画像を記録・再生する電子カメラ等の撮像装置においては、撮像素子で発生する暗電流ノイズや撮像素子固有の微小なキズ等の画素欠損等による画質劣化が起きる。
【０００３】
このような画質劣化に対し、従来の撮像装置では、各画素について前述の暗電流やキズに由来するノイズ成分と、撮像素子を露光して得られた光信号成分とを読み出して減算することにより、高品位な画像を得ることができる。
【０００４】
しかし、上記従来の撮像装置では、外乱ノイズによる画質劣化についての対策が行われておらず、画質劣化が起きることがあった。外乱ノイズとは、ストロボや電源回路の電圧変更を行うＤＣ／ＤＣコンバータの電圧変動によるノイズ、撮像素子の電源変動によるノイズ、レンズや絞りを動かすモータなどから発生する磁気の変動によるノイズ、デジタル回路から発生するノイズ等のことである。外乱ノイズは、信号線や出力線等の配線に特に影響を与える。ＣＭＯＳセンサではフォトダイオード近傍で信号電荷を信号電圧に変換するため、ＣＣＤに比べ配線が長く、外乱ノイズの影響を受けやすい。
【０００５】
近年では、電子カメラの小型化により上記ノイズ源と撮像素子の距離が近づき、外乱ノイズがより発生しやすくなっている。また、撮像素子の高感度化が進むことで、撮像素子のノイズ成分が増幅され、外乱ノイズは目立ちやすくなる。
【０００６】
このような外乱ノイズによる画質劣化を防ぐ手段として、例えば、特許文献１に記載のものが提案されている。この提案においては、各画素毎に画素内に光信号用とノイズ信号用のサンプルホールド回路を設け、光信号とノイズ信号をそれぞれに保存し、保存した信号を各画素から順次同時に出力（各列２線出力）することにより、ノイズ補正を行う。
【０００７】
【特許文献１】特開２００２−３４４８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１の構成では、１画素につき、通常の画素と比較して画素の構成要素（サンプルホールド回路を構成する、サンプルスイッチ×２、選択ＭＯＳ×２、増幅ＭＯＳ×２、光信号用ホールド容量×１、ノイズ信号用ホールド容量×１）が多い。従って、１画素のサイズが通常の画素と比較して大きくなってしまう。また、垂直方向の各読み出し列につき出力線が２本ずつ必要であるため、配線に必要な面積も広くなる。このため、特許文献１を画素サイズの小さい撮像素子に適用することは難しい。
【０００９】
本発明は上記問題点を鑑みてなされたものであり、１画素のサイズを大きくすることなく、外乱ノイズを抑制することのできる構成を有する撮像素子及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の撮像装置は、光電変換素子をそれぞれ含む複数の画素と、各列毎の信号出力線と、複数行のうち、所定の行を選択することにより、第１の前記信号出力線を介して前記光電変換素子から読み出された前記所定の行の光信号と、前記第１の信号出力線と異なる第２の前記信号出力線を介して読み出された前記所定の行のノイズ信号との差分処理を行う差分手段と、を有することを特徴とする。
【００１１】
また、光電変換素子をそれぞれ含む複数の画素と、各列毎の信号出力線とを有する撮像装置の本発明の駆動方法は、複数行のうち、所定の行を選択することにより、第１の前記信号出力線を介して前記光電変換素子から読み出された前記所定の行の光信号と、前記第１の信号出力線と異なる第２の前記信号出力線を介して読み出された前記所定の行のノイズ信号との差分処理を行うことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、１画素のサイズを大きくすることなく、外乱ノイズを抑制することのできる構成を有する撮像素子及びその駆動方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。
【００１４】
図１は実施の形態における撮像装置の構成を示すブロック図である。
【００１５】
図１において、１は被写体の光学像を固体撮像素子３に結像させるレンズ、２はレンズ１を通った光量を変化させるための絞り、３はレンズ１で結像された被写体を画像信号として取り込むための固体撮像素子である。４は固体撮像素子３から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、５は固体撮像素子４より出力される画像信号のアナログ―デジタル変換を行うＡ／Ｄ変換器である。６はＡ／Ｄ変換器５より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部、７は固体撮像素子３、撮像信号処理回路４、Ａ／Ｄ変換器５、信号処理部６に、各種タイミング信号を出力するタイミング発生部である。
【００１６】
８は各種演算と撮像装置全体を制御する全体制御・演算部、９は画像データを一時的に記憶するためのメモリ部、１０は外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部である。１１は画像データを記録するための半導体メモリ等からなる着脱可能な記録媒体、１２は記録媒体１１に対して記録及び読み出しを行うための記録媒体制御インターフェース（Ｉ／Ｆ）部である。１３はＡＦ補助光の投光やフラッシュ調光を行うフラッシュ部、１４は必要な電圧を必要な期間、記録媒体１１を含む各部に供給する電源部、１５はレンズ１を駆動するためのモータ、１６は絞り２を駆動するためのモータである。
【００１７】
＜第１の実施形態＞
図２は、本発明の固体撮像素子３の第１の実施形態の等価回路図である。固体撮像素子３を構成する各回路素子は、半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような１個の半導体基板上において形成される。また図２では、３行３列の画素アレイのみを示しているが、画素アレイの行数及び列数は任意であることは言うまでもない。
【００１８】
図２において、光信号を発生するフォトダイオード（ＰＤ）１１〜３３は、この例では陽極側が接地されている。ＰＤの陰極側は、ＰＤに蓄積された光信号電荷を転送するための転送ＭＯＳ１１１〜１３３を介して、増幅ＭＯＳ３１１〜３３３のゲートに接続されている。増幅ＭＯＳ３１１〜３３３のゲートには、これをリセットするためのリセットＭＯＳ２１１〜２３３のソースが接続され、リセットＭＯＳ２１１〜２３３のドレインは、リセット電源に接続されている。また、増幅ＭＯＳ３１１〜３３３のドレインは直接、電源に接続されている。
【００１９】
転送ＭＯＳ１１１〜１３３のうち、１行目奇数列の転送ＭＯＳ１１１、１１３のゲートは、横方向に延長して配置される第１の行選択線ＰＴＸ１１に接続される。また、１行目偶数列の転送ＭＯＳ１１２のゲートは第２の行選択線ＰＴＸ２１に共通に接続される。
【００２０】
また、１行目のリセットＭＯＳ２１１のゲートは、横方向に延長して配置される行リセット線ＰＲＥＳ１に接続される。１行目に配置された他の画素セルのリセットＭＯＳ２１２、２１３のゲートも、行リセット線ＰＲＥＳ１に共通に接続される。
【００２１】
また、１行目の選択ＭＯＳ４１１のゲートは、横方向に延長して配置される垂直走査線ＰＳＥＬ１に接続される。１行目に配置された他の画素セルの選択ＭＯＳ４１２、４１３のゲートも、垂直走査線ＰＳＥＬ１に共通に接続される。
【００２２】
上述した第１、第２の行選択線、行リセット線、垂直走査線は垂直走査回路１１１に接続され、後述するタイミングに基づいて信号電圧が供給される。なお、各配線に対して印可される信号は、各配線の前に「φ」を付加して配線と区別する。
【００２３】
また、図２に示されている残りの行についても、同様な構成の画素セルと、第１、第２の行選択線、行リセット線、垂直走査線が設けられる。これらの第１、第２の行選択線、行リセット線、垂直走査線には、垂直走査回路ブロック１１１により形成されたφＰＴＸ１２〜φＰＴＸ１３、φＰＴＸ２２〜φＰＴＸ２３、φＰＲＥＳ２〜φＰＲＥＳ３、φＰＳＥＬ２〜φＰＳＥＬ３が供給される。
【００２４】
増幅ＭＯＳ３１１のソースは、縦方向に延長して配置される垂直信号線Ｖ１に上記選択ＭＯＳ４１１を介して接続される。同じ列に配置される画素セルの増幅ＭＯＳ３２１、３３１のソースも、選択ＭＯＳ４２１、４３１を介して垂直信号線Ｖ１に接続される。図２に示されている残りの垂直信号線Ｖ２〜Ｖ３においても同様に増幅ＭＯＳ、選択ＭＯＳが接続される。
【００２５】
垂直信号線Ｖ１は、負荷手段である定電流源５１に接続されると共に、クランプ容量６１を介して演算増幅器１０１の反転端子に接続される。演算増幅器１０１の非反転端子はクランプ電圧ＶＣ０Ｒ（ＶＲＥＦ）に接続される。演算増幅器１０１の出力端子は、ノイズ信号転送スイッチ５１１を介してノイズ信号を一時保持するための容量ＣＴＮ１に、また、光信号転送スイッチ５２１を介して光信号を一時保持するための容量ＣＴＳ１に接続されている。ノイズ信号保持容量ＣＴＮ１と光信号保持容量ＣＴＳ１の逆側の端子は接地されている。ノイズ信号転送スイッチ５１１とノイズ信号保持容量ＣＴＮ１との接続点と、光信号転送スイッチ５２１と光信号保持容量ＣＴＳ１との接続点はそれぞれ、水平転送スイッチ５３１、５４１を介して光信号とノイズ信号の差をとるための差動回路ブロック１３１に接続される。図２に示されている残りの列Ｖ２〜３においても同様な構成の読み出し回路が設けられる。
【００２６】
奇数列に配置されたノイズ信号転送スイッチ５１１、５１３と、偶数列に配置された光信号転送スイッチ５２２のゲートは第１の転送信号入力線ＰＴ１１にそれぞれ共通に接続される。また、偶数列に配置されたノイズ信号転送スイッチ５１２と、奇数列に配置された光信号転送スイッチ５２１、５２３のゲートは第２の転送信号入力線ＰＴ２１にそれぞれ共通に接続される。ＰＴ１１、ＰＴ２１には、後述するタイミングに基づいてそれぞれ信号電圧φＰＴ１１、φＰＴ２１が供給される。
【００２７】
垂直信号線Ｖ１に配置された水平転送スイッチ５４１と、垂直信号線Ｖ２に配置された水平転送スイッチ５３２のゲートは列選択線Ｈ１に共通に接続され、水平走査回路１２１に接続される。垂直信号線Ｖ２に配置された光信号水平転送スイッチ５４２と、垂直信号線Ｖ３に配置されたノイズ信号水平転送スイッチ５３３のゲートは列選択線Ｈ３に共通に接続され、水平走査回路ブロック１２１に接続される。
【００２８】
次に、図２に示す構成を有する固体撮像素子３の本第１の実施形態における動作について、図３を用いて説明する。なお、図３における「ｎ」は行数（１〜３）を示し、以下に説明するようにして各行毎に順次駆動される。ここでは、代表的に１行目の動作について説明する。
【００２９】
時刻ｔ１に行選択パルスφＰＳＥＬ１がハイレベルとなった後、時刻ｔ２に画素リセットパルスφＰＲＥＳ１がハイレベルとなり、増幅ＭＯＳ３１１〜３１３のゲートがリセット電位にリセットされる。
【００３０】
時刻ｔ３に画素リセットパルスφＰＲＥＳ１がローレベルとなった後、時刻ｔ４にクランプパルスφＰＣ０Ｒがハイレベルとなり、リセット電位が垂直信号線Ｖ１〜Ｖ３に読み出され、容量６１〜６３にクランプされる。
【００３１】
時刻ｔ５にクランプパルスＰＣ０Ｒがローレベルとなった後、時刻ｔ６の転送パルスφＰＴＸ１１がハイレベルとなり、ＰＤ１１、ＰＤ１３の光信号が増幅ＭＯＳ３１１、３１３のゲートに転送されると同時に光信号が垂直信号線Ｖ１、Ｖ３に読み出される。また、垂直信号線Ｖ２には、垂直信号線Ｖ１、Ｖ３に光信号が読み出された時に発生していたノイズ信号（外乱ノイズを含む）が読み出される。
【００３２】
時刻ｔ７に転送パルスφＰＴ１１がハイレベルとなり、垂直信号線Ｖ１、Ｖ３に読み出されたＰＤ１１、ＰＤ１３の光信号がＣＴＳ１、ＣＴＳ３に転送され、垂直信号線Ｖ２のノイズ信号がＣＴＮ２に転送される。
【００３３】
時刻ｔ８に転送パルスφＰＴ１１がローレベルとなり、時刻ｔ９で転送パルスφＰＴＸ１１がローレベルとなる。
【００３４】
ここまでの動作で、第１行目に接続された奇数列の画素セルの光信号が、光信号保持容量ＣＴＳ１、ＣＴＳ３に保持され、偶数列の画素セルのノイズ信号が、信号保持容量ＣＴＮ２に保持される。
【００３５】
次に、時刻ｔ１０に画素リセットパルスφＰＲＥＳ１がハイレベルとなり、増幅ＭＯＳ３１１〜３１３のゲートが再びリセット電源にリセットされ、時刻ｔ１１に画素リセットパルスφＰＲＥＳがローレベルとなる。
【００３６】
時刻ｔ１２にクランプパルスφＰＣ０Ｒがハイレベルとなり、時刻ｔ１２の時のリセット電位が垂直信号線Ｖ１〜Ｖ３に読み出され、ゲイン倍されて容量６１〜６３にクランプされた後、時刻ｔ１３にクランプパルスφＰＣ０Ｒがローレベルとなる。
【００３７】
時刻ｔ１４に転送パルスφＰＴＸ２１がハイレベルとなり、ＰＤ１２の光信号が増幅ＭＯＳ３１２のゲートに転送されると同時に光信号が垂直信号線Ｖ２に読み出される。また、垂直信号線Ｖ１、Ｖ３には垂直信号線Ｖ２に光信号が読み出された時に発生していたノイズ信号（外乱ノイズを含む）が読み出される。
【００３８】
時刻ｔ１５に転送パルスφＰＴ２１がハイレベルとなり、垂直信号線Ｖ２に読み出されていたＰＤ１２の光信号がＣＴＳ２に転送される。また、垂直信号線Ｖ１、Ｖ３のノイズ信号がＣＴＮ１、ＣＴＮ３に転送される。
【００３９】
時刻ｔ１６に転送パルスφＰＴ２１がローレベルとなり、時刻ｔ１７に転送パルスφＰＴＸ２１がローレベルとなる。
【００４０】
ここまでの動作で、第１行目に接続された偶数列の画素セルの光信号が、光信号保持容量ＣＴＳ２に保持され、奇数列の画素セルのノイズ信号が、信号保持容量ＣＴＮ１、ＣＴＮ３に保持される。
【００４１】
時刻ｔ１８に行選択パルスφＰＳＥＬ１がローレベルとなる。その後、時刻ｔ１９からｔ２０の間に、水平走査回路７からの信号φＨ１〜φＨ３によって、各列の水平転送スイッチ５３１〜５３３、５４１〜５４３のゲートが順時ハイレベルとなる。これにより、光信号保持容量ＣＴＳ１〜ＣＴＳ３、ノイズ信号保持容量ＣＴＮ１〜ＣＴＮ３に保持されていた電圧が順次差動回路１３１に読み出され、出力端子に出力される。具体的には、図２の配線から分かるように、例えばφＨ１がハイレベルとなると、１列目の光信号保持容量ＣＴＳ１と２列目のノイズ信号保持容量ＣＴＮ２から電圧が読み出されて、差動回路１３１により差分される。このように、同じタイミングで読み出された光信号からノイズ信号が差し引かれるため、光信号から、光信号の読み出し時に発生していた外乱ノイズ分を削減することが可能になる。
【００４２】
時刻ｔ２０で読み出しが終了すると、次に２行目について、上述した動作を繰り返し、第２行目の読み出しが終了すると、第３行目について上述した動作を繰り返す。
【００４３】
なお、本第１の実施形態では、奇数列のノイズ信号と偶数列の光信号を先に読み出した後、偶数列のノイズ信号と奇数列の光信号を読み出している。しかしながらこれに限るものではなく、偶数列のノイズ信号と奇数列の光信号を先に読み出した後、奇数列のノイズ信号と偶数列の光信号を読み出してもよい。
【００４４】
上記の通り本第１の実施形態によれば、各画素の構成要素を増やすことなく、垂直信号線に発生した外乱ノイズ分を、光信号から削減することが可能となる。
【００４５】
＜第２の実施形態＞
図４は、本発明の第２の実施形態における固体撮像素子の等価回路図である。
【００４６】
図４に示す固体撮像素子では、垂直信号線Ｖ１に配置された水平転送スイッチ５５３１と、垂直信号線Ｖ２に配置された水平転送スイッチ４２のゲートが列選択線Ｈ１に共通に接続され、水平走査回路１２１に接続される。また、垂直信号線Ｖ２に配置された光信号水平転送スイッチ５３２と、垂直信号線Ｖ１に配置されたノイズ信号水平転送スイッチ５４１のゲートが列選択線Ｈ３に共通に接続され、水平走査回路１２１に接続される。また、垂直信号線Ｖ３に配置された水平転送スイッチ３３と、垂直信号線Ｖ４に配置された水平転送スイッチ５４４のゲートが列選択線Ｈ３に共通に接続され、水平走査回路１２１に接続される。また、垂直信号線Ｖ４に配置された光信号水平転送スイッチ５３４と、垂直信号線Ｖ３に配置されたノイズ信号水平転送スイッチ５４３のゲートが列選択線Ｈ４に共通に接続され、水平走査回路１２１に接続される。
【００４７】
その他の構成及び駆動方法は第１実施形態と同様であるため、ここでは説明を省略する。図４に示すように固体撮像素子を構成することにより、第２の実施形態では、２列ずつ互いに、光信号からノイズ信号を差し引くことになる。
【００４８】
従って、本第２の実施形態によれば、上記第１の実施形態と同様の効果を得ることが可能となる。
【００４９】
＜第３の実施形態＞
図５は、本発明の第３の実施形態における固体撮像素子の等価回路図である。
【００５０】
図５に示す固体撮像素子では、垂直信号線の読み出し方向が一列おきに異なる２チャンネルで信号の読み出しを行う。垂直信号線Ｖ１、Ｖ３、Ｖ５の水平転送スイッチ５３１、５３３、５３５、５４１、５４３、５４５のゲートは列選択線Ｈ１、Ｈ３、Ｈ５に接続され、第１の水平走査回路１２１−１に接続される。一方、垂直信号線Ｖ２、Ｖ４、Ｖ６の水平転送スイッチ５３２、５３４、５３６、５４２、５４４、５４６のゲートは列選択線Ｈ２、Ｈ４、Ｈ６に接続され、第２の水平走査回路ブロック１２１−２に接続される。
【００５１】
垂直信号線Ｖ１、Ｖ３、Ｖ５では、ノイズ信号転送スイッチ５１１、５１３、５１５とノイズ信号保持容量ＣＴＮ１、ＣＴＮ３、ＣＴＮ５との接続点は、それぞれ転送スイッチ５３１、５３３、５３５を介して第１の差動回路１３１−１に接続される。また、光信号転送スイッチ５２１、５２３、５２５と光信号保持容量ＣＴＳ１、ＣＴＳ３、ＣＴＳ５との接続点は、それぞれ転送スイッチ５４１、５４３、５４５を介して、第１の差動回路１３１−１に接続される。これにより、第１の差動回路１３１−１では、奇数列の光信号とノイズ信号の差をとる。その他の構成は第１の実施形態あるいは第２の実施形態と同様であるため、ここでは説明を省略する。
【００５２】
また、図６に示されている残りの垂直信号線Ｖ２、Ｖ４、Ｖ６についても同様な構成の読み出し回路が設けられる。第３の実施形態においても、駆動の仕方は第１の実施形態あるいは第２の実施形態と同様である。ただし、本第３の実施形態においては、１列おきに読み出しチャンネルが異なっている。そのため、垂直信号線Ｖ１の光信号と垂直信号線Ｖ３のノイズ信号、垂直信号線Ｖ３の光信号と垂直信号線Ｖ５のノイズ信号というように、ある列の光信号と同じチャンネル内で隣の列のノイズ信号とが同時に読み出される。
【００５３】
上記構成によれば、上記第１の実施形態と同様の効果に加えて、読み出しチャンネルを２系統としたため、より高速に固体撮像素子から電荷を読み出すことが可能となる。
【００５４】
なお、上記第３の実施形態では、１行おきに垂直信号線の読み出し方向が異なる２チャンネル読み出しの場合について説明しているが、これに限るものではない。例えば、２行おきに読み出し方向を変えたり、また水平方向の中央付近でチャンネルを分割する等、チャンネルの分け方については様々な方法が考えられる。何れの場合においても、本願発明では、各チャンネルにおいて隣接する２列について、同じタイミングで光信号とノイズ信号を読み出せるように構成する。
【００５５】
また、上記第１〜第３の実施形態においては、差動回路ブロック１３１が固体撮像素子と同一の半導体基板上に形成されている場合について説明したが、各画素の光信号とノイズ信号とを別々に撮像素子から出力し、外部の差動回路で差分を取るようにしてもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態における撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態における固体撮像素子の概略構成を示す等価回路図である。
【図３】本発明の第１の実施形態における固体撮像素子の動作を説明するためのタイミング図である。
【図４】本発明の第２の実施形態における固体撮像素子の概略構成を示す等価回路図である。
【図５】本発明の第３の実施形態における固体撮像素子の概略構成を示す等価回路図である。
【図１】
2007266760.tif 000003
【図２】
2007266760.tif 000004
【図３】
2007266760.tif 000005
【図４】
2007266760.tif 000006
【図５】
2007266760.tif 000007