(57)【要約】【課題】      ワイヤーボンディング手法を使用することなく、積層されたチップと基板とを電気的に接続することを可能にした半導体装置及びそれに用いられる基板を提供することを目的とする。【解決手段】  複数のチップ３ａ，３ｂ，３ｃ，３ｄと各チップに電気的に接続する基板５とを備えた半導体装置１では、基板５には段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部７であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部７が形成されており、複数のチップ３ａ，３ｂ，３ｃ，３ｄは各開口領域に対応する形状のものを含み、基板５の凹み部７に形成された接続端子は、開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする。【選択図】  図１
2007266139.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、
前記基板には、段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部が形成されており、
前記複数のチップは前記各開口領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする、半導体装置。
【請求項２】
前記各開口領域の断面は多角形である、請求項１記載の半導体装置。
【請求項３】
複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、
前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれる凹み部が形成されており、
前記複数のチップは前記各開口断面領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口断面領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とする、半導体装置。
【請求項４】
複数のチップが積層されたチップ群と前記チップ群に電気的に接続する基板とを備えた半導体装置であって、
前記チップ群又は前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも開口表層側にある開口断面領域に含まれる凹み部が形成されており、
前記基板又は前記チップ群には、前記凹み部に対応する形状部分が形成されており、前記凹み部に形成された接続端子は、前記凹み部に対応する形状部分に形成された接続端子に直結することを特徴とする、半導体装置。
【請求項５】
前記直結する接続端子のいずれか一方が雄形状をしており、他方が雌形状をしていることを特徴とする、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
請求項１から５のいずれかに記載の半導体装置に用いられる基板。
【請求項７】
低温焼成セラミックスによって成形された請求項６記載の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び基板に関し、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置、及び、それに用いられる基板に関する。
【背景技術】
【０００２】
近年ＬＳＩ製造プロセス技術の進歩によりＬＳＩの基板への集積度が一層進んでおり、ＳｉＰ（System  In  a  Package）という概念も出てきた。ＳｉＰは、微小なプリント基板（多層基板を含む）上に複数のＩＣチップ（以下、チップという。）や受動素子を実装して微小なシステムを製造する技術をいう。シリコンチップ上に回路を書き込んでシステムを作製するＳｏＣ（System  On  a  Chip）に比較して、i)既存のチップを用いれば短期間に量産が可能、ii)小さな設備投資で、iii)少量多品種の生産に有利などの利点を有する。
【０００３】
ところで、チップと基板との電気的接続には、通常、ワイヤーボンディングという手法が用いられる。特に、チップが重ねられた場合には、２段目以降には、ワイヤーボンディングが使われている（非特許文献１、非特許文献２、特許文献１、特許文献２参照）。なお、特許文献３、４に示されるように、ワイヤーボンディングが使われていない場合もあるが、いずれもチップの積層を前提とした場合ではなく、１つのチップに対して一つの基板というセットが前提とされている。
【０００４】
【非特許文献１】ルネサス  システムインパッケージ総合カタログ（２００５．４）
【非特許文献２】ＴＯＳＨＩＢＡ  システムカタログ  ＳｉＰ（System in Package）  ２００４  semiconductor
【特許文献１】特開２００１−１４８４５７号公報
【特許文献２】特開平７−１０６４６５号公報
【特許文献３】特開２００５−１８３９２４号公報
【特許文献４】特開２００１−１６８２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のように、特にチップが積層された場合にはワイヤーボンディングが使われており、以下のような問題がある。
【０００６】
ワイヤーが使用されるため、組み立ての際にピンセットがワイヤーに引っかかって切れることがある。
【０００７】
また、ワイヤーによる配線部分が生じる結果、特にチップの積層によって生じるワイヤーの配線部分が長くなってしまう傾向があり、信号の遅延時間が長くなってしまう傾向がある。
【０００８】
さらに、チップの積層による多層化が進む結果、同一平面上に形成される基板側の接続口（接続端子）の数が増えてしまって配置位置が過密化するとともに、ワイヤー同士が接触して短絡しないようにした状態で基板側の接続口（接続端子）の配置位置を考慮しなければならず、このような制約下での配置には限界が生じやすかった。
【０００９】
さらに、チップの表面が基板側に向いてワイヤーボンディングが行われるため、チップ表面のパターンが露出してしまい、傷がついてしまう場合があった。
【００１０】
ゆえに、本発明は、上記問題を解決するために、ワイヤーボンディング手法を使用することなく、積層されたチップと基板とを電気的に接続することを可能にした半導体装置及びそれに用いられる基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に係る発明は、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、前記基板には、段差によって生じる断面積が異なる複数の層状の開口領域からなる凹み部であってその開口方向に対して投射が行われた場合に各開口領域が当該開口領域よりも上層にある開口領域に包含される凹み部が形成されており、前記複数のチップは前記各開口領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とするものである。
【００１２】
請求項２に係る発明は、請求項１において、前記各開口領域の断面が多角形であるものである。
【００１３】
請求項３に係る発明は、複数のチップと前記各チップに電気的に接続する基板とを備えた半導体装置であって、前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれる凹み部が形成されており、前記複数のチップは前記各開口断面領域に対応する形状のものを含み、前記基板の凹み部に形成された接続端子は、前記開口断面領域に対応して積層されたチップに形成された接続端子に直結されることを特徴とするものである。
【００１４】
請求項４に係る発明は、複数のチップが積層されたチップ群と前記チップ群に電気的に接続する基板とを備えた半導体装置であって、前記チップ群又は前記基板には、凹み部であってその開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも開口表層側にある開口断面領域に含まれる凹み部が形成されており、前記基板又は前記チップ群には、前記凹み部に対応する形状部分が形成されており、前記凹み部に形成された接続端子は、前記凹み部に対応する形状部分に形成された接続端子に直結することを特徴とするものである。
【００１５】
請求項５に係る発明は、請求項１から４のいずれかにおいて、前記直結する接続端子のいずれか一方が雄形状をしており、他方が雌形状をしていることを特徴とするものである。
【００１６】
請求項６に係る発明は、請求項１から５のいずれかに記載の半導体装置に用いられる基板である。
【００１７】
請求項７に係る発明は、請求項６において、低温焼成セラミックスによって成形されたき基板である。
【発明の効果】
【００１８】
以上のような構成により、ワイヤーが使用されることなく、基板側と積層されたチップ側の接続端子が直結するため、例えば組み立ての際にピンセットがワイヤーに引っかかって切れることも起きない。また、ワイヤーが使用されないことから、ワイヤーの配線部分が生じない結果、その配線部分による信号の遅延時間が発生することを抑えることができる。さらに、基板側と積層されたチップの接続端子が平面的に配置されるのではなく、空間的な配置が可能となって、その配置の自由度が大きくなり、チップの積層化を進めて集積度を大きくできる。さらに接続端子の配置関係からチップ表面のパターンが基板側に向かわせることも容易である結果、パターンに傷がついてしまうことを防止できる。さらに、凹み部が形成されてその凹み部が利用されてチップと基板との電気的接続が行われる結果、半導体装置としての厚みを薄くできる方向とできる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の実施の形態に係る半導体装置の概略断面図である。図２は図１の基板５の部分を示した断面図である。図３は図２の要部拡大図である。図４は図３の開口方向から見た状態を示した図である。図５は、図１のチップの接続端子の状態を説明するための図である。
【００２０】
半導体装置１は、複数のチップ３ａ，３ｂ，３ｃ，３ｄとそれぞれに電気的に接続する基板５とを備えている。複数のチップ３ａ〜３ｄは積層されてチップ群３として基板５の凹み部７に取り付けられる。凹み部７は、図３に示すように、段差部９ａ，９ｂ，９ｃによる段差によって生じる断面積が異なる複数の層状の開口領域８ａ，８ｂ，８ｃが含まれるように形成されている。また、凹み部７は、図４に示すように、図３に示す開口方向に対して投射が行われた場合に各開口領域８ａ，８ｂ，８ｃが当該開口領域よりも上層にある開口領域に包含されるように形成されている。具体的に説明すると、開口領域８ｃはそれよりも上層にある開口領域８ａ，８ｂに含まれ、開口領域８ｂはそれよりも上層にある開口領域８ａに含まれている。
【００２１】
チップ群３は基板５と電気的に接続するために、基板５の凹み部７における第３層の開口領域８ｃに対応する形状のチップ３ｄが開口領域８ｃに位置づけられ、第２層の開口領域８ｂに対応する形状のチップ３ｃがチップ３ｄよりも上に積層されて開口領域８ｂに位置づけられ、第１層の開口領域８ａに対応する形状のチップ３ｂがチップ３ｃよりも上に積層されて開口領域８ａに位置づけられ、チップ３ａがチップ３ｂの上に積層される。チップ３ａの形状は図５に示すように直方体であり、チップ３ｄ，３ｃ，３ｂの形状も開口領域８ｃ、８ｂ、８ａに対応する形状であって直方体である。したがって、チップ３ａ〜３ｄの断面は、四角形である。
【００２２】
上記四角形のような多角形とすることで、チップ３ｄ、３ｃ、３ｂと開口領域８ｃ，８ｂ，８ａとの位置決めが容易となる関係ができている。
【００２３】
また、図５に示すように、チップ３ａにはその表面にパッドを形成した後に針を接続した雄形状の接続端子１３が設けられており、この接続端子１３に対応する雌形状の接続端子１１が基板５に設けられている。他の雌形状の接続端子１１に対応する雄形状の接続端子が各チップ３ｂ、３ｃ、３ｄに設けられている。雄雌形状による接続によって、取り付けの容易化が可能であり、また取り付け後の固定力・支持力を担保できる。そして、チップ３ａ〜３ｄの接続端子と基板の接続端子１１とは、ワイヤーボンディングを用いることなく、取り付け状態において直結できる位置関係となっている。
【００２４】
このようにしてチップ群３の各チップ３ａ，３ｂ，３ｃ，３ｄと基板５内とが電気的に接続し、基板５内の内部配線を通じて信号のやりとりが行われ、半導体装置１として動作可能となっている。
【００２５】
図６は、本発明の他の実施の形態に係る半導体装置の概略断面図である。以下、
図１の場合と異なる点を述べる。
【００２６】
図６の実施の形態では、半導体装置１５の基板１７の接続端子とチップ群１９のチップ１９ａ，１９ｂ，１９ｃ，１９ｄの接続端子間との電気的接続に、チップ側の表面にはんだバンプを形成して基板とをフリップチップボンドにより方法が利用されている。このような雄雌形状による接続ではなくても、ワイヤーボンディングを用いずに電気的に直結させるようなものであっても、凹み部を用いること、或いはワイヤーボンディングを使わないことによる効果は得られる。
【００２７】
その効果を簡単にまとめると、以下のものがある。第１に、ワイヤーが使用されることなく、基板側と積層されたチップ側の接続端子が直結するため、例えば組み立ての際にピンセットがワイヤーに引っかかって切れることも起きない。第２に、ワイヤーが使用されないことから、ワイヤーの配線部分が生じない結果、その配線部分による信号の遅延時間が発生することを抑えることができる。第３に、基板側と積層されたチップの接続端子が平面的に配置されるのではなく、空間的な配置が可能となって、その配置の自由度が大きくなり、チップの積層化を進めて集積度を大きくできる。第４に、接続端子の配置関係からチップ表面のパターンが基板側に向かわせることも容易である結果、パターンに傷がついてしまうことを防止できる。第５に、凹み部が形成されてその凹み部が利用されてチップと基板との電気的接続が行われる結果、半導体装置としての厚みを薄くできる方向とできる。
【００２８】
なお、上記実施の形態では基板側に凹み部を設けたが、チップ群側に凹み部を設けるような工夫を行うことを妨げるものではない。
【００２９】
また、図１〜図５に示した接続端子の雄雌形状の関係において、チップ側を雄形状としたが、基板側を雄形状としてもよい。
【００３０】
さらに、上記実施の形態では、凹み部が図３に示すように断面積が異なる四角柱の形の開口領域が層状になったものを示したが、四角柱に限らず、他の多角柱、円柱、その他の柱状体、さらには、円筒、筒状体、これらの組合せが層状になったものでもよい。
【００３１】
さらに、上記実施の形態では、凹み部が段差によって層状で各層毎に断面積を同じ積層形式としたが、各層毎の面積が同一である必要は無く、例えば、上方に向いて広がるテーパ状のものでもよい、さらには凹み部が半球状のものであってもよい。すなわち、凹み部が、その開口方向に対して投射が行われた場合に各開口断面領域が当該開口断面領域よりも上部側にある開口断面領域に含まれるものであってもよい。
【００３２】
さらに、上記実施の形態では、段差を生じさせるように段差部をリング状に形成したが、その一部だけを形成するようにしてもよい。
【００３３】
さらに、上記実施の形態では、基板の接続端子の配置位置が凹み部の開口方向に対して垂直方向としているが、平行な関係で配置してもよい。その場合、チップ側の接続端子の配置もそれに直結するような位置に設ければよい。
【００３４】
さらに、上記実施の形態では、基板の材質は特に限定されず、低温焼成セラミックス基板、他の無機系材料基板（セラミックス基板、金属系基板、その他の基板（ガラス基板、シリコン基板を含む））、有機系材料基板（紙基材銅張積層板、ガラス基材銅張積層板、コンポジット銅張積層板、耐熱熱可塑性基板、フレキシブル基板など）であってもよい。また、セラミックス基板は、強度、耐熱などの点から多層基板として好ましく、上記した低温焼成セラミックス（ＬＴＣＣ）基板のほか、アルミナ基板（ＨＴＣＣ）、ＡｌＮ（窒化アルミニウム）基板、ＳｉＣ（炭化けい素）基板であってもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係る半導体装置の概略断面図である。
【図２】図１の基板５の部分を示した断面図である。
【図３】図２の要部拡大図である。
【図４】図３の開口方向から見た状態を示した図である。
【図５】図１のチップの接続端子の状態を説明すうための図である。
【図６】本発明の他の実施の形態に係る半導体装置の概略断面図である。
【符号の説明】
【００３６】
１，１５                  半導体装置
３，１９                  チップ群
３ａ，３ｂ，３ｃ，３ｄ    チップ
５，１７                  基板
７                        凹み部
８ａ，８ｂ，８ｃ          開口領域
９ａ，９ｂ，９ｃ          段差部
１１，１３                接続端子
【図３】
2007266139.tif 000003
【図４】
2007266139.tif 000004
【図１】
2007266139.tif 000005
【図２】
2007266139.tif 000006
【図５】
2007266139.tif 000007
【図６】
2007266139.tif 000008