(57)【要約】【課題】  回路の集積度を低下させることなく電源容量を生成し、電源ノイズを削減し安定した電源供給を可能とする電源配線構造を備えた半導体装置を提供する。【解決手段】  複数の導電層を備えた半導体装置において、異なる２つの電位にある電源ライン、例えば電源ラインとグランドラインを、層間絶縁膜を挟んで対向させて配線することで配線間にコンデンサを形成するようにしたことを特徴とするものである。したがって、同一面内に電源ラインおよびグランドラインを追加する従来の方法に比べて同一面内での配線リソースの消費量を抑えつつ回路の集積度を低下させることなく、電源ノイズの削減を実現する。また、この配線構造をとる際に、電源配線の接続関係により電源配線の抵抗が削減され、電流供給量が増加、安定し、電源ノイズが削減される。【選択図】  図１
2007005389.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、それぞれ層間絶縁膜を挟んで順次積層された、第１の導電層と第２の導電層と第３の導電層を備えた半導体装置であって、
前記第１の導電層に配線され、第１の電位に接続された第１の電源配線と、前記第２の導電層に配線され、第２の電位に接続された第２の電源配線が前記層間絶縁膜を挟んで平行に対向配置され、前記第１の電源配線および前記第２の電源配線に直交するとともに互いに平行となるように前記第３の導電層に配線され、それぞれ第１および第２の電位に接続された第３および第４の電源配線とを具備した半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第３の導電層に配線され、前記第３の電源配線に平行となるように配設された第５および第６の電源配線を備え、
前記第３乃至第６の電源配線は、順次並置され、
前記第３の電源配線と前記第５の電源配線、および前記第４の電源配線と前記第６の電源配線とが接続された半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記第１の導電層に、前記第１の電源配線に平行でかつ第１の電源配線と異なる第２の電位に接続された第７の電源配線を形成してなる半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記第１の電源配線と、第３または第５の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続される半導体装置。
【請求項５】
請求項１乃至４に記載の半導体装置であって、
前記第２の電源配線と、第４の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続される半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記第３の導電層に配線され、前記第３の電源配線に平行となるように配設された第５および第６の電源配線を備え、
前記第３、第４、第６、第５の電源配線がこの順序で並置され、
前記第３の電源配線と前記第５の電源配線、および前記第４の電源配線と前記第６の電源配線とが接続され、
前記第２の電源配線はその両端で第４および第６の電源配線と接続された半導体装置。
【請求項７】
請求項３に記載の半導体装置であって、
前記第１の電源配線と前記第７の電源配線が、前記第４の電源配線と前記第６の電源配線に挟まれる領域よりも外側に延長されている半導体装置。
【請求項８】
請求項６に記載の半導体装置であって、
前記第１の導電層に、前記第１の電源配線に平行でかつ第１の電源配線と異なる第２の電位に接続された第７の電源配線と層間絶縁膜を挟んで対向するように第２の導電層に配線した第８の電源配線がその交差領域で前記第４の電源配線または第６電源配線と接続している半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記第１乃至第８の電源配線からなる電源配線構造を１ユニットとし、複数のユニットを含む半導体装置。
【請求項１０】
請求項１乃至９のいずれかに記載の半導体装置であって、
前記第１および第２の電位の一方は、電源電位であり、他の一方はグランド電位である半導体装置。
【請求項１１】
請求項８に記載の半導体装置であって、
前記第１の電源配線がセルの電源配線である半導体装置。
【請求項１２】
請求項８に記載の半導体装置であって、
前記第２の電源配線は、一方の端部近傍のみを第４の電源配線に接続されたライン状配線である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置にかかり、特に電源ノイズを防止するための電源配線構造に関するものである。
【背景技術】
【０００２】
電源ラインやグランドラインは、直接的あるいは間接的に、半導体装置内の全ての回路に供給されているため、いずれかにノイズが乗ると内部回路が誤動作したり、遅延が増大する等の問題が発生する恐れがある。特に、出力バッファ等の大電流を消費する回路は、その動作が高速化するにつれて、ノイズを発生しやすくなる。このため、LSIの設計には、電源ノイズを原因として起こる、LSIの動作速度劣化や誤動作、不安定動作に対する対策が必要である。
【０００３】
電源ノイズを防ぐために、電源、グランド間に容量を形成する方法が提案されている（例えば特許文献１参照）。特許文献１では、同１配線層に平行に配線される電源ラインとグランドラインの形状を櫛型に形成し、その櫛歯に相当する各々の延長配線を交互に配置するように配線することにより電源配線とグランド配線との間にデカップリング容量を形成し上記課題を解決している。
【特許文献１】特開平11-168173号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電源ノイズを軽減するために、同一配線層に平行に配線される電源ラインおよびグランドラインの１部を各々櫛形に形成しその櫛歯に相当する各々の延長配線を交互に配置する、すなわち同１配線層で容量を確保する電源配線構造を形成する方法では、回路の敷詰め状況や信号線の混雑度次第で、レイアウト上、容量を形成できるところとできないところが発生し、所望の電源容量を確保しようとすれば配置と配線のリソースを消費することになり、回路の集積度低下の原因となる。
【０００５】
本発明は、前記実情に鑑みてなされたもので、上記問題点を解決し、回路の集積度を低下させることなく電源容量を生成し、電源ノイズを削減し安定した電源供給を可能とする電源配線構造を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、複数の導電層を備えた半導体装置において、異なる２つの電位にある電源ライン、例えば電源ラインとグランドラインを、層間絶縁膜を挟んで対向させて配線することで配線間にコンデンサを形成するようにしたことを特徴とするものである。したがって、同一面内に電源ラインおよびグランドラインを追加する従来の方法に比べて同一面内での配線リソースの消費量を抑えつつ回路の集積度を低下させることなく、電源ノイズの削減を実現する。また、この配線構造をとる際に、電源配線の接続関係により電源配線の抵抗が削減され、電流供給量が増加、安定し、電源ノイズが削減される。
【０００７】
すなわち、本発明の半導体装置は、基板上に、それぞれ層間絶縁膜を挟んで順次積層された、第１の導電層と第２の導電層と第３の導電層を備えた半導体装置であって、前記第１の導電層に配線され、第１の電位に接続された第１の電源配線と、前記第２の導電層に配線され、第２の電位に接続された第２の電源配線が前記層間絶縁膜を挟んで平行に対向配置され、前記第１の電源配線および前記第２の電源配線に直交するとともに互いに平行となるように前記第３の導電層に配線され、それぞれ第１および第２の電位に接続された第３および第４の電源配線とを具備したことを特徴とする。
この構成により、占有面積を増大することなく、中間に位置する第２の導電層で第１の電源配線に平行な第２の電源配線を形成しており、前記第１電源配線と前記第２電源配線間にコンデンサを形成しているため、電源電位が安定する。
【０００８】
また、本発明の半導体装置は、上記半導体装置において、前記第３の導電層に配線され、前記第３の電源配線に平行となるように配設された第５および第６の電源配線を備え、前記第３乃至第６の電源配線は、順次並置され、前記第３の電源配線と前記第５の電源配線、および前記第４の電源配線と前記第６の電源配線とが接続されたものを含む。
この構成により、第１の導電層に配設された第１の電源配線の抵抗を低減し、電流供給を増大するとともに、電源電位の安定化をはかることができる。
【０００９】
また、本発明の半導体装置は、上記半導体装置において、前記第１の導電層に、前記第１の電源配線に平行でかつ第１の電源配線と異なる第２の電位に接続された第７の電源配線を形成してなるものを含む。
この構成により、電源電位の安定化をはかることができる。
【００１０】
また、本発明の半導体装置は、上記半導体装置において、前記第１の電源配線と、第３または第５の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続されるものを含む。
この構成により、第１の導電層に配設された第１の電源配線の抵抗を低減し、電流供給を増大するとともに、電源電位の安定化をはかることができる。
【００１１】
また、本発明の半導体装置は、上記半導体装置において、前記第２の電源配線と、第４の電源配線は、その交差領域に配設されたコンタクトホールを介して電気的に接続されるものを含む。
【００１２】
また、本発明の半導体装置は、上記半導体装置において、前記第３の導電層に配線され、前記第３の電源配線に平行となるように配設された第５および第６の電源配線を備え、  前記第３、第４、第６、第５の電源配線がこの順序で並置され、前記第３の電源配線と前記第５の電源配線、および前記第４の電源配線と前記第６の電源配線とが接続され、前記第２の電源配線はその両端で第４および第６の電源配線と接続されたものを含む。
【００１３】
また、本発明の半導体装置は、上記半導体装置において、前記第１の電源配線と前記第７の電源配線が、前記第４の電源配線と前記第６の電源配線に挟まれる領域よりも外側に延長されているものを含む。
【００１４】
また、本発明の半導体装置は、上記半導体装置において、前記第１の導電層に、前記第１の電源配線に平行でかつ第１の電源配線と異なる第２の電位に接続された第７の電源配線と層間絶縁膜を挟んで対向するように第２の導電層に配線した第８の電源配線がその交差領域で前記第４の電源配線または第６電源配線と接続しているものを含む。
【００１５】
また、本発明の半導体装置は、上記半導体装置において、前記第１乃至第８の電源配線からなる電源配線構造を１ユニットとし、複数のユニットを含む。
この構成により、各ユニットでコンデンサを効率よく配設することができ、コンデンサ容量の増大をはかることができ、更なる電源電圧の安定化をはかることができる。
【００１６】
また、本発明の半導体装置は、上記半導体装置において、前記第１および第２の電位の一方は、電源電位であり、他の一方はグランド電位であるものを含む。
【００１７】
また、本発明の半導体装置は、上記半導体装置において、前記第１の電源配線がセルの電源配線であるものを含む。
セルの電源の直上にコンデンサを形成することで、電源電位をより安定させることができ、また、回路の集積度の低下を招くこともない。
【００１８】
また、本発明の半導体装置は、上記半導体装置において、前記第２の電源配線は、一方の端部近傍のみを第４の電源配線に接続されたライン状配線であるものを含む。
【発明の効果】
【００１９】
以上説明してきたように、本発明によれば、電源配線に挟まれた層間でコンデンサを形成することによって、配線リソースの低下を抑えつつ回路の集積度を下げることなく供給電源電位を安定に保つことができる。また、結果として電源配線の面積が増大することから、電源配線による配線抵抗を削減し電流供給量を増加、安定させることで供給電源電位を安定に保つことができる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
図１(a)は、本発明の実施の形態１の半導体装置の電源配線構造を示す平面図である。また図１(b)は、図１(a)のA-A断面を示す図である。
本実施の形態では、基板（図示せず）上に、それぞれ層間絶縁膜（図示せず）を挟んで順次積層された、第１の導電層と第２の導電層と第３の導電層を備えた半導体装置であって、第１の導電層に配線され、第１の電位であるグランド電位に接続された第１の電源配線としてのグランドライン101と、前記第２の導電層に配線され、第２の電位である電源電位に接続された第２の電源配線としての電源ライン121が前記層間絶縁膜を挟んで平行に対向配置され、コンデンサを形成したことを特徴とするものである。そしてこれらグランドライン101および電源ライン121に直交するとともに互いに平行となるように第３の導電層に配線され、それぞれ第１および第２の電位に接続された第３および第４の電源配線としてのグランドライン104および電源ライン103を具備している。また第５の電源配線としてのグランドライン105と、第６の電源配線としての電源ライン106とが第３の導電層に設けられている。また第７の電源配線としての電源ライン102が、グランドライン101と平行に第１の導電層に設けられている。
【００２１】
図１において101および102は第１の導電層に形成したグランドラインおよび電源ラインであり、104、105は第１の導電層よりも上層に形成される第３の導電層に形成したグランドラインを示している。103、106は第３の導電層に形成した電源ラインを示している。ここで、111および113はグランドライン101とグランドライン103ならびにグランドライン106とをそれぞれ接続するグランドラインコンタクトであり、112および114は電源ライン102と電源ライン103ならびに電源ライン106とをそれぞれ接続する電源ラインコンタクトである。121は、グランドライン101の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成した電源ラインである。115は電源ライン103と電源ライン121を接続する電源ラインコンタクトであり、131はグランドライン101と電源ライン121によって形成されるコンデンサである。
【００２２】
図１に示すように電源ライン121を形成することで、グランドライン101と電源ライン121の間にコンデンサ131を形成することができる。このコンデンサ131によって、配線リソースの低下を抑えつつ供給電源電位を安定に保つことができる。また、第１の導電層の基本配線方向が横、第２の導電層の基本配線方向が横、第３の基本配線方向が縦である場合、第２の導電層に電源ラインまたはグランドラインのどちらか片方の配線を追加することで実現できるため、第２の導電層の配線リソースの低下を、より効果的に抑えることができる。
【００２３】
(第２の実施の形態)
図２(a)は、本発明の第２の実施の形態の半導体装置の電源配線構造を示す平面図である。また図２(b)は、図２(a)のB-B断面を示した図である。
本実施の形態では、第３の導電層に配線され、前記第３の電源配線としてのグランドライン204に平行となるように配設された第４の電源配線としての電源ライン203、第５および第６の電源配線としてのグランドライン205および電源ライン206を備え、第３乃至第６の電源配線は、順次並置され、前記第３の電源配線と前記第５の電源配線、および前記第４の電源配線と前記第６の電源配線とが接続され、第２の電源配線としての電源ライン221の両端が電源ラインコンタクト２１５および２１６を介して第３層配線に設けられた電源ライン203,205に接続されたことを特徴とする。
【００２４】
図２において201は第１の導電層に形成したグランドラインであり、204、206は第１の導電層よりも上層に形成される第３の導電層に形成したグランドラインを示している。202は第１の導電層に形成した電源ラインであり、203、205は第３の導電層に形成した電源ラインを示している。ここで、211および213はグランドライン201とグランドライン204ならびにグランドライン206とをそれぞれ接続するグランドラインコンタクトであり、212および214は電源ライン202と電源ライン203ならびに電源ライン205とをそれぞれ接続する電源ラインコンタクトである。221は、グランドライン201の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成した電源ラインである。215および216は電源ライン221と電源ライン203ならびに電源ライン206をそれぞれ接続する電源ラインコンタクトであり、231はグランドライン201と電源ライン221によって形成されるコンデンサである。
【００２５】
図２に示すように電源ライン221を形成することで、グランドライン201と電源ライン221の間にコンデンサ231を形成することができる。コンデンサ231と電源ライン221と電源ライン203および電源ライン205を接続することによる電源配線の抵抗の削減効果によって供給電源電位を安定に保つことができる。
【００２６】
(第３の実施の形態)
図３(a)は、本発明の第３の実施の形態の半導体装置の電源配線構造を示す平面図である。また図３(b)は、図３(a)のC-C断面を示した図であり、図３(c)は図３(a)のD-D断面を示した図である。
この半導体装置は、第１の電源配線としてのグランドライン301と第７の電源配線としての電源ライン302とが、前記第４の電源配線としての電源ライン304と第６の電源配線としての電源ライン306に挟まれる領域よりも外側に延長されていることを特徴とする。
【００２７】
図３において301は第１の導電層に形成したグランドラインであり、304、306は第１の導電層よりも上層に形成される第３の導電層に形成したグランドラインを示している。302は第１の導電層に形成した電源ラインであり、303、305は第３の導電層に形成した電源ラインを示している。ここで、311および313はグランドライン301とグランドライン304ならびにグランドライン306とをそれぞれ接続するグランドラインコンタクトであり、312および314は電源ライン302と電源ライン303ならびに電源ライン305とをそれぞれ接続する電源ラインコンタクトである。
【００２８】
321は、グランドライン301の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成した電源ラインである。315および316は電源ライン321と電源ライン303ならびに電源ライン306をそれぞれ接続する電源ラインコンタクトであり、331はグランドライン301と電源ライン321によって形成されるコンデンサである。また322は、電源ライン302の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成したグランドラインである。317は、グランドライン322とグランドライン304または306をそれぞれ接続するグランドラインコンタクトであり、332は、電源ライン302とグランドライン322によって形成されるコンデンサである。
【００２９】
図３に示すように電源ライン321およびグランドライン322を形成することで、グランドライン301と電源ライン321の間にコンデンサ331と、電源ライン302とグランドライン322の間にコンデンサ332を形成することができる。コンデンサ331およびコンデンサ332ならびに電源ライン321と電源ライン303および電源ライン305を接続することによる電源配線の抵抗の削減効果によって供給電源電位を安定に保つことができる。
【００３０】
(第４の実施の形態)
図４(a)は、本発明の第４の実施の形態の半導体装置の電源配線構造を示す平面図である。また図４(b)は、図４(a)のE-E断面を示した図であり、図４(c)は図４(a)のF-F断面を示した図である。
この半導体装置は、第１の導電層に、第１の電源配線としてのグランドライン401に平行でかつ第１の電源配線と異なる第２の電位に接続された第７の電源配線としての電源ライン402と、層間絶縁膜を挟んで対向するように第２の導電層に配線した第８の電源配線としてのグランドライン422がその交差領域で前記第４の電源配線としてのグランドライン406および第９の電源配線としてのグランドライン407に接続したことを特徴とする
【００３１】
図４において401は第１の導電層に形成したグランドラインであり、404、406、407は第１の導電層よりも上層に形成される第３の導電層に形成したグランドラインを示している。402は第１の導電層に形成した電源ラインであり、403、405、408は第３の導電層に形成した電源ラインを示している。ここで、411と413はグランドライン401とグランドライン404ならびにグランドライン406ならびにグランドライン407とをそれぞれ接続するグランドラインコンタクトであり、412と414および418は電源ライン402と電源ライン403ならびに電源ライン405ならびに電源ライン408とをそれぞれ接続する電源ラインコンタクトである。
【００３２】
421は、グランドライン401の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成した電源ラインである。415および416および419は電源ライン421と電源ライン403ならびに電源ライン406ならびに408をそれぞれ接続する電源ラインコンタクトであり、431はグランドライン401と電源ライン421によって形成されるコンデンサである。
422は、電源ライン402の直上で第１の導電層と第３の導電層の間に形成される第２の導電層に形成したグランドラインである。417は、グランドライン422とグランドライン404またはグランドライン406またはグランドライン407をそれぞれ接続するグランドラインコンタクトであり、432は、電源ライン402とグランドライン422によって形成されるコンデンサである。
【００３３】
本発明の第４の実施の形態は、本発明の第３の実施の形態で示した形態を拡張したものであり、本発明の第３の実施の形態で示した構造を形成可能な領域にさらに拡大し、供給電源電位をより安定に保つ効果を増大させる形態である。
【００３４】
（実施の形態５）
図５(a)は、本発明の実施の形態５の半導体装置の電源配線構造を示す平面図である。また図５(b)は、図５(a)のA-A断面を示す図、図５(c)は、図５(a)のG-G断面を示す図である。
本実施の形態は、実施の形態１の変形例であり、図１に示した電源配線構造において図５(b)に示す、図５(a)のA-A断面図は実施の形態１とまったく同様であるが、図５(a)のG-G断面図である図５(c)に示すように、第１の導電層に形成した電源ライン102に平行となるように、第２の導電層に、グランドライン522を形成し、層間絶縁膜を挟んで形成されるコンデンサ532を形成したことを特徴とするものである。ここで、522はグランドラインコンタクト517を介して最上層である第３の導電層に形成されたグランドライン105に接続されている。他は実施の形態１と同様である。
【００３５】
本実施の形態では、図５に示すように第２の導電層に、第１の導電層に形成された電源ライン102およびグランドライン101のそれぞれに平行にグランドライン522および電源ライン121を形成することで、グランドライン101と電源ライン121の間にコンデンサ131を形成するとともに、グランドライン522と電源ライン102の間にコンデンサ532を形成することができる。これら２つのコンデンサ131、532によって、配線リソースの低下を抑えつつ供給電源電位を安定に保つことができる。また、第１の導電層の基本配線方向が横、第２の導電層の基本配線方向が横、第３の基本配線方向が縦である場合、第２の導電層に電源ラインまたはグランドラインのどちらか片方の配線を追加することで実現できるため、第２の導電層の配線リソースの低下を、より効果的に抑えることができる。
【００３６】
（実施の形態６）
この構造は、連続配置するのに有効である。園一例を図６に示す。図６(a)は、本発明の実施の形態６の半導体装置の電源配線構造を示す平面図である。また図６(b)は、図６(a)のH-H断面を示す図、図６(c)は、図６(a)のI-I断面を示す図である。
本実施の形態では、実施の形態５の構造において、コンデンサを連続配置する場合の例を示す図であり、第２の導電層にグランドライン621および電源ライン622が連続配置されている実施の形態５と同様であるが、図６(a)乃至図６(c)に示すように、第１の導電層に形成した電源ライン102に平行となるように、第２の導電層に、グランドライン622を形成し、層間絶縁膜を挟んで形成されるコンデンサ632を形成するとともに、第１の導電層に形成したグランドライン101に平行となるように、第２の導電層に、電源ライン621を形成し、層間絶縁膜を挟んで形成されるコンデンサ631を形成したことを特徴とするものである。ここで、622はグランドラインコンタクト617を介して最上層である第３の導電層に形成されたグランドライン105に接続されている。他は実施の形態５と同様である。
そしてこの破線Ｕで囲まれた領域を１ユニットとして、繰り返し配置することにより、占有面積を最小限に抑え、大容量の配線バッファを形成することが可能となる。
【００３７】
なお、本発明は、近年の配線層の多い半導体装置において、配線リソースに余裕がある箇所においても効果を得ることができ、また、基本配線方向が横、横、縦と積層されている場合に特に有効である。
【００３８】
また、中間位に位置する配線の基本配線方向に応じて、上層の配線ラインとの間に容量を形成するか、下層の配線ラインとの間に容量を形成するかを選択し、コンタクトホールの形成を調整するようにすればよい。
【００３９】
なお、本発明の配線構造は、例えば出力バッファ等の入出力領域のセル近傍もしくは直上の電源ラインＶＤＤおよびグランドラインＧＮＤ等、半導体装置内の一部に適用するだけでも有効であるが、半導体装置の内部回路が配置されるコア領域にも適用することによって、さらに電源ラインＶＤＤおよびグランドラインＧＮＤの安定性を向上させることができる。
【００４０】
また、配線方向については、マトリックス配線の場合は、通常直交するように形成されるが、直交する場合のみならず、斜め方向に傾斜して配置されるような場合についても有効であり、上層または下層のいずれの配線に対向するように配置できるかに応じて、対向配置する配線との間にコンデンサが形成できるように、対向配置する配線の電位と異なる電位の配線に、コンタクトを形成するようにすればよい。
【００４１】
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはいうまでもない。
【産業上の利用可能性】
【００４２】
本発明は、占有面積を増大することなく、電源ノイズによるLSIの動作速度劣化や動作が不安定になることを防止することができることから、ピーク電力の大きな高速プロセッサなどの半導体装置として有用である。
【図面の簡単な説明】
【００４３】
【図１】(a)：本発明の実施の形態１を示す平面図、(b)：図1(a)のA-A断面を示す図
【図２】(a)：本発明の実施の形態２を示す平面図、(b)：図2(a)のB-B断面を示す図
【図３】(a)：本発明の実施の形態３を示す平面図、(b)：図3(a)のC-C断面を示す図、(c)：図3(a)の点線Dでの断面構成を示す図
【図４】(a)：本発明の実施の形態４を示す平面図、(b)：図4(a)のE-E断面を示す図、  (c)：図4(a)のF-F断面を示す図
【図５】(a)：本発明の実施の形態５を示す平面図、(b)：図5(a)のA-A断面を示す図、(c)：図5(a)のG-G断面を示す図
【図６】(a)：本発明の実施の形態６を示す平面図、(b)：図6(a)のH-H断面を示す図、  (c)：図6(a)のI-I断面を示す図
【符号の説明】
【００４４】
１０１、１０４、１０５  グランドライン
１０２、１０３、１０６，１２１  電源ライン
１１１、１１３  グランドラインコンタクト
１１２、１１４、１１５  電源ラインコンタクト
１３１  コンデンサ
【図１】
2007005389.tif 000003
【図２】
2007005389.tif 000004
【図３】
2007005389.tif 000005
【図４】
2007005389.tif 000006
【図５】
2007005389.tif 000007
【図６】
2007005389.tif 000008