(57)【要約】【課題】デュアルバンド無線装置に用いられる高周波回路、高周波部品において、小型化を可能とする。【解決手段】アンテナ端子に繋がるスイッチ回路と、スイッチ回路に繋がる第１と第２の分波回路と、第１の分波回路に繋がる第１と第２のパワーアンプ回路と、前記第１と第２のパワーアンプ回路に繋がる第１と第２のバンドパスフィルタ回路と、前記第２の分波回路に繋がる第３のバンドパスフィルタ回路と、前記スイッチ回路と前記第１の分波回路との間に設けられた検波回路と、前記スイッチ回路と前記第２の分波回路との間に設けられたローノイズアンプ回路とを具備し、セラミック誘電体からなる複数の層に電極パターンを形成し積層一体化してなる積層体と、前記積層体の表面に搭載された素子とから構成される高周波部品。【選択図】図１
2007295327.tif 000002
【特許請求の範囲】
【請求項１】
第１と第２の周波数帯域を選択的に用いて無線通信を行うデュアルバンド無線装置に用いられる高周波回路であって、
前記第１及び第２の周波数帯域において送受信が可能なアンテナと接続するアンテナ端子と、
前記第１の周波数帯域の送信信号が入力される第１の送信端子と、前記第２の周波数帯域の送信信号が入力される第２の送信端子と、前記第１の周波数帯域の受信信号が出力される第１の受信端子と、前記第２の周波数帯域の受信信号が出力される第２の受信端子と、
前記アンテナ端子と、前記第１及び第２の送信端子又は前記第１及び第２の受信端子との接続を切り替えるスイッチ回路と、
前記スイッチ回路と前記第１及び第２の送信端子との間に設けられた第１の分波回路と、前記スイッチ回路と前記第１及び第２の受信端子との間に設けられた第２の分波回路と、
前記第１の分波回路と第１の送信端子との間に設けられた第１のパワーアンプ回路と、前記第１の分波回路と第２の送信端子との間に設けられた第２のパワーアンプ回路と、
前記第１のパワーアンプ回路と前記第１の送信端子との間に設けられた第１のバンドパスフィルタ回路と、前記第２のパワーアンプ回路と前記第２の送信端子との間に設けられた第２のバンドパスフィルタ回路と、前記第２の分波回路と前記第１の受信端子との間に設けられた第３のバンドパスフィルタ回路と、
前記スイッチ回路と前記第１の分波回路との間に設けられた検波回路と、
前記スイッチ回路と前記第２の分波回路との間に設けられたローノイズアンプ回路とを具備することを特徴とする高周波回路。
【請求項２】
請求項１に記載の高周波回路であって、前記第１の分波回路と前記第２のパワーアンプ回路との間にローパスフィルタ回路を設けたことを特徴とする高周波回路。
【請求項３】
請求項１又は２に記載の高周波回路であって、前記スイッチ回路と前記アンテナ端子との間に高調波低減回路を設けたことを特徴とする高周波回路。
【請求項４】
請求項１〜３の何れかに記載の高周波回路であって、前記第１〜第３のバンドパスフィルタ回路の少なくとも一つは、互いに磁気結合した第１と第２のインダクタンス素子と、前記第１と第２のそれぞれのインダクタンス素子と並列回路を構成する第１と第２のキャパシタンス素子を備え、前記第１と第２のインダクタンス素子は、第３のインダクタンス素子を介して接地接続されていることを特徴とする高周波回路。
【請求項５】
第１と第２の周波数帯域を選択的に用いて無線通信を行うデュアルバンド無線装置に用いられる高周波回路を有する高周波部品であって、
前記高周波回路が、
前記第１及び第２の周波数帯域において送受信が可能なアンテナと接続するアンテナ端子と、
前記第１の周波数帯域の送信信号が入力される第１の送信端子と、前記第２の周波数帯域の送信信号が入力される第２の送信端子と、前記第１の周波数帯域の受信信号が出力される第１の受信端子と、前記第２の周波数帯域の受信信号が出力される第２の受信端子と、
前記アンテナ端子と、前記第１及び第２の送信端子又は前記第１及び第２の受信端子との接続を切り替えるスイッチ回路と、
前記スイッチ回路と前記第１及び第２の送信端子との間に設けられた第１の分波回路と、前記スイッチ回路と前記第１及び第２の受信端子との間に設けられた第２の分波回路と、
前記第１の分波回路と第１の送信端子との間に設けられた第１のパワーアンプ回路と、前記第１の分波回路と第２の送信端子との間に設けられた第２のパワーアンプ回路と、
前記第１のパワーアンプ回路と前記第１の送信端子との間に設けられた第１のバンドパスフィルタ回路と、前記第２のパワーアンプ回路と前記第２の送信端子との間に設けられた第２のバンドパスフィルタ回路と、前記第２の分波回路と前記第１の受信端子との間に設けられた第３のバンドパスフィルタ回路と、
前記スイッチ回路と前記第１の分波回路との間に設けられた検波回路と、
前記スイッチ回路と前記第２の分波回路との間に設けられたローノイズアンプ回路とを具備し、
セラミック誘電体からなる複数の層に電極パターンを形成し積層一体化してなる積層体と、前記積層体の表面に搭載された素子とを具備し、
前記第１、第２の分波回路及び前記第１、第２、第３のバンドパスフィルタ回路は前記積層体内に前記電極パターンを用いて構成され、前記スイッチ回路、前記第１、第２のパワーアンプ回路及び前記ローノイズアンプ回路用の半導体素子が前記積層体に搭載されていることを特徴とする高周波部品。
【請求項６】
請求項５に記載の高周波部品であって、前記高周波回路は、前記第１の分波回路と前記第２のパワーアンプ回路との間にローパスフィルタ回路を有し、前記ローパスフィルタ回路は、前記積層体内に前記電極パターンを用いて構成されていることを特徴とする高周波回路。
【請求項７】
請求項５又は６に記載の高周波部品であって、前記高周波回路は、前記スイッチ回路と前記アンテナ端子との間に高調波低減回路を有し、前記高調波低減回路は、前記積層体内に前記電極パターンを用いて構成されていることを特徴とする高周波部品。
【請求項８】
請求項５〜７の何れかに記載の高周波部品であって、前記積層体は、実装面に対する平面が７ｍｍ角以下であることを特徴とする高周波部品。
【請求項９】
請求項５〜８の何れかに記載の高周波部品であって、前記積層体内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンは所定の同一領域内に配置されており、前記領域の上下にはグランド電極パターンが設けられ、前記領域とその他の回路用の電極パターンが設けられた領域との間には前記上下のグランド電極パターンに接続された複数のビアホール電極が列状に設けられ、
前記グランド電極パターン及びビアホール電極により、前記領域内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンと、その他の回路用の電極パターンとの前記積層体内における干渉が抑制されていることを特徴とする高周波部品。
【請求項１０】
請求項９に記載の高周波部品であって、前記ローノイズアンプ用の半導体素子は、前記積層体の上面に搭載されているとともに、前記積層体内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンの領域のほぼ真上に配置されており、前記ローノイズアンプ用の半導体素子と前記第３のバンドパスフィルタ回路用の電極パターンとの間にはグランド電極パターンが形成されていることを特徴とする高周波部品。
【請求項１１】
請求項５〜１０の何れかに記載の高周波部品であって、前記検波回路用のカップラ回路が前記積層体内に形成されており、前記カップラ回路の主線路用の電極パターンと副線路用の電極パターンは積層方向の上下に対向して配置され、前記主線路用の電極パターン及び副線路用の電極パターンの上下にはグランド電極パターンが設けられ、かつ前記上下のグランド電極パターンに接続された複数のビアホール電極が前記前記主線路用の電極パターン及び副線路用の電極パターンを囲うように設けられていることを特徴とする高周波部品。
【請求項１２】
請求項４〜１１の何れかに記載の高周波部品を用いたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子電気機器間における無線伝送を行う無線通信装置に関し、少なくとも２つの通信システムに共用可能な高周波回路、及びかかる高周波回路を有する高周波部品、並びにこれを用いた通信装置に関する。
【背景技術】
【０００２】
現在、ＩＥＥＥ８０２．１１規格に代表される無線ＬＡＮによるデータ通信が広く一般化している。例えばパーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルーターなどのＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、携帯電話等々の電子機器、自動車内や航空機内での有線通信に変わる信号伝達手段として採用され、それぞれの電子電器機器間において無線データ伝送が行われている。
【０００３】
無線ＬＡＮの規格として、ＩＥＥＥ８０２．１１ａは、ＯＦＤＭ（Orthogonal Frequency Division Multiples：直交周波数多重分割）変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサポートするものであり、その周波数帯域は５ＧＨｚ帯が利用される。またＩＥＥＥ８０２．１１ｂは、ＤＳＳＳ（Direct Sequence Spread Spectrum：ダイレクト・シーケンス・スペクトル拡散）方式で、５．５Ｍｂｐｓ、１１Ｍｂｐｓの高速通信をサポートするものであり、無線免許なしに自由に利用可能な、２．４ＧＨｚのＩＳＭ（Industrial，Scientific and Medical：産業、科学及び医療）帯域が利用される。またＩＥＥＥ８０２．１１ｇは、ＯＦＤＭ変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサポートするものであり、ＩＥＥＥ８０２．１１ｂと同様に２．４ＧＨｚ帯域が利用される。
以下の説明ではＩＥＥＥ８０２．１１ｂ、ＩＥＥＥ８０２．１１ｇを第１の通信システム（１１ｂｇ）とし、ＩＥＥＥ８０２．１１ａを第２の通信システム（１１ａ）として説明する。
【０００４】
このような無線ＬＡＮを用いたマルチバンド通信装置が特許文献１に記載されている。このマルチバンド通信装置に用いられる高周波回路は、通信周波数帯が異なる２つの通信システム（ＩＥＥＥ８０２．１１ａ、ＩＥＥＥ８０２．１１ｂ）で送受信が可能な２個のデュアルバンドアンテナと、送信側回路、受信側回路との接続を切り替える４つのポートを備えた高周波スイッチと、高周波スイッチの一つのポートと送信側回路との間に配置される分波回路と、高周波スイッチの他のポートと受信側回路との間に配置される分波回路とを備え、ダイバーシティ受信可能なものが開示されている。
【０００５】
特許文献１の図２６に示されている高周波回路を図１１に示す。この高周波回路は、高周波スイッチ回路10と送信側回路との間に分波回路13、分波回路13と送信端子11bg-Tの間にパワーアンプ回路2とバンドパスフィルタ回路4、分波回路14と送信端子11a-Tの間にローパスフィルタ回路19、パワーアンプ回路3及びバンドパスフィルタ回路5、高周波スイッチ回路10と分波回路13との間に検波回路8を有し、高周波スイッチ回路10と受信側回路との間に分波回路14、分波回路14と受信端子11bg-Rとの間にバンドパスフィルタ回路6、分波回路14と受信端子11a-Rとの間に、ローパスフィルタ回路26とローノイズアンプ回路27を具備している。また、アンテナ端子Ant1と高周波スイッチ回路との間にノッチ回路28、及びアンテナ端子Ant2と高周波スイッチ回路10の間にノッチ回路29が接続されている。
【０００６】
また特許文献２では、ワイヤレスＬＡＮとブルートゥースとに共用の回路に付いて開示されている。その図２は記載されているものは、アンテナとアンテナ切替スイッチの間にバンドパスフィルタを設け、アンテナ切替スイッチで切り替えられる送信側にパワーアンプを設け、このパワーアンプは、ワイヤレスＬＡＮの送信とブルートゥースの送信で共用し、そのパワーアンプに分配器が接続され、ワイヤレスＬＡＮの送信とブルートゥースとを分けている。また、アンテナ切替スイッチで切り替えられる受信側にはローノイズアンプが設けられ、このローノイズアンプはワイヤレスＬＡＮの受信とブルートゥースの受信で共用し、そのローノイズアンプに分配器が接続され、ワイヤレスＬＡＮの受信とブルートゥースの受信を分けている。また、この分配器をダイプレクサに変え、その周波数選択用のダイプレクサを低域通過型の整合回路と広域通過型の整合回路の組合せとした例が特許文献２の図５に記載されている。この特許文献２の図５を図１２に示す。
【０００７】
【特許文献１】WO２００６／００３９５９号公報（図２６）
【特許文献２】特開２００２−２０８８７４号公報（図２、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に示された高周波部品によって、無線ＬＡＮの２．４ＧＨｚ帯と５ＧＨｚ帯の２つの通信システムに対応した、マルチバンド通信装置で、ダイバーシティ受信を行うことができる。しかしながら、無線ＬＡＮ通信装置では、小型化の要求が強く、その要求は止まることがない。
また、特許文献１の図２６の高周波回路では、５ＧＨｚ帯の受信（11a-R）においてローロイズアンプ回路を設けており、又特許文献１の図２０では、２．４ＧＨｚ帯の受信（11bg-R）と５ＧＨｚ帯の受信（11a-R）のそれぞれにローノイズアンプ回路を設けている。図２６の高周波回路部品では、２．４ＧＨｚ帯のローノイズアンプ回路は、その高周波回路部品とは別に設ける必要がある。また、図２０の例では、２つのローノイズアンプ回路を設ける必要がある。いずれにしても、小型化において、課題が残されていた。
また、特許文献１ではローノイズアンプの入力側に分波回路を接続する回路構成であり、更に、分波回路とローノイズアンプの間にバンドパスフィルタ又はローパスフィルタを接続する回路構成である。この場合の受信感度は、ローノイズアンプの雑音指数とバンドパスフィルタや分波回路の挿入損失を加算した値に大きく影響する。受信感度を向上するにはローノーズアンプのゲインを大きくする事でも可能であるが、ローノイズアンプの入力段のロスを最小にする事が最も効果がある。このため、約２ｄＢ程度の挿入損失を持つバンドパスフィルタや約１ｄB程度の分波回路をローノイズアンプの入力側に使用する場合は、受信感度を向上するのに限界があった。
【０００９】
また、特許文献２では、送信側の高調波発生量低減および、受信側の減衰量をアンテナ側に設置した１つのバンドパスフィルタで実現する回路構成であるが、２．４ＧＨｚ帯および５ＧＨｚ帯の２つの周波数では使用する事ができず、また前述と同様にローノイズアンプの入力側にバンドパスフィルタおよび分波回路を使用しているので、受信感度を向上するのに限界があった。
【００１０】
さらには、複数のアンテナを使用して通信速度向上と通信品質を高める事が可能なＭＩＭＯ（Multi-Input-Multi-Output）技術を導入したＩＥＥＥ８０２．１１ｎの規格に対応した無線ＬＡＮ通信装置が普及しつつある。ＩＥＥＥ８０２．１１ｎに対応するには文献１および文献２の回路構成では不十分であった。
【００１１】
本発明は上述の問題点に鑑み、デュアルバンド無線装置に用いられる高周波回路、高周波部品において、小型化を可能とするものであり、受信感度の良好な高周波回路及び高周波部品であり、これを用いた通信装置を提供するものである。
【課題を解決するための手段】
【００１２】
本発明は、第１と第２の周波数帯域を選択的に用いて無線通信を行うデュアルバンド無線装置に用いられる高周波回路であって、前記第１及び第２の周波数帯域において送受信が可能なアンテナと接続するアンテナ端子と、前記第１の周波数帯域の送信信号が入力される第１の送信端子と、前記第２の周波数帯域の送信信号が入力される第２の送信端子と、前記第１の周波数帯域の受信信号が出力される第１の受信端子と、前記第２の周波数帯域の受信信号が出力される第２の受信端子と、前記アンテナ端子と、前記第１及び第２の送信端子又は前記第１及び第２の受信端子との接続を切り替えるスイッチ回路と、前記スイッチ回路と前記第１及び第２の送信端子との間に設けられた第１の分波回路と、前記スイッチ回路と前記第１及び第２の受信端子との間に設けられた第２の分波回路と、前記第１の分波回路と第１の送信端子との間に設けられた第１のパワーアンプ回路と、前記第１の分波回路と第２の送信端子との間に設けられた第２のパワーアンプ回路と、前記第１のパワーアンプ回路と前記第１の送信端子との間に設けられた第１のバンドパスフィルタ回路と、前記第２のパワーアンプ回路と前記第２の送信端子との間に設けられた第２のバンドパスフィルタ回路と、前記第２の分波回路と前記第１の受信端子との間に設けられた第３のバンドパスフィルタ回路と、前記スイッチ回路と前記第１の分波回路との間に設けられた検波回路と、前記スイッチ回路と前記第２の分波回路との間に設けられたローノイズアンプ回路とを具備することを特徴とする高周波回路である。
本発明では、ローノイズアンプ回路を前記スイッチ回路と前記第２の分波回路との間に配置する事により、ローノイズアンプの入力側には分波回路がなくスイッチ回路が接続され、入力側の挿入損失を大幅に低減可能となり受信感度を飛躍的に向上する事が可能となる。また、検波回路を前記スイッチ回路と前記第１の分波回路との間に設ける事により、２．４ＧＨｚおよび５ＧＨｚ帯の２つ帯域の送信信号を１つの検波回路で検波する事が可能となり、小型化、低コスト化が可能となる。
【００１３】
また本発明は、前記第１の分波回路と前記第２のパワーアンプ回路との間にローパスフィルタ回路を設けることが望ましい。前記第１の分波回路と前記第２のパワーアンプ回路との間にローパスフィルタ回路を設けることにより、パワーアンプ回路から発生した高調波発生量を低減する事が可能である。
また、前記スイッチ回路と前記アンテナ端子との間に高調波低減回路を設けることが望ましい。また、前記スイッチ回路と前記アンテナ端子との間に高調波低減回路を設けることで、パワーアンプ回路から発生した高調波発生量を更に低減する事が可能になる。
また、前記第１〜第３のバンドパスフィルタ回路の少なくとも一つは、互いに磁気結合した第１と第２のインダクタンス素子と、前記第１と第２のそれぞれのインダクタンス素子と並列回路を構成する第１と第２のキャパシタンス素子を備え、前記第１と第２のインダクタンス素子は、第３のインダクタンス素子を介して接地接続されていることが望ましい。また、互いに磁気結合した第１と第２のインダクタンス素子と、前記第１と第２のそれぞれのインダクタンス素子と並列回路を構成する第１と第２のキャパシタンス素子を備える事により、通過帯域の信号では低損失で、通信帯域外では高い減衰量をもつバンドパスフィルタ回路が実現可能となる。さらに前記第１と第２のインダクタンス素子は、第３のインダクタンス素子を介して接地接続する事により、帯域幅を大きくする事が可能になる。これにより、比較的帯域幅の広い５ＧＨｚ帯（４．９ＧＨｚ〜５．８５ＧＨｚ）でも使用可能なバンドパスフィルタを得る事が可能となる。
【００１４】
また本発明は、第１と第２の周波数帯域を選択的に用いて無線通信を行うデュアルバンド無線装置に用いられる高周波回路を有する高周波部品であって、前記高周波回路が、前記第１及び第２の周波数帯域において送受信が可能なアンテナと接続するアンテナ端子と、前記第１の周波数帯域の送信信号が入力される第１の送信端子と、前記第２の周波数帯域の送信信号が入力される第２の送信端子と、前記第１の周波数帯域の受信信号が出力される第１の受信端子と、前記第２の周波数帯域の受信信号が出力される第２の受信端子と、前記アンテナ端子と、前記第１及び第２の送信端子又は前記第１及び第２の受信端子との接続を切り替えるスイッチ回路と、前記スイッチ回路と前記第１及び第２の送信端子との間に設けられた第１の分波回路と、前記スイッチ回路と前記第１及び第２の受信端子との間に設けられた第２の分波回路と、前記第１の分波回路と第１の送信端子との間に設けられた第１のパワーアンプ回路と、前記第１の分波回路と第２の送信端子との間に設けられた第２のパワーアンプ回路と、前記第１のパワーアンプ回路と前記第１の送信端子との間に設けられた第１のバンドパスフィルタ回路と、前記第２のパワーアンプ回路と前記第２の送信端子との間に設けられた第２のバンドパスフィルタ回路と、前記第２の分波回路と前記第１の受信端子との間に設けられた第３のバンドパスフィルタ回路と、前記スイッチ回路と前記第１の分波回路との間に設けられた検波回路と、前記スイッチ回路と前記第２の分波回路との間に設けられたローノイズアンプ回路とを具備し、セラミック誘電体からなる複数の層に電極パターンを形成し積層一体化してなる積層体と、前記積層体の表面に搭載された素子とを具備し、前記第１、第２の分波回路及び前記第１、第２、第３のバンドパスフィルタ回路は前記積層体内に前記電極パターンを用いて構成され、前記スイッチ回路、前記第１、第２のパワーアンプ回路及び前記ローノイズアンプ回路用の半導体素子が前記積層体に搭載されていることを特徴とする高周波部品である。
本発明によると、上記した本発明の高周波回路を有する高周波部品を小型に構成することができ、さらに小型化する事により、配線抵抗による挿入損失を最小化する事が可能である。
【００１５】
また本発明の高周波部品において、前記高周波回路は、前記第１の分波回路と前記第２のパワーアンプ回路との間にローパスフィルタ回路を有し、前記ローパスフィルタ回路は、前記積層体内に前記電極パターンを用いて構成されていることが好ましい。
また本発明の高周波部品において、前記高周波回路は、前記スイッチ回路と前記アンテナ端子との間に高調波低減回路を有し、前記高調波低減回路は、前記積層体内に前記電極パターンを用いて構成されていることが好ましい。
【００１６】
また本発明の高周波部品において、前記積層体は、実装面に対する平面が７ｍｍ角以下であることが好ましい。
また本発明の高周波部品において、前記積層体内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンは所定の同一領域内に配置されており、前記領域の上下にはグランド電極パターンが設けられ、前記領域とその他の回路用の電極パターンが設けられた領域との間には前記上下のグランド電極パターンに接続された複数のビアホール電極が列状に設けられ、前記グランド電極パターン及びビアホール電極により、前記領域内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンと、その他の回路用の電極パターンとの前記積層体内における干渉が抑制されていることが好ましい。
【００１７】
また本発明の高周波部品において、前記ローノイズアンプ用の半導体素子は、前記積層体の上面に搭載されているとともに、前記積層体内に形成された前記第２の分波回路と第３のバンドパスフィルタ回路用の電極パターンの領域のほぼ真上に配置されており、前記ローノイズアンプ用の半導体素子と前記第３のバンドパスフィルタ回路用の電極パターンとの間にはグランド電極パターンが形成されていることが好ましい。
【００１８】
また本発明の高周波部品において、前記検波回路用のカップラ回路が前記積層体内に形成されており、前記カップラ回路の主線路用の電極パターンと副線路用の電極パターンは積層方向の上下に対向して配置され、前記主線路用の電極パターン及び副線路用の電極パターンの上下にはグランド電極パターンが設けられ、かつ前記上下のグランド電極パターンに接続された複数のビアホール電極が前記前記主線路用の電極パターン及び副線路用の電極パターンを囲うように設けられていることが好ましい。
【００１９】
また本発明は、上記した本発明の高周波部品を用いた通信装置を得ることができる。
また、本発明の高周波回路及び高周波部品によれば、第１の周波数帯域を２．４GHz帯、第２の周波数帯を５ＧＨｚ帯とした場合において、ＩＥＥＥ８０２．１１ａ、ＩＥＥＥ８０２．１１ｂ、ＩＥＥＥ８０２．１１ｇのそれぞれの通信システムに適応可能なデュアルバンドＲＦフロントエンド回路を備えた携帯電話等の通信装置を提供可能になる。
【発明の効果】
【００２０】
本発明によれば、電子電気機器間における無線伝送を行う無線通信装置に関し、特に無線ＬＡＮの２．４ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ｂおよび／あるいはＩＥＥＥ８０２．１１ｇと５ＧＨｚ帯を使用するＩＥＥＥ８０２．１１ａの２つの通信システムを共用可能な回路、あるいはＩＥＥＥ８０２．１１ｎの規格に対応可能な回路について、小型化が可能な高周波回路、高周波部品、およびこれを用いた通信装置を提供可能になる。さらに、ＴＰＣ機能を備えたＩＥＥＥ８０２．１１ｈの通信システムに最適であるため無線ＬＡＮなどの通信装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施態様を図面を参照して説明する。
２．４ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂおよび／あるいはＩＥＥＥ８０２．１１ｇ）と５ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ａおよび／あるいはＩＥＥＥ８０２．１１ｈ）の２つの通信システムを共用可能な本発明の一実施態様の回路ブロックを図１に示す。
【００２２】
図１に示す回路ブロックの高周波回路は、マルチバンドアンテナに接続されるアンテナ端子Ａｎｔにスイッチ回路（SPDT1）101が接続し、スイッチ回路（SPDT1）101の送信経路側に検波回路（DET）102が接続され、検波回路（DET）102に第1の分波回路（Dip1）103が接続されている。
この第１の分波回路（Dip1）103は、低周波側フィルタ回路と高周波側フィルタ回路から構成され、低周波側フィルタ回路は２．４ＧＨｚ帯無線ＬＡＮの送信信号を通過させ、５ＧＨｚ帯無線ＬＡＮの送信信号を減衰させる。一方、高周波側フィルタ回路は５ＧＨｚ帯無線ＬＡＮの送信信号を通過させ、２．４ＧＨｚ帯無線ＬＡＮの送信信号を減衰させる。
この第１の分波回路（Dip1）103の低周波側フィルタ回路に第１のパワーアンプ回路（PA1）105が接続され、その第1のパワーアンプ回路（PA1）105に第1のバンドパスフィルタ回路（BPF1）107が接続されて、２．４ＧＨｚ帯無線ＬＡＮの送信端子Tx_bに接続されている。ここで、バンドパスフィルタ回路（BPF1）107は送信信号に含まれる帯域外の不要なノイズを除去し、第１のパワーアンプ回路（PA1）107は、２．４ＧＨｚ帯無線ＬＡＮの送信側回路から入力される送信信号を増幅し、第１の分波回路（Dip1）103の低周波側フィルタ回路は第１のパワーアンプ回路（PA1）107にて発生する高調波信号を減衰する作用がある。そして、第１の分波回路（Dip1）103の高周波側フィルタ回路にはローパスフィルタ（LPF）104が接続され、さらに第２のパワーアンプ回路（PA2）106が接続され、第２のパワーアンプ回路（PA2）106に第２のバンドパスフィルタ回路（BPF2）108が接続されて、５ＧＨｚ帯無線ＬＡＮの送信端子Tx_aに接続されている。ここで、バンドパスフィルタ回路（BPF2）108は送信信号に含まれる帯域外の不要なノイズを除去し、第２のパワーアンプ回路（PA2）106は、５ＧＨｚ帯無線ＬＡＮの送信側回路から入力される送信信号を増幅し、ローパスフィルタ（LPF）104は増幅された送信信号を通過させるが、第２のパワーアンプ回路（PA2）106にて発生する高調波信号を減衰する作用がある。
またスイッチ回路（SPDT1）101の受信経路側にローノイズアンプ回路（LNA）109が接続され、次いで第２の分波回路（Dip2）110が接続されている。このローノイズアンプ回路（LNA）109は、２．４ＧＨｚ帯無線ＬＡＮの受信信号並びに５ＧＨｚ帯無線ＬＡＮの受信信号を増幅する。この場合、ローノイズアンプは２．４ＧＨｚ帯および５ＧＨｚ帯の無線ＬＡＮの受信信号を増幅可能なよう、広帯域をカバーするものを用いる事が望ましい。この回路構成により、従来技術で一般的に使用されて回路構成のように、２つのローノイズアンプを使用する必要がないので、小型化、低コスト化が可能であり、さらにはローノイズアンプの入力側に分波回路およびバンドパス回路を使用する必要がないので、受信感度を向上できるなどの作用をもつ。第２の分波回路（Dip2）110は、低周波側フィルタ回路と高周波側フィルタ回路から構成され、低周波側フィルタ回路は２．４ＧＨｚ帯無線ＬＡＮの受信信号を通過させ、５ＧＨｚ帯無線ＬＡＮの受信信号を減衰させる。一方、高周波側フィルタ回路は５ＧＨｚ帯無線ＬＡＮの受信信号を通過させ、２．４ＧＨｚ帯無線ＬＡＮの受信信号を減衰させる。この作用によりローノイズアンプで増幅された信号は、第２の分波回路（Dip2）110により分波され、２．４ＧＨｚ帯無線ＬＡＮの受信信号は第３のバンドパスフィルタ回路（BPF3）111を介して２．４ＧＨｚ帯無線ＬＡＮの受信端Rx_bに出力され、５ＧＨｚ帯無線ＬＡＮの受信信号は５ＧＨｚ帯無線ＬＡＮの受信端Rx_aに出力される。
【００２３】
また検波回路（DET）102は、スイッチ回路101と第１の分波回路103の間に設けられている。この検波回路は、第１の分波回路103と各パワーアンプ回路105、106とのそれぞれの間に設けることもできるが、この場合は検波回路が２つ必要になり、小型化には向いていない。また、各パワーアンプ回路105、106内に検波出力を設けることもできる。この検波回路102では、カプラにより検出した送信信号を基に検波用ダイオードで高周波電力を検波し、この検出信号をＲＦＩＣ回路などを介してフィードバックし、パワーアンプ回路105、106の制御に利用される。
また、第１の分波回路103と第１のパワーアンプ回路105との間にローパスフィルタ回路を設けることもできる。これにより、第１のパワーアンプ回路105にて増幅された送信信号を通過させるが、第１のパワーアンプ回路105にて発生する高調波信号を減衰させることができる。
また、第２の分波回路110と５ＧＨｚ帯無線ＬＡＮの受信端子Rx_aとの間にバンドパスフィルタ回路を設けることもできる。
【００２４】
次に、図１に対応する高周波回路の一実施態様の等価回路を図２に示す。
スイッチ回路101は、電界効果トランジスタ（ＦＥＴ）やダイオードなどのスイッチング素子を主構成とし、適宜インダクタンス素子、キャパシタンス素子を用いて構成することができ、ＳＰＤＴ（Single Pole Dual Throw）型のスイッチング機能を成すものを用いる。
このスイッチ回路101とアンテナ端子Antの間には、インダクタンス素子ls1とキャパシタンス素子cs1の共振回路で構成されている高調波低減回路を設けた。この高調波低減回路は、ローパスフィルタやノッチフィルタ、またはインダクタおよびシャントコンデンサの組合せなどの回路構成をとることもできる。ここで、高調波低減回路をローパスフィルタで構成した場合、通過帯域以上の広い周波数帯域において高い減衰量を確保できる特徴があるが、挿入損失は比較的大きく回路規模も大きくなる。またノッチフィルタで構成した場合はローパスフィルタよりも挿入損失が小さいが、特定の共振周波数でしか減衰量が得られない。インダクタおよびシャントコンデンサの組合せは、挿入損失は小さく抑える事が可能であるが、ローパスフィルタやノッチフィルタと比較して減衰量は小さくなる。したがって、必要とされる減衰量、挿入損失、回路規模などを考慮し、高調波低減回路を選択すればよい。この高調波低減回路により、検波回路で発生する第１の高調波と受信側の低雑音増幅器で発生する第２の高調波を共に低減することができる。
【００２５】
第１の分波回路103はインダクタンス素子ltd1、ltd2及びキャパシタンス素子ctd1で構成されたローパスフィルタ回路と、インダクタンス素子ltd3及びキャパシタンス素子ctd2、ctd3、ctd4で構成されたハイパスフィルタ回路とから構成されている。
第２の分波回路110はインダクタンス素子lrd1で構成されたローパスフィルタ回路と、インダクタンス素子ldr3及びキャパシタンス素子crd2、crd3、crd4で構成されたハイパスフィルタ回路とから構成されている。この分波回路の構成は、上記したローパスフィルタ回路とハイパスフィルタ回路の組合せに限らず、各種フィルタ回路を適宜組み合わせることができる。
【００２６】
第１のバンドパスフィルタ回路107は、磁気結合したインダクタンス素子ltbb1とltbb2、キャパシタンス素子ctbb1、ctbb2、ctbb3、ctbb4、ctbb5から構成されている。インダクタンス素子ltbb1とキャパシタンス素子ctbb4の並列回路の共振周波数、インダクタンス素子ltbb2とキャパシタンス素子ctbb2の並列回路の共振周波数は、２．４ＧＨｚ帯無線ＬＡＮの送信周波数内になるように設定されている。第２のバンドパスフィルタ108は、磁気結合したインダクタンス素子ltab1、ltab2、ltab3、キャパシタンス素子ctab1、ctab2、ctab3、ctab4、ctab5から構成されている。インダクタンス素子ltab1とキャパシタンス素子ctab2の並列回路の共振周波数、インダクタンス素子ltab2とキャパシタンス素子ctab4の並列回路の共振周波数は、５ＧＨｚ帯無線ＬＡＮの送信周波数内になるように設定されている。また、インダクタンス素子ltab1とインダクタンス素子ltab2は、インダクタンス素子ltab3に接続されており、そのインダクタンス素子ltab3を介して接地接続されている。この構成により、通過帯域幅を大きくする事が可能になり、比較的帯域幅の広い５ＧＨｚ帯（４．９ＧＨｚ〜５．８５ＧＨｚ）でも使用可能なバンドパスフィルタを得る事が可能となる。また第３のバンドパスフィルタ回路111は、磁気結合したインダクタンス素子lrbb1とlrbb2、キャパシタンス素子crbb1、crbb2、crbb3、crbb4、crbb5から構成されている。インダクタンス素子lrbb1とキャパシタンス素子crbb2の並列回路の共振周波数、インダクタンス素子lrbb2とキャパシタンス素子crbb4の並列回路の共振周波数は、２．４ＧＨｚ帯無線ＬＡＮの受信周波数内になるように設定されている。
【００２７】
ローパスフィルタ回路104は、インダクタンス素子ltd4とキャパシタンス素子ctd6の並列回路とグランドとの間の容量を作るキャパシタンス素子ctd5、ctd7から構成されている。インダクタンス素子ltd4とキャパシタンス素子ctd6の並列回路の共振周波数は、５ＧＨｚ帯無線ＬＡＮの送信周波数の２倍〜３倍の周波数に設定される。
【００２８】
また、検波回路102は、第１の分波回路103とスイッチ回路101の間に配置されている。検波回路102は、カプラ（結合器）、整合回路、高調波低減回路、ショットキーダイオードと電圧平滑回路より構成されている。カプラ回路は主線路lc1、副線路lc2および終端抵抗Rcから構成される方向性結合器である。尚、結合器はコンデンサで構成しても良い。このカプラ回路とショットキーダイオードDsの間に整合回路として伝送線路lc3が接続され、次いで高調波低減回路として抵抗Rc1が接続されている。ショットキーダイオーDsに、キャパシタンス素子Csと抵抗Rsから構成される電圧平滑回路が接続されて、検波出力端子Vpdへ接続されている。この検波出力端子Vpdからは、第１のパワーアンプ回路105あるいは第２のパワーアンプ回路106の出力電力に応じたＤＣ電圧が出力される。
【００２９】
この等価回路において、第1のパワーアンプ回路105と第２のパワーアンプ回路106はパワーアンプ回路の主要回路（電力増幅回路）を半導体素子の中に構成した。この第1のパワーアンプ回路105と第２のパワーアンプ回路106の等価回路を図３に示す。
第１のパワーアンプ回路105は、パワーアンプ回路の増幅回路（２段）が半導体素子105aに構成され、入力端In_Lに接続される入力整合回路がインダクタンス素子lbi1、lbi0、lbi2とキャパシタンス素子C1から構成され、出力端Out_Lに接続される出力整合回路がインダクタンス素子lbo1、lbo2、lbo3、lbo4とキャパシタンス素子cbo1、C3、C9から構成され、バイアス制御端子Ven_bに接続されるバイアス制御回路がインダクタンス素子lbv2a、lbv2b、lbv2cとキャパシタンス素子C4、C5から構成され、電圧供給端子Vcc1に接続される電圧供給回路がインダクタンス素子lbv1、L1とキャパシタンス素子C6、Cdから構成されている。
また、第２のパワーアンプ回路106は、パワーアンプ回路の増幅回路（３段）が半導体素子106aに構成され、入力端In_Hに接続される入力整合回路がインダクタンス素子lai1、lai2、lai3、lai4とキャパシタンス素子cai1と抵抗R2から構成され、出力端Out_Hに接続される出力整合回路がインダクタンス素子lao1、lao2、lao3、lao4、lao5とキャパシタンス素子cao1、cao2、C14、C40から構成され、バイアス制御端子Ven_aに接続されるバイアス制御回路がインダクタンス素子lav6、lav7、pav9とキャパシタンス素子C15、C20から構成され、電圧供給端子Vcc2に接続される電圧供給回路がインダクタンス素子lav1、lav2、pav7、L2、lav5、pav5とキャパシタンス素子cav1、cav2、cav3、C17、C19、Ceから構成されている。
【００３０】
またローノイズアンプ回路109部分の等価回路を図４に示す。ローノイズアンプ回路109の主要回路（増幅回路）が構成された半導体素子109aを用い、その周辺にインダクタンス素子ll1、112、ll3、ll4,5,6とキャパシタンス素子CL1、CL2、CL4、CL5と抵抗素子RL1、RL2、RL3が配置されている。そして制御電圧端子Vdd_LNAが設けられている。CL1、CL2は直流電流をカットし、RL1、RL3はローノイズアンプの動作点を調整する。また、LL1はチョークインダクタとして働き、電源Vdd_LNAから直流電流は供給するが、通過帯の高周波信号が電源へリークする事を防ぐ作用を持つ。RL2は出力信号の一部を入力側へフィードバックする事で、広帯域での入出力整合をとる作用をもつ。CL4、CL５はノイズカットコンデンサであり、電源ラインからのノイズを吸収する。さらに、CL4、CL５は通過帯の周波数ではほぼショートのインピーダンスになるように設定されている事が望ましく、これにより、高周波信号の一部が電源を経由して発生する発振などの問題を回避可能になる。
【００３１】
次に、本発明に係る一実施例の高周波回路を有する高周波部品を積層体部品（セラミック積層基板を用いた部品）として構成した場合の一実施態様を説明する。
図５は、本発明の高周波部品の一実施態様であって、セラミック積層基板200に搭載部品を搭載した様子を示す平面図である。また図６はそのセラミック積層基板200の裏面図であり、端子配置を示したものである。図７、８ここのセラミック積層基板200を構成する内部構造を示すものであり、各セラミック層に形成された電極パターンの構造を示す展開図である。
この高周波部品は、図２〜４で示した等価回路を有する高周波回路を構成した高周波部品である。また図２〜４の等価回路に示した符号と同じ符号を図５〜８では用いている。また、図２〜４の等価回路図において、丸を付けた素子は搭載する素子であり、図５の搭載素子の符号と合わせている。
また第1のパワーアンプ回路105の半導体素子105a、第２のパワーアンプ回路106の半導体素子106a、及びスイッチ回路101の半導体素子はセラミック積層基板200の上面にベアチップ実装され、ワイヤボンディングで接続されている。これらベアチップ実装された素子の絶縁保護及びその他の搭載部品の保護のため、このセラミック積層基板200の搭載部品上には樹脂が塗布され、樹脂モールドされる。尚、図３に示したキャパシタンス素子Cd、Ceは、この高周波部品が実装される実装基板上に搭載した。
【００３２】
セラミック積層基板200は、例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシートを適宜一体的に積層し、焼結することにより製造することが出来る。
前記誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が用いられ、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【００３３】
セラミック積層基板200は計１６層からなり、図７，８に各層の電極パターンの構造を示す。図中の丸付き数値が積層の上からの順番を示しており、これらの番号順に各層が上から順に積層されている。各層は、セラミックグリーンシートからなり、適宜ビアホール用の穴開けがなされ、ビアホール用の穴には導電ペーストが充填され、ビアホール電極が形成され、さらに各図に示すような電極パターンが導電ペーストの印刷により構成されている。
１層目の上面には積層基板に内蔵されないチップ部品等を搭載するための複数のランド電極が形成されている。またビアホール電極（図中、四角に丸で表示）が形成されている。
２層目には、複数のライン電極（ll4、ll1、ll3、ll2等）、グランド電極G、及びビアホール電極が形成されている。
３層目には、キャパシタンス用電極crd2a、ctd2aと広く形成されたグランド電極G及びビアホール電極が形成されている。
４層目には、図示する複数のライン電極と複数のキャパシタンス用電極及びビアホール電極が形成されている。ここで、３層目のキャパシタンス用電極crd2aと４層目のキャパシタンス用電極crd2bは対向することにより、キャパシタンス素子crd2を構成している。このように構成されたキャパシタンス素子crd2は、図２に示した等価回路の第２の分波回路110のキャパシタンス素子crd2である。このように、等価回路の符号と積層構造図の符号は一致し、複数の電極パターンで構成される場合は、crd2a、crd2bのように、a、b等を付している。
５層目以降もこのように、等価回路で示した符号と合わされたライン電極、キャパシタンス用電極、並びにグランド電極、ビアホール電極が形成されている。これらライン電極はインダクタンス素子を構成し、キャパシタンス用電極はキャパシタンス素子を構成し、ビアホール電極で接続される。
【００３４】
尚、セラミック積層基板のパワーアンプ回路用の半導体素子105a、106aが搭載される部分には、放熱性を高めるためにサーマルビアを上面から裏面にかけて設けている。また、不要なノイズ輻射を抑制するために、広いグランド電極Gやライン状のグランド電極G並びにグランド電極に接続される複数のグランド用ビアホール電極を適宜配置している。
このセラミック積層基板には各回路が三次元的に構成されるが、各回路を構成する電極パターンは、他の回路を構成する電極パターンとの不要な電磁気的干渉を防ぐように、グランド電極G（平面的な広く形成されたグランド電極やライン状に形成されたグランド電極、並びにこれらのグランド電極につながるビアホール電極）により分離したり、積層方向に見て互いが重ならないように配置するようにしている。また、より具体的には高周波電力増幅器の入力部、電源供給部、出力部間のアイソレーションが不足すると、高周波電力増幅器の誤動作および発振が起きる可能性がある。このため、これらの回路ブロック間のアイソレーションを十分に確保するために、平面的なグランド電極やこのグランド電極につながるビアホールを適宜配置している。
【００３５】
本実施例において、受信側の回路となる第２の分波回路110と第３のバンドパスフィルタ回路111は、同一の領域内に形成した。この領域について、図９を用いて説明する。図９は３層目、７層目、１０層目、１６層目の電極パターン図を示す。この領域は、３層目のグランド電極（特に関係する部分に斜線を示した）Gaと１６層目のグランド電極（特に関係する部分に斜線を示した）Gdを上下に有し、７層目のライン状のグランド電極（特に関係する部分に斜線を示した）Gb、１０層目のライン状のグランド電極（特に関係する部分に斜線を示した）Gcで示されるような境界を、それらライン状のグランド電極と、グランド電極間を接続する複数のビアホール電極をそのラインに沿って列状に形成することにより構成し、上下のグランド電極とともに、領域を形成している。そして、このグランド電極で囲まれた領域（図９の300で示すような領域）内に、第２の分波回路110と第３のバンドパスフィルタ回路111用の電極パターンを配置している。
これにより、第２の分波回路110と第３のバンドパスフィルタ回路111の電極パターンと、他の回路用の電極パターンとの干渉を抑制することができる。特に、送信系の電極パターンとの干渉を抑制することができる。
【００３６】
また本実施例において、ローノイズアンプ回路109の半導体素子109aは、上記した領域300の真上に位置するセラミック積層基板200の上面に搭載され、その半導体素子109aと前記領域との間にはグランド電極（３層目のグランド電極、特に図９に示したグランド電極Gaを設けている。上記領域に形成される第２の分波回路110と第３のバンドパスフィルタ回路111は、ローノイズアンプ回路109と接続される回路であり、近接して配置することが全体の高周波部品を構成する上で望ましいが、特にローノイズアンプ回路109の入力信号（アンテナから入力されてくる受信信号）と第３のバンドパスフィルタが干渉すると、ゲイン劣化や発振などの問題が発生する可能性がある。したがって、ローノイズアンプ回路109を正常に機能させるため、ローノイズアンプ回路109と第３のバンドパスフィルタの間にグランド電極を設けている。これにより、干渉を抑制しながら、近接して配置することを可能としたものである。
【００３７】
また本実施例において、検波回路102のカプラ回路は主線路lc1、副線路lc2の電極パターンは、６層目のライン電極lc1が主線路lc1となり、１０層目のライン電極lc2が副線路lc2となる。この主線路lc1と副線路lc2は、積層方向の上下関係にあり、この２つのラインが結合している。そして、そのライン電極の周囲には図１０に示す斜線部のライン状のグランド電極Geのように、ライン状のグランド電極及びグランド電極に接続される複数のビアホール電極をこのライン状に沿うように配置されており、そして上下にグランド電極（３層目のグランド電極Gと1４層目のグランド電極G）が設けられている。このように、カプラ回路の主線路及び副線路をグランド電極で取り囲むように構成することにより、他の回路との干渉を抑制し、結合のよいカプラ回路を構成することができる。
（プラスする効果があれば）
【００３８】
このセラミック積層基板１００の裏面には、図６に示すように端子電極が形成されている。この裏面には中心側に大きなグランド電極Gを設け、周囲の４辺近傍にはアンテナ端子Ant1と、２．４ＧＨｚ帯無線ＬＡＮの送信端子Tx_b、受信端子Rx_b、５ＧＨｚ帯無線ＬＡＮの送信端子Tx_a、受信端子Rx_a、グランド端子G、スイッチ回路の制御用のコントロール端子（Ｖ１、Ｖ２）、パワーアンプ回路用のバイアス制御端子Ven_a、Ven_b、電圧供給端子Vcc1、Vcc2、ローノイズアンプ回路用の制御電圧端子Vdd_LNA、検波回路の検波出力端子Vpdの端子電極が図に示すように配置されている。各端子電極は図６に示す端子表示となっている。また、本実施例では前記端子電極をＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）としているが、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）なども採用することが出来る。（端子配置上の特徴があれば）
【００３９】
本実施例のセラミック積層基板は、平面の寸法が６．５ｍｍ×５．３ｍｍといった非常に小型に構成することができた。また、セラミック積層基板の高さは０．６ｍｍと薄く、半導体素子のベアチップ実装することにより、搭載部品及びその樹脂封止を行っても、高さ１．３ｍｍに構成することができた。この平面で７ｍｍ角以下と非常に小型化することができた。従来では、小型のもので９ｍｍ×６ｍｍ程度であり、本発明の実施例では実装面積を２／３以下にすることができ、極めて小型化することができた。それは、上記したような回路構成を用い、上記したような積層構造とすることにより実現できたものである。
また本発明の実施例では、受信感度も良好であった。具体的には、従来技術でローノイズアンプの入力側に分波回路およびバンドパスフィルタ回路を設けた場合の受信経路の雑音指数が２．４ＧＨｚ帯で３．５ｄＢ、５ＧＨｚ帯で４．０ｄＢであったのに対し、本発明では、２．４ＧＨｚ帯で１．５ｄＢ、５ＧＨｚ帯で１．８ｄＢと非常に小さい雑音指数を達成している。このような小型の高周波部品を構成することにより、この高周波部品を実装する無線装置等の小型化、並びに設計の自由度が増し、極めて有用な高周波部品とすることができる。さらに、本発明の高周波部品を複数個使用する事により、複数のアンテナ、複数個の送受信経路の切り替えが可能なフロントエンド部分を構築可能である。これにより、通信速度向上と通信品質を高める事が可能なＩＥＥＥ８０２．１１ｎの規格に対応した無線ＬＡＮ通信装置が構成可能となり、通信速度向上しつつ通信品質を高める事が可能であることは明らかである。
【産業上の利用可能性】
【００４０】
以上説明した高周波回路あるいはこれをセラミック積層基板を用いた高周波部品を例えば２．４ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ｂおよび／あるいはＩＥＥＥ８０２．１１ｇ）と５ＧＨｚ帯無線ＬＡＮ（ＩＥＥＥ８０２．１１ａおよび／あるいはＩＥＥＥ８０２．１１ｈ）の２つの通信システムを共用可能なＲＦフロントエンド回路となし、これを備えた小型のマルチバンド通信装置を実現することが出来る。通信システムは上記した周波数帯域や通信規格に限るものではなく各種通信システムに利用可能である。また、２つの通信システムだけではなく、例えば高周波スイッチ回路を更に多段に切り替える態様をとることにより、より多数の通信システムに対応可能となる。マルチバンド通信装置としては、例えば携帯電話に代表される無線通信機器、パーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルータ等のＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、等の家庭内電子機器などに展開が出来る。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る一実施例の高周波回路の回路ブロックである。
【図２】本発明に係る一実施例の等価回路である。
【図３】本発明に係る一実施例のパワーアンプ回路の等価回路である。
【図４】本発明に係る一実施例のローノイズアンプ回路の等価回路である。
【図５】本発明に係る一実施例の高周波部品のセラミック積層基板上の搭載部品を示した平面図である。
【図６】本発明係る一実施例の高周波回路のセラミック積層基板での裏面図である。
【図７】本発明に係る一実施例の高周波部品のセラミック積層基板の一部の展開図である。
【図８】本発明に係る一実施例の高周波部品のセラミック積層基板の一部の展開図である。
【図９】本発明に係る一実施例のセラミック積層基板の一部の展開図である。
【図１０】本発明に係る一実施例のセラミック積層基板の一部の展開図である。
【図１１】従来の高周波回路の一例の等価回路図である。
【図１２】従来の高周波回路の別の例の回路ブロック図である。
【符号の説明】
【００４２】
101：高周波スイッチ回路
102：検波回路
103、110：分波回路
104：ローパスフィルタ回路
105、106：パワーアンプ回路
107、108、111：バンドパスフィルタ回路
109：ローノイズアンプ回路
【図１】
2007295327.tif 000003
【図２】
2007295327.tif 000004
【図３】
2007295327.tif 000005
【図４】
2007295327.tif 000006
【図５】
2007295327.tif 000007
【図６】
2007295327.tif 000008
【図７】
2007295327.tif 000009
【図８】
2007295327.tif 000010
【図９】
2007295327.tif 000011
【図１０】
2007295327.tif 000012
【図１１】
2007295327.tif 000013
【図１２】
2007295327.tif 000014