(57)【要約】【課題】  欠陥検出までの時間を短縮しながらもノイズの影響を抑制すること。【解決手段】  光ディスクから読み込んだＲＦ信号のピーク又はボトムを第１の時定数をもって保持することによって第１のホールド信号を生成し、ＲＦ信号のピーク又はボトムを第１の時定数よりも大きい第２の時定数をもって保持することによって生成した第２のホールド信号のレベルをシフトして閾値信号を生成し、さらに、第１のホールド信号と前記閾値信号とを比較することによってディフェクト信号を生成する。そして、ＲＦ信号と前記第１のホールド信号と差分が所定範囲を超える状態が所定期間連続したとき、第１のホールド回路の時定数を前記第１の時定数よりも小さい第３の時定数へ変更する。【選択図】  図５
2007102911.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の所定状態を第１の時定数をもって保持することによって第１のホールド信号を生成する第１のホールド回路と、
前記入力信号の所定状態を前記第１の時定数よりも大きい第２の時定数をもって保持することによって第２のホールド信号を生成する第２のホールド回路と、
前記第２のホールド信号のレベルをシフトして閾値信号を生成する信号レベル調整回路と、
前記第１のホールド信号と前記閾値信号とを比較することによってディフェクト信号を生成する第１の比較回路とを備えた欠陥検出回路において、
前記入力信号と前記第１のホールド信号とを比較してその差分を検出する第２の比較回路と、
前記差分が所定範囲を超える状態が所定期間連続したとき、前記第１のホールド回路の時定数を前記第１の時定数よりも小さい第３の時定数へ変更する時定数制御回路と、を設けたことを特徴とする欠陥検出回路。
【請求項２】
前記所定状態は、前記入力信号のピーク状態又はボトム状態であることを特徴とする請求項１に記載の欠陥検出回路。
【請求項３】
前記入力信号と前記第２のホールド信号とを比較してその差分を検出する第３の比較回路を有し、
前記時定数制御回路は、
前記差分が所定範囲を超える状態が所定期間連続したとき、前記第２のホールド回路の時定数を前記第２の時定数よりも小さくかつ前記第３の時定数よりも大きい第４の時定数へ変更することを特徴とする請求項１又は請求項２に記載の欠陥検出回路。
【請求項４】
前記第１のホールド回路は、
前記差分が第２の所定範囲を超えると、その直前に生成された第１のホールド信号を保持し、前記第２の所定範囲を超えた後所定期間内に前記差分が前記所定範囲を超えたとき、前記保持しているホールド信号を出力することを特徴とする請求項１〜３のいずれか１項に記載の欠陥検出回路。
【請求項５】
前記時定数制御回路は、
前記第２の比較回路が比較した前記差分が所定範囲を超える状態が所定期間連続した後、その連続状態が中断したとき、前記第３の時定数を前記第１の時定数へ変更することを特徴とする請求項１〜４のいずれか１項に記載の欠陥検出回路。
【請求項６】
記録媒体から読み出したＲＦ信号からこの記録媒体上の欠陥を検出する欠陥検出回路を設けた記録媒体再生装置において、
前記欠陥検出回路は、
入力信号の所定状態を第１の時定数をもって保持することによって第１のホールド信号を生成する第１のホールド回路と、
前記入力信号の所定状態を前記第１の時定数よりも大きい第２の時定数をもって保持することによって第２のホールド信号を生成する第２のホールド回路と、
前記第２のホールド信号のレベルをシフトして閾値信号を生成する信号レベル調整回路と、
前記第１のホールド信号と前記閾値信号とを比較することによってディフェクト信号を生成する第１の比較回路とを備え、
前記入力信号と前記第１のホールド信号とを比較してその差分を検出する第２の比較回路と、
前記差分が所定範囲を超える状態が所定期間連続したとき、前記第１のホールド回路の時定数を前記第１の時定数よりも小さい第３の時定数へ変更する時定数制御回路と、を設けたことを特徴とする記録媒体再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体再生装置における欠陥検出回路に関し、さらに詳しくは、光ディスクなどの記録媒体から読み出したＲＦ信号からこの記録媒体上の欠陥を検出する欠陥検出回路及びそれを有する光ディスク再生装置に関する。
【背景技術】
【０００２】
近年、大量のデータを記録することができる大容量の記録媒体として、光ディスクが広く用いられており、このような光ディスクに記録されたデータは、光ディスク再生装置を用いて再生される。
【０００３】
光ディスク再生装置は、まず光ディスクに読み取り用の光を照射し、その反射光から光ピックアップを用いてＲＦ信号を生成する。続いて、このＲＦ信号に基づいて入力信号を生成した後、この入力信号を信号処理回路で処理することによって光ディスクに記録させたデータを再生する。
【０００４】
ところで、光ディスク再生装置において再生する光ディスク上にキズや汚れ等などがある場合、光ディスクからの光の反射量が著しく小さくなる暗欠陥や、光ディスクからの光の反射量が著しく大きくなる明欠陥が発生することがある。このような暗欠陥や明欠陥が発生すると、光ディスク再生装置は、光ディスクからデータを正確に読み取ることができないことがある。
【０００５】
そのため、光ディスク再生装置は、光ディスク上の欠陥を検出する欠陥検出回路を有しており、この欠陥検出回路から出力される信号に基づいて光ピックアップのフォーカス制御やトラッキング制御等のサーボ制御を行うことによりデータを正確に再生するようにしている（たとえば、特許文献１参照。）。
【０００６】
この欠陥検出回路100は、図15に示すように、光ピックアップを用いて光ディスクに読み取り用として照射された光の反射光からＲＦ信号を生成するＲＦ信号生成器101と、第１のピークホールド回路102と、この第１のピークホールド回路102の時定数よりも大きい時定数を有する第２のピークホールド回路103と、第２のピークホールド回路103の出力レベルを調整するレベル調整回路104と、第１のピークホールド回路102の出力とレベル調整回路104の出力とを比較する比較回路105とから構成される。
【０００７】
このように構成した欠陥検出回路100では、第１のピークホールド回路102は、ＲＦ信号S100に対する信号追従性が早い回路構成となっており、ＲＦ信号S100をピークホールドしたピークホールド信号S101（以下、「ＲＦＰＨ信号」ということもある。）を出力する。すなわち、第１のピークホールド回路102は、ＲＦ信号がピーク（極大値）を示すときはそのピークに対応するレベルを保持しそれ以外のときは保持されたレベルから時定数を持ってレベルが下降するピークホールド信号S101を生成し、出力する。
【０００８】
一方、第２のピークホールド回路103は、第１のピークホールド回路102よりも時定数が大きく信号追従性の遅い回路構成となっている。従って、入力されたピークホールド信号は、第２のピークホールド回路103によって、ピークホールド信号S101よりも緩慢に変動する中間信号S102を出力するように構成されている。すなわち、第２のピークホールド回路103は、ＲＦ信号がピーク（極大値）を示すときはそのピークに対応するレベルを保持しそれ以外のときは保持されたレベルから時定数を持ってレベルが下降する中間信号S102を生成し、出力する。そして、この時定数は、第１のピークホールド回路102の時定数よりも大きい時定数であるため、レベルが下降する傾きはピークホールド信号S101よりもこの中間信号S102の方が緩やかとなる。
【０００９】
レベル調整回路104は、中間信号S102の信号レベルを所定値だけ下げて、中間信号S102の信号レベルが暗欠陥発生部分以外でピークホールド信号S101の信号レベルよりも低くなるようにレベル調整した閾値信号S103を生成する。
【００１０】
比較回路105は、ピークホールド信号S101の信号レベルが閾値信号S103の信号レベルよりも低い場合に、「Ｈ」レベルとなるＤＦＣＴ信号Ｓ104（以下、「ディフェクト信号」ともいう。）を出力する。
【００１１】
そして、光ピックアップは、この欠陥検出回路100がディフェクト信号を出力する間、トラッキングの動作を停止させたトラッキングホールド状態なる。その後、ＤＦＣＴ信号Ｓ104が再び「Ｌ」レベルとなったときに、トラッキングホールド状態を解除することによって光ディスク上の欠陥に対処する。
【００１２】
また、この欠陥検出回路100が「Ｈ」レベルとなるディフェクト信号S104を出力する間、データ再生用クロックを生成する回路（以下、「クロック再生ＰＬＬ回路」ともいう。）においてＲＦ信号に基づくクロック再生を停止することによって再生クロック信号を安定的なものにする。
【００１３】
つまり、光ディスク再生装置は、図16に示すように、ＤＦＣＴ信号S104を生成する際に、ＲＦ信号Ｓ100に対する信号追従性が早いピークホールド信号Ｓ101と、このピークホールド信号Ｓ101よりも信号追従性の遅い閾値信号Ｓ103とを比較することによって、ピークホールド信号Ｓ101のレベルが閾値信号Ｓ103のレベルよりも低くなったとき（図16のＴ101〜Ｔ102の期間）に「Ｈ」レベルとなるＤＦＣＴ信号S104を生成し、このディフェクト信号S104を用いて光ディスク上の欠陥に対処するようにしている。
【００１４】
以上の欠陥検出回路100は、暗欠陥の発生を検出するものであるが、明欠陥の発生を検出することも同様の回路を用いることによって行なうことができる。
【００１５】
すなわち、ＲＦ信号に対する信号追従性が早い第１のボトムホールド信号を生成すると共に、この第１のボトムホールド信号よりも信号追従性の遅い第２のボトムホールド信号を生成し、第１のボトムホールド信号と第２のボトムホールド信号のレベルをシフトした閾値信号とを比較することによって、明欠陥を検出することができる。
【特許文献１】特開２００２−１９７６４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述する欠陥検出回路においては、たとえば明欠陥や暗欠陥に対して反応を早くするとノイズが重畳された信号への追従性が過敏になるために欠陥でない領域でも欠陥があると誤検出してしまう。このように誤検出してしまうと、トラッキングホールド状態となるため再生処理が遅延したり、また、クロック再生ＰＬＬ回路が生成する再生クロック信号が不安定となることがある。
【００１７】
一方、明欠陥や暗欠陥に対して反応を遅くすると欠陥検出が遅くなってしまうことになる。このように欠陥検出が遅れると、誤ったデータを制御用データとして使用してしまい積分器などの信号累積機能の動作に悪影響を及ぼしてしまうことがある。
【課題を解決するための手段】
【００１８】
本発明は、かかる課題を解決すべく以下手段を講じた。
すなわち、請求項１に記載の発明は、入力信号の所定状態を第１の時定数をもって保持することによって第１のホールド信号を生成する第１のホールド回路と、前記入力信号の所定状態を前記第１の時定数よりも大きい第２の時定数をもって保持することによって第２のホールド信号を生成する第２のホールド回路と、前記第２のホールド信号のレベルをシフトして閾値信号を生成する信号レベル調整回路と、前記第１のホールド信号と前記閾値信号とを比較することによってディフェクト信号を生成する第１の比較回路とを備えた欠陥検出回路において、前記入力信号と前記第１のホールド信号とを比較してその差分を検出する第２の比較回路と、前記差分が所定範囲を超える状態が所定期間連続したとき、前記第１のホールド回路の時定数を前記第１の時定数よりも小さい第３の時定数へ変更する時定数制御回路と、を設けたことを特徴とする。
【００１９】
また、請求項２に記載の発明は、請求項１に記載の発明であって、前記所定状態は、前記入力信号のピーク状態又はボトム状態であることを特徴とする。
【００２０】
また、請求項３に記載の発明は、請求項１又は請求項２に記載の発明であって、前記入力信号と前記第２のホールド信号とを比較してその差分を検出する第３の比較回路を有し、時定数制御回路は、前記差分が所定範囲を超える状態が所定期間連続したとき、前記第２のホールド回路の時定数を前記第２の時定数よりも小さくかつ前記第３の時定数よりも大きい第４の時定数へ変更することを特徴とする。
【００２１】
また、請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の発明であって、前記差分が第２の所定範囲を超えると、その直前に生成された第１のホールド信号を保持し、前記第２の所定範囲を超えた後所定期間内に前記差分が前記所定範囲を超えたとき、前記保持しているホールド信号を出力することを特徴とする。
【００２２】
また、請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の発明であって、前記時定数制御回路は、前記第２の比較回路が比較した前記差分が所定範囲を超える状態が所定期間連続した後、その連続状態が中断したとき、前記第３の時定数を前記第１の時定数へ変更することを特徴とする。
【００２３】
また、請求項６に記載の発明は、記録媒体から読み出したＲＦ信号からこの記録媒体上の欠陥を検出する欠陥検出回路を設けた記録媒体再生装置において、前記欠陥検出回路は、入力信号の所定状態を第１の時定数をもって保持することによって第１のホールド信号を生成する第１のホールド回路と、前記入力信号の所定状態を前記第１の時定数よりも大きい第２の時定数をもって保持することによって第２のホールド信号を生成する第２のホールド回路と、前記第２のホールド信号のレベルをシフトして閾値信号を生成する信号レベル調整回路と、前記第１のホールド信号と前記閾値信号とを比較することによってディフェクト信号を生成する第１の比較回路とを備え、前記入力信号と前記第１のホールド信号とを比較してその差分を検出する第２の比較回路と、前記差分が所定範囲を超える状態が所定期間連続したとき、前記第１のホールド回路の時定数を前記第１の時定数よりも小さい第３の時定数へ変更する時定数制御回路と、を設けたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、入力信号とホールド信号との差分が継続して所定範囲を超えることを検出することによって、ホールド回路の時定数を小さくすることとしているので、従来に比べ欠陥検出時間を大幅に短縮することが可能となる。しかも、ノイズの影響を抑制することができ、安定した欠陥検出が可能となる。
【００２５】
更に、差分が第２の所定範囲を超えると、その直前に生成された第１のホールド信号を保持し、第２の所定範囲を超えた後所定期間内に差分が所定範囲を超えたとき、保持しているホールド信号を出力するようにしているため、入力信号にノイズがのることにより入力信号とホールド信号との差分がプラスマイナスに高周波数で大きく振れるような場合であっても、このようなノイズによる欠陥誤検出を抑制することができる。
【００２６】
また、入力信号とホールド信号との差分が継続して所定範囲を超えた後、継続状態が中断したとき、ホールド回路の時定数を大きくするようにしているため、ノイズによる欠陥誤検出を抑制することができる。
【発明を実施するための最良の形態】
【００２７】
本実施の形態における欠陥検出回路及び記録媒体再生装置は、記録媒体から読み込んだＲＦ信号などの入力信号をサンプリングし、このサンプリングされた入力信号の所定状態（たとえば、入力信号のピーク（極大値）状態やボトム状態（極小値））を第１の時定数をもって保持することによって第１のホールド信号を生成する第１のホールド回路と、入力信号の所定状態を第１の時定数よりも大きい第２の時定数をもって保持することによって第２のホールド信号を生成する第２のホールド回路と、第２のホールド信号のレベルをシフトして閾値信号を生成する信号レベル調整回路と、第１のホールド信号と閾値信号とを比較することによってディフェクト信号を生成する第１の比較回路とを備えている。
【００２８】
しかも、入力信号と第１のホールド信号とを比較してその差分を検出する第２の比較回路と、差分が所定範囲を超える状態が所定期間連続したとき、第１のホールド回路の時定数を第１の時定数よりも小さい第３の時定数へ変更する時定数制御回路とが設けられている。
【００２９】
これにより、入力信号と第１のホールド信号との差分が継続して所定範囲を超えることを検出し、ホールド回路の時定数を小さくすることができる。
【００３０】
したがって、第１のホールド信号が閾値信号を超える時間を大幅に短縮することができ、その結果、従来に比べ欠陥検出時間を大幅に短縮することが可能となる。しかも、ノイズの影響を抑制することができ、安定した欠陥検出が可能となる。なお、第３の時定数は、たとえば、第１のホールド信号を入力信号のレベルと同一とすることも含む。
【００３１】
さらに、入力信号と第２のホールド信号とを比較して差分を検出する第３の比較回路を設けることにより、時定数制御回路は、差分が所定範囲を超える状態が所定期間連続したとき、第２のホールド回路の時定数を第２の時定数よりも小さくかつ第３の時定数よりも大きい第４の時定数へ変更することができる。
【００３２】
また、第１のホールド回路は、差分が第２の所定範囲を超えると、その直前に生成された第１のホールド信号を保持し、第２の所定範囲を超えた後所定期間内に差分信号が所定範囲を超えたとき、保持しているホールド信号を出力するようにしている。
【００３３】
その結果、入力信号にノイズがのることにより入力信号とホールド信号との差分がプラスマイナスに高周波数で大きく振れるような場合であっても、このようなノイズによる欠陥誤検出を抑制することができる。また、第２のホールド回路も同様に、差分が第２の所定範囲を超えると、その直前に生成された第２のホールド信号を保持し、第２の所定範囲を超えた後所定期間内に差分信号が所定範囲を超えたとき、保持しているホールド信号を出力するようにしてもよい。
【００３４】
時定数制御回路は、第２の比較回路が検出した差分が所定範囲を超える状態が所定期間連続した後、その連続状態が中断したとき、第３の時定数を第１の時定数へ変更するようにしている。
【００３５】
これにより、入力信号とホールド信号との差分が継続して所定範囲を超えた後、継続状態が中断したとき、ホールド回路の時定数を大きくすることができ、その結果、ノイズによる欠陥誤検出を抑制することができる。
【００３６】
次に、発明の実施の形態における欠陥検出回路を備えた記録媒体再生装置について図面を参照してさらに具体的に説明する。
【００３７】
まず、本発明の記録媒体再生装置としての光ディスク再生装置Ａの構成について説明し、続いて欠陥検出回路80の構成及び動作を説明する。
【００３８】
（１．光ディスク再生装置の構成）
本実施形態の光ディスク再生装置Ａは、図１に示すように、光ピックアップ部３と、ＲＦアンプ４と、クロック再生ＰＬＬ回路５と、デコーダ６と、アシンメトリ検出部７と、レーザ駆動回路８と、エンコーダ９と、ＡＰＣ制御部10と、スピンドルモータ11と、スピンドル制御部12と、サーボ制御部13と、主制御部14と、記憶部15とを有している。
【００３９】
光ピックアップ部３は、光記録媒体である光ディスク２の記録面にレーザ光を照射するレーザダイオードとそのレーザ光の反射光を受光する複数の受光素子とを有しており、光ディスク２への情報（以下、「データ」ともいう。）の記録時に、光ディスク２へレーザ駆動回路８から出力される信号を変換してレーザ光として照射すると共に、その反射光を受光素子で受光し、電気信号へ変換する。また、光ディスク２に記録された情報の再生時も同様に、レーザ駆動回路８からレーザ光として照射すると共に、その反射光を受光素子で受光し、電気信号へ変換する。
【００４０】
ＲＦアンプ４は、光ピックアップ部３の受光結果により光ディスク２の記録面にピット列に応じて信号レベルが変化するＲＦ信号を生成して出力する。
【００４１】
クロック再生ＰＬＬ回路５は、ＲＦ信号から再生用クロックを生成し、出力する。なお、本実施の形態におけるクロック再生ＰＬＬ回路５は、後述のようにＲＦ信号を波形等化するイコライザ51や２値化回路等を含んでいる。また、デコーダ６は、クロック再生ＰＬＬ回路５の２値化回路から出力される２値化信号を再生用クロックでデコードすることによって、再生データを復調する。
【００４２】
アシンメトリ検出部７は、光ディスク２に記録された情報を再生する際に、光ピックアップ部３から光ディスク２に照射されるレーザ光に対する反射光からＲＦアンプ４を介して得られるＲＦ信号に関し、そのＲＦ信号の振幅対称性のずれ量を示すアシンメトリ値を検出し、このアシンメトリ値を主制御部14及びクロック再生ＰＬＬ回路５へ出力する。
【００４３】
レーザ駆動回路８は、光ピックアップ部３のレーザダイオードから出力するレーザ光の照射パターン及びそのレーザ光強度を制御する。すなわち、エンコーダ９によってコード化された記録信号に基づいてレーザ光の照射パターンを決定すると共に、ＡＰＣ制御部10からのレーザ強度調整信号に基づいてレーザダイオードのレーザ光強度を制御する。
【００４４】
ＡＰＣ（Auto Power Controller）制御部10は、光ディスク２への情報の記録時及び再生時に光ピックアップ部３のレーザダイオードから照射するレーザ光の強度を制御するレーザ強度制御信号を生成する。
【００４５】
また、スピンドル制御部12及びサーボ制御部13は、主制御部14によって制御され、主制御部14から出力される制御信号によって、スピンドルモータ11を回転すると共に、光ピックアップ部３の移動を行なう。なお、記憶部15は光ディスク再生装置Ａの動作プログラムなどを格納しており、この動作プログラムなどは主制御部14によって読み出されて処理及び実行される。
【００４６】
次に、クロック再生ＰＬＬ回路５の具体的構成について説明する。図２はクロック再生ＰＬＬ回路の構成を示す図である。
【００４７】
図２に示すように、クロック再生ＰＬＬ回路５は、Ａ／Ｄコンバータ50と、イコライザ（等化器）51と、欠陥検出回路80（以下、「ディフェクト検出回路80」ということもある。）と、アシンメトリ補正回路52と、ＰＬＬ部53とを有している。
【００４８】
このクロック再生ＰＬＬ回路５は、光ディスク２から読み出されたＲＦ信号から再生同期クロック信号を生成するものであり、その動作を以下説明する。
【００４９】
クロック再生ＰＬＬ回路５へＲＦ信号が供給されると、供給されたＲＦ信号は、Ａ／Ｄコンバータ50でサンプリングされてデジタル化される。その後、イコライザ（等化器）51に供給され、イコライザ51からＥＱ信号として、アシンメトリ補正回路52へ供給される。
【００５０】
次に、アシンメトリ補正回路52では、アシンメトリ検出部７から通知されたアシンメトリ値に基づいて補正量が設定され、この補正値に基づいてスライスレベルの補正が行なわれる。そして、このスライスレベルを基準として、イコライザ51から供給されるＥＱ信号が２値化され、ＰＬＬ部53へ供給される。
【００５１】
ここでＰＬＬ部53は、位相誤差検出回路54と、ＶＣＯ(電圧制御発振)制御回路55と、Ｄ／Ａコンバータ56と、アナログＶＣＯ(電圧制御発振)回路57と、Ｎ逓倍回路58とを有しており、アシンメトリ補正回路52から供給された再生２値化データは位相誤差検出回路54に入力される。
【００５２】
位相誤差検出回路54は、この再生２値化データとＰＬＬ信号との比較を行ってパルス状の誤差信号を生成してＶＣＯ制御回路55へ出力する。ＶＣＯ制御回路55は、この誤差信号を内部のループフィルタを介して直流化して制御電圧を生成し、Ｄ／Ａコンバータ56を介してアナログＶＣＯ回路57へ出力する。アナログＶＣＯ回路57では制御電圧にしたがった周波数の再生同期クロック信号ＣＬＫを生成して出力する。なお、この再生同期クロック信号ＣＬＫは、Ｎ逓倍回路58にて逓倍されてＰＬＬ信号として出力される。
【００５３】
このように、クロック再生ＰＬＬ回路５は、ＲＦ信号から再生同期クロック信号ＣＬＫを生成するものであるが、明欠陥や暗欠陥時のＲＦ信号が入力されると、再生同期クロック信号ＣＬＫが不安定となる。
【００５４】
そこで、本クロック再生ＰＬＬ回路５には、明欠陥や暗欠陥時のＲＦ信号を検出する欠陥検出回路80を備えており、この欠陥検出回路80において明欠陥や暗欠陥を検出している状態においては、イコライザ51及びアシンメトリ補正回路52の動作を一時的に停止させるようにしている。
【００５５】
（２．欠陥検出回路80の説明）
以下、このような欠陥検出回路80について図面を参照して具体的に説明する。
【００５６】
本実施形態における欠陥検出回路80は、図３に示すように、入力されるＲＦ信号の所定状態（ＲＦ信号のピークやボトム）を信号追従性が早い第１の時定数ｔ１をもってホールド（保持）することによって第１のエンベロープ信号ＥＮＶ１を生成する高速エンベロープ生成回路20と、入力されるＲＦ信号の所定状態を第１の時定数よりも大きく信号追従性が遅い第２の時定数ｔ２をもって保持することによって第２のエンベロープ信号ＥＮＶ２を生成する低速エンベロープ生成回路21と、第２のエンベロープ信号ＥＮＶ２のレベルをシフトして閾値信号ＴＨを生成するレベル調整回路22と、第１のエンベロープ信号ＥＮＶ１と閾値信号ＴＨとを比較してディフェクト信号ＤＦＣＴを出力するコンパレータ23とを有している。なお、第１のエンベロープ信号ＥＮＶ１が第１のホールド信号に対応し、第２のエンベロープ信号ＥＮＶ２が第２のホールド信号に対応する。また、レベル調整回路22が信号レベル調整回路に対応し、コンパレータ23が第１の比較回路に対応する。
【００５７】
高速エンベロープ生成回路20は、図４（ａ）に示すように、第１のピークホールド回路30と、第１のボトムホールド回路31と、演算回路32とから構成されており、第１のピークホールド回路30の出力である第１のピークホールド信号ＰＨ１から第１のボトムホールド回路31の出力である第１のボトムホールド信号ＢＨ１を減算処理する演算回路32に第１のピークホールド信号ＰＨ１と第１のボトムホールド信号ＢＨ１とを入力し、この演算回路32の演算結果として第１のエンベロープ信号ＥＮＶ１が出力される。
【００５８】
この高速エンベロープ生成回路20と同様に、低速エンベロープ生成回路21も、図４（ｂ）に示すように、第２のピークホールド回路40と、第２のボトムホールド回路41と、演算回路42とから構成されており、第２のピークホールド回路40の出力である第２のピークホールド信号ＰＨ２から第２のボトムホールド回路41の出力である第２のボトムホールド信号ＢＨ２を減算処理する演算回路42に第２のピークホールド信号ＰＨ２と第２のボトムホールド信号ＢＨ２とを入力し、この演算回路42の演算結果として第２のエンベロープ信号ＥＮＶ２が出力される。なお、第１のピークホールド回路30や第１のボトムホールド回路31が第１のホールド回路に対応し、第２のピークホールド回路40や第２のボトムホールド回路41が第２のホールド回路に対応する。
【００５９】
本実施形態においては、第１のピークホールド回路30及び第１のボトムホールド回路31における第１の時定数ｔ１を所定条件下のときに第３の時定数ｔ３へ変更することによって、欠陥検出までの時間を短縮しながらもノイズの影響を抑制することができるようにしたものであり、第１のピークホールド回路30及び第１のボトムホールド回路31について、その構成及び動作を順次具体的に説明する。
【００６０】
（２．１  第１のピークホールド回路30の説明）
次に、本実施の形態における第１のピークホールド回路30の構成及び動作について図面を参照して、具体的に説明する。なお、図５は本実施形態における第１のピークホールド回路30の構成を示す図、図６は第１のピークホールド回路30の動作フローチャート、図７は第１のピークホールド回路30における第１のピークホールド信号ＰＨ１とＲＦ信号ＲＦとの関係例を示す図である。
【００６１】
図５に示すように、第１のピークホールド回路30は、比較回路60と、差分検出回路61と、比較回路62と、計測回路63と、チャージ／ディスチャージ量制御信号生成回路（以下、「制御信号生成回路」と略すものとする。）64と、制御回路65とを有しており、第１のピークホールド信号ＰＨ１を生成して出力する。なお、差分検出回路61が第２の比較回路に対応する。また、比較回路62と、計測回路63と、制御信号生成回路64とが時定数調整回路に対応する。
【００６２】
この第１のピークホールド回路30にＲＦ信号が入力されると、比較回路60は、入力されるＲＦ信号を内部のＡ／Ｄコンバータによって高速のサンプリング時間（ｔａ）でサンプリングすると共に、このようにして得られたデータ列としてのＲＦ信号ＲＦ(r+1)と、第１のピークホールド回路30において保持している第１のピークホールド信号ＰＨ１(r)とをサンプリング時間（ｔａ）毎に比較し、その比較結果の差分値ｙ１(r+1)（＝ａ−ｂ）を制御信号生成回路64へ出力する。ここで、ａ＝ＲＦ(r+1)、ｂ＝ＰＨ１(r)とする。なお、ＲＦ信号のサンプリングは別途サンプリング回路を設けてＲＦ信号ＲＦ(r+1)を生成し、この比較回路60に入力するようにしてもよい。
【００６３】
一方、差分検出回路61は、入力されるＲＦ信号を内部のＡ／Ｄコンバータによって高速のサンプリング時間（ｔａ）でサンプリングすると共に、このようにして得られたデータ列としてのＲＦ信号ＲＦ(r+1)と第１のピークホールド回路30によって保持されている第１のピークホールド信号ＰＨ１(r)との差分値ｙ２(r+1)（＝ＲＦ(r+1)−ＰＨ１(r)）をサンプリング時間（ｔａ）毎に検出し、比較回路62へ出力する。ＲＦ信号のサンプリングは別途サンプリング回路を設けてＲＦ信号ＲＦ(r+1)を生成し、この差分検出回路61に入力するようにしてもよい。
【００６４】
このように差分検出回路61から出力された差分値ｙ２(r+1)は、比較回路62によって予め任意に設定した閾値α１（α１＜＜０となる値）と比較される。そして、計測回路63により閾値α１を連続して下回った（閾値α１以上の値として定義される所定範囲を超えた）回数（以下、「カウント値β１」とする）が計測される。そして、このように計測された結果は、制御信号生成回路64へ出力される。また、比較回路62は、差分値ｙ２(r+1)を予め任意に設定した閾値α３（α３＞＞０となる値）と比較し、差分値ｙ２(r+1)が閾値α３よりも大きい状態を検出する。なお、この閾値α３以下の値が第２の所定範囲に対応する。
【００６５】
また、制御信号生成回路64は、比較回路60による比較結果（差分値ｙ１(r+1)）と、計測回路63による計測結果を入力し、これらに基づいて制御回路65における複数のチャージ／ディスチャージ量を動的に変化させる。
【００６６】
すなわち、制御信号生成回路64は、比較回路60から出力される差分値ｙ１(r+1)（＝ＲＦ(r+1)−ＰＨ１(r)）と計測回路63から出力されるカウント値β１に基づいて、以下の４つの制御信号のうちいずれかの制御信号を制御回路65へ出力する。
（１）第１の制御信号：ｙ１(r+1)（＝ａ−ｂ）≧０のとき
（２）第２の制御信号：ｙ１(r+1)＜０のとき
（３）第３の制御信号：ｙ１(r+1)＜＜０、かつβ１≧任意の値のとき
（４）第４の制御信号：ｙ１(r)＞＞０  から  ｙ１(r+1)＜＜０となったとき
【００６７】
ここで、制御回路65には、第１のピークホールド信号ＰＨ１(r)からＹを減算する第１のディスチャージ回路66と、第１のピークホールド信号ＰＨ１(r)からＸを減算する第２のディスチャージ回路67と、ＲＦ信号ＲＦ(r+1)を出力する第１のチャージ回路68と、第１のピークホールド信号ＰＨ１(r-1)を保持する保持回路69とを有している。なお、第１のディスチャージ回路66は、第１のピークホールド信号ＰＨ１(r)からＹを減算するのではなく、ＲＦ信号ＲＦ(r+1)を出力するようにしてもよい。このようにすれば、ＲＦ信号への追従性が更に高くなる。
【００６８】
そして、制御回路65は、制御信号生成回路64からの制御信号に基づき、以下のように第１のピークホールド信号ＰＨ１(r+1)のレベルを変更する。
【００６９】
すなわち、制御回路65は、制御信号生成回路64からの第１の制御信号が出力されると第１のチャージ回路68を、第２の制御信号が出力されると第２のディスチャージ回路67を、第３の制御信号が出力されると第１のディスチャージ回路66を、第４の制御信号が出力されると保持回路69を選択するように構成されている。
【００７０】
そして、制御回路65によって選択された回路から第１のピークホールド信号ＰＨ１(r+1)を出力するようにしている。
【００７１】
以上のように構成された第１のピークホールド回路30について、その動作を図６のフローチャートを用いて具体的に説明する。
【００７２】
図６に示すように、制御信号生成回路64に第１のピークホールド信号ＰＨ１(r)とＲＦ信号ＲＦ(r+1)との差分値ｙ１(r+1)（＝ａ−ｂ）が入力される（ステップＳＴ１）と、ｙ１(r+1)≧０（＝ａ≧ｂ）であるか否かが判定される（ステップＳＴ２）。この比較の結果、ｙ１(r+1)≧０である場合（ステップＳＴ２：Ｙｅｓ）、制御信号生成回路64は第１の制御信号を出力する（ステップＳＴ３）。そして、制御回路65は、第１の制御信号を受信すると、第１のチャージ回路68を選択する。このように選択された第１のチャージ回路68は、ＲＦ信号ＲＦ(r+1)を第１のピークホールド信号ＰＨ１(r+1)として出力する（ステップＳＴ４）。
【００７３】
一方、制御信号生成回路64は、差分値ｙ１(r+1)がｙ１(r+1)≧０ではないとき（ステップＳＴ２：Ｎｏ）、さらに差分値ｙ１(r+1)が０よりもかなり小さいｙ１(r+1)＜＜０（＝ａ＜＜ｂ）か否かを判定する（ステップＳＴ５）。そして、ｙ１(r+1)＜＜０であると判定する（ステップＳＴ５：Ｙｅｓ）と、さらに、カウント値β１が予め設定された値（本実施の形態では“３”としている。）以上となっているか否かを判定（ステップＳＴ６）する。そして、カウント値β１が予め設定された値以上であるときには（ステップＳＴ６：Ｙｅｓ）、第３の制御信号を出力する（ステップＳＴ７）。制御回路65は、第３の制御信号を受信すると、第１のディスチャージ回路66を選択する。このように選択された第１のディスチャージ回路66は、第１のピークホールド信号ＰＨ１(r)から所定値Ｙを減算した信号を第１のピークホールド信号ＰＨ１(r+1)として出力する（ステップＳＴ８）。なお、ＰＨ１(r)−Ｙ≦ＲＦ(r+1)となる場合には、ＰＨ１(r+1)＝ＲＦ(r+1)として出力する。
【００７４】
また、ステップＳＴ６において、カウント値β１が予め設定された値以上となっていない（ステップＳＴ６：Ｎｏ）とき、制御信号生成回路64はさらに、前回の差分値ｙ１(r)が０よりもかなり大きい（ｙ１(r)＞＞０）値であったか否かを判定する（ステップＳＴ９）。そして、その結果前回の差分値ｙ１(r)が０よりもかなり大きいとき（ステップＳＴ９：Ｙｅｓ）、第４の制御信号を出力する（ステップＳＴ10）。そして、制御回路65は、第４の制御信号を受信すると、保持回路69を選択する。このように選択された保持回路69は、保持している信号ＰＨ１(r-1)を第１のピークホールド信号ＰＨ１(r+1)として出力する（ステップＳＴ11）。
【００７５】
一方、制御信号生成回路64は、差分値ｙ１(r+1)がｙ１(r+1)＜＜０でもなく（ステップＳＴ５：Ｎｏ）、或いはｙ１(r+1)＜＜０であっても、β１＜３であって（ステップＳＴ６：Ｎｏ）さらに前回の差分値ｙ１(r)が０よりもかなり大きい（ｙ１(r)＞＞０）値となっていない（ステップＳＴ９：Ｎｏ）とき、制御信号生成回路64は第２の制御信号を出力する（ステップＳＴ12）。そして、制御回路65は、第２の制御信号を受信すると、第２のディスチャージ回路67を選択する。このように選択された第２のディスチャージ回路67は、ピークホールド信号ＰＨ１(r)から所定値Ｘを減算した信号をピークホールド信号ＰＨ１(r+1)として出力する（ステップＳＴ13）。なお、ＰＨ１(r)−Ｘ≦ＲＦ(r+1)となる場合には、ＰＨ１(r+1)＝ＲＦ(r+1)として出力する。
【００７６】
すなわち制御回路65は制御信号生成回路64からの制御信号に基づき、その制御信号に応じて以下のようなピークホールド信号ＰＨ１(r+1)を出力する。
（１）第１の制御信号のとき：ＰＨ１(r+1)＝ＲＦ(r+1)
（２）第２の制御信号のとき：ＰＨ１(r+1)＝ＰＨ１(r)−Ｘ
（３）第３の制御信号のとき：ＰＨ１(r+1)＝ＰＨ１(r)−Ｙ
（４）第４の制御信号のとき：ＰＨ１(r+1)＝ＲＨ１(r-1)
【００７７】
このように、本実施の形態における第１のピークホールド回路30によれば、所定サンプリング周期（ｔａ）毎に出力されるＲＦ信号ＲＦ(r+1)が、第１のピークホールド信号ＰＨ１(r)よりも低いＲＦ信号ＲＦ(r+1)となったときにはＸだけ減算するが、ＰＨ１(r)＞＞ＲＦ(r+1)の状態が３サンプリング周期（３ｔａ）以上連続した場合には、ＰＨ１(r+1)＝ＰＨ１(r)−Ｙとすることによって、第１のピークホールド回路30の時定数を小さくしてレベルが下降する方向での信号追従性を上げるようにしている。
【００７８】
また、差分値ｙ１(r)がｙ１(r)＞＞０の状態から、差分値ｙ１(r+1)がｙ１(r+1)＜＜０となったときには、ノイズであると判定して第１のピークホールド信号ＰＨ１(r+1)＝ＰＨ１(r-1)とすることによって、チャージ／ディスチャージ量を制御するようにしている。すなわち、差分値ｙ１(r)が第２の所定範囲（α３以下の値）を超えると、その直前に生成された第１のピークホールド信号ＰＨ１(r-1)を保持し、その後所定期間（１サンプリング周期）内に差分値ｙ１(r+1)が所定範囲（α１以上の値）を超えたとき、保持している第１のピークホールド信号ＰＨ１(r-1)を出力する。
【００７９】
また、差分値ｙ１(r+1)が所定範囲（α１以上の値）を超える状態が連続した後、その連続状態が中断したとき、第３の時定数ｔ３を第１の時定数ｔ１へ変更する。
【００８０】
ここで、図７に示すようなＲＦ信号ＲＦが第１のピークホールド回路30に入力されてきた場合を例にとって、上記第１のピークホールド回路30の動作を説明する。なお、ｍ−３、ｍ−２、・・・、ｑ＋３は、サンプリングタイミングを表しており、このサンプリングタイミングとチャージ量・ディスチャージ量によって第１のピークホールド回路30の時定数が決まる。本実施形態においては、サンプリングタイミング周期（ｔａ）で第２のディスチャージ回路67によりディスチャージ（ディスチャージ量Ｘ）したときの時定数を第１の時定数ｔ１とし、サンプリングタイミング周期（ｔａ）で第１のディスチャージ回路66によりディスチャージ（ディスチャージ量Ｙ）したときの時定数を第３の時定数ｔ３とする。なお、ディスチャージ量Ｘよりもディスチャージ量Ｙが大きいため、第１の時定数ｔ１は第３の時定数ｔ３よりも大きい時定数となる。また、第３の時定数には、たとえば、第１のピークホールド信号ＰＨ１(r+1)＝ＲＦ信号ＲＦ(r+1)とする場合を含むこととする。
【００８１】
図７に示すように、ＲＦ信号ＲＦ(m-3)のときにＰＨ１(m-3)となったあと、ＲＦ信号ＲＦ(m-2)が入力されると、ＲＦ(m-2)＝ＰＨ１(m-3)であるため第１のチャージ回路68が選択され、この第１のチャージ回路68によりＰＨ１(m-2)＝ＲＦ(m-2)となる。
【００８２】
次に、ＲＦ信号ＲＦ(m-1)が入力されると、ｙ１＜＜０（ＲＦ(m-1)＜＜ＰＨ１(m-2)）であるが、カウント値β１が１（β１＜３）であるため、第２のディスチャージ回路67が選択され、この第２のディスチャージ回路67によりＰＨ１(m-1)＝ＰＨ１(m-2)−Ｘとなる。
【００８３】
そして、ＲＦ信号ＲＦ(m)が入力されると、ｙ１≧０（ＲＦ(m)≧ＰＨ１(m-1)）であるため、第１のチャージ回路68が選択され、この第１のチャージ回路68によりＰＨ１(m)＝ＲＦ(m)となる。
【００８４】
さらに、ＲＦ信号ＲＦ(m+1)が入力されると、ｙ１＜＜０（ＲＦ(m+1)＜＜ＰＨ１(m)）であるがカウント値β１が１（β１＜３）であるため、第２のディスチャージ回路67が選択され、この第２のディスチャージ回路67によりＰＨ１(m+1)＝ＰＨ１(m)−Ｘとなる。同様に、ＲＦ信号ＲＦ(m+2)入力時ｙ１＜＜０であるがカウント値β１が２（β１＜３）であるため、第２のディスチャージ回路67が選択され、この第２のディスチャージ回路67によりＰＨ１(m+2)＝ＰＨ１(m+1)−Ｘとなる。
【００８５】
その後、ＲＦ信号ＲＦ(m+3)が入力されると、ｙ１＜＜０であり、かつβ１≧３（β１＝３）となるため、第１のディスチャージ回路66が選択され、この第１のディスチャージ回路66によりＰＨ１(m+3)＝ＰＨ１(m+2)−Ｙとなる。なお、本実施の形態では、Ｙは十分に大きい値であり、またＰＨ１(m+3)はＲＦ(m+3)よりも小さくならないため、ＰＨ１(m+3)≒ＲＦ(m+3)となる。以降、暗欠陥が継続している状態においては、ＰＨ１(m+3)≒ＲＦ(m+3)の状態が継続する。
【００８６】
暗欠陥の状態が終了するタイミング（ｑ−２〜ｑ＋１の区間）においては、ｙ１≧０となっており、第１のチャージ回路68が選択されて、ＰＨ１(q-2)＝ＲＦ(q-2)、ＰＨ１(q-1)＝ＲＦ(q-1)、ＰＨ１(q)＝ＲＦ(q)、ＰＨ１(q+1)＝ＲＦ(q+1)となる。
【００８７】
（２．２  第１のボトムホールド回路31の説明）
次に、第１のボトムホールド回路31について図面を参照して説明する。図８は本実施形態における第１のボトムホールド回路31の構成を示す図、図９は第１のボトムホールド回路31の動作フローチャート、図１０は第１のボトムホールド回路31における第１のボトムホールド信号ＢＨ１とＲＦ信号ＲＦとの関係例を示す図である。
【００８８】
図８に示すように、第１のボトムホールド回路31は、比較回路70と、差分検出回路71と、比較回路72と、計測回路73と、チャージ／ディスチャージ量制御信号生成回路（以下、「制御信号生成回路」と略すものとする。）74と、制御回路75とを有しており、第１のボトムホールド信号ＢＨ１を生成して出力する。なお、差分検出回路71が第２の比較回路に対応する。また、比較回路72と、計測回路73と、制御信号生成回路74とが時定数調整回路に対応する。
【００８９】
この第１のボトムホールド回路31にＲＦ信号が入力されると、比較回路70は、入力されるＲＦ信号を内部のＡ／Ｄコンバータによって高速のサンプリング時間（ｔａ）でサンプリングすると共に、このようにして得られたデータ列としてのＲＦ信号ＲＦ(r+1)と、第１のボトムホールド回路31において保持している第１のボトムホールド信号ＢＨ１(r)とをサンプリング時間（ｔａ）毎に比較し、その比較結果の差分値ｙ３(r+1)（＝ａ−ｂ）を制御信号生成回路74へ出力する。ここで、ａ＝ＲＦ(r+1)、ｂ＝ＢＨ１(r)とする。ＲＦ信号のサンプリングは別途サンプリング回路を設けてＲＦ信号ＲＦ(r+1)を生成し、この比較回路70に入力するようにしてもよい。
【００９０】
一方、差分検出回路71は、入力されるＲＦ信号を内部のＡ／Ｄコンバータによって高速のサンプリング時間（ｔａ）でサンプリングすると共に、このようにして得られたデータ列としてのＲＦ信号ＲＦ(r+1)と第１のボトムホールド回路31によって保持されている第１のボトムホールド信号ＢＨ１(r)との差分値ｙ４(r+1)（＝ＲＦ(r+1)−ＢＨ１(r)）をサンプリング時間（ｔａ）毎に検出し、比較回路72へ出力する。ＲＦ信号のサンプリングは別途サンプリング回路を設けてＲＦ信号ＲＦ(r+1)を生成し、この差分検出回路71に入力するようにしてもよい。
【００９１】
このように差分検出回路71から出力された差分値ｙ４(r+1)は、比較回路72によって予め任意に設定した閾値α２（α２＞＞０となる値）と比較される。そして、計測回路73により閾値α２を連続して上回った（閾値α２以下の値として定義される所定範囲を超えた）回数（以下、「カウント値β２」とする。）が計測される。そして、このように計測された結果は、制御信号生成回路74へ出力される。また、比較回路72は、差分値ｙ４(r+1)を予め任意に設定した閾値α４（α４＜＜０となる値）と比較し、差分値ｙ４(r+1)が閾値α４よりも下回った状態を検出する。なお、この閾値α４以上の値が第２の所定範囲に対応する。
【００９２】
また、制御信号生成回路74は、比較回路70による比較結果（差分値ｙ３(r+1)）と、計測回路73による計測結果を入力し、これらに基づいて制御回路75における複数のチャージ／ディスチャージ量を動的に変化させる。
【００９３】
すなわち、制御信号生成回路74は、比較回路70から出力される差分値ｙ３(r+1)（＝ＲＦ(r+1)−ＢＨ１(r)）と計測回路73から出力されるカウント値β２に基づいて、以下の４つの制御信号のうちいずれかの制御信号を制御回路75へ出力する。
（１）第１の制御信号：ｙ３(r+1)（＝ａ−ｂ）≦０のとき
（２）第２の制御信号：ｙ３(r+1)＞０のとき
（３）第３の制御信号：ｙ３(r+1)＞＞０、かつβ２≧任意の値のとき
（４）第４の制御信号：ｙ３(r)＜＜０  から  ｙ３(r+1)＞＞０となったとき
【００９４】
ここで、制御回路75には、第１のボトムホールド信号ＢＨ１(r)にＹを加算する第３のディスチャージ回路76と、第１のボトムホールド信号ＢＨ１(r)にＸを加算する第４のディスチャージ回路77と、ＲＦ信号ＲＦ(r+1)を出力する第３のチャージ回路78と、第１のボトムホールド信号ＢＨ１(r-1)を保持する保持回路79とを有している。なお、第３のディスチャージ回路76は、第１のボトムホールド信号ＢＨ１(r)にＹを加算するのではなく、ＲＦ信号ＲＦ(r+1)を出力するようにしてもよい。このようにすれば、ＲＦ信号への追従性が更に高くなる。
【００９５】
そして、制御回路75は、制御信号生成回路74からの制御信号に基づき、以下のように第１のボトムホールド信号ＢＨ１(r+1)のレベルを変更する。
【００９６】
すなわち、制御回路75は、制御信号生成回路74から第１の制御信号が出力されると第２のチャージ回路78を、第２の制御信号が出力されると第４のディスチャージ回路77を、第３の制御信号が出力されると第３のディスチャージ回路76を、第４の制御信号が出力されると保持回路79を選択するように構成されている。
【００９７】
そして、制御回路75によって選択された回路から第１のボトムホールド信号ＢＨ１(r+1)を出力するようにしている。
【００９８】
以上のように構成された第１のボトムホールド回路31について、その動作を図９のフローチャートを用いて具体的に説明する。
【００９９】
図９に示すように、制御信号生成回路74に第１のボトムホールド信号ＢＨ１(r)とＲＦ信号ＲＦ(r+1)との差分値ｙ３(r+1)（＝ａ−ｂ）が入力される（ステップＳＴ２１）と、ｙ３(r+1)≦０（＝ａ≦ｂ）であるか否かが判定される（ステップＳＴ２２）。この比較の結果、ｙ３(r+1)≦０である場合（ステップＳＴ２２：Ｙｅｓ）、制御信号生成回路74は第１の制御信号を出力する（ステップＳＴ２３）。そして、制御回路75は、第１の制御信号を受信すると、第２のチャージ回路78を選択する。このように選択された第２のチャージ回路78は、ＲＦ信号ＲＦ(r+1)を第１のボトムホールド信号ＢＨ１(r+1)として出力する（ステップＳＴ２４）。
【０１００】
一方、制御信号生成回路74は、差分値ｙ３(r+1)がｙ３(r+1)≦０ではないとき（ステップＳＴ２２：Ｎｏ）、さらに差分値ｙ３(r+1)が０よりもかなり大きいｙ３(r+1)＞＞０（＝ａ＞＞ｂ）か否かを判定する（ステップＳＴ２５）。そして、ｙ３(r+1)＞＞０であると判定する（ステップＳＴ２５：Ｙｅｓ）と、さらに、カウント値β２が予め設定された値（本実施の形態では“３”としている。）以上となっているか否かを判定（ステップＳＴ２６）する。そして、カウント値β２が予め設定された値以上であるとき（ステップＳＴ２６：Ｙｅｓ）には、第３の制御信号を出力する（ステップＳＴ２７）。そして、制御回路75は、第３の制御信号を受信すると、第３のディスチャージ回路76を選択する。このように選択された第３のディスチャージ回路76は、第１のボトムホールド信号ＢＨ１(r)にＹを加算した信号を第１のボトムホールド信号ＢＨ１(r+1)として出力する（ステップＳＴ２８）。なお、ＢＨ１(r)＋Ｙ≧ＲＦ(r+1)となる場合には、ＢＨ１(r+1)＝ＲＦ(r+1)として出力する。
【０１０１】
また、ステップＳＴ２６において、カウント値β２が予め設定された値以上となっていない（ステップＳＴ２６：Ｎｏ）とき、制御信号生成回路74はさらに、前回の差分値ｙ３(r)が０よりもかなり小さい（ｙ３(r)＜＜０）値であったか否かを判定する（ステップＳＴ２９）。そして、その結果前回の差分値ｙ３(r)が０よりもかなり小さいとき（ステップＳＴ２９：Ｙｅｓ）、第４の制御信号を出力する（ステップＳＴ３０）。そして、制御回路75は、第４の制御信号を受信すると、保持回路79を選択する。このように選択された保持回路79は、保持している信号ＢＨ１(r-1)を第１のボトムホールド信号ＢＨ１(r+1)として出力する（ステップＳＴ３１）。
【０１０２】
一方、制御信号生成回路74は、差分値ｙ３(r+1)がｙ３(r+1)＞＞０でもなく（ステップＳＴ２５：Ｎｏ）、或いはｙ３(r+1)＞＞０であっても、β２＜３であって（ステップＳＴ２６：Ｎｏ）さらに前回の差分値ｙ３(r)が０よりもかなり小さい（ｙ３(r)＜＜０）値となっていない（ステップＳＴ２９：Ｎｏ）とき、制御信号生成回路74は第２の制御信号を出力する（ステップＳＴ３２）。そして、制御回路75は、第２の制御信号を受信すると、第４のディスチャージ回路77を選択する。このように選択された第４のディスチャージ回路77は、ボトムホールド信号ＢＨ１(r)にＸを加算した信号をボトムホールド信号ＢＨ１(r+1)として出力する（ステップＳＴ３３）。なお、ＢＨ１(r)＋Ｘ≧ＲＦ(r+1)となる場合には、ＢＨ１(r+1)＝ＲＦ(r+1)として出力する。
【０１０３】
すなわち制御回路75は制御信号生成回路74からの制御信号に基づき、その制御信号に応じて以下のようなボトムホールド信号ＢＨ１(r+1)を出力する。
（１）第１の制御信号のとき：ＢＨ１(r+1)＝ＲＦ(r+1)
（２）第２の制御信号のとき：ＢＨ１(r+1)＝ＢＨ１(r)＋Ｘ
（３）第３の制御信号のとき：ＢＨ１(r+1)＝ＢＨ１(r)＋Ｙ
（４）第４の制御信号のとき：ＢＨ１(r+1)＝ＢＨ１(r-1)
【０１０４】
このように、本実施の形態における第１のボトムホールド回路31によれば、所定サンプリング周期（ｔａ）毎に出力されるＲＦ信号ＲＦ(r+1)が、第１のボトムホールド信号ＢＨ１(r)よりも高いＲＦ信号ＲＦ(r+1)となったときにはＸだけ加算するが、ＢＨ１(r)＜＜ＲＦ(r+1)の状態が３サンプリング周期（３ｔａ）以上連続した場合には、ＢＨ１(r+1)＝ＢＨ１(r)＋Ｙとすることによって、第１のボトムホールド回路31の時定数を小さくしてレベルが上昇する方向での信号追従性を上げるようにしている。
【０１０５】
また、差分値ｙ３(r)がｙ３(r)＜＜０の状態から、差分値ｙ３(r+1)がｙ３(r+1)＞＞０となったときには、ノイズであると判定して第１のボトムホールド信号ＢＨ１(r+1)＝ＢＨ１(r-1)とすることによって、チャージ／ディスチャージ量を制御するようにしている。すなわち、差分値ｙ３(r)が第２の所定範囲（α４以上の値）を超えると、このときに出力している第１のボトムホールド信号ＢＨ１(r-1)を保持し、その後所定期間（１サンプリング周期）内に差分値ｙ３(r+1)が所定範囲（α２以下の値）を超えたとき、保持している第１のボトムホールド信号ＢＨ１(r-1)を出力する。
【０１０６】
また、差分値ｙ３(r+1)が所定範囲（α２以下の値）を超える状態が連続した後、その連続状態が中断したとき、第３の時定数ｔ３を第１の時定数ｔ１へ変更する。
【０１０７】
ここで、図１０に示すようなＲＦ信号ＲＦが第１のボトムホールド回路31に入力されてきた場合を例にとって、上記第１のボトムホールド回路31の動作を説明する。なお、ｇ−３、ｇ−２、・・・、ｊ＋３は、サンプリングタイミングを表しており、このサンプリングタイミングとチャージ量・ディスチャージ量によって第１のボトムホールド回路31の時定数が決まる。本実施形態においては、サンプリングタイミング周期（ｔａ）で第４のディスチャージ回路77によりディスチャージ（ディスチャージ量Ｘ）したときの時定数を第１の時定数ｔ１とし、サンプリングタイミング周期（ｔａ）で第３のディスチャージ回路76によりディスチャージ（ディスチャージ量Ｙ）したときの時定数を第３の時定数ｔ３とする。なお、ディスチャージ量Ｘよりもディスチャージ量Ｙが大きいため、第１の時定数ｔ１は第３の時定数ｔ３よりも大きい時定数となる。また、第３の時定数には、たとえば、第１のボトムホールド信号ＢＨ１(r+1)＝ＲＦ信号ＲＦ(r+1)とする場合を含むこととする。
【０１０８】
図１０に示すように、ＲＦ信号ＲＦ(g-3)のときに第１のボトムホールド信号ＢＨ１(g-3)となったあと、ＲＦ信号ＲＦ(g-2)が入力されると、ＲＦ(g-2)＝ＢＨ１(g-3)であるため第２のチャージ回路78が選択され、この第２のチャージ回路78によりＢＨ１(g-2)＝ＲＦ(g-2)となる。
【０１０９】
次に、ＲＦ信号ＲＦ(g-1)が入力されると、ｙ３＞＞０（ＲＦ(g-1)＞＞ＢＨ１(g-2)）であるが、カウント値β２が１（β２＜３）であるため、第４のディスチャージ回路77が選択され、この第４のディスチャージ回路77によりＢＨ１(g-1)＝ＢＨ１(g-2)＋Ｘとなる。
【０１１０】
そして、ＲＦ信号ＲＦ(g)が入力されると、ｙ３≦０（ＲＦ(g)≦ＢＨ１(g-1)）であるため、第２のチャージ回路78が選択され、この第２のチャージ回路78によりＢＨ１(g)＝ＲＦ(g)となる。
【０１１１】
さらに、ＲＦ信号ＲＦ(g+1)が入力されると、ｙ３＞＞０（ＲＦ(g+1)＞＞ＢＨ１(g)）であるがカウント値β２が１（β２＜３）であるため、第４のディスチャージ回路77が選択され、この第４のディスチャージ回路77によりＢＨ１(g+1)＝ＢＨ１(g)＋Ｘとなる。同様に、ＲＦ信号ＲＦ(g+2)入力時ｙ３＞＞０であるがカウント値β２が２（β２＜３）であるため、第４のディスチャージ回路77が選択され、この第４のディスチャージ回路77によりＢＨ１(g+2)＝ＢＨ１(g+1)＋Ｘとなる。
【０１１２】
その後、ＲＦ信号ＲＦ(g+3)が入力されると、ｙ３＞＞０であり、かつβ２≧３（β２＝３）となるため、第３のディスチャージ回路76が選択され、この第３のディスチャージ回路76によりＢＨ１(g+3)＝ＢＨ１(g+2)＋Ｙとなる。なお、本実施の形態では、Ｙは十分に大きい値であり、またＢＨ１(g+3)はＲＦ(g+3)よりも大きくならないため、ＢＨ１(g+3)≒ＲＦ(g+3)となる。以降、明欠陥が継続している状態においては、ＢＨ１(g+3)≒ＲＦ(g+3)の状態が継続する。
【０１１３】
明欠陥の状態が終了するタイミング（ｊ−２〜ｊ＋１の区間）においては、ｙ３≦０となっており、第２のチャージ回路78が選択されて、ＢＨ１(j-2)＝ＲＦ(j-2)、ＢＨ１(j-1)＝ＲＦ(j-1)、ＢＨ１(j)＝ＲＦ(j)、ＢＨ１(j+1)＝ＲＦ(j+1)となる。
【０１１４】
（２．３  第２のピークホールド回路40の説明）
次に、第２のピークホールド回路40について図面を参照して説明する。図１１は本実施形態における第２のピークホールド回路40の構成を示す図である。
【０１１５】
この第２のピークホールド回路40は、第１のピークホールド回路30から、差分検出回路61、比較回路62、計測回路63、制御信号生成回路64を取り外し、さらに制御回路65から第１のディスチャージ回路66と保持回路69とを取り外したものである。さらに、サンプリング周期（ｔｂ）は第１のピークホールド回路30のサンプリング周期（ｔａ）よりも長いものとしており、したがって、この第２のピークホールド回路40の時定数は、第１の時定数ｔ１よりも大きい時定数ｔ２となる。このｔ２が第２の時定数に対応する。なお、第１のピークホールド回路30と第２のピークホールド回路40とサンプリング周波数を同一とし、第２のピークホールド回路40のディスチャージ量をＸよりも小さくするようにして、第２の時定数ｔ２としてもよい。
【０１１６】
したがって、ＲＦ信号ＲＦ(r+1)が入力されると、比較回路81によって、このＲＦ信号ＲＦ（r+1）と第２のピークホールド信号ＰＨ２(r)とが比較され、ＲＦ信号ＲＦ（r+1）が第２のピークホールド信号ＰＨ２(r)以上のレベルであれば（ａ≧ｂ）、制御回路82により第２のピークホールド信号ＰＨ２(r+1)＝ＲＦ信号ＲＦ（r+1）とする。一方で、ＲＦ信号ＲＦ（r+1）が第２のピークホールド信号ＰＨ２(r)よりも小さければ（ａ＜ｂ）、制御回路82により第２のピークホールド信号ＰＨ２(r+1)＝ＰＨ２(r)−Ｘとする。
【０１１７】
（２．４  第２のボトムホールド回路41の説明）
次に、第２のボトムホールド回路41について図面を参照して説明する。図１２は本実施形態における第２のボトムホールド回路41の構成を示す図である。
【０１１８】
この第２のボトムホールド回路41は、第１のボトムホールド回路31から、差分検出回路71、比較回路72、計測回路73、制御信号生成回路74を取り外し、さらに制御回路75から第３のディスチャージ回路76と保持回路79とを取り外したものである。さらに、サンプリング周期（ｔｂ）は第１のボトムホールド回路31のサンプリング周期（ｔａ）よりも長いものとしており、したがって、この第２のボトムホールド回路41の時定数は、第１の時定数ｔ１よりも大きい時定数ｔ２となる。このｔ２が第２の時定数に対応する。なお、第１のボトムホールド回路31と第２のボトムホールド回路41とサンプリング周波数を同一とし、第２のボトムホールド回路41のディスチャージ量をＸよりも小さくするようにして、第２の時定数ｔ２としてもよい。
【０１１９】
したがって、ＲＦ信号ＲＦ(r+1)が入力されると、比較回路91によって、このＲＦ信号ＲＦ（r+1）と第２のボトムホールド信号ＢＨ２(r)とが比較され、ＲＦ信号ＲＦ（r+1）が第２のボトムホールド信号ＢＨ２(r)以下のレベルであれば（ａ≦ｂ）、制御回路92により第２のボトムホールド信号ＢＨ２(r+1)＝ＲＦ信号ＲＦ（r+1）とする。一方で、ＲＦ信号ＲＦ（r+1）が第２のボトムホールド信号ＢＨ２(r)よりも大きければ（ａ＞ｂ）、制御回路92により第２のボトムホールド信号ＢＨ２(r+1)＝ＢＨ２(r)＋Ｘとする。
【０１２０】
（３．欠陥検出回路の動作の説明）
次に、以上のように構成された欠陥検出回路80の動作について、図面を参照して具体的に説明する。図１３は暗欠陥検出動作時の各信号波形を示す図であり、図１４は明欠陥検出動作時の各信号波形を示す図である。
【０１２１】
まず、欠陥検出回路80における暗欠陥検出動作について、図１３を参照して説明する。
【０１２２】
入力されるＲＦ信号のレベルが光ディスク２上の暗欠陥により著しく低下すると、第１のピークホールド回路30は、第１の時定数ｔ１（サンプリングタイミングｔａで、ディスチャージ量Ｘ）によって徐々に第１のピークホールド信号ＰＨ１を降下させていく。そして、ＲＦ信号と第１のピークホールド信号ＰＨ１との差分が大きく、かつこの状態が所定期間継続すると、第１のピークホールド回路30は、第３の時定数ｔ３（サンプリングタイミングｔａで、ディスチャージ量Ｙ）によって急激に第１のピークホールド信号ＰＨ１を降下させる。その後、光ディスク２上の暗欠陥区間終了によりＲＦ信号のレベルが急激に上昇すると、第１のピークホールド回路30は、そのＲＦ信号の上昇に追従して第１のピークホールド信号ＰＨ１を急激に上昇させる（図１３（ａ）参照）。
【０１２３】
また、第１のピークホールド信号ＰＨ１は、演算回路32に入力され、第１のボトムホールド信号ＢＨ１で減算され、第１のエンベロープ信号ＥＮＶ１として出力される（図１３（ｂ）参照）。
【０１２４】
一方、第２のピークホールド回路40は、ＲＦ信号のレベルが光ディスク２上の暗欠陥により著しく低下すると、第２の時定数ｔ２（サンプリングタイミングｔｂで、ディスチャージ量Ｘ）によって徐々に第２のピークホールド信号ＰＨ２を降下させていく。その後、光ディスク２上の暗欠陥区間終了によりＲＦ信号のレベルが急激に上昇すると、第２のピークホールド回路40は、そのＲＦ信号の上昇に追従して第２のピークホールド信号ＰＨ２を急激に上昇させる（図１３（ｃ）参照）。
【０１２５】
この第２のピークホールド信号ＰＨ２は、演算回路42に入力され、第１のボトムホールド信号ＢＨ１で減算され、第２のエンベロープ信号ＥＮＶ２として出力される。次に、レベル調整回路22によってレベルを所定値分だけ下げられる調整を施され、閾値信号ＴＨとして出力される（図１３（ｄ）参照）。
【０１２６】
そして、生成された第１のエンベロープ信号ＥＮＶ１と閾値信号ＴＨとがコンパレータ23によって比較され（図１３（ｅ）参照）、第１のエンベロープ信号ＥＮＶ１が閾値信号ＴＨを下回ったときに、コンパレータ23からディフェクトを示す信号（本実施形態においてはＨｉｇｈレベルの信号）が出力される（図１３（ｆ）参照）。
【０１２７】
このように、第１のピークホールド信号ＰＨ１が閾値信号を超える時間を大幅に短縮することができ、その結果、従来に比べ欠陥検出時間を大幅に短縮することが可能となる。
【０１２８】
また、第１のピークホールド回路30は、入力信号にノイズがのることにより入力信号とピークホールド信号ＰＨ１との差分がプラスマイナスに高周波数で大きく振れるような場合であっても、所定期間の間継続してＲＦ信号のレベルが所定範囲内に納まるときにのみ時定数を小さくするように制御することによって、ノイズによる欠陥誤検出を抑制することができる。
【０１２９】
次に、欠陥検出回路80における明欠陥検出動作について、図１４を参照して説明する。
【０１３０】
入力されるＲＦ信号のレベルが光ディスク２上の明欠陥により著しく上昇すると、第１のボトムホールド回路31は、第１の時定数（サンプリングタイミングｔａで、ディスチャージ量Ｘ）によって徐々に第１のボトムホールド信号ＢＨ１を上昇させていく。そして、ＲＦ信号と第１のボトムホールド信号ＢＨ１との差分が大きく、かつこの状態が所定期間継続すると、第１のボトムホールド回路31は、第３の時定数（サンプリングタイミングｔａで、ディスチャージ量Ｙ）によって急激に第１のボトムホールド信号ＢＨ１を上昇させる。その後、光ディスク２上の明欠陥区間終了によりＲＦ信号のレベルが急激に降下すると、第１のボトムホールド回路31は、そのＲＦ信号の降下に追従して第１のボトムホールド信号ＢＨ１を急激に降下させる（図１４（ａ）参照）。
【０１３１】
また、第１のボトムホールド信号ＢＨ１は、演算回路32に入力され、第１のピークホールド信号ＰＨ１から減算され、第１のエンベロープ信号ＥＮＶ１として出力される（図１４（ｂ）参照）。
【０１３２】
一方、第２のボトムホールド回路41は、ＲＦ信号のレベルが光ディスク２上の明欠陥により著しく上昇すると、第２の時定数（サンプリングタイミングｔｂで、ディスチャージ量Ｘ）によって徐々に第２のボトムホールド信号ＢＨ２を上昇させていく。その後、光ディスク２上の明欠陥区間終了によりＲＦ信号のレベルが急激に下降すると、第２のボトムホールド回路41は、そのＲＦ信号の下降に追従して第２のボトムホールド信号ＢＨ２を急激に下降させる（図１４（ｃ）参照）。
【０１３３】
この第２のボトムホールド信号ＢＨ２は、演算回路42に入力され、第２のピークホールド信号ＰＨ２から減算され、第２のエンベロープ信号ＥＮＶ２として出力される。次に、レベル調整回路22によってレベルを所定値分だけ下げられる調整を施され、閾値信号ＴＨとして出力される（図１４（ｄ）参照）。
【０１３４】
そして、生成された第２のエンベロープ信号ＥＮＶ２と閾値信号ＴＨとがコンパレータ23によって比較され（図１４（ｅ）参照）、第２のエンベロープ信号ＥＮＶ２が閾値信号ＴＨを下回ったときに、コンパレータ23からディフェクトを示す信号（本実施形態においてはＨｉｇｈレベルの信号）が出力される（図１４（ｆ）参照）。
【０１３５】
このように、第１のボトムホールド信号ＢＨ１が閾値信号を超える時間を大幅に短縮することができ、その結果、従来に比べ欠陥検出時間を大幅に短縮することが可能となる。
【０１３６】
また、第１のボトムホールド回路31は、入力信号にノイズがのることにより入力信号とボトムホールド信号ＢＨ１との差分がプラスマイナスに高周波数で大きく振れるような場合であっても、所定期間の間継続してＲＦ信号のレベルが所定範囲内に納まるときにのみ時定数を小さくするように制御することによって、ノイズによる欠陥誤検出を抑制することができる。
【０１３７】
なお、本実施形態においては、コンパレータ23から出力されるＨｉｇｈレベルの信号をディフェクト信号としたが、コンパレータ23から出力される信号をインバータ回路（図示せず）を介して出力等することにより、Ｌｏｗレベルの信号をディフェクト信号とすることもできる。
【図面の簡単な説明】
【０１３８】
【図１】本発明の一実施形態に係る光ディスク再生装置の構成を示す図である。
【図２】図１におけるクロック再生ＰＬＬ回路の構成を示す図である。
【図３】図２における欠陥検出回路の構成を示す図である。
【図４】図３におけるエンベロープ生成回路の構成を示す図である。
【図５】図４における第１のピークホールド回路の構成を示す図である。
【図６】図４における第１のピークホールド回路の動作フローチャートである。
【図７】図４における第１のピークホールド回路の動作説明図である。
【図８】図４における第１のボトムホールド回路の構成を示す図である。
【図９】図４における第１のボトムホールド回路の動作フローチャートである。
【図１０】図４における第１のボトムホールド回路の動作説明図である。
【図１１】図４における第２のピークホールド回路の構成を示す図である。
【図１２】図４における第２のボトムホールド回路の構成を示す図である。
【図１３】図２における欠陥検出回路の暗欠陥検出動作を説明するための図である。
【図１４】図２における欠陥検出回路の明欠陥検出動作を説明するための図である。
【図１５】従来の欠陥検出回路の構成を示す図である。
【図１６】図１５の欠陥検出回路の信号波形を示す図である。
【符号の説明】
【０１３９】
２０  高速エンベロープ生成回路
２１  低速エンベロープ生成回路
２２  レベル調整回路
２３  コンパレータ
３０  第１のピークホールド回路
３１  第１のボトムホールド回路
４０  第２のピークホールド回路
４１  第２のボトムホールド回路
６１  差分検出回路
６２  比較回路
６３  計測回路
６４  制御信号生成回路
６５  制御回路
７１  差分検出回路
７２  比較回路
７３  計測回路
７４  制御信号生成回路
７５  制御回路
８０  欠陥検出回路
【図１】
2007102911.tif 000003
【図２】
2007102911.tif 000004
【図３】
2007102911.tif 000005
【図４】
2007102911.tif 000006
【図５】
2007102911.tif 000007
【図６】
2007102911.tif 000008
【図７】
2007102911.tif 000009
【図８】
2007102911.tif 000010
【図９】
2007102911.tif 000011
【図１０】
2007102911.tif 000012
【図１１】
2007102911.tif 000013
【図１２】
2007102911.tif 000014
【図１３】
2007102911.tif 000015
【図１４】
2007102911.tif 000016
【図１５】
2007102911.tif 000017
【図１６】
2007102911.tif 000018