(57)【要約】【課題】  電力の大きさを高精度で検出することが可能な高周波電力増幅用電子部品を提供する。【解決手段】  例えば、バイアス電圧ＶＲＥＦと入力ノードＲＦｉｎからの高周波入力信号を受け、これに応じた電流を生成するＮＭＯＳトランジスタＭＮ１と、ＭＮ１の電流を転写するＰＭＯＳトランジスタＭＰ１，ＭＰ２と、転写した電流をダイオード接続によって電圧ＶＤＴに変換するＮＭＯＳトランジスタＭＮ２ｖとを設ける。さらに、電圧ＶＤＴからバイアス電圧ＶＲＥＦを減算し、それを増幅後にオフセット電圧ＶＯＳを加えて検出電圧ＶＤＥＴを生成するディファレンシャルアンプ回路ＤＩＦＡＭＰを設ける。そして、このような構成において、ＶＲＥＦの値とＶＯＳの値とＭＮ２ｖの素子サイズとをそれぞれ制御信号ＳＷ１、ＳＷ３、ＳＷ２によって調整可能にする。【選択図】  図４
2007067460.tif 000002
【特許請求の範囲】
【請求項１】
高周波電力信号とバイアス電圧を含む入力信号が入力され、前記入力信号に応じた電流を生成する第１トランジスタと、
前記第１トランジスタで生成した電流を転写するカレントミラー回路と、
前記カレントミラー回路で転写した電流をダイオード接続によって電圧に変換する第２トランジスタと、
前記第２トランジスタで変換した電圧から前記バイアス電圧を減算し、前記減算した電圧を増幅し、前記増幅した電圧にオフセット電圧を加算した電圧を出力するアンプ回路とを備え、
前記高周波電力信号の大きさを反映した電圧が前記アンプ回路の出力によって得られる高周波電力増幅用電子部品であって、
予め設定値が定められ、
前記設定値に基づいて前記バイアス電圧の大きさを調整する手段と、
前記設定値に基づいて前記オフセット電圧の大きさを調整する手段とを有することを特徴とする高周波電力増幅用電子部品。
【請求項２】
請求項１記載の高周波電力増幅用電子部品において、さらに、
前記設定値に基づいて前記第２トランジスタの素子サイズを調整する手段を有することを特徴とする高周波電力増幅用電子部品。
【請求項３】
請求項１記載の高周波電力増幅用電子部品において、
前記バイアス電圧および前記オフセット電圧は、それぞれ電源電圧を抵抗分割することで生成され、前記設定値に基づいて前記抵抗分割の比率が変更可能となっていることを特徴とする高周波電力増幅用電子部品。
【請求項４】
請求項１記載の高周波電力増幅用電子部品において、
前記第１トランジスタは、ＭＯＳトランジスタであり、
前記バイアス電圧は、前記ＭＯＳトランジスタのしきい値電圧と等しくなるように調整されることを特徴とする高周波電力増幅用電子部品。
【請求項５】
請求項１記載の高周波電力増幅用電子部品において、
前記アンプ回路は、
一方の入力ノードに前記バイアス電圧が入力される第１アンプ回路と、
一方の入力ノードに前記第２トランジスタによって変換された電圧が入力される第２アンプ回路と、
前記第１アンプ回路の他方の入力ノードと前記オフセット電圧の出力ノードとの間に接続される第１抵抗素子と、
前記第１アンプ回路の他方の入力ノードと前記第１アンプ回路の出力ノードとの間に接続される第２抵抗素子と、
前記第２アンプ回路の他方の入力ノードと前記第１アンプ回路の出力ノードとの間に接続される第３抵抗素子と、
前記第２アンプ回路の他方の入力ノードと前記第２アンプ回路の出力ノードとの間に接続される第４抵抗素子とを有し、
前記第１抵抗素子と前記第４抵抗素子は同一の抵抗値であり、
前記第２抵抗素子と前記第３抵抗素子は同一の抵抗値であり、
前記第２アンプ回路の出力ノードによって、前記高周波電力信号の大きさを反映した電圧が得られることを特徴とする高周波電力増幅用電子部品。
【請求項６】
請求項２記載の高周波電力増幅用電子部品において、
前記第２トランジスタを調整する手段は、ダイオード接続されたトランジスタにスイッチ素子が直列に接続され、前記直列に接続された回路が複数並列に接続された構成によって実現され、前記設定値として前記スイッチ素子のオン／オフを定めることで素子サイズが調整されることを特徴とする高周波電力増幅用電子部品。
【請求項７】
第１高周波電力信号と第１バイアス電圧を含む第１入力信号が入力され、前記第１入力信号の大きさを反映した電圧を出力する第１検波回路と、
第２高周波電力信号と第２バイアス電圧を含む第２入力信号が入力され、前記第２入力信号の大きさを反映した電圧を出力する第２検波回路と、
前記第１バイアス電圧と前記第１検波回路の出力電圧の組み合わせか、前記第２バイアス電圧と前記第２検波回路の出力電圧の組み合わせかを選択する手段と、
前記第１検波回路と前記第２検波回路に共通に設けられ、前記選択する手段で選択した一方の組み合わせに基づいて、対応する出力電圧から対応するバイアス電圧を減算し、前記減算した電圧を増幅し、前記増幅した電圧にオフセット電圧を加算した電圧を出力するアンプ回路とを備え、
前記第１検波回路は、
前記第１入力信号に応じた電流を生成する第１トランジスタと、
前記第１トランジスタで生成した電流を転写する第１カレントミラー回路と、
前記第１カレントミラー回路で転写した電流をダイオード接続によって電圧に変換して出力する第２トランジスタとを備え、
前記第２検波回路は、
前記第２入力信号に応じた電流を生成する第３トランジスタと、
前記第３トランジスタで生成した電流を転写する第２カレントミラー回路と、
前記第２カレントミラー回路で転写した電流をダイオード接続によって電圧に変換して出力する第４トランジスタとを備える高周波電力増幅用電子部品であって、
予め設定値が定められ、
前記設定値に基づいて前記第１バイアス電圧の大きさを調整する手段と、
前記設定値に基づいて前記第２バイアス電圧の大きさを調整する手段と、
前記設定値に基づいて前記第２トランジスタの素子サイズを調整する手段と、
前記設定値に基づいて前記第４トランジスタの素子サイズを調整する手段と、
前記設定値に基づいて前記オフセット電圧の大きさを調整する手段とを有することを特徴とする高周波電力増幅用電子部品。
【請求項８】
請求項７記載の高周波電力増幅用電子部品において、
前記第１検波回路、前記第２検波回路、前記アンプ回路、および前記調整する手段は、同一の半導体チップ上に形成され、
前記半導体チップ上には、さらに、前記調整する手段で用いる前記設定値を保持するための不揮発性の記憶手段が形成されることを特徴とする高周波電力増幅用電子部品。
【請求項９】
請求項７記載の高周波電力増幅用電子部品において、
前記第１検波回路、前記第２検波回路、前記アンプ回路、および前記調整する手段は、同一の半導体チップ上に形成され、
前記半導体チップとは別の半導体チップ上に、前記調整する手段で用いる前記設定値を保持するための不揮発性の記憶手段が形成されることを特徴とする高周波電力増幅用電子部品。
【請求項１０】
請求項８記載の高周波電力増幅用電子部品において、
前記不揮発性の記憶手段は、不揮発性メモリで実現され、
前記半導体チップには、前記不揮発性メモリに前記設定値を格納するための外部端子が設けられることを特徴とする高周波電力増幅用電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅用電子部品に関し、特に携帯電話機等の送信電力の制御に必要とされる電力検出回路を含んだ電子部品に適用して有効な技術に関するものである。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の信号を増幅する高周波電力増幅回路が組み込まれている。このような無線通信装置では、ベースバンド回路もしくはマイクロプロセッサ等の制御回路から要求される送信レベルに応じて高周波電力増幅回路の増幅率を制御する必要がある。このため、高周波電力増幅回路の出力レベルを検出して帰還をかけることが行なわれている。
【０００３】
例えば、特許文献１では、このような高周波電力増幅回路の出力レベルを検出する手段が示されている。その構成は、高周波電力増幅回路の最終段のトランジスタに接続されたインピーダンス整合回路の中間ノードから、抵抗および容量素子を介して高周波電力増幅回路の出力信号を取り出すものとなっている。そして、電力検出回路が、この取り出した信号レベルに比例する電圧を生成するものとなっている。
【０００４】
また、電力検出回路の具体例として、取り出した信号をゲート入力とするトランジスタと、このトランジスタに流れる電流を転写するカレントミラー回路と、転写された電流を電圧に変換する回路と、変換された電圧からＤＣバイアス分を除去し増幅を行うアンプ回路とを含む構成が示されている。この特許文献１の技術を用いると、電力検出手段の小型化や低挿入損失などが実現可能となる。
【特許文献１】特開２００４−３２８５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年の携帯電話機においては、８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）と呼ばれる方式の他に例えば１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）のような方式の信号を扱えるデュアルバンド方式の携帯電話機が提案されている。このような携帯電話機に使用される高周波電力増幅回路では、出力パワーアンプが各バンドに応じて設けられるため、その出力レベルを検出するカプラや電力検出回路なども各バンドに応じてそれぞれ必要になる。したがって、各回路および各部品に対してより一層の小型化が要求される。
【０００６】
こうした中、電力検出回路においては、小型化に加えて、これらの各バンドに応じて感度などの検波特性を高精度に制御する必要がある。しかしながら、前述した特許文献１の技術では、デュアルバンド方式に対応した電力検出回路の具体的構成は特に示されていない。仮に、２通りのバンドに対応して、単純に前述したような構成の電力検出回路を２個用いたとすると回路面積が大きくなってしまう。さらに、前述した特許文献１の技術では、プロセス等の製造起因などで電力検出回路内の回路素子特性にバラツキが生じた場合に、各電力検出回路毎に、それぞれの検波特性がばらついてしまう恐れがある。また、デュアルバンド方式の場合には、電力検出回路内の各バンド毎に、それぞれの検波特性がばらついてしまう恐れがある。
【０００７】
そこで、本発明の目的は、電力の大きさを高精度で検出することが可能な高周波電力増幅用電子部品を提供することにある。また、本発明の他の目的は、複数の通信方式に対応した電力検出回路において、その小型化と高精度化を実現することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による高周波電力増幅用電子部品は、高周波電力信号とバイアス電圧を含む入力信号が入力され、この入力信号の大きさを反映した電圧を出力する検波回路と、この検波回路で出力した電圧から前記バイアス電圧分を減算し、この減算した電圧を増幅し、更にオフセット電圧を加算して出力するアンプ回路とを有するものとなっている。また、前記検波回路は、前記入力信号に応じた電流を生成する第１トランジスタと、第１トランジスタで生成した電流を転写するカレントミラー回路と、カレントミラー回路で転写した電流をダイオード接続によって電圧に変換して出力する第２トランジスタとを備えている。そして、このような構成に対して、バイアス電圧とオフセット電圧の大きさが、予め定めた設定値に応じてそれぞれ調整可能となっている。
【００１１】
すなわち、前記第１トランジスタが、例えばＭＯＳトランジスタである場合、バイアス電圧をＭＯＳトランジスタのしきい値電圧に設定し、高周波電力信号を受けて第１トランジスタをＢ級増幅動作されることが望ましい。これによって、微小な高周波電力信号であっても高精度で安定した電力検出が実現可能となる。しかしながら、ＭＯＳトランジスタのしきい値電圧はプロセスばらつき等によって変動するため、これに伴い電力検出特性が変動してしまう。そこで、バイアス電圧を調整可能とすることで、電力検出特性のばらつきが低減でき、高精度で安定した電力検出が実現可能になる。また、オフセット電圧がばらついた場合も、これに伴い電力検出特性にオフセットばらつきが生じることになるため、これを調整可能にすることで高精度で安定した電力検出が実現できる。
【００１２】
また、前述したバイアス電圧やオフセット電圧の調整に加えて、前記第２トランジスタの素子サイズも調整可能にするとよい。すなわち、高周波電力信号の周波数帯や変調方式などに応じて検出感度にばらつきが生じる可能性が考えられるが、このような検出感度のばらつきは、第２トランジスタの素子サイズを調整することで吸収することができる。したがって、実使用上で目標とする検出感度を高精度で得ることが可能になる。
【００１３】
また、本発明による高周波電力増幅用電子部品は、前述したような検波回路を複数備え、複数の検波回路に共通で前述したようなアンプ回路を有するものとなっている。すなわち、例えば異なる通信方式に対応して異なる周波数帯の高周波電力信号が入力された場合に、それぞれの高周波電力信号を個別に設けた検波回路で検出し、いずれか一方の検波回路を選択して、そのバイアス電圧および出力電圧をアンプ回路に入力するものである。そして、このような構成に対して、各検波回路毎のバイアス電圧と、各検波回路毎の第２トランジスタの素子サイズと、共通のアンプ回路に入力するオフセット電圧とがそれぞれ予め定めた設定値によって調整可能となっている。
【００１４】
これによって、異なる通信方式の高周波電力信号が入力された場合でも、それぞれの通信方式で個別に電力検出特性を調整できるため、高精度で安定した電力検出が実現可能となる。さらに、アンプ回路を共通で使用することで小面積化が実現できる。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、電力検出回路を備えた高周波電力増幅用電子部品において、電力の大きさを高精度で検出することが可能になる。また、複数の通信方式に対応した電力検出回路において、その小型化と高精度化を実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図１は、本発明の一実施の形態による高周波電力増幅用電子部品において、それに含まれる電力検出回路の構成の一例を示す回路図である。図１に示す電力検出回路は、入力ノードＲＦｉｎより入力された高周波電力信号を受け、その電力信号の大きさを反映した電圧ＶＤＴを発生する検波部ＤＥＴと、電圧ＶＤＴよりバイアス電圧を差し引いて増幅を行うディファレンシャルアンプ回路ＤＩＦＡＭＰから構成される。
【００１８】
検波部ＤＥＴは、例えば、ＮＭＯＳトランジスタＭＮ１，ＭＮ２と、ＰＭＯＳトランジスタＭＰ１，ＭＰ２と、ＮＭＯＳトランジスタＭＮ１にバイアス電圧ＶＲＥＦを供給するための抵抗素子Ｒ３，Ｒ４などを含んでいる。ＭＮ１のゲートには、Ｒ３とＲ４の間のノードＮ１から発生するバイアス電圧ＶＲＥＦに、入力ノードＲＦｉｎから容量素子Ｃｉを介した入力信号を加えた電圧Ｖ１の信号が供給される。ＭＮ１のソースは、接地電圧とされ、ＭＮ１のソース−ドレイン間には、この電圧Ｖ１の信号を反映した電流が発生する。なお、ＭＮ１のゲートとノードＮ１の間に設けられた抵抗素子Ｒ７は、ＲＦｉｎからの信号をノードＮ１側に回り込ませないようにするためのものである。
【００１９】
ＭＰ１は、ソースが電源電圧ＶＤＤに、ドレインがＭＮ１のドレインに、ゲートがＭＰ２のゲートと共通に接続される。ＭＰ２は、ソースが電源電圧ＶＤＤに、ドレインがＭＮ２のドレインに接続される。このように、ＭＰ１，ＭＰ２は、カレントミラー回路を構成し、ＭＮ１に発生した電流をＭＮ２に転写する。ＭＮ２は、ソースが接地電圧と接続され、ゲートとドレインが共通にＭＰ２のドレインと接続される。ＭＮ２は、ダイオード接続となっており、カレントミラー回路を介して入力されたＭＮ１の発生電流を電圧ＶＤＴに変換する。そして、この電圧ＶＤＴが、ディファレンシャルアンプ回路ＤＩＦＡＭＰに出力される。
【００２０】
ディファレンシャルアンプ回路ＤＩＦＡＭＰは、例えば、２個のアンプ回路ＡＭＰ１，ＡＭＰ２と、ＡＭＰ１，ＡＭＰ２の増幅率を決める抵抗素子Ｒ１，Ｒ２（およびＲ１’，Ｒ２’）と、ＡＭＰ１，ＡＭＰ２のオフセット電圧ＶＯＳを決める抵抗素子Ｒ５，Ｒ６などを含んでいる。ＡＭＰ１は、一方の入力ノード（（＋）側）にノードＮ１のバイアス電圧ＶＲＥＦが入力され、他方の入力ノード（（−）側）に出力ノードＮ３からの負帰還信号が入力される。すなわち、抵抗素子Ｒ５とＲ６の間でオフセット電圧ＶＯＳを発生するノードＮ２と出力ノードＮ３との間に、Ｎ３側より抵抗素子Ｒ２とＲ１が直列に接続され、Ｒ２とＲ１の間のノードが負帰還の入力ノードとなっている。
【００２１】
ＡＭＰ２は、一方の入力ノードにＭＮ２のゲート（ドレイン）の電圧ＶＤＴが入力され、他方の入力ノードに、ＡＭＰ１の出力をオフセットとして出力ノード（検出電圧）ＶＤＥＴからの負帰還信号が入力される。すなわち、ＡＭＰ２の出力ノードＶＤＥＴとＡＭＰ１の出力ノードＮ３との間にＶＤＥＴ側よりＲ１’とＲ２’が直列に接続され、Ｒ１’とＲ２’の間のノードが負帰還の入力ノードとなっている。そして、この検出電圧ＶＤＥＴが、入力ノードＲＦｉｎにおける入力電力の大きさを表した電圧となる。
【００２２】
このような構成において、図１の構成の主要な特徴は、バイアス電圧ＶＲＥＦを発生する回路とオフセット電圧ＶＯＳを発生する回路が、それぞれトリミング手段を備えていることにある。図１では、例えば、電源電圧ＶＤＤと接地電圧との間で、抵抗素子Ｒ３とＲ４で抵抗分割したノードＮ１よりＶＲＥＦを発生し、抵抗素子Ｒ５とＲ６で抵抗分割したノードＮ２よりＶＯＳを発生している。ここでは、抵抗素子Ｒ４とＲ６が、図２に示すような可変抵抗となっており、これによってトリミング手段を実現している。
【００２３】
図２は、図１の電力検出回路において、そのトリミング手段の一例を示す回路図であり、（ａ）はバイアス電圧の調整回路、（ｂ）はオフセット電圧を調整回路である。図２（ａ）では、図１の抵抗素子Ｒ４が、並列接続の４個の抵抗素子Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４４と抵抗素子Ｒ４１〜Ｒ４４にそれぞれ直列接続された４個のスイッチ素子によって実現されている。この４個のスイッチ素子は、それぞれ制御信号ＳＷ１［１］，［２］，［３］，［４］（ＳＷ１［４：１］）によって制御される。また、図２（ｂ）に示すように、図１の抵抗素子Ｒ６も同様に、４個の抵抗素子Ｒ６１〜Ｒ６４と４個のスイッチ素子によって実現され、これらのスイッチ素子が、それぞれ制御信号ＳＷ３［４：１］によって制御される。
【００２４】
したがって、例えば、Ｒ４１〜Ｒ４４（Ｒ６１〜Ｒ６４）を同一の抵抗値とし、オンにするスイッチ素子の数を制御することによって、図１の抵抗素子Ｒ４およびＲ６の抵抗値を変更でき、バイアス電圧ＶＲＥＦおよびオフセット電圧ＶＯＳを調整できる。なお、抵抗素子の数は、勿論４個に限定されるものではなく、求める抵抗値の調整精度などに応じて定められる。また、トリミング手段も、並列接続の抵抗素子に特に限定されるものではない。例えば、直列接続の抵抗素子を用いて抵抗素子間のノードの中から電圧を取り出すノードを選択する方式や、ダイオード接続されたＭＯＳトランジスタのドレインに電流を流した時のドレイン電圧を利用する方式などでもよい。この場合は、ドレインに流す電流またはＭＯＳトランジスタのサイズを可変とする。
【００２５】
つぎに、図１の電力検出回路の動作について説明する。まず、この電力検出回路の検出電圧ＶＤＥＴは、ディファレンシャルアンプ回路ＤＩＦＡＭＰによって式（１）のように与えられる。
【００２６】
ＶＤＥＴ＝（１＋Ｒ１’／Ｒ２’）ＶＤＴ−（Ｒ１’／Ｒ２’）（１＋Ｒ２／Ｒ１）ＶＲＥＦ＋（Ｒ１’／Ｒ２’）（Ｒ２／Ｒ１）ＶＯＳ      （１）
ここで、Ｒ１＝Ｒ１’、Ｒ２＝Ｒ２’とすると、式（２）のようになる。
【００２７】
ＶＤＥＴ＝（１＋Ｒ１／Ｒ２）（ＶＤＴ−ＶＲＥＦ）＋ＶＯＳ      （２）
この式（２）より、図１の電力検出回路は、電圧ＶＤＴよりバイアス電圧ＶＲＥＦを差し引くことでＲＦｉｎからの正味の入力電力分を電圧値として抽出し、その抽出した電圧値を増幅してオフセット電圧ＶＯＳを加えるものとなっている。そして、電圧ＶＤＴは、後述するようにバイアス電圧ＶＲＥＦにＲＦｉｎの入力電力を反映した電圧ΔＶが加わったような値となるが、このΔＶをいかに高精度で得るかが重要となる。また、電圧ＶＯＳがプロセスばらつき等によって変動すると、ＶＤＥＴの値がＶＯＳ分シフトすることになるので、この電圧にも精度が要求される。
【００２８】
こうした中、電圧ＶＤＴは、次のように生成される。まず、ＮＭＯＳトランジスタＭＮ１に入力されるバイアス電圧ＶＲＥＦは、ＭＮ１にＢ級増幅動作を行わせるように調整する。すなわち、ＭＮ１のしきい値電圧Ｖｔｈ近辺に調整し、ＲＦｉｎからの入力信号が微弱であっても検出できるようにしておく。ＭＮ１は、ＲＦｉｎからの交流信号の半波分で動作し、それに応じたドレイン電流を生成する。このドレイン電流は、ＭＰ１，ＭＰ２のカレントミラー回路で転写され、ＭＮ２によって電圧ＶＤＴに変換される。なお、ＭＮ１は半波分で動作するが、電圧ＶＤＴは、ＭＮ１で電流を発生する際や、その電流をＭＰ１，ＭＰ２を介してＭＮ２に入力する際の各ＭＯＳトランジスタの遅延および寄生容量、更にはＡＭＰ２の入力容量等によって整流および平滑化される。この様子を模式的に図３に示す。
【００２９】
図３は、図１の電力検出回路において、その検波部で電圧が生成されるまでの過程を示す模式図である。バイアス電圧ＶＲＥＦがＭＮ１のしきい値電圧Ｖｔｈに等しい場合（Ｖｔｈ１の場合）、ＲＦｉｎからの入力波形に対してＶＲＥＦより高い電圧の部分でＭＮ１が動作する。そして、仮にＭＮ１とＭＮ２の素子サイズが等しい場合、これに伴う電流および電圧が前述したように整流および平滑化されることで、電圧ＶＤＴとしてＶＲＥＦ＋ΔＶ１が得られる。
【００３０】
ところが実際には、ＭＮ１のしきい値電圧Ｖｔｈは、プロセスばらつきによって変動してしまう。したがって、従来技術においては、バイアス電圧ＶＲＥＦのトリミング手段を備えていないため、例えば図３のように、ＭＮ１のしきい値電圧Ｖｔｈがバイアス電圧ＶＲＥＦよりも大きくなるような場合（Ｖｔｈ２の場合）が起こり得た。その結果、電圧ＶＤＴの大きさは、前述した値よりも小さいＶＲＥＦ＋ΔＶ２となり、ＭＮ１のしきい値電圧のばらつきに伴って電圧ＶＤＴにもばらつきが生じてしまう。更に、この場合、ＲＦｉｎからの入力信号が微弱だと電力検出自体が困難となる恐れがある。
【００３１】
そこで、バイアス電圧ＶＲＥＦを調整可能とし、ＭＮ１のしきい値電圧Ｖｔｈに合わせ込めるようにすることで、このようなΔＶのばらつきを低減できる。これに加えて、抵抗素子Ｒ６を調整することによって、オフセット電圧ＶＯＳのばらつきも低減できる。これらによって、検出電圧ＶＤＥＴとして、入力ノードＲＦｉｎへの入力電力の大きさを高精度に反映した電圧を得ることが可能となる。なお、オフセット電圧ＶＯＳは、ＲＦｉｎへの入力電力がゼロの時の検出電圧ＶＤＥＴの初期値となる。検出電圧ＶＤＥＴの初期値は、電力検出回路が適用されるシステムに応じて異なる場合があり、各システムに応じて最適な値に設定される。
【００３２】
図４は、図１の電力検出回路を変形した構成の一例を示す回路図である。図４に示す電力検出回路は、図１の構成例と異なり、そのＮＭＯＳトランジスタＭＮ２が、素子サイズが可変なＮＭＯＳトランジスタＭＮ２ｖとなっている。それ以外の構成については図１と同様であるため説明は省略する。図４の電力検出回路では、バイアス電圧ＶＲＥＦとオフセット電圧ＶＯＳのトリミング手段に加えて、ＭＮ２ｖによる検出感度のトリミング手段を備えている。
【００３３】
図５は、図４の電力検出回路において、そのトリミング手段の一例を示す回路図である。図５では、図４のＮＭＯＳトランジスタＭＮ２ｖが、並列接続の４個のＮＭＯＳトランジスタＭＮ２ｖ１，ＭＮ２ｖ２，ＭＮ２ｖ３，ＭＮ２ｖ４と、これらのＮＭＯＳトランジスタＭＮ２ｖ１〜４にそれぞれ直列接続された４個のスイッチ素子によって実現されている。ＭＮ２ｖ１〜４のそれぞれは、ダイオード接続を備えている。４個のスイッチ素子は、それぞれ制御信号ＳＷ２［１］，［２］，［３］，［４］（ＳＷ２［４：１］）によって制御される。なお、トランジスタの数は、４個に限定されるものではなく、求める調整範囲に応じて適宜定められる。
【００３４】
このようにＮＭＯＳトランジスタＭＮ２ｖの素子サイズ（ゲート幅Ｗ）を調整可能にすると、これに応じて検出感度（ＲＦｉｎの変化分に対する電圧ＶＤＴ（ＶＤＥＴ）の変化分）を調整することが可能になる。したがって、ＭＮ２ｖのトリミング手段によって、電力検出回路が適用されるシステムに応じて所望の検出感度を設定したり、または、各電力検出回路毎のプロセスばらつき等に伴う検出感度のばらつきを低減することなども可能になる。
【００３５】
なお、検出感度は、式（２）から判るように抵抗素子Ｒ１（Ｒ１’），Ｒ２（Ｒ２’）を可変にすることによって調整することも可能である。ただし、例えば図２と同様な方式で抵抗素子Ｒ１，Ｒ２を可変にするよりも、図５のようにＭＯＳトランジスタの素子サイズを可変にした方が、一般的には小面積で高精度を得られるため、ＮＭＯＳトランジスタＭＮ２ｖによって検出感度を調整する方が望ましい。
【００３６】
図６は、本発明の一実施の形態による高周波電力増幅用電子部品を用いた無線通信システムの構成例を示すブロック図である。ここでは、例えば、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）と、ＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）またはＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｅｒｖｉｃｅｓ）のような２つの通信方式を備えた携帯電話機の構成例を示している。図６に示すシステムは、例えば、ベースバンドモジュール１００と、パワーアンプモジュール２００と、フロントエンドモジュール３００などから構成される。これらのモジュールは、特に制限はされないが、例えば、それぞれに対応した３つのＩＣデバイスで実現する場合や、パワーアンプモジュール２００とフロントエンドモジュール３００を一つのＩＣデバイスに統合することで、２つのＩＣデバイスで構成する場合などがある。
【００３７】
ベースバンドモジュール１００は、ベースバンド回路１１０と、その送信信号から高調波成分を除去するバンドパスフィルタＢＰＦ１，ＢＰＦ２と、ベースバンド回路１１０への受信信号を増幅するロウノイズアンプＬＮＡ１，ＬＮＡ２と、その出力から不要波を除去するバンドパスフィルタＢＰＦ３，ＢＰＦ４などから構成される。ベースバンド回路１１０は、ＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変復調やＥＤＧＥモードのＰＳＫ変復調を行う機能や、送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する機能などを備えている。
【００３８】
その送信系回路には、例えば、ＧＳＭとＤＣＳの送信信号をそれぞれ増幅する可変利得アンプＧＣＡ１，ＧＣＡ２と、これらの出力をそれぞれ発振器ＶＣＯ１，ＶＣＯ２で発生した発振信号によってアップコンバートするミキサＴｘ−ＭＩＸ１，Ｔｘ−ＭＩＸ２が含まれる。また、受信系回路には、例えば、ＧＳＭとＤＣＳの受信信号を、それぞれ発振器ＶＣＯ１，ＶＣＯ２で発生した発振信号によってダウンコンバートするミキサＲｘ‐ＭＩＸ１，Ｒｘ−ＭＩＸ２が含まれる。なお、可変利得アンプＧＣＡ１，ＧＣＡ２の利得は、利得制御回路１１１によって制御される。
【００３９】
パワーアンプモジュール２００は、本実施の形態の電子部品に該当し、その中の電力検出回路２２０がこれまでに述べたような構成を備えたものとなっている。ここでは、ＧＳＭ用の増幅回路（パワーアンプ部）２１０ａとＤＣＳ用の増幅回路２１０ｂが設けられており、各増幅回路は、例えば２段構成や３段構成からなるＬＤ−ＭＯＳＦＥＴ（Ｌａｔｅｒａｌ  Ｄｉｆｆｕｓｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含んでいる。増幅回路２１０ａ，２１０ｂの出力電力ＰＯＵＴ１，ＰＯＵＴ２は、バイアス回路２３０によって制御される。バイアス回路２３０に対しては、ベースバンドモジュール１００より、ＧＳＭかＤＣＳかを示すモード選択信号ＶＢＡＮＤと、定電流Ｉｃｏｎｔが供給される。バイアス回路２３０は、ＶＢＡＮＤとＩｃｏｎｔに基づいて、各モードに応じたバイアス電流を生成し、このバイアス電流をパワーアンプ部２１０ａか２１０ｂのいずれかに供給する。
【００４０】
また、増幅回路２１０ａ，２１０ｂの出力電力ＰＯＵＴ１，ＰＯＵＴ２は、方向性結合器２４２ａ，２４２ｂによって取り出され、電力検出回路２２０の入力ノードＲＦｉｎ１，ＲＦｉｎ２に入力される。電力検出回路２２０は、モード選択信号ＶＢＡＮＤなどによって制御され、そのいずれかのモードの出力電力を反映した検出電圧ＶＤＥＴをベースバンドモジュール１００内の利得制御回路１１１に出力する。利得制御回路１１１は、検出電圧ＶＤＥＴと内部の出力レベル指示信号Ｖｒａｍｐとを比較して、可変利得アンプＧＣＡ１，ＧＣＡ２に対するパワー制御信号ＰＣＳを生成してそれらのゲインを制御する。そして、この制御によって、パワーアンプ部２１０ａ，２１０ｂに入力する高周波信号の振幅が制御され、これに伴いパワーアンプ部２１０ａ，２１０ｂの出力電力も制御される。
【００４１】
フロントエンドモジュール３００は、パワーアンプ部２１０ａ，２１０ｂの送信出力から高調波などのノイズを除去するロウパスフィルタＬＰＦ１，ＬＰＦ２と、ＧＳＭの信号とＤＣＳの信号を合成したり分離したりする分波器ＤＰＸ１，ＤＰＸ２と、送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含んでいる。そして、切替えスイッチＴ／Ｒ−ＳＷには、アンテナＡＮＴが接続される。なお、特に制限はされないが、パワーアンプモジュール２００におけるパワーアンプ部２１０ａ，２１０ｂとバイアス回路２３０と電力検出回路２２０は、１つの半導体チップ上に形成される。
【００４２】
図７は、本発明の一実施の形態による高周波電力増幅用電子部品を用いた無線通信システムの他の構成例を示すブロック図である。図６で述べたシステムが利得制御回路１１１によって出力電力の制御を行っていたのに対し、図７のシステムは、パワーアンプモジュール２００内にＡＰＣ回路２５０を備えることで出力電力の制御を行う構成となっている。その他の構成は、図６と同様であるため説明は省略する。
【００４３】
図７のシステムでは、ＡＰＣ回路２５０に対して、電力検出回路２２０からの検出電圧ＶＤＥＴと、ベースバンドモジュール１００からの出力レベル指示信号Ｖｒａｍｐが入力される。ＡＰＣ回路２５０は、この２つの入力を比較して、バイアス回路２３０に対して出力制御信号Ｖａｐｃを出力する。バイアス回路２３０は、出力制御信号Ｖａｐｃに応じてパワーアンプ部２１０ａ，２１０ｂのゲインを制御し、これに応じてパワーアンプ部２１０ａ，２１０ｂの出力電力が変化するように制御する。
【００４４】
なお、図６および図７のシステムにおいては、可変利得アンプＧＣＡ１，ＧＣＡ２の後段にミキサＴｘ‐ＭＩＸ１，Ｔｘ−ＭＩＸ２が設けられているが、可変利得アンプＧＣＡ１，ＧＣＡ２の前段にミキサＴｘ‐ＭＩＸ１，Ｔｘ−ＭＩＸ２を設けても良い。また、図６および図７には示されていないが、前記モジュール以外に、ベースバンドモジュール１００に対する制御信号やパワー制御信号の基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。
【００４５】
以上のような無線通信システムでは、２つの通信方式に対応しているため、各モジュールのサイズが大きくなってしまう。こうした中、パワーアンプモジュール２００においては、２系統のパワーアンプ部２１０ａ，２１０ｂの各出力電力ＰＯＵＴ１，ＰＯＵＴ２を小型で高精度に検出する電力検出回路２２０が求められる。そこで、図１〜図５で述べたようなトリミング手段を用い、更に２つの通信方式に対応させる場合は、例えば、図８に示すよう構成を用いるとよい。
【００４６】
図８は、図６および図７の無線通信システムにおいて、そのパワーアンプモジュール内の電力検出回路の構成例を示す回路図である。図８に示す電力検出回路は、例えば、ロウバンド（ＧＳＭ）用とハイバンド（ＤＣＳ）用の２つの検波部ＤＥＴ１，ＤＥＴ２と、検波部ＤＥＴ１，ＤＥＴ２で検出された結果を増幅する共通のディファレンシャルアンプ回路ＤＩＦＡＭＰから構成される。各検波部ＤＥＴ１，ＤＥＴ２は、それぞれ、図４の検波部ＤＥＴと同様の構成となっており、この２つの検波部ＤＥＴ１，ＤＥＴ２に対して共通に設けられたＤＩＦＡＭＰも図４と同様の構成となっている。
【００４７】
検波部ＤＥＴ１では、抵抗素子Ｒ１３，Ｒ１４によってバイアス電圧ＶＲＥＦ１が生成され、このＶＲＥＦ１に入力ノードＲＦｉｎ１からのＡＣ信号を加えた電圧Ｖ１がＮＭＯＳトランジスタＭＮ１１に印加される。そして、ＭＮ１１で発生した電流は、カレントミラー回路となるＰＭＯＳトランジスタＭＰ１１，ＭＰ１２を介してＮＭＯＳトランジスタＭＮ１２に供給され、ＭＮ１２によって電圧ＶＤＴ１に変換される。
【００４８】
一方、検波部ＤＥＴ２では、抵抗素子Ｒ２３，Ｒ２４によってバイアス電圧ＶＲＥＦ２が生成され、このＶＲＥＦ２に入力ノードＲＦｉｎ２からのＡＣ信号を加えた電圧Ｖ２がＮＭＯＳトランジスタＭＮ２１に印加される。そして、ＭＮ２１で発生した電流は、カレントミラー回路となるＰＭＯＳトランジスタＭＰ２１，ＭＰ２２を介してＮＭＯＳトランジスタＭＮ２２に供給され、ＭＮ２２によって電圧ＶＤＴ２に変換される。
【００４９】
ディファレンシャルアンプ回路ＤＩＦＡＭＰは、図４と同様のアンプ回路ＡＭＰ１，ＡＭＰ２および抵抗素子Ｒ１（Ｒ１’），Ｒ２（Ｒ２’）を含んでおり、抵抗素子Ｒ５，Ｒ６によってオフセット電圧ＶＯＳが供給される。ここで、ＡＭＰ１における負帰還側でない入力ノード（（＋）側）は、スイッチ素子ＳＷ＿Ａによって、バイアス電圧ＶＲＥＦ１かＶＲＥＦ２のいずれか一方に接続可能となっている。また、ＡＭＰ２における負帰還側でない入力ノード（（＋）側）は、スイッチ素子ＳＷ＿Ｂによって、電圧ＶＤＴ１かＶＤＴ２のいずれか一方に接続可能となっている。
【００５０】
したがって、ロウバンドモードの場合、スイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂによって、ＡＭＰ１への入力をＶＲＥＦ１側に、ＡＭＰ２への入力をＶＤＴ１側に選択することでロウバンドモード時の出力電力ＰＯＵＴ１を検出できる。同様に、ハイバンドモードの場合、スイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂによって、ＡＭＰ１への入力をＶＲＥＦ２側に、ＡＭＰ２への入力をＶＤＴ２側に選択することでハイバンドモード時の出力電力ＰＯＵＴ２を検出できる。このようにスイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂを用いることで、２つの検波部ＤＥＴ１，ＤＥＴ２に対しても１つのディファレンシャルアンプ回路ＤＩＦＡＭＰで対応できるため、回路面積の低減が実現可能となる。また、スイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂは、その容量成分によって電圧ＶＤＴ１，ＶＤＴ２の整流および平滑化に寄与することが可能である。
【００５１】
さらに、図８の電力検出回路では、図４と同様に、各モード毎のバイアス電圧ＶＲＥＦ１，ＶＲＥＦ２を定める抵抗素子Ｒ１４，Ｒ２４と、各モード毎の検出感度等を定めるＮＭＯＳトランジスタＭＮ１２，ＭＮ２２と、各モードに共通してＤＩＦＡＭＰのオフセット電圧ＶＯＳを定める抵抗素子Ｒ６にトリミング手段が備わっている。ここでは、図２と同様の構成で、Ｒ１４、Ｒ２４およびＲ６の抵抗値がスイッチ素子の制御信号ＳＷ１１［４：１］、ＳＷ２１［４：１］およびＳＷ３［４：１］によって定められ、図５と同様の構成で、ＭＮ１２およびＭＮ２２の素子サイズが制御信号ＳＷ１２［４：１］およびＳＷ２２［４：１］によって定められる。
【００５２】
これらの制御信号は、例えば図９のような方式で生成される。図９は、図８の電力検出回路に対して、その各制御信号の生成方式の一例を示す模式図であり、（ａ）、（ｂ）はそれぞれ異なる方式の一例を示すものである。
【００５３】
図９（ａ）では、例えば、図８に示した電力検出回路を電力検出部２２０ａとして、これと同一の半導体チップ上に記憶部９０と、デコーダ９１と、制御部９２などが設けられている。記憶部９０は、例えば不揮発性メモリ等の不揮発性の記憶手段であり、半導体チップの外部端子となる調整用端子Ａを介して、各制御信号ＳＷ１１，ＳＷ２１，ＳＷ３，ＳＷ１２，ＳＷ２２の設定値が格納される。この場合は、例えば、電力検出回路２２０を含むパワーアンプモジュール２００の製造後の検査段階で設定値を記憶部９０に格納することができる。また、場合によっては、例えば携帯電話システム等の組み立て後において、ユーザの要求等に応じて電力検出特性を変更することも可能である。
【００５４】
記憶部９０に格納された値は、実使用上、例えば、パワーアンプモジュール２００の電源投入時に読み出され、図８の当該抵抗素子およびＮＭＯＳトランジスタに設定される。この際、場合によっては、図９（ａ）に示すように、記憶部９０から読み出した値をデコーダ９１を介して設定してもよい。これは、例えば、複数のスイッチ素子の中のいずれか１つのみをオンにすることで抵抗値や素子サイズを設定するようなトリミング方式の場合に有益となり、これによって記憶部９０の面積が削減可能となる。図９の例では、デコーダ９１によって、例えば“００”，…，“１１”の２ビットを“０００１”，…，“１０００”の４ビットに展開する。
【００５５】
また、図８のモード切り替え用のスイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂは、図６，図７のモード選択信号ＶＢＡＮＤを受け、例えば、図９（ａ）に示すように制御部９２を介して設定される。この制御部９２の中には、例えばスイッチ素子ＳＷ＿Ａ，ＳＷ＿Ｂの状態を保持するラッチ回路などが含まれている。なお、記憶部９０は、不揮発性メモリの代わりにフューズなどを用いてもよい。この場合は、調整用端子Ａが不要であり、一度設定を行った後は変更することができないが、容易性や確実性の面でメリットがある。
【００５６】
図９（ｂ）では、例えば、図８に示した電力検出回路を電力検出部２２０ａとして、これと同一の半導体チップ上に保持部９３と、制御部９２などが設けられている。ここでは図９（ａ）と異なり、各制御信号ＳＷ１１，ＳＷ２１，ＳＷ３，ＳＷ１２，ＳＷ２２の設定値を格納する不揮発性の記憶部９０が、電力検出部２２０ａとは別の半導体チップ上に形成されている。すなわち、携帯電話システム等では、通常、内部に不揮発性メモリチップを備えており、例えば、これを利用する。この場合は、携帯電話システム等の組み立て後の検査段階で設定値を記憶部９０に格納することになる。
【００５７】
記憶部９０に格納された値は、実使用上、例えば、携帯電話システム等の電源投入時に読み出され、半導体チップの外部端子となる調整用端子Ｂを介して保持部９３に転送され保持される。保持部９３は、例えば、内部にラッチ回路などを含んでいる。なお、各制御信号の数が多い場合は、調整用端子Ｂの本数が激増する恐れがあるため、例えばラッチ回路をシフトレジスタで構成し、調整用端子Ｂを介してシリアル転送で値を転送できるようにするとよい。
【００５８】
以上のように、図８に示すような電力検出回路を用いることで、パワーアンプモジュールが複数の通信方式に対応している場合でも、各通信方式に対応する検波部ＤＥＴ１，ＤＥＴ２毎にそれぞれトリミングを行うことができるため、各通信方式毎に高精度な電力検出が実現可能となる。すなわち、通信方式（周波数帯及び変調方式）が異なると、図８におけるＲＦｉｎ１，ＲＦｉｎ２への入力電力の大きさが同じであっても、それを検出電圧ＶＤＥＴに変換する際の検出感度が異なる可能性が考えられる。この場合、ＮＭＯＳトランジスタＭＮ１２，ＭＮ２２の個別のトリミングによってこれらの検出感度のズレを吸収する。
【００５９】
また、図８に示すような電力検出回路を用いることで、これまでにも述べたように、プロセスばらつき等に伴う各電力検出回路毎の特性ばらつきを低減することが可能となる。さらに、このような高精度な電力検出回路を小面積で実現可能となる。したがって、製造歩留まりの向上や製造コストの削減が図れる。
【００６０】
図１０は、図８の電力検出回路において、入力電力と検出電圧の関係の一例を示すグラフである。図１１は、図８の電力検出回路において、入力電力と検出感度の関係の一例を示すグラフである。図１０および図１１内の点線は、検波特性の仕様の一例を示している。図１０では、図６，図７におけるパワーアンプ２１０ａまたは２１０ｂの出力電力ＰＯＵＴと、それに対する電力検出回路２２０の検出電圧ＶＤＥＴとの関係を示している。図１１では、図１０と同様の出力電力ＰＯＵＴと、その出力電力の際の検出感度を示している。すなわち、図１１は、図１０のグラフ特性において各出力電力時の傾きに該当する。
【００６１】
図１０において、検出電圧ＶＤＥＴの仕様は、例えば、ＰＯＵＴ＜−５ｄＢｍでは１５０ｍＶ±３０ｍＶ、ＰＯＵＴ＝３３ｄＢｍではＶＤＥＴ＝２Ｖ±０．２Ｖでなければならないとする。また、図１１において、検出感度の仕様は、−５ｄＢｍ≦ＰＯＵＴ≦３３ｄＢｍで０．０５Ｖ／Ｖ〜０．２２Ｖ／Ｖでなければならないとする。
【００６２】
通常、設計段階でこのような仕様を満たしたとしても、製造時に素子特性のバラツキが発生したり、またはバンド切換えにより周波数を変更すると仕様を満たせなくなる場合がある。すなわち、図１０および図１１に示す特性Ａおよび特性Ｂのような場合である。このような場合、例えば、パワーアンプモジュール２００のテスト工程内で図８のバイアス電圧ＶＲＥＦ１，ＶＲＥＦ２を調整し、更に必要に応じてＭＮ１２，ＭＮ２２の素子サイズやオフセット電圧ＶＯＳをそれぞれ調整することによって、図１１および図１２の特性Ｃのように仕様を満たすことが可能となる。すなわち、通信方式（周波数帯）が２種類ある場合も、各検波部ＤＥＴ１，ＤＥＴ２毎に調整することで、いずれの周波数帯においても前述したような検波特性の仕様を満たすように調整することができる。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６４】
例えば、図８等では、２種類の通信方式に対応した電力検出回路の構成を示したが、同様にして、３種類の検波部と共通のディファレンシャルアンプ回路によって３種類の通信方式に対応させることなども可能である。また、本実施の形態では、検波部を構成する各トランジスタ素子として、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型を用いたが、これに限らずＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のトランジスタであれば同様に適用できる。また、場合によっては、バイポーラトランジスタを用いた場合でも適用可能である。この場合は、バイアス電圧ＶＲＥＦのトリミングによって、ベース−エミッタ間電圧ＶＢＥを調整し、また、並列に接続するダイオード接続のバイポーラトランジスタ数（ダイオード面積）を調整することで検出感度を調整することになる。
【産業上の利用可能性】
【００６５】
本発明の半導体装置は、携帯電話システムにおいて、その送信電力の発生や送信電力の検出を行うための電子部品であるパワーアンプモジュールに適用して特に有益な技術である。さらに、これに限らず、例えば無線ＬＡＮやＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）など、各種無線通信システムの送信電力を検出する電子部品として広く適用可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施の形態による高周波電力増幅用電子部品において、それに含まれる電力検出回路の構成の一例を示す回路図である。
【図２】図１の電力検出回路において、そのトリミング手段の一例を示す回路図であり、（ａ）はバイアス電圧の調整回路、（ｂ）はオフセット電圧を調整回路である。
【図３】図１の電力検出回路において、その検波部で電圧が生成されるまでの過程を示す模式図である。
【図４】図１の電力検出回路を変形した構成の一例を示す回路図である。
【図５】図４の電力検出回路において、そのトリミング手段の一例を示す回路図である。
【図６】本発明の一実施の形態のよる高周波電力増幅用電子部品を用いた無線通信システムの構成例を示すブロック図である。
【図７】本発明の一実施の形態のよる高周波電力増幅用電子部品を用いた無線通信システムの他の構成例を示すブロック図である。
【図８】図６および図７の無線通信システムにおいて、そのパワーアンプモジュール内の電力検出回路の構成例を示す回路図である。
【図９】図８の電力検出回路に対して、その各制御信号の生成方式の一例を示す模式図であり、（ａ）、（ｂ）はそれぞれ異なる方式の一例を示すものである。
【図１０】図８の電力検出回路において、入力電力と検出電圧の関係の一例を示すグラフである。
【図１１】図８の電力検出回路において、入力電力と検出感度の関係の一例を示すグラフである。
【符号の説明】
【００６７】
ＡＭＰ  アンプ回路
ＡＮＴ  アンテナ
ＢＰＦ  バンドパスフィルタ
Ｃｉ  容量素子
ＤＥＴ  検波部
ＤＩＦＡＭＰ  ディファレンシャルアンプ回路
ＤＰＸ  分波器
ＧＣＡ  可変利得アンプ
ＬＰＦ  ロウパスフィルタ
ＬＮＡ  ロウノイズアンプ
ＭＮ  ＮＭＯＳトランジスタ
ＭＰ  ＰＭＯＳトランジスタ
Ｒ  抵抗素子
ＲＦｉｎ  入力ノード
ＳＷ  制御信号
ＳＷ＿Ａ，ＳＷ＿Ｂ  スイッチ素子
Ｔｘ−ＭＩＸ，Ｒｘ−ＭＩＸ  ミキサ
Ｔ／Ｒ−ＳＷ  切り替えスイッチ
ＶＢＡＮＤ  モード選択信号
ＶＣＯ  発振器
ＶＤＤ  電源電圧
ＶＤＥＴ  検出電圧
ＶＲＥＦ  バイアス電圧
ＶＯＳ  オフセット電圧
９０  記憶部
９１  デコーダ
９２  制御部
９３  保持部
１００  ベースバンドモジュール
１１０  ベースバンド回路
１１１  利得制御回路
２００  パワーアンプモジュール
２１０ａ，２１０ｂ  パワーアンプ部
２２０  電力検出回路
２２０ａ  電力検出部
２３０  バイアス回路
２４２ａ，２４２ｂ  方向性結合器
２５０  ＡＰＣ回路
３００  フロントエンドモジュール
【図１】
2007067460.tif 000003
【図２】
2007067460.tif 000004
【図３】
2007067460.tif 000005
【図４】
2007067460.tif 000006
【図５】
2007067460.tif 000007
【図６】
2007067460.tif 000008
【図７】
2007067460.tif 000009
【図８】
2007067460.tif 000010
【図９】
2007067460.tif 000011
【図１０】
2007067460.tif 000012
【図１１】
2007067460.tif 000013