(57)【要約】【課題】長期にわたってプローブカードとパッドとの接触不良の発生を防止すると共にプローブカードを用いた測定時にパッドに与えるダメージをなくすことが可能なプローブカード及び半導体装置の試験方法を提供する。【解決手段】ウェハ上に形成された複数の半導体装置の電気的特性を、プローバ装置に取り付けられたプローブカードを用いてウェハ状態で測定する半導体装置の試験方法において、半導体装置とプローブカードとのそれぞれに、発光素子と受光素子とを一対として対向する位置に設け、発光素子からの発光信号を、前記発光素子に対向する位置に設けられた受光素子が受光することで、半導体装置とプローブカードとの間の信号の送受信を行い、電気的特性の試験を行う。【選択図】図１
2007266345.tif 000002
【特許請求の範囲】
【請求項１】
ウェハ上に形成された複数の半導体装置の電気的特性を、プローバ装置に取り付けられたプローブカードを用いてウェハ状態で測定する半導体装置の試験方法において、
半導体装置とプローブカードとのそれぞれに、発光素子と受光素子とを一対として対向する位置に設け、
発光素子からの発光信号を、前記発光素子に対向する位置に設けられた受光素子が受光することで、半導体装置とプローブカードとの間の信号の送受信を行い、電気的特性の試験を行うことを特徴とする半導体装置の試験方法。
【請求項２】
請求項1に記載の半導体装置の試験方法に用いるプローブカードであって、
電気的特性の試験が行われる半導体装置側に設けられた信号受信用の受光素子に対向する位置に、試験に用いる入力信号を発光する発光素子と、
前記半導体装置側に設けられた信号出力用の発光素子に対向する位置に、前記発光素子からの出力信号を受信するための受光素子とを備えたことを特徴とするプローブカード。
【請求項３】
請求項1に記載の半導体装置の試験方法に用いる半導体装置であって、
プローブカード側に設けられた信号出力用の発光素子に対向する位置に、前記発光素子からの出力信号を受信するための受光素子と、
前記プローブカード側に設けられた信号受信用の受光素子に対向する位置に、出力信号を発光する発光素子とを備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ上に形成された複数の半導体装置の電気的特性を、プローバ装置に取り付けられたプローブカードを用いてウェハ状態で測定する半導体装置の試験方法、その試験方法に用いるプローブカード及び半導体装置に関する。
【背景技術】
【０００２】
複数の半導体装置（チップ）が表面に形成された半導体装置基板（ウェハ）の製造過程においては、形成された半導体装置の動作確認のための電気的特性の評価試験が、製造過程の最終段階においてウェハの状態で行われる。この試験は、一般に、プローブ試験と呼ばれ、通常はパッド開口後に、試験を行うプローバ装置に取り付けられたプローブカードのプローブ針をウェハ上の各半導体装置に設けられたパッド部のアルミ合金膜表面に接触させ、テスト信号の印加や電源からの電力の供給を行うことで実施される。そして、印加されたテスト信号に対する回路の出力信号を測定して、その機能が正常か否か等の判定が行われる。この判定の結果、不良と判定されたチップは、次の組立工程の組立対象から除外され、無駄な組み立てが行われることを防止する。さらに、この判定結果を解析し、異常がある場合には、プロセス条件等にフィードバックを行うことでプロセス条件の改善も行われる。
【０００３】
ここで、チップに設けられたパッドとプローブ針とがずれた状態で電気的特性の評価が行われると、接触不良が原因でそのチップが不良と判断される場合があり、歩留りの低下を招く結果となる。
【０００４】
また、ずれが起こる場合だけではなく、パッドの状態、プローブ針の針先磨耗状態、プローブ針のパッドに対する針圧のかかり具合などの条件等に影響を受けて接触不良が発生する場合もあり、その場合も歩留りの低下を招く結果となる。
【０００５】
一方、プローブ針の針先磨耗やアライメントずれ等により、パッドに針が当たるエリアが大きくなったり、針圧が強すぎてパッドにダメージを与えると、組立時のワイヤーボンディングがうまくできず、組立不良が発生しやすい。
【０００６】
上記チップに設けられたパッドとプローブ針とがずれる問題に対しては、ウェハ上に設けた合わせマークを利用して、ウェハ上の各チップの位置と、プローバ装置との位置を合わせるアライメント操作をウェハ毎に行うことで対処可能である。
【０００７】
また、上記プローブ針によるパッドのダメージに起因する組立不良の問題に対しては、例えば、特許文献１（特開２００３−２９７８６９号公報）に、アルミ製の電極パッドが傷つくことを防止するため、アルミ製の電極パッドの上面に、スパッタリングによって、それぞれ２００ｎｍ厚のＴｉＷ（下層）およびＡｕ（上層）からなるバリアメタル層を形成し、その上に、レジストマスクを形成してから、電解メッキ方式で、膜厚５μｍのＡｕからなる中間金属層を形成し、バリアメタル層の余分な部分を除去してから、この中間金属層にプローブ針を接触させ電気的特性の測定を行う方法が記載されている。このような構成とすることにより、前記中間電極層はプローブ針が貫通しない厚さを有しているため、確実に、電極パッドをガードすることが可能とされている。
【特許文献１】特開２００３−２９７８６９号公報
【特許文献２】特開２００１−３０８１５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記パッドの状態、プローブ針の針先磨耗状態、プローブ針のパッドに対する針圧のかかり具合などの条件等に影響を受けて接触不良が発生する問題に対しては、プローブカードを定期的に交換することしか具体的な解決方法が無いのが現状である。このため、プローブカードの定期的な交換に伴うコストが嵩み、また、プローブカードの製作には納期がかかるため、その納期調整が面倒であるという問題がある。
【０００９】
また、上記特許文献１に記載の方法は、アルミ製の電極パッド上にスパッタリングによりＴｉＷ（下層）およびＡｕ（上層）からなるバリアメタル層を形成し、さらにその上に電解メッキ方式によりＡｕからなる中間金属層を形成する、という多工程を要する。そのため、電気的特性の測定結果を迅速にプロセスにフィードバックするという面からは問題があり、開発期間の短縮が図れないという問題があった。特に、バンプ形成を外注しなければならないような場合には、このような電解メッキ方式による中間金属層の形成も外注する必要があり、迅速なフィードバックは不可能であった。
【００１０】
そこで本発明は、長期にわたってプローブカードとパッドとの接触不良の発生を防止すると共にプローブカードを用いた測定時にパッドに与えるダメージをなくすことが可能なプローブカード及び半導体装置の試験方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明者らは、長期にわたってプローブカードとパッドとの接触不良の発生を防止すると共にプローブカードを用いた測定時にパッドに与えるダメージをなくすことが可能なプローブカードについて検討を行った。その中で、パッドに直接プローブ針を当てることなく電気的特性の測定を行えば上記課題が解決できるのではないかと考え、さらに検討を進めた。
【００１２】
検討を行う中で、従来技術である特許文献２（特開２００１−３０８１５３号公報）において、その図３に示すように、入力端子にパッド１８とともに光電性ダイオード２０ａ、２０ｂを設け、そのいずれか一方に光ファイバを通じて光ビームを照射することによって、Ｖｄｄ電位もしくはＧＮＤ電位を印加し、ダイナミックバーンインを実施する技術が開示されていることを見つけた。ここでは、ウェハ状態の集積回路のバーンインを、光を刺激信号として用い、Ｖｄｄ電位もしくはＧＮＤ電位を印加することで、必要とされるウェハ上のパッドとプローブ針との物理的接続の数を減少させようとするものである。
【００１３】
この特許文献２の技術により、上記課題が解決可能かどうかの検討を行った。特許文献２の技術は、光ビームを照射することで、Ｖｄｄ電位もしくはＧＮＤ電位を印加するものであるが、Ｖｄｄ電位もしくはＧＮＤ電位のみでは、信号の入出力を行うパッド（Ｉ／Ｏパッド）の接触不良の問題は解決できない。そこで、Ｉ／Ｏパッドに対して光ファイバを通じて光ビームを照射する方法も考えられるが、光ビームを、光ファイバを通じて照射する限り、前記光ビームの照射径を１００μｍ以下とすることは困難である。そのため、例えば、現状の狭パッドと呼ばれる製品であるパッドピッチが４０μｍ程度の製品や今後ますます狭パッドピッチ化が進むと考えられる製品に対しては、照射径が１００μｍ程度の光ビームを照射する方法では対応できない。
【００１４】
そこで、発想を転換し、光ファイバ以外の方法についてさらに検討を重ねた。その結果、プローブカードとウェハ上にそれぞれ一対の受発光素子を設けて、それらを介して信号の送受信を行うことで上記課題を解決できるとの知見を得るに到った。ここで、前記受発光素子は、シリコンプロセスを用いることで比較的容易にウェハ上に作製することができ、さらに、微細化の要求にも対応し易いことから、狭パッドピッチにも対応可能となり上記課題を解決できるとの知見を得るに到った。
【００１５】
本発明は上記知見に基づきなされたもので、以下のような特徴を有する。
［１］ウェハ上に形成された複数の半導体装置の電気的特性を、プローバ装置に取り付けられたプローブカードを用いてウェハ状態で測定する半導体装置の試験方法において、半導体装置とプローブカードとのそれぞれに、発光素子と受光素子とを一対として対向する位置に設け、発光素子からの発光信号を、前記発光素子に対向する位置に設けられた受光素子が受光することで、半導体装置とプローブカードとの間の信号の送受信を行い、電気的特性の試験を行うことを特徴とする。
［２］上記［１］に記載の半導体装置の試験方法に用いるプローブカードであって、電気的特性の試験が行われる半導体装置側に設けられた信号受信用の受光素子に対向する位置に、試験に用いる入力信号を発光する発光素子と、前記半導体装置側に設けられた信号出力用の発光素子に対向する位置に、前記発光素子からの出力信号を受信するための受光素子とを備えたことを特徴とする。
［３］上記［１］に記載の半導体装置の試験方法に用いる半導体装置であって、プローブカード側に設けられた信号出力用の発光素子に対向する位置に、前記発光素子からの出力信号を受信するための受光素子と、前記プローブカード側に設けられた信号受信用の受光素子に対向する位置に、出力信号を発光する発光素子とを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、長期にわたってプローブカードとパッドとの接触不良の発生を防止すると共にプローブカードを用いた測定時にパッドに与えるダメージをなくすことが可能なプローブカード及び半導体装置の試験方法が提供される。これにより、半導体装置（チップ）の歩留りの低下を防止することが可能となり、プローブカードの交換に係る費用の削減が図られる。また、パッドに与えるダメージがなくなるため、ダメージ防止を目的とした上記特許文献１のようなバンプの形成が不要となり、測定結果のプロセスへのフィードバックが迅速に行え、さらに、組立不良の低減も可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態の一例を説明する。
【００１８】
図1は、本発明に係る半導体装置の試験方法を説明するための説明図であり、半導体装置基板５（以下、「ウェハ５」という。）上に複数形成された半導体装置（以下、「チップ」という。）の内の一つであるチップＡの電気的特性を測定する様子を示したものである。図１（ａ）は側面図、図１（ｂ）はウェハ５の上面図である。
【００１９】
従来は、電気的特性の試験を行うプローバ装置１に取り付けられたプローブカードのプローブ針をウェハ上の各チップに設けられたパッド部に接触させることで行われていた。それに対し、本発明においては、従来のプローブカードの替わりに図１に示すように、プローバ装置１に取り付けられたカード基板２と、このカード基板２上に接続されたカードチップ３とを用いるものである。
【００２０】
図１に示す構成は、前記カード基板２が、従来のプローブカードの針を除いた基板の部分に相当し、前記カードチップ３が、従来のプローブカードの針の部分に相当するものである。そして、前記カード基板２とカードチップ３とは、カード基板２上に設けられた端子と、それに対応してカードチップ３上に設けられた端子とを、例えばワイヤーボンディング４で接続することで電気的に接続され、通常のプローブカードを用いる場合と同様なＩ／Ｏ信号、ＶＤＤ（電源）及びＧＮＤ（グランド）の電位をカードチップ３に供給する。
【００２１】
そして、プローブカードを構成する前記カードチップ３上には、電気的特性の試験が行われるチップＡ側に設けられた信号受信用の受光素子に対向する位置に、試験に用いる入力信号を発光する発光素子と、前記チップＡ側に設けられた信号出力用の発光素子に対向する位置に前記発光素子からの出力信号を受信するための受光素子とが設けられる。同様に、前記チップＡ側には、前記カードチップ３側に設けられた信号出力用の発光素子に対向する位置に、前記発光素子からの出力信号を受信するための受光素子と、前記チップＡ側に設けられた信号受信用の受光素子に対向する位置に、出力信号を発光する発光素子とを備えるものである。なお、図１（ａ）は、チップＡ側に設けられた信号受信用の受光素子５ａに対向する位置に、試験に用いる入力信号を発光する発光素子３ａを一対となるように設けた場合を例示している。
【００２２】
ＶＤＤとＧＮＤはカードチップ３上に設けられたバンプから、チップＡ側のＶＤＤ用及びＧＮＤ用に設けられた専用パッドに電位が供給される。図１（ａ）では、チップＡ側の専用パッドＶＤＤ１にカードチップ３上に設けられたバンプ３ｊを接触させた様子のみを示しているが、前記カードチップ３上のバンプは、図１（ｂ）の黒塗りで示すチップＡ側の専用パッドＶＤＤ１，２及びＧＮＤ１，２の対向する位置に、それぞれ一対となるように配置される。なお、前記チップＡ側に設けられた専用パッドは、カードチップ３側に設けられたバンプと電気的に接触すればよいので、前記専用パッドもバンプ構造としてもよい。
【００２３】
図１（ｂ）に、前記チップＡ側に設けられたＶＤＤ用及びＧＮＤ用の専用パッドＶＤＤ１，２、ＧＮＤ１，２及び受発光を行う受発光素子５ａ，５ｂ，５ｃ，５ｄ，５ｅの配置の一例を示す。なお、前記専用パッドＶＤＤ１，２、ＧＮＤ１，２及び受発光を行う受発光素子５ａ，５ｂ，５ｃ，５ｄ，５ｅの配置及びその数は、図示するものに限定されず、チップの種類や大きさにより種々に変更され得る。ここで、前記専用パッドＶＤＤ１，２、ＧＮＤ１，２及び受発光を行う受発光素子５ａ，５ｂ，５ｃ，５ｄ，５ｅは、各測定対象チップ毎に、そのチップのＩ／Ｏチップ周辺に作製される。図１の場合には、スクライブラインに作製した場合を示す。スクライブラインに作製することで、チップサイズに影響を与えず、ウェハ上でのチップの収率を下げずに作製が可能となる。
【００２４】
前記専用パッドＶＤＤ１，２、ＧＮＤ１，２及び受発光を行う受発光素子５ａ，５ｂ，５ｃ，５ｄ，５ｅとチップＡに備えるパッドとは、チップ作製中にシリコンプロセスによりパターンニングされる。
【００２５】
前記受発光素子として、例えば、発光素子はＬＥＤ(Light Emitting Diode)、受光素子はＰＤ(Photo Diode)により構成することができるが、これに限定されるものではなく、他に、例えば発光素子としては、ＥＬ(Electro Luminescence)などが考えられる。
【００２６】
ここで、前記ＬＥＤ及びＰＤは、チップの回路素子を形成するシリコンプロセスにおいて同時に作製可能である。また、前記受発光素子５ａ，５ｂ，５ｃ，５ｄ，５ｅには、これら受発光素子を駆動させるためのＶＤＤ及びＧＮＤの電位もシリコンプロセスにより同時にパターンニングされて供給される。
【００２７】
一般的にプローブテストでは、（１）ファンクションテストと、（２）電源−ＧＮＤ間のリークテスト（スタンバイ電源電流テスト又はＤＣテストとも呼ばれる。）が重要である。（１）のファンクションテストでは、試験パターンの周波数に合わせて発光素子を発光させ、試験を行う。一方、（２）のリークテストでは、所定の発光素子の発光状態を維持し、内部回路をスタンバイ状態、すなわち理論上電流が流れない状態にして、電源電流を測定する。なお、スタンバイ電源電流テストは、電源のバンプとＧＮＤのバンプを通して行う。
【００２８】
以下、前記カードチップ３上に設けられた受発光素子と、ウェハ５上に設けられた受発光素子との間での信号の送受信方法について説明する。以下の説明においては、簡単のために、前記カードチップ３上に設けられた発光素子３ａ及び受光素子３ｂと、ウェハ５上に設けられた受光素子５ａ及び発光素子５ｂとの間の信号の送受信について説明する。なお、前記発光素子３ａと受光素子５ａ、及び、前記受光素子３ｂと発光素子５ｂは、それぞれが一対となり対向する位置に設けられている。
【００２９】
まず、前記カードチップ３上に設けられた発光素子３ａが、プローバ装置１側からカード基板２を介して送信される試験のための入力信号に合わせて発光する
この発光信号を、発光素子３ａに対向して設けられるウェハ５上の受光素子５ａで受信する。この受光素子５ａでは、受けた光によりＯＮ／ＯＦＦをするタイミングで、チップＡに設けられた入力パッドＡａに信号を送信し、内部回路に対して試験用の入力信号を印加し、所望のファンクションテストを実施する。このファンクションテストの出力信号は、出力パッドとなるチップＡに設けられたパッドＡｂから出力され、ウェハ５上の発光素子５ｂを、前記出力信号に合わせて発光させる。この発光素子５ｂからの発光信号は、発光素子５ｂに対向して設けられるカードチップ３上の受光素子３ｂで受光される。この受光素子３ｂでは、受けた光によりＯＮ／ＯＦＦをするタイミングで信号を受信し、この受信した信号は、電気的特性の試験結果としてカード基板２を介してプローバ装置１側に送られる。
【００３０】
なお、スタンバイ電源電流テストについては、上記のとおり、内部回路をスタンバイ状態、すなわち理論上電流が流れない状態にして、その時の発光状態を維持する。これにより半導体装置上のＯＮされていた素子はＯＮのまま、ＯＦＦされていた素子はＯＦＦのまま、電源のバンプとＧＮＤのバンプを通して、電源電流を測定する。
【００３１】
一般的に、製品の最終品質はファイナルテストで保証するため、本発明が適用されるウェハ状態で行われるプローブ試験はルーズテスト的な意味合いが強く、テスト条件もファイナルテストと比較すると緩和されている。本発明においては、プローバ装置からの印加信号を光信号で伝播するため、受発光素子の信号応答性が重要であるが、上述したようにテスト条件が緩い（例えば、ファイナルテストは１００ＭＨｚなどの実動作スピードで行っているが、プローブ試験は１ＭＨｚ程度で行っている。)ため、受発光素子をつくるためのプロセス的な制約も少ない。
【００３２】
以上のようにして、従来のようにプローブカードの針を介して信号の送受信を行うのではなく、カードチップ３上に設けられた受発光素子と、ウェハ５上に設けられた受発光素子との間で、非接触により信号の送受信をおこなうことで、長期にわたってプローブカードとパッドとの接触不良の発生を防止すると共にプローブカードを用いた測定時にパッドに与えるダメージをなくすことが可能となり、歩留まりの向上及び組立不良の低減を図ることが可能となる。
【００３３】
上記構成において、カードチップ３上またはウェハ５上に設けられる隣接する受発光素子間には、光が干渉しないように遮蔽壁を設けることが好ましい。誤動作を防止するためである。なお、カードチップ３とウェハ５の距離をできるだけ短くし、また、発光素子と受光素子とをできるだけ離すような配置とすることで、上記遮蔽壁を設けなくとも誤動作を防止することも可能である。
【００３４】
上記遮蔽壁としては、チップ平面から突出する壁をシリコンプロセスにより作製してもよく、逆に受発光素子部分をチップ平面から窪ませた部分に形成するようにしてもよい。具体的なプロセス工程でこのような遮蔽壁を作製するには、例えば、専用のマスクを作成して遮蔽壁のための材料を堆積させることにより作製する。また、前記受発光素子部分をチップ平面から窪ませるには、マスクを用いてエッチングするなどにより窪ませる。
【００３５】
上述したように、本発明においては、従来のプローブカードの針の部分に相当する部分をカードチップ３により構成している。そして、前記カードチップ３は、チップの作製と同様に通常のシリコンプロセスで作製可能である。そのため、カードチップ３は半導体製造会社で製造及びメンテナンスが可能となり、費用抑制や納期調整に有利であるという効果を有する。さらに、カードチップ３はシリコンプロセスにより作製されるため、微細化が容易であり、狭パッドピッチ（現状４０μｍ程度）にも対応でき、今後の微細化にも十分に耐え得るものである。
【００３６】
また、前記カード基板２は、従来のプローブカードの針を除いた部分と共通であり、プローバの改造を必要とせずに既存のプローバに適用可能である。一方、前記カード基板２は、テストピン数によって大きさが異なるのみで、その形状はほぼ規格化されており、プローブカードメーカだけではなく通常の基板メーカでも作製可能で、且つ複数の製品に流用できる。
【００３７】
本発明では、受発光素子をシリコンプロセスで作ることによって、チップ上の素子同士の相対的な位置関係という点では正確な位置にそれぞれの受発光素子を作ることができる。なお、絶対的な位置関係という点では、例えば、プローブカードのアライメントをカードチップ３上に設けられたバンプとチップＡ側に設けられたＶＤＤ用及びＧＮＤ用の専用パッドＶＤＤ１，２、ＧＮＤ１，２のいずれかとの間で行うことで、プローバの改造なしに従来のアライメント方法をそのまま使うことが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体装置の試験方法を説明するための説明図であり、半導体装置基板上に複数形成された半導体装置の内の一つであるチップＡの電気的特性を測定する様子を示した図である。
【符号の説明】
【００３９】
１  プローバ装置
２  カード基板
３  カードチップ
４  ワイヤーボンディング
５  半導体装置基板（ウェハ）
【図１】
2007266345.tif 000003