(57)【要約】【課題】  チップが形成されたウェハの検査を効率的に低コストで行う。【解決手段】  ウェハ上にチップを形成する際、その形成工程に応じたチップパターン、モニタ用素子／回路パターン、接続パターンが形成されたレチクルを用いる。レチクルは、モニタ用素子／回路パターンおよび接続パターンの一部を外周部ダイシング領域４の内側に形成し、隣接するショット位置を露光したときに外周部ダイシング領域４が重ならない部分にはパターンが形成されるが重なる部分にはパターンが一部形成されないように構成する。このようなレチクルを用いることにより、チップと共に、チップ形成領域全体を囲む回路が形成可能になる。この回路によれば、ウェハ上の広範囲の電気的特性が簡単に短時間で測定可能であり、ウェハの良・不良判定が効率的に低コストで行えるようになる。【選択図】  図１
2007067327.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法において、
ウェハ上に半導体装置を形成する過程で、前記半導体装置が形成される領域の外周部に、前記半導体装置が形成される領域を囲む回路を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記回路を形成した後、
前記回路の電気的特性を測定することによって前記ウェハの検査を行うことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記回路は、前記ウェハのダイシングラインに形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
半導体装置が形成されたウェハにおいて、
半導体装置と、
前記半導体装置が形成されている領域の外周部に形成され、前記半導体装置が形成されている領域を囲む回路と、
を有することを特徴とするウェハ。
【請求項５】
前記回路によって電気的特性が測定されることを特徴とする請求項４記載のウェハ。
【請求項６】
前記回路は、ダイシングラインに形成されていることを特徴とする請求項４記載のウェハ。
【請求項７】
前記回路は、複数のモニタ用素子を含んでいることを特徴とする請求項４記載のウェハ。
【請求項８】
前記回路は、複数のモニタ用回路を含んでいることを特徴とする請求項４記載のウェハ。
【請求項９】
半導体装置の形成に用いるレチクルにおいて、
半導体装置を形成するためのパターンが形成された領域と、前記半導体装置を形成するためのパターンが形成された領域の外周部にあってウェハ上でダイシングラインとなる領域と、を有し、
前記ダイシングラインとなる領域に、隣接する位置を露光したときに前記ダイシングラインとなる領域が重なる部分には完全な形の露光パターンが形成されないように配置されたパターンが形成されていることを特徴とするレチクル。
【請求項１０】
前記パターンは、前記ダイシングラインとなる領域の内側の領域にのみ形成されていることを特徴とする請求項９記載のレチクル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法、ウェハおよびレチクルに関し、特にフォトリソグラフィを利用した半導体装置の製造方法、および半導体装置の製造に用いるウェハ並びにレチクルに関する。
【背景技術】
【０００２】
半導体装置の製造では、１枚のウェハに多数のチップ（半導体装置）が形成される。これらのチップはダイシングによって個々に切り分けられ、切り分けられたチップのうち良品チップだけがその後のパッケージング工程等に送られる。通常、ダイシング前には、そのウェハに形成されている各チップあるいはそのウェハ自体が良品であるか不良品であるかの検査が行われている。ダイシング前にチップやウェハの良・不良の判定を行う方法としては、ウェハに形成されているチップの全部または一部について電気的特性を測定して判定する方法や、ウェハにあらかじめチップと共に形成したモニタ用素子やモニタ用回路（「モニタ用素子／回路」という。）の電気的特性を測定してその結果を基に判定する方法等がある。
【０００３】
従来、このような判定方法に関連して、電気的特性の測定方法に関し、テスタのプローブ針をチップの電極パッドに当接させて電気的特性を測定する際、プローブ針の当接位置のずれや電極パッドへの食い込みによるチップの損傷を防ぐため、プローブ針の電極パッドへの当接前に、あらかじめ電極パッドとは別に形成しておいたモニタ用パッドにプローブ針を当ててその当接位置や食い込み深さ等を調節するようにした提案がなされている（特許文献１参照）。
【０００４】
このほか、モニタ用素子／回路を形成する方法に関し、露光工程の際、チップパターンが形成された第１のレチクルとモニタ用素子やモニタ用回路のパターン（「モニタ用素子／回路パターン」という。）が形成された第２のレチクルを使用するようにした提案もなされている（特許文献２参照）。この提案では、第２のレチクルのモニタ用素子／回路パターンをウェハのダイシングラインとなる領域のレジスト上に形成している。そして、あるショット位置を第１のレチクルで露光した後に第２のレチクルで露光したときに、第１のレチクルでは後に第２のレチクルによってモニタ用素子／回路パターンが露光される領域が遮光され、第２のレチクルでは既に第１のレチクルによってチップパターンが露光された領域が遮光されるようにしている。すべてのショット位置を第１のレチクルで露光した後、それらのショット位置に対して１つおきに第２のレチクルで露光を行うことにより、ウェハ上のレジストにチップのチップパターンを形成すると共に、ウェハのダイシングラインとなる領域のレジストにモニタ用素子／回路パターンを形成するようにしている。
【特許文献１】特開平１０−５０７７７号公報
【特許文献２】特開２００２−２８０２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ダイシング前のウェハの良・不良判定の際、上記のように、ウェハに形成されているチップの全部または一部についてそれぞれ電気的特性を測定する場合には、測定が複雑になる、測定時間が長い、高価な測定装置が必要になる等の問題点があった。また、ダイシング前のウェハの状態では各チップについて高周波を利用する測定や大電流を利用する測定を行うのが難しい場合があるといった問題点もあった。
【０００６】
これに対し、ウェハの良・不良判定を、チップと共に形成したモニタ用素子／回路の電気的特性を測定することによって行う場合には、通常そのようなモニタ用素子／回路は電気的特性を測定しやすくまたチップよりも簡単な構成にしているため、チップ自体を測定する方法に比べて簡単にまた低コストで測定が行えるというメリットがある。
【０００７】
しかし、この方法の場合、ウェハ上には本来必要としているチップのほかにモニタ用素子／回路を形成することになるため、１枚のウェハからできるだけ多くのチップを得るためには、ウェハ上のモニタ用素子／回路の配置に留意する必要がある。ウェハにモニタ用素子／回路を配置する方法としては、上記のようにウェハのダイシングラインすなわちウェハ上のチップ間に配置する方法のほかにも、一部のチップをモニタ用素子／回路として形成する方法、モニタ用素子／回路が形成されたブロックをウェハの複数箇所に設ける方法、モニタ用素子／回路を製品チップ内に形成する方法等が考えられている。
【０００８】
ところが、このようにモニタ用素子／回路を用いてウェハの良・不良判定を行う場合にも次のような問題点がある。
例えば、上記のようにしてウェハ上に適当に配置したモニタ用素子／回路について、その全部または一部の電気的特性の測定を行い、その結果を基にウェハの良・不良判定を行う場合、判定精度を上げるためには、ウェハ上の様々な領域に形成されているできるだけ多くのモニタ用素子／回路について測定を行う必要がある。しかし、モニタ用素子／回路の測定が比較的容易でありまたその構成がチップに比べて簡単とは言え、多数のモニタ用素子／回路の電気的特性をそれぞれ測定していけば、当然測定時間は長くなってしまう。
【０００９】
また、１枚のウェハにつき多数のモニタ用素子／回路を形成すれば、その構成や配置によっては、チップに使用できる面積が減ってチップ数が減少してしまう場合もある。この問題は、上記の例のようにモニタ用素子／回路をダイシングラインに形成することによって回避することも可能ではある。しかしながら、そのためにチップ形成用のレチクルとは別にモニタ用素子／回路の形成用のレチクルを作製すると、レチクル枚数が増えることによってレチクルの作製コストの増加や製造工程数の増加等を招き、最終的にはチップコストを増加させてしまうことになる。
【００１０】
本発明はこのような点に鑑みてなされたものであり、高品質の半導体装置を効率的に低コストで製造することのできる半導体装置の製造方法を提供することを目的とする。
また、本発明は、ダイシング前の良・不良判定を容易に行うことのできるウェハを提供することを目的とする。
【００１１】
また、本発明は、ダイシング前の良・不良判定が容易なウェハの形成に用いることのできるレチクルを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明では上記課題を解決するために、半導体装置の製造方法において、ウェハ上に半導体装置を形成する過程で、前記半導体装置が形成される領域の外周部に、前記半導体装置が形成される領域を囲む回路を形成することを特徴とする半導体装置の製造方法が提供される。
【００１３】
このような半導体装置の製造方法によれば、ウェハ上には半導体装置の形成過程でその形成領域を囲む回路が形成される。そのため、例えば、この回路の電気的特性を測定することにより、半導体装置形成過程で不具合が生じていないか等の検査が行えるようになる。
【００１４】
また、本発明では、半導体装置が形成されたウェハにおいて、半導体装置と、前記半導体装置が形成されている領域の外周部に形成され、前記半導体装置が形成されている領域を囲む回路と、を有することを特徴とするウェハが提供される。
【００１５】
このようなウェハによれば、ウェハ上に半導体装置と共にその形成領域を囲む回路が形成されているため、例えば、この回路の電気的特性を測定することによって、そのウェハあるいはそのウェハ上に形成されている半導体装置について検査が行えるようになる。
【００１６】
また、本発明では、半導体装置の形成に用いるレチクルにおいて、半導体装置を形成するためのパターンが形成された領域と、前記半導体装置を形成するためのパターンが形成された領域の外周部にあってウェハ上でダイシングラインとなる領域と、を有し、前記ダイシングラインとなる領域に、隣接する位置を露光したときには前記ダイシングラインとなる領域が重なる部分には完全な形の露光パターンが形成されないように配置されたパターンが形成されていることを特徴とするレチクルが提供される。
【００１７】
このようなレチクルによれば、半導体装置を形成するためのパターンが形成された領域の外周部でダイシングラインとなる領域に、隣接する位置を露光して重なった部分には完全な形の露光パターン形成されないような配置のパターンが形成される。このようなレチクルを用いることにより、隣接する位置を露光したときに重ならない部分、すなわち半導体装置の全形成領域の外周部に、完全な形で露光パターンが形成されるようになる。
【発明の効果】
【００１８】
本発明では、ウェハ上に半導体装置を形成する過程でその半導体装置が形成される領域の外周部にその領域を囲むような回路を形成するようにした。これにより、その回路の電気的特性を測定すれば、ウェハの広範囲の電気的特性を簡単に短時間で測定することができ、ウェハやウェハ上に形成されている半導体装置の良・不良判定を容易かつ効率的に行うことができる。さらに、この回路は、ウェハ上の半導体装置が形成される領域の外周部、例えばダイシングラインに形成することができるため、ウェハ上の半導体装置の形成領域を十分に確保することができる。
【００１９】
また、このような回路の形成には、半導体装置の形成に用いるレチクルを利用することが可能であり、レチクルの枚数や製作コストの増加、製造工程数の増加を抑え、低コストでチップを形成することができる。
【００２０】
したがって、高品質のウェハおよび半導体装置を効率的に低コストで形成することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図２はレチクルの構成例を示す図である。
図２に例示するレチクル１は、縦に３個、横に３個、計９個のチップパターンが形成される領域（「チップパターン領域」という。）２を有している。このレチクル１の内部の各チップパターン領域２は、ウェハ上でダイシングラインとなるダイシング領域（「内部ダイシング領域」という。）３によって区画されている。さらに、このレチクル１の外周部には、全チップパターン領域２を囲むようにダイシング領域（「外周部ダイシング領域」という。）４が形成されている。外周部ダイシング領域４は、このレチクル１を用いて複数のショット位置の露光を行ったときに、異なるショット位置間で隣接するチップを切り分けるためのダイシングラインとなる。このように複数のショット位置の露光を行う際には、通常、レジスト上でこの外周部ダイシング領域４に対応する領域が重なるよう露光が行われる。
【００２２】
なお、チップの形成においては、このようなレチクル１がその工程数に応じて複数枚用意される。また、レチクル１には、当然、そこに形成されるチップパターンや、後述のモニタ用素子／回路パターンや接続パターンの抜け落ち等を防止する工夫が施されている。
【００２３】
図１は外周部ダイシング領域の一例の模式図である。
レチクル１の外周部ダイシング領域４には、モニタ用素子／回路を形成するためのモニタ用素子／回路パターンが形成されるモニタ用素子／回路領域４ａや、モニタ用素子／回路間を電気的に接続するための接続パターンが形成されるモニタ用素子／回路接続用領域４ｂ，４ｃが設けられている。なお、図１では図示を省略するが、このような外周部ダイシング領域４に囲まれた中央部の領域に、図２に示したチップパターン領域２および内部ダイシング領域３が含まれている。
【００２４】
ここで、モニタ用素子／回路には、後述のように、例えば、抵抗、インダクタ、キャパシタ、ダイオード、トランジスタ、インバータ回路、オペアンプ回路を用いることができる。外周部ダイシング領域４のモニタ用素子／回路領域４ａには、そのようなモニタ用素子／回路に応じて種々のパターンが形成される。
【００２５】
また、ここでは、図１に示したように、モニタ用素子／回路接続用領域４ｃは、外周部ダイシング領域４の４つの角の部分に形成され、モニタ用素子／回路接続用領域４ｂは、その部分とモニタ用素子／回路領域４ａとの間を接続する目的で形成される。
【００２６】
チップの各形成工程で用いられるレチクル１にはそれぞれ、チップの形成に合わせてウェハ上に所定の接続状態のモニタ用素子／回路が完成していくよう、チップパターンと共に、モニタ用素子／回路パターンや接続パターンの全体あるいは一部が形成されるようになっている。
【００２７】
なお、図１には、１枚のレチクル１がモニタ用素子／回路領域４ａとモニタ用素子／回路接続用領域４ｂ，４ｃを共に有している場合を図示しているが、上記のようにレチクル１にはチップの形成工程に応じてモニタ用素子／回路パターンや接続パターンの全体あるいは一部が形成されるため、モニタ用素子／回路領域４ａとモニタ用素子／回路接続用領域４ｂ，４ｃは必ずしも１枚のレチクル１に同時に存在していることを要しない。
【００２８】
このような構成を有するレチクル１において、露光時のレジストにネガ型レジストを用いた場合、モニタ用素子／回路接続用領域４ｂ，４ｃは遮光部とし、それ以外の領域（モニタ用素子／回路領域４ａを除く。）は開口部とする。
【００２９】
外周部ダイシング領域４の各辺について見ると、モニタ用素子／回路領域４ａおよびモニタ用素子／回路接続用領域４ｂは、各辺の内側、すなわち外周部ダイシング領域４に囲まれた中央部の領域寄りに形成されている。例えば、モニタ用素子／回路領域４ａおよびモニタ用素子／回路接続用領域４ｂは、外周部ダイシング領域４の真ん中（図１中、一辺についてのみその位置を点線で図示。各辺についても同じ。）よりも内側に形成される。それに対し、外周部ダイシング領域４の各辺の外側、例えば外周部ダイシング領域４の真ん中よりも外側は、モニタ用素子／回路領域４ａおよびモニタ用素子／回路接続用領域４ｂが形成されていない構成になっている。
【００３０】
このようなレチクル１を用いてレジストに露光パターンを形成する際は、隣接するショット位置を露光したときにレジスト上で外周部ダイシング領域４に対応する領域が重なるように、レジスト上の各ショット位置を露光していく。これによりレジストには、レチクル１の中央部領域と外周部ダイシング領域４に形成されているチップパターン、モニタ用素子／回路パターン、接続パターンと相似形の露光パターンが形成されるようになる。
【００３１】
図３は露光パターン形成位置の一例の模式図である。
なお、この図３は、レジスト上に最終的に得られる露光パターンの形成位置の概略を示したものであり、図示した露光パターンを構成する各パターン要素は、必ずしも１回の露光で形成されたものとは限らない。また、上記のように、ネガ型レジストを用いた場合で、モニタ用素子／回路接続用領域４ｂ，４ｃを遮光部、それ以外の領域（モニタ用素子／回路領域４ａを除く。）を開口部とした場合には、各パターン要素のうち、斜線を付した部分が遮光されてレジストが除去される部分になる。
【００３２】
レチクル１の外周部ダイシング領域４が露光時にレジスト上で重なり合わない部分、すなわちショット位置全体の外周部では、モニタ用素子／回路領域４ａのモニタ用素子／回路パターン１０およびモニタ用素子／回路接続用領域４ｂの接続パターン１１ａがレジスト上に露光される。また、外周部ダイシング領域４の４つの角の部分にある接続パターン１１ｂも、各ショット位置にそれぞれ露光される。これに対し、外周部ダイシング領域４が露光時にレジスト上で重なり合う部分、すなわち隣接するショット位置間では、モニタ用素子／回路パターン１０および接続パターン１１ａはレジスト上に露光されない。
【００３３】
これは、上記図１に示したように、これらモニタ用素子／回路パターン１０および接続パターン１１ａが外周部ダイシング領域４の各辺の内側に形成されているためである。すなわち、先に外周部ダイシング領域４の内側のモニタ用素子／回路パターン１０および接続パターン１１ａが露光されたレジスト上の領域は、後に外周部ダイシング領域４の外側部分から光が照射されて露光されてしまう。また、先に外周部ダイシング領域４の外側部分から光が照射されたレジスト上の領域には、後にその領域に外周部ダイシング領域４内側に対応する領域が重なったとしても、そのパターンが露光されることはない。
【００３４】
このようにレチクル１は、露光時にその外周部ダイシング領域４が重なる部分のレジストにはそのレチクル１に形成されているパターンがその通りの完全な形（相似形を含む。）では露光されないようなパターン配置になっているということができる。
【００３５】
その結果、レジスト上には、図３中点線で示したように、モニタ用素子／回路パターン１０および接続パターン１１ａ，１１ｂが中央部のチップ領域を囲むようにして露光されるようになる。したがって、このようにして得られる露光パターンを用いてモニタ用素子／回路や配線を形成することにより、ウェハ上のチップ領域の外周部にそのチップ領域を囲むような回路を形成することが可能になる。
【００３６】
一般に、ウェハ内で発生する不良チップは、ウェハの内側よりも外側に分布することが多い。そのため、このようにチップ領域の外周部に形成した回路の電気的特性を測定すれば、短い測定時間で広範囲の情報を取得でき、精度良く効率的にウェハあるいはチップの良・不良判定を行うことが可能になる。
【００３７】
また、この回路は、チップ領域外周部のダイシングラインに形成することができるため、このような回路が形成されていない従来のウェハと比較してそのチップ領域の面積が減少することはない。一部のチップをモニタ用素子／回路として形成したり、モニタ用素子／回路が形成されたブロックをウェハ上に設けたり、あるいはモニタ用素子／回路をチップ内に形成したりすることも不要であるため、製品チップの小型化や１枚のウェハから得られるチップ数の増加等を図ることも可能になる。
【００３８】
また、このような回路を形成するに当たり、モニタ用素子／回路形成用のレチクルは不要である。そのため、レチクルの枚数や製作コストを増加させたり製造工程数を増加させたりすることなく、低コストでチップを形成することが可能になる。
【００３９】
ウェハ上に形成する回路には、モニタ用素子／回路を変更したりその接続状態を変更したりして、種々の形態のものを用いることができる。以下、レチクル１を用いて種々の回路を形成する場合について、具体例を挙げて詳細に説明する。
【００４０】
まず、第１の実施の形態について説明する。第１の実施の形態では、モニタ用素子として抵抗を用いた場合について述べる。
図４はウェハ上の回路形成位置の模式図である。
【００４１】
上記のようなレチクル１を用いると、図４に示すように、ウェハ２０上にはチップ２１と共に、抵抗を含んだ回路２２が、ウェハ２０上のチップ２１が形成されている領域の全体を囲むようにして形成される。この回路２２は、チップ２１の形成領域全体の外周部にあるダイシングラインに形成される。
【００４２】
図５はモニタ用素子に抵抗を用いた場合の回路図である。
モニタ用素子に抵抗を用いた場合、ウェハ２０には、例えば図５に示すように、複数の抵抗２３を直列に接続した回路２２を形成することができる。抵抗２３には、配線材等の導体を用いたりｐ型，ｎ型不純物拡散層を用いたりすることが可能である。
【００４３】
レチクル１には、上記のように、抵抗２３となる導体や不純物拡散層、それに接続される配線等のパターンを外周部ダイシング領域４の各辺の内側に形成したものを用いる。このような構成のレチクル１を用いることによって、上記図４に示したようなチップ２１の形成領域全体を囲む回路２２が形成可能になっている。
【００４４】
回路２２を形成する場合、例えば、抵抗２３に導体を用いる場合には、モニタ用素子／回路領域４ａとモニタ用素子／回路接続用領域４ｂ，４ｃを共に有する１枚のレチクル１を使用し、露光を行い、最終的にウェハ上に導体を形成すればよい。また、抵抗２３に不純物拡散層を用いる場合には、ウェハに不純物拡散層を形成するためのパターンがモニタ用素子／回路領域４ａに形成されたレチクル１や、不純物拡散層に繋がるコンタクトホールや配線のパターンがモニタ用素子／回路接続用領域４ｂ，４ｃに形成されたレチクル１を１枚または複数枚使用する。そして、そのようなレチクル１を用いて露光を行い、最終的にウェハ上にコンタクトホールや配線を形成すればよい。
【００４５】
このように複数の抵抗２３を直列接続した回路２２の場合、回路２２内のいずれかの部分に異常が生じているときには回路２２全体が正常に形成されているときとは異なる抵抗値を示すようになる。このことを利用して、その測定結果に基づき、ウェハ２０あるいはチップ２１の良・不良判定を行うことができる。
【００４６】
また、このようにして形成される回路には測定用の端子を形成するようにしてもよい。
図６および図７はウェハに形成されたパターンの一例の要部模式図である。ただし、図６および図７は、図４のＡ部に相当する。
【００４７】
例えばモニタ用素子に不純物拡散層３０を用いた場合には、ウェハには、図６に示すように、不純物拡散層３０に通じるコンタクトホール３１が形成され、その上にそれに接続された配線３２，３３が形成される。ここでは、配線３２の部分にパッド３２ａ，３２ｂが形成されている。
【００４８】
このようなパターンの形成には、不純物拡散層３０を形成するためのパターンを外周部ダイシング領域４の内側に有しているレチクル１、コンタクトホール３１を形成するためのパターンを外周部ダイシング領域４の内側に有しているレチクル１、および配線３２，３３並びにパッド３２ａ，３２ｂを形成するためのパターンを外周部ダイシング領域４の内側に有しているレチクル１を用いる。あるいはコンタクトホール３１、配線３２，３３、パッド３２ａ，３２ｂを形成するためのパターンを一緒に外周部ダイシング領域４の内側に有しているレチクル１を用いる。
【００４９】
このようなレチクル１を用いることにより、ウェハ上には、チップと共に、不純物拡散層３０がコンタクトホール３１および配線３２，３３を介して直列接続された回路が、チップの形成領域全体を囲むようにして形成されるようになる。そして、このようにして形成された回路のうち、図７に示すように、例えばその端部のパッド３２ａ，３２ｂ間にある配線３２，３３の一部（図７のＢ部。）をレーザトリミング等で除去することにより、その回路の一部が切断されるようになる。
【００５０】
図８はパッド間を切断した場合の回路図である。
上記図７に示したように、回路端部のパッド３２ａ，３２ｂ間の配線３２，３３を切断すると、図８に示すように、端子Ｐ，Ｑ間（図６，図７のパッド３２ａ，３２ｂ間に対応。）に複数の抵抗３０ａ（図６，図７の不純物拡散層３０に対応。）が直列接続された回路３４を構成することができる。したがって、端子Ｐ，Ｑ間の抵抗値を測定することにより、ウェハあるいはチップの良・不良判定を行うことができる。
【００５１】
なお、ここでは端子Ｐ，Ｑを形成するために、上記図６および図７に示したように、回路端部のパッド３２ａ，３２ｂ間の配線３２，３３を切断するようにしたが、配線３２，３３を切断する箇所は、パッド３２ａ，３２ｂが形成されている任意の１箇所または複数箇所を選択することも可能である。また、ここではモニタ用素子に不純物拡散層３０を用いた場合を例にして述べたが、勿論、モニタ用素子に配線等の導体を用いた場合も同様にして端子を形成することが可能である。
【００５２】
以上、モニタ用素子として導体や不純物拡散層等の抵抗を用いる場合を例にして述べたが、このような抵抗の代わりにインダクタやキャパシタを用いるようにしてもよい。その場合、チップの形成過程において、複数のインダクタやキャパシタが直列接続された回路がウェハ上のチップ形成領域全体を囲むように形成される。このような回路では、そのインピーダンスを測定することにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うことが可能になる。
【００５３】
また、このほか、モニタ用素子としてダイオードを用いることも可能である。その場合、チップの形成過程において、複数のダイオードが直列接続された回路がウェハ上のチップ形成領域全体を囲むように形成される。ただし、この場合は、各ダイオードのキャリアの移動方向を揃えるようにする。このような回路では、その順方向電圧の合計値や逆方向電圧の合計値を測定することにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うことが可能になる。
【００５４】
次に、第２の実施の形態について説明する。第２の実施の形態では、モニタ用素子としてバイポーラトランジスタやＭＯＳトランジスタを用いた場合について述べる。このようなトランジスタを用いる場合にも、上記のようなレチクル１を用いて、チップの形成と共に電気的特性測定用の回路を形成することが可能である。
【００５５】
図９はモニタ用素子にバイポーラトランジスタを用いた場合の回路図である。ただし、図９では、便宜上、モニタ用素子間の接続状態を点線、一点鎖線、二点鎖線で図示している。
【００５６】
ここではモニタ用素子としてｎｐｎ型バイポーラトランジスタ４０を用いる。各ｎｐｎ型バイポーラトランジスタ４０は、エミッタ同士、コレクタ同士、ベース同士がそれぞれ配線４１，４２，４３で接続されている。なお、図９では、エミッタ同士を接続する配線４１を点線で、コレクタ同士を接続する配線４２を一点鎖線で、ベース同士を接続する配線４３を二点鎖線で、それぞれ図示している。
【００５７】
このような接続状態は、例えば次のような手順で形成することが可能である。まず、ウェハ上のチップ形成領域全体の外周部にあるダイシングラインに複数のｎｐｎ型バイポーラトランジスタ４０を形成した後、この領域に第１層目の層間絶縁膜を形成する。そして、その層間絶縁膜を貫通して各ｎｐｎ型バイポーラトランジスタ４０のエミッタ、コレクタ、ベースに通じるコンタクトホールパターンを形成し、さらに各エミッタに通じるコンタクトホールパターンの上にはエミッタ同士を接続するための配線パターンを形成する。その際、コンタクトホールパターンの形成と配線パターンの形成は、別個のレチクル１を用いて形成しても、１枚のレチクル１によって形成しても、いずれであっても構わない。その後は、これらのパターンを配線材で埋め込み、エミッタ同士を接続する第１層目の配線４１を形成する。また、このときは、コレクタおよびベースに通じるコンタクトホールにも配線材が埋め込まれる。
【００５８】
次いで、この領域に第２層目の層間絶縁膜を形成した後、各コレクタおよび各ベースに接続されている配線材部分に通じるコンタクトホールパターンを形成し、さらに各コレクタに通じるコンタクトホールパターンの上にはコレクタ同士を接続するための配線パターンを形成する。これらのパターンを配線材で埋め込むことにより、コレクタ同士を接続する第２層目の配線４２を形成する。このときは、ベースに接続されている配線材部分に通じるコンタクトホールにも配線材が埋め込まれる。
【００５９】
次いで、この領域に第３層目の層間絶縁膜を形成した後、各ベースに接続されている配線材部分に通じるコンタクトホールパターンを形成し、さらにその上にベース同士を接続するための配線パターンを形成する。これらのパターンを配線材で埋め込むことにより、ベース同士を接続する第３層目の配線４３を形成する。
【００６０】
最後に、各層の配線４１，４２，４３にそれぞれ、パッド４１ａ，４２ａ，４３ａを形成する。パッド４１ａ，４２ａ，４３ａは、隣接するｎｐｎ型バイポーラトランジスタ４０間に設けられ、例えば最上層の配線部分に設けられる。
【００６１】
このようにして各ｎｐｎ型バイポーラトランジスタ４０のエミッタ同士、コレクタ同士、ベース同士をそれぞれ配線４１，４２，４３で接続すると、複数のｎｐｎ型バイポーラトランジスタ４０が並列に接続された回路が形成されるようになる。この回路について電気的特性を測定することにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うことが可能になる。
【００６２】
なお、ここではモニタ用素子としてｎｐｎ型バイポーラトランジスタ４０を用いた場合を例にして述べたが、ＭＯＳトランジスタを用いた場合にも上記同様の回路を形成することが可能である。この場合は、例えば、ウェハ上に複数のＭＯＳトランジスタを形成した後、第１層目の配線でソース同士を接続し、第２層目の配線でドレイン同士を接続し、第３層目の配線でゲート同士を接続するようにすればよい。そして、各配線の適当な位置にパッドを設ける。これにより、複数のＭＯＳトランジスタが並列に接続された回路が形成されるようになる。
【００６３】
次に、第３の実施の形態について説明する。第３の実施の形態では、モニタ用素子として抵抗、インダクタ、キャパシタ、ダイオード等を用い、ウェハ上に複数のモニタ用素子が並列に接続された回路を構成する場合について述べる。
【００６４】
このような並列回路は、上記のようなレチクル１を用いて、チップと共に形成することが可能である。すなわち、上記第２の実施の形態と同様にして、レチクル１を用い、ウェハ上のチップ形成領域全体の外周部にあるダイシングラインに抵抗等の所定の複数のモニタ用素子を形成した後、各モニタ用素子の一端同士を接続する第１層目の配線を形成し、各モニタ用素子の他端同士を接続する第２層目の配線を形成して、ダイシングラインに多層配線構造を形成すればよい。
【００６５】
このような並列回路を用いた場合も、その電気的特性を測定することにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うこと可能になる。
次に、第４の実施の形態について説明する。第４の実施の形態では、モニタ用回路としてインバータ回路を用いた場合について述べる。
【００６６】
図１０はインバータ回路の構成例を示す図である。
ウェハ上のチップ形成領域全体の外周部にあるダイシングラインには、例えば図１０（Ａ），（Ｂ）に示すように、ＣＭＯＳトランジスタを用いて構成されたインバータ回路５０を複数形成する。なお、その際は、インバータ回路５０の入力部と出力部を一方向に揃えるようにする。
【００６７】
図１１はモニタ用回路にインバータ回路を用いた場合の回路図である。ただし、図１１では、便宜上、モニタ用回路間の接続状態を点線、一点鎖線、二点鎖線で図示している。
モニタ用回路に上記図１０に示したようなインバータ回路５０を用いた場合には、上記第２の実施の形態の場合と同様、レチクル１を用いて、チップと共に、ウェハ上のチップ形成領域全体の外周部にあるダイシングラインに複数のインバータ回路５０を形成し、インバータ回路５０間を３層の配線５１，５２，５３で接続する。
【００６８】
すなわち、第１層目の配線５１でインバータ回路５０間のグランド（ＧＮＤ）側同士を接続し、第２層目の配線５２でインバータ回路５０間の電源側同士を接続し、第３層目の配線５３でインバータ回路５０間の入出力部を接続する。なお、図１１では、ＧＮＤ側同士を接続する配線５１を点線で、電源側同士を接続する配線５２を一点鎖線で、入出力部を接続する配線５３を二点鎖線で、それぞれ図示している。
【００６９】
ウェハにインバータ回路５０を形成した後の３層の配線５１，５２，５３の形成は、上記第２の実施の形態の場合と同様の手順で形成することができる。そして、最上層の配線部分には、隣接するインバータ回路５０間の配線５１，５２，５３にそれぞれ接続されたパッド５１ａ，５２ａ，５３ａを形成する。
【００７０】
このようにして複数のインバータ回路５０を接続すると、ウェハ上にはチップ形成領域全体を囲むリング発振回路が形成されるようになる。このような回路では、ＧＮＤ側に接続されているパッド５１ａと電源側に接続されているパッド５２ａの間に適当な電圧を印加すると、入出力部に接続されたパッド５３ａに、インバータ回路５０のスピードおよび個数に応じて決定される特定周波数の信号が出力される。この信号の周波数を測定したり電源電流を測定したりすることにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うことが可能になる。
【００７１】
なお、ここではＣＭＯＳトランジスタを用いたインバータ回路５０を例にして述べたが、バイポーラトランジスタ、ＭＯＳトランジスタ、抵抗等を用いてインバータ回路を構成することも可能である。
【００７２】
次に、第５の実施の形態について説明する。第５の実施の形態では、モニタ用回路として、上記第４の実施の形態で述べたインバータ回路５０に代えて、オペアンプ回路を用いた場合について述べる。オペアンプ回路は、バイポーラトランジスタ、ＭＯＳトランジスタ、抵抗、キャパシタ等を用いて構成することが可能である。
【００７３】
オペアンプ回路は、インバータ回路の場合と同じく、上記のようなレチクル１を用いて、チップと共に、ウェハ上のチップ形成領域全体の外周部にあるダイシングラインに形成し、形成されたオペアンプ回路間は３層の配線によって接続する。また、その際は、オペアンプ回路の入力部と出力部を一方向に揃えるようにする。
【００７４】
すなわち、第１層目の配線でオペアンプ回路間の負電源側同士を接続し、第２層目の配線でオペアンプ回路間の正電源側同士を接続し、第３層目の配線でオペアンプ回路間の入出力部を接続する。そして、最上層の配線部分に、隣接するオペアンプ回路間の３層の配線にそれぞれ接続されたパッドを形成する。
【００７５】
このようにして複数のオペアンプ回路を接続すると、ウェハ上にはチップ形成領域全体を囲む多段オペアンプ回路が形成されるようになる。この多段オペアンプ回路に対し、各オペアンプ回路の入出力部を接続する第３層目の配線の任意の１箇所をレーザトリミング等で切断すると、切断された配線の両端を多段オペアンプ回路の入力部と出力部とすることができる。この多段オペアンプ回路の電源電流、ゲイン、あるいはオフセット電圧を測定することにより、その測定結果に基づき、ウェハあるいはチップの良・不良判定を行うことが可能になる。
【００７６】
以上説明したように、チップを形成する際には、上記図１から図３に示したように、モニタ用素子／回路のモニタ用素子／回路パターン１０やモニタ用素子／回路間接続用の接続パターン１１ａを外周部ダイシング領域４の各辺の真ん中より内側に形成したレチクル１を用いる。このような構成のレチクル１を用いることにより、レジスト上で外周部ダイシング領域４が重なる部分ではそのようなモニタ用素子／回路パターン１０や接続パターン１１ａが露光されず、重ならないチップ形成領域全体の外周部にあるダイシングラインにのみモニタ用素子／回路パターン１０や接続パターン１１ａが露光されるようになる。その結果、チップ形成領域全体を囲むような回路を形成することができる。この回路の電気的特性を測定することにより、ウェハあるいはチップの良・不良判定が可能になる。回路は、上記第１〜第５の実施の形態で述べたように、それに用いるモニタ用素子／回路の種類やそれらの接続状態に応じて、種々の形態を採り得る。
【００７７】
このように、電気的特性測定用の回路をウェハ上のチップ形成領域全体の外周部にあるダイシングラインに形成することにより、チップを形成することのできる領域を十分に確保することができる。さらに、このような回路によれば、ウェハの広範囲の電気的特性を簡単に短時間で測定することができるため、ウェハあるいはチップの良・不良判定を容易かつ効率的に行うことができる。
【００７８】
また、このような回路の形成には、チップの形成に用いるレチクル１を使用するため、モニタ用素子／回路形成用のレチクルは不要であり、レチクル枚数やレチクル製作コストの増加、製造工程数の増加を抑え、低コストでチップを形成することが可能になる。
【００７９】
したがって、高品質のウェハあるいはチップを効率的に低コストで形成することが可能になる。
（付記１）  半導体装置の製造方法において、
ウェハ上に半導体装置を形成する過程で、前記半導体装置が形成される領域の外周部に、前記半導体装置が形成される領域を囲む回路を形成することを特徴とする半導体装置の製造方法。
【００８０】
（付記２）  前記回路を形成した後、
前記回路の電気的特性を測定することによって前記ウェハの検査を行うことを特徴とする付記１記載の半導体装置の製造方法。
【００８１】
（付記３）  前記回路は、前記ウェハのダイシングラインに形成することを特徴とする付記１記載の半導体装置の製造方法。
（付記４）  前記回路を形成する際には、
前記半導体装置を形成するためのパターンが形成された領域と、前記半導体装置を形成するためのパターンが形成された領域の外周部にあってウェハ上でダイシングラインとなる領域と、を有し、
前記ダイシングラインとなる領域に前記回路を形成するためのパターンが形成され、前記回路を形成するためのパターンが、隣接する位置を露光したときには前記ダイシングラインとなる領域が重なる部分には完全な形で露光パターンが形成されないように配置されているレチクルを用いることを特徴とする付記１記載の半導体装置の製造方法。
【００８２】
（付記５）  前記回路は、複数のモニタ用素子を含んでいることを特徴とする付記１記載の半導体装置の製造方法。
（付記６）  前記回路は、複数のモニタ用回路を含んでいることを特徴とする付記１記載の半導体装置の製造方法。
【００８３】
（付記７）  半導体装置が形成されたウェハにおいて、
半導体装置と、
前記半導体装置が形成されている領域の外周部に形成され、前記半導体装置が形成されている領域を囲む回路と、
を有することを特徴とするウェハ。
【００８４】
（付記８）  前記回路によって電気的特性が測定されることを特徴とする付記７記載のウェハ。
（付記９）  前記回路は、ダイシングラインに形成されていることを特徴とする付記７記載のウェハ。
【００８５】
（付記１０）  前記回路は、複数のモニタ用素子を含んでいることを特徴とする付記７記載のウェハ。
（付記１１）  前記回路は、複数のモニタ用回路を含んでいることを特徴とする付記７記載のウェハ。
【００８６】
（付記１２）  半導体装置の形成に用いるレチクルにおいて、
半導体装置を形成するためのパターンが形成された領域と、前記半導体装置を形成するためのパターンが形成された領域の外周部にあってウェハ上でダイシングラインとなる領域と、を有し、
前記ダイシングラインとなる領域に、隣接する位置を露光したときには前記ダイシングラインとなる領域が重なる部分には完全な形の露光パターンが形成されないように配置されたパターンが形成されていることを特徴とするレチクル。
【００８７】
（付記１３）  前記パターンは、前記ダイシングラインとなる領域の内側の領域にのみ形成されていることを特徴とする付記１２記載のレチクル。
（付記１４）  隣接する位置を露光したときには、前記ダイシングラインとなる領域が重なる部分の一部と前記ダイシングラインとなる領域が重ならない部分とによって、前記露光領域全体を囲むようにパターンが形成されるようにしたことを特徴とする付記１２記載のレチクル。
【図面の簡単な説明】
【００８８】
【図１】外周部ダイシング領域の一例の模式図である。
【図２】レチクルの構成例を示す図である。
【図３】露光パターン形成位置の一例の模式図である。
【図４】ウェハ上の回路形成位置の模式図である。
【図５】モニタ用素子に抵抗を用いた場合の回路図である。
【図６】ウェハに形成されたパターンの一例の要部模式図（その１）である。
【図７】ウェハに形成されたパターンの一例の要部模式図（その２）である。
【図８】パッド間を切断した場合の回路図である。
【図９】モニタ用素子にバイポーラトランジスタを用いた場合の回路図である。
【図１０】インバータ回路の構成例を示す図である。
【図１１】モニタ用回路にインバータ回路を用いた場合の回路図である。
【符号の説明】
【００８９】
１  レチクル
２  チップパターン領域
３  内部ダイシング領域
４  外周部ダイシング領域
４ａ  モニタ用素子／回路領域
４ｂ，４ｃ  モニタ用素子／回路接続用領域
１０  モニタ用素子／回路パターン
１１ａ，１１ｂ  接続パターン
２０  ウェハ
２１  チップ
２２，３４  回路
２３，３０ａ  抵抗
３０  不純物拡散層
３１  コンタクトホール
３２，３３，４１，４２，４３，５１，５２，５３  配線
３２ａ，３２ｂ，４１ａ，４２ａ，４３ａ，５１ａ，５２ａ，５３ａ  パッド
４０  ｎｐｎ型バイポーラトランジスタ
５０  インバータ回路
Ｐ，Ｑ  端子
【図１】
2007067327.tif 000003
【図２】
2007067327.tif 000004
【図３】
2007067327.tif 000005
【図４】
2007067327.tif 000006
【図５】
2007067327.tif 000007
【図６】
2007067327.tif 000008
【図７】
2007067327.tif 000009
【図８】
2007067327.tif 000010
【図９】
2007067327.tif 000011
【図１０】
2007067327.tif 000012
【図１１】
2007067327.tif 000013