(57)【要約】【課題】耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法を提供する。【解決手段】本実施形態に係る半導体装置の製造方法は、まず、基板１上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。次に、第１ハフニウムシリケート膜２１の第１窒化処理を行って、第１窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜２１ａを形成する。次に、第１窒素添加ハフニウムシリケート膜２１ａの第１アニール処理を行う。次に、第１窒素添加ハフニウムシリケート膜２１ａ上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。次に、第２ハフニウムシリケート膜２２の第２窒化処理を行って、第２窒素添加ハフニウムシリケート膜２２ａを形成する。【選択図】図４
2007053299.tif 000002
【特許請求の範囲】
【請求項１】
基板上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜を形成する工程と、
前記第１ハフニウムシリケート膜の第１窒化処理を行い、第１窒素添加ハフニウムシリケート膜を形成する工程と、
前記第１窒素添加ハフニウムシリケート膜の第１アニール処理を行う工程と、
前記第１窒素添加ハフニウムシリケート膜上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜を形成する工程と、
前記第２ハフニウムシリケート膜の第２窒化処理を行い、第２窒素添加ハフニウムシリケート膜を形成する工程と
を有する半導体装置の製造方法。
【請求項２】
前記第２窒素添加ハフニウムシリケート膜を形成する工程の後に、前記第２窒素添加ハフニウムシリケート膜の第２アニール処理を行う工程をさらに有する
請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１窒化処理および前記第２窒化処理において、熱窒化処理あるいはプラズマ窒化処理を行う
請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１窒化処理および前記第２窒化処理において熱窒化処理を行い、前記第２窒化処理の処理温度が、第１窒化処理の処理温度よりも低温である
請求項１記載の半導体装置の製造方法。
【請求項５】
前記第１窒素添加ハフニウムシリケート膜と、前記第２窒素添加ハフニウムシリケート膜を含む絶縁膜をキャパシタ絶縁膜として用いる
請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ゲート絶縁膜材料あるいはキャパシタ絶縁膜材料として、高誘電体材料であるハフニウムシリケート（Ｈｆシリケート）膜の開発が進められている（特許文献１参照）。キャパシタ絶縁膜では、各種アニールに対する耐熱性が要求され、Ｈｆシリケートを窒化することにより耐熱性を向上させている。Ｈｆシリケートに窒素を導入した窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）は、Ｈｆシリケートと比較して、耐熱性だけでなく誘電率も上昇する。
【０００３】
窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜中の窒素濃度が高ければ高いほど、耐熱性および誘電率を向上させることが可能となる。熱窒化処理では、処理温度が高ければ高いほど、高濃度に窒素を導入することが可能となる。
【特許文献１】特開２００３−１５８２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、熱窒化処理の処理温度を上げた場合には、ＨｆＳｉＯＮ膜のリーク電流が増加するという問題があった。これは、ＨｆＳｉＯＮ膜中のＮ―Ｏ結合が増加したためと考えられる。
【０００５】
以上のように、リーク電流増加に繋がるＮ−Ｏ結合を増やすことなく、ＨｆＳｉＯＮ膜中の窒素濃度を増やして耐熱性および誘電率を向上させることが望まれている。
【０００６】
本発明は上記の事情に鑑みてなされたものであり、その目的は、耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜を形成する工程と、前記第１ハフニウムシリケート膜の第１窒化処理を行い、第１窒素添加ハフニウムシリケート膜を形成する工程と、前記第１窒素添加ハフニウムシリケート膜の第１アニール処理を行う工程と、前記第１窒素添加ハフニウムシリケート膜上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜を形成する工程と、前記第２ハフニウムシリケート膜の第２窒化処理を行い、第２窒素添加ハフニウムシリケート膜を形成する工程とを有する。
【０００８】
上記の本発明の半導体装置の製造方法では、窒素添加ハフニウムシリケート膜を形成する際に、６ｎｍ以下のハフニウムシリケート膜の形成、窒化処理、アニール処理を繰り返し行う。なお、２回目以降のアニール処理は省略可能である。
ハフニウムシリケート膜の窒化処理により、窒素添加ハフニウムシリケート膜が形成される。窒素添加ハフニウムシリケート膜の誘電率および耐熱性は、ハフニウムシリケート膜に比べて高くなる。
その後、窒素添加ハフニウムシリケート膜のアニール処理を行う。窒素添加ハフニウムシリケート膜の厚さを６ｎｍ以下にしているため、アニール処理により、膜中のＮ―Ｏ結合が効果的に低減される。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１０】
以下に、本発明の実施の形態について、図面を参照して説明する。
【００１１】
本発明者は、窒化処理した窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜をアニール処理することにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合を低減することができることを見出した。さらに、本発明者は、このアニール処理によるＮ―Ｏ結合の低減効果は、ＨｆＳｉＯＮ膜の膜厚に依存することを見出した。まず、これについて説明する。
【００１２】
図１は、ＨｆＳｉＯＮ膜のＮ１ｓスペクトルを示す図である。スペクトルＳ１は、アニール処理前のＨｆＳｉＯＮ膜のスペクトルである。スペクトルＳ２は、アニール処理後のＨｆＳｉＯＮ膜のスペクトルである。アニール処理は、窒素雰囲気下において１０００℃で行った。
【００１３】
スペクトルＳ１，Ｓ２において、ピークＰ１（結合エネルギー４０４ｅＶ程度）は、Ｎ−Ｏ結合に起因するものである。また、ピークＰ２（結合エネルギー３９７ｅＶ程度）は、Ｈｆ−Ｎ結合、Ｓｉ−Ｎ結合に起因するものである。このピークＰ１の強度が大きいと、リーク電流が大きくなることが確認されている。
【００１４】
図１に示すように、ＨｆＳｉＯＮ膜にアニール処理を施すことにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合を低減することができる。Ｎ−Ｏ結合を低減するためのアニール処理温度としては、７００℃以上が好ましい。また、窒化処理の温度よりも高い温度であることが好ましい。
【００１５】
図２は、ＨｆＳｉＯＮ膜の膜厚と、アニール処理後のＮ−Ｏ結合の低減量との関係を示す図である。図２において、横軸はＨｆＳｉＯＮ膜の膜厚（ｎｍ）を示し、縦軸は膜中のＮのうちＮ―Ｏ結合の比率（％）を示す。
【００１６】
Ｒ１は、アニール処理前のＨｆＳｉＯＮ膜の測定結果である。ＨｆＳｉＯＮ膜は、ハフニウムシリケート膜を８００℃の温度で、ＮＨ３を用いて熱窒化処理を行うことにより得た。Ｒ２は、アニール処理後のＨｆＳｉＯＮ膜の測定結果である。アニール処理は、１０００℃の温度で、窒素雰囲気下において行った。
【００１７】
図２に示すように、ＨｆＳｉＯＮ膜の膜厚が６ｎｍ以下の場合には、アニール処理を施すことにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合が効果的に減少することがわかる。反対に、６ｎｍよりも厚いＨｆＳｉＯＮ膜に対してアニール処理を施しても、膜中のＮ−Ｏ結合をほとんど減少させることができなかった。
【００１８】
（第１実施形態）
本発明は、上述した知見に基づきなされたもので、以下、本発明の詳細な実施形態について説明する。図３は、所望の膜厚のＨｆＳｉＯＮ膜を形成するフロー図である。
【００１９】
本実施形態では、６ｎｍ以下のハフニウムシリケート膜の形成（ＳＴ１）、窒化処理（ＳＴ２）、アニール処理（ＳＴ３）を行い、所望の膜厚になるまで上記の工程を繰り返すことにより、Ｎ−Ｏ結合を抑制しつつ、窒素濃度の高いＨｆＳｉＯＮ膜を形成する。
【００２０】
次に、第１実施形態に係る半導体装置の製造方法について、図４を参照して詳細に説明する。図４は、半導体装置の製造における工程断面図である。
【００２１】
まず、図４（ａ）に示すように、シリコン等の半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート（ＨｆＳｉＯｘ）膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法あるいはＡＬＤ（Atomic Layer Deposition）法により形成される。
【００２２】
次に、図４（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ａを得る。本実施形態では、第１窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第１窒化処理の処理温度を高温にし、例えば８００℃〜９００℃とする。熱窒化処理の処理温度が高温であればそれだけ、膜中に窒素を多く導入できるが、同時にＮ−Ｏ結合も増える。
【００２３】
次に、第１ＨｆＳｉＯＮ膜２１ａに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ａが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。また、アニール処理の処理温度は、第１窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。
【００２４】
次に、図４（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ａ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。
【００２５】
次に、図４（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ａを得る。本実施形態では、第２窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第２窒化処理の処理温度を先の第１窒化処理の処理温度よりも低温にし、例えば８００℃以下とする。
【００２６】
ここで、第２窒化処理の処理温度を８００℃以下にするのは、第２窒化処理の処理温度が高いと、第１ＨｆＳｉＯＮ膜２１ａまで窒化されてしまう危険性があるからである。特に、第２窒化処理では、第１ＨｆＳｉＯＮ膜２１ａと半導体基板１の界面が窒化されやすい。第１ＨｆＳｉＯＮ膜２１ａと半導体基板１の界面が窒化されると、この部分に再びＮ−Ｏ結合が生じることとなる。この部分に生じたＮ―Ｏ結合は、後のアニール処理では減少させることが困難なため、第２窒化処理の処理温度は第１窒化処理に比べて低温にすることが望ましい。
【００２７】
次に、第２ＨｆＳｉＯＮ膜２２ａに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ａが得られる。ただし、低温の第２窒化処理で発生した新たなＮ−Ｏ結合がほとんどない場合には、第２アニール処理は行わなくてもよい。アニール処理を行う場合には、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。また、アニール処理の処理温度は、第２窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。
【００２８】
以上のようにして、第１ＨｆＳｉＯＮ膜２１ａと第２ＨｆＳｉＯＮ膜２２ａからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ａ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。
【００２９】
図５は、上記のキャパシタ絶縁膜２をもつキャパシタを備えた半導体装置の断面図である。本実施形態では、トレンチ型キャパシタを備えた半導体装置の例について説明する。
【００３０】
半導体基板１には、深いトレンチ１ａが形成されており、トレンチ１ａの上部には酸化シリコンからなる上部絶縁膜６が形成されている。
【００３１】
上部絶縁膜６の下方のトレンチ１ａの残りの部分を囲むように、半導体基板１には第１電極３が形成されている。第１電極３は、トレンチ１ａに面した半導体基板１中に砒素などの導電性不純物を拡散して形成される。
【００３２】
トレンチ１ａの内壁には、第１電極３に接するキャパシタ絶縁膜２が形成されている。キャパシタ絶縁膜２は、上記したＨｆＳｉＯＮ膜からなる。トレンチ１ａを埋め込むように、第２電極４が形成されている。第２電極４は、砒素などの導電性不純物を含有するポリシリコン層により形成される。
【００３３】
上記の第１電極３と、第２電極４と、第１電極３および第２電極４の間に挟まったキャパシタ絶縁膜２によりキャパシタ５が形成されている。キャパシタ５の第２電極４は、半導体基板１の表層に形成されたトランジスタ１０の第１拡散層１３と電気的に接続されている。
【００３４】
半導体基板１の表層には、素子分離絶縁膜１２が形成されており、素子分離絶縁膜１２により区画された活性領域にトランジスタ１０が形成される。トランジスタ１０は、半導体基板１に形成された第１拡散層１３および第２拡散層１４と、半導体基板１上にゲート絶縁膜１５を介して形成されたゲート電極１６とを有する。
【００３５】
ゲート電極１６の周囲には、窒化シリコンや酸化シリコンからなる層間絶縁膜１７が形成されている。第２拡散層１４上には、例えばポリシリコンからなるコンタクト１８が形成されている。
【００３６】
上記のキャパシタ５では、ゲート電極１６に選択信号が供給されて、トランジスタ１０がオン状態となると、コンタクト１８を介して第２拡散層１４、第１拡散層１３、第２電極４へと電荷が流れ、またはその逆の向きに電荷が流れて、キャパシタ５へ電荷が蓄積される。
【００３７】
上記のキャパシタ５の製造方法について説明する。
【００３８】
半導体基板１への素子分離絶縁膜１２およびトランジスタ１０の形成工程前に、上記のキャパシタ５が形成される。例えば、半導体基板１にトレンチ１ａを形成した後に、当該トレンチ１ａの内壁に不純物を拡散して第１電極３を形成し、トレンチ１ａの内壁を被覆するキャパシタ絶縁膜２を形成する。このキャパシタ絶縁膜２の形成工程については、上記した通りである。
【００３９】
キャパシタ絶縁膜２の形成後、トレンチ１ａを埋め込むように不純物を含有するポリシリコン層を堆積し、半導体基板１上に堆積した不要なポリシリコン層をＣＭＰ法により除去する。以上により、キャパシタ５が形成される。
【００４０】
キャパシタ５の形成後、例えばＳＴＩ（Shallow Trench Isolation）からなる素子分離絶縁膜１２を形成し、キャパシタ５に接続するトランジスタ１０を形成することにより、キャパシタを備えた半導体装置が製造される。
【００４１】
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、基板上に６ｎｍ以下の膜厚のハフニウムシリケート膜の形成、窒化処理およびアニール処理を繰り返し行うことにより、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。膜中のＮ−Ｏ結合を減少させることができるため、リーク電流の発生を抑制することができる。また、膜中に高濃度の窒素を含むことから、ＨｆＳｉＯＮ膜の誘電率および耐熱性を向上させることができる。
【００４２】
従って、ＨｆＳｉＯＮ膜をキャパシタ絶縁膜２として用いた場合には、キャパシタ５の容量を増加させることができ、また電荷保持特性を向上させることができる。
【００４３】
（第２実施形態）
次に、第２実施形態に係る半導体装置の製造方法について、図６を参照して説明する。本実施形態では、第２窒化処理の際に、熱窒化処理ではなく、プラズマ窒化処理を用いる。
【００４４】
まず、図６（ａ）に示すように、半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。
【００４５】
次に、図６（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ａを得る。本実施形態では、第１窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第１窒化処理の処理温度を高温にし、例えば８００℃〜９００℃とする。熱窒化処理の処理温度が高温であればそれだけ、膜中に窒素を多く導入できるが、同時にＮ−Ｏ結合も増える。
【００４６】
次に、第１ＨｆＳｉＯＮ膜２１ａに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ａが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。また、アニール処理の処理温度は、第１窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。
【００４７】
次に、図６（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ａ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。
【００４８】
次に、図６（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ｂを得る。本実施形態では、第２窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。
【００４９】
プラズマ窒化処理では、第２ハフニウムシリケート膜２２の表面のみが窒化される。また、均一に窒素が導入される熱窒化処理とは異なり、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、第１ＨｆＳｉＯＮ膜２１ａとの界面側に低濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。
【００５０】
次に、第２ＨｆＳｉＯＮ膜２２ｂに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ｂが得られる。プラズマ処理を施した場合には、第２ＨｆＳｉＯＮ膜２２ｂの他の結合が切断される。このため、切断された結合を再形成するためにも、第２アニール処理を施すことが好ましい。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。
【００５１】
以上のようにして、第１ＨｆＳｉＯＮ膜２１ａと第２ＨｆＳｉＯＮ膜２２ｂからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ｂ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。
【００５２】
第２実施形態では、第２窒化処理およびそれ以降の窒化処理において、プラズマ窒化処理を採用している。プラズマ窒化処理を用いることにより、表面側にのみ高濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。高濃度に窒素を導入することにより形成されたＮ−Ｏ結合については、後のアニール処理により減少させることができる。
【００５３】
従って、第２実施形態に係る半導体装置の製造方法によれば、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。
【００５４】
（第３実施形態）
次に、第３実施形態に係る半導体装置の製造方法について、図７を参照して説明する。本実施形態では、第１および第２窒化処理の双方に、プラズマ窒化処理を用いる。
【００５５】
まず、図７（ａ）に示すように、半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。
【００５６】
次に、図７（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ｂを得る。本実施形態では、第１窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。
【００５７】
プラズマ窒化処理では、第１ハフニウムシリケート膜２１の表面のみが窒化される。また、プラズマ窒化処理では、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、半導体基板１との界面側に低濃度に窒素が導入された第１ＨｆＳｉＯＮ膜２１ｂを形成することができる。
【００５８】
次に、第１ＨｆＳｉＯＮ膜２１ｂに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ｂが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。
【００５９】
次に、図７（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ｂ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。
【００６０】
次に、図７（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ｂを得る。本実施形態では、第２窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。
【００６１】
プラズマ窒化処理では、第２ハフニウムシリケート膜２２の表面のみが窒化される。また、均一に窒素が導入される熱窒化処理とは異なり、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、第１ＨｆＳｉＯＮ膜２１ｂとの界面側に低濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。
【００６２】
次に、第２ＨｆＳｉＯＮ膜２２ｂに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ｂが得られる。プラズマ処理を施した場合には、第２ＨｆＳｉＯＮ膜２２ｂの他の結合が切断される。このため、切断された結合を再形成するためにも、第２アニール処理を施すことが好ましい。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。
【００６３】
以上のようにして、第１ＨｆＳｉＯＮ膜２１ｂと第２ＨｆＳｉＯＮ膜２２ｂからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ｂ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。
【００６４】
第３実施形態では、第１および第２窒化処理において、プラズマ窒化処理を採用している。プラズマ窒化処理を用いることにより、表面側にのみ高濃度に窒素が導入された第１ＨｆＳｉＯＮ膜２１ｂおよび第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。高濃度に窒素を導入することにより形成されたＮ−Ｏ結合については、後のアニール処理により減少させることができる。
【００６５】
従って、第２実施形態に係る半導体装置の製造方法によれば、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。
【００６６】
本発明は、上記の実施形態の説明に限定されない。
例えば、トレンチ型キャパシタの例について説明したが、本発明は種々の構造のトレンチ型キャパシタに適用可能である。また、キャパシタとしてはトレンチ型キャパシタに限定されず、本発明は種々のキャパシタの適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００６７】
【図１】ＨｆＳｉＯＮ膜のＮ１ｓスペクトルを示す図である。
【図２】ＨｆＳｉＯＮ膜の膜厚と、アニール処理後のＮ−Ｏ結合の低減量との関係を示す図である。
【図３】第１〜第３実施形態に係る半導体装置の製造におけるフロー図である。
【図４】第１実施形態に係る半導体装置の製造における工程断面図である。
【図５】キャパシタを備えた半導体装置の断面図である。
【図６】第２実施形態に係る半導体装置の製造における工程断面図である。
【図７】第３実施形態に係る半導体装置の製造における工程断面図である。
【符号の説明】
【００６８】
１…半導体基板、１ａ…トレンチ、２…キャパシタ絶縁膜、３…第１電極、４…第２電極、５…キャパシタ、６…上部絶縁膜、１０…トランジスタ、１２…素子分離絶縁膜、１３…第１拡散層、１４…第２拡散層、１５…ゲート絶縁膜、１６…ゲート電極、１７…層間絶縁膜、１８…コンタクト、２１…第１ハフニウムシリケート膜、２１ａ，２１ｂ…第１ＨｆＳｉＯＮ膜、２２…第２ハフニウムシリケート膜、２２ａ，２２ｂ…第２ＨｆＳｉＯＮ膜
【図１】
2007053299.tif 000003
【図２】
2007053299.tif 000004
【図３】
2007053299.tif 000005
【図４】
2007053299.tif 000006
【図５】
2007053299.tif 000007
【図６】
2007053299.tif 000008
【図７】
2007053299.tif 000009