(57)【要約】【課題】反応室のインピーダンスの変化を検出することにより、エッチング加工後の寸法が規格外となる異常を、未然に、しかもリアルタイムに検出することにより、防止する半導体装置の製造方法を提供する。【解決手段】半導体基板上に絶縁膜を介して導電膜を形成し、導電膜上にレジスト膜をパターニングし、複数の反応室２Ａ、２Ｂで並列して、レジスト膜をマスクとして導電膜をエッチングする。反応室に電力を供給する高周波電源高周波電源３Ａ、３Ｂと各反応室とのインピーダンスマッチングを行うインピーダンス整合器４Ａ、４Ｂを構成する可変容量キャパシタの容量値を測定し、各反応室に対応する可変容量キャパシタの容量値の差を算出し、容量値の差が閾値以上になった場合に、エッチングを停止する。【選択図】図１
2007115838.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上にレジスト膜をパターニングし、複数の反応室で並列して、前記レジスト膜をマスクとして前記導電膜をエッチングする半導体装置の製造方法において、
前記反応室に電力を供給する高周波電源と各反応室とのインピーダンスマッチングを行うインピーダンス整合器を構成する可変容量キャパシタの容量値を測定し、
前記各反応室に対応する前記可変容量キャパシタの容量値の差を算出し、前記容量値の差が閾値以上になった場合に、エッチングを停止することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上にレジスト膜をパターニングし、複数の反応室で並列して、前記レジスト膜をマスクとして前記導電膜をエッチングする半導体装置の製造方法において、
所定枚数の前記半導体基板上の前記導電膜をエッチングするごとに、前記反応室に電力を供給する高周波電源と各反応室とのインピーダンスマッチングを行うインピーダンス整合器を構成する可変容量キャパシタの容量値を測定し、
検出された容量値が所定条件に合致した場合に、前記エッチングを停止することを特徴とする半導体装置の製造方法。
【請求項３】
前記導電膜をエッチングする処理は、
前記絶縁膜の一部が現れる状態まで、前記導電膜における前記レジスト膜が形成されていない領域をエッチングする工程と、
前記導電膜の残渣をエッチングする工程とを含み、
前記残渣をエッチングする工程において、前記可変容量キャパシタの容量値を測定する請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記導電膜をエッチングする処理は、
前記絶縁膜の一部が現れる状態まで、前記導電膜をエッチングする工程では、前記反応室でプラズマ化された臭化水素系ガスおよび塩素系ガスの混合ガスを主成分としたエッチングガスによりエッチングが行われ、
前記残渣をエッチングする工程では、前記反応室でプラズマ化された臭化水素系ガスを主成分としたエッチングガスによりエッチングが行われる請求項３記載の半導体装置の製造方法。
【請求項５】
前記所定条件は、
所定の時点で測定された可変容量キャパシタの容量値と直前に測定された容量値の差が、所定閾値以上となった場合、
前記容量値の差が、所定の閾値以上となる状態が所定回数続いた場合、
または、所定回数連続して前記測定された容量値が、前記直前の測定より１回前に測定された容量値より大きい場合の少なくともいずれか１つである請求項２〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
半導体基板上に絶縁膜を介して形成された導電膜と、前記導電膜上にパターン形成されたレジスト膜とを備えた複数の積層体の導電膜を、前記レジスト膜をマスクとしてエッチングする半導体装置の製造装置において、
前記導電膜をエッチングする反応室、前記反応室に電力を供給する高周波電源、前記反応室と前記高周波電源を接続し、前記反応室と前記高周波電源のインピーダンスマッチングを行うインピーダンス整合器、および前記インピーダンス整合器が有する可変容量キャパシタの容量値を検出する容量測定器とを有する複数の処理部と、
前記処理部にエッチングを停止させることが可能な設備インターロックと、
設備インターロックに接続された演算回路と、
前記可変容量キャパシタの容量値および前記演算回路により演算された結果を記憶する記憶装置とを備え、
前記容量測定器は、対応する反応室でエッチングが行われている間に、前記可変容量キャパシタの容量値を測定し、
前記演算回路は、前記処理部ごとの可変容量キャパシタの容量値の差を算出し、
前記設備インターロックは、前記容量値の差が予め設定された閾値以上になると、前記処理部に前記エッチングを停止させることを特徴とする半導体装置の製造装置。
【請求項７】
半導体基板上に絶縁膜を介して形成された導電膜と、前記導電膜上にパターン形成されたレジスト膜とを備えた複数の積層体の導電膜を、前記レジスト膜をマスクとしてエッチングする半導体装置の製造装置において、
前記導電膜をエッチングする反応室、前記反応室に電力を供給する高周波電源、前記反応室と前記高周波電源を接続し、前記反応室と前記高周波電源のインピーダンスをマッチングするインピーダンス整合器、および前記インピーダンス整合器が有する可変容量キャパシタの容量値を測定する容量測定器とを有する処理部と、
前記可変容量キャパシタの容量値をおよび前記演算回路により演算された結果を記憶する記憶装置と、
前記処理部にエッチングを停止させることが可能な設備インターロックと、
前記記憶装置および前記設備インターロックに接続された演算回路とを備え、
前記容量測定器は、前記反応室で所定枚数の積層体が処理されるごとに、エッチングが行われる間の対応する前記可変容量キャパシタの容量値を測定し、
前記記憶装置は、前記容量値を保存し、
前記記憶装置に保存された容量値が所定条件に合致した場合に、前記設備インターロックは、前記処理部にエッチングを停止させることを特徴とする半導体装置の製造装置。
【請求項８】
前記導電膜をエッチングする処理は、
前記絶縁膜の一部が現れる状態まで、前記導電膜における前記レジスト膜が形成されていない領域をエッチングする工程と、
前記導電膜の残渣をエッチングする工程とを含み、
容量測定器は、前記残渣をエッチングする工程において、前記可変容量キャパシタの容量値を測定する請求項６または７記載の半導体装置の製造装置。
【請求項９】
前記所定条件は、
所定の時点で検出された可変容量キャパシタの容量値と直前に検出された容量値の差が、所定閾値以上となった場合、
前記容量値の差が、所定の閾値以上となる状態が所定回数続いた場合、
または、所定回数連続して、前記測定された容量値が前記直前の測定より１回前に測定された容量値より大きい場合の少なくともいずれか１つである請求項７または８記載の半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライエッチングを用いる半導体装置の製造方法、および半導体装置の製造装置に関する。
【背景技術】
【０００２】
近年、半導体装置を構成する素子は、微細化に伴ってＭＯＳ電界効果トランジスタが主流となっている。さらに、ＭＯＳ電界効果トランジスタの微細化に伴い、微細ゲート電極の形成方法が重要となっている。
【０００３】
半導体装置の加工には、プラズマを用いたドライエッチングプロセスがよく用いられる。ドライエッチングとは、エッチングガスを減圧下の反応室内に導入し、高周波電力等を用いてエッチングガスを解離させ、半導体基板上の被加工領域をエッチングする手法である。
【０００４】
ここで、特に大きな問題となっているのは、エッチングはフォトリソグラフィー工程でパターニングされたレジスト膜をマスクパターンとして行われるが、マスクパターンの寸法とエッチングが行われた被加工領域の寸法との間に誤差が生じる場合があることである。この誤差は、寸法変換差（ＣＤシフト；Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ  Ｓｉｆｔ）などと呼ばれており、微細化が進むにつれて問題となってきている。
【０００５】
例えば、０．１５μｍデバイスのゲート電極の寸法精度は、１５０±１５ｎｍと、極めて高い精度が要求されている。ゲート電極の寸法が変動すると、トランジスタの閾値電圧が変化してしまい、ＣＤシフトの大きさが規格値を超えると、トランジスタのリーク電流や駆動電流値が低下するなどの問題が発生する。
【０００６】
半導体デバイスの製造工程では、エッチング、レジストのアッシング、洗浄の工程を経た後に、ようやくエッチング加工後の寸法を測定している。そのため、その段階になってはじめて加工寸法の異常が発見されるので、エッチング処理されてから寸法測定において異常が検出されるまでの間は、不良が発生する装置状態のままエッチングが継続されており、製品の製造歩留を大きく低下させる原因となる。
【０００７】
半導体装置の量産現場においては、歩留の低下を防ぐため、高い精度で微細ゲート電極の形成を繰り返し行うことにより生じる処理装置の様々な変動要因を、限りなく０にする方策が実施されている。
【０００８】
従来、エッチング装置は、装置内の高周波印加電極に接続された整合器と高周波電源との間で電力が測定され、反応室のインピーダンスが変化してもその変化に追従するように、制御装置が整合器のインピーダンスを調整する構成となっている。そのため、プロセスの変動や同一処理する装置間の差を検出できず、デバイスの製造歩留りが変動するという問題がある。
【０００９】
図８は、上記問題を解決するための半導体製造装置の一構成例（例えば特許文献１参照）を示すブロック図である。反応室１０１の内部に上部電極１０２および下部電極１０３を備え、下部電極１０３上に半導体基板上にエッチングされる導電膜、レジスタが形成された積層体であるウェハ１０４が載置される。プロセスガスは、流量計（図示せず）を介して反応室１０１の内部に導入される。圧力ゲージ１０５は、反応室１０１の内部のガス圧力を測定し、制御装置１０８は、排気ポンプ１０６と反応室１０１の間に取り付けられた圧力調整バルブ１０７により、反応室１０１が所定圧力になるように制御する。
【００１０】
高周波電源１０９は、上部電極１０２と下部電極１０３の間に高周波電力を印加し、プラズマを生成する。下部電極１０３と高周波電力の整合器１２０との間に電流電圧位相差センサー１２１が取り付けられている。電流電圧位相差センサー１２１は、整合器１２０でのロスを含むことなく、実際にプラズマエッチング装置に投入した電流および電圧およびその位相差を直接測定でき、測定結果を電流電圧位相差メーター１２２に表示する。これにより、プラズマエッチング装置に投入した電力量を検出し、ＣＤシフトのシフト量を監視可能なため、デバイスの製造歩留の低下を抑制することができる。
【００１１】
上記のエッチング装置を用いることによって、一定の精度での微細ゲート電極形成を量産することが可能となる。しかしながら、上記のエッチング装置を用いて微細ゲート電極の寸法加工精度を高めているにも関わらず、ＣＤシフトが規格外となる製品が大量に発生するという問題が発生する。具体的には、エッチング後の被加工領域の寸法が想定よりも大きくなるという異常が、特にドライエッチング装置のメンテナンス時期に近くなると多発する。
【００１２】
これらの問題が発生した場合、ただちにエッチング装置を停止し、エッチング装置の各パーツをウエット洗浄して解決を図っている。また、ＣＤシフト異常が発生した場合には、不良が発生しないように、従来よりもメンテナンス周期を短くするなどの対処をしている。
【特許文献１】特開２００３−１７４０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、メンテナンス周期を短くしても、メンテナンス直後は改善されるものの、やはりある程度の時間が経過すると同様の寸法異常が発生する。
【００１４】
このエッチング装置の異常状態を捕らえることを目的として、モニタを用いて装置のエッチング速度の測定や反応室内のプラズマ発光の強度変化の監視、または処理中の積層体に印加される直流電圧成分（自己バイアスポテンシャル、正確には積層体に印加される電位のピーク値）の測定を行ったが異常を検出することが出来なかった。
【００１５】
また、異常発生後のエッチング装置を調査したところ、反応室内を密閉して真空保持した場合、単位時間当たりの圧力上昇が正常時と比べ大きかった。さらに、異常が発生したエッチング装置を詳しく調べると、１時間程度と長時間にわたって真空引きを行った後に圧力上昇を測定した場合には、正常時と有意差は無かった。逆に、エッチングガスを長時間にわたって反応室に導入した後に、真空保持の測定した場合には、圧力上昇が著しかった。また、その他の装置の管理項目には異常が見られなかった。
【００１６】
従って、上述した圧力上昇が製品処理後に著しくなる現象と、エッチング加工後の寸法が想定外の大きさとなる現象は、同一の原因である。エッチング装置には、処理中に発生した反応生成物が、基板処理を重ねる毎に反応室内の壁面や部品に付着・堆積する。この反応生成物が処理中のエッチングガスを吸着、放出することによって、本来想定していたエッチングガスの分圧比が変化し、反応室内の雰囲気が変化する。そして、エッチングの加工パラメータの変動をもたらし、ひいてはエッチング加工後の寸法が大きくなる異常を引き起こすのである。
【００１７】
以上のことから、上述したエッチング加工後の寸法が大きくなる異常を未然に防止するには、圧力上昇をウェハ毎などの短い周期で測定することによって防ぐことが可能である。しかし、圧力上昇の測定には、少なくとも５分ないしは１０分程度の作業時間を必要とし、エッチング装置の稼動効率を大きく損ない、問題となる。
【００１８】
上記問題を解決するために、本発明は、エッチング加工後の寸法が規格外となる異常を、未然に、しかもリアルタイムに検出することにより、防止する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明の第１の半導体装置の製造方法は、半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上にレジスト膜をパターニングし、複数の反応室で並列して、前記レジスト膜をマスクとして前記導電膜をエッチングする半導体装置の製造方法において、前記反応室に電力を供給する高周波電源と各反応室とのインピーダンスマッチングを行うインピーダンス整合器を構成する可変容量キャパシタの容量値を測定し、前記各反応室に対応する前記可変容量キャパシタの容量値の差を算出し、前記容量値の差が閾値以上になった場合に、エッチングを停止することを特徴とする。
【００２０】
また、本発明の第２の半導体装置の製造方法は、半導体基板上に絶縁膜を介して導電膜を形成し、前記導電膜上にレジスト膜をパターニングし、複数の反応室で並列して、前記レジスト膜をマスクとして前記導電膜をエッチングする半導体装置の製造方法において、所定枚数の前記半導体基板上の前記導電膜をエッチングするごとに、前記反応室に電力を供給する高周波電源と各反応室とのインピーダンスマッチングを行うインピーダンス整合器を構成する可変容量キャパシタの容量値を測定し、検出された容量値が所定条件に合致した場合に、前記エッチングを停止することを特徴とする。
【００２１】
また、本発明の第１の半導体装置の製造装置は、半導体基板上に絶縁膜を介して形成された導電膜と、前記導電膜上にパターン形成されたレジスト膜とを備えた複数の積層体の導電膜を、前記レジスト膜をマスクとしてエッチングする半導体装置の製造装置において、前記導電膜をエッチングする反応室、前記反応室に電力を供給する高周波電源、前記反応室と前記高周波電源を接続し、前記反応室と前記高周波電源のインピーダンスマッチングを行うインピーダンス整合器、および前記インピーダンス整合器が有する可変容量キャパシタの容量値を検出する容量測定器とを有する複数の処理部と、前記処理部にエッチングを停止させることが可能な設備インターロックと、設備インターロックに接続された演算回路と、前記可変容量キャパシタの容量値および前記演算回路により演算された結果を記憶する記憶装置とを備え、前記容量測定器は、対応する反応室でエッチングが行われている間に、前記可変容量キャパシタの容量値を測定し、前記演算回路は、前記処理部ごとの可変容量キャパシタの容量値の差を算出し、前記設備インターロックは、前記容量値の差が予め設定された閾値以上になると、前記処理部に前記エッチングを停止させることを特徴とする。
【００２２】
また、本発明の第２の半導体装置の製造装置は、半導体基板上に絶縁膜を介して形成された導電膜と、前記導電膜上にパターン形成されたレジスト膜とを備えた複数の積層体の導電膜を、前記レジスト膜をマスクとしてエッチングする半導体装置の製造装置において、前記導電膜をエッチングする反応室、前記反応室に電力を供給する高周波電源、前記反応室と前記高周波電源を接続し、前記反応室と前記高周波電源のインピーダンスをマッチングするインピーダンス整合器、および前記インピーダンス整合器が有する可変容量キャパシタの容量値を測定する容量測定器とを有する処理部と、前記可変容量キャパシタの容量値をおよび前記演算回路により演算された結果を記憶する記憶装置と、前記処理部にエッチングを停止させることが可能な設備インターロックと、前記記憶装置および前記設備インターロックに接続された演算回路とを備え、前記容量測定器は、前記反応室で所定枚数の積層体が処理されるごとに、エッチングが行われている間の対応する前記可変容量キャパシタの容量値を測定し、前記記憶装置は、前記容量値を保存し、前記記憶装置に保存された容量値が所定条件に合致した場合に、前記設備インターロックは、前記処理部にエッチングを停止させることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、反応室のインピーダンスの変化を検出することにより、エッチング加工後の寸法が規格外となる異常を、未然に、しかもリアルタイムに検出し、防止する方法および半導体装置の製造装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の第１および第２の半導体装置の製造方法は、前記導電膜をエッチングする処理は、前記絶縁膜の一部が現れる状態まで、前記導電膜における前記レジスト膜が形成されていない領域をエッチングする工程と、前記導電膜の残渣をエッチングする工程とを含み、前記残渣をエッチングする工程において、前記可変容量キャパシタの容量値を測定することができる。このような半導体装置の製造方法によれば、反応室のインピーダンスの変動を導電膜の組成バラツキなどの影響が少ない状態で検出することができる。
【００２５】
また、前記導電膜をエッチングする処理は、前記絶縁膜の一部が現れる状態まで、前記導電膜をエッチングする工程では、前記反応室でプラズマ化された臭化水素系ガスおよび塩素系ガスの混合ガスを主成分としたエッチングガスによりエッチングが行われ、前記残渣をエッチングする工程では、前記反応室でプラズマ化された臭化水素系ガスを主成分としたエッチングガスによりエッチングが行われるようにしてもよい。
【００２６】
また、本発明の第２の半導体装置の製造方法は、前記所定条件は、所定の時点で測定された可変容量キャパシタの容量値と直前に測定された容量値の差が、所定閾値以上となった場合、前記容量値の差が、所定の閾値以上となる状態が所定回数続いた場合、または、所定回数連続して前記測定された容量値が、前記直前の測定より１回前に測定された容量値より大きい場合の少なくともいずれか１つであるようにしてもよい。
【００２７】
また、本発明の第１および第２の半導体装置の製造装置は、前記導電膜をエッチングする処理は、前記絶縁膜の一部が現れる状態まで、前記導電膜における前記レジスト膜が形成されていない領域をエッチングする工程と、前記導電膜の残渣をエッチングする工程とを含み、容量測定器は、前記残渣をエッチングする工程において、前記可変容量キャパシタの容量値を測定する構成にすることもできる。このような半導体装置の製造装置によれば、反応室のインピーダンスの変動を導電膜の組成バラツキなどの影響が少ない状態で検出することができる。
【００２８】
また、本発明の第２の半導体装置の製造装置は、前記所定条件は、所定の時点で検出された可変容量キャパシタの容量値と直前に検出された容量値の差が、所定閾値以上となった場合、前記容量値の差が、所定の閾値以上となる状態が所定回数続いた場合、または、所定回数連続して、前記測定された容量値が前記直前の測定より１回前に測定された容量値より大きい場合の少なくともいずれか１つである構成にすることもできる。
【００２９】
以下、本発明の半導体装置の製造装置に係る実施の形態について、エッチング装置、特に高密度プラズマエッチング装置である誘導結合型プラズマ装置（ＩＣＰ）を例に、図面を参照しながら説明する。
【００３０】
（第１の実施形態）
図１は、本実施形態におけるエッチング装置の構成を示すブロック図である。処理部１Ａ、１Ｂはそれぞれ、エッチングを行う反応室２Ａ、２Ｂと、高周波電源３Ａ、３Ｂと、反応室２Ａ、２Ｂと高周波電源３Ａ、３Ｂのインピーダンスマッチングを行うインピーダンス整合器４Ａ、４Ｂと、インピーダンス整合器４Ａ、４Ｂを構成する可変容量キャパシタの容量値を測定する容量測定器５Ａ、５Ｂを有している。
【００３１】
インピーダンス整合器４Ａ、４Ｂにおける可変容量キャパシタの容量値をそれぞれＣａ、Ｃｂとする。一時記憶媒体１５（記憶装置）は、容量測定器５Ａ、５Ｂで測定された容量値Ｃａ、Ｃｂを保存する。設備コマンド入力部１３は、操作者からの指令を入力可能とするものである。設備インターロック１４は、演算回路１６からのデータに基づいて、基板処理を停止させる信号を、図示していないが基板搬送系あるいは装置全体の制御装置へ送る。設備コマンド入力部１３からの指令に基づいて、演算回路１６は、一時記憶媒体１５に記憶された値を用いて演算を行う。記憶装置１７は、演算回路１６で演算された結果を記憶する。
【００３２】
次に、処理部１Ａについて、図２、図３を用いて詳細に説明する。処理部１Ａと処理部１Ｂは、同様の構成である。高周波電源３Ａは、上部電極７に対して高周波電力を印加して、反応室２Ａ内に導入したエッチングガスをプラズマ化させる。インピーダンス整合器４Ａは、上部電極７に印加される電力が最大となるように、インピーダンスを制御する。アンテナコイル６は、磁場を発生することにより、プラズマ中に誘導電界を生成し、この誘導電界による電子の加速によって、より高密度のプラズマが生成される。
【００３３】
高周波電源８は、下部電極１１に高周波電力を印加し、反応室２Ａ内に発生したプラズマを被エッチング体（積層体）１２と反応させる。インピーダンス整合器９は、下部電極１１に印加される高周波電源８からの電力が、最大となるように、インピーダンスを制御する。
【００３４】
下部電極１１とインピーダンス整合器９の間には、キャパシタ１０が設けられている。高周波電源８から下部電極１１に高周波電力が印加されると、キャパシタ１０により電子の流れがせき止められ、積層体１２に負の自己バイアス電圧が発生する。自己バイアス電圧により、基板１２近傍には、プラズマ中の陽イオンを基板１２方向に加速させる電界が発生し、この電界によって、プラズマ中の陽イオンが積層体１２と衝突してエッチングが行われる。
【００３５】
図３は、図２に示す高周波電源３Ａと反応室２Ａのインピーダンスマッチングを行うインピーダンス整合器４Ａの電気的な関係を示す回路図である。
【００３６】
インピーダンス整合器４Ａは、高周波電源３Ａから見て、反応室２Ａに直列に接続された可変容量キャパシタ２２およびインダクタ２３と、並列に接続された可変容量キャパシタ２１を有する。インピーダンス整合器４Ａは、高周波電源３Ａが反応室２Ａに印加する高周波電力が最大となるように、図示しない制御装置により可変キャパシタ２２、２３の容量を変え、自己のインピーダンスを制御する。インピーダンスの制御方法は、まず、インダクタ２３により高周波電力の位相に一定の変化を施す。次に、可変容量キャパシタ２１、２２により、インピーダンスの位相および絶対値を調整する。
【００３７】
次に、本実施の形態に係るエッチング装置を用いた半導体装置の製造工程について説明する。図４は、本実施形態におけるエッチング装置を用いた半導体素子、特にラインパターンの形成（ゲート電極形成）について説明する工程断面図である。
【００３８】
まず、図４（ａ）に示すように、半導体基板３１上に絶縁膜３２を成膜し、絶縁膜３２の上に導電膜３３を形成する。次に、導電膜３３上にレジスト膜３４を形成し、パターニングして、次の工程でエッチングされる被エッチング体（積層体）３８を形成する。ここで、絶縁膜３２を構成する膜種は、例えばＳｉＯ2とし、その膜厚を例えば３ｎｍとする。また、導電膜３３を構成する膜種を、例えばポリシリコンとし、その膜厚を例えば１５０ｎｍとする。また、レジスト膜３４の膜厚を例えば５００ｎｍとする。パターニングするライン形状３５のライン幅を例えば１５０ｎｍとする。
【００３９】
次に、エッチング装置を用いて、図４（ｂ）に示すように、積層体３８のパターニングしたレジスト膜３４をマスクとして、レジスト膜３４で表面が保護されていない被加工領域３６の導電膜３３をエッチングする。エッチングガスとして、臭化水素系ガスと塩素系ガスを主成分とした例えばＨＢｒ、Ｃｌ2、Ｈｅ、Ｏ2を含む混合ガスを反応室２Ａに導入し、プラズマ化させて被加工領域３６を選択的にエッチングする。絶縁膜３２の表面が一部現れた時点で、次のステップに移行する。以後、この工程をメインエッチステップと称する。
【００４０】
次に、図４（ｃ）に示すように、メインエッチングステップにおいて、完全に除去することが出来なかった被加工領域３６の導電膜の残渣３７を、絶縁膜３２をエッチングすることなく完全に除去する。エッチングガスとして、臭化水素系ガスを主成分とした例えば、ＨＢr、Ｈｅ、Ｏ2を含むガスを反応室２Ａに導入する。導入されたエッチングガスをプラズマ化させ、導電膜の残渣３７をエッチングする。以後、この工程をオーバーエッチステップと称する。
【００４１】
オーバーエッチステップでは、導電膜の残渣３７を完全に除去する為に、必要十分な時間をかけてエッチング処理を行い、例えば導電膜の残渣３７を完全に除去した後に、さらに３０ｓｅｃ程度の時間にわたってエッチング処理を継続する。このオーバーエッチステップを経て、一連のラインパターン形成工程は終了する。
【００４２】
図５は、上記半導体素子の製造工程の図４（ｃ）に示したオーバーエッチステップにおいて、図３に示すインピーダンス整合器４の可変容量キャパシタ２１の容量を示すグラフである。横軸が処理時間であり、縦軸が可変容量キャパシタ２１の容量である。４５は、基板の加工寸法を想定許容値内に加工できる正常な反応室内の雰囲気状態（正常状態）での容量値を示し、４６は、基板の加工寸法が想定許容値外となる異常な反応室内の雰囲気状態（異常状態）での容量値を示す。
【００４３】
オーバーエッチステップ処理期間４１は、エッチングの初期状態である初期期間４２、安定してエッチングが行われる中間期間４３、および残渣が僅かから無い状態である終期期間４４に分けられる。初期期間４２においては、可変容量キャパシタ２１の容量値は急劇に減少する。中間期間４３においては、可変容量キャパシタ２１の容量値は一定値を持続し、終期期間４４においては、時間と供に増加する。
【００４４】
初期期間４２および終期期間４４では、正常時と異常時の可変容量キャパシタ２１の容量値に、差がほとんど生じていない。一方、中間期間４３においては、正常状態と異常状態での可変容量キャパシタ２１の容量値に、差が顕著に生じている。従って、反応室２Ａが正常状態であるか否かは、中間期間４３における可変容量キャパシタ２１の容量値を測定することにより、検出することができる。
【００４５】
本実施形態に係るエッチング装置は、処理部１Ａ、１Ｂで同一条件のエッチング処理を行っている時に、各インピーダンス整合器４Ａ、４Ｂの可変容量キャパシタ２１の容量値を測定し、測定した各容量値の差を算出する。その差が基板の加工寸法の想定許容値（あるいはまた加工寸法のバラツキの許容値）を基に定めた閾値以上になったか否かを算出することにより、反応室２Ａ、２Ｂが正常状態であるか否かを検出する。
【００４６】
なお、反応室２Ａ、２Ｂは、異常状態となる処理基板枚数は一定ではなく、反応室Ａおよび反応室２Ｂが同時に異常状態となることは稀である。従って、反応室２Ａ、２Ｂのインピーダンスを比較して異常状態の検出を行うことができる。
【００４７】
次に、本実施の形態に係るエッチング装置の動作について、説明する。図１において、高周波電源３Ａ、３Ｂから反応室２Ａ、２Ｂへ高周波電力が供給され、反応室２Ａ、２Ｂでエッチング処理が行われる。インピーダンス整合器４Ａ、４Ｂは、高周波電源３Ａ、３Ｂから反応室２Ａ、２Ｂへ供給させる電力が最大になるように、自己のインピーダンスを制御する。容量測定器５Ａ、５Ｂは、一定時間ごとに、インピーダンス整合器４Ａ、４Ｂの可変容量キャパシタ２１の容量値Ｃａ、Ｃｂを測定し、一時記憶媒体１５に供給する。
【００４８】
設備コマンド入力部１３は、入力されたコマンドにより、一時記憶媒体１５に記憶された各時刻における容量値Ｃａ、Ｃｂから、中間期間４２における容量値Ｃａ、Ｃｂの最小値Ｃａ_ｍｉｎ、Ｃｂ_ｍｉｎを演算回路１６に検出させる。さらに、最小容量値の差Ｃ_ｄｉｆを演算回路１６で算出させ、その結果を記憶装置１７に保存させるとともに、設備インターロック１４にも最小容量値の差Ｃ_ｄｉｆを送信させる。
【００４９】
設備インターロック１４は、最小容量値の差Ｃ_ｄｉｆが閾値Ｔを超えると、基板処理を停止させる信号を、図示していないが基板搬送系あるいは装置全体の制御装置へ送る。基板処理の停止信号は、全体の制御装置に対して、場合によっては基板処理中に設備インターロック１４から送られることがある。この場合は、基板処理は続行され、基板処理終了後の基板搬送などのステップが停止される。また、基板処理が終了した後、必要に応じて、反応室に異常が発生したことを報知する。このシステムを用いると、最小容量値の差Ｃ_ｄｉｆの時間に対する変化を記録することが可能となり、後述するように、エッチング装置の異常を検知することができる。
【００５０】
図６は、本実施形態に係るエッチング装置の異常検知を示すフローチャートである。まず、反応室２Ａにおいて、１枚目の基板を処理する（ステップＳ１０１）。処理時におけるＣａ_ｍｉｎ（以下、Ｃａ_ｍｉｎ［１］と記載）を一時記憶媒体１５に保存する。次に、反応室２Ｂにおいて、１枚目の基板を処理する（ステップＳ１０２）。処理時におけるＣｂ_ｍｉｎ（以下、Ｃｂ_ｍｉｎ［１］と記載）を一時記憶媒体１５に保存する。次に、演算回路１６において、｜Ｃａ_ｍｉｎ［１］−Ｃｂ_ｍｉｎ［１］｜の値（以下、Ｃ_ｄｉｆ［１、１］と記載）を求める。さらに、Ｃ_ｄｉｆ［１、１］が閾値Ｔｈ未満であるか否かを判定する（ステップＳ１０３）。Ｃ_ｄｉｆ［１、１］がＴｈ未満でなければ、基板処理を停止する（ステップＳ１０４）。基板処理を停止した後に、警報を発報し（ステップＳ１０５）、異常検知を終了する。
【００５１】
ステップＳ１０３において、Ｃ_ｄｉｆ［１、１］がＴｈ未満であれば、反応室２Ａにおいて、ｎ（ここでは、ｎ＝２）枚目の基板を処理する（ステップＳ１０６）。処理時におけるＣａ_ｍｉｎ［ｎ］を一時記憶媒体１５に保存する。次に、演算回路１６において、Ｃ_ｄｉｆ［ｎ、ｎ−１］を求める。さらに、Ｃ_ｄｉｆ［ｎ、ｎ−１］が閾値Ｔｈ未満であるか否かを判定する（ステップＳ１０７）。Ｃ_ｄｉｆ［ｎ、ｎ−１］がＴｈ未満でなければ、基板処理を停止する（ステップＳ１０８）。基板処理を停止した後に、警報を発報し（ステップＳ１０９）、異常検知を終了する。
【００５２】
ステップＳ１０７において、Ｃ_ｄｉｆ［ｎ、ｎ−１］がＴｈ未満であれば、次に、反応室２Ｂにおいて、ｎ枚目の基板を処理する（ステップＳ１１０）。処理時におけるＣｂ_ｍｉｎ［ｎ］を一時記憶媒体１５に保存する。次に、演算回路１６において、Ｃ_ｄｉｆ［ｎ、ｎ］の値を求める。さらに、Ｃ_ｄｉｆ［ｎ、ｎ］が閾値Ｔｈ未満であるか否かを判定する（ステップＳ１１１）。Ｃ_ｄｉｆ［ｎ、ｎ］がＴｈ未満でなければ、基板処理を停止する（ステップＳ１１２）。基板処理を停止した後に、警報を発報し（ステップＳ１１３）、異常検知を終了する。
【００５３】
ステップＳ１１１において、Ｃ_ｄｉｆ［ｎ、ｎ］がＴｈ未満であれば、ｎをｎ＋１に置き換えて（ステップＳ１１４）ステップＳ１０６へ戻り、反応室２Ａにおいて基板処理を行う。
【００５４】
閾値Ｔｈは、製造する半導体装置の種類によって変動するため、予め半導体デバイスの種類によって実験により値を求めて記憶させておくか、または、処理条件等により閾値を入力するように構成にすることが好ましい。このようにすることにより、同一のエッチング装置であっても、多品種のものを扱うことが可能となる。また、加工寸法の設定が異なる半導体装置を処理できることも可能となる。さらに、異常検知を行う過程で人が介在しないため、人為的なミスを防止することが可能となる。
【００５５】
以上のように、本実施形態に係るエッチング装置は、基板処理を重ねることで、反応室内壁に反応性物が付着し、反応室内の雰囲気が変動する。そのため、複数の反応室を設け、並行して基板処理を行い、両反応室のインピーダンス整合器の容量値を比較する。その両反応室の容量値の差が、想定許容値（あるいは加工寸法のバラツキの許容量）である閾値以上の場合に、基板処理を停止し、警報を発報する。そして、使用者が、基板処理後に装置に異常が無いかを確認（例えば上述した反応室内の圧力上昇の測定）することによって、エッチング不良が発生することを未然に防止することができる。
【００５６】
なお、本実施形態においては、可変容量キャパシタ２１の容量値を測定したが、可変容量キャパシタ２２の容量値を測定してもよい。
【００５７】
また、システム構成例として反応室が２個の場合を示したが、３個以上の場合においても同様な効果が得られる。
【００５８】
（第２の実施形態）
本発明の第２の実施形態におけるエッチング装置について説明する。本実施形態に係るエッチング装置は、第１の実施形態における図１に示す構成と同様であり、演算回路１６などにおける動作が異なる。本実施形態に係るエッチング装置は、以下に述べるように、容量測定器５Ａで測定されたインピーダンス整合器の可変容量キャパシタ２１の容量値を、演算回路１６により、前回の測定値と比較することにより、異常状態の検出を行う。
【００５９】
図７は、本実施形態におけるインピーダンス整合器に配置された可変容量キャパシタ２１の容量値の、基板処理枚数に対する変化の一例を示すグラフである。図７の容量値は、図５に示す中間期間４３における可変容量キャパシタ２１の容量値であり、最小値をひし形、最大値をハイフンで示している。サンプリングした容量値は、１バッチ処理につき最後に処理する基板の基板処理時における容量値である。ここでの１バッチとは、基板２５枚を１つのキャリアに載せたものである。
【００６０】
エッチング装置が連続して基盤を処理するバッチ処理において、処理１枚目の基板から最後に処理する基板まで一貫して容量値が上昇する傾向にある。従って、最後に処理する基板の基板処理時における可変容量キャパシタ２１の容量値を、そのバッチ全体の容量値を代表する値として取り扱う。
【００６１】
図７において、処理枚数が１３７５枚以降（図７における５１）の基板において、オーバーエッチングステップ後に、洗浄処理を行った基板の加工寸法が、想定寸法１５０ｎｍに対して最大で１５ｎｍ大きくなる異常が確認された。このような異常を未然に防ぐ為には、基板の加工寸法の想定許容値を基に定めた閾値を８２ｐＦとし、可変容量の最小値が、閾値を越えた段階５２に、エッチング処理を停止すればよい。
【００６２】
また、たとえば５バッチ処理連続して最小容量値が上昇した段階５３で、基板処理の停止、あるいは警報を発報して、基板処理の停止後に装置に異常が無いかの確認、例えば上述した反応室内の圧力上昇を測定するようにしてもよい。これは、５バッチ処理連続して最小容量値が上昇する場合に、それ以後の基板処理において、短時間に加工寸法などが異常値を示す頻度が多くなるという結果に基づくものである。このように、インピーダンス整合器の容量値の変化傾向を管理することによって、処理異常を監視することができる。
【００６３】
以上のように、本実施形態に示したように、可変容量キャパシタの容量値を監視し、容量値に関し、所定の挙動変化を検出した場合に、基板処理を停止することにより、エッチング不良を未然に防ぐことができる。
【００６４】
本実施形態に係るエッチング装置は、反応室が１つである場合にも適用することができる。
【００６５】
なお、実施形態１、２において、エッチング装置として誘導結合型プラズマ装置（ＩＣＰ）を用いたが、たとえば、反応性イオンエッチング（ＲＩＥ）においても、反応室内の雰囲気変動が反応室のインピーダンス変動として現れる場合には、同様の効果が得られる。
【００６６】
また、エッチング装置として高周波電源を２つ用いた装置を用いたが、たとえば、高周波電源が１つと構造が簡素化された装置、あるいは高周波電源が３個以上に構造が複雑化した装置においても、反応室内の雰囲気変動が反応室のインピーダンス変動として現れる場合には、同様な効果が得られる。
【００６７】
また、オーバーエッチステップにおいて、インピーダンス変動を観測することによって異常を検知したが、たとえばメインエッチステップにおいても、反応室内の雰囲気変動が反応室のインピーダンス変動として現れる場合には、そのステップにおけるインピーダンス整合器の挙動変化を監視することにより、同様の効果が得られる。しかし、通常はメインエッチステップにおけるインピーダンス整合器の挙動変化が、エッチングする導電膜の組成のバラツキや、膜厚のばらつきなどによっても引き起こされる。そのため、反応室内の条件変動の検出は容易とはいえないので、オーバーエッチステップにおける変化をモニタすることが望ましい。
【産業上の利用可能性】
【００６８】
本発明の半導体装置の製造方法および半導体装置の製造装置は、基板上に形成された導電膜にラインパターンを形成するためのエッチング不良の発生を防止するという利点を有し、半導体装置の製造などに利用可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係るエッチング装置の構成を示すブロック図
【図２】同上エッチング装置の処理部の構成を示すブロック図
【図３】同上エッチング装置のインピーダンス整合器の構成を示す回路図
【図４】同上エッチング装置のエッチング工程を示す半導体装置の断面工程図
【図５】同上エッチング装置の正常時と異常時におけるインピーダンス整合器の可変容量キャパシタの容量値を示すグラフ
【図６】同上エッチング装置の異常検出の流れを示すフローチャート
【図７】本発明の第２の実施形態に係るエッチング装置のエッチング処理枚数と可変容量キャパシタの容量値の関係を示すグラフ
【図８】従来のエッチング装置の構成を示すブロック図
【符号の説明】
【００７０】
１Ａ、１Ｂ  処理部
２Ａ、２Ｂ  反応室
３Ａ、３Ｂ、８  高周波電源
４Ａ、４Ｂ、９  インピーダンス整合器
５Ａ、５Ｂ  容量測定器
６  アンテナコイル
７  上部電極
１０  キャパシタ
１１  下部電極
１２、３８  半導体基板
１３  設備コマンド入力部
１４  設備インターロック
１５  一時記憶媒体
１６  演算回路
１７  記憶装置
２１、２２  可変容量キャパシタ
２３  インダクタ
３１  半導体基板
３２  絶縁膜
３３  導電膜
３４  レジスト
３５  ライン形状
３６  被加工領域
３７  導電膜の残渣
４１  オーバーエッチステップ処理期間
４２  中間期間
４３  正常状態での容量値
４４  異常状態での容量値
５１  処理枚数が１３７５枚以降の期間
５２  可変容量の最小値が閾値を越えた段階
５３  ５バッチ処理連続して最小容量値が上昇した段階
【図１】
2007115838.tif 000003
【図２】
2007115838.tif 000004
【図３】
2007115838.tif 000005
【図４】
2007115838.tif 000006
【図５】
2007115838.tif 000007
【図６】
2007115838.tif 000008
【図７】
2007115838.tif 000009
【図８】
2007115838.tif 000010