(57)【要約】【課題】スイッチング素子の損失を増やすことなくサージ電圧を低減する。【解決手段】直流電源Ｖｂと一次巻線Ｔ１の一端を接続し他端をＦＥＴＱ１のドレインに接続しソースは基準電位点に接続する。二次巻線Ｔ２はランプ１６点灯用電圧に昇圧されダイオードＤ３とコンデンサＣ５で整流し、ＤＣ／ＡＣ変換回路１５に出力する。三次巻線Ｔ３はイグナイタ１４の動作に必要な電圧に昇圧する。昇圧電圧はダイオードＤ２とコンデンサＣ４により整流してイグナイタ１４に供給する。ＳＷをオンすると直流電圧Ｖｂが駆動制御回路１２、ＤＣ／ＡＣ変換駆動回路１３に供給されＤＣ／ＤＣ変換回路１０のスイッチング動作で二次巻線Ｔ２、三次巻線Ｔ３に電圧が発生しイグナイタ１４のパルス電圧で放電灯１６を放電破壊しＤＣ／ＡＣ変換回路１５の電力で点灯させる。サージ電圧低減部１１は、ＤＣ／ＤＣ変換回路１０のスイッチング動作時に発生するサージ電圧の低減を図る。【選択図】図１
2007005077.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の電圧を所望の電圧に昇圧させるＤＣ／ＤＣ変換回路と、
前記ＤＣ／ＤＣ変換回路で得られた直流電圧を、交流電圧に変換するＤＣ／ＡＣ変換回路と、
前記ＤＣ／ＡＣ変換回路に基づき生成された交流電圧を供給し、高圧放電灯の点灯に必要な電力を供給するとともに、前記高圧放電灯の始動に必要な所望のパルス電圧を発生させるイグナイタと、
前記ＤＣ／ＤＣ変換回路を構成する所望の電圧に昇圧させるトランスの一次巻線と二次巻線間に接続したコンデンサとインダクタの直列回路とを具備したことを特徴とする高圧放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高圧放電灯を始動点灯する放電灯点灯装置、直流電源を電圧変換して所望の電圧に変換する高圧放電灯点灯装置に関する。
【背景技術】
【０００２】
従来のトランスの一次側をスイッチングして昇圧された直流電圧を出力するＤＣ／ＤＣ変換回路では、スイッチング素子がオフしたときにトランスの一次巻線の漏れインダクタンスにより発生するサージ電圧を低減するために、トランスの一次巻線と並列にコンデンサ、抵抗、ダイオードで構成するリセット回路を設けている。また、スイッチング素子に印加するサージ電圧を部品規格以内に低減するためコンデンサと抵抗等によるスナバ回路がスイッチング素子と並列に接続される。一例としてトランスの一次と二次の間にダイオードを接続し、二次巻線の両端にコンデンサを接続してサージエネルギーをバイパスする回路構成が知られている。（例えば、特許文献１）
【特許文献１】特開２００２−１５９１７１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した特許文献１の技術は、スイッチング素子がオフしたとき発生するサージ電圧はトランスと並列に接続されたリセット回路とスイッチング素子と並列に接続したスナバ回路で吸収される。スイッチング素子の電圧規格以内にするためスナバ回路のコンデンサは容量を大きく、抵抗の値は小さくしなければならない。このため、スイッチングスピードが遅れて損失が大きくなる欠点がある。
【０００４】
この発明の目的は、スイッチング素子の損失を増やすことなくサージ電圧を低減することが可能な高圧放電灯点灯装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記した課題を解決するために、この発明の高圧放電灯点灯装置は、直流電源の電圧を所望の電圧に昇圧させるＤＣ／ＤＣ変換回路と、前記ＤＣ／ＤＣ変換回路で得られた直流電圧を、交流電圧に変換するＤＣ／ＡＣ変換回路と、前記ＤＣ／ＡＣ変換回路に基づき生成された交流電圧を供給し、高圧放電灯の点灯に必要な電力を供給するとともに、前記高圧放電灯の始動に必要な所望のパルス電圧を発生させるイグナイタと、前記ＤＣ／ＤＣ変換回路を構成する所望の電圧に昇圧させるトランスの一次巻線と二次巻線間に接続したコンデンサとインダクタの直列回路とを具備したことを特徴とする。
【発明の効果】
【０００６】
この発明によれば、スイッチング素子の損失を増やすことなくサージ電圧を低減することができる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の実施形態について、図面を参照しながら詳細に説明する。  
図１は、この発明の高圧放電灯点灯装置の一実施形態について説明するための回路構成図である。
【０００８】
図１において、Ｖｂは直流電源であり、１０は、直流電源Ｖｂの電圧を所定の値に昇圧させるＤＣ−ＤＣ変換器である。直流電源Ｖｂの正極は、スイッチＳＷを介してＤＣ−ＤＣ変換回路１０のトランスＴＲの一次巻線Ｔ１の一端に接続するとともに、直列接続されたビーズインダクタＬ１とコンデンサＣ１で構成されるサージ電圧低減部１１を介して、二次巻線Ｔ２、三次巻線Ｔ３の一端にそれぞれ接続する。また、一次巻線Ｔ１の一端は、図示極性で接続されたコイルＬ２を介して駆動制御回路１２とＤＣ／ＡＣ変換駆動回路１３にそれぞれ接続する。一次巻線Ｔ１の他端は、スイッチング用のＮ（Negative）チャネルＭＯＳ（Metal Oxide Semiconductor）型ＦＥＴ（Field Effect Transistor）Ｑ１のドレインに接続する。また、一次巻線Ｔ１の両端には、並列接続された抵抗Ｒ１とコンデンサＣ２に、図示極性で接続されたダイオードＤ１で構成されるリセット回路９を直列接続する。
【０００９】
ＦＥＴＱ１のソースは抵抗Ｒ２を介して基準電位点に接続する。また、ＦＥＴＱ１のゲートは抵抗Ｒ３を介して基準電位点に接続する。ＦＥＴＱ１のゲートには抵抗Ｒ４を介してＦＥＴＱ１を駆動する信号を生成する駆動制御回路１２からの駆動信号を供給する。
【００１０】
三次巻線Ｔ３の他端は、整流用のダイオードＤ２、抵抗Ｒ５を介してイグナイタ１４用の電源として接続する。また、二次巻線Ｔ２、三次巻線Ｔ３の接続点は、図示極性で接続された整流用のダイオードＤ３を介してＤＣ／ＡＣ変換回路１５用の電源として出力端子Ｖｏから供給する。ダイオードＤ３には、コイルＬ３とコンデンサＣ３の直列回路を並列接続する。ダイオードＤ２，Ｄ３のカソード間にはコンデンサＣ４を接続する。
【００１１】
出力端子Ｖｏと基準電位点間には直列接続された抵抗Ｒ６，Ｒ７を接続する。抵抗Ｒ６，Ｒ７の接続点に発生する電圧は、駆動制御回路１２に供給する。また、基準電位点から抵抗Ｒ８を介して駆動制御回路１２に供給するとともにＤＣ／ＡＣ変換回路１５に供給する。
【００１２】
ＤＣ／ＡＣ変換駆動回路１３は、ＤＣ／ＤＣ変換回路１０で生成された直流電圧を、交流電圧に変換するフルブリッジ構成されるＤＣ／ＡＣ変換回路１５のスイッチング素子を駆動する駆動信号を供給する。イグナイタ１４は放電灯１６を始動させるパルス電圧を供給する。
【００１３】
次に、図１の回路動作について図２の波形図とともに説明する。  
スイッチＳＷをオンすると、コイルＬ２を介して駆動制御回路１２、ＤＣ／ＡＣ変換駆動回路１３に電源Ｖｂの直流電圧がそれぞれ供給される。これにより駆動制御回路１２が動作し、駆動制御回路１２から図２（ａ）に示すＦＥＴＱ１のゲートをオンオフ制御させる電圧ＶGSを供給する。ＦＥＴＱ１のオンオフに基づきドレイン・ソース間に、図２（ｂ）に示す電圧ＶDSとドレインに流れるドレイン電流Ｉｄ（図２（ｃ））を発生させ、トランスＴＲに供給する。トランスＴＲでは一次巻線Ｔ１の巻線数と二次、三次巻線Ｔ２，Ｔ３の両端にそれぞれの巻線比に応じた交流電圧を生成する。
【００１４】
三次巻線Ｔ３の両端に発生された交流電圧は、ダイオードＤ２、コンデンサＣ４により整流された例えば１ＫＶの直流電圧を得て、イグナイタ１５の入力端子Ｔｃに供給する。
【００１５】
二次巻線Ｔ２で発生された交流電圧は、ダイオードＤ３のアノード・カソード間に、図２（ｄ）に示す電圧Ｖｄ３を得るとともに、ダイオードＤ３に図２（ｅ）に示す電流Ｉｄ３が流れる。電圧Ｖｄ３はコンデンサＣ５で平滑され、ＤＣ／ＤＣ変換回路１０の出力として出力端子Ｖｏに、図２（ｆ）の例えば４００Ｖの直流電圧Ｖｃ５を出力し、これをＤＣ／ＡＣ変換回路１５に供給する。ダイオードＤ３に並列接続されたコイルＬ３、コンデンサＣ３の直列回路は、ＦＥＴＱ１の出力に基づいてスパイク電圧を抑制するためのものである。
【００１６】
イグナイタ１５では、例えば２５ＫＶの高電圧を生成して放電灯１６に供給し、グロー放電させる。
【００１７】
放電灯１６がグロー放電からアーク放電に変化すると、放電灯１６のインピーダンスは小さくなる。これにより、ＤＣ／ＤＣ変換回路１０から出力される直流電圧は、例えば４００Ｖから４５Ｖ程度に低下し、この出力電圧を抵抗Ｒ６，Ｒ７で分割された電圧Ｖｄを駆動制御回路１２で演算し、分割電圧Ｖｄと抵抗Ｒ８に流れる電流Ｉｒ８を掛け算した値となる駆動出力を、ＦＥＴＱ１のゲートに供給し、ＦＥＴＱ１のゲート電圧のオンデューティを制御するフィードバックを行い、出力電力が一定となるように制御する。
【００１８】
ＦＥＴＱ１がオフのとき、ダイオードＤ１のアノードの電圧が高くなり、ダイオードＤ１を介してコンデンサＣ２に電圧がチャージされる。ＦＥＴＱ１がオンしたときダイオードＤ１のアノードの電圧が低くなり、コンデンサＣ２にチャージされた電圧を抵抗Ｒ１に吸収させる。ダイオードＤ１は、コンデンサＣ２にチャージされた電圧をＦＥＴＱ１側に流れないようにする役割を果たす。このため、余分な電流がＦＥＴＱ１に流れることによる効率低下を防止することができる。
【００１９】
ここで、図１の要部の波形を示した図３とサージ電圧低減部１１を備えた図１のトランスＴＲの一次巻線Ｔ１、二次巻線Ｔ２、ＦＥＴＱ１を等価的に示した図４を参照しながら、ＦＥＴＱ１がオンオフを繰り返し、オフする毎にトランスＴＲの漏れインダクタンスにより発生するサージ電圧の低減について説明する。
【００２０】
図３（ａ）は、トランスＴＲの二次巻線Ｔ２と三次巻線Ｔ３の接続点からサージ電圧低減部１１に電流Ｉ１１の波形を、図３（ｂ）はサージ電圧低減部１１にコンデンサＣ１のみある場合の電流波形を示したものである。
【００２１】
図４のＬ１ｌ、Ｌ２ｌはそれぞれトランスの一次巻線Ｔ１、二次巻線Ｔ２の漏れインダクタンスを示し、Ｌは一次巻線Ｔ１と二次巻線Ｔ２の合成インダクタンスである。ＦＥＴＱ１がオフのときに漏れインダクタンスＬ１ｌに流れる電流をｉ１とした場合、漏れインダクタンスＬ１ｌに蓄えられエネルギーＰＬ１ｌは、１／２×Ｌ１ｌ×ｉ１２で表され、図２（ｂ）に示すようにＦＥＴＱ１のドレイン・ソース間電圧Ｖｄｓの立ち上がり電圧にサージ電圧を発生させる。
【００２２】
このサージ電圧は、サージ電圧低減部１１のコンデンサＣ１で吸収され、図３（ｂ）に示すようにサージ電圧のレベルは減少する。しかし、図３（ａ）に示すようにサージ電圧発生に伴う高周波成分Ｈｆのノイズが発生する。この高周波成分ＨｆをコンデンサＣ１に直列接続されたコイルＬ１で吸収し、図３（ａ）に示すように高周波成分Ｈｆが低減された波形を生成する。この結果ＦＥＴＱ１のオンオフに基づきドレイン・ソース間には、図２（ｂ’）に示すサージ電圧やこのサージ電圧に尾を引く格好で発生した高周波成分Ｈｆが低減された電圧ＶDSを得ることができる。
【００２３】
このように、トランスＴＲの一次巻線Ｔ１と二次巻線Ｔ２および三次巻線Ｔ３の接続点との間に、インダクタＬ１とコンデンサＣ１から構成されるサージ電圧低減部１１を接続したことにより、ＦＥＴＱ１がオン／オフを繰り返し、オフする毎にトランスＴＲの漏れインダクタンスにより発生するサージ電圧は、サージ電圧低減部１１によるサージ電圧低減効果で低減させることができる。
【００２４】
この発明は、上記した実施形態に限定されるものではなく、例えばトランスＴＲの二次、三次巻線Ｔ２，Ｔ３の巻き方向を図１とはそれぞれ逆にしてもよい。この場合、ダイオードＤ３のオンタイミングの動作が逆になる違いはあるものの、同じようにＦＥＴＱ１に過大なサージ電圧が印加されることを防止ことが可能となる。また、ＤＣ／ＡＣ変換回路１５はフルブリッジ構成のものとしたが、ハーフブリッジのものであっても、同様の効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】この発明の一実施形態について説明するための回路構成図。
【図２】図１の動作を説明するための波形図。
【図３】図１の動作を説明するための波形図。
【図４】図１の効果について説明するための等価回路図。
【符号の説明】
【００２６】
Ｖｂ  直流電源
Ｌ１  インダクタ
Ｃ１  コンデンサ
ＴＲ  トランス
Ｔ１  一次巻線
Ｔ２  二次巻線
Ｔ３  三次巻線
１０  ＤＣ−ＤＣ変換器
１１  サージ電圧低減部
１２  駆動制御回路
１３  ＤＣ／ＡＣ変換駆動回路
１４  イグナイタ
１５  ＤＣ／ＡＣ変換回路
１６  放電灯
【図１】
2007005077.tif 000003
【図２】
2007005077.tif 000004
【図３】
2007005077.tif 000005
【図４】
2007005077.tif 000006