(57)【要約】【課題】  狭ピッチ化および脆弱化する近時の半導体素子に対応できるようにする。【解決手段】  電極形成面１０２ａに保護膜１０１が形成され、電極１１０に電気的に繋がり前記保護膜１０１外に突出するバンプ１０６ａを有したバンプ付き半導体素子１２０であって、前記保護膜１０１にその表面から前記電極１１０に通じるビアホール１０３が形成され、このビアホール１０３内には導電性樹脂よりなり前記電極１１０に電気的に繋がったビアポスト１０６が形成され、このビアポスト１０６は前記保護膜１０１の表面外へ突出するバンプ１０６ａを有して、回路基板１０８への封止樹脂１０７を介するなどしたフリップチップ実装に供し、上記の目的を達成する。【選択図】  図２
2007053256.tif 000002
【特許請求の範囲】
【請求項１】
電極形成面に保護膜が形成され、前記電極に電気的に繋がり前記保護膜外に突出するバンプを有したバンプ付き半導体素子であって、
前記保護膜にその表面から前記電極に通じるビアホールが形成され、このビアホール内には導電性樹脂よりなり前記電極に電気的に繋がったビアポストが形成され、このビアポストは前記保護膜の表面外へ突出するバンプを有していることを特徴とするバンプ付き半導体素子。
【請求項２】
保護膜は、ポリイミド樹脂である請求項１に記載のバンプ付き半導体素子。
【請求項３】
電極の下にはそれと電気的に繋がった能動素子が形成されている請求項１、２のいずれか１項に記載のバンプ付き半導体素子。
【請求項４】
ビアポストの横断面積より、バンプの横断面積が小さい請求項１〜３のいずれか１項に記載のバンプ付き半導体素子。
【請求項５】
ビアポストおよびバンプは熱硬化性樹脂であり、硬化未完状態である請求項１〜４のいずれか１項に記載のバンプ付き半導体素子。
【請求項６】
ビアポストおよびバンプは熱可塑性樹脂である請求項１〜４のいずれか１項に記載のバンプ付き半導体素子。
【請求項７】
半導体素子ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成した後、この保護膜の前記電極上にフォトリソグラフィ技術によりビアホールを形成する工程と、保護膜上に感光性レジスト層を形成し、この感光性レジスト層にフォトリソグラフィ技術により前記保護膜のビアホールに繋がるビアホールを形成する工程と、これら繋がった両ビアホール対に導電性樹脂ペーストを充填して固化、硬化させた後、前記感光レジスト層を除去して、感光レジスト層のビアホール内の導電性樹脂を突出したバンプとして露出させる工程とを少なくとも含むことを特徴とするバンプ付き半導体素子の製造方法。
【請求項８】
半導体ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成して、その上に感光性レジスト層を形成した後、これら保護膜および感光性レジスト層の前記電極上にフォトリソグラフィ技術により互いに繋がったビアホール対を形成する工程と、これら各両ビアホール対に導電性樹脂ペーストを充填して固化、硬化させた後、前記感光レジスト層を除去して、感光レジスト層のビアホール内の導電性樹脂を突出したバンプとして露出させる工程とを少なくとも含むことを特徴とするバンプ付き半導体素子の製造方法。
【請求項９】
半導体ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成した後、この保護膜の前記電極上にフォトリソグラフィ技術によりビアホールを形成する工程と、これら各ビアホールに導電性樹脂ペーストを充填して固化、硬化させた後、保護膜をフォトリソグラフィ技術により表面から減厚させてビアホール内の導電性樹脂を突出したバンプとして露出させる工程とを少なくとも含むことを特徴とするバンプ付き半導体素子の製造方法。
【請求項１０】
回路基板と、この回路基板にフリップチップ実装されたバンプ付きの半導体素子とを備えた半導体パッケージや半導体実装モジュールである半導体デバイスであって、
回路基板の電極と半導体素子の電極とは、半導体素子の電極形成面の保護膜に形成したビアホールを通じ前記バンプを含む導電性樹脂により電気的に接続されていることを特徴とする半導体デバイス。
【請求項１１】
半導体素子の電極形成面上の保護膜に形成したビアホールを通じ前記電極に電気的に繋がり前記保護膜外に突出するバンプを、熱硬化性または熱可塑性の導電性樹脂により形成する工程と、熱可塑性の導電性樹脂よりなるバンプは固化状態で、熱硬化性樹脂よりなるバンプは硬化未完状態で、回路基板の電極と熱硬化性封止樹脂を介し加圧、加熱して電気的に接続し、熱可塑性の導電性樹脂よりなるバンプは前記加圧、加熱による軟化、圧縮にて回路基板の電極への追従変形を伴い、熱硬化性の導電性樹脂よりなるバンプは硬化未完状態での前記加圧、圧縮による回路基板の電極への追従変形と前記加熱による熱硬化を伴い、前記熱硬化性封止樹脂の熱硬化を図って回路基板およびバンプ付き半導体素子を前記電気的な接続状態に接合する工程とを少なくとも含むことを特徴とする半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ付き半導体素子とこれを回路基板にフリップチップ実装した半導体パッケージや半導体モジュールである半導体デバイス、これらの製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の進展に伴い、半導体素子の高密度化、高機能化への要求が高まってきている。これらの要求に応えるのに半導体素子製造のプロセスも進化し続けている。例えば、狭ピッチ化、高速化に対応して配線ルールの微細化が図られ、高周波化に対応して超低誘電体材料を用いた脆弱な半導体素子へと変化してきている。半導体素子のこのような回路上の特性を活かすには短配線接続となる電極上のバンプを利用したフリップチップ実装方式が望まれるし、半導体素子の前記脆弱化に対応するには低荷重でのバンプ形成、低荷重での実装が求められる。
【０００３】
このような背景の中、フリップチップ実装を行なうためのバンプを半導体素子の電極上に形成する方法として、半導体ないしウエハなどの基材の電極形成面上に感光性樹脂層体を熱圧着、露光、現像することで、感光性樹脂層体の電極上に開口を形成し、この開口に露出している電極部にメッキを行うことでバンプを形成する技術が提案されている（例えば、特許文献１参照。）。
【０００４】
以下、従来のバンプ付き半導体素子の製造方法と、これにより得られるバンプ付き半導体素子をフリップチップ実装した半導体パッケージタイプとした１つの半導体デバイス例につき図８（ａ）、（ｂ）および図９を参照して説明する。
【０００５】
バンプ付き半導体素子の製造は、先ず、図８（ａ）に示すように、半導体ないしウエハ２１０２の電極形成面上に感光性ポリイミド樹脂２１０１を塗布して乾燥させた後、マスク露光、現像を行って電極パッド２１１０上の感光性ポリイミド樹脂２１０１部分を除去して開口部を形成する。次に、感光性ポリイミド樹脂２１０１を熱硬化させて保護膜とした後、図８（ｂ）に示すように前記開口に露出している電極パッド２１１０上にメッキ技術によりバンプ２１１４を形成して、バンプ付き半導体素子２１２０を得ている。ここで、メッキは例えば、半導体ないしウエハ２１０２のアルミニウム製の電極パッド２１１０上にＴｉ膜等のパッシベーション膜を形成した後、ＣｒまたはＮｉおよびＡｕメッキを重ねることで、総厚５〜３０μｍ程度のメッキによるバンプ２１１４を形成するようにしている。
【０００６】
このようなバンプ付き半導体素子２１２０を用いた半導体パッケージタイプの半導体デバイス例としては、図９に示すようにバンプ付き半導体素子２１２０のメッキによるバンプ２１１４と回路基板２１０８の電極パターン２１０９とをエポキシ樹脂系の封止樹脂２１０７を介し電気的に接続するのに併せ、封止樹脂２１０７の熱硬化を図って回路基板２１０８とバンプ付き半導体素子２１２０との間を前記電気接続部まわりを封止し接合して半導体デバイス２１１７としている。
【０００７】
また、別の従来のバンプ付き半導体素子の製造方法と、これにより得られるバンプ付き半導体素子をフリップチップ実装した半導体パッケージタイプとした１つの半導体デバイス例につき図６（ａ）、（ｂ）および図７を参照して説明する。
【０００８】
バンプ付き半導体素子の製造は、先ず、図６（ａ）に示すように、半導体ないしウエハ１１０２の電極形成面上に感光性ポリイミド樹脂１１０１を塗布して乾燥させた後、マスク露光、現像を行って電極パッド１１１０上の感光性ポリイミド樹脂１１０１部分を除去して開口部を形成する。次に、感光性ポリイミド樹脂１１０１を熱硬化させて保護膜とした後、図６（ｂ）に示すように前記開口の底部に露出している電極パッド１１１０上にワイヤーボンディング技術によりスタッドバンプ１１１１を形成して、バンプ付き半導体素子１１２０を得る。
【０００９】
このようなバンプ付き半導体素子１１２０を用いた半導体パッケージタイプの半導体デバイス例としては、図７に示すようにバンプ付き半導体素子１１２０のスタッドバンプ１１１１と回路基板１１０８の電極パターン１１０９とをエポキシ樹脂系の封止樹脂１１０７を介し電気的に接続するのに併せ、封止樹脂１１０７の熱硬化を図って回路基板１１０８とバンプ付き半導体素子１１２０との間を前記電気接続部まわりを封止し接合して半導体デバイス１１１７としている。
【特許文献１】特開２０００−３５７７０４号公報（第２頁参照。）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、図８、図９に示す半導体素子にメッキによるバンプを形成する従来例では、近時の要求からバンプを狭ピッチで形成するには、保護膜の電極上部分に形成するビアホールが狭ピッチに見合う小径なものとなるが、このような形態の開口、いわゆるビアホールはアスペクト比が高く、バンプを形成するメッキ液が侵入しにくく、更新されにくいので、メッキレートが遅くメッキ層の厚みにバラツキが発生しやすい。
【００１１】
また、図６、図７に示す半導体素子にワイヤーボンディングによるスタッドバンプを形成する従来例では、ワイヤーボンディング方式であるため、狭ピッチへの対応に限界がある上、ボンディング荷重が３０〜６０ｇｆ程度と高いために、超低誘電体材料が採用される近時の脆弱な半導体素子では破壊しやすく、短配線上から電極下に設けられることの多い能動素子を損傷してしまう問題があり、電極下を避けると短配線性が損なわれる。
【００１２】
さらに、メッキによるバンプ、スタッドバンプ共に剛性の高いメタルバンプであることにより、バンプ自体に脆弱な半導体素子の破壊を回避できる程度の低荷重応力での追従変形性が十分に得られず、フリップチップ実装の際に半導体素子の各バンプを、回路基板の反りやうねりに追従させて電気的な接続が十分に行われるようにするには、高荷重でのフリップチップ実装が必要となるので、これによっても、超低誘電体材料が採用される近時の脆弱な半導体素子では破壊しやすく電極下の能動素子を損傷してしまう問題がある。
【００１３】
本発明の目的は、狭ピッチ化、脆弱化する半導体素子に対応できるチップ付き半導体素子とこれを回路基板に実装した半導体デバイス、これらの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明のバンプ付き半導体素子は、電極形成面に保護膜が形成され、前記電極に電気的に繋がり前記保護膜外に突出するバンプを有したバンプ付き半導体素子であって、前記保護膜にその表面から前記電極に通じるビアホールが形成され、このビアホール内には導電性樹脂よりなり前記電極に電気的に繋がったビアポストが形成され、このビアポストは前記保護膜の表面外へ突出するバンプを有していることを主たる特徴としている。
【００１５】
このような構成では、半導体素子の電極形成面に従来通りの保護膜を形成して、この保護膜の電極上部分にビアホールを設けるが、このビアホールを利用して前記電極に繋がる導電性樹脂よりなるビアポストに保護膜の表面外へ突出したバンプを有して、回路基板の電極に当接させられることにより、半導体素子および回路基板の電極間を導電性樹脂にて電気的に接続するフリップチップ実装ができ、導電性樹脂よりなるビアポストの設置域を規制するビアホールの径を小さくすることにより狭ピッチに対応することができるし、電気的な接続を行う導電性樹脂は柔軟で応力吸収性に優れ、回路基板の電極との電気的な接続を図るのに低荷重にても回路基板の反りやうねりに対応して追従変形させられる。
【００１６】
保護膜が、ポリイミド樹脂であるのが好適である。
【００１７】
電極の下にはそれと電気的に繋がった能動素子が形成されている、さらなる構成では、  ビアポストの応力吸収性上破壊に心配なしに、電極の直下に能動素子を配した短配線化ができる。
【００１８】
ビアポストの横断面積より、バンプの横断面積が小さい、さらなる構成では、
バンプがより柔軟な追従変形特性を発揮して回路基板の電極との電気的接続が図れるし、狭ピッチ下で追従変形によるまわりへの膨らみがあっても隣接するバンプと短絡するのを防止しやすくなる。
【００１９】
ビアポストおよびバンプが熱硬化性樹脂であり、硬化未完状態である、さらなる構成では、
ビアポストおよびバンプが硬化未完であることによる柔軟性によって応力吸収性がより高く、フリップチップ実装時に回路基板に対し追従変形させやすい上に、回路基板へのフリップチップ実装時の封止樹脂の熱硬化などと共に、硬化を完成させられる。
【００２０】
ビアポストおよびバンプが熱可塑性樹脂である、さらなる構成では、
ビアポストおよびバンプが熱可塑性樹脂であることにより、回路基板へのフリップチップ実装の際に、固化した状態で回路基板の電極に機械的に確実に当接させながら、封止樹脂の熱硬化などと共に一時軟化させて応力吸収性を高め、回路基板に対し追従変形しやすくすることができる。
【００２１】
本発明のバンプ付き半導体素子の製造方法は、半導体素子ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成した後、この保護膜の前記電極上にフォトリソグラフィ技術によりビアホールを形成する工程と、保護膜上に感光性レジスト層を形成し、この感光性レジスト層にフォトリソグラフィ技術により前記保護膜のビアホールに繋がるビアホールを形成する工程と、これら繋がった両ビアホール対に導電性樹脂ペーストを充填して固化、硬化させた後、前記感光レジスト層を除去して、感光レジスト層のビアホール内の導電性樹脂を突出したバンプとして露出させる工程とを少なくとも含むことを１つの特徴としている。
【００２２】
このような構成では、半導体ないしウエハの電極形成面に形成した感光性ポリイミド樹脂よりなる保護膜の前記電極上に、保護膜のフォトリソグラフィ技術による光学的なパターン除去にて互いに繋がったビアホールをどのように微細なピッチおよび径にも容易かつ正確に形成することができ、また、このようにした保護膜の上にはこのビアホールに入り込むことなく形成した感光性レジスト層のフォトリソグラフィ技術による光学的なパターン除去により、保護膜のどのように微細なピッチおよび径のビアホールにも繋がるビアホールを容易かつ確実に形成でき、これら繋がり合うビアホール対に対して導電性樹脂ペーストを各種押し込みや減圧を伴なうなどして過不足なく充填して乾燥させることで、どのように微細なピッチおよび径のビアポストにも各ビアホール対で規制して高精度に形成することができ、最後にフォトレジスト層を除去するだけでフォトレジスト層が形成していたビアホールに対応するビアポストの先端部分を突出するように露出させてバンプとし、回路基板へのフリップチップ実装のための電気的接続に寄与させられる。また、フォトレジストが形成するビアホールの径を保護膜のビアホールの径と異ならせて、それらビアホール対によって形成するビアポストの保護膜から突出するバンプ部分の径を突出しない部分よりも小さくするなど、突出する部分と突出しない部分とで径を異ならせるのに有利である。
【００２３】
本発明のバンプ付き半導体素子の製造方法は、また、半導体ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成して、その上に感光性レジスト層を形成した後、これら保護膜および感光性レジスト層の前記電極上部分にフォトリソグラフィ技術により互いに繋がったビアホール対を形成する工程と、これら各両ビアホール対に導電性樹脂ペーストを充填して固化、硬化させた後、前記感光レジスト層を除去して、感光レジスト層のビアホール内の導電性樹脂を突出するバンプとして露出させる工程とを少なくとも含むことを別の特徴としている。
【００２４】
このような構成では、前記１つの特徴の場合に加え、さらに、保護膜の上に感光性レジスト層を重ねた上で、それらにフォトリソグラフィ技術によるビアホールを一挙に形成してビアポストの形成に供するようにしたことにより、製造工程が簡略化する。
【００２５】
本発明のバンプ付き半導体素子の製造方法は、また、半導体ないしウエハの電極形成面に感光性ポリイミド樹脂による保護膜を形成した後、この保護膜の前記電極上にフォトリソグラフィ技術により微細なビアホールを形成する工程と、これら各ビアホールに導電性樹脂ペーストを充填して固化、硬化させた後、保護膜をフォトリソグラフィ技術により表面から減厚させて、ビアホール内の導電性樹脂を突出するバンプとして露出させる工程とを少なくとも含むことを他の特徴としている。
【００２６】
このような構成では、前記１つの特徴の場合に加え、さらに、１つの保護膜に形成したビアホールを利用してビアポストを形成しておいた後、保護膜の表面層の除去により突出状態に露出するバンプ部分を形成するので、感光性レジスト層を形成する工程が省略できるので、製造工程がさらに簡略化する。
【００２７】
本発明の以上のようなバンプ付き半導体素子は、その電極形成面上の保護膜に形成したビアホールを通じ前記バンプを含む導電性樹脂、つまりそれがなすビアポストにより、優れた狭ピッチ性、低荷重での追従変形性を有して回路基板の電極と電気的に接続してフリップチップ実装した半導体デバイスとし、所望の形態の半導体パッケージや半導体モジュールとして提供することができる。
【００２８】
本発明の半導体デバイスの製造方法は、半導体素子の電極形成面上の保護膜に形成したビアホールを通じ前記電極に電気的に繋がり前記保護膜外に突出するバンプを、熱硬化性または熱可塑性の導電性樹脂により形成する工程と、熱可塑性の導電性樹脂よりなるバンプは固化状態で、熱硬化性樹脂よりなるバンプは硬化未完状態で、回路基板の電極と熱硬化性封止樹脂を介し加圧、加熱して電気的に接続し、熱可塑性の導電性樹脂よりなるバンプは前記加圧、加熱による軟化、圧縮にて回路基板の電極への追従変形を伴い、熱硬化性の導電性樹脂よりなるバンプは硬化未完状態での前記加圧、圧縮による回路基板の電極への追従変形と前記加熱による熱硬化を伴い、前記熱硬化性封止樹脂の熱硬化を図って回路基板およびバンプ付き半導体素子を前記電気的な接続状態に接合する工程とを少なくとも含むことを主たる特徴としている。
【００２９】
このような構成では、バンプ付き半導体素子を電極間の熱硬化性封止樹脂を介したバンプによる電気的な接続により回路基板にフリップチップ実装するのに、バンプが熱硬化性樹脂で硬化未完であると、それによる低荷重での追従変形性を満足した電気的接続を実現しながら、熱硬化性封止樹脂の熱硬化に併せバンプの熱硬化を図って実装を終え、バンプが熱可塑性樹脂であると、熱硬化性封止樹脂の加熱、硬化に伴い、バンプを一時的に軟化させての低荷重での追従変形性を満足した電気的接続を実現して実装を終えることができる。
【００３０】
本発明のそれ以上の特徴および作用は、以下に続く詳細な説明および図面の記載から明らかになる。本発明の各特徴は可能な限りにおいてそれ単独で、あるいは種々な組み合わせで複合して用いることができる。
【発明の効果】
【００３１】
本発明によれば、半導体素子のバンプを保護膜などに形成したビアホールを利用して狭ピッチに設け近時の高密度化に対応して、回路基板との高速化に有利なフリップ実装ができ、しかも、フリップチップ実装に際しバンプが柔軟な導電性樹脂で応力吸収性に優れることにより低荷重での追従変形性が得られて近時の高周波化に有利な低誘電体材料などの脆弱な半導体素子でも損傷を回避できる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態に係るバンプ付き半導体素子とこれを回路基板に実装した半導体デバイス、これらの製造方法につき、図を参照しながら詳細に説明し、本発明の理解に供する。なお、以下に示す実施の形態は本発明の具体例であって、本発明の技術的範囲を限定するものではない。
【００３３】
本実施の形態のバンプ付き半導体素子は図１、図３（ｆ）に示すバンプ付き半導体素子１２０の例、図４（ｅ）に示すバンプ付き半導体素子２２０の例、図５（ｄ）に示すバンプ付き半導体素子３２０の例のように、半導体素子１０２、２０２、３０２の電極１１０、２１０、３１０が形成された電極形成面１０２ａ、２０２ａ、３０２ａに保護膜１０１、２０１、３０１が形成され、電極１１０、２１０、３１０に電気的に繋がり前記保護膜１０１、２０１、３０１外に突出するバンプ１０６ａ、２０６ａ、３０６ａを有しており、保護膜１０１、２０１、３０１にはそれらの表面から前記電極１１０、２１０、３１０に通じるビアホール１０３、２０３、３０３が形成され、これらビアホール１０３、２０３、３０３内には導電性樹脂よりなり前記電極１１０、２１０、３１０に繋がったビアポスト１０６、２０６、３０６が形成され、このビアポスト１０６、２０６、３０６は、保護膜１０１、２０１、３０１ないに埋まった基部１０６ｂ、２０６ｂ、３０６ｂ上に保護膜１０１、２０１、３０１の表面外へ突出するバンプ１０６ａ、２０６ａ、３０６ａを有したものとしている。このように、本実施の形態では、半導体素子１０２、２０２、３０２の電極形成面１０２ａ、２０２ａ、３０２ａに従来通りの保護膜１０１、２０１、３０１を形成して、これら保護膜１０１、２０１、３０１の電極１１０、２１０、３１０の上にビアホール１０３、２０３、３０３を設けるが、これらビアホール１０３、２０３、３０３を利用して形成した、電極１１０、２１０、３１０に繋がる導電性樹脂よりなるビアポスト１０６、２０６、３０６および、これらに保護膜１０１、２０１、３０１の表面外へ突出したバンプ１０６ａ、２０６ａ、３０６ａを有して、これらが、図２に図１のバンプ付き半導体素子１２０との組合せで代表して示す回路基板１０８の電極１０９などに当接させられることにより、半導体素子１０２、２０２、３０２と回路基板１０８の電極１０９などとの間を導電性樹脂にて電気的に接続して、回路基板１０８などにフリップチップ実装し、半導体デバイスとすることができる。
【００３４】
保護膜１０１、２０１、３０１はポリイミド樹脂材料とするのが好適であるが、これに限られることはない。また、導電性樹脂よりなるビアポスト１０６、２０６、３０６の設置域を規制するビアホール１０３、２０３、３０３の径を小さくすることにより、１つの例としてビアポスト径をφ２０μｍ、バンプ高さを５μｍとして近時の狭ピッチ化に対応することができるし、ビアホール１０３、２０３、３０３を通じて電気的な接続を行うビアポスト１０６、２０６、３０６をなす導電性樹脂は柔軟で応力吸収が期待でき、回路基板１０８の電極１０９などとの電気的な接続を図るのに低荷重にても回路基板１０８などの反りやうねりに対応して追従変形させられる。また、回路基板１０８などの反りやうねりなどによって特定のバンプ１０６ａ、２０６ａ、３０６ａなどに応力が集中するようなことがあっても特別な過負荷状態をもたらさずに電極１０９などに馴染む変形を伴い電気的に接続される。
【００３５】
ここで、バンプ径をφ１０μｍ〜φ１５μｍ程度と図１の例、図３（ｆ）の例のバンプ１０６ａのようにビアポスト径よりも小さくすると、つまり、ビアポスト１０６ｂの横断面積より、バンプ１０６ａの横断面積を小さくすると、バンプ１０６ａなどが径を小さくした分だけ追従変形性がより高まって応力集中への対応にさらに有利になるし、バンプ１０６ａなどが前記追従変形によってまわりに拡張し、膨らむようなことがあっても、隣接のバンプ１０６ａなどとの接触を避けやすくなり、前記狭ピッチ化に特に有利である。
【００３６】
以上のような結果、バンプ付き半導体素子１２０、２２０、３２０のバンプ１０６ａ、２０６ａ、３０６ａが保護膜１０１、２０１、３０１などに形成したビアホール１０３、２０３、３０３を利用して狭ピッチに設け近時の高密度化に対応して、回路基板１０８などとの高速化に有利なフリップチップ実装ができ、しかも、フリップチップ実装に際しビアポスト１０６、２０６、３０６、特にバンプ１０６ａ、２０６ａ、３０６ａが柔軟な導電性樹脂であることにより低荷重での追従変形性が得られて近時の高周波化に有利な低誘電体材料などの脆弱な半導体素子でも損傷を回避できる。
【００３７】
また、バンプ付き半導体素子１２０、２２０、３２０はそれらの電極１１０、２１０、３１０の下にそれと電気的に繋がった能動素子が形成されているものとしても、過剰な応力を受けず破壊されないようにすることができ、短配線化に貢献できる。
【００３８】
図１に示すようなチップ付き半導体素子の製造する方法の本実施の形態での１つの例を図３に示している。これについて説明すると、まず、図３（ａ）に示すように、半導体素子ないしは半導体ウエハ１０２の電極形成面１０２ａの上に感光性ポリイミドよりなる保護膜１０１を形成する。それにはポリイミド樹脂をスピンコートやロールコート方式などにて１５μｍ程度の厚みで塗布した後、乾燥させればよい。
【００３９】
ついで、図３（ｂ）に示すように、図３（ａ）の工程で形成した保護膜１０１の電極１１０上の部分にビアホール１０３を形成する。具体的には、フォトリソグラフィ技術のマスクなどによるパターン露光、現像により、感光性ポリイミド樹脂の保護膜１０１に前記ビアポスト１０６の基部１０６ｂに対応する微細なビアホール１０３を形成する。ビアホール径は半導体素子１０２の電極１１０のパッドピッチやパッドサイズに対応して一般的にφ５μｍ〜φ５０μｍ程度とし、それに見合った径のビアポスト１０６の基部１０６ｂを形成できるようにする。
【００４０】
また、ビアポスト１０６にバンプ１０６ａを有するものとするため、図３（ｃ）に示すように、図３（ｂ）の工程でビアホール１０３を形成した保護膜１０１の上に、ビアホール１０３を残して感光性レジスト層１０４を形成する。それには感光性ドライフィルムレジスト（以下ＤＦＲ）を貼り付けるとビアホール１０３を埋めてしまうことがないので好適であり、厚みはバンプ１０６ａの所定高さを確保するために５μｍ〜１０μｍ程度とする。
【００４１】
ついで、図３（ｄ）に示すように、ＤＦＲよりなる感光性レジスト層１０４に保護膜１０１のビアホール１０３に繋がるビアホール１０５を形成する。具体的には、フォトリソグラフィ技術のパターン露光、現像により感光性レジスト層１０４にビアホール１０５を形成する。ここで、図３（ａ）（ｂ）でのビアホール１０３の形成と、図３（ｃ）（ｄ）でのビアホール１０５の形成との２つの工程でビアホール対を形成するのは、後工程でのビアホール１０５の径と前工程でのビアホール１０３の径とを異ならせる、さらには後工程でのビアホール１０５の径を前工程でのビアホール１０３の径よりも小さくするのに好適であり、図１に示すチップ付き半導体素子における基部１０６ｂよりも小さなバンプ１０６ａを持ったビアポスト１０６に対応したビアホール１０３、１０５が形成できる。
【００４２】
そこで、図３（ｅ）に示すように、図３（ｄ）の工程を経て互いに繋り電極１１０にまで達するように形成されたビアホール１０３、１０５内に導電性樹脂ペーストを充填する。この充填はスキージ印刷、遠心分離、押し込みなど適宜な方法にて行えばよい。しかし、減圧環境にて行うと、奥が拡張しているビアホール形状であっても気泡の混入や残空間のない好適な充填が短時間で達成できる。
【００４３】
もっとも、図３（ｂ）の工程で保護膜１０１にビアホール１０３を形成した時点で、そのビアホール１０３に導電性樹脂ペーストを先に充填しておき、図３（ｄ）の工程でビアホール１０５を形成した時点で、そのビアホール１０５に導電性樹脂ペーストを充填してビアホール１０３内に先に充填している導電性樹脂ペーストに繋がるようにすることもできる。これにより、ビアホール１０３、１０５が異径であることや、長いことのハンディを軽減して充填することができる。
【００４４】
ビアホール１０３、１０５に充填した導電性樹脂ペーストは、固化ないしは硬化状態にてバンプ付き半導体素子と回路基板との電気的な接続に寄与できるようにする。
【００４５】
最後に、図３（ｆ）に示すように、図３（ｅ）の工程を経た後のＤＦＲよりなる感光性レジスト層１０４を除去し、保護膜１０１を露出させるのに併せ、ビアホール１０５内の導電性樹脂をバンプ１０６ａとして保護膜１０１の表面外へ突出する状態に露出させ、バンプ付き半導体素子の製造を終了する。
【００４６】
ここで、製造を終えたバンプ付き半導体素子のビアポスト１０６ないしは、少なくともバンプ１０６ａが熱硬化性樹脂で、硬化未完状態であるようにしておくと、フリップチップ実装による半導体デバイスの製造上、ビアポスト１０６ないし少なくともバンプ１０６ａが硬化未完であることによる柔軟性によってフリップチップ実装時に図２の回路基板１０８などに対し追従変形させやすい上に、回路基板１０８などへのフリップチップ実装時の封止樹脂１０７の熱硬化などと共に、硬化を完成させ電気的な接続状態の安定が図れる。
【００４７】
また、ビアポスト１０６ないし少なくともバンプ１０６ａが熱可塑性樹脂で、固化状態であったとしても、ビアポスト１０６ないし少なくともバンプ１０６ａが熱可塑性樹脂であることにより、図２の回路基板１０８などへのフリップチップ実装の際に、固化した状態で回路基板１０８の電極１１０に機械的に確実に当接させながら、図２に示す封止樹脂１０７などの熱硬化などと共に一時軟化させて回路基板１０８などに対し追従変形しやすくすることができ、その後固化状態へ戻ることにより電気的な接続状態の安定が図れる。
【００４８】
図４には、先の図１、図３の例とは少し異なった、本実施の形態におけるバンプ付き半導体素子２２０とその製造方法の具体例を示している。これについて説明すると、図４（ｅ）に示すように、半導体素子２０２の電極２１０の上に、それと電気的に繋がった導電性樹脂よりなるビアポスト２０６を保護膜２０１内に埋まった基部２０６ｂの上に保護膜２０１の表面外に突出するように露出したバンプ２０６ａを基部２０６ｂと同じ径となるように設けた点が、図１、図３の例と構成が異なっている。
【００４９】
この場合、バンプ２０６ａが基部２０６ｂと同じ径で、それよりも径が小さくなることによる利点はないが、図４（ａ）（ｂ）に示すように、半導体素子ないし半導体ウエハ２０２の電極形成面２０２ａに感光性ポリイミド樹脂による保護膜２０１を形成した後、この保護膜２０１の上に感光性レジスト層２０４を形成し、図４（ｃ）に示すように、感光性レジスト層２０４の上からフォトリソグラフィ技術により前記保護膜２０１および感光性レジスト層２０４の双方に、ビアポスト２０６に基部２０６ｂおよびバンプ２０６ａに対応するビアホール２０３、２０５を互いに繋がるように一挙に形成して電極２１０に達するようにすることができ、つまりフォトリソグラフィ工程が１回少なくて済み製造工程が簡略化するので、製品コストが低減する。しかも、本例では感光性レジスト層２０４を設けるのに、その下の保護膜２０１にはまだビアホールが形成されていないので、既述したフィルムであるＤＦＲをラミネートする方法を採用しなくてもよく、例えば、液体レジストをスピンコートあるいはロールコートにより塗布し形成してもよいという自由度が得られる。
【００５０】
その後、図４（ｄ）（ｅ）に示すように、図４（ｃ）の工程で一挙形成された保護膜２０１および感光性レジスト層２０４のビアホール２０３、２０５に導電性樹脂ペーストを充填してビアポスト２０６を形成し、感光性レジスト層２０４を除去しバンプ２０６ａを露出させればよいが、ビアホール２０３、２０５が同径であることにより、導電性ペーストの充填が図１、図３の例の場合よりも容易になる利点がある。この結果、導電性ペーストの充填に当たって減圧方式を採用しなくても、気泡の含まない充填を短時間で達成することもできる。この点でも製品コストの低減に貢献できる。
【００５１】
もっとも、ビアポスト２０６の基部２０６ｂおよびバンプ２０６ａを同径とする場合でも、基部２０６ｂが保護膜２０１のビアホール２０３内に位置してまわりを支持されていることもあって、バンプ２０６ａの理想径に一致させたり、近づけることもできる。
【００５２】
図５には、さらに、前記図４の例と同じ形態のバンプ付き半導体素子３２０の場合の、別の製造方法の具体例を示している。これについて説明すると、図５（ｄ）に示すように、半導体素子３０２の電極３１０の上に、それと電気的に繋がった導電性樹脂よりなるビアポスト３０６を保護膜２０１内に埋まった基部３０６ｂの上に保護膜２０１の表面外に突出するように露出したバンプ３０６ａを基部３０６ｂと同じ径となるように設けた点で、図４の例と構成が一致している。
【００５３】
しかし、本例では特に、バンプ２０６ａが基部２０６ｂと同じ径であって、それらを形成するビアホールが一挙に形成できる点に着目し、図５（ａ）に示すように、半導体素子ないし半導体ウエハ３０２の電極形成面３０２ａに感光性ポリイミド樹脂による保護膜３０１を、形成するビアポスト３０６の高さ分、従って、その基部３０６ｂおよびバンプ３０６ａを合わせた高さ分だけ、前記の場合と同じ方法で形成した後、図５（ｂ）に示すように、フォトリソグラフィ技術により前記保護膜３０１にビアホール３０３を電極２１０に達するように一挙に形成する。そして、図５（ｃ）に示すように、導電性樹脂ペーストを充填して、適度に固化ないしは硬化させ、最後に、図５（ｄ）に示すように、フォトリソグラフィ技術による露光、現像にて保護膜３０１を所定量表面から膜減りさせ、バンプ３０６ａが保護膜３０１の上面外に突出するように露出させる。
【００５４】
以上から、本例では、図４の例の場合に比し、さらに感光性レジスト層を形成する工程を省略することができ、製品コストの低減にさらなる貢献ができる。
【産業上の利用可能性】
【００５５】
本発明はバンプ付き半導体チップをフリップチップ実装する技術に実用して、近時の高密度化、高周波化、高速化への対応性を高められる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態に係るバンプ付き半導体素子の１つの例を示す断面図である。
【図２】図１のバンプ付き半導体素子をフリップチップ実装した半導体デバイスの１つの例を示す断面図である。
【図３】図１のチップ付き半導体素子の製造方法の１つの例を（ａ）〜（ｆ）の工程に分けて示す工程図である。
【図４】本発明の実施の形態に係る別の例のバンプ付き半導体素子とその製造方法の１つの例を（ａ）〜（ｅ）の工程に分けて示す工程図である。
【図５】図４の例の場合と同じバンプ付き半導体素子の製造方法の別の例を（ａ）〜（ｄ）に分けて示す工程図である。
【図６】従来のチップ付き半導体素子の１つの例とその製造方法を（ａ）（ｂ）の工程に分けて示す工程図である。
【図７】図６のチップ付き半導体素子をフリップチップ実装した半導体デバイスの断面図である。
【図８】従来の別のチップ付き半導体素子の１つの例とその製造方法を（ａ）（ｂ）の工程に分けて示す工程図である。
【図９】図８のチップ付き半導体素子をフリップチップ実装した半導体デバイスの断面図である。
【符号の説明】
【００５７】
１０１、２０１、３０１  保護膜
１０２、２０２、３０２  半導体素子
１０３、２０３、３０３、１０５、２０５、３０５  ビアホール
１０４、２０４  感光性レジスト層
１０６、２０６、３０６  ビアポスト
１０６ａ、２０６ａ、３０６ａ  バンプ
１０６ｂ、２０６ｂ、３０６ｂ  基部
１０７  封止樹脂
１０８  回路基板
１０９、１１０、２１０、３１０  電極
１２０、２２０、３２０  バンプ付き半導体素子
【図１】
2007053256.tif 000003
【図２】
2007053256.tif 000004
【図３】
2007053256.tif 000005
【図４】
2007053256.tif 000006
【図５】
2007053256.tif 000007
【図６】
2007053256.tif 000008
【図７】
2007053256.tif 000009
【図８】
2007053256.tif 000010
【図９】
2007053256.tif 000011