(57)【要約】【課題】製造歩留まりの低下を抑制することが可能な生産システムを提供する。【解決手段】電子装置を製造するために第１の製造装置で基板に実施される第１の工程及び第１の工程後に第２の製造装置で基板に実施される第２の工程のそれぞれに対して電子装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピと、第１の工程の終了時刻から第２の工程の開始時刻までの時間と、特性及び歩留まりとの関係より、製造規格を満たすように決定された追加処理条件を記載した追加レシピとを作成するレシピ作成ユニット１２と、第１の工程の終了時刻から第２の工程の開始時刻までの時間が基準時間以上であれば、基板の処理に追加レシピを指示するレシピ指示部３６とを備える【選択図】図１
2007266482.tif 000002
【特許請求の範囲】
【請求項１】
電子装置を製造するために第１の製造装置で基板に実施される第１の工程及び前記第１の工程後に第２の製造装置で前記基板に実施される第２の工程のそれぞれに対して前記電子装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピと、前記第１の工程の終了時刻から前記第２の工程の開始時刻までの時間と、前記特性及び歩留まりとの関係より、前記製造規格を満たすように決定された追加処理条件を記載した追加レシピとを作成するレシピ作成ユニットと、
前記第１の工程の終了時刻から前記第２の工程の開始時刻までの時間が基準時間以上であれば、前記基板の処理に前記追加レシピを指示するレシピ指示部
とを備えることを特徴とする生産システム。
【請求項２】
前記追加レシピが、前記終了時刻から前記開始時刻までの前記基板の環境の温度、湿度及び気圧に対応して前記製造規格を満たす処理条件を含むことを特徴とする請求項１に記載の生産システム。
【請求項３】
電子装置を製造するために用いられる第１の製造装置で実施される第１の工程及び前記第１の工程後に第２の製造装置で実施される第２の工程のそれぞれに対して前記電子装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピと、前記第１の工程の終了時刻から前記第２の工程の開始までの時間と、前記特性及び歩留まりとの関係より、前記製造規格を満たすように決定された追加処理条件を記載した追加レシピとを作成し、
前記第１の工程の処理レシピに従って前記第１の製造装置で前記電子装置が製造される基板を処理し、
前記第１の工程の終了時刻から前記第２の工程の開始時刻までの時間が基準時間以上であれば、前記追加レシピを取得し、
前記追加レシピ及び前記第２の工程の処理レシピに従って前記基板を処理する
ことを含むことを特徴とする電子装置の製造方法。
【請求項４】
前記追加レシピが、前記終了時刻から前記開始時刻までの前記基板の環境の温度、湿度及び気圧に関して前記製造規格を満たす処理条件を含むことを特徴とする請求項３に記載の電子装置の製造方法。
【請求項５】
前記追加レシピの処理が、前記第２の製造装置と異なる製造装置で実施されることを特徴とする請求項３又は請求項４に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の製造に関し、特に工程間時間を管理して工程を実施する生産システム及び電子装置の製造方法に関する。
【背景技術】
【０００２】
通常、半導体装置や液晶表示装置（ＬＣＤ）等の電子装置の製造設備において、複数の基板は、容器に収納された状態で複数の製造装置に搬送される。複数の基板は、同一仕様で製造される。容器に収納された複数の基板を製造単位としてまとめて、ロットと呼ぶ。
【０００３】
例えば、半導体装置を製造する際は、各ロットを工程から次の工程へ待ち時間による時間遅れなしで進めるのが理想である。しかし、現実的には、ロットの搬送時間、搬送時に半導体基板を収納していた容器から半導体基板を取り出して工程の処理を行うまでの段取り時間、及び製造装置の故障やメンテナンスにおける停止時間等により、工程間に時間遅れが発生する。また、一般的に半導体装置の製造設備では、多種多様の半導体装置が多数製造されるため、ロット停滞により待ち時間が発生する。工程間の時間遅れにより製造時間が長くなり、生産効率が低下する。
【０００４】
生産効率を向上させるため、工程間の待ち時間を最小にするような生産管理方法が提案されている（例えば、特許文献１及び特許文献２参照。）。提案された生産管理方法では、装置の品質能力や稼動状況により装置を選択したり、入れ替え可能な工程順を入れ換えたりして対応している。
【０００５】
例えば、ドライエッチング工程においては、ドライエッチングの反応生成ガスが半導体基板表面に吸着する。半導体基板は、反応生成ガスが吸着したまま、ドライエッチングの後処理としてのウェット処理工程に搬送される。ドライエッチング工程及びウェット処理工程間の時間遅れが長くなると、吸着した反応生成ガスの組成変化等が生じる。そのため、ウェット処理による吸着物の除去が困難となる。その結果、製造された半導体装置の素子特性が悪影響を受ける。
【０００６】
また、ドライエッチング後のウェット処理工程は、引き続き実施されるスパッタや化学気相成長（ＣＶＤ）等の成膜工程の前処理を兼ねている場合もある。ウェット処理工程と成膜工程間の時間遅れが長くなると、自然酸化膜の成長や、半導体製造用のクリーンルーム内からの微量有機物の吸着等が半導体基板表面に発生する。半導体基板の表面状態の変化は、半導体装置特性に影響を与える。
【０００７】
つまり、工程間の時間においても、半導体基板で微量な物理化学反応、物理吸着等が起こり、半導体装置特性に影響を与えてしまう。特に、半導体装置が微細になるにつれて、微量な物理化学反応、物理吸着の影響が顕著になっている。
【０００８】
半導体装置の品質の劣化を防止するため、工程間の時間遅れに対して許容時間を管理する方法が提案されている（例えば、特許文献３参照。）。ここで工程間の例として第１及び第２の工程間を考えれば、第１及び第２の工程間の時間遅れを許容時間内にするために、第１及び第２の工程で用いる装置が共に使用可能な時を見計らってロットが搬送される。
【０００９】
しかし、装置が共に使用可能でない限り、第１の工程前で無駄な待ち時間が発生してしまう。あるいは、第１の工程で処理中に、第２の工程の装置で突発異常が発生した場合、第１の工程終了後に待ち時間が発生する。待ち時間が長く、許容時間を過ぎた後に第２の工程が開始されると、ロットで製造された半導体装置の特性が劣化する。あるいは、待ち時間が許容時間を過ぎた時点で、ロットの製造が放棄される。したがって、半導体装置の製造歩留まりが低下する。
【００１０】
また、製造工程間の時間遅れに対して許容時間を設定しても、半導体基板表面では物理化学反応、物理吸着等が許容時間内でも経時的に起こり、半導体装置の特性に影響を与える。したがって、許容時間を管理しても根本的な解決策とはならない。
【特許文献１】特開２００４−１５３１９１号公報
【特許文献２】特開２００３−３３０５２４号公報
【特許文献３】特開２００１−３５１９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、工程間時間を管理して、製造歩留まりの低下を抑制することが可能な生産システム及び電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様によれば、（イ）電子装置を製造するために第１の製造装置で基板に実施される第１の工程及び前記第１の工程後に第２の製造装置で前記基板に実施される第２の工程のそれぞれに対して電子装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピと、第１の工程の終了時刻から第２の工程の開始時刻までの時間と、特性及び歩留まりとの関係より、製造規格を満たすように決定された追加処理条件を記載した追加レシピとを作成するレシピ作成ユニットと、（ロ）第１の工程の終了時刻から第２の工程の開始時刻までの時間が基準時間以上であれば、基板の処理に追加レシピを指示するレシピ指示部とを備える生産システムが提供される。
【００１３】
本発明の第２の態様によれば、（イ）電子装置を製造するために用いられる第１の製造装置で実施される第１の工程及び第１の工程後に第２の製造装置で実施される第２の工程のそれぞれに対して電子装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピと、第１の工程の終了時刻から第２の工程の開始までの時間と、特性及び歩留まりとの関係より、製造規格を満たすように決定された追加処理条件を記載した追加レシピとを作成し、（ロ）第１の工程の処理レシピに従って第１の製造装置で電子装置が製造される基板を処理し、（ハ）第１の工程の終了時刻から第２の工程の開始時刻までの時間が基準時間以上であれば、追加レシピを取得し、（ニ）追加レシピ及び第２の工程の処理レシピに従って基板を処理することを含む電子装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、工程間時間を管理して、製造歩留まりの低下を抑制することが可能な生産システム及び電子装置の製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、装置やシステムの構成等は現実のものとは異なることに留意すべきである。したがって、具体的な構成は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの構成等が異なる部分が含まれていることは勿論である。
【００１６】
本発明の実施の形態に係る生産システムは、図１に示すように、管理ユニット１０、レシピ作成ユニット１２、複数の製造装置１６ａ、１６ｂ、１６ｃ、・・・、搬送システム２０、保管庫２２、レシピデータベース２４、工程情報データベース２６、装置情報データベース２８等を備える。また、管理ユニット１０は、工程管理部３０、搬送指示部３２、時刻取得部３４、レシピ指示部３６、算出部３８、及び内部メモリ４０等を備えている。搬送システム２０は、製造装置１６ａ、１６ｂ、１６ｃ、・・・、及び保管庫２２間に配置されている。管理ユニット１０、レシピ作成ユニット１２、複数の製造装置１６ａ、１６ｂ、１６ｃ、・・・、保管庫２２、レシピデータベース２４、工程情報データベース２６、装置情報データベース２８等は、ローカルエリアネットワーク（ＬＡＮ）等の通信回線５０を介して接続される。
【００１７】
管理ユニット１０及びレシピ作成ユニット１２は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。工程管理部３０、搬送指示部３２、時刻取得部３４、レシピ指示部３６、及び算出部３８は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有していても構わない。
【００１８】
製造装置１６ａ、１６ｂ、１６ｃ、・・・を用いて、予め設計された工程フローに従って半導体装置が製造される。製造装置１６ａ、１６ｂ、１６ｃ、・・・には、例えば、反応性イオンエッチング（ＲＩＥ）等のドライエッチング装置、ウェット処理装置、ＣＶＤ装置、蒸着装置、イオン注入装置、フォトリソグラフィシステム等が含まれる。
【００１９】
例えば、図２に示すように、ステップＳ９０で、ＲＩＥ等のドライエッチング工程により、シリコン（Ｓｉ）等の基板表面の絶縁膜がドライエッチング装置を用いて選択的に除去される。ステップＳ９１で、ウェット処理工程により、ドライエッチングにより基板表面に付着した不純物や反応生成物等がウェット処理装置を用いて除去される。ステップＳ９２で、ＣＶＤ等の成膜工程により、ウェット処理された基板表面に多結晶（ポリ）Ｓｉ等の導電材料をＣＶＤ装置を用いて堆積し、配線が形成される。
【００２０】
レシピ作成ユニット１２は、半導体装置の製造に用いられる製造装置で実施される工程の処理条件を記載した処理レシピを作成する。通常、ドライエッチング、ウェット処理、成膜等の各工程の処理レシピは、半導体装置を生産する前に、予め各工程を実験及び評価して半導体装置の製造規格を満たす処理条件を決定して作成される。作成された処理レシピは、レシピデータベース２４に格納される。
【００２１】
例えば、ドライエッチング工程では、配線幅やエッチング深さ等の製造規格を満たすガス種、エッチング時間、プラズマパワー、処理シーケンス等の処理条件が決定される。ドライエッチングの後処理として行なわれるウェット処理工程では、ドライエッチング工程の処理条件で処理された基板に、ドライエッチングにより付着した不純物や反応生成物等を除去出来るような薬液、温度、処理時間、処理シーケンス等の処理条件が決定される。また、成膜工程では、配線厚さ等の製造規格を満たすガス種、堆積時間、堆積温度、処理シーケンス等の処理条件が決定される。
【００２２】
上記のように作成された処理レシピでは、生産時に発生する待ち時間等は考慮されていない。例えば、ドライエッチング工程で基板表面に吸着した反応生成ガスは、ウェット処理工程開始までに経時的な組成変化を起こす。その結果、図３に示すように、ドライエッチング工程とウェット処理工程の間の工程間時間の増加に伴い、半導体装置の歩留まりが徐々に低下する。また、ウェット処理工程で処理された基板の表面は、自然酸化膜の成長や雰囲気の有機物の吸着等により急激な経時的変化を起こす。その結果、図４に示すように、ウェット処理工程と成膜工程の間の工程間時間に対して、半導体装置の歩留まりが急激に低下する。
【００２３】
レシピ作成ユニット１２は、工程間時間と、半導体装置の特性及び歩留まりとの関係より、半導体装置の特性及び歩留まりの製造規格を満たすように決定された追加処理条件を記載した追加レシピを作成する。作成された追加レシピは、レシピデータベース２４に格納される。
【００２４】
「半導体装置の製造規格を満たす追加処理条件」とは、例えば、ドライエッチング工程の終了時刻からウェット処理工程の開始時刻までの時間内において経時的な物理化学反応により生成された物質を除去できるような追加処理条件である。レシピ作成ユニット１２は、決定された追加処理条件を記載した追加レシピを作成する。追加処理は、例えばウェット処理工程の前、あるいは後にウェット処理装置で実施される。なお、追加処理は、ウェット処理工程の処理温度、処理時間、薬液種類、あるいは薬液濃度等の変更であってもよい。また、追加処理が、ウェット処理工程を実施するウェット処理装置と異なる処理装置で実施されてもよい。
【００２５】
また、ウェット処理工程の終了時刻から成膜工程の開始時刻までの時間内において、基板表面での経時的な化学反応により生成された物質や物理吸着による物質等を除去できる追加処理条件が決定される。レシピ作成ユニット１２が、決定された追加処理条件を記載した追加レシピを作成する。追加処理は、例えば成膜工程の前に成膜装置とは異なる処理装置で実施される。
【００２６】
管理ユニット１０の工程管理部３０は、工程情報データベース２６に格納された工程フローの設計仕様及び各ロットの処理履歴を参照して、ロットの半導体装置製造の工程フローを管理する。対象ロットに対して、例えば製造装置１６ａ（第１の製造装置）で第１の工程の処理が終了した場合、製造装置１６ａから工程終了が管理ユニット１０に伝達される。工程管理部３０は、工程フローに基いて第１の工程後に実施する第２の工程を判定する。また、ロットの第１の工程が終了したことを記載して処理履歴を更新する。
【００２７】
搬送指示部３２は、装置情報データベース２８に格納された製造装置１６ａ、１６ｂ、１６ｃ、・・・の稼動状況を参照して、製造装置１６ａ、１６ｂ、１６ｃ、・・・間の搬送を指示する。例えば、対象の第２の工程の処理を行う製造装置１６ｂ（第２の製造装置）の稼動状況が調べられ、第２の工程の処理が可能であれば、搬送システム２０に第１の工程が終了した製造装置１６ａから製造装置１６ｂへの搬送が指示される。もし、製造装置１６ｂが、他のロットの処理中、あるいは、メンテナンスや故障のため稼動停止中であれば、製造装置１６ｂの前で待機する。なお、対象ロットの待機場所は、温湿度等の雰囲気が制御された保管庫２２内でも、搬送システム２０上でもよい。保管庫２２で待機する場合、搬送システム２０に対象ロットを保管庫２２に搬送する指示が伝達される。
【００２８】
時刻取得部３４は、製造装置１６ａ、１６ｂ、１６ｃ、・・・で処理される各工程の終了時刻及び到着時刻を製造装置１６ａ、１６ｂ、１６ｃ、・・・のそれぞれから取得する。例えば、製造装置１６ａの処理室からロットが取り出された時刻を第１の工程の終了時刻として製造装置１６ａから取得する。また、製造装置１６ｂの収納部にロットが到着した時刻を第２の工程の開始時刻として製造装置１６ｂから取得する。なお、第１の工程が枚葉処理であれば、対象ロットの各基板の処理が終わるごとに終了時間が取得される。また、ロット内での１枚目の基板及び最後の基板の処理間の時間遅れが、半導体装置の特性あるいは歩留まりを劣化させない程度の短い時間であれば、すべての基板の処理の終了時間を取得してもよい。
【００２９】
レシピ指示部３６は、製造装置１６ａ、１６ｂ、１６ｃ、・・・で処理される各工程の処理レシピを製造装置１６ａ、１６ｂ、１６ｃ、・・・に指示する。例えば、製造装置１６ｂから対象ロットの到着時刻が伝達された場合、第２の工程の処理レシピを製造装置１６ｂに指示する。製造装置１６ｂは、指示された処理レシピをレシピデータベース２４から取得する。
【００３０】
算出部３８は、製造装置１６ａ、１６ｂ、１６ｃ、・・・で処理された工程の終了時刻から次に処理される工程の開始時刻までの工程間時間を算出する。ここで、第２の工程が、第１の工程後に実施されるとする。第１の工程の終了時刻から第２の工程の開始時刻までの工程間時間を算出する。算出された工程間時間が予め設定された基準時間を越えていれば、レシピ指示部３６により対応する追加レシピが製造装置１６ｂに指示される。基準時間としては、例えば半導体装置の歩留まりの製造規格を確保することが可能な工程間時間より短い時間が用いられる。製造装置１６ｂは、指示された追加レシピをレシピデータベース２４から取得する。
【００３１】
内部メモリ４０は、管理ユニット１０における処理や演算において、処理中や計算途中のデータを一時的に保存する。
【００３２】
本発明の実施の形態に係る生産システムにより製造された半導体装置の歩留まりの工程間時間依存性が、通常の処理レシピだけを用いて製造された比較例と併せて評価される。例えば、図２に示した工程フローのドライエッチング工程とウェット処理工程間、及びウェット処理工程と成膜工程間の工程間時間を単独に変化させて半導体装置が製造される。
【００３３】
本発明の実施の形態では、工程間時間が基準時間ｔＲを越えると、経時的な物理化学反応により生成した物質、及び物理吸着した物質等を除去するための追加レシピによる処理が追加される。その結果、図５及び図６に示すように、ドライエッチング工程とウェット処理工程間、及びウェット処理工程と成膜工程間の工程間時間が基準時間ｔＲを越える待ち時間等が発生しても、歩留まりの低下が抑制される。一方、比較例では工程間時間と共に歩留まりが低下する。
【００３４】
本発明の実施の形態に係る生産システムによれば、第１の工程及び第１の工程後に実施される第２の工程を例とすれば、第１の工程の終了時刻から第２の工程の開始時刻までの工程間時間中に基板表面で生じる化学反応や吸着による生成物や吸着物を除去することが可能な処理条件の追加レシピが第２の工程に指示される。したがって、特性の劣化や歩留まりの低下を抑制して半導体装置を製造することが可能となる。
【００３５】
本発明の実施の形態に係る半導体装置の製造方法を、図７に示すに示すフローチャートを用いて説明する。例えば、第１の工程、及び第１の工程後に実施される第２の工程において、半導体装置の製造を実施する前に、第１の製造装置で実施される第１の工程、及び第２の製造装置で実施される第２の工程に対して半導体装置の特性及び歩留まりの製造規格を満たす処理条件を記載した処理レシピが作成される。また、第１の工程の終了時刻から第２の工程の開始までの時間と、半導体装置の特性及び歩留まりとの関係により、製造規格を満たす追加処理条件を記載した追加レシピが作成される。処理レシピ及び追加レシピは、レシピデータベース２４に格納される。
【００３６】
（イ）ステップＳ１００で、管理ユニット１０の工程管理部３０により、工程情報データベース２６に格納されている工程フロー及び工程履歴を参照して、ロットに実施される次工程が第１の工程であると判定される。搬送指示部３２の指示に従って搬送システム２０により、ロットが第１の製造装置に搬送される。時刻取得部３４により、第１の製造装置から開始時刻が取得されると、レシピ指示部３６から第１の工程の処理レシピが第１の製造装置に指示される。第１の製造装置により、レシピデータベース２４から第１の工程の処理レシピが取得される。
【００３７】
（ロ）ステップＳ１０１で、第１の工程の処理レシピに従って、第１の製造装置でロットの各基板が処理される。ロットの第１の工程の処理が終了したら、第１の製造装置は終了時刻を管理ユニット１０に伝達する。
【００３８】
（ハ）ステップＳ１０２で、時刻取得部３４により、第１の工程の終了時刻が取得される。終了時刻が取得されると、工程管理部３０は、第１の工程に続く工程を第２の工程であると判定する。
【００３９】
（ニ）ステップＳ１０３で、搬送指示部３２により、装置情報データベース２８に格納されている第２の製造装置の稼動状況が調べられる。第２の製造装置が使用可能であれば、搬送指示部３２の指示に従って搬送システム２０により、ロットが第１の製造装置から第２の製造装置に搬送される。第２の製造装置が、使用不可であれば、使用可能になるまで保管庫２２又は第１の製造装置前で待機する。第２の製造装置の収納部にロットが到着したら、管理ユニット１０に開始時刻が伝達される。
【００４０】
（ホ）ステップＳ１０４で、時刻取得部３４により、第２の製造装置から伝達された開始時刻が取得される。
【００４１】
（ヘ）ステップＳ１０５で、レシピ指示部３６により、第２の工程の処理レシピが第２の製造装置に指示される。第２の製造装置により、レシピデータベース２４から第２の工程の処理レシピが取得される。
【００４２】
（ト）ステップＳ１０６で、算出部により、第１の工程の終了時刻から第２の工程の開始時刻までの工程間時間が算出される。ステップＳ１０７で、算出された工程間時間が基準時間と比較される。
【００４３】
（チ）算出された工程間時間が基準時間より短ければ、ステップＳ１０８で、第２の工程の処理レシピに従って、ロットが第２の製造装置で処理される。
【００４４】
（リ）算出された工程間時間が基準時間以上であれば、ステップＳ１０９で、レシピ指示部３６により、算出された工程間時間に基いて追加レシピが第２の製造装置に指示される。第２の製造装置により、レシピデータベース２４から第２の工程の追加レシピが取得される。
【００４５】
（ヌ）ステップＳ１１０で、第２の工程の追加レシピ及び処理レシピに従って、ロットが処理される。
【００４６】
本発明の実施の形態に係る半導体装置の製造方法によれば、第１の工程の終了時刻から第２の工程の開始時刻までの工程間時間に基いて、第２の工程に対して半導体装置の特性及び歩留まりの製造規格を満たす追加処理条件の追加レシピが指示される。追加処理条件は、工程間時間内において、経時的な物理化学反応により生成された物質や物理吸着した物質を除去できるような処理条件である。したがって、特性の劣化や歩留まりの低下を抑制して半導体装置を製造することが可能となる。
【００４７】
なお、本発明の実施の形態の説明では、レシピデータベース２４に格納された処理レシピ及び追加レシピが取得される。しかし、処理レシピ及び追加レシピをロットに付随するＩＣカード等に格納してもよい。レシピ指示部３６の指示により、対象となる工程の処理を実施する製造装置がＩＣカードから処理レシピ及び追加レシピを読み出せばよい。
【００４８】
（変形例）
本発明の実施の形態の変形例に係る生産システムは、図８に示すように、管理ユニット１０ａを備える。管理ユニット１０ａは、工程管理部３０、設備管理部３１、搬送指示部３２、時刻取得部３４、レシピ指示部３６、算出部３８、及び内部メモリ４０等を備えている。
【００４９】
設備管理部３１は、複数の製造装置１６ａ、１６ｂ、１６ｃ、・・・、保管庫２２等が配置されたクリーンルームや保管庫２２等の環境の温度、湿度、気圧等を管理する。また、クリーンルームに供給される薬液、ガス等の濃度、純度等を管理する。
【００５０】
本発明の実施の形態の変形例に係る生産システムは、管理ユニット１０ａに設備管理部３１を備えている点が実施の形態と異なる。他の構成は実施の形態と同様であるので、重複する記載は省略する。
【００５１】
基板表面での物理化学反応や吸着等の進行速度は、クリーンルームや保管庫２２等の環境の温度、湿度、気圧等の環境条件で異なる。そのため、レシピ作成ユニット１２が、環境の温度、湿度、及び気圧に関しても、半導体装置の特性及び歩留まりの製造規格を満たす処理条件の追加レシピを作成する。レシピ指示部３６は、算出部３８で算出された工程間時間及び設備管理部３１で取得された環境条件に基いて追加レシピを指示する。
【００５２】
本発明の実施の形態の変形例によれば、通常は一定に制御される環境条件が突発的に変動しても、環境条件の変動に対応した追加レシピを用いて工程処理を実施することができる。したがって、特性の劣化や歩留まりの低下を抑制して半導体装置を製造することが可能となる。
【００５３】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５４】
本発明の実施の形態においては、半導体装置の製造方法について例示したが、本発明は、液晶装置、磁気記録媒体、光記録媒体、薄膜磁気ヘッド、超伝導素子等の電子装置の製造方法に適用できることは、上記説明から容易に理解できるであろう。
【００５５】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態に係る生産システムの構成の一例を示す図である。
【図２】本発明の実施の形態の説明に用いる半導体装置の工程フローの一例を示す図である。
【図３】比較例による半導体装置の歩留まりと工程間時間の関係の一例を示す図である。
【図４】比較例による半導体装置の歩留まりと工程間時間の関係の他の例を示す図である。
【図５】本発明の実施の形態に係る生産システムで製造された半導体装置の歩留まりと工程間時間の関係の一例を示す図である。
【図６】本発明の実施の形態に係る生産システムで製造された半導体装置の歩留まりと工程間時間の関係の他の例を示す図である。
【図７】本発明の実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。
【図８】本発明の実施の形態の変形例に係る生産システムの構成の一例を示す図である。
【符号の説明】
【００５７】
１０、１０ａ…管理ユニット
１２…レシピ作成ユニット
１６ａ、１６ｂ、１６ｃ…製造装置
２０…搬送システム
２２…保管庫
２４…レシピデータベース
２６…工程情報データベース
２８…装置情報データベース
３０…工程管理部
３１…設備管理部
３２…搬送指示部
３４…時刻取得部
３６…レシピ指示部
３８…算出部
４０…内部メモリ
５０…通信回線
【図１】
2007266482.tif 000003
【図２】
2007266482.tif 000004
【図３】
2007266482.tif 000005
【図４】
2007266482.tif 000006
【図５】
2007266482.tif 000007
【図６】
2007266482.tif 000008
【図７】
2007266482.tif 000009
【図８】
2007266482.tif 000010