(57)【要約】【課題】本発明は、データドライバの個数を減少できるプラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法を提供する。【解決手段】本発明に係るプラズマディスプレイ装置は、アドレス電極を備えるプラズマディスプレイパネルと、複数個のアドレス電極からなるアドレス電極群ＸＧ１〜ＸＧｐに分け、一つの出力端子を介して時分割で複数のアドレス電極に印加されるアドレスパルスを生成するアドレス電極駆動部３３０と、該アドレス電極駆動部３３０から生成された前記アドレスパルスを前記アドレス電極群ＸＧ１〜ＸＧｐに印加する電極群選択部３４０とを備える。【選択図】図３
2007102227.tif 000002
【特許請求の範囲】
【請求項１】
アドレス電極を備えるプラズマディスプレイパネルと、
複数個のアドレス電極からなるアドレス電極群に分け、一つの出力端子を介して複数のアドレス電極に時分割で印加されるアドレスパルスを生成するアドレス電極駆動部と、
該アドレス電極駆動部から生成された前記アドレスパルスを前記アドレス電極群に印加する電極群選択部と、
を備えるプラズマディスプレイ装置。
【請求項２】
前記複数個のアドレス電極からなる前記アドレス電極群によって映像データを映像データブロックに分け、該映像データブロックを出力するデータ処理装置と、
該データ処理装置から前記映像データブロックを受信して、前記映像データブロックに該当する前記アドレスパルスの印加タイミングを制御するタイミングコントローラと、
を更に備えることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記電極群選択部は、
サブスキャン時間の間に前記アドレスパルスが特定アドレス電極群に印加されるよう、前記特定アドレス電極群を選択し、
前記サブスキャン時間は、前記スキャンパルスが一つのスキャン電極に印加される時間を前記アドレス電極群の個数で割った時間であることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項４】
前記電極群選択部は、
全体のアドレス電極群のうち、前記特定アドレス電極群を選択する群選択スイッチを備え、
該群選択スイッチの数は、ｍ／ｐ個（ｍ：全体アドレス電極の数、ｐ:アドレス電極群の数、ｍ／ｐは自然数）以上であることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記群選択スイッチの各々は、
ｐ個のスイッチ端子を備え、前記スイッチ端子が順次導通して、前記アドレス電極群を順次選択することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記電極群選択部は、ｍ／ｐ個（ｍ／ｐは自然数）以上の前記群選択スイッチを備え、
該群選択スイッチは、ｐ個のスイッチ端子を備え、
ａ番目（ａは１以上、ｍ／ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｐ以下の自然数）のスイッチ端子は、ｂ番目のアドレス電極群を構成するａ番目のアドレス電極に接続されることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項７】
前記アドレス電極群は、２個であることを特徴とする請求項３に記載のプラズマディスプレイ装置。
【請求項８】
前記電極群選択部は、
サブスキャン時間の間に、前記アドレスパルスが前記アドレス電極群内の前記アドレス電極に印加されるよう、前記アドレス電極を選択し、
前記サブスキャン時間は、前記スキャンパルスが印加される時間を前記アドレス電極群内に備えられたアドレス電極の個数で割った時間であることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項９】
前記電極群選択部は、
前記アドレス電極群のうち、前記一つのアドレス電極を選択する群選択スイッチを備え、
該群選択スイッチの数は、前記アドレス電極群の個数以上であることを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記群選択スイッチの各々は、
ｍ／ｐ個（ｍ／ｐは自然数）のスイッチ端子を備え、前記群選択スイッチは、前記スイッチ端子と順次接触して、前記アドレス電極群内の前記アドレス電極を順次選択することを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記電極群選択部は、ｐ個（ｐは自然数）以上の前記群選択スイッチを備え、
該群選択スイッチは、ｍ／ｐ個のスイッチ端子を備え、
ａ番目（ａは１以上、ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｍ／ｐ以下の自然数）のスイッチ端子は、ａ番目のアドレス電極群を構成するｂ番目のアドレス電極に接続されることを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１２】
前記アドレス電極群内の前記アドレス電極の数は、２個であることを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１３】
アドレス電極を備えるプラズマディスプレイパネルと、
複数個のアドレス電極からなるアドレス電極群によって映像データを映像データブロックに分け、前記映像データブロックを出力するデータ処理装置と、
該データ処理装置から前記映像データブロックを受信して、複数個のアドレス電極からなるアドレス電極群に分け、前記一つのアドレス電極群内の前記複数のアドレス電極に印加されるアドレスパルスの印加時点が異なるようにするアドレス電極駆動部と
を備えることを特徴とするプラズマディスプレイ装置。
【請求項１４】
前記データ処理装置は、
ａ）前記映像信号を受信して、前記全体のアドレス電極に印加される前記映像データを前記アドレス電極群によって前記映像データブロックに分けるデータ変換部と、
ｂ）前記データ変換部から前記映像データブロックを受信して格納するメモリ部と、
ｃ）各々のアドレス電極群が順次駆動されるとき、当該映像データブロックを前記メモリから読み込んで出力するデータ出力部と、
を備えることを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１５】
前記データ処理装置は、
ａ）前記映像信号を受信して、前記全体のアドレス電極に印加される前記映像データを前記一つのアドレス電極群内に備えられる２個のアドレス電極によって２個の映像データブロックに分けるデータ変換部と、
ｂ）前記データ変換部から前記２個の映像データブロックを受信して格納するメモリ部と、
ｃ）前記一つのアドレス電極群内に備えられる２個のアドレス電極の各々が順次駆動されるとき、前記２個の映像データブロックを前記メモリから順次読み込んで出力するデータ出力部と、
を備えることを特徴とする請求項１４に記載のプラズマディスプレイ装置。
【請求項１６】
複数のスキャン電極及び複数のアドレス電極からなるアドレス電極群を備えるプラズマディスプレイ装置の駆動方法において、
アドレス区間において、前記スキャン電極にスキャンパルスを印加するステップと、
該スキャンパルスに対応し、前記複数のアドレス電極に前記アドレス電極群によって印加時点の異なるアドレスパルス、または、各アドレス電極群においてアドレス電極によって印加時点の異なるアドレスパルスを印加するステップと、
を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１７】
前記アドレスパルスの幅は、前記スキャンパルスの幅を前記アドレス電極群内に備えられる前記アドレス電極の数で割った幅と実質的に同じであることを特徴とする請求項１６に記載のプラズマディスプレイ装置の駆動方法。
【請求項１８】
前記アドレス電極群内に備えられる前記アドレス電極の数は、２個であることを特徴とする請求項１７に記載のプラズマディスプレイ装置の駆動方法。
【請求項１９】
前記アドレスパルスの幅は、前記スキャンパルスの幅を前記アドレス電極群の数で割った幅と実質的に同じであることを特徴とする請求項１６に記載のプラズマディスプレイ装置の駆動方法。
【請求項２０】
前記アドレス電極群の数は、２個であることを特徴とする請求項１９に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、ディスプレイ装置のうち、プラズマディスプレイ装置は、プラズマディスプレイパネルとプラズマディスプレイパネルを駆動する駆動部とを備える。
【０００３】
一般に、プラズマディスプレイパネルは、前面パネルと後面パネルとの間に形成された隔壁が一つの放電セルをなすものであって、各放電セル内には、ネオン（Ｎｅ）、ヘリウム（Ｈｅ）、またはネオン及びヘリウムの混合気体（Ｎｅ＋Ｈｅ）のような主放電気体と少量のキセノン（Ｘｅ）を含有する不活性ガスが充填されている。
【０００４】
このような放電セルが、複数個が集まって一つのピクセルをなす。例えば、赤色Ｒ（Ｒｅｄ）放電セル、緑色Ｇ（Ｇｒｅｅｎ）放電セル、青色Ｂ（Ｂｌｕｅ）放電セルが集まって一つのピクセルをなすものである。
【０００５】
そして、このようなプラズマディスプレイパネルは、高周波電圧によって放電されるとき、不活性ガスは、真空紫外線（Ｖａｃｕｕｍ Ｕｌｔｒａｖｉｏｌｅｔ ｒａｙｓ）を発生し、隔壁間に形成された蛍光体を発光させて画像が実現される。このようなプラズマディスプレイパネルは、薄く、且つ、軽い構成が可能なので、次世代の表示装置として脚光を浴びている。
【０００６】
図１は、一般なプラズマディスプレイ装置の駆動パルス波形を示したものである。
【０００７】
同図に示すように、プラズマディスプレイ装置は、全体のセルを初期化させるリセット期間、放電するセルを選択するアドレス期間、選択されたセルの放電を維持させるサステイン期間、及び放電されたセル内の壁電荷を消去する消去期間に分けられて駆動される。
【０００８】
リセット期間において、セットアップ期間には、全体のスキャン電極に立ち上がりランプＲａｍｐ−ｕｐパルスが同時に印加される。この立ち上がりランプＲａｍｐ−ｕｐパルスにより全画面の放電セル内には弱い暗放電が生じる。このセットアップ放電によりアドレス電極とサステイン電極との上には正極性の壁電荷が積層されるようになり、スキャン電極上には、負極性の壁電荷が積層されるようになる。
【０００９】
立ち上がりランプパルスが供給された後、セットダウン期間には、立ち下がりランプＲａｍｐ−ｄｏｗｎパルスが印加される。立ち下がりランプＲａｍｐ−ｄｏｗｎパルスの波形は、立ち上がりランプパルスのピーク電圧より低い正極性電圧から低下し始めてグラウンド（ＧＮＤ）レベル電圧以下の特定電圧レベルまで低下する。
【００１０】
立ち下がりランプＲａｍｐ−ｄｏｗｎパルスがセル内に微弱な消去放電を生じることにより、スキャン電極に過渡に形成された壁電荷を十分に消去させることになる。このセットダウン放電によりアドレス放電が安定して生じ得る程度の壁電荷がセル内に均一に残留する。
【００１１】
アドレス期間には、負極性スキャンパルスがスキャン電極に順次印加されると共に、スキャンパルスに同期してアドレス電極に正極性のアドレスパルスが印加される。このスキャンパルスとアドレスパルスとの電圧差とリセット期間に生成された壁電圧とが加えられながら、アドレスパルスが印加される放電セル内にはアドレス放電が生じる。
【００１２】
アドレス放電によって選択されたセル内には、サステイン電圧（Ｖｓ）が印加されるとき、放電が生じるようにする程度の壁電荷が形成される。サステイン電極には、セットダウン期間とアドレス期間とにおいて、スキャン電極との電圧差を減少させてスキャン電極との誤放電が生じないように正極性バイアス電圧（Ｖｚｂ）が供給される。
【００１３】
サステイン期間には、スキャン電極とサステイン電極とに交互にサステインパルス（Ｓｕｓ）が印加される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスとが加えられながら、サステインパルスが印加される度にスキャン電極とサステイン電極との間にサステイン放電、すなわち、表示放電が生じるようになる。
【００１４】
サステイン放電が完了した後、消去期間では、パルス幅と電圧レベルとが小さい消去ランプＲａｍｐ−ｅｒｓ波形の電圧がサステイン電極に供給されて、全画面のセル内に残留する壁電荷を消去させることになる。
【００１５】
図２は、一般なプラズマディスプレイ装置の構成図である。
【００１６】
同図に示された一般なプラズマディスプレイ装置は、図１のアドレス期間及びサステイン期間にスキャン電極、サステイン電極、及びアドレス電極に当該パルスを印加するためのものである。
【００１７】
リセット期間以後のアドレス期間が始まると、１番目のスキャンドライバ２１０−１の第２のスイッチング素子２１３−１がターンオンされ、第１のスキャン用スイッチング素子２２０がターンオンされる。これと同時に、選択されなかったチャンネルに該当するスキャンドライバ２１０−２ないし２１０−ｎの第１のスイッチング素子２１１−２ないし２１１−ｎと第２のスキャン用スイッチング素子２２５とがターンオンされる。
【００１８】
このようなスイッチの動作により１番目のスキャン電極Ｙ１に負極性電圧のスキャンパルス−Ｖｙが印加される。
【００１９】
また、第１のデータドライバＤＤ１ないし第ｓのドライバＤＤｓが１番目のスキャン電極Ｙ１に印加されるスキャンパルス−Ｖｙに同期して、アドレスパルスを全体のアドレス電極Ｘ１〜Ｘｍに同時に印加する。
【００２０】
すなわち、各データドライバに備えられたアドレスパルス印加部ＡＰＰの第１のデータスイッチング素子Ｓ１または第２のデータスイッチング素子Ｓ２の動作によってアドレスパルスが印加される。これにより、アドレス電極Ｘ１ないしＸｍにデータ電圧＋Ｖｄまたは０Ｖが印加されて、１番目のスキャン電極Ｙ１上に位置するセルのうち、ターンオンされるセルが選択される。
【００２１】
このような過程が全体のスキャン電極において順次行われ、最後のスキャンドライバ２１０−ｎの第２のスイッチング素子２１３−ｎがターンオンされ、第１のスキャン用スイッチング素子２２０がターンオンされる。
【００２２】
これと同時に、選択されなかったチャンネルに該当するスキャンドライバ２１０−１ないし２１０−（ｎ−１）の第１のスイッチング素子２１１−１ないし２１１−（ｎ−１）と第２のスキャン用スイッチング素子２２５とがターンオンされる。このようなスイッチの動作により最後のスキャン電極Ｙｎに負極性電圧のスキャンパルス−Ｖｙが印加される。
【００２３】
また、第１のデータドライバＤＤ１ないし第ｓのドライバＤＤｓが最後のスキャン電極Ｙｎに印加されるスキャンパルス−Ｖｙに同期してアドレスパルスを印加する。すなわち、各データドライバＤＤ１、ＤＤ２、・・・、ＤＤｓに備えられたアドレスパルス印加部ＡＰＰの第１のデータスイッチング素子Ｓ１または第２のデータスイッチング素子Ｓ２の動作によってアドレスパルスが印加される。これにより、アドレス電極Ｘ１〜Ｘｍにデータ電圧＋Ｖｄまたは０Ｖが印加されて、最後のスキャン電極Ｙｎ上に位置するセルのうち、ターンオンされるセルが選択される。
【００２４】
このとき、バイアス用スイッチ２７０は、アドレス期間においてターンオンされ、正極性のバイアス電圧Ｖｚｂをサステイン電極Ｚ１〜Ｚｎに印加する。
【００２５】
アドレス期間以後に第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ及び第２のグラウンド用スイッチング素子２６０がターンオンされる。
【００２６】
これにより、第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１ないし２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ及び第２のグラウンド用スイッチング素子２６０によってループｌｏｏｐが形成されて、第１のサステイン電圧＋Ｖｓｙがスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎに印加される。
【００２７】
次に、第２のサステイン用スイッチング素子２５０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ及び第１のグラウンド用スイッチング素子２３０がターンオンする。
【００２８】
これにより、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ及び第１のグラウンド用スイッチング素子２３０によりループが形成されて、第２のサステイン電圧＋Ｖｓｚが各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに印加される。
【００２９】
このような第１のサステイン電圧＋Ｖｓｙ及び第２のサステイン電圧＋Ｖｓｚがそれぞれスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎとサステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに交互に印加されることにより、アドレス期間に選択されたセルにおいてサステイン放電が生じる。
【００３０】
一方、アドレス期間に、アドレス電極の全体Ｘ１〜Ｘｍにアドレスパルスが同時に印加されるためには、多数のデータドライバが使用されなければならない。例えば、１９２０×１０８０の解像度を支援するＨＤ（High Definition）級プラズマディスプレイ装置は、３２４０個（＝１０８０×３（Ｒ、Ｇ、Ｂ））のアドレス電極を備える。
【００３１】
データドライバの一つが最大６０チャンネルを支援し、全てのチャンネルが用いられると仮定しても、必要とするデータドライバの個数は、５４個（＝３２４０÷６０）である。このように多数のデータドライバが使用されるので、データドライバは、プラズマディスプレイ装置の製造原価を上昇させる大きな原因となっている。
【発明の開示】
【発明が解決しようとする課題】
【００３２】
本発明は、上記の従来の問題を解決するためになされたものであって、その目的は、データドライバの個数を減少できるプラズマディスプレイ装置及びプラズマディスプレイ装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００３３】
本発明の一実施形態に係るプラズマディスプレイ装置は、アドレス電極を備えるプラズマディスプレイパネルと、複数個のアドレス電極からなるアドレス電極群に分け、一つの出力端子を介して前記複数のアドレス電極に印加されるアドレスパルスを生成するアドレス電極駆動部と、該アドレス電極駆動部から生成された前記アドレスパルスを前記アドレス電極群に印加する電極群選択部とを備える。
【００３４】
前記複数個のアドレス電極からなる前記アドレス電極群によって映像データを映像データブロックに分け、該映像データブロックを出力するデータ処理装置と、該データ処理装置から前記映像データブロックを受信して、前記映像データブロックに該当する前記アドレスパルスの印加タイミングを制御するタイミングコントローラとを更に備える。
【００３５】
前記電極群選択部は、サブスキャン時間において、前記アドレスパルスが特定アドレス電極群に印加されるよう、前記特定アドレス電極群を選択し、前記サブスキャン時間が、前記スキャンパルスが一つのスキャン電極に印加される時間を前記アドレス電極群の個数で割った時間であることが好ましい。
【００３６】
前記電極群選択部は、全体のアドレス電極群のうち、前記特定アドレス電極群を選択する群選択スイッチを備え、該群選択スイッチの数が、ｍ／ｐ個（ｍ／ｐは自然数）以上であることが好ましい。
【００３７】
前記群選択スイッチの各々は、ｐ個のスイッチ端子を備え、前記スイッチ端子と順次接触して、前記アドレス電極群を順次選択することが好ましい。
【００３８】
前記電極群選択部は、ｍ／ｐ個（ｍ／ｐは自然数）以上の前記群選択スイッチを備え、該群選択スイッチが、ｐ個のスイッチ端子を備え、ａ番目（ａは１以上、ｍ／ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｐ以下の自然数）のスイッチ端子が、ｂ番目のアドレス電極群を構成するａ番目のアドレス電極に接続されることが好ましい。
【００３９】
前記アドレス電極群は、２個であることが好ましい。
【００４０】
前記電極群選択部は、サブスキャン時間において、前記アドレスパルスが前記アドレス電極群内の前記アドレス電極に印加されるよう、前記アドレス電極を選択し、前記サブスキャン時間が、前記スキャンパルスが印加される時間を前記アドレス電極群内に備えられたアドレス電極の個数で割った時間であることが好ましい。
【００４１】
前記電極群選択部は、前記アドレス電極群のうち、前記一つのアドレス電極を選択する群選択スイッチを備え、該群選択スイッチの数が、前記アドレス電極群の個数以上であることが好ましい。
【００４２】
前記群選択スイッチの各々は、ｍ／ｐ個（ｍ／ｐは自然数）のスイッチ端子を備え、前記群選択スイッチが、前記スイッチ端子と順次接触して、前記アドレス電極群内の前記アドレス電極を順次選択することが好ましい。
【００４３】
前記電極群選択部は、ｐ個（ｐは自然数）以上の前記群選択スイッチを備え、該群選択スイッチが、ｍ／ｐ個のスイッチ端子を備え、ａ番目（ａは１以上、ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｍ／ｐ以下の自然数）のスイッチ端子が、ａ番目のアドレス電極群を構成するｂ番目のアドレス電極に接続されることが好ましい。
【００４４】
前記アドレス電極群内の前記アドレス電極の数は、２個であることが好ましい。
【００４５】
本発明の他の一実施形態に係るプラズマディスプレイ装置は、アドレス電極を備えるプラズマディスプレイパネルと、複数個のアドレス電極からなるアドレス電極群によって映像データを映像データブロックに分け、前記映像データブロックを出力するデータ処理装置と、該データ処理装置から前記映像データブロックを受信して、複数個のアドレス電極からなるアドレス電極群に分け、前記一つのアドレス電極群内の前記複数のアドレス電極に印加されるアドレスパルスの印加時点が異なるようにするアドレス電極駆動部とを備える。
【００４６】
前記データ処理装置は、ａ）前記映像信号を受信して、前記全体のアドレス電極に印加される前記映像データを前記アドレス電極群によって前記映像データブロックに分けるデータ変換部と、ｂ）前記データ変換部から前記映像データブロックを受信して格納するメモリ部と、ｃ）各々のアドレス電極群が順次駆動されるとき、当該映像データブロックを前記メモリから読み込んで出力するデータ出力部とを備える。
【００４７】
前記データ処理装置は、ａ）前記映像信号を受信して、前記全体のアドレス電極に印加される前記映像データを前記一つのアドレス電極群内に備えられる２個のアドレス電極によって２個の映像データブロックに分けるデータ変換部と、ｂ）前記データ変換部から前記２個の映像データブロックを受信して格納するメモリ部と、ｃ）前記一つのアドレス電極群内に備えられる２個のアドレス電極の各々が順次駆動されるとき、前記２個の映像データブロックを前記メモリから順次読み込んで出力するデータ出力部とを備える。
【００４８】
本発明の更に他の一実施形態に係るプラズマディスプレイ装置の駆動方法は、複数のスキャン電極及び複数のアドレス電極からなるアドレス電極群を備えるプラズマディスプレイ装置の駆動方法において、アドレス区間において、前記スキャン電極にスキャンパルスを印加するステップと、該スキャンパルスに対応し、前記複数のアドレス電極に前記アドレス電極群によって印加時点の異なる前記アドレスパルスを印加するステップとを含む。
【００４９】
前記アドレスパルスの幅は、前記スキャンパルスの幅を前記アドレス電極群内に備えられる前記アドレス電極の数で割った幅と実質的に同じであることが好ましい。
【００５０】
前記アドレス電極群内に備えられる前記アドレス電極の数は、２個であることが好ましい。
【００５１】
前記アドレスパルスの幅は、前記スキャンパルスの幅を前記アドレス電極群の数で割った幅と実質的に同じであることが好ましい。
【００５２】
前記アドレス電極群の数は、２個であることが好ましい。
【発明の効果】
【００５３】
本発明は、アドレス期間を分割してデータドライバの一つのチャンネルが複数個のアドレス電極に割り当てられることにより、データドライバの個数を減少でき、これにより、製造原価を低減できるという効果がある。
【発明を実施するための最良の形態】
【００５４】
以下、本発明の実施形態を添付された図面を参照して詳細に説明する。
【００５５】
（第１実施形態）
図３は、本発明の一実施形態に係るプラズマディスプレイ装置のブロック図である。
【００５６】
同図に示すように、本発明の一実施形態に係るプラズマディスプレイ装置は、データ処理装置３００、タイミングコントローラ３１０、スキャン電極駆動部３２０、アドレス電極駆動部３３０、電極群選択部３４０、及びサステイン電極駆動部３５０を備える。
（データ処理装置）
【００５７】
データ処理装置３００は、映像信号を受信して、全体のアドレス電極に印加される映像データを複数個のアドレス電極からなるアドレス電極群によって映像データブロックに分け、各々のアドレス電極群の駆動のために当該映像データブロックを出力する。
【００５８】
図４は、本発明の一実施形態に係るデータ処理装置３００のブロック構成図である。
【００５９】
同図に示すように、データ処理装置３００は、データ変換部３０１、メモリ部３０３、及びデータ出力部３０５を備える。
【００６０】
データ変換部３０１は、映像信号を受信して、全体のアドレス電極に印加される映像データを複数個のアドレス電極からなるアドレス電極群によって映像データブロックに分ける。
【００６１】
メモリ部３０３は、データ変換部３０１から映像データブロックを受信して格納する。データ出力部３０５は、各々のアドレス電極群の駆動のために、当該映像データブロックをメモリ部３０３から読み込んで出力する。
【００６２】
このとき、アドレス電極群は、２個であることが好ましい。アドレス電極群が２個である場合、データ変換部３０１は、映像信号を受信して、全体のアドレス電極に印加される映像データを２個のアドレス電極群によって２個の映像データブロックに分ける。
【００６３】
メモリ部３０３は、データ変換部３０１から２個の映像データブロックを受信して格納する。データ出力部３０５は、２個のアドレス電極群のそれぞれが順次駆動されるとき、２個の映像データブロックをメモリ部３０３から順次読み込んで出力する。
（タイミングコントローラ）
【００６４】
タイミングコントローラ３１０は、データ処理装置３００から入力された映像データブロックによってアドレスパルスの印加タイミングを制御し、スキャン電極とサステイン電極とを駆動させる駆動パルスの印加タイミングを制御する。
(スキャン電極駆動部)
【００６５】
スキャン電極駆動部３２０は、タイミングコントローラ３１０の制御に応じて各セル内の電荷を一定にするリセットパルス、サステイン放電を生じるセルを選択するスキャンパルス、及び選択されたセルの放電を維持するサステインパルスをスキャン電極の各々（Ｙ１〜Ｙｎ）に印加する。
（アドレス電極駆動部）
【００６６】
アドレス電極駆動部３３０は、一つ以上のデータドライバ（図示せず）を備え、タイミングコントローラ３１０の制御に応じて駆動されるアドレス電極群を構成するアドレス電極に印加されるアドレスパルスを生成する。このとき、データドライバは、複数個のアドレスパルス印加部ＡＰＰを備え、一つのアドレスパルス印加部ＡＰＰが一つのチャンネルＣＨを担当する。
（電極群選択部）
【００６７】
電極群選択部３４０は、タイミングコントローラ３１０の制御に応じて特定アドレス電極群を選択し、データドライバ（図示せず）から生成されたアドレスパルスが特定アドレス電極群を構成するアドレス電極に印加されるようにする。ここでは、先ず、アドレス電極群ＸＧ１の全アドレス電極が選択され、次に、アドレス電極群ＸＧ２の全アドレス電極が選択され、・・・、アドレス電極群ＸＧｐの全アドレス電極が選択される。
【００６８】
このとき、電極群選択部３４０は、サブスキャン時間において、アドレスパルスが特定アドレス電極群に印加されるよう、特定アドレス電極群を選択する。サブスキャン時間は、スキャンパルスが一つのスキャン電極に印加される時間（ｗ）をアドレス電極群の全体個数（ｐ）で割った時間（ｗ／ｐ）を意味する。
(サステイン電極駆動部)
【００６９】
サステイン電極駆動部３５０は、タイミングコントローラ３１０の制御に応じてスキャン電極駆動部３２０が印加するサステインパルスと交番されるサステインパルスをサステイン電極Ｚ１〜Ｚｎに印加する。
【００７０】
このような本発明の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部３３０に備えられたデータドライバがｐ個のアドレス電極群ＸＧ１、ＸＧ２、・・・、ＸＧｐにアドレスパルスを印加することにより、データドライバの個数を最小化することができる。つまり、１スキャン電極Ｙをスキャンする１スキャンパルスの時間（ｗ）をアドレス電極群の数（ｐ）のサブスキャン時間（ｗ／ｐ）に時分割し、１スキャンパルスにおいて、サブスキャン時間（ｗ／ｐ）ごとに１つのアドレス電極群にデータパルスを印加する処理をアドレス電極群数（ｐ）だけ繰り返す。各サブスキャン時間には、１つのアドレス電極群に含まれる全アドレス電極にデータパルスを印加する。このため、１時分割区間（サブスキャン時間）には、１アドレス電極群のアドレス電極の数だけに同時にデータパルスを印加すれば良いので、データドライバの数を減少させることができる。各アドレス電極群のアドレス電極数を同数とすると、従来の（１／電極群数ｐ）になる。
たとえば、３２４０個（＝１０８０×３（Ｒ、Ｇ、Ｂ））のアドレス電極を備える場合、従来では、データドライバの一つが最大６０チャンネルを支援し、全てのチャンネルが用いられると仮定すると、必要とするデータドライバの個数は、５４個（＝３２４０÷６０）である。これに対して、本実施形態により３２４０個のアドレス電極を２つの電極群（１６２０個ずつ）に分割し、１スキャンパルスを２つのサブスキャン時間に分割すると、１サブスキャン時間にスキャンするアドレス電極数は１６２０個で良いので、データドライバの数は、１６２０／６０＝２７個で良い。
各アドレス電極群のアドレス電極数が異なる場合、アドレス電極群に含まれるアドレス電極の最大値ｑｍａｘ、全アドレス電極数をｍとすると、データドライバの数は、従来の（ｑｍａｘ／ｍ）になる。なお、各アドレス電極群のアドレス電極数が同一の場合には、ｑｍａｘ＝ｑ＝ｍ／ｐとなり、ｑｍａｘ／ｍ＝ｑ／ｍ＝１／ｐ（上記と同様）となる。
【００７１】
このとき、本発明の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部３３０に備えられたデータドライバが２個のアドレス電極群にアドレス電極群ごとに順次アドレスパルスを印加することが一番好ましい。
【００７２】
また、各アドレス電極群に備えられたアドレス電極の個数は、同じであり得る。なお、全体のアドレス群のうち、少なくとも一つのアドレス群が備えるアドレス電極の個数は、残りのアドレス群が備えるアドレス電極の個数と相違し得る。
【００７３】
図５は、本発明の一実施形態に係るプラズマディスプレイ装置の詳細構成図である。本発明の一実施形態に係るプラズマディスプレイ装置のスキャン電極駆動部３２０及びサステイン電極駆動部３５０の構成は、先の図２において説明した一般のプラズマディスプレイ装置の構成と同じであるため、その詳細な説明は省略する。
【００７４】
同図に示すように、電極群選択部３４０は、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐのうち、いずれか一つを選択するために、ｑ個の群選択スイッチＧＳＳ１〜ＧＳＳｑを備える。１アドレス電極群に含まれる電極数が群によって異なる場合には、電極群選択部３４０は、１アドレス電極群に含まれるアドレス電極の数の最大値と同数の群選択スイッチＧＳＳ１〜ＧＳＳｑを少なくとも備える。
【００７５】
また、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは、アドレスパルス印加部ＡＰＰから生成されたアドレスパルスを各アドレス電極群ＸＧ１、ＸＧ２、・・・、ＸＧｐに印加するために、アドレス電極群の数ｐ個のスイッチ端子Ｔ１〜Ｔｐを備える。また、各群選択スイッチのスイッチ端子の数は、アドレス電極群の数ｐ以上であっても良い。
【００７６】
各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは、スイッチ端子Ｔ１、Ｔ２、Ｔ３、・・・、Ｔｐを順次導通してアドレス電極群を順次選択する。
具体的には、
（１）第１番目のサブスキャン時間には、群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑのスイッチ端子Ｔ１が選択されて、アドレス電極群ＸＧ１の１〜ｑ番目のアドレス電極Ｘ１〜Ｘｑをそれぞれ選択し、
（２）第２番目のサブスキャン時間には、群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑのスイッチ端子Ｔ２が選択されて、アドレス電極群ＸＧ２の１〜ｑ番目のアドレス電極Ｘ１〜Ｘｑをそれぞれ選択し、
・・・
（ｐ）第ｐ番目のサブスキャン時間には、群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑのスイッチ端子Ｔｐが選択されて、アドレス電極群ＸＧｐの１〜ｑ番目のアドレス電極Ｘ１〜Ｘｑをそれぞれ選択する。
【００７７】
すなわち、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑが第１のスイッチ端子Ｔ１と接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスは第１のアドレス電極群ＸＧ１を構成するアドレス電極に印加される。
【００７８】
次いで、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑが第２のスイッチ端子Ｔ２と接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスは第２のアドレス電極群ＸＧ２を構成するアドレス電極に印加される。
【００７９】
このような過程が引き続き行われ、最後に、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑが第ｐのスイッチ端子Ｔｐと接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスは第ｐのアドレス電極群ＸＧｐを構成するアドレス電極に印加される。
【００８０】
このとき、ｑ値（ｑは自然数）は、全体のアドレス電極の個数（ｍ）をアドレス電極群の個数であるｐで割った値以上でなければならない。
【００８１】
例えば、全体１００個（＝ｍ）のアドレス電極が４個（＝ｐ）のアドレス電極群に分けられる場合、一つのアドレス群は、２５個（＝１００／４＝ｍ／ｐ＝ｑ）のアドレス電極からなる。
【００８２】
これにより、２５個のアドレス電極の各々にアドレスパルスを印加するためには、２５個（＝ｍ／ｐ＝ｑ）以上の群選択スイッチが必要となる。
【００８３】
このとき、ａ番目（ａは１以上、ｍ／ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｐ以下の自然数）のスイッチ端子は、ｂ番目のアドレス電極群を構成するａ番目のアドレス電極に接続される。つまり、ｂ番目（ｂは自然数）のサブスキャン時間において、ａ番目の群選択スイッチＧＳＳａのｂ番目のスイッチ端子Ｔｂは、ｂ番目の電極群ＸＧｂのａ番目のアドレス電極Ｘａに接続される。
【００８４】
例えば、１（＝ａ）番目の群選択スイッチＧＳＳ１の２（＝ｂ）番目のスイッチ端子は、２（＝ｂ）番目のアドレス電極群を構成する１（＝ａ）番目のアドレス電極に接続される。
【００８５】
このような電極群選択部３４０は、一つのスキャン電極がスキャンされるとき、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々を順次選択し、選択された特定アドレス電極群にアドレスパルスを印加する。
【００８６】
すなわち、タイミングコントローラ３１０は、一つのスキャン電極に印加されるスキャンパルスの幅ｗをｐ等分して、一つの等分時間（ｗ／ｐ）において、電極群選択部３４０が一つのアドレス電極群にアドレスパルスを印加するようタイミングを制御する。
【００８７】
次に、本発明のプラズマディスプレイ装置の駆動方法を説明する。
【００８８】
図６は、本発明の一実施形態に係るプラズマディスプレイ装置の駆動方法の順序図である。
【００８９】
同図に示すように、本発明のプラズマディスプレイ装置の駆動方法は、大別して四つのステップからなる。
【００９０】
１番目のステップは、映像信号を受信して、全体のアドレス電極に印加される映像データがアドレス電極群によって映像データブロックに分けられ、アドレス電極群に該当する映像データブロックが出力されるステップである（Ｓ６１０）。
【００９１】
２番目のステップは、スキャン電極にスキャンパルスが印加されるステップである（Ｓ６２０）。
【００９２】
３番目のステップは、スキャン電極にスキャンパルスが印加される間、アドレス電極群に該当する映像データブロックによってアドレスパルスが形成されるステップである（Ｓ６３０）。
【００９３】
４番目のステップは、形成されたアドレスパルスが映像データブロックに該当するアドレス電極群に印加されるステップである（Ｓ６４０）。
【００９４】
すなわち、一つのスキャン電極にスキャンパルスが印加される時間は、各アドレス電極群に当該アドレスパルスを印加するためのサブスキャン時間に分割される。
【００９５】
このとき、アドレスパルスの印加は、アドレス電極群の各々に順次行われる。例えば、全体のアドレス電極が２個のアドレス電極群に分けられる場合、一つのスキャン電極にスキャンパルスが印加される時間は、２個のサブスキャン時間に分けられる。
【００９６】
１番目のサブスキャン時間において、１番目のアドレス電極群に該当するアドレスパルスが印加され、次いで、２番目のサブスキャン時間において、２番目のアドレス電極群に該当するアドレスパルスが印加される。
【００９７】
このとき、映像データブロックが出力されるステップ（Ｓ６１０）は、複数個のアドレス電極からなるアドレス電極群によって映像データを映像データブロックに分けるステップ、映像データブロックを受信して格納するステップ、及びアドレス電極群に該当する格納された当該映像データブロックを読み込んで出力するステップからなる。
【００９８】
本発明の一実施形態に係るプラズマディスプレイ装置の駆動方法を、図５と図７とを参照して更に詳細に説明する。
【００９９】
図７は、本発明の一実施形態に係るプラズマディスプレイ装置の駆動パルス波形図である。
【０１００】
データ処理装置３００は、映像信号を受信して、全体のアドレス電極に印加される映像データをアドレス電極群によって映像データブロックに分けて格納する。
【０１０１】
リセット期間以後のアドレス期間が始まると、タイミングコントローラ３２０の制御に応じて１番目のスキャンドライバ２１０−１の第２のスイッチング素子２１３−１がターンオンされ、第１のスキャン用スイッチング素子２２０がターンオンされる。
【０１０２】
これと同時に、タイミングコントローラ３２０の制御に応じて選択されなかったチャンネルに該当するスキャンドライバ２１０−２ないし２１０−ｎの第１のスイッチング素子２１１−２ないし２１１−ｎと第２のスキャン用スイッチング素子２２５とがターンオンされる。
【０１０３】
このようなスイッチの動作により１番目のスキャン電極Ｙ１に一定パルス幅ｗを有した負極性電圧のスキャンパルス−Ｖｙが印加される。
【０１０４】
データ処理装置から当該映像データブロックを受信したタイミングコントローラ３１０は、各スキャン電極に印加されるスキャンパルスの幅ｗをｐ等分したサブスキャン時間ｗ／ｐ毎に電極群選択部３４０の各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑが順番に第１のスイッチ端子Ｔ１から第ｐのスイッチ端子Ｔｐへと導通するようにして、当該映像データブロックによるアドレスパルスが各アドレス電極群ＸＧ１〜ＸＧｐに印加されるようにする。
【０１０５】
本実施形態では、ｂ番目（ｂはｍ／ｐ＝ｑ以下の自然数）のサブスキャン時間において、ｂ番目の群選択スイッチＧＳＳａのａ番目のスイッチ端子Ｔａが、ａ番目の電極群ＸＧａのｂ番目のアドレス電極に接続される。
すなわち、タイミングコントローラ３１０の制御に応じて１番目の等分時間において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは第１のスイッチ端子Ｔ１と接触する。つまり、図５に示すように、１番目のサブスキャン時間には、ＧＳＳ１のＴ１はＸＧ１の１番目のアドレス電極Ｘ１、ＧＳＳ２のＴ１はＸＧ１の２番目のアドレス電極Ｘ２、・・・、ＧＳＳｑのＴ１はＸＧ１のｑ番目のアドレス電極Ｘｑにそれぞれ接続される。
【０１０６】
これにより、タイミングコントローラ３１０の制御に応じて発生した第１のアドレス電極群ＸＧ１に該当するアドレスパルスが全体のアドレスパルス印加部ＡＰＰから第１のアドレス電極群ＸＧ１に印加される。
【０１０７】
アドレスパルス印加部ＡＰＰは、第１のデータスイッチング素子Ｓ１がターンオンすると、＋Ｖｄのアドレスパルスを生成し、第２のデータスイッチング素子Ｓ２がターンオンすると、グラウンドレベルのアドレスパルスを生成する。
【０１０８】
次に、タイミングコントローラ３１０の制御に応じて２番目のサブスキャン時間（ｗ／ｐ）において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは第２のスイッチ端子Ｔ２が導通する。つまり、図５に示すように、２番目のサブスキャン時間には、ＧＳＳ１のＴ２はＸＧ２の１番目のアドレス電極Ｘ１、ＧＳＳ２のＴ２はＸＧ２の２番目のアドレス電極Ｘ２、・・・、ＧＳＳｑのＴ２はＸＧ２のｑ番目のアドレス電極Ｘｑにそれぞれ接続される。
【０１０９】
これにより、タイミングコントローラ３１０の制御に応じて発生した第２のアドレス電極群ＸＧ２に該当するアドレスパルスが全体のアドレスパルス印加部ＡＰＰから第２のアドレス電極ＸＧ２に印加される。
【０１１０】
このような過程が引き続き行われ、ｐ番目のサブスキャン時間（ｗ／ｐ）において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは第ｐのスイッチ端子Ｔｐと接触する。つまり、図５に示すように、ｐ番目のサブスキャン時間には、ＧＳＳ１のＴｐはＸＧｐの１番目のアドレス電極Ｘ１、ＧＳＳ２のＴｐはＸＧｐの２番目のアドレス電極Ｘ２、・・・、ＧＳＳｑのＴｐはＸＧｐのｑ番目のアドレス電極Ｘｑにそれぞれ接続される。
【０１１１】
これにより、タイミングコントローラ３１０の制御に応じて発生した第ｐのアドレス電極群ＸＧｐに該当するアドレスパルスが全体のアドレスパルス印加部ＡＰＰから第ｐのアドレス電極群ＸＧｐに印加される。この結果、第１のスキャン電極Ｙ１上に存在するセルに対するアドレッシングが終了する。
【０１１２】
このようなプラズマディスプレイ装置の動作は、残りのスキャン電極Ｙ２〜Ｙｎにスキャンパルスが印加されるときにも同様に実行される。
【０１１３】
したがって、本発明の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部３３０のチャンネルを介して、サブスキャン時間ごとにｐ個のアドレス電極群ＸＧ１〜ＸＧｐの１アドレス電極群ずつに順番に当該アドレスパルスを印加するので、少数のチャンネル（従来の１／ｐ）を用いて全体のアドレス電極Ｘ１〜Ｘｍにアドレスパルスを印加することができる。
【０１１４】
すなわち、図２に示された一般のプラズマディスプレイ装置の場合、一つのチャンネルが一つのアドレス電極に割り当てられているが、本発明の一実施形態に係るプラズマディスプレイ装置の場合、一つのチャンネルがｐ個のアドレス電極に割り当てられるので、従来のプラズマディスプレイ装置に比べて少ない個数（従来の１／ｐ）のチャンネルを介して全体のアドレス電極Ｘ１〜Ｘｍにアドレスパルスを印加することができる。
【０１１５】
したがって、所定個数のチャンネルを支援するデータドライバの個数を減少できるので、プラズマディスプレイ装置の製造原価を低減することができる。
【０１１６】
本発明の一実施形態に係るプラズマディスプレイ装置の動作によって全体のセルに対するアドレッシングが完了すると、第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ、及び第２のグラウンド用スイッチング素子２６０がターンオンする。
【０１１７】
これにより、第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１ないし２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ、及び第２のグラウンド用スイッチング素子２６０によりループが形成されて、第１のサステイン電圧＋Ｖｓｙがスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎに印加される。
【０１１８】
次に、第２のサステイン用スイッチング素子２５０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ、及び第１のグラウンド用スイッチング素子２３０がターンオンする。
【０１１９】
これにより、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ、及び第１のグラウンド用スイッチング素子２３０によりループが形成されて、第２のサステイン電圧＋Ｖｓｚが各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに印加される。
【０１２０】
このような第１のサステイン電圧＋Ｖｓｙ及び第２のサステイン電圧＋Ｖｓｚがそれぞれスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎとサステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに交互に印加されることにより、アドレス期間に選択されたセルにおいてサステイン放電が生じる。
【０１２１】
（第２実施形態）
図８は、本発明の他の一実施形態に係るプラズマディスプレイ装置のブロック図である。
【０１２２】
同図に示すように、本発明の他の一実施形態に係るプラズマディスプレイ装置は、データ処理装置８００、タイミングコントローラ８１０、スキャン電極駆動部８２０、アドレス電極駆動部８３０、電極群選択部８４０、及びサステイン電極駆動部８５０を備える。
（データ処理装置）
【０１２３】
データ処理装置８００は、映像信号を受信して、全体のアドレス電極に印加される映像データをアドレス電極群内に備えられたアドレス電極の数にしたがって映像データブロックに分け、各々のアドレス電極群の駆動のために当該映像データブロックを出力する。
【０１２４】
図９は、本発明の他の一実施形態に係るデータ処理装置８００のブロック構成図である。
【０１２５】
同図に示すように、データ処理装置８００は、データ変換部８０１、メモリ部８０３、及びデータ出力部８０５を備える。
【０１２６】
データ変換部８０１は、映像信号を受信して、全体のアドレス電極に印加される映像データをアドレス電極群内に備えられたアドレス電極の数にしたがって映像データブロックに分ける。
【０１２７】
メモリ部８０３は、データ変換部８０１から映像データブロックを受信して格納する。
【０１２８】
データ出力部８０５は、各々のアドレス電極群の駆動のために、当該映像データブロックをメモリ部８０３から読み込んで出力する。
【０１２９】
このとき、アドレス電極群内に備えられたアドレス電極の数は、２個であることが好ましい。アドレス電極群内に備えられたアドレス電極の数が２個である場合、データ変換部８０１は、映像信号を受信して、全体のアドレス電極に印加される映像データを２個のアドレス電極群内に備えられたアドレス電極の数にしたがって２個の映像データブロックに分ける。
【０１３０】
メモリ部８０３は、データ変換部８０１から２個の映像データブロックを受信して格納する。
【０１３１】
データ出力部８０５は、アドレス電極群内に備えられたアドレス電極のそれぞれが順次駆動されるとき、２個の映像データブロックをメモリ部８０３から順次読み込んで出力する。
（タイミングコントローラ）
【０１３２】
タイミングコントローラ８１０は、データ処理装置８００から入力された映像データブロックによってアドレスパルスの印加タイミングを制御し、スキャン電極とサステイン電極とを駆動させる駆動パルスの印加タイミングを制御する。
(スキャン電極駆動部)
【０１３３】
スキャン電極駆動部８２０は、タイミングコントローラ８１０の制御に応じて各セル内の電荷を一定にするリセットパルス、サステイン放電を生じるセルを選択するスキャンパルス、及び選択されたセルの放電を維持するサステインパルスをスキャン電極の各々（Ｙ１〜Ｙｎ）に印加する。
（アドレス電極駆動部）
【０１３４】
アドレス電極駆動部８３０は、一つ以上のデータドライバ（図示せず）を備え、タイミングコントローラ８１０の制御に応じて駆動されるアドレス電極群を構成するアドレス電極に印加されるアドレスパルスを生成する。
【０１３５】
このとき、データドライバは、複数個のアドレスパルス印加部ＡＰＰを備え、一つのアドレスパルス印加部ＡＰＰが一つのチャンネルＣＨを担当する。
（電極群選択部）
【０１３６】
電極群選択部８４０は、タイミングコントローラ８１０の制御に応じて特定アドレス電極群内の特定アドレス電極を選択し、データドライバ（図示せず）から生成されたアドレスパルスが特定アドレス電極群を構成するアドレス電極に印加されるようにする。
【０１３７】
このとき、電極群選択部８４０は、サブスキャン時間において、アドレスパルスが特定アドレス電極群のうち、特定アドレス電極に印加されるよう、特定アドレス電極を選択する。サブスキャン時間は、スキャンパルスが一つのスキャン電極に印加される時間を一つのアドレス電極群内に備えられたアドレス電極の数で割った時間を意味する。
(サステイン電極駆動部)
【０１３８】
サステイン電極駆動部８５０は、タイミングコントローラ８１０の制御に応じてスキャン電極駆動部８２０が印加するサステインパルスと交番されるサステインパルスをサステイン電極Ｚ１〜Ｚｎに印加する。
【０１３９】
このような本発明の他の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部８３０に備えられたデータドライバがｐ個のアドレス電極群ＸＧ１、ＸＧ２、・・・、ＸＧｐにアドレスパルスを印加することにより、データドライバの個数を最小化することができる。
【０１４０】
このとき、本発明の他の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部８３０に備えられたデータドライバが２個のアドレス電極群を備えるアドレス電極群に順次アドレスパルスを印加することが一番好ましい。
【０１４１】
図１０は、本発明の他の一実施形態に係るプラズマディスプレイ装置の詳細構成図である。本発明の他の一実施形態に係るプラズマディスプレイ装置のスキャン電極駆動部８２０及びサステイン電極駆動部８５０の構成は、先の図２において説明した一般のプラズマディスプレイ装置の構成と同じであるため、その詳細な説明は省略する。
【０１４２】
同図に示すように、電極群選択部８４０は、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、いずれか一つを選択するために、ｐ個の群選択スイッチＧＳＳ１〜ＧＳＳｐを備える。
【０１４３】
また、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐは、アドレスパルス印加部ＡＰＰから生成されたアドレスパルスを各アドレス電極群ＸＧ１、ＸＧ２、・・・、ＸＧｐに印加するために、ｑ個のスイッチ端子Ｔ１〜Ｔｑを備える。
【０１４４】
各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐは、各々のスイッチ端子Ｔ１、Ｔ２、Ｔ３、・・・、Ｔｑと順次接触してアドレス電極群内のアドレス電極を順次選択する。
【０１４５】
すなわち、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐが第１のスイッチ端子Ｔ１と接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスはｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、１番目のアドレス電極に印加される。
【０１４６】
次いで、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐが第２のスイッチ端子Ｔ２と接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスはｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、２番目のアドレス電極に印加される。
【０１４７】
このような過程が引き続き行われ、最後に、各々の群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐが第ｑのスイッチ端子Ｔｑと接触すると、各々のアドレスパルス印加部ＡＰＰから生成されたアドレスパルスはｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、ｑ番目のアドレス電極に印加される。
【０１４８】
このとき、ｑ値（ｑは自然数）は、全体のアドレス電極の個数（ｍ）をアドレス電極群の個数であるｐで割った値以上でなければならない。
【０１４９】
例えば、全体１００個（＝ｍ）のアドレス電極が５０個（＝ｐ）のアドレス電極群に分けられる場合、一つのアドレス群は、２個（＝１００／５０＝ｍ／ｐ＝ｑ）のアドレス電極からなる。
【０１５０】
これにより、２個のアドレス電極の各々にアドレスパルスを印加するためには、５０個（＝ｍ／ｐ＝ｑ）以上のスイッチ端子を持つ群選択スイッチが必要となる。また、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐにアドレスパルスを印加するためには、ｐ個の群選択スイッチＧＳＳ１〜ＧＳＳｐが必要である。なお、群選択スイッチの数はアドレス電極群の数以上であっても良い。
【０１５１】
このとき、ａ番目（ａは１以上、ｐ以下の自然数）の群選択スイッチのｂ番目（ｂは１以上、ｍ／ｐ以下の自然数）のスイッチ端子は、ａ番目のアドレス電極群を構成するｂ番目のアドレス電極に接続される。
【０１５２】
例えば、１（＝ａ）番目の群選択スイッチＧＳＳ１の２（＝ｂ）番目のスイッチ端子は、１（＝ａ）番目のアドレス電極群を構成する２（＝ｂ）番目のアドレス電極に接続される。
【０１５３】
このような電極群選択部８４０は、一つのスキャン電極がスキャンされるとき、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極を順次選択し、アドレス電極群内の選択された特定アドレス電極群にアドレスパルスを印加する。
【０１５４】
すなわち、タイミングコントローラ８１０は、一つのスキャン電極に印加されるスキャンパルスの幅ｗをｑ等分して、一つの等分時間（ｗ／ｑ）において、電極群選択部８４０がアドレス電極群内の一つのアドレス電極にアドレスパルスを印加するようタイミングを制御する。
【０１５５】
次に、本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動方法を説明する。
【０１５６】
図１１は、本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動方法の順序図である。
【０１５７】
同図に示すように、本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動方法は、大別して四つのステップからなる。
【０１５８】
１番目のステップは、映像信号を受信して、全体のアドレス電極に印加される映像データがアドレス電極群内に備えられたアドレス電極の数にしたがって映像データブロックに分けられ、映像データブロックが出力されるステップである（Ｓ１１１０）。
【０１５９】
２番目のステップは、スキャン電極にスキャンパルスが印加されるステップである（Ｓ１１２０）。
【０１６０】
３番目のステップは、スキャン電極にスキャンパルスが印加される間、映像データブロックによってアドレスパルスが形成されるステップである（Ｓ１１３０）。
【０１６１】
４番目のステップは、形成されたアドレスパルスが映像データブロックに該当するアドレス電極群内に備えられたアドレス電極に印加されるステップである（Ｓ１１４０）。
【０１６２】
すなわち、一つのスキャン電極にスキャンパルスが印加される時間は、各アドレス電極群内に備えられたアドレス電極の個数であるサブスキャン時間に分割される。
【０１６３】
このとき、アドレスパルスの印加は、各アドレス電極群内のアドレス電極の各々に順次行われる。例えば、アドレス電極群内に備えられたアドレス電極の数が２個である場合、一つのスキャン電極にスキャンパルスが印加される時間は、２個のサブスキャン時間に分けられる。
【０１６４】
１番目のサブスキャン時間において、各アドレス電極群内の１番目のアドレス電極群にアドレスパルスが印加され、次いで、２番目のサブスキャン時間において、各アドレス電極群内の２番目のアドレス電極にアドレスパルスが印加される。
【０１６５】
このとき、映像データブロックが出力されるステップ（Ｓ１１１０）は、アドレス電極群内に備えられたアドレス電極の数にしたがって映像データを映像データブロックに分けるステップ、映像データブロックを受信して格納するステップ、及びアドレス電極群に該当する格納された当該映像データブロックを読み込んで出力するステップからなる。
【０１６６】
本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動方法を、図１０と図１２とを参照して更に詳細に説明する。
【０１６７】
図１２は、本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動パルス波形図である。
【０１６８】
データ処理装置８００は、映像信号を受信して、全体のアドレス電極に印加される映像データをアドレス電極群内に備えられたアドレス電極の数にしたがって映像データブロックに分けて格納する。
【０１６９】
リセット期間以後のアドレス期間が始まると、タイミングコントローラ８２０の制御に応じて１番目のスキャンドライバ２１０−１の第２のスイッチング素子２１３−１がターンオンされ、第１のスキャン用スイッチング素子２２０がターンオンされる。
【０１７０】
これと同時に、タイミングコントローラ３２０の制御に応じて選択されなかったチャンネルに該当するスキャンドライバ２１０−２ないし２１０−ｎの第１のスイッチング素子２１１−２ないし２１１−ｎと第２のスキャン用スイッチング素子２２５とがターンオンされる。
【０１７１】
このようなスイッチの動作により１番目のスキャン電極Ｙ１に一定パルス幅ｗを有した負極性電圧のスキャンパルス−Ｖｙが印加される。
【０１７２】
データ処理装置から当該映像データブロックを受信したタイミングコントローラ８１０は、各スキャン電極に印加されるスキャンパルスの幅ｗをｑ等分したサブスキャン時間ｗ／ｑ毎に、電極群選択部８４０の各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐが順番に第１のスイッチ端子Ｔ１から第ｑのスイッチ端子Ｔｑへと接触するようにして、当該映像データブロックによるアドレスパルスが各アドレス電極群ＸＧ１〜ＸＧｐに印加されるようにする。
【０１７３】
すなわち、タイミングコントローラ８１０の制御に応じて、１番目の等分時間において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｑは第１のスイッチ端子Ｔ１と接触する。
【０１７４】
これにより、タイミングコントローラ８１０の制御に応じて発生したｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、１番目のアドレス 電極に該当するアドレスパルスが、全体のアドレスパルス印加部ＡＰＰから、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、１番目のアドレス電極に印加される。
【０１７５】
アドレスパルス印加部ＡＰＰは、第１のデータスイッチング素子Ｓ１がターンオンすると、＋Ｖｄのアドレスパルスを生成し、第２のデータスイッチング素子Ｓ２がターンオンすると、グラウンドレベルのアドレスパルスを生成する。
【０１７６】
次に、タイミングコントローラ８１０の制御に応じて２番目のサブスキャン時間（ｗ／ｑ）において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐは第２のスイッチ端子Ｔ２と接触する。
【０１７７】
これにより、タイミングコントローラ８１０の制御に応じて発生したｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、２番目のアドレス 電極に該当するアドレスパルスが、全体のアドレスパルス印加部ＡＰＰから、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、２番目のアドレス電極に印加される。
【０１７８】
このような過程が引き続き行われ、ｑ番目のサブスキャン時間（ｗ／ｑ）において、各群選択スイッチＧＳＳ１、ＧＳＳ２、ＧＳＳ３、・・・、ＧＳＳｐは第ｑのスイッチ端子Ｔｑと接触する。
【０１７９】
これにより、タイミングコントローラ８１０の制御に応じて発生したｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、ｑ番目のアドレス 電極に該当するアドレスパルスが、全体のアドレスパルス印加部ＡＰＰから、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐの各々に備えられたアドレス電極のうち、ｑ番目のアドレス電極に印加される。これにより、第１のスキャン電極Ｙ１上に存在するセルに対するアドレッシングが終了する。
【０１８０】
このようなプラズマディスプレイ装置の動作は、残りのスキャン電極Ｙ２〜Ｙｎにスキャンパルスが印加されるときにも同様に行われる。
【０１８１】
したがって、本発明の他の一実施形態に係るプラズマディスプレイ装置は、アドレス電極駆動部８３０のチャンネルを介して、ｐ個のアドレス電極群ＸＧ１〜ＸＧｐに含まれる１〜ｑ番目のアドレス電極に順番に当該アドレスパルスを印加するので、少数のチャンネル（従来のｐ／ｍ）を用いて全体のアドレス電極Ｘ１〜Ｘｍにアドレスパルスを印加することができる。
【０１８２】
すなわち、図２に示された一般のプラズマディスプレイ装置の場合、一つのチャンネルが一つのアドレス電極に割り当てられているが、本発明の一実施形態に係るプラズマディスプレイ装置の場合、一つのチャンネルがｑ個のアドレス電極に割り当てられるので、従来のプラズマディスプレイ装置に比べて少ない個数のチャンネルを介して全体のアドレス電極Ｘ１〜Ｘｍにアドレスパルスを印加することができる。
【０１８３】
したがって、所定個数のチャンネルを支援するデータドライバの個数を減少できるので、プラズマディスプレイ装置の製造原価を低減することができる。
【０１８４】
本発明の他の一実施形態に係るプラズマディスプレイ装置の動作によって全体のセルに対するアドレッシングが完了すると、第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ、及び第２のグラウンド用スイッチング素子２６０がターンオンする。
【０１８５】
これにより、第１のサステイン用スイッチング素子２４０、スキャンドライバ２１０−１ないし２１０−ｎの第２のスイッチング素子２１３−１、２１３−２、２１３−３、・・・、２１３−ｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ、及び第２のグラウンド用スイッチング素子２６０によりループが形成されて、第１のサステイン電圧＋Ｖｓｙがスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎに印加される。
【０１８６】
次に、第２のサステイン用スイッチング素子２５０、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ、及び第１のグラウンド用スイッチング素子２３０がターンオンする。
【０１８７】
これにより、各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎ、各スキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎ、スキャンドライバ２１０−１、２１０−２、２１０−３、・・・、２１０−ｎの第１のスイッチング素子２１１−１、２１１−２、２１１−３、・・・、２１１−ｎ、及び第１のグラウンド用スイッチング素子２３０によりループが形成されて、第２のサステイン電圧＋Ｖｓｚが各サステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに印加される。
【０１８８】
このような第１のサステイン電圧＋Ｖｓｙ及び第２のサステイン電圧＋Ｖｓｚがそれぞれスキャン電極Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｎとサステイン電極Ｚ１、Ｚ２、Ｚ３、・・・、Ｚｎに交互に印加されることにより、アドレス期間に選択されたセルにおいてサステイン放電が生じる。
【０１８９】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【０１９０】
【図１】一般のプラズマディスプレイ装置の駆動パルス波形を示した図である。
【図２】一般のプラズマディスプレイ装置の構成図である。
【図３】本発明の一実施形態に係るプラズマディスプレイ装置のブロック図である。
【図４】本発明の一実施形態に係るデータ処理装置のブロック構成図である。
【図５】本発明の一実施形態に係るプラズマディスプレイ装置の詳細構成図である。
【図６】本発明の一実施形態に係るプラズマディスプレイ装置の駆動方法の順序図である。
【図７】本発明の一実施形態に係るプラズマディスプレイ装置の駆動パルス波形図である。
【図８】本発明の他の一実施形態に係るプラズマディスプレイ装置のブロック図である。
【図９】本発明の他の一実施形態に係るデータ処理装置のブロック構成図である。
【図１０】本発明の他の一実施形態に係るプラズマディスプレイ装置の詳細構成図である。
【図１１】本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動方法の順序図である。
【図１２】本発明の他の一実施形態に係るプラズマディスプレイ装置の駆動パルス波形図である。
【図１】
2007102227.tif 000003
【図２】
2007102227.tif 000004
【図３】
2007102227.tif 000005
【図４】
2007102227.tif 000006
【図５】
2007102227.tif 000007
【図６】
2007102227.tif 000008
【図７】
2007102227.tif 000009
【図８】
2007102227.tif 000010
【図９】
2007102227.tif 000011
【図１０】
2007102227.tif 000012
【図１１】
2007102227.tif 000013
【図１２】
2007102227.tif 000014