(57)【要約】【課題】製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整する。【解決手段】例えば積層セラミックコンデンサのような電子部品の内部電極１，２に少なくとも１本のスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃを設ける。詳細には、電子部品全体の容量を増加させる場合に、スリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの幅を内部電極１，２の厚さｄ１，ｄ２のほぼ２倍より小さくする。電子部品全体の容量を減少させる場合に、スリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの幅を内部電極１，２の厚さｄ１，ｄ２のほぼ２倍より大きくする。【選択図】図１
2007067185.tif 000002
【特許請求の範囲】
【請求項１】
内部電極を具備する電子部品において、少なくとも１本のスリットを前記内部電極に設けたことを特徴とする電子部品。
【請求項２】
スリットの幅を前記内部電極の厚さのほぼ２倍より小さくしたことを特徴とする請求項１に記載の電子部品。
【請求項３】
スリットの幅を前記内部電極の厚さのほぼ２分の１にしたことを特徴とする請求項２に記載の電子部品。
【請求項４】
１個の内部電極に５本以上のスリットを形成したことを特徴とする請求項２又は３に記載の電子部品。
【請求項５】
半数以上の内部電極にスリットを形成したことを特徴とする請求項２〜４のいずれか一項に記載の電子部品。
【請求項６】
全部の内部電極にスリットを形成したことを特徴とする請求項５に記載の電子部品。
【請求項７】
スリットの幅を前記内部電極の厚さのほぼ２倍より大きくしたことを特徴とする請求項１に記載の電子部品。
【請求項８】
前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項１〜７のいずれか一項に記載の電子部品。
【請求項９】
ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも１本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項１〜８のいずれか一項に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極を具備する電子部品およびその製造方法に関し、特には、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法に関する。
【０００２】
詳細には、本発明は、例えばセラミックコンデンサ、インダクタ、チョークコイル、バリスタ、サーミスタ等のような電子部品およびその製造方法に関し、特には、電子部品全体の容量を大きくすることができ、電子部品全体の容量を高精度に調整することができる電子部品およびその製造方法に関する。
【背景技術】
【０００３】
従来から、積層される層の数、内部電極の面積、隣接する内部電極の間の距離などを調整することによって、積層セラミックコンデンサ全体の容量が変化することが知られている。一方で、製品化される積層セラミックコンデンサには、品質上の制約などが存在するため、内部電極の面積あるいは隣接する内部電極の間の距離を調整することによって積層セラミックコンデンサ全体の容量を変更するのは、あまり好ましくないと言える。
【０００４】
従って、従来においては、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更せざるを得なかった。ところが、積層される層の数を増減することによって積層セラミックコンデンサ全体の容量を変更する場合には、変更可能な積層セラミックコンデンサの容量の最小単位が、積層される層の１層分に相当する比較的大きい容量になってしまう。そのため、積層される層の数を増減することによっては、積層セラミックコンデンサ全体の容量を微調整して変更することができなかった。
【０００５】
この課題を解決するために、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサでは、ベタ電極の他に、格子状のグリッド電極が設けられている。つまり、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサでは、ベタ電極が形成された誘電体層を積層する代わりに、格子状のグリッド電極が形成された誘電体層を積層することにより、積層セラミックコンデンサ全体の容量が、微調整して減少せしめられている。
【０００６】
【特許文献１】特開２００４−２１４２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサでは、積層セラミックコンデンサ全体の容量を微調整して変更することができるものの、ベタ電極の他に、格子状のグリッド電極を形成しなければならない。つまり、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサを製造する場合には、ベタ電極を形成するための工程の他に、格子状のグリッド電極を形成するための工程を設けなければならない。その結果、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサでは、格子状のグリッド電極を形成しなければならない分だけ製造コストが嵩んでしまう。
【０００８】
詳細には、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極を形成しようとすると、格子状のグリッド電極を形成するための工程およびその準備をするための工程が増加してしまう。また、断線のおそれが比較的高い格子状のグリッド電極を検査するための工程が増加してしまう。つまり、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように断線のおそれが比較的高い格子状のグリッド電極を形成すると、格子状のグリッド電極の断線に伴って品質・歩留まりが悪化し、生産性が低下するおそれが生じてしまう。
【課題を解決するための手段】
【０００９】
本発明者等は上述した課題を解決するために鋭意研究を行った結果、製造コストの上昇を抑えつつ電子部品全体の容量を微調整するには、電子部品の内部電極にスリットを設けることが非常に有効であることを知見した。
【００１０】
詳細には、内部電極に設けられたスリットの幅Δが、内部電極の厚さｄの約２倍より小さくなるか、あるいは、大きくなるかによって、電子部品の物理的特性が変化する、つまり、電子部品全体の容量が増減することを知見した。
【００１１】
具体的には、内部電極に設けられたスリットの幅Δが内部電極の厚さｄの約２倍より小さい場合には、内部電極にスリットが設けられない場合、つまり、内部電極がベタ電極である場合よりも電子部品全体の容量が大きくなることを知見した。この理由としては、幅の狭いスリットを内部電極に形成することにより、内部電極全体の表面積が増加するためであると考えられる。
【００１２】
一方、内部電極に設けられたスリットの幅Δが内部電極の厚さｄの約２倍より大きい場合には、内部電極にスリットが設けられない場合よりも電子部品全体の容量が小さくなり、スリットの幅Δを大きくするに従って、電子部品全体の容量が小さくなることを知見した。この理由としては、幅の広いスリットを内部電極に形成することにより、内部電極全体の表面積が減少するためであると考えられる。
【００１３】
つまり、内部電極がベタ電極である場合より電子部品全体の容量を大きくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さｄの約２倍より小さくすればよく、内部電極がベタ電極である場合より電子部品全体の容量を小さくする場合には、内部電極に設けられるスリットの幅Δを内部電極の厚さｄの約２倍より大きくすればよいことを知見した。
【００１４】
換言すれば、本発明は、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる電子部品およびその製造方法を提供することを目的とする。
【００１５】
請求項１に記載の発明によれば、内部電極を具備する電子部品において、少なくとも１本のスリットを前記内部電極に設けたことを特徴とする電子部品が提供される。
【００１６】
請求項２に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ２倍より小さくしたことを特徴とする請求項１に記載の電子部品が提供される。
【００１７】
請求項３に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ２分の１にしたことを特徴とする請求項２に記載の電子部品が提供される。
【００１８】
請求項４に記載の発明によれば、１個の内部電極に５本以上のスリットを形成したことを特徴とする請求項２又は３に記載の電子部品が提供される。
【００１９】
請求項５に記載の発明によれば、半数以上の内部電極にスリットを形成したことを特徴とする請求項２〜４のいずれか一項に記載の電子部品が提供される。
【００２０】
請求項６に記載の発明によれば、全部の内部電極にスリットを形成したことを特徴とする請求項５に記載の電子部品が提供される。
【００２１】
請求項７に記載の発明によれば、スリットの幅を前記内部電極の厚さのほぼ２倍より大きくしたことを特徴とする請求項１に記載の電子部品が提供される。
【００２２】
請求項８に記載の発明によれば、前記内部電極が積層セラミックコンデンサの内部電極であることを特徴とする請求項１〜７のいずれか一項に記載の電子部品が提供される。
【００２３】
請求項９に記載の発明によれば、ベタ電極を形成し、次いで、前記ベタ電極上に少なくとも１本のスリットを形成することにより、前記内部電極を形成することを特徴とする請求項１〜８のいずれか一項に記載の電子部品の製造方法が提供される。
【発明の効果】
【００２４】
請求項１に記載の電子部品では、少なくとも１本のスリットが内部電極に設けられている。そのため、製造コストの上昇を抑えつつ、電子部品全体の容量を容易に調整することができる。
【００２５】
詳細には、請求項１に記載の電子部品によれば、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えることができ、また、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【００２６】
つまり、請求項１に記載の電子部品によれば、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサを製造する場合のように工数が増加したり、作業性が悪化したりするのを回避することができる。また、請求項１に記載の電子部品によれば、内部電極にスリットを形成するという簡単な方法によって、電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる。
【００２７】
請求項２〜５に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ２倍より小さくされている。好ましくは、スリットの幅が内部電極の厚さのほぼ２分の１にされている。更に好ましくは、１個の内部電極に５本以上のスリットが形成されている。また、好ましくは、半数以上の内部電極にスリットが形成されている。つまり、請求項２〜５に記載の電子部品では、内部電極の厚さのほぼ２倍より小さい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を増加させることができる。
【００２８】
請求項６に記載の電子部品では、全部の内部電極にスリットが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、電子部品全体の容量を増加させることができる。
【００２９】
請求項７に記載の電子部品では、スリットの幅が内部電極の厚さのほぼ２倍より大きくされている。つまり、請求項７に記載の電子部品では、内部電極の厚さのほぼ２倍より大きい幅のスリットを内部電極に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、電子部品全体の容量を減少させることができる。
【００３０】
請求項８に記載の電子部品では、少なくとも１本のスリットが積層セラミックコンデンサの内部電極に設けられている。そのため、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【００３１】
詳細には、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも、積層セラミックコンデンサ全体の容量を調整するのに要するコストの上昇を抑えることができ、また、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成されるのに伴って、電極の品質上の信頼性が低下してしまうおそれを回避することができる。
【００３２】
請求項９に記載の電子部品の製造方法では、ベタ電極を形成し、次いで、そのベタ電極上に少なくとも１本のスリットを形成することにより、内部電極が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅の狭いスリットを高精度に形成することができる。
【００３３】
電子部品全体の容量を増加させることができ、電子部品全体の容量を高精度に調整することができる請求項１〜９に記載された本発明は、特に積層セラミックコンデンサに適用されるのに適している。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の電子部品の第１の実施形態について説明する。図１は第１の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図、図２は第１の実施形態の電子部品としての積層セラミックコンデンサを図１の前側から見た断面図、図３は第１の実施形態の電子部品としての積層セラミックコンデンサを図１の右側から見た断面図である。
【００３５】
図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサは、内部電極１にスリット１ａ，１ｂ，１ｃが形成され、内部電極２にスリット２ａ，２ｂ，２ｃが形成される点を除き、例えば特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサの製造方法のような公知の製造方法と同様の製造方法によって製造される。
【００３６】
図４は従来の積層セラミックコンデンサを概略的に示した斜視図、図５は従来の積層セラミックコンデンサを図４の前側から見た断面図、図６は従来の積層セラミックコンデンサを図４の右側から見た断面図である。
【００３７】
図４〜図６に示す従来の積層セラミックコンデンサが製造される場合には、内部電極１’，２’の材料として例えば銅が用いられ、内部電極１’，２’を内装する例えばグリーンシートのような誘電体層７の材料として、例えばチタン酸バリウムが用いられる。同様に、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサが製造される場合にも、内部電極１，２の材料として例えば銅が用いられ、内部電極１，２を内装する例えばグリーンシートのような誘電体層７の材料として、例えばチタン酸バリウムが用いられる。詳細には、内部電極１，２を内装する誘電体層７の材料として、例えばεｒ＝８０，ＢａＯ−ＴｉＯ２−（Ｓｍ２Ｏ３−Ｌａ２Ｏ３−Ｎｄ２Ｏ３）−Ｂｉ２Ｏ３系のものが用いられる。
【００３８】
図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサには、外部電極（図示せず）を形成することも可能である。好ましくは、例えばＡｇ，Ａｇ／Ｐｄ，Ｃｕ，Ｎｉ等の導電性金属を主成分とし、ガラスフリット、樹脂バインダおよび溶剤で調製した導電性ペースト、銀メッキ液等を使用して、外部電極（図示せず）が形成される。
【００３９】
図４〜図６に示す従来の積層セラミックコンデンサが製造される場合、内部電極１’，２’は、例えばＰｄペーストをスクリーン印刷することにより、誘電体層７をほぼ覆うようにベタ電極として形成される。一方、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサが製造される場合、内部電極１，２は、まず最初に、図４〜図６に示す従来の積層セラミックコンデンサの場合と同様に、例えばＰｄペーストをスクリーン印刷することにより、誘電体層７をほぼ覆うようにベタ電極が形成される。次いで、例えばＹＡＧレーザ等の赤外波長より短い発振波長を有するレーザ加工機により、１μｍオーダの幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃを有するスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃがベタ電極に形成され、縞状の内部電極１，２が完成する。
【００４０】
詳細には、第１の実施形態の電子部品としての積層セラミックコンデンサでは、図１および図２に示すように、幅Δ１ａを有するスリット１ａと、幅Δ１ｂを有するスリット１ｂと、幅Δ１ｂを有するスリット１ｂとが、厚さｄ１の内部電極１に形成されている。スリット１ａ，１ｂ，１ｃが内部電極１に形成されると、内部電極１の表面積は、スリット１ａ，１ｂ，１ｃが形成される前に比べ、（２×Δ１ａ×Ｌ１）＋（２×Δ１ｂ×Ｌ１）＋（２×Δ１ｃ×Ｌ１）＋（２×Δ１ａ×ｄ１）＋（２×Δ１ｂ×ｄ１）＋（２×Δ１ｃ×ｄ１）だけ減少し、（６×ｄ１×Ｌ１）だけ増加する。
【００４１】
つまり、スリット１ａ，１ｂ，１ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃが比較的大きく、内部電極１の厚さｄ１が比較的小さい場合には、スリット１ａ，１ｂ，１ｃが内部電極１に形成されるのに伴って、内部電極１の表面積が減少する。一方、スリット１ａ，１ｂ，１ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃが比較的小さく、内部電極１の厚さｄ１が比較的大きい場合には、スリット１ａ，１ｂ，１ｃが内部電極１に形成されるのに伴って、内部電極１の表面積が増加する。
【００４２】
図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、図４〜図６に示す従来の積層セラミックコンデンサよりも内部電極１の表面積を増加させるために、幅Δ１ａ，Δ１ｂ，Δ１ｃが比較的小さいスリット１ａ，１ｂ，１ｃが、内部電極１に形成されている。詳細には、スリット１ａ，１ｂ，１ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃが、内部電極１の厚さｄ１のほぼ２倍より小さく設定されている。
【００４３】
同様に、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、図４〜図６に示す従来の積層セラミックコンデンサよりも内部電極２の表面積を増加させるために、幅Δ２ａ，Δ２ｂ，Δ２ｃが比較的小さいスリット２ａ，２ｂ，２ｃが、内部電極２に形成されている。詳細には、スリット２ａ，２ｂ，２ｃの幅Δ２ａ，Δ２ｂ，Δ２ｃが、内部電極２の厚さｄ２のほぼ２倍より小さく設定されている。
【００４４】
その結果、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、図４〜図６に示す従来の積層セラミックコンデンサよりも、積層セラミックコンデンサ全体の容量が増加せしめられている。
【００４５】
図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を増加させることが要求される場合には、例えばスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃ以外にもスリットを形成すること、スリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃを減少させることなどが行われる。
【００４６】
一方、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサよりも積層セラミックコンデンサ全体の容量を減少させることが要求される場合には、例えばスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃを増加させることなどが行われる。
【００４７】
また、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサ全体の容量を微調整する場合には、例えばスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの数を増減させること、スリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃを増減させることなどが行われる。
【００４８】
上述したように、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、３本のスリット１ａ，１ｂ，１ｃが内部電極１に設けられ、３本のスリット２ａ，２ｂ，２ｃが内部電極２に設けられている。そのため、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサのように格子状のグリッド電極が形成される場合よりも製造コストの上昇を抑えつつ、積層セラミックコンデンサ全体の容量を容易に調整することができる。
【００４９】
また、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃの幅Δ１ａ，Δ１ｂ，Δ１ｃが内部電極１の厚さｄ１のほぼ２倍より小さくされ、スリット２ａ，２ｂ，２ｃの幅Δ２ａ，Δ２ｂ，Δ２ｃが内部電極２の厚さｄ２のほぼ２倍より小さくされている。そのため、内部電極１，２の厚さｄ１、ｄ２のほぼ２倍より小さい幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃのスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃを内部電極１，２に形成するという極めて簡単な手法により、スリットが内部電極に形成されていない場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【００５０】
更に、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、全部の内部電極１，２にスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃが形成されている。そのため、半数の内部電極にスリットが形成されている場合よりも、積層セラミックコンデンサ全体の容量を増加させることができる。
【００５１】
また、図１〜図３に示す第１の実施形態の電子部品としての積層セラミックコンデンサでは、まず最初に、ベタ電極を形成し、次いで、そのベタ電極上に３本のスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃを形成することにより、内部電極１，２が形成される。そのため、例えばスリットの幅に相当する間隔をあけて複数の電極が印刷される場合よりも、幅Δ１ａ，Δ１ｂ，Δ１ｃ，Δ２ａ，Δ２ｂ，Δ２ｃの狭いスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃを高精度に形成することができる。
【００５２】
以下、本発明の電子部品の第２の実施形態について説明する。図７は第２の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図２と同様の断面図である。第２の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第１の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第２の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第１の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【００５３】
図１〜図３に示した第１の実施形態の電子部品としての積層セラミックコンデンサでは、２層の内部電極１，２が設けられているが、第２の実施形態の電子部品としての積層セラミックコンデンサでは、図７に示すように、６層の内部電極１，２，３，４，５，６が設けられている。
【００５４】
また、図１〜図３に示した第１の実施形態の電子部品としての積層セラミックコンデンサでは、すべての内部電極１，２にスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃが設けられているが、第２の実施形態の電子部品としての積層セラミックコンデンサでは、図７に示すように、６層の内部電極１，２，３，４，５，６のうちの半数の内部電極１，３，５にスリット１ａ，１ｂ，１ｃ，３ａ，３ｂ，３ｃ，５ａ，５ｂ，５ｃが設けられており、半数の内部電極２，４，６はベタ電極として形成されている。
【００５５】
以下、本発明の電子部品の第３の実施形態について説明する。図８は第３の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図２と同様の断面図である。第３の実施形態の電子部品としての積層セラミックコンデンサは、後述する点を除き、上述した第１の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様に構成されている。従って、第３の実施形態の電子部品としての積層セラミックコンデンサによれば、上述した第１の実施形態の電子部品としての積層セラミックコンデンサとほぼ同様の効果を奏することができる。
【００５６】
図１〜図３に示した第１の実施形態の電子部品としての積層セラミックコンデンサでは、２層の内部電極１，２が設けられているが、第３の実施形態の電子部品としての積層セラミックコンデンサでは、図８に示すように、６層の内部電極１，２，３，４，５，６が設けられている。
【００５７】
また、第３の実施形態の電子部品としての積層セラミックコンデンサでは、図８に示すように、すべての内部電極１，２，３，４，５，６にスリット１ａ，１ｂ，１ｃ，２ａ，２ｂ，２ｃ，３ａ，３ｂ，３ｃ，４ａ，４ｂ，４ｃ，５ａ，５ｂ，５ｃ，６ａ，６ｂ，６ｃが設けられている。
【００５８】
第１から第３の実施形態の電子部品としての積層セラミックコンデンサでは、上述したようにレーザ加工機を用いてベタ電極にスリットを形成することによってスリット１ａ，１ｂ，１ｃ付きの内部電極１が形成されているが、内部電極の厚さが比較的厚く、内部電極のスリットの幅が比較的広い第４の実施形態の電子部品としての積層セラミックコンデンサでは、印刷機を用いて複数の縞状の内部電極を印刷することによって、スリット付きの内部電極を形成することも可能である。
【００５９】
第５の実施形態の電子部品としての積層セラミックコンデンサでは、内部電極の層の数を変更したり、内部電極のスリットの幅を変更したりすることにより、積層セラミックコンデンサ全体の容量を任意の容量に変更することができる。
【００６０】
第１から第５の実施形態の電子部品としての積層セラミックコンデンサでは、図４〜図６に示したような従来の積層セラミックコンデンサのベタ電極としての内部電極１’，２’を形成するための工程、および、図４〜図６に示したような従来の積層セラミックコンデンサの積層工程をそのまま流用することができる。そのため、特開２００４−２１４２５７号公報に記載された積層セラミックコンデンサの場合のように格子状のグリッド電極を形成するための工程を新たに追加する必要がない。つまり、第１から第５の実施形態の電子部品としての積層セラミックコンデンサによれば、例えば格子状のグリッド電極のような新たな内部電極を形成するための印刷パターンを追加する必要なく、積層セラミックコンデンサ全体の容量を高精度に調整することができる。
【実施例】
【００６１】
【表１】
2007067185.tif 000003
【００６２】
表１は、比較例１、実施例１、実施例２、実施例３、実施例４および実施例５を比較して示した表である。
【００６３】
〔比較例１〕
図９は比較例１の積層セラミックコンデンサを前側から見た図５と同様の断面図である。比較例１の積層セラミックコンデンサでは、ベタ電極としての内部電極１，２を形成した。また、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を１．７Ｅ−０８（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。更に、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。その結果、比較例１の積層セラミックコンデンサ全体の容量が１．０（ｐＦ）になった。
【００６４】
〔実施例１〕
図１０は実施例１の積層セラミックコンデンサを前側から見た図２と同様の断面図である。実施例１の積層セラミックコンデンサでは、５本のスリット１ａ，１ｂ，１ｃ，１ｄ，１ｅを有する内部電極１と、ベタ電極としての内部電極２とを形成した。また、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅの幅を５．０Ｅ−０７（ｍ）に設定し、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅの長さを２．８Ｅ−０４（ｍ）に設定した。更に、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を１．９Ｅ−０８（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。また、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。
【００６５】
つまり、実施例１の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅの幅を内部電極１の厚さの２倍より小さく設定した。詳細には、実施例１の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅの幅を内部電極１の厚さの２分の１に設定した。その結果、実施例１の積層セラミックコンデンサの内部電極１，２の実効電極面積が、比較例１の積層セラミックコンデンサの内部電極１，２の実効電極面積より大きくなり、それにより、実施例１の積層セラミックコンデンサ全体の容量が、比較例１の積層セラミックコンデンサ全体の容量より増加し、１．１（ｐＦ）になった。
【００６６】
〔実施例２〕
図１１は実施例２の積層セラミックコンデンサを前側から見た図２と同様の断面図である。実施例２の積層セラミックコンデンサでは、１０本のスリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊを有する内部電極１と、ベタ電極としての内部電極２とを形成した。また、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊの幅を５．０Ｅ−０７（ｍ）に設定し、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊの長さを２．８Ｅ−０４（ｍ）に設定した。更に、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を２．１Ｅ−０８（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。また、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。
【００６７】
つまり、実施例２の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊの幅を内部電極１の厚さの２倍より小さく設定した。詳細には、実施例２の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊの幅を内部電極１の厚さの２分の１に設定した。その結果、実施例２の積層セラミックコンデンサの内部電極１，２の実効電極面積が、比較例１および実施例１の積層セラミックコンデンサの内部電極１，２の実効電極面積より大きくなり、それにより、実施例２の積層セラミックコンデンサ全体の容量が、比較例１および実施例１の積層セラミックコンデンサ全体の容量より増加し、１．２（ｐＦ）になった。
【００６８】
〔実施例３〕
図１２は実施例３の積層セラミックコンデンサを前側から見た図２と同様の断面図である。実施例３の積層セラミックコンデンサでは、１０本のスリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊを有する内部電極１と、１０本のスリット２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊを有する内部電極２とを形成した。また、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を５．０Ｅ−０７（ｍ）に設定し、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの長さを２．８Ｅ−０４（ｍ）に設定した。更に、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を２．５Ｅ−０８（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。また、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。
【００６９】
つまり、実施例３の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を内部電極１，２の厚さの２倍より小さく設定した。詳細には、実施例３の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を内部電極１，２の厚さの２分の１に設定した。その結果、実施例３の積層セラミックコンデンサの内部電極１，２の実効電極面積が、比較例１、実施例１および実施例２の積層セラミックコンデンサの内部電極１，２の実効電極面積より大きくなり、それにより、実施例３の積層セラミックコンデンサ全体の容量が、比較例１、実施例１および実施例２の積層セラミックコンデンサ全体の容量より増加し、１．５（ｐＦ）になった。
【００７０】
〔実施例４〕
図１３は実施例４の積層セラミックコンデンサを前側から見た図２と同様の断面図である。実施例４の積層セラミックコンデンサでは、２０本のスリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔを有する内部電極１と、２０本のスリット２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔを有する内部電極２とを形成した。また、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔの幅を５．０Ｅ−０７（ｍ）に設定し、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔの長さを２．８Ｅ−０４（ｍ）に設定した。更に、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を３．３Ｅ−０８（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。また、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。
【００７１】
つまり、実施例４の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔの幅を内部電極１，２の厚さの２倍より小さく設定した。詳細には、実施例４の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ，２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔの幅を内部電極１，２の厚さの２分の１に設定した。その結果、実施例４の積層セラミックコンデンサの内部電極１，２の実効電極面積が、比較例１、実施例１、実施例２および実施例３の積層セラミックコンデンサの内部電極１，２の実効電極面積より大きくなり、それにより、実施例４の積層セラミックコンデンサ全体の容量が、比較例１、実施例１、実施例２および実施例３の積層セラミックコンデンサ全体の容量より増加し、２．０（ｐＦ）になった。
【００７２】
〔実施例５〕
実施例５の積層セラミックコンデンサは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅および内部電極１，２の実効電極面積が異なる点を除き、図１２に示した実施例３の積層セラミックコンデンサと同様に構成されている。
【００７３】
詳細には、図１２に示すように、実施例５の積層セラミックコンデンサでは、１０本のスリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊを有する内部電極１と、１０本のスリット２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊを有する内部電極２とを形成した。また、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を３．５Ｅ−０６（ｍ）に設定し、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの長さを２．８Ｅ−０４（ｍ）に設定した。更に、内部電極１，２の厚さを１．０Ｅ−０６（ｍ）に設定し、内部電極１，２の実効電極面積を８．７Ｅ−０９（ｍ２）に設定し、内部電極１と内部電極２との間の距離を１．２Ｅ−０５（ｍ）に設定した。また、比誘電率εｒ＝８０、真空誘電率ε０＝８．９Ｅ−１２、誘電率ε＝７．１Ｅ−１０に設定した。
【００７４】
つまり、実施例４の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を内部電極１，２の厚さの２倍より大きく設定した。詳細には、実施例４の積層セラミックコンデンサでは、スリット１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊの幅を内部電極１，２の厚さの３．５倍に設定した。その結果、実施例４の積層セラミックコンデンサの内部電極１，２の実効電極面積が、比較例１の積層セラミックコンデンサの内部電極１，２の実効電極面積より小さくなり、それにより、実施例３の積層セラミックコンデンサ全体の容量が、比較例１の積層セラミックコンデンサ全体の容量より減少し、０．５（ｐＦ）になった。
【図面の簡単な説明】
【００７５】
【図１】第１の実施形態の電子部品としての積層セラミックコンデンサを概略的に示した斜視図である。
【図２】第１の実施形態の電子部品としての積層セラミックコンデンサを図１の前側から見た断面図である。
【図３】第１の実施形態の電子部品としての積層セラミックコンデンサを図１の右側から見た断面図である。
【図４】従来の積層セラミックコンデンサを概略的に示した斜視図である。
【図５】従来の積層セラミックコンデンサを図４の前側から見た断面図である。
【図６】従来の積層セラミックコンデンサを図４の右側から見た断面図である。
【図７】第２の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【図８】第３の実施形態の電子部品としての積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【図９】比較例１の積層セラミックコンデンサを前側から見た図５と同様の断面図である。
【図１０】実施例１の積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【図１１】実施例２の積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【図１２】実施例３の積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【図１３】実施例４の積層セラミックコンデンサを前側から見た図２と同様の断面図である。
【符号の説明】
【００７６】
１                                                          内部電極
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１ｉ，１ｊ  スリット
１ｋ，１ｌ，１ｍ，１ｎ，１ｏ，１ｐ，１ｑ，１ｒ，１ｓ，１ｔ  スリット
２                                                          内部電極
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，２ｉ，２ｊ  スリット
２ｋ，２ｌ，２ｍ，２ｎ，２ｏ，２ｐ，２ｑ，２ｒ，２ｓ，２ｔ  スリット
７                                                          誘電体層
【図１】
2007067185.tif 000004
【図２】
2007067185.tif 000005
【図３】
2007067185.tif 000006
【図４】
2007067185.tif 000007
【図５】
2007067185.tif 000008
【図６】
2007067185.tif 000009
【図７】
2007067185.tif 000010
【図８】
2007067185.tif 000011
【図９】
2007067185.tif 000012
【図１０】
2007067185.tif 000013
【図１１】
2007067185.tif 000014
【図１２】
2007067185.tif 000015
【図１３】
2007067185.tif 000016