(57)【要約】【課題】フリッカ及びディザパターンの抑制された良好な画像表示を行うことが可能な表示パネルの駆動方法を提供することを目的とする。【解決手段】一連の複数の表示ラインからなる表示ライン群毎にその表示ライン群内の各表示ラインに夫々輝度重み付け値を割り当て、かかる輝度重み付け値に基づいて表示ライン群内の各表示ラインに属する画素セル各々を、単位表示期間内において夫々異なる発光期間に亘り発光させる。この際、かかる発光期間に亘る各画素セルの発光動作を、単位表示期間内の前半部と後半部とで分散して実行する。更に、表示ライン群内の１の表示ラインに属する放電セルと、他の表示ラインに属する放電セルとで、上記前半部及び後半部各々での発光期間の大小関係を逆にする。【選択図】図６
2007102204.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示ライン各々に複数の画素セルが配列されている表示パネルを、単位表示期間毎に複数のサブフィールドにて駆動する表示パネルの駆動方法であって、
一連のＭ個（Ｍは２以上の整数）の表示ラインからなる表示ライン群毎にこの表示ライン群に属する前記Ｍ個の前記表示ラインに夫々異なる輝度重み値を割り当て、前記輝度重み値に基づき前記Ｍ個の表示ラインに夫々属する前記複数の画素セルを表示ライン毎に異なる発光期間に亘り発光させる駆動行程を備え、
前記駆動行程は、前記発光期間の内の第１期間に亘る発光を前記単位表示期間内の前半部にて実行する前半駆動行程と、前記発光期間の内の残りの第２期間に亘る発光を前記単位表示期間内の後半部にて実行する後半駆動行程と、からなり、
前記表示ライン群内における１の表示ラインに属する前記画素セルと他の表示ラインに属する画素セルとで、前記第１期間及び前記第２期間の大小関係が逆になっていることを特徴とする表示パネルの駆動方法。
【請求項２】
前記前半駆動行程は、前記前半部において前記表示パネルに配列されている前記表示ラインの各々をＭ個おきに順次選択しつつ選択された前記表示ラインに属する前記画素セル各々を入力映像信号に基づく各画素毎の画素データに応じた駆動モードに設定する前半アドレス行程と、前記前半アドレス行程の直前において前記駆動モードが点灯モードにある前記画素セルのみを所定の重み付けに対応した期間に亘り発光させる発光行程と、を含み、
前記後半駆動行程は、前記後半部において前記表示パネルに配列されている前記表示ラインの各々をＭ個おきに順次選択しつつ選択された前記表示ラインに属する前記画素セル各々を入力映像信号に基づく各画素毎の画素データに応じた駆動モードに設定する後半アドレス行程と、前記後半アドレス行程の直前において前記駆動モードが点灯モードにある前記画素セルのみを所定の重み付けに対応した期間に亘り発光させる発光行程と、を含むことを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項３】
前記前半駆動行程において前記前半アドレス行程と前記発光行程とはＭ１回繰り返され、前記後半駆動行程において前記後半アドレス行程と前記発光行程とはＭ２回繰り返され、Ｍ１とＭ２との和はＭに等しいことを特徴とする請求項２記載の表示パネルの駆動方法。
【請求項４】
複数の表示ライン各々に複数の画素セルが配列されている表示パネルを、入力映像信号に応じて単位表示期間毎に複数のサブフィールドにて階調表示させる表示パネルの駆動方法であって、
第Ｋ階調表示を行う場合には、１の表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において連続配置されているＰ個のサブフィールドと、前記単位表示期間内の後半部において連続配置されているＱ個（Ｑ＜Ｐ）のサブフィールドとで発光を行い、前記１の表示ラインに隣接する表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において連続配置されているＱ個のサブフィールドと前記単位表示期間内の後半部において連続配置されているＰ個のサブフィールドとで発光を行い、
第（Ｋ＋１）階調表示を行う場合には、前記１の表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｐ個のサブフィールドと、前記単位表示期間内の後半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｑ個のサブフィールド及びこれに後続するＬ個のサブフィールドとで発光を行い、前記１の表示ラインに隣接する表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｑ個のサブフィールド及びこれに後続するＬ個のサブフィールドと、前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｐ個のサブフィールドとで発光を行うことを特徴とする表示パネルの駆動方法。
【請求項５】
一連のＴ個（Ｔは２以上の整数）の表示ラインからなる表示ライン群毎にこの表示ライン群に属する前記Ｔ個の表示ラインに夫々異なる輝度重み値が割り当てられていることを特徴とする請求項４記載の表示パネルの駆動方法。
【請求項６】
前記単位表示期間内の前半部及び後半部各々において、前記前半部及び後半部の先頭に配置されているサブフィールドにて全ての前記画素セルを点灯モードに初期化してから後続するサブフィールド各々の内の１のサブフィールドにて前記画素セルを消灯モードに遷移させるまでの間に存在する前記サブフィールド各々において各サブフィールドの輝度重み付けに対応した期間に亘り前記画素セルを繰り返し発光させることを特徴とする請求項４記載の表示パネルの駆動方法。
【請求項７】
表現すべき輝度レベルが高いほど前記前半部及び後半部各々の先頭から連続して前記画素セルの発光が為されるサブフィールドの数が多くなることを特徴とする請求項６記載の表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス表示方式の表示パネルの駆動方法に関する。
【背景技術】
【０００２】
近年、２次元画像表示パネルとして、複数の放電セルがマトリクス状に配列されたプラズマディスプレイパネル（以下、ＰＤＰという）が注目されている。更に、かかるＰＤＰにて入力映像信号に対応した画像を表示させる為の駆動方法としてサブフィールド法が知られている。サブフィールド法では、１フィールドの表示期間を複数のサブフィールドに分割し、入力映像信号によって表される輝度レベルに応じて放電セルの各々を各サブフィールド毎に選択的に放電発光させる。これにより、１フィールド期間内での総発光期間に対応した中間輝度が視覚されるのである。
【０００３】
図１は、かかるサブフィールド法に基づく発光駆動シーケンスの一例を示す図である（例えば、特許文献１の図１４参照)。
【０００４】
図１に示す発光駆動シーケンスでは、１フィールド期間をサブフィールドＳＦ１〜ＳＦ１４なる１４個のサブフィールドに分割している。これらＳＦ１〜ＳＦ１４の内の先頭のサブフィールドＳＦ１のみで、ＰＤＰの全放電セルを点灯モードに初期化せしめる（Ｒc）。又、サブフィールドＳＦ１〜ＳＦ１４各々では、入力映像信号に応じて放電セルを消灯モードに設定し（Ｗｃ）、点灯モードに設定されている放電セルのみをこのサブフィールドに割り当てられている期間に亘り放電発光させる（Ｉｃ）。
【０００５】
図２は、かかる発光駆動シーケンスに基づいて駆動される各放電セルの１フィールド期間内での発光駆動パターンの一例を示す図である（例えば、特許文献１の図２７参照)。
【０００６】
図２に示す発光パターンによれば、先頭のサブフィールドＳＦ１において点灯モードに初期化された放電セルは、黒丸印にて示す如く、ＳＦ１〜ＳＦ１４の内のいずれか１のサブフィールドで選択的に消去放電され、消灯モードに設定される。尚、一旦、消灯モードに設定された放電セルは、それ以降、最後尾のサブフィールドＳＦ１４までこの消灯モードを維持する。よって、先頭のサブフィールドＳＦ１から、消灯モードに設定されるまでの間に亘り、白丸印にて示されるように、放電セルは各サブフィールドにおいて連続して放電発光する。この際、図２に示す１５通りの発光パターンの各々は１フィールド期間内での総発光期間が夫々異なるので、１５通りの中間輝度が表現されることになる。すなわち、（Ｎ＋１）階調（Ｎはサブフィールドの数）分の中間輝度表示が可能となるのである。
【０００７】
ところが、かかる駆動方法では、１フィールドを分割するサブフィールドの数に限度がある為、階調数が不足するという問題が生じる。そこで、この階調数不足を補うべく、入力映像信号に対して誤差拡散及びディザ処理の如き多階調化処理を施すようにしている。
【０００８】
先ず、誤差拡散処理では、入力映像信号を各画素毎の例えば８ビットの画素データに変換し、その上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データにおける誤差データの各々を重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算する。かかるディザ係数の加算によれば、１画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、上記ディザ加算画素データの上位４ビット分を抽出し、これを多階調化画素データＤｓとして、図２に示す如く、１５通りの発光パターン各々に割り当てるのである。
【０００９】
しかしながら、ディザ処理等により画素データに対して規則的にディザ係数の加算を行うと、入力映像信号とは何ら関係のない疑似模様、いわゆるディザパターンが視覚される場合があり、画質を損ねてしまうという問題があった。
【００１０】
更に、図２に示されるが如き発光駆動パターンによると、発光継続状態から消灯状態への切り換えが１フィールド期間内において１回以下となる為、その切り換え周波数が、１フィールド表示期間を担う垂直同期周波数と同一となる。よって、垂直同期周波数が５０[Hz]しかないＰＡＬ方式テレビジョン信号が入力映像信号として供給された場合には、フリッカが目立ち易くなるという問題があった。
【特許文献１】特開２０００−２２７７７８号公報(図１４、図２７)
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記の問題を解決するためになされたものであり、フリッカ及びディザパターンの抑制された良好な画像表示を行うことが可能な表示パネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１のアスペクトによる表示パネルの駆動方法は、複数の表示ライン各々に複数の画素セルが配列されている表示パネルを、単位表示期間毎に複数のサブフィールドにて駆動する表示パネルの駆動方法であって、一連のＭ個（Ｍは２以上の整数）の表示ラインからなる表示ライン群毎にこの表示ライン群に属する前記Ｍ個の前記表示ラインに夫々異なる輝度重み値を割り当て、前記輝度重み値に基づき前記Ｍ個の表示ラインに夫々属する前記複数の画素セルを表示ライン毎に異なる発光期間に亘り発光させる駆動行程を備え、前記駆動行程は、前記発光期間の内の第１期間に亘る発光を前記単位表示期間内の前半部にて実行する前半駆動行程と、前記発光期間の内の残りの第２期間に亘る発光を前記単位表示期間内の後半部にて実行する後半駆動行程と、からなり、前記表示ライン群内における１の表示ラインに属する前記画素セルと他の表示ラインに属する画素セルとで、前記第１期間及び前記第２期間の大小関係が逆になっている。
【００１３】
又、本発明の第２のアスペクトによる表示パネルの駆動方法は、複数の表示ライン各々に複数の画素セルが配列されている表示パネルを、入力映像信号に応じて単位表示期間毎に複数のサブフィールドにて階調表示させる表示パネルの駆動方法であって、第Ｋ階調表示を行う場合には、１の表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において連続配置されているＰ個のサブフィールドと、前記単位表示期間内の後半部において連続配置されているＱ個（Ｑ＜Ｐ）のサブフィールドとで発光を行い、前記１の表示ラインに隣接する表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において連続配置されているＱ個のサブフィールドと前記単位表示期間内の後半部において連続配置されているＰ個のサブフィールドとで発光を行い、第（Ｋ＋１）階調表示を行う場合には、前記１の表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｐ個のサブフィールドと、前記単位表示期間内の後半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｑ個のサブフィールド及びこれに後続するＬ個のサブフィールドとで発光を行い、前記１の表示ラインに隣接する表示ラインに属する画素セルに対しては前記単位表示期間内の前半部において前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｑ個のサブフィールド及びこれに後続するＬ個のサブフィールドと、前記第Ｋ階調表示にて前記画素セルの発光を行った前記Ｐ個のサブフィールドとで発光を行う。なお、本明細書において使用している前半及び後半という用語は、単位表示期間を２つに等分割した場合の前方部分及び後方部分のみであると限定解釈されることを企図しているわけではなく、単位表示期間を所定の割合で２つに分割した場合の前方部分及び後方部分の意味をも包含することを企図している。
【発明を実施するための最良の形態】
【００１４】
本発明による表示パネルの駆動方法は、一連の複数の表示ラインからなる表示ライン群毎にその表示ライン群内の各表示ラインに夫々輝度重み付け値を割り当て、かかる輝度重み付け値に基づいて表示ライン群内の各表示ラインに属する画素セル各々を、単位表示期間内において夫々異なる発光期間に亘り発光させる。この際、かかる発光期間に亘る各画素セルの発光動作を、単位表示期間内の前半部と後半部とで分散して実行する。更に、表示ライン群内の１の表示ラインに属する放電セルと、他の表示ラインに属する放電セルとで、上記前半部及び後半部各々での発光期間の大小関係を逆にする。かかる駆動方法によれば、画素セルが点灯状態から消灯状態に切り替わる頻度が単位表示期間内において２回となるので、垂直同期周波数が低い例えばＰＡＬ方式テレビジョン信号等が入力映像信号として供給された際にもフリッカの抑制された良好な表示が為されるようになる。更に、単位表示期間内において、一連の８つの表示ライン各々での発光パターンは、表示ラインに夫々固定して割り当てられた輝度重み付け値に対応したラインディザパターンとは異なる形態で変化することになるので、ラインディザパターンの発生が抑制される。
【実施例】
【００１５】
以下、本発明の実施例を図を参照しつつ説明する。
【００１６】
図３は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１７】
図３において、プラズマディスプレイパネルとしてのＰＤＰ１００は、２次元表示画面の縦方向（垂直方向）に夫々伸長している列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸長しており、且つＸ，Ｙ交互に配置されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１００の１表示ライン分の表示を行う。すなわち、ＰＤＰ１００は、行電極Ｘ1及びＹ1からなる第１表示ライン、行電極Ｘ2及びＹ2からなる第２表示ライン、・・・、行電極Ｘn及びＹnからなる第ｎ表示ラインを備えるのである。これら第１〜第ｎ表示ラインと、列電極Ｄ1〜Ｄmとの間には放電ガスが封入された放電空間が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セルが形成される構造となっている。ＰＤＰ１００には、（ｎ×ｍ）個の放電セルＧ(1,1)〜Ｇ(n,m)がマトリクス状に形成されているのである。
【００１８】
画素データ変換回路１は、入力映像信号を各画素毎の輝度レベルを示す例えば８ビットの画素データＰＤに変換し、これを多階調化処理回路２に供給する。尚、かかる入力映像信号とは、表示すべき映像に対応した源映像信号にガンマ補正が施された信号である。
【００１９】
多階調化処理回路２は、ラインディザオフセット値生成回路２１、加算器２２及び下位ビット切り捨て回路２３から構成される。
【００２０】
ラインディザオフセット値生成回路２１は、先ず、ＰＤＰ１００の第１〜第ｎ表示ラインを、夫々８ライン分だけ離間したもの同士にてグループ化した以下の如き８つの表示ライン組各々に対応させて、夫々例えば「０」〜「７」なる値を有する８つのラインディザオフセット値ＬＤを生成する。
【００２１】
第(8N-7)表示ライン組：｛第１、第９、第17、・・・、第(n-7)表示ライン｝
第(8N-6)表示ライン組：｛第２、第10、第18、・・・、第(n-6)表示ライン｝
第(8N-5)表示ライン組：｛第３、第11、第19、・・・、第(n-5)表示ライン｝
第(8N-4)表示ライン組：｛第４、第12、第20、・・・、第(n-4)表示ライン｝
第(8N-3)表示ライン組：｛第５、第13、第21、・・・、第(n-3)表示ライン｝
第(8N-2)表示ライン組：｛第６、第14、第22、・・・、第(n-2)表示ライン｝
第(8N-1)表示ライン組：｛第７、第15、第23、・・・、第(n-1)表示ライン｝
第(8N)表示ライン組：｛第８、第16、第24、・・・、第ｎ表示ライン｝
［Ｎは、(1/8)・ｎ以下の自然数］
そして、ラインディザオフセット値生成回路２１は、画素データ変換回路１から供給された画素データＰＤに対応した放電セルの属する表示ラインに割り当てられている上記ラインディザオフセット値ＬＤを加算器２２に供給する。
【００２２】
加算器２２は、画素データＰＤに上記ラインディザオフセット値ＬＤを加算したラインオフセット加算画素データＬＦを下位ビット切り捨て回路２３に供給する。下位ビット切り捨て回路２３は、ラインオフセット加算画素データＬＦの下位３ビット分を切り捨て、残りの上位３ビット分を多階調化画素データＭＤとして駆動データ変換回路３に供給する。
【００２３】
駆動データ変換回路３は、３ビットの上記多階調化画素データＭＤを図４に示すデータ変換テーブルに従って６ビットの画素駆動データＧＤに変換してこれをメモリ４に供給する。
【００２４】
メモリ４は、各画素毎の画素駆動データＧＤを順次取り込んで記憶する。そして、１画像フレーム(ｎ行×ｍ列)分の画素駆動データＧＤ1,1〜ＧＤn,mの書き込みが終了する度に、メモリ４は、画素駆動データＧＤ1,1〜ＧＤn,m各々を各ビット桁毎に分離して、１表示ライン分ずつ読み出す。メモリ４は、読み出した１表示ライン分（ｍ個）の画素駆動データビットを画素駆動データビットＤＢ１〜ＤＢ(ｍ)として列電極駆動回路５に供給する。
【００２５】
駆動制御回路６は、図５に示す発光駆動シーケンスに従ってＰＤＰ１００を階調駆動させるべき各種タイミング信号を発生し、上記列電極駆動回路５、行電極Ｙ駆動回路７及び行電極Ｘ駆動回路８の各々に供給する。列電極駆動回路５、行電極Ｙ駆動回路７及び行電極Ｘ駆動回路８の各々は、駆動制御回路６から供給されたタイミング信号に応じてＰＤＰ１００を下記の如く駆動すべき各種駆動パルス（図示せぬ）を発生してＰＤＰ１００の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。
【００２６】
尚、図５に示す発光駆動シーケンスでは、１フレーム（１フィールド）分の画像を表示する際の各種輝度レベルを６段階にて表すべく以下の如き６つのサブフィールドＳＦ０〜ＳＦ５が用いられる。
【００２７】
サブフィールドＳＦ０は、最低輝度レベル「０」を表現するのか、あるいはそれより高い輝度レベルを表現するのかを択一的に設定するサブフィールドである。サブフィールドＳＦ０は、図５に示す如く、単位表示期間（１フレーム又は１フィールド表示期間）の前半部の先頭に配置されたＳＦ０ａ（以下、下位サブフィールドＳＦ０ａと称する）と、後半部の先頭に配置されたＳＦ０ｂ（以下、下位サブフィールドＳＦ０ｂと称する）とからなる。下位サブフィールドＳＦ０ａ及びＳＦ０ｂの各々では、駆動制御回路６は、全放電セルを点灯モードの状態（所定量の壁電荷が形成された状態）に初期化するリセット行程Ｒと、ＰＤＰ１００の第１〜第ｎ表示ラインに向けて１表示ライン分ずつ各放電セルを上記画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ０とを実行する。
【００２８】
サブフィールドＳＦ１は、最低輝度レベル「０」よりも１段階だけ高輝度な発光を担当するサブフィールドである。尚、サブフィールドＳＦ１は、一連の８つの表示ラインからなる表示ライン群に属する放電セルを各表示ライン毎に異なる輝度レベルで発光させる為に、実際には、図５に示す如く８つのＳＦ１a1〜ＳＦ１a4及びＳＦ１b1〜ＳＦ１b4（以下、下位サブフィールドＳＦ１a1〜ＳＦ１a4及び下位サブフィールドＳＦ１b1〜ＳＦ１b4と称する）から構成される。この際、図５に示す如く、これら８つの下位サブフィールドの内の４つのＳＦ１a1〜ＳＦ１a4は単位表示期間の前半部において上記下位サブフィールドＳＦ０ａに後続して配置され、残りの下位サブフィールドＳＦ１b1〜ＳＦ１b4は単位表示期間の後半部において上記下位サブフィールドＳＦ０ｂに後続して配置される。下位サブフィールドＳＦ１a1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−１）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ７とを順次実行する。下位サブフィールドＳＦ１a2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−３）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ５とを順次実行する。下位サブフィールドＳＦ１a3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−５）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ３とを順次実行する。下位サブフィールドＳＦ１a4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−７）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ１とを順次実行する。下位サブフィールドＳＦ１b1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「１」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ８とを順次実行する。下位サブフィールドＳＦ１b2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−２）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ６とを順次実行する。下位サブフィールドＳＦ１b3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−４）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ４とを順次実行する。下位サ���フィールドＳＦ１b4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−６）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ２とを順次実行する。
【００２９】
サブフィールドＳＦ２は、上記サブフィールドＳＦ１よりも１段階だけ高輝度な発光を担当するサブフィールドである。尚、サブフィールドＳＦ２は、一連の８つの表示ラインからなる表示ライン群に属する放電セルを各表示ライン毎に異なる輝度レベルで発光させる為に、実際には、図５に示す如く８つのＳＦ２a1〜ＳＦ２a4及びＳＦ２b1〜ＳＦ２b4（以下、下位サブフィールドＳＦ２a1〜ＳＦ２a4及び下位サブフィールドＳＦ２b1〜ＳＦ２b4と称する）から構成される。この際、図５に示す如く、これら８つの下位サブフィールドの内の４つのＳＦ２a1〜ＳＦ２a4は単位表示期間の前半部において上記下位サブフィールドＳＦ１a4に後続して配置され、残りの下位サブフィールドＳＦ２b1〜ＳＦ２b4は単位表示期間の後半部において上記下位サブフィールドＳＦ１b4に後続して配置される。下位サブフィールドＳＦ２a1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「１」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ８とを順次実行する。下位サブフィールドＳＦ２a2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−２）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ６とを順次実行する。下位サブフィールドＳＦ２a3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−４）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ４とを順次実行する。下位サブフィールドＳＦ２a4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−６）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ２とを順次実行する。下位サブフィールドＳＦ２b1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「３」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−１）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ７とを順次実行する。下位サブフィールドＳＦ２b2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−３）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ５とを順次実行する。下位サブフィールドＳＦ２b3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−５）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ３とを順次実行する。下位サブフィールドＳＦ２b4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−７）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ１とを順次実行する。
【００３０】
サブフィールドＳＦ３は、上記サブフィールドＳＦ２よりも１段階だけ高輝度な発光を担当するサブフィールドである。尚、サブフィールドＳＦ３は、一連の８つの表示ラインからなる表示ライン群に属する放電セルを各表示ライン毎に異なる輝度レベルで発光させる為に、実際には、図５に示す如く８つのＳＦ３a1〜ＳＦ３a4及びＳＦ３b1〜ＳＦ３b4（以下、下位サブフィールドＳＦ３a1〜ＳＦ３a4及び下位サブフィールドＳＦ３b1〜ＳＦ３b4と称する）から構成される。この際、図５に示す如く、これら８つの下位サブフィールドの内の４つのＳＦ３a1〜ＳＦ３a4は単位表示期間の前半部において上記下位サブフィールドＳＦ２a4に後続して配置され、残りの下位サブフィールドＳＦ３b1〜ＳＦ３b4は単位表示期間の後半部において上記下位サブフィールドＳＦ２b4に後続して配置される。下位サブフィールドＳＦ３a1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「５」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−１）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ７とを順次実行する。下位サブフィールドＳＦ３a2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−３）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ５とを順次実行する。下位サブフィールドＳＦ３a3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−５）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ３とを順次実行する。下位サブフィールドＳＦ３a4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−７）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ１とを順次実行する。下位サブフィールドＳＦ３b1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ８とを順次実行する。下位サブフィールドＳＦ３b2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−２）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ６とを順次実行する。下位サブフィールドＳＦ３b3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−４）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ４とを順次実行する。下位サブフィールドＳＦ３b4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−６）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ２とを順次実行する。
【００３１】
サブフィールドＳＦ４は、上記サブフィールドＳＦ３よりも１段階だけ高輝度な発光を担当するサブフィールドである。尚、サブフィールドＳＦ４は、一連の８つの表示ラインからなる表示ライン群に属する放電セルを各表示ライン毎に異なる輝度レベルで発光させる為に、実際には、図５に示す如く８つのＳＦ４a1〜ＳＦ４a4及びＳＦ４b1〜ＳＦ４b4（以下、下位サブフィールドＳＦ４a1〜ＳＦ４a4及び下位サブフィールドＳＦ４b1〜ＳＦ４b4と称する）から構成される。この際、図５に示す如く、これら８つの下位サブフィールドの内の４つのＳＦ４a1〜ＳＦ４a4は単位表示期間の前半部において上記下位サブフィールドＳＦ３a4に後続して配置され、残りの下位サブフィールドＳＦ４b1〜ＳＦ４b4は単位表示期間の後半部において上記下位サブフィールドＳＦ３b4に後続して配置される。下位サブフィールドＳＦ４a1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ８とを順次実行する。下位サブフィールドＳＦ４a2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−２）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ６とを順次実行する。下位サブフィールドＳＦ４a3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−４）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ４とを順次実行する。下位サブフィールドＳＦ４a4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−６）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ２とを順次実行する。下位サブフィールドＳＦ４b1では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「６」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−１）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ７とを順次実行する。下位サブフィールドＳＦ４b2では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−３）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ５とを順次実行する。下位サブフィールドＳＦ４b3では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉと、第（８Ｎ−５）表示ラインに配置されている放電セルのみを画素駆動データＧＤに応じて選択的に消去放電せしめるアドレス行程Ｗ３とを順次実行する。下位サブフィールドＳＦ４b4では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「４」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉを実行する。
【００３２】
サブフィールドＳＦ５は、上記サブフィールドＳＦ４よりも１段階だけ高輝度な発光を担当するサブフィールドであり、単位表示期間の前半部の最後尾のみに配置されている。サブフィールドＳＦ５では、駆動制御回路６は、点灯モードに設定されている放電セルを期間「２」に亘り繰り返しサスティン放電せしめるサスティン行程Ｉを実行する。
【００３３】
図６は、図５に示される発光駆動シーケンス及び上記画素駆動データＧＤに基づく発光駆動パターンを示す図である。
【００３４】
先ず、最低輝度を表す［１１００００］なる画素駆動データＧＤによれば、下記の如き第１階調駆動に基づく発光表示が為される。すなわち、列電極駆動回路５、行電極Ｙ駆動回路７、行電極Ｘ駆動回路８及び駆動制御回路６（以下、駆動部と称する）は、［１１００００］なる画素駆動データＧＤに応じて、図６に示す如く、下位サブフィールドＳＦ０ａ及びＳＦ０ｂ各々のアドレス行程Ｗ０にて放電セルを消去放電（黒丸にて示す）させ、この放電セルを消灯モードに設定する。尚、図５に示す如き駆動によれば、単位表示期間を通して放電セルを点灯モードに遷移させることが可能な機会は下位サブフィールドＳＦ０ａ及びＳＦ０ｂ各々のリセット行程Ｒだけである。従って、［１１００００］なる画素駆動データＧＤに応じた第１階調駆動によれば、各放電セルは単位表示期間を通して消灯モードを維持することになり、輝度レベル０の表示が為される。
【００３５】
次に、上記［１１００００］よりも１段階だけ高輝度を表す［０１１０００］なる画素駆動データＧＤによれば、下記の如き第２階調駆動に基づく発光表示が為される。
【００３６】
すなわち、駆動部は、第（８Ｎ−７）表示ラインに属する放電セルに対しては、単位表示期間内の前半部では下位サブフィールドＳＦ１a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ０ｂ（黒丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−７）表示ラインに属する放電セルは、先頭の下位サブフィールドＳＦ０ａにて点灯モードに初期化されてからＳＦ１a4にて消去放電が生起されるまでの間に存在するＳＦ１a1〜ＳＦ１a4（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ１a4各々でのサスティン放電発光の合計期間に対応した輝度レベル「８」が表現される。又、第（８Ｎ−６）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ０ａ（黒丸にて示す）、後半部では下位サブフィールドＳＦ１b4（二重丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−６）表示ラインに属する放電セルは、単位表示期間内の後半部において、下位サブフィールドＳＦ０ｂにて点灯モードに初期化されてからＳＦ１b4にて消去放電が生起されるまでの間に存在するＳＦ１b1〜ＳＦ１b4（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１b1〜ＳＦ１b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「７」が表現される。又、第（８Ｎ−５）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ０ｂ（黒丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−５）表示ラインに属する放電セルは、先頭の下位サブフィールドＳＦ０ａにて点灯モードに初期化されてからＳＦ１a3にて消去放電が生起されるまでの間に存在するＳＦ１a1〜ＳＦ１a3（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ１a3各々でのサスティン放電発光の合計期間に対応した輝度レベル「６」が表現される。又、第（８Ｎ−４）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ０ａ（黒丸にて示す）、後半部では下位サブフィールドＳＦ１b3（二重丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−４）表示ラインに属する放電セルは、単位表示期間内の後半部において、下位サブフィールドＳＦ０ｂにて点灯モードに初期化されてからＳＦ１b3にて消去放電が生起されるまでの間に存在するＳＦ１b1〜ＳＦ１b3（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１b1〜ＳＦ１b3各々でのサスティン放電発光の合計期間に対応した輝度レベル「５」が表現される。又、第（８Ｎ−３）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ０ｂ（黒丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−３）表示ラインに属する放電セルは、先頭の下位サブフィールドＳ���０ａにて点灯モードに初期化されてからＳＦ１a2にて消去放電が生起されるまでの間に存在するＳＦ１a1及びＳＦ１a2（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1及びＳＦ１a2各々でのサスティン放電発光の合計期間に対応した輝度レベル「４」が表現される。又、第（８Ｎ−２）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ０ａ（黒丸にて示す）、後半部では下位サブフィールドＳＦ１b2（二重丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−２）表示ラインに属する放電セルは、単位表示期間内の後半部において、下位サブフィールドＳＦ０ｂにて点灯モードに初期化されてからＳＦ１b2にて消去放電が生起されるまでの間に存在するＳＦ１b1及びＳＦ１b2（白丸及び二重丸にて示す）各々で連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１b1及びＳＦ１b2各々でのサスティン放電発光の合計期間に対応した輝度レベル「３」が表現される。又、第（８Ｎ−１）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ０ｂ（黒丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ−１）表示ラインに属する放電セルは、下位サブフィールドＳＦ１a1（二重丸にて示す）にてサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1でのサスティン放電発光の合計期間に対応した輝度レベル「２」が表現される。又、第（８Ｎ）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ０ａ（黒丸にて示す）、後半部では下位サブフィールドＳＦ１b1（二重丸にて示す）にて消去放電を生起させる。よって、この際、第（８Ｎ）表示ラインに属する放電セルは、単位表示期間内の後半部において、下位サブフィールドＳＦ１b1のみでサスティン放電発光する。これにより、下位サブフィールドＳＦ１b1でのサスティン放電発光の合計期間に対応した輝度レベル「１」が表現される。
【００３７】
次に、上記［０１１０００］よりも１段階だけ高輝度を表す［００１１００］なる画素駆動データＧＤによれば、下記の如き第３階調駆動に基づく発光表示が為される。
【００３８】
すなわち、駆動部は、第（８Ｎ−７）表示ラインに属する放電セルに対しては、単位表示期間内の前半部では下位サブフィールドＳＦ１a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−７）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ１a4（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b4（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ１a4並びにＳＦ１b1〜ＳＦ２b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「２４」が表現される。又、第（８Ｎ−６）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ１b4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−６）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a4（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ１b4（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a4並びにＳＦ１b1〜ＳＦ１b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「２２」が表現される。又、第（８Ｎ−５）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−５）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ１a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ１a3並びにＳＦ１b1〜ＳＦ２b3各々でのサスティン放電発光の合計期間に対応した輝度レベル「２０」が表現される。又、第（８Ｎ−４）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ１b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−４）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ１b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a3並びにＳＦ１b1〜ＳＦ１b3各々でのサスティン放電発光の合計期間に対応した輝度レベル「１８」が表現される。又、第（８Ｎ−３）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−３）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1及びＳＦ１a2（白丸及び二重丸にて示す）、後半部ではＳＦ��b1〜ＳＦ２b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1及びＳＦ１a2並びにＳＦ１b1〜ＳＦ２b2各々でのサスティン放電発光の合計期間に対応した輝度レベル「１６」が表現される。又、第（８Ｎ−２）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ１b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−２）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a2（白丸及び二重丸にて示す）、後半部ではＳＦ１b1及びＳＦ１b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a2並びにＳＦ１b1及びＳＦ１b2各々でのサスティン放電発光の合計期間に対応した輝度レベル「１４」が表現される。又、第（８Ｎ−１）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ１a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−１）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1（二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b1（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1並びにＳＦ１b1〜ＳＦ２b1各々でのサスティン放電発光の合計期間に対応した輝度レベル「１２」が表現される。又、第（８Ｎ）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ１b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a1（白丸及び二重丸にて示す）、後半部ではＳＦ１b1にて夫々サスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a1並びにＳＦ１b1各々でのサスティン放電発光の合計期間に対応した輝度レベル「１０」が表現される。
【００３９】
次に、上記［００１１００］よりも１段階だけ高輝度を表す［０００１１０］なる画素駆動データＧＤによれば、下記の如き第４階調駆動に基づく発光表示が為される。
【００４０】
すなわち、駆動部は、第（８Ｎ−７）表示ラインに属する放電セルに対しては、単位表示期間内の前半部では下位サブフィールドＳＦ３a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−７）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a4（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b4（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ３a4並びにＳＦ１b1〜ＳＦ２b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「４８」が表現される。又、第（８Ｎ−６）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−６）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a4（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b4（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a4並びにＳＦ１b1〜ＳＦ３b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「４５」が表現される。又、第（８Ｎ−５）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−５）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ３a3並びにＳＦ１b1〜ＳＦ２b3各々でのサスティン放電発光の合計期間に対応した輝度レベル「４２」が表現される。又、第（８Ｎ−４）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−４）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a3並びにＳＦ１b1〜ＳＦ３b3各々でのサスティン放電発光の合計期間に対応した輝度レベル「３９」が表現される。又、第（８Ｎ−３）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−３）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a2（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ３a2並びにＳＦ１b1〜ＳＦ２b2各々でのサスティン放電発光の合計期間に対応した輝度レベル「３６」が表現される。又、第（８Ｎ−２）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−２）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a2（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a2並びにＳＦ１b1〜ＳＦ３b2各々でのサスティン放電発光の合計期間に対応した輝度レベル「３３」が表現される。又、第（８Ｎ−１）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ２b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−１）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a1（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ２b1（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ３a1並びにＳＦ１b1〜ＳＦ２b1各々でのサスティン放電発光の合計期間に対応した輝度レベル「３０」が表現される。又、第（８Ｎ）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ２a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ２a1（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b1（白丸及び二重丸にて示す）にて夫々サスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ２a1並びにＳＦ１b1〜ＳＦ３b1各々でのサスティン放電発光の合計期間に対応した輝度レベル「２７」が表現される。
【００４１】
次に、上記［０００１１０］よりも１段階だけ高輝度を表す［００００１１］なる画素駆動データＧＤによれば、下記の如き第５階調駆動に基づく発光表示が為される。
【００４２】
すなわち、駆動部は、第（８Ｎ−７）表示ラインに属する放電セルに対しては、単位表示期間内の前半部の下位サブフィールドＳＦ３a4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−７）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a4（白丸及び二重丸にて示す）、後半部では全下位サブフィールドＳＦ１b1〜ＳＦ４b4（白丸にて示す）にて夫々連続してサスティン放電発光する。これにより、下位サブフィールドＳＦ１a1〜ＳＦ３a4並びにＳＦ１b1〜ＳＦ４b4各々でのサスティン放電発光の合計期間に対応した輝度レベル「８０」が表現される。又、第（８Ｎ−６）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ４a4（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b4（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−６）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ４a4（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b4（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「７６」が表現される。又、第（８Ｎ−５）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ４b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−５）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ４b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「７２」が表現される。又、第（８Ｎ−４）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ４a3（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b3（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−４）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ４a3（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b3（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「６８」が表現される。又、第（８Ｎ−３）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a2（二重丸にて示す）、後半部では下位サブフィールドＳＦ４b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−３）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a2（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ４b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「６４」が表現される。又、第（８Ｎ−２）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ４a2（二重丸���て示す）、後半部では下位サブフィールドＳＦ３b2（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−２）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ４a2（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b2（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「６０」が表現される。又、第（８Ｎ−１）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ３a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ４b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ−１）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ３a1（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ４b1（白丸及び二重丸にて示す）にて夫々連続してサスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「５６」が表現される。又、第（８Ｎ）表示ラインに属する放電セルに対しては、駆動部は、単位表示期間内の前半部では下位サブフィールドＳＦ４a1（二重丸にて示す）、後半部では下位サブフィールドＳＦ３b1（二重丸にて示す）のみで消去放電を生起させる。よって、この際、第（８Ｎ）表示ラインに属する放電セルは、単位表示期間内の前半部ではＳＦ１a1〜ＳＦ４a1（白丸及び二重丸にて示す）、後半部ではＳＦ１b1〜ＳＦ３b1（白丸及び二重丸にて示す）にて夫々サスティン放電発光し、そのサスティン放電発光の合計期間に対応した輝度レベル「５２」が表現される。
【００４３】
要するに、第Ｋ階調表示（Ｋ：３及び４の整数）を行う場合には、１の表示ラインに属する放電セルに対しては単位表示期間内の前半部において連続配置されているＰ個のサブフィールドと、その後半部において連続配置されているＱ個（Ｑ＜Ｐ）のサブフィールドとでサスティン放電発光を行う。一方、この表示ラインに隣接する表示ラインに属する放電セルに対しては単位表示期間内の前半部において連続配置されているＱ個のサブフィールドとその後半部において連続配置されているＰ個のサブフィールドとでサスティン放電発光を行う。又、第（Ｋ＋１）階調表示を行う場合には、上記１の表示ラインに属する画素セルに対しては単位表示期間内の前半部において上記第Ｋ階調表示にて発光を行ったＰ個のサブフィールドと、その後半部において上記第Ｋ階調表示にて発光を行ったＱ個のサブフィールド及びこれに後続するＬ個のサブフィールドとでサスティン放電発光を行う。一方、この表示ラインに隣接する表示ラインに属する放電セルに対しては単位表示期間内の前半部において上記第Ｋ階調表示にて発光を行ったＱ個のサブフィールド及びこれに後続するＬ個のサブフィールドと、その後半部において上記第Ｋ階調表示にて発光を行ったＰ個のサブフィールドとで発光を行うのである。
【００４４】
すなわち、各階調毎に、隣接する表示ライン同士において、単位表示期間内の前半部の発光期間を司るサスティン放電対象のサブフィールド数（発光輝度に対応）と、後半部の発光期間を司るサスティン放電対象のサブフィールド数（発光輝度に対応）とを入れ替える、或いはその大小関係を逆にしているのである。
【００４５】
そして、最高輝度を表す［００００００］なる画素駆動データＧＤによれば、下記の如き最高輝度を表現する第６階調駆動に基づく発光表示が為される。
【００４６】
すなわち、この際、駆動部は、単位表示期間内において放電セルに対して消去放電を一切生起させないので、全ての下位サブフィールドＳＦ１a1〜ＳＦ５及びＳＦ１b1〜ＳＦ４b4にて連続してサスティン放電発光が為される。これにより、全サブフィールドでのサスティン放電発光の合計期間に対応した最高輝度レベル「９６」が表現される。
【００４７】
以上の如く、図３に示されるプラズマディスプレイ装置においては、以下の如きラインディザ処理を行う。つまり、先ず、一連の８つの表示ラインからなる表示ライン群毎に、その表示ライン群に属する表示ライン、すなわち、
第(８Ｎ−７）表示ライン、
第(８Ｎ−６）表示ライン、
第(８Ｎ−５）表示ライン、
第(８Ｎ−４）表示ライン、
第(８Ｎ−３）表示ライン、
第(８Ｎ−２）表示ライン、
第(８Ｎ−１）表示ライン、
第(８Ｎ）表示ライン、
に夫々異なるラインディザオフセット値ＬＤを割り当てる。次に、各画素データＰＤに、その画素データＰＤに対応した放電セルが属する表示ラインに割り当てられている上記ラインディザオフセット値ＬＤを加算する。そして、これら一連の８つの表示ラインに夫々異なる輝度の重み付け値を割り当て、図７に示す如く、各階調（第１〜第６階調）毎に、これら８つの表示ラインに夫々属する放電セルの各々を異なる輝度レベルにて発光（以下、ラインディザ処理と称する）するのである。
【００４８】
すなわち、最低輝度を表現する第１階調よりも１段階だけ高輝度を表現する第２階調駆動では、図７に示されるように、
第(８Ｎ−７）表示ラインに属する放電セル：輝度レベル「８」
第(８Ｎ−６）表示ラインに属する放電セル：輝度レベル「７」
第(８Ｎ−５）表示ラインに属する放電セル：輝度レベル「６」
第(８Ｎ−４）表示ラインに属する放電セル：輝度レベル「５」
第(８Ｎ−３）表示ラインに属する放電セル：輝度レベル「４」
第(８Ｎ−２）表示ラインに属する放電セル：輝度レベル「３」
第(８Ｎ−１）表示ラインに属する放電セル：輝度レベル「２」
第(８Ｎ）表示ラインに属する放電セル：輝度レベル「１」
なる発光が為される。
【００４９】
又、第２階調よりも１段階だけ高輝度を表現する第３階調駆動では、図７に示されるように、
第(８Ｎ−７）表示ラインに属する放電セル：輝度レベル「２４」
第(８Ｎ−６）表示ラインに属する放電セル：輝度レベル「２２」
第(８Ｎ−５）表示ラインに属する放電セル：輝度レベル「２０」
第(８Ｎ−４）表示ラインに属する放電セル：輝度レベル「１８」
第(８Ｎ−３）表示ラインに属する放電セル：輝度レベル「１６」
第(８Ｎ−２）表示ラインに属する放電セル：輝度レベル「１４」
第(８Ｎ−１）表示ラインに属する放電セル：輝度レベル「１２」
第(８Ｎ）表示ラインに属する放電セル：輝度レベル「１０」
なる発光が為される。
【００５０】
又、第３階調よりも１段階だけ高輝度を表現する第４階調駆動では、図７に示されるように、
第(８Ｎ−７）表示ラインに属する放電セル：輝度レベル「４８」
第(８Ｎ−６）表示ラインに属する放電セル：輝度レベル「４５」
第(８Ｎ−５）表示ラインに属する放電セル：輝度レベル「４２」
第(８Ｎ−４）表示ラインに属する放電セル：輝度レベル「３９」
第(８Ｎ−３）表示ラインに属する放電セル：輝度レベル「３６」
第(８Ｎ−２）表示ラインに属する放電セル：輝度レベル「３３」
第(８Ｎ−１）表示ラインに属する放電セル：輝度レベル「３０」
第(８Ｎ）表示ラインに属する放電セル：輝度レベル「２７」
なる発光が為される。
【００５１】
又、第４階調よりも１段階だけ高輝度を表現する第５階調駆動では、図７に示されるように、
第(８Ｎ−７）表示ラインに属する放電セル：輝度レベル「８０」
第(８Ｎ−６）表示ラインに属する放電セル：輝度レベル「７６」
第(８Ｎ−５）表示ラインに属する放電セル：輝度レベル「７２」
第(８Ｎ−４）表示ラインに属する放電セル：輝度レベル「６８」
第(８Ｎ−３）表示ラインに属する放電セル：輝度レベル「６４」
第(８Ｎ−２）表示ラインに属する放電セル：輝度レベル「６０」
第(８Ｎ−１）表示ラインに属する放電セル：輝度レベル「５６」
第(８Ｎ）表示ラインに属する放電セル：輝度レベル「５２」
なる発光が為される。
【００５２】
かかるラインディザ処理により、視覚上における階調数の増加を図るのである。
【００５３】
又、かかるラインディザ処理において、放電セルを連続したサブフィールドでサスティン放電発光させるにあたり、これを図５及び図６に示す如く単位表示期間内の前半部の下位サブフィールド群（SF0a,SF1a1〜SF1a4,SF2a1〜SF2a4,SF3a1〜SF3a4,SF4a1〜SF4a4,SF5）と、後半部の下位サブフィールド群（SF0b,SF1b1〜SF1b4,SF2b1〜SF2b4,SF3b1〜SF3b4,SF4b1〜SF4b4）とで分散して実行するようにしている。
【００５４】
よって、かかるラインディザ処理によれば、図６に示す如く第３〜第５階調駆動において、単位表示期間内で放電セルが点灯状態から消灯状態に推移する機会（二重丸にて示す）は２回となる。つまり、この際、放電セルが点灯状態から消灯状態に切り替わる周波数が垂直同期周波数の２倍となるので、この垂直同期周波数が低い例えばＰＡＬ方式テレビジョン信号等が入力映像信号として供給された際にもフリッカの抑制された良好な表示が為されるようになる。
【００５５】
又、かかるラインディザ処理においては、図６に示す如く、各階調毎に単位表示期間内の前半部及び後半部の双方で、一連の８つの表示ラインに夫々属する放電セルを夫々異なる発光期間に亘りサスティン放電発光させるようにしている。更に、この際、偶数表示ラインに属する放電セルと、奇数表示ラインに属する放電セルとで、上記前半部及び後半部各々での発光期間の大小関係を逆にしている。
【００５６】
例えば、図６に示す第３階調駆動では、奇数表示ラインである第(８Ｎ−７）表示ライン上の放電セルに対しては、発光期間「２４」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「８」と後半部での発光期間「１６」とで分散して行う。又、偶数表示ラインである第(８Ｎ−６）表示ライン上の放電セルに対しては、発光期間「２２」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「１５」と後半部での発光期間「７」とで分散して行う。又、奇数表示ラインである第(８Ｎ−５）表示ライン上の放電セルに対しては、発光期間「２０」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「６」と後半部での発光期間「１４」とで分散して行う。又、偶数表示ラインである第(８Ｎ−４）表示ライン上の放電セルに対しては、発光期間「１８」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「１３」と後半部での発光期間「５」とで分散して行う。又、奇数表示ラインである第(８Ｎ−３）表示ライン上の放電セルに対しては、発光期間「１６」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「４」と後半部での発光期間「１２」とで分散して行う。又、偶数表示ラインである第(８Ｎ−２）表示ライン上の放電セルに対しては、発光期間「１４」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「１１」と後半部での発光期間「３」とで分散して行う。又、奇数表示ラインである第(８Ｎ−１）表示ライン上の放電セルに対しては、発光期間「１２」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「２」と後半部での発光期間「１０」とで分散して行う。又、偶数表示ラインである第(８Ｎ）表示ライン上の放電セルに対しては、発光期間「１０」に亘るサスティン放電発光を、図８に示す如く前半部での発光期間「９」と後半部での発光期間「１」とで分散して行う。
【００５７】
要するに、ラインディザ処理において単位表示期間内の前半部と後半部とで分散して放電セルを連続してサスティン放電発光させるにあたり、表示ライン群内の１の表示ラインに属する放電セルと、隣接する表示ラインに属する放電セルとで、上記前半部及び後半部各々での発光期間の大小関係を逆にしているのである。
【００５８】
よって、上記の如き８つの表示ライン各々に固定して割り当てられた輝度重み付け値に対応したラインディザパターンとは異なる形態にて、単位表示期間内で一連の８つの表示ライン各々での発光パターンが変化することになるので、ラインディザパターンの発生が抑制される。
【００５９】
従って、図１に示されるプラズマディスプレイ装置によれば、垂直同期周波数が低い入力映像信号が供給された場合にも、ラインディザパターン及びフリッカの抑制された良好な画像表示が為されるようになる。
【００６０】
尚、上記実施例においては、図６に示すように、偶数表示ラインに属する放電セルと、奇数表示ラインに属する放電セルとで、単位表示期間内の前半部及び後半部各々での発光期間の大小関係を逆にしているが、必ずしも偶数表示ライン及び奇数表示ライン単位で行う必要はない。例えば、隣接する２又は３つの表示ライン単位で、単位表示期間内の前半部及び後半部各々での発光期間の大小関係を逆にしても良い。
【００６１】
要するに、隣接表示ライン同士において、単位表示期間内の前半部及び後半部各々での発光期間の大小関係が互いに逆になっているものと、前半部及び後半部各々での発光期間の大小関係が同一であるものとが混在していても良いのである。
【図面の簡単な説明】
【００６２】
【図１】サブフィールド法に基づく発光駆動シーケンスの一例を示す図である。
【図２】図１に示される発光駆動シーケンスに基づいて駆動される各放電セルの１フィールド期間内での発光駆動パターンの一例を示す図である。
【図３】本発明による駆動方法に基づきプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の構成を示す図である。
【図４】図３に示される駆動データ変換回路３におけるデータ変換テーブルを示す図である。
【図５】発光駆動シーケンスの一例を示す図である。
【図６】図５に示す発光駆動シーケンスに基づく発光駆動パターンを示す図である。
【図７】第１〜第６階調駆動各々にて表現される輝度レベルを各表示ライン毎に示す図である。
【図８】第３階調駆動による単位表示期間内での発光パターンを各表示ライン毎に示す図である。
【主要部分の符号の説明】
【００６３】
２        多階調化処理回路
３        駆動データ変換回路
６        駆動制御回路
２１      ラインディザオフセット値生成回路
１００    ＰＤＰ
【図１】
2007102204.tif 000003
【図２】
2007102204.tif 000004
【図３】
2007102204.tif 000005
【図４】
2007102204.tif 000006
【図５】
2007102204.tif 000007
【図６】
2007102204.tif 000008
【図７】
2007102204.tif 000009
【図８】
2007102204.tif 000010