(57)【要約】      （修正有）【課題】微小構造を有するマイクロマシンの量産に際して、微小構造体と微小構造体を制御する半導体素子を同一基板上に形成し、コストを低減する方法を提供する。【解決手段】マイクロマシンの作製に際して、膜のパターン形成を行うためのマスク材料を用いて犠牲層を形成し、半導体素子を形成する領域におけるマスクの除去と、微小構造体を形成する領域における犠牲層とマスクの除去を同一の工程にて行う。具体的には絶縁性基板上に選択的に犠牲層１０３を形成し、犠牲層を覆って半導体層１０４を形成し、半導体層上にマスク１０５を形成し、マスクを用いて半導体層をエッチングし、マスク及び犠牲層の除去を同時に行う微小電気機械式装置の作製方法を提供する。【選択図】図１
2007044864.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に選択的に犠牲層を形成し、
前記犠牲層を覆って半導体層を形成し、
前記半導体層上に第１のマスクを形成し、
前記第１のマスクを用いて前記半導体層をエッチングし、且つ前記犠牲層の一部を露出させ、
前記第１のマスク及び前記犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法。
【請求項２】
絶縁性基板上の第１の領域に犠牲層を形成し、
前記犠牲層を覆って前記第１の領域及び第２の領域に半導体層を形成し、
前記半導体層上の前記第１の領域に第１のマスクと、前記第２の領域に第２のマスクを形成し、
前記第１及び第２のマスクを用いて前記半導体層をエッチングし、
微小構造体の構造層及び半導体素子の活性層を形成し、且つ前記犠牲層の一部を露出させ、
前記第１のマスク並びに第２のマスク及び前記犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法。
【請求項３】
請求項１又は２のいずれか一において、
前記犠牲層上に前記半導体層を形成し、前記半導体層をエッチングした後に、
前記エッチングされた半導体層上に導電層を形成し、
前記導電層をエッチングして、前記微小構造体の第２の犠牲層及び前記半導体素子のゲート電極を形成することを特徴とする微小電気機械式装置の作製方法。
【請求項４】
絶縁性基板上に半導体層を形成し、
前記半導体層を覆って絶縁層を形成し、
前記絶縁層を介して選択的に犠牲層を形成し、
前記犠牲層上に導電層を形成し、
前記導電層上に第１のマスクを形成し、
前記第１のマスクを用いて前記導電層をエッチングし、且つ前記犠牲層の一部を露出させ、
前記第１のマスク及び前記犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法。
【請求項５】
絶縁性基板上の第１の領域及び第２の領域に半導体層を形成し、
前記半導体層を覆って絶縁層を形成し、
前記絶縁層を介して前記第１の領域に犠牲層を形成し、
前記犠牲層上及び前記第２の領域に導電層を形成し、
前記導電層上に第１のマスクを形成し、
前記第１のマスクを用いて前記導電層をエッチングし、且つ前記犠牲層の一部を露出させ、
前記第１のマスク及び前記犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法。
【請求項６】
絶縁性基板上の第１の領域及び第２の領域に半導体層を形成し、
前記半導体層を覆って絶縁層を形成し、
前記絶縁層を介して前記第１の領域に犠牲層を形成し、
前記犠牲層上及び前記第２の領域に導電層を形成し、
前記導電層上に第１及び第２のマスクを形成し、
前記第１及び第２のマスクを用いて前記導電層をエッチングして、微小構造体の構造層及び半導体素子のゲート電極を形成し、且つ前記犠牲層の一部を露出させ、前記マスクを用いて、前記導電層をエッチングし、
前記第１のマスク、第２のマスク及び前記犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記半導体層は、金属を用いて結晶化したシリコン層を有することを特徴とする微小電気機械式装置の作製方法。
【請求項８】
請求項１乃至６のいずれか一において、
前記半導体層は、金属を用いて結晶化したシリコン層を有し、
前記シリコン層には前記金属を有するシリサイドが形成されていることを特徴とする微小電気機械式装置の作製方法。
【請求項９】
請求項１乃至６のいずれか一において、
前記半導体層は、金属を用いて結晶化したシリコン層と、
非晶質シリコン層との積層構造を有することを特徴とする微小電気機械式装置の作製方法。
【請求項１０】
請求項１乃至９のいずれか一において、
前記第１のマスク、前記第２のマスク及び前記犠牲層は同一の材料からなることを特徴とする微小電気機械式装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一表面上に微小構造体と半導体素子を有する微小電気機械式装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳと呼ばれる微小機械システムの研究が盛んに進められている。ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）とは、微小電気機械システムの略称であり、マイクロマシン（マイクロマシンを含む半導体装置）と呼ばれる。現在、マイクロマシンの明確な定義はないが、一般には、半導体微細加工技術を用いて「立体構造を有し可動する微小構造体」及び「半導体素子を有する電子回路」を集積化した微細デバイスを指す。微小構造体は半導体素子とは異なり、立体的な構造の可動部を有し、可動部が動作するための空間が設けられている。
【０００３】
マイクロマシンは、電子回路によって微小構造体を制御することができる。そのため、従来のコンピュータを用いた装置のように中央処理制御型ではなく、センサによって得た情報を電子回路によって処理してアクチュエータ等を介して行動を起こすという一連の動作を行う、自律分散型のシステムを構築することができるのではないかと考えられている。
【０００４】
マイクロマシンについては数多くの研究がなされている。例えば、製造プロセスについてはウェハー製造やプラスチックアセンブリの施設と両立できなかったことを課題として、改良式ＭＥＭＳウェハーレベルパッケージが提案されている（特許文献１参照）。
【０００５】
また、ＭＥＭＳと呼ばれる電気機械的装置に関する文献がある（特許文献２参照）。特許文献２には薄膜の出発材料として、非晶質材料、ナノ結晶材料、マイクロ結晶材料、多結晶材料が挙げられ、その材料としてシリコン、ゲルマニウム、シリコンゲルマニウム、異方性誘電体材料、異方性圧電体材料、銅、アルミニウム、タンタル、及びチタンが記載されている。そして薄膜状の非晶質シリコン層がガラス基板の表面に形成され、結晶化される。良好な機械的特性を有するように、レーザ照射を制御して結晶化を行っている。
【０００６】
また、空間を形成するための犠牲層をエッチングする工程に関する技術として、例えば、第１の犠牲層部材と、第２の犠牲層部材とが異なるレジスト材料でなる微小電気機械式装置の製造方法に関する文献がある（特許文献３参照）。特許文献３には、異なるレジスト材料を用いることにより、ベーク温度に違いを生じさせ、エッチングレートの異なる犠牲層部材を形成している。
【特許文献１】特開２００１−１４４１１７号公報
【特許文献２】特開２００４−１２０１号公報
【特許文献３】特開２００４−１３３２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載されているように、マイクロマシンの構成要素である微小構造体は、シリコンウエハを用いた半導体素子を作製するプロセスにより形成される。特に、微小構造体を形成するのに十分な厚さや強度を有する材料を得るために、実用化されているマイクロマシンではシリコンウエハを用いるものが主流である。
【０００８】
また、微小な構造を有するマイクロマシンを量産するために、作製コストを低減する必要がある。その手段の一つとして、微小構造体と微小構造体を制御する半導体素子を同一基板上に形成する方法が考えられる。しかし、微小構造体と半導体素子を同一基板上に形成する場合には、犠牲層のエッチング等、半導体素子の作製プロセスとは異なる工程が必要であるため、プロセスが複雑になる。このように、微小構造体と、それを制御するための半導体素子では作製プロセスが異なり、結果として微小構造体又は半導体素子が破壊され、機能しなくなる可能性がある。そのため、現在実用化されているマイクロマシンの作製では、微小構造体と半導体素子が別のプロセスで形成されることが多い。
【０００９】
そこで本発明では、同一表面上に、微小構造体と半導体素子を同一基板上に形成し、これらを有するマイクロマシン（以下、半導体装置、微小電気機械式装置と記す）を作製する。特に、同一表面上に微小構造体と半導体素子を形成するに際して、犠牲層を除去する工程を簡略化する方法を提供する。
【課題を解決するための手段】
【００１０】
上記の課題を鑑み、本発明は、半導体素子部と微小構造体構造部のパターンの形成に際して、エッチング工程のマスク材料と同一の材料を用いて犠牲層を形成し、半導体素子を形成する領域と微小構造体を形成する領域でのマスクの除去と、微小構造体を形成する領域での犠牲層の除去を同一の工程にて行うことを特徴とする。
【００１１】
このような犠牲層を除去する工程は、微小構造体を形成する場合にその構造、動作方法から決定される。犠牲層が除去されると空間が生じ、微小構造体の一部が可動部となる。
【００１２】
以下に、本発明の具体的な構成を示す。
【００１３】
本発明の一形態は、絶縁性を有する基板（絶縁性基板）上に選択的に犠牲層を形成し、犠牲層を覆って半導体層を形成し、半導体層上にマスクを形成し、マスクを用いて半導体層をエッチングし、マスク及び犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法である。
【００１４】
本発明の別形態は、絶縁性基板上の第１の領域に犠牲層を形成し、犠牲層を覆って第１の領域及び第２の領域に半導体層を形成し、半導体層上の第１の領域に第１のマスクと、第２の領域に第２のマスクを形成し、第１及び第２のマスクを用いて半導体層をエッチングし、微小構造体の構造層及び半導体素子の活性層を形成し、且つ犠牲層の一部を露出させ、第１のマスク並びに第２のマスク及び犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法である。
【００１５】
上記のいずれか一の形態において、犠牲層上に半導体層を形成し、半導体層をエッチングした後に、エッチングされた半導体層上に導電層を形成し、導電層をエッチングして、微小構造体の第２の犠牲層及び半導体素子のゲート電極を形成する。
【００１６】
本発明の別形態は、絶縁性基板上に半導体層を形成し、半導体層を覆って絶縁層を形成し、絶縁層を介して選択的に犠牲層を形成し、犠牲層上に導電層を形成し、導電層上にマスクを形成し、マスクを用いて導電層をエッチングし、且つ犠牲層の一部を露出させ、マスク及び犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法である。
【００１７】
本発明の別形態は、絶縁性基板上の第１の領域及び第２の領域に半導体層を形成し、半導体層を覆って絶縁層を形成し、絶縁層を介して第１の領域に犠牲層を形成し、犠牲層上及び第２の領域に導電層を形成し、導電層上にマスクを形成し、マスクを用いて導電層をエッチングし、且つ犠牲層の一部を露出させ、マスク及び犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法である。
【００１８】
本発明の別形態は、絶縁性基板上の第１の領域及び第２の領域に半導体層を形成し、半導体層を覆って絶縁層を形成し、絶縁層を介して第１の領域に犠牲層を形成し、犠牲層上及び第２の領域に導電層を形成し、導電層上に第１及び第２のマスクを形成し、第１及び第２のマスクを用いて導電層をエッチングして、微小構造体の構造層及び半導体素子のゲート電極を形成し、且つ犠牲層の一部を露出させ、マスクを用いて、導電層をエッチングし、第１のマスク、第２のマスク及び犠牲層を同一の工程にて除去することを特徴とする微小電気機械式装置の作製方法である。
【００１９】
上記のいずれか一の形態において、半導体層は、金属を用いて結晶化したシリコン層を有する。また、半導体層には金属を有するシリサイドが形成されていてもよい。
【００２０】
本発明において、半導体層は金属を用いて結晶化したシリコン層と、非晶質シリコン層との積層構造を有してもよい。
【００２１】
本発明において、絶縁性基板を剥離してもよい。基板を剥離することで、薄型化、軽量化を図ることができる。
【発明の効果】
【００２２】
本発明は、微小構造体及び半導体素子を同一基板の同一表面上に形成することができるため、プロセスを簡略化することができる。その結果、微小電気機械式装置の生産タクト向上、コスト削減、さらには作製プロセス中の微小構造体へのダメージを低減することができる。
【００２３】
このように微小構造体及び半導体素子を同一表面上に形成することで、低コストで、組み立てやパッケージが不要な、微小電気機械式装置を提供することができる。
【００２４】
さらに本発明は、ニッケル等の金属を用いて結晶化した多結晶シリコンを、微小構造体の構造層及び半導体素子の活性層に用いることができ、これにより外力や応力に耐えうる微小構造体と優れた特性を有する半導体素子を同一表面上に形成した微小電気機械式装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されない。本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００２６】
（実施の形態１）
本実施の形態では、同一表面上に微小構造体及び半導体素子を形成する方法について、図面を用いて説明する。図面には、上面図及びＯ−Ｐ又はＱ−Ｒにおける断面図を示す。
【００２７】
本発明の微小構造体及び半導体素子は、同一表面上であって、絶縁性基板上に形成することができる。絶縁性基板としては、ガラス基板、石英基板、プラスチック基板等が挙げられる。例えば、プラスチック基板に微小構造体および半導体素子を形成することにより、柔軟性が高く、軽量な微小電気機械式装置を作製することができる。また、ガラス基板を研磨等により薄くすることにより、薄型の微小電気機械式装置を作製することもできる。さらには、金属等の導電性基板やシリコン等の半導体基板上に、絶縁性を有する膜（絶縁層）を形成した基板を、絶縁性基板として用いることも可能である。
【００２８】
まず、絶縁性基板１０１上に下地層１０２を形成する（図１（Ａ−１）（Ａ−２）参照）。下地層１０２には、酸化シリコン、窒化シリコン又は酸化窒化シリコン若しくは窒化酸化シリコンなどの絶縁性材料を単層構造または積層構造で形成することができる。本実施の形態では下地層１０２は積層構造で形成する。下地層１０２の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ及びＨ２を反応ガスとして成膜される酸化窒化シリコンを１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）の膜厚となるように形成することができる。本実施の形態では、下地層１０２の一層目として、膜厚５０ｎｍの酸化窒化シリコンを形成する。下地層１０２のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ４及びＮ２Ｏを反応ガスとして、酸化窒化シリコンを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さとなるように積層して形成することができる。本実施の形態では、下地層１０２の二層目として、膜厚１００ｎｍの酸化窒化シリコンを形成する。
【００２９】
次に、下地層１０２の上に第１の犠牲層１０３を成膜し、所定の形状にエッチングする（図１（Ａ−１）（Ａ−２）参照）。第１の犠牲層１０３には、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当し、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成されている樹脂である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられ、また、置換基としてフルオロ基を用いてもよい。また、さらには置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００３０】
第１の犠牲層１０３には、感光剤を含むレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹脂を用いてもよい。
【００３１】
いずれの材料を用いる場合であっても、その表面張力と粘度は、材料が混入された溶媒の濃度を調整したり、界面活性剤等を加えたりすることで決定する。例えば、界面活性剤を加えることにより溶媒の表面張力を低下させることができる。
【００３２】
以上のような材料を用いて成膜した後、所定の形状となるようにエッチングして、第１の犠牲層１０３を形成することができる。エッチングには、フォトリソグラフィ法を用いることができる。また、インクジェットのような液滴吐出装置を用いてマスクを描画し、当該マスクを用いて第１の犠牲層１０３のエッチングを行ってもよい。このような液滴吐出装置を用いてマスクを描画することにより、フォトリソグラフィ法では必要な露光や現像の工程、マスク材料の無駄を省くことができる。
【００３３】
第１の犠牲層１０３の膜厚は、第１の犠牲層１０３の材料や、構造体の構造及び動作方法、犠牲層エッチングの方法等を考慮して決定する。例えば、第１の犠牲層１０３が過度に薄いとエッチング剤が拡散しないので、エッチングされない、またはエッチング後に構造層が座屈するといった現象が生じる。
【００３４】
また、構造体を静電引力（以下、静電力という。）で動作させる場合、第１の犠牲層が厚すぎると駆動できなくなる。例えば、構造体が下部の導電層と構造層との間に生じる静電力による駆動を行う場合、第１の犠牲層１０３は０．５μｍ以上３μｍ以下の厚さとし、好ましくは１μｍ〜２．５μｍにするとよい。
【００３５】
次に、下地層１０２及び第１の犠牲層１０３上に、半導体層１０４を形成する。半導体層１０４は、半導体素子を構成する活性層及び微小構造体を構成する構造層となる。なお、活性層は、チャネル形成領域、ソース領域及びドレイン領域を有する。半導体層１０４は、シリコンを主成分とする材料、又はゲルマニウムを０．０１〜４．５ａｔｏｍｉｃ％程度含むシリコンゲルマ材料等の、シリコンを有する材料により形成することができる。半導体層１０４には、結晶構造を有するもの又は非晶質構造を有するものを用いる。
【００３６】
そして、半導体層１０４上の所定の領域にマスク１０５を形成する（図１（Ｂ−１）（Ｂ−２）参照）。マスク１０５は、例えばレジスト剤を塗布した後に活性層及び構造層の形状となるように露光や現像をすることによって、所定の形状にする。
【００３７】
本発明において、マスク１０５には、第１の犠牲層１０３と同一の材料、又は後のマスク除去工程において、同時に処理できる材料を用いる。
【００３８】
マスク１０５を用いて半導体層１０４をエッチングし、活性層１０７及び構造層１０８が形成される（図１（Ｃ−１）（Ｃ−２）参照）。このとき、第１の犠牲層１０３の一部は、露出される。
【００３９】
そして、第１の犠牲層１０３とマスク１０５を同時に除去する（図２（Ａ−１）（Ａ−２）参照）。本発明では、第１の犠牲層１０３とマスク１０５は同一の材料又は同一工程にて処理できる材料により形成している。第１の犠牲層１０３とマスク１０５を同一工程にて除去できるよう、処理時間を適宜調整する。そのため、同一工程において第１の犠牲層１０３とマスク１０５を除去することができる。第１の犠牲層１０３が除去されることで空間が形成される。この空間の存在により、微小構造体の一部は可動部となる。
【００４０】
なお、犠牲層とは、微小構造体に必要な空間を形成するために除去される層をいい、導電層であっても、絶縁層であってもよい。
【００４１】
このように、本発明は、マスク１０５の除去と第１の犠牲層１０３の除去を同一の工程にて行うことを特徴とする。これにより、犠牲層の除去のみを目的とした工程を省略することができ、構造層１０８と活性層１０７へのダメージを低減することができる。
【００４２】
構造層１０８の材料と膜厚は、第１の犠牲層１０３の厚さと材料、構造体の構造、又は犠牲層エッチングの方法等の様々な要因を考慮して決定することができる。例えば、構造層１０８に内部応力の分布差が大きい材料を用いると構造層１０８に反りが生じる恐れがある。逆に、この構造層１０８の反りを利用して構造体を形成することも可能である。また、構造層１０８を厚く成膜すると内部応力に分布が生じ、反りや座屈の原因となる。以上を鑑み、構造層１０８を形成する場合、膜厚は０．５μｍ以上１０μｍ以下とすることが好ましい。
【００４３】
本実施の形態では第１の犠牲層１０３の上に活性層１０７および構造層１０８となる半導体層を形成しているが、第１の犠牲層１０３の上に絶縁層を形成し、その後に半導体層を形成してもよい。このような工程を用いることで、第１の犠牲層１０３を除去する際に絶縁層によって構造層１０８を保護し、構造層１０８へのダメージを低減することができる。
【００４４】
次に、活性層１０７、および構造層１０８の上に、構造層１０８の上面を覆う絶縁層１０９を形成する（図２（Ａ−１）（Ａ−２）参照）。絶縁層１０９は、半導体素子のゲート絶縁層として機能する。絶縁層１０９は下地層１０２と同様、酸化シリコン、窒化シリコン等のシリコンを含む材料を用いて、プラズマＣＶＤ法またはスパッタリング法等により形成することができる。単層構造又は積層構造のどちらでもよい。本実施の形態では、絶縁層１０９として、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００４５】
また、絶縁層１０９の材料として、高誘電率を有する金属酸化物、例えば、ハフニウム（Ｈｆ）酸化物を用いることもできる。このような高誘電率材料を用いてゲート絶縁層を構成することで、低電圧で半導体素子を駆動することができ、低消費電力の微小電気機械式装置を提供することができる。
【００４６】
また、絶縁層１０９は高密度プラズマ処理によって形成する。高密度プラズマ処理とは、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３以上９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）のような高周波を用いたプラズマ処理である。このような条件でプラズマを発生させると、低電子温度が０．２ｅＶから２ｅＶとなる。このように低電子温度である高密度プラズマは、活性種の運動エネルギーが低いため、プラズマダメージが少なく、欠陥の少ない膜を形成することができる。
【００４７】
プラズマ処理を行うことのできる成膜室に、活性層１０７と構造層１０８が形成された基板を配置し、プラズマ発生用の電極、所謂アンテナと被形成体との距離を２０ｍｍから８０ｍｍ、好ましくは２０ｍｍから６０ｍｍとして処理を行う。このような高密度プラズマ処理を用いることで、基板温度４００℃以下の低温プロセスが可能となる。そのため、耐熱性の低いガラスやプラスチックを絶縁性基板１０１として利用することができる。
【００４８】
このような高密度プラズマを用いた成膜の雰囲気は窒素雰囲気、又は酸素雰囲気とすることができる。窒素雰囲気とは、代表的には、窒素と希ガスとの混合雰囲気、又は窒素と水素と希ガスとの混合雰囲気である。希ガスには、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち、少なくとも１種を用いる。酸素雰囲気とは、代表的には、酸素と希ガスの混合雰囲気、酸素と水素と希ガスの混合雰囲気、又は一酸化二窒素と希ガスとの混合雰囲気である。希ガスには、ヘリウム、ネオン、アルゴン、クリプトン、キセノンのうち、少なくとも１種を用いる。
【００４９】
このような高密度プラズマ処理により形成された絶縁層は、膜の形成時に他の被膜に与えるダメージが少なく、緻密になる。また、当該絶縁層と接触する界面状態を改善することができる。例えば高密度プラズマ処理によりゲート絶縁層を形成すると、半導体層との界面状態を改善することができる。その結果、半導体素子の電気的特性を向上させることができる。さらに、このように絶縁層を構造層上に成膜することによって、形成時に構造層に与えるダメージを少なくすることができ、構造層１０８の機械的強度の劣化を防止することができる。
【００５０】
ここでは、絶縁層１０９の形成に高密度プラズマ処理を用いる場合を説明したが、半導体層に高密度プラズマ処理を施してもよい。高密度プラズマ処理によって、半導体層表面の改質を行うことができる。その結果、界面状態を改善でき、半導体素子の電気的特性を向上させることができる。
【００５１】
さらに、絶縁層１０９の形成のみではなく、下地層１０２や他の絶縁層を形成する場合にも、高密度プラズマ処理を用いることができる。
【００５２】
次に、絶縁層１０９上に半導体素子のゲート電極として機能する、第１の導電層１１０、および微小構造体の第２の犠牲層１１１を形成する（図２（Ｂ−１）（Ｂ−２）参照）。第１の導電層１１０は、ＣＶＤ法やスパッタリング法などを用いて形成することができ、所定の形状となるようにエッチングを行う。また導電性材料を含む組成物を用いて、液滴吐出法により形成することもできる。導電性材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体、ＩＴＯ（インジウム錫酸化物）、酸化ケイ素を組成物として有するＩＴＳＯ、インジウム亜鉛酸化物であるＩＺＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）、窒化チタン（ＴｉＮ）、等を用いることができる。なお、インジウム亜鉛酸化物（ＩＺＯ）とは、インジウム錫酸化物（ＩＴＯ）に２〜２０重量％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電性材料である。また液滴吐出法により形成する場合、これら金属が混入された溶媒、若しくは分散性ナノ粒子、又はハロゲン化銀の微粒子等を用いることができる。液滴吐出法を用いることにより、フォトリソグラフィ法で必要な現像や露光工程を省くことができるため、プロセスが簡略になる。
【００５３】
第１の導電層１１０や第２の犠牲層１１１の端面はテーパー状にエッチングしてもよい。端面をテーパー状にすることで、その後の工程で形成される膜が良好に被覆しうる。また、第１の導電層１１０や第２の犠牲層１１１は単層構造又は積層構造を用いることが可能である。
【００５４】
次に、半導体素子を構成する活性層１０７に不純物元素を添加してＮ型不純物領域１１３およびＰ型不純物領域１１２を形成する（図２（Ｃ−１）（Ｃ−２）参照）。このような不純物領域は、フォトリソグラフィ法によりマスクを形成し、不純物元素を添加することで選択的に形成することができる。不純物元素を添加する方法は、熱拡散による方法またはイオン注入法で行うことができる。Ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い、Ｐ型を付与する不純物元素としては、ボロン（Ｂ）を用いることができる。Ｎ型不純物領域１１３、および、Ｐ型不純物領域１１２には、１×１０２０〜１×１０２１／ｃｍ３の濃度範囲で不純物元素が添加されることが望ましい。
【００５５】
次に、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる絶縁層を形成し、当該絶縁層を垂直方向に異方性エッチングすることで、第１の導電層１１０の側面に接して、絶縁層として機能するサイドウォール１１４を形成する（図２（Ｃ−１）（Ｃ−２）参照）。このとき、第２の犠牲層１１１の側面にもサイドウォール１１４が形成される。サイドウォール１１４を形成したくない場合、サイドウォール１１４を形成する前に予め、第２の犠牲層１１１を覆うマスクを形成しておく。
【００５６】
次に、Ｎ型不純物領域１１３を有する活性層１０７に不純物元素を添加し、サイドウォール１１４の下方に設けられたＮ型不純物領域１１３よりも高い不純物濃度を有する高濃度Ｎ型不純物領域１１７を形成する。
【００５７】
このように濃度の異なる二つの不純物領域を形成するのは、短チャネル効果を防止するためである。短チャネル効果とは、ゲート長が短くなることで、ゲートに電圧をかけなくともソースとドレインの間にリーク電流が流れる現象のことである。また、ここでＮ型の半導体素子にのみ、濃度の異なる二つの領域を形成したが、これは、Ｎ型の半導体素子が短チャネル効果の影響を受けやすいからである。勿論、Ｐ型の半導体素子にサイドウォールを形成し、高濃度Ｐ型不純物領域を形成してもよい。
【００５８】
また、第１の導電層１１０が異なる導電性材料の積層構造を有し、テーパー形状である場合、サイドウォールを設けなくとも、一度の不純物元素の添加でＮ型不純物領域１１３および高濃度Ｎ型不純物領域１１７を形成することもできる。
【００５９】
不純物領域を形成した後、不純物元素を活性化するために加熱処理、赤外光の照射、又はレーザ光の照射を行うとよい。また、活性化と同時に絶縁層１０９へのプラズマによるダメージや絶縁層１０９と活性層１０７との界面へのプラズマによるダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面又は裏面からエキシマレーザを用いて不純物元素を活性化させると、効果的に活性化を行うことができる。またＹＡＧレーザの第２高調波のような高調波を照射して活性化させてもよい。ＹＡＧレーザはメンテナンスの頻度が少ないため、活性化手段として好ましい。
【００６０】
また、酸化窒化シリコン、酸化シリコンなどの絶縁物からなるパッシベーション膜を第１の導電層１１０や半導体層を覆うように形成した後に、加熱処理、赤外光の照射、又はレーザ光の照射を行い、水素化を行うことも可能である。例えば、パッシベーション膜として、プラズマＣＶＤ法を用いて酸化窒化シリコン膜を形成し、その後、クリーンオーブンを用いて、３００〜５５０℃で１〜１２時間加熱し、半導体層の水素化を行うことができる。この工程を行うことで、パッシベーション膜に含まれる水素により、不純物元素の添加で生じた半導体層のダングリングボンドを終端することもできる。また同時に、上述の不純物領域の活性化処理を行うこともできる。
【００６１】
上述の工程により、Ｎ型半導体素子１１５とＰ型半導体素子１１６が形成される（図２（Ｃ−１）（Ｃ−２）参照）。このとき、微小構造体を構成する構造層１０８には第２の犠牲層１１１で覆われていない領域に不純物領域が形成されている。
【００６２】
続いて、全体を覆うように層間絶縁層１１８を形成する（図３（Ａ−１）（Ａ−２）参照）。層間絶縁層１１８は、絶縁性を有する材料により形成することができる。無機材料でも有機材料でもよい。無機材料には、酸化シリコン、窒化シリコン等を用いることができる。有機材料には、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。ポリシラザンは、シリコン（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を原料として形成される。
【００６３】
次に、層間絶縁層１１８および絶縁層１０９を順次エッチングして開口し、コンタクトホール１１９を形成する（図３（Ａ−１）（Ａ−２）参照）。エッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。本実施の形態では、ドライエッチング法によりコンタクトホール１１９を形成する。
【００６４】
次に、層間絶縁層１１８上及びコンタクトホール１１９にソース電極、ドレイン電極として機能する第２の導電層１２０を形成する（図３（Ａ−１）（Ａ−２）参照）。このときに、電気回路を構成する配線を形成することができる。
【００６５】
導電層は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）若しくはシリコン（Ｓｉ）の膜又はこれらの元素を用いた合金からなる導電性材料の膜により形成することができる。これら導電性材料が混入された組成物を液滴吐出法によって吐出して、第２の導電層１２０を形成することができる。また、スパッタリング法やＣＶＤ法によって上記のような導電性材料により成膜した後に所定の形状にエッチングすることで第２の導電層１２０を形成することができる。
【００６６】
また、第２の導電層１２０が上面からみて角を有するパターンの場合、その角が丸みを帯びるようにエッチングすることが好ましい。これにより、ゴミの発生と堆積を抑えることができ、歩留まりを向上させることができる。これは、第１の導電層１１０等の導電層をエッチングするときについても同様である。
【００６７】
次に、層間絶縁層１１８をエッチングし、開口部１２１を形成する。その結果、第２の犠牲層１１１が露出する（図３（Ｂ−１）（Ｂ−２）参照）。エッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。なお図３（Ｂ−１）（Ｂ−２）には、微小構造体のみを示している。
【００６８】
本実施の形態では、ドライエッチング法により開口部１２１を形成する。開口部１２１は、第２の犠牲層１１１をエッチング除去するために開口する。したがって、エッチング剤が流入するように、開口部１２１の径を適切に決定する必要がある。例えば、開口部１２１の直径を２μｍ以上とすることが好ましい。
【００６９】
また、開口部１２１は、第２の犠牲層１１１をエッチングしやすいように、大きく開口することも可能である。つまり、上述のように小さく開口する必要はなく、層間絶縁層１１８が必要な部分（例えば半導体素子上など）を残して、第２の犠牲層１１１全体が露出するように開口部１２１を形成すればよい。また開口部１２１を複数形成することにより、第２の犠牲層１１１の除去を短時間で行うことができる。
【００７０】
次に、第２の犠牲層１１１をエッチングにより除去する（図４（Ａ）（Ｂ）参照）。なお図４（Ａ）（Ｂ）では微小構造体のみを示し、それぞれＯ−Ｐ断面の微小構造体及びＱ−Ｒ断面の微小構造体を示す。エッチングは、第２の犠牲層１１１の材料によってウエットエッチング法又はドライエッチング法を適用することができる。開口部１２１にエッチング液又はエッチングガスを導入することにより、第２の犠牲層１１１をエッチング除去することができる。
【００７１】
例えば、第２の犠牲層１１１がタングステン（Ｗ）である場合、２８重量％のアンモニアと３１重量％の過酸化水素水を１：２で混合した溶液に漬けることで除去することができる。処理時間は膜厚等により適宜調整すればよい。第２の犠牲層１１１が二酸化珪素の場合は、フッ酸４９重量％水溶液１に対してフッ化アンモニウムを７の割合で混合したバッファードフッ酸を用いて、除去することができる。第２の犠牲層１１１がシリコンの場合は、リン酸、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ等のアルカリ金属の水酸化物、ＮＨ４ＯＨ、ヒドラジン、ＥＰＤ（エチレンジアミン、ピロカテコール、水の混合物）、ＴＭＡＨ、ＩＰＡ、ＮＭＤ３溶液等を用いて除去することができる。ウエットエッチング後の乾燥に際しては、毛管現象による構造体の座屈を防ぐため、粘性の低い有機溶媒（例えばシクロヘキサン）を用いてリンスを行うか、若しくは低温低圧の条件で乾燥させるか、又はこの両者の組み合わせにより行うことができる。
【００７２】
また、第２の犠牲層１１１は、大気圧など高圧の条件において、Ｆ２やＸｅＦ２を用いてドライエッチングを行うことによっても除去することができる。毛管現象による構造体の座屈を防ぐため、構造体表面に撥水性を持たせるプラズマ処理を行ってもよい。
【００７３】
このような工程により第２の犠牲層１１１をエッチング除去することで、空間が生じ、微小構造体１２２を形成する。そして、同一表面上に微小構造体１２２と、Ｎ型半導体素子１１５、Ｐ型半導体素子１１６を形成することができる（図４（Ｃ）参照）。同一基板の同一表面上に微小構造体と半導体素子を形成することで、組み立てやパッケージが不要となり、従来よりも低コストで微小電気機械式装置を作製することができる。
【００７４】
以上説明した、微小構造体１２２を形成する方法においては、構造層１０８の材料、第１の犠牲層１０３、第２の犠牲層１１１の材料、及び犠牲層を除去するエッチング剤の適当な組み合わせを選択する必要がある。例えば、エッチング剤を特定のものに決めた場合、構造層１０８の材料よりもエッチングレートが大きい材料を用いて第１の犠牲層１０３及び第２の犠牲層１１１を構成すればよい。
【００７５】
（実施の形態２）
本発明では、構造層に適用する半導体層には、結晶構造を有するもの、非晶質構造を有するものを用いることができる。そこで本実施の形態では、構造層が結晶性シリコン層である場合を説明する。
【００７６】
まず、構造層の被形成面に、非晶質シリコン層を形成する。そして、加熱処理することにより非晶質シリコン層が結晶化され、結晶性シリコン層を得ることができる。加熱処理には、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプから発する光の照射（以下、ランプアニールと記す）、又はそれらを組み合わせて用いることができる。
【００７７】
レーザ照射には、連続発振型のレーザビーム（以下、ＣＷレーザビームと記す）やパルス発振型のレーザビーム（以下、パルスレーザビームと記す）を用いることができる。レーザビームとしては、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうちの一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度には０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度は１０〜２０００ｃｍ／ｓｅｃ程度に制御する。なお、本明細書中においてレーザビームとは、レーザ光を含むものとする。
【００７８】
なお連続発振型の基本波のレーザビームと連続発振型の高調波のレーザビームを照射するようにしてもよいし、連続発振型の基本波のレーザビームとパルス発振の高調波のレーザビームとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギーを補うことができる。
【００７９】
またパルス発振型のレーザであって、シリコン層がレーザビームによって溶融してから固化するまでに、次のパルスのレーザビームを照射できるような発振周波数で発振させるレーザを用いることもできる。このような周波数でレーザを発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を使用する。
【００８０】
その他の加熱処理として加熱炉を用いる場合には、非晶質シリコン層を４００〜５５０℃で２〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を４００〜５５０℃の範囲で段階的に設定するとよい。最初の４００℃程度の低温加熱工程により、非晶質シリコン層の水素等が出てくるため、結晶化の際の膜荒れを低減することができる。さらに、結晶化を促進させる金属元素、例えばニッケル（Ｎｉ）を非晶質シリコン層上に形成すると、加熱温度を低減することができるため、好ましい。金属元素には、Ｆｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ等を用いることもできる。
【００８１】
さらに加熱処理に加えて、上記のようなレーザビームを照射し、結晶性シリコン層を形成してもよい。
【００８２】
このような金属を用いて結晶化された多結晶シリコンは、結晶構造が単結晶を用いた場合とほぼ同じであり、金属を用いない結晶化によって形成される多結晶シリコンに比べて靭性を高くすることができる。これは、金属を用いた結晶化により多結晶シリコンの結晶粒界が連続しているからである。結晶粒界が連続している多結晶シリコンは、金属を用いない結晶化によって得られる多結晶シリコンと異なり、結晶粒界で共有結合が途切れることが無い。そのため、金属を用いない結晶化によって得られる多結晶シリコンで起こる、結晶粒界が欠陥となる応力集中が起こらず、結果として、金属を用いずに形成された多結晶シリコンに比べて破壊応力が高くなる。
【００８３】
結晶粒界が連続している多結晶シリコンでは電子の移動度が大きいため、微小構造体を静電力で制御する場合の材料として適している。さらに、構造層は、結晶化を助長させる金属元素を含み、導電性を有するため、構造体を静電力で制御する本発明の微小電気機械式装置に好適である。もちろん、微小構造体を電磁力により制御する場合の構造層に金属を用いずに形成した多結晶シリコン層を適用してもよい。
【００８４】
また、金属にニッケルを用いる場合、シリコン層では、ニッケルシリサイドが形成されうる。ニッケルシリサイドのようなシリコン合金は一般に機械的強度が高いことが知られている。そのため、加熱処理時に用いる金属をシリコン層中の全体または一部に選択的に残しておき、適当な熱処理を加えることで、さらに硬く、導電性の高い微小構造体を形成することができる。
【００８５】
上記のような結晶化に用いた金属を残したニッケルシリサイドを有する層（ニッケルシリサイド層）と多結晶シリコン層を積層させることで、導電性に優れ、しなやかな構造層を得ることができる。また、非晶質シリコン層とニッケルシリサイド層とを積層することで導電性に優れた硬い層にすることができる。
【００８６】
このようなシリサイド層は、ニッケル以外にタングステン、チタン、モリブデン、タンタル、コバルト、白金によっても形成することができる。それぞれ、タングステンシリサイド層、チタンシリサイド層、モリブデンシリサイド層、タンタルシリサイド層、コバルトシリサイド層、白金シリサイド層となる。このうち、コバルトや白金は、加熱温度を低下させるための金属として用いることもできる。
【００８７】
このような工程によって形成された構造層１０８は、金属を有する状態で用いることができる。
【００８８】
しかし、結晶化を助長させるために用いる金属は微小電気機械式装置の汚染源となるため、結晶化した後に除去した方がよい。この場合、加熱処理又はレーザ照射による結晶化の後、シリコン層上にゲッタリングシンクとなる層を形成し、加熱することにより、金属元素をゲッタリングシンクへ移動させることができる。ゲッタリングシンクには、多結晶半導体層や不純物が添加された半導体層を用いることができる。例えば、半導体層上にアルゴン等の不活性元素が添加された多結晶半導体層を形成し、これをゲッタリングシンクとして適用することができる。不活性元素を添加することによって、多結晶半導体層にひずみを生じさせることができ、ひずみにより効率的に金属元素を捕獲することができる。またリン（Ｐ）等の元素を添加した半導体層を形成することによって、金属を捕獲することもできる。
【００８９】
構造層に導電性が必要な場合は、金属を除去した後、リン（Ｐ）や砒素（Ａｓ）、ボロン（Ｂ）等の不純物元素を添加することも可能である。導電性を持たせた構造体は、静電力で制御する本発明の微小電気機械式装置に好適である。
【００９０】
構造層は、必要な厚さを得るために、積層構造にしてもよい。たとえば、非晶質シリコン層の形成と、加熱処理による結晶化を繰り返すことによって多結晶シリコン層を積層で形成することができる。この加熱処理によって、先に形成された多結晶シリコン層内の応力を緩和し、膜剥がれや基板の変形を防ぐことができる。また、さらに膜内の応力を緩和するために、工程にシリコン層のエッチングも含めて、繰り返すこともできる。このような、工程にエッチングを含めた形成方法は、内部応力の大きい材料を構造層に用いる場合に好適である。
【００９１】
上記のように、金属を用いて結晶化を行う場合、金属を用いずに行う結晶化に比べて低温で結晶化することができるため、微小構造体を形成する基板の選択の幅が広がる。例えば、半導体層を加熱のみで結晶化させる場合、１０００℃前後の温度で１時間程度の加熱を行う必要があり、この場合、ガラス基板を用いることができない。しかしながら、本実施の形態のように上記金属を用いて結晶化することによって、歪み点が５９３℃であるガラス基板を用いることが可能になる。
【００９２】
（実施の形態３）
微小構造体１２２を静電力で可動させる場合、下地層の下に共通電極や制御電極等として使用することができる下部電極を形成するとよい。そこで本実施の形態では、下部電極を有する微小電気機械式装置について説明する。
【００９３】
微小構造体１２２を静電力で可動させる場合、下地層１０２の下に共通電極や制御電極等として使用することができる導電層１２３を形成するとよい（図９参照）。また、下地層１０２を積層構造にしている場合、当該下地層１０２の層間に導電層１２３を形成することも可能である。導電層１２３は、タングステン等の金属や導電性を有する物質を材料として、ＣＶＤ法等により形成する。また、導電層１２３を必要に応じて所定の形状にエッチングして、パターン形成しても良い。
【００９４】
本実施の形態は、実施の形態１及び実施の形態２と自由に組み合わせることができる。
【００９５】
（実施の形態４）
本発明において、微小構造体には様々な性質のシリコンやシリコンの化合物を積層させることができる。様々な性質のシリコン層は、その結晶構造が非晶質、微結晶、多結晶等のいずれかを選択することによって、強度等の性質が異なる。さらには多結晶であっても、結晶方向による性質の違いを有するシリコン層となる。そこで本実施の形態では、構造層に用いられる半導体層の構成例について説明する。
【００９６】
図５に示すように、結晶構造の異なるシリコンやシリコンの化合物を積層させることができる。図５（Ａ）には、絶縁性基板１０１上に、非晶質シリコン層１５０、多結晶シリコン層１５１及びニッケルシリサイドを有する層１５２を積層させた場合を示す。本発明は、構造体を構成する層を選択し、積層させることができる。また、積層構造の形成は容易に行うことができるため、所望の性質を有する構造層１０８を形成することも容易である。
【００９７】
ニッケルシリサイドのようなシリコン合金は一般に機械的強度が高いことが知られている。半導体層の結晶化に用いる金属を半導体層中の全体または一部に選択的に残しておき、適当な熱処理を加えることで、機械的強度が高く、導電性の高い構造体を形成することができる。
【００９８】
上記のように金属を用いた結晶化は、金属を選択的に塗布することで、部分的に行うこともできる。たとえば、構造層１０８の、下に第１の犠牲層１０３がある部分のみ金属を塗布し、結晶化することができる。
【００９９】
上記のような結晶化は、レーザビームを選択的に照射することで、部分的に行うこともできる。たとえば、構造層１０８の、下に第１の犠牲層１０３がある部分１５４のみ結晶化することができる。さらには、図５（Ｂ）に示すように、レーザビームの照射条件を変化させることにより、梁構造の柱部分１５５のみに非晶質シリコンを残し、梁部分を結晶化させることも可能である。
【０１００】
上記のように部分的に結晶化することで、様々な材料を組み合わせることができる。たとえば、駆動する部分のみ結晶化して、靭性を高めることができる。
【０１０１】
その他の構造層は、実施の形態２で説明したような多結晶シリコンを有する層と、非晶質シリコンを有する層とを積層することができる。
【０１０２】
また、多結晶シリコンに金属を残した層と、多結晶シリコンを有する層とを積層させることで、導電性に優れ、且つ、しなやかな材料を得ることができる。
【０１０３】
また、非晶質シリコンを有する層ととシリサイドを有する層を積層してもよい。その結果、導電性に優れ、硬くすることができる。
【０１０４】
なお、積層させる層のそれぞれの厚さの比率によって、しなやかさと硬さのバランスを決めることができる。これは、非晶質シリコン層の結晶欠陥から破壊がおきても、結晶性の高い多結晶シリコン層には破壊が伝播しにくいため、そこで破壊が止まると考えられるためである。
【０１０５】
また、金属を用いてレーザ結晶化した場合、シリコンの結晶成長方向が基板に対して垂直方向に進み、金属を用いないでレーザ結晶化した場合、結晶成長方向が基板に対して平行方向に進む。この両者を２層以上積層することで、さらに靭性に優れた材料を得ることができる。結晶方向が異なる膜が積層しているため、一方の層に亀裂等を生じたとしても、他方の結晶方向の違う層には亀裂が伝播しにくく、結果として、強度の高い構造層１０８を形成することができる。
【０１０６】
上記のような非晶質シリコン層、多結晶シリコン層、またはニッケルシリサイドを有する層は、必要な厚さを得るために、膜の形成を繰り返して積層させることも可能である。たとえば、非晶質シリコンを有する層の形成と、加熱を繰り返してもよい。また、さらに膜内の応力を緩和するために、エッチングも含めて繰り返してもよい。膜の形成と結晶化の組み合わせは、上記の例の中から自由に選んで組み合わせることができる。
【０１０７】
このように半導体層を積層させることで、しなやかさと硬さを併せ持つ構造層を得ることができる。
【０１０８】
本実施の形態は、実施の形態１〜３と自由に組み合わせることができる。
【０１０９】
（実施の形態５）
本実施の形態では、同一表面上に微小構造体および半導体素子を形成する方法について、実施の形態１とは異なる方法を、図面を用いて説明する。図面において、上側には上面図を示し、下側には上面図Ｏ−Ｐ、もしくはＱ−Ｒにおける断面図を示す。
【０１１０】
まず、実施の形態１と同様に、絶縁性基板２０１上に下地層２０２を形成する（図６（Ａ−１）（Ａ−２）参照）。
【０１１１】
次に、微小構造体を構成する半導体層２０３と半導体素子を構成する活性層２０４を形成し、所定の形状にエッチングする（図６（Ａ−１）（Ａ−２）参照）。半導体層２０３、活性層２０４は、実施の形態１と同様に形成することができる。また半導体層２０３、活性層２０４には、非晶質シリコン又は結晶性シリコンを用いることができる。
【０１１２】
次に、実施の形態１と同様に半導体層２０３、活性層２０４上に絶縁層２０５を形成する（図６（Ａ−１）（Ａ−２）参照）。絶縁層２０５は、半導体素子のゲート絶縁層として機能する。また、実施の形態１と同様に、絶縁層等は、高密度プラズマにより形成することができる。
【０１１３】
次に、微小構造体を構成する半導体層２０３の上に第１の犠牲層２０６を成膜し、所定の形状にエッチングする（図６（Ｂ−１）（Ｂ−２）参照）。第１の犠牲層２０６は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いることができる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料を用いて形成してもよい。
【０１１４】
第１の犠牲層２０６は、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。
【０１１５】
いずれの材料を用いる場合であっても、その表面張力と粘度は、材料が混入された溶媒の濃度を調整したり、界面活性剤等を加えたりして調整する。例えば、界面活性剤を加えることにより溶媒の表面張力を低くすることができる。
【０１１６】
以上のような材料を形成した後、所定の形状となるようにエッチングして、第１の犠牲層２０６を形成することができる。エッチングには、フォトリソグラフィ法を用いることができる。また、インクジェットなどの液滴吐出装置を用いてマスクを描画し、マスクを用いて第１の犠牲層２０６のエッチングを行ってもよい。このような液滴吐出装置を用いてマスクを描画することにより、フォトリソグラフィ法において必要な露光や現像の工程、マスク材料の無駄を省くことができる。
【０１１７】
第１の犠牲層２０６の膜厚は、第１の犠牲層２０６の材料や、構造体の構造および動作方法、犠牲層エッチングの方法等を考慮して決定する。例えば、第１の犠牲層２０６が過度に薄いと、エッチング剤が拡散せずにエッチングされない、又はエッチング後に構造層が座屈するといった現象が生じる。
【０１１８】
構造体を静電力で動作させる場合、第１の犠牲層２０６が厚すぎると駆動できなくなる。例えば、構造体が下部の導電層と構造層との間に生じる静電力による駆動を行う場合、第１の犠牲層２０６の膜厚は０．５μｍ以上３μｍ以下とし、好ましくは１μｍ以上２．５μｍ以下にするとよい。
【０１１９】
次に、第１の犠牲層２０６及び絶縁層２０５上に、第１の導電層２０７を形成し、さらにその上に、第２の導電層２０８を形成する（図６（Ｃ−１）（Ｃ−２）参照）。当該導電層は、スパッタリング法やＣＶＤ法等を用いて順次形成することができる。
【０１２０】
第１の導電層２０７及び第２の導電層２０８は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた金属元素又は前記金属元素を主成分とする合金材料もしくは化合物材料を用い、厚さが５０ｎｍ〜２μｍ程度になるように形成すればよい。また、導電層としてリン等の不純物元素をドーピングした多結晶シリコン層に代表される半導体層や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１２１】
次に、所定の形状にマスク２０９を形成する（図６（Ｃ−１）（Ｃ−２）参照）。マスク２０９は、第１の犠牲層２０６と同じ材料又は同一の工程にて処理できる材料とする。
【０１２２】
マスク２０９を用いて、第１の導電層２０７及び第２の導電層２０８をエッチングする。具体的には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いて、第２の犠牲層２１１及び第２の導電層２０８を形成する。このとき、異方性エッチングにより断面が垂直となるように加工しても良いし、テーパー形状となるように加工してもよい。エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を決定することにより、構造層２１０及び第１の導電層２０７を所望のテーパー形状にエッチングすることができる（図７（Ａ−１）（Ａ−２）参照）。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガスを用いることができる。又はＯ２を用いてアッシングを行ってもよい。また、希ガスを混入してもよい。
【０１２３】
次に、第１の犠牲層２０６とマスク２０９とを同時に剥離し、構造層２１０、第２の犠牲層２１１、及びゲート電極層２１２を形成する（図７（Ａ−１）（Ａ−２）参照）。ゲート電極層２１２は第１の導電層２０７と第２の導電層２０８からなる。
【０１２４】
上記のように、マスク２０９の除去工程時に、第１の犠牲層２０６のエッチングを行う。これにより、犠牲層のエッチングのみを目的とした工程を省略することができ、プロセスの簡略化、構造層２１０と半導体素子へのダメージの低減が可能であることは、上述した実施の形態１と同様である。
【０１２５】
また、積層構造の導電層は２層構造に限定されず、３層構造であっても良い。例えば、第１層にタングステン、窒化タングステン等を用い、第２層にアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）、アルミニウムとチタンの合金（Ａｌ−Ｔｉ）を用い、第３層に窒化チタン、チタン等を用い、順次積層した３層構造としてもよい。この場合、第１層と第２層を微小構造体の構造層とし、第３層を第２の犠牲層とすることができる。また第１層を構造層とし、第２層と第３層を犠牲層とすることもできる。もちろん導電層は単層構造であってもよい。
【０１２６】
次に、実施の形態１と同様に半導体素子を構成する活性層２０４に不純物元素を添加してＮ型不純物領域、およびＰ型不純物領域を形成する。その後、不純物領域の活性化、水素出し等の加熱処理を行ってもよい。
【０１２７】
また実施の形態１と同様に、ゲート電極層２１２を単層構造の導電層で形成した場合や、積層構造の導電層をテーパー形状にエッチングしなかった場合、ゲート電極層２１２上に絶縁層を形成し、当該絶縁層を異方性エッチングすることで、ゲート電極層２１２の側面に接するサイドウォールを形成することもできる。
【０１２８】
以上の工程により、Ｎ型半導体素子２１３およびＰ型半導体素子２１４が形成される（図７（Ｂ−１）（Ｂ−２）参照）。このとき、微小構造体を構成する半導体層２０３には構造層２１０及び第２の犠牲層２１１で覆われていない領域に不純物領域が形成される。
【０１２９】
続いて、全体を覆うように層間絶縁層２１５を形成する（図７（Ｂ−１）（Ｂ−２）参照）。層間絶縁層２１５は、絶縁性を有する無機材料や有機材料により形成することができる。無機材料又は有機材料については、実施の形態１と同様である。
【０１３０】
次に、実施の形態１と同様に、層間絶縁層２１５及び絶縁層２０５を順次エッチングし、半導体層２０３、活性層２０４および構造層２１０に配線を接続するためのコンタクトホール２１６を形成し、当該コンタクトホール２１６に導電層を形成する材料を充填し、層間絶縁層２１５を覆うように第３の導電層２１７を形成し、所定の形状にエッチングすることで、ソース電極、ドレイン電極、及び電気回路を構成する配線等を形成する（図７（Ｂ−１）（Ｂ−２）参照）。
【０１３１】
第３の導電層２１７が角を有するパターンを形成する場合、角の部分が丸みを帯びた形状にエッチングされることが好ましい。
【０１３２】
次に、層間絶縁層２１５をエッチングし、開口部２１８を形成する。開口部２１８は第２の犠牲層２１１を露出させるために形成する（図８（Ａ−１）（Ａ−２）参照）。エッチング処理には、ドライエッチング法またはウエットエッチング法を用いる。
【０１３３】
本実施の形態では、ドライエッチング法により開口部２１８を形成する。開口部２１８は、第２の犠牲層２１１をエッチング除去するために開口する。したがって、エッチング剤が流入及び拡散するように、開口部２１８の径の大きさを決定する。
【０１３４】
開口部２１８は、第２の犠牲層２１１をエッチングしやすいように、径を大きく形成することも可能である。つまり、上述のように小さな穴として形成する必要はなく、層間絶縁層２１５が必要な部分（例えば半導体層２０３、活性層２０４上）を残して、犠牲層全体が露出するように開口部２１８を形成することができる。
【０１３５】
次に、第２の犠牲層２１１をエッチングにより除去する（図８（Ｂ−１）（Ｂ−２）参照）。なお図８（Ｂ−１）（Ｂ−２）では、微小構造体のみを示す。犠牲層の材料に適したエッチング液又はエッチングガスにより、開口部２１８を通して犠牲層をエッチングにより除去する。
【０１３６】
例えば、第２の犠牲層２１１がタングステン（Ｗ）である場合、２８重量％のアンモニアと３１重量％の過酸化水素水を１：２で混合した溶液に２０分程度漬ける。第２の犠牲層２１１が二酸化珪素の場合は、フッ酸４９重量％水溶液１に対してフッ化アンモニウムを７の割合で混合したバッファードフッ酸を用いる。第２の犠牲層２１１がシリコンの場合は、リン酸、ＫＯＨ、ＮａＯＨ、ＣｓＯＨ等のアルカリ金属の水酸化物、ＮＨ４ＯＨ、ヒドラジン、ＥＰＤ（エチレンジアミン、ピロカテコール、水の混合物）、ＴＭＡＨ、ＩＰＡ、ＮＭＤ３溶液等を用いる。ウエットエッチング後の乾燥に際しては、毛管現象による微小構造体の座屈を防ぐため、粘性の低い有機溶媒（例えばシクロヘキサン）を用いてリンスを行うか、又は低温低圧の条件で乾燥させるか、またはこの両者の組み合わせにより行う。
【０１３７】
また、第２の犠牲層２１１は、大気圧などの高圧の条件において、Ｆ２やＸｅＦ２を用いてドライエッチングを行うことができる。毛管現象による微小構造体の座屈を防ぐため、微小構造体の表面に撥水性を持たせるようプラズマ処理を行うこともできる。このような工程を用いて第２の犠牲層２１１を除去し、微小構造体２１９を形成することができる。
【０１３８】
本実施の形態のように、ゲート電極を構成する導電層により微小構造体の構造層を形成することで、機械的強度が高く、しなやかな可動部分を有する微小構造体を形成することができる。
【０１３９】
（実施の形態６）
本発明において、工程の一部を変更する、または別の工程を追加することにより、様々な構造を有する微小構造体及び半導体素子を形成することができる。
【０１４０】
例えば、実施の形態５では、第２の犠牲層２１１をエッチング除去し、第１の導電層２０７を構成する導電層のみを構造層２１０としたが、第２の犠牲層２１１をエッチング除去せずに微小構造体を形成することも可能である。この場合、例えば実施の形態５において、第２の犠牲層２１１をエッチング除去するために形成した開口部２１８は不要である。
【０１４１】
このように本発明は、多くのプロセスに適用することができる。すなわち本発明は、マスク除去の工程で、犠牲層を除去することができれば、その他の構成に限定されるものではない。
【０１４２】
なお、本実施の形態は実施の形態１〜５と自由に組み合わせることができる。
【０１４３】
（実施の形態７）
本実施の形態では、微小構造体２１９を保護するために、絶縁性基板１０１上に形成された微小電気機械式装置に対向基板２２１を貼り合わせる形態について説明する。
【０１４４】
図１０に示すように、対向基板２２１を貼り合わせる場合、第３の導電層２１７を形成した後、絶縁性基板１０１上に第２の絶縁層２２２を形成し、所定の形状にエッチングを行う。（本実施形態では層間絶縁層２１５を第１の絶縁層とする。）このとき、犠牲層及び微小構造体となる構造層が露出するように第２の絶縁層をエッチングする。その後、犠牲層を除去することで、微小構造体を形成する。
【０１４５】
次に、貼り合わせるための対向基板２２１について説明する。対向基板２２１を貼り合わせる工程に際して、微小構造体の破壊を防止するため、絶縁性基板１０１上に形成された第２の絶縁層２２２と対向する部分に、第３の絶縁層２２３を形成する（図１０（Ａ）参照）。絶縁性基板１０１上に形成された微小構造体と対向する部分には、第３の絶縁層２２３が形成されておらず基板間に空間ができるので、絶縁性基板１０１と対向基板２２１を貼り合わせたときに微小構造体が破壊されない。
【０１４６】
また、対向基板２２１には微小電気機械式装置の回路を構成する、所定の形状にエッチングされた第４の導電層２２４、またはアンテナ等を形成することができる（図１０（Ｂ）参照）。この場合は、絶縁性基板１０１上に形成された第２の絶縁層２２２上に、第１の配線（第３の導電層２１７）と接続するための第２の配線（第５の導電層２２５）を形成する。そして、第５の導電層２２５と第４の導電層２２４とが電気的に接続するように、絶縁性基板１０１及び対向基板２２１を貼り合わせることができる。
【０１４７】
このとき、上記で説明したように、絶縁性基板１０１上に形成された微小構造体２１９を保護するため、微小構造体と対向しない部分及び第２の導電層と第３の導電層との接続部分は第３の絶縁層２２３を形成し、対向基板２２１が微小構造体２１９に接触しないようにすることが望ましい。また、第４の導電層２２４は、第３の絶縁層２２３の上部にのみ形成されていても良いし、第３の絶縁層２２３の上部及び下部に形成され、それらが電気的に接続されていても良い（図１０（Ｂ）参照）。
【０１４８】
なお、本実施の形態は実施の形態１〜６と自由に組み合わせることができる。
【０１４９】
（実施の形態８）
本実施の形態では、絶縁性基板１０１を剥離して、別の基板や物体に貼り付ける方法について説明する。
【０１５０】
微小電気機械式装置を絶縁性基板１０１から剥離する場合、下地層１０２を形成する時に、剥離層２２６を形成する（図１１（Ａ）参照）。剥離層２２６は積層された下地層の下方、又は層間に形成することができる。そして、上記のように第３の導電層２１７を形成した後、犠牲層をエッチングするための開口部２１８を形成する前に、微小電気機械式装置を基板から剥離する。
【０１５１】
剥離には様々な方法があるが、ここではその一例を示す。まず、剥離層２２６が露出するように開口部２２７を形成し、開口部２２７にエッチング剤を導入し、剥離層２２６を部分的に除去する（図１１（Ａ）参照）。次に、絶縁性基板１０１上面方向から剥離のための基板２２８を接着し、剥離層２２６を境に半導体素子及び微小構造体を絶縁性基板１０１から剥離し、剥離のための基板へ移し取る（図１１（Ｂ）参照）。次に、半導体素子および微小構造体が絶縁性基板１０１と接していた側に可撓性基板２２９を接着する。そして上面方向から貼り付けた剥離のための基板２２８を剥がし取ることで、基板を移し替えることができる（図１１（Ｃ）参照）。このように、微小電気機械式装置をガラス基板上に作製し、その後、ガラスよりも薄くて柔らかいプラスチック等の可撓性基板に貼り合わせることができる。
【０１５２】
そして、第２の犠牲層２１１が露出するように開口部を形成し、第２の犠牲層２１１をエッチングにより除去することで微小構造体が形成される。また、剥離時に第３の導電層２１７等を保護するために、配線上に保護膜を形成しても良い。
【０１５３】
さらに、微小構造体を保護する必要がある場合には、実施の形態７で説明した対向基板２２１を剥離のための基板として用いることも可能である。
【０１５４】
本実施の形態においては、開口部２２７から剥離層２２６をエッチングした後に、半導体素子および微小構造体を可撓性基板２２９へ移し取る方法を述べたが、本発明はこれに限定されない。例えば、剥離層２２６をエッチング工程のみで除去した後、可撓性基板２２９へ移しかえる方法や、開口部２２７を設けず、絶縁性基板１０１上面から剥離のための基板２２８を貼り付けて半導体素子及び微小構造体を絶縁性基板１０１から剥がし取る方法がある。さらに、絶縁性基板１０１を裏面から研磨し、半導体素子及び微小構造体を得る方法などがあり、これらの方法を適宜組み合わせることも可能である。可撓性基板２２９へ移し替える工程を用いれば、絶縁性基板１０１が再利用できる。ただし、絶縁性基板１０１を裏面から研磨する場合を除く。
【０１５５】
以上のように、絶縁性基板１０１上に形成した半導体素子および微小構造体を剥離し、可撓性基板２２９に貼り付けることで、薄くて柔らかく小型の微小電気機械式装置を作製することができる。
【０１５６】
なお、本実施の形態は上述した他の実施の形態と自由に組み合わせることができる。
【０１５７】
（実施の形態９）
本実施の形態では、本発明の微小電気機械式装置の構成例について図面を用いて説明する。
【０１５８】
図１２に、本発明の微小電気機械式装置の概念図を示す。本発明の微小電気機械式装置１１は、半導体素子を有する電気回路部１２及び微小構造体によって構成されている構造体部１３を有する。電気回路部１２は、微小構造体を制御する制御回路１４や、外部の制御装置１０と通信を行うインターフェース１５等を有する。また構造体部１３は、微小構造体により、センサ１６やアクチュエータ１７、スイッチ等を有する。
【０１５９】
アクチュエータとは、信号（主に電気信号）を物理量に変換する構成要素のことである。
【０１６０】
また、電気回路部１２は、構造体部１３が得た情報を処理するための中央演算処理装置等を有することも可能である。
【０１６１】
外部の制御装置１０は、微小電気機械式装置１１を制御する信号の送信、微小電気機械式装置１１が得た情報の受信や微小電気機械式装置１１への駆動電力の供給等を行う。
【０１６２】
本発明は上記の構成に限定されない。つまり、本発明は微小電気機械式装置内部に、半導体素子を有し微小構造体を制御する電気回路及び前記電気回路によって制御される微小構造体を有することを特徴とする。
【０１６３】
従来、ミリメートル単位以下といった微小なものを扱う場合、まず、微小な対象物の構造を拡大し、人間やコンピュータがその情報を得て情報処理及び動作の決定を行い、そして、その動作を縮小して微小な対象物に伝えるというプロセスを必要としていた。
【０１６４】
しかし、上記で説明した本発明の微小電気機械式装置は、人間やコンピュータが上位概念的な命令を伝えるだけで、動作することが可能である。すなわち、人間やコンピュータが目的を決定して命令を伝えると、当該微小電気機械式装置はセンサ等を用いて対象物の情報を得て情報処理を行い、動作することができる。
【０１６５】
上記の例では、対象物が微小なものであると仮定した。これは例えば、対象物自体はメートル単位の大きさを有するが、その対象物から発せられる信号が微小である場合（例えば、光や圧力の微小な変化）等を含む。
【０１６６】
本発明の微小電気機械式装置は、マイクロマシンの分野に属するものであり、マイクロメートルからミリメートル単位の大きさを有する。また、ある機械装置の部品として組み込まれるために作製される場合は、組み立て時に扱いやすいよう、メートル単位の大きさを有する場合もある。
【０１６７】
（実施の形態１０）
本実施の形態では、上記実施の形態で説明した微小電気機械式装置の例を説明する。本発明の微小電気機械式装置は、微小構造体で検知素子を形成したセンサ装置を有することができる。
【０１６８】
図１３（Ａ）に、本発明の微小電気機械式装置の一形態であるセンサ装置３０１の構成を示す。本実施の形態のセンサ装置３０１は、半導体素子を有する電気回路部３０２、および微小構造体によって構成されている構造体部３０３を有する。
【０１６９】
構造体部３０３は、外界の圧力や物質の濃度、気体や液体の流量等を検知する、微小構造体によって構成される検知素子３０４を有する。
【０１７０】
電気回路部３０２は、Ａ／Ｄ変換回路３０５、制御回路３０６、インターフェース３０７、及び、メモリ３０８等を有する。
【０１７１】
Ａ／Ｄ変換回路３０５は、検知素子３０４から伝えられた情報をデジタル信号に変換する。制御回路３０６は、当該デジタル信号をメモリに記憶する等、Ａ／Ｄ変換回路を制御する。インターフェース３０７は、外部の制御装置３１０からの駆動電力の受け取り、制御信号の受信、または、外部の制御装置３１０へのセンシング情報の送信等を行う。メモリ３０８は、センシング情報や、センサ装置固有の情報等を記憶する。
【０１７２】
また、電気回路部３０２は、構造体部３０３から受信した信号を増幅する増幅回路や、構造体部３０３が得た情報を処理するための中央演算処理回路等を有していてもよい。
【０１７３】
外部の制御装置３１０は、センサ装置３０１を制御する信号の送信、センサ装置３０１が得た情報の受信、またはセンサ装置３０１への駆動電力の供給等の動作を行う。
【０１７４】
上記の構成を有するセンサ装置３０１によって、外界の圧力や物質の濃度、気体や液体の流量、温度等を検知することができる。また、このセンサ装置が中央処理演算回路を有することで、検知した情報をセンサ装置内で処理し、他の装置を制御する制御信号を生成して出力するようなセンサ装置を実現することも可能である。
【０１７５】
図１３（Ｂ）に、検知素子３０４の構造の例を、断面図によって示す。図１３に示す検知素子３０４は、下地層の下に第２の導電層３２１を有し、構造層が第１の導電層３２０となる容量である。さらに、第１の導電層３２０は、静電力や圧力等を受けて可動するため、検知素子３０４は、第１の導電層と第２の導電層との間の距離が変化する可変容量である。
【０１７６】
この構造を利用して、検知素子３０４は、圧力によって第１の導電層３２０が可動する圧力検知素子として利用することができる。
【０１７７】
また、図１３（Ｂ）に示す検知素子３０４において、第１の導電層３２０は熱膨張率の異なる２種類の物質を積層させて形成することができる。この場合、第１の導電層３２０は温度変化によって可動するので、検知素子３０４は、温度検知素子として利用することが可能である。
【０１７８】
本発明は上記の構成に限定されない。つまり、本実施の形態ではセンサ装置内部に、半導体素子を有し微小構造体を制御する電気回路、及び、前記電気回路によって制御される微小構造体で構成され、何らかの物理量を検知する検知素子を有することを特徴とする。さらに、このセンサ装置は、前記の実施の形態で説明した方法を用いて作製されていることを特徴とする。
【０１７９】
なお、本実施の形態は上述の他の実施の形態と自由に組み合わせて行うことができる。
【０１８０】
（実施の形態１１）
本実施の形態では、上記実施の形態で説明した微小電気機械式装置の具体的な例を説明する。本発明の微小電気機械式装置は、記憶素子に微小構造体を有する記憶装置を構成することができる。本実施の形態では、デコーダ等の周辺回路は半導体素子等を用いて構成し、メモリセル内部を、微小構造体を用いて構成する記憶装置の例を示す。
【０１８１】
図１４に、本発明の微小電気機械式装置の一形態である記憶装置４０１の構成を示す。
【０１８２】
記憶装置４０１は、メモリセルアレイ４０２、デコーダ４０３、セレクタ４０４、読み出し・書き込み回路４０５を有する。上記デコーダ４０３、セレクタ４０４の構成は、公知の技術を用いればよい。
【０１８３】
メモリセル４０９は、例えば、記憶素子４０８を制御するスイッチ素子４０７及び記憶素子４０８を有する。本実施形態で説明する記憶装置４０１は、当該スイッチ素子４０７、および記憶素子４０８が微小構造体で構成されていることを特徴とする。
【０１８４】
図１５にメモリセル４０９の構成例を示す。図１５（Ａ）はメモリセル４０９の回路図、図１５（Ｂ）は構造の断面図を示している。
【０１８５】
図１５（Ａ）に示すように、メモリセル４０９は、トランジスタ４１０で構成されたスイッチ素子４０７、及び微小構造体で構成された記憶素子４０８で構成される。
【０１８６】
図１５（Ｂ）が示すように、記憶素子４０８は、前記実施の形態１または実施の形態２で説明した方法を用いて形成された微小構造体である。記憶素子４０８は、下地層の下に第１の導電層を有し、構造層が第２の導電層となるコンデンサである。そして、上記の第２の導電層は、トランジスタ４１０の二つの高濃度不純物領域の一方に接続されている。
【０１８７】
また、上記の第１の導電層は、記憶装置４０１が有する全てのメモリセル４０９の記憶素子４０８に共通して接続されている。当該第１の導電層は、記憶装置の読み出し時、及び、書き込み時に、全ての記憶素子に共通の電位を与えるものであり、本明細書においては共通電極４１１と記載する場合がある。
【０１８８】
図１６は、微小構造体で形成されたスイッチ素子４０７および記憶素子４０８を有するメモリセル４０９の例を示す。図１６はメモリセル４０９の構造を斜視図で示している。
【０１８９】
スイッチ素子４０７および記憶素子４０８は、前記実施の形態１または実施の形態２で説明した方法を用いて形成する。スイッチ素子４０７は、片持ち梁を組み合わせた構造のスイッチとして機能する微小構造体であり、記憶素子４０８は、梁構造のコンデンサとして機能する微小構造体である。
【０１９０】
ここで、スイッチ素子４０７の構造について説明する。スイッチ素子４０７は、基板上に犠牲層４２０および構造層４２１を積層しており、可動する片持ち梁４２２の下がエッチングされていれば良い。
【０１９１】
スイッチ素子４０７は、制御電極４２３によって片持ち梁４２２および導電層４２４が導通するか否かを制御する。具体的な動作を説明する。制御電極４２３に常に正の電圧を帯電させておく。片持ち梁４２２に正の電圧を入力すると、静電力によって制御電極４２３と片持ち梁４２２が反発し、片持ち梁４２２が導電層４２４と接触することによりスイッチングを行う。
【０１９２】
微小構造体を用いて形成するスイッチは、オフ時にスイッチを介した信号伝達経路（ここでは片持ち梁４２２および導電層４２４）が完全に絶縁する利点がある。さらには、スイッチのオン・オフを制御する制御系（ここでは制御電極４２３）と、信号伝達経路（ここでは片持ち梁４２２および導電層４２４）とを絶縁することができるという利点もある。
【０１９３】
上記の構成を有する記憶装置は、揮発性のメモリ、代表的にはＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として使用することができる。周辺の回路構成および駆動方法等は、公知の技術を用いればよい。
【０１９４】
メモリセルを構成する微小構造体は、微小な大きさ（例えばμｍ単位）に形成することによりスケーリング則が適用されるため、スイッチの応答速度が速い、駆動に大きな力が必要ないといった利点がある。また、スイッチ素子４０７を微小構造体で形成することによって、選択されていない記憶素子４０８を完全に絶縁することが可能となり、低消費電力の記憶装置４０１を実現することができる。
【０１９５】
なお、本実施の形態は上述の他の実施の形態と自由に組み合わせることができる。
【０１９６】
（実施の形態１２）
本実施の形態では、上記実施の形態で説明した微小電気機械式装置の例を説明する。
【０１９７】
本発明の微小電気機械式装置は、例えば、混合物から特定物を分別する分別装置として構成することができる。以下にその説明を行う。
【０１９８】
図１７に、本実施の形態の分別装置の基本的な構成例を示す。ここでは、分別装置の例として、２種類以上の物質の混合気体から特定物質の気体を分別する分別装置を説明する。
【０１９９】
分別装置５０１は、電気回路部５０２及び構造体部５０３に大別され、構造体部５０３は検知素子５０４、および、複数の開閉手段５０５を有する。電気回路部５０２は信号処理手段５０６、開閉制御手段５０７、情報記憶手段５０８、及び、通信手段５０９を有する。
【０２００】
ここで、検知素子５０４および開閉手段５０５は、分別する気体分子程度の大きさを有する微小構造体によって構成される。検知素子５０４は、一つの開閉手段５０５に隣接して一つ設けられ、どのような物質が開閉手段５０５の近くに存在するかを検知する。開閉手段５０５は通過口を有し、開閉制御手段５０７からの制御信号を受け、特定の物質が近くに存在したときのみ通過口を開いてそれを通過させる。
【０２０１】
信号処理手段５０６は、検知素子５０４から伝えられる信号を、増幅、Ａ／Ｄ変換等で加工し、開閉制御手段５０７に伝達する。開閉制御手段５０７は、検知素子５０４から伝えられた信号をもとに開閉手段５０５を制御する。情報記憶手段５０８は、当該分別装置５０１を動作させるプログラムファイルや分別装置５０１固有の情報等を記憶している。通信手段５０９は、外部の制御装置５１０と通信を行う。
【０２０２】
外部の制御装置５１０は、通信手段５１１、情報処理手段５１２、表示手段５１３、及び、入力手段５１４、等を有する。
【０２０３】
通信手段５１１は、分別装置５０１を制御する信号の送信、分別装置５０１が得た情報の受信、または、分別装置５０１への駆動電力の供給等を行う。情報処理手段５１２は、分別装置５０１から受信した情報の処理、入力手段から入力された情報を分別装置５０１に伝えるための処理等を行う。表示手段５１３は、分別装置５０１から得られた情報や、分別装置５０１の動作状況等を表示する。入力手段５１４は、情報を入力する手段を提供する。
【０２０４】
図１７（Ｂ）に分別装置５０１を利用する形態の一例を示す。上記の構成を有する分別装置５０１は、混合物系５２０および特定物系５２１との間に設置される。分別装置５０１は外部の制御装置５１０から、どの物質を分別するか、等の情報を受信すると、検知素子５０４によって開閉手段５０５のすぐ近くにどのような物質が存在するかを検出する。次に、信号処理手段５０６によって検出信号を加工して開閉制御手段５０７に伝える。開閉制御手段５０７は、開閉手段５０５のすぐ近くに分別すべき物質が存在する時のみ通過口を開くように開閉手段５０５を制御する。そして、開閉手段５０５は開閉制御手段５０７からの制御により、分別する物質のみを通過口から通過させる。
【０２０５】
上記の動作により、分別装置５０１は２種類以上の混合気体から特定物質の気体を分別することができる。また、分別装置５０１は、気体の分別のみに制限されない。上記の構成を用いることによって、例えば、特定の細胞を分別する装置として構成することも可能である。その例として、紫外線を照射すると蛍光する細胞のみを分別するように制御することができる。さらには、微小な粒界、例えば、放射性物質を含む粒子のみの分別、磁性を有する鉱石の粒子のみの分別等の機能を有する装置を実現することができる。
【０２０６】
本発明は、分別装置５０１、混合物系５２０、特定物系５２１、及び、外部の制御装置５１０を有し、混合物から特定の物質を分別する分別システムを提供することができる。
【０２０７】
なお、本実施の形態は上述の他の実施の形態と自由に組み合わせることができる。
【図面の簡単な説明】
【０２０８】
【図１】本発明の微小電気機械式装置を作製する方法を説明する図。
【図２】本発明の微小電気機械式装置を作製する方法を説明する図。
【図３】本発明の微小電気機械式装置を作製する方法を説明する図。
【図４】本発明の微小電気機械式装置を作製する方法を説明する図。
【図５】本発明の微小電気機械式装置を作製する方法を説明する図。
【図６】本発明の微小電気機械式装置を作製する方法を説明する図。
【図７】本発明の微小電気機械式装置を作製する方法を説明する図。
【図８】本発明の微小電気機械式装置を作製する方法を説明する図。
【図９】本発明の微小電気機械式装置の一形態を説明する図。
【図１０】本発明の微小電気機械式装置を作製する方法を説明する図。
【図１１】本発明の微小電気機械式装置を作製する方法を説明する図。
【図１２】本発明の微小電気機械式装置を説明する図。
【図１３】本発明の微小電気機械式装置の一形態を説明する図。
【図１４】本発明の微小電気機械式装置の一形態を説明する図。
【図１５】メモリセルの構成を説明する図。
【図１６】メモリセルの構成を説明する図。
【図１７】本発明の微小電気機械式装置の一形態を説明する図。
【符号の説明】
【０２０９】
１０    制御装置
１１    微小電気機械式装置
１２    電気回路部
１３    構造体部
１４    制御回路
１５    インターフェース
１６    センサ
１７    アクチュエータ
１０１    絶縁性基板
１０２    下地層
１０３    第１の犠牲層
１０４    半導体層
１０５    マスク
１０７    活性層
１０８    構造層
１０９    絶縁層
１１０    第１の導電層
１１１    第２の犠牲層
１１２    Ｐ型不純物領域
１１３    Ｎ型不純物領域
１１４    サイドウォール
１１５    Ｎ型半導体素子
１１６    Ｐ型半導体素子
１１７    高濃度Ｎ型不純物領域
１１８    層間絶縁層
１１９    コンタクトホール
１２０    第２の導電層
１２１    開口部
１２２    微小構造体
１２３    導電層
１５０    非晶質シリコン層
１５１    多結晶シリコン層
１５２    ニッケルシリサイドを有する層
１５４    下に第１の犠牲層１０３がある部分
１５５    柱部分
２０１    絶縁性基板
２０２    下地層
２０３    半導体層
２０４    活性層
２０５    絶縁層
２０６    第１の犠牲層
２０７    第１の導電層
２０８    第２の導電層
２０９    マスク
２１０    構造層
２１１    第２の犠牲層
２１２    ゲート電極層
２１３    Ｎ型半導体素子
２１４    Ｐ型半導体素子
２１５    層間絶縁層
２１６    コンタクトホール
２１７    第３の導電層
２１８    開口部
２１９    微小構造体
２２１    対向基板
２２２    第２の絶縁層
２２３    第３の絶縁層
２２４    第４の導電層
２２５    第５の導電層
２２６    剥離層
２２７    開口部
２２８    剥離のための基板
２２９    可撓性基板
３０１    センサ装置
３０２    電気回路部
３０３    構造体部
３０４    検知素子
３０５    Ａ／Ｄ変換回路
３０６    制御回路
３０７    インターフェース
３０８    メモリ
３１０    制御装置
３２０    第１の導電層
３２１    第２の導電層
４０１    記憶装置
４０２    メモリセルアレイ
４０３    デコーダ
４０４    セレクタ
４０５    読み出し・書き込み回路
４０７    スイッチ素子
４０８    記憶素子
４０９    メモリセル
４１０    トランジスタ
４１１    共通電極
４２０    犠牲層
４２１    構造層
４２２    片持ち梁
４２３    制御電極
４２４    導電層
５０１    分別装置
５０２    電気回路部
５０３    構造体部
５０４    検知素子
５０５    開閉手段
５０６    信号処理手段
５０７    開閉制御手段
５０８    情報記憶手段
５０９    通信手段
５１０    制御装置
５１１    通信手段
５１２    情報処理手段
５１３    表示手段
５１４    入力手段
５２０    混合物系
５２１    特定物系
【図１】
2007044864.tif 000003
【図２】
2007044864.tif 000004
【図３】
2007044864.tif 000005
【図４】
2007044864.tif 000006
【図５】
2007044864.tif 000007
【図６】
2007044864.tif 000008
【図７】
2007044864.tif 000009
【図８】
2007044864.tif 000010
【図９】
2007044864.tif 000011
【図１０】
2007044864.tif 000012
【図１１】
2007044864.tif 000013
【図１２】
2007044864.tif 000014
【図１３】
2007044864.tif 000015
【図１４】
2007044864.tif 000016
【図１５】
2007044864.tif 000017
【図１６】
2007044864.tif 000018
【図１７】
2007044864.tif 000019