(57)【要約】【課題】本発明の目的は、パッシベーション膜の応力を減少させてそのクラックを防止することにある。【解決手段】半導体装置は、複数層の配線パターンを含む集積回路１２が形成されてなる半導体チップ１０と、最上層の配線パターン２０をその一部を除いて覆うパッシベーション膜３０と、を含む。最上層の配線パターン２０は、パッド２４を有する。パッシベーション膜３０は、パッド２４の端部に載るように形成されている。パッド２４の少なくとも一部は、配線パターン２０の他の部分よりも薄く形成されている。【選択図】図１
2007287982.tif 000002
【特許請求の範囲】
【請求項１】
複数層の配線パターンを含む集積回路が形成されてなる半導体チップと、
最上層の前記配線パターンを、一部を除いて覆うパッシベーション膜と、
を含み、
前記最上層の前記配線パターンは、パッドを有し、
前記パッシベーション膜は、前記パッドの端部に載るように形成され、
前記パッドの少なくとも一部は、前記最上層の前記配線パターンの他の部分よりも薄く形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
図２は、従来の半導体装置の一部を示す図である。従来の半導体装置は半導体チップ３１０を有する。半導体チップ３１０上には、パッド３２２が形成されている。半導体チップ３１０上には、パッシベーション膜３２４が、パッド３２２の中央部を避け、且つパッドの周縁部３２６に載るように形成されている。このとき、パッド３２２の周囲のパッシベーション膜３２４には、パッド３２２の厚みによって形成された段差３２５が形成されている。パッド上にはバンプ３２８が形成されている。
【０００３】
パッド３２２が熱によって膨張すると、パッシベーション膜３２４に力が加えられる。その応力は、パッシベーション膜３２４の、パッドの周縁部３２６付近に集中するという問題があった。特に、パッシベーション膜３２４には、段差３２５が形成されているため、パッドの周縁部３２６とパッシベーション膜３２４の表面との間の距離が短くなっているので、パッシベーション膜３２４の、パッド周縁部３２６付近に応力が集中すると、この距離が短くなっている箇所にクラック３４０が発生しやすいという問題があった。
【特許文献１】特開平６−２１０５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、パッシベーション膜の応力を減少させてそのクラックを防止することにある。
【課題を解決するための手段】
【０００５】
本発明に係る半導体装置は、
複数層の配線パターンを含む集積回路が形成されてなる半導体チップと、
最上層の前記配線パターンを、一部を除いて覆うパッシベーション膜と、
を含み、
前記最上層の前記配線パターンは、パッドを有し、
前記パッシベーション膜は、前記パッドの端部に載るように形成され、
前記パッドの少なくとも一部は、前記最上層の前記配線パターンの他の部分よりも薄く形成されている。本発明によれば、パッドの少なくとも一部が薄くなっているので、熱による膨張量が少なくなり、パッシベーション膜に加える力が小さくなるので、パッシベーション膜の応力を減少させてそのクラックを防止することができる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図面を参照して説明する。
【０００７】
図１は、本発明の実施の形態に係る半導体装置の一部を示す図である。半導体装置は、半導体チップ１０を有する。半導体チップ１０には、集積回路１２が形成されている。集積回路１２の例として、メモリ回路や、表示装置の駆動回路などが挙げられる。集積回路１２は、トランジスタ等の能動素子を含み、さらに、複数層に積層された配線パターンを含む。
【０００８】
最上層の配線パターン２０は、一部を除いて、パッシベーション膜３０に覆われている。パッシベーション膜３０は、ＳｉＯ2やＳｉ３Ｎ４などの無機材料から形成されている。無機材料は、硬いが脆弱である（展延性が低い）ことで知られている。パッシベーション膜３０は、ＣＶＤ（Chemical Vapor Deposition）によって形成することができる。
【０００９】
最上層の配線パターン２０は、電気的な接続のための配線ライン２２と、外部との電気的な接続のためのパッド２４と、を含む。配線ライン２２は、パッシベーション膜３０に覆われている。パッシベーション膜３０は、パッド２４の端部（周縁部）に載るが、その中央部を避けて形成されている。なお、配線パターン２０は、導電材料（アルミニウム、ニッケル、銅又は金などからなる１層又は複数層の金属）から形成されている。配線パターン２０は、展延性、柔らさ、弾力性又は熱膨張係数の少なくとも一つにおいて、パッシベーション膜３０よりも高くてもよい。
【００１０】
本実施の形態では、パッド２４の少なくとも一部（あるいは全体）は、最上層の配線パターン２０の他の部分（例えば、パッド２４以外の全体あるいは配線ライン２２）よりも薄く形成されている。パッシベーション膜３０の表面は、配線ライン２２の上面がパッド２４の上面よりも高くなっていることに対応して、配線ライン２２の上方において盛り上がっている。パッシベーション膜３０をＣＶＤで形成する場合、配線ライン２２とパッド２４の間の領域上方でパッシベーション膜３０の上面が窪まない程度に、配線ライン２２とパッド２４を近づけてもよい。より詳細には、パッド２４と配線ライン２２の間の距離をａ、配線ライン２２上のパッシベーション膜３０の厚さをｂとしたとき、ａ≦２ｂとなるように、配線ライン２２とパッド２４を配置してもよい。若しくは、配線ライン２２とパッド２４の間の領域上方でパッシベーション膜３０の上面が窪んだとしても、窪んだ部分のパッシベーション膜３０の上面がパッド２４の上面よりも高くなるように、配線ライン２２とパッド２４を近づけてもよい。言い換えると、配線ライン２２とパッド２４の間の領域上方のパッシベーション膜３０の上面を、パッド２４の上面よりも高く形成してもよい。なお、パッド２４の上面とは、パッド２４の半導体チップ１０と対向する面とは反対側の面を指し、同様にパッシベーション膜３０の上面とは、パッシベーション膜３０の半導体チップ１０と対向する面とは反対側の面を指し、高さとは半導体チップ１０のパッド２４が形成された面を基準とした高さを指す。
【００１１】
本実施の形態によれば、パッド２４の少なくとも一部が薄くなっているので、熱による膨張量が少なくなり、パッシベーション膜３０に加える力が小さくなるので、パッシベーション膜３０の応力を減少させてそのクラックを防止することができる。
【００１２】
パッド２４は、エッチングによって薄くしてもよい。例えば、パッド２４及び配線ライン２２を同じ厚さで形成した後、配線パターン２０のパッド２４以外の部分を覆うパッシベーション膜３０をマスクとして、パッド２４の少なくとも一部をエッチングしてもよい。その前提として、パッシベーション膜３０をパターニング（エッチングによりその一部分を除去）してもよく、パッシベーション膜３０のパターニングと連続して、パッド２４を薄くしてもよい。
【００１３】
パッド２４上にはバンプ２８が設けられている。バンプ２８も、導電材料（金などからなる１層又は複数層の金属）から形成されている。バンプ２８は、パッシベーション膜３０の一部（開口端部）に載るように設けられている。したがって、バンプ２８（その外周端部）とパッド２４との間に、パッシベーション膜３０の一部（開口端部）が介在している。
【００１４】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る半導体装置の一部を示す図である。
【図２】図２は、従来の半導体装置の一部を示す図である。
【符号の説明】
【００１６】
１０…半導体チップ、  １２…集積回路、  ２０…配線パターン、  ２２…配線ライン、  ２４…パッド、  ２８…バンプ、  ３０…パッシベーション膜
【図１】
2007287982.tif 000003
【図２】
2007287982.tif 000004