(57)【要約】【課題】  ＦＰＤを用いた放射線撮像装置において、変換素子の暗電流成分、特にトラップ準位にトラップされている電荷を十分に初期化することが可能で、かつ消費電力の小さな撮像装置を提供すること。【解決手段】  放射線撮像装置の電源投入後、待機状態において、読み出し回路２４の動作が停止され、薄膜トランジスタ２および２０ａ，２０ｂ，・・・，２０ｃがオン状態を示し、第１のバイアス回路２５および第２のバイアス回路２６が動作して、光電変換素子３の初期化を行っている状態を有している。【選択図】        図２
2007067622.tif 000002
【特許請求の範囲】
【請求項１】
放射線を直接又は間接的に電気信号に変換する変換素子と前記変換素子に一端が接続された第１のスイッチ手段とを有する複数の画素が２次元的に配列された放射線撮像装置において、
前記複数の画素の同じ列に属する画素の第１のスイッチ手段の他端に接続された複数の読み出し線と、
前記複数の画素の同じ行に属する画素の第１のスイッチ手段を制御するための複数の走査線と、
前記複数の読み出し線の各々に一端が接続され他端には前記複数の画素をリセットするためのバイアス電圧が供給される複数の第２のスイッチ手段と、
前記複数の第２のスイッチ手段を制御するためのリセット線とを有することを特徴とする放射線撮像装置。
【請求項２】
前記変換素子は第１の電極と第１のスイッチ手段に接続された第２の電極とを備え、さらに前記第１の電極と前記第２のスイッチ手段の他端との間に接続されるバイアス生成手段と、
前記読み出し線に接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され、前記走査線を走査する走査手段とを備えた
ことを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
待機状態において、前記読み出し手段の動作が停止され、前記第１および第２のスイッチ手段がオン状態を示し、前記バイアス生成手段が動作している状態を生じさせる電力制御手段を有することを特徴とする請求項２に記載の放射線撮像装置。
【請求項４】
前記複数の読み出し線の各々に接続された複数の第３のスイッチ手段と、
前記複数の第３のスイッチ手段を制御するための制御線とを有することを特徴とする請求項１に記載の放射線撮像装置。
【請求項５】
前記変換素子は第１の電極と第１のスイッチ手段に接続された第２電極とを備え、さらに前記第１の電極と前記第２のスイッチ手段の他端との間に接続されるバイアス生成手段と、
前記読み出し線に前記第３のスイッチ手段を介して接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され前記走査線を走査する走査手段とを備えた
ことを特徴とする請求項４に記載の放射線撮像装置。
【請求項６】
待機状態において、前記読み出し手段の動作が停止され、前記第１及び第２のスイッチ手段がオン状態を示し、前記第３のスイッチ手段がオフ状態を示し、前記バイアス生成手段が動作している状態を生じさせる電力制御手段を有することを特徴とする請求項５に記載の放射線撮像装置。
【請求項７】
前記バイアス生成手段は、前記変換素子の第１の電極に接続された第１のバイアス生成手段と、前記第２のスイッチ手段の他端に接続された第２のバイアス生成手段とを含むことを特徴とする請求項２、３、５および６の何れか１項に記載の放射線撮像装置。
【請求項８】
前記リセット線は、前記走査手段に接続されていることを特徴とする請求項２、３、５、６および７の何れか１項に記載の放射線撮像装置。
【請求項９】
前記バイアス生成手段を間欠的に動作させるバイアス制御手段を有することを特徴とする請求項２、３、５および６の何れか１項に記載の放射線撮像装置。
【請求項１０】
前記第２のバイアス生成手段の生成するバイアス電圧が前記読み出し手段に参照電圧として供給されることを特徴とする請求項７に記載の放射線撮像装置。
【請求項１１】
前記第１および第２のスイッチ手段は薄膜トランジスタであることを特徴とする請求項１乃至１０の何れか１項に記載の放射線撮像装置。
【請求項１２】
前記第２のスイッチ手段のゲート幅とゲート長の比は、前記第１のスイッチ手段のゲート幅とゲート長の比よりも小さいことを特徴とする請求項１１に記載の放射線撮像装置。
【請求項１３】
前記第２のスイッチ手段はダブルゲート構造の薄膜トランジスタであることを特徴とする請求項１１または１２に記載の放射線撮像装置。
【請求項１４】
前記制御線は、前記走査手段に接続されていることを特徴とする請求項４乃至６の何れか１項に記載の放射線撮像装置。
【請求項１５】
前記第３のスイッチ手段は薄膜トランジスタであることを特徴とする請求項４、５、６および１２の何れか１項に記載の放射線撮像装置。
【請求項１６】
前記第３のスイッチ手段のゲート幅とゲート長の比は、前記第１のスイッチ手段のゲート幅とゲート長の比よりも大きいことを特徴とする請求項１５に記載の放射線撮像装置。
【請求項１７】
放射線を直接又は間接的に電気信号に変換する変換素子と前記変換素子に一端が接続された第１のスイッチ手段を有する複数の画素が２次元的に配列され、
前記複数の画素の同じ列に属する画素の第１のスイッチ手段の他方の電極に接続された読み出し線と、
前記複数の画素の同じ行に属する画素の前記第１のスイッチ手段の制御電極に接続された走査線と、
前記変換素子の他方の電極に接続され、バイアス電圧を供給するバイアス生成手段と、
前記読み出し線に接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され、前記走査線を走査する走査手段と、
待機において、前記読み出し手段の動作を間欠的に行う間欠動作制御手段を有することを特徴とする放射線撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は放射線撮像装置に関する。
【背景技術】
【０００２】
従来から放射線像の撮像には、増感紙と放射線写真フィルムを組み合わせたフィルムスクリーンシステムがよく用いられている。この方法によれば、被写体を透過した被写体の内部情報を含む放射線が増感紙によって放射線の強度に比例した可視光に変換され、その可視光が放射線写真フィルムを感光させることにより、放射線像がフィルム上に形成される。しかしながらこのようなフィルム方式では、撮像した放射線画像を医師が得るまでには、途中にフィルムの現像過程があるため、手間と時間を要する等の問題がある。
【０００３】
また、最近の技術の進歩により、医療業界において、放射線画像情報を放射線写真フィルムを介さずに直接電気信号として得たいという要求が高まりつつある。すなわち、放射線を放射線の強度に比例した電気信号に直接変換することのできる半導体センサを用いて、あるいは放射線を蛍光体によって放射線の強度に比例した可視光に変換し、それを光電変換素子を用いて電気信号に変換することのできる間接型の半導体センサを用い、変換された電気信号を、アモルファスシリコン薄膜トランジスタ（ａ−ＴＦＴ）を用いた回路で読み出すフラットパネルディテクタ（以降「ＦＰＤ」と呼ぶ）を用いた放射線撮像装置が使用され始めている。
【０００４】
図８、図９を用いてＦＰＤを説明する。
【０００５】
間接型のＦＰＤは通常、放射線を可視光に変換する蛍光板と、可視光を電気信号に変換する光電変換素子、ＴＦＴを用いたスイッチ回路および各素子を接続する配線をガラス基板に形成して構成される。図８には、このＦＰＤ８０の回路および周辺回路を示す。図８において、符号３はＰＩＮ型フォトダイオードによる光電変換素子、符号２はアモルファスシリコンの薄膜トランジスタで、そのドレインは読み出し線２２ａ，２２ｂ，・・・２２ｃへ接続され、ソースは光電変換素子３のカソードに接続され、ゲートはゲート線２１ａ，２１ｂ，・・・２１ｃへ接続されている。光電変換素子３のアノードはバイアス線１５に接続され、バイアス線１５はバイアス回路８１に接続され、負のバイアス電圧が印加されている。ゲート線２１ａ，２１ｂ，・・・２１ｃは、それぞれ走査手段として機能するゲートドライバ回路８２の出力端子Ｇ1，Ｇ2，・・・ＧNに接続され、読み出し線２２ａ，２２ｂ，・・・２２ｃは、それぞれ読み出し回路８３の出力端子Ｓ1，Ｓ2，・・・ＳMに接続されている。このＦＰＤ８０は、光電変換素子３および薄膜トランジスタ２のそれぞれ１個の組み合わせで１つの画素を形成し、合わせてＮ行×Ｍ列（Ｎ，Ｍは正の整数でＭ，Ｎ≧２）の画素を有している。
【０００６】
ゲートドライバ回路８２はその出力端子Ｇ1，Ｇ2，・・・ＧNにそれぞれゲート線２１ａ，２１ｂ，・・・２１ｃが接続されており、正の電圧を順に出力しゲート線２１ａ，２１ｂ，・・・２１ｃを走査する。読み出し回路８３はその出力端子Ｓ1，Ｓ2，・・・ＳMにそれぞれ読み出し線２２ａ，２２ｂ，・・・２２ｃが接続されており、正の電圧を出力する。また、読み出し回路８３の出力端子Ｓ1，Ｓ2，・・・ＳMには、それぞれ電荷−電圧変換回路を備えており、読み出し線２２ａ，２２ｂ，・・・２２ｃに流れ出した電荷の量を電圧に変換する機能を有している。
【０００７】
蛍光板（不図示）は、上述のＦＰＤ８０を覆い、放射線の照射により蛍光板で発生した可視光が光電変換素子３に入射するように構成されている。
【０００８】
次に、上述のＦＰＤの動作を説明する。
【０００９】
図９は、ＦＰＤ８０の動作を示すタイミングチャートである。図９において、Ｇ1，Ｇ2，・・・ＧNと表示された波形は、それぞれゲートドライバ回路８２の出力端子Ｇ1，Ｇ2，・・・ＧNの電圧を示す。ゲート線２１ａ，２１ｂ，・・・２１ｃがハイになるとそのゲート線に接続されている薄膜トランジスタ２がすべてオンする。このとき、読み出し回路８３の出力端子Ｓ1，Ｓ2，・・・ＳMからは正の電圧が読み出し線２２ａ，２２ｂ，・・・２２ｃに出力されているため、オンした薄膜トランジスタ２に接続されている光電変換素子３は逆バイアスされ、光電変換素子３の容量には電荷が充電される。このとき光電変換素子３に流れ込む充電電流、すなわち読み出し回路８３の出力端子Ｓ1，Ｓ2，・・・ＳMから読み出し線２２ａ，２２ｂ，・・・２２ｃに流れ込む電荷は、読み出し回路８３で電荷−電圧変換され電圧として読み出される。ゲート線２１ａ，２１ｂ，・・・２１ｃがロウになると、そのゲート線に接続されている薄膜トランジスタ２はすべてオフしその薄膜トランジスタ２に接続されている光電変換素子３の充電電圧は保持される。
【００１０】
図９で初期化走査と示された走査は、放射線像の撮像に備えて、すべての光電変換素子３を充電して初期化するための走査である。図９のＸ線曝射と表示された波形は放射線の曝射を示し、ハイになっている期間が放射線の曝射が行われている期間を示す。図９に示すように、放射線の曝射は、ＦＰＤ８０の初期化走査の終了後に行われる。放射線が曝射されると、放射線の照射を受けた蛍光板が蛍光を発し、それを受光した光電変換素子３は、その中で電子−ホール対が発生し、充電されていた電荷を放電させる。そのため、光電変換素子３に充電されていた電荷は、発生した電子−ホール対の分だけ減少する。
【００１１】
放射線の曝射に続いて、図９に示す読み出し走査が行われる。読み出し走査の時、読み出し回路８３から読み出される電荷−電圧変換された電圧は、放射線曝射の時、光電変換素子３から放電により消滅した電荷に相当する。このようにして、蛍光板に入射した放射線の画像が、電圧として二次元的に読み出される。
【００１２】
図９のｔiは積分時間であり、蛍光板から発生した可視光による電子−ホール対により、光電変換素子３に充電されていた電荷を、発生した電子−ホール対の分だけ放電させ、この期間において発生した電子−ホール対は、光電変換素子３で実質的に積分される。積分時間は、放射線の曝射期間および蛍光板の発光期間を含むようにするのが好ましい。
【００１３】
ＦＰＤの使用に際しては、ＦＰＤの状態として、ＦＰＤに電圧が印加されている動作状態および電圧の印加のない待機状態とに分けて考えることができる。この場合、待機状態においても、熱電子により光電変換素子のトラップ準位に電荷がトラップされ、これが暗電流成分になってしまう。そのため、ＦＰＤを使用する場合においては、動作状態に切り換えたときに、光電変換素子に貯まっている電荷の初期化（リセット動作）を行う。これは、光電変換素子に所定の時間、逆バイアスを印加することによって行われる。このとき、逆バイアスを印加されて流れる電流は、時間と共に漸次減少する。この電流は、画像の撮像においてはノイズとなる電流であり、この電流が撮像において問題のない程度にまで減少するには、逆バイアスを数十秒間印加しておくことが必要な場合もある。
【００１４】
従来の撮像装置では、電源の供給は外部から有線で行われていたので、光電変換素子に常時逆バイアスを印加するため、ＦＰＤは常時走査されるか、または光電変換素子に接続されているスイッチ用の薄膜トランジスタがすべてオン状態にされた状態で、ＦＰＤに接続されている電荷の読み出し回路を常時動作させていた。
【００１５】
しかし、このような動作方法をとった場合、消費電流が大きくなってしまうという問題があった。すなわち、読み出し回路には、それぞれの読み出し線ごとにオペアンプ回路が使用されており、それぞれのオペアンプの消費電力を例えば３ｍＷと見積もっても、通常ＦＰＤには２０００本程度の読み出し線があり、消費電力の合計は６Ｗ程度、一日（８時間）動作させた場合の電力量は４８Ｗｈになってしまう。
【００１６】
この電力を電池で賄おうとした場合、一般的なリチウムイオン２次電池では、１５０Ｗｈ／ｋｇの電力密度であるから、初期化状態を保つためだけでも少なくとも電池の質量は３００ｇ程度が必要である。動作時間の延長や電池の劣化などを見込んで電池容量に余裕を持たせようとすればさらに電池の質量は増加する。ＦＰＤを用いた撮像装置として、持ち運び可能なものを想定した場合、電池質量は大きな要素であり、待機時の電力消費のために電池の容量を割かねばならなくなると、電池を電源とする可搬型の装置の実現性が大きく低下する。また、電池質量以外にも、読み出し回路から発生する熱も、ＦＰＤの暗電流を増加させたり、オフセットを変化させたりして問題となる。
【００１７】
これらの問題に対応した従来技術の例としては、ＦＰＤのバイアス用と読み出し回路の電源用に別々の電源回路を設け、撮影準備要求信号の発生に応じてＦＰＤのバイアス電源を動作させて光電変換素子にバイアスを印加してＦＰＤを初期化し、読み出し回路の電源はＸ線曝射後に動作させ、消費電力の低減をはかる技術が開示されている（特許文献１参照）。
【特許文献１】特開２００２−１６５１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、特許文献１の技術では、ＦＰＤを初期化するための時間として、撮影準備要求信号からＸ線曝射開始までの間しか取れない。しかし、通常この時間は数秒程度であり、ＦＰＤを十分初期化するために必要な数十秒という時間には短すぎる。そのため、光電変換素子に蓄積している暗電流成分、特にトラップ準位にトラップされている電荷が十分初期化されず、撮像された画像のノイズ成分を十分小さくすることが困難であった。
【００１９】
従って、本発明の課題とするところは、ＦＰＤを用いた撮像装置において、光電変換素子の暗電流成分、特にトラップ準位にトラップされている電荷を十分に初期化することが可能で、かつ消費電力の小さな撮像装置を提供することにある。
【課題を解決するための手段】
【００２０】
（１）
放射線を直接又は間接的に電気信号に変換する変換素子と前記変換素子に一端が接続された第１のスイッチ手段とを有する複数の画素が２次元的に配列された放射線撮像装置において、
前記複数の画素の同じ列に属する画素の第１のスイッチ手段の他端に接続された複数の読み出し線と、
前記複数の画素の同じ行に属する前記画素の第１のスイッチ手段を制御するための複数の走査線と、
前記複数の読み出し線の各々に一端が接続され他端には前記複数の画素をリセットするためのバイアス電圧が供給される複数の第２のスイッチ手段と、
前記複数の第２のスイッチ手段を制御するためのリセット線とを有することを特徴とする放射線撮像装置。
【００２１】
（２）
前記変換素子は第１の電極と第１のスイッチ手段に接続された第２の電極とを備え、さらに前記第１の電極と前記第２のスイッチ手段の他端との間に接続されるバイアス生成手段と、
前記読み出し線に接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され、前記走査線を走査する走査手段とを備えた
ことを特徴とする（１）に記載の放射線撮像装置。
【００２２】
（３）
待機状態において、前記読み出し手段の動作が停止され、前記第１および第２のスイッチ手段がオン状態を示し、前記バイアス生成手段が動作している状態を生じさせる電力制御手段を有することを特徴とする（２）に記載の放射線撮像装置。
【００２３】
（４）
前記複数の読み出し線の各々に接続された複数の第３のスイッチ手段と、
前記複数の第３のスイッチ手段を制御するための制御線とを有することを特徴とする（１）に記載の放射線撮像装置。
【００２４】
（５）
前記変換素子は第１の電極と第１のスイッチ手段に接続された第２電極とを備え、さらに前記第１の電極と前記第２のスイッチ手段の他端との間に接続されるバイアス生成手段と、
前記読み出し線に前記第３のスイッチ手段を介して接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され前記走査線を走査する走査手段とを備えた
ことを特徴とする（４）に記載の放射線撮像装置。
【００２５】
（６）
待機状態において、前記読み出し手段の動作が停止され、前記第１及び第２のスイッチ手段がオン状態を示し、前記第３のスイッチ手段がオフ状態を示し、前記バイアス生成手段が動作している状態を生じさせる電力制御手段を有することを特徴とする（５）に記載の放射線撮像装置。
【００２６】
（７）
前記バイアス生成手段は、前記変換素子の第１の電極に接続された第１のバイアス生成手段と、前記第２のスイッチ手段の他端に接続された第２のバイアス生成手段とを含むことを特徴とする請求項（２）、（３）、（５）および（６）の何れか１項に記載の放射線撮像装置。
【００２７】
（８）
前記リセット線は、前記走査手段に接続されていることを特徴とする（２）、（３）、（５）、（６）および（７）の何れか１項に記載の放射線撮像装置。
【００２８】
（９）
前記バイアス生成手段を間欠的に動作させるバイアス制御手段を有することを特徴とする（２）、（３）、（５）および（６）の何れか１項に記載の放射線撮像装置。
【００２９】
（１０）
前記第２のバイアス生成手段の生成するバイアス電圧が前記読み出し手段に参照電圧として供給されることを特徴とする（７）に記載の放射線撮像装置。
【００３０】
（１１）
前記第１および第２のスイッチ手段は薄膜トランジスタであることを特徴とする（１）乃至（１０）の何れか１項に記載の放射線撮像装置。
【００３１】
（１２）
前記第２のスイッチ手段のゲート幅とゲート長の比は、前記第１のスイッチ手段のゲート幅とゲート長の比よりも小さいことを特徴とする（１１）に記載の放射線撮像装置。
【００３２】
（１３）
前記第２のスイッチ手段はダブルゲート構造の薄膜トランジスタであることを特徴とする（１１）または（１２）に記載の放射線撮像装置。
【００３３】
（１４）
前記制御線は、前記走査手段に接続されていることを特徴とする（４）乃至（６）の何れか１項に記載の放射線撮像装置。
【００３４】
（１５）
前記第３のスイッチ手段は薄膜トランジスタであることを特徴とする（４）、（５）、（６）および（１２）の何れか１項に記載の放射線撮像装置。
【００３５】
（１６）
前記第３のスイッチ手段のゲート幅とゲート長の比は、前記第１のスイッチ手段のゲート幅とゲート長の比よりも大きいことを特徴とする（１５）に記載の放射線撮像装置。
【００３６】
（１７）
放射線を直接又は間接的に電気信号に変換する変換素子と前記変換素子に一端が接続された第１のスイッチ手段を有する複数の画素が２次元的に配列され、
前記複数の画素の同じ列に属する画素の第１のスイッチ手段の他方の電極に接続された読み出し線と、
前記複数の画素の同じ行に属する画素の前記第１のスイッチ手段の制御電極に接続された走査線と、
前記変換素子の他方の電極に接続され、バイアス電圧を供給するバイアス生成手段と、
前記読み出し線に接続され、電荷を電圧に変換して読み出す読み出し手段と、
前記走査線に接続され、前記走査線を走査する走査手段と、
待機において、前記読み出し手段の動作を間欠的に行う間欠動作制御手段を有することを特徴とする放射線撮像装置。
【発明の効果】
【００３７】
請求項１に係る発明によれば、変換素子を初期化する場合において、第２のスイッチ手段を通じて変換素子に初期化のための電圧を印加することができる。従って、常時走査を行ったり、読み出し線から信号を読み出すための読み出し回路を常時走査させたりすることなく十分に初期化を行うことができる。
【００３８】
請求項２に係る発明によれば、バイアス生成手段を動作状態にし、第２のスイッチをオン状態にすることにより、変換素子を十分な時間逆バイアス状態にして初期化することにより、暗電流成分、特にトラップ準位にトラップされている電荷を十分に放電させ、放射線撮像装置はノイズ成分の少ない画像の撮像を行うことができる。また、読み出し手段は、放射線撮像装置の初期化の期間においては動作を停止することができるので、放射線撮像装置の消費電力を小さく抑えることが可能である。
【００３９】
請求項３に係る発明によれば、待機状態において、変換素子は十分な時間逆バイアス状態にして初期化されるので、暗電流成分、特にトラップ準位にトラップされている電荷が十分に放電され、放射線撮像装置はノイズ成分の少ない画像の撮像を行うことができる。また、読み出し手段は、待機状態においては動作が停止されているので、放射線撮像装置の消費電力を小さく抑えることが可能である。
【００４０】
請求項４に係る発明によれば、変換素子を初期化する場合において、第３のスイッチ手段をオフ状態にすることにより、読み出し線に接続されていた外部回路を切り離すことが可能になる。
【００４１】
請求項５に係る発明によれば、変換素子を初期化する場合において、第３のスイッチ手段をオフ状態にすることにより、読み出し線に接続されている読み出し手段を切り離すことが可能である。
【００４２】
請求項６に係る発明によれば、待機状態において、読み出し手段の動作を停止しバイアス手段を動作させて、変換素子を初期化することができるので、放射線撮像装置の消費電力を小さくすることができる。
【００４３】
請求項７に係る発明によれば、変換素子の第１の電極に接続された第１のバイアス生成手段と、前記第２のスイッチ手段の他端に接続された第２のバイアス生成手段とを含むので、変換素子の第１の電極と第２のスイッチ手段の他端とにそれぞれ任意の電圧を印加することができる。
【００４４】
請求項８に係る発明によれば、リセット線は走査手段に接続されているので、簡単な回路で第２のスイッチ手段を制御することができる。
【００４５】
請求項９に係る発明によれば、放射線撮像装置は、バイアス生成手段を間欠的に動作させるので、消費電力の小さな撮像措置を提供することができる。
【００４６】
請求項１０に係る発明によれば、第２のバイアス生成手段の生成するバイアス電圧が読み出し手段に参照電圧として供給されるため、読み出し手段に参照電圧を供給するための電源を省略することが可能である。従って、簡単かつ小型で、消費電力の小さな放射線撮像装置を提供することが可能である。
【００４７】
請求項１１に係る発明によれば、第１及び第２のスイッチ手段は薄膜トランジスタで構成されている。従って、変換素子と一部の製造工程を共有することができ、簡単な工程で製造でき、低価格の放射線撮像装置を提供することが可能である。
【００４８】
請求項１２の発明によれば、第２のスイッチ手段のゲート幅とゲート長の比が、第１のスイッチ手段のゲート幅とゲート長の比より小さいので、第２のスイッチ手段は第１のスイッチ手段よりもオフ抵抗が大きい。従って、変換素子に積分された電荷を読み出す場合、第２のスイッチ手段からのリーク電流が小さく高精度の読み出しが可能であり、放射線撮像装置は誤差の少ない画像を撮像することが可能である。
【００４９】
請求項１３に係る発明によれば、第２のスイッチ手段がダブルゲート構造の薄膜トランジスタで構成されている。従って、第２のスイッチ手段のオフ抵抗が高く、変換素子に積分された電荷を読み出す場合、第２のスイッチ手段からのリーク電流が小さく、高精度の読み出しが可能であり、放射線撮像装置は誤差の少ない画像を撮像することが可能である。
【００５０】
請求項１４に係る発明によれば、制御線は走査手段に接続されている。したがって、放射線撮像装置は、制御線を駆動する回路を備える必要がない。そのため、簡単かつ小型で、消費電力の小さな放射線撮像装置を提供することが可能である。
【００５１】
請求項１５に係る発明によれば、第３のスイッチ手段は薄膜トランジスタで構成されている。従って、変換素子ならびに第１および第２のスイッチ手段と、一部の製造工程を共有することができ、簡単で低価格、かつ信頼性の高い放射線撮像装置を提供することが可能である。
【００５２】
請求項１６に係る発明によれば、前記第３のスイッチ手段のゲート幅とゲート長の比は、前記第１のスイッチ手段のゲート幅とゲート長の比よりも大きい。従って、第３のスイッチ手段は第１のスイッチ手段よりオン抵抗が小さく、変換素子の電荷を効率良く読み出すことができ、放射線撮像装置は誤差の少ない画像を撮像することが可能である。
【００５３】
請求項１７に係る発明によれば、読み出し手段は待機状態において間欠的に動作状態になり、変換素子を初期化することが出来る。したがって、放射線撮像装置の消費電力を小さく抑えることが可能である。
【発明を実施するための最良の形態】
【００５４】
図を用いて本発明の実施形態を説明する。
【００５５】
（第１の実施形態）
図１は本発明に係る撮像装置の一実施形態に用いるＦＰＤ１の断面図を示す。ここでは、間接型のＦＰＤを例にして説明するが、これに限られるものではない。第１のスイッチ手段として機能する薄膜トランジスタ２および光電変換素子３が、ガラスなどの基板４の表面に形成されている。
【００５６】
光電変換素子３は、カソード電極１０、ｎ型アモルファスシリコン半導体層１１、ｉ型アモルファスシリコン半導体層１２、ｐ型アモルファスシリコン半導体層１３およびＩＴＯ（錫ドープ酸化インジウム）などによる光透過性のアノード電極１４で形成されている。薄膜トランジスタ２は、ゲート電極５、ゲート酸化膜６、アモルファスシリコン半導体層７、ドレイン電極８およびソース電極９で構成されている。カソード電極１０はソース電極９に接続され、アノード電極１４はバイアス線１５に接続されている。Ｘ線を照射されて可視光線を発するシンチレータ層（不図示）は、薄膜トランジスタ２および光電変換素子３を覆うように、光電変換素子３のアノード電極１４側に形成されている。
【００５７】
図２に本実施形態の撮像装置およびＦＰＤ１の構成を示す。図２で図１および図８と同じ機能の要素には同じ符号を付してある。
【００５８】
図２において、光電変換素子３はＰＩＮ型フォトダイオードで構成され、その一方の電極として機能するカソード電極を、第１のスイッチング手段として機能するアモルファスシリコンの薄膜トランジスタ２の一方の電極として機能するソース電極に接続されている。薄膜トランジスタ２の他方の電極として機能するドレイン電極は読み出し線２２ａ，２２ｂ，・・・２２ｃへ接続され、制御電極として機能するゲート電極はゲート線２１ａ，２１ｂ，・・・２１ｃへ接続されている。光電変換素子３の他方の電極として機能するアノード電極はバイアス線１５に接続され、バイアス線１５は、第１のバイアス生成手段として機能する第１のバイアス回路２５に接続されている。第１のバイアス回路は接地電位に対して負（例えば−５Ｖ）の電圧をバイアス線１５に印加する。走査線として機能するゲート線２１ａ，２１ｂ，・・・２１ｃは、それぞれ走査手段として機能するゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧNに接続され、読み出し線２２ａ，２２ｂ，・・・２２ｃは、それぞれ読み出し手段として機能する読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMに接続されている。このＦＰＤ１は、光電変換素子３および薄膜トランジスタ２のそれぞれ１個の組み合わせで１つの画素を形成し、合わせてＮ行×Ｍ列（Ｎ，Ｍは正の整数でＭ，Ｎ≧２）の画素を有している。
【００５９】
ゲートドライバ回路２３はその出力端子Ｇ1，Ｇ2，・・・ＧNにそれぞれゲート線２１ａ，２１ｂ，・・・２１ｃが接続されており、正の電圧を順に出力しゲート線２１ａ，２１ｂ，・・・２１ｃを走査する。読み出し回路２４はその出力端子Ｓ1，Ｓ2，・・・ＳMにそれぞれ読み出し線２２ａ，２２ｂ，・・・２２ｃが接続されており、正の電圧を出力する。また、読み出し回路の出力端子Ｓ1，Ｓ2，・・・ＳMには、それぞれ電荷−電圧変換回路を備えており、読み出し線２２ａ，２２ｂ，・・・２２ｃに流れ出した電荷の量を電圧に変換する機能を有している。
【００６０】
蛍光板（不図示）は、上述のＦＰＤ１を覆い、放射線の照射により蛍光板で発生した可視光が光電変換素子３に入射するように構成されている。
【００６１】
図２において、本実施形態のＦＰＤ１は、初期化用のリセット手段（第２のスイッチ手段）として機能する薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃを有している。薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃの、一方の電極として機能するドレイン電極はそれぞれ読み出し線２２ａ，２２ｂ，・・・，２２ｃに接続され、他方の電極として機能するソース電極は、第２のバイアス生成手段として機能する第２のバイアス回路２６に接続され、制御電極として機能するゲート電極はリセット線１６に接続され、リセット線１６はゲートドライバ回路２３の出力端子ＧN+1に接続されている。なお、薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃのゲート幅とゲート長の比は、薄膜トランジスタ２のゲート幅とゲート長の比よりも小さくしてある。第２のバイアス回路は接地電圧に対して正（例えば＋５Ｖ）の電圧を第２のスイッチ手段である薄膜トランジスタに印加する。
【００６２】
本実施形態ではゲートドライバ回路２３は画素の行数よりも出力端子が１個多くなっている。これは、リセット線１６を通じて第２スイッチを制御するためである。第１のバイアス回路２５および第２のバイアス回路２６としては、低消費電力のＤＣ−ＤＣコンバータとリニアレギュレータの組み合わせなどが使用できる。
【００６３】
読み出し回路２４から出力される読み出し回路２４のオペアンプ部を初期化した状態を反映した信号であるリセット信号および読み出し信号は、差動アンプ２７で差動増幅され、Ａ／Ｄコンバータ２８に入力されデジタルデータに変換された後、メモリ２９に記憶される。ＦＰＤコントローラ３０はゲートドライバ回路２３、読み出し回路２４およびＡ／Ｄコンバータ２８の制御に必要なパルス信号を生成する。ＣＰＵ３１は読み出し回路２４，ＦＰＤコントローラ３０、Ａ／Ｄコンバータ２８、第１のバイアス回路２５、第２のバイアス回路２６およびメモリ２９に接続され、これらを制御する。
【００６４】
符号１８は操作スイッチであり、ＣＰＵ３１に曝射準備要求信号（詳細は後述する）および曝射要求信号（詳細は後述する）を発生させるために撮影者（不図示）に操作される。
【００６５】
符号１９はＣＰＵ３１からの曝射準備要求信号および曝射要求信号を受けて動作するＸ線発生装置である。
【００６６】
図３は読み出し回路２４を構成する読み出しＩＣの構成を示す図である。読み出し回路２４は以下で説明する読み出しＩＣが必要な個数だけ装備されて構成されている。
【００６７】
読み出しＩＣは例えば１２８チャンネルの入力端子３２を有し、チャンネル毎に、オペアンプ３３、積分コンデンサ３４、リセットトランジスタ３５、サンプルトランジスタ３８，４０、およびホールドコンデンサ３９，４１を有している。オペアンプ３３の出力端子と反転入力端子間には積分コンデンサ３４およびリセットトランジスタ３５が接続されオペアンプ３３とともに積分回路を構成している。この積分回路により、読み出し回路２４は、読み出し線２２ａ，２２ｂ，・・・，２２ｃに流れる電流を積分して電圧の信号に変換する。リセットトランジスタ３５のオン／オフはＲｅｓｅｔ端子３７に印加する電圧により制御される。
【００６８】
サンプルトランジスタ３８およびホールドコンデンサ３９はリセット用のサンプルホールド回路を構成し、積分コンデンサ３４がリセットされた直後のオペアンプ３３の出力が保持される。サンプルトランジスタ４０およびホールドコンデンサ４１は信号用のサンプルホールド回路を構成し、ホールドコンデンサ４１には積分コンデンサ３４に積分された電圧（オペアンプ３３の出力電圧）が保持される。サンプルトランジスタ３８，４０のオン／オフはそれぞれＳＨＲ端子、ＲＳＨ端子に印加される電圧により制御される。Ｖｒｅｆ端子３６からはレファレンス電圧が入力され、入力端子３２はこれと同じ電圧が保持される。
【００６９】
各チャンネルのリセット用サンプルホールド回路の出力はリセット信号マルチプレクサ４４に入力され、そのうちの１チャンネルの信号が選択されてアンプ４７へ出力される。アンプ４７の出力は、リセット信号としてリセット信号出力端子４８から出力される。各チャンネルの信号用サンプルホールド回路の出力は読み出し信号マルチプレクサ４５に入力され、そのうちの１チャンネルの信号が選択されてアンプ４９へ出力される。アンプ４９の出力は、読み出し信号として読み出し信号出力端子５０から出力される。リセット信号マルチプレクサ４４および読み出し信号マルチプレクサ４５は、ＣＬＫ１端子４６から入力されるクロックパルスに応じて、選択する信号を切り換えてゆく。
【００７０】
図４はゲートドライバ回路２３の構成を構成するゲートＩＣの構成を示す図である。ゲートドライバ回路２３は、以下で説明するゲートＩＣを必要な個数だけ連結して構成されている。
【００７１】
ゲートＩＣは、例えば２５６個のシフトレジスタＳＲ１，ＳＲ２，・・・，ＳＲ２５６が連結され、それぞれのシフトレジスタ５１の出力は、それぞれＡＮＤ回路５２、ＯＲ回路５３およびレベルシフタ５４を経由して、出力端子６１へ出力される。
【００７２】
シフトレジスタ５１にはＣＬＫ２端子５５が接続されており、ＣＬＫ２端子５５から入力されたクロック信号にしたがって、ＳＴＶＲ端子５６から入力されたハイまたはロウの信号を順にシフトして行く。例えば、クロック信号の１パルス分だけの長さのハイの信号をＳＴＶＲ端子に入力した場合、そのハイの信号はシフトレジスタ５１をシフトして行き、出力端子Ｇ1，Ｇ2，・・・ＧNのどれか１つをハイにして、ゲート線２１ａ，２１ｂ，・・・２１ｃを走査する。
【００７３】
回路ＶＥＥ端子５９には電圧ＶＥＥ、ＶＤＤ端子６０には電圧ＶＤＤが供給され、レベルシフタ５４の出力は、ロウ入力に対し電圧ＶＥＥを、ハイ入力に対し電圧ＶＤＤを出力する。電圧ＶＥＥおよびＶＤＤはＦＰＤに用いられている薄膜トランジスタ２の特性に応じて決められるべきであるが、標準的な薄膜トランジスタの特性を考えると、それぞれ−５Ｖ程度、２５Ｖ程度にするのが適当である。
【００７４】
ＡＮＤ回路５２の一方の入力端子にはＯＥ端子５７が、ＯＲ回路５３の一方の入力端子にはＡＯ端子５８が接続されており、ＯＥ端子５７にロウの信号を入力することにより、すべての出力端子６１をＶＥＥ電圧にすることができる。また、ＡＯ端子５８にハイの信号を入力することによって、すべての出力端子６１をＶＤＤ電圧にすることができる。
【００７５】
ＳＴＶＲＯＵＴ６２はシフトレジスタ５１の出力であり、ゲートＩＣを連結して用いる場合、この端子を次のゲートＩＣのＳＴＶＲへ接続すればよい。
【００７６】
図５は読み出し回路２４に供給する信号および出力端子６１の出力信号のタイミングチャートを示す。図５において、Ｇiはゲート駆動ＩＣ出力端子６１の内のｉ番目の端子から出力される信号を示し、Ｒｅｓｅｔ，ＳＨＲ，ＳＨＳ，ＣＬＫ１はそれぞれＲｅｓｅｔ端子３７、ＳＨＲ端子４２、ＳＨＳ端子４３およびＣＬＫ１端子４６に入力される信号を示す。
【００７７】
図５において、読み出し回路２４は、タイミングＴiからＴi+1の間に、ＦＰＤ１のｉ行目の画素の電荷を読み出している。タイミングＴiにおいて、出力端子６１のＧiの出力がハイにされてＦＰＤ１のｉ行目の画素が選択され、Ｒｅｓｅｔ端子３７がロウにされてリセットトランジスタ３５がオフになり積分コンデンサ３４への積分がスタートする。タイミングＴiではＳＨＲ端子４２が一旦ハイにされ、後にロウにされて、ホールドコンデンサ３９には積分コンデンサ３４のリセット電圧がホールドされる。出力端子６１のＧiの出力は、画素の電荷が十分に読み出されるまでハイを保った後Ｔi’のタイミングでロウにされて、ｉ行目の画素の選択は終了する。また、タイミングではＲｅｓｅｔ端子３７がハイにされ、積分コンデンサ３４への積分も終了する。積分が終了する直前、ＳＨＳ端子４３が一時ハイにされ、積分コンデンサ３４の電圧がホールドコンデンサ４１にホールドされる。タイミングＴi’からＴi+2の間においては、ＣＬＫ端子４６にクロックパルスが印加され、ホールドコンデンサ３９，４１にホールドされた電圧は、リセット信号用マルチプレクサ４４および読み出し信号用マルチプレクサ４５によって、順次、アンプ４７，４９へ出力される。
【００７８】
読み出し回路２４は上述の動作を繰り返し、ＦＰＤ１のすべての画素の電荷読み出しを行う。
【００７９】
次に、図２を参照して本実施形態の撮像装置の動作を説明する。
【００８０】
Ｘ線撮影を行う場合、撮像装置を操作するのに使用する操作スイッチ１８は、２段操作になっている。スイッチ操作の１段目では、Ｘ線発生装置１９に対してＸ線発生準備の要求を行う撮影準備要求信号（Ｘ線発止装置がＸ線曝射を行える状態にするために、Ｘ線発生装置１９内の機器を起動させるための信号）を発生する。スイッチ操作の２段目では、Ｘ線発生装置１９に対し、Ｘ線発生を要求する曝射要求信号を発生する。先に説明した特許文献１に記載される撮像装置においては、この撮影準備要求信号の発生に応じてＦＰＤの光電変換素子にバイアス電圧を印加していた。しかしながら、本実施形態では撮影準備要求信号の発生以前においても、光電変換素子にバイアス電圧を印加する状態を生じさせるようにしている。
【００８１】
図２において本撮像装置の電源が投入されると、電力制御手段としても動作するＣＰＵ３１は第１のバイアス回路２５、第２のバイアス回路２６およびＦＰＤコントローラ３０を動作させる。第１のバイアス回路２５の出力電圧は、バイアス線１５を通して、全ての光電変換素子３のアノード電極に印加される。また、ＣＰＵ３１はＦＰＤコントローラ３０を制御して、ゲートドライバ回路２３のＡＯ端子をハイにすることにより、ゲートドライバ回路２３の全ての出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＤＤにする。したがって、薄膜トランジスタ２および薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃは全て導通状態になり、第２のバイアス回路の出力電圧は、すべての光電変換素子３のカソード電極に印加される。
【００８２】
従って、光電変換素子３は逆バイアス状態にバイアスされ、電荷の初期化（リセット動作）が行われる。
【００８３】
この状態においては、省電力化のため、動作させておく必要のない読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作は停止させておく。
【００８４】
この後、撮影者が操作スイッチ１８の１段目の操作を行うと、ＣＰＵ３１は、その後に行われる初期化走査および読み出し走査に備えて、ゲートドライバ回路２３のすべての出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＥＥにし、薄膜トランジスタ２および２０ａ，２０ｂ，・・・，２０ｃをすべてオフ状態にして初期化を停止する。そして、読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作を開始する。その後は、図９で説明した従来技術と同様に、順次走査線をＶＤＤにして順次各画素行を選択することで初期化走査を行い、次いで走査スイッチ１８の２段目の操作に応じて、Ｘ線発生装置１９に対して曝射要求信号を発生しＸ線の曝射を行った後、順次走査線をＶＤＤにして順次各画素行を選択することで読み出し走査を行って撮像した画像の読み出しを行う。
【００８５】
したがって、本実施形態では、本撮像装置の電源投入後、電力制御手段により、撮影準備要求信号の発生以前において、読み出し回路２４の動作が停止され、薄膜トランジスタ２および２０ａ，２０ｂ，・・・，２０ｃがオン状態を示し、第１のバイアス回路２５および第２のバイアス回路２６が動作している状態を有している。
【００８６】
したがって、例えば毎日の始業時など、Ｘ線撮影を行う十分長い時間の前に、本撮像装置の電源を投入しておけば、操作スイッチ１８の１段目の操作がされて撮影準備要求信号が発生するまでにも十分な時間があり、この間にＦＰＤ１は十分な時間初期化され、光電変換素子３に蓄積している暗電流成分、特にトラップ順位にトラップされている電荷を十分に放電させることができる。またこの状態においては、消費電力の大きな読み出し回路２４をはじめとして、この状態で動作をさせておく必要のない差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作も停止しているので、ほとんど電力を消費することがない。従って、本撮像装置を電池駆動タイプのものにすることができる。
【００８７】
なお、本撮像装置の電源投入後、操作スイッチ１８が操作されるまでの間、ＣＰＵ３１を低消費電流の状態にしておけば、消費電力をさらに小さくすることができる。また別の方法としては、消費電力の少ない小型のＣＰＵをＣＰＵ３１以外に有して、操作スイッチ１８の操作以前の本撮像装置の制御をそのＣＰＵに行わせて省電力化を図ることも可能である。
【００８８】
本実施形態では、リセット線１６はゲートドライバ回路２３に接続されて、ゲートドライバ回路２３によって駆動されている。従って本実施形態によると、リセット線１６を駆動するために特別の回路が不要であり、撮像装置を小型かつ低コストで提供することができる。
【００８９】
本実施形態では、本撮像装置の電源が投入されてから操作スイッチ１８の第２の操作までの間、第１のバイアス回路２５および第２のバイアス回路２６は動作したままである。このようにすると制御が容易となるが、光電変換素子３の初期化自体は、常時光電変換素子３を逆バイアスし続けなくても達成できる。したがって、ＣＰＵ３１の制御のもとに、第１のバイアス回路２５および第２のバイアス回路２６を間欠的に動作させ、光電変換素子３の初期化動作を間欠的に行ってもよい。このとき、ＣＰＵ３１はバイアス制御手段として機能する。その場合、例えば、本撮像装置の電源投入後は例えば１分間の初期化を行い、その後は例えば１分おきに数秒間初期化を行うようにしてもよい。もちろん、初期化を行っていない期間は、ゲートドライバ回路２３およびＦＰＤコントローラ３０の動作を停止して、さらなる省電力化を図ることができる。
【００９０】
本実施形態では、第２のバイアス回路２６の出力電圧を読み出しＩＣのＶｒｅｆ端子３６に接続し、第２のバイアス回路２６の出力電圧を読み出しＩＣのレファレンス電圧として供給している。従って、本実施形態によると読み出しＩＣのためのバイアス回路を設ける必要がなく、撮像装置を小型かつ低コストで提供することができる。
【００９１】
本実施形態では、第１のスイッチ手段および第２スイッチ手段を薄膜トランジスタで構成している。したがって、大きな画素数のＦＰＤを歩留まり良く低価格で製造することができる。
【００９２】
本実施形態では薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃのゲート幅とゲート長の比を、薄膜トランジスタ２のゲート幅とゲート長の比よりも小さくしている。したがって、薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃのオフ抵抗は薄膜トランジスタ２よりも大きく、オフ時のリーク電流も小さいので、光電変換素子３から読み出す電流が薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃを通じてリークすることがなく、高精度の読み出しが可能である。なお、薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃのオフ抵抗を薄膜トランジスタ２よりも大きくするために、薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃにダブルゲート構造の薄膜トランジスタを使用することも可能である。
【００９３】
本実施形態では、ゲートドライバ回路２３の全ての出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＤＤにするのに、ゲートドライバ回路２３のＡＯ端子をハイにした。しかし、出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＤＤにするには、ＳＴＶＲ端子をハイにした状態でＣＬＫ端子にクロックパルスを入力してシフトレジスタＳＲ１，ＳＲ２，・・・，ＳＲ２５６をセット状態にしてからＯＥ端子５７をハイにするという方法をとることもできる。
【００９４】
（第２の実施形態）
図６は第２の実施形態に係る撮像装置およびＦＰＤ６３の構成を示す。図６において、本実施形態のＦＰＤ６３が第１の実施形態のＦＰＤ１と異なる主な点は、本実施形態では、読み出し線２２ａ，２２ｂ，・・・２２ｃと読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMとの間に、第３のスイッチ手段として機能する薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃを有していること、およびゲートドライバ回路の出力端子が１個追加されていることである。薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃの、一方の電極として機能するソース電極はそれぞれ読み出し線２２ａ，２２ｂ，・・・２２ｃに、他方の電極として機能するドレイン電極はそれぞれ読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMに、制御電極として機能するゲート電極は第３スイッチ手段の制御線１７に接続されている。制御線１７は、出力端子ＧN+2に接続されている。
【００９５】
薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃは、光電変換素子３の初期化の場合にオフ状態にされ、読み出し線２２ａ，２２ｂ，・・・２２ｃと出力端子Ｓ1，Ｓ2，・・・ＳMとを電気的に分離するように動作する。
【００９６】
次に、本実施形態の撮像装置の動作を説明する。
【００９７】
図６において本撮像装置の電源が投入されると、電力制御手段としても動作するＣＰＵ３１は第１のバイアス回路２５、第２のバイアス回路２６およびＦＰＤコントローラ３０を動作させる。第１のバイアス回路２５の出力電圧は、バイアス線１５を通して、全ての光電変換素子３のアノード電極に印加される。また、ＣＰＵ３１はＦＰＤコントローラ３０を制御して必要なパルス信号を発生させ、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＤＤに、出力端子ＧN+2の出力電圧をＶＥＥにする。したがって、薄膜トランジスタ２および薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃは全てオン状態になり、薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃは全てオフ状態になる。したがって、第２のバイアス回路の出力電圧は、すべての光電変換素子３のカソード電極に印加される。また、読み出し線２２ａ，２２ｂ，・・・２２ｃは読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMから電気的に絶縁される。
【００９８】
従って、光電変換素子３は逆バイアス状態にバイアスされ、電荷の初期化（リセット動作）が行われる。
【００９９】
この状態においては、省電力化のため、動作させておく必要のない読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作は停止させておく。
【０１００】
この後、撮影者が操作スイッチ１８の１段目の操作を行うと、ＣＰＵ３１は、その後に行われる初期化走査および読み出し走査に備えて、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＥＥに、出力端子ＧN+2の出力電圧をＶＤＤにする。したがって、薄膜トランジスタ２および２０ａ，２０ｂ，・・・，２０ｃはすべてオフ状態になって光電変換素子３の初期化が停止され、薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃは全てオン状態になって読み出し線２２ａ，２２ｂ，・・・２２ｃと読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMとが電気的に接続される。そして、読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作を開始する。その後は、順次走査線をＶＤＤにして順次各画素行を選択することで初期化走査をおこない、次いで操作スイッチの２段目の操作に応じて、Ｘ線発生装置１９に対して曝射要求信号を発生しＸ線の曝射を行った後、順次走査線をＶＤＤにして順次各画素行を選択することで読み出し走査を行って撮像した画像の読み出しを行う。
【０１０１】
本実施形態は、第１の実施形態が有する特徴に加えて、薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃにより、読み出し線２２ａ，２２ｂ，・・・２２ｃと読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMとを電気的に絶縁する機能を有している。したがって、光電変換素子３の初期化のとき、第２のバイアス回路２６の出力電圧が読み出し回路２４の端子Ｓ1，Ｓ2，・・・ＳMに印加されることがない。
【０１０２】
半導体ＩＣ回路では一般的に、入出力端子に電源電圧以上の電圧が印加された場合、入出力端子からＩＣの電源端子へのリーク電流が発生する。したがって本実施形態のように、薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃによって、読み出し線２２ａ，２２ｂ，・・・２２ｃと読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMとを絶縁する回路構成をとらなかった場合、光電変換素子３の初期化の際、第２のバイアス回路２６の出力電圧が読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMに印加されてしまい、それが読み出し回路２４の電源端子へリークしてしまう可能性がある。そうなると、無用の電力消費を生じてしまうことになる。そのため、このような条件で使用されるＩＣは、入出力端子から電源端子へのリーク電流が発生しないような特別な設計が必要になり、回路を複雑化させてしまう。
【０１０３】
しかしながら本実施形態の場合、光電変換素子３の初期化の際、読み出し回路２４の出力端子Ｓ1，Ｓ2，・・・ＳMが絶縁されるため、これらの端子から電源端子への電流のリークが発生する心配がない。したがって本実施形態によれば、読み出しＩＣの設計の自由度が増すばかりか、光電変換素子３の初期化の際、読み出し回路２４の動作を停止するにあたって、読み出し回路２４への電源の供給を停止することも可能になり、簡単な方法で読み出し回路２４の動作を停止させることが可能である。
【０１０４】
本実施形態においては、第１の実施形態と同様、第１のバイアス回路２５、第２のバイアス回路２６および読み出し回路２４を間欠的に動作させ、光電変換素子３の初期化動作を間欠的に行ってもよい。
【０１０５】
本実施形態では、第３スイッチ手段を薄膜トランジスタで構成している。したがって、読み出し線の数の多い大型のＦＰＤを歩留まり良く低価格で製造することができる。また、ＦＰＤ上の薄膜トランジスタのスレッショルド電圧を同一に出来るため、これらを駆動するゲートドライバ回路の設計が簡単になる。
【０１０６】
本実施形態では薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃのゲート幅とゲート長の比を、薄膜トランジスタ２のゲート幅とゲート長の比よりも大きくしている。したがって、薄膜トランジスタ７１ａ，７１ｂ，・・・７１ｃのオン抵抗は薄膜トランジスタ２よりも小さく、オン時の電圧降下も小さいので、光電変換素子３に蓄積された電荷を効率良く読み出すことができる。
（第３の実施形態）
図７は第３の実施形態に係る撮像装置およびＦＰＤ６４の構成を示す。図７において、本実施形態が第１の実施形態と異なる点は、本実施形態のＦＰＤ６４が第１の実施形態のＦＰＤ１とは異なり、第１の実施形態が有していた薄膜トランジスタ２０ａ，２０ｂ，・・・，２０ｃを本実施形態では有していないことである。それにともない、ゲートドライバ回路の出力端子は１個減り、Ｇ1，Ｇ2，・・・ＧNとなっている。
【０１０７】
本実施形態の動作を説明する。
【０１０８】
図７において本撮像装置の電源が投入されると、電力制御手段および間欠動作制御手段として動作するＣＰＵ３１は第１のバイアス回路２５、第２のバイアス回路２６、読み出し回路２４およびＦＰＤコントローラ３０を動作させる。第１のバイアス回路２５の出力電圧は、バイアス線１５を通して、全ての光電変換素子３のアノード電極に印加される。また、ＣＰＵ３１はＦＰＤコントローラ３０を制御して必要なパルス信号を発生させ、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧNの出力電圧をＶＤＤにする。したがって、薄膜トランジスタ２は全てオン状態になり、第２のバイアス回路の出力電圧は、すべての光電変換素子３のカソード電極に印加される。
【０１０９】
従って、光電変換素子３は逆バイアス状態にバイアスされ、電荷の初期化（リセット動作）が行われる。
【０１１０】
この状態においては、省電力化のため、動作させておく必要のない読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作は停止させておく。
【０１１１】
この状態において一定時間、例えば１分間初期化を行い、その後ＣＰＵ３１は第１のバイアス回路２５、第２のバイアス回路２６、読み出し回路２４およびＦＰＤコントローラ３０の動作を停止し、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧN+1の出力電圧をＶＥＥにして薄膜トランジスタ２をオフ状態にすることによって、光電変換素子３の初期化を停止する。
【０１１２】
その後は一定時間間隔で数秒間、例えば１分間隔で数秒間の間、ＣＰＵ３１は第１のバイアス回路２５、第２のバイアス回路２６、読み出し回路２４およびＦＰＤコントローラ３０を動作させ、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧNの出力電圧をＶＤＤにして薄膜トランジスタ２をオン状態にすることによって、光電変換素子３の初期化を行う。
【０１１３】
この間、撮影者が操作スイッチ１８の１段目の操作を行うと、操作スイッチ１８の操作が行われたタイミングが、光電変換素子３の初期化中であったか、初期化の停止中であったかによって、撮像装置は２通りの動作をする。
【０１１４】
操作スイッチ１８の操作が、光電変換素子の初期化中であった場合は、ＣＰＵ３１は、その後に行われる初期化走査および読み出し走査に備えて、ゲートドライバ回路２３の出力端子Ｇ1，Ｇ2，・・・ＧNの出力電圧をＶＥＥにする。したがって、薄膜トランジスタ２はすべてオフ状態になって光電変換素子３の初期化が停止される。
【０１１５】
操作スイッチ１８の操作が、初期化中でなかった場合は、ＣＰＵ３１は、停止中であった第１のバイアス回路２５および第２のバイアス回路２６の動作を開始させる。
【０１１６】
そして上記どちらの場合も、引き続いて、読み出し回路２４，差動アンプ２７，Ａ／Ｄコンバータ２８およびメモリ２９の動作を開始する。その後は、図９で説明した従来技術と同様の初期化走査を行い、次いで操作スイッチ１８の２段目の操作に応じて、Ｘ線発生装置１９に対して曝射要求信号を発生しＸ線の曝射を行った後、従来技術と同様の読み出し走査を行って撮像した画像の読み出しを行う。
【０１１７】
上述したように、本実施形態の撮像装置では、第１のバイアス回路２５、第２のバイアス回路２６および読み出し回路２４を間欠的に動作させて光電変換素子の初期化を行うことにより、消費電力の低減を図っている。
【図面の簡単な説明】
【０１１８】
【図１】本発明の第１の実施形態のＦＰＤの断面図である。
【図２】本発明の第１の実施形態の放射線撮像装置の構成を示す図である。
【図３】本発明の第１乃至第３の実施形態の読み出しＩＣの構成を示す図である。
【図４】本発明の第１乃至第３の実施形態のゲートドライバＩＣの構成を示す図である。
【図５】本発明の第１乃至第３の実施形態の放射線撮像装置の読み出し回路の信号のタイミングチャートである。
【図６】本発明の第２の実施形態の放射線撮像装置の構成を示す図である。
【図７】本発明の第３の実施形態の放射線撮像装置の構成を示す図である。
【図８】従来技術のＦＰＤの回路および周辺回路を示す図である。
【図９】従来技術のＦＰＤの動作を示すタイミングチャートである。
【図１０】本発明の第１の実施形態の放射線撮像装置の動作フローを示す図である。
【符号の説明】
【０１１９】
１  ＦＰＤ
２  薄膜トランジスタ
３  光電変換素子
１５  バイアス線
１６  リセット線
１８  操作スイッチ
１９  Ｘ線発生装置
２０ａ，２０ｂ，２０ｃ  薄膜トランジスタ
２１ａ，２１ｂ，２１ｃ  ゲート線
２２ａ，２２ｂ，２２ｃ  読み出し線
２３  ゲートドライバ回路
２４  読み出し回路
２５  第１のバイアス回路
２６  第２のバイアス回路
２７  差動アンプ
２８  Ａ／Ｄコンバータ
２９  メモリ
３０  ＦＰＤコントローラ
３１  ＣＰＵ
【図１】
2007067622.tif 000003
【図２】
2007067622.tif 000004
【図３】
2007067622.tif 000005
【図４】
2007067622.tif 000006
【図５】
2007067622.tif 000007
【図６】
2007067622.tif 000008
【図７】
2007067622.tif 000009
【図８】
2007067622.tif 000010
【図９】
2007067622.tif 000011
【図１０】
2007067622.tif 000012