(57)【要約】【課題】  半導体装置は高機能化されることで、その接続端子数が増加し、接続端子電極ピッチの狭小化が望まれている。しかし、ＰｏＰ構造の半導体装置においてははんだボールで上下のパッケージ間を接続することから、スタンドオフを確保するために端子電極ピッチを狭小化できないという問題がある。【解決手段】  本発明の金属ポストは金属板をエッチングする方法により形成する。そのために金属ポストの高さを精度良く、また微細化されたピッチで形成することができる。上側パッケージに形成された金属ポストにより上下パッケージを接続することで、微細化された電極間ピッチを有する小型化された半導体装置が得られる。【選択図】      図１
2007287906.tif 000002
【特許請求の範囲】
【請求項１】
電極の製造方法において、金属板をその裏面からエッチングし、前記金属板の厚さを高さとする金属ポストを形成するステップを有することを特徴とする電極の製造方法。
【請求項２】
前記金属ポストを形成するステップの前に、金属板の表面に配線基板を形成するステップと、前記配線基板上に半導体チップを搭載し樹脂封止するステップとを有することを特徴とする請求項１に記載の電極の製造方法。
【請求項３】
前記配線基板を形成するステップは、前記金属板の表面にめっきレジストを塗布パターニングし、めっきすることでランドを形成するステップと、前記ランドを保護する絶縁樹脂層を形成するステップと、前記絶縁樹脂層にスルーホールを開口し前記ランドと接続された電極を形成するステップとを有することを特徴とする請求項２に記載の電極の製造方法。
【請求項４】
前記ランドはニッケル、金、ニッケル、銅をめっきすることにより形成することを特徴とする請求項３に記載の電極の製造方法。
【請求項５】
前記電極は銅めっきにより形成することを特徴とする請求項３に記載の電極の製造方法。
【請求項６】
前記金属ポストを形成するステップは、前記金属板の裏面にエッチングレジストを塗布し、前記ランド部を含む金属板の領域を残しパターンとしてパターニングし、前記金属板をエッチングすることを特徴とする請求項１に記載の電極の製造方法。
【請求項７】
請求項１乃至６のいずれか一項に記載の電極の製造方法により製造されたことを特徴とする電極。
【請求項８】
前記金属ポストは銅を主成分とする金属板から形成されることを特徴とする請求項７に記載の電極。
【請求項９】
請求項１乃至６のいずれか一項に記載の電極の製造方法により製造された電極を備えたことを特徴とする半導体装置。
【請求項１０】
前記金属ポストを有するパッケージを上側のパッケージとし、前記金属ポストと下側のパッケージのランドとをはんだにより接続したことを特徴とする請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の電極に係り、特に半導体素子が搭載されたパッケージを積層したＰｏＰ（Package on Package)用の電極とその電極の製造方法及びこの電極を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置は高速化、大容量化と共に、電子システムの小型化のために半導体装置パッケージの小型化が進められている。特に携帯機器においてはこのパッケージの小型化が重要であり、１つのパッケージ内に複数の半導体チップを収納した半導体装置が採用されている。これらの半導体装置としては、パッケージ内部に複数の半導体チップを積層したＭＣＰ(Multi Chip Package)や、複数のＣＳＰ(Chip Size Package)を積層したＰｏＰ（Package on Package)がある。さらに半導体チップの接続方法として従来のワイヤーボンディング法の他に、ボンディングパッドにパンプを備えたフリップチップ接続法等を利用することにより半導体装置の小型化が図られている。
【０００３】
図６に従来のＰｏＰ構造の半導体装置の断面図を示す。ＰｏＰ構造の半導体装置は半導体チップ９を樹脂封止した上側のパッケージと、下側のパッケージとを、はんだボール１６を用いてそれぞれのランド３において接続している。下側パッケージの表面側には半導体素子９-3が搭載され、さらに接続用のランド３が設けられ、その裏面側にははんだボール１６を備えている。上側パッケージにはその表面側に２つの半導体素子９-1、９-2が搭載され、ワイヤーボンディング法にて上側パッケージ基板の電極に接続されている。上側パッケージの裏面側には下側パッケージと接続するためのランド３が設けられている。
【０００４】
このＰｏＰ構造において、上下のパッケージを接続するには、下側パッケージに搭載されている半導体チップ９-3の高さ分等に必要なスペース(スタンドオフ)を確保する必要がある。このスタンドオフをはんだボール高さで確保している。しかしはんだボールははんだ自身の物性でその球形度が決定される為、縦に細長い形状を任意で製造することは不可能である。そのために上下パッケージを接続するはんだボール１６-2は、スタンドオフ以上の大きさにする必要がある。一方接続端子（I/O）数の増加、パッケージの小型化等から、上下接続用のはんだボールの小型化、接続電極ピッチを狭小化していく必要がある。しかし、はんだボールの場合は、ボール径を小さくすると、スタンドオフ量が少なくなるという問題がある。逆に上下パッケージを接続するはんだボール１６-2を、基板と接続するはんだボール１６-1より大きくすると端子数のためにパッケージが大きくなるという問題がある。
【０００５】
この問題に対処するためにはんだボール以外の接続方法が考えられる。例えば特許文献１（特開2004-14571）では、半導体素子上に金属ポストを形成した半導体装置が開示されている。特許文献１では、金属ポストの形成方法としてめっき法が適用されている。しかしめっき方法では、金属ポストの高さがばらつくという問題がある。また特許文献２（特開2004-228403）には半導体素子と対向する基板の接続パターンとを導電性ポストで接続している。しかし特許文献２においては導電性ポストの位置あわせの問題がある。これらの先行文献の技術を端子数の多い接続電極ピッチが狭小化された半導体装置に適用するには不十分である。このように接続電極ピッチが狭小化可能なＰｏＰ構造の電極接続技術が確立していないという問題がある。
【０００６】
【特許文献１】特開２００４−１４５７１号公報
【特許文献２】特開２００４−２２８４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記したように半導体装置は高機能化されることで、その接続端子数が増加し、接続端子ピッチの狭小化が望まれている。しかし、端子ピッチの狭小化可能なＰｏＰ構造の電極接続技術が確立していないという問題がある。本発明の目的は上記した問題に鑑み、端子ピッチの狭小化が可能なＰｏＰ（Package on Package)用の電極とその製造方法及びこの電極を備えた半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本発明に含まれることは言うまでもない。
【０００９】
本発明の電極の製造方法は、金属板をその裏面からエッチングし、前記金属板の厚さを高さとする金属ポストを形成するステップを有することを特徴とする。
【００１０】
本発明の電極の製造方法においては、前記金属ポストを形成するステップの前に、金属板の表面に配線基板を形成するステップと、前記配線基板上に半導体チップを搭載し樹脂封止するステップとを有することを特徴とする。
【００１１】
本発明の電極の製造方法における前記配線基板を形成するステップは、前記金属板の表面にめっきレジストを塗布パターニングし、めっきすることでランドを形成するステップと、前記ランドを保護する絶縁樹脂層を形成するステップと、前記絶縁樹脂層にスルーホールを開口し前記ランドと接続された電極を形成するステップとを有することを特徴とする。
【００１２】
本発明の電極の製造方法においては、前記ランドはニッケル、金、ニッケル、銅をめっきすることにより形成することを特徴とする。
【００１３】
本発明の電極の製造方法においては、前記電極は銅めっきにより形成することを特徴とする。
【００１４】
本発明の電極の製造方法における前記金属ポストを形成するステップは、前記金属板の裏面にエッチングレジストを塗布し、前記ランド部を含む金属板の領域を残しパターンとしてパターニングし、前記金属板をエッチングすることを特徴とする。
【００１５】
本発明の電極の製造方法においては、前記金属ポストは銅を主成分とする金属板から形成されることを特徴とする。
【００１６】
本発明の電極は、上記したいずれか一つに記載の電極の製造方法により製造されたことを特徴とする。
【００１７】
本発明の半導体装置は、上記したいずれか一つに記載の電極の製造方法により製造された電極を備えたことを特徴とする。
【００１８】
本発明の半導体装置は、前記金属ポストを有するパッケージを上側のパッケージとし、前記金属ポストと下側のパッケージのランドとをはんだにより接続したことを特徴とする。
【発明の効果】
【００１９】
本発明の銅ポストは銅板をエッチングする方法により形成しているため、銅ポストの高さを精度良く形成することができる効果が得られる。さらに上側パッケージに形成された銅ポストにより上下パッケージを接続することで、電極間ピッチを微細化しながら、精度よく高さを確保できる小型のＰｏＰ構造の半導体装置が得られる効果がある。
【発明を実施するための最良の形態】
【００２０】
本発明の電極構造及びその製造方法について、図１〜図５を参照して詳細に説明する。図１には本発明のＰｏＰ構造の断面図を示す。図２〜図５は製造方法を説明するための製造フローに従って、主要な工程における断面図を（Ａ）〜（Ｐ）に示す。
【００２１】
最初に本発明の電極及びＰｏＰ構造の半導体装置の製造方法を、図２（Ａ）〜図５（Ｐ）を参照して、製造フローに従って説明する。まず図２（Ａ）に示すように、金属ポストを形成する金属板として銅板１を用意する。この金属は導電性と放熱性がよい金属であれば特に限定されるものではない。例えば導電性と放熱性がよい銅、あるいは銅を主成分とする金属が好ましい。銅板１の厚みは銅ポストの高さとなるので、例えば２００umとする。次に、ＰｏＰ構造の上側パッケージ内のランド３を銅板１の上面に形成する。ランド３の形成は、めっきレジスト２をパターニングし[図２（Ｂ）]、めっき工程により形成する[図２（Ｃ）]。このめっきはニッケル、金、ニッケル、銅をめっきする。めっき完了後はめっきレジスト２を除去する。
【００２２】
次に、ランド３層保護のため絶縁樹脂層４を形成し[図２（Ｄ）]、スルーホール５となる箇所に、例えば炭酸ガスレーザーで穴あけを行う[図２（Ｅ）]。次に再びめっきレジスト２およびめっき工程により、スルーホール５をめっきにより充填するとともに接続配線及び電極６を形成する[図３（Ｆ）、（Ｇ）]。このめっきは銅めっきにより行う。めっきレジスト２除去後[図３（Ｈ）]、ソルダレジスト７を形成する[図３（Ｉ）]。
【００２３】
なお、接続配線層を複数層形成する場合は、絶縁樹脂層形成、レー ザー穴あけ、めっきの工程を必要回繰り返せば良い。ここまでの工程により、必要な接続配線及び電極６を備えた半導体チップ実装が可能な配線基板８が、銅板上に形成された事になる。次に、この配線基板８に半導体チップ９を実装する工程を説明する。本実施例では配線板基板８に、２つの半導体チップ９-1，９-2を積層し、ワイヤーボンディグ法により接続させた例である[図３（Ｊ）]。次に、半導体チップ９およびボンディングワイヤーを封止樹脂１０にて覆い配線基板８と一体的に封止する[図４（Ｋ）]。
【００２４】
次に銅板上の銅ポストを形成する箇所にエッチングレジスト１１をパターニングし[図４（Ｌ）]、銅板１をエッチングすることで銅ポスト１２が形成できる[図４（Ｍ）]。従って銅ポスト１２の高さは銅板１の厚さと同じであり、銅板１の厚さ精度が良好なことから銅ポスト１２の高さも良好な精度を有する。このエッチングにおいて、半導体チップ９と半導体チップが実装された配線基板８は封止樹脂１０により一体的に封止されているため、エッチングによる侵食の影響はない。銅板エッチング後、エッチングレジストを剥離し、所定の個別に切り離す事により、銅ポスト１２が形成されたパッケージ１３が得られる[図４（Ｎ）]。銅ポスト１２はランド３に接続され、パッケージ１３の電極となる。
【００２５】
この銅ポストは銅板をエッチングし、銅板の厚さを高さとしている。銅板の厚さはそのばらつきが少なく、精度が良好である。そのため、この銅ポストの高さ精度もばらつきなく良好である。またレジストパターンによるエッチングは微細パターン化できることから、銅ポストのピッチは微細化できる。従って本発明の銅ポストは微細ピッチの電極として最適であり、端子数の多いＰｏＰ構造の半導体装置の上側パッケージとして最適である。
【００２６】
さらに別途準備された下側パッケージ１４と上側パッケージ１３とを接続する。下側パッケージ１４には裏面にはんだボール１６を、表面には半導体チップ９-3を備え、表面のランド３にはんだペースト１５が塗布されている[図５（Ｏ）]。上側パッケージの銅ポスト１２と下側ランド３のはんだペースト１５とをリフロー加熱し接着させる。上下のパッケージが一体化され、ＰｏＰ構造の半導体装置２０となる[図５（Ｐ）、図１]。この上下のパッケージ間にアンダーフィル等で充填することもできる。
【００２７】
このように図１のＰｏＰ構造の半導体装置として、上下のパッケージを銅ポストにより接続する。上側パッケージは半導体チップ９-1と、９-2とを搭載し、ランド３には銅ポスト１２が接続される。下側パッケージは半導体チップ９-3を搭載し、ランド３を備えている。上側パッケージの銅ポスト１２と、下パッケージのランド３上のはんだペーストとをリフロー加熱により接着することによりＰｏＰ構造の半導体装置２０を形成する。このＰｏＰにおける上下パッケージ間のスタンドオフは銅ポストの高さで決まることになる。このスタンドオフは銅ポストの高さで決まることから、ばらつきが少なく良好である。
【００２８】
本発明のＰｏＰ構造の半導体装置の上下パッケージの接続には、上側パッケージに形成された銅ポストを用い、はんだ付けにて行う。この銅ポストは、銅板上に形成された配線基板上に半導体チップを搭載し、パッケージ封止した後に、銅板を裏面からエッチングすることで形成している。銅ポストは銅板の厚さを高さとすることで、電極間ピッチを微細化しながら、高さも確保する事ができる。銅板の厚さは精度がよいことから、ＰｏＰ構造の半導体装置のスタンドオフの精度も良好である。エッチングにより形成した銅ポストは微細寸法に加工できることから、高精度でかつ小型の接続電極が得られる。この銅ポストを接続電極とした高精度で、小型化された接続端子数の多いＰｏＰ構造の半導体装置が得られる。
【００２９】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。
【図面の簡単な説明】
【００３０】
【図１】本発明におけるＰｏＰ構造の半導体装置の断面図である。
【図２】本発明における主要工程における断面図（Ａ），（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。
【図３】本発明における主要工程における断面図（Ｆ），（Ｇ）、（Ｈ）、（Ｉ）、（Ｊ）である。
【図４】本発明における主要工程における断面図（Ｋ），（Ｌ）、（Ｍ）、（Ｎ）である。
【図５】本発明における主要工程における断面図（Ｏ），（Ｐ）である。
【図６】従来例におけるＰｏＰ構造の半導体装置の断面図である。
【符号の説明】
【００３１】
１    銅板
２    めっきレジスト
３    ランド
４    絶縁樹脂層
５    スルーホール
６    接続配線及び電極
７    ソルダレジスト
８    配線基板
９    半導体チップ
１０    封止樹脂
１１    エッチングレジスト
１２    銅ポスト
１３    上側パッケージ
１４    下側パッケージ
１５    はんだペースト
１６    はんだボール
２０    ＰｏＰ構造半導体装置
【図１】
2007287906.tif 000003
【図２】
2007287906.tif 000004
【図３】
2007287906.tif 000005
【図４】
2007287906.tif 000006
【図５】
2007287906.tif 000007
【図６】
2007287906.tif 000008