(57)【要約】【課題】大きなオン電流と小さなオフ電流を有する、良好な特性の薄膜トランジスタ装置をフォトリソの回数を減らし、安価に提供する。さらに、この薄膜トランジスタ装置を使用した薄膜トランジスタアレイ及び画像の安定し軽量で薄い薄膜トランジスタディスプレイを提供する【解決手段】絶縁基板に対して垂直方向から見て、ソース電極をほぼ孤立島パターンにし、ドレイン電極がそれを囲み、ゲート電極がそれらの間隙を包含する構造とすることにより、ゲート電位によりソース電極およびドレイン電極間のオフ電流を小さくすることができる。【選択図】図１
2007134482.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、絶縁基板上に形成されたゲート電極、および、キャパシタ下部電極と、その上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたソース電極、ドレイン電極、および、キャパシタ上部電極と、該ソース電極および該ドレイン電極を接続する半導体層とを有する薄膜トランジスタ装置であって、前記絶縁基板に対して垂直方向から見た形状がほぼ孤立島パターンの前記ソース電極と、該ソース電極をほぼ囲むように前記絶縁基板に対して垂直方向から見たＣ字状のドレイン電極と、前記絶縁基板に対して垂直方向から見て、前記ソース電極および前記ドレイン電極の間隙を包含するように配置された前記ゲート電極を有し、前記絶縁基板に対して垂直方向から見て、前記ドレイン電極の存在しない部分に配置した配線によって前記ソース電極およびキャパシタ上部電極が接続されていることを特徴とする薄膜トランジスタ装置。
【請求項２】
少なくとも、絶縁基板上に形成されたゲート電極、および、キャパシタ下部電極と、その上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたソース電極、ドレイン電極、および、キャパシタ上部電極と、該ソース電極および該ドレイン電極を接続する半導体層と、その上に形成された層間絶縁膜と、該層間絶縁膜を貫通するビアホールによって前記ソース電極またはキャパシタ上部電極と接続されている該画素電極を有する薄膜トランジスタ装置であって、前記絶縁基板に対して垂直方向から見た形状がほぼ孤立島パターンの前記ソース電極と、該ソース電極をほぼ囲むように前記絶縁基板に対して垂直方向から見たＣ字状のドレイン電極と、前記絶縁基板に対して垂直方向から見て、前記ソース電極および前記ドレイン電極の間隙を包含するように配置された前記ゲート電極とを有し、前記絶縁基板に対して垂直方向から見て、前記ドレイン電極の存在しない部分に配置した配線によって前記ソース電極およびキャパシタ上部電極が接続されていることを特徴とする薄膜トランジスタ装置。
【請求項３】
前記絶縁基板に対して垂直方向から見て、前記ソース電極が四角形であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ装置。
【請求項４】
前記絶縁基板に対して垂直方向から見て、前記キャパシタ上部電極がほぼ孤立島パターンであり且つ前記キャパシタ下部電極が該キャパシタ上部電極よりも大きく且つキャパシタ上部電極を包含するように形成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタ装置。
【請求項５】
前記半導体層が、酸化物半導体または有機半導体からなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ装置。
【請求項６】
前記半導体層が前記絶縁基板の全面にわたって形成されてなることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ装置。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ装置が、絶縁基板上にマトリクス状に複数個配列されている薄膜トランジスタアレイであって、これら複数個の薄膜トランジスタ装置がゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されていることを特徴とする薄膜トランジスタアレイ。
【請求項８】
請求項７に記載の薄膜トランジスタアレイを用いたことを特徴とする薄膜トランジスタディスプレイ。
【請求項９】
絶縁基板上に、導電膜からなるゲート電極およびキャパシタ下部電極を形成するゲート電極およびキャパシタ下部電極形成工程、
前記ゲート電極およびキャパシタ下部電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程、
前記ゲート絶縁膜上に導電膜からなるソース電極、ドレイン電極、キャパシタ上部電極を形成するソース電極、ドレイン電極、キャパシタ上部電極形成工程、
前記ゲート絶縁膜、前記ソース電極、前記ドレイン電極に接するように半導体層を形成す半導体層形成工程、
前記半導体層、前記ソース電極、前記ドレイン電極、前記ゲート絶縁膜の上に、ソース電極または上部キャパシタ電極上に開口を有する層間絶縁膜を形成する、層間絶縁膜形成工程、
前記開口部および前記層間絶縁膜上に画素電極を形成する画素電極形成工程を有する薄膜トランジスタ装置の製造方法であって、半導体層を形成する工程、前記ソース電極、ドレイン電極、キャパシタ上部電極を形成する工程、前記層間絶縁膜を形成する工程、前記画素電極を形成する工程のうち少なくとも一つの工程が、印刷法であることを特徴とする薄膜トランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置等に用いる薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイに関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコンの薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が製造され、液晶ディスプレイに応用されている。
【０００３】
これらのトランジスタにおいては、作動領域の半導体層を、シリコン膜をＣＶＤ法やＰＶＤ法で作製した後、フォトエッチングを施して形成しているので工程が煩雑で製造コストが高くなるのは避けられない。
【０００４】
従来のＴＦＴ表示装置の一例を、図１７及び図１８に示す。図１７は平面配置図であり、図１８は線Ｅ−Ｅ’に沿った断面図である。
【０００５】
この表示装置の製造方法の概要を示すと、先ず、絶縁基板１上に金属成膜およびフォトリソ、エッチングによってゲート電極２およびキャパシタ下部電極１０を形成する。
【０００６】
次に、プラズマＣＶＤによってＳｉＮｘの絶縁層３およびアモルファスシリコン（ａ−Ｓｉ）からなる半導体層６を形成する。
アモルファスシリコン（ａ−Ｓｉ）の最上部には薄くｎ＋ドーピング層６’を形成しておく。
そして、フォトリソによってａ−Ｓｉからなる半導体層６を島状にパターニングする。
【０００７】
次に、画素電極８としてＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を成膜し、フォトリソおよびエッチングによって所定の形状にパターニングする。
【０００８】
次に、ソース電極４及びドレイン電極５用の金属膜を成膜し、フォトリソおよびエッチングによってパターニングし、さらにチャネル部のｎ＋−Ｓｉ層をエッチングする。
【０００９】
このように、現在の半導体製造プロセスは、真空プロセス、フォトプロセスを多数回駆使したものであり、装置も大掛かりとなるので、その製造コストも高いものとなる。
【００１０】
また、近年、ＩＣカードやＲＦＩＤタグ等が注目されている。
これらには半導体装置が使用されている。
半導体装置は年々多機能化が進んでいるが、逆に薄型化、軽量化が進行しており、それを実現するため、限られたスペースへの集積化や素子の薄型化が求められている。
【００１１】
半導体装置に使用される基板を薄くして薄型化を計ろうとすると、素子が壊れ易くなる。例えば、ＩＣカードは、カードホルダや財布などに収納され持ち運ばれるが、ポケットやカバンなどの中で外部からの力により曲げ、捻りなどを加えられて壊れることも多い。
また、ワイヤボンディング配線が、曲げ、捻りなどを加えられて壊れることも多い。
【００１２】
また、最近、酸化物半導体や有機半導体を用いたＴＦＴが登場し、半導体層の形成温度を室温〜２００℃程度にまで低温化できることからプラスチック基板を用いることも可能になり、軽量かつフレキシブルなディスプレイが安価に得られるものと期待されている（例えば、特許文献１参照）。
【００１３】
しかし、従来の半導体装置（図１７）のような形状では、チャネル幅の上限は画素の一辺の長さになり、オン電流を大きくすることができない。
【００１４】
また、ソース電極とドレイン電極間、あるいは他の画素との間にリーク電流が流れるのでオフ電流を小さくすることができない。
【００１５】
あるいは、オン電流を大きくするためにはチャネル長を小さくする必要があり、オフ電流が大きくなるとともに、チャネル長のバラツキによる半導体特性のバラツキが大きくなり、ソース電極とドレイン電極間の短絡の危険も高まる。
【００１６】
このように、従来の半導体装置の形状では、オン電流を大きくできず、またオフ電流を小さくできず、良好な特性を得ることが困難であった。
【００１７】
また、従来の半導体装置では、ＴＦＴがオフ状態でも電荷がリークするという難点がある。その他にも、キャパシタンス内部で電荷がリークすることもあるが、一般にはＴＦＴからのリークの方が１桁程度大きい。
このリークがはなはだしい場合には、フレーム周波数と同じ周期で画像の明暗が変化するフリッカーと呼ばれる現象が生じてしまう。
【００１８】
ところで、トップゲート構造のＴＦＴでは、リーク電流の発生部位は、ＴＦＴの半導体層のエッジ部とゲート電極が交差する部分で発生するとされている。
この原因として、このエッジ部においてゲート電極の絶縁不良のために、ゲート電極によりソース電極とドレイン電極とが短絡されてしまう。
あるいは、エッチングやイオンドーピングによるダメージで半導体層の周囲が結晶構造になっていないことがあげられる。
【００１９】
リーク電流の少ないＴＦＴを得ることを目的として、ソース電極とゲート電極を円形状に配置したＴＦＴを具備した液晶ディスプレイが提案されている（例えば、特許文献２参照）。図１９に示すようにこの液晶ディスプレイの薄膜トランジスタでは、ゲート電極５０２がソース電極５０１を囲むように配置され、前記ゲート電極５０２の外側に、前記ゲート電極５０２をほぼ囲むようにドレイン電極５０３が配置された構造を有している。
【００２０】
図中５０４は半導体層である。
すなわち、半導体層にはＴＦＴの外形が略相似とされた電極が同心円状に配置されている。円形の電極の外側を囲むように、ゲート電極と円環の一部が欠けた形状の電極が配置されている。
【００２１】
円環の一部が欠けた形状の電極はゲート電極を構成する配線金属とは異なる層に配置され、二つの電極は同一層の配線金属で構成されている。
これにより、半導体層のエッジ部がソース電極とドレイン電極とを結ぶ線上に存在しないため、ドレイン電極とソース電極とがゲート電極によって短絡されることのない構成となっており、この結果、リーク電流を減少させることができるとされている。
この現象は、パターニングされた半導体層を有する場合で、かつトップゲート構造のＴＦＴに特有のものである。
【００２２】
半導体のパターニングを不要とする技術としては、ソース（またはドレイン）の周囲に動作層、その周囲にドレイン電極（またはソース電極）、その周囲にしゃへい電極を設けた構造がある（例えば、特許文献３参照）。
しかし、半導体としてシリコンを用いているので、コンタクト層を形成するためのイオン注入やエッチングが必要であり、半導体のパターニングを不要としてもそれに相当するプロセスは残っており、相変わらず複雑なものであった。
また、遮蔽電極は構造を複雑にするものであった。
【００２３】
【特許文献１】再公表特許ＷＯ９８−２９２６１号公報
【特許文献２】特開平０８−１６０４６９号公報
【特許文献３】特開平０８−１３９３３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明の課題は、大きなオン電流と小さなオフ電流を有し、かつバラツキの少ない良好な特性の薄膜トランジスタ装置を提供するものである。
また、本発明の課題は、フォトリソの回数を減らし、安価に薄膜トランジスタ装置を提供するものである。
さらに、本発明の課題は、上記のような薄膜トランジスタ装置を使用した薄膜トランジスタアレイを提供し、もって画像の安定した軽量で薄い薄膜トランジスタディスプレイを提供するものである。
【課題を解決するための手段】
【００２５】
請求項１に記載の発明は、少なくとも、絶縁基板上に形成されたゲート電極、および、キャパシタ下部電極と、その上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたソース電極、ドレイン電極、および、キャパシタ上部電極と、該ソース電極および該ドレイン電極を接続する半導体層とを有する薄膜トランジスタ装置であって、前記絶縁基板に対して垂直方向から見た形状がほぼ孤立島パターンの前記ソース電極と、該ソース電極をほぼ囲むように前記絶縁基板に対して垂直方向から見たＣ字状のドレイン電極と、前記絶縁基板に対して垂直方向から見て、前記ソース電極および前記ドレイン電極の間隙を包含するように配置された前記ゲート電極を有し、前記絶縁基板に対して垂直方向から見て、前記ドレイン電極の存在しない部分に配置した配線によって前記ソース電極およびキャパシタ上部電極が接続されていることを特徴とする薄膜トランジスタ装置である。
【００２６】
請求項２に記載の発明は、少なくとも、絶縁基板上に形成されたゲート電極、および、キャパシタ下部電極と、その上に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたソース電極、ドレイン電極、および、キャパシタ上部電極と、該ソース電極および該ドレイン電極を接続する半導体層と、その上に形成された層間絶縁膜と、該層間絶縁膜を貫通するビアホールによって前記ソース電極またはキャパシタ上部電極と接続されている該画素電極を有する薄膜トランジスタ装置であって、前記絶縁基板に対して垂直方向から見た形状がほぼ孤立島パターンの前記ソース電極と、該ソース電極をほぼ囲むように前記絶縁基板に対して垂直方向から見たＣ字状のドレイン電極と、前記絶縁基板に対して垂直方向から見て、前記ソース電極および前記ドレイン電極の間隙を包含するように配置された前記ゲート電極とを有し、前記絶縁基板に対して垂直方向から見て、前記ドレイン電極の存在しない部分に配置した配線によって前記ソース電極およびキャパシタ上部電極が接続されていることを特徴とする薄膜トランジスタ装置である。
【００２７】
請求項３に記載の発明は、前記絶縁基板に対して垂直方向から見て、前記ソース電極が四角形であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ装置である。
【００２８】
請求項４に記載の発明は、前記絶縁基板に対して垂直方向から見て、前記キャパシタ上部電極が孤立島パターンであり且つ前記キャパシタ下部電極が該キャパシタ上部電極よりも大きく且つキャパシタ上部電極を包含するように形成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の薄膜トランジスタ装置である。
【００２９】
請求項５に記載の発明は、前記半導体層が、酸化物半導体または有機半導体からなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ装置である。
【００３０】
請求項６に記載の発明は、前記半導体層が前記絶縁基板の全面にわたって形成されてなることを特徴とする請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ装置である。
【００３１】
請求項７に記載の発明は、請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ装置が、絶縁基板上にマトリクス状に複数個配列されている薄膜トランジスタアレイであって、これら複数個の薄膜トランジスタ装置がゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続されていることを特徴とする薄膜トランジスタアレイである。
【００３２】
請求項８に記載の発明は、請求項７に記載の薄膜トランジスタアレイを用いたことを特徴とする薄膜トランジスタディスプレイである。
【００３３】
請求項９に記載の発明は、絶縁基板上に、導電膜からなるゲート電極およびキャパシタ下部電極を形成するゲート電極およびキャパシタ下部電極形成工程、
前記ゲート電極およびキャパシタ下部電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程、
前記ゲート絶縁膜上に導電膜からなるソース電極、ドレイン電極、キャパシタ上部電極を形成するソース電極、ドレイン電極、キャパシタ上部電極形成工程、
前記ゲート絶縁膜、前記ソース電極、前記ドレイン電極に接するように半導体層を形成す半導体層形成工程、
前記半導体層、前記ソース電極、前記ドレイン電極、前記ゲート絶縁膜の上に、ソース電極または上部キャパシタ電極上に開口を有する層間絶縁膜を形成する、層間絶縁膜形成工程、
前記開口部および前記層間絶縁膜上に画素電極を形成する画素電極形成工程を有する薄膜トランジスタ装置の製造方法であって、半導体層を形成する工程、前記ソース電極、ドレイン電極、キャパシタ上部電極を形成する工程、前記層間絶縁膜を形成する工程、前記画素電極を形成する工程のうち少なくとも一つの工程が、印刷法であることを特徴とする薄膜トランジスタ装置の製造方法である。
【００３４】
絶縁基板に対して垂直方向から見て、ソース電極をほぼ孤立島パターンにし、ドレイン電極がそれを囲み、ゲート電極がそれらの間隙を包含する構造とすることにより、ゲート電位によりソース電極およびドレイン電極間のオフ電流を小さくすることができる。
【００３５】
また、絶縁基板に対して垂直方向から見て、キャパシタ上部電極がほぼ孤立島パターンであり、かつ、キャパシタ下部電極が、キャパシタ上部電極よりも大きく、かつ、キャパシタ上部電極を包含するように形成されていることを特徴とする薄膜トランジスタ装置とした。
これは、キャパシタ上部電極に流れ込む電流を、キャパシタ下部電極がシャットアウトするためである。
ソース電極とキャパシタ上部電極は、Ｃ字状ドレイン電極の欠け部分においてのみ接続されており、この接続部への電流流入は非常に小さい。
この結果、オフ電流が小さい、良好な特性の薄膜トランジスタ装置を提供することが可能となる。
【００３６】
また、本発明の薄膜トランジスタ装置では、絶縁基板に対して垂直方向から見て、ソース電極が四角形であって、ゲート電極が四角形の辺形状、ドレイン電極が等幅の四角形の一辺の一部を削ったＣ字状をなしている薄膜トランジスタ装置とした。
このような構造とすれば、ソース電極およびチャネル幅を大きくでき、大きなオン電流を有する薄膜トランジスタ装置とすることができる。
【００３７】
本発明の薄膜トランジスタ装置では、半導体層が酸化物半導体または有機半導体からなることが好ましい。
酸化物半導体や有機半導体はシリコン半導体で必要だったイオン注入等のプロセスが不要であり、工程が簡単である。
また、低温成膜が可能なので、プラスチック基板上に薄膜トランジスタを形成できる。
【００３８】
ここで、酸化物半導体や有機半導体は、一般には単極性であり、酸化物半導体は通常ｎチャネル、有機半導体は通常ｐチャネルであり、逆のキャリアは無視できる。
そのため、ｎチャネルＴＦＴではゲートやキャパシタ下部電極に−を、ｐチャネルＴＦＴではゲートやキャパシタ下部電極に＋を印加しておけば、チャネル部やキャパシタ上部電極の周囲にキャリアが誘起されず、オフ電流を小さくできる。
半導体層はソース電極とドレイン電極間のチャネル部分のみならず、全面に形成されていてもよくなる。
半導体層を全面に形成しても良いということは、パターニング工程が不要になり、工程の簡略化が可能となる。
スピンコートやダイコートのようなパターニングできない方法での作製が可能になる他、インクジェット等のパターニング可能な方法を用いた場合でも、アライメントや作製条件の詰めを厳密に行う必要がなくなる。
【００３９】
本発明の薄膜トランジスタアレイは、絶縁基板上に本発明の薄膜トランジスタ装置がマトリクス状に複数個配列されてなり、これら複数個の薄膜トランジスタ装置をゲート配線、ドレイン配線及びキャパシタ配線によって電気的に接続したものである。
【００４０】
また、本発明の薄膜トランジスタディスプレイは、薄膜トランジスタアレイを用いたディスプレイであり、例えば、薄膜トランジスタアレイと対向基板とが、絶縁基板に対して垂直方向から見て、略矩形枠状のシール材によって貼り合わされ、このシール材によって囲まれた領域内に液晶層が封入されたものである。
【００４１】
また、本発明の薄膜トランジスタディスプレイは、本発明の薄膜トランジスタ装置を使用しているので画像が安定しており、しかも薄くて軽量なものが安価に提供される利点がある。
【００４２】
本発明の薄膜トランジスタ装置の製造方法は、絶縁基板上に、導電膜からなるゲート電極およびキャパシタ下部電極を形成するゲート電極およびキャパシタ下部電極形成工程、
前記ゲート電極およびキャパシタ下部電極上にゲート絶縁膜を形成するゲート絶縁膜形成工程、
前記ゲート絶縁膜上に導電膜からなるソース電極、ドレイン電極、キャパシタ上部電極を形成するソース電極、ドレイン電極、キャパシタ上部電極形成工程、
前記ゲート絶縁膜、前記ソース電極、前記ドレイン電極に接するように半導体層を形成す半導体層形成工程、
前記半導体層、前記ソース電極、前記ドレイン電極、前記ゲート絶縁膜の上に、ソース電極または上部キャパシタ電極上に開口を有する層間絶縁膜を形成する、層間絶縁膜形成工程、
前記開口部および前記層間絶縁膜上に画素電極を形成する画素電極形成工程を有する薄膜トランジスタ装置の製造方法であって、半導体層を形成する工程、前記ソース電極、ドレイン電極、キャパシタ上部電極を形成する工程、前記層間絶縁膜を形成する工程、前記画素電極を形成する工程のうち少なくとも一つの工程が、印刷で行うことができる。
【００４３】
具体的には、半導体を形成する工程においては、インクジェットを用いることができる。ここでは、画素ごとにパターニングすることは必須ではない。
本発明のゲート電極、ソース電極、ドレイン電極の形状にすれば、半導体がパターニングされていなくてもｏｆｆ電流を低減できるからである。
ソース電極、ドレイン電極、キャパシタ上部電極を形成する工程には、スクリーン印刷、グラビア印刷、フレキソ印刷、オフセット印刷、反転印刷等を使用できる。
層間絶縁膜や画素電極にも、スクリーン印刷が使用できる。
このような製造方法によれば、リーク電流が少なく効果的なキャパシタを具備した薄膜トランジスタ装置を、確実に製造することができる。
印刷法を採用すれば必要な部分にのみパターンを形成することができるので、製造工程が大幅に削減され、大量に安価に製造することが可能となる。
【発明の効果】
【００４４】
本発明では、ソース電極をほぼ孤立島パターンにしてゲート電極で囲むことによって、オフ電流を低減した薄膜トランジスタ装置を得ることができる。
【００４５】
また、本発明では、ソース電極が四角形であることにより、ソース電極およびチャネル幅を大きくすることができ、オン電流を大きくした薄膜トランジスタ装置を得ることができる。
【００４６】
また、本発明では、フォトリソの回数を減らせるので、安価な薄膜トランジスタ装置を提供することが可能となる。
【００４７】
さらに、本発明では、画像の安定した軽量で薄い薄膜トランジスタディスプレイを得ることができる。
【発明を実施するための最良の形態】
【００４８】
本発明の薄膜トランジスタ装置、薄膜トランジスタアレイを図１、図２を基に説明する。
図１は薄膜トランジスタアレイの１画素領域を示す平面配置図であり、図２は線Ａ−Ａ’に沿った断面図を示している。
【００４９】
薄膜トランジスタ装置５０は、絶縁基板に対して垂直方向から見て、ソース電極４がほぼ孤立島パターンであり、ドレイン電極５が、ゲート電極２をほぼ囲むＣ字状であり、ゲート電極２がソース電極４とドレイン電極５の間隙を包含する形状に形成されている。
ソース電極４が四角形であって、前記ドレイン電極５が等幅の矩形Ｃ字状をなしている。そして、該ドレイン電極の欠け部において、前記ソース電極４とキャパシタ上部電極１１が接続されている。
また、キャパシタ上部電極１１は、絶縁基板に対して垂直方向から見て、キャパシタ下部電極に包含されている。
【００５０】
絶縁基板に対して水平方向から見ると、絶縁基板１上に、ゲート電極２およびキャパシタ下部電極１０が形成され、その上がゲート絶縁膜３で覆われている。
その上にソース電極４、ドレイン電極５、キャパシタ上部電極１１が形成されている。
少なくともソース電極４とドレイン電極５の間のチャネル部には、半導体層６が形成されていて、トランジスタを形成している。
半導体層６は、全面に形成されていてもよい。
【００５１】
図４、図５、図７、および、図８は、図１、図２の上に層間絶縁膜７を形成し、その上に画素電極８を形成しており、層間絶縁膜中７のビアホール９によって該画素電極８とソース電極４または前記キャパシタ上部電極１１とが接続されている。
【００５２】
これらのように、絶縁基板に対して垂直方向から見て、ソース電極４を孤立島パターンにし、ドレイン電極５がそれを囲み、ゲート電極２がそれらの間隙を包含する形状にすることによってソース電極４とドレイン電極５間のオフ電流を小さくすることができる。
【００５３】
また、キャパシタ上部電極が絶縁基板に対して垂直方向から見て、キャパシタ下部電極に包含されていることにより、キャパシタ下部電極の電位を適宜設定してキャパシタ上部電極に流れ込む電流（これもオフ電流の原因）を抑制することができる。
【００５４】
こうすることにより、オフ電流の原因は接続部１２に流れ込む電流が主となるが、これもゲート電極２の形状を、ドレイン電極５の欠け部側で幅を広くして、つまり、図４や図７のようにドレイン電極５の外側まで広げると抑制できる。
【００５５】
また、ソース電極４を四角形にし、ドレイン電極５をソース電極４を囲む矩形Ｃ字状とし、ゲート電極２をソース電極４とドレイン電極５の間隙を包含する形状にすることにより、ソース電極４を大きくでき、かつチャネル幅を大きくできる。
チャネル幅が大きいことにより、オン電流を大きくできる。
あるいはチャネル幅を大きくしたことによって、オン電流を減らすことなくチャネル長を大きくでき、オフ電流を小さくすることができるとともに、チャネル長のバラツキを小さくすることができ、ソース電極４とドレイン電極５間の短絡の危険を減らすことができる。
【００５６】
（第１の実施形態）
本発明の第１の実施形態に係わる薄膜トランジスタ装置の形成方法の例を、図３、図５を基に説明する。
【００５７】
まず、絶縁基板１上にゲート電極２、キャパシタ下部電極１０を形成する。（図３（ａ））
【００５８】
絶縁基板１の材料としては、石英やガラスの他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等のプラスチックを用いることができる。
これらのプラスチック基板は薄いフィルム状で絶縁基板として使用できる利点がある。
【００５９】
ゲート電極２、キャパシタ下部電極１０の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の導電性の良い金属膜や、ＩＴＯ等の透明導電膜を用いることができる。
【００６０】
ゲート電極２、キャパシタ下部電極１０の形成方法としては、蒸着法やスパッタ法などを用いることができる。
【００６１】
また、ゲート電極２、キャパシタ下部電極１０の材料としては、Ａｇインク、ＮｉインクＣｕインク等の導電インクを用いることができる。
【００６２】
この時の、ゲート電極２、キャパシタ下部電極１０の形成方法としては、Ａｇインク、Ｎｉインク、Ｃｕインクをスクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法などを用いて印刷した後に焼成する方法を用いることができる。
【００６３】
次に、絶縁基板１、ゲート電極２、キャパシタ下部電極１０上にゲート絶縁膜３を形成する。（図３（ｂ））
【００６４】
ゲート絶縁膜３の材料としては、ＳｉＮ、ＳｉＯ２およびＡｌ２Ｏ３等の無機物質や、ポリビニルフェノール、エポキシ、ポリイミド等の有機物質を用いることができる。
【００６５】
ゲート絶縁膜３の形成方法としては、無機物質膜形成に際してはＣＶＤ法やＰＶＤ法を、また、有機物質膜形成に際してはスピンコート法や、インクジェット印刷などの印刷法を用いることができる。
【００６６】
次に、ゲート絶縁膜３にソース電極４、ドレイン電極５、キャパシタ上部電極１１を形成する。（図３（ｃ））
【００６７】
ソース電極４、ドレイン電極５、キャパシタ上部電極１１の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の導電性の良い金属膜や、ＩＴＯ等の透明導電膜を用いることができる。
【００６８】
ソース電極４、ドレイン電極５、キャパシタ上部電極１１の形成方法としては、蒸着法やスパッタ法を用いることができる。
【００６９】
また、ソース電極４、ドレイン電極５、キャパシタ上部電極１１の材料としては、Ａｇペースト、Ｎｉペースト、Ｃｕペースト等の導電ペーストを用いることができる。
【００７０】
この時の、ソース電極４、ドレイン電極５、キャパシタ上部電極１１の形成方法としては、ＡｇペーストやＮｉペースト、Ｃｕペーストをスクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法などを用いて印刷した後に焼成する方法を用いることができる。
【００７１】
次に、ゲート絶縁膜３、ソース電極４、ドレイン電極５、キャパシタ上部電極１１上に半導体層６を形成して薄膜トランジスタ装置を得る。（図３（ｄ））
【００７２】
半導体層６の材料としては、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＺｎＧａＯ系、ＩｎＧａＯ系、ＺｎＯ、ＳｎＯ２およびＩｎ２Ｏ３１種あるいは２種以上からなる酸化物や、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機物を用いることができる。
【００７３】
半導体層６の製造方法としては、酸化物を有機金属化学気相成長やスパッタやレーザアブレーションによる成膜する方法、または、酸化物原料を印刷塗布した後に焼成する方法、または、有機物原料を塗布した後に焼成する方法、または、有機物を蒸着する方法を用いることができる。
【００７４】
酸化物半導体や有機半導体を形成する時は、印刷法が利用でき、半導体層の形成に要する温度が２００℃以下となるので、絶縁基板としてプラスチックフィルムを使用できるようになる利点がある。
【００７５】
次に、半導体層６上に層間絶縁膜７を形成する。（図３（ｅ））
【００７６】
層間絶縁膜７の材料としては、ＳｉＮ、ＳｉＯ２およびＡｌ２Ｏ３等の無機物質や、ポリビニルフェノール、エポキシ、ポリイミド等の有機物質を用いることができる。
【００７７】
層間絶縁膜７の形成方法としては、無機物質膜形成に際してはＣＶＤ法やＰＶＤ法を、また、有機物質膜形成に際してはスピンコート法や、インクジェット印刷、スクリーン印刷などの印刷法を用いることができる。
【００７８】
次に、層間絶縁膜７にビアホール９用の孔を形成する。（図６（ｅ）および図９（ｅ）参照）
【００７９】
ビアホール９用の孔の形成方法としては、層間絶縁膜７にＵＶ−ＹＡＧレーザビーム加工する方法、層間絶縁膜７に感光性樹脂を使用して露光および現像する方法、穴のあいた層間絶縁膜をスクリーン印刷する方法を用いることができる。
特にスクリーン印刷は、安価で容易に厚膜パターニングができ、層間絶縁膜７の形成とビアホール９用の孔を同時に形成できるので好ましい。
【００８０】
最後に、層間絶縁膜７上に画素電極８を形成し、薄膜トランジスタ装置を得た。（図５）
【００８１】
画素電極８の材料としては、Ａｌ、Ａｇ、Ａｇインク、Ｎｉインク、Ｃｕインク等を用いることができる。
【００８２】
画素電極８の形成方法としては、ＡｌやＡｇをスパッタする方法、ＡｇインクやＮｉインク、Ｃｕインクをスクリーン印刷する方法を用いることができる。
【００８３】
なお、層間絶縁膜７、画素電極８を形成せず、ソース電極４および上部キャパシタ電極１１を画素電極の代用として使用することも可能である。
【００８４】
このようなＴＦＴを用いて、液晶ディスプレイ等の画像表示ディスプレイを作製することができる。
例えば、半導体層６に酸化物半導体、ゲート電極２、キャパシタ下部電極１０、ソース電極４、ドレイン電極５、キャパシタ上部電極１１にすべてＩＴＯ等の透明電極を用い、ゲート絶縁膜３にＳｉＯ２等の無機物質を、層間絶縁膜７に透明なエポキシ樹脂やポリイミド樹脂を用いることにより、開口率の大きな薄膜トランジスタディスプレイを作製することができる。
また、ソース電極４やドレイン電極５にＡｇペーストを用いる等によって、非透過性のゲストホスト液晶ディスプレイ等に用いるＴＦＴを得ることができる。
【００８５】
（第２の実施形態）
本発明の第２の実施形態に係わる薄膜トランジスタ装置の形成方法の例を、図１０、図１１、図１２を基に説明する。
図１０は薄膜トランジスタアレイの１画素領域を示す平面配置図であり、図１１は線Ｄ−Ｄ’に沿った断面図を示している。
【００８６】
第２の実施形態の薄膜トランジスタ装置６０が先の第１の実施形態に示した薄膜トランジスタ装置５０と異なる点は、その断面構造にある。
絶縁基板に対して垂直方向から見た第２の実施形態の薄膜トランジスタ装置６０は、第１の実施形態に示した薄膜トランジスタ装置５０と同じである。
【００８７】
まず、絶縁基板１上にゲート電極２、キャパシタ下部電極１０を形成する。（図１２（ａ））
【００８８】
絶縁基板１の材料としては、石英やガラスの他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等のプラスチックを用いることができる。
これらのプラスチック基板は薄いフィルム状で絶縁基板として使用できる利点がある。
【００８９】
ゲート電極２、キャパシタ下部電極１０の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の導電性の良い金属膜や、ＩＴＯ等の透明導電膜を用いることができる。
【００９０】
ゲート電極２、キャパシタ下部電極１０の形成方法としては、蒸着法やスパッタ法を等を用いることができる。
【００９１】
また、ゲート電極２、キャパシタ下部電極１０の材料としては、ＡｇインクやＮｉインク、Ｃｕインク等の導電インクを用いることができる。
【００９２】
この時の、ゲート電極２、キャパシタ下部電極１０の形成方法としては、ＡｇインクやＮｉインク、Ｃｕインク等をスクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法などを用いて印刷した後に焼成する方法を用いることができる。
【００９３】
次に、絶縁基板１、ゲート電極２、キャパシタ下部電極１０上にゲート絶縁膜３を形成する。（図１２（ｂ））
【００９４】
ゲート絶縁膜３の材料としては、ＳｉＮ、ＳｉＯ２およびＡｌ２Ｏ３等の無機物質や、ポリビニルフェノール、エポキシ、ポリイミド等の有機物質を用いることができる。
【００９５】
ゲート絶縁膜３の形成方法としては、無機物質膜形成に際してはＣＶＤ法やＰＶＤ法を、また、有機物質膜形成に際してはスピンコート法や、インクジェット印刷などの印刷法を用いることができる。
【００９６】
次に、ゲート絶縁膜３上に、半導体層６を形成する。（図１２（ｃ））
【００９７】
半導体層６の材料としては、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＺｎＧａＯ系、ＩｎＧａＯ系、ＺｎＯ、ＳｎＯ２およびＩｎ２Ｏ３１種あるいは２種以上からなる酸化物や、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機物を用いることができる。
【００９８】
半導体層６の製造方法としては、酸化物を有機金属化学気相成長やスパッタやレーザアブレーションによる成膜する方法、または、酸化物原料を印刷塗布した後に焼成する方法、または、有機物原料を塗布した後に焼成する方法、または、有機物を蒸着する方法を用いることができる。
【００９９】
酸化物半導体や有機半導体を形成する時は、印刷法が利用でき、半導体層の形成に要する温度が２００℃以下となるので、絶縁基板としてプラスチックフィルムを使用できるようになる利点がある。
【０１００】
次に、半導体層６上に、ソース電極４、ドレイン電極５、キャパシタ上部電極１１を形成する。（図１２（ｄ））
【０１０１】
ソース電極４、ドレイン電極５、キャパシタ上部電極１１の材料としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ等の導電性の良い金属膜や、ＩＴＯ等の透明導電膜を用いることができる。
【０１０２】
ソース電極４、ドレイン電極５、キャパシタ上部電極１１の形成方法としては、蒸着法やスパッタ法などを用いることができる。
【０１０３】
また、ソース電極４、ドレイン電極５、キャパシタ上部電極１１の材料としては、Ａｇインク、Ｎｉインク、Ｃｕインク等の導電インクを用いることができる。
【０１０４】
この時の、ソース電極４、ドレイン電極５、キャパシタ上部電極１１の形成方法としては、Ａｇインク、Ｎｉインク、Ｃｕインク等をスクリーン印刷法、フレキソ印刷法、グラビア印刷法、オフセット印刷法、反転印刷法などを用いて印刷した後に焼成する方法を用いることができる。
【０１０５】
さらに、層間絶縁膜７および、画素電極８を設けても良い。（図１４）
【０１０６】
（第３の実施形態）
図１５は、本発明の薄膜トランジスタアレイ８０の平面構成を示す図である。
本発明の薄膜トランジスタアレイ８０は、絶縁基板１上に本発明の薄膜トランジスタ装置５０がマトリクス状に複数個配列されてなり、これら複数個の薄膜トランジスタ装置５０をゲート配線２’、ドレイン配線５’及びキャパシタ配線１０’によって電気的に接続したものである。
【０１０７】
（第４の実施形態）
図１６は本発明の薄膜トランジスタディスプレイの１種であるゲストホスト液晶ディスプレイ９０を示す断面構成図である。
【０１０８】
本発明のゲストホスト液晶ディスプレイ９０は、第２の実施形態に係わる薄膜トランジスタ装置６０を備えた薄膜トランジスタアレイ８０と、透明基板１３と対向電極１４からなる対向基板８１とが、平面視略矩形枠状のシール材（図示省略）によって貼り合わされ、このシール材によって囲まれた領域内にゲストホスト液晶層１５が封入されたものである。
【０１０９】
本発明のゲストホスト液晶ディスプレイ９０は、本発明の薄膜トランジスタ装置を使用しているので画像が安定しており、しかも薄くて軽量なものが安価に提供される利点がある。第１の実施形態に係わる薄膜トランジスタでも同様である。
【実施例１】
【０１１０】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌを全面にスパッタ成膜した。
Ａｌ膜の厚さは１００ｎｍであった。
【０１１１】
次に、Ａｌ膜をフォトリソおよびエッチングすることによって、ゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線１０’を形成した。
ゲート電極の外形は縦３００μｍ、横１８０μｍでゲート電極の幅は３５μｍであった。キャパシタ下部電極のサイズは縦４５０μｍ、横２４０μｍであった。
【０１１２】
次に、ポリビニルフェノール溶液をスピンコートし、焼成して厚さは１μｍのゲート絶縁膜を形成した。
【０１１３】
次に、Ａｇ導電インクを使用してソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線５’をスクリーン印刷によって形成した。
ソース電極、ドレイン電極、キャパシタ上部電極の厚さは１０μｍ程度、ソース電極は縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍのＣ字形状であった。
チャネル長は２５μｍであった。
【０１１４】
キャパシタ上部電極は、縦４３０μｍ、横２４０μｍの四角形であった。
ソース電極とキャパシタ上部電極とは、幅２５μｍの接続部で接続されていた。
【０１１５】
次に、ソース電極とドレイン電極の間隙を含む全面に、ポリチオフェン溶液をインクジェット印刷によって塗布し、焼成して半導体層を形成した。
【０１１６】
次に、エポキシ樹脂をスピンコートして厚さは２０μｍの層間絶縁膜を形成した。
【０１１７】
次に、ＵＶ−ＹＡＧレーザビーム加工して内径１００μｍのビアホール用の孔を形成した。
【０１１８】
最後に、Ａｇインクをスクリーン印刷し、４９０μｍ角程度の正方形に画素電極を形成し、薄膜トランジスタ装置を得た。
【実施例２】
【０１１９】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、全面にスパッタ成膜した後、フォトリソおよびエッチングによってゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線を形成した。
Ａｌの厚さは、１００ｎｍであった。
ゲート電極は、縦３００μｍ、横１８０μｍ、幅３５μｍであった。
キャパシタ下部電極のサイズは縦４５０μｍ、横２４０μｍであった。
【０１２０】
次に、スパッタによってＳｉＯ２を成膜し、その上に半導体層６となるＩｎＧａＺｎＯ４を成膜した。
ＳｉＯ２の厚さは、５００ｎｍおよびＩｎＧａＺｎＯ４の厚さは２００ｎｍであった。
【０１２１】
次に、Ａｇ導電インクを使用してソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線５’をスクリーン印刷によって形成した。
ソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線５’の厚さは１０μｍ程度、ソース電極は縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍ程度の大きさの矩形Ｃ字形状であった。
チャネル長は２５μｍであった。
キャパシタ上部電極は縦４３０μｍ、横２４０μｍの大きさの四角形であった。
ソース電極とキャパシタ上部電極とは、幅２５μｍ程度の接続部で接続されていた。
【０１２２】
次に、エポキシ樹脂をスクリーン印刷して厚さは２０μｍの層間絶縁膜を形成した。
【０１２３】
次に、ＵＶ−ＹＡＧレーザビーム加工して内径１００μｍのビアホール用の孔を形成した。
【０１２４】
最後に、Ａｇインクをスクリーン印刷し、４９０μｍ角程度の正方形に画素電極を形成し、薄膜トランジスタ装置を得た。
【実施例３】
【０１２５】
図３に示す工程図に従って、図１及び図２に示す構造の第１の実施形態の薄膜トランジスタ装置を備えた薄膜トランジスタアレイを作製した。
【０１２６】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、全面にスパッタ成膜した後、フォトリソおよびエッチングによってゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線を形成した。
Ａｌの厚さは、１００ｎｍであった。
ゲート電極の外形は縦３５０μｍ、横２１５μｍ、内形は縦２８０μｍ、横１２０μｍであった。
また、キャパシタ下部電極は縦４５５μｍ、横２４０μｍであった。
ゲート電極とキャパシタ下部電極を絶縁基板上にマトリクス状に多数個並び、ゲート配線およびキャパシタ配線はそれらをつなぐように形成されていた。
【０１２７】
次に、ポリビニルフェノール溶液をスピンコートし、焼成して厚さは１μｍのゲート絶縁膜を形成した。
【０１２８】
次に、厚さ１０μｍのソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線を、Ａｇインクをスクリーン印刷して形成した。
ソース電極は外形が縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍの矩形Ｃ字形状であった。
キャパシタ上部電極は縦４２５μｍ、横２３０μｍの四角形であった。
幅２５μｍのソース電極とキャパシタ上部電極の接続部を介してソース電極とキャパシタ上部電極は接続されていた。
チャネル長は２５μｍ、チャネル幅は８１５μｍであった。
【０１２９】
最後に、ソース電極とドレイン電極の間隙（チャネル部）を含む全面に、ポリチオフェン溶液をインクジェットによって塗布し、焼成によって半導体層を形成した。
【０１３０】
このようにして薄膜トランジスタ装置を備えた、図１５に示す平面構造の薄膜トランジスタアレイを得た。
この薄膜トランジスタアレイでは後述する比較例に比べてチャネル長が同じでチャネル幅を従来の５倍にできたので、オン電流は５倍の０．５μＡになった。
また、絶縁基板に対して垂直方向から見て、ゲート電極がソース電極をほぼ覆っているので、オフ電流を５０ｐＡ以下に抑えることができた。
【実施例４】
【０１３１】
実施例３で作製した薄膜トランジスタアレイに対して、引き続き図６の工程を行って図４、５の薄膜トランジスタアレイを作製した。
【０１３２】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、全面にスパッタ成膜した後、フォトリソおよびエッチングによってゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線を形成した。
Ａｌの厚さは、１００ｎｍであった。
ゲート電極の外形は縦３５０μｍ、横２１５μｍ、内形は縦２８０μｍ、横１２０μｍであった。
また、キャパシタ下部電極は縦４５５μｍ、横２４０μｍであった。
ゲート電極とキャパシタ下部電極を絶縁基板上にマトリクス状に多数個並び、ゲート配線およびキャパシタ配線はそれらをつなぐように形成されていた。
【０１３３】
次に、ポリビニルフェノール溶液をスピンコートし、焼成して厚さは１μｍのゲート絶縁膜を形成した。
【０１３４】
次に、厚さ１０μｍのソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線を、Ａｇインクをスクリーン印刷して形成した。
ソース電極は外形が縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍの矩形Ｃ字形状であった。
キャパシタ上部電極は縦４２５μｍ、横２３０μｍの四角形であった。
幅２５μｍのソース電極とキャパシタ上部電極の接続部を介してソース電極とキャパシタ上部電極は接続されていた。
チャネル長は２５μｍ、チャネル幅は８１５μｍであった。
【０１３５】
次に、ソース電極とドレイン電極の間隙（チャネル部）を含む全面に、ポリチオフェン溶液をインクジェットによって塗布し、焼成によって半導体層を形成した。
【０１３６】
次に、エポキシ樹脂をスクリーン印刷した後に焼成して厚さは２０μｍ、孔径１００μｍの層間絶縁膜を形成した。
【０１３７】
次に、Ａｇインクをスクリーン印刷し、４９０μｍ角の正方形の画素電極を形成した。
【０１３８】
作製した薄膜トランジスタアレイ８０を用いて図１６に示す構造のゲストホスト液晶ディスプレイを作製し、動作することを確認した。
【実施例５】
【０１３９】
実施例３で作製した薄膜トランジスタアレイに対して、引き続き図９の工程を行って図７、８の薄膜トランジスタアレイを作製した。
【０１４０】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、全面にスパッタ成膜した後、フォトリソおよびエッチングによってゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線を形成した。
Ａｌの厚さは、１００ｎｍであった。
ゲート電極の外形は縦３５０μｍ、横２１５μｍ、内形は縦２８０μｍ、横１２０μｍであった。
また、キャパシタ下部電極は縦４５５μｍ、横２４０μｍであった。
ゲート電極とキャパシタ下部電極を絶縁基板上にマトリクス状に多数個並び、ゲート配線およびキャパシタ配線はそれらをつなぐように形成されていた。
【０１４１】
次に、ポリビニルフェノール溶液をスピンコートし、焼成して厚さは１μｍのゲート絶縁膜を形成した。
【０１４２】
次に、厚さ１０μｍのソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線を、Ａｇインクをスクリーン印刷して形成した。
ソース電極は外形が縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍの矩形Ｃ字形状であった。
キャパシタ上部電極は縦４２５μｍ、横２３０μｍの四角形であった。
幅２５μｍのソース電極とキャパシタ上部電極の接続部を介してソース電極とキャパシタ上部電極は接続されていた。
チャネル長は２５μｍ、チャネル幅は８１５μｍであった。
【０１４３】
次に、ソース電極とドレイン電極の間隙（チャネル部）を含む全面に、ポリチオフェン溶液をインクジェットによって塗布し、焼成によって半導体層を形成した。
【０１４４】
次に、エポキシ樹脂をスクリーン印刷した後に焼成して厚さは２０μｍ、孔径１００μｍの層間絶縁膜を形成した。
【０１４５】
次に、Ａｇインクをスクリーン印刷し、４９０μｍ角の正方形の画素電極を形成した。
【０１４６】
作製した薄膜トランジスタアレイ８０を用いてゲストホスト液晶ディスプレイを作製し、動作することを確認した。
【実施例６】
【０１４７】
図１２に示す工程図に従って、図１０及び図１１に示す構造の第２の実施形態の薄膜トランジスタ装置を備えた薄膜トランジスタアレイを作製した。
【０１４８】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌを全面にスパッタ成膜した後、フォトリソおよびエッチングによってゲート電極、キャパシタ下部電極、ゲート配線、キャパシタ配線を形成した。
Ａｌの厚さは、１００ｎｍであった。
【０１４９】
ゲート電極の外形は縦３５０μｍ、横２１５μｍ、内形は縦２８０μｍ、横１２０μｍ、キャパシタ下部電極は縦４５５μｍ、横２４０μｍであった。
また、ゲート電極とキャパシタ下部電極が絶縁基板１上にマトリクス状に多数並び、ゲート配線およびキャパシタ配線はそれらを繋いでいた。
【０１５０】
次に、スパッタによって厚さ５００ｎｍのＳｉＯ２（ゲート絶縁膜）を積層した後、厚さ２００ｎｍのＩｎＧａＺｎＯ４（半導体層）を成膜した。
【０１５１】
次に、厚さ１０μｍのソース電極、ドレイン電極、キャパシタ上部電極、ドレイン配線を、Ａｇをスクリーン印刷して形成した。
ソース電極は外形が縦２９０μｍ、横１３０μｍの四角形であった。
ドレイン電極は幅２５μｍの矩形Ｃ字形状であった。
キャパシタ上部電極は縦４２５μｍ、横２３０μｍの四角形であった。
【０１５２】
後述の比較例２に比べ、チャネル長が同じでチャネル幅を従来の５倍にできたので、オン電流は５倍の１５μＡになった。
また、絶縁基板に対して垂直方向から見て、ゲート電極がソース電極をほぼ覆っていることで、オフ電流を５ｎＡ以下に抑えることができた。
【実施例７】
【０１５３】
実施例６の素子に対して、実施例４または５と同様の工程により、層間絶縁膜７および画素電極８を形成し、図１３及び図１４に示した薄膜トランジスタ装置を具備した、図１５に示す平面構造の薄膜トランジスタアレイ８０を得た。
作製した薄膜トランジスタアレイを用い、透明基板にＰＥＴフィルム、対向電極にはＩＴＯを用いた対向基板を使用して、図１６に示す構造のゲストホスト液晶ディスプレイとした結果、安定した鮮明な画像を表示することが確認できた。
【０１５４】
＜比較例１＞
絶縁基板に対して垂直方向から見た構造が図１７と同形状の薄膜トランジスタアレイを作製した。（但し、半導体６は全面に形成、画素電極８はソース電極４で兼用）
【０１５５】
まず、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌをスパッタ成膜した後、フォトリソおよびエッチングによって厚さは１００ｎｍの長方形のゲート電極および長方形のキャパシタ下部電極、ゲート配線、キャパシタ配線を作製した。
ゲート電極は、幅５０μｍ、長さ２５０μｍであった。
キャパシタ下部電極は、幅２００μｍ、長さ１５０μｍであった。
また、これらのゲート電極とキャパシタ下部電極は、絶縁基板上にマトリクス状に多数並び、ゲート配線およびキャパシタ配線はそれらを繋いでいた。
【０１５６】
次に、ポリビニルフェノール溶液をスピンコートし、焼成して厚さは１μｍのゲート絶縁膜を形成した。
【０１５７】
次に、厚さ１０μｍのソース電極およびドレイン電極、ドレイン配線を、Ａｇインクをスクリーン印刷して形成した。
ソース電極とドレイン電極との間のチャネル長は２５μｍ、チャネル幅は１５０μｍであった。
【０１５８】
次に、ソース電極とドレイン電極の間隙を含む全面に、ポリチオフェン溶液をスピンコートし、焼成によって半導体層を形成し、薄膜トランジスタを得た。（図１７）
【０１５９】
得られた薄膜トランジスタのオン電流（ドレイン電圧＝ゲート電圧＝−４０Ｖでのドレイン電流）は１００ｎＡ、オフ電流（ドレイン電圧＝−４０Ｖ、ゲート電圧＝０Ｖでのドレイン電流）は１０ｎＡであった。
【０１６０】
＜比較例２＞
厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌをスパッタ成膜した後、フォトリソおよびエッチングによって長方形の厚さは１００ｎｍのゲート電極およびキャパシタ下部電極、ゲート配線、キャパシタ配線を作製した。
ゲート電極の幅は５０μｍ、長さは２５０μｍであった。
キャパシタ下部電極との面積は３００００μｍ２であった。
また、ゲート電極とキャパシタ下部電極は、絶縁基板上にマトリクス状に多数並び、ゲート配線およびキャパシタ配線はそれらを繋いでいた。
【０１６１】
次に、スパッタによって厚さ５００ｎｍのＳｉＯ２（ゲート絶縁膜）を積層した後、厚さ２００ｎｍのＩｎＧａＺｎＯ４（半導体層）を成膜した。
【０１６２】
次に、厚さ１０μｍのソース電極およびドレイン電極５、ドレイン配線を、Ａｇインクをスクリーン印刷して形成した。
ソース電極とドレイン電極との間のチャネル長は２５μｍ、チャネル幅は１５０μｍであった。
【０１６３】
得られた薄膜トランジスタのオン電流（ドレイン電圧＝ゲート電圧＝５Ｖでのドレイン電流）は３μＡ程度、オフ電流（ドレイン電圧＝５Ｖ、ゲート電圧＝０Ｖでのドレイン電流）は１００ｎＡであった。
【０１６４】
なお、薄膜トランジスタにおいて、ドレインという呼称とソースという呼称は便宜上の区別であり、逆に呼んでもよいことは言うまでもない。
【図面の簡単な説明】
【０１６５】
【図１】本発明の第１の実施形態に係わる薄膜トランジスタ装置の絶縁基板に対して垂直方向から見た図である。
【図２】図１の線Ａ−Ａ’に沿った断面構造を示す図である。
【図３】図１の薄膜トランジスタ装置の製造工程を示す断面工程図である。
【図４】本発明の第１の実施形態に係わる薄膜トランジスタ装置の絶縁基板に対して垂直方向から見た図である。
【図５】図４の線Ｂ−Ｂ’に沿った断面構造を示す図である。
【図６】図４の薄膜トランジスタ装置の製造工程を示す断面工程図であり、図３の続きである。
【図７】本発明の第１の実施形態に係わる薄膜トランジスタ装置の絶縁基板に対して垂直方向から見た図である。
【図８】図７の線Ｃ−Ｃ’に沿った断面構造を示す図である。
【図９】図７の薄膜トランジスタ装置の製造工程を示す断面工程図であり、図３の続きである。
【図１０】本発明の第２の実施形態に係わる薄膜トランジスタ装置の絶縁基板に対して垂直方向から見た図である。
【図１１】図１０の線Ｄ−Ｄ’に沿った断面構造を示す図である。
【図１２】図１０の薄膜トランジスタ装置の製造工程を示す断面工程図である。
【図１３】本発明の第２の実施形態に係わる薄膜トランジスタ装置の断面構造を示す図である。
【図１４】本発明の第２の実施形態に係わる薄膜トランジスタ装置の断面構造を示す図である。
【図１５】本発明の薄膜トランジスタアレイの平面構造を説明する図である。
【図１６】本発明の薄膜トランジスタディスプレイ一例の断面構造を説明する図である。
【図１７】従来の薄膜トランジスタの絶縁基板に対して垂直方向から見た図である。
【図１８】図１７の線Ｅ−Ｅ’に沿った断面図である。
【図１９】従来の薄膜トランジスタの他の絶縁基板に対して垂直方向から見た図である。
【符号の説明】
【０１６６】
１・・・・・・・絶縁基板
２・・・・・・・ゲート電極
２’・・・・・・ゲート配線
３・・・・・・・ゲート絶縁膜
４・・・・・・・ソース電極
５・・・・・・・ドレイン電極
５’・・・・・・ドレイン配線
６・・・・・・・半導体層
７・・・・・・・層間絶縁膜
８・・・・・・・画素電極
９・・・・・・・ビアホール
１０・・・・・・キャパシタ下部電極
１０’・・・・・キャパシタ配線
１１・・・・・・キャパシタ上部電極
１２・・・・・・（ソース電極とキャパシタ上部電極の）接続部
１３・・・・・・対向基板
１５・・・・・・ゲストホスト液晶
５０、６０・・・薄膜トランジスタ装置
５１・・・・・・薄膜トランジスタ
５２・・・・・・キャパシタ
８０・・・・・・薄膜トランジスタアレイ
９０・・・・・・ゲストホスト液晶ディスプレイ
【図１】
2007134482.tif 000003
【図２】
2007134482.tif 000004
【図３】
2007134482.tif 000005
【図４】
2007134482.tif 000006
【図５】
2007134482.tif 000007
【図６】
2007134482.tif 000008
【図７】
2007134482.tif 000009
【図８】
2007134482.tif 000010
【図９】
2007134482.tif 000011
【図１０】
2007134482.tif 000012
【図１１】
2007134482.tif 000013
【図１２】
2007134482.tif 000014
【図１３】
2007134482.tif 000015
【図１４】
2007134482.tif 000016
【図１５】
2007134482.tif 000017
【図１６】
2007134482.tif 000018
【図１７】
2007134482.tif 000019
【図１８】
2007134482.tif 000020
【図１９】
2007134482.tif 000021