(57)【要約】【課題】不純物除去のための活性層を備えた半導体ウェハ構造を製造するための方法を提供すること。【解決手段】この方法は第１のウェハ表面上に活性層を設けるための第１の層を堆積させる工程と、前記第１の層に対し次の段階のための調製を行う省略可能な工程と、第２のウェハ上で熱酸化物層を成長させる工程と、前記第１および第２のウェハを接着してスタックに形成する工程と、前記熱酸化物層内で第２の層として結晶形成のためにスタックをアニールする工程と、そして前記第１のウェハを所定の厚さまで薄くする工程とを含む。本発明はまた、この方法に従って製造されるウェハ、このようなウェハ構造を利用するチップ、およびこのようなチップを利用する電子デバイスにも関する。【選択図】図１
2007266607.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からの移動性不純物種のゲッタリングおよび／または不純物誘起欠陥の除去のための活性層を備えた半導体ウェハ構造を製造するための方法であって、
移動性不純物種の捕捉部位を提供するゲッタリング層である活性層としての第１の層を第１のウェハ表面上に堆積させる工程と、
前記第１の層に対し次の段階のための調製を行う省略可能な工程と、
第２のウェハ上で酸化物層を成長させる工程と、
前記第１および第２のウェハを接着してウェハスタックを形成する工程と、
前記第１のウェハを所定の厚さまで薄層化する工程と
を含むことを特徴とする方法。
【請求項２】
最上面を有し基板に接着することで多層半導体ウェハ構造を形成する半導体層を備え、  前記薄層化が所定の厚さまで行われる請求項１に記載の方法。
【請求項３】
前記第１の層が低圧ＣＶＤ処理および／または物理的プラズマＣＶＤ処理で堆積させられる請求項１に記載の方法。
【請求項４】
前記ウェハスタックをアニールする工程を含む請求項１に記載の方法。
【請求項５】
前記ウェハスタックを多段階でアニールする工程を含む請求項４に記載の方法。
【請求項６】
前記アニールが、第１の持続時間中に第１の温度でアニールする工程を含み、第２の持続時間中に第２の温度でアニールする省略可能な工程を含む請求項５に記載の方法。
【請求項７】
前記第１の温度が前記第２の温度と異なる場合に、前記第１の温度から第２の温度へとアニール温度に勾配をつけるように調整された勾配段階を有する請求項６に記載の方法。
【請求項８】
前記第１の層が前記第２のウェハの熱酸化物層表面上に堆積させられ、前記第１のウェハが前記第２のウェハに接着される段階を含む請求項１に記載の方法。
【請求項９】
前記第１のウェハの層から不純物を前記ゲッタリング層によって、前記半導体層からの不純物種のための捕捉部位に捕捉する段階を含む請求項１に記載の方法。
【請求項１０】
前記第２のウェハの層から不純物を前記ゲッタリング層によって、前記半導体層からの不純物種のための捕捉部位に捕捉する段階を含む請求項１に記載の方法。
【請求項１１】
前記第１のウェハまたは第２のウェハのうちの一方の層のみから不純物をゲッタリング層がゲッタで除去するように配置して、前記第１のウェハまたは第２のウェハの層から不純物を前記ゲッタリング層によって前記半導体層からの不純物種のための前記捕捉部位に捕捉する段階を含む請求項１に記載の方法。
【請求項１２】
前記ゲッタリング層が、半導体ウェハ構造のうちの前記ゲッタリング層以外の層の不純物種の濃度を下げるように配置されるゲッタリング段階を含む請求項１に記載の方法。
【請求項１３】
前記半導体層が単結晶シリコンを含み、前記第１の層が多結晶シリコンを含む請求項１に記載の方法。
【請求項１４】
多結晶シリコンがドーパントで意図的にドープされる請求項１に記載の方法。
【請求項１５】
前記第１の層が非晶質シリコンを含む請求項１に記載の方法。
【請求項１６】
非晶質シリコンがドーパントで意図的にドープされる請求項１に記載の方法。
【請求項１７】
次の段階のための省略可能な調製行程が研磨段階を含み、前記研磨段階が化学的研磨、機械的研磨および／または化学的機械的研磨を含む請求項１に記載の方法。
【請求項１８】
前記成長が、酸化物に対し埋め込み酸化物層の形成のために使用されるように熱的に実施される請求項１に記載の方法。
【請求項１９】
前記第１の層および前記熱酸化物層が互いに接着される請求項１に記載の方法。
【請求項２０】
前記第１の層が前記酸化物層の上に堆積される請求項１に記載の方法。
【請求項２１】
前記接着が４５０℃よりも低い低温で行われる請求項１に記載の方法。
【請求項２２】
前記接着が４５０℃と１０００℃の間の中間温度で行われる請求項１に記載の方法。
【請求項２３】
前記接着が１０００℃を上回る高温で行われる請求項１に記載の方法。
【請求項２４】
前記活性層のためにポリシリコン層を前記ウェハ上に直接ポリシリコンとして堆積させる段階を含む、請求項１に記載の方法。
【請求項２５】
層形成のために使用される非晶質シリコンおよび／またはポリシリコンがドープされずに置かれるように活性層を作る段階を含む請求項１に記載の方法。
【請求項２６】
非晶質シリコンおよび／またはポリシリコン層がドーパントで意図的にドープされる段階を含む請求項１に記載の方法。
【請求項２７】
前記ウェハスタックから埋め込み酸化物を少なくとも局所的に除去する工程、および前記非晶質または多結晶の層の解放された表面を粗面化する工程を含む請求項１に記載の方法。
【請求項２８】
前記粗面化工程が、解放された非晶質または多結晶の層の表面の熱酸化の段階と、前記酸化物層をエッチングで除去して残った構造に対し一定の粗さを達成する次の省略可能な段階を含む請求項２７に記載の方法。
【請求項２９】
請求項１から２８のいずれか一項に記載の方法に従って製造される半導体ウェハ構造。
【請求項３０】
活性層を含む複数層内に、前記ウェハの層のうちの少なくとも１つから前記活性層への不純物の流れを生じるように対応する層に対し拡散係数が選択された少なくとも１つの層を備える請求項２９に記載の半導体ウェハ構造。
【請求項３１】
前記第１の層がシリコン層である請求項２９に記載の半導体ウェハ構造。
【請求項３２】
前記シリコンが非晶質シリコンである請求項２９に記載の半導体ウェハ構造。
【請求項３３】
０．０５μｍを上回る実質的に一様な厚さを備えたポリシリコン層を有する請求項３０に記載のウェハ。
【請求項３４】
実施的に一様な所定の厚さを備え、層厚許容差が３０％未満であるポリシリコン層を有する、請求項３０に記載のウェハ。
【請求項３５】
前記ウェハ構造中の１つの層に、少なくとも１つのIII族元素のドーパントを含む請求項２９に記載のウェハ構造。
【請求項３６】
前記ウェハ構造中の１つの層に、少なくとも１つのＶ族元素のドーパントを含む請求項２９に記載のウェハ構造。
【請求項３７】
前記ウェハ構造中の１つ層に、ドーパントとしてＡｓ、Ｂ、ＰおよびＳｂのうちの少なくとも１つを含む請求項２９に記載のウェハ構造。
【請求項３８】
前記ウェハ構造の或る層の応力を抑制するように予め規定された段階に準備された層内のドーパントを有する、請求項２９に記載のウェハ構造。
【請求項３９】
前記ウェハが一定配向のシリコン相を有する請求項２９に記載のウェハ。
【請求項４０】
前記或る一定配向がミラー指数表記法に従った（１００）、（１１０）、（１１１）のうちの少なくとも１つである請求項３９に記載のウェハ。
【請求項４１】
前記一定配向が回転型および／または傾斜型の配向である請求項４０に記載のウェハ。
【請求項４２】
請求項２９に記載のウェハ構造に少なくとも部分的に実装された機械的、電気的および／または電気的機械的な機能部品。
【請求項４３】
請求項４２に記載の前記部品を含む半導体デバイス。
【請求項４４】
トランジスタ、トランジスタ回路、ＦＥＴ、ＭＯＳＦＥＴ、ダイオード、検波クリスタル、センサおよびトランスデューサのうちの少なくとも１つを含む請求項４３に記載の半導体デバイス。
【請求項４５】
個別または集積型半導体部品の回路、光要素、機械要素および／またはこれらの組合せのうちの少なくとも１つを含む請求項４３に記載の半導体デバイス。
【請求項４６】
ウェハの構造中のスティクション防止層としてのポリシリコン層の使用。
【請求項４７】
ウェハを含む構造内の活性層であるゲッタリング層としてのポリシリコン層の使用。
【請求項４８】
第１の基板上に第１の層および第２の基板上に第２の層を作る段階、前記基板を前記第１および第２の表面に沿って接着してウェハスタック構造を形成する段階を含み、ウェハスタック構造から前記第２の基板が少なくとも部分的に薄くされ、前記第１の層が前記第２の基板上の前記第２の層、前記第２の基板および第１の基板のうちの少なくとも１つからの不純物をゲッタで除去するように配置されたポリシリコンを備えることを特徴とするゲッタリング方法。
【請求項４９】
前記ウェハおよび／または前記ウェハで作られた部品の寿命を通した少なくとも部分的な期間、前記ゲッタリング効果が持続するように延長される請求項４８に記載のゲッタリング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は全般的水準ではウェハ製造の技術分野に属し、さらに特定するとウェハ構造を製造するための方法に関する独立方法請求項の前文に示されるようにウェハ構造内で不純物を制御する技術に属する。本発明はまた、ウェハに関する独立請求項の前文に示されるようにウェハ構造に関する。本発明はまた、チップに関する独立請求項の前文に示されるようにチップに関する。本発明はまた、半導体デバイスに関する独立請求項の前文に示されるように半導体デバイスに関する。
【背景技術】
【０００２】
半導体部品がＳＯＩウェハ上に作られるとき、不純物の挙動はバルクのシリコンウェハとは異なる。バルクのシリコンウェハでは利用可能ないくつかのゲッタリング技術が存在し、これらは活性半導体領域から不純物、特にある種の金属元素を除去するために有効である。ウェハの構造が通常基板シリコンウェハまたはハンドルシリコンウェハ、埋め込み酸化物、および半導体デバイスが作られるシリコン層で構成されるＳＯＩウェハでは、通常使用されるゲッタリング方法は普通では利用不可能である。ゲッタリング効率の欠如は、例えばゲート酸化物の完全性、したがって高い電圧信頼性が重大である臨界の半導体用途におけるウェハの有用性を制限している。効率的なゲッタリング方法の欠如は、例えばＳＯＩに相対的に厚い活性層（通常では数マイクロメートルの厚さ以上）が使用されるデバイスで特に断言される。特にセンサ部品において厚い活性層の要求が存在する。感知部分のコストを最少にするために、センサ部品（感知動作は運動、圧力、他のいくつかの物理的現象の変化である）と、センサ部分からの情報を処理する半導体部分とが同じシリコン・チップ上に集積化されることがよくある。これらのセンサ部品（感知部分と半導体部分の両方）はしばしば、人間の生命がセンサの信頼性にかかっている臨界の環境または用途、例えば自動車用または航空機用機器に使用される。この信頼性要求はまた、極めて長い、通常では１０年を十分に上回る期間である。したがって、半導体部分の性能が不純物によって低下させられないことが最優先の重要性であり、ゲッタリングが有効でなければならない。
【０００３】
通常では数十ナノメートルから数百ナノメートルの薄い活性層を有するＳＯＩウェハについて、いくつかの技術が代表として公表されていることは知られている。これらのＳＯＩウェハは、例えばＳｍａｒｔＣｕｔ（登録商標）、またはプラズマ浸漬処理のような類似した技術で作られる。ゲッタリングを改善するために、例えば接合界面と活性層の間に薄いポリシリコン層が使用されることがあり得る。しかしながら、実際ではこれらの技術はセンサ製造に適するには薄過ぎる層を作り出す。センサの多くは外的な力を感知するものであり、増幅用半導体部分のノイズ制限の理由の故に、ニュートンの法則に従って十分な感度を得るために最小の質量が要求される。通常、コストの理由で感知用素子の横方向寸法が最小化されなければならないとき、実際の活性層の厚さは１０マイクロメートルまたはそれよりも厚くさえなる。感知用膜としてＳＯＩ活性層を使用する圧力センサでは、センサの耐久力が最小の実用層厚さの限界を設定する。さらに、イオンインプランテーションに基づいたＳＯＩ製造技術は、製造コストの理由のせいでイオンの浸透深さに実用上の限界を有し、したがってポリシリコン層の厚さは実用上制限される。
【０００４】
エピ処理で活性層の厚さが増大させられる場合のみ、薄い活性層を備えたＳＯＩウェハをこれらの用途に使用することが可能である。しかしながら、ウェハのコストは増大しており、センサ製造工程の総合コストが高過ぎる。
【０００５】
ウェハの接着および裏面ラップ仕上げおよび研磨を使用する代替の方法はウェハ内およびウェハ間で活性層に十分な均一性を作り出さない。最新の部品設計では普通の要求条件は＋／−０．５μｍまたはそれよりも優れた活性層の均一性である。
【０００６】
厚い活性層を伴いセンサ用途にとって最も好都合な公知のＳＯＩウェハは、ウェハを一体に接着し、次いで精密研削によって上層のウェハを所望の厚さに薄くし、場合によって引き続いてエッチングまたは研磨することよって作られる。そのような方式で、活性層厚さの均一性および全体の品質を求められる要求条件に合致するように作り出すことが可能である。さらに、接着−精密研削−研磨技術にとって重要で有利な事柄は、ＳＯＩウェハが埋め込み酸化物または他の絶縁層を有するときに接合界面の位置および絶縁層の厚さを自在に選択することが可能であることである。
【０００７】
米国特許公報第６８９０８３８号は集積回路のための制御された劈開処理を使用して作製したウェハに関するゲッタリング技術を開示している。この中で、ゲッタリング層はビームラインまたはイオン浸漬インプランテーションを使用するインプラントによって作られる。この特許文献によると、化学蒸着手段によってポリシリコンなどの材料の膜を作ることが可能である。ウェハを形成するために制御された劈開処理を使用することが可能である。
【０００８】
米国特許公報第６０８３３２４号によると、シリコン−オン−インシュレータ内のゲッタリング層は、ガス形成粒子または沈殿形成粒子をシリコン層の活性領域の下にインプラントし、このガス形成イオンを熱処理してシリコン層の中に微泡または沈殿を作り出すことよって形成することが可能である。微泡および／または沈殿は移動性の不純物種のための捕捉部位を作り出し、かくしてこれらをゲッタで除去するように意図される。この文献はまた、ドナーウェハからシリコンの薄層を分離するためにポリシリコン層をドナーシリコンウェハ上に形成することを示している。この特許公報によると、シリコンの薄層は下地ウェハに接着される。ポリシリコン層は活性シリコン層と下地ウェハの間にゲッタリング層を設けるために使用することが可能である。
【０００９】
公知の技術では、２層の別々の結晶およびポリシリコン層がそのように使用されることで多結晶シリコンを通した別々の結晶層への水素のインプランテーションを容易にする。公知の技術では、ポリシリコンの厚さが活性層の中への水素インプランテーションの浸透を制限し、したがって別々の結晶シリコンの厚さを制限する。インプランテーションエネルギーを増大すること自体は可能であるが、当該技術者の評価によるとそのような増大は或るエネルギーで非実用的になる。実際上は、これはポリシリコン層が或る一定の層厚未満であるのではなく、任意の厚さであり得ないことを意味する。
【００１０】
厚い活性層を有するウェハのためとしてのような公知のゲッタリング技術が存在する。１つの可能性は、例えばＲＩＥ技術で深いトレンチをエッチングし、ゲッタリングを目的としてこの側壁を通して適切な元素、例えばリンまたはホウ素（米国特許第６８３０９８６号および第５６４６０５３号）を拡散させ、トレンチを充填し、その後にウェハを平坦化させることである。この方法は有効であるが極めて高い費用を要し、多くの処理工程を必要とする。ウェハの表面上に適切な元素を拡散させ、横方向ゲッタリング技術を使用することもやはり可能であるが、やはりこれも追加の処理工程を必要とし、表面の面積を消費する。さらに、ゲッタリング部位からの距離が増すにつれてゲッタリング効率が低下する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、公知の技術の問題を解決し、または少なくともこれらの問題の最終製品への影響を緩和することである。本目的は実施形態の本発明によって達成される。
【課題を解決するための手段】
【００１２】
本発明による半導体ウェハ構造を製造するための方法は、その独立請求項の特徴的部分で述べられた事項を特徴とする。本発明による半導体ウェハ構造は、その独立請求項の特徴的部分で述べられた事項を特徴とする。本発明による機械的、電気的および／または電気的機械的機能部品は、その独立請求項で述べられた事項を特徴とする。本発明による半導体デバイスは、その独立請求項で述べられた事項を特徴とする。本発明によるポリシリコン層の使用は、その独立請求項で述べられた事項を特徴とする。本発明によるゲッタリング方法は、その独立請求項で述べられた事項を特徴とする。
【００１３】
他の実施形態が従属請求項に掲載してある。本発明の掲載した様々な実施形態は適切な部分で組合せ可能である。
【００１４】
本発明の一実施形態では、活性シリコン層と埋め込み酸化物層の間にポリシリコン層が加えられる。そのようなポリシリコン層は、デバイスシリコン層側へのデバイス製造中に導入されるような金属不純物をゲッタで除去する。前面から導入される不純物は、遷移金属のための拡散バリヤを形成する埋め込み酸化物層を通して拡散して、ゲッタリングポリシリコン膜に到達させる必要がない。
【００１５】
本発明の一実施形態では、デバイスシリコン層と埋め込み酸化物層の間のポリシリコン層が、熱酸化物中での拡散性が高く裏側から埋め込み酸化物層を通って拡散する金属（例えば銅Ｃｕ）によりデバイス領域がＳＯＩウェハの裏側から汚染されるのを保護する。
【００１６】
本発明の一実施形態では、デバイスシリコン層と埋め込み酸化物層の間へのポリシリコン層の追加は、移動性の不純物原子をゲッタで除去することによって、金属酸化物半導体デバイス中のゲート酸化物の完全性（インテグリティ）を向上させ、またバイポーラ半導体デバイスの漏れ電流を減少させる。金属酸化物半導体デバイスのチャンネル領域近傍におけるイオンインプランテーションで誘導された結晶欠陥またはドーパント原子の局所的拡散に基づいた公知の横方向ゲッタリング技術に比べると、本発明の実施形態による技術はデバイスのサイズを減少するという大きな利点を有する。これはデバイス領域の下にゲッタリング部位を有することによって達成され、本発明の実施形態では都合良く表面領域が節約される。不純物原子がゲッタリング部位へ拡散する距離もやはり本発明の実施形態におけるウェハ全域にわたって一定であり、それに対して公知の横方向技術ではゲッタリング効率はゲッタリング領域からの距離に依存している（すなわち、公知技術では半導体デバイスの領域が異なれば異なるゲッタリング効率を有する）。
【００１７】
不純物除去用の活性層を備えた半導体ウェハ構造を製造するための、本発明の実施形態による方法において、該方法は
第１のウェハ表面上に活性層を設けるための第１の層を堆積し、
前記第１の層に対し次の段階のための場合によって省略可能な調整を行い、
第２のウェハ上で熱酸化物層を成長させ、および
前記第１および第２のウェハを接着してスタックを形成し、そして
前記第１のウェハを所定の厚さまで薄くする、
以上の諸工程を含む。
【００１８】
本発明の実施形態に従い、ＳＯＩウェハ中における金属不純物のゲッタリングのためのポリシリコン層を実装した別の例が以下に与えられる。
・薄い非晶質シリコン層がウェハ表面上に低圧ＣＶＤ技術で堆積する。これはＳＯＩウェハの活性シリコン層を形成するためである。場合によって或いは追加的に、物理的なプラズマ支援ＣＶＤを使用することもできる。
・非晶質層を研磨する（シリコンの化学的機械的研磨）。
・非晶質シリコン層を備えたウェハをハンドルシリコンウェハに接着する。
・ウェハ接着前にハンドルウェハ上で熱酸化物を成長させ、この熱酸化物層でＳＯＩウェハの埋め込み酸化物層を形成する。
・接着されたウェハスタックを接着界面の強度を上げるためにアニールする。非晶質シリコンが結晶化してポリシリコン層を形成する。
・デバイスウェハを活性シリコン層を有するウェハの目標の厚さまで薄くする。活性シリコン層の下に埋め込まれたポリシリコン層は薄層化処理に干渉しない。
・電気伝導度を局所的に変える態様でポリシリコン層を局所的にドープすることができる。
【００１９】
本発明の実施形態のさらに別の例によると、本発明の実施形態に従って作られるゲッタリング層は、層の単なるゲッタリング機能に加えてまたはこれに代えて、スティクション防止層用に使用することが可能である。
これは例えば、シリコン層をいずれの側のウェハからエッチングで除去して、前記ウェハの層と他方のウェハとの間に自由空間を形成し、ポリシリコン層で前記自由空間と前記ウェハのうちの少なくとも一方の層との間の層を形成する、
局面によって達成される。
【００２０】
本発明の一実施形態では、ポリシリコン層はスティクション防止層として使用することが可能である。一実施形態では、この層を、例えば、酸化物を犠牲的に除去して粒子サイズを増大した後に先ずアニールし、次いで熱酸化させ、次いで場合によっては省略可能であるが、酸化物を除去する（ポリシリコン表面をスティクション防止に使用するのに適するように粗し得る方式で行う）。スティクション防止層の使用は、これのみに限定しないが、例えば微小機械的構造のスティクションを潜在的に引き起こしかねない表面近傍で前記微小機械的構造を曲げおよび／または捻ることができる機械的および／または電気的機械的用途に具体化することが可能である。
【００２１】
本発明の実施形態の例を示すために、これらのいくつかを実例として下記に述べるが、実施形態の数を限定するものではない。
【００２２】
本発明の一実施形態では接着は低温接着として行うことができるが、他の実施形態では高温接着とする。
【００２３】
本発明の一実施形態では、接着のためだけでなく非晶質シリコンからのポリシリコン形成を進行させるためにスタックをアニールすることができる。
【００２４】
本発明の一実施形態では、高温でアニールするとシリコンが多結晶層を形成することを目的として、非晶質シリコン層をウェハ上に最初に堆積させることによってポリシリコン膜を形成することが可能であるが、最初に直接ポリシリコン層を堆積させることも可能である。
【００２５】
本発明の一実施形態では、非晶質シリコン／ポリシリコン層はドープされなくてもよく、または意図的にドープされてもよい。
【００２６】
本発明の一実施形態では、上記例でポリシリコン層は低圧ＣＶＤに基づいて堆積せたが、この技術に限定されるものではなく、ポリシリコンの他の形成技術を使用することもできる。
【００２７】
本発明の一実施形態では、化学的機械的研磨を除外することができる。
【００２８】
本発明の一実施形態では、ポリシリコン層の厚さは＜０．１μｍから数マイクロメートルであってもよい。
【００２９】
本発明の一実施形態では、ポリシリコン層内の残留応力を削減または抑制し或いは膜の化学組成を制御するために、接着アニール以外の熱アニール工程もあり得る。
【００３０】
本発明の一実施形態では、ＳＯＩ構造がポリシリコン層に加えて、例えば系の中の応力を抑制するために他の層を含むことができる。
【００３１】
本発明の一実施形態では、屈曲素子を作るためにウェハの一部をエッチングで除去してもよく、そこに屈曲素子および対向する基板層の永久付着を阻止するためのスティクション防止層を使用することが可能である。
【００３２】
以下の詳細な説明では、本発明の例としての実施形態を図面を参照しながら説明する。
【発明を実施するための最良の形態】
【００３３】
同様の構造については同じ番号が使用するが、これは必ずしも同一ではなく違いを有してもよく、当業者により文脈に従って認識される。図中の部品類および／または構造は必ずしも縮尺通りではなく、単に説明の目的で使用される。
【００３４】
ＳＯＩウェハは円形で使用され、本出願の優先日の時点で当業者の実務上の知識では、れらの直径は通常、１００、１２５、１５０、２００、または３００ｍｍである。
【００３５】
しかしながら、当業者が本文を読んで理解すれば、ウェハの形状および／またはサイズ自体は限定ではなく、ウェハについての例示として与えられたものであると認識される。本発明の一実施形態によると、ウェハは異形の平面形状、例えば円錐形を有することが可能であるが、しかし規則正しい形状であることが好ましい。
【００３６】
不規則形状のウェハは、そのようなものとして、本発明の実施形態の範囲から逸脱することなく使用することも可能であるが、しかし斯かる形状はウェハの取り扱い自体にさらなる問題を生じさせる可能性がある。いずれにせよ、本発明の一実施形態に従うウェハ、チップまたはデバイスは、一実施形態によると、そのような不規則形状の目的物として実施されることもあり得るが、それほど有利性を有しない。本発明のさらなる実施形態によると、ウェハは非平板型すなわち球または楕円の一部であることも可能であり、平坦なウェハと比較して付加的な表面を有する。集積構造を通常の平板型の同じ直径のＳＯＩウェハと比較すると、巨視的規模の表面曲率の理由のために、ウェハ層の集積度を単なる平坦表面と比べて高めることが可能である。
【００３７】
図１および／または２の本発明の例示的実施形態では、層１０１はＳＯＩ型のハンドルウェハである。層１０２は埋め込み二酸化ケイ素層（ＢＯＸ）であり、層１０８は層１０５と１０８を有する他のウェハから形成された活性層の最上層であり、このウェハは酸化ハンドルの最上部に接着され、次いで所望の厚さまで薄くされる（１１０）。薄層化は図１では例と機械的薄層化器具１１０によって示され、層１０５の少なくとも一部を除去するように配置され、したがって破線で示される。図２でもやはり同じ理由で、ここでは層１０５は層２０１を残存層とするように検索により除去される（図１の１１０）。
【００３８】
本発明の一実施形態によると、薄いポリシリコン層は図２のように具体化される（層厚のみが示されているが縮尺通りではない）。層１０８はポリシリコンであり、図２の活性層２０１とＢＯＸ１０２の間にあり、この層１０８が前面２０１からの不純物をゲッタで除去する。
【００３９】
図３は不純物除去用の活性層を備えた半導体ウェハ構造を製造するための、本発明の実施形態による方法を例示している。本方法は、
第１のウェハ表面上に活性層を提供するための第１の層を堆積させる工程（Ａ）と、
前記第１の層に対し次の段階のための調製をする省略可能な調製工程（Ｂ）と、
第２のウェハ上に熱酸化物層を成長させる工程（Ｃ）と、
前記第１および第２のウェハを接着してスタックを形成する工程（Ｄ）と、
前記熱酸化物層内に第２の層としての結晶形成のためにスタックをアニールする工程（Ｅ）と、
前記第１のウェハを所定の厚さまで薄くする工程（Ｆ）と、
ポリシリコンと前記ウェハのうちの少なくとも一方のウェハ層との間にある層をエッチングで除去する省略可能な工程（Ｇ）と
を備える段階を有する。
【００４０】
当業者が本発明の実施形態を読んで理解すると分かるように、これらの段階のいくつかは並行および／または異なる順序で（例えばハンドルウェハの用意−ウェハ接着−第２のウェハ）遂行することができる。
【００４１】
構造のためのエッチングはウェハ部分の層間のどこかの自由空間を使用して行われるが、接着の前に行うこともできる。適切な実施形態では、例えば微小機械スイッチのような極めて小形のスイッチとして具体化することができる。
【００４２】
上記の本発明の例示的実施形態では、ポリシリコン層の堆積は低圧ＣＶＤに基づいて実施したが、しかしこの技術にのみ限られるものではなく、ポリシリコン形成する他の技術自体も使用することができる。熱アニール工程は少なくとも任意的に実施することができるが、ポリシリコン層内の残留応力を削減または抑制し或いは膜の化学的組成を制御するために接着アニール以外の方式でもよい。
【００４３】
本発明の一実施形態によると、ポリシリコン層は本発明の一実施形態に従って形成されるスティクション防止層として使用することも可能であり、犠牲酸化物の除去後に先ずポリシリコン層をアニールして粒子サイズを増大し、次いで熱酸化し、次いで酸化物を除去することによってポリシリコン層から形成することも可能である。この方式ではポリシリコン表面を粗くすることができる。利点は、そのような層もゲッタリング層として使用可能だということである。本発明の別の実施形態によると、熱アニール工程はポリシリコン層内の残留応力を削減または抑制し或いは膜の化学的組成を制御するために、少なくとも部分的に接着アニールの代わりに使用することができる。
【００４４】
図４は本発明の一実施形態による機械的、電気的および／または電気的機械的性能のための部品４００、すなわち同目的のためのチップ４００を例示している。このチップは少なくとも部分的にウェハ構造２００によって実施され、このウェハ２００の四角形で示される部分からチップ４００を形成する。このスケッチ様式には、ウェハの少なくとも一部を前記部品すなわちチップのために使用していることが丁度示されている。このような部品またはチップは個別または集積型半導体部品の回路、光要素、機械要素および／またはこれらの組合せを含むように実施することができる。このようなチップは例えばセンサ、アクチュエータ、トランジスタ、トランジスタ回路、半導体回路、ＦＥＴ、ＭＯＳＦＥＴ、ダイオード、検波クリスタル、センサ、スイッチ、トランスデューサ、またはこれらの組合せを含むことができる。しかしながら本発明の実施形態から、これらのリストは単なる例示であって上記に限定されないことが当業者には分かる。図５は本発明の一実施形態による半導体デバイス５９９を例示しており、図４に示されたチップすなわち部品４００を利用している。
【００４５】
図６には、スティクション防止用途に関連する本発明の実施形態が概略的に示されており、層６０３および６０１が互いに恒久的に付着するのがポリシリコンで作られたスティクション防止層１０８によって防止されている。層６０２は層１０２に対応し、或いは特定の実施形態における層６０１と６０３とをポリシリコン層１０８で互いから分離するために利用可能な層とすることができる。このようなポリシリコン層は層６０３と６０１の永久付着を引き起こすファンデルワールス力、または別のタイプの付着力を阻止するために粗い表面を備えるように作ることができる。このポリシリコン層は、適用したポリシリコンに適切な電気伝導度を調整するのに適したドーパントをドープすることができる。例えば、層６０３は層６０２と１０８を含むスタック内で基板の微小機械的な梁の一部とすることができ、例えば、層６０３と１０８を含む梁が実装された屈曲構造を実装したスイッチを形成することも可能である。このような梁は、例えば構造内で印加される電界の結果、屈曲した梁になるように図ることもできる。起こり得る屈曲が図６で右側に両端矢印線で示されている。
【００４６】
本発明の一実施形態では、ポリシリコン層１０８を含むスティクション防止層は、不純物を他の層６０１、６０２、６０３からゲッタで除去するためのゲッタリング層としても作用する。しかしながら、この例示によって層の順序または数が限定されることはなく、したがって、構造中に他の層が存在することがあり得、ポリシリコン層によってゲッタリングをされ得る。本発明の一実施形態では、ドーパントによる層のドーピングは、この層を通って不純物をゲッタリング層として使用されるポリシリコン層の中に実質的に移行させるのに適した拡散係数を用意するために使用される。
【００４７】
本発明の一実施形態によると、少なくとも部分的にポリシリコンで作られた活性層を有するウェハは０．１μｍを上回る実質的に一様な厚さを有する。本発明の一実施形態によると、少なくとも部分的にポリシリコンで作られた活性層を有するウェハは０．５μｍを上回る実質的に一様な厚さを有する。本発明の一実施形態によると、少なくとも部分的にポリシリコンで作られた活性層を有するウェハは１．０１μｍを上回る本質的に一様な厚さを有する。本発明の一実施形態によると、少なくとも部分的にポリシリコンで作られた活性層を有するウェハは２μｍを上回る実質的に一様な厚さを有する。本発明の一実施形態によると、少なくとも部分的にポリシリコンで作られた活性層を有するウェハは５μｍを上回る実質的に一様な厚さを有する。本発明の一実施形態によると、実質的に一様な所定厚さを備えたポリシリコン層を有するウェハは３０％未満の層厚許容差を有する。本発明の一実施形態によると、実質的に一様な所定の厚さを備えたポリシリコン層を有するウェハは１０％未満の層厚許容差を有する。本発明の一実施形態によると、実質的に一様な所定の厚さを備えたポリシリコン層を有するウェハは１％未満の層厚許容差を有する。
【００４８】
図７では、図６中と類似した構造が、基板５００の上にさらに作製して実現されている。層５０１は埋め込み酸化物層であり、層５０２は最初の非晶質シリコン層から形成されることが可能なポリシリコン層からなり、層５０３は第２のウェハからの薄層化シリコン層からもたらされた活性層であり、層５０４は活性層とポリシリコン層を解放するように酸化物が取り除かれる空隙領域であり、層５０５は５０４よりも上の解放された領域の基板５００に対するスティクションが阻止されるように処理された、露出したポリシリコン層表面であるが、しかし空隙の距離はミクロン規模の層であった。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態によるウェハ製造工程を例示する図である。
【図２】本発明の一実施形態によるウェハを例示する図である。
【図３】本発明の一実施形態によるウェハ製造方法を例示する図である。
【図４】本発明の一実施形態による部品を例示する図である。
【図５】本発明の一実施形態による半導体デバイスを例示する図である。
【図６】本発明の実施形態を例示する図である。
【図７】本発明のさらなる実施形態を例示する図である。
【符号の説明】
【００５０】
１０１  ハンドルウェハ
１０２、５０１  埋め込み二酸化ケイ素層（ＢＯＸ）
１０５  切削除去された層
１０８、５０２  ポリシリコン層
１１０  機械的薄層化器具
２００  ウェハ
２０１  切削後に残った層
４００  部品
５００  基板
５０３  活性層
５０４  空隙領域
５０５  露出したポリシリコン層表面
５９９  半導体デバイス
６０１、６０２、６０３  スタックの一部
【図１】
2007266607.tif 000003
【図２】
2007266607.tif 000004
【図３】
2007266607.tif 000005
【図４】
2007266607.tif 000006
【図５】
2007266607.tif 000007
【図６】
2007266607.tif 000008
【図７】
2007266607.tif 000009