(57)【要約】【課題】  等価直列インダクタンスのさらなる低減を図ることができる積層コンデンサを提供することを目的とする。【解決手段】  積層コンデンサＣ１は、内層部３０と、一対の外層部１０、６０とを備える積層体１と、複数の端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄとを備える。内層部３０は、複数の誘電体層３１〜３７と複数の内部電極４１〜４４、５１〜５４とが交互に積層されて形成されている。外層部１０、６０はそれぞれ、複数の誘電体層１１〜１３、６１〜５３が積層されて形成されている。外層部１０、６０内には、引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄ、６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄとスルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｄ、１８ａ〜１８ｄ、１９ａ〜１９ｄ、６６ａ〜６６ｄ、６７ａ〜６７ｄ、６８ａ〜６８ｄ、６９ａ〜６９ｄとによって、導通路が形成されている。【選択図】  図２
2007053305.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と複数の内部電極とが交互に積層された内層部と、複数の誘電体層が積層された外層部とを有する積層体と、
当該積層体の積層方向と平行な側面上に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記外層部内には、前記複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする積層コンデンサ。
【請求項２】
前記導通路は、前記外層部内において、少なくとも１層の誘電体層を介して積層された複数の引き出し導体と、当該複数の引き出し導体を電気的に接続するスルーホール導体とで形成されており、
前記複数の引き出し導体はそれぞれ、前記導通路と電気的に接続されている前記端子電極が形成されている前記積層体の側面に引き出されるように伸び、当該端子電極における前記異なる複数箇所のそれぞれと電気的に接続されていることを特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
前記引き出し導体は３つ以上であって、前記外層部内において、それぞれ少なくとも１層の誘電体層を介して積層され、前記３つ以上の引き出し導体は前記スルーホール導体によって電気的に接続されていることを特徴とする請求項２に記載の積層コンデンサ。
【請求項４】
前記端子電極は、前記積層方向と平行な前記積層体の側面の少なくとも一部及び前記積層方向と交差する前記積層体の側面の少なくとも一部の双方を覆うように、前記積層方向と平行な側面上に形成されており、
前記導通路は、前記外層部内の前記誘電体層の間に積層された少なくとも１つの引き出し導体と、当該引き出し導体と電気的に接続されているスルーホール導体とで形成されており、
前記引き出し導体は、前記導通路と電気的に接続されている前記端子電極が形成されている前記積層体の側面に引き出されるように伸び、当該端子電極における前記異なる複数箇所の少なくとも１箇所と電気的に接続されており、
前記スルーホール導体は、前記導通路と電気的に接続されている前記端子電極における前記異なる複数箇所のうち少なくとも１箇所と電気的に接続されており、
前記引き出し導体と電気的に接続される前記端子電極の前記箇所は、前記積層方向と平行な前記積層体の前記側面の少なくとも一部を覆う当該端子電極の部分にあり、
前記スルーホール導体と電気的に接続される前記端子電極の前記箇所は、前記積層方向と交差する前記積層体の前記側面の少なくとも一部を覆う当該端子電極の部分にあることを特徴とする請求項１に記載の積層コンデンサ。
【請求項５】
前記引き出し導体は２つ以上であって、前記外層部内において、それぞれ少なくとも１層の誘電体層を介して積層され、前記２つ以上の引き出し導体は前記スルーホール導体によって電気的に接続されていることを特徴とする請求項４に記載の積層コンデンサ。
【請求項６】
前記スルーホール導体は、複数であることを特徴とする請求項２〜５の何れか一項に記載の積層コンデンサ。
【請求項７】
前記導通路が形成されている前記外層部は、前記内層部に対し、前記積層体の側面のうち実装面と対向する側面側に位置していることを特徴とする請求項１〜６の何れか一項に記載の積層コンデンサ。
【請求項８】
複数の誘電体層と複数の内部電極とが交互に積層された内層部と複数の誘電体層が積層された外層部とを有する積層体と、当該積層体の側面に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第１の内部電極と複数の第２の内部電極とを含み、
前記複数の端子電極は、複数の第１の端子電極と複数の第２の端子電極とを含み、
前記複数の第１及び第２の端子電極は互いに電気的に絶縁され、
前記各第１の内部電極は、前記複数の第１の端子電極それぞれに引き出し導体を介して電気的に接続され、
前記各第２の内部電極は、前記複数の第２の端子電極それぞれに引き出し導体を介して電気的に接続され、
前記外層部内には、前記複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする積層コンデンサ。
【請求項９】
複数の誘電体層と複数の内部電極とが交互に積層された内層部と複数の誘電体層が積層された外層部とを有する積層体と、当該積層体の側面に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第１の内部電極と複数の第２の内部電極とを含み、
前記複数の端子電極は、複数の第１の端子電極と複数の第２の端子電極とを含み、
前記複数の第１及び第２の端子電極は互いに電気的に絶縁され、
前記各第１の内部電極は、前記複数の第１の端子電極のいずれか１つと引き出し導体を介して電気的に接続されるとともに、前記複数の第１の端子電極はそれぞれ、前記引き出し導体を介して前記複数の第１の内部電極の少なくとも１つに電気的に接続され、
前記各第２の内部電極は、前記複数の第２の端子電極のいずれか１つと引き出し導体を介して電気的に接続されるとともに、前記複数の第２の端子電極はそれぞれ、前記引き出し導体を介して前記複数の第２の内部電極の少なくとも１つに電気的に接続され、
前記外層部内には、前記複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする積層コンデンサ.
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層コンデンサに関する。
【背景技術】
【０００２】
近年、電子機器に用いられる電源回路の高周波数化に伴い、電源回路に適用される積層コンデンサに対し、高周波回路に対応することがより一層求められている。高周波回路においても低インピーダンスを実現するため、積層コンデンサにおいては、等価直列インダクタンス（ＥＳＬ）を低減することが要求されている。こうした要求に応えるため、特許文献１には、複数の端子電極を隣り合う端子電極の極性が逆になるように配置して発生する磁場を相殺させ、等価直列インダクタンスの低減を図る積層コンデンサが開示されている。
【特許文献１】特開２００２−２９９１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１に記載の積層コンデンサでは、等価直列インダクタンスのさらなる低減を図ることができないため、より高周波の回路に対応するには等価直列インダクタンスをより一層低減することが必要となる。
【０００４】
本発明は、上記問題点を解消するためになされたものであり、等価直列インダクタンスのさらなる低減を図ることができる積層コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００５】
このような目的を達成するために、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された内層部と、複数の誘電体層が積層された外層部とを有する積層体と、当該積層体の積層方向と平行な側面上に形成された複数の端子電極と、を備えた積層コンデンサであって、外層部内には、複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする。
【０００６】
また、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された内層部と複数の誘電体層が積層された外層部とを有する積層体と、当該積層体の側面に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第１の内部電極と複数の第２の内部電極とを含み、複数の端子電極は、複数の第１の端子電極と複数の第２の端子電極とを含み、複数の第１及び第２の端子電極は互いに電気的に絶縁され、各第１の内部電極は、複数の第１の端子電極それぞれに引き出し導体を介して電気的に接続され、各第２の内部電極は、複数の第２の端子電極それぞれに引き出し導体を介して電気的に接続され、外層部内には、複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする。
【０００７】
また、本発明による積層コンデンサは、複数の誘電体層と複数の内部電極とが交互に積層された内層部と複数の誘電体層が積層された外層部とを有する積層体と、当該積層体の側面に形成された複数の端子電極と、を備えた積層コンデンサであって、複数の内部電極は、交互に配置される複数の第１の内部電極と複数の第２の内部電極とを含み、複数の端子電極は、複数の第１の端子電極と複数の第２の端子電極とを含み、複数の第１及び第２の端子電極は互いに電気的に絶縁され、各第１の内部電極は、複数の第１の端子電極のいずれか１つと引き出し導体を介して電気的に接続されるとともに、複数の第１の端子電極はそれぞれ、引き出し導体を介して複数の第１の内部電極の少なくとも１つに電気的に接続され、各第２の内部電極は、複数の第２の端子電極のいずれか１つと引き出し導体を介して電気的に接続されるとともに、複数の第２の端子電極はそれぞれ、引き出し導体を介して複数の第２の内部電極の少なくとも１つに電気的に接続され、外層部内には、複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する導通路が形成されていることを特徴とする。
【０００８】
これらの積層コンデンサでは、外層部内に導通路が形成されている。この導通路は、複数の端子電極の少なくともいずれか１つの端子電極における異なる複数箇所を電気的に接続する。したがって、この導通路には、当該導通路と電気的に接続される端子電極を流れる電流が分流して流れる。その結果、積層コンデンサの等価直列インダクタンスは低減される。
【０００９】
導通路は、外層部内において、少なくとも１層の誘電体層を介して積層された複数の引き出し導体と、当該複数の引き出し導体を電気的に接続するスルーホール導体とで形成されており、複数の引き出し導体はそれぞれ、導通路と電気的に接続されている端子電極が形成されている積層体の側面に引き出されるように伸び、当該端子電極における異なる複数箇所のそれぞれと電気的に接続されていてもよい。
【００１０】
この場合、引き出し導体は３つ以上であって、外層部内において、それぞれ少なくとも１層の誘電体層を介して積層され、３つ以上の引き出し導体はスルーホール導体によって電気的に接続されていてもよい。この積層コンデンサでは導通路が実質的に複数形成されることとなるため、等価直列インダクタンスをさらに低減することが可能となる。
【００１１】
端子電極は、積層方向と平行な積層体の側面の少なくとも一部及び積層方向と交差する積層体の側面の少なくとも一部の双方を覆うように、積層方向と平行な側面上に形成されており、導通路は、外層部内の誘電体層の間に積層された少なくとも１つの引き出し導体と、当該引き出し導体と電気的に接続されているスルーホール導体とで形成されており、引き出し導体は、導通路と電気的に接続されている端子電極が形成されている積層体の側面に引き出されるように伸び、当該端子電極における異なる複数箇所の少なくとも１箇所と電気的に接続されており、スルーホール導体は、導通路と電気的に接続されている端子電極における異なる複数箇所のうち少なくとも１箇所と電気的に接続されており、引き出し導体と電気的に接続される端子電極の箇所は、積層方向と平行な積層体の側面の少なくとも一部を覆う当該端子電極の部分にあり、スルーホール導体と電気的に接続される端子電極の箇所は、積層方向と交差する積層体の側面の少なくとも一部を覆う当該端子電極の部分にあることが好ましい。このような導通路では、その長さを短くすることができるため、等価直列インダクタンスをさらに低減することが可能となる。
【００１２】
この場合、引き出し導体は２つ以上であって、外層部内において、それぞれ少なくとも１層の誘電体層を介して積層され、２つ以上の引き出し導体はスルーホール導体によって電気的に接続されていてもよい。この積層コンデンサでは導通路が実質的に複数形成されることとなるため、等価直列インダクタンスをさらに低減することが可能となる。
【００１３】
スルーホール導体は、複数であることが好ましい。この場合、並列に接続される導通路を複数有することとなり、等価直列インダクタンスをさらに低減することが可能となる。
【００１４】
導通路が形成されている外層部は、内層部に対し、積層体の側面のうち実装面と対向する側面側に位置していることが好ましい。積層コンデンサを基板等に実装する場合、実装面側に導通路があることにより、基板から流れ込むあるいは基板に流れ込む電流を有効に分流することができる。したがって、等価直列インダクタンスのさらなる低減が可能となる。
【発明の効果】
【００１５】
本発明によれば、等価直列インダクタンスのさらなる低減を図る積層コンデンサを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１７】
（第１実施形態）
図１及び図２を参照して、第１実施形態に係る積層コンデンサＣ１の構成について説明する。図１は、第１実施形態に係る積層コンデンサの斜視図である。図２は、第１実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【００１８】
積層コンデンサＣ１は、図１に示されるように、内層部３０と外層部１０、６０とを含む積層体１と、当該積層体１に形成された複数（本実施形態では、４つ）の第１の端子電極３Ａ〜３Ｄと、同じく積層体１に形成された複数（本実施形態では、４つ）の第２の端子電極５Ａ〜５Ｄとを備える。
【００１９】
第１の端子電極３Ａ，３Ｂと第２の端子電極５Ａ，５Ｂとは、積層体１の側面１ａ側に位置している。第１の端子電極３Ｃ，３Ｄと第２の端子電極５Ｃ，５Ｄとは、積層体１の側面１ｂ側に位置している。第１の端子電極３Ａ〜３Ｄと第２の端子電極５Ａ〜５Ｄとは、互いに電気的に絶縁されている。
【００２０】
第１の端子電極３Ａ、３Ｂは、内層部３０と外層部１０、６０とが積層された方向（以下、単に積層方向と称する）に渡って積層体１の側面１ａを覆う第１端子導体部３０１Ａ、３０１Ｂと、第１端子導体部３０１Ａ、３０１Ｂと連続する第２端子導体部３０２Ａ、３０３Ａ、３０２Ｂ、３０３Ｂとをそれぞれ含む。第２端子導体部３０２Ａ、３０２Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部３０３Ａ、３０３Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【００２１】
第１の端子電極３Ｃ、３Ｄは、積層体１の側面１ｂを積層方向に渡って覆う第１端子導体部３０１Ｃ、３０１Ｄと、第１端子導体部３０１Ｃ、３０１Ｄと連続する第２端子導体部３０２Ｃ、３０３Ｃ、３０２Ｄ、３０３Ｄとをそれぞれ含む。第２端子導体部３０２Ｃ、３０２Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部３０３Ｃ、３０３Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【００２２】
第２の端子電極５Ａ、５Ｂは、積層体１の側面１ａを積層方向に渡って覆う第１端子導体部５０１Ａ、５０１Ｂと、第１端子導体部５０１Ａ、５０１Ｂと連続する第２端子導体部５０２Ａ、５０３Ａ、５０２Ｂ、５０３Ｂとをそれぞれ含む。第２端子導体部５０２Ａ、５０２Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部５０３Ａ、５０３Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【００２３】
第２の端子電極５Ｃ、５Ｄは、積層体１の側面１ｂを積層方向に渡って覆う第１端子導体部５０１Ｃ、５０１Ｄと、第１端子導体部５０１Ｃ、５０１Ｄと連続する第２端子導体部５０２Ｃ、５０３Ｃ、５０２Ｄ、５０３Ｄとをそれぞれ含む。第２端子導体部５０２Ｃ、５０２Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部５０３Ｃ、５０３Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【００２４】
積層体１は、図２に示されるように、内層部３０と当該内層部３０を間に挟む一対の外層部１０、６０とを有する。
【００２５】
外層部１０は、複数（本実施形態では３層）の誘電体層１１〜１３が積層されることにより構成される。実際の積層コンデンサＣ１では、誘電体層１１〜１３の間の境界が視認できない程度に一体化されている。
【００２６】
誘電体層１１、１２の間及び誘電体層１２、１３の間にはそれぞれ、引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄが積層されている。すなわち、引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄは、１層の誘電体層を介して、外層部１０内の複数の誘電体層１１〜１３の間に積層されている。
【００２７】
引き出し導体１４Ａは、端子電極３Ａが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極３Ａと電気的に接続される。引き出し導体１４Ｂは、端子電極３Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極３Ｂと電気的に接続される。引き出し導体１４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。引き出し導体１４Ｄは、端子電極３Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極３Ｄと電気的に接続される。
【００２８】
引き出し導体１５Ａは、端子電極５Ａが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極５Ａと電気的に接続される。引き出し導体１５Ｂは、端子電極５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極５Ｂと電気的に接続される。引き出し導体１５Ｃは、端子電極５Ｃが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極５Ｃと電気的に接続される。引き出し導体１５Ｄは、端子電極５Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極５Ｄと電気的に接続される。
【００２９】
誘電体層１１における各引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄにそれぞれ対応する位置には、誘電体層１１を厚み方向に貫通するスルーホール導体１６ａ〜１６ｄ、１７ａ〜１７ｄがそれぞれ形成されている。
【００３０】
スルーホール導体１６ａは、その一端部において第１の端子電極３Ａの第２端子導体部３０２Ａと、他端部において誘電体層１１、１２の間に位置する引き出し導体１４Ａとそれぞれ電気的に接続されている。スルーホール導体１６ｂは、その一端部において第１の端子電極３Ｂの第２端子導体部３０２Ｂと、他端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｂとそれぞれ電気的に接続されている。スルーホール導体１６ｃは、第１の端子電極３Ｃの第２端子導体部３０２Ｃと、他端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｃとそれぞれ電気的に接続されている。スルーホール導体１６ｄは、その一端部において第１の端子電極３Ｄの第２端子導体部３０２Ｄと、他端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｄとそれぞれ電気的に接続されている。
【００３１】
スルーホール導体１７ａは、その一端部において第２の端子電極５Ａの第２端子導体部５０２Ａと、他端部において誘電体層１１、１２の間に位置する引き出し導体１５Ａとそれぞれ電気的に接続されている。スルーホール導体１７ｂは、その一端部において第２の端子電極５Ｂの第２端子導体部５０２Ｂと、他端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｂとそれぞれ電気的に接続されている。スルーホール導体１７ｃは、その一端部において第２の端子電極５Ｃの第２端子導体部５０２Ｃと、他端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｃとそれぞれ電気的に接続されている。スルーホール導体１７ｄは、その一端部において第２の端子電極５Ｄの第２端子導体部５０２Ｄと、他端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｄとそれぞれ電気的に接続されている。
【００３２】
誘電体層１２における各引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄにそれぞれ対応する位置には、誘電体層１２を厚み方向に貫通するスルーホール導体１８ａ〜１８ｄ、１９ａ〜１９ｄがそれぞれ形成されている。
【００３３】
スルーホール導体１８ａは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１４Ａと、他端部において誘電体層１２、１３の間に位置する引き出し導体１４Ａとそれぞれ電気的に接続されている。スルーホール導体１８ｂは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｂと、他端部において誘電体層１２、１３の間に位置する引き出し導体１４Ｂとそれぞれ電気的に接続されている。スルーホール導体１８ｃは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｃと、他端部において誘電体層１２、１３の間に位置する引き出し導体１４Ｃとそれぞれ電気的に接続されている。スルーホール導体１８ｄは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１４Ｄと、他端部において誘電体層１２、１３の間に位置する引き出し導体１４Ｄとそれぞれ電気的に接続されている。
【００３４】
スルーホール導体１９ａは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１５Ａと、他端部において誘電体層１２、１３の間に位置する引き出し導体１５Ａとそれぞれ電気的に接続されている。スルーホール導体１９ｂは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｂと、他端部において誘電体層１２、１３の間に位置する引き出し導体１５Ｂとそれぞれ電気的に接続されている。スルーホール導体１９ｃは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｃと、他端部において誘電体層１２、１３の間に位置する引き出し導体１５Ｃとそれぞれ電気的に接続されている。スルーホール導体１９ｄは、その一端部において誘電体層１１、１２の間に位置する引き出し導体１５Ｄと、他端部において誘電体層１２、１３の間に位置する引き出し導体１５Ｄとそれぞれ電気的に接続されている。
【００３５】
スルーホール導体１６ａ、１８ａ、スルーホール導体１６ｂ、１８ｂ、スルーホール導体１６ｃ、１８ｃ、及びスルーホール導体１６ｄ、１８ｄはいずれも、誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｄが積層されることにより、積層方向に略直線状に併設され、相互に電気的に接続される。こうして、スルーホール導体１６ａ、１８ａ及び引き出し導体１４Ａ、スルーホール導体１６ｂ、１８ｂ及び引き出し導体１４Ｂ、スルーホール導体１６ｃ、１８ｃ及び引き出し導体１４Ｃ、並びにスルーホール導体１６ｄ、１８ｄ及び引き出し導体１４Ｄはそれぞれ、外層部１０内に導通路を形成する。このように、各端子電極に対して形成される導通路はそれぞれ、当該端子電極における異なる複数（本実施形態では３つ）箇所を電気的に接続する。
【００３６】
スルーホール導体１６ａ、１８ａ及び２つの引き出し導体１４Ａによって形成される導通路は、２つの引き出し導体１４Ａの各一端部において第１の端子電極３Ａの第１端子導体部３０１Ａの異なる箇所それぞれと電気的に接続され、スルーホール導体１６ａの一端部において第１の端子電極３Ａの第１端子導体部３０１Ａとは異なる第２端子導体部３０２Ａと電気的に接続される。このように、第１の端子電極３Ａに対して形成される導通路は、当該第１の端子電極３Ａにおける異なる３つの箇所を電気的に接続する。
【００３７】
したがって、引き出し導体１４Ａは、第１の端子電極３Ａにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第１端子導体部３０１Ａにある箇所で第１の端子電極３Ａと電気的に接続される。スルーホール導体１６ａは、第１の端子電極３Ａにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部３０２Ａにある箇所で第１の端子電極３Ａと電気的に接続される。
【００３８】
スルーホール導体１６ｂ、１８ｂ及び２つの引き出し導体１４Ｂによって形成される導通路は、２つの引き出し導体１４Ｂの各一端部において第１の端子電極３Ｂの第１端子導体部３０１Ｂの異なる箇所それぞれと電気的に接続され、スルーホール導体１６ｂの一端部において第１の端子電極３Ｂの第１端子導体部３０１Ｂとは異なる第２端子導体部３０２Ｂと電気的に接続される。このように、第１の端子電極３Ｂに対して形成される導通路は、当該第１の端子電極３Ｂにおける異なる３つの箇所を電気的に接続する。
【００３９】
したがって、引き出し導体１４Ｂは、第１の端子電極３Ｂにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第１端子導体部３０１Ｂにある箇所で第１の端子電極３Ｂと電気的に接続される。スルーホール導体１６ｂは、第１の端子電極３Ｂにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部３０２Ｂにある箇所で第１の端子電極３Ｂと電気的に接続される。
【００４０】
スルーホール導体１６ｃ、１８ｃ及び２つの引き出し導体１４Ｃによって形成される導通路は、２つの引き出し導体１４Ｃの各一端部において第１の端子電極３Ｃの第１端子導体部３０１Ｃの異なる箇所それぞれと電気的に接続され、スルーホール導体１６ｃの一端部において第１の端子電極３Ｃの第１端子導体部３０１Ｃとは異なる第２端子導体部３０２Ｃと電気的に接続される。このように、第１の端子電極３Ｃに対して形成される導通路は、当該第１の端子電極３Ｃにおける異なる３つの箇所を電気的に接続する。
【００４１】
したがって、引き出し導体１４Ｃは、第１の端子電極３Ｃにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第１端子導体部３０１Ｃにある箇所で第１の端子電極３Ｃと電気的に接続される。スルーホール導体１６ｃは、第１の端子電極３Ｃにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部３０２Ｃにある箇所で第１の端子電極３Ｃと電気的に接続される。
【００４２】
スルーホール導体１６ｄ、１８ｄ及び２つの引き出し導体１４Ｄによって形成される導通路は、２つの引き出し導体１４Ｄの各一端部において第１の端子電極３Ｄの第１端子導体部３０１Ｄの異なる箇所それぞれと電気的に接続され、スルーホール導体１６ｄの一端部において第１の端子電極３Ｄの第１端子導体部３０１Ｄとは異なる第２端子導体部３０２Ｄと電気的に接続される。このように、第１の端子電極３Ｄに対して形成される導通路は、当該第１の端子電極３Ｄにおける異なる３つの箇所を電気的に接続する。
【００４３】
したがって、引き出し導体１４Ｄは、第１の端子電極３Ｄにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第１端子導体部３０１Ｄにある箇所で第１の端子電極３Ｄと電気的に接続される。スルーホール導体１６ｄは、第１の端子電極３Ｄにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部３０２Ｄにある箇所で第１の端子電極３Ｄと電気的に接続される。
【００４４】
また、第１の端子電極３Ａ〜３Ｄに対して外層部１０内で形成された導通路はいずれも、外層部１０内において、第２の端子電極５Ａ〜５Ｄとは接続されず電気的に絶縁である。
【００４５】
スルーホール導体１７ａ、１９ａ、スルーホール導体１７ｂ、１９ｂ、スルーホール導体１７ｃ、１９ｃ、及びスルーホール導体１７ｄ、１９ｄはいずれも、誘電体層１１〜１３及び引き出し導体１５Ａ〜１５Ｄが積層されることにより、積層方向に略直線状に併設され、相互に電気的に接続される。こうして、スルーホール導体１７ａ、１９ａ及び引き出し導体１５Ａ、スルーホール導体１７ｂ、１９ｂ及び引き出し導体１５Ｂ、スルーホール導体１７ｃ、１９ｃ及び引き出し導体１５Ｃ、並びにスルーホール導体１７ｄ、１９ｄ及び引き出し導体１５Ｄはそれぞれ、外層部１０内に導通路を形成する。このように、各端子電極に対して形成される導通路はそれぞれ、当該端子電極における異なる複数（本実施形態では３つ）箇所を電気的に接続する。
【００４６】
スルーホール導体１７ａ、１９ａ及び２つの引き出し導体１５Ａによって形成される導通路は、２つの引き出し導体１５Ａの各一端部において第２の端子電極５Ａの第１端子導体部５０１Ａの異なる箇所それぞれと電気的に接続され、スルーホール導体１７ａの一端部において第２の端子電極５Ａの第１端子導体部５０１Ａとは異なる第２端子導体部５０２Ａと電気的に接続される。このように、第２の端子電極５Ａに対して形成される導通路は、当該第２の端子電極５Ａにおける異なる３つの箇所を電気的に接続する。
【００４７】
したがって、引き出し導体１５Ａは、第２の端子電極５Ａにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第２端子導体部５０１Ａにある箇所で第２の端子電極５Ａと電気的に接続される。スルーホール導体１７ａは、第２の端子電極５Ａにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部５０２Ａにある箇所で第２の端子電極５Ａと電気的に接続される。
【００４８】
スルーホール導体１７ｂ、１９ｂ及び２つの引き出し導体１５Ｂによって形成される導通路は、２つの引き出し導体１５Ｂの各一端部において第２の端子電極５Ｂの第１端子導体部５０１Ｂの異なる箇所それぞれと電気的に接続され、スルーホール導体１７ｂの一端部において第２の端子電極５Ｂの第１端子導体部５０１Ｂとは異なる第２端子導体部５０２Ｂと電気的に接続される。このように、第２の端子電極５Ｂに対して形成される導通路は、当該第２の端子電極５Ｂにおける異なる３つの箇所を電気的に接続する。
【００４９】
したがって、引き出し導体１５Ｂは、第２の端子電極５Ｂにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第２端子導体部５０１Ｂにある箇所で第２の端子電極５Ｂと電気的に接続される。スルーホール導体１７ｂは、第２の端子電極５Ｂにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部５０２Ｂにある箇所で第２の端子電極５Ｂと電気的に接続される。
【００５０】
スルーホール導体１７ｃ、１９ｃ及び２つの引き出し導体１５Ｃによって形成される導通路は、２つの引き出し導体１５Ｃの各一端部において第２の端子電極５Ｃの第１端子導体部５０１Ｃの異なる箇所とそれぞれ電気的に接続され、スルーホール導体１７ｃの一端部において第２の端子電極５Ｃの第１端子導体部５０１Ｃとは異なる第２端子導体部５０２Ｃと電気的に接続される。このように、第２の端子電極５Ｃに対して形成される導通路は、当該第２の端子電極５Ｃにおける異なる３つの箇所を電気的に接続する。
【００５１】
したがって、引き出し導体１５Ｃは、第２の端子電極５Ｃにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第２端子導体部５０１Ｃ内にある箇所で第２の端子電極５Ｃと電気的に接続される。スルーホール導体１７ｃは、第２の端子電極５Ｃにおける箇所、具体的には積層体１の積層方向と交差する側面１ｃの少なくとも一部を覆う第２端子導体部５０２Ｃにある箇所で第２の端子電極５Ｃと電気的に接続される。
【００５２】
スルーホール導体１７ｄ、１９ｄ及び２つの引き出し導体１５Ｄによって形成される導通路は、２つの引き出し導体１５Ｄの各一端部において第２の端子電極５Ｄの第１端子導体部５０１Ｄの異なる箇所それぞれと電気的に接続され、スルーホール導体１７ｄの一端部において第２の端子電極５Ｄの第１端子導体部５０１Ｄとは異なる第２端子導体部５０２Ｄと電気的に接続される。このように、第２の端子電極５Ｄに対して形成される導通路は、当該第２の端子電極５Ｄにおける異なる３つの箇所を電気的に接続する。
【００５３】
したがって、引き出し導体１５Ｄは、第２の端子電極５Ｄにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第２端子導体部５０１Ｄにある箇所で第２の端子電極５Ｄと電気的に接続される。スルーホール導体１７ｄは、第２の端子電極５Ｄにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部５０２Ｄにある箇所で第２の端子電極５Ｄと電気的に接続される。
【００５４】
また、第２の端子電極５Ａ〜５Ｄに対して外層部１０内で形成された導通路はいずれも、外層部１０内において、第１の端子電極３Ａ〜３Ｄとは接続されず電気的に絶縁である。
【００５５】
各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１４Ａは、スルーホール導体１８ａを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１４Ｂは、スルーホール導体１８ｂを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１４Ｃは、スルーホール導体１８ｃを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１４Ｄは、スルーホール導体１８ｄを介して互いに電気的に接続されている。
【００５６】
各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１５Ａは、スルーホール導体１９ａを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１５Ｂは、スルーホール導体１９ｂを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１５Ｃは、スルーホール導体１９ｃを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体１５Ｄは、スルーホール導体１９ｄを介して互いに電気的に接続されている。
【００５７】
外層部６０は、複数（本実施形態では３層）の誘電体層６１〜６３が積層されることにより構成される。実際の積層コンデンサＣ１では、誘電体層６１〜６３の間の境界が視認できない程度に一体化されている。
【００５８】
誘電体層６１、６２の間には引き出し導体６４Ａ〜６４Ｄが、誘電体層６２、６３の間には引き出し導体６５Ａ〜６５Ｄがそれぞれ積層されている。すなわち、引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄは、１層の誘電体層を介して、外層部１０内の複数の誘電体層６１〜６３の間に積層されている。
【００５９】
引き出し導体６４Ａは、端子電極３Ａが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極３Ａと電気的に接続される。引き出し導体６４Ｂは、端子電極３Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極３Ｂと電気的に接続される。引き出し導体６４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。引き出し導体６４Ｄは、端子電極３Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極３Ｄと電気的に接続される。
【００６０】
引き出し導体６５Ａは、端子電極５Ａが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極５Ａと電気的に接続される。引き出し導体６５Ｂは、端子電極５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において端子電極５Ｂと電気的に接続される。引き出し導体６５Ｃは、端子電極５Ｃが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極５Ｃと電気的に接続される。引き出し導体６５Ｄは、端子電極５Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において端子電極５Ｄと電気的に接続される。
【００６１】
誘電体層６２における各引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜５４Ｄにそれぞれ対応する位置には、誘電体層６２を厚み方向に貫通するスルーホール導体６６ａ〜６６ｄ、６７ａ〜６７ｄがそれぞれ形成されている。
【００６２】
スルーホール導体６６ａは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６４Ａと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ａとそれぞれ電気的に接続されている。スルーホール導体６６ｂは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６４Ｂと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｂとそれぞれ電気的に接続されている。スルーホール導体６６ｃは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６４Ｃと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｃとそれぞれ電気的に接続されている。スルーホール導体６６ｄは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６４Ｄと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｄとそれぞれ電気的に接続されている。
【００６３】
スルーホール導体６７ａは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６５Ａと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ａとそれぞれ電気的に接続されている。スルーホール導体６７ｂは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６５Ｂと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｂとそれぞれ電気的に接続されている。スルーホール導体６７ｃは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６５Ｃと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｃとそれぞれ電気的に接続されている。スルーホール導体６７ｄは、その一端部において誘電体層６１、６２の間に位置する引き出し導体６５Ｄと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｄとそれぞれ電気的に接続されている。
【００６４】
誘電体層６３における各引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄにそれぞれ対応する位置には、誘電体層６３を厚み方向に貫通するスルーホール導体６８ａ〜６８ｄ、６９ａ〜６９ｄがそれぞれ形成されている。
【００６５】
スルーホール導体６８ａは、その一端部において第１の端子電極３Ａの第２端子導体部３０３Ａと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ａとそれぞれ電気的に接続されている。スルーホール導体６８ｂは、その一端部において第１の端子電極３Ｂの第２端子導体部３０３Ｂと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｂとそれぞれ電気的に接続されている。スルーホール導体６８ｃは、その一端部において第１の端子電極３Ｃの第２端子導体部３０３Ｃと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｃとそれぞれ電気的に接続されている。スルーホール導体６８ｄは、その一端部において第１の端子電極３Ｄの第２端子導体部３０３Ｄと、他端部において誘電体層６２、６３の間に位置する引き出し導体６４Ｄとそれぞれ電気的に接続されている。
【００６６】
スルーホール導体６９ａは、その一端部において第２の端子電極５Ａの第２端子導体部５０３Ａと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ａとそれぞれ電気的に接続されている。スルーホール導体６９ｂは、その一端部において第２の端子電極５Ｂの第２端子導体部５０３Ｂと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｂとそれぞれ電気的に接続されている。スルーホール導体６９ｃは、その一端部において第２の端子電極５Ｃの第２端子導体部５０３Ｃと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｃとそれぞれ電気的に接続されている。スルーホール導体６９ｄは、その一端部において第２の端子電極５Ｄの第２端子導体部５０３Ｄと、他端部において誘電体層６２、６３の間に位置する引き出し導体６５Ｄとそれぞれ電気的に接続されている。
【００６７】
スルーホール導体６６ａ、６８ａ、スルーホール導体６６ｂ、６８ｂ、スルーホール導体６６ｃ、６８ｃ、及びスルーホール導体６６ｄ、６８ｄはいずれも、誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｄが積層されることにより、積層方向に略直線状に併設され、相互に電気的に接続される。こうして、スルーホール導体６６ａ、６８ａ及び引き出し導体６４Ａ、スルーホール導体６６ｂ、６８ｂ及び引き出し導体６４Ｂ、スルーホール導体６６ｃ、６８ｃ及び引き出し導体６４Ｃ、並びにスルーホール導体６６ｄ、６８ｄ及び引き出し導体６４Ｄはそれぞれ、外層部６０内に導通路を形成する。このように、各端子電極に対して形成される導通路はそれぞれ、当該端子電極における異なる複数（本実施形態では３つ）箇所を電気的に接続する。
【００６８】
スルーホール導体６６ａ、６８ａ及び２つの引き出し導体６４Ａによって形成される導通路は、２つの引き出し導体６４Ａの各一端部において第１の端子電極３Ａの第１端子導体部３０１Ａの異なる箇所それぞれと電気的に接続され、スルーホール導体６８ａの一端部において第１の端子電極３Ａの第１端子導体部３０１Ａとは異なる第２端子導体部３０３Ａと電気的に接続される。このように、第１の端子電極３Ａに対して形成される導通路は、当該第１の端子電極３Ａにおける異なる３つの箇所を電気的に接続する。
【００６９】
したがって、引き出し導体６４Ａは、第１の端子電極３Ａにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第１端子導体部３０１Ａにある箇所で第１の端子電極３Ａと電気的に接続される。スルーホール導体６６ａは、第１の端子電極３Ａにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部３０２Ａにある箇所で第１の端子電極３Ａと電気的に接続される。
【００７０】
スルーホール導体６６ｂ、６８ｂ及び２つの引き出し導体６４Ｂによって形成される導通路は、２つの引き出し導体６４Ｂの各一端部において第１の端子電極３Ｂの第１端子導体部３０１Ｂの異なる箇所それぞれと電気的に接続され、スルーホール導体６８ｂの一端部において第１の端子電極３Ｂの第１端子導体部３０１Ｂとは異なる第２端子導体部３０３Ｂと電気的に接続される。このように、第１の端子電極３Ｂに対して形成される導通路は、当該第１の端子電極３Ｂにおける異なる３つの箇所を電気的に接続する。
【００７１】
したがって、引き出し導体６４Ｂは、第１の端子電極３Ｂにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第１端子導体部３０１Ｂにある箇所で第１の端子電極３Ｂと電気的に接続される。スルーホール導体６６ｂは、第１の端子電極３Ｂにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部３０２Ｂにある箇所で第１の端子電極３Ｂと電気的に接続される。
【００７２】
スルーホール導体６６ｃ、６８ｃ及び２つの引き出し導体６４Ｃによって形成される導通路は、２つの引き出し導体６４Ｃの各一端部において第１の端子電極３Ｃの第１端子導体部３０１Ｃの異なる箇所それぞれと電気的に接続され、スルーホール導体６８ｃの一端部において第１の端子電極３Ｃの第１端子導体部３０１Ｃとは異なる第２端子導体部３０３Ｃと電気的に接続される。このように、第１の端子電極３Ｃに対して形成される導通路は、当該第１の端子電極３Ｃにおける異なる３つの箇所を電気的に接続する。
【００７３】
したがって、引き出し導体６４Ｃは、第１の端子電極３Ｃにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第１端子導体部３０１Ｃにある箇所で第１の端子電極３Ｃと電気的に接続される。スルーホール導体６６ｃは、第１の端子電極３Ｃにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部３０２Ｃにある箇所で第１の端子電極３Ｃと電気的に接続される。
【００７４】
スルーホール導体６６ｄ、６８ｄ及び２つの引き出し導体６４Ｄによって形成される導通路は、２つの引き出し導体６４Ｄの各一端部において第１の端子電極３Ｄの第１端子導体部３０１Ｄの異なる箇所それぞれと電気的に接続され、スルーホール導体６８ｄの一端部において第１の端子電極３Ｄの第１端子導体部３０１Ｄとは異なる第２端子導体部３０３Ｄと電気的に接続される。このように、第１の端子電極３Ｄに対して形成される導通路は、当該第１の端子電極３Ｄにおける異なる３つの箇所を電気的に接続する。
【００７５】
したがって、引き出し導体６４Ｄは、第１の端子電極３Ｄにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第１端子導体部３０１Ｄにある箇所で第１の端子電極３Ｄと電気的に接続される。スルーホール導体６６ｄは、第１の端子電極３Ｄにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部３０２Ｄにある箇所で第１の端子電極３Ｄと電気的に接続される。
【００７６】
また、第１の端子電極３Ａ〜３Ｄに対して外層部６０内で形成された導通路はいずれも、外層部６０内において、第２の端子電極５Ａ〜５Ｄとは接続されず電気的に絶縁である。
【００７７】
スルーホール導体６７ａ、６９ａ、スルーホール導体６７ｂ、６９ｂ、スルーホール導体６７ｃ、６９ｃ、及びスルーホール導体６７ｄ、６９ｄはいずれも、誘電体層６１〜６３及び引き出し導体６５Ａ〜６５Ｄが積層されることにより、積層方向に略直線状に併設され、相互に電気的に接続される。こうして、スルーホール導体６７ａ、６９ａ及び引き出し導体６５Ａ、スルーホール導体６７ｂ、６９ｂ及び引き出し導体６５Ｂ、スルーホール導体６７ｃ、６９ｃ及び引き出し導体６５Ｃ、並びにスルーホール導体６７ｄ、６９ｄ及び引き出し導体６５Ｄはそれぞれ、外層部６０内に導通路を形成する。このように、各端子電極に対して形成される導通路はそれぞれ、当該端子電極における異なる複数（本実施形態では３つ）箇所を電気的に接続する。
【００７８】
スルーホール導体６７ａ、６９ａ及び２つの引き出し導体６５Ａによって形成される導通路は、２つの引き出し導体６５Ａの各一端部において第２の端子電極５Ａの第１端子導体部５０１Ａの異なる箇所それぞれと電気的に接続され、スルーホール導体６７ａの一端部において第２の端子電極５Ａの第１端子導体部５０１Ａとは異なる第２端子導体部５０３Ａと電気的に接続される。このように、第２の端子電極５Ａに対して形成される導通路は、当該第２の端子電極５Ａにおける異なる３つの箇所を電気的に接続する。
【００７９】
したがって、引き出し導体６５Ａは、第２の端子電極５Ａにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第２端子導体部５０１Ａにある箇所で第２の端子電極５Ａと電気的に接続される。スルーホール導体６７ａは、第２の端子電極５Ａにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部５０２Ａにある箇所で第２の端子電極５Ａと電気的に接続される。
【００８０】
スルーホール導体６７ｂ、６９ｂ及び２つの引き出し導体６５Ｂによって形成される導通路は、２つの引き出し導体６５Ｂの各一端部において第２の端子電極５Ｂの第１端子導体部５０１Ｂの異なる箇所それぞれと電気的に接続され、スルーホール導体６７ｂの一端部において第２の端子電極５Ｂの第１端子導体部５０１Ｂとは異なる第２端子導体部５０３Ｂと電気的に接続される。このように、第２の端子電極５Ｂに対して形成される導通路は、当該第２の端子電極５Ｂにおける異なる３つの箇所を電気的に接続する。
【００８１】
したがって、引き出し導体６５Ｂは、第２の端子電極５Ｂにおける箇所、具体的には積層体１の積層方向と平行な側面１ａの少なくとも一部を覆う第２端子導体部５０１Ｂにある箇所で第２の端子電極５Ｂと電気的に接続される。スルーホール導体６７ｂは、第２の端子電極５Ｂにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部５０２Ｂにある箇所で第２の端子電極５Ｂと電気的に接続される。
【００８２】
スルーホール導体６７ｃ、６９ｃ及び２つの引き出し導体６５Ｃによって形成される導通路は、２つの引き出し導体６５Ｃの各一端部において第２の端子電極５Ｃの第１端子導体部５０１Ｃの異なる箇所それぞれと電気的に接続され、スルーホール導体６７ｃの一端部において第２の端子電極５Ｃの第１端子導体部５０１Ｃとは異なる第２端子導体部５０３Ｃと電気的に接続される。このように、第２の端子電極５Ｃに対して形成される導通路は、当該第２の端子電極５Ｃにおける異なる３つの箇所を電気的に接続する。
【００８３】
したがって、引き出し導体６５Ｃは、第２の端子電極５Ｃにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第２端子導体部５０１Ｃにある箇所で第２の端子電極５Ｃと電気的に接続される。スルーホール導体６７ｃは、第２の端子電極５Ｃにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部５０２Ｃにある箇所で第２の端子電極５Ｃと電気的に接続される。
【００８４】
スルーホール導体６７ｄ、６９ｄ及び２つの引き出し導体６５Ｄによって形成される導通路は、２つの引き出し導体６５Ｄの各一端部において第２の端子電極５Ｄの第１端子導体部５０１Ｄの異なる箇所それぞれと電気的に接続され、スルーホール導体６７ｄの一端部において第２の端子電極５Ｄの第１端子導体部５０１Ｄとは異なる第２端子導体部５０３Ｄと電気的に接続される。このように、第２の端子電極５Ｄに対して形成される導通路は、当該第２の端子電極５Ｄにおける異なる３つの箇所を電気的に接続する。
【００８５】
したがって、引き出し導体６５Ｄは、第２の端子電極５Ｄにおける箇所、具体的には積層体１の積層方向と平行な側面１ｂの少なくとも一部を覆う第２端子導体部５０１Ｄにある箇所で第２の端子電極５Ｄと電気的に接続される。スルーホール導体６７ｄは、第２の端子電極５Ｄにおける箇所、具体的には積層体１の積層方向と交差する側面１ｄの少なくとも一部を覆う第２端子導体部５０２Ｄにある箇所で第２の端子電極５Ｄと電気的に接続される。
【００８６】
また、第２の端子電極５Ａ〜５Ｄに対して外層部６０内で形成された導通路はいずれも、外層部６０内において、第１の端子電極３Ａ〜３Ｄとは接続されず電気的に絶縁である。
【００８７】
各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６４Ａは、スルーホール導体６６ａを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６４Ｂは、スルーホール導体６６ｂを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６４Ｃは、スルーホール導体６６ｃを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６４Ｄは、スルーホール導体６６ｄを介して互いに電気的に接続されている。
【００８８】
各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６５Ａは、スルーホール導体６７ａを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６５Ｂは、スルーホール導体６７ｂを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６５Ｃは、スルーホール導体６７ｃを介して互いに電気的に接続されている。各誘電体層間に積層されている複数（本実施形態では２つ）の引き出し導体６５Ｄは、スルーホール導体６７ｄを介して互いに電気的に接続されている。
【００８９】
内層部３０は、図２に示されるように、複数（本実施形態では、７層）の誘電体層３１〜３７と、複数（本実施形態では、各４層）の第１及び第２の内部電極４１〜４４，５１〜５４とが交互に積層されることにより構成される。実際の積層コンデンサＣ１では、誘電体層３１〜３７の間の境界が視認できない程度に一体化されている。
【００９０】
各第１の内部電極４１〜４４は、矩形形状を呈している。第１の内部電極４１〜４４は、積層体１における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。
【００９１】
第１の内部電極４１は、引き出し導体４６Ａを介して第１の端子電極３Ａに電気的に接続されている。第１の内部電極４２は、引き出し導体４６Ｂを介して第１の端子電極３Ｂに電気的に接続されている。第１の内部電極４３は、引き出し導体４６Ｃを介して第１の端子電極３Ｃに電気的に接続されている。第１の内部電極４４は、引き出し導体４６Ｄを介して第１の端子電極３Ｄに電気的に接続されている。これにより、複数の第１の端子電極３Ａ〜３Ｄはそれぞれ、引き出し導体４６Ａ〜４６Ｄを介して複数の第１の内部電極４１〜４４の少なくとも１つに電気的に接続される。
【００９２】
引き出し導体４６Ａはそれぞれ、第１の内部電極４１と一体に形成されており、積層体１の側面１ａに臨むように、第１の内部電極４１から伸びている。引き出し導体４６Ｂは、第１の内部電極４２と一体に形成されており、積層体１の側面１ａに臨むように、第１の内部電極４２から伸びている。引き出し導体４６Ｃは、第１の内部電極４３と一体に形成されており、積層体１の側面１ｂに臨むように、第１の内部電極４３から伸びている。引き出し導体４６Ｄは、第１の内部電極４４と一体に形成されており、積層体１の側面１ｂに臨むように、第１の内部電極４４から伸びている。
【００９３】
各第２の内部電極５１〜５４は、矩形形状を呈している。第２の内部電極５１〜５４は、積層体１における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。
【００９４】
第２の内部電極５１は、引き出し導体５６Ａを介して第２の端子電極５Ａに電気的に接続されている。第２の内部電極５２は、引き出し導体５６Ｂを介して第２の端子電極５Ｂに電気的に接続されている。第２の内部電極５３は、引き出し導体５６Ｃを介して第２の端子電極５Ｃに電気的に接続されている。第２の内部電極５４は、引き出し導体５６Ｄを介して第２の端子電極５Ｄに電気的に接続されている。これにより、複数の第２の端子電極５Ａ〜５Ｄはそれぞれ、引き出し導体５６Ａ〜５６Ｄを介して複数の第２の内部電極５１〜５４の少なくとも１つに電気的に接続される。
【００９５】
引き出し導体５６Ａは、対応する第２の内部電極５１と一体に形成されており、積層体１の側面１ａに臨むように、第２の内部電極５１から伸びている。引き出し導体５６Ｂは、第２の内部電極５２と一体に形成されており、積層体１の側面１ａに臨むように、第２の内部電極５２から伸びている。引き出し導体５６Ｃは、第２の内部電極５３と一体に形成されており、積層体１の側面１ｂに臨むように、第２の内部電極５３から伸びている。引き出し導体５６Ｄは、第２の内部電極５４と一体に形成されており、積層体１の側面１ｂに臨むように、第２の内部電極５４から伸びている。
【００９６】
図３は、図１に示した積層コンデンサＣ１を基板８０に実装した際のＩ−Ｉ矢印断面図である。図３では、積層コンデンサＣ１の第１の端子電極３Ａが基板８０上に形成された陽極ランド８１と、第２の端子電極５Ｄが基板８０上に形成された陰極ランド８２とそれぞれ接続されるように、積層コンデンサ１が実装されている。陽極ランド８１、陰極ランド８２にはそれぞれ、基板内に設けられた配線８３、８４が接続されている。また、図３において、誘電体層１１〜１３、３１〜３７、６１〜６３及び配線８３、８４に相当する領域のハッチングは見易さのため省略している。
【００９７】
図３に示されるように、第１の端子電極３Ａを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ｂ〜３Ｄ、５Ａ〜５Ｄに流れ込むことなく再び当該第１の端子電極３Ａに流れ込むような導通路が、外層部１０内の引き出し導体１４Ａとスルーホール導体１６ａ、１８ａとで、また外層部６０内の引き出し導体６４Ａとスルーホール導体６６ａ、６８ａとでそれぞれ形成される。
【００９８】
第１の端子電極３Ｂを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ、３Ｃ、３Ｄ、５Ａ〜５Ｄに流れ込むことなく再び当該第１の端子電極３Ｂに流れ込むような導通路が、外層部１０内の引き出し導体１４Ｂとスルーホール導体１６ｂ、１８ｂとで、また外層部６０内の引き出し導体６４Ｂとスルーホール導体６６ｂ、６８ｂとでそれぞれ形成される。
【００９９】
第１の端子電極３Ｃを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ、３Ｂ、３Ｄ、５Ａ〜５Ｄに流れ込むことなく再び当該第１の端子電極３Ｃに流れ込むような導通路が、外層部１０内の引き出し導体１４Ｃとスルーホール導体１６ｃ、１８ｃとで、また外層部６０内の引き出し導体６４Ｃとスルーホール導体６６ｃ、６８ｃとでそれぞれ形成される。
【０１００】
第１の端子電極３Ｄを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ〜３Ｃ、５Ａ〜５Ｄに流れ込むことなく再び当該第１の端子電極３Ｄに流れ込むような導通路が、外層部１０内の引き出し導体１４Ｄとスルーホール導体１６ｄ、１８ｄとで、また外層部６０内の引き出し導体６４Ｄとスルーホール導体６６ｄ、６８ｄとでそれぞれ形成される。
【０１０１】
第２の端子電極５Ａを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ〜３Ｄ、５Ｂ〜５Ｄに流れ込むことなく再び当該第２の端子電極５Ａに流れ込むような導通路が、外層部１０内の引き出し導体１５Ａとスルーホール導体１７ａ、１９ａとで、また外層部６０内の引き出し導体６５Ａとスルーホール導体６７ａ、６９ａとでそれぞれ形成される。
【０１０２】
第２の端子電極５Ｂを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ〜３Ｄ、５Ａ、５Ｃ、５Ｄに流れ込むことなく再び当該第２の端子電極５Ｂに流れ込むような導通路が、外層部１０内の引き出し導体１５Ｂとスルーホール導体１７ｂ、１９ｂとで、また外層部６０内の引き出し導体６５Ｂとスルーホール導体６７ｂ、６９ｂとでそれぞれ形成される。
【０１０３】
第２の端子電極５Ｃを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ〜３Ｄ、５Ａ、５Ｂ、５Ｄに流れ込むことなく再び当該第２の端子電極５Ｃに流れ込むような導通路が、外層部１０内の引き出し導体１５Ｃとスルーホール導体１７ｃ、１９ｃとで、また外層部６０内の引き出し導体６５Ｃとスルーホール導体６７ｃ、６９ｃとでそれぞれ形成される。
【０１０４】
第２の端子電極５Ｄを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が残りの端子電極３Ａ〜３Ｄ、５Ａ〜５Ｃに流れ込むことなく再び当該第２の端子電極５Ｄに流れ込むような導通路が、外層部１０内の引き出し導体１５Ｄとスルーホール導体１７ｄ、１９ｄとで、また外層部６０内の引き出し導体６５Ｄとスルーホール導体６７ｄ、６９ｄとでそれぞれ形成される。
【０１０５】
また、図３に示されるように、積層コンデンサＣ１では、導通路が形成されている外層部６０は、内層部３０に対し、基板８０の実装面と対向する側面１ｄ側に位置する。
【０１０６】
積層コンデンサＣ１では、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄに対し、各端子電極における異なる複数箇所を電気的に接続する導通路がそれぞれ形成されている。積層コンデンサＣ１を基板等に実装すると、これらの導通路には、各導通路と電気的に接続される端子電極を流れる電流が分流して流れる。電流を複数の電流路に分流することによってインダクタンス値は小さくなるので、積層コンデンサＣ１では等価直列インダクタンスは低減することが可能となる。
【０１０７】
積層コンデンサＣ１では、端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄを流れる電流の一部を分流する導通路は、積層体１の外層部１０、６０内にのみ形成されている。そのため、スルーホール導体のために開口部を形成するのは外層部１０、６０内の誘電体層１１、１２、６２、６３のみでよい。その結果、積層コンデンサＣ１では、容易に製造することが可能となる。
【０１０８】
積層コンデンサＣ１の各外層部１０、６０内に形成された導通路はそれぞれ、対応する端子電極の第１端子導体部の箇所と第２端子導体部の箇所とに接続されている。したがって、例えば導通路と電気的に接続する端子電極の複数箇所がいずれも、第１端子導体部である場合と比べ、外層部内に形成される導通路の長さを短くすることができる。そのため、積層コンデンサＣ１では、等価直列インダクタンスをさらに低減することが可能となる。
【０１０９】
積層コンデンサＣ１では、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄに接続される外層部１０、６０内の引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄ、６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄは、積層方向においてそれぞれ複数（２つ）である。また、これらの引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄ、６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄは、誘電体層を介して外層部１０、６０内に積層されている。このように、各端子電極に接続され、導通路を形成する引き出し導体が各端子電極に対し複数である場合、端子電極を流れる電流が分流される導通路は実質的に複数となる。これにより、積層コンデンサＣ１の等価直列インダクタンスはさらに低減される。
【０１１０】
積層コンデンサＣ１では、図３に示すように、外層部６０内に導通路（引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄ、スルーホール導体６６ａ〜６６ｄ、６７ａ〜６７ｄ、６８ａ〜６８ｄ、６９ａ〜６９ｄ）が形成されている。図３に示したような実装状態において外層部６０は、内層部３０に対し基板８０の実装面と対向する側面１ｄ側に位置する。このように、基板８０側に導通路が形成されることにより、基板８０から流れ込む電流、及び基板８０に流れ込む電流を有効に分流することができ、等価直列インダクタンスのさらなる低減が可能となる。また、基板８０の実装面側に導通路がある場合、電流経路が短くなるため、等価直列インダクタンスのさらなる低減が可能となる。
【０１１１】
また、積層コンデンサＣ１では、端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄが交互に配置されている。そのため、第１の端子電極３Ａ〜３Ｄと第２の端子電極５Ａ〜５Ｄとを極性を逆にして接続した場合、隣り合う引き出し導体４６Ａ〜４６Ｄ、５６Ａ〜５６Ｄを流れる電流の向きが互いに逆向きとなるため、各引き出し導体４６Ａ〜４６Ｄ、５６Ａ〜５６Ｄで発生する磁場が相殺される。その結果、積層コンデンサＣ１では、等価直列インダクタンスがさらに低減されることとなる。
【０１１２】
図４及び図５を参照して、本実施形態に係る積層コンデンサの変形例を説明する。図４は、本実施形態に係る積層コンデンサの変形例を示す斜視図である。図５は本実施形態に係る積層コンデンサの変形例に含まれる積層体の分解斜視図である。図４及び図５に示すように、本変形例に係る積層コンデンサにおける外層部内に含まれる各引き出し導体を電気的に接続するために誘電体層を積層方向の一方向に貫通するスルーホール導体の数は、各引き出し導体に対して複数（本変形例では２つ）であってもよい。
【０１１３】
本変形例では、各引き出し導体１４Ａ〜１４Ｄ及び各第１の端子電極３Ａ〜３Ｄを接続する各一対のスルーホール導体１６ａ〜１６ｄ、１８ａ〜１８ｄは、積層方向に関して平行に形成されている。各引き出し導体６４Ａ〜６４Ｄ及び各第１の端子電極３Ａ〜３Ｄを接続する各一対のスルーホール導体６６ａ〜６６ｄ、６８ａ〜６８ｄは、積層方向に関して平行に形成されている。したがって、積層コンデンサＣ１の変形例では、複数の第１の端子電極３Ａ〜３Ｄのそれぞれに対して、積層方向において複数の導通路が形成されることとなる。
【０１１４】
また、各引き出し導体１５Ａ〜１５Ｄ及び各第２の端子電極５Ａ〜５Ｄを接続する各一対のスルーホール導体１７ａ〜１７ｄ、１９ａ〜１９ｄは、積層方向に関して平行に形成されている。各引き出し導体６５Ａ〜６５Ｄ及び各第２の端子電極５Ａ〜５Ｄを接続する各一対のスルーホール導体６７ａ〜６７ｄ、６９ａ〜６９ｄは、積層方向に関して平行に形成されている。したがって、積層コンデンサＣ１の変形例では、複数の第２の端子電極５Ａ〜５Ｄのそれぞれに対して、積層方向において複数の導通路が形成されることとなる。
【０１１５】
このように、複数の引き出し導体を電気的に接続するスルーホール導体が、各引き出し導体に対して複数である場合には、各端子電極に対して複数の導通路が形成可能となる。本変形例に示したように、並列に接続される導通路を複数有することによって、等価直列インダクタンスをさらに低減することが可能となる。
【０１１６】
（第２実施形態）
図６を参照して、第２実施形態に係る積層コンデンサの構成について説明する。第２実施形態に係る積層コンデンサは、各内部電極が複数の端子電極それぞれと引き出し導体を介して接続されている点で第１実施形態に係る積層コンデンサＣ１と相違する。図６は、第２実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【０１１７】
第２実施形態に係る積層コンデンサは、図示は省略するが、第１実施形態に係る積層コンデンサＣ１と同じく、積層体１と、当該積層体１に形成された第１の端子電極３Ａ〜３Ｄと、同じく積層体１に形成された第２の端子電極５Ａ〜５Ｄとを備えている。また、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄは、第１端子導体部３０１Ａ〜３０１Ｄ、５０１Ａ〜５０１Ｄ及び第２端子導体部３０２Ａ〜３０２Ｄ、３０３Ａ〜３０３Ｄ、５０２Ａ〜５０２Ｄ、５０３Ａ〜５０３Ｄを含む。
【０１１８】
積層体１は、図６に示すように、内層部３０と当該内層部３０を間に挟む一対の外層部１０、６０とを有する。
【０１１９】
外層部１０は、複数（本実施形態では３層）の誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄが交互に積層されることにより構成される。
【０１２０】
各引き出し導体１４Ａ、１４Ｂ、１５Ａ、１５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。各引き出し導体１４Ｃ、１４Ｄ、１５Ｃ、１５Ｄは、端子電極３Ｃ、３Ｄ、５Ｃ、５Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極３Ｃ、３Ｄ、５Ｃ、５Ｄとそれぞれ電気的に接続される。
【０１２１】
各誘電体層１１、１２において、引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄそれぞれに対応する位置には、誘電体層１１を厚み方向に貫通する各スルーホール導体１６ａ〜１６ｄ、１７ａ〜１７ｄ、１８ａ〜１８ｄ、１９ａ〜１９ｄが形成されている。スルーホール導体１６ａ〜１６ｄ、１７ａ〜１７ｄはそれぞれ、その一端部において各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄの第２端子導体部３０２Ａ〜３０２Ｄ、５０２Ａ〜５０２Ｄと、他端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄと電気的に接続されている。スルーホール導体１８ａ〜１８ｄ、１９ａ〜１９ｄはそれぞれ、その一端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄと、他端部において誘電体層１２、１３の間に位置する各引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄと電気的に接続されている。
【０１２２】
したがって、スルーホール導体１６ａ、１８ａ、スルーホール導体１６ｂ、１８ｂ、スルーホール導体１６ｃ、１８ｃ、及びスルーホール導体１６ｄ、１８ｄはいずれも、誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｄが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１６ａ、１８ａ及び引き出し導体１４Ａ、スルーホール導体１６ｂ、１８ｂ及び引き出し導体１４Ｂ、スルーホール導体１６ｃ、１８ｃ及び引き出し導体１４Ｃ、並びにスルーホール導体１６ｄ、１８ｄ及び引き出し導体１４Ｄはそれぞれ、外層部１０内に導通路を形成する。
【０１２３】
各導通路は、引き出し導体１４Ａ〜１４Ｄの各一端部において第１の端子電極３Ａ〜３Ｄの第１端子導体部３０１Ａ〜３０１Ｄと電気的に接続され、スルーホール導体１６ａ〜１６ｄの各一端部において第１の端子電極３Ａ〜３Ｄの第２端子導体部３０２Ａ〜３０２Ｄと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｄに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｄにおける異なる３つの箇所を電気的に接続する。
【０１２４】
スルーホール導体１７ａ、１９ａ、スルーホール導体１７ｂ、１９ｂ、スルーホール導体１７ｃ、１９ｃ、及びスルーホール導体１７ｄ、１９ｄはいずれも、誘電体層１１〜１３及び引き出し導体１５Ａ〜１５Ｄが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１７ａ、１９ａ及び引き出し導体１５Ａ、スルーホール導体１７ｂ、１９ｂ及び引き出し導体１５Ｂ、スルーホール導体１７ｃ、１９ｃ及び引き出し導体１５Ｃ、並びにスルーホール導体１７ｄ、１９ｄ及び引き出し導体１５Ｄはそれぞれ、外層部１０内に導通路を形成する。
【０１２５】
各導通路は、引き出し導体１５Ａ〜１５Ｄの各一端部において第２の端子電極５Ａ〜５Ｄの第１端子導体部５０１Ａ〜５０１Ｄと電気的に接続され、スルーホール導体１７ａ〜１７ｄの各一端部において第２の端子電極５Ａ〜５Ｄの第２端子導体部５０２Ａ〜５０２Ｄと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｄに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｄにおける異なる３つの箇所を電気的に接続する。
【０１２６】
外層部６０は、複数（本実施形態では３層）の誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄが交互に積層されることにより構成される。
【０１２７】
各引き出し導体６４Ａ、６４Ｂ、６５Ａ、６５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。各引き出し導体６４Ｃ、６４Ｄ、６５Ｃ、６５Ｄは、端子電極３Ｃ、３Ｄ、５Ｃ、５Ｄが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極３Ｃ、３Ｄ、５Ｃ、５Ｄとそれぞれ電気的に接続される。
【０１２８】
各誘電体層６１、６２において、引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄそれぞれに対応する位置には、誘電体層６２を厚み方向に貫通する各スルーホール導体６６ａ〜６６ｄ、６７ａ〜６７ｄ、６８ａ〜６８ｄ、６９ａ〜６９ｄが形成されている。スルーホール導体６６ａ〜６６ｄ、６７ａ〜６７ｄはそれぞれ、その一端部において誘電体層６１、６２の間に位置する各引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄと、他端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄと電気的に接続されている。スルーホール導体６８ａ〜６８ｄ、６９ａ〜６９ｄはそれぞれ、その一端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄと、他端部において各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄの第２端子導体部３０３Ａ〜３０３Ｄ、５０３Ａ〜５０３Ｄと電気的に接続されている。
【０１２９】
したがって、スルーホール導体６６ａ、６８ａ、スルーホール導体６６ｂ、６８ｂ、スルーホール導体６６ｃ、６８ｃ、及びスルーホール導体６６ｄ、６８ｄはいずれも、誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｄが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６６ａ、６８ａ及び引き出し導体６４Ａ、スルーホール導体６６ｂ、６８ｂ及び引き出し導体６４Ｂ、スルーホール導体６６ｃ、６８ｃ及び引き出し導体６４Ｃ、並びにスルーホール導体６６ｄ、６８ｄ及び引き出し導体６４Ｄはそれぞれ、外層部６０内に導通路を形成する。
【０１３０】
各導通路は、引き出し導体６４Ａ〜６４Ｄの各一端部において第１の端子電極３Ａ〜３Ｄの第１端子導体部３０１Ａ〜３０１Ｄと電気的に接続され、スルーホール導体６８ａ〜６８ｄの各一端部において第１の端子電極３Ａ〜３Ｄの第２端子導体部３０３Ａ〜３０３Ｄと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｄに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｄにおける異なる３つの箇所を電気的に接続する。
【０１３１】
スルーホール導体６７ａ、６９ａ、スルーホール導体６７ｂ、６９ｂ、スルーホール導体６７ｃ、６９ｃ、及びスルーホール導体６７ｄ、６９ｄはいずれも、誘電体層６１〜６３及び引き出し導体６５Ａ〜６５Ｄが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６７ａ、６９ａ及び引き出し導体６５Ａ、スルーホール導体６７ｂ、６９ｂ及び引き出し導体６５Ｂ、スルーホール導体６７ｃ、６９ｃ及び引き出し導体６５Ｃ、並びにスルーホール導体６７ｄ、６９ｄ及び引き出し導体６５Ｄはそれぞれ、外層部６０内に導通路を形成する。
【０１３２】
各導通路は、引き出し導体６５Ａ〜６５Ｄの各一端部において第２の端子電極５Ａ〜５Ｄの第１端子導体部５０１Ａ〜５０１Ｄと電気的に接続され、スルーホール導体６９ａ〜６９ｄの各一端部において第２の端子電極５Ａ〜５Ｄの第２端子導体部５０３Ａ〜５０３Ｄと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｄに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｄにおける異なる３つの箇所を電気的に接続する。
【０１３３】
内層部３０は、図６にも示されるように、複数（本実施形態では、７層）の誘電体層３１〜３７と、複数（本実施形態では、各４層）の第１及び第２の内部電極４１〜４４，５１〜５４とが交互に積層されることにより構成される。実際の第２実施形態に係る積層コンデンサでは、誘電体層３１〜３７の間の境界が視認できない程度に一体化されている。
【０１３４】
各第１の内部電極４１〜４４は、略矩形形状を呈している。第１の内部電極４１〜４４は、積層方向に平行な積層体１の側面から所定の間隔を有した位置にそれぞれ形成されている。
【０１３５】
各第１の内部電極４１〜４４は、引き出し導体４６Ａ〜４６Ｄを介して複数の第１の端子電極３Ａ〜３Ｄそれぞれに電気的に接続されている。引き出し導体４６Ａ，４６Ｂはいずれも、第１の内部電極４１〜４４と一体に形成されており、積層体１の側面１ａに臨むように、第１の内部電極４１〜４４それぞれから伸びている。引き出し導体４６Ｃ、４６Ｄはいずれも、第１の内部電極４１〜４４と一体に形成されており、積層体１の側面１ｂに臨むように、第１の内部電極４１〜４４それぞれから伸びている。
【０１３６】
各第２の内部電極５１〜５４は、略矩形形状を呈している。第２の内部電極５１〜５４は、積層方向に平行な積層体１の側面から所定の間隔を有した位置にそれぞれ形成されている。
【０１３７】
各第２の内部電極５１〜５４は、引き出し導体５６Ａ〜５６Ｄを介して複数の第２の端子電極５Ａ〜５Ｄそれぞれに電気的に接続されている。引き出し導体５６Ａ，５６Ｂはいずれも、第２の内部電極５１〜５４と一体に形成されており、積層体１の側面１ａに臨むように、第２の内部電極５１〜５４それぞれから伸びている。引き出し導体５６Ｃ、５６Ｄはいずれも、第２の内部電極５１〜５４と一体に形成されており、積層体１の側面１ｂに臨むように、第２の内部電極５１〜５４それぞれから伸びている。
【０１３８】
図７は、第２実施形態に係る積層コンデンサを基板８０に実装した際の断面図である。図７に示す断面は、図１に示した積層コンデンサＣ１のＩ−Ｉ矢印断面に相当する第２実施形態に係る積層コンデンサの断面図である。なお、図７において、誘電体層１１〜１３、３１〜３７、６１〜６３及び配線８３、８４に相当する領域のハッチングは見易さのため省略している。
【０１３９】
図７に示されるように、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が他の端子電極に流れ込むことなく再び当該端子電極に流れ込むような導通路が、外層部１０内の複数の引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄとスルーホール導体１６ａ〜１６ｄ、１８ａ〜１８ｄ、１７ａ〜１７ｄ、１９ａ〜１９ｄとで、また外層部６０内の複数の引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄとスルーホール導体６６ａ〜６６ｄ、６８ａ〜６８ｄ、６７ａ〜６７ｄ、６９ａ〜６９ｄとでそれぞれ形成される。
【０１４０】
また、図７に示すように、第２実施形態に係る積層コンデンサでは、導通路が形成されている外層部６０は、内層部３０に対し、基板８０の実装面と対向する側面１ｄ側に位置する。
【０１４１】
第２実施形態に係る積層コンデンサでは、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄに対し、各端子電極における異なる複数箇所を電気的に接続する導通路がそれぞれ形成されている。第２実施形態に係る積層コンデンサを基板等に実装すると、これらの導通路には、各導通路と電気的に接続される端子電極を流れる電流が分流して流れる。したがって、第２実施形態に係る積層コンデンサでは等価直列インダクタンスを低減することが可能となる。
【０１４２】
第２実施形態に係る積層コンデンサでは、端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄを流れる電流の一部を分流する導通路は、積層体１の外層部１０、６０内にのみ形成されている。そのため、スルーホール導体のために開口部を形成するのは外層部１０、６０内の誘電体層１１、１２、６２、６３のみでよい。その結果、第２実施形態に係る積層コンデンサでは、容易に製造することが可能となる。
【０１４３】
第２実施形態に係る積層コンデンサの各外層部１０、６０内に形成された導通路はそれぞれ、対応する端子電極の第１端子導体部の箇所と第２端子導体部の箇所とに接続されている。したがって、例えば導通路と電気的に接続する端子電極の複数箇所がいずれも、第１端子導体部である場合と比べ、外層部内に形成される導通路の長さを短くすることができる。そのため、第２実施形態に係る積層コンデンサでは、等価直列インダクタンスをさらに低減することが可能となる。
【０１４４】
第２実施形態に係る積層コンデンサでは、各端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄに接続される外層部１０、６０内の引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄ、６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄは、積層方向において誘電体層を介してそれぞれ複数（２つ）積層されている。この場合、端子電極を流れる電流が分流される導通路は実質的に複数となる。これにより、第２実施形態に係る積層コンデンサの等価直列インダクタンスはさらに低減される。
【０１４５】
第２実施形態に係る積層コンデンサでは、図７に示したような実装状態において、基板８０の実装面側に位置する外層部６０内に導通路が形成されている。これにより、基板８０から流れ込む電流、及び基板８０に流れ込む電流を有効に分流することができ、等価直列インダクタンスのさらなる低減が可能となる。また、基板８０の実装面側に導通路がある場合、電流経路が短くなるため、等価直列インダクタンスのさらなる低減が可能となる。
【０１４６】
また、第２実施形態に係る積層コンデンサでは、端子電極３Ａ〜３Ｄ、５Ａ〜５Ｄが交互に配置されている。そのため、第１の端子電極３Ａ〜３Ｄと第２の端子電極５Ａ〜５Ｄとを極性を逆にして接続した場合、各引き出し導体４６Ａ〜４６Ｄ、５６Ａ〜５６Ｄで発生する磁場が相殺され、第２実施形態に係る積層コンデンサの等価直列インダクタンスはさらに低減されることとなる。
【０１４７】
（第３実施形態）
図８及び図９を参照して、第３実施形態に係る積層コンデンサＣ２の構成について説明する。第３実施形態に係る積層コンデンサＣ２は、第１及び第２の端子電極の数の点で、第１実施形態に係る積層コンデンサＣ１と相違する。図８は、第３実施形態に係る積層コンデンサの斜視図である。図９は、第３実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【０１４８】
積層コンデンサＣ２は、図８に示されるように、内層部３０と外層部１０、６０とを含む積層体１と、当該積層体１に形成された複数（本実施形態では、５つ）の第１の端子電極３Ａ〜３Ｅと、同じく積層体１に形成された複数（本実施形態では、５つ）の第２の端子電極５Ａ〜５Ｅとを備える。
【０１４９】
第１の端子電極３Ａ，３Ｂと第２の端子電極５Ａ，５Ｂとは、積層体１の側面１ａ側に位置している。第１の端子電極３Ｄ，３Ｅと第２の端子電極５Ｃ，５Ｄとは、積層体１の側面１ｂ側に位置している。第１の端子電極３Ｃは、積層体１の側面１ｅ側に位置している。第２の端子電極５Ｅは、積層体１の側面１ｆ側に位置している。第１の端子電極３Ａ〜３Ｅと第２の端子電極５Ａ〜５Ｅとは、互いに電気的に絶縁されている。
【０１５０】
第１の端子電極３Ａ、３Ｂは、積層方向に渡って積層体１の側面１ａを覆う第１端子導体部３０１Ａ、３０１Ｂと、第１端子導体部３０１Ａ、３０１Ｂと連続する第２端子導体部３０２Ａ、３０３Ａ、３０２Ｂ、３０３Ｂとをそれぞれ含む。第２端子導体部３０２Ａ、３０２Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部３０３Ａ、３０３Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する面１ｄの一部をそれぞれ覆う。
【０１５１】
第１の端子電極３Ｃは、積層体１の側面１ｅを積層方向に渡って覆う第１端子導体部３０１Ｃと、第１端子導体部３０１Ｃと連続する第２端子導体部３０２Ｃ、３０３Ｃとを含む。第２端子導体部３０２Ｃは、積層体１を積層方向に沿って周回する方向で側面１ｅと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部を覆う。第２端子導体部３０３Ｃは、積層体１を積層方向に沿って周回する方向で側面１ｅと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部を覆う。
【０１５２】
第１の端子電極３Ｄ、３Ｅは、積層体１の側面１ｂを積層方向に渡って覆う第１端子導体部３０１Ｄ、３０１Ｅと、第１端子導体部３０１Ｄ、３０１Ｅと連続する第２端子導体部３０２Ｄ、３０３Ｄ、３０２Ｅ、３０３Ｅとをそれぞれ含む。第２端子導体部３０２Ｄ、３０２Ｅは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部３０３Ｄ、３０３Ｅは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【０１５３】
第２の端子電極５Ａ、５Ｂは、積層体１の側面１ａを積層方向に渡って覆う第１端子導体部５０１Ａ、５０１Ｂと、第１端子導体部５０１Ａ、５０１Ｂと連続する第２端子導体部５０２Ａ、５０３Ａ、５０２Ｂ、５０３Ｂとをそれぞれ含む。第２端子導体部５０２Ａ、５０２Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部５０３Ａ、５０３Ｂは、積層体１を積層方向に沿って周回する方向で側面１ａと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【０１５４】
第２の端子電極５Ｃ、５Ｄは、積層体１の側面１ｂを積層方向に渡って覆う第１端子導体部５０１Ｃ、５０１Ｄと、第１端子導体部５０１Ｃ、５０１Ｄと連続する第２端子導体部５０２Ｃ、５０３Ｃ、５０２Ｄ、５０３Ｄとをそれぞれ含む。第２端子導体部５０２Ｃ、５０２Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部をそれぞれ覆う。第２端子導体部５０３Ｃ、５０３Ｄは、積層体１を積層方向に沿って周回する方向で側面１ｂと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部をそれぞれ覆う。
【０１５５】
第２の端子電極５Ｅは、積層体１の側面１ｆを積層方向に渡って覆う第１端子導体部５０１Ｅと、第１端子導体部５０１Ｅと連続する第２端子導体部５０２Ｅ、５０３Ｅとを含む。第２端子導体部５０２Ｅは、積層体１を積層方向に沿って周回する方向で側面１ｆと隣り合い、且つ積層体１の積層方向と交差する側面１ｃの一部を覆う。第２端子導体部５０３Ｅは、積層体１を積層方向に沿って周回する方向で側面１ｆと隣り合い、且つ積層体１の積層方向と交差する側面１ｄの一部を覆う。
【０１５６】
積層体１は、図９に示されるように、内層部３０と当該内層部３０を間に挟む一対の外層部１０、６０とを有する。
【０１５７】
外層部１０は、複数（本実施形態では３層）の誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層１１〜１３の間の境界が視認できない程度に一体化されている。
【０１５８】
誘電体層１１、１２の間及び誘電体層１２、１３の間にはそれぞれ、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅが積層されている。すなわち、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅは、１層の誘電体層を介して、外層部１０内の複数の誘電体層１１〜１３の間に積層されている。
【０１５９】
各引き出し導体１４Ａ、１４Ｂ、１５Ａ、１５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。引き出し導体１４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｅに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。各引き出し導体１５Ｃ、１４Ｄ、１５Ｄ、１４Ｅは、端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅとそれぞれ電気的に接続される。引き出し導体１５Ｅは、端子電極５Ｅが形成されている積層体１の側面１ｆに引き出されるように伸び、その一端部において端子電極５Ｅと電気的に接続される。
【０１６０】
各誘電体層１１、１２において、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅそれぞれに対応する位置には、誘電体層１１を厚み方向に貫通する各スルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｅ、１８ａ〜１８ｅ、１９ａ〜１９ｅが形成されている。スルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｅはそれぞれ、その一端部において各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅの第２端子導体部３０２Ａ〜３０２Ｅ、５０２Ａ〜５０２Ｅと、他端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと電気的に接続されている。スルーホール導体１８ａ〜１８ｅ、１９ａ〜１９ｅはそれぞれ、その一端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと、他端部において誘電体層１２、１３の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと電気的に接続されている。
【０１６１】
したがって、スルーホール導体１６ａ、１８ａ、スルーホール導体１６ｂ、１８ｂ、スルーホール導体１６ｃ、１８ｃ、スルーホール導体１６ｄ、１８ｄ、及びスルーホール導体１６ｅ、１８ｅはいずれも、誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１６ａ、１８ａ及び引き出し導体１４Ａ、スルーホール導体１６ｂ、１８ｂ及び引き出し導体１４Ｂ、スルーホール導体１６ｃ、１８ｃ及び引き出し導体１４Ｃ、スルーホール導体１６ｄ、１８ｄ及び引き出し導体１４Ｄ、並びにスルーホール導体１６ｅ、１８ｅ及び引き出し導体１４Ｅはそれぞれ、外層部１０内に導通路を形成する。
【０１６２】
各導通路は、引き出し導体１４Ａ〜１４Ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第１端子導体部３０１Ａ〜３０１Ｅと電気的に接続され、スルーホール導体１６ａ〜１６ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第２端子導体部３０２Ａ〜３０２Ｅと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｅに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｅにおける異なる３つの箇所を電気的に接続する。
【０１６３】
スルーホール導体１７ａ、１９ａ、スルーホール導体１７ｂ、１９ｂ、スルーホール導体１７ｃ、１９ｃ、スルーホール導体１７ｄ、１９ｄ、及びスルーホール導体１７ｅ、１９ｅはいずれも、誘電体層１１〜１３及び引き出し導体１５Ａ〜１５Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１７ａ、１９ａ及び引き出し導体１５Ａ、スルーホール導体１７ｂ、１９ｂ及び引き出し導体１５Ｂ、スルーホール導体１７ｃ、１９ｃ及び引き出し導体１５Ｃ、スルーホール導体１７ｄ、１９ｄ及び引き出し導体１５Ｄ、並びにスルーホール導体１７ｅ、１９ｅ及び引き出し導体１５Ｅはそれぞれ、外層部１０内に導通路を形成する。
【０１６４】
各導通路は、引き出し導体１５Ａ〜１５Ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第１端子導体部５０１Ａ〜５０１Ｅと電気的に接続され、スルーホール導体１７ａ〜１７ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第２端子導体部５０２Ａ〜５０２Ｅと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｅに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｅにおける異なる３つの箇所を電気的に接続する。
【０１６５】
外層部６０は、複数（本実施形態では３層）の誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層６１〜６３の間の境界が視認できない程度に一体化されている。
【０１６６】
誘電体層６１、６２の間及び誘電体層６２、６３の間にはそれぞれ、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅが積層されている。すなわち、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅは、１層の誘電体層を介して、外層部６０内の複数の誘電体層６１〜６３の間に積層されている。
【０１６７】
各引き出し導体６４Ａ、６４Ｂ、６５Ａ、６５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。引き出し導体６４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｅに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。各引き出し導体６５Ｃ、６４Ｄ、６５Ｄ、６４Ｅは、端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅとそれぞれ電気的に接続される。引き出し導体６５Ｅは、端子電極５Ｅが形成されている積層体１の側面１ｆに引き出されるように伸び、その一端部において端子電極５Ｅと電気的に接続される。
【０１６８】
各誘電体層６２、６３において、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅそれぞれに対応する位置には、誘電体層６２を厚み方向に貫通する各スルーホール導体６６ａ〜６６ｅ、６７ａ〜６７ｅ、６８ａ〜６８ｅ、６９ａ〜６９ｅが形成されている。スルーホール導体６６ａ〜６６ｅ、６７ａ〜６７ｅはそれぞれ、その一端部において誘電体層６１、６２の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと、他端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと電気的に接続されている。スルーホール導体６８ａ〜６８ｅ、６９ａ〜６９ｅはそれぞれ、その一端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと、他端部において各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅの第２端子導体部３０３Ａ〜３０３Ｅ、５０３Ａ〜５０３Ｅと電気的に接続されている。
【０１６９】
したがって、スルーホール導体６６ａ、６８ａ、スルーホール導体６６ｂ、６８ｂ、スルーホール導体６６ｃ、６８ｃ、スルーホール導体６６ｄ、６８ｄ、及びスルーホール導体６６ｅ、６８ｅはいずれも、誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６６ａ、６８ａ及び引き出し導体６４Ａ、スルーホール導体６６ｂ、６８ｂ及び引き出し導体６４Ｂ、スルーホール導体６６ｃ、６８ｃ及び引き出し導体６４Ｃ、スルーホール導体６６ｄ、６８ｄ及び引き出し導体６４Ｄ、並びにスルーホール導体６６ｅ、６８ｅ及び引き出し導体６４Ｅはそれぞれ、外層部６０内に導通路を形成する。
【０１７０】
各導通路は、引き出し導体６４Ａ〜６４Ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第１端子導体部３０１Ａ〜３０１Ｅと電気的に接続され、スルーホール導体６６ａ〜６６ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第２端子導体部３０２Ａ〜３０２Ｅと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｅに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｅにおける異なる３つの箇所を電気的に接続する。
【０１７１】
スルーホール導体６７ａ、６９ａ、スルーホール導体６７ｂ、６９ｂ、スルーホール導体６７ｃ、６９ｃ、スルーホール導体６７ｄ、６９ｄ、及びスルーホール導体６７ｅ、６９ｅはいずれも、誘電体層６１〜６３及び引き出し導体６５Ａ〜６５Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６７ａ、６９ａ及び引き出し導体６５Ａ、スルーホール導体６７ｂ、６９ｂ及び引き出し導体６５Ｂ、スルーホール導体６７ｃ、６９ｃ及び引き出し導体６５Ｃ、スルーホール導体６７ｄ、６９ｄ及び引き出し導体６５Ｄ、並びにスルーホール導体６７ｅ、６９ｅ及び引き出し導体６５Ｅはそれぞれ、外層部６０内に導通路を形成する。
【０１７２】
各導通路は、引き出し導体６５Ａ〜６５Ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第１端子導体部５０１Ａ〜５０１Ｅと電気的に接続され、スルーホール導体６７ａ〜６７ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第２端子導体部５０２Ａ〜５０２Ｅと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｅに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｅにおける異なる３つの箇所を電気的に接続する。
【０１７３】
内層部３０は、図９に示されるように、複数（本実施形態では、９層）の誘電体層３１〜３９と、複数（本実施形態では、各５層）の第１及び第２の内部電極４１〜４５，５１〜５５とが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層３１〜３９の間の境界が視認できない程度に一体化されている。
【０１７４】
各第１の内部電極４１〜４５は、矩形形状を呈している。第１の内部電極４１〜４５は、積層体１における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。
【０１７５】
第１の内部電極４１は、引き出し導体４６Ａを介して第１の端子電極３Ａに電気的に接続されている。第１の内部電極４２は、引き出し導体４６Ｂを介して第１の端子電極３Ｂに電気的に接続されている。第１の内部電極４３は、引き出し導体４６Ｃを介して第１の端子電極３Ｃに電気的に接続されている。第１の内部電極４４は、引き出し導体４６Ｄを介して第１の端子電極３Ｄに電気的に接続されている。第１の内部電極４５は、引き出し導体４６Ｅを介して第１の端子電極３Ｅに電気的に接続されている。これにより、複数の第１の端子電極３Ａ〜３Ｅはそれぞれ、引き出し導体４６Ａ〜４６Ｅを介して複数の第１の内部電極４１〜４５の少なくとも１つに電気的に接続される。
【０１７６】
引き出し導体４６Ａ、４６Ｂはそれぞれ、対応する第１の内部電極４１，４２と一体に形成されており、積層体１の側面１ａに臨むように、各第１の内部電極４１，４２から伸びている。引き出し導体４６Ｃは、対応する第１の内部電極４３と一体に形成されており、積層体１の側面１ｅに臨むように、各第１の内部電極４３から伸びている。引き出し導体４６Ｃ，４６Ｄはそれぞれ、対応する第１の内部電極４４，４５と一体に形成されており、積層体１の側面１ｂに臨むように、各第１の内部電極４４，４５から伸びている。
【０１７７】
各第２の内部電極５１〜５５は、矩形形状を呈している。第２の内部電極５１〜５５は、積層体１における積層方向に平行な側面から所定の間隔を有した位置にそれぞれ形成されている。
【０１７８】
第２の内部電極５１は、引き出し導体５６Ａを介して第２の端子電極５Ａに電気的に接続されている。第２の内部電極５２は、引き出し導体５６Ｂを介して第２の端子電極５Ｂに電気的に接続されている。第２の内部電極５３は、引き出し導体５６Ｃを介して第２の端子電極５Ｃに電気的に接続されている。第２の内部電極５４は、引き出し導体５６Ｄを介して第２の端子電極５Ｄに電気的に接続されている。第２の内部電極５５は、引き出し導体５６Ｅを介して第２の端子電極５Ｅに電気的に接続されている。これにより、複数の第２の端子電極５Ａ〜５Ｅはそれぞれ、引き出し導体５６Ａ〜５６Ｅを介して複数の第２の内部電極５１〜５５の少なくとも１つに電気的に接続される。
【０１７９】
引き出し導体５６Ａ、５６Ｂはそれぞれ、対応する第２の内部電極５１，５２と一体に形成されており、積層体１の側面１ａに臨むように、各第２の内部電極５１，５２から伸びている。引き出し導体５６Ｃ，５６Ｄはそれぞれ、対応する第２の内部電極５３，５４と一体に形成されており、積層体１の側面１ｂに臨むように、各第２の内部電極５３，５４から伸びている。引き出し導体５６Ｅは、対応する第２の内部電極５５と一体に形成されており、積層体１の側面１ｆに臨むように、第２の内部電極５５から伸びている。
【０１８０】
図１０は、積層コンデンサＣ２を基板８０に実装した際の断面図である。図１０に示す断面は、図８に示した積層コンデンサＣ２のII−II矢印断面図である。図１０では、積層コンデンサＣ２の第１の端子電極３Ａが基板８０上に形成された陽極ランド８１と、第１の端子電極３Ｅが基板８０上に形成された陽極ランド８５とそれぞれ接続されるように、積層コンデンサＣ２が実装されている。陽極ランド８１、８５にはそれぞれ、基板内に設けられた配線８３、８４が接続されている。なお、図１０において、誘電体層１１〜１３、３１〜３７、６１〜６３及び配線８３、８４に相当する領域のハッチングは見易さのため省略している。
【０１８１】
図１０に示されるように、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が他の端子電極に流れ込むことなく再び当該端子電極に流れ込むような導通路が、外層部１０内の複数の引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅとスルーホール導体１６ａ〜１６ｅ、１８ａ〜１８ｅ、１７ａ〜１７ｅ、１９ａ〜１９ｅとで、また外層部６０内の複数の引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅとスルーホール導体６６ａ〜６６ｅ、６８ａ〜６８ｅ、６７ａ〜６７ｅ、６９ａ〜６９ｅとでそれぞれ形成される。
【０１８２】
また、図１０に示すように、積層コンデンサＣ２では、導通路が形成されている外層部６０は、内層部３０に対し、基板８０の実装面と対向する側面１ｄ側に位置する。
【０１８３】
積層コンデンサＣ２では、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅに対し、各端子電極における異なる複数箇所を電気的に接続する導通路がそれぞれ形成されている。積層コンデンサＣ２を基板等に実装すると、これらの導通路には、各導通路と電気的に接続される端子電極を流れる電流が分流して流れる。したがって、積層コンデンサＣ２では等価直列インダクタンスを低減することが可能となる。
【０１８４】
積層コンデンサＣ２では、端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅを流れる電流の一部を分流する導通路は、積層体１の外層部１０、６０内にのみ形成されている。そのため、スルーホール導体のために開口部を形成するのは外層部１０、６０内の誘電体層１１、１２、６２、６３のみでよい。その結果、積層コンデンサＣ２では、容易に製造することが可能となる。
【０１８５】
積層コンデンサＣ２の各外層部１０、６０内に形成された導通路はそれぞれ、対応する端子電極の第１端子導体部の箇所と第２端子導体部の箇所とに接続されている。したがって、例えば導通路と電気的に接続する端子電極の複数箇所がいずれも、第１端子導体部である場合と比べ、外層部内に形成される導通路の長さを短くすることができる。そのため、積層コンデンサＣ２では、等価直列インダクタンスをさらに低減することが可能となる。
【０１８６】
積層コンデンサＣ２では、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅに接続される外層部１０、６０内の引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅは、積層方向において誘電体層を介してそれぞれ複数（２つ）積層されている。この場合、端子電極を流れる電流が分流される導通路は実質的に複数となる。これにより、積層コンデンサＣ２の等価直列インダクタンスはさらに低減される。
【０１８７】
積層コンデンサＣ２では、図１０に示したような実装状態において、基板８０の実装面側に位置する外層部６０内に導通路が形成されている。これにより、基板８０から流れ込む電流、及び基板８０に流れ込む電流を有効に分流することができ、等価直列インダクタンスのさらなる低減が可能となる。また、基板８０の実装面側に導通路がある場合、電流経路が短くなるため、等価直列インダクタンスのさらなる低減が可能となる。
【０１８８】
また、積層コンデンサＣ２では、端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅが交互に配置されている。そのため、第１の端子電極３Ａ〜３Ｅと第２の端子電極５Ａ〜５Ｅとを極性を逆にして接続した場合、各引き出し導体４６Ａ〜４６Ｅ、５６Ａ〜５６Ｅで発生する磁場が相殺され、積層コンデンサＣ２の等価直列インダクタンスは低減されることとなる。
【０１８９】
（第４実施形態）
図１１を参照して、第４実施形態に係る積層コンデンサの構成について説明する。第４実施形態に係る積層コンデンサは、各内部電極が複数の端子電極それぞれと引き出し導体を介して接続されている点で第３実施形態に係る積層コンデンサＣ２と相違する。図１１は、第４実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【０１９０】
第４実施形態に係る積層コンデンサは、図示は省略するが、第３実施形態に係る積層コンデンサＣ２と同じく、積層体１と、当該積層体１に形成された第１の端子電極３Ａ〜３Ｅと、同じく積層体１に形成された第２の端子電極５Ａ〜５Ｅとを備えている。また、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅは、第１端子導体部３０１Ａ〜３０１Ｅ、５０１Ａ〜５０１Ｅ及び第２端子導体部３０２Ａ〜３０２Ｅ、３０３Ａ〜３０３Ｅ、５０２Ａ〜５０２Ｅ、５０３Ａ〜５０３Ｅを含む。
【０１９１】
積層体１は、図１１に示すように、内層部３０と当該内層部３０を間に挟む一対の外層部１０、６０とを有する。
【０１９２】
外層部１０は、複数（本実施形態では３層）の誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層１１〜１３の間の境界が視認できない程度に一体化されている。
【０１９３】
誘電体層１１、１２の間及び誘電体層１２、１３の間にはそれぞれ、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅが積層されている。すなわち、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅは、１層の誘電体層を介して、外層部１０内の複数の誘電体層１１〜１３の間に積層されている。
【０１９４】
各引き出し導体１４Ａ、１４Ｂ、１５Ａ、１５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。引き出し導体１４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｅに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。各引き出し導体１５Ｃ、１４Ｄ、１５Ｄ、１４Ｅは、端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅとそれぞれ電気的に接続される。引き出し導体１５Ｅは、端子電極５Ｅが形成されている積層体１の側面１ｆに引き出されるように伸び、その一端部において端子電極５Ｅと電気的に接続される。
【０１９５】
各誘電体層１１、１２において、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅそれぞれに対応する位置には、誘電体層１１を厚み方向に貫通する各スルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｅ、１８ａ〜１８ｅ、１９ａ〜１９ｅが形成されている。スルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｅはそれぞれ、その一端部において各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅの第２端子導体部３０２Ａ〜３０２Ｅ、５０２Ａ〜５０２Ｅと、他端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと電気的に接続されている。スルーホール導体１８ａ〜１８ｅ、１９ａ〜１９ｅはそれぞれ、その一端部において誘電体層１１、１２の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと、他端部において誘電体層１２、１３の間に位置する各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅと電気的に接続されている。
【０１９６】
したがって、スルーホール導体１６ａ、１８ａ、スルーホール導体１６ｂ、１８ｂ、スルーホール導体１６ｃ、１８ｃ、スルーホール導体１６ｄ、１８ｄ、及びスルーホール導体１６ｅ、１８ｅはいずれも、誘電体層１１〜１３及び引き出し導体１４Ａ〜１４Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１６ａ、１８ａ及び引き出し導体１４Ａ、スルーホール導体１６ｂ、１８ｂ及び引き出し導体１４Ｂ、スルーホール導体１６ｃ、１８ｃ及び引き出し導体１４Ｃ、スルーホール導体１６ｄ、１８ｄ及び引き出し導体１４Ｄ、並びにスルーホール導体１６ｅ、１８ｅ及び引き出し導体１４Ｅはそれぞれ、外層部１０内に導通路を形成する。
【０１９７】
各導通路は、引き出し導体１４Ａ〜１４Ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第１端子導体部３０１Ａ〜３０１Ｅと電気的に接続され、スルーホール導体１６ａ〜１６ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第２端子導体部３０２Ａ〜３０２Ｅと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｅに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｅにおける異なる３つの箇所を電気的に接続する。
【０１９８】
スルーホール導体１７ａ、１９ａ、スルーホール導体１７ｂ、１９ｂ、スルーホール導体１７ｃ、１９ｃ、スルーホール導体１７ｄ、１９ｄ、及びスルーホール導体１７ｅ、１９ｅはいずれも、誘電体層１１〜１３及び引き出し導体１５Ａ〜１５Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体１７ａ、１９ａ及び引き出し導体１５Ａ、スルーホール導体１７ｂ、１９ｂ及び引き出し導体１５Ｂ、スルーホール導体１７ｃ、１９ｃ及び引き出し導体１５Ｃ、スルーホール導体１７ｄ、１９ｄ及び引き出し導体１５Ｄ、並びにスルーホール導体１７ｅ、１９ｅ及び引き出し導体１５Ｅはそれぞれ、外層部１０内に導通路を形成する。
【０１９９】
各導通路は、引き出し導体１５Ａ〜１５Ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第１端子導体部５０１Ａ〜５０１Ｅと電気的に接続され、スルーホール導体１７ａ〜１７ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第２端子導体部５０２Ａ〜５０２Ｅと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｅに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｅにおける異なる３つの箇所を電気的に接続する。
【０２００】
外層部６０は、複数（本実施形態では３層）の誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄが交互に積層されることにより構成される。実際の積層コンデンサＣ２では、誘電体層６１〜６３の間の境界が視認できない程度に一体化されている。
【０２０１】
誘電体層６１、６２の間及び誘電体層６２、６３の間にはそれぞれ、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅが積層されている。すなわち、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅは、１層の誘電体層を介して、外層部６０内の複数の誘電体層６１〜６３の間に積層されている。
【０２０２】
各引き出し導体６４Ａ、６４Ｂ、６５Ａ、６５Ｂは、端子電極３Ａ、３Ｂ、５Ａ、５Ｂが形成されている積層体１の側面１ａに引き出されるように伸び、その一端部において対応する端子電極３Ａ、３Ｂ、５Ａ、５Ｂとそれぞれ電気的に接続される。引き出し導体６４Ｃは、端子電極３Ｃが形成されている積層体１の側面１ｅに引き出されるように伸び、その一端部において端子電極３Ｃと電気的に接続される。各引き出し導体６５Ｃ、６４Ｄ、６５Ｄ、６４Ｅは、端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅが形成されている積層体１の側面１ｂに引き出されるように伸び、その一端部において対応する端子電極５Ｃ、３Ｄ、５Ｄ、３Ｅとそれぞれ電気的に接続される。引き出し導体６５Ｅは、端子電極５Ｅが形成されている積層体１の側面１ｆに引き出されるように伸び、その一端部において端子電極５Ｅと電気的に接続される。
【０２０３】
各誘電体層６２、６３において、引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅそれぞれに対応する位置には、誘電体層６２を厚み方向に貫通する各スルーホール導体６６ａ〜６６ｅ、６７ａ〜６７ｅ、６８ａ〜６８ｅ、６９ａ〜６９ｅが形成されている。スルーホール導体６６ａ〜６６ｅ、６７ａ〜６７ｅはそれぞれ、その一端部において誘電体層６１、６２の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと、他端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと電気的に接続されている。スルーホール導体６８ａ〜６８ｅ、６９ａ〜６９ｅはそれぞれ、その一端部において誘電体層６２、６３の間に位置する各引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅと、他端部において各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅの第２端子導体部３０３Ａ〜３０３Ｅ、５０３Ａ〜５０３Ｅと電気的に接続されている。
【０２０４】
したがって、スルーホール導体６６ａ、６８ａ、スルーホール導体６６ｂ、６８ｂ、スルーホール導体６６ｃ、６８ｃ、スルーホール導体６６ｄ、６８ｄ、及びスルーホール導体６６ｅ、６８ｅはいずれも、誘電体層６１〜６３及び引き出し導体６４Ａ〜６４Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６６ａ、６８ａ及び引き出し導体６４Ａ、スルーホール導体６６ｂ、６８ｂ及び引き出し導体６４Ｂ、スルーホール導体６６ｃ、６８ｃ及び引き出し導体６４Ｃ、スルーホール導体６６ｄ、６８ｄ及び引き出し導体６４Ｄ、並びにスルーホール導体６６ｅ、６８ｅ及び引き出し導体６４Ｅはそれぞれ、外層部６０内に導通路を形成する。
【０２０５】
各導通路は、引き出し導体６４Ａ〜６４Ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第１端子導体部３０１Ａ〜３０１Ｅと電気的に接続され、スルーホール導体６６ａ〜６６ｅの各一端部において第１の端子電極３Ａ〜３Ｅの第２端子導体部３０２Ａ〜３０２Ｅと電気的に接続されている。このように、第１の端子電極３Ａ〜３Ｅに対して形成される導通路はそれぞれ、各第１の端子電極３Ａ〜３Ｅにおける異なる３つの箇所を電気的に接続する。
【０２０６】
スルーホール導体６７ａ、６９ａ、スルーホール導体６７ｂ、６９ｂ、スルーホール導体６７ｃ、６９ｃ、スルーホール導体６７ｄ、６９ｄ、及びスルーホール導体６７ｅ、６９ｅはいずれも、誘電体層６１〜６３及び引き出し導体６５Ａ〜６５Ｅが積層されることにより積層方向に略直線上に併設され、相互に電気的に接続される。こうして、スルーホール導体６７ａ、６９ａ及び引き出し導体６５Ａ、スルーホール導体６７ｂ、６９ｂ及び引き出し導体６５Ｂ、スルーホール導体６７ｃ、６９ｃ及び引き出し導体６５Ｃ、スルーホール導体６７ｄ、６９ｄ及び引き出し導体６５Ｄ、並びにスルーホール導体６７ｅ、６９ｅ及び引き出し導体６５Ｅはそれぞれ、外層部６０内に導通路を形成する。
【０２０７】
各導通路は、引き出し導体６５Ａ〜６５Ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第１端子導体部５０１Ａ〜５０１Ｅと電気的に接続され、スルーホール導体６７ａ〜６７ｅの各一端部において第２の端子電極５Ａ〜５Ｅの第２端子導体部５０２Ａ〜５０２Ｅと電気的に接続されている。このように、第２の端子電極５Ａ〜５Ｅに対して形成される導通路はそれぞれ、各第２の端子電極５Ａ〜５Ｅにおける異なる３つの箇所を電気的に接続する。
【０２０８】
内層部３０は、図１１にも示されるように、複数（本実施形態では、９層）の誘電体層３１〜３９と、複数（本実施形態では、各５層）の第１及び第２の内部電極４１〜４５，５１〜５５とが交互に積層されることにより構成される。実際の第４実施形態に係る積層コンデンサでは、誘電体層３１〜３９の間の境界が視認できない程度に一体化されている。
【０２０９】
各第１の内部電極４１〜４５は、略矩形形状を呈している。第１の内部電極４１〜４５は、積層方向に平行な積層体１の側面から所定の間隔を有した位置にそれぞれ形成されている。
【０２１０】
第１の内部電極４１〜４５は、引き出し導体４６Ａ〜４６Ｅを介して複数の第１の端子電極３Ａ〜３Ｅそれぞれに電気的に接続されている。各引き出し導体４６Ａ，４６Ｂは、第１の内部電極４１〜４５と一体に形成されており、積層体１の側面１ａに臨むように、各第１の内部電極４１〜４５から伸びている。引き出し導体４６Ｃも、第１の内部電極４１〜４５と一体に形成されており、積層体１の側面１ｅに臨むように、各第１の内部電極４１〜４５から伸びている。各引き出し導体４６Ｃ、４６Ｄも、第１の内部電極４１〜４５と一体に形成されており、積層体１の側面１ｂに臨むように、各第１の内部電極４１〜４５から伸びている。
【０２１１】
各第２の内部電極５１〜５５は、略矩形形状を呈している。第２の内部電極５１〜５５は、積層方向に平行な積層体１の側面から所定の間隔を有した位置にそれぞれ形成されている。
【０２１２】
第２の内部電極５１〜５５は、引き出し導体５６Ａ〜５６Ｅを介して複数の第２の端子電極５Ａ〜５Ｅそれぞれに電気的に接続されている。各引き出し導体５６Ａ，５６Ｂは、第２の内部電極５１〜５５と一体に形成されており、積層体１の側面１ａに臨むように、各第２の内部電極５１〜５５から伸びている。各引き出し導体５６Ｃ、５６Ｄも、第２の内部電極５１〜５５と一体に形成されており、積層体１の側面１ｂに臨むように、各第２の内部電極５１〜５５から伸びている。引き出し導体５６Ｅも、第２の内部電極５１〜５５と一体に形成されており、積層体１の側面１ｆに臨むように、各第２の内部電極５１〜５５から伸びている。
【０２１３】
図１２は、第４実施形態に係る積層コンデンサを基板８０に実装した際の断面図である。図１２に示す断面は、図８に示した積層コンデンサＣ２のII−II矢印断面に相当する第４実施形態に係る積層コンデンサの断面図である。なお、図１２において、誘電体層１１〜１３、３１〜３７、６１〜６３及び配線８３、８４に相当する領域のハッチングは見易さのため省略している。
【０２１４】
図１２に示されるように、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅを流れる電流の一部である分流電流が流れ込むとともに、当該分流電流が他の端子電極に流れ込むことなく再び当該端子電極に流れ込むような導通路が、外層部１０内の複数の引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅとスルーホール導体１６ａ〜１６ｅ、１８ａ〜１８ｅ、１７ａ〜１７ｅ、１９ａ〜１９ｅとで、また外層部６０内の複数の引き出し導体６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅとスルーホール導体６６ａ〜６６ｅ、６８ａ〜６８ｅ、６７ａ〜６７ｅ、６９ａ〜６９ｅとでそれぞれ形成される。
【０２１５】
また、図１２に示すように、第４実施形態に係る積層コンデンサでは、導通路が形成されている外層部６０は、内層部３０に対し、基板８０の実装面と対向する側面１ｄ側に位置する。
【０２１６】
第４実施形態に係る積層コンデンサでは、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅに対し、各端子電極における異なる複数箇所を電気的に接続する導通路がそれぞれ形成されている。第４実施形態に係る積層コンデンサを基板等に実装すると、これらの導通路には、各導通路と電気的に接続される端子電極を流れる電流が分流して流れる。したがって、第４実施形態に係る積層コンデンサでは等価直列インダクタンスを低減することが可能となる。
【０２１７】
第４実施形態に係る積層コンデンサでは、端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅを流れる電流の一部を分流する導通路は、積層体１の外層部１０、６０内にのみ形成されている。そのため、スルーホール導体のために開口部を形成するのは外層部１０、６０内の誘電体層１１、１２、６２、６３のみでよい。その結果、第４実施形態に係る積層コンデンサでは、容易に製造することが可能となる。
【０２１８】
第４実施形態に係る積層コンデンサの各外層部１０、６０内に形成された導通路はそれぞれ、対応する端子電極の第１端子導体部の箇所と第２端子導体部の箇所とに接続されている。したがって、例えば導通路と電気的に接続する端子電極の複数箇所がいずれも、第１端子導体部である場合と比べ、外層部内に形成される導通路の長さを短くすることができる。そのため、第４実施形態に係る積層コンデンサでは、等価直列インダクタンスをさらに低減することが可能となる。
【０２１９】
第４実施形態に係る積層コンデンサでは、各端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅに接続される外層部１０、６０内の引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅは、積層方向において誘電体層を介してそれぞれ複数（２つ）積層されている。この場合、端子電極を流れる電流が分流される導通路は実質的に複数となる。これにより、第４実施形態に係る積層コンデンサの等価直列インダクタンスはさらに低減される。
【０２２０】
第４実施形態に係る積層コンデンサでは、図１２に示したような実装状態において、基板８０の実装面側に位置する外層部６０内に導通路が形成されている。これにより、基板８０から流れ込む電流、及び基板８０に流れ込む電流を有効に分流することができ、等価直列インダクタンスのさらなる低減が可能となる。また、基板８０の実装面側に導通路がある場合、電流経路が短くなるため、等価直列インダクタンスのさらなる低減が可能となる。
【０２２１】
また、第４実施形態に係る積層コンデンサでは、端子電極３Ａ〜３Ｅ、５Ａ〜５Ｅが交互に配置されている。そのため、第１の端子電極３Ａ〜３Ｅと第２の端子電極５Ａ〜５Ｅとを極性を逆にして接続した場合、各引き出し導体４６Ａ〜４６Ｅ、５６Ａ〜５６Ｅで発生する磁場が相殺され、第４実施形態に係る積層コンデンサの等価直列インダクタンスは低減されることとなる。
【０２２２】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態及び変形例に限定されるものではない。例えば、端子電極の第２端子導体部と引き出し導体とを電気的に接続しなくてもよい。この場合、外層部内に形成される導通路は例えば、外層部内において、少なくとも１層の誘電体層を介して積層された複数の引き出し導体と、当該複数の引き出し導体を電気的に接続するスルーホール導体とで形成される。
【０２２３】
このとき、外層部内に積層された複数の引き出し導体はそれぞれ、導通路と電気的に接続されている端子電極が形成されている積層体の側面に引き出されるように伸び、当該複数の引き出し導体の各端部を介して、当該端子電極における異なる複数箇所のそれぞれと電気的に接続されている。
【０２２４】
特に、引き出し導体は３つ以上であって、これら３つ以上の引き出し導体がスルーホール導体によって電気的に接続されていることが好ましい。この場合、導通路が実質的に複数形成されることとなるため、等価直列インダクタンスをさらに低減することが可能となる。
【０２２５】
また、引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅの形状は、上記実施形態及び変形例に係る積層コンデンサが備える引き出し導体の形状に限られない。図１３（ａ）〜（ｃ）及び図１４（ａ）〜（ｃ）に、外層部１０、６０内に積層される引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄ、６４Ａ〜６４Ｄ、６５Ａ〜６５Ｄの形状の変形例を示す。図１３（ａ）〜（ｃ）は、１つのスルーホール導体によって外層部内に積層される各引き出し導体が電気的に接続される場合の引き出し導体の形状を表し、図１４（ａ）〜（ｃ）は、複数のスルーホール導体によって外層部内に積層される各引き出し導体が電気的に接続される場合の引き出し導体の形状を表す。
【０２２６】
外層部内に積層される引き出し導体は、図１３（ａ）及び図１４（ａ）に示すように引き出し部分を有する円形状であっても、あるいは図１３（ｂ）及び図１４（ｂ）に示すように引き出し部分を有する四角形状であっても、あるいは図１３（ｂ）及び図１４（ｃ）に示すように台形状であってもよい。図１３（ａ）、図１３（ｂ）、図１４（ａ）、及び図１４（ｂ）に示す形状の引き出し導体では、例えば引き出し部分が積層体の側面に引き出され、端子電極と電気的に接続される。図１３（ｃ）及び図１４（ｃ）に示す形状の引き出し導体では、例えば台形の一辺が積層体の側面に引き出され、端子電極と電気的に接続される。
【０２２７】
また、外層部１０、６０内に積層された引き出し導体１４Ａ〜１４Ｄ、１５Ａ〜１５Ｄそれぞれの数は、上記実施形態及び変形例に係る積層コンデンサでは各２層であったが、これに限らず、それぞれ１層であっても、あるいは３層以上であってもよい。
【０２２８】
また、外層部１０、６０内に含まれる各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅを電気的に接続するために誘電体層（１１、１２、６２，６３）を積層方向の一方向に貫通するスルーホール導体１６ａ〜１６ｅ、１７ａ〜１７ｅ、１８ａ〜１８ｅ、１９ａ〜１９ｅ、６６ａ〜６６ｅ、６７ａ〜６７ｅ、６８ａ〜６８ｅ、６９ａ〜６９ｅの数は、各引き出し導体１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、６４Ａ〜６４Ｅ、６５Ａ〜６５Ｅに対して１つであっても、あるいは２つ以上であってもよい。
【０２２９】
また、誘電体層１１〜１３，３１〜３９、６１〜６３の積層数及び第１及び第２の内部電極４１〜４５、５１〜５５の積層数は、上述した実施形態及び変形例に記載された数に限られない。また、積層体１が備える外層部１０、６０は２つではなく、例えば外層部６０だけでもよい。また、端子電極３Ａ〜３Ｅ，５Ａ〜５Ｅの数も、上述した実施形態及び変形例に記載された数に限られない。さらに、端子電極３Ａ〜３Ｅ，５Ａ〜５Ｅの形状も上述した実施形態及び変形例に記載された形状に限らず、例えば積層体１の積層方向と交差する側面の一部を覆っていなくてもよい。
【０２３０】
また、導通路は、外層部１０、６０の双方に形成されてないくてもよく、例えば基板等の実装面と対向する側面側の外層部（例えば外層部６０）にのみ形成されていてもよい。さらには、積層コンデンサが備えるすべての端子電極に対して導通路が形成されていなくてもよい。例えば、第１又は第２の端子電極に対してのみ導通路が形成されていてもよい。この場合、すべての第１又は第２の端子電極に対して導通路が形成されていても、あるいは一部の端子電極に対してのみ導通路が形成されていてもよい。ただし、効率よく等価直列インダクタンス値を低減するためには、同数の第１及び第２の端子電極に対して導通路が形成されていることが好ましく、すべての第１及び第２の端子電極に対して導通路が形成されていることがより好ましい。また、本発明に係る積層コンデンサを実装するのは、基板に限られない。また、導通路は、引き出し導体及びスルーホール導体によらず、他の導体等で形成されていてもよい。
【図面の簡単な説明】
【０２３１】
【図１】第１実施形態に係る積層コンデンサの斜視図である。
【図２】第１実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図３】第１実施形態に係る積層コンデンサを基板に実装した際の断面図である。
【図４】第１実施形態に係る積層コンデンサの変形例を示す斜視図である。
【図５】第１実施形態に係る積層コンデンサの変形例に含まれる積層体の分解斜視図である。
【図６】第２実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図７】第２実施形態に係る積層コンデンサを基板に実装した際の断面図である。
【図８】第３実施形態に係る積層コンデンサの斜視図である。
【図９】第３実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図１０】第３実施形態に係る積層コンデンサを基板に実装した際の断面図である。
【図１１】第４実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
【図１２】第４実施形態に係る積層コンデンサに含まれる積層体の断面図である。
【図１３】外層部内に含まれる引き出し導体の形状の変形例を示す図である。
【図１４】外層部内に含まれる引き出し導体の形状の変形例を図である。
【符号の説明】
【０２３２】
Ｃ１、Ｃ２…積層コンデンサ、１…積層体、３Ａ〜３Ｅ…第１の端子電極、５Ａ〜５Ｅ…第２の端子電極、１０、６０…外層部、３０…内層部、１１〜１３、３１〜３９、６１〜６３…誘電体層、１４Ａ〜１４Ｅ、１５Ａ〜１５Ｅ、４６Ａ〜４６Ｅ、５６Ａ〜５６Ｅ…引き出し導体、４１〜４５…第１の内部電極、５１〜５５…第２の内部電極、１６ａ〜１６ｅ、１７ａ〜１７ｅ、１８ａ〜１８ｅ、１９ａ〜１９ｅ、６６ａ〜６６ｅ、６７ａ〜６７ｅ、６８ａ〜６８ｅ、６９ａ〜６９ｅ…スルーホール導体、８０…基板、８１、８５…陽極ランド、８２…陰極ランド、８３、８４…配線
【図１】
2007053305.tif 000003
【図２】
2007053305.tif 000004
【図３】
2007053305.tif 000005
【図４】
2007053305.tif 000006
【図５】
2007053305.tif 000007
【図６】
2007053305.tif 000008
【図７】
2007053305.tif 000009
【図８】
2007053305.tif 000010
【図９】
2007053305.tif 000011
【図１０】
2007053305.tif 000012
【図１１】
2007053305.tif 000013
【図１２】
2007053305.tif 000014
【図１３】
2007053305.tif 000015
【図１４】
2007053305.tif 000016