(57)【要約】【課題】ソースコンタクトを形成する際に、層間絶縁膜の膜減りを抑止できる半導体装置の製造方法を提供すること。【解決手段】本発明にかかる半導体装置の製造方法は、半導体基板１０の表面にボディ拡散層１１、ゲート電極１５、層間絶縁膜１６を形成し、ボディ拡散層１１の一部と重なる領域を開口とするフォトレジスト３０を形成し、フォトレジスト３０をマスクとして層間絶縁膜１６が開口するように除去し、フォトレジスト３０をマスクとして層間絶縁膜１６の開口部にイオン注入を行いボディコンタクト拡散層１３を形成し、ボディコンタクト拡散層１３の形成後、フォトレジスト３０をマスクとして層間絶縁膜１６の開口周囲を除去してソースコンタクト２１を形成し、フォトレジスト３０を除去するものである。【選択図】図１
2007115734.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の表面に第２導電型の低濃度のボディ領域と、前記ボディ領域の一部に表面をボディコンタクトとする第２導電型の高濃度のボディコンタクト領域と、前記ボディコンタクト領域に隣接して表面をソースコンタクトとする第１導電型のソース領域と、を有する半導体装置の製造方法であって、
前記半導体基板の表面に前記ボディ領域を形成し、
前記ボディ領域に隣接する領域にゲート電極を形成し、
前記ボディ領域上及び前記ゲート電極上に層間絶縁膜を形成し、
前記ボディ領域の一部と重なる領域を開口とするマスクパターンを前記層間絶縁膜上に形成し、
前記マスクパターンをマスクとして前記層間絶縁膜が開口するように除去し、
前記マスクパターンをマスクとして前記層間絶縁膜の開口部にイオン注入を行い前記ボディコンタクト領域を形成し、
前記ボディコンタクト領域の形成後、前記マスクパターンをマスクとして前記層間絶縁膜の開口周囲を除去して前記ソースコンタクトを形成し、
前記層間絶縁膜上のマスクパターンを除去する、
半導体装置の製造方法。
【請求項２】
前記ソースコンタクトの形成では、等方性エッチングを行い、前記マスクパターンの開口よりも広い領域で前記層間絶縁膜を除去する、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ボディコンタクトの形成では、異方性エッチングを行い、前記マスクパターンの開口とほぼ等しい領域で前記層間絶縁膜を除去する、
請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ソースコンタクトの形成前に、前記ボディ領域のうち前記ボディコンタクト領域が形成される領域を外した領域にイオン注入を行い前記ソース領域を形成し、
前記ソースコンタクトの形成では、前記層間絶縁膜を除去して前記形成したソース領域の一部を露出させる、
請求項１乃至３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記半導体基板上の全面にゲート絶縁膜を形成し、
前記ボディコンタクトの形成及び前記ソースコンタクトの形成では、前記層間絶縁膜を除去するとともに、前記層間絶縁膜の除去と同じ範囲で前記ゲート絶縁膜を除去する、
請求項１乃至４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記ボディコンタクトの形成では、前記ボディ領域の中央部に前記ボディコンタクトを形成し、
前記ソースコンタクトの形成では、前記ボディ領域の中央部を囲む領域に前記ソースコンタクトを形成する、
請求項１乃至５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記ゲート電極の形成では、前記半導体基板上に平板状に電極を形成する、
請求項１乃至６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記ゲート電極の形成では、前記半導体基板の表面から前記ボディ領域を貫通するようにトレンチを形成し、前記トレンチ内部を埋めるように電極を形成する、
請求項１乃至６のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ソース領域に接続するソースコンタクトとボディ領域に接続するボディコンタクトを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧のＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）として、半導体基板の主面に対し垂直方向（縦方向）に電流を流す縦型のパワーＭＯＳＦＥＴが広く知られている。近年、携帯機器の急速な普及や通信技術の高度化などに伴い、このパワーＭＯＳＦＥＴの需要が増大しており、パワーＭＯＳＦＥＴの性能に影響を与えることなく製造コストを低減する技術が望まれている。
【０００３】
縦型のパワーＭＯＳＦＥＴのゲート構造として、半導体基板の主面上に平板状のゲート電極を設けたプレーナゲート構造や、半導体基板の主面に対し垂直（縦）方向のトレンチ（溝）にゲート電極を設けたトレンチゲート構造などが知られている。
【０００４】
例えば、特許文献１には、プレーナゲート構造のパワーＭＯＳＦＥＴの製造方法が記載されている。図１０〜図１４を用いて、特許文献１に記載されている従来の半導体装置の製造方法について説明する。図１０，１１，１３，１４は、従来の半導体装置の断面図であり、図１２は、図１１における従来の半導体装置の平面図である。つまり、図１１は、図１２のＡ−Ａ'断面図である。
【０００５】
まず、図１０に示すように、半導体基板８０の上部に選択的にボディ領域８１を形成し、ボディ領域８１を含む半導体基板８０上にゲート酸化膜８４とゲート電極８５を形成し、ゲート酸化膜８４及びゲート電極８５の全面を覆うように層間絶縁膜８６を形成する。
【０００６】
次いで、図１１に示すように、ボディ領域８１と電極とを電気的に接続するためのボディコンタクト８８を形成する。このとき、層間絶縁膜８６上にフォトレジスト９０を形成し、図１２のように、ボディコンタクト８８の部分が開口するようにフォトレジスト９０をパターニングする。このフォトレジスト９０をマスクとしてエッチングを行い、層間絶縁膜８６及びゲート酸化膜８４を除去してボディ領域８１の中央部を露出させボディコンタクト８８を形成する。
【０００７】
次いで、図１３に示すように、層間絶縁膜８６上のフォトレジスト９０を除去する。その後、図１４に示すように、ボディ領域８１に形成されるソース領域８２と電極を電気的に接続するためのソースコンタクト８７を形成する。このとき、半導体装置の表面側に対し全面的にエッチングを行い、層間絶縁膜８６及びゲート酸化膜８４を除去してボディ領域８１の露出部分を広げてソースコンタクト８７を形成する。そして、熱処理を行い、ボディコンタクト領域８３とソース領域８２を形成する。
【０００８】
また、特許文献２には、トレンチゲート構造のパワーＭＯＳＦＥＴの製造方法が記載されている。特許文献２でも、図１１と同様に、半導体装置の全面に対しエッチングを行ってソースコンタクトを形成している。
【０００９】
さらに、特許文献３には、半導体装置とボンディングのパワーとの関係について記載されている。通常、パワーＭＯＳＦＥＴにおいては、図１５（特許文献３の第１図と同様）に示されるように、半導体装置上の電極にワイヤーボンディングを行う。図１５では、ソースコンタクトを介してソース領域８２と接するようにソース電極９１が形成されている。このソース電極９１がボンディングパッドとしても用いられ、そのボンディングパッド面にボンディングワイヤ９２がボンディングされている。このとき、特許文献３に記載されているように、ボンディング時のパワーが大きいと層間絶縁膜８６が破壊される恐れがある。この破壊を防ぐために、層間絶縁膜８６を図１４の最終的な状態（最終出来栄え状態）で十分な厚さを確保する必要がある。
【００１０】
その他、従来のパワーＭＯＳＦＥＴの製造方法として特許文献４が知られている。特許文献４では、層間絶縁膜の形成前に、ボディ領域の表面にボディコンタクト領域とソース領域が積層されるようにイオン注入し、層間絶縁膜をエッチングする際に、ボディコンタクト領域上のソース領域まで除去してボディコンタクト領域を露出させている。このため、特許文献４では、ボディコンタクトを形成するために、より深い位置までエッチングする必要がある。また、特許文献４では、ボディコンタクト領域上にソース領域が積層されるように形成するため、ボディコンタクト領域が、ゲート電極の一部と重なるように、ゲート電極の周辺の下部まで形成されている。ゲート電極の下部は、ＭＯＳＦＥＴが動作する際にチャネル領域となる部分であり、この部分に高濃度のボディコンタクト領域が形成されてしまうとＭＯＳＦＥＴの閾値が高くなり、ＭＯＳＦＥＴの特性に影響を与えてしまう。
【特許文献１】特開２００４−３１７２１号公報
【特許文献２】特開２００４−５２２３０５号公報
【特許文献３】特許２７５６８２６号公報
【特許文献４】特表平１０−５０５１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の図１０〜図１４で示した従来の半導体装置の製造方法では、ボディコンタクトを形成に用いたフォトレジストを除去した後、半導体装置の全面に対しエッチングを行ってソースコンタクトを形成するため、ソースコンタクトとなる部分のゲート酸化膜と層間絶縁膜が除去されるとともに、層間絶縁膜の全体の膜厚が薄くなってしまうという問題がある。
【００１２】
したがって、薄膜化による層間絶縁膜の破壊を防止するために、あらかじめ層間絶縁膜をより厚い膜厚で形成する必要があり、場合によっては複数回作業を伴う絶縁膜形成が必要なため、製造コストが増加してしまう。すなわち、最終的な状態の膜厚（図１４の状態における層間絶縁膜８６の膜厚）における膜減りを考慮して、層間絶縁膜８６の膜厚を厚く形成する必要があり、さらに形成膜厚のバラツキやエッチングのバラツキを考慮して初期に形成する膜厚はある程度厚い膜厚とする必要がある。
【００１３】
特に、図１５のようにワイヤーボンディングを行う場合、大電流が必要等の理由で太いワイヤー径のボンディングワイヤをボンディングしようとすると、ボンディング時のパワーが非常に大きくなり、層間絶縁膜が破壊される恐れがある。この場合、初期に形成する層間絶縁膜８６の厚さを場合によっては２０００ｎｍ程度と非常に厚く形成する必要がある。通常のＣＶＤ装置において、２０００ｎｍ程度の膜厚の形成は１回では行うことが出来ず、２回の作業（１０００ｎｍを２度形成する作業）が必要となる。
【課題を解決するための手段】
【００１４】
本発明にかかる半導体装置の製造方法は、第１導電型の半導体基板の表面に第２導電型の低濃度のボディ領域と、前記ボディ領域の一部に表面をボディコンタクトとする第２導電型の高濃度のボディコンタクト領域と、前記ボディコンタクト領域に隣接して表面をソースコンタクトとする第１導電型のソース領域と、を有する半導体装置の製造方法であって、前記半導体基板の表面に前記ボディ領域を形成し、前記ボディ領域に隣接する領域にゲート電極を形成し、前記ボディ領域上及び前記ゲート電極上に層間絶縁膜を形成し、前記ボディ領域の一部と重なる領域を開口とするマスクパターンを前記層間絶縁膜上に形成し、前記マスクパターンをマスクとして前記層間絶縁膜が開口するように除去し、前記マスクパターンをマスクとして前記層間絶縁膜の開口部にイオン注入を行い前記ボディコンタクト領域を形成し、前記ボディコンタクト領域の形成後、前記マスクパターンをマスクとして前記層間絶縁膜の開口周囲を除去して前記ソースコンタクトを形成し、前記層間絶縁膜上のマスクパターンを除去するものである。
【００１５】
この半導体装置の製造方法によれば、ボディコンタクト領域の形成に用いたマスクパターンを残したまま、そのマスクパターンを用いてソースコンタクトを形成するため、ソースコンタクトの形成により層間絶縁膜の膜減りを抑止することができる。
【発明の効果】
【００１６】
本発明によれば、ソースコンタクトを形成する際に、層間絶縁膜の膜減りを抑止できる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
発明の実施の形態１．
まず、本発明の実施の形態１にかかる半導体装置とその製造方法について説明する。本実施形態では、プレーナゲート構造のＭＯＳＦＥＴにおいて、層間絶縁膜上のフォトレジストをマスクとしてボディコンタクト領域を形成し、さらに、そのフォトレジストをマスクとしてソースコンタクトを形成することを特徴としている。
【００１８】
ここで、図１の断面図を用いて、本実施形態にかかる半導体装置の構成について説明する。この半導体装置１は、高耐圧の縦型パワーＭＯＳＦＥＴであり、プレーナゲート構造のＭＯＳＦＥＴである。尚、以下の例では、半導体装置１をＮチャネル型ＭＯＳＦＥＴとして説明するが、半導体の導電型を変更してＰチャネル型ＭＯＳＦＥＴとしてもよい。
【００１９】
図１に示されるように、この半導体装置１は、半導体基板１０を有している。半導体基板１０は、Ｎ型の高濃度半導体基板であり、例えば、シリコン基板である。また、図示を省略しているが、半導体基板１０上の全面には、エピタキシャル層が形成されている。エピタキシャル層は、半導体基板１０よりも不純物濃度が低いＮ型の低濃度半導体層である。半導体基板１０（エピタキシャル層を含む）は、ＭＯＳＦＥＴのドレインとして動作する。
【００２０】
半導体基板１０の上には、ボディ拡散層１１が形成されている。ボディ拡散層（ボディ領域）１１は、Ｐ型の低濃度半導体領域であり、ＭＯＳＦＥＴの動作時にゲート電極１５近傍にチャネルが形成されるチャネル領域（チャネル形成領域）となる。
【００２１】
ボディ拡散層１１の表面であって、その中央部を囲むようにボディ拡散層１１の周辺部、すなわち、ゲート電極１５の側端部から所定の幅の領域には、ソース拡散層（ソース領域）１２が形成されている。ソース拡散層１２は、Ｎ型の高濃度半導体領域であり、ＭＯＳＦＥＴのソースとして動作する。ソース拡散層１２の表面のうち、層間絶縁膜１６と重ならず、層間絶縁膜１６から露出する部分がソースコンタクト２１となる。ソースコンタクト２１は、ソース拡散層１２の表面であって、ソース電極と接する部分である。ソースコンタクト２１の形成とは、ソース拡散層１２となる領域上の層間絶縁膜１６が除去されてソース電極の形成（接続）を可能な状態とすることである。
【００２２】
ボディ拡散層１１の表面であってソース拡散層１２に挟まれる領域、すなわち、ボディ拡散層１１の中央部の領域（ソース拡散層１２を外した領域）には、ボディコンタクト拡散層（ボディコンタクト領域）１３が形成されている。特に、ボディコンタクト拡散層１３は、ゲート電極１５の下にゲート電極に近接して形成されていないため、チャネルの形成に影響を与えることがない。ボディコンタクト拡散層１３は、Ｐ型の高濃度半導体領域であり、その表面がボディコンタクト２２となる。ボディコンタクト２２は、ボディコンタクト拡散層１３の表面であって、外部のボディ電極（不図示）と接する部分である。ボディコンタクト２２の形成とは、ボディコンタクト拡散層１３となる領域上の層間絶縁膜１６が除去されてボディ電極の形成（接続）を可能な状態とすることである。
【００２３】
半導体基板１０上のボディ拡散層１１に挟まれる領域に、ボディ拡散層１１と隣接するように、ゲート酸化膜（ゲート絶縁膜）１４を介して平板状のゲート電極１５が形成されている。ゲート酸化膜１４は、平面から見て層間絶縁膜１６と同じ大きさである。
【００２４】
ゲート電極１５上には、ゲート電極１５の全体とソース拡散層１２の一部の領域を覆うように層間絶縁膜１６が形成されている。図示を省略しているが、層間絶縁膜１６には、コンタクトホールが形成されており、このコンタクトホールによって、ゲート電極１５が外部へ引き出されている。
【００２５】
ソース拡散層１２、ボディコンタクト拡散層１３及び層間絶縁膜１６の上にソース電極１７が形成されている。ソース電極１７は、ソースコンタクト２１を介してソース拡散層１２と電気的に接続されている。
【００２６】
半導体基板１０の下の全面には、ドレイン電極１８が形成されている。ドレイン電極１８は、ゲート電極１５が形成される側の面（表面）とは反対側の面（裏面）、すなわち、ソース電極１７が形成される面と反対側の面に形成されている。
【００２７】
例えば、ゲート電極１５とソース電極１７との間に閾値以上の電圧が印加されると、ゲート電極１５近傍のボディ拡散層１１にチャネル領域が形成される。そうすると、電荷がソース拡散層１２から半導体基板１０へ向かって移動し、ドレイン電極１８からソース電極１７へ向かって電流が流れる。
【００２８】
次に、図２〜図６を用いて、本実施形態にかかる半導体装置の製造方法について説明する。図２，３，４，６は、半導体装置の断面図であり、図５は、図４における半導体装置の平面図である。つまり、図４は、図５のＡ−Ａ'断面図である。
【００２９】
まず、図２に示すように、半導体基板１０上に不図示のエピタキシャル層を形成し、半導体基板１０の表面に熱酸化法によりゲート酸化膜１４を形成し、ＣＶＤ法により半導体基板１０の表面にポリシコンを形成する。このポリシリコンにリンの高濃度不純物を注入し、熱処理した後、フォトリソグラフィ法によりレジストマスクを形成し不要な部分のポリシリコンをエッチングして、選択的にポリシリコンが残るようにし、ゲート電極１５を形成する。続いて、半導体基板１０の表面側からゲート電極１５となるポリシリコンをマスクとして、ボロンをイオン注入した後、熱処理を行って、ボディ拡散層１１を形成する。そして、フォトリソグラフィ法によりレジストマスクを形成し、ボディ拡散層１１の周辺部にヒ素をイオン注入し、熱処理を行ってソース拡散層１２を形成する。さらに、ＣＶＤ法によりシリコン酸化膜を堆積し、半導体基板１０の表面全体にゲート電極１５及びゲート酸化膜１４を覆うように層間絶縁膜１６を形成する。
【００３０】
次いで、図３に示すように、フォトリソグラフィ法及びドライエッチング法を用いて層間絶縁膜１６をパターニングする。このとき、層間絶縁膜１６上にフォトレジスト（マスクパターン）３０を形成し、ボディコンタクト２２を形成する部分が開口部３１となるようにフォトレジスト３０をパターニングする。その後、フォトレジスト３０をマスクとして開口部３１から異方性エッチングを行い、ボディ拡散層１１の中央部の層間絶縁膜１６及びゲート酸化膜１４が開口するように除去してボディ拡散層１１を露出させ、ボディコンタクト２２となる領域を形成する。さらに、フォトレジスト３０をマスクとして開口部３１からボロンをイオン注入した後、熱処理を行ってボディコンタクト拡散層１３を形成する。フォトレジスト３０をマスクとしてイオン注入することにより、ゲート電極１５の近傍を外して、ボディ拡散層１１の中央部のみにボディコンタクト拡散層１３を形成することができる。
【００３１】
次いで、図４に示すように、図３の状態からフォトレジスト３０をマスクとして開口部３１から等方性エッチングを行い、層間絶縁膜１６及びゲート酸化膜１４をゲート電極１５側へ後退させ、ソース拡散層１２の一部を露出させてソースコンタクト２１を形成する。このとき、図５に示すように、層間絶縁膜１６及びゲート酸化膜１４の開口領域３２が、フォトレジスト３０の開口部３１よりも広がるように、エッチングを行う。このエッチングでは、層間絶縁膜１６とゲート酸化膜１４の深さまで除去できればよく、ソース拡散層１２、ボディコンタクト拡散層１３、ボディ拡散層１１まで除去する必要はない。
【００３２】
次いで、図６に示すように、アッシングによりフォトレジスト３０を除去する。このとき、フォトレジスト３０のみ除去するため、層間絶縁膜１６の膜厚は変わらない。そして、半導体基板１０の表面、層間絶縁膜１６の表面にアルミニウム膜をスパッタ法によって全面に堆積し、フォトリソグラフィ法及びドライエッチング法を用いてアルミニウム膜をパターニングして、ソース電極１７を形成し、さらに、半導体基板１０の裏面にスパッタ法によりドレイン電極１８を形成する。こうして図１の半導体装置１が完成する。
【００３３】
本実施形態では、上記の図４のように、ボディコンタクト２２の形成に用いた層間絶縁膜１６上のフォトレジスト３０を除去せずに、そのままフォトレジスト３０をマスクとしてサイドエッチングを行いソースコンタクト２１を形成する。これにより、層間絶縁膜１６がフォトレジスト３０に覆われているため、エッチングを行っても層間絶縁膜１６は膜減りせず、図６の最終的な状態において初期形成の膜厚のまま、ゲート電極１５の上部に残る。層間絶縁膜１６の膜減りがないため、初期形成の膜厚は膜減り分を考慮した厚い膜厚を形成する必要が無い。半導体装置上の制約により厚い膜厚を形成するために、複数回成長しなければならないことも無い。
【００３４】
層間絶縁膜１６の膜厚がボンディング時のパワーに対して、破壊しない程度に十分な膜厚にすることが容易となるため、ショート等の不良の発生を防止できる。すなわち、層間絶縁膜１６の初期形成膜厚をボンディング時のパワーに耐えうる膜厚のみを成長させるだけでよく、複数回作業を必要とするような膜厚は必要ないため、製造コストを低減することができる。
【００３５】
さらに、ゲート電極の上部の層間絶縁膜１６の膜減りを気にしなくてもよいため、等方性エッチングによるソースコンタクト２１の領域（ソース電極と接する面積）を拡大でき、ソース拡散層１２とソース電極１７との接触抵抗を低くすることが出来る。
【００３６】
また、上記の図３のように、フォトレジスト３０をマスクとしてボディコンタクト２２のエッチングを行い、フォトレジスト３０をマスクとしてボディコンタクト拡散層１３のためのイオン注入を行う。これにより、ボディコンタクト拡散層がゲート電極に近接して重なることがないため、チャネルの形成に影響を与えず、ＭＯＳＦＥＴの閾値などの特性に影響を与えることがない。
【００３７】
発明の実施の形態２．
まず、本発明の実施の形態１にかかる半導体装置とその製造方法について説明する。本実施形態では、トレンチゲート構造のＭＯＳＦＥＴにおいて、実施の形態１と同様に、層間絶縁膜上のフォトレジストをマスクとしてボディコンタクト領域の形成し、さらに、そのフォトレジストをマスクとしてソースコンタクトを形成することを特徴としている。
【００３８】
図７は、本実施形態にかかる半導体装置の構成を示す断面図である。この半導体装置１は、縦型のパワーＭＯＳＦＥＴであり、トレンチゲート構造のＭＯＳＦＥＴである。図７において、図１と同一の符号を付されたものは同様の要素であり、実施の形態１と比べてゲート電極の構造のみ異なり、その他については同様である。
【００３９】
半導体基板１０の表面から、ソース拡散層１２及びボディ拡散層１１を貫通して、半導体基板１０に達するようにトレンチ（溝）４０が形成されている。このトレンチ４０には、トレンチ４０の内面を被覆するようにゲート酸化膜１４が形成されている。トレンチ４０の内部に、トレンチ４０の開口部まで充填するように、ゲート電極１５が埋め込まれている。
【００４０】
図８及び図９は、本実施形態にかかる半導体装置の製造方法を示している。図８は、実施の形態１の図３に相当し、図９は、実施の形態１の図４に相当する。
【００４１】
図８に示すように、半導体基板１０にトレンチ４０を形成し、トレンチ４０にポリシリコンを堆積してエッチバック法によりゲート電極１５を形成する。そして、実施の形態１と同様に、ボディ拡散層１１、ソース拡散層１２を形成し、半導体基板１０の全面に層間絶縁膜１６を形成する。そして、フォトレジスト３０によりパターニングを行い、フォトレジスト３０の開口部３１から異方性エッチングを行ってボディコンタクト２２を形成し、開口部３１からイオン注入を行ってボディコンタクト拡散層１３を形成する。
【００４２】
次いで、図９に示すように、実施の形態１と同様に、フォトレジスト３０の開口部３１から等方性エッチングを行い、ソースコンタクト２１を形成する。その後、フォトレジスト３０を除去し、ソース電極１７及びドレイン電極１８を形成して、図７の半導体装置１が完成する。
【００４３】
このように、本発明は、実施の形態１のようにプレーナゲート構造のＭＯＳＦＥＴに限らず、トレンチゲート構造のＭＯＳＦＥＴにも適用することができる。この場合でも、実施の形態１と同様に、層間絶縁膜の膜減りを防止することができ、また、ＭＯＳＦＥＴの特性への影響を低減することができる。
【００４４】
上記の例では、プレーナゲート構造、トレンチゲート構造のＭＯＳＦＥＴを例に挙げて説明したが、その他のゲート構造、例えば、Ｖ溝型等のＭＯＳＦＥＴでも構わない。さらに、ＭＯＳＦＥＴについて例に挙げて説明したが、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ＩＧＦＥＴ（Insulated Gate Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等でも構わない
【００４５】
尚、上記の例では、ソース拡散層のイオン注入後に熱処理を行ったが、この熱処理を別のタイミングで行ってもよい。例えば、ボディコンタクト拡散層のイオン注入後の熱処理によりソース拡散層を形成してもよい。
【００４６】
このほか、本発明の要旨を逸脱しない範囲で種々の変形、実施が可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明にかかる半導体装置の構成を示す断面図である。
【図２】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図３】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図４】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図５】本発明にかかる半導体装置の製造方法を説明するための平面図である。
【図６】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図７】本発明にかかる半導体装置の構成を示す断面図である。
【図８】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図９】本発明にかかる半導体装置の製造方法を説明するための断面図である。
【図１０】従来の半導体装置の製造方法を説明するための断面図である。
【図１１】従来の半導体装置の製造方法を説明するための断面図である。
【図１２】従来の半導体装置の製造方法を説明するための平面図である。
【図１３】従来の半導体装置の製造方法を説明するための断面図である。
【図１４】従来の半導体装置の製造方法を説明するための断面図である。
【図１５】従来の半導体装置のボンディングされた状態を示す断面図である。
【符号の説明】
【００４８】
１  半導体装置
１０  半導体基板
１１  ボディ拡散層
１２  ソース拡散層
１３  ボディコンタクト拡散層
１４  ゲート酸化膜
１５  ゲート電極
１６  層間絶縁膜
１７  ソース電極
１８  ドレイン電極
２１  ソースコンタクト
２２  ボディコンタクト
【図１】
2007115734.tif 000003
【図２】
2007115734.tif 000004
【図３】
2007115734.tif 000005
【図４】
2007115734.tif 000006
【図５】
2007115734.tif 000007
【図６】
2007115734.tif 000008
【図７】
2007115734.tif 000009
【図８】
2007115734.tif 000010
【図９】
2007115734.tif 000011
【図１０】
2007115734.tif 000012
【図１１】
2007115734.tif 000013
【図１２】
2007115734.tif 000014
【図１３】
2007115734.tif 000015
【図１４】
2007115734.tif 000016
【図１５】
2007115734.tif 000017