(57)【要約】【課題】複数の接続端子を有する電子部品をはんだ面側に実装する場合でも、作業効率がよくはんだ不良を起こしにくい片面基板の実装構造を提供する。【解決手段】一方の面を部品実装面１ａ、他方の面をはんだ面１ｂとし、実装すべき電子部品２の接続端子２ａの挿着孔１ｃのそれぞれに対応した一組のジャンパ線孔部１ｄが形成された片面基板１の実装構造であって、上記はんだ面１ｂに実装した電子部品２の接続端子２ａを、上記挿着孔１ｃより上記部品実装面１ａ側に突出させるとともに、この突出させた接続端子２ａを、上記一組のジャンパ線孔部１ｄより上記部品実装面１ａ側に配線させたジャンパ線Ｊにはんだで固定させたことを特徴とする。【選択図】図１
2007005638.tif 000002
【特許請求の範囲】
【請求項１】
一方の面を部品実装面、他方の面を導体パターンが形成されたはんだ面とし、実装すべき電子部品の接続端子の挿着孔のそれぞれに対応した一組のジャンパ線孔部が形成された片面基板の実装構造であって、
上記電子部品は、上記はんだ面側に実装され、その接続端子を上記挿着孔より上記部品実装面側に突出させるとともに、この突出させた接続端子を、上記一組のジャンパ線孔部より上記部品実装面側に配線させたジャンパ線にはんだで固定させたことを特徴とする片面基板の実装構造。
【請求項２】
請求項１において、
上記電子部品は、複数の接続端子を有する半導体チップであることを特徴とする片面基板の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方の面を部品実装面、他方の面を導体パターンが形成されたはんだ面とした片面基板の実装構造に関し、詳しくは、ジャンパ線を用いてはんだ面側に電子部品を容易に実装可能とした片面基板の実装構造に関する。
【背景技術】
【０００２】
従来より、抵抗、コンデンサ、半導体チップ等の電子部品を実装し、電子回路を構成する回路基板の構造としては、両面に導体パターンを備えた両面基板、ウエハース状に絶縁体と導体パターンとを積み重ねた多層基板等種々あるが、その中でも安価で大量生産も可能な構造として、上述のような片面のみに導体パターンを備えた片面基板が知られている。
該片面基板を電子機器等の操作パネルのように、部品実装面側に電子部品を実装させるスペースが少ない所の電子回路として用いる場合、実装する電子部品が大型であったり、高さのあるものであると、操作パネルの厚みが増してしまうため、回路設計上、部品実装面側に電子部品が実装できないという問題がある。
そこで、上記問題を解消すべく図３に示すように部品実装面ではなく、はんだ面側へ電子部品を実装させる場合がある。図中、１００は回路基板、１００ａは部品実装面、１００ｂははんだ面、２００は電子部品、２００ａはリード（接続端子）、３００ははんだ、４００はランドを示している。
【０００３】
しかし、図３に示す例のように、はんだ面１００ｂ側に電子部品２００を実装させた場合、電子部品２００が抵抗やコンデンサ等のように、リード（接続端子）のピッチが比較的空いているものであれば作業面に問題は生じないが、リードを多数備えており、そのピッチが狭小なＤＩＰ等の半導体チップをはんだ付けする場合は、はんだごての先がリードの根元に入りにくいため、作業が難しく、はんだ不良を起こしやすいという問題があった。
【特許文献１】特開平７−３３６０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで回路基板に電子部品を実装する際に、ジャンパ線を使用して実装する技術として、上記特許文献１に記載のものがある。
しかしながら、このものは、電源トランス等の大型の電子部品を実装する際に、ジャンパ線を利用してはんだ付けを補強する技術であって、ジャンパ線を使用してはんだ面側に電子部品を実装するものではない。
【０００５】
本発明は、このような問題を解決するために提案されるものであり、複数の接続端子を有する電子部品をはんだ面側に実装する場合でも、作業効率がよくはんだ不良を起こしにくい片面基板の実装構造を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１の発明に係る片面基板の実装構造は、  一方の面を部品実装面、他方の面を導体パターンが形成されたはんだ面とし、実装すべき電子部品の接続端子の挿着孔のそれぞれに対応した一組のジャンパ線孔部が形成された片面基板の実装構造であって、上記電子部品は、上記はんだ面側に実装され、その接続端子を上記挿着孔より上記部品実装面側に突出させるとともに、この突出させた接続端子を、上記一組のジャンパ線孔部より上記部品実装面側に配線させたジャンパ線にはんだで固定させたことを特徴とする。
また本発明において、請求項２のように、上記電子部品は、複数の接続端子を有する半導体チップとすることができる。半導体チップとしては、例えばＤＩＰ、ＳＤＩＰ等、多ピンで構成されるものが挙げられる。
【発明の効果】
【０００７】
本発明の請求項１によれば、片面基板においてはんだ面側に電子部品を実装させたい場合であっても、挿着孔より部品実装面側に電子部品の接続端子を突出させるとともに、この突出させた接続端子を、一組のジャンパ線孔部より部品実装面側に配線させたジャンパ線にはんだで固定させることができる。
すなわち、ジャンパ線を用いることにより、部品実装面側ではんだ付けを行うことができるので、従来のように、はんだごてを電子部品の接続端子の根元にもぐりこませるような困難さを解消することができ、作業効率をよくすることできる。またはんだ付けを適確に行うことができるので、はんだ不良を防ぐことができる。更に、部品実装面側に電子部品を実装させるスペースが少ない操作パネル等の電子回路を構成する回路基板として適用可能である。
【０００８】
本発明の請求項２によれば、電子部品は、複数の接続端子を有する半導体チップとすることができる。よって接続端子の数が多く、そのピッチが狭小であっても、はんだ付けの作業が容易で、作業効率をよくすることができる。またはんだ付けを適確に行うことができるので、はんだ不良を防ぐことができる。更に部品実装面側に電子部品を実装させるスペースが少ない操作パネル等の電子回路を構成する回路基板として適用可能である。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態について説明する。
【実施例１】
【００１０】
図１（ａ）は、図１（ｂ）のＡ−Ａ線拡大断面図、（ｂ）は本発明が採用された回路基板を部品実装面側上部からみた模式図、図２は本発明の片面基板の実装構造の例を示す部分斜視図である。なお、図２は説明のため、はんだ面側からみた実装状態を示している。また図では電子部品として、ＤＩＰ（Ｄｕａｌ
Ｉｎ−ｌｉｎｅ ｐａｃｋａｇｅ）型の半導体チップを示している。
回路基板１は、一方の面を抵抗、コンデンサ等の電子部品２が実装される部品実装面１ａとし、他方の面を導体パターンが形成され、フロー方式等によりはんだ付けがされるはんだ面１ｂとで構成される片面基板構造をなす。
通常は部品実装面１ａに電子部品２を実装し、その部品間を電気的に接続して電子回路を構成するが、部品実装面１ａ側に電子部品２を実装させるスペースが少ない操作パネル等の電子回路を構成する回路基板として適用する場合、回路設計上、はんだ面１ｂ側に電子部品２を実装させる場合がある。
【００１１】
そのようなはんだ面１ｂ側に実装させる電子部品２に対応して、回路基板１には、挿着孔１ｃ（スルーホール）が形成され、該挿着孔１ｃのそれぞれに対応して一組のジャンパ線孔部１ｄが設けられる。上記孔部１ｄのはんだ面１ｂ側表面周囲には、はんだ面１ｂに形成される導体パターンと電気的に導通させるためのランド４が形成されており、はんだ面１ｂに形成される導体パターンと電子部品２を電気的に接続するジャンパ線Ｊが、いずれか一方の孔部１ｄのはんだ面１ｂから部品実装面１ａ側へと引き出され、挿着孔１ｃを挟んで相対するもう一方の孔部１ｄへはんだ付けされる。図中３ははんだを示している。
上記孔部１ｄは、図１（ｂ）に示すように、挿着孔１ｃの近傍に一対に設けられており、ジャンパ線Ｊが、挿着孔１ｃを跨ぐように配線され、ジャンパ線Ｊの略中央の位置に電子部品２の接続端子２ａが位置するように形成される。
【００１２】
はんだ面１ｂ側に実装させた電子部品２の接続端子２ａは、挿着孔１ｃよりはんだ面１ｂ側から部品実装面１ａ側へ突出させるとともに、この突出させた接続端子２ａを、上記孔部１ｄより部品実装面１ａ側に突出させた１本のジャンパ線Ｊとはんだ５で固定される。
このように、ジャンパ線Ｊがはんだ面１ｂに形成される導体パターンと電気的に導通されているので、電子部品２の接続端子２ａは、ジャンパ線Ｊを通じて接続すべき導体パターンと導通し、電子回路を構成することができる。
この実装構造によれば、電子部品２のはんだ付けを部品実装面１ａ側で行うことができるので、従来のように、はんだごてを電子部品２の接続端子２ａの根元にもぐりこませるような困難さを解消することができ、作業効率をよくすることできる。またはんだ付けを適確に行うことができるので、はんだ不良を防ぐことができる。
更にこの実装構造によれば、部品実装面１ａ側に電子部品２を実装させるスペースが少ない操作パネル等に適用される場合、大型のものや高さのある電子部品２をはんだ面１ｂに実装させることが可能となる。
【００１３】
はんだ面１ｂ側に実装可能な電子部品２としては、スルーホール実装方式にて実装されるＤＩＰ、ＰＧＡ等の半導体チップとすることができる。
例えば、図１、２に示すＤＩＰのように、接続端子２ａの数が多く、そのピッチが狭小でなるものであっても、本発明の実装構造によれば、はんだ面１ｂに電子部品２を実装させる構成であっても、部品実装面１ａ側で電子部品２のはんだ付けができるので、作業を容易にすることができる。
【図面の簡単な説明】
【００１４】
【図１】（ａ）は図１（ｂ）のＡ−Ａ線拡大断面図、（ｂ）は本発明が採用された回路基板を部品実装面側上部からみた模式図である。
【図２】本発明の片面基板の実装構造の例を示す部分斜視図である
【図３】従来の片面基板の実装構造を示す部分断面図である。
【符号の説明】
【００１５】
１    回路基板
１ａ  部品実装面
１ｂ  はんだ面
１ｃ  挿着孔
１ｄ  ジャンパ線孔部
２    電子部品
２ａ  リード（接続端子）
４    ランド
３、５    はんだ
【図１】
2007005638.tif 000003
【図２】
2007005638.tif 000004
【図３】
2007005638.tif 000005