(57)【要約】【課題】  リーク電流を減らすことを可能にするとともにフラットバンド電圧がシフトするのを抑制することを可能にする。【解決手段】  半導体基板２上に設けられた酸素を含む高誘電体からなるゲート絶縁膜４と、ゲート絶縁膜上に設けられ、酸素を含む電気伝導体からなる電気伝導体膜６と、電気伝導体膜上に設けられたゲート電極８と、を備えている。【選択図】  図２
2007067266.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた酸素を含む高誘電体からなるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられ、酸素を含む電気伝導体からなる電気伝導体膜と、
前記電気伝導体膜上に設けられたゲート電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記ゲート絶縁膜と前記電気伝導体膜との間に、酸素を拡散するが金属の拡散を防止する金属拡散防止膜を設けたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電気伝導体膜と前記ゲート電極との間に、前記電気伝導体膜を構成する元素の拡散を防止し、電気伝導性を有する拡散防止膜を設けたことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記半導体基板と前記ゲート絶縁膜との間に、酸素の拡散を防止する酸素拡散防止膜を設けたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記電気伝導体膜の膜厚が、前記電気伝導体膜を構成する酸素原子と酸素以外の原子間の最近接距離以上であって、かつ２ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記ゲート電極は酸素を含まないメタルからなっていることを特徴とする請求項１乃至６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタのゲート絶縁膜およびゲート電極を有する半導体装置に関する。
【背景技術】
【０００２】
半導体回路において最も普遍的に用いられている絶縁膜材料はＳｉＯ２である。しかしながら近年の半導体回路の微細化の進展に伴って絶縁膜の厚さも薄くなり、絶縁膜をリークする電流の強度が大きくなって、ＳｉＯ２からなる絶縁膜をトランジスタやキャパシタなどに用いるのに困難となってきた。
【０００３】
ＳｉＯ２にＨｆ、Ｚｒ、Ｔｉ、Ｎ、Ａｌ、Ｌａ、Ｙ、または各種希土類元素などを添加するか、あるいはＨｆ、Ｚｒ、Ｔｉ、Ｎ、Ａｌ、Ｌａ、Ｙ、または各種希土類元素の酸化物、窒化物、酸窒化物などを用いることで比誘電率を高めることにより、絶縁膜に加わる電界強度を弱め、リーク電流を減らす試みもなされている（例えば、特許文献１、２参照）。
【特許文献１】米国特許第６，０１３，５５３号明細書
【特許文献２】米国特許第６，０２０，２４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、これらの手法を用いると半導体基板のバンドエネルギーが平坦になるゲート電圧（以下、フラットバンド電圧Ｖｆｂという）が、ＳｉＯ２からなる絶縁膜本来の値からシフトしてしまうといった問題点があった。
【０００５】
このように、従来のゲート構造においては、リーク電流を減らすことができてもフラットバンド電圧がシフトするという問題点があり、この問題点は現在のところ解決されていない。
【０００６】
本発明は上記事情を考慮してなされたものであって、リーク電流を減らすことができるとともにフラットバンド電圧がシフトするのを抑制することができるゲート構造を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による半導体装置は、半導体基板上に設けられた酸素を含む高誘電体からなるゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、酸素を含む電気伝導体からなる電気伝導体膜と、前記電気伝導体膜上に設けられたゲート電極と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、リーク電流を減らすことができるとともにフラットバンド電圧がシフトするのを抑制することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態を説明する前に、本発明に至った経緯を説明する。
【００１０】
本発明者達は、ゲート絶縁膜から酸素が脱離しないことがフラットバンド電圧Ｖｆｂをシフトさせないための重要な要素であると考え、次のような実験を行った。シリコン基板上に、絶縁膜がＳｉＯ２（５ｎｍ）／ＨｆＳｉＯ（５ｎｍ）／ＳｉＯ２（５ｎｍ）からなる３層構造の絶縁膜をそれぞれ備えたｐ型シリコンゲート−ＭＯＳキャパシタおよびｎ型シリコンゲート−ＭＯＳキャパシタを作成し、これらの容量−電圧特性を調べ、図１に示す特性を得た。なお、上記括弧内の数値は実際の膜厚を示し、ｐ型シリコンゲート−ＭＯＳキャパシタおよびｎ型シリコンゲート−ＭＯＳキャパシタのそれぞれのＳｉＯ２換算膜厚Ｔｅｆｆは、１０．５ｎｍおよび１１．１ｎｍであった。
【００１１】
図１に示す実験結果からわかるように、ｎ型シリコンゲート−ＭＯＳキャパシタのフラットバンド電圧は全くシフトせず、ｐ型シリコンゲート−ＭＯＳキャパシタのフラットバンド電圧はわずかしかシフトしていない。これは、ＨｆＳｉＯをＳｉＯ２で挟むことで、ＨｆＳｉＯから酸素が脱離するのを防止し、これによりフラットバンド電圧Ｖｆｂがシフトしないことを示している。すなわち、本発明者達の上記考えを裏付けるものである。このように本発明者達は、鋭意実験を行い、上記ゲート絶縁膜から酸素を離脱しないようにすることで、フラットバンド電圧のシフトを抑制するという新たな知見を得、本発明をなすに至った。
【００１２】
以下、本発明の実施形態を、図面を参照して説明するが、各実施形態の半導体装置は、絶縁膜から酸素が脱離するのを防止する構造を有している。
【００１３】
（第１実施形態）
本発明の第１実施形態による半導体装置を図２に示す。本実施形態の半導体装置は、単結晶シリコン（Ｓｉ）からなる半導体基板２上にＨｆ０．６Ｓｉ０．４Ｏ２からなるゲート絶縁膜４が設けられ、ゲート絶縁膜４上に酸素を含む電気伝導体膜６が設けられ、電気伝導体膜６上にシリコンを主成分とするゲート電極８が設けられた構成となっている。本実施形態においては、電気伝導体膜６は、ゲート絶縁膜４から酸素が脱離するのを防止するとともにゲート絶縁膜４へ酸素を補う機能を有している。図２は本発明の第１実施形態の本質を説明するための概念図であり、各部分の大きさや膜厚などは実際の比率とは必ずしも一致していない。通常の半導体装置においては側壁や層間絶縁膜やコンタクトメタルやソース・ドレインのエクステンションなどを有するが、本発明の第１実施形態の本質と直接関係がない部分は図２から省略してある。以下の実施形態においても同様に本発明の各実施形態の本質とは直接関係が無いが同業者であれば周知の工程を省略し、または簡略に書いてある。
【００１４】
次に、本実施形態の半導体装置の製造方法を説明する。
【００１５】
まず、希フッ酸処理によって自然酸化膜を除去した単結晶Ｓｉ基板２上に、Ｈｆ０．６Ｓｉ０．４Ｏ２からなる膜厚２ｎｍのゲート絶縁膜４を、ＣＶＤ(Chemical Vapor Deposition)法にて成膜した。Ｈｆ原料としてアルコキシド系のハフニウムテトラ−ｔ−ブトキシド(Hafnium tetra-t-butoxide)、アミド系のＨｆ原料であるハフニウムテトラーディメチルラミド(hafnium tetra-dimethylamide)、ハフニウムテトラ−１−メトキシ−２−メチル−２−プロポキシド(hafnium tetra-1-methoxy-2-methyl-2-propoxide)、テトラキス（エチルメチルラミノ）ハフニウム(Tetrakis (ethylmethylamino) hafnium)などを用いることが可能であり、Ｓｉ原料としてアルコキシド系のテトラエチルオルソシリケートテトラエトキシシラン（ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ  ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）、トリス（ディメチルラミド）シラン(tris(dimethylamido) silane)などを用いることが可能である。アミド系などの酸素原子が入っていない原料のみを用いる場合、酸化剤としてＨ２Ｏなどを添加することもある。
【００１６】
次に、ゲート絶縁膜４上に、酸素を含む伝導体膜６として膜厚０．５ｎｍのＲｕＯ２膜をＣＶＤ法にて成膜する。Ｒｕ原料として、ビス（エチルシクロペンタディニルルテニウム(bis(ethylcyclopentadienyl) ruthenium)、トリ（オクタネディオネート）ルテニウム(tri(octanedionate) ruthenium)、トリ（ディピバロリメタネート）ルテニウム(tri(dipivaloylmethanate) ruthenium)などを用いることが可能である。
【００１７】
上記のＲｕＯ２なる組成の酸化物電気伝導体は、スパッタ法にて作製することも可能である。Ｒｕターゲットを用い、ＡｒとＯ２の雰囲気下で化成スパッタを行うことも可能であるし、ＲｕＯ２ターゲットを用い、Ａｒ雰囲気中でスパッタを行うことも可能である。
【００１８】
次に、上記酸化物からなる電気伝導体膜６上に、膜厚３００ｎｍのＳｉからなるゲート電極８をＣＶＤ法にて成膜する。Ｓｉ原料として、トリス（ディメチルラミド）シラン(tris(dimethylamido) silane)、テトラエチルオルソシリケートテトラエトキシシラン(tetraethyl orthosilicate tetraethoxysilane)などを用いることが可能である。電気的なドーパントの供給源となる不純物として、Ｂ添加のために原料ガス中にトリメチルボラレート(trimethyl borate)やトリエチルボラレート(triethyl borate)などを添加して用いることも可能であるし、Ｐ添加のために原料ガス中にトリメチルフォスファイト(trimethyl phosphite)や、トリメチルフォスファート(trimethyl phosphate)や、トリエチルフォスファート(triethyl phosphate)などを添加することも可能であるし、ドーパントの供給源となる不純物を後の工程で注入することを前提として本工程ではドーパントを添加しないことも可能である。
【００１９】
上記Ｓｉ膜８はスパッタ法にて作製することも可能である。Ｓｉターゲットを用いてＡｒ雰囲気中で作製することが可能である。またＢやＡｌやＧａやＩｎやＰやＡｓやＳｂなどのドーパントを添加したＳｉターゲットを用いてＡｒ雰囲気中で作製することも可能である。
【００２０】
上記のＳｉ膜８中にドーパントを添加しなかった場合、ＢやＡｌやＧａやＩｎやＰやＡｓやＳｂなどのドーパントをイオン注入法などによって添加する必要がある。単体のＢやＡｌやＧａやＩｎやＰやＡｓやＳｂなどの原子を注入することも可能であるし、ＢやＡｌやＧａやＩｎやＰやＡｓやＳｂなどの弗化物その他の原子団を注入することも可能である。ただし、以降のソース・ドレイン領域形成段階における不純物注入条件によってはＳｉ膜８中にもドーパントが十分な量を注入されるため、本工程を省くことも可能である。
【００２１】
その後、リソグラフィー技術を用いて、Ｓｉ膜８、電気伝導体膜６、ゲート絶縁膜４をパターニングし、ゲート電極８、電気伝導体膜６、ゲート絶縁膜４からなるゲート構造を得る。
【００２２】
その後、上記ゲート部をマスクとして半導体基板２に不純物をイオン注入し、ソース・ドレイン領域２０を形成する。続いて、ゲート電極８中の不純物およびソース・ドレイン中の不純物を電気的に活性なドーパントとすることを主な目的として、熱処理を行う。熱処理は１０００℃以上の高温に瞬間的に暴露する方法も可能であるし、８００℃程度の温度に１０分以上保つ方法も可能であるし、両者の方法の間の任意の温度にて、両者の方法の間の任意の時間保持する方法も可能である。その後層間絶縁膜を形成し、コンタクトメタルを形成することでＭＯＳトランジスタを作製する。
【００２３】
なお、本実施形態では基板２として単結晶Ｓｉを例に取って説明したが、例えば単結晶または多結晶またはアモルファスであるような、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＧａＡｌＮ、ＳｉＣ、ダイヤモンド、歪みＳｉ、歪みＳｉＧｅ、歪みＧｅ、ＳＯＩ、ＳＯＮなどの基板を用いることも可能であり、基板の種別の違いは本実施形態のゲート絶縁膜４へ酸素を補うといった特質とは関係が無い。
【００２４】
また、ゲート絶縁膜４の組成としてＨｆ０．６Ｓｉ０．４Ｏ２を例に記したが、ＨｆxＳｉ1-xＯ２においてｘ＝０．３からｘ＝１．０の範囲のいずれの組成を用いることも可能である。ｘ＝０．３未満では従来のＳｉＯ２のゲート絶縁膜に対して高誘電率化の程度が低く、実用にならない。ｘ＝１．０を超えることは物理的に考えづらい。
【００２５】
また、ゲート絶縁膜であるＨｆ０．６Ｓｉ０．４Ｏ２膜４に対して、窒素雰囲気中でプラズマに暴露することで窒化を行い、ＨｆＳｉＯＮ膜を作製する。窒化処理として、アンモニアで処理することも可能である。アンモニア水またはアンモニア蒸気のいずれに曝すことも可能である。窒化の前後でアニールや酸素雰囲気中処理などを行っても良いし、必ずしも行わなくても良い。
【００２６】
上記のＨｆＳｉＯＮ膜は、スパッタ法にて作製しても良い。例えばＨｆとＳｉターゲットを用い、不活性ガスと酸素と窒素雰囲気中での化成コスパッタ法にて成膜することも可能である。あるいはＨｆ０．６Ｓｉ０．４Ｏ２なる組成のターゲットを用いて不活性ガス中でスパッタを行い、窒化処理を行うことも可能である。窒化処理として、アンモニアで処理することも可能である。アンモニア水またはアンモニア蒸気のいずれに曝すことも可能である。窒化の前後でアニールや酸素雰囲気中処理などを行っても良いし、必ずしも行わなくても良い。
【００２７】
また、ゲート絶縁膜としては、ＨｆＳｉＯ、ＨｆＳｉＯＮに限らず、例えばＺｒＳｉＯＮ、ＳｉＯＮ、ＬａＡｌＯ３、ＨｆＴｉＯ、ＣｅＯ２、ＰｒＯＸ、（ただしＸは１以上２以下）、ＨｆＣｅＯ、ＳｒＴｉＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３などの比誘電率εが４以上であって酸素を含む任意の高誘電体を用いることも、本実施形態の酸素を補填するといった特質から有効性が容易に類推可能である。比誘電率εが４未満の物質では、従来のＳｉＯ２ゲート絶縁膜に対する高誘電率化の実用上の利点が無い。
【００２８】
また、ゲート絶縁膜として、単層膜ではなく、例えばＳｉＯＮとＨｆＳｉＯＮとの積層膜、ＳｉＯ２とＨｆＳｉＯＮとの積層膜、ＨｆＳｉＯＮとＳｉＯＮとの積層膜、ＨｆＳｉＯＮとＳｉＯ２との積層膜、ＳｉＯＮとＨｆＳｉＯＮとＳｉＯＮとの積層膜、ＳｉＯ２とＨｆＳｉＯＮとＳｉＯ２との積層膜などといった、上記に記した複数のゲート絶縁膜材料の積層膜を用いることも、本実施形態の酸素を補填するといった特質から有効性が容易に類推可能である。
【００２９】
また、本実施形態では、ゲート絶縁膜４の膜厚は２ｎｍであったが、トランジスタが必要とされる動作条件に合致するように０．３ｎｍ以上５ｎｍ以下の適当な膜厚とすることが可能である。０．３ｎｍ未満の膜厚では物理的にリーク電流を抑制することが困難であり、５ｎｍを超える膜厚では少なくともＣＭＯＳプロセス技術ではスケーリングなどの利点が無い。
【００３０】
また、本実施形態においては、酸化物からなる電気伝導体として、ＲｕＯ２を例に示したが、例えばＳｒＲｕＯ３、ＲｅＯ３、ＬａＣｕＯ３などの酸素を含む電気伝導体を用いることも可能である。上記の酸化物電気伝導体として用いることが可能な物質として、例えば単一金属酸化物のＩｒＯ２、ＮｂＯ、ＭｏＯ２、ＯｓＯ２、ＲｈＯ２、ＰｔＯ２などや、ペロブスカイト類似複合金属酸化物のＬａＴｉＯ３、ＬａＶＯ３、ＳｒＦｅＯ３、ＣａＶＯ３、ＳｒＭｏＯ３、ＳｒＩｒＯ３、ＢａＭｏＯ３、ＢａＩｒＯ３、ＢａＲｕＯ３、ＣａＭｏＯ３、ＣａＮｂＯ３、ＳｒＮｂＯ３、ＢａＮｂＯ３、ＫＭｏＯ３、ＬａＭｎＯ３、ＬａＮｉＯ３、ＳｒＣｒＯ３、Ｐｂ２Ｍ２Ｏ７、ＬｉＴｉ２Ｏ４、ＹＣｏＯ３、ＥｒＣｏＯ３、ＬａＣｏＯ３、Ｌｎ２ＮｉＯ４（Ｌｎはランタノイド元素）、Ｌａ４ＢａＣｕ５Ｏ１３，Ｌａ５ＳｒＣｕ６Ｏ１５，Ｂｉ４Ｓｅ４Ｃｕ５Ｏ１９＋ｙなどや、パイロクロア複合酸化物のＡ２Ｂ２Ｏ７−ｘ（ＡはＹ，Ｌｎ（Ｌｎはランタノイド元素）、Ｔｌ、Ｉｎ、Ｐｂ、Ｂｉ、Ｂ、Ｃｄなど、ＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｚｒ、Ｔｃ、Ｈｆ、Ｒｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｓｉ、Ｇｅ、Ｓｎ、Ｇａ、Ｓｂなど）、銅酸化物系高温超電導体のＬａ（２−ｘ）ＢａｘＣｕＯ４（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｌａ（２−ｘ）ＳｒｘＣｕＯ４（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、ＹＢａ２Ｃｕ３Ｏ７，ＹｍＢａ２Ｃｕ３Ｏ７（ＹｍはＹｔ，Ｌｕ，Ｔｍ，Ｈｏなど）、Ｂｉ２Ｓｒ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋４）（ｎ＝１，２，３）、ＴｌＭ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋２．５）（ｎは１から５までの整数，ＭはＢａまたはＳｒ）、Ｔｌ２Ｍ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋４）（ｎは１から３までの整数，ＭはＢａまたはＳｒ）、ＨｇＢａ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋２）（ｎは１から３までの整数）、Ｎｄ（２−ｘ）ＣｅｘＣｕＯ４、Ｓｒ（１−ｘ）ＮｄｘＣｕＯ２、Ｓｒ（１−ｘ）ＢａｘＣｕＯ２（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｌａ１．６Ｓｒ０．４ＣａＣｕ２Ｏ６，Ｌａ１．７Ｃａ１．３Ｃｕ２Ｏ６、酸化物超伝導体のＢａ（１−ｘ）ＫｘＢｉＯ３（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｓｒ２ＲｕＯ４，ＢａＰｂ（１−ｘ）ＢｉｘＯ３，Ｂｉ（２−ｘ）ＧｄｘＲｕ２Ｏ７、Ｌａ（１−ｘ）ＳｒｘＭｎＯ３、Ｚｎ（１−ｘ）ＬｉｘＶ２Ｏ４、組成ずれ酸化物半導体のＳｎＯ２、ＴｉＯ２、Ｃｕ２Ｏ、Ａｇ２Ｏ、Ｉｎ２Ｏ３、Ｔｌ２Ｏ３、ＺｎＯ、ＢａＴｉ（Ｎｂ）Ｏ３、ＳｒＴｉ（Ｎｂ）Ｏ３、ＬａＣｒＯ３、ＷＯ３、ＴｌＯＦ、ドープされることで金属的な電気伝導を示すようになったモット絶縁体のＮｉＯ、ＣｏＯ、ＣｕＯ、Ｃｒ２Ｏ３、ＭｎＯ、（Ｖ（１−ｘ）Ｃｒｘ）２Ｏ３、Ｆｅ３Ｏ４、ＶＯ２、Ｔｉ２Ｏ３、ＴｉｎＯ（２ｎ−１）（ｎは３から６までの整数）、ｆ電子系電気伝導体のＥｕＯｘ（Ｇｄ）（ｘは１．５以上２以下の値）なども可能である。これらの酸化物電気伝導体は、半導体プロセスに必要な熱処理温度に耐えられることが必要条件である。
【００３１】
本実施形態においては、酸化物からなる電気伝導体膜６の膜厚として、０．５ｎｍを例に説明したが、膜厚が酸素を含む電気伝導体膜６を構成する酸素原子と酸素以外の原子との間の最近接距離以上であれば、上記の酸化物からなる電気伝導体膜６の主面における原子の断面積程度の凸で円盤状の任意の領域中に酸素原子が存在するため、本実施形態の特質であるゲート絶縁膜への酸素補填機能を有する。
【００３２】
しかも酸化物からなる電気伝導体膜６の膜厚が２ｎｍ以下であれば、酸素を含む電気伝導体膜中の元素がゲート絶縁膜４へ拡散する量の低減と、ゲート加工の困難化の抑制と、酸素補填過剰によるゲート絶縁膜４の厚膜化の抑制を実現することができる。酸化物からなる電気伝導体膜６の膜厚が２ｎｍを超え、酸素がゲート絶縁膜４を突き抜けて半導体基板２まで達すると、基板２とゲート絶縁膜４との界面に基板２の酸化物を生成し、ゲート絶縁膜４の厚膜化や電気的欠陥準位の増加などの問題を引き起こす。
【００３３】
なお、本実施形態においては、ゲート電極８の膜厚として、３００ｎｍを例に示したが、２ｎｍ以上５０００ｎｍ以下であればゲート電極としての機能は十分である。ゲート電極８が２ｎｍ未満であればコンタクトメタルの形成プロセスにおいて元素拡散などの問題が発生させることが予想され、５０００ｎｍを超えるようではプロセスのコストが高くなるため実用できないことが予想される。上記ゲート電極の種別や作製手法の問題により、２ｎｍ以上５０００ｎｍ以下といった制限よりさらに狭い制限が入る可能性はある。
【００３４】
以上説明したように、本実施形態によれば、酸素を含む電気伝導体膜６から酸素がゲート絶縁膜４へ供給され、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。
【００３５】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置を図３に示す。本実施形態の半導体装置は、図２に示す第１実施形態の半導体装置において、電気伝導体膜６とゲート電極８との間に拡散防止膜７を設けた構成となっている。この拡散防止膜７は、電気伝導体膜６を構成する元素がゲート電極に拡散するのを防止する機能、すなわち、電気伝導体膜中の酸素を効率的にゲート絶縁膜に補填するのを促進する機能を有している。また、この拡散防止膜７は、ゲート電極の一部となるために電気伝導性を有している。本実施形態においては拡散防止膜７の材料としてＨｆＮを用いた。
【００３６】
ＨｆＮからなる拡散防止膜７は、例えばＣＶＤ法にて２ｎｍ成膜する。ＨｆＮ膜７の原料ガスとして、例えばＨｆ［Ｎ（ＣＨ２ＣＨ３）２］Ｉ３やＨｆ（ＮＥｔ２）４などを用いることも可能である。
【００３７】
また、ＨｆＮ膜７は、Ｈｆターゲットを用いＡｒおよびＮ２雰囲気中で化成スパッタを行うことで作ることも可能であるし、ＨｆＮターゲットを用いＡｒ雰囲気中でスパッタを行うことで作ることも可能である。
【００３８】
また、拡散防止膜７の材料としてはＨｆＮに限らず、酸化物からなる電気伝導体膜６を構成する元素が拡散することを抑制する機能があって、しかも電気伝導性があれば良い。上記拡散防止膜として、例えば金属窒化物のＨｆＡｌＮ、ＺｒＮ、ＺｒＡｌＮ、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＷＮや、Ｐｔ，Ｉｒなどの貴金属や、ＷＢ、ＲｕＢ，ＨｆＢ、ＴａＢなどの硼化物や、ＷＣ，ＴａＣ，ＨｆＣなどの炭化物などを用いることも可能である。
【００３９】
本実施形態においては、拡散防止膜７の膜厚として、２ｎｍを例に示したが、３ｎｍ以下の適当な膜厚であればよい。３ｎｍを超えると、ゲート加工の困難性のため実用的ではない。
【００４０】
以上説明したように、本実施形態の半導体装置によれば、酸素を含む電気伝導体膜から酸素が効率的にゲート絶縁膜へ供給されることにより、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。また、電気伝導体膜から酸素等がゲート電極に拡散するのを防止することが可能となる。
【００４１】
（第３実施形態）
次に、本発明の第３実施形態による半導体装置を図４に示す。本実施形態の半導体装置は、図２に示す第１実施形態の半導体装置において、ゲート絶縁膜４と半導体基板２との間に、酸素の拡散を防止する酸素拡散防止膜３を設けた構成となっている。酸素拡散防止膜３は、Ｓｉ３Ｎ４、ＡｌＮ、ＢＮ、ＳｉＯＮ，ＳｉＯ２、ＡｌＯＮ，Ａｌ２Ｏ３などの材料からなる膜を０．５ｎｍの膜厚で作製することによって得られる。この酸素拡散防止膜３は、ゲート絶縁膜４から酸素が基板２へ拡散して酸素欠損を発生させことを防止する機能、すなわち電気伝導体膜６中の酸素が効率的にゲート絶縁膜に補填されるのを促進する機能を有しており、これによりフラットバンド電圧Ｖｆｂがシフトしてしまうことをさらに抑制する。この酸素拡散防止膜３は電気絶縁体である必要がある。
【００４２】
本実施形態においては、酸素拡散防止膜３として、例えば約０．５ｎｍを示したが、１．５ｎｍ以下であれば良い。酸素拡散防止膜３が１．５ｎｍを超えると、酸素拡散防止膜自体の比誘電率が高くても、スケーリング上の利点が無い。
【００４３】
本実施形態も第１実施形態と同様に、酸素を含む電気伝導体膜から酸素がゲート絶縁膜へ効率的に供給され、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。また、酸素拡散防止膜をゲート絶縁膜と半導体基板との間に設けたことにより、ゲート絶縁膜の厚膜化を抑制することが可能となり、ゲート絶縁膜の比誘電率が低下するのを防止することができる。
【００４４】
なお、本実施形態の変形例として、第２実施形態で説明した拡散防止膜７を、電気伝導体膜６とゲート電極８との間に設けてよい。
【００４５】
（第４実施形態）
次に、本発明の第４実施形態による半導体装置を図５に示す。本実施形態の半導体装置は、図２に示す第１実施形態の半導体装置において、シリコンからなるゲート電極８を酸素を含まないメタルからなるゲート電極１０に置き換えた構成となっている。このゲート電極１０は、ＨｆＡｌＮをスパッタ法にて２００ｎｍの膜厚で作製する。
【００４６】
ゲート電極１０は酸素を含まないもので無ければならない。これは、ゲート電極が酸素を含有する物質からなっている場合、比較的厚いゲート電極中の多量の酸素がゲート絶縁膜を突き抜け、基板まで達することで基板とゲート絶縁膜との界面に基板の酸化物を生成し、ゲート絶縁膜の厚膜化や電気的欠陥準位の増加などを引き起こすためである。
【００４７】
本実施形態においては、ゲート電極１０の材料としてＨｆＡｌＮを例に示したが、酸素を含まない電気伝導体であるＨｆＮ，ＺｒＮ，ＺｒＡｌＮ，ＴｉＮ、ＴｉＡｌＮ、ＨｆＢ，ＨｆＣ，ＴａＢ，ＴａＣ，ＴａＮ，ＷＢ，ＷＣ，ＷＮ，ＲｅＢ，ＲｅＣ，ＲｅＮ，ＯｓＢ，ＯｓＣ，ＯｓＮ，ＩｒＢ，ＩｒＣ，ＩｒＮ，ＰｔＢ，ＰｔＣ，ＰｔＮ，ＲｕＢ，ＲｕＣ，ＲｕＮ，ＲｈＢ，ＲｈＣ，ＲｈＮ，ＰｄＢ，ＰｄＣ，ＰｄＮ，ＬｎＢ６（Ｌｎはランタノイド元素），ＬｎＣ（Ｌｎはランタノイド元素），ＬｎＮ（Ｌｎはランタノイド元素），ＺｒＢ，ＺｒＣ，ＮｂＢ，ＮｂＣ，ＮｂＮ，ＭｏＢ，ＭｏＣ，ＭｏＮ，ＴｉＢ，ＴｉＣ，ＶＢ，ＶＣ，ＶＮ，ＣｒＢ，ＣｒＣ，ＣｒＮ，ＭｎＢ，ＭｎＣ，ＭｎＮ，ＦｅＢ，ＦｅＣ，ＦｅＮ，ＣｏＢ，ＣｏＣ，ＣｏＮ，ＮｉＢ，ＮｉＣ，ＮｉＮ，ＨｆＳｉ，ＺｒＳｉ，ＴｉＳｉ，ＴａＳｉ，ＷＳｉ，ＲｅＳｉ，ＯｓＳｉ，ＩｒＳｉ，ＰｔＳｉ，ＮｂＳｉ，ＭｏＳｉ，ＲｕＳｉ，ＲｈＳｉ，ＰｄＳｉ，ＶＳｉ，ＣｒＳｉ，ＭｎＳｉ，ＦｅＳｉ，ＣｏＳｉ，ＮｉＳｉ，ＬｎＳｉ（Ｌｎはランタノイド元素），Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，およびこれらの一種類以上からなる合金などであればよい。上記の酸素を含まない電気伝導体として、上記に例示した高融点金属であれば従来のプロセスとの整合性が良い。
【００４８】
また、ゲート電極１０の膜厚として、本実施形態では２００ｎｍを例示したが、２ｎｍ以上５０００ｎｍ以下であればゲート電極としての機能は十分である。ゲート電極が２ｎｍ未満であればコンタクトメタルの形成プロセスにおいて元素拡散などの問題が発生させることが予想され、５０００ｎｍを超えるようではプロセスのコストが高くなるため実用できないことが予想される。上記ゲート電極の種別や作製手法の問題により、２ｎｍ以上５０００ｎｍ以下といった制限よりさらに狭い制限が入る可能性はある。
【００４９】
本実施形態も第１実施形態と同様に、酸素を含む電気伝導体膜から酸素がゲート絶縁膜へ供給され、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。また、ゲート電極としてメタルゲートを用いたことにより、ゲート電極が空乏化するのを防止することができる。さらに、ゲート電極の仕事関数を任意の値とすることが可能となるので、フラットバンド電圧の値を任意の値に設定することができ、トランジスタの設計の制限を減らすことができる。
【００５０】
なお、酸素を含まないメタルからなるゲート電極は第２乃至第３実施形態およびその変形に適用してもよい。
【００５１】
（第５実施形態）
次に、本発明の第５実施形態による半導体装置を図６に示す。本実施形態の半導体装置は、図２に示す第１実施形態の半導体装置において、ゲート絶縁膜４と電気伝導体膜６との間に金属の拡散を防止する金属拡散防止膜５を設けた構成となっている。この金属拡散防止膜５として、ＨｆＯ２を０．５ｎｍ成膜することによって得る。この金属拡散防止膜５は、酸素は拡散しやすいものの金属元素の拡散程度が低いものであればＨｆＯ２以外にもＺｒＯ２、ＴｉＯ２、ＳｉＯ２、Ｌａ２Ｏ３などを用いることが可能である。なお、Ｈｆ、Ｚｒのような４価の金属元素は、酸素との格子エネルギーが比較的に低く、酸素を手放しやすい。特に、４価の金属元素の酸化物の場合、Ｌａ、Ｙ、Ｓｃ、ランタノイド元素などの３価の金属元素や、Ｍｇ、Ｃａなどの２価の金属元素を３％から１５％程度の範囲で添加することは、ＨｆＯ２やＺｒＯ２の酸素原子サイトに適度な空孔を形成し、酸素原子の流動性を高める効果があるため、好ましい。
【００５２】
また、金属拡散防止膜５の膜厚として、本実施形態では０．５ｎｍであったが、１．０ｎｍ以下であれば良い。金属拡散防止膜５の膜厚が１．０を超えると酸素を拡散させる機能が不十分となるからである。
【００５３】
本実施形態も第１実施形態と同様に、酸素を含む電気伝導体膜から金属拡散防止膜を介して酸素がゲート絶縁膜へ供給され、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。また、金属拡散防止膜を設けたことにより、電気伝導体膜とゲート絶縁膜との界面が不明となるのを防止することが可能となり、比誘電率等の電気特性が劣化するのを防止することができる。
【００５４】
なお、金属拡散防止膜は、第２乃至第４実施形態およびその変形例に適用してもよい。
【００５５】
（第６実施形態）
次に、本発明の第６実施形態による半導体装置を図７に示す。本実施形態の半導体装置は、図６に示す第６実施形態の半導体装置において、半導体基板２とゲート絶縁膜４との間に酸素拡散防止膜３を設けるとともに、電気伝導体膜６とゲート電極８との間に電気伝導体膜６を構成する元素の拡散を防止する拡散防止膜７を設けた構成となっている。
【００５６】
本実施形態も第６実施形態と同様に、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができる。また、金属拡散防止膜５を設けたことにより、電気伝導体膜６からゲート絶縁膜４へ、またゲート絶縁膜４から電気伝導体膜６へ金属が拡散するのを抑制することが可能となり、誘電率が低下する等のゲート絶縁膜の劣化を防止することができる。
【００５７】
また、酸素拡散防止膜３をゲート絶縁膜４と半導体基板２との間に設けたことにより、ゲート絶縁膜４の厚膜化を抑制することができるとともに移動度が劣化するのを防止することができる。
【００５８】
また、拡散防止膜７を設けたことにより電気伝導体膜から酸素等がゲート電極に拡散するのを防止することが可能となる。
【００５９】
なお、本実施形態において、シリコンを主成分とするゲート電極８を、酸素を含まないメタルからなるゲート電極に置き換えてもよい。この場合、ゲート電極が空乏化するのを防止することができる。
【００６０】
以上説明したように、本発明の各実施形態によれば、フラットバンド電圧Ｖｆｂのシフトが発生するのを抑制することができるとともにリーク電流を減らすことができ、トランジスタ設計の自由度を確保することが可能となる。
【図面の簡単な説明】
【００６１】
【図１】ゲート絶縁膜から酸素が脱離しないことがＶｆｂをシフトさせないための重要な要素であることを示す実験結果。
【図２】本発明の第１実施形態による半導体装置を示す断面図。
【図３】本発明の第２実施形態による半導体装置を示す断面図。
【図４】本発明の第３実施形態による半導体装置を示す断面図。
【図５】本発明の第４実施形態による半導体装置を示す断面図。
【図６】本発明の第５実施形態による半導体装置を示す断面図。
【図７】本発明の第６実施形態による半導体装置を示す断面図。
【符号の説明】
【００６２】
２  半導体基板
４  ゲート絶縁膜
５  金属拡散防止膜
６  電気伝導体膜
７  拡散防止膜
８  シリコンを主成分とするゲート電極
１０  酸素を含まないメタルからなるゲート電極
２０  ソース・ドレイン領域
【図１】
2007067266.tif 000003
【図２】
2007067266.tif 000004
【図３】
2007067266.tif 000005
【図４】
2007067266.tif 000006
【図５】
2007067266.tif 000007
【図６】
2007067266.tif 000008
【図７】
2007067266.tif 000009