(57)【要約】【課題】半導体集積回路装置の製造上のバラツキによる悪影響を回避できるようにする。【解決手段】オペアンプＯＰ２のオフセット調整を行うと、オペアンプＯＰ２の反転入力端子および非反転入力端子に流れる電流を調整することができる。すなわち、トランジスタＴｒ１がオンしたときにトランジスタＴｒ５に流れる電流とトランジスタＴｒ２がオンしたときにトランジスタＴｒ６に流れる電流とが半導体プロセス上でたとえ異なったとしても、オフセット調整することでオペアンプＯＰ１およびＯＰ２の反転入力端子および非反転入力端子に流れる電流を調整することができ、抵抗Ｒ１側に流れる電流を一致させることができる。【選択図】図１
2007295660.tif 000002
【特許請求の範囲】
【請求項１】
モータを駆動するための第１ないし第４の駆動用トランジスタを備えたブリッジ型のモータ駆動回路に流れる電流を検出する電流検出回路において、
前記第１の駆動用トランジスタに対してカレントミラー接続された第１の電流検出用トランジスタと、
前記第２の駆動用トランジスタに対してカレントミラー接続された第２の電流検出用トランジスタと、
前記第１および第２の電流検出用トランジスタの検出電流を補正する補正回路とを備えたことを特徴とする電流検出回路。
【請求項２】
前記補正回路はオペアンプを備え、前記オペアンプの入力段回路のオフセット調整がなされることで検出電流を補正することを特徴とする請求項１記載の電流検出回路。
【請求項３】
前記補正回路は、前記第１の電流検出用トランジスタに対応して設けられた第１のオペアンプと、前記第２の電流検出用トランジスタに対応して設けられた入力段回路のオフセット調整可能な第２のオペアンプとを備え、
前記第１および第２のオペアンプは、前記フルブリッジに対して対称的に設けられ、前記第２のオペアンプの入力段回路のオフセット調整がなされることで電流検出結果を補正することを特徴とする請求項１または２記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ型のモータ駆動回路に流れる電流を検出するための電流検出回路に関する。
【背景技術】
【０００２】
この種の電流検出回路は、モータ駆動回路によるモータの駆動状態を検出するために設けられており、効率良くフィードバック制御するために用いられる（例えば、特許文献１参照）。この特許文献１に開示されている構成によれば、ブリッジ型のモータ駆動回路に流れる電流をオペアンプにより検出し、電流補正演算器により補正電流値を演算し、相対誤差をメモリに記憶させている。また、電流指令値とモータ電流検出値とから電流制御値を演算し電流制御値を演算し、Ｈブリッジの駆動信号を生成している。
【特許文献１】特開平９−２４８４６号公報（特に図３、図４、図６参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
トランジスタを製造するときに半導体プロセス上の何らかの問題によりト製造時のランジスタの個々の特性のバラツキを生じてしまいオフセット調整が必要となる。しかしながら、特許文献１に開示されている構成では起動時に読取られたオフセット電圧をもとにオフセット補正することはできるもののメモリを備えていない回路構成を採用するとオフセット補正することができない。
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の製造上のバラツキによる悪影響を回避できるようにした電流検出回路を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１記載の発明は、モータを駆動するための第１ないし第４の駆動用トランジスタを備えたブリッジ型のモータ駆動回路に流れる電流を検出する電流検出回路を対象としている。この請求項１に係る発明によれば、第１の電流検出用トランジスタは、第１の駆動用トランジスタに対してカレントミラー接続されており、第２の電流検出用トランジスタは、第２の駆動用トランジスタに対してカレントミラー接続されている。
【０００５】
補正回路は、第１および第２の電流検出用トランジスタの検出電流を補正することができるため、たとえトランジスタを製造するときにトランジスタの個々の特性の製造時のバラツキを生じたとしても調整を行うことができるようになる。しかも、特許文献１に開示されている構成に比較してメモリを設けることなく電流検出回路を構成できる。
【０００６】
請求項２記載の発明によれば、補正回路はオペアンプを備えており、オペアンプの入力段回路のオフセット調整がなされることで電流検出結果を補正するため、補正回路をより簡易的に構成できる。
【０００７】
請求項３記載の発明によれば、補正回路が、第１の電流検出用トランジスタに対応して設けられた第１のオペアンプと、第２の電流検出用トランジスタに対応して設けられた入力段回路のオフセット調整可能な第２のオペアンプとを備え、第１および第２のオペアンプは、ブリッジに対して対称的に設けられ、第２のオペアンプの入力段回路のオフセット調整を行うことで電流検出結果を補正するため、補正回路をより簡単化して構成することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態について、図１および図２を参照しながら説明する。
図１は、モータ用の電流検出回路の電気的構成を概略的なブロック図により示している。
この図１に示すように、例えばフルブリッジ型のモータ駆動回路１は、第１ないし第４の駆動用トランジスタＴｒ１〜Ｔｒ４を備えている。これらの第１ないし第４の駆動用トランジスタＴｒ１〜Ｔｒ４は、それぞれＮＭＯＳＦＥＴにより構成されている。第１および第２の駆動用トランジスタＴｒ１およびＴｒ２はそれぞれモータＭの両端子Ｔ１およびＴ２と第１電源ＶＤＤの端子との間に接続されており上アームを構成する。第３および第４の駆動用トランジスタＴｒ３およびＴｒ４は、それぞれモータＭの駆動用両端子Ｔ１およびＴ２と第２電源ＧＮＤとの間に接続され下アームを構成する。
【０００９】
すなわちモータ駆動回路１は、電界効果型のトランジスタＴｒ１〜Ｔｒ４をブリッジに接続して第１および第２の２つのアームを備えたＨブリッジ回路であり、電源電圧としてバッテリ電圧ＶＤＤが供給されることによりモータＭを駆動するように構成されている。このモータ駆動回路１は、ゲート駆動回路２から駆動信号が与えられることによりモータＭを駆動するように構成されている。
【００１０】
ゲート駆動回路２は、入力信号が与えられることによりモータ駆動回路１の第１ないし第４の駆動用トランジスタＴｒ１〜Ｔｒ４のゲートを駆動するように構成されている。
第１の電流検出用トランジスタＴｒ５は、第１の駆動用トランジスタＴｒ１に対してカレントミラー接続されている。第２の電流検出用トランジスタＴｒ６は、第２の駆動用トランジスタＴｒ２に対してカレントミラー接続されている。これらのトランジスタＴｒ１およびＴｒ５間のカレントミラー比は、例えば１０：１に設定されている。
【００１１】
トランジスタＴｒ５は、そのソース／ドレインが第１電源ＶＤＤの端子およびノードＮ１間に接続されている。このノードＮ１には、オペアンプＯＰ１の非反転入力端子が接続されると共に、ダイオードＤ１のアノードが接続されている。オペアンプＯＰ１の反転入力端子には、モータＭの端子Ｔ１が接続されており、オペアンプＯＰ１の出力は、トランジスタＴｒ７のベースに接続されている。トランジスタＴｒ７は、ＢＪＴ（Bipolar Junction Transistor）により構成されている。
【００１２】
ダイオードＤ１のカソードは、トランジスタＴｒ７のコレクタに接続されており、トランジスタＴｒ７のエミッタは、可変抵抗Ｒ１を通じてグランドＧＮＤに接続されており、この可変抵抗Ｒ１の両端電圧が信号検出部３に与えられるようになっている。このようにして、第１のバッファ回路４が、ダイオードＤ１、トランジスタＴｒ７、およびオペアンプＯＰ１により構成されている。
【００１３】
信号検出部３は、ゲート駆動回路２に入力される入力信号を生成するためのフィードバック信号として検出電圧（検出信号）を前段の駆動制御回路（図示せず）に出力するように構成されている。この駆動制御回路は、入力信号を生成しゲート駆動回路２に与えるように構成されている。
【００１４】
他方、トランジスタＴｒ６は、そのソース／ドレインが第１電源電圧ＶＤＤが与えられる端子およびノードＮ２間に接続されている。このノードＮ２には、オペアンプＯＰ２の非反転入力端子が接続されると共に、ダイオードＤ２のアノードが接続されている。オペアンプＯＰ２の反転入力端子には、モータＭの端子Ｔ２が接続されており、オペアンプＯＰ２の出力は、トランジスタＴｒ８のベースに接続されている。トランジスタＴｒ８は、ＢＪＴ（Bipolar Junction Transistor）により構成されている。
【００１５】
ダイオードＤ２のカソードは、トランジスタＴｒ８のコレクタに接続されており、トランジスタＴｒ８のエミッタは、可変抵抗Ｒ１を通じてグランドＧＮＤに接続されており、この可変抵抗Ｒ１の両端電圧が信号検出部３に与えられるようになっている。このようにして、第２のバッファ回路５が、ダイオードＤ２、トランジスタＴｒ８、およびオペアンプＯＰ２により構成されている。
【００１６】
この図１に示すように、電流検出用トランジスタＴｒ５およびＴｒ６が、モータ駆動回路１に対して対称的に設けられ、第１および第２のバッファ回路４および５が、これらの電流検出用トランジスタＴｒ５およびＴｒ６に流れる電流を調整して可変抵抗Ｒ１に流すように構成されている。尚、電流検出回路Ａは、第１および第２の電流検出用トランジスタＴｒ５およびＴｒ６、第１および第２のバッファ回路４および５、抵抗Ｒ１、および信号検出部３により構成されている。補正回路Ｂは、第１および第２のバッファ回路４および５により構成されている。
【００１７】
ＭＯＳトランジスタＴｒ１〜Ｔｒ６を製造するとき、半導体プロセス上の何らかの問題により個々のトランジスタ（特にトランジスタＴｒ５およびＴｒ６）に流れる電流特性についてバラツキを生じてしまうことが発明者らにより確認されている。そこで、この検出電流のバラツキを補正する必要がある。
【００１８】
図２は、オペアンプＯＰ２を構成する入力段回路の具体的構成例を示している。この図２に示すように、オペアンプＯＰ２の入力段回路は、その差動入力側にＢＪＴを用いると共に能動負荷６を備えた差動増幅回路７により構成されており、この能動負荷６側に可変抵抗を設けることでオフセット調整回路８が構成されている。このオフセット調整回路８によりオフセット調整が可能となっている。
【００１９】
本実施形態によれば次のように作用する。オフセット調整回路８によりオフセット調整すると、オペアンプＯＰ２の反転入力端子および非反転入力端子に流れる電流を調整することができる。すなわち、トランジスタＴｒ１がオンしたときにトランジスタＴｒ５に流れる電流とトランジスタＴｒ２がオンしたときにトランジスタＴｒ６に流れる電流とが半導体プロセス上でたとえ異なったとしても、オフセット調整回路８によりオフセット調整することでオペアンプＯＰ１およびＯＰ２の入力端子に流れる電流を調整することができ、トランジスタＴｒ１がオンしたときとトランジスタＴｒ２がオンしたときとで抵抗Ｒ１側に流れる電流を一致させることができる。これにより、トランジスタＴｒ５およびＴｒ６を製造するときに各トランジスタの個々の特性の製造時のバラツキを生じたとしてもオフセット調整を行うことができる。
【００２０】
第１および第２のバッファ回路４、５が、それぞれオペアンプＯＰ１、ＯＰ２を備えて構成されているため、より簡易的に補正することができる。
第１および第２のオペアンプＯＰ１およびＯＰ２は、Ｈ型のフルブリッジに対して対称的に設けられており、第２のオペアンプＯＰ２のゲインを調整することで電流検出結果を補正しているため、補正回路をより簡単化して構成することができる。
【００２１】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
トランジスタＴｒ１〜Ｔｒ６としてＮＭＯＳＦＥＴに適用したが、他のトランジスタにも適用可能である。
補正回路Ｂは、各種スイッチング素子（例えばＭＯＳトランジスタ等）に対して並列に抵抗素子を設け、これらの直列回路を構成し、前記スイッチング素子のオンオフ切換を外部から行うことにより検出電流を補正するように構成しても良い。すなわち、第１および第２の電流検出用トランジスタＴｒ５およびＴｒ６の検出電流をオフセット補正できれば、どのように補正するように構成しても良い。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る電気的構成を概略的に示すブロック図
【図２】オフセット調整回路の一例を示す図
【符号の説明】
【００２３】
図面中、１はモータ駆動回路、Ｔｒ１は第１の駆動用トランジスタ、Ｔｒ２は第２の駆動用トランジスタ、Ｔｒ３は第３の駆動用トランジスタ、Ｔｒ４は第４の駆動用トランジスタ、Ｔｒ５は第１の電流検出用トランジスタ、Ｔｒ６は第２の電流検出用トランジスタ、Ａは電流検出回路、Ｂは補正回路、Ｍはモータを示す。
【図１】
2007295660.tif 000003
【図２】
2007295660.tif 000004