(57)【要約】【課題】ＩＧＢＴのターンオン時の抵抗を小さくする。【解決手段】  デバイスがターンオンしているときの電流に対するドリフト領域の抵抗、および広がり抵抗のターンオン時の抵抗成分を小さくするように、トレンチタイプのＩＧＢＴの隣接するトレンチの間であって、これらトレンチの下方に、ドリフト領域と同じ導電性タイプの大きい導電度の深い拡散部を設ける。この深い拡散部は、ドリフト領域の濃度より高い濃度を有し、４〜１０ミクロンの幅を有する。ウィンドーまたはダイの全幅（または厚さ）は、約７０〜３００ミクロンである。【選択図】図２
2007053375.tif 000002
【特許請求の範囲】
【請求項１】
第１の濃度を有し、平行な頂部表面および底部表面を有する、導電性タイプのうちの１つのタイプの単結晶シリコンの基板と、所定の深さにわたって、前記頂部表面内で直角に延びる複数の離間したトレンチと、前記トレンチの垂直壁をライニングするゲート酸化膜と、前記各トレンチとの間に形成され、前記トレンチよりも浅くなっており、別の導電性タイプのチャンネル拡散部と、前記基板の前記頂部表面から前記各トレンチの上方部分に沿って延びている、導電性タイプのうちの前記１つのタイプのエミッタ拡散部とを備え、前記エミッタ拡散部は、前記トレンチの間の所定の距離だけ、互いに離間しており、更に、前記チャンネル拡散部の濃度と比較して高い濃度を有し、前記エミッタ拡散部の隣接する対の間に配置された他の別の導電性タイプの浅い接点拡散部と、前記底部表面に設けられた前記別の導電性タイプのコレクタ拡散部と、前記エミッタおよびチャネル拡散部に接触するエミッタ金属電極、および前記コレクタ拡散部に接触するコレクタ電極と、前記チャンネル拡散部よりも下方に配置され、前記トレンチの底部の下方に延び、前記第１の導電度よりも高い導電度を有する、前記一方の導電性タイプの深い拡散部とを備える、順方向の電圧低下を小さくするための深い拡散部を有するトレンチＩＧＢＴ。
【請求項２】
前記トレンチは、４〜９ミクロンの深さを有し、約５〜１０ミクロンだけ離間しており、かつ約１.５ミクロンの幅を有する、請求項１記載のデバイス。
【請求項３】
前記トレンチは、約６ミクロンの深さを有し、かつ、前記チャンネル拡散部よりも深く、前記深い拡散部は、４〜１０ミクロンの幅を有する、請求項１記載のデバイス。
【請求項４】
前記エミッタ領域の各頂部表面は、導電性タイプのうちの前記別の導電性タイプの、高濃度の浅い接点拡散部を有する、請求項１記載のデバイス。
【請求項５】
前記エミッタ領域の各頂部表面は、導電性タイプである前記別の導電性タイプの、高濃度の浅い接点拡散部を有する、請求項２記載のデバイス。
【請求項６】
前記エミッタ領域の各頂部表面は、導電性タイプである前記別の導電性タイプの、高濃度の浅い接点拡散部を有する、請求項３記載のデバイス。
【請求項７】
前記エミッタ領域は、２〜４ミクロンの深さ、および１.５〜３ミクロンの横方向の幅を有し、かつ前記深さは、前記幅よりも大である、請求項１記載のデバイス。
【請求項８】
前記エミッタ領域は、前記エミッタ金属部に接触する接触表面を広くするように、それぞれのトレンチとは反対を向く浅い横方向の延長部を有する、請求項１記載のデバイス。
【請求項９】
前記エミッタ領域の各頂部表面は、導電性タイプのうちの前記別の導電性タイプの、高濃度の浅い拡散部を有する、請求項８記載のデバイス。
【請求項１０】
前記トレンチは、４〜９ミクロンの深さを有し、約５〜１０ミクロンだけ離間しており、かつ約１.５ミクロンの幅を有する、請求項９記載のデバイス。
【請求項１１】
前記一方の導電性タイプは、Ｎタイプである、請求項１記載のデバイス。
【請求項１２】
前記トレンチは、横方向に離間した直線状の平行なトレンチである、請求項１記載のデバイス。
【請求項１３】
前記トレンチは、前記トレンチの深さを横断する横断面が多辺形である、請求項１記載のデバイス。
【請求項１４】
前記直線領域の濃度よりも高い濃度を有し、前記チャンネル領域内に拡散された第１の導電性タイプの別の拡散部を更に備え、前記別の拡散部は、前記エミッタ領域の前記横方向の延長部の下に延び、かつ前記エミッタ金属部に接触している、請求項１記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチタイプのゲート絶縁バイポーラトランジスタ（ＩＧＢＴ）に関し、より詳細には、順方向の電圧低下が小さいＩＧＢＴに関する。
【背景技術】
【０００２】
ＩＧＢＴはよく知られており、プラナーセル状トポロジー、またはストライプトポロジーで実現されることが多い。このデバイスは、デバイスのターンオン時の抵抗ＲDSON、従って、方向の電圧低下ＶCE(ON)を増加させる固有のＪＦＥＴを有する。更にこのデバイスは、固有の４層の寄生サイリスタ構造を有し、このサイリスタ構造は、サイリスタのＮＰＮトランジスタがターンオンされた場合に、オン状態にラッチされる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
プラナーデバイスの固有のＪＦＥＴを除いたトレンチトポロジーでＩＧＢＴを製造できることが判っている。しかし、トレンチＩＧＢＴは、依然として固有の４層の構造を有し、従って、４層デバイス内の固有のＮＰＮトランジスタがターンオンした場合（ＲBを通過する電流が十分大きくなった場合）、デバイスはオン状態にラッチされる。更に、ＲBの値を大きくすることなく、デバイスの飽和電流を小さくすることも望まれている。
【０００４】
トレンチＩＧＢＴは、脆弱となる性質があること、すなわち、誘導負荷をスイッチングする際に、故障する可能性があることもまた判っている。このことは、逆バイアス間の低安全作動領域（ＳＯＡ）と、時々称されている。この問題は、再びＲBが大きくなったことによっても悪化する。
【０００５】
米国特許第6,683,331号（この特許の内容を、本明細書で参考例として援用する）は、ＲBが小さく、飽和電流が小さく、スレッショルド電圧Ｖτが低く、ＳＯＡが大きくなっている非パンチスルー（ＮＰＴ）のＩＧＢＴを作成するための、トレンチＩＧＢＴ構造およびその製造方法について述べている。
【０００６】
より詳細に述べると、ＲBを小さくするために、極めて狭く（横方向の幅が小さい）、深いエミッタ拡散部を有するものが提供されている。更に、極めて長い反転チャンネルを形成するために、離間したトレンチの間に、極めて深いＰチャンネルの拡散部が使用される。従って、このデバイスがアバランシュ動作をすると、エミッタの下のホール電流のためのパスは、横方向の幅が狭くなり、ＲBが小さくなり、トレンチは、極めて深い（約８ミクロン）ので、チャンネルに隣接するＰ領域は、妥当な電圧、およびＮ-タイプの基板の濃度をサポートでき、深さを最適にすることができる。
【０００７】
トレンチに沿うエミッタの深い深度により、スレッショルド電圧を制御できる。その理由は、これによって、チャンネル内に侵入する危険性（このことはＶτを大きくする）を生じることなく、極めて深いＰ+タイプの領域を使用できるからである。
【０００８】
最後に、Ｐタイプのウェルだけに、寿命キリング部のためのヘリウムの打ち込みを行うことができる。
【０００９】
また米国特許第6,683,331号のデバイスは、フロートゾーンシリコンで製造することができ、エピタキシャル層は不要である。この場合、リチャード・フランシス、およびチュー・ングを発明者とし、２０００年５月５日に出願され、現在米国特許第6,482,681号となっている対応する米国特許出願第09/565,922号のように、弱いアノード構造体が使用されている。
【００１０】
米国特許第6,683,331号に開示されているトレンチＩＧＢＴ構造では、順方向に導通中の電流は、ＭＯＳＦＥＴの電流とバイポーラ電流の組み合わせと見なすことができる。ＭＯＳＦＥＴに固有のターンオン時の抵抗は、いくつかの成分によって決定される。３００〜１２００Ｖのデバイスでは、ドリフト層の比較的高い抵抗率（一般に１４〜６０オームｃｍ）に起因し、ターンオン時の抵抗の主な寄与成分は、チャンネル領域下の広がり抵抗、およびドリフト領域の抵抗からのものである。
【００１１】
米国特許第6,683,331号のデバイスの利点を有し、ターンオン時の抵抗を小さくしたデバイスを提供することは、極めて望ましいことである。
【課題を解決するための手段】
【００１２】
本発明によれば、ベース拡散部の下方に、深い拡散膜を導入することにより、トレンチタイプのＩＧＢＴにおける広がり抵抗、およびドリフト領域の抵抗を小さくすることができる。この深い拡散部、すなわち、深いエンハンスメント領域は、Ｐタイプのベース（またはＮチャンネルデバイスに対してはＮタイプ）に対して、逆のドーピング濃度を有する。
【００１３】
本発明は、ターンオン時の抵抗を小さくすることにより、デバイスの順方向の電圧抵抗を小さくするものである。また本発明は、特定のアプリケーション（例えばスイッチング周波数）に対して、デバイスを最適にできる可能性を提供するものである。
【００１４】
更に本発明は、長寿命のエピタキシャルタイプのトレンチＩＧＢＴにおいて、ターンオフ時の電流を小さくするとともに、スイッチング時間を短縮し、よって、同じ順方向の電圧低下に対するスイッチング損失を小さくするように、照射量を大きくすることができる。このことは、多くのアプリケーションで極めて有効であり、重要なことは、短い寿命のデプレションストップタイプのトレンチＩＧＢＴでは、本発明の深いエンハンスメント領域は、デバイスの順方向の電圧低下を相当に小さくすることができることである。
【発明を実施するための最良の形態】
【００１５】
まず図１を参照する。図１には、米国特許第6,683,331号の従来構造における１対の隣接するセルの横断面が示されている。
【００１６】
米国特許第6,683,331号には、図１のデバイスの製造の詳細が記載されており、この米国特許には、使用される材料、および製造プロセスの詳細、例えばウェーハの厚さを薄くし、使用される寿命キリング部の形成、およびコレクタの後方の打ち込み部５４などについて記載されている。
【００１７】
図１に示す構造は、フロートゾーン材料の共通スタートウェーハ２５内に形成されている。しかし、エピタキシャルウェーハも使用することができる。このウェーハ２５は、隣接する深いトレンチ３１および３２を支持するＮ-タイプの基板を有し、各トレンチは、薄い、例えば１０００Åの二酸化シリコンのゲート絶縁膜３３、３４によって、それぞれ、ライニングされるとともに、導電性ポリシリコンゲート３５および３６によって、それぞれ満たされている。
【００１８】
これらのゲートは、相互に接続され（図示されず）、略図で示されるようなゲートターミナルＧを有する。これらのトレンチ３１および３２は、幅を約１.５ミクロンし、約５〜１０ミクロン離間させ、深さを４〜９ミクロン、好ましくは、約６.５ミクロンの深さとされる。
【００１９】
これらのトレンチは、Ｐ−タイプのベース拡散部３７を貫通し、この拡散部は、８ミクロンの深さのトレンチに対し、トレンチ領域において、（シリコンの頂部表面から測定した場合に）約５ミクロンの深さとなっている。
【００２０】
トレンチ３１および３２は、Ｎ+エミッタ領域４０および４１を、それぞれ貫通しており、これらのエミッタ領域は、極めて深く（２ミクロン〜４ミクロン）、横方向の長さが極めて短く、例えば１.５ミクロン〜３ミクロンとなっている。エミッタ領域４０および４１は、それぞれ、浅いシェルフ接点領域４２および４３を有し、これらの接点領域は、約０.２ミクロン〜０.５ミクロンの横方向の長さを有する。
【００２１】
重要なことは、トレンチ３１および３２は、約２μｍ（これが限界値ではない）にわたって、深いエンハンスメント領域１００内に進入していることである。
【００２２】
エミッタ領域４０と４１との間において、Ｐ−ベース３７内に、Ｐ+接点領域５０が進入している。ポリシリコンゲート３５および３６は、適当な絶縁酸化膜５１によってカバーされている。デバイスの頂部表面は、アルミニウムまたはその他の適当なエミッタ接点５２を支持している。デバイスの後面には、コレクタ接点５３を維持するＰ＋拡散部５４が設けられている。
【００２３】
極めて深いトレンチ（６.５ミクロン）、および極めて深いＰ-ベース３７（７ミクロン）を使用するため、極めて深くて、狭いエミッタ領域４０および４１を使用することが可能となっている。一方、エミッタ領域の下（例えば２ミクロン）に、十分長い反転可能なチャンネルが残っており、Ｐタイプの領域３７が、妥当な電圧をサポートすることができ、Ｎ-タイプの基板２６を最適化できるようになっている。
【００２４】
また、デバイスがアバランシュ動作すると、Ｐ+領域５４からホール電流が流れ、更にエミッタ４０および４１の下方を流れ、エミッタ領域４０および４１の下方の有効抵抗ＲBを通過する。この抵抗は、例えばＮＰＮトランジスタ４０、３７、２６のターンオンを防止するとともに、ＩＧＢＴ構造のラッチ４を防止するよう、極めて小さい。
【００２５】
エミッタ４０および４１の棚状突起領域４２、４３は、それぞれ、Ｐ+領域５０の上部にあり、デバイスのＲBの一部を形成していないことに留意されたい。しかし、これらの棚状突起領域４２、４３は、エミッタ領域４０および４１を、エミッタ接点に接続するための主要なポイントであり、製造中に、避けることのできないマスクの不整合が生じても、接続を可能にしている。
【００２６】
図２に示す本発明は、図１の構造を改良したものである。図２において、図１の部分と同様な部分には、同じ符号をつけてある。図２との基本的な違いは、トレンチ３１の底部とトレンチ３２の底部との間にあり、かつこれらトレンチの下方に配置された新規な深いエンハンスメントＮタイプの領域１００が使用されている点にある。Ｎタイプの領域１００は、他のすべての導電濃度のタイプが反転された、Ｐタイプのチャンネルデバイス内のＰタイプ領域となっている。
【００２７】
深いエンハンスメント領域１００は（６μｍの深いトレンチの場合）、４μｍ〜１０μｍの深さを有し、Ｎ-タイプの基板２６の濃度よりも、かなり高い濃度を有する。この深いエンハンスメント領域１００は、デバイスの広がり抵抗、およびドリフト領域の抵抗を小さくするので、デバイスの順方向の電圧低下を小さくする。
【００２８】
またこの領域１００は、デバイスを特定のアプリケーションに合わせて、最適にするよう、濃度および深さを調節することができる。例えば、特定のアプリケーションに対する他のパラメータに対して、スイッチング周波数を調節できる。寿命の長いエピタキシャルデバイスでは、スイッチング時間のターンオフ電流を小さくし、同じ順方向電圧低下分に対するスイッチング損失を少なくするように、照射量を大きくすることができる。更に、短い寿命のデプレションストップタイプのトレンチＩＧＢＴでは、深いエンハンスメント領域１００により、順方向の電圧低下が相当に小さくなっている。
【００２９】
図３〜図９は、図２に示したデバイスを製造するのに使用できるプロセスシーケンスを示す。ここに示す照射量および打ち込み密度は、特定のデバイスのためのものであり、本発明の実施に際し、所望のように変えることができる。図３では、２２〜３０オームｃｍの抵抗率を有するシリコン製のスタートウェーハ１１０は、上部に、１μｍの厚さまで成長した酸化膜１１１を有する。
【００３０】
図４は、フォトレジスト１１２を処理し、酸化膜１１１内にウィンドー１１３を開口させるマスクステップを示す。図４における露出したシリコン表面に対し、１２０ＫｅＶにて、１Ｅ１２〜１Ｅ１３／ｃｍ2の照射量のリンの打ち込みが行われる。
【００３１】
次に、フォトレジスト１１２を剥離し、新規な深いＮタイプの拡散部１００を形成するように、１１７５℃にて、４〜１６時間の間、リンの打ち込みを続ける。同時に、図５に示すように、約１.２μｍまで酸化膜１１１は成長し、約７０００Åまで、より薄い酸化膜１２０が成長する。その後の熱処理ごとに、領域１００は深くなる。
【００３２】
次に、終了マスクステップを実行する。図６に示すように、終了マスクは、酸化膜１１１および１２０内のウィンドーを構成し、７Ｅ１４／ｃｍ2の照射量で、ホウ素をウェーハに打ち込む。この打ち込みを、図７に示すように、１１７５℃にて２時間続け、Ｐ+チャンネル領域１２５および終了拡散部１２６を形成する。同時に、厚くされた領域１３０（９０００Å）、１３１（１.４μｍ）、および１３２（７０００Å）を含む新しい酸化膜を成長させる。
【００３３】
図８は、エミッタの打ち込みマスクとしても働くトレンチマスク１４０が設けられた次のステップを示す。酸化膜１３０、１３２には、ウィンドー１４１および１４２が開口し、１２０ＫｅＶにて、１Ｅ１６／ｃｍ2でヒ素の打ち込みを実行する。この打ち込みを、１１７５℃で３０分間続け、Ｎ++エミッタ領域１５０を形成する。
【００３４】
その後、図８に示すように、トレンチのエッチングを実行し、約６μｍの深さを有する離間した平行なトレンチ１６０、１６１を形成する。
【００３５】
図９に示すように、また米国特許第6,683,331号に示され、更に図９に示されているように、セル構造体を完成する。ここで、約３μｍ幅の接点ウィンドー１７１を貫通するように、Ｐ+領域１７０を打ち込み、拡散させる。ゲート酸化膜１７２は、約１５００Åの厚さであり、トレンチの間隔は約６μｍ、トレンチの幅は約１.５ミクロンである。
【００３６】
上記のプロセスにおけるセルは、単一のダイ内に数千個まで設けられるセルのうちの２つであり、ウェーハステージでは、ダイと共に形成される。本明細書では、ダイなる用語とウェーハなる用語は、相互に交換可能に使用している。
【００３７】
以上、本発明の特定の実施例に関連して、本発明について説明したが、当業者には、上記以外の多くの変形例、変更例、およびその他の用途が明らかであると思う。従って、本発明は、本明細書に開示した特定の実施例によって限定されるものではない。
【図面の簡単な説明】
【００３８】
【図１】米国特許第6,683,331号のデバイスの接合パターンを有するＩＧＢＴトレンチダイのうちの隣接する２つのトレンチの断面図である。
【図２】本発明の追加された新規な深いエンハンスメント領域を示す、図１と類似する断面図である。
【図３】図２のデバイスを製造するためのプロセスにおける第１ステップを示すウェーハ（またはダイ）の小さい部分を示す断面図である。
【図４】図３の構造において、マスクおよび打ち込みステップの後の構造を示す図である。
【図５】図４の構造において、Ｎタイプの拡散部を形成するための拡散ステップの後の構造を示す図である。
【図６】図５の構造において、終了マスクステップおよび終了打ち込みの後の構造を示す図である。
【図７】図６の構造において、ホウ素の打ち込みおよび酸化ステップの後の構造を示す図である。
【図８】図７の構造において、トレンチのマスクおよびエミッタの打ち込み後の構造を示す図である。
【図９】図８の構造において、エミッタの打ち込みおよびトレンチのエッチング後の構造を示す図である。
【図１０】図９の構造において、図２に示されているようなトレンチセルを完成した後の構造を示す図である。
【符号の説明】
【００３９】
２５    スタートウェーハ
３１、３２    トレンチ
３３、３４    ゲート絶縁膜
３５、３６    ゲート
３７    ベース拡散部
４０、５１    エミッタ領域
４２、４３    接点領域
５０    接点領域
５１    絶縁酸化膜
５２    エミッタ接点
５３    コレクタ接点
５４    Ｐ+拡散部
１００    エンハンスメントＮ領域
１１１    酸化膜
１１２    フォトレジスト
１１３    ウィンドー
１２０    酸化膜
１３０、１３１、１３２    厚くされた領域
１４０    トレンチマスク
１４１、１４２    ウィンドー
１６０、１６１    トレンチ
１７０    Ｐ＋領域
１７２    ゲート酸化膜
【図１】
2007053375.tif 000003
【図２】
2007053375.tif 000004
【図３】
2007053375.tif 000005
【図４】
2007053375.tif 000006
【図５】
2007053375.tif 000007
【図６】
2007053375.tif 000008
【図７】
2007053375.tif 000009
【図８】
2007053375.tif 000010
【図９】
2007053375.tif 000011
【図１０】
2007053375.tif 000012
【手続補正書】
【提出日】平成18年10月12日(2006.10.12)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007053375.tif 000013
【図２】
2007053375.tif 000014
【図３】
2007053375.tif 000015
【図４】
2007053375.tif 000016
【図５】
2007053375.tif 000017
【図６】
2007053375.tif 000018
【図７】
2007053375.tif 000019
【図８】
2007053375.tif 000020
【図９】
2007053375.tif 000021
【図１０】
2007053375.tif 000022
【外国語明細書】
2007053375000001.pdf