(57)【要約】【課題】  少なくとも１種類以上の材料特性をもつアンダーフィルを使用し、機器の性能を向上させるアンダーフィルの利用方法を提供する。【解決手段】  異なる基板間にアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とするアンダーフィルの塗布方法である。【選択図】  図１
2007005477.tif 000002
【特許請求の範囲】
【請求項１】
異なる基板間にアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とするアンダーフィルの塗布方法。
【請求項２】
前記アンダーフィル材料を注入するときは、前記接続端子または前記金属導体パターンから発生するノイズの種類に対応したアンダーフィル材を、前記接続端子または前記金属導体パターン付近に塗布することを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項３】
前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブを設け、比誘電率または比透磁率を調整することでフィルタ特性とすることを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項４】
前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にミアンダーラインを設け、比誘電率または比透磁率を調整することでフィルタ特性とすることを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項５】
前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとミアンダーラインを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とすることを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項６】
前記アンダーフィル材料は、比誘電率または比透磁率のどちらか一方だけ有することを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項７】
前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にスパイラルを設け、比誘電率または比透磁率を調整することでフィルタ特性とすることを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項８】
前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとスパイラルを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とすることを特徴とする請求項１に記載のアンダーフィルの塗布方法。
【請求項９】
異なる基板間の電極毎の特性に合わせて、２種類以上のアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とするアンダーフィルの塗布方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に使用するアンダーフィルの塗布に係り、特にアンダーフィルを用いたノイズ除去の技術に関する。
【背景技術】
【０００２】
従来、アンダーフィルは、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージなどのＬＳＩ（集積回路）を基板に実装した際の接合強度を向上させるために用いられている。例えば、携帯機器などのように、振動や衝撃または温度変化などの環境下で使用される場合、ＬＳＩの端子とマザーボード（基板）の電極を半田ボールで接続しただけでは、接合強度が保てないため、アンダーフィルを使用して接合強度を向上させる必要がある。また、アンダーフィルの材料は絶縁材料が使用される。
【０００３】
しかしながら、近年の機器の小型化にともない部品実装スペースが確保しにくくなり、ＬＳＩ周辺に部品を実装するスペースを確保することが困難である。ＬＳＩは基本的に単独で機能するが、大抵の場合、マザーボードにＬＳＩ以外に、ＬＳＩの性能を向上させるために必要な部品を実装する必要がある（例えば、パスコンなどがあげられる）。そのため、部品実装位置を考慮した基板設計が必要になり、部品点数の増加、コストの増加につながる。
【０００４】
さらに、ＬＳＩからノイズ成分を発信していることがある。これらのノイズ分はフロアノイズなどになり、ダイナミックレンジの低下につながる。また、通信機器などに使用するＬＳＩは、ＲＦ（Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）など高い周波数帯で動作するものが多く、高周波成分が漏れることでＶＣＣＩ（情報処理装置等電波障害自主規制協議会）、ＦＣＣ（Ｆｅｄｅｒａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｃｏｍｍｉｓｓｉｏｎ）などの定める規格に収まらないなどの問題が発生することがある。
【０００５】
また、ＬＳＩは極力ワンパッケージ内に多くの機能を詰め込む方向で設計がされる場合がある。そのため、最近ではアナログ回路、デジタル回路がワンパッケージに混在したＬＳＩが多くでてきている。このような場合にアナログ系にデジタル系のノイズが重畳されてしまう場合や、その逆の場合も考えられる。また、ＬＳＩの入出力にノイズ成分が重畳することで様々な影響を機器におよぼすことがある。
【０００６】
また、特許文献１によれば、チップ接続と端子の高密度エリアアレイ接続が可能になり、低誘電率化と内部配線長の短縮によりディレーとノイズが削除され、アンダーフィルとエンカプスラントにより耐応力、耐湿信頼性が向上する提案がされている。特許文献２によれば、比誘電率が低いために誘電損失が少なく、雑音特性が良好な樹脂封止型半導体装置を容易に得ることができる提案がされている。
【０００７】
また、特許文献３によれば、回路基板の側面を覆設する樹脂が高誘電率になることから電磁波の波長を自由空間の１／√εr（εrは比誘電率）に短縮できるので、アンテナを小型化でき、データキャリア自体の小型化を図ることができ、回路基板あるいは封止樹脂の可撓性を損なうことなく小型化ができる提案がされている。
【０００８】
しかし、特許文献１，２，３に記載の方法は、アンダーフィル材を用いているが、アンダーフィル材にフィルタ特性を持たせて積極的にノイズ成分を除去するための方法ではない。
【特許文献１】特開平６−２４４３２０号公報
【特許文献２】特開平９−０６４２３６号公報
【特許文献３】特開２００２−２２２３９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記のような実情に鑑みてなされたものであり、少なくとも１種類以上の特性をもつアンダーフィルを使用し、機器のノイズ成分を除去し性能を向上させるアンダーフィルの塗布方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にひとつの態様であるアンダーフィルの塗布方法は、異なる基板間にアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とする。
【００１１】
また、前記アンダーフィル材料を注入するときは、前記接続端子または前記金属導体パターンから発生するノイズの種類に対応したアンダーフィル材を、前記接続端子または前記金属導体パターン付近に塗布してもかまわない。
【００１２】
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。
【００１３】
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にミアンダーラインを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。
【００１４】
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとミアンダーラインを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とする。
【００１５】
また、前記アンダーフィル材料は、比誘電率または比透磁率のどちらか一方だけ有することを特徴とする。
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にスパイラルを設け、比誘電率または比透磁率を調整することでフィルタ特性とする。
【００１６】
また、前記アンダーフィル材料の特性を、塗布範囲内の所定の前記接続端子と前記金属導体パターン付近にオープンスタブとスパイラルを設け、比誘電率または比透磁率を調整することで減衰極を有する共振特性とする。
【００１７】
本発明にひとつの態様であるアンダーフィルの塗布方法は、異なる基板間の電極毎の特性に合わせて、２種類以上のアンダーフィル材料を注入して、前記アンダーフィル材料の比誘電率または比透磁率を調整して、前記基板の有する接続端子と金属導体パターンに発生するノイズの周波数帯域の利得を減衰することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、部品点数を削減でき、さらに機器自身の発するノイズ成分および、外来ノイズの影響を低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
次に、アンダーフィル材料に接合強度の向上以外の利用方法として、異なる特性の複数のアンダーフィルを用いることでノイズ成分を除去する方法について説明する。図１（ａ）は、ＢＧＡのパッケージで製造されるＩＣ１をマザーボード２（基板）に実装した図である。
【００２０】
ＢＧＡパッケージのＩＣ１は、例えば集積回路（ＬＳＩ）３をインターポーザ４（基板）に搭載し、ワイヤ５により集積回路３の電極とインターポーザ４上の電極とを接続する。次に、シールドケース６とインターポーザ４の間に、樹脂を注入する。本例に示すＢＧＡパッケージのＩＣ１の接続端子７である半田ボールとマザーボード２に形成されるパターン（金属導体）を、半田により接合される。
【００２１】
ところが、インターポーザ４やマザーボード２は、環境の変化により様々な変化が基板に発生する。例えば温度変化であれば、基板は熱により伸縮が発生する。また、湿度変化であれば、基板が吸水することで基板が変形することがある。このような基板の変化によって半田ボールがインターポーザ４またはマザーボード２から剥がれ、欠落することがある。そこで、通常アンダーフィル８をインターポーザ４とマザーボード２の間に注入して、接合することで接合強度を向上させる。
【００２２】
図１の点線範囲９が示す点線で囲まれた接続端子７は、ＲＦの信号入力端子である。点線範囲１０が示す点線で囲まれた接続端子７は、ＲＦ信号出力端子である。また、点線範囲１１は電源端子であり、点線範囲１２はロジックインターフェース（制御信号の入出力端子など）を示す。
【００２３】
また、図１（ａ）のように配置されたＢＧＡの端子の場合に、同図（ｂ）に示すように、複数のアンダーフィル８ａ、８ｂを塗布する（ここで底面図にマザーボード２を示さず、アンダーフィル材料８ａ、８ｂを便宜上一緒に示す）。ＲＦブロック（ＲＦの信号入力端子９、ＲＦの信号出力端子１０）には低損失、低誘電率、低透磁率の材料により構成されたアンダーフィル材料８ａを塗布する。
【００２４】
電源ブロック（点線範囲１１：電源端子）、制御ブロック（点線範囲１２：制御信号の入出力端子）については、高損失、高誘電率、高透磁率の材料により構成されるアンダーフィル材料８ｂを塗布する。
【００２５】
電源ブロック、制御ブロックはアンダーフィル材料の特性により、高インピーダンスとなるため外部からの高調波成分を伝播しにくくする。
また、損失を大きくすることで不要な高調波成分は熱に変換され電気的に無害化されるので、さらにノイズ対策を進めることが可能である。
【００２６】
上記のようにアンダーフィル材料に誘電材料、磁性材料を用いることで給電線路部分にフィルタ特性を持たせることが可能である。
誘電材料は、チタン酸バリウム等の高誘電体材料やエポキシ等の樹脂材を使用する。また、磁性材料は、フェライト等の高透磁率材料やエポキシ等の樹脂材を使用する。
【００２７】
図１に示した塗布のパターンは、ノイズ除去の効率を上げるために、ＩＣ１の接続端子の配置により、アンダーフィル材料８の特性と塗布パターンを考慮する必要がある。
（アンダーフィル材料のシミュレーション）
上記説明したアンダーフィル材料に誘電材料、磁性材料を用いて給電線路部分にフィルタ特性をもたせた構成について、シミュレーション結果を用い説明する。
【００２８】
シミュレーション条件は、マザーボード２側線路を５０Ωマイクロストリップ線路（ＭＳＬ線路）とし、線路幅＝１．５ｍｍ、基材厚＝０．８ｍｍ、基材εr＝４．４とする。
インターポーザ４（ＢＧＡ製品など）側線路も５０Ωマイクロストリップ線路とし線路幅＝０．７ｍｍ、基材厚＝０．３ｍｍ、基材εr＝４．４とする。
（実施例１）
図２にインターポーザ上に設けられた金属導体１３とマザーボード２上に設けられた金属導体１４を、接続端子７（図１で示した半田ボール７に相当する）により接続した図を示す。マザーボード２とインターポーザ４の間にはアンダーフィル材料８が塗布されている。接続端子７には、マザーボード２とインターポーザ４に垂直給電を行い、周波数０〜１．２ＧＨｚまで変化させＳパラメータを計測するシミュレーションを行った。ここで、本シミュレーションでは数ＭＨｚ以上の領域を計測するため、特性インピーダンスで入出力を終端した状態で、容易に測定を行うことができるＳパラメータを用いている。特に、Ｓ２１（順方向伝達係数）に注目し、Ｓ１１（入力反射係数）、Ｓ２２（出力反射係数）もグラフに一緒に示す。
【００２９】
図３は、図２の構成において、アンダーフィル定数を比誘電率εｒ＝１、損失係数ｔａｎδ＝０／比透磁率μｒ＝１、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００３０】
損失係数ｔａｎδは、誘電率の場合、ｔａｎδ＝εｒ´´／εｒ´で示され、透磁率の場合はｔａｎδ＝μｒ´´／μｒ´で示される。
Ｓ２１は、５０ＭＨｚのとき０〔ｄＢ〕、２５０ＭＨｚのとき０．０２〔ｄＢ〕、５５０ＭＨｚのとき０．０３〔ｄＢ〕、７５０ＭＨｚのとき０．０５〔ｄＢ〕、１０５０ＭＨｚのとき０．０７〔ｄＢ〕となる。
【００３１】
図４は、図２の構成において、アンダーフィル定数を比誘電率εｒ＝１００、損失係数ｔａｎδ＝０／比透磁率μｒ＝１、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００３２】
Ｓ２１は、５０ＭＨｚのとき０．０２〔ｄＢ〕、２５０ＭＨｚのとき０．４０〔ｄＢ〕、５５０ＭＨｚのとき１．６２〔ｄＢ〕、７５０ＭＨｚのとき２．６５〔ｄＢ〕、１０５０ＭＨｚのとき４．２３〔ｄＢ〕となる。
（実施例２）
次に、図５にインターポーザ上に設けられた金属導体１３とマザーボード２上に設けられた金属導体１４を、接続端子７（図１で示した半田ボール７に相当する）により接続した図を示す。このときに、マザーボード２にオープンスタブ１５を接続端子７と接続して付近に設ける。マザーボード２とインターポーザ４の間にはアンダーフィル材料８が塗布されている。接続端子７には、マザーボート２とインターポーザ４に垂直給電を行い、周波数を０〜１．２ＧＨｚまで変化させＳパラメータを計測するシミュレーションを行った。
【００３３】
図６に図５の詳細な図面を示す。オープンスタブ１５は、マザーボード２に接続端子７を略中心に、左右に配設する。
本実施例では、オープンスタブ１５をマザーボード２側でレイアウトしたが、インターポーザ４側でもレイアウトすることも可能である。
【００３４】
また、矩形スタブをシミュレーションで使用したが、バタフライタイプ（扇形）等でもよい。
図７は、図５の構成において、アンダーフィル定数を比誘電率εｒ＝１００、損失係数ｔａｎδ＝０．1／比透磁率μｒ＝１、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００３５】
Ｓ２１は、５０ＭＨｚのとき０．９９〔ｄＢ〕、２５０ＭＨｚのとき７．６１〔ｄＢ〕、５５０ＭＨｚのとき１３．７４〔ｄＢ〕、７５０ＭＨｚのとき１６．４６〔ｄＢ〕、１０５０ＭＨｚのとき１９．６４〔ｄＢ〕となる。
【００３６】
ここで、実施例１においては比誘電率＝１００の場合、１ＧＨｚ付近でＳ２１は４〔ｄＢ〕程度の減衰しか得られないが、給電部パターンを工夫しオープンスタブを付加することで２０〔ｄＢ〕程度に減衰することができる。また、金属導体パターンを最適化することでさらに減衰量を多く取ることも可能である。
（実施例３）
次に、図８は、インターポーザ上に設けられた金属導体１３とマザーボード２上に設けられた金属導体１４を、接続端子７（図１で示した半田ボール７に相当する）により接続した図を示す。このときに、マザーボード２にミアンダーライン１６を接続端子７から伸ばして接続端子７付近に設ける。マザーボード２とインターポーザ４の間にはアンダーフィル材料８が塗布されている。接続端子７には、マザーボート２とインターポーザ４に垂直給電を行い、周波数０〜１．２ＧＨｚまで変化させＳパラメータを計測するシミュレーションを行った。
【００３７】
図９に図８の詳細な図面を示す。本実施例では、ミアンダーライン１６は、ハイインピーダンスラインとするため、５０Ω線路よりも細くレイアウトし、線路幅＝０．１ｍｍ、ギャップ０．１ｍｍ、折り返し数＝１０回とする。
【００３８】
ミアンダーライン１６は、マザーボード２側にレイアウトしたが、インターポーザ４側に配設してもかまわない。
また、円形、矩形でスパイラル状にレイアウトしても同様の効果を得ることができる。
【００３９】
図１０は、図８の構成において、アンダーフィル定数を比誘電率εｒ＝１、損失係数ｔａｎδ＝０／比透磁率μｒ＝１、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００４０】
Ｓ２１は、５０ＭＨｚのとき０．２〔ｄＢ〕、２５０ＭＨｚのとき０．０８〔ｄＢ〕、５５０ＭＨｚのとき０．１９〔ｄＢ〕、７５０ＭＨｚのとき０．２９〔ｄＢ〕、１０５０ＭＨｚのとき０．４９〔ｄＢ〕となる。
【００４１】
図１１は、図２の構成において、アンダーフィル定数を比誘電率εｒ＝１、損失係数ｔａｎδ＝０／比透磁率μｒ＝１０００、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００４２】
Ｓ２１は、５０ＭＨｚのとき０．４３〔ｄＢ〕、２５０ＭＨｚのとき５．３１〔ｄＢ〕、５５０ＭＨｚのとき１０．７１〔ｄＢ〕、７５０ＭＨｚのとき１２．７９〔ｄＢ〕、１０５０ＭＨｚのとき１２．０３〔ｄＢ〕となる。
【００４３】
比透磁率＝１０００の場合、ミアンダーラインを配する事で１ＧＨｚ減衰量を１２〔ｄＢ〕程度得ることが可能である。ミアンダーラインは、Ｌ成分を得るためのものである。ハイインピーダンス線（Ｈｉｇｈ Ｉｍｐｅｄａｎｃｅ Ｌｉｎｅ）を用いていればスパイラル（Ｓｐｉｒａｌ）などを用いても同様の効果が得られる。さらに、パターンの最適化により減衰量を多く取ることも可能である。
（実施例４）
次に、図１２は、インターポーザ上に設けられた金属導体１３とマザーボード２上に設けられた金属導体１４を、接続端子７（図１で示した半田ボール７に相当する）により接続した図を図７に示す。このときに、マザーボード２にオープンスタブ１５とミアンダーライン１６を接続端子７から伸ばして接続端子７付近に設ける。マザーボード２とインターポーザ４の間にはアンダーフィル材料８が塗布されている。接続端子７には、マザーボート２とインターポーザ４に垂直給電を行い、周波数０〜１．２ＧＨｚまで変化させＳパラメータを計測するシミュレーションを行った。
【００４４】
図１３に図１２の詳細な図面を示す。マザーボード２にミアンダーラインとオープンスタブをレイアウトすることで、インダクタンス成分（ミアンダーライン等）、キャパシタンス成分（オープンスタブ等）を構成することで電気的共振を得る。
【００４５】
図１４に図１２の構成において、アンダーフィル定数を比誘電率εｒ＝１００、損失係数ｔａｎδ＝０／比透磁率μｒ＝１０００、損失係数ｔａｎδ＝０としたときのシミュレーション結果である。
【００４６】
Ｓ２１は、５０ＭＨｚのとき０．２２ｄＢ、１５０ＭＨｚのとき３２．１５〔ｄＢ〕、３００ＭＨｚのとき３１．８３〔ｄＢ〕、６００ＭＨｚのとき３４．５７〔ｄＢ〕、１０００ＭＨｚのとき３５．６７〔ｄＢ〕となる。
【００４７】
給電部にオープンスタブ、ミアンダーラインを組合せることで共振回路を構成し、減衰極を作ることが可能である。シミュレーションでは、減衰極における減衰量は３０〔ｄＢ〕以上得られた。
【００４８】
金属導体１３、１４および接続端子７のレイアウトや、アンダーフィル材料の誘電材料、磁性材料の定数を調整することで減衰極を所望の周波数ポイントに設定可能であり、所望の高調波カットに応用することが出来る。
【００４９】
上記構成により、高誘電率材料を使用することによるパスコン効果を得ることができる。
さらにノイズ除去の効率を上げるには、各アンダーフィル材料の特性を考慮したレイアウトをする。例えば半田ボールを接続する基板面の電極の大きさ、半田ボールの形状を変える。
【００５０】
上記、実施例において、ハイインピーダンスライン（ミアンダ、スパイラル等含む）を長くすること、インピーダンスを大きくすることで遮断周波数を低域側にシフトできる。また、スタブの大型化、伝送線路を太くする（インピーダンスを下げる）ことで、遮断周波数を低域側にシフトできる。
【００５１】
なお、当然ではあるが、インターポーザ４とマザーボード２で、剥がれ易い部分と剥がれ難い部分が分かっていれば、アンダーフィルの硬化が異なる複数種類のアンダーフィルを用いて適切な場所に、適切なアンダーフィル材料を適量塗布する。
【００５２】
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明を示す（ａ）側面図と（ｂ）底面図である。
【図２】マザーボードとインターポーザの間にアンダーフィルを設け垂直給電を行う図である。
【図３】図２の構成における、アンダーフィル定数εｒ＝１、ｔａｎδ＝０  /  μｒ＝１、ｔａｎδ＝０でシミュレーションした結果を示す図である。
【図４】図２の構成における、アンダーフィル定数εｒ＝１００、ｔａｎδ＝０  /  μｒ＝１、ｔａｎδ＝０でシミュレーションした結果を示す図である。
【図５】マザーボードとインターポーザの間にアンダーフィルを設け、さらに給電部にオープンスタブを設けて垂直給電を行う図である。
【図６】図５の上面図である。
【図７】図５の構成における、アンダーフィル定数εｒ＝１００、ｔａｎδ＝０．１  /  μｒ＝１、ｔａｎδ＝０で、給電部にオープンスタブを付加してシミュレーションした結果を示す図である。
【図８】マザーボードとインターポーザの間にアンダーフィルを設け、さらに給電部にミアンダーラインを付加して垂直給電を行う図である。
【図９】図８の上面図である。
【図１０】図７の構成における、アンダーフィル定数εｒ＝１、ｔａｎδ＝０  /  μｒ＝１、ｔａｎδ＝０で、給電部にミアンダーラインを付加してシミュレーションした結果を示す図である。
【図１１】図７の構成における、アンダーフィル定数εｒ＝１、ｔａｎδ＝０  /  μｒ＝１０００、ｔａｎδ＝０で、給電部にミアンダーラインを付加してシミュレーションした結果を示す図である。
【図１２】マザーボードとインターポーザの間にアンダーフィルを設け、さらに給電部にオープンスタブとミアンダーラインを付加して垂直給電を行う図である。
【図１３】図１２の上面図である。
【図１４】図１０の構成における、アンダーフィル定数εｒ＝１００、ｔａｎδ＝０  /  μｒ＝１０００、ｔａｎδ＝０で、給電部にオープンスタブとミアンダーラインを付加してシミュレーションした結果を示す図である。
【符号の説明】
【００５４】
１  ・・・  ＩＣ
２  ・・・  マザーボード（基板）
３  ・・・  集積回路（ＬＳＩ）
４  ・・・  インターポーザ（基板）
５  ・・・  ワイヤー
６  ・・・  シールドケース
７  ・・・  接続端子（半田ボール）
８  ・・・  アンダーフィル
８ａ  ・・・  低損失、低誘電率、低透磁率の材料により構成されたアンダーフィル材料
８ｂ  ・・・  高損失、高誘電率、高透磁率の材料により構成されたアンダーフィル材料
９  ・・・  ＲＦブロック（ＲＦの信号入力端子）
１０  ・・・  ＲＦブロック（ＲＦの信号出力端子）
１１  ・・・  電源ブロック（電源端子）
１２  ・・・  制御ブロック（制御信号の入出力端子）
【図１】
2007005477.tif 000003
【図２】
2007005477.tif 000004
【図３】
2007005477.tif 000005
【図４】
2007005477.tif 000006
【図５】
2007005477.tif 000007
【図６】
2007005477.tif 000008
【図７】
2007005477.tif 000009
【図８】
2007005477.tif 000010
【図９】
2007005477.tif 000011
【図１０】
2007005477.tif 000012
【図１１】
2007005477.tif 000013
【図１２】
2007005477.tif 000014
【図１３】
2007005477.tif 000015
【図１４】
2007005477.tif 000016