(57)【要約】【課題】  ラッチアップ現象の発生を抑制しながら、蓄積領域によるオン電圧の低減効果を得ること。【解決手段】  縦型の半導体装置１１の半導体基板２０は、ｎ−型の不純物を含むドリフト領域２８と、そのドリフト領域２８の表面側において半導体基板２０の表面に沿って形成されている２種類の部分領域６２、６４を備えている。第１種類の部分領域６２は、第１ボディ領域３２と、エミッタ領域３６と、第１ボディコンタクト領域３８を有している。第２種類の部分領域６４は、第２ボディ領域３５と、第２ボディコンタクト領域３４と、第２種類側蓄積領域５４を有している。第２種類の部分領域６４には、エミッタ領域３６が形成されていないことを特徴としている。【選択図】  図１
2007266134.tif 000002
【特許請求の範囲】
【請求項１】
一方の主電極が半導体基板の表面に設けられているとともに、他方の主電極が半導体基板の裏面に設けられている縦型の半導体装置であって、その半導体基板が、
第１導電型の不純物を含むドリフト領域と、
そのドリフト領域の表面側において半導体基板の表面に沿って形成されている少なくとも２種類の部分領域を備えており、
第１種類の部分領域は、
第２導電型の不純物を低濃度に含む第１ボディ領域と、
その第１ボディ領域によってドリフト領域から隔てられており、前記一方の主電極に電気的に接続されているとともに、第１導電型の不純物を含むエミッタ領域と、
その第１ボディ領域によってドリフト領域から隔てられており、前記一方の主電極に電気的に接続されているとともに、第２導電型の不純物を高濃度に含む第１ボディコンタクト領域を有しており、
第２種類の部分領域は、
第２導電型の不純物を低濃度に含む第２ボディ領域と、
その第２ボディ領域によってドリフト領域から隔てられており、前記一方の主電極に電気的に接続されているとともに、第２導電型の不純物を高濃度に含む第２ボディコンタクト領域と、
その第２ボディコンタクト領域とドリフト領域の間に形成されており、第１導電型の不純物を含む第２種類側蓄積領域を有しており、
第２種類の部分領域に、エミッタ領域が形成されていないことを特徴とする半導体装置。
【請求項２】
前記第２種類の部分領域の第２種類側蓄積領域は、第２ボディ領域によってドリフト領域から隔てられており、電気的にフローティング状態にあることを特徴とする請求項１の半導体装置。
【請求項３】
前記半導体基板が、
第１種類の部分領域と第２種類の部分領域の間に形成されており、半導体基板の表面から深部に向けて伸びるとともに、ゲート絶縁膜に被覆されているトレンチゲート電極をさらに備えていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
第２種類の部分領域内に複数個の第２種類側蓄積領域が形成されており、
複数個の第２種類側蓄積領域が、半導体基板の表面からドリフト領域に向けて、互いの間に間隔をおいて繰り返し形成されていることを特徴とする請求項３の半導体装置。
【請求項５】
第１種類の部分領域は、
第１ボディコンタクト領域とドリフト領域の間に形成されており、第１導電型の不純物を含む第１種類側蓄積領域をさらに有しており、
第１種類側蓄積領域とエミッタ領域の間の距離が、第２種類側蓄積領域と第２ボディコンタクト領域の間の距離よりも大きいことを特徴とする請求項３又は４の半導体装置。
【請求項６】
第１種類の部分領域は、
第２ボディ領域よりも深い位置に形成されており、第１ボディ領域に接しているとともに、第２導電型の不純物を含む深部領域をさらに備えており、
その深部領域が、第１種類側蓄積領域に接していることを特徴とする請求項５の半導体装置。
【請求項７】
前記半導体基板が、
第１種類の部分領域と第２種類の部分領域の間に形成されている前記トレンチゲート電極の他に、第２ボディ領域を貫通してドリフト領域まで達するとともにゲート絶縁膜に被覆されている第２のトレンチゲート電極をさらに備えており、
第２種類側蓄積領域は、その第２のトレンチゲート電極のゲート絶縁膜と前記トレンチゲート電極のゲート絶縁膜に接していることを特徴とする請求項６の半導体装置。
【請求項８】
トレンチゲート電極のうち第１種類の部分領域と第２種類の部分領域の間に形成されているトレンチゲート電極の深さが、第２ボディ領域を貫通する第２のトレンチゲート電極の深さよりも浅いことを特徴とする請求項７の半導体装置。
【請求項９】
第１種類側蓄積領域及び／又は第２種類側蓄積領域の不純物濃度は、1×1015cm−3以上であることを特徴とする請求項１〜８のいずれかの半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラで動作する縦型の半導体装置に関する。
【背景技術】
【０００２】
一方の主電極が半導体基板の表面に設けられているとともに、他方の主電極が半導体基板の裏面に設けられている縦型の半導体装置が開発されている。縦型の半導体装置は、大電流を扱うことができ、例えば車載用のモータをインバータ制御するために用いられる。
車載用の縦型の半導体装置の一例に、バイポーラで動作するIGBT（Insulated Gate Bipolar Transistor）が知られている。特許文献１には、IGBTの伝導度変調を活発化させ、オン電圧の低減化を図る技術が開示されている。図１３に、特許文献１で開示されている半導体装置１８の要部断面図を模式的に示す。なお、図１３では、図面の明瞭化のために、繰返されている同一の構成要素に関しては、その一部の符号を省略する。
【０００３】
半導体装置１８は、シリコン単結晶の半導体基板２２０を備えている。半導体装置１８では、エミッタ電極２４８が半導体基板２２０の表面に設けられているとともに、コレクタ電極２２２が半導体基板２２０の裏面に設けられている。半導体装置１８の半導体基板２２０は、裏面から順にｐ＋型のコレクタ領域２２４と、そのコレクタ領域２２４上に形成されているｎ＋型のフィールドストップ領域２２６と、そのフィールドストップ領域２２６上に形成されているｎ−型のドリフト領域２２８を備えている。半導体基板２２０はさらに、表面部に形成されているｐ型のボディ領域２３２と、そのボディ領域２３２によってドリフト領域２２８から隔てられているｎ＋型のエミッタ領域２３６及びｐ＋型のボディコンタクト領域２３８を備えている。エミッタ領域２３６及びボディコンタクト領域２３８は、エミッタ電極２４８に電気的に接続されている。半導体基板２２０はさらに、半導体基板２２０の表面から深部に向けて伸びており、ゲート絶縁膜２４２に被覆されているトレンチゲート電極２４６を備えている。トレンチゲート電極２４６は、エミッタ領域２３６とドリフト領域２２８を隔てているボディ領域２３２に、ゲート絶縁膜２４２を介して対向している。トレンチゲート電極２４６とエミッタ電極２４８は、層間絶縁膜２４４によって隔てられている。半導体装置１８の半導体基板２２０は、ドリフト領域２２８とボディ領域２３２の界面に、ｎ＋型の蓄積領域２５２を備えていることを特徴としている。
【０００４】
蓄積領域２５２は、コレクタ領域２２４から注入された正孔を蓄積する。蓄積領域２５２は、正孔がボディコンタクト領域２３８を介して排出される速度を抑制することによって、ドリフト領域２２８の正孔濃度を上昇させる。これにより、ドリフト領域２２８において伝導度変調が活発化され、半導体装置１８のオン電圧が低減される。
非特許文献１では、オン電圧をさらに低減するための構造が提案されている。図１４に、非特許文献１で開示されている半導体装置１９の要部断面図を模式的に示す。半導体装置１９では、蓄積領域２５４がボディ領域２３２内に形成されており、電気的にフローティング状態になっている。半導体装置１９では、ボディ領域２３２内に蓄積領域２５４を設けることによって、ボディ領域２３２内の正孔濃度の落ち込みを大幅に改善することができ、ドリフト領域２２８の正孔濃度を効果的に上昇させることができる。これにより、ドリフト領域２２８において伝導度変調がさらに活発化され、半導体装置１９のオン電圧が低減される。
【０００５】
【特許文献１】特開平８−３１６４７９号公報
【非特許文献１】M.S.Shekar, J.Korec, B.J.Baliga, "Trench Gate Emitter Switched Thyristors", Proc. of the 6th interat. Symposium on Power Semiconductor Devices & IC's, Davos, Switzerland May 31-June 2, 1994
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１のように、蓄積領域２５４をボディ領域２３２内に形成すると、蓄積領域２５４とエミッタ領域２３６の間の距離L5が短くなる。距離L5が短くなると、蓄積領域２５４に蓄積した正孔の一部は、半導体装置１９がオフしたときに、エミッタ領域２３６に流入してしまう。正孔がエミッタ領域２３６に流入すると、ｎ型の蓄積領域２５４、ｐ型のボディ領域２３２、ｎ型のエミッタ領域２３６で構成される寄生のｎｐｎトランジスタが動作し、半導体装置１９に過剰な電流が流れ、ひいては半導体装置１９が熱破壊されてしまう（ラッチアップ現象）。
本発明は、ラッチアップ現象の発生を抑制しながら、蓄積領域によるオン電圧の低減効果を得ることができる斬新な構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板内に少なくとも２種類の部分領域が設けられていることを特徴としている。第１種類の部分領域は、ボディ領域とエミッタ領域とボディコンタクト領域を備えている。第２種類の部分領域は、ボディ領域とボディコンタクト領域と蓄積領域を備えている。第２種類の部分領域には、エミッタ領域が形成されていないことを特徴としている。
第２種類の部分領域は、エミッタ領域を備えていない。蓄積領域は、この第２種類の部分領域に形成されている。したがって、蓄積領域が第２種類の部分領域に形成されていても、寄生のトランジスタが構成されることがない。このため、蓄積領域が第２種類の部分領域に形成されていても、ラッチアップ現象が促進されることがない。本発明の半導体装置は、ラッチアップ現象を抑制しながら、蓄積領域によるオン電圧の低減効果を得ることができる。
【０００８】
ここで、本明細書の用語に関して説明する。半導体基板に形成されている半導体領域の不純物濃度に関して、「高濃度」又は「低濃度」という用語が用いられている。この用語は、高濃度な半導体領域と低濃度な半導体領域の相対的な濃度関係を表現したものである。したがって、高濃度な半導体領域が、所定の不純物濃度よりも大きいことを意味するものではなく、低濃度な半導体領域が、所定の不純物濃度よりも小さいことを意味するものでもない。高濃度な半導体領域は低濃度な半導体領域よりも不純物濃度が濃く調整されており、低濃度な半導体領域は高濃度な半導体領域よりも不純物濃度が薄く調整されている。また、「高濃度」又は「低濃度」という用語が用いられていない半導体領域は、他の半導体領域との相対的な濃度関係もなく、その不純物濃度が特に限定されるものではない。
「エミッタ領域が形成されていない」という用語は、一般的にエミッタ領域と観念される半導体領域が形成されていないことを意味する。エミッタ領域は、ボディ領域と反対導電型の半導体領域であり、一方の主電極に電気的に接続されているものであり、キャリアを供給するものである。
【０００９】
本発明は、一方の主電極が半導体基板の表面に設けられているとともに、他方の主電極が半導体基板の裏面に設けられている縦型の半導体装置に具現化することができる。本発明の半導体基板は、第１導電型の不純物を含むドリフト領域と、そのドリフト領域の表面側に形成されている少なくとも２種類の部分領域を備えている。第１種類の部分領域と第２種類の部分領域は、半導体基板の表面に沿って形成されている。本発明の第１種類の部分領域は、第１ボディ領域と、エミッタ領域と、第１ボディコンタクト領域を有している。第１ボディ領域は、第２導電型の不純物を低濃度に含んでいる。エミッタ領域は、第１ボディ領域によってドリフト領域から隔てられており、一方の主電極に電気的に接続されており、第１導電型の不純物を含んでいる。第１ボディコンタクト領域は、第１ボディ領域によってドリフト領域から隔てられており、一方の主電極に電気的に接続されており、第２導電型の不純物を高濃度に含んでいる。本発明の第２種類の部分領域は、第２ボディ領域と、第２ボディコンタクト領域と、第２種類側蓄積領域を備えている。第２ボディ領域は、第２導電型の不純物を低濃度に含んでいる。第２ボディコンタクト領域は、第２ボディ領域によってドリフト領域から隔てられており、一方の主電極に電気的に接続されており、第２導電型の不純物を高濃度に含んでいる。第２種類側蓄積領域は、第２ボディコンタクト領域とドリフト領域の間に形成されており、第１導電型の不純物を含んでいる。本発明の第２種類の部分領域には、エミッタ領域が形成されていないことを特徴としている。
第２種類の部分領域は、エミッタ領域を備えていない。したがって、第２種類側蓄積領域が、第２種類の部分領域に形成されていても、寄生のトランジスタが構成されることがない。このため、第２種類側蓄積領域が、第２種類の部分領域に形成されていても、ラッチアップ現象が促進されることがない。本発明の半導体装置は、ラッチアップ現象を抑制しながら、第２種類側蓄積領域によるオン電圧の低減効果を得ることができる。
【００１０】
第２種類の部分領域の第２種類側蓄積領域は、第２ボディ領域によってドリフト領域から隔てられており、電気的にフローティング状態であることが好ましい。
この態様によると、第２種類側蓄積領域は、第２ボディ領域内に形成されている。したがって、第２種類側蓄積領域は、第２ボディ領域内のキャリア濃度の落ち込みを大幅に改善することができ、ドリフト領域のキャリア濃度を効果的に上昇させることができる。その一方で、第２種類側蓄積領域が第２ボディ領域内に形成されたとしても、寄生のトランジスタが構成されないので、ラッチアップ現象の発生は抑制されている。上記態様の半導体装置は、ラッチアップ現象を抑制しながら、第２種類側蓄積領域によるオン電圧の低減効果を効果的に得るこができる。
【００１１】
本発明の半導体基板は、トレンチゲート電極をさらに備えていてもよい。トレンチゲート電極は、第１種類の部分領域と第２種類の部分領域の間に形成されており、半導体基板の表面から深部に向けて伸びているとともに、ゲート絶縁膜に被覆されている。
トレンチゲート電極は、第１種類の部分領域と第２種類の部分領域の間に形成されており、半導体基板の表面部に第１種類の部分領域と第２種類の部分領域を区画している。トレンチゲート電極は、第１種類の部分領域で生じる現象と第２種類の部分領域で生じる現象が実効的に連関することを防止する。したがって、第２種類の部分領域に第２種類側蓄積領域を設けたとしても、第１種類の部分領域においてラッチアップ現象が促進されることが防止される。トレンチゲート電極を利用すると、ラッチアップ現象の抑制と蓄積領域によるオン電圧の低減効果を効果的に両立させることができる。
【００１２】
半導体基板がトレンチゲート電極を備えている場合、第２種類の部分領域内に複数個の第２種類側蓄積領域が形成されているのが好ましい。その複数個の第２種類側蓄積領域は、半導体基板の表面からドリフト領域に向けて、互いの間に間隔をおいて繰返し形成されていることが好ましい。
複数個の蓄積領域を利用することによって、第２ボディ領域内のキャリア濃度の落ち込みをより大幅に改善することができ、ドリフト領域のキャリア濃度をより効果的に上昇させることができる。上記態様によると、半導体装置のオン電圧が顕著に低減される。
【００１３】
本発明の第１種類の部分領域は、第１種類側蓄積領域をさらに有していることが好ましい。第１種類側蓄積領域は、第１ボディコンタクト領域とドリフト領域の間に形成されており、第１導電型の不純物を含んでいる。その第１種類側蓄積領域とエミッタ領域の間の距離は、第２種類側蓄積領域と第２ボディコンタクト領域の間の距離よりも大きいことを特徴としている。
第１種類の部分領域においても、ラッチアップ現象を促進させない範囲で第１種類側蓄積領域を形成し、キャリアを蓄積させることが望ましい。ラッチアップ現象を促進させないためには、第１種類側蓄積領域とエミッタ領域の間の距離を大きくすることが重要である。本発明では、第１種類側蓄積領域とエミッタ領域の間の距離が、第２種類側蓄積領域と第２ボディコンタクト領域までの距離よりも大きくなるように調整されている。したがって、第２種類側蓄積領域は、第２種類の部分領域のうち比較的に浅い位置に形成されており、オン電圧の低減に大きく寄与する。一方、第１種類側蓄積領域は、第１種類の部分領域のうち比較的に深い位置に形成されており、ラッチアップ現象が促進されない範囲でオン電圧の低減に寄与する。本発明では、第１種類側蓄積領域を第２種類側蓄積領域よりも深い位置に形成することによって、ラッチアップを抑制しながら、オン電圧を低減することができる。
【００１４】
本発明の第１種類の部分領域は、深部領域をさらに備えていることが好ましい。深部領域は、第２ボディ領域よりも深い位置に形成されており、第１ボディ領域に接しており、第２導電型の不純物を含んでいる。その深部領域は、第１種類側蓄積領域に接していることを特徴としている。
上記の態様の第１種類側蓄積領域は、第１種類の部分領域のうち比較的に深い位置に形成されることになる。したがって、上記の態様の第１種類側蓄積領域は、ラッチアップ現象が促進されない範囲でオン電圧の低減に寄与することができる。
【００１５】
第１種類の部分領域に深部領域が形成されている場合、半導体基板が、第１種類の部分領域と第２種類の部分領域の間に形成されている前記トレンチゲート電極（以下、区画トレンチゲート電極ということがある）の他に、第２ボディ領域を貫通してドリフト領域まで達するとともにゲート絶縁膜に被覆されている第２のトレンチゲート電極をさらに備えていることが好ましい。さらに、第２種類側蓄積領域は、その第２のトレンチゲート電極のゲート絶縁膜と区画トレンチゲート電極のゲート絶縁膜に接していることを特徴としている。
第１種類の部分領域に深部領域を形成すると、区画トレンチゲート電極は、深部領域によって覆われることがある。区画トレンチゲート電極が深部領域に覆われると、エミッタ領域から下方に向けてチャネルが形成されない。しかしながら、本発明の半導体装置は、第２ボディ領域に第２のトレンチゲート電極を備えている。さらに、第２種類側蓄積領域が、その第２のトレンチゲート電極のゲート絶縁膜と区画トレンチゲート電極のゲート絶縁膜に接している。これにより、エミッタ領域とドリフト領域の間のチャネルは、区画トレンチゲート電極の第１ボディ領域側の側面、区画トレンチゲート電極の底面、区画トレンチゲート電極の第２ボディ領域側の側面、第２種類側蓄積領域、第２のトレンチゲート電極の側面によって構成される。本発明の形態によると、第１種類の部分領域に深部領域を形成したとしても、チャネルを確実に確保することができる。
【００１６】
トレンチゲート電極のうち第１種類の部分領域と第２種類の部分領域の間に形成されているトレンチゲート電極の深さが、第２ボディ領域を貫通する第２のトレンチゲート電極の深さよりも浅いことが好ましい。
区画トレンチゲート電極の深さを小さくすると、チャネルのうち、区画トレンチゲート電極の第１ボディ領域側の側面、区画トレンチゲート電極の第２ボディ領域側の側面の部分が短距離化され、チャネル抵抗が低減される。区画トレンチゲート電極の深さを小さくすることによって、有用な半導体装置を得ることができる。
【００１７】
第１種類側蓄積領域及び／又は第２種類側蓄積領域の不純物濃度は、1×1015cm−3以上であることが好ましい。
不純物濃度が上記範囲に調整されていると、キャリアを効果的に蓄積することができる。
【発明の効果】
【００１８】
本発明によると、ラッチアップ現象の発生を抑制しながら、蓄積領域によるオン電圧の低減効果を得ることができる斬新な構造の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の特徴を列記する。
（第１形態）  ゲート電極がトレンチ型の場合、部分領域は、トレンチゲート電極によって半導体基板の表面部に区画されている。
（第２形態）  ゲート電極がプレーナ型の場合、部分領域は、半導体基板の表面部に形成されている各ボディ領域によって特定される。
【実施例】
【００２０】
図面を参照して以下に実施例を詳細に説明する。なお、以下の実施例では、半導体材料にシリコンを用いた例を説明するが、それ以外の半導体材料を用いてもよい。例えば、半導体材料に窒化ガリウム、炭化シリコン、ガリウムヒ素などを用いてもよい。
【００２１】
（第１実施例）
図１に、半導体装置１１の要部断面図を模式的に示す。半導体装置１１は、バイポーラで動作する縦型のIGBT（Insulated Gate Bipolar Transistor）である。半導体装置１１には、ノンパンチスルー型の構造が採用されている。なお、図１では、図面の明瞭化のために、繰返されている同一の構成要素に関しては、その一部の符号を省略する。
半導体装置１１は、シリコン単結晶の半導体基板２０を備えている。半導体装置１１では、エミッタ電極４８が半導体基板２０の表面に設けられているとともに、コレクタ電極２２が半導体基板２０の裏面に設けられている。半導体装置１１の半導体基板２０は、裏面から順にｐ＋型のコレクタ領域２４と、そのコレクタ領域２４上に形成されているｎ＋型のフィールドストップ領域２６と、そのフィールドストップ領域２６上に形成されているｎ−型のドリフト領域２８を備えている。コレクタ領域２２の厚みは約０．５〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。フィールドストップ領域２４の厚みは約０．５〜１μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。ドリフト領域２８の厚みは約１００〜２００μｍに調整されており、その不純物濃度は約１×１０１３cm-3〜１×１０１５cm-3に調整されている。
【００２２】
半導体基板２０は、ドリフト領域２８の表面側に形成されている２種類の部分領域６２、６４を備えている。第１種類の部分領域６２と第２種類の部分領域６４は、半導体基板２０の表面に沿って形成されている。第１種類の部分領域６２と第２種類の部分領域６４の組合せは、半導体基板２０の表面部を横方向（紙面左右方向）に繰返し形成されている。
第１種類の部分領域６２は、ｐ型の第１ボディ領域３２と、ｎ＋型のエミッタ領域３６及びｐ＋型の第１ボディコンタクト領域３８を備えている。第１ボディ領域３２は、ドリフト領域２８に接している。エミッタ領域３６は、第１ボディ領域３２によってドリフト領域２８から隔てられており、エミッタ電極４８に電気的に接続されている。第１ボディコンタクト領域３８は、第１ボディ領域３２によってドリフト領域２８から隔てられており、エミッタ電極４８に電気的に接続されている。第１ボディ領域３２の厚みは約１〜５μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。エミッタ領域３６の厚みは約０．１〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。第１ボディコンタクト領域３８の厚みは約０．１〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。
【００２３】
第２種類の部分領域６４は、ｐ型の第２ボディ領域３５と、ｐ＋型の第２ボディコンタクト領域３４と、ｎ＋型の第２種類側蓄積領域５４を備えている。第２ボディ領域３５は、ドリフト領域２８に接している。第２ボディ領域３５は、第１ボディ領域３４と同一の製造工程で作製されており、その厚み及び不純物濃度は、第１ボディ領域３４と同一である。第２ボディコンタクト領域３４は、第１ボディコンタクト領域３８と同一の製造工程で作製されており、その厚み及び不純物濃度は、第１ボディコンタクト領域と同一である。第２ボディコンタクト領域３４は、第２種類の部分領域６４の表面全体に亘って形成されている。第２種類側蓄積領域５４は、第２ボディコンタクト領域３４とドリフト領域２８の間に形成されている。第２種類側蓄積領域５４は、第２ボディ領域３５によってドリフト領域２８から隔てられており、フローティング状態である。第２種類の部分領域６４には、エミッタ領域３６と観念できる半導体領域が形成されていない。第２種類側蓄積領域５４の厚みは約０．１〜２μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。
【００２４】
半導体基板２０はさらに、トレンチゲート電極４６とゲート絶縁膜４２を備えている。トレンチゲート電極４６は、第１種類の部分領域６２と第２種類の部分領域６４の間に形成されており、半導体基板２０の表面から深部に向けて伸びているとともに、ゲート絶縁膜４２に被覆されている。トレンチゲート電極４６とエミッタ電極４８は、層間絶縁膜４４によって隔てられている。トレンチゲート電極４６には、ポリシリコンが用いられている。ゲート絶縁膜４２には、酸化シリコンが用いられている。
【００２５】
半導体装置１１を平面視すると、半導体基板２０の表面部の各半導体領域及びトレンチゲート電極４６は、紙面奥行き方向に伸びており、ストライプ状に配置されている。
トレンチゲート電極４６は、第１種類の部分領域６２と第２種類の部分領域６４の間に形成されており、半導体基板２０の表面部に第１種類の部分領域６２と第２種類の部分領域６４を区画している。トレンチゲート電極４６は、第１種類の部分領域６２で生じる現象と第２種類の部分領域６４で生じる現象が実効的に連関することを防止する。
【００２６】
エミッタ電極４８に対して正の電圧がコレクタ電極２２に印加され、トレンチゲート電極４６に所定のゲートオン電圧が印加されると、半導体装置１１はオン状態となる。半導体装置１１のオン状態では、エミッタ領域３６から電子が供給される。供給された電子は、第１ボディ領域３２のうちゲート絶縁膜４２に沿った領域に形成されるチャネルを介してドリフト領域２８に達する。一方、裏面のコレクタ領域２４からは、正孔が供給される。電子と正孔がそれぞれ逆方向に移動することによって、半導体装置１１は、バイポーラで動作する。さらに、電子と正孔は、ドリフト領域２８において伝導度変調を活発化させ、低いオン電圧を実現する。
【００２７】
コレクタ領域２４から供給された正孔の一部は、ドリフト領域２８で電子と結合して消滅する。消滅しなかった正孔は、第１ボディ領域３２又は第２ボディ領域３５を経由し、第１ボディコンタクト領域３８又は第２ボディコンタクト領域３４を介して排出される。このうち、第２ボディ領域３５を経由し、第２ボディコンタクト領域３４を介して排出される正孔は、第２ボディ領域３５に形成されている第２種類側蓄積領域５４によって蓄積され、排出する速度が低下する。蓄積領域５４は、正孔が第２ボディコンタクト領域３４を介して排出される速度を抑制することによって、ドリフト領域２８の正孔濃度を上昇させる。これにより、ドリフト領域２８において伝導度変調が活発化され、半導体装置１１のオン電圧が低減される。
【００２８】
第２種類側蓄積領域５４は、第２ボディ領域３５内に形成されており、電気的にフローティング状態になっている。一般的に、半導体基板２０の厚み方向の正孔濃度は、裏面側から徐々に減少し、ボディ領域３２、３５内で急激に低下する。第２種類側蓄積領域５４が第２ボディ領域３５内に形成されていると、第２ボディ領域３５内の正孔濃度の落ち込みを大幅に改善することができる。特に、第２種類側蓄積領域５４が第２ボディ領域３５の浅い位置に形成されるほど、即ち、第２種類側蓄積領域５４と第２ボディコンタクト領域３４の距離Ｌ１が短いほど、第２ボディ領域３５内の正孔濃度の落ち込みを改善する効果が大きい。第２ボディ領域３５内の正孔濃度が上昇すると、ドリフト領域２８の正孔濃度を効果的に上昇させることができる。これにより、ドリフト領域２８において伝導度変調がさらに活発化され、半導体装置１１のオン電圧が低減される。
【００２９】
さらに、第２種類の部分領域６４には、エミッタ領域３６と観念できる半導体領域が形成されていない。したがって、第２種類の部分領域６４には、第２種類側蓄積領域５４が形成されていても、寄生のｎｐｎトランジスタが構成されていない。このため、第２種類の部分領域６４では、第２種類側蓄積領域５４が形成されていても、ラッチアップ現象が促進することがない。半導体装置１１では、ラッチアップ現象を抑制しながら、第２種類側蓄積領域５４を第２ボディ領域３５の浅い位置に形成することができる。半導体装置１１では、ラッチアップ現象を抑制しながら、第２種類側蓄積領域５４によるオン電圧の低減効果を得ることができる。
なお、半導体装置１１では、第１種類の部分領域６２の面積と第２種類の部分領域６４の面積が１：１の割合で形成されているが、この面積比は自由に設定することができる。また、第１種類の部分領域６２と第２種類の部分領域６４は、ストライプ状に配置される他に、様々な形態で分散して配置することができる。これらの設定は、以下の例においても同様である。
【００３０】
（第１実施例の変形例１）
図２に、第１実施例の変形例１の半導体装置１２の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１２では、第２種類の部分領域６４に、厚みが大きく、不純物濃度が薄い第２種類側蓄積領域５６が形成されている。第２種類側蓄積領域５６は、ドリフト領域２８に接している。第２種類側蓄積領域５６の合計の不純物量は、図１の半導体装置１１に形成されている第２種類側蓄積領域５４の合計の不純物量にほぼ一致している。合計の不純物量がほぼ一致していれば、両者の間の正孔の蓄積効果は、ほぼ同等のものとなる。
【００３１】
第２種類側蓄積領域５６の不純物濃度は、ドリフト領域２８の不純物濃度よりも濃く調整されていれば、正孔の蓄積効果を奏することができる。したがって、第２種類側蓄積領域５６は、正孔の蓄積効果が得られる範囲内の低い不純物濃度に設定することによって、第２ボディ領域３５との界面からの空乏層の伸びを促進させることができる。このため、濃度の薄い第２種類蓄積領域５６を用いることによって、第２種類側蓄積領域５６を設けたとしても、半導体装置１２の耐圧低下が抑えられる。さらに、このような厚みの大きい第２種類側蓄積領域５６を形成すると、第２種類側蓄積領域５６と第２ボディコンタクト領域３４の間の距離Ｌ２が短くなる。仮に、この種の第２種類側蓄積領域５６が第１種類の部分領域６２に形成されていると、ラッチアップ現象の発生する確率が顕著に増加してしまう。しかしながら、半導体装置１２では、第２種類の部分領域６４にエミッタ領域３６と観念できる半導体領域が形成されていない。したがって、第２種類の部分領域６４には、第２種類側蓄積領域５６が形成されていても、寄生のｎｐｎトランジスタが構成されていない。このため、第２種類の部分領域６４では、第２種類側蓄積領域５６が形成されていても、ラッチアップ現象が促進することがない。第２種類の部分領域６４と第２種類側蓄積領域５６の組合せは、ラッチアップ現象の抑制と、オン電圧の低減化の両立において極めて有用である。
【００３２】
（第１実施例の変形例２）
図３に、第１実施例の変形例２の半導体装置１３の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１３では、複数個の第２種類側蓄積領域５２、５４が、第２種類の部分領域６４に形成されている。複数個の第２種類側蓄積領域５２、５４は、半導体基板２０の表面からドリフト領域２８に向けて、互いの間に間隔をおいて形成されている。
複数個の第２種類側蓄積領域５２、５４を利用することによって、第２ボディ領域３５内の正孔濃度の落ち込みをより大幅に改善することができ、ドリフト領域２８の正孔濃度をより効果的に上昇させることができる。半導体装置１２によると、オン電圧が顕著に低減される。
【００３３】
（第１実施例の変形例３）
図４に、第１実施例の変形例３の半導体装置１４の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１４の第１種類の部分領域６２には、ｎ＋型の第１種類側蓄積領域５３が形成されている。第１種類側蓄積領域５３は、第１ボディコンタクト領域３８とドリフト領域２８の間に形成されている。第１種類側蓄積領域５３は、ドリフト領域２８に接している。第１種類側蓄積領域５３とエミッタ領域３６の間の距離Ｌ３は、第２種類側蓄積領域５４と第２ボディコンタクト領域３４の間の距離Ｌ１よりも大きいことを特徴としている。
【００３４】
第１種類の部分領域６２においても、ラッチアップ現象を促進させない範囲で第１種類側蓄積領域５３を形成し、正孔を蓄積させることが望ましい。ラッチアップ現象を促進させないためには、第１種類側蓄積領域５３とエミッタ領域３６の間の距離Ｌ３を大きくすることが重要である。半導体装置１４では、第１種類側蓄積領域５３とエミッタ領域３６の間の距離Ｌ３が、第２種類側蓄積領域５４と第２ボディコンタクト領域３４までの距離Ｌ１よりも大きくなるように調整されている。したがって、第２種類側蓄積領域５４は、第２種類の部分領域６４のうち比較的に浅い位置に形成されており、オン電圧の低減に大きく寄与する。一方、第１種類側蓄積領域５３は、第１種類の部分領域６２のうち比較的に深い位置に形成されており、ラッチアップ現象が促進されない範囲でオン電圧の低減に寄与する。半導体装置１４では、第１種類側蓄積領域５３を第２種類側蓄積領域５４よりも深い位置に形成することによって、ラッチアップを抑制しながら、オン電圧を低減することができる。
【００３５】
（第１実施例の変形例４）
図５（Ａ）に、第１実施例の変形例４の半導体装置１５の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１５では、第１種類の部分領域６２に形成されている第１種類側蓄積領域５８を、より深い位置に形成するための工夫が施されている。半導体装置１５の第１種類の部分領域６２は、ｐ型の深部領域３２ａを備えている。深部領域３２ａは、第２種類の部分領域６４の第２ボディ領域３５よりも深い位置に形成されており、第１ボディ領域３２の裏面に接している。深部領域３２ａの一部は、トレンチゲート電極４６を覆っており、第２ボディ領域３５に接している。深部領域３２ａには、第１種類側蓄積領域５８が接している。深部領域３２ａの不純物濃度は、ボディ領域３２、３５の不純物濃度にほぼ等しい。
【００３６】
ここで、第１種類の部分領域６２と第２種類の部分領域６４の間に形成されているトレンチゲート電極４６を「区画トレンチゲート電極４６」といい、第２種類の部分領域６４内に形成されているトレンチゲート電極４６を「第２のトレンチゲート電極４６ａ」として区別する。第２のトレンチゲート電極４６ａは、第２ボディ領域３５を貫通してドリフト領域２８まで達している。
図５（Ｂ）に、エミッタ領域３６から供給された電子の移動経路を示す。なお、図面の明瞭化のために、各符号を図面から削除する。
図５（Ｂ）に示すように、エミッタ領域３６から供給された電子は、区画トレンチゲート電極４６の第１ボディ領域３２側の側面、区画トレンチゲート電極４６の底面、区画トレンチゲート電極４６の第２ボディ領域３５側の側面、第２種類側蓄積領域５４、他のトレンチゲート電極４６ａの側面に沿って移動する。この移動経路が電子のチャネルとなる。第２種類側蓄積領域５４が、区画トレンチゲート電極４６のゲート絶縁膜４２及び他のトレンチゲート電極４６ａのゲート絶縁膜４２に接しているので、このチャネルを利用することができる。このチャネルを利用することによって、区画トレンチゲート電極４６が深部領域３２ａで覆われたとしても、半導体装置１５は動作することができる。
【００３７】
深部領域３２ａを形成することによって、第１種類の部分領域６２に形成する第１種類側蓄積領域５８を、深い位置に形成することが可能になる。第１種類側蓄積領域５８が深い位置に形成されることによって、第１種類側蓄積領域５８とエミッタ領域３６の間に、必要な距離Ｌ４を確保し易くなる。第１種類側蓄積領域５８とエミッタ領域３６の間に必要な距離Ｌ４が確保されれば、ラッチアップ現象を抑制しながら、正孔の蓄積効果を得ることができる。
現状の加工技術では、深部にまで伸びるトレンチゲート電極４６を形成することが困難なことが多い。したがって、第１種類の部分領域３２に蓄積領域を形成しようとすると、ラッチアップ現象が発生し易くなる。半導体装置１５では、ラッチアップ現象を抑制することが可能な距離Ｌ４を確保することができる。半導体装置１５の構造は、極めて有用な効果を提供することができる。
【００３８】
（第１実施例の変形例５）
図６に、第１実施例の変形例５の半導体装置１６の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１６は、図５（Ａ）の半導体装置１５の変形例である。半導体装置１６では、区画トレンチゲート電極４６の深さが浅く形成されている。区画トレンチゲート電極４６の深さが、他のトレンチゲート電極４６ａの深さよりも浅く形成されている。区画トレンチゲート電極４６の深さが浅く形成されていると、チャネルのうち、区画トレンチゲート電極４６の第１ボディ領域３２側の側面、区画トレンチゲート電極４６の第２ボディ領域３５側の側面の部分が短距離化され、チャネル抵抗が低減される。区画トレンチゲート電極４６及び他のトレンチゲート電極４６ａによって形成されるチャネルを利用する場合は、区画トレンチゲート電極４６の深さを浅くすることによって、チャネル抵抗が低減された構造を得ることができる。
【００３９】
（第１実施例の変形例６）
図７に、第１実施例の変形例６の半導体装置１７の要部断面図を示す。なお、図１の半導体装置１１の構成要素と実質的に同一の構成要素に関しては、同符号を付し、その説明を省略する。
半導体装置１７は、図５（Ａ）の半導体装置１５の変形例である。半導体装置１７は、ボディ領域３２、３５とドリフト領域２８の間に、ｎ型の介在蓄積領域５９が形成されている。介在蓄積領域５９は、第１種類側蓄積領域５８の間に間隔をおいて形成されており、第２種類側蓄積領域５４の間にも間隔をおいて形成されている。したがって、介在蓄積領域５９は、第１種類の部分領域６２及び第２種類の部分領域６４の両者において、正孔の蓄積効果を大幅に向上させる。半導体装置１７のオン電圧は極めて小さい。
【００４０】
（半導体装置１５の製造方法）
次に、図８〜図１１を参照して、図５（Ａ）の半導体装置１５の製造方法を説明する。なお、半導体装置１５を製造する技術は、他の半導体装置を製造する際にも利用することができる。
まず、図８に示すように、ｎ−型の半導体基板２０を準備する。
次に、図９に示すように、リソグラフィー技術及びイオン注入技術を利用して、半導体基板２０の表面からボロン及びリンを注入し、ボディ領域３２、３５、深部領域３２ａ、第１種類側蓄積領域５８及び第２種類側蓄積領域５４を形成する。なお、半導体基板２０のうちボディ領域３２、３５及び深部領域３２ａ以外の領域は、ドリフト領域２８となる。
【００４１】
次に、図１０に示すように、リソグラフィー技術及びエッチング技術を利用して、半導体基板２０の表面から深部に向けて伸びるトレンチを形成する。第１種類の部分領域６２に対応するトレンチは、ドリフト領域２８に達しないように形成される。第２種類の部分領域６４に対応するトレンチは、ドリフト領域２８に達するように形成される。そのトレンチの側面及び底面をゲート絶縁膜４２で被覆した後に、トレンチ内にポリシリコンを充填することによってトレンチゲート電極４６を形成する。なお、トレンチゲート電極４６のうち、ドリフト領域２８まで達していないものは区画トレンチゲート電極４６であり、ドリフト領域２８まで達しているものは他のトレンチゲート電極４６ａである。
【００４２】
次に、図１１に示すように、リソグラフィー技術及びイオン注入技術を利用して、半導体基板２０の表面からボロン及びリンを注入し、第１ボディコンタクト領域３８、第２ボディコンタクト領域３４及びエミッタ領域３６を形成する。さらに、半導体基板２０の裏面からボロン及びリンを注入し、コレクタ領域２４及びフィールドストップ領域２６を形成する。
最後に、半導体基板２０の表面に層間絶縁膜４４及びエミッタ電極４８を形成し、半導体基板２０の裏面にコレクタ電極２２を形成することによって、図５（Ａ）の半導体装置１５を得ることができる。
なお、トレンチゲート電極４６を先に形成した後に、各半導体領域をイオン注入して形成してもよい。
【００４３】
（第２実施例）
図１２に、半導体装置１７の要部断面図を模式的に示す。半導体装置１７は、バイポーラで動作する横型のIGBT（Insulated Gate Bipolar Transistor）である。半導体装置１７には、ノンパンチスルー型の構造が採用されている。
半導体装置１７は、シリコン単結晶の半導体基板１２０を備えている。半導体装置１７では、エミッタ電極１４８が半導体基板１２０の表面に設けられているとともに、コレクタ電極１２２が半導体基板１２０の裏面に設けられている。半導体装置１７の半導体基板１２０は、裏面から順にｐ＋型のコレクタ領域１２４と、そのコレクタ領域１２４上に形成されているｎ＋型のフィールドストップ領域１２６と、そのフィールドストップ領域１２６上に形成されているｎ−型のドリフト領域１２８を備えている。コレクタ領域１２４の厚みは約０．５〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。フィールドストップ領域１２４の厚みは約０．５〜１μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。ドリフト領域１２８の厚みは約１００〜２００μｍに調整されており、その不純物濃度は約１×１０１３cm-3〜１×１０１５cm-3に調整されている。
【００４４】
半導体基板１２０は、ドリフト領域１２８に接する２種類の部分領域１６２、１６４を備えている。第１種類の部分領域１６２と第２種類の部分領域１６４は、半導体基板１２０の表面に沿って形成されている。第１種類の部分領域１６２と第２種類の部分領域１６４は、第１ボディ領域１３２と第２ボディ領域１３５によって特定される。第１ボディ領域１３２と第２ボディ領域１３５は、ドリフト領域１２８によって隔てられており、半導体基板１２０の表面部に分散している。
第１種類の部分領域１６２は、ｐ型の第１ボディ領域１３２と、ｎ＋型のエミッタ領域１３６及びｐ＋型の第１ボディコンタクト領域１３８を備えている。ボディ領域１３２は、ドリフト領域１２８に接している。エミッタ領域１３６は、第１ボディ領域１３２によってドリフト領域１２８から隔てられており、エミッタ電極１４８に電気的に接続されている。第１ボディコンタクト領域１３８は、第１ボディ領域１３２によってドリフト領域１２８から隔てられており、エミッタ電極１４８に電気的に接続されている。第１ボディ領域１３２の厚みは約１〜５μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。エミッタ領域１３６の厚みは約０．１〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。第１ボディコンタクト領域１３８の厚みは約０．１〜１μｍに調整されており、その不純物濃度は約１×１０１８cm-3〜１×１０２０cm-3に調整されている。
【００４５】
第２種類の部分領域１６４は、ｐ型の第２ボディ領域１３５と、ｐ＋型の第２ボディコンタクト領域１３４と、ｎ＋型の第２種類側蓄積領域１５４を備えている。第２ボディ領域１３５は、第１ボディ領域１３４と同一の製造工程で作製されており、その厚み及び不純物濃度は、第１ボディ領域１３４と同一である。第２ボディコンタクト領域１３４は、第１ボディコンタクト領域１３８と同一の製造工程で作製されており、その厚み及び不純物濃度は、第１ボディコンタクト領域１３４と同一である。第２種類側蓄積領域１５４は、第２ボディコンタクト領域１３４とドリフト領域１２８の間に形成されている。第２種類側蓄積領域１５４は、第２ボディ領域１３５によってドリフト領域１２８から隔てられており、フローティング状態である。第２種類の部分領域１６４には、エミッタ領域１３６と観念できる半導体領域が形成されていない。第２種類側蓄積領域１５４の厚みは約０．１〜１μｍに調整されており、その不純物濃度は約１×１０１６cm-3〜１×１０１８cm-3に調整されている。
【００４６】
半導体装置１７は、半導体基板１２０の表面にプレーナゲート電極１４６とゲート絶縁膜１４２を備えている。プレーナゲート電極１４６は、第１エミッタ領域１３６とドリフト領域１２８を隔てている第１ボディ領域１３２にゲート絶縁膜１４２を介して対向している。プレーナゲート電極１４６は、第２ボディ領域１３５にも対向している。第２種類側蓄積領域１５４は、ゲート絶縁膜１４２に接している。
【００４７】
第２種類の部分領域１６４には、エミッタ領域１３６と観念できる半導体領域が形成されていない。したがって、第２種類の部分領域１６４には、第２種類側蓄積領域１５４が形成されていても、寄生のｎｐｎトランジスタが構成されていない。このため、第２種類の部分領域１６４では、第２種類側蓄積領域１５４が形成されていても、ラッチアップ現象が発生することがない。半導体装置１７では、ラッチアップ現象を抑制しながら、第２種類側蓄積領域１５４を第２ボディ領域１３５の浅い位置に形成することができる。半導体装置１７では、ラッチアップ現象を抑制しながら、第２種類側蓄積領域１５４によるオン電圧の低減効果を得ることができる。
【００４８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４９】
【図１】第１実施例の半導体装置の要部断面図を模式的に示す。
【図２】変形例１の半導体装置の要部断面図を模式的に示す。
【図３】変形例２の半導体装置の要部断面図を模式的に示す。
【図４】変形例３の半導体装置の要部断面図を模式的に示す。
【図５】（Ａ）変形例４の半導体装置の要部断面図を模式的に示す。（Ｂ）電子の移動経路を示す。
【図６】変形例５の半導体装置の要部断面図を模式的に示す。
【図７】変形例６の半導体装置の要部断面図を模式的に示す。
【図８】変形例４の半導体装置の製造過程を示す（１）。
【図９】変形例４の半導体装置の製造過程を示す（２）。
【図１０】変形例４の半導体装置の製造過程を示す（３）。
【図１１】変形例４の半導体装置の製造過程を示す（４）。
【図１２】第２実施例の半導体装置の要部断面図を模式的に示す。
【図１３】従来の半導体装置の要部断面図を示す。
【図１４】他の従来の半導体装置の要部断面図を示す。
【符号の説明】
【００５０】
２０、１２０：半導体基板
２２、１２２：コレクタ電極
２４、１２４：コレクタ領域
２６、１２６：フィールドストップ領域
２８、１２８：ドリフト領域
３２、１３２：第１ボディ領域
３４、１３４：第２ボディコンタクト領域
３５、１３５：第２ボディ領域
３６、１３６：エミッタ領域
３８、１３８：第１ボディコンタクト領域
４２、１４２：ゲート絶縁膜
４６：トレンチゲート電極
１４６：プレーナゲート電極
５２、５４、５６、１５４：第２種類側蓄積領域
５３、５８：第１種類側蓄積領域
６２、１６２：第１種類の部分領域
６４、１６４：第２種類の部分領域
【図１】
2007266134.tif 000003
【図２】
2007266134.tif 000004
【図３】
2007266134.tif 000005
【図４】
2007266134.tif 000006
【図５】
2007266134.tif 000007
【図６】
2007266134.tif 000008
【図７】
2007266134.tif 000009
【図８】
2007266134.tif 000010
【図９】
2007266134.tif 000011
【図１０】
2007266134.tif 000012
【図１１】
2007266134.tif 000013
【図１２】
2007266134.tif 000014
【図１３】
2007266134.tif 000015
【図１４】
2007266134.tif 000016