(57)【要約】【課題】  コンタクトパッドを形成する半導体装置の製造方法において、隣接する半導体素子間のショートを防止する。【解決手段】  シリコン基板１１上に、それぞれが金属層１５を含むゲート電極１７とゲート電極１７を覆うゲート側壁絶縁膜２０とを有する複数のゲート電極構造体を形成する工程と、ゲート電極構造体を覆って全面にポリシリコン膜を堆積する工程と、ポリシリコン膜をパターニングし、隣接する２つのゲート電極構造体の間でシリコン基板１１に接続するコンタクトパッド２２を形成する工程（図３（ｇ））と、ゲート側壁絶縁膜のくぼみ２１に残留するポリシリコン２４を酸化させて酸化シリコン２５に形成する工程（図３（ｈ））とをこの順に有する。【選択図】  図３
2007067250.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、金属膜を含むゲート電極と該ゲート電極を覆うゲート側壁絶縁膜とを有する複数のゲート電極構造体を形成する工程と、
前記ゲート電極構造体を覆って全面にシリコン層を堆積する工程と、
前記シリコン層をパターニングし、隣接する２つのゲート電極構造体の間で前記基板に接続するコンタクトパッドを形成する工程と、
少なくとも前記ゲート側壁絶縁膜の表面に残留するシリコンを酸化させてシリコン酸化物に形成する工程とをこの順に有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート側壁絶縁膜が、シリコン酸化層と該シリコン酸化層を覆うシリコン窒化層とを含む２層構造を有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコンの酸化ステップでは、シリコンの酸化レートに比して金属膜の酸化レートが低い条件で酸化する、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
ゲート側壁絶縁膜を有する複数のゲート電極構造体と、隣接する２つの前記ゲート電極構造体の間で基板に接続するコンタクトパッドとを備える半導体装置において、
前記ゲート側壁絶縁膜は、該ゲート側壁絶縁膜の基板表面に隣接する位置に形成されたひさし状のくぼみと、該ひさし状のくぼみ内に形成されたシリコン酸化物とを有することを特徴とする半導体装置。
【請求項５】
前記ゲート側壁絶縁膜が、シリコン酸化層と該シリコン酸化層を覆うシリコン窒化層とを含む２層構造を有する、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、更に詳細には、コンタクトパッドを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴い、半導体装置の平面的な寸法が縮小される一方で、半導体基板上に成膜される層間絶縁膜の厚みが増加している。このため、コンタクトホールのアスペクト比（aspect ratio）が益々増大し、コンタクトホール開孔の際の整合マージンが不足することによって、コンタクトプラグを所望の位置に合わせて形成することが困難になっている。
【０００３】
例えばメモリ半導体装置では、メモリセルの微細化に伴い隣接するゲート電極（ワード線）間の間隔が狭くなり、これに伴ってゲート電極間に形成された不純物拡散領域の幅も狭くなっている。このように狭くなった不純物拡散領域と小さな径のコンタクトホールとを位置合わせする際には、コンタクトホールの開孔位置がずれることによって、コンタクト部分の接触不良などの問題が生じていた。
【０００４】
上記問題に対する対策の一環として、絶縁膜に開孔されたコンタクトホールの内部に導電性材料を埋め込んでコンタクトプラグとする方法に代えて、ゲート電極を覆って半導体基板上に導電性材料を成膜し、これをパターニングすることによって、コンタクトプラグの受け皿となるコンタクトパッドを形成する方法がある。コンタクトパッドを形成する半導体装置の製造方法については、例えば特許文献１に記載されている。
【特許文献１】特開平４−２７１１６７号公報（図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
コンタクトパッドを形成する方法では、半導体基板上に成膜された導電性材料をパターニングすることによってコンタクトパッドとするので、コンタクトパッドを不純物拡散領域に確実に接続できる。また、コンタクトパッドの上面に接続されるコンタクトプラグの形成に際して、コンタクトパッドの上面が、ゲート電極間の不純物拡散領域よりも広い面積を有するので、コンタクトホール開孔の際の整合マージンを広げて、コンタクトプラグをコンタクトパッドに確実に接続できる。
【０００６】
ところで、ゲート電極の側壁を被覆する絶縁膜（ゲート側壁絶縁膜）の材料には、シリコン酸化膜やシリコン窒化膜が用いられる。しかし、ゲート側壁絶縁膜にシリコン酸化膜を用いると、ゲート絶縁膜や自然酸化膜を除去するウエットエッチングに際し、ゲート側壁絶縁膜のエッチ耐性が不足することによって、その充分な膜厚を維持できなくなる問題がある。
【０００７】
一方、ゲート側壁絶縁膜にシリコン窒化膜を用いると、シリコン窒化膜はシリコン酸化膜に比して高いエッチ耐性を有するものの、不純物準位が多いため、キャリアがトラップされやすい。このため、高温の熱処理や高電界の印加に際して、不純物拡散領域からゲート側壁絶縁膜へのキャリア移動が起こり易く、ホットキャリア劣化や接合リークの増大が生じる問題がある。
【０００８】
これらの問題に対する対策として、ゲート側壁絶縁膜を、シリコン酸化膜及びシリコン窒化膜をそれぞれ１、２層目とする２層構造とすることによって、ゲート側壁絶縁膜の表面部分にシリコン窒化膜を露出させ、不純物拡散領域に近接する部分にシリコン酸化膜を配設することが考えられる。
【０００９】
しかし、本発明者が、上記２層構造のゲート側壁絶縁膜を形成して半導体装置を製造したところ、ゲート電極の延在方向に沿って、隣接する半導体素子間でショートが新たに生じることが判った。この問題の原因について研究を行ったところ、隣接する半導体素子間のショートは、下記に示す過程を経て生じることが判った。
【００１０】
２層構造のゲート側壁絶縁膜は、ゲート電極を形成した後、全面にシリコン酸化膜及びシリコン窒化膜を順次に成膜し、エッチバックを行うことによって形成される。従って、図４（ａ）に示すように、ゲート側壁絶縁膜２０の下部では、シリコン酸化膜１８が露出する。図４（ａ）の工程に後続して、ウエットエッチングによって、ゲート電極１７及びゲート側壁絶縁膜２０から露出するゲート絶縁膜１３を除去するが、この工程で、エッチ耐性が低いシリコン酸化膜１８がエッチングされることによって、図４（ｂ）に示すように、ゲート側壁絶縁膜２０の下部表面にひさし状のくぼみ２１が形成される。
【００１１】
コンタクトパッド２２は、ゲート電極１７及びゲート側壁絶縁膜２０を覆って全面に形成されたポリシリコン膜をパターニングすることによって形成される。ここで、パターニングが異方性エッチングで行われることによって、図４（ｃ）に示すように、ゲート側壁絶縁膜のくぼみ２１の内部に、エッチングされなかったポリシリコン２４が残留する。ゲート側壁絶縁膜２０は、半導体装置の平面構造を図５に示すように、ゲート電極１７に平行に延び、複数の素子形成領域３１を横断している。従って、導電性を有するポリシリコン２４が、隣接する半導体素子同士を導通させ、隣接する半導体素子間でショートが生じるものである。
【００１２】
本発明は、上記に鑑み、コンタクトパッドを形成する半導体装置の製造方法であって、隣接する半導体素子間のショートを防止できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、基板上に、金属膜を含むゲート電極と該ゲート電極を覆うゲート側壁絶縁膜とを有する複数のゲート電極構造体を形成する工程と、
前記ゲート電極構造体を覆って全面にシリコン層を堆積する工程と、
前記シリコン層をパターニングし、隣接する２つのゲート電極構造体の間で前記基板に接続するコンタクトパッドを形成する工程と、
少なくとも前記ゲート側壁絶縁膜の表面に残留するシリコンを酸化させてシリコン酸化物に形成する工程とをこの順に有することを特徴とする。
【００１４】
また、本発明の半導体装置は、ゲート側壁絶縁膜を有する複数のゲート電極構造体と、隣接する２つの前記ゲート電極構造体の間で基板に接続するコンタクトパッドとを備える半導体装置において、
前記ゲート側壁絶縁膜は、該ゲート側壁絶縁膜の基板表面に隣接する位置に形成されたひさし状のくぼみと、該ひさし状のくぼみ内に形成されたシリコン酸化物とを有することを特徴とする。
【発明の効果】
【００１５】
本発明に係る半導体装置の製造方法によれば、ゲート側壁絶縁膜の表面に残留する、導電性を有するシリコンを酸化させて、導電性を有しないシリコン酸化物に形成するので、シリコンを介した隣接する半導体素子間のショートを防止できる。また、本発明に係る半導体装置によれば、ひさし状のくぼみ内には、導電性を有しないシリコン酸化物が形成されているので、シリコンを介した隣接する半導体素子間のショートを防止できる。
【００１６】
本発明に係る半導体装置の製造方法の好適な実施態様では、前記ゲート側壁絶縁膜が、シリコン酸化層と該シリコン酸化層を覆うシリコン窒化層とを含む２層構造を有する。ゲート側壁絶縁膜の表面に露出する部分の大半をシリコン窒化膜で構成することによって、ウエットエッチングに際してゲート側壁絶縁膜の膜厚減少を抑制できる。また、ゲート側壁絶縁膜の不純物拡散領域に近接する部分をシリコン酸化膜で構成することによって、不純物拡散領域からゲート側壁絶縁膜へのキャリア移動を抑制し、ホットキャリア劣化や接合リークの増大を防止できる。
【００１７】
上記２層構造のゲート側壁絶縁膜では、ゲート側壁絶縁膜の下部表面にシリコン酸化層が露出することによって、ゲート側壁絶縁膜の下部表面にひさし状のくぼみが形成される。この場合、コンタクトパッドを形成する異方性エッチング後に、くぼみ内に導電性を有するシリコンが残留し易い。しかし、本発明に係る半導体装置の製造方法を適用することによって、くぼみ内に残留したシリコンを導電性を有しないシリコン酸化物に形成し、シリコンを介した隣接する半導体素子間のショートを防止できる。
【００１８】
本発明に係る半導体装置の製造方法の好適な実施態様では、前記シリコンの酸化ステップでは、シリコンの酸化レートに比して金属膜の酸化レートが低い条件で酸化する。金属膜の酸化を防止することによって、半導体装置の性能低下を防止できる。
【発明を実施するための最良の形態】
【００１９】
以下に、図面を参照し、本発明の実施形態に基づいて本発明を更に詳細に説明する。図１（ａ）〜（ｃ）、図２（ｄ）〜（ｆ）、及び、図３（ｇ）、（ｈ）は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。先ず、シリコン基板１１の表面部分にトレンチ１２を形成し、ＭＩＳ型のトランジスタ素子が形成される素子形成領域３１を区画する。トレンチ１２が形成された領域は、素子分離領域３２を構成する。次いで、シリコン基板１１の表面を酸化して、ゲート絶縁膜１３を形成する（図１（ａ））。
【００２０】
ゲート絶縁膜１３上に、ポリシリコン膜、金属膜、及び、絶縁膜を順次に成膜した後、フォトリソグラフィ技術を用いて絶縁膜上にフォトレジストマスクを形成する。次いで、このフォトレジストマスクを用いた異方性エッチングにより絶縁膜をパターニングする。引き続き、パターニングされた絶縁膜をマスクとする異方性エッチングにより、金属膜及びポリシリコン膜を順次にパターニングし、ポリシリコン層１４、金属層１５、及び、絶縁層１６から成るゲート電極１７を形成する（図１（ｂ））。金属層１５は、タングステン等で構成される。更に、ゲート電極１７をマスクとして低濃度の不純物を注入し、シリコン基板１１の表面近傍に図示しないＬＤＤ（Lightly Doped Drain）領域を形成する。
【００２１】
次いで、図１（ｃ）に示すように、ゲート電極１７を覆ってゲート絶縁膜１３上に、シリコン酸化膜１８、及び、シリコン窒化膜１９を順次に成膜する。引き続き、全面のエッチバックを行い、図２（ｄ）に示すように、ゲート電極１７の側面に、シリコン酸化膜１８及びシリコン窒化膜１９から成る、２層構造のゲート側壁絶縁膜２０を形成する。更に、ゲート電極１７及びゲート側壁絶縁膜２０をマスクとし、シリコン基板１１の表面近傍に高濃度の不純物を注入し、図示しないソース／ドレイン領域を形成する。
【００２２】
次いで、図２（ｅ）に示すように、ウエットエッチングにより、ゲート電極１７及びゲート側壁絶縁膜２０から露出するゲート絶縁膜１３を除去する。この工程では、エッチングが等方的に進行し、また、酸化シリコンのエッチ耐性が低いため、ゲート側壁絶縁膜２０の１層目を構成するシリコン酸化膜１８の露出部分がエッチングされ、ゲート側壁絶縁膜２０の下部表面にひさし状のくぼみ２１が形成される。
【００２３】
引き続き、図２（ｆ）に示すように、ゲート電極１７及びゲート側壁絶縁膜２０を覆ってシリコン基板１１上にポリシリコン膜２２ａを堆積する。フォトリソグラフィ技術を用いて、ポリシリコン膜２２ａ上に所定形状を有するフォトレジストマスクを形成した後、このフォトレジストマスクを用いた異方性エッチングによって、ポリシリコン膜２２ａをパターニングする。ポリシリコン膜２２ａのパターニングに際しては、ソース／ドレイン領域のそれぞれに接続し、ソース・ドレイン領域よりも大きな幅寸法で、且つ、ポリシリコン膜２２ａが相互に離隔して残るようにパターニングを行う。これによって、ソース／ドレイン領域のそれぞれに接続されるコンタクトパッド２２を形成する（図３（ｇ））。
【００２４】
ポリシリコン膜２２ａのパターニングに際して、また、露出したゲート側壁絶縁膜２３について、ひさし状のくぼみ２１の内部にポリシリコン２４が残留する。次いで、酸化処理を行い、くぼみ２１の内部に残留したポリシリコン２４を酸化し、酸化シリコン２５に形成する。酸化処理は、シリコンの酸化レートに比して金属の酸化レートが低い、選択酸化が可能な条件で行う。酸化処理によって、コンタクトパッド２２の表面部分も酸化され、シリコン酸化層２６が形成される（図３（ｈ））。なお、同図は、図５のｈ−ｈ線に沿った断面に相当する。
【００２５】
選択酸化は、酸化処理に用いるガスの種類、各ガスの流量比、圧力、及び、基板温度を調節することによって行うことができ、例えば、Ｈ2、Ｏ2、及び、Ｎ2を含む混合ガス雰囲気中で、圧力を２００Torr、基板温度を９００℃にそれぞれ設定して行う。上記混合ガス雰囲気中で、Ｎ2は、希釈のために用いられる。
【００２６】
引き続き、全面に絶縁膜を成膜した後、この絶縁膜及びシリコン酸化層２６を貫通するコンタクトホールを形成する。次いで、このコンタクトホールを埋め込むコンタクトプラグを形成し、更に、コンタクトプラグの上部に接続する金属配線等を形成する等の工程を経ることによって、半導体装置を完成する。
【００２７】
本実施形態に係る半導体装置の製造方法によれば、図３（ｈ）に示した酸化処理によって、ゲート側壁絶縁膜のくぼみ２１の内部に残留した導電性を有するポリシリコン２４を絶縁化するので、ポリシリコン２４を介した隣接するトランジスタ素子間のショートを防止できる。また、酸化処理では、シリコンを選択的に酸化する選択酸化を行うため、ゲート電極の金属層１５の酸化を防止し、半導体装置の性能低下を防止できる。
【００２８】
図２（ｄ）に示したように、２層構造のゲート側壁絶縁膜２０を形成し、ゲート側壁絶縁膜２０の表面に露出する部分の大半をシリコン窒化膜１９で構成することによって、ウエットエッチングに際してゲート側壁絶縁膜２０の膜厚減少を抑制できる。また、ＬＤＤ領域に近接する部分をシリコン酸化膜１８で構成することによって、ＬＤＤ領域からゲート側壁絶縁膜２０へのキャリア移動を抑制し、ホットキャリア劣化や接合リークの増大を防止できる。
【００２９】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３０】
【図１】図１（ａ）〜（ｃ）は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。
【図２】図２（ｄ）〜（ｆ）は、図１に後続する各製造段階を順次に示す断面図である。
【図３】図３（ｇ）、（ｈ）は、図２に後続する各製造段階を順次に示す断面図である。
【図４】図４（ａ）〜（ｃ）は、２層構造のゲート側壁絶縁膜を形成する従来の半導体装置の製造方法について、各製造段階を順次に示す断面図である。
【図５】半導体装置の平面構造を示す平面図である。
【符号の説明】
【００３１】
１１：シリコン基板
１２：トレンチ
１３：ゲート絶縁膜
１４：ポリシリコン層
１５：金属層
１６：絶縁層
１７：ゲート電極
１８：シリコン酸化膜
１９：シリコン窒化膜
２０：ゲート側壁絶縁膜
２１：くぼみ
２２：コンタクトパッド
２２ａ：ポリシリコン膜
２３：露出したゲート側壁絶縁膜
２４：ポリシリコン
２５：酸化シリコン
２６：シリコン酸化層
３１：素子形成領域
３２：素子分離領域
【図１】
2007067250.tif 000003
【図２】
2007067250.tif 000004
【図３】
2007067250.tif 000005
【図４】
2007067250.tif 000006
【図５】
2007067250.tif 000007