(57)【要約】【課題】基板変調型センサやＣＭＯＳ−ＡＰＳセンサで電子シャッター機能と相関２重サンプリングを共に行うためには、蓄積ウェル４で蓄えた光電荷を一時的に蓄えておくキャリアポケット２４を有することが必要となる。キャリアポケット２４に光が侵入すると、キャリアポケット２４で光キャリアが発生し、画像の乱れが発生する。そこで、電荷保持領域への光の侵入を抑制しうる構造を提供する。【解決手段】キャリアポケット２４上に形成されている第１層目のゲート電極層となるポリシリコンを用いた転送ゲート２２Ａ上に薄膜の絶縁層を形成し、第２層目のゲート電極層となるタングステンシリサイドとポリシリコンとの２層構造からなる転送ゲート２２Ｂでキャリアポケット２４を更に覆う。光の透過率が低いタングステンシリサイドで覆うことでキャリアポケット２４への光の侵入が抑制できる。【選択図】図２
2007115803.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された、入射光を光電変換することで得られる電荷を蓄積する蓄積ウ
ェルと、
前記電荷を前記蓄積ウェルから転送するための、前記半導体基板の表面に第１の絶縁層
を介して設けられた第１のゲート電極層を用いて形成された第１の転送ゲート電極を有す
る第１の転送制御素子と、
前記蓄積ウェルから前記第１の転送制御素子を介して転送された前記電荷を蓄えるため
に前記第１の転送ゲート電極下部に設けられた電荷保持領域と、
前記電荷を前記電荷保持領域から転送するための、前記第１の転送ゲート電極及び前記
半導体基板の表面に第２の絶縁層を介して設けられる第２のゲート電極層を用いて形成さ
れた第２の転送ゲート電極を有する第２の転送制御素子と、
前記電荷保持領域から前記第２の転送制御素子を介して転送された前記電荷を蓄え、且
つ前記電荷により生じる電位変動を検出するためのフローティングディフュージョン領域
を備える固体撮像素子であって、
前記第１の転送ゲート電極を通して前記電荷保持領域に前記入射光が侵入することを抑
制するために、前記電荷保持領域上にある前記第１の転送ゲート電極の少なくとも一部分
を遮光のために覆うよう前記第２の転送ゲート電極を延在させたことを特徴とする固体撮
像素子。
【請求項２】
前記第２の転送ゲート電極は、前記電荷保持領域上にある前記第１のゲート電極の上部
を覆うことに加え、前記蓄積ウェルの一部分も覆うよう延在させたことを特徴とする請求
項１に記載の固体撮像素子。
【請求項３】
前記第２の転送ゲート電極はポリシリコン上に前記ポリシリコンに比べ光の透過率が小
さい、タングステン、チタン、又はコバルトのシリサイド若しくはタングステン、チタン
、又はコバルトのうち２種類以上の金属成分を含むシリサイド若しくはタングステン、チ
タン、又はコバルトのうち１種類以上の成分を含む金属との２層構造を有することを特徴
とする請求項１に記載の固体撮像素子。
【請求項４】
前記第２の転送ゲート電極はポリシリコンに比べ光の透過率が小さい、タングステン、
チタン、又はコバルトのうち１種類以上の金属成分を含むシリサイド、若しくはタングス
テン、チタン、又はコバルトのうち１種類以上の成分を含む金属を用いたことを特徴とす
る請求項１に記載の固体撮像素子。
【請求項５】
前記第２の転送ゲート電極層には、フォトリソグラフ工程でのハレーションを防止する
ための反射抑制層が含まれていることを特徴とする請求項１に記載の固体撮像素子。
【請求項６】
前記反射抑制層は酸化シリコン又は窒化チタンであることを特徴とする請求項１に記載
の固体撮像素子。
【請求項７】
前記フローティングディフュージョン領域は、前記第１の絶縁層上に位置する前記第１
のゲート電極層をリング状に加工した第３のゲート電極を有する検出用ＭＯＳトランジス
タの下部に形成され、前記フローティングディフュージョン領域に蓄積された電荷により
生じる閾値の変動から入射光強度を検出することを特徴とする請求項１に記載の固体撮像
素子。
【請求項８】
前記蓄積ウェル側方に、前記蓄積ウェルへの入射光により発生した前記電荷がオーバー
フローした場合にオーバーフローした前記電荷を吸収するためのオーバーフロードレイン
を有することを特徴とする請求項１に記載の固体撮像素子。
【請求項９】
前記半導体基板の表面と、前記第１の絶縁層又は前記第２の絶縁層との間の少なくとも
一部との間に前記半導体基板の表面と、前記第１の絶縁層又は前記第２の絶縁層との間に
存在する欠陥を電気的に埋めるための前記保持領域と反対導電型のピニング層を有するこ
とを特徴とする請求項１に記載の固体撮像素子。
【請求項１０】
前記蓄積ウェルの一部分が前記第１の転送ゲート電極と重なって配置されていることを
特徴とする請求項２に記載の固体撮像素子。
【請求項１１】
前記第１の絶縁層上に位置する前記第１のゲート電極層をリング状に加工した前記第３
のゲート電極を有する前記検出用ＭＯＳトランジスタの前記第３のゲート電極下部に、前
記フローティングディフュージョン領域の他の領域よりも高い不純物濃度を有し、電荷を
収集するためのポケット領域を形成したことを特徴とする請求項７に記載に固体撮像素子
。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関する。
【背景技術】
【０００２】
固体撮像素子として、ＣＣＤ（電荷結合素子）型のイメージセンサ（以下、ＣＣＤセン
サという）と、ＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）等が知られ
ている。
【０００３】
さらに、近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固
体撮像素子（以下、基板変調型センサという）が提案されている。基板変調型センサにつ
いては、例えば、特許文献１に開示されている。
【０００４】
ＣＣＤセンサは、駆動電圧が高いため、消費電力が大きいが、ノイズ除去のための相関
二重サンプリング（ＣＤＳ）機能と、高速に動く被写体の像に歪みがないように撮像する
ためのいわゆる一括電子シャッター機能とを実現している。この一括電子シャッター機能
は、２次元的に配列された多数の受光素子について、同時に光発生電荷を蓄積することに
よって、被写体の像の歪みをなくすものである。ＣＣＤセンサは、一般に画質に優れてい
るという利点がある。
【０００５】
一方、ＣＭＯＳセンサの中でも４トランジスタ構成のＣＭＯＳ−ＡＰＳ（Active Pixel
Sensor）タイプのものは、一括電子シャッター機能は実現できていないが、ＣＤＳ機能
が実現されている。またＣＭＯＳセンサは駆動電圧が抑えられるため消費電力が少なく、
更にＣＭＯＳトランジスタの製造工程に準じた工程で形成できるためプロセスコストが低
いという利点がある。
【０００６】
一般的なＣＭＯＳ−ＡＰＳタイプのセンサにおいて、一括電子シャッターができないの
は、読み出しライン毎に、電荷保持領域であるフローティングディフュージョン部をリセ
ットし、まずノイズ成分を読み出し、その後信号成分を読み出すというＣＤＳ機能を実現
するために動作させているからである。
【０００７】
ＣＭＯＳ−ＡＰＳタイプのセンサは、ＣＤＳ機能実現のために電荷の転送用のトランジ
スタを画素信号を読み出す選択ライン毎に順次リセットしてノイズ成分を読み出し、その
後信号成分を読み出す。信号成分の読み出しは、選択ライン毎に順次リセットしながら行
う。よって、動きのある被写体を撮像した場合に、初めのラインと最後の読み出しライン
の間では、読み出しタイミングが徐々にずれていくので、得られる被写体の像に歪みが生
じる。この歪みを抑えるためには機械的シャッター等が必要となり、動きのある被写体を
撮像するのは困難となる。
【０００８】
このような問題点に対応するため、基板変調型センサやＣＭＯＳ−ＡＰＳタイプのセン
サについては、蓄積ウェルに蓄積された光電荷をフローティングディフュージョン部に転
送する前に光電荷を一時蓄える電荷保持部を備えることで、一括電子シャッターとＣＤＳ
との両方の動作を実現する技術が特許文献２に開示されている。
【０００９】
特許文献２に開示された基板変調型センサやＣＭＯＳ−ＡＰＳタイプのセンサでは、電
荷保持部やフローティングディフュージョン部で発生した光電荷が混入すると画質の低下
を招くためこれらの部分への光の侵入を抑えることが必要である。特許文献３には、ＣＭ
ＯＳ−ＡＰＳタイプのセンサのフローティングディフュージョン部への光の侵入を防ぐた
めにタングステンシリサイド等を用いた遮光膜をフローティングディフュージョン部上に
形成する技術が開示されている。
【００１０】
【特許文献１】特開２００２−１３４７２９号公報
【特許文献２】特願２００５−７９３３０号公報
【特許文献３】特開２００４−１４０１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記した特許文献２に記載の技術を用いた場合、蓄積ウェルと近接して
設けられた電荷保持部への光の侵入を抑える構造を有していないため、電荷保持部への光
の侵入により雑音電荷が発生し画質が低下してしまうという問題点がある。
【００１２】
また、上記した特許文献３に記載の技術を用いた場合、フローティングディフュージョ
ン部への光の侵入による雑音電荷の発生は抑えられるが、電荷保持部を備えていないので
一括電子シャッター機能は実現できず、動きのある被写体を撮像した場合には、得られる
被写体の像に歪みが生じ、画質の低下を招いてしまうという問題点がある。
【００１３】
本発明は、上述した点に鑑みてなされたものでＣＤＳ機能を実現しながら一括電子シャ
ッター機能も実現し、更に電荷保持部への光の侵入を効果的に抑制しうる固体撮像素子を
提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明の固体撮像素子は、半導体基板に形成された、入射光
を光電変換することで得られる電荷を蓄積する蓄積ウェルと、前記電荷を前記蓄積ウェル
から転送するための、前記半導体基板の表面に第１の絶縁層を介して設けられた第１のゲ
ート電極層を用いて形成された第１の転送ゲート電極を有する第１の転送制御素子と、前
記蓄積ウェルから前記第１の転送制御素子を介して転送された前記電荷を蓄えるために前
記第１の転送ゲート電極下部に設けられた電荷保持領域と、前記電荷を前記電荷保持領域
から転送するための、前記第１の転送ゲート電極及び前記半導体基板の表面に第２の絶縁
層を介して設けられた第２のゲート電極層を用いて形成された第２の転送ゲート電極を有
する第２の転送制御素子と、前記電荷保持領域から前記第２の転送制御素子を介して転送
された前記電荷を蓄え、且つ前記電荷により生じる電位変動を検出するためのフローティ
ングディフュージョン領域を備える固体撮像素子であって、前記第１の転送ゲート電極を
通して前記電荷保持領域に前記入射光が侵入することを抑制するため、前記第１の転送ゲ
ート電極のうち、前記電荷保持領域上に形成されている部分の少なくとも一部分を前記電
荷保持領域の遮光のために覆うよう前記第２の転送ゲート電極を延在させたことを特徴と
する。
【００１５】
この構成によれば、前記第２のゲート電極を前記第１のゲート電極の少なくとも一部分
を遮光のために覆うよう延在させるので、前記電荷を蓄えるために前記第１の転送ゲート
下部に設けられた前記電荷保持領域は前記第１のゲート電極と前記第２のゲート電極によ
り覆われる。
【００１６】
前記電荷保持領域では前記第１のゲート電極と前記第２のゲート電極により覆われるこ
とで前記入射光の侵入が抑制できるため、画質の低下を招く前記電荷保持領域での前記入
射光の漏れに起因する電荷の発生を抑制することができる。
【００１７】
また、上記した本発明の固体撮像素子は、前記第２の転送ゲート電極は、前記第１のゲ
ート電極の上部を覆うことに加え、前記蓄積ウェルの一部分も覆うよう延在させたことを
特徴とする。
【００１８】
この構成によれば、前記電荷保持領域は前記第２の転送ゲート電極により、さらに確実
に前記入射光の漏れに起因する電荷の発生を抑制することができる。
【００１９】
また、上記した本発明の固体撮像素子は、前記第２の転送ゲート電極はポリシリコン上
に前記ポリシリコンに比べ光の透過率が小さい、タングステン、チタン、又はコバルトの
シリサイド若しくはタングステン、チタン、又はコバルトのうち２種類以上の金属成分を
含むシリサイド若しくはタングステン、チタン、又はコバルトのうち１種類以上の成分を
含む金属との２層構造を有することを特徴とする。
【００２０】
この構成によれば、光透過率がポリシリコンより小さいタングステン、チタン、又はコ
バルトのシリサイド若しくはタングステン、チタン、又はコバルトのうち２種類以上の金
属成分を含むシリサイド、若しくはタングステン、チタン、又はコバルトのうち１種類以
上の成分を含む金属をポリシリコン上に形成するため、前記入射光の侵入が抑制され画質
の低下を招く前記電荷保持領域での前記入射光の漏れに起因する電荷の発生を抑制するこ
とができる。また、応力の大きいタングステン、チタン、又はコバルトのシリサイド若し
くはタングステン、チタン、又はコバルトのうち２種類以上の金属成分を含むシリサイド
若しくはタングステン、チタン、又はコバルトのうち１種類以上の成分を含む金属をポリ
シリコンを介して形成することで応力を緩和し、応力に起因する欠陥からの電荷の発生を
抑えた状態で用いることができる。
【００２１】
また、上記した本発明の固体撮像素子は、前記第２の転送ゲート電極はポリシリコンに
比べ光の透過率が小さい、タングステン、チタン、又はコバルトのうち１種類以上の金属
成分を含むシリサイド、若しくはタングステン、チタン、又はコバルトのうち１種類以上
の成分を含む金属を用いたことを特徴とする。
【００２２】
この構成によれば、ポリシリコン層を設けないため、第２の転送ゲート電極層を薄層化
することができるため、段差量を抑えて第２のゲート電極を形成することができる。
【００２３】
また、上記した本発明の固体撮像素子は、前記第２の転送ゲート電極層には、フォトリ
ソグラフ工程でのハレーションを防止するための反射抑制層が含まれていることを特徴と
する。
【００２４】
この構成によれば、フォトリソグラフ工程でのハレーションを防止できるので、フォト
リソグラフ工程を高い転写性を持って行うことができる。
【００２５】
また、上記した本発明の固体撮像素子は前記反射抑制層は酸化シリコン又は窒化チタン
であることを特徴とする。
【００２６】
この構成によれば、新規性の高い材料を用いることなく光の反射を抑制できるため、固
体撮像素子を製造するラインの想定外の汚染を防止することができる。
【００２７】
また、上記した本発明の固体撮像素子は、前記フローティングディフュージョン領域は
、前記第１の絶縁層上に位置する前記第１のゲート電極層をリング状に加工した第３のゲ
ート電極を有する検出用ＭＯＳトランジスタの下部に形成され、前記フローティングディ
フュージョン領域に蓄積された電荷により生じる閾値の変動から入射光強度を検出するこ
とを特徴とする。
【００２８】
この構成によれば、前記フローティングディフュージョン領域と前記検出用ＭＯＳトラ
ンジスタとを重ねて形成することが可能となり、小さい面積で入射光強度を検出する領域
を形成することができる。
【００２９】
また、上記した本発明の固体撮像素子は、前記蓄積ウェル側方に、前記蓄積ウェルへの
入射光により発生した前記電荷がオーバーフローした場合にオーバーフローした前記電荷
を吸収するためのオーバーフロードレインを有することを特徴とする。
【００３０】
この構成によれば、強い入射光が照射された場合に前記蓄積ウェルから溢れた電荷は前
記オーバーフロードレインにより吸収されるため、他の固体撮像素子への電荷の漏れ込み
が抑制できるため、強い入射光があっても画質劣化を抑えることができる。
【００３１】
また、上記した本発明の固体撮像素子は、前記半導体基板の表面と、前記第１の絶縁層
又は前記第２の絶縁層との間の少なくとも一部との間に前記半導体基板の表面と、前記第
１の絶縁層又は前記第２の絶縁層との間に存在する欠陥を電気的に埋めるための前記保持
領域と反対導電型のピニング層を有することを特徴とする。
【００３２】
この構成によれば、半導体基板と絶縁層との間にある欠陥を電気的に埋めるため、前記
欠陥に起因する電荷の発生を抑制することができるので画質劣化を抑えることができる。
【００３３】
また、上記した本発明の固体撮像素子は、前記蓄積ウェルの一部分が前記第１の転送ゲ
ート電極と重なって配置されていることを特徴とする。
【００３４】
この構成によれば、前記蓄積ウェルの一部分を覆うよう延在させた前記第２の転送ゲー
ト電極の電気的影響を前記第１の転送ゲート電極により遮蔽することができるため、特に
前記蓄積ウェルの一部分を覆うよう延在させた場合に電気的に安定した動作を行うことが
できる。
【００３５】
また、上記した本発明の固体撮像素子は、前記第１の絶縁層上に位置する前記第１のゲ
ート電極層をリング状に加工した前記第３のゲート電極を有する前記検出用ＭＯＳトラン
ジスタの前記第３のゲート電極下部に、前記フローティングディフュージョンの他の領域
よりも高い不純物濃度を有し、電荷を収集するためのポケット領域を形成したことを特徴
とする。
【００３６】
この構成によれば、前記検出用ＭＯＳトランジスタの前記第３のゲート電極下部に、前
記フローティングディフュージョン領域の他の領域よりも高い不純物濃度を有し、電荷を
収集するためのポケット領域を形成しているため、前記フローティングディフュージョン
に注入された電荷は前記検出用ＭＯＳトランジスタの下部に集中する。
【００３７】
前記フローティングディフュージョン領域の中でも前記検出用ＭＯＳトランジスタの下
部に電荷を集中させることができるため、前記検出用ＭＯＳトランジスタの単位電荷あた
りの閾値変動が大きくなるため、感度の高い固体撮像素子を得ることができる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照して本発明の実施の形態を説明する。
【００３９】
（第１の実施の形態）
まず、本発明の第１の実施の形態に係わる固体撮像素子の構成について説明する。図１
は、本発明の第１の実施の形態に係わる固体撮像素子の平面形状を示す平面図である。図
２は、図１のＡ−Ａ‘線に沿った断面図である。ただし、配線及びその上層構造の断面は
図示していない。
【００４０】
なお、本実施の形態は対発生する光発生電荷のうち正孔を蓄積する例を示している。光
発生電荷のうち電子を蓄積する場合でも同様に構成可能である。
【００４１】
図２に示すようにフォトダイオード形成領域ＰＤから変調トランジスタ形成領域ＴＭへ
電荷を転送するための転送トランジスタ形成領域ＴＴが、フォトダイオード形成領域ＰＤ
と変調トランジスタ形成領域ＴＭ間に設けられている。
【００４２】
本実施の形態では、転送トランジスタ形成領域ＴＴは、電荷を一時保持するための電荷
保持領域としてのキャリアポケット領域ＴＣＰを有し、さらに、キャリアポケット領域Ｔ
ＣＰから変調トランジスタ形成領域ＴＭへ電荷を移動させるための転送領域ＴＣを有する
。そして、全固体撮像素子について同時に、各フォトダイオード形成領域ＰＤに蓄積され
た電荷を、各素子のキャリアポケット領域ＴＣＰに転送して一旦保持し、選択ライン毎に
キャリアポケット領域ＴＣＰから変調トランジスタ形成領域ＴＭへ転送することで一括電
子シャッター機能とＣＤＳ機能を実現している。
【００４３】
次に図１と図２を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明
する。なお、図２及びその説明中、Ｎ，Ｐの添え字の−、＋はその数によって不純物濃度
のより薄い部分（添え字−−）からより濃い部分（添え字＋＋）の状態を示している。
【００４４】
図１に示すようにフォトダイオード形成領域ＰＤは略矩形をしている。フォトダイオー
ド形成領域ＰＤのＮ型ウェル２上には、フォトダイオード形成領域ＰＤの略全面に渡って
Ｐ層が形成され、そのＰ層は蓄積ウェル４として機能する。フォトダイオード形成領域Ｐ
Ｄの基板表面側には略全面に渡って、ピニング層８が形成されている。フォトダイオード
形成領域ＰＤ上には基板１の表面に図示せぬ開口領域が形成され、その開口領域よりも広
い領域のＰ型のウェルである蓄積ウェル４が形成されている。
【００４５】
光電変換素子の機能を有するフォトダイオード形成領域ＰＤの下方の基板１上に形成さ
れたＮ型ウェル２とＰ型の蓄積ウェル４との境界領域には空乏領域が形成される。この空
乏領域に入射した光により光発生電荷が生じる。発生した光発生電荷対のうち正孔は蓄積
ウェル４に蓄積される。
【００４６】
変調トランジスタ形成領域ＴＭに形成される増幅手段として図１に示す変調トランジス
タＴｍとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる
。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、基板１の表面に第１のゲート絶
縁層から成るゲート絶縁膜１０を介して略リング状（図１では８角形）のゲート（以下、
リングゲート又は単にゲートともいう）５が形成されている。リングゲート５下の基板１
の表面にはチャネルを構成するＮ＋拡散層１１が形成される。リングゲート５の開口部分
の中央の基板表面にはＮ＋＋拡散層が形成されてソース領域（以下、単にソースともいう
）１２が形成されている。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、変調ト
ランジスタＴＭを構成するリングゲート５の略外周形状に合わせてＰ層が形成され、その
Ｐ層が変調用ウェル６として機能する。この変調用ウェル６内には、リングゲート５のリ
ング形状に沿って形成されたリング状の、Ｐ＋拡散によるＰ型の高濃度領域のキャリアポ
ケット７が形成されている。
【００４７】
また、リングゲート５の周囲の基板表面にはＮ＋＋拡散層が形成されてドレイン領域（
以下、単にドレインともいう）１３を構成する。チャネルを構成するＮ＋拡散層１１はソ
ース領域１２とドレイン領域１３とに接続される。
【００４８】
変調用ウェル６は変調トランジスタＴｍの閾値電圧を制御するものである。変調トラン
ジスタＴｍは、変調用ウェル６、リングゲート５、ソース領域１２及びドレイン領域１３
によって構成されて、キャリアポケット７に蓄積された電荷に応じて閾値電圧が変化する
ようになっている。
【００４９】
蓄積ウェル４に蓄積された電荷は、次に説明する転送トランジスタ形成領域ＴＴを介し
て変調用ウェル６に転送されてキャリアポケット７に保持される。変調トランジスタとし
て機能する変調トランジスタ形成領域ＴＭのソース電位は、変調用ウェル６に転送された
電荷の量、即ち、フォトダイオードとして機能するフォトダイオード形成領域ＰＤへの入
射光に応じたものとなる。
【００５０】
蓄積ウェル４近傍の基板１の表面には、高濃度Ｐ＋＋型拡散層によってオーバーフロー
電荷を含む不要電荷排出用の拡散領域（以下、ＯＦＤ領域という）１４が形成されている
。蓄積ウェルの不要な過剰電荷を排出する排出手段としてのＯＦＤ領域１４は、蓄積ウェ
ル４に蓄積されずに該蓄積ウェル４からオーバーフローし、かつ、画素信号に寄与しない
不要な電荷（以下、不要電荷という）を、基板へ排出するための領域である。
【００５１】
次に転送トランジスタ形成領域ＴＴについて説明する。転送トランジスタ形成領域ＴＴ
は、図２に示すように、転送蓄積領域ＴＡと転送領域ＴＣを有する。転送蓄積領域ＴＡは
、電荷を一時保持するためのキャリアポケット領域ＴＣＰを基板内に含む。
【００５２】
具体的には、フォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間に
、基板表面側において、転送トランジスタ領域ＴＴが形成される。転送トランジスタ領域
ＴＴの転送蓄積領域ＴＡは、基板表面にチャネルが形成されるように、基板表面に第１の
ゲート絶縁層から成るゲート絶縁膜２１を介して転送ゲート２２Ａを有する。この転送ト
ランジスタ領域ＴＴのチャネル、すなわち転送経路は、転送ゲート２２Ａへの印加電圧に
よって制御される。
【００５３】
転送ゲート２２Ａの下には、キャリアポケット領域ＴＣＰが設けられる。キャリアポケ
ット領域ＴＣＰは、変調トランジスタ形成領域ＴＭのＮ型ウェル３上に、Ｐ層が形成され
、そのＰ層は、転送用蓄積ウェルとして機能する。この転送用蓄積ウェルは、Ｐ＋拡散に
よる転送用のキャリアポケット２４である。図２に示されるように図１の転送ゲート２２
Ａの内側に、キャリアポケット２４（図１では図示せず）が形成されている。
【００５４】
また、転送ゲート２２Ａは、図２で示されるように一部が蓄積ウェル４の上を覆うよう
に、表面にゲート絶縁膜２１を介して設けられている。
【００５５】
また、転送ゲート２２Ａのゲート絶縁層２１に接する基板表面には、キャリアポケット
２４とは反対の導電型である、Ｎ型の不純物拡散層から構成されるピニング層２５がゲー
ト絶縁層２１の下に形成されている。ピニング層２５は図２に示されるように転送ゲート
２２Ａの一部と重なるように形成されている。Ｐ型のキャリアポケット２４の上面の全領
域はピニング層２５によって覆われており、キャリアポケット２４はゲート絶縁層２１に
接していない。このピニング層２５の存在により絶縁層と半導体層との間に生じる欠陥を
電子により埋め尽くすことで電荷の発生が抑制される。
【００５６】
転送ゲート２２Ｂは、第２のゲート絶縁層２２ＢＧ上に第２のゲート電極層を用いて基
板１の表面側において形成され、図１に示されるように転送ゲート２２Ａ側の辺は、転送
ゲート２２Ａの形状に沿った形状を有し、転送ゲート２２Ａとフォトダイオード形成領域
ＰＤの一部を覆っている。リングゲート５側の辺は、リングゲート５の形状に沿った形状
を有してリングゲート５の一部を覆っている。
【００５７】
転送ゲート２２Ｂを構成する第２のゲート電極層には、ポリシリコン層上にタングステ
ンシリサイド層を形成したものを用いており、高い遮光性を持ったゲート電極層が形成さ
れている。なお、ここで用いているタングステンシリサイドに代えてチタンシリサイドや
コバルトシリサイドを用いても良い。ポリシリコン層上にタングステンシリサイド等を配
置することで機械的応力が大きいタングステンシリサイド等からの応力をポリシリコン層
で緩和することができ、この応力に起因する電荷の発生を抑えることができる。また、シ
リサイドとして上記したタングステン、チタン、コバルトのうち２種類以上の金属を含む
シリサイドを用いても良い。
【００５８】
また、第２のゲート電極層としてポリシリコンを介さずにタングステン、チタン、コバ
ルト等の金属や上記した金属を一つ以上含むシリサイドを用いることもできる。この場合
ポリシリコンを用いないため薄層化が可能となり、被覆性が向上する。また、単層のポリ
シリコンを用いても良く、この場合には低応力の層のみを用いることができ、結晶欠陥の
発生が抑えられる。また、第２のゲート電極層としてポリシリコンを用いる場合には、ポ
リシリコン層をより厚く形成することで遮光性を向上させることができる。
【００５９】
また、転送ゲート２２Ａ及びリングゲート５のゲート電極に用いられている第１のゲー
ト電極層にはポリシリコンを用いているが、これはポリシリコンとタングステンシリサイ
ドを重ねて用いても良い。この場合、転送ゲート２２Ａでの光透過率も抑えられるので、
転送ゲート２２Ｂを重ねた場合更に高い遮光性を得ることができる。この場合でも、ポリ
シリコン層上にタングステンシリサイド等を配置することで機械的応力が大きいタングス
テンシリサイド等からの応力を緩和できるので上述したのと同様に応力を緩和することが
できる。また、タングステンシリサイドに代えてチタンシリサイドやコバルトシリサイド
を用いても良い。また、シリサイドとして上記したタングステン、チタン、コバルトのう
ち２種類以上の金属を含むシリサイドを用いても良い。また、ポリシリコン上に単体金属
としてタングステン、チタン、コバルトを形成した層を用いても良い。
【００６０】
更にタングステン、チタン、コバルト等単体の金属やシリサイドをポリシリコン層を介
することなく用いることもできる。
【００６１】
この場合ポリシリコンを用いないため薄層化が可能となり、ゲート電極の形成に伴う段
差量を抑えることができる。
【００６２】
また、第２のゲート電極層又は転送ゲート２２Ａ、リングゲート５のゲート電極に用い
られる第１のゲート電極層にシリサイドや金属等反射率が高い材質を用いた場合、フォト
リソグラフ工程でハレーションを起こす場合がある。フォトリソグラフ工程でのハレーシ
ョン対策として、例えば酸化シリコン層や窒化チタン層等反射率を制御可能な物質を上記
シリサイドや金属層上に有する第２のゲート電極層に用いることで光の反射量を抑えるこ
とができる。
【００６３】
遮光性の高い転送ゲート２２Ｂにより転送ゲート２２Ａを覆っているため、転送ゲート
２２Ａの下にあるキャリアポケット２４に転送ゲート２２Ａを抜けて侵入する信号光の漏
れこみを有効に抑えることができ、蓄積ウェル４から転送されてきた電荷を保持すること
ができる。
【００６４】
転送ゲート２２Ｂは、転送ゲート２２Ａ下のキャリアポケット２４と変調トランジスタ
下のキャリアポケット７間の電位障壁を、キャリアの転送時に下げるよう制御する。
【００６５】
以上説明した転送トランジスタ形成領域ＴＴの転送ゲート２２Ａ、転送ゲート２２Ｂ及
びキャリアポケット２４は、転送手段を構成する。
【００６６】
図３は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図で
ある。図３は、上から、蓄積モード（Ｍ１）、一括転送モード（Ｍ２）、保持・ノイズ出
力モード（Ｍ３）、転送モード（Ｍ４）、及び信号出力モード（Ｍ５）におけるポテンシ
ャルを示す。なお、図３においては、各モードにおけるポテンシャルの関係を正孔のポテ
ンシャルが高くなる向きを正側にとって示す。
【００６７】
図３は、横軸に図２と同様に、図１のＡ−Ａ‘線に沿った位置をとり、縦軸にホールを
基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図３の左
側から右側に向かって、リングゲート５の一端側、ソース領域１２、リングゲート５の他
端側、転送ゲート２２Ｂ、転送ゲート２２Ａ、蓄積ウェル４、及びＯＦＤ領域１４の位置
の基板内のポテンシャルを示している。なお、転送ゲート２２Ｂがリングゲート５や転送
ゲート２２Ａとオーバーラップしている部分は、リングゲート５や転送ゲート２２Ａによ
り電気的に遮蔽されているため、図３での転送ゲート２２Ｂは電荷転送に効力を及ぼす部
分のみについて記載している。
【００６８】
蓄積モード（Ｍ１）の場合は、転送ゲート２２Ａには、蓄積ウェル４とキャリアポケッ
ト２４（転送ゲート２２Ａの下部）との間に、高い電位障壁が形成されるように電圧が印
加される。転送ゲート２２Ｂにも、変調用ウェル６とキャリアポケット２４との間に、高
い電位障壁が形成されるように電圧が印加される。蓄積ウェル４とＯＦＤ領域１４間のポ
テンシャルは、転送ゲート２２Ａの領域のポテンシャルよりも低い。これは、蓄積ウェル
４から溢れた電荷がＯＦＤ領域１４へ排出するようにするためである。すなわち、蓄積手
順として、全画素について同時に、転送経路の電位障壁を制御して、光電変換素子による
光発生電荷を少なくとも転送経路を介してキャリアポケット２４には流さないようにしな
がら蓄積ウェル４に蓄積させる手順が行われる。
【００６９】
一括転送モード（Ｍ２）の場合は、転送ゲート２２Ａには、蓄積ウェル４とキャリアポ
ケット２４との間に、電位障壁が形成されないように低い、所定の第１の電圧が印加され
る。転送ゲート２２Ｂには、変調用ウェル６とキャリアポケット２４との間に、高い電位
障壁が形成されるように電圧が印加される。この場合には、キャリアポケット２４のポテ
ンシャルは蓄積ウェル４よりも低いので、蓄積ウェル４に蓄積された電荷は、キャリアポ
ケット２４へ流れ込む。すなわち、一括転送手順として、全画素について同時に、転送ゲ
ート２２Ａのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル４に蓄積さ
れた光発生電荷をキャリアポケット２４に転送させる手順が行われる。
【００７０】
保持・ノイズ出力モード（Ｍ３）の場合は、転送ゲート２２Ａには、蓄積ウェル４とキ
ャリアポケット２４との間に、高い電位障壁が形成されるように電圧が印加される。転送
ゲート２２Ｂには、変調用ウェル６とキャリアポケット２４との間に、高い電位障壁が形
成されるように電圧が印加される。これにより、キャリアポケット２４へ流れ込んだ電荷
は、キャリアポケット２４に保持される。さらに、この状態で、後述するように、リセッ
トとノイズ成分の読み出しが行われる。すなわち、ノイズ成分変調手順として、転送ゲー
ト２２Ａと、転送ゲート２２Ｂのゲート電圧によって転送経路の電位障壁を制御して光発
生電荷をキャリアポケット７に流さない状態でキャリアポケット７の雑音成分を読み出す
手順が行われる。
【００７１】
ライン毎に行われる転送モード（Ｍ４）の場合は、転送ゲート２２Ａには、キャリアポ
ケット２４と変調用ウェル６との間に、電位障壁が形成されないように高い、所定の第２
の電圧が印加される。また、転送ゲート２２Ｂには、キャリアポケット２４と変調用ウェ
ル６との間に、電位障壁が形成されないように所定の電圧が印加される。さらに、転送ゲ
ート２２Ｂによって形成されるポテンシャルは、転送ゲート２２Ａによって形成されたポ
テンシャルよりも低く、かつ変調用ウェル６のポテンシャルよりも高くなるように、所定
の電圧が転送ゲート２２Ｂに印加される。すなわち、転送ゲート２２Ｂは、キャリアポケ
ット２４からキャリアポケット７へ電荷を転送するときに、キャリアポケット２４とキャ
リアポケット７の間のポテンシャルを、キャリアポケット２４のポテンシャルとキャリア
ポケット７のポテンシャルの間のポテンシャルにする。
【００７２】
この場合、転送ゲート２２Ｂによって形成されるポテンシャルはキャリアポケット２４
よりも低く、さらに変調用ウェル６のポテンシャルは転送ゲート２２Ｂによって形成され
るポテンシャルよりも低いので、キャリアポケット２４に蓄積された電荷は、変調用ウェ
ル６へ流れ込む。すなわち、ライン毎の転送手順として、転送ゲート２２Ａと、転送ゲー
ト２２Ｂに印加される電圧を所定の電圧にすることによって転送経路の電位障壁を制御し
て、キャリアポケット２４に蓄積された光発生電荷のほとんど全部をキャリアポケット７
に転送させる手順が行われる。
【００７３】
図２で示したように、転送ゲート２２Ａのゲート絶縁層２１と転送用キャリアポケット
２４との間に設けられたピニング層２５によって、暗電流の発生が抑制される。しかし、
ピニング層２５があるために、ドレイン領域の電圧によってピニングされて、転送ゲート
２２Ａに所定の電圧を印加しても、転送ゲート２２Ａの下のポテンシャルが充分に上昇せ
ず、光発生電荷が全て転送できないことが生じ得る。そこで、本実施の形態では、上述し
たように、転送ゲート２２Ｂを設けて上述したような所定の電圧を印加することによって
、キャリアポケット２４に蓄積された光発生電荷を全て転送することができるようにして
いる。
【００７４】
信号出力モード（Ｍ５）の場合は、転送ゲート２２Ａには、キャリアポケット２４と蓄
積ウェル４との間に、高い電位障壁が形成されるように電圧が印加される。転送ゲート２
２Ｂにも、変調用ウェル６とキャリアポケット２４との間に、高い電位障壁が形成される
ように電圧が印加される。これにより、変調用ウェル６へ流れ込んだ電荷は、変調用ウェ
ル６に保持される。さらに、この状態で後述するように、転送経路の電位障壁を制御して
光発生電荷を変調用ウェル６に保持させた状態でキャリアポケット７から光発生電荷に応
じた画素信号を出力させる手順が行われる。
【００７５】
次に、以上の構成に係る固体撮像装置において、ＣＤＳ機能と一括電子シャッター機能
が実現される駆動方法を動作シーケンスに従って説明する。
【００７６】
図４は、本実施の形態の固体撮像素子を２次元アレイ状に配置した場合の駆動シーケン
スを示すタイミングチャートである。図４に示すように、１フレーム期間Ｆは、リセット
期間（Ｒ１）、蓄積期間（Ａ）、一括転送期間（Ｔ）及び画素信号読み出し期間（Ｓ）の
４つの期間を含む。
【００７７】
リセット期間（Ｒ１）は、１フレームの開始時に全画素一括して、すなわち全固体撮像
素子について同時にリセットするための全セル同時リセット期間である。また、このリセ
ット期間（Ｒ１）において行われるリセット動作は、全画素について、蓄積ウェル４、キ
ャリアポケット２４及び変調用ウェル６から、残存する電荷を排出させるための動作であ
る。リセット動作後、各固体撮像素子の蓄積ウェル４に対する電荷の蓄積が開始される。
【００７８】
リセット期間（Ｒ１）に続く蓄積期間（Ａ）は、各固体撮像素子が蓄積モード（Ｍ１）
となり、光を受けてフォトダイオード形成領域ＰＤにおいて発生した光発生電荷を蓄積ウ
ェル４に蓄積するための期間である。
【００７９】
蓄積期間（Ａ）に続く一括転送期間（Ｔ）は、各固体撮像素子が一括転送モード（Ｍ２
）となり、全画素一括して、すなわち全固体撮像素子について同時に、各フォトダイオー
ド形成領域ＰＤに蓄積された電荷を、各固体撮像素子のキャリアポケット領域ＴＣＰに転
送する一括転送が行われる期間である。この一括転送期間（Ｔ）における一括転送動作は
、上述した転送ゲート２２Ａに所定の第１の電圧を同時に印加することによって行われる
。
【００８０】
一括転送モード（Ｍ２）の後には、キャリアポケット領域ＴＣＰに電荷を保持する状態
、すなわち上述した保持・ノイズ出力モード（Ｍ３）となる。
【００８１】
図４に示すように、一括転送期間（Ｔ）後の画素信号読み出し期間（Ｓ）は、キャリア
ポケット領域ＴＣＰに保持された電荷を、選択ライン毎に変調トランジスタ形成領域ＴＭ
へ転送する水平ブランキングを有する。すなわち、図４に示すように、画素信号読み出し
期間（Ｓ）においては、第１行目Ｌ１から最終行目Ｌｎまでのｎラインについて、水平ブ
ランキング期間（Ｈ）が順次すなわち時間的にずれて連続的に発生する。水平ブランキン
グ期間（Ｈ）は、図５に示すように、リセット期間（Ｒ２）とノイズ成分・信号成分読み
出し期間（ＳＳ）を含む。
【００８２】
図５は、一括転送期間（Ｔ）と水平ブランキング期間（１Ｈ）を説明するためのタイミ
ングチャートである。水平ブランキング期間（１Ｈ）は、選択ライン毎に発生する。図５
は、一括転送期間（Ｔ）と水平ブランキング期間（１Ｈ）における、転送ゲート２２Ａ及
び転送ゲート２２Ｂと、変調トランジスタＴｍのリングゲート（Ｇ）５、ソース領域（Ｓ
）１２及びドレイン領域（Ｄ）１３に印加される電圧波形を示す。
【００８３】
一括転送期間（Ｔ）においては、転送ゲート２２Ａは、３．３Ｖから０Ｖになり、リン
グゲート５は１．０Ｖで、ドレイン領域１３は１．０Ｖから３．３Ｖになり、ソース領域
１２は１．０Ｖである。
【００８４】
リセット期間（Ｒ２）においては、転送ゲート２２Ａと２２Ｂは、ハイインピーダンス
で、リングゲート５は１．０Ｖから８．０Ｖになり、ドレイン領域１３は３．３Ｖから６
．０Ｖになり、ソース領域１２は１．０Ｖから６．０Ｖになる。リセット期間（Ｒ２）に
おけるリセット動作によって、キャリアポケット７内の電荷が排出される。
【００８５】
ノイズ成分・信号成分読み出し期間（ＳＳ）においては、まず、ノイズ成分を読み出す
ために、転送ゲート２２Ａと２２Ｂは３．３Ｖで、リングゲート５は１．０Ｖから２．８
Ｖになり、ドレイン領域１３は３．３Ｖで、ソース領域１２にはノイズ成分の電圧が出力
される（Ｍ３）。その後、転送ゲート２２Ａは３．３Ｖから５．０Ｖになり、転送ゲート
２２Ｂは３．３Ｖから０Ｖになり、リングゲート５は１．０Ｖで、ソース領域１２は１．
０Ｖとなる。これにより、キャリアポケット２４からキャリアポケット７への電荷転送が
行われる（Ｍ４）。
【００８６】
次に、信号成分を読み出すために、転送ゲート２２Ａと２２Ｂは３．３Ｖで、リングゲ
ート５は１．０Ｖから２．８Ｖになり、ドレイン領域１３は３．３Ｖで、ソース領域１２
には信号成分の電圧が出力される。これにより、キャリアポケット７の電荷量から信号成
分が読み出される（Ｍ５）。
【００８７】
その後、転送ゲート２２Ａと２２Ｂは３．３Ｖに、リグゲート５は１．０Ｖに、ドレイ
ン領域１３は３．３Ｖになり、ソース領域１２は１．０Ｖになる。
【００８８】
以上のように、本実施の形態の固体撮像装置によれば、消費電力を低くして、容易に製
造でき、全画素同時に受光して電荷を蓄積し一括転送する一括電子シャッター機能と、ノ
イズ先行読み出しによるＣＤＳ機能の両方を実現し、且つ入射光の漏れを抑えることで高
画質の画像信号を得ることができる。
【００８９】
なお、非選択ラインの出力を抑えるために、水平ブランキング期間（Ｈ）の最後に、リ
セット動作を行うようにしてもよい。たとえば、図５において、点線で示すタイミングＲ
Ｘにおいてリセット信号を与えることによって、非選択ラインのキャリアポケット７に残
存する光発生電荷による影響を排除することができる。
【００９０】
さらに、図６及び図７に示すように、蓄積動作と一括転送動作の間に、リセット動作を
追加するようにしてもよい。図６は、第１の実施の形態の変形例に係わる固体撮像装置の
駆動シーケンスを示すタイミングチャートである。図７は、第１の実施の形態の変形例に
係わる固体撮像装置の一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）を含むタイミン
グチャートである。図６に示すように、蓄積期間（Ａ）と一括転送期間（Ｔ）の間に、リ
セット期間（Ｒ２２）が設けられる。図７は、その詳細を示し、リセット期間（Ｒ２２）
では、転送ゲート２２Ａ及び転送ゲート２２Ｂと、変調トランジスタＴｍのリングゲート
（Ｇ）５、ソース領域（Ｓ）１２及びドレイン領域（Ｄ）１３に印加される電圧波形が示
されている。
【００９１】
このように、蓄積動作と一括転送動作の間に、リセット動作を追加することによって、
キャリアポケット２４を完全空乏化する。その結果、蓄積ウェル４からの光発生電荷のみ
を蓄積して、転送することができる。
【００９２】
次に、本実施の形態の効果について説明する。
【００９３】
（１）キャリアポケット２４を転送ゲート２２Ａを転送ゲート２２Ｂで覆ったため、キ
ャリアポケット２４での光発生電荷量を抑えることができ、ＳＮ比の高い画像を提供する
ことができる。
【００９４】
（２）転送ゲート２２Ａに加え、フォトダイオード形成領域ＰＤの一部を転送ゲート２
２Ｂで覆ったため、より確実にキャリアポケット２４での光発生電荷量を抑えることがで
きる。
【００９５】
（３）転送ゲート２２Ｂの材質にポリシリコンとタングステンシリサイドの２層構造を
用いたため、光透過性が小さいタングステンシリサイドにより光透過性を小さく抑え、タ
ングステンシリサイドの応力の緩和機能を持つポリシリコンを積層することで低応力でか
つキャリアポケット２４への光侵入を抑える構造を提供することができる。
【００９６】
（４）リングゲート５の下側にキャリアポケット７を設け光電荷を収集する構造を用い
たため、単位電荷あたりの光信号強度を大きくすることができ、光信号が弱い暗い場所で
もＳＮ比の高い画像を提供することができる。
【００９７】
（５）ＯＦＤ領域１４を設けたため、光信号が強く電荷が溢れ出る場合でも溢れ出た電
荷をＯＦＤ領域１４から流出させることができ、溢れ出た電荷が他の画素に飛び込み発生
するスミア現象を抑制することができる。
【００９８】
（６）フォトダイオード領域ＰＤ等にピニング層８等を形成したため、界面準位に起因
する雑音の発生を抑えることができる。
【００９９】
（７）蓄積ウェル４と転送ゲート２２Ａをオーバーラップして配置したため、蓄積ウェ
ル４で発生した電荷を確実に転送することができる。
【０１００】
（８）酸化シリコンや窒化チタンを反射抑制層として有する第２のゲート電極層を用い
たため、フォトリソグラフ工程でのハレーションを防止することができる。
【０１０１】
（第２の実施の形態）
次に、本発明の第２の実施の形態を詳細に説明する。図８は本発明の第２の実施の形態
に係る固体撮像装置の平面形状を示す平面図である。図９は図８のＢ−Ｂ‘線に沿った断
面図である。ただし、配線及びその上層構造の断面は図示していない。
【０１０２】
本実施の形態の固体撮像素子は、図８に示すように、複数の固体撮像素子が基板平面上
に２次元マトリックス状に配置された固体撮像素子アレイを有している。図８において破
線で示した範囲が、単位画素である１つの固体撮像素子Ｃである。本実施の形態に係る固
体撮像素子は、ＣＭＯＳ−ＡＰＳ（Active Pixel Sensor）型センサである。各固体撮像
素子は、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレ
ベルの画素信号を出力する。固体撮像素子をマトリクス状に配列することで１画面の画素
信号が得られる。
【０１０３】
本実施の形態に係る固体撮像装置は、ＣＤＳ機能と一括電子シャッター機能の双方を達
成するものである。なお、本実施の形態は光発生電荷対のうち電子を用いる例を示してい
る。光発生電荷対として正孔を用いる場合でも同様に構成可能である。
【０１０４】
図９に示すように、固体撮像素子は、フォトダイオード形成領域ＰＤ１、転送トランジ
スタ形成領域ＴＴ１、リセットトランジスタ形成領域ＲＳＴ１、増幅トランジスタ形成領
域ＴＡｍ１及び選択トランジスタ形成領域ＴＳ１を有する。
【０１０５】
リセットトランジスタＲＳＴを形成するリセットトランジスタ形成領域ＲＳＴ１には、
フローティングディフュージョン領域５８が形成されている。転送トランジスタ形成領域
ＴＴ１内にはキャリアポケット領域ＴＣＰ１が形成されている。キャリアポケット領域Ｔ
ＣＰ１には、転送された光発生電荷を一時保持するためのキャリアポケット５６が形成さ
れている。
【０１０６】
本実施の形態では転送トランジスタ形成領域ＴＴ１は、電荷を一時保持するためのキャ
リアポケット５６としてのキャリアポケット領域ＴＣＰ１を有し、さらに、キャリアポケ
ット領域ＴＣＰ１からフローティングディフュージョン領域５８に電荷を転送するための
転送領域ＴＣ１を有する。この転送トランジスタ形成領域ＴＴ１に形成されるトランジス
タ等が転送手段を構成する。
【０１０７】
本実施の形態においては、全画素一括して（すなわち全固体撮像素子について同時に）
、各フォトダイオード形成領域ＰＤ１に蓄積された光発生電荷を、各固体撮像素子のキャ
リアポケット領域ＴＣＰ１に転送してキャリアポケット５６に一旦保持する。その後、選
択ライン毎にキャリアポケット領域ＴＣＰ１からリセットトランジスタ形成領域ＲＳＴ１
内のフローティングディフュージョン領域５８に転送する。
【０１０８】
図８と図９を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する
。なお、図９及びその説明中、Ｎ、Ｐの添え字の−、＋はその数によって不純物濃度のよ
り薄い部分（添え字−−）からより濃い部分（添え字＋＋）の状態を示している。
【０１０９】
図９に示すように固体撮像素子は、Ｎ型半導体領域５１上に形成されたＰ型半導体領域
５２ａ上に形成される。本実施の形態では、半導体基板内にＮ型不純物領域５１を設けて
いるが、これに限らず、Ｎ型半導体領域５１はＮ型半導体基板であってもよい。フォトダ
イオード形成領域ＰＤ１には、Ｐ型半導体領域５２ａ上にＮ型不純物による蓄積ウェル５
２が形成されている。
【０１１０】
Ｐ型半導体領域５２ａとＮ型不純物層５２とによりフォトダイオードが形成される。フ
ォトダイオード形成領域ＰＤ１の基板表面側には、Ｐ型半導体領域５２ａに電気的に接続
されたＰ型ピニング層５３が形成されている。フォトダイオード形成領域ＰＤ１において
は、基板表面に図示せぬ開口領域が形成され、蓄積ウェル５２はこの開口領域の下方に形
成されている。なお、図８に示すように、フォトダイオード形成領域ＰＤ１は、基板表面
に略Ｌ字状に形成される。
【０１１１】
一方、リセットトランジスタ形成領域ＲＳＴ１のＰ型半導体領域５２ａ上には、基板表
面に一対のＮ型の不純物層が形成されている。これらの一対の不純物層のうちフォトダイ
オード形成領域ＰＤ１側の不純物層がフローティングディフュージョン領域５８を構成し
、他方の不純物層６０は固定電位点、例えばＶＤＤに接続される。
【０１１２】
リセットトランジスタ形成領域ＲＳＴ１の基板表面には、ゲート絶縁膜（図示せず）を
介してリセットゲート（単にゲートともいう）５９が形成されている。リセットゲート５
９下の基板表面にはチャネルが形成されるようになっている。リセットゲート５９に端子
を介して所定の電圧を印加することによって、チャネルを導通させ、フローティングディ
フュージョン領域５８内の電荷を、他方の不純物層６０を介して排出して、フローティン
グディフュージョン領域５８の電位を初期化することができるようになっている。
【０１１３】
フォトダイオードの開口領域下方は、ピニング層５３が配置されている。Ｐ型半導体領
域５２ａと蓄積ウェル５２との境界面からは空乏層が広がっている。空乏層の領域では、
開口領域を介して入射した光による光発生電荷が生じる。そして、発生した光発生電荷は
蓄積ウェル５２に収集される。
【０１１４】
蓄積ウェル５２に蓄積された電荷は、次に説明する転送トランジスタ形成領域ＴＴ１を
介してフローティングディフュージョン領域５８に転送されて保持される。フローティン
グディフュージョン領域５８は増幅トランジスタ形成領域ＴＡｍ１（後述）のゲートＴＡ
ｇに接続されている。増幅手段である増幅トランジスタＡｍｐを構成する増幅トランジス
タ形成領域ＴＡｍ１のドレインは電源端子に接続されており、増幅トランジスタ形成領域
ＴＡｍ１の出力は、フローティングディフュージョン領域５８の電位、即ち、フォトダイ
オードとして機能するフォトダイオード形成領域ＰＤ１への入射光に応じたものとなる。
【０１１５】
次に転送トランジスタ形成領域ＴＴ１について説明する。転送トランジスタ形成領域Ｔ
Ｔ１は、図９に示すように、光発生電荷を一時保持するためのキャリアポケット領域ＴＣ
Ｐ１を、Ｐ型半導体領域５２ａ内に有する。
【０１１６】
具体的には、１つの固体撮像素子内のフォトダイオード形成領域ＰＤ１とリセットトラ
ンジスタ形成領域ＲＳＴ１との間に、基板表面側において、転送トランジスタ領域ＴＴ１
が形成される。転送トランジスタ領域ＴＴ１は、基板表面にチャネルが形成されるように
、基板表面にゲート絶縁層５５を介して転送ゲート５４Ａを有する。転送ゲート５４Ａの
下方には、キャリアポケット領域ＴＣＰ１が設けられる。キャリアポケット領域ＴＣＰ１
において、基板表面近傍にキャリアポケット５６が形成されている。Ｎ型のキャリアポケ
ット５６は、転送ゲート５４Ａと容量結合している。転送ゲート５４Ａには端子を介して
転送パルスが供給される。
【０１１７】
転送トランジスタ領域ＴＴ１は、キャリアポケット領域ＴＣＰ１を含む転送蓄積領域Ｔ
Ａ１に加えて、さらに、転送制御領域ＴＣ１を含む。転送制御領域ＴＣ１は、転送蓄積領
域ＴＡ１とリセットトランジスタ形成領域ＲＳＴ１の間に設けられている。この転送ゲー
ト５４Ａ及びキャリアポケット５６を含む転送蓄積領域ＴＡ１が、蓄積ウェル５２からの
電荷を一端蓄積した後に、フローティングディフュージョン領域５８に転送する制御を行
う転送制御素子を構成する。
【０１１８】
転送制御領域ＴＣ１には、転送ゲート５４Ｂが設けられている。転送ゲート５４Ｂは、
第２のゲート絶縁層５４ＢＧ上に第２のゲート電極層を用いて基板の表面側において形成
され、基板を基板の表面に対して直交する方向からみたときに、転送ゲート５４Ａ側の辺
は、転送ゲート５４Ａの形状に沿った形状を有し、転送ゲート５４Ａとフォトダイオード
形成領域ＰＤ１の一部を覆っている。
【０１１９】
転送ゲート５４Ｂを構成する第２のゲート電極層は、ポリシリコン層上にタングステン
シリサイド層を形成したものを用いており、高い遮光性を持ったゲート電極層が形成され
ている。なお、ここではタングステンシリサイドを用いているが、これはタングステンシ
リサイドに代えてチタンシリサイドやコバルトシリサイドを用いても良い。ポリシリコン
層上にタングステンシリサイド等を配置することで機械的応力が大きいタングステンシリ
サイド等からの応力を緩和することができ、この応力に起因する電荷の発生を抑えること
ができる。
【０１２０】
また、シリサイドとして上記したタングステン、チタン、コバルトのうち２種類以上の
金属を含むシリサイドを用いても良い。さらには、タングステン、チタン、コバルトのう
ち１種類以上の物質を含む金属をポリシリコン上に形成しても良い。
【０１２１】
また、第２のゲート電極層としてポリシリコンを介さずにタングステン、チタン、コバ
ルトのうち１種類以上の物質を含む金属や上記した金属を一種類以上含むシリサイドを用
いることもできる。この場合ポリシリコンを用いないため薄層化が可能となり、被覆性が
向上する。また、単層のポリシリコンを用いても良く、この場合には低応力の層のみを用
いることができ、結晶欠陥の発生が抑えられる。また、第２のゲート電極層としてポリシ
リコンを用いる場合には、ポリシリコン層をより厚く形成することで遮光性を向上させる
ことができる。
【０１２２】
また、第２のゲート電極層上に第２のゲート電極層のフォトリソグラフ工程でのハレー
ションを抑制するために、例えば酸化シリコン層や窒化チタン層等を形成しても良い。
【０１２３】
また、転送ゲート５４Ａ等には第１のゲート電極層となる単層のポリシリコンを用いて
いるが、これはポリシリコンとタングステンシリサイドを重ねたものを用いても良い。こ
の場合、転送ゲート５４Ａでの光透過率を抑えられるので、転送ゲート５４Ｂを重ねた場
合更に高い遮光性を得ることができる。この場合でも、ポリシリコン層上にタングステン
シリサイド等を配置することで機械的応力が大きいタングステンシリサイド等からの応力
を緩和できるので上述したのと同様に応力を緩和することができる。また、タングステン
シリサイドに代えてチタンシリサイドやコバルトシリサイド又はシリサイドとして上記し
たタングステン、チタン、コバルトのうち２種類以上の金属を含むシリサイドを用いても
良い。
【０１２４】
更にポリシリコンを介さずにタングステン、チタン、コバルトの金属のうち１種類以上
の物質を含む金属やシリサイドを用いることもできる。この場合ポリシリコンを用いない
ため薄層化が可能となり、被覆性が向上する。
【０１２５】
また、第２のゲート電極層上又は第１のゲート電極層上にシリサイドや金属を用いた場
合に生じるフォトリソグラフ工程でのハレーションを抑制するために、例えば酸化シリコ
ン層や窒化チタン層等反射率を制御するための層を形成しても良い。
【０１２６】
遮光性の高い転送ゲート５４Ｂにより転送ゲート５４Ａを覆っているため、転送ゲート
５４Ａの下にあるキャリアポケット５６に転送ゲート５４Ａを抜けて侵入する信号光の漏
れこみを有効に抑えることができ、蓄積ウェル５２から転送されてきた電荷を保持するこ
とができる。
【０１２７】
この転送ゲート５４Ｂ及びキャリアポケット５６を含む転送蓄積領域ＴＡ１が、蓄積ウ
ェル５２からの電荷を一端蓄積した後に、フローティングディフュージョン領域５８に転
送する制御を行う転送制御素子を構成する。
【０１２８】
この転送ゲート５４Ｂにより、転送ゲート５４Ａ下のキャリアポケット５６とリセット
トランジスタ形成領域ＲＳＴ１のフローティングディフュージョン領域５８間にできる転
送経路の電位障壁を、キャリアの転送時に下げるように制御できるようになる。
【０１２９】
以上説明したように転送トランジスタ領域ＴＴ１の転送ゲート５４Ａ、転送ゲート５４
Ｂ及びキャリアポケット５６は、転送手段を構成している。
【０１３０】
図８に示すように、転送トランジスタ領域ＴＴ１の転送ゲート５４Ａは、略Ｌ字状のフ
ォトダイオード形成領域ＰＤ１の一辺の端部に隣り合って略矩形に形成される。
【０１３１】
本実施の形態においては、フォトダイオード形成領域ＰＤ１に隣り合って、フォトダイ
オード形成領域ＰＤからオーバーフローした電荷（余剰電荷）を排出するためのオーバー
フロードレイン領域ＯＦＤ１が形成されている。オーバーフロードレイン領域ＯＦＤ１に
は、基板表面に不純物領域としてのＮ型の不純物層６２が形成され、不純物層６２はリセ
ットトランジスタ形成領域ＲＳＴ１の他方の不純物層６０と共に、所定の固定電位点に接
続されている。
【０１３２】
転送トランジスタ形成領域ＴＴ１における電位障壁を高く設定した期間においては、フ
ォトダイオード形成領域ＰＤ１内の蓄積ウェル５２と不純物層６２との間の電位障壁は転
送トランジスタ形成領域ＴＴ１における電位障壁よりも低くなっている。これにより、フ
ォトダイオード形成領域ＰＤ１において発生した余剰電荷をオーバーフロードレイン領域
ＯＦＤ１に排出するようになっている。
【０１３３】
図１０は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図
である。図１０は、上から、蓄積モード（Ｍ１）、一括転送モード（Ｍ２）、保持モード
（Ｍ３）、リセットモード（Ｍ４）、ノイズ成分読み出しモード（Ｍ５）、転送モード（
Ｍ６）、及び信号成分読み出しモード（Ｍ７）におけるポテンシャルを示す。なお、図１
０においては、各モードにおけるポテンシャルの関係を光発生電荷である電子のポテンシ
ャルが高くなる向きを正側にとって示す。図示しないタイミング制御回路から、転送線等
に所定のタイミング信号が供給されることによって、固体撮像装置は各モード状態となる
。
【０１３４】
図１０は、横軸に図９と同様に、図８のＢ−Ｂ’線に沿った位置をとり、縦軸に電子を
基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図１０は
、図８のＢ−Ｂ’線の途中まで、具体的には、オーバーフロードレイン領域ＯＦＤ１から
リセットトランジスタ形成領域ＲＳＴ１までのポテンシャル図である。なお、転送ゲート
５４Ｂのうち転送ゲート５４Ａにオーバーラップしている領域等は電気的に電位が遮断さ
れるため記載を省略している。
【０１３５】
図１０は、左側から右側に向かって、リセットゲート５９、転送ゲート５４Ｂ、転送ゲ
ート５４Ａ、蓄積ウェル５２及びオーバーフロードレイン領域ＯＦＤ１の不純物層６２の
位置の基板内のポテンシャルを示している。
【０１３６】
蓄積モード（Ｍ１）の場合は、転送ゲート５４Ａには、蓄積ウェル５２とキャリアポケ
ット５６との間に、高い電位障壁が形成されるように電圧が印加される。オーバーフロー
ドレイン領域ＯＦＤ１への経路のポテンシャルは、転送ゲート５４Ａの領域のポテンシャ
ルよりも低い。これは、蓄積ウェル５２から溢れた電荷がオーバーフロードレイン領域Ｏ
ＦＤ１の不純物層６２へ排出するようにするためである。すなわち、蓄積手順として、全
画素について同時に、転送ゲート５４Ａのゲート電圧によって転送経路の電位障壁を制御
して、光電変換素子による光発生電荷を少なくとも転送経路を介してキャリアポケット領
域ＴＣＰ１のキャリアポケット５６には流さないようにしながら蓄積ウェル５２に蓄積さ
せる手順が行われる。
【０１３７】
一括転送モード（Ｍ２）の場合は、転送ゲート５４Ａには、蓄積ウェル５２とキャリア
ポケット５６との間に、電位障壁が形成されないように高い、所定の電圧が印加される。
このとき、キャリアポケット５６のポテンシャルは蓄積ウェル５２よりも低いので、蓄積
ウェル５２に蓄積された電荷は、キャリアポケット５６へ流れ込む。すなわち、一括転送
手順として、全画素について同時に、転送ゲート５４Ａのゲート電圧によって転送経路の
電位障壁を制御して、蓄積ウェル５２に蓄積された光発生電荷をキャリアポケット５６に
転送させる手順が行われる。
【０１３８】
保持モード（Ｍ３）の場合は、図８に示すように、全画素について同時に、ゲート５４
Ａのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル５２から、光電変換
素子による光発生電荷を少なくとも転送経路を介してキャリアポケット領域ＴＣＰ１のキ
ャリアポケット５６には流さないようにして、転送された光発生電荷がキャリアポケット
５６に保持される。
【０１３９】
リセットモード（Ｍ４）の場合は、転送ゲート５４Ａには、蓄積ウェル５２とキャリア
ポケット５６との間に、高い電位障壁が形成され、かつ、キャリアポケット５６とフロー
ティングディフュージョン領域５８との間にも高い電位障壁が形成されるように電圧が印
加される。これにより、キャリアポケット５６へ流れ込んだ電荷は、キャリアポケット５
６に保持された状態となる。この状態で、リセットが行われる。フローティングディフュ
ージョン領域５８には、暗電流等により、上述した蓄積、転送、保持モード（Ｍ１からＭ
３）の間に不要電荷が溜まるおそれがあるため、リセットモード（Ｍ４）では、フローテ
ィングディフュージョン領域５８内の不要電荷の排除が行われる。
【０１４０】
すなわち、リセットトランジスタ形成領域ＲＳＴ１のリセットゲート５９に所定の電圧
が印加され、リセットトランジスタＲＳＴが導通し、フローティングディフュージョン領
域５８に蓄積された電荷は固定電位点に流れる。よって、フローティングディフュージョ
ン領域５８内の光発生電荷の排出が行われて、フローティングディフュージョン領域５８
内には、ノイズ成分以外は、電荷がないことになる。
【０１４１】
ノイズ成分読み出しモード（Ｍ５）の場合も、転送ゲート５４Ａと転送ゲート５４Ｂに
は、蓄積ウェル５２とキャリアポケット５６との間に、高い電位障壁が形成され、かつ、
キャリアポケット５６とフローティングディフュージョン領域５８との間にも高い電位障
壁が形成されるように電圧が印加される。この状態で、ノイズ成分の読み出しが行われる
。すなわち、ノイズ成分変調手順として、転送ゲート５４Ｂのゲート電圧によって転送経
路の電位障壁を制御して光発生電荷をフローティングディフュージョン領域５８に流さな
い状態でフローティングディフュージョン領域５８のノイズ成分を読み出す手順が行われ
る。フローティングディフュージョン領域５８のノイズ成分を読み出す。これは、電荷が
無い状態のフローティングディフュージョン領域５８に応じて、増幅トランジスタＡｍｐ
のゲート電位を変化するので、増幅トランジスタＡｍｐの出力電圧ＶＯは、フローティン
グディフュージョン領域５８の電位の無い状態に応じたもの、即ち、ノイズ成分に対応し
たものとなる。ノイズ成分の信号は、増幅トランジスタＡｍｐの出力は選択トランジスタ
形成領域ＴＳ１の選択トランジスタＷＬを介して出力線に出力される。
【０１４２】
転送モード（Ｍ６）の場合は、転送ゲート５４Ａには、キャリアポケット５６とフロー
ティングディフュージョン領域５８との間に、電位障壁が形成されないように、所定の電
圧が印加される。この場合、キャリアポケット５６よりもフローティングディフュージョ
ン領域５８のポテンシャルは低いので、キャリアポケット５６に蓄積された電荷は、フロ
ーティングディフュージョン領域５８へ流れ込む。すなわち、ライン毎の転送手順として
、転送ゲート５４Ａのゲート電圧によって転送経路の電位障壁を制御して、キャリアポケ
ット５６に蓄積された光発生電荷をフローティングディフュージョン領域５８に転送させ
る手順が行われる。
【０１４３】
この場合、さらに、転送ゲート５４Ｂには、キャリアポケット５６とフローティングデ
ィフュージョン領域５８との間に、電位障壁が形成されないように所定の電圧が印加され
る。転送ゲート５４Ｂによって形成されるポテンシャルは、転送ゲート５４Ａによって形
成されたポテンシャルよりも低く、かつフローティングディフュージョン領域５８のポテ
ンシャルよりも高くなるように、所定の電圧が転送ゲート５４Ｂに印加される。すなわち
、転送ゲート５４Ｂは、キャリアポケット５６からフローティングディフュージョン領域
５８へ電荷を転送するときに、キャリアポケット５６とフローティングディフュージョン
領域５８の間のポテンシャルを、キャリアポケット５６のポテンシャルとフローティング
ディフュージョン領域５８のポテンシャルの間のポテンシャルにする。
【０１４４】
すなわち、転送ゲート５４Ｂによって形成されるポテンシャルはキャリアポケット５６
よりも低く、さらにフローティングディフュージョン領域５８のポテンシャルは転送ゲー
ト５４Ａによって形成されるポテンシャルよりも低いので、キャリアポケット５６に蓄積
された電荷は、フローティングディフュージョン領域５８へ流れ込む。すなわち、ライン
毎の転送手順として、転送ゲート５４Ａと、転送ゲート５４Ｂに印加される電圧を所定の
電圧にすることによって転送経路の電位障壁を制御して、キャリアポケット５６に蓄積さ
れた光発生電荷をフローティングディフュージョン領域５８に転送させる手順が行われる
。
【０１４５】
信号成分読み出しモード（Ｍ７）の場合は、転送ゲート５４Ｂには、キャリアポケット
５６とフローティングディフュージョン領域５８との間に、高い電位障壁が形成されるよ
うに電圧が印加される。これにより、フローティングディフュージョン領域５８へ流れ込
んだ電荷は、フローティングディフュージョン領域５８に保持される。さらに、この状態
で、信号成分の読み出しが行われる。すなわち、信号成分変調手順として、転送ゲート５
４Ａと転送ゲート５４Ｂのゲート電圧によって転送経路の電位障壁を制御して光発生電荷
をフローティングディフュージョン領域５８に保持させた状態で光発生電荷に応じた画素
信号を出力させる手順が行われる。
【０１４６】
次に、以上の構成に係る固体撮像装置において、ＣＤＳ機能と一括電子シャッター機能
を実現させる駆動方法を動作シーケンスに従って説明する。
【０１４７】
図１１は本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートであ
る。図１１に示すように、１フレーム期間は、リセット期間Ｒ１１、蓄積期間Ａ１１、一
括転送期間Ｔ１１、及び画素信号の読み出し期間Ｓ１１の４つの期間を含む。
【０１４８】
リセット期間Ｒ１１は、１フレームの開始時に全画素一括して、すなわち全固体撮像素
子について同時にリセットするための全セル同時リセット期間である。また、このリセッ
ト期間Ｒ１１において行われるリセット動作は、全画素について、蓄積ウェル５２、一時
蓄積拡散領域であるキャリアポケット５６及びフローティングディフュージョン領域５８
から、残存する電荷を排出させるための動作である。リセット動作後、各固体撮像素子の
蓄積ウェル５２に対する電荷の蓄積が開始される。
【０１４９】
リセット期間Ｒ１１に続く蓄積期間Ａ１１は、各固体撮像素子が蓄積モード（Ｍ１）と
なり、光を受けてフォトダイオード形成領域ＰＤ１において発生した光発生電荷を蓄積ウ
ェル５２に蓄積するための期間である。
【０１５０】
蓄積期間Ａ１１に続く一括転送期間Ｔ１１は、各固体撮像素子が一括転送モード（Ｍ２
）となり、全画素一括して、すなわち全固体撮像素子について同時に、各フォトダイオー
ド形成領域ＰＤ１に蓄積された電荷を、各固体撮像素子のキャリアポケット５６に転送す
る一括転送が行われる期間である。この一括転送期間Ｔ１１における一括転送動作は、上
述した転送ゲート５４Ａに所定の第１の電圧を同時に印加することによって行われる。
【０１５１】
極めて強い光がフォトダイオード形成領域ＰＤ１に入射することによって、蓄積期間及
び一括転送期間においてオーバーフロー電荷が発生することがある。フォトダイオード形
成領域ＰＤ１からの余剰電荷は、オーバーフロードレイン領域ＯＦＤ１に転送されて排出
される。即ち、信号電荷（光発生電荷）がキャリアポケット領域ＴＣＰ１内に保持される
と同時に、余剰電荷はオーバーフロードレイン領域ＯＦＤ１を介して排出される。
【０１５２】
ここまでで、キャリアポケット５６に電荷が保持された状態となる。画素信号読み出し
期間においては、第１行目Ｌ１から最終行目Ｌｎまでのｎラインについて、水平ブランキ
ング期間が順次すなわち時間的にずれて連続的に発生する。水平ブランキング期間は、図
１４に示すように、リセット期間とノイズ成分・信号成分読み出し期間を含む。
【０１５３】
図１２は水平ブランキング期間における、リセット、ノイズ成分読み出し、電荷転送、
及び信号成分読み出しのタイミングを示すタイミングチャートである。
【０１５４】
まず、一括転送期間Ｔ１１後のリセット期間Ｒ３１において、フローティングディフュ
ージョン領域５８内の電荷が排出されて、フローティングディフュージョン領域５８の電
位は初期値となっている。リセット期間Ｒ３１に続いて、ノイズ及び信号成分読み出し期
間Ｓ２１が設けられている。
【０１５５】
ノイズ成分読み出しのタイミングにおいて、まず、ノイズ成分が読み出される。続いて
、電荷転送のタイミングにおいて、キャリアポケット５６からフローティングディフュー
ジョン領域５８に電荷が転送される。次に、信号成分読み出しタイミングにおいて、信号
成分が読み出される。
【０１５６】
以上のように、本実施の形態の固体撮像装置によれば、消費電力を低くして、容易に製
造でき、全画素同時に受光して電荷を蓄積し一括転送する一括電子シャッター機能と、ノ
イズ先行読み出しによるＣＤＳ機能の両方が実現できる。
【０１５７】
従って、結果として、上述した実施の形態に係る固体撮像装置によれば、高画質の画像
信号を得ることができる。
【０１５８】
なお、非選択ラインの出力を抑えるために、水平ブランキング期間（１Ｈ）の最後に、
リセット動作を行うようにしてもよい。たとえば、図１２において、点線で示すタイミン
グＲＸにおいてリセット信号を与えることによって、非選択ラインのフローティングディ
フュージョン領域５８に残存する光発生電荷による影響を排除することができる。
【０１５９】
さらに、図１３に示すように、蓄積動作と一括転送動作の間に、リセット動作を追加す
るようにしてもよい。図１３は、第２の実施の形態の変形例に係わる固体撮像装置の駆動
シーケンスを示すタイミングチャートである。図１３に示すように、蓄積期間（Ａ１１）
と一括転送期間（Ｔ１１）の間に、リセット期間（Ｒ３２）が設けられ、リセット動作が
行なわれる。図１４は、その詳細を示し、リセット期間（Ｒ３２）では、転送ゲート５４
Ａ及び転送ゲート５４Ｂと、リセットトランジスタＲＳＴ１と増幅トランジスタＡｍｐの
電圧波形が示されている。
【０１６０】
このように、蓄積動作と一括転送動作の間に、リセット動作を追加することによって、
キャリアポケット５６を完全空乏化する。その結果、蓄積ウェル５２からの光発生電荷の
みを蓄積して、転送することができる。
【０１６１】
本実施形態を用いた場合でも、キャリアポケット５６での光発生電荷量を抑えてＳＮ比
の高い画像を提供できる等、上記した第１の実施の形態の場合と同様の効果を得ることが
できる。
【０１６２】
また本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えな
い範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【０１６３】
【図１】基板変調型センサの平面形状を示す平面図。
【図２】基板変調型センサの断面形状を示す断面図。
【図３】基板変調型センサの各モードにおけるポテンシャルの状態を示すポテンシャル図。
【図４】基板変調型センサを２次元アレイ状に配置した場合の駆動シーケンスを示すタイミングチャート。
【図５】基板変調型センサの一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）での動作を説明するためのタイミングチャート。
【図６】基板変調型センサの駆動シーケンスを示すタイミングチャート。
【図７】基板変調型センサの一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）を含むタイミングチャート。
【図８】ＣＭＯＳ型固体撮像装置の平面形状を示す平面図。
【図９】ＣＭＯＳ型固体撮像素子の断面形状を示す断面図。
【図１０】ＣＭＯＳ型固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図。
【図１１】ＣＭＯＳ型固体撮像装置の駆動シーケンスを示すタイミングチャート。
【図１２】ＣＭＯＳ型固体撮像装置の水平ブランキング期間における、リセット、ノイズ成分読み出し、電荷転送、及び信号成分読み出しのタイミングを示すタイミングチャート。
【図１３】ＣＭＯＳ型固体撮像装置の固体撮像装置の駆動シーケンスを示すタイミングチャート。
【符号の説明】
【０１６４】
１…半導体基板としての基板、ＰＤ…フォトダイオード形成領域、ＴＭ…変調トランジ
スタ形成領域、ＴＴ…転送トランジスタ形成領域、ＴＣＰ…キャリアポケット領域、２…
Ｎ型ウェル、４…蓄積ウェル、３…Ｎ型ウェル、８…ピニング層、Ｔｍ…検出用ＭＯＳト
ランジスタとしての変調トランジスタ、１０…ゲート絶縁膜、５…第３のゲート電極とし
てのリングゲート、１１…Ｎ＋拡散層、１２…ソース領域、６…フローティングディフュ
ージョン領域としての変調用ウェル、７…ポケット領域としてのキャリアポケット、１３
…ドレイン領域、１４…オーバーフロードレインとしてのＯＦＤ領域、ＴＡ…第１のゲー
ト電極層を用いて形成された第１の転送制御素子としての転送蓄積領域、ＴＣ…第２の転
送制御素子としての転送領域、２１…第１の絶縁層としてのゲート絶縁膜、２２Ａ…第１
の転送ゲート電極としての転送ゲート、２４…電荷保持領域としてのキャリアポケット、
２５…ピニング層、２２Ｂ…反射抑制層を含む第２の電極層を用いて形成された第２の転
送ゲート電極としての転送ゲート、２２ＢＧ…第２の絶縁層としての第２のゲート絶縁層
、ＰＤ１…フォトダイオード形成領域、ＴＴ１…転送トランジスタ形成領域、ＲＳＴ１…
リセットトランジスタ形成領域、ＴＡｍ１…増幅トランジスタ形成領域、ＴＳ１…選択ト
ランジスタ形成領域、ＲＳＴ…リセットトランジスタ、ＴＣＰ１…キャリアポケット領域
、５６…電荷保持領域としてのキャリアポケット、５８…フローティングディフュージョ
ン領域、ＴＣ１…第２の転送制御素子としての転送領域、５１…半導体基板としてのＮ型
半導体領域、５２ａ…Ｐ型半導体領域、５２…蓄積ウェル、５３…Ｐ型ピニング層、６０
…不純物層、５９…リセットゲート、５３…ピニング層、ＴＡｇ…ゲート、Ａｍｐ…増幅
トランジスタ、５４Ａ…第１のゲート電極層を用いて形成された第１の転送ゲート電極と
しての転送ゲート、５４Ｂ…反射抑制層を含む第２のゲート電極層を用いて形成された第
２の転送ゲートとしての転送ゲート、５４ＢＧ…第２の絶縁層としての第２のゲート絶縁
層、６２…不純物層、５９…リセットゲート、５５…第１の絶縁層としてのゲート絶縁層
、ＴＡ１…第１の転送制御素子としての転送蓄積領域、ＯＦＤ１…オーバーフロードレイ
ンとしてのオーバーフロードレイン領域。
【図１】
2007115803.tif 000003
【図２】
2007115803.tif 000004
【図３】
2007115803.tif 000005
【図４】
2007115803.tif 000006
【図５】
2007115803.tif 000007
【図６】
2007115803.tif 000008
【図７】
2007115803.tif 000009
【図８】
2007115803.tif 000010
【図９】
2007115803.tif 000011
【図１０】
2007115803.tif 000012
【図１１】
2007115803.tif 000013
【図１２】
2007115803.tif 000014
【図１３】
2007115803.tif 000015