(57)【要約】【課題】簡易な方法で、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を判断できる半導体装置の実装方法及び実装基板を提供する。【解決手段】実装基板１に、他のランド端子５よりもその表面積の大きく形成した検査用ランド端子５ａを設け、該検査用ランド端子５ａ上のはんだペーストは、相対するＢＧＡ型半導体装置２のはんだバンプ６ａよりも平面方向にずれた位置に形成されているので、実装後、ＢＧＡ型半導体装置２の各ランド端子４と、実装基板１の各ランド端子５との各はんだ接合部の良否は、実装基板１の検査用ランド端子５ａと、相対するＢＧＡ型半導体装置２のランド端子４ａとの導通を確認することにより判断できるので、特別なＢＧＡ型半導体装置２を開発する必要がなく、汎用のパッケージを使用でき、簡易な方法で各はんだ接合部の検査を行うことが可能になった。【選択図】図１
2007266501.tif 000002
【特許請求の範囲】
【請求項１】
複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、
前記実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されて、
前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とする半導体装置の実装方法。
【請求項２】
複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、
前記実装基板に設けられた複数のランド端子の内、他のランド端子に対して、はんだペーストを省いた構成の検査用ランド端子を設け、
前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とする半導体装置の実装方法。
【請求項３】
複数のランド端子にそれぞれはんだバンプが形成された半導体装置が実装される実装基板であって、
該実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されていることを特徴とする実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の実装方法及び実装基板に関するもので、特に、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する実装方法及び該実装方法で半導体装置が実装される実装基板に関するものである。
【背景技術】
【０００２】
半導体装置、例えば、ＢＧＡ型半導体装置には、その基材の表面に外部電極として格子状に配列された複数のランド端子が形成され、各ランド端子のそれぞれには、球状のはんだ（以下、はんだバンプという）が形成されている。
一方、実装基板には、ＢＧＡ型半導体装置が実装される部位に、ＢＧＡ型半導体装置に設けられた各はんだバンプと相対するように、上面にはんだペーストが形成された各ランド端子が格子状に配列されて形成されている。
そして、ＢＧＡ型半導体装置を実装基板に実装する際には、ＢＧＡ型半導体装置を実装基板の所定部位に、それぞれの各ランド端子が相対するように位置決めして搭載する。続いて、これらＢＧＡ型半導体装置及び実装基板を加熱炉にてリフローすることにより、ＢＧＡ型半導体装置の各はんだバンプ及び実装基板の各はんだペーストが溶融すると共に、溶融した各はんだバンプ及び各はんだペーストが凝固しはんだ接合部を形成して、ＢＧＡ型半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して接続される。
【０００３】
しかしながら、電子機器の小型化等の要求により、ＢＧＡ型半導体装置の各ランド端子の配列ピッチが狭くなる傾向にあり、ＢＧＡ型半導体装置の各ランド端子と実装基板の各ランド端子との各はんだ接合部において、未はんだボンディング欠陥を生じることがあった。
そこで、一般に、各はんだ接合部の未はんだボンディング欠陥の検査として、実体顕微鏡による外観検査、電気的導通検査やＸ線検査等が知られている。ところが、外観検査では、外側に位置するはんだ接合部に対して、中央に位置するはんだ接合部の検査が極めて困難となる。また、電気的導通検査では、ロジックを組み合わせて検査を行うため、その検査時間に多大な時間を要する。さらに、Ｘ線検査では、Ｘ線装置を備える必要があり設備コストが高くなり、しかも、このＸ線検査では、全てのはんだ接合部にＸ線を照射する必要があり、その上、各はんだ接合部の画像を解析する時間が必要で、検査時間に多大な時間を要し、生産ラインの生産低下を招いていた。
【０００４】
ところで、上述したような、各はんだ接合部の未はんだボンディング欠陥の検査方法を採用せずに、未はんだボンディング欠陥を検査する従来技術として特許文献１には、実装基板に接続される複数のはんだバンプを有する半導体装置において、該半導体装置に、はんだバンプの外形サイズとよりも小さい外形サイズで形成された複数の検査用はんだバンプが設けられ、半導体装置を実装基板に実装した後に、複数の検査用はんだバンプの間が電気的に導通されることを確認することにより、全てのはんだバンプが実装基板に接続されているか否かを判断するという半導体装置の実装方法が開示されている。
【特許文献１】特開２００３−２６４２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の発明では、ＢＧＡ型半導体装置と実装基板との各はんだ接合部において、全体の接続状況を確認するために、多数の検査用はんだバンプを配置する必要があり、部品点数が増加すると共に、ＢＧＡ型半導体装置がサイズアップする。
また、通常、はんだバンプを搭載するＢＧＡ型半導体装置では、１個のＢＧＡ型半導体装置の中で異なる径のはんだバンプを搭載することは非常に困難であり、別途、搭載工程を追加する必要がある。また、ＢＧＡ型半導体装置にはんだを印刷しリフローではんだバンプを製造する場合にも専用マスクが必要で煩雑である。いずれにしても、汎用のパッケージでの対応は困難で、特殊なパッケージを開発する必要がある。
さらに、この特許文献１の発明では、各検査用はんだバンプは、はんだ量が少ないために、冷熱サイクル等の信頼性が、他のはんだバンプに比べ低下するので、初期の検査用のみの用途に限定され、ＢＧＡ型半導体装置のサイズアップの要因となる。
【０００６】
本発明は、かかる点に鑑みてなされたものであり、簡易な方法で、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を判断できる半導体装置の実装方法及び実装基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するための第１の手段として、請求項１に記載した半導体装置の実装方法の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、前記実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されて、前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とするものである。
請求項２に記載した半導体装置の実装方法の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、前記実装基板に設けられた複数のランド端子の内、他のランド端子に対して、はんだペーストを省いた構成の検査用ランド端子を設け、前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とするものである。
【０００８】
また、本発明は、上記課題を解決するための第２の手段として、請求項３に記載した実装基板の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置が実装される実装基板であって、該実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されていることを特徴とするものである。
【０００９】
従って、請求項１に記載した半導体装置の実装方法の発明では、半導体装置を、実装基板に対して、平面方向で検査用ランド端子のはんだペーストが形成されていない部位側にずらした状態で実装基板に搭載して加熱炉にてリフローする。すると、始めは、実装基板の検査用ランド端子のはんだペーストと、該検査用ランド端子に相対する半導体装置のはんだバンプとは接触せずに離れた状態で、また、半導体装置の他の各ランド端子と、実装基板の他の各ランド端子とは、それぞれのはんだバンプとはんだペーストとが部分的に重なった状態となる。その後、セルフアライメント作用により、半導体装置が、各はんだバンプと実装基板の各はんだペーストとが全域で重なるように微動して、半導体装置の各ランド端子の各はんだバンプと、実装基板の各ランド端子のはんだペーストとが全域で重なり良好に接続されると、実装基板の検査用ランド端子上のはんだペーストと、該検査用ランド端子に相対する半導体装置のはんだバンプとが部分的に重なり接続された状態となる。
そして、半導体装置の各ランド端子と、相対する実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。
請求項２に記載した半導体装置の実装方法の発明では、半導体装置を、各ランド端子の各はんだバンプが相対する実装基板の検査用ランド端子を含む全てのランド端子に接続されるように実装基板に搭載した後加熱炉にてリフローする。この時、半導体装置の、実装基板の検査用ランド端子に相対するはんだバンプが、実装基板の検査用ランド端子に接続された環境であれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して確実に接続されるようになる。
そして、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。
【００１０】
また、請求項３に記載した実装基板の発明では、実装基板に、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する半導体装置のはんだバンプよりも平面方向にずれた位置に形成されているので、半導体装置を実装後、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。
【発明の効果】
【００１１】
本発明によれば、簡易な方法で、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を判断できる半導体装置の実装方法及び実装基板を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態を図１〜図７に基いて詳細に説明する。
本発明の実施の形態では、図１に示すように、半導体装置としてＢＧＡ型半導体装置２が採用されており、該ＢＧＡ型半導体装置２が、第１または第２の実施の形態に係る実装基板１または１ａに実装される実装方法を説明する。
ＢＧＡ型半導体装置２は、図１及び図２に示すように、基材３の一面（図１では下向きの面）に外部電極として、複数のランド端子４、４ａが設けられている。これらのランド端子４、４ａは、実装基板１に設けられた各ランド端子５、５ａと相対するように格子状に複数配列されている。また、ＢＧＡ型半導体装置２の各ランド端子４、４ａには、はんだバンプ６、６ａが形成されている。
なお、図１及び図２において、符号４ａは、後述する実装基板１の検査用ランド端子５ａに相対するＢＧＡ型半導体装置２のランド端子を示し、説明上、他のランド端子４と区別できるように符号を相違させたもので形状・寸法は他のランド端子４と略同一である。また、符号６ａも同様で、後述する実装基板１の検査用ランド端子５ａに相対するＢＧＡ型半導体装置２のランド端子４ａに形成されたはんだバンプを示し、説明上、他のはんだバンプ６と区別できるように符号を相違させたもので形状・寸法は他のはんだバンプ６と略同一である。
【００１３】
そして、まず、上述したＢＧＡ型半導体装置２が実装される、第１の実施の形態に係る実装基板１を図１及び図３に基いて説明する。
第１の実施の形態に係る実装基板１には、その一面（図１では上向きの面）に、ＢＧＡ型半導体装置２に格子状に設けられた各ランド端子４、４ａの各はんだバンプ６、６ａに相対する複数のランド端子５、５ａが格子状に設けられている。また、この実装基板１には、各ランド端子５、５ａ内に、検査用ランド端子５ａ、５ａが２箇所設けられている。
これら各検査用ランド端子５ａ、５ａは、格子状に配列される各ランド端子５、５ａの中で、最外側で対向する２隅に形成されている。また、各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５は円形状に形成されており、これに対して、各検査用ランド端子５ａ、５ａは、他のランド端子５、５よりも表面積が大きく、各検査用ランド端子５ａ、５ａを結ぶ対角線上に沿って、それぞれ外方に延びるように長円形状に形成されている。
【００１４】
また、各検査用ランド端子５ａ、５ａを含む全てのランド端子５、５ａには、印刷手法によりはんだペースト７、７が形成されている。各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５には、略同心円状で、ランド端子５、５よりも小径の略円形状のはんだペースト７、７が形成されている。これに対して、各検査用ランド端子５ａ、５ａには、他の各ランド端子５、５のはんだペースト７、７と同じ形状・寸法のはんだペースト７、７が、長円形状の検査用ランド端子５ａ、５ａの中心からずれ、その端部に形成されている。すなわち、検査用ランド端子５ａ、５ａ上のはんだペースト７、７は、相対するＢＧＡ型半導体装置２の各はんだバンプ６ａ、６ａよりも平面方向にずれた位置に形成されている。また、２隅に設けられた検査用ランド端子５ａ、５ａの各はんだペースト７、７は、いずれも、検査用ランド端子５ａ、５ａの同じ側（図３の紙面視で左斜下側）の端部に配置されている。
【００１５】
次に、ＢＧＡ型半導体装置２を、第１の実施形態に係る実装基板１に実装する実装方法を説明する。
まず、ＢＧＡ型半導体装置２を、図１に示すように、その各はんだバンプ６、６ａと、実装基板１の各はんだペースト７、７とが互いに向き合うように配置して、且つＢＧＡ型半導体装置２を、実装基板１に対して平面方向で各検査用ランド端子５ａ、５ａのはんだペースト７、７が形成されていない部位側（図３の紙面視で右斜上方）にずらして実装基板１に搭載して加熱炉にてリフローする。
すると、図４に示すように、始めは、ＢＧＡ型半導体装置２の各ランド端子４、４の各はんだバンプ６、６と、相対する実装基板１の検査用ランド端子５ａ、５ａ以外の各ランド端子５、５の各はんだペースト７、７とが部分的に重なり接続された状態となる。これに対して、ＢＧＡ型半導体装置２の、実装基板１の各検査用ランド端子５ａ、５ａに相対するランド端子４ａ、４ａのはんだバンプ６ａ、６ａと、実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とは接触せずに離れた状態になっている。
【００１６】
その後、セルフアライメント作用により、図５に示すように、ＢＧＡ型半導体装置２の各ランド端子４、４の各はんだバンプ６、６と、相対する実装基板１の各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５のはんだペースト７、７とが全域で重なるように、ＢＧＡ型半導体装置２が、本実施の形態では図５の紙面視で左斜下方向に微動する。
その結果、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５とが良好に各はんだ接合部（図示略）を介して接続されると共に、ＢＧＡ型半導体装置２の各ランド端子４ａ、４ａの各はんだバンプ６ａ、６ａと、相対する実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とが部分的に重なり接続された状態となる。
【００１７】
そして、実装後、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５（検査用ランド端子５ａ、５ａ以外）との各はんだ接合部の良否を検査する際には、実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認して、その導通が確認できれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５とが各はんだ接合部を介して正常に接続されたと判断される。
【００１８】
なお、第１の実施の形態では、実装基板１に設けた各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとは、検査用として形成されたが、検査用だけでなく、通常の回路の一端子としての機能を持たせることができる。
また、第１の実施の形態では、実装基板１に、検査用ランド端子５ａを２箇所設けた形態を説明したが、１箇所でも良いし、３箇所以上設けても良い。
【００１９】
以上説明したように、本発明の第１の実施の形態では、実装基板１に検査用ランド端子５ａ、５ａを２箇所設け、各検査用ランド端子５ａ、５ａを、他のランド端子５、５に比べその表面積を大きくして、且つ検査用ランド端子５ａ、５ａの端部にはんだペースト７、７を形成しておき、ＢＧＡ型半導体装置２を、実装基板１の検査用ランド端子５ａ、５ａのはんだペースト７、７が形成されていない部位側にずらして、実装基板１に搭載して加熱炉にてリフローする。
そして、ＢＧＡ型半導体装置２が、セルフアライメント作用により微動すると、接触せずに離れていた、ＢＧＡ型半導体装置２の各ランド端子４ａ、４ａのはんだバンプ６ａ、６ａと、相対する実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とが部分的に重なり接続されるので、これら実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認すれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５とが各はんだ接合部を介して正常に接続されたことが判断される。
【００２０】
これにより、ＢＧＡ型半導体装置２と実装基板１との各はんだ接合部の検査において、検査のためのＸ線装置等を備える必要もなく、ＢＧＡ型半導体装置２については、特殊なパッケージを開発する必要がなく、汎用のパッケージが使用可能になり、簡易な方法で検査が可能になった。しかも、実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとは、検査用としてだけでなく、通常の回路の一端子として機能させることができるので、ＢＧＡ型半導体装置２がサイズアップすることもない。
【００２１】
次に、ＢＧＡ型半導体装置２が実装される、第２の実施の形態に係る実装基板１ａを図６及び図７に基いて説明する。なお、第２の実施の形態に係る実装基板１ａの説明においては、第１の実施の形態に係る実装基板１との相違点のみを説明する。
第２の実施の形態に係る実装基板１ａには、複数のランド端子５、５ａ内で、検査用ランド端子５ａ、５ａが複数（図６では２箇所）設けられている。
これら各検査用ランド端子５ａ、５ａは、他のランド端子５、５と同じ略円形状に形成されている。また、各検査用ランド端子５ａ、５ａは、他のランド端子５、５にはんだペースト７、７が形成されているのに対して、はんだペースト７、７が省かれた構成となっている。
【００２２】
そして、ＢＧＡ型半導体装置２を、第２の実施の形態に係る実装基板１ａに実装する際には、まず、ＢＧＡ型半導体装置２を、各はんだバンプ６、６ａが、相対する実装基板１ａの検査用ランド端子５ａを含む全てランド端子５、５ａに接続されるように搭載した後加熱炉にてリフローする。
その後、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５（検査用ランド端子５ａ、５ａ以外）との各はんだ接合部の良否を検査する際には、図７（ｂ）に示すように、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２、２の各ランド端子４ａ、４ａとの導通を確認して、その導通が確認できれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５とが各はんだ接合部を介して良好に接続されていると判断される。
【００２３】
なお、図７（ａ）に示すように、ＢＧＡ型半導体装置２の基材３または実装基板１ａが熱変形する等何らかの要因により、ＢＧＡ型半導体装置２の基材３と実装基板１ａとの間の間隔が拡がると、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５との各はんだ接合部の状態が不良となり、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａのはんだバンプ６ａ、６ａとの間に隙間が生じることになる。
そして、検査時には、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２のランド端子４ａ、４ａとが導通されないために、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５との各はんだ接合部が不良であると判断される。
【００２４】
そこで、この第２の実施の形態では、実装基板１ａには、検査用ランド端子５ａが図面の表示上２箇所しか示されていないが、ＢＧＡ型半導体装置２が実装される実装基板１ａの部位全体の接続状態を把握するために、ＢＧＡ型半導体装置２が実装される実装基板１ａの部位全体に散らばるように複数配置されるのが好ましい。
【００２５】
以上説明したように、本発明の第２の実施の形態では、実装基板１ａに検査用ランド端子５ａ、５ａを複数設け、各検査用ランド端子５ａ、５ａを、他のランド端子５、５に対して、はんだペースト７、７を省いた構成にしておき、ＢＧＡ型半導体装置２を、各はんだバンプ６、６ａが、相対する実装基板１ａの検査用ランド端子５ａを含む全てのランド端子５、５ａに接続するように搭載した後加熱炉にてリフローする。
そして、各はんだ接合部の良否の検査時には、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認すれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５とが各はんだ接合部を介して正常に接続されたことが判断される。
これにより、ＢＧＡ型半導体装置２と実装基板１ａとの各はんだ接合部の検査において、検査のためのＸ線装置等を備える必要もなく、ＢＧＡ型半導体装置２については、特殊なパッケージを開発する必要がなく、汎用のパッケージが使用可能になり、簡易な方法で各はんだ接合部の検査が可能になった。
【図面の簡単な説明】
【００２６】
【図１】図１は、第１の実施の形態に係る実装基板にＢＧＡ型半導体装置を対向させた状態を示す図である。
【図２】図２は、ＢＧＡ型半導体装置の実装面の平面図である。
【図３】図３は、図１に示す実装基板の、ＢＧＡ型半導体装置が実装される部位の平面図である。
【図４】図４は、図３のＡ部の拡大図で、ＢＧＡ型半導体装置が実装基板に搭載された時の、各はんだペーストに対する各はんだバンプの位置関係を示した図である。
【図５】図５は、図３のＡ部の拡大図で、ＢＧＡ型半導体装置が実装基板に実装された時の、各はんだペーストに対する各はんだバンプの位置関係を示した図である。
【図６】図６は、第２の実施の形態に係る実装基板にＢＧＡ型半導体装置を対向させた状態を示す図である。
【図７】図７は、図６におけるＢＧＡ型半導体装置の各ランド端子と実装基板の各ランド端子との接続状態の良否を示す図であり、（ａ）はＮＧで、（ｂ）はＯＫを示している。
【符号の説明】
【００２７】
１、１ａ  実装基板，２  ＢＧＡ型半導体装置，４、４ａ  ランド端子，５  ランド端子，５ａ  検査用ランド端子，６、６ａ  はんだバンプ，７  はんだペースト
【図１】
2007266501.tif 000003
【図２】
2007266501.tif 000004
【図３】
2007266501.tif 000005
【図４】
2007266501.tif 000006
【図５】
2007266501.tif 000007
【図６】
2007266501.tif 000008
【図７】
2007266501.tif 000009