(57)【要約】【課題】高信頼性の電子部品の製造方法と、互いに接近した配置が可能な電子部品を提供する。【解決手段】半導体基板（１０、１０′）に回路を形成するためのＣＭＯＳ構造（２０、２０′）を形成し、ＣＭＯＳ構造（２０、２０′）の形成後、低温処理、特に４５０℃以下の温度での処理で、半導体基板（１０、１０′）の第１面（Ｓ１）とそれとは反対側の第２面（Ｓ２）との間で回路の接続を行うべく、半導体基板（１０、１０′）の開口内に少なくとも１つの電気導体（３０、３０′）を形成する。この電子部品は電子回路及びセンサ（８０、８０′）の狭小な配置を可能とし、特に医療機器用として適する。【選択図】図２
2007005811.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０、１０′）に回路を形成するためのＣＭＯＳ構造（２０、２０′）を形成し、
ＣＭＯＳ構造（２０、２０′）の形成後、低温処理、特に４５０℃以下の温度で、前記半導体基板（１０、１０′）の第１面（Ｓ１）とそれとは反対側の第２面（Ｓ２）との間で回路を接続するための少なくとも１つの電気導体（３０、３０′）を前記半導体基板（１０、１０′）の開口内に形成する電子部品の製造方法。
【請求項２】
前記ＣＭＯＳ構造（２０、２０′）にセンサを接続する請求項１記載の方法。
【請求項３】
前記ＣＭＯＳ構造（２０、２０′）を前記半導体基板（１０、１０′）の第１面（Ｓ１）に形成し、
前記半導体基板（１０、１０′）の第１面（Ｓ１）から第２面（Ｓ２）への接続のために複数の主パッド（２１）を形成し、
前記半導体基板（１０、１０′）の第１面（Ｓ１）に少なくとも１つの電気導体（３０、３０′）に隣接して補助パッド（２１３）を形成する請求項１又は２記載の方法。
【請求項４】
前記補助パッド（２１３）を回路の複数のメタライジング面の内の１つのメタライジング面に形成する請求項３記載の方法。
【請求項５】
前記補助パッド（２１３）を前記主パッド（２１）の少なくとも１つに導電接続する請求項３又は４記載の方法。
【請求項６】
前記ＣＭＯＳ構造（２０、２０′）を第１不動態化層（２２、２２０、２２００、２２１０）で被覆し、
前記第１不動態化層（２２、２２０、２２００、２２１０）を前記電気導体（３０、３０′）の接続のために局部的に除去する請求項１から５の１つに記載の方法。
【請求項７】
前記半導体基板（１０、１０′）をＣＭＯＳ構造（２０、２０′）の形成後に開口の形成のためにエッチングする請求項１から６の１つに記載の方法。
【請求項８】
前記エッチングを少なくとも部分的に湿式法による化学操作で行う請求項７記載の方法。
【請求項９】
前記エッチングを少なくとも部分的にプラズマエッチングとし、特に湿式法による化学操作の予備エッチングと組み合わせて行う請求項７又は８記載の方法。
【請求項１０】
前記エッチングを前記半導体基板（１０、１０′）の第１面（Ｓ１）から行う請求項７から９の１つに記載の方法。
【請求項１１】
前記エッチングを前記半導体基板（１０、１０′）の第２面（Ｓ２）から行う請求項７から８の１つに記載の方法。
【請求項１２】
前記エッチングの後、壁及び開口を第２不動態化層（３１）、特に窒化物又は酸化物によって被覆する請求項７から１１の１つに記載の方法。
【請求項１３】
前記第２不動態化層（３１）を少なくとも部分的に拡散バリヤ層（３２）、特にタンタル又はタンタル／ニッケル合金からなる拡散バリヤ層で被覆するか、第２不動態化層（３１）自体で拡散バリヤ層を形成する請求項１２記載の方法。
【請求項１４】
前記第２不動態化層（３１）及び／又は前記拡散バリヤ層（３２）を金属、特にタングステン、アルミニウム、又は銅を含む層（３３、３３０、３３１、３３２、３３６）で少なくとも部分的に被覆する請求項１２又は１３記載の方法。
【請求項１５】
前記金属を含む層（３３、３３０、３３１、３３２、３３６）を、この層の金属、他の金属、特に銅又は合金、特に銅／ニッケル合金により、電気メッキ又は無電解メッキで補強する請求項１４記載の方法。
【請求項１６】
前記半導体基板（１０、１０′）の第２面（Ｓ２）に接合部（３５）を設け、該接合部（３５）を前記電気導体（３０、３０′）に接続する請求項１から１５の１つに記載の方法。
【請求項１７】
前記半導体基板（１０、１０′）の第２面（Ｓ２）に他の基板（１０１０）をボンディングする請求項１から１５の１つに記載の方法。
【請求項１８】
ＣＭＯＳ構造（２０、２０′）を有する回路を備え、
該回路のＣＭＯＳ構造（２０、２０′）は半導体基板（１０、１０′）内に形成され、
前記回路の接続のため、前記半導体基板（１０、１０′）の第１面（Ｓ１）とそれとは反対側の第２面（Ｓ２）との間に、前記ＣＭＯＳ構造（２０、２０′）から間隔をおいて電気導体（３０、３０′）が形成された電子部品。
【請求項１９】
前記回路がセンサ（８０、８０′）に接続され、前記回路が前記センサ（８０、８０′）の出力信号を評価するように構成された請求項１８記載の電子部品。
【請求項２０】
前記電気導体（３０、３０′）に隣接して補助パッド（２１３）が設けられ、該パッド（２１３）は前記ＣＭＯＳ構造（２０、２０′）の少なくとも１つの主パッド（２１）に導電接続された請求項１８又は１９記載の電子部品。
【請求項２１】
前記電気導体（３０、３０′）が前記半導体基板（１０、１０′）から拡散バリヤ層（３２）によって分離された請求項１８から２０の１つに記載の電子部品。
【請求項２２】
前記電気導体（３０、３０′）が異なる金属又は異なる合金からなる複数の層（３３、３３０、３３１、３３２、３３６、３３１０、３４、３４０、３４１、３４２）を備える請求項１８から２１の１つに記載の電子部品。
【請求項２３】
前記電気導体（３０、３０′）が少なくとも部分的にピラミッド型に形成された請求項１８から２２の１つに記載の電子部品。
【請求項２４】
前記電気導体（３０、３０′）が他の基板（１０１０）の導電領域（１０３０）に隣接し、前記他の基板（１０１０）が前記半導体基板（１０、１０′）にボンディングされた請求項１８から２３の１つに記載の電子部品。
【請求項２５】
複数の半導体基板（１０、１０′）が、前記第１面（Ｓ１）と第２面（Ｓ２）との間に形成された複数の電気導体（３０、３０′）に互いに隣接して配置された請求項１８から２４の１つに記載の電子部品。
【請求項２６】
医療機器、特にコンピュータ断層撮影装置、磁気共鳴装置、Ｘ線診断装置、超音波診断装置、陽電子放出断層撮影装置又は単光子放出コンピュータ断層撮影装置を構成する請求項１から２５の１つに記載の電子部品又は使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、特に医療機器用電子部品とその製造方法に関する。
【背景技術】
【０００２】
特許文献１は光センサマトリクスを開示している。各光センサは基板内に光ダイオードとして形成され、各光ダイオードは基板の表面上に活性領域として形成されている。各光ダイオードの活性領域を基板の下面に電気的に接続すべく、各光ダイオードに対し基板の上面から下面に至る導電性のビアホール接続部が形成されている。多数のセンサがマトリクスを形成するように互いに隣接して配置されている。それに加えて、かかる光センサマトリクスと、該マトリクスに対向するように配置された光源と、光センサマトリクスのセンサ及び光源を制御する制御手段とを備えた透視画像生成システムが開示されている。
【０００３】
特許文献１では、画像を生成すべき光ダイオードの基板にプラズマエッチングで、長さ対直径の比の大きな穴を開けている。その後、光ダイオード基板の第１表面から第２表面に延びる穴の中に形成される導電性のスルーホール接続部（ビアホール接続部とも称される）を基板から絶縁する。それに加えてビアホールは、その内壁に高温処理でエピタキシャルに析出した導体としてポリシリコンを備えている。絶縁のためにビアホールの内壁は予め高温処理で二酸化シリコンへと酸化される。
【特許文献１】ＰＣＴ出願公開第2004/012274号明細書（WO 2004/012274 A1）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の第１の課題は、できるだけ信頼性高く製造できる電子部品の製造方法を提供することである。本発明の第２の課題は、特にセンサにおける電子機器の接近した配置を可能とする電子部品を提供することである。
【課題を解決するための手段】
【０００５】
第１の課題は請求項１に記載の特徴、第２の課題は請求項１８に記載の特徴により解決される。本発明の好ましい実施態様を各独立請求項に従属する従属請求項に示す。
【０００６】
第１の課題を解決すべく、電子部品の製造方法を提案する。この方法の処理工程で、半導体基板に回路を形成すべくＣＭＯＳ構造を形成する。ここでＣＭＯＳとは、相補型金属酸化膜半導体の略称である。ＣＭＯＳ構造は、ＮＭＯＳ電界効果トランジスタ（ここで「Ｎ」はＮチャネル型の意）及びＰＭＯＳ電界効果トランジスタ（ここで「Ｐ」はＰチャネル型の意）を含み、両者は回路内で互いに交差接続される。なお、本発明に言うＣＭＯＳ構造はＢｉＣＭＯＳ構造、即ちバイポーラトランジスタと電界効果トランジスタとの組合せをも含み、ＨＶ−ＣＭＯＳ構造は高電圧ＣＭＯＳ構造を意味する。
【０００７】
ＣＭＯＳ構造を構成すべくゲート酸化物を生成し、電界効果トランジスタのゲート電極を形成すべくゲート酸化物上に例えばポリシリコンを形成する。更に半導体基板にゲート酸化物の側方からドープ剤即ちドーパントを注入し、次の工程で対応する電界効果トランジスタのドレイン及びソースの半導体領域を形成する。ポリシリコンと、ドレイン及びソースの半導体領域の表面をシリコン化した後、ＣＭＯＳ構造を形成すべくゲート電極をドレイン及びソースの半導体領域に接続するためのメタライジングを施す。
【０００８】
ＣＭＯＳ構造の形成後、低温処理、特に４５０℃以下の温度で、半導体基板の第１面とそれとは反対側の第２面との間に少なくとも１つの電気導体を半導体基板の開口内に形成する。ここで低温とは、既に存在しているＣＭＯＳ構造の品質及び機能を損なわない処理温度を意味する。それに対し高温処理とは、ゲート電極並びにドレイン及びソースの半導体領域を接続するメタライジングを損なってしまうか全くだめにしてしまう温度での処理を意味する。
【０００９】
この電気導体は回路を電子機器の他の構造部品、例えば他の基板上の回路部分又は接続ピンのような部品に接続するために用いる。
【００１０】
好ましくは他の処理工程でＣＭＯＳ構造にセンサを接続する。センサはボンディング又はメタライジングによりＣＭＯＳ構造に接続する。センサをＣＭＯＳ構造のそばに配置するとよい。好ましくはセンサをＣＭＯＳ構造の上及び／又は側方に並べて、より好適にはそれに隣接して配置する。センサとしては、一般に電磁波、特に可視光線、ＵＶ（紫外線）又はＸ線のためのセンサが考えられる。
【００１１】
センサとして、更にＣＭＯＳ構造に接続されるセンサ装置が対象になる。該センサに、電磁波、特にＸ線をセンサによる検知に適した波長の放射に変換するためのシンチレータを接続する。センサは、半導体基板内にＣＭＯＳ構造と共に直接埋め込んでもよい。この構造は、特にＸ線断層撮影装置での使用に適する。それとは別に、ＣＭＯＳ構造に接続されるセンサとして、Ｘ線を電気信号に直接変換する、所謂直接変換器も使用できる。
【００１２】
好ましい実施態様では、ＣＭＯＳ構造を半導体基板の、前面とも呼べる第１面に形成する。センサを該第１面に配置するとよい。フロントエンドパッドとも称される主パッドを第１面の接続のために用いる。そのため、主パッドを半導体基板の第１面に形成するとよい。半導体基板の第１面に少なくとも１つの補助パッドを形成する。好適には、補助パッドを少なくとも１つの電気導体に隣接させる。ここでパッドとは、他の金属、例えばボンディングワイヤに接続するための対応する大きさを有するメタライジング面を意味する。
【００１３】
補助パッドを回路の複数のメタライジング面の内の特に最下層のメタラジング面に形成するとよい。こうすれば、補助パッドを半導体基板の直近に配置し、該基板に接触させ得る。しかし、補助パッドを半導体基板から薄い誘電体層で絶縁するのが望ましい。
【００１４】
好適な実施態様では、補助パッドを主パッドの少なくとも１つに導電接続する。ここではメタライジングを施すとよい。補助パッドは主パッドの直近に配置してもよい。
【００１５】
変形実施態様では、ＣＭＯＳ構造を第１不動態化層で被覆する。後の処理工程で、第１不動態化層を電気導体の接続のため局部的に除去し、電気導体を特にメタライジングによって接続する。
【００１６】
半導体基板の開口は機械的に形成し得るが、本発明の好ましい実施態様では、半導体基板をＣＭＯＳ構造の形成後に開口の形成のためにエッチングする。
【００１７】
エッチングの第１変形例では、エッチングを少なくとも部分的に湿式法による化学操作で行う。エッチング剤として、例えば水酸化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、又はコリンを使用できる。例えば単結晶シリコンやシリコンカーバイト原子格子からなる半導体基板、及び使用するエッチング剤に応じ、半導体基板に種々の構造を湿式法による化学操作でエッチングする。例えば単結晶シリコンからなる半導体基板を水酸化カリウムでエッチングすると、ピラミッド型エッチング構造ができる。
【００１８】
第２変形例では、エッチングを少なくとも部分的にプラズマエッチングとして行う。プラズマエッチングのため、不活性ガスで点弧されたプラズマのイオンを半導体基板上で加速する。半導体基板のエッチング不要の箇所はマスクで保護する。角度とマスクで、半導体基板に例えば円錐台状開口をエッチングすべく、加速イオンの、半導体基板の表面に対する角度をエッチング中に変えるとよい。プラズマエッチングはＩＣＰ（誘導結合プラズマ）とも称される。半導体基板の表面に対するエッチングの角度は、好ましくは５０〜９０°の範囲内で調整する。
【００１９】
湿式のエッチングと乾式のエッチングと組み合わせると特に好ましい。その場合、構造を先に湿式法で予備エッチングし、その構造を乾式法で深くエッチングする。それとは逆に、先に深い乾式のエッチングを行い、その後に湿式のエッチングを行って、半導体基板に深いエッチング構造を生成することもできる。
【００２０】
実施態様の第１変形例では、エッチングを半導体基板の第１面から行う。その場合、まず半導体基板の第１面にＣＭＯＳ構造を形成する。第２変形例では、エッチングを半導体基板の第２面から行う。好ましくはメタライジング、特に補助パッドは、エッチングを少なくとも顕著に遅延させ、又はエッチングの停止のために利用し得る信号を発生するエッチングストッパを形成する。
【００２１】
一実施態様によれば、エッチングの後、壁及び開口を第２不動態化層、特に窒化物又は酸化物で被覆する。第２不動態化層は例えばＳｉＯ2又はＳｉ3Ｎ4からなり、低温処理で析出させる。この第２不動態化層は、例えば所謂誘導障害を防止すべく、電気導体の後に設けられる金属を半導体基板から絶縁するのに役立つ。
【００２２】
好ましい実施態様では、第２不動態化層を少なくとも部分的に拡散バリヤ層、特にタンタル又はタンタル／ニッケル合金からなる拡散バリヤ層で被覆する。それに代えて、第２不動態化層自体で拡散バリヤ層を形成しても良い。この場合、不動態化のため、電気導体に用いる材料に対し、生じ得る温度範囲で小さな拡散係数を持つ材料を使用する。
【００２３】
組合せ可能な他の実施態様では、第２不動態化層及び／又は拡散バリヤ層を高導電性とするための金属を含む層で少なくとも部分的に被覆する。この金属層は、例えば有機金属化学気相成長法（ＭＯＣＶＤ）、蒸着法又はスパッタ法で形成できる。この金属は、特にタングステン、アルミニウム又は銅である。
【００２４】
この金属層を、該層の金属、他の金属、例えば銅又は合金、例えば銅／ニッケル合金で電気メッキ又は無電解メッキにより補強できる。種々の析出速度に基づき、無電解メッキは特に薄い層厚に対し有効である。他方、電気メッキは厚い層厚さに対し、短い処理時間を可能とする。開口は金属層の付加によって完全に閉鎖するとよい。
【００２５】
変形した実施態様では、半導体基板の第２面に接合部を設け、該接合部を電気導体に接続する。接合部は、回路の接続のため、所謂フリップチップ法で利用する接合ボール即ちバンプの形で形成すると良い。バンプはリフローろう付け法で他の部品、特に他の基板への電気的・機械的接続部を作る。接合部を電気導体上に配置すべきなら、該接合部をバリヤ層に直接又は中間層を介在させて形成する。接合部を半導体基板の背面の他の箇所に配置する場合には、メタライジング層を施すことで配線を行う必要がなる。
【００２６】
他の実施態様の変形例では、半導体基板の第２面に他の基板、特にウェーハをボンディングする。その場合、該基板を電気導体が基板の回路構造に接するよう位置決めする。
【００２７】
電子部品に関する課題を解決すべく、本発明によれば、ＣＭＯＳ構造を有する回路を備えた半導体基板内に、回路の接続のため、半導体基板の第１面とそれとは反対側の第２面との間に、ＣＭＯＳ構造から間隔をおいて電気導体を形成する。
【００２８】
回路にセンサを接続するとよい。既述のように、このセンサは特に可視領域、紫外線領域又はＸ線領域の電磁波用の光センサである。光センサとして半導体センサが好ましい。センサに接続する回路は、センサの出力信号を評価可能なように構成する。ここで信号の評価とは、信号のアナログ又はディジタル処理、特に信号の増幅、歪み除去、アナログ又はディジタルのフィルタリング（信号プロセッサ）、アナログ／ディジタル変換及び／又はマルチプレクス等を意味する。
【００２９】
ディジタルＣＭＯＳ構造は、例えばＮＭＯＳ電界効果トランジスタとＰＭＯＳ電界効果トランジスタからなるインバータである。アナログＣＭＯＳ構造は、例えばＮＭＯＳ電界効果トランジスタとＰＭＯＳ電界効果トランジスタから組み立てられる差動増幅器、又はＮＭＯＳ電界効果トランジスタ及び／又はＰＭＯＳ電界効果トランジスタから組み立てられる電流ミラーである。
【００３０】
回路のＣＭＯＳ構造は半導体基板内に形成する。この半導体基板は、好ましくはエッチングにより異方性に形成する。半導体基板は単結晶シリコン、シリコンカーバイド、ニオブ酸リチウム又はタンタル酸リチウムからなり、それらは乾式エッチング（プラズマエッチング）又は化学エッチング法で異方性にパターニングされる。
【００３１】
半導体基板の第１面と、それと反対側の第２面の間に、ＣＭＯＳ構造から離して、回路を接続するための電気導体を形成する。この電気導体は電気的なビア構造とも呼ばれる。他方、ＣＭＯＳ構造は製造処理の、所謂フロントエンド部で作り、電気導体は、所謂バックエンド処理で作る。これら電子部品は、上述の方法で作るとよい。
【００３２】
好ましい実施態様では、電気導体に隣接して補助パッドを設け、該パッドをＣＭＯＳ構造の少なくとも１つの主パッドに接続する。補助パッドは電気導体の形成に役立ち、主パッドは特に電気導体の形成前の、ＣＭＯＳ構造を有する半導体基板面のＣＭＯＳ構造の接続及び試験を可能にする。
【００３３】
好ましい実施態様では、電気導体を半導体基板から拡散バリヤ層により分離する。この拡散バリヤ層は、障害箇所としてＣＭＯＳ構造の機能を損なう危険のある、半導体基板の金属原子の拡散を完全に防止する。
【００３４】
電気導体が種々の金属又は合金からなる複数の層を備えるとよい。該金属又は合金は、境界面に接する層、特にバリヤ層又は金属層に対する化学的、熱的及び電気的な特性の適合を可能にする。
【００３５】
好ましい実施態様では、電気導体を開口の深さの方向に少なくとも部分的にピラミッド型に形成する。ピラミッド構造は、例えば湿式法によるエッチング処理で形成させ得る。これは真に垂直な乾式法によるエッチングに対し、特に生成した開口の壁を他の層、特に金属層で被覆する場合の被覆の改善を可能にする。
【００３６】
好ましい実施態様では、電気導体は他の基板、特にウェーハの導電領域に隣接し、他の基板は半導体基板にボンディングされる。導電領域は、例えば高ドーピングの半導体領域又はシリコン領域である。
【００３７】
好適な実施態様では、複数の半導体基板を互いに隣接して配置する。各半導体基板は、第１面と第２面の間に形成された複数の電気導体を備える。ここで隣接配置とは、半導体基板相互間に機能素子、特にボンディングワイヤが配置されていないことを意味する。
【００３８】
本発明の更なる形態は、医療機器、特にコンピュータ断層撮影装置、磁気共鳴装置、Ｘ線診断装置、超音波診断装置、陽電子放出断層撮影装置又は単光子放出コンピュータ断層撮影装置を構成する、上述の電子部品又は方法の使用にある。
【発明を実施するための最良の形態】
【００３９】
次に本発明を図面に示す実施例について詳細に説明する。
【００４０】
光センサは、医療技術の透視画像生成、安全技術及び産業応用において用いられる。光センサマトリクスの公知の医療技術的応用例は、コンピュータ断層撮影装置（ＣＴ）である。コンピュータ断層撮影装置は、機械的構造部にＸ線を発生するＸ線源及びそれに対応する二次元配置の光センサマトリクスを備える。撮影対象に対し、全ての回転角度位置でのＸ線写真を得るべく、機械的構造部は撮影対象の周りを回転可能である。
【００４１】
図１は電子部品の要部の縦断面図である。電子部品は、例えば上述のコンピュータ断層撮影装置（ＣＴ）である。該ＣＴは、シンチレータ８１、８１′により光学的に結合された光センサマトリクス８０、８０′を備える。シンチレータ８１、８１′はＸ線を光センサマトリクス８０、８０′で感知し得る光、例えば可視又は紫外線領域の光に変換する。光センサマトリクス８０、８０′は半導体基板１０、１０′上に配置され、そこに固定される。半導体基板１０、１０′は例えば単結晶シリコン結晶格子を備えている。
【００４２】
半導体基板１０、１０′には、光センサマトリクス８０、８０′の出力信号の評価を、例えばアナログ／ディジタル変換やディジタルフィルタ等によって可能とする回路のＣＭＯＳ構造２０、２０′が形成されている。ＣＭＯＳ構造２０、２０′は、好ましくはアナログ型及び／又はディジタル型の回路要素を備えている。
【００４３】
半導体基板１０、１０′の下方に、他の回路構造２００、２００′を備えた他の基板１００、１００′が配置されている。基板１００、１００′も特に他の集積型ＣＭＯＳ構造を有する半導体基板である。代替的にはこの基板はセラミックからなる基板であり、又はエポキシ樹脂からなるシートバーが他の回路構造２００、２００′を備える。
【００４４】
半導体基板１０、１０′に、該基板の第１面Ｓ１から第２面Ｓ２へと電気導体３０、３０′が形成されている。電気導体３０、３０′は回路のＣＭＯＳ構造２０、２０′を他の基板１００、１００′の他の回路構造２００、２００′に接続する。
【００４５】
他の基板１００、１００′の回路構造２００、２００′は半田接合部４０、４０′を介して電気導体３０、３０′に電気・機械的に接続されている。他の基板１００、１００′の下方に、図１には示さない更なる他の基板を配置してもよい。その際は、中間の基板１００、１００′にも回路構造２００、２００′の接続のための電気導体を設ける。
【００４６】
複数の光センサマトリクス８０、８０′で大きなセンサ面を形成すべく、シンチレータ８１、光センサマトリクス８０及び半導体基板１０を有する少なくとも１つの第１装置をシンチレータ８１′、光センサマトリクス８０′及び半導体基板１０′を有する第２装置に隣接配置している。両装置間には、ケーブル又はボンディングワイヤの形の電気接続部は存在しない。両装置間の間隔ｄは、製造誤差又は温度膨張係数を考慮して必要最小限に選定する。間隔ｄは１０μｍより狭く、特に５μｍより狭くするとよい。
【００４７】
この堆積型の所謂「スタック」構造は、横方向の拡がりが少ないにも拘わらず、上下方向に高密度の回路２０、２０′、２００、２００′を光センサマトリクス８０、８０′に直近状態で形成することを可能にする。これは半導体基板１０、１０′の内部にＣＭＯＳ構造２０、２０′の形成後に設けた複数の電気導体３０、３０′によって達成される。
【００４８】
以下に述べる図示の実施例も、電気導体３０、３０′を形成する処理工程に従って半導体基板１０、１０′を通して延びる電気導体３０、３０′及び対応する状態を示している。
【００４９】
図２は、電気導体３０を有する半導体基板１０の詳細な断面を示す。図示のＣＭＯＳ構造２０は金属、即ち珪化物からなる接続部２１を備えている。接続部２１は、例えばアルミニウムからなるメタライジング構造２３と導電的に接続されている。更にＣＭＯＳ構造、半導体基板１０及びメタライジング構造２３を外部の悪影響から保護する不動態化層として誘電体２２及び２４を備えている。
【００５０】
半導体基板１０に、メタライジング構造２３に隣接しそれに導電接続される電気導体３０が形成されている。電気導体３０を半導体基板１０から絶縁すべく、開口の壁が例えば窒化シリコン又は二酸化シリコンからなる誘電体３１で被覆される。誘電体３１上に電気導体３０の金属原子の半導体基板１０への拡散を阻止する拡散バリヤ層３２がある。拡散バリヤ層３２は、例えばＴａＮ、ＴａＳｉ、ＴａＳｉＮ又はＴｉＮからなる。
【００５１】
拡散バリヤ層３２上に、例えば銅からなる薄い金属層３３が形成される。この場合、銅原子の半導体基板１０への拡散は拡散バリヤ層３２で阻止される。薄い金属層３３は、材料の蒸着やスパッタリング等の物理的気相成長法（ＰＶＤ）、又は低温処理での有機金属化学気相成長法（ＭＯＣＶＤ）により形成される。
【００５２】
銅に代えて半導体基板１０への拡散が少ない他の金属を用いれば、拡散バリヤ層３２を省き、薄い金属層３３を誘電体３１上に直接配置できる。金属層３３として、ロジウム、パラジウム、タングステン、アルミニウム、チタン及び／又は銅の層を使用できる。
【００５３】
図２の実施例では、開口に金属３４を充填している。２００〜１０００μｍの厚さの薄い金属層３３上に、例えば銅又は金を電気メッキ又は無電解メッキで析出させる。被覆不要の領域は、通電時ワニス又は箔で被覆する。電気導体３０に、フリップチップ組立法のための接続ボール３５を形成してある。接続ボール３５は、例えばリフロー接合処理で他の基板１００上の他の導体に接合部を作るのに利用する。図２の実施例では、接合ボール３５を金属層３３、３４を介して配線３６により半導体基板１０の開口からずらして他の場所に配置している。それによりフリップチップ組立法のための接続ボール３５の位置を最適化できる。
【００５４】
図３は、結晶方向＜１００＞を有する半導体基板１０に開口を形成する好ましい実施例を示す。半導体基板１０の一面に、交互に層をなす窒化層及び酸化層からなる層列を有するマスクを形成する。ここには半導体基板１０側から順にＳｉ3Ｎ4層３０１、ＳｉＯ2層３０２及び他のＳｉ3Ｎ4層３０３を例示している。マスクの窓内で半導体基板１０内に構造を湿式の化学操作でエッチングし、角度５４．７°の側壁を形成する。湿式の化学操作でのエッチングのため、例えば水酸化カリウム、コリン或いはテトラメチル水酸化アンモニウムを用いる。
【００５５】
この構造を湿式の化学操作で深さｗ0迄エッチングする。次に乾式の化学操作でのエッチング（ＩＣＰ＝誘導結合プラズマ）により深さｗ1迄エッチングする。そのとき構造は、図３に破線で示すように、湿式法による場合の深さｗ1の予備エッチング時の構造にほぼ維持される。これは、拡散バリヤ層３２又は金属層３３を有する開口深さの、壁の改善された被覆を可能とする。図１において、この構造をＣＭＯＳ構造２０を有する第１面Ｓ１とは反対側の第２面Ｓ２からエッチングすれば、ＣＭＯＳ構造２０を有する第１面の再処理が不要となる。
【００５６】
図４は、開口を半導体基板１０内で正しくピラミッド状にエッチングする他の実施例を示す。これは特に半導体基板１０が薄い場合に有効である。それは、開口の幅が半導体基板１０の厚さに関係するからである。金属層３３上に金からなる充填部３４０を電気メッキで形成している。金と接合ボール３５の材料との間の化学作用を防止すべく、金被覆部をＴｉＣｕからなる導電性バリヤ３４１で被覆する。
【００５７】
図５ａ〜５ｃは、電気導体３０を形成する複数の処理工程を示す。この実施例では、ＣＭＯＳ構造を形成する半導体基板１０の第１面Ｓ１に開口をエッチングで形成する。ソルダストップラック、乾式レジスト又は低温窒化シリコンマスク若しくは二酸化シリコンマスクからなるエッチングマスクの形成に続き、フロントエンドパッド２１（主パッド）及びＣＭＯＳ構造２０を保護するために、先ずＣＭＯＳ構造２０を有する第１面Ｓ１にフロントエンド不動態化層２２の開口をエッチングする。次にプラズマ乾式エッチング処理（ＩＣＰ）によりビア構造を一定の深さに形成する。図５ａに従い半導体基板１０に少なくとも２５０μｍ、好ましくは３００μｍの深さｗ2に迄エッチングを施す。
【００５８】
開口のエッチング後、開口の壁に不動態化層２２０を形成する。そこには必要に応じ拡散バリヤを備え得る。そのため不動態化層２２０は、例えばＰＥＣＶＤ窒化層、ＰＥＣＶＤ酸化層、他の誘電体、即ち商品名「パリレン」を備える。シード層３３０に銅又は金等の金属を用いるなら、銅又は金から半導体基板１０のシリコンへの拡散を防止すべく、それに加えて図５ａ〜５ｃには図示しない、例えばＴｉＮ又はＴａＮからなる拡散バリヤ層を施す。その場合、拡散バリヤは、好ましくは１０〜１００ｎｍの層厚さとする。
【００５９】
例えばアルミニウム、金、銅又はタングステンからなる金属層３３０の析出は、金属シード層とも呼べる開口内で行う。その際析出は物理的又は化学的な析出法で行う。次にこの薄い金属層を金属３４０の電気メッキ（Ｃｕ、Ｎｉ、Ａｕ）又は無電解メッキ（Ｎｉ、Ｃｕ）で補強する。その際、開口を少なくとも部分的に、できれば完全に金属３４０で満たすとよい。ビア用の開口を部分的に満たすなら、まずＰＥＣＶＤ窒化層、ＰＥＣＶＤ酸化層又は他の誘電体、即ち商品名「パリレン」を有する金属３３０、３４０の新たな不動態化を行う。それに対しビア用の開口を完全に満たすなら、この工程は省略できる。
【００６０】
次にフロントエンドパッド（主パッド）２１への不動態化部２２０をエッチング処理により化学的又は物理的に開き、例えばアルミニウム、金、銅又はタングステンからなるメタライジング面の金属層２１０の更なる析出を行う。この金属層２１０で、フロントエンドパッド２１が電気導体３０の金属層３３０、３４０と電気的に接触する。
【００６１】
金属層３３０、３４０の上方に、例えばアルミニウム、銅、タングステン又は金からなるバックエンド・メタルパッド２１３を形成する。バックエンド・メタルパッド２１３は内部補助パッドとも呼ばれる。次にバックエンド・メタルパッド２１３と金属層２１０を例えば酸化ＰＥＣＶＤ又は窒化シリコン又はポリイミド又はポリベンゾキサゾルのような誘電体からなるバックエンド不動態化部２２１で被覆する。
【００６２】
次に半導体基板１０を備えたウェーハを化学機械的な研磨（ＣＭＰ）で、図５ｂに破線ＣＭＰで示す２５０μｍ±３０μｍの厚さ迄薄くする。この結果電気導体３０が、ＣＭＯＳ構造を有する半導体基板１０の第１面Ｓ１から反対側の第２面Ｓ２に至るビアを形成する。電気導体３０の金属３３０、３４０は背後側からの研磨処理で接触可能になる。
【００６３】
半導体基板１０の第２面Ｓ２の背後面処理を行う。まず半導体基板の第２面Ｓ２を例えば誘電体で不動態化し、該誘電体に電気導体３０の領域でフォトリソグラフィによるマスクエッチング処理によって開口を設ける。これと反対側にある、半導体基板１０の第２面Ｓ２には薄膜メタライジングによって背面側配線及び深さ測定のために、例えば銅、ニッケル及び／又は金を含む薄い金属層３３６を施す。その際、配線用導体軌道３３６上に不動態化層３６０を新たに設ける。そのとき、不動態化層３６０を接合部３５による接合のためにパッドの領域で再び除去する。
【００６４】
背面側に配線が存在しない場合は、半導体基板１０の第２面Ｓ２のメタライジングは電気導体３０の領域で局部的に行い、また接合部３５の形成も同一領域で行える。
【００６５】
図６ａと６ｂは本発明の他の実施例を示す。この実施例では、半導体基板１０である第１シリコン基板１０上にウェーハをボンディングしている。図６ａで、開口の壁上に不動態化部２２０を施した後、半導体基板１０を破線で示す厚さ（ＣＭＰ）迄化学機械的に研磨する。次に半導体基板１０の研磨面（Ｓ２）に、特に第２単結晶シリコン基板１０１０からなるウェーハをボンディングする。第２シリコン基板１０１０に低抵抗接続部を形成可能とすべく、第２単結晶シリコン基板１０１０に開口内の金属層３３００への接続の場所に高ドープ材料濃度を有するドープ剤の領域１０３０を形成する。
【００６６】
図７ａと７ｂは、他の実施例の処理状態を示す。ここでは、ウェーハを第２シリコン基板１０１０にボンディングした後に初めて、開口の壁に不動態化層２２００を形成する。その後、開口の底２２０１をエッチング工程で不動態化層から露出させ、開口内に低抵抗接触のために第２シリコン基板１０１０の高ドープ接続半導体領域に接する薄い金属層３３１０を施す。高ドープ半導体領域１０３０と代替的に、接続のためにウェーハ上に金属軌道を設けてもよい。
【００６７】
図８は、化学機械的研磨の処理工程の前に金属３３１、３４１を満たした開口を示す。同様に図９は、化学機械的研磨の処理工程前に金属３３２、３４２を満たした開口を示している。金属３３１、３４１、３３２、３４２は不動態化部２２１０、２２２０で半導体基板１０から絶縁されている。金属３３１、３４１、３３２、３４２は図８及び９の両実施例において電気導体３０を形成する。開口のピラミッド又はボール型の構造をプラズマ乾式法によるエッチングで、エッチング角を６０〜９０°の間で変えて形成する。図９はエッチング角によって生じた後工程の場合の電気導体３０の構造を示す。
【００６８】
これら実施例は、金属３３１、３４１、３３２、３４２を有する開口のメタライジングを改善する。ＣＭＯＳ構造と反対側の背面でパッドへの直接接続を行う場合、開口のための乾式法によるエッチングは後工程による変形実施例のためのパッドメタライジングに処理的に確実に形成することもできる。
【００６９】
図８と９の実施例は、半導体基板１０を開口形成のために両面からエッチングするように変更してもよい。
【図面の簡単な説明】
【００７０】
【図１】電子部品の一部の縦断面図である。
【図２】電子部品の一実施例の一部を切り開いた縦断面図である。
【図３】半導体基板におけるエッチング構造を示す断面図である。
【図４】半導体基板における、金属を満たしたエッチング構造を示す断面図である。
【図５ａ】電気導体を形成する一過程を示す断面図である。
【図５ｂ】図５ａの後の過程を示す断面図である。
【図５ｃ】図５ｂの後の過程を示す断面図である。
【図６ａ】２つの基板を電気導体によって電気接続をする一実施例の一工程を示す断面図である。
【図６ｂ】図６ａの後の一過程を示す断面図である。
【図７ａ】２つの基板を電気導体によって電気接続をする他の実施例の一過程を示す断面図である。
【図７ｂ】図７ａの後の一過程を示す断面図である。
【図８】ピラミッド型の第１電気導体を有する半導体構造の一実施例を示す縦断面図である。
【図９】ピラミッド型の第２電気導体を有する半導体構造の一実施例を示す縦断面図である。
【符号の説明】
【００７１】
１０、１０′  半導体基板、２０、２０′  ＣＭＯＳ構造、２１  接続部、２２、２４  誘電体、２３  メタライジング構造、３０、３０′  電気導体、３１  誘電体、３２  拡散バリヤ層、３３  金属層、３４  金属、３５  接合ボール、３６  配線、４０、４０′  半田接合部、８０、８０′  光センサマトリクス、８１、８１′  シンチレータ、１００、１００′  他の基板、２００、２００′  他の回路構造部、２１０  金属層、２１３  バックエンド・メタルパッド、２２０、２２１  不動態化部、３０１、３０２、３０３  層、３３０、３４０  シード層、３３１、３３２、３４２  金属、３３６  金属層、３４１  導電性バリヤ、３６０  不動態化層、１０１０  第２単結晶シリコン基板、１０３０  領域、２２００  不動態化層、２２０１  開口の底、２２１０、２２２０  不動態化部、３３００、３３１０  金属層、ｗ1、ｗ2、ｗ3  エッチング深さ、ＣＭＰ  研磨深さ
【図１】
2007005811.tif 000003
【図２】
2007005811.tif 000004
【図３】
2007005811.tif 000005
【図４】
2007005811.tif 000006
【図５ａ】
2007005811.tif 000007
【図５ｂ】
2007005811.tif 000008
【図５ｃ】
2007005811.tif 000009
【図６ａ】
2007005811.tif 000010
【図６ｂ】
2007005811.tif 000011
【図７ａ】
2007005811.tif 000012
【図７ｂ】
2007005811.tif 000013
【図８】
2007005811.tif 000014
【図９】
2007005811.tif 000015