(57)【要約】【課題】半導体集積回路のチップ評価やソフトウェア開発のためには必要な多数のパッドを提供しながら、量産用半導体集積回路では小型化と低コスト化を可能にする。【解決手段】半導体集積回路のパッドをこの半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッド２０２とそれ以外の通常パッド２０３とに区分し、ソフトウェア開発用パッド２０２を配置する領域は通常パッド２０３を配置する領域の外側となるようにして、この半導体集積回路をソフトウェア開発用半導体集積回路１０２として設計する工程と、このソフトウェア開発用半導体集積回路１０２のレイアウトデータからソフトウェア開発用パッド２０２を取り除いて量産用半導体集積回路１０６を設計する工程とを実施する。【選択図】  図２
2007053253.tif 000002
【特許請求の範囲】
【請求項１】
外部接続用の複数のパッドと、論理回路を形成する内部セルと前記パッドとの間で信号の受け渡しを行う入出力セルとを備える半導体集積回路の設計方法であって、
前記パッドを前記半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッドと前記ソフトウェア開発用パッド以外の通常パッドとに区分し、前記ソフトウェア開発用パッドの配置領域を前記通常パッドを配置する領域の外側にして前記半導体集積回路をソフトウェア開発用半導体集積回路として設計する工程と、
前記ソフトウェア開発用半導体集積回路のレイアウトデータから前記ソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計する工程と、
を有する半導体集積回路の設計方法。
【請求項２】
前記ソフトウェア開発用パッドを前記入出力セルを配置する領域の外側に配置し、前記通常パッドを前記入出力セルを配置する領域の内側に配置する請求項１記載の半導体集積回路の設計方法。
【請求項３】
外部接続用の複数のパッドと、論理回路を形成する内部セルと前記パッドとの間で信号の受け渡しを行う入出力セルとを備える半導体集積回路の設計方法であって、
前記パッドおよび前記入出力セルを、前記半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルと、前記ソフトウェア開発用パッド以外の通常パッドおよび前記通常パッドに接続される入出力セルとに区分し、前記ソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルの配置領域を、前記通常パッドおよび前記通常パッドに接続される入出力セルを配置する領域の外側にして前記半導体集積回路をソフトウェア開発用半導体集積回路として設計する工程と、
前記ソフトウェア開発用半導体集積回路のレイアウトデータから前記ソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルを取り除いて量産用半導体集積回路を設計する工程と、
を有する半導体集積回路の設計方法。
【請求項４】
請求項１から３の何れか一項記載の半導体集積回路の設計方法により前記ソフトウェア開発用半導体集積回路として製造したチップから物理的な切断により前記量産用半導体集積回路を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の設計方法に係り、特に、半導体集積回路のチップ評価やソフトウェア開発のために必要な多数のパッドを提供しながら実装面積の削減を可能にする技術に関する。
【背景技術】
【０００２】
半導体プロセスの微細化が進むにつれて、半導体集積回路を搭載するボードの実装面積削減や半導体集積回路のチップコスト低減のために、１つの半導体集積回路に多くの機能を搭載するようになってきた。このような微細プロセスを使用した多機能な半導体集積回路では、外部部品と接続するための多数のパッドに加えて、チップ評価やソフトウェア開発のためにも多数のパッドが必要になっている。このような背景で増加するパッドの必要数を確保するために、パッドを配置するパッド領域を確保しなければならない。そのために従来様々な手法が工夫されている。その配置方法の一つとして特許文献１に記載されているものがある。
【０００３】
図７はパッド数を増やす工夫がなされた従来の半導体集積回路の構成図である。図７において、７０４は半導体集積回路の内部セル領域、７０３は入出力セル領域、７０１は入出力セル領域７０３の外側に形成される外部パッド領域、７０２は内部セル領域７０４と入出力セル領域７０３の間に形成される内部パッド領域である。このように、通常はチップの周縁部に配置される外部パッド領域７０１に加えて、内部セル領域７０４と入出力セル領域７０３の間に内部パッド領域７０２を設けることで、入出力セル７０３の外側と内側にパッドを配置し、信頼性を保ちつつパッド数の増加を図っていた。
【特許文献１】特開２０００−２３２１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この方法では、さらにプロセスの微細化が進み半導体集積回路の面積が小さくなり、かつ多機能化に伴い必要なパッド数が増加すると、パッド配置領域を確保するために半導体集積回路の面積が大きくなり、実装面積の小型化や面積削減による半導体集積回路の低コスト化が困難になるという問題があった。
【０００５】
本発明は、半導体集積回路のチップ評価やソフトウェア開発のために必要な多数のパッドを提供しながら、実装面積削減による小型化と低コスト化を可能にする半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、外部接続用の複数のパッドと、論理回路を形成する内部セルと前記パッドとの間で信号の受け渡しを行う入出力セルとを備える半導体集積回路の設計方法であって、前記パッドを前記半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッドと前記ソフトウェア開発用パッド以外の通常パッドとに区分し、前記ソフトウェア開発用パッドの配置領域を前記通常パッドを配置する領域の外側にして前記半導体集積回路をソフトウェア開発用半導体集積回路として設計する工程と、前記ソフトウェア開発用半導体集積回路のレイアウトデータから前記ソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計する工程とを有する。
【０００７】
上記構成によれば、ソフトウェア開発用半導体集積回路のレイアウトデータからソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計するため、チップ評価やソフトウェア開発のために多数のパッドが必要な場合にも、量産用半導体集積回路を容易に小型化し、低コスト化することができる。
【０００８】
本発明において、前記ソフトウェア開発用パッドを前記入出力セルを配置する領域の外側に配置し、前記通常パッドを前記入出力セルを配置する領域の内側に配置する。この構成によれば、入出力セルを配置する領域の外側にソフトウェア開発用パッドを配置するため、ソフトウェア開発用半導体集積回路からソフトウェア開発用パッドを容易に取り除くことができ、量産用半導体集積回路の設計が簡単になる。
【０００９】
また、本発明は、外部接続用の複数のパッドと、論理回路を形成する内部セルと前記パッドとの間で信号の受け渡しを行う入出力セルとを備える半導体集積回路の設計方法であって、前記パッドおよび前記入出力セルを、前記半導体集積回路を用いたソフトウェア開発のみにおいて使用されるソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルと、前記ソフトウェア開発用パッド以外の通常パッドおよび前記通常パッドに接続される入出力セルとに区分し、前記ソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルの配置領域を、前記通常パッドおよび前記通常パッドに接続される入出力セルを配置する領域の外側にして前記半導体集積回路をソフトウェア開発用半導体集積回路として設計する工程と、前記ソフトウェア開発用半導体集積回路のレイアウトデータから前記ソフトウェア開発用パッドおよび前記ソフトウェア開発用パッドに接続される入出力セルを取り除いて量産用半導体集積回路を設計する工程とを有する。
【００１０】
上記構成によれば、ソフトウェア開発用半導体集積回路のレイアウトデータからソフトウェア開発用パッドおよびこれに接続される入出力セルを取り除いて量産用半導体集積回路を設計するため、実装面積削減効果が大きく、チップ評価やソフトウェア開発のために多数のパッドが必要な場合にも、量産用半導体集積回路を容易に小型化し、低コスト化することができる。
【００１１】
また、本発明の半導体集積回路の設計方法により前記ソフトウェア開発用半導体集積回路として製造したチップから物理的な切断により前記量産用半導体集積回路を製造する。この構成によれば、ソフトウェア開発用半導体集積回路のチップからソフトウェア開発用パッド領域を物理的に切断して小型の半導体集積回路を作成することができるため、必要な半導体集積回路が限定数量である場合などにおいて、ソフトウェア開発用半導体集積回路を小型化して実製品に有効に活用することができる。
【発明の効果】
【００１２】
本発明によれば、チップ評価やソフトウェア開発には多数のパッドが用意されたソフトウェア開発用半導体集積回路を使用し、このソフトウェア開発用半導体集積回路のレイアウトデータからソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計することで、量産用半導体集積回路を容易に小型化し、低コスト化することができる。
【発明を実施するための最良の形態】
【００１３】
（実施の形態１）
図１は本発明の実施の形態１に係る半導体集積回路の設計方法を示すフロー図である。図１において、まず、ソフトウェア開発用半導体集積回路設計工程１０１では、半導体集積回路のパッドをソフトウェア開発専用に使用するソフトウェア開発用パッドと半導体集積回路を通常に動作させるときに必要な通常パッドとに分け、ソフトウェア開発用パッドは半導体集積回路の外側に配置し、通常パッドはソフトウェア開発用パッドの内側に配置したソフトウェア開発用半導体集積回路１０２を設計する。このソフトウェア開発用パッドは後の工程で削除されるので、プルアップ抵抗もしくはプルダウン抵抗を付けておき、削除した際の貫通電流対策を施しておく。
【００１４】
次に、ソフトウェア開発工程１０３では、前工程で作成したソフトウェア開発用半導体集積回路１０２を用いてソフトウェア開発を行う。最後に、ソフトウェア開発用パッド削除工程１０５では、ソフトウェア開発用半導体集積回路１０２のレイアウトデータ１０４からソフトウェア開発用パッドを取り除くレイアウト修正を行い、量産用半導体集積回路１０６の設計データを出力する。
【００１５】
図２は本実施の形態に係る半導体集積回路の設計方法の効果を説明する構成図であり、ソフトウェア開発用半導体集積回路１０２と量産用半導体集積回路１０６のレイアウトを示している。ソフトウェア開発用半導体集積回路１０２はソフトウェア開発用パッド２０２と通常パッド２０３と入出力セル２０１を搭載し、ソフトウェア開発用パッド２０２は入出力セル２０１の外側に配置されている。一方、量産用半導体集積回路１０６はソフトウェア開発用半導体集積回路１０２からソフトウェア開発用パッド２０２が削除されているため、通常パッド２０３と入出力パッド２０１のみを搭載し、ソフトウェア開発用パッドの領域分だけ半導体集積回路の小型化が可能となる。
【００１６】
このように、本実施の形態の半導体集積回路の設計方法によれば、ソフトウェア開発用半導体集積回路のレイアウトからソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計するため、半導体集積回路を小型にすることができる。
【００１７】
（実施の形態２）
図３は本発明の実施の形態２に係る半導体集積回路の設計方法を示すフロー図である。図３において、まず、ソフトウェア開発用半導体集積回路設計工程３０１では、半導体集積回路のパッドをソフトウェア開発専用に使用するソフトウェア開発用パッドと半導体集積回路を通常に動作させるときに必要な通常パッドとに分け、ソフトウェア開発用パッドとその入出力セルは半導体集積回路の外側に配置し、通常パッドとその入出力セルはソフトウェア開発用パッドとその入出力セルの内側に配置したソフトウェア開発用半導体集積回路３０２を設計する。このソフトウェア開発用パッドとその入出力セルは後の工程で削除されるので、プルアップ抵抗もしくはプルダウン抵抗を付けておき、削除した際の貫通電流対策を施しておく。
【００１８】
次に、ソフトウェア開発工程１０３では、前工程で作成したソフトウェア開発用半導体集積回路３０２を用いてソフトウェア開発を行う。最後に、ソフトウェア開発用パッドおよび入出力セル削除工程３０５では、ソフトウェア開発用半導体集積回路３０２のレイアウトデータ３０４からソフトウェア開発用パッドとその入出力セルを取り除くレイアウト修正を行い、量産用半導体集積回路３０６の設計データを出力する。
【００１９】
図４は本実施の形態に係る半導体集積回路の設計方法の効果を説明する構成図であり、ソフトウェア開発用半導体集積回路３０２と量産用半導体集積回路３０６のレイアウトを示している。ソフトウェア開発用半導体集積回路３０２はソフトウェア開発用パッド４０２およびソフトウェア開発パッド用入出力セル４０１と通常パッド４０４および通常パッド用入出力セル４０３を搭載し、ソフトウェア開発用パッド４０２およびソフトウェア開発パッド用入出力セル４０１は通常パッド４０４および通常パッド用入出力セル４０３の外側に配置されている。
【００２０】
一方、量産用半導体集積回路３０６はソフトウェア開発用半導体集積回路３０２からソフトウェア開発用パッド４０２およびソフトウェア開発パッド用入出力セル４０１が削除されているため、通常パッド４０４および通常パッド用入出力セル４０３のみを搭載し、ソフトウェア開発用パッドとソフトウェア開発パッド用入出力セルの領域分だけ半導体集積回路の小型化が可能となる。
【００２１】
このように、本実施の形態の半導体集積回路の設計方法によれば、ソフトウェア開発用半導体集積回路のレイアウトからソフトウェア開発用パッドとソフトウェア開発パッド用入出力セルを取り除いて量産用半導体集積回路を設計するため、半導体集積回路を小型にすることができる。
【００２２】
（実施の形態３）
図５は本発明の実施の形態３に係る半導体集積回路の作成方法を示すフロー図である。図５において、ソフトウェア開発用半導体集積回路設計工程１０１およびソフトウェア開発工程１０３は図１に示した実施の形態１の対応する工程と同じであり、設計されるソフトウェア開発用半導体集積回路１０２も実施の形態１と同じである。ソフトウェア開発用パッドの切断工程５０１においては、ソフトウェア開発用半導体集積回路１０２のチップからソフトウェア開発専用のパッド領域を切断し、小型基板用半導体集積回路５０２を作成する。
【００２３】
図６は本実施の形態に係る半導体集積回路の作成方法を説明する構成図であり、ソフトウェア開発用半導体集積回路１０２のレイアウトにおいて、ソフトウェア開発用パッドを切断線６０１で物理的に切断する様子を示している。このように、本実施の形態の半導体集積回路の作成方法によれば、ソフトウェア開発用半導体集積回路のチップからソフトウェア開発専用のパッド領域を切断することにより、半導体集積回路を小型にすることができる。この方法は、まずソフトウェア開発用半導体集積回路を製造するものであるため、半導体集積回路の低コスト化は望めず、量産には適しないが、必要な半導体集積回路が限定数量である場合などにおいて、ソフトウェア開発用半導体集積回路を小型化して実製品に有効に活用することができる。
【産業上の利用可能性】
【００２４】
本発明の半導体集積回路の設計方法は、チップ評価やソフトウェア開発には多数のパッドが用意されたソフトウェア開発用半導体集積回路を使用し、このソフトウェア開発用半導体集積回路のレイアウトデータからソフトウェア開発用パッドを取り除いて量産用半導体集積回路を設計することで、量産用半導体集積回路を容易に小型化し、低コスト化することができるという効果を有し、半導体集積回路のチップ評価やソフトウェア開発のために必要な多数のパッドを提供しながら実装面積の削減を可能にする技術等として有用である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る半導体集積回路の設計方法を示すフロー図。
【図２】本発明の実施の形態１に係る半導体集積回路の構成図。
【図３】本発明の実施の形態２に係る半導体集積回路の設計方法を示すフロー図。
【図４】本発明の実施の形態２に係る半導体集積回路の構成図。
【図５】本発明の実施の形態３に係る半導体集積回路の作成方法を示すフロー図。
【図６】本発明の実施の形態３に係る半導体集積回路の構成図。
【図７】従来の半導体集積回路の構成図。
【符号の説明】
【００２６】
１０１、３０１  ソフトウェア開発用半導体集積回路設計工程
１０２、３０２  ソフトウェア開発用半導体集積回路
１０３  ソフトウェア開発工程
１０４、３０４  レイアウトデータ
１０５  ソフトウェア開発用パッド削除工程
１０６、３０６  量産用半導体集積回路
２０１  入出力セル
２０２  ソフトウェア開発用パッド
２０３  通常パッド
３０５  ソフトウェア開発用パッドおよび入出力セル削除工程
４０１  ソフトウェア開発パッド用入出力セル
４０２  ソフトウェア開発用パッド
４０３  通常パッド用入出力セル
４０４  通常パッド
５０１  ソフトウェア開発用パッドの切断工程
５０２  小型基板用半導体集積回路
６０１  切断線
７０１、７０２  パッド
７０３  入出力セル
７０４  内部セル領域
【図１】
2007053253.tif 000003
【図２】
2007053253.tif 000004
【図３】
2007053253.tif 000005
【図４】
2007053253.tif 000006
【図５】
2007053253.tif 000007
【図６】
2007053253.tif 000008
【図７】
2007053253.tif 000009