(57)【要約】【課題】簡単な構成で高機能又は高性能化に対応したマルチチップモジュールを提供する。【解決手段】搭載基板の表面上に第１半導体チップを設け、その上に第２と第３半導体チップを積層構造とする。上記第１半導体チップに、上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッドに対応したボンディングパッドと、上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッド同士を接続する配線及び上記搭載基板に設けられたボンディングパッドとの間で接続されるボンディングパッドとを設けて、かかる第１チップを中継して搭載基板との間でのボンディングワイヤによる電気的接続を行う。【選択図】図１
2007134426.tif 000002
【特許請求の範囲】
【請求項１】
搭載基板の表面上に設けられた第１半導体チップと、
上記第１半導体チップ上に搭載され、チップ表面の周辺部にボンディングパッドが設けられた第２半導体チップと、
上記第２半導体チップ表面の上記ボンディングパッドが形成される部分を含む所定エリアを除いた部分に搭載された第３半導体チップとを備え、
上記第２半導体チップと上記第３半導体チップは、相互に接続されるボンディングパッドを有し、
上記第１半導体チップは、
上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッドに対応したボンディングパッドと、
上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッド同士を接続する配線と、
上記搭載基板に設けられたボンディングパッドとの間で接続されるボンディングパッドとを有し、
上記第１半導体チップと上記第２及び第３半導体チップとの間でボンディングパッド同士を接続するボンディングワイヤ並びに上記第１半導体チップと上記搭載基板との間でボンディングパッド同士を接続するボンディングワイヤとを含むことを特徴とするマルチチップモジュール。
【請求項２】
請求項１において、
上記第１半導体チップは、
上記第２半導体チップと上記搭載基板に設けられたボンディングパッドとの間だけに接続されるボンディングパッドと、
上記第３半導体チップと上記搭載基板に設けられたボンディングパッドとの間だけに接続されるボンディングパッドとを更に備えてなることを特徴とするマルチチップモジュール。
【請求項３】
請求項２において、
上記第１半導体チップにおいて、上記第１半導体チップ又は第２半導体チップとの接続を行うボンディングパッドと上記搭載基板に設けられたボンディングパッドとの接続を行うボンディングパッドは、一体的に形成されてなることを特徴とするマルチチップモジュール。
【請求項４】
請求項３において、
上記第２半導体チップは、マイクロプロセッサを含む半導体チップであり、
上記第３半導体チップは、上記マイクロプロセッサの動作に必要なデータの記憶を行うメモリチップであることを特徴とするマルチチップモジュール。
【請求項５】
請求項４において、
上記第１半導体チップは、上記第２半導体チップの搭載面に上記第２半導体チップのボンディングパッドと上記第３半導体チップのボンディングパッドとを接続する配線が設けられてなることを特徴とするマルチチップモジュール。
【請求項６】
請求項５において、
上記第３半導体チップは、ダイナミック型ＲＡＭであることを特徴とするマルチチップモジュール。
【請求項７】
請求項６において、
上記搭載基板は、積層配線を持つ
上記搭載面の裏面側に面実装用外部端子がアレイ状に設けられてなることを特徴とするマルチチップモジュール。
【請求項８】
搭載基板の表面上に設けられた第１半導体チップと、
上記第１半導体チップ上に搭載され、チップ表面の周辺部にボンディングパッドが設けられた第２半導体チップと、
上記第２半導体チップ表面の上記ボンディングパッドが形成される部分を含む所定エリアを除いた部分に搭載された第３半導体チップとを備え、
上記第２半導体チップと上記第３半導体チップは、相互に接続されるボンディングパッドを有し、
上記第１半導体チップは、
上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッドに対応したボンディングパッドと、
上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッド同士を接続する配線と、
上記搭載基板に設けられたボンディングパッドとの間で接続されるボンディングパッドとを有し、
上記第１半導体チップと上記第２及び第３半導体チップとの間でボンディングパッド同士を接続するボンディングワイヤ並びに上記第１半導体チップと上記搭載基板との間でボンディングパッド同士を接続するボンディングワイヤとを含み、
上記搭載基板に設けられるボンディングパッドの数は、上記第２半導体チップ及び第３半導体チップに形成されるボンディングパッドの総数よりも小さいことを特徴とするマルチチップモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マルチチップモジュール（ＭＣＭ）に関し、例えばいくつかの異なる機能の複数の半導体チップを１つの搭載基板に搭載することによって実質的に一つの半導体集積回路装置として一体構成にするマルチチップモジュールに適用して有効な技術に関するものである。
【背景技術】
【０００２】
いわゆるマルチチップモジュール技術では、複数の半導体チップが複数の内部配線と複数の外部端子とを持つような搭載基板に搭載され、それら複数の半導体チップと搭載基板とが一体化された半導体集積回路装置とされる。特開２００４−２３５３５２公報には、複数チップスタック構造であって、インターポーザチップを中継して搭載基板と複数チップとの間でワイヤボンディングすることが開示されている。
【特許文献１】特開２００４−２３５３５２公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体技術の進歩は、マイコン用チップ、ＤＲＡＭチップ、フラッシュメモリ用チップのような電子システムを構成するための複数の半導体チップを全体として１つのパッケージ形態の半導体装置として構成しようとする技術の方向性を生み出している。すなわち、複数の半導体チップではなく、各々１個ずつの半導体チップをＱＦＰ(Quad Flat Package) やＣＳＰ(Chip Size Package又はChip Scale Package),ＢＧＡ(Ball Grid Array) といった通常パッケージ技術によってパッケージした複数の半導体装置を用い、それら複数の半導体装置をプリント基板のような実装基板上に実装する場合には、半導体チップ間の距離及びその配線距離を小さくすることが難しくなり、配線による信号遅延が大きく、装置の高速化・小型化の上での制約が生じてしまう。
【０００４】
マルチチップモジュール（Multi Chip Module)技術においては、いわゆるベアチップと称されるような著しく小型の形態にされた複数の半導体チップを一つのパッケージの形態での半導体装置とするため、各チップ間の配線距離を短くすることができ、半導体装置の特性を向上させることができる。上記複数のチップを一つのパッケージとすることによって、半導体装置を小型化でき、かつその実装面積を減少させて電子装置を小型化できる。前記特許文献１においては、ＭＣＭ（マルチチップモジュール）の特徴である全体としての機能向上に関して配慮が成されておらず、専ら個々のチップをスタック構造とするだけに止まるものである。つまり、上記特許文献１では、上記積層構造で複数チップを搭載した場合におけるワイヤ強度の低下、封止時のワイヤ流れや自重によるワイヤの垂れなどによるワイヤ同士の接触や下段半導体チップエッジとワイヤとの接触といった不具合の解決に専ら向けられているにすぎない。
【０００５】
本願発明者においては、例えば、マイコン用チップとダイナミック型ＲＡＭ（ＤＲＡＭ）あるいはフラッシュメモリ用チップのように互いに密接に関連したものを選んでＭＣＭを構成することを検討した。このように電気的な接続の観点から互いに密接に関連する複数の半導体チップの組み合わせを選択するときには上記ＭＣＭの特徴を充分に生かして１つのシステムをパケッージ内に搭載でき、いわゆるＳｉＰ（System in Package ）を実現することができる。この場合、本願発明者によって先に検討された図７に示すＭＣＭのように、搭載基板においてマイコンチップとメモリチップのアドレス端子、データ端子等のように相互に接続されるものを搭載基板で共通化することになる。このため、搭載基板として同図のように最小でも４層配線基板を必要とする。したがって、上記複数のチップ間を接続するために４層、相互に接続される配線経路によってはさらに６層のような多層配線を用いることが必要となって高価な搭載基板を必要とする。また、上記半導体チップの組み合わせ毎に対応して搭載基板を逐一設計することも必要となる。
【０００６】
本発明の目的は、簡単な構成で高機能又は高性能化に対応したマルチチップモジュールを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、搭載基板の表面上に第１半導体チップを設け、その上に第２と第３半導体チップを積層構造とする。上記第１半導体チップに、上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッドに対応したボンディングパッドと、上記第２半導体チップと上記第３半導体チップの相互に接続されるボンディングパッド同士を接続する配線及び上記搭載基板に設けられたボンディングパッドとの間で接続されるボンディングパッドとを設けて、かかる第１チップを中継して搭載基板との間でのボンディングワイヤによる電気的接続を行う。
【発明の効果】
【０００８】
搭載基板の配線が簡単となり、その汎用性を持たせることができるとともに、高性能化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
図１には、この発明に係るＭＣＭ（ＳｉＰ）の一実施例の概略断面図が示されている。搭載基板表面には、中継チップが搭載される。この中継チップ上には、特に制限されないが、シンクロナスＤＲＡＭ（以下、ＳＤＲＡＭという）が搭載される。そして、ＳＤＲＡＭ上には、ＣＰＵ（中央処理装置）を含むような１チップマイクロコンピュータ機能を持つ特定用途向ＩＣ（以下、ＡＳＩＣという）が搭載される。上記ＳＤＲＡＭとＡＳＩＣは、それぞれ上記中継チップに対してワイヤボンディングが行われる。そして、この中継チップと搭載基板との間でワイヤボンディングが行われる。
【００１０】
上記ＳＤＲＡＭとＡＳＩＣと相互に接続される端子同士は、上記中継チップ上に設けられたボンディング又はボンディング間を接続する配線により相互に接続される。そして、このように相互に接続された中継チップのボンディングパッドと搭載基板のボンディングパッドとが上記ワイヤボンディングされ、搭載基板に設けられ配線及びスルーホールを介して外部端子接続される。ＳＤＲＡＭの大半の端子は、上記ＡＳＩＣに設けられる端子と相互に接続される。上記ＳＤＲＡＭ及びＡＳＩＣにおいて、相互に接続されないボンディングを一旦上記中継チップに設けられたボンディングとの間でワイヤボンディングし、かかる中継チップのボンディングと上記搭載基板に設けられた対応するボンディングパッドとの間でワイヤボンディングされる。このようにＳＤＲＡＭ及びＡＳＩＣにおいて、相互に接続されないボンディングは、ダミーとしての中継チップに設けられたボンディングパッドを介在させて、上記搭載基板上に設けられた対応するボンディングパッドとワイヤボンディングされる。搭載基板の裏面側には、特に制限されないが、外部端子としての半田ボールが設けられる。搭載基板表面には、図示ないが封止樹脂としてのレジンが設けられる。
【００１１】
上記のようにＳＤＲＡＭ上にＡＳＩＣを搭載する場合には、ＳＤＲＡＭに設けられたボンディングパッド上をその上に搭載されるＡＳＩＣが覆うこけとの無いような大きさのチップからなるＡＳＩＣが選ばれる。もしも、ＳＤＲＡＭに設けられたボンディングパッド上を上記ＡＳＩＣが覆うような組み合わせのときには、後述するようにＳＤＲＡＭ上にスペーサを設け、その上に上記ＡＳＩＣを搭載するようにすればよい。
【００１２】
図２には、この発明に係るＭＣＭの他の一実施例の概略断面図が示されている。  この実施例におけるＭＣＭは、前記のようにアプリケーション・スペシファイド・インテグレーテッド・サーキッツ、すなわち特定用途向ＩＣを構成するＣＰＵを含むマイコンＬＳＩ（上記ＡＳＩＣ）と１つのシンクロナス・ダイナミック・ランダム・アクセス・メモリ(Synchronous Dynamic Random Access Memory 、上記ＳＤＲＡＭ)、及び中継チップがスタックド構成にされる。
【００１３】
中継チップが上記搭載基板上に熱硬化性接着剤又ダイボンドフィルムを用いて接着される。ワイヤボンディングにより搭載基板の対応する電極と中継チップのボンディングパッドとがワイヤにより接続される。そして、ＳＤＲＡＭの上記ワイヤボンディングのためのボンディングパッドが形成される部分を含むチップ周辺部を除いたチップ中央部分にスペーサが設けられる。このスペーサは、特に制限されないが、前記中継チップと同様にスタックド構造の半導体チップとの熱膨張率を均等にするためにシリコン基板により形成され、熱硬化性接着剤又は裏面に設けられたダイボンドフィルムを用いて接着される。
【００１４】
上記スペーサの表面にＡＳＩＣが搭載される。つまり、ＡＳＩＣはスペーサ上に熱硬化性接着剤又は裏面に設けられたダイボンドフィルムを用いて接着され、ワイヤボンディングにより中継チップの対応するボンディングパッドとワイヤにより接続される。この際、上記ＡＳＩＣの裏面側に設けられたダイボンドフィルムは、下層側のＳＤＲＡＭに設けられるワイヤが上層側のＡＳＩＣの裏面に接触しても電気絶縁性を維持させることにも利用できる。前記熱硬化性接着剤を用いてスペーサ上にＡＳＩＣを接着させる場合でも、上層側のＡＳＩＣの裏面全面に塗布することにより、上記電気絶縁性を持たせることが望ましい。
【００１５】
図３には、この発明に係るＭＣＭの他の一実施例の概略断面図が示されている。この実施例では、中継チップ上にマイコンチップ（前記ＡＳＩＣ）が搭載され、その上にメモリチップが搭載される。上記メモリチップとマイコンチップのうちアドレス端子やデータ端子のように共通化するものは、中継チップ上に設けられたボンディングパッド及びその間を接続する配線により接続される。同図には、マイコンチップのボンディングパッドとそれに接続されるべきメモリチップのボンディングパッドとが近接して配置されている場合、同図のように共通化されたボンディングパッドに３つのワイヤの一端が接続される。
【００１６】
図４には、図３のＭＣＭを別の角度から表した概略断面図が示されている。同図において、メモリチップの右側に設けられたボンディングパッドと、マイコンチップの左側に設けられたボンディングパッドとを相互に接続する場合、マイコンチップの裏面に対応した上記中継チップの表面部に設けられた配線によって相互に接続される。例えば同図のように右側のボンディングパッドから搭載基板のボンディングパッドに向けてワイヤボンディングされる。このように、中継チップ上においてマイコンチップを跨ぐような配線を設けることにより、上記マイコンチップとメモリチップとに設けられる相互に接続されるボンディングパッドの配置の制約を無くすことができる。同図において、点線で示したワイヤは、上記とは別のボンディングパッドに接続されるものを表している。
【００１７】
既存のマイコンチップと既存のメモリチップとを組み合わせてＭＣＭを構成するときに、マイコンチップとメモリチップのそれぞれが独自の設計仕様に従ってボンディングパッドが形成されている。上記のようにスタックド構造で２つの半導体チップを組み合わせたときに、相互に接続されるべきボンディングパッドが隣接して設けられることは少ないと予測される。上記のように中継チップ上にマンコンチップ等のような搭載チップ裏面を跨ぐような配線を配置することにより、上記チップ搭載面を有効利用して中継チップ自身のサイズを大きくすることなく、上記ボンディングパッド同士の接続を簡単に行うことができる。
【００１８】
上記中継チップは、マイコンチップやメモリチップと同様にシリコン基板にボンディングパッドを及び配線のみを形成するものであり、極めて単純な製造プロセスにより安価に形成することができる。しかも、配線幅も必要最小に微細に形成できるので、搭載基板に形成される多層配線を用いる場合にくらべて寄生容量を大幅に小さくすることができる。この結果、上記マイコンチップ及びメモリチップの負荷容量が小さくできるから高速信号伝達が可能となり、ＭＣＭの高性能化も実現することができる。
【００１９】
上記のような中継チップにおいて、チップ間の接続されるべきボンディングパッド同士を接続する構成とした場合には、搭載基板としては表面と裏面に配線層が設けられた２層サブトラを利用することができる。しかも、この搭載基板を異なるチップが搭載された複数種類のＭＣＭにおいて共通化（汎用化）させることができる。つまり、ＭＣＭの搭載基板として、パッケージとしての複数通りのピン数を持つものに共通化でき、搭載基板の量産性の向上を図ることができるため大幅なコスト低減が可能となる。
【００２０】
ちなみに、単純なコスト比較でいうと、２層サブトラ構造の搭載基板を１とすると、４層サブトラ構造のものはでは約２倍、４層ＩＶＨ構造のものでは約３倍、４層ＢＵ構造のものでは約６倍、６層ＢＵ構造のものでは約７倍と高価なものとなる。なお、上記中継チップは、上記２層サブトラ構造の搭載基板よりも安価に製造できる。
【００２１】
図５には、この発明に係るＭＣＭの更に他の一実施例の概略断面図が示されている。メモリにおいては、マイコンチップによりアクセスされる。このため、メモリチップの大半のボンディングパッドは、上記マイコンチップのボンディングパッドと相互に接続される。しかし、テスト用端子のように、上記マイコンチップに接続されないものも存在する。マイコンチップおいては、上記メモリチップと接続されないボンディングパッドを多数有する。これらの相互に接続されないボンディングパッドは、同図左側に示されているように直接に搭載基板に設けられたボンディングパッドにそれぞれ接続される。あるいは、いずれか一方、例えばメモリチップについては、上記中継チップのダミーボンディングパッドを介在させて搭載基板と接続させるようにしてもよい。信号の種類、ボンディングパッドの位置に対応して適宜に上記直接に搭載基板と接続させるもの、中継チップを介在させるものを選ぶようにしてよい。同図の右側には、上記マイコンチップとメモリチップとの間で相互に接続される例が示されている。
【００２２】
図６には、図３、図４のＭＣＭの一実施例の概略平面図が示されている。前記図３、図４に示したように、搭載基板上に中継チップが搭載される。かかる中継チップ上には、マイコンチップが搭載される。そして、マイコンチップ上にはメモリチップが搭載される。同図の搭載基板左側辺に配置されたボンディングパッドには、メモリチップとの間でワイヤボンディングされるパッドとマイコンチップとの間でワイヤボンディングされるパッドとが相互に接続されて構成される。これに対して、メモリチップの右側に配置されたボンディングパッドは、中継チップの右側辺に設けられたボンディングパッドとの間でワイヤボンディングされる。しかし、同図に点線で示したように中継チップの上側辺に設けられた一部のボンディングパッドと接続されて、搭載基板の上側に設けられたボンディングパッドに共通に接続される。上記点線で示した配線は、前記図４に示したように、マイコンチップの裏面下の中継チップ上のエリアを利用して形成される。
【００２３】
上記のように２つのチップを組み合わせたとき、共通に接続されるべきボンディングパッドが同じチップの辺に形成されるとは限らない。この実施例のように、上記中継チップのチップ搭載面を利用して、上記点線で示したような配線を形成することにより、中継チップのサイズを大きくすることなく、任意のチップを積層構造に組み合わせることができる。そして、中継チップで形成される配線は、搭載基板に形成される配線に比べて、配線幅や配線長も短くできるから、半導体チップに形成される出力回路の負荷が軽くなり、信号伝送速度も速くすることができ、高性能化も合わせて実現することができる。
【００２４】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、組み合わされる半導体チップは、ＳＤＲＡＭの他にスタティック型ＲＡＭ、フラッシュＥＥＰＲＯＭのようなメモリとマンコンの他に互いに接続するボンディングパッドを有するものであれば何であってもよい。この発明は、マルチチップモジュールを構成する半導体装置に広く利用できる。
【図面の簡単な説明】
【００２５】
【図１】この発明に係るＭＣＭの一実施例を示す概略断面図である。
【図２】この発明に係るＭＣＭの他の一実施例を示す概略断面図である。
【図３】この発明に係るＭＣＭの他の一実施例を示す概略断面図である。
【図４】図３のＭＣＭを別の角度から表した概略断面図である。
【図５】この発明に係るＭＣＭの更に他の一実施例を示す概略断面図である。
【図６】図３、図４のＭＣＭの一実施例を示す概略平面図である。
【図７】本願発明者によって先に検討されたＭＣＭの概略断面図である。
【符号の説明】
【００２６】
ＳＤＲＡＭ…シンクロナスＤＲＡＭ、ＡＳＩＣ…特定用途向ＩＣ
【図１】
2007134426.tif 000003
【図２】
2007134426.tif 000004
【図３】
2007134426.tif 000005
【図４】
2007134426.tif 000006
【図５】
2007134426.tif 000007
【図６】
2007134426.tif 000008
【図７】
2007134426.tif 000009