(57)【要約】【課題】良好でない伝送路にも適し、周波数利用効率が高く、構成の簡易なデジタル変復調装置を提供する。【解決手段】拡散信号メモリ１３には、２５６サンプル分の拡散信号データが、アドレス“０”から“２５５”まで順に格納されている。拡散信号データによって表される拡散信号は、所定帯域でほぼ一定の電力密度を有し、自己相関特性が鋭いものである。アドレス生成回路１２は、送信制御回路１１により分岐された送信データのビット値に応じて、アドレスを生成出力し、拡散信号メモリから、第１から第２５６サンプルまで、または、第１２８から第２５６サンプルまでと第１から第１２７サンプルまでの拡散信号データを出力させる。そして、続く６４個のアドレスが入力され、ガードインターバルが付加される。これらは、Ｄ−Ａ変換器１７でデジタル−アナログ変換され、伝送路へ送出される。【選択図】図１
2007134975.tif 000002
【特許請求の範囲】
【請求項１】
スペクトル拡散され情報データを表す情報信号を用いて当該情報データを伝送するためのデジタル変復調装置であって、
所定の周波数帯域幅内において電力密度が概略一定であり鋭い自己相関特性を有する拡散信号を表し所定サンプル数からなる拡散信号データを、当該拡散信号の時間順に対応した当該サンプルごとの格納位置に格納した拡散信号メモリ、
前記情報データに応じて前記格納位置内の読出開始位置を決定する読出開始位置決定手段、
前記拡散信号メモリから、前記所定サンプル数分の前記拡散信号データを、前記読出開始位置から前記時間順に順次出力させ、最後の前記格納位置から読み出し終わったときは最初の前記格納位置に戻って引き続き出力させ変調データを形成する開始位置変調手段と、および、
前記開始位置変調手段に続けて前記拡散信号データを所定ガードインターバル長分読み出しガードインターバルデータを形成するガードインターバル付加手段、
を含み、前記変調データに前記ガードインターバルデータが付加された情報信号データを出力する変調回路と、
前記変調回路から出力された前記情報信号データをデジタル−アナログ変換して前記情報信号を生成するＤ−Ａ変換器と、
を具備したことを特徴とするデジタル変復調装置。
【請求項２】
前記情報信号の送信タイミングを識別するための同期信号を生成する同期信号生成手段と、
前記情報信号の送信に先立ち前記同期信号生成手段に切り替えて前記同期信号を送信させる切替手段と、
を具備したことを特徴とする請求項１に記載のデジタル変復調装置。
【請求項３】
前記変調回路は、
前記情報信号の極性が前記情報データに応じて非反転または反転されるように、前記変調回路の出力を当該情報データに応じて反転演算処理する符号反転手段
を具備したことを特徴とする請求項１または請求項２に記載のデジタル変復調装置。
【請求項４】
前記変調回路は、
前記情報信号の振幅が前記情報データに応じて変化するように振幅変調処理を行う振幅変調手段
を具備したことを特徴とする請求項１から請求項３のいずれかに記載のデジタル変復調装置。
【請求項５】
前記変調回路を２つ具備し、
前記Ｄ−Ａ変換器は、
同一周波数を有し各々直交関係にある２つの搬送波を生成する搬送波生成手段と、
２つの前記変調回路から出力された各々の変調データにより、各々の前記搬送波を変調するアナログ変調手段と、
２つの前記アナログ変調手段の出力を加算出力する加算手段と、
を具備したことを特徴とする請求項１から請求項４のいずれかに記載のデジタル変復調装置。
【請求項６】
前記搬送波の周波数が各々異なる複数の前記アナログ変調手段と、
前記アナログ変調手段に各々２つずつ対応する複数の前記変調回路と、
を具備し、
前記加算手段は、複数の前記アナログ変調手段の出力を加算出力する
ことを特徴とする請求項５に記載のデジタル変復調装置。
【請求項７】
前記変調回路を複数具備し、
前記複数の変調回路ごとに、前記拡散信号メモリに格納された前記拡散信号データが各々異なる
ことを特徴とする請求項１から請求項４のいずれかに記載のデジタル変復調装置。
【請求項８】
前記情報データの第1のビット値と当該第１の値に先行する第２のビット値との排他的論理和を演算することにより差動変調した差動変調データを生成する差動変調器を具備し、
前記変調回路へは、前記差動変調データが前記情報データとして入力されることを特徴とする請求項１から請求項７のいずれかに記載のデジタル変復調装置。
【請求項９】
スペクトル拡散され情報データを表す情報信号を用いて当該情報データを伝送するためのデジタル変復調装置において、
前記情報信号をアナログ−デジタル変換して情報信号データを生成するＡ−Ｄ変換器と、
復調回路とを具備し、当該復調回路は、
前記情報信号データから、付加されたガードインターバルを除去し変調データを出力するガードインターバル付加手段、
前記情報信号の生成に用いられたものと同一の拡散信号データを、当該拡散信号データの示す拡散信号の時間順に対応させサンプルごとの格納位置に格納した拡散信号メモリ、
前記情報信号データにおいて取り得る前記拡散信号メモリ内の前記格納位置内の複数の読出開始位置を記憶した読出開始位置記憶手段、
前記拡散信号メモリから、前記所定サンプル数分の前記拡散信号データを、複数の前記読出開始位置から前記時間順に順次出力させ、最後の前記格納位置から読み出し終わったときは最初の前記格納位置に戻って引き続き出力させ、複数の当該読出開始位置に対応した複数の出力を行わせる拡散信号データ出力制御手段、
前記拡散信号データからの複数の出力と前記変調データとの相関を求める複数の相関器、および、
各々の前記相関器からの出力を元に前記情報データを復調する検出回路を含む、
ことを特徴とするデジタル変復調装置。
【請求項１０】
前記Ａ−Ｄ変換器に代わって前記情報信号の前記拡散信号に対する反転または非反転を検出する符号検出手段を具備し、
前記相関器は前記符号検出手段に基づき相関を求める
ことを特徴とする請求項９に記載のデジタル変復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル変復調装置に関し、特に、良好でない伝送路にも適し、周波数利用効率が高く、構成の簡易なデジタル変復調装置に関する。
【背景技術】
【０００２】
従来の狭帯域デジタル変調方式では、伝送信号の周波数の雑音が避けられない場合、送信電力を増大し、Ｃ／Ｎ比（Carrier to Noise ratio; 搬送波対雑音比）を大きくすればよい。しかし、技術上または法令上の理由により、送信電力には上限がある。このため、伝送帯域内の雑音によって通信障害を受けやすい問題点があった。
【０００３】
ところで、シャノンの通信容量定理によれば、通信容量Ｃ[bit/s]の上限は、帯域幅Ｂ[Hz]、信号電力Ｓ[W]、雑音電力Ｎ[W]により、次式で与えられる。なお、log２は、２を底とする対数の演算を示す。
Ｃ＝Ｂ log２（１＋Ｓ／Ｎ）      …（１）
【０００４】
式（１）から分かるように、信号電力Ｓが所定値であるとき、所望の通信容量Ｃを確保するには、雑音レベルＮに応じて、帯域幅Ｂを広くとればよい。これを具現化した通信方式に、スペクトル拡散（spectrum spread; SS）方式があり、その主なものに、周波数ホッピング（Frequency Hopping; FH）方式と、直接拡散（Direct Spread / Direct Sequence; DS)方式とがある。
【０００５】
周波数ホッピング方式では、原信号のスペクトルを、短周期で切り替えて（ホッピングして）広帯域に拡散させている。このため、送信端および受信端の両方に、高速に動作する高精度な周波数シンセサイザ（ミキサ）が必要であり、ホッピングした個々の信号に障害を受けるとビット誤りを生じるため、冗長符号による伝送と、誤り訂正回路とが必要である。このため、一般に、変復調装置が複雑となり費用がかかる問題点がある。
【０００６】
直接拡散方式では、原信号のスペクトルを、拡散符号を用いて直接的に広帯域に拡散させている。このため、周波数ホッピング方式と比較すると、一般に、変復調装置の構成が簡易であり費用が安価である利点がある。
【０００７】
しかし、伝送路中の信号は、群遅延の影響を受けて劣化する。この影響は、自由空間の電波伝搬による無線伝送路でよりも、各種線路や接続点を複雑に経由する有線伝送路でのほうが大きくなる。これにより、受信端で、受信信号と拡散符号との相関ピークが複数検出され、復調が困難になる問題点があった。
【０００８】
そこで、従来、アンテナで受信した信号をアンプで増幅した後、静磁波フィルタにより周波数軸上でその飽和レベルよりもレベルの高い信号を制限する狭帯域妨害波除去回路と、遅延合成を行うレイク合成器またはＰＤＩ（Postdetection Integration）受信機とを備えた「スペクトル拡散通信装置」が提案されている（例えば、特許文献１参照）。
【０００９】
また、従来、１／−１の２値の入力信号に対し、振幅周波数特性が一定で、かつ位相が周波数の二乗に比例して変化するスイープ信号を１に対応させ、このスイープ信号の時間軸を反転させた信号を−１に対応させた「デジタル変復調装置」が提案されている（例えば、特許文献２参照）。
【００１０】
また、従来、複数のアンテナ素子と、対応する無線受信部とを備え、これらの無線受信部における受信信号の遅延特性および振幅特性を補正するためのキャリブレーション信号を無線受信部へ入力する「アレーアンテナ無線受信装置のキャリブレーション装置」が提案されている（例えば、特許文献３参照）。
【００１１】
また、従来、データとパイロットとをＱＰＳＫ変調して狭帯域の複素ベースバンド信号を生成し、この信号を分岐した各々を拡散変調してなるサブキャリアを多重して、パイロット信号を付加した送信信号を出力するマルチキャリヤ ＣＤＭＡ送信装置とともに用いるマルチキャリヤ ＣＤＭＡ受信装置が提案されている（例えば、特許文献４参照）。
【００１２】
【特許文献１】特許第３１３２３９９号明細書（段落００２０，００２６、図４，図６）
【特許文献２】特開２００２−６４５７０号公報（段落００１４〜００１８、図２，図３）
【特許文献３】特許第３３６９４６６号明細書（段落００３９〜００４３、図１）
【特許文献４】特開２００３−１４３１１１号公報（段落００２３〜００２８、図１〜図３）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、従来の「スペクトル拡散通信装置」（特許文献１記載）では、静磁波フィルタは、狭帯域の妨害波を除去する目的で設けられているが、拡散信号のレベルは周波数および時間によって特定できず、狭帯域妨害波の周波数は不定であるのが常であるから、受信信号から狭帯域妨害波を充分に除去することは難しい。そもそも、直接拡散方式においては、狭帯域妨害波成分は、復調時の逆拡散により広帯域で低レベルの成分となるので、通常無視できるものである。また、レイク合成器またはＰＤＩ受信機は、静磁波フィルタによって群遅延を生じた信号を合成するためのものであり、静磁波フィルタを備えなければ、これらもまた不要である。したがって、この「スペクトル拡散通信装置」は、構成が複雑であり、また、群遅延が生じやすい伝送路に適用するには適当でない問題点があった。
【００１４】
また、従来の「デジタル変復調装置」（特許文献２記載）では、“１”に対応するスイープ信号は、時間軸上の先頭付近で周波数が高く、後尾に行くに従って周波数が低くなっていて、“０”に対応するスイープ信号は、時間軸上の先頭付近で周波数が低く、後尾に行くに従って周波数が高くなっている。したがって、１つのスイープ信号を送信する間、占有周波数帯幅は狭く、かつ、連続的に一方向（周波数が高い方向または低い方向）へ変化する。したがって、比較的短い時間窓で送信信号を観察すると、一部の周波数しか用いられず、また、スイープ信号の前端または後端は無信号に近い状態になるため、周波数利用効率が悪い問題点があった。
【００１５】
また、従来の「アレーアンテナ無線受信装置のキャリブレーション装置」（特許文献３記載）では、複数のアンテナを備えているためにアンテナ間で異なる遅延特性および振幅特性が揃うように補正するものである。つまり、伝送路たる自由空間における遅延特性を揃えるものではなく、例えば、有線伝送路で生じがちな伝送路における群遅延には対処できない問題点があった。
【００１６】
また、前記マルチキャリヤ ＣＤＭＡ送信装置（特許文献４記載）では、各チャネル（サブキャリア）の周波数スペクトルは、周波数拡散変調によって帯域が広がるが、そのプロファイル自体は、元の狭帯域変調信号のスペクトルのプロファイルを周波数方向に引き延ばした形状のままである。したがって、適切にフィルタリングを行ったとしても、各チャネルの平均電力の周波数スペクトルのプロファイルは山型になり、帯域の周縁部では電力密度が低くなるため、周波数利用効率が低い問題点があった。ここで、周波数利用効率を上げるため、チャネル数（分岐数）を増やすと、乗算器の数が増え、逆離散フーリエ変換の演算量が膨大になるため、回路規模が増大して、装置が複雑になる問題点があった。
【００１７】
さらに、直接拡散方式では、ビットレートが同一である場合、送信端でより速いチップレートで周波数拡散を行い、より広い周波数帯域の信号が生成して伝送すれば、伝送路のＳ／Ｎ比がより低くても、受信端で伝送データを復調できる。しかし、チップレートが速くなると、より広い帯域に信号が拡散されて群遅延の影響を受けやすくなり、そして、伝送路で伝送信号に加わる群遅延が、チップレートの半分以上になると、拡散符号間で符号干渉が発生するため、受信側で逆拡散が行えず、伝送データを復調できなくなる問題点があった。
【００１８】
なお、無線通信では、自由空間を伝送路とするので、群遅延は比較的小さく、また、マルチパス経路遅延が１チップ長より長ければ、レイク受信を行って、処理利得を積算できる。しかし、有線伝送では、伝送路中の中継点や接続点などで群遅延が生じやすいため、チップレートを上げると、ビット誤り率が上昇する。したがって、有線通信では、伝送路の状態が不良である場合（例えば、Ｓ／Ｎ比が低い場合や、雑音レベルＮが不安定である場合）、式（１）に従って、拡散率を上げ帯域幅Ｂを拡げて対処しようとしても、群遅延の影響を受け拡散されたシンボル同士が符号干渉することにより、受信端で拡散復調を行っても伝送データが正常に復調されないことがある問題点があった。
【００１９】
そこで、本発明は、良好でない伝送路にも適し、周波数利用効率が高く、構成の簡易なデジタル変復調装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
前記課題を解決するため、本発明のデジタル変復調装置は、スペクトル拡散され情報データを表す情報信号を用いて当該情報データを伝送するためのデジタル変復調装置であって、所定の周波数帯域幅内において電力密度が概略一定であり鋭い自己相関特性を有する拡散信号を表し所定サンプル数からなる拡散信号データを、当該拡散信号の時間順に対応した当該サンプルごとの格納位置に格納した拡散信号メモリ、前記情報データに応じて前記格納位置内の読出開始位置を決定する読出開始位置決定手段、前記拡散信号メモリから、前記所定サンプル数分の前記拡散信号データを、前記読出開始位置から前記時間順に順次出力させ、最後の前記格納位置から読み出し終わったときは最初の前記格納位置に戻って引き続き出力させ変調データを形成する開始位置変調手段と、および、前記開始位置変調手段に続けて前記拡散信号データを所定ガードインターバル長分読み出しガードインターバルデータを形成するガードインターバル付加手段、を含み、前記変調データに前記ガードインターバルデータが付加された情報信号データを出力する変調回路と、前記変調回路から出力された前記情報信号データをデジタル−アナログ変換して前記情報信号を生成するＤ−Ａ変換器と、を具備したことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、通信条件の良好でない場合であってもデータ伝送を行えるデジタル変復調装置を、簡易な構成により実現できる。
【発明を実施するための最良の形態】
【００２２】
次に、添付した図面を参照し、本発明による実施形態について詳細に説明する。まず、図１から図６までを参照し、本発明による第１実施形態について説明する。
【００２３】
（第１実施形態）
図１に示すように、本発明による第１実施形態のデジタル変復調装置１０１は、一端が情報装置（図示せず）に接続され、他端が伝送路（図示せず）に接続されて、この情報装置によるこの伝送路を通じた離散的情報（情報データ）の送受信を媒介するための装置である。つまり、デジタル変復調装置１０１は、情報装置から情報データ（送信データ）を入力されると、これを基に伝送信号（送信信号）を生成して伝送路へ送出し、伝送路から伝送信号（受信信号）を受信すると、これを基に情報データ（受信データ）を取り出して情報装置へ出力する機能を有する。
【００２４】
なお、情報データ（送信データおよび受信データ）は、例えば、単極性ＮＲＺ（Non Return to Zero）信号などの２値のベースバンド信号によってシリアル伝送されものとして説明するが、離散的な値を直接的に取り扱える信号であれば、他の信号方式や伝送方式を用いることも可能である。また、伝送信号（送信信号および受信信号）は、スペクトル拡散信号であって、前記したベースバンド信号のナイキスト周波数に対し、例えば数十倍から数千倍程度の占有周波数帯域を有する広帯域信号である。
【００２５】
情報装置は、デジタル変復調装置１０１へ送信データを送り、デジタル変復調装置１０１から受信データを受ける機能を有し、典型的には、通信ポートを有するパーソナルコンピュータやＰＤＡ（Personal Digital Assistance; 携帯情報端末）などである。
【００２６】
伝送路は、有線伝送路または無線伝送路のいずれでもよい。例えば、家庭などにおける電灯線を利用して電力線搬送通信を行ったり、加入電話の加入者線をデジタル加入者線（Digital Subscriber Line; DSL）として利用したりできる。無線伝送路を利用する場合、デジタル変復調装置１０１は、周波数変換器や電力増幅器などを介して、空中線および給電線を含む空中線系（いずれも図示せず）に接続される。
【００２７】
デジタル変復調装置１０１は、送信データを送信信号に変換出力する送信部１０と、受信信号を受信データに変換出力する受信部４０と、デジタル変復調装置１０１内の各部へクロック信号を供給するクロック発生器３０とを具備している。
【００２８】
クロック発生器３０は、送信信号および受信信号を、時間軸上で離散して取り扱うための単位であるサンプル周期と同じクロック周期を有し、そのクロック周期ごとのタイミングを示すクロック信号を発生する回路である。
【００２９】
次に、図１から図４を参照し、送信部１０について、詳細に説明する。
【００３０】
図１に示すように、送信部１０は、送信制御回路１１と、アドレス生成回路１２と、拡散信号メモリ１３と、同期信号メモリ１４と、符号反転器１５と、切替回路１６と、Ｄ−Ａ変換器１７（デジタル−アナログ変換器）と、を具備している。
【００３１】
送信制御回路１１は、送信データを送信信号へ変調するため、送信部１０内の各部を制御する機能を有する。デジタル変復調装置１０１へ入力された送信データは、送信部１０内の送信制御回路１１へ入力される。送信制御回路１１は、まず、この送信データを２ビット単位にまとめる。そして、この２ビットの送信データのうち、上位ビットに応じた極性を表す極性信号を生成して符号反転器１５へ出力し、下位ビットのデータは、アドレス生成回路１２へ出力する。この極性が、上位ビットが“０”のとき“正”となり、“１”のとき“負”となる場合について説明するが、各々逆の値となるように構成することもできる。さらに、送信制御回路１１は、後記する同期信号メモリ１４からの同期信号データの出力終了のタイミングを検出し、切替回路１６を制御する切替信号を生成する機能を有する。
【００３２】
同期信号メモリ１４および拡散信号メモリ１３は、各々後記するデータを格納する記憶機能を有し、アドレス“０”から“Ｍ−１”までのＭ個の連続したアドレスよって、格納位置が位置づけられている。これらの詳細については、後記する。
【００３３】
アドレス生成回路１２は、入力されたデータの値（前記した２ビットのうちの下位ビットの値）に応じてアドレスを生成し、クロック信号に応じて出力する機能を有する。アドレス生成回路１２は、入力データ（前記の下位ビット）の“０”および“１”の２値に、“０”から“Ｍ−１”までから選ばれる２値を対応させることにより、開始位置（同期信号メモリ１４および拡散信号メモリ１３のアドレスのいずれか）を決定する。一例として、入力値“０”に開始位置“０”を対応させ、入力値“１”に開始位置“Ｍ／２”を対応させる場合について説明するが、他の開始位置の組み合わせをとるように構成してもよい。この場合、これら２種類の開始位置（アドレス）の差は、“Ｍ／２”であることが好ましい。
【００３４】
したがって、図２に示すとおり、送信制御回路１１によって２ビットごとにまとめた送信データに対し、極性信号が示す極性と、アドレス生成回路１２が生成する開始位置との組み合わせが得られる。
【００３５】
これにより、図２に示す表のとおり、送信制御回路１１によってまとめられた２ビットの送信データに従い、符号反転器１５により拡散符号の極性が反転または非反転となるとともに、拡散信号メモリ１３が出力を行う最初のアドレスが決定される。こうして、送信信号中の１つの情報信号において、信号の極性と、信号の波形の時間軸上のずれとの組み合わせによって、２ビットの送信データの値が表現されることとなる。
【００３６】
同期信号メモリ１４は、同期信号のサンプリングデータであるＭサンプル分の同期信号データを、サンプル番号順に、アドレスの昇順に対応させて記憶している。この同期信号は、後記する受信部４０のＡ−Ｄ変換器４７によって同期信号データに変換でき、この同期信号データによって、同期信号データに続く情報信号データ（後記）の始点が検出可能なものであればよい。
【００３７】
拡散信号メモリ１３は、拡散信号のサンプリングデータであるＭサンプル分の拡散信号データを、サンプル番号順に、アドレスの昇順に対応させて記憶している。
【００３８】
図３（ａ）に示すように、拡散信号は、拡散信号データをＤ−Ａ変換器１７によって変換することにより得られ、信号レベルが雑音状に変化する疑似雑音（Pseudo Noise; PN）信号である。
また、図３（ｂ）に示すように、この拡散信号は、非常に急峻な自己相関特性を有している。
さらに、この拡散信号は、所望の帯域内において、ほぼ一定の電力密度を有するものとする。つまり、この拡散信号の電力密度の周波数スペクトルは、所定帯域内で平坦な、矩形に近いプロファイルを呈するものが好ましい。
【００３９】
周波数スペクトルが平坦で自己相関性の高い拡散信号を生成するには、例えば、次のようにして行う。すなわち、まず、所望の帯域内において離散周波数のスペクトルデータをランダムに生成し、このデータをＩＦＦＴ（高速逆フーリエ変換）処理して、この信号の時間軸サンプリングデータを作成する。そして、同様なデータを、複数作成する。次に、これらのデータの自己相関性を各々求め、その中から自己相関性の良好な（相関値ピークが鋭く、スプリアスが少ない）ものを選択し、拡散信号データとする。
【００４０】
この拡散信号データは、他の計算機（図示せず）などであらかじめ計算して、拡散信号メモリ１３，４３に格納しておけばよい。このため、通信するごとに疑似拡散符号を生成するための回路が不要となり、回路規模を縮小化できる。
【００４１】
図１に戻り、アドレス生成回路１２は、決定した開始位置から始まるＭ＋Ｇ個のアドレスを、クロック発生器３０からのクロック信号に同期して、同期信号メモリ１４および拡散信号メモリ１３へ出力する。出力したアドレスが最終の“Ｍ−１”に達したときは、アドレス“０”に戻り、同様に出力を行う。
【００４２】
ここで、Ｇ個分のアドレスは、後記するガードインターバルを生成するために付加されている。ガードインターバル長が６４サンプル分である場合について説明するが、伝送路の群遅延が大きいときは、ガードインターバル長を長くし、小さいときは短くする。群遅延の影響が実質的に現れない場合は、ガードインターバルを設けなくてもよい。
【００４３】
つまり、アドレス生成回路１２は、入力データが“０”のとき、アドレス“０”から“Ｍ−１”までと、これに引き続いて、アドレス“０”から“Ｇ−１”までとを出力する。同様に、入力データが“１”のとき、アドレス“Ｍ／２”から“Ｍ−１”までと、これに引き続いて、アドレス“０”から“Ｍ／２−１＋Ｇ”までを出力する。具体的には、入力データが“０”のとき、アドレス“０”から“２５５”までと、“０”から“６３”までとが出力され、また、入力データが“１”のとき、アドレス“１２８”から“２５５”までと、“０”から“１９１”までとが出力される。
【００４４】
符号反転器１５は、クロック発生器３０からのクロック信号に同期して、拡散信号メモリ１３から１サンプル分のデータが入力されるごとに、送信制御回路１１から入力された極性信号に従って、このデータが示す信号の極性が、非反転のまま、あるいは、反転されるように演算処理を行って、切替回路１６へ出力する機能を有する。具体的には、極性信号が“正”のときは、このデータは非反転のまま出力され、極性信号が“負”のときは、このデータは反転されて出力される。これにより、送信制御回路１１によってまとめられた２ビットの送信データの上位ビットが表現されることとなる。
【００４５】
切替回路１６は、送信制御回路１１からの切替信号に従い、同期信号メモリ１４の出力と、符号反転器１５からの出力とを切り替えて、Ｄ−Ａ変換器１７へ出力する機能を有する。
【００４６】
Ｄ−Ａ変換器１７は、切替回路１６から入力されたデータを基にデジタル−アナログ変換を行って送信信号を生成し、伝送路へ送出する。
【００４７】
図４（ａ）に示すように、送信信号は、先頭の同期フレームＤ０において送信される同期信号と、これに続く情報フレームＤ１，Ｄ２，…，Ｄｋにおいて各々送信される情報信号からなる。同期信号は、フレーム同期を与えるための信号であるから、入力データの値は表現しない。情報信号は、各々、入力データの２ビットずつを表現している。したがって、この送信信号によれば、２×ｋビットの送信データが伝送できる。
【００４８】
図４（ｂ）に示すように、情報信号は、前記した２ビット分の入力データの下位ビットに従って拡散信号の時間軸を変えて変調した後、この信号の先頭部分を複写して後端に付加してガードインターバルを生成し、さらに、この入力データの上位ビットに従って、極性（正負）を反転／非反転処理したものと等価である。
【００４９】
この情報信号は、前部の第１サンプルから第２５６サンプルまでの信号が変調信号の本体であり、後部の第２５７サンプルから第３２０サンプルまでの信号が、第１サンプルから第６４サンプルまでの信号をコピーしたガードインターバル信号である。
【００５０】
このデジタル変復調装置１０１では、伝送路における群遅延を回避するため、１符号周期に相当する信号に、所定長のガードインターバルを付加して、送信信号を生成している。そのため、拡散信号メモリ１３から１符号周期分のデータを読み出した後に、先頭のアドレスに戻り、ガードインターバル長に相当するデータを読み出し、先に読み出したデータに、ガードインターバルとして後に読み出したデータを付加し、送信波形データを生成している。
【００５１】
この情報信号は、アドレス“０”からアドレス“２５５”までの拡散信号データに続けて、アドレス“０”からアドレス“６３”までの拡散信号データを出力させ、こうして得られたサンプリングデータ列を基に、ガードインターバルが付加された送信信号を生成している。この場合、ガードインターバル長は６４サンプル分であり、送信データの２ビットに対応する送信信号の長さは３２０サンプル分である。
【００５２】
次に、再び図１から図４を参照し、受信部４０について詳細に説明する。
【００５３】
図１に戻り、受信部４０は、Ａ−Ｄ変換器４７と、ＧＩ除去回路４４と、同期検出器４５と、受信制御回路４１と、アドレス生成回路４２と、拡散信号メモリ４３と、相関器５０ａと、相関器５０ｂと、最大値検出回路４６とを具備している。受信部４０に入力された受信信号は、Ａ−Ｄ変換器４７へ入力される。この受信信号は、伝送中に、群遅延、信号電力の低下、あるいは雑音成分の重畳などの影響を受けていることもあるが、復調処理に当たっては送信信号と同様に取り扱えるものである。
【００５４】
Ａ−Ｄ変換器４７は、受信信号を入力されると、アナログ−デジタル変換を行い、受信信号を表すデータ列である受信信号データを生成する機能を有する。Ａ−Ｄ変換器４７は、伝送路の種類や状態に応じて、前置増幅器や帯域透過フィルタ（いずれも図示せず）などを含んでいるものとする。前記したように、送信信号と受信信号とは実質的に等価であるため、Ｄ−Ａ変換器１７へ入力される送信信号データと、Ａ−Ｄ変換器４７から出力される受信信号データとは、実質的に等価である。
【００５５】
同期検出器４５は、Ａ−Ｄ変換器４７からの受信信号データを監視し、受信信号データ中から同期信号データを検出すると、情報フレームのフレーム同期を与えるトリガ信号を生成する。同期検出器４５はさらに、この受信信号データを監視し、情報フレームの開始ごとにトリガ信号を生成する。これらのトリガ信号は、受信部４０内の各部へ供給される。
【００５６】
ＧＩ除去回路４４は、情報フレームごとに、受信信号データからＧＩ（ガードインターバル）分を除去して、そのデータ（変調データ）を、クロック発生器３０からのクロック信号に同期させて出力する機能を有する。ＧＩ除去回路４４は、具体的には、１情報フレーム分、３２０サンプルからなる情報信号から、６４サンプルからなるガードインターバルを取り除くため、前方の第１サンプルから第２５６サンプルまでを取り出して出力し、後方の第２５７サンプルから第３２０サンプルは取り除き（つまり、後段の相関処理で使用しない）、１サンプルごとに順次出力する。あるいは、前端からの６４サンプル分と、後端からの６４サンプル分とは、原理的に同一であるため、前方の第１サンプルから第６４サンプルを取り除き、後方の第６５サンプルから第３２０サンプルを出力するようにしてもよい。
【００５７】
受信制御回路４１は、同期検出器４５からのトリガ信号およびクロック発生器３０からのクロック信号に従って、アドレス生成回路４２および最大値検出回路４６など、受信部４０内の各部を制御するための回路である。
【００５８】
アドレス生成回路４２は、受信制御回路４１の制御により、次のようにアドレスを生成し、情報フレームの始点に応じて、前記したクロック信号に同期させて出力する機能を有する。端的に表現すれば、アドレス生成回路４２は、入力データの値が異なるアドレス生成回路１２の２つ分と同等の機能を有する。すなわち、アドレス生成回路４２は、（１）アドレス“０”から“２５５”までの第１のアドレス列と、（２）アドレス“１２８”から“２５５”までと“０”から“１２７”とからなる第２のアドレス列とを生成し、それぞれ１アドレスごとに（つまり、同時的に２アドレスずつ）出力する。
【００５９】
拡散信号メモリ４３は、前記した拡散信号メモリ１３と同一の拡散信号データを同様なアドレスに格納している。拡散信号メモリ４３はさらに、アドレス生成回路１２から入力された第１のアドレス列に従って、相関器５０ａへ拡散信号データを出力し、また、第２のアドレス列に従って、相関器５０ｂへ拡散信号データを出力する同時出力機能を有している。
【００６０】
したがって、情報フレームごとに、相関器５０ａへは、第１サンプルから第２５６サンプルまでの拡散信号データが順次入力され、相関器５０ｂへは、第１２９サンプルから第２５６サンプルまでと第１サンプルから第１２８サンプルまでとからなる拡散信号データが順次入力される。
【００６１】
相関器５０ａおよび相関器５０ｂは、積和演算器であり、各々同一の構成でよい。相関器５０ａは、乗算器５１ａおよび積算器５２ａを具備し、相関器５０ｂは、乗算器５１ｂおよび積算器５２ｂを具備している。相関器５０ａにおいて、乗算器５１ａは、ＧＩ除去回路４４からの変調データと、拡散信号メモリ４３からの拡散信号データとを、クロック発生器３０からのクロック信号に同期して、１サンプルごとに乗算し、その乗算値を、積算器５２ａへ出力する。積算器５２ａは、この乗算値を積算した積算値、すなわち相関値Ｃａを、最大値検出回路４６へ出力する。同様に、相関器５０ｂにおいても、乗算器５１ｂおよび積算器５２ｂによって処理を行い、相関値Ｃｂを、最大値検出回路４６へ出力する。
【００６２】
なお、受信制御回路４１は、同期検出器４５からのトリガ信号に応じて、積算器５２ａおよび積算器５２ｂへリセット信号を出力する。これにより、積算器５２ａおよび積算器５２ｂは、情報フレームの開始ごとに、積算値がリセットされる。
【００６３】
最大値検出回路４６は、相関値Ｃａおよび相関値Ｃｂの組み合わせに基づいて、２ビットずつ受信データを生成し、受信部４０外（の情報装置（図示せず））へ出力する機能を有する。
【００６４】
具体的には、相関値Ｃａ，Ｃｂが正の大きさを有する閾値より大きければ、正の相関があったと判断し、相関値Ｃａ，Ｃｂが負の大きさを有する閾値より小さければ、負の相関があったと判断する。そして、相関値Ｃａまたは相関値Ｃａのいずれかが正の相関を示しているとき、上位ビットを“０”に決定し、負の相関を示しているとき、上位ビットを“１”に決定する。続いて、相関値Ｃａが相関を示しているとき、下位ビットを“０”に決定し、相関値Ｃｂが相関を示しているとき、下位ビットを“１”に決定する。こうして、２ビット分の受信データが生成され、受信部４０外へ出力される。なお、これらの条件が満たされない場合は、受信データは不定であり、出力は行われない。
【００６５】
これをまとめると、次の通りとなる。これは、図２に示す表と対応する。
―――――――――――――――――
相関値    相関値      出力される
Ｃａ      Ｃｂ        受信データ
―――――――――――――――――
正        ０          ００
０        正          ０１
負        ０          １０
０        負          １１
―――――――――――――――――
【００６６】
次に、図５および図６を参照し、相関処理からデータ生成処理までの具体例について説明する。
【００６７】
図５（ａ）に示すように、極性が正で開始位置が“０”の信号が入力されると、図５（ｂ）に示すように、相関器５０ａ（グラフのＣａ）および相関器５０ｂ（グラフのＣｂ）は、各々、積算した相関値Ｃａおよび相関値Ｃｂを出力する。１拡散信号周期である２５６サンプル後の積算値（相関値Ｃａおよび相関値Ｃｂ）をみると、相関器５０ａの出力（Ｃａ）が“１”に近い高い値を示し、相関器５０ｂの出力がほぼ“０”を示している。このため、最大値検出回路４６は、相関器５０ａからの相関値Ｃａが“正”で、相関器５０ｂからの相関値Ｃｂが“０”と判断し、受信データ“００”を出力する。
【００６８】
図６（ａ）に示すように、極性が“負”で開始位置が“Ｍ／２”の信号が入力されると、図６（ｂ）に示すように、相関器５０ａ（グラフのＣａ）および相関器５０ｂ（グラフのＣｂ）は、各々、積算した相関値Ｃａおよび相関値Ｃｂを出力する。１拡散信号周期である２５６サンプル後の積算値（相関値Ｃａおよび相関値Ｃｂ）をみると、相関器５０ａの出力（グラフのＣａ）がほぼ“０”を示し、相関器５０ｂの出力（グラフのＣｂ）が“−１”に近い低い値を示している。このため、最大値検出回路４６は、相関器５０ａからの相関値Ｃａが“０”で、相関器５０ｂからの相関値Ｃｂが“負”と判断し、受信データ“１１”を出力する。
【００６９】
図５に示した例は、信号対雑音比（Ｓ／Ｎ比）が６０ｄＢと非常に大きく、伝送路で付加される雑音の影響を現実的に無視できるような通信状態を示している。これに対して、図６に示した例は、信号対雑音比（Ｓ／Ｎ比）が０ｄＢと非常に小さく、伝送路で付加される雑音電力が、受信信号の信号電力とほぼ同じ程度に大きい通信状態を示している。図５および図６を参照すると、良好な通信状態では無論のこと、雑音が大きい劣悪な通信状態であっても、正常にデータを復調できることが分かる。
【００７０】
このように、１サンプルクロックごとの演算は積和演算のみでよいため処理負荷および回路規模が小さくて済み、積算することで逆拡散処理を実現しているため、Ｓ／Ｎ比が低い伝送路においても復調された受信データのデータ誤りが少なくなる。
【００７１】
（第１実施形態の拡張例）
なお、情報信号において１ビット分の情報を表現するのに、２種類の開始位置、すなわち、拡散信号メモリ１３における２種類のアドレス（“０”と“Ｍ／２”）を利用した場合を説明したが、より多い種類の開始位置を利用する構成としてもよい。これにより、１情報フレーム分の情報信号で伝送できる情報量を増やし、データ伝送速度の高速化を図ることができる。例えば、開始位置を４種類（“０”、“Ｍ／４”、“２Ｍ／４”、“３Ｍ／４”）として変復調すると、１情報フレーム分の情報信号で３ビットを伝送でき、前記した例の１．５倍のデータ伝送速度が得られる。
【００７２】
このデジタル変復調装置１０１によれば、例えば次のような効果が得られる。
（１）あらかじめ拡散信号メモリ１３および拡散信号メモリ４３に拡散信号データを格納しておくため、変復調のたびに拡散符号を生成しなくてよく、処理負荷および回路規模を小さくでき、構成が簡単になる。
（２）デジタル変復調装置１０１で用いる拡散信号は、占有周波数帯域に渡って平坦な電力密度を有するようにスペクトルに拡散された信号であるため、周波数利用効率が向上する。また、周波数利用効率を向上させるために、複数搬送波による多重化を行っていないので、簡単な構成で済む。
（３）送信信号にガードインターバル部分が付加されているので、群遅延の影響を抑制でき、条件の良好でない伝送路を用いて、データ伝送を行える。
（４）１回の積和演算で相関処理を行って受信データを復調しているので、処理負荷および回路規模が小さくて済む。
（５）相関処理における積和演算で逆拡散を行っているため、狭帯域妨害波の影響を受けにくく、Ｓ／Ｎ比が低い伝送路を用いてデータ伝送を行える。
【００７３】
次に、図７から図１４までの各図を参照し、本発明による第２実施形態から第７実施形態について説明するが、これらの実施形態は、以降に記述するほかは、原則として、前記した第１実施形態と同様であるとする。
【００７４】
（第２実施形態）
第２実施形態のデジタル変復調装置（図示せず）は、第１実施形態のデジタル変復調装置１０１（図１参照）の受信部４０の代わりに、受信部４０ｂを具備した構成である。
図７に示すように、受信部４０ｂは、前記した受信部４０のＡ−Ｄ変換器４７の代わりに、コンパレータ４８を具備した構成である。
【００７５】
コンパレータ４８は、１ビットのＡ−Ｄ変換機能を有し、クロック発生器３０からのクロック信号に基づいて、１情報フレーム分の受信信号の極性を検出し、２ビットを表す受信信号の上位ビットを判定する回路である。コンパレータ４８から出力された信号のレベルは、１情報フレーム分が表す上位の１ビットを表し、この信号のタイミングは、下位の１ビットを表す。コンパレータ４８からの出力信号は、ＧＩ除去回路４４および同期検出器４５へ入力される。
【００７６】
ＧＩ除去回路４４は、入力された信号からガードインターバル分を除去し、相関器５０ａおよび相関器５０ｂへ出力する。
【００７７】
相関器５０ａおよび相関器５０ｂは、入力された信号の値と、拡散信号メモリ４３からのデータの値とを、クロック信号に同期して積和演算し、相関値Ｃａおよび相関値Ｃｂを最大値検出回路４６へ出力する。
【００７８】
最大値検出回路４６は、相関値Ｃａおよび相関値Ｃｂにより、１情報フレームごとに２ビットの受信データを生成して出力する。
【００７９】
このデジタル変復調装置によれば、コンパレータ４８によって、１情報フレームごとに１ビットを判定して復調を行っているので、情報ビットの１ビット分を相関演算すればよく、復調時の相関処理負荷が小さくなり、受信部４０ｂの回路規模を縮小でき、構成の簡易化を図ることができる。
【００８０】
（第３実施形態）
図８に示すように、第３実施形態のデジタル変復調装置１０３は、第１実施形態の送信部１０の代わりに送信部１０ｃを具備し、受信部４０の代わりに受信部４０ｃを具備した構成を有する。
【００８１】
まず、送信部１０ｃについて説明すると、この送信部１０ｃは、第１実施形態の送信部１０（図１参照）に、差動変調器２０を加えた構成を有する。送信部１０ｃへ出力された送信データは、差動変調器２０に入力される。差動変調器２０は、この送信データを、後記するように差動変調して、その差動データを、送信制御回路１１へ出力する。
【００８２】
図９に示すように、差動変調器２０は、ＸＯＲゲート２１（排他的論理和ゲート）と、遅延器２２とを具備している。差動変調器２０への入力は、ＸＯＲゲート２１へ入力されている。そして、ＸＯＲゲート２１の出力は、差動変調器２０の出力となるとともに、遅延器２２へも入力されている。遅延器２２の出力は、ＸＯＲゲート２１へ入力されている。
【００８３】
遅延器２２は、現にＸＯＲゲート２１から出力中のデータを格納しつつ、そのひとつ前のデータ（遅延データ）の値を、ＸＯＲゲート２１へ出力する。
ＸＯＲゲート２１は、２つの入力端子と１つの出力端子とを有し、２つの入力データの排他的論理和を演算したデータ（差動データ）を出力する機能を有する。この差動データは、差動変調器２０外へ出力される。
【００８４】
したがって、差動変調器２０は、新たに入力された送信データの値と、これに先行して出力された差動データの値とが等しいとき、出力する差動データの値を“０”とする。また、新たに入力された送信データの値と、これに先行して出力された差動データの値とが異なるとき、出力する差動データの値を“１”とする。
【００８５】
これらをまとめると、次のようになる。
――――――――――――――――――――――――――
新たな入力値      先行する出力値      新たな出力値
――――――――――――――――――――――――――
０                ０                ０
０                １                １
１                ０                １
１                １                ０
――――――――――――――――――――――――――
【００８６】
差動変調器２０の出力値（差動データの値）は、送信データの入力が途切れた後に入力が再開され、同期信号の出力がなされる場合、初期値にリセットされる。初期値は、例えば、“０”とする。このとき、送信データ“０”が入力されれば、差動データ“０”が出力され、送信データ“１”が入力されれば、差動データ“１”が出力されることとなる。
【００８７】
送信部１０ｃでは、送信制御回路１１へ送信データが入力される代わりに、差動変調器２０から差動データが入力されるが、これ以外の動作は、送信データを差動データに読み替えて、第１実施形態の送信部１０と同様に行われる。ただし、このデジタル変復調装置１０３では、１情報フレームあたり２ビットが送受される構成であるので、送信制御回路１１は、同期信号に続く情報信号が表す最初の２ビットの値が、“００”になるように、制御を行う。
【００８８】
次に、受信部４０ｃについて説明すると、受信部４０ｃは、第１実施形態の受信部４０（図１参照）に差動復調器６０を加え、拡散信号メモリ４３の代わりに拡散信号メモリ４３ｃを具備した構成を有する。
【００８９】
拡散信号メモリ４３ｃは、それぞれ、入力されたデータをアドレス昇順に記憶する機能と、記憶したデータを一括消去する機能とを有する２つの受信信号メモリを含んでいる。これらの受信信号メモリは、ＧＩ除去回路４４から入力されたデータを、少なくとも１拡散信号周期分記憶できる記憶容量を有している。
【００９０】
（１）ある情報フレームの間、一方の受信信号メモリは、ＧＩ除去回路４４から入力されるデータを記憶し、他方の受信信号メモリは、アドレス生成回路４２の制御に基づき、乗算器５１ａおよび乗算器５１ｂへ出力を行う。
（２）次の情報フレームになると、まず、乗算器５１ａおよび乗算器５１ｂへ出力を行っていた受信信号メモリは、受信制御回路４１からのリセット信号により、記憶内容が一括消去される。そして、２つの受信信号メモリの機能を入れ替えて、（１）と同様に動作を行う。
（３）そして、（１）および（２）の動作を、情報フレームごとに交互に繰り返す。
つまり、乗算器５１ａおよび乗算器５１ｂへ出力中の受信信号メモリは、第１実施形態の拡散信号メモリ４３と同様に動作する。
【００９１】
差動復調器６０は、差動変調器２０と同様の構成を有する。差動復調器６０では、最大値検出回路４６から新たなデータ（差動変調された受信データ）を入力されると、ＸＯＲゲート２１は、遅延器２２が保持している１つ前のデータ（差動復調後の受信データ）と排他的論理和を演算することにより、この新たなデータを差動復調して、受信データを出力する。
【００９２】
本実施形態では、前記したように、同期信号に続く最初の情報信号が表す受信データの値（初期値）は、例えば、“００”に決まっている。したがって、最初の情報フレームＤ１の受信信号データは、ガードインターバルが除去された後、拡散信号メモリ４３ｃに格納されるが、そのとき、受信データは生成されない。
【００９３】
その次の情報フレームＤ２の受信信号が入力されると、相関器５０ａおよび相関器５０ｂでは、クロック発生器３０からのクロック信号に同期して、乗算器５１ａおよび乗算器５１ｂが、拡散信号メモリ４３ｃからの出力値とＧＩ除去回路４４からの出力値とを乗算し、積算器５２ａおよび積算器５２ｂが各々これらの乗算値を積算してその値を最大値検出回路４６へ出力する。
【００９４】
拡散信号メモリ４３ｃは、ＦＩＦＯ（First-In First-Out; 先入れ先出し）方式のメモリとし、相関器５０ａおよび相関器５０ｂへ出力を行いながら、ＧＩ除去回路４４から入力されたデータを格納する構成としてもよい。この場合、アドレス生成回路４２は、拡散信号メモリ４３ｃから前記と同様の出力が行われるように、拡散信号メモリ４３へアドレスデータを出力する。
このように、前後する受信信号で相関処理が行われ、伝送データが復調される。
【００９５】
このデジタル変復調装置１０３によれば、伝送中に信号歪の影響を受けた受信信号であっても、受信信号の相関処理に用いる拡散信号も、同様に信号歪みを受けた直前の受信信号から生成されたものであるため、信号歪みの影響が相殺される。このため、信号歪みが大きい伝送路を用いても、データの伝送誤りを抑制できる。
【００９６】
（第４実施形態）
第４実施形態のデジタル変復調装置は、受信部（図示せず）と、クロック発生器３０（図１参照）と、送信部１０ｄを具備している。
図１０に示すように、送信部１０ｄは、送信制御回路１１ｄと、変調回路２５ｄとを具備し、変調回路２５ｄは、アドレス生成回路１２と、拡散信号メモリ１３と、乗算器２３とを具備している。
【００９７】
送信制御回路１１ｄは、送信データを入力されると、この送信データを３ビットごとにまとめ、その上位の２ビットのデータから振幅指令信号を生成し、その最下位の１ビットのデータをアドレス生成回路１２へ出力する。振幅指令信号は、上位の２ビットが、各々“００”、“０１”、“１０”、“１１”の値をとるとき、各々“１”、“０.５”、“−０.５”、“−１”の４値をとる。
【００９８】
アドレス生成回路１２は、前記した３ビットのうち最下位ビット値に対応したアドレスを出力する。具体的には、拡散信号メモリ１３のアドレス数をＭとすると、このビット値が“０”のとき“０”を出力し、“１”のとき“Ｍ／２”を出力する。
【００９９】
送信データと、これに対応する振幅指令信号の値（振幅）およびアドレス生成回路１２から出力されるアドレス値（開始位置）をまとめると、次の通りである。
―――――――――――――――――――――――
送信データ    振幅指令信号の値    開始位置
―――――――――――――――――――――――
０００          １              ０
００１          １              Ｍ／２
０１０          ０．５          ０
０１１          ０．５          Ｍ／２
１００        −０．５          ０
１０１        −０．５          Ｍ／２
１１０        −１              ０
１１１        −１              Ｍ／２
―――――――――――――――――――――――
【０１００】
拡散信号メモリ１３は、アドレス生成回路１２からアドレス値（開始位置）を入力されると、これに対応するアドレスを始点として、１信号周期分の拡散信号データを回帰的に読み出す。そして、この拡散信号データから所定長のガードインターバルデータを生成してこれに付加し、乗算器２３へ出力する。
【０１０１】
乗算器２３は、クロック発生器３０からのクロック信号に同期させて、拡散信号メモリ１３から入力された１サンプルの拡散信号データの振幅値と、振幅指令信号が表す値とを乗算し、切替回路１６（図１参照）へ出力する。すなわち、乗算器２３は、送信信号の振幅が、振幅指令信号の値に従って振幅変調されたのと同様の演算を行う。
【０１０２】
振幅指令信号の絶対値が１のときは、送信信号の振幅を変えず、０．５のときは、１／２にすることを意味する。また、振幅指令信号の値が正の値であるときは、送信信号を反転させず、負の値であるときは、反転させることを意味する。
【０１０３】
切替回路１６（図１参照）は、送信の開始時に、同期信号メモリ１４（図１参照）側へ入力を切り替えて、同期信号データをＤ−Ａ変換器１７（図１参照）へ出力し、続いて、変調回路２５ｄ側へ入力を切り替えて、順次、前記した送信信号データを出力する。Ｄ−Ａ変換器１７は、入力されたデータに基づいて、送信信号を生成し、伝送路へ送出する。
【０１０４】
また、本実施形態における受信部（図示せず）は、最大値検出回路４６の代わりに、変形例の最大値検出回路（図示せず）を具備するほか、第１実施形態の受信部４０と同様の構成である。
この最大値検出回路は、相関が得られたときの相関値Ｃａ，Ｃｂから、送信部１０ｄの振幅指令信号の振幅値のステップ数に応じた検出ステップで、受信信号の振幅を検出する機能を有する。受信部で得られる相関値Ｃａ，Ｃｂは、受信信号の振幅によって変化するため、この振幅変化を検出することにより、振幅指令信号の値に対応するデータを検出できる。
【０１０５】
このように、第４実施形態のデジタル変復調装置によれば、送信信号の振幅を送信データと対応させて４値に変化させるので、１情報フレームの送信信号で伝送できるデータ量が２ビット増え、伝送速度を高速化できる。また、振幅値のステップ数を増やすことにより、さらに伝送速度を高速化できる。
【０１０６】
（第５実施形態）
第５実施形態のデジタル変復調装置（図示せず）は、送信部１０ｅと、送信部１０ｅからの受信信号を復調可能な受信部（図示せず）と、送信部１０ｅおよび受信部へクロック信号を供給するクロック発生器３０（図１参照）とを具備している。
【０１０７】
図１１に示すように、この送信部１０ｅは、送信データにより発生させる時間信号をＩ軸およびＱ軸の双方で発生させ、ＩＱ変調器２８によって合成し切替回路１６（図示せず）へ出力する。
【０１０８】
送信制御回路１１ｅは、入力された送信データを４ビットごとにまとめ、この４ビットを、２ビットずつに分ける。送信制御回路１１ｅは、一方の２ビット分の送信データによって、変調回路２５ｉへ出力を行い、他方の２ビット分の送信データによって、変調回路２５ｑへ出力を行う。この２ビットごとの処理は、第１実施形態の送信制御回路１１と同様である。したがって、送信データは、１情報フレームあたり、変調回路２５ｉでの２ビットと変調回路２５ｑでの２ビットとを合計した４ビット分が送信されることとなる。
【０１０９】
変調回路２５ｉから出力されたＩ相変調データと、変調回路２５ｑから出力されたＱ相変調データとは、ＩＱ変調器２８へ入力される。
【０１１０】
ＩＱ変調器２８は、搬送波周波数となる周波数の余弦波信号cos(ωｏｔ)を出力する局部発振器２４と、局部発振器２４からの余弦波信号を移相して同一周波数の正弦波信号sin(ωｏｔ)を出力する移相器２７と、Ｉ相変調データと余弦波信号cos(ωｏｔ)とを乗算する乗算器２３ｉと、Ｑ相変調データと正弦波信号sin(ωｏｔ)とを乗算する乗算器２３ｑと、乗算器２３ｉの出力と乗算器２３ｑの出力とを加算して切替回路１６（図示せず）へ出力する加算器２６ｅとを具備している。ここで、ωは角周波数、ｔは時間、ｏは定数である。
【０１１１】
また、送信制御回路１１ｅの制御により、切替回路を同期信号を生成する同期信号発生器（図示せず）側へ切り替え、送信信号の送信に先立って、同期信号を付加する機能を有する。切替回路からの出力は、伝送路へ送出される。なお、ＩＱ変調器２８から伝送路への出力端までのいずれかの箇所に、Ｄ−Ａ変換器（図示せず）が挿入されているが、ＩＱ変調器２８がＤ−Ａ変換器（図示せず）を具備し、アナログ変調処理を行うようにしてもよい。
【０１１２】
ＩＱ変調器２８は、変調回路２５ｉの出力と余弦波信号cos(ωｏｔ)との乗算出力と、変調回路２５ｑの出力と正弦波信号sin(ωｏｔ)との乗算出力とを、加算出力しているので、切替回路１６への出力信号は、角周波数ωｏに中心に分布するスペクトルを有している。
【０１１３】
余弦波信号cos(ωｏｔ)と正弦波信号sin(ωｏｔ)とは直交関係にあるため、同一周波数であるにも拘わらず、Ｉ相変調データと、Ｑ相変調データとは、シンボル干渉を生じない。
【０１１４】
受信部（図示せず）は、受信信号に余弦波信号sin(ωｏｔ)を乗算してＩ相受信信号を生成し、受信信号に正弦波信号sin(ωｏｔ)を乗算してＱ相受信信号を生成する。そして、Ｉ軸と、Ｑ軸とに分けて、第１実施形態と同様に相関処理を行い、受信データを復調する。
【０１１５】
このデジタル変復調装置によれば、Ｉ相成分とＱ相成分とに分けて、同一の周波数を有する余弦波信号cos(ωｏｔ)および正弦波信号sin(ωｏｔ)を用いて変復調した信号によりデータ伝送を行うので、占有周波数帯幅をほとんど拡げずに、１情報フレームが表すビット数を増やし、データ伝送速度の向上を図ることができる。
【０１１６】
（第６実施形態）
本発明の第６実施形態によるデジタル変復調装置（図示せず）は、送信部１０ｆと、送信部１０ｆからの送信信号を復調可能な受信部（図示せず）と、クロック発生器３０（図１参照）とを具備している。
【０１１７】
図１２に示すように、この送信部１０ｆは、送信制御回路１１ｆと、ｍ個（ｍは、２以上の自然数）の変調回路２５ｆ１〜２５ｆｍと、このｍ個の変調回路２５ｆ１〜２５ｆｍの各々に対応するＩＱ変調器２８ｆ１〜２８ｆｍと、マルチプレクサ２６ｆと、切替回路１６（図１参照）と、同期信号発生器（図示せず）とを具備している。
【０１１８】
同期信号発生器は、フレーム同期を与えるための同期信号を生成する機能を有する。同期信号は、送信制御回路１１ｆの制御により切替回路１６が切り替えられることによって、マルチプレクサ２６ｆからの出力に先だって、伝送路へ送出される。
【０１１９】
送信制御回路１１ｆは、第１実施形態の送信制御回路１１の機能のほか、ＩＱ変調器２８ｆ１〜２８ｆｍの各々へ、送信データを分岐出力する、シリアル−パラレル変換機能を有している。
【０１２０】
変調回路２５ｆ１〜２５ｆｍは、それぞれ、第５実施形態の変調回路２５ｉおよび変調回路２５ｑ（図１１参照）を含んで構成されている。
【０１２１】
ＩＱ変調器２８ｆ１〜２８ｆｍは、それぞれ、第５実施形態のＩＱ変調器２８（図１１参照）と同様の構成を有するが、局部発振器２４（図１１参照）の発振周波数が各々異なっている。つまり、ＩＱ変調器２８ｆ１〜２８ｆｍは、各々異なる搬送波周波数ｆ１，ｆ２，…，ｆｍによって、変調を行う。
【０１２２】
マルチプレクサ２６ｆは、ＩＱ変調器２８ｆ１〜２８ｆｍからの出力を合成し、切替回路１６（図１参照）へ出力する。
【０１２３】
図１３に示すように、ＩＱ変調器２８ｆ１，２８ｆ２，…，２８ｆｍの搬送波周波数ｆ１，ｆ２，…，ｆｍは、周波数軸上に離隔して配置されている。すなわち、このデジタル変復調装置は、周波数分割多元接続（FDMA; Frequency Division Multiple Access）機能を提供する。したがって、変調回路２５ｆ１〜２５ｆｍのいずれかと、対応するＩＱ変調器２８ｆ１〜２８ｆｍのいずれかからなる１組が、１情報フレームごとに２ビットのデータを出力するとすれば、２×ｍビットのデータを１送信信号期間に送信できる。
【０１２４】
このデジタル変復調装置によれば、ｍ個（ｍは、２以上の自然数）の変調回路２５ｆ１〜２５ｆｍと、このｍ個の変調回路２５ｆ１〜２５ｆｍの各々に対応するＩＱ変調器２８ｆ１〜２８ｆｍからなる組を増やすほど、多重化数を増やすことができ、データ伝送を高速化できる。
【０１２５】
（第７実施形態）
第７実施形態のデジタル変復調装置は、送信部１０ｇと、この送信部１０ｇからの受信信号を復調可能な受信部（図示せず）と、送信部１０ｇおよび受信部へクロック信号を供給するクロック発生器３０（図１参照）とを具備している。
【０１２６】
図１４に示すように、この送信部１０ｇは、送信制御回路１１ｇと、ｍ個の変調回路２５ｇ１，変調回路２５ｇ２，…，変調回路２５ｇｍと、合成器２６ｇと、切替回路１６（図１参照）と、フレーム同期を与えるための同期信号データを生成する同期信号データ出力回路（図示せず）と、切替回路１６からのデータをＤ−Ａ変換して伝送路へ送出するＤ−Ａ変換器１７（図１参照）とを具備している。
【０１２７】
送信制御回路１１ｇは、合成器２６ｇからの出力に先立って、切替回路１６を切り替えることにより、同期信号データ出力回路からの同期信号データを、Ｄ−Ａ変換器１７へ出力する機能を有する。また、送信データを２×ｍに分岐するシリアル−パラレル変換機能と、第１実施形態の送信制御回路１１と同様に、分岐された送信データを２ビットずつ処理して、１ビット分を出力するとともに、他の１ビットから極性信号を生成する機能を有する。
【０１２８】
変調回路２５ｇ１は、アドレス生成回路１２と、拡散信号メモリ１３ｇ１と、乗算器２３とを具備している。変調回路２５ｇ２，…，２５ｇｍは、各々、拡散信号メモリ１３ｇ１の代わりに、拡散信号メモリ１３ｇ２，…，１３ｇｍを具備しているほかは、変調回路２５ｇ１と同じ構成である。つまり、変調回路２５ｇ１，…，２５ｇｍは、第５実施形態の変調回路２５ｄ（図１０参照）と同様の構成および機能を有するが、ただし、拡散信号メモリ１３ｇ１，…，１３ｇｍに格納されている拡散信号データが異なる。
【０１２９】
すなわち、このデジタル変復調装置は、ｍ個（ｍは２以上の自然数）の変調回路２５ｇ１〜２５ｇｍを具備し、これらの複数の変調回路２５ｇ１〜２５ｇｍが各々異なる拡散信号データを用いることにより、符号分割多重接続（CDMA; Code Division Multiple Access）機能を提供している。
【０１３０】
拡散信号メモリ１３ｇ１，拡散信号メモリ１３ｇ２，…，拡散信号メモリ１３ｇｍは、各々異なる拡散信号データを格納しているほかは、同一の機能を有する。これらの拡散信号データから生成される拡散信号は、鋭い自己相関特性を有しているほか、変調回路２５ｇ１，２５ｇ２，…，２５ｇｍからの出力データ間の符号干渉を避ける観点から、相互相関ができるだけ小さいものを用いる。
【０１３１】
合成器２６ｇは、変調回路２５ｇ１，…，２５ｇｍからの出力データを合成したデータを出力するデジタル合成機能を有する。
【０１３２】
合成器２６ｇは、変調回路２５ｇ２，…，２５ｇｍの出力を加算し合成したものを切替回路１６（図１参照）へ送出する。切替回路１６は、同期信号データの出力に続けて、合成器２６ｇ側に入力を切り替えて、出力されたデータをＤ−Ａ変換器１７へ出力する。
【０１３３】
受信部は、拡散信号メモリ１３ｇ１，拡散信号メモリ１３ｇ２，…，拡散信号メモリ１３ｇｍに格納した拡散信号データを格納する複数の拡散信号メモリ（図示せず）と、相関器とを具備し、この拡散信号メモリに格納した拡散信号データにより相関演算を行って、受信信号の復調を行う。
【０１３４】
例えば、変調回路２５ｇ２，…，２５ｇｍが、それぞれ１拡散信号周期に２ビットを送信するよう構成すれば、この送信部１０ｇは、２×ｍビットを、１情報フレームに送信できる。
【０１３５】
このデジタル変復調装置によれば、異なる拡散信号データを格納した変調回路２５ｇ１〜２５ｇｍの個数を増やすことにより、符号分割多重化数が増え、伝送速度の向上を図ることができる。
【０１３６】
本発明の各実施形態によるデジタル変復調装置（１０１ほか）によれば、次のいずれかの効果が得られる。
（１）拡散符号系列の開始位置を変えることにより、同一の拡散符号系列を用いて、簡単な構成でチャネル分割し、伝送速度の向上を図れる。
（２）同一の拡散符号系列を用いる場合、拡散符号の相互相関特性を考慮しなくてよいので、符号分割多重接続方式では実質的に使用できないような符号系列を含む、多様な符号系列の中から、使用する符号系列を選ぶことができる。
（３）多様な符号系列が使用可能なので、平均電力の周波数スペクトルに、良好な平坦性を与える符号系列を使用できる。
（４）送受信信号にガードインターバルを設けたので、群遅延により信号が劣化するような、良好でない通信条件でも、データ伝送を行える。
【図面の簡単な説明】
【０１３７】
【図１】第１実施形態のデジタル変復調装置の構成を示すブロック図である。
【図２】送信データと、この送信データに対応した極性の変化および開始位置の変化との組合せ対応表を示す図である。
【図３】（ａ）拡散信号の波形の一例を示すグラフ、および（ｂ）この拡散信号の自己相関を示すグラフである。
【図４】（ａ）送信信号の構成を模式的に示す図、および（ｂ）その送信信号中のデータ信号の波形の一例を示すグラフである。
【図５】（ａ）相関器への入力データを表す波形の一例を示すグラフ、および（ｂ）この波形の入力による相関器の出力の変化を示すグラフである。
【図６】（ａ）相関器への入力データを表す波形の別の一例を示すグラフ、および（ｂ）この波形の入力による相関器の出力の変化を示すグラフである。
【図７】第２実施形態のデジタル変復調装置の受信部の構成を示すブロック図である。
【図８】第３実施形態のデジタル変復調装置の構成を示すブロック図である。
【図９】差動変調器の構成を示すブロック図である。
【図１０】第４実施形態のデジタル変復調装置の送信部の部分構成を示すブロック図である。
【図１１】第５実施形態のデジタル変復調装置の送信部の部分構成を示すブロック図である。
【図１２】第６実施形態のデジタル変復調装置の送信部の部分構成を示すブロック図である。
【図１３】第６実施形態のデジタル変復調装置の送信信号の周波数スペクトルを模式的に示すグラフである。
【図１４】第７実施形態のデジタル変復調装置の送信部の部分構成を示すブロック図である。
【符号の説明】
【０１３８】
１０，１０ｃ〜１０ｇ  送信部
１１，１１ｄ，１１ｅ，１１ｇ  送信制御回路（読出開始位置決定手段）
１２    アドレス生成回路（開始位置変調手段）
１３，１３ｇ１〜１３ｇｍ  拡散信号メモリ
１４    同期信号メモリ
１５    符号反転器
１６    切替回路
１７    Ｄ−Ａ変換器（Ｄ−Ａ変換器）
２０    差動変調器（差動変調器）
２１    ＸＯＲゲート
２２    遅延器
２３，２３ｉ，２３ｑ    乗算器
２５ｄ，２５ｇ１〜２５ｇｍ，２５ｉ，２５ｑ，２５ｆ１〜２５ｆｍ  変調回路
２６ｅ  加算器（加算手段）
２６ｆ  マルチプレクサ（加算手段）
２６ｇ  合成器
２７    移相器
２８，２８ｆ１〜２８ｆｍ  ＩＱ変調器（アナログ変調手段）
３０    クロック発生器
４０，４０ｂ，４０ｃ  受信部
４１    受信制御回路
４２    アドレス生成回路（拡散信号データ出力制御手段）
４３，４３ｃ  拡散信号メモリ
４４    ＧＩ除去回路
４５    同期検出器
４６    最大値検出回路（検出回路）
４７    Ａ−Ｄ変換器（Ａ−Ｄ変換器）
４８    コンパレータ（符号検出手段）
５０ａ，５０ｂ  相関器（相関器）
５１ａ，５１ｂ  乗算器
５２ａ，５２ｂ  積算器
６０    差動復調器
１０１，１０３  デジタル変復調装置
【図１】
2007134975.tif 000003
【図２】
2007134975.tif 000004
【図３】
2007134975.tif 000005
【図４】
2007134975.tif 000006
【図５】
2007134975.tif 000007
【図６】
2007134975.tif 000008
【図７】
2007134975.tif 000009
【図８】
2007134975.tif 000010
【図９】
2007134975.tif 000011
【図１０】
2007134975.tif 000012
【図１１】
2007134975.tif 000013
【図１２】
2007134975.tif 000014
【図１３】
2007134975.tif 000015
【図１４】
2007134975.tif 000016