(57)【要約】【課題】接続不良等を防止しながら十分に高い精度で高密度な配線を形成することが可能であり、且つ、積層セラミック電子部品の内部におけるクラックの発生を十分に抑制することが可能な製造方法を提供すること。【解決手段】キャリアフィルム６上に、セラミックグリーンシート２０Ａ，２０Ｂ及び導体ペースト層３０Ａが交互に積層された積層シート４１を少なくともキャリアフィルム６の反対側の最表層がセラミックグリーンシート２０Ｂとなるように形成する工程と、積層シート４１及びビア用導体ペースト部５０を有する積層体ユニット１５をキャリアフィルム６上で形成させる工程と、複数の積層体ユニット１５を積層する積層工程と、積層された複数の積層体ユニット１５を焼成してセラミック層及び内部電極層が交互に積層された積層体及びビア電極を形成させる工程とを備える積層セラミック電子部品の製造方法。【選択図】図５
2007266282.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる前記内部電極層同士を接続するように形成されているビア電極と、を備える積層セラミック電子部品の製造方法であって、
キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを少なくともキャリアフィルムの反対側の最表層がセラミックグリーンシートとなるように形成する積層シート形成工程と、
前記積層シートを貫通する貫通孔を形成し、当該貫通孔を充填するビア用導体ペースト部を形成して、前記積層シート及び前記ビア用導体ペースト部を有する積層体ユニットを前記キャリアフィルム上で形成させる積層体ユニット形成工程と、
積層構成が同一又は異なる複数の前記積層体ユニットをそれぞれの貫通孔同士が重なるように積層する積層工程と、
積層された複数の前記積層体ユニットを含む積層構造体を焼成して前記積層体及び前記ビア電極を形成させる焼成工程と、を備える製造方法。
【請求項２】
前記積層シート形成工程において、前記積層シートはその両側の最表層がセラミックグリーンシートとなるように形成され、
前記積層工程において、キャリアフィルムの反対側の最表層に形成されたセラミックグリーンシートと、キャリアフィルムに隣接する側の最表層に形成されたセラミックグリーンシートとが隣接する向きでそれぞれの貫通孔同士が重なるように複数の前記積層体ユニットを積層する、請求項１記載の製造方法。
【請求項３】
前記積層シート形成工程において、最表層に位置するセラミックグリーンシートは、その焼成後の厚みが前記積層工程において当該セラミックグリーンシートと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて隣り合う前記内部電極層同士の間隔に相当する厚みとなるような厚みで形成される、請求項１又は２記載の製造方法。
【請求項４】
セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる前記内部電極層同士を接続するように形成されているビア電極と、を備え、
前記ビア電極は、前記積層体の積層方向における位置が前記内部電極層とは異なる部分において前記内部電極層と接触することなく前記内部電極層の主面と平行な方向に張り出している張り出し部を有している、積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
セラミック層と内部電極層とが交互に複数積層された積層セラミック電子部品として、積層セラミック配線基板、積層セラミックコンデンサ、積層圧電素子、積層セラミックパッケージ等が知られている。これら積層セラミック電子部品においては、等価直列抵抗や等価直列インダクタンスを低くするために、内部電極層を積層構造の内部でビアホール導体（ビア電極）によって接続する構造が多く採用されている。
【０００３】
積層セラミック電子部品は、一般に、その積層構造の一部を構成する部分のシート状材料を複数準備し、それらを更に積層した積層構造体を焼成する方法によって製造される。シート状材料は、例えば、交互に積層されたセラミックグリーンシート及び導体ペースト層と、シートを貫通する貫通孔に充填されているビア用導体ペーストとを有する。
【０００４】
このようなシート状材料（積層体ユニット）は、例えば、セラミックグリーンシートを形成する工程と、セラミックグリーンシート上に内部電極層形成用の導体ペーストを所定のパターンで印刷してパターン化された導体ペースト層を形成する工程と、レーザー、パンチング、マイクロドリル等を用いて所定の位置に貫通孔を形成する工程と、ビア電極形成用の導体ペースト（ビア用導体ペースト）を前記貫通孔に充填してビア用導体ペースト部を形成する工程とを経て作製される。ビア用導体ペーストを貫通孔に充填する際、印刷や積層の際に多少の位置ズレがあったときでも貫通孔を確実に充填してビア電極の接続を確保することを目的として、ビア用導体ペーストは貫通孔の径よりも若干大きいパターンで印刷される。そのため、ビア用導体ペースト部においては、貫通孔からはみ出したビア用導体ペーストが貫通孔の開口部近傍でセラミックグリーンシート又は内部電極層上に張り出しながら隆起している張り出し部が形成される。接続不良を防止するためにはこの張り出し部の寸法が大きいほうが有利であるが、張り出し部の寸法を大きくすると、配線の高密度化にともなってビア電極が本来接触すべきでない内部電極層と接触して短絡が発生しやすくなるため、電子部品の小型化の点ではかえって不利となる。
【０００５】
積層セラミック電子部品の製造に用いられる積層体ユニットは、より具体的には、例えば、キャリアフィルム上に形成されたセラミックグリーンシートの所定の位置にビアホールとなるべき貫通孔を形成し、その貫通孔にスクリーン印刷によってビア用導体ペーストを充填した後、スクリーン印刷により内部電極層用の導体ペースト層を形成する方法によって得られる。ただし、この方法の場合、ビア用導体ペーストの張り出し部が隆起しているために平面度が大きく低下した面に対して導体パターン層形成用の導体ペーストを印刷することになることから、高い精度で導体ペーストを印刷して高密度な導体パターン層を形成することは困難であった。
【０００６】
この問題に関しては、例えば図１に示すような方法が提案されている（特許文献１）。この方法では、キャリアフィルム６上にセラミックグリーンシート２０を形成し（ａ）、その上に導体ペースト層３０を先に形成しておき（ｂ）、その後で貫通孔１０を形成して（ｃ）、そこにビア用導体ペーストを充填してビア用導体ペースト部５０を形成する。ビア用導体ペースト部５０は、貫通孔１０の開口部近傍でセラミックグリーンシート２０上又は導体ペースト層３０上に向けて張り出しながら隆起している張り出し部５０ａを有している。
【０００７】
図１に示す方法で得た積層体ユニット１５を複数積層して焼成することにより、図２の概略断面図に示されるような積層セラミック電子部品が得られる。図２に示す積層セラミック電子部品１のビア電極５は、張り出し部５０ａに由来する張り出し部５ａを有している。張り出し部５ａは、内部電極層３Ａ又は３Ｂと接触しているか又はこれらと接触することなく同一平面内に形成されている。
【０００８】
一方、高密度配線を確保しつつビア用導体ペーストの張り出し部の寸法を大きくすることができる方法として、セラミックグリーンシートとともにキャリアフィルムも貫通するように貫通孔を形成し、セラミックグリーンシート側から通気性シートを介して吸引しながらキャリアフィルム側にビア用導体ペーストを供給することにより貫通孔にビア用導体ペーストを充填する方法が提案されている（特許文献２）。この方法では、ビア用導体ペーストの張り出し部がキャリアフィルムの裏面側に形成され、キャリアフィルムの剥離とともにこれが除去される。これにより、高密度配線における内部電極層とビア電極との接触による短絡の発生といった問題は一応解消され得る。
【特許文献１】特開平５−１９１０４８号公報
【特許文献２】特開平５−１６７２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、例えば上記特許文献１に記載の方法の場合、接続不良を防止するために張り出し部を大きくすると短絡の問題が発生するため、高密度な配線を形成することが困難であった。更に、特に高密度な配線を有する積層セラミック電子部品を製造したときに、得られる積層セラミック電子部品の内部において、製造時及び使用時に受ける熱履歴に起因してクラックが多く発生してしまうという問題があることが、本発明者による検討の結果明らかとなった。
【００１０】
一方、上記特許文献２に記載の方法の場合、セラミックグリーンシートに通気性シートを接触させた状態でセラミックグリーンシートに圧力が加えられるため、セラミックグリーンシートが損傷を受け易い。このことは、セラミックグリーンシートが十分に厚い場合にはあまり大きな問題とならないと考えられるが、より薄膜化された電子部品においては、セラミック層の損傷による短絡の発生のような致命的な欠陥を引き起こす原因となる場合があった。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、接続不良やセラミック層の損傷を防止しながら十分に高い精度で高密度な配線を形成することが可能であり、且つ、得られる積層セラミック電子部品の内部におけるクラックの発生を十分に抑制することが可能な、積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる内部電極層同士を接続するように形成されているビア電極と、を備える積層セラミック電子部品の製造方法であって、キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを少なくともキャリアフィルムの反対側の最表層がセラミックグリーンシートとなるように形成する積層シート形成工程と、積層シートを貫通する貫通孔を形成し、当該貫通孔を充填するビア用導体ペースト部を形成して、積層シート及びビア用導体ペースト部を有する積層体ユニットをキャリアフィルム上で形成させる積層体ユニット形成工程と、積層構成が同一又は異なる複数の積層体ユニットをそれぞれの貫通孔同士が重なるように積層する積層工程と、積層された複数の積層体ユニットを含む積層構造体を焼成して上記積層体及びビア電極を形成させる焼成工程と、を備える。
【００１３】
この製造方法によれば、貫通孔の形成及びビア用導体ペーストの充填よりも前に、平面度の高い面に対して内部電極層の前駆体としての導体ペースト層を形成するため、高密度の内部電極層を十分に高い精度で形成することが可能である。
【００１４】
また、この製造方法によれば、最表層に位置するセラミックシートの面からビア用導体ペーストの充填を行うため、ビア用導体ペースト部の張り出し部が導体ペースト層とは異なる面上に形成される。これにより、ビア用導体ペースト部の張り出し部の寸法を大きくしたとしても、ビア電極と内部電極層との接触による短絡の発生が十分に防止される。すなわち、接続不良や短絡を防止しながら電子部品の配線を十分に高密度化することが可能となった。
【００１５】
加えて、このようにビア用導体ペースト部の張り出し部が導体ペースト層とは異なる面上に形成されることにより、得られる積層セラミック電子部品におけるクラックの発生を十分に防止することも可能となった。このような効果は、各構成材料の熱収縮および膨張率の差に起因して積層体内に発生する熱応力が、積層体内でより広い範囲に分散されるようになったことによって得られたものと考えられる。
【００１６】
更に、上記特許文献２に記載の方法のように通気性シートをセラミックグリーンシートに押し当てることがないため、セラミック層の損傷が防止される。
【００１７】
好ましくは、積層シート形成工程において、積層シートはその両側の最表層がセラミックグリーンシートとなるように形成され、積層工程において、キャリアフィルムの反対側の最表層に形成されたセラミックグリーンシートと、キャリアフィルムに隣接する側の最表層に形成されたセラミックグリーンシートとが隣接する向きでそれぞれの貫通孔同士が重なるように複数の積層体ユニットを積層する。
【００１８】
これにより、キャリアフィルムを積層体ユニットから剥離することが特に容易になり、生産効率が向上する。キャリアフィルムに隣接する層が導体ペースト層である場合、キャリアフィルムを剥離する際に導体ペースト層の一部がキャリアフィルム上に残る場合があるが、キャリアフィルムに隣接する層がセラミックグリーンシートであればそのような問題の発生は十分に防止される。
【００１９】
また、好ましくは、積層シート形成工程において、最表層に位置するセラミックグリーンシートは、その焼成後の厚みが積層工程において当該セラミックグリーンシートと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて隣り合う内部電極層同士の間隔に相当する厚みとなるような厚みで形成される。
【００２０】
本発明の積層セラミック電子部品は、セラミック層及び内部電極層が交互に積層された積層体と、当該積層体の内部において複数の異なる内部電極層同士を接続するように形成されているビア電極と、を備え、ビア電極が、積層体の積層方向における位置が内部電極層とは異なる部分において内部電極層と接触することなく内部電極層の主面と平行な方向に張り出している張り出し部を有しているものである。
【００２１】
本発明の積層セラミック電子部品は、上記本発明の製造方法によって好適に製造することが可能である。この積層セラミック電子部品においては、ビア用導体ペーストの張り出し部に由来する張り出し部が内部電極層とは異なる面上に形成されている。これにより、熱応力が広い範囲に分散されて、熱履歴等に起因するクラックの発生が十分に防止される。
【発明の効果】
【００２２】
本発明の積層セラミック電子部品の製造方法によれば、接続不良やセラミック層の損傷を防止しながら十分に高い精度で高密度の配線を形成することが可能であり、且つ、得られる積層セラミック電子部品の内部におけるクラックの発生を十分に抑制することが可能である。
【００２３】
また、本発明の製造方法においては、キャリアフィルム上でビア用導体ペーストの充填まで行うため、リール方式による連続的なプロセスを採用して、積層セラミック電子部品を得るための積層体ユニットを極めて高い生産効率で得ることが可能である。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。なお、全図を通じ、同一又は相当する要素には同一の符号を付している。また、重複する説明は適宜省略される。
【００２５】
図３は、本発明に係る積層セラミック電子部品の一実施形態を示す概略断面図である。図３に示す積層セラミック電子部品１は、コンデンサとして機能する電子部品（すなわち積層セラミックコンデンサ）である。この積層セラミック電子部品１は、セラミック層２及び内部電極層３Ａ，３Ｂが交互に積層された積層体４と、積層体４の内部において内部電極層３Ａ同士又は内部電極層３Ｂ同士を接続するように形成されているビア電極５と、積層体４の一面側に設けられている上部カバー層２１と、これと反対側に設けられている下部カバー層２２と、を備えている。更に、ビア電極５は上部カバー層２１に形成されている貫通孔を通って外部に引き出されており、引き出されたビア電極５と接するように端子電極７が設けられている。端子電極７は、積層セラミック電子部品１を搭載する搭載基板上のバンプ電極との接続のために用いられる。
【００２６】
セラミック層２は、セラミックコンデンサにおける誘電体層の材料として適用され得る程度の高い誘電率を有するセラミック材料から構成されている。具体的には、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料、鉛複合ペロブスカイト化合物系材料、チタン酸ストロンチウム系（ＳｒＴｉＯ３）材料が好適である。上部カバー層２１及び下部カバー層２２も同様のセラミック材料から構成される。
【００２７】
隣り合う内部電極層３Ａ，３Ｂの間にあるセラミック層２の厚みＴ（すなわち、内部電極層同士の間隔。以下これを場合により「層間厚み」という。）は、好ましくは１〜２５μｍである。なお、隣合うセラミック層２同士が接している部分や、セラミック層２と上部カバー層２１又は下部カバー層２２と接している部分では、通常その境界が視認できない程度に一体化されている。
【００２８】
積層体４においては、互いにパターンの異なる内部電極層３Ａ及び３Ｂが、セラミック層２を介在させながら交互に積層されている。内部電極層３Ａ及び内部電極層３Ｂは、複数の円形の開口部３３Ａ，３３Ｂが互いにその位置が重ならないように形成されたパターンを有している。隣り合う内部電極層３Ａ及び３Ｂの開口部３３Ａ，３３Ｂ以外の部分においてコンデンサとしての機能が発現される。
【００２９】
ビア電極５は、積層体４の積層方向における位置が内部電極層３Ａ，３Ｂとは異なる部分において内部電極層３Ａ，３Ｂと接触することなく内部電極層３Ａ，３Ｂの主面と平行な方向に張り出している張り出し部５ａを有している。張り出し部５ａは、積層体ユニット１５におけるビア用導体ペースト部５０の張り出し部５０ａに由来して形成される部分である。
【００３０】
内部電極層３Ａ，３Ｂ、ビア電極５及び端子電極７は、電極として機能し得る程度の導電性を有する導電材料から構成される。この導電材料としては、例えば、Ｎｉ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ及びこれらを主成分とする合金が挙げられる。
【００３１】
積層セラミック電子部品１は、例えば、図４に示す製造方法により製造することができる。図４は、本発明に係る製造方法の一実施形態を示すフロー図である。この実施形態は、キャリアフィルム上に、セラミックグリーンシート及びパターン化された導体ペースト層が交互に積層された積層シートを形成する積層シート形成工程Ｓ１と、積層シート及びビア用導体ペースト部を有する積層体ユニットを得る積層体ユニット形成工程Ｓ２と、積層構成が同一又は異なる複数の積層体ユニットを積層する積層工程Ｓ３と、積層された複数の積層体ユニットを含む積層構造体を焼成して積層体４及びビア電極５を形成させる焼成工程Ｓ４とを備える。
【００３２】
図５は、積層シート形成工程Ｓ１及び積層体ユニット形成工程Ｓ２の一実施形態を示す概略断面図である。この実施形態では、まず、キャリアフィルム６の一面上にセラミックグリーンシート２０Ａが形成される（図５の（ａ））。積層シート４１のキャリアフィルム６に隣接する側の最表層となるセラミックグリーンシート２０Ａは、その焼成後の厚みが、積層セラミック電子部品１を得るためにセラミックグリーンシート２０Ａと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて、隣り合う内部電極層同士の間隔（積層セラミック電子部品１の層間厚みＴ）に相当する厚みとなるような厚みで形成される。具体的には、セラミックグリーンシート２０Ａは、焼成後に例えば層間厚みＴの１／２程度の厚みとなるように形成される。
【００３３】
キャリアフィルム６としては、形成された積層体ユニット１５を剥離することが可能な離型性を有するフィルムが好ましく用いられる。そのため、キャリアフィルム６は樹脂フィルム及びこれの一面側に形成された離型層を有するフィルムであってもよいし、表面に離型処理が施されたフィルムであってもよい。具体的には、キャリアフィルム６としては、離型層が形成されるか又は離型処理が施されたポリエチレンテレフタレートフィルム等が好適である。
【００３４】
セラミックグリーンシート２０Ａは、焼成によりセラミック材料を生成するセラミック原料を含有するペースト（以下「セラミック層用ペースト」という。）をキャリアフィルム６上に塗布し、必要によりこれを乾燥して形成される。セラミック層用ペーストの塗布は、ドクターブレード法等の公知の方法で行うことができる。
【００３５】
セラミック層用ペーストとしては、例えば、セラミック材料として挙げた上述のような各種の複合酸化物又はそれらに含まれる各金属の炭酸塩、硝酸塩、水酸化物若しくは有機金属化合物、並びにこれらの組み合わせから選ばれるセラミック原料を含有するペーストが好適に用いられる。
【００３６】
セラミック層用ペーストは、セラミック原料を有機ビヒクル等と混合した状態で混練して調製される。有機ビヒクルは、バインダー及び溶剤を含む成分である。セラミック層ペーストのバインダーとしては、エチルセルロース、ポリビニルブチラール、アクリル樹脂等が挙げられる。また、溶剤としては、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール等の有機溶剤が挙げられる。
【００３７】
セラミック層用ペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット等を必要に応じて含有していてもよい。
【００３８】
セラミックグリーンシート２０Ａの形成の後、導体ペースト層３０Ａが、積層セラミック電子部品１における内部電極層３Ａに対応する所定のパターンで形成される（図４の（ｂ））。導体ペースト層３０Ａは、内部電極層形成用の導体ペースト（以下「内部電極用ペースト」という。）をスクリーン印刷等の公知の方法で印刷し、必要に応じてこれを乾燥することにより形成させることができる。
【００３９】
内部電極用ペーストは、導電粒子及び有機ビヒクルを含有している。内部電極用ペーストは、導電粒子を有機ビヒクル等とともに混練して調製される。導電粒子としては金属粒子が好ましい。好適な金属粒子としては、Ｎｉ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄ及びこれらを主成分する合金の粒子が挙げられる。内部電極用ペースト中の有機ビヒクルも、バインダー及び溶剤を含む。バインダーとしては、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン及びこれらの共重合体が挙げられる。溶剤としては、テルピネオール、ジヒドロテルピネオール、ブチルカルビトール、ケロシン等が挙げられる。
【００４０】
内部電極用ペーストは、可塑剤を含有していてもよい。可塑剤としては、フタル酸ベンジルブチル（ＢＢＰ）等のフタル酸エステル、アジピン酸、リン酸エステル、グリコール類等を用いることができる。
【００４１】
導体ペースト層３０Ａ上には、セラミックグリーンシート２０Ｂがキャリアフィルム６の反対側の最表層として形成される（図５の（ｃ））。セラミックグリーンシート２０Ｂは、セラミックグリーンシート２０Ａと同様の材料を用いて、同様の方法で形成されるのが好ましい。セラミックグリーンシート２０Ｂ厚みは、好ましくは、その焼成後の厚みが積層セラミック電子部品１を得るためにセラミックグリーンシート２０Ｂと隣接するように積層される他のセラミックグリーンシートの焼成後の厚みと合わせて、隣り合う内部電極層同士の間隔（積層セラミック電子部品１の層間厚みＴ）に相当する厚みとなるような厚みで形成される。本実施形態の場合、積層工程においてセラミックグリーンシート２０Ａとセラミックグリーンシート２０Ｂが隣接するように積層されるため、セラミックグリーンシート２０Ａの厚みが、焼成後に例えば層間厚みＴの１／２の厚みとなるように形成されたときには、セラミックグリーンシート２０Ｂの厚みも同様に焼成後に層間厚みＴの１／２の厚みとなるように形成される。
【００４２】
次いで、キャリアフィルム６上の積層シート４１を、ビア電極５を形成させるべき位置で貫通する貫通孔１０を形成する（図５の（ｄ））。貫通孔１０は、金型、パンチング、レーザー等の通常の方法で形成させることができる。
【００４３】
そして、形成された貫通孔１０にセラミックグリーンシート２０Ｂ側からビア用導体ペーストを充填してビア用導体ペースト部が形成される（図５の（ｅ））。ビア用導体ペーストは、スクリーン印刷等の通常の方法で貫通孔１０に充填することができる。このとき、ビア用導体ペーストは、貫通孔１０を確実に充填するために、貫通孔の開口径よりも大きなパターンで印刷される。そのため、ビア用導体ペースト部５０は、貫通孔１０の開口部近傍で張り出すように隆起し、貫通孔１０内の部分と一体的に形成された張り出し部５０ａを有するものとなる。ビア用導体ペーストとしては、内部電極用導体ペーストと同様のペーストを用いてもよいし、導電粒子と有機ビヒクルの割合や導電粒子の種類が内部電極用導体ペーストと異なるペーストを用いてもよい。
【００４４】
積層体ユニット１５は、少なくともキャリアフィルム６の反対側の最表層がセラミックグリーンシートであればよく、その他の構成については、積層セラミック電子部品の一部となり得るような構成である限り、特に制限はされない。例えば、積層体ユニット１５は導体ペースト層を複数有していてもよいし、導体ペースト層がキャリアフィルム６上に直接形成されていてもよい。
【００４５】
図６は、導体ペースト層を複数有する積層体ユニットを得る場合についての積層シート形成工程Ｓ１及び積層体ユニット形成工程Ｓ２の一実施形態を示す図である。図６に示す実施形態では、図５の（ａ）、（ｂ）と同様の工程を経て形成された導体ペースト層３０Ａ上に、セラミックグリーンシート２０Ｃを形成する（図６の（ｃ））。セラミックグリーンシート２０Ｃは、セラミックグリーンシート２０Ａと同様の材料を用いて同様の方法で形成させることができる。ただしその厚みは、焼成後に、単独で積層セラミック電子部品１の層間厚みＴに相当する厚みとなるように調整される。
【００４６】
続いて、導体ペースト層３０Ｂの形成（図６の（ｄ））、セラミックグリーンシート２０Ｂの形成（図６の（ｅ））、貫通孔１０の形成（図６の（ｆ））、及びビア用導体ペースト部５０の形成（図６の（ｇ））を経て、導体ペースト層３０Ａ及び３０Ｂを有する積層体ユニット１５が得られる。
【００４７】
導体ペースト層３０Ｂ上に最表層のセラミックグリーンシート２０Ｂを形成する前に、更に、セラミックグリーンシート２０Ｃ、導体ペースト層３０Ａといったように、セラミックグリーンシート及び導体ペースト層を交互に複数回成形してもよい。高い生産効率で積層セラミック電子部品を製造する観点から、積層体ユニットは、導体ペースト層を２層以上有していることが好ましい。導体ペースト層の数の上限に特に制限はないが、下記のようにリール方式の連続プロセスを採用する場合の取り扱い性の観点等からは、積層体ユニット中の導体ペースト層は１０層以下とすることが好ましい。
【００４８】
以上説明したように、積層体ユニット１５を得るまでの工程はキャリアフィルム６上で行われる。そのため、積層体ユニット１５は、リールからの巻き出し及び巻き取りを繰り返して行うリール方式の連続プロセスで形成させることができる。例えば上述の特許文献２の方法の場合、キャリアフィルムの裏面側にビア用導体ペーストの張り出し部が形成され、その状態でロール状に巻き取るとキャリアフィルムの裏面側の張り出し部が表面側の積層体ユニットと接触してしまうため、このような連続プロセスで積層体ユニットを製造することは極めて困難である。本実施形態に係る製造方法はこの点でも有利である。
【００４９】
複数の積層体ユニットと、必要に応じて他の構成部材とを組合わせて、積層セラミック電子部品が作製される。図７は、積層工程Ｓ３の一実施形態を示す概略断面図である。図７の実施形態では、複数の積層体ユニット１５が、それらの最表層のセラミックグリーンシート２０Ａ，２０Ｂが互いに隣接し且つそれらの貫通孔１０同士が重なるように位置合わせして積層される。また、積層体ユニット１５からなる積層構造の上部及び下部には、それぞれ、上部カバー層用グリーンシート２１Ａ及び下部カバー層用グリーンシート２２Ａが積層され、その状態で全体が加圧される。積層工程においては、本実施形態のように積層構成が同一の複数の積層体ユニットを積層するのに代えて、積層数、各層の厚さ、導体ペースト層のパターン等の積層構成が互いに異なる複数種の積層体ユニットを組合わせて積層してもよい。
【００５０】
上部カバー層用グリーンシート２１Ａは、セラミックグリーンシートと、積層体ユニット１５のビア用導体ペースト部の位置に相当する位置に形成されたビア用導体ペースト部とを有するシートである。また、下部カバー層用グリーンシート２２Ａはセラミックグリーンシートのみからなるシートである。加圧は、金型によるプレス、静水等方加圧プレス等の方法で行われる。上部カバー層用グリーンシート２１Ａ及び下部カバー層用２２Ａは、それぞれ１又は２以上を積層して用いることができる。
【００５１】
加圧後、複数の積層体ユニット１５、上部カバー層用グリーンシート２１Ａ及び下部カバー層用グリーンシート２１Ｂが一体化された積層構造体から、積層体４及びビア電極５が形成される（焼成工程Ｓ４）。より詳細には、導体ペースト層３０Ａ，３０Ｂ及びビア用導体ペースト部５０に含まれるバインダーを除去した後（脱バインダー）、焼成することにより、セラミック層２、内部電極層３及びビア電極５が形成される。焼成前又は焼成後、積層構造体から所定のサイズ及び形状を有するチップを切り出してもよい。
【００５２】
脱バインダーは、空気中、又はＮ２及びＨ２の混合ガス等の還元雰囲気下で、２００〜６００℃程度に加熱することにより行うことができる。また、焼成は、好ましくは還元雰囲気下で、１１００〜１３００℃に加熱することにより行うことができる。更に、焼成後、焼成物を弱酸化性雰囲気下で８００〜１０００℃で２〜１０時間保持するアニール処理が必要に応じて施される。
【００５３】
最後に、端子電極７を形成し、更に焼付けを行って、積層セラミック電子部品１が得られる。
【００５４】
本発明の積層セラミック電子部品は、以上説明したような積層セラミックコンデンサに限られるものではない。積層セラミックコンデンサ以外の電子部品としては、例えば、積層圧電素子、積層セラミックパッケージが挙げられる。これらは、用いる材料や積層構造等を適宜変更することにより、上述の実施形態と同様の方法で製造することができる。
【実施例】
【００５５】
以下、実施例を挙げて本発明についてより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
【００５６】
（実施例）
（積層セラミックコンデンサの作製）
まず、キャリアフィルムとしてのポリエチレンテレフタレート上に、セラミック層用ペーストをドクターブレード法によって塗布した後、乾燥して、厚み５μｍのセラミックグリーンシートを形成させた。セラミック層用ペーストとしては、焼成によりチタン酸バリウム系のセラミック材料が生成するように複数種の金属化合物を混合したセラミック原料を、ポリビニルブチラール及びエタノールを含む有機ビヒクル及び可塑剤としてのフタル酸ジオクチルとともに混練して調製したペーストを用いた。
【００５７】
次に、セラミックグリーンシート上に、内部電極用導体ペーストを直径２００μｍの円形の開口部を複数有するパターンでスクリーン印刷法により印刷して、導体ペースト層を形成させた。内部電極用導体ペーストとしては、Ｎｉ粒子（平均粒径０．４μｍ）およびチタン酸バリウム粒子（平均粒径０．１μｍ）をエチルセルロース及びテルピネオールを含む有機ビヒクルとともに混練して調製したペーストを用いた。
【００５８】
続いて、導体ペースト層上に上記と同様のセラミック層用ペーストをドクターブレード法によって塗布した後、乾燥して、厚み５μｍのセラミックグリーンシートを形成させて、２層のセラミックグリーンシートの間に導体ペースト層が形成されている積層シートを得た。
【００５９】
得られた積層シートの所定の位置に、ＹＡＧレーザーを用いた加工によって複数の貫通孔（直径７０μｍ）を４００μｍの間隔で形成させた。そして、直径１５０μｍの円形のパターンでのスクリーン印刷によってビア用導体ペーストを貫通孔に充填して、ビア用導体ペースト層を形成させて、積層体ユニットを得た。ビア用導体ペーストとしては、Ｎｉ粒子（平均粒径０．６μｍ）及びチタン酸バリウム粒子（平均粒径０．１μｍ）をエチルセルロース及びテルピネオールを含む有機ビヒクルとともに混練して調製したペーストを用いた。
【００６０】
別途準備した下部カバー層用のセラミックグリーンシート（厚み２０μｍ）を５枚積層し、その上にポリエチレンテレフタレートフィルムから剥離された積層体ユニットを貫通孔の位置を合わせながら１００枚積層し、更にその上に上部カバー層用のグリーンシート（厚み２０μｍ）を５枚積層して、全体を金型によるプレスで加圧して一体化させた。上部カバー層用のグリーンシートは、セラミックグリーンシートに積層体ユニットの貫通孔と対応する位置に貫通孔を形成し、そこにビア用導体ペースト層を形成させたものを用いた。
【００６１】
プレス後、所定のサイズのグリーンチップを複数切り出し、これらを１２５０℃で２時間加熱することにより焼成した。焼成後の焼結体を１０００℃で４時間の加熱によりアニールした後、端子電極を形成させて、積層セラミックコンデンサを得た。
【００６２】
（クラック発生状態の評価）
上記で得た積層セラミックコンデンサを、３４０℃のはんだ浴に２０秒間浸漬した後、引き上げて熱硬化性樹脂中に埋め込んだ。そしてその状態で研磨してビア電極を含む断面を露出させ、その断面をマイクロスコープにより観察して、ビア電極近傍にクラックが発生しているか否かを確認した。同様の観察を９０個の積層セラミックコンデンサについて行ったところ、何れにおいてもクラックの発生は認められなかった。すなわち、クラック発生率は０％であった。
【００６３】
（比較例）
ポリエチレンテレフタレートフィルム上に厚み１０μｍのセラミックグリーンシートを形成し、その上に実施例と同様の導体ペースト層を形成して、キャリアフィルムと反対側の最表層が導体ペースト層である積層体シートを得た。そして、この積層体シートに対して貫通孔の形成及びビア用導体ペースト層の形成を実施例と同様に行って、図１と同様の積層構成を有する積層体ユニットを得た。
【００６４】
この積層体ユニットを用いた他は実施例と同様にして、積層セラミックコンデンサを作製した。そしてそのクラックの発生状態を上記実施例と同様にして評価したところ、多くのサンプルにおいてクラックの発生が認められた。クラックの発生率は８．３０％であった。
【図面の簡単な説明】
【００６５】
【図１】従来の製造方法の工程の一部を示す概略断面図である。
【図２】従来の積層セラミック電子部品を示す概略断面図である。
【図３】本発明に係る積層セラミック電子部品の一実施形態を示す概略断面図である。
【図４】本発明に係る積層セラミック電子部品の製造方法の一実施形態を示すフロー図である。
【図５】積層シート形成工程Ｓ１及び積層体ユニット形成工程Ｓ２の一実施形態を示す概略断面図である。
【図６】積層シート形成工程Ｓ１及び積層体ユニット形成工程Ｓ２の一実施形態を示す概略断面図である。
【図７】積層工程Ｓ３の一実施形態を示す概略断面図である。
【符号の説明】
【００６６】
１…積層セラミック電子部品、２…セラミック層、３Ａ，３Ｂ…内部電極層、４…積層体、５…ビア電極、５ａ…張り出し部、１５…積層体ユニット、２１…上部カバー層、２２…下部カバー層、６…キャリアフィルム、７…端子電極、１０…貫通孔、２０，２０Ａ，２０Ｂ，２０Ｃ…セラミックグリーンシート、３０，３０Ａ，３０Ｂ…導体ペースト層、４０…積層シート、５０…ビア用導体ペースト部、５０ａ…張り出し部。
【図１】
2007266282.tif 000003
【図２】
2007266282.tif 000004
【図３】
2007266282.tif 000005
【図４】
2007266282.tif 000006
【図５】
2007266282.tif 000007
【図６】
2007266282.tif 000008
【図７】
2007266282.tif 000009