(57)【要約】【課題】バッファ増幅器の電源系を分離して定電圧発生回路と接続し、一部を共用化して電源電圧を下げずに電源ノイズの影響を抑制し小型化する。【解決手段】差動バッファ増幅器１１は、エミッタが共通接続のバイポーラトランジスタ２４，２５と電源電圧Ｖｃｃに接続の負荷抵抗２６，２７からなり、共通エミッタは差動発振器１２のインダクタの中点に接続される。差動発振器１２のインダクタ中点には接地容量２３が接続され、不要な干渉を抑え、ノイズ回り込みを抑制する。差動発振器１２の発振信号は結合容量２１，２２を介して差動バッファ増幅器１１の出力端子１３から出力される。バイポーラトランジスタ２４，２５のベースは、抵抗２８，２９を介して定電圧発生回路６１と接続され、電源系と分離してバイアス電圧が供給される。これにより電源ノイズの影響を抑制し、電源電圧を下げることなく出力ができ、消費電流を抑え、かつ電源ノイズの影響を抑制する。【選択図】図２
2007067647.tif 000002
【特許請求の範囲】
【請求項１】
発振器と、前記発振器にカスコード接続したバッファ増幅器と、定電圧発生回路とを備え、
前記バッファ増幅器に接続した電源系を分離し、前記定電圧発生回路の出力と接続したことを特徴とする電圧制御発振回路。
【請求項２】
前記発振器が、インダクタの中点を節点として有する共振器を備え前記インダクタ中点から動作電流が供給される差動発振器であり、前記バッファ増幅器が、前記差動発振器にカスコード接続され、前記動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器であって、
前記差動発振器の出力が前記差動バッファ増幅器に入力され、前記差動バッファ増幅器のベースバイアスを定電圧発生回路の出力に接続して電源系を分離したことを特徴とする請求項１記載の電圧制御発振回路。
【請求項３】
前記発振器が、ソースを共通に接続した電界効果トランジスタ対のドレイン間に共振器を接続し、かつ一方のドレインを他方のゲートに交差接続したことを特徴とする請求項１または２記載の電圧制御発振回路。
【請求項４】
前記発振器が、エミッタを共通に接続したバイポーラトランジスタ対のコレクタ間に共振器を接続し、かつ一方のコレクタを他方のベースに交差接続したことを特徴とする請求項１または２記載の電圧制御発振回路。
【請求項５】
前記発振器が、ベース接地もしくはゲート接地のコルピッツ型発振器であることを特徴とする請求項１または２記載の電圧制御発振回路。
【請求項６】
前記発振器が、片相出力の発振器であることを特徴とする請求項１記載の電圧制御発振回路。
【請求項７】
発振器と、前記発振器にカスコード接続したバッファ増幅器と、定電圧発生回路とを備え、
前記バッファ増幅器に接続した電源系を分離し、前記定電圧発生回路の出力と接続し、前記定電圧発生回路の出力のトランジスタと前記バッファ増幅器のトランジスタを共用化したことを特徴とする電圧制御発振回路。
【請求項８】
前記発振器が、インダクタの中点を節点として有する共振器を備え前記インダクタ中点から動作電流が供給される差動発振器であり、前記バッファ増幅器が、前記差動発振器にカスコード接続され、前記動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器であって、
前記差動発振器の出力を前記差動バッファ増幅器に入力し、前記差動バッファ増幅器のベースバイアスを定電圧発生回路の出力に接続して電源系を分離し、前記定電圧発生回路の出力のトランジスタと差動バッファ増幅器のトランジスタ対を共用化したことを特徴とする請求項７記載の電圧制御発振回路。
【請求項９】
前記発振器が、ソースを共通に接続した電界効果トランジスタ対のドレイン間に共振器を接続し、かつ一方のドレインを他方のゲートに交差接続したことを特徴とする請求項７または８記載の電圧制御発振回路。
【請求項１０】
前記発振器が、エミッタを共通に接続したバイポーラトランジスタ対のコレクタ間に共振器を接続し、かつ一方のコレクタを他方のベースに交差接続したことを特徴とする請求項７または８記載の電圧制御発振回路。
【請求項１１】
前記発振器が、ベース接地もしくはゲート接地のコルピッツ型発振器であることを特徴とする請求項７または８記載の電圧制御発振回路。
【請求項１２】
前記発振器が、片相出力の発振器であることを特徴とする請求項７記載の電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体に集積される発振回路において、低消費を実現しつつ電源リップルの影響を低減することができ、かつ低消費を実現できる発振回路で、それに係るバッファ増幅器と電流が共用できる発振器、およびバッファ増幅器と定電圧発生回路の一部を共通に構成した電圧制御発振回路に関するものである。
【背景技術】
【０００２】
近年、携帯機器に使用される半導体の発振器において、高Ｃ／Ｎ化，低消費電流，小型化が要求されている。その中で低消費電流は当然かつ、様々なセットの電源リップル仕様に対応し、かつ高性能の発振器のＣ／Ｎ（キャリア対ノイズ比）を実現するために電源ノイズの影響に強い半導体が要求されている。
【０００３】
図８に示す一般的なＰＬＬにおいて、発振器は電源電圧から重畳されたノイズの回り込みによりｆｏｕｔの位相ノイズ劣化として現われる。特に電源系からの低周波の電源ノイズはＰＬＬのループフィルタでは低減できずにｆｏｕｔにそのまま出力されてしまうため問題になる。
【０００４】
図９は発振器本体とバッファ増幅器を共通の電流で動作させる回路としてよく知られている発振回路である。図９において、４５はコレクタ接地のコルピッツ型発振器、４４はエミッタ接地のバッファ増幅器、４３は出力端子、４６は結合容量、４７は接地容量である。
【０００５】
コルピッツ型発振器４５は、バイポーラトランジスタ４８のベース対エミッタ間に容量４９、エミッタ対コレクタ間に容量５０、ベース対コレクタ間に容量５１とインダクタ５２が組み合わされたコルピッツ型の発振回路であり、バイポーラトランジスタ４８のコレクタが接地容量４７により接地されるコレクタ接地形式をとっている。バッファ増幅器４４はバイポーラトランジスタ５３のエミッタを接地容量４７により接地し、インダクタ５４を負荷として持つエミッタ接地形式の増幅器である。
【０００６】
発振信号は、コルピッツ型発振器４５から結合容量４６を通じてバッファ増幅器４４に入力され、出力端子４３から出力される。コルピッツ型発振器４５，バッファ増幅器４４を構成するバイポーラトランジスタ４８，５３には共通の動作電流が流れる。しかし、図９の電源電圧Ｖｃｃに電源ノイズが生じると、バイポーラトランジスタ５３，４８のベース電圧が直接変動してしまうため、電源ノイズの影響がコレクタ接地のコルピッツ型発振器４５およびエミッタ接地のバッファ増幅器４４の動作電流に直接影響を及ぼしてしまうことになり、この結果としてコレクタ接地のコルピッツ型発振器４５の発振周波数も電源ノイズの影響を直接受けてしまうことになる。
【０００７】
そして、前述のコルピッツ型発振器の構成は片相出力の動作であるため、電源や基板を経由して伝わる雑音に敏感であり発振動作が不安定になりやすいという短所を有している。これらを解決するための構成として図１０に示すような差動発振器が一般的に用いられる。
【０００８】
図１０は電界効果トランジスタ対からなる差動発振器である。図１０において、１２は差動発振器であり、電界効果トランジスタ１８，１９の各々のドレインとゲートが互いに交差接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４が、電界効果トランジスタ１８，１９の各々のドレインに接続された差動発振回路形式である。電界効果トランジスタ１８，１９のソースは電界効果トランジスタ２０のドレインに接続され、バイアス端子１５を通じて電界効果トランジスタ２０のゲートがバイアスされることで差動発振器１２に流れる電流が決定される。
【０００９】
しかしながら、図１０のようなインダクタ１６の中点に電源電圧Ｖｃｃが与えられ、この電源電圧Ｖｃｃに電源ノイズが生じると、インダクタ１６を通じて発振器のＣ／Ｎ劣化等の電源ノイズの影響を同様に受け、片相出力の発振器（コルピッツ型発振器）と同様に電源ノイズの影響を受けてしまう。また、図１０のような差動回路を用いた発振器ではバッファ増幅器が内包されておらず、別途バッファ増幅器を必要とし消費電流の増加を招くという問題もある。
【００１０】
また、電源ノイズ対策として、図１１，図１２，図１３，図１４に示すように発振回路において電源ノイズに対する影響を低減させるための定電圧発生回路やフィルタ回路が必要となっていた。
【００１１】
図１１，図１３に示すフィルタ回路６２は、接地容量６４と電源に直列に結合された抵抗６３を有するローパスフィルタによって、電源電圧Ｖｃｃに重畳された高周波成分のノイズが伝達されることを防止できる。また、図１２，図１４に示す一般的な定電圧発生回路６１はバンドギャップ回路とオペアンプ回路（図示せず）で構成される。これらも同様に、電源電圧Ｖｃｃに直列に挿入することにより高周波成分のノイズが伝達されることを防止できる。
【００１２】
しかし、前述したフィルタ回路６２においては、抵抗６３の抵抗値が大きくなると電源電圧Ｖｃｃが下がってしまう。したがって、遮断周波数を大きくするには接地容量６４の値を大きくする必要があるが、その場合マスク面積が大きくなりレイアウト設計が制約されるという問題が発生する。さらに、ノイズを十分抑制するために、ＣＲの時定数によってはＰＬＬの特性であるロックアップタイムが遅くなる不具合も発生する。また、定電圧発生回路６１を直列に挿入する場合においても電源電圧Ｖｃｃが下がってしまい振幅が下がる等の問題も発生する。
【００１３】
そして、特許文献１には、差動発振器と内包した差動バッファ増幅器を共通の動作電流で機能させることが記載されている。その構成は図１５に示すように、前述の図１０の差動発振器１２に加え、差動バッファ増幅器１１として、エミッタが共通に接続されたバイポーラトランジスタ２４，２５と負荷抵抗２６，２７から構成され、負荷抵抗２６，２７は電源電圧Ｖｃｃに接続する。
【００１４】
このバイポーラトランジスタ２４，２５の共通エミッタはインダクタ１６の中点に接続され、このように差動バッファ増幅器１１と差動発振器１２が電源電圧Ｖｃｃに対して直列に接続されることになり、差動発振器１２の動作電流はインダクタ１６の中点から供給されるとともに、この動作電流は差動バッファ増幅器１１のテール電流としても作用する。
【００１５】
さらにインダクタ１６の中点には接地容量２３が接続され、差動発振器１２と差動バッファ増幅器１１の間の不要な干渉を抑え、かつインダクタ１６へのノイズの回り込みを抑制し、差動発振器１２の発振信号は結合容量２１，２２を介して差動バッファ増幅器１１に入力され、出力端子１３から信号が取り出される。
【００１６】
この構成によると、差動発振器１２と差動バッファ増幅器１１の動作電流が共通になるため、別個に駆動する場合に比べ大幅に消費電流を削減でき、また、差動回路で構成されることで外来雑音に対する耐性も高く、雑音で発振動作が不安定になることがなく、差動バッファ増幅器１１とインダクタ１６の節点との接続に付加しているコンデンサによって発振器へのノイズの回り込みを抑制する。
【００１７】
図１６には、別の差動発振器１２として、バイポーラトランジスタ３０，３１の各々のコレクタとベースが帰還容量３２，３３を介して互いに交差接続され、インダクタ１６と容量１７が並列に接続された共振器１４を、バイポーラトランジスタ３０，３１の各々のコレクタに接続した構成を示している。電界効果トランジスタに代えたバイポーラトランジスタは、図１６に示すように、エミッタが抵抗３６で接地され、ベースが抵抗３４，３５を介してバイアス端子１５からバイアスされることで、差動発振器５９に流れる電流を決定する。バイポーラトランジスタで構成しているため、ＣＭＯＳと比較して電流増幅率ｇｍが高いために、より少ない電流で発振を開始することができる。
【００１８】
また、特許文献２には、制御電圧Ｖｃｎに応じて駆動電圧Ｖｏｓを出力する駆動電圧生成回路と、駆動電圧Ｖｏｓの供給を受けて動作するリングオシレータ回路を含む電圧制御発振回路において、駆動電圧生成部が、電源電圧Ｖｄｄの供給を受けて動作する演算増幅器によって形成される帰還回路を用いて駆動電圧Ｖｏｓを生成することで、電源電圧Ｖｄｄに重畳された高周波成分、すなわちノイズの影響を抑制して、位相変動の小さい出力クロックＣＬＫＯを安定的に生成することが記載されている。
【特許文献１】特開２００５−１９８０８４号公報
【特許文献２】特開２００２−１１１４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、特許文献１の構成に一般的な電源系からのノイズ対策として、電源ノイズに対する影響を低減させるため、図１７，図１８に示す定電圧発生回路６１やフィルタ回路６２を設けた構成によれば、前述したようにフィルタ回路６２においては、抵抗６３の抵抗値が大きくなると電源電圧が下がってしまう。したがって、遮断周波数を大きくするには接地容量６４の値を大きくする必要があるが、この場合にはマスク面積が大きくなってレイアウト設計が制約されるという問題が発生する。さらに、ノイズを十分抑制するために、ＣＲの時定数によってはＰＬＬの特性であるロックアップタイムが遅くなるという不具合も発生する。また、前述したように定電圧発生回路６１を電源電圧Ｖｃｃに直列に挿入すると電圧が下がってしまい振幅が下がる等の問題があった。
【００２０】
本発明は、前記従来技術の問題を解決することに指向するものであり、電源ノイズによる影響を抑制し、かつ差動発振器と差動バッファ増幅器をカスコード接続し、共通の動作電流で機能させる差動発振回路に、さらなる電源ノイズに対する影響を低減するため、差動型やコルピッツ型の発振器と、この発振器にカスコード接続されたバッファ増幅器と、定電圧発生回路とから構成され、バッファ増幅器に接続されている電源系を分離して定電圧発生回路の出力と接続し、また、一部を共用化することにより電源電圧Ｖｃｃを下げることなく電源ノイズの影響を抑制し、かつマスク面積の制約を解消する電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するために、本発明に係る請求項１に記載した電圧制御発振回路は、発振器と、発振器にカスコード接続したバッファ増幅器と、定電圧発生回路とを備え、バッファ増幅器に接続した電源系を分離し、定電圧発生回路の出力と接続したことを特徴とする。
【００２２】
また、請求項２に記載した電圧制御発振回路は、請求項１の電圧制御発振回路において、発振器が、インダクタの中点を節点として有する共振器を備えインダクタ中点から動作電流が供給される差動発振器であり、バッファ増幅器が、差動発振器にカスコード接続され、動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器であって、差動発振器の出力が差動バッファ増幅器に入力され、差動バッファ増幅器のベースバイアスを定電圧発生回路の出力に接続して電源系を分離したことを特徴とする。
【００２３】
また、請求項３〜５に記載した電圧制御発振回路は、請求項１，２の電圧制御発振回路において、発振器が、ソースを共通に接続した電界効果トランジスタ対のドレイン間に共振器を接続し、かつ一方のドレインを他方のゲートに交差接続したこと、または、エミッタを共通に接続したバイポーラトランジスタ対のコレクタ間に共振器を接続し、かつ一方のコレクタを他方のベースに交差接続したこと、または、ベース接地もしくはゲート接地のコルピッツ型発振器であることを特徴とする。
【００２４】
また、請求項６に記載した電圧制御発振回路は、請求項１の電圧制御発振回路において、発振器が、片相出力の発振器であることを特徴とする。
【００２５】
また、請求項７に記載した電圧制御発振回路は、発振器と、発振器にカスコード接続したバッファ増幅器と、定電圧発生回路とを備え、バッファ増幅器に接続した電源系を分離し、定電圧発生回路の出力と接続し、定電圧発生回路の出力のトランジスタとバッファ増幅器のトランジスタを共用化したことを特徴とする。
【００２６】
また、請求項８に記載した電圧制御発振回路は、請求項７の電圧制御発振回路において、発振器が、インダクタの中点を節点として有する共振器を備えインダクタ中点から動作電流が供給される差動発振器であり、バッファ増幅器が、差動発振器にカスコード接続され、動作電流をテール電流として動作するトランジスタ対を有する差動バッファ増幅器であって、差動発振器の出力が差動バッファ増幅器に入力され、差動バッファ増幅器のベースバイアスを定電圧発生回路の出力に接続して電源系を分離し、定電圧発生回路の出力のトランジスタと差動バッファ増幅器のトランジスタ対を共用化したことを特徴とする。
【００２７】
また、請求項９〜１１に記載した電圧制御発振回路は、請求項７，８の電圧制御発振回路において、発振器が、ソースを共通に接続した電界効果トランジスタ対のドレイン間に共振器を接続し、かつ一方のドレインを他方のゲートに交差接続したこと、または、エミッタを共通に接続したバイポーラトランジスタ対のコレクタ間に共振器を接続し、かつ一方のコレクタを他方のベースに交差接続したこと、または、ベース接地もしくはゲート接地のコルピッツ型発振器であることを特徴とする。
【００２８】
また、請求項１２に記載した電圧制御発振回路は、請求項７の電圧制御発振回路において、発振器が、片相出力の発振器であることを特徴とする。
【００２９】
前記構成によれば、発振器とバッファ増幅器を共通の動作電流で機能させるとともに、バッファ増幅器の電源系を分離して全体の消費電流，電源ノイズの影響を低減して、さらに、バッファ増幅器と定電圧発生回路の一部を共通化することにより低消費かつ小型化した電圧制御発振回路を得ることができる。
【発明の効果】
【００３０】
本発明によれば、雑音耐性の強い差動回路を用いた差動発振器と差動バッファ増幅器を共通の動作電流で機能させ全体の消費電流を低減して、さらに、バッファ増幅器と定電圧発生回路の一部を共通化することにより低消費かつ小型化した電圧制御発振回路を構成することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３２】
図１は本発明の実施の形態１における電圧制御発振回路を示す図である。図１において、１１は差動バッファ増幅器、１２は差動発振器、６１は定電圧発生回路である。
【００３３】
差動発振器１２は、電界効果トランジスタ１８，１９の各々のドレインとゲートが互いに交差接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４が電界効果トランジスタ１８，１９の各々のドレインに接続された差動発振回路形式である。また、電界効果トランジスタ１８，１９のソースは電界効果トランジスタ２０のドレインに接続され、バイアス端子１５を通じて電界効果トランジスタ２０のゲートがバイアスされることで差動発振器１２に流れる電流が決定される。
【００３４】
差動バッファ増幅器１１は、エミッタが共通に接続されたバイポーラトランジスタ２４，２５と負荷抵抗２６，２７から構成され、負荷抵抗２６，２７は電源電圧Ｖｃｃに接続される。バイポーラトランジスタ２４，２５の共通エミッタはインダクタ１６の中点に接続されている。このように差動バッファ増幅器１１と差動発振器１２が電源電圧Ｖｃｃに対して直列に接続されることになり、差動発振器１２の動作電流はインダクタ１６の中点から供給されるとともに、この動作電流は差動バッファ増幅器１１のテール電流としても作用する。
【００３５】
さらに、インダクタ１６の中点には接地容量２３が接続され、差動発振器１２と差動バッファ増幅器１１の間の不要な干渉を抑え、かつインダクタ１６へのノイズの回り込みを抑制するはたらきを持つ。差動発振器１２の発振信号は結合容量２１，２２を介して差動バッファ増幅器１１に入力され、出力端子１３から信号が取り出される。
【００３６】
また、図２は本実施の形態１における電圧制御発振回路の定電圧発生回路を示す図である。図２に示すように、差動バッファ増幅器１１のバイポーラトランジスタ２４，２５のベースは、抵抗２８，２９を介して低飽和の定電圧発生回路６１の出力と接続されておりバイアス電圧が供給されている。低飽和の定電圧発生回路６１は一般的なバンドギャップレギュレータ６９とオペアンプ６０で構成される。オペアンプ６０の出力はＮＰＮ型のバイポーラトランジスタ６８のベースに接続されコレクタを介して入力に帰還されている。
【００３７】
本実施の形態１によると、低飽和の定電圧発生回路６１を差動バッファ増幅器１１に接続することにより電源ノイズの影響を抑制し、かつ差動バッファ増幅器１１の電源系と分離しているために、差動バッファ増幅器１１の電源電圧Ｖｃｃを下げることなく振幅を出力することができるという特徴も持つ。これにより、差動バッファ増幅器１１の振幅を下げないことにより消費電流を増加させることなく、かつ電源ノイズの影響を抑制する効果が得られる。
【００３８】
図３は本発明の実施の形態２における電圧制御発振回路を示す図である。図３に示すように、差動発振器５９は、バイポーラトランジスタ３０，３１の各々のコレクタとベースが帰還容量３２，３３を介して互いに交差接続されると共に、インダクタ１６と容量１７が並列に接続されて構成される共振器１４がバイポーラトランジスタ３０，３１の各々のコレクタに接続された差動発振回路形式である。
【００３９】
バイポーラトランジスタ３０，３１は、エミッタが抵抗３６を介して接地されると共に、ベースが抵抗３４，３５を介してバイアス端子１５からバイアスされることで、差動発振器５９に流れる電流が決定される。差動発振器５９以外の構成は図１に示す発明の形態１と同一である。
【００４０】
本実施の形態２によると、実施の形態１の効果に加えて、差動発振器５９をバイポーラトランジスタ３０，３１で構成しているため、ＣＭＯＳと比較し電流増幅率ｇｍが高いため、より少ない電流で発振を開始するという特徴を合わせ持つ。
【００４１】
また、図４に示すように、差動発振器１２をベース接地型のコルピッツ型発振器とした構成としても良い。バイポーラトランジスタ３０，３１の各々のコレクタとエミッタ間に容量３７，３８、エミッタ間に容量３９が接続されると共に、インダクタ１６と容量１７が並列に接続された共振器１４がバイポーラトランジスタ３０，３１の各々のコレクタに接続された差動発振回路形式である。バイポーラトランジスタ３０，３１は、各々のエミッタが抵抗４０，４１で接地されると共に、ベースがバイアス端子１５からバイアスされることで、差動発振器１２に流れる電流が決定される。バイアス端子１５は接地容量４２で接地される。
【００４２】
この構成においても、実施の形態１と同様に、低飽和の定電圧発生回路６１を差動バッファ増幅器１１に接続して電源ノイズの影響を抑制し、かつ差動バッファ増幅器１１の電源系と分離しているために、差動バッファ増幅器１１の電源電圧Ｖｃｃを下げることなく振幅を出力でき、差動バッファ増幅器１１の振幅を下げないことにより消費電流を増加させることなく、かつ電源ノイズの影響を抑制する効果が得られる。なお、差動発振器１２をベース接地型のコルピッツ型発振器を例として説明したが、ゲート接地型のコルピッツ型発振器としても良い。
【００４３】
図５は本発明の実施の形態３における電圧制御発振回路を示す図である。本実施の形態３において、図２に示した定電圧発生回路６１の出力トランジスタであるバイポーラトランジスタ６８を差動バッファ増幅器１１における対のバイポーラトランジスタ２４，２５の一方を共用化する。図５に示すように、差動バッファ増幅器１１ａのバイポーラトランジスタ６５，６６を構成する。その他の構成は図２の本実施の形態１と同一である。
【００４４】
本実施の形態３によると、差動バッファ増幅器１１ａと定電圧発生回路６１の出力トランジスタを共用化することにより回路を簡素化し、かつ実施の形態１で説明したように差動バッファ増幅器１１ａの電源系と分離しているために、差動バッファ増幅器１１ａの電源電圧Ｖｃｃを下げることなく振幅を出力することができるという特徴も合わせ持つ。また、実施の形態２と同様に、差動発振器を電界効果トランジスタに代えてバイポーラトランジスタを用いても良い。
【００４５】
これにより、差動バッファ増幅器１１ａの振幅を下げないことにより消費電流を増加させることなく電源ノイズの影響を抑制する効果があり、実施の形態１と同等であり、かつ回路の共用化による簡素化によりマスク面積の削減に寄与することができる。
【００４６】
図６は本発明の実施の形態４における電圧制御発振回路を示す図である。図６において、４４はエミッタ接地のバッファ増幅器、４５はコレクタ接地のコルピッツ型発振器、４３は出力端子、４６は結合容量、４７は接地容量である。
【００４７】
図６に示すように、コルピッツ型発振器４５は、バイポーラトランジスタ４８のベース対エミッタ間に容量４９、エミッタ対コレクタ間に容量５０、ベース対コレクタ間に容量５１とインダクタ５２が組み合わされたコルピッツ型の発振回路であり、バイポーラトランジスタ４８のコレクタが接地容量４７により接地されるコレクタ接地形式をとっている。
【００４８】
バッファ増幅器４４は、バイポーラトランジスタ５３のエミッタを接地容量４７により接地し、インダクタ５４を負荷として持つエミッタ接地形式の増幅器である。エミッタ接地のバッファ増幅器４４のバイポーラトランジスタ５３のベースバイアスは定電圧発生回路６１の出力と接続されている。これにより、実施の形態１と同等の低飽和の定電圧発生回路６１をバッファ増幅器４４に接続して電源ノイズの影響を抑制し、かつバッファ増幅器４４の電源系と分離しているため、バッファ増幅器４４の電源電圧Ｖｃｃを下げることなく振幅を出力することができ、これにより、バッファ増幅器４４の振幅を下げないことにより消費電流を増加させることなく、かつ電源ノイズの影響を抑制する効果が得られる。
【００４９】
図７は本発明の実施の形態５における電圧制御発振回路を示す図である。本実施の形態５において、図６に示した定電圧発生回路６１の出力トランジスタであるバイポーラトランジスタ６８とバッファ増幅器４４のバイポーラトランジスタ５３を共用化する。図７に示すように、バッファ増幅器４４ａのバイポーラトランジスタ６７に共通して構成する。その他の構成は図６の実施の形態４と同一である。
【００５０】
本実施の形態５によると、バッファ増幅器４４ａと定電圧発生回路６１の出力トランジスタを共用化することにより回路を簡素化し、かつ実施の形態４で説明したように、バッファ増幅器４４ａの電源系と分離しているためバッファ増幅器４４ａの電源電圧Ｖｃｃを下げることなく振幅を出力することができるという特徴も合わせ持つ。これらにより、実施の形態３と同等の回路の共用化による簡素化によりマスク面積の削減に寄与できるという効果が得られる。
【産業上の利用可能性】
【００５１】
本発明に係る電圧制御発振回路は、雑音耐性の強い差動回路を用いた差動発振器と差動バッファ増幅器を共通の動作電流で機能させ全体の消費電流を低減して、さらに、バッファ増幅器と定電圧発生回路の一部を共通化することにより低消費かつ小型化した電圧制御発振回路を構成することができ、低消費を実現しつつ電源リップルの影響を低減でき、かつ低消費を実現する携帯機器の発振回路に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１におけるＣＭＯＳ型の電圧制御発振回路を示す図
【図２】本実施の形態１における電圧制御発振回路の定電圧発生回路を示した図
【図３】本発明の実施の形態２におけるバイポーラ型の電圧制御発振回路を示す図
【図４】本実施の形態２におけるコルピッツ型の電圧制御発振回路を示す図
【図５】本発明の実施の形態３における一部を共有化した電圧制御発振回路を示す図
【図６】本発明の実施の形態４における片相出力の電圧制御発振回路を示す図
【図７】本発明の実施の形態５における一部を共有化した片相出力の電圧制御発振回路を示す図
【図８】一般的なＰＬＬ回路を示すブロック図
【図９】従来のバッファ増幅器一体型の発振回路を示す回路図
【図１０】従来の差動発振器を示す回路図
【図１１】従来のバッファ増幅器一体型の発振回路の電源リップル対策を示す図
【図１２】従来のバッファ増幅器一体型の発振回路の電源リップル対策を示す図
【図１３】従来の差動発振回路の電源リップル対策を示す図
【図１４】従来の差動発振回路の電源リップル対策を示す図
【図１５】従来のバッファ増幅器一体型の差動発振回路（ＣＭＯＳ型）を示す回路図
【図１６】従来のバッファ増幅器一体型の差動発振回路（バイポーラ型）を示す回路図
【図１７】従来のバッファ増幅器一体型の差動発振回路（ＣＭＯＳ型）の電源リップル対策を示す図
【図１８】従来のバッファ増幅器一体型の差動発振回路（バイポーラ型）の電源リップル対策を示す図
【符号の説明】
【００５３】
１１，１１ａ  差動バッファ増幅器
１２  差動発振器（ＣＭＯＳ型）
１３，４３  出力端子
１４  共振器
１５  バイアス端子
１６，５２，５４  インダクタ
１７，３７，３８，３９，４９，５０，５１  容量
１８，１９，２０  電界効果トランジスタ
２１，２２，４６  結合容量
２３，４２，４７，６４  接地容量
２４，２５，３０，３１，４８，５３，６５，６６，６７，６８  バイポーラトランジスタ
２６，２７  負荷抵抗
２８，２９，３４，３５，３６，４０，４１，５５，５６，５７，５８，６３  抵抗
３２，３３  帰還容量
６２  フィルタ回路
４４，４４ａ  バッファ増幅器
４５  コルピッツ型発振器
５９  差動発振器（バイポーラ型）
６０  オペアンプ
６１  定電圧発生回路
６９  バンドギャップレギュレータ
【図１】
2007067647.tif 000003
【図２】
2007067647.tif 000004
【図３】
2007067647.tif 000005
【図４】
2007067647.tif 000006
【図５】
2007067647.tif 000007
【図６】
2007067647.tif 000008
【図７】
2007067647.tif 000009
【図８】
2007067647.tif 000010
【図９】
2007067647.tif 000011
【図１０】
2007067647.tif 000012
【図１１】
2007067647.tif 000013
【図１２】
2007067647.tif 000014
【図１３】
2007067647.tif 000015
【図１４】
2007067647.tif 000016
【図１５】
2007067647.tif 000017
【図１６】
2007067647.tif 000018
【図１７】
2007067647.tif 000019
【図１８】
2007067647.tif 000020