(57)【要約】【課題】製造コストが安く、小型化が可能なフォールデッドチッププレーナスタック型パッケージを提供すること。【解決手段】基板４５と、基板４５の上面に間隔をあけて配置されている、フォールディングされた第１半導体チップ４２及び第２半導体チップ４４と、第１半導体チップ４２及び第２半導体チップ４４と基板４５との間を電気的に接続するボンディングワイヤ４８と、第１半導体チップ４２、第２半導体チップ４４及びボンディングワイヤ４８を含む基板４５の上部を封止する封止部３７と、基板４５の下面に設けられたソルダボール５０とを備えている。【選択図】図４
2007266563.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上面に間隔をあけて配置されている、フォールディングされた第１半導体チップ及び第２半導体チップと、
前記第１半導体チップ及び前記第２半導体チップと前記基板との間を電気的に接続するボンディングワイヤと、
前記第１半導体チップ、前記第２半導体チップ及び前記ボンディングワイヤを含む前記基板の上部を封止する封止部と、
前記基板の下面に設けられたソルダボールと
を備えることを特徴とするフォールデッドチッププレーナスタック型パッケージ。
【請求項２】
前記基板上面の中央部に、前記第１半導体チップ及び前記第２半導体チップと電気的に接続するためのボンドフィンガを備えていることを特徴とする請求項１に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項３】
前記第１半導体チップ及び前記第２半導体チップが、
前記フォールデッド面にボンディングパッドが設けられたセンターパッド型チップであり、
前記ボンドフィンガを挟み、フォールデッド面が相互に対面するように、前記基板上に配置されていることを特徴とする請求項２に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項４】
前記第１半導体チップ及び前記第２半導体チップの前記ボンディングパッドが、前記ボンディングワイヤにより前記ボンドフィンガと電気的に接続されていることを特徴とする請求項３に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項５】
前記第１半導体チップの外側及び前記第２半導体チップの外側に位置する前記基板上面に、前記第１半導体チップ又は前記第２半導体チップと電気的に接続するためのボンドフィンガが設けられていることを特徴とする請求項１に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項６】
前記第１半導体チップ及び前記第２半導体チップが、
ボンディングパッドが、それぞれの半導体チップの外側部に設けられたエッジパッド型チップであり、
フォールデッド面が相互に対面するように、前記基板上に配置されていることを特徴とする請求項５に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項７】
前記第１半導体チップ及び前記第２半導体チップの前記ボンディングパッドが、前記ボンディングワイヤにより、前記基板のボンドフィンガと電気的に接続されていることを特徴とする請求項６に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項８】
前記基板上面の中央部、及び前記第１半導体チップの外側及び前記第２半導体チップの外側に位置する前記基板上面に、前記第１半導体チップ及び前記第２半導体チップと電気的に接続するためのボンドフィンガが設けられていることを特徴とする請求項１に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項９】
前記第１半導体チップ及び前記第２半導体チップが、
前記基板上面の中央部に位置するボンドフィンガを挟み、フォールデッド面が相互に対面するように配置されており、
前記第１半導体チップ及び前記第２半導体チップにおける前記フォールデッド面、及びそれぞれの外側部に、ボンディングパッドを備えていることを特徴とする請求項８に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項１０】
前記第１半導体チップ及び前記第２半導体チップの前記フォールデッド面及び前記外側部に設けられたボンディングパッドが、前記ボンディングワイヤにより、前記基板における近接する位置の前記ボンドフィンガとそれぞれ電気的に接続されていることを特徴とする請求項９に記載のフォールデッドチッププレーナスタック型パッケージ。
【請求項１１】
前記第１半導体チップ及び前記第２半導体チップが、第１テープ及び第２テープを介してフォールディングされていることを特徴とする請求項１に記載のフォールデッドチッププレーナスタック型パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタック型パッケージに関し、より詳しくは、フォールデッドチップ（Folded chip）を用いたフォールデッドチッププレーナスタック型パッケージに関する。
【背景技術】
【０００２】
半導体パッケージは、小型化とともに電気的特性の向上を図る方向で開発が進められてきた。特に、ＢＧＡ(Ball Grid Array)パッケージはその良い例である。このＢＧＡパッケージは、全体の大きさがチップの大きさに比べてそれほど大きくないので、半導体パッケージの実装面積を狭くすることができる。さらに、ソルダボールにより外部回路との電気的接続が行われるので、電気信号の伝達パスが短く、アセンブリの電気的特性を向上させることができる。
【０００３】
最近、上記ＢＧＡパッケージが有する長所に加えて、半導体素子の高集積化に対応して、より狭いピッチで形成されたシグナル／パワー入出力ピンを有するＦＢＧＡ（Fine-pitch BGA）パッケージが提案された。
【０００４】
図１は、従来のＦＢＧＡパッケージの構造を示す断面図である。
図１に示したように、従来のＢＯＣ(Board On Chip)タイプのＦＢＧＡパッケージは、センターパッド型の半導体チップ１１が基板１５上に接着層１３を介して接着されており、半導体チップ１１のボンディングパッド１２が、基板１５に形成されたウィンドウ部に位置するように構成されている。また、基板１５のウィンドウ部に露出している半導体チップ１１のボンディングパッド１２と基板１５のボンドフィンガ（図示していない）とが、ボンディングワイヤ１６により接続されており、半導体チップ１１を含む基板１５の上部及びボンディングワイヤ１６を含む基板１５のウィンドウ部が、ＥＭＣ（Epoxy Molding Compound：エポキシ成形用コンパウンド）などの封止剤で封止され、封止部１７が形成されている。さらに、基板１５の底面のボールランド（図示していない）には、ＦＢＧＡパッケージの外部回路への実装に用いられるソルダボール１８が設けられている。
【０００５】
このようなＢＯＣタイプのＦＢＧＡパッケージの場合には、チップ１１のボンディングパッド１２と基板１５のボンドフィンガとの間のワイヤボンディングを行うために、基板１５の中央部にウィンドウを形成しれなければならない。そのために、ウィンドウを必要としない基板を用いる場合に比べて、基板の製造コストが高く、パッケージ全体の製造コストが高いという問題がある。また、このようなＢＯＣタイプのＦＢＧＡパッケージは、基本的に１つのパッケージ内に１つのチップのみを内蔵する構造であるので、容量の増大に限界がある。
【０００６】
図２は、図１に示したＢＯＣタイプのＦＢＧＡパッケージの問題点を解決するために提案された従来のＦＢＧＡパッケージの構造を示す断面図である。図２に示したように、パッケージの容量を増大させるために、図１に示したＢＯＣタイプのＦＢＧＡパッケージに、さらにもう１つのチップを内蔵させたチップスタック型パッケージである。
【０００７】
このチップスタック型パッケージは、上部半導体チップ２４と基板２５との間の電気的接続に必要なボンディングワイヤ２６ｂの長さが長いので、モールディングの際、ボンディングワイヤ２６ｂの断線が発生しやすい。このチップスタック型パッケージには、特に、下部半導体チップ２１の電気信号パスの長さと上部半導体チップ２４の電気信号パスの長さ、すなわち、ボンディングワイヤ２６ａとボンディングワイヤ２６ｂの長さが著しく相違し、この長さの差によって信号伝達特性が低下するという致命的な欠点がある。また、ボンディングパッドがデュアルアレイ構造の場合は、スタックに対応する基板のデザインが難しいため、高速特性が要求される製品には適用することができないという欠点がある。なお、図２において、符号２３は接着層、２７は封止部、２８はソルダボールを表している。
【０００８】
図３は、従来のプレーナスタック型パッケージ（Planar stack package）の構造を示す断面図である。図３に示したように、プレーナスタック型パッケージは、半導体チップ３１、３４が基板３５上に並べて配置されて封止された構造である。このようなプレーナスタック型パッケージは、製造が容易であり、半導体チップ３１と基板３５との間、半導体チップ３４と基板３５との間の電気信号パスの長さが同じであるため、信号伝達特性が良好であり、さらに、ボンディングワイヤ３６ａ、３６ｂの長さが短いため、モールディングの際、断線がほとんど発生しないという長所を有している。
【０００９】
しかし、このプレーナスタック型パッケージには、エッジパッド型チップを適用することは容易であるが、センターパッド型チップを適用する場合には製造が難しいという欠点がある。特に、チップの大きさが大きい場合には、実質的に製造が困難である。チップの大きさが大きい場合には、チップの大きさに応じて基板の大きさが大きいパッケージを製造すればよいが、パッケージの実装面積が増加するので、プレーナスタック型パッケージの実用上の価値が低下する。さらに、プレーナスタック型パッケージの実装面積には制限があるので、実装自体が不可能な場合も発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来の諸問題を解決するためになされたものであって、ウィンドウのない基板を採用することによって、製造コストを低減したフォールデッドチッププレーナスタック型パッケージを提供することを目的としている。
【００１１】
また、本発明の別の目的は、プレーナスタック構造を採用することによって、良好な信号伝達特性が確保されるようにしたフォールデッドチッププレーナスタック型パッケージを提供することにある。
【００１２】
また、本発明のさらに別の目的は、フォールデッドチップを適用したプレーナスタック構造を採用することによって、小型化を図ったフォールデッドチッププレーナスタック型パッケージを提供することにある。
【００１３】
また、本発明のさらに別の目的は、プレーナスタック構造で、かつ、実装面積を狭くすることができるフォールデッドチッププレーナスタック型パッケージを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明に係るフォールデッドチッププレーナスタック型パッケージ（１）は、基板と、前記基板の上面に間隔をあけて配置されている、フォールディングされた第１半導体チップ及び第２半導体チップと、前記第１半導体チップ及び前記第２半導体チップと前記基板との間を電気的に接続するボンディングワイヤと、前記第１半導体チップ、前記第２半導体チップ及び前記ボンディングワイヤを含む前記基板の上部を封止する封止部と、前記基板の下面に設けられたソルダボールとを備えることを特徴としている。
【００１５】
ここで、上記フォールデッドチッププレーナスタック型パッケージ（１）において、前記基板上面の中央部に、前記第１半導体チップ及び前記第２半導体チップと電気的に接続のためのボンドフィンガを備えていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップは、フォールデッド面にボンディングパッドが設けられたセンターパッド型チップであり、前記ボンドフィンガを挟み、フォールデッド面が相互に対面するように、前記基板上に配置されていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップの前記ボンディングパッドが、前記ボンディングワイヤにより前記ボンドフィンガと電気的に接続されていることが好ましい。
【００１６】
また、上記フォールデッドチッププレーナスタック型パッケージ（１）において、前記第１半導体チップの外側及び前記第２半導体チップの外側に位置する前記基板上面に、前記第１半導体チップ及び前記第２半導体チップと電気的に接続するためのボンドフィンガが設けられていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップは、ボンディングパッドが、それぞれの半導体チップの外側部に設けられたエッジパッド型チップであり、フォールデッド面が相互に対面するように、前記基板上に配置されていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップの前記ボンディングパッドが、前記ボンディングワイヤにより、前記基板のボンドフィンガと電気的に接続されていることが好ましい。
【００１７】
また、上記フォールデッドチッププレーナスタック型パッケージ（１）において、前記基板上面の中央部、及び前記第１半導体チップの外側及び前記第２半導体チップの外側に位置する前記基板上面に、前記第１半導体チップ及び前記第２半導体チップと電気的に接続するためのボンドフィンガが設けられていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップは、前記基板上面の中央部に位置するボンドフィンガを挟み、フォールデッド面が相互に対面するように配置されており、前記第１半導体チップ及び前記第２半導体チップにおける前記フォールデッド面、及びそれぞれの外側部に、ボンディングパッドを備えていることが好ましい。また、前記第１半導体チップ及び前記第２半導体チップの前記フォールデッド面及び前記外側部に設けられたボンディングパッドが、前記ボンディングワイヤにより、前記基板における近接する位置の前記ボンドフィンガとそれぞれ電気的に接続されていることが好ましい。
【００１８】
また、上記フォールデッドチッププレーナスタック型パッケージ（１）において、前記第１半導体チップ及び前記第２半導体チップは、第１テープ及び第２テープを介してフォールディングされていることが好ましい。
【発明の効果】
【００１９】
上記のように、本発明に係るフォールデッドチッププレーナスタック型パッケージによれば、プレーナスタック構造が採用されているので、製造が容易であり、また、センターパッド型はもとより、エッジパッド型のチップも適用可能である。さらに、基板のウィンドウを形成する必要がないので、製造コストを低減することができる。その上、基板のデザインの自由度が高まるので、高速性能が要求される製品への適用が可能である。また、フォールディングされたチップが用いられるため、チップが占める面積が狭くなり、それに伴って、基板の大きさはもとより、パッケージの全体の大きさを小型化することができる。その結果、実装面積の制限を克服することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、添付する図面を参照し、本発明の好ましい実施の形態に係るフォールデッドチッププレーナスタック型パッケージを詳細に説明する。
【００２１】
本発明に係るフォールデッドチッププレーナスタック型パッケージは、フォールデッドチップ（folded chip：折り重ねられた構造のチップ）のプレーナスタック配置（平らな基板上に並べられた配置）を基本構成としている。このパッケージの場合には、プレーナスタック配置が採用されているので、パッケージの製造が容易であるとともに、良好な信号伝達特性を確保することができる。また、フォールデッドチップを用いることによって、プレーナスタック構造を採用する際に大きな課題となるパッケージの大型化に関する問題を解決することができるので、実装面積の制限問題を克服することができる。
【００２２】
図４は、本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。
図４に示したように、実施の形態に係るフォールデッドチッププレーナスタック型パッケージは、基板４５と、基板４５上に間隔をあけて配置されたフォールデッド構造の第１半導体チップ４２及び第２半導体チップ４４と、第１半導体チップ４２及び第２半導体チップ４４と基板４５との間を電気的に接続する複数のボンディングワイヤ４８と、第１半導体チップ４２、第２半導体チップ４４及びボンディングワイヤ４８を含む基板４５の上部が封止剤によって封止された封止部４９と、基板４５の下面に設けられた外部回路への接続手段であるソルダボール５０とで構成されている。
【００２３】
上記基板４５は回路パターン（図示していない）を有し、また、上面中央部に、第１半導体チップ４２及び第２半導体チップ４４と電気的に接続するための電極端子、すなわち、ボンドフィンガ４６を備え、下面に、ソルダボール５０が接合されるボールランド４７を備えている。
【００２４】
第１半導体チップ４２及び第２半導体チップ４４は、その内側の第１テープ５２とともに、第２テープ５４を介して折り重ねられた構造となっており、ボンドフィンガ４６を挟み、フォールデッド面（折り曲げ部の外側面）が相互に対向する配置で、基板４５の上面に、接着層４３により接着されている。なお、基板４５と第１半導体チップ４２及び第２半導体チップ４４との間は、接着層４３により離隔した状態となっている。ここで、第１半導体チップ４２及び第２半導体チップ４４は、フォールデッド面にボンディングパッド（図示していない）が設けられたセンターパッド型チップである。また、第１半導体チップ４２及び第２半導体チップ４４は、それらのフォールデッド面に設けられたボンディングパッドが、ボンディングワイヤ４８により基板４５のボンドフィンガ４６と電気的に接続されている。このフォールデッドチッププレーナスタック型パッケージは、第１半導体チップ４２と基板４５、第２半導体チップ４４と基板４５との間を接続するそれぞれのボンディングワイヤ４８の長さが同じである。そのため、電気信号の伝達パスの長さが同じになり、全体的に良好な信号伝達特性を有している。
【００２５】
封止部４９は、第１半導体チップ４２、第２半導体チップ４４、これらの半導体チップのボンディングパッド形成面及びボンディングワイヤ４８を、外部の環境から保護するために形成されるものである。また、ソルダボール５０は、基板４５の下面に設けられたボールランド４７に接合されている。
【００２６】
このように、実施の形態に係るフォールデッドチッププレーナスタック型パッケージは、センターパッド型チップを適用することが可能であり、基板にウィンドウを形成する必要がないので、ウィンドウの形成工程を省略することができる。そのため、パッケージの製造コストを低減することが可能である。
【００２７】
また、実施の形態に係るフォールデッドチッププレーナスタック型パッケージは、フェースアップタイプの２層構造であるため、トレースルーティング（Trace Routing）の自由度が高い。それにより、トレース長さが短くなり、ボンディングワイヤの本数が少なくなるので、電気的特性が改善され、実施の形態に係るパッケージは、高速が要求される製品に適用可能である。
【００２８】
さらに、実施の形態に係るフォールデッドチッププレーナスタック型パッケージでは、フォールディングされたチップが用いられるので、チップの占める面積が狭くなり、その結果、基板の小型化が図られ、パッケージの全体の大きさを小さくすることができるので、パッケージの実装面積の制限問題を克服することができる。
【００２９】
以下、図５Ａ〜図５Ｄを参照して、本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造方法を説明する。
【００３０】
図５Ａは、フォールデッドチップの形成方法を説明するための図である。図５Ａに示したように、ウエハ５１の裏面に第１テープ５２を接着させた状態でソーイングを行い、個別のチップ５３に切断する。次に、得られたチップ５３の裏面に接着された第１テープ５２上の片側半分の部分に第２テープ５４を接着し、その状態で第２テープ５４が接着していない、裏面のもう一方側半分の部分の第１テープ５２が、第２テープ５４に対面するようにチップ５３をフォールディングする（折り曲げる）。上記の方法によって、フォールデッドチップ５５を作製することができる。ここで、第２テープ５４は、フォールディング時に、折り曲げ部に発生するストレスを軽減するために用いられるものであり、場合によっては第２テープの使用を省略することができる。その場合には、第１テープ５２のみを使用してチップのフォールディングを行うことになる。図示していないが、フォールデッドチップ５５には、フォールデッド面（折り曲げ部の外側面）にボンディングパッドが配置される。
【００３１】
図５Ｂは、基板にフォールデッドチップを配設した段階におけるパッケージの構造を示す断面図である。図５Ｂに示したように、１組のフォールデッドチップ（以下、第１半導体チップ４２及び第２半導体チップ４４と称する）を、接着剤を用いて、基板４５の上面に相互に間隔をあけて接着する。接着剤によって形成された層が接着層４３である。この場合、基板４５の中央部に設けられたボンドフィンガ４６を挟んで、第１半導体チップ４２と第２半導体チップ４４が位置するようにする。なお、基板４５の下面には、ボールランド４７が形成されている。
【００３２】
図５Ｃは、ワイヤボンディングを行った段階におけるパッケージの構造を示す断面図である。図５Ｃに示したように、ワイヤボンディングを行うことにより、対面しているフォールデッド面に設けられた、第１半導体チップチップ４２及び第２半導体チップ４４のボンディングパッドと基板４５のボンディングフィンガ４６とをボンディングワイヤ４８で接続する。この際、ワイヤボンディングは、直角になるようにすることが好ましい。
【００３３】
図５Ｄは、封止剤により封止を行った段階におけるパッケージの構造を示す断面図である。図５Ｄに示したように、第１半導体チップ４２、第２半導体チップ４４及びボンディングワイヤ４８が、外部環境により損傷することを防止するために、第１半導体チップ４２、第２半導体チップ４４及びボンディングワイヤ４８を覆うように、基板４５の上部をＥＭＣなどの封止剤で封止することにより封止部４９を形成する。次に、基板４５の下面に設けられたボールランド４７に、外部回路への実装時の接続用ソルダボール５０を接合する。これらの一連の処理により、本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造が完了する。
【００３４】
上記実施の形態では、センターパッド型のチップと、ボンドフィンガが上面の中央部に配置された基板との組合せの場合について、図面を参照して説明した。本発明の別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージにおいては、センターパッド型のチップに代えてエッジパッド型のチップを用いることが可能である。ただし、その場合には、ボンドフィンガが基板のエッジ側、すなわち半導体チップの外側に配置された基板を用いる。
【００３５】
図６は、上記本発明の別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。図６に示したように、この実施の形態の場合には、フォールディングされた第１半導体チップ４２ａ及び第２半導体チップ４４ａがエッジパッド型である。また、基板４５のボンドフィンガ４６ａが、上面の中央部に配置されていた前述の実施の形態の場合とは異なり、第１半導体チップ４２ａ及び第２半導体チップ４４ａの外側（フォールデッド部の反対側）に配置されている。さらに、ボンディングワイヤ４８が、基板４５のエッジ側、すなわち、第１半導体チップ４２ａ及び第２半導体チップ４４ａの外側に位置している。それ以外の部分の構成は、センターパッド型のチップが用いられた前述の実施の形態の場合と同じである。
【００３６】
図７は、本発明のさらに別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。図７に示したように、この実施の形態に係るフォールデッドチッププレーナスタック型パッケージは、フォールディングされた第１半導体チップ４２ｂ及び第２半導体チップ４４ｂが、センター及びエッジにボンディングパッドを備えたダブルボンディングパッド構造のチップであり、基板４５にはボンドフィンガ４６、４６ａが、第１半導体チップ４２ｂ及び第２半導体チップ４４ｂのボンディングパッドに対応して、基板４５の上面の中央部及び両側エッジ部（第１半導体チップ４２ｂの外側及び第２半導体チップ４４ｂの外側）に配置されている。さらに、ボンディングワイヤ４８により、基板４５の中央部、第１半導体チップ４２ｂの外側及び第２半導体チップ４４ｂの外側の各々で、各チップ４２ｂ、４４ｂのボンディングパッドとそれに対応する基板４５のボンドフィンガ４６、４６ａとの間が接続されている。
【００３７】
図８は、さらに別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。図８に示したように、この実施の形態に係るフォールデッドチッププレーナスタック型パッケージは、上記実施の形態の場合とは異なり、基板の代わりにリードフレーム８０が適用されている。また、半導体チップ６０は、リードフレーム８０のインナーリード８２の上面及び下面の各々に取り付けられ、フォールデッド面に配置されたボンディングパッド（図示していない）とボンディングパッドに近接する部分のインナーリード８２とがボンディングワイヤ８６で接続され、リードフレーム８０のアウターリード８４部分を除く領域が封止部８９で封止された構造となっている。
【００３８】
このようなリードフレームを用いるフォールデッドチッププレーナスタック型パッケージにおいても、すでに説明した実施の形態に係るフォールデッドチッププレーナスタック型パッケージと同様な効果が得られる。
【００３９】
以上、本発明に係るフォールデッドチッププレーナスタック型パッケージについて、特定の実施の形態に関連付けて図面を参照し説明したが、本発明はそれらの実施の形態に限定されるものではなく、特許請求の範囲に記載された技術的思想から逸脱しない範囲内で様々な改良及び変更が可能であり、当業界で通常の知識を有する者であれば、それらも本発明の技術的範囲に属することを容易に理解できるであろう。
【図面の簡単な説明】
【００４０】
【図１】従来のＢＯＣタイプのＦＢＧＡパッケージの構造を示す断面図である。
【図２】図１に示したＢＯＣタイプのＦＢＧＡパッケージの問題点を解決するために提案された従来のＦＢＧＡパッケージの構造を示す断面図である。
【図３】従来のプレーナスタック型パッケージの構造を示す断面図である。
【図４】本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。
【図５Ａ】本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造方法を説明するための図であり、フォールデッドチップの形成方法を示す図である。
【図５Ｂ】本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造方法を説明するための図であり、基板にフォールデッドチップを配設した段階におけるパッケージの構造を示す断面図である。
【図５Ｃ】本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造方法を説明するための図であり、ワイヤボンディングを行った段階におけるパッケージの構造を示す断面図である。
【図５Ｄ】本発明の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの製造方法を説明するための図であり、封止剤により封止を行った段階におけるパッケージの構造を示す断面図である。
【図６】本発明の別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。
【図７】本発明のさらに別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。
【図８】本発明のさらに別の実施の形態に係るフォールデッドチッププレーナスタック型パッケージの構造を示す断面図である。
【符号の説明】
【００４１】
４２、４２ａ、４２ｂ    第１半導体チップ
４３    接着層
４４、４４ａ、４４ｂ    第２半導体チップ
４５    基板
４６    ボンドフィンガ
４７    ボールランド
４８    ボンディングワイヤ
４９    封止部
５０    ソルダボール
５１    ウエハ
５２    第１テープ
５３    チップ
５４    第２テープ
【図１】
2007266563.tif 000003
【図２】
2007266563.tif 000004
【図３】
2007266563.tif 000005
【図４】
2007266563.tif 000006
【図５Ａ】
2007266563.tif 000007
【図５Ｂ】
2007266563.tif 000008
【図５Ｃ】
2007266563.tif 000009
【図５Ｄ】
2007266563.tif 000010
【図６】
2007266563.tif 000011
【図７】
2007266563.tif 000012
【図８】
2007266563.tif 000013