(57)【要約】      （修正有）【課題】信号遅延の問題を解決しながら、強度的に優れ、製造時の第１絶縁膜へのスクラッチや膜はがれを防止し、かつ、製造工程を増加することなく低コストにて製造することができる配線構造およびその製造方法を提供すること。【解決手段】基板１００上の所定領域に第１絶縁膜１０１を形成する工程と、基板上の他の領域および第１絶縁膜の上に第２絶縁膜１０３を堆積し、第１絶縁膜上の第２絶縁膜が膜厚１０〜２００ｎｍとなるように平坦化する工程と、第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域にそれぞれ配線溝１０５を形成する工程と、配線溝の内面に拡散防止膜を形成する工程と、第２絶縁膜上に配線溝が完全に埋まる膜厚で金属膜を堆積し、第２絶縁膜上の金属膜を除去して配線溝内に配線１０６を形成する工程とを備える配線構造の製造方法およびこの製造方法によって製造された配線構造を提供することにより、上記課題を解決する。【選択図】図１
2007005628.tif 000002
【特許請求の範囲】
【請求項１】
基板上の所定領域に形成された第１絶縁膜と、基板上の他の領域および前記第１絶縁膜上に形成された第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第２絶縁膜と、前記第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域がそれぞれ有する配線溝の内面に形成された拡散防止膜と、前記配線溝内に拡散防止膜を介して形成された配線とを備えたことを特徴とする配線構造。
【請求項２】
積層領域の第１絶縁膜および／または単層領域の第２絶縁膜における配線溝から基板に達するビアホールが形成され、このビアホールの内面に拡散防止膜が形成され、ビアホール内に拡散防止膜を介して導電体が形成された請求項１に記載の配線構造。
【請求項３】
第１絶縁膜と基板との間および第２絶縁膜と基板との間に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第３絶縁膜が形成されてなる請求項１または２に記載の配線構造。
【請求項４】
第２絶縁膜および配線の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜が形成されてなる請求項１〜３の何れか１つに記載の配線構造。
【請求項５】
第２絶縁膜および配線の上に形成された第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜と、
前記第４絶縁膜上の所定領域に形成された２層目の第１絶縁膜と、
第４絶縁膜上の他の領域および前記２層目の第２絶縁膜上に形成された２層目の第２絶縁膜と、
前記２層目の第１絶縁膜と２層目の第２絶縁膜との積層領域および２層目の第２絶縁膜の単層領域がそれぞれ有する２層目の配線溝および２層目の配線溝から第４絶縁膜を貫通して下層の配線に達する２層目のビアホールの内面に形成された２層目の拡散防止膜と、
前記２層目の配線溝および２層目のビアホールの内部に前記２層目の拡散防止膜を介して形成された２層目の配線とを有する積層配線層をさらに備えてなる請求項１〜３の何れか１つに記載の配線構造。
【請求項６】
積層配線層が２層以上繰り返し形成された請求項５に記載の配線構造。
【請求項７】
第１絶縁膜の比誘電率が１．５〜３．５であり、第２絶縁膜の比誘電率が３．４〜４．３である請求項１〜６の何れか１つに記載の配線構造。
【請求項８】
第３絶縁膜の比誘電率が４〜８である請求項１〜７の何れか１つに記載の配線構造。
【請求項９】
第４絶縁膜の比誘電率が４〜８である請求項４〜８の何れか１つに記載の配線構造。
【請求項１０】
第２絶縁膜の機械的強度が１０〜２０ＧＰａである請求項４〜９の何れか１つに記載の配線構造。
【請求項１１】
第１絶縁膜が基板上に離間して複数形成され、隣接する第１絶縁膜の間に第２絶縁膜が形成され、隣接する第１絶縁膜の間における第２絶縁膜の一部の領域が、チップ単位に分割するための切断領域とされた請求項１〜１０の何れか１つに記載の配線構造。
【請求項１２】
２層目の第１絶縁膜が下層の第４絶縁膜上に離間して複数形成され、隣接する２層目の第１絶縁膜の間に２層目の第２絶縁膜が形成され、隣接する２層目の第１絶縁膜の間における２層目の第２絶縁膜の一部の領域が、下層の切断領域の直上に配置され、２層目の第１絶縁膜と２層目の第２絶縁膜に配線および／または導電体が形成されている請求項１１に記載の配線構造。
【請求項１３】
基板上の所定領域に第１絶縁膜を形成する工程と、
基板上の他の領域および前記第１絶縁膜の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第２絶縁膜を堆積し、第１絶縁膜上の前記第２絶縁膜が膜厚１０〜２００ｎｍとなるように平坦化する工程と、
前記第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域にそれぞれ配線溝を形成する工程と、
前記配線溝の内面に拡散防止膜を形成する工程と、
第２絶縁膜上に配線溝が完全に埋まる膜厚で金属膜を堆積し、第２絶縁膜上の前記金属膜を除去して配線溝内に配線を形成する工程とを備えることを特徴とする配線構造の製造方法。
【請求項１４】
配線溝を形成する前に、積層領域の第１絶縁膜および／または単層領域の第２絶縁膜に基板に達するまでビアホールを形成し、その後、ビアホールの上部と連通するように配線溝を形成し、
配線溝の内面に拡散防止膜を形成する際に、ビアホールの内面にも拡散防止膜を形成し、
第２絶縁膜上にビアホールおよび配線溝が完全に埋まる膜厚で金属膜を堆積し、第２絶縁膜を除去してビアホールに導電体を形成する請求項１３に記載の配線構造の製造方法。
【請求項１５】
第１絶縁膜を形成する前に、基板上に第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第３絶縁膜を形成する工程を含む請求項１３または１４に記載の配線構造の製造方法。
【請求項１６】
配線を形成した後に、第２絶縁膜および配線の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜を形成する工程を含む請求項１３〜１５の何れか１つに記載の配線構造の製造方法。
【請求項１７】
配線を形成した後に、第２絶縁膜および配線の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜を形成する工程と、
前記第４絶縁膜上の所定領域に２層目の第１絶縁膜を形成する工程と、
第４絶縁膜上の他の領域および前記２層目の第１絶縁膜上に２層目の第２絶縁膜を形成する工程と、
前記２層目の第１絶縁膜と２層目の第２絶縁膜との積層領域および２層目の第２絶縁膜の単層領域に第４絶縁膜を貫通して下層の配線に達する２層目のビアホールを形成し、２層目のビアホールの上部に連通する２層目の配線溝を形成する工程と、
２層目のビアホールおよび２層目の配線溝の内面に２層目の拡散防止膜を形成する工程と、
２層目の第２絶縁膜上に２層目のビアホールおよび２層目の配線溝が完全に埋まる膜厚で金属膜を堆積し、２層目の第２絶縁膜上の前記金属膜を除去して２層目のビアホール内に２層目の導電体を形成し、２層目の配線溝内に２層目の配線を形成する工程とを有する積層配線層形成工程をさらに備えてなる請求項１３〜１５の何れか１つに記載の配線構造の製造方法。
【請求項１８】
積層配線層形成工程を２回以上繰り返す請求項１７に記載の配線構造の製造方法。
【請求項１９】
第１絶縁膜の比誘電率が１．５〜３．５であり、第２絶縁膜の比誘電率が３．４〜４．３である請求項１３〜１８の何れか１つに記載の配線構造の製造方法。
【請求項２０】
第３絶縁膜の比誘電率が４〜８である請求項１３〜１９の何れか１つに記載の配線構造の製造方法。
【請求項２１】
第４絶縁膜の比誘電率が４〜８である請求項１６〜２０の何れか１つに記載の配線構造の製造方法。
【請求項２２】
第２絶縁膜の機械的強度が１０〜２０ＧＰａである請求項１６〜２１の何れか１つに記載の配線構造の製造方法。
【請求項２３】
第１絶縁膜を基板上に離間して複数形成し、隣接する第１絶縁膜の間に第２絶縁膜を形成し、隣接する第１絶縁膜の間における第２絶縁膜の一部の領域を、チップ単位に分割するための切断領域とする請求項１３〜２２の何れか１つに記載の配線構造の製造方法。
【請求項２４】
２層目の第１絶縁膜を第４絶縁膜上に離間して複数形成し、隣接する２層目の第１絶縁膜の間に２層目の第２絶縁膜を形成して、隣接する２層目の第１絶縁膜の間における２層目の第２絶縁膜の一部の領域を、下層の切断領域の直上に配置し、２層目の第１絶縁膜と２層目の第２絶縁膜に配線および／または導電体を形成する請求項２３に記載の配線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造およびその製造方法に関し、詳しくは配線間容量を低減し、かつ、機械的強度を向上した配線構造およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化に伴い、金属配線についてもアルミニウムより電気抵抗率の低い銅を用い、埋め込み配線形成技術により微細化、多層配線化が進んできており、更なる高性能、高速化のためには、層間絶縁膜の比誘電率の低下が必要となってきている。
層間絶縁膜に比誘電率の低い絶縁膜(低誘電率絶縁膜)を用いると、配線間容量が低減でき、信号伝達遅延を回避することに有効であることが一般に知られている。
しかし、低誘電率絶縁膜は一般的に機械的強度が低く、加えて熱伝導率が低いといった半導体装置を構成する上で問題となる点も存在している。
【０００３】
そこで、信号遅延が問題となる領域に低誘電率膜を用い、その他の領域には比誘電率は高いが、機械的強度、放熱性に優れたシリコン酸化膜を用いた埋め込み配線形成法が、特開２００２−１４１４１０号公報（特許文献１）にて提案されている。この文献には２種類の形成方法が記載されている。
【０００４】
第１の形成方法では、図８（ａ）に示すように、半導体基板８００上に、ハイドロジェン・シルセスキオサン膜、アモルファスカーボン膜、炭素含有シリコン酸化膜膜あるいはポリアリルエーテル膜といった低誘電率絶縁膜８０１を形成し、第１の領域にマスクパターンを形成し、選択エッチングによりその他の領域の低誘電率絶縁膜８０１を除去する。次に、低誘電率絶縁膜８０１に対し比誘電率が高く、機械的強度の強い、炭化シリコン膜、シリコン酸化窒化膜あるいはシリコン窒化膜といった高誘電率絶縁膜８０２を形成し、低誘電率絶縁膜８０１が露出するまで研磨により平坦化する。
【０００５】
次に、図８（ｂ）に示すように、配線溝を形成するためのマスクパターン８０３を低誘電率絶縁膜８０１および高誘電率絶縁膜８０２の上に形成する。続いて、図８（ｃ）に示すように、エッチングにより配線溝８０４を形成し、その後、配線溝８０４が完全に埋まる膜厚で銅膜を堆積し、研磨により平坦化して配線溝内に銅配線を形成する。
以上の工程により、信号遅延が問題となる領域に低誘電率膜８０１を用い、その他の領域には比誘電率は高いが機械的強度、放熱性に優れた高誘電率絶縁膜８０２を用いた埋め込み配線構造が形成される。
【０００６】
また、第２の形成方法では、図９（ａ）に示すように、半導体基板９００上に低誘電率膜９０１を形成し、その上に低誘電率絶縁膜９０１に対し比誘電率が高く機械的強度の高い第１の高誘電率絶縁膜（炭化シリコン膜）９０２を形成し、低誘電率絶縁膜９０１を残したい領域を被覆するマスクパターンを形成し、選択エッチにより第１の高誘電率絶縁膜９０２および低誘電率絶縁膜９０１を除去する。次に、相対的に比誘電率が高く、機械的強度の強い第２の高誘電率絶縁膜（シリコン酸化膜）９０３を基板９００上に形成し、第１の高誘電率絶縁膜８０２が露出するまで研磨により平坦化する。
【０００７】
次に、図９（ｂ）に示すように、配線溝を形成するためのマスクパターン９０４を第１および第２の高誘電率絶縁膜９０２、９０３上に形成し、図９（ｃ）に示すようにエッチングにより低誘電率絶縁膜９０１と第１の高誘電率絶縁膜９０２との積層膜および第２の高誘電率絶縁膜９０３に配線溝９０５を形成し、その後、配線溝９０５が完全に埋まる膜厚で銅膜を堆積し、研磨により平坦化して配線溝内に銅配線を形成する。
以上の工程により、信号遅延が問題となる領域に低誘電率絶縁膜９０１を用い、その他の領域には比誘電率は高いが機械的強度、放熱性に優れた第２の高誘電率絶縁膜９０３を用いた埋め込み配線構造が形成される。
【０００８】
【特許文献１】特開２００２−１４１４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記第１の形成方法では、機械的強度の低い低誘電率絶縁膜８０１が、層間絶縁膜を平坦化する際と埋め込み配線を形成する際の２度の研磨にさらされることとなり、低誘電率絶縁膜８０１に膜はがれ、スクラッチなどが発生することが懸念され、また、機械的強度が低い膜（低誘電率絶縁膜８０１）と高い膜（高誘電率絶縁膜８０２）を同時に研磨するのは、研磨レートに差異が生じやすく、研磨後の膜厚制御が困難である。
【００１０】
また、上記第２の形成方法では、低誘電率絶縁膜９０１上に機械的強度の高い第２の高誘電率絶縁膜９０２が存在するため、層間絶縁膜の平坦化の際と埋め込み配線を形成する際の２度の研磨時に低誘電率絶縁膜９０１に与えるダメージを低減することができるが、第１と第２の高誘電率絶縁膜９０２、９０３に異なる材料を用いているため、研磨レートに差異が生じやすく、研磨後の膜厚制御が困難となり、それに加え、低誘電率膜９０１上に機械的強度の高い第１の高誘電率絶縁膜９０２の形成工程が増加する。
また、低誘電率絶縁膜９０１と第１の高誘電率絶縁膜９０２との積層膜および第２の高誘電率絶縁膜９０３を一度にエッチングして配線溝８０５を形成するため、エッチング箇所によってエッチングレートが異なって配線溝の深さにばらつきを生じることが懸念される。
また、第１および第２の形成方法において、半導体基板上に配線を形成した後、各配線をチップ単位にダイシング装置にて切断する場合に、切断領域に低誘電率絶縁膜が存在すると、低誘電率膜界面での膜はがれなどが懸念される。
【００１１】
本発明は、このような問題に鑑み、信号遅延の問題を解決しながら、強度的に優れ、製造時の低誘電率絶縁膜へのスクラッチや膜はがれを防止し、かつ、製造工程を増加することなく低コストにて製造することができる配線構造およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
かくして、本発明によれば、基板上の所定領域に形成された第１絶縁膜と、基板上の他の領域および前記第１絶縁膜上に形成された第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第２絶縁膜と、前記第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域がそれぞれ有する配線溝の内面に形成された拡散防止膜と、前記配線溝内に拡散防止膜を介して形成された配線とを備えた配線構造が提供される。
また、本発明の別の観点によれば、基板上の所定領域に第１絶縁膜を形成する工程と、基板上の他の領域および前記第１絶縁膜の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第２絶縁膜を堆積し、第１絶縁膜上の前記第２絶縁膜が膜厚１０〜２００ｎｍとなるように平坦化する工程と、前記第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域にそれぞれ配線溝を形成する工程と、前記配線溝の内面に拡散防止膜を形成する工程と、第２絶縁膜上に配線溝が完全に埋まる膜厚で金属膜を堆積し、第２絶縁膜上の前記金属膜を除去して配線溝内に配線を形成する工程とを備える配線構造の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、以下の顕著な効果を奏する。
（１）第１絶縁膜（低誘電率膜）の領域を、信号遅延が問題となる配線領域に用い、第２絶縁膜（相対的に比誘電率が高い絶縁膜）の領域を、比誘電率は高いけれども機械的強度および放熱性に優れた配線領域に用いた埋め込み配線構造を、工程数を増加させることなく低コストにて得ることができる。
（２）第１絶縁膜上に第２絶縁膜を存在させることにより、第２絶縁膜を平坦化するための研磨による第１絶縁膜へのスクラッチや膜はがれを防止できる。さらに、第１絶縁膜は第２絶縁膜に比して一般的に機械的強度が弱いため、機械的強度の高い膜と低い膜を一度に研磨することが無く、第２絶縁膜の膜厚制御が容易となる。
（３）この配線構造を用いてワイヤーボンディングを行なう際の膜はがれや、基板の強度不足に起因するクラックなどを抑制することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の配線構造は、基板上の所定領域に形成された第１絶縁膜と、基板上の他の領域および前記第１絶縁膜上に形成された第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第２絶縁膜と、前記第１絶縁膜と第２絶縁膜との積層領域および第２絶縁膜の単層領域がそれぞれ有する配線溝の内面に形成された拡散防止膜と、前記配線溝内に拡散防止膜を介して形成された配線とを備えたことを特徴とする。
以下、本発明の配線構造の各構成要素について説明する。
【００１５】
（基板）
本発明において、基板としては特に限定されず、例えばシリコン、ガリウム等の半導体基板、化合物半導体基板、ＳＯＩ基板、絶縁性基板（例えばガラス基板および樹脂製基板）等が挙げられる。また、これらの基板上にＭＯＳトランジスタ、メモリ素子、容量素子、抵抗素子等の半導体素子や配線が形成されていてもよい。
【００１６】
（第１絶縁膜）
低誘電率絶縁膜としての第１絶縁膜は、特に限定されず、例えばハイドロジェン・シルセスキオサン膜、アモルファスカーボン膜、炭素含有シリコン酸化膜およびポリアリルエーテル膜等が挙げられる。これらの中でも、比誘電率が１〜４、好ましくは１．５〜３．５の低誘電率絶縁膜が好ましく、特に炭素含有シリコン酸化膜（ＳｉＯＣ膜）が好ましい。
第１絶縁層を形成する方法としては特に限定されず、例えば化学的気相成長法（ＣＶＤ法）、塗布法等を挙げることができる。また、膜厚としては１８０〜５５０ｎｍ程度が挙げられる。
【００１７】
（第２絶縁膜）
第２絶縁膜としては、第１絶縁膜よりも高い比誘電率を有するものであれば特に限定されず、例えばシリコン酸化膜、フッ素含有シリコン酸化膜、炭化シリコン膜、シリコン酸化窒化膜およびシリコン窒化膜等が挙げられる。これらの中でも、比誘電率が３〜４．５、好ましくは３．４〜４．３であり、かつ、機械的強度が４ＧＰａ以上、好ましくは１０〜２０ＧＰａである絶縁膜が好ましく、特にシリコン酸化膜（ＳｉＯ2膜）が好ましい。
高誘電率絶縁層を形成する方法としては特に限定されず、例えば化学的気相成長法（ＣＶＤ法）、塗布法等を挙げることができる。また、膜厚としては４５０〜１０００ｎｍ程度が挙げられる。
【００１８】
（拡散防止膜）
拡散防止膜としては、配線を構成する金属原子が第１絶縁膜および第２絶縁膜中に拡散し難い導電材料が好ましく、例えばＴａ、ＴａＮ、Ｗ、ＷＳｉＮ、Ｔｉ、ＴｉＮ等の高融点金属または高融点金属化合物が挙げられ、中でもＴａ、ＴａＮが好ましい。
拡散防止膜を形成する方法としては特に限定されず、例えばスパッタリング法、ＣＶＤ法等の公知技術により単層膜（１層）あるいは２層以上を積層した積層膜として形成することができる。また、膜厚としては、１０〜５０ｎｍ程度、好ましくは２０〜３０ｎｍである。
【００１９】
（配線）
配線の材料としては特に限定されず、例えばアルミニウム、アルミニウム合金、銅、銅合金等が挙げられるが、アルミニウムより低抵抗でエレクトロマイグレーション耐性に優れた銅または銅合金が好ましい。銅合金としては、錫、ジルコニウムおよびパラジウムのうちの1種または２種以上を含む銅合金が好ましい。
配線を形成する方法としては特に限定されず、例えば物理的気相成長法（スパッタ法）により金属シード膜を１００〜１５０ｎｍ程度の膜厚で形成し、その後、電解めっき法により溝を金属膜で完全に埋め込み、余分な金属膜を化学的機械的研磨法（ＣＭＰ法）、エッチング等により除去する方法、あるいは無電解めっき法でビアホールおよび溝を金属膜で完全に埋め込み、余分な金属膜をＣＭＰ法、エッチング等により除去する方法が挙げられる。
【００２０】
本発明は、積層領域の第１絶縁膜および／または単層領域の第２絶縁膜における配線溝から基板に達するビアホールが形成され、このビアホールの内面に拡散防止膜が形成され、ビアホール内に拡散防止膜を介して導電体が形成された配線構造であってもよい。この場合、配線溝とビアホールは連通しているため、デュアルダマシン法により導電体および配線を形成することができる。
【００２１】
また、本発明は、第１絶縁膜と基板との間および第２絶縁膜と基板との間に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第３絶縁膜が形成されてなる配線構造であってもよい。この場合、製造時において、まず半導体基板上に第３絶縁膜を形成するため、第１絶縁膜と第２絶縁膜とに配線溝を形成する際に、被エッチング材料が異なるため発生するエッチングレートの差により生じる溝深さのばらつきを低減させることができる。
第３絶縁膜の材料としては、酸化膜系材料に対し選択エッチの容易な材料、例えば炭化シリコンや窒化シリコン等の窒素や炭素を含むシリコン系化合物もしくはそれらの積層膜が挙げられ、これらの中でもＳｉＣ膜(比誘電率４〜５)が好ましい。エッチングストップ膜の膜厚としては３０〜７０ｎｍ程度とされる。第３絶縁膜を形成する方法としては特に限定されず、例えばＣＶＤ等が挙げられる。
【００２２】
また、本発明は、第２絶縁膜および配線の上に、第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜が形成されてなる配線構造であってもよい。この場合、第４絶縁膜により、配線を外部から絶縁し保護することができる。なお、配線と外部の配線とを電気的接続する場合は第４絶縁膜に開口部を形成すればよい。また、第４絶縁膜上にも配線層を形成する場合には、第４絶縁膜が拡散防止膜とエッチング防止膜を兼ねるものであってもよい。
第４絶縁膜としては、金属拡散の抑制およびエッチング防止が可能な材料、例えば炭化シリコンや窒化シリコン等の窒素や炭素を含むシリコン系化合物もしくはそれらの積層膜が挙げられ、これらの中でもＳｉＣ膜(比誘電率４〜５)が好ましい。膜厚としては３０〜７０ｎｍ程度とされる。第４絶縁膜を形成する方法としては特に限定されず、例えばＣＶＤ法が挙げられる。
【００２３】
また、本発明は、第２絶縁膜および配線の上に形成された第１絶縁膜の比誘電率よりも相対的に高い比誘電率の第４絶縁膜と、前記第４絶縁膜上の所定領域に形成された２層目の第１絶縁膜と、第４絶縁膜上の他の領域および前記２層目の第２絶縁膜上に形成された２層目の第２絶縁膜と、前記２層目の第１絶縁膜と２層目の第２絶縁膜との積層領域および２層目の第２絶縁膜の単層領域がそれぞれ有する２層目の配線溝および２層目の配線溝から第４絶縁膜を貫通して下層の配線に達する２層目のビアホールの内面に形成された２層目の拡散防止膜と、前記２層目の配線溝および２層目のビアホールの内部に前記２層目の拡散防止膜を介して形成された２層目の配線とを有する積層配線層をさらに備えてなる配線構造であってもよい。
さらに、積層配線層が２層以上繰り返し形成された配線構造であってもよい。このような積層配線構造とすることにより、集積度を高くすることができる。
【００２４】
また、本発明は、第１絶縁膜が基板上に離間して複数形成され、隣接する第１絶縁膜の間に第２絶縁膜が形成され、隣接する第１絶縁膜の間における第２絶縁膜の一部の領域が、チップ単位に分割するための切断領域とされた配線構造であってもよい。この場合、第２絶縁膜からなる切断領域は第１絶縁膜よりも機械的強度が高いため、ダイシング装置にて膜はがれをすること無くチップ単位に分断することができる。
【００２５】
また、本発明は、２層目の第１絶縁膜が下層の第４絶縁膜上に離間して複数形成され、隣接する２層目の第１絶縁膜の間に２層目の第２絶縁膜が形成され、隣接する２層目の第１絶縁膜の間における２層目の第２絶縁膜の一部の領域が、下層の切断領域の直上に配置され、２層目の第１絶縁膜と２層目の第２絶縁膜に配線および／または導電体が形成された積層配線構造の場合も、ダイシング装置にて膜はがれをすること無くチップ単位に分断することができる。
以下、本発明を適用した具体的な実施形態について、図面を参照しながら説明する。なお、本発明は以下の実施形態に限定されるものではない。なお、以下の実施形態においては、上記第３絶縁膜を「下地膜」と称し、上記第４絶縁膜を「キャップ膜」と称する。
【００２６】
（実施形態１）
図１は、本発明の配線構造における実施形態１の製造工程を示す断面図である。実施形態１では、まず図１（ａ）に示すように、半導体基板１００上に、ＣＶＤ法により比誘電率２．８〜３のＳｉＯＣからなる第１絶縁膜１０１を膜厚１８０〜２２０ｎｍで形成する。次に、第１絶縁膜１０１上に、所定パターニング形状の第1のマスクパターン１０２を形成し、ドライエッチングして所定領域にのみ第１絶縁膜１０１を残存させる。
【００２７】
次に、マスクパターン１０２を除去した後、図１（ｂ）に示すように、得られた半導体基板１００の全面にＣＶＤ法により比誘電率４〜４．２のＳｉＯ2からなる第２絶縁膜１０３を膜厚４５０〜５５０ｎｍで形成する。次に、図１（ｃ）に示すように、ＣＭＰ法により第１絶縁膜１０１の直上に存在する第２絶縁膜１０３が膜厚１０〜２００ｎｍ、好ましくは８０〜１２０ｎｍになるまで所定時間研磨処理を行う。本実施形態１では、第２絶縁膜１０３を膜厚１００ｎｍ程度とした。なお、第２絶縁膜１０３の膜厚の下限を１０ｎｍとするのは第１絶縁膜１０１を研磨しないためのマージンを確保したためであり、膜厚の上限を２００ｎｍとするのは配線間容量増加を抑制したためである。
【００２８】
次に、図１（ｄ）に示すように、第２のマスクパターン１０４を形成し、第２のマスクパターン１０４をマスクに用いて、第２絶縁膜１０３および第１絶縁膜１０１をドライエッチングして配線溝１０５を形成する。このとき、配線溝１０５の底が基板１００まで達しないようにエッチング時間を制御する。本実施形態１では配線溝１０５の深さは２２０〜２８０ｎｍとした。なお、本実施形態１では、第１絶縁膜１０１と第２絶縁膜１０３との積層領域および第２絶縁膜１０３の単層領域を1枚のマスクパターン１０４を用いて配線溝１０５を同時に形成しているが、２枚以上のマスクパターンを個別に用いて配線溝を形成してもよい。また、配線下層にタングステンなどからなるコンタクトパターンが存在する場合は,コンタクトパターンが露出するまでエッチングをすすめても良い。
【００２９】
次に、マスクパターン１０４を除去した後、得られた基板の全面に図示しない窒化タンタルからなる銅拡散防止用金属膜および銅シード膜をスパッタ法により形成し、続いて電解メッキ法により配線溝１０５が完全に埋まる膜厚で銅膜を形成し、次に図1（ｅ）に示すように、ＣＭＰ法により配線溝１０５の上部の銅膜、銅拡散防止用金属膜および第２絶縁膜１０３を除去し、配線溝１０５内に銅拡散防止用金属膜を介して銅配線１０６を形成する。なお、本実施形態１におけるＣＭＰ法では、第１段階で第１絶縁膜１０１上の積層膜を膜厚１００ｎｍ程度残すまで研磨し、第２段階でさらに５０ｎｍ程度研磨して、第１絶縁膜１０１上の第２絶縁膜を膜厚５０ｎｍ程度残した。
【００３０】
次に、図１（ｆ）に示すように、第２絶縁膜１０３および銅配線１０６の上にキャップ膜１０７を形成する。キャップ膜１０７の材料としては、ＳｉＣ膜が用いられ、膜厚は３０〜６０ｎｍ程度とされる。なお、外部との電気的接続のための図示しない開口部をキャップ膜１０７に形成してもよい。
【００３１】
（実施形態２）
図２は、本発明の配線構造における実施形態２の製造工程を示す断面図である。実施形態２が実施形態１と異なる主な点は、デュアルダマシン法によりビア（導電体）および配線を形成することである。
実施形態２では、まず図２（ａ）に示すように、半導体基板２００上に、実施形態１と同様にＣＶＤ法により比誘電率２．８〜３のＳｉＯＣからなる第１絶縁膜２０１を膜厚４５０〜５５０ｎｍで形成する。次に、第１絶縁膜２０１上に、所定パターニング形状の第１のマスクパターン２０２を形成し、ドライエッチングして所定領域にのみ第１絶縁膜２０１を残存させる。
【００３２】
次に、マスクパターン２０２を除去した後、図２（ｂ）に示すように、ＣＶＤ法により比誘電率４〜４．２のＳｉＯ2からなる第２絶縁膜２０３を膜厚９００〜１０００ｎｍで形成する。次に、図２（ｃ）に示すように、ＣＭＰ法により第１絶縁膜２０１の直上に存在する第２絶縁膜２０３が膜厚１０〜２００ｎｍ、好ましくは８０〜１２０ｎｍになるまで所定時間研磨処理を行う。
【００３３】
次に、図２（ｄ）に示すように第２のマスクパターン２０４を形成し、マスクパターン２０４をマスクに用いて、第２絶縁膜２０３および第１絶縁膜２０１をドライエッチングし、基板２００の表面が露出するまでビアホール２０５を形成する。なお、本実施形態２では、第１絶縁膜２０１と第２絶縁膜２０３との積層領域および第２絶縁膜２０３の単層領域を1枚のマスクパターン２０４を用いてほぼ同じ幅のビアホール２０５を同時に形成しているが、２枚以上のマスクパターンを個別に用いて幅の異なるビアホールを形成してもよい。
【００３４】
次に、図２（ｅ）に示すように、第３のマスクパターン２０６を形成し、第３のマスクパターン２０６をマスクに用いて、第２絶縁膜２０３および第１絶縁膜２０１をドライエッチングして、配線溝２０７を形成する。実施形態２において、この配線溝２０７は、第１絶縁膜２０１に１箇所、第１絶縁膜２０１と第２絶縁膜２０３に隣接して存在する一対のビアホール２０５の上部を連通するように１箇所、および第２絶縁膜２０３のビアホール２０５の上部に連通して１箇所それぞれ形成されている。本実施形態２では、配線溝２０７の深さは２２０〜２８０ｎｍとした。
なお、配線溝２０７を形成するドライエッチングの前に、ビアホール２０５内にエッチング防止材料を先に充填し、その後溝加工を行ってもよく、これにより基板２００表面のエッチングを防止できる。また、本実施形態２では、第１絶縁膜２０１と第２絶縁膜２０３との積層領域および第２絶縁膜２０３の単層領域を1枚のマスクパターン２０６を用いて各配線溝２０７を同時に形成しているが、２枚以上のマスクパターンを個別に用いて配線溝を形成してもよい。
【００３５】
次に、マスクパターン２０６を除去した後、得られた基板の全面に図示しない窒化タンタルからなる銅拡散防止用金属膜および銅シード膜をスパッタ法により形成し、続いて電解メッキ法によりビアホール２０５および配線溝２０７が完全に埋まる膜厚で銅膜を形成する。続いて、図２（ｆ）に示すように、ＣＭＰ法によりビアホール２０５および配線溝２０７の内部以外の金属膜を除去することにより、ビアホール２０５および配線溝２０７の内部に、銅拡散防止用金属膜を介してデュアルダマシン配線構造のビア２０８および銅配線２０９を形成する。なお、本実施形態２では、配線間のショートを抑制するために、銅の研磨時に第１絶縁膜２０１上の第２絶縁膜２０３を４０〜６０ｎｍ除去して薄膜化するが、第１絶縁膜２０１は露出させていない。
【００３６】
その後、図２（ｇ）に示すように、第２絶縁膜２０３および銅配線２０９の上にキャップ膜２１０を形成する。キャップ膜２１０の材料としては、ＳｉＣ膜が用いられ、膜厚は３０〜６０ｎｍ程度とされる。なお、外部との電気的接続のための図示しない開口部をキャップ膜２１０に形成してもよい。
【００３７】
（実施形態３）
図３は、本発明の配線構造における実施形態３の製造工程を示す断面図である。実施形態３では、まず図３（ａ）に示すように、半導体基板３００上に、実施形態１と同様にＣＶＤ法により比誘電率２．８〜３のＳｉＯＣからなる第１絶縁膜３０１を膜厚１８０〜２２０ｎｍで形成する。次に、第１絶縁膜３０１上に、所定パターニング形状の第１のマスクパターン３０２を形成し、ドライエッチングして所定領域にのみ第１絶縁膜３０１を残存させる。
【００３８】
次に、マスクパターン３０２を除去した後、図３（ｂ）に示すように、ＣＶＤ法により比誘電率４〜４．２のＳｉＯ2からなる第２絶縁膜２０３を膜厚４５０〜５５０ｎｍで形成する。次に、図３（ｃ）に示すように、ＣＭＰ法により第１絶縁膜３０１が露出するまで所定時間研磨処理を行う。図３（ｄ）に示すように、得られた基板の全面に、第２絶縁膜３０３と同じ材料のＳｉＯ2膜３０４をＣＶＤ法により膜厚８０〜１２０ｎｍで形成する。
【００３９】
次に、図３（ｅ）に示すように、第２のマスクパターン３０５を形成し、第２のマスクパターン３０５をマスクに用いて、ＳｉＯ2膜３０４、第２絶縁膜３０３および第１絶縁膜３０１をドライエッチングし配線溝３０６を形成する。本実施形態３では配線溝３０６の深さは２２０〜２８０ｎｍとした。なお、本実施形態３では、第１絶縁膜３０１とＳｉＯ2膜３０４の積層領域と第２絶縁膜３０３とＳｉＯ2膜３０４の積層層領域（材質的には単層領域）を1枚のマスクパターン３０５を用いて配線溝２０７を同時に形成しているが、２枚以上のマスクパターンを個別に用いて配線溝を形成してもよい。
【００４０】
次に、マスクパターン３０５を除去した後、実施形態１と同様に、得られた基板の全面に図示しない銅拡散防止用金属膜および銅シード膜を形成し、電解メッキ法により全面に銅膜を形成し、図３（ｆ）に示すようにＣＭＰ法により配線溝３０６の内部以外の銅膜および銅拡散防止用金属膜を除去し、配線溝３０６内に銅拡散防止用金属膜を介して銅配線３０７を形成する。なお、実施形態３でも、配線間のショートを抑制するために、第１絶縁膜３０１上のＳｉＯ2膜３０４を４０〜６０ｎｍ除去して薄膜化するが、第１絶縁膜３０１は露出させていない。
次に、図３（ｇ）に示すように、ＳｉＯ2膜３０４および銅配線３０７の上にキャップ膜３０８を形成する。キャップ絶縁膜３０８の材料としては、ＳｉＣ膜が用いられ、膜厚は３０〜６０ｎｍ程度とされる。なお、外部との電気的接続のための図示しない開口部をキャップ膜３０８に形成してもよい。
【００４１】
（実施形態４）
図４は、本発明の配線構造における実施形態４の製造工程を示す断面図である。実施形態４が実施形態１と異なる主な点は、半導体基板４００上に下地膜４０１を形成することである。
実施形態４では、まず図４（ａ）に示すように、半導体基板４００上に下地膜４０１をＣＶＤ法により形成する。本実施形態４において、下地膜４０１としては、比誘電率６．８〜７のＳｉＮ膜を膜厚３０〜５０ｎｍで形成する。
次に、実施形態１と同様に、下地膜４０１に対し相対的に低い比誘電率２．８〜３のＳｉＯＣからなる第１絶縁膜４０２を膜厚１５０〜２５０ｎｍでCVD法により形成する。
【００４２】
次に、第１絶縁膜４０２上に第1のマスクパターン４０３を形成し、マスクパターン４０３をマスクに用いて、ドライエッチングにより第１絶縁膜４０２をエッチングストップ膜が露出するまで除去する。
次に、実施形態１と同様に、図４（ｂ）に示すように、マスクパターン４０３を除去した後に、得られた基板の全面にＣＶＤ法により比誘電率４〜４．２のＳｉＯ2からなる第２絶縁膜４０４を膜厚４００〜５００ｎｍで形成し、図４（ｃ）に示すように、ＣＭＰ法より第１絶縁膜４０２の直上の第２絶縁膜４０４が１０〜２００ｎｍの膜厚、好ましくは８０〜１２０ｎｍの膜厚になるまで研磨処理を行う。
【００４３】
次に、図４（ｄ）に示すように、第２のマスクパターン４０５を形成し、第２のマスクパターン４０５をマスクに用いて、第２絶縁膜４０４、第１絶縁膜４０２および下地膜４０１を基板４００の表面が露出するまでドライエッチングし、配線溝４０６を形成する。本実施形態４では、配線溝４０６の深さは２２０〜２８０ｎｍとした。
ここで、下地膜４０１として、比誘電率が酸化膜系に対し相対的に高く、選択エッチの容易な材料を用いているので、第１絶縁膜４０２と第２絶縁膜４０４との積層領域および第２絶縁膜４０４の単層領域を1枚のマスクパターン４０５を用いて溝加工する際、溝深さのばらつき制御が容易となる。なお、必要であれば２枚以上のマスクパターンを用いて個別に溝加工してもよい。
【００４４】
その後、実施形態１と同様に、マスクパターン４０５を除去し、得られた基板の全面に銅拡散防止用金属膜および銅シード膜を形成し、電解メッキ法により全面に銅膜を形成し、図４（ｅ）に示すようにＣＭＰ法により配線溝４０６の内部以外の金属膜を除去し、配線溝４０６内に銅拡散防止用金属膜を介して銅配線４０７を形成する。この場合も、配線間のショートを抑制するために、研磨時に第１絶縁膜４０２上の第２絶縁膜４０４を４０〜６０ｎｍ除去して薄膜化するが、第１絶縁膜４０２は露出させていない。
【００４５】
その後、図４（ｆ）に示すように、第２絶縁膜４０４および銅配線４０７の上にキャップ膜４０８を形成する。キャップ膜４０８の材料としては、ＳｉＣ膜が用いられ、膜厚は３０〜６０ｎｍ程度とされる。なお、外部との電気的接続のための図示しない開口部をキャップ膜４０８に形成してもよい。
なお、本実施形態４では、第２絶縁膜４０４の形成後のＣＭＰ法による研磨処理で第１絶縁膜４０２上に第２絶縁膜４０４を残しているが、第１絶縁膜４０２を露出するまで研磨処理を施し、その後、実施形態３同様に、第２絶縁膜４０４と同じＳｉＯ2膜を形成することも可能である。
【００４６】
（実施形態５）
図５は、本発明の実施形態５の配線構造を示す断面図である。この実施形態５の配線構造は、実施形態２の配線構造において、半導体基板２００と層間絶縁膜（第１絶縁膜２０１および第２絶縁膜２０３）との間に、実施形態４と同様の下地膜２１１を形成したものであり、その他の構造は実施形態２と同様である。なお、図５において、実施形態２と同様の構成要素には同一の符号を付している。
この実施形態５の配線構造を製造するに際しては、実施形態４と同様の方法により半導体基板２００上に下地膜２１１した後、実施形態２と同様の方法にてデュアルダマシン配線構造を形成すればよい。この場合、第１絶縁膜２０１および第２絶縁膜２０３にビアホールを形成するためのドライエッチングにより、下地膜２１１にも開口部を形成する。
【００４７】
（実施形態６）
上記実施形態１〜５では、単層の配線構造やビアを有する配線構造について説明したが、本発明はこれらの構造を用いて２層以上の積層配線構造とすることもできる。図６は、本発明の実施形態６の積層配線構造を示す断面図である。具体的にこの実施形態６の積層配線構造は、実施形態１の配線構造６００の上に実施形態２の配線構造６０１を重ね、下層の配線と上層の配線をビアにて電気的に接続した構造である。なお、図６において、実施形態１、２と同様の構成要素には同様の符号を付している。
【００４８】
この実施形態６の積層配線構造を製造する場合は、実施形態１の製造方法と同様に配線構造６００を形成した後、開口部を形成していないキャップ膜１０７上に、実施形態２と同様に配線構造６０１を形成すればよい。この場合、上層の第２の第１絶縁膜２０１および第２の第２絶縁膜２０３をドライエッチングしてビアホールを形成する際に（図２（ｅ）参照）、下層のキャップ膜１０７もドライエッチングして開口部を形成することにより、２層目の銅配線２０９と１層目の銅配線１０６がビア２０８および銅拡散防止金属膜（図示省略）を介して接続される。
【００４９】
なお、実施形態６の積層配線構造における１層目の実施形態１の配線構造６００の代わりに、実施形態２〜５の配線構造を採用することも可能である。また、３層以上の積層配線構造を形成する場合は、３層目以降に実施形態２、５の配線構造を採用することができる。
また、積層配線構造とする場合、各層の間に存在するキャップ膜をＳｉＣあるいはＳｉＮにて形成してエッチングストップ機能をもたせるようにすることができる。
【００５０】
（実施形態７）
図７は本発明の実施形態７における配線構造の製造工程を示す断面図であって、複数個の配線構造を製造しチップ単位に分割する工程までを示している。
この実施形態７では、図７（ａ）に示すように、まず実施形態１と同様に、半導体基板７００上に相対的に低い比誘電率２．８〜３のＳｉＯＣからなる第１絶縁膜７０１をＣＶＤ法により膜厚１８０〜２２０ｎｍで形成する。次に、第１絶縁膜７０１上の複数の配線形成領域Ａの一部に第1のマスクパターン７０２を形成し、マスクパターン７０２をマスクに用いて、ドライエッチングにより第１絶縁膜７０１をパターニングする。
【００５１】
次に、マスクパターン７０２を除去した後、図７（ｂ）に示すように、実施形態１と同様に、得られた基板の全面に比誘電率４〜４．２のＳｉＯ2からなる第２絶縁膜７０３をＣＶＤ法により膜厚４５０〜５５０ｎｍで形成する。なお、図７（ｂ）において、隣接する配線形成領域Ａ、Ａの間は、幅３０〜１００μｍの基板切断領域Ｂとされており、基板切断領域Ｂにおける層間絶縁膜は、第１絶縁膜７０１よりも機械的強度が高い第２絶縁膜７０３から構成されている。
【００５２】
次に、図７（ｃ）に示すように、実施形態１と同様に、ＣＭＰ法より第１絶縁膜７０１の直上の第２絶縁膜７０３が膜厚１０〜２００ｎｍ、好ましくは８０〜１２０ｎｍとなるまで研磨処理を行う。次に、図７（ｄ）に示すように、第２のマスクパターン７０４を形成し、第２のマスクパターン７０４をマスクに用いて、第２絶縁膜７０３および第１絶縁膜７０１をドライエッチングし、配線溝７０５を形成する。本実施形態７では、配線溝７０５の深さは２２０〜２８０ｎｍとした。このとき、基板切断領域Ｂにおける第２絶縁膜７０３にも配線溝７０５を形成する。
【００５３】
次に、マスクパターン７０４を除去した後、実施形態１と同様に、得られた基板の全面に図示しない銅拡散防止用金属膜（窒化タンタル膜）および銅シード膜を形成し、電解メッキ法により配線溝７０５が完全に埋まる膜厚で銅膜を形成し、図７（ｅ）に示すように、ＣＭＰ法により配線溝７０５の内部以外の金属膜を除去し、配線溝７０５内に銅拡散防止用金属膜を介して銅配線７０６を形成する。この場合も、配線間のショートを抑制するために、研磨時に第１絶縁膜７０１上の第２絶縁膜７０３を４０〜６０ｎｍ除去して薄膜化するが、第１絶縁膜７０１は露出させていない。なお、基板切断領域Ｂの配線溝内にも銅膜が成膜されることによって、基板単位面積当たりの銅密度が均一化されており、その結果、配線形成領域Ａと基板切断領域Ｂが均一な研磨速度で平坦に研磨される。
【００５４】
次に、図７（ｆ）に示すように、第２絶縁膜７０３および銅配線７０６の上にキャップ膜７０７を形成する。キャップ膜７０７の材料としては、ＳｉＣ膜が用いられ、膜厚は３０〜６０ｎｍ程度とされる。なお、外部との電気的接続のための図示しない開口部をキャップ膜７０７に形成してもよい。
次に、図７（ｇ）に示すように、得られた基板の基板切断領域Ｂを既知のダイシング装置を用いて切断することにより、チップサイズの配線構造を複数個得ることができる。このとき、基板切断領域Ｂにおける基板７００上の第２絶縁膜７０３は第１絶縁膜７０１に比して機械的強度が高いため、低誘電率膜界面での膜はがれが生じるといった問題がない。
【００５５】
なお、実施形態７では、実施形態１の配線構造を製造する場合を例示したが、実施形態２〜５の単層配線構造あるいは実施形態６の積層配線構造の場合にも適用することができる。２層以上の積層配線構造の場合、１層面の基板切断領域の直上に２層以降の基板切断領域を配置させる。
【産業上の利用可能性】
【００５６】
本発明の配線構造は、基板上あるいは絶縁層内にＭＯＳトランジスタ、メモリ素子、容量素子、抵抗素子等を備えたＩＣ、ＬＳＩ、ＵＬＳＩ等に適用することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の配線構造における実施形態１の製造工程を示す断面図である。
【図２】本発明の配線構造における実施形態２の製造工程を示す断面図である。
【図３】本発明の配線構造における実施形態３の製造工程を示す断面図である。
【図４】本発明の配線構造における実施形態４の製造工程を示す断面図である。
【図５】本発明の実施形態５の配線構造を示す断面図である。
【図６】本発明の実施形態６の多層配線構造を示す断面図である。
【図７】本発明の実施形態７における配線構造の製造工程を示す断面図であって、複数個の配線構造を製造する場合を示す。
【図８】従来技術１の配線構造の製造工程を示す断面図である。
【図９】従来技術２の配線構造の製造工程を示す断面図である。
【符号の説明】
【００５８】
１００、２００、３００、４００、７００  半導体基板
１０１、２０１、３０１、４０２  ７０１  第１絶縁膜
１０３、２０３、３０３、４０４、７０３  第２絶縁膜
１０７、２１０、３０８、４０８、７０７  キャップ絶縁膜
２１１、４０１、エッチングストップ膜
１０５、２０７、３０６、４０６、７０５  配線溝
１０６、２０９、３０７、４０７、７０６  配線
２０５  ビアホール
２０８  ビア（導電体）
【図１】
2007005628.tif 000003
【図２】
2007005628.tif 000004
【図３】
2007005628.tif 000005
【図４】
2007005628.tif 000006
【図５】
2007005628.tif 000007
【図６】
2007005628.tif 000008
【図７】
2007005628.tif 000009
【図８】
2007005628.tif 000010
【図９】
2007005628.tif 000011