(57)【要約】【課題】環境温度の違いに起因した信頼性の低下を抑制することのできる回路装置を提供する。【解決手段】第１配線層２の上に、第１トランジスタＴｒ１とこれに直列に接続された第１抵抗体Ｒ１を配置する。この第１トランジスタＴｒ１と第１抵抗体Ｒ１を覆うように絶縁層３を設ける。ここで、絶縁層３は伝熱促進用のフィラーが添加された樹脂膜である。また絶縁層３の上に所定の配線パターンを有する第２配線層６を設ける。この第２配線層６の上に、第２トランジスタＴｒ２とこれに直列に接続された第２抵抗体Ｒ２を設ける。この際、第２トランジスタＴｒ２は第１トランジスタＴｒ１の上方に位置し、第２抵抗体Ｒ２は第１抵抗体Ｒ１の上方に位置するようにそれぞれ積層配置する。【選択図】図１
2007266189.tif 000002
【特許請求の範囲】
【請求項１】
機能的に関連付けされた複数の回路素子がそれぞれ絶縁膜を介して上方に積層形成されることにより熱的に結合されていることを特徴とした回路装置。
【請求項２】
機能的に関連付けされた複数の回路素子がそれぞれ絶縁膜を介して上方に積層形成され、
前記絶縁層は、伝熱促進用のフィラーが添加された樹脂膜からなることを特徴とした回路装置。
【請求項３】
前記複数の回路素子は、第１の回路素子と、この第１の回路素子の上方に設けられた第２の回路素子からなり、
前記第１の回路素子と前記第２の回路素子の少なくとも一方は、複数の素子チップからなることを特徴とした請求項１または２に記載の回路装置。
【請求項４】
前記第１の回路素子と前記第２の回路素子のいずれか一方は、他方に比べて発熱しやすい素子チップを含むことを特徴とした請求項３に記載の回路装置。
【請求項５】
前記第１の回路素子と前記第２の回路素子は、同じ素子特性を示す素子チップを含むことを特徴とした請求項３に記載の回路装置。
【請求項６】
第１のトランジスタの一端側に第１の抵抗体が直列に接続され、第２のトランジスタの一端側に第２の抵抗体が直列に接続され、前記第１のトランジスタと前記第２のトランジスタの他端側は低電位電源に共通に接続され、前記第１の抵抗体と前記第２の抵抗体の一端側は高電位電源に共通に接続された回路装置において、
前記第１のトランジスタおよび前記第２のトランジスタは、同じ素子特性を示すトランジスタであり、前記第１の抵抗体および前記第２の抵抗体は、同じ抵抗値を有する抵抗体であって、
前記第２のトランジスタは、絶縁層を介して前記第１のトランジスタの上に積層して設けられ、
前記第２の抵抗体は、前記絶縁層を介して前記第１の抵抗体の上に積層して設けられ、
前記絶縁層は、伝熱促進用のフィラーが添加された樹脂膜からなることを特徴とした回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置に関し、特に基板上に複数の回路素子を搭載した回路装置に関する。
【背景技術】
【０００２】
近年、携帯電話やＰＤＡなどのポータブル電子機器の小型化・多機能化のために、複数のＩＣチップや電子部品を１つの基板上に平面的に搭載し、それらを１つの機能にまとめて組み込んだＭＣＭ（マルチチップモジュール）型の回路装置が用いられている（例えば、特許文献１）。
【０００３】
こうしたＭＣＭ型の回路装置の一例として差動アンプを構成する回路装置について説明する。図８は、電界効果トランジスタによる一般的な差動アンプの等価回路である。この差動アンプは、同じ性能特性を示す２つの電界効果トランジスタＴｒ１，Ｔｒ２と、同じ抵抗値である２つの抵抗Ｒ１，Ｒ２により構成される。
【０００４】
このような差動アンプでは、電界効果トランジスタＴｒ１のノードＡ１に入力される電圧ＶＡ１と、電界効果トランジスタＴｒ２のノードＡ２に入力される電圧ＶＡ２との電圧の差（差動入力電圧）を増幅し、電界効果トランジスタＴｒ１ノードＢ１の電圧ＶＢ１と電界効果トランジスタＴｒ２のノードＢ２の電圧ＶＢ２との差（差動出力電圧）として取り出すことができる。
【０００５】
具体的には、電界効果トランジスタＴｒ１の相互コンダクタンスをｇｍ１、電界効果トランジスタＴｒ１に接続する抵抗Ｒ１の抵抗値をｒ１とし、電界効果トランジスタＴｒ２の相互コンダクタンスをｇｍ２、電界効果トランジスタＴｒ２に接続する抵抗Ｒ２の抵抗値をｒ２とすれば、電圧ＶＢ１および電圧ＶＢ２は、それぞれ以下の式（１）および（２）で表すことができる。
【０００６】
ＶＢ１＝ｇｍ１・ｒ１・ＶＡ１      ・・・（１）
ＶＢ２＝ｇｍ２・ｒ２・ＶＡ２      ・・・（２）
ここで、２つの電界効果トランジスタＴｒ１，Ｔｒ２は同じ性能特性を示すトランジスタであり、２つの抵抗Ｒ１，Ｒ２は同じ抵抗値であるので、相互コンダクタンスおよび抵抗値に関しては、以下の式（３）および（４）が成り立つ。
【０００７】
ｇｍ１＝ｇｍ２＝ｇｍ              ・・・（３）
ｒ１＝ｒ２＝ｒ                    ・・・（４）
したがって、差動入力電圧ＶＡ１−ＶＡ２と差動出力電圧ＶＢ１−ＶＢ２との間には、以下の式（５）が成り立つことになる。
【０００８】
ＶＢ１−ＶＢ２＝ｇｍ・ｒ・（ＶＡ１−ＶＡ２）    ・・・（５）
このように、この差動アンプ回路では、差動入力電圧ＶＡ１−ＶＡ２がｇｍ・ｒ倍され、差動出力電圧ＶＢ１−ＶＢ２として取り出されることになる。
【０００９】
図９は、図８に対応する差動アンプを構成する回路装置の概略断面図である。この回路装置では、電子部品Ｔｒ１，Ｔｒ２，Ｒ１，Ｒ２は、基板１０１上に設けられた所定の配線パターンを有する配線層１０２を介して電気的に接続され、差動アンプとして機能するように形成されている。
【特許文献１】特開２００１−２１０７８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般に相互コンダクタンスｇｍおよび抵抗値ｒは温度の影響を受ける。このため、式（３）および（４）を成り立たせるためには、電界効果トランジスタＴｒ１とＴｒ２および抵抗Ｒ１とＲ２を、同一の性能特性を有するトランジスタや同じ抵抗値の抵抗を採用するだけでなく、これらが搭載される回路装置内においてそれぞれ同一温度条件下におくことが望ましい。
【００１１】
しかしながら、従来のＭＣＭ型の回路装置においては、図９に示したように、差動アンプを構成するトランジスタＴｒ１，Ｔｒ２や抵抗Ｒ１，Ｒ２などの回路素子を１つの基板上に搭載している。このため、トランジスタＴｒ１，Ｔｒ２や抵抗Ｒ１，Ｒ２は、それぞれ周囲環境（温度）が異なってくるため、トランジスタＴｒ１，Ｔｒ２の性能特性や抵抗Ｒ１，Ｒ２の抵抗値の同一性がくずれることになる。この結果、式（３）および（４）が成り立たず、差動アンプとしての性能が劣化し、回路装置の信頼性が低下してしまうという問題がある。
【００１２】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、環境温度の違いに起因した信頼性の低下を抑制することのできる回路装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係る回路装置は、機能的に関連付けされた複数の回路素子がそれぞれ絶縁膜を介して上方に積層形成されることにより熱的に結合されていることを特徴とする。ここで、「回路素子」は、半導体素子として形成されたトランジスタ等の能動素子およびキャパシタ、抵抗などの受動素子を含む。
【００１４】
この発明によれば、積層形成された回路素子間の温度を互いに近づけることができる。たとえば、この回路装置に高発熱性の回路素子を搭載する場合、この回路素子が発する熱によって機能的に関連付けされた複数の回路素子の一部が加熱されたとしても、回路素子間が熱的に結合されているので、残りの回路素子に熱が容易に伝導する。このため、機能的に関連付けされた複数の回路素子間での温度差が緩和されることになる。この結果、回路素子の温度環境の違いに起因する動作バラツキが抑制され、回路装置の性能変動（性能劣化）を改善することができるので、回路装置の信頼性低下を抑制することができる。
【００１５】
上記目的を達成するために、本発明に係る別の回路装置は、機能的に関連付けされた複数の回路素子がそれぞれ絶縁膜を介して上方に積層形成され、絶縁層は、伝熱促進用のフィラーが添加された樹脂膜からなることを特徴とする。この発明によれば、積層形成された回路素子間において、伝熱促進用のフィラーが添加された樹脂膜からなる絶縁層を介して熱が容易に伝導する。このため、機能的に関連付けされた回路素子間での温度差が緩和されることになる。この結果、回路素子の温度環境の違いに起因する動作バラツキが抑制され、回路装置の性能変動（性能劣化）を改善することができるので、回路装置の信頼性低下を抑制することができる。
【００１６】
また別の発明では、複数の回路素子は、第１の回路素子と、この第１の回路素子の上方に設けられた第２の回路素子からなり、第１の回路素子と第２の回路素子の少なくとも一方は、複数の素子チップからなることを特徴とする。この場合、複数の素子チップの個々において熱が容易に伝導するので、複数の素子チップ全体での温度差が緩和される。このため、複数の素子チップごとの温度動作バラツキによる回路装置の性能変動（性能劣化）を改善することができ、回路装置の信頼性低下を抑制することができる。
【００１７】
上記構成において、第１の回路素子と第２の回路素子のいずれか一方は、他方に比べて発熱しやすい素子チップを含んでいてもよい。この場合、より発熱しやすい素子チップを含む側からの熱が他方の側に容易に伝導し、２つの回路素子間（第１の回路素子−第２の回路素子間）での温度差が緩和される。このため、より発熱しやすい素子チップを含む側との温度動作バラツキによる回路装置の性能変動（性能劣化）を改善することができ、回路装置の信頼性低下を抑制することができる。
【００１８】
上記構成において、第１の回路素子と第２の回路素子は、同じ素子特性を示す素子チップを含んでいてもよい。この場合、素子チップの温度が変化して特性が変動しても、２つの素子チップ自体の温度は実質的に同一となるので、変化した温度条件下において２つの素子チップが備える素子特性の同一性を高精度に維持することができる。このため、信頼性の高い回路装置を提供することができる。
【００１９】
上記目的を達成するために、本発明に係るもう一つの回路装置は、第１のトランジスタの一端側に第１の抵抗体が直列に接続され、第２のトランジスタの一端側に第２の抵抗体が直列に接続され、第１のトランジスタと第２のトランジスタの他端側は低電位電源に共通に接続され、第１の抵抗体と第２の抵抗体の一端側は高電位電源に共通に接続された回路装置において、第１のトランジスタおよび第２のトランジスタは、同じ素子特性を示すトランジスタであり、第１の抵抗体および第２の抵抗体は、同じ抵抗値を有する抵抗体であって、第２のトランジスタは、絶縁層を介して第１のトランジスタの上に積層して設けられ、第２の抵抗体は、絶縁層を介して第１の抵抗体の上に積層して設けられ、絶縁層は、伝熱促進用のフィラーが添加された樹脂膜からなることを特徴とする。
【００２０】
この発明の回路装置は、第１のトランジスタおよびこれに接続された第１の抵抗体と、第２のトランジスタおよびこれに接続された第２の抵抗体と、これらの対応する部分に接続された低電位電源および高電位電源から構成される差動アンプである。この発明によれば、第１のトランジスタおよび第１の抵抗体と、第２のトランジスタおよび第２の抵抗体とが、伝熱促進用のフィラーが添加された樹脂膜を介してそれぞれ熱的に結合し、２つのトランジスタ間と２つの抵抗体間のいずれも熱が容易に伝導するように配置される。この結果、２つのトランジスタと２つの抵抗体の温度を互いに近づけることができる。たとえば、この回路装置に高発熱性の回路素子が搭載されている場合、この回路素子が発する熱によって、仮に一方のトランジスタや抵抗体が加熱されたとしても、他方のトランジスタや抵抗体に熱が容易に伝導し、２つのトランジスタ間や２つの抵抗体間での温度差が緩和されることになる。このため、高発熱性の回路素子からの熱の有無および熱量によらず、先の式（３）および（４）が成り立つので、差動アンプとしての性能が所定の通り得られることになる。したがって、本発明によれば、環境温度の違いに起因した回路装置の信頼性の低下を抑制することができる。
【発明の効果】
【００２１】
本発明によれば、環境温度の違いに起因した信頼性の低下を抑制することのできる回路装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る差動アンプを備えた回路装置の概略断面図である。なお、第１実施形態の差動アンプの等価回路は、先に示した図８と同様である。また、２つの電界効果トランジスタＴｒ１，Ｔｒ２は同じ性能特性を示すものを採用し、２つの抵抗Ｒ１，Ｒ２は同じ抵抗値を示すものを採用している。図１に基づいて、第１実施形態の回路装置について説明する。
【００２３】
第１実施形態の回路装置は、図１に示すように、絶縁基板１の上に銅（Ｃｕ）からなる所定の配線パターンを有する第１配線層２が設けられる。この第１配線層２の所定の位置に第１トランジスタ（トランジスタを備えるＩＣチップ）Ｔｒ１と、この第１トランジスタＴｒ１の一端側に直列に接続された第１抵抗体（チップ抵抗）Ｒ１が配置される。なお、第１トランジスタおよび第１抵抗体は、本発明の「第１の回路素子」の一例である。そして、第１トランジスタＴｒ１および第１抵抗体Ｒ１の上には、これらを覆うように絶縁層３が設けられている。
【００２４】
ここで、絶縁層３は、図２に示すように、樹脂３中に熱伝導率を高くするためのフィラー（充填材）３ａが添加された膜（伝熱促進用のフィラー３ａが添加された樹脂膜）である。具体的には、エポキシ樹脂３に、互いに異なる２種類の平均粒径の各々に対応するフィラー３ａ１および３ａ２を少なくとも含むフィラー３ａが約７５％の重量充填率で充填されている。このフィラー３ａ１および３ａ２の平均粒径は、それぞれ、約０．７μｍおよび約３μｍである。また、フィラー３ａ１（平均粒径：約０．７μｍ）および３ａ２（平均粒径：約３μｍ）は、図３に示すような頻度で充填されている。具体的には、フィラー３ａ１および３ａ２の配合比は、２：８である。このように互いに異なる２種類の平均粒径のフィラーを混在させることにより、粒径が大きいフィラー３ａ２との間に生じた隙間に粒径が小さいフィラー３ａ１が入り込むので、絶縁層３にフィラー３ａをより密に充填させることができる。この結果、絶縁層３の熱伝導率を効果的に高めることができる。また、フィラー３ａ１および３ａ２の構成材料としては、エポキシ樹脂３の熱伝導率を向上させることが可能なアルミナ（Ａｌ２Ｏ３）が用いられている。上記のようにフィラー３ａ１および３ａ２を充填することにより、絶縁層３の熱伝導率は、約４．４Ｗ／（ｍ・Ｋ）となる。なお、フィラーが添加されていないエポキシ樹脂の熱伝導率は約０．６Ｗ／（ｍ・Ｋ）である。
【００２５】
さらに、図１に示すように、絶縁層３の上には、銅（Ｃｕ）からなる所定の配線パターンを有する第２配線層６が設けられる。この第２配線層６の所定の位置に、第２トランジスタ（トランジスタを備えるＩＣチップ）Ｔｒ２と、この第２トランジスタＴｒ２の一端側に直列に接続された第２抵抗体（チップ抵抗）Ｒ２が配置される。ここで、第２トランジスタＴｒ２は、第１トランジスタＴｒ１の上方に位置し、第２抵抗体Ｒ２は、第１抵抗体Ｒ１の上方に位置するように積層して搭載されている。なお、第２トランジスタおよび第２抵抗体は、本発明の「第２の回路素子」の一例である。
【００２６】
また、第１配線層２と第２配線層６とは、絶縁層３を貫通するビアホール４ａ，４ｂ内に埋め込まれたビア導体５ａ，５ｂを介して電気的に導通している。したがって、第１トランジスタＴｒ１と第２トランジスタＴｒ２の他端側は、ビア導体５ａによって共通に接続されている。このビア導体５ａで共通接続された第１配線層２は、さらに定電流源（図８参照）を介して低電位電源（図８参照）に接続されている。また、第１抵抗体Ｒ１と第２抵抗体Ｒ２とは、ビア導体５ｂによって共通接続されている。このビア導体５ｂで共通接続された第２配線層６は、高電位電源（図８参照）に接続されている。
【００２７】
このように接続することにより、第１トランジスタＴｒ１と第２トランジスタＴｒ２、及び第１抵抗体Ｒ１と第２抵抗体Ｒ２はそれぞれが機能的に関連付けされ、回路装置における差動アンプが構成される。
【００２８】
第１実施形態によれば、図１における破線で示すように、第１トランジスタＴｒ１および第１抵抗体Ｒ１と、第２トランジスタＴｒ２および第２抵抗体Ｒ２とが、高い熱伝導率を示す絶縁層３を介してそれぞれ熱的に結合し、上下２つのトランジスタ間と上下２つの抵抗体間のいずれも熱が容易に伝導するように積層配置されている。この結果、上下２つのトランジスタと上下２つの抵抗体の温度を互いに近づけることができる。たとえば、この回路装置に高発熱性の回路素子（図示せず）が搭載されている場合、この回路素子が発する熱によって、仮に一方のトランジスタ（例えば、Ｔｒ１）が加熱されたとしても、他方のトランジスタ（例えば、Ｔｒ２）に熱が容易に伝導し、２つのトランジスタ間での温度差が緩和される。このため、回路素子（トランジスタや抵抗）の温度環境の違いに起因する動作バラツキが抑制され、回路装置の性能変動（性能劣化）を改善することができるので、回路装置の信頼性低下を抑制することができる。特にこの差動アンプにおいては、高発熱性の回路素子からの熱の有無および熱量によらず、先の式（３）が成り立つこととなる。また、高発熱性の回路素子が発する熱によって、一方の抵抗体が加熱されたとしても同様の効果で先の式（４）が成り立つこととなる。これらの結果、差動アンプとしての性能が所定の通り得られることになる。したがって、本第１実施形態によれば、高発熱性の回路素子からの熱に起因した回路装置の信頼性低下を抑制することができる。
【００２９】
また、第１実施形態によれば、２つのトランジスタ（あるいは２つの抵抗体）は同一の温度と見なせるので、設計時においては、２つのトランジスタ（あるいは抵抗体）の動作温度を独立して考慮する必要がなくなる。このため、設計時に単一の温度のみを扱えばよくなるので、回路シミュレーションによる回路設計の最適化および高精度化を容易に行うことができる。この結果、差動アンプを備えた回路装置を短時間で設計することができ、最終的に信頼性の高い回路装置の低コスト化を実現することができるようになる。
【００３０】
さらに、図９に示したように、従来のＭＣＭ型の回路装置においては、差動アンプを構成するトランジスタＴｒ１，Ｔｒ２や抵抗Ｒ１，Ｒ２を１つの基板上に平面的に搭載している。このため、従来は、高発熱性の回路素子から熱の影響を無視できるまで間隔をあけてトランジスタや抵抗をそれぞれ配置している。しかしながら、間隔をあけることで基板面積が増加するため回路装置の全体の大きさが増し、近年の小型化の要求に沿わないという問題が生じることになる。第１実施形態によれば、差動アンプを構成する２つのトランジスタＴｒ１，Ｔｒ２（もしくは抵抗体Ｒ１，Ｒ２）がそれぞれ縦積み配置となるため、環境温度の違いに起因した回路装置の信頼性低下を抑制するのに加え、従来の平面的な配置であった場合に比べて、回路装置の省面積化を実現することができる。
【００３１】
図４および図５は、図１に示した第１実施形態による回路装置の製造プロセスを説明するための断面図である。次に、図１，図４および図５を参照して、第１実施形態による回路装置の製造プロセスについて説明する。
【００３２】
まず、図４（Ａ）に示すように、銅（Ｃｕ）からなる第１配線層２ａを備えた基材１を用意する。
【００３３】
次に、図４（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、所定の配線形状になるように第１配線層２ａの一部を除去する。これにより、絶縁基板１の上に所定の配線パターンを有する第１配線層２が設けられる。
【００３４】
次に、図４（Ｃ）に示すように、第１配線層２の上に、導電性材料からなる接着層（図示せず）を介して第１トランジスタＴｒ１を装着する。また、第１配線層２の上に、半田などのロウ材からなる融着層（図示せず）を介して第１抵抗体Ｒ１を装着する。なお、第１抵抗体Ｒ１は、融着層を介して第１配線層２に電気的に接続されている。
【００３５】
次に、図４（Ｄ）に示すように、第１トランジスタＴｒ１および第１抵抗体Ｒ１を覆うように、上記したフィラー（充填材）が添加されたエポキシ樹脂を塗布することによって、絶縁層３を形成する。この後、絶縁層３上に銅箔６ｅを圧着する。
【００３６】
次に、図５（Ａ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール４ａ，４ｂ（図１参照）の形成領域上に位置する銅箔６ｅを除去する。これにより、絶縁層３のビアホール４ａ，４ｂの形成領域が露出される。
【００３７】
次に、図５（Ｂ）に示すように、銅箔６ｅの上方から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁層３の露出した表面から第１配線層２の表面に達するまでの領域を除去する。これにより、絶縁層３を貫通する２つのビアホール４ａ，４ｂを形成する。
【００３８】
次に、図５（Ｃ）に示すように、無電解めっき法を用いて、銅箔６ｅの上面およびビアホール４ａ，４ｂの内面上に、銅を約０．５μｍの厚みでめっきする。続いて、電解めっき法を用いて、銅箔６ｅの上面およびビアホール４ａ，４ｂの内部に、めっきする。ビアホール４ａ，４ｂでは、この際、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔６ｅの上面上に吸着させるとともに、促進剤をビアホール４ａ，４ｂの内面上に吸着させる。これにより、ビアホール４ａ，４ｂの内面上の銅めっきの厚みを大きくすることができるので、ビアホール４ａ，４ｂ内に銅を埋め込むことができる。その結果、絶縁層３上に、約１５μｍの厚みを有する第２配線層６ａが形成されるとともに、ビアホール４ａ，４ｂ内にビア導体５ａ，５ｂがそれぞれ形成される。
【００３９】
次に、図５（Ｄ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、第２配線層６ａをパターニングする。これにより、所望の配線パターンを有する第２配線層６を形成する。なお、第２配線層６は、下層の第１配線層２と、絶縁層３を貫通するビアホール４ａ，４ｂ内に埋め込まれたビア導体５ａ，５ｂを介して電気的に導通している。
【００４０】
最後に、図１に示したように、第２トランジスタＴｒ２を、第１トランジスタＴｒ１の上方の領域に位置する部分に導電性材料からなる接着層（図示せず）を介して装着し、第２配線層６と電気的に接続する。また、第２抵抗体Ｒ２を、第１抵抗体Ｒ１の上方の領域に位置する部分に半田などのロウ材からなる融着層（図示せず）を介して装着する。なお、第２抵抗体Ｒ２は、融着層を介して第２配線層６に電気的に接続されている。
【００４１】
これにより、第２トランジスタＴｒ２は、絶縁層３を介して第１トランジスタＴｒ１の上に積層して搭載され、第２抵抗体Ｒ２は、絶縁層３を介して第１抵抗体Ｒ１の上に積層して搭載される。この結果、それぞれが熱的に結合された状態（上下２つのトランジスタ間と上下２つの抵抗体間においていずれも熱が伝導して上下の温度差が緩和される状態）となる。
【００４２】
以上により、第１実施形態の回路装置が製造される。
（第２実施形態）
本発明を、一般的なモジュールにおける負荷を駆動するパワードライブ段の回路に適用した例を第２実施形態で説明する。
【００４３】
図６は、一般的な負荷を駆動するパワードライブ段の回路を示す回路図である。この回路において、モジュールは、高電位電源側のパワー素子９、ＧＮＤ側のパワー素子１０、シャント抵抗１１、ドライブ段１２、及び制御部１３を備える。パワー素子９から出力端子ＯＵＴに電流を供給、あるいはパワー素子１０により出力端子ＯＵＴから電流を引き抜くことで、出力端子ＯＵＴに接続される負荷を駆動することができる。また、ドライブ段１２はパワー素子９，１０を駆動し、制御部１３はパワー素子９，１０を制御している。シャント抵抗１１は、パワー素子９，１０に流れる電流をオームの法則より電圧に変換し制御部に伝える。制御部１３はこの情報をもとにパワー素子９，１０に流れる電流量をモニタし、最適な状態にパワー素子を制御する。
【００４４】
この方式では、シャント抵抗１１として、正確な電流−電圧変換のために高精度な抵抗（抵抗値）が必要となる。この抵抗は、一般的に温度依存性をもつため、熱を発生するパワー素子９，１０と間隔をあけて配置することが望ましい。また、パワー素子９，１０以外の高発熱性の回路素子からの熱の影響を除くために、それらとも間隔をあけてレイアウト設計することが望ましい。しかしながら、差動アンプの例を示した第１実施形態と同様、間隔をあけることで基板面積が増加するため回路装置の全体の大きさが増し、近年の小型化の要求に沿わないという問題が生じることになる。
【００４５】
図７は、図６で示した回路を基板に配置した回路装置の断面図である。図７に基づいて、第２実施形態の回路装置について説明する。
【００４６】
第２実施形態の回路装置は、絶縁基板１の上に銅からなる所定の配線パターンを有する第１配線層２が設けられる。この第１配線層２の所定の位置にシャント抵抗１１とこのシャント抵抗１１の温度をモニタするための温度測定素子１４が配置されている。そして、シャント抵抗１１および温度測定素子１４の上には、これらを覆うように絶縁層３が設けられている。ここで、絶縁層３には、先の第１実施形態で用いたものと同じ材料を採用する。
【００４７】
さらに、絶縁層３の上には、銅からなる所定の配線パターンを有する第２配線層６が設けられる。この第２配線層６の所定の位置にパワー素子９，１０が配置される。ここで、パワー素子９もしくは１０の少なくとも一方が、シャント抵抗１１の上方に位置するように搭載する。第２実施形態では、シャント抵抗１１の上方に絶縁層３（および第２配線層６）を介してパワー素子９を積層配置している。なお、パワー素子９はそれ自身が大きな熱を発生するため、パワー素子９が本発明の他方（シャント抵抗１１）に比べて発熱しやすい回路素子に相当する。
【００４８】
第１配線層２と第２配線層６とは、絶縁層３を貫通するビアホール４ｃ内に埋め込まれたビア導体５ｃを介して電気的に導通している。したがって、パワー素子１０とシャント抵抗１１は、ビア導体５ｃによって共通に接続されている。このビア導体５ｃで共通接続された第１配線層２は、ＧＮＤ（図６参照）に接続されている。さらに、パワー素子９の一端側は第２配線層６を介して高電位電源（図６参照）に接続されている。
【００４９】
第２実施形態によれば、図７における破線で示すように、シャント抵抗１１とパワー素子９とが、高い熱伝導率を示す絶縁層３を介して互いに熱的に結合し、上下間において熱が容易に伝導するように配置されている。すなわち、シャント抵抗１１の温度はパワー素子９からの熱によって変動（温度が上昇）するものの、上下間において両者の温度を近づけることができるので、パワー素子９の温度と実質的に等しい状態を維持して変動する。このため、回路素子間の温度動作バラツキによる回路装置の性能変動（性能劣化）を改善することができ、回路装置の信頼性低下を抑制することができる。
【００５０】
また、回路装置の設計時に、パワー素子９とシャント抵抗１１の動作温度を独立して考慮する必要がなくなり、設計時に単一の温度として扱えばよくなる。すなわち、パワー素子９からの熱に起因した温度変動範囲を想定して、その範囲での各温度において回路シミュレーションを行えばよくなる。このため、回路素子毎の温度を同時に考慮するような複雑で高価な回路シミュレーションを行うことなく、容易に回路装置の最適化および精度向上を行うことができる。
【００５１】
シャント抵抗１１としては、正確な電流−電圧変換のために高精度な抵抗（抵抗値）を採用することが望ましいが、シャント抵抗１１の温度特性を、温度測定素子１４からの温度情報として反映させるように回路構成するだけで、パワー素子９によってシャント抵抗１１が温度変動した場合でも温度による電圧値の補正が可能となる。この結果、温度変動に対して高精度で信頼性の高い回路装置を低コストで提供することができるようになる。また、この回路装置は、シャント抵抗１１とパワー素子９が縦積み配置となるため、従来の平面的な配置であった場合に比べて、回路装置の省面積化を実現することができる。
【００５２】
第２実施形態における回路装置の製造プロセスでは、第１実施形態における第１トランジスタＴｒ１および第１抵抗体Ｒ１に代えて、シャント抵抗１１および温度測定素子１４を搭載し、第２トランジスタＴｒ２および第２抵抗体Ｒ２に代えて、パワー素子９，１０を搭載している。それ以外の構成については、第１実施形態と同様である。
【００５３】
なお、上記実施形態では、回路装置内において２つの回路素子が積層形成された例を示したが、たとえば、１つの回路素子の上に、平面的に並んだ複数の回路素子が配置されていてもよく、あるいはこれとは反対に、平面的に並んだ複数の回路素子の上に、これらを覆うように１つの回路素子が配置されていてもよい。このようにすれば、平面的に並んだ複数の回路素子と、積層配置された回路素子との間でそれぞれ熱が容易に伝導するので、複数の回路素子全体での温度差が緩和されることになる。このため、複数の回路素子ごとの温度動作バラツキによる回路装置の性能変動（性能劣化）を改善することができ、回路装置の信頼性の低下を抑制することができる。
【００５４】
また、平面的に並べられた複数の回路素子を１つの回路素子群として、この回路素子群が上下に積層配置されている場合でも、上下の回路素子群全体での温度差が緩和されることになるので、回路装置の信頼性の低下を抑制することができる。
【００５５】
さらに上記実施形態では、回路装置内において回路素子を上下に積層形成した２層構造の例を示したが、たとえば、回路素子を絶縁層を介して３層あるいは４層以上に積層した多層構造であってもよい。この場合、積層配置された回路素子との間でそれぞれ熱が容易に伝導するので、多層構造での回路素子全体での温度差が緩和される。また複数の回路素子がそれぞれ縦積み配置となるため、従来の平面的な配置であった場合に比べて、回路装置のさらなる省面積化を実現することができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る差動アンプを備えた回路装置の概略断面図である。
【図２】本発明の第１実施形態による回路装置の絶縁層に充填されるフィラーの分布を示した模式図である。
【図３】本発明の第１実施形態による回路装置の絶縁層に充填されるフィラーの分布を示したグラフである。
【図４】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による回路装置の製造プロセスを説明するための断面図である。
【図６】本発明の第２実施形態に係る負荷を駆動するパワードライブ段の回路を示す回路図である。
【図７】図６に対応する回路装置の概略断面図である。
【図８】電界効果トランジスタによる一般的な差動アンプの等価回路である。
【図９】図８に対応する回路装置の概略断面図である。
【符号の説明】
【００５７】
１  絶縁基板
２  第１配線層
３  絶縁層（伝熱促進用のフィラーが添加された樹脂膜）
４ａ，４ｂ  ビアホール
５ａ，５ｂ  ビア導体
６  第２配線層
Ｔｒ１  第１トランジスタ
Ｒ１  第１抵抗体
Ｔｒ２  第２トランジスタ
Ｒ２  第２抵抗体
【図１】
2007266189.tif 000003
【図２】
2007266189.tif 000004
【図３】
2007266189.tif 000005
【図４】
2007266189.tif 000006
【図５】
2007266189.tif 000007
【図６】
2007266189.tif 000008
【図７】
2007266189.tif 000009
【図８】
2007266189.tif 000010
【図９】
2007266189.tif 000011