(57)【要約】【課題】  クラックの発生が抑制された電子部品及びその製造方法を提供する。【解決手段】  本発明に係る積層セラミックコンデンサ３６の製造方法においては、ビア孔１８が形成された複数のセラミックグリーンシート１２のビア孔１８に、セラミックグリーンシート１２の表面１２ａから溢れ出た接続パッド部２６ｂと、接続パッド部２６ｂを貫通してセラミックグリーンシート１２の表面高さ位置より低い位置まで延びる凹部２７ａとを有するビア電極２７を形成するステップと、ビア電極２７が形成されたビア孔１８が重なるように、複数のセラミックグリーンシート１２を積層するステップとを備えることを特徴とする。【選択図】  図９
2007053206.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部と、前記接続パッド部を貫通して前記セラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成するステップと、
前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層するステップとを備える、電子部品の製造方法。
【請求項２】
貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部とを有し、且つ、前記貫通孔の容積に関する充填率が１００％未満であるビア電極を形成するステップと、
前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層するステップとを備える、電子部品の製造方法。
【請求項３】
前記セラミックグリーンシートの厚さが２０μｍ以下である、請求項１又は２に記載の電子部品の製造方法。
【請求項４】
前記セラミックグリーンシートを積層する際、少なくとも５０枚の前記セラミックグリーンシートを積層する、請求項１〜３のいずれか一項に記載の電子部品の製造方法。
【請求項５】
貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部と、前記接続パッド部を貫通して前記セラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成すると共に、前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層した後に焼成された、電子部品。
【請求項６】
貫通孔が形成された複数のセラミックグリーンシートの前記貫通孔に、前記貫通孔内に充填された本体部と、前記セラミックグリーンシートの上面より上側に位置し、且つ、前記本体部と一体的に形成された接続パッド部とを有し、且つ、前記貫通孔の容積に関する充填率が１００％未満であるビア電極を形成すると共に、前記ビア電極が形成された前記貫通孔が重なるように、前記複数のセラミックグリーンシートを積層した後に焼成された、電子部品。
【請求項７】
前記セラミックグリーンシートの焼成後の厚さが１７μｍ以下である、請求項５又は６に記載の電子部品。
【請求項８】
少なくとも５０枚の前記セラミックグリーンシートが積層された後に焼成された、請求項５〜７のいずれか一項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する電子部品及びその製造方法に関し、特に、積層セラミック配線基板、積層セラミックパッケージ、積層セラミックコンデンサ、積層圧電素子等のセラミック積層電子部品及びその製造方法に関するものである。
【背景技術】
【０００２】
この技術の分野における電子部品として、例えば、積層セラミックコンデンサが挙げられる。この積層セラミックコンデンサにおいては、等価直列抵抗、等価直列インダクタンスを低くするために、内部電極間をビア電極で接続する構造が増えてきている。このようなコンデンサの作製には、以下のような製造方法が用いられていた。
【０００３】
まず、セラミックグリーンシートに、レーザやマイクロドリル、パンチング等を用いて、例えば直径１００μｍ程度の貫通孔を形成する。次に、スクリーン印刷法によって、上記セラミックグリーンシートに導電性ペーストを印刷して、セラミックグリーンシート上に内部電極を形成すると同時に上記貫通孔内に導電性ペーストを充填する。または、スクリーン印刷法によって、セラミックグリーンシート上への内部電極の形成と、貫通孔内への導電性ペーストの充填を別工程でおこなう。その後、複数のセラミックグリーンシートを、上下に重なるセラミックグリーンシートの貫通孔の位置が合致するように積層して、積層体を形成し、得られた積層体に対して切断処理及び焼成処理をほどこすことにより、積層セラミックコンデンサが完成する。
【０００４】
近年、上記積層セラミックコンデンサに代表される電子部品においては、小型化の要求がさらに高まっており、そのためにさらなる薄層多層化が必要となってきた。すなわち、この薄層多層化のために、内部電極をセラミックグリーンシート上に薄く印刷する必要が生じてきた。それにより、貫通孔を導電性ペーストで十分に充たすためには、内部電極のスクリーン印刷とは別工程で、貫通孔充填のためのスクリーン印刷がおこなわれるようになった。
【特許文献１】特開平１０−２７０２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このとき、スクリーン印刷法の印刷精度の問題から、貫通孔充填のための印刷は、上記貫通孔の直径よりも大径のペースト透過孔を設けたスクリーンパターンでおこなう必要があった。すなわち、導電性ペーストは、セラミックグリーンシートの面方向においては、貫通孔の周縁のシート上にはみ出すように印刷されていた。
【０００６】
加えて、上記焼成処理の際に導電性ペーストは収縮するが、この収縮によって上下に重なるビア電極同士が接触せずに導通不良が発生してしまう事態を確実に回避するために、導電性ペーストは、セラミックグリーンシートの高さ方向においては、シート表面から盛り上がるように印刷されていた。
【０００７】
そして、このような導電性ペーストを印刷したセラミックグリーンシートを複数積層した場合には、ビア電極周辺がその他の場所よりも隆起してしまう。このような場合には、積層方向からのプレスをおこなった際に、ビア電極周辺に選択的に大きな圧力が加わってしまうため、その結果、ビア電極近傍にクラックが発生することがあった。
【０００８】
そこで、本発明は、上述の課題を解決するためになされたもので、クラックの発生が抑制された電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る電子部品の製造方法においては、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部と、接続パッド部を貫通してセラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成するステップと、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層するステップとを備えることを特徴とする。
【００１０】
また、本発明に係る電子部品の製造方法は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部とを有し、且つ、貫通孔の容積に関する充填率が１００％未満であるビア電極を形成するステップと、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層するステップとを備えることを特徴とする。
【００１１】
これらの電子部品の製造方法においては、セラミックグリーンシートを積層した際に、その積層時のプレス圧によって、セラミックグリーンシートの上面より上側に位置する接続パッド部の少なくとも一部が貫通孔内に入り込む。それにより、積層後におけるビア電極周辺の隆起が抑えられるため、クラックの発生が抑制された電子部品が得られる。
【００１２】
また、セラミックグリーンシートの厚さが２０μｍ以下であることが好ましい。この場合、低背化が図られた電子部品が得られる。この電子部品が積層セラミックコンデンサである場合には、さらに静電容量の増大が図られる。
【００１３】
また、セラミックグリーンシートを積層する際、少なくとも５０枚のセラミックグリーンシートを積層することが好ましい。この場合、例えば、電子部品として積層セラミックコンデンサを作製する場合には、静電容量の増大が実現される。
【００１４】
本発明に係る電子部品は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部と、接続パッド部を貫通してセラミックグリーンシートの表面高さ位置より低い位置まで延びる凹部とを有するビア電極を形成すると共に、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層した後に焼成されたことを特徴とする。
【００１５】
本発明に係る電子部品は、貫通孔が形成された複数のセラミックグリーンシートの貫通孔に、貫通孔内に充填された本体部と、セラミックグリーンシートの上面より上側に位置し、且つ、本体部と一体的に形成された接続パッド部とを有し、且つ、貫通孔の容積に関する充填率が１００％未満であるビア電極を形成すると共に、ビア電極が形成された貫通孔が重なるように、複数のセラミックグリーンシートを積層した後に焼成されたことを特徴とする。
【００１６】
これらの電子部品においては、セラミックグリーンシートを積層した際に、その積層時のプレス圧によって、セラミックグリーンシートの上面より上側に位置する接続パッド部の少なくとも一部が貫通孔内に入り込んでいる。それにより、積層後におけるビア電極周辺の隆起が抑えられているため、クラックの発生が抑制された電子部品が実現されている。
【００１７】
また、セラミックグリーンシートの焼成後の厚さが１７μｍ以下であることが好ましい。この場合、低背化が図られた電子部品が得られる。この電子部品が積層セラミックコンデンサである場合には、さらに静電容量の増大が図られる。
【００１８】
また、少なくとも５０枚のセラミックグリーンシートが積層された後に焼成された電子部品であってもよい。この場合、この電子部品が例えば積層セラミックコンデンサである場合、静電容量の増大が実現される。
【発明の効果】
【００１９】
本発明によれば、クラックの発生が抑制された電子部品及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して本発明に係る電子部品及びその製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。なお、本実施形態では、本発明に係る電子部品として、積層セラミックコンデンサを例にとって説明する。
【００２１】
まず始めに、本実施形態に係る積層セラミックコンデンサを作製する手順について説明する。
【００２２】
本実施形態に係る積層セラミックコンデンサを作製するにあたり、図１に示すように、表面１０ａに、正方形状を有し厚さ２０μｍ以下（例えば、１０μｍ）のセラミックグリーンシート（以下、単にグリーンシートと称す。）１２が形成された複数枚のキャリアフィルム１０を準備する。なお、図１（ａ）はキャリアフィルム１０の厚さ方向に直交する方向における断面図であり、図１（ｂ）は平面図である。
【００２３】
そして、その各キャリアフィルム１０のグリーンシート１２の表面１２ａに、図２及び図３に示すように、銀やニッケル等を含有した導体ペーストを用いて、公知の技術であるスクリーン印刷等により配線パターン電極１４を形成する。配線パターン電極１４として、図２（ａ）及び図２（ｂ）に示すように、２種類のパターンが用意されており、以下、説明の便宜上、必要に応じて、一方を配線パターン電極１４Ａ、他方を配線パターン電極１４Ｂと称す。
【００２４】
図２（ａ）に示した配線パターン電極１４Ａには、複数の円孔１６が形成されている。それぞれの円孔１６の直径Ｄ１は同一となっており、規則的に配列されている。具体的には、最も近接する円孔１６同士の中心間距離がいずれも一定距離Ｌとなるように、斜め格子状に周期配列されている。
【００２５】
また、図２（ｂ）に示した配線パターン電極１４Ｂも、上記配線パターン電極１４Ａと同サイズの正方形状を有しており、複数の円孔１６が、最も近接する円孔１６同士の中心間距離がいずれも一定距離Ｌとなるように、斜め格子状に規則的に周期配列されている。ただし、この配線パターン電極１４Ｂの円孔１６の位置は、配線パターン電極１４Ａの円孔１６の位置と相対的に半周期（長さＬ／２）だけズレている。そのため、配線パターン電極１４Ａの円孔１６の位置は、配線パターン電極１４Ｂでは円孔１６のない位置に対応し、逆に、配線パターン電極１４Ｂの円孔１６の位置は、配線パターン電極１４Ａでは円孔１６のない位置に対応している。
【００２６】
なお、８枚のキャリアフィルム１０のうち、半分の４枚のキャリアフィルム１０には配線パターン電極１４Ａを形成し、残りの半分の４枚のキャリアフィルム１０には配線パターン電極１４Ｂを形成する。以下、説明の便宜上、必要に応じて、キャリアフィルム１０及びグリーンシート１２のうち、配線パターン電極１４Ａが形成されたほうをキャリアフィルム１０Ａ及びグリーンシート１２Ａと称し、配線パターン電極１４Ｂが形成されたほうをキャリアフィルム１０Ｂ及びグリーンシート１２Ｂと称す。同様に、適宜、配線パターン電極１４Ａに形成された円孔を円孔１６Ａ、配線パターン電極１４Ｂに形成された円孔を円孔１６Ｂと称す。
【００２７】
次に、配線パターン電極１４が形成されたグリーンシート１２に、図４及び図５に示すように、配線パターン電極１４及びグリーンシート１２を貫通する円形断面のビア孔（貫通孔）１８をレーザ照射によって形成する。なお、このビア孔１８の直径はＤ２（例えば、５０μｍ）となっており、このＤ２は、上記配線パターン電極１４の円孔１６の直径Ｄ１よりも小さい。
【００２８】
このビア孔１８の位置は、キャリアフィルム１０Ａにおいては、図４（ａ）に示すように、配線パターン電極１４Ａの円孔１６Ａの中心位置及び円孔１６Ａの中心位置から半周期（Ｌ／２）だけズレた位置（すなわち、配線パターン電極１４Ｂの円孔１６Ｂの中心位置）にそれぞれ形成されている。また、ビア孔１８の位置は、キャリアフィルム１０Ｂにおいても、図４（ｂ）に示すように、配線パターン電極１４Ａの円孔１６Ｂの中心位置及び円孔１６Ｂの中心位置から半周期（Ｌ／２）だけズレた位置（すなわち、配線パターン電極１４Ａの円孔１６Ａの中心位置）にそれぞれ形成されている。
【００２９】
すなわち、ビア孔１８は、両配線パターン電極１４Ａ，１４Ｂとも同位置であって、配線パターン電極１４Ａの円孔１６Ａの位置及び配線パターン電極１４Ｂの円孔１６Ｂの位置のいずれか対応する位置に形成されており、その数も両配線パターン電極１４Ａ，１４Ｂで同数である。
【００３０】
そして、ビア孔１８それぞれに、公知のスクリーン印刷技術を用いて導電性ペースト２０を充填する。なお、このスクリーン印刷に用いるスクリーンパターン２２には、上記ビア孔１８に対応する位置に、円孔１６の直径Ｄ１より小さくビア孔１８の直径Ｄ２より大きい直径Ｄ３の円形断面を有するペースト透過孔２４が設けられている（図７参照）。従って、ビア孔１８を導電性ペースト２０で確実に充たすために、ビア孔１８の容積よりも多くの導電性ペースト２０をビア孔１８に充填すると、その充填直後には図６及び図７に示すようなビア電極２６が形成される。
【００３１】
ビア電極２６は、ビア孔１８内に充填されている本体部２６ａと、グリーンシート１２の表面１２ａ又は配線パターン電極１４の表面１４ａより上側に位置する接続パッド部２６ｂとによって構成されている。なお、配線パターン電極１４の円孔１６の中心位置に形成されたビア孔１８のビア電極２６は、その接続パッド部２６ｂの直径が円孔１６の直径Ｄ１よりも小さいために配線パターン電極１４に接しておらず、このビア電極２６と配線パターン電極１４とは電気的に絶縁されている。一方、円孔１６の外部に形成されたビア電極２６は、配線パターン電極１４と導通されている。
【００３２】
なお、上記導電性ペースト２０は、その金属成分の体積比率（いわゆる、メタルコンテンツ）が所定の比率（例えば、７０％）に調整されている。それにより、この導電性ペースト２０によって形成されたビア電極２６は、その乾燥時に、図８に示したような形状のビア電極２７に変形する。つまり、ビア電極２６は乾燥によって有機溶剤が蒸発し、接続パッド部２６ｂを高さ方向に貫通する凹部２７ａを有するビア電極２７となる。この凹部２７ａは、グリーンシート１２の表面１２ａの高さ位置（図８の破線位置）よりも低い位置まで延びている。そのため、ビア孔１８の容積に関するビア電極２７の充填率は８２％となっている。
【００３３】
以上のようなビア電極２７を各ビア孔１８に形成した後、グリーンシート１２をキャリアフィルム１０から剥がす。そして、図９に示すように、ビア電極２７の接続パッド部２６ｂが形成されている側を上向きにして複数枚のグリーンシート１２を重ねる。このとき、グリーンシート１２Ａのビア孔１８とグリーンシート１２Ｂのビア孔１８とが重なるように位置合わせして、グリーンシート１２Ａとグリーンシート１２Ｂとを交互に積層する。その結果、上下に重なるグリーンシート１２のビア電極２７同士が導通される。
【００３４】
そして、積層されたグリーンシート１２の上下を、上記ビア電極２７の対応位置にビア電極２８が形成された上カバー層３０Ａとビア電極のない平坦な下カバー層３０Ｂとで挟んで積層体３２を形成し、この積層体３２を図１０に示すように上下方向（つまり、積層方向）からプレスする。このプレスのとき、そのプレス圧によって、グリーンシート１２の表面１２ａに溢れ出た接続パッド部２６ｂの一部が、図１１に示すようにビア孔１８内に入り込む。それにより、グリーンシート１２の表面に出ている接続パッド部２６ｂの体積が減少すると共に、接続パッド部２６ｂの高さも低くなる。
【００３５】
そして、この積層体３２を、必要に応じてチップサイズに切断した後、図１２に示すように脱脂／焼成装置３４によって脱脂処理及び焼成処理する。最後に、端子電極３５を得られた焼結体の上カバー層３０Ａのビア電極２８の対応位置に形成し、さらに焼付けをおこなうことで、積層セラミックコンデンサ３６の作製が完成する（図１３参照）。
【００３６】
この積層セラミックコンデンサ３６は、上カバー層３０Ａのビア電極２８側の面３６ａを搭載基板３８の主面３８ａに対面させた状態で、端子電極３５を搭載基板３８の主面３８ａ上に形成されたバンプ電極４０に接続する。ただし、配線パターン電極１４Ａに接続されている端子電極３５は陽極のバンプ電極４０に接続し、配線パターン電極１４Ｂに接続されている端子電極３５は陰極のバンプ電極４０に接続する。
【００３７】
以上で説明したように、積層セラミックコンデンサ３６の作製時にグリーンシート１２に形成されるビア電極２７には凹部２７ａが形成されており、それによって、グリーンシート１２のビア孔１８の容積に関するビア電極２７の充填率が８２％となっている。そのため、積層体３２をプレスしたときは、図１１に示したように、ビア電極２７の接続パッド部２６ｂの一部がビア孔１８内に入り込むことができ、接続パッド部２６ｂの高さがＨ１からＨ２に下げられる。一方、従来のビア電極のように上述したような凹部のないビア電極では、上記プレス時に、接続パッド部はグリーンシート１２の表面１２ａ上から移動できないため、接続パッド部の高さはほとんど下がらない。すなわち、ビア電極２７が形成された積層体３２では、ビア電極２７周辺の隆起が従来に比べて有意に抑えられている。その結果、ビア電極周辺に選択的に大きな圧力が加わってしまう事態が抑制され、焼成後の積層セラミックコンデンサ３６のビア電極近傍におけるクラックの発生が抑えられる。
【００３８】
加えて、積層セラミックコンデンサ３６においては、上述した隆起の抑制に伴って、その表面のうねりも従来に比べて抑制されている。このうねりが大きいと、端子電極３５と搭載基板３８のバンプ電極４０との全ての接続を確実におこなうことが困難となるため、積層セラミックコンデンサ３６では、端子電極３５２８と搭載基板３８のバンプ電極４０との接続においても改善が図られている。
【００３９】
なお、ビア電極２７の充填率は、８２％に限らず、１００％未満であれば適宜変更してもよい。ただし、積層体３２を焼成処理した際に、グリーンシート１２だけでなくビア電極２７も収縮するため、ビア電極２７が上下のビア電極２７と確実に導通を図れるように、ビア電極２７の充填率を例えば６０％以上としてもよい。
【００４０】
なお、ビア電極２７の充填率の調整は、導電性ペースト２０の金属成分の体積比率を調整する以外に、以下のような方法を用いることもできる。すなわち、導電性ペースト２０の他の物性値（例えば、共材含有率、粘度等）を変更したり、スクリーンパターン２２を変更したり、印刷条件を変えたりすることによって、ビア電極２７の充填率を調整することも可能である。
【００４１】
なお、積層セラミックコンデンサ３６の作製に用いたグリーンシート１２の厚さは２０μｍ以下となっており、収縮率が０．８５程度で換算すると焼成後のグリーンシート１２の厚さは１７μｍ以下となっているため、積層セラミックコンデンサ３６においては静電容量の増大が図られている。加えて、このようにグリーンシート１２を薄くすると、電子部品全般において低背化（すなわち、小型化）が実現される。さらに、積層セラミックコンデンサ３６を、少なくとも５０枚のグリーンシート１２で構成することで、大きな静電容量を有する積層セラミックコンデンサが得られる。なお、この程度にまで薄いグリーンシート１２において、上述した積層セラミックコンデンサ３６の表面の隆起及びうねりの影響が顕著となってくる。
【実施例１】
【００４２】
以下、本発明の効果をより一層明らかなものとするため、実施例および比較例を用いて説明する。
【００４３】
上述した積層体３２と略同様であり、ビア孔１８の容積に関する充填率の異なるビア電極２７を備えた複数の積層体３２試料（＃１〜＃６）をそれぞれ９０個ずつ用意して、各積層体試料（積層数１４０枚）を焼成処理した際のクラックが発生した試料の割合（クラック発生率）を測定した。なお、ビア電極２７の充填率の調整は、メタルコンテンツを変えることによりおこなった。
【００４４】
具体的なクラック発生率の測定方法は、各積層体試料を焼成処理した後、各試料をビア電極２７が分断されるように積層方向に切断して、その断面のビア電極近傍にクラックが発生しているか否かを顕微鏡によって観察した。その測定結果は、図１４の表に示したとおりである。
【００４５】
この測定結果から明らかなように、ビア電極２７の充填率が１００％以上である試料＃１及び＃２については、いくつかの試料においてクラックが観察された。一方、ビア電極２７の充填率が１００％未満である試料＃３〜＃６については、クラックが全く観察されなかった。以上のことから、ビア電極２７の充填率が１００％未満である試料＃３〜＃６では、クラックの発生が有意に抑制されることが確認された。
【００４６】
なお、図１４の表には、各積層体３２試料の焼成処理後におけるビア孔の充填状態も併せて示している。すなわち、ビア電極２７の充填率が６０％以上である試料＃１〜＃５については、焼成処理後のビア孔１８にビア電極２７が十分に充填されていたのに対し、ビア電極２７の充填率が５９％である試料＃６では、焼成処理後のビア電極２７の充填が不十分であった。この結果から、ビア電極２７の充填率が６０％以上である場合には、ビア電極２７がビア孔１８を十分に充填して、ビア電極２７が上下のビア電極２７と確実に導通を図れることが確認された。
【００４７】
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、本発明が適用される電子部品としては、上記積層セラミックコンデンサの他に、積層セラミック基板、積層セラミックパッケージ、積層圧電素子等のセラミック積層電子部品が挙げられる。また、積層数は５０層以上に限定されず、所望の積層数に適宜変更可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る電子部品を作製する際に用いるキャリアフィルムとグリーンシートとを示した図である。
【図２】図１のグリーンシート上に形成される配線パターン電極を示した平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線断面図である。
【図４】図２のグリーンシートに形成されたビア孔を示した平面図である。
【図５】図４のＶ−Ｖ線断面図である。
【図６】図４のグリーンシートに形成されたビア電極を示した平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線断面図である。
【図８】図６に示したビア電極の乾燥後におけるビア電極形状を示した断面図である。
【図９】配線パターン電極の積層状態を示した図である。
【図１０】本発明の実施形態に係る積層体を示した概略断面図である。
【図１１】プレス後のビア電極形状を示した概略断面図である。
【図１２】図９の積層体に適用する脱脂／焼成装置を示した図である。
【図１３】本発明の実施形態に係る電子部品を示した概略断面図である。
【図１４】本発明の実施例に係るクラック発生率の測定結果を示した表である。
【符号の説明】
【００４９】
１２，１２Ａ，１２Ｂ…セラミックグリーンシート、１８…ビア孔、２６，２７…ビア電極、２６ｂ…接続パッド部、３６，３６Ａ…積層セラミックコンデンサ。
【図１】
2007053206.tif 000003
【図２】
2007053206.tif 000004
【図３】
2007053206.tif 000005
【図４】
2007053206.tif 000006
【図５】
2007053206.tif 000007
【図６】
2007053206.tif 000008
【図７】
2007053206.tif 000009
【図８】
2007053206.tif 000010
【図９】
2007053206.tif 000011
【図１０】
2007053206.tif 000012
【図１１】
2007053206.tif 000013
【図１２】
2007053206.tif 000014
【図１３】
2007053206.tif 000015
【図１４】
2007053206.tif 000016