(57)【要約】【課題】  本発明の目的は、積層型セラミック電子部品の製造方法において、積層焼成体に反りが生じても、研磨により積層焼成体の表面を平坦に補正できるようにすることである。また、ダミーシートが焼成時にビア電極を被覆してビア電極を酸化雰囲気にさらさないことで、ビア電極の酸化を防止することである。これによって、ＩＣ等の実装信頼性が高く、他の基板やＩＣ等の電子部品との接続不良を低減できる積層型セラミック電子部品を提供することである。【解決手段】  本発明に係る積層型セラミック電子部品の製造方法は、ビアホール形成工程と、ビアフィル工程と、印刷工程と、ダミーシートを積層体の最上層と最下層に配置する積層体形成工程と、ダミーシートでビア電極を被覆して焼成する焼成工程と、研磨によりビア電極を露出させる研磨工程とを備える。【選択図】図１
2007053294.tif 000002
【特許請求の範囲】
【請求項１】
セラミックグリーンシートにビアホールを形成するビアホール形成工程と、
前記セラミックグリーンシートに形成されたビアホールに導電性ペーストを充填するビアフィル工程と、
前記ビアフィルしたセラミックグリーンシートに導電性ペーストを印刷し所定の電極パターンを形成する印刷工程と、
最下層となるダミーシートを少なくとも１枚、２枚以上の前記導電性ペーストを印刷したセラミックグリーンシート、最上層となるダミーシートを少なくとも１枚、の順に積層する積層体形成工程と、
得られた積層体を焼成し積層焼成体を得る焼成工程と、
前記積層焼成体の少なくとも上表面又は下表面を研磨して、ビア電極を露出させる研磨工程と、
を有することを特徴とする積層型セラミック電子部品の製造方法。
【請求項２】
前記導電性ペーストを印刷したセラミックグリーンシートが、
前記セラミックグリーンシートに前記ビア電極のみを設けたビア電極付シート、又は、前記セラミックグリーンシートに前記ビア電極を設け且つ該セラミックグリーンシートの表面に内部電極パターンを設けたビア電極付内部電極パターンシートのうち少なくともいずれか一方であることを特徴とする請求項１に記載の積層型セラミック電子部品の製造方法。
【請求項３】
前記最下層となるダミーシートと前記導電性ペーストを印刷したセラミックグリーンシートとの間及び前記最上層となるダミーシートと前記導電性ペーストを印刷したセラミックグリーンシートとの間に、前記ビア電極付シートを少なくとも１枚配置することを特徴とする請求項１又は２に記載の積層型セラミック電子部品の製造方法。
【請求項４】
前記焼成工程の前に前記積層体を所定の寸法に切断する切断工程、或いは、前記焼成工程の後に前記積層焼成体を所定の寸法に切断する切断工程のうちいずれか一方をさらに有することを特徴とする請求項１、２又は３に記載の積層型セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板、積層セラミックコンデンサ等の内部電極パターンをビア電極で接続した積層型セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
内部電極パターンをビア電極で接続するような積層型セラミック電子部品の一例として、セラミック多層配線基板が挙げられる。このような積層型セラミック電子部品は、基板内部にインダクタやコンデンサ等の回路を構成し、その基板上には半導体やチップ型の受動部品を搭載し各種モジュール等を構成する。
【０００３】
図４は、従来のセラミック多層配線基板の製造方法のいくつかの工程を順次図解的に示す断面概略図である。一般にこのようなセラミック多層配線基板は、セラミックグリーンシート７１を用意し、セラミックグリーンシート７１にレーザ光、マイクロドリルまたはパンチングを使用してビアホール７２を形成する。このビアホール７２に導電性ペーストを充填してビア電極７３を形成する。さらにセラミックグリーンシート７１に内部電極パターン７４を形成し、これらを施したシートを積層して積層体７５を形成する。この積層体７５を切断し、焼成し、バレル処理やブラスト処理等の方法でバリ取り等の表面処理を行ない、セラミック多層配線基板を製造する。
【０００４】
しかし、このように製造されるセラミック多層配線基板のグリーン積層体は、図４に示すように表面にビア電極が露出したものとなる。露出したビア電極をそのまま焼成すると、ビア電極は酸化されてしまい、その上に形成する端子電極との接続が不十分になる。これを他の電子部品と接続して使用する場合、接続不良の原因となる。
【０００５】
また、薄層化されたセラミックグリーンシートを焼成すると、セラミックグリーンシート内部の嵩密度の偏りや、セラミックグリーンシートと内部電極との焼成収縮率の差に起因して、焼成時に反りが生じる。特にモジュール部品の小型化、低背化に伴い基板厚みを薄くする場合に、この問題が顕著となる。
【０００６】
反りに対する解決手段として、積層体を複数のブロックに分けて形成し、反りを低減する手段が開示されている（例えば、特許文献１を参照。）。この手段は、セラミックグリーンシートと内部電極パターンを交互に圧着する際に発生する反りに着目したものであり、薄層化されたセラミックグリーンシートが焼成時に発生する反りとは別の現象である。従って、この手段では焼成時の反りの低減は図れない。またこの開示手段では、焼成時にビア電極が積層体から露出しているため、ビア電極の酸化を防止することはできない。
【特許文献１】特開２００２−３５９１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明は、薄層化される積層型セラミック電子部品の製造方法において、焼成した積層体に反りが生じても、研磨により積層焼成体の表面を平坦に補正できるようにすることを目的とする。また、ダミーシートが焼成時にビア電極を被覆してビア電極を酸化雰囲気にさらさないことで、ビア電極の酸化を防止することも目的とする。これによって、焼成した基板上に受動部品やＩＣ等の各種電子部品を信頼性高く実装することができ、また、他の基板やＩＣ等の電子部品との接続不良を低減できる積層型セラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る積層型セラミック電子部品の製造方法は、セラミックグリーンシートにビアホールを形成するビアホール形成工程と、前記セラミックグリーンシートに形成されたビアホールに導電性ペーストを充填するビアフィル工程と、前記ビアフィルしたセラミックグリーンシートに導電性ペーストを印刷し所定の電極パターンを形成する印刷工程と、最下層となるダミーシートを少なくとも１枚、２枚以上の前記導電性ペーストを印刷したセラミックグリーンシート、最上層となるダミーシートを少なくとも１枚、の順に積層する積層体形成工程と、得られた積層体を焼成し積層焼成体を得る焼成工程と、前記積層焼成体の少なくとも上表面又は下表面を研磨して、ビア電極を露出させる研磨工程と、を有することを特徴とする。ここで、ダミーシートとは、ビア電極や電極パターンが印刷されていないセラミックグリーンシートをいう。
【０００９】
ダミーシートを積層体の最上層と最下層に配置して、これを焼成し、その後少なくとも積層焼成体の上表面又は下表面のいずれか一方を研磨しビア電極を露出させることで、積層焼成体に反りが生じても、積層焼成体の表面を平坦にすることができる。これにより、例えば、上表面を研磨した場合、受動部品やＩＣ等の電子部品の実装信頼性を高くすることができる。一方、下表面を研磨した場合は、本発明にかかる多層配線基板を他の基板に実装するときの実装信頼性を高くすることができる。また、ダミーシートをラッピングにより研磨することにより、バリ取り等の表面処理のために行なうバレル処理やブラスト処理等が不要であり、積層焼成体の厚さを正確に調整でき、寸法精度の高い積層型セラミック電子部品とすることができる。また、ダミーシートを積層体の最上層と最下層に配置し焼成することで、焼成時にビア電極を各ダミーシートが被覆し、ビア電極が酸化雰囲気にさらされず、酸化を防止できる。これにより他の基板や受動部品、ＩＣ等の電子部品との接続不良を低減できる。
【００１０】
また、本発明に係る積層型セラミック電子部品の製造方法は、前記導電性ペーストを印刷したセラミックグリーンシートが、前記セラミックグリーンシートに前記ビア電極のみを設けたビア電極付シート、又は、前記セラミックグリーンシートに前記ビア電極を設け且つ該セラミックグリーンシートの表面に内部電極パターンを設けたビア電極付内部電極パターンシートのうち少なくともいずれか一方であることが好ましい。ビア電極付シート又はビア電極付内部電極パターンシートを積層体に含ませることにより、所定の誘電体層を有する積層型セラミック電子部品とすることができる。また、ＩＣ等の実装信頼性が高く、ビア電極の酸化が防止できるので接続不良が低減される。
【００１１】
さらに、本発明に係る積層型セラミック電子部品の製造方法は、前記最下層となるダミーシートと前記導電性ペーストを印刷したセラミックグリーンシートとの間及び前記最上層となるダミーシートと前記導電性ペーストを印刷したセラミックグリーンシートとの間に、前記ビア電極付シートを少なくとも１枚配置することが好ましい。ここで導電性ペーストを印刷したセラミックグリーンシートとは、ビア電極付シート又はビア電極付内部電極パターンシートのことであり、これらシートにより誘電体層である容量取得部を構成する。各ダミーシートと容量取得部の間に配置するビア電極付シートを外装シートと呼ぶ。積層体が外装シートを含むことでビア電極を露出させるための研磨を、ダミーシートを越えてすることができ、確実にビア電極を露出させることができる。また、外装シートを研磨することにより積層焼成体の厚さの調整量を増やすことができる。また、ダミーシートとして外装シートを用いることも出来る。その場合、積層体の表面に露出したビア電極は、焼成時、酸化雰囲気にさらされて酸化してしまうが、研磨により酸化していないビア電極を露出させることが出来る。
【００１２】
また、本発明に係る積層型セラミック電子部品の製造方法は、前記焼成工程の前に前記積層体を所定の寸法に切断する切断工程、或いは、前記焼成工程の後に前記積層焼成体を所定の寸法に切断する切断工程のうちいずれか一方をさらに有することを含む。いずれの切断工程を経たとしても、寸法精度、平坦性の良い積層型セラミック電子部品が得られる。
【発明の効果】
【００１３】
本発明は、薄層化される積層型セラミック電子部品の製造方法において、焼成した積層体に反りが生じても、研磨により積層焼成体の表面を平坦に補正できる。また、ダミーシートが焼成時にビア電極を被覆してビア電極を酸化雰囲気にさらさないことで、ビア電極の酸化を防止できる。これによって、焼成した基板上に受動部品やＩＣ等の各種電子部品を信頼性高く実装することができ、また、他の基板やＩＣ等の電子部品との接続不良を低減できる積層型セラミック電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。以下、図１から図３を参照しながら本実施形態に係る積層型セラミック電子部品の製造方法について説明する。
【００１５】
図１は、本実施形態に係る積層型セラミック電子部品の製造方法の各工程を順次図解的に示す断面概略図である。図１は、本実施形態に係る積層型セラミック電子部品の製造方法の説明を容易にするため、ビア電極や内部電極パターンを簡易に示した。工程フロー１００は、グリーンシート形成工程（ステップＳ０）と、ビアホール形成工程（ステップＳ１）と、ビアフィル工程（ステップＳ２）と、印刷工程（ステップＳ３）と、積層体形成工程（ステップＳ４）と、焼成工程（ステップＳ５）と、切断工程（ステップＳ６）と、研磨工程（ステップＳ７）と、を備える。以下、各工程について具体的に説明する。
【００１６】
（グリーンシート形成工程）
まず図１に示すグリーンシート形成工程（ステップＳ０）について説明する。グリーンシート形成工程（ステップＳ０）では、後工程で形成するビア電極付シート４、ビア電極付内部電極パターンシート６、ダミーシート７ａ，７ｂ、外装シート１１ａ，１１ｂのベースとなるセラミックグリーンシート１を形成する。セラミックグリーンシート１は、セラミック粉末と焼結助剤に溶剤、可塑剤、分散剤、バインダ樹脂を混合してセラミックスラリーとし、このセラミックスラリーを、ポリエチレンテレフタレート製などのシート基板の上でシート状に成形し、これを乾燥して得る。成形は、ドクターブレード法、引き上げ法等が用いられる。セラミックグリーンシート１の一層当たりの厚さは、ビア電極付シート４やダミーシート７ａ，７ｂ等として使用することを考慮して１μｍ〜４０μｍ程度である。
【００１７】
セラミック粉末には、例えばガラスセラミックスや誘電体材料を用いることができる。
【００１８】
所望の組成のセラミック粉末に有機ビヒクルまたは水系ビヒクルを加えて混練し、誘電体ペーストを作成する。有機ビヒクルはバインダを有機溶媒中に溶解させたものである。バインダは特に限定されず、エチルセルロースあるいはポリビニルブチラールなどの各種バインダから選択して用いる。有機溶媒も特に限定されず、成形方法に応じて選択する。例えば、印刷法あるいはシート法などにより成形する場合には、テルピネオール、ブチルカルビトール、アセトンあるいはトルエンなどを選択して用いる。また、水系ビヒクルは水に水溶性バインダおよび分散剤などを溶解させたものである。水溶性バインダも特に限定されず、例えば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂あるいはエマルションなどから選択して用いる。
【００１９】
誘電体ペーストにおけるビヒクルの含有量は特に限定されず、通常はバインダが１〜５質量％程度、溶剤が１０〜５０質量％程度となるように調整する。また、誘電体ペーストには、必要に応じて分散剤または可塑剤などの添加物を添加してもよい。その添加量は、合計で１０質量％以下とすることが好ましい。
【００２０】
このような誘電体ペーストを成形し、セラミックグリーンシート１が得られる。
【００２１】
（ビアホール形成工程）
次に図１でビアホール形成工程（ステップＳ１）について説明する。ビアホール形成工程（ステップＳ１）では、セラミックグリーンシート１にビア電極３を形成するための孔であるビアホール２を形成する。ビアホール２は、レーザ光、マイクロドリル、パンチング等により形成する。レーザ光を使用してビアホール２を形成する場合、ビアホール２の径を容易に１００μｍ以下、例えば５０〜１００μｍにできる。セラミックグリーンシート１にレーザ光を照射すると、セラミックグリーンシート１のセラミック粉末やバインダ樹脂を揮発させることで孔をあけることができる。使用するレーザは、ＣＯ２レーザ、ＵＶ−ＹＡＧレーザ若しくはエキシマレーザが好ましい。また、マイクロドリルやパンチングは、レーザ光に比べビアホール２の径を小さくすることは難しいが、低コストで加工できるというメリットがある。
【００２２】
（ビアフィル工程）
次に図１でビアフィル工程（ステップＳ２）について説明する。ビアフィル工程（ステップＳ２）では、ビアホール形成工程（ステップＳ１）で形成したビアホール２に導電性ペーストを充填し、ビア電極３を形成し、ビア電極付シート４を得る。ビア電極３は、ビア電極ペーストを例えば穴埋め印刷により充填して固化させることにより形成する。導電性ペーストとしては、例えば銅、銀、銀パラジウム、パラジウム、ニッケル等の金属粉末又は合金粉末を含有して、所定の流動性を有する粘度に調整されたビア電極ペーストを用いる。
【００２３】
（印刷工程）
印刷工程（ステップＳ３）では、前述したビア電極付シート４の表面に、内部電極パターン５を、導電性ペーストを用いてスクリーン印刷により所定のパターンで印刷し、ビア電極付内部電極パターンシート６を得る。ここで導電性ペーストとしては、前述の導電性ペーストと同様、例えば銅、銀、銀パラジウム、パラジウム、ニッケル等の金属粉末又は合金粉末を含有して、所定の流動性を有する粘度に調整された内部電極ペーストを用いる。
【００２４】
内部電極ペーストとビア電極ペーストは異なる材料であっても良い。なお、ビア電極ペースト或いは内部電極ペーストは、誘電体ペーストと同様のビヒクルと混練して作製される。ビア電極ペースト或いは内部電極ペーストにおけるビヒクルの含有量は誘電体ペーストと同様に調整する。また、ビア電極ペースト或いは内部電極ペーストには、必要に応じて分散剤、可塑剤、誘電体材料、絶縁体材料などの添加物を添加してもよい。その添加量は、合計で１０質量％以下とすることが好ましい。
【００２５】
ビア電極付シート４、ビア電極付内部電極パターンシート６の厚さは、１μｍ〜４０μｍ程度であることが好ましく、１μｍ〜３０μｍ程度であればより好ましい。この厚さとすることで積層型セラミック電子部品の薄層化が図れる。ビア電極付シート４とビア電極付内部電極パターンシート６の合計積層枚数は通常２〜１０００枚程度である。
【００２６】
（積層体形成工程）
積層体形成工程（ステップＳ４）で形成する積層体８は、図１に一例として示すように最下層のダミーシート７ｂと、下側の外装シート１１ｂと、ビア電極付内部電極パターンシート６を３層と、ビア電極付シート４と、上側の外装シート１１ａと、最上層のダミーシート７ａと、を積層し、圧着をすることで得られる。圧着の条件は、特に限定されないが、好ましくは圧着の圧力が３〜５ＭＰａで、その加熱温度は３５〜８０℃であり、圧着時間は０．１〜１．０秒である。ここで内部電極パターン５で挟まれた部分を含む誘電体層を容量取得部９と呼ぶ。ダミーシート７ａ、７ｂは、積層体８の最上層と最下層に配置される。最上層のダミーシート７ａと容量取得部９の間に外装シート１１ａを、最下層のダミーシート７ｂと容量取得部９の間に外装シート１１ｂを配置することが好ましい。外装シート１１ａ、１１ｂを配置することでビア電極３を露出させるための研磨を、ダミーシート７ａ、７ｂを越えてすることができる。よって確実にビア電極３を露出させることができる。また、外装シート１１ａ、１１ｂをも研磨することにより積層焼成体１０の厚さの調整量を増やすことができる。各外装シート１１ａ、１１ｂの全体厚さは、各ダミーシート７ａ，７ｂの全体厚さと同程度の２０〜３００μｍ程度としても良く、このとき複数枚重ねて使用することとしても良い。また、ダミーシートとして外装シートを用いてもよい。その場合、ビア電極が焼成中に酸化することになるが、研磨工程で酸化していないビア電極を確実に露出することができる。
【００２７】
ダミーシート７ａ，７ｂは、前述のセラミックグリーンシート１と同じ材料で構成することとしても良く、セラミックグリーンシート１と異なる材料であるが焼成縮率が同程度の材料構成としても良い。容量取得部９と焼成縮率が同程度のダミーシート７ａ，７ｂとすることで、焼成時の積層焼成体１０の反り量を小さくすることが可能である。ダミーシート７ａ，７ｂは、ビア電極付シート４と同一のものとしても良く、ビア電極３を有さないセラミックグリーンシート１としても良い。各ダミーシート７ａ，７ｂの全体厚さは、容量取得部９単体を焼成した場合の反り量と同程度の厚さであれば良い。具体的には２０〜３００μｍ程度であることが好ましく、２００μｍ以下であればより好ましい。ダミーシート７ａ，７ｂの一枚の厚さを薄くしてこれを複数枚使用することとしても良い。研磨工程（ステップＳ７）において反り量と同程度の厚さのダミーシート７ａ，７ｂを研磨することで、平坦な積層焼成体１０を得るためである。各ダミーシート７ａ，７ｂの全体厚さは、容量取得部９単体を焼成した場合の反り量よりも厚くしても良い。各ダミーシート７ａ，７ｂの全体厚さを厚くすることで、積層体８の積層方向の曲げ強度を大きくすることができ、焼成した積層体８の反り量を小さくすることができることによる。
【００２８】
ここで本実施形態に係る積層型セラミック電子部品の製造方法による積層例を図２に示す。図２の積層例２００では、最下層のダミーシート７ｂと、下側の外装シート１１ｂと、ビア電極付内部電極パターンシート６を６層と、ビア電極付シート４と、上側の外装シート１１ａと、最上層のダミーシート７ａとを備える。図２の積層例２００では、内部電極パターン５がセラミックグリーンシート１を挟み込み且つ各内部電極パターン５が容量取得部９の積層方向に重なり合って配置される。すなわちビア電極付内部電極パターンシート６のうち５層が容量取得部９となっている。内部電極パターン５でセラミックグリーンシート１を挟み込むように構成することで、多様な誘電体層を構成できる。このように各シートを積層した積層型セラミック電子部品においても受動部品、ＩＣ等の電子部品の実装信頼性が高く、また、ビア電極の酸化が防止できるので接続不良が低減される。
【００２９】
（焼成工程）
次に図１に示す焼成工程（ステップＳ５）について説明する。焼成工程（ステップＳ５）では、積層体形成工程（ステップＳ４）で形成する積層体８を焼成し、積層焼成体１０を得る。従来の積層体の積層方向の上表面と下表面では、ビア電極が露出される状態になる。これをそのまま焼成すると、露出しているビア電極が酸化される。これを用いたセラミック多層配線基板等の電子部品を他の基板やＩＣ等と接続して使用する場合、接続不良のため所望の特性が得られない。しかし本実施形態に係る積層型セラミック電子部品の製造方法では、この外装シート１１ａ，１１ｂの上表面及び下表面にダミーシート７ａ，７ｂを積層し、露出するビア電極３を被覆するため、焼成時の酸化雰囲気中においてもビア電極３が酸化されることはない。積層体８の焼成方法を以下に記載する。
【００３０】
積層体８を作製したのち、脱バインダ処理を行なう。
【００３１】
脱バインダ処理を行ったのち、焼成を行ない、積層焼成体１０を形成する。本発明においては、焼成時の雰囲気は特に限定しない。本発明ではビア電極３及び内部電極パターン５がダミーシート７ａ，７ｂにより被覆されているため、焼成時の雰囲気の影響を受けにくい。
【００３２】
焼結時の保持温度は使用する材料および電極材料によって適宜変更されることが好ましい。保持温度が低すぎると焼結による緻密化が不十分となり、高すぎると内部電極パターン５が途切れやすく、または内部電極パターン５の構成元素が拡散して特性が劣化する恐れがある。温度範囲としては８００℃〜１４００℃が好ましい。
【００３３】
（切断工程）
続いて切断工程（ステップＳ６）について説明する。切断工程（ステップＳ６）は、焼成工程（ステップＳ５）の前に積層体８を所定の寸法に切断する第１の切断工程としても良く、焼成工程（ステップＳ５）の後に積層焼成体１０を所定の寸法に切断する第２の切断工程としても良い。
【００３４】
図１に示す切断工程（ステップＳ６）は、第１の切断工程を示す。第１の切断工程では、積層焼成体１０を切断する。積層焼成体１０の切断は、ダイシング方式、または焼成前に切断したい個所に溝を作製し、ブレイクする方法で切断しても良い。第１の切断工程とすることで、一度の焼成で多数の積層焼成体１０を得ることができ、製造時間の短縮化が図れるとともに、寸法精度及び平坦性の良い積層型セラミック電子部品を得ることができる。
【００３５】
次に第２の切断工程（不図示）について説明する。第２の切断工程では、積層体８を切断する。積層体８の切断は、押し切り方式で切断しても良く、積層体８が厚い場合はダイシング方式で切断しても良い。第２の切断工程としても、寸法精度及び平坦性の良い積層型セラミック電子部品を得ることができる。
【００３６】
（研磨工程）
次に研磨工程（ステップＳ７）について図３で説明する。研磨工程（ステップＳ７）では、積層焼成体１０の上表面及び下表面を研磨してビア電極３を露出させる。積層焼成体１０が焼成の際に反りを生じても、積層焼成体１０を研磨することで表面を平坦にすることができる。これにより、ＩＣ等の電子部品の実装信頼性を高くすることができる。研磨の方法は、例えばラッピングにより行なう。ラッピングは回転定盤に砥粒を含まず、加工液中に砥粒を含ませ、加工対象を砥ぐ加工法である。積層焼成体１０をラッピングにより研磨することにより、バリ取り等の表面処理のために行なうバレル処理やブラスト処理を不要とし、寸法精度の高い積層型セラミック電子部品とすることができる。また、ラッピングにより研磨するので積層焼成体１０の厚さの調整が正確且つ容易にできる。
【００３７】
図３において研磨する対象は、ダミーシート７ａ、７ｂの全部及び外装シート１１ａ、１１ｂの一部である。ダミーシート７ａ，７ｂのみの研磨でも良いが、外装シート１１ａ、１１ｂの一部まで研磨することで確実にビア電極３を露出させることができる。研磨する厚さは、ダミーシート７ａの厚さ（２０〜３００μｍ程度）に外装シート１１ａの厚さ（１〜４０μｍ程度）の一部を加えた厚さとなる。ダミーシート７ｂと外装シート１１ｂの関係についても同じである。図３では研磨で残る外装シートを１１ｃ、研磨された外装シートを１１ｄとした。図３に示すように積層焼成体１０に反りが生じている場合、研磨で残る外装シート１１ｃにより積層焼成体１０の表面を平坦にできる。積層焼成体１０の一辺の長さ（長辺と短辺があるときは長辺）をｔ、反り量をｗとして、ｗ／ｔで反り率を求めると、反り量ｗが研磨精度を除けば発生しないことから、限りなく０％に近いといえる。
【００３８】
不図示であるが、積層焼成体１０が外装シート１１ａ，１１ｂを含まない場合の研磨対象は、最上層及び最下層のダミーシート７ａ，７ｂである。この場合研磨する厚さは、各ダミーシート７ａ，７ｂの厚さ（２０〜３００μｍ程度）となる。積層焼成体１０に反りが生じている場合、研磨で残るダミーシート７ａ，７ｂの一部により積層焼成体１０の表面を平坦にできる。本ケースでも反り量ｗが研磨精度を除けば発生しないことから、反り率は限りなく０％に近いといえる。
【００３９】
以上のように製造される積層型セラミック電子部品は、はんだ付けなどによりプリント基板上などに実装され、各種電子機器に用いられる。
【図面の簡単な説明】
【００４０】
【図１】本実施形態に係る積層型セラミック電子部品の製造方法のいくつかの工程を示す断面概略図である。
【図２】本実施形態に係る積層例の一例を示す断面概略図である。
【図３】研磨工程における研磨の状態を示す断面概略図である。
【図４】従来の積層セラミックコンデンサの製造方法のいくつかの工程を示す断面概略図である。
【符号の説明】
【００４１】
１，セラミックグリーンシート
２，ビアホール
３，ビア電極
４，ビア電極付シート
５，内部電極パターン
６，ビア電極付内部電極パターンシート
７，７ａ，７ｂ，ダミーシート
８，積層体
９，容量取得部
１０，積層焼成体
１１，１１ａ，１１ｂ，外装シート
１１ｃ，研磨で残る外装シート
１１ｄ，研磨された外装シート
７１，セラミックグリーンシート
７２，ビアホール
７３，ビア電極
７４，内部電極パターン
７５，積層体
１００，工程フロー
２００，積層例
【図１】
2007053294.tif 000003
【図２】
2007053294.tif 000004
【図３】
2007053294.tif 000005
【図４】
2007053294.tif 000006