(57)【要約】  【課題】  エッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、膜の加工両端部を基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状とし、当該テーパーの角度を所望の角度とすることが可能な膜のパターン形成方法を提供すること。  【解決手段】  本発明に係る一の態様の膜のパターン形成方法は、基板上に膜４、５を形成し、膜４、５の上層に、第１マスキング層１０とその上層の第２マスキング層１１とを、当該第２マスキング層１１が第１マスキング層１０端から突出する庇部を有するようにパターン形成し、膜４、５の上層に第１マスキング層１０及び第２マスキング層１１のパターンが形成されている状態において、膜４、５をエッチングしてパターニングする。  【選択図】  図１
2007115779.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、膜を形成し、
前記膜の上層に、第１マスキング層とその上層の第２マスキング層とを、当該第２マスキング層が前記第１マスキング層端から突出する庇部を有するようにパターン形成し、
前記膜の上層に前記第１マスキング層及び前記第２マスキング層のパターンが形成されている状態において、前記膜をエッチングしてパターニングする膜のパターン形成方法。
【請求項２】
前記膜が非晶質シリコン膜であることを特徴とする請求項１に記載の膜のパターン形成方法。
【請求項３】
前記膜のエッチング方法は、フッ硝酸を用いたウエットエッチング方法か、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスのプラズマ中で行うドライエッチング方法のいずれかであることを特徴とする請求項２に記載の膜のパターン形成方法。
【請求項４】
前記第２マスキング層としてフォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行い、
前記第１マスキング層として金属材料を用いて、そのパターン形成をエッチングにより行うことを特徴とする請求項１、２又は３に記載の膜のパターン形成方法。
【請求項５】
前記第２マスキング層としてフォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行い、
前記第１マスキング層として、前記フォトレジストと共通の現像液によりパターン形成可能であって、かつ、前記現像液に対する溶解速度が前記フォトレジストよりも大きい金属材料を用いて、そのパターン形成を前記現像液によるウエットエッチングにより行うことを特徴とする請求項１、２又は３に記載の膜のパターン形成方法。
【請求項６】
第１フォトレジスト材料及び第２フォトレジスト材料を用いてパターン形成を行う膜のパターン形成方法であって、
前記第２マスキング層として前記第２フォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行い、
前記第１マスキング層として、前記第２フォトレジスト材料と共通の現像液によりパターン形成可能であって、かつ、前記現像液に対する溶解速度が前記第２フォトレジスト材料よりも大きい前記第１フォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行うことを特徴とする請求項１、２又は３に記載の膜のパターン形成方法。
【請求項７】
絶縁性基板上にゲート絶縁層と、半導体層を備えた薄膜トランジスタの製造方法において、
前記ゲート絶縁層は、窒化シリコン膜により構成され、
前記半導体層は、前記ゲート絶縁層の上層に非晶質シリコン膜により構成され、
当該非晶質シリコン膜のパターン形成を、請求項１〜６のいずれか１項に記載の膜のパターン形成方法を用いて行った薄膜トランジスタの製造方法。
【請求項８】
絶縁性基板、半導体層、ソース電極、ドレイン電極を備える薄膜トランジスタ基板の製造方法であって、
前記絶縁性基板上に、前記半導体層、第１金属膜、フォトレジストをこの順に積層し、
前記フォトレジストのパターンと前記第１金属膜のパターンとを、そのフォトレジストのパターンがその第１金属膜のパターン端から突出する庇部を有するように形成し、
パターニングした前記フォトレジスト及び前記第１金属膜をマスクとして前記半導体層のパターンを形成し、
前記フォトレジストを除去し、
前記第１金属膜の上層に前記ソース電極及び前記ドレイン電極の少なくとも一部を構成する第２金属膜を成膜して、前記ソース電極及び前記ドレイン電極の少なくとも一部のパターンを形成する薄膜トランジスタ基板の製造方法。
【請求項９】
前記半導体層の直下は、窒化シリコン膜からなるゲート絶縁層を備え、
前記半導体層が、非晶質シリコン膜からなり、
前記半導体層のパターン形成は、フッ硝酸を用いたウエットエッチング方法、若しくは、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスのプラズマ中で行うドライエッチング方法のいずれかにより行うことを特徴とする請求項８に記載の薄膜トランジスタ基板の製造方法。
【請求項１０】
絶縁性基板と、半導体層と、当該半導体層の直上に形成されて当該半導体層と電気的に接続されるソース電極、及びドレイン電極とを備える薄膜トランジスタ基板であって、
前記ソース電極と前記ドレイン電極とは、それぞれ前記半導体層の最上面と略同一形状の最下面を有する第１の層と、当該第１の層上に形成される第２の層により少なくとも形成されている薄膜トランジスタ基板。
【請求項１１】
前記半導体層は、非晶質シリコン膜であり、
前記半導体層の直下には、窒化シリコン膜よりなるゲート絶縁層が形成されていることを特徴とする請求項１０に記載の薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、膜のパターン形成方法、及び、液晶表示装置等に用いられる薄膜トランジスタの製造方法に関する。さらに、液晶表示装置等に用いられる薄膜トランジスタ基板の製造方法、及び薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
非晶質シリコン（Amorphous Silicon、以下「ａ−Ｓｉ」とも言う）を用いた薄膜トランジスタ（以下、「ＴＦＴ」と記す）をスイッチング素子に用いた液晶表示装置用のＴＦＴアクティブマトリックスアレイ基板（以下、「ＴＦＴアレイ基板」と記す）は、５回のフォトリソグラフィー工程を用いて製造される方法が一般的に知られている（例えば、特許文献１）。図５に、ＴＦＴアレイ基板の一般的な断面図を示す。このＴＦＴアレイ基板１００は、ガラス基板等の絶縁性基板１０１、ゲート電極１０２、ゲート絶縁層１０３、ａ−Ｓｉ半導体層１０４、ｎ型ａ−Ｓｉ半導体層１０５、ソース電極１０６、ドレイン電極１０７、パッシベーション膜１０８、表示画素電極１０９等を備える。ｎ型ａ−Ｓｉ半導体層１０５は、この直上に形成された金属層であるソース電極１０６及びドレイン電極１０７と、前記ａ−Ｓｉ半導体層１０４とのオーミックコンタクトを得るための層であり、不純物として例えばリン（Ｐ）がドーピングされている。ゲート絶縁層１０３は、例えば、窒化シリコン膜（Silicon Nitride、以下「ＳｉＮ」と記す）により構成することができる。
【０００３】
ゲート絶縁層１０３、ａ−Ｓｉ半導体層１０４、及びｎ型ａ−Ｓｉ半導体層１０５は、プラズマＣＶＤ（Chemical Vapor Doposition）法により連続成膜し、通常のフォトリソグラフィー工程とドライエッチング工程により、ａ−Ｓｉ半導体層１０４、及びｎ型ａ−Ｓｉ半導体層１０５を島状に素子分離する方法が知られている。上記ドライエッチング工程としては、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスを用いて行う方法が提案されている。
【０００４】
しかしながら、上記混合ガスを用いる方法においては、ａ−Ｓｉ半導体層１０４、及びｎ型ａ−Ｓｉ半導体層１０５の加工断面の形状が、図５に示すように、急峻なテーパー角度（約８０〜９０°）となってしまう。その結果、ｎ型ａ−Ｓｉ半導体層１０５上に形成されるソース電極１０６、及びドレイン電極１０７となる金属膜をスパッタリングにより成膜する際に、カバレッジが悪くなってしまうという問題があった。このカバレッジ不良に起因して、ソース電極、及びドレイン電極の断線や、高抵抗化が起こり、ＴＦＴアレイ基板の歩留が低下するという問題があった。
【０００５】
上記問題を解決するために、ドライエッチングのガスに酸素（Ｏ２）をある割合添加して、レジスト後退法によりａ−Ｓｉ半導体層１０４、及びｎ型ａ−Ｓｉ半導体層１０５をテーパー形状に加工する方法が開示されている（特許文献２）。
【特許文献１】特許第３２３４１６８号公報（図４）
【特許文献２】特開平６−１９６４５１号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ａ−Ｓｉ半導体層１０４及びｎ型ａ−Ｓｉ半導体層１０５の断面を、エッチャントを厳密に制御することなく、所望のテーパー角度にすることが理想的である。上記特許文献２の技術においては、テーパー形状を所望の角度とするためには、Ｏ２ガスを添加する必要があり、しかもその添加量を厳密に制御する必要があった。
【０００７】
なお、上記においては、液晶表示装置用のＴＦＴアレイ基板における問題点について述べたが、これに限定されるものではなく、半導体層を備える薄膜トランジスタ全般において同様の問題が生じ得る。また、上記においては、ａ−Ｓｉ半導体層における問題点について述べたが、これに限定されるものではなく、基板から離間するにつれて膜の加工両端部間の距離が短くなるようなテーパー形状（以降、「順テーパー形状」とも言う）を備えたい膜全般において同様の課題が生じ得る。
【０００８】
本発明は、上記問題点を解消するためになされたものであって、その第１の目的とするところは、エッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、膜の加工両端部を基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状とし、当該テーパーの角度を所望の角度とすることが可能な膜のパターン形成方法、及び当該膜のパターン形成方法を用いた薄膜トランジスタの製造方法を提供することである。
また、第２の目的とするところは、エッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、半導体層の加工両端部を、絶縁性基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状であって、当該テーパーの角度を所望の角度とすることが可能な半導体層とし、ソース電極及びドレイン電極等の断線、及び高抵抗化による不良を抑制して歩留まりの高い薄膜トランジスタ基板、及びその製造方法を提供することである。
また、第３の目的とするところは、半導体層とソース電極及びドレイン電極との界面におけるコンタミネーションを最小限に抑え、高い信頼性を有する薄膜トランジスタを提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る第１の態様の膜のパターン形成方法は、基板上に、膜を形成し、前記膜の上層に、第１マスキング層とその上層の第２マスキング層とを、当該第２マスキング層が前記第１マスキング層端から突出する庇部を有するようにパターン形成し、前記膜の上層に前記第１マスキング層及び前記第２マスキング層のパターンが形成されている状態において、前記膜をエッチングしてパターニングするものである。なお、ここで言う「膜」とは、１種類の層により構成される場合のみならず、２種類以上の層により構成される場合も含まれる。
【００１０】
本発明に係る第１の態様の膜のパターン形成方法によれば、上記特許文献２のようにエッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、膜の加工両端部を、順テーパー形状とし、当該テーパーを所望の角度とすることができる。以下に、図２（ｂ）及び図４を用いて、当該膜が順テーパー形状になる理由について説明する。
【００１１】
説明において、所望のテーパー形状を設ける膜としてａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の２層より構成された例について説明する。本態様においては、図２（ｂ）に示すように、第２マスキング層１１は第１マスキング層端から突出する庇部を備えているので、第２マスキング層１１の端部近傍とエッチング前のｎ型ａ−Ｓｉ半導体層５の上面（半導体層の最上面）との対向領域には、空隙１２が形成される。このようにパターニングされた第１マスキング層１０及び第２マスキング層１１を介して、非晶質シリコン膜のドライエッチングを行うと、膜厚方向にエッチングが進行する。それと同時に、上記空隙１２にドライエッチングガスが侵入し、ｎ型ａ−Ｓｉ半導体層５及びａ−Ｓｉ半導体層４の側面がエッチングされることになる。その結果、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５が順テーパー形状となる。
【００１２】
図４は、第１マスキング層１０、第２マスキング層１１、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の部分拡大断面図である。ここで、図４（ａ）に示すように、ａ−Ｓｉ半導体層４の下層に対するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の加工断面における順テーパー角度をθとし、第２マスキング層１１の最突出部のエッジから、第１マスキング層１０のエッジまでの後退距離（以下、「サイドエッチング量」とも言う）をＸ，ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の合計膜厚をＹとする。このとき、これらＸ，Ｙ、及びθは、下記数［１］の関係を満足する。
（数１）  Ｘ＝Ｙ／ｔａｎθ              ［１］
【００１３】
サイドエッチング量Ｘは、第１マスキング層１０のエッチング時間を制御することにより容易に制御することができる。ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の合計膜厚Ｙは、プラズマＣＶＤ法により容易に制御可能であることから、図４（ｂ）や図４（ｃ）に示すような所望の順テーパー角度θを有するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を容易に製造することができる。
【００１４】
本発明に係る第２の態様の膜のパターン形成方法は、上記態様において、前記膜が非晶質シリコン膜からなるものである。
【００１５】
本発明に係る第３の態様の膜のパターン形成方法は、前記膜のエッチング方法が、フッ硝酸を用いたウエットエッチング方法か、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスのプラズマ中で行うドライエッチング方法のいずれかであることを特徴とするものである。なお、ここで言う「ハロゲンガス」とは、ハロゲン原子単体から構成されるガス（例えば、ヘリウムガス（Ｈｅ））の他、ハロゲン原子以外の原子との化合物からなるガス（例えば、塩化水素ガス（ＨＣｌ））を含むものを言う。
【００１６】
本発明に係る第４の態様の膜のパターン形成方法は、上記態様において、前記第２マスキング層としてフォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行い、前記第１マスキング層として金属材料を用いて、そのパターン形成をエッチングにより行うことを特徴とするものである。
【００１７】
本発明に係る第５の態様の膜のパターン形成方法は、上記第１〜第３の態様において、前記第２マスキング層としてフォトレジスト材料を用いて、そのパターン形成をフォトリソグラフィー工程により行い、前記第１マスキング層として、前記フォトレジストと共通の現像液によりパターン形成可能であって、かつ、前記現像液に対する溶解速度が前記フォトレジストよりも大きい金属材料を用いて、そのパターン形成を前記現像液によるウエットエッチングにより行うことを特徴とするものである。
【００１８】
本発明に係る第６の態様の膜のパターン形成方法は、上記第１〜第３の態様において、第１フォトレジスト材料及び第２フォトレジスト材料を用いてパターン形成を行う膜のパターン形成方法であって、前記第２マスキング層のパターン形成を、前記第２フォトレジスト材料を用いてフォトリソグラフィー工程により行い、前記第１マスキング層のパターン形成を、前記第２フォトレジスト材料と共通の現像液によりパターン形成可能であって、かつ、前記現像液に対する溶解速度が前記第２フォトレジスト材料よりも大きい前記第１フォトレジスト材料を用いて、フォトリソグラフィー工程により行うことを特徴とするものである。
【００１９】
本発明に係る第７の態様の薄膜トランジスタの製造方法は、絶縁性基板上にゲート絶縁層と、半導体層を備えた薄膜トランジスタの製造方法において、前記ゲート絶縁層は、窒化シリコン膜により構成され、前記半導体層は、前記ゲート絶縁層の上層に非晶質シリコン膜により構成され、当該非晶質シリコン膜のパターン形成を、上記態様に記載の非晶質シリコン膜のパターン形成方法を用いて行ったものである。
【００２０】
上記特許文献２においては、上述した問題点に加えて、ａ−Ｓｉ半導体層の下層にあるＳｉＮからなるゲート絶縁層が膜減りしてしまうという問題があった。これは、ドライエッチングのガスとしてＯ２ガスを添加することで、下地の絶縁層とのエッチングレートの比が低下してしまうためである。その結果、ａ−Ｓｉ半導体層とゲート絶縁層との選択比が低下し、絶縁耐圧が低下してしまった。
本発明に係る第７の態様の薄膜トランジスタの製造方法によれば、Ｏ２ガスを用いずに所望のテーパー形状を有する非晶質シリコン膜のパターンを形成できるので、半導体層の下層となるゲート絶縁層のドライエッチング時の選択比を高く持たせて、ゲート絶縁層の膜厚減少を低減させることができる。その結果、絶縁耐圧が低下するのを抑制することができる。
【００２１】
本発明に係る第８の態様の薄膜トランジスタ基板の製造方法は、絶縁性基板、半導体層、ソース電極、ドレイン電極を備える薄膜トランジスタ基板の製造方法であって、前記絶縁性基板上に、前記半導体層、第１金属膜、フォトレジストをこの順に積層し、前記フォトレジストのパターンと前記第１金属膜のパターンとを、そのフォトレジストのパターンがその第１金属膜のパターン端から突出する庇部を有するように形成し、パターニングした前記フォトレジスト及び前記第１金属膜をマスクとして前記半導体層のパターンを形成し、前記フォトレジストを除去し、前記第１金属膜の上層に前記ソース電極及び前記ドレイン電極の少なくとも一部を構成する第２金属膜を成膜して、前記ソース電極及び前記ドレイン電極の少なくとも一部のパターンを形成するものである。
【００２２】
本発明に係る第８の態様の薄膜トランジスタ基板の製造方法によれば、上記特許文献２のようにエッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、半導体層の加工両端部を、絶縁性基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状であって、当該テーパーの角度を所望の角度とすることが可能な半導体層とし、ソース電極及びドレイン電極等の断線、及び高抵抗化による不良を抑制して歩留まりの高い薄膜トランジスタ基板、及びその製造方法を提供することができる。
【００２３】
本発明に係る第９の態様の薄膜トランジスタ基板の製造方法は、上記態様において、前記半導体層の直下は、窒化シリコン膜からなるゲート絶縁層を備え、前記半導体層が、非晶質シリコン膜からなり、前記半導体層のパターン形成は、フッ硝酸を用いたウエットエッチング方法、若しくは、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスのプラズマ中で行うドライエッチング方法のいずれかにより行うことを特徴とするものである。
【００２４】
本発明に係る第１０の態様の薄膜トランジスタ基板は、絶縁性基板と、半導体層と、当該半導体層の直上に形成されて当該半導体層と電気的に接続されるソース電極、及びドレイン電極とを備える薄膜トランジスタ基板であって、前記ソース電極と前記ドレイン電極とは、それぞれ前記半導体層の最上面と略同一形状の最下面を有する第１の層と、当該第１の層上に形成される第２の層により少なくとも形成されているものである。
【００２５】
従来は、半導体層を成膜してから、ソース電極及びドレイン電極を形成するまでに、島状パターンを形成するフォトリソグラフィー工程（洗浄、レジスト塗布等）とレジストを除去する工程（レジスト剥離液への浸漬やアッシング）と、ソース電極及びドレイン電極となる金属膜を成膜する前の洗浄工程等を経るために、半導体層とソース電極及びドレイン電極との界面に様々なコンタミネーションが残留する可能性があった。その結果、ＴＦＴ特性を劣化させる恐れがあった。本態様によれば、ソース電極及びドレイン電極を少なくとも第１の層及び第２の層により構成し、第１の層を半導体層と連続して成膜しているので、これらの界面におけるコンタミネーションを最小限に抑えることができる。その結果、高い信頼性を有する薄膜トランジスタを提供することができる。
【００２６】
本発明に係る第１１の態様の薄膜トランジスタ基板は、上記態様において、前記半導体層は、非晶質シリコン膜であり、前記半導体層の直下には、窒化シリコン膜よりなるゲート絶縁層が形成されていることを特徴とするものである。
【発明の効果】
【００２７】
本発明によれば、エッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、膜の加工両端部を基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状とし、当該テーパーの角度を所望の角度とすることが可能な膜のパターン形成方法、及び当該膜のパターン形成方法を用いた薄膜トランジスタの製造方法を提供することができるという優れた効果がある。
また、エッチャントとして特定のガスを使用して、その添加量を厳密に制御することなく、半導体層の加工両端部を、絶縁性基板から離間するにつれて両端部間の距離が短くなるようなテーパー形状であって、当該テーパーの角度を所望の角度とすることが可能な半導体層とし、ソース電極及びドレイン電極等の断線、及び高抵抗化による不良を抑制して歩留まりの高い薄膜トランジスタ基板、及びその製造方法を提供することができるという優れた効果がある。
また、半導体層とソース電極及びドレイン電極との界面におけるコンタミネーションを最小限に抑え、高い信頼性を有する薄膜トランジスタを提供することができるという優れた効果がある。
【発明を実施するための最良の形態】
【００２８】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
【００２９】
［実施形態１］
図１は、本実施形態１に係るａ−Ｓｉを用いた薄膜トランジスタ（ＴＦＴ）をスイッチング素子に用いた液晶表示装置用のＴＦＴアクティブマトリックスアレイ基板（以下、「ＴＦＴアレイ基板」と記す）の断面図である。このＴＦＴアレイ基板５０は、ガラス基板等の絶縁性基板１、ゲート電極２、ゲート絶縁層３、第１の半導体層たるａ−Ｓｉ半導体層４、第２の半導体層たるｎ型ａ−Ｓｉ半導体層５、ソース電極６、ドレイン電極７、パッシベーション膜８、表示画素電極９、金属膜１０等を備えている。ｎ型ａ−Ｓｉ半導体層５は、ａ−Ｓｉ半導体層４と上部金属とのオーミックコンタクトを得るための役割を担う。
【００３０】
ＴＦＴアレイ基板５０を構成する各層の構成材料としては、例えば、以下のものを用いることができる。ゲート電極２としてはＣｒ膜を、ゲート絶縁層３としては、例えば、ＳｉＮ膜を、ｎ型ａ−Ｓｉ半導体層５としては、ドーピングとしてリン（Ｐ）をドーピングしたものを、ソース電極６としてはＣｒ膜を、表示画素電極９としてはインジウムとスズの酸化物（Indium Tin Oxide（以下、「ＩＴＯ」と記す）を用いることができる。
【００３１】
本実施形態１に係るａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５とは、その断面形状が図１に示すように、順テーパー形状となるように形成されている。
【００３２】
次に、本実施形態１に係るＴＦＴアレイ基板５０の製造方法について説明する。なお、下記の製造工程は典型的な一例であり、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
【００３３】
（Ａ）絶縁性基板１上に、ゲート電極を形成するための金属材料として、例えばＣｒ膜をスパッタリング法により例えば２００ｎｍの厚さで成膜する。その後、第１回目のフォトリソグラフィー工程により、ゲート電極形成用フォトレジスト（不図示）を用いてゲート電極を形成するためのパターンを形成し、硝酸第２セリウムアンモニウム水溶液等を用いてエッチングを行うことによりゲート電極２を形成する。その後、ゲート電極形成用フォトレジストパターンを除去する。なお、この工程において、ゲート電極以外の機能を有するパターンを同時に形成することができることは言うまでもない。
【００３４】
（Ｂ）プラズマＣＶＤ法によりゲート絶縁層３としてＳｉＮ膜を例えば４００ｎｍ、ａ−Ｓｉ半導体層４を２００ｎｍ、ｎ型ａ−Ｓｉ半導体層５を５０ｎｍの厚さでそれぞれ連続的に成膜せしめる。その後、第１金属膜として機能するＣｒ等の材料を１００ｎｍ等の厚さで成膜する。当該第１金属膜は、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５形成用の第１マスキング層１０として機能する。
【００３５】
次いで、第２回目のフォトリソグラフィー工程により、フォトレジスト材料を塗布してパターン形成を行う。当該膜は、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５形成用の第２マスキング層１１として機能する。フォトレジスト材料を塗布して乾燥後、第２マスキング層１１の最下面の形状を、ａ−Ｓｉ層４の所望のパターンにおける最下面の略対向位置であって略同一形状となるように第２マスキング層１１をパターン形成する（図２（ａ）参照）。図２（ａ）においては、第２マスキング層１１は、順テーパー形状を有する島状のパターンが形成せしめられている。
【００３６】
続いて、硝酸第２セリウムアンモニウム水溶液等を用いたエッチングにより、第１マスキング層１０のパターンを形成する（図２（ｂ）参照）。かかる工程により、図２（ｂ）に示すように、第１マスキング層１０は、第２マスキング層１１の最下面に対して後退した島状の形状、すなわち、第２マスキング層１１の最下面端部よりも所定の距離だけ第１マスキング層１０の端部が中に入り込んだ島状のパターンを得る。
【００３７】
（Ｃ）第１マスキング層１０及び第２マスキング層１１を用いて、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５のパターンを形成する。パターン形成には、ドライエッチング工程により行うことができる。これにより、図２（ｃ）に示すような、緩やかな順テーパー形状を持ったａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の島状のパターンを形成することができる。その理由については、後述する。
【００３８】
図３に、本実施形態１において使用したａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５をドライエッチングするための平行平板型プラズマエッチング装置２０の主要部の模式的断面図を示す。平行平板型プラズマエッチング装置２０は、同図に示すように、エッチングガス導入管２１、真空ポンプ２２、上部電極２３、下部電極２４、高周波電源２５等を備えている。
【００３９】
真空ポンプ２２によりエッチングチャンバー内を真空状態に保ちながら、エッチングガス導入管２１からエッチングガスがエッチングチャンバー内に導入されるように構成されている。上部電極２３、下部電極２４は、エッチングチャンバー内にて互いに平行となるように設置されている。下部電極２４は、絶縁性基板１のステージとしての機能も担う。上部電極２３は、高周波電源２５（１３．５６ＭＨｚ）と接続されて、高周波が印加可能なように構成されている。上部電極２３及び下部電極２４には、温調機能がついており、温度が一定に保たれるように構成されている。
なお、上記例においては高周波電源２５が上部電極２３に接続されている例について説明したが、下部電極２４に接続されていてもよい。
【００４０】
エッチングガス導入管２１から導入されるエッチングガスとしては、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスを用いる。ドライエッチングは、これらの混合ハロゲンガスのプラズマ中で行われる。好適な具体例としては、ＳＦ６；９０ｍｌ／ｍｉｎ（０℃、１気圧下）（すなわち、９０ｓｃｃｍ）、ＨＣｌ；５００ｍｌ／ｍｉｎ（０℃、１気圧下）、Ｈｅ；３００ｍｌ／ｍｉｎ（０℃、１気圧下）、ガス圧を３３Ｐａとし、ＲＦパワーを８００Ｗとする条件を挙げることができる。
【００４１】
ここで、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５が順テーパー形状となる理由について説明する。図２（ｂ）に示すように、第２マスキング層１１は第１マスキング層端から突出する庇部を備えているので、第２マスキング層１１の端部近傍とエッチング前のｎ型ａ−Ｓｉ半導体層５の上面（半導体層の最上面）との対向領域には、空隙１２が形成される。このようにパターニングされた第１マスキング層１０及び第２マスキング層１１を介して、非晶質シリコン膜のドライエッチングを行うと、膜厚方向にエッチングが進行する。それと同時に、上記空隙１２にドライエッチングガスが侵入し、ｎ型ａ−Ｓｉ半導体層５及びａ−Ｓｉ半導体層４の側面がエッチングされることになる。その結果、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５が順テーパー形状となる。
【００４２】
図４（ａ）〜（ｃ）は、第１マスキング層１０、第２マスキング層１１、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の部分拡大断面図である。ここで、図４（ａ）に示すように、ゲート電極３に対するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の順テーパー角度をθとし、第２マスキング層１１の最突出部のエッジから、第１マスキング層１０のエッジまでの後退距離（以下、「サイドエッチング量」とも言う）をＸ，ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の合計膜厚をＹとする。このとき、これらＸ，Ｙ、及びθは、下記数［１］の関係を満足する。
（数２）  Ｘ＝Ｙ／ｔａｎθ
【００４３】
サイドエッチング量Ｘは、第１マスキング層１０のエッチング時間を制御することにより容易に制御することができる。ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の合計膜厚Ｙは、プラズマＣＶＤ法により容易に制御可能であることから、図４（ｂ）や図４（ｃ）に示すような所望の順テーパー角度θを有するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を容易に製造することができる。
【００４４】
ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の順テーパー形状を形成後、第１マスキング層１０はパターンとして残し、第２マスキング層１１を通常のフォトレジスト除去工程により除去する。第１マスキング層１０は、後述するように、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を形成するためのマスクとして機能すると同時に、ソース電極６及びドレイン電極７の第１の層として機能する。
【００４５】
（Ｄ）ソース電極６及びドレイン電極７の第２の層１３を形成するための第２金属膜を、第１マスキング層１０の直上にスパッタリング法により形成する。例えば、Ｃｒ膜により形成することができる。本実施形態１においては、ソース電極６及びドレイン電極７は、それぞれ第１マスキング層１０により形成された第１の層と、その直上に形成された第２の層１３とにより構成されることになる。第２の層１３の膜厚は、第１マスキング層１０の膜厚を差し引いた分（例えば、２００ｎｍ）の厚さで成膜し、第３回目のフォトリソグラフィー工程により、ソース・ドレイン電極形成用フォトレジスト（不図示）を用いて、所望のパターンとなるようにパターニングを行う。
【００４６】
その後、硝酸第２セリウムアンモニウム水溶液等を用いたエッチングによって、ソース電極６及びドレイン電極７を形成せしめる。その後、ＨＣｌガスを用いたドライエッチングにより、ＴＦＴのチャネル部（不図示）を形成してから、通常のフォトレジスト除去工程によりソース・ドレイン電極形成用フォトレジストを除去する（図２（ｄ）参照）。
【００４７】
（Ｅ）ＣＶＤ法によりパッシベーション膜８を形成する。例えば、ＳｉＮ膜を３００ｎｍの膜厚で成膜することができる。次いで、第４回目のフォトリソグラフィー工程により、コンタクトホール形成用フォトレジスト（不図示）を用いて所望のパターンを形成し、その後にＣＦ４ガスを用いたドライエッチングにより、コンタクトホール１４を形成する。その後、通常のフォトレジスト除去工程によりコンタクトホール形成用フォトレジストを除去する。
【００４８】
（Ｆ）表示画素電極９を形成する。まず、例えば１００ｎｍの膜厚のＩＴＯ膜を形成する。次いで、第５回目のフォトリソグラフィー工程により、表示画素電極形成用フォトレジスト（不図示）により表示画素電極を形成するためのパターンを形成し、シュウ酸を用いてＩＴＯ膜等のエッチングを行うことにより表示画素電極９を形成する。その後、表示画素電極形成用のフォトレジストを除去せしめて、図２（ｅ）に示すようなＴＦＴアレイ基板５０を得る。
【００４９】
本実施形態１に係るＴＦＴアレイ基板５０の製造方法によれば、以下の効果が得られる。
［１］従来、ａ−Ｓｉ膜の加工断面が急峻であったことに起因して、ａーＳｉ膜をカバーするように形成されるソース電極及びドレイン電極等の断線及び高抵抗化が発生していた。本実施形態１によれば、所望の角度の順テーパー形状を有するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の島状のパターンを形成することができる。このため、ソース電極６及びドレイン電極７のカバレッジを良好にすることができ、歩留まりを向上させることができる。
［２］本実施形態１によれば、Ｏ２ガスを用いていないので、ａ−Ｓｉ半導体層４とその下層となるゲート絶縁層３のドライエッチング時の選択比を高く持たせて、ゲート絶縁層３の膜厚減少を低減させることができる。その結果、絶縁耐圧が低下するのを抑制することができる。
【００５０】
［３］従来は、ｎ型ａ−Ｓｉ半導体層５を成膜してから、ソース電極６及びドレイン電極７を形成するまでに、島状パターンを形成するフォトリソグラフィー工程（洗浄、レジスト塗布等）とレジストを除去する工程（レジスト剥離液への浸漬やアッシング）と、ソース電極及びドレイン電極となる金属膜を成膜する前の洗浄工程等を経るために、ｎ型ａ−Ｓｉ半導体層５とソース電極６及びドレイン電極７との界面に様々なコンタミネーションが残留する可能性があった。その結果、ＴＦＴ特性を劣化させる恐れがあった。本実施形態１によれば、ソース電極６及びドレイン電極７の一部を構成する第１マスキング層１０を、ｎ型ａ−Ｓｉ半導体層５と連続して成膜しているので、これらの界面におけるコンタミネーションを最小限に抑えることができる。
これらの結果、良好なＴＦＴ特性と、高い信頼性を有するＴＦＴアレイ基板５０を提供することが可能となる。
【００５１】
なお、本実施形態１においては、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５の島状のパターンを形成する方法として、フッ素原子を含むハロゲンガス、及び塩素原子を含むハロゲンガスを少なくとも含む混合ハロゲンガスのプラズマ中で行うドライエッチングを用いたが、これに限定されるものではなく、例えば、フッ硝酸等を用いたウエットエッチング法を用いてもよい。
【００５２】
また、本実施形態１においては、島状のパターンを形成する第１マスキング層１０を、ソース電極６及びドレイン電極７を構成する第１の層となる例について説明したが、これに限定されるものではなく、オーミックコンタクト膜等として機能するようにしてもよい。この場合の例としては、第１マスキング層１０をＣｒ，ソース電極６及びドレイン電極７をＡｌ合金とすることができる。Ｃｒ膜は、本発明の機能の他に、非晶質シリコンとのオーミックコンタクト膜としても機能するため、ソース電極６及びドレイン電極７として、Ａｌ合金のような非晶質シリコンとオーミックコンタクトが取り難い金属膜の選択も可能となる。この他の例としては、第１マスキング層１０として、Ｔｉ，Ｗ，Ｍｏ，Ｔａ等のような高融点金属、ソース電極６及びドレイン電極７を構成する金属膜として、Ｃｕ，Ａｇ系の低抵抗金属を適用することもできる。また、第１マスキング層１０をｎ型ａ−Ｓｉ半導体層５、第２マスキング層１１を第１マスキング層１０の直上に形成する例について説明したが、これに限定されるものではなく、第１マスキング層１０とｎ型ａ−Ｓｉ半導体層５の間、あるいは、第２マスキング層１１と第１マスキング層１０の間に、別の層を備えていても本件発明を適用可能である。
【００５３】
さらに、本実施形態１においては、液晶表示用のＴＦＴアレイ基板５０への適用例を示したが、これに限定されるものではなく、ａ−Ｓｉ膜を用いる他の半導体デバイスや、ａ−Ｓｉ膜パターンを形成後に熱処理やレーザーアニール等の手段を用いて多結晶化させたシリコン（ｐ−Ｓｉ）膜を用いた半導体デバイスにも適用可能である。また、ａ−Ｓｉ層に限定されるものではなく、順テーパー形状であって、所望のテーパー角度を備えたい膜のパターン形成全般において、本件発明を適用可能である。特に、当該膜パターンの上層に新たな膜をカバレッジさせるような構造を有するデバイスにおいて、本発明の効果を有効に得ることができる。
【００５４】
［実施形態２］
次に、上記実施形態１のＴＦＴアレイ基板５０とは異なる変形例について説明する。なお、以降の説明において、上記実施形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
【００５５】
本実施形態２に係るＴＦＴアレイ基板１００は、以下の点を除く基本的な構成は上記実施形態１と同じである。すなわち、上記実施形態１に係る第１マスキング層１０は、Ｃｒからなる金属膜を用いていたが、本実施形態２に係る第１マスキング層は、ＡｌにＰｔやＮｉ等の周期律表の８族に属する金属原子が少なくとも１種類以上添加されたＡｌ合金膜を用いている点が異なる。また、上記実施形態１に係る第１マスキング層１０は、ソース・ドレイン電極を構成する第１の層としての機能も兼ねていたが、本実施形態２に係る第１マスキング層は、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を形成後に除去される点が異なる。また、上記実施形態１に係る第１マスキング層１０のパターン形成は、硝酸第２セリウムアンモニウム水溶液を用いてエッチングを行っていたが、本実施形態２に係る第１マスキング層のパターン形成は、第２マスキング層のパターン形成時に用いる現像液と同様のものを用いている点が異なる。
【００５６】
本実施形態２に係る第１マスキング層は、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５のパターンを形成するためのフォトレジスト材料から構成される第２マスキング層と共通の現像液によりパターン形成可能な材料を選定する。また、共通の現像液により現像した際に、第１マスキング層の現像液に対する溶解速度が、第２マスキング層の溶解速度よりも大きいものを選定する。これにより、第１マスキング層と、前記第１マスキング層端から突出する庇部を有する第２マスキング層とを同時にパターン形成することができる。
【００５７】
本実施形態２に係る第１マスキング層の構成材料の好適な例としては、５ａｔ％のＰｔを添加したＡｌ−５ａｔ％Ｐｔ膜を挙げることができる。例えば、１００ｎｍの膜厚とすることができる。Ａｌ−５ａｔ％Ｐｔ膜を用いることにより、フォトレジストの現像に一般的に用いられる有機アルカリ現像液である２．３８％ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）溶液に約１３０ｎｍ／ｍｉｎの速度でエッチングさせることができる。
【００５８】
ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５のパターンは、上記実施形態１と同様の方法により形成することができる。上記数式［１］におけるサイドエッチング量Ｘは、Ａｌに添加する金属原子の種類や量を制御することで、容易に制御可能である。ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５のパターン形成後には、第１マスキング層及び第２マスキング層を同時に除去せしめてもよいし、第２マスキング層と第１マスキング層を順を追って除去せしめてもよい。
【００５９】
本実施形態２によれば、上記実施形態１の効果［１］〜［２］を得ることができる。また、別の効果として、
［４］第１マスキング層、第２マスキング層を同時にパターン形成しているので、製造工程の短縮化を図ることができる。
なお、本実施形態２においては、Ａｌ−Ｐｔ合金を用いた例について説明したが、これに代えてＡｌ−Ｎｉ合金を用いてもよい。Ａｌに添加するＰｔあるいはＮｉの組成比は、１ａｔ％以上、１０ａｔ％以下であることが好ましい。１ａｔ％未満であると有機アルカリ現像液に対するエッチング速度が遅くなり、第２マスキング層の構成材料として用いたフォトレジストの現像と同時に第１マスキング層をエッチングすることが難しくなる恐れがあるためである。一方、１０ａｔ％を越えると、ＰｔやＮｉを主成分とする析出物がエッチングされずにエッチング残となる恐れがあるため好ましくない。
【００６０】
なお、上記実施形態１のように第１マスキング層１０と第２マスキング層１１とを別々にエッチングする場合には、ＰｔやＮｉの組成比は上記に限定されるものではないし、Ａｌのみからなる膜を用いてもよい。また、上記実施形態１のように、第１マスキング層をソース電極６及びドレイン電極７を構成する第１の層として、あるいはオーミックコンタクト層等として残すようにしてもよい。この場合には、上記［３］の効果も得ることができる。
【００６１】
［実施形態３］
次に、上記実施形態１のＴＦＴアレイ基板５０とは異なる実施形態３について説明する。
【００６２】
本実施形態３に係るＴＦＴアレイ基板は、以下の点を除く基本的な構成は上記実施形態１と同じである。すなわち、上記実施形態１においては、第１マスキング層１０として金属膜を、第２マスキング層としてフォトレジストを用いていたが、本実施形態３においては、第１マスキング層として第１フォトレジスト材料を、第２マスキング層として第２フォトレジスト材料を用いている点が異なる。また、上記実施形態１に係る第１マスキング層１０は、ソース・ドレイン電極を構成する第１の層としての機能も兼ねていたが、本実施形態３に係る第１マスキング層は、ａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を形成後に除去される点が異なる。また、上記実施形態１に係る第１マスキング層１０のパターン形成は、硝酸第２セリウムアンモニウム水溶液等を用いてエッチングを行っていたが、本実施形態３に係る第１マスキング層のパターン形成は、フォトリソグラフィー工程によりパターン形成される点が異なる。また、第２マスキング層のパターン形成時に用いる現像液と同様のものにより、同時にパターン形成を行っている点が異なる。
【００６３】
本実施形態３に係る第１マスキング層を塗布して乾燥後、露光まで行い、その後第２マスキング層を塗布して乾燥後、露光を行う。その後、共通の現像液により同時にパターン形成を行う。第１マスキング層を構成する第１フォトレジスト材料と第２マスキング層を構成する第２フォトレジスト材料の感光波長が異なる場合には、第１フォトレジスト材料を塗布して乾燥後、続けて第２フォトレジスト材料を塗布して乾燥し、まず、第１フォトレジスト材料の活性光線を照射して露光し、続いて第２フォトレジスト材料の活性光線を照射して露光せしめるようにしてもよい。
その後、共通の現像液により、一括して第１フォトレジスト材料及び第２フォトレジスト材料のパターン形成を行う。共通の現像液を選定する際には、第１マスキング層の現像液に対する溶解速度が、第２マスキング層の溶解速度よりも大きいものを選定する。これにより、第１マスキング層と、第１マスキング層端から突出する庇部を有する第２マスキング層とを同時にパターン形成することができる。
【００６４】
本実施形態３によれば、上記実施形態１と同様に順テーパー形状を有するａ−Ｓｉ半導体層４及びｎ型ａ−Ｓｉ半導体層５を得ることができる。その結果、上述した効果［１］、［２］、及び［４］を得ることができる。
【図面の簡単な説明】
【００６５】
【図１】本実施形態１に係るＴＦＴ基板の断面図。
【図２】本実施形態１に係るドライエッチングに用いる装置の主要部を示す模式的断面図。
【図３】本実施形態１に係るＴＦＴ基板の製造工程図。
【図４】本実施形態１に係るａ−Ｓｉ膜の加工断面形状の説明図。
【図５】従来例に係るＴＦＴ基板の断面図。
【符号の説明】
【００６６】
１    絶縁性基板
２      ゲート電極
３      ゲート絶縁層
４      半導体層
５      オーミックコンタクト層
６      ソース電極
７      ドレイン電極
８      バッシベーション膜
９      画素電極
１０    第１マスキング層（第１の層）
１１    第２マスキング層
１２    空隙
１３    第２の層
１４    コンタクトホール
２０    平行平板型プラズマエッチング装置
２１    エッチングガス導入管
２２    真空ポンプ
２３    上部電極
２４    下部電極
２５    高周波電源
５０    ＴＦＴアレイ基板
【図１】
2007115779.tif 000003
【図２】
2007115779.tif 000004
【図３】
2007115779.tif 000005
【図４】
2007115779.tif 000006
【図５】
2007115779.tif 000007