(57)【要約】      （修正有）【課題】微細なメタル配線およびヴィアホールを寸法バラツキなく形成して、寸法バラツキが低減された半導体装置を製造する方法を提供する。【解決手段】半導体基板１０上に第一のメタル配線を形成する工程、前記第一のメタル配線上に無機絶縁膜１４を形成する工程、前記無機絶縁膜上に有機絶縁膜１５を形成する工程、前記有機絶縁膜に凹部を形成する工程、前記凹部が設けられた有機絶縁膜上に、加熱により有機絶縁膜と反応する上層膜を形成する工程、前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜と反応させ、前記凹部の側面に反応層２５を成長させる工程、および、未反応の上層膜を除去し、反応層が成長したことにより縮小した凹部２６を得る工程を具備することを特徴とする。【選択図】図７
2007005379.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第一のメタル配線を形成する工程、
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に有機絶縁膜を形成する工程、
前記有機絶縁膜に凹部を形成する工程、
前記凹部が設けられた有機絶縁膜上に、加熱により有機絶縁膜と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜と反応させ、前記凹部の側面に反応層を成長させる工程、および
未反応の上層膜を除去し、反応層が成長したことにより縮小した凹部を得る工程
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記凹部はヴィアパターンであり、前記有機絶縁膜に形成された前記縮小した凹部を前記無機絶縁膜に転写してヴィアホールを形成する工程、および前記有機絶縁膜にトレンチを形成する工程をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記凹部はトレンチであり、前記上層膜を形成する前に、前記無機絶縁膜にヴィアホールを形成する工程をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ヴィアホールおよび前記トレンチの内部にバリアメタルを介して配線材料を埋め込んで、プラグおよび第二のメタル配線を形成する工程をさらに具備することを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記配線材料は、Ｃｕ、Ａｌ、およびＷからなる群から選択される少なくとも１種であることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特に、有機絶縁膜からなる低誘電率絶縁層間膜を用いたデュアルダマシン配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置のスイッチング速度のさらなる高速化の要求に対応すべく、メタル配線の微細化が進んでいる。これに加えて、メタル配線間を接続するヴィアホールの微細化、および層間絶縁膜の低誘電率化が必須とされている。
【０００３】
しかしながら、メタル配線を埋め込むトレンチおよびヴィアホールを形成する際のリソグラフィー技術の能力だけでは、加工し得る寸法には限界があり、所望される微細な寸法での加工は難しくなりつつある（例えば、特許文献１参照）。また、層間絶縁膜の低誘電率化に伴なって、メタル配線間の絶縁膜層としては有機絶縁膜を用いたハイブリッド構造が採用され、ドライエッチングを行なうためにハードマスクは積層構造で用いられる。しかも、メタル配線上および低誘電率絶縁膜上には、キャップ絶縁膜が設けられ、構造はさらに複雑となってきた。このため、各種絶縁膜をドライエッチングするにあたって、エッチンレート変動による寸法バラツキが問題視されてきた。
【特許文献１】特開２００４−６６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、微細なメタル配線およびヴィアホールを寸法バラツキなく形成して、寸法バラツキが低減された半導体装置を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に第一のメタル配線を形成する工程、
前記第一のメタル配線上に無機絶縁膜を形成する工程、
前記無機絶縁膜上に有機絶縁膜を形成する工程、
前記有機絶縁膜に凹部を形成する工程、
前記凹部が設けられた有機絶縁膜上に、加熱により有機絶縁膜と反応する上層膜を形成する工程、
前記上層膜を加熱処理して前記上層膜を前記有機絶縁膜と反応させ、前記凹部の側面に反応層を成長させる工程、および
未反応の上層膜を除去し、反応層が成長したことにより縮小した凹部を得る工程
を具備することを特徴とする。
【発明の効果】
【０００６】
本発明の一態様によれば、微細なメタル配線およびヴィアホールを寸法バラツキなく形成して、寸法バラツキが低減された半導体装置を製造する方法が提供される。
【発明を実施するための最良の形態】
【０００７】
本発明の具体的な実施例を示す。なお、本発明はこれらに限定されるものではない。
【０００８】
（実施例１）
まず、図１に示すように、Ｓｉ基板１０上に第一のメタル配線１２を形成する。この第一のメタル配線１２は、常法により形成することができる。すなわち、Ｓｉ基板１０上に形成された素子（図示せず）上の絶縁膜１１の上に、トレンチパターンを有するレジストパターンを設け、ドライエッチングを行なって絶縁膜１１を加工する。その後、スパッタリングおよびメッキ技術により、バリアメタルを介して配線材料を全面に堆積する。配線材料としては、例えばＣｕを用いることができるが、Ａｕ、またはＷを用いてもよい。最後に、ＣＭＰを行なって絶縁膜１１上の配線材料およびバリアメタルを除去し、トレンチ内に第一のメタル配線１２を埋め込んだ。
【０００９】
次いで、キャップ絶縁膜１３としてのＳｉＣＮをＰ−ＣＶＤ法にて成膜し、その上にハイブリッド絶縁膜１６を形成した。このハイブリッド絶縁膜１６は、比誘電率３．５以下の低誘電率絶縁膜であることが好ましい。本実施例においては、ＳｉＯＣからなる無機絶縁膜１４と、ＰＡＥ（ポリアリーレンエーテル）からなる有機絶縁膜１５との積層構造とした。このようにハイブリッド構造とすることで、後の工程で行なわれるヴィアホール加工時のエッチング選択比を２．０以上に高めることができる。なお、有機絶縁膜１５には、酸成分としてカルボン酸が含有される。
【００１０】
ハイブリッド絶縁膜１６上には、キャップ絶縁膜１７、第一のハードマスク１８、および第二のハードマスク１９を順次成膜した。キャップ絶縁膜１７は、ＳｉＨ4を堆積することにより形成した。第一のハードマスク１８にはＳｉＮを用い、第二のハードマスク１９にはＳｉＯ2を用いた。こうして、図２に示すような構造を得た。
【００１１】
第二のハードマスク１９上には常法によりレジスト膜を成膜し、リソグラフィー法により幅１３０ｎｍのトレンチパターン２１を設けて、レジストパターン２０を形成した。このレジストパターン２０をマスクとして用いてドライエッチングを行ない、図３に示すように第二のハードマスク１９を加工した。
【００１２】
レジストパターン２０をＯ2  Ａｓｈｅｒにより剥離した後、全面にレジスト膜を成膜した。このレジスト膜にリソグラフィー法によりヴィアパターン２３を設けて、レジストパターン２２を形成した。ヴィアパターン２３の寸法は、１２０ｎｍφとした。このレジストパターン２２をマスクとして用いてドライエッチングを行ない、図４に示すように第一のハードマスク１８およびキャップ絶縁膜１７を加工した。
【００１３】
さらに、ドライエッチングを行なって、図５に示すように有機絶縁膜１６に、凹部として１２０ｎｍφのヴィアパターン２３を転写した。  
続いて、図６に示すように、水溶性のパターンシュリンク剤を全面に塗布し、上層膜２４を形成した。パターンシュリンク剤としては、例えばＲＥＬＡＣＳ材を用いることができる。ホットプレートにより大気中で、１３０℃で３分間の熱処理を行なった。その結果、このＲＥＬＡＣＳ材は有機絶縁膜１５中の酸成分と反応し、反応層（図示せず）がヴィアパターン２３の側面に形成された。こうした反応層の形成を、ｓｈｒｉｎｋ処理と称する。なお、熱処理の温度は、１００〜１７０℃の範囲内で変更可能であり、熱処理の時間は、１〜５分程度とすることができる。水によりリンス処理を行なって、図７に示すように未反応の上層膜２４を除去した。反応層２５がヴィアパターン２３の側面に形成されたことによって、ヴィアパターン２３の寸法は１００ｎｍφに減少し、縮小したヴィアパターン２６が形成された。ヴィアパターン２３の内側に成長した反応層２５の膜厚は、１０ｎｍ程度であることがわかる。ヴィアパターン２３の内側に成長する反応層２５の膜厚を大きくすることによって、所望の寸法に縮小されたヴィアパターン２６を得ることが可能となる。この反応層２５の膜厚は、熱処理の温度や時間等によって制御することができる。さらに、ドライエッチングを行なって、図８に示すように第一のハードマスク１８にトレンチパターン２１を転写した。
【００１４】
続いて、ドライエッチングを行なって、図９に示すように無機絶縁膜１４にヴィアホール２７を形成した。さらに、ドライエッチングを行なって、キャップ絶縁膜１７にトレンチ２８を形成した。第二のハードマスク１９は、無機絶縁膜１４をエッチングする際に同時に除去された。
【００１５】
その後、ドライエッチングによりヴィアホール２７底部のキャップ絶縁膜１３を除去し、図１０に示すように第一のメタル配線１２を露出した。このエッチングの際、第一のハードマスク１８も同時に除去された。
【００１６】
次に、ドライエッチングを行なって、図１１に示すように有機絶縁膜１５にトレンチ２８を転写した。ここでは、反応層２５を除去するために、ＮＨ3ガス条件でＲＩＥで処理を行ない、トレンチ２８の加工と同時に反応層２５を除去した。このため、図示するようにキャップ絶縁膜１７の膜厚も減少することになる。
【００１７】
こうして形成されたヴィアホールおよびトレンチからなる凹部内に、バリアメタル（図示せず）を介して配線材料を堆積し、図１２に示すようにプラグ２９および第二のメタル配線３０を形成した。配線材料は、例えば、Ｃｕ，Ａｌ，およびＷから選択することができる。
【００１８】
本実施例においては、ヴィアホールの形成に当たってＳｈｒｉｎｋ処理が行なわれるため、１００ｎｍφという微細な寸法でヴィアホールを形成することが可能となった。
【００１９】
（実施例２）
前述の実施例１同様の手法により、図１１に示す構造を得た。図１１に示したように、有機絶縁膜１５には、凹部としてトレンチ２８が形成されている。なお、無機絶縁膜１４およびキャップ絶縁膜１３には、上述したような手法によりヴィアホール２７が設けられている。続いて、図１３に示すように、水溶性のパターンシュリンク剤を全面に塗布し、上層膜２４を形成した。パターンシュリンク剤としては、例えばＲＥＬＡＣＳ材を用いることができる。ホットプレートにより大気中で、１３０℃で３分間の熱処理を行なった。その結果、このＲＥＬＡＣＳ材は有機絶縁膜１５中の酸成分と反応し、反応層（図示せず）がトレンチ２８の側面に形成された。
【００２０】
水によりリンス処理を行なって、図１４に示すように未反応の上層膜２４を除去した。反応層２５がトレンチ２８の側面に形成されたことによって、トレンチ２８の寸法は１００ｎｍに減少し、縮小したトレンチ３１が形成された。トレンチ２８の内側に成長した反応層２５の膜厚は、１５ｎｍ程度であることがわかる。ヴィアパターン２３の場合と同様に、トレンチ２８の内側に成長する反応層２５の膜厚を大きくすることによって、所望の寸法に縮小されたトレンチ３１を得ることが可能となる。すでに説明したように、この反応層２５の膜厚は、熱処理の温度や時間によって制御することができる。
【００２１】
こうして形成されたヴィアホール２７および縮小したトレンチ３１からなる凹部内に、バリアメタル（図示せず）を介して配線材料を堆積し、図１５に示すようにプラグ２９および第二のメタル配線３０を形成した。
【００２２】
本実施例においては、有機絶縁膜に形成されたトレンチにＳｈｒｉｎｋ処理が施されるため、１００ｎｍという微細な寸法でメタル配線を形成することが可能となった。
【００２３】
（実施例３）
前述の実施例１、２において、有機絶縁膜のＳｈｒｉｎｋ処理を行なう前に、ヴィアホールおよびトレンチの寸法を予め測定した。各種絶縁膜をＲＩＥによりエッチングすることによって、ヴィアホールおよびトレンチの寸法にはズレが生じた。このズレ量に応じて、Ｓｈｒｉｎｋ処理時の加熱温度を変更することによって、所望の膜厚で反応層を形成した。こうして、ヴィアホールおよびトレンチに生じて寸法ズレを補正した。
【００２４】
Ｓｈｒｉｎｋ処理時の加熱温度が１７０℃以上と高い場合には、反応層の厚さは、１５ｎｍとなる。本実施例においては、１００〜１７０℃の範囲内で加熱温度を変更して、所望の膜厚の反応層を形成した。
【００２５】
その後、常法により、トレンチおよびヴィアホールをドライエッチングにより加工し、バリアメタルを介して配線材料を埋め込んだ。さらに、ＣＭＰを行なって、デュアルダマシン配線を形成した。こうした手法により、第二のメタル配線とヴィアホールの寸法のバラツキを低減させた。
【００２６】
ここで説明した手法は、ＡＰＣ（Ａｕｔｏ  Ｐｒｏｃｅｓｓ  Ｃｏｎｔｒｏｌ）として有効である。図１６には、ＡＰＣフローを表わすフローチャートを示す。図示するように、ヴィアパターニング、ハードマスク加工、キャップ絶縁膜加工、有機絶縁膜加工、および寸法ＳＥＭ測定が順次行なわれた後、ヴィアサイズがフィードバックされる。すなわち、ヴィアサイズに応じて処理温度を変更してＳｈｒｉｎｋ処理を施す。その後は、ヴィアホール加工およびトレンチ加工が行なわれる。
【００２７】
上述したように、本発明によれば、リソグラフィー技術の限界以上の微細なメタル配線とヴィアホールを形成することが可能となる。さらに、トレンチおよびヴィアホールを形成する際のドライエッチングで生じる寸法のズレを所望の値に補正することによって、寸法のバラツキが抑制されたデュアルダマシン配線を形成することが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【図２】図１に続く工程を表わす断面図。
【図３】図２に続く工程を表わす断面図。
【図４】図３に続く工程を表わす断面図。
【図５】図４に続く工程を表わす断面図。
【図６】図５に続く工程を表わす断面図。
【図７】図６に続く工程を表わす断面図。
【図８】図７に続く工程を表わす断面図。
【図９】図８に続く工程を表わす断面図。
【図１０】図９に続く工程を表わす断面図。
【図１１】図１０に続く工程を表わす断面図。
【図１２】図１１に続く工程を表わす断面図。
【図１３】本発明の他の実施形態にかかる半導体装置の製造方法を表わす工程断面図。
【図１４】図１３に続く工程を表わす断面図。
【図１５】図１４に続く工程を表わす断面図。
【図１６】ＡＰＣフローチャート。
【符号の説明】
【００２９】
１０…Ｓｉ基板；  １１…絶縁膜；  １２…第一のメタル配線
１３…キャップ絶縁膜；  １４…無機絶縁膜；  １５…有機絶縁膜
１６…ハイブリッド絶縁膜；  １７…キャップ絶縁膜；  １８…第一のハードマスク
１９…第二のハードマスク；  ２０…レジストパターン；２１…トレンチパターン
２２…レジストパターン；  ２３…ヴィアパターン；  ２４…上層膜；  ２５…反応層
２６…縮小したヴィアパターン；  ２７…ヴィアホール；  ２８…トレンチ
２９…プラグ；  ３０…第二のメタル配線；  ３１…縮小したトレンチ。
【図１】
2007005379.tif 000003
【図２】
2007005379.tif 000004
【図３】
2007005379.tif 000005
【図４】
2007005379.tif 000006
【図５】
2007005379.tif 000007
【図６】
2007005379.tif 000008
【図７】
2007005379.tif 000009
【図８】
2007005379.tif 000010
【図９】
2007005379.tif 000011
【図１０】
2007005379.tif 000012
【図１１】
2007005379.tif 000013
【図１２】
2007005379.tif 000014
【図１３】
2007005379.tif 000015
【図１４】
2007005379.tif 000016
【図１５】
2007005379.tif 000017
【図１６】
2007005379.tif 000018