(57)【要約】【課題】第１半導体層を十分にエッチングすることができ、そのエッチング残りを防止できるようにした半導体基板の製造方法及び半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上にＳｉＧｅ層３とＳｉ層５とを順次形成し、Ｓｉ層５及びＳｉＧｅ層３にＳｉ基板１を露出させる穴ｈを形成する。次に、Ｓｉ層５をＳｉ基板１上で支持する支持体７´を、穴ｈが埋め込まれ且つ当該Ｓｉ層５が覆われるようにして該Ｓｉ基板１上に形成する。そして、穴ｈを含む所定領域を覆い、所定領域以外の領域を露出するレジストパターン９を支持体７´上に形成する。次に、レジストパターン９をマスクに支持体７´、Ｓｉ層５及びＳｉＧｅ層３を順次ドライエッチングして、支持体７´下にＳｉＧｅ層３の側面を露出する開口面Ｈを形成する。開口面Ｈを形成後、レジストパターン９をＳｉ基板１上から除去し、その後、希フッ酸を用いてＳｉ基板１を洗浄処理する。【選択図】図１
2007134365.tif 000002
【特許請求の範囲】
【請求項１】
半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもウエットエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、
前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、
前記穴を含む所定領域を覆い、それ以外の領域を露出するレジストパターンを前記支持体上に形成する工程と、
前記レジストパターンをマスクに前記支持体、前記第２半導体層及び前記第１半導体層を順次ドライエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、
前記開口面を形成した後で前記レジストパターンを前記半導体基材上から除去する工程と、
前記レジストパターンを除去した後で、希フッ酸を用いて前記半導体基材に洗浄処理を施す工程と、
前記半導体基材に前記洗浄処理を施した後で、前記開口面を介して前記第１半導体層をウエットエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項２】
半導体基材上に第１半導体層を形成する工程と、
前記第１半導体層よりもウエットエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、
前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、
前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、
前記穴を含む所定領域を覆い、それ以外の領域を露出するレジストパターンを前記支持体上に形成する工程と、
前記レジストパターンをマスクに前記支持体をエッチングして、前記所定領域以外の領域から前記支持体を取り除く工程と、
前記レジストパターンをマスクに前記支持体をエッチングした後で、前記レジストパターンを前記半導体基材上から除去する工程と、
前記レジストパターンを除去した後で、前記支持体をマスクに前記第２半導体層と前記第１半導体層とを順次ドライエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、
前記開口面を介して前記第１半導体層をウエットエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とする半導体基板の製造方法。
【請求項３】
前記絶縁膜を第１の絶縁膜としたとき、
前記空洞部内に前記第１の絶縁膜を形成した後で前記半導体基材の上方全面に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜を形成した後で、前記半導体基材の上方全面に平坦化処理を施して、前記第２半導体層上から前記第２の絶縁膜と前記支持体とを取り除く工程と、を含むことを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
請求項３に記載の半導体基板の製造方法を行って前記第２半導体層上から前記第２の絶縁膜と前記支持体とを取り除いた後で、
前記第２半導体層にトランジスタを形成する工程、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法及び半導体装置の製造方法に関し、特に、第１半導体層を十分にエッチングすることができ、そのエッチング残りを防止できるようにしたものである。
【背景技術】
【０００２】
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。
【０００３】
ＳＯＩ基板の作成法としては、例えば、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｇｅｎ）基板や貼り合わせ基板などが用いられているが、いずれも製造法が特殊であり、通常のＣＭＯＳプロセスでは作ることができない。このため、普通のバルクシリコンウェハから、通常のＣＭＯＳプロセスでＳＯＩ構造を作る方法であるＳＢＳＩ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｂｏｎｄｉｎｇ  Ｓｉｌｉｃｏｎ  Ｉｓｌａｎｄ）法が知られている。
【０００４】
図３（Ａ）〜図９（Ｃ）は、従来例に係る半導体装置２００の製造方法を示す図である。詳しくは、図３〜図９の各図の（Ａ）は、従来例に係る半導体装置２００の製造方法を示す平面図である。また、図３〜図９の各図の（Ｂ）は、上記平面図をａ３−ａ´３〜ａ９−ａ´９線でそれぞれ切断したときの断面図であり、各図の（Ｃ）は、上記平面図をｂ３−ｂ´３〜ｂ９−ｂ´９線でそれぞれ切断したときの断面図である。
【０００５】
従来例では、図３（Ａ）〜（Ｃ）に示すように、まず始めに、バルクのシリコンウエーハであるＳｉ基板１上に、ＳｉＧｅ層３を形成し、その上にＳｉ層５を形成する。これらＳｉＧｅ層３及びＳｉ層５の形成は、それぞれエピタキシャル成長法により行う。
次に、図４（Ａ）〜（Ｃ）に示すように、Ｓｉ層５及びＳｉＧｅ層３に支持体用の穴ｈを形成する。即ち、穴形成領域を開口し、その他の領域を覆う第１のレジストパターン（図示せず）をＳｉ層５上に形成する。そして、このレジストパターンをマスクにして、Ｓｉ層５とＳｉＧｅ層３とを順次エッチングして、レジストパターン下からＳｉ基板１の表面を露出させる。これにより、穴ｈを形成する。その後、Ｓｉ層５上からレジストパターンを取り除く。
【０００６】
次に、図５（Ａ）〜（Ｃ）に示すように、穴ｈが形成された後のＳｉ基板１の上方全体に支持体７を形成する。この支持体７は例えばＳｉＯ２膜であり、ＣＶＤなどの方法により形成する。支持体７の膜厚は、例えば４０００［Å］程度である。
次に、図５（Ａ）〜（Ｃ）に示すように、ＳＯＩ構造を形成する領域と穴ｈとを含む所定領域を覆い、それ以外の領域を露出する（即ち、覆わない）第２のレジストパターン９を支持体７上に形成する。そして、このレジストパターン９をマスクに、支持体７と、Ｓｉ層５とＳｉＧｅ層３とを順次エッチングする。これらのエッチングは、異方性のドライエッチング装置を用いて行う。これにより、図６（Ａ）〜（Ｃ）に示すように、ＳｉＧｅ層３の側面の一部と、Ｓｉ層５の側面の一部とを露出した開口面Ｈを支持体７下に形成する。
【０００７】
次に、硫酸を用いて第２のレジストパターンを取り除く。そして、支持体７下に形成された開口面Ｈを介して、フッ硝酸等のエッチング液をＳｉＧｅ層３及びＳｉ層５に触れさせることにより、ＳｉＧｅ層３だけをエッチングして除去し、図７（Ａ）〜（Ｃ）に示すように、Ｓｉ基板１とＳｉ層５との間に空洞部１１を形成する。次に、Ｓｉ基板１を熱酸化する。このとき、Ｏ２等の酸化種は、支持体７下から露出したＳｉ基板１の表面だけでなく、開口面を通って空洞部１１内にも到達する。従って、図８（Ａ）〜（Ｃ）に示すように空洞部内にＳｉＯ２膜１３が形成される。
【０００８】
その後、ＣＶＤなどの方法によりＳｉ基板１の上方全面に素子分離用のＳｉＯ２膜を形成する。そして、図９（Ａ）〜（Ｃ）に示すように、ＣＭＰにより、Ｓｉ基板１の上方全面を平坦化処理し、Ｓｉ層５の上方から素子分離用のＳｉＯ２膜１５や支持体７を取り除く。これにより、Ｓｉ層５の上面が露出し、且つその下方及び側方がＳｉＯ２膜１３，１５や支持体７で素子分離された構造（即ち、ＳＯＩ構造）をＳｉ基板１に完成させる。ＳＯＩ構造の完成以降は、通常のプロセスによりＳＯＩトランジスタを作製する。
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような工程で製造を行った場合プロセス上の問題が生じることがある。その問題の一つが、図５（Ａ）〜（Ｃ）において、レジストパターン９をマスクにして、支持体７／Ｓｉ層５／ＳｉＧｅ層３をドライエッチングした時に起こる、エッチングデポ物（ポリマー）の発生である。図５（Ａ）〜（Ｃ）における支持体７／Ｓｉ層５／ＳｉＧｅ層３のエッチングでは、第２のレジストパターン９を形成後、１ｓｔＳＴＥＰにて支持体７を、２ｎｄＳＴＥＰにてＳｉ層５とＳｉＧｅ層３とをエッチングする。
【００１０】
ただし、エッチングＳＴＥＰは異なるもののエッチングマスクは同一のレジストパターン９をそのまま用いているため、特に２ｎｄＳＴＥＰにおいてはエッチングガスとエッチング対象物のＳｉ層５／ＳｉＧｅ層３とが反応してポリマーが形成され、図１０（Ａ）に示すように、レジストパターン９の側面に上記ポリマー２１が付着するという現象が起きてしまう。
【００１１】
ここで、レジストパターン９については次工程の硫酸剥離によってほぼ完全に取り除くことができるが、ポリマー２１は硫酸に溶解しないため取り除くことができていなかった。それゆえ、レジストパターン９の除去によってその拠所を失ったポリマー２１は、図１０（Ｂ）の矢印で示すように、支持体７上からＳｉ基板１上に落ち、そのまま残されてしまうことが多かった。
【００１２】
このようにポリマー２１がＳｉ基板上に残存し、しかも、例えば図１０（Ｃ）に示すように、残存ポリマー２１が開口面の一部でも塞いでいる場合には、次工程のフッ硝酸によるＳｉＧｅ層３のウエットエッチ工程で、フッ硝酸が開口面側へ十分に入り込まず、ＳｉＧｅ層３のエッチング量が通常よりも少なくなる危険性があった。また、その結果、空洞部２１内にＳｉＧｅ層３（以下、「第１半導体層」ともいう。）が残ってしまい、所望のＳＯＩ構造が形成されないおそれがあった。
【００１３】
そこで、本発明は、このような事情に鑑みてなされたものであって、第１半導体層を十分にエッチングすることができ、そのエッチング残りを防止できるようにした半導体基板の製造方法及び半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【００１４】
〔発明１〕  上記目的を達成するために、発明１の半導体基板の製造方法は、半導体基材上に第１半導体層を形成する工程と、前記第１半導体層よりもウエットエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、前記穴を含む所定領域を覆い、それ以外の領域を露出するレジストパターンを前記支持体上に形成する工程と、前記レジストパターンをマスクに前記支持体、前記第２半導体層及び前記第１半導体層を順次ドライエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、前記開口面を形成した後で前記レジストパターンを前記半導体基材上から除去する工程と、前記レジストパターンを除去した後で、希フッ酸を用いて前記半導体基材に洗浄処理を施す工程と、前記半導体基材に前記洗浄処理を施した後で、前記開口面を介して前記第１半導体層をウエットエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とするものである。
【００１５】
ここで、「半導体基材」は例えばバルクのシリコン（Ｓｉ）基板である。また、「第１半導体層」は例えばエピタキシャル成長によって得られるシリコンゲルマニウム（ＳｉＧｅ）層であり、「第２半導体層」は例えばエピタキシャル成長によって得られるＳｉ層である。さらに、支持体は例えばシリコン酸化膜（ＳｉＯ２）である。
また、本発明の「希フッ酸」には、フッ酸のみを含有する薬液だけでなく、フッ酸以外の成分をも含有する薬液（例えば、バッファードフッ酸）も含まれる。「希フッ酸」のＨＦ濃度は、例えば０．５〜５．０［ｗｔ％］程度である。
【００１６】
さらに、ＳｉＯ２の（ドライ）エッチング処理にはエッチングガスとして例えばＣＦ４を使用し、Ｓｉ層とＳｉＧｅ層のドライエッチング処理にはエッチングガスとして例えばＣｌ２とＯ２とを含む混合ガスを使用する。また、上記開口面を介してのＳｉＧｅ層のウエットエッチングには、例えばフッ硝酸を使用する。
発明１の半導体基材の製造方法によれば、第２半導体層及び第１半導体層をドライエッチングすることによって、レジストパターンの側面にポリマーが生成した場合でも、生成したポリマーは希フッ酸を用いた洗浄処理によって取り除かれる。従って、ポリマー付着の有無に関わり無く、エッチング液は開口面を介して第１半導体層側へ容易に入り込み、第１半導体層を十分にエッチングすることができる。これにより、第１半導体層のエッチング残りを防止することができる。
【００１７】
〔発明２〕  発明２の半導体基板の製造方法は、半導体基材上に第１半導体層を形成する工程と、前記第１半導体層よりもウエットエッチングの選択比が小さな第２半導体層を前記第１半導体層上に形成する工程と、前記第２半導体層及び前記第１半導体層に前記半導体基材を露出させる穴を形成する工程と、前記第２半導体層を前記半導体基材上で支持する支持体を、前記穴が埋め込まれ且つ当該第２半導体層が覆われるようにして該半導体基材上に形成する工程と、前記穴を含む所定領域を覆い、それ以外の領域を露出するレジストパターンを前記支持体上に形成する工程と、前記レジストパターンをマスクに前記支持体をエッチングして、前記所定領域以外の領域から前記支持体を取り除く工程と、前記レジストパターンをマスクに前記支持体をエッチングした後で、前記レジストパターンを前記半導体基材上から除去する工程と、前記レジストパターンを除去した後で、前記支持体をマスクに前記第２半導体層と前記第１半導体層とを順次ドライエッチングして、前記支持体下に前記第１半導体層の側面を露出する開口面を形成する工程と、前記開口面を介して前記第１半導体層をウエットエッチングすることにより、前記第２半導体層と前記半導体基材との間に空洞部を形成する工程と、前記空洞部内に絶縁膜を形成する工程と、を含むことを特徴とするものである。
【００１８】
このような構成であれば、レジストパターンを取り除いた後で、第２半導体層及び第１半導体層をドライエッチングするので、レジストパターンの側面にポリマーが付着するという現象は起こらない（即ち、ポリマーの残留は起こらない）。従って、エッチング液は開口面を介して第１半導体層側へ容易に入り込み、第１半導体層を十分にエッチングすることができる。これにより、第１半導体層のエッチング残りを防止することができる。
【００１９】
〔発明３〕  発明３の半導体基板の製造方法は、発明１又は発明２の半導体基板の製造方法において、前記絶縁膜を第１の絶縁膜としたとき、前記空洞部内に前記第１の絶縁膜を形成した後で前記半導体基材の上方全面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜を形成した後で、前記半導体基材の上方全面に平坦化処理を施して、前記第２半導体層上から前記第２の絶縁膜と前記支持体とを取り除く工程と、を含むことを特徴とするものである。
このような構成であれば、支持体下から第２半導体層の表面が露出するので、第２半導体層にトランジスタ等の素子を形成することが可能である。
【００２０】
〔発明４〕  発明４の半導体装置の製造方法は、発明３の半導体基板の製造方法を行って前記第２半導体層上から前記第２の絶縁膜と前記支持体とを取り除いた後で、前記第２半導体層にトランジスタを形成する工程、を含むことを特徴とするものである。
このような構成であれば、上記半導体基板の製造方法が応用されるので、開口面を介した第１半導体層側へのエッチング液の入り込みは容易であり、第１半導体層を十分にエッチングすることができる。従って、第１半導体層のエッチング残りを防止することができるので、ＳＯＩ構造のトランジスタ（即ち、ＳＯＩトランジスタ）を再現性良く形成することができる。
【００２１】
本発明は、バルクの半導体基板の所望とする領域のみＳＯＩ構造を形成する、いわゆるＳＢＳＩ技術に適用して極めて好適である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面を参照しながら説明する。
（１）第１実施形態
図１（Ａ）〜（Ｆ）は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す断面図である。図１（Ａ）〜（Ｆ）において、従来例に係る図３（Ａ）〜図８（Ｃ）と同一の機能及び同一の構成を有する部分には同一の符号を付し、その詳細な説明は省略する。この実施の形態では、Ｓｉ層５とＳｉＧｅ層３とを順次、選択的にエッチングして支持体用の穴ｈを形成する工程までは、従来例と同じである。
【００２３】
即ち、図１（Ａ）に示すように、まず始めに、バルクのシリコンウエーハであるＳｉ基板１上に、ＳｉＧｅ層３を形成し、その上にＳｉ層５を形成する。ＳｉＧｅ層３及びＳｉ層５は、それぞれエピタキシャル成長によって形成する。ＳｉＧｅ層３の膜厚は例えば１０〜２００［ｎｍ］程度であり、Ｓｉ層５の膜厚は例えば１０〜２００［ｎｍ］程度である。
【００２４】
次に、第１のレジストパターンをマスクに、Ｓｉ層５とＳｉＧｅ層３とを順次エッチングして、支持体用の穴ｈを形成する（図４（Ａ）及び（Ｃ）参照。）。そして、穴ｈが形成された後のＳｉ基板１の上方全体に支持体７´を形成する。この支持体７´は例えばＳｉＯ２膜であり、ＣＶＤなどの方法により形成する。支持体７´の膜厚は、例えば５０００［Å］程度である（従来例で説明した支持体７の膜厚は４０００［Å］程度である。）。
【００２５】
次に、図１（Ｂ）に示すように、ＳＯＩ構造を形成する領域と穴ｈとを含む所定領域を覆い、それ以外の領域を露出する（即ち、覆わない）第２のレジストパターン９を支持体７´上に形成する。そして、図１（Ｃ）及び（Ｄ）に示すように、このレジストパターン９をマスクにして、支持体７´と、Ｓｉ層５とＳｉＧｅ層３とを順次ドライエッチングする。
【００２６】
このエッチング工程では、そのエッチングプロセスをＳｉＧｅ層３で止めずにＳｉ基板１まで続けて行っても良い（即ち、オーバエッチングしても良い。）。支持体７´のエッチングには例えばＣＦ４を含むガスをエッチングガスとして使用し、Ｓｉ層５／ＳｉＧｅ層３のエッチングには例えばＣｌ２とＯ２とを含むガスをエッチングガスとして使用する。これにより、図１（Ｄ）に示すように、ＳｉＧｅ層３の側面の一部と、Ｓｉ層５の側面の一部とを露出した開口面Ｈを支持体７´下に形成する。
【００２７】
ここで、この第１実施形態では、従来例と同様、Ｓｉ層５とＳｉＧｅ層３のドライエッチング時に、Ｃｌ２とＯ２とを含むエッチングガスとエッチング対象物であるＳｉ層５／ＳｉＧｅ層３とが反応してポリマー２１が発生する。そして、このポリマー（即ち、デポ形成物）２１は、図１（Ｄ）に示すように、レジストパターン９の側壁に付着する。
次に、例えば硫酸（Ｈ２ＳＯ４）でＳｉ基板１を洗浄処理し、レジストパターン９を除去する（即ち、硫酸剥離する。）。ここで、レジストパターン９は硫酸に溶解するが、ポリマー２１は硫酸に溶解しないので、図１（Ｅ）に示すように、レジストパターン９の除去によってその拠所を失ったポリマー２１は、その多くがＳｉ基板１上に落下する。
【００２８】
次に、例えば希フッ酸（ＨＦ）でＳｉ基板１を洗浄処理して、ポリマー２１を除去する。液中のＨＦ濃度は、例えば０．５〜５．０［ｗｔ％］程度（即ち、５０［ｗｔ％］の濃いＨＦ溶液を、純水で１０〜１００倍程度薄めた程度）である。このような希フッ酸にポリマー２１は溶解し、Ｓｉ基板１上から取り除かれる。
なお、この希フッ酸を用いた洗浄工程では、支持体７´がＳｉＯ２膜の場合、支持体７´もウエットエッチングされ、そのＳｉ層５を支持する力（即ち、支持力）が落ちてしまう可能性がある。例えば、この洗浄工程では、支持体７´は１０００［Å］程度エッチングされる。しかしながら、この第１実施形態では、この洗浄工程での支持体７´のウエットエッチング量を予測して、支持体７´を予め厚めに形成している（従来例と比べて、支持体７´を例えば１０００［Å］程度厚く形成している）ので、希フッ酸による洗浄処理後も、支持体７´の厚さに問題はなく、十分な支持力を保持し続けることができる。
【００２９】
希フッ酸を用いてポリマー２１を除去した後の工程は、従来例と同じである。即ち、支持体７´に形成された開口面を介して、フッ硝酸等のエッチング液をＳｉＧｅ層３及びＳｉ層５に接触させることにより、ＳｉＧｅ層３だけをエッチングして除去する。これにより、Ｓｉ基板１とＳｉ層５との間に空洞部１１（図７（Ｂ）及び（Ｃ）参照。）を形成する。次に、Ｓｉ基板１を熱酸化する。このとき、Ｏ２等の酸化種は、支持体７´下から露出したＳｉ基板１の表面だけでなく、開口面を通って空洞部１１内にも到達する。従って、空洞部１１内にＳｉＯ２膜１３（図８（Ｂ）及び（Ｃ）参照。）が形成される。この空洞部１１内に形成されるＳｉＯ２膜１３がＳＯＩ構造の一部であるＢＯＸ層となる。
【００３０】
次に、ＣＶＤなどの方法によりＳｉ基板１の上方全面に素子間分離用のＳｉＯ２膜１５（図９（Ｂ）及び（Ｃ）参照。）を形成する。そして、ＣＭＰにより、Ｓｉ基板１の上方全面を平坦化処理し、Ｓｉ層５の上方から、素子分離用のＳｉＯ２膜１５や支持体７´を取り除く。これにより、Ｓｉ層５の上面が露出し、且つＳｉ層５の下方及び側方がＳｉＯ２膜１３，１５や支持体７´で素子分離された構造（即ち、ＳＯＩ構造）をＳｉ基板１に完成させる。
【００３１】
次に、例えばＳｉ層５の表面の熱酸化を行うことにより、Ｓｉ層５の表面にゲート絶縁膜を形成する。そして、ゲート絶縁膜が形成されたＳｉ層５上にゲート電極を形成する。また、このゲート電極等をマスクとして、Ａｓ、Ｐ、Ｂなどの不純物をＳｉ層５内にイオン注入することにより、ソース／ドレインを形成し、ＳＯＩ構造の電界効果型トランジスタ（即ち、ＳＯＩトランジスタ）を完成させる。
【００３２】
このように、本発明の第１実施形態によれば、Ｓｉ層５／ＳｉＧｅ層３をドライエッチングすることによって、レジストパターン９の側面にポリマー２１が生成した場合でも、生成したポリマー２１は希フッ酸を用いた洗浄処理によって取り除かれる。従って、ポリマー２１付着の有無に関わり無く、フッ硝酸は開口面を介してＳｉＧｅ層３側へ容易に入り込み、ＳｉＧｅ層３を十分にエッチングすることができる。これにより、ＳｉＧｅ層３のエッチング残りを防止することができるので、ＳＯＩトランジスタを再現性良く形成することができる。
【００３３】
（２）第２実施形態
第１実施形態では、Ｓｉ層５や、Ｓｉ基板１のエッチング時に生じるポリマー２１を希フッ酸でエッチングし、除去する場合について説明した。しかしながら、Ｓｉ層５及びＳｉＧｅ層３のエッチング時にレジストパターン９がＳｉ基板１上に残っていないようならば、そもそもポリマー２１に拠り所はなく、ポリマー２１の付着は起こらない。この第２実施形態では、支持体７´のドライエッチング直後にレジストパターン９を取り除き、その後に、支持体７´をハードマスクとしてＳｉ層５及びＳｉＧｅ層３をドライエッチングする場合について説明する。
【００３４】
図２（Ａ）及び（Ｂ）は、本発明の第２実施形態に係る半導体装置１００の製造方法を示す断面図である。この第２実施形態では、レジストパターン９をマスクに支持体７´をドライエッチングする工程までは、第１実施形態と同じである。
即ち、図２（Ａ）に示すように、レジストパターン９をマスクに支持体７´をドライエッチングして、「ＳＯＩ構造を形成する領域と穴ｈとを含む所定領域」以外の領域から支持体７´を取り除く。このドライエッチングにより、支持体７´の平面視での形状はレジストパターン９の平面視での形状と同一となる。第１実施形態と同様に、このドライエッチングでは、エッチングガスとして例えばＣＦ４を含むガスを使用する。
【００３５】
次に、例えば硫酸（Ｈ２ＳＯ４）でＳｉ基板１を洗浄処理して、図２（Ｂ）に示すように、支持体７´上からレジストパターン９を除去する（つまり、ポリマーが発生する前にレジストパターン９を除去する。）。そして、図２（Ｃ）に示すように、支持体７´をマスクにして、Ｓｉ層５とＳｉＧｅ層３とを順次ドライエッチングする。このエッチング工程では、そのエッチングプロセスをＳｉＧｅ層３で止めずにＳｉ基板１まで続けて行っても良い（即ち、オーバエッチングしても良い。）。第１実施形態と同様に、Ｓｉ層５／ＳｉＧｅ層３のエッチングには、例えばＣｌ２とＯ２とを含むエッチングガスを使用する。これにより、図２（Ｃ）に示すように、ＳｉＧｅ層３の側面の一部と、Ｓｉ層５の側面の一部とを露出した開口面Ｈを支持体７´下に形成する。これ以降の工程は第１実施形態と同じである。
【００３６】
本発明の第２実施形態によれば、レジストパターン９を取り除いた後で、支持体７´をハードマスクにＳｉ層５／ＳｉＧｅ層３をドライエッチングするので、レジストパターン９の側面にポリマー２１が付着するという現象は起こらない（即ち、ポリマー２１の残留は起こらない）。従って、ポリマー２１付着の有無に関わり無く、フッ硝酸は開口面を介してＳｉＧｅ層３側へ容易に入り込み、ＳｉＧｅ層３を十分にエッチングすることができる。これにより、ＳｉＧｅ層３のエッチング残りを防止することができる。
【００３７】
また、支持体７´がＳｉＯ２膜の場合、Ｓｉ層５／ＳｉＧｅ層３のドライエッチング時に支持体７´もエッチングされ、その支持力が落ちてしまう可能性がある。そこで、この第２実施形態でも、支持体７´のハードマスクとして使用される際のエッチング量を予測して、支持体７´を厚めに形成する。
例えば、支持体７´の予測されるエッチング量が１０００［Å］程度である場合には、従来例と比べて支持体７´を１０００［Å］程度厚く形成する。これにより、Ｓｉ層５／ＳｉＧｅ層３のドライエッチング後も、支持体７´の厚さに問題はなく、十分な支持力を保持し続けることができる。
【００３８】
この第１、第２実施形態では、Ｓｉ基板１が本発明の「半導体基材」に対応し、ＳｉＧｅ層３が本発明の「第１半導体層」に対応している。また、Ｓｉ層が本発明の「第２半導体層」に対応し、第２のレジストパターン９が本発明の「レジストパターン」に対応している。さらに、ＳｉＯ２膜１３が本発明の「（第１の）絶縁膜」に対応し、ＳｉＯ２膜１５が本発明の「第２の絶縁膜」に対応している。
【図面の簡単な説明】
【００３９】
【図１】第１実施形態に係る半導体装置１００の製造方法を示す図。
【図２】第２実施形態に係る半導体装置１００の製造方法を示す図。
【図３】従来例に係る半導体装置２００の製造方法を示す図（その１）。
【図４】従来例に係る半導体装置２００の製造方法を示す図（その２）。
【図５】従来例に係る半導体装置２００の製造方法を示す図（その３）。
【図６】従来例に係る半導体装置２００の製造方法を示す図（その４）。
【図７】従来例に係る半導体装置２００の製造方法を示す図（その５）。
【図８】従来例に係る半導体装置２００の製造方法を示す図（その６）。
【図９】従来例に係る半導体装置２００の製造方法を示す図（その７）。
【図１０】従来例の問題点を示す図。
【符号の説明】
【００４０】
１  Ｓｉ基板、３  ＳｉＧｅ層、５  Ｓｉ層、７，７´  支持体、９  レジストパターン、１１  空洞部、１３，１５  ＳｉＯ２膜、２１  ポリマー、１００  半導体装置、ｈ  穴、Ｈ  開口面
【図１】
2007134365.tif 000003
【図２】
2007134365.tif 000004
【図３】
2007134365.tif 000005
【図４】
2007134365.tif 000006
【図５】
2007134365.tif 000007
【図６】
2007134365.tif 000008
【図７】
2007134365.tif 000009
【図８】
2007134365.tif 000010
【図９】
2007134365.tif 000011
【図１０】
2007134365.tif 000012