(57)【要約】【課題】ノイズのない状態で温度を測定できる半導体メモリ素子を提供すること。また、誤差のない温度値を受信して安定したリフレッシュを行う半導体メモリ素子を提供すること。【解決手段】制御信号に応答して現在の温度を感知する温度感知手段を備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子を提供する。また、制御信号に応答して現在の温度を感知する温度感知手段と、該温度感知手段の出力値に応答した周期でリフレッシュを行うリフレッシュ手段とを備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子を提供する。【選択図】図３
2007287315.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に応答して現在の温度を感知する温度感知手段を備え、
前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項２】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項１に記載の半導体メモリ素子。
【請求項３】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項１に記載の半導体メモリ素子。
【請求項４】
前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項１に記載の半導体メモリ素子。
【請求項５】
前記温度感知手段が、
前記制御信号に応答して現在の温度を感知する感知部と、
該感知部のアナログ出力値をデジタルレベルに変換するアナログ・デジタル変換部と、
該アナログ・デジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備えることを特徴とする請求項１〜４のいずれか１項に記載の半導体メモリ素子。
【請求項６】
複数の外部コマンドをデコードして前記制御信号を出力するデコード部を更に備えることを特徴とする請求項５に記載の半導体メモリ素子。
【請求項７】
制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、
前記駆動信号に応答して現在の温度を感知する温度感知部と、
クロック単位で前記温度感知部のアナログ出力値をトラッキングしてデジタルレベルに変換するトラッキングアナログデジタル変換部と、
該トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備える温度感知手段を備え、
前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項８】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項７に記載の半導体メモリ素子。
【請求項９】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項７に記載の半導体メモリ素子。
【請求項１０】
前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項７に記載の半導体メモリ素子。
【請求項１１】
前記駆動制御部が、
前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、
前記制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部と
を備えることを特徴とする請求項７〜１０のいずれか１項に記載の半導体メモリ素子。
【請求項１２】
前記ノイズフリー期間報知部が、
カウンタ又はリングオシレータを備えることを特徴とする請求項１１に記載の半導体メモリ素子。
【請求項１３】
複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする請求項１２に記載の半導体メモリ素子。
【請求項１４】
制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、
前記駆動信号に応答して現在の温度を感知する温度感知部と、
前記駆動信号及びサンプルクロックに応答して前記温度感知部のアナログ出力値をデジタルレベルに変換するトラッキングアナログデジタル変換部と、
該トラッキングアナログデジタル変換部のレベル信号に応答してクロックをサンプルクロックに供給するトラッキング制御部と、
前記トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備える温度感知手段を備え、
前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項１５】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項１４に記載の半導体メモリ素子。
【請求項１６】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項１４に記載の半導体メモリ素子。
【請求項１７】
前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項１４に記載の半導体メモリ素子。
【請求項１８】
前記駆動制御部が、
前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、
前記制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部と
を備えることを特徴とする請求項１４〜１７のいずれか１項に記載の半導体メモリ素子。
【請求項１９】
前記トラッキング制御部が、
前記レベル信号を受信してレベルの変化を感知するレベル変化感知部と、
該レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して、前記クロックを前記サンプルクロックに供給して出力するクロック供給部と
を備えることを特徴とする請求項１８に記載の半導体メモリ素子。
【請求項２０】
前記クロック供給部が、
前記レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して分周駆動信号を出力する分周制御部と、
前記分周駆動信号のアクティブの際、前記クロックを分周して前記サンプルクロックとして出力する分周部と
を備えることを特徴とする請求項１９に記載の半導体メモリ素子。
【請求項２１】
前記レベル変化感知部が、
遅延サンプルクロックに同期して前記レベル信号を受信する第１のフリップフロップと、
該第１のフリップフロップの出力及び前記レベル信号を入力として有する排他的論理和ゲートと、
前記遅延サンプルクロックに同期して排他的論理和ゲートの出力信号を受信し、レベル変化信号として出力する第２のフリップフロップと
を備えることを特徴とする請求項２０に記載の半導体メモリ素子。
【請求項２２】
前記分周制御部が、
前記レベル変化信号及びノイズフリー期間信号を入力として有するＮＯＲゲートと、
該ＮＯＲゲートの出力信号を反転させて、前記分周駆動信号として出力するインバータと
を備えることを特徴とする請求項２１に記載の半導体メモリ素子。
【請求項２３】
前記トラッキングアナログデジタル変換部が有する遅延量の分、前記サンプルクロックを遅延させて前記遅延サンプルクロックとして出力する遅延素子を更に備えることを特徴とする請求項２２に記載の半導体メモリ素子。
【請求項２４】
前記駆動信号生成部が、タイマーを備えることを特徴とする請求項２３に記載の半導体メモリ素子。
【請求項２５】
前記ノイズフリー期間報知部が、カウンタを備えることを特徴とする請求項２４に記載の半導体メモリ素子。
【請求項２６】
複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする請求項２５に記載の半導体メモリ素子。
【請求項２７】
制御信号に応答して現在の温度を感知するステップと、
前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入るステップと
を含むことを特徴とする半導体メモリ素子の駆動方法。
【請求項２８】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項２７に記載の半導体メモリ素子の駆動方法。
【請求項２９】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項２７に記載の半導体メモリ素子の駆動方法。
【請求項３０】
前記実質的なパワー消費がないモードの間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項２７に記載の半導体メモリ素子の駆動方法。
【請求項３１】
前記温度感知ステップが、
前記現在の温度をアナログ形のレベルで感知するステップと、
該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するステップと
を含むことを特徴とする請求項２７〜３０のいずれか１項に記載の半導体メモリ素子の駆動方法。
【請求項３２】
前記デジタル変換ステップが、
前記アナログレベルで感知した値と前記デジタル形の温度値との差を判別するステップと、
該判別ステップで差が発生したとき、又は前記第１の期間にのみ、前記トラッキング過程を行うステップと
を含むことを特徴とする請求項３１に記載の半導体メモリ素子の駆動方法。
【請求項３３】
制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、
前記内部制御信号に応答して非アクティブモードの間に現在の温度を感知する温度感知手段と
を備え、
前記内部制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項３４】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項３３に記載の半導体メモリ素子。
【請求項３５】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項３３に記載の半導体メモリ素子。
【請求項３６】
前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項３３に記載の半導体メモリ素子。
【請求項３７】
前記一定回数を設定するモードレジスタを更に備えることを特徴とする請求項３３〜３６のいずれか１項に記載の半導体メモリ素子。
【請求項３８】
前記カウント手段が、
前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、
前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、
前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、
前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部と
を備えることを特徴とする請求項３７に記載の半導体メモリ素子。
【請求項３９】
前記温度感知装置が、
前記内部制御信号に応答して現在の温度を感知する温度感知部と、
該温度感知部のアナログ出力値をデジタルレベルに変換するアナログ・デジタル変換部と、
該アナログ・デジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備えることを特徴とする請求項３８に記載の半導体メモリ素子。
【請求項４０】
前記比較部が、
前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、
該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、
該第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータと
を備えることを特徴とする請求項３９に記載の半導体メモリ素子。
【請求項４１】
前記内部制御信号生成部が、
前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、
前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知し、前記内部制御信号として出力する信号生成部と
を備えることを特徴とする請求項４０に記載の半導体メモリ素子。
【請求項４２】
前記信号生成部が、
前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、
前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、
前記第１のエッジ感知部及び第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部と
を備えることを特徴とする請求項４１に記載の半導体メモリ素子。
【請求項４３】
前記第１のエッジ感知部及び第２のエッジ感知部が、
入力信号を遅延及び反転させて出力するインバータチェーンと、
該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートと
を備えることを特徴とする請求項４２に記載の半導体メモリ素子。
【請求項４４】
前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする請求項４３に記載の半導体メモリ素子。
【請求項４５】
複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする請求項４４に記載の半導体メモリ素子。
【請求項４６】
制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、
前記内部制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、
前記駆動信号に応答して現在の温度を感知する温度感知部と、
クロック単位で前記温度感知部のアナログ出力値をトラッキングしてデジタルレベルに変換するトラッキングアナログデジタル変換部と、
該トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備える温度感知手段を備え、
前記内部制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項４７】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項４６に記載の半導体メモリ素子。
【請求項４８】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項４６に記載の半導体メモリ素子。
【請求項４９】
前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項４６に記載の半導体メモリ素子。
【請求項５０】
前記一定回数を設定するモードレジスタを更に備えることを特徴とする請求項４６〜４９のいずれか１項に記載の半導体メモリ素子。
【請求項５１】
前記駆動制御部が、
前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、
前記内部制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部と
を備えることを特徴とする請求項５０に記載の半導体メモリ素子。
【請求項５２】
前記カウント手段が、
前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、
前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、
前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、
前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部と
を備えることを特徴とする請求項５１に記載の半導体メモリ素子。
【請求項５３】
前記ノイズフリー期間報知部が、
カウンタ又はリングオシレ−タを備えることを特徴とする請求項５２に記載の半導体メモリ素子。
【請求項５４】
前記比較部が、
前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、
該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、
該第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータと
を備えることを特徴とする請求項５３に記載の半導体メモリ素子。
【請求項５５】
前記内部制御信号生成部が、
前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、
前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知し、前記内部制御信号として出力する信号生成部と
を備えることを特徴とする請求項５４に記載の半導体メモリ素子。
【請求項５６】
前記信号生成部が、
前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、
前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、
前記第１のエッジ感知部及び第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部と
を備えることを特徴とする請求項５５に記載の半導体メモリ素子。
【請求項５７】
前記第１のエッジ感知部及び第２のエッジ感知部が、
入力信号を遅延及び反転させて出力するインバータチェーンと、
該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートと
を備えることを特徴とする請求項５６に記載の半導体メモリ素子。
【請求項５８】
前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする請求項５７に記載の半導体メモリ素子。
【請求項５９】
複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする請求項５８に記載の半導体メモリ素子。
【請求項６０】
制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、
前記内部制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、
前記駆動信号に応答して現在の温度を感知する温度感知部と、
前記駆動信号及びサンプルクロックに応答して前記温度感知部のアナログ出力値をデジタルレベルに変換するトラッキングアナログデジタル変換部と、
該トラッキングアナログデジタル変換部のレベル信号に応答してクロックをサンプルクロックとして供給するトラッキング制御部と、
前記トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタと
を備える温度感知手段を備え、
前記内部制御信号のアクティブから一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項６１】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項６０に記載の半導体メモリ素子。
【請求項６２】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項６０に記載の半導体メモリ素子。
【請求項６３】
前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項６０に記載の半導体メモリ素子。
【請求項６４】
前記一定回数を設定するモードレジスタを更に備えることを特徴とする請求項６０〜６３のいずれか１項に記載の半導体メモリ素子。
【請求項６５】
前記駆動制御部が、
前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、
前記内部制御信号のアクティブから所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部と
を備えることを特徴とする請求項６４に記載の半導体メモリ素子。
【請求項６６】
前記トラッキング制御部が、
前記レベル信号を受信してレベルの変化を感知するレベル変化感知部と、
該レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して前記クロックを前記サンプルクロックに供給して出力するクロック供給部と
を備えることを特徴とする請求項６５に記載の半導体メモリ素子。
【請求項６７】
前記クロック供給部が、
前記レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して分周駆動信号を出力する分周制御部と、
前記分周駆動信号のアクティブの際、前記クロックを分周して前記サンプルクロックとして出力する分周部と
を備えることを特徴とする請求項６６に記載の半導体メモリ素子。
【請求項６８】
前記レベル変化感知部が、
遅延サンプルクロックに同期して前記レベル信号を受信する第１のフリップフロップと、
該第１のフリップフロップの出力及び前記レベル信号を入力として有する排他的論理和ゲートと、
前記遅延サンプルクロックに同期して排他的論理和ゲートの出力信号を受信し、前記レベル変化信号として出力する第２のフリップフロップと
を備えることを特徴とする請求項６７に記載の半導体メモリ素子。
【請求項６９】
前記分周制御部が、
前記レベル変化信号及びノイズフリー期間信号を入力として有するＮＯＲゲートと、
該ＮＯＲゲートの出力信号を反転させて前記分周駆動信号として出力するインバータと
を備えることを特徴とする請求項６８に記載の半導体メモリ素子。
【請求項７０】
前記カウント手段が、
前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、
前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、
前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、
前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部と
を備えることを特徴とする請求項６９に記載の半導体メモリ素子。
【請求項７１】
前記比較部が、
前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、
該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、
前記第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータと
を備えることを特徴とする請求項７０に記載の半導体メモリ素子。
【請求項７２】
前記内部制御信号生成部が、
前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、
前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知して前記内部制御信号として出力する信号生成部と
を備えることを特徴とする請求項７１に記載の半導体メモリ素子。
【請求項７３】
前記信号生成部が、
前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、
前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、
前記第１のエッジ感知部又は第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部と
を備えることを特徴とする請求項７２に記載の半導体メモリ素子。
【請求項７４】
前記第１のエッジ感知部及び第２のエッジ感知部が、
入力信号を遅延及び反転させて出力するインバータチェーンと、
該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートと
を備えることを特徴とする請求項７３に記載の半導体メモリ素子。
【請求項７５】
前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする請求項７４に記載の半導体メモリ素子。
【請求項７６】
前記トラッキングアナログデジタル変換部が有する遅延量の分、前記サンプルクロックを遅延させて前記遅延サンプルクロックとして出力する遅延素子を更に備えることを特徴とする請求項７５に記載の半導体メモリ素子。
【請求項７７】
前記駆動信号生成部が、タイマーを備えることを特徴とする請求項７６に記載の半導体メモリ素子。
【請求項７８】
前記ノイズフリー期間報知部が、カウンタを備えることを特徴とする請求項７７に記載の半導体メモリ素子。
【請求項７９】
複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする請求項７８に記載の半導体メモリ素子。
【請求項８０】
制御信号が一定回数分印加されたかをカウントするステップと、
前記制御信号が前記一定回数分印加されたとき、現在の温度を感知するステップと、
該現在の温度を感知するステップの一定期間、実質的なパワー消費がないモードに入るステップと
を含むことを特徴とする半導体メモリ素子の駆動方法。
【請求項８１】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項８０に記載の半導体メモリ素子の駆動方法。
【請求項８２】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項８０に記載の半導体メモリ素子の駆動方法。
【請求項８３】
前記実質的なパワー消費がないモードの間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項８０に記載の半導体メモリ素子の駆動方法。
【請求項８４】
前記温度感知ステップが、
前記現在の温度をアナログ形のレベルで感知するステップと、
該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するステップと
を含むことを特徴とする請求項８０〜８３のいずれか１項に記載の半導体メモリ素子の駆動方法。
【請求項８５】
前記デジタル変換ステップが、
前記アナログレベルで感知した値と前記デジタル形の温度値との差を判別するステップと、
該判別ステップで差が発生したとき、又は前記非アクティブモードの間のみ、前記トラッキング過程を行うステップと
を含むことを特徴とする請求項８４に記載の半導体メモリ素子の駆動方法。
【請求項８６】
制御信号に応答して現在の温度を感知する温度感知手段と、
該温度感知手段の出力値に応答した周期でリフレッシュを行うリフレッシュ手段と
を備え、
前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項８７】
制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、
前記内部制御信号に応答して現在の温度を感知する温度感知手段と、
該温度感知手段の出力値に応答した周期でリフレッシュを行うリフレッシュ手段と
を備え、
前記内部制御信号のアクティブから一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子。
【請求項８８】
前記一定回数を設定するモードレジスタを更に備えることを特徴とする請求項８７に記載の半導体メモリ素子。
【請求項８９】
前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする請求項８６〜８８のいずれか１項に記載の半導体メモリ素子。
【請求項９０】
前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする請求項８６〜８８のいずれか１項に記載の半導体メモリ素子。
【請求項９１】
前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする請求項８６〜８８のいずれか１項に記載の半導体メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体設計技術に関し、特に、ノイズによる影響を排除した状態で温度を測定することができる半導体メモリ素子に関する。
【背景技術】
【０００２】
一般的な半導体メモリ素子は、データを格納するためのセルであって、スイッチの役割を果たすトランジスタと、電荷（データ）を格納するキャパシタとを備える。データの保管は、キャパシタに電荷が蓄積された形になっているため、原理的には電力消費がない。しかし、ＭＯＳトランジスタのＰＮ結合などによる漏れ電流があり、格納された初期の電荷量が消滅するため、データが消失し得る。これを防止するために、データを失う前にメモリセル内のデータを読み出し、その読み出した情報に合せて更に初期の正常な電荷量に再充電しなければならない。
【０００３】
この動作を周期的に繰り返してこそデータの記憶が維持される。このようなセル電荷の再充電過程をリフレッシュ動作と呼び、リフレッシュ制御は、一般的にＤＲＡＭ制御機で行われる。このようなリフレッシュ動作の必要に応じて、ＤＲＡＭではリフレッシュ電力が消費される。より低電力が要求されるバッテリー稼動システム（ｂａｔｔｅｒｙ  ｏｐｅｒａｔｅｄ  ｓｙｓｔｅｍ）において、電力消費を低減することは極めて重要、かつ、重大な問題である。
【０００４】
リフレッシュに必要な電力消費を低減する試みのうちの１つが、リフレッシュ周期を温度に応じて変化させることである。ＤＲＡＭにおけるデータ保有時間は、温度が低くなるほど長くなる。したがって、温度領域をいくつかの領域に分割し、低い温度領域でリフレッシュクロックの周波数を相対的に下げれば、電力消費は減るに違いない。したがって、ＤＲＡＭ内部の温度を正確に感知し、その感知した温度の情報を出力できる装置が必要となる。
【０００５】
また、半導体メモリ素子は、その集積レベル及び動作速度の増加に伴い、半導体メモリ素子自体から熱を多く発生する。こうして発生した熱は、半導体メモリ素子の内部温度を上昇させて正常な動作を妨げ、ともすれば、半導体メモリ素子の不良を招いたり、半導体メモリ装置そのものが破損する原因として作用する。したがって、半導体メモリ素子の温度を正確に感知し、その感知した温度の情報を出力できる装置が必要となる。
【０００６】
図１は、従来の技術に係る半導体メモリ素子内の温度感知装置のブロック構成図である。
【０００７】
同図に示すように、従来の技術に係る温度感知装置は、駆動信号ＯＤＴＳ＿ＥＮに応答して温度を感知する温度感知部１０と、当該温度感知部１０のアナログ出力値をデジタルレベルに変換するＡＤＣ２０（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）と、当該ＡＤＣ２０のデジタル温度値を格納するレジスタ３０とを備える。
【０００８】
次に、従来の技術に係る温度感知装置の駆動を説明する。
【０００９】
まず、駆動信号ＯＤＴＳ＿ＥＮがアクティブになると、温度感知部１０がこれに応答して現在の温度を感知し、アナログ温度値として出力する。
【００１０】
続いて、ＡＤＣ２０は、アナログ温度値をデジタルレベルに変換する。
【００１１】
そして、レジスタ３０は、ＡＤＣ２０の出力値を格納して温度値ＴＭＰ＿ＶＬとして出力する。
【００１２】
一方、前述したような温度感知装置の駆動は、現在の温度を反映できないため、データの信頼性を下げたり、過度なパワー消費を誘発する。なぜならば、温度感知装置の駆動は、半導体メモリ素子内の他の駆動と同時に行われることがあり、素子内の駆動を介したノイズによって温度値に誤差が発生するためである。
【００１３】
これに関して具体的に説明すると、素子内の動作の実行に伴う電圧及び電流の消費のため、電圧降下、リンギング（ｒｉｎｇｉｎｇ）現象、又はオシレーションのような、不安定な電圧が発生する。そして、不安定なレベルの電圧又は電流は、感知した温度値をデジタルレベルに変換するとき、変動した分、温度値に誤差が反映される。
【００１４】
素子の温度値として周期が決まるリフレッシュの場合を説明すると、誤差を有する温度値のため、適切な周期でリフレッシュの実行ができなくなる。このように、不適切なリフレッシュのため、素子がデータを失う恐れがあり、データの信頼性を下げる。また、過度なリフレッシュにより、不要なパワー消費を誘発する。
【特許文献１】特開２００４−７９１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、ノイズのない状態で温度を測定できる半導体メモリ素子を提供することにある。
【００１６】
また、他の目的は、誤差のない温度値を受信して安定したリフレッシュを行うリフレッシュ駆動部を備える半導体メモリ素子を提供することにある。
【課題を解決するための手段】
【００１７】
そこで、上記の目的を達成するための本発明による半導体メモリ素子は、制御信号に応答して現在の温度を感知する温度感知手段を備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする。
【００１８】
上記の目的を達成するための本発明による半導体メモリ素子の駆動方法は、 制御信号に応答して現在の温度を感知するステップと、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入るステップとを含むことを特徴とする。
【００１９】
また、上記の目的を達成するための本発明による半導体メモリ素子は、制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、前記内部制御信号に応答して前記非アクティブモードの間に現在の温度を感知する温度感知手段とを備え、前記内部制御信号のアクティブから一定期間、実質的なパワー消費がないモードに入ることを特徴とする。
【００２０】
なお、上記の目的を達成するための本発明による半導体メモリ素子の駆動方法は、制御信号が一定回数分印加されたかをカウントするステップと、前記制御信号が前記一定回数分印加されたとき、現在の温度を感知するステップと、該現在の温度を感知するステップの一定期間に実質的なパワー消費がないモードに入るステップとを含むことを特徴とする。
【００２１】
本発明においては、上記のような特徴を有する半導体メモリ素子および半導体メモリ素子の駆動方法を提供する。具体的には以下の通りである。
【００２２】
第一の発明は、制御信号に応答して現在の温度を感知する温度感知手段を備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００２３】
第二の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第一の発明に記載の半導体メモリ素子である。
【００２４】
第三の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第一の発明に記載の半導体メモリ素子である。
【００２５】
第四の発明は、前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第一の発明に記載の半導体メモリ素子である。
【００２６】
第五の発明は、前記温度感知手段が、前記制御信号に応答して現在の温度を感知する感知部と、該感知部のアナログ出力値をデジタルレベルに変換するアナログ・デジタル変換部と、該アナログ・デジタル変換部の出力値を格納し、温度値として出力するレジスタとを備えることを特徴とする第一の発明から第四の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００２７】
第六の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード部を更に備えることを特徴とする第五の発明に記載の半導体メモリ素子である。
【００２８】
第七の発明は、制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、前記駆動信号に応答して現在の温度を感知する温度感知部と、クロック単位で前記温度感知部のアナログ出力値をトラッキングしてデジタルレベルに変換するトラッキングアナログデジタル変換部と、該トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタとを備える温度感知手段を備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００２９】
第八の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第七の発明に記載の半導体メモリ素子である。
【００３０】
第九の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第七の発明に記載の半導体メモリ素子である。
【００３１】
第十の発明は、前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第七の発明に記載の半導体メモリ素子である。
【００３２】
第十一の発明は、前記駆動制御部が、前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、前記制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部とを備えることを特徴とする第七の発明から第十の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００３３】
第十二の発明は、前記ノイズフリー期間報知部が、カウンタ又はリングオシレータを備えることを特徴とする第十一の発明に記載の半導体メモリ素子である。
【００３４】
第十三の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする第十二の発明に記載の半導体メモリ素子である。
【００３５】
第十四の発明は、制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、前記駆動信号に応答して現在の温度を感知する温度感知部と、前記駆動信号及びサンプルクロックに応答して前記温度感知部のアナログ出力値をデジタルレベルに変換するトラッキングアナログデジタル変換部と、該トラッキングアナログデジタル変換部のレベル信号に応答してクロックをサンプルクロックに供給するトラッキング制御部と、前記トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタとを備える温度感知手段を備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００３６】
第十五の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第十四の発明に記載の半導体メモリ素子である。
【００３７】
第十六の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第十四の発明に記載の半導体メモリ素子である。
【００３８】
第十七の発明は、前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第十四の発明に記載の半導体メモリ素子である。
【００３９】
第十八の発明は、前記駆動制御部が、前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、前記制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部とを備えることを特徴とする第十四の発明から第十七の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００４０】
第十九の発明は、前記トラッキング制御部が、前記レベル信号を受信してレベルの変化を感知するレベル変化感知部と、該レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して、前記クロックを前記サンプルクロックに供給して出力するクロック供給部とを備えることを特徴とする第十八の発明に記載の半導体メモリ素子である。
【００４１】
第二十の発明は、前記クロック供給部が、前記レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して分周駆動信号を出力する分周制御部と、前記分周駆動信号のアクティブの際、前記クロックを分周して前記サンプルクロックとして出力する分周部とを備えることを特徴とする第十九の発明に記載の半導体メモリ素子である。
【００４２】
第二十一の発明は、前記レベル変化感知部が、遅延サンプルクロックに同期して前記レベル信号を受信する第１のフリップフロップと、該第１のフリップフロップの出力及び前記レベル信号を入力として有する排他的論理和ゲートと、前記遅延サンプルクロックに同期して排他的論理和ゲートの出力信号を受信し、レベル変化信号として出力する第２のフリップフロップとを備えることを特徴とする第二十の発明に記載の半導体メモリ素子である。
【００４３】
第二十二の発明は、前記分周制御部が、前記レベル変化信号及びノイズフリー期間信号を入力として有するＮＯＲゲートと、該ＮＯＲゲートの出力信号を反転させて、前記分周駆動信号として出力するインバータとを備えることを特徴とする第二十一の発明に記載の半導体メモリ素子である。
【００４４】
第二十三の発明は、前記トラッキングアナログデジタル変換部が有する遅延量の分、前記サンプルクロックを遅延させて前記遅延サンプルクロックとして出力する遅延素子を更に備えることを特徴とする第二十二の発明に記載の半導体メモリ素子である。
【００４５】
第二十四の発明は、前記駆動信号生成部が、タイマーを備えることを特徴とする第二十三の発明に記載の半導体メモリ素子である。
【００４６】
第二十五の発明は、前記ノイズフリー期間報知部が、カウンタを備えることを特徴とする第二十四の発明に記載の半導体メモリ素子である。
【００４７】
第二十六の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする第二十五の発明に記載の半導体メモリ素子である。
【００４８】
第二十七の発明は、制御信号に応答して現在の温度を感知するステップと、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入るステップとを含むことを特徴とする半導体メモリ素子の駆動方法である。
【００４９】
第二十七の発明は、制御信号に応答して現在の温度を感知する温度感知ステップと、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入るステップとを含むことを特徴とする半導体メモリ素子の駆動方法であっても良い。
【００５０】
第二十八の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第二十七の発明に記載の半導体メモリ素子の駆動方法である。
【００５１】
第二十九の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第二十七の発明に記載の半導体メモリ素子の駆動方法である。
【００５２】
第三十の発明は、前記実質的なパワー消費がないモードの間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第二十七の発明に記載の半導体メモリ素子の駆動方法である。
【００５３】
第三十一の発明は、前記温度感知ステップが、前記現在の温度をアナログ形のレベルで感知するステップと、該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するステップとを含むことを特徴とする第二十七の発明から第三十の発明のいずれか一の発明に記載の半導体メモリ素子の駆動方法である。
【００５４】
第三十一の発明は、前記温度感知ステップが、前記現在の温度をアナログ形のレベルで感知するステップと、該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するデジタル変換ステップとを含むことを特徴とする第二十七の発明から第三十の発明のいずれか一の発明に記載の半導体メモリ素子の駆動方法であっても良い。
【００５５】
第三十二の発明は、前記デジタル変換ステップが、前記アナログレベルで感知した値と前記デジタル形の温度値との差を判別するステップと、該判別ステップで差が発生したとき、又は前記第１の期間にのみ、前記トラッキング過程を行うステップとを含むことを特徴とする第三十一の発明に記載の半導体メモリ素子の駆動方法である。
【００５６】
第三十三の発明は、制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、前記内部制御信号に応答して非アクティブモードの間に現在の温度を感知する温度感知手段とを備え、前記内部制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００５７】
第三十四の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第三十三の発明に記載の半導体メモリ素子である。
【００５８】
第三十五の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第三十三の発明に記載の半導体メモリ素子である。
【００５９】
第三十六の発明は、前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第三十三の発明に記載の半導体メモリ素子である。
【００６０】
第三十七の発明は、前記一定回数を設定するモードレジスタを更に備えることを特徴とする第三十三の発明から第三十六の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００６１】
第三十八の発明は、前記カウント手段が、前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部とを備えることを特徴とする第三十七の発明に記載の半導体メモリ素子である。
【００６２】
第三十九の発明は、前記温度感知装置が、前記内部制御信号に応答して現在の温度を感知する温度感知部と、該温度感知部のアナログ出力値をデジタルレベルに変換するアナログ・デジタル変換部と、該アナログ・デジタル変換部の出力値を格納し、温度値として出力するレジスタとを備えることを特徴とする第三十八の発明に記載の半導体メモリ素子である。
【００６３】
第三十九の発明は、前記温度感知手段が、前記内部制御信号に応答して現在の温度を感知する温度感知部と、該温度感知部のアナログ出力値をデジタルレベルに変換するアナログ・デジタル変換部と、該アナログ・デジタル変換部の出力値を格納し、温度値として出力するレジスタとを備えることを特徴とする第三十八の発明に記載の半導体メモリ素子であっても良い。
【００６４】
第四十の発明は、前記比較部が、前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、該第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータとを備えることを特徴とする第三十九の発明に記載の半導体メモリ素子である。
【００６５】
第四十一の発明は、前記内部制御信号生成部が、前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知し、前記内部制御信号として出力する信号生成部とを備えることを特徴とする第四十の発明に記載の半導体メモリ素子である。
【００６６】
第四十二の発明は、前記信号生成部が、前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部とを備えることを特徴とする第四十一の発明に記載の半導体メモリ素子である。
【００６７】
第四十三の発明は、前記第１のエッジ感知部及び第２のエッジ感知部が、入力信号を遅延及び反転させて出力するインバータチェーンと、該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートとを備えることを特徴とする第四十二の発明に記載の半導体メモリ素子である。
【００６８】
第四十四の発明は、前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする第四十三の発明に記載の半導体メモリ素子である。
【００６９】
第四十五の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする第四十四の発明に記載の半導体メモリ素子である。
【００７０】
第四十六の発明は、制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、前記内部制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、前記駆動信号に応答して現在の温度を感知する温度感知部と、クロック単位で前記温度感知部のアナログ出力値をトラッキングしてデジタルレベルに変換するトラッキングアナログデジタル変換部と、該トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタとを備える温度感知手段を備え、前記内部制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００７１】
第四十七の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第四十六の発明に記載の半導体メモリ素子である。
【００７２】
第四十八の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第四十六の発明に記載の半導体メモリ素子である。
【００７３】
第四十九の発明は、前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第四十六の発明に記載の半導体メモリ素子である。
【００７４】
第五十の発明は、前記一定回数を設定するモードレジスタを更に備えることを特徴とする第四十六の発明から第四十九の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００７５】
第五十一の発明は、前記駆動制御部が、前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、前記内部制御信号のアクティブ状態から所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部とを備えることを特徴とする第五十の発明に記載の半導体メモリ素子である。
【００７６】
第五十二の発明は、前記カウント手段が、前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部とを備えることを特徴とする第五十一の発明に記載の半導体メモリ素子である。
【００７７】
第五十三の発明は、前記ノイズフリー期間報知部が、カウンタ又はリングオシレ−タを備えることを特徴とする第五十二の発明に記載の半導体メモリ素子である。
【００７８】
第五十四の発明は、前記比較部が、前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、該第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータとを備えることを特徴とする第五十三の発明に記載の半導体メモリ素子である。
【００７９】
第五十五の発明は、前記内部制御信号生成部が、前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知し、前記内部制御信号として出力する信号生成部とを備えることを特徴とする第五十四の発明に記載の半導体メモリ素子である。
【００８０】
第五十六の発明は、前記信号生成部が、前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部とを備えることを特徴とする第五十五の発明に記載の半導体メモリ素子である。
【００８１】
第五十七の発明は、前記第１のエッジ感知部及び第２のエッジ感知部が、入力信号を遅延及び反転させて出力するインバータチェーンと、該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートとを備えることを特徴とする第五十六の発明に記載の半導体メモリ素子である。
【００８２】
第五十八の発明は、前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする第五十七の発明に記載の半導体メモリ素子である。
【００８３】
第五十九の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする第五十八の発明に記載の半導体メモリ素子である。
【００８４】
第六十の発明は、制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、前記内部制御信号に応答して駆動信号をアクティブにし、新たな制御信号が印加されるまでアクティブ状態を維持する駆動制御部と、前記駆動信号に応答して現在の温度を感知する温度感知部と、前記駆動信号及びサンプルクロックに応答して前記温度感知部のアナログ出力値をデジタルレベルに変換するトラッキングアナログデジタル変換部と、該トラッキングアナログデジタル変換部のレベル信号に応答してクロックをサンプルクロックとして供給するトラッキング制御部と、前記トラッキングアナログデジタル変換部の出力値を格納し、温度値として出力するレジスタとを備える温度感知手段を備え、前記内部制御信号のアクティブから一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【００８５】
第六十一の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第六十の発明に記載の半導体メモリ素子である。
【００８６】
第六十二の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第六十の発明に記載の半導体メモリ素子である。
【００８７】
第六十三の発明は、前記内部制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第六十の発明に記載の半導体メモリ素子である。
【００８８】
第六十四の発明は、前記一定回数を設定するモードレジスタを更に備えることを特徴とする第六十の発明から第六十三の発明のいずれか一の発明に記載の半導体メモリ素子である。
【００８９】
第六十五の発明は、前記駆動制御部が、前記一定期間アクティブになるノイズフリー期間信号を出力するノイズフリー期間報知部と、前記内部制御信号のアクティブから所定時間後に前記駆動信号をアクティブにし、前記ノイズフリー期間信号に応答して前記駆動信号を非アクティブにする駆動信号生成部とを備えることを特徴とする第六十四の発明に記載の半導体メモリ素子である。
【００９０】
第六十六の発明は、前記トラッキング制御部が、前記レベル信号を受信してレベルの変化を感知するレベル変化感知部と、該レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して前記クロックを前記サンプルクロックに供給して出力するクロック供給部とを備えることを特徴とする第六十五の発明に記載の半導体メモリ素子である。
【００９１】
第六十七の発明は、前記クロック供給部が、前記レベル変化感知部の出力信号又は前記ノイズフリー期間信号のアクティブに応答して分周駆動信号を出力する分周制御部と、前記分周駆動信号のアクティブの際、前記クロックを分周して前記サンプルクロックとして出力する分周部とを備えることを特徴とする第六十六の発明に記載の半導体メモリ素子である。
【００９２】
第六十八の発明は、前記レベル変化感知部が、遅延サンプルクロックに同期して前記レベル信号を受信する第１のフリップフロップと、該第１のフリップフロップの出力及び前記レベル信号を入力として有する排他的論理和ゲートと、前記遅延サンプルクロックに同期して排他的論理和ゲートの出力信号を受信し、前記レベル変化信号として出力する第２のフリップフロップとを備えることを特徴とする第六十七の発明に記載の半導体メモリ素子である。
【００９３】
第六十九の発明は、前記分周制御部が、前記レベル変化信号及びノイズフリー期間信号を入力として有するＮＯＲゲートと、該ＮＯＲゲートの出力信号を反転させて前記分周駆動信号として出力するインバータとを備えることを特徴とする第六十八の発明に記載の半導体メモリ素子である。
【００９４】
第七十の発明は、前記カウント手段が、前記モードレジスタに設定された値をデコードして複数の設定信号として出力するＭＲＳデコード部と、前記制御信号の印加回数をカウントして複数のカウント信号として出力するカウンタと、前記複数の設定信号及びカウント信号が等しい値を有したとき、出力信号をアクティブにする比較部と、前記制御信号に応答して前記比較部の出力信号を受信し、前記内部制御信号を生成する内部制御信号生成部とを備えることを特徴とする第六十九の発明に記載の半導体メモリ素子である。
【００９５】
第七十一の発明は、前記比較部が、前記複数の設定信号のうちのいずれか１つと、前記複数のカウント信号のうちのいずれか１つとをそれぞれの入力として有する複数の排他的論理不整合ゲートと、該複数の排他的論理不整合ゲートの出力信号を入力として有する第１のＮＡＮＤゲートと、前記第１のＮＡＮＤゲートの出力信号を反転させて出力する第１のインバータとを備えることを特徴とする第七十の発明に記載の半導体メモリ素子である。
【００９６】
第七十二の発明は、前記内部制御信号生成部が、前記制御信号に応答して前記比較部の出力信号を受信するフリップフロップと、前記比較部出力信号又は前記フリップフロップ出力信号のアクティブ時点を感知して前記内部制御信号として出力する信号生成部とを備えることを特徴とする第七十一の発明に記載の半導体メモリ素子である。
【００９７】
第七十三の発明は、前記信号生成部が、前記比較部出力信号のアクティブを感知する第１のエッジ感知部と、前記フリップフロップ出力信号のアクティブを感知する第２のエッジ感知部と、前記第１のエッジ感知部又は第２のエッジ感知部の出力信号のアクティブの際、これを前記内部制御信号として出力する出力部とを備えることを特徴とする第七十二の発明に記載の半導体メモリ素子である。
【００９８】
第七十四の発明は、前記第１のエッジ感知部及び第２のエッジ感知部が、入力信号を遅延及び反転させて出力するインバータチェーンと、該インバータチェーンの出力信号及び前記入力信号を入力として有し、出力信号として出力する第２のＮＡＮＤゲートとを備えることを特徴とする第七十三の発明に記載の半導体メモリ素子である。
【００９９】
第七十五の発明は、前記出力部が、前記第１のエッジ感知部及び第２のエッジ感知部の出力信号を入力として有し、前記内部制御信号を出力するＮＡＮＤゲートを備えることを特徴とする第七十四の発明に記載の半導体メモリ素子である。
【０１００】
第七十六の発明は、前記トラッキングアナログデジタル変換部が有する遅延量の分、前記サンプルクロックを遅延させて前記遅延サンプルクロックとして出力する遅延素子を更に備えることを特徴とする第七十五の発明に記載の半導体メモリ素子である。
【０１０１】
第七十七の発明は、前記駆動信号生成部が、タイマーを備えることを特徴とする第七十六の発明に記載の半導体メモリ素子である。
【０１０２】
第七十八の発明は、前記ノイズフリー期間報知部が、カウンタを備えることを特徴とする第七十七の発明に記載の半導体メモリ素子である。
【０１０３】
第七十九の発明は、複数の外部コマンドをデコードして前記制御信号を出力するデコード手段を更に備えることを特徴とする第七十八の発明に記載の半導体メモリ素子である。
【０１０４】
第八十の発明は、制御信号が一定回数分印加されたかをカウントするステップと、前記制御信号が前記一定回数分印加されたとき、現在の温度を感知するステップと、該現在の温度を感知するステップの一定期間、実質的なパワー消費がないモードに入るステップとを含むことを特徴とする半導体メモリ素子の駆動方法である。
【０１０５】
第八十の発明は、制御信号が一定回数分印加されたかをカウントするステップと、前記制御信号が前記一定回数分印加されたとき、現在の温度を感知する温度感知ステップと、該現在の温度を感知するステップの一定期間、実質的なパワー消費がないモードに入るステップとを含むことを特徴とする半導体メモリ素子の駆動方法であっても良い。
【０１０６】
第八十一の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第八十の発明に記載の半導体メモリ素子の駆動方法である。
【０１０７】
第八十二の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第八十の発明に記載の半導体メモリ素子の駆動方法である。
【０１０８】
第八十三の発明は、前記実質的なパワー消費がないモードの間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第八十の発明に記載の半導体メモリ素子の駆動方法である。
【０１０９】
第八十四の発明は、前記温度感知ステップが、前記現在の温度をアナログ形のレベルで感知するステップと、該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するステップとを含むことを特徴とする第八十の発明から第八十三の発明のいずれか一の発明に記載の半導体メモリ素子の駆動方法である。
【０１１０】
第八十四の発明は、前記温度感知ステップが、前記現在の温度をアナログ形のレベルで感知するステップと、該アナログレベルで感知した値をトラッキング過程を経てデジタル形の温度値として出力するデジタル変換ステップとを含むことを特徴とする第八十の発明から第八十三の発明のいずれか一の発明に記載の半導体メモリ素子の駆動方法であっても良い。
【０１１１】
第八十五の発明は、前記デジタル変換ステップが、前記アナログレベルで感知した値と前記デジタル形の温度値との差を判別するステップと、該判別ステップで差が発生したとき、又は前記非アクティブモードの間のみ、前記トラッキング過程を行うステップとを含むことを特徴とする第八十四の発明に記載の半導体メモリ素子の駆動方法である。
【０１１２】
第八十六の発明は、制御信号に応答して現在の温度を感知する温度感知手段と、該温度感知手段の出力値に応答した周期でリフレッシュを行うリフレッシュ手段とを備え、前記制御信号のアクティブ状態から一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【０１１３】
第八十七の発明は、制御信号をカウントして一定回数分印加されたとき、内部制御信号を出力するカウント手段と、前記内部制御信号に応答して現在の温度を感知する温度感知手段と、該温度感知手段の出力値に応答した周期でリフレッシュを行うリフレッシュ手段とを備え、前記内部制御信号のアクティブから一定期間、実質的なパワー消費がないモードに入ることを特徴とする半導体メモリ素子である。
【０１１４】
第八十八の発明は、前記一定回数を設定するモードレジスタを更に備えることを特徴とする第八十七の発明に記載の半導体メモリ素子である。
【０１１５】
第八十九の発明は、前記実質的なパワー消費がないモードが、アイドル状態又はパワーダウンモードであることを特徴とする第八十六の発明から第八十八の発明のいずれか一の発明に記載の半導体メモリ素子である。
【０１１６】
第九十の発明は、前記実質的なパワー消費がないモードが、メモリコアのアクセスがないモードであることを特徴とする第八十六の発明から第八十八の発明のいずれか一の発明に記載の半導体メモリ素子である。
【０１１７】
第九十一の発明は、前記制御信号が、一定期間、ＯＤＴドライバー又はＯＣＤドライバーのインピーダンスマッチングのための駆動を行わせることを特徴とする第八十六の発明から第八十八の発明のいずれか一の発明に記載の半導体メモリ素子である。
【発明を実施するための最良の形態】
【０１１８】
以下、添付された図面を参照して本発明の好ましい実施形態を更に詳細に説明する。
（第１の実施例）
【０１１９】
図２は、本発明の第１の実施例に係る半導体メモリ素子のブロック構成図である。
【０１２０】
同図に示すように、本発明に係る半導体メモリ素子は、複数の外部コマンドＣＫＥ、ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥをデコードして制御信号ＺＱＣを生成するデコード部１００と、制御信号ＺＱＣに応答して現在の温度を感知する温度感知装置３００とを備える。合わせて、温度感知装置３００の駆動期間のうち、一部の期間又は全体の期間において、メモリはチップセットより制御されてメモリコアのアクセスを必要とするアクティブモードでない、メモリコアのアクセスを必要としないパワーダウンモード又はアイドル状態が保障される。一方、これとは異なり、温度感知装置３００の駆動期間のうち、一部の期間又は全体の期間においてパワーダウンモードを許容しないこともある。
【０１２１】
より具体的に説明すると、通常、メモリは、読み出しモード、書き込みモード、リフレッシュモード、又はプリチャージモードのように、メモリ内のコアに対するアクセスを行うアクティブモードと、コアに対するアクセスがないパワーダウンモード、及びアイドル状態を有するようになる。ここで、本発明のメモリは、温度感知装置の駆動期間のうち、一部の期間又は全体の期間において、アクティブモードでないパワーダウンモード、若しくはアイドル状態が保障され得るか、又は、アクティブモード又はパワーダウンモードでないアイドル状態のみが保障されることもできる。
【０１２２】
温度感知装置３００は、制御信号ＺＱＣに応答して現在の温度を感知する温度感知部３１２と、当該温度感知部３１２のアナログ出力値をデジタルレベルに変換するＡＤＣ３１４と、当該ＡＤＣ３１４の出力値を格納するレジスタ３１６とを備える。
【０１２３】
一方、本実施例の制御信号として、ＺＱＣ（Ｚｅｒｏ  Ｑｕａｌｉｔｙ  Ｃｏｎｔｒｏｌ）を使用しているが、ＺＱＣ信号は、ＤＤＲ３  ＳＤＲＡＭのＪＥＤＥＣスペックに新たに導入されたスペックによるものであって、ＺＱＣ信号が一定周期で印加されるメモリは、パワー消費がほとんど発生しないＯＤＴ（Ｏｎ  Ｄｉｅ  Ｔｅｒｍｉｎａｔｉｏｎ）又はＯＣＤ（Ｏｆｆ  Ｃｈｉｐ  Ｄｒｉｖｅｒ）のインピーダンスマッチングのための駆動が行われるようにするためのものである。
【０１２４】
本実施例とは異なり、制御信号は、ＺＱＣだけでなく、他のいかなる制御信号も使用することができる。重要なことは、温度感知装置が駆動されるとき、少なくとも一部の期間において、メモリはチップセットにより制御され、パワー消費が実質的にほとんどないアイドル状態又はパワーダウンモードを維持するということであり、これにより、温度感知装置は、メモリのパワー消費がほとんどない状態を含む期間において駆動し、従来よりも安定した温度感知を行うことができるようにするということである。
【０１２５】
次に、本発明に係る半導体メモリ素子の動作を簡単に説明する。
【０１２６】
まず、デコード部１００は、複数の外部コマンドＣＫＥ、ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥをデコードして制御信号ＺＱＣをアクティブにする。
【０１２７】
続いて、温度感知部３１２は、制御信号ＺＱＣのアクティブ期間中に現在の温度を感知し、ＡＤＣ３１４は、温度感知部３１２のアナログ出力値をデジタルレベルに変換して出力する。レジスタ３１６は、ＡＤＣ３１４の出力値を温度値ＴＭＰ＿ＶＬとして格納して出力する。
【０１２８】
前述した本発明に係る半導体メモリ素子は、温度感知装置３００の駆動の際、一定期間、半導体メモリ素子がアイドル状態又はパワーダウンモードを維持できるようにすることによって（又は、アイドル状態のみを維持できるようにすることによって）、温度感知装置３００は、ノイズのない状況下において駆動されて測定された温度値が、エラーを発生しないように保障する。
【０１２９】
次に、トラッキングＡＤＣを備えて温度感知装置を実現する場合によるブロックを、図面を参照して具体的に説明する。
【０１３０】
図３は、トラッキングＡＤＣを備える温度感知装置３００Ａのブロック構成図である。
【０１３１】
同図に示すように、温度感知装置３００Ａは、制御信号ＺＱＣに応答して駆動信号ＯＤＴＳ＿ＥＮをアクティブにし、新たな制御信号ＺＱＣが印加されるまでアクティブ状態を維持する駆動制御部３２０と、駆動信号ＯＤＴＳ＿ＥＮに応答して現在の温度を感知する温度感知部３３０と、駆動信号ＯＤＴＳ＿ＥＮのアクティブの際、クロックＣＬＫ単位で温度感知部３３０のアナログ出力値をトラッキングしてデジタルレベルに変換するトラッキングＡＤＣ３４０と、当該トラッキングＡＤＣ３４０の出力値を格納して温度値ＴＭＰ＿ＶＬとして出力するレジスタ３５０とを備える。
【０１３２】
ここで、駆動制御部３２０は、制御信号ＺＱＣを受信して非アクティブ期間を報知するノイズフリー期間信号を出力するノイズフリー期間報知部３２２と、制御信号ＺＱＣのアクティブ状態から一定期間後に駆動信号ＯＤＴＳ＿ＥＮをアクティブにし、ノイズフリー期間信号に応答して駆動信号ＯＤＴＳ＿ＥＮを非アクティブにする駆動信号生成部３２４とを備える。
【０１３３】
このとき、制御信号ＺＱＣのアクティブにより駆動信号ＯＤＴＳ＿ＥＮがアクティブになるまでに要する時間は、同じ制御信号ＺＱＣにより生成されたノイズフリー期間信号が非アクティブになる時点に比べて遅い。したがって、制御信号ＺＱＣが印加された一定期間後に駆動信号ＯＤＴＳ＿ＥＮがアクティブになり、新たな制御信号ＺＱＣによるノイズフリー期間信号が非アクティブになるとき、駆動信号ＯＤＴＳ＿ＥＮもまた非アクティブになる。
【０１３４】
参考に、ノイズフリー期間報知部３２２は、カウンタ又はリングオシレ−タを備え、制御信号ＺＱＣのアクティブ期間を一定期間維持させて出力する。
【０１３５】
図３に示す温度感知装置の駆動を簡単に説明する。
【０１３６】
まず、駆動信号生成部３２４は、制御信号ＺＱＣのアクティブ状態から一定期間後に駆動信号ＯＤＴＳ＿ＥＮをアクティブにする。
【０１３７】
続いて、温度感知部３３０及びトラッキングＡＤＣ３４０は、駆動信号ＯＤＴＳ＿ＥＮのアクティブの間、現在の温度を感知し、これをデジタルレベルで出力する。レジスタ３５０は、トラッキングＡＤＣ３４０の出力を格納して温度値ＴＭＰ＿ＶＬとして出力する。
【０１３８】
また、２回目に、新たな制御信号ＺＱＣが印加されると、ノイズフリー期間報知部３２２が制御信号ＺＱＣのアクティブ状態から一定期間アクティブ状態を維持するノイズフリー期間信号を出力する。
【０１３９】
一方、ノイズフリー期間信号のアクティブ期間において、半導体メモリ素子は、アイドル状態又はパワーダウンモードを維持するように（又はアイドル状態のみを維持するように）、チップセットにより制御される。
【０１４０】
次いで、駆動信号生成部３２４が、ノイズフリー期間信号の非アクティブに応答して駆動信号ＯＤＴＳ＿ＥＮを非アクティブにする。
【０１４１】
したがって、温度感知部３３０及びトラッキングＡＤＣ３４０は、駆動を終了する。
【０１４２】
一定期間後、駆動信号生成部３２４は、２回目に印加された制御信号ＺＱＣによる駆動信号ＯＤＴＳ＿ＥＮをアクティブにして、前述したような駆動を繰り返し行う。
【０１４３】
参考に、トラッキングＡＤＣ３４０は、駆動信号ＯＤＴＳ＿ＥＮを受信しないことがあるが、このような場合、トラッキングＡＤＣ３４０は、クロックＣＬＫ単位で温度感知部３３０の出力値をトラッキングし続けてデジタル値に変換する。
【０１４４】
以上で説明したように、図３に示された半導体メモリ素子は、制御信号のアクティブ状態から一定期間、アイドル状態又はパワーダウンモード（又はアイドル状態のみ）に入った状態でトラッキングＡＤＣを備える温度感知装置が駆動されて正確な温度値を出力する。
【０１４５】
次に、温度感知部により感知された温度値が変化するか否かによってトラッキングＡＤＣの駆動を制御するＡＤＣ駆動制御部を更に備える温度感知装置を、図面を参照して説明する。
【０１４６】
図４は、感知した温度値の変化に応じてトラッキングＡＤＣを駆動させる温度感知装置のブロック構成図である。
【０１４７】
同図に示すように、温度感知装置は、制御信号ＺＱＣを受信して非アクティブ期間を報知するノイズフリー期間信号ＣＮＴ＿ＥＮを出力するノイズフリー期間報知部３６２と、制御信号ＺＱＣのアクティブ状態から一定期間後に駆動信号ＯＤＴＳ＿ＥＮをアクティブにし、ノイズフリー期間信号ＣＮＴ＿ＥＮに応答して駆動信号ＯＤＴＳ＿ＥＮを非アクティブにする駆動信号生成部３６４を備える駆動制御部３６０と、駆動信号ＯＤＴＳ＿ＥＮに応答して現在の温度を感知する温度感知部３７０と、駆動信号ＯＤＴＳ＿ＥＮ及びサンプルクロックＳＭ＿ＣＬＫに応答して温度感知部３７０のアナログ出力値をデジタルレベルに変換するトラッキングＡＤＣ３８０と、当該トラッキングＡＤＣ３８０のレベル信号ＵＰ、及びノイズフリー期間信号ＣＮＴ＿ＥＮに応答してクロックＣＬＫをサンプルクロックＳＭ＿ＣＬＫとして供給するトラッキング制御部３８５と、トラッキングＡＤＣ３８０の出力値を格納して温度値ＴＭＰ＿ＶＬとして出力するレジスタ３９０とを備える。
【０１４８】
そして、トラッキング制御部３８５は、レベル信号ＵＰを受信してレベルの変化を感知し、レベル変化信号として出力するレベル変化感知部３８６と、レベル変化信号又はノイズフリー期間信号ＣＮＴ＿ＥＮのアクティブに応答して分周駆動信号ＳＣＬＫ＿ＥＮを出力する分周制御部３８７と、分周駆動信号ＳＣＬＫ＿ＥＮのアクティブの際、クロックＣＬＫを分周してサンプルクロックＳＭ＿ＣＬＫとして出力する分周部３８８とを備える。
【０１４９】
一方、トラッキング制御部３８５は、分周部３８８を備えることなく、分周駆動信号ＳＣＬＫ＿ＥＮを介してクロックＣＬＫの供給を制御してトラッキングＡＤＣ３８０に印加することができる。
【０１５０】
また、レベル変化感知部３８６は、遅延サンプルクロックＳＭ＿ＣＬＫＤに同期してレベル信号ＵＰを受信するフリップフロップ３８６Ａと、当該フリップフロップ３８６Ａの出力及びレベル信号ＵＰを入力として有する排他的論理和ゲートＸＯＲ１と、遅延サンプルクロックＳＭ＿ＣＬＫＤに同期して排他的論理和ゲートＸＯＲ１の出力信号を受信し、レベル変化信号に出力するフリップフロップ３８６Ｂとを備える。このとき、遅延サンプルクロックＳＭ＿ＣＬＫＤは、トラッキングＡＤＣ３８０内のブロックによる遅延の分、サンプルクロックＳＭ＿ＣＬＫを遅延させた信号である。
【０１５１】
分周制御部３８７は、レベル変化信号及びノイズフリー期間信号ＣＮＴ＿ＥＮの出力信号を入力として有するＮＯＲゲートＮＯＲ１と、当該ＮＯＲゲートＮＯＲ１の出力信号を反転させて分周駆動信号ＳＣＬＫ＿ＥＮとして出力するインバータ１１とを備える。
【０１５２】
参考に、駆動制御部３６０、温度感知部３７０、トラッキングＡＤＣ３８０、及び分周部３８８は、リセット信号ＲＳＴにより初期化される。ここで、リセット信号ＲＳＴは、素子の初期駆動の際に印加される信号である。また、駆動信号生成部３６４はタイマーを備え、ノイズフリー期間報知部３６２はカウンタを備える。
【０１５３】
図５は、図４に示す温度感知装置の動作タイミングチャートであって、これを参照して図４に示す温度感知装置の駆動を説明する。
【０１５４】
まず、素子の初期駆動の際に印加されるリセット信号ＲＳＴにより、温度感知装置内の全てのブロックが初期化される。
【０１５５】
続いて、制御信号ＺＱＣが印加されると、駆動信号生成部３６４であるタイマーが一定期間後に駆動信号ＯＤＴＳ＿ＥＮをアクティブにする。
【０１５６】
次に、温度感知部３７０が駆動信号ＯＤＴＳ＿ＥＮのアクティブに応答して現在の温度を感知する。
【０１５７】
また、トラッキングＡＤＣ３８０は、駆動信号ＯＤＴＳ＿ＥＮがアクティブとなっている間、サンプルクロックＳＭ＿ＣＬＫ単位で温度感知部３７０の出力値をトラッキングしてデジタル値に変換する。このとき、サンプルクロックＳＭ＿ＣＬＫの１クロック単位でトラッキングＡＤＣ３８０内のブロックがループのように全体的に１回駆動されるため、１回のループ駆動を介して１℃を単位として温度感知部３７０の出力値をトラッキングする。したがって、現在の温度が５０℃であり、レジスタ３９０に格納された温度が３０℃のとき、合計２０回のループを繰り返してレジスタ３９０に現在の温度である５０℃を格納する。
【０１５８】
ところが、レジスタ３９０には、現在の温度である５０℃より高い５５℃又は５６℃が温度値ＴＭＰ＿ＶＬとして格納される。なぜならば、ノイズフリー期間信号ＣＮＴ＿ＥＮが非アクティブとなった状態では、素子内の他のブロックのパワー消費によるノイズが発生するが、温度感知部３７０及びトラッキングＡＤＣ３８０がこのようなノイズにより影響を受けて温度を測定するためである。
【０１５９】
一方、前述したようなトラッキング過程を介して温度感知部３７０の温度がレジスタ３９０に反映されると、レベル信号ＵＰが非アクティブとなる。
【０１６０】
したがって、レベル変化感知部３８６及び分周制御部３８７が分周駆動信号ＳＣＬＫ＿ＥＮを非アクティブにし、分周部３８８によるサンプルクロックＳＭ＿ＣＬＫが供給されないようにする。トラッキングＡＤＣ３８０は、サンプルクロックが印加されないため、駆動を終了する。
【０１６１】
その後、新たな制御信号ＺＱＣが印加される。
【０１６２】
続いて、ノイズフリー期間報知部３６２が制御信号ＺＱＣのアクティブから一定期間アクティブになるノイズフリー-期間信号ＣＮＴ＿ＥＮをアクティブにする。
【０１６３】
次に、分周制御部３８７がノイズフリー期間信号ＣＮＴ＿ＥＮのアクティブに応答して分周駆動信号ＳＣＬＫ＿ＥＮをアクティブにし、分周部３８８は、分周駆動信号ＳＣＬＫ＿ＥＮがアクティブとなっている間、クロックＣＬＫを分周してサンプルクロックＳＭ＿ＣＬＫとして出力する。
【０１６４】
一方、ノイズフリー期間信号のアクティブ状態から一定期間、チップセットの制御により半導体メモリ素子はパワーダウンモード又はアイドル状態（又はアイドル状態のみ）を維持する。したがって、温度感知部３７０及びトラッキングＡＤＣ３８０は、パワー消費によるノイズの発生しなかった状態で現在の温度である５０℃を感知し、レジスタ３９０に温度値ＴＭＰ＿ＶＬを格納する。
【０１６５】
次いで、駆動信号生成部３６４は、ノイズフリー期間信号ＣＮＴ＿ＥＮの非アクティブに応答して駆動信号ＯＤＴＳ＿ＥＮを非アクティブにする。
【０１６６】
したがって、温度感知部３７０及びトラッキングＡＤＣ３８０の駆動が終了する。
【０１６７】
一方、図３及び図４に示すトラッキングＡＤＣを備える温度感知装置の駆動は、制御信号ＺＱＣの印加に基づき、概略測定モード及び精密測定モードに分けられる。
【０１６８】
換言すると、駆動信号ＯＤＴＳ＿ＥＮのアクティブ期間中、ノイズフリー期間信号ＣＮＴ＿ＥＮが非アクティブとなった期間は概略測定モードであり、ノイズフリー期間信号ＣＮＴ＿ＥＮがアクティブとなった期間は精密測定モードである。なぜならば、ノイズフリー期間信号ＣＮＴ＿ＥＮが非アクティブとなった期間では、半導体メモリ素子のパワー消費によるノイズが発生した状態で、温度感知部及びトラッキングＡＤＣが駆動されることから、ノイズによるエラーを含む範囲内で現在の温度を感知するためである。そして、ノイズフリー期間信号ＣＮＴ＿ＥＮがアクティブとなった期間では、半導体メモリ素子がパワーダウンモード又はアイドル状態（又はアイドル状態のみ）を維持するため、このとき駆動される温度感知部及びトラッキングＡＤＣは、ノイズが除かれた状態で精密に現在の温度を感知することができる。
【０１６９】
このように、温度感知装置の駆動期間を概略測定モード及び精密測定モードに分ける理由は、半導体メモリ素子がパワーダウンモード又はアイドル状態（又はアイドル状態のみ）を長く維持することが、全体的な駆動側面において不可能なためである。それだけでなく、温度感知装置をターンオンしてパワーが安定化するまでは、所定の時間がかかるためである。すなわち、概略測定モードにより、半導体メモリ素子のパワーダウンモード又はアイドル状態（又はアイドル状態のみ）の期間が長くならないようにする。
【０１７０】
一方、制御信号ＺＱＣを印加する度に温度感知装置３００を駆動すれば、これにより、不要な電流の消費が発生する。特に、一定間隔を有して周期的に制御信号ＺＱＣが印加された場合、温度は、１℃変わるのに数秒から数十秒の時間がかかるという点を考慮すると、制御信号ＺＱＣが印加される度に駆動することは非効率的である。
【０１７１】
したがって、ノイズのない状況で温度を感知し、かつ、パワー消費を最小にする半導体メモリ素子について図面を参照して説明する。
（第２の実施例）
【０１７２】
図６は、第２の実施例に係る半導体メモリ素子のブロック構成図である。
【０１７３】
同図に示すように、第２の実施例に係る半導体メモリ素子は、外部コマンドＣＫＥ、ＣＳ、ＲＡＳ、ＣＡＳ、ＷＥをデコードして制御信号ＺＱＣを生成するデコード部４００と、制御信号ＺＱＣのアクティブ回数をカウントして内部制御信号ＺＱＣ＿ＩＮを出力するカウント部５００と、内部制御信号ＺＱＣ＿ＩＮに応答して現在の温度を感知する温度感知装置７００とを備える。
【０１７４】
ここで、カウント部５００は、一定回数の制御信号ＺＱＣが印加されることをカウントするが、このとき、一定回数は、モードレジスタ８００の設定により調節することができる。
【０１７５】
また、温度感知装置７００は、内部制御信号ＺＱＣ＿ＩＮに応答して温度を感知する温度感知部７２０と、当該温度感知部７２０のアナログ形の出力値をデジタル値に変換するＡＤＣ７４０と、当該ＡＤＣ７４０の出力値を格納して温度値ＴＭＰ＿ＶＡＬとして出力するレジスタ７６０とを備える。
【０１７６】
また、図７は図６に示すカウント部５００の内部回路図である。
【０１７７】
同図に示すように、カウント部５００は、モードレジスタ８００に設定された値をデコードして複数の設定信号Ｔ[０：４]として出力するＭＲＳデコード部５２０と、制御信号ＺＱＣの印加回数をカウントして、カウント信号Ｃ[０：４]として出力するカウンタ５４０と、設定信号Ｔ[０：４]とカウント信号Ｃ[０：４]とが等しい値を有するとき、出力信号をアクティブにする比較部５６０と、制御信号ＺＱＣに応答して比較部５６０の出力信号Ａを受信して、内部制御信号ＺＱＣ＿ＩＮを生成する内部制御信号生成部５８０とを備える。
【０１７８】
そして、比較部５６０は、ＭＲＳデコード部５２０の複数の設定信号Ｔ[０：４]のうちの１つと、カウンタ５４０の複数のカウント信号Ｃ[０：４]のうちの１つとをそれぞれの入力として有する第１の排他的論理不整合ゲートないし第５の排他的論理不整合ゲートＸＮＯＲ１、ＸＮＯＲ２、ＸＮＯＲ３、ＸＮＯＲ４、ＸＮＯＲ５と、当該第１の排他的論理不整合ゲートないし第５の排他的論理不整合ゲートＸＮＯＲ１、ＸＮＯＲ２、ＸＮＯＲ３、ＸＮＯＲ４、ＸＮＯＲ５の出力信号を入力として有するＮＡＮＤゲートＮＤ１と、当該ＮＡＮＤゲートＮＤ１の出力信号を反転させて出力するインバータＩ２とを備える。
【０１７９】
内部制御信号生成部５８０は、制御信号ＺＱＣに応答して比較部５６０の出力信号を受信するフリップフロップ５８２と、比較部５６０の出力信号Ａ又はフリップフロップ５８２の出力信号Ｂのアクティブ時点を感知し、内部制御信号ＺＱＣ＿ＩＮを出力する信号生成部５８４とを備える。
【０１８０】
信号生成部５８４は、比較部５６０の出力信号Ａの立ち上がりエッジを感知する第１の立ち上がりエッジ感知部５８６と、フリップフロップ５８２の出力信号Ｂのアクティブ時点を感知する第２の立ち上がりエッジ感知部５８８と、第１の立ち上がりエッジ感知部及び第２の立ち上がりエッジ感知部５８６、５８８の出力信号のアクティブの際、これを内部制御信号ＺＱＣ＿ＩＮとして出力する出力部ＮＤ３とを備える。
【０１８１】
第１の立ち上がりエッジ感知部及び第２の立ち上がりエッジ感知部５８６、５８８は、入力信号が異なるのみで、同じ回路的実現を有するため、第１の立ち上がりエッジ感知部５８６を例に挙げて説明する。
【０１８２】
第１の立ち上がりエッジ感知部５８６は、比較部５８４の出力信号Ａを遅延及び反転させて出力するインバータチェーン５８６Ａと、当該インバータチェーン５８６Ａの出力信号及び比較部５６０の出力信号を入力として有するＮＡＮＤゲートＮＤ２とを備える。
【０１８３】
出力部ＮＤ３は、第１の立ち上がりエッジ感知部及び第２の立ち上がりエッジ感知部５８６、５８８の出力信号を入力として有し、内部制御信号ＺＱＣ＿ＩＮを出力するＮＡＮＤゲートを備える。
【０１８４】
図６及び図７に示す第２の実施例の半導体メモリ素子は、カウント部５００を更に備え、制御信号ＺＱＣが一定回数以上印加されたときに、温度感知装置７００を駆動させる。このように、制御信号ＺＱＣを印加する度に駆動するものではなく、一定回数以上コマンドの印加後に駆動することから、温度感知装置の頻繁な駆動によるパワー消費を低減することができる。
【０１８５】
また、第２の実施例の半導体メモリ素子では、図３及び図４に示す温度感知装置に、制御信号ＺＱＣの代わりに内部制御信号ＺＱＣ＿ＩＮを印加することにより、パワー消費を低減するための思想を実現できる。このように、駆動のための信号のみの代替により実現されるため、内部回路についての具体的な説明は省略し、図面を参照して駆動を説明する。
【０１８６】
図８は、第２の実施例に係る半導体メモリ素子の動作タイミングチャートである。このとき、温度感知装置は、図５に示すトラッキングＡＤＣの駆動を制御できる温度感知装置と同じ回路的実現を有するので、動作の説明の際、図５で示した図面符号を使用する。
【０１８７】
同図に示すように、モードレジスタ８００に「７」が設定されたものと仮定する。したがって、ＭＲＳデコード部５２０は、拡張モードレスター８００に設定された値をデコードして複数の設定信号Ｔ[０：４]の各ビットを「１１１００」として出力する。
【０１８８】
続いて、カウンタ５４０は、制御信号ＺＱＣが１回アクティブになる度にカウント信号Ｃ[０：４]を増加させる。このように、制御信号ＺＱＣが印加された回数を報知するカウント信号Ｃ[０：４]が設定信号Ｔ[０：４]と等しい値を有するようになると、比較部５６０は出力信号をアクティブにする。
【０１８９】
次に、内部制御信号生成部５８０は、比較部５６０の出力信号のアクティブ時点に同期させてパルス形の内部制御信号ＺＱＣ＿ＩＮをアクティブにする。
【０１９０】
ここで、７番目の制御信号ＺＱＣの印加以前には、内部制御信号ＺＱＣ＿ＩＮがアクティブにならないため、温度感知装置７００の駆動は発生しない。
【０１９１】
次いで、駆動信号生成部３６４が内部制御信号ＺＱＣ＿ＩＮのアクティブに応答して一定期間後に駆動信号ＯＤＴＳ＿ＥＮをアクティブにする。
【０１９２】
次に、温度感知部３７０が駆動信号ＯＤＴＳ＿ＥＮのアクティブに応答して現在の温度を感知する。また、トラッキングＡＤＣ３８０は、駆動信号ＯＤＴＳ＿ＥＮのアクティブ期間中、サンプルクロックＳＭ＿ＣＬＫ単位で温度感知部３７０の出力値をトラッキングしてデジタル値に変換する。このとき、レジスタ３９０の温度値は、ノイズフリー期間信号ＣＮＴ＿ＥＮが非アクティブとなった状態では素子内の他のブロックのパワー消費によるノイズのため、現在の温度である５０℃より高い５５℃又は５６℃になる。
【０１９３】
一方、前述したようなトラッキングの過程を介して温度感知部３７０の温度がレジスタ３９０に反映されると、レベル信号ＵＰが非アクティブになる。
【０１９４】
したがって、レベル変化感知部３８６及び分周制御部３８７が分周駆動信号ＳＣＬＫ＿ＥＮを非アクティブにして、分周部３８８によるサンプルクロックＳＭ＿ＣＬＫが供給されないようにする。トラッキングＡＤＣ３８０は、サンプルクロックが印加されないため、駆動を終了する。
【０１９５】
その後、８番目の制御信号ＺＱＣが印加されると、内部制御信号生成部５８０内のフリップフロップ５８２がこれに応答して比較部５６０の出力信号を格納して出力する。したがって、信号生成部５８４は、フリップフロップ５８２の出力信号のアクティブ時点に同期させて内部制御信号ＺＱＣ＿ＩＮをアクティブにする。
【０１９６】
続いて、ノイズフリー期間報知部３６２が内部制御信号ＺＱＣ＿ＩＮのアクティブ状態から一定期間アクティブになるノイズフリー期間信号ＣＮＴ＿ＥＮをアクティブにする。
【０１９７】
次に、分周制御部３８７がノイズフリー期間信号ＣＮＴ＿ＥＮのアクティブに応答して分周駆動信号ＳＣＬＫ＿ＥＮをアクティブにし、分周部３８８は、分周駆動信号ＳＣＬＫ＿ＥＮのアクティブ状態にある間、クロックＣＬＫを分周してサンプルクロックＳＭ＿ＣＬＫとして出力する。
【０１９８】
一方、ノイズフリー期間信号ＣＮＴ＿ＥＮのアクティブ状態にある間、チップセットの制御により、半導体メモリ素子はパワーダウンモード又はアイドル状態を維持する。したがって、温度感知部３７０及びトラッキングＡＤＣ３８０は、パワー消費によるノイズが除去された状態で現在の温度である５０℃を感知し、レジスタ３９０に温度値ＴＭＰ＿ＶＬを格納する。
【０１９９】
次いで、駆動信号生成部３６４は、ノイズフリー期間信号ＣＮＴ＿ＥＮの非アクティブに応答して駆動信号ＯＤＴＳ＿ＥＮを非アクティブにする。
【０２００】
したがって、温度感知部３７０及びトラッキングＡＤＣ３８０の駆動が終了する。
【０２０１】
参考に、内部制御信号ＺＱＣ＿ＩＮは、制御信号ＺＱＣが７回印加されるときにアクティブになるが、これは、１つの実施例であって、内部制御信号ＺＱＣ＿ＩＮがアクティブになる時点は、モードレジスタ８００の設定によって変更が可能である。
【０２０２】
前述したように、第２の実施例に係る半導体メモリ素子は、一定回数以上制御信号が印加されたとき、温度感知装置を駆動する。したがって、頻繁な駆動によるパワー消費を低減することができる。また、第２の実施例に係る半導体メモリ素子も内部制御信号が印加されると、一定期間、パワーダウンモード又はアイドル状態（又はアイドル状態のみ）に入るため、ノイズが発生しなかった状況で、正確に現在の温度を反映させる。
【０２０３】
一方、本発明に係る温度感知装置を備える半導体メモリ素子は、制御信号のアクティブ状態から一定期間、パワーダウンモード又はアイドル状態（又はアイドル状態のみ）に入るため、温度感知装置が、パワー消費に伴うノイズによるエラーなく、正確に現在の温度を測定する。このように、正確に現在の温度を反映するため、温度に係るリフレッシュなどのような動作を安定的に行って信頼性を向上させる。
【０２０４】
それだけでなく、一定回数以上制御信号が印加されたときに、温度感知装置を駆動することにより、頻繁な駆動によるパワー消費を低減することができる。
【０２０５】
一方、前述した本発明ではトラッキングＡＤＣを使用する場合を例に挙げたが、不安定な電圧又は電流レベルによるエラーは全てのＡＤＣから発生するため、本発明の思想はＡＤＣの種類により制限されない。
【０２０６】
前述した本発明は、温度感知装置が駆動される一定期間以外のブロックから発生するパワー消費を最小化することにより、パワー消費によるノイズがない状態で正確な現在の温度を反映することができる。
【０２０７】
また、誤差のない温度値を介して安定的にリフレッシュを行い、データを損傷しないため、素子の信頼性を向上させる。
【０２０８】
なお、温度感知装置の駆動回数を選択することができ、温度感知装置の頻繁な駆動によるパワー消費を低減することができる。
【０２０９】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【０２１０】
【図１】従来の技術に係る半導体メモリ素子内の温度感知装置のブロック構成図である。
【図２】本発明の第１の実施例に係る半導体メモリ素子のブロック構成図である。
【図３】トラッキングＡＤＣを備える温度感知装置のブロック構成図である。
【図４】感知した温度値の変化に応じてトラッキングＡＤＣを駆動させる温度感知装置のブロック構成図である。
【図５】図４に示す温度感知装置の動作タイミングチャートである。
【図６】第２の実施例に係る半導体メモリ素子のブロック構成図である。
【図７】図６に示すカウント部の内部回路図である。
【図８】第２の実施例に係る半導体メモリ素子の動作タイミングチャートである。
【符号の説明】
【０２１１】
１００      デコード部
３００      温度感知装置
【図１】
2007287315.tif 000003
【図２】
2007287315.tif 000004
【図３】
2007287315.tif 000005
【図４】
2007287315.tif 000006
【図５】
2007287315.tif 000007
【図６】
2007287315.tif 000008
【図７】
2007287315.tif 000009
【図８】
2007287315.tif 000010