(57)【要約】【課題】変換テーブルエミュレーションを利用したデータ処理システム及びデータ処理方法を提供する。【解決手段】データ処理システムは、メモリ管理ユニット及び変換テーブルエミュレーションモジュールを備える。メモリ管理ユニットは、複数の速成値を有するデスクリプタを用いて、仮想アドレスを物理的アドレスに変換する。変換テーブルエミュレーションモジュールは、開始アドレスと変換テーブルアドレスの下位アドレスとを用いてセクションベースアドレスを算出し、変換テーブルアドレスの上位アドレスに対応するキャッシュ及びバッファ値を設定し、バッファ値及びセクションベースアドレス値に基づいてデスクリプタを生成する。本発明によれば、外部メモリの変換テーブルを直接アクセスせずに内部変換テーブル機能をエミュレーションして物理的アドレスを生成することで外部メモリのアクセス時間及びメモリの大きさを減らすことができる。【選択図】図３
2007172606.tif 000002
【特許請求の範囲】
【請求項１】
仮想アドレスを出力する中央処理装置と、
前記仮想アドレスに対応する変換テーブルアドレスを生成し、所定のデスクリプタを用いて前記仮想アドレスを物理的アドレスに変換するメモリ管理ユニットと、
前記変換テーブルアドレスを受信し、前記仮想アドレスを物理的アドレスにマッピングするための前記デスクリプタを生成する変換テーブルエミュレーションモジュールと、を備えることを特徴とするデータ処理システム。
【請求項２】
前記変換テーブルエミュレーションモジュールは、
前記デスクリプタを生成する変換テーブルエミュレーション部と、
外部変換テーブルがロードされた外部メモリと前記変換テーブルエミュレーション部のうち一つを選択する選択器と、を備えることを特徴とする請求項１に記載のデータ処理システム。
【請求項３】
前記変換テーブルエミュレーション部は、
所定の開始アドレスを出力する開始アドレスレジスタと、
前記開始アドレスと前記変換テーブルアドレスの下位アドレスとを用いてセクションベースアドレスを算出する演算部と、
前記変換テーブルアドレスの上位アドレスに対応するキャッシュ及びバッファ値を出力するデコーダと、
前記キャッシュ、前記バッファ値及び前記セクションベースアドレス値に基づいて前記デスクリプタを生成するフィールド生成器と、を備えることを特徴とする請求項２に記載のデータ処理システム。
【請求項４】
前記デコーダは、
前記変換テーブルアドレスの上位アドレスが同一であれば、前記デスクリプタのキャッシュ及びバッファ値の各々を同じ値に設定することを特徴とする請求項３に記載のデータ処理システム。
【請求項５】
前記フィールド生成器は、
あらかじめ設定された所定のフィールド値をさらに用いて前記デスクリプタを生成することを特徴とする請求項３に記載のデータ処理システム。
【請求項６】
前記デスクリプタは、
前記外部変換テーブルのデスクリプタと同一であることを特徴とする請求項２に記載のデータ処理システム。
【請求項７】
複数の速成値を有するデスクリプタを用いて、仮想アドレスを物理的アドレスに変換するメモリ管理ユニットと、
前記仮想アドレスに基づいた変換テーブルアドレスを受信し、前記変換テーブルアドレスに基づいて前記複数の速成値を設定して前記デスクリプタを生成する変換テーブルエミュレーションモジュールと、を備えることを特徴とするデータ処理システム。
【請求項８】
前記変換テーブルエミュレーションモジュールは、
所定の開始アドレスを出力する開始アドレスレジスタと、
前記開始アドレスと前記変換テーブルアドレスとの下位アドレスを用いてセクションベースアドレスを算出する演算部と、
前記変換テーブルアドレスの上位アドレスに対応するキャッシュ及びバッファ値を出力するデコーダと、
前記キャッシュ、前記バッファ値及び前記セクションベースアドレス値に基づいて前記デスクリプタを生成するフィールド生成器と、を備えることを特徴とする請求項７に記載のデータ処理システム。
【請求項９】
前記デコーダは、
前記変換テーブルアドレスの上位アドレスが同一であれば、前記デスクリプタのキャッシュ及びバッファ値の各々を同じ値に設定することを特徴とする請求項８に記載のデータ処理システム。
【請求項１０】
前記変換テーブルエミュレーションモジュールは、
ハードウェアで実現されることを特徴とする請求項７に記載のデータ処理システム。
【請求項１１】
仮想アドレスに対応する変換テーブルアドレスを発生させる段階と、
前記変換テーブルアドレスに基づいて複数の速成値を設定し、前記複数の速成値を含むデスクリプタを生成する段階と、
前記デスクリプタを用いて前記仮想アドレスを物理的アドレスに変換する段階と、
前記物理的アドレスを用いてデータをアクセスする段階と、を備えることを特徴とするデータ処理システムのデータ処理方法。
【請求項１２】
前記変換テーブルアドレスに基づいて複数の速成値を設定し、前記複数の速成値を含むデスクリプタを生成する段階は、
前記変換テーブルアドレスの上位アドレスを用いてキャッシュ及びバッファ値を生成する段階と、
前記変換テーブルアドレスの下位アドレスと所定の開始アドレスとを用いてセクションベースアドレス生成する段階と、
前記キャッシュ、バッファ値及び前記セクションベースアドレスに基づいて前記デスクリプタを生成する段階と、を備えることを特徴とする請求項１１に記載のデータ処理方法。
【請求項１３】
前記変換テーブルアドレスの上位アドレスが同一であれば、前記同一の上位アドレスを有するデスクリプタのキャッシュ値は第1値に設定され、前記デスクリプタのバッファ値は第2値に設定されることを特徴とする請求項１２に記載のデータ処理方法。
【請求項１４】
前記デスクリプタは、
あらかじめ設定された所定のフィールド値をさらに用いて生成されることを特徴とする請求項１２に記載のデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理システムに係り、より詳細には、変換テーブルエミュレーションを用いて效率的にデータを処理するために改善されたデータ処理システム及びデータ処理方法に関する。
【背景技術】
【０００２】
マルチメディアデータ貯蔵のための個人用コンピュータシステムでの基本メモリの容量が大きく増加してきた。しかし、増加した容量による性能を最大化するためには、基本メモリを效率的に管理することが必要である。
【０００３】
通常のプロセッサは、巨大なメモリ容量を效率的に管理するための機能を含むように設計されてきた。このような機能は、メモリ管理ユニット(Memory Management Unit;以下MMU)として知られており、一般的に別途の機能ブロックとして実現される。
【０００４】
MMUは、一般的に仮想メモリシステムを管理するハードウェア装置である。MMUは、一般的に中央処理ユニット(Central Processing Unit;以下CPU)の一部として実現可能であるが、別途のチップに設計しても良い。
【０００５】
データを読み取るためのあらゆる要請は、そのデータをRAMで直ちに読取るかまたはハードディスクなどから読取るかを決定するためにいったんMMUに送られる。もし、そのデータがメモリに存在しなければ、MMUはページなし(page fault)が発生したことを表わすインターラプト(interrupt)を発生させる。
【０００６】
仮想アドレスをアクセスするためにMMUを使う通常のプロセッサは、プログラム進行初期にすべての仮想アドレスに対して該当の物理アドレスとマッチングされるように初期化する過程を実行して変換テーブルを生成する。このとき、プログラムは、もっとも簡単なマッピング方法を使うと言っても、すべてのアドレスを初期化しなければならない。この作業は、プログラムのリソース(Resource)が多く必要な作業であり、使われるプログラムによって完了するまで300mS程度が必要とされる。一般的に変換テーブルは外部メモリにロードされる。しかし、変換テーブルの一部がキャッシュ形態で内部メモリにロードされることもある。
【０００７】
変換テーブルは、仮想アドレスの物理的アドレスへのマッピングに必要なデータリストを有する。外部メモリにローディングされた変換テーブルを直接アクセスするためには、変換テーブルを駆動するための多くのコードが必要であり、アクセス時間も長くなる。また、変換テーブルが大きいと、システムが使用できるメモリが減る。したがって、外部メモリにローディングされた変換テーブルをアクセスせずに変換テーブルデータと物理的アドレスとを生成する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が果たそうとする技術的な課題は、外部メモリの変換テーブルを直接アクセスせずに内部的に変換テーブルエミュレーションを介して変換テーブルデータを生成して物理的アドレスを生成することによって、変換テーブル生成時間及び変換テーブルにかかるメモリの大きさを減らしうるデータ処理システム及び方法を提供することである。
【課題を解決するための手段】
【０００９】
前記技術的課題を果たすための、本発明の一実施形態によるデータ処理システムは、中央処理装置(CPU)、メモリ管理ユニット及び変換テーブルエミュレーション(TTE)モジュールを備える。前記中央処理装置は、仮想アドレスを出力する。前記メモリ管理ユニットは、前記仮想アドレスに対応して変換テーブルアドレスを生成し、また所定のデスクリプタを用いて前記仮想アドレスを物理的アドレスに変換する。前記変換テーブルエミュレーションモジュールは、前記変換テーブルアドレスを受信し、前記仮想アドレスを物理的アドレスにマッピングするための前記デスクリプタを生成する。
【００１０】
前記技術的課題を果たすための、本発明の他の一実施形態によるデータ処理システムは、メモリ管理ユニット及び変換テーブルエミュレーションモジュールを備える。前記メモリ管理ユニットは、複数の速成値を有するデスクリプタを用いて、仮想アドレスを物理的アドレスに変換する。前記変換テーブルエミュレーションモジュールは、前記仮想アドレスに基づいた変換テーブルアドレスを受信し、前記変換テーブルアドレスに基づいて前記複数の速成値を設定して前記デスクリプタを生成する。
【００１１】
前記変換テーブルエミュレーションモジュールは、所定の開始アドレスを出力する開始アドレスレジスタ、演算部、デコーダ及びフィールド生成器を備えることが出来る。前記演算部は、前記開始アドレスと前記変換テーブルアドレスの下位アドレスとを用いてセクションベースアドレスを算出し、前記デコーダは、前記変換テーブルアドレスの上位アドレスに対応するキャッシュ及びバッファ値を出力する。前記フィールド生成器は、前記キャッシュ、前記バッファ値及び前記セクションベースアドレス値に基づいて前記デスクリプタを生成する。
【００１２】
前記技術的課題を果たすための、本発明の一実施形態によるデータ処理方法は、仮想アドレスに対応する変換テーブルアドレスを発生させる段階と、前記変換テーブルアドレスに基づいて複数の速成値を設定し、前記複数の速成値を含むデスクリプタを生成する段階と、前記デスクリプタを用いて前記仮想アドレスを物理的アドレスに変換する段階と、前記物理的アドレスを用いてデータをアクセスする段階と、を備える。
【発明の効果】
【００１３】
本発明によれば、内部的に変換テーブルエミュレーションを介して、仮想アドレスの物理的アドレスへのマッピングに必要なデスクリプタデータを生成する。したがって、外部メモリの変換テーブルを直接アクセスせずに内部的な変換テーブルエミュレーションを介して物理的アドレスを生成することで外部メモリのアクセス時間及びメモリの大きさを減らすことが出来る。
【発明を実施するための最良の形態】
【００１４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００１５】
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に付された同一の参照符号は、同一の部材を表わす。
【００１６】
図１は、本発明の一実施形態によるデータ処理システム１００の構成を概略的に表わすブロック図である。図２は、図１に図示されたデータ処理システム１００の動作を説明するための図である。
【００１７】
図１及び図２を参照すれば、データ処理システム１００は、中央処理装置(CPU)２００、メモリ管理ユニット(MMU)２５０、及びTTE(Transition table emulation)モジュール３００を備える。TTEモジュール３００は、選択器３１０及び変換テーブルエミュレーション部(TTEユニット)３５０を備える。外部メモリ４００は、変換テーブル４１０を備える。
【００１８】
データ処理システム１００は、中央処理装置２００、MMU２５０、TTEモジュール３００、外部メモリ４００間の入出力情報を伝送するのに使われる共用目的の電気的通路と言えるバス(BUS)を有する。中央処理装置２００は、外部メモリ４００からデータの読出し/書込みが必要な場合、データの位置を指定するために仮想アドレスを使う。しかし、実際外部メモリ４００をアクセスするためには、仮想アドレスを物理的アドレスに変換しなければならないが、仮想アドレスを物理的アドレスに変換する役割はMMU２５０でなされる。中央処理装置２００が外部メモリ４００をアクセスするための仮想アドレスVAをバス上に出力すれば、MMU２５０は仮想アドレスVAを受信して、仮想アドレスVAに基づいて変換テーブルアドレス(addr)を生成して出力する。変換テーブルアドレス(addr)は、変換テーブルをアクセスするための物理的アドレスである。
【００１９】
TTEモジュール３００の選択器３１０は、変換テーブルアドレス(addr)を受信し、制御信号SELに応答して、変換テーブルアドレス(addr)をTTEユニット３５０に出力するかまたは外部メモリ４００の変換テーブル４１０に出力する。例えば、TTEモードである場合、制御信号SELは'1'に設定されて外部メモリ４００の変換テーブル４１０をアクセスするモードである場合には、制御信号SELは'0'に設定される。制御信号SELが'1'である場合、選択器３１０はTTEユニット３５０を選択し、制御信号SELが'0'である場合、外部メモリ４００の変換テーブル４１０をアクセスする。
【００２０】
制御信号SELが'1'である場合、すなわち、TTEモードである場合の動作を説明すれば次のようである。TTEユニット３５０は、変換テーブルアドレス(addr)を受信し、デスクリプタDPTを生成してバスに出力する。MMU２５０は、デスクリプタDPTを受信し、受信されたデスクリプタDPTを用いて仮想アドレスVAを物理的アドレスPAにマッピングし、物理的アドレスPAを用いて外部メモリ４００をアクセスして、物理的アドレスPAに対応する位置にデータを記録するか、データを読出する。
【００２１】
制御信号SELが'1'である場合、すなわち、外部メモリ４００の変換テーブル４１０をアクセスするモードである場合には、MMU２５０は変換テーブルアドレス(addr)に該当する変換テーブル４１０のデスクリプタを受信して物理的アドレスPAに変換後、外部メモリ４００をアクセスしてデータ(data)を抽出する。
【００２２】
外部メモリ４００の変換テーブル４１０を直接アクセスする場合、すべての仮想アドレスVAに対して物理アドレスPAをマッチングさせるための初期化作業を行わなければならない問題点がある。したがって、本発明では選択器３１０は、TTEモジュール３００を選択することが望ましく、TTEモジュール３００で変換テーブルアドレス(addr)に該当するデスクリプタを生成することができない時には、直接外部メモリ４００の変換テーブル４１０をアクセスする。
【００２３】
本発明の一実施形態では、外部メモリ４００に変換テーブル４１０を作成し、TTEモジュール３００に選択器３１０を作成する。しかし、本発明の他の実施形態では、TTEモードのみを使用することができ、外部メモリ４００の変換テーブル４１０とTTEモジュール３００の選択器３１０とは省略することが出来る。
【００２４】
図３は、本発明の一実施形態による変換テーブルエミュレーション部３５０の構成を表わすブロック図である。図３を参照すれば、変換テーブルエミュレーション部３５０は、変換テーブルアドレス部３２５、演算部３３０、開始アドレスレジスタ部３３５、デコーダ３４０、及びフィールド生成器３４５を備える。
【００２５】
変換テーブルアドレス部３２５は、上位及び下位アドレスで構成された変換テーブルアドレス(addr)を受信する。変換テーブルアドレス部３２５は、上位アドレスをデコーダ３４０に出力し、下位アドレスを演算部３３０に出力する。デコーダ３４０は、上位アドレスを受信し、上位アドレスによってデコーディングされたキャッシュ値(Cache：C)及びバッファ値(Buffer：B)を出力する。開始アドレスレジスタ部３３５は、変換テーブルの開始アドレスを出力する。演算部３３０は、下位アドレス及び開始アドレスを受信し、下位アドレスを開始アドレスで差し引く(-)ことでセクションベースアドレス(Section Base Address)SBAのみ出力する。例えば、変換テーブルアドレス(addr)を301100番からアクセスしようとすれば、デコーダ３４０は上位アドレスである'301'を受信し、演算部３３０は下位アドレス(100番地)を受信する。また、このとき開始アドレス(100番地)を演算部３３０に出力する。演算部３３０は、開始アドレス100番地から下位100番地を差し引くと0番地に該当するセクションベースアドレスSBAを出力する。開始アドレスは、最初アドレスに接近する時、一度だけ出力される。
【００２６】
フィールド生成器３４５は、デコーダ３４０の出力であるキャッシュ及びバッファ値C、Bを受信し、演算部３３０からセクションベースアドレスSBAを受信する。フィールド生成器３４５は、キャッシュ及びバッファ値C、BによってセクションベースアドレスSBAの速成を決定する。
【００２７】
フィールド生成器３４５は、キャッシュ及びバッファ値C、Bによってセクションベースアドレス値SBAを決めて、キャッシュ、バッファ値C、B及びセクションベースアドレス値SBAを用いて図４に図示されたようなデスクリプタDPTを生成してMMU２５０にリターンする。
【００２８】
図４は、本発明の一実施形態よるデスクリプタの詳細構成図を表わす。図４を参照すれば、SBZ、AP、Domain selectorのようなフィールド値はあらかじめ設定することが出来る。
【００２９】
図４に図示されるデスクリプタは、TTEモジュール３００によって生成されるデータであって、外部メモリ４００にロードされる外部変換テーブル４１０のデスクリプタと同一である。
【００３０】
図４を参照すれば、デスクリプタは、32ビット(0〜31ビット) データで構成され、具体的には、セクションベースアドレス、SBZ(should be zero)、AP(接近権限)、依存実行ビット、ドメイン指定(Domain selector)ビットで構成される。
【００３１】
図４に図示されたデスクリプタのビット長は32ビットであるが、これは実施形態に過ぎない。デスクリプタのビット数は任意の数であり、32ビットのビット長に限定されない。
【００３２】
ビット([1:0])は、デスクリプタのタイプ(type)を表わす。ビット([3:2])は、キャッシュC及びバッファBビットを表わす。キャッシュCは、各デスクリプタごとにデータがキャッシュされうるということを表わす。それにより、次に繋がる動作はメインメモリを読む必要がなくなる。また、現在施行点を超えてあらかじめ命令を読むことが出来るということを表わす。キャッシュCは、各デスクリプタごとに個別的に設定が可能である。バッファBは、各デスクリプタ内のデータが書き込みバッファに貯蔵することが出来るということを表わし、これにより、メインメモリより早い動作が可能となる。
【００３３】
ビット([4])は、依存実行ビットである。ビット([8:5])は、デスクリプタによって調整されるすべてのセクションに対する１６個までのドメイン指定を表わすドメイン指定ビット(domain selector bits)である。ビット([9])は、現在は使われない"SBZ"(Should be zero)ビットである。
【００３４】
ビット([11:10])は、セクションデスクリプタ内の接近権限ビットであって、該当セクションの制御に使われるAPビットである。ビット([19:12])は、現在は使われない"SBZ"(Should be zero)ビットである。ビット([31:20])は、物理アドレスの上位12ビットを構成するセクションベースアドレスSBAビットである。本発明では、セクションベースアドレス値SBA、キャッシュ値C及びバッファ値Bが決まれば、デスクリプタを生成することが出来る。
【００３５】
図５は、本発明の一実施形態による変換テーブルの構成図を表わしたものである。
【００３６】
図５に図示される変換テーブルは、外部メモリに外部変換テーブルとしてロードすることも出来るが、TTEモジュール３００によって生成することもできる。
【００３７】
図５を参照すれば、変換テーブルは、各々のデスクリプタ及び変換テーブルアドレス(addr)を有する。変換テーブルアドレス(addr)は、各々上位及び下位アドレスに区分される。図５に図示された変換テーブルアドレス(addr)の長さは6ビットであるが、これは実施形態に過ぎない。各変換テーブルアドレス(addr)の長さは任意の数であり、6ビットに限定されない。図５に図示された上位及び下位アドレスの長さは、各々3ビットであるが、これは実施形態に過ぎない。上位及び下位アドレスの長さは、各々任意の数であり、3ビットに限定されない。
【００３８】
変換テーブルを上位アドレスが同一の区間別に分けることが出来る。第1区間４１a、第2区間４１b、第3区間４１cを説明すれば、上位アドレスが同一の区間では、各デスクリプタのキャッシュ及びバッファ値C、Bが同一である。すなわち、上位アドレスによってキャッシュ値及びバッファ値C、Bの速成はあらかじめ決定(指定)され、デスクリプタを構成する各フィールドは指定された速成によって生成される。
【００３９】
例えば、上位アドレスが'301'である変換テーブル区間(第1区間、41a)に対して、すなわち、'301000'から'301NNN'までの各デスクリプタに対して、キャッシュ値Cは0に、バッファ値Bは0に指定することが出来る。キャッシュ値及びバッファ値で書き込み動作及び読み取り動作を制御できる。
【００４０】
前述したように、上位アドレスによってキャッシュ及びバッファ値をあらかじめ設定しておくことによって、TTEユニット３５０は上位アドレスに対応するキャッシュ及びバッファ値を生成できる。セクションベースアドレスSBAは、前述したように、開始アドレスと下位アドレスとを用いて算出することが出来る。そして、キャッシュ及びバッファの値以外の残りのフィールド(速成値)はあらかじめ設定することが出来る。したがって、本発明の一実施形態では、キャッシュ及びバッファ値は実際変換テーブル(外部メモリにロードされる変換テーブル)によって決定されるものではなく、内部的な変換テーブルエミュレーションを介して生成される。したがって、本発明によれば、変換テーブルを外部メモリにロードしたり初期化させる必要がないために、小さいメモリでも図１のTTEモジュール３００を使うプログラムをロードできる。
【００４１】
前述した本発明の一実施形態によるTTEモジュール(図１の300)は、CPU２００及びMMU２５０とともに同一のチップで実現することが出来る。また、本発明の一実施形態によるTTE モジュール(図１の300)は、別途のハードウェアチップで実現することもできる。
【００４２】
図６は、本発明の一実施形態による図３の変換テーブルエミュレーション部３５０のデータ処理方法を表わす。
【００４３】
図６は、説明の便宜上、図３を参照すれば、MMU２５０は、仮想アドレスに対応する変換テーブルアドレス(addr)を発生させる(S610)。デコーダ３４０は、変換テーブルアドレス(addr)の上位アドレスを用いてキャッシュC及びバッファB値を生成し(S620)、演算部３３０は、下位アドレスと開始アドレスとを用いてセクションベースアドレスSBAを生成する(S630)。フィールド生成器３４５は、キャッシュC、バッファB及びSBAを用いてデスクリプタを生成する(S640)。MMU２５０は、デスクリプタを用いて仮想アドレスVAに対応する物理的アドレス PAを生成する(S650)。MMU２５０は、物理的アドレスPAを用いてデータ(data)を抽出する(S660)。
【００４４】
本発明は、図面に図示された実施形態を参考にして説明したが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００４５】
本発明は、データ処理システム関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態によるデータ処理システムに対する構成を概略的に表わす図である。
【図２】図１に図示されたデータ処理システムの動作を説明するための図である。
【図３】本発明の一実施形態による変換テーブルエミュレーション部の構成図を表わす。
【図４】本発明の一実施形態によるデスクリプタの詳細構成図を表わす。
【図５】本発明の一実施形態による変換テーブルの構成図を表わす。
【図６】本発明の一実施形態によるデータ処理システムのデータ処理方法を表わす。
【符号の説明】
【００４７】
100:データ処理システム
200:中央処理装置(CPU)
250:メモリ管理ユニット(MMU)
300:TTEモジュール
310:選択器
325:変換テーブルアドレス部
330:演算部
335:開始アドレスレジスタ部
340:デコーダ
345:フィールド生成器
350:変換テーブルエミュレーション部(TTEユニット)
400:外部メモリ
410:変換テーブル
【図１】
2007172606.tif 000003
【図２】
2007172606.tif 000004
【図３】
2007172606.tif 000005
【図４】
2007172606.tif 000006
【図５】
2007172606.tif 000007
【図６】
2007172606.tif 000008