(57)【要約】【課題】ホストコンピュータとの間で高速データ通信を行う高速シリアル・インタフェースを採用する場合に、バイパス機能を確保できるようにした表示制御装置の提供【解決手段】この表示制御装置１０は、通常モードまたはバイアスモードで動作が可能である。通常モードの場合には、第１のクロックに従い、その通常モードに応じてＬＣＤインタフェース１４などが動作する。バイパスモードの場合には、第２のクロックに従い、そのバイパスモードに応じてバイパス回路１６が動作する。そして、通常モードの場合には、ＬＣＤインタフェース１４から出力されるデータを表示ドライバ４０に送信し、バイパスモードの場合には、バイパス回路１６からの出力されるデータを表示ドライバ４０に送信する。【選択図】図１
2007102056.tif 000002
【特許請求の範囲】
【請求項１】
ホストコンピュータと表示ドライバとの間に設けた表示制御装置であって、
前記ホストコンピュータとの間で高速のデータ通信を行うとともに、前記ホストコンピ
ュータからのデータを解釈してその解釈に応じたデータを出力する高速シリアル・インタ
フェースと、
前記高速シリアル・インタフェースが解釈したデータが通常モードの場合には、第１の
クロックに従い、その通常モードに応じた動作をする表示インタフェースと、
前記高速シリアル・インタフェースが解釈したデータがバイパスモードの場合には、第
２のクロックに従い、そのバイパスモードに応じた動作をするバイパス回路と、
前記通常モードの場合には、前記表示インタフェースからのデータを前記表示ドライバ
に送信し、前記バイパスモードの場合には、前記バイパス回路からのデータを前記表示ド
ライバに送信する送信手段と、
を備えることを特徴とする表示制御装置。
【請求項２】
前記送信手段は、
データを前記表示ドライバに送信する送信回路と、
前記表示インタフェースからの出力データまたは前記バイパス回路からの出力データを
選択的に前記送信回路に出力させる選択回路と、
を備えることを特徴とする請求項１に記載の表示制御装置。
【請求項３】
前記高速シリアル・インタフェースが解釈したデータにより通常モードまたはバイパス
モードであるかを設定する非同期のレジスタをさらに備え、
前記非同期のレジスタの設定内容に応じて前記選択回路が制御されるようになっている
ことを特徴とする請求項２に記載の表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイなどに適用され、ホストコンピュータと表示ドライバとの
間に設けられる表示制御装置に関するものである。
【背景技術】
【０００２】
従来、液晶ディスプレイに適用される表示制御装置として、例えば特許文献１に記載の
ものが知られている。
この表示制御装置は、通常の表示動作を行う通常モードと、ホストコンピュータと表示
ドライバが直接接続しているように動作するバイパスモードとを備えている。
ここで、バイパスモードは、ホストコンピュータから表示ドライバへ非継続的（断続的
）に少量のデータを送信する必要が生ずる場合があり、このような場合に使用される。
【０００３】
ところで、バイパスモードに係る回路をクロックを一切必要としない非同期回路のみで
構成すれば、バイパスモードの使用時に、表示制御装置に含まれシステムクロックを生成
するＰＬＬ回路を起動する必要がない。
このような利点としては、例えば、携帯電話などの表示器において、時計表示のみを１
秒毎に更新させたい場合に、その都度ＰＬＬ回路を起動／停止する必要がなく、ホストコ
ンピュータ側のパフォーマンスや処理の煩雑さに影響を与えることがない上に、消費電流
の低減化を図ることができる。
【特許文献１】特開２００５−１０６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ホストコンピュータと表示制御装置とのインタフェースが、パラレル・イン
タフェースや、シリアル・インタフェース（９ビット−３線方式、８ビット−４線方式な
ど）から、高速シリアル・インタフェース（高速、低振幅、差動信号を用いたパケット方
式でのデータ転送の仕様からなるもの）へと移行することが考えられる。
このようにホストコンピュータと表示制御装置とのインタフェースが高速シリアル・イ
ンタフェースへ移行すると、上記のバイパスモード（バイパス機能）を活用することがで
きない上に、上記の利点を期待することができない。その結果、以下のような不具合が考
えられる。
【０００５】
（１）高速シリアル・インタフェースによる表示更新を非継続的に行う場合には、その都
度、ＰＬＬ回路の起動／停止を繰り返す必要がある。
（２）表示ドライバへ転送したいコマンドが点灯のイニシャル時などで、例えば１００イ
ベント以上に及ぶ場合に、その都度１イベントずつコマンドにパケットのヘッダ、ＣＲＣ
などを付加して送信する必要があり、トータルの転送パフォーマンスが、高速シリアル・
インタフェースとして当初の期待通りにならないという結果が生ずる。
【０００６】
そこで、本発明の目的は、上記の点に鑑み、ホストコンピュータとの間で高速データ通
信を行う高速シリアル・インタフェースを採用する場合に、バイパス機能を確保できるよ
うにした表示制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成から
なる。
すなわち、第１の発明は、ホストコンピュータと表示ドライバとの間に設けた表示制御
装置であって、前記ホストコンピュータとの間で高速のデータ通信を行うとともに、前記
ホストコンピュータからのデータを解釈してその解釈に応じたデータを出力する高速シリ
アル・インタフェースと、前記高速シリアル・インタフェースが解釈したデータが通常モ
ードの場合には、第１のクロックに従い、その通常モードに応じた動作をする表示インタ
フェースと、前記高速シリアル・インタフェースが解釈したデータがバイパスモードの場
合には、第２のクロックに従い、そのバイパスモードに応じた動作をするバイパス回路と
、前記通常モードの場合には、前記表示インタフェースからのデータを前記表示ドライバ
に送信し、前記バイパスモードの場合には、前記バイパス回路からのデータを前記表示ド
ライバに送信する送信手段と、を備えている。
【０００８】
第２の発明は、第１の発明において、前記送信手段は、データを前記表示ドライバに送
信する送信回路と、前記表示インタフェースからの出力データまたは前記バイパス回路か
らの出力データを選択的に前記送信回路に出力させる選択回路と、を備えている。
第３の発明は、第２の発明において、前記高速シリアル・インタフェースが解釈したデ
ータにより通常モードまたはバイパスモードであるかを設定する非同期のレジスタをさら
に備え、前記非同期のレジスタの設定内容に応じて前記選択回路が制御されるようになっ
ている。
【０００９】
このような構成からなる本発明によれば、ホストコンピュータとの間で高速データ通信
を行う高速シリアル・インタフェースを採用する場合に、バイパス機能を確保できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
（実施形態の構成）
本発明の表示制御装置の実施形態の構成について、図１のブロック図を参照して説明す
る。
この実施形態に係る表示制御装置１０は、図１に示すようにホストコンピュータ３０と
表示ドライバ４０との間に設けられ、ホストコンピュータ３０との間では高速シリアル通
信ができ、表示ドライバ４０との間では従来のシリアル通信またはパラレル通信ができる
ようになっている。
【００１１】
また、この表示制御装置１０は、ホストコンピュータ３０からの指示に基づいて通常モ
ードまたはバイパスモードで動作し、その動作モードに応じて表示ドライバ４０に対して
ＬＣＤパネル（図示せず）の表示に必要なデータを提供するようになっている。
ここで、通常モードとは、表示ドライバ４０によって駆動されるＬＣＤパネル（図示せ
ず）の表示について、通常の表示制御を行うモードである。
【００１２】
一方、バイパスモードとは、例えばＬＣＤパネルにおける時計表示のように、その表示
の一部を間欠的に変更したいような場合に、その表示制御を行うモードである。
このために、表示制御装置１０は、図１に示すように、高速シリアル・インタフェース
１１と、同期レジスタ部１２と、非同期レジスタ部１３と、ＬＣＤインタフェース（表示
インタフェース）１４と、ＶＲＡＭ１５と、バイパス回路１６と、選択回路１７と、入出
力セル（Ｉ／Ｏセル）１８と、入出力端子１９と、選択回路２０と、入出力セル（Ｉ／Ｏ
セル）２１と、入出力端子２２と、を備えている。
【００１３】
そして、同期レジスタ部１２、ＬＣＤインタフェース１４、およびＶＲＡＭ１５は、図
１に示すように、表示制御装置１０の内部で生成されるシステムクロックＳＣＬＫおよび
その分周クロックであるピクセル転送クロックPCLKで同期動作する同期回路から構成され
る。
システムクロックＳＣＬＫは、クロック入力端子２３に供給されるクロックＣＬＫＩを
使用してＰＬＬ回路２４で生成される。また、分周器（デバイダ）２５は、ＰＬＬ回路２
４で生成されたシステムクロックＳＣＬＫを分周して所望のピクセル転送クロックＰＣＬ
Ｋを生成する。この生成されたピクセル転送クロックＰＣＬＫは、クロック選択回路２６
とLCDインタフェース１４に供給される。
【００１４】
ここで、クロックＣＬＫＩの周波数は例えば３２〔ＫＨｚ〕であり、システムクロック
ＳＣＬＫの周波数は例えば６０〔MＨｚ〕であり、ピクセル転送クロックＰＣＬＫの周波
数は例えば数〔MHｚ〕である。
バイパス回路１６は、クロック選択回路２６により選択されるクロックＣＬＫで同期動
作する同期回路から構成される。ここで、クロック選択回路２６で選択されるクロックＣ
ＬＫの周波数は、上記のシステムクロックＳＣＬＫの周波数よりも相対的に低い。
【００１５】
クロック選択回路２６は、クロック入力端子２３に供給されるクロックＣＬＫI、また
は分周器２５からのピクセル転送クロックＰＣＬＫを、バイパス回路１６のクロックＣＬ
Ｋとして選択的に出力するようになっている。また、クロック選択回路２６は、バイパス
回路１６を使用しない場合（通常モードの場合）には接地電位を出力するようになってい
る。
【００１６】
さらに、クロック選択回路２６は、ＰＬＬ回路２４の起動時には分周器５からのピクセ
ル転送クロックＰＣＬＫを使用することも可能である。
これらの同期回路以外の高速シリアル・インタフェース１１、非同期レジスタ部１３、
選択回路１７、入出力セル１８、選択回路２０、および入出力セル２１は、クロックを使
用せずに非同期で動作するようになっている。
【００１７】
次に、図１の各部の構成について説明する。
高速シリアル・インタフェース１１は、ホストコンピュータ３０との間で、例えば、低
振幅、差動信号を用いたパケット方式で高速のデータ通信が行うものである。また、高速
シリアル・インタフェース１１は、ホストコンピュータ３０からのデータを解釈してその
解釈に応じたデータを出力するようになっている。
【００１８】
同期レジスタ部１２は、高速シリアル・インタフェース１１の解釈に応じたデータなど
を一時的に記憶するものであり、その各データを記憶する複数のレジスタ群から構成され
る。
非同期レジスタ部１３は、高速シリアル・インタフェース１１の解釈に応じたデータな
どを一時的に記憶するものであり、後述のように、その各データを記憶する複数のレジス
タ群から構成される。
【００１９】
ＬＣＤインタフェース１４は、通常モードのときに、同期レジスタ部１２のレジスタか
らの指示に従って動作するようになっている。ＶＲＡＭ１５は、ＬＣＤインタフェース１
４により表示データの読み書きができるようになっている。また、ピクセル転送クロック
PCLK周期でのデータ送受信を表示ドライバに対しておこなう。
バイパス回路１６は、バイパスモードのときに、非同期レジスタ部１３のレジスタから
の指示に従って動作するようになっている。
【００２０】
選択回路１７は、ＬＣＤインタフェース１４からのパラレルデータと、バイパス回路１
６からのパラレルデータとを選択的に出力するものであり、その選択は非同期レジスタ部
１３のレジスタの設定に従うようになっている。
入出力セル１８は、選択回路１７から出力されるパラレルデータを表示ドライバ４０に
送信したり、または表示ドライバ４０からのパラレルデータを受信してバイパス回路１６
に出力するものであり、その選択は非同期レジスタ部１３のレジスタの設定に従うように
なっている。
【００２１】
選択回路２０は、ＬＣＤインタフェース１４からのシリアルデータと、バイパス回路１
６からのシリアルデータとを選択的に出力するものであり、その選択は非同期レジスタ部
１３のレジスタの設定に従うようになっている。
入出力セル２１は、選択回路２０から出力されるシリアルデータを表示ドライバ４０に
送信したり、または表示ドライバ４０からのシリアルデータを受信してバイパス回路１６
に出力するものであり、その選択は非同期レジスタ部１３のレジスタの設定に従うように
なっている。
【００２２】
（実施形態の各モードの動作の概要）
次に、このような構成からなる実施形態の動作の概要について、図１を参照しながら説
明する。
まず、ホストコンピュータ３０からの指示に基づき、表示制御装置１０が通常モードで
動作する場合について説明する。
この場合には、高速シリアル・インタフェース１１が、ホストコンピュータ３０から通
常モードで動作する指示を受け取ると、その指示が非同期レジスタ部１３の動作モード設
定レジスタに設定される。
【００２３】
この結果、ＰＬＬ回路２４が制御信号Ｓ１によって動作を開始してシステムクロックＳ
ＣＬＫおよびピクセル転送クロックPCLKが生成されて、同期レジスタ部１２、ＬＣＤイン
タフェース１４、およびＶＲＡＭ１５は、そのシステムクロック（第１のクロック）ＳＣ
ＬＫおよびピクセル転送クロックPCLKで同期動作が可能となる。
また、通常モードでは、非同期レジスタ部１３の並列／直列モード設定レジスタの設定
に従い、選択回路１７がＬＣＤインタフェース１４からのパラレルデータを出力するか、
または選択回路２０がＬＣＤインタフェース１４からのシリアルデータを出力するか、そ
の使用が設定される。このときには、選択回路１７、２０の使用の設定に応じて、入出力
セル１８、２１についても、その使用が設定される。
【００２４】
ＬＣＤインタフェース１４の動作に伴い、ＬＣＤインタフェース１４からは表示ドライ
バ４０に転送すべきデータとしてパラレルデータまたはシリアルデータが出力される。こ
のとき、選択回路１７の使用が設定されている場合には、パラレルデータが出力されて入
出力セル１８に入力される。選択回路２０の使用が設定されている場合には、シリアルデ
ータが出力されて入出力セル２１に入力される。
【００２５】
入出力セル１８に入力されたパラレルデータは、パラレルデータの形態で表示ドライバ
４０に送信される。また、入出力セル２０に入力されたシリアルデータは、シリアルデー
タの形態で表示ドライバ４０に送信される。
次に、ホストコンピュータ３０からの指示に基づき、表示制御装置１０がバイパスモー
ドで動作する場合について説明する。
【００２６】
この場合には、高速シリアル・インタフェース１１が、ホストコンピュータ３０からバ
イパスモードで動作する指示を受け取ると、その指示が非同期レジスタ部１３の動作モー
ド設定レジスタに設定される。
この結果、クロック選択回路２６はクロック選択信号Ｓ２によってクロックを選択し、
この選択されたクロック（第２のクロック）ＣＬＫでバイパス回路１６は同期動作が可能
となる。
【００２７】
このときには、バイパス回路１６は入出力端子１９または入出力端子２２と接続され、
バイパス回路１６は表示ドライバ４０へデータを転送したり、逆に表示ドライバ４０から
データを受け取る。
【００２８】
（バイパスモードの動作の詳細）
次に、表示制御装置１０がバイパスモードで動作する場合について、その詳細な動作に
ついて説明する。
ここで、バイパスモードには、さらにライトモードとリードモードとがあるので、まず
ライトモード時の動作について説明する。
この場合には、高速シリアル・インタフェース１１が、ホストコンピュータ３０からバ
イパスモードであって、かつライトモードで動作する指示を受け取ると、その指示が非同
期レジスタ部１３のレジスタ群にそれぞれ設定される。
【００２９】
その設定により、クロック選択回路２６はクロック選択信号Ｓ２によってクロックを選
択し、この選択されたクロックＣＬＫによりバイパス回路１６は同期動作が可能となる。
さらに、その設定により、入出力セル１８、２１の動作が出力／バイパス回路を選択する
設定を行うとともに、選択回路１７、２０のうちのいずれか一方の使用の設定を行う。
次に、非同期レジスタ部１３のバイパス転送データレジスタへデータが書き込まれる。
ここで、バイパス転送データレジスタのデータを読み出した場合には、転送ステータスが
参照できるようになっており、データの書き込み後はその旨を示すために転送ステータス
はアクティブになる。
【００３０】
次に、非同期レジスタ部１３のバイパス転送データレジスタからバイパス回路１６に対
して、転送データと転送トリガ（レベル信号）が送出される。
その後、選択回路１７および入出力セル１８が使用可能に設定されている場合には、バ
イパス回路１６からはクロックＣＬＫの周期でパラレルデータが出力される。このため、
そのパラレルデータは選択回路１７を経由して入出力セル１８に出力されるので、入出力
セル１８はそのパラレルデータを表示ドライバ４０に並列伝送する。
【００３１】
一方、選択回路２０および入出力セル２１が使用可能に設定されている場合には、バイ
パス回路１６からはクロックＣＬＫの周期でシリアルデータが出力される。このため、そ
のシリアルデータは選択回路２０を経由して入出力セル２１に出力されるので、入出力セ
ル２１はそのシリアルデータを表示ドライバ４０に直列伝送する。
バイパス回路１６は、全てのデータの送出が完了すると、非同期レジスタ部１３の所定
のレジスタに終了信号（パルス）を送る。
【００３２】
これにより、非同期レジスタ部１３のバイパス転送データレジスタの転送ステータスが
非アクティブになる。また、転送トリガも非アクティブになる。
次に、リードモード時の動作について説明する。
この場合には、高速シリアル・インタフェース１１が、ホストコンピュータ３０からバ
イパスモードであって、かつリードモードで動作する指示を受け取ると、その指示が非同
期レジスタ部１３のレジスタ群にそれぞれ設定される。
【００３３】
その設定により、クロック選択回路２６はクロック選択信号Ｓ２によってクロックを選
択し、この選択されたクロックＣＬＫによりバイパス回路１６は同期動作が可能となる。
さらに、その設定により、入出力セル１８、２１の動作が入力／バイパス回路を選択する
設定を行う。
次に、非同期レジスタ部１３のバイパストリガレジスタのトリガビットに「１」を書き
込む。そのトリガビットの書き込み後は、転送ステータスはアクティブになる。
【００３４】
その後、非同期レジスタ部１３のバイパス転送データレジスタからバイパス回路１６に
対して、リード動作用トリガ（レベル信号）が送出される。
次に、入出力セル１８が使用可能に設定されている場合には、表示ドライバ４０から並
列伝送されるパラレルデータが入出力セル１８で受信され、この受信されたパラレルデー
タがバイパス回路１６のリードバッファに取り込まれる。この受信動作は、バイパス回路
１６を駆動するクロックＣＬＫの周期で行われる。
【００３５】
一方、入出力セル２１が使用可能に設定されている場合には、表示ドライバ４０から直
列伝送されるシリアルデータが入出力セル２１で受信され、この受信されたシリアルデー
タがバイパス回路１６のリードバッファに取り込まれる。
バイパス回路１６は、全てのデータの取り込みが完了すると、非同期レジスタ部１３の
所定のレジスタに終了信号（パルス）を送る。
【００３６】
これにより、非同期レジスタ部１３のバイパス転送データレジスタの転送ステータスが
非アクティブになる。また、リード動作用トリガも非アクティブになる。
その後、バイパス回路１６のリードバッファに取り込まれたデータは、非同期レジスタ
部１３を介して高速シリアル・インタフェース１１に転送される。
以上説明したように、この実施形態によれば、ホストコンピュータ３０との間で高速デ
ータ通信を行う高速シリアル・インタフェース１１を設ける場合に、バイパス機能を活用
できるようにした。
【００３７】
このため、高速シリアル・インタフェース１１によりホストコンピュータ３０との間で
大量データを効率的に転送できる。さらに、バイパス機能によって、消費電力の低減化を
確保しつつ、表示ドライバ４０に対する細かな設定や画像データの部分的な変更をスムー
ズに行うことができる。
（その他）
上記の実施形態では、非同期レジスタ部１３における転送データレジスタについて述べ
たが、その具体的な構成などについては特に述べなかった。
【００３８】
しかし、非同期レジスタ部１３において、転送データレジスタを並列に複数段持つよう
にし、またバイパス回路１６内のリードバッファをＦＩＦＯ（First In First Out) 構造
にすれば、単体のコマンド／パラメータ転送をまとめて連続して行うことができ、上記の
課題の（２）を解消できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態の構成を示すブロック図である。
【符号の説明】
【００４０】
１０・・・表示制御装置、１１・・・高速シリアル・インタフェース、１２・・・同期
レジスタ部、１３・・・非同期レジスタ部、１４・・・ＬＣＤインタフェース（表示イン
タフェース）、１５・・・ＶＲＡＭ、１６・・・バイパス回路、１７、２０・・・選択回
路、１８、２１・・・入出力セル（Ｉ／Ｏセル）、１９、２２・・・入出力端子
【図１】
2007102056.tif 000003