(57)【要約】      （修正有）【課題】  ２段演算増幅器の安定余裕を改善するために、該２段演算増幅器の周波数応答に零が導入される場合がある。しかし、通常、この新しい零は、サードポールを導入せずに、より高い周波数で加えられる。結果として、該演算増幅器の安定余裕は改善するが、通常、この安定余裕を維持するために、大きなキャパシタが必要である。【解決手段】  該トランジスタ差動対は、該第１カレントミラーおよび該第２カレントミラーを介して電流を導くために、２つの入力を受け取るように構成されている。該第１カレントミラーは、第１電流を第１ハイインピーダンスノードに供給し、該第２カレントミラーは、第２電流を第２ハイインピーダンスノードに供給する。【選択図】図２
2007295566.tif 000002
【特許請求の範囲】
【請求項１】
第１カレントミラーと、第２カレントミラーと、該第１カレントミラーおよび該第２カレントミラーを介して電流を流すために２つの入力を受け取るように構成されたトランジスタ差動対とを含み、該第１カレントミラーは、第１電流を第１ハイインピーダンスノードに供給し、該第２カレントミラーは、第２電流を第２ハイインピーダンスノードに供給する、演算増幅器。
【請求項２】
上記第１ハイインピーダンスノードに位置し、該第１ハイインピーダンスノードにおいて直接的には寄生容量になるように構成された、キャパシタを含む、請求項１に記載の演算増幅器。
【請求項３】
上記第１ハイインピーダンスノードを介して制御信号を受け取り、上記第２ハイインピーダンスノードにおいて出力信号を出力するように構成されたトランジスタを含む、請求項１に記載の演算増幅器。
【請求項４】
利得が高く周波数帯域幅が狭い第１利得パスと、利得が低く周波数帯域幅の広い第２利得パスとを含む、請求項１に記載の演算増幅器。
【請求項５】
全体的な利得応答が、第１の極と、該第１の極よりも周波数の高い第２の極と、零とからなる、請求項４に記載の演算増幅器。
【請求項６】
上記零は、上記第２の極にほぼ隣接して位置している、請求項５に記載の演算増幅器。
【請求項７】
利得を低く周波数帯域幅を広くするよう構成された第１利得パスと、利得を高く周波数帯域幅を狭くするように構成された第２利得パスとを含み、全体的な利得応答が、第１の極と、該第１の極よりも周波数の高い第２の極と、零とからなる、演算増幅器。
【請求項８】
上記全体的な利得応答は、上記第１の極よりも高い周波数で、ほぼ９０度の利得位相を含んでいる、請求項７に記載の演算増幅器。
【請求項９】
上記零は、上記演算増幅器を含むフィードバックループの第１非主要極にほぼ隣接して位置しており、これにより、該フィードバックループの安定余裕が改善される、請求項７に記載の演算増幅器。
【請求項１０】
寄生容量を有する第１ハイインピーダンスノードと、該第１ハイインピーダンスノードに位置する第１キャパシタとを含み、該第１キャパシタは、該第１ハイインピーダンスノードにおいて直接的には寄生容量になるように構成されている、請求項７に記載の演算増幅器。
【請求項１１】
第２ハイインピーダンスノードと、該第２ハイインピーダンスノードに位置する第２キャパシタとを含む、請求項１０に記載の演算増幅器。
【請求項１２】
第１カレントミラーと、第２カレントミラーとを含み、該第１カレントミラーは、第１電流を上記第１ハイインピーダンスノードに供給するように構成されており、該第２カレントミラーは、第２電流を上記第２ハイインピーダンスノードに供給するように構成されている、請求項１１に記載の演算増幅器。
【請求項１３】
差動入力信号に基づいて第１パスおよび第２パスに電流を流すための手段と、該第１パスに流された電流に基づいて第１ハイインピーダンスノードに、第１電流を供給するための手段と、該第２パスに流された電流に基づいて第２ハイインピーダンスノードに第２電流を供給するための手段とを含む、演算増幅器。
【請求項１４】
第１ハイインピーダンスノードにおいて直接的には寄生容量になるための手段を含む、請求項１３に記載の演算増幅器。
【請求項１５】
上記第２ハイインピーダンスノードを介して出力信号を出力するために上記第１ハイインピーダンスノードを介して制御信号を受け取る増幅器段を有する手段を含む、請求項１３に記載の演算増幅器。
【請求項１６】
利得が高く周波数帯域幅が狭い第１利得パスを供給する手段と、利得が低く周波数帯域幅が広い第２利得パスを供給する手段とを含む、請求項１３に記載の演算増幅器。
【請求項１７】
第１の極と、該第１の極よりも周波数が高い第２の極と、零とからなる全体的な利得応答を供給する手段を含む、請求項１６に記載の演算増幅器。
【請求項１８】
信号に基づいて第１カレントミラーを介して電流が流れるようにする工程と、
該信号に基づいて第２カレントミラーを介して電流が流れるようにする工程と、
該第１カレントミラーを介して第１ハイインピーダンスノードに第１電流を供給する工程と、
該第２カレントミラーを介して第２ハイインピーダンスノードに第２電流を供給する工程とを含む、信号増幅方法。
【請求項１９】
上記第１ハイインピーダンスノードにおいて、容量を直接的には寄生容量にする工程を含む、請求項１８に記載の方法。
【請求項２０】
上記第１ハイインピーダンスノードを介して受信された制御信号に基づいてトランジスタを制御する工程と、
該制御されたトランジスタに基づいて第２ハイインピーダンスノードにおいて出力信号を出力する工程とを含む、請求項１８に記載の方法。
【請求項２１】
利得が高く周波数帯域幅が狭いパスを介して上記信号を増幅する工程と、
利得が低く周波数帯域幅が広いパスを介して該信号を増幅する工程とを含む、請求項１８に記載の方法。
【請求項２２】
第１の極と、該第１の極よりも周波数が高い第２の極と、零とからなる全体的な利得応答を供給する工程を含む、請求項２１に記載の方法。
【請求項２３】
利得が高く周波数帯域幅が狭いパスを介して上記信号を増幅する工程と、
利得が低く周波数帯域幅が広いパスを介して該信号を増幅する工程と、
第１の極と、該第１の極よりも周波数が高い第２の極と、零とからなる全体的な利得応答を供給する工程とを含む、信号増幅方法。
【請求項２４】
上記全体的な利得応答を供給する工程は、上記第１の極よりも高い周波数においてほぼ９０度の利得位相を供給する工程を含む、請求項２３に記載の方法。
【請求項２５】
上記全体的な利得応答を供給する工程は、上記演算増幅器を含むフィードバックループにおいて、該フィードバックループの安定余裕を改善するために、第１非主要極にほぼ近接して零を供給する工程を含む、請求項２３に記載の方法。
【請求項２６】
第１容量を、第１ハイインピーダンスノードにおいて直接的に寄生容量にする工程を含む、請求項２３に記載の方法。
【請求項２７】
第２ハイインピーダンスノードにおいて第２容量を供給する工程を含む、請求項２６に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
[背景]
通常、信号の大きさを高めるために、電子回路に増幅器が用いられる。ここで、信号増幅量は、利得と呼ばれている。増幅器は、１つまたは複数のフィードバックループを含んだシステム、といったあらゆる適切な回路またはシステムに用いられる。増幅器の一形態として、演算増幅器が挙げられる。
【０００２】
演算増幅器は、２つの入力信号間の差を増幅し、単一の出力信号を供給する、差動増幅器である。この演算増幅器は、正端子または非反転入力端子、および、負端子または反転入力端子を含んでいる。該正端子が該負端子よりも正であれば、該出力信号はハイである。該負端子が該正端子よりも正であれば、該出力信号はローである。
【０００３】
通常、単段演算増幅器には、ハイインピーダンス出力ノードといった単一のハイインピーダンスノードが含まれている。該単段演算増幅器の利得の一次近似が、差動入力トランジスタの相互コンダクタンス×ハイインピーダンス出力ノードでのインピーダンス×可能な一定値によって与えられる。該単段演算増幅器の周波数応答の大きさおよび位相を含んだボード線図には、単一の最大ポールが含まれている。利得を高くするために、２段演算増幅器が用いられる。
【０００４】
２段演算増幅器では、単段演算増幅器を介した利得よりも著しく高い利得を提供するために、２つのハイインピーダンスノードが用いられる。これらの２つのハイインピーダンスノードと関連した２つの低周波数側のポールが、２段演算増幅器の周波数応答に存在している。該２つの低周波数側のポールは、この得られるシステムを不安定またはほぼ不安定にしてしまう。その結果、２段演算増幅器、および／または、２段演算増幅器を含むシステム、の安定余裕は低下する。
【０００５】
上記２段演算増幅器、および／または、該２段演算増幅器を含むシステム、の安定余裕を改善するために、該２段演算増幅器の周波数応答に零が導入される場合がある。しかし、通常、この新しい零は、サードポールを導入せずに、より高い周波数で加えられる。結果として、該演算増幅器、および／または、該演算増幅器を含むシステム、の安定余裕は改善するが、通常、この安定余裕を維持するために、大きなキャパシタが必要である。
【０００６】
これらの、および、他の理由から、本発明が必要である。
【特許文献１】ＵＳ  ６，９６５，２６８
【特許文献２】ＵＳ  ２００３/０１８１１８４
【特許文献３】ＵＳ  ６，６１１，１７３
【特許文献４】ＵＳ  ６，４７６，６７５
【特許文献５】ＵＳ  ５，９８６，５０２
【特許文献６】ＵＳ  ５，８２８，２６４
【特許文献７】ＵＳ  ４，９５９，６２２
【０００７】
［要約］
本発明の一側面は、第１カレントミラーと、第２カレントミラーと、トランジスタ差動対とを含んだ演算増幅器を提供する。該トランジスタ差動対は、該第１カレントミラーおよび該第２カレントミラーを介して電流を流すために２つの入力を受信するように構成されている。該第１カレントミラーは、第１電流を第１ハイインピーダンスノードに供給し、該第２カレントミラーは、第２電流を第２ハイインピーダンスノードに供給する。
【０００８】
［図面の簡単な説明］
添付図面は、本発明をさらに理解するために含まれており、本明細書の一部に組み込まれ、該一部の構成分をなすものとする。該図面は本発明の実施形態を示しており、詳細な説明とともに該図面を用いて本発明の原理を説明する。以下の詳細な説明を参照することによりより理解できるようになるにつれて、本発明の他の実施形態、および、本発明が対象とする利点の多くが容易に認識されるだろう。図面の構成要素は、必ずしも縮尺どおりではない。同様の部材には、同じ参照符号を付した。
【０００９】
図１は、演算増幅器の一実施形態を含む本発明の電子システムの一実施形態を示す図である。 
【００１０】
図２は、演算増幅器の一実施形態を示す図である。 
【００１１】
図３は、演算増幅器の一実施形態の全体的な利得の大きさと周波数、および、全体的な利得位相と周波数を示すボード線図である。
【００１２】
［詳細な説明］
以下の詳細な説明では、上記添付図面を参照する。該図面は、明細書の一部を構成し、本発明が実行される特定の実施形態を例証として示すものである。ここで、記載した図の方向に関して、「上端」、「下端」、「前」、「後ろ」、「先端」、「後端」などといった方向を示す用語を用いる。本発明の実施形態の構成要素を複数の異なる方向に位置づけできるので、該方向を示す用語は、図示するために用いられ、限定するためのものではない。他の実施形態を用いて構造的または論理的な変更を行っても、本発明の要旨を逸脱するものではない。したがって、以下の詳細な説明は、限定するためのものではなく、本発明の範囲は、添付の特許請求の範囲によって規定される。
【００１３】
図１は、演算増幅器２２の一実施形態を含む本発明の電子システム２０の一実施形態を示す図である。演算増幅器２２は、利得を低く、周波数帯域幅を広くするよう構成された第１利得パスと、利得を高く、周波数帯域幅を狭くするように構成された第２利得パスとを含む、２段演算増幅器である。全体的な利得周波数応答は、第１の極と、該第１の極よりも周波数の高い第２の極と、零とを含んでいる。演算増幅器２２は、第３の極を導入せずに、零を該演算増幅器の周波数応答に導入するように構成されている。結果として、演算増幅器２２および／または電子システム２０の安定余裕が改善され、この安定余裕の改善を、大きな補償キャパシタを用いずに行うことができる。
【００１４】
一実施形態では、電子システム２０はフィードバックループを含み、演算増幅器２２は該フィードバックループの一部である。該フィードバックループの一部は、上記零を用いて該フィードバックループシステムの第１非主要極を取り消すようになっている。結果として、このフィードバック開ループ位相余裕は上がり、電子システム２０の安定余裕は改善される。
【００１５】
一実施形態では、電子システム２０は、アドバンスドメモリバッファ(ＡＭＢ）回路である。他の実施形態では、電子システム２０は、演算増幅器２２のような演算増幅器を含むあらゆる適切なシステムであってもよい。
【００１６】
演算増幅器２２は、改善された安定余裕と、単段演算増幅器の利得よりも著しく高い利得とを提供する、２段演算増幅器である。一実施形態では、演算増幅器２２は、差動入力を受け取るように構成されたトランジスタ差動対を含んでいる。該トランジスタ差動対は、受け取った差動入力信号に基づいて第１カレントミラーおよび第２カレントミラーを介して電流を流す。該第１カレントミラーは、第１電流を１つのハイインピーダンスノードに供給し、該第２カレントミラーは、第２電流をもう１つのハイインピーダンスノードに供給する。
【００１７】
図２は、演算増幅器２２の一実施形態を示す図である。システム（例えば、電子システム２０）に演算増幅器２２を含むために、該システムは、反転または負の入力部２４、非反転または正の入力部２６、および／または、出力部２８に電気的に結合されている。演算増幅器２２は、バイアス電圧入力部３０において、バイアス電圧信号ＶＢを介してバイアスされ、２４の負の入力信号ＶＩＮ−と、２６の正の入力信号ＶＩＮ＋とを受信する。演算増幅器２２は、２８で出力信号ＶＯＵＴを出力する。演算増幅器２２の利得周波数応答は、第３の極を導入せずに零を含み、演算増幅器２２、および／または、該演算増幅器２２を含んだシステム、の安定余裕は、大きな補償キャパシタを用いずに改善される。
【００１８】
演算増幅器２２は、第１カレントミラー３２、第２カレントミラー３４、入力トランジスタ差動対３６、トランジスタ３８、バイアストランジスタ４０、および、出力トランジスタ４２を含んでいる。トランジスタ３８、バイアストランジスタ４０、出力トランジスタ４２の各トランジスタは、ｎチャネル金属酸化物半導体(ＮＭＯＳ）トランジスタである。入力トランジスタ差動対３６は、第１入力トランジスタ４４および第２入力トランジスタ４６を含んでいる。第１入力トランジスタ４４および第２入力トランジスタ４６の各トランジスタは、ＮＭＯＳトランジスタである。
【００１９】
第１入力トランジスタ４４のゲートは、負の入力部２４に電気的に結合されている。第２入力トランジスタ４６のゲートは、正の入力部２６に電気的に結合されている。第１入力トランジスタ４４のドレイン・ソースパスの一方は、第２入力トランジスタ４６のドレイン・ソースパスの一方、および、４８において、バイアストランジスタ４０のドレイン・ソースパスの一方に、電気的に結合されている。バイアストランジスタ４０のドレイン・ソースパスのもう一方は、５０において、基準電位（例えば、接地電位）に電気的に結合されている。バイアストランジスタ４０のゲートは、３０においてバイアス電圧ＶＢを受信するために、バイアス電圧入力部３０に電気的に結合されている。
【００２０】
第１カレントミラー３２は、第１カレントミラートランジスタ５２および第２カレントミラートランジスタ５４を含んでいる。第１カレントミラートランジスタ５２および第２カレントミラートランジスタ５４の各トランジスタは、ｐチャネル金属酸化物半導体(ＰＭＯＳ）トランジスタである。第１カレントミラートランジスタ５２のドレイン・ソースパスの一方は、５６において、出力ＶＤＤに電気的に結合されている。第１カレントミラートランジスタ５２のドレイン・ソースパスのもう一方は、５８において、第１入力トランジスタ４４のドレイン・ソースパスのもう一方と、第１カレントミラートランジスタ５２のゲートと、第２カレントミラートランジスタ５４のゲートとに、電気的に結合されている。第２カレントミラートランジスタ５４のドレイン・ソースパスの一方は、５６において、出力ＶＤＤに電気的に結合されている。第２カレントミラートランジスタ５４のドレイン・ソースパスのもう一方は、６０において、トランジスタ３８のドレイン・ソースパスの一方、および、出力トランジスタ４２のゲートに電気的に結合されている。トランジスタ３８のドレイン・ソースパスのもう一方は、５０において、基準電位に電気的に結合されている。トランジスタ３８のゲートは、３０においてバイアス電圧ＶＢを受信するために、バイアス電圧入力部３０に電気的に結合されている。
【００２１】
第２カレントミラー３４は、第３カレントミラートランジスタ６２および第４カレントミラートランジスタ６４を含んでいる。第３カレントミラートランジスタ６２および第４カレントミラートランジスタ６４の各トランジスタは、ＰＭＯＳトランジスタである。第３カレントミラートランジスタ６２のドレイン・ソースパスの一方は、５６において、出力ＶＤＤに電気的に結合されている。第３カレントミラートランジスタ６２のドレイン・ソースパスのもう一方は、６６において、第２入力トランジスタ４６のドレイン・ソースパスのもう一方と、第３カレントミラートランジスタ６２のゲートと、第４カレントミラートランジスタ６４のゲートとに電気的に結合されている。第４カレントミラートランジスタ６４のドレイン・ソースパスの一方は、５６において、出力ＶＤＤに電気的に結合されている。第４カレントミラートランジスタ６４のドレイン・ソースパスのもう一方は、２８において、出力トランジスタ４２のドレイン・ソースパスの一方に電気的に結合されている。出力トランジスタ４２のドレイン・ソースパスのもう一方は、５０において、上記基準電位に電気的に結合されている。
【００２２】
一実施形態では、２つのカレントミラー３２、３４のそれぞれの入力対出力比は、１である。他の実施形態では、第１カレントミラー３２の入力対出力比は、任意の適切な値であり、第２カレントミラー３４の入力対出力比は、任意の適切な値である。
【００２３】
演算増幅器２２は、第１キャパシタ６８、第２キャパシタ７０、および、点線で示した寄生キャパシタ７２を含んでいる。第１キャパシタ６８の一方と、寄生キャパシタ７２の一方とは、６０において、出力トランジスタ４２のゲートに電気的に結合されている。第１キャパシタ６８のもう一方と、寄生キャパシタ７２のもう一方とは、５０において、基準電位に電気的に結合されている。さらに第２キャパシタ７０の一方は、２８において、出力トランジスタ４２のドレイン・ソースパスの一方に電気的に結合されており、第２キャパシタ７０のもう一方は、５０において、基準電位に電気的に結合されている。
【００２４】
動作中、バイアストランジスタ４０は、３０において、バイアス電圧ＶＢを受信し、入力トランジスタ差動対３６にバイアスを与える。さらに、トランジスタ３８は、バイアス電圧ＶＢを３０で受信し、６０において、第１ハイインピーダンスノードを有している。出力トランジスタ４２のゲートは、６０において、第１ハイインピーダンスノードを介して信号を受け取り、出力トランジスタ４２を制御する。出力部２８は、２８において、第２ハイインピーダンスノードを有している。一実施形態では、トランジスタ３８は、バイアストランジスタ４０よりも小さい。
【００２５】
第１入力トランジスタ４４は、２４において、負の入力信号ＶＩＮ−を受け取り、第２入力トランジスタ４６は、２６において、正の入力信号ＶＩＮ＋を受け取る。２４の負の入力信号ＶＩＮ−が、２６の正の入力信号ＶＩＮ＋よりも大きいまたは正である場合、第１入力トランジスタ４４を介した電流は、第２入力トランジスタ４６を介した電流よりも大きい。したがって、差動入力トランジスタ３６は、第２カレントミラー３４と、第４カレントミラートランジスタ６４を介して流れる電流を低減する第３カレントミラートランジスタ６２とを介するよりも、第１カレントミラー３２と第１カレントミラートランジスタ５２とを介して、より多くの電流を導く。第１カレントミラートランジスタ５２を介した電流は、第２カレントミラートランジスタ５４を介して鏡映し、第１ハイインピーダンスノード６０は、より高い電圧レベルに帯電する。この高い電圧レベルにより、出力トランジスタ４２の伝導性が上がる。出力トランジスタ４２から流出する電流の増加、および、第４カレントミラートランジスタ６４が供給する電流の低減により、第２ハイインピーダンスノード２８が放電され、２８において、出力信号ＶＯＵＴの電圧レベルが低減される。したがって、２４の負の入力信号ＶＩＮ−が２６の正の入力信号ＶＩＮ＋よりも大きい場合、出力信号ＶＯＵＴは小さい。
【００２６】
２６の正の入力信号ＶＩＮ＋が、２４の負の入力信号ＶＩＮ−よりも大きいまたは正である場合、第２入力トランジスタ４６の伝導性は、第１入力トランジスタ４４のそれよりも高い。したがって、差動入力トランジスタ３６は、第１カレントミラー３２と、第２カレントミラートランジスタ５４を介して流れる電流を低減する第１カレントミラートランジスタ５２とを介するよりも、第２カレントミラー３４と第３カレントミラートランジスタ６２とを介してより多くの電流を導く。トランジスタ３８は、第１ハイインピーダンスノード６０を低い電圧レベルで放電する。該電圧レベルにより、出力トランジスタ４２の伝導性が下がり、出力トランジスタ４２を介してドレイン電流が低減される。第３カレントミラートランジスタ６２を介する電流は、第４カレントミラートランジスタ６４を介して鏡映し、出力トランジスタ４２を介して低減されたドレイン電流は、第４カレントミラートランジスタ６４を介して増加した電流と組み合わせて、第２ハイインピーダンスノード２８を高い電圧レベルで充電し、２８において、出力信号ＶＯＵＴの高い電圧レベルを供給する。したがって、２６の正の入力信号ＶＩＮ＋が、２４の負の入力信号ＶＩＮ−よりも大きいまたは正である場合、出力信号ＶＯＵＴは高くなる。
【００２７】
演算増幅器２２は、第１利得パスおよび第２利得パスを含んだ２段演算増幅器である。該第１利得パスの利得は低く、帯域パスは広い。該第２利得パスの利得は高く、帯域パスは狭いまたは小さい。
【００２８】
以下の方程式では、２つカレントミラー３２、３４のそれぞれの入力対出力比が１である、と仮定する。他の実施形態では、第１カレントミラー３２の入力対出力比が任意の適切な値であってもよく、第２カレントミラー３４の入力対出力比が任意の適切な値であってもよい。
【００２９】
演算増幅器２２の全体的な利得は、方程式Ｉによって与えられる。 
【００３０】
方程式Ｉ
【００３１】
【数１】
2007295566.tif 000003
【００３２】
ここで、ｇｍ３６は、第１入力トランジスタ４４と第２入力トランジスタ４６との相互コンダクタンスであり、ＲＯＵＴ６０は、第１ハイインピーダンスノード６０の等価抵抗であり、Ｃ６８は、第１キャパシタ６８の容量であり、Ｃ７２は、第１ハイインピーダンスノード６０に接続されている寄生キャパシタ７２の容量であり、ｇｍ４２は、出力トランジスタ４２の相互コンダクタンスであり、Ｃ７０は、第２キャパシタ７０の容量であり、ＲＯＵＴ２８は、第２ハイインピーダンスノード２８での等価抵抗である。
【００３３】
方程式Ｉによって与えられた演算増幅器２２の全体的な利得は、方程式ＩＩによって与えられる第１利得パスの低い利得および広い帯域幅の項と、方程式ＩＩＩによって与えられる第２利得パスの高い利得および狭い帯域幅の項とを含んでいる。
【００３４】
方程式ＩＩ
【００３５】
【数２】
2007295566.tif 000004
【００３６】
方程式ＩＩＩ
【００３７】
【数３】
2007295566.tif 000005
【００３８】
演算増幅器２２の全体的な利得は、方程式ＩＶによって与えられる第１の極ｆＰ１と、方程式Ｖによって与えられる第２の極ｆＰ２とを含んでいる。寄生キャパシタ７２に起因する第３の極は回避される。なぜなら、寄生キャパシタ７２の容量Ｃ７２が、直接的には、第１キャパシタ６８の容量Ｃ６８になるからである。
【００３９】
方程式ＩＶ
【００４０】
【数４】
2007295566.tif 000006
【００４１】
方程式Ｖ
【００４２】
【数５】
2007295566.tif 000007
【００４３】
さらに、演算増幅器２２の全体的な利得は、方程式ＶＩによって与えられる零ｆＺ０を含んでいる。ここで、ｆＺ０の近似式は、ＲＯＵＴ６０とｇｍ４２との積が１よりも大きい場合は有効である。
【００４４】
方程式ＶＩ
【００４５】
【数６】
2007295566.tif 000008
【００４６】
演算増幅器２２は、利得が低く周波数帯域幅の広い第１利得パスと、利得が高く周波数帯域幅が狭い第２利得パスとを含んだ、２段演算増幅器である。上記の全体的な利得周波数応答は、第３の極を導入せずに、周波数ｆＰ１での第１の極と、周波数ｆＰ２での第２の極と、周波数ｆＺ０での零とを含んでいる。
【００４７】
演算増幅器２２、および／または、演算増幅器２２を含んだシステム（例えば、電子システム２０）、の安定余裕を改善するために、ｇｍ４２および容量Ｃ６８の値が選び出されて、第１非主要極にほぼ隣接または近接した零ｆＺ０に位置づけられる。該第１非主要極は、第２の極ｆＰ２といった極、または、演算増幅器２２を含んだシステム中の他の極である。結果として、演算増幅器２２、および／または、演算増幅器２２を含んだシステム、の安定余裕は改善され、該安定余裕の改善は、大きな補償キャパシタを用いずに行われる。
【００４８】
図３は、１００での周波数に対する全体的な利得の大きさと、および、１０２での周波数に対する全体的な利得位相の演算増幅器２２の一実施形態を示すボード線図である。低周波数では、１００での全体的な利得の大きさは、１０４において最大値であり、該全体的な利得位相は、１０６において０度である。１０８の第１の極ｆＰ１に近い周波数において、１０２での該全体的な利得位相は、１１０において、９０度へと移行していく。１０８での第１の極ｆＰ１を超えた周波数では、１００での該全体的な利得の大きさは、１１２において低減し、１０２での該全体的な利得位相は、１１４において、９０度に移行する。
【００４９】
１１６での零ｆＺ０に近い周波数では、１０２での上記全体的な利得位相は、１２０において上昇する。１１６での零ｆＺ０では、１００での上記全体的な利得の大きさは低減しなくなり、１１８において、平坦な全体的な利得になる。１２２の第２の極ｆＰ２を超えた周波数では、１００での該全体的な利得の大きさは、１２４において低減する。１２２において第２の極ｆＰ２にほぼ隣接または近接して、１１６での零ｆＺ０を配置することにより、１０２での該全体的な利得位相は、１２６において、９０度の位相に戻る。１１６の零ｆＺ０は、１２２での第２の極ｆＰ２にほぼ近接して配置されており、１０２での該全体的な利得位相は、第１の極ｆＰ１を超えた周波数で、ほぼ９０度のままであり、演算増幅器２２を安定させる。
【００５０】
他の実施形態では、１１６での零ｆＺ０を、１２２での第２の極ｆＰ２にほぼ位置しているか、または、１２２での第２の極ｆＰ２よりも高い周波数で、しかし、１２２での第２の極ｆＰ２にほぼ隣接して位置することができ、これにより、全体的なループ利得のために十分な位相余裕を提供できる。他の実施形態では、１１６での零を、演算増幅器２２を含むシステムの第１非主要極にほぼ隣接して位置付けることができ、これにより、上記システムはより安定するようになる。
【００５１】
演算増幅器２２は、単段演算増幅器の利得の大きさよりも著しく大きい利得の大きさを有する２段演算増幅器である。演算増幅器２２は、第１の極ｆＰ１と、該第１の極ｆＰ１よりも周波数の高い第２の極ｆＰ２と、零ｆＺ０とを含んだ、全体的な利得応答を有している。一実施形態では、零ｆＺ０は、第２の極ｆＰ２にほぼ隣接して位置しており、上記全体的な利得位相は、第１の極ｆＰ１を超えた周波数において、ほぼ９０度のままである。結果として、演算増幅器２２の安定余裕は改善される。
【００５２】
特定の実施形態について図示しここに記載してきたが、当業者は、本発明の要旨を逸脱しない範囲で図示し記載した該特定の実施形態の代わりに、様々な他のおよび／または同等の形態を用いてもよいことを、認識するだろう。本出願は、ここで検討した該特定の実施形態の任意の適合例または変型例をも対象としている。したがって、本発明は特許請求の範囲およびそれに相当する部分によってのみ限定されるものである。
【図面の簡単な説明】
【００５３】
【図１】演算増幅器の一実施形態を含む本発明の電子システムの一実施形態を示す図である。
【図２】演算増幅器の一実施形態を示す図である。
【図３】演算増幅器の一実施形態の全体的な利得の大きさと周波数と、および、全体的な利得位相と周波数とを示すボード線図である。
【図１】
2007295566.tif 000009
【図２】
2007295566.tif 000010
【図３】
2007295566.tif 000011
【外国語明細書】
2007295566000001.pdf