(57)【要約】      （修正有）【課題】チップで発生する熱を、後面接地を通して放出して放熱特性を向上させることが可能であり、寄生成分の発生なしに電気的な接地を形成して電気的な特性を向上させることができる半導体パッケージを提供する。【解決手段】基板１１０と、上記基板１１０にパターン印刷された回路と電気的に連結されるように上記基板１１０の上部面にフリップチップボンディングされる少なくとも一つのチップ１２０と、上記チップ１２０の後面接地１２５が外部に露出されるように上記基板１１０上に成形させるモールド部１３０と、上記後面接地１２５と電気的に連結されるように上記モールド部１３０の外部面に備える導電金属層１４０とを含む。【選択図】図２
2007067407.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板にパターン印刷された回路と電気的に連結されるように前記基板の上部面にフリップチップボンディングされる少なくとも一つのチップと、
前記チップの後面接地が外部に露出されるように前記基板上に成形させるモールド部と、
前記後面接地と電気的に連結されるように前記モールド部の外部面に備える導電金属層とを含む後面接地型フリップチップ半導体パッケージ。
【請求項２】
前記基板は、前記チップがフリップチップボンディングされるバンプボールと上端が連結される少なくとも一つの放熱用ビアホールと、
前記放熱用ビアホールの下端を連結する金属連結パッドと、
を備えることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項３】
前記基板は、下部面に前記導電金属層と接地される少なくとも一つの下部接地パッドを備えることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項４】
前記下部接地パッドは、前記基板がメイン基板の上部面に搭載される際、前記メイン基板の接地電極と電気的に連結されることを特徴とする、請求項３に記載の後面接地型フリップチップ半導体パッケージ。
【請求項５】
前記基板は、上部面に前記導電金属層と接地される少なくとも一つの上部接地パッドを備えており、
前記上部接地パッドは前記基板に少なくとも一つ形成された接地用ビアホールの上端と連結され、前記接地用ビアホールの下端は前記基板の下部面に形成された金属連結パッドと連結されることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項６】
前記金属連結パッドは、前記基板に形成された少なくとも一つの放熱用ビアホールの下端と連結されることを特徴とする、請求項５に記載の後面接地型フリップチップ半導体パッケージ。
【請求項７】
前記金属連結パッドは、前記基板がメイン基板の上部面に搭載される際、前記メイン基板の電極と連結されることを特徴とする、請求項５に記載の後面接地型フリップチップ半導体パッケージ。
【請求項８】
前記モールド部は、前記後面接地を外部露出させることができるよう前記後面接地と同高さに備えることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項９】
前記モールド部は、前記後面接地より高い高さに備えられ前記後面接地が外部露出されるように研磨加工されることを特徴とする請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１０】
前記モールド部は、前記後面接地より高い高さに備えられ前記後面接地が外部露出される露出孔を具備することを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１１】
前記露出孔は、前記後面接地の面積より小さく具備することを特徴とする、請求項１０に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１２】
前記モールド部は、前記後面接地を外部露出させることができるように前記チップの下部面より高く、前記チップの上部面より低い高さに具備されることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１３】
前記モールド部は、接着性素材で具備されることを特徴とする請求項１２に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１４】
前記接着性素材は、ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅｆｉｌｍ）、ＮＣＦ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ）、ＡＣＰ（ａｎｉｓｏｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅｐａｓｔｅ）及びＮＣＰ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅｐａｓｔｅ）のいずれか一つから成ることを特徴とする請求項１３に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１５】
前記導電金属層は、スパッタリング（ｓｐｕｒｔｔｅｒｉｎｇ）工程または蒸発（ｅｖａｐｏｒａｔｉｎｇ）工程によって具備されることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１６】
前記導電金属層は、電解メッキ工程または無電解メッキ工程によって具備されることを特徴とする、請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【請求項１７】
前記基板は、受動素子をさらに含むことを特徴とする請求項１に記載の後面接地型フリップチップ半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、後面接地を有するフリップチップ半導体パッケージに関し、より詳しくはチップで発生する熱を後面接地を介して放出して放熱特性を向上させ、寄生成分の発生なしに電気的な接地を形成して電気的な特性を向上させることができる後面接地型フリップチップ半導体パッケージに関する。
【背景技術】
【０００２】
近年、個人携帯通信の発展とともに多数の素子、或は部品等が高集積で多機能形態に実現されており、これは様々なソフトウェア的発展と、ＩＣ統合技法などによって実現されるが、この中で優れている特徴が各部品単位、或はブロックに続いてシステム全体的にモジュール化の傾向を示すことである。
【０００３】
特にこのようなモジュール実現は、その集積度を高めるために様々な方式の基板、或はパッケージ（ｐａｃｋａｇｅ）方式を採択している。その中でフリップチップパッケージ（ｆｌｉｐ−ｃｈｉｐ ｐａｃｋａｇｅ）またはウェーハレベルチップスケールパッケージ（ｗａｆｅｒ−ｌｅｖｅｌ ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）もその一例である。
【０００４】
このようなフリップチップ形態のパッケージは、電気的特性面において基板に搭載されたＩＣチップを複数個の金属ワイヤでワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）する形態のパッケージに比して寄生インダクタンス（ｉｎｄｕｃｔａｎｃｅ）を減らすことが可能であり、製品大きさ面において基板の上部面と対面するフットプリント（ｆｏｏｔ−ｐｒｉｎｔ）面積をチップ大きさに縮小することができるので、モジュール化時に空間的に多くの長所を有しており、これにより高集積化されたモジュール実現及び多数の入出力ピンがある製品に多く採用されており、単一ＩＣ製品でも製品大きさや厚さを減らすために使用される。
【０００５】
図１は、一般的な半導体パッケージの多様な形態を示した断面図であって、示しているように、基板１の上に搭載される多様な大きさのチップ１０、２０はバンプボール１１を介して基板上にフリップチップボンディング方式で具備されるか、基板１の上の所定位置に取り付けられた後、複数個の金属ワイヤ２１を媒介にしてワイヤボンディング方式で具備され、上記基板１の上にはチップ１０、２０と共に多様な形態の実装部品２が搭載される。
【０００６】
また、基板１の上に一つのチップ２０を下部部品にしてワイヤボンディング方式で搭載した後、その上部面にさらに他のチップ１０を上部部品にしてフリップチップボンディング方式で搭載する上下積層する形態でも具備され得る。
【０００７】
上記基板１は、図１（ａ）、（ｂ）に示しているように、上部面に搭載されたチップ１０、２０と共に実装部品を外部環境から保護できるようモールド部３を樹脂材で成形して具備するか、図１（ｃ）に示しているように、上記基板１の上部面に下部端が固定される金属蓋４を設けた。
【０００８】
このようなフリップチップボンディング方式は、主に信号処理、及び受信端または送信端のドライド端のような数百ｍＷ以下の低電力素子に採用されるので、フリップチップボンディングされたチップ１０で発生する熱は大きく考慮しなくても作動上、問題とならなかった。
【０００９】
そして、上記チップ１０、２０で発生する熱は、バンプボール１１と、モールド部３またはチップの下部面に具備された熱放出用ビアホール５を通して外部に放出することができるので、熱に起因する特性低下をもたらしていなかった。
【００１０】
一方、フリップチップボンディングされるチップ１０が電力増幅器のように数百ｍＷ以上の高出力素子で採用される場合、図１（ａ）、（ｃ）に示しているように、ウェーハスルービアホール（ｗａｆｅｒ  ｔｈｒｏｕｇｈ ｖｉａ ｈｏｌｅ）工程によってチップ１０の後面に形成された後面接地１５とバンプボール１１が互いに電気的に連結されるようにし、上記基板１には上記バンプボール１１と上端が接し、上記基板１の下部面に形成された放熱層７と下端が接するさらに他の放熱用ビアホール６を具備して熱を外部に放出する経路を形成した。
【００１１】
しかし、このような経路を通して上記チップ１０で発生した熱を外部に全て放出することが困難であり、このためにパッケージ製品の熱特性を向上させるのに限界があった。
【００１２】
また、図１に示しているように、ワイヤボンディングされるチップ２０はボンディング構造上、基板１と対応するように、下部に向かう後面接地２５がダイパッチ（ｄｉｅ ｐａｔｃｈ）２６を媒介にして上記基板に形成されたビアホール５と電気的に連結されて接地される一方で、フリップチップボンディングされるチップ１０は上部に向かう後面接地１５がチップ内に形成されたウェーハスルービアホール（図示せず）、バンプボール１１を通して基板に形成されたビアホール５と電気的に連結されて接地される。
【００１３】
これにより、フリップチップボンディングされたチップ１０の後面接地１５の構造ではウェーハスルービアホール（図示せず）、バンプボール１１を経る経路が追加されるので、寄生インダクタンス値が大きくなり、これによって製品の電気的特性が低下される問題点があった。
【００１４】
また、フリップチップボンディングされたチップ１０の後面接地１５が基板１に接地されない場合、上記チップ１０で発生した高周波信号が上記後面接地１５を介して隣接する他のチップ部品に影響し、外部電波による雑音が発生する恐れがあるので、特性が敏感で使用周波数が高く、大電力の信号を処理するチップで放熱問題と共に電波放射及び電波雑音による問題が深刻になる恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
したがって、本発明は上記のような従来の問題点を解消するために提案されたもので、その目的はチップで発生する熱を後面接地を通して放出して放熱特性を向上させることができる後面接地型フリップチップ半導体パッケージを提供することである。
【００１６】
本発明の他の目的は、寄生成分の発生なしに電気的な接地を形成して電気的な特性を向上させることができる後面接地型フリップチップ半導体パッケージを提供することである。
【００１７】
本発明のさらに他の目的は、チップの内部電波が外部に発散され信号干渉を引き起こし、外部電波がチップの内部に流れ込まれることを防止することができる後面接地型フリップチップ半導体パッケージを提供することである。
【課題を解決するための手段】
【００１８】
上記のような目的を達成するための技術的構成として、本発明は、基板と、上記基板にパターン印刷された回路と電気的に連結されるように上記基板の上部面にフリップチップボンディングされる少なくとも一つのチップと、上記チップの後面接地が外部に露出されるように上記基板上に成形させるモールド部と、上記後面接地と電気的に連結されるように上記モールド部の外部面に備えられる導電金属層とを含む後面接地型フリップチップ半導体パッケージを提供する。
【００１９】
好ましくは、上記基板は上記チップがフリップチップボンディングされるバンプボールと上端が連結される少なくとも一つの放熱用ビアホールと、上記放熱用ビアホールの下端が連結される金属連結パッドとを備える。
【００２０】
好ましくは、上記基板は下部面に上記導電金属層と接地される少なくとも一つの下部接地パッドを備える。
【００２１】
より好ましくは、上記下部接地パッドは上記基板がメイン基板の上部面に搭載される際、上記メイン基板の接地電極と電気的に連結される。
【００２２】
好ましくは、上記基板は上部面に上記導電金属層と接地される少なくとも一つの上部接地パッドを具備し、上記上部接地パッドは上記基板に少なくとも一つ形成された接地用ビアホールの上端と連結され、上記接地用ビアホールの下端は上記基板の下部面に形成された金属連結パッドと連結される。
【００２３】
より好ましくは、上記金属連結パッドは上記基板に形成された少なくとも一つの放熱用ビアホールの下端と連結される。
【００２４】
より好ましくは、上記金属連結パッドは上記基板がメイン基板の上部面に搭載される際、上記メイン基板の電極と連結される。
【００２５】
好ましくは、上記モールド部は上記後面接地を外部露出させることができるように、上記後面接地と同高さに備えられる。
【００２６】
好ましくは、上記モールド部は上記後面接地より高い高さに備えられ上記後面接地が外部露出されるように研磨加工される。
【００２７】
好ましくは、上記モールド部は上記後面接地より高い高さに備えられ、上記後面接地が外部露出される露出孔を具備する。
【００２８】
より好ましくは、上記露出孔は上記後面接地の面積より小さく具備される。
【００２９】
好ましくは、上記モールド部は上記後面接地を外部露出させることができるように上記チップの下部面より高く、上記チップの上部面より低い高さに備えられる。
【００３０】
より好ましくは、上記モールド部は接着性素材で具備される。
【００３１】
より好ましくは、上記接着性素材はＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＮＣＦ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ）、ＡＣＰ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）及びＮＣＰ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）のいずれか一つから成る。
【００３２】
好ましくは、上記導電金属層はＣＶＤスパッタリング（ｓｐｕｒｔｔｅｒｉｎｇ）工程または蒸発（ｅｖａｐｏｒａｔｉｎｇ）工程によって具備される。
【００３３】
好ましくは、上記導電金属層は電解メッキ工程または無電解メッキ工程によって具備される。
【００３４】
好ましくは、上記基板は受動素子をさらに含む。
【発明の効果】
【００３５】
本発明によれば、基板上にフリップチップボンディングされたチップを包むように成形するモールド部の外部面にチップの後面接地と電気的に連結される導電金属層を具備することによって、チップの内部を通過することなく導電金属層を介して連結される接地経路を形成することができるので、チップ動作時、寄生成分が発生されることを防止して製品の信頼性を高めることができる。
【００３６】
そして、上記チップで発生した熱をモールド部に具備される導電金属層と共に基板の放熱用ビアホールを通して外部に放出することができるので、製品の放熱特性を向上させることができる。
【００３７】
また、モールド部の外部の全体面に具備される導電金属層を接地面積に活用することができるので、製品の接地性能を向上させることができるばかりでなく、外部の有害電子波が流れ込まれることを遮る遮蔽性能を高め、製品の信頼性をなお一層向上させることができる。
【００３８】
そして、チップの動作時に発生する信号が外部に不要に放射され隣接するチップと信号干渉を引き起こしたり、外部の有害な信号がチップの内部に流れ込まれることを根本的に遮断することができるので、製品の電気的特性を向上させることができる。
【００３９】
また、モールド部の成形高さを後面接地を外部露出させながらこれより高く具備することによって、チップが外部環境から電気的な影響を受けることを最小にすることができるので、製品の電気的な特性を安定的に維持することができる。
【００４０】
そして、モールド部を接着性素材でチップより低い高さで具備することによって、接地パッドとの結合力を高めながらパッケージの高さを減らすことができるので、製品の接地性能を向上させるのは勿論、製品の小型化設計を可能にする効果が得られる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明について添付された図面に用いてより詳しく説明する。
【００４２】
図２は、本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示した断面図であり、本発明のフリップチップ半導体パッケージ１００は示しているように、後面接地を介してメイン基板と連結される熱放出経路を形成し、メイン基板と連結される接地経路を形成する構造を有するもので、これは基板１１０と、チップ１２０と、モールド部１３０及び導電金属層１４０とを含んで構成される。
【００４３】
上記基板１１０は上部面に多様な回路がパターン印刷され、上記回路に合わせて少なくとも一つのチップ１２０と受動素子１２９が上部面に実装される。
【００４４】
このような基板１１０には少なくとも一つの放熱用ビアホール１１２を備え、上記放熱用ビアホール１１２は上記基板１１０の下部面に形成された金属連結パッド１１４と連結され、上記金属連結パッド１１４の近辺には少なくとも一つの下部接地パッド１１６を具備する。
【００４５】
上記チップ１２０は下部面にアレイタイプで一定の間隔を置いて多数のボールパッド（図示せず）を形成しており、上記チップ１２０のボールパッドは上記基板１１０との電気的連結のために多数のバンプボール１２１を介して上記基板１１０の上部面にフリップチップボンディングされる少なくとも一つのチップ部品である。
【００４６】
この際、上記バンプボール１２１は上記基板１１０に形成された放熱用ビアホール１１２の上端と連結され、上記放熱用ビアホール１１２の下端は上記基板１１０の下部面に形成された金属連結パッド１１４と連結され、上記金属連結パッド１１４は上記基板１１０がメイン基板Ｍの上部面に搭載される際、上記メイン基板Ｍの連結パッド１１３と接するようになる。
【００４７】
これにより、上記チップ１２０で発生する熱は上記放熱用ビアホール１１２、金属連結パッド１１４と、連結パッド１１３とを介してメイン基板Ｍの側に伝達される経路を通して放熱される。
【００４８】
上記基板１１０の下部面に具備する下部接地パッド１１６は上記基板１１０がメイン基板Ｍの上部面に搭載される際、上記メイン基板Ｍの接地電極１１５と電気的に連結される。
【００４９】
これにより、上記チップ１２０のフリップチップボンディング組立の構造上、上部に向かう後面接地１２５は、上記導電性金属層１４０と、下部接地パッド１１６及び接地電極１１５とを介してメイン基板Ｍと連結される接地経路を形成するようになる。
【００５０】
また、上記基板１１０の上部面には上記チップ１２０と共にその周辺の受動素子１２９を外部環境から保護できるように、エポキシ樹脂のような樹脂物で成形するモールド部１３０を具備する。
【００５１】
この際、上記モールド部１３０は上記チップ１２０の後面接地１２５を外部に露出させることができる様々な方法の一つとして上記モールド部１３０の成形時、上記チップ１２０の後面接地１２５が上記モールド部１３０の上部面と同高さで備えて外部露出されるよう、上記モールド部１３０は後面接地１２５と同高さを有することが好ましい。
【００５２】
また、上記モールド部１３０が上記後面接地１２５を含むチップ１２０の全体を包む場合、上記モールド部１３０の上部面を研磨加工することによって上記後面接地１２５が徐々に研磨加工されるモールド部１３０の上部面を通して外部に露出されても良い。
【００５３】
ここで、上記モールド部１３０は上記後面接地１２５の外部露出面積を最大にできるように上記後面接地１２５の下部面と対応する高さまで研磨加工され得る。
【００５４】
そして、上記導電性金属層１４０は上記チップ１２０の後面接地１２５をメイン基板Ｍと電気的に連結できるように上記後面接地１２５を外部露出させるように成形されたり、研磨加工されたモールド部１３０の外部面に一定の厚さに具備される金属層である。
【００５５】
本発明の後面接地型フリップチップ半導体パッケージの第１実施例を製造する工程は、図３ａ及び図３ｂに示しているように、放熱用ビアホール１１２と、金属連結パッド１１４及び下部接地パッド１１６とを有する基板１１０を設けた後、上記基板１１０の上にパターン印刷された回路に合わせて少なくとも一つのチップ１２０を多数のバンプボール１２１を介してフリップチップボンディングし、上記チップ１２０の近辺にも少なくとも一つの受動素子１２９を搭載する。
【００５６】
この際、上記多数のバンプボール１２１のいずれか一つはチップで発生する熱を上記放熱用ビアホール１１２を通して放出できるように上記ビアホール１１２と対応して配置される。
【００５７】
そして、図３ｃに示しているように、上記基板１１０の上にフリップチップボンディングされたチップ１２０は、その下部面と基板１１０の間にアンダーフィル材１２４を充填するアンダーフィル工程が行われ、図３ｄ、図３ｅに示しているように、上記基板１１０の上に搭載されたチップ１２０と受動素子１２９を外部の環境から保護できるよう、これらを包んで保護するモールド部１３０を成形する。
【００５８】
この際、上記モールド部１３０が上記後面接地１２５より高い形成高さに成形させる場合、上記後面接地１２５を外部に露出させることができるように上記モールド部１３０の上部面を研磨する研磨工程が伴われる。
【００５９】
そして、上記モールド部１３０が上記後面接地１２５と同一な形成高さに成形させる場合、上記後面接地１２５は上記モールド部１３０を通して外部に露出される。
【００６０】
続いて、図３ｆに示しているように、上記モールド部１３０の外部面にはスパッタリング（ｓｐｕｒｔｔｅｒｉｎｇ）または蒸発（ｅｖａｐｏｒａｔｉｎｇ）工程のような半導体基盤工程によって導電性金属材料を一定の厚さで形成して導電性金属層１４０を具備するようになる。
【００６１】
即ち、上記導電性金属層１４０は電気及び熱伝導性の優れた金属素材である金、銀、銅、アルミニウムなどを選択的に利用することが好ましく、その蒸着方法においても、金属塊を蒸発装備（ｅｖａｐｏｒａｔｏｒ）に入れ込んでＥ−ビーム（ｂｅａｍ）あるいは電流で加熱液化させた後、気化させる金属蒸発（ｍｅｔａｌ  ｅｖａｐｏｒａｔｉｏｎ）方式を使用することができる。
【００６２】
もしくは、金、銀、銅、アルミニウムなどの金属ターゲット（ｔａｒｇｅｔ）にプラズマを形成して金属を蒸着させるスパッタリング方式も後面接地用導電性金属層を形成する方法で使用することができる。
【００６３】
このような半導体基盤工程の以外にも簡単な設備及び装備でできるメッキ方式でも後面接地のための金属層を形成することができ、ここには金、銅などのシード（ｓｅｅｄ）金属をモールドの表面に形成して電解溶液に電気を加えることにより銅または金などをメッキする電気電解メッキ方式と電気を利用せずにイオン結合によりメッキを形成する無電解メッキ方式を使用することができる。
【００６４】
この際、無電解メッキ時には一般的なメッキ手順に合わせてパラジウムなどの触媒剤の使用などの工程順を経らなければならない。
【００６５】
このような導電性金属層１４０は上記モールド部１３０の外部面の全体に具備され、その下部端は上記基板１１０の下部面に形成された下部接地パッド１１６と接するように具備されることが好ましい。
【００６６】
そして、図３ｇに示しているように、上記導電性金属層１４０が具備された基板１１０をメイン基板Ｍの上に搭載すると、上記基板１１０の放熱用ビアホール１１２と金属連結パッド１１４がメイン基板Ｍの連結パッド１１３と接着するようになり上記チップで発生した熱を基板１１０の側に放出する熱放出経路を形成することができるのである。
【００６７】
また、上記導電性金属層１４０は上記メイン基板Ｍの接地電極１１５とソルダ材Ｓを介して電気的に連結されるチップの内部を通過せず導電性金属層１４０と、接地電極１１５とで連結される接地経路を形成することができるので、寄生成分が発生されることを防止することができるのである。
【００６８】
これと共に、上記導電性金属層１４０と接地電極１１５によってモールド部１３０の外部面全体を接地面積に活用できるので、上記チップ１２０で発生した信号が外部に放射され隣接するチップと信号干渉を引き起こしたり、外部の信号が内部に流れ込まれることを遮断することができるのである。
【００６９】
図４は、本発明による後面接地型フリップチップ半導体パッケージの第２実施例を示した断面図であって、本発明のパッケージ１００ａは示しているように基板１１０と、チップ１２０と、モールド部１３０及び導電性金属層１４０とで構成されるが、同一な部材に対して同一符号を付し、これに対する説明は省略する。
【００７０】
上記基板１１０にはその上部面にフリップチップボンディングされるチップ１２０のバンプボール１２１と上端が連結される放熱用ビアホール１１２と共に上記基板１１０の上部面に形成される上部接地パッド１１８と上端が連結される接地用ビアホール１１２１を各々具備する。
【００７１】
上記放熱用ビアホール１１２と接地用ビアホール１１２１の各下部端は上記基板１１０の下部面に形成される金属連結パッド１１４ａと連結され、上記金属連結パッド１１４ａは上記基板１１０がメイン基板Ｍの上部面に搭載される際、上記メイン基板の電極と電気的に連結される。
【００７２】
上記導電性金属層１４０は、上記チップ１２０の後面接地１２５と電気的に連結なれながら上記基板１１０の上部接地パッド１１８と連結されるように上記モールド部１３０の外部面に具備されることにより、上記後面接地１２５と、導電性金属層１４０と、上部接地パッド１１８と、接地用ビアホール１１２１及び金属連結パッド１１４ａとを通してメイン基板Ｍに至る接地経路を形成するようになる。
【００７３】
本発明の後面接地型フリップチップ半導体パッケージの第２実施例を製造する工程は、図５（ａ）、（ｂ）に示しているように、放熱用ビアホール１１２と、接地用ビアホール１１２１と、金属連結パッド１１４及び上部接地パッド１１８とを有する基板１１０を設けた後、上記基板１１０の上に少なくとも一つのチップ１２０を多数のバンプボール１２１を介してフリップチップボンディングし、上記チップ１２０の近辺には少なくとも一つの受動素子１２９を搭載する。
【００７４】
上記多数のバンプボール１２１のいずれか一つは、上記放熱用ビアホール１１２の上端に連結され、上記上部接地パッド１１８は接地用ビアホール１１２１の上端と連結される。
【００７５】
そして、図５（ｃ）、（ｄ）に示しているように、上記基板１１０とこれにフリップチップボンディングされたチップ１２０の間にアンダーフィル材１２４を充填するアンダーフィル工程を行った後、上記チップ１２０と受動素子１２９とを外部環境から保護できるようにこれらを包んで保護するモールド部１３０を成形する。ここで、上記モールド部１３０は外側枠から上記上部接地パッド１１８が外部に露出されるように成形しなければならない。
【００７６】
この際、上記モールド部１３０が上記チップの後面接地１２５より高い形成高さに成形させる場合、図５（ｅ）に示しているように上記後面接地１２５を外部に露出させることができるように上記モールド部１３０の上部面を研磨する研磨工程が伴われる。
【００７７】
上記モールド部１３０が上記後面接地１２５と同一な形成高さに成形させる場合、上記後面接地１２５は図５（ｅ）に示しているように、上記モールド部１３０を通して外部に露出される。
【００７８】
続いて、上記モールド部１３０の外部面には図５（ｆ）に示しているように、ＣＶＤ、スパッタリング（ｓｐｕｒｔｔｅｒｉｎｇ）、蒸発（ｅｖａｐｏｒａｔｉｎｇ）工程によって導電性金属材料を一定の厚さに形成して導電性金属層１４０を具備する。
【００７９】
このような導電性金属層１４０は、上記モールド部１３０の外部面全体に具備され、その下部端は上記基板１１０の上部面に形成された上部接地パッド１１８と接するように具備されることが好ましい。
【００８０】
そして、上記後面接地１２５が導電性金属層１４０に連結されたパッケージ１１０ａをメイン基板Ｍに搭載するようになると、上記基板１１０の放熱用と、接地用ビアホール１１２、１１２１と連結された金属連結パッド１１４ａがメイン基板Ｍの電極と連結される上記チップから発生される熱を基板１１０側に放出する熱放出経路を形成すると同時に接地経路を形成するようになる。
【００８１】
図６は本発明による後面接地型フリップチップ半導体パッケージの第３実施例を示した断面図であり、本発明のパッケージ１００ｂは基板１１０と、チップ１２０と、モールド部１３０及び導電性金属層１４０とで構成され、同一な部材に対して同一符号を付し、詳細な説明は省略する。
【００８２】
上記モールド部１３０が上記チップ１２０の後面接地１２５より高い高さに成形させる際、上記後面接地１２５と対応するモールド部１３０に上記後面接地１２５を外部に露出させることができるように露出孔１３５を具備し、上記露出孔１３５は上記後面接地１２５の面積より小さい大きさで具備される。
【００８３】
これにより、上記モールド部１３０は後面接地１２５までモールド部が成形され、成形されたモールド部を研磨加工する構造に比べて成形高さが高いので、体積が大きくなるという短所があるのに対し、上記チップを外部環境から保護する能力をより向上させることができるという長所があり製品の信頼性を高めることができる。
【００８４】
また、上記後面接地１２５を利用した接地経路が不要な、さらに他のチップ１２０を基板１１０の上に複合的に具備してパッケージを構成する適した構造を有することである。
【００８５】
図７は、本発明による後面接地型フリップチップ半導体パッケージの第４実施例を示した断面図であって、本発明のパッケージ１００ｃは基板１１０と、チップ１２０と、モールド部１３０ｃ及び導電性金属層１４０とで構成され、同一な部材に対して同一符号を付し、詳細な説明は省略する。
【００８６】
上記モールド部１３０ｃは、上記基板１１０の上にフリップチップボンディングされたチップ１２０の後面接地１２５を外部露出させることができるように上記チップ１２０の下部面より高く、上記チップ１２０の上部面より低い高さに備えられる。
【００８７】
このようなモールド部１３０ｃは、上記基板１１０の上部接地パッド１１８との結合力を高めることができるように接着性素材で具備され、これはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＮＣＦ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）、ＡＣＰ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）及びＮＣＰ（ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）のいずれか一つを選択して使用する。
【００８８】
これにより、上記モールド部１３０ｃが接着性素材として上記チップ１２０の上部面より低く具備されると、上部接地パッドとの結合力を高めて接地性能を向上させ、パッケージの体積を減らして製品の小型化を図ることができるのである。
【００８９】
そして、上記モールド部１３０ｃから外部露出されるチップ１２０は、導電性金属層１４０によって外部環境から保護される。
【００９０】
本発明は、特定の実施例に係って図示し説明したが、以下の請求範囲によって備えられる本発明の精神や分野を外れない範囲内において本発明が多様に改造及び変化され得ることを、当業界において通常の知識を有する者は容易にわかることを明らかにして置く。
【図面の簡単な説明】
【００９１】
【図１】一般的な半導体パッケージの多様な形態を示す断面図である。
【図２】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す断面図である。
【図３ａ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｂ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｃ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｄ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｅ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｆ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図３ｇ】本発明による後面接地型フリップチップ半導体パッケージの第１実施例を示す工程流れ図である。
【図４】本発明による後面接地型フリップチップ半導体パッケージの第２実施例を示す断面図である。
【図５】本発明による後面接地型フリップチップ半導体パッケージの第２実施例を示す工程流れ図である。
【図６】本発明による後面接地型フリップチップ半導体パッケージの第３実施例を示す断面図である。
【図７】本発明による後面接地型フリップチップ半導体パッケージの第４実施例を示す断面図である。
【符号の説明】
【００９２】
１１０  基板
１１２  放熱用ビアホール
１１２１  接地用ビアホール
１１６  下部接地パッド
１１８  上部接地パッド
１２０  チップ
１２１  バンプボール
１２５  後面接地
１３０  モールド部
１３５  露出孔
１４０  導電性金属層
Ｍ  メイン基板
【図１】
2007067407.tif 000003
【図２】
2007067407.tif 000004
【図３ａ】
2007067407.tif 000005
【図３ｂ】
2007067407.tif 000006
【図３ｃ】
2007067407.tif 000007
【図３ｄ】
2007067407.tif 000008
【図３ｅ】
2007067407.tif 000009
【図３ｆ】
2007067407.tif 000010
【図３ｇ】
2007067407.tif 000011
【図４】
2007067407.tif 000012
【図５】
2007067407.tif 000013
【図６】
2007067407.tif 000014
【図７】
2007067407.tif 000015