(57)【要約】【課題】アイソレーションや放熱特性を劣化させることなく、携帯通信機器の小型化、低価格化を可能とする送受信チップパッケージを提供すること。【解決手段】送信用のフィルタを有する送信チップ１２Ｔ、１４Ｔと、受信用のフィルタを有する受信チップ１２Ｒ、１４Ｒとを積層し接合させて送受信パッケージ１２、１４を構成し、放熱特性を劣化させないように、送受信パッケージ１２、１４の送信チップ１２Ｔ、１４Ｔをインピーダンス整合回路１８を内蔵するインターポーザ基板１６に搭載する。【選択図】図１
2007134795.tif 000002
【特許請求の範囲】
【請求項１】
送信用のフィルタを有する送信チップと、
受信用のフィルタを有する受信チップと
を有し、前記送信チップと前記受信チップとを積層した、送受信パッケージ。
【請求項２】
前記送信用及び受信用のフィルタは帯域通過フィルタである、請求項１に記載の送受信パッケージ。
【請求項３】
前記送信用及び受信用の帯域通過フィルタは、圧電膜とこれを挟む第１及び第２の電極層とからなる共振器を有する、請求項２に記載の送受信パッケージ。
【請求項４】
前記共振器は空洞を有するフイルムバルク音響共振器である、請求項３に記載の送受信パッケージ。
【請求項５】
前記送信チップに形成された前記共振器と前記受信チップに形成された前記共振器とを対向させて、前記送信チップと前記受信チップとを接合させた、請求項４に記載の送受信パッケージ。
【請求項６】
前記共振器の前記空洞が形成された前記送信チップ面と前記共振器の前記空洞が形成された前記受信チップ面とを対向させて、前記送信チップと前記受信チップとを接合させた、請求項５に記載の送受信パッケージ。
【請求項７】
前記送信チップと前記受信チップとの間に配置され、前記送信チップと前記受信チップとをその両者の周辺部で接合する接合部材を有する、請求項５に記載の送受信パッケージ。
【請求項８】
前記接合部材は、前記送信チップに形成された前記共振器及び前記受信チップに形成された前記共振器を取り囲む、請求項７に記載の送受信パッケージ。
【請求項９】
前記送信チップに形成され、外部回路に電気的に接続される外部接続端子及び貫通ビアを有する、請求項１に記載の送受信パッケージ。
【請求項１０】
前記送信チップに形成された中継電極パッドと、前記受信チップに形成された電極パッドとを接続させた、請求項９に記載の送受信パッケージ。
【請求項１１】
前記送信用の帯域通過フィルタの通過帯域と前記受信用の前記帯域通過フィルタの通過帯域とが異なる、請求項２に記載の送受信パッケージ。
【請求項１２】
前記送信用の帯域通過フィルタ又は前記受信用の帯域通過フィルタが複数設けられ、これら通過帯域が互いに異なっており、これらのフィルタがより低周波の帯域通過フィルタの領域内に配置されている、請求項１１に記載の送受信パッケージ。
【請求項１３】
前記送信用の帯域通過フィルタ及び前記受信用の帯域通過フィルタの通過帯域が異なるように、前記送信チップと前記受信チップとを接合させた、請求項１２に記載の送受信パッケージ。
【請求項１４】
請求項１〜請求項１３のいずれか１項に記載の送受信パッケージの実装構造であって、
基板に前記送受信パッケージが搭載され、前記送信チップが前記受信チップと前記基板との間に配置され、前記基板に前記送信チップ及び前記受信チップが接続された、送受信パッケージの実装構造。
【請求項１５】
前記基板はインダクタ及びキャパシタを含むインピーダンス整合回路を内蔵している、請求項１４に記載の送受信パッケージの実装構造。
【請求項１６】
デュプレクサとして機能する、請求項１５に記載の送受信パッケージの実装構造。
【請求項１７】
前記基板はインターポーザ基板である、請求項１４に記載の送受信パッケージの実装構造。
【請求項１８】
前記インターポーザ基板はインダンクタ及びキャパシタを内蔵している、請求項１７に記載の送受信パッケージの実装構造。
【請求項１９】
デユプレクサとして機能する、請求項１８に記載の送受信パッケージの実装構造。
【請求項２０】
請求項１〜請求項１３のいずれか１項に記載の送受信パッケージの製造方法であって、
第１ウェーハの複数の区画に送信用の帯域通過フィルタを形成する第１工程と、
第２ウェーハの複数の区画に受信用の帯域通過フィルタを形成する第２工程と、
前記複数の区画の各区画において前記第１及び第２ウェーハを積層する第３工程と、
接合された前記第１及び第２ウェーハを前記各区画毎に個片化して切断する第４工程と
を有する、送受信パッケージの製造方法。
【請求項２１】
前記第１工程は、外部回路に電気的に接続される外部接続端子及び貫通ビアを前記第１ウェーハに形成する工程を含む、請求項２０に記載の送受信パッケージの製造方法。
【請求項２２】
前記第３の工程において、前記第１ウェーハに形成されている中継電極パッドと、前記第２ウェーハに形成されている電極パッドとを電気的に接続する、請求項２１に記載の送受信パッケージの製造方法。
【請求項２３】
前記第１及び第２工程において、通過帯域の異なる複数の前記帯域通過フィルタを前記各区画毎に形成する、請求項２０に記載の送受信パッケージの製造方法。
【請求項２４】
前記第３工程で前記第１及び第２ウェーハを積層して接合する際に、通過帯域の異なる前記送信用の帯域通過フィルタと前記受信用の帯域通過フィルタとが対向するように、前記第１及び第２工程において前記送信用及び受信用の帯域通過フィルタを形成する、請求項２０に記載の送受信パッケージの製造方法。
【請求項２５】
請求項１〜請求項１３のいずれか１項に記載の送受信パッケージと、インダクタ及びキャパシタを含むインピーダンス整合回路とを含む複数のデュプレクサと；前記複数のデュプレクサの動作を制御する制御回路と；を有する、送受信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話など携帯通信機器に関し、特に、送信、受信のためのフィルタが形成された送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージに関する。
【背景技術】
【０００２】
近年、携帯電話など携帯通信機器の小型化の進展により、これら機器に搭載される部品には、より小型、高密度で低価格の部品が強く要求されてきている。これに伴い、半導体ＩＣパッケージは飛躍的に小型化、高密度化が進んできており、最近では、パッケージ（Package、以下ＰＫＧと略記する。）単品のＩＣパッケージではなく、複数のＩＣチップや受動部品、その他機能デバイスを内蔵したモジュールパッケージが多く提案されている。
【０００３】
ウェーハ状態のままで、再配線、電極端子形成、樹脂封止等を行うことを可能とする半導体技術である、ウェーハレベルパッケージ（Wafer Level Package、以下ＷＬＰＫＧと略記する。）技術は、小型化、高性能実装が要求される、携帯電話、デジタルカメラ等の携帯情報機器に使用するチップ形態の部品の製造に好適とされている。このＷＬＰ技術を採用したチップサイズ（又はスケール）パッケージ（Chip Size(oｒ Scale) Package、以下、ＣＳＰＫＧと略記する。）は、半導体チップサイズとほぼ同等の外形サイズであり、小型化、軽量化が要求される携帯通信機器などの製作のために常用されている。
【０００４】
モジュールパッケージのうち、表面弾性波（Surface Acoustic Wave、以下ＳＡＷと略記する。）フィルタやバルク音響波（bulk Acoustic wave、以下ＢＡＷと略記する。）フィルタを用いた代表的なフィルタデバイスには、中空気密構造を必要とするものが多く、モジュール内蔵化に工夫が行われてきている。また、受信周波数用と送信周波数用の２つのフィルタデバイスを内蔵し、アンテナから入出力される受信電波と送信電波とを分離する送受信用のデュプレクサ（Duplexer、以下ＤＰＸと略記する。）の検討が行われてきている。
【０００５】
ＣＤＭＡ(Code Division Multiple Access、符号分割多元接続)方式の携帯端末において、送信系、受信系を分ける送受同時通話を可能としたアンテナに繋がるフロントエンド部品に用いられるＳＡＷアンテナ分波器(ＤＰＸ)に関する報告がある（例えば、後記する非特許文献１を参照。）。非特許文献１では、携帯電話に用いられるアンテナ分波器のほとんどは送受信同時通話可能なフィルタでなければならないため、送信信号の受信回路への漏洩、受信信号の送信信号への漏洩が少なくなるように設計されている。なお、ＳＡＷデバイス及びその製造方法に関しては多くの報告がある（例えば、後記する特許文献１を参照。）。
【０００６】
ＢＡＷフィルタは、ＡｌＮ、ＺｎＯ等の圧電膜をＭｏ等の電極層で挟み込んだ構造の共振器を使うフィルタであり、バルク弾性波と呼ぶ圧電膜自体の共振振動を利用するフィルタである。このフィルタは各種の基板上に形成できる。ＢＡＷフィルタの代表的なものとして、下部に空洞を有し圧電膜を自由に振動させる構成をもつ薄膜バルク音響共振器（Film Bulk Acoustic Resonator、以下、ＦＢＡＲと略記する。）がある（例えば、後記する特許文献２を参照。）。ＦＢＡＲとこれを用いるＤＰＸに関しては多くの報告がある（例えば、後記する特許文献３、特許文献４、特許文献５を参照。）。ＦＢＡＲとこれを用いるＤＰＸについては、図１３、図１４、図１７で説明する。
【０００７】
なお、ＢＡＷフィルタの他の例として、ＦＢＡＲのように下部に空洞を設けず、高低の音響インピーダンスの層を交互に設けて形成した音響多層膜をデバイスの下部に設け弾性波を反射させる構成をもつ固定実装型共振器（Solidly mounted Resonator、以下ＳＭＲと略記する。）がある（例えば、特許文献２の段落００１１を参照。）。
【０００８】
現在、ＳＡＷフィルタは、小型、低コストなどの理由で携帯電話に広く使用されているが、近年、ＦＢＡＲフィルタは、小型、高性能な弾性波フィルタとして注目されている。ＳＡＷと比較した時のＦＢＡＲの利点は、ファインパターンがないため、高周波化しやすく、電極の耐電力性も大きくとれる点、共振器の鋭さをあらわす指標であるＱ(Quality Factor)が高くフィルタを構成した場合、損失が少ない点、Ｓｉ等の半導体基板上に形成できるため、ＲＦ回路モノシリック化の可能性がある点とされている（例えば、後記する非特許文献２）。
【０００９】
図１２は、従来技術における、携帯電話用の送受信ＤＰＸＰＫＧ７０の構造を説明する図であり、（Ａ）は平面図、（Ｂ）Ｇ−Ｇ部の断面図である。
【００１０】
図１２に示すように、２ＧＨｚの通過帯域をもつ帯域通過フィルタが形成された送信チップ基板７７、及び、２ＧＨｚの通過帯域をもつ帯域通過フィルタが形成された受信チップ基板７８はそれぞれ、気密性の保持のためキャップ（又はカバー）基板７６と接合され、送信パッケージ７２、及び、受信パッケージ７４を構成している。
【００１１】
送信パッケージ７２、受信パッケージ７４は、インダクタ、キャパシタによって形成されたインピーダンス整合回路を内蔵し、外部接続端子１７をもつインターポーザ（中間）基板７５の電極パッド１５に、半田１９によって電気的に接続されている。送信パッケージ７２、受信パッケージ７４は、インターポーザ基板に並置されている。
【００１２】
図１３は、従来技術における、ＦＢＡＲＤＰＸ（ＦＢＡＲを用いたＤＰＸ）を用いた携帯電話用ＲＦモジュールの概略構成を説明する図である。
【００１３】
図１３に示す携帯電話用ＲＦモジュールはＦＢＡＲＤＰＸモジュールを含んでおり、このモジュールは、低雑音増幅器（ＬＮＡ）、ＦＢＡＲにより構成されたＤＰＸであり、２ＧＨｚの通過帯域をもつ受信用及び送信用の２Ｇ帯域通過フィルタ、８００ＭＨｚの通過帯域をもつ受信用及び送信用の８００Ｍ帯域通過フィルタ、スィッチ（ＳＷ）、及び、図示しないインダクタ及びキャパシタを含むインピーダン整合回路や位相シフタから構成されている。
【００１４】
なお、図１３において、ＰＡはパワーアンプを、２つのＲＦ−ＩＣはそれぞれ高周波回路を示し、送信（ＴＸ）用の信号処理、受信（ＲＸ）用の信号処理を行うためのものである。図１３において、２Ｇ帯域通過フィルタが形成されているチップ基板、８００Ｍ帯域通過フィルタが形成されているチップ基板は並置されている。
【００１５】
図１４は、従来技術における、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの他の例の概略構成を説明する図である。
【００１６】
図１４に示す携帯電話用ＲＦモジュールは、３つのＤＰＸ、即ち、ＤＰＸ１、ＤＰＸ２、ＤＰＸ３を含んでおり、各ＤＰＸは、送信用のフィルタが形成された送信チップ基板、受送信用のフィルタが形成された受信チップ基板、インピーダンス整合や位相シフタなどを構成するインダクタやキャパシタから構成され、送信信号と受信信号の分離を行う機能をもっている。
【００１７】
図１４に示す例では、ＤＰＸ１、ＤＰＸ２、ＤＰＸ３のそれぞれのＤＰＸに形成された送信用及び受信用のフィルタは、帯域通過フィルタであり互いに異なる通過帯域をもっている。ＤＰＸ１、ＤＰＸ２、ＤＰＸ３のうち、１つのＤＰＸでは、送信及び受信チップ基板は同時に動作しているが、他の２つのＤＰＸは休止している。図１４に示すＩＣ−Ｃｈｉｐは上記の各ＤＰＸを制御機能を含み、制御のためのコントロール端子、電源端子、アース端子を有している。上記の各ＤＰＸは、送信用出力端子及び受信用入力端子を有している。
【００１８】
次に、特許文献１に記載の図４、図５、図１０に基づいて、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるＣＳＰＫＧを、ＷＬＰＫＧ技術によって製造する方法について、説明する。
【００１９】
図１５は、従来技術における、ＷＬＰＫＧ技術によるＣＳＰＫＧ１０１の製造工程の概略を説明する図である。図１６は、従来技術における、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるＣＳＰＫＧの構造の概略を説明する図であり、（Ａ）はカバー基板の平面図、（Ｂ）は圧電基板の平面図、（Ｃ）はカバー基板及び圧電基板のＨ−Ｈ部の断面図、（Ｄ）はカバー基板と圧電基板との接合体のＨ−Ｈ部の断面図、（Ｅ）はこの接合体のＨ−Ｈ部の断面図である。
【００２０】
図１５に示すように、半導体ウェーハ８０と絶縁性ウェーハ８５を用意し、半導体ウェーハ８０にＳＡＷフィルタ９０をＡｌやＡｕ等の電極パターンなどで形成しておく。一方、絶縁性ウェーハ８５に、接着されるＳＡＷフィルタ９０の形状に合わせて、ＳＡＷフィルタ９０の電極パッド部１１２（図１６を参照）に該当する部分に貫通穴１２１を形成しておく。
【００２１】
次に、半導体ウェーハ８０と絶縁性ウェーハ８５とを位置合わせして接着する。接着後、チップ１０１毎に切断する。この時、半導体ウェーハ８０と絶縁性ウェーハ８５と貼り合わせた後、ウェーハ状態のままで金属バンプ１３１（図１６を参照）を貫通穴１２１部に形成し、図１６に示す回路基板１３０が複数形成されたウェーハにフェースダウンボンディングした後に、パッケージ1００毎に切断してもよい。
【００２２】
図１６に示すように、圧電基板１１０には、櫛形電極パターン１１１とこれに繋がる電極パッド部１１２とを取り囲む周囲金属層１１３が形成されている。櫛形電極パターン１１１と電極パッド部１１２はＳＡＷフィルタを形成している。櫛形電極パターン１１１を密閉するカバー基板１２０には、電極パッド部１１２と外部の配線１３２との電気的接続を行うための貫通穴１２１と、櫛形電極パターン１１１の振動を可能にするための中空部分（内部空間）を作り出す中空部１２２とが設けられている。圧電基板１１０とカバー基板１２０とを重ね合わせることにより、ＳＡＷデバイスが組み込まれたチップ１０１が形成される。
【００２３】
圧電基板１１０とカバー基板１２０とを接着する時、機械的な微小振動が生じる櫛形電極パターン１１１の上部にカバー基板１２０の窪み部分である中空部１２２が重なり、電極パッド部１１２にはカバー基板１２０の貫通穴１２１が重なるように、位置合わせを行う。圧電基板１１０とカバー基板１２０との接着には、中空部１２２を外気から遮断されたハーメチック状態とするため、金属（周囲金属層１１３）とガラスやセラミックスやＳｉ（カバー基板１２０）との直接接合が利用される。
【００２４】
圧電基板１１０とカバー基板１２０との接着後、カバー基板１２０の貫通穴１２１には金や半田による金属バンプ１３１が実装され、これにより貫通穴１２１は封止され中空部１２２の気密性が向上される。電極１３３が取り付けられたパッケージ用の回路基板１３０を、カバー基板１２０における金属バンプ１３１が実装された側から、電極１３３と金属バンプ１３１が接触するように取り付けることにより、電極パッド部１１２が外部の配線１３２と電気的に接続されたパッケージ１００が作成される。パッケージ１００をプラスチックまたはレジン等によるモールドで覆い、気密性をより向上させることもできる。
【００２５】
このように、図１５、図１６では、ＳＡＷフィルタを気密性のある内部空間に保持し外部との電気的接続を担うカバー基板１２０を作製するための絶縁性ウェーハ８５は、気密性保持のための蓋として作用するキャップウェーハであり、ＳＡＷフィルタが形成された圧電基板１１０を作製するための半導体ウェーハ８０は、素子機能を果たすための基本となる基板ウェーハである。特許文献１では、このキャップウェーハと基板ウェーハとを接合してチップ又はパッケージを作製し、内部をハーメチック状態に保持している。
【００２６】
なお、特許文献１の段落００６４には、振動部を有し、その振動部にハーメチックシールを施す必要があるデバイス（例えば、ＳＡＷ共振子やＦＢＡＲ（薄膜共振器）やこれらを用いたＦＢＡＲフィルタ等）であれば、如何なるものでも適用することが可能であるとの記載がある。
【００２７】
図１７は、従来技術における、ＦＢＡＲの主要部の概略を説明する断面図である。図１７において、（Ａ）は特許文献２に記載に相当するもの、（Ｂ）は特許文献６に記載に相当するものである。
【００２８】
図１７に示すように、ＦＢＡＲには、圧電薄膜３２を自由に振動させるための空洞（キャビティ）３５が形成されている。この空洞３５は、図１７（Ａ）では、高抵抗Ｓｉ基板３４に形成されており、図１７（Ｂ）では、高抵抗Ｓｉ基板３４の上部外側に形成されている。圧電薄膜３２は、上部電極３１と下部電極３３によって挟まれている。
【００２９】
ＦＢＡＲは、圧電薄膜３２に交流電圧を印加した時、厚み方向に圧電薄膜が振動し圧電薄膜の持つ固有振動による電気的な共振特性を利用した共振器である。ＦＢＡＲの共振周波数は、基本的に圧電薄膜の厚みで決定される。
【００３０】
ＦＢＡＲは、薄膜半導体プロセスにより作製することが可能であり、電波の振動を利用して必要とする周波数帯の電波だけを取り出すことができるため、デュプレクサやバンドパスフィルタの小型化、低コスト化を可能にし、携帯電話端末などに使われているフィルタなどの電子部品を小型化できる。
【００３１】
なお、ＷＬＰＫＧ技術によるＦＢＡＲ素子及びその製造方法に関しては、特許文献４の段落００３０〜００３３、図３に記載されている。
【００３２】
【特許文献１】特開２００４−８０２２１号公報（段落００５１〜００６５、段落００８９〜００９３）
【特許文献２】特開２００２−１４００７５号公報（段落００１１、段落００２５）
【特許文献３】特開２００４−１２３３２７号公報（特許請求の範囲）
【特許文献４】特開２００５−９４７２８号公報（図２、図３、段落００２４〜００３３）
【特許文献５】特開２００５−１１０１９９号公報（図２、図３、段落００２３〜００３２）
【特許文献６】特開２００５−４５６９４号公報（段落００９０）
【非特許文献１】野口、寺田、坂本、駒崎、沖テクニカルレビュー、第１９０号, Vol.69, No.2,pp.54-57(2002)（「ＳＡＷアンテナ分波回路の設計」(p.55-p.57)）
【非特許文献２】上田政則、上田知史、FUJITSU, 56, 4, pp.333-339(07,2005)（「ＦＢＡＲの特徴」(p.334-p.335)）
【発明の開示】
【発明が解決しようとする課題】
【００３３】
携帯電話など携帯通信機器の小型化を実現するためにはその特性の劣化を招いてはならない。通信機器に使用されるＤＰＸの代表的な特性値であるアイソレーションは、送信信号が受信経路へ、又はその逆への信号の回り込みの程度を表す。アイソレーションは高い（信号の回り込みが少ない）方がよい。このアイソレーションは、送信チップ基板、受信チップ基板の位置関係やＰＫＧの構造の影響を受ける。これは、高周波信号がＤＰＸＰＫＧ内で電磁界的に信号伝播を起こし、送受信経路間で信号が回り込む可能性があり、送信チップ基板と受信チップ基板との間の距離が小さいほど、また送受信の配線経路が近いほど、この傾向が強くなる。従って、ＤＰＸＰＫＧを小型化すると一般的にアイソレーションは悪化するという問題がある。
【００３４】
小型で中空気密構造を実現するパッケージングの提案が出されている。例えば、特許文献１では、ＷＬＰＫＧ技術によって弾性波デバイスの小型化を意図しているが、図１５、図１６に示すように、そのＰＫＧ構造では、カバー基板１２０は、ＳＡＷフィルタを気密性のある内部空間に保持し外部との電気的接続を行う機能を有しているに過ぎず、例えば、携帯電話のアンテナ直下に置かれるＤＰＸとしてこのＰＫＧを採用した場合、図１２に示すように、インターポーザ基板に、送信チップ基板、受信チップ基板を並置して平置きするしかなく、ＤＰＸＰＫＧの小型化に限界があるという問題があった。
【００３５】
本発明は、上述したような課題を解決するためになされたものであって、その目的は、携帯電話など携帯通信機器の特性劣化をきたすことなく小型化を可能とする、送信、受信のためのフィルタが形成された送受信チップパッケージとその実装方法及び製造方法、並びに、送受信チップパッケージを用いた送受信モジュール及び送受信デュプレクサパッケージを提供することにある。
【課題を解決するための手段】
【００３６】
即ち、本発明は、送信用のフィルタを有する送信チップと、受信用のフィルタを有する受信チップとを有し、前記送信チップと前記受信チップとを積層した、送受信パッケージに係るものである。
【００３７】
また、本発明は、前記送受信パッケージの実装構造であって、基板に前記送受信パッケージが搭載され、前記送信チップが前記受信チップと前記基板との間に配置され、前記基板に前記送信チップ及び前記受信チップが接続された、送受信パッケージの実装構造に係るものである。
【００３８】
また、本発明は、前記送受信パッケージの製造方法であって、第１ウェーハの複数の区画に送信用の帯域通過フィルタを形成する第１工程と、第２ウェーハの複数の区画に受信用の帯域通過フィルタを形成する第２工程と、前記複数の区画の各区画において前記第１及び第２ウェーハを積層して接合する第３工程と、接合された前記第１及び第２ウェーハを前記各区画毎に個片化して切断する第４工程とを有する、送受信パッケージの製造方法に係るものである。
【００３９】
また、本発明は、前記送受信パッケージと、インダクタ及びキャパシタを含むインピーダンス整合回路とを含む複数のデュプレクサと；前記複数のデュプレクサの動作を制御する制御回路と；を有する、送受信モジュールに係るものである。
【００４０】
また、本発明は、前記送受信パッケージと、インダクタとキャパシタを含むインピーダンス整合回路を内蔵している基板とを有し、前記送受信パッケージが前記基板に搭載され、前記送信チップが前記受信チップと前記基板との間に配置され、前記基板に前記送信チップ及び前記受信チップが接続された、送受信デュプレクパッケージの実装構造とするのがよい。
【発明の効果】
【００４１】
本発明によれば、送信チップと受信チップとを積層して電気的に接続させるので、小型化された送受信パッケージを提供でき、またこの送受信パッケージの送信チップの側で基板に実装するので、単純な構造をもち、しかも、アイソレーションや放熱特性を劣化させることのない送受信パッケージの実装構造を提供することができる。また、送受信パッケージをウェーハレベルパッケージ工程により製造することができるので、低価格の送受信パッケージを提供することができる。また、複数のデュプレクサ及びこれを制御する回路と送受信パッケージにより、安価で、小型な送受信モジュールを提供することができる。さらに、送受信パッケージを送信チップの側で、インピーダンス整合回路を内蔵している基板に搭載するので、アイソレーションや放熱特性を劣化させることのない送受信デュプレクサパッケージを提供することができる。
【発明を実施するための最良の形態】
【００４２】
本発明の送受信パッケージでは、前記送信用及び受信用のフィルタは、帯域通過フィルタとするのがよい。前記送信用及び受信用のフィルタとして、カットオフフィルタを使用することもできる。
【００４３】
また、前記送信用及び受信用の帯域通過フィルタは、圧電膜とこれを挟む第１及び第２の電極層とからなる共振器を有する構成とするのがよい。前記共振器は空洞を有するフイルムバルク音響共振器(ＦＢＡＲ)である。ＦＢＡＲはＳｉ基板を用いて半導体技術により製作することができるので、Ｓｉ基板以外の特殊な基板を使用することなしに小型化、オンチップ化が可能となる。
【００４４】
なお、前記送信用及び受信用の帯域通過フィルタとして、表面弾性波を利用したＳＡＷ（表面弾性波）フィルタ、ＳＭＲ（固定実装型共振器）を用いたフィルタを使用することもできる。
【００４５】
また、前記送信チップに形成された前記共振器と前記受信チップに形成された前記共振器とを対向させて、前記送信チップと前記受信チップとを接合させるのがよい。この時、前記共振器の前記空洞が形成された前記送信チップ面と前記共振器の前記空洞が形成された前記受信チップ面とを対向させて、前記送信チップと前記受信チップとを接合させるのがよい。また、前記送信チップと前記受信チップとの間に配置され、前記送信チップと前記受信チップとをその両者の周辺部で接合する接合部材を有する構成とするのがよい。前記接合部材は、前記送信チップに形成された前記共振器及び前記受信チップに形成された前記共振器を取り囲むようにするのがよい。
【００４６】
共振器を取り囲むように接合部材を配置し、共振器の空洞が形成された面を対向させて送信チップと受信チップとを接合させるので、気密化を主目的とするチップ基板等を使用することなしに、共振器の振動部分を気密化された空間に配置することができる。
【００４７】
また、前記送信チップに形成され、外部回路に電気的に接続される外部接続端子及び貫通ビアを有する構成にするのがよい。更に、前記送信チップに形成された中継電極パッドと、前記受信チップに形成された電極パッドとを接続させる構成とするのがよい。
【００４８】
送信チップの接合面に形成された中継電極パッドと、受信チップの接合面に形成された電極パッドとを、送信チップと受信チップとを接合する時に、電気的に接続させることができる。また、送信チップの接合面に形成された中継電極パッドは、送信チップの接合面の反対側に形成された外部接続端子と貫通ビアを介して電気的に接続されているので、送信チップの接合面の反対側の外部接続端子を用いて容易にはんだ付けで送受信チップを基板に搭載することができる。
【００４９】
また、前記送信用の帯域通過フィルタの通過帯域と前記受信用の前記帯域通過フィルタの通過帯域とが異なる構成とし、更に、前記送信用の帯域通過フィルタ又は前記受信用の帯域通過フィルタが複数設けられ、これら通過帯域が互いに異なっており、これらのフィルタがより低周波の帯域通過フィルタの領域に配置される構成とするのがよい。この時、前記送信用の帯域通過フィルタ及び前記受信用の帯域通過フィルタの通過帯域が異なるように、前記送信チップと前記受信チップとを接合させる構成とするのがよい。
【００５０】
異なる通過帯域をもつ帯域通過フィルタが形成された送信チップと受信チップとが接合されるので、アイソレーションの劣化を防止することができる。なお、前記送信用及び受信用の帯域通過フィルタの通過帯域が同じであってもよい。
【００５１】
本発明の送受信パッケージの実装構造では、前記基板はインダクタ及びキャパシタを含むインピーダンス整合回路を内蔵しており、デュプレクサとして機能する構成とするのがよい。また前記基板はインターポーザ基板であり、このインターポーザ基板はインダンクタ及びキャパシタを内蔵しており、デユプレクサとして機能する構成とするのがよい。
【００５２】
本発明の送受信パッケージの製造方法において、前記第１工程は、外部回路に電気的に接続される外部接続端子及び貫通ビアを前記第１ウェーハに形成する工程を含んでいる。また、前記第３の工程において、前記第１ウェーハに形成されている中継電極パッドと、前記第２ウェーハに形成されている電極パッドとを電気的に接続する。また、前記第１及び第２工程において、通過帯域の異なる複数の前記帯域通過フィルタを前記各区画毎に形成する。また、前記第３工程で前記第１及び第２ウェーハを積層して接合する際に、通過帯域の異なる前記送信用の帯域通過フィルタと前記受信用の帯域通過フィルタとが対向するように、前記第１及び第２工程において前記送信用及び受信用の帯域通過フィルタを形成する。この製造方法は、ウェーハレベルパッケージ技術（工程）に基づいているので、送受信パッケージを低コストで量産することができる。
【００５３】
以下の説明では、送信チップ基板を単に送信チップ、受信チップ基板を単に受信チップ、送受信チップサイズ（又はスケール）パッケージを単に送受信パッケージという。
【００５４】
図１は、本発明の第１の実施の形態における、送受信ＰＫＧ１２、１４の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０の構造の概略を説明する図であり、（Ａ）は送受信ＤＰＸＰＫＧ２０の平面図、（Ｂ）はインポーザ基板１６の平面図、（Ｃ）は送受信ＤＰＸＰＫＧ２０のＡ−Ａ部の断面図である。
【００５５】
図１に示すように、送信チップ１２Ｔ、１４Ｔには夫々２ＧＨｚ、１．７ＧＨｚの通過帯域をもつ送信用の帯域通過フィルタが形成され、受信チップ１２Ｒ、１４Ｒには夫々１．７ＧＨｚ、２ＧＨｚの通過帯域をもつ受信用の帯域通過フィルタが形成されている。受信チップ１２Ｒと送信チップ１２Ｔとが接合され送受信パッケージ１２が形成され、受信チップ１４Ｒと送信チップ１４Ｔとが接合され送受信パッケージ１４が形成されている。
【００５６】
送受信パッケージ１２、１４は、外部接続端子１７をもつインターポーザ基板１６の電極パッド１５に、半田１９によって電気的に接続され、全体として送受信ＤＰＸＰＫＧ２０を構成している。インターポーザ基板１６の側となるチップとして送信チップ１２Ｔ、１４Ｔを配置する。このとき、送受信パッケージ１２、１４の間の距離は、アイソレーションが劣化しないようにとる。
【００５７】
インターポーザ基板１６として、ＬＴＣＣ（Low Temperature Cofired Ceramic、低温焼成セラミック）基板を使用し、ＬＴＣＣ基板の内部には、インダクタ及びキャパシタを含むインピーダン整合回路や位相シフタから構成され、デュプレクシング機能を行う回路が内部に多層で形成されている。
【００５８】
送受信パッケージ１２、１４の高さは約３００μｍであり、送受信ＤＰＸＰＫＧ２０をモジュール基板（図示せず）に搭載して得られるＤＰＸモジュールの高さは１ｍｍ以下である。
【００５９】
本実施の形態では、後述するように、送信用及び受信用の帯域通過フィルタを、ＳＡＷフィルタで使用する特殊な基板ではなく、Ｓｉ基板上に形成できるＦＢＡＲを用いて構成する例を示している。本実施の形態は、１．７ＧＨｚ、２ＧＨｚの２周波数を対象とする送受信ＤＰＸＰＫＧである。図１２に示す２ＧＨｚの単一周波数を対象とするＤＰＸしか実現できていなかった従来技術と比較すると、本実施の形態では、図１２に示すキャップ基板７６に代えて２ＧＨｚ以外の送信用の帯域通過フィルタが形成された受信チップ１２Ｒを、２ＧＨｚの送信用の帯域通過フィルタが形成された送信チップ１２Ｔに接合しており、受信チップ１２Ｒが気密性を保持するキャップ基板７６の機能を兼用している。
【００６０】
即ち、本実施の形態では、帯域通過フィルタを構成するＦＢＡＲを対向させ、上部チップを受信チップとする構成とし、且つ、上部チップを下部チップの気密構造を保持するための蓋（キャップ、カバー）として機能させることによって、パッケージの小型化を図っている。
【００６１】
これにより、本実施の形態では、２つの周波数を対象とする送受信パッケージを搭載し１ＰＫＧ化した送受信ＤＰＸＰＫＧを、単一周波数しか対象とできない従来技術における送受信ＤＰＸＰＫＧと同じサイズで実現可能とし、同じサイズで２周波数分の機能が集積できる。従って、ＤＰＸＰＫＧの実装面積を１／２以下に小型化することができる。
【００６２】
また、アイソレーションを悪化させないために、異なる周波数を対象とする送受信チップを帯域通過フィルタが形成された面を対向させて接合し、更に、放熱が必要である送信チップをインターポーザ基板側に実装することにより、ＤＰＸＰＫＧのサイズを小型にしたにもかかわらずアイソレーションや放熱特性を劣化させることがない。
【００６３】
図２は、本実施の形態における、送受信ＰＫＧ１２、１４の製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０の概略を説明する斜視図である。
【００６４】
図２に示すように、受信チップ１２Ｒと送信チップ１２Ｔ、及び、受信チップ１４Ｒと送信チップ１４Ｔをそれぞれ、帯域通過フィルタを構成するＦＢＡＲを対向させて接合して、送受信パッケージ１２、１４を形成し、これらの送信チップ１２Ｔ、１４Ｔをインターポーザ基板１６に電気的に接続して搭載することによって、送受信ＤＰＸＰＫＧを得ることができる。
【００６５】
図３は、本実施の形態における、送受信ＰＫＧ１０の構造を説明する図であり、（Ａ）は受信チップ１０Ｒの送信チップ１０−Ｔとの接合面の平面図及びＦＢＡＲ３０の主要部の断面図、（Ｂ）は送受信ＰＫＧ１０のＢ−Ｂ部の断面図、（Ｃ）は送受信ＰＫＧ１０のＣ−Ｃ部の断面図である。
【００６６】
図４は、本実施の形態における、送受信ＰＫＧの構造を説明する図であり、（Ａ）は送信チップ１０Ｔの受信チップ１０Ｒとの接合面の平面図、（Ｂ）は送信チップ１０Ｔのインターポーザ基板への実装面の平面図である。
【００６７】
図３及び図４において、送受信ＰＫＧ１０は第１、第２、第３の実施の形態における送受信パッケージを、送信チップ１０Ｔは第１、第２、第３の実施の形態における送信チップを、受信チップ１０Ｒは第１、第２、第３の実施の形態における受信チップをそれぞれ指している。本実施の形態では、ＦＢＡＲを用いて送信用及び受信用の帯域通過フィルタを形成する例を示す。
【００６８】
ＦＢＡＲＤＰＸ（ＦＢＡＲを用いるＤＰＸ）とＳＡＷＤＰＸ（ＳＡＷを用いるＤＰＸ）とを比較すると、高周波化は、ＳＡＷを使用する場合約３ＧＨｚまで、ＦＢＡＲを使用する場合約１０ＧＨｚまでの高周波化が可能であり、Ｑ値は、ＳＡＷを使用する場合３５０程度、ＦＢＡＲを使用する場合１５００を超え、また、耐電力性、温度係数はＦＢＡＲの方がＳＡＷより優れ、ＦＢＡＲはＳＡＷよりも小型化ができしかもオンチップ化しやすいという利点をもっている。
【００６９】
ＦＢＡＲとしては、図１７に示す構成と同じである、図３（Ａ）に示す、（Ａ−１）及び（Ａ−２）を使用することができる。ＦＢＡＲの形状は必要に応じて所望の形状、例えば、円形、楕円形、角形等の形状をとることができる。また、ＦＢＡＲに代えて、ＳＡＷやＳＭＲ（固体実装型共振器）を使用できることは言うまでもない。
【００７０】
ＦＢＡＲは、単体又は複数組み合わせて帯域通過フィルタを構成するために使用することができる。本実施の形態では、図３、図４に示すように、６個のＦＢＡＲを電気的に接続して所望のフィルタ応答特性をもつ送信用及び受信用の帯域通過フィルタを形成する例を示している。受信チップ１０Ｒの接合面の側には、６個のＦＢＡＲ３０及び内部配線３７が形成された点線で示す共振器領域３６があり、電極パッド１５Ａ及びこれに延びる内部配線３７と共振器領域３６とを取り囲むように接合（シールリング）部材４１が形成されている。
【００７１】
図３（Ｂ）に示すように、送信チップ１０Ｔの中継電極パッド１５Ｂの直下に貫通ビア４３が形成されており、外部接続端子１７Ａと電気的な導通がとられている。図３（Ｃ）に示すように、受信チップ１０Ｒの電極パッド１５Ａは、送信チップ１０Ｔの中継電極パッド１５Ｂに接続され、貫通ビア４３を経て外部接続端子１７Ａに電気的に接続されている。
【００７２】
接合部材（シーリング材）４１は、例えば、Ａｕメッキされており、後述する図５に示すように、ウェーハ状態で接合部材同士が加熱圧着され、金属接合されることによって気密封止される。従って、送受信パッケージ１０において、受信チップ１０Ｒ及び送信チップ１０Ｔの共振器領域３６は、気密封止された内部空間に置かれることになる。
【００７３】
図５は、本実施の形態における、ＷＬＰＫＧ技術（工程）による送受信ＰＫＧ５５の製造工程の概略を説明する図である。なお、図５において、送受信ＰＫＧ５５は、第１、第２、第３の実施の形態における送受信パッケージを指している。
【００７４】
図５に示すように、Ｓｉウェーハ５０、５１を用意する。ウェーハ５０の行列に区画された受信区画５２の各区画に、複数のＦＢＡＲ３０、内部配線３７、接合部材４１、電極パッド１５Ａ等を形成する。ウェーハ５１の行列に区画された送信区画５３の各区画に、複数のＦＢＡＲ３０、内部配線３７、接合部材４１、貫通ビア３４、電極パッド１５Ｂ、外部接続端子１７Ａ等を形成する。
【００７５】
次に、Ｓｉウェーハ５０、５１の受信区画５２と送信区画５３とを位置合わせして接合してウェーハ接合体５４を得る。ウェーハ接合体５４を、精密加装置(ダイサ)を用いて、受信区画５２又は送信区画５３の間で切断して個片化することにより、送受信ＰＫＧ５５を得ることができる。
【００７６】
この時、Ｓｉウェーハ５０、５１の接合後に、接合されたウェーハ状態のままで、デュプレクシング機能を行う回路が複数個形成されたウェーハにフェーズボンディングした後に、送受信ＤＰＸＰＫＧ毎に切断してもよい。
【００７７】
このようにして、ＷＬＰＫＧ技術による製造工程によって工程を単純化し、送受信ＰＫＧ又は送受信ＤＰＸＰＫＧを量産することができるので、低価格化が実現できる。
【００７８】
図６は、本実施の形態における変形例であり、送受信ＰＫＧ６０の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ａの構造の概略を説明する図であり、（Ａ）は送受信ＤＰＸＰＫＧ２０Ａの平面図、（Ｂ）インターポーザ基板１６の平面図、（Ｃ）送受信ＤＰＸＰＫＧ２０ＡのＤ−Ｄ部の断面図である。
【００７９】
図７は、本実施の形態における変形例であり、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ａの概略を説明する斜視図である。
【００８０】
本変形例は、送信チップ１２Ｔ、１４Ｔを１つの送信チップ６０Ｔによって構成し、受信チップ１２Ｒ、１４Ｒを１つの送信チップ６０Ｒによって構成して、送信チップ６０Ｒと送信チップ６０Ｔとを接合して送受信ＰＫＧ６０を形成し、送受信ＰＫＧ６０を構成する送信チップ６０Ｔをインターポーザ基板１６に搭載して送受信パッケージ２０Ａを構成する。
【００８１】
図６及び図７に示す点線で示す領域にそれぞれ、受信チップ１２Ｒ、１４Ｒ及び送信チップ１２Ｔ、１４Ｔの構成が作られそれらの機能が満たされる。なお、送受信ＰＫＧ６０は、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。
【００８２】
本変形例においても、アイソレーションや放熱特性を劣化させることなく小型化されたＤＰＸＰＫＧを低価格で製作することができる。
【００８３】
第２の実施の形態
図８は、本発明の第２の実施の形態における、送受信ＰＫＧ６２の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ｂの構造の概略を説明する図であり、（Ａ）は平面図、（Ｂ）はＥ−Ｅ部の断面図である。
【００８４】
図９は、本実施の形態における、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ｂの概略を説明する斜視図である。
【００８５】
図８及び図９に示す送受信ＤＰＸＰＫＧ２０Ｂは、８００ＭＨｚ、１．７ＧＨｚ、２ＧＨｚの３周波数を対象としており、３周波数分を集積したＰＫＧである。ＦＢＡＲデバイスは、周波数が低いほど共振子面積が大きくなるため、一般的にチップサイズも大きくなる。
【００８６】
このため、第１の実施の形態の変形例と同じようにして、１．７ＧＨｚ及び２ＧＨｚの受信のための受信チップ６０ＡＲ、１．７ＧＨｚ及び２ＧＨｚの送信のための送信チップ６０ＡＴを、それぞれ１つのチップとして作製すると共に、８００ＭＨｚの受信のための受信チップ６２Ｒ、８００ＭＨｚの送信のための送信チップ６２Ｔを作製する。
【００８７】
受信チップ６２Ｒと送信チップ６０ＡＴ、及び、受信チップ６０ＡＲと送信チップ６２Ｔをそれぞれ接合して、送受信パッケージ６２、６０Ａを作製し、これらを構成する送信チップ６０ＡＴ、６２Ｔをインターポーザ基板１６Ａに搭載して送受信ＤＰＸＰＫＧ２０Ｂを得ることができる。なお、送受信ＰＫＧ６２、６２Ａは、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。
【００８８】
本実施の形態においても、アイソレーションや放熱特性を劣化させることなく小型化されたＤＰＸＰＫＧを低価格で製作することができる。
【００８９】
第３の実施の形態
図１０は、本発明の第３の実施の形態における、送受信ＰＫＧ６４の構造及びその実装構造、送受信ＤＰＸＰＫＧ２０Ｃの構造の概略を説明する図であり、（Ａ）は平面図、（Ｂ）はＦ−Ｆ部の断面図である。
【００９０】
図１１は、本実施の形態における、送受信ＰＫＧの製造工程及びその実装工程、送受信ＤＰＸＰＫＧ２０Ｃの概略を説明する斜視図である。
【００９１】
本実施の形態は第２の実施の形態の変形例であり、第１の実施の形態の変形例と同様にして、送信チップ６４Ｒ、受信チップ６４Ｔをそれぞれ、１つのチップで構成し、これらを接合して送受ＰＫＧ６４を作製する。送受ＰＫＧ６４の受信チップ６４Ｔをインターポーザ基板１６Ａに搭載して送受信ＤＰＸＰＫＧ２０Ｃを作製する。なお、送受信ＰＫＧ６４は、図５に示すＷＬＰＫＧ技術による製造工程によって作製する。
【００９２】
本実施の形態においても、アイソレーションや放熱特性を劣化させることなく小型化されたＤＰＸＰＫＧを低価格で製作することができる。
【００９３】
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
【００９４】
例えば、実施の形態の説明では、送信チップ及び受信チップに形成する帯域通過フィルタの数を１、２、３の場合について説明したが、これに限定されるものではなく４以上でもよい。また、送信チップ及び受信チップの共振器領域に形成するＦＢＡＲの数、ＦＢＡＲを構成する圧電薄膜の厚さ、ＦＢＡＲによる回路構成等は、必要に応じて任意に変更可能である。
【００９５】
また、インダクタ、キャパシタ等を含みデュプレクシング機能を行う回路をインターポーザ基板の内部に多層で形成することなく、デュプレクシング機能を行う回路をチップ化して、これを送信チップ及び受信チップにそれぞれ電気的接続して接合して一体化させた構成としてもよい。この場合、インターポーザ基板として、ＬＴＣＣ基板以外に、ＰＣＢ（Printed Circuit Board）基板等を使用することができる。
【産業上の利用可能性】
【００９６】
本発明によれば、特性劣化を伴うことはないので、携帯通信機器の小型化、低価格化を可能とするパッケージとして極めて有用である。
【図面の簡単な説明】
【００９７】
【図１】本発明の第１の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）インポーザ基板の平面図、（Ｃ）Ａ−Ａ部の断面図である。
【図２】同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。
【図３】同上、送受信パッケージの構造を説明する、（Ａ）受信チップの接合面の平面図及びＦＢＡＲの主要部の断面図、（Ｂ）Ｂ−Ｂ部の断面図、（Ｃ）Ｃ−Ｃ部の断面図である。
【図４】同上、送受信パッケージの構造を説明する、（Ａ）送信チップの接合面の平面図、（Ｂ）送信チップの（インターポーザ基板への）実装面の平面図である。
【図５】同上、ウェーハレベルパッケージ技術による送受信パッケージの製造工程の概略を説明する図である。
【図６】同上、変形例であり、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）インポーザ基板の平面図、（Ｃ）Ｄ−Ｄ部の断面図である。
【図７】同上、変形例であり、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。
【図８】本発明の第２の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）Ｅ−Ｅ部の断面図である。
【図９】同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。
【図１０】本発明の第３の実施の形態における、送受信パッケージの構造及びその実装構造、送受信デュプレクサパッケージの構造の概略を説明する、（Ａ）平面図、（Ｂ）Ｆ−Ｆ部の断面図である。
【図１１】同上、送受信パッケージの製造工程及びその実装工程の概略を説明する斜視図である。
【図１２】従来技術における、デュプレクサパッケージの構造を説明する、（Ａ）平面図、（Ｂ）Ｇ−Ｇ部の断面図である。
【図１３】同上、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの概略構成を説明する図である。
【図１４】同上、ＦＢＡＲＤＰＸを用いた携帯電話用ＲＦモジュールの他の例の概略構成を説明する図である。
【図１５】同上、ウェーハレベルパッケージ技術によるチップサイズパッケージの製造工程の概略を説明する図である。の製造工程の概略を説明する図である。
【図１６】同上、ＳＡＷフィルタが形成された圧電基板と回路基板から構成されるチップサイズパッケージの構造の概略を説明する、（Ａ）カバー基板の平面図、（Ｂ）圧電基板の平面図、（Ｃ）カバー基板及び圧電基板のＨ−Ｈ部の断面図、（Ｄ）接合体のＨ−Ｈ部の断面図、（Ｅ）接合体のＨ−Ｈ部の断面図である。
【図１７】同上、ＦＢＡＲの主要部の概略を説明する断面図である。
【符号の説明】
【００９８】
２０、２０Ａ、２０Ｂ、２０Ｃ…送受信デュプレクサパッケージ、
１０、１２、１４、６０、６０Ａ、６２、６４…送受信パッケージ、
１０Ｒ、１２Ｒ、１４Ｒ、６０Ｒ、６０ＡＲ、６２Ｒ、６４Ｒ…受信チップ、
１０Ｔ、１２Ｔ、１４Ｔ、６０Ｔ、６０ＡＴ、６２Ｔ、６４Ｔ…送信チップ、
１５、１５Ａ…電極パッド、１５Ｂ、…中継電極パッド、
１６、１６Ａ…インターポーザ基板、１７、１７Ａ…外部接続端子、
１８、１８Ａ…インピーダンス整合回路、３０…ＦＢＡＲ、３１…上部電極、
３２…圧電薄膜、３３…下部電極、３４…高抵抗Ｓｉ基板、３５…空洞、
３６…共振器領域、３７…内部配線、４１…接合部材、４３…貫通ビア、
５０、５１…ウェーハ、５２…受信区画、５３…受信区画、５４…ウェーハ接合体、
５５…送受信チップパッケージ
【図１】
2007134795.tif 000003
【図２】
2007134795.tif 000004
【図３】
2007134795.tif 000005
【図４】
2007134795.tif 000006
【図５】
2007134795.tif 000007
【図６】
2007134795.tif 000008
【図７】
2007134795.tif 000009
【図８】
2007134795.tif 000010
【図９】
2007134795.tif 000011
【図１０】
2007134795.tif 000012
【図１１】
2007134795.tif 000013
【図１２】
2007134795.tif 000014
【図１３】
2007134795.tif 000015
【図１４】
2007134795.tif 000016
【図１５】
2007134795.tif 000017
【図１６】
2007134795.tif 000018
【図１７】
2007134795.tif 000019