(57)【要約】      （修正有）【課題】半導体装置の微細化にともない、金属配線の表面の凹凸によって電子が散乱され、配線の電気伝導度が低下し電気抵抗が増加する。これを抑制する半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０上の低誘電率絶縁膜２２に配線溝２８ｔと接続孔２６ｈを形成する。溝内部にバリアメタル２４を形成するがこの表面は必ずしも平滑ではない。そこで、ＣＭＰスラリを溝内部に循環させることによりバリアメタルの表面を平滑にする。ＣＭＰスラリには研磨砥粒とエッチング液が含まれているため凹凸を有するバリアメタルの凸部を研磨、除去することができる。この後Ｃｕを堆積し溝部以外のＣｕを除去すると表面粗さの小さいＣｕ配線２８を形成することができる。【選択図】図８
2007053133.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に形成された絶縁膜と、
前記絶縁膜中に形成され、電子の表面散乱に起因する電気伝導度の低下を抑制する表面粗さを有する配線と
を具備することを特徴とする半導体装置。
【請求項２】
前記配線の幅をｗとした場合に、前記表面粗さＲａは、
Ｒａ≦１．０６＋０．２６ｗ−０．９７×１０−４ｗ２
であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記配線は、銅配線であることを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記配線は、配線幅が１００ｎｍ以下であることを特徴とする、請求項１ないし３のいずれか１に記載の半導体装置。
【請求項５】
半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜中に少なくとも配線溝又は接続孔のいずれかを形成する工程と、
少なくとも前記配線溝又は接続孔のいずれかにバリアメタルを形成する工程と、
前記配線溝、前記接続孔若しくは前記バリアメタルの少なくともいずれか１の表面を平滑にする工程と、
前記バリアメタル上に銅配線を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、特に、微細化に適した配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化・高速化・高性能化のために行う半導体装置の微細化に伴って、配線を微細化することによる配線抵抗の上昇が、問題の１つになっている。
【０００３】
配線の性能は、配線材料の性質、加工寸法及び加工バラツキ、等に影響されるだけでなく、配線の表面粗さにも依存する。配線の性能を向上させるために、配線金属又はバリアメタルの表面粗さを小さくする技術が、例えば、特許文献１及び特許文献２に開示されている。
【０００４】
特許文献１には、アルミニウム配線及び接続プラグにおいて、エレクトロ・マイグレーション耐性を向上させる技術が開示されている。この技術では、下地となる絶縁膜を平滑にすることによって、アルミニウム膜表面を平坦にし、かつ膜の構造、即ち、結晶粒の配向性を改善してエレクトロ・マイグレーション耐性を高めている。
【０００５】
特許文献２には、バリアメタルとしての窒化チタン膜の成膜条件を制御することによって、抵抗率が低く、しかも、表面粗さが小さい窒化チタン膜を堆積する技術が開示されている。
【０００６】
上記の技術では、配線の寸法が縮小されることに起因する問題は、考慮されていない。半導体装置が微細化して、配線幅、配線厚さが、配線金属中の電子の平均自由行程に近づくと、配線の表面粗さが金属配線の電気伝導度に影響を及ぼすことが、トムソンの理論により指摘されている（例えば、非特許文献１参照）。トムソンの理論に基づいて計算した、銅（Ｃｕ）配線の配線幅と電気伝導度との関係を図１に示す。図の横軸は、配線幅を示し、縦軸は、相対的電気伝導度示す。相対的電気伝導度とは、無限大の大きさを有する金属（以降、バルク金属と呼ぶ）中の電気伝導度（σ０）に対する幅の狭い金属中の電気伝導度（σｆ）の比（σｆ／σ０）である。室温におけるＣｕ中の電子の平均自由行程は、４０ｎｍである。配線幅がこの４０ｎｍに近づきさらに狭くなると、電気伝導度が急激に減少することが示されている。電気伝導度の減少は、抵抗の増加を意味する。この電気伝導度の減少は、配線表面の凹凸によって電子が散乱され、電子の実効平均自由行程が減少するために生ずる。半導体装置の微細化により配線幅は、Ｃｕ中の電子の平均自由行程の４０ｎｍに近づいてきている。
【特許文献１】米国特許第６，２００，８９４  Ｂ１号明細書
【特許文献２】特開平１１−２６４０１号公報
【非特許文献１】G.P. Zhigal’skii, B.K. Jones著、”Physical Properties of Thin Metal Film”, Taylor & Francis 発行, pp. 52-54。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、微細化に適した表面粗さを有する配線を具備した半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の課題は、以下の本発明に係る半導体装置及びその製造方法によって解決される。
【０００９】
本発明の１態様による半導体装置は、半導体基板の上方に形成された絶縁膜と、前記絶縁膜中に形成され、電子の表面散乱に起因する電気伝導度の低下を抑制する表面粗さを有する配線とを具備する。
【００１０】
本発明の他の１態様による半導体装置の製造方法は、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜中に少なくとも配線溝又は接続孔のいずれかを形成する工程と、少なくとも前記配線溝又は接続孔のいずれかにバリアメタルを形成する工程と、前記配線溝、前記接続孔若しくは前記バリアメタルの少なくともいずれか１の表面を平滑にする工程と、前記バリアメタル上に銅配線を形成する工程とを具備することを特徴とする。
【発明の効果】
【００１１】
本発明によって、微細化に適した表面粗さを有する配線を具備した半導体装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
【００１３】
本発明は、微細化された半導体装置において、所定の表面粗さを有する配線を具備した半導体装置である。
【００１４】
配線が微細化されると、例えば、配線幅が１００ｎｍ以下になると、配線中を移動する電子が配線表面の凹凸により散乱されて、電気伝導度の低下、すなわち、配線抵抗の増加をもたらす。したがって、配線の表面粗さを小さく制御することが、配線抵抗の増加を抑制するために重要である。
【００１５】
配線の表面粗さの限度は、トムソンの理論を発展させて決定することができる。トムソンの理論は、金属の幅（又は厚さ）がその金属中の電子の平均自由行程以下の場合に、幅の狭い金属の電気伝導度に及ぼす金属表面粗さの効果を論じたものである。トムソンの理論は、厳密には、上記のように金属の幅が電子の平均自由行程以下の場合に対するものであるが、金属の幅がその数倍程度までは、近似的に成立するものと考えられる。
【００１６】
まず、トムソンの理論にしたがって、金属中の電子の平均自由行程ｌ０よりも幅（又は厚さ）が小さい薄膜配線中の電子の実効平均自由行程ｌ−ｅｆｆを求める。図２は、計算のモデルを示す図であり、幅ｗの配線中のｚ０の位置にある電子を考える。点ｚ０からｚ軸に平行に引いた線と配線の上面との交点をＰ０とする。点ｚ０からｘ軸の正方向に半径が電子の平均自由行程ｌ０の円を描き、配線の上面との交点をＰ１、下面との交点をＰ２とする。点Ｐ０から上面と交差する点Ｐ１までの角度をθｌとし、下面と交差する点Ｐ２までの角度をθ０とする。この場合、ｚ軸からの角度θが、θｌより小さい場合及びθ０より大きい場合には、電子は配線の表面で散乱されるため、電子の実効平均自由行程ｌ−ｅｆｆは、本来の平均自由行程ｌ０よりも小さくなる。トムソンの理論によれば薄膜金属中の電子の実効平均自由行程ｌ−ｅｆｆは、次式で与えられる。  
【数１】
2007053133.tif 000003
【００１７】
ここで、ｌｆは、滑らかな表面を有する薄膜配線中の電子の平均自由行程を表し、θの大きさに対してそれぞれ、次式で与えられる。  
【数２】
2007053133.tif 000004
【００１８】
バルク金属中の電気伝導度をσ０、薄膜金属中の電気伝導度をσｆとすると、これらの電気伝導度を用いて薄膜金属中の電子の平均自由行程ｌ−ｆを表すことができる。電気伝導度σと電子の平均自由行程ｌとは比例するので、これらの間には、
σｆ／σ０＝ｌ−ｆ／ｌ０                                          式（３）
の関係が成り立つ。式（３）の左辺は、規格化された電気伝導度σｆ／σ０である。したがって、規格化された電気伝導度σｆ／σ０は、式（１）を式（３）に代入して解くことにより、次式で与えられる。  
【数３】
2007053133.tif 000005
【００１９】
式（４）から、配線幅ｗがバルク金属中の電子の平均自由行程ｌ０に等しくなると、配線の実効電気伝導度σｆは、バルク金属中の電子の伝導度σ０の７５％になることがわかる。
【００２０】
上記の議論は、配線の表面が滑らかな場合であるが、実際の金属配線の表面は、ある程度の凹凸を有する。金属配線等の表面粗さは、例えば、原子間力顕微鏡（ＡＦＭ：atomic force microscope）により０．１ｎｍオーダーで粗さ測定が可能である。実際の金属配線、例えば、Ｃｕ配線の表面粗さは、小さくとも１０ｎｍ程度であると言われている。そこで、配線表面の凹凸による電子の散乱の影響を考慮するために、トムソンの理論を下記のように発展させることができる。
【００２１】
金属配線の表面形状は、実際には一様な表面粗さを有するのではなく、複雑な形状をしている。しかし、ここでは単純化のために、配線の表面形状をモデル化した。表面形状は、図３に示したように、振幅（最大幅）２ａ、周期ｓを有するサイン波形状とした。この場合、表面の形状ｚ１及び裏面の形状ｚ２は、次式で与えられる。  
【数４】
2007053133.tif 000006
【００２２】
上記の表面凹凸を有する薄膜配線中の電子の実効平均自由行程ｌ−ｆＲは、式（１）を変形して次式で与えられる。
【数５】
2007053133.tif 000007
【００２３】
ここで、式（６）を解くと、その解は次式で与えられる。
【数６】
2007053133.tif 000008
【００２４】
ここで、式（３）と同様に、バルク金属中の電気伝導度をσ０とし、凹凸を有する薄膜金属中の電気伝導度をσｆＲとすると、電気伝導度と電子の平均自由行程とは比例するので、すなわち、式（３）は、
σｆＲ／σ０＝ｌ−ｆＲ／ｌ０                                      式（８）
になる。したがって、バルク金属中の電気伝導度σ０で規格化した電気伝導度σｆＲ／σ０は、式（７）を用いて、次式で表される。
【数７】
2007053133.tif 000009
【００２５】
式（９）を配線幅ｗ＝４０ｎｍのＣｕ配線に適用して、規格化された電気伝導度σｆＲ／σ０に対する表面粗さの影響を求めた結果を図４に示す。ここで、Ｃｕ中の電子の平均自由行程をｌ０＝４０ｎｍとし、表面凹凸の周期をｓ＝２π（ｒａｄ）と仮定している。図４から薄膜中の電気伝導度は、表面が滑らかな場合であってもバルク金属中の７５％に低下することが分かる。さらに、電気伝導度は、表面粗さが大きくなるにつれ指数関数的に低下することがわかる。図４の場合には、電気伝導度の低下は、表面粗さが約１０ｎｍ以上になると、言い換えると、表面粗さが電子の平均自由行程の約２５％より大きくなると顕著になってくる。
【００２６】
半導体装置が微細化すればするほど、多層配線の抵抗上昇を抑制することが要求されてくる。半導体装置の配線の抵抗値は、種々の要因によってバラツクことが知られている。その要因として、例えば、配線の加工寸法バラツキ、配線膜厚バラツキ、配線材料自身の抵抗率バラツキ等が挙げられる。これらのバラツキは、小さいほど好ましい。半導体装置全体の抵抗バラツキを、例えば、１０％以下に抑制するためには、配線金属自身の抵抗率の上昇、すなわち、電気伝導度の低下を、例えば、２％以下に制御することが、半導体装置の設計の観点から要求される。
【００２７】
そのための一手段として、配線の表面を平滑にして、電気伝導度を低下させる表面の凹凸を小さくすることが考えられる。そこで、式（９）を変形して、バルク金属の電気伝導度σ０の代わりに滑らかな表面を有する同じ配線幅ｗの配線の電気伝導度σｆを用いて規格化すると、式（９）は次式で表される：  
【数８】
2007053133.tif 000010
【００２８】
図４と同様に、式（１０）を配線幅ｗ＝４０ｎｍのＣｕ配線に適用して、表面が平滑な同じ厚さの薄膜金属の電気伝導度σｆで規格化した相対的電気伝導度σｆＲ／σｆに対する表面粗さの影響を求めた結果を図５に示す。微細化されたＣｕ配線において、配線の抵抗率の上昇、すなわち、電気伝導度の低下を、上記の２％以下に抑制するためには、図５から、配線幅４０ｎｍの配線では、表面粗さを１０ｎｍ以下に制御することが必要であることが分かる。
【００２９】
配線幅が１０ｎｍから４０ｎｍのＣｕ配線に対して、同様に配線の相対的電気伝導度σｆＲ／σｆに対する表面粗さの影響を計算した結果を図６に示す。図６から、相対的電気伝導度の低下を２％以下に抑制するためには、例えば、配線幅１０ｎｍのＣｕ配線では、許容される表面粗さＲａは、約３．６ｎｍ以下である。同様にして、それぞれの配線幅について許容される表面粗さＲａを求めると、２０ｎｍでは５．９ｎｍ以下に、３０ｎｍでは８．３ｎｍ以下であることが分かる。
【００３０】
図７は、配線幅が１０ｎｍから１００ｎｍのＣｕ配線の各配線幅ｗに対して、上記のようにして求めた許容される表面粗さＲａの関係を示す図である。図７の各点を結ぶ線を最小二乗法により求めると、配線幅１００ｎｍ以下のＣｕ配線に対して、許容される表面粗さＲａは、配線幅ｗの関数として次式で与えられる。
【００３１】
Ｒａ≦１．０６＋０．２６ｗ−０．９７×１０−４ｗ２             式（１１）
上記の計算は、単純化のために一定の粗さが繰り返されている表面を考えてきた。しかし、実際の配線は、上記のモデルより振幅及び周期が大きい粗さ小さい粗さが入り混じった、種々の振幅、周期を有する粗さがランダムに配置されて表面を形成している。したがって、上記の表面粗さは、実際の配線では、平均表面粗さＲａに相当すると言い換えることができる。
【００３２】
上記の議論から、配線の加工寸法が変化しても、配線幅ｗに対して、Ｃｕ配線の平均表面粗さＲａを式（１１）を満足する範囲内に制御することによって、Ｃｕ配線の電気伝導度の低下を２％以内に抑制することが可能になる。
【００３３】
したがって、微細化された半導体装置において、設計配線幅ｗに対して配線の表面粗さＲａを定量的に決定でき、その結果に基づいた表面粗さを有する配線を設計・製造することができる。
【００３４】
次に、上記の式（１１）の条件を満足するように配線の表面粗さを制御した、すなわち、平滑にした半導体装置及びその製造方法をいくつかの実施形態を例に説明する。しかし、半導体装置及びその製造方法は、これらに限定されるものではない。
【００３５】
配線、特にＣｕ配線、の表面を平滑にするためには、配線を形成する下地、例えば、層間絶縁膜又はバリアメタル表面の平滑化、エッチングを行うためのレジスト又はエッチングマスクの平滑化、等の種々の方法がある。下記にＣｕ配線を例に、配線表面を平滑化する実施形態の例を示す。
【００３６】
（第１の実施形態）
本発明の第１の実施形態は、Ｃｕ配線の下地になるバリアメタルの表面を平滑化して形成した、小さな表面粗さを有する配線を具備した半導体装置及びその製造方法である。
【００３７】
図８は、Ｃｕ多層配線を説明するために示す半導体装置の断面図である。図では、単純化のために２層のＣｕ配線１８，２８を示す。この例では、半導体基板１０、例えば、シリコン基板上に形成された能動素子（図示せず）、例えば、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）を覆うように第１の層間絶縁膜１２が形成され、例えば、ＣＭＰ（chemical mechanical polishing）により平坦化される。第１の層間絶縁膜１２に第１の配線溝１８ｔが形成され、その中に、第１のバリアメタル１４を介して第１の配線１８が形成される。第１の配線１８上及び第１の層間絶縁膜１２上の全面に第１の拡散防止膜２０が形成される。第１の拡散防止膜２０上に第２の層間絶縁膜２２が形成され、第２の層間絶縁膜２２の中に第１の配線１８に接続する接続孔２６ｈ及び第２の配線２８を形成するための第２の配線溝２８ｔが形成される。接続孔２６ｈ及び第２の配線溝２８ｔの内部に第２のバリアメタル２４を介して接続プラグ２６及び第２の配線２８が形成される。第２の配線２８上及び第２の層間絶縁膜２４上の全面に第２の拡散防止膜３０が形成され、図８に示した構造を完成する。
【００３８】
層間絶縁膜１２，２２は、低誘電率絶縁膜であることが好ましく、例えば、ＳｉＯＣ、ＳｉＯＣＨなどシロキサンを含むメチルシロキサン膜等の有機シリコン膜、ポリアリレンエーテル等の有機膜、若しくはこれらを多孔質にしたポーラス膜を使用することができる。バリアメタル１４，２４は、配線材料が外へ拡散することを防止するための導電性膜であり、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）を使用することができる。拡散防止膜２０，３０としては、Ｃｕの拡散を防止する能力がある絶縁膜、例えば、シリコン窒化膜（ＳｉＮ膜）を使用することができる。
【００３９】
Ｃｕ配線２８は、層間絶縁膜２２中に形成した配線溝２８ｔ及び／又は接続孔２６ｈに、例えば、電解メッキによりＣｕ２８ｍを堆積させる、いわゆるシングルダマシン又はデュアルダマシンにより形成することができる。図示しないが、電解メッキによりＣｕ２８ｍを堆積させると、配線溝２８ｔ及び接続孔２６ｈの内部だけでなく層間絶縁膜２２の表面にもＣｕ２８ｍが堆積する。そのため、Ｃｕ２８ｍを堆積後、例えば、ＣＭＰにより配線溝２８ｔ以外に堆積したＣｕ２８ｍを除去している。このＣＭＰは、例えば、２段階で行われる。１段目は、厚く堆積したＣｕ２８ｍを、層間絶縁膜２２表面上に堆積したバリアメタル２４をストッパとして除去する。その後、バリアＣＭＰと呼ばれる方法で、層間絶縁膜２２より上のバリアメタル２４及びＣｕ２８ｍを除去して、配線２８を完成する。
【００４０】
図９は、本実施形態を説明するために示す接続孔２６ｈ又は配線溝２８ｔ表面の断面拡大図である。図９（ａ）に示したように、接続孔２６ｈ及び配線溝２８ｔ内部の表面に形成されたバリアメタル２４は、表面が必ずしも平滑ではない。このような表面粗さの大きな下地バリアメタル２４の表面に堆積されたＣｕ配線２８及び接続プラグ２６は、当然その表面粗さが大きくなる。
【００４１】
そこで、図９（ｂ）に示したように、Ｃｕを堆積させる前に、研磨能力がある液体、例えば、ＣＭＰのスラリ４０を配線溝２８ｔ及び接続孔２６ｈ内部を循環させることによって、バリアメタル２４の表面を平滑にする。ＣＭＰスラリ４０中には研磨砥粒４０ａ及びエッチング液が含まれているため、凹凸を有する下地の凸部を選択的に研磨、除去することができる。バリアメタル２４の平滑化には、バリアメタルに対する研磨能力が大きいスラリ、例えば、上記のバリアＣＭＰ用のスラリ、が好ましい。この平滑化されたバリアメタル２４表面に、Ｃｕを堆積させることにより、平均表面粗さを小さく制御したＣｕ配線２８を形成することができる。
【００４２】
このようにして、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００４３】
したがって、微細化された半導体装置において、配線の表面粗さを定量的に決定でき、その結果に基づいて設計された表面粗さを有する配線を具備した半導体装置及びその製造方法を提供することができる。
【００４４】
（第２の実施形態）
本発明の第２の実施形態は、層間絶縁膜として使用する低誘電率絶縁膜の表面を平滑にして形成した、小さな表面粗さを有する配線を具備した半導体装置及びその製造方法である。
【００４５】
半導体装置の加工寸法が、例えば、１００ｎｍ以下に微細化されると、層間絶縁膜として、比誘電率が３．０以下の、さらに好ましくは比誘電率が２．５以下の低誘電率絶縁膜が、配線の寄生容量を低下させるために望まれている。図１０は、本実施形態を説明するために示す配線構造の断面図である。図１０（ａ）に示したように、このような低誘電率絶縁膜２２は、一般に多孔質の有機シリコン膜又は有機膜である。多孔質低誘電率絶縁膜２２に配線溝２８ｔ又は接続孔２６ｈを、例えば、異方性エッチングにより加工すると、低誘電率絶縁膜２２の加工表面近傍では、例えば、炭素が絶縁膜中から離脱して、加工変質層２２Ｄあるいは加工ダメージが形成される。この加工変質層２２Ｄは、機械的強度が弱いため、図１０（ａ）に丸Ａで囲んだ部分のように、加工ダメージにより表面の凹凸が大きくなる、あるいは加工変質層２２Ｄからの水分等によりバリメタルの一部が酸化されて表面粗さが粗くなることがある。
【００４６】
そこで、図１０（ｂ）に示したように、バリアメタル２４形成に先立って、ダメージ修復剤４２を異方性エッチング加工表面に液相あるいは気相で供給し、加熱して反応させて加工表面近傍の低誘電率絶縁膜中の加工変質層２２Ｄに炭素を供給する。具体的には、エッチング加工表面をダメージ修復剤４２、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）を含む雰囲気中で１５０℃から３５０℃の温度で加熱する。このようにして、加工変質層２２Ｄの表面の炭素濃度及び／又は膜密度を、バルクの値と同等若しくはそれ以上に回復させた回復層２２Ｒにすることができる。
【００４７】
図１０（ｃ）に示したように、このように修復して回復層２２Ｒにした平滑な表面を有する低誘電率絶縁膜（層間絶縁膜）２２に、バリアメタル２４を介してＣｕを堆積する。これにより、平均表面粗さを小さく制御した接続プラグ２６及びＣｕ配線２８を形成することができる。
【００４８】
このようにして、第１の実施形態と同様に、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００４９】
（第３の実施形態）
本発明の第３の実施形態は、第２の実施形態と同様に、層間絶縁膜２２として多孔質の低誘電率絶縁膜を使用するが、配線溝２８ｔ及び接続孔２６ｈの表面の気孔２３を塞いで平滑にして形成した、小さな表面粗さを有するＣｕ配線を具備した半導体装置及びその製造方法である。
【００５０】
図１１は、本実施形態を説明するために示す層間絶縁膜の断面図である。多孔質の層間絶縁膜２２の加工表面の気孔２３は、例えば、ＳｉＣ、ＳｉＯＣ、ＳｉＣＮ等の被覆膜４４を用いて塞ぐことができる。多孔質の層間絶縁膜２２表面にバリアメタル２４を成膜しようとすると、気孔２３の部分でバリアメタル２４が良好に成膜されないことがある。しかし、上記の被覆膜４４のような膜を、例えば、ＣＶＤ（chemical vapor deposition）、ＰＥＣＶＤ（plasma-enhanced CVD）、又はＡＬＤ（atomic layer deposition）で層間絶縁膜２２表面に形成すると、表面の気孔２３を塞ぐことができる。このようにして層間絶縁膜２２の加工表面の気孔２３を塞いで平滑にした面にバリアメタル２４を成膜すると、図１１に示したように、バリアメタル２４は一様に堆積され、しかもその表面を平滑にすることができる。
【００５１】
この平滑化されたバリアメタル２４表面に、Ｃｕを堆積させることにより、小さな平均表面粗さを有するＣｕ配線（図示せず）を形成することができる。
【００５２】
このようにして、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００５３】
（第４の実施形態）
本発明の第４の実施形態は、表面を平滑にしたレジストパターンをマスクとして層間絶縁膜２２に配線溝及び接続孔を加工し、そこに形成した小さな表面粗さを有するＣｕ配線を具備した半導体装置及びその製造方法である。
【００５４】
リソグラフィにより加工したレジスト４６のパターンは、例えば、図１２（ａ）に示した平面図のように、凹凸のある端面を有することがある。このレジスト４６をマスクとして層間絶縁膜２２をエッチング加工して、配線溝及び／又は接続孔を形成すると、層間絶縁膜２２の加工表面にレジスト４６の凹凸が転写され、凹凸のある表面を有する配線溝及び／又は接続孔が形成される。
【００５５】
そこで、図１２（ｂ）に示した断面図のように、レジスト４６に、例えば、配線溝のパターンを形成した後、レジスト４６のパターン表面に、例えば、塗布法により水溶性有機膜又な水溶性ポリマ膜のような平滑化膜４８を形成する。この平滑化膜４８は、レジスト４６上にだけ被膜を形成する。上記のような凹凸のあるレジスト４６のパターン端面は、この平滑化膜４８により覆われて平滑化される。平滑化膜４８としては、例えば、ＲＥＬＡＣＳ（Resolution Enhancement Lithography Assisted by Chemical Shrink）プロセスで使用される水溶性有機膜又は水溶性ポリマ膜を使用できる。
【００５６】
上記のようにして平滑化したレジスト４６のパターンをマスクに用いて層間絶縁膜２２をエッチング加工することにより、図示しないが、平滑な表面を有する配線溝及び接続孔を形成できる。この平滑に加工された配線溝及び接続孔にバリアメタル及びＣｕを堆積させることにより、小さな平均表面粗さを有するＣｕ配線を形成することができる。
【００５７】
このようにして、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００５８】
（第５の実施形態）
本発明の第５の実施形態は、レジストパターンの端面を露光により平滑にし、層間絶縁膜２２に平滑な表面の配線溝２８ｔ及び接続孔２６ｈを形成して、小さな表面粗さを有するＣｕ配線２８を形成した半導体装置及びその製造方法である。
【００５９】
レジストパターンを１回の露光のみで形成すると、例えば、図１２（ａ）に示した平面図のように、レジスト４６端面に凹凸が生じることがある。そこで、レジストの露光を複数回繰り返して行う。現在の露光装置は、コンピュータ制御されて優れた再現性を有するものの、各露光毎に露光位置がｎｍオーダーでわずかに変化し、デフォーカス量もわずかに異なる。そのため、図１３（ａ）に示した平面図のように、繰り返し露光を行うことによって露光量が平均化されて、図１３（ｂ）に示したように、平滑化された端面を有するレジストのパターン４６ａを形成することができる。
【００６０】
本実施形態によりレジストパターンを平滑にすることによって、第４の実施形態と同様に、小さな平均表面粗さを有するＣｕ配線を形成することができる。
【００６１】
このようにして、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００６２】
（第６の実施形態）
本発明の第６の実施形態は、層間絶縁膜２２のエッチング加工に用いるハードマスクのパターンを平滑にした後、層間絶縁膜２２に配線溝及び接続孔を形成して、小さな表面粗さを有するＣｕ配線を形成した半導体装置及びその製造方法である。
【００６３】
本実施形態では、図１４に示した断面図のように、配線溝及び接続孔を形成する層間絶縁膜２２上にエッチング特性が異なる２以上の複数の膜、例えば、絶縁膜５０ａと有機膜５０ｂからなるエッチング積層膜５０を形成する。絶縁膜５０ａとして、例えば、ポリシロキサンのような塗布型ＳｉＯ２膜を、有機膜５０ｂとして、例えば、カーボン膜のような塗布型有機膜を使用できる。このエッチング積層膜５０上にレジストパターンを形成する。
【００６４】
上記のように形成したエッチング特性が異なるエッチング積層膜５０を、エッチングガスを変えながら順次エッチングすると、エッチングを段階的に進めるにつれて加工表面の凹凸が平滑化される。すなわち、図１４に示した２層のエッチング積層膜では、レジスト４６パターンより有機膜５０ｂの方が端面が平滑になり、有機膜５０ｂよりその下層の絶縁膜５０ａの方がさらに平滑になる。ここでは、２層のエッチング積層膜を例に説明したが、この平滑化の効果は、積層数を増すほど大きくなり、各層の膜厚を厚くするほど大きくなる。このようにして、層間絶縁膜２２の直上に形成された絶縁膜５０ａのパターンをレジスト４６パターンより平滑にできる。この平滑化された絶縁膜５０ａをハードマスクとして層間絶縁膜２２をエッチング加工して、平滑な表面を有する配線溝及び接続孔を形成することができる。
【００６５】
このように配線溝及び接続孔表面を平滑にすることによって、小さな平均表面粗さを有するＣｕ配線を形成することができる。
【００６６】
このようにして、配線幅が１００ｎｍ以下の配線において、配線表面の平均粗さを配線幅に対して式（１１）で規定される範囲内に制御することができる。その結果、配線の表面粗さに起因する電気伝導度の低下を２％以内に抑制することが可能な半導体装置及びその製造方法を提供できる。
【００６７】
以上述べてきたように、本発明によって、微細化された半導体装置において配線幅ｗに対応して配線の表面粗さＲａを定量的に決定でき、その結果に基づいて設計された表面粗さＲａを有する微細化に適した配線を具備した半導体装置及びその製造方法を提供することができる。
【００６８】
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
【図面の簡単な説明】
【００６９】
【図１】図１は、トムソンの理論に基づいて計算した、銅配線の配線幅と電気伝導度との関係を示す図である。
【図２】図２は、トムソンの理論による計算のモデルを示す図である。
【図３】図３は、本発明による表面粗さを有する配線の計算のモデルを示す図である。
【図４】図４は、Ｃｕ配線において規格化された電気伝導度に対する表面粗さの影響を本発明にしたがって計算した結果を示す図である。
【図５】図５は、表面が平滑で同じ厚さを有する薄膜Ｃｕ配線の電気伝導度で規格化したＣｕ配線の相対的電気伝導度に対する表面粗さの影響を本発明にしたがって計算した結果を示す図である。
【図６】図６は、Ｃｕ配線の相対的電気伝導に対する表面粗さの影響の配線幅依存性を本発明にしたがって計算した結果を示す図である。
【図７】図７は、Ｃｕ配線の配線幅に対する許容される表面粗さの関係を本発明にしたがって計算した結果を示す図である。
【図８】図８は、本発明の実施形態で用いられるＣｕ多層配線を説明するために示す半導体装置の断面図である。
【図９】図９（ａ），（ｂ）は、本発明の第１の実施形態を説明するために示すバリアメタル表面の拡大断面図である。
【図１０】図１０（ａ）から（ｃ）は、本発明の第２の実施形態を説明するために示す配線構造の断面図である。
【図１１】図１１は、本発明の第３の実施形態を説明するために示す層間絶縁膜の断面図である。
【図１２】図１２は、本発明の第４の実施形態を説明するために示す図であり、図１２（ａ）はレジストパターンの平面図であり、図１２（ｂ）は、レジストパターンの断面図である。
【図１３】図１３（ａ），（ｂ）は、本発明の第５の実施形態を説明するために示すレジストパターンの平面図である。
【図１４】図１４は、本発明の第６の実施形態を説明するために示すエッチング積層膜の断面図である。
【符号の説明】
【００７０】
１０…シリコン基板，１２…第１の層間絶縁膜，１４…第１のバリアメタル，１８…第１の配線，２０…第１の拡散防止膜，２２…第２の層間絶縁膜，２３…気孔，２４…第２のバリアメタル，２６…接続プラグ，２８…第２の配線，３０…第２の拡散防止膜，４０…ＣＭＰスラリ，４０ａ…研磨砥粒，４２…ダメージ修復剤，４４…被覆膜，４６…レジスト，４８…平滑化膜，５０…エッチング積層膜，５０ａ…絶縁膜，５０ｂ…有機膜。
【図１】
2007053133.tif 000011
【図２】
2007053133.tif 000012
【図３】
2007053133.tif 000013
【図４】
2007053133.tif 000014
【図５】
2007053133.tif 000015
【図６】
2007053133.tif 000016
【図７】
2007053133.tif 000017
【図８】
2007053133.tif 000018
【図９】
2007053133.tif 000019
【図１０】
2007053133.tif 000020
【図１１】
2007053133.tif 000021
【図１２】
2007053133.tif 000022
【図１３】
2007053133.tif 000023
【図１４】
2007053133.tif 000024