(57)【要約】【課題】ゲート信号線等に及ぼす影響を抑えてクロストークを低減しつつ、従来のドットライン反転駆動方式に比べ、ディスクリネーションを低減すること。【解決手段】行列状に配置された複数の画素回路からなる画素回路部の列ごとに設けられた複数のデータ信号線に対して階調電圧を供給するデータ制御回路と、画素回路部の行ごとに設けられた複数のゲート信号線に、画素回路に階調電圧を書き込むための駆動信号を供給するゲート制御回路と、ゲート信号線と各画素回路との間に設けられると共に、ゲート信号線に供給される駆動信号を画素回路に供給するか否かを制御する選択回路とを備え、データ制御回路は、隣接するデータ信号線に互いに逆極性となる階調電圧を供給し、ゲート制御回路は、ゲート信号線に駆動信号を供給すると共に選択回路を制御して、隣接する複数行の画素回路に同一極性の階調電圧を書き込む。【選択図】図１
2007171638.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素回路からなる画素回路部の列ごとに設けられた複数のデータ信号線に対して階調電圧を供給するデータ制御回路と、
前記画素回路部の行ごとに設けられた複数のゲート信号線に、前記画素回路へ前記階調電圧を書き込むための駆動信号を供給するゲート制御回路と、を備えた液晶表示装置の駆動回路において、
前記ゲート信号線と前記画素回路との間に設けられ、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、
前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、
前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むことを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記ゲート制御回路は、第１ゲート信号線と、この第１ゲート信号線と少なくとも互いに１行以上離隔した第２ゲート信号線とに駆動信号を同時に供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記画素回路部の奇数列に配置された第１画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記画素回路部の偶数列に配置された第２画素回路群に供給して前記階調電圧を書き込み、その後、前記第１ゲート信号線と前記第２ゲート信号線とに前記駆動信号を供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記第２画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記第１画素回路群に供給して前記階調電圧を書き込むことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
前記画素回路部は、ｍ行×ｐ列の行列状に配置された複数の画素回路からなり、
前記第１ゲート信号線は、ｎ行（ｎ≦（ｍ／２））のゲート信号線であり、
前記第２ゲート信号線は、ｎ＋（ｍ／２）行のゲート信号線であることを特徴とする請求項２に記載の液晶表示装置の駆動回路。
【請求項４】
行列状に配置された複数の画素回路からなる画素回路部と、
前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、
前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、
前記データ信号線に前記階調電圧を供給するデータ制御回路と、
前記画素回路に前記階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、を備えた液晶表示装置において、
前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、
前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、
前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むことを特徴とする液晶表示装置。
【請求項５】
行列状に配置された複数の画素回路からなる画素回路部と、
前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、
前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、
前記データ信号線に階調電圧を供給するデータ制御回路と、
前記画素回路に階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、
前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を備えた液晶表示装置の駆動方法であって、
前記データ制御回路によって、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給するステップと、
前記ゲート制御回路によって、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むステップと、を有することを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法並びにその駆動回路に関する。
【背景技術】
【０００２】
近年、ディスプレイ装置は、急速にその薄型化が進んできており、例えば、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｅｖｉｃｅ）が幅広く普及している。この液晶表示装置は、薄型、軽量及び低消費電力を特徴とすることから、特に携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、ノートパソコン、携帯用ＴＶなどのいわゆるモバイル端末に利用される機会が増えている。さらに、リア・プロジェクションやフロント・プロジェクターなどにも利用され始めている。
【０００３】
そして、このような液晶表示装置として、アクティブマトリックス型の液晶表示装置が主流になってきている。アクティブマトリックス型の液晶表示装置は、透明な画素電極を行列状（マトリックス状）に配置した基板と、表示部全体に一つの透明な電極を形成した対向基板とを設け、これらの基板を対向させて液晶を封入することによって各画素回路を形成している。そして、各画素回路に接続され、スイッチング機能をもつ薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を制御することによって、各画素電極に画素階調に応じた電圧（以下、「階調電圧」とする。）を供給し、各画素電極と対向基板の電極との間の電位差を発生させることにより液晶の透過率を変化させて画像を表示するものである。
【０００４】
また、上述のように画素回路とＴＦＴが配置された基板上には、各画素回路へ階調電圧を供給するための複数のデータ信号線と、各画素回路のＴＦＴをスイッチングさせるための制御信号を供給する複数のゲート信号線とが配置されている。データ信号線は、行列状に配置された複数の画素回路の列（以下、単に「列」ともいう。）単位で設けられ、ゲート信号線は、行列状に配置された複数の画素回路の行（以下、単に「ライン」又は「行」ともいう。）単位で設けられる。そして、各画素回路への階調電圧の供給はデータ信号線を介してゲート信号線単位行われ、画像表示の１フレーム期間にデータ信号線に接続される全ての画素回路への階調電圧の供給が行われることによって、液晶表示装置上に画像を表示するようにしている。このように各画素回路へ供給された階調電圧は、各画素回路のＴＦＴの出力電極（ドレイン電極）に設けられた容量素子（コンデンサ）によって次に階調電圧が供給されるまで保持される。
【０００５】
ところで、液晶表示装置は直流駆動すると劣化する。そこで、液晶表示装置を駆動する方法として、ドット反転駆動方式が知られている。このドット反転駆動方式は、隣り合う列の画素回路に階調電圧が同時に逆極性で書き込まれるようにデータ信号線へ階調電圧を供給し、行列状に配置された各画素をゲート信号線により１ライン（１行）ごとに順次駆動する方式である。
【０００６】
このドット反転駆動方式は、画素回路の行ごとに同一極性の階調電圧を書き込む１Ｈ反転駆動方式に比べ、対向電極にコモン電圧Ｖｃｏｍを供給するライン（以下、「Ｖｃｏｍ線」とする。）やゲート信号線に及ぼす影響を抑えることができるためクロストークを低減することができる点で有利である。
【０００７】
しかしながら、行方向に隣接する左右の画素回路に書き込まれる階調電圧の極性が異なることから、隣接する画素回路の電界を受け、画素回路の開口部の隅に光抜け領域が発生する。そのため、画素回路の開口率が低下し、透過率が落ちることになり、コントラストの低下を招く。いわゆる、ディスクリネーションが発生する。
【０００８】
そこで、データ信号線を上下２行に渡って蛇行させ、一の行の奇数列の画素回路と他の行の偶数列の画素回路をデータ信号線に接続することによって、画素回路に書き込まれた階調電圧の極性が隣接する画素回路間で同極性となり、かつ上下の画素回路間で逆極性となるように、隣接する列の画素回路に階調電圧を同時に逆極性で書き込む、いわゆるドットライン反転駆動方式が提案されている（たとえば、特許文献１参照。）。
【特許文献１】特開２００１−３５６７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記ドットライン反転駆動方式においては、隣接する行ごとに画素回路に書き込む階調電圧の極性が異なることになるため、ディスクリネーションの発生を十分に抑制することができず、光抜け領域が発生し、コントラストは低下する。
【００１０】
そこで、本発明は、ゲート信号線等に及ぼす影響を抑えてクロストークを低減しつつ、上記従来のドットライン反転駆動方式に比べ、ディスクリネーションを低減することを目的とする。
【課題を解決するための手段】
【００１１】
かかる課題を解決するために、請求項１に記載の発明は、行列状に配置された複数の画素回路からなる画素回路部の列ごとに設けられた複数のデータ信号線に対して階調電圧を供給するデータ制御回路と、前記画素回路部の行ごとに設けられた複数のゲート信号線に、前記画素回路へ前記階調電圧を書き込むための駆動信号を供給するゲート制御回路と、を備えた液晶表示装置の駆動回路において、前記ゲート信号線と前記画素回路との間に設けられ、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むことを特徴とする。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記ゲート制御回路は、第１ゲート信号線と、この第１ゲート信号線と少なくとも互いに１行以上離隔した第２ゲート信号線とに駆動信号を同時に供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記画素回路部の奇数列に配置された第１画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記画素回路部の偶数列に配置された第２画素回路群に供給して前記階調電圧を書き込み、その後、前記第１ゲート信号線と前記第２ゲート信号線とに前記駆動信号を供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記第２画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記第１画素回路群に供給して前記階調電圧を書き込むことを特徴とする。
【００１３】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記画素回路部は、ｍ行×ｐ列の行列状に配置された複数の画素回路からなり、前記第１ゲート信号線は、ｎ行（ｎ≦（ｍ／２））のゲート信号線であり、前記第２ゲート信号線は、ｎ＋（ｍ／２）行のゲート信号線であることを特徴とする。
【００１４】
また、請求項４に記載の発明は、行列状に配置された複数の画素回路からなる画素回路部と、前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、前記データ信号線に前記階調電圧を供給するデータ制御回路と、前記画素回路に前記階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、を備えた液晶表示装置において、前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むことを特徴とする。
【００１５】
また、請求項５に記載の発明は、行列状に配置された複数の画素回路からなる画素回路部と、前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、前記データ信号線に階調電圧を供給するデータ制御回路と、前記画素回路に階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を備えた液晶表示装置の駆動方法であって、前記データ制御回路によって、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給するステップと、前記ゲート制御回路によって、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むステップとを有することを特徴とする。
【発明の効果】
【００１６】
請求項１に記載の発明によれば、行列状に配置された複数の画素回路からなる画素回路部の列ごとに設けられた複数のデータ信号線に対して階調電圧を供給するデータ制御回路と、前記画素回路部の行ごとに設けられた複数のゲート信号線に、前記画素回路へ前記階調電圧を書き込むための駆動信号を供給するゲート制御回路と、を備えた液晶表示装置の駆動回路において、前記ゲート信号線と前記画素回路との間に設けられ、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込む。すなわち、隣接するデータ信号線に互いに逆極性となる階調電圧を供給しつつ、隣接する複数行の前記画素回路に同一極性の階調電圧を書き込むため、ゲート信号線等に及ぼす影響を抑えてクロストークを低減しつつ、光抜けが発生する領域を低減してコントラストの低下を抑制する液晶表示装置の駆動回路を提供することができる。
【００１７】
また、請求項２に記載の発明によれば、前記ゲート制御回路は、第１ゲート信号線と、この第１ゲート信号線と少なくとも互いに１行以上離隔した第２ゲート信号線とに駆動信号を同時に供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記画素回路部の奇数列に配置された第１画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記画素回路部の偶数列に配置された第２画素回路群に供給して前記階調電圧を書き込み、その後、前記第１ゲート信号線と前記第２ゲート信号線とに前記駆動信号を供給すると共に、前記選択回路を制御して、前記第１ゲート信号線に供給される前記駆動信号を前記第２画素回路群に供給すると共に、前記第２ゲート信号線に供給される前記駆動信号を前記第１画素回路群に供給して前記階調電圧を書き込むので、ゲート制御回路から駆動信号を出力すると共に、偶数列の画素回路と奇数列の画素回路のいずれか一方を選択するための制御信号を選択回路へ入力するだけでよく、しかも選択回路においては、制御信号に基づいて駆動信号を出力するか否かを決定すればよいためＡＮＤ回路などの簡単な論理回路で構成することができる。
【００１８】
また、請求項３に記載の発明によれば、前記画素回路部は、ｍ行×ｐ列の行列状に配置された複数の画素回路からなり、前記第１ゲート信号線は、ｎ行（ｎ≦（ｍ／２））のゲート信号線であり、前記第２ゲート信号線は、ｎ＋（ｍ／２）行のゲート信号線であるので、光抜けが発生する領域を可及的に低減してコントラストの低下を抑制することができる液晶表示装置の駆動回路を提供することができる。
【００１９】
また、請求項４に記載の発明によれば、行列状に配置された複数の画素回路からなる画素回路部と、前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、前記データ信号線に前記階調電圧を供給するデータ制御回路と、前記画素回路に前記階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、を備えた液晶表示装置において、前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を設け、前記データ制御回路は、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給し、前記ゲート制御回路は、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して、隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むことを特徴とするので、ゲート信号線等に及ぼす影響を抑えてクロストークを低減しつつ、光抜けが発生する領域を低減してコントラストの低下を抑制する液晶表示装置を提供することができる。
【００２０】
また、請求項５に記載の発明によれば、行列状に配置された複数の画素回路からなる画素回路部と、前記画素回路部の列ごとに設けられ、前記画素回路に階調電圧を供給する複数のデータ信号線と、前記画素回路部の行ごとに設けられ、前記データ信号線に供給された前記階調電圧を前記画素回路に書き込む複数のゲート信号線と、前記データ信号線に階調電圧を供給するデータ制御回路と、前記画素回路に階調電圧を書き込むために、前記ゲート信号線に駆動信号を供給するゲート制御回路と、前記ゲート信号線と各前記画素回路との間に設けられると共に、前記ゲート信号線に供給される前記駆動信号を前記画素回路に供給するか否かを選択する選択回路を備えた液晶表示装置の駆動方法であって、前記データ制御回路によって、隣接する前記データ信号線に互いに逆極性となる前記階調電圧を供給するステップと、前記ゲート制御回路によって、前記ゲート信号線に前記駆動信号を供給すると共に前記選択回路を制御して隣接する複数行の前記画素回路に同一極性の前記階調電圧を書き込むステップとを有するので、ゲート信号線等に及ぼす影響を抑えてクロストークを低減しつつ、光抜けが発生する領域を低減してコントラストの低下を抑制する液晶表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の実施形態における液晶表示回路及びそれを備えた液晶表示装置であって、行列状（マトリックス状）に配置された複数の画素回路からなる画素回路部と、この画素回路部の列ごとに設けられ、各画素回路に階調電圧データを供給する複数のデータ信号線と、画素回路部の行ごとに設けられ、データ信号線に供給された階調電圧を各画素回路に書き込む複数のゲート信号線と、データ信号線に階調電圧を供給するデータ制御回路と、各画素回路に階調電圧を書き込むために、ゲート信号線に駆動信号を供給するゲート制御回路とを備えている。
【００２２】
しかも、ゲート信号線と各画素回路との間に設けられ、ゲート信号線に供給される駆動信号を画素回路に供給するか否かを選択する選択回路が設けられている。
【００２３】
このように選択回路が設けられているために、ゲート信号線に駆動信号が供給された場合であっても、このゲート信号線によって制御される複数の画素回路のうち、駆動信号が供給される画素回路を選択することができる。
【００２４】
したがって、２つのゲート信号線に同時に駆動信号を出力することができる。なお、この場合、一つのデータ信号線の階調電圧を２つ以上の画素回路に同時に書き込まないように選択回路を制御する必要がある。
【００２５】
すなわち、離隔した複数の行の画素回路に同時に階調信号を書き込むことができ、隣接する複数行の画素回路群に同一極性の階調電圧を書き込むことができる。その結果、光抜けが発生する領域を可及的に低減してコントラスト低下の抑制が可能となる。
【００２６】
また、データ制御回路は、隣接する前記データ信号線に互いに逆極性となる階調電圧を供給するようにしているため、ゲート信号線等に及ぼす影響を抑えてクロストークを低減することができる。
【００２７】
ここで、選択回路の制御は、ゲート制御回路からの制御信号によって行い、ゲート制御回路は、ゲート信号線に駆動信号を供給すると共に選択回路を制御して、隣接する複数行の前記画素回路に同一極性の階調電圧を書き込む。
【００２８】
たとえば、ゲート制御回路は、第１ゲート信号線と、この第１ゲート信号線と少なくとも互いに１行以上離隔した第２ゲート信号線とに駆動信号を供給すると共に、選択回路を制御して、第１ゲート信号線に供給される駆動信号を画素回路部の奇数列に配置された第１画素回路群に供給すると共に、第２ゲート信号線に供給される駆動信号を画素回路部の偶数列に配置された第２画素回路群に供給して階調電圧を書き込み、その後、第１ゲート信号線と第２ゲート信号線とに駆動信号を供給すると共に、選択回路を制御して、第１ゲート信号線に供給される駆動信号を第２画素回路群に供給すると共に、第２ゲート信号線に供給される駆動信号を第１画素回路群に供給して階調電圧を書き込むようにすることができる。
【００２９】
その結果、ゲート制御回路は、偶数列の画素回路と奇数列の画素回路のいずれか一方を選択するための制御信号を選択回路へ入力するだけでよく、しかも選択回路においては、制御信号に基づいて駆動信号を出力するか否かを決定して選択すればよいためＡＮＤ回路などの簡単な論理回路で構成することができる。
【００３０】
また、画素回路部を列方向の真ん中で半分（画素回路部の行数をｍ行とすると０〜ｍ／２行の上位の画素回路と、ｍ／２＋１〜ｍ行までの下位の画素回路）に分けて、上位の列の画素回路と下位の複数の画素回路とにそれぞれ異なる極性の階調電圧（たとえば、上位の画素回路には＋極性の階調電圧、下位の画素回路には−極性の階調電圧）を供給するようにすれば、光抜けが発生する領域を可及的に低減してコントラストの低下を抑制することができる。この場合、上記第１ゲート信号線は、ｎ行（ｎ≦（ｍ／２））のゲート信号線となり、上記第２ゲート信号線は、ｎ＋（ｍ／２）行のゲート信号線となる。
【００３１】
（第１実施形態）
次に、本発明の第１実施形態の液晶表示装置Ａ及びその駆動回路について図面を参照して具体的に説明する。図１は第１実施形態における液晶表示装置Ａの液晶表示回路１の構成を示す図、図２は図１における選択回路の構成を示す図である。
【００３２】
図１に示すように、本実施形態における液晶表示装置Ａは、液晶表示回路１を有しており、この液晶表示回路１は図示しない制御回路によって制御される。なお、本実施形態においては、本発明の理解を容易にするために、画素回路を４×４の行列状に配置した液晶表示回路を用いて説明する。
【００３３】
液晶表示回路１は、４×４の行列状に配置された複数の画素回路２ａ〜２ｐからなる画素回路部と、この画素回路部の列ごとに設けられ、階調電圧Ｄ０〜Ｄ１５を供給する複数のデータ信号線Ｓ０〜Ｓ３と、画素回路部の行ごとに設けられ、データ信号線Ｓ０〜Ｓ３に供給された階調電圧Ｄ０〜Ｄ１５を画素回路２ａ〜２ｐに書き込むための複数のゲート信号線Ｇ０〜Ｇ３と、データ信号線Ｓ０〜Ｓ３に階調電圧Ｄ０〜Ｄ１５を供給するデータ制御回路としての水平走査回路３と、画素回路２ａ〜２ｐに階調電圧Ｄ０〜Ｄ１５を書き込むために、ゲート信号線Ｇ０〜Ｇ３に駆動信号を供給するゲート制御回路としての垂直走査回路４ａ１，４ａ２，４ｂ１，４ｂ２と、データ信号線Ｓ０〜Ｓ３をプリチャージするプリチャージ制御回路５とを有している。なお、画素回路２ａ〜２ｐは、後述の薄膜トランジスタＴｒ１のドレイン電極に画素電極が接続される液晶セルと、同じく薄膜トランジスタＴｒ１のドレイン電極に接続され、液晶セルに書き込まれた階層電圧を保持する容量素子とから構成される。また、水平走査回路３は、入力される映像信号に基づいて画素ごとに階調電圧Ｄ０〜Ｄ１５を生成する機能を有している。
【００３４】
さらに、液晶表示回路１は、選択回路１０ａ〜１０ｐを備えている。この選択回路１０ａ〜１０ｐは、ゲート信号線Ｇ０〜Ｇ３と各画素回路２ａ〜２ｐとの間に設けられると共に、ゲート信号線Ｇ０〜Ｇ３に駆動信号を画素回路２ａ〜２ｐに供給するか否かを選択する。なお、水平走査回路３と、垂直走査回路４ａ１，４ａ２，４ｂ１，４ｂ２と、選択回路１０ａ〜１０ｐとで駆動回路が構成される。
【００３５】
データ信号線Ｓ０は画素回路２ａ，２ｅ，２ｉ，２ｍに、データ信号線Ｓ１は画素回路２ｂ，２ｆ，２ｊ，２ｎに、データ信号線Ｓ２は画素回路２ｃ，２ｇ，２ｋ，２ｏに、データ信号線Ｓ３は画素回路２ｄ，２ｈ，２ｌ，２ｐに、それぞれ階調電圧を供給する。
【００３６】
また、ゲート信号線Ｇ０は２ａ〜２ｄに、ゲート信号線Ｇ１は２ｅ〜２ｈに、ゲート信号線Ｇ２は２ｉ〜２ｌに、ゲート信号線Ｇ３は２ｍ〜２ｐに、それぞれ選択回路１０ａ〜１０ｐを介して駆動信号を供給する。ゲート信号線Ｇ０，Ｇ１は、垂直走査回路４ａ１，４ａ２に接続され、ゲート信号線Ｇ２，Ｇ３は、垂直走査回路４ｂ１，４ｂ２に接続される。すなわち、画像回路部の上半分の行に配置された画素回路２ａ〜２ｈと、画像回路部の下半分の行に配置された画素回路２ｉ〜２ｐとは異なる垂直走査回路に接続される。
【００３７】
また、上位の行（１行目と２行目）における奇数列の画素回路２ａ，２ｃ，２ｅ，２ｇに接続された選択回路１０ａ，１０ｃ，１０ｅ，１０ｇと、下位の行（３行目と４行目）における偶数列の画素回路２ｊ，２ｌ，２ｎ，２ｐに接続された選択回路１０ｊ，１０ｌ，１０ｎ，１０ｐとは、垂直走査回路４から出力される制御信号線ＥＮＢ１に接続される。一方、上位の行（１行目と２行目）における偶数列の画素回路２ｂ，２ｄ，２ｆ，２ｈに接続された選択回路１０ｂ，１０ｄ，１０ｆ，１０ｈと、下位の行（３行目と４行目）における奇数列の画素回路２ｉ，２ｋ，２ｍ，２ｏに接続された選択回路１０ｉ，１０ｋ，１０ｍ，１０ｏとは、垂直走査回路４から出力される制御信号線ＥＮＢ２に接続される。
【００３８】
なお、画素回路部の総行数がｍ行である場合、制御信号線ＥＮＢ１は、画素回路部の１〜ｍ／２行目までの奇数列における画素回路２に接続された選択回路１０と、ｍ／２＋１〜ｍライン目までの偶数列の画素回路２に接続された選択回路１０とに接続される。また、制御信号線ＥＮＢ２は、画素回路部の１〜ｍ／２行目までの偶数列における画素回路２に接続された選択回路１０と、ｍ／２＋１〜ｍライン目までの奇数列の画素回路２に接続された選択回路１０とに接続される。
【００３９】
また、複数の画素回路２ａ〜２ｐのうちいずれか一つを表すとき画素回路２と、複数のデータ信号線Ｓ０〜Ｓ３のうちいずれか一つを表すときにデータ信号線Ｓと、複数のゲート信号線Ｇ０〜Ｇ３うちいずれか一つを表すときにゲート信号線Ｇと、制御信号線ＥＮＢ１，ＥＮＢ２のいずれか一つを表すときに制御信号線ＥＮＢと、垂直走査回路４ａ１，４ａ２，４ｂ１，４ｂ２のうちいずれか一つを表すとき垂直走査回路４と、選択回路１０ａ〜１０ｐのうちいずれか一つを表すときに選択回路１０として説明することがあるものとする。
【００４０】
選択回路１０は、図２に示すように、ゲート信号線Ｇと制御信号線ＥＮＢとの否定論理積を出力するＮＡＮＤ回路ＩＣ１と、このＮＡＮＤ回路ＩＣ１の出力を反転するインバータ回路ＩＣ２と、このインバータ回路ＩＣ２をゲート電極に、データ信号線Ｓをソース電極に、画素回路２をドレイン電極に接続した薄膜トランジスタ（ＴＦＴ）Ｔｒ１とからなる。
【００４１】
したがって、ゲート信号線Ｇに駆動信号（本実施形態では、Ｈｉｇｈレベルとなるパルス信号）が供給され、かつ制御信号線ＥＮＢに制御信号（本実施形態では、Ｈｉｇｈレベルとなるパルス信号）が供給されると、薄膜トランジスタＴｒ１のゲート電極がＨｉｇｈレベルとなり、薄膜トランジスタＴｒ１がオン状態となる。そのため、データ信号線Ｓから供給されている階調電圧Ｄが薄膜トランジスタＴｒ１のソース電極を介してドレイン電極に出力され、この階調電圧Ｄが画素回路２に書き込まれる。
【００４２】
このように選択回路１０は、ゲート信号線Ｇに駆動電圧が供給され、かつ制御信号線ＥＮＢに制御信号が供給されるとデータ信号線Ｓに供給されている階層電圧を画素回路２へ書き込むように構成されている。
【００４３】
以上のように構成された液晶表示回路１の動作について、図面を参照して説明する。図３は図１における液晶表示回路を制御するときの各信号線のタイミングチャート、図４は図３における各ＳＴＥＰ（ステップ）毎の画素回路部の表示状態を示す図である。
【００４４】
まず、図３のＳＴＥＰ１において、水平走査回路３は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１を供給する。また、垂直走査回路４は、上位のゲート信号線Ｇ０と下位のゲート信号線Ｇ２とに駆動信号を供給すると共に、制御信号線ＥＮＢ１に制御信号を供給する。
【００４５】
このようにゲート信号線Ｇ０，Ｇ２へ駆動信号が、制御信号線ＥＮＢ１へ制御信号が供給されると、選択回路１０ａ，１０ｊ，１０ｃ，１０ｌがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１を画素回路２ａ，２ｊ，２ｃ，２ｌにそれぞれ書き込む。すなわち、図４（ａ）［ＳＴＥＰ１］に示すように、画素回路２ａ，２ｊ，２ｃ，２ｌにそれぞれ階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１が書き込まれる。
【００４６】
次に、ＳＴＥＰ２において、水平走査回路３は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３を供給する。また、垂直走査回路４は、上位のゲート信号線Ｇ０と下位のゲート信号線Ｇ２とに継続して駆動信号を供給すると共に、制御信号線ＥＮＢ１に代えて制御信号線ＥＮＢ２に制御信号を供給する。
【００４７】
このようにゲート信号線Ｇ０，Ｇ２へ駆動信号が、制御信号線ＥＮＢ２へ制御信号が供給されると、選択回路１０ｉ，１０ｂ，１０ｋ，１０ｄがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３を画素回路２ｉ，２ｂ，２ｋ，２ｄにそれぞれ書き込む。すなわち、図４（ａ）［ＳＴＥＰ２］に示すように、画素回路２ｉ，２ｂ，２ｋ，２ｄにそれぞれ階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３が書き込まれる。
【００４８】
次に、ＳＴＥＰ３において、水平走査回路３は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５を供給する。また、垂直走査回路４は、上位のゲート信号線Ｇ１と下位のゲート信号線Ｇ３とに駆動信号を供給すると共に、制御信号線ＥＮＢ１に制御信号を供給する。
【００４９】
このようにゲート信号線Ｇ１，Ｇ３へ駆動信号が、制御信号線ＥＮＢ１へ制御信号が供給されると、選択回路１０ｅ，１０ｎ，１０ｇ，１０ｐがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５を画素回路２ｅ，２ｎ，２ｇ，２ｐにそれぞれ書き込む。すなわち、図４（ａ）［ＳＴＥＰ３］に示すように、画素回路２ｅ，２ｎ，２ｇ，２ｐにそれぞれ階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５が書き込まれる。
【００５０】
さらに、ＳＴＥＰ４において、水平走査回路３は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７を供給する。また、垂直走査回路４は、上位のゲート信号線Ｇ１と下位のゲート信号線Ｇ３とに駆動信号を供給すると共に、制御信号線ＥＮＢ２に制御信号を供給する。
【００５１】
このようにゲート信号線Ｇ１，Ｇ３へ駆動信号が、制御信号線ＥＮＢ２へ制御信号が供給されると、選択回路１０ｍ，１０ｆ，１０ｏ，１０ｈがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７を画素回路２ｍ，２ｆ，２ｏ，２ｈにそれぞれ書き込む。すなわち、図４（ａ）［ＳＴＥＰ４］に示すように、画素回路２ｍ，２ｆ，２ｏ，２ｈにそれぞれ階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７が書き込まれる。以降ＳＴＥＰ１〜４の動作を繰り返す。
【００５２】
ここで、図４（ｂ）はＮフレーム目に画素に書き込む階調電圧の極性を、図４（ｃ）はＮ＋１フレーム目に画素に書き込む階調電圧の極性を示している。
【００５３】
図４（ｂ）（ｃ）に示すように、ＮフレームのＳＴＥＰ１からＳＴＥＰ４において、Ｓ０、Ｓ１、Ｓ２、Ｓ３に供給される階調電圧の極性は、それぞれ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）＝（＋，−，＋，−），（−，＋，−，＋），（＋，−，＋，−），（−，＋，−，＋）となる。また、Ｎ＋１フレームのＳＴＥＰ１からＳＴＥＰ４において、Ｓ０，Ｓ１，Ｓ２，Ｓ３に供給される階調電圧の極性は，それぞれ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）＝ （−，＋，−，＋），（＋，−，＋，−），（−，＋，−，＋），（＋，−，＋，−）となる。
【００５４】
このように、上述のドット反転駆動方法と同様に、隣接する前記データ信号線Ｓには、垂直走査回路４によって、互いに逆極性となる階調電圧が供給されるため、クロストークを低減することができる。
【００５５】
また、各データ信号線Ｓに供給される階調電圧の極性がフレーム毎に反転するため、各データ信号線Ｓは交流駆動されることになり、画素回路部の劣化を防止することができる。
【００５６】
しかも、１〜２行目までの全ての画素回路２ａ〜２ｈは同一の−極性（あるいは＋極性）となり、３〜４行目までの全ての画素回路２ｉ〜２ｐは同一の＋極性（あるいは−極性）となる。したがって、２行目と３行目を除いては、上下左右で隣接する画素回路２の極性は全て同極性となるため、ディスクリネーションが抑制され、ドットライン反転駆動方法に比べて画素回路２のコントラストが向上する。なお、画素回路部の総行数がｍ行である場合、１〜ｍ／２行目までは−極性（＋極性）となり、ｍ／２＋１〜ｍ行目までは＋極性（−極性）となり、ｍ／２〜ｍ／２＋１行目を除いては、上下左右で隣接する画素の極性は全て同極性となり、ｍが大きければ大きいほどディスクリネーションが抑制される。
【００５７】
ところで、一フレームごとに極性を反転させるフレーム反転駆動方式では、フレームごとに階調電圧の極性を変えために、１画面内において輝度勾配が発生する。すなわち、最初に書き換える行と最後に書き換える行とでは同じ階調電圧を供給しても輝度が変わってしまう。これは、画素回路に書き込まれた階調電圧と逆極性の階調電圧がデータ信号線に供給されると画素回路に書き込まれた階調電圧電荷が漏れ、この漏れた後の電圧電荷を保持する時間が最初に書き換えられる行の画素回路では短く、最後に書き換えられる行の画素回路では長いためである。
【００５８】
本実施の形態における液晶表示装置Ａにおいては、従来の液晶表示装置のように１行目の画素回路から順次ｎ行目の画素回路まで階調電圧を供給するのではなく、離隔した行の画素回路に交互に階調電圧を供給しているので、輝度勾配を低減することができる。
【００５９】
（第２実施形態）
次に、本発明の第２実施形態の液晶表示装置Ａ’及びその駆動回路について図面を参照して具体的に説明する。図５は第２実施形態における液晶表示装置Ａ’の液晶表示回路１’の構成を示す図である。本第２実施形態における液晶表示装置Ａ’は、制御信号線ＥＮＢと選択回路１０との間の接続関係が第１実施形態における液晶表示装置Ａと異なり、それに伴い垂直走査回路及び水平走査回路の一部制御が異なる。その他構成については同様であるため説明を省略する。なお、第１実施形態と同一構成のものには同一符号を付する。
【００６０】
図５に示すように、上位の行（１行目と２行目）における偶数列の画素回路２ｂ，２ｄ，２ｆ，２ｈに接続された選択回路１０ｂ，１０ｄ，１０ｆ，１０ｈと、下位の行（３行目と４行目）における奇数列の画素回路２ｉ，２ｋ，２ｍ，２ｏに接続された選択回路１０ｉ，１０ｋ，１０ｍ，１０ｏとは、垂直走査回路４’から出力される制御信号線ＥＮＢ１に接続される。一方、上位の行（１行目と２行目）における奇数列の画素回路２ａ，２ｃ，２ｅ，２ｇに接続された選択回路１０ａ，１０ｃ，１０ｅ，１０ｇと、下位の行（３行目と４行目）における偶数列の画素回路２ｊ，２ｌ，２ｎ，２ｐに接続された選択回路１０ｊ，１０ｌ，１０ｎ，１０ｐとは、垂直走査回路４’から出力される制御信号線ＥＮＢ２に接続される。
【００６１】
なお、画素回路部の総行数がｍ行である場合、制御信号線ＥＮＢ１は、画素回路部の１行目からｍ／２行目までの偶数列における画素回路２に接続された選択回路１０と、ｍ／２＋１〜ｍライン目までの奇数列の画素回路２に接続された選択回路１０とに接続される。また、制御信号線ＥＮＢ２は、画素回路部の１行目からｍ／２行目までの奇数列における画素回路２に接続された選択回路１０と、ｍ／２＋１〜ｍライン目までの偶数列の画素回路２に接続された選択回路１０とに接続される。
【００６２】
以上のように構成された液晶表示回路１’の動作について、図面を参照して説明する。図６は図５における液晶表示回路１’を制御するときの各信号線のタイミングチャート、図７は図６における各ＳＴＥＰ（ステップ）毎の画素回路部の表示状態を示す図である。
【００６３】
まず、図６のＳＴＥＰ１において、水平走査回路３’は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３を供給する。また、垂直走査回路４’は、上位のゲート信号線Ｇ０と下位のゲート信号線Ｇ２とに駆動信号を供給すると共に、制御信号線ＥＮＢ１に制御信号を供給する。
【００６４】
このようにゲート信号線Ｇ０，Ｇ２へ駆動信号が、制御信号線ＥＮＢ１へ制御信号が供給されると、選択回路１０ｉ，１０ｂ，１０ｋ，１０ｄがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３を画素回路２ｉ，２ｂ，２ｋ，２ｄにそれぞれ書き込む。すなわち、図７（ａ）［ＳＴＥＰ１］に示すように、画素回路２ｉ，２ｂ，２ｋ，２ｄにそれぞれ階調電圧Ｄ８，Ｄ１，Ｄ１０，Ｄ３が書き込まれる。
【００６５】
次に、ＳＴＥＰ２において、水平走査回路３’は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１を供給する。また、垂直走査回路４’は、上位のゲート信号線Ｇ０と下位のゲート信号線Ｇ２とに駆動信号を供給すると共に、制御信号線ＥＮＢ２に制御信号を供給する。
【００６６】
このようにゲート信号線Ｇ０，Ｇ２へ駆動信号が、制御信号線ＥＮＢ２へ制御信号が供給されると、選択回路１０ａ，１０ｊ，１０ｃ，１０ｌがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１を画素回路２ａ，２ｊ，２ｃ，２ｌにそれぞれ書き込む。すなわち、図７（ａ）［ＳＴＥＰ２］に示すように、画素回路２ａ，２ｊ，２ｃ，２ｌにそれぞれ階調電圧Ｄ０，Ｄ９，Ｄ２，Ｄ１１が書き込まれる。
【００６７】
次に、ＳＴＥＰ３において、水平走査回路３’は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７を供給する。また、垂直走査回路４’は、上位のゲート信号線Ｇ１と下位のゲート信号線Ｇ３とに駆動信号を供給すると共に、制御信号線ＥＮＢ１に制御信号を供給する。
【００６８】
このようにゲート信号線Ｇ１，Ｇ３へ駆動信号が、制御信号線ＥＮＢ１へ制御信号が供給されると、選択回路１０ｍ，１０ｆ，１０ｏ，１０ｈがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７を画素回路２ｍ，２ｆ，２ｏ，２ｈにそれぞれ書き込む。すなわち、図７（ａ）［ＳＴＥＰ３］に示すように、画素回路２ｍ，２ｆ，２ｏ，２ｈにそれぞれ階調電圧Ｄ１２、Ｄ５、Ｄ１４、Ｄ７が書き込まれる。
【００６９】
さらに、ＳＴＥＰ４において、水平走査回路３’は、データ信号線Ｓ０〜Ｓ３にそれぞれ階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５を供給する。また、垂直走査回路４’は、上位のゲート信号線Ｇ１と下位のゲート信号線Ｇ３とに駆動信号を供給すると共に、制御信号線ＥＮＢ２に制御信号を供給する。
【００７０】
このようにゲート信号線Ｇ１，Ｇ３へ駆動信号が、制御信号線ＥＮＢ２へ制御信号が供給されると、選択回路１０ｅ，１０ｎ，１０ｇ，１０ｐがデータ信号線Ｓ０〜Ｓ３にそれぞれ供給されている階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５を画素回路２ｅ，２ｎ，２ｇ，２ｐにそれぞれ書き込む。すなわち、図７（ａ）［ＳＴＥＰ４］に示すように、画素回路２ｅ，２ｎ，２ｇ，２ｐにそれぞれ階調電圧Ｄ４、Ｄ１３、Ｄ６、Ｄ１５が書き込まれる。以降ＳＴＥＰ１〜４の動作を繰り返す。
【００７１】
ここで、図７（ｂ）はＮフレーム目に画素に書き込む階調電圧の極性を、図７（ｃ）はＮ＋１フレーム目に画素に書き込む階調電圧の極性を示している。
【００７２】
図７（ｂ）（ｃ）に示すように、ＮフレームのＳＴＥＰ１からＳＴＥＰ４において、Ｓ０、Ｓ１、Ｓ２、Ｓ３に供給される階調電圧の極性は、それぞれ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）＝（＋，−，＋，−），（−，＋，−，＋），（＋，−，＋，−），（−，＋，−，＋）となる。また、Ｎ＋１フレームのＳＴＥＰ１からＳＴＥＰ４において、Ｓ０，Ｓ１，Ｓ２，Ｓ３に供給される階調電圧の極性は，それぞれ（Ｓ０，Ｓ１，Ｓ２，Ｓ３）＝ （−，＋，−，＋），（＋，−，＋，−），（−，＋，−，＋），（＋，−，＋，−）となる。
【００７３】
このように、上述のドット反転駆動方法と同様に、隣接する前記データ信号線Ｓには、垂直走査回路４によって、互いに逆極性となる階調電圧が供給されるため、クロストークを低減することができる。
【００７４】
また、各データ信号線Ｓに供給される階調電圧の極性がフレーム毎に反転するため、各データ信号線Ｓは交流駆動されることになり、画素回路部の劣化を防止することができる。
【００７５】
なお、上記第１及び第２実施形態においては、選択回路１０として、偶数列の画素回路と奇数列の画素回路のいずれか一方を選択するための制御信号とゲート信号線への駆動信号とにより、駆動信号を出力するか否かを決定するように構成しているが、例えば、３列以上の間隔で画素回路を選択するようにしてもよい。
【００７６】
また、上記第１及び第２実施形態においては、画素回路部を、上位の画素回路と下位の画素回路との２つの画素回路群に分けてそれぞれの階調電圧の極性を異ならしめるようにしたが、これに限られるものではない。すなわち画素回路部を、上位の画素回路、中位の画素回路、下位の画素回路の３つの画素回路群に分けて、＋極性、−極性、＋極性（あるいは、−極性、＋極性、−極性）とするようにしてもよく、さらに４以上の画素回路群に分けてもよい。
【図面の簡単な説明】
【００７７】
【図１】第１実施形態における液晶表示装置の液晶表示回路の構成を示す図である。
【図２】図１における選択回路の構成を示す図である。
【図３】図１における液晶表示回路を制御するときの各信号線のタイミングチャートである。
【図４】図３における各ステップ毎の画素回路部の表示状態を示す図である。
【図５】第２実施形態における液晶表示装置の液晶表示回路の構成を示す図である。
【図６】図５における液晶表示回路を制御するときの各信号線のタイミングチャートである。
【図７】図６における各ステップ毎の画素回路部の表示状態を示す図である。
【符号の説明】
【００７８】
Ａ，Ａ’  液晶表示装置
１，１’  液晶表示回路
２ａ〜２ｐ  画素回路
３，３’  水平走査回路
４ａ１，４ａ２，４ｂ１，４ｂ２，４ａ１’，４ａ２’，４ｂ１’，４ｂ２’  垂直走査回路
５  プリチャージ制御回路
１０  選択回路
ＥＮＢ１，ＥＮＢ２  制御信号線
Ｇ０〜Ｇ３  ゲート信号線
Ｓ０〜Ｓ３  データ信号線
【図１】
2007171638.tif 000003
【図２】
2007171638.tif 000004
【図３】
2007171638.tif 000005
【図４】
2007171638.tif 000006
【図５】
2007171638.tif 000007
【図６】
2007171638.tif 000008
【図７】
2007171638.tif 000009