(57)【要約】【課題】  制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが可能な半導体装置の製造方法を提供する。【解決手段】  半導体基板１１上に形成された第１の絶縁膜１２と、第１の絶縁膜上に形成された電荷蓄積層１３と、電荷蓄積層上に形成された第２の絶縁膜２０と、第２の絶縁膜上に形成された制御電極とを備えた半導体装置の製造方法であって、第２の絶縁膜を形成する工程は、酸素及び金属元素を含有した下層絶縁膜２０１を形成する工程と、下層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、熱処理が施された下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜２０２を形成する工程とを備える。【選択図】      図６
2007287859.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、
酸素及び金属元素を含有した下層絶縁膜を形成する工程と、
前記下層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、
前記熱処理が施された下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置の製造方法であって、
前記第２の絶縁膜を形成する工程は、
酸素及び金属元素を含有した下層絶縁膜を形成する工程と、
前記下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜を形成する工程と、
前記下層絶縁膜及び前記上層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記第２の絶縁膜を形成する工程は、酸素を含有した絶縁膜を形成する工程をさらに備え、
前記下層絶縁膜は前記酸素を含有した絶縁膜上に形成される
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜を形成する工程は、窒素を含有した絶縁膜を形成する工程をさらに備え、
前記下層絶縁膜は前記窒素を含有した絶縁膜上に形成される
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記酸化性ガスは、酸素ガス、オゾンガス、水蒸気及び酸素ラジカルの少なくとも１つを含む
ことを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、不揮発性半導体記憶装置では、制御電極と電荷蓄積層との間の容量を高めるため、及び電荷保持特性の向上のために、制御電極と電荷蓄積層との間に、酸素及び金属元素を含有した高誘電率絶縁膜を設けることが提案されている（例えば、特許文献１及び特許文献２参照）。
【０００３】
しかしながら、高誘電率絶縁膜上にシリコン酸化膜を堆積する場合を考えると、シリコン酸化膜の成膜ガスには水素や塩素が含有されているため、成膜ガスに含有された水素や塩素が高誘電率絶縁膜中に混入し、還元反応等によって高誘電率絶縁膜に酸素欠損が生じるという問題がある。このような酸素欠損により、絶縁耐圧の低下、リーク電流の増加、電荷の捕獲／放出（トラップ／デトラップ）の増加といった問題が生じる。
【０００４】
このように、従来は、水素や塩素に起因した酸素欠損等の問題により、制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが困難であった。
【特許文献１】特開平５−１２９６２５号公報
【特許文献２】特開２００３−６８８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが可能な半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の第１の視点に係る半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、酸素及び金属元素を含有した下層絶縁膜を形成する工程と、前記下層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、前記熱処理が施された下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜を形成する工程と、を備える。
【０００７】
本発明の第２の視点に係る半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を備えた半導体装置の製造方法であって、前記第２の絶縁膜を形成する工程は、酸素及び金属元素を含有した下層絶縁膜を形成する工程と、前記下層絶縁膜上に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて上層絶縁膜を形成する工程と、前記下層絶縁膜及び前記上層絶縁膜に対して酸化性ガスを含む雰囲気下で熱処理を施す工程と、を備える。
【発明の効果】
【０００８】
本発明によれば、制御電極と電荷蓄積層との間に優れた絶縁膜を形成することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
（実施形態１）
以下、本実施形態に係る半導体装置（不揮発性半導体記憶装置）の基本的な製造方法について、図１〜図５を参照して説明する。図１（ａ）〜図５（ａ）はビット線方向（チャネル長方向）の断面図であり、図１（ｂ）〜図５（ｂ）はワード線方向（チャネル幅方向）の断面図である。
【００１１】
まず、図１に示すように、不純物をドーピングしたシリコン基板（半導体基板）１１の表面に、厚さ６ｎｍのトンネル絶縁膜（第１の絶縁膜）１２を熱酸化法で形成する。続いて、浮遊ゲート電極膜１３として、厚さ１００ｎｍのリンドープ多結晶シリコン膜をＣＶＤ（Chemical Vapor Deposition）法で堆積する。さらに、マスク膜１４をＣＶＤ法で堆積する。
【００１２】
次に、第１のレジストマスク（図示せず）をマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法により、マスク膜１４、多結晶シリコン膜１３、トンネル絶縁膜１２及びシリコン基板１１を順次エッチングする。これにより、素子形成領域１５及び素子分離溝１６が形成される。素子形成領域１５の幅及び素子分離溝１６の幅は、いずれも５０ｎｍ程度である。
【００１３】
次に、図２に示すように、マスク膜１４上及び素子分離溝１６内に、素子分離絶縁膜１７としてシリコン酸化膜を形成する。続いて、ＣＭＰ（Chemical Mechanical Polishing）法により、マスク膜１４上のシリコン酸化膜１７を除去し、素子分離溝１６内にシリコン酸化膜１７を残す。
【００１４】
次に、図３に示すように、マスク膜１４を化学薬液等でエッチング除去して、多結晶シリコン膜１３の上面を露出させる。続いて、シリコン酸化膜１７の上側部分を希フッ酸溶液によってエッチング除去し、多結晶シリコン膜１３の側面の上側部分を露出させる。露出した側面の高さは５０ｎｍ程度である。
【００１５】
次に、図４に示すように、電極間絶縁膜（第２の絶縁膜）２０を全面に形成する。この電極間絶縁膜２０については、後で詳細に説明する。続いて、電極間絶縁膜２０上に、厚さ１００ｎｍの制御ゲート電極膜２１を形成する。この制御ゲート電極膜２１は、多結晶シリコン膜及びタングステンシリサイド膜の積層構造である。さらに、ＲＩＥのマスク膜２２としてシリコン窒化膜をＣＶＤ法で堆積する。
【００１６】
次に、シリコン窒化膜２２上に、第１のレジストマスクのパターンと直交するパターンを有する第２のレジストマスク（図示せず）を形成する。続いて、第２のレジストマスクをマスクとして用いて、ＲＩＥ法により、マスク膜２２、制御ゲート電極膜２１、電極間絶縁膜２０、多結晶シリコン膜１３及びトンネル絶縁膜１２を順次エッチングする。これにより、浮遊ゲート電極（電荷蓄積層）１３及び制御ゲート電極（制御電極）２１が形成される。浮遊ゲート電極１３の幅及び浮遊ゲート電極１３間の間隔は、いずれも５０ｎｍ程度である。
【００１７】
次に、図５に示すように、図４の工程で得られたゲート構造を覆うように、厚さ１０ｎｍ程度のゲート側壁絶縁膜２３を、熱酸化法及びＣＶＤ法により形成する。続いて、イオン注入法と熱アニールによりソース／ドレイン領域となる不純物拡散層２４を形成する。続いて、ＣＶＤ法等を用いて層間絶縁膜２５を形成する。さらに、公知の技術を用いて配線等（図示せず）を形成する。
【００１８】
以上のようにして、シリコン基板（半導体基板上）１１上に形成されたトンネル絶縁膜（第１の絶縁膜；電気容量Ｃ１）１２と、トンネル絶縁膜１２上に形成された浮遊ゲート電極（電荷蓄積層）１３と、浮遊ゲート電極１３上に形成された電極間絶縁膜（第２の絶縁膜；電気容量Ｃ２）２０と、電極間絶縁膜２０上に形成された制御ゲート電極（制御電極）２１と、浮遊ゲート電極１３下のチャネル領域を挟む不純物拡散層２４と、を備えた不揮発性半導体記憶装置が得られる。
【００１９】
このようにして得られた不揮発性半導体記憶装置の各メモリセルでは、シリコン基板１１と制御ゲート電極２１との間に高電圧を印加することで、カップリング比（Ｃ２／（Ｃ１＋Ｃ２））に応じた電界がトンネル絶縁膜１２に印加され、トンネル絶縁膜１２にトンネル電流が流れる。その結果、浮遊ゲート電極１３の蓄積電荷量が変化して、メモリセルの閾値が変化し、データの書き込み或いは消去動作が行われる。
【００２０】
実際の不揮発性半導体記憶装置では、複数のメモリセルがワード線方向及びビット線方向に配列されている。代表的には、上述した不揮発性半導体記憶装置として、直列接続された複数のメモリセルを選択トランジスタ間に設けた構成を有するＮＡＮＤ型不揮発性メモリがあげられる。
【００２１】
なお、以上の説明は、不揮発性半導体記憶装置の基本的な構成及び製造方法に関するものであり、上述した不揮発性半導体記憶装置の基本的な構成及び製造方法は、他の実施形態についても同様に適用される。
【００２２】
図６は、図１〜図５に示した半導体装置の製造工程の一部を詳細に示したワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。
【００２３】
図３に示した工程の後、図６（ａ）に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、酸素及び金属元素を含有した下層絶縁膜として、厚さ５ｎｍのアルミニウム酸化物膜（アルミナ膜；Ａｌ2Ｏ3膜）２０１を、ＡＬＤ（Atomic Layer Deposition）法で堆積する。アルミナ膜２０１は、トリメチルアルミニウムと水蒸気を原料ガス（成膜ガス）として用いて形成され、成膜温度は３００℃とする。アルミナ膜２０１は、７よりも高い比誘電率を有する高誘電率絶縁膜であり、典型的なシリコン窒化膜（Ｓｉ3Ｎ4）の比誘電率（７程度）よりも高い比誘電率を有している。
【００２４】
次に、図６（ｂ）に示すように、アルミナ膜２０１に対して酸化性ガスを含む雰囲気下で熱処理を施す。具体的には、それぞれ分圧１０Ｐａ、３０Ｐａの酸素ガスとアルゴンガスを反応炉内に導入し、プラズマ化して生成した酸素ラジカル（Ｏ*）によって、５００℃で３０秒間のラジカル酸化を行い、アルミナ膜２０１を改質する。
【００２５】
次に、図６（ｃ）に示すように、上記熱処理が施されたアルミナ膜２０１上に、上層絶縁膜として厚さ５ｎｍのシリコン酸化膜２０２をＣＶＤ法で形成する。シリコン酸化膜２０２の形成には、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いる。具体的には、シリコン酸化膜２０２は、亜酸化窒素とジクロルシランを原料ガス（成膜ガス）として用いて形成され、成膜温度は８００℃とする。
【００２６】
このようにして、アルミナ膜２０１及びシリコン酸化膜２０２で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。
【００２７】
以上のように、本実施形態の製造方法では、酸化性ガスを含む雰囲気下での熱処理として、ラジカル酸化処理によってアルミナ膜（下層絶縁膜）２０１を予め改質して高品質化しておく。そのため、シリコン酸化膜（上層絶縁膜）２０２の形成時に水素及び塩素の少なくとも一方を含んだ成膜ガスを用いても、アルミナ膜２０１に対して膜質劣化（酸素欠損等）などの悪影響を及ぼさない。したがって、優れた電極間絶縁膜２０を得ることが可能となり、書き込み動作時、消去動作時或いは電荷保持時におけるリーク電流の増加や、電極間絶縁膜の電荷トラップ／デトラップの増加を防止することができる。その結果、メモリセルの閾値変動による誤動作の防止や、メモリセル動作の高速化をはかることが可能となる。
【００２８】
上述したように、本実施形態では、酸素ラジカルを用いたラジカル酸化法によって電極間絶縁膜２０の改質を行っている。ラジカル酸化は、酸化力が非常に強いが、アルミナ膜等の酸素及び金属元素を含有した絶縁膜中への侵入長が短い。そのため、電極間絶縁膜２０の下界面を酸化することなく、すなわち電極間絶縁膜２０の膜厚を増加させることなく、膜を改質させることができる。特に、酸素及び金属元素を含有する絶縁膜の表面付近を高品質化させる場合に適している。
【００２９】
上述した酸素ラジカルを用いたラジカル酸化の効果は、以下のように考えられる。ラジカル酸化では、下層絶縁膜２０１の堆積後に、下層絶縁膜２０１の表面付近に存在している欠陥を酸素原子で補償する。上層絶縁膜層２０２の堆積時に、塩素や水素といった不純物は、下層絶縁膜２０１中の欠陥を介して下層絶縁膜２０１膜中を拡散するため、下層絶縁膜２０１の表面付近の欠陥を予め低減しておくことで、不純物（塩素や水素）の混入を防止することが可能となる。したがって、塩素や水素の混入に起因した下層絶縁膜２０１の酸素欠損形成を防止することができる。また、下層絶縁膜２０１の表面付近を改質しておくことにより、上層絶縁膜２０２を堆積する際に下層絶縁膜２０１と上層絶縁膜２０２との界面で生じる欠陥を、大幅に低減することができる。この界面欠陥は、電荷の捕獲サイトとして働くため、酸素ラジカル雰囲気での熱処理は電荷のトラップ／デトラップの低減にも有効である。
【００３０】
酸素ラジカルの生成方法は他の方法でもよく、例えば反応炉内に水素ガスと酸素ガスを導入し、熱により反応させることで生成してもよい。
【００３１】
なお、上述した本実施形態の効果は、酸素ガス（Ｏ2ガス）、オゾンガス（Ｏ3ガス）、水蒸気（Ｈ2Ｏ蒸気）などの他の酸化性ガスを用いて改質熱処理を行った場合にも、同様に或いはある程度得ることが可能である。
【００３２】
図７は、ラジカル酸化における熱処理温度と、形成された電極間絶縁膜の容量膜厚Ｔoxとの関係を示したものである。ここで容量膜厚Ｔoxとは、シリコン酸化膜との比誘電率の比から計算される、シリコン酸化膜厚に換算した場合の膜厚である。熱処理温度が５６０℃以上の場合に、Ｔoxの増加が顕著となる。これは、高温では酸素ラジカルが下層絶縁膜を完全に透過し、下層絶縁膜の下界面を酸化してしまうためである。また、ラジカル酸化温度が低すぎると上述の改質効果が小さくなることが判明しており、熱処理温度は２００℃以上が望ましい。
【００３３】
図８は、熱処理時間（熱処理温度は５００℃）と、５ＭＶ／ｃｍ相当の電界を印加した状態でのリーク電流との関係を示したものである。リーク電流値は、熱処理時間３０秒程度で最小となるが、さらに熱処理時間を延長しても逆に増加してしまう。これは、絶縁膜表面が長時間ラジカル雰囲気に暴露されると、膜表面がダメージを受けて電気的特性の劣化を引き起こしてしまうためである。
【００３４】
以上のことから、ラジカル酸化による改質熱処理条件としては、２００℃以上５６０℃以下の温度範囲で、６０秒よりも短い処理時間であることが望ましい。
【００３５】
（実施形態２）
以下、本発明の第２の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第１の実施形態の図１〜図５と同様であるため、それらの詳細な説明は省略する。また、第１の実施形態で説明した事項については、詳細な説明は省略する。
【００３６】
図９は、本実施形態の半導体装置の製造工程の一部を詳細に示したワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。
【００３７】
図３に示した工程の後、図９（ａ）に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、酸素及び金属元素を含有した下層絶縁膜として、厚さ５ｎｍのアルミニウム酸化物膜（アルミナ膜；Ａｌ2Ｏ3膜）２０１を、ＡＬＤ法で堆積する。アルミナ膜２０１は、トリメチルアルミニウムと水蒸気を原料ガス（成膜ガス）として用いて形成され、成膜温度は３００℃とする。
【００３８】
次に、図９（ｂ）に示すように、アルミナ膜２０１上に、上層絶縁膜層として厚さ５ｎｍのシリコン酸化膜２０２をＣＶＤ法で形成する。シリコン酸化膜２０２の形成には、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いる。具体的には、シリコン酸化膜２０２は、亜酸化窒素とジクロルシランを原料ガス（成膜ガス）として用いて形成され、成膜温度は８００℃とする。
【００３９】
次に、図９（ｃ）に示すように、アルミナ膜２０１及びシリコン酸化膜２０２に対して酸化性ガスを含む雰囲気下で熱処理を施す。具体的には、圧力４００Ｐａのオゾン（Ｏ3）ガスを含む雰囲気下において、６００℃で１分間の熱酸化を行い、アルミナ膜２０１等を改質する。
【００４０】
このようにして、アルミナ膜２０１及びシリコン酸化膜２０２で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。
【００４１】
以上のように、本実施形態の製造方法では、シリコン酸化膜（上層絶縁膜）２０２の堆積時に、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いているので、アルミナ膜（下層絶縁膜層）２０１の膜質劣化（酸素欠損等）が生じる。しかし、その後に、酸化性ガスを含む雰囲気下での熱処理として、オゾンガス雰囲気での熱処理を行っているため、アルミナ膜２０１を改質して高品質化することができる。したがって、優れた電極間絶縁膜２０を得ることが可能となり、書き込み動作時、消去動作時或いは電荷保持時における、リーク電流の増加を防止することができる。また、メモリセルの閾値変動による誤動作の防止や、メモリセル動作の高速化をはかることが可能となる。
【００４２】
上述したように、本実施形態では、オゾンガスを含んだ雰囲気で電極間絶縁膜２０の改質を行っている。図１０は、シリコン酸化膜２０２の堆積後、酸化性ガスとして酸素（Ｏ2）、水蒸気（Ｈ2Ｏ）、酸素ラジカル（Ｏ*）及びオゾン（Ｏ3）のそれぞれを用いて改質熱処理を行った場合の、アルミナ膜２０１中のＣｌ濃度を示したものである。図１０に示すように、各酸化性ガスのうち、オゾンで熱処理を行った場合に最もＣｌ濃度が低減されている。オゾンは、酸化力が強いため、アルミナ膜２０１中に混入した不純物（水素や塩素）を酸化して除去する能力に最も優れている。したがって、本実施形態のように、下層絶縁膜中に混入した不純物を低減することで、膜を改質する場合に適している。
【００４３】
上述したオゾンガスの効果は、以下のように考えられる。オゾンを用いることにより、下層絶縁膜２０１中に混入した不純物（水素や塩素）を十分に酸化し、酸化された不純物を揮発性物質として膜外へ除去することができる。その結果、塩素や水素の混入に起因していた酸素欠損を低減することができる。また、同時にオゾンの一部が分解され、酸素が生成される。酸素は、絶縁膜中への侵入長が長いため、電極間絶縁膜２０全体の改質にも有効であり、電極間絶縁膜２０中に存在する酸素欠損の補償にも有効である。
【００４４】
なお、上述した本実施形態の効果は、酸素ガス、酸素ラジカル、水蒸気などの他の酸化性ガスを用いて改質熱処理を行った場合にも、同様に或いはある程度得ることが可能である。
【００４５】
図１１は、オゾン雰囲気における熱処理温度と、アルミナ膜中の不純物（塩素）濃度との関係を示したものである。図１１に示すように、塩素の除去効果は熱処理温度が高いほど大きいことがわかる。図１２は、オゾン雰囲気における熱処理温度と、熱処理後の電極間絶縁膜の容量膜厚Ｔoxとの関係を示したものである。図１２に示すように、７００℃以上ではＴoxが増加している。これは、酸化剤が電極間絶縁膜を完全に透過し、電極間絶縁膜の下界面を酸化してしまうためである。以上のことから、オゾンによる改質熱処理の温度は、７００℃よりも低いことが望ましく、特に５００℃から７００℃の範囲であることが望ましい。さらに、高温、低分圧の熱処理であればＴoxの増加の抑制と、不純物低減の効果の両立が可能となるため、なお望ましい。
【００４６】
（実施形態３）
以下、本発明の第３の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第１の実施形態の図１〜図５と同様であるため、それらの詳細な説明は省略する。また、第１の実施形態で説明した事項については、詳細な説明は省略する。
【００４７】
図１３は、本実施形態の半導体装置の製造工程の一部を詳細に示したワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。
【００４８】
図３に示した工程の後、図１３（ａ）に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、酸素を含有した絶縁膜として、厚さ５ｎｍのシリコン酸化膜２０３をラジカル酸化法で形成する。続いて、酸素及び金属元素を含有した下層絶縁膜として、厚さ２ｎｍのアルミニウム酸化物膜（アルミナ膜；Ａｌ2Ｏ3膜）２０１を、ＡＬＤ法で堆積する。アルミナ膜２０１は、トリメチルアルミニウムと水蒸気を原料ガス（成膜ガス）として用いて形成され、成膜温度は３００℃とする。
【００４９】
次に、図１３（ｂ）に示すように、アルミナ膜２０１上に、上層絶縁膜層として厚さ５ｎｍのシリコン酸化膜２０２をＣＶＤ法で形成する。シリコン酸化膜２０２の形成には、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いる。具体的には、シリコン酸化膜２０２は、亜酸化窒素とジクロルシランを原料ガス（成膜ガス）として用いて形成され、成膜温度は８００℃とする。
【００５０】
次に、図１３（ｃ）に示すように、アルミナ膜２０１、シリコン酸化膜２０２及びシリコン酸化膜２０３に対して酸化性ガスを含む雰囲気下で熱処理を施す。具体的には、圧力８０ｋＰａの水蒸気（Ｈ2Ｏ蒸気）を含む雰囲気下において、８５０℃で３０分間の熱処理を行い、アルミナ膜２０１等を改質する。
【００５１】
このようにして、アルミナ膜２０１、シリコン酸化膜２０２及びシリコン酸化膜２０３で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。
【００５２】
以上のように、本実施形態の製造方法では、シリコン酸化膜２０２の堆積時に、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いているので、アルミナ膜２０１の膜質劣化（酸素欠損等）が生じる。しかし、その後に、酸化性ガスを含む雰囲気下での熱処理として、水蒸気雰囲気での熱処理を行っているため、アルミナ膜２０１を改質して高品質化することができる。また、多層構造の電極間絶縁膜２０の電荷トラップ／デトラップ量を低減することができ、メモリセルの閾値変動による誤動作を防止することができる。また、多層構造の電極間絶縁膜２０中の酸素欠損を補償することができ、書き込み及び消去動作時のリーク電流の低減や、メモリセル動作の高速化をはかることが可能となる。
【００５３】
上述したように、本実施形態では、水蒸気を含んだ雰囲気で電極間絶縁膜２０等の改質を行っている。水蒸気は、アルミナ膜等の酸素及び金属元素を含有した絶縁膜中の拡散能力が高いため、多層構造の電極間絶縁膜２０全体に十分に侵入し、電極間絶縁膜２０全体を改質させることができる。また、互いに異なった材料で形成された絶縁膜間の界面のように、多数の未結合手が存在する界面の改質効果が大きい。したがって、本実施形態のように多層構造の電極間絶縁膜２０を改質するのに適している。
【００５４】
上述した水蒸気の効果は、以下のように考えられる。水蒸気は、絶縁膜中を拡散する際に、絶縁膜中の酸素欠損を終端しながら拡散するため、酸素欠損を補償する能力が高い。また、水蒸気は、互いに異なった材料で形成された絶縁膜間の界面や、シリコン基板と絶縁膜との界面に存在する界面欠陥を、酸素原子や水素原子で終端する能力に優れている。界面欠陥は電荷の捕獲サイトとして働くため、水蒸気雰囲気での熱処理は電荷のトラップ/デトラップの低減に有効である。したがって、互いに異なった材料で形成された絶縁膜間の界面を多く有する多層構造の電極間絶縁膜に対して、水蒸気を用いた改質熱処理は特に有効である。
【００５５】
なお、上述した本実施形態の効果は、オゾンガス、酸素ガス、酸素ラジカルなどの他の酸化性ガスを用いて改質熱処理を行った場合にも、同様に或いはある程度得ることが可能である。
【００５６】
図１４は、水蒸気雰囲気での熱処理温度と、５ＭＶ／ｃｍ相当の電界を印加した状態での電極間絶縁膜のリーク電流との関係を示したものである。図１５は、熱処理（温度８５０℃）における水蒸気分圧と、５ＭＶ／ｃｍ相当の電界を印加した状態での電極間絶縁膜のリーク電流との関係を示したものである。図１４に示すように、リーク電流は熱処理温度が高くなるにしたがって低減するが、８００℃以上では飽和傾向にある。また、水蒸気分圧は、微減圧の８０ｋＰａ程度で最も低下する傾向を示す。これらのことから、水蒸気による改質熱処理条件として、温度は８００℃以上が望ましく、水蒸気分圧は１０ｋＰａ以上、特に７０ｋＰａから９０ｋＰａの範囲が望ましい。
【００５７】
なお、本実施形態では、第２の実施形態と同様に、アルミナ膜（下層絶縁膜）２０１上にシリコン酸化膜（上層絶縁膜）２０２を形成した後、酸化性ガス（本実施形態では水蒸気）を含む雰囲気下で熱処理を行うようにしたが、第１の実施形態と同様に、アルミナ膜（下層絶縁膜）２０１を形成した後、酸化性ガス（本実施形態では水蒸気）を含む雰囲気下で熱処理を行い、その後でシリコン酸化膜（上層絶縁膜）２０２を形成するようにしてもよい。この方法は、上層絶縁膜に酸化性ガスを透過しにくい材料を用いる場合に特に有効である。
【００５８】
（実施形態４）
以下、本発明の第４の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は、第１の実施形態の図１〜図５と同様であるため、それらの詳細な説明は省略する。また、第１の実施形態で説明した事項については、詳細な説明は省略する。
【００５９】
図１６は、本実施形態の半導体装置の製造工程の一部を詳細に示したワード線方向（チャネル幅方向）の断面図である。なお、図１〜図５に示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。
【００６０】
図３に示した工程の後、図１６（ａ）に示すように、多結晶シリコン膜（浮遊ゲート電極膜）１３の露出表面及びシリコン酸化膜（素子分離絶縁膜）１７の露出表面に、窒素を含有した絶縁膜として、厚さ３ｎｍのシリコン窒化膜２０４をラジカル窒化法で形成する。続いて、酸素及び金属元素を含有した下層絶縁膜として、厚さ２ｎｍのアルミニウム酸化物膜（アルミナ膜；Ａｌ2Ｏ3膜）２０１を、ＡＬＤ法で堆積する。アルミナ膜２０１は、トリメチルアルミニウムと水蒸気を原料ガス（成膜ガス）として用いて形成され、成膜温度は３００℃とする。
【００６１】
次に、図１６（ｂ）に示すように、アルミナ膜２０１上に、上層絶縁膜層として厚さ５ｎｍのシリコン酸化膜２０２をＣＶＤ法で形成する。シリコン酸化膜２０２の形成には、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いる。具体的には、シリコン酸化膜２０２は、亜酸化窒素とジクロルシランを原料ガス（成膜ガス）として用いて形成され、成膜温度は８００℃とする。
【００６２】
次に、図１６（ｃ）に示すように、アルミナ膜２０１、シリコン酸化膜２０２及びシリコン窒化膜２０４に対して酸化性ガスを含む雰囲気下で熱処理を施す。具体的には、圧力８０ｋＰａの酸素ガス（Ｏ2ガス）を含む雰囲気下において、９００℃で１時間の熱酸化を行い、アルミナ膜２０１等を改質する。
【００６３】
このようにして、アルミナ膜２０１、シリコン酸化膜２０２及びシリコン窒化膜２０４で形成された電極間絶縁膜２０が得られる。その後の工程は、図１〜図５に示した工程と同様である。
【００６４】
以上のように、本実施形態の製造方法では、シリコン酸化膜２０２の堆積時に、水素及び塩素の少なくとも一方を含んだ成膜ガスを用いているので、アルミナ膜２０１の膜質劣化（酸素欠損等）が生じる。しかし、その後に、酸化性ガスを含む雰囲気下での熱処理として、酸素ガス雰囲気での熱処理を行っているため、アルミナ膜２０１等を改質して高品質化することができる。したがって、優れた電極間絶縁膜２０を得ることが可能となり、書き込み動作時、消去動作時或いは電荷保持時におけるリーク電流の増加や、電荷トラップ／デトラップの増加を防止することができる。その結果、メモリセルの閾値変動による誤動作の防止や、メモリセル動作の高速化をはかることが可能となる。
【００６５】
上述したように、本実施形態では、酸素ガスを含んだ雰囲気で電極間絶縁膜２０の改質を行っている。酸素ガスは、アルミナ膜等の酸素及び金属元素を含有した絶縁膜中への侵入長が非常に長いため、アルミナ膜２０１及びシリコン酸化膜２０２の全体に十分に侵入する。また、電極間絶縁膜２０の最下層には酸化されにくいシリコン窒化膜２０４が形成されている。したがって、最下層に形成されたシリコン窒化膜２０４の下界面を酸化することなく、すなわち電極間絶縁膜２０の膜厚を増加させることなく、高温・長時間の熱処理が許容されるため、十分な改質が可能となる。
【００６６】
なお、上述した本実施形態の効果は、オゾンガス、水蒸気、酸素ラジカルなどの他の酸化性ガスを用いて改質熱処理を行った場合にも、同様に或いはある程度得ることが可能である。
【００６７】
図１７は、酸素ガス雰囲気での熱処理温度と、５ＭＶ／ｃｍ相当の電界を印加した状態での電極間絶縁膜のリーク電流との関係を示したものである。図１８は、熱処理時間（熱処理温度は９５０℃）と、５ＭＶ／ｃｍ相当の電界を印加した状態での電極間絶縁膜のリーク電流との関係を示したものである。図１７に示すように、リーク電流は、熱処理温度の増加にしたがって減少し、９５０℃以上では飽和傾向を示す。また、図１８に示すように、熱処理時間が増加するにしたがってリーク電流が減少している。これらのことから、酸素による改質熱処理条件として、熱処理温度は９００℃以上が望ましく、熱処理時間は３０秒以上が望ましい。さらに、熱処理時間に関しては３０分以上にするとリーク電流がより低減されるので、より望ましい。
【００６８】
なお、本実施形態では、第２の実施形態と同様に、アルミナ膜（下層絶縁膜）２０１上にシリコン酸化膜（上層絶縁膜）２０２を形成した後、酸化性ガス（本実施形態では酸素ガス）を含む雰囲気下で熱処理を行うようにしたが、第１の実施形態と同様に、アルミナ膜（下層絶縁膜）２０１を形成した後、酸化性ガス（本実施形態では酸素ガス）を含む雰囲気下で熱処理を行い、その後でシリコン酸化膜（上層絶縁膜）２０２を形成するようにしてもよい。この方法は、上層絶縁膜に酸化性ガスを透過しにくい材料を用いる場合に特に有効である。
【００６９】
なお、上述した第１〜第４の実施形態では、下層絶縁膜２０１としてアルミナ膜を用いたが、一般的には酸素及び金属元素を含有する絶縁膜を用いることができる。例えば、金属酸化膜、金属酸窒化膜、それらの積層膜などを用いることが可能である。また、金属元素として遷移金属（ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）等）を含有する場合には、上層絶縁膜２０２を形成する際の膜質劣化が顕著になるため、膜質の改善効果がより大きくなる。
【００７０】
また、上述した第１〜第４の実施形態では、上層絶縁膜２０２としてシリコン酸化膜を用いたが、一般的には水素及び塩素の少なくとも一方を含んだ成膜ガスを用いて形成した絶縁膜（特に、酸素を含有する絶縁膜）を用いることが可能である。
【００７１】
また、上述した第１〜第４の実施形態では、浮遊ゲート電極（電荷蓄積層）１３と制御ゲート電極２１との間に電極間絶縁膜２０を設けた不揮発性メモリについて説明したが、電荷蓄積絶縁層と制御ゲート電極との間に電荷ブロック絶縁膜を設けた、いわゆるＭＯＮＯＳ構造の不揮発性メモリについても、上述した第１〜第４の実施形態の方法は適用可能である。
【００７２】
図１９は、ＭＯＮＯＳ構造の不揮発性メモリの構成を模式的に示した断面図である。なお、基本的な構成は、第１〜第４の実施形態で示した構成と類似しており、第１〜第４の実施形態で示した構成要素に対応する構成要素には同一の参照番号を付し、詳細な説明は省略する。
【００７３】
ＭＯＮＯＳ構造の不揮発性メモリセルでは、シリコン基板（半導体基板）１１上に、トンネル絶縁膜（第１の絶縁膜）１２、電荷蓄積層（シリコン窒化膜）３０、電荷ブロック絶縁膜（第２の絶縁膜）３１及び制御ゲート電極（制御電極）２１が順次積層されている。電荷ブロック絶縁膜３１に対して、第１〜第４の実施形態で示した電極間絶縁膜２０の形成方法と同様の形成方法を適用することが可能である。
【００７４】
このように、ＭＯＮＯＳ構造の不揮発性メモリについても、第１〜第４の実施形態で示した方法と同様の方法を適用することにより、第１〜第４の実施形態で示した効果と同様の効果を得ることが可能である。
【００７５】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００７６】
【図１】本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
【図２】本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
【図３】本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
【図４】本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
【図５】本発明の各実施形態に係る半導体装置の基本的な製造工程の一部を模式的に示した断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
【図７】本発明の第１の実施形態に係り、熱処理温度と電極間絶縁膜の容量膜厚との関係を示した図である。
【図８】本発明の第１の実施形態に係り、熱処理時間とリーク電流との関係を示した図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
【図１０】本発明の第２の実施形態に係り、酸化性ガス種とアルミナ膜中のＣｌ濃度との関係を示した図である。
【図１１】本発明の第２の実施形態に係り、熱処理温度とアルミナ膜中のＣｌ濃度との関係を示した図である。
【図１２】本発明の第２の実施形態に係り、熱処理温度と電極間絶縁膜の容量膜厚との関係を示した図である。
【図１３】本発明の第３の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
【図１４】本発明の第３の実施形態に係り、熱処理温度とリーク電流との関係を示した図である。
【図１５】本発明の第３の実施形態に係り、水蒸気分圧とリーク電流との関係を示した図である。
【図１６】本発明の第４の実施形態に係る半導体装置の製造工程の一部を詳細に示した断面図である。
【図１７】本発明の第４の実施形態に係り、熱処理温度とリーク電流との関係を示した図である。
【図１８】本発明の第４の実施形態に係り、熱処理時間とリーク電流との関係を示した図である。
【図１９】本発明の実施形態に係り、ＭＯＮＯＳ構造の不揮発性メモリの構成を模式的に示した断面図である。
【符号の説明】
【００７７】
１１…シリコン基板（半導体基板）
１２…トンネル絶縁膜（第１の絶縁膜）
１３…浮遊ゲート電極（電荷蓄積層）
１４…マスク膜      １５…素子形成領域
１６…素子分離溝      １７…素子分離絶縁膜
２０…電極間絶縁膜（第２の絶縁膜）
２０１…下層絶縁膜      ２０２…上層絶縁膜
２０３…シリコン酸化膜      ２０４…シリコン窒化膜
２１…制御ゲート電極      ２２…マスク膜
２３…ゲート側壁膜      ２４…不純物拡散層
２５…層間絶縁膜
３０…電荷蓄積層      ３１…電荷ブロック絶縁膜（第２の絶縁膜）
【図１】
2007287859.tif 000003
【図２】
2007287859.tif 000004
【図３】
2007287859.tif 000005
【図４】
2007287859.tif 000006
【図５】
2007287859.tif 000007
【図６】
2007287859.tif 000008
【図７】
2007287859.tif 000009
【図８】
2007287859.tif 000010
【図９】
2007287859.tif 000011
【図１０】
2007287859.tif 000012
【図１１】
2007287859.tif 000013
【図１２】
2007287859.tif 000014
【図１３】
2007287859.tif 000015
【図１４】
2007287859.tif 000016
【図１５】
2007287859.tif 000017
【図１６】
2007287859.tif 000018
【図１７】
2007287859.tif 000019
【図１８】
2007287859.tif 000020
【図１９】
2007287859.tif 000021