(57)【要約】      （修正有）【課題】  １．３μｍ波長領域で発光する量子ドットの高密度化及び高品質化を実現する半導体発光素子およびその製造方法を目的とする。【解決手段】  半導体発光素子は、第１層のＧａＡｓ層と、前記第１層のＧａＡｓ層上に形成される第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層と、前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上に形成される第３層のＩｎＧａＡｓ層と、前記第３層のＩｎＧａＡｓ層上に形成される第４層のＧａＡｓ層からなる半導体発光素子であって、前記Ａｓ原料をＡｓ２としたことを特徴とする。【選択図】  図５
2007053322.tif 000002
【特許請求の範囲】
【請求項１】
第１層のＧａＡｓ層と、
前記第１層のＧａＡｓ層上に形成される第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層と、
前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上に形成される第３層のＩｎＧａＡｓ層と、
前記第３層のＩｎＧａＡｓ層上に形成される第４層のＧａＡｓ層
からなる半導体発光素子であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする半導体発光素子。
【請求項２】
前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする請求項１記載の半導体発光素子。
【請求項３】
発光波長が１．２８μｍ以上で１．３４μｍ以下の範囲内の値で、面密度が６×１０１０ｃｍ―２以上としたことを特徴とする請求項１又は２記載の半導体発光素子。
【請求項４】
発光波長が１．２８μｍ以上で１．３４μｍ以下の範囲内の値で、面密度が６×１０１０ｃｍ―２以上で、発光半値幅が３０ｍｅＶ以下としたことを特徴とする請求項１又は２記載の半導体発光素子。
【請求項５】
半導体基板上にＧａＡｓ層を形成する第１工程と、
前記ＧａＡｓ層上に複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を形成する第２工程と、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上にＩｎＧａＡｓ層を形成する第３工程と、
前記ＩｎＧａＡｓ層上にＧａＡｓ層を形成する第４工程
からなる半導体発光素子の製造方法であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする半導体発光素子の製造方法。
【請求項６】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上で製造したことを特徴とする請求項５記載の半導体発光素子の製造方法。
【請求項７】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上でインジューム蒸発温度以下の任意の温度で製造したことを特徴とする請求項６記載の半導体発光素子の製造方法。
【請求項８】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長速度を０．００６ＭＬ／Ｓ以上で製造したことを特徴とする請求項５乃至７のいずれか１項記載の半導体発光素子の製造方法。
【請求項９】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする請求項５記載の半導体発光素子の製造方法。
【請求項１０】
請求項１乃至４のいずれか１項記載の半導体発光素子を複数個縦積した重ね構造の半導体発光素子であって、前記半導体発光素子の前記第４層とその上に縦積した半導体発光素子の第１層を設けたことを特徴とする半導体発光素子。
【請求項１１】
前記ＩｎＡｓ量子ドットとの界面に高Ｉｎ組成のＩｎＧａＡｓ層を形成し、界面を離れるに従って漸次Ｉｎの組成を減らして構成することを特徴とする請求項１０記載の半導体発光素子。
【請求項１２】
半導体基板上にＧａＡｓ層を形成する第１工程と、
前記ＧａＡｓ層上に複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を形成する第２工程と、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上にＩｎＧａＡｓ層を形成する第３工程と、
前記ＩｎＧａＡｓ層上にＧａＡｓ層を形成する第４工程
からなる一連の工程を縦積する半導体発光素子の数だけ設けてなる半導体発光素子の製造方法であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする半導体発光素子の製造方法。
【請求項１３】
前記ＩｎＡｓ量子ドットと前記ＩｎＧａＡｓ層との界面にのみ高Ｉｎ組成のＩｎＧａＡｓ層を形成し、界面を離れるに従って漸次Ｉｎの組成を減らして構成することを特徴とする請求項１２記載の半導体発光素子の製造方法。
【請求項１４】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上で製造したことを特徴とする請求項１２又は１３記載の半導体発光素子の製造方法。
【請求項１５】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上でインジューム蒸発温度以下の任意の温度で製造したことを特徴とする請求項１４記載の半導体発光素子の製造方法。
【請求項１６】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長速度を０．００６ＭＬ／Ｓ以上で製造したことを特徴とする請求項１２又は１３記載の半導体発光素子の製造方法。
【請求項１７】
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする請求項１２又は１３記載の半導体発光素子の製造方法。
【請求項１８】
前記半導体発光素子を面型に構成したことを特徴とする請求項１、２、３、４、１０、１１のいずれか１項記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子およびその製造方法に関し、特に光通信用１．３μｍ波長帯を使用範囲とする半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
ＩｎＡｓ量子ドットを用いる半導体発光素子では特性向上のため、高密度化が必須である。量子ドットは高密度化と長波長化がトレードオフの関係となっている。
【特許文献１】特開２００１−２４２８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このため、通信波長帯である１．３μｍでは高密度化が実現できないといった問題点がある。これまで通常１．３μｍ以上で発光する量子ドットの密度は２×１０１０  ｃｍ−２  ほどであった。また１．２７μｍでも８．７×１０１０  ｃｍ−２  であった。（特許文献１参照）また、転移などの影響でＩｎＡｓ層の上のＧａＩｎＡｓ層のＩｎ組成を増やすことはできていない。  
本発明の目的は、上記問題点に鑑み、１．３μｍ波長領域で発光する量子ドットの高密度化及び高品質化を実現する半導体発光素子およびその製造方法を提供することにある。
また、本発明の他の目的は、量子ドットの高密度化及び発光特性の高品質化を実現しながら多層化する半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
本発明は、上記目的を達成するために、以下の解決手段を採用する。
（１）  砒素材料をＡｓ４からＡｓ２に変更する。
（２）  成長温度や成長速度を最適化する。
（３）  高Ｉｎ組成のＩｎＧａＡｓを用いる。
（４）  ＩｎＧａＡｓ層を組成変調させたＩｎＧａＡｓ層とする。
（５）  高密度量子ドットの積層化を行い、高密度化を実現した。
（６）  ＧａＡｓバリア層を最適化することで高均一化を実現した。
更に、好ましくは、面型にすることで光を扱う領域を調節し、そこに存在する量子ドットの個数を増やす。
具体的には、以下の手段を採用する。
【０００５】
（１）  半導体発光素子は、
第１層のＧａＡｓ層と、
前記第１層のＧａＡｓ層上に形成される第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層と、
前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上に形成される第３層のＩｎＧａＡｓ層と、
前記第３層のＩｎＧａＡｓ層上に形成される第４層のＧａＡｓ層
からなる半導体発光素子であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする。
（２）  上記（１）記載の半導体発光素子は、
前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする。
（３）  上記（１）又は（２）記載の半導体発光素子は、発光波長が１．２８μｍ以上で１．３４μｍ以下の範囲内の値で、面密度が６×１０１０ｃｍ―２以上としたことを特徴とする。
（４）  上記（１）又は（２）記載の半導体発光素子は、発光波長が１．２８μｍ以上で１．３４μｍ以下の範囲内の値で、面密度が６×１０１０ｃｍ―２以上で、発光半値幅が３０ｍｅＶ以下としたことを特徴とする。
【０００６】
（５）  半導体発光素子の製造方法は、
半導体基板上にＧａＡｓ層を形成する第１工程と、
前記ＧａＡｓ層上に複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を形成する第２工程と、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上にＩｎＧａＡｓ層を形成する第３工程と、
前記ＩｎＧａＡｓ層上にＧａＡｓ層を形成する第４工程
からなる半導体発光素子の製造方法であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする。
（６）  上記（５）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上で製造したことを特徴とする。
（７）  上記（６）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上でインジューム蒸発温度以下の任意の温度で製造したことを特徴とする。
（８）  上記（５）乃至（７）のいずれか１項記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長速度を０．００６ＭＬ／Ｓ以上で製造したことを特徴とする。
（９）  上記（５）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする。
【０００７】
（１０）  半導体発光素子は、上記（１）乃至（４）のいずれか１項記載の半導体発光素子を複数個縦積した重ね構造の半導体発光素子であって、前記半導体発光素子の前記第４層とその上に縦積した半導体発光素子の第１層とを設けたことを特徴とする。
（１１）  上記（１０）記載の半導体発光素子は、
前記ＩｎＡｓ量子ドットと前記ＩｎＧａＡｓ層との界面にのみ高Ｉｎ組成のＩｎＧａＡｓ層を形成し、界面を離れるに従って漸次Ｉｎの組成を減らして構成することを特徴とする。
（１２）  半導体発光素子の製造方法は、
半導体基板上にＧａＡｓ層を形成する第１工程と、
前記ＧａＡｓ層上に複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を形成する第２工程と、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層上にＩｎＧａＡｓ層を形成する第３工程と、
前記ＩｎＧａＡｓ層上にＧａＡｓ層を形成する第４工程
からなる一連の工程を縦積する半導体発光素子の数だけ設けてなる半導体発光素子の製造方法であって、
前記Ａｓ原料をＡｓ２としたことを特徴とする。
（１３）  上記（１２）記載の半導体発光素子の製造方法は、
前記ＩｎＡｓ量子ドットと前記ＩｎＧａＡｓ層との界面にのみ高Ｉｎ組成のＩｎＧａＡｓ層を形成し、界面を離れるに従って漸次Ｉｎの組成を減らして構成することを特徴とする。
【０００８】
（１４）  上記（１２）又は（１３）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上で製造したことを特徴とする。
（１５）  上記（１４）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度を５４０℃以上でインジューム蒸発温度以下の任意の温度で製造したことを特徴とする。
（１６）  上記（１２）又は（１３）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長速度を０．００６ＭＬ／Ｓ以上で製造したことを特徴とする。
（１７）  上記（１２）又は（１３）記載の半導体発光素子の製造方法は、
前記複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造したことを特徴とする。
（１８）  上記（１）、（２）、（３）、（４）、（１０）、（１１）のいずれか１項記載の半導体発光素子において、前記半導体発光素子を面型に構成したことを特徴とする。
【発明の効果】
【０００９】
本発明は、
（１）  砒素材料をＡｓ４からＡｓ２に変更することによりＡｓ４ではできなかった製造方法を用いることができる。
（２）  成長温度や成長速度を最適化する、特に、前記第２層である複数のＩｎＡｓ量子ドットを有するＩｎＡｓ薄膜層を、成長温度が５４０℃以上、成長速度が０．００６ＭＬ／Ｓ以上で製造すると量子ドット密度を向上することができ、発光強度を良好なものとすることができる。
（３）  高Ｉｎ組成のＧａＩｎＡｓを用いることにより、格子定数の整合をとることができ、発光波長を長波長化することができる。特に１．３μｍ波長領域で発光する量子ドットの高密度化及び高品質化を実現することができる。
（４）  ＩｎＧａＡｓ層を組成変調させたＩｎＧａＡｓ層とする、特に、組成傾斜させる
ことにより、１．３μｍ波長領域で発光する量子ドットの高密度化及び高品質化を実現することができる。
（５）  ＧａＡｓバリア層を最適化することで、多層化を行っても発光半値幅が４０ｍｅＶ以下と高品質化が保たれた。
（６）  また、面型にすることで光を扱う領域を調節し、そこに存在する量子ドットの個数を増やすことができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態を以下図に基づいて詳細に説明する。
【実施例１】
【００１１】
図１に光を発生させる半導体発光素子の概略図を示す。発光に寄与する発光層とその上下にｎ型半導体とｐ型半導体を有している。この素子に上下から電圧を印加するとｐ型半導体からは正孔がｎ型半導体からは電子が、発光層に流れ込む。発光層に流れ込んだ正孔と電子は再結合し、材料に対応する波長の光を側面、または上下に出す。特に上下（異なる半導体層の接合面）から光を出す面型の場合は発光層に流れ込む正孔と電子の面積を調節することで、そこに存在する量子ドットの個数を調節することができる。つまり、正孔と電子を流し込む面積を大面積にすることで、量子ドットの個数の増大が可能となる。発光用の材料としてはＩＩＩ−Ｖ族化合物半導体が用いられる。その内でＧａＡｓを用いたものでは９００ｎｍ以下と赤外領域である。これがＩｎＡｓ量子ドットを用いたものだと１−１．５μｍほどと通信波長帯での使用が可能となる。従来、ＩｎＡｓ量子ドットの製作にはＡｓ４を用いたものが主流である。また、ＩｎＧａＡｓ歪み緩和層のＩｎ組成は２０％以下が主流である。
【００１２】
しかし、本発明ではＡｓ２を用いる。砒素材料Ａｓ４とＡｓ２では材料の拡散長が異なる。具体的にはＡｓ２のほうがＡｓ４よりも拡散長（ｄｉｆｆｕｓｉｏｎ  ｌｅｎｇｔｈ：拡散距離）が長くなっている。このことから、Ａｓ２を用いたＩｎＡｓ量子ドットとＡｓ４を用いたＩｎＡｓ量子ドットではＡｓ２を用いたドットの方がドットの大きさが大きくなる。これが発光特性や密度の違いに現れる。しかし、Ａｓ２を用いたＧａＡｓ上のＩｎＡｓ量子ドットは通常のＡｓ４を用いた量子ドットと同じく高密度化と長波長化にトレードオフの関係がある。
【００１３】
まず、その関係を調べた。Ａｓ２を用いたＩｎＡｓ量子ドット構造を図２に示す。併せて、製造工程も図３に示す。図３（ａ）に示すように、半導体基板上に、ＧａＡｓ層の上に成長中断を６０秒入れた後に、図３（ｂ）に示すように、ＩｎとＡｓ２を供給し、ＩｎＡｓ層を２．４分子層（ＭＬ）成長させ、その上に図３（ｃ）に示すように、成長温度を５４０℃以下にして、ＧａとＡｓ２を供給し、ＧａＡｓ層を成長する。なお、成長中断中もＡｓ２は供給し続ける。下地のＧａＡｓ層とＩｎＡｓ量子ドットの間にはＳ−Ｋ  （Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ）型の成長特有の薄膜のＩｎＡｓ層が存在する。この薄膜ＩｎＡｓ層は約１．８ＭＬ存在する。
【００１４】
製造工程でのＩｎＡｓ層の成長温度やＩｎＡｓ層の供給速度を変化させることでＩｎＡｓ量子ドットの発光特性や面密度が変化する。結果は図４に示すとおりである。但し、図４において、ｗａｖｅｌｅｎｇｔｈ（波長）は単位ｎｍ、Ｄｏｔ  Ｄｅｎｓｉｔｙ（ドット密度）は単位個／ｃｍ−２である。
この時、ＧａＡｓ層上のＩｎＡｓ量子ドットの密度は走査型電子顕微鏡（ＳＥＭ）で測定した。また、ＩｎＡｓ量子ドットの上にＧａＡｓ層を成長した時の発光波長をフォトルミネッセンス法（ＰＬ）で測定した。
【００１５】
ＩｎＡｓ層の成長速度０．００６ＭＬ／ｓ、成長温度５４０℃では発光波長１．３０３μｍ、量子ドットの表面密度は０．８×１０１０  ｃｍ−２となる。ＩｎＡｓ層の成長速度０．０３ＭＬ／ｓ、成長温度５４０℃では発光波長１．２１０μｍ、量子ドットの表面密度は３．２×１０１０ｃｍ−２となる。ＩｎＡｓの成長速度０．１ＭＬ／ｓ、成長温度５４０℃では発光波長１．２０１μｍ、量子ドットの表面密度は７．７×１０１０ｃｍ−２となる。ＩｎＡｓの成長速度０．１ＭＬ／ｓ、成長温度５２０℃では発光波長１．１９２μｍ、量子ドットの表面密度は１．１×１０１１ｃｍ−２となる。このように成長温度を低くし、成長速度を早くすれば、原子の拡散長が短くなることから、高密度化が実現できる。よって、さらに低温で高速な材料供給を行えば、さらなる高密度化が実現可能となることが予想される。今回、成長条件を最適化したために今まで（特開２００１−２４２８４号公報参照）より良好な１．１×１０１１ｃｍ−２を超える高密度化が可能になった。
【実施例２】
【００１６】
次に本発明の実施例２の構造を図５に示す。また、製造方法を併せて図６に示す。
図５の構成、即ち、ＧａＡｓ層３上に、ＩｎＡｓ薄膜層４とその上のＩｎＡｓ量子ドット５を設け、その上にＩｎＧａＡｓ層６を設けて平坦化し、最後にＧａＡｓ層を設けた半導体発光素子を単位として構成する。
図６（ａ）に示すように、ＧａＡｓ層上にＡｓ２を供給しながら、成長中断を６０秒入れた後、図６（ｂ）に示すように、ＩｎとＡｓ２を供給して、ＩｎＡｓ量子ドットを製作し、図６（ｃ）に示すように、Ａｓ２を供給しながらの３０秒の成長中断中に成長温度を５０℃ほど下げ、その上に図６（ｄ）に示すように、ＩｎとＧａとＡｓ２を供給しＩｎＧａＡｓ層を成長する。さらにその上に図６（ｅ）に示すように、ＧａとＡｓ２を供給し、ＧａＡｓ層を成長した。ＩｎＧａＡｓ層のＩｎ組成は高ければ高いほど、ＩｎＡｓ量子ドットとＧａＡｓ層との間の歪みを緩和させる効果を発揮するので、量子ドットの特性を向上させる。ＩｎＧａＡｓ層の組成は両者の歪みの中間点であるＩｎ０．５Ｇａ０．５Ａｓが最もよい。しかし、ＩｎＧａＡｓ層のＩｎ組成は今までは２０％以下が用いられている。これは高いＩｎ組成を用いると臨界膜厚を超えるためミスフィット転移が生じ、発光の半値幅が広くなるという発光特性の劣化が起きてしまう。このため、本発明ではＩｎＧａＡｓ層を薄くし、臨界膜厚によるミスフィット転移の影響を減らしている。
（ＩｎＧａＡｓ層の厚さと組成）
【００１７】
臨界膜厚の観点から適切なＩｎＧａＡｓ層の厚さと組成を求めた。ＩｎＡｓ量子ドットの上の高Ｉｎ組成のＩｎＧａＡｓ層は長波長化に効果があるが、量子ドットの無い場所（計算エリア）では歪みを発生させ、発光特性に悪影響を及ぼす。そこで量子ドットのない薄膜ＩｎＡｓ層とＩｎＧａＡｓ層で（図５参照）、臨界膜厚を計算した。この結果を図８に示す。図８で、縦軸の「Ｃｒｉｔｉｃａｌ  Ｔｈｉｃｋｎｅｓｓ  ｐｅｒ  ｏｎｅ  ＩｎＧａＡｓ  Ｌａｙｅｒ」はＩｎＧａＡｓ層１層の臨界膜圧を現し、単位はｎｍである、横軸はＩｎｘＧａ１−ｘＡｓ層の組成物の添加量ｘを表す。前記計算にはＭａｔｔｈｅｗｓ法を用いた。この時、高密度化に有利なＩｎＡｓ量子ドットの３層の重ね構造を図７に示す。
【００１８】
重ね構造は、下層から上に向かって、
ＧａＡｓ層３、
ＩｎＡｓ薄膜層４、
２．４ＭＬのＩｎＡｓ量子ドット５、
前記ＩｎＡｓ量子ドット５を埋めて平坦化するＩｎＧａＡｓ層６、
２６ｎｍのＧａＡｓ層２（３）、
ＩｎＡｓ薄膜層４、
２．４ＭＬのＩｎＡｓ量子ドット５、
前記ＩｎＡｓ量子ドット５を埋めて平坦化するＩｎＧａＡｓ層６
２６ｎｍのＧａＡｓ層２（３）、
ＩｎＡｓ薄膜層４、
２．４ＭＬのＩｎＡｓ量子ドット５、
前記ＩｎＡｓ量子ドット５を埋めて平坦化するＩｎＧａＡｓ層６
２６ｎｍのＧａＡｓ層２、が積層される。
【００１９】
Ｉｎ組成が大きくなるにつれてＩｎＧａＡｓ層の臨界膜厚が薄くなる。例えば、Ｉｎ０．２５Ｇａ０．７５Ａｓの時、図５に示す１層構造では、臨界膜厚は９ｎｍとなる。しかし、図７に示す３層重ね構造では２．９ｎｍとさらに薄くなる。つまり、図７に示す３層重ね構造の場合の１層分は、図５に示す１層の場合の約１／３以下になるので、薄くしなければ積み重ねられない。このように構成すると、高Ｉｎ組成のＩｎＧａＡｓ層でも臨界膜厚の影響を無くし、発光特性の劣化無く用いることができる。
（組成傾斜）
【００２０】
さらに本発明では組成傾斜も用いている。ＩｎＡｓ量子ドットとＩｎＧａＡｓ層との界面にのみ高Ｉｎ組成のＩｎＧａＡｓを成長し、長波長化を実現し、界面を離れるに従ってＩｎの組成を減らしていく。これによりＩｎＡｓ量子ドットとＩｎＧａＡｓ層との界面での歪みの緩和を大きく促進し、また合計のＩｎ量を減らし、ミスフィット転移無く長波長化を実現する。これを図９で説明する。図９（ａ）に示すように、従来方法ではＩｎＡｓとＩｎＧａＡｓの界面とＩｎＧａＡｓとＧａＡｓの界面で大きなそれぞれ歪みが掛かる。しかし、図９（ｂ）に示すように、組成傾斜を用いるとＩｎＧａＡｓ層内のＩｎ量が同一でもＩｎＡｓとＩｎＧａＡｓの界面とＩｎＧａＡｓとＧａＡｓの界面での歪み量をそれぞれ減らすことができる。
【００２１】
実際、次に前記で記したＡｓ２を用いて発光波長のピーク１．１９２μｍ、表面密度１．１×１０１１ｃｍ−２のＩｎＡｓ量子ドットと発光波長ピーク１．２０１μｍ、表面密度７．７×１０１１ｃｍ−２のＩｎＡｓ量子ドットと発光波長１．２１０μｍ、表面密度３．２×１０１１ｃｍ−２のＩｎＡｓ量子ドットを製作し、ＩｎＧａＡｓ層の厚さを３．０ｎｍにし、界面のＩｎＧａＡｓ層をＩｎ０．１Ｇａ０．９ＡｓとＩｎ０．２５Ｇａ０．７５ＡｓとＩｎ０．３Ｇａ０．７Ａｓとし、ＧｓＡｓ界面のＩｎＧａＡｓ層をそれぞれＩｎ０．０７Ｇａ０．９３ＡｓとＩｎ０．１２Ｇａ０．８８ＡｓとＩｎ０．１３Ｇａ０．８７Ａｓとした。この時の発光波長ピークを図１０にまとめた。それぞれ長波長側に発光波長ピークが変化している。Ｉｎ０．１Ｇａ０．９Ａｓの時は５６ｎｍ長波長化が起こり、Ｉｎ０．２５Ｇａ０．７５Ａｓの時は１１２ｎｍ長波長化が起こり、Ｉｎ０．３Ｇａ０．７Ａｓの時は１３３ｎｍ長波長化が起こる。
【００２２】
特に図１１、図１２に示すとおり、表面密度１．１×１０１１ｃｍ−２のＩｎＡｓ量子ドットでは１．３０８μｍと１．３２５μｍへと長波長化が実現されている。また、半値幅も３８．０ｍｅＶから２２．３ｍｅＶと２９．７ｍｅＶへと良好な結果となっている。この半値幅の大幅な減少は本来ＩｎＡｓ量子ドットとＩｎＧａＡｓ層との間にあった大きな歪みからくる準位を減少させ、量子ドット本来の発光を促したためである。これらの結果から組成傾斜の状態は階段状態でも連続状態でも同様の効果が得られる。また、組成傾斜を大きくする事で、さらにＩｎＡｓとの界面でのＩｎＧａＡｓ層のＩｎ組成を上げることができ、良質な結晶を製造することができる。最終的にはＩｎＧａとＧａＡｓとのＩｎ０．５Ｇａ０．５Ａｓが実現可能である。この時、ＩｎＡｓ量子ドットの密度は１．１×１０１１  ｃｍ−２を越える高密度で１．３μｍの発光を得ることができる。
【００２３】
また、この組成傾斜の概念は高歪み半導体全般に言える。ある格子定数の結晶から異なる格子定数の結晶を製造する時、組成傾斜を用いることで、良質な結晶を持つ素子が製造できる。材料の組み合わせとしてはＳｉとＳｉＧｅやＧａＮとＡｌＩｎＮやＩｎＮとＧａＡｌＮやＩｎＡｓとＩｎＧａＡｓＰやＩｎＡｓとＡｌＩｎＡｓＰなどがある。もちろんこの他にも結晶成長可能なＩＩＩ−Ｖ族化合物半導体やＩＩ−ＶＩ族化合物半導体についても同じ事が言える．
【００２４】
さらに表面密度１．１×１０１１ｃｍ−２のＩｎＡｓ量子ドットを用いて計算と同じ３層重ね構造を製作し、発光特性を調べた。製造方法は図６に示した１層構造を３回繰り返す。この時、拡散長の長いＡｓ２を用いているため、ＩｎＧａＡｓ層後のＧａＡｓ層がフラットになりにくい．この為、ＧａＡｓの成長速度を１．０μｍ／ｈｏｕｒ以下の低成長速度にする必要がある。また、成長温度は上部の層（２層目と３層目）は下部の層（１層目と２層目）に比べて、同じか５℃高い温度が良い。発光特性の結果は図１３、図１４に示すとおり、発光波長のピークが１．３０９μｍ、半値幅が２３．２ｍｅＶと良好な結果を得ている。この半値幅が狭いという結果は良質の結晶が得られた事と１層目、２層目、３層目の各層でほとんど同一なＩｎＡｓ量子ドットが製造できた事から言える。さらにこの結果から、組成傾斜を用いているために図８で計算した臨界膜厚を越えるＩｎＧａＡｓ層厚を用いてもミスフィット転移無く結晶が製作されていることが分かる。これは量子ドットの面密度に換算すると３．３×１０１１ｃｍ−２と今まで得られていない高密度化が実現できる。また、組成傾斜の傾きを大きくする事と重ね合わせ構造を最適化する事で、３層を超える重ね合わせも可能となる。
【００２５】
ＩｎＡｓ量子ドットの上にＩｎ組成の高いＧａ０．７５Ｉｎ０．２５ＡｓやＧａ０．７Ｉｎ０．３Ａｓ層を用いることで、１．３０８μｍや１．３２５μｍといった１．３μｍ以上で発光する量子ドットが１．１×１０１１ｃｍ−２の高密度で製作可能となった。さらに半値幅もＧａＩｎＡｓ層を用いない時の３８．０ｍｅＶから、２２．３ｍｅＶ、２９．７ｍｅＶと３０ｍｅＶ以下の良好な結晶に改善することができた。
【００２６】
（高密度量子ドットの制作）
以上述べた量子ドットの密度は、成長時の温度条件と速度条件と圧力条件によって決まる。以下説明する。
【００２７】
温度依存特性：
実施例１において、ＩｎＡｓ層の成長温度を低くし、成長速度を早くすれば、原子の拡散長が短くなることから、量子ドットの高密度化が実現できることを記載したが、この記載は高密度を達成するためだけの条件を記載したもので、このように成長温度を下げると、結晶性が悪くなり、印加された電流は発光には寄与せず、熱になって逃げてしまう傾向を有する。
そこで、成長速度を固定し、成長温度を変えたときの発光強度特性を調べた。
【００２８】
図１５は、本発明の半導体発光素子における発光強度の温度依存特性図である。
図５の半導体発光素子のＩｎＡｓ量子ドット５とＩｎＧａＡｓ層６を成長速度０．１ＭＬ／ｓで成長させるときの温度依存特性を示す。
量子ドットを成長させる時の成長温度を、５５０℃、５６０℃、５７０℃、５８０℃の４種類に変更した時の波長（横軸：ｎｍ）−発光強度（縦軸：フォトンの数／単位時間）特性である。温度依存特性のサンプリングデータを表１に示す。なお、成長温度５４０℃の場合は既に述べてあるので省略した。
５５０℃の特性のピークは、周波数１３０９ｎｍのとき１４３．６となり、５６０℃の特性のピークは、周波数１３２１ｎｍのとき４００．２となり、５７０℃の特性のピークは、周波数１３１１ｎｍのとき９８０．６となり、５８０℃の特性のピークは、周波数１３０３ｎｍのとき３０２．０となる。
【００２９】
５５０℃の特性はほとんど変化のない特性で、５７０℃の特性は頂点がおおきな値を取り、頂点の前後の傾きが急な特性を示す。さらに温度が上がった５８０℃の特性は変化の乏しい特性に戻る。温度を変えた場合の特性曲線の頂点のトレンド（傾向）は、点線のように急峻に変化し、データ上５７０℃の場合の特性が好ましい。
これは、成長温度５５０℃から５７０℃までは成長温度の上昇に伴って量子ドットのサイズが急峻に揃ってゆくため発光強度が増加してゆく。一方、成長温度５７０℃から５８０℃までは量子ドット材料、特にインジュームの蒸発が進み、量子ドットの数が急峻に減少してゆく。このため、発光強度が急峻に減少してゆくからである。但し、成長温度５８０℃であっても、発光強度が使用可能な周波数領域を有する。
以上のとおりであるから、成長温度は５４０℃以上が使用可能となる。
成長温度は５４０℃からインジュームの蒸発温度までの間の任意の温度とすることにより、発光強度を良好なものとすることができる。このうち、成長温度が５７０℃を中心として前後１０℃以内であれば好ましい。特に５７０℃が好ましい。
【００３０】
【表１】
2007053322.tif 000003
【００３１】
高密度化による発光強度の増強：
図１６は、本発明の半導体発光素子単体における高密度化による発光強度の増強特性図である。量子ドットの表面密度を変えた場合の波長（横軸：μｍ）−発光強度（縦軸：フォトンの数／単位時間）特性図である。測定条件は、図５の半導体発光素子において、成長温度５７０℃、成長速度０．１ＭＬ／ｓとする。但し、［ＭＬ／ｓ］は（モノレーヤー／秒）を意味する。
下記表２に素子単体の発光強度特性のサンプリングデータを示す。
量子ドットの表面密度を、８×１０９ｃｍ−２から１桁上げて８×１０１０ｃｍ−２にすると、特性曲線の頂点の座標が、８×１０９ｃｍ−２の場合の（波長１２８８μｍ、発光強度２５０）から８×１０１０ｃｍ−２の場合の（波長１３１９μｍ、発光強度２５００）へ変化する。これらの特性から、表面密度を１０倍にすると、発光強度は１０倍になる。従って、本発明の半導体発光素子は、量子ドットの高密度化に応じて発光強度が増大する傾向を有するといえる。
【００３２】
【表２】
2007053322.tif 000004
【００３３】
成長レートと密度の関係：
図１７は、本発明の量子ドットの成長レートと面密度の特性図である。
測定条件は、図５の構造を有する量子ドットを成長温度が５７０℃に固定し、成長レートを変えて測定した。下記表３に成長レートと密度の関係を示す特性のサンプルデータを示す。
量子ドットをＡｓ２を用いて成長レート０．００６ＭＬ／ｓ以上で製造した事例は今までになく本発明が最初となる。
成長レートを０．００６ＭＬ／ｓ、０．１ＭＬ／ｓ、０．２３ＭＬ／ｓ、０．４６ＭＬ／ｓと高速にすることで高密度化を実現できる。
このデータによれば、面密度は成長レートに比例するといえる。
このことから、量子ドットの成長速度（成長レート）は早いほうが好ましい。
【００３４】
【表３】
2007053322.tif 000005
【００３５】
組成傾斜歪み緩和層の製作：
以上の説明から、組成傾斜歪み緩和層の特性を向上するには、成長速度を早くしたほうがよく、成長温度を高くする方がよい。成長速度を上げるために原料供給ラインを複数にすることも有効である。さらに速度を上げれば、組成傾斜法なしでも高品質な歪み緩和層が製作できる。
【００３６】
ＩｎＡｓ量子ドットレーザ：
本発明のＩｎＡｓ量子ドットレーザは、上に述べた１層の量子ドット層を備えたレーザ素子を基本とし、この基本のレーザ素子を任意数積層することにより必要な特性を達成する。次に、量子ドットレーザ素子単体を３層に積層した例について説明する。
図１８は本発明の量子ドットレーザ素子単体を３層に積層したＩｎＡｓ量子ドットレーザの構成図である。
Ｎ型ＧａＡｓ基板上に、Ｎ型不純物密度８×１０１７ｃｍ―３のＡｌ０．７５Ｇａ０．２５Ａｓ層を１．５μｍ積み、そのＡｌ０．７５Ｇａ０．２５Ａｓ層上にＷａｖｅｇｕｉｄｅ（ウエーブガイド）となる量子ドットレーザ素子単体を３層分２１０ｎｍ積層する（図７参照）。
この量子ドットレーザ素子単体を３層積層した上にＰ型の不純物密度７×１０１７ｃｍ―３のＡｌ０．７５Ｇａ０．２５Ａｓ層を１．５μｍ積み、このＰ型層の上にＰ型コンタクトを設ける。最後に、Ｎ−ＧａＡｓ基板にＡｕＧｅ（１００ｎｍ）／Ａｕ（１００ｎｍ）の電極を設け、Ｐ−ｃｏｔａｃｔ上にＴｉ（３０ｎｍ）／Ｐｔ（１０ｎｍ）／Ａｕ（１５０ｎｍ）の電極を設ける。ＩｎＡｓ薄膜層４とＩｎＧａＡｓ６層との間のＧａＡｓ層２（３）を２６ｎｍとする。この例は、光閉じ込め係数を０．０６２４、量子ドット密度を８×１０１０ｃｍ−２とした。
【００３７】
レーザ特性：
半導体レーザ素子を下記の条件で製作した特性を図１９に示し、そのサンプリングデータを下記表４に示す。
条件：
・５層の高密度量子ドット構造を採用し、
・短共振器長、ＨＲミラー無しで基底準位発振（１．３１６μｍ）、
・Ｒ．Ｔ．、Ｐｕｌｓｅ  室温、（高周波パルス）、
・共振器長Ｌ＝０．８９ｍｍ、
・ＣＬ／ＣＬ（へき開面のみでＨＲコート無し）。
特性上、５００ｍＡ以上でレーザ発振を行う。へき開面のみの構造でレーザ共振器長が０．８９ｍｍでもレーザ発振するのは、量子ドットの数が多いので多数キャリアを処理できるためである。
【００３８】
【表４】
2007053322.tif 000006
【００３９】
レーザ特性２：
半導体レーザ素子を下記の条件で製作したときのＩ−Ｖ（電流−電圧）特性、Ｉ−Ｌ（電流―光量）特性を図２０に示し、そのサンプリングデータを下記表５に示す。
条件：
・３層構造体で、
・ＨＲコート（高反射率ミラー）無しでＬＤ動作を行い、
・Ｒ．Ｔ．、Ｐｕｌｓｅ  室温、（高周波パルス）、
・共振器長Ｌ＝３ｍｍ、
・ＣＬ／ＣＬ（へき開面のみでＨＲコート無し）。
【００４０】
特性上、１０００ｍＡ以上でレーザ発振を行う。へき開面のみの構造でレーザ共振器長が３ｍｍでもレーザ発振するのは、量子ドットの数が多いので多数キャリアを処理できるためである。
【表５】
2007053322.tif 000007
（多層化）
【００４１】
本発明はＩｎＡｓ量子ドットの製作にＡｓ２を用いる点に特徴を有する。さらに
本発明ではＩｎＧａＡｓ歪み緩和層のＩｎ組成を２０％以上とすることで、高密度化を実現した。さらにＧａＡｓバリア層を最適化することで、発光半値幅４０ｍｅＶ以下の高均一を維持しながら、９層以上の多層化を実現した。
【００４２】
高密度な量子ドットを多層化した断面構造図は図７を用いて説明する。重ね構造は、下層から上に向かって、
ＧａＡｓ層２の上に
２．３ＭＬのＩｎＡｓ薄膜層４と高密度なＩｎＡｓ量子ドット５、
前記高密度なＩｎＡｓ量子ドット５を埋めて歪みを緩和するＩｎＧａＡｓ層６、
ＧａＡｓバリア層３、
そして再び次段のＩｎＡｓ薄膜層４と高密度なＩｎＡｓ量子ドットが存在し、このサイクルを多層化の数だけ重ねる。
【００４３】
面密度８×１０１０ｃｍ−２以上のＩｎＡｓ量子ドットを用いて単層、３層、５層、７層、９層の重ね構造を製作し、発光特性を調べた。この時、ＧａＡｓバリア層の膜厚を変えた。
発光特性の結果は図２１、図２２に示すとおり、発光波長のピークは多層化を行っても１．３０μｍから１．３１μｍの間に収まり設計どおりの値を示した。
図２１は層数（縦軸）に対する発光ピーク波長［ｎｍ］の関係を示す特性図である。図２２はＴｔａｃｋｉｎｇ（層数）に対するＦＷＨＭ（発光半値幅）［ｍｅＶ］の関係を示す特性図である。
また、ＧａＡｓバリア層の厚さを変化させても１．３０μｍから１．３１μｍの間に収まり設計どおりの値を示している。発光半値幅は単層構造では２２ｍｅＶ以下であったものが、多層構造になることでだんだん大きな値となる。ＧａＡｓバリア層２６nｍのサンプルにおいて、３層構造では２５．５ｍｅＶ、５層構造では２６．２ｍｅＶ、７層構造では２６．８ｍｅＶと３０ｍｅＶより小さな良好な値を示した。実用上は、４０ｍｅＶより小さな値をとるものであれば使用可能である。３０ｍｅＶよりもデータの悪い４０ｍｅＶについてはデータの開示は省略する。
さらにＧａＡｓバリア層を３５nmと厚くしたサンプルでは、７層構造で２３．２ｍｅＶ、９層構造で２５．８ｍｅＶとさらなる良好な結果を得ている。この半値幅が狭いという結果は良質の結晶が得られた事と各層でほとんど同一なＩｎＡｓ量子ドットが製造できた事を意味する。これにより、高密度量子ドットが良好に多層化することが初めて可能となった。
【００４４】
ＳＥＭ（走査型電子顕微鏡）測定用サンプルの断面構造を図２３に示す。
図２３はＳＥＭ測定用にサンプル上部のＩｎＧａＡｓ歪み緩和層とＧａＡｓ層を省いたＩｎＡｓ量子ドットの断面構造図である。
前記の発光素子構造のサンプルとは異なり、最終層でＩｎＧａＡｓ歪み緩和層６とＧａＡｓ層２を除いたＩｎＡｓ量子ドット５で終了した構造を製作した。
【００４５】
面密度８×１０１０ｃｍ−２以上のＩｎＡｓ量子ドットを用いて単層、３層、５層、７層、９層の重ね構造を製作し、量子ドットの形状をＳＥＭ測定により調べた。その結果を図２４に示す。図２４は各条件でのＳＥＭ測定結果図である。
単層のサンプルにはほとんどなかった大きな量子ドットがＧａＡｓバリア層２６nmのサンプルでは多層化することで多数出現している。しかし、ＧａＡｓバリア層３５nmのサンプルでは多層構造にしても大きな量子ドットはほとんど出現しない。ＳＥＭ観測からもＧａＡｓバリア層を厚くした方が均一な量子ドットが製作できることが分かった。
本発明は、以上述べた素子の構成又は製造方法において、その内の要件を適宜変更することは同じ機能を奏する限りにおいて可能である。
【図面の簡単な説明】
【００４６】
【図１】半導体発光素子の概略構造の断面図。
【図２】ＩｎＡｓ量子ドット構造の断面図。下からＧａＡｓ、ＩｎＡｓ薄膜、ＩｎＡｓ量子ドット、ＧａＡｓ。
【図３】ＩｎＡｓ薄膜、ＩｎＡｓ量子ドット、ＧａＡｓ層の製造工程図。
【図４】発光波長ピークと量子ドット面密度との関係を示す特性図。
【図５】本発明の半導体発光素子のＩｎＡｓ量子ドットとＩｎＧａＡｓ層構造の断面図。下からＧａＡｓ、ＩｎＡｓ薄膜、ＩｎＡｓ量子ドット、ＩｎＧａＡｓ、ＧａＡｓ。
【図６】図５のＩｎＡｓ薄膜、ＩｎＡｓ量子ドット、ＩｎＧａＡｓ、ＧａＡｓの製造工程図。
【図７】本発明の半導体発光素子の３層重ね構造のＩｎＡｓ量子ドットの断面構造図。
【図８】ＩｎＡｓ量子ドットとＩｎＧａＡｓ層とＧａＡｓ層の格子定数差から見た歪み量の関係を示す特性図。
【図９】ＩｎＧａＡｓ層のＩｎ組成に対する臨界膜厚の関係を示す説明図。
【図１０】ＩｎＧａＡｓ層のＩｎ組成に対する発光波長ピークの関係を示す特性図。
【図１１】表面密度１．１×１０１１  ｃｍ−２のときのＩｎＧａＡｓ層のＩｎ組成を変化時の量子ドットの発光スペクトル。
【図１２】図１１のスペクトルデータの一部を示すデータ表。
【図１３】表面密度１．１×１０１１  ｃｍ−２のＩｎＡｓ量子ドットの３層重ね合わせ構造の発光スペクトル。
【図１４】図１３のスペクトルデータの一部。
【図１５】本発明の半導体発光素子における発光強度の温度依存特性図である。
【図１６】本発明の半導体発光素子単体における高密度化による発光強度の増強特性図である。
【図１７】本発明の量子ドットの成長レートと面密度の関係を示す特性図である。
【図１８】本発明の量子ドットレーザ素子単体を３層に積層したＩｎＡｓ量子ドットレーザの構成図である。
【図１９】本発明の５層の高密度量子ドット構造を採用した半導体レーザ素子の特性図である。
【図２０】本発明の３層の量子ドット構造を採用した半導体レーザ素子の特性図である。
【図２１】層数に対する発光ピーク波長の関係を示す特性図。
【図２２】層数に対する発光半値幅の関係を示す特性図。
【図２３】ＳＥＭ測定用にサンプル上部のＩｎＧａＡｓ歪み緩和層とＧａＡｓ層を省いたＩｎＡｓ量子ドットの断面構造図。
【図２４】各条件でのＳＥＭ測定結果の図。
【符号の説明】
【００４７】
１    半導体発光素子
２、３    ＧａＡｓ層（ＧａＡｓバリア層）
４    ＩｎＡｓ薄膜
５    ＩｎＡｓ量子ドット
６    ＩｎＧａＡｓ（ＩｎＧａＡｓ歪み緩和層）
【図１】
2007053322.tif 000008
【図２】
2007053322.tif 000009
【図３】
2007053322.tif 000010
【図４】
2007053322.tif 000011
【図５】
2007053322.tif 000012
【図６】
2007053322.tif 000013
【図７】
2007053322.tif 000014
【図８】
2007053322.tif 000015
【図９】
2007053322.tif 000016
【図１０】
2007053322.tif 000017
【図１１】
2007053322.tif 000018
【図１２】
2007053322.tif 000019
【図１３】
2007053322.tif 000020
【図１４】
2007053322.tif 000021
【図１５】
2007053322.tif 000022
【図１６】
2007053322.tif 000023
【図１７】
2007053322.tif 000024
【図１８】
2007053322.tif 000025
【図１９】
2007053322.tif 000026
【図２０】
2007053322.tif 000027
【図２１】
2007053322.tif 000028
【図２２】
2007053322.tif 000029
【図２３】
2007053322.tif 000030
【図２４】
2007053322.tif 000031