(57)【要約】【課題】強誘電体薄膜コンデンサ（400）は、その強誘電体コンデンサが古くなっても、比較的強い分極、少ない疲労および少ないインプリントを可能にする平滑な電極(412および420)を有する。【解決手段】層状超格子材料と組み合わせて用いる実質的に平滑な、すなわちヒロックのない下部電極を提供することによって、上記で略述した問題を克服する。円滑な電極表面（414および428）は、細心な制御をされた乾燥、ソフトベーキング、およびアニール条件によって生成される。【選択図】図８
2007067437.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体コンデンサ（４００）を製造する方法（Ｐ８００）であって、該方法は、
実質的に平滑な第１の表面を有する下部電極（４１２）を形成する工程（Ｐ８０４）と
、
該下部電極の該第１の表面上に液体前駆物質を堆積させ、前駆物質膜を提供する工程（Ｐ８０８）であって、該前駆物質膜は、該前駆物質膜の乾燥およびアニールを行うと強誘電体層状超格子材料を生成し得る、工程と、
４００℃以下の温度で該前駆物質膜を乾燥して、乾燥前駆物質残留物を提供する工程（Ｐ８１０）と、
３０秒から５分の範囲の時間、５２５℃から６７５℃の範囲のＲＴＰ温度でＲＴＰを用いて該乾燥前駆物質残留物をソフトベーキングし、ソフトベーキングされた前駆物質残留物を提供する工程（Ｐ８１２）と、
該前駆物質残留物の上に第２の電極を形成する工程（Ｐ８１８）と、
該第２の電極形成後において、６５０℃から８５０℃の範囲のアニール温度にてアニールを行いコンデンサを形成する工程（Ｐ８２０）と、
によって特徴付けられる、方法。
【請求項２】
該コンデンサを形成する工程（Ｐ８２０）において、ＲＴＰによりアニールを行なうことによって特徴付けられる、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路で用いるための薄膜強誘電体を含む方法およびその素子に関する。より詳細には、強誘電体薄膜層状超格子材料に隣接する平滑な下部電極構造によって、インプリント（imprint）を小さくし、記憶保持時間を長くすることによって強誘電体コンデンサの記憶保持特性が改善される。
【背景技術】
【０００２】
薄膜強誘電体材料は、様々な不揮発性ランダムアクセスメモリ素子で用いられる。例えば、Koikeに発行された米国特許第5,600,587号は、強誘電体コンデンサおよびスイッチングトランジスタからなるメモリセルを用いる強誘電体不揮発性ランダムアクセスメモリを教示している。Omuraに発行された米国特許第5,495,438号は、並列に接続された強誘電体コンデンサから形成された強誘電体メモリを教示している。コンデンサは異なる保磁電界値を有する強誘電体材料を含み、従って、多価データを利用あるいは格納し得る。Nishimuraらに発行された米国特許第5,592,409号は、２つのゲートの間に印加される電圧により分極された強誘電体層を含む不揮発性メモリを教示している。分極状態すなわちメモリ格納状態は、強誘電体層を流れる高電流あるいは低電流として読み出され、それによって非破壊的な読み出しが可能になる。Takeuchiらに発行された米国特許第5,539,279号は、ダイナミックランダムアクセスメモリ（「DRAM」）モードおよび強誘電体ランダムアクセスメモリ（「FERAM」）モードを含む２つの動作モード間でスイッチングされる、高速一対一トランジスタ−コンデンサ強誘電体メモリ（highspeed one transistor-one capacitor）を教示している。
【０００３】
図１は、強誘電体薄膜の理想的な分極ヒステリシス曲線100を示している。曲線100の線102は、印加電界Ｅを正の値から負の値に変えながら強誘電体コンデンサへかかる電荷を測定することによって得られる。曲線100の線104は、印加電界Ｅを負の値から正の値に変えながら強誘電体コンデンサへかかる電荷を測定することによって得られる。点−Ｅｃおよび点Ｅｃは、従来は、分極Ｐをゼロにするために必要とされる保磁電界を指す。同様に、残留分極Prまたは−Prは、電界値がゼロにおける強誘電体材料中の分極である。Pr値および−Pr値は、理想的には同じ大きさであるが、実際は異なる値であることが多い。従って、実際のPr値および−Pr値の大きさが異なり得る場合でも、2Prとして測定される分極は、これらの値の絶対値を加算することによって計算される。自発分極値Psおよび−Psは、例えば、末端106である、ヒステリシスループの線形遠位末端を外挿し、分極軸と交差させることによって測定される。理想的な強誘電体においてはPsはPrと等しいが、線形誘電作用および非線形強誘電作用があるために、実際の強誘電体においてこれらの値は異なる。広い箱型の実質的に矩形の中央領域108は、保磁電界および分極の両方について曲線102と104との間が広く離れていることによって、メモリとしての使用に適していることを示している。
【０００４】
現在利用可能な強誘電体材料は、図１に示される理想的なヒステリシスからは逸れている。研究者は、1970年代以降、集積強誘電体素子で用いるための材料を研究してきたが、開発された材料が理想的なヒステリシスから逸れていたために、これらの研究は商業的には未だに成功していない。例えば、Rohrerに発行された米国特許第3,939,292号は、強誘電体メモリに用いるための強誘電体材料の初期研究は、第三相カリウム硝酸塩（phaseIIIpotassium nitrate）について行われてきたことを報告している。実際に、カリウム硝酸塩材料は分極作用が非常に低く、かつ、疲労およびインプリントによる悪影響を大いに受けるので、マイクロ電子工学メモリでは実用できないことがわかった。商業的な必要要件を満たす強誘電体を見出すことはほぼ不可能である。集積強誘電体素子に最良の材料は、従来の集積回路動作電圧、すなわち、３〜５ボルト（「Ｖ」）から得られ得る保磁電界を用いてスイッチングされる。材料は、十分な濃度を有するメモリを構成するためには、例えば、2Prとして決定される12〜15マイクロクーロン毎平方センチメートル（「μＣ/cm２」）を超える、非常に高い分極を有さなければならない。分極疲労は非常に低いか、あるいは存在しないようにしなければならない。さらに、強誘電体材料はインプリントを残してはならず、すなわち、ヒステリシス曲線は、正の保磁電界あるいは負の保磁電界に有利になるようにずれてはならない。
【０００５】
図２は、ヒステリシス曲線100にかかる環境応力の影響を示している。曲線200は、曲線100にかかる疲労の影響を示している。疲労によって、中央領域108を規定する曲線102と曲線104との間隔が狭くなる。中央領域108は、疲労がかかるに従って次第に小さくなっている。この間隔の変化は、分極がスイッチングされると共に、それに関連付けられた電荷欠陥のスクリーニング効果が印加電圧に与えられる結果として、強誘電体材料に点電荷欠陥が生じることによる。従って、分極のスイッチングが繰り返されることにより、強誘電体材料が疲労により時間経過と共に摩耗する。
【０００６】
Araujoらに発行された米国特許第5,519,234号は、Smolenskiiらの「層状ぺロブスカイト（perovskite-like）様」材料、GordonおよびBreach(1984)に記載されている「強誘電体材料および関連材料」などの層状超格子材料を使用することによって、曲線200の疲労問題は実質的に克服されることを教示している。層状超格子材料は、30パーセント未満の疲労で少なくとも10９回まで分極状態がスイッチングされ得る薄膜強誘電体材料を提供し得る。このレベルの耐疲労性は、例えば、鉛ジルコニウムタンタル酸塩（「PZT」）または鉛ランタンジルコニウムタンタル酸塩（「PLZT」）などの他の強誘電体よりも少なくとも約３桁大きい耐疲労性を有するので、当該分野を著しく進歩させた。先行技術の層状超格子材料の製造は、主に、Pt/Ti下部電極および厚さ約1800Åのオーダーの層状超格子材料膜を用いて行われていた。チタンは、電極の基板からの剥離を防ぐための接着層として用いられる。
【０００７】
Smolenskiiの著作の第15.3章によると、層状ぺロブスカイト様材料すなわち層状超格子材料は、大まかには３つのタイプに分類され得る。
（Ａ）構造式Am-1Bi2MmO3m+3を有する化合物であり、この場合、Ａ＝Bi3+、Ba2+、Sr2+、Ca2+、Pb2+、Ｋ+、Na＋および同等の大きさの他のイオンであり、Ｍ＝ Ti4+、Nb5+、Ta5+、Mo6+、Ｗ6+、Fe3+および酸素八面体（oxygenoctahedra）を占める他のイオンである。
（Ｂ）ストロンチウムタンタル酸塩Sr2TiO4、Sr3Ti2O7およびSr4Ti3O10などの化合物を含む、構造式Am+1MmO3m+1を有する化合物、および
（Ｃ）Sr2Nb2O7、La2Ti2O7、Sr5TiNb4O17およびSr6Ti2Nb4O20などの化合物を含む、構造式AmMmO3m+2を有する化合物。
【０００８】
Smolenskiiは、ぺロブスカイト様層はｍの値に依存して異なる厚さを有し得、ぺロブスカイトAMO3は、原則的には、ｍ＝無限大であるいずれものタイプのぺロブスカイト様構造の制限的な例であることを指摘している。また、Smolenskiiは、最小厚さ（ｍ＝１）を有する層がＰで示され、ビスマス酸素層がＢによって示されるならば、タイプＩ化合物が...BPmBPm...として表され得ることを示している。さらに、Smolenskiiは、ｍが分数である場合、格子は様々な厚さのぺロブスカイト様層を含み、すべての公知のタイプＩ化合物は強誘電体であることを示している。
【０００９】
層状超格子材料によって低疲労強誘電体が大幅に改良されたにもかかわらず、図２の曲線202によって代表されるインプリントの問題が未だに残っている。曲線202は、環境応力は、曲線100を右または左にずらすことによってこの曲線にインプリントをつけ得ることを示している。このインプリントは、強誘電体材料が一方向性の電圧パルスに繰り返し供されると生じる。通常のヒステリシススイッチングの結果として生じるインプリントもある。強誘電体材料は、印加電界に対して正方向あるいは負方向に線102および104をずらす残留分極あるいはバイアスを保持する。従って、曲線202は、強誘電コンデンサへ負のパルスを繰り返し与えることによって正の方向204へずれる。反対方向へのずれも、逆の電圧によるパルスを繰り返し与えることによって生じ得る。このタイプのパルス供給（pulsing）は、FERAMにおける検知動作などの一方向電圧サイクルを繰り返し行う結果、何が強誘電体材料に生じるかを表している。インプリントの程度は非常に大きくなり得るので、強誘電材料は論理上の値１あるいは０に対応する分極状態を保持し得ない。
【００１０】
Verhaegheに発行された米国特許第5,592,410号は、強誘電インプリント現象を「補償」と称している。特許第'410号は、インプリントの問題は、書込みサイクルの間に電圧をパルス供給して、ヒステリシスループを曲線202に対して曲線100の無インプリント位置に戻すことによってなくなることを教示している。従って、インプリントの問題は、パルス供給された電圧がスイッチング電圧と逆になる特別な書込み動作によってなくなる。しかし、インプリント現象の一部は非可逆的であるので、推奨されている電圧パルス供給はこの問題全体を扱っていない。観察されたインプリントは、強誘電体結晶のマイクロ構造の対応する変化、例えば、分極結晶ドメインの関連付けられたトラッピング（trapping）による点電荷欠陥の生成、を反映している。マイクロ構造におけるこれらの変化を、すべてなくすことはできない。
【００１１】
図３は、強誘電体メモリ読出し／書込み制御動作への疲労およびインプリントの有害な影響を示している。メモリ制御論理回路は、点線で囲まれた領域300によって表される、最小の分極分離ウィンドウを必要とする。領域300は、メモリ動作、例えば、メモリ検知増幅回路の動作のために十分な読み出し電荷を生成するために十分に広くなければならない。約10年ほど継続的に通常に使用し、トラック304と306との間の間隔がメモリ動作を行うためには小さすぎるようになるまで、初期の2Pr分離ウィンドウ302はトラック304および306に沿って強誘電体メモリ素子の寿命にわたって小さくなる。この通常に使用した場合の寿命は、応力時間ライン308に追従する。曲線310は、曲線100を得たものと同じ材料の分極ヒステリシス曲線であるが、トラック304および306に沿って減少途中のある時点で測定されている。残留する分極値RmsおよびRmnは、疲労させられインプリントされた材料の+Prおよび-Prに対応する。RmsおよびRmnは、疲労させられたヒステリシス曲線310における電界ゼロでの残留分極として定義される。矢印312は、主に疲労が原因となる正の分極保持損失量を示している。矢印314は、曲線100に対する曲線312のインプリントずれによって主に生じる、負の分極インプリント損失量を示している。矢印316は、曲線100に対する曲線312の電圧中央ずれの量を示している。この電圧中央ずれは、強誘電体材料のインプリントを示している。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
疲労に良好な抵抗を示し、長い記憶保持時間を有し、かつ実質的にインプリントの問題がない強誘電体薄膜コンデンサが必要となっている。
【課題を解決するための手段】
【００１３】
図２の曲線202によって表されるインプリント現象は、強誘電体膜の表面の不規則性（irregularities）、例えば、薄膜強誘電体コンデンサ素子の下部電極のヒロックあるいは強誘電体膜の上部の同様な表面不規則性に対応する不規則性によって影響を受けることが発見されている。特に、先行技術のPt/Ti下部電極は、インプリントの量を特に増加させやすい険しいヒロックを形成する。従って、険しい不規則性の電極を有する強誘電体コンデンサは、集積メモリにおいて提供される電子性能が劣る。
【００１４】
本発明は、層状超格子材料と組み合わせて用いる実質的に平滑な、すなわちヒロックのない下部電極を提供することによって、上記で略述した問題を克服する。強誘電体材料は、特に、上部電極を受容するための同様に平滑な表面を提供するように堆積により処理される。層状超格子材料は疲労に対する良好な抵抗を示し、かつ、平滑な下部電極と適合していることによって、FERAMなどの集積強誘電体メモリにおけるインプリント性能を改善する。
【００１５】
平滑な電極によって、強誘電体コンデンサを短絡させることなく、さらに薄い層状超格子材料の膜を用いることが可能になる。記憶保持ウィンドウは、材料が薄くなると厚い材料の記憶保持ウィンドウよりも大きくなり得るので、薄膜によって記憶保持ウィンドウが著しく改善される。厚い材料で配向強誘電体ドメインが多くなると与えられる蓄積分極効果が大きくなるので、逆の効果が生ずることのみが懸念されるが、この蓄積分極効果の増大は実際には観察されていない。従って、平滑な電極および薄膜を用いることによって、格段に良好な強誘電体メモリの構成が可能になる。
【００１６】
本発明による薄膜強誘電体コンデンサは、第１の平滑な表面を有する下部電極と、強誘電体薄膜層状超格子材料と、第２の平滑な表面を有する上部電極とを備えている。最も好ましい層状超格子材料は、ストロンチウムビスマスタンタル酸塩およびストロンチウムビスマスニオブタンタル酸塩である。強誘電体薄膜層状超格子材料は、電極の平滑な表面と接触し、500Åから2300Åの範囲の厚さを有する。一方の電極の平滑な表面は、薄膜強誘電体超格子材料に向かって突出するすべての表面不規則性特徴が薄膜強誘電体超格子材料の厚さの20パーセント未満の距離だけ突出している平滑な表面であることが本明細書中で定義される。また、平滑な電極の実質的にすべての表面不規則性が角をとられ、本質的に鋭角を有さないことが好ましい。平滑な表面を定義する別の方法は、500℃から800℃で一時間酸素に曝しながらアニールしたシリコン上に堆積された、厚さ2000Å／200Åの同様のPt/Ti堆積状電極の表面不規則性よりも、表面がより平滑である、すなわち、より鈍角であり、より低く、かつより数が少ない表面不規則性を有することである。
【００１７】
本発明において用いるための強誘電体薄膜層状超格子材料は、代表的には、500Åから2300Åの範囲の厚さを有する。この範囲を超える厚さも用いられ得るが、このような厚さが必要とされることはほとんどない。層状超格子材料のより好ましい厚さの範囲は、500Åから1100Åである。この範囲は、さらに好ましくは500Åから1000Åであり、最も好ましくは500Åから800Åである。先行技術は、約1300Å未満のこれらの厚さの小さい層状超格子材料を示していない。
【００１８】
本発明の強誘電体コンデンサは、優れた電子性能を示す。例えば、強誘電体薄膜層状超格子材料は、125℃での1010サイクルの６Ｖ矩形波スイッチングによって疲労させられた後に、少なくとも７μＣ/cm2の３Ｖ分極すなわち電荷分離ウィンドウを提供し得る。これらの６Ｖスイッチングパルスは、通常の集積回路動作電圧と比較すると非常に高く、従って、疲労を促進させる傾向がある。７μＣ/cm2の分離ウィンドウは、従来の集積メモリ制御論理回路と適切な相互作用を行うために十分な値である。分離ウインドウは、膜厚が約500Åまで減少するに従って増加する。厚さ約500Å未満の層状超格子材料膜は結晶化の仕方が異なり、粒子あるいはドメイン界面に沿って有孔性を示すので、強誘電体コンデンサで用いるためには不適切である。
【００１９】
本発明による強誘電体薄膜層状超格子材料の電子性能が優れていることを示す別の局面は、インプリントに対する優れた抵抗である。強誘電体薄膜層状超格子材料はまた、上記のように1010サイクルの６Ｖ矩形波スイッチングの後に３Ｖの分極分離ウィンドウに対応する0.11Ｖ未満のヒステリシスずれを示し得る。
【００２０】
電子性能が優れていることを示すさらに別の局面は、実質的に疲労がない超薄膜強誘電体層状超格子材料の開発である。平滑な電極を用いることによって、10,000Hzで1.5Ｖ三角形波を用いてスイッチングを1010サイクル行った後、2Pr劣化が約２％未満である強誘電体薄膜を用い得る。この格別に優れた強誘電性能は、例えば、厚さが500Åから800Åの範囲である超薄膜から得られる。
【００２１】
好ましい実施態様においては、下部電極は、二酸化チタン層に堆積されたプラチナ層を含む。
【００２２】
別の実施態様においては、下部電極は、チタン接着層上の例えば、TiNである窒化金属拡散バリア層に堆積されたプラチナ層を含む。
【００２３】
ある実施態様においては、下部電極は、チタン接着層の上にプラチナ層を含むが、この実施態様は他の実施態様ほど好ましくはない。険しいヒロックが実質的にない下部電極を提供するために付加的な処理が必要になるので、これらの実施態様はあまり好ましくない。平滑な電極は、Pt/Ti金属間バリア領域を有している。金属は、酸化金属層で一時的にキャッピングした状態で30分から２時間の間、600℃から800℃でアニールされ、その後、この酸化金属層はHFエッチング液によって除去され、その代わりに第２のプラチナ層が配置される。あるいは、層状超格子材料は、Pt/Ti堆積下部電極とその下の基板、例えば、シリコンウエハとの間に位置する熱応力バッファ層としても用いられ得る。上部電極は、好ましくはプラチナである。
【００２４】
強誘電体コンデンサを製造する工程は、熱処理条件の細心の制御を含む。下部電極の実質的にすべての表面不規則性特徴が角をとられ、実質的に鋭角を有さない平滑な下部電極が形成される。この平滑さは、材料およびアニール温度を適切に選択することにより得られる。例えば、平滑さを求めることによって、二酸化チタン電極上のプラチナをほぼ正確に450℃を超えない温度で酸素下でアニールすることが必要となる。
【００２５】
液体前駆物質が下部電極に堆積され、前駆物質膜を提供する。前駆物質膜を乾燥およびアニールすると、前駆物質膜は強誘電層状超格子材料を生成し得る。前駆物質膜の乾燥は、乾燥前駆物質残留物を提供するために400度を越えない温度で行われる。乾燥させた前駆物質残留物は、30秒から５分の範囲の時間、急速温度処理（「RTP」）を用いて525℃から725℃の範囲のRTP温度でソフトベーキング（soft-baked）される。RTP温度は、より好ましくは、625℃から650℃の範囲であり、最も好ましくは、650度であり、この温度は、得られるソフトベーキングされた前駆物質残留物上に平滑な上面を一貫して生成する最も高い温度である。ソフトベーキングされた前駆物質残留物は、酸素下で500℃から650℃の範囲のアニール温度で拡散炉中でアニールされる。アニール温度は、より好ましくは520℃から560℃であり、最も好ましくは550℃であり、この温度は、ソフトベーキングされた前駆物質残留物から強誘電体層状超格子材料を結晶化させるためのぎりぎり十分な温度である。
【００２６】
他の特徴、目的および利点は、添付図面と共に以下の詳細な記載を読めば、当業者に明らかになる。
【発明を実施するための最良の形態】
【００２７】
図４は、本発明による好ましい強誘電体コンデンサ400を示す。従来のウエハ402は強誘電体コンデンサ400を支持し、好ましくはシリコンウエハであるが、少なくともインジウムアンチモナイド（antimonide）、酸化マグネシウム、ストロンチウムチタン酸塩、サファイア、石英（quartz）ルビー、砒化ガリウム、およびこれらの材料の組み合わせを含む任意の他の従来の材料であってもよい。例えば、厚さが少なくとも約2000Åの二酸化シリコンの第１の絶縁層404は、好ましくはシリコンウエハ402の上に形成される。接着層406は、好ましくは厚さが約1000Åの二酸化チタンからなり、次いで厚さが約3000Åのプラチナ層410が形成される。厚さが約1500Åの窒化チタンからなる拡散バリア層408が、接着層406の上に任意に形成される。拡散バリア層408が用いられる場合には、接着層406は、厚さ200Åのスパッタリングされたチタンを含み得、プラチナ層410の厚さは1500Åであり得る。
【００２８】
層406、408および410は下部電極412を含み、この下部電極は、例えば、不規則性416および418である複数の表面不規則性を有する第１の平滑な上面414を呈している。表面不規則性は、本明細書において、意図された輪郭による電極の円滑で途切れのない流れを壊すような電極表面の構造的特徴として定義される。表面特徴の例は、実質的に平面の電極表面であることが意図されるものにおける、険しいあるいは鋭角なヒロック、角を取られた小さいマウンド（mound）、角を取られた小さい穴を含む。薄膜表面特徴すなわち不規則性は、走査型電子顕微鏡観察によって高い倍率で可視である。表面不規則性416および418は、すべて角がとられ、従来のPt/Ti電極上のヒロックで観察され得るタイプの鋭角を実質的に有さない。
【００２９】
代替的な平滑な電極の構造が、図４に示される下部電極412の代わりに用いられ得る。これらの代替的な平滑な電極の構造は、Pt/TiおよびPt/SiO2堆積電極である。本願の優先権主張の基礎出願である米国特許出願第08/810,538号と同時係属出願である米国特許出願第08/427,897号および第08/473,432号に記載される特別な処理によって製造されない限り、Pt/Ti電極は粗すぎるので、一般的には好ましくない。どのような平滑な電極も下部電極412として用いられ得、下部電極が実質的に平滑なままである限り、どのような理由に対しても必要に応じて、図４に示される構造例に層を追加してもあるいは層を少なくしてもよいことが理解される。平滑さは、下部電極412上のスパイクが強誘電体コンデンサ400に短絡を生じさせないようにするために特に必要である。電極が平滑であることによって、表面の不規則性が薄膜強誘電体層状超格子材料層420において点電荷（pointcharge）あるいは線欠陥を生じさせることも防止される。
【００３０】
薄膜強誘電層状超格子材料層420は、第１の平滑な表面414と接触する。第１の平滑な表面414上の表面不規則性416および418のなかで、強誘電体層420に向かって層414の垂直厚さの20パーセントを超える距離で突出するものは実質的にいずれもない。これらの表面不規則性が14パーセントを超えずに突出することがさらに好ましい。
【００３１】
厚さ2000Åのプラチナ上部電極422は、複数の関連する表面不規則性、例えば不規則性426を有する第２の平滑な表面424を呈する。表面不規則性426はすべて角がとられ、従来のPt/Ti堆積電極のヒロックにおいて観察され得るタイプの鋭角を実質的に有さない。第１の平滑な表面414上の表面特徴416および418のなかで、強誘電体層420に向かって層414の垂直厚さの20パーセントを超える距離で突出するものは実質的にいずれもない。強誘電体層420は、強誘電体層420、プラチナ層410および上部電極422の間の対応する接触界面において、第１の表面414および第２の表面428と適合する。
【００３２】
表面不規則性416、418および426が強誘電体層420に向かって強誘電体層420の厚さの20パーセントを超えない距離で突出するのには、２つの主な理由がある。第１の理由は破壊電圧に関する。現在まで研究されてきた層状超格子材料は、約１MV/cm、すなわち0.9MVから1.1MVの破壊電圧を有している。従って、層状超格子材料が約100Åであることが、破壊を生じさせずに１Ｖに耐えるためには必要になる。また、例えば、表面不規則性416と実質的に整合する表面不規則性426のように、２つの電極間で２つの不規則性が重畳し得る。破壊が生じると、強誘電体層420の完全な分極は生じない。従って、層状超格子材料が少なくとも約150Åであることが、電極412と422との間の1.5Ｖ電位に耐えるためには必要になる。３Ｖで動作するように設計された厚さ500Åの強誘電体層420は、厚さが300Åであることが必要になる。従って、ヒロックは、強誘電体層420に向かって200Åしか突出し得ない。200Åは、層420の厚さ500Åの40パーセント（200/500＝40％）に等しい。表面不規則性は、各電極を横切って垂直方向に整合し得るので、この値の約半分、すなわち、20パーセントという値が各電極に要求される。
【００３３】
第２の理由は、強誘電体層420にインプリントを残さないことが必要であることに関する。表面不規則性の高さが高くなると、これらの大きい表面不規則性を有する電極に接触する強誘電体層420などの強誘電体層へのインプリントへ及ぼす影響が大きくなることが定性的走査性電子顕微鏡データから確定されている。従って、各電極上での表面不規則性が強誘電体層420へ20パーセント未満突出するという必要要件は、より好ましくは14パーセント未満であり、厚さ500Åおよび600Åの強誘電体層420と共に用いられる７パーセント厚さの電極を製造するのは困難であるが、さらに好ましくは７パーセント未満である。
【００３４】
強誘電体コンデンサ素子400は、意図された使用環境において集積メモリ回路の一部を形成する。強誘電体コンデンサ素子は、強誘電体トランジスタゲートおよび論理回路としての用途を含む付加的な用途を有することを当業者は理解する。
【００３５】
図５は、本発明の材料を用いて製造した強誘電体スイッチングコンデンサあるいは高誘電率コンデンサが用いられる、集積回路メモリ500の例を示すブロック図である。簡単のために、図示されている実施態様は、16キロビット（「16K」）DRAMについて示す。しかし、材料は、揮発性および不揮発性両方の非常に様々な大きさおよびタイプのメモリにおいて用いられ得る。図示されている16Ｋの実施態様においては、行アドレスレジスタ504および列アドレスレジスタ506に接続する７本のアドレス入力ライン502がある。行アドレスレジスタ504は７本のライン510を介して行デコーダ508に接続され、列アドレスレジスタ506は７本のライン514を介して列デコータ／データ入出力マルチプレクサ512に接続される。行デコーダ508は、128本のライン518を介して128×128メモリセルアレイ516に接続され、列デコータ／データ入出力マルチプレクサ512は、128本のライン522を介して検知増幅器520およびメモリセルアレイ516に接続される。RAS★信号ライン524は、行アドレスレジスタ504、行デコータ508および列デコーダ／データ入出力マルチプレクサ512に接続され、CAS★信号ライン526は、列アドレスレジスタ506および列デコーダ／データ入出力マルチプレクサ512に接続される（本検討において、★は信号の反転を示す）。入出力データライン528は、列デコーダ／データ入出力マルチプレクサ512に接続される。メモリセルアレイ516は、128×128＝16,384のメモリセルを含み、これは従来では16Ｋとして示される。これらのセルは、本発明による強誘電体スイッチングコンデンサベースのセルである。
【００３６】
図６は、強誘電体コンデンサベースのスイッチングセル600である。セル600は、２つの電気的に相互接続された電気素子、すなわち、トランジスタ602および強誘電体スイッチングコンデンサ400を含む。トランジスタ602のゲート606は、一般的に「ワードライン」と称されるライン518（図５を参照）の一つであるライン518Aに接続される。トランジスタ602のソース／ドレイン608は、一般的に「ビットライン」と称されるライン522の一つであるライン522Aに接続される。トランジスタ602のもう一つのソース／ドレイン610は、スイッチングコンデンサ400の下部電極412に接続される。スイッチングコンデンサ400の上部電極422は、参照電圧Ｖrefに接続されるライン616に接続される。
【００３７】
セル600は、図７に示されるように集積回路FERAMとして製造されてもよい。図６と関連して上記した個々の素子は、図６と同じ参照番号を付される。図７に示されるように、メモリセル600は薄膜強誘電体層420を含む。ウエハ402はドーピングされ、ソース／ドレイン領域608および610を提供する。層706は、好ましくは、スピンオングラス（spin-onglass）、もしくは燐がドーピングされた他の二酸化シリコンあるいはドーピング無しの二酸化シリコンからなる付加的な絶縁層である。下部電極412は、図４の検討において記載されたように構成される。ビットライン522Aは、好ましくはプラチナあるいはアルミニウムからなる。
【００３８】
図５から図７におけるメモリの動作は以下の通りである。ライン502上に配置された行アドレス信号Ａ０〜Ａ６（図５を参照）および列アドレス信号Ａ７〜Ａ13は、RAS★信号およびCAS★信号を用いてアドレスレジスタ524および526によって多重送信され、それぞれ行デコーダ508および列デコーダ／データ入出力マルチプレクサ512に渡される。行デコータ508は、ワードライン518中のアドレスされたライン上に高い信号を配置する。列デコータ／データ入出力マルチプレクサ518は、機能が書込み機能か読出し機能かに依存して、列アドレスに対応するビットライン522の一つの上へのライン528に入力されたデータ信号の配置、あるいは列アドレスに対応するビットライン522の一つの上の信号のデータライン528への出力のいずれかを行う。当該分野において公知のように、RAS★信号がCAS★信号の前に来る場合、読出し機能がトリガ（trigger）され、CAS★信号がRAS★信号の前に来る場合、書込み機能がトリガされる。ハイレベルにされるワードラインに接続される各セル600のトランジスタ602は、読出し機能あるいは書込み機能のいずれか行われているかに依存して、ビットライン522A上のデータ信号をコンデンサ400で読み出し可能にするか、あるいはコンデンサ400上の信号をビットライン522A上で出力可能にする。当該分野において公知のように、検知増幅器520はライン522に沿って配置され、ライン上の信号を増幅する。上記で略述した機能および他の公知のメモリ機能を行うために必要とされる、あるいはそれらの機能のために有用な他の論理もメモリ500に含まれるが、本発明に直接適用可能ではないので、示されないか、あるいは論じられていない。
【００３９】
上記で略述したように、RAS★ライン524およびCAS★ライン526、レジスタ504および506、デコーダ508および510、ならびにトランジスタ602は、データライン528上のメモリに入力された情報に依存して、第１のメモリ状態あるいは第２のメモリ状態にメモリセル600を配置するための情報書込み手段618（図６を参照）を含む。第１のメモリセル状態は、第１の分極状態にある強誘電体材料の層420に対応し、第２のメモリセル状態は、第２の分極状態にある層420に対応する。これらの構成要素およびそれに加えて検知増幅器520は、メモリセル600の状態を検知し、かつその状態に対応する電気信号を提供するための情報読出し手段620を備えている。薄膜強誘電体層420の分極状態を検知することが必要になることによって、情報読出し手段が薄膜強誘電体層420に一方向性の電気パルス供給を繰り返し行う。
【００４０】
薄膜強誘電体層420は、好ましくは、米国特許第5,423,285号に記載されている工程などの液体堆積工程を用いて形成される。この工程においては、金属アルコキシカルボキシレートは、所望の化学量の対応する酸化金属を生成させるように設計された相対的な割合で混合される。前駆物質溶液の液体膜は乾燥およびアニールされ、所望の酸化金属を生成させる。
【００４１】
図８は、本発明のメモリセル600を製造するための工程P800の概略的な工程図を示す。ステップP802において、ウエハ402は、従来の手段により薄膜強誘電体層420を受容するようにあらかじめ整えられている。従って、シリコンウエハ402は、酸素拡散炉中で加熱され、酸化層404を成長させ得る。コンタクトホール707が、イオンエッチングあるいは他の技法により酸化層404を貫通して形成されてウエハ402を露出させ、ウエハ402は次いで従来の手段によってｎあるいはｐ−ドーピングされ、ソース／ドレイン領域608および610を提供する。トランジスタゲート606は、従来の手段により形成される。絶縁層706は、従来の化学気相成長法によってスピンオングラス、もしくは他の燐ドープされたあるいはドーピングされない二酸化シリコンとして堆積され得る。
【００４２】
下部電極412は、ステップP804において形成される。二酸化チタンは、まずチタンを500Åから1500Åの範囲の厚さにスパッタリングし、次いで、炉中での22分間のランプ(ramp)および炉外での22分間のランプを含む少なくとも２時間、500℃から700℃で拡散炉中で酸素アニールを行う。次いで、プラチナは3000Åの厚さにスパッタリングされる。あるいは、プラチナは、ウエハ上に直接スパッタリングされてもよいが、このような方法でスパッタリングされたプラチナ電極は、コンデンサ領域が広い場合、引き続く工程ステップにおいて剥離を生じることが時折ある。さらに別の好ましい代替例は、チタン（200Å）および窒化チタン（500Å〜1500Å）をそれぞれスパッタリングし、次いで、炉中での22分間のランプ(ramp)および炉外での22分間のランプを含む少なくとも２時間、400℃から450℃で窒素雰囲気下で拡散炉中で、スパッタリング堆積された層のアニールを同時に行う。次いで、プラチナ（1000〜2000Å）は、下部電極を完成させるのと実質的に同じ方法でスパッタリングおよびアニールされる。
【００４３】
ステップP806は、液体前駆物質の調製を含む。下記の反応に従って調製される金属アルコキシカルボキシレート前駆物質を用いることが好ましい。
【００４４】
【数１】
2007067437.tif 000003
【００４５】
ここで、Ｍは、電荷ｎを有する金属陽イオンであり、ｂは、０からｎの範囲のカルボキシル酸のモル数であり、Ｒ’は好ましくは４〜15個の炭素元素を有するアルキル基であり、Ｒは、３〜９個の炭素元素を有するアルキル基であり、Ｒ''は、好ましくは約０から16個の炭素を有するアルキル基であり、ａ、ｂおよびｘは、ＭおよびＭ’のそれぞれの価電子状態を満たす対応する置換基の相対的な量を示す整数である。ＭおよびＭ’は、好ましくは、ストロンチウム、ビスマス、ニオブ、タンタルからなるグループから選択される。上記に挙げた反応過程の検討の例は一般化されたものであり、従って、制限的なものではない。生じる特定の反応は、用いられる金属、アルコールおよびカルボキシル基ならびに与えられる熱量に依存する。ステップP806の詳細な例は、実施例１として以下に与えられる。
【００４６】
アルコール、カルボキシル酸および金属を含む反応混合物は、反応を容易にするために１日あるいは２日間、約70℃から200℃の範囲の温度で還流される。次いで、反応混合物は100℃を超える温度で蒸留され、溶液から水および短鎖（short-chain）エステルを除去する。アルコールは、好ましくは、２-メトキシエタノールあるいは２-メトキシプロパノールである。カルボキシル酸は、好ましくは、２-エチルへキサン酸である。反応は、好ましくは、キシレンあるいはｎ−オクタン溶媒中で行われる。反応生成物は、溶液１リットルあたり0.1〜0.3モルの所望の層状超格子材料を生成するモル濃度に希釈される。最も好ましい溶液は、0.10〜0.13の範囲のモル濃度を有する。
【００４７】
ステップP806から得られる層状超格子材料は、液体前駆物質溶液が少なくとも５〜10パーセントの過剰な量のビスマスを含むように混合される場合、意図される使用環境において最良に作用する。アニールステップP816およびP820の間に、ビスマス揮発損失が生じる場合がある。過剰なビスマスの他の利点は、格子欠陥の補償を含む。強誘電体層420中で使用するための薄膜強誘電体層状超格子材料は、100パーセントあるいはそれを超える量の化学量的に過剰なビスマスを含むように調製される。これらの材料は強誘電体であるが、上で示されたSmolenskiiクラスＡ構造式を満たすために必要になるビスマス量の約５〜10パーセントの範囲内に過剰なビスマスの量が維持されない限り、示される分極は小さくなり得る。溶液は、アニールからの揮発損失がより小さい、前駆物質溶液中の金属に比例する金属を有する層状超格子材料を生成させる。従って、前駆物質溶液は、Smolenskii構造式によるＡサイト材料およびＢサイト材料の化学量的混合物よりも多いあるいは少ない量で調製され得る。例えば、溶液は、過剰なビスマスおよび過剰なタンタルＢサイト材料を用いて調製され得る。溶液はまた、ストロンチウムビスマスニオブタンタル酸塩などにおけるように複数のＡサイト金属および複数のＢサイト金属の混合物も含み得る。
【００４８】
ステップP808において、ステップP806から得られる前駆物質溶液は、ステップP804から得られる基板に塗布され、この基板は、薄膜強誘電体層420を受容するための下部電極412の最上面414を呈する。液体前駆物質の塗布は、好ましくは周囲温度で液体前駆物質溶液を３ml〜５ml滴下し、電極412の最上面を加圧し、次いで、ウエハ420をスピンしてすべての過剰な溶液を除去し、薄膜液体残留物を残すことによって行われる。スピンオン堆積のためには、スピン速度および溶液のモル濃度を変化させて、下部電極402上にある液体前駆物質溶液膜の厚さを調節することが可能である。あるいは、液体前駆物質は、金属有機原材料を用いるミスト化（misted）堆積技術あるいは化学気相成長法によって塗布されてもよい。
【００４９】
ステップP810において、P808から得られる前駆物質膜は乾燥され、溶媒および他の揮発性有機物が除去される。前駆物質は、乾燥空気雰囲気において約150℃〜400℃の温度で、液体薄膜から実質的にすべての有機物質を除去し、乾燥酸化金属残留物を残すために十分な時間だけホットプレート上で乾燥される。この時間は、好ましくは約１分〜約30分である。最も好ましい乾燥条件は、まず150℃で２分間、次いで、260℃で４分間行われる２段階乾燥を提供する。
【００５０】
ステップP812は、ステップP808で用いたよりも高い温度でのステップP808から得られる乾燥前駆物質残留物のソフトベーキングを含む。ソフトベーキングは、好ましくは、30秒〜５分間、525℃〜675℃で従来のRTPランプ下にウエハを配置することを含む。最も好ましいRTP条件は、650℃で60秒間である。これらのRTP条件によって、上部電極422の堆積前にソフトベーキングされた前駆物質残留物が平滑な最上面を確実に有する。逆に、725℃でソフトベーキングされた前駆物質残留物の顕微鏡写真は、ヒロック構造が大きい割合を占め、かつ、高さが400Åを超える大規模な表面不規則性を有する、容認不可能なほどに粗い上表面を示している。650℃でのRTPの代替案として、炉内で４分間、炉外で４分間のランプ（ramp）を含む約10分間、650℃の拡散炉中でウエハはソフトベーキングされ得る
が、この方法からは、不十分な、すなわち粗いソフトベーキングされた残留物が生成されることがある。工程P800から得られる結晶成分（crystallinecomposition）において予測可能なあるいは再現可能な電子特性を得るためには、ソフトベーキングステップP812は必須である。
【００５１】
以下の実施（working）例は、スピンオン堆積のための理想的な条件を発展させるために用いられるパラメータを示す。1300rpmは、金属２-ヘキサン酸エチル（ethylhexanoates）およびキシレンからなる0.12Ｍ前駆物質溶液の堆積のために理想的な速度であることが決定された。
【００５２】
（実施例１）
スピンオン工程から得られる材料厚さ
0.2Ｍ溶液を、Hughes Technical Services ofVienna、Virginiaに注文して調製し、SrBi2.61(Nb0.66Ta1.63)O10.64を生成し、この溶液は、キシレン中にストロンチウム、ビスマス、ニオブ、およびタンタルの２−ヘキサン酸エチルを含んでいた。この溶液を２mlずつ1300rpmでスピンするウエハ上に配置するために点眼器を用い、前駆物質溶液の膜を得た。得られた膜をまず２分間150℃のホットプレート上で乾燥させ、次いで、４分間260℃のホットプレート上で乾燥することによって厚さ2399Åの残留物が残り、これを650℃で60秒間RTP下でソフトベーキングすると1600Åの厚さに収縮した。厚さは、偏光解析器を用いて測定した。ｎ-酢酸ブチルを用いて溶液を0.12Ｍに希釈し、他のスピンオン速度を試した。以下の表１は、他の膜のスピンオン条件の概要と共に、60秒間650℃のRTPに曝されたときに膜にクラッキングが生じたかを示す。
【００５３】
【表１】
2007067437.tif 000004
【００５４】
ステップP814において、ステップP812から得られたソフトベーキングされた前駆物質残留物が所望の厚さを有していない場合、この所望の厚さが得られるまでステップP808、P810およびP812が繰り返される。約1500Åから1800Åの厚さは、代表的には、本明細書において開示されるパラメータ下で0.12Ｍ溶液で二度コーティングすることを必要とする。ステップP816において、乾燥前駆物質残留物をアニールし、強誘電体薄膜層420（図４を参照）を形成する。このアニールステップは、後に行われるアニールステップと区別するために第１のアニールと称される。この第１のアニールは、好ましくは、30分から２時間、500℃から650℃の温度で酸素中で行われる。ステップP816は、より好ましくは、120分間520℃から560℃の温度で行われ、最も好ましいアニール温度は約550℃である。乾燥残留物が酸素中で520℃から540℃の範囲の最低温度でアニールされると、SmolenskiiクラスＡタイプの薄膜層状超格子材料のＸ線回析分析によって、好ましい液体の金属2-ヘキサン酸エチル前駆物質溶液の乾燥残留物から結晶化するので、この低温アニールがこの時点で可能になる。低温アニールによって、薄膜強誘電体層状超格子材料層420内の熱によって引き起こされる応力から生じる粗さの量が低減される。ステップP816の第１のアニールは、最も好ましくは、少なくとも22分間の炉内への「押し込み」および同じ時間の炉外への「引き出し」を含む120分間の押し込み／引き出し工程を用いる酸素雰囲気内で行われる。これらすべてのアニール時間は、熱ランプ（ramp）を炉内に入れたり炉外に引き出したりするために用いられる時間を含む。
【００５５】
ステップP818では、第２の電極422をスパッタリングによって堆積する。次いで、当業者が理解するように、フォトレジストの塗布およびそれに次ぐイオンエッチングを含む従来の反応性イオンエッチング工程によって素子をパターニングする。このパターニングは、第２のアニールがメモリセル400からパターニング応力を取り除き、かつ、パターニング手順により生じるいかなる欠陥も矯正するのに役立つように、好ましくは、第２のアニールステップP820の後に行われる。
【００５６】
第２のアニールステップP820は、好ましくは、650℃から850℃で120分間行われることが好ましく、最も好ましいアニール温度は約800℃である。ステップP820の第２のアニールは、最も好ましくは、少なくとも22分間の炉内への「押し込み」および同じ時間の炉外への「引き出し」を含む120分間の押し込み／引き出し工程を用いる酸素雰囲気内で行われる。第２のアニールの時間は、好ましくは、第１のアニールP816と同じである。
【００５７】
最後に、ステップP822において、素子を完成し評価する。完成には、追加の層の堆積、コンタクトホールのイオンエッチング、および当業者が理解するような他の従来の手順を含み得る。ウエハ402は別々のユニットに切断され、それによってウエハ上に同時に製造された複数の集積回路素子が切り離される。
【００５８】
以下の制限的ではない実施例は、好ましい材料および本明細書の本発明を実施するための方法を記載する。
【００５９】
（実施例２）
強誘電体コンデンサ素子の製造
Hughes Technical Services Corporation of Vienna、Virginiaから注文により購入した0.2Ｍ層状超格子材料前駆物質溶液を用いて、単一のウエハ402上に複数の強誘電体コンデンサ素子400を製造した。溶液を化学分析したところ、この溶液はキシレン中に金属ヘキサン酸塩を含み、この金属は、実験式SrBi2.61(Nb0.66Ta1.63)O10.27中の金属に対応した比率で存在することが確認された。従って、ｍ＝２である場合に、この溶液はクラスＡSmolenskii式（上記を参照）と比較すると、化学量的に過剰な量のビスマスおよび化学量的に過剰な量のNbおよびTaＢサイト金属を有している。この以下の検討は図８を参照して行う。
【００６０】
拡散炉中に市販のシリコンウエハを配置して、酸化層404（図４を参照）を成長させることによって工程ステップP802を開始した。まず、約1000Åの厚さにチタンをスパッタリングし、次いで、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む２時間、酸素雰囲気下で650℃の拡散炉内で酸化を行うことによって二酸化チタンを形成した。次いで、プラチナを厚さ3000Åにスパッタリングし、ステップP804を終えた。
【００６１】
ステップP808を、従来のスピンコート機にウエハを配置し、スピンするウエハ上に４mlの溶液を配置するために点眼器を用いて、1300rpmでウエハをスピンすることによって行った。
【００６２】
ステップP810では、ウエハを空気中で150℃のホットプレートに２分間配置し、次いで、それを除去後直ちに260℃の第２のホットプレートに４分間配置し、液体前駆物質を乾燥させた。ステップP812では、乾燥させた液体前駆物質残留物を空気中で650℃の従来の急速熱処理ランプに60秒間曝し、乾燥させた前駆物質残留物をソフトベーキングした。
【００６３】
ステップP814を行った後、液体前駆物質溶液を塗布するステップ、乾燥させるステップ、およびソフトベーキングステップをもう一度繰り返し、約2000Åの厚さまでソフトベーキングされた材料の層を形成した。
【００６４】
ソフトベーキングされた前駆物質残留物の第１のアニールP816を、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む２時間、酸素流下550℃の拡散炉内で行った。厚さ2000Åのプラチナ上部電極を適切な位置にスパッタリングし、ステップP818を開始した。上部電極を、従来のスピンオンネガティブフォトレジストで被覆した。レジストを含むウエハを、空気中で100℃のホットプレート上で５分間焼成し、次いで、ウエハにマスクをかぶせて紫外線に曝し、レジストをパターニングした。窒素雰囲気下のｎ-酢酸ブチル中でレジストを1.5分間現像した。現像されたパターンを、140℃のホットプレート上で５分間ハードベーキング(hard-bake)した。次いで、イオンミルエッチング（ionmill etching）をウエハに行った。従来のプラズマ剥離法によってレジストを除去した。
【００６５】
ステップP820は、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む２時間の間、800℃で酸素拡散炉中での上部電極のアニールを含んだ。
【００６６】
この工程の結果、最終的なウエハは、各々が6940μm2の表面積を有する複数の正方形強誘電体コンデンサ400を保持していた。
【００６７】
（実施例３）
強誘電体コンデンサ素子の製造
Kojundo Chemical Corporation of Japanから注文により購入した0.2Ｍ層状超格子材料前駆物質溶液を用いて、単一のウエハ402上に複数の強誘電体コンデンサ素子400を製造した。溶液を化学分析したところ、この溶液はオクタン中に金属ヘキサン酸塩（hexanoate）を含み、この金属は、酸素アニール条件下でSrBi2.6(Nb0.4Ta1.8)O10.4を生成させるように設計された比率で存在することが確認された。従って、ｍ＝２である場合に、この溶液はクラスＡSmolenskii式（上記を参照）と比較すると、化学量的に過剰な量のビスマスおよび化学量的に過剰な量のNbおよびTa Ｂサイト金属を有している。この以下の検討は図８を参照して行う。
【００６８】
工程ステップP802を、拡散炉中に市販のシリコンウエハを配置して、酸化層を成長させることによって開始した。まず、約1000Åの厚さにチタンをスパッタリングし、次いで、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む最短で２時間、酸素雰囲気下で650℃の拡散炉内で酸化を行うことによって二酸化チタンを形成した。プラチナを厚さ3000Åにスパッタリングし、ステップP804を終えた。ステップP808を、SubmicronSystems Incorporation of Allentown、 Pennsylvania製の液体原料ミスト化化学堆積機（ liquid sourcemisted chemical deposition machine）（モデル番号Primaxx 2F）中に配置し、前駆物質溶液を噴霧器によってミスト化し、次いで、５rpmで回転するウエハ上に窒素のキャリアガスによってそのミスト化前駆物質溶液を堆積チャンバ内に導入しながら、ウエハをおおよそ595Torrで10分間堆積したが、この10分間という堆積時間は、所望の厚さの膜を形成するために調節され、特に、1000Å未満の超薄膜を形成するために短縮された。
【００６９】
ステップP810では、ウエハを空気中で150℃のホットプレートに２分間配置し、次いで、これを除去後直ちに260℃の第２のホットプレートに４分間配置し、液体前駆物質を乾燥させた。ステップP812では、乾燥させた液体前駆物質残留物を空気中で650℃の従来の急速熱処理ランプに60秒間曝し、前駆物質残留物をソフトベーキングした。ステップP814を行った後、液体前駆物質溶液を塗布するステップ、乾燥させるステップ、およびソフトベーキングステップをもう一度繰り返し、約2000Åの厚さまでソフトベーキングされた材料の層を形成した。ソフトベーキングされた前駆物質残留物の第１のアニールP816を、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む２時間、酸素流下で550℃の拡散炉内で行った。厚さ2000Åのプラチナ上部電極を適切な位置にスパッタリングし、ステップP818を開始した。上部電極を、従来のスピンオンネガティブフォトレジストで被覆した。レジストを含むウエハを、空気中で100℃のホットプレート上で５分間焼成し、次いで、ウエハをマスクをかぶせて紫外線に曝し、レジストをパターニングした。レジストを、窒素雰囲気下のｎ-酢酸ブチル中で1.5分間現像した。現像されたパターンを、140℃のホットプレート上で５分間ハードベーキング（hardbake）した。次いで、イオンミルエッチング（ion mill etching）をウエハに行った。従来のプラズマエッチングによってレジストを除去した。
【００７０】
ステップP820は、22分間の炉内へのランプ（ramp）および22分間の炉外でのランプ（ramp）を含む２時間、800℃の酸素拡散炉中での上部電極のアニールを含む。この工程の結果、最終的なウエハは、各々が6940μm2の表面積を有する複数の正方形強誘電体コンデンサ400を保持していた。
【００７１】
（実施例４）
試験測定
実施例２で製造したウエハから、代表的な一対の試験用コンデンサを選択した。75℃に維持された一定温度を有するサンプル上にスイッチング耐疲労性測定を行うために、HewlettPackard 8115A関数生成器およびHewlett Packard 54502Aディジタル化オシロスコープを9.91nF負荷コンデンサに動作可能に接続した。コンデンサに接触するためにプローブを用い、耐性測定は、図９に示されるように工程P900によって開始した。まず、未使用の強誘電体コンデンサに３ボルトのパルスを与え、ドメインを配向させた。ステップP902は、図１に示されるような完全なヒステリシルループを提供するためのコンデンサの十分なスイッチングを含んだ。このサイクルの2Pr値は21.0μC/cm2であった。保磁電圧±Vcを加算することによって保磁△Ｖcenter値を算出すると、理想的な基準ゼロからはずれた位置に達した。-VcおよびVc値は、ヒステリシスサイクルの保磁電界-EcおよびEcに対応する電圧として測定された。この△Ｖcenter値は、約-0.12Ｖであった。
【００７２】
ステップP904においては、５MHZサイクルで±６Ｖの大きさの交流矩形波を用いて、コンデンサに電気応力として1010の疲労サイクルを与えるように二重パルス生成器を構成した。スイッチングは、ステップp902と同様の極性で行われた。
【００７３】
ステップP904が終わると、ステップP902において最初に書き込まれたのと同じ状態への書込みによって「書込み」動作P906を行った。ステップP908は、疲労後分離ウインドウの読み出し、およびそれに次ぐ書込み動作を含み、この書込み動作によって、分極がもとの分極状態へ戻された。この初期状態のコンデンサを含むウエハをオーブンに配置し、125℃で２時間熱応力下で格納（store）した。この格納が終了すると、格納された分極状態から分離ウインドウＲ（「Ｒウインドウ」；1010インプリント材料において2Pr）を読み出すために読出し動作P912を行い、逆の分極状態、すなわち、ステップP902において最初に書き込まれた状態とは別の分極状態に対して書込み動作P914を行った。Ｒウインドウは、図３に示されるようにRms-Rmnの格納後の値と等しく、4.2μC/cm2の値を有していた。
【００７４】
ステップP916は、125℃のオーブン中で熱応力下でさらに２時間、ウエハおよびコンデンサを格納することを含んだ。最後に、反転分離ウインドウＩを、格納されたコンデンサから読み出した。Ｉウインドウは、Ｒウインドウにおおよそ等しい値あるいは大きさを有していた。
【００７５】
（実施例５）
ソフトベーキング条件に対するインプリントパラメータＶCENTERおよびＲウインドウの感度  実施例２と同様の方法で複数のウエハを製造したが、ソフトベーキングステップP812および第１のアニールステップP816において異なる点がいくつかある。以下の表３は、これらの異なる点を要約している。表３のステップP812列において、「Ｒ」はその工程ステップがRTPによって行われ、「Ｆ」はその工程ステップが拡散炉において行われたことを意味している。各堆積サイクルについて示された厚さ、例えば、第１のP812および第２のP812は、そのサイクルの終了時のソフトベーキングされた前駆物質残留物の厚さに対応する。ステップP808におけるスピンオンrpm条件を調節し、組み合わせた各サンプルにおける強誘電体層状超格子材料の総厚さが約2000Åになるように、厚さを変化させた。「2Vc」は、1010ヒステリシスサイクルに供されていない未使用材料について、図１における＋Ecと−Ecとの間の距離に対応する電圧を意味する。「VBD」は破壊電圧を示し、電界値として表される。「2Pr」および「Rウィンドウ」は、図３に示されるように、−PrからPrへおよびRmsからRmnへのそれぞれの分極ウィンドウを指す。
【００７６】
サンプル１の表３は、第１のP812において薄膜強誘電体層状超格子材料層420の第１の部分を、速度1300rpmのスピンコータを用いて堆積し、得た乾燥残留物を酸素中で30秒間725℃でRTPに供して乾燥し、乾燥前駆物質残留物の1000Åの厚さを得た。第２のステップP812では、3500rpmおよび酸素中での30秒間の725℃のRTPを用いて、追加の500Åの厚さを得た。第３のステップP812では、6000rpmおよび725℃のRTPを用いて、追加の500Åの厚さを得た。ステップP816は、酸素中での650℃の炉中アニールを含み、累計で2080Åの厚さを得た。
【００７７】
【表３】
2007067437.tif 000005
【００７８】
2007067437.tif 000006
【００７９】
2007067437.tif 000007
【００８０】
★サンプル53〜61は、１MHZサイクルの６Ｖの10９サイクルを用いて、ステップP904で疲労させた。
【００８１】
上記の結果は、RTPソフトベーキングが用いられない場合およびRTPソフトベーキングが725℃で行われる場合、2Pr値およびＲウィンドウ分離は概して小さいことを示している。
【００８２】
走査型電子顕微鏡による研究は、30秒から５分間の650℃での乾燥前駆物質残留物のRTPソフトベーキングによって、強誘電体層420の上に実質的に平滑な表面が生成されることを示している。一方で、顕微鏡写真は、725℃でのRTPによって、薄膜強誘電体層状超格子材料層420の上に実質的に平滑な表面が生成されなかったことを確実に示している。従って、650℃でのRTPと関連付けられたＲウインドウ値における改善は、平面で平滑な電極構造から得られることが明らかである。さらに、RTP処理温度およびアニール温度を低くすると生じる2Prが小さくなるが、疲労後に生じるＲウインドウが大きくなる。
【００８３】
サンプル７は、650℃のRTPおよび650℃の炉中アニールによってＲウインドウが改善されるという一般的な法則の例外である。サンプル７は、サンプル４〜12で測定されたなかで二番目に高いＲウインドウを有し、このような高さは725℃のRTPおよび炉中アニールから得られた。引き続き実験を行うと、これらの結果は再び得られなかった。サンプル７のＲウインドウの改善は、ＶBDにおける数パーセントという値を犠牲にして得られる。さらに、サンプル７は最も高い初期2Prを有していたが、1010回のスイッチングサイクルの後には疲労されたＲウインドウに対する最も顕著なパーセンテージの減少を示した。従って、サンプル７が最適化された過程の結果を表しているというのはいくぶん誤解をよぶ。
図10は表３のサンプルを比較したもので、RTPステップP812およびアニールステップP816における熱供給を増加させると、1010回のヒステリシスサイクルとして応力が与えられる前に初期の薄膜強誘電層状超格子材料において測定された△Ｖcenterによって示されるインプリントの量もそれに対応して増加することを示している。
【００８４】
（実施例６）
超薄膜の電気特性
工程P800のステップP808において約6000rpmでスピンする基板に0.12Ｍの前駆物質液体を塗布することによって、約500Åの厚さを有する薄膜強誘電体層420が得られる。500Å未満の厚さを有して生成される、そのようなすべての薄膜強誘電体層膜は短絡した(shortedout)。一方、実施例２の方法で生成した647Åの厚さを有する膜は、20.93μC/cm2の2Prおよび-0.01Ｖの△Ｖcenterを示した。同様に、実施例３の方法で生成した708Åの厚さを有する膜は、21.49μC/cm2の2Prを示した。従って、表３に示される膜の50パーセントあるいはそれ以下の厚さを有するこれらの超薄強誘電体層状超格子材料膜は、飽和電圧が低くなると、2Pr値と等しいかより良好な値を示す。これらの特性によって、これらの膜は、例えば、図７に示されるようなタイプの新しい高密度FERAMメモリセルにおいて非常に有利に用いられ得る。表３で報告されているタイプの付加的な電子測定によって、超薄型強誘電体層状超構成材料膜は、同等のあるいはより良好なインプリント抵抗性を有していることが確認される。
【００８５】
図11は、実施例３において用いられる厚さ707ÅのSrBi2.6(Nb0.4Ta1.8)O10.4層状超格子材料を有する強誘電体コンデンサから26℃で得られた複数のヒステリシス曲線を示している。曲線は、材料を0.25Ｖ、0.5Ｖ、0.75Ｖ、１Ｖ、1.5Ｖ、２Ｖ、2.5Ｖおよび３Ｖでスイッチングされて得られた曲線を含む。３Ｖでの2Pr値は、21.32μC/cm2であった。△Ｖcenterは0.1であった。
【００８６】
図12は、図11のサンプルに行われた耐疲労性試験の結果を示している。サンプルは、10,000Hzで1.5Ｖの三角形波を用いて1010サイクルスイッチングされた後、約1.5％未満の2Pr劣化を示した。同様に強固な耐疲労性が２Ecに関しても示され、この値の減少もまた約1.5％未満であった。
【００８７】
（実施例７）
電子顕微鏡分析
図13は、米国特許第5,423,285号に記載された方法で製造されたPt/Ti堆積下部電極構造の走査型電子顕微鏡写真を示す。すなわち、下部電極を、シリコンウエハを被覆する二酸化シリコン層上にそれぞれ2000Å／200Åの厚さを有するPt/Tiとしてスパッタリングし、10分間の炉中および炉外でのランプ（ramp）を含む30分間、650℃で酸化した。図13は、互いに９平方ミクロン内で約300Åから500Åの高さをすべてが有する、例えばヒロック1300である、30個あるいはそれ以上の数の実質的なヒロックを有する、幅３ミクロンすなわち30,000Åの下部電極を示している。この電極は、ヒロックの数によって定義されるように、非常に粗い表面を有している。
【００８８】
複数の強誘電体コンデンサを、実施例３に従ってウエハ上に製造した。上部電極の真下にある強誘電体材料を大きく妨害しない従来のエッチング工程を用いて、上部プラチナ電極を除去した。図14は、得られたウエハの３ミクロンすなわち3000Å幅の部分の透過型電子顕微鏡写真を示している。図14は、平滑なPt/TiO2下部電極412上の薄膜強誘電体層状超格子材料420の実質的に平滑な上表面1400を示している。実質的に不規則性1402のような表面不規則性はなく、表面1400から約100Åを超えて200Åまで盛り上がっている。下部電極412は、実質的に不規則性を有さない。図14は、本発明による平滑な下部電極および強誘電体層420の平滑な上表面を示している。
【図面の簡単な説明】
【００８９】
【図１】図１は、曲線の外観を記載するために用いられる従来の術語を参照して、理想化された従来の強誘電体分極ヒステリシス曲線を示す。
【図２】図２は、分極疲労および分極インプリント問題を示す他の曲線に隣接する理想化された図１の曲線を示す。
【図３】図３は、強誘電体メモリ中の強誘電体材料が疲労およびインプリント問題によって劣化するときにメモリ制御回路が直面する問題を示す概略図である。
【図４】図４は、本発明による実質的に平滑な電極を有する強誘電体コンデンサを示す。
【図５】図５は、図４の強誘電体コンデンサの好ましい用途である集積回路メモリの回路図を示す。
【図６】図６は、図５のメモリにおいて用いられるような、図４の強誘電体コンデンサを用いる、個々の集積回路不揮発性メモリセルの回路図である。
【図７】図７は、図５および図６に対応する集積回路メモリにおいて、個々のメモリセルがどのように実行されるかを示す層状構造を示す。
【図８】図８は、図７の層状構造に対応するメモリセルの製造において用いられる概略的工程図である。
【図９】図９は、時間経過に伴なう記憶保持と共に強誘電体疲労およびインプリントを試験するための工程図である。
【図１０】図10は、異なる工程条件によって製造されるいくつかの強誘電体コンデンサ間でのインプリント指標の比較を示す。
【図１１】図11は、本発明によって生成される超薄膜強誘電体コンデンサから得られる分極ヒステリシス曲線を示す。
【図１２】図12は、図11のヒステリシス測定において用いられるサンプルから得られた分極耐疲労曲線を示す。
【図１３】図13は、本発明での使用には望ましくない粗い下部電極の走査型電子顕微鏡写真を示す。
【図１４】図14は、本発明に従って使用される平滑な下部電極上の薄膜強誘電体層状超格子材料の透過型電子顕微鏡写真を示す。
【図１】
2007067437.tif 000008
【図２】
2007067437.tif 000009
【図３】
2007067437.tif 000010
【図４】
2007067437.tif 000011
【図５】
2007067437.tif 000012
【図６】
2007067437.tif 000013
【図７】
2007067437.tif 000014
【図８】
2007067437.tif 000015
【図９】
2007067437.tif 000016
【図１０】
2007067437.tif 000017
【図１１】
2007067437.tif 000018
【図１２】
2007067437.tif 000019
【図１３】
2007067437.tif 000020
【図１４】
2007067437.tif 000021