(57)【要約】【課題】ナノ弾性メモリ素子及びその製造方法を提供する。【解決手段】基板と、基板上に一定間隔で平行に配列された下部電極と、下部電極を露出させるキャビティを有し、基板上に所定厚さに形成された絶縁物質の支持台と、キャビティ内の下部電極の表面から垂直に延長され、一定間隔で配列されたナノ弾性体と、支持台上にナノ弾性体上で下部電極と直交するように配置された上部電極と、を備えることを特徴とするナノ弾性メモリ素子である。【選択図】図１
2007067374.tif 000002
【特許請求の範囲】
【請求項１】
上下に離隔されて直交する上部電極及び下部電極と、
前記上部電極または前記下部電極上で対向する電極に向けて形成されたナノ弾性体と、を備えることを特徴とするナノ弾性メモリ素子。
【請求項２】
前記ナノ弾性体は、コイル形状であることを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項３】
前記ナノ弾性体は、導電性ナノチューブであることを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項４】
前記ナノ弾性体は、カーボンナノチューブであることを特徴とする請求項３に記載のナノ弾性メモリ素子。
【請求項５】
前記ナノ弾性体の下部には、触媒金属層がさらに形成されたことを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項６】
前記ナノ弾性体が形成された電極は、触媒金属層であることを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項７】
前記上部電極または前記下部電極は、第１導電体膜、絶縁膜、及び第２導電体膜が順次に形成されたスタック構造であることを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項８】
前記上部電極及び下部電極には、前記ナノ弾性体を選択的に変形させるスイッチング素子がさらに連結されたことを特徴とする請求項１に記載のナノ弾性メモリ素子。
【請求項９】
前記スイッチング素子は、トランジスタまたはダイオードであることを特徴とする請求項８に記載のナノ弾性メモリ素子。
【請求項１０】
基板と、
前記基板上に一定間隔で平行に配列された下部電極と、
前記下部電極を露出させるキャビティを有し、前記基板上に所定厚さに形成された絶縁物質の支持台と、
前記キャビティ内の前記下部電極の表面から垂直に延長され、一定間隔で配列されたナノ弾性体と、
前記支持台上に前記ナノ弾性体上で前記下部電極と直交するように配置された上部電極と、を備えることを特徴とするナノ弾性メモリ素子。
【請求項１１】
前記基板は、ＳＯＩ基板またはシリコン基板であることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項１２】
前記基板と前記下部電極との間には、絶縁層がさらに形成されたことを特徴とする請求項１１に記載のナノ弾性メモリ素子。
【請求項１３】
前記キャビティは、前記下部電極の長手方向に延長して形成されたことを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項１４】
前記キャビティは、コンタクトホール形状または多角形の形状であることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項１５】
前記ナノ弾性体は、コイル形状であることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項１６】
前記ナノ弾性体の直径は、１ｎｍないし１μｍであることを特徴とする請求項１５に記載のナノ弾性メモリ素子。
【請求項１７】
前記ナノ弾性体は、導電性ナノチューブであることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項１８】
前記ナノ弾性体は、カーボンナノチューブであることを特徴とする請求項１７に記載のナノ弾性メモリ素子。
【請求項１９】
前記下部電極と前記上部電極とが交差する領域の前記ナノ弾性体は、複数のナノ弾性体であることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項２０】
前記上部電極は、第１導電体膜、絶縁膜、及び第２導電体膜が順次に形成されたスタック構造を有することを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項２１】
前記ナノ弾性体と前記上部電極とのギャップは、１ｎｍないし２００ｎｍであることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項２２】
前記ナノ弾性体を選択的に変形させる前記上部電極及び下部電極に連結されたスイッチング素子をさらに備えることを特徴とする請求項１０に記載のナノ弾性メモリ素子。
【請求項２３】
前記スイッチング素子は、トランジスタまたはダイオードであることを特徴とする請求項２２に記載のナノ弾性メモリ素子。
【請求項２４】
ナノ弾性メモリ素子の製造方法において、
(ａ)基板上に一定間隔で平行に配列されるストライプ状の下部電極を形成する段階と、
(ｂ)前記下部電極を露出させるキャビティを備えた支持台を形成する段階と、
(ｃ)前記キャビティ内の前記下部電極の表面から垂直に延長されるナノ弾性体を形成する段階と、
(ｄ)前記支持台上に前記ナノ弾性体の上部を横切って、前記下部電極と直交し、一定間隔で平行に配列されるストライプ状の上部電極を形成する段階と、を含むことを特徴とするナノ弾性メモリ素子の製造方法。
【請求項２５】
前記基板は、ＳＯＩ基板またはシリコン基板であることを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項２６】
前記基板と前記下部電極との間に絶縁膜を形成する段階をさらに含むことを特徴とする請求項２５に記載のナノ弾性メモリ素子の製造方法。
【請求項２７】
前記(ｂ)段階は、前記下部電極の長手方向に前記キャビティを形成することを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項２８】
前記(ｃ)段階は、前記露出された下部電極の表面にナノ弾性体成長用の触媒物質を一定間隔で形成する段階と、
前記触媒物質上に前記ナノ弾性体を形成する段階と、を含むことを特徴とする請求項２７に記載のナノ弾性メモリ素子の製造方法。
【請求項２９】
前記下部電極と前記上部電極とが交差する領域の前記ナノ弾性体は、複数のナノ弾性体であることを特徴とする請求項２８に記載のナノ弾性メモリ素子の製造方法。
【請求項３０】
前記(ｂ)段階は、コンタクトホール形状に前記キャビティを形成することを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項３１】
前記(ａ)段階は、前記下部電極上に触媒物質層を形成する段階を含み、
前記(ｂ)段階は、前記触媒物質層を露出させるコンタクトホールを形成する段階であり、
前記(ｃ)段階は、前記触媒物質上に前記ナノ弾性体を形成する段階を含むことを特徴とする請求項３０に記載のナノ弾性メモリ素子の製造方法。
【請求項３２】
前記下部電極と前記上部電極とが交差する領域の前記ナノ弾性体は、複数のナノ弾性体であることを特徴とする請求項３１に記載のナノ弾性メモリ素子の製造方法。
【請求項３３】
前記ナノ弾性体は、コイル形状に形成することを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項３４】
前記ナノ弾性体は、導電性ナノチューブであることを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項３５】
前記ナノ弾性体は、カーボンナノチューブであることを特徴とする請求項３４に記載のナノ弾性メモリ素子の製造方法。
【請求項３６】
前記(ｄ)段階は、
(１)前記キャビティを犠牲層で充填する段階と、
(２)前記支持台及び犠牲層上に第１導電体膜を形成する段階と、
(３)パターン工程を行って、前記下部電極と直交するように前記第１導電体膜パターンを形成する段階と、
(４)前記犠牲層を除去する段階と、
(５)前記第１導電体パターンと前記支持台上に絶縁膜を形成する段階と、
(６)前記絶縁膜上に第２導電体膜を形成する段階と、を含むことを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項３７】
前記(ｄ)段階は、
(１)前記キャビティを犠牲層で充填する段階と、
(２)前記支持台及び前記犠牲層の上面に第１導電体膜、絶縁膜、及び第２導電体膜を順次に形成する段階と、
(３)前記第１導電体膜、絶縁膜、及び第２導電体膜にパターン工程を行って、前記上部電極を形成する段階と、
(４)前記犠牲層を除去する段階と、を含むことを特徴とする請求項２４に記載のナノ弾性メモリ素子の製造方法。
【請求項３８】
前記犠牲層は、フォトレジストであることを特徴とする請求項３６または請求項３７に記載のナノ弾性メモリ素子の製造方法。
【請求項３９】
ナノ弾性メモリ素子の製造方法において、
(ａ)第１基板上にストライプ状の下部電極、支持台、及びナノ弾性体を含む下部構造物を形成する段階と、
(ｂ)第２基板上にストライプ状の上部電極を含む上部構造物を形成する段階と、
(ｃ)前記下部電極と前記上部電極とが直交し、前記上部電極が前記ナノ弾性体の上部を横断するように、前記第１基板と前記第２基板とを結合させる段階と、を含むことを特徴とするナノ弾性メモリ素子の製造方法。
【請求項４０】
前記(ａ)段階は、
(１)第１基板上に導電体薄膜を形成した後、パターン形成工程を行って一定間隔で平行に配列される下部電極を形成する段階と、
(２)前記下部電極上に絶縁膜を形成する段階と、
(３)前記絶縁膜に前記下部電極が露出されるように、キャビティを形成して支持台を形成する段階と、
(４)前記キャビティ内の前記下部電極の表面から垂直に延長されるナノ弾性体を形成する段階と、を含むことを特徴とする請求項３９に記載のナノ弾性メモリ素子の製造方法。
【請求項４１】
前記(３)段階は、前記絶縁膜に所定間隔のコンタクトホールを形成することを特徴とする請求項４０に記載のナノ弾性メモリ素子の製造方法。
【請求項４２】
前記ナノ弾性体は、コイル形状に形成することを特徴とする請求項３９に記載のナノ弾性メモリ素子の製造方法。
【請求項４３】
前記下部電極と前記上部電極とが交差する領域の前記ナノ弾性体は、複数のナノ弾性体であることを特徴とする請求項３９に記載のナノ弾性メモリ素子の製造方法。
【請求項４４】
前記ナノ弾性体は、導電性ナノチューブであることを特徴とする請求項３９に記載のナノ弾性メモリ素子の製造方法。
【請求項４５】
前記ナノ弾性体は、カーボンナノチューブであることを特徴とする請求項４４に記載のナノ弾性メモリ素子の製造方法。
【請求項４６】
前記(ｂ)段階は、
(１)前記第２基板上に第１導電体膜、絶縁膜、及び第２導電体膜を順次に形成する段階と、
(２)前記第１導電体膜、絶縁膜、及び第２導電体膜にパターン工程を行って、前記上部電極を形成する段階と、を含むことを特徴とする請求項３９に記載のナノ弾性メモリ素子の製造方法。
【請求項４７】
前記(２)段階は、前記第２導電体膜のみを前記下部電極の幅を有するサイズのパターンに形成することを特徴とする請求項４６に記載のナノ弾性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノ弾性メモリ素子及びその製造方法に係り、より詳細には、二電極間の静電気力によって長さが弾性的に変形される弾性体によって、前記二電極が互いに電気的に連結及び断線されることを利用するナノ弾性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
多様な電子機器の発達及び応用分野の拡大は、これら機器の情報保存を担当するメモリ素子の開発を促進している。これらの機器に適したメモリ素子は、基本的に電源が消えた後にも情報が保存される不揮発性特性を要求する。また、競争力の側面で低コスト、高集積度、低消費電力、及び高速動作などの特性を必要とする。不揮発性メモリ素子の代表的な例として、フラッシュメモリがあるが、動作速度が遅いという短所がある。したがって、前記不揮発性特性を有し、フラッシュメモリ以上の容量を実現し、高速動作が可能な多様なメモリが開発されている。
【０００３】
代表的な不揮発性メモリ素子として、磁性のスピン方向が異なることを利用するＭＲＡＭ(Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)、強誘電体の分極現象を利用するＦＲＡＭ(Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)及び外部エネルギーによって薄膜の相が変わる相変化物質を利用するＰＲＡＭ(Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ)などがある。しかし、これらのメモリ素子もそれぞれ長所・短所があって、フラッシュメモリの代替メモリ素子として確言できない実情である。
【０００４】
これらメモリの競争素子として、１９９１年に発見された以後、多様な分野にその応用可能性が立証されたカーボンナノチューブ(ＣＮＴ：Ｃａｒｂｏｎ  ｎａｎｏｔｕｂｅ)を利用したメモリ素子が不揮発性メモリ素子の一例として登場している。その中、Ｎａｎｔｅｒｏ社のカーボンナノチューブメモリ(特許文献１)は、静電気力によってカーボンナノチューブが曲がる特性を利用する。
【０００５】
前記カーボンナノチューブメモリは、カーボンナノチューブリボンと電極トレースとがクロスバー形状の配列をなし、前記カーボンナノチューブリボンが前記電極トレースの間の支持台によって、ブリッジ形状に構成されている。
【０００６】
その動作原理は、トランジスタを作動させて、前記カーボンナノチューブリボンと前記電極トレースとに互いに反対極性の電源を供給すれば、静電気力によって前記カーボンナノチューブリボンが下方に曲がって、前記支持台の間の前記電極トレースと接触して‘ＯＮ'状態となり、同一極性の電源を供給すれば、前記カーボンナノチューブリボンは、元の状態に戻って‘ＯＦＦ'状態となる。すなわち、前記カーボンナノチューブリボンが前記電極トレースと接触した前記‘ＯＮ'状態を‘１'、前記カーボンナノチューブリボンが前記電極トレースと接触していない‘ＯＦＦ'状態を‘０'と表現して情報を保存する。
【０００７】
前記カーボンナノチューブリボンの曲げ状態は、ファン・デル・ワールス力(Ｖａｎ  ｄｅｒ  Ｗａａｌｓ’ｆｏｒｃｅ)により維持される。前記‘ＯＮ'または‘ＯＦＦ'状態は、前記電極トレースに電流を供給し、前記電極トレース及び前記カーボンナノチューブリボンと連結された電極の抵抗を測定して読む。すなわち、電流が流れるように連結されているか否かを判断して情報を読む。前記カーボンナノチューブリボンは、一度曲がれば、その状態を維持し、電源を切ってもそのまま維持しているので、前記メモリ構造は不揮発性メモリ素子となる。
【０００８】
しかし、前記メモリ構造は、あらゆるセルが単一カーボンナノチューブにより連結されているため、作動時に隣接するメモリセル間の相互作用により影響を受ける可能性がある。さらに、カーボンナノチューブがリボンまたは網形状であるゆえに、駆動電流が大きいことがある。
【特許文献１】米国特許第６，５７４，１３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、カーボンナノチューブのようなナノチューブを利用した新しいメモリ素子を提供するためのものであり、ナノチューブの長さ変形に対する弾性特性を利用したナノ弾性メモリ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の一実施形態によるナノ弾性メモリ素子は、上下に離隔されて直交する上部電極及び下部電極と、前記上部電極または前記下部電極上で対向する電極に向けて形成されたナノ弾性体と、を備えることを特徴とする。
【００１１】
前記ナノ弾性体は、コイル形状であることが望ましい。
【００１２】
また、前記ナノ弾性体は、導電性ナノチューブであり、望ましくは、カーボンナノチューブである。
【００１３】
本発明の一局面によれば、前記ナノ弾性体の下部には、触媒金属層がさらに形成される。
【００１４】
本発明の他の局面によれば、前記ナノ弾性体が形成された電極は、触媒金属層である。
【００１５】
前記上部電極または前記下部電極は、第１導電体膜、絶縁膜、及び第２導電体膜が順次に形成されたスタック構造である。
【００１６】
前記上部電極及び下部電極には、前記ナノ弾性体を選択的に変形させるスイッチング素子がさらに連結されうる。
【００１７】
前記スイッチング素子は、トランジスタまたはダイオードでありうる。
【００１８】
本発明の第２実施形態によるナノ弾性メモリ素子は、基板と、前記基板上に一定間隔で平行に配列された下部電極と、前記下部電極を露出させるキャビティを有し、前記基板上に所定厚さに形成された絶縁物質の支持台と、前記キャビティ内の前記下部電極の表面から垂直に延長され、一定間隔で配列されたナノ弾性体と、前記支持台上に前記ナノ弾性体上で前記下部電極と直交するように配置された上部電極と、を備えることを特徴とする。
【００１９】
前記基板は、ＳＯＩ基板またはシリコン基板であることが望ましい。
【００２０】
前記基板と前記下部電極との間には、絶縁層がさらに形成されうる。
【００２１】
本発明の一局面によれば、前記キャビティは、前記下部電極の長手方向に延長して形成される。
【００２２】
本発明の他の局面によれば、前記キャビティは、コンタクトホール形状または多角形の形状である。
【００２３】
前記ナノ弾性体の直径は、１ｎｍないし１μｍであることが望ましい。
【００２４】
前記下部電極と前記上部電極とが交差する領域の前記ナノ弾性体は、複数のナノ弾性体でありうる。
【００２５】
本発明の他の目的を達成するために、本発明の第３実施形態によるナノ弾性メモリ素子の製造方法は、(ａ)基板上に一定間隔で平行に配列されるストライプ状の下部電極を形成する段階と、(ｂ)前記下部電極を露出させるキャビティを備えた支持台を形成する段階と、(ｃ)前記キャビティ内の前記下部電極の表面から垂直に延長されるナノ弾性体を形成する段階と、(ｄ)前記支持台上に前記ナノ弾性体の上部を横切って、前記下部電極と直交し、一定間隔で平行に配列されるストライプ状の上部電極を形成する段階と、を含むことを特徴とする。
【００２６】
前記基板と前記下部電極との間に絶縁膜を形成する段階をさらに含むことが望ましい。
【００２７】
本発明の一局面によれば、前記(ｂ)段階は、前記下部電極の長手方向に前記キャビティを形成する。
【００２８】
前記(ｃ)段階は、前記露出された下部電極の表面にナノ弾性体成長用の触媒物質を一定間隔で形成する段階と、前記触媒物質上に前記ナノ弾性体を形成する段階と、を含むことが望ましい。
【００２９】
本発明の他の局面によれば、前記(ｂ)段階は、コンタクトホール形状に前記キャビティを形成する。
【００３０】
本発明の一局面によれば、前記(ｄ)段階は、(１)前記キャビティを犠牲層で充填する段階と、(２)前記支持台及び犠牲層上に第１導電体膜を形成する段階と、(３)パターン工程を行って、前記下部電極と直交するように前記第１導電体膜パターンを形成する段階と、(４)前記犠牲層を除去する段階と、(５)前記第１導電体パターン、支持台上に絶縁膜を形成する段階と、(６)前記絶縁膜上に第２導電体膜を形成する段階と、を備えうる。
【００３１】
本発明の他の局面によれば、前記(ｄ)段階は、(１)前記キャビティを犠牲層で充填する段階と、(２)前記支持台及び犠牲層上に第１導電体膜、絶縁膜、及び第２導電体膜を順次に形成する段階と、(３)前記第１導電体膜、絶縁膜、及び第２導電体膜にパターン工程を行って、前記上部電極を形成する段階と、(４)前記犠牲層を除去する段階と、を含む。
【００３２】
本発明の第４実施形態によるナノ弾性メモリ素子の製造方法は、(ａ)第１基板上にストライプ状の下部電極、支持台、及びナノ弾性体を含む下部構造物を形成する段階と、(ｂ)第２基板上にストライプ状の上部電極を備える上部構造物を形成する段階と、(ｃ)前記下部電極と前記上部電極とが直交し、前記上部電極が前記ナノ弾性体の上部を横断するように、前記第１基板と前記第２基板とを結合させる段階と、を含むことを特徴とする。
【００３３】
前記(ａ)段階は、(１)第１基板上に導電体薄膜を形成した後、パターン形成工程を行って、一定間隔で平行に配列される下部電極を形成する段階と、(２)前記下部電極上に絶縁膜を形成する段階と、(３)前記絶縁膜に前記下部電極が露出されるようにキャビティを形成して支持台を形成する段階と、(４)前記キャビティ内の前記下部電極の表面から垂直に延長されるナノ弾性体を形成する段階と、を含みうる。
【００３４】
前記(ｂ)段階は、(１)前記第２基板上に第１導電体膜、絶縁膜、及び第２導電体膜を順次に形成する段階と、(２)前記第１導電体膜、絶縁膜、及び第２導電体膜にパターン工程を行って、前記上部電極を形成する段階と、を含みうる。
【発明の効果】
【００３５】
本発明によるナノ弾性メモリ及びその製造方法によれば、コイル形状のナノチューブを利用して不揮発性メモリ素子を製造できる。
【００３６】
また、リボン形態の多数のカーボンナノチューブを利用した従来のメモリ素子に比べて、少数のコイル形態のナノチューブを使用することによって、駆動電流を少なくでき、セル単位で独立的にナノコイルが構成されて、セル間の相互干渉を受けない。
【００３７】
また、ナノコイルの自然的な機械的性質(垂直長さ変化)を利用するので、従来のリボンタイプ素子より信頼性が向上しうる。また、キャビティ内のナノコイルの直径を数十ナノサイズで形成できるので、従来の技術より集積度を向上させることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明の実施形態によるナノコイルを利用したナノ弾性不揮発性メモリ素子及びその製造方法を、添付された図面を参照して詳細に説明する。この過程で図面に図示された層や領域などの厚さは、明細書の明確性のために誇張して図示されている。
【００３９】
まず、本発明の実施形態によるナノコイルを利用したナノ弾性メモリ素子について説明する。
【００４０】
図１は、本発明の望ましい実施形態によるナノコイルを利用したナノ弾性メモリ素子のアレイを示す斜視図であって、支持台を除いた図面であり、図２は、図１のＩＩ−ＩＩ線の断面図であって、キャビティが形成された支持台を図示する。
【００４１】
図１及び図２を共に参照すれば、基板１００上に絶縁層１１０、例えば、シリコン酸化物（ＳｉＯ２）が形成されている。絶縁層１１０上には、ストライプ状の複数の下部電極１２０が一定間隔で互いに平行に形成されている。前記絶縁層１１０上には、支持台１３０が形成されている。前記支持台１３０には、前記下部電極１２０を露出させるキャビティ１３２が形成されている。前記支持台１３０は、前記下部電極１２０及び後述する上部電極１５０間の離隔距離を維持し、前記上部電極１５０を前記基板１００上で支持する。前記支持台１３０は、前記絶縁層１１０とエッチング率が異なる絶縁層、例えば窒化ケイ素(Ｓｉ３Ｎ４)から形成されうる。前記基板１００は、シリコン基板またはＳＯＩ基板である。
【００４２】
前記キャビティ１３２内には、前記下部電極１２０上の触媒金属１３４と前記触媒金属１３４からほぼ垂直に成長されたナノ弾性体であるナノコイル１４０と、が形成されている。前記触媒金属１３４は、ニッケル(Ｎｉ)、鉄(Ｆｅ)、コバルト(Ｃｏ)のうち少なくとも何れか一つを含む金属でありうる。前記下部金属１２０が前記触媒金属１３４と同じ成分の金属からなった場合、前記触媒金属１３４は省略されうる。
【００４３】
前記ナノコイル１４０は、導電性物質からなり、ナノスプリングと称することもある。前記ナノコイル１４０は、カーボンナノチューブ(ＣＮＴ)で製造できる。また、静電気力によって長さが変形しうる他の導電性物質でも可能である。前記ナノコイル１４０は、キャビティ１３２内で一つまたは二つ以上の複数個に形成されうる。前記ナノコイル１４０の直径は、ナノコイル１４０の成長条件によって、１ｎｍ〜１μｍに形成される。
【００４４】
前記支持台１３０上には、前記ナノコイル１４０と対向するように設置された上部電極１５０が形成されている。前記上部電極１５０は、前記下部電極１２０と前記キャビティ１３２上で交差して形成される。前記上部電極１５０及び下部電極１２０にスイッチング素子(図示せず)、例えばトランジスタまたはダイオードが連結され、これらスイッチング素子の選択によって、メモリ素子の一つのセルが選択される。
【００４５】
初期状態での前記ナノコイル１４０の上端と前記上部電極１５０とのギャップＧは、本発明の重要な特徴部であり、およそ１〜２００ｎｍである。前記ギャップＧは、ナノコイル１４０のスプリング定数及びナノコイル１４０と電極との結合エネルギーのような値の相互作用によって異なり、ギャップＧ及びナノコイル１４０の弾性力によって、前記ナノコイル１４０を駆動するしきい電圧が異なる。
【００４６】
前記上部電極１５０は、前記ナノコイル１４０に対向する下部金属層１５１と、前記下部金属層１５１上の絶縁層１５２と、前記絶縁層１５２上の上部金属層１５３とからなる。したがって、前記下部電極１２０及び下部金属層１５１は、少なくとも前記キャビティ１３２幅を有するアレイを形成する。
【００４７】
前記下部金属層１５１は、前記下部電極１２０と同じストライプ状であり、前記絶縁層１５２及び前記上部金属層１５３は、平板形状であることが望ましい。すなわち、下部金属層１５１と同じ形状にエッチングしなくてもよい。
【００４８】
前記上部金属層１５３は、前記下部金属層１５１に電圧を印加する時、前記下部金属層１５１と反対極性の電荷が誘導され、前記下部金属層１５１にさらに多くの電荷が集まるようにする役割を果たす。
【００４９】
詳細に説明すれば、消去動作時、前記ナノコイル１４０と前記下部金属層１５１に、書き込み動作時、前記下部金属層１５１にさらに多くの電荷が集まるようにする役割を果たす。前記ナノコイル１４０と前記下部金属層１５１とに電荷が多く集まるほど、低電圧でも強い静電気力であるクーロン力(Ｃｏｕｌｏｍｂ  Ｆｏｒｃｅ)によりスイッチングが可能である。
【００５０】
以上、ナノコイルを利用したナノ弾性不揮発性メモリ素子について説明したが、前記のような構造はスイッチング素子にも利用できる。
【００５１】
次に、前述したナノ弾性メモリ素子の作用について説明する。
【００５２】
図３及び図４は、本発明の望ましい実施形態によるナノコイルを利用したナノ弾性不揮発性メモリ素子の書き込み及び消去方法を説明する概念図であり、図５ないし図７は、本発明によるナノコイルのポテンシャルエネルギーをシミュレーションしたグラフである。
【００５３】
図３を参照すれば、書き込みのための動作として前記下部電極１２０に(＋)電源と前記上部電極１５０の下部金属層１５１に(−)電源とを連結して、互いに反対極性の電流を流すと、前記ナノコイル１４０に下部電極１２０の(＋)極性が誘導されて、前記ナノコイル１４０と前記下部金属層１５１との静電気力(引力)によって、互いに電気的に連結され‘ＯＮ'状態、すなわち、‘１’を表す。この時、前記上部電極層１５３には(＋)極性の電荷が誘導される。前記ナノコイル１４０と前記前記下部金属層１５１との連結は、電源を消してもファン・デル・ワールス力によって維持される。
【００５４】
図４を参照すれば、消去のための動作として書き込みと反対に前記下部電極１２０に(＋)電源と、前記上部電極１５０の前記下部金属層１５１に(＋)電源とを連結して互いに同一極性の電流を流すと、前記ナノコイル１４０と前記下部金属層１５１との静電気力(斥力)及びコイルの復原力、すなわち、弾性力によって、互いに離れて‘ＯＦＦ'状態、すなわち、'０’を表す。この時は、前述したように前記上部金属層１５３には、前記下部金属層１５１と反対極性の(−)電荷が誘導されて、前記下部金属層１５１にさらに多くの(＋)電荷が集まるようにする役割を果たす。したがって、前記下部金属層１５１とナノコイル１４０との離隔をさらに容易にする。
【００５５】
前記書き込み及び消去動作の説明で分かるように、本発明は、前記ナノコイル１４０と上部電極１５０との静電気力及びナノコイル１４０自体の弾性力が重要な要素である。したがって、メモリのサイズ、動作電圧によって静電気力に影響を及ぼす前記ナノコイル１４０と上部電極１５０とのギャップ、及びナノコイル１４０の直径及び長さなどを最適化しなければならない。
【００５６】
読み取りは、前記下部電極１２０と前記上部電極１５０の下部金属層１５１との抵抗を測定して‘１'と‘０’を読む。したがって、二電極１２０、１５０がクロス形態（直交する）になっていて、ランダムアクセスが可能であり、不揮発性メモリになり得る。
【００５７】
当該メモリ素子の動作をシミュレーションデータを利用して説明する。この時、シミュレーションで使用したナノコイル１４０は、直径５ｎｍ、長さ１２ｎｍ、及び弾性係数０．１２Ｎ／ｍであり、ナノコイル１４０と下部金属層１５１とのギャップは、２ｎｍである。
【００５８】
図５を参照すれば、最初の'ＯＦＦ'状態は、最初のギャップである２ｎｍで一つの安定したポテンシャルエネルギーを有する。図６を参照すれば、下部電極１２０と上部電極１５０の下部金属層１５１とに相異なる極性の電圧、例えば、それぞれ１．１Ｖの電圧を印加すれば、ナノコイル１４０は、２．０ｎｍのギャップからポテンシャルエネルギーが低い０．３ｎｍのギャップの位置に移動する。次に、上部電極１５０及び下部電極１２０に印加された電圧を除去すれば、ナノコイル１４０は、ギャップが０．３ｎｍである状態で安定化される。すなわち、この状態を“ＯＮ”と定めれば、ナノコイル１４０は、ファン・デル・ワールスエネルギーによって上部電極１５０と電気的に導通された位置に維持される。
【００５９】
次に、下部金属層１５１及び下部電極１２０に同じ極性の電圧、例えば１．５Ｖの電圧を印加すれば、下部金属層１５１とナノコイル１４０との間には斥力が作用する。この時のナノコイル１４０のポテンシャルエネルギーは、図７に示すように、ギャップが大きい側がより低く、それによって、ナノコイル１４０は、ギャップが増加する位置に変形される。すなわち、ギャップがおよそ２ｎｍ位置で安定化される(ＯＦＦ状態である)。
【００６０】
以下、前述したナノ弾性不揮発性メモリ素子の製造方法について説明する。
【００６１】
[第１実施例]
図８Ａないし図１０は、本発明の一実施形態によるナノ弾性不揮発性メモリ素子の製造方法を段階的に説明する断面図である。
【００６２】
前記メモリ素子の製造方法は、下部電極上にナノコイルを製造する下部構造物の形成段階、上部電極を製造する上部構造物の形成段階、及び前記下部と上部構造物とを互いに結合する段階を含みうる。
【００６３】
（１．下部構造物の製造）
図８Ａを参照すれば、第１基板２００、例えば、シリコン基板上に絶縁層、例えばシリコン酸化物層２１０を形成する。前記酸化物層２１０の厚さは、数ｎｍないし数μｍに形成されうる。前記酸化物層２１０上に金属層をＣＶＤ蒸着またはスパッタリングで形成した後、パターニングして平行したストライプ状の下部電極２２０を形成する。前記下部電極２２０は、ニッケル(Ｎｉ)、鉄(Ｆｅ)、コバルト(Ｃｏ)などで形成されうる。前記下部電極２２０は、ナノコイル２４０を成長させる触媒金属として使われうる。また、前記下部電極２２０上に触媒金属層(図示せず)をさらに形成してもよい。前記下部金属２２０の材料は、一般的にメモリ素子の電極物質として使われる物質を対象とし、特に制限されない。
【００６４】
図８Ｂを参照すれば、前記酸化物層２１０上に前記下部電極２２０を覆う絶縁層２３０を形成する。前記絶縁層２３０は、Ｓｉ３Ｎ４で形成されうる。
【００６５】
図８Ｃを参照すれば、前記絶縁層２３０をパターニングして、前記下部電極２２０を露出させるキャビティ２３２を形成して支持台２３３を形成する。その後、前記空間２３２内の下部電極２２０の表面からナノコイル２４０を垂直形成する。前記キャビティ２３２は、望ましくコンタクトホール形状または多角形の形状であり、ナノコイル２４０の直径は、望ましく１ｎｍ〜１μｍである。前記ナノコイル２４０の上端から前記絶縁層２３０の上面の間のギャップＧは、望ましくは、１〜２００ｎｍで形成する。このために、ＣＭＰ(Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)工程で絶縁層２３０の高さを調節することもある。ナノコイル２４０は、熱化学気相蒸着法(ｔｈｅｒｍａｌ  ＣＶＤ)またはプラズマ補強化学気相蒸着法(ＰＥＣＶＤ)により成長させることができる。およそ５００〜９００℃の温度を維持する反応炉内に前記過程の結果物を配置し、炭素を含有したガスを反応炉内に注入しながら、カーボンナノチューブのナノコイル２４０を成長させる。前記炭素を含有したガスとしては、メタン(ＣＨ４)、アセチレン(Ｃ２Ｈ２)、エチレン(Ｃ２Ｈ４)、エタン(Ｃ２Ｈ６)及び一酸化炭素(ＣＯ)などを使用できる。前記ナノコイル２４０の形成は、既存の先行技術を利用できる。その詳細な内容は、米国特許第６，５５８，６４５号明細書を参照する。
【００６６】
（２．上部構造物の製造）
図９Ａを参照すれば、第２基板２７０、例えばシリコン基板上に絶縁層、例えばシリコン酸化物層２８０を形成する。前記酸化物層２８０の厚さは、数ｎｍないし数μｍで形成されうる。前記酸化物層２８０上に導電性金属をＣＶＤ蒸着またはスパッタリングで形成して、平板型第１金属層２５３を形成する。次に、第１金属層２５３上に絶縁層２５２及び第２金属層２５１を順次に形成する。
【００６７】
図９Ｂを参照すれば、前記第２金属層２５１をパターニングして、平行したストライプ状の第２金属層パターン２５１ａを形成する。この時、前記第２金属層パターン２５１ａの幅は、望ましくは、前記キャビティ２３２の直径と同一にする。前記第１及び第２金属層２５１、２５３の材料は、一般的にメモリ素子の電極物質として使われる物質で製造され、特に制限されない。
【００６８】
（３．下部構造物及び上部構造物の結合）
図１０を参照すれば、前記第１基板２００上に第２基板２７０をパターンが対向するように整列して、陽極接合を行う。この時、第２金属層パターン２５１ａが前記下部電極２２０とナノコイル２４０上で直交するように結合する。すなわち、第２金属層パターン２５１ａがキャビティ２３２の上方を横切るように結合する。
【００６９】
図１１Ａないし図１１Ｆは、本発明の他の実施形態によるナノ弾性不揮発性メモリ素子の製造方法を段階的に説明する断面図である。
【００７０】
[第２実施形態]
図１１Ａを参照すれば、シリコン基板３００上に絶縁層、例えばシリコン酸化物層３１０を形成する。前記酸化物層３１０の厚さは、数ｎｍないし数μｍに形成されうる
【００７１】
前記酸化物層３１０上に金属層をＣＶＤ蒸着またはスパッタリングで形成した後、パターニングして平行したストライプ状の下部電極３２０を形成する。前記下部電極３２０は、ニッケル(Ｎｉ)、鉄(Ｆｅ)、コバルト(Ｃｏ)などで形成されうる。前記下部電極３２０は、ナノコイル３４０を成長させる触媒金属として使われうる。また、前記下部電極３２０上に触媒金属層(図示せず)をさらに形成してもよい。前記下部金属３２０の材料は、一般的にメモリ素子の電極物質として使われる物質で製造され、特に制限されない。
【００７２】
図１１Ｂを参照すれば、前記酸化物層３１０上に前記下部電極３２０を覆う絶縁層３３０を形成する。前記絶縁層３３０は、Ｓｉ３Ｎ４で形成されうる。
【００７３】
図１１Ｃを参照すれば、前記絶縁層３３０をパターニングして、前記下部電極３２０を露出させるキャビティ３３２を形成して支持台３３３を形成する。その後、前記空間３３２内の下部電極３２０の表面からナノコイル３４０を垂直形成する。前記キャビティ３３２は、望ましく前記下部電極３２０の長手方向に延長して形成される。前記ナノコイル３４０の直径は、望ましく１ｎｍ〜１μｍである。この時、前記ナノコイル３４０の上端から前記支持台３３３の上面の間のギャップＧは、望ましく１〜２００ｎｍである。前記ナノコイル３４０の製造方法は、第１実施形態を参照する。
【００７４】
図１１Ｄを参照すれば、前記キャビティ３３２の内部に犠牲層３３６を形成する。前記犠牲層３３６は、望ましくフォトレジストである。
【００７５】
図１１Ｅを参照すれば、前記支持台３３３及び犠牲層３３６上に第１金属層３５１を蒸着した後、前記第１金属層３５１をパターニングして、下部電極３２０と前記キャビティ３３２とを横断しつつ、前記ナノコイル３４０の上部を横断するように、第１金属パターン３５１'を形成する。前記第１金属層パターン３５１'の幅は、前記下部電極３２０の幅と同一に形成することが望ましい。次に、前記犠牲層３３６を除去する。したがって、前記第１金属層パターンは、前記ナノコイル３４０上を横切るブリッジ形態となる。
【００７６】
図１１Ｆを参照すれば、前記支持台３３３上に前記第１金属パターン３５１'を覆う絶縁層３５２及び第２金属層３５３を順次に形成して、上部電極３５０を完成する。この時、前記絶縁層３５２は、基板３００の全面に絶縁層３５２を形成した後、平坦化工程を行う。以後、第２金属層３５３を形成して、上部電極３５０を形成する。この時、前記絶縁層３５２は、第１金属層パターン３５１'の下部以外の空間３３２にも充填されて、隣接する前記ナノコイル３４０を互いに分離する役割も果たす。
【００７７】
したがって、本発明によれば、ナノ弾性メモリ素子は、二電極の間にナノ弾性体、すなわち、カーボンナノチューブコイルを形成して静電気力及びコイルの弾性力を利用することで、電極を互いに連結させたり断線させたりして情報を保存する。
【００７８】
本発明は、図面に示された実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能である点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によって決定されなければならない。
【産業上の利用可能性】
【００７９】
本発明は、メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００８０】
【図１】本発明の望ましい実施形態によるナノ弾性メモリ素子のアレイを示す斜視図である。
【図２】図１のＩＩ−ＩＩ線の断面図である。
【図３】本発明の望ましい実施形態によるナノ弾性メモリ素子に情報を記録（書き込み）する方法を説明する概念図である。
【図４】本発明の望ましい実施形態によるナノ弾性メモリ素子に情報を記録（消去）する方法を説明する概念図である。
【図５】本発明によるナノコイルのポテンシャルエネルギーをシミュレーションしたグラフである。
【図６】本発明によるナノコイルのポテンシャルエネルギーをシミュレーションしたグラフである。
【図７】本発明によるナノコイルのポテンシャルエネルギーをシミュレーションしたグラフである。
【図８Ａ】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図８Ｂ】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図８Ｃ】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図９Ａ】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図９Ｂ】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１０】本発明の一実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ａ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ｂ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ｃ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ｄ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ｅ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【図１１Ｆ】本発明の他の実施形態によるナノ弾性メモリ素子の製造方法を段階的に説明する断面図である。
【符号の説明】
【００８１】
１００  基板
１１０、１５２  絶縁層
１２０  下部電極
１３０  支持台
１３２  キャビティ
１３４  触媒金属
１４０  ナノコイル
１５０  上部電極
１５１  下部金属層
１５３  上部金属層
【図２】
2007067374.tif 000003
【図３】
2007067374.tif 000004
【図４】
2007067374.tif 000005
【図５】
2007067374.tif 000006
【図６】
2007067374.tif 000007
【図７】
2007067374.tif 000008
【図８Ａ】
2007067374.tif 000009
【図８Ｂ】
2007067374.tif 000010
【図８Ｃ】
2007067374.tif 000011
【図９Ａ】
2007067374.tif 000012
【図９Ｂ】
2007067374.tif 000013
【図１０】
2007067374.tif 000014
【図１１Ａ】
2007067374.tif 000015
【図１１Ｂ】
2007067374.tif 000016
【図１１Ｃ】
2007067374.tif 000017
【図１１Ｄ】
2007067374.tif 000018
【図１１Ｅ】
2007067374.tif 000019
【図１１Ｆ】
2007067374.tif 000020
【図１】
2007067374.tif 000021