(57)【要約】      （修正有）【課題】加工性の向上、組み立て時のショート不良の抑制を図り、素子分離幅の低減、放熱性も確保できるモノリシック２波長型の半導体レーザ装置の製造方法を提供する。【解決手段】半導体基板101上に第１の半導体レーザ素子を構成する化合物半導体層を積層し、その所定部分を除去して第１の積層体108を形成する工程と、第１の積層体108上および半導体基板101上に第２の半導体レーザ素子を構成する化合物半導体層を積層し、その所定部分を除去して、第２の積層体118を形成する工程と、第１および第２の積層体108,118の少なくとも一方の表面に窓構造を形成する工程と、第１および第２の積層体108,118の上層部にリッジ形状の導波路121を形成し、その側面を覆う電流ブロック層124を形成する工程と、第１および第２の積層体108,118の間を電気的に分離する素子分離溝122を、第１の積層体108とその傾斜側面上の第２の積層体118との重なり部に形成する工程とを行う。【選択図】  図１
2007067121.tif 000002
【特許請求の範囲】
【請求項１】
波長の異なる光を発する第１および第２の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置の製造方法であって、
半導体基板上に第１の半導体レーザ素子を構成する化合物半導体層を積層する工程と、
半導体基板上の所定領域の前記化合物半導体層を除去して第１の積層半導体を形成する工程と、
前記所定領域および第１の積層半導体の形成領域を含む半導体基板上に第２の半導体レーザ素子を構成する化合物半導体層を積層する工程と、
第１の積層半導体の上面上に形成された化合物半導体層を除去して、第１の積層半導体の傾斜した側面上から半導体基板上にわたる第２の積層半導体を形成する工程と、
第１および第２の積層半導体の少なくとも一方の表面に不純物拡散源を設け、その不純物を熱処理により拡散させて窓構造を形成する工程と、
第１および第２の積層半導体の上層部をパターニングして各々のクラッド層にリッジ形状の導波路を形成する工程と、
各導波路の側面を覆う電流ブロック層を形成する工程と、
第１および第２の積層半導体の間を電気的に分離する素子分離溝を、第１の積層半導体とその傾斜側面上の第２の積層半導体との重なり部に形成する工程と
を行う半導体レーザ装置の製造方法。
【請求項２】
第１および第２の半導体レーザ素子のクラッド層が同一材料よりなる請求項１記載の半導体レーザ装置の製造方法。
【請求項３】
素子分離溝内に絶縁膜を形成する請求項１記載の半導体レーザ装置の製造方法。
【請求項４】
半導体基板上の所定領域の化合物半導体層を除去する工程では、それにより形成される第１の積層半導体の側面が傾斜するように、半導体基板あるいはその上に形成されたバッファ層の表面まで除去する請求項１記載の半導体レーザ装置の製造方法。
【請求項５】
第１の積層半導体上の化合物半導体層を除去する工程では、それにより形成される第２の積層半導体の端部が前記第１の積層半導体の傾斜側面上であって第１の積層半導体の上面から活性層までの範囲内に位置するように除去する請求項１記載の半導体レーザ装置の製造方法。
【請求項６】
半導体基板上の所定領域の化合物半導体層を除去する工程、および、第１の積層半導体上の化合物半導体層を除去する工程では、それぞれ、ウエットエッチングを行うか、もしくはウエットエッチングとドライエッチングとを併用する請求項１記載の半導体レーザ装置の製造方法。
【請求項７】
素子分離溝は活性層よりも下層まで形成する請求項１記載の半導体レーザ装置の製造方法。
【請求項８】
素子分離溝の溝幅ｘが０.３μｍ≦ｘ＜１０μｍである請求項１記載の半導体レーザ装置の製造方法。
【請求項９】
素子分離溝の内面の基板面に対する角度が６０°以上９０°以下である請求項１記載の半導体レーザ装置の製造方法。
【請求項１０】
電流ブロック層を絶縁膜とし、この電流ブロック層を形成する工程を素子分離溝内に絶縁膜を形成する工程と同時に行う請求項３記載の半導体レーザ装置の製造方法。
【請求項１１】
電流ブロック層を絶縁膜とし、この電流ブロック層をなす絶縁膜と素子分離溝内に形成する絶縁膜とに同一材料を用いる請求項３記載の半導体レーザ装置の製造方法。
【請求項１２】
絶縁膜が、ＳｉＮ、ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＮｂＯ、水素化アモルファスＳｉ、ＺｎＯの単層膜、またはこれらのいずれかよりなる多層膜である請求項３、請求項１０、請求項１１のいずれかに記載の半導体レーザ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ装置の製造方法に関し、特にモノリシック２波長型の半導体レーザ装置の製造方法に関する。
【背景技術】
【０００２】
近年、ビデオプレーヤーをはじめとする様々な分野で、大記憶容量を特徴とする記録・再生用ＤＶＤドライブが急速に普及している。かかるＤＶＤ記録・再生装置には、従来より利用されてきたＣＤ、ＣＤ−Ｒ、ＣＤ−ＲＷの読み出しも行えることが強く要望されている。このため記録・再生に用いる光ピックアップの光源として、ＤＶＤ用の６５０ｎｍ帯の赤色半導体レーザとＣＤ用の７８０ｎｍ帯の赤外半導体レーザとが併用されている。
【０００３】
ＤＶＤ等のための光情報記録・再生装置は、搭載されるパソコンなどの情報処理機器の小型化に伴なってその小型化及び薄型化の進展が要求されており、それを実現するためには光ピックアップの小型化及び薄型化が必要不可欠である。光ピックアップの小型化及び薄型化には、光学部品を減らして装置を簡素化することが有効であり、たとえば、赤色半導体レーザと赤外半導体レーザとの集積化が図られている。
【０００４】
赤色半導体レーザと赤外半導体レーザとを同一の半導体基板上に集積化したモノリシック２波長半導体レーザ装置は特許文献１等に記載されている。２つの半導体レーザを一つの部品に集約できるだけでなく、コリメータレンズやビームスプリッタ等の光学部品を２つの半導体レーザで共通化でき、装置の小型化・薄型化に有効な構造である。
【０００５】
この種の半導体レーザ装置の製造方法を説明する。まず、図２（ａ）に示すように、有機金属気相エピタキシャル成長法（以下、ＭＯＶＰＥ法という）によって、ＧａＡｓからなるｎ型基板２０１上に、ｎ型バッファ層２０２、ｎ型クラッド層２０３、活性層（発振波長が６６０ｎｍの多重量子井戸構造）２０４、ｐ型第１クラッド層２０５ａ、エッチング停止層２０５ｂ、ｐ型第２クラッド層２０５ｃ、ｐ型中間層２０６、ｐ型コンタクト層２０７を順に積層する。
【０００６】
次に、図２（ｂ）に示すように、第１の半導体レーザ発光素子の形成領域２１０上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングすることにより、第１の半導体レーザ発光素子の形成領域２１０外のｐ型コンタクト層２０７からｎ型クラッド層２０３までを除去し、第１の半導体レーザ発光素子を構成する第１の積層体を残す。
【０００７】
次に、図２（ｃ）に示すように、ＭＯＶＰＥ法によって、ｎ型バッファ層２０２および第１の積層体を覆うように、ｎ型バッファ層２１２、ｎ型クラッド層２１３、活性層（発振波長が６５０ｎｍの多重量子井戸構造）２１４、ｐ型第１クラッド層２１５ａ、エッチング停止層２１５ｂ、ｐ型第２クラッド層２１５ｃ、ｐ型中間層２１６、ｐ型コンタクト層２１７を順に積層する。
【０００８】
次に、図２（ｄ）に示すように、第２の半導体レーザ発光素子の形成領域２２０上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてエッチングすることにより、第１の積層体上に形成された各層を除去し、第２の半導体レーザ発光素子を構成する第２の積層体を残す。
【０００９】
次に、図２（ｅ）に示すように、第１および第２の積層体のクラッド層２０５，２１５にストライプ構造、つまりリッジ状の導波路２２１を形成し、その後に、図２（ｆ）に示すように、第１および第２の積層部間を分離する分離溝２２２，２２３と、導波路２２１の側面を覆う電流ブロック層２２４とを形成し、さらに図示しないｐ型電極とｎ型基板２０１に接続するｎ型電極とを形成することにより、第１および第２の半導体レーザ発光素子を備えた半導体レーザ装置を完成させる。
【００１０】
上述したような素子分離プロセスには、プロセス途中の加工性、組み立て時のショート不良といった特有の問題があった。特許文献１、特許文献２にはその対策がなされている。加工性の向上については、特許文献１で、第１の積層体上に形成された各層を除去する際に、残留させる第２の積層体の表面をエッチバックによって平坦化し、素子分離用の分離溝を電極形成前にエッチングによって形成することが提案されている（図２（ｄ）〜（ｆ）参照）。特許文献２では、ｐ側電極から活性層までの距離と分離幅を最適化することでショート不良を抑制することが提案されている。
【特許文献１】特開２００１−２４４５６９公報
【特許文献２】特開２００４−１９３３０２公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
モノリシック２波長半導体レーザ素子には、更なる光出力の向上および低コスト化が求められており、チップサイズの更なる縮小によって１ウエハあたりのチップ取れ数を増やしながら、高温・高出力動作時における安定動作を確保することが重要になってきている。そのためには、素子間を電気的に分離する素子分離幅を低減することが、チップ全体の縮小を図りながらレーザ光を発するチップ面積を拡大できるため、有効な手段の一つである。
【００１２】
上述したようにしてウエットエッチングで形成される分離溝の幅は、上部開口幅が１０〜３０μｍ程度と広く、一般的なチップの横方向サイズ約３００μmの約１０％をも占める。その理由は、第２の半導体レーザ素子（積層体）を形成するためのエッチングと素子分離のためのエッチングという、少なくとも２回のエッチング工程を行うからである。第１の半導体レーザ素子と第２の半導体レーザ素子のクラッド層を同一材料で形成する場合には、分離溝を形成する際のサイドエッチングの抑制が困難であり、サイドエッチ量の増大を招くことになる。
【００１３】
特許文献１ないしは特許文献２に開示された方法では、加工性の向上および組み立て不良を抑えての歩留まり向上は実現できるものの、素子分離幅の低減は依然として課題となっている。特許文献１に開示された方法では、エッチバックによる平坦化を行うことで高精度な分離が可能とされているが、平坦化だけでは、電流ブロック層の成膜後に形成する分離溝の幅は大きくなってしまう。またエッチバックによる平坦化は、傾斜部と平坦部とでは結晶性が異なるため困難である。さらに第１の半導体レーザ素子と第２の半導体レーザ素子のクラッド層を同一材料で形成する場合は、上述したようにサイドエッチ量の増大を招くので、結果として分離溝の幅は１０μｍ以上になってしまう。特許文献２に開示された方法では、分離溝の斜面角度は５５°以下とされており、素子表面の分離溝開口幅は素子膜厚に依存するものであるが、生産性を加味すると幅１０μｍ以下にすることは困難である。
【００１４】
一方で、チップサイズの縮小に伴って、高温・高出力動作下での放熱性の確保が課題となっている。
本発明は、加工性の向上、組み立て時のショート不良の抑制を図りながら、素子分離幅を低減し、放熱性も確保できる半導体レーザ装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明は、波長の異なる光を発する第１および第２の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置を製造する際に、半導体基板上に第１の半導体レーザ素子を構成する化合物半導体層を積層する工程と、半導体基板上の所定領域の前記化合物半導体層を除去して第１の積層半導体を形成する工程と、前記所定領域および第１の積層半導体の形成領域を含む半導体基板上に第２の半導体レーザ素子を構成する化合物半導体層を積層する工程と、第１の積層半導体の上面上に形成された化合物半導体層を除去して、第１の積層半導体の傾斜した側面上から半導体基板上にわたる第２の積層半導体を形成する工程と、第１および第２の積層半導体の少なくとも一方の表面に不純物拡散源を設け、その不純物を熱処理により拡散させて窓構造を形成する工程と、第１および第２の積層半導体の上層部をパターニングして各々のクラッド層にリッジ形状の導波路を形成する工程と、各導波路の側面を覆う電流ブロック層を形成する工程と、第１および第２の積層半導体の間を電気的に分離する素子分離溝を、第１の積層半導体とその傾斜側面上の第２の積層半導体との重なり部に形成する工程とを行うことを特徴とする。その後に各導波路の上および半導体基板の裏面にそれぞれ電極を形成して第１および第２の半導体レーザ素子となす。
【００１６】
この方法は、第１および第２の半導体レーザ素子のクラッド層が同一材料よりなるときに特に都合よい。また素子分離溝内に絶縁膜を形成するのが好ましい。
半導体基板上の所定領域の化合物半導体層を除去する工程では、それにより形成される第１の積層半導体の側面が傾斜するように、半導体基板あるいはその上に形成されたバッファ層の表面まで除去するのが好ましい。
【００１７】
第１の積層半導体上の化合物半導体層を除去する工程では、それにより形成される第２の積層半導体の端部が前記第１の積層半導体の傾斜側面上であって第１の積層半導体の上面から活性層までの範囲内に位置するように除去するのが好ましい。
【００１８】
半導体基板上の所定領域の化合物半導体層を除去する工程、および、第１の積層半導体上の化合物半導体層を除去する工程では、それぞれ、ウエットエッチングを行うか、もしくはウエットエッチングとドライエッチングとを併用することができる。
【００１９】
素子分離溝は活性層よりも下層まで形成する。好ましくは、素子分離溝の溝幅ｘを０.３μｍ≦ｘ＜１０μｍとする。また好ましくは、素子分離溝の内面の基板面に対する角度を６０°以上９０°以下とする。
【００２０】
電流ブロック層を絶縁膜とし、この電流ブロック層を形成する工程を素子分離溝内に絶縁膜を形成する工程と同時に行うのが好都合である。また電流ブロック層を絶縁膜とし、この電流ブロック層をなす絶縁膜と素子分離溝内に形成する絶縁膜とに同一材料を用いるのが好都合である。
【００２１】
絶縁膜は、ＳｉＮ、ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＮｂＯ、水素化アモルファスＳｉ、ＺｎＯの単層膜、またはこれらのいずれかよりなる多層膜であってよい。
【発明の効果】
【００２２】
本発明の半導体レーザ装置の製造方法によれば、第２のレーザ素子を構成すべく積層した化合物半導体層の内、第１のレーザ素子を構成する第１の積層半導体上に形成された部分のみを、高い選択性で除去することができ、後のプロセスの加工性を向上できるとともに、素子分離時にサイドエッチングを生じることなく分離溝幅を制御することが可能となり、分離溝幅を従来よりも低減できる。これは第１のレーザ素子と第２のレーザ素子とに同じクラッド層材料を用いる場合に特に好都合である。このことにより、素子の有効面積を増やし、放熱性も確保できるので、高出力時でも高信頼性を確保できる。
【００２３】
また素子分離溝内に絶縁膜を形成することにより、素子間の半田ショート不良を抑制することができる。電流ブロック層も絶縁膜とすれば、素子分離溝内に形成する絶縁膜と同一の絶縁材料を用いて、また素子分離溝内に絶縁膜を形成するのと同時に、形成することができ、工程数を増やす必要がない。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の一実施形態における半導体レーザ装置の製造方法の各工程を示す断面図である。この半導体レーザ装置は、波長の異なる光を発する第１および第２の半導体レーザ素子を同一の基板上に同一材料のクラッド層を設けて形成したモノリシック２波長半導体レーザ装置である。ここでは、第１の半導体レーザ素子は赤外レーザ素子、第２の半導体レーザ素子は赤色レーザ素子であり、それぞれ、第１導電型クラッド層、活性層、第２導電型クラッド層、第２導電型コンタクト層を有している。第１導電型はｎ型、第２導電型はｐ型である。
【００２５】
まず、図１（ａ）に示すように、第１導電型の基板１０１上に、第１導電型バッファ層１０２、第１導電型クラッド層１０３、発振波長が７７０ｎｍの多重量子井戸構造の活性層１０４、第２導電型クラッド層１０５（第１クラッド層１０５ａ、エッチング停止層１０５ｂ、第２クラッド層１０５ｃ）、中間層１０６、第２導電型コンタクト層１０７をＭＯＣＶＤ法を用いて順次に形成する。
【００２６】
基板１０１は例えばｎ型ＧａＡｓ基板、第１導電型バッファ層１０２は例えばｎ型ＧａＡｓ層、第１導電型クラッド層１０３は例えばｎ型ＡｌＧａＩｎＰ層、活性層１０４は例えばＧａＡｓ／ＡｌＧａＡｓ系の層である。第２導電型クラッド層１０５の第１クラッド層１０５ａは例えばｐ型ＡｌＧａＩｎＰ層、エッチング停止層１０５ｂは例えばｐ型ＧａＩｎＰ層、第２クラッド層１０５ｃは例えばｐ型ＡｌＧａＩｎＰ層である。中間層１０６は例えばｐ型ＧａＩｎＰ層、第２導電型コンタクト層１０７は例えばｐ型ＧａＡｓ層である。各クラッド層１０３，１０５ａ，１０５ｃを構成するＡｌＧａＩｎＰの組成は、詳しくは（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰで表わされ、例えばｘ＝０．７、ｙ＝０．５である。
【００２７】
次に、図１（ｂ）に示すように、赤外レーザ素子領域１１０外の第２導電型コンタクト層１０７から第１導電型クラッド層１０３までを除去し、赤外レーザ素子を構成する第１の積層体１０８を残す。
【００２８】
その際には、先に形成された積層体上の所定領域（赤外レーザ素子領域１１０に対応する）上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングする。なおその際には、Ｐを含む半導体層（ＡｌＧａＩｎＰからなるクラッド層１０３，１０５ａ，１０５ｃ，ＧａＩｎＰからなるエッチング停止層１０５ｂ、中間層１０６）のエッチングに塩酸系のエッチャントを用い、Ａｓを含む半導体層（ＧａＡｓ／ＡｌＧａＡｓ系の活性層１０４、ＧａＡｓからなるコンタクト層１０７）のエッチングに硫酸系のエッチャントを用いることで、エッチングの選択性を向上させ、ＧａＡｓからなるバッファ層１０２を残すようにエッチングを行う。また第１の積層体１０８の側面が傾斜面となるようにエッチング時間を制御する。
【００２９】
次に、図１（ｃ）に示すように、第１の積層体１０８および第１導電型バッファ層１０２の露出面を含む基板１０１の全面に、第１導電型バッファ層１１２、第１導電型クラッド層１１３、発振波長が６６０ｎｍの多重量子井戸構造の活性層１１４、第２導電型クラッド層１１５（第１クラッド層１１５ａ、エッチング停止層１１５ｂ、第２クラッド層１１５ｃ）、中間層１１６、第２導電型コンタクト層１１７をＭＯＣＶＤ法を用いて順次に形成する。
【００３０】
第１導電型バッファ層１１２は例えばｎ型ＧａＡｓ層、第１導電型クラッド層１１３は例えばｎ型ＡｌＧａＩｎＰ層、活性層１１４は例えばＧａＩｎＰ／ＡｌＧａＩｎＰ系の層である。第２導電型クラッド層１１５の第１クラッド層１１５ａは例えばｐ型ＡｌＧａＩｎＰ層、エッチング停止層１１５ｂは例えばｐ型ＧａＩｎＰ層、第２クラッド層１１５ｃは例えばｐ型ＡｌＧａＩｎＰ層である。中間層１１６は例えばｐ型ＧａＩｎＰ層、第２導電型コンタクト層１１７は例えばｐ型ＧａＡｓ層である。各クラッド層１１３，１１５ａ，１１５ｃを構成するＡｌＧａＩｎＰの組成は、詳しくは（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰで表わされ、例えばｘ＝０．７、ｙ＝０．５である。
【００３１】
次に、図１（ｄ）に示すように、赤色レーザ素子領域１２０外の第２導電型コンタクト層１１７〜第１導電型クラッド層１１３を除去し、赤色レーザ素子を構成する第２の積層体１１８を残す。
【００３２】
その際には、先に形成された積層体上の所定領域（赤色レーザ素子領域１２０に対応する）上を図示しないレジスト膜で覆い、そのレジスト膜をマスクとしてウエットエッチングする。なおその際には、赤色レーザ素子を構成する各半導体層はＰを含んでいるため、塩酸系のエッチャントを用いる。第１の積層体１０８の傾斜側面上に形成された各層については、第２導電型コンタクト層１１７よりも下の層、つまり中間層１１６からｎ型バッファ層１１２を残すようにエッチングを行う。第１の積層体１０８の傾斜側面上に成長した傾斜部は平坦部に比べてエッチレートが遅いので、赤色レーザ素子領域１２０を覆うマスク寸法を制御することで、第２の積層体１１８に意図的に斜面部を残すことが可能である。
【００３３】
次に端面窓構造を形成する。図示を省略するが、基板１０１の全面にスパッタ法を用いてＺｎＯを堆積し、レーザへき開部より２０μｍ程度の領域のみＺｎＯが残るようにパターニングし、このＺｎＯを含む基板１０１の全面にキャップ膜としてＳｉＯ２膜を堆積し、その後に熱処理を行って、ＺｎＯからその直下の半導体層へＺｎを熱拡散させて、活性層１０４，１１４の無秩序化を行い、窓構造を形成する。
【００３４】
次に、図１（e）に示すように、第１および第２の積層体１０８，１１８のクラッド層１０５，１１５にリッジ状の導波路１２１を形成する。
その際には、赤外レーザ素子領域１１０，赤色レーザ素子領域１２０の上に図示しないＳｉＯ２膜を形成し、それをフォトリソグラフィー技術およびドライエッチング技術を用いてストライプ形状のマスクパターンに加工し、そのストライプ状のパターンをマスクとして、第１および第２の積層体１０８，１１８のクラッド層１０５，１１５のエッチング停止層１０５ｂ，１１５ｂまでエッチングする。このエッチングは、誘導結合型プラズマもしくは反応性イオンプラズマを用いたドライエッチングとウエットエッチングとを併用して行う。
【００３５】
その後に、マスクパターンをフッ酸系のエッチャントで除去し、さらにフォトリソグラフィー技術およびウエットエッチング技術を用いて、第２導電型コンタクト層１０７，１１７を赤外レーザ素子領域１１０，赤色レーザ素子領域１２０における窓構造の領域から利得部へ内側に入った領域まで除去する。第２導電型コンタクト層１０７，１１７をエッチングするエッチャントとしては、硫酸系のエッチング液を用いる。その後にマスクとして用いたレジストおよび利得部上にあるＳｉＯ２膜を除去する。
【００３６】
次に、図１(f)に示すように、基板１０１上の素子分離部１３１とへき開部１３２に、基板１０１まで垂直に延びた素子分離溝１２２、へき開分離溝１２３を形成する。
その際には、基板１０１の全面に図示しない誘電体膜を形成し、その誘電体膜の素子分離部１３１とへき開部１３２にあたる部分に、フォトリソグラフィー技術、ＲＩＥを用いて所定寸法の開口（たとえば３μｍ）を形成し、その開口を通じてエッチングを行う。このエッチングは、たとえば誘導結合型の高密度プラズマ装置、塩素系のガスを用いるドライエッチングとする。
【００３７】
次に、図１(g)に示すように、各導波路１２１の側面を覆うように電流ブロック層１２４を形成するとともに、素子分離溝１２２、へき開分離溝１２３内に絶縁膜１２５を形成する。
【００３８】
その際には、基板１０１の全面に図示しない絶縁物材料を堆積させ、フォトリソグラフィー及びエッチング技術を用いて、各導波路１２１を構成する第２導電型クラッド層１０５，１１５、素子分離溝１２２、へき開分離溝１２３上の絶縁物材料を残すようにパターニングすることにより、電流ブロック層１２４を形成すると同時に、素子分離溝１２２、へき開分離溝１２３を絶縁膜１２５で埋める。絶縁物材料としては例えばＳｉＮを膜厚１００ｎｍにて堆積させる。
【００３９】
図示を省略するが、最後に、基板１０１の表面（第２導電型コンタクト層１０７，１１７の上）にｐ型電極を例えばＴｉ／Ｐｔ／Ａｕの積層体で形成し、基板１０１の裏面にｎ型電極を例えばＡｕＧｅ／Ｎｉ／Ａｕの積層体で形成する。これにより、第１および第２の半導体レーザ発光素子を備えた半導体レーザ装置が完成する。
【００４０】
以上の本発明方法によれば、素子分離工程を独立して行って、第１および第２の積層体１０８，１１８を構成している各層の膜厚や材料に基づくサイドエッチング量に依存しない、寸法の狭い任意の素子分離形状を作製することが可能になった。
【００４１】
つまり、第１の積層体１０８上に形成された各層を除去する時に、上述した従来法では第１の積層体１０８の傾斜面上の各層もエッチングされて分離溝が形成されてしまうが、平坦部の面方位である(１００)よりも格子間隔の小さい最密面である(１１１)上へ赤色レーザ素子の斜面部を形成することで、その斜面部に成長した結晶の結晶性は平坦部に成長した膜と膜質が異なることを利用するようにしたもので、これにより、マスク寸法を調整することによって斜面部のエッチングの選択性を確保することが可能になった。
【００４２】
このため、フォトリソグラフィーのマスク寸法を制御するだけで、第１の積層体１０８の第２導電型コンタクト層１０７が露出して平坦になった時点でエッチングを停止させる制御が可能になった。その結果、素子分離形状を、単独工程で、任意の形状に加工する事が可能になり、素子分離幅の低減、素子面積の拡大が可能となった。
【００４３】
なお、第２の積層体１１９を形成する際に、第１の積層体１０９の傾斜側面上に斜面部を残すようにウエットエッチングすると説明したが、ドライエッチとウエットエッチとを併用してもよい。この第２の積層体１１９の斜面部は、第１の積層体１０９の最上層である第２導電型コンタクト層１０７と同等の高さから活性層１０４と同等の高さまでの範囲内でエッチングすることが、素子分離溝１２２の幅の低減ならびに、後の工程の金メッキ幅を拡大するために必要である。
【００４４】
一方でこの第２の積層体１１９は、第１の積層体１０９の傾斜側面上に、第２導電型コンタクト層１１７よりも下の各層、つまり中間層１１６〜バッファ層１１２が載るように形成しておくことが重要である。第１の積層体１０９の傾斜側面上に第２導電型コンタクト層１１７が存在すると、傾斜側面上の各層を除去する際に凸状のエッチング残りが生じ、素子分離や組み立てが困難になるからである。
【００４５】
第１の積層体１０９とその傾斜側面上の第２の積層体１１９との重なり部に形成する素子分離溝１２２は、寸法（幅）、形状、深さ、が重要である。
溝寸法は、チップの有効面積を増やすためには可能な限り小さいことが望ましいが、内部に絶縁膜１２５を形成する際に絶縁材料を約１００ｎｍ程度堆積させるため、カバレッジを加味して、上端部、下端部ともに０.３μｍ以上に広い幅が必要である。従来構造よりもチップの有効面積を増やすためには、上端部は１０μｍ未満とする必要がある。ここでは上端部が３μm、下端部が２．５μmとなるようにエッチングした。
【００４６】
溝形状は、従来構造よりも分離幅の低減するためには傾斜角を６０°〜９０°とすることが必要である。ここでは、傾斜角が８５°になるようにドライエッチングを行った。
溝深さは、活性層１０４を貫通するように掘り下げないと素子間の絶縁性を確保できないため、少なくとも第１導電型クラッド層１０３まで、より深くエッチングすることが必要である。ここでは、基板１０１までエッチングを行った。
【００４７】
素子分離溝１２２内に絶縁膜１２５を形成することで、絶縁性を確保することができ、組み立て時の半田しみ出しなどによる素子間の導通、半田ショートを抑えることができる。ここでは、電流ブロック層１２４とする絶縁材料を素子分離溝１２２へも堆積させているので、工程数が増えることもない。絶縁材料としては、上記したＳｉＮのほか、屈折率導波路型のレーザとなるよう、高屈折を有するＳｉＯ２や水素化アモルファスＳｉや、ＴｉＯ２、Ｔａ２Ｏ５、ＮｂＯ、ＺｎＯ等を用いてもよい。
【００４８】
へき開部１３２には、上述したようにへき開分離溝１２３を素子分離溝１２２と同様の形状で形成してもよいし、異なる形状で形成してもよいし、あるいはエッチングしなくともよい。
【産業上の利用可能性】
【００４９】
本発明方法は、赤外レーザ、赤色レーザのような、２個の半導体レーザ素子を同一の基板上に備えたモノリシック構造の半導体レーザ装置を製造する際に、簡単な構成、つまり複雑でない工程にて、両半導体レーザ素子に同じクラッド層材料を用いる場合も素子分離幅を十分に小さくできるもので、有効素子サイズの拡大および放熱性の向上を実現して、高出力かつ高信頼性の素子を得ることができ、記録用光ディスク装置等の製造に特に有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態における半導体レーザ装置の製造方法を説明する工程断面図
【図２】従来の半導体レーザ装置の製造方法を説明する工程断面図
【符号の説明】
【００５１】
１０１  基板
１０２  第１導電型バッファ層
１０３  第１導電型クラッド層
１０４  活性層
１０５  第２導電型クラッド層
１０６  中間層
１０７  第２導電型コンタクト層
１０８  第１の積層体
１１０  赤外レーザ素子領域
１１２  ｎ型バッファ層
１１３  第１導電型クラッド層
１１４  活性層
１１５  第２導電型クラッド層
１１６  中間層
１１７  第２導電型コンタクト層
１１８  第２の積層体
１２０  赤色レーザ素子領域
１２１  導波路
１２２  素子分離溝
１２３  へき開分離溝
１２４  電流ブロック層
１２５  絶縁膜
【図１】
2007067121.tif 000003
【図２】
2007067121.tif 000004