(57)【要約】【課題】ＰＷＭ・リニア併用方式を採用しつつシーク動作の短縮化を図った磁気ディスク制御装置を提供する。【解決手段】ＶＣＭドライバは、モード制御信号に対応して上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときにリニア動作を行い、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときにＰＷＭ動作を行う出力段を有する。電圧生成部は、同じ駆動電圧に対応した上記ＰＷＭ動作とリニア動作との間のオフセットに相当するオフセット補償電圧を形成する。上記ＶＣＭドライバは、上記リニア動作のときには駆動電圧を上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動する。上記ＶＣＭドライバは、上記ＰＷＭ動作のときには駆動電圧に上記オフセット補償電圧を加えて上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動する。【選択図】図１
2007295643.tif 000002
【特許請求の範囲】
【請求項１】
磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された駆動電流制御信号によりボイスコイルモータの駆動電流を形成するＶＣＭドライバを備え、
上記ＶＣＭドライバは、
モード制御信号に対応して上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときにリニア動作を行い、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときにＰＷＭ動作を行う出力段と、
同じ駆動電流制御信号に対応した上記ＰＷＭ動作とリニア動作との間のオフセットに相当するオフセット補償電圧を形成する電圧生成部とを有し、
上記ニア動作のときには上記駆動電流制御信号に対応した駆動電圧を上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動し、上記ＰＷＭ動作のときには上記駆動電流制御信号に対応した駆動電圧に上記オフセット補償電圧を加えて上記出力アンプの入力端子に伝えて上記ボイスコイルモータを駆動する磁気ディスク制御装置
【請求項２】
請求項１において、
上記ＶＣＭドライバは、
上記ボイスコイルモータの両端に流れる電流に対応した電圧信号をセンスするセンスアンプと、
上記センスアンプの出力信号を帰還信号として上記駆動電流制御信号と誤差比較を行う制御アンプと、
上記制御アンプ出力を積分して上記駆動電圧の指示値を形成すると共に帰還ループ      全体を安定に保つ位相補償手段と、
上記駆動電圧指示値に比例した駆動電圧を発生し、選択可能な同一の伝達利得を有する２つの駆動手段、即ちリニア駆動手段又はＰＷＭ駆動手段によって、ボイスコイルモータを駆動する出力アンプと、
上記出力アンプの駆動方式をスイッチする選択回路と、
上記選択回路がリニア駆動手段を選択した場合は、上記駆動電圧指示値と同一値を直接出力アンプに伝達し、上記選択回路がＰＷＭ駆動手段を選択した場合は、上記駆動電圧指示値に、ＰＷＭ駆動手段のデッドタイムによって発生する非線形歪みをキャンセルさせる為のオフセット電圧を加算するオフセット電圧加算手段とを有する磁気ディスク制御装置。
【請求項３】
請求項２において、
上記オフセット電圧加算手段は、
非反転入力端子に上記駆動電圧指示値が供給された差動アンプと、
上記差動アンプの反転入力端子と出力端子との間に設けられた負荷抵抗と、
上記負荷抵抗に電流を流す電流源と、
上記電流源の電流を上記負荷抵抗に供給する第１スイッチと、
上記抵抗の両端を短絡する第２スイッチとを有し、
上記ＰＷＭ駆動手段選択時には上記第１スイッチをオン状態に、上記第２スイッチをオフ状態にし、
上記リニア駆動手段選択時に上記第１スイッチをオフ状態に、上記第２スイッチをオン状態にする磁気ディスク制御装置。
【請求項４】
請求項３において、
上記駆動電流制御信号は、ＤＡＣにより形成されるものであり、
上記電流源は、上記抵抗に対して第１方向に電流を流す第１電流源と、上記抵抗に対して第１方向とは逆方向に電流を流す第２電流源を有し、
上記第１スイッチは、上記第１電流源に対応した第１１スイッチと、上記第２電流源に対応した第１２スイッチを有し、
上記第１１スイッチと第１２スイッチは、ＤＡＣに入力される極性ビットである上記駆動電流制御信号の極性信号により制御されて上記駆動電流指示値と同極性のオフセット補償電圧を形成する磁気ディスク制御装置。
【請求項５】
請求項２において、
上記オフセット電圧加算手段では、
予め用意された複数個のオフセット電圧を選択可能とし、上記出力アンプのＰＷＭ周波数に比例した適正値を選択する磁気ディスク制御装置。
【請求項６】
磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された駆動電流制御信号によりボイスコイルモータの駆動電流を形成するＶＣＭドライバを備え、
上記ＶＣＭドライバは、
モード制御信号に対応して上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときにリニア動作を行い、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときにＰＷＭ動作を行う出力アンプを有し、
上記ＰＷＭ動作からリニア動作に移行する際にリニア動作の初期値を設定することを可能にした上記ボイスコイルモータを駆動する磁気ディスク制御装置
【請求項７】
請求項６において、
上記出力アンプは、上記ボイスコイルモータの第１端子と第２端子に第１出力端子及び第２出力端子がそれぞれ接続され、第１入力端子と第２入力端子に互いに逆相の駆動信号が入力された第１回路及び第２回路を有し、
上記第１回路は、
上記第１入力端子の入力電圧を受ける第１アンプと、
上記ボイスコイルモータの第１端子に駆動信号を出力する第２アンプと、
上記第１入力端子の入力電圧に対応して第１ＰＷＭ信号を形成する第１ＰＷＭ変調回路と、
第１信号切り替え部とを有し、
上記第２回路は、
上記第２入力端子の入力電圧を受ける第３アンプと、
上記ボイスコイルモータの第２端子に駆動信号を出力する第４アンプと、
上記第２入力端子の入力電圧に対応して第２ＰＷＭ信号を形成する第２ＰＷＭ変調回路と、
第２信号切り替え部とを有し、
上記第１信号切り替え部は、上記ＰＷＭ動作のときには上記第１ＰＷＭ変調回路で形成された第１ＰＷＭ信号を上記第２アンプの入力端子に伝え、上記リニアモードのときには上記第１アンプの出力信号を上記第２アンプの入力端子に伝え
上記第２信号切り替え部は、上記ＰＷＭ動作のときには上記第２ＰＷＭ変調回路で形成された第２ＰＷＭ信号を上記第３アンプの入力端子に伝え、上記リニアモードのときには上記第３アンプの出力信号を上記第４アンプの入力端子に伝え、
上記出力アンプがＰＷＭ動作からリニア動作に移行する際に、上記第１アンプの出力端子に、上記第２アンプの制御入力範囲の下限電圧より僅かに低い電圧を供給する第１初期値設定回路と、上記第３アンプの出力端子に、上記第４アンプの制御入力範囲の下限電圧より僅かに低い電圧を供給する第２初期値設定回路とを更にを有する磁気ディスク制御装置。
【請求項８】
請求項７において、
上記信号切り替え部は、
上記出力アンプが、ＰＷＭ動作からリニア動作に移行する際に、第１アンプの出力端子に回路の接地電位を供給する第３初期値設定回路と第３アンプの出力端子に回路の接地電位を供給する第４初期値設定回路を更に有する磁気ディスク制御装置。
【請求項９】
請求項７において、
上記出力アンプが、ＰＷＭ動作からリニア動作に移行するタイミングが、上記第１端子と上記第２端子が接地レベルにあるときに同期して行なわれるように制御される磁気ディスク制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ディスク制御装置に関し、例えば、ハードディスクメモリ装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
ハードディスク駆動装置では高速アクセスの観点からトラック間を跨いで移動するシーク時間を短縮する方向にある。この結果、ＶＣＭ（Voice Coil Motor）の駆動電流は増加してシーク動作時の発熱が問題になっている。この発熱問題を解決する為、位置決め制御の精度が要求されない代わりに電力消費が大きくなるシーク期間のみＰＷＭ（パルス幅変調）駆動によって消費電力を下げ、高精度制御が要求され、上記ＰＷＭ駆動によるノイズの影響が無視できないリード・ライト時はリニア駆動に切り替えるようにしたＰＷＭ・リニア併用方式が、例えば特開２００２−１８４１３７公報、特開２００２−３５８７４２公報により提案されている。
【特許文献１】特開２００２−１８４１３７公報
【特許文献２】特開２００２−３５８７４２公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１２には、この発明に先立って検討された前記ＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図が示されている。マイクロコンピュータを含むようなコントローラは、位置指令情報と磁気ヘッド及び信号処理ＩＣにより取り出された位置情報とから駆動電流指令CODEを形成する。この駆動電流指令CODEは、デジタル／アナログ変換回路ＤＡＣによりアナログ信号DACOUTに変換される。制御アンプＡＭＰ２は、上記アナログ信号DACOUTを基に抵抗Ｒx ，Ｃx 及びＣx2の時定数回路で設定されたスルーレートを持つ駆動電圧Ｖcnt を形成する。基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、回路の動作基準電圧である。上記駆動電圧Ｖcnt は、利得１のバッファＢ１を通して第１出力段ＤＲＶ１の入力端子に伝えられる。上記バッファＢ１の出力信号は、位相反転させるバッファＢ２を通して第２出力段ＤＲＶ２の入力端子に伝えられる。
【０００４】
三角波発生回路ＴＲＡＧと、ＰＷＭ変調回路ＰＷＭＧ１とＰＷＭＧ２とは、ＰＷＭ動作のときの駆動電圧ＰＷＭＰ，ＰＷＭＮを形成する。上記出力段ＤＲＶ１，ＤＲＶ２は、縦列形態の２つのアンプからなり、リニア動作のときには入力側アンプの出力信号が出力側アンプに伝えられる。ＰＷＭ動作のときには、ＰＷＭ動作信号ＰＷＭ−ＥＮによりスイッチが切り替えられて上記ＰＷＭ駆動電圧ＰＷＭＰ，ＰＷＭＮが出力側アンプに伝えられる。上記出力段ＤＲＶ１とＤＲＶ２は、出力端子ＶＣＭＰとＶＣＭＮに接続されたボイスコイルモータＶＣＭを駆動する。このボイスコイルモータの駆動電流Ｉvcm は、抵抗Ｒs により電圧信号に変換される。この電圧信号は、センスアンプＡＭＰ１により増幅されて、上記制御アンプＡＭ２の帰還信号とされる。これにより、駆動電圧Ｖcnt は上記アナログ信号DACOUTに比例した駆動電流をボイスコイルモータＶＣＭに流すようにする。
【０００５】
図１３には、図１２の磁気ディスク制御装置のリニア動作時の等価回路図が示されている。出力段ＤＲＶ１とＤＲＶ２は、差動動作（相補動作）し、制御アンプＡＭＰ２の駆動電圧Ｖcnt からボイスコイルモータＶＣＭの両端電圧ＶＣＭＰ−ＶＣＭＮまでの伝達利得が２×ＧLIN となる。ここで、ＧLIN は出力段（入力側アンプ＋出力側アンプ）ＤＲＶ１，ＤＲＶ２におけるリニア動作時の電圧利得である。
【０００６】
図１４には、図１２の磁気ディスク制御装置のＰＷＭ動作時の等価回路図が示されている。ＰＷＭ動作では、駆動電圧Ｖcnt に対し線形なＰＷＭ変調回路ＰＷＭＧ１，ＰＷＭＧ２でパルス信号に変換し出力側アンプに入力する。ＰＷＭ変調回路ＰＷＭＧ１，ＰＷＭＧ２のゲインをＧPWM （１／Ｖａ）、出力側アンプのゲインをＧO とすると、ボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮには、Ｖcnt ×ＧPWM ×ＧO で決まる電圧が印加される。例えば、三角波発生回路ＴＲＡＧの振幅をＶa 、ＰＷＭ変調回路ＰＷＭＧ１，ＰＷＭＧ２のゲインをＧPWM （１／Ｖａ）、出力側アンプのゲイン（ＧO)をＶpsとすると、Ｖcnt からＶＣＭＰ−ＶＣＭＮまでの伝達利得は、２×１／Ｖａ×Ｖpsとなる。この時、出力側アンプのゲインＧO は、線形とみなしており、ＧPWM ×ＧO ＝ＧLIN となるように設定している。出力側アンプは、ＰＷＭ動作・リニア動作の両モードに対応しており、内部切替スイッチでモード切り替えし、リニアモードではＡＢ級パワーアンプ、ＰＷＭモードではＤ級パワーアンプとして動作する。
【０００７】
リニアモード時の出力側アンプはＡＢ級アンプの構成をとっており、不感帯は生じずに線形な電圧アンプとして動作する。一方、ＰＷＭ駆動時の出力側アンプは、貫通電流を防止する為のデッド（Dead）時間がある為、必然的に不感帯が生じる。この為、上記のようにＧPWM ×ＧO ＝ＧLIN と設定していても、電流誤差回路（ＡＭＰ２）からの電流指示値Ｖcnt に対し、ＰＷＭモードとリニアモード間で出力オフセットが生じ、これがＰＷＭ／リニアの切り替え時に電流変動を生じさせる要因となっている事が判った。
【０００８】
つまり、図１５のタイミング図に示すように、ＰＷＭ駆動時は貫通電流を防止するためのデッド時間ｔDEADが設けられる。図１５の参考回路に示したように端子ＶＣＭＰからＶＣＭＮへ電流を流している例を示している。この時、出力段ＤＲＶ１の出力ＭＯＳＦＥＴＭ１と出力段ＤＲＶ２の出力ＭＯＳＦＥＴＭ４がオン状態となり、出力段ＤＲＶ１の出力ＭＯＳＦＥＴＭ２と出力段ＤＲＶ２の出力ＭＯＳＦＥＴＭ３はオフ状態であり、整流用として動作する。端子ＶＣＭＰがロウレベルからハイレベルに変化するとき、整流側のＭＯＳＦＥＴＭ２がオフしてからデッド時間ｔDEADの後に上記ＭＯＳＦＥＴＭ１をオン状態にする。ここで、上記デッド時間ｔDEADの遅れ時間が生じる。同様に、ＶＣＭＮがハイレベルからロウレベルに変化するときでは、整流側のＭＯＳＦＥＴＭ３をオフ状態にしてからデッド時間ｔDEADの後に上記ＭＯＳＦＥＴＭ４をオン状態にする。ここでもデッド時間ｔDEADの遅れ時間が生じる。
【０００９】
このように、ＰＷＭの１周期間Ｔpwm に、２×ｔDEADの遅れ時間が生じる事になるので、入力DUTYからボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮまでの伝達特性は、DUTY×Ｖps−２×ｔDEAD×ｆPWM ×Ｖpsとなる。ｆPWM はＰＷＭ周波数であり、Ｖpsは出力側アンプの電源電圧である。更に、Duty＝Ｖcnt ／Ｖa （Ｖa は三角波発生回路ＴＲＡＧの出力振幅）なので、ボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮに印加される出力電圧をＶOUT とすると、
ＶOUT ＝Ｖcnt×２／Ｖa ×Ｖps−２×ｔDEAD×ｆPWM ×Ｖps
＝Ｖcnt ×｛（２／Ｖa ）−２×ｔDEAD×ｆPWM ｝×Ｖpsとなる。
【００１０】
以上より、ＰＷＭモードとリニアモードとの駆動電圧Ｖcnt から出力電圧ＶOUT （ＶＣＭＰ−ＶＣＭＮ）までの伝達特性は、図１６に示すようになる。同図の特性図に示すように、リニアモードとＰＷＭモードの間には、±２×ｔDEAD×ｆPWM ×ＶpsのようなオフセットＶoff が生じる事となる。上記のようなオフセットＶoff が生じると、図１７のＰＷＭ／リニア切替波形図に示したように、同じ電流Ｉvcm をボイスコイルモータＶＣＭに流す場合、リニアモードとＰＷＭモードでは、前記図１６に示した出力段でのオフセットに相当する電圧だけ過渡的な電流変動が生じてしまうものとなる。この電流変動期間はヘッドの位置を正しく制御できなくなるために、シーク動作時間を長くしてしまうという問題を引き起こす。
【００１１】
出力段ＤＲＶ１，ＤＲＶ２において、バイアス状態がＰＷＭモードとリニアモード間で異なっているタイミングでＰＷＭモードからリニアモードに切り替えた場合、出力段ＤＲＶ１，ＤＲＶ２の各バイアスがリニアモードのバイアス状態に整定するまでの間、後述するように出力電流に過渡的な変動が生じることも発見した。広帯域化を図る為にＰＷＭ周波数を高くしたい場合や、ＶＣＭ電流が大きい状態で切り替える場合には、その切り替えタイミングの最適化が困難であり、前記同様な出力電流に過渡的な変動が生じてシーク時間を長くするという問題を引き起こす。
【００１２】
この発明の目的は、ＰＷＭ・リニア併用方式を採用しつつシーク動作の短縮化を図った磁気ディスク制御装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して駆動電流制御信号が形成されてＶＣＭドライバに入力される。上記ＶＣＭドライバは、モード制御信号に対応して上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときにリニア動作を行い、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときにＰＷＭ動作を行う出力段を有する。電圧生成部は、同じ駆動電流制御信号に対応した上記ＰＷＭ動作とリニア動作との間のオフセットに相当するオフセット補償電圧を形成する。上記ＶＣＭドライバは、上記ＰＷＭ動作のときには上記駆動電流制御信号に対応した駆動電圧を上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動する。上記ＶＣＭドライバは、上記リニア動作のときには上記駆動電流制御信号に対応した駆動電圧に上記オフセット補償電圧を加えて上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動する。
【発明の効果】
【００１４】
ＰＷＭ・リニア併用方式を採用しつつシーク動作の短縮化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
図１には、この発明に係るＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図が示されている。前記図１２と同様にマイクロコンピュータを含むようなコントローラは、位置指令情報と図示しない磁気ヘッド及び信号処理ＩＣにより取り出された位置情報とから駆動電流指令CODEを形成する。この駆動電流指令CODEは、デジタル／アナログ変換回路ＤＡＣによりアナログ信号DACOUTに変換される。制御アンプＡＭＰ２は、上記アナログ信号DACOUTを基に抵抗Ｒx ，Ｃx 及びＣx2の時定数回路で設定されたスルーレートを持つ駆動電圧Ｖcnt を形成する。基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、回路の動作基準電圧である。上記駆動電圧Ｖcnt は、利得１のバッファＢ１を通して第１出力段ＤＲＶ１の入力端子に伝えられる。上記バッファＢ１の出力信号は、位相反転させるバッファＢ２を通して第２出力段ＤＲＶ２の入力端子に伝えられる。
【００１６】
三角波発生回路ＴＲＡＧと、ＰＷＭ変調回路ＰＷＭＧ１とＰＷＭＧ２とは、ＰＷＭ動作のときの駆動電圧ＰＷＭＰ，ＰＷＭＮを形成する。上記出力段ＤＲＶ１，ＤＲＶ２は、縦列形態の２つのアンプからなり、リニア動作のときには入力側アンプの出力信号が出力側アンプに伝えられる。ＰＷＭ動作のときには、ＰＷＭ動作信号ＰＷＭ−ＥＮによりスイッチが切り替えられて上記ＰＷＭ駆動電圧ＰＷＭＰ，ＰＷＭＮが出力側アンプに伝えられる。上記出力段ＤＲＶ１とＤＲＶ２は、出力端子ＶＣＭＰとＶＣＭＮに接続されたボイスコイルモータＶＣＭを駆動する。このボイスコイルモータの駆動電流Ｉvcm は、抵抗Ｒs により電圧信号に変換されて、センスアンプＡＭＰ１により増幅されて、上記制御アンプＡＭ２の帰還信号とされる。これにより、駆動電圧Ｖcnt は上記アナログ信号DACOUTに比例した駆動電流をボイスコイルモータＶＣＭに流すようにする。
【００１７】
この実施例では、制御アンプＡＭＰ２の出力側にオフセット補償のための電圧生成部ＯＦＳが設けられる。この電圧生成部ＯＦＳは、前記図１２で説明したオフセット電圧±２×ｔDEAD×ｆPWM ×Ｖpsに対応したオフセット補償電圧を形成する。このオフセット補償電圧は、ＰＷＭ周波数ＰＷＭＦに対応される。この電圧生成部ＯＦＳは、上記ＰＷＭモードのときにはＰＷＭ動作信号ＰＷＭ−ＥＮに対応して上記制御アンプＡＭＰ２で形成された駆動電圧Ｖcnt に上記オフセット補償電圧を加えて、上記バッファＢ１を介して第１出力段ＤＲＶ１の入力に伝える。したがって、上記ＰＷＭモードのときには、上記駆動電圧Ｖcnt にオフセット補償電圧が加えられた電圧が上記バッファＢ１とＢ２を介して第２出力段ＤＲＶ１の入力に伝えられる。また、リニアモードのときには、ＰＷＭ動作信号ＰＷＭ−ＥＮに対応して駆動電圧Ｖcnt が電圧生成部ＯＦＳをスルーして上記バッファＢ１を介して第１出力段ＤＲＶ１の入力に伝えられ、上記バッファＢ１とＢ２を介して第２出力段ＤＲＶ１の入力に伝えられる。
【００１８】
制御ロジックＬＯＧＣは、コントローラからのモード切り替え信号ＭＯＤＥ、ＰＷＭ周波数信号ＰＷＭＦ及びモード切替タイミング調整信号ＰＬ−ＤＬＹを受けて、ＰＷＭ動作信号ＰＷＭ−ＥＮ及びＰＷＭリセット信号ＰＷＭＲＳＴを生成し、上記出力段ＤＲＶ１，ＤＲＶ２を制御して、位置決め制御中に両モードの切り替えを高速且つ滑らかに行う。上記ＰＷＭリセット信号ＰＷＭＲＳＴは、後述する出力段ＤＲＶ１，ＤＲＶ２の各バイアスがリニアモードのバイアス状態に整定するまでの間での出力電流に過渡的な変動を抑えるために用いられる。
【００１９】
図２には、図１の電圧生成部ＯＦＳの一実施例の回路図が示されている。電圧生成部ＯＦＳは、押し出し電流源Ｉ１、Ｉ２、吸い込み電流源Ｉ１とＩ２、上記電流源に対応して設けられたスイッチＳＷ１〜ＳＷ４、バッファＢ１の反転入力端子（−）と出力端子との間に設けられた抵抗ＲＦ及びその両端に設けられたスイッチＳＷ５から構成される。上記バッファＢ１の非反転入力端子（＋）には、駆動電圧Ｖcnt が供給される。上記電流源Ｉ１、Ｉ２は、上記抵抗ＲＦに流れて上記オフセット補償電圧を形成する。電流源Ｉ１とＩ２は、ＰＷＭ周波数ＰＷＭＦに対応していずれかが選択されて、ＰＷＭモードでのＰＷＭ周波数ｆPWM に対応したオフセット補償電圧を形成する。前記ＤＡＣの極性ビットＤＡＣＭＳＢは、磁気ヘッドの移動方向を決める極性信号であり、それによりスイッチＳＷ１（ＳＷ２）又はＳＷ３（ＳＷ４）をオン状態にしてオフセット補償電圧の極性を決める。
【００２０】
モード切り替え信号ＭＯＤＥによりＰＷＭモードとされるときには、上記スイッチＳＷ５がオフ状態にされる。そして、前記ＤＡＣが正のアナログ信号DACOUTを形成して、制御アンプＡＭＰ２が正の駆動電圧Ｖcnt を形成するとき、ＰＷＭ周波数ＰＷＭＦと極性ビットＤＡＣＭＳＢによりスイッチＳＷ１（ＳＷ２）がオン状態にされる。上記抵抗ＲＦに電流源Ｉ１（Ｉ２）の電流がバッファＢ１の出力端子に向けて流れて負のオフセット補償電圧Ｖoff を形成する。差動アンプからなるバッファＢ１は、入力端子（＋）と（−）が同電位となるよう動作をするから、結局バッファＢ１の出力端子はＶcnt −Ｖoff のような出力電圧となる。
【００２１】
上記ＰＷＭモードにおいて、前記ＤＡＣが負のアナログ信号DACOUTを形成して、制御アンプＡＭＰ２が負の駆動電圧Ｖcnt を形成するとき、ＰＷＭ周波数ＰＷＭＦと極性ビットＤＡＣＭＳＢによりスイッチＳＷ３（ＳＷ４）がオン状態にされる。上記抵抗ＲＦにバッファＢ１の出力端子から電流源Ｉ１（Ｉ２）に向けて流れて正のオフセット補償電圧Ｖoff を形成する。前記同様に、差動アンプからなるバッファＢ１は、入力端子（＋）と（−）が同電位となるよう動作をするから、結局バッファＢ１の出力端子はＶcnt ＋Ｖoff のような出力電圧となる。
【００２２】
モード切り替え信号ＭＯＤＥによりリニアモードとされるときには、前記スイッチＳＷ１〜ＳＷ４は全てオフ状態となり、スイッチＳＷ５がオン状態になる。これにより、バッファＢ１は、ボルテージフォロワ動作を行い、非反転入力端子（＋）に供給された駆動電圧Ｖcnt をそのまま出力する動作を行う。
【００２３】
図３には、図２の電圧生成回路ＯＦＳの動作を説明するための特性図が示されている。前記ＰＷＭモードにおいて、前記のように駆動電圧Ｖcnt が正電圧領域では、電圧生成部ＯＦＳが無いときには、前記図１６に示した２×ｔDEAD×ｆPWM ×ＶpsのようなオフセットＶoff を有している。しかし、前記電圧生成回路ＯＦＳにより、Ｖcnt −Ｖoff が出力段ＤＲＶ１，ＤＲＶ２に供給されるので、その入出力特性図は点線で示したリニアモードと等しくなるよう補償される。同様に駆動電圧Ｖcnt が負電圧領域では、電圧生成部ＯＦＳが無いときには、前記図１６に示した−２×ｔDEAD×ｆPWM ×ＶpsのようなオフセットＶoff を有している。しかし、前記電圧生成回路ＯＦＳにより、Ｖcnt ＋Ｖoff が出力段ＤＲＶ１，ＤＲＶ２に供給されるので、その入出力特性図は点線で示したリニアモードと等しくなるよう補償される。この結果、駆動電圧Ｖcnt によりＰＷＭモードからリニアモードに切り替えた際に、同じ電流Ｉvcm をボイスコイルモータＶＣＭに流すことができる。これにより、シーク動作からリード・ライト動作までの切り替え時間を短縮化することができる。
【００２４】
図４には、図１の出力段ＤＲＶ１（ＤＲＶ２）の一実施例のブロック図が示されている。上記出力段ＤＲＶ１（ＤＲＶ２）は、ゲインを得るための入力側アンプＩＡＭＰと、大電流を出力する出力側アンプＯＡＭＰで構成される。リニアモード時は、入力側アンプＩＡＭＰと出力側アンプＯＡＭＰとは直列に接続されて一つのＡＢ級のアンプとして動作する。
【００２５】
ＰＷＭモード時は、入力側アンプＩＡＭＰのコンダクタンス回路ＧＭ１をスイッチＳＷ６により切り離し、ＰＷＭ変調されたパルス電流Ｉpwm をトランジスタＱ１のベースに供給する。上記出力トランジスタＱ１のコレクタには、電流源が負荷として設けられる。上記入力側アンプＩＡＭＰの出力トランジスタＱ１のベートとコレクタ間には、位相補償容量Ｃ１が設けられて、スルーレート制御された比較的緩やかなパルス電圧が形成される。出力側アンプＯＡＭＰの出力端子ＶＣＭＰの出力電圧ＶＰは、上記入力側アンプＩＡＭＰの出力信号IOUTを入力とし、帰還抵抗Ｒ１０とＲ２０で決まるものとなる。
ＶＰ＝IOUT×（１＋Ｒ２０／Ｒ１０）−（Ｒ２０／Ｒ１０）×（Ｖps／２）……（１）      
【００２６】
図５には、図４の出力段ＤＲＶ１（ＤＲＶ２）のＰＷＭモード／リニアモード切り替え時の波形図が示されている。出力段ＤＲＶ１，ＤＲＶ２をＰＷＭモードからリニアモードに切り替える場合、どのタイミングで切り替えるかが重要になる。出力段ＤＲＶ１，ＤＲＶ２の入力側アンプＩＡＭＰの出力信号IOUTが同じ状態で、そのレベルから速やかにリニア動作できるタイミングで切り替える必要がある。具体的には、出力段ＤＲＶ１，ＤＲＶ２の入力側アンプＩＡＭＰの出力信号IOUTがロウレベル／ロウレベル、若しくはハイレベル／ハイレベルの状態で切り替える。
【００２７】
例えば、ＰＷＭ変調回路ＰＷＭＧ１，ＰＷＭＧ２のクロックを基準に、入力側アンプＩＡＭＰの遅延時間を考慮して、上記出力信号IOUTがロウレベル／ロウレベルの状態にある期間に、切り替え信号ＰＷＭ−ＥＮを生成する。切り替え信号ＰＷＭ−ＥＮがハイレベルからロウレベルになると、上記出力信号IOUT(P) 、IOUT(N) が共にロウレベル／ロウレベルから入力側アンプＩＡＭＰの最大スルーレートで上昇する。この間、出力端子ＶＣＭＰ＝ＶＣＭＮ＝０Ｖであり、ＶＣＭ電流Ｉvcm は下がり続ける。その後、出力側アンプＯＡＰＭの入力制御範囲内に入ると、ＡＢ級パワーアンプとして動作し始め、その帯域でリニアモードの動作状態に整定する。従って、入力側アンプＩＡＭＰの最大出力スルーレートを適正にしておけば、ＰＷＭモードからリニアモードへの切り替え時の電流変動は抑制できる。
【００２８】
しかし、ＰＷＭモードの電流制御帯域の広帯域化を図る為にＰＷＭ周波数を高くした場合、入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) ロウレベル／ロウレベル若しくはハイレベル／ハイレベルの状態が短くなり、タイミングの最適化が困難になることが判明した。すなわち、図５の説明Ｇにおいて、○で示したように切り替え最適期間は、Ｐ側（ＶＣＭＰ）、Ｎ側（ＶＣＭＮ）の入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) が等しい期間である。すなわち、入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) がロウレベル／ロウレベル又はハイレベル／ハイレベルの状態であり、この期間に合うように切り替え信号（内部信号）ＰＷＭ−ＥＮを定数設定及びタイミング作成する。図５の説明Ｈにおいて、時刻Ｔ２から、入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) がＡＢ級アンプ（リニアモード）の帯域で速やかに整定する。図５の説明Ｉにおいて、期間Ｔ１は、出力側アンプＯＡＭＰが飽和している期間であり、ＶＣＭＰ＝ＶＣＭＮの状態となる。この期間は、入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) の最大スルーレートで決まる。そして、図５の説明Ｊにおいて、○で示したように入力側アンプＩＡＭＰの最大スルーレートが小さい場合、ＶＣＭＰ＝ＶＣＭＮの状態の期間が延び、電流変動が大きくなるという問題が生じる。
【００２９】
図６には、図４の出力段ＤＲＶ１（ＤＲＶ２）において、ＰＷＭ周波数を高くした場合の波形図が示されている。出力段ＤＲＶ１（Ｐ側）の入力側アンプＩＡＭＰの出力信号IOUT(P) がロウレベルに下がり切らない状態でリニアモードに切り替えてしまった場合、出力端子ＶＣＭＮより先に出力端子ＶＣＭＰが整定してしまい、出力段ＤＲＶ２（Ｎ側）に対応した出力端子ＶＣＭＮとの間に電圧差が生じ、その結果、過渡的な電流変動が生じてしまう事となる。この問題は、周波数が高い場合だけでなく、比較的電流の大きい状態で切り替えようとした場合でも同じ事がいえる。
【００３０】
図６の説明Ｋにおいて、ＰＷＭ周波数が高い場合には、入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) が等しい状態が短くなるので、この期間に合うように切り替え信号（内部信号）ＰＷＭ−ＥＮの定数設定及びタイミング作成は困難となる。このため、入力側アンプＩＡＭＰの出力信号IOUT(P) が下がり切らないところで切り替え信号（内部信号）ＰＷＭ−ＥＮがロウレベルになるということが生じ得る。図６の説明Ｌは、ＶＣＭＰ側がＶＰＣＭＮ側より先に整定してしまうことを示している。この結果、ＶＣＭＰ−ＶＣＭＮ間に電圧差が生じ、それに対応してＶＣＭ電流Ｉvcm に大きな電流変動が生じる。このようにＶＣＭ電流Ｉvcm の変動はヘッド位置を変動に対応し、シーク動作の短縮化を阻害する要因となる。
【００３１】
図７には、図１の出力段ＤＲＶ１（ＤＲＶ２）の他の一実施例のブロック図が示されている。この実施例では、前記図４の実施例の出力段ＤＲＶ１（ＤＲＶ２）の改良に係るものであり、ＰＷＭモードとリニアモードの切り替え時に発生する前記のようなＶＣＭ電流Ｉvcm の変動を抑制するために、リセット回路ＲＳＴが付加される。リセット回路ＲＳＴは、出力トランジスタＱ１のベートと回路の接地電位との間に設けられたＮチャネルＭＯＳＦＥＴＭ５と、上記トランジスタＱ１のコレクタに、ダイオードＤ１を通して３．３Ｖの電圧を供給するスイッチＳＷ７とから構成される。
【００３２】
切り替え信号（内部信号）ＰＷＭ−ＥＮがハイレベルからロウレベルに変化することにより、ＰＷＭモードからリニアモードに切り替えられる。これにより、入力側アンプＩＡＭＰのスイッチＳＷ６がＰＷＭ変調されたパルス電流Ｉpwm から切り離してコンダクタンス回路ＧＭ１側に接続される。これと同期して、リセット信号ＰＷＭＲＳＴが一時的にハイレベルにされて、ＭＯＳＦＥＴＭ５及びスイッチＳＷ７をオン状態にする。これにより、トランジスタＱ１のコレクタ電圧に３．３Ｖ−Ｖｆのバイアス電圧を与える。
【００３３】
図８には、図７の出力段ＤＲＶ１（ＤＲＶ２）の動作波形図が示されている。前記説明したように切り替え信号（内部信号）ＰＷＭ−ＥＮに同期して、短時間リセット信号ＰＷＭＲＳＴを作成し、リセット信号ＰＷＭＲＳＴがハイレベルの期間、入力側アンプＩＡＭＰを出力側アンプＯＡＭＰの制御範囲付近になるようにキャパシタＣ１を充電させる。パルス幅は、キャパシタＣ１を充電できる時間、例えば数１０ｎｓ程度でよい。リセット回路ＲＳＴの具体的構成は、種々の形態が考えられるが、前記図７の実施例ではスイッチＳＷ７とダイオードＤ１を用いている。リセット電圧は、例えば３．３Ｖ−Ｖｆのように出力側アンプＯＡＭＰの入力制御範囲（４Ｖ−６Ｖ）よりやや低めに設定しておけば問題ない。これにより、出力段ＤＲＶ２に対応したＶＣＭＮ側も直ぐにリニア動作状態に整定させる事ができ、切り替え時の電流変動が抑制できるようになる。
【００３４】
図８の説明Ａは、前記説明したようにＰＷＭ周波数が高い場合、出力段ＤＲＶ１，ＤＲＶ２の入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) が等しい期間が短くなるので、この期間に合うように切り替え信号（内部信号）ＰＷＭ−ＥＮの定数設定及びタイミング作成は困難となる。このため、入力側アンプＩＡＭＰの出力信号IOUT(P) が下がり切らないところで切り替え信号（内部信号）ＰＷＭ−ＥＮがロウレベルになるということを示している。図８の説明Ｂは、ＶＣＭＮ側の出力側アンプＯＡＭＰの制御入力範囲のロウレベル側電圧付近（３．３−Ｖｆ）にリセットされているので、ＶＣＭＮ側と同じように素早く整定するようになることを示している。説明Ｃは、ＶＣＭＰ−ＶＣＭＮ電圧差が低減しＶＣＭ電流Ｉvcm の電流変動が低減していることを示している。上記説明したように、ＰＷＭモードからリニアモードへの切り替え時の電流変動が低減する事で、低発熱、低消費電力化に有利なＰＷＭモードをより広い電流範囲に適用できるようになる。
【００３５】
図９には、図７の出力段ＤＲＶ１（ＤＲＶ２）の変形例が示されている。この実施例では、入力側アンプＩＡＭＰと出力側アンプＯＡＭＰの間にスイッチＳＷ８が設けられる。リニアモードの時には、入力側アンプＩＡＭＰの出力信号IOUTがスイッチＳＷ８を通して出力側アンプＯＡＭＰの入力端子に伝えられる。ＰＷＭモードの時には、スイッチＳＷ８により入力側アンプＩＡＭＰの出力信号IOUTが切り離され、ＰＷＭ信号が出力側アンプＯＡＭＰの入力端子に伝えられる。リセット回路ＲＳＴは、入力側アンプＩＡＭＰの出力トランジスタＱ１のベートと回路の接地電位との間に設けられたＮチャネルＭＯＳＦＥＴＭ６と、上記トランジスタＱ１のコレクタと回路の接地電位との間に設けらＮチャネルＭＯＳＦＥＴＭ７から構成される。これらのＭＯＳＦＥＴＭ６，Ｍ７のゲートには、切り替え信号（内部信号）ＰＷＭ−ＥＮが供給される。
【００３６】
この実施例では、出力電圧のスルーレート制御をしない場合、ＰＷＭとリニアの切り替えを入力側アンプＡＭＰの出力側で行う。このように出力電圧のスルーレート制御をしない場合、ＰＷＭモードのときには、ＭＯＳＦＥＴＭ６，Ｍ７をオン状態にして入力側アンプＩＡＭＰの出力信号IOUTを回路の接地電位（ロウレベル）に抑えておく。リニアモードに切り替えるのは、出力端子ＶＣＭＰとＶＣＭＮが接地電位（ロウレベル）にいる期間に行う。この期間は、前述したように入力側アンプＩＡＭＰの出力信号IOUTに比べて長いので、タイミングの最適化を行う事は容易となる。これにより、切り替え時の電流変動が抑制できるようになる。
【００３７】
図１０には、図９の出力段ＤＲＶ１（ＤＲＶ２）の動作波形図が示されている。図１０の説明Ｄは、ＰＷＭモード時に入力側アンプＩＡＭＰの出力端子が、出力側アンプＯＡＭＰと切り離されているので回路の接地電位にセットしておく。リニアモードに切り替えるタイミングは、ＶＣＭＰ，ＶＣＭＮがロウレベル／ロウレベルのときに行う。この期間は、ＰＷＭ周波数が高い場合でもある程度長いことを示している。図１０の説明Ｅは、出力段ＤＲＶ１，ＤＲＶ２共に入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) が回路の接地電位からコンダクタン回路ＧＭ１の最大スルーレートで立ち上り始める。この期間は、ＶＣＭＰ，ＶＣＭＮは回路の接地電位である。入力側アンプＩＡＭＰの出力信号IOUT(P) 、IOUT(N) が出力側アンプＯＡＭＰの制御内に入ると、リニア信号に応じた出力側アンプＯＡＭＰの帯域で速やかに整定することを示している。図１０の説明Ｆは、ＶＣＭＰ−ＶＣＭＮ電位差は小さく、過渡的な電流変動も小さく抑えられることを示している。このようにＰＷＭモードからリニアモードへの切り替え時の電流変動が低減する事で、低発熱、低消費電力化に有利なＰＷＭモードを、より広い電流範囲に適用できるようになる。また、周波数が高い場合でも容易に速やかなモード切り替えを行える。
【００３８】
図１１には、この発明が適用される磁気ディスク装置の一実施例の概略構成図が示されている。ハードディスク記憶装置（ＨＤＤ）は、スピンドルモータによって高速回転しているディスク上にヘッドよりデータを書き込み、読み出す。記憶位置（ヘッドの位置）を可変するヘッドアクチュエータであるＶＣＭ（Ｖoice  Ｃoil Ｍotor）を用い、ディスク上に予め記憶されたサーボ情報を信号処理ＩＣで読み出し、マイコンを含むコントローラによって上記ＶＣＭを駆動する電流指令を発行し、それをＤＡＣ（デジタル／アナログ変換回路）を含むモータ駆動回路ＤＲＶ１，ＤＲＶ２によって上記ＶＣＭを駆動する帰還制御が行われる。この発明の適用によってトラックを跨がったメモリアクセスの高速化を図ることができる。同図のモータ駆動回路は、特に制限されないが、前記図１の回路及びＤＡＣを含んで１つの半導体基板上に形成される。
【００３９】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、オフセット回路ＯＦＳ、出力段ＤＲＶ１，ＤＲＶ２を構成する入力側アンプＩＡＭＰ、出力側アンプＯＡＭＰ及びそれに付加されるリセット回路ＲＳＴの具体的構成は種々の実施形態を採ることができる。この発明は、ＨＤＤ等のような磁気ディスク制御装置に広く利用することができる。
【図面の簡単な説明】
【００４０】
【図１】この発明に係るＰＷＭ・リニア併用方式の磁気ディスク制御装置の一実施例を示すブロック図である。
【図２】図１の電圧生成部ＯＦＳの一実施例を示す回路図である。
【図３】図２の電圧生成回路ＰＦＳの動作を説明するための特性図である。
【図４】図１の出力段ＤＲＶ１（ＤＲＶ２）の一実施例を示すブロック図である。
【図５】図４の出力段ＤＲＶ１（ＤＲＶ２）におけるＰＷＭモード／リニアモード切り替え時の波形図である。
【図６】図４の出力段ＤＲＶ１（ＤＲＶ２）におけるＰＷＭ周波数を高くした場合の波形図である。
【図７】図１の出力段ＤＲＶ１（ＤＲＶ２）の他の一実施例を示すブロック図である。
【図８】図７の出力段ＤＲＶ１（ＤＲＶ２）の動作波形図である。
【図９】図７の出力段ＤＲＶ１（ＤＲＶ２）の変形例である。
【図１０】図９の出力段ＤＲＶ１（ＤＲＶ２）の動作波形図である。
【図１１】この発明が適用される磁気ディスク装置の一実施例を示す概略構成図である。
【図１２】この発明に先立って検討されたＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図である。
【図１３】図１２の磁気ディスク制御装置のリニア動作時の等価回路図である。
【図１４】図１２の磁気ディスク制御装置のＰＷＭ動作時の等価回路図である。
【図１５】図１４でのＰＷＭ駆動を説明するためのタイミング図である。
【図１６】図１３と図１４に対応した等価回路の特性図である。
【図１７】図１３と図１４に対応したＰＷＭ／リニア切替波形図である。
【符号の説明】
【００４１】
ＤＲＶ１，ＤＲＶ２…出力段、ＯＦＳ…電圧生成部、ＰＷＭＧ１，ＰＷＭＧ２…ＰＷＭ変調回路、ＡＭＰ１…センスアンプ、ＡＭＰ２…制御アンプ、ＤＡＣ…デジタル／アナログ変換回路、ＬＯＧＣ…制御ロジック、ＴＲＡＧ…三角波発生回路、Ｂ１，Ｂ２…バッファ、Ｒ１〜Ｒ２０…抵抗、ＳＷ１〜ＳＷ８…スイッチ、ＩＡＭＰ…入力側アンプ、ＯＡＭＰ…出力側アンプ、Ｍ１〜Ｍ７…ＭＯＳＦＥＴ、Ｑ１…トランジスタ、Ｃ１…キャパシタ、ＶＣＭ…ボイスコイルモータ。
【図１】
2007295643.tif 000003
【図２】
2007295643.tif 000004
【図３】
2007295643.tif 000005
【図４】
2007295643.tif 000006
【図５】
2007295643.tif 000007
【図６】
2007295643.tif 000008
【図７】
2007295643.tif 000009
【図８】
2007295643.tif 000010
【図９】
2007295643.tif 000011
【図１０】
2007295643.tif 000012
【図１１】
2007295643.tif 000013
【図１２】
2007295643.tif 000014
【図１３】
2007295643.tif 000015
【図１４】
2007295643.tif 000016
【図１５】
2007295643.tif 000017
【図１６】
2007295643.tif 000018
【図１７】
2007295643.tif 000019