(57)【要約】【課題】所望の周波数以外の周波数で発振するおそれがあり、また、出力される発振周波数の波形が正弦波に近似しないことがあった。【解決手段】第１の電位及び第２の電位間に接続されたＣＭＯＳインバータと、一端がＣＭＯＳインバータの入力端に接続された第１の素子部と、一端がＣＭＯＳインバータの入力端に接続され、他端がＣＭＯＳインバータの出力端に接続された第２の素子部と、一端がＣＭＯＳインバータの出力端に接続された第３の素子部と、一端が第１の素子部の他端及び第３の素子部の他端に接続され、他端が第１の電位及び第２の電位のうちの一方に接続された第４の素子部とを含み、第１、第２、第３、及び第４の素子部は、水晶振動子、抵抗器、インダクタ及びキャパシタのいずれかであり、第１、第２、及び第３の素子部により規定される周波数で発振する。【選択図】図１
2007266911.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位及び第２の電位間に接続されたＣＭＯＳインバータと、
一端が前記ＣＭＯＳインバータの入力端に接続された第１の素子部と、
一端が前記ＣＭＯＳインバータの入力端に接続され、他端が前記ＣＭＯＳインバータの
出力端に接続された第２の素子部と、
一端が前記ＣＭＯＳインバータの出力端に接続された第３の素子部と、
一端が前記第１の素子部の他端及び前記第３の素子部の他端に接続され、他端が前記第
１の電位及び前記第２の電位のうちの一方に接続された第４の素子部とを含み、
前記第１、第２、第３、及び第４の素子部は、水晶振動子、抵抗器、インダクタ及びキ
ャパシタのいずれかであり、
前記第１、第２、及び第３の素子部により規定される周波数で発振することを特徴とす
る発振回路。
【請求項２】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項３】
前記第１の素子部は、水晶発振子であり、
前記第２の素子部は、キャパシタであり、
前記第３の素子部は、インダクタであり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項４】
前記第１の素子部は、インダクタであり、
前記第２の素子部は、キャパシタであり、
前記第３の素子部は、水晶発振子であり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項５】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、相互に直列接続されたキャパシタ及びインダクタであり、
前記第４の素子部は、水晶発振子であることを特徴とする請求項１記載の発振回路。
【請求項６】
前記第１の素子部、前記第３の素子部、及び前記第４の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であることを特徴とする請求項１記載の発振回路。
【請求項７】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であり、
前記第４の素子部は、相互に直列接続されたインダクタ及びキャパシタであることを特
徴とする請求項１記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子を用いた発振回路に関する。
【背景技術】
【０００２】
図２４の回路図に示されるように、従来の発振回路ＯＳＣ１００は、ＣＭＯＳインバー
タＩＮ１００と、水晶振動子Ｘ１００と、抵抗器Ｒ１００（バイアス抵抗）、Ｒ２００と
、キャパシタＣ１００（容量はＣ１）、Ｃ３００（容量はＣ３）とを含み、水晶振動子Ｘ
１００、キャパシタＣ１００、Ｃ３００により規定される発振周波数ｆ１００を有する発
振信号ＯＳ１００を出力する。当該発振回路ＯＳＣ１００は、また、図２５のブロック図
に示されるように、ＣＭＯＳインバータＩＮ１００と、当該ＣＭＯＳインバータＩＮ１０
０に並列接続された抵抗器Ｒ１００と、前記ＣＭＯＳインバータＩＮ１００の入力端及び
接地電位ＧＮＤ間に接続されたインピーダンスｚ１と、前記ＣＭＯＳインバータＩＮ１０
０の出力端及び接地電位ＧＮＤ間に接続されたインピーダンスｚ３と、前記ＣＭＯＳイン
バータＩＮ１００に並列接続され、インピーダンスｚ２とを含む等価回路で表される。但
し、抵抗器Ｒ１００（バイアス抵抗）は、その値が極めて大きく、回路側のインピーダン
ス（発振回路ＯＳＣ１００を構成する素子（抵抗器、キャパシタ、水晶振動子等）のうち
、水晶振動子Ｘ１００以外の素子により規定されるインピーダンス）に与える影響が極め
て小さいことから、無視するものとする。
【０００３】
図２５に示される発振回路ＯＳＣ１００は、図２６のブロック図のように表され、当該
ブロック図の発振回路ＯＳＣ１００では、ＣＭＯＳインバータＩＮ１００を構成するＰチ
ャネルトランジスタＴＲＰ１００及びＮチャネルトランジスタＴＲＮ１００に注目し、か
つ、インピーダンスｚ１及びインピーダンスｚ３を２つに分割している。
【０００４】
図２６に示される発振回路ＯＳＣ１００は、更に、図２７に示される等価回路で表され
る。ここで、「ｇｍ」は、ＰチャネルトランジスタＴＲＰ１００及びＮチャネルトランジ
スタＴＲＮ１００の相互コンダクタンス［Ａ／Ｖ］を示す。
【０００５】
図２７に示される発振回路ＯＳＣ１００の電流及び電圧の関係から、（１）式、（２）
式、（３）式が与えられる。説明及び理解の容易のために、水晶振動子Ｘ１００のインピ
ーダンスをインピーダンスｚ２に代えてインピーダンスｚｘｔとして（３）式に代入する
と、（４）式が得られる。また、インピーダンスｚ１、ｚ３は、（５）式により与えられ
、当該（５）式を（４）式に代入することにより（６）式が得られる。ここで、「Ｒｃ」
は、発振回路ＯＳＣ１００における、回路側の抵抗、即ち、回路抵抗（発振回路ＯＳＣ１
００を構成する素子（抵抗器、キャパシタ、水晶振動子等）のうち、水晶振動子Ｘ１００
以外の素子により規定される抵抗）であり、また、「Ｃｃ」は、回路側の容量、即ち、回
路容量（発振回路ＯＳＣ１００を構成する素子（抵抗器、キャパシタ、水晶振動子等）の
うち、水晶振動子Ｘ１００以外の素子により規定される容量）である。
【０００６】
（６）式を回路抵抗Ｒｃ及び回路容量Ｃｃについて解くと、（７）式が得られる。
【０００７】
発振回路ＯＳＣ１００では、（７）式についてのシミュレーションの結果を表す図２８
のグラフに示されるように、回路容量Ｃｃの値が、発振周波数ｆ１００に拘わらず一定で
あり、他方で、回路抵抗Ｒｃの値（絶対値）は、発振周波数ｆ１００が低いほど大きく、
また、発振周波数ｆ１００が高くなるにつれ一定の値に収束する。
【０００８】
【数１】
2007266911.tif 000003
【０００９】
【数２】
2007266911.tif 000004
【００１０】
【数３】
2007266911.tif 000005
【００１１】
【数４】
2007266911.tif 000006
【００１２】
【数５】
2007266911.tif 000007
【００１３】
【数６】
2007266911.tif 000008
【００１４】
【数７】
2007266911.tif 000009
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、回路抵抗Ｒｃの値（絶対値）が特定の周波数で著しく大きくなるような
急峻な周波数特性でないことから、即ち、周波数選択度（Ｑ）が鈍いことから、前記発振
周波数以外ｆ１００以外の周波数であっても発振するおそれがあった。
【００１６】
また、上記したように、キャパシタＣ１００、Ｃ３００は、水晶振動子Ｘ１００と協動
して、発振周波数ｆ１００を規定する反面で、（７）式から明らかなように、回路抵抗Ｒ
ｃの値を規定することから、発振信号ＯＳ１００の波形が正弦波にならないという問題が
あった。
【課題を解決するための手段】
【００１７】
本発明に係る発振回路は、上記した問題を解決すべく、第１の電位及び第２の電位間に
接続されたＣＭＯＳインバータと、一端が前記ＣＭＯＳインバータの入力端に接続された
第１の素子部と、一端が前記ＣＭＯＳインバータの入力端に接続され、他端が前記ＣＭＯ
Ｓインバータの出力端に接続された第２の素子部と、一端が前記ＣＭＯＳインバータの出
力端に接続された第３の素子部と、一端が前記第１の素子部の他端及び前記第３の素子部
の他端に接続され、他端が前記第１の電位及び前記第２の電位のうちの一方に接続された
第４の素子部とを含み、前記第１、第２、第３、及び第４の素子部は、水晶振動子、抵抗
器、インダクタ及びキャパシタのいずれかであり、前記第１、第２、及び第３の素子部に
より規定される周波数で発振する。
【００１８】
本発明に係る発振回路は、上記したような位置に設けられた前記第１、第２、第３、及
び第４の素子部から構成されていることから、所望の周波数以外の周波数で発振するおそ
れを低減し、かつ、出力される発振周波数の波形を正弦波に近似させることが可能となる
。
【００１９】
前記本発明に係る発振回路では、前記第１の素子部及び前記第３の素子部は、キャパシ
タであり、前記第２の素子部は、水晶発振子であり、前記第４の素子部は、抵抗器であっ
ても良い。
【００２０】
前記本発明に係る発振回路では、前記第１の素子部は、水晶発振子であり、前記第２の
素子部は、キャパシタであり、前記第３の素子部は、インダクタであり、前記第４の素子
部は、抵抗器であっても良い。
【００２１】
前記本発明に係る発振回路では、前記第１の素子部は、インダクタであり、前記第２の
素子部は、キャパシタであり、前記第３の素子部は、水晶発振子であり、前記第４の素子
部は、抵抗器であっても良い。
【００２２】
前記本発明に係る発振回路では、前記第１の素子部及び前記第３の素子部は、キャパシ
タであり、前記第２の素子部は、相互に直列接続されたキャパシタ及びインダクタであり
、前記第４の素子部は、水晶発振子であっても良い。
【００２３】
前記本発明に係る発振回路では、前記第１の素子部、前記第３の素子部、及び前記第４
の素子部は、キャパシタであり、前記第２の素子部は、水晶発振子であっても良い。
【００２４】
前記本発明に係る発振回路では、前記第１の素子部及び前記第３の素子部は、キャパシ
タであり、前記第２の素子部は、水晶発振子であり、前記第４の素子部は、相互に直列接
続されたインダクタ及びキャパシタであっても良い。
【発明を実施するための最良の形態】
【００２５】
本発明に係る発振回路の実施例について図面を参照して説明する。
【００２６】
《実施例の基本原理》
図１は、実施例の発振回路ＯＳＣの基本型を示す。基本型の発振回路ＯＳＣは、図１に
示されるように、インバータＩＮと、第１のインピーダンスｚ１と、第２のインピーダン
スｚ２と、第３のインピーダンスｚ３と、第４のインピーダンスｚ４とを含む。インバー
タＩＮは、電源電位Ｖｃｃ（例えば、＋５Ｖ）及び接地電位ＧＮＤ間に設けられており、
第１のインピーダンスｚ１は、一端が、インバータＩＮの入力端に接続され、他端が、第
４のインピーダンスｚ４の一端に接続されている。第２のインピーダンスｚ２は、一端が
、インピーダンスＩＮの入力端に接続され、他端が、インバータＩＮの出力端に接続され
ており、換言すれば、インバータＩＮに並列接続されている。第３のインピーダンスｚ３
は、一端が、インバータＩＮの出力端に接続され、他端が、第４のインピーダンスｚ４の
一端に接続されている。第４のインピーダンスｚ４は、その他端が、前記接地電位ＧＮＤ
に接続されている。
【００２７】
ここで、図１に示されるように、第１のインピーダンスｚ１及び第２のインピーダンス
ｚ２に流れる電流を電流ｉ１と定義し、第３のインピーダンスｚ３に流れる電流を電流ｉ
３と定義し、第４のインピーダンスｚ４に流れる電流を電流ｉ４と定義し、また、インバ
ータＩＮを構成するＰチャネルＭＯＳＦＥＴ及びＮチャネルＭＯＳＦＥＴ（共に図示せず
。）の相互インダクタンスをｇｍと定義すると、（８）式、（９）式、及び（１０）式が
与えられる。
【００２８】
【数８】
2007266911.tif 000010
【００２９】
【数９】
2007266911.tif 000011
【００３０】
【数１０】
2007266911.tif 000012
さらに、（８）式〜（１０）式から、発振回路ＯＳＣのインピーダンスｚ１〜ｚ４の関
係を示す（１１）式が与えられる。
【００３１】
【数１１】
2007266911.tif 000013
ｚ２＝ｚｘｔと置き換えて（１１）式に代入すると、ｚ２＝ｚｘｔのときの発振回路Ｏ
ＳＣのインピーダンスｚ１〜ｚ４の関係を示す（１２）式が得られる。
【００３２】
【数１２】
2007266911.tif 000014
ｚ１＝ｚｘｔと置き換えて（１１）式に代入すると、（１３）式が与えられる。さらに
、（１３）式を変形すると、ｚ１＝ｚｘｔのときの発振回路ＯＳＣのインピーダンスｚ１
〜ｚ４の関係を示す（１４）式が与えられる。
【００３３】
【数１３】
2007266911.tif 000015
【００３４】
【数１４】
2007266911.tif 000016
ｚ３＝ｚｘｔと置き換えて（１１）式に代入すると、ｚ３＝ｚｘｔのときの発振回路Ｏ
ＳＣのインピーダンスｚ１〜ｚ４の関係を示す（１５）式が得られる。
【００３５】
【数１５】
2007266911.tif 000017
ｚ４＝ｚｘｔと置き換えて（１１）式に代入すると、（１６）式が与えられる。さらに
、（１６）式を変形すると、ｚ４＝ｚｘｔのときの発振回路ＯＳＣのインピーダンスｚ１
〜ｚ４の関係を示す（１７）式が得られる。
【００３６】
【数１６】
2007266911.tif 000018
【００３７】
【数１７】
2007266911.tif 000019
《実施例１》
実施例１の発振回路ＯＳＣ１は、図２に示されるように、図１に示される発振回路ＯＳ
Ｃにおける、インバータＩＮ、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、ｚ
３、ｚ４として、インバータＩＮ１、キャパシタＣ１、水晶発振子Ｘ１、キャパシタＣ３
、抵抗器Ｒ４を含み、更に、バイアス抵抗として、抵抗器Ｒ２を含む。
【００３８】
第１、第２、第３、第４のインピーダンスｚ１、ｚ２、ｚ３、ｚ４は、（１８）式に示
されるように定義され、（１８）式を、ｚ２＝ｚｘｔの基本式である（１２）式に代入す
ると、（１９）式が得られる。さらに、（１９）式を、回路抵抗Ｒｃ、回路容量Ｃｃにつ
いて解くと、（２０）式が得られる。
【００３９】
【数１８】
2007266911.tif 000020
【００４０】
【数１９】
2007266911.tif 000021
【００４１】
【数２０】
2007266911.tif 000022
実施例１の発振回路ＯＳＣ１の（２０）式について、発振信号ＯＳ１の発振周波数ｆ１
＝１０ＭＨｚ、キャパシタＣ１＝１００ｐＦ、キャパシタＣ２＝１０ｐＦ、相互インダク
タンスｇｍ＝０．００１としてシミュレーションすると、図３に示されるグラフが与えら
れる。図３のグラフに示されるように、抵抗器Ｒ４が概ね５００Ωから５００００Ωまで
の範囲にあるとき、回路抵抗Ｒｃの値（絶対値）を比較的小さく設定することができ、こ
れにより、発振信号ＯＳの波形を正弦波に近似させることが可能となる。
【００４２】
図４、図５は、実施例１の発振回路の実験結果である。当該実験では、発振周波数ｆ１
、キャパシタＣ１、キャパシタＣ２の値は、上記のシミュレーションにおける値と同一で
ある。図４に示されるように、抵抗器Ｒ４が概ね３８０Ωより大きいとき、発振信号ＯＳ
１は良好な正弦波になり、例えば、図５に示されるように、抵抗器Ｒ４＝４９０Ωである
とき、発振信号ＯＳ１は、極めて良好な正弦波（０．５Ｖｐ−ｐ）、即ち、歪が極めて少
ない波形として出力される。
【００４３】
《実施例２》
実施例２の発振回路ＯＳＣ２は、図６に示されるように、図１に示される発振回路ＯＳ
Ｃにおける、インバータＩＮ、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、ｚ
３、ｚ４として、インバータＩＮ１、水晶発振子Ｘ１、キャパシタＣ２、インダクタＬ３
及びバイパスコンデンサＣｐ、抵抗器Ｒ４を含み、更に、バイアス抵抗器Ｒ２を含む。
【００４４】
ここで、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、ｚ３、ｚ４は、（２１
）式に示されるように定義され、（２１）式を、ｚ１＝ｚｘｔの基本式である（１４）式
に代入すると、（２２）式が得られる。さらに、（２２）式を、回路抵抗Ｒｃ、回路容量
Ｃｃについて解くと、（２３）式及び（２４）式が得られる。
【００４５】
【数２１】
2007266911.tif 000023
【００４６】
【数２２】
2007266911.tif 000024
【００４７】
【数２３】
2007266911.tif 000025
【００４８】
【数２４】
2007266911.tif 000026
（２３）式及び（２４）式について、発振信号ＯＳ２の発振周波数ｆ２＝１０ＭＨｚ、
キャパシタＣ２＝１０ｐＦ、インダクタＬ３＝６μＨ、相互インダクタンスｇｍ＝０．０
０１としてシミュレーションすると、図７に示されるグラフが与えられる。図７のグラフ
に示されるように、抵抗器Ｒ４の値が大きいほど、回路抵抗Ｒｃの値（絶対値）は、小さ
くなり、これにより、発振信号ＯＳ２を正弦波に近似させ易くなる。
【００４９】
図８、図９は、実施例２の発振回路の実験結果である。当該実験では、発振周波数ｆ２
、キャパシタＣ２、インダクタＬ３の値は、上記のシミュレーションにおける値と同一で
ある。図８に示されるように、抵抗器Ｒ４が３５００Ωより大きいとき、発振信号ＯＳ２
は、良好な正弦波になり、例えば、図９に示されるように、抵抗器Ｒ４＝４．４ｋΩであ
るとき、発振信号ＯＳ２は、極めて良好な正弦波となり、しかも、実施例１の振幅（０．
５Ｖｐ−ｐ）より大きい振幅（１．９６Ｖｐ−ｐ）を得ることができる。
【００５０】
《実施例３》
実施例３の発振回路ＯＳＣ３は、図１０に示されるように、図１に示される発振回路Ｏ
ＳＣにおける、インバータＩＮ、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、
ｚ３、ｚ４として、インバータＩＮ１、インダクタＬ１及びバイパスコンデンサＣｐ、キ
ャパシタＣ２、水晶発振子Ｘ１、抵抗器Ｒ４を含み、更に、バイアス抵抗器Ｒ２を含む。
【００５１】
実施例３の発振回路ＯＳＣ３の回路抵抗Ｒｃ、回路容量Ｃｃは、実施例２の発振回路Ｏ
ＳＣ２の回路抵抗Ｒｃ、回路容量Ｃｃと同様に（２３）式及び（２４）式により与えられ
る。
【００５２】
図１１は、実施例３の発振回路の実験結果である。当該実験では、発振信号ＯＳ３の発
振周波数ｆ３＝１０ＭＨｚ、キャパシタＣ２＝１０ｐＦ、インダクタＬ１＝６μＨである
。図１１に示されるように、抵抗器Ｒ４が概ね２５００Ωより大きいとき、発振信号ＯＳ
３は、良好な正弦波になり、例えば、図１２に示されるように、抵抗器Ｒ４＝３．５ｋΩ
であるとき、発振信号ＯＳ３は、実施例１、２での発振信号ＯＳ１、ＯＳ２と同様に、極
めて良好な正弦波となり、しかも、発振信号ＯＳ２と同様に、大きい振幅（２．００Ｖｐ
−ｐ）を得ることができる。
【００５３】
《実施例４》
実施例４の発振回路ＯＳＣ４は、図１３に示されるように、図１に示される発振回路Ｏ
ＳＣにおける、インバータＩＮ、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、
ｚ３、ｚ４として、インバータＩＮ１、キャパシタＣ１、キャパシタＣ２及びインダクタ
Ｌ２、キャパシタＣ３、水晶発振子Ｘ１を含み、更に、バイアス抵抗器Ｒ２を含む。ここ
で、水晶発振子Ｘ１の固有周波数ｆ４Ｘは、キャパシタＣ１、キャパシタＣ２、インダク
タＬ２、キャパシタＣ３により規定される共振周波数ｆ４ＬＣと実質的に同一である。
【００５４】
ここで、第１、第２、第３、第４のインピーダンスｚ１、ｚ２、ｚ３、ｚ４は、（２５
）式及び（２６）式に示されるように定義され、（２５）式及び（２６）式を、ｚ４＝ｚ
ｘｔの基本式である（１７）式に代入すると、（２７）式が得られる。さらに、（２７）
式を、回路抵抗Ｒｃ、回路容量Ｃｃについて解くと、（２８）式及び（２９）式が得られ
る。
【００５５】
【数２５】
2007266911.tif 000027
【００５６】
【数２６】
2007266911.tif 000028
【００５７】
【数２７】
2007266911.tif 000029
【００５８】
【数２８】
2007266911.tif 000030
【００５９】
【数２９】
2007266911.tif 000031
（２８）式及び（２９）式について、キャパシタＣ２をパラメータとし、かつ、キャパ
シタＣ１＝Ｃ３＝１００ｐＦ、インダクタＬ２＝６μＨ、抵抗器Ｒ２＝２０ｋΩ、相互イ
ンダクタンスｇｍ＝０．００１としてシミュレーションすると、図１４に示されるグラフ
が得られる。図１４のグラフに示されるように、キャパシタＣ２＝１２０ｐＦ、１８０ｐ
Ｆ、２４０ｐＦ毎に、回路抵抗Ｒｃは、狭帯域特性を有し、即ち、概ね、回路抵抗Ｒｃは
、それぞれ、１０．１ＭＨｚ、１０．４ＭＨｚ、１０．９ＭＨｚのとき、最も小さい値で
ある、−４．５ｋΩ、−４．４ｋΩ、−４．６ｋΩの値となる。
【００６０】
（２８）式及び（２９）式について、抵抗器Ｒ２をパラメータとして、かつ、キャパシ
タＣ１＝Ｃ３＝１００ｐＦ、インダクタＬ２＝６μＨ、キャパシタＣ２＝１８０ｐＦ、相
互インダクタンスｇｍ＝０．００１としてシミュレーションすると、図１５に示されるグ
ラフが得られる。図１５のグラフに示されるように、抵抗器Ｒ２＝４０ｋΩ、２０ｋΩ、
１０ｋΩ毎に、回路抵抗Ｒｃは、狭帯域特性を有し、回路抵抗Ｒｃは、概ね、１０．４Ｍ
Ｈｚで、それぞれ、最も小さい値である、−２．０ｋΩ、−４．５ｋΩ、−８．６ｋΩの
値となる。
【００６１】
図１６は、実施例４の発振回路の実験結果である。当該実験では、発振周波数ｆ４＝１
０ＭＨｚ、キャパシタＣ１＝１００ｐＦ、キャパシタＣ３＝１００ｐＦ、インダクタＬ２
＝１０μＨ、抵抗器Ｒ１＝２０ｋΩである。図１６に示されるように、キャパシタＣ２の
値を変えることにより、キャパシタＣ１、Ｃ２、Ｃ３、インダクタＬ２による共振周波数
ｆ４ＬＣは、変わり、例えば、（共振周波数ｆ４ＬＣ−固有周波数ｆ４Ｘ）／固有周波数
ｆ４Ｘ（縦軸に相当）が１００ｐｐｍから−１５０ｐｐｍまでの範囲にあるとき、換言す
れば、キャパシタＣ２（横軸に相当）が１００ｐＦから２３０ｐＦまでの範囲にあるとき
、発振回路ＯＳＣ４は、初期時には、共振周波数ｆ４ＬＣで発振を開始し、定常時には、
固有周波数ｆ４Ｘで発振するというように発振することができる。
【００６２】
図１７は、実施例４の発振回路の他の実験結果である。同当該実験では、発振周波数ｆ
４＝１０ＭＨｚ、キャパシタＣ１＝１００ｐＦ、キャパシタＣ３＝１００ｐＦ、抵抗器Ｒ
２＝２０ｋΩである。図１７に示されるように、キャパシタＣ２の値を変えることにより
、（共振周波数ｆ４ＬＣ−固有周波数ｆ４Ｘ）／固有周波数ｆ４Ｘが変わり、例えば、図
１８に示されるように、キャパシタＣ＝１２０ｐＦのとき、発振信号ＯＳ４を正弦波に比
較的近い波形にすることが可能となる。
【００６３】
図１９は、実施例４の発振回路の更に他の実験結果である。当該実験では、発振周波数
ｆ４＝２９ＭＨｚ（３次高調波）、キャパシタＣ１＝２０ｐＦ、キャパシタＣ２＝３３ｐ
Ｆ、キャパシタＣ３＝２０ｐＦ、インダクタＬ２＝３．３μＨ、抵抗器Ｒ２＝２０ｋΩで
ある。図１９に示されるように、当該発振信号ＯＳ４は、図１８に示される発振信号ＯＳ
４に比して、正弦波により近い波形になることが可能である。
【００６４】
《変形例１》
図２０は、変形例１の発振回路の回路図である。変形例１の発振回路ＯＳＣ５は、基本
的に、実施例１の発振回路ＯＳＣ１（図１に図示。）と同一の構成を有し、他方で、実施
例１の発振回路ＯＳＣ１と異なり、第４のインピーダンスｚ４として、抵抗器Ｒ４に代え
てキャパシタＣ４を有する。
【００６５】
図２１は、変形例１の発振回路の実験結果である。当該実験では、キャパシタＣ１＝１
００ｐＦ、キャパシタＣ３＝１０ｐＦ、相互インダクタンスｇｍ＝０．００１である。図
２１に示されるように、キャパシタＣ４を変えることにより、より正確には、キャパシタ
Ｃ４を１０ｐＦ→１００ｐＦ→１０００ｐＦと変えることにより、回路抵抗Ｒｃの値（絶
対値）を相対的に小さくすることができ、これにより、発振信号ＯＳ５の波形を正弦波に
近似させることが可能となる。
【００６６】
《変形例２》
図２２は、変形例２の発振回路の回路図である。変形例２の発振回路ＯＳＣ６は、基本
的に、実施例１の発振回路ＯＳＣ１（図１に図示。）と同一の構成を有し、他方で、実施
例１の発振回路ＯＳＣ１と異なり、第４のインピーダンスｚ４として、抵抗器Ｒ４に代え
て、直列共振回路を構成するキャパシタＣ４及びインダクタＬ４を有する。
【００６７】
図２３は、変形例２の発振回路の実験結果である。当該実験では、キャパシタＣ１＝１
００ｐＦ、キャパシタＣ３＝１０ｐＦ、相互インダクタンスｇｍ＝０．００１である。図
２３に示されるように、インダクタＬ４及びキャパシタＣ４を変えることにより、より正
確には、インダクタＬ４及びキャパシタＣ４の組み合わせを、１０μＨ及び２０ｐＦ→６
μＨ及び２４ｐＦ→４μＨ及び２５ｐＦのように変えることにより、回路抵抗Ｒｃは、概
ね１０ＭＨｚでその値（絶対値）が最大となるような急峻な特性を有する。
【図面の簡単な説明】
【００６８】
【図１】実施例の発振回路の基本型を示す図。
【図２】実施例１の発振回路の構成を示す図。
【図３】実施例１の発振回路のシミュレーション結果を示す図。
【図４】実施例１の発振回路の実験結果を示す図（その１）。
【図５】実施例１の発振回路の実験結果を示す図（その２）。
【図６】実施例２の発振回路の構成を示す図。
【図７】実施例２の発振回路のシミュレーション結果を示す図。
【図８】実施例２の発振回路の実験結果を示す図（その１）。
【図９】実施例２の発振回路の実験結果を示す図（その２）。
【図１０】実施例３の発振回路の構成を示す図。
【図１１】実施例３の発振回路の実験結果を示す図（その１）。
【図１２】実施例３の発振回路の実験結果を示す図（その２）。
【図１３】実施例４の発振回路の構成を示す図。
【図１４】実施例４の発振回路のシミュレーション結果を示す図（その１）。
【図１５】実施例４の発振回路のシミュレーション結果を示す図（その２）。
【図１６】実施例４の発振回路の実験結果を示す図（その１）。
【図１７】実施例４の発振回路の実験結果を示す図（その２）。
【図１８】実施例４の発振回路の実験結果を示す図（その３）。
【図１９】実施例４の発振回路の実験結果を示す図（その４）。
【図２０】変形例１の発振回路の構成を示す図。
【図２１】変形例１の発振回路の実験結果を示す図。
【図２２】変形例２の発振回路の構成を示す図。
【図２３】変形例２の発振回路の実験結果を示す図。
【図２４】従来の発振回路の構成を示す回路図。
【図２５】従来の発振回路の等価回路を示すブロック図。
【図２６】従来の発振回路の他の等価回路を示すブロック図。
【図２７】従来の発振回路の更に他の等価回路を示すブロック図。
【図２８】従来の発振回路の回路抵抗及び回路容量を示す図。
【符号の説明】
【００６９】
ＯＳＣ…発振回路、ＩＮ…インバータ、ｚ１、ｚ２、ｚ３、ｚ４…第１、第２、第３、
第４のインピーダンス、ｉ１、ｉ２、ｉ３、ｉ４…第１、第２、第３、第４の電流、ｇｍ
…相互インダクタンス。
【図１】
2007266911.tif 000032
【図２】
2007266911.tif 000033
【図３】
2007266911.tif 000034
【図４】
2007266911.tif 000035
【図５】
2007266911.tif 000036
【図６】
2007266911.tif 000037
【図７】
2007266911.tif 000038
【図８】
2007266911.tif 000039
【図９】
2007266911.tif 000040
【図１０】
2007266911.tif 000041
【図１１】
2007266911.tif 000042
【図１２】
2007266911.tif 000043
【図１３】
2007266911.tif 000044
【図１４】
2007266911.tif 000045
【図１５】
2007266911.tif 000046
【図１６】
2007266911.tif 000047
【図１７】
2007266911.tif 000048
【図１８】
2007266911.tif 000049
【図１９】
2007266911.tif 000050
【図２０】
2007266911.tif 000051
【図２１】
2007266911.tif 000052
【図２２】
2007266911.tif 000053
【図２３】
2007266911.tif 000054
【図２４】
2007266911.tif 000055
【図２５】
2007266911.tif 000056
【図２６】
2007266911.tif 000057
【図２７】
2007266911.tif 000058
【図２８】
2007266911.tif 000059
【手続補正書】
【提出日】平成18年12月18日(2006.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電位及び第２の電位間に接続されたＣＭＯＳインバータと、
一端が前記ＣＭＯＳインバータの入力端に接続された第１の素子部と、
一端が前記ＣＭＯＳインバータの入力端に接続され、他端が前記ＣＭＯＳインバータの出力端に接続された第２の素子部と、
一端が前記ＣＭＯＳインバータの出力端に接続された第３の素子部と、
一端が前記第１の素子部の他端及び前記第３の素子部の他端に接続され、他端が前記第１の電位及び前記第２の電位のうちの一方に接続された第４の素子部とを含み、
前記第１、第２、第３、及び第４の素子部のいずれか一つが水晶振動子であることを特徴とする発振回路。
【請求項２】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項３】
前記第１の素子部は、水晶発振子であり、
前記第２の素子部は、キャパシタであり、
前記第３の素子部は、インダクタであり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項４】
前記第１の素子部は、インダクタであり、
前記第２の素子部は、キャパシタであり、
前記第３の素子部は、水晶発振子であり、
前記第４の素子部は、抵抗器であることを特徴とする請求項１記載の発振回路。
【請求項５】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、相互に直列接続されたキャパシタ及びインダクタであり、
前記第４の素子部は、水晶発振子であることを特徴とする請求項１記載の発振回路。
【請求項６】
前記第１の素子部、前記第３の素子部、及び前記第４の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であることを特徴とする請求項１記載の発振回路。
【請求項７】
前記第１の素子部及び前記第３の素子部は、キャパシタであり、
前記第２の素子部は、水晶発振子であり、
前記第４の素子部は、相互に直列接続されたインダクタ及びキャパシタであることを特徴とする請求項１記載の発振回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明に係る発振回路は、上記した問題を解決すべく、第１の電位及び第２の電位間に
接続されたＣＭＯＳインバータと、一端が前記ＣＭＯＳインバータの入力端に接続された
第１の素子部と、一端が前記ＣＭＯＳインバータの入力端に接続され、他端が前記ＣＭＯＳインバータの出力端に接続された第２の素子部と、一端が前記ＣＭＯＳインバータの出力端に接続された第３の素子部と、一端が前記第１の素子部の他端及び前記第３の素子部の他端に接続され、他端が前記第１の電位及び前記第２の電位のうちの一方に接続された第４の素子部とを含み、前記第１、第２、第３、及び第４の素子部のいずれか一つを水晶振動子としたものである。