(57)【要約】【課題】ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクトを容易に形成することができる技術を提供すること。【解決手段】半導体装置の製造方法は、（Ａ）半導体基板２０１上にゲート絶縁膜２０５を形成する工程と、（Ｂ）ゲート絶縁膜２０５上にゲート電極２０６を形成する工程と、（Ｃ）少なくとも非晶質カーボン膜２１０を表面層として含む保護膜を全面に形成する工程と、（Ｄ）エッチバックによりゲート電極２０６の側面に上記保護膜からなるサイドウォール２１０ａを形成する工程と、（Ｅ）上記非晶質カーボン膜（２１０）だけを選択的に除去する工程とを有する。【選択図】      図２Ｈ
2007067048.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）半導体基板上にゲート絶縁膜を形成する工程と、
（Ｂ）前記ゲート絶縁膜上にゲート電極を形成する工程と、
（Ｃ）少なくとも非晶質カーボン膜を表面層として含む保護膜を全面に形成する工程と、
（Ｄ）エッチバックにより前記ゲート電極の側面に前記保護膜からなるサイドウォールを形成する工程と
を有する
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
更に、（Ｅ）前記非晶質カーボン膜だけを除去する工程を有する
半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記（Ｅ）工程において、前記非晶質カーボン膜は、酸素単独ガスのガスプラズマを用いることによって除去される
半導体装置の製造方法。
【請求項４】
請求項２又は３に記載の半導体装置の製造方法であって、
更に、（ａ）前記サイドウォール及び前記ゲート電極をマスクとして用いるイオン注入により、前記半導体基板中に不純物拡散層を形成する工程を有し、
前記（ａ）工程は、前記（Ｄ）工程と前記（Ｅ）工程の間に行われる
半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置の製造方法であって、
更に、（ｂ）前記ゲート電極をマスクとして用いるイオン注入により、前記半導体基板中にＬＤＤ（Lightly Doped Drain）領域を形成する工程を有し、
前記（ｂ）工程は、前記（Ｂ）工程と前記（Ｃ）工程の間に行われる
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記（Ｃ）工程において、単層の非晶質カーボン膜が前記保護膜として形成される
半導体装置の製造方法。
【請求項７】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記（Ｃ）工程は、
（Ｃ１）シリコン窒化膜を全面に形成する工程と、
（Ｃ２）前記（Ｃ１）工程の後、前記非晶質カーボン膜を前記表面層として形成する工程と
を含む
半導体装置の製造方法。
【請求項８】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記（Ｃ）工程は、
（Ｃ１）シリコン酸化膜を全面に形成する工程と、
（Ｃ２）前記（Ｃ１）工程の後、前記非晶質カーボン膜を前記表面層として形成する工程と
を含む
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に、本発明は、ＭＩＳ（Metal Insulator Semiconductor）トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年のＭＩＳトランジスタは、ゲート電極端部の下の電界集中を緩和するため、ＬＤＤ（Lightly Doped Drain）構造を有している。ＬＤＤ構造を有するＭＩＳトランジスタの一般的な製造方法を、図１を参照しながら簡単に説明する。
【０００３】
まず、半導体基板１０１中に、フィールド酸化膜等の素子分離構造１０２、Ｐ型ウェル１０３、及びＮ型ウェル１０４が形成される。また、半導体基板１０１上に、ゲート絶縁膜１０５が形成される。次に、ゲート電極材料膜１０６として、ポリシリコン膜やポリサイド膜、あるいは、ポリメタル膜が形成される。その堆積膜を所望のパターンに応じて加工することによって、ゲート電極１０７ａが形成される。ここで、ゲート加工のために、ゲートマスク絶縁膜１０７が形成されていてもよい。その後、ゲート電極１０７ａの側面、及び半導体基板１０１の表面に対して酸化処理が施される。
【０００４】
次に、イオン注入によって、低濃度Ｎ型不純物拡散層１０８及び低濃度Ｐ型不純物拡散層１０９が半導体基板１０１中に形成される。ここで、ゲート電極１０７ａが、マスクとして用いられる。また、短チャネル効果を抑制するため、ポケットイオン注入が行われることもある。次に、単層のシリコン窒化膜、または、シリコン窒化膜/シリコン酸化膜の積層膜が、ＣＶＤ法により全面に堆積される。続いて、異方性ドライエッチングによって、堆積された膜がエッチバックされ、ゲート電極１０７ａの側面にサイドウォール１１０が形成される。
【０００５】
次に、イオン注入によって、高濃度Ｎ型不純物拡散層１１１および高濃度Ｐ型不純物拡散層１１２が半導体基板１０１中に形成される。ここで、ゲート電極１０７ａと共に上記サイドウォール１１０が、マスクとして用いられる。その後、熱処理によって、高濃度不純物拡散層１１１、１１２の活性化が行われる。次に、層間絶縁膜１１３が形成される。その後、ドライエッチングによって、層間絶縁膜１１３及びゲート絶縁膜１０５を貫通するようにコンタクトホールが形成される。そして、そのコンタクトホールを導電膜で埋めることによって、高濃度不純物拡散層１１１、１１２につながるコンタクト１１４が形成される。
【０００６】
尚、サイドウォールに関連する技術が、特許文献１に開示されている。その技術によれば、領域によってそれぞれ異なる特性のトランジスタが得られるようにサイドウォールが形成される。具体的には、まず、ある特性を有するトランジスタが形成される領域に、第１サイドウォールが形成される。そして、その第１サイドウォールを利用することによって、不純物イオンの注入が行われる。その後、第１サイドウォールは除去される。次に、別の特性を有するトランジスタが形成される領域に、第１サイドウォールと異なる第２サイドウォールが形成される。
【０００７】
【特許文献１】特開２００５−６４５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本願発明者は、次の点に着目した。ＭＩＳトランジスタを微細化するためには、隣接するゲート電極１０７ａ間の距離を縮小する必要がある。これは、隣接するサイドウォール１１０間の空間が狭くなることを意味する。その空間が狭くなると、層間絶縁膜１１３の埋設性が悪化する。更に、層間絶縁膜１１３の埋設後にコンタクトホールが形成される際、ドライエッチングによって、サイドウォール１１０を構成しているシリコン窒化膜も削られることになる。このように、ＭＩＳトランジスタの微細化に伴い、コンタクト１１４を形成するためのドライエッチングがより困難になる。
【０００９】
コンタクト１１４の加工を容易にするための方法として、層間絶縁膜１１３の堆積前に、上述のサイドウォール１１０（単層のシリコン窒化膜、または、シリコン窒化膜/シリコン酸化膜の積層膜）をウェットエッチングにより除去することが考えられる。そのウェットエッチングには、フッ酸（ＨＦ）、リン酸（Ｈ３ＰＯ４）などが用いられる。しかしながらその場合、フィールド酸化膜（素子分離構造）１０２、ゲート絶縁膜１０５、ゲートマスク絶縁膜１０７といった絶縁膜まで除去されてしまう。特に、ゲート絶縁膜１０５の一部でも不所望に除去されることは、製造されるＭＩＳトランジスタの特性及び信頼性を著しく低下させる。
【００１０】
本発明の目的は、ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクトを容易に形成することができる技術を提供することにある。
【００１１】
本発明の他の目的は、ゲート絶縁膜や素子分離構造に損傷を与えることなく、コンタクトが形成される空間を拡大することができる技術を提供することにある。
【００１２】
本発明の更に他の目的は、ゲート絶縁膜や素子分離構造に影響を与えることなく選択的に除去され得るサイドウォールを提供することにある。
【課題を解決するための手段】
【００１３】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明に係る半導体装置の製造方法は、（Ａ）半導体基板（２０１）上にゲート絶縁膜（２０５）を形成する工程と、（Ｂ）ゲート絶縁膜（２０５）上にゲート電極（２０７ａ）を形成する工程と、（Ｃ）少なくとも非晶質カーボン膜（２１０）を表面層として含む保護膜を全面に形成する工程と、（Ｄ）エッチバックによりゲート電極（２０７ａ）の側面に保護膜からなるサイドウォール（２１０ａ）を形成する工程と、（Ｅ）非晶質カーボン膜（２１０）を除去する工程とを有する。
【００１５】
その非晶質カーボン膜（２１０）は、他の構成材料に対して無限大の選択比で除去され得る。例えば、酸素単独ガスのガスプラズマを用いることによって、非晶質カーボン膜（２１０）だけを選択的に除去することが可能である。よって、上記（Ｅ）工程では、ゲート絶縁膜（２０５）や素子分離構造（２０２）に影響を与えることなく、サイドウォール（２１０ａ）の少なくとも一部が除去される。すなわち、ゲート絶縁膜（２０５）や素子分離構造（２０２）に損傷を与えることなく、コンタクト（２１５）が形成される空間を拡大することが可能となる。従って、その広がった空間に、層間絶縁膜（２１３）を埋め込むことが容易になり、また、コンタクト（２１５）を形成することが容易になる。このように、本発明によれば、ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクト（２１５）を容易に形成することが可能になる。
【００１６】
そのコンタクト（２１５）に接続するソース／ドレインとしての高濃度不純物拡散層（２１１，２１２）に関しては、上記（Ｄ）工程と上記（Ｅ）工程の間に形成されればよい。具体的には、上記（Ｄ）工程の後、サイドウォール（２１０ａ）及びゲート電極（２０７ａ）をマスクとして用いるイオン注入が行われる。これにより、半導体基板（２０１）中に高濃度不純物拡散層（２１１，２１２）が自己整合的に形成される。
【００１７】
また、ＬＤＤ領域（２０８，２０９）に関しては、上記（Ｂ）工程と上記（Ｃ）工程の間に形成されればよい。具体的には、上記（Ｂ）工程の後、ゲート電極（２０７ａ）をマスクとして用いるイオン注入が行われる。これにより、半導体基板（２０１）中にＬＤＤ領域（２０８，２０９）が自己整合的に形成される。活性領域中のＬＤＤによって、製造されるＭＩＳトランジスタの特性が向上する。
【００１８】
上述の保護膜は、例えば、単層の非晶質カーボン膜（２１０）である。その場合、上記（Ｃ）工程において、単層の非晶質カーボン膜（２１０）が保護膜として形成される。また、上述の保護膜は、シリコン窒化膜（３１０ｂ）と非晶質カーボン膜（３１０）を含む積層膜であってもよい。その場合、上記（Ｃ）工程は、（Ｃ１）シリコン窒化膜（３１０ｂ）を全面に形成する工程と、（Ｃ２）非晶質カーボン膜（２１０）を表面層として形成する工程とを含む。また、上述の保護膜は、シリコン酸化膜（３１０ｂ）と非晶質カーボン膜（３１０）を含む積層膜であってもよい。その場合、上記（Ｃ）工程は、（Ｃ１）シリコン酸化膜（３１０ｂ）を全面に形成する工程と、（Ｃ２）非晶質カーボン膜（３１０）を表面層として形成する工程とを含む。
【発明の効果】
【００１９】
本発明に係るサイドウォールは、少なくとも非晶質カーボン膜を表面層として含んでおり、その非晶質カーボン膜は、他の構成要素に対して無限大の選択比で除去され得る。従って、ゲート絶縁膜や素子分離構造に影響を与えることなく、そのサイドウォールの少なくとも一部を除去することが可能である。すなわち、ゲート絶縁膜や素子分離構造に損傷を与えることなく、コンタクトが形成される空間を拡大することができる。従って、ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクトを容易に形成することが可能となる。また、層間絶縁膜の埋め込み性が向上する。このように、本発明に係る半導体装置の製造方法によれば、信頼性の高いＭＩＳトランジスタが提供される。
【発明を実施するための最良の形態】
【００２０】
添付図面を参照して、本発明に係る半導体装置の製造方法を説明する。本実施の形態においては、例として、ＬＤＤ構造を有するＭＩＳトランジスタが製造される。
【００２１】
（第１の実施の形態）
図２Ａ〜図２Ｋは、本発明の第１の実施の形態に係る製造工程を順番に示す断面図である。まず、図２Ａに示されるように、半導体基板２０１中に素子分離構造２０２が形成される。半導体基板２０１は、例えば、Ｐ型不純物が導入された単結晶シリコン基板である。素子分離構造２０２は、例えば、ＳＴＩ（Shallow Trench Isolation）構造である。
【００２２】
次に、図２Ｂに示されるように、素子分離構造２０２で囲まれた半導体基板２０１中の領域に、Ｐ型ウェル２０３及びＮ型ウェル２０４が形成される。Ｐ型ウェル２０３は、Ｎ型ウェルとなる領域をフォトレジストでマスクし、イオン注入法によりＰ型不純物（例えば、ボロン（Ｂ）やフッ化ボロン（ＢＦ２））を注入することにより形成される。同様に、Ｎ型ウェル２０４は、Ｐ型ウェル２０３をフォトレジストでマスクし、イオン注入法によりＮ型不純物（例えば、リン（Ｐ）や砒素（Ａｓ））を注入することにより形成される。また、半導体基板２０１に導入された不純物を電気的に活性化させるために、熱処理が行われる。
【００２３】
次に、図２Ｃに示されるように、半導体基板２０１上にゲート絶縁膜２０５が形成される。このゲート絶縁膜２０５は、例えば、熱酸化法やＩＳＳＧ酸化（In-Situ Steam Generated Oxidation）法によって形成されるシリコン酸化膜である。また、ゲート絶縁膜２０５として、酸化シリコン膜よりも誘電率の高いＨｉｇｈ−ｋ膜が使用されてもよい。続いて、ゲート絶縁膜２０５上に、ゲート電極の材料となる膜２０６が形成される。そのゲート電極材料膜２０６としては、単層のポリシリコン膜、ポリシリコン膜とタングステンシリサイド膜の積層膜（ポリサイドゲート膜）、ポリシリコン膜とタングステン膜の積層膜（ポリメタルゲート膜）などが挙げられる。続いて、ゲート電極加工用のゲートマスク絶縁膜２０７が、ＣＶＤ法によってゲート電極材料膜２０６上に形成される。このゲートマスク絶縁膜２０７としては、シリコン窒化膜、シリコン酸化膜、または、シリコン窒化膜/シリコン酸化膜の積層膜等が挙げられる。尚、このゲートマスク絶縁膜２０７は、無くてもよい。
【００２４】
次に、レジストが全面に塗布され、フォトリソグラフィー技術によって所望のパターンを有するレジストマスクが形成される。そのレジストマスクを用いた異方性ドライエッチングにより、所望のパターンに応じた領域のゲートマスク絶縁膜２０７及びゲート電極材料膜２０６が削られる。フォトレジストが除去されると、図２Ｄに示されるように、ゲート絶縁膜２０５上に形成されたゲート電極２０７ａが得られる。尚、上記レジストマスクを用いてゲートマスク絶縁膜２０７を異方性ドライエッチング法により加工した後、そのレジストマスクが酸素ガスプラズマにより除去されてもよい。この場合、加工されたゲートマスク絶縁膜２０７を次のマスクとして用いることにより、ゲート電極材料膜２０６が異方性ドライエッチングで加工される。この場合でも、図２Ｄに示される構造が得られる。
【００２５】
次に、図２Ｅに示されるように、ゲート電極２０７ａをマスクとして用いるイオン注入によって、半導体基板２０１の表層部にＬＤＤ（Lightly Doped Drain）領域２０８，２０９が自己整合的に形成される。具体的には、イオン注入法によって、Ｐ型ウェル２０３及びＮ型ウェル２０４のそれぞれに、低濃度Ｎ型不純物拡散層２０８及び低濃度Ｐ型不純物拡散層２０９が形成される。イオン注入されるＮ型不純物としては、例えばリン（Ｐ）や砒素（Ａｓ）が用いられる。また、イオン注入されるＰ型不純物としては、例えばボロン（Ｂ）やフッ化ボロン（ＢＦ２）が用いられる。イオン注入が行われた後、不純物を電気的に活性化させるために熱処理が行われてもよい。
【００２６】
次に、図２Ｆに示されるように、単層の非晶質カーボン膜２１０が全面に形成される。この非晶質カーボン膜２１０は、プラズマ励起のＣＶＤ法により堆積され、原料ガスとしてはプロピレンが用いられる。また、非晶質カーボン膜２１０の膜厚は、ＭＩＳトランジスタの特性に要求されるＬＤＤ構造やサイドウォールのサイズに依存して決定される。
【００２７】
次に、異方性ドライエッチングによって、非晶質カーボン膜２１０のエッチバックが行われる。その結果、図２Ｇに示されるように、ゲート電極２０７ａの側面にサイドウォール２１０ａが形成される。非晶質カーボン２１０に対する異方性ドライエッチングには、例えば、Ｏ２/Ａｒの混合ガスが用いられる。形成されるサイドウォール２１０ａは、単層の非晶質カーボン膜２１０からなり、その表面層も非晶質カーボン膜２１０である。
【００２８】
次に、図２Ｈに示されるように、ゲート電極２０７ａ及び上記サイドウォール２１０ａをマスクとして用いるイオン注入によって、半導体基板２０１の表層部にソース・ドレイン拡散層２１１、２１２が自己整合的に形成される。具体的には、イオン注入法によって、Ｐ型ウェル２０３及びＮ型ウェル２０４のそれぞれに、高濃度Ｎ型不純物拡散層２１１及び高濃度Ｐ型不純物拡散層２１２が形成される。イオン注入されるＮ型不純物としては、例えばリン（Ｐ）や砒素（Ａｓ）が用いられる。また、イオン注入されるＰ型不純物としては、例えばボロン（Ｂ）やフッ化ボロン（ＢＦ２）が用いられる。尚、これら高濃度不純物拡散層２１１，２１２のそれぞれにおける不純物濃度は、上述の低濃度不純物拡散層２０８，２０９における不純物濃度よりも相対的に高い。
【００２９】
次に、図２Ｉに示されるように、非晶質カーボン膜２１０からなるサイドウォール２１０ａが、全面的に除去される。この工程は、非晶質カーボン膜２１０だけが除去されるように行われる。つまり、非晶質カーボン膜２１０は、他の構成材料に対して無限大の選択比で除去される。非晶質カーボン膜２１０だけを選択的に除去するためには、例えば、酸素単独ガスのガスプラズマが用いられればよい。このように、本実施の形態によれば、ゲート絶縁膜２０５や素子分離構造２０２に影響を与えることなく、非晶質カーボン膜２１０だけが除去される。サイドウォール２１０ａは単層の非晶質カーボン膜２１０から構成されているので、本実施の形態においては、サイドウォール２１０ａが全て除去されることになる。従って、そのサイドウォール２１０ａの分だけ、後にコンタクトが形成される空間が拡大する。尚、非晶質カーボン膜２１０が除去された後、高濃度不純物拡散層２１１，２１２を電気的に活性化させるために、熱処理が行われる場合もある。
【００３０】
次に、図２Ｊに示されるように、薄いシリコン窒化膜２１４が全面に形成された後、層間絶縁膜２１３が形成される。この層間絶縁膜２１３は、シリコン酸化膜であり、例えばＣＶＤ法により堆積される。層間絶縁膜２１３表面の平坦化には、ＣＭＰ（Chemical Mechanical Polishing）法が使用される。上述の通り、ゲート絶縁膜２０５や素子分離構造２０２に損傷を与えることなく、コンタクトが形成される空間は拡大している。そのため、その空間に層間絶縁膜２１３を埋め込むことが容易になる、すなわち、層間絶縁膜２１３の“埋め込み性”が向上している。尚、薄いシリコン窒化膜２１４は、上述のサイドウォール２１０ａの厚さより十分薄くなるように形成されると好適である。
【００３１】
次に、ドライエッチングによって、層間絶縁膜２１３及びゲート絶縁膜２０５を貫通するようにコンタクトホールが形成される。そして、そのコンタクトホールを導電膜で埋めることにより、図２Ｋに示されるように、高濃度不純物拡散層２１１、２１２につながるコンタクト２１５が形成される。このようにして、要求されたＬＤＤ構造を有するＭＩＳトランジスタが製造される。
【００３２】
以上に説明されたように、本実施の形態に係るサイドウォール２１０ａは、非晶質カーボン膜２１０を表面層として含んでおり、他の構成要素に対して無限大の選択比で除去される。従って、サイドウォール２１０ａ除去時に、ゲート絶縁膜２０５や素子分離構造２０２の形状が損なわれることが防止される。このことは、製造されるＭＩＳトランジスタの特性や信頼性が劣化することを防止する。
【００３３】
また、サイドウォール２１０ａが除去されるため、コンタクト２１５が形成される空間が拡大する。従って、層間絶縁膜２１３の埋め込み性が向上する。そして、サイドウォール２１０ａが残存しないため、コンタクト２１５が従来のようなシリコン窒化膜やシリコン酸化膜等で形成されたサイドウォールに接することがない。そのため、コンタクト２１５（コンタクトホール）を形成するためのドライエッチングが容易となる。このように、本実施の形態によれば、ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクト２１５を容易に形成することが可能となる。
【００３４】
更に、ＬＤＤ構造は、ＭＩＳトランジスタの特性の向上に寄与している。本実施の形態によれば、優れた信頼性を持つＭＩＳトランジスタが提供される。
【００３５】
（第２の実施の形態）
サイドウォールの材料は、第１の実施の形態で示された単層の非晶質カーボン膜２１０に限られない。少なくとも非晶質カーボン膜を表面層として含む保護膜が用いられれば、本発明による効果は得られる。例えば、シリコン窒化膜と非晶質カーボン膜の積層膜が用いられる。あるいは、シリコン酸化膜と非晶質カーボン膜の積層膜が用いられてもよい。いずれの場合においても、非晶質カーボン膜は、積層膜の最上面に形成される。
【００３６】
本実施の形態に係るＭＩＳトランジスタの製造工程を、図３Ａ〜図３Ｄを参照しながら以下に説明する。本実施の形態に係る製造工程は、第１の実施の形態で示された製造工程と途中まで同じであり、図２Ａ〜図２Ｅで示された工程と同じ工程が最初に実行される。その結果、図３Ａに示されるように、半導体基板３０１中に、素子分離構造３０２、Ｐ型ウェル３０３、Ｎ型ウェル３０４、低濃度不純物拡散層（ＬＤＤ）３０８，３０９が形成されている。また、半導体基板３０１上に、ゲート絶縁膜３０５を介してゲート電極３０７ａが形成されている。ゲート電極３０７ａは、ゲート電極材料膜３０６とゲートマスク絶縁膜３０７からなる。
【００３７】
次に、同じく図３Ａに示されるように、シリコン窒化膜３１０ｂまたはシリコン酸化膜３１０ｂが、ＣＶＤ法によって全面に形成される。以下の説明においては、シリコン窒化膜３１０ｂの場合が例として説明される。シリコン酸化膜３１０ａの場合であっても、以下に示される工程は同じである。コンタクトが形成される空間を確保するために、このシリコン窒化膜３１０ｂは、できる限り薄く形成されることが望ましい。続いて、非晶質カーボン膜３１０が、ＣＶＤ法によりシリコン窒化膜３１０ｂ上に形成される。後に形成されるサイドウォールのサイズは、シリコン窒化膜３１０ｂの膜厚と非晶質カーボン膜３１０の膜厚の和により決まる。よって、ＭＩＳトランジスタの要求されるサイドウォールサイズに応じて、非晶質カーボン膜３１０の膜厚が決定される。
【００３８】
次に、異方性ドライエッチングによって、非晶質カーボン膜３１０及びシリコン窒化膜３１０ｂの積層膜のエッチバックが行われる。その結果、図３Ｂに示されるように、ゲート電極３０７ａの側面にサイドウォール３１０ａが形成される。この異方性ドライエッチングにおいて、まず非晶質カーボン膜３１０をエッチバックするために、例えばＯ２/Ａｒの混合ガスが最初に用いられる。そして、下地であるシリコン窒化膜３１０ｂが露出した時点で、エッチングガスは、例えばＣＨＦ３/ＣＦ４/Ｏ２/Ａｒの混合ガスに切り替えられる。その混合ガスによって、シリコン窒化膜３１０ｂがエッチバックされる。その結果形成されるサイドウォール３１０ａは、シリコン窒化膜３１０ｂと非晶質カーボン膜２１０の積層膜からなり、その表面層は非晶質カーボン膜２１０である。
【００３９】
次に、第１の実施の形態と同様に、ゲート電極３０７ａ及びサイドウォール３１０ａをマスクとして用いるイオン注入によって、半導体基板３０１の表層部にソース・ドレイン拡散層３１１、３１２が自己整合的に形成される。具体的には、イオン注入法によって、Ｐ型ウェル３０３及びＮ型ウェル３０４のそれぞれに、高濃度Ｎ型不純物拡散層３１１及び高濃度Ｐ型不純物拡散層３１２が形成される。
【００４０】
次に、サイドウォール３１０ａの非晶質カーボン膜３１０だけが選択的に除去される。非晶質カーボン膜３１０だけを選択的に除去するためには、例えば、酸素単独ガスのガスプラズマが用いられればよい。その結果、図３Ｃに示されるように、ゲート電極３０７ａの側面には、シリコン窒化膜３１０ｂで形成されたサイドウォールのみが残存することになる。そして、除去された非晶質カーボン膜３１０の分だけ、後にコンタクトが形成される空間が拡大している。
【００４１】
次に、第１の実施の形態と同様に、薄いシリコン窒化膜３１４が全面に形成された後、層間絶縁膜３１３が形成される。続いて、層間絶縁膜３１３及びゲート絶縁膜３０５を貫通するようにコンタクトホールが形成された後、高濃度不純物拡散層３１１、３１２につながるコンタクト３１５が形成される。このようにして、図３Ｄに示されるように、ＬＤＤ構造を有するＭＩＳトランジスタが製造される。
【００４２】
以上に説明されたように、本実施の形態に係るサイドウォール３１０ａは、非晶質カーボン膜３１０を表面層として含んでおり、他の構成要素に対して無限大の選択比で除去される。従って、非晶質カーボン膜３１０除去時に、ゲート絶縁膜３０５や素子分離構造３０２の形状が損なわれることが防止される。このことは、製造されるＭＩＳトランジスタの特性や信頼性が劣化することを防止する。
【００４３】
また、サイドウォール３１０ａの一部が除去されるため、隣接するサイドウォール３１０ａ間の空間、すなわちコンタクト３１５が形成される空間が拡大する。従って、層間絶縁膜３１３の埋め込み性が向上し、また、コンタクト３１５を容易に形成することが可能となる。このように、本実施の形態によれば、ＭＩＳトランジスタの特性及び信頼性を損なうことなく、コンタクト３１５を容易に形成することが可能となる。更に、ＬＤＤ構造は、ＭＩＳトランジスタの特性の向上に寄与している。本実施の形態によれば、優れた信頼性を持つＭＩＳトランジスタが提供される。
【図面の簡単な説明】
【００４４】
【図１】図１は、従来のＭＩＳトランジスタの構造を示す断面図である。
【図２Ａ】図２Ａは、本発明の第１の実施の形態に係るＭＩＳトランジスタの製造工程を示す断面図である。
【図２Ｂ】図２Ｂは、図２Ａに示された工程の次の工程を示す断面図である。
【図２Ｃ】図２Ｃは、図２Ｂに示された工程の次の工程を示す断面図である。
【図２Ｄ】図２Ｄは、図２Ｃに示された工程の次の工程を示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄに示された工程の次の工程を示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅに示された工程の次の工程を示す断面図である。
【図２Ｇ】図２Ｇは、図２Ｆに示された工程の次の工程を示す断面図である。
【図２Ｈ】図２Ｈは、図２Ｇに示された工程の次の工程を示す断面図である。
【図２Ｉ】図２Ｉは、図２Ｈに示された工程の次の工程を示す断面図である。
【図２Ｊ】図２Ｊは、図２Ｉに示された工程の次の工程を示す断面図である。
【図２Ｋ】図２Ｋは、図２Ｊに示された工程の次の工程を示す断面図である。
【図３Ａ】図３Ａは、本発明の第２の実施の形態に係るＭＩＳトランジスタの製造工程を示す断面図である。
【図３Ｂ】図３Ｂは、図３Ａに示された工程の次の工程を示す断面図である。
【図３Ｃ】図３Ｃは、図３Ｂに示された工程の次の工程を示す断面図である。
【図３Ｄ】図３Ｄは、図３Ｃに示された工程の次の工程を示す断面図である。
【符号の説明】
【００４５】
１０１  半導体基板
１０２  素子分離構造
１０３  Ｐ型ウェル
１０４  Ｎ型ウェル
１０５  ゲート絶縁膜
１０６  ゲート電極材料膜
１０７  ゲートマスク絶縁膜
１０７ａ  ゲート電極
１０８  低濃度Ｎ型不純物拡散層
１０９  低濃度Ｐ型不純物拡散層
１１０  サイドウォール
１１１  高濃度Ｎ型不純物拡散層
１１２  高濃度Ｐ型不純物拡散層
１１３  層間絶縁膜
１１４  コンタクト
２０１  半導体基板 
２０２  素子分離構造
２０３  Ｐ型ウェル
２０４  Ｎ型ウェル
２０５  ゲート絶縁膜
２０６  ゲート電極材料膜
２０７  ゲートマスク絶縁膜
２０７ａ  ゲート電極
２０８  低濃度Ｎ型不純物拡散層
２０９  低濃度Ｐ型不純物拡散層
２１０  非晶質カーボン膜
２１０ａ  サイドウォール
２１１  高濃度Ｎ型不純物拡散層
２１２  高濃度Ｐ型不純物拡散層
２１３  層間絶縁膜
２１４  シリコン窒化膜
２１５  コンタクト
３０１  半導体基板
３０２  素子分離構造
３０３  Ｐ型ウェル
３０４  Ｎ型ウェル
３０５  ゲート絶縁膜
３０６  ゲート電極材料膜
３０７  ゲートマスク絶縁膜
３０７ａ  ゲート電極
３０８  低濃度Ｎ型不純物拡散層
３０９  低濃度Ｐ型不純物拡散層
３１０  非晶質カーボン膜
３１０ａ  サイドウォール 
３１０ｂ  シリコン窒化膜またはシリコン酸化膜
３１１  高濃度Ｎ型不純物拡散層
３１２  高濃度Ｐ型不純物拡散層
３１３  層間絶縁膜
３１４  シリコン窒化膜
３１５  コンタクト
【図１】
2007067048.tif 000003
【図２Ａ】
2007067048.tif 000004
【図２Ｂ】
2007067048.tif 000005
【図２Ｃ】
2007067048.tif 000006
【図２Ｄ】
2007067048.tif 000007
【図２Ｅ】
2007067048.tif 000008
【図２Ｆ】
2007067048.tif 000009
【図２Ｇ】
2007067048.tif 000010
【図２Ｈ】
2007067048.tif 000011
【図２Ｉ】
2007067048.tif 000012
【図２Ｊ】
2007067048.tif 000013
【図２Ｋ】
2007067048.tif 000014
【図３Ａ】
2007067048.tif 000015
【図３Ｂ】
2007067048.tif 000016
【図３Ｃ】
2007067048.tif 000017
【図３Ｄ】
2007067048.tif 000018