(57)【要約】【課題】  本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。【解決手段】  回路パターンが形成されたウエーハをチップ８０に個片化するステップと、チップ８０のうち、回路パターンが形成されている面側を、リール状支持体７０の所定位置に貼り付けることにより、チップ８０をリール状支持体７０に保持するステップと、チップ８０のうち、回路パターンが形成されていない面側を研削することにより、チップ８０の厚さを薄くするステップと、チップ８０を、基板９０の所定位置に実装するステップと、チップ８０をリール状支持体７０から剥離するステップとを備えることを特徴とする。【選択図】  図１
2007005366.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、前記回路パターンが形成されている面側を、リール状支持体の所定位置に貼り付けることにより、前記チップを前記リール状支持体に保持するステップと、
前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと、
前記チップを、基板の所定位置に実装するステップと、
前記チップを前記リール状支持体から剥離するステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記チップは、スルーホール電極を有し、前記チップの厚さを薄くするステップを行った後、前記チップのうち、前記回路パターンが形成されていない面側における、前記スルーホール電極を除く部分を、所望の厚さだけ除去することにより、前記スルーホール電極の一部を前記チップから露出させるステップをさらに備え、
前記実装するステップでは、前記チップの前記スルーホール電極と前記基板の基板電極とを接続して実装することを特徴とする半導体装置の製造方法。
【請求項３】
前記チップの厚さを薄くするステップでは、前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを２０μｍ以下にすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、接続用電極が形成されている面側を、リール状基板の所定位置に実装するステップと、
前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記チップの厚さを薄くするステップでは、前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを２０μｍ以下にすることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体製造プロセスは、回路パターンの形成を行う前工程と後工程に分類され、後工程は、さらに組立工程と検査工程に分類される。
【０００３】
組立工程には、ウエーハの厚さを薄くするバックグラインド工程と、ウエーハをチップに個片化するダイシング工程があり、先にバックグラインド工程を行った後、ダイシング工程を行う方法と、先にダイシング工程を行った後、バックグラインド工程を行う方法とがある。
【０００４】
先にバックグラインド工程を行う方法は、まずウエーハの表面（回路パターンが形成されている面）にバックグラインド用テープを貼り付け、ウエーハの裏面（回路パターンが形成されていない面）を研削した後、バックグラインド用テープを剥離した上で、ウエーハをダイシング用テープに貼り付け、ウエーハをチップに個片化する。
【０００５】
そして、チップをダイシング用テープから剥離するピックアップを行った後、配線パターンが形成された基板にチップを実装する。
【０００６】
先にダイシング工程を行う方法は、まずウエーハの裏面に対していわゆるハーフカットのダイシングを行うことにより、チップの境界線に沿って溝を形成した後、ウエーハの表面にバックグラインド用テープを貼り付け、ウエーハの裏面を研削することにより、ウエーハの厚さを薄くすると共に、ウエーハをチップに個片化する。
【０００７】
そして、チップをバックグラインド用テープから剥離するピックアップを行った後、チップを基板に実装する。
【０００８】
このように、かかる２つの方法のうち、いずれの方法を採用しても、チップを基板に実装するためには、テープからチップを剥離するピックアップを行う必要がある。
【０００９】
ここで、ピックアップを行う方法としては、いわゆるピン方式とピンレス方式がある。
【００１０】
ピン方式とは、突き上げピンと呼ばれるピンによって、テープ越しにチップを押すことにより、チップをテープから剥離した後、移送コレットによってチップを移送し、基板に実装する方式である。このピン方式によれば、厚さが４０μｍ程度のチップを扱うことができる。
【００１１】
ピンレス方式とは、テープによって保持されているチップを、多孔性のポーラステーブル上に載置して保持した後、テープを剥離した上で、上方から移送コレットによってチップを剥離して移送することにより、チップを基板に実装する方式である。このピンレス方式によれば、厚さが２０μｍ程度のチップを扱うことができる。
【００１２】
ところで、近年では、電子機器の薄型化に伴って、チップの厚さも薄くすることが求められている。
【００１３】
しかし、これらピン方式及びピンレス方式のうち、いずれの方式を採用しても、チップの厚さを例えば２０μｍ以下と薄くすると、チップをピックアップする際、チップが破損し易くなる問題が生じ、これにより厚さが２０μｍ以下のチップをピックアップすると歩留まりが低下する問題があった。
【００１４】
さらに、チップをピックアップした後においても、チップの厚さが薄いと、チップの強度が大幅に低下することにより、チップが破損し易く、またチップの反りが大きくなることや、チップが一定の形状を維持することができずに変形し易くなることにより、例えばボイドや位置ずれなどの実装不良が発生するという問題があった。
【００１５】
以下、バックグラインド工程及びダイシング工程に関する文献名を記載する。
【特許文献１】特開２０００−２６９１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の一態様による半導体装置の製造方法によれば、
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、前記回路パターンが形成されている面側を、リール状支持体の所定位置に貼り付けることにより、前記チップを前記リール状支持体に保持するステップと、
前記チップのうち、前記回路パターンが形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと、
前記チップを、基板の所定位置に実装するステップと、
前記チップを前記リール状支持体から剥離するステップと
を備えることを特徴とする。
【００１８】
また本発明の一態様による半導体装置の製造方法によれば、
回路パターンが形成されたウエーハをチップに個片化するステップと、
前記チップのうち、接続用電極が形成されている面側を、リール状基板の所定位置に実装するステップと、
前記チップのうち、前記接続用電極が形成されていない面側を研削することにより、前記チップの厚さを薄くするステップと
を備えることを特徴とする。
【発明の効果】
【００１９】
本発明の半導体装置の製造方法によれば、歩留まりの低下を抑制しながら半導体装置を薄厚化することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。
【００２１】
（１）第１の実施の形態
図１に、本発明の第１の実施の形態による半導体装置の製造装置１０を示す。この製造装置１０は、リール搭載ユニット２０と、薄厚加工ユニット３０と、鏡面加工ユニット４０と、ダイレクトマウントユニット５０とを有する。
【００２２】
リール状支持体７０は、例えばリール状のテープに粘着剤を塗布した粘着テープからなり、リール搭載ユニット２０と、薄厚加工ユニット３０と、鏡面加工ユニット４０と、ダイレクトマウントユニット５０とに渡って設けられ、個片化されたチップ８０を保持及び搬送する。
【００２３】
なお、リール状支持体７０は、例えばポリオレフィン（Ｐｏ）、ポリエチレン・テレフタラート（ＰＥＴ）、塩化ビニルなどの材料からなり、その厚さは、５０〜３００μｍである。
【００２４】
ここで、かかる製造装置１０による半導体装置の製造方法について説明する。まず始めに、前工程（ウエーハプロセス）を行うことによって回路パターンが形成されたウエーハを、ダイシング用テープに貼り付けた後、例えばダイヤモンドブレードを用いてダイシングを行うことにより、ウエーハをチップに個片化するダイシング工程を実行する。
【００２５】
なお、ウエーハをチップに個片化する方法としては、レーザや劈開（半導体結晶の特定の方向に力を加えて、半導体結晶を結晶面に沿って割ること）による方法を使用しても良い。
【００２６】
そして、ピックアップ装置によって、個片化されたチップをダイシング用テープから剥離し、当該剥離されたチップをリール搭載ユニット２０に供給する。
【００２７】
リール搭載ユニット２０は、このチップ８０の表面（回路パターンが形成されている面）を、リール状支持体７０のうち、粘着剤が塗布された粘着面に貼り付けることにより、チップ８０をリール状支持体７０に順次搭載する。
【００２８】
チップ８０は、リール状支持体７０によって所定の速度で搬送され、リール搭載ユニット２０から薄厚加工ユニット３０に順次供給される。
【００２９】
薄厚加工ユニット３０は、チップ８０の厚さを薄くするバックグラインド工程を行うユニットであり、例えば裏面研削（ＢＳＧ：Back Side Grinding）と呼ばれる方法によって、チップ８０の裏面（回路パターンが形成されていない面）を研削することにより、厚さが例えば２０μｍになるまでチップ８０を研削する。
【００３０】
裏面研削方法は、図２に示すように、円盤状の研削盤１００を、チップ８０の裏面８０Ｂに対して略水平状態になるように配置した上で、図中矢印ａ１０に示す方向に回転させながら、上方からチップ８０の裏面８０Ｂに向かって図中矢印ａ２０に示す方向に移動させることにより、チップ８０の裏面８０Ｂ側を研削し、当該チップ８０の厚さを薄くする。
【００３１】
なお、図３に示すように、研削盤１１０の下面１１０Ａの大きさがチップ８０の裏面８０Ｂより小さい場合には、研削盤１１０を、図中矢印ａ３０に示す方向に回転させながら、図中矢印ａ４０方向に移動させることにより、チップ８０の裏面８０Ｂ側を所定量研削する。そして、研削盤１１０を一旦元の位置に戻した後、図中矢印ａ５０に示す方向に所定距離移動させた上で、再び図中矢印ａ４０方向に移動させて、チップ８０の裏面８０Ｂ側を所定量研削する。これ以降、上述した動作を繰り返すことにより、チップ８０の厚さを薄くする。
【００３２】
また、チップ８０の厚さを薄くする方法としては、ダイシングによる平面研削方法を使用しても良い。このダイシングによる平面研削方法は、図４に示すように、円盤状の研削盤１２０を、チップ８０の裏面８０Ｂに対して垂直状態になるように配置した上で、図中矢印ａ６０に示す方向に回転させながら、図中矢印ａ７０に示す方向に移動させることにより、チップ８０の裏面８０Ｂ側を研削し、当該チップ８０の厚さを薄くする。
【００３３】
薄厚化されたチップ８０は、リール状支持体７０によって所定の速度で搬送され、薄厚加工ユニット３０から鏡面加工ユニット４０に供給される。
【００３４】
鏡面加工ユニット４０は、チップ８０を薄厚化する際に当該チップ８０の裏面側に形成されたすじを除去するため、ＣＭＰ（Chemical Mechanical Polishing）によって、チップ８０の裏面側を例えば５μｍ程度除去することにより、チップ８０の厚さを例えば１５μｍ程度にまで薄くする。なお、鏡面加工を施す方法としては、ＣＭＰではなく、例えばウエットエッチング、ドライポリッシュ、プラズマエッチングなどを用いても良い。
【００３５】
鏡面加工が施されたチップ８０は、リール状支持体７０によって所定の速度で搬送され、鏡面加工ユニット４０からダイレクトマウントユニット５０に供給される。
【００３６】
ダイレクトマウントユニット５０には、リール状支持体７０と直交する方向に、配線パターンが形成された基板９０が配置されている。
【００３７】
ダイレクトマウントユニット５０は、チップ８０の裏面又は基板９０に所定の接着剤を付け、チップ８０と基板９０の位置決めを行って密着させた後、必要に応じて圧力及び熱を加えることにより、チップ８０を基板９０に接着及び固定して実装する。
【００３８】
なお、この場合、接着剤として、例えばダイボンディング材や銀ペーストなどの液状の接着剤を塗布しても良く、また例えばポリミドなどのフィルム状の接着剤を貼り付けても良い。
【００３９】
そして、ダイレクトマウントユニット５０は、チップ８０が基板９０に貼り付けられた状態で、リール状支持体７０をチップ８０から引き離すことにより、チップ８０をリール状支持体７０から剥離する。チップ８０が剥離されたリール状支持体７０は、巻き取られて回収される。
【００４０】
なお、リール状支持体７０としては、例えば紫外線硬化型粘着テープ（ＵＶテープ）を使用しても良く、この場合、チップ８０を基板９０に固着した後、当該ＵＶテープに紫外線照射を行って、ＵＶテープの粘着力を低下させることにより、チップ８０を剥離させ易くしても良い。
【００４１】
その後、チップ８０が実装された基板９０に対して、ボンディングやモールド（封止）などの所望の工程を行うことにより、半導体パッケージを製造する。
【００４２】
このように本実施の形態によれば、薄厚化されたチップ８０を、リール状支持体７０に保持した状態で、基板９０に実装した後、リール状支持体７０からチップ８０を剥離することにより、チップ８０を基板９０に実装する際、薄厚化されたチップ８０をリール状支持体７０から剥離する必要がなく、チップ８０が破損することを抑制することができ、また実装不良が発生することを抑制することができる。
【００４３】
なお上述の第１の実施の形態は一例であって、本発明を限定するものではない。例えば図５に示すように、基板に実装するチップとして、スルーホール電極２００Ａが形成されたチップ２００を使用しても良い。
【００４４】
この場合、チップ２００の厚さを薄くする薄厚加工を行った後、図６に示すように、例えばウエットエッチングやプラズマエッチングなどによって鏡面加工を施すことにより、スルーホール電極２００Ａの一部をチップ２００から露出させる。
【００４５】
図７に示すように、チップ２００と基板２１０の位置決めを行った後、必要に応じて圧力、熱、超音波を加えて、チップ２００のスルーホール電極２００Ａと基板２１０の基板電極２１０Ａとを接合することにより、チップ２００を基板２１０に実装する。その後、チップ２００と基板２１０の間に存在する隙間に、例えばアンダーフィルなどの封止材料を注入する。
【００４６】
（２）第２の実施の形態
図８に、本発明の第２の実施の形態による半導体装置の製造装置３００を示す。この製造装置３００は、リール搭載ユニット３１０と、薄厚加工ユニット３０と、鏡面加工ユニット４０とを有する。
【００４７】
リール状基板３２０は、例えば配線パターンが形成されたリール状の基板からなり、リール搭載ユニット３１０と、薄厚加工ユニット３０と、鏡面加工ユニット４０とに渡って設けられ、個片化されたチップ３３０を実装及び搬送する。
【００４８】
このリール状基板３２０のうち、チップを実装する実装面側には、チップを実装するための領域が所定の間隔で形成され、当該領域には、接続用の電極が所定位置に形成されている。リール状基板３２０は、例えばガラスエポキシ、ポリイミド、銅（Ｃｕ）などの材料からなり、その厚さは、５０〜１０００μｍである。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。
【００４９】
本実施の形態の場合、リール状基板３２０に実装するチップとして、表面にバンプと呼ばれる突起状の電極が形成されたチップ３３０を使用する。
【００５０】
リール搭載ユニット３１０は、チップ３３０の電極とリール状基板３２０の電極との位置決めを行って密着させた後、必要に応じて圧力、熱、超音波などを加えることにより、チップ３３０をリール状基板３２０に接着及び固定して、フリップチップ実装を行う。その後、チップ３３０とリール状基板３２０の間に存在する隙間に、封止材料を注入する。
【００５１】
チップ３３０は、リール状基板３２０によって所定の速度で、リール搭載ユニット３１０から薄厚加工ユニット３０及び鏡面加工ユニット４０に順次搬送され、第１の実施の形態と同様に、チップ３３０に対して薄厚加工及び鏡面加工が施される。
【００５２】
そして、チップ３３０が実装されたリール状基板３２０を一旦巻き取った後、当該リール状基板３２０を引き出して、リール状基板３２０のうち、チップ３３０が実装された部分を打ち抜くことにより、半導体パッケージを製造する。なお、この場合、鏡面加工を施した後、リール状基板３２０を巻き取ることなく、リール状基板３２０のうち、チップ３３０が実装された部分を打ち抜くことにより、半導体パッケージを製造しても良い。
【００５３】
このように本実施の形態によれば、個片化されたチップ３３０をリール状基板３２０に実装した後、当該チップ３３０を薄厚化することにより、薄厚化されたチップをリール状支持体から剥離する必要がなく、その分、チップ３３０が破損することを抑制することができ、また実装不良が発生することを抑制することができる。
【００５４】
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えばフリップチップ実装と封止材料の注入を同時に行っても良い。この場合、リール状基板３２０又はチップ３３０に封止材料を予め塗布した上で、フリップチップ実装を行えば良い。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施の形態による製造装置の構成を示すブロック図である。
【図２】裏面研削方法による薄厚加工の様子を示す縦断面図である。
【図３】裏面研削方法による薄厚加工の様子を示す縦断面図である。
【図４】平面研削方法による薄厚加工の様子を示す縦断面図である。
【図５】スルーホール電極が形成されたチップを基板に実装して半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図６】同半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図７】同半導体パッケージを製造する方法における工程別素子の断面構造を示す縦断面図である。
【図８】本発明の第２の実施の形態による製造装置の構成を示すブロック図である。
【符号の説明】
【００５６】
１０  製造装置
２０、３１０  リール搭載ユニット
３０  薄厚加工ユニット
４０  鏡面加工ユニット
５０  ダイレクトマウントユニット
７０  リール状支持体
８０、２００、３３０  チップ
９０、２１０  基板
１００  研削盤
３２０  リール状基板
【図１】
2007005366.tif 000003
【図２】
2007005366.tif 000004
【図３】
2007005366.tif 000005
【図４】
2007005366.tif 000006
【図５】
2007005366.tif 000007
【図６】
2007005366.tif 000008
【図７】
2007005366.tif 000009
【図８】
2007005366.tif 000010