(57)【要約】【課題】  たてすじ状のノイズ及び出力経路毎の特性のばらつきなどの、各列毎の特性の変動を補正するための基準信号を、より精度よく生成することが可能な固体撮像装置を提供する。【解決手段】  フォトダイオード101 と増幅トランジスタ104 とリセットトランジスタ103 を含む単位画素100 を２次元行列状に配列した画素部200 と、増幅トランジスタとリセットトランジスタに電源電圧を供給する電源電圧部と、画素部からの出力信号を列毎に信号処理する列処理回路部206 と、列処理回路部で処理された信号を出力する水平信号線109 と、電源電圧を制御して異なるタイミングで電圧レベルを変更する画素電源制御部２と、画素駆動パルスを切り替え制御するタイミング制御部１とを備え、異なる各タイミングにおける画素部からの出力に基づき、各列毎の特性の変動を補正する基準信号を列処理回路に設定するように構成する。【選択図】        図  １
2007067484.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換部、前記光電変換部からの出力を入力端に入力し増幅する増幅部、及び前記増幅部の入力端をリセットするリセット部を含む単位画素を２次元行列状に配列した画素部と、前記増幅部及びリセット部に電源電圧を供給する電源電圧部と、前記画素部からの出力信号を列毎に信号処理するための列処理回路部と、前記列処理回路部により処理された信号を外部に出力するための信号出力線と、前記電源電圧部を制御して異なる複数のタイミングでその電源電圧レベルを変更し、各タイミングにおける前記画素部からの出力信号に基づき、各列毎の特性の変動を補正する基準信号を前記列処理回路部に設定する設定制御部とを有する固体撮像装置。
【請求項２】
前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２のタイミングにおいて、前記電源電圧レベルを第２の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第２の電源電圧レベルに対応する電圧にリセットすることを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２及び第３のタイミングにおいて、前記リセット部の制御を伴わずに前記電源電圧レベルを第２及び第３の電源電圧レベルとすることを特徴とする請求項１に係る固体撮像装置。
【請求項４】
前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２のタイミングにおいて、前記電源電圧レベルを第２の電源電圧レベルとすると共に前記リセット部を制御する電圧レベルを異なる複数のタイミングで変更することを特徴とする請求項１に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置に関し、特に回路特性のばらつきを補正するための基準信号を出力することが可能な固体撮像装置に関する。
【背景技術】
【０００２】
まず、一般的なＭＯＳ型固体撮像装置の基本構成及びその駆動方法について、図６，図７及び図８を用いて説明する。 図６は、ＭＯＳ型固体撮像装置に用いられる一般的な画素構成を示す。図６において、100 は単位画素を表し、２次元行列状に複数配列することで画像情報を取得するものである。101 は光電変換を行うフォトダイオード、104 はフォトダイオード101 で発生した光生成電荷をＰＮ接合容量やゲート容量などで電荷電圧変換し、増幅して読み出すための増幅トランジスタ、102 はフォトダイオード101 で発生した光生成電荷を増幅トランジスタ104 のゲート端子に転送するための転送トランジスタ、103 は増幅トランジスタ104 のゲート端子及びフォトダイオード101 をリセットするためのリセットトランジスタ、105 は画素を選択し、増幅トランジスタ104 の出力を垂直信号線110 に伝達するための選択トランジスタをそれぞれ示している。ここで、フォトダイオード101 以外は遮光されている。
【０００３】
また図６において、106 は画素電源線であり、全画素に対して共通に電源を供給するもので、増幅トランジスタ104 のドレイン端子及びリセットトランジスタ103 のドレイン端子に電気的に接続されている。107 は１行分の画素をリセットをするための行リセット線であり、１行分の画素のリセットトランジスタ103 のゲート端子にそれぞれ電気的に接続されている。108 は１行分の画素の光生成電荷を、それぞれの画素の増幅トランジスタ104 のゲート端子に転送するための行転送線であり、１行分の転送トランジスタ102 のゲート端子に、それぞれ電気的に接続されている。109 は１行分の画素を選択するための行選択線であり、１行分の選択トランジスタ105 のゲート端子に、それぞれ電気的に接続されている。このような画素構成により、光電変換機能、リセット機能、メモリ機能、増幅読出し機能、選択機能を実現している。
【０００４】
図７は、ＭＯＳ型固体撮像装置の一般的な基本構成を模式的に示したものである。図７において、200 は画素部を表し、単位画素100 を２次元行列状に配列したものである。 ここでは説明を簡単にするために、単位画素100 を３行３列分並べたものを示している。201 は受光画素部を表し、画素Ｐ11〜Ｐ13及び画素Ｐ21〜Ｐ23の２行分に対応する。202 はフォトダイオード101 に光が入射しないように遮光された遮光画素部を表し、画素Ｐ31〜Ｐ33に対応する。 
【０００５】
また図７において、204 は行選択を行うための垂直走査回路部を表し、垂直走査パルスφＶ−ｉ（ｉ＝１，２，３）を順次出力するものである。205 は垂直選択スイッチ部を表し、垂直走査パルスφＶ−ｉに応じて、各画素Ｐ11〜Ｐ33の行選択線109 ，行リセット線107 及び行転送線108 に、行選択パルスφＳＥＬ，行リセットパルスφＲＳ及び行転送パルスφＴＸをそれぞれ伝達するものである。図７では、行選択パルスφＳＥＬ，行リセットパルスφＲＳ及び行転送パルスφＴＸを各行に伝達するための線を１本で示しているが、図６で示したように、実際にはそれぞれが独立している。
【０００６】
また、203 は負荷回路部を表し、各列毎に備えられた負荷回路ＭＬ１，ＭＬ２，ＭＬ３と、図６で説明した垂直信号線110 とがそれぞれ電気的に接続されることで、増幅トランジスタ104 と負荷回路ＭＬ１〜ＭＬ３とでソースフォロア回路が列毎に構成されている。 ここで、負荷回路ＭＬ１〜ＭＬ３はバイアス電流を流す働きをする。206 は列処理回路部を表し、上述のソースフォロア回路から出力される画素信号に対して、列毎に設けられた列処理回路ＣＤＳ１，ＣＤＳ２，ＣＤＳ３により、それぞれ相関２重サンプリング（ＣＤＳ）を行い、固定パターンノイズなどのオフセットばらつき除去などの信号処理を行った後、信号処理結果をメモリしておくものである。 
【０００７】
また、207 は列選択を行うための水平走査回路部を表し、水平走査パルスφＨ−ｊ（ｊ＝１，２，３）を順次出力するものである。208 は水平選択スイッチ部を表し、列処理回路部206 にメモリされた信号処理結果を水平走査パルスφＨ−ｊに応じて、水平信号線209 に伝達するものである。 210 は水平信号線209 に伝達された列処理回路部206 にメモリされた信号処理結果を増幅し、出力するためのアンプを表す。 
【０００８】
次に、図７に示したＭＯＳ型撮像装置の一般的な駆動タイミングについて図８を用いて説明する。 垂直走査回路部204 から第１行目の垂直走査パルスφＶ−１が出力されると、第１行目の画素が駆動可能になる。 より詳しく説明すると、第１行目の画素には、行選択パルスφＳＥＬが、φＳＥＬ−１として垂直選択スイッチＭＶ―１，行選択線109 を介して第１行目の画素の選択トランジスタ105 のゲート端子に伝達されるようになり、行リセットパルスφＲＳが、φＲＳ−１として垂直スイッチＭＶ−１，行リセット線107 を介して第１行目の画素のリセットトランジスタ103 のゲート端子に伝達されるようになり、行転送パルスφＴＸは、φＴＸ−１として垂直スイッチＭＶ−１，行転送線108 を介して第１行目の画素の転送トランジスタ102 のゲート端子に伝達されるようになる。
【０００９】
まず、期間Ｔｖにおける動作について説明する。垂直走査パルスφＶ−１が“Ｈ”レベルになり、次いで行選択パルスφＳＥＬ−１が“Ｈ”レベルになり、増幅トランジスタ104 の出力が垂直信号線110 に伝達されるようになる。すなわち、信号読み出し及び信号処理を行う期間が開始される。次に、行リセットパルスφＲＳ−１が“Ｈ”レベルになると、増幅トランジスタ104 のゲート端子が画素電源ＶＤＤのレベルにリセットされる。 行リセットパルスφＲＳ−１を“Ｌ”レベルにし、このときに増幅トランジスタ104 から出力されるリセットレベル出力を列処理回路206 にてサンプリングする。
【００１０】
次に、行転送パルスφＴＸ−１を“Ｈ”レベルにして、転送トランジスタ102 を介してフォトダイオード101 に蓄積された光生成電荷を増幅トランジスタ104 のゲート端子に転送する。そして、行転送パルスφＴＸ−１を“Ｌ”レベルにして、このときに出力される信号出力レベルを列処理回路部206 にてサンプリングする。 ここで、列処理回路部206 では、前述の信号レベル出力とリセットレベル出力との差分処理が行われ、ＣＤＳ１，ＣＤＳ２及びＣＤＳ３にそれぞれメモリされる。 そして、行選択信号φＳＥＬ−１を“Ｌ”レベルにして、信号読み出し及び信号処理を行う期間が終了する。 その後、行リセットパルスφＲＳ−１及び行転送パルスφＴＸ−１を“Ｈ”レベルにして、フォトダイオード101 をリセットし、フォトダイオード101 にて光生成電荷の蓄積が開始される。 
【００１１】
次いで、期間Ｔｈにおける動作について説明する。 水平走査パルスφＨ−１，φＨ−２及びφＨ−３が水平走査回路部207 から順次出力されると、列処理回路部206 のＣＤＳ１，ＣＤＳ２，ＣＤＳ３にメモリされた差分処理後の信号が、水平選択スイッチ部208 の水平選択スイッチＭＨ１，ＭＨ２及びＭＨ３をそれぞれ介して順次水平信号線209 に読み出される。水平信号線209 に読み出された信号は、出力アンプ部210 で増幅され外部に出力される。以上の動作で、１行分の画素の信号が読み出される。 この動作を第１行から第３行まで順次行うことで、画素部200 の全画素の信号を読み出すことができる。すなわち、受光画素部201 の画素Ｐ11〜Ｐ13及び画素Ｐ21〜Ｐ23  の画素信号と、遮光画素部202 の画素Ｐ31〜Ｐ33の画素信号が、出力アンプ部210 からＶout として順次出力される。以上の期間が１フレーム期間Ｔｆであり、この説明ではフォトダイオード101 の光生成電荷の蓄積期間になっている。
【００１２】
ところで、ＭＯＳ型固体撮像装置に用いられる回路素子、例えば容量やトランジスタは、製造ばらつきにより容量値やしきい値などがばらつく。上述のＭＯＳ型固体撮像装置は、列毎に共通の負荷回路により画素内の増幅トランジスタとソースフォロアアンプを構成し、更に列毎に信号処理を行っているため、列毎の回路特性のばらつきが避けられず、たてすじ状のノイズとして画質を劣化させていた。
【００１３】
この解決手段として、一般的に暗時画像、又は明時画像の遮光画素領域の画像を補正用データとしてメモリし、この補正データと本画像データとの間で演算することにより、たてすじ状ノイズのオフセット成分や固定パターンノイズの補正を行っている。また、列毎に設けられたアンプの動作点を変化させ、等価的に暗時と明時のばらつき情報を出力し、これを用いて、たてすじ状のノイズのオフセット成分とゲイン成分の補正を行う方法がある。このような補正データの出力が可能な固体撮像装置及びたてすじ状ノイズの補正方法は、特開２０００−２９５５３３号公報に開示されている。
【００１４】
ところで、近年の固体撮像装置の高精細化にともない、画素信号の読み出しの高速化が行われている。 画素信号を高速に読み出すには、図８に示した１フレーム期間Ｔｆを短縮する必要があり、そのために多線出力による読み出しの高速化が行われる。 図７に示したＭＯＳ型固体撮像装置の基本構成では、信号を読み出すのに１つの信号出力経路、すなわち列処理回路部206 から水平選択スイッチ208 ，水平信号線209 を介して出力アンプ210 で増幅して出力するという信号出力経路を備えているが、この信号出力経路を複数設け、並列に出力することで、水平読み出しを行う期間Ｔｈを並列化した分だけ短縮することが可能な固体撮像装置が知られている。 例えば、奇数列の画素を読み出す経路と偶数列を読み出す経路を設けることで、奇数列の画素と偶数列の画素を同時に読み出すことができ、期間Ｔｈが約１／２に短縮される。
【特許文献１】特開２０００−２９５５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述した暗時の画像データや明時画像の遮光画素領域の画像データを用いて補正を行う方法では、たてすじ状ノイズのオフセット成分は補正できるものの、ゲイン成分については補正することができないという問題がある。 また、上述のようにＭＯＳ型固体撮像装置において回路素子の特性ばらつきは避けらないものであり、上記特開２０００−２９５５３３号公報のたてすじ状ノイズの補正方法おいても、厳密には列毎に設けられたアンプに素子ばらつきが存在するため、正確な補正用データを得ることは困難であった。また、上述の多線出力を備えた固体撮像装置においては、出力経路毎に素子ばらつきが存在するため、出力経路毎に特性がばらついていた。
【００１６】
本発明は、従来の固体撮像装置における上記課題を解決するためになされたものであり、各列毎の特性の変動、例えば、たてすじ状のノイズ及び出力経路毎の特性のばらつきを補正するための基準信号を、より精度良く生成することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、請求項１に係る発明は、光電変換を行う光電変換部、前記光電変換部からの出力を入力端に入力し増幅する増幅部、及び前記増幅部の入力端をリセットするリセット部を含む単位画素を２次元行列状に配列した画素部と、前記増幅部及びリセット部に電源電圧を供給する電源電圧部と、前記画素部からの出力信号を列毎に信号処理するための列処理回路部と、前記列処理回路部により処理された信号を外部に出力するための信号出力線と、前記電源電圧部を制御して異なる複数のタイミングでその電源電圧レベルを変更し、各タイミングにおける前記画素部からの出力信号に基づき、各列毎の特性の変動を補正する基準信号を前記列処理回路部に設定する設定制御部とを備えて固体撮像装置を構成するものである。
【００１８】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２のタイミングにおいて、前記電源電圧レベルを第２の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第２の電源電圧レベルに対応する電圧にリセットすることを特徴とするものである。
【００１９】
請求項３に係る発明は、請求項１に係る固体撮像装置において、前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２及び第３のタイミングにおいて、前記リセット部の制御を伴わずに前記電源電圧レベルを第２及び第３の電源電圧レベルとすることを特徴とするものである。
【００２０】
請求項４に係る発明は、請求項１に係る固体撮像装置において、前記設定制御部は、第１のタイミングにおいて、前記電源電圧レベルを第１の電源電圧レベルとすると共に前記リセット部を制御し、前記増幅部の入力端を前記第１の電源電圧レベルに対応する電圧にリセットし、引き続く第２のタイミングにおいて、前記電源電圧レベルを第２の電源電圧レベルとすると共に前記リセット部を制御する電圧レベルを異なる複数のタイミングで変更することを特徴とするものである。
（効果）
【発明の効果】
【００２１】
請求項１に係る発明によれば、固体撮像装置において、精度のよい基準信号を単位画素レベルで生成することができるので、その基準信号を用いたときの各出力経路の応答をもとに、各出力経路の特性ばらつき、例えばたてすじ状のノイズやアンプばらつきなどを精度良く補正することが可能になる。また請求項２に係る発明によれば、基準信号を単位画素レベルで生成することができるので、その基準信号を用いたときの各出力経路の応答をもとに、各出力経路の特性ばらつき、例えばたてすじ状のノイズやアンプばらつきなどを精度良く補正することが、比較的簡単な駆動動作の切り換え制御により可能になる。また請求項３に係る発明によれば、単位画素のリセットを行うときのスイッチングノイズを発生させずに基準信号を単位画素レベルで生成することができるので、その基準信号を用いたときの各出力経路の応答をもとに、各出力経路の特性ばらつき、例えばたてすじ状のノイズやアンプばらつきなどを、より精度良く補正することが可能になる。また請求項４に係る発明によれば、信号を読み出す期間に画素電源電圧レベルが一定で画素駆動電流が変化することなく基準信号を単位画素レベルで生成することができるので、その基準信号を用いたときの各出力経路の応答をもとに、各出力経路の特性ばらつき、例えばたてすじ状のノイズやアンプばらつきなどを、より精度良く補正することが可能になる
【発明を実施するための最良の形態】
【００２２】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００２３】
まず、本発明に係る固体撮像装置の実施例１について、図１，図２及び図３を用いて説明する。なお、この実施例１は請求項１及び請求項２に係る発明の実施例に対応するものである。図１は、実施例１に係る固体撮像装置の概略ブロック構成図で、図７に示した従来例と同一又は対応する構成要素には同一の符号を付して示している。図１において、１は、画素信号を出力するための画素駆動パルス、すなわちリセットパルスφＲＳ，転送パルスφＴＸ，選択パルスφＳＥＬと、基準信号を出力するための画素駆動パルス、すなわちリセットパルスφＲＳ-r，転送パルスφＴＸ-r，選択パルスφＳＥＬ-rとを切り替えるためのタイミング制御部である。２は、画素電源ＶＤＤの振幅を画素駆動パルスタイミングに同期して制御する画素電源制御部である。
【００２４】
ここで、タイミング制御部１は、図２に示した通常の画素信号を出力するための画素駆動タイミングと、図３に示した基準信号を生成するための画素駆動タイミングとを、行単位で任意に切り替えることができるものであり、例えばフレーム毎に切り替えたり、行毎に切り替えたり、あるいは任意の画素行だけ切り替えることができる。３は、基準信号を生成するための行リセットパルスφＲＳ-r及びその振幅を画素駆動パルスタイミングに同期して制御するためのパルス振幅制御部を示す。その他の構成については、図７に示した従来のＭＯＳ型固体撮像装置の基本構成図において示したものと同じなので、その説明は省略する。また、単位画素100 の構成も図６に示したものと同じである。
【００２５】
次に、図２及び図３を用いて本実施例に係る固体撮像装置の動作を説明する。図２は、画素に入射される光情報に応じた画素出力を得るための画素駆動タイミング及び画素100 内の端子電圧レベルを示し、図８で説明した期間Ｔｖの動作を、より詳細に説明するものである。図２において、ＶＤＤは図６に示した単位画素の画素電源線106 に供給する画素電源電圧を示し、φＲＳは図６に示した行リセット線107 に伝達されるリセットパルス、φＴＸは図６に示した行転送線108 に伝達される転送パルス、φＳＥＬは図６に示した行選択線109 に伝達される選択パルスをそれぞれ示している。また、ＶＰＤは図６に示したフォトダイオード101 の電圧、ＶＦＤは図６に示した増幅トランジスタ104 のゲート端子電圧、ＶＣＯＬは図６に示した垂直信号線110 の電圧をそれぞれ示している。
【００２６】
まず、選択パルスφＳＥＬが“Ｈ”になり、画素が選択されると、増幅トランジスタ104 の出力が垂直信号線110 に伝達されるようになり、信号読み出し及び信号処理が行えるようになる。次に、リセットパルスφＲＳが“Ｈ”になると、増幅トランジスタ104 のゲート端子電圧ＶＦＤが画素電源電圧ＶＤＤのレベルにリセットされ、そのゲート端子電圧ＶＦＤレベルに応じて垂直信号線電圧ＶＣＯＬが出力される。このときの垂直信号線電圧ＶＣＯＬを画素リセットレベルとして、列処理回路部206 にてサンプリングする。
【００２７】
次いで、転送パルスφＴＸが“Ｈ”になると、フォトダイオード101 に蓄積された光生成電荷が、転送トランジスタ102 を介して増幅トランジスタ104 のゲート端子に転送され、フォトダイオード電圧ＶＰＤは光生成電荷蓄積レベルから光生成電荷リセットレベルに変化し、増幅トランジスタ104 のゲート端子電圧ＶＦＤはリセットレベルから光生成電荷検出レベルに変化する。このときの増幅トランジスタ104 のゲート端子電圧ＶＦＤに応じて出力される垂直信号線電圧ＶＣＯＬが、画素信号レベルとして、列処理回路部206 にてサンプリングされる。
【００２８】
更に、列処理回路部206 では前記画素リセットレベルと画素信号レベルとの差分処理などが行われ、差分電圧ΔＶに応じた信号がメモリされる。その後、選択パルスφＳＥＬが“Ｌ”となり、信号読み出し及び信号処理期間が終了する。最後に、リセットパルスφＲＳ及び転送パルスφＴＸが“Ｈ”となり、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤがリセットされ、フォトダイオード101 の光生成電荷蓄積が開始される。その後、図示していない期間Ｔｈにおいて、図８に示した従来のＭＯＳ型撮像装置の駆動タイミングで説明したと同様に、列処理回路部206 にメモリされた信号（差分電圧ΔＶ）は、水平信号線209 ，水平選択スイッチ部208 及び出力アンプ210 を介して出力される。
【００２９】
次に、基準信号を生成するための画素駆動動作について説明する。図３は、基準信号を得るための画素駆動タイミング及び単位画素100 内の端子電圧レベルを示す図である。図３において、φＲＳ-rは、図６に示した単位画素100 の行リセット線107 に伝達されるリセットパルス、φＴＸ-rは、図６に示した行転送線108 に伝達される転送パルス、φＳＥＬ-rは、図６に示した行選択線109 に伝達される選択パルスをそれぞれ示している。それ以外のＶＰＤ，ＶＦＤ，ＶＣＯＬについては、図２において説明したものと同じなので説明は省略する。
【００３０】
まず、選択パルスφＳＥＬ-rが“Ｈ”になり、画素が選択されると、基準信号読み出し及び信号処理が行えるようになる。次に、リセットパルスφＲＳ-rが“Ｈ”になると、増幅トランジスタ104 のゲート端子電圧ＶＦＤが画素電源電圧ＶＤＤのレベルにリセットされ、そのゲート端子電圧ＶＦＤレベルに応じて垂直信号線電圧ＶＣＯＬが出力される。このときの垂直信号線電圧ＶＣＯＬを画素リセットレベルとして、列処理回路部206 にてサンプリングする。
【００３１】
次いで、画素電源電圧ＶＤＤのレベル（画素電源線の電圧レベル）を画素電源制御部２によりＶＤＤ-Lに変化させる。この状態で、再びリセットパルスφＲＳ-rを“Ｈ”とすると、増幅トランジスタ104 のゲート端子電圧ＶＦＤが画素電源電圧レベルＶＤＤ-Lにリセットされ、この画素電源電圧レベルに応じて垂直信号線電圧ＶＣＯＬが出力される。このときの垂直信号線電圧ＶＣＯＬを基準信号レベルとして、列処理回路部206 にてサンプリングする。
【００３２】
更に、列処理回路部206 では前記画素リセットレベルと基準信号レベルとの差分処理などが行われ、差分電圧ΔＶ′に応じた信号がメモリされる。その後、選択パルスφＳＥＬ-rが“Ｌ”となり基準信号読み出し及び信号処理期間が終了する。最後に、リセットパルスφＲＳ-r及び転送パルスφＴＸ-rが“Ｈ”となり、フォトダイオード電圧ＶＰＤ及び増幅トランジスタ104 のゲート端子電圧ＶＦＤがリセットされ、フォトダイオード101 の光生成電荷蓄積が開始される。
【００３３】
このように、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤをリセットすることにより、基準信号を生成するための画素駆動タイミング（以下、第１の画素駆動タイミングとする）から、図２に示した入射光情報に応じた信号を生成するための画素駆動タイミング（以下、第２の画素駆動タイミングとする）に、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおける第１の画素駆動タイミングによる操作に影響されることなく、次フレームにおいて第２の画素駆動タイミングにより光情報に応じた信号を生成することができる。逆に、第２の画素駆動タイミングから、第１の画素駆動タイミングに、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおいて、フォトダイオード101 に蓄積した電荷が飽和しオーバーフローしたとしても、その電荷が次フレームにおいて基準信号を生成する際に混入するといった不具合が起こりにくくなる。その後、図示していない期間Ｔｈにおいて、図８に示した従来のＭＯＳ型撮像装置の駆動タイミングで説明したと同様に、列処理回路部206 にメモリされた信号（差分電圧ΔＶ′）は水平信号線209 ，水平選択スイッチ部208 及び出力アンプ210 を介して出力される。
【００３４】
以上説明したように、タイミング制御部１を設け、画素に入射する光量に応じた画素信号を出力するための画素駆動動作と、基準信号を生成するための駆動動作とを切り替えることで、補正用の基準信号を出力するようにした本実施例においては、通常の画素信号を出力する経路と同じ経路を介して基準信号を出力することができるため、たてすじ状のノイズ及び出力経路毎の特性ばらつきを補正するための好適な基準信号が得られ、正確なばらつき補正を行うことが可能になる。また、画素電源制御部２により画素電源電圧レベルＶＤＤ-Lを変えれば、基準信号の信号レベルを変えることもできるため、オフセット成分のばらつきだけでなく、ゲイン成分のばらつきやリニアリティの補正も可能である。ここで、画素電源電圧レベルＶＤＤ-Lは、画素に入射する光量に応じた信号を読み出すときの、増幅トランジスタのゲート端子電圧ＶＦＤのレベル範囲であることが好ましい。
【００３５】
次に、本発明に係る固体撮像装置の実施例２について、図４のタイミングチャートを用いて説明する。なお、この実施例は請求項１及び請求項３に係る発明の実施例に対応する。本実施例に係る固体撮像装置のハード構成及び光量に応じた画素信号を出力するための画素駆動動作は、図１及び図２に示した実施例１と同じなので説明は省略する。図４は、本実施例に係る固体撮像装置において、基準信号を得るための画素駆動タイミング及び画素100 内の端子電圧レベルを示すものである。まず、リセットパルスφＲＳ-rを“Ｈ”とし、増幅トランジスタのゲート端子電圧ＶＦＤをあらかじめ画素電源電圧ＶＤＤのレベルにリセットしておく。次に、選択パルスφＳＥＬ-rが“Ｈ”になり、画素が選択されると、基準信号読み出し及び信号処理が行えるようになる。次いで、画素電源電圧レベル（画素電源線106 の電圧レベル）を画素電源制御部２によりＶＤＤレベルからＶＤＤレベルより低いＶＤＤ-L１レベルに変化させる。これにより増幅トランジスタ104 のゲート端子電圧ＶＦＤがＶＤＤレベル、ドレイン端子電圧がＶＤＤレベルより低いＶＤＤ-L１レベルになるため、増幅トランジスタ104 は線形動作し、ＶＤＤ-L１レベルが垂直信号線110 に伝達される。
【００３６】
すなわち、垂直信号線電圧ＶＣＯＬ＝ＶＤＤ-L１となる。このときの垂直信号線電圧ＶＣＯＬを画素リセットレベルとして、列処理回路部206 にてサンプリングする。次に、画素電源線106 の電圧レベルを画素電源制御部２によりＶＤＤ-L１レベルから更に低いＶＤＤ-L２レベルに変化させる。これにより同様に、垂直信号線電圧ＶＣＯＬ＝ＶＤＤ-L２となる。このときの垂直信号線電圧ＶＣＯＬは基準信号レベルとして、列処理回路部206 にてサンプリングされる。更に、列処理回路部206 では画素リセットレベルと基準信号レベルとの差分処理などが行われ、差分電圧ΔＶ′に応じた信号がメモリされる。最後に、リセットパルスφＲＳ-r及び転送パルスφＴＸ-rが“Ｈ”となり、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤがリセットされ、フォトダイオード101 の光生成電荷蓄積が開始される。
【００３７】
このように、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤをリセットすることにより、基準信号を生成するための画素駆動タイミング（以下、第１の画素駆動タイミングとする）から、図２に示した入射光情報に応じた信号を生成するための画素駆動タイミング（以下、第２の画素駆動タイミングとする）に、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおける第１の画素駆動タイミングによる操作に影響されることなく、次フレームにおいて第２の画素駆動タイミングにより光情報に応じた信号を生成することができる。逆に、第２の画素駆動タイミングから、第１の画素駆動タイミングに、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおいて、フォトダイオード101 に蓄積した電荷が飽和しオーバーフローしたとしても、その電荷が次フレームにおいて基準信号を生成する際に混入するといった不具合が起こりにくくなる。その後、図示しない期間Ｔｈにおいて、図８に示した従来のＭＯＳ型撮像装置の駆動タイミングで説明したと同様に、列処理回路部206 にメモリされた信号（差分電圧ΔＶ′）は水平信号線209 ，水平選択スイッチ部208 及び出力アンプ210 を介して出力される。
【００３８】
以上説明したように、タイミング制御部１を設け、画素に入射する光量に応じた画素信号を出力するための画素駆動動作と、基準信号を生成するための駆動動作とを切り替えることで、補正用の基準信号を出力するようにした本実施例においては、通常の画素信号を出力する経路と同じ経路を介して基準信号を出力することができるため、たてすじ状のノイズ及び出力経路毎の特性ばらつきを補正するための好適な基準信号が得られ、正確なばらつき補正を行うことが可能になると共に、信号読み出し及び信号処理を行う期間にリセットパルスφＲＳ-rのオン／オフ切り替えをしないように構成されているため、スイッチングに伴うノイズが発生せず、より正確な基準信号を生成することができる。また、画素電源制御部２により画素電源線の電圧レベルＶＤＤ-L１とＶＤＤ-L２の電圧差を変えることにより、基準信号のレベルを変えることもできるため、オフセット成分のばらつきだけでなく、ゲイン成分のばらつきやリニアリティの補正も可能である。
【００３９】
ここで、画素電源線の電圧レベルＶＤＤ-L１とＶＤＤ-L２は、画素に入射する光量に応じた画素信号を読み出すときの垂直信号線電圧ＶＣＯＬのレベル範囲であることが好ましい。また、増幅トランジスタ104 が線形動作する期間は、負荷回路203 にバイアス電流が流れないように動作させることが好ましい。 このように動作させることにより、余分な電流が流れないため無駄な電力を消費せずに済む。
【００４０】
次に、本発明に係る固体撮像装置の実施例３について説明する。なお、この実施例は請求項１及び請求項４に係る発明の実施例に対応する。本実施例に係る固体撮像装置のハード構成及び光量に応じた画素信号を出力するための画素駆動動作は、図１及び図２に示した実施例１と同じなので説明は省略する。図５は、実施例３に係る固体撮像装置において、基準信号を得るための画素駆動タイミング及び画素100 内の端子電圧レベルを示すものである。まず、画素電源線の電圧レベルを画素電源制御部２によりＶＤＤ-Lにし、リセットパルスφＲＳ-rを“Ｈ”として、増幅トランジスタのゲート端子電圧ＶＦＤをあらかじめＶＤＤ-Lレベルにリセットしておき、その後、画素電源線の電圧レベルを画素電源制御部２により元の画素電源電圧レベルであるＶＤＤレベルに戻しておく。次に、選択パルスφＳＥＬ-rが“Ｈ”になり、画素が選択されると、基準信号読み出し及び信号処理が行えるようになる。
【００４１】
次に、リセットパルスφＲＳ-rの振幅レベルが、パルス振幅制御部３によりＶＲＳ-Lに変化すると、増幅トランジスタのゲート端子電圧ＶＦＤは振幅レベルＶＲＳ-Lに応じた電圧値に設定される。このときの垂直信号線電圧ＶＣＯＬを基準信号レベルとして、列処理回路部206 にてサンプリングする。次にリセットパルスφＲＳ-rの振幅レベルをパルス振幅制御部３によりＶＲＳ-Lより高い元の振幅レベルＶＲＳ-Hに戻すと、増幅トランジスタのゲート端子電圧ＶＦＤは振幅レベルＶＳＲ-Hに応じた電圧値に設定される。このときの垂直信号線電圧ＶＣＯＬを、画素リセットレベルとして列処理回路部206 にてサンプリングする。更に、列処理回路部206 では上記画素リセットレベルと基準信号レベルとの差分処理などが行われ、差分電圧ΔＶ′に応じた信号がメモリされる。最後に、リセットパルスφＲＳ-r及び転送パルスφＴＸ-rが“Ｈ”となり、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤがリセットされ、フォトダイオード101 の光生成電荷蓄積が開始される。
【００４２】
このように、フォトダイオード電圧ＶＰＤ及び増幅トランジスタのゲート端子電圧ＶＦＤをリセットすることにより、基準信号を生成するための画素駆動タイミング（以下、第１の画素駆動タイミングとする）から、図２に示した入射光情報に応じた信号を生成するための画素駆動タイミング（以下、第２の画素駆動タイミングとする）に、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおける第１の画素駆動タイミングによる操作に影響されることなく、次フレームにおいて第２の画素駆動タイミングにより光情報に応じた信号を生成することができる。逆に、第２の画素駆動タイミングから、第１の画素駆動タイミングに、例えばフレーム単位で連続的に切り替えた場合でも、前フレームにおいて、フォトダイオード101 に蓄積した電荷が飽和しオーバーフローしたとしても、その電荷が次フレームにおいて基準信号を生成する際に混入するといった不具合が起こりにくくなる。その後、図示しない期間Ｔｈにおいて、図８に示した従来ＭＯＳ型撮像装置の駆動タイミングで説明したと同様に、列処理回路部206 にメモリされた信号は水平信号線209 ，水平選択スイッチ部208 及びび出力アンプ210 を介して出力される。
【００４３】
以上説明したように、タイミング制御部１を設け、画素に入射する光量に応じた画素信号を出力するための画素駆動動作と、基準信号を出力するための画素駆動動作とを切り替えることで、補正用の基準信号を出力するようにした本実施例においては、通常の画素信号を出力する経路と同じ経路を介して基準信号を出力することができるため、たてすじ状のノイズ及び出力経路毎の特性ばらつきを補正するための好適な基準信号が得られ、正確なばらつき補正を行うことが可能になる。また、パルス振幅制御部３により、リセットパルスφＲＳ-rの振幅レベルＶＳＲ-HとＶＳＲ-Lの差を変えることにより、基準信号のレベルを変えることもできるため、オフセット成分のばらつきだけでなく、ゲイン成分のばらつきやリニアリティの補正も可能である。ここで、リセットパルスφＲＳ-rの振幅レベルＶＲＳ-HとＶＲＳ-Lは、画素に入射する光量に応じた信号を読み出すときの増幅トランジスタのゲート端子電圧ＶＦＤのレベル範囲であることが好ましい。
【００４４】
なお、上記の各実施例における構成は、当然、各種の変形、変更が可能である。例えば、タイミング制御部１，画素電源制御部２及びパルス振幅制御部３は、それぞれ画素駆動タイミングを切り替えられる機能、画素電源線の電圧値を画素駆動タイミングに同期して制御する機能、パルス振幅を画素駆動タイミングに同期して制御する機能を備えていればよく、それらの回路構成は特に限定されるものではない。また、それらの配置についても、固体撮像素子チップ内又は固体撮像素子チップ外なども含め、どこに配置してもかまわない。更に、列処理回路部206 の機能及び構成についても、ＣＤＳ機能以外に増幅機能やＡＤ変換機能を有していてもよく、特に限定されるものではない。また、上記各実施例では出力経路は１つとしたものを示しているが、出力経路の数も特に限定されるものではない。また、画素の構成についても、フォトダイオードのような光電変換機能、増幅トランジスタのような電荷電圧変換及び増幅読み出し機能、リセットトランジスタのようなリセット制御機能を少なくとも有していればよく、配線数及びトランジスタなどの素子数も特に限定されない。
【００４５】
また、上記各実施例では、単位画素はＮ型チャネルＭＯＳトランジスタで構成されているものとして説明を行ったが、単位画素はＰ型チャネルＭＯＳトランジスタで構成してもよく、この場合は電圧値の大小関係を逆にすればＮ型チャネルＭＯＳトランジスタと同様に説明できる。 また、画素駆動動作において、画素駆動パルスの切り替えタイミングは、例えば行毎に複数の基準信号レベルが出力されるように、画素電源線の電圧レベルやリセットパルスφＲＳ-rの振幅レベルを行毎に複数設定し切り替えるようにしてもよい。このように構成すると、複数の基準信号レベルを取得できるため、より正確な補正を行うことができる。
【００４６】
また、タイミング制御部１による画素駆動タイミングの切り替え手法によって、全画素から基準信号を出力することもできるし、画素部の一部の行のみの画素から基準信号を出力することもできるため、例えば遮光画素領域においてのみ基準信号が出力されるようにしてもよい。このように構成すると、受光画素領域は画素に入射する光量に応じた信号を出力し、遮光画素領域は基準信号を出力するため、通常の画像情報を得ながら補正を行うための基準信号も得ることができ、リアルタイムに補正が可能となる。
【００４７】
また、出力された基準信号を用いて補正信号を演算する手法としては、例えば補正信号データを列成分毎に平均化する手法や、複数レベルの基準信号データをもとに列毎に１次式を求める手法、あるいは出力レベル毎に補正テーブルを持たせる手法など、どのような手法を用いてもかまわない。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る固体撮像装置の実施例１の構成を示す概略ブロック構成図である。
【図２】図１に示した実施例１において、画素に入射される光情報に応じた画素出力を得るための画素駆動タイミング及び単位画素内の端子電圧レベルを示す図である。
【図３】図１に示した実施例１において、基準信号を生成するための画素駆動タイミングと単位画素内の端子電圧レベルを示す図である。
【図４】本発明の実施例２に係る固体撮像装置において、基準信号を生成するための画素駆動タイミングと単位画素内の端子電圧レベルを示す図である。
【図５】本発明の実施例３に係る固体撮像装置において、基準信号を生成するための画素駆動タイミングと単位画素内の端子電圧レベルを示す図である。
【図６】ＭＯＳ型固体撮像装置における一般的な単位画素の構成を示す回路構成図である。
【図７】ＭＯＳ型固体撮像装置の一般的な基本構成を示すブロック構成図である。
【図８】図７に示したＭＯＳ型固体撮像装置の動作を説明するための駆動タイミング図である。
【符号の説明】
【００４９】
１  タイミング制御部
２  画素電源制御部
３  パルス振幅制御部
100   単位画素
101   フォトダイオード
102   転送トランジスタ
103   リセットトランジスタ
104   増幅トランジスタ
105   選択トランジスタ
106   画素電源線
107   行リセット線
108   行転送線
109   行選択線
110   垂直信号線
200   画素部
201   受光画素部
202   遮光画素部
203   負荷回路部
204   垂直走査回路部
205   垂直選択スイッチ部
206   列処理回路
207   水平走査回路部
208   水平選択スイッチ部
209   水平信号線
210   出力アンプ部
【図１】
2007067484.tif 000003
【図２】
2007067484.tif 000004
【図３】
2007067484.tif 000005
【図４】
2007067484.tif 000006
【図５】
2007067484.tif 000007
【図６】
2007067484.tif 000008
【図７】
2007067484.tif 000009
【図８】
2007067484.tif 000010