(57)【要約】      （修正有）【課題】制御可能な電流源を改良する。【解決手段】集積回路における制御可能な電流源即ちチャージポンプ１２に関するものであり、それは、２つの供給電位Ｖ１，Ｖ２の印加のための２つの供給端子Ｋ１，Ｋ２、及び第一の制御可能な電流経路Ｔ１を介して第一の供給端子Ｋ１と接続しており且つ第二の制御可能な電流経路Ｔ２を介して第二の供給端子Ｋ２と接続しており出力電流を送るための出力端子Ｋｏｕｔを有している。出力信号の品質に関して電流源１２を改良するために、制御可能な電流源１２は、更に、非制御状態における電流経路Ｔ１，Ｔ２のレプリカＴ１′，Ｔ２′を有しており、そのレプリカ出力端子Ｋｏｕｔ′はカレントミラーＴ５乃至Ｔ８を介して出力端子Ｋｏｕｔへ接続している。【選択図】図２
2007295561.tif 000002
【特許請求の範囲】
【請求項１】
集積回路における制御可能な電流源（１２）であって、
第一及び第二の供給電位（Ｖ１，Ｖ２）を夫々印加するための第一及び第二の供給端子（Ｋ１，Ｋ２）、
第一の制御可能な電流経路（Ｔ１）を介して該第一供給端子（Ｋ１）と接続しており且つ第二の制御可能な電流経路（Ｔ２）を介して該第二の供給端子（Ｋ２）へ接続しており出力電流を送るための出力端子（Ｋｏｕｔ）、
を有している制御可能な電流源において、
該制御可能な電流源（１２）が、更に、非制御状態における電流経路（Ｔ１，Ｔ２）のレプリカ（Ｔ１′，Ｔ２′）を有しており、そのレプリカ出力端子（Ｋｏｕｔ′）がカレントミラー（Ｔ５−Ｔ８）を介して該出力端子（Ｋｏｕｔ）へ接続されていることを特徴とする制御可能な電流源（１２）。
【請求項２】
請求項１において、該制御可能な電流経路（Ｔ１，Ｔ２）の各々がトランジスタにより形成されている制御可能な電流源（１２）。
【請求項３】
請求項１又は２に基く制御可能な電流源（１２）がフェーズロックループ（１）の制御可能なオシレータ（１６）の少なくとも間接的な制御のために設けられているフェーズロックループ（１）を有する集積回路。
【請求項４】
集積回路から形成されたフェーズロックループ（１）における制御可能なオシレータ（１６）の少なくとも間接的な制御のための請求項１又は２に基く制御可能な電流源（１２）の使用。
【請求項５】
請求項３において、カレントミラー（Ｔ５−Ｔ８）の供給電圧がオシレータ（１６）領域においてタップされる電圧又は電位の関数として調節される集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路において「チャージポンプ」としてしばしば命名される場合もある制御可能な電流源に関するものであって、それは、
第一及び第二の供給電位を夫々印加するための第一及び第二の供給端子、
第一の制御可能な電流経路を介して該第一の供給端子へ接続しており且つ第二の制御可能な電流経路を介して該第二の供給端子へ接続しており出力電流を送るための出力端子、
を有している。
【０００２】
更に、本発明は、この種類の電流源が使用される集積回路装置に関するものである。
【背景技術】
【０００３】
制御可能な電流源は、例えば、ＥＰ１０３７３６６Ａ２から既知の技術であり、且つ２つの供給電位の印加のための２つの供給端子及び出力電流を送るための出力端子とを有しており、該出力端子は第一の制御可能な電流経路を介して該供給端子のうちの第一のものと接続しており且つ第二の制御可能な電流経路を介して該２つの供給端子のうちの第二のものと接続している。
【０００４】
この種類の電流源に対する課題は、出力端子において入力信号（電流制御信号）に従属し、且つ正又は負とすることが可能であり、即ち出力端子に流入するか又は流出することが可能な出力電流を供給することである。該電流制御信号は、しばしば、２つのデジタル電圧信号の形態を取り、その場合に該信号のうちの一方（「アップ信号」）は正の電流を送るために活性化され且つ他方の電流制御信号（「ダウン信号」）は負の電流を送るために活性化される。
【０００５】
この種類の既知の技術の電流源の一般的な欠点は、例えスイッチアウトされた状態においても、多かれ少なかれ大きなリーク電流がそれらの電流経路を介して流れ且つその結果発生するリーク電流差が出力信号を歪ませるという事実である。ＥＰ１０３７３６６Ａ２から既知の技術である電流源においては、付加的な欠点は、制御可能な電流源を形成する各場合において、回路構成が比較的大きな供給電圧（２つの供給電位の間の差）を必要とするような複数のトランジスタからなる直列回路が設けられているという点にある。然しながら、マイクロエレクトロニック回路におけるトレンドは更により小さな供給電圧に向かうものである。
【０００６】
【特許文献１】ＥＰ１０３７３６６Ａ２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的とするところは、出力信号の品質に関して導入部分において引用した種類の制御可能な電流源を改良することである。
【課題を解決するための手段】
【０００８】
この目的は、制御可能な電流源が、更に、非制御状態における電流経路のレプリカを有しており、そのレプリカ出力端子がカレントミラーを介して出力端子と接続されていることを特徴とする制御可能な電流源によって実質的に達成される。従属項は本発明の有益的な更なる展開に関するものである。
【０００９】
本発明にとって、制御可能な電流源が、更に、非制御状態における電流経路のレプリカを有しており、そのレプリカ出力端子がカレントミラーを介して出力端子と接続していることが基本的である。このように、電流源の出力信号を偽らせるようなリーク電流を補償することが可能である。ここで、「レプリカ」という用語は、非制御状態において出力電流の発生のために設けられている電流経路と基本的に同一の電気的特性を有している集積回路の一部のことを意味している。好適には、これらの電流経路の同一のコピーが単純にレプリカとして与えられる。
【００１０】
レプリカの目的は、「オリジナル」の電流経路のものに対応するその複製した電流経路上にリーク電流を提供することである。このように、複製されたリーク電流差がレプリカ出力端子へ供給され、それは出力信号に歪みを発生させる「オリジナルのリーク電流」の差に対応している。
【００１１】
カレントミラーは、レプリカにおいて発生されるリーク電流差が、この点においてリーク電流補償が行われるように出力端子において正しい符号で重畳されることを確保する。
【００１２】
これら２つの制御可能な電流経路はトランジスタ、特に電界効果トランジスタ（ＦＥＴ）により既知の技術の態様で形成することが可能であり、その制御入力に電流制御信号が印加される。
【００１３】
特に好適な実施例の形態においては、正確に１個のトランジスタ、且つ、特に、その制御可能なトランジスタチャンネルが各電流経路内に配置される。この実施例は、電流源が比較的低い供給電圧（例えば、３Ｖより小さい）で動作させることが可能であるという利点を有している。更に、特に大きな制御範囲（「出力スイング」）が該電流源に対して有益的に発生する。この形態において、リーク電流、特に、出力信号に作用するリーク電流差は、実際には、原理的にはより大きいものであるが、本発明に基づくレプリカの構成によって補償される。
【００１４】
実施例の好適な形態においては、制御可能な電流経路の各々はデジタル電流制御信号（「アップ信号」及び「ダウン信号」）によって制御される。電流経路が１個のトランジスタを有しているか又は１個のトランジスタのみからなる場合には、デジタル電流制御信号は、例えば、該トランジスタの制御端子（例えば、ゲート接続）をチャンネル接続と接続させて該トランジスタをスイッチアウトさせ、且つ定められた調節用電位と接続して該トランジスタをスイッチオンさせることが可能である。この調節用電位は、トランジスタの制御端子に供給することが可能であり、それを介して基準電流が流れる。デジタル電流制御信号の関数として必要とされるように電流経路トランジスタの制御端子の種々の電位との接続は、スイッチングトランジスタ構成により単純な態様で実現することが可能である。
【００１５】
本集積回路装置は、例えば、ＣＭＯＳ技術で形成することが可能であり、その場合に、２つの電流経路は異なる導電型を有するＦＥＴにより形成される。
【００１６】
制御可能な電流源の２つの供給電位は、好適には、集積回路の供給電位の形態を取る。然しながら、原理的には、電流源の２つの供給電位のうちの少なくとも一方は全体的な回路の適宜の供給電位から派生されることも考え得る。
【００１７】
本発明において使用されるカレントミラーの構成については、当業者はそれ自身既知の多数の概念を参照することが可能である。実施例の好適形態においては、カレントミラーは、レプリカ出力電流が供給される第一回路ノードを介して互いに接続されている複数のトランジスタからなる第一直列回路、及びカレントミラーの出力端子を形成する第二回路ノードを介して互いに接続されている複数のトランジスタからなる第二直列回路を有しており、その場合に該トランジスタの制御入力は所望のカレントミラー動作のために対毎に互いに接続されている。
【００１８】
実施例の１形態においては、本集積回路はフェーズロックループを有しており、その場合に上述した種類の制御可能な電流源が該フェーズロックループの制御可能なオシレータの少なくとも間接的な制御のために設けられている。本発明に基づくリーク電流補償で達成される制御源の品質における改良は、この場合においては、関連するフェーズロックループの特性の著しい改善に繋がる。そのために、フェーズロックループにおいて本発明に基づく電流源の使用は、実際上、特に興味のある適用例である。
【００１９】
本制御可能な電流源が電圧制御型オシレータ（例えば、フェーズロックループの１つのコンポーネントとして）の制御のために設けられている本発明の更なる展開においては、カレントミラーの供給電圧が該オシレータの領域においてタップされる電圧又は電位の関数として調節される場合に有益的である。この手段を有する場合には、該オシレータの動作期間中に補償電流の発生、即ち、カレントミラー動作中におけるオシレータ制御入力において発生する電位における変動を考慮することが可能である。この点に関連して、電流源の制御可能な電流経路を介して流れるリーク電流が、実際には、多かれ少なかれ強く出力ノードの電位に依存するという事実が考慮される。従って、言及したカレントミラーの調節によって、２つの電流経路のレプリカが又電位におけるこのような変動を「見る」ことを確保される場合に有益的である。
【発明を実施するための最良の形態】
【００２０】
図１は「ＰＬＬ」としても以下に指定するフェーズロックループを示している。
【００２１】
ＰＬＬ１は、位相検知器１０、制御可能な電流源１２、アナログフィルタ１４、以下においては「ＶＣＯ」としても指定する電圧制御型オシレータ１６、フィードバック装置１８を有している。
【００２２】
ＰＬＬ１は、ＰＬＬ１へ供給される入力信号の周波数ｆrefに対して固定した比のままであり、且つ、特に、例えば、この周波数と同一の周波数ｆVCOを有する出力信号の出力のためにＶＣＯ１６を制御するためにそれ自身既知の態様で動作する。
【００２３】
ＰＬＬ１は以下の如くに機能する。周波数ｆREFを有する入力信号及びフィードバック装置１８から出力されるフィードバック信号が位相検知器１０へ供給される。位相検知器１０はこれら２つの供給された信号の間の位相差を検知し且つその出力として位相差の関数として２つのデジタル信号ｓｐ，ｓｎを出力し、それらは電流制御信号として制御可能な電流源１２へ供給される。これらの電流制御信号ｓｐ，ｓｎは電流源１２の出力ノードＫｏｕｔにおいて正（信号ｓｐ）又は負（信号ｓｎ）電流の発生のための短いパルスの形態を取る。
【００２４】
ここで、位相検知器１０及び電流源１２の形態に従って、ある時間インターバルにおいて、両方の制御信号ｓｐ，ｓｎが同時的に出力され、及び／又は対応する制御信号パルスが部分的に時間において互いにオーバーラップすることが排除されるものではなく且つしばしば意味のあることである。
【００２５】
電流源１２により出力される出力電流Ｉｏｕｔはアナログパッシブフィルタ（「ループフィルタ」）１４へ供給される。フィルタ１４は積分器特性を有しており且つ供給された電流信号Ｉｏｕｔを電圧信号へ変換する。この電圧信号は、その振動周波数ｆVCOの調節のためにＶＣＯ１６へ供給される。
【００２６】
ＶＣＯ１６の出力において分岐される信号はフィードバック装置１８を介して位相検知器１０の２つの入力のうちの第一の入力へフィードバックされる。従って、ＶＣＯ１６の出力信号は供給された周波数ｆREFに基いてその周波数に関して調整される。表示した実施例の形態においては、可変パルス期間を有する周期的に発生される制御信号ｓｐ，ｓｎがこの目的のために位相検知結果に対応して電流源を制御するために出力される。調整された（「ロックされた」）状態において、信号ｓｐ，ｓｎは同時的に且つ同一のパルス幅で出力される。
【００２７】
ここでは例示的な形態で示されたＰＬＬ１は、一方においては、ＶＣＯ１６の出力信号が差動的に供給され、且つフィードバック経路１８においては、変換器１８−２によって非差動的（「シングルエンド」）信号へ変換されるという特定の特徴、及び他方においては、フィードバック装置１８において、周波数分割器８−１及び１８−３が夫々変換器１８−２の前及び後の信号ルーチング内に配設されているという特定の特徴を有している。後者の措置は、オシレータ周波数ｆVCOを供給された基準周波数ｆREFの倍数とさせる。
【００２８】
以下においては、図２及び３を参照して制御可能な電流源１２の実施例の２つの例について説明する。
【００２９】
図２はＰＬＬ１の単にブロックとして示したフィルタ１４と共に制御可能な電流源１２の実施例の第一例を示している。
【００３０】
電流源１２は、第一の供給電位Ｖ１の印加のための第一の供給端子Ｋ１及び第二の供給電位Ｖ２の印加のための第二の供給端子Ｋ２を有している。
【００３１】
電流源１２は、更に、第一の供給端子Ｋ１を具備する第一トランジスタＴ１を介して及び第二の供給端子Ｋ２を具備する第二トランジスタＴ２を介して接続されている出力端子Ｋ２を有している。出力端子Ｋ２は電流源１２の出力電流のフィルタ１４に対する出力のために作用する。
【００３２】
トランジスタＴ１，Ｔ２の各々は、供給端子Ｋ１，Ｋ２のうちの１つと出力端子Ｋｏｕｔとの間の制御可能な電流経路を形成する。
【００３３】
これらの電流経路は電流制御信号ｓｐ，ｓｎ（図１参照）により制御され、その場合に、表示した実施例の例においては、制御可能なスイッチング要素が設けられており、その各々は電流制御信号ｓｐ，ｓｎによって及び／又は前者から派生された反転された信号バージョンｓｐｂ，ｓｎｂによってスイッチされる。
【００３４】
図２において、表示の簡略化の目的のために、例えばスイッチングトランジスタ（例えばＦＥＴ）から各場合において形成されるスイッチング要素はスイッチとして簡略化した態様で示してある。更に、信号ｓｐ，ｓｎの反転のために設けられている回路の部分（例えば、ＣＭＯＳインバータ）は削除してある。
【００３５】
図２に示されるスイッチング状態は、トランジスタＴ１，Ｔ２がスイッチオフされている状態に対応している。その結果トランジスタＴ１，Ｔ２はブロッキング状態とされており、その場合に、それらの各場合におけるゲート接続はこれらのスイッチのうちの１つを介して対応するチャンネル接続と電気的に接続されている。
【００３６】
然しながら、トランジスタＴ１，Ｔ２のうちの一方が出力端子Ｋｏｕｔに対して出力電流を供給すべき場合には（Ｔ２は正の電流、Ｔ１は負の電流）、該トランジスタのゲート接続は、別のスイッチを介して、基準トランジスタＴ３又はＴ４のゲート接続と夫々接続される。各場合において、供給電位Ｖ１，Ｖ２はこれら２つの基準トランジスタＴ３，Ｔ４のチャンネル接続へ印加され、且つ各場合における後者はそれらのゲート接続をそれらのチャンネル接続のうちの１つと接続することにより飽和モードで動作される。従って、基準トランジスタＴ３，Ｔ４は基準電流源として作用してスイッチオン状態におけるトランジスタＴ１及びＴ２により出力端子Ｋｏｕｔへ供給される電流を画定する。
【００３７】
導通状態において、トランジスタＴ１，Ｔ２は、比較的大きな電流を供給することが可能である。ブロッキング状態（図２）においては、低リーク電流Ｉｐｌｅａｋ，Ｉｎｌｅａｋがこれらのトランジスタを介して流れるに過ぎない。
【００３８】
トランジスタＴ２を介して流れるリーク電流Ｉｐｌｅａｋが、通常はそうであるが、トランジスタＴ１を介して流れるリーク電流Ｉｎｌｅａｋと完全に同一でない場合には、例え２つのトランジスタＴ１，Ｔ２が良好にマッチされている場合であっても、図中Ｉｌｅａｋと示されているこれら２つのリーク電流の間の差がフィルタ１４へ流れる。
【００３９】
然しながら、以下に説明する付加的な電流源１２コンポーネントにより、出力端子Ｋｏｕｔからフィルタ１４へ流れるリーク電流差ＩｌｅａｋのＰＬＬ１の機能的特性に与える何等かの不利益的な効果は回避される。これらの付加的なコンポーネントは、図２に示したように、フィルタ１４の入力から回路ノードＫｏｕｔ″へ流れる同じ大きさの電流によってこのリーク電流差を補償する。
【００４０】
トランジスタＴ１，Ｔ２に対して印加するのと同様の態様で供給電圧（Ｖ２とＶ１の間の差）が印加される直列回路として配置されているトランジスタＴ１′，Ｔ２′は、非活性状態にある後者のトランジスタＴ１，Ｔ２のレプリカとして構成されている。表示した例においては、トランジスタＴ２′はトランジスタＴ２と同一であるように構成されており、且つトランジスタＴ１′はトランジスタＴ１と同一であるように構成されている。これらのレプリカトランジスタＴ１′，Ｔ２′のゲート接続は、夫々のトランジスタがそのブロッキング状態とされる電位によってそれらのゲート接続のものと永久的に接続されている。これらのレプリカトランジスタＴ１′，Ｔ２′を互いに接続している回路ノードＫｏｕｔ′において、リーク電流差が出力され、それは出力ノードＫｏｕｔからフィルタ１４へ流れるリーク電流差Ｉｌｅａｋに対応している。
【００４１】
該レプリカから出力される電流は、トランジスタＴ５，Ｔ６，Ｔ７，Ｔ８により既知の技術の態様で形成されているカレントミラーによって回路ノードＫｏｕｔ″においてミラー動作され（且つ符号がマッチされ）、従ってＫｏｕｔからフィルタ１４へ流れる電流は究極的にフィルタ１４内へ継続して流れるものではなく、回路ノードＫｏｕｔ″へ流れる。換言すると、制御可能な電流源１２の出力におけるリーク電流差Ｉｌｅａｋは、実際上、不可避的なものであるが、同じ大きさの補償電流により補償される。この補償電流は、出力ステージＴ１，Ｔ２のレプリカにより発生され、且つカレントミラーＴ５，Ｔ６，Ｔ７，Ｔ８によって、正しい符号で重畳されて補償を与える。
【００４２】
該カレントミラーのトランジスタは、表示したように、供給端子Ｋ１，Ｋ２の間において直列接続されており、夫々、Ｔ５，Ｔ６及びＴ７，Ｔ８の対として配置されており、その場合に、トランジスタＴ５及びＴ６の間に位置されている回路ノードはカレントミラーの入力ノードＫｏｕｔ′を形成しており、一方トランジスタＴ７及びＴ８を互いに接続する回路ノードＫｏｕｔ″は該カレントミラーの出力ノードを形成している。更に、トランジスタＴ５，Ｔ６のゲート接続の各々は、これらのトランジスタを飽和モードで動作させるために、これらのトランジスタのチャンネル接続のうちの一方と接続している。１：１ミラー動作関係を与えるために、トランジスタＴ７はトランジスタＴ５と同一に構成されており且つトランジスタＴ８はトランジスタＴ６と同一に構成されている（又は、少なくとも、チャンネル長とチャンネル幅との間の同一の関係を持って）。
【００４３】
各場合における電流源１２の２つの電流経路は、夫々、単一のトランジスタＴ１及びＴ２から構成されているので、供給電圧Ｖ２，Ｖ１は、比較的低く有益的に選択することが可能であり、例えば、３Ｖ未満とすることが可能である。更に、この簡単な形態によって、大きな制御範囲を達成することが可能である（出力端子Ｋｏｕｔにおける大きな最大電流強度）。この場合において典型的な一層大きなリーク電流Ｉｐｌｅａｋ，Ｉｎｌｅａｋは概して一層大きなリーク電流差Ｉｌｅａｋとなるが、このリーク電流差は、説明した措置によって有益的に補償される。このような補償がない場合に予測されるようなＰＬＬ１の性能特性における劣化（例えば、位相の衰え及びその他の信号エラー）は劇的に減少される。
【００４４】
図３は修正した形態の実施例の回路図を示している。
【００４５】
図３においては電流源１２によって制御されるＶＣＯ１６も包含されており、その振動周波数ｆVCOは電流源１２の出力ノードＫｏｕｔにおいて支配的な電位ｖｔｕｎｅによって調節される。
【００４６】
この図から理解することが可能であるように、ＶＣＯ１６は、それと直列に接続されている２個の容量を具備するインダクタンスのオシレータ装置、及びそれと並列に接続されている電圧制御型容量（バラクター）を有している。従って振動周波数は該バラクターへ制御電位ｖｔｕｎｅとして供給される制御信号に依存する。この制御信号は、該バラクターの容量の変更により振動周波数ｆVCOを制御する。
【００４７】
振動の結果として発生する電気的損失は４個のＦＥＴの構成によって既知の技術の態様で補償され、それは本システムに対する「負の抵抗」を形成し且つ供給電位Ｖ２とＶＣＯ１６の供給端子との間に配置される電流源により供給される。ＶＣＯ１６の別の供給端子は他方の供給電位Ｖ１と接続される。
【００４８】
ＶＣＯ１６の動作において、電位ｖｔｕｎｅは変化する。ここで、この変化も同一の符号で供給電流源と実際のオシレータとの間の回路ノードへ転送される。この回路ノードは、図３から理解することが可能であるように、カレントミラーＴ５、Ｔ６，Ｔ７，Ｔ８の２つの供給ノードのうちの１つと接続している。それにより発生するカレントミラー供給電圧の「エントレインメント（ｅｎｔｒａｉｎｍｅｎｔ）」は補償電流の発生及びミラー動作の精度に関して有益的な効果を有している。本発明に基づくリーク電流補償の機能性はこのようにして更に改良される。
【００４９】
表示したオシレータ１６の形態は、勿論、１例として理解すべきものに過ぎず、実際上修正することも可能である。
【００５０】
要するに、上述した実施例の例により制御可能な電流源が供給され、其れは、特にフェーズロックループにおいて使用するのに適したものである。
【図面の簡単な説明】
【００５１】
【図１】フェーズロックループ（ＰＬＬ）のブロック回路図。
【図２】実施例の第一の例に基づく図１のフェーズロックループにおいて使用される制御可能な電流源を示した概略図。
【図３】実施例の第二の例に基づく制御可能な電流源を示した概略図。
【図１】
2007295561.tif 000003
【図２】
2007295561.tif 000004
【図３】
2007295561.tif 000005
【外国語明細書】
2007295561000001.pdf