(57)【要約】      （修正有）【課題】垂直に搭載可能な集積回路（ＩＣ）パッケージを製作する方法を提供する。【解決手段】垂直に搭載可能な集積回路（ＩＣ）パッケージを製作する方法が提示されている。集積回路は、印刷回路板（ＰＣＢ）上に搭載され、ＰＣＢ上のボンドパッドに電気的に連結されている。ボンドパッドは、ＰＣＢに埋め込まれているビアに連結されている。ＩＣ、ボンドパッド、ビア及びＰＣＢの一部分は、垂直に搭載可能なＩＣパッケージを作るために分断される。ビアは、分断の際に、ビアの一部分が露出するように横断して切断され、ＩＣパッケージに搭載可能な領域を提供する。ＩＣパッケージは、誘電性材料内に封入又は収納される。更に、ビアは、酸化を防ぎ、はんだ付け適性を促進する保存剤又は他の適した無電解金属めっき堆積物で処理される。【選択図】図９
2007134697.tif 000002
【特許請求の範囲】
【請求項１】
垂直に搭載可能な集積回路（ＩＣ）パッケージを製作する方法において、
導電性層と誘電性を備えた基板を提供する段階であって、前記誘電性層は上部と底部を有しており、前記導電性層は前記誘電性層の上部に配置されている、基板を提供する段階と、
前記誘電性層の底部を貫通するビアを作る段階であって、前記ビアは、前記導電性層と物理的に接触している、ビアを作る段階と、
前記導電性層内に前記ビアと連結しているボンドパッドを形成する段階であって、前記ボンドパッドはボンディング可能な表面を有している、ボンドパッドを形成する段階と、
前記ＩＣを前記誘電性層の搭載可能な部分の上に搭載する段階と、
前記ＩＣをワイヤボンドによって前記ボンドパッドの表面上に接着する段階と、
前記ビア、前記ＩＣ、前記ボンドパッド、及び前記誘電性層の一部を分断してＩＣパッケージを作る段階であって、前記分断する段階は、前記ビアの断面を貫いて切断して前記ＩＣと電気的に連結する表面領域を提供する段階を含んでいる、分断する段階と、から成る方法。
【請求項２】
前記ＩＣ、前記ボンドパッド、前記ワイヤボンド、及び前記誘電性層の一部を誘電性ハウジング内に封入して、前記ＩＣ、前記ボンドパッド、及び前記ワイヤボンドを保護し、電気的に絶縁する段階を更に含んでいる、請求項１に記載の方法。
【請求項３】
前記基板は、難燃剤、型式４（ＦＲ−４）基板と、ビスマレイミドトリアジン（ＢＴ）ラミネート基板の内の少なくとも１つを備えている、請求項１に記載の方法。
【請求項４】
前記導電性層と前記ビアは銅である、請求項３に記載の方法。
【請求項５】
前記ビアの露出領域を、無電解金属めっき溶液付着によって処理する段階を更に含んでいる、請求項４に記載の方法。
【請求項６】
前記無電解金属めっき溶液は、有機はんだ付け適性保存剤（ＯＳＰ）である、請求項５に記載の方法。
【請求項７】
前記誘電性層の底部を貫通する前記ビアを作る段階は、
前記誘電性層の底部をレーザーに曝す段階と、
前記誘電性層を前記レーザーによって融除して、前記誘電性層を貫通するホールバレルを作る段階と、
電気的導電性材料を、前記導電性層と物理的に接触している前記ホールバレル内に堆積させる段階と、を含んでいる、請求項１に記載の方法。
【請求項８】
電気的導電性材料を堆積させる段階は、前記ホールバレルの表面に、前記電気的導電性材料を電気めっきする段階を含んでいる、請求項７に記載の方法。
【請求項９】
前記電気めっきする段階はＤＣ逆電流パルスめっき式である、請求項８に記載の方法。
【請求項１０】
前記ＩＣパッケージを第２ＰＣＢに搭載する段階を更に含んでおり、前記搭載する段階は、前記第２ＰＣＢ上に配置されているボンドパッドを、前記ビアの前記表面領域の一部分に連結させる段階を含んでいる、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的には、集積回路パッケージの分野に、より具体的には、垂直又は直立方向に搭載される集積回路パッケージに関する。
【背景技術】
【０００２】
今日、集積回路（ＩＣ）のための様々なパッケージング技法が提案されている。集積回路のパッケージングは、集積回路を回路板、より具体的には印刷回路板（ＰＣＢ）に搭載できるようにする。更に、パッケージングは、ＩＣを、ＰＣＢ上の他のＩＣパッケージから電気的に絶縁できるようにする。パッケージング自体は、製作及び作動の間に、ＩＣとの直接の物理的接触に曝されることに対する保護手段にもなる。
【０００３】
パッケージングされたＩＣは、一例を挙げると、二重インラインパッケージ（ＤＩＰ）、小型アウトライン集積回路パッケージ（ＳＯＩＣ）、薄縮小型アウトラインパッケージ（ＴＳＳＯＰ）又は縮小型アウトラインパッケージ（ＳＳＯＰ）を含む様々なパッケージング法に利用することができる。これらのパッケージは、ＩＣと連結される相互接続を含んでいる。ＩＣ自体は、プラスチックやセラミックの様な誘電性材料に囲まれ、収納され、成形され、又は封入されている。プラスチック内に封入されているＤＩＰは、プラスチック二重インラインパッケージ（ＲＤＩＰ）と呼ばれる。また、ＤＩＰがセラミック材料内に封入されている場合は、セラミック二重インラインパッケージと呼ばれる。
【０００４】
ＤＩＰの一例１０を図１ａに示している。ＤＩＰ１０は、ＩＣ１２と誘電性ハウジング１４とを含んでいる。ＩＣ１２は、誘電性ハウジング１４内に横向きに取り付けられている。ＩＣ１２を取り付けると、誘電性ハウジング１４は密封される。しかしながら、誘電性ハウジング１４が密封される前に、アルミニウム又は銅の様な材料で作られた、相互接続部１６の様な導電性相互接続部が、ワイヤ及びバンプボンド２０を介してＩＣ２０にワイヤボンディングで取り付けられる。
【０００５】
ＤＩＰ１０のプロフィールを図１ｂに示している。ＤＩＰ１０は、ＰＣＢ２４からオフセット高２６だけ離れている。ＤＩＰ１０の１つの欠点は、このオフセット高２６が最新の電子機器に適していないことである。形態電話や携帯情報端末（ＰＤＡ）の様な多くの最新の電子装置は、ＩＣパッケージのオフセット高に対する要件が厳しい。このオフセット高の要件が厳しいのは、主に、最新の電子装置を更に小型化する動向のためである。ＩＣパッケージのオフセット高を最小にすることによって、ＰＣＢと搭載されたＩＣパッケージは更に小型になり、それによって、電子装置が更に小型になする。
【０００６】
更に小型化することのできるＩＣパッケージの１つが、ＳＯＩＣパッケージである。ＳＯＩＣパッケージの一例２８を図１ｃに示している。相互接続部３０の様な相互接続部は、この構成では、ＳＯＩＣパッケージをＰＣＢ２４により近付けて取り付け、オフセット高３２を減らすことができる。この構成がなお本質的に抱えている１つの問題は、誘電性材料３４の層が、なおオフセット高３２の要因になっていることである。
【０００７】
更に、従来のＩＣパッケージに付帯する別の問題は、簡単には垂直又は直立方向に搭載できないことである。最新の電子装置の１つの用途は、コンパス機能である。これらコンパス機能は、磁界を感知する軸センサーを使用する。Ｘ及びＹ軸（即ち２軸）の磁界センサーは、ＩＣパッケージ（従ってＰＣＢ）内に横向きに配置され、適切に作動する。しかしながら、Ｘ、Ｙ、Ｚ軸（即ち３軸）センサーでは、センサーの１つを、他の２つのセンサーに対して直交するように配置しなければならない。
【０００８】
３軸センサーの従来の第３軸を搭載する場合、最新の電子装置が要求する厳しいオフセット高の要件を満たすのは難しい。ＩＣとＩＣパッケージは直立方向に搭載されるので、第３軸センサーのオフセット高は増し、相互接続部はＰＣＢに容易には接着できず、誘電性ハウジングがオフセット高の一因となる。
【０００９】
従って、ＩＣパッケージ内でＩＣを直立方向に搭載し、ＩＣパッケージのオフセット高を最小にすることのできるＩＣパッケージを提示している。
【発明の開示】
【課題を解決するための手段】
【００１０】
垂直に搭載可能な集積回路（ＩＣ）パッケージを製作する方法を示している。
【００１１】
本方法は、銅被覆印刷回路板（ＰＣＢ）を貫通してビアをエッチングする段階と堆積させる段階を含んでいる。ＰＣＢは、難燃剤、型式４（ＦＲ−４）の様な誘電性材料で作られている。ボンドパッドは、ビアと物理的に接触している銅被覆に作られる。集積回路（ＩＣ）は、ボンドパッドにワイヤ及びバンプボンディングで取り付けられ、ＰＣＢに搭載される。この時点で、ＩＣ、ボンドパッド及びワイヤボンドは、誘電性の包囲材又はハウジング内に封入されている。ＩＣがワイヤ及びバンプボンディングで取り付けられ搭載された後、ビア、ＩＣ、ボンドパッド、及び誘電性層の一部が分断される。切断面がビアを通るように分断されるので、分断が完了すると、ビアの一部は、露出表面領域を有する。この表面領域は、その後、別のＰＣＢに搭載することができる。
【００１２】
別の例では、３軸センサーの第３軸が、ＩＣ上に組み立てられている。ＩＣは、ＦＲ−４の様な基板上に搭載され、基板上に配置されているボンドパッドに連結される。ボンドパッドは、基板に埋め込まれているビアに連結される。ＩＣ、ボンドパッド、ビア、及びＦＲ−４基板は、分断される。ビアは、予め基板で囲まれている表面領域の一部が露出するように分断される。ビアの露出領域は、その後、ＰＣＢに搭載される。
【００１３】
上記及びこの他の態様及び利点は、以下の詳細な説明を、適宜、添付図面を参照しながら読めば、当業者には明らかになるであろう。更に、この課題を解決するための手段の内容は、一例に過ぎず、特許請求の範囲を制限するものではない旨理解されたい。
【発明を実施するための最良の形態】
【００１４】
以下、幾つかの例を、添付図面と関連付けて説明するが、各図面を通して、同じ参照番号は同様な要素を示している。
【００１５】
垂直又は直立方向に搭載可能な集積回路（ＩＣ）パッケージを製作する方法が提示されている。製作されるＩＣパッケージは、第１印刷回路板（ＰＣＢ）に直立方向に搭載されたＩＣを含んでいる。ＩＣパッケージは、更に、オフセット高が最小である。本方法は、ＩＣを（第２ＰＣＢ上の）ボンドパッドに、ビア（第２ＰＣＢ内に埋め込まれている）と接触して連結させる段階を含んでいる。ビアは、ＩＣ及びボンドパッドと共に、その後、個々に分断される。次に、ビアの露出した部分は、分断された装置を第１ＰＣＢに取り付けるのに用いられる。
【００１６】
次に図２は、ＰＣＢの一例３６を示している。ＰＣＢ３６は、少なくとも１つの誘電性基板３８（ＰＣＢ３６の底部に配置されている）と、少なくとも１つの導電性層４０（ＰＣＢ３６の上部に配置されている）を含んでいる。誘電性基板３８は、難燃剤、型式４（ＦＲ−４）の織込ガラス繊維強化エポキシ樹脂で作られている。導電性層は、通常ＦＲ−４基板上に視られる銅被覆層（即ち、ロール巻銅板）である。或いは、誘電性基板は、ビスマレイミドトリアジン（ＢＴ）ベースのエポキシ系であってもよい。ＢＴラミネート基板は、高周波数の低損失製品に適している。
【００１７】
垂直に搭載可能なＩＣは、最初、誘電性基板３８にホールバレル４２を形成することによって製作される。誘電性基板３８の底部が、先ず、集束レーザーに曝される。レーザー４４は、ＰＣＢ３６から誘電性材料を除去又は融除するのに用いられる。誘電性材料が除去された領域、即ちホールバレルは、次の金属めっき処理によって充填されビアになる。レーザーは、ソフトウェアプログラムからの指令を受け取るサーボと連結されている。ソフトウェアプログラムは、ホールバレルの位置を決めるようにプログラムされている。ホールバレルを形成するのに、化学エッチングの様な他の方法も考えられる。しかしながら、ホールバレルの縦横比を提供するには、ＣＯ２レーザーなどによるレーザー融除が適している。ホールバレルが形成された後、ＰＣＢ３６は、レーザー融除の間に加熱されホールバレル内へ溶融した誘電性材料を除去するため、汚れ落とし処理が施される。
【００１８】
ホールバレル４２は、続いて、銅の様な導電性材料が「充填される」。ホールバレル４２に充填するのに、様々な処理を使用することができる。その様な処理は、例えば電気めっきである。電気めっきは、直流電流（ＤＣ）又はＤＣ逆電流パルスめっき式であってもよい。縦横比が小さいホールバレルに充填するには、後者のＤＣ逆電流パルスめっき式の方が適している。ホールバレル４２は、充填されると、ビアと呼ばれる。
【００１９】
図３は、ボンドパッドがビア５０の上部と底部に形成された、ビア４６の一例的な図である。ホールバレルの充填後、ＰＣＢ３６の底部の誘電性基板上に、過剰な材料が堆積していることもある。この過剰な材料は、底部のボンドパッド５０を形成するため、湿式又は乾式化学エッチング処理でエッチングされる。過剰な材料をエッチングすると、ＰＣＢ３６を貫通する全てのビアが互いに電気的にショートするのを防ぐことができる。ボンドパッド４８は、ＰＣＢ３６の上部の導電性層４０をエッチングすることによって形成される。上部のボンドパッド４８は、ボンディング可能な表面となる。このボンディング可能な表面は、ワイヤ又は金属化バンプによって取り付けることができる。上部ボンドパッド４８を形成する処理は、ビアが形成される前に完了している。更に、上部ボンドパッドを形成すると、誘電性基板３８上に、ＩＣにより搭載可能な領域が作り出される。ＩＣは、エポキシベースの接着剤の様な接着剤で、誘電性基板３８の上部に物理的に搭載される。
【００２０】
図４の一例的線図では、４つのＩＣ５１−５４がＰＣＢ３６に搭載されている。ＩＣ５１−５４は、ワイヤ及びバンプボンディングで、ＰＣＢ４６の上面に位置する、ボンドパッド４８の様な上部ボンドパッドに取り付けられている。ワイヤボンディングは、ＩＣを上部ボンドパッドに電気的に連結させるのに、バンプボンディング技法、又は他のボンディング技法を使用してもよい。バンプボンディング５６と５８は、それぞれ、ボンドパッド４８と、ＩＣ５４上に配置されているボンドパッド６０の上に示されている。ＩＣ５１−５４を上部ボンドパッドへボンディングすることによって、各ＩＣを各ボンドパッドと電気的に連結できるようになるのみならず、各ＩＣを、各ボンドパッドが物理的に接触しているビアと電気的に連結できるようになる。
【００２１】
ＩＣ５１−５４が搭載されボンディングされた後、ＩＣ５１−５４とそれらに付帯するボンドパッド及びワイヤボンドは、誘電性ハウジング又は封止層内に封入される。図５は、誘電性カプセル層６２を示す一例的な図である。誘電性カプセル層６２は、封入しているＩＣ、ボンドパッド及びワイヤボンドを物理的に保護し、電気的に絶縁する手段を提供する。カプセル層６２は、この製作段階で塗布又は堆積させる必要は無い。後の製作段階で、カプセル層６２を堆積させてもよいし、誘電性ハウジングを加えてもよい。カプセル層６２又は誘電性ハウジングに用いられる誘電性材料は、プラスチック、セラミック、又は、他の型式の適切な電気的絶縁性の材料でもよい。
【００２２】
ＩＣ５１−５４は、誘電性材料内に封入されているか否かに関係なく、図６の例示的な図に示しているように、切断又は分断され、独立したＩＣパッケージを形成する。各ＩＣ５１−５４は、垂直に搭載可能な各ＩＣパッケージ７１−７４の一部である。ＩＣパッケージ７１−７４が垂直又は直立方向に搭載可能となるのは、ＩＣパッケージが分断されたからである。
【００２３】
分断の際、ビアは、ビアの一部が露出するように切断される。断面図７６は、ビア４６が、分断後は半円形となることを示している。ビア４６の第１の部分は露出し、第２の部分は上部ボンドパッドと連結されており、ビア４６の残りの部分は誘電性基板３８に取り囲まれている。ビア４６は、露出面領域を提供するために、様々な方法で分断される。ビアの露出面領域は、ＩＣパッケージ７１−７４の搭載可能領域となる。広い表面積が必要な場合は、ビア４６は、搭載可能表面積を最大にするように分断される。ビア４６の露出部分は、分断されると、酸化を防ぎ、はんだ付け適性を促す溶液で処理される。例えば、ビアが銅で作られている場合は、有機はんだ付け適性保存剤又は他の適切な無電解金属めっき溶液を付着させることよって処理される。
【００２４】
図７は、ＩＣパッケージ７１と７３がＰＣＢ７８に搭載されている状態を示している一例的な図である。ＰＣＢ７８は、ボンドパッド（又はボンド捕捉パッド）７９−８３を含んでいる。ＩＣパッケージ７３は、ボンドパッド７９−８３上に直接搭載されている。従来式のボンディング技法を使って、ＩＣパッケージ７３のビアの露出面領域をボンドパッド７９−８３にボンディングすることができる。ＩＣパッケージ７３のビアは、ＩＣ５３をＰＣＢ７８へ電気的に連結するだけでなく、ＩＣパッケージ７３を物理的に搭載する。ＩＣパッケージ７３のＰＣＢ７８への物理的な接着を強化するために、ＩＣパッケージ７３を、接着剤又はＰＣＢ７８とのエポキシボンディングによって補強してもよい。しかしながら、この補強は、必要不可欠ではない。
【００２５】
垂直に搭載可能なＩＣパッケージを製作する方法は、ＩＣをＰＣＢに垂直に搭載できるようにするだけでなく、ＩＣパッケージのＰＣＢからのオフセット高を低くすることができる。具体的には、誘電性カプセル層又は誘電性ハウジングの、オフセット高さへの寄与を減らし又は無くする。図８は、ＩＣパッケージ７３の一例的な図である。ＩＣ５３は、誘電性層３８と誘電性カプセル層６２の間に垂直に搭載されている。ＩＣ５３の底縁部８６は、誘電性層３８及び誘電性カプセル層６２の底縁部と整列している。ＩＣ５３の上縁部８８は、誘電性層３８及び誘電性カプセル層６２の上縁部と整列している。従って、ＩＣパッケージ７３のオフセット高９０は、ＩＣ５３の寸法によって決まる。ＩＣ５３が横方向に長く、垂直方向に短く設計されていれば、３軸磁気コンパスの第３軸センサーは、例えば、各ＰＣＢに搭載されるＩＣパッケージに対するオフセット高さ要件が厳しい小型電子機器装置に合わせて製造してもよい。
【００２６】
３軸磁気センサーの第３軸センサーは、図９に示している方法１００を使って製作される。ブロック１０２で示している本方法１００の第１段階は、センサーを、回路板又はＰＣＢに搭載する段階である。次に、センサーは、ブロック１０４で示しているように、ＰＣＢ上に配置されているボンドパッドに連結される。ボンドパッドは、ＰＣＢ内に設置又は埋め込まれたビアと連結される。ビアは、ＰＣＢを貫通する経路でもよいし、ＰＣＢの途中までの経路でもよい。次いで、センサーは、ブロック１０６に示しているように、センサーからボンドパッドまでのワイヤ及びバンプボンディングによって、ボンドパッドに連結される。ブロック１０８で、センサーは、センサーパッケージに分断される。ボンドパッドが連結されているビアは、ビアの表面領域が露出するように、分断の際にはビアを通ってスライスされる。センサーパッケージは、次に、ブロック１１０で示しているように、露出している表面領域の一部分を、第２ＰＣＢ上に配置されているボンドパッドに取り付けることによって、第２ＰＣＢに搭載される。
【００２７】
全体として、上記例は、垂直に搭載可能なＩＣパッケージを製作する方法について述べている。本方法は、回路板に埋め込まれているビアを貫いて分断又は切断する段階を含んでいる。ビアの露出した部分は、垂直に搭載可能なＩＣパッケージの、取り付け可能且つボンディング可能な表面として用いられる。図示の例は一例に過ぎず、本発明の範囲を限定するものではない旨理解されたい。特許請求の範囲は、その効果について述べていない限り、記載されている順序又は要素に限定されるものではない旨理解されたい。従って、特許請求の範囲に述べる範囲及び精神に含まれる全ての例とその等価物は、本発明として請求されるものとする。
【図面の簡単な説明】
【００２８】
【図１】図１ａは、二重インラインパッケージ（ＤＩＰ）の描写図である。
【００２９】
図１ｂは、ＤＩＰの別の描写図である。
【００３０】
図１ｃは、小型アウトライン集積回路（ＳＯＩＣ）パッケージの描写図である。
【図２】ホールバレルを備えた印刷回路板（ＰＣＢ）の描写図である。
【図３】ビアとボンドパッドを備えたＰＣＢの描写図である。
【図４】集積回路（ＩＣ）がＰＣＢに搭載され、ボンドパッドに電気的に連結されているＰＣＢの描写図である。
【図５】ＩＣが誘電性ハウジング内に封入されているＰＣＢの描写図である。
【図６】分断された、垂直に搭載可能なＩＣパッケージの描写図である。
【図７】ＰＣＢに搭載された、垂直に搭載可能なＩＣパッケージの描写図である。
【図８】垂直に搭載可能なＩＣパッケージの別の描写図である。
【図９】垂直に搭載可能なＩＣパッケージを製作する方法のブロック図である。
【図１】
2007134697.tif 000003
【図２】
2007134697.tif 000004
【図３】
2007134697.tif 000005
【図４】
2007134697.tif 000006
【図５】
2007134697.tif 000007
【図６】
2007134697.tif 000008
【図７】
2007134697.tif 000009
【図８】
2007134697.tif 000010
【図９】
2007134697.tif 000011
【外国語明細書】
2007134697000001.pdf