(57)【要約】【課題】テープ基板に半導体チップを両面実装する半導体装置の信頼性の向上を図る。【解決手段】テープ基板５上に第１の半導体チップ２を搭載し、さらに第１の半導体チップ２より大きな第２の半導体チップ３を搭載し、その後、テープ基板５と第１の半導体チップ２の間にアンダーフィル材４を充填し、さらにテープ基板５と第２の半導体チップ３の間にアンダーフィル材４を充填する。これにより、小さいチップに先にアンダーフィル材４を充填するため、テープ基板５の反りが少ない状態で大きいチップにアンダーフィル材４を充填することができる。その結果、大小両方のチップに対してアンダーフィル材４を確実に充填することができ、ＣＯＦ１（半導体装置）の信頼性の向上を図ることができる。【選択図】図６
2007134448.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）テープ基板の第１の主面上に、前記第１の主面と第１の半導体チップの主面とを対向させて前記第１の半導体チップを搭載する工程と、
（ｂ）前記（ａ）工程の後、前記テープ基板の第１の主面の反対側の第２の主面上に、前記第１の半導体チップより大きな第２の半導体チップを、その主面と前記テープ基板の第２の主面とを対向させて搭載する工程と、
（ｃ）前記（ｂ）工程の後、前記テープ基板の第１の主面と前記第１の半導体チップの主面との間にアンダーフィル材を充填し、その後、前記アンダーフィル材を半硬化させる工程と、
（ｄ）前記（ｃ）工程の後、前記テープ基板の第２の主面と前記第２の半導体チップの主面との間にアンダーフィル材を充填し、その後、前記アンダーフィル材を半硬化させる工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で前記第２の半導体チップを前記テープ基板の第２の主面上に搭載する際に、ヒートステージ上に前記第２の半導体チップを配置し、その後、凹部を有したボンディングツールの前記凹部内に前記第１の半導体チップを配置した状態で、前記テープ基板の第１の主面側から前記ボンディングツールによって前記テープ基板を介して前記第２の半導体チップ上のバンプ電極を押圧し、熱圧着によって前記第２の半導体チップを前記テープ基板の第２の主面上に搭載することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記（ａ）工程では、ヒートステージ上に前記第１の半導体チップを配置し、前記テープ基板の第２の主面側からボンディングツールによって前記テープ基板を介して前記第１の半導体チップ上のバンプ電極を押圧し、熱圧着によって前記第１の半導体チップを前記テープ基板の第１の主面上に搭載することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記ヒートステージの温度は４００〜４５０℃であり、前記ボンディングツールの温度は前記ヒートステージの温度よりも低い１００〜２７５℃であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記（ｂ）工程で前記第２の半導体チップを前記テープ基板の第２の主面上に搭載する際に、凹部を有したヒートステージの前記凹部内に前記第１の半導体チップを配置し、さらに前記ヒートステージによって前記テープ基板を介して前記第２の半導体チップ上のバンプ電極を支持した状態で、前記テープ基板の第２の主面側からボンディングツールによって前記第２の半導体チップを押圧し、熱圧着によって前記第２の半導体チップを前記テープ基板の第２の主面上に搭載することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、前記ヒートステージの温度は４００〜４５０℃であり、前記ボンディングツールの温度は前記ヒートステージの温度よりも低い１００〜２７５℃であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、前記（ｃ）工程および前記（ｄ）工程では、それぞれ前記アンダーフィル材を１３０℃で半硬化することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、前記（ｄ）工程の後、前記アンダーフィル材を１５０℃で本硬化することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、前記アンダーフィル材は、ペースト状に比較して粘性が低い状態であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、前記（ｄ）工程の後、前記テープ基板の第１の主面上に電子部品を半田実装することを特徴とする半導体装置の製造方法。
【請求項１１】
（ａ）複数の電極と、前記複数の電極の間に形成された貫通孔を有するテープ基板を準備する工程と、
（ｂ）前記テープ基板の第１の主面上に、前記第１の主面と第１の半導体チップの主面とを対向させ、かつ前記第１の半導体チップの主面上に前記貫通孔が配置されるように前記第１の半導体チップを搭載する工程と、
（ｃ）前記（ｂ）工程の後、前記テープ基板の第１の主面の反対側の第２の主面上に、前記第１の半導体チップより大きな第２の半導体チップを、その主面と前記テープ基板の第２の主面とを対向させ、かつ前記第２の半導体チップの主面上に前記貫通孔が配置されるように搭載する工程と、
（ｄ）前記（ｃ）工程の後、前記第１の半導体チップまたは第２の半導体チップの何れか一方の側からアンダーフィル材を滴下し、前記貫通孔に前記アンダーフィル材を通して前記第１の半導体チップの主面と前記第２の半導体チップの主面の間に前記アンダーフィル材を充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、前記（ｄ）工程で前記第１の半導体チップ側から前記アンダーフィル材を滴下することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、前記（ｄ）工程で前記第２の半導体チップ側から前記アンダーフィル材を滴下することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１記載の半導体装置の製造方法において、前記（ｃ）工程で前記第２の半導体チップを前記テープ基板の第２の主面上に搭載する際に、ヒートステージ上に前記第２の半導体チップを配置し、その後、凹部を有したボンディングツールの前記凹部内に前記第１の半導体チップを配置した状態で、前記テープ基板の第１の主面側から前記ボンディングツールによって前記テープ基板を介して前記第２の半導体チップ上のバンプ電極を押圧し、熱圧着によって前記第２の半導体チップを前記テープ基板の第２の主面上に搭載することを特徴とする半導体装置の製造方法。
【請求項１５】
（ａ）複数の電極と、前記複数の電極の間に形成された貫通孔を有するテープ基板を準備する工程と、
（ｂ）前記テープ基板の第１の主面上に、前記第１の主面と第１の半導体チップの主面とを対向させ、かつ前記第１の半導体チップの主面上に前記貫通孔が配置されるように前記第１の半導体チップを搭載する工程と、
（ｃ）前記（ｂ）工程の後、前記テープ基板の第１の主面の反対側の第２の主面上から前記貫通孔を介して前記第１の半導体チップの主面上に接着剤を塗布する工程と、
（ｄ）前記（ｃ）工程の後、前記テープ基板の第２の主面上に、前記接着剤を介して前記第１の半導体チップより大きな第２の半導体チップを、その主面と前記テープ基板の第２の主面とを対向させて搭載する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、前記接着剤は、非導電性ペーストであることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、前記非導電性ペーストは、アンダーフィル材に比較して粘性が高いことを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１５記載の半導体装置の製造方法において、前記接着剤は、導電性フィルムであることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１５記載の半導体装置の製造方法において、前記（ｂ）工程で前記第１の半導体チップを前記テープ基板上に搭載する際に、２５０℃〜４００℃に加熱されたヒートステージによって前記第１の半導体チップを支持して前記第１の半導体チップを前記テープ基板上に搭載することを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１５記載の半導体装置の製造方法において、前記（ｄ）工程で前記第２の半導体チップを前記テープ基板の第２の主面上に搭載する際に、凹部を有したヒートステージの前記凹部内に前記第１の半導体チップを配置し、さらに前記ヒートステージによってテープ基板を介して前記第２の半導体チップ上のバンプ電極を支持した状態で、前記テープ基板の第２の主面側からボンディングツールによって前記第２の半導体チップを押圧し、熱圧着によって前記第２の半導体チップを前記テープ基板の第２の主面上に搭載することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、テープ基板に半導体チップを両面実装する半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
一枚のフィルム状両面配線基板の一方の面に、外形寸法の小さい半導体集積回路チップを搭載し、次に、その半導体集積回路チップのバンプに位置するフィルム状両面配線基板の他方の面に、外形寸法の大きい半導体集積回路チップを載置し、その半導体集積回路チップに加重を掛けながら接続、搭載する技術がある（例えば、特許文献１参照）。
【特許文献１】特開２００３−７９６５号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
携帯型電話器等の小型かつ薄型の携帯型電子機器に搭載される半導体装置では、その実装面積が狭く、かつ実装高さが低いことから複数の半導体チップを搭載する場合、その技術としてテープ基板を用いる技術が知られている。これは、テープ基板が柔らかい材質から成るため、マイコンやメモリ等、複数の半導体チップを搭載した後、折り曲げて実装することが可能なためである。
【０００４】
このようにテープ基板を用いることにより、低い実装高さであっても実装を実現できるとともに、必要とする実装面積を低減することができる。
【０００５】
しかしながら、テープ基板は、例えばガラスエポキシ系の材料から成る配線基板に比べて材料費が高い。
【０００６】
そこで、例えば前記特許文献１（特開２００３−７９６５号公報）のように、テープ基板の両面に半導体チップを搭載することで実装面積を減らしてテープ基板の使用量を低減する技術がある。
【０００７】
本発明者は、前記特許文献１のようにテープ基板の両面に大小異なったサイズ（外形寸法）の半導体チップを実装する半導体装置の組み立てについて検討した結果、大小のチップに対するアンダーフィル材の充填順序を考慮する必要があることを見出した。
【０００８】
すなわち、大チップからアンダーフィル材を充填すると、レジン量が小チップの場合より多いので、レジン応力が発生し、テープ基板に反りが形成されることが問題となる。テープ基板が反った状態で小チップにアンダーフィル材を充填するのは困難である。
【０００９】
また、アンダーフィル材としては、耐熱性が低い材料を用いることが多いため、ダイボンディング工程において予めアンダーフィル材を充填しておくと、ダイボンディング工程でのヒートステージの温度が約４００℃と非常に高いため、過度な硬化作用が働き、アンダーフィル材にクラックが形成されるという問題が起こる。
【００１０】
なお、前記特許文献１（特開２００３−７９６５号公報）には、アンダーフィル材の充填方法や充填順序については一切開示されていない。
【００１１】
本発明の目的は、テープ基板に半導体チップを両面実装する半導体装置における信頼性の向上を図ることができる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
すなわち、本発明は、テープ基板の第１の主面上に第１の半導体チップを搭載する工程、テープ基板の第２の主面上に第１の半導体チップより大きな第２の半導体チップを搭載する工程、テープ基板の第１の主面と第１の半導体チップの間にアンダーフィル材を充填し、その後これを半硬化させる工程、テープ基板の第２の主面と第２の半導体チップの間にアンダーフィル材を充填し、その後これを半硬化させる工程を有するものである。
【００１５】
また、本発明は、第１の半導体チップ上にテープ基板の貫通孔が配置されるようにテープ基板上に第１の半導体チップを搭載する工程、第１の半導体チップより大きな第２の半導体チップ上に前記貫通孔が配置されるようにテープ基板上に第２の半導体チップを搭載する工程、第１または第２の半導体チップの何れか一方側からアンダーフィル材を滴下し、貫通孔に通して第１と第２の半導体チップの間に充填する工程を有するものである。
【００１６】
さらに、本発明は、第１の半導体チップ上にテープ基板の貫通孔が配置されるようにテープ基板上に第１の半導体チップを搭載する工程、テープ基板の第２の主面上から前記貫通孔を介して第１の半導体チップの主面上に接着剤を塗布する工程、テープ基板の第２の主面上に、前記接着剤を介して第１の半導体チップより大きな第２の半導体チップを搭載する工程を有するものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１８】
テープ基板上に第１の半導体チップを搭載し、さらに第１の半導体チップより大きな第２の半導体チップを搭載し、その後、テープ基板と第１の半導体チップの間にアンダーフィル材を充填し、さらにテープ基板と第２の半導体チップの間にアンダーフィル材を充填することにより、小さいチップに先にアンダーフィル材を充填するため、テープ基板の反りが少ない状態で大きいチップにアンダーフィル材を充填することができる。これにより、大小両方のチップに対してアンダーフィル材を確実に充填することができ、半導体装置の信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２１】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の構造の一例を示す断面図、図２は図１に示す半導体装置の構造を示す表面図、図３は図１に示す半導体装置の構造を示す裏面図、図４は図1に示すテープ基板の構造を示す表面図、図5は図1に示すテープ基板の構造を示す裏面図、図６は図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図７は図６に示す組み立てで用いられるポッティング装置の構造の一例を示す構成概略図、図８は図１に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【００２４】
図１〜図３に示す本実施の形態１の半導体装置は、テープ基板５の表裏両面に半導体チップ（ＩＣ（Integrated Circuit））が搭載されたＣＯＦ（Chip On Film) １と呼ばれるものであり、例えば、携帯型電話器等の薄型かつ小型の携帯型電子機器に組み込まれている。ＣＯＦ１に使用されるテープ基板５は、基材５ｃ上にスパッタ法を用いて金属層を形成した後、エッチング処理により所望のリード（電極、配線、配線パターン）を形成したものである。そのため、ＴＣＰ（Tape Carrier Package）と呼ばれる半導体装置に使用されるテープ基板の厚さに比べ薄いため、半導体装置全体の厚さを薄くすることが可能である。
【００２５】
テープ基板５は、薄くてフレキシブル性を有しているため、携帯型電子機器内で折り曲げて実装することが可能であるが、例えばガラスエポキシ系の材料から成る配線基板に比べて材料費が高い。したがって、本実施の形態１のＣＯＦ１は、テープ基板５の表裏両面に半導体チップを搭載することにより、チップの実装面積を減らしてテープ基板５の使用量を低減した構造のものである。
【００２６】
ＣＯＦ１の構造について説明すると、テープ基板５の表面（第１の主面）５ａ上に搭載された第１の半導体チップ２と、第１の半導体チップ２より外形寸法が大きく、かつテープ基板５の裏面（第２の主面）５ｂ上に搭載された第２の半導体チップ３と、テープ基板５の表面５ａと第１の半導体チップ２の間、及びテープ基板５の裏面５ｂと第２の半導体チップ３の間にそれぞれ充填されたアンダーフィル材４とを有している。さらに、テープ基板５の表面５ａ上には、第１の半導体チップ２の他にチップ部品（電子部品）７が搭載されている。
【００２７】
なお、図1に示すように、テープ基板５には、大小それぞれの半導体チップのフリップチップ接続部（チップ搭載領域）における基材５ｃの表裏面上にリード（電極、配線）５ｄが設けられている。このリード５ｄは、図2および図3に示すように、テープ基板５の長手方向の一方の端部に形成された複数の外部端子５ｆからそれぞれのチップ搭載領域に向かって集約することで設けられている。複数の外部端子５ｆは、コネクタ等と電気的に接続するために形成されている。また、表裏両面のリード５ｄのフリップチップ接続部以外の領域と、表面５ａのチップ部品７をはんだ付けするリード５ｄ以外の領域には各リード５ｄを保護するための絶縁膜であるソルダレジスト５ｅが形成されている。
【００２８】
テープ基板５の基材５ｃは、例えば、ポリイミド樹脂等から成り、リード５ｄは、例えば、銅合金等から成る。
【００２９】
また、ＣＯＦ１に搭載された第１の半導体チップ２は、例えば、メモリ回路を備えたＩＣであり、一方、第１の半導体チップ２より外形寸法が大きな第２の半導体チップ３は、第１の半導体チップ２の動作を制御するものであり、例えば、マイコン回路を備えたＩＣである。したがって、ＣＯＦ１は、一つの半導体装置の中に複数の半導体チップを搭載することでシステムを提供することが可能なシステムインパッケージでもあり、第１の半導体チップ２より第２の半導体チップ３の方がピン数は多く、大きさ（外形寸法）も大きい。
【００３０】
第１の半導体チップ２と第２の半導体チップ３は、それぞれフリップチップ接続でテープ基板５に搭載されている。すなわち、第１の半導体チップ２の主面２ａとテープ基板５の表面５ａとが対向しており、第１の半導体チップ２の主面２ａの表面電極であるパッド２ｃと、テープ基板５の表面５ａのリード５ｄとがＡｕバンプ（バンプ電極）６を介して電気的に接続されている。
【００３１】
一方、第２の半導体チップ３の主面３ａとテープ基板５の裏面５ｂとが対向しており、第２の半導体チップ３の主面３ａの表面電極であるパッド３ｃと、テープ基板５の裏面５ｂのリード５ｄとがＡｕバンプ６を介して電気的に接続されている。
【００３２】
なお、両チップそれぞれのＡｕバンプ６とテープ基板５のリード５ｄとは、例えば、Ａｕ−Ｓｎの熱共晶によって接続されたものである。
【００３３】
また、第１の半導体チップ２の主面２ａとテープ基板５の表面５ａとの間には、アンダーフィル材４が充填されており、さらにアンダーフィル材４は、第１の半導体チップ２の側面２ｄも覆っている。これにより、アンダーフィル材４は第１の半導体チップ２のフリップチップ接続部を保護するとともに第１の半導体チップ２も保護している。ただし、第１の半導体チップ２の裏面２ｂは、外部に露出している。
【００３４】
同様に、第２の半導体チップ３の主面３ａとテープ基板５の裏面５ｂとの間には、アンダーフィル材４が充填されており、さらにアンダーフィル材４は、第２の半導体チップ３の側面３ｄも覆っている。これにより、アンダーフィル材４は第２の半導体チップ３のフリップチップ接続部を保護するとともに第２の半導体チップ３も保護している。ただし、第２の半導体チップ３の裏面３ｂは、外部に露出している。
【００３５】
なお、アンダーフィル材４としては、例えば、比較的安価な熱硬化性のエポキシ樹脂等を用いることが好ましい。熱硬化性のエポキシ樹脂は、耐熱性が低く、その充填時には、アンダーフィル材４は、ペースト状に比較して粘性が低い状態である。すなわち、アンダーフィル材４として、熱硬化性のエポキシ樹脂を採用した場合、その充填時の状態は、ペースト状よりも流動性が高い状態である。
【００３６】
また、テープ基板５の表面５ａ上には、図１及び図２に示すように、チップ部品７が搭載されている。チップ部品７は、例えば、抵抗素子またはコンデンサ素子等を有しており、テープ基板５のリード５ｄと半田８を介して電気的に接続されている。
【００３７】
次に、本実施の形態１の半導体装置（ＣＯＦ１）の製造方法を、図６に示すプロセスフロー図を用いて説明する。
【００３８】
最初に、大小２種類の半導体チップをテープ基板５に搭載するダイボンディング工程を行う。
【００３９】
まず、図4及び図5に示すようなテープ基板５を準備する。テープ基板５は、リール１２ｆに巻回されたフープの状態で装置に供給され、リール１２ｆから引き出されたテープ基板５は、テープ基板５の基材５ｃの縁部に設けられたスプロケット孔５ｍに送り機構のスプロケットが嵌合し、送り機構の回転によって搬送される。すなわち、１本の基材５ｃに複数の製品領域が連続して形成されており、図4及び図5に示すテープ基板５は、その内の一つを示したものである。テープ基板５の厚さと交差する平面形状は、例えば長方形である。
【００４０】
テープ基板５の表面５ａ側は、テープ基板５の長手方向の一方の端部に複数の外部端子５ｆが短辺に沿って形成されている。さらに、複数の外部端子５ｆから第１の半導体チップ２を搭載するフリップチップ接続部に向かって集約された複数のリード（電極）５ｄが形成されている。複数のリード５ｄは、それぞれ対向するように形成されている。すなわち、複数のリード５ｄは2列に形成されている。
【００４１】
また、フリップ接続部に隣接する領域にはチップ部品７を搭載するための複数の端子（電極）５ｈが形成されている。また、コネクタ等と接続するための外部端子５ｆと、フリップチップ接続部であるリード５ｄと、チップ部品搭載部である複数の端子５ｈがそれぞれ露出するように、基材５ｃ上は絶縁膜であるソルダレジスト５ｅにより覆われている。すなわち、テープ基板５の表面５ａ側に形成された複数のリード５ｄは、ソルダレジスト５ｅに形成された開口部（第１の開口部）５ｉから露出している。また、複数の端子５ｈは、ソルダレジスト５ｅに形成された開口部（第２の開口部）５ｊから露出している。
【００４２】
一方、テープ基板５の裏面５ｂ側は、表面５ａ側と同様に、テープ基板５の長手方向の一方の端部に複数の外部端子５ｆが短辺に沿って形成されている。さらに、複数の外部端子５ｆから第１の半導体チップ２を搭載するフリップチップ接続部に向かって集約された複数のリード（電極）５ｄが形成されている。ここで、テープ基板５の裏面５ｂ側に搭載される半導体チップ３は表面５ａ側に搭載される半導体チップ２よりも外形サイズが大きいため、テープ基板５の裏面５ｂ側に形成される複数のリード５ｄの対向する間隔（長手方向の間隔）は、表面５ａ側よりも大きく形成されている。
【００４３】
すなわち、テープ基板５の裏面５ｂ側に形成された複数のリード５ｄは、ソルダレジスト５ｅに形成された開口部（第３の開口部）５ｋから露出している。さらに、テープ基板５の裏面５ｂ側のソルダレジスト５ｅに形成された開口部（第３の開口部）５ｋは、テープ基板５の表面５ａ側のソルダレジスト５ｅに形成された開口部（第１の開口部）５ｉよりも大きい。
【００４４】
次に、図６のステップＳ１のＩＬＢ（インナリードボンディング）１に示すように、小チップである第１の半導体チップ２の搭載を行う。すなわち、テープ基板５の表面（第１の主面）５ａ上に、表面５ａと第１の半導体チップ２の主面２ａとを対向させて第１の半導体チップ２を搭載する。
【００４５】
ここでは、まず、ヒートステージ１０上に第１の半導体チップ２を配置する。その際、第１の半導体チップ２の主面２ａを上方に向け、下方を向いたテープ基板５の表面５ａと第１の半導体チップ２の主面２ａとが対向するようにヒートステージ１０上に配置する。この時、ヒートステージ１０は、例えば、４００〜４５０℃に加熱されている。
【００４６】
その後、テープ基板５の上方においてボンディングツール９を下降させるとともに、テープ基板５の下方においてヒートステージ１０を上昇させ、さらに、テープ基板５の裏面（第２の主面）５ｂ側（上方）からボンディングツール９によってテープ基板５を押圧し、第１の半導体チップ２の主面２ａのパッド２ｃ上のＡｕバンプ６と、これに対応するテープ基板５の表面５ａ側のリード５ｄとをＡｕ−Ｓｎ熱共晶の熱圧着により接続する。
【００４７】
これにより、小チップである第１の半導体チップ２がテープ基板５の表面５ａ上にインナリードボンディング（ＩＬＢ）によってフリップチップ接続される。なお、インナリードボンディング時のボンディングツール９の温度は、例えば、１００〜２７５℃程度である。この時、Ａｕ−Ｓｎ熱共晶の温度は、例えば、３６０℃である。
【００４８】
その後、図６のステップＳ２のＩＬＢ２に示すように、大チップである第２の半導体チップ３の搭載を行う。すなわち、テープ基板５の裏面５ｂ上に、第１の半導体チップ２より大きな第２の半導体チップ３を、その主面３ａとテープ基板５の裏面５ｂとを対向させて搭載する。
【００４９】
その際、まず、テープ基板５の表裏を反転し、テープ基板５の表面５ａを上方に向けるとともに、裏面５ｂを下方に向ける。この状態でヒートステージ１０上に第２の半導体チップ３を配置する。ここでは、第２の半導体チップ３の主面３ａを上方に向け、下方を向いたテープ基板５の裏面５ｂと第２の半導体チップ３の主面３ａとが対向するようにヒートステージ１０上に配置する。
【００５０】
その後、テープ基板５の上方においてボンディングツール９を下降させるとともに、テープ基板５の下方においてヒートステージ１０を上昇させ、さらに、テープ基板５の表面５ａ側（上方）からボンディングツール９によってテープ基板５を押圧し、第２の半導体チップ３の主面３ａのパッド３ｃ上のＡｕバンプ６と、これに対応するテープ基板５の裏面５ｂ側のリード５ｄとをＡｕ−Ｓｎ熱共晶の熱圧着により接続する。
【００５１】
その際、ザグリ（凹部）９ａを有したボンディングツール９を用いる。すなわち、ボンディングツール９のザグリ９ａ内に第１の半導体チップ２を配置した状態で、テープ基板５の表面５ａ側（上方）からボンディングツール９によってテープ基板５を介して第２の半導体チップ３上のＡｕバンプ６を押圧して、第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載する。
【００５２】
これにより、第２の半導体チップ３の主面３ａのパッド３ｃ上のＡｕバンプ６と、これに対応するテープ基板５の裏面５ｂ側のリード５ｄとがＡｕ−Ｓｎ熱共晶の熱圧着によって接続される。
【００５３】
すなわち、大チップである第２の半導体チップ３がテープ基板５の裏面５ｂ上にインナリードボンディング（ＩＬＢ）によってフリップチップ接続される。
【００５４】
以上により、テープ基板５の表面５ａ側に小チップである第１の半導体チップ２を搭載し、さらに、テープ基板５の裏面５ｂ側に大チップである第２の半導体チップ３を搭載するダイボンディング工程を終了する。
【００５５】
その後、ポッティング（以降、ＰＯＴともいう）工程を行う。
【００５６】
まず、図６のステップＳ３のＰＯＴ１に示すように、第１の半導体チップ２が搭載されたテープ基板５の表面５ａ側を上方に向け、テープ基板５の表面５ａと第１の半導体チップ２の主面２ａとの間にアンダーフィル材４を充填する。その際、テープ基板５の表面５ａ側（上方）においてポッティングノズル１１からアンダーフィル材４をテープ基板５上に滴下する。この時、第１の半導体チップ２の側面周囲に沿って滴下する。
【００５７】
これによって、アンダーフィル材４をテープ基板５の表面５ａと第１の半導体チップ２の主面２ａとの間、及び第１の半導体チップ２の側面２ｄをほぼ覆うように充填する。
【００５８】
なお、本実施の形態１で使用するアンダーフィル材４は、例えば、比較的安価な熱硬化性のエポキシ樹脂等である。この熱硬化性のエポキシ樹脂は、比較的耐熱性が低く、その充填時には、ペースト状に比較して粘性が低い状態である。すなわち、アンダーフィル材４として、熱硬化性のエポキシ樹脂を採用した場合、その充填時の状態は、ペースト状よりも流動性が高い状態である。
【００５９】
その後、第１の半導体チップ２の下方及び周囲に充填したアンダーフィル材４を加熱して半硬化（プリベーク）させる。半硬化処理としては、例えば１３０℃程度で約５分間の加熱処理を行う。
【００６０】
前記半硬化後、テープ基板５の表裏を反転し、図６のステップＳ４のＰＯＴ２に示すように、第２の半導体チップ３が搭載されたテープ基板５の裏面５ｂ側を上方に向け、テープ基板５の裏面５ｂと第２の半導体チップ３の主面３ａとの間にアンダーフィル材４を充填する。
【００６１】
その際、第１の半導体チップ２へのポッティングの場合と同様に、テープ基板５の裏面５ｂ側（上方）においてポッティングノズル１１からアンダーフィル材４をテープ基板５上に滴下する。この時、第２の半導体チップ３の側面周囲に沿って滴下する。
【００６２】
これによって、アンダーフィル材４をテープ基板５の裏面５ｂと第２の半導体チップ３の主面３ａとの間、及び第２の半導体チップ３の側面３ｄをほぼ覆うように充填する。
【００６３】
その後、第２の半導体チップ３の下方及び周囲に充填したアンダーフィル材４を加熱して半硬化させる。
【００６４】
ここで、本ポッティング工程で用いられる図７に示すポッティング装置１２について説明する。
【００６５】
本実施の形態１のポッティング装置１２は、リール１２ｆに巻き取られた多連の長いテープ基板５を引き出してアンダーフィル材４の塗布とプリベーク（半硬化）を行った後、再びリール１２ｆに巻き取るものであり、本実施の形態１で一例として説明する図７のポッティング装置１２は、テープ基板５の両面に塗布を行うことが可能な両面ポッティングタイプの製造装置である。
【００６６】
ポッティング装置１２は、リール１２ｆに巻き取られた多連の長いテープ基板５を引き出すローダ１２ａと、テープ基板５の表裏何れか一方の面にアンダーフィル材４を塗布する第１ポッティング部１２ｂと、テープ基板５の表裏何れか他方の面にアンダーフィル材４を塗布する第２ポッティング部１２ｄと、テープ基板５に塗布されたアンダーフィル材４をプリベークする乾燥炉１２ｃとを備えている。さらに、ポッティング装置１２は、多連のテープ基板５の表裏面を反転させる反転用ローラ１２ｇと、アンダーフィル材４の塗布とプリベークを終えた多連のテープ基板５を再びリール１２ｆに巻き取って収納するアンローダ１２ｅを備えている。
【００６７】
したがって、図６に示すＣＯＦ１の組み立てにおいて、ステップＳ１とステップＳ２の大小のチップのダイボンディング終了後、例えば、ステップＳ３のＰＯＴ１で図７に示すポッティング装置１２の第１ポッティング部１２ｂにおいて、小チップである第１の半導体チップ２が搭載されたテープ基板５の表面５ａ側にアンダーフィル材４を塗布する。
【００６８】
続いて、テープ基板５を乾燥炉１２ｃに送り、乾燥炉１２ｃで表面５ａ側に塗布されたアンダーフィル材４をプリベークして半硬化させる。その後、テープ基板５を第２ポッティング部１２ｄの反転用ローラ１２ｇによって表裏反転させ裏面５ｂ側を上方に向けた後、この第２ポッティング部１２ｄでステップＳ４のＰＯＴ２に示すように、大チップである第２の半導体チップ３が搭載されたテープ基板５の裏面５ｂ側にアンダーフィル材４を塗布する。
【００６９】
その後、再度、テープ基板５を乾燥炉１２ｃに送り、乾燥炉１２ｃで裏面５ｂ側に塗布されたアンダーフィル材４をプリベークして半硬化させる。半硬化処理としては、例えば、１３０℃程度で約５分間の加熱処理を行う。
【００７０】
プリベーク終了後、乾燥炉１２ｃに設けられた反転用ローラ１２ｇによってテープ基板５を表裏反転させ、再び表面５ａ側を上方に向け、この状態でテープ基板５をアンローダ１２ｅに送り、アンローダ１２ｅにてポッティング及びプリベーク済みの多連のテープ基板５をリール１２ｆに巻き取る。
【００７１】
このように、両面にポッティング可能なポッティング装置１２を用いることにより、装置内でテープ基板５を流す回数を１回で済ませることができる。
【００７２】
以上により、テープ基板５の表裏面にアンダーフィル材４を充填するポッティング工程を終了する。
【００７３】
その後、テープ基板５が巻き取られたリール１２ｆをポッティング装置１２から取り出し、本ベーク（本硬化）を行うベーク装置まで搬送し、前記ベーク装置によってアンダーフィル材４の本ベーク処理を行う。本ベーク処理としては、例えば１５０℃程度で約２時間の加熱処理を行う。なお、ポッティング装置１２でのプリベークによりアンダーフィル材４は半硬化状態となっているため、本ベーク用のベーク装置まで搬送する間、テープ基板５に搭載された大小の半導体チップが位置ずれしないようにすることができる。
【００７４】
本ベーク終了後、図６のステップＳ５の部品実装に示すように、テープ基板５の表面５ａ側に半田８によってチップ部品７を実装する。チップ部品７は、例えば、抵抗素子またはコンデンサ素子等を有した電子部品である。なお、チップ部品７は、表面５ａ側ではなく、裏面５ｂ側に実装してもよく、また、必要であれば、表裏面に実装してもよい。
【００７５】
本実施の形態１のＣＯＦ（半導体装置）１の製造方法によれば、テープ基板５上に小チップである第１の半導体チップ２を搭載し、さらに大チップである第２の半導体チップ３を搭載し、その後、テープ基板５と第１の半導体チップ２の間にアンダーフィル材４を充填し、さらにテープ基板５と第２の半導体チップ３の間にアンダーフィル材４を充填する。これにより、小さいチップに先にアンダーフィル材４を充填するため、テープ基板５の反りが少ない状態で大きいチップにアンダーフィル材４を充填することができる。
【００７６】
その結果、大小両方のチップに対してアンダーフィル材４を確実に充填することができ、ＣＯＦ（半導体装置）１の信頼性の向上を図ることができる。
【００７７】
また、本実施の形態１では、テープ基板５上に第１の半導体チップ２を搭載し、さらに第２の半導体チップ３を搭載し、その後、第１の半導体チップ２にアンダーフィル材４を充填し、さらに第２の半導体チップ３にアンダーフィル材４を充填する。これにより、テープ基板５の両面へのダイボンディングを終えてからアンダーフィル材４の充填を行うため、ダイボンディング時にアンダーフィル材４にクラックが形成されるという現象が引き起こされることを無くせる。
【００７８】
したがって、アンダーフィル材４にクラックが形成されないため、ＣＯＦ１の信頼性の向上を図ることができる。
【００７９】
また、本実施の形態１においては、アンダーフィル材４として、熱硬化性のエポキシ樹脂等の比較的安価な樹脂材を用いることにより、後述する非導電性ペーストや導電性フィルム等の接着剤を用いる場合に比較して組み立てのトータルコストを低く抑えることができる。
【００８０】
その後、テープ基板５から基材５ｃの縁部に設けられたスプロケット孔５ｍを切断することで、所望の半導体装置を得ることが出来る。
【００８１】
次に、図８に示す本実施の形態１の変形例について説明する。図８は、図６に示すＣＯＦ１の組み立ての変形例であり、図６の組み立てとの相違点は、ステップＳ１２のＩＬＢ２で、大チップである第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載する際に、ザグリ（凹部）１０ａを有したヒートステージ１０のザグリ１０ａ内に小チップである第１の半導体チップ２を配置するものである。さらに、ヒートステージ１０によってテープ基板５を介して第２の半導体チップ３上のＡｕバンプ６を支持した状態で、テープ基板５の裏面５ｂ側（上方）からボンディングツール９によって第２の半導体チップ３を押圧し、熱圧着によって第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載することである。
【００８２】
すなわち、ザグリ１０ａが形成されたヒートステージ１０を用い、大チップである第２の半導体チップ３を搭載する際に、第１の半導体チップ２をヒートステージ１０のザグリ１０ａ内に配置し、この状態で第２の半導体チップ３をその上方からボンディングツール９によって押圧し、第２の半導体チップ３のダイボンディングを行うものである。
【００８３】
これにより、ダイボンディング工程において、ステップＳ１１のＩＬＢ１でテープ基板５の表面５ａ側に小チップである第１の半導体チップ２を搭載した後、テープ基板５の表裏を反転させることなくそのままの向きで、ステップＳ１２のＩＬＢ２でテープ基板５の裏面５ｂ側に大チップである第２の半導体チップ３を搭載することができる。
【００８４】
その結果、図６に示す組み立て手順に比較して、ダイボンディング工程でのテープ基板５の反転動作を１回減らすことができ、組み立ての効率を向上させることができる。
【００８５】
なお、図８に示す組み立てにおけるステップＳ１１のＩＬＢ１、ステップＳ１３のＰＯＴ１、ステップＳ１４のＰＯＴ２及びステップＳ１５の部品実装については、図６に示す組み立てにおけるステップＳ１のＩＬＢ１、ステップＳ３のＰＯＴ１、ステップＳ４のＰＯＴ２及びステップＳ５の部品実装と、それぞれ全く同じである。
【００８６】
したがって、図８に示す変形例の組み立てによっても図６に示す組み立てと同様の効果を得ることができる。
【００８７】
（実施の形態２）
図９は本発明の実施の形態２のテープ基板の構造を示す表面図、図１０は図９に示すテープ基板の構造を示す裏面図、図１１は本発明の実施の形態２の半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図１２は図１１に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【００８８】
本実施の形態２の半導体装置の製造方法は、図９及び図１０に示すように、貫通孔５ｇが形成されたテープ基板５を用いて、ポッティング工程でアンダーフィル材４を貫通孔５ｇに通すことにより、１回のポッティング動作によってテープ基板５の表裏両面にアンダーフィル材４を充填してポッティングの回数を低減するものである。実施の形態１との相違点は、図９及び図１０に示すように、チップ搭載領域に貫通孔５ｇが形成されていることにある。
【００８９】
まず、半導体チップのパッド配列に対応して複数のリード（電極）５ｄが２列に対向して配置され、前記複数のリード５ｄの２列の列間に貫通孔５ｇが形成されたテープ基板５を準備する。
【００９０】
その後、図１１のステップＳ２１のＩＬＢ１に示すように、テープ基板５の表面５ａ上に、この表面５ａと小チップである第１の半導体チップ２の主面２ａとを対向させ、かつ第１の半導体チップ２の主面２ａ上に貫通孔５ｇが配置されるように第１の半導体チップ２を搭載する。
【００９１】
なお、第１の半導体チップ２は、実施の形態１の図６のステップＳ１のＡｕ−Ｓｎ熱共晶と同様の方法でテープ基板５の表面５ａ上にフリップチップ接続する。
【００９２】
その後、テープ基板５の表裏を反転し、図１１のステップＳ２２のＩＬＢ２に示すように、テープ基板５の裏面５ｂ上に大チップである第２の半導体チップ３を、その主面３ａとテープ基板５の裏面５ｂとを対向させ、かつ第２の半導体チップ３の主面３ａ上に貫通孔５ｇが配置されるように搭載する。なお、第２の半導体チップ３についても、実施の形態１の図６のステップＳ２のＡｕ−Ｓｎ熱共晶と同様の方法でテープ基板５の裏面５ｂ上にフリップチップ接続する。
【００９３】
その際、ザグリ９ａを有したボンディングツール９を用いる。すなわち、ボンディングツール９のザグリ９ａ内に第１の半導体チップ２を配置した状態で、テープ基板５の表面５ａ側（上方）からボンディングツール９によってテープ基板５を介して第２の半導体チップ３上のＡｕバンプ６を押圧して、第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載する。
【００９４】
これにより、第２の半導体チップ３の主面３ａのパッド３ｃ上のＡｕバンプ６と、これに対応するテープ基板５の裏面５ｂ側のリード５ｄとがＡｕ−Ｓｎ熱共晶の熱圧着によって接続される。
【００９５】
以上により、テープ基板５の表面５ａ側に小チップである第１の半導体チップ２を搭載し、さらに、テープ基板５の裏面５ｂ側に大チップである第２の半導体チップ３を搭載するダイボンディング工程を終了する。なお、テープ基板５の貫通孔５ｇは、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間に配置されている。
【００９６】
その後、ポッティング工程を行う。
【００９７】
ここでは、図１１のステップＳ２３のＰＯＴに示すように、大チップである第２の半導体チップ３側（裏面５ｂ側）からアンダーフィル材４を滴下する。その際、第２の半導体チップ３の側面周囲に沿って滴下する。
【００９８】
この時、テープ基板５において第１の半導体チップ２と第２の半導体チップ３の対向する箇所のほぼ中央付近に貫通孔５ｇが形成されているため、滴下されたアンダーフィル材４は貫通孔５ｇを通ってテープ基板５の表面５ａ側にも回り込む。これにより、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間、及び第１の半導体チップ２の側面２ｄと第２の半導体チップ３の側面３ｄをほぼ覆うようにアンダーフィル材４が充填される。
【００９９】
すなわち、小チップである第１の半導体チップ２側からアンダーフィル材４を滴下すると、貫通孔５ｇを通ってテープ基板５の裏面５ｂ側にアンダーフィル材４は流動する。しかしながら、大チップである第２の半導体チップ３の主面を全て覆うためには、小チップである第１の半導体チップ２の主面を全て覆う量以上のアンダーフィル材４を塗布することが必要である。そのためアンダーフィル材４の塗布量を十分考慮しないと、第２の半導体チップ３の主面上を全て覆いきれない可能性がある。言い換えると、第２の半導体チップ３の主面上においてアンダーフィル材４の未充填不良（ボイド不良）の問題が生じる可能性がある。未充填箇所が存在すると、後のアンダーフィル材４のベーク処理工程において、未充填箇所の空気が膨張するため、リフロークラックとなる。
【０１００】
これに対し、図１１に示すように大チップである第２の半導体チップ３側からアンダーフィル材４を滴下すれば、下側（表面５ａ側）は小チップである第１の半導体チップ２が搭載されているため、大チップである第２の半導体チップ３の主面を全て覆う量のアンダーフィル材４を塗布すれば、第１の半導体チップ２の主面上も容易に覆うことが可能である。そのため、アンダーフィル材４の未充填不良の問題は抑制できる。
【０１０１】
なお、アンダーフィル材４は、例えば、熱硬化性のエポキシ樹脂等である。
【０１０２】
また、テープ基板５において、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間には貫通孔５ｇが形成されており、テープ基板５の一部が撓んで、チップの主面２ａまたは主面３ａのいずれかに付着することを防げる。したがって、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間にボイドが形成されることを防止できる。
【０１０３】
その後、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間、及びそれぞれの側面２ｄ、側面３ｄをほぼ覆うように充填されたアンダーフィル材４をプリベークして半硬化させる。
【０１０４】
その後、図１１のステップＳ２４の部品実装に示すように、テープ基板５上に半田８を介してチップ部品７を実装する。
【０１０５】
本実施の形態２によれば、貫通孔５ｇが形成されたテープ基板５を用い、アンダーフィル材４を塗布する際に、アンダーフィル材４を貫通孔５ｇに通すことにより、テープ基板５の片方の面からの１回のポッティング動作によってテープ基板５の表裏両面にアンダーフィル材４を充填することができる。
【０１０６】
これにより、ポッティング工程でのポッティング動作が１回で済むため、ポッティングの回数が減り、ポッティング工程における処理時間を短縮することができる。
【０１０７】
本実施の形態２の半導体装置の製造方法によって得られるその他の効果は、実施の形態１のものと同様である。
【０１０８】
次に、図１２に示す本実施の形態２の変形例について説明する。図１２は図１１に示すＣＯＦ１の組み立ての変形例であり、図１１の組み立てとの相違点は、図１２のステップＳ３３のＰＯＴでアンダーフィル材４を滴下する際に、小チップである第１の半導体チップ２側（表面５ａ側）からアンダーフィル材４を滴下することである。その際、第１の半導体チップ２の側面周囲に沿って滴下する。
【０１０９】
この時、テープ基板５において第１の半導体チップ２と第２の半導体チップ３の対向する箇所のほぼ中央付近に貫通孔５ｇが形成されているため、滴下されたアンダーフィル材４は貫通孔５ｇを通ってテープ基板５の裏面５ｂ側にも回り込む。これにより、第１の半導体チップ２の主面２ａと第２の半導体チップ３の主面３ａの間、及び第１の半導体チップ２の側面２ｄと第２の半導体チップ３の側面３ｄをほぼ覆うようにアンダーフィル材４が充填される。
【０１１０】
すなわち、図１１に示すように、大チップである第２の半導体チップ３側からアンダーフィル材４を滴下すると、必要以上にアンダーフィル材４が貫通孔５ｇを通って下側（表面５ａ側）の小チップである第１の半導体チップ２側に流れた場合、第１の半導体チップ２の主面２ａ上、又は側面２ｄでアンダーフィル材４を留めておくことが困難となり、第１の半導体チップ２からアンダーフィル材４が更に下側（表面５ａ側）に垂れる。この結果、アンダーフィル材４を無駄に使用する可能性があり、更には下に垂れたアンダーフィル材４の洗浄作業が必要となる。
【０１１１】
これに対し、図１２に示すように、小チップである第１の半導体チップ２側からアンダーフィル材４を滴下すれば、例え必要以上にアンダーフィル材４が貫通孔５ｇを通って下側（裏面５ｂ側）に配置された大チップである第２の半導体チップ３側に流動したとしても、第２の半導体チップ３の主面上、又は側面３ｄで留まるので、半導体チップ３の側面３ｄからアンダーフィル材４が溢れてポッティング装置を汚すことはない。
【０１１２】
なお、図１２に示す組み立てにおけるステップＳ３１のＩＬＢ１、ステップＳ３２のＩＬＢ２及びステップＳ３４の部品実装については、図１１に示す組み立てにおけるステップＳ２１のＩＬＢ１、ステップＳ２２のＩＬＢ２及びステップＳ２４の部品実装と、それぞれ全く同じである。
【０１１３】
したがって、図１２に示す変形例の組み立てによっても図１１に示す組み立てと同様の効果を得ることができる。
【０１１４】
（実施の形態３）
図１３は本発明の実施の形態３の半導体装置の組み立て手順の一例を示す製造プロセスフロー図、図１４は図１３に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【０１１５】
本実施の形態３の半導体装置の製造方法は、実施の形態２と同様に貫通孔５ｇが形成されたテープ基板５を用い、さらに予め小チップ上に接着剤を配置した状態で大チップをフリップチップ接続することにより、工程数を低減するものである。
【０１１６】
まず、半導体チップのパッド配列に対応して複数のリード（電極）５ｄが２列に対向して配置され、前記複数のリード５ｄの２列の列間に貫通孔５ｇが形成されたテープ基板５を準備する。
【０１１７】
その後、図１３のステップＳ４１のＩＬＢ１に示すように、テープ基板５の表面５ａ上に、この表面５ａと小チップである第１の半導体チップ２の主面２ａとを対向させ、かつ第１の半導体チップ２の主面２ａ上に貫通孔５ｇが配置されるように第１の半導体チップ２を搭載する。
【０１１８】
なお、第１の半導体チップ２は、実施の形態１の図６のステップＳ１のＡｕ−Ｓｎ熱共晶と同様の方法でテープ基板５の表面５ａ上にフリップチップ接続する。その際、２５０℃〜４００℃に加熱されたヒートステージ１０によって第１の半導体チップ２を支持してテープ基板５上に搭載する。
【０１１９】
その後、図１３のステップＳ４２のＰＯＴに示すように、テープ基板５の裏面５ｂ側（上方）から貫通孔５ｇを介して第１の半導体チップ２の主面２ａ上にポッティングノズル１１から接着剤を塗布する。
【０１２０】
その際、貫通孔５ｇを介して塗布された接着剤は、第１の半導体チップ２の主面２ａ上に塗れ広がり、前記接着剤が貫通孔５ｇ及びその周囲を覆う程度まで前記接着剤を塗布する。
【０１２１】
なお、本実施の形態３で用いる接着剤は、例えば、ＮＣＰ（Non-Conductive Paste、非導電性ペースト）１３である。さらに、ＮＣＰ１３はペースト状であるため、熱硬化性のエポキシ樹脂等のアンダーフィル材に比較して粘性が高い。すなわち、流動性は低い。
【０１２２】
したがって、第１の半導体チップ２の主面２ａ上に塗布されたＮＣＰ１３は流動性が低いため、第１の半導体チップ２から外側にはみ出してもテープ基板５から落下することは無い。
【０１２３】
その後、図１３のステップＳ４３のＩＬＢ２に示すように、テープ基板５の裏面５ｂ上に、ＮＣＰ１３を介して大チップである第２の半導体チップ３を、その主面３ａとテープ基板５の裏面５ｂとを対向させて搭載する。
【０１２４】
その際、まず、ザグリ１０ａを有したヒートステージ１０のザグリ１０ａ内に第１の半導体チップ２を配置し、かつヒートステージ１０によってテープ基板５を介して第２の半導体チップ３上のＡｕバンプ６を支持した状態で、テープ基板５の裏面５ｂ側からボンディングツール９によって第２の半導体チップ３を押圧する。なお、ボンディングツール９は、例えば、１００〜２７５℃に加熱されており、ボンディングツール９の熱を利用して、大チップである第２の半導体チップ３のボンディングとＮＣＰ１３の溶着とを一緒に行う。
【０１２５】
なお、ＮＣＰ１３は、耐熱性が高く、高温にも耐えることができる。したがって、第２の半導体チップ３を搭載する際の熱により、ＮＣＰ１３を溶着後に半硬化させることができる。
【０１２６】
これにより、熱圧着によって第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載する。
【０１２７】
その後、図１３のステップＳ４４の部品実装に示すように、テープ基板５上に半田８を介してチップ部品７を実装する。
【０１２８】
本実施の形態３によれば、予め小チップである第１の半導体チップ２上にＮＣＰ１３を配置した状態で大チップである第２の半導体チップ３をフリップチップ接続することにより、接着剤のポッティングの回数を減らして組み立て工程数を低減することができる。
【０１２９】
さらに、ＮＣＰ１３は耐熱性が高いため、第２の半導体チップ３を搭載する際の熱を利用してＮＣＰ１３を溶着後に半硬化させることができる。これにより、プリベーク処理の回数も減らすことができ、組み立てにおける処理時間を短縮することができる。
【０１３０】
本実施の形態３の半導体装置の製造方法によって得られるその他の効果は、実施の形態１のものと同様である。
【０１３１】
次に、図１４に示す本実施の形態３の変形例について説明する。図１４は図１３に示すＣＯＦ１の組み立ての変形例であり、図１３の組み立てとの相違点は、図１４のステップＳ５２のＰＯＴで、接着剤としてＡＣＦ（Anisotropic Conductive Film 、導電性フィルム）１４を用いることである。
【０１３２】
すなわち、ステップＳ５２のＰＯＴにおいて、第１の半導体チップ２の主面２ａ上のテープ基板５の裏面５ｂの貫通孔５ｇ上にＡＣＦ１４を配置する。その後、ステップＳ５３のＩＬＢ２で、ザグリ１０ａを有したヒートステージ１０のザグリ１０ａ内に第１の半導体チップ２を配置し、かつヒートステージ１０によってテープ基板５を介して第２の半導体チップ３上のＡｕバンプ６を支持した状態で、テープ基板５の裏面５ｂ側からボンディングツール９によって第２の半導体チップ３を押圧する。
【０１３３】
これにより、熱圧着によって第２の半導体チップ３をテープ基板５の裏面５ｂ上に搭載する。
【０１３４】
なお、ＡＣＦ１４は、ＮＣＰ１３に比べて材料費が安いため、ＡＣＦ１４を用いた変形例の組み立てでは、ＮＣＰ１３を用いた組み立てより製造コストを低減することができる。
【０１３５】
また、図１４に示す組み立てにおけるステップＳ５１のＩＬＢ１、ステップＳ５３のＩＬＢ２及びステップＳ５４の部品実装については、図１３に示す組み立てにおけるステップＳ４１のＩＬＢ１、ステップＳ４３のＩＬＢ２及びステップＳ４４の部品実装と、それぞれ全く同じである。
【０１３６】
したがって、図１４に示す変形例の組み立てによっても製造コスト以外でも図１３に示す組み立てと同様の効果を得ることができる。
【０１３７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１３８】
例えば、前記実施の形態１では、そのポッティング工程で図５に示すポッティング装置１２を用いて、反転用ローラ１２ｇによってテープ基板５の表裏を反転させる場合を説明したが、反転用機構はローラ以外の方式であってもよく、さらに、反転機構を有していないポッティング装置を用いてもよい。この場合、テープ基板５の表面５ａ側と裏面５ｂ側をポッティング装置内に１回ずつ分けて流して処理すればよい。
【産業上の利用可能性】
【０１３９】
本発明は、テープ基板の両面に電子部品を実装する半導体装置の組み立てに好適である。
【図面の簡単な説明】
【０１４０】
【図１】本発明の実施の形態１の半導体装置の構造の一例を示す断面図である。
【図２】図１に示す半導体装置の構造を示す表面図である。
【図３】図１に示す半導体装置の構造を示す裏面図である。
【図４】図1に示すテープ基板の構造を示す表面図である。
【図５】図1に示すテープ基板の構造を示す裏面図である。
【図６】図１に示す半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【図７】図６に示す組み立てにおいて用いられるポッティング装置の構造の一例を示す構成概略図である。
【図８】図１に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【図９】本発明の実施の形態２のテープ基板の構造を示す表面図である。
【図１０】図９に示すテープ基板の構造を示す裏面図である。
【図１１】本発明の実施の形態２の半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【図１２】図１１に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【図１３】本発明の実施の形態３の半導体装置の組み立て手順の一例を示す製造プロセスフロー図である。
【図１４】図１３に示す半導体装置の組み立て手順の変形例を示す製造プロセスフロー図である。
【符号の説明】
【０１４１】
１  ＣＯＦ（半導体装置）
２  第１の半導体チップ
２ａ  主面
２ｂ  裏面
２ｃ  パッド
２ｄ  側面
３  第２の半導体チップ
３ａ  主面
３ｂ  裏面
３ｃ  パッド
３ｄ  側面
４  アンダーフィル材
５  テープ基板
５ａ  表面（第１の主面）
５ｂ  裏面（第２の主面）
５ｃ  基材
５ｄ  リード（電極）
５ｅ  ソルダレジスト
５ｆ  外部端子
５ｇ  貫通孔
５ｈ  端子（電極）
５ｉ  開口部（第１の開口部）
５ｊ  開口部（第２の開口部）
５ｋ  開口部（第３の開口部）
５ｍ  スプロケット孔
６  Ａｕバンプ（バンプ電極）
７  チップ部品（電子部品）
８  半田
９  ボンディングツール
９ａ  ザグリ（凹部）
１０  ヒートステージ
１０ａ  ザグリ（凹部）
１１  ポッティングノズル
１２  ポッティング装置
１２ａ  ローダ
１２ｂ  第１ポッティング部
１２ｃ  乾燥炉
１２ｄ  第２ポッティング部
１２ｅ  アンローダ
１２ｆ  リール
１２ｇ  反転用ローラ
１３  ＮＣＰ（非導電性ペースト）
１４  ＡＣＦ（導電性フィルム）
【図１】
2007134448.tif 000003
【図２】
2007134448.tif 000004
【図３】
2007134448.tif 000005
【図４】
2007134448.tif 000006
【図５】
2007134448.tif 000007
【図６】
2007134448.tif 000008
【図７】
2007134448.tif 000009
【図８】
2007134448.tif 000010
【図９】
2007134448.tif 000011
【図１０】
2007134448.tif 000012
【図１１】
2007134448.tif 000013
【図１２】
2007134448.tif 000014
【図１３】
2007134448.tif 000015
【図１４】
2007134448.tif 000016