(57)【要約】【課題】マイクロエンボス加工による電子装置の製造方法を提供する。【解決手段】電子装置の基板１０上での形成方法であり、基板１０をエンボス加工する工程と、基板をくぼみでない部分１１が第１の材料６０の溶液をはじくように表面処理する工程と、エンボス加工によって形成された基板１０上のくぼみ１２に第１の材料６０の溶液を堆積する工程と、を含む。その後、第１の材料が基板の表面と同一平面となるよう、基板はアニール処理される。くぼみ中の第１の材料６０はその後、たとえば後続のＴＦＴの形成におけるソースおよびドレインとして使用できる。【選択図】図３
2007005799.tif 000002
【特許請求の範囲】
【請求項１】
電子装置の基板上での形成方法であり、
前記基板をエンボス加工する工程と、
前記エンボス加工によって形成された前記基板上のくぼみに第１の材料の溶液を堆積する工程と、
前記基板をアニールする工程と、
を含む電子装置の形成方法。
【請求項２】
請求項１に記載の電子装置の形成方法であり、前記基板をエンボス加工した後に、前記基板を表面処理することで、くぼみでない部分が前記第１の材料の前記溶液をはじくようにする工程をさらに含む電子装置の形成方法。
【請求項３】
電子装置の基板上での形成方法であり、
前記基板をエンボス加工する工程と、
前記基板を表面処理し、前記基板のくぼみでない部分を親水性または疎水性にする工程と、
前記エンボス加工によって形成された前記基板上のくぼみに、第１の材料の溶液を堆積する工程と、ここで前記溶液は前記基板の前記表面処理された部分によってはじかれるものであり、
を含む電子装置の形成方法。
【請求項４】
請求項３に記載の電子装置の形成方法であり、前記溶液を堆積した後に、前記基板をアニールする工程をさらに含む電子装置の形成方法。
【請求項５】
請求項２〜４のいずれかに記載の電子装置の形成方法であり、前記溶液は水性または有機溶液であり、前記くぼみではない部分はそれぞれ疎水性または疎液性になるよう表面処理されている、電子装置の形成方法。
【請求項６】
請求項２〜５のいずれかに記載の電子装置の形成方法であり、前記表面処理は自己組織化単分子膜を前記基板のくぼみでない部分に塗布することを含む、電子装置の形成方法。
【請求項７】
請求項６に記載の電子装置の形成方法であり、前記自己組織化単分子膜は１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロデシルートリクロロシランの溶液を使用して塗布する、電子装置の形成方法。
【請求項８】
請求項２〜７のいずれかに記載の電子装置の形成方法であり、前記表面処理はインク付けされた実質的に平坦なスタンプを使用しておこなわれる、電子装置の形成方法。
【請求項９】
請求項２〜７のいずれかに記載の電子装置の形成方法であり、前記基板のエンボス加工の前または後に、前記基板の追加の表面処理をさらに含む電子装置の形成方法。
【請求項１０】
請求項９に記載の電子装置の形成方法であり、前記追加の表面処理は酸素プラズマ処理を含む、電子装置の形成方法。
【請求項１１】
請求項９または１０に記載の電子装置の形成方法であり、前記追加の処理は前記基板上に薄膜を設けることを含む、電子装置の形成方法。
【請求項１２】
請求項１〜１１のいずれかに記載の電子装置の形成方法であり、前記基板は積層基板である、電子装置の形成方法。
【請求項１３】
請求項１２に記載の電子装置の形成方法であり、前記積層基板は高分子層を含み、ここで前記高分子層は、エンボス加工され、前記高分子層より高いガラス転移温度を有する第２の層の上に置かれている、電子装置の形成方法。
【請求項１４】
請求項１〜１３のいずれかに記載の電子装置の形成方法であり、前記基板はポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルエーテルケトン（ＰＥＥＫ）のうち少なくとも１つを含む、電子装置の形成方法。
【請求項１５】
請求項１〜１４のいずれかに記載の電子装置の形成方法であり、前記基板は前記基板の融点より低い所定の温度で、また所定の圧力でエンボス加工される、電子装置の形成方法。
【請求項１６】
請求項１５に記載の電子装置の形成方法であり、前記基板は前記第１の材料の前記溶液を堆積する前に冷却される、電子装置の形成方法。
【請求項１７】
請求項１〜１６のいずれかに記載の電子装置の形成方法であり、前記第１の材料の前記溶液を前記アニールする工程より前に蒸発させ、これにより前記第１の材料を前記くぼみに設ける、電子装置の形成方法。
【請求項１８】
請求項１〜１７のいずれかに記載の電子装置の形成方法であり、前記第１の材料の前記溶液をインクジェット印刷により堆積させる、電子装置の形成方法。
【請求項１９】
請求項１〜１８のいずれかに記載の電子装置の形成方法であり、前記第１の材料は導電材料である、電子装置の形成方法。
【請求項２０】
請求項１９に記載の電子装置の形成方法であり、前記溶液はＰＥＤＯＴ−ＰＳＳ水懸濁またはコロイドである、電子装置の形成方法。
【請求項２１】
請求項１９または２０に記載の電子装置の形成方法であり、前記装置を完成するさらなる材料を堆積する工程をさらに含む電子装置の形成方法。
【請求項２２】
請求項２１に記載の電子装置の形成方法であり、前記堆積する工程は半導体層、誘電体層、および導電層を堆積することを含む、電子装置の形成方法。
【請求項２３】
請求項２２に記載の電子装置の形成方法であり、前記装置は薄膜トランジスタである、電子装置の形成方法。
【請求項２４】
請求項１〜２０のいずれかに記載の電子装置の形成方法であり、前記第１の材料は導電材料であり、強誘電体材料の層を堆積し、前記強誘電体材料の層の上部に複数の電極を設けてＦｅＲＡＭ装置を形成する工程をさらに含む、電子装置の形成方法。
【請求項２５】
請求項１〜２４のいずれかに記載の電子装置の形成方法であり、前記第１の溶液はプールドローイングにより堆積される、電子装置の形成方法。
【請求項２６】
請求項２５に記載の電子装置の形成方法であり、前記第１の材料をインクジェットにより堆積する前に、前記基板に対しプラズマまたは均一表面化学処理をおこなう工程をさらに含む電子装置の形成方法。
【請求項２７】
請求項１〜２６のいずれかに記載の電子装置の形成方法であり、前記基板はプラスチック層および高分子で覆われた硬質層の両方を含む、電子装置の形成方法。
【請求項２８】
請求項２７に記載の電子装置の形成方法であり、前記材料は液体状態でエンボス加工される、電子装置の形成方法。
【請求項２９】
請求項２８に記載の電子装置の形成方法であり、熱または紫外線硬化する工程をさらに含む電子装置の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板をエンボス加工し、基板上に材料を堆積することによって形成する、電子装置の製造に関する。本発明には、薄膜トランジスタ（ＴＦＴ）の形成が含まれる。
【背景技術】
【０００２】
高度な電子装置の実現に対し、簡単で低コストの高解像度パターニング技術の欠如が大きな歯止めとなっている。装置の製造には、従来の光リソグラフィ法が広く使われてきた。フォトリソグラフィ法は、高解像度パターニングができる一方、基板上にあらかじめ画定された構造へのフォトマスクのアラインメントが難しく、製造コストを著しく増加させる可能性がある。
【０００３】
高解像度パターニングには、ナノインプリンティング、ソフトコンタクト印刷等のその他の技術も有望であると考えられるが、積層構造を作るために必要なアラインメントは、フォトリソグラフィ法で要求されるものより更に困難である。同様に、インクジェット印刷は、電子機器を高い生産性で製造するには有望な技術であるが、印刷解像度が現在のところ数十ミクロンであるため、その適用は制限されている。
【０００４】
Ｓｉ、ＧａＡｓ等の無機半導体と比較し、高分子電子機器は、製造工程において材料の溶液を使用できるため、製造が簡単という利点があることが知られている。高分子電子機器産業を効果的に一層発展させるには、ロール・ツー・ロール方式の開発が不可欠である。ロール・ツー・ロール方式のマイクロエンボス加工は、サブミクロンから数十ミクロンの解像度の構造を形成可能な、比較的新しい技術である。たとえば、マイクロエンボス加工は、エンボス加工され電極としての導電層で覆われる材料層を含んでなるプラスチック基板に適用されてきた。エンボス加工された層のくぼみは、電気泳動材料で満たされる。その後、基板はさらに対極としての導電材料層で覆われ、これにより電気泳動ディスプレイ（ＥＰＤ）装置が形成される。
【０００５】
薄膜トランジスタを製造するプリパターニングとインクジェット印刷法との組み合わせは、Stutzman、Friend、Sirringhaus共著による「Self-Aligned, Vertical-Channel, Polymer Field-Effect Transistors（自己整列した垂直チャネルのポリマー電場効果トランジスタ）」（Science誌、vol 299、２００３年３月２１日）に記載されている。図１（Ｉ）に示すように、導電層２を基板３上に形成する。その後、図１（ＩＩ）に示すように、鋭い突出端を有するマスター１を使って基板をエンボス加工する。最上層は、ソースおよびドレイン電極を画定するよう微細に切断される。結果としてできるＴＦＴのチャネル長Ｌは、エンボス加工によってできたくぼみの片側の長さの２倍である。ステップ（ＩＩＩ）において、半導体層６、ゲート絶縁層５、およびゲート電極４を積層することにより、ＴＦＴが完成する。
【０００６】
【非特許文献１】Stutzman、Friend、Sirringhaus共著による「Self-Aligned, Vertical-Channel, Polymer Field-Effect Transistors（自己整列した垂直チャネルのポリマー電場効果トランジスタ）」（Science誌、vol 299、２００３年３月２１日）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この構成には、いくつもの問題がある。まず、電子集積回路の任意の形状を作ることが困難である。また、ソースおよびドレイン電極を形成するために導電層２を介してエンボス加工する工程では、再現性の問題が生じる。特に、ソースおよびドレイン電極の鋭い端部において、半導体層の十分かつ一貫した接続を確保することが困難である。さらに、導電材料の膜２を確実に正しい位置でエンボス加工するという問題点があり、アラインメントの問題が残る。また、導電層２を介して切断する工程では、残されているソースおよびドレイン電極が持ち上がったり損傷を受けたりする可能性があり、すべての導電材料２をチャネル領域から確実に取り除くことは困難であり、したがって、一貫した再現性でチャネルを製造することが困難である。
【０００８】
このように、プリパターニング方法とインクジェット技術による堆積方法との効果的な組み合わせを提供するにはいくつかの問題がある。この組み合わせに関する大きな問題の１つは、装置寸法を十分に小さくすることである。
【０００９】
基板は、ソースおよびドレイン電極を形成する前にエンボス加工されることが望ましいが、これにより図２に示すような考慮すべき問題が生じる。図２は、エンボス加工され、表面１０１にくぼみ１０２が形成された基板１００を示す。表面１０１上に導電材料の溶液を堆積したが、溶液１１０の液滴は、チャネル材料が堆積されるべきくぼみ１０２の端部に届いていない状況である。一方で、溶液１１２の液滴は、くぼみの端部を越えて流れている。このように、この方法でチャネルの再現性のあるＴＦＴを形成することは困難である。
【課題を解決するための手段】
【００１０】
本発明の第１の態様に係る電子装置の基板上での形成方法は、基板をエンボス加工する工程と、エンボス加工によって形成された基板上のくぼみに第１の材料の溶液を堆積する工程と、基板をアニールする工程と、を含む電子装置の形成方法である。
【００１１】
本発明の第２の態様に係る電子装置の基板上での形成方法は、基板をエンボス加工する工程と、基板を表面処理し、基板のくぼみでない部分を親水性または疎水性にする工程と、エンボス加工によって形成された基板上のくぼみに、基板の表面処理された部分によってはじかれる第１の材料の溶液を堆積する工程と、を含む電子装置の形成方法である。
【発明を実施するための最良の形態】
【００１２】
詳細を例示するために、図面を参照して本発明の実施の形態を説明する。
【００１３】
本発明は、大面積のフレキシブル基板または硬質基板上での有機装置の製造に関する、主要な問題に対処する。
【００１４】
構造体の表面に、相対的に疎水性および親水性の異なる領域を設ける表面処理（ソフトコンタクト印刷法により自己組織化単分子膜（ＳＡＭ）を塗布する等）が知られている。しかし、装置層をさらに積層するために最小限の形状を維持しつつ、ＳＡＭを大量に塗布するためにアスペクト比を高くする方法は、これまでのところ知られていない。
【００１５】
本発明によって、本願発明者らはこの目的を達成する方法を確立した。これは、高いコントラスト比の、すなわち、くぼみの深さｈがその幅ｘと比較して高い（図２を参照）、エンボス加工を伴うことが好ましい。特に、コントラスト比が低い場合は、表面１０１のみを疎水性となるよう処理する一方、くぼみ１０２を処理しないでおくことが困難である。
【００１６】
スタンプを使用してＳＡＭを適切に塗布するためのコントラスト比は、そのスタンプの機械的特性によって異なる。しかし、コントラスト比は１：５０より大きいことが好ましい（すなわち、深さ１ミクロンのくぼみであれば、その長さは５０ミクロンより小さいことが好ましい）。
【００１７】
さらに、図１に示す装置の高いコントラスト比は、その後に堆積される半導体層および誘電体層の不均一性につながるおそれがあるという問題がある。このため、半導体の一貫した接続がより困難になり、ソースおよびドレイン電極の端部に沿った誘電体層の絶縁性が悪化するおそれがある。その結果、装置の質が実質的に低下するおそれがある。
【００１８】
しかし、本願発明者らは、マイクロエンボス加工によって引き起こされたフレキシブル基板の変形は、後続のアニール処理によって回復できるとさらに見出した。濡れ性のコントラストを得るための表面処理に必要な、エンボス加工した基板の高いアスペクト比は、こうして取り除くことができる。これは、後述する装置層を画定するために好適である。
【００１９】
マイクロエンボス加工は、所定のエンボス加工圧力にて、またガラス転移温度Ｔgに近いこともあり得る基板の溶解温度よりずっと低い、エンボス加工温度Ｔeにておこなうことが好ましい。エンボス加工圧力およびエンボス加工温度Ｔeは、基板の特性、エンボス加工に使用されるマスターの特性、および求められるコントラスト比によって決まる。結果により得られる高いコントラスト比によって、表面のエンボス加工されていない部分が処理される。好ましくは、疎水性／疎液性の自己組織化単分子膜（ＳＡＭ）を、その後に堆積される材料に使用される溶剤に応じてエンボス加工されていない部分に塗布することにより、これがおこなわれる。
【００２０】
こうして、ＳＡＭが塗布されていない、疎水性／疎液性の、あるいは処理されていないくぼみに、インクジェット印刷法によって他の材料を堆積することができる。インクジェット印刷の後、基板は所定の温度Ｔrでアニール処理でき、印刷された材料は硬化する。アニールまたは回復温度は、高分子基板の種類に応じて設定される。エンボス加工が固体状態の基板上でおこなわれると、構造体がアニール処理されると基板は元の平坦な形状に近づくよう回復する。この現象を利用し、エンボス加工された三次元のくぼみに、インクジェット法による材料の堆積をおこなうことで、高解像度の構造を製造することができ、これにより基板の回復後に、実質的に二次元の構造による装置を製造することができる。
【００２１】
本発明の基本原理を例示する実施形態を図３に示す。プラスチック基板１０（図３Ａを参照）は、好ましくはＰＥＮ（ポリエチレンナフタレート）またはＰＥＴ（ポリエチレンテレフタレート）からなり、溶解温度よりずっと低い温度Ｔeで、マスター２０を使用して機械的にエンボス加工される（図３Ｂを参照）。後続のＳＡＭ層の塗布を向上させるため、酸素プラズマ処理等により、エンボス加工の前または後に、基板の表面を処理することができる。
【００２２】
ＳＡＭ層３０は、エンボス加工およびプラズマ処理された表面に、インクジェット法による堆積のために濡れ性のコントラストを得るために、好ましくはＰＤＭＳ等のゴム状の平坦なブロック材であるインク付けスタンプ４０を使用し、塗布される（図３Ｃを参照）。具体的には、インク付けスタンプは、エンボス加工された基板の表面上へと押し付けられる。基板のコントラスト比が十分に高いと、ＳＡＭ３０は、表面のエンボス加工されていない部分１１のみに塗布され（図３Ｃに点線で示すＳＡＭ３０）、くぼみ１２には塗布されない。コントラスト比が低すぎると、スタンプはくぼみの底部に接触し、ＳＡＭが基板全体に塗布されてしまう。
【００２３】
次に、乾燥後のトランジスタのソースおよびドレイン電極６０を画定するため、インクジェット装置５０により、導電材料の溶液の液滴６１がくぼみ１２へと堆積される（図３Ｄを参照）。溶液が基板１０の表面のエンボス加工されていない部分１１に堆積されたとしても、疎水性／疎液性のＳＡＭコーティング３０によってはじかれ、くぼみ１２へと転がり落ちる。これにより、十分な量の溶液がくぼみ１２の底部表面に堆積され、これを完全に覆う一方、エンボス加工されていない表面１１は溶液で覆われない。
【００２４】
基板１０は、その後適切な所定温度Ｔrでアニール処理される。回復温度Ｔrは、印刷された材料の硬化および基板の回復ができるよう設定される必要がある（図３Ｅを参照）。好ましくは、アニール後、溶液の蒸発後に残された導電材料の上表面が、基板の表面のエンボス加工されていない部分１１と実質的に同一平面となるよう、基板は十分に回復する。基板の回復速度を向上させるため、回復温度Ｔrは、エンボス加工温度Ｔeよりも高く設定されるのが好ましい。次に、半導体層および誘電体層７０、８０が堆積され、最終的にゲート電極９０が印刷されて、ＴＦＴが完成する（図３Ｆ）。
【００２５】
このように、単独の作業によって基板上に多数のＴＦＴを形成することができる。ＴＦＴは、くぼみ１２を正確にパターニングすることにより部分的に接続することができ、よって回路を形成するために電極ができる。さらに、インクジェット法等の適切な方法によって、電極間に導電材料を堆積することにより、ＴＦＴを回路中に接続することができる。もちろん、ＴＦＴ以外の電気装置を形成することも可能である。
【００２６】
図４に、ロール・ツー・ロール方式において本発明を適用した、装置の大量生産が可能な方法を提案する。特に、基板はフレキシブルであり、図４の左手のロール（図示せず）上に格納されている。基板は展開され、エンボス加工温度Ｔeでコンベヤ２５上で運ばれ、本実施形態ではローラーの形で示されているエンボス加工マスター２０を通過する。続いて、コンベヤは基板１０をインクスタンドへと運び、そこでインクローラー４０を使って、基板に疎水性／疎液性のＳＡＭ溶液をインク付けする。次に、硬化およびアニールの前に、赤外線（ＩＲ）ランプ等を使って、導電材料の溶液を、くぼみ１２に堆積する。基板が図４の右手の別のローラー（図示せず）に格納される前、またはディスプレイ等の装置を形成するための加工のために切断される前に、半導体層、絶縁層、およびゲート電極層７０、８０、９０は、すべて堆積され、乾燥される。このような製造工程は、無機トランジスタ製造工程よりもはるかに高速かつ安価であることが利点である。
【００２７】
以上の記載は単純化した本発明の概要であり、様々な変更を加えることが可能である。たとえば、アニールの工程を２段階に分けることができる。第１段階では導電材料の溶液を蒸発させ、結果としてできるＴＦＴのソースおよびドレイン電極６０を形成する導電材料のみを残す。たとえば、その溶液はＰＥＤＯＴ水懸濁であり、蒸発後に電極は１００ｎｍの薄さとなる。この最初の硬化段階の後、基板は回復温度Ｔrまで加熱され、基板に実質的に最小限の形状を有する平坦な状態の電極を形成する。
【００２８】
基板は、単一の材料からなる必要はなく、２以上の異なる材料の層からなってもよい。たとえば、基板は高いガラス転移点Ｔgを有する下層と、低いガラス転移点Ｔgを有する上層とによって形成することができる。この場合、上層に必要な比較的低いエンボス加工およびアニール温度Ｔe、Ｔrの影響をそれほど受けない下層によって上層は支えられていることから、エンボス加工および回復の間の上層のそりを防ぐことができる。
【００２９】
ある実施形態によると、基板は、後続のＳＡＭの塗布を向上させるため、好ましくはエンボス加工等の処理の前に、基板塗布層で覆われる。基板塗布層は、使用される材料によって様々な濡れ性を有することができる。大抵の場合、構造体の表面（塗布層の表面）は、ＳＡＭを塗布する前に処理する必要がある。
【００３０】
基板塗布層、半導体層および誘電体層７０、８０の材料に使用される堆積技術には、他にもドクターブレード法、印刷法（スクリーン印刷法、オフセット印刷法、フレキソ印刷法、パッド印刷法、インクジェット印刷法等）、蒸着法、スパッタリング、化学真空蒸着（ＣＶＤ）、スピンコーティング、ディップコーティング、スプレーコーティング、無電解めっき法等がある。
【００３１】
基板の表面処理には、他にもコロナ放電処理、紫外線オゾン処理、化学反応、塗布、真空蒸着等が挙げられる。表面処理は、工程の詳細に応じて、エンボス加工前後のどちらにおこなってもよい。
【００３２】
エンボス加工された構造の表面処理には、他にもソフトコンタクト印刷法、プラズマまたは化学溶液法等が挙げられる。使用できる材料は、撥水性または撥油性官能基を有するフッ素オリゴマー、フッ素重合体等がある。ユニダイン（登録商標）は、官能基に疎水性および下層への粘着性の両方を与える材料の一例である。
【００３３】
ソース、ドレイン、およびゲート導電電極は、導電性の高分子溶液や有機および無機材料（金属Ａｇ、Ｃｕ、Ａｕ、Ｎｉ等）のコロイド懸濁液をインクジェット印刷法により堆積できる。
【００３４】
本発明は、とりわけ、シート・ツー・シートおよびロール・ツー・ロールの両方の製造方式に適用できる。インクジェットプールドローイング法は、あらかじめパターン化された形状を適切に設計し、また表面処理することによって、堆積されたインクを小さな構造に流し込む方法であり、サブミクロンから２０ミクロンの解像度を有する装置構造の製造に適用できる。プールドローイングに関しては、エンボス加工によって画定されるくぼみの側壁が、液体の流れを効果的に限定して上述の高解像度を提供するため、エンボス加工された表面上の濡れ性のコントラストは必要ない可能性があることが分かっている。しかし、場合によっては、インクジェット印刷の前に、ある材料に対してプラズマまたは均一表面化学処理等の表面処理をおこなう必要がある可能性がある。
【００３５】
溶液の堆積方法に関わらず、基板は、プラスチック層、または硬質層（ガラス製、木製、金属製等）上を覆う高分子膜を含んでいてもよい。
【００３６】
エンボス加工される材料は、上述したように固体・ガラス状であっても、液体状であってもよい。通常、基板上に置かれた高分子膜は、室温で固体状である。液体状でのエンボス加工であれば、高分子溶融に適する温度まで構造体を加熱し、液体状にした後にエンボス加工をする。その後、エンボス加工ツールを液体高分子に漬ける。さらに、装置を室温まで冷やし、エンボス加工ツールを構造体からはずす。この工程は、熱工程として知られている。
【００３７】
紫外線硬化を利用した別の方法もある。この方法は、室温でおこなわれる。具体的には、この方法によるとエンボス加工される材料は、室温で液体状態にあることが好ましい。液体状態の材料を、基板上を覆うように設け、エンボス加工ツールをその中に漬ける。その後、紫外線光を材料上に照射し、材料を固化させる。好ましい固化のメカニズムは、元の短い分子鎖が、光化学反応により重合して長鎖となることである。
【００３８】
液体状でのエンボス加工であれば、エンボス加工される材料が低粘度を有することが好ましい。エンボス加工は、材料の融点より３０〜５０℃高い温度でおこなわれることが好ましい。
【００３９】
基板の回復のためのアニール処理の有無は、少なくとも部分的には、くぼみ１２中に堆積された材料の量によって決定されることが好ましい。堆積されたソース／ドレイン材料が厚い場合、またこれによりくぼみ１２をほぼ満たしている場合、アニール処理をおこなわなくてもよい可能性がある。同様に、装置の性能要件が大変高いのでなければ、アニール処理を省いてもよい。
【００４０】
導電性材料の溶液が蒸発すると、体積が減ることが認識されている。しかし、本発明の回復工程では、それでもなお実質的に平坦な構造を提供できることが利点である。
【００４１】
図３に示す実施形態では、ソースおよびドレイン電極がくぼみに形成されている。しかし、表面のエンボス加工されていない部分１１を親水性になるよう処理し、その上に水溶液を堆積することも可能である。後続の基板の回復のためのアニールの前または後に、半導体材料をくぼみに堆積することで、また必要に応じて他の層を堆積し、チャネルを形成することも可能である。
【００４２】
さらに、基板は、疎水性の部分を有するよう処理される必要はない。代わりに、ＳＡＭ層が疎液性であり、有機溶剤等を使用した非水溶液中の導電性材料であってもよい。さらに、導電性材料は、溶液状である必要はない。たとえば、金または銀のコロイドを代わりに使用してもよい。これらは、基板のアニールとは別の工程においてアニール処理されることが好ましい。
【実施例】
【００４３】
２００℃を越える作用温度を有する、ポリエチレンナフタレート（ＰＥＮ）を使用した。ＳＡＭを塗布する能力を向上させるため、１００ｎｍのシクロテン膜をＰＥＮ基板上にスピンコーティングし、その膜をシクロテンの重合のため、１８０℃で２時間硬化した。エンボス加工は、フォトリソグラフィ法によって画定したＳｉ型をＰＥＮ基板上に、１５０℃、約２５バールで押圧することによっておこなわれた。その圧力は、構造体を室温まで冷やした後に解除した。
【００４４】
構造体は、酸素プラズマ処理（ガス流量：毎分２００ｍｌ、電力：１５０ワット）し、ＳＡＭを塗布する能力をさらに向上するために、エンボス加工された構造の上面を疎水性にする一方、構造のくぼみ部を親水性のままにした。ＳＡＭは、１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロデシルートリクロロシラン溶液（ヘキサン中に〜０．１モル）でインク付けされた平坦なポリジメチルシロキサン（ＰＤＭＳ）スタンプを使用し、印刷法により構造基板上に塗布された。ポリ（３，４−エチレンジオキシチオフェン）−ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）水懸濁をくぼみ部中にインクジェット印刷し、ソース／ドレイン電極を画定した。この工程では、印刷解像度を上げるため、高疎水性のＳＡＭ層が、印刷された液滴を効果的に分離した。
【００４５】
次に、基板を回復するため、構造体を１７０℃で５分間、熱アニールした。半導体層としてポリアリルアミン（ＰＡＡ）、ポリチオフェン、またはポリ３ーヘキシルチオフェン（Ｐ３ＨＴ）を、誘電体層としてポリ（４−ビニルフェノール）（ＰＶＰ）またはポリ（４−メチルー１−ペンテン）（ＰＭＰ）を使用した。標準的な膜厚は、半導体層は２０〜１００ｎｍ、誘電体層は５００〜２０００ｎｍであり、溶剤の濃度（１リットル当たり１０〜２００グラム）およびスピンコーティングの速度（毎分１０００〜５０００ｒ）によって調整された。最終的に、ＰＥＤＯＴ−ＰＳＳはゲート電極として印刷された。
【００４６】
図５は、この工程によって製造されたＴＦＴの伝達特性を示す。ソース／ドレイン電流（Ｉｄｓ）のゲート電圧（Ｖｇ）への依存度が、ソース／ドレイン電圧（Ｖsd）が−５Ｖの場合と−４０Ｖの場合とでそれぞれ測定された。
【００４７】
本発明は、信頼性が高く低コストの市販電子装置および回路を製造するための入り口を提供するものである。本発明は、ディスプレイ装置等の装置に必要な回路を形成するために、インクジェット印刷法によって接続できるＴＦＴの製造に特に好適である。本発明はまた、上述のように接続可能なその他の種類の電子装置の製造にも好適である。
【００４８】
たとえば、本発明は、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）の製造に適用できる。特に、図６は図３Ｅの加工と同等の工程にある基板２００を示している。図６に示すように、基板２００には、ストリップ２１０が形成されるように長溝形状のくぼみ１２が設けられている。続いて、基板２００は、強誘電体材料の溶液でスピンコーティングされる。最後に、別の基板を最初の基板２００上に強誘電体材料を介して、それぞれの電極ストリップが互いに交差するように載せる。各基板上の電極ストリップ間の各交点には、アドレス付けでき、これにより書き込んだり読み出したりできる強誘電体メモリセルが形成される。
【００４９】
本明細書において、「溶液」にはコロイドや、ＰＥＤＯＴ−ＰＳＳ水懸濁等の懸濁液を含んでいる。
【００５０】
本書の記載はあくまで一例示であり、本発明はその範囲から逸脱することなく、当業者の知識に基づき変更を加えて実施可能である。
【図面の簡単な説明】
【００５１】
【図１】図１は、薄膜トランジスタ（TFT）を製造する従来の方法を示す。
【図２】図２は、エンボス加工され、導電材料が堆積された基板を示す。
【図３】図３は、本発明に係るTFTの製造方法を示す。
【図４】図４は、ロール・ツー・ロール方式において本発明を適用した、装置の大量生産が可能な方法の概略図である。
【図５】図５は、本発明によって製造されたTFTの伝達特性を示す。
【図６】図６は、本発明による強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）の形成の一工程を示す。
【符号の説明】
【００５２】
１０：基板、１１：エンボス加工されていない（くぼみでない）部分、１２：くぼみ、２０：マスター、３０：ＳＡＭ層、４０：インク付けスタンプ、５０：インクジェット装置、６０：第１の材料、７０：半導体層、８０：誘電体層、９０：ゲート電極。
【図１】
2007005799.tif 000003
【図２】
2007005799.tif 000004
【図３】
2007005799.tif 000005
【図４】
2007005799.tif 000006
【図５】
2007005799.tif 000007
【図６】
2007005799.tif 000008