(57)【要約】【課題】半導体素子から発せられる熱を効率よく放熱させることができる半導体内蔵モジュールとその製造方法を提供する。【解決手段】コア層(10)と、コア層(10)を挟持する第１回路基板(11)及び第２回路基板(12)と、コア層(10)を貫通して形成された、第１回路基板(11)と第２回路基板(12)とを電気的に接続するインナービア(13)と、第１回路基板(11)に実装され、かつコア層(10)に内蔵された半導体素子(14)とを含む半導体内蔵モジュールであって、半導体素子(14)における実装面とは反対側の面(14a)に接触する放熱シート(15)を含み、放熱シート(15)は、その少なくとも一部がコア層(10)に内蔵され、かつ、その少なくとも一端がコア層(10)の外部へ露出している半導体内蔵モジュール(1)とする。【選択図】図１
2007115837.tif 000002
【特許請求の範囲】
【請求項１】
コア層と、前記コア層を挟持する第１回路基板及び第２回路基板と、前記コア層を貫通して形成された、前記第１回路基板と前記第２回路基板とを電気的に接続するインナービアと、前記第１回路基板に実装され、かつ前記コア層に内蔵された半導体素子とを含む半導体内蔵モジュールであって、
前記半導体素子における実装面とは反対側の面に接触する放熱シートを含み、
前記放熱シートは、その少なくとも一部が前記コア層に内蔵され、かつ、その少なくとも一端が前記コア層の外部へ露出していることを特徴とする半導体内蔵モジュール。
【請求項２】
前記放熱シートは、その一部が前記コア層に内蔵されており、
前記放熱シートの前記一部を除く領域が、前記コア層の側面から突出している請求項１に記載の半導体内蔵モジュール。
【請求項３】
前記半導体内蔵モジュールは、第３回路基板を更に含み、
前記第３回路基板は、前記コア層の側面から突出した前記放熱シートの前記領域に接続している請求項２に記載の半導体内蔵モジュール。
【請求項４】
コア層と、前記コア層を挟持する第１回路基板及び第２回路基板と、前記コア層を貫通して形成された、前記第１回路基板と前記第２回路基板とを電気的に接続するインナービアと、前記第１回路基板に実装され、かつ前記コア層に内蔵された半導体素子とを含む半導体内蔵モジュールであって、
前記半導体素子における実装面とは反対側の面に接触する放熱シートと、前記放熱シートに接触する放熱体とを含み、
前記放熱体は、前記コア層の側面に設けられていることを特徴とする半導体内蔵モジュール。
【請求項５】
前記放熱体は、前記コア層の側面に露出した面の表面粗さＲａが１μｍ以上である請求項４に記載の半導体内蔵モジュール。
【請求項６】
前記放熱体は、熱硬化性樹脂と金属粒子とを含む請求項４に記載の半導体内蔵モジュール。
【請求項７】
前記金属粒子は、金、銀、銅、アルミニウム及びニッケルから選ばれる少なくとも１つの金属を含む請求項６に記載の半導体内蔵モジュール。
【請求項８】
前記半導体内蔵モジュールは、前記インナービアを複数含み、
前記放熱体は、隣接する前記インナービアの間に面するように配置されている請求項４に記載の半導体内蔵モジュール。
【請求項９】
前記放熱シートには、前記インナービアを配置するための貫通孔が形成されており、
前記インナービアは、前記貫通孔の内周より内側に配置されている請求項１又は４に記載の半導体内蔵モジュール。
【請求項１０】
前記放熱シートは、グラファイト、銅、アルミニウム、ニッケル及び金から選ばれる少なくとも１種の材料を含む請求項１又は４に記載の半導体内蔵モジュール。
【請求項１１】
前記インナービアは、導電性ペーストからなる請求項１又は４に記載の半導体内蔵モジュール。
【請求項１２】
前記コア層は、無機質フィラーと熱硬化性樹脂とを含む請求項１又は４に記載の半導体内蔵モジュール。
【請求項１３】
前記無機質フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2から選ばれる少なくとも１種の無機材料を含む請求項１２に記載の半導体内蔵モジュール。
【請求項１４】
前記熱硬化性樹脂は、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくとも１つの樹脂である請求項１２に記載の半導体内蔵モジュール。
【請求項１５】
半導体素子が内蔵された半導体内蔵モジュールの製造方法であって、
ａ）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、放熱シートの一部が前記コア層の側面から突出するように前記放熱シートの前記一部を除く領域を内蔵する工程と、
ｂ）前記コア層を貫通する貫通孔を形成する工程と、
ｃ）前記貫通孔に導電性ペーストを充填する工程と、
ｄ）前記半導体素子が実装された第１回路基板と前記放熱シートの前記領域が内蔵された前記コア層とを積層するとともに、前記コア層における前記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、
ｅ）積層された前記第１回路基板、前記コア層及び前記第２回路基板を加熱・加圧することで、前記半導体素子を前記コア層に内蔵し、前記放熱シートを前記半導体素子における実装面とは反対側の面に接触させるとともに、前記導電性ペーストからなるインナービアにより前記第１回路基板と前記第２回路基板とを電気的に接続する工程とを含むことを特徴とする半導体内蔵モジュールの製造方法。
【請求項１６】
前記ｅ）工程の後に、前記コア層の側面から突出させた前記放熱シートの前記一部と第３回路基板とを接続する工程を更に含む請求項１５に記載の半導体内蔵モジュールの製造方法。
【請求項１７】
半導体素子が内蔵された半導体内蔵モジュールの製造方法であって、
I）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、第１貫通孔が形成された放熱シートを内蔵する工程と、
II）前記第１貫通孔の内周より内側に、前記コア層を貫通する第２貫通孔を形成する工程と、
III）前記コア層及び前記放熱シートを貫通する第３貫通孔を形成する工程と、
IV）前記第２貫通孔に導電性ペーストを充填する工程と、
V）前記第３貫通孔に熱硬化性樹脂と金属粒子とを含む放熱性材料を充填して放熱体を形成する工程と、
VI）前記半導体素子が実装された第１回路基板と前記放熱シートが内蔵された前記コア層とを積層するとともに、前記コア層における前記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、
VII）積層された前記第１回路基板、前記コア層及び前記第２回路基板を加熱・加圧することで、前記半導体素子を前記コア層に内蔵し、前記放熱シートを前記半導体素子における実装面とは反対側の面に接触させるとともに、前記導電性ペーストからなるインナービアにより前記第１回路基板と前記第２回路基板とを電気的に接続する工程と、
VIII）加熱・加圧された前記第１回路基板、前記コア層及び前記第２回路基板を、前記放熱体の中心軸に沿って切断する工程とを含むことを特徴とする半導体内蔵モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が内蔵された半導体内蔵モジュールとその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化および高性能化の要求に伴い、それに搭載される電子部品の高密度実装化および高機能化が要望されている。そのため、半導体素子や受動部品を回路基板に３次元的に実装することによって実装面積を縮小する３次元実装技術の開発が盛んに行われている（例えば、特許文献１参照）。
【０００３】
図１４は、特許文献１に開示された半導体内蔵モジュールの断面図である。図１４に示すように、半導体内蔵モジュール１００では、回路基板１０２上に半導体素子１０１と受動部品１０５が実装されている。そして、半導体素子１０１と受動部品１０５は、熱硬化性樹脂と無機質フィラーとの混合物からなる封止材１０３に内蔵されている。受動部品１０５としては、抵抗器、コンデンサ、インダクタ等が使用できる。また、回路基板１０２には放熱部材としてサーマルビア１０４が設けられており、半導体素子１０１は、このサーマルビア１０４と接続されている。これにより、半導体素子１０１から発せられる熱をサーマルビア１０４から外部へ放熱させることができる。
【特許文献１】特開２００４−２１４２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記半導体内蔵モジュール１００では、回路基板１０２の機械的強度を確保した上で、半導体素子１０１とサーマルビア１０４との接触面積を増大させることが困難であるため、半導体素子１０１から発せられる熱を効率よく放熱させることができなくなるおそれがある。
【０００５】
本発明は、上記従来の課題を解決するもので、半導体素子から発せられる熱を効率よく放熱させることができる半導体内蔵モジュールとその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の第１の半導体内蔵モジュールは、コア層と、前記コア層を挟持する第１回路基板及び第２回路基板と、前記コア層を貫通して形成された、前記第１回路基板と前記第２回路基板とを電気的に接続するインナービアと、前記第１回路基板に実装され、かつ前記コア層に内蔵された半導体素子とを含む半導体内蔵モジュールであって、
前記半導体素子における実装面とは反対側の面に接触する放熱シートを含み、
前記放熱シートは、その少なくとも一部が前記コア層に内蔵され、かつ、その少なくとも一端が前記コア層の外部へ露出していることを特徴とする。
【０００７】
本発明の第２の半導体内蔵モジュールは、コア層と、前記コア層を挟持する第１回路基板及び第２回路基板と、前記コア層を貫通して形成された、前記第１回路基板と前記第２回路基板とを電気的に接続するインナービアと、前記第１回路基板に実装され、かつ前記コア層に内蔵された半導体素子とを含む半導体内蔵モジュールであって、
前記半導体素子における実装面とは反対側の面に接触する放熱シートと、前記放熱シートに接触する放熱体とを含み、
前記放熱体は、前記コア層の側面に設けられていることを特徴とする。
【０００８】
本発明の半導体内蔵モジュールの第１の製造方法は、半導体素子が内蔵された半導体内蔵モジュールの製造方法であって、
ａ）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、放熱シートの一部が前記コア層の側面から突出するように前記放熱シートの前記一部を除く領域を内蔵する工程と、
ｂ）前記コア層を貫通する貫通孔を形成する工程と、
ｃ）前記貫通孔に導電性ペーストを充填する工程と、
ｄ）前記半導体素子が実装された第１回路基板と前記放熱シートの前記領域が内蔵された前記コア層とを積層するとともに、前記コア層における前記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、
ｅ）積層された前記第１回路基板、前記コア層及び前記第２回路基板を加熱・加圧することで、前記半導体素子を前記コア層に内蔵し、前記放熱シートを前記半導体素子における実装面とは反対側の面に接触させるとともに、前記導電性ペーストからなるインナービアにより前記第１回路基板と前記第２回路基板とを電気的に接続する工程とを含むことを特徴とする。
【０００９】
本発明の半導体内蔵モジュールの第２の製造方法は、半導体素子が内蔵された半導体内蔵モジュールの製造方法であって、
I）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、第１貫通孔が形成された放熱シートを内蔵する工程と、
II）前記第１貫通孔の内周より内側に、前記コア層を貫通する第２貫通孔を形成する工程と、
III）前記コア層及び前記放熱シートを貫通する第３貫通孔を形成する工程と、
IV）前記第２貫通孔に導電性ペーストを充填する工程と、
V）前記第３貫通孔に熱硬化性樹脂と金属粒子とを含む放熱性材料を充填して放熱体を形成する工程と、
VI）前記半導体素子が実装された第１回路基板と前記放熱シートが内蔵された前記コア層とを積層するとともに、前記コア層における前記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、
VII）積層された前記第１回路基板、前記コア層及び前記第２回路基板を加熱・加圧することで、前記半導体素子を前記コア層に内蔵し、前記放熱シートを前記半導体素子における実装面とは反対側の面に接触させるとともに、前記導電性ペーストからなるインナービアにより前記第１回路基板と前記第２回路基板とを電気的に接続する工程と、
VIII）加熱・加圧された前記第１回路基板、前記コア層及び前記第２回路基板を、前記放熱体の中心軸に沿って切断する工程とを含むことを特徴とする。
【発明の効果】
【００１０】
本発明の半導体内蔵モジュールによれば、半導体素子における実装面とは反対側の面に接触する放熱シートを含むため、半導体素子と放熱部材である放熱シートとを面接触させることができる。これにより、半導体素子から発せられる熱を効率よく放熱させることができる。また、本発明の半導体内蔵モジュールの製造方法によれば、上記本発明の半導体内蔵モジュールを容易に製造することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の第１の半導体内蔵モジュールは、コア層と、このコア層を挟持する第１回路基板及び第２回路基板と、上記コア層を貫通して形成された、上記第１回路基板と上記第２回路基板とを電気的に接続するインナービアと、上記第１回路基板に実装され、かつ上記コア層に内蔵された半導体素子とを含む。
【００１２】
コア層の構成材料には、機械的強度を確保するために、無機質フィラーと熱硬化性樹脂とを含む混合物を使用することが好ましい。また、放熱性の観点から、混合物中の無機質フィラーの含有量が７０質量％から９５質量％であることが好ましく、その平均粒子径が０．１〜１００μｍの範囲内であることが好ましい。特に、上記無機質フィラーが、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ及びＳｉＯ2から選ばれる少なくとも１種の無機材料を含む場合は、コア層の放熱性がより一層向上するため好ましい。また、上記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂及びシアネート樹脂から選ばれる少なくとも１つの樹脂を使用することが好ましい。コア層の耐熱性が向上するからである。なかでも、エポキシ樹脂は、耐熱性が特に高いため好ましい。また、コア層には、更に分散剤、着色剤、カップリング剤、離型剤等が含まれていてもよい。なお、コア層の厚みは、例えば５０〜１０００μｍ程度である。
【００１３】
コア層を挟持する第１回路基板及び第２回路基板としては、特に限定されず、例えば、基材と、この基材の両主面に形成された配線パターン層とを含む回路基板が使用できる。具体的には、セラミック基板、ガラス・エポキシ基板、全層樹脂インナービアホール（ＩＶＨ）基板、ポリイミド基板、液晶ポリマー基板等を使用することができる。
【００１４】
インナービアの構成材料としては、例えば、熱硬化性樹脂と金属粒子とを混合した導電性ペーストを用いることができる。上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができる。なかでもエポキシ樹脂は、耐熱性が高いため好ましい。上記金属粒子としては、金、銀、銅及びニッケルから選ばれる少なくとも１つの金属を含む粒子を用いることが好ましい。インナービアの導電性を向上させることができるからである。なかでも銅は、導電性が高い上、マイグレーションも少ないため特に好ましい。
【００１５】
半導体素子の第１回路基板への実装方法は、特に限定されないが、高密度実装が可能なフリップチップ実装方法を使用することが好ましい。
【００１６】
そして、本発明の第１の半導体内蔵モジュールは、上記半導体素子における実装面とは反対側の面（以下、「上面」ともいう）に接触する放熱シートを含む。ここでいう「接触」とは、上記半導体素子の上面と上記放熱シートとの間で熱伝導可能な程度に密着している状態を指す。よって、上記半導体素子の上面と上記放熱シートとの間に、熱伝導可能な層（厚みが５〜１００μｍ程度）が介在していてもよい。上記熱伝導可能な層とは、例えば上記コア層の構成材料の一部からなる層や熱伝導グリースからなる層、あるいは熱伝導シート等が例示できる。また、上記放熱シートは、その少なくとも一部が上記コア層に内蔵され、かつ、その少なくとも一端が上記コア層の外部へ露出している。本発明の第１の半導体内蔵モジュールでは、半導体素子と放熱部材である放熱シートとを面接触させることができるため、半導体素子から発せられる熱を、コア層の外部へ露出している放熱シートの上記一端から効率よく放熱させることができる。なお、「半導体素子における実装面」とは、半導体素子の主面のうち第１回路基板に面する面をいう。
【００１７】
放熱シートには、グラファイト、銅、アルミニウム、ニッケル及び金から選ばれる少なくとも１種の材料を含むシートを用いると、放熱性が特に向上するため好ましい。放熱シートの厚みは、５〜１００μｍの範囲内であることが好ましい。この範囲内であれば、放熱シートの放熱効果を維持した上で、半導体内蔵モジュールの薄型化を容易に実現できる。
【００１８】
本発明の第１の半導体内蔵モジュールでは、上記放熱シートの一部が上記コア層に内蔵されており、上記放熱シートの上記一部を除く領域が上記コア層の側面から突出していてもよい。放熱シートの放熱部位が広がるため、半導体素子から発せられる熱を、より効率よく放熱させることができるからである。
【００１９】
次に、本発明の第２の半導体内蔵モジュールについて説明する。なお、以下の説明では、上述した本発明の第１の半導体内蔵モジュールの説明と重複する内容については省略する。
【００２０】
本発明の第２の半導体内蔵モジュールは、コア層と、このコア層を挟持する第１回路基板及び第２回路基板と、上記コア層を貫通して形成された、上記第１回路基板と上記第２回路基板とを電気的に接続するインナービアと、上記第１回路基板に実装され、かつ上記コア層に内蔵された半導体素子とを含む半導体内蔵モジュールであって、上記半導体素子における実装面とは反対側の面（上面）に接触する放熱シートと、上記放熱シートに接触する放熱体とを含み、上記放熱体は、上記コア層の側面に設けられている。本発明の第２の半導体内蔵モジュールでは、半導体素子と放熱部材である放熱シートとを面接触させることができるため、半導体素子から発せられる熱を、コア層の側面に設けられた放熱体から効率よく放熱させることができる。
【００２１】
放熱体を構成する放熱性材料としては、放熱性の観点から熱硬化性樹脂と金属粒子との混合物が好ましい。上記熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができる。なかでもエポキシ樹脂は、耐熱性が高いため好ましい。上記金属粒子としては、金、銀、銅、アルミニウム及びニッケルから選ばれる少なくとも１つの金属を含む粒子が好ましい。放熱性を向上させることができるからである。なかでも銅は、熱伝導率が高いため特に好ましい。
【００２２】
放熱体は、上記コア層の側面に露出した面の表面粗さＲａが１μｍ以上であることが好ましい。上記コア層の側面に露出した面は放熱面であり、その表面粗さＲａが１μｍ以上である場合は、上記放熱面の表面積が広くなるため、放熱性を向上させることができるからである。なお、上記「表面粗さＲａ」は、JIS B 0601で規定される「表面粗さ」を指す。
【００２３】
次に、本発明の半導体内蔵モジュールの第１の製造方法について説明する。本発明の半導体内蔵モジュールの第１の製造方法は、上述した本発明の第１の半導体内蔵モジュールの好適な製造方法である。よって、以下の説明では、上述した本発明の第１の半導体内蔵モジュールの説明と重複する内容については省略する。
【００２４】
本発明の半導体内蔵モジュールの第１の製造方法は、ａ）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、放熱シートの一部が上記コア層の側面から突出するように上記放熱シートの上記一部を除く領域を内蔵する工程と、ｂ）上記コア層を貫通する貫通孔を形成する工程と、ｃ）上記貫通孔に導電性ペーストを充填する工程と、ｄ）半導体素子が実装された第１回路基板と上記放熱シートの上記領域が内蔵された上記コア層とを積層するとともに、上記コア層における上記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、ｅ）積層された上記第１回路基板、上記コア層及び上記第２回路基板を加熱・加圧することで、上記半導体素子を上記コア層に内蔵し、上記放熱シートを上記半導体素子における実装面とは反対側の面に接触させるとともに、上記導電性ペーストからなるインナービアにより上記第１回路基板と上記第２回路基板とを電気的に接続する工程とを含む。
【００２５】
上記ｂ）工程において貫通孔を形成する方法としては、レーザ加工、パンチング加工等が例示できる。また、上記ｃ）工程において、上記貫通孔に導電性ペーストを充填する方法としては、スクリーン印刷法等が例示できる。なお、上記ｅ）工程の加熱・加圧条件は、例えば圧力０．１〜５ＭＰａ、温度１５０〜２００℃、時間５〜１２０分とすればよい。
【００２６】
本発明の半導体内蔵モジュールの第１の製造方法によれば、上述した本発明の第１の半導体内蔵モジュールを容易に製造することができる。
【００２７】
次に、本発明の半導体内蔵モジュールの第２の製造方法について説明する。本発明の半導体内蔵モジュールの第２の製造方法は、上述した本発明の第２の半導体内蔵モジュールの好適な製造方法である。よって、以下の説明では、上述した本発明の第２の半導体内蔵モジュールの説明と重複する内容については省略する。
【００２８】
本発明の半導体内蔵モジュールの第２の製造方法は、I）無機質フィラーと未硬化状態の熱硬化性樹脂とを含むコア層に、第１貫通孔が形成された放熱シートを内蔵する工程と、II）上記第１貫通孔の内周より内側に、上記コア層を貫通する第２貫通孔を形成する工程と、III）上記コア層及び上記放熱シートを貫通する第３貫通孔を形成する工程と、IV）上記第２貫通孔に導電性ペーストを充填する工程と、V）上記第３貫通孔に熱硬化性樹脂と金属粒子とを含む放熱性材料を充填して放熱体を形成する工程と、VI）半導体素子が実装された第１回路基板と上記放熱シートが内蔵された上記コア層とを積層するとともに、上記コア層における上記第１回路基板に接する面とは反対側の面に第２回路基板を積層する工程と、VII）積層された上記第１回路基板、上記コア層及び上記第２回路基板を加熱・加圧することで、上記半導体素子を上記コア層に内蔵し、上記放熱シートを上記半導体素子における実装面とは反対側の面に接触させるとともに、上記導電性ペーストからなるインナービアにより上記第１回路基板と上記第２回路基板とを電気的に接続する工程と、VIII）加熱・加圧された上記第１回路基板、上記コア層及び上記第２回路基板を、上記放熱体の中心軸に沿って切断する工程とを含む。
【００２９】
上記第１〜第３貫通孔の形成方法としては、レーザ加工、パンチング加工等が例示できる。上記導電性ペーストや上記放熱性材料の充填方法としては、スクリーン印刷法等が例示できる。なお、上記VII）工程の加熱・加圧条件は、例えば圧力０．１〜５ＭＰａ、温度１５０〜２００℃、時間５〜１２０分とすればよい。
【００３０】
本発明の半導体内蔵モジュールの第２の製造方法によれば、上述した本発明の第２の半導体内蔵モジュールを容易に製造することができる。
【００３１】
以下、本発明の実施形態について図面を参照して説明する。なお、参照する図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示し、重複する説明を省略する場合がある。
【００３２】
（第１実施形態）
まず、本発明の第１実施形態に係る半導体内蔵モジュールについて説明する。図１Ａは本発明の第１実施形態に係る半導体内蔵モジュールの断面図であり、図１Ｂは本発明の第１実施形態に係る半導体内蔵モジュールの上面図である。なお、図１Ｂでは、第２回路基板を省略して描いている。
【００３３】
図１Ａ，Ｂに示すように、半導体内蔵モジュール１は、コア層１０と、コア層１０を挟持する第１回路基板１１及び第２回路基板１２と、コア層１０を貫通して形成された、第１回路基板１１と第２回路基板１２とを電気的に接続する複数のインナービア１３と、第１回路基板１１に実装され、かつコア層１０に内蔵された半導体素子１４と、半導体素子１４の上面１４ａに接触する放熱シート１５と、第１回路基板１１におけるコア層１０側とは反対側の主面１１ａに設けられた導体パターン１６とを含む。放熱シート１５は、その一部１５ａがコア層１０に内蔵され、かつ、その一部１５ｂがコア層１０の側面１０ａから突出している。半導体内蔵モジュール１では、半導体素子１４と放熱シート１５とを面接触させることができるため、半導体素子１４から発せられる熱を、放熱シート１５の一部１５ｂから効率よく放熱させることができる。
【００３４】
放熱シート１５は、半導体素子１４の上面１４ａの少なくとも一部に接触していればよいが、図１Ｂに示すように半導体素子１４の上面１４ａの全面に接触していると、半導体素子１４から発せられる熱を、より効率良く放熱させることができる。
【００３５】
以上、本発明の第１実施形態に係る半導体内蔵モジュール１について説明したが、本発明は、上記実施形態には限定されない。例えば、上記実施形態では、放熱シート１５の一部１５ｂがコア層１０の側面１０ａから突出している例について説明したが、図２に示すように、放熱シート１５の一端１５ｃのみがコア層１０の側面１０ａに露出している半導体内蔵モジュールであってもよい。
【００３６】
また、コア層１０に複数の半導体素子１４が内蔵されていてもよい。また、コア層１０に受動部品が内蔵されていてもよい。受動部品としては、チップ状の抵抗器、チップ状のコンデンサ、チップ状のインダクタ、膜状の抵抗器、膜状のコンデンサ、膜状のインダクタなどが使用できる。
【００３７】
また、第２回路基板１２におけるコア層１０側とは反対側の主面１２ａ（図１Ａ参照）には、能動部品、受動部品等の回路部品や、別の半導体内蔵モジュールが設けられていてもよい。
【００３８】
（第２実施形態）
次に、本発明の第２実施形態に係る半導体内蔵モジュールについて説明する。図３は本発明の第２実施形態に係る半導体内蔵モジュールの断面図である。
【００３９】
図３に示すように、半導体内蔵モジュール２は、第３回路基板２０を更に含むこと以外は、上述した半導体内蔵モジュール１（図１Ａ参照）と同様の構成要素を有している。第３回路基板２０としては、第１回路基板１１や第２回路基板１２と同様の材料からなる基板を使用できる。半導体内蔵モジュール２では、第１回路基板１１に設けられた導体パターン１６と、第３回路基板２０に設けられた導体パターン２１の一部２１ａとが、導電部材２２を介して電気的に接続されている。導電部材２２としては、例えば、半田、導電性ペースト等を使用できる。また、コア層１０の側面１０ａから突出している放熱シート１５の一部１５ｂと、導体パターン２１の一部２１ｂとが、熱伝導率の高い材料（例えば、半田、導電性接着剤、熱伝導シール、熱伝導グリース等）を介して接続されている。上記熱伝導グリースとしては、例えばシリコーン樹脂、ポリアルファオレイン樹脂等を含むグリースが使用できる。これにより、半導体素子１４から発せられる熱を、放熱シート１５及び第３回路基板２０を介して効率よく放熱させることができる。
【００４０】
次に、上述した第２実施形態に係る半導体内蔵モジュール２の好適な製造方法について説明する。図４Ａ〜Ｄ及び図５Ａ〜Ｄは、上記製造方法を説明するための工程別断面図である。
【００４１】
まず、図４Ａに示すように、２つの未硬化状態のコア層１０ｂ，１０ｃと、放熱シート１５とを用意する。未硬化状態のコア層１０ｂ，１０ｃは、例えば、無機質フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物を作製し、このペースト状混練物を離型シートで挟持した後、これらをプレスすることによりペースト状混練物をシート状体に成型することによって得られる。
【００４２】
次に、図４Ｂに示すように、放熱シート１５の一部１５ａをコア層１０ｂ，１０ｃで挟持する。これにより、コア層１０ｂ，１０ｃからなるコア層１０に放熱シート１５の一部１５ａが内蔵され、コア層１０の側面１０ａから放熱シート１５の一部１５ｂが突出する。この際、例えばコア層１０ｂの周縁部とコア層１０ｃの周縁部とを接着剤等で接着してもよい。なお、コア層１０ｃの厚みは、使用する半導体素子１４の厚みに応じて調整することが好ましい。例えば、半導体素子１４の厚みをＴ1（μｍ）とし、コア層１０ｃの厚みをＴ2（μｍ）としたときに、コア層１０ｃの厚みＴ2が、Ｔ1−１００≦Ｔ2≦Ｔ1＋１００の範囲内であればよい。後述する加熱・加圧工程（図５Ｂ参照）において、半導体素子１４の上面１４ａと放熱シート１５とを確実に接触させることができるからである。
【００４３】
次に、図４Ｃに示すように、コア層１０に貫通孔２５を形成する。貫通孔２５は、例えばレーザ加工やパンチング加工等により形成できる。特に、レーザ加工で貫通孔を形成する場合には、炭酸ガスレーザ又はエキシマレーザを用いると、加工速度や微細加工性の点で有利である。なお、貫通孔２５の径は、例えば５０〜２００μｍ程度であればよい。
【００４４】
次に、図４Ｄに示すように、スクリーン印刷法等によって貫通孔２５内に導電性ペースト２６を充填する。
【００４５】
次に、図５Ａに示すように、半導体素子１４が実装された第１回路基板１１と、第２回路基板１２とを用意する。第１回路基板１１には、半導体素子１４が実装された面とは反対側の主面１１ａに導体パターン１６が設けられている。そして、半導体素子１４が実装された第１回路基板１１と放熱シート１５の一部１５ａが内蔵されたコア層１０とを積層するとともに、コア層１０における第１回路基板１１に接する面とは反対側の面に第２回路基板１２を積層する。なお、積層する前に、第１回路基板１１、コア層１０、放熱シート１５及び第２回路基板１２のそれぞれに、位置合わせ用のガイド穴（図示せず）を複数形成し、積層後に前記ガイド穴にピンを挿通しておくと、後述する加熱・加圧工程において放熱シート１５の位置ズレを防ぐことができる。
【００４６】
そして、図５Ｂに示すように、積層された第１回路基板１１、コア層１０及び第２回路基板１２を加熱・加圧する。これにより、コア層１０に含まれる熱硬化性樹脂が流動することによって、半導体素子１４がコア層１０に内蔵される。この際、半導体素子１４の上面１４ａと放熱シート１５とが接触する。更に加熱を続けることで、導電性ペースト２６（図５Ａ参照）からなるインナービア１３により第１回路基板１１と第２回路基板１２とを電気的に接続する。
【００４７】
次に、図５Ｃに示すように、第３回路基板２０を用意し、第１回路基板１１に設けられた導体パターン１６と、第３回路基板２０に設けられた導体パターン２１の一部２１ａとを、例えば半田等からなる導電部材２２を介して電気的に接続する。そして、放熱シート１５の一部１５ｂと、導体パターン２１の一部２１ｂとを、例えば熱伝導グリース等を介して接続する。これにより、図５Ｄに示す半導体内蔵モジュール２が得られる。
【００４８】
次に、第２実施形態に係る半導体内蔵モジュール２の別の製造方法について説明する。図６Ａ〜Ｅは、上記製造方法を説明するための工程別断面図である。
【００４９】
まず、図６Ａに示すように、２つの未硬化状態のコア層１０ｂ，１０ｃと、放熱シート１５とを用意する。コア層１０ｃには、予め半導体素子１４を収容するためのキャビティ２７が形成されている。キャビティ２７は、例えばパンチング加工等により形成することができる。なお、コア層１０ｃの厚みは、使用する半導体素子１４の厚みに応じて調整することが好ましい。例えば、半導体素子１４の厚みをＴ1（μｍ）とし、コア層１０ｃの厚みをＴ2（μｍ）としたときに、コア層１０ｃの厚みＴ2が、Ｔ1−１００≦Ｔ2≦Ｔ1＋１００の範囲内であればよい。後述する積層工程（図６Ｅ参照）において、半導体素子１４の上面１４ａと放熱シート１５とを確実に接触させることができるからである。
【００５０】
次に、図６Ｂに示すように、放熱シート１５の一部１５ａをコア層１０ｂ，１０ｃで挟持する。これにより、コア層１０ｂ，１０ｃからなるコア層１０に放熱シート１５の一部１５ａが内蔵され、コア層１０の側面１０ａから放熱シート１５の一部１５ｂが突出する。この際、例えばコア層１０ｂの周縁部とコア層１０ｃの周縁部とを接着剤等で接着してもよい。
【００５１】
次に、上述した図４Ｃ〜Ｄと同様に、コア層１０に貫通孔２５を形成し、この貫通孔２５に導電性ペースト２６を充填する（図６Ｃ）。
【００５２】
次に、図６Ｄに示すように、半導体素子１４が実装された第１回路基板１１と、第２回路基板１２とを用意する。第１回路基板１１には、半導体素子１４が実装された面とは反対側の主面１１ａに導体パターン１６が設けられている。そして、半導体素子１４が実装された第１回路基板１１と放熱シート１５の一部１５ａが内蔵されたコア層１０とを積層するとともに、コア層１０における第１回路基板１１に接する面とは反対側の面に第２回路基板１２を積層する。この際、コア層１０にキャビティ２７が設けられているため、積層した段階で、図６Ｅに示すように、半導体素子１４の上面１４ａと放熱シート１５とを接触させることができる。なお、積層する前に、半導体素子１４の上面１４ａに接着剤や熱伝導グリース等を塗布しておく、あるいは熱伝導シート等を貼り付けておくことが好ましい。半導体素子１４の上面１４ａと放熱シート１５とを、より確実に接触させることができるからである。以降の工程は上述と同様であるため省略する。
【００５３】
（第３実施形態）
次に、本発明の第３実施形態に係る半導体内蔵モジュールについて説明する。図７Ａは本発明の第３実施形態に係る半導体内蔵モジュールの断面図であり、図７Ｂは本発明の第３実施形態に係る半導体内蔵モジュールの上面図である。なお、図７Ｂでは、第２回路基板を省略して描いている。
【００５４】
図７Ａ，Ｂに示すように、半導体内蔵モジュール３では、放熱シート１５に、インナービア１３を配置するための貫通孔１５ｄが形成されている。そして、インナービア１３は、貫通孔１５ｄの内周より内側に配置されている。これにより、コア層１０の任意の側面１０ａに放熱パスを設けることができるため、半導体内蔵モジュール３では、図７Ｂに示すように、コア層１０の４つの側面１０ａから放熱シート１５の一部１５ｂを突出させている。このように、半導体内蔵モジュール３によれば、放熱シート１５の放熱箇所を増大させることができるため、半導体素子１４から発せられる熱を、より一層効率良く放熱させることができる。なお、インナービア１３にグランド用ビアが含まれている場合は、上記グランド用ビアの周囲には貫通孔１５ｄを形成せずに、上記グランド用ビアと放熱シート１５とを電気的に接続させてもよい。電気的に安定な構造を有する半導体内蔵モジュール３とすることができるからである。
【００５５】
（第４実施形態）
次に、本発明の第４実施形態に係る半導体内蔵モジュールについて説明する。図８Ａは本発明の第４実施形態に係る半導体内蔵モジュールの断面図であり、図８Ｂは本発明の第４実施形態に係る半導体内蔵モジュールの上面図であり、図８Ｃは本発明の第４実施形態に係る半導体内蔵モジュールの斜視図である。なお、図８Ｂでは、第２回路基板を省略して描いている。
【００５６】
図８Ａ〜Ｃに示すように、半導体内蔵モジュール４は、放熱シート１５に接触する半円柱形状の放熱体４０を含む。そして、この放熱体４０は、コア層１０の側面１０ａに設けられている。放熱体４０は、放熱シート１５と接触する箇所が曲面であるため、放熱シート１５との間において応力集中点を低減することができる。これにより、半導体内蔵モジュール４では、放熱体４０と放熱シート１５とを確実に接触させることができる。上記構成を有する半導体内蔵モジュール４によれば、半導体素子１４から発せられる熱を、放熱シート１５の一端１５ｃ（図８Ｃ参照）及び放熱体４０の双方から放熱させることができる。
【００５７】
なお、半導体内蔵モジュール４では、放熱シート１５の一端１５ｃをコア層１０の側面１０ａに露出させた実施形態としたが、図９Ａ，Ｂや図１０Ａ，Ｂに示す半導体内蔵モジュールのように、放熱シート１５の一端１５ｃを露出させなくてもよい。図９Ａ，Ｂに示す半導体内蔵モジュールでは、コア層１０の一側面の全面に半円柱形状の放熱体４０が列設されており、隣接する放熱体４０同士が密接している。また、図１０Ａ，Ｂに示す半導体内蔵モジュールでは、コア層１０の一側面の全面に板状の放熱体４０が設けられている。図９Ａ，Ｂや図１０Ａ，Ｂに示す半導体内蔵モジュールのように、コア層の一側面の全面に放熱体を設けることによって、半導体素子１４から発せられる熱を、より効率良く放熱させることができる。
【００５８】
（第５実施形態）
次に、本発明の第５実施形態に係る半導体内蔵モジュールについて説明する。図１１Ａは本発明の第５実施形態に係る半導体内蔵モジュールの断面図であり、図１１Ｂは本発明の第５実施形態に係る半導体内蔵モジュールの上面図である。なお、図１１Ｂでは、第２回路基板を省略して描いている。
【００５９】
図１１Ａ，Ｂに示すように、半導体内蔵モジュール５では、放熱シート１５に、インナービア１３を配置するための貫通孔１５ｄが形成されている。そして、インナービア１３は、貫通孔１５ｄの内周より内側に配置されている。これにより、コア層１０の任意の側面１０ａに放熱パスを設けることができるため、半導体内蔵モジュール５では、図１１Ｂに示すように、コア層１０の４つの側面１０ａに放熱シート１５と接触する放熱体４０を設けて放熱性を向上させている。なお、インナービア１３にグランド用ビアが含まれている場合は、上記グランド用ビアの周囲には貫通孔１５ｄを形成せずに、上記グランド用ビアと放熱シート１５とを電気的に接続させてもよい。電気的に安定な構造を有する半導体内蔵モジュール５とすることができるからである。
【００６０】
また、半導体内蔵モジュール５では、放熱体４０が、隣接するインナービア１３，１３の間に面するように配置されている。これにより、コア層１０の側面１０ａからの電磁波を、放熱体４０及びインナービア１３によって遮断することができるため、半導体素子１４に対する電磁波シールド性が向上する。
【００６１】
次に、上述した第５実施形態に係る半導体内蔵モジュール５の好適な製造方法について説明する。図１２Ａ〜Ｄ及び図１３Ａ〜Ｄは、上記製造方法を説明するための工程別断面図である。なお、上記製造方法は、半導体内蔵モジュール５を複数個一括して製造する方法である。
【００６２】
まず、図１２Ａに示すように、２つの未硬化状態のコア層１０ｂ，１０ｃと、放熱シート１５とを用意する。未硬化状態のコア層１０ｂ，１０ｃは、例えば、無機質フィラーと未硬化状態の熱硬化性樹脂とを混合してペースト状混練物を作製し、このペースト状混練物を離型シートで挟持した後、これらをプレスすることによりペースト状混練物をシート状体に成型することによって得られる。また、放熱シート１５には、予め第１貫通孔１５ｄが形成されている。この第１貫通孔１５ｄは、例えばパンチング加工等により形成することができ、その孔径は例えば７０〜５００μｍ程度である。なお、コア層１０ｃの厚みは、使用する半導体素子１４の厚みに応じて調整することが好ましい。例えば、半導体素子１４の厚みをＴ1（μｍ）とし、コア層１０ｃの厚みをＴ2（μｍ）としたときに、コア層１０ｃの厚みＴ2が、Ｔ1−１００≦Ｔ2≦Ｔ1＋１００の範囲内であればよい。後述する加熱・加圧工程（図１３Ｂ参照）において、半導体素子１４の上面１４ａと放熱シート１５とを確実に接触させることができるからである。
【００６３】
次に、図１２Ｂに示すように、放熱シート１５をコア層１０ｂ，１０ｃで挟持する。これにより、コア層１０ｂ，１０ｃからなるコア層１０に放熱シート１５が内蔵される。この際、例えばコア層１０ｂの周縁部とコア層１０ｃの周縁部とを接着剤等で接着してもよい。
【００６４】
次に、図１２Ｃに示すように、第１貫通孔１５ｄの内周より内側にコア層１０を貫通する第２貫通孔５０を形成した後、コア層１０及び放熱シート１５を貫通する第３貫通孔５１を形成する。第２貫通孔５０及び第３貫通孔５１は、例えばレーザ加工、パンチング加工、あるいは金型を用いたくり貫き加工等により形成できる。第２貫通孔５０の径は、例えば５０〜２００μｍ程度であればよい。また、第３貫通孔５１の径は、例えば５０〜３０００μｍ程度であればよい。なお、第３貫通孔５１を形成した後で、第２貫通孔５０を形成してもよい。また、第２貫通孔５０及び第３貫通孔５１を同時に形成してもよい。
【００６５】
次に、図１２Ｄに示すように、第２貫通孔５０に導電性ペースト２６を充填する。そして、第３貫通孔５１に熱硬化性樹脂と金属粒子とを含む放熱性材料５２を充填して放熱体４０を形成する。導電性ペースト２６の充填及び放熱性材料５２の充填は、例えばスクリーン印刷法等により行うことができる。なお、第３貫通孔５１に放熱性材料５２を充填した後で、第２貫通孔５０に導電性ペースト２６を充填してもよい。また、導電性ペースト２６及び放熱性材料５２に同一の材料を用いる場合は、充填工程を同時に行ってもよい。
【００６６】
次に、図１３Ａに示すように、半導体素子１４が複数個実装された第１回路基板１１と、第２回路基板１２とを用意する。第１回路基板１１には、半導体素子１４が実装された面とは反対側の主面１１ａに導体パターン１６が設けられている。そして、半導体素子１４が実装された第１回路基板１１と放熱シート１５が内蔵されたコア層１０とを積層するとともに、コア層１０における第１回路基板１１に接する面とは反対側の面に第２回路基板１２を積層する。
【００６７】
そして、図１３Ｂに示すように、積層された第１回路基板１１、コア層１０及び第２回路基板１２を加熱・加圧する。これにより、コア層１０に含まれる熱硬化性樹脂が流動することによって、半導体素子１４がコア層１０に内蔵される。この際、半導体素子１４の上面１４ａと放熱シート１５とが接触する。更に加熱を続けることで、導電性ペースト２６（図１３Ａ参照）からなるインナービア１３により第１回路基板１１と第２回路基板１２とを電気的に接続する。
【００６８】
続いて、図１３Ｃに示すように、加熱・加圧された第１回路基板１１、コア層１０及び第２回路基板１２を、放熱体４０の中心軸に沿ってダイシングソー５５により切断する。これにより、図１３Ｄに示す半導体内蔵モジュール５が得られる。なお、第１回路基板１１、コア層１０及び第２回路基板１２を切断する際は、ダイシングソー５５の代わりに、シャー等の別の切断手段を用いてもよい。
【産業上の利用可能性】
【００６９】
本発明によれば、半導体素子から発せられる熱を効率よく放熱させることができる半導体内蔵モジュールを提供することができる。
【図面の簡単な説明】
【００７０】
【図１】Ａは本発明の第１実施形態に係る半導体内蔵モジュールの断面図であり、Ｂは本発明の第１実施形態に係る半導体内蔵モジュールの上面図である。
【図２】本発明の第１実施形態に係る半導体内蔵モジュールの変形例を示す断面図である。
【図３】本発明の第２実施形態に係る半導体内蔵モジュールの断面図である。
【図４】Ａ〜Ｄは、本発明の第２実施形態に係る半導体内蔵モジュールの好適な製造方法を説明するための工程別断面図である。
【図５】Ａ〜Ｄは、本発明の第２実施形態に係る半導体内蔵モジュールの好適な製造方法を説明するための工程別断面図である。
【図６】Ａ〜Ｅは、本発明の第２実施形態に係る半導体内蔵モジュールの別の好適な製造方法を説明するための工程別断面図である。
【図７】Ａは本発明の第３実施形態に係る半導体内蔵モジュールの断面図であり、Ｂは本発明の第３実施形態に係る半導体内蔵モジュールの上面図である。
【図８】Ａは本発明の第４実施形態に係る半導体内蔵モジュールの断面図であり、Ｂは本発明の第４実施形態に係る半導体内蔵モジュールの上面図であり、Ｃは本発明の第４実施形態に係る半導体内蔵モジュールの斜視図である。
【図９】Ａは本発明の第４実施形態に係る半導体内蔵モジュールの変形例を示す上面図であり、Ｂは本発明の第４実施形態に係る半導体内蔵モジュールの変形例を示す斜視図である。
【図１０】Ａは本発明の第４実施形態に係る半導体内蔵モジュールの別の変形例を示す上面図であり、Ｂは本発明の第４実施形態に係る半導体内蔵モジュールの別の変形例を示す斜視図である。
【図１１】Ａは本発明の第５実施形態に係る半導体内蔵モジュールの断面図であり、Ｂは本発明の第５実施形態に係る半導体内蔵モジュールの上面図である。
【図１２】Ａ〜Ｄは、本発明の第５実施形態に係る半導体内蔵モジュールの好適な製造方法を説明するための工程別断面図である。
【図１３】Ａ〜Ｄは、本発明の第５実施形態に係る半導体内蔵モジュールの好適な製造方法を説明するための工程別断面図である。
【図１４】従来の半導体内蔵モジュールの断面図である。
【符号の説明】
【００７１】
１，２，３，４，５  半導体内蔵モジュール
１０，１０ｂ，１０ｃ  コア層
１０ａ  コア層の側面
１１  第１回路基板
１２  第２回路基板
１３  インナービア
１４  半導体素子
１４ａ  半導体素子の上面
１５  放熱シート
１５ａ，１５ｂ  放熱シートの一部
１５ｃ  放熱シートの一端
１５ｄ  貫通孔（第１貫通孔）
１６，２１  導体パターン
２０  第３回路基板
２１ａ，２１ｂ  導体パターンの一部
２２  導電部材
２５  貫通孔
２６  導電性ペースト
２７  キャビティ
４０  放熱体
５０  第２貫通孔
５１  第３貫通孔
５２  放熱性材料
５５  ダイシングソー
【図１】
2007115837.tif 000003
【図２】
2007115837.tif 000004
【図３】
2007115837.tif 000005
【図４】
2007115837.tif 000006
【図５】
2007115837.tif 000007
【図６】
2007115837.tif 000008
【図７】
2007115837.tif 000009
【図８】
2007115837.tif 000010
【図９】
2007115837.tif 000011
【図１０】
2007115837.tif 000012
【図１１】
2007115837.tif 000013
【図１２】
2007115837.tif 000014
【図１３】
2007115837.tif 000015
【図１４】
2007115837.tif 000016