(57)【要約】【課題】一つの光マスクを用いてゲート線と画素電極を形成することにより、製造工程が簡単となり製造コストを低減できる薄膜トランジスタ表示板及びその製造方法を提供する。【解決手段】基板１１０上に形成される画素電極１９１と、基板１１０上に形成されるゲート線１２１と、ゲート線１２１上に形成されるゲート絶縁膜１４０と、ゲート絶縁膜１４０上に形成されるデータ線１７１及びドレイン電極１７５と、データ線１７１及びドレイン電極１７５の一部上に形成される保護膜１８０をと備え、ゲート線１２１は画素電極１９１と同一層に形成される二重膜構造または三重膜構造を有する。【選択図】図２Ａ
2007102225.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される画素電極と、
前記基板上に形成されるゲート線と、
前記ゲート線上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体層と、
前記ゲート絶縁膜上で前記半導体層と接続されたソース電極を有するデータ線と、
前記ゲート絶縁膜上に形成され、前記半導体層と接続されたドレイン電極と、
前記データ線及びドレイン電極の一部上に形成される保護膜とを備え、
前記ゲート線は前記画素電極と同一層に同一物質で形成される第１膜と、前記第１膜上に形成されてある第２膜とを有することを特徴とする薄膜トランジスタ表示板。
【請求項２】
前記画素電極は透明導電物質からなることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記ゲート線の第２膜はモリブデンまたはモリブデン合金からなる第１層と、前記第１層上に形成されアルミニウムまたはアルミニウム合金からなる第２層と、前記第２層上に形成されモリブデンまたはモリブデン合金からなる第３層とを有することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項４】
前記ゲート絶縁膜は前記画素電極の縁の一部と重畳することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項５】
前記保護膜は隣接した画素電極の縁と一部重畳することを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記保護膜上に柱状間隔材を備える絶縁パターンをさらに備えることを特徴とする請求項１に記載の薄膜トランジスタ表示板。
【請求項７】
前記保護膜は前記絶縁パターンと同じ平面形状を有することを特徴とする請求項６に記載の薄膜トランジスタ表示板。
【請求項８】
基板上に形成される画素電極と、
前記基板上に形成されるゲート線と、
前記ゲート線上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成される半導体層と、
前記ゲート絶縁膜上で前記半導体層と接続されたソース電極を有するデータ線と、
前記ゲート絶縁膜上に形成され、前記半導体層と接続されたドレイン電極と、
前記データ線及びドレイン電極の一部上に形成される保護膜とを備え、
前記ゲート線は前記画素電極と同一層に同一物質で形成される第１膜と、前記第１膜上に形成される第２膜とを有し、
前記ドレイン電極と前記画素電極とが重畳する部分に前記ゲート線と同一物質からなる導電体をさらに備えることを特徴とする薄膜トランジスタ表示板。
【請求項９】
前記画素電極は透明導電物質からなることを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１０】
前記ゲート線の第２膜はモリブデンまたはモリブデン合金からなる第１層と、前記第１層上に形成されアルミニウムまたはモリブデン合金からなる第２層と、前記第２層上に形成されモリブデンまたはモリブデン合金からなる第３層とを有することを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１１】
前記ゲート絶縁膜は前記画素電極の縁の一部と重畳することを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１２】
前記保護膜は隣接した画素電極の縁と一部重畳することを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１３】
前記保護膜上に柱状間隔材を備える絶縁パターンをさらに備えることを特徴とする請求項８に記載の薄膜トランジスタ表示板。
【請求項１４】
前記保護膜は前記絶縁パターンと同じ平面形状を有することを特徴とする請求項１３に記載の薄膜トランジスタ表示板。
【請求項１５】
基板上に透明導電体層を形成し、
前記透明導電体層上に導電体層を形成し、
前記導電体層上に感光膜を形成し、
前記感光膜を光マスクを通じて露光して第１マスクを形成し、当該第１マスクを通じて第１エッチング液を使用して前記導電体層をエッチングし、
前記第１マスク通じて前記第１エッチング液と異なる第２エッチング液を使用して前記透明導電体層をエッチングして画素電極を形成し、
前記第１マスクとなった感光膜を変化させて第２マスクを形成し、
前記第２マスクを通じて前記第１エッチング液を使用して前記導電体層を除去してゲート線を形成し、
前記ゲート線及び前記画素電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体層を形成し、
前記半導体層上に、ソース電極を有するデータ線、及びドレイン電極を形成し、
前記データ線及びドレイン電極上に第１及び第２絶縁層を順次に積層し、
前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、
前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記第１エッチング液はリン酸６０〜７５％、硝酸２〜８％、酢酸５〜１５％、及び添加剤０．５〜３％を含有する統合エッチング液であることを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
前記第２エッチング液は硫酸２〜１５％、硝酸０．０２〜１０％を含有する画素統合エッチング液であることを特徴とする請求項５に記載の薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記第１マスクは、前記感光膜に対して遮光領域、半透過領域、及び透光領域を有する光マスクを用いて露光することにより形成することを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【請求項１９】
前記第２マスクは、前記感光膜をアッシングすることにより形成することを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【請求項２０】
前記半導体層は第１半導体層と、前記第１半導体層上に位置する第２半導体層とを有することを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法
【請求項２１】
前記ゲート絶縁膜形成工程、前記半導体層形成工程、及び前記データ線及び前記ドレイン電極形成工程において、
前記画素電極上にゲート絶縁層、真性非晶質シリコン層、及び不純物非晶質シリコン層を順次に成膜し、
前記不純物非晶質シリコン層上に第２の感光膜を形成し、
前記第２の感光膜を所定の光マスクを通じて露光して第３マスクとし、当該第３マスクを通じて前記不純物非晶質シリコン層、前記真性非晶質シリコン層、及び前記ゲート絶縁層を連続してエッチングすることによって前記ゲート絶縁膜を形成し、
前記第２の感光膜を変化させて第４マスクを形成し、
前記第４マスクを通じて前記不純物非晶質シリコン層及び前記真性非晶質シリコン層をエッチングして前記第１半導体層を形成し、
前記露出された画素電極、露出されたゲート絶縁膜、及び露出された不純物非晶質シリコン層上にデータ導電層を形成し、
前記データ導電層上に第３の感光膜を形成し、
前記第３の感光膜をマスクとして前記露出されたデータ導電層を除去し、前記データ線及び前記ドレイン電極を形成し、
前記第３の感光膜をマスクとして前記露出された不純物非晶質シリコン層をエッチングして前記第２半導体層を形成すること特徴とする請求項２０に記載の薄膜トランジスタ表示板の製造方法。
【請求項２２】
前記データ線及び前記ドレイン電極を形成する工程は、前記データ線及びドレイン電極から導出される第３の感光膜部分を除去する工程を含むことを特徴とする請求項２１に記載の薄膜トランジスタ表示板の製造方法。
【請求項２３】
基板上に透明導電体層を形成し、
前記透明導電体層上に第１導電体層を形成し、
前記第１導電体層上に感光膜を形成し、
前記感光膜をマスクとして第１エッチング液を使用して前記第１導電体層をエッチングし、
前記感光膜をマスクとして前記第１エッチング液と異なる第２エッチング液を使用して前記透明導電体層をエッチングしてゲート線を有するゲートパターンを形成し、
前記ゲートパターン上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体層を形成し、
前記半導体層上に第２導電体層を形成し、
前記第２導電体層と露出された前記ゲートパターンをエッチングしてデータ線及びドレイン電極と画素電極を形成し、
前記データ線及びドレイン電極と前記画素電極上に第１及び第２絶縁層を順次に積層し、
前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、
前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項２４】
前記第１エッチング液はリン酸６０〜７５％、硝酸２〜８％、酢酸５〜１５％、及び添加剤０．５〜３％を含有する統合エッチング液であることを特徴とする請求項２３に記載の薄膜トランジスタ表示板の製造方法。
【請求項２５】
前記第２エッチング液は硫酸２〜１５％、硝酸０．０２〜１０％を含有する画素統合エッチング液であることを特徴とする請求項２３に記載の薄膜トランジスタ表示板の製造方法。
【請求項２６】
前記感光膜は遮光領域及び透光領域を有する光マスクを用いて形成することを特徴とする請求項２３に記載の薄膜トランジスタ表示板の製造方法。
【請求項２７】
前記半導体層は、第１半導体層と、前記第１半導体層上に位置する第２半導体層とを有することを特徴とする請求項２３に記載の薄膜トランジスタ表示板の製造方法。
【請求項２８】
前記ゲート絶縁膜形成工程、前記半導体層形成工程、及び前記データ線及び前記ドレイン電極形成工程は、
前記画素電極上にゲート絶縁層、真性非晶質シリコン層、及び不純物非晶質シリコン層を順次に蒸着し、
前記不純物非晶質シリコン層上に第２の感光膜を形成し、
前記第２の感光膜を光マスクを通じて露光し第３マスクを形成して前記不純物非晶質シリコン層、前記真性非晶質シリコン層、及び前記ゲート絶縁層を連続してエッチングすることによって前記ゲート絶縁膜を形成し、
前記第２の感光膜を変化させて第４マスクを形成し、
前記第４マスクを通じて前記不純物非晶質シリコン層及び前記真性非晶質シリコン層をエッチングして前記第１半導体層を形成し、
前記露出された画素電極、露出されたゲート絶縁膜、及び露出された不純物非晶質シリコン層上にデータ導電層を形成し、
前記データ導電層上に第３の感光膜を形成し、
前記第３の感光膜をマスクとして前記露出されたデータ導電層を除去し、前記データ線及び前記ドレイン電極を形成し、
前記第３の感光膜をマスクとして前記露出された不純物非晶質シリコン層をエッチングして前記第２半導体層を形成することを特徴とする請求項２７に記載の薄膜トランジスタ表示板の製造方法。
【請求項２９】
前記データ線及び前記ドレイン電極を形成する工程は、前記データ線及びドレイン電極から導出された第３の感光膜部分を除去する工程を含むことを特徴とする請求項２８に記載の薄膜トランジスタ表示板の製造方法。
【請求項３０】
基板上に透明導電体層を形成し、
前記透明導電体層上に導電体層を形成し、
前記導電体層上に感光膜を形成し、
前記感光膜を光マスクを通じて露光して第１マスクを形成し、当該第１マスクを通じて一つのエッチング液を使用して前記導電体層と前記透明導電体層をエッチングして画素電極を形成し、
前記感光膜を変化させて第２マスクを形成し、
前記第２マスクを通じて前記露出された前記導電体層を除去してゲート線を形成し、
前記ゲート線及び前記画素電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体層を形成し、
前記半導体層上にデータ線及びドレイン電極を形成し、
前記データ線及びドレイン電極上に第１及び第２絶縁層を順次に積層し、
前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、
前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法。
【請求項３１】
基板上に透明導電体層を形成し、
前記透明導電体層上に第１導電体層を形成し、
前記第１導電体層上に感光膜を形成し、
前記感光膜をマスクとして一つのエッチング液を使用して前記第１導電体層と前記透明導電体層をエッチングしてゲート線を有するゲートパターンを形成し、
前記ゲートパターン上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に半導体層を形成し、
前記半導体層上に第２導電体層を形成し、
前記第２導電体層と露出された前記ゲートパターンをエッチングしてデータ線及びドレイン電極と画素電極を形成し、
前記データ線及びドレイン電極及び前記画素電極上に第１及び第２絶縁層を順次に積層し、
前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、
前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）や有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ）など能動型表示装置は、ほぼ行列状に配列され、電界生成電極及びスイッチング素子を有する複数の画素（ｐｉｘｅｌ）を備える。スイッチング素子としては、ゲート、ソース、及びドレインの三端子素子がある薄膜トランジスタ（ＴＦＴ）などがあり、各画素の薄膜トランジスタは、ゲートに印加されるゲート信号に応答し、ソースに印加されるデータ信号を電界生成電極に伝達する。
【０００３】
また、このような表示装置は、薄膜トランジスタに信号を伝達する複数の信号線を備え、信号線にはゲート信号を伝達するゲート線と、データ信号を伝達するデータ線がある。
【０００４】
このような液晶表示装置と有機発光表示装置は、薄膜トランジスタと、電界生成電極及び信号線が備えられる表示板とを備え、これを薄膜トランジスタ表示板と称す。
【０００５】
薄膜トランジスタ表示板は、複数個の導電層と絶縁層が積層される層状構造を有する。ゲート線、データ線、及び電界生成電極は、互いに異なる導電層からなり、絶縁層に分離されている。
【０００６】
このような層状構造を有する薄膜トランジスタ表示板は、複数回のフォト工程と、これにともなうエッチング工程によって完成する。フォト工程は、多くの費用がかかるだけでなく、工程時間も非常に長いため、可能な限りその回数を減らすことが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の目的は、薄膜トランジスタ表示板の製造工程を簡素化することである。
【０００８】
本発明の他の目的は、薄膜トランジスタ表示板の不良率を減少させることである。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた本発明の一特徴による薄膜トランジスタ表示板は、基板上に形成される画素電極と、前記基板上に形成されるゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜上で前記半導体層と接続されたソース電極を有するデータ線と、前記ゲート絶縁膜上に形成され、前記半導体層と接続されたドレイン電極と、前記データ線及びドレイン電極の一部上に形成される保護膜とを備え、前記ゲート線は前記画素電極と同一層に同一物質で形成される第１膜と、前記第１膜上に形成されてある第２膜とを有することを特徴とする薄膜トランジスタ表示板。
【００１０】
本発明の他の特徴による薄膜トランジスタ表示板は、基板上に形成される画素電極と、前記基板上に形成されるゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート絶縁膜上で前記半導体層と接続されたソース電極を有するデータ線と、前記ゲート絶縁膜上に形成され、前記半導体層と接続されたドレイン電極と、前記データ線及びドレイン電極の一部上に形成される保護膜とを備え、前記ゲート線は前記画素電極と同一層に同一物質で形成される第１膜と、前記第１膜上に形成される第２膜とを有し、前記ドレイン電極と前記画素電極とが重畳する部分に前記ゲート線と同一物質からなる導電体をさらに備えることを特徴とする。
【００１１】
本発明において、前記画素電極は透明導電物質からなることが好ましい。
【００１２】
また、本発明において、前記ゲート線の第２膜は、モリブデンまたはモリブデン合金からなる第１層と、前記第１層上に形成されアルミニウムまたはモリブデン合金からなる第２層と、前記第２層上に形成されモリブデンまたはモリブデン合金からなる第３層とを有してもよい。
【００１３】
また、本発明において、前記ゲート絶縁膜は前記画素電極の周縁の一部と重畳することが望ましい。
【００１４】
また、本発明において、前記保護膜は隣接した画素電極の周縁と一部重畳することが望ましい。
【００１５】
また、本発明において、前記保護膜上に柱状間隔材を備える絶縁パターンをさらに有してもよい。
【００１６】
また、本発明において、前記保護膜は前記絶縁パターンと同じ平面形状を有することが望ましい。
【００１７】
本発明の他の特徴による薄膜トランジスタの製造方法は、基板上に透明導電体層を形成し、前記透明導電体層上に導電体層を形成し、前記導電体層上に感光膜を形成し、前記感光膜を光マスクを通じて露光して第１マスクを形成し、当該第１マスクを通じて第１エッチング液を使用して前記導電体層をエッチングし、前記第１マスク通じて前記第１エッチング液と異なる第２エッチング液を使用して前記透明導電体層をエッチングして画素電極を形成し、前記第１マスクとなった感光膜を変化させて第２マスクを形成し、前記第２マスクを通じて前記第１エッチング液を使用して前記導電体層を除去してゲート線を形成し、前記ゲート線及び前記画素電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記半導体層上に、ソース電極を有するデータ線、及びドレイン電極を形成し、前記データ線及びドレイン電極上に第１及び第２絶縁層を順次に積層し、前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする。
【００１８】
本発明の他の特徴による薄膜トランジスタの製造方法は、基板上に透明導電体層を形成し、前記透明導電体層上に第１導電体層を形成し、前記第１導電体層上に感光膜を形成し、前記感光膜をマスクとして第１エッチング液を使用して前記第１導電体層をエッチングし、前記感光膜をマスクとして前記第１エッチング液と異なる第２エッチング液を使用して前記透明導電体層をエッチングしてゲート線を有するゲートパターンを形成し、前記ゲートパターン上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記半導体層上に第２導電体層を形成し、前記第２導電体層と露出された前記ゲートパターンをエッチングしてデータ線及びドレイン電極と画素電極を形成し、前記データ線及びドレイン電極と前記画素電極上に第１及び第２絶縁層を順次に積層し、前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする。
【００１９】
本発明において、前記第１エッチング液はリン酸６０〜７５％、硝酸２〜８％、酢酸５〜１５％、及び添加剤０．５〜３％を含有する統合エッチング液であることが望ましい。
【００２０】
本発明において、前記第２エッチング液は硫酸２〜１５％、硝酸０．０２〜１０％を含有する画素統合エッチング液であることが望ましい。
【００２１】
また、本発明において、前記第１感光膜は、遮光領域、半透過領域、及び透光領域を有する光マスクを用いて形成されてもよい。
【００２２】
また、本発明において、前記第２感光膜を形成する際に、アッシング工程を含むことが望ましい。
【００２３】
また、本発明において、前記感光膜は、遮光領域及び透光領域を有する光マスクを用いて形成されてもよい。
【００２４】
また、本発明において、前記半導体層は、第１半導体層と、前記第１半導体層上に位置する第２半導体層とを有することが望ましい。
【００２５】
前記ゲート絶縁膜形成工程、前記半導体層形成工程、及び前記データ線及び前記ドレイン電極形成工程において、前記画素電極上にゲート絶縁層、真性非晶質シリコン層、及び不純物非晶質シリコン層を順次に成膜し、前記不純物非晶質シリコン層上に第２の感光膜を形成し、前記第２の感光膜を所定の光マスクを通じて露光して第３マスクとし、当該第３マスクを通じて前記不純物非晶質シリコン層、前記真性非晶質シリコン層、及び前記ゲート絶縁層を連続してエッチングすることによって前記ゲート絶縁膜を形成し、前記第２の感光膜を変化させて第４マスクを形成し、前記第４マスクを通じて前記不純物非晶質シリコン層及び前記真性非晶質シリコン層をエッチングして前記第１半導体層を形成し、前記露出された画素電極、露出されたゲート絶縁膜、及び露出された不純物非晶質シリコン層上にデータ導電層を形成し、前記データ導電層上に第３の感光膜を形成し、前記第３の感光膜をマスクとして前記露出されたデータ導電層を除去し、前記データ線及び前記ドレイン電極を形成し、前記第３の感光膜をマスクとして前記露出された不純物非晶質シリコン層をエッチングして前記第２半導体層を形成すること特徴とする。
【００２６】
本発明の他の特徴による薄膜トランジスタ表示板の製造方法は、基板上に透明導電体層を形成し、前記透明導電体層上に導電体層を形成し、前記導電体層上に感光膜を形成し、前記感光膜を光マスクを通じて露光して第１マスクを形成し、当該第１マスクを通じて一つのエッチング液を使用して前記導電体層と前記透明導電体層をエッチングして画素電極を形成し、前記感光膜を変化させて第２マスクを形成し、前記第２マスクを通じて前記露出された前記導電体層を除去してゲート線を形成し、前記ゲート線及び前記画素電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記半導体層上にデータ線及びドレイン電極を形成し、前記データ線及びドレイン電極上に第１及び第２絶縁層を順次に積層し、前記第２絶縁層を露光して間隔材を備える絶縁パターンを形成し、前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする。
【００２７】
本発明の他の特徴による薄膜トランジスタ表示板の製造方法は、基板上に透明導電体層を形成し、前記透明導電体層上に第１導電体層を形成し、前記第１導電体層上に感光膜を形成し、前記感光膜をマスクとして一つのエッチング液を用いて前記第１導電体層と前記透明導電体層をエッチングしてゲート線を有するゲートパターンを形成し、前記ゲートパターン上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体層を形成し、前記半導体層上に第２導電体層を形成し、前記第２導電体層と露出された前記ゲートパターンをエッチングしてデータ線及びドレイン電極と画素電極を形成し、前記データ線と、ドレイン電極と、前記画素電極上に第１及び第２絶縁層を順次に積層し、前記第２絶縁層を露出して間隔材を備える絶縁パターンを形成し、その後、前記絶縁パターンをマスクとして前記第１絶縁層をエッチングして保護膜を形成することを特徴とする。
【００２８】
添付した図面を参照して本発明の実施例について詳細に説明することによって本発明のいろいろな効果を明らかにしたい。
【発明の効果】
【００２９】
本発明によれば、一つの光マスクを用いて画素電極をゲート線と共に形成するため、光露光に工程が少なくなり、製造工程が簡単となって製造コストも低減できる。
【００３０】
また、保護膜下に画素電極が形成されるため、保護膜の厚さを薄くすることができる。
【００３１】
薄膜トランジスタ表示板を製造する際に間隔材と共に別のマスクを使用することなく保護膜を形成するため、保護膜を形成するための別のフォトエッチング工程が省略され、全体工程を簡素化し、薄膜トランジスタ表示板の製造時間及びコストを低減できる。
【００３２】
さらに、画素電極上に形成される導電体膜をデータ線及びドレイン電極を形成する際に除去するため、画素電極上に形成されるゲート絶縁膜などを約３２０℃乃至３６０℃の高温で形成しても画素電極の表面が損傷することがない。したがって、画素電極の表面損傷による画素電極の透過率減少及びこれにともなう液晶表示装置の画質低下が抑えられる。
【００３３】
また、画素電極上に形成される導電体膜をデータ線及びドレイン電極を形成する際に除去するため、エッチング工程が単純化される。さらに、データ線及びドレイン電極の境界面とオーミック接触部材及びその下部の半導体の境界面が一致するため、開口部の減少が減り、チャネル部の非正常な電流の流れや干渉が減少し、安定したトランジスタの動作が行われ、また、光漏れなどによる画質劣化が抑えられる。
【発明を実施するための最良の形態】
【００３４】
添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
【００３５】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間にさらに他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００３６】
次に、本発明の実施形態による薄膜トランジスタ表示板及びその製造方法について添付した図面を参照して詳細に説明する。
【００３７】
図１〜図２Ｂを参照して液晶表示装置用薄膜トランジスタ表示板に対して詳細に説明する。
【００３８】
図１は本発明の一実施形態に係る薄膜トランジスタ表示板の配置図であり、図２Ａ及び図２Ｂは各々図１の薄膜トランジスタ表示板のＩＩａ−ＩＩａ線及びＩＩｂ−ＩＩｂ線に沿った断面図の一例である。
【００３９】
透明なガラスまたはプラスチックなどからなる絶縁基板１１０上に、複数の画素電極１９１及び複数の透明導電体９５が形成される。
【００４０】
これらは、エッチング工程時にプロファイル（ｐｒｏｆｉｌｅ）の良好な透明な導電物質である非晶質ＩＴＯ（ａ−ＩＴＯ）からなることが好ましいが、ＩＴＯ、ＩＺＯなどの透明な導電物質やアルミニウム、銀、クロム、またはその合金などの反射性金属からなることもできる。
【００４１】
画素電極１９１と透明導電体９５の側面は、基板１１０面に対して傾斜しており、その傾斜角は３０°乃至約８０°程度であることが好ましい。
【００４２】
基板１１０上に複数のゲート線１２１が形成されている。
【００４３】
ゲート線１２１はゲート信号を伝達し、主に横方向にのびている。各ゲート線１２１は下上に突出する複数のゲート電極１２４と、他の層または外部駆動回路との接続のために面積が広い端部１２９を有する。ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路膜（図示せず）上に装着されるか、基板１１０上に直接装着されるか、または基板１１０に集積される。ゲート駆動回路が基板１１０上に集積されている場合は、ゲート線１２１がのびてこれと直接接続される。
【００４４】
ゲート線１２１は、下部膜、中間膜、及び上部膜を備える三重膜構造を有する。下部膜は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）またはこれらの合金からなり、中間膜は、比抵抗が低いアルミニウム系金属、銀系金属、銅系金属などからなり、上部膜は、非晶質ＩＴＯなどとの接触特性に優れた耐火性金属またはこれらの合金からなる。このような三重膜構造の例としては、モリブデン（またはモリブデン合金）下部膜とアルミニウム（またはアルミニウム合金）中間膜とモリブデン（またはモリブデン合金）上部膜がある。
【００４５】
また、ゲート線１２１は、耐火性金属下部膜（図示せず）と低抵抗上部膜（図示せず）を備える二重膜構造を有するか、または上述の種々の物質からなる単一膜構造を有してもよい。二重膜構造の例としては、クロム（またはクロム合金）またはモリブデン（またはモリブデン合金）下部膜とアルミニウム（またはアルミニウム合金）上部膜がある。しかし、ゲート線１２１はこの他にも種々の金属または導電体からなることができる。
【００４６】
図２Ａ及び図２Ｂでゲート電極１２４及びゲート線の端部１２９に対し、下部膜はｐ、中間膜はｑ、上部膜はｒで示す。
【００４７】
ゲート線１２１の側面は基板１１０面に対して傾斜しており、その傾斜角は約３０゜乃至約８０゜であることが好ましい。
【００４８】
透明導電体９５はゲート線１２１の下部にのみ存在する。
【００４９】
ゲート線１２１の端部１２９を除いたゲート線１２１上に、ゲート線１２１を覆うように窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯｘ）などからなる複数のゲート絶縁膜１４０が形成される。画素の開口率を増加させるために、ゲート絶縁膜１４０は画素電極１９１の一部周縁と重なっている。
【００５０】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンをａ−Ｓｉと略記する）、または多結晶シリコンなどからなる複数の島状の半導体層１５４が形成される。該島状の半導体層１５４はゲート電極１２４上に位置している。
【００５１】
この半導体層１５４上には、複数の島状オーミック接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）部材１６３、１６５が形成される。オーミック接触部材１６３、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなるか、シリサイドからなる。オーミック接触部材１６３、１６５は、対をなして半導体層１５４上に配置されている。また、半導体層１５４とオーミック接触部材１６３、１６５の側面も基板１１０面に対して傾斜しており、傾斜角は３０゜乃至８０゜程度である。
【００５２】
オーミック接触部材１６３、１６５、ゲート絶縁膜１４０、及び画素電極１９１の一部上には、複数のデータ線１７１と複数のドレイン電極１７５が形成される。
【００５３】
データ線１７１は、データ信号を伝達し主に縦方向にのびてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かってのびた複数のソース電極１７３と、他の層または外部駆動回路との接続のために面積が広い端部１７９を有する。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着されるフレキシブル印刷回路膜（図示せず）上に装着されるか、基板１１０上に直接装着されるか、基板１１０に集積される。データ駆動回路が基板１１０上に集積されている場合は、データ線１７１がのびてこれと直接接続される。
【００５４】
ドレイン電極１７５は、データ線１７１と分離され、ゲート電極１２４を中心にソース電極１７３と対向している。各ドレイン電極１７５は棒状を有する。ドレイン電極１７５の一側部は画素電極１９１と重畳し、反対側部はＣ字状に折曲したソース電極１７３で一部覆われている。
【００５５】
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体層１５４と共に一つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）は、ソース電極１７３とドレイン電極１７５との間の半導体層１５４に形成される。
【００５６】
データ線１７１及びドレイン電極１７５は、モリブデン、クロム、タンタル及びチタニウムなど耐火性金属、またはこれらの合金からなることが好ましく、耐火性金属膜（図示せず）と低抵抗導電膜（図示せず）を備える多重膜構造を有してもよい。多重膜構造の例としては、クロムまたはモリブデン（またはモリブデン合金）下部膜とアルミニウム（またはアルミニウム合金）上部膜の二重膜、モリブデン（またはモリブデン合金）下部膜とアルミニウム（またはアルミニウム合金）中間膜とモリブデン（またはモリブデン合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１７５は、この他にも種々の金属または導電体からなることができる。
【００５７】
データ線１７１及びドレイン電極１７５もその側面が基板１１０面に対して３０゜乃至８０゜程度の角度で傾斜していることが好ましい。
【００５８】
オーミック接触部材１６３、１６５は、その下の半導体層１５４とその上のデータ線１７１、ソース電極１７３及びドレイン電極１７５の間にのみ存在し、これらの間の接触抵抗を低くし、ソース電極１７３及びドレイン電極１７５の間においてその下部の半導体層１５４と共に一部突出する部分を有する。
【００５９】
画素電極１９１は、ドレイン電極１７５と物理的、電気的に接続され、ドレイン電極１７５からデータ電圧が印加される。データ電圧が印加された画素電極１９１は、共通電圧が印加される他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、両電極間の液晶層（図示せず）の液晶分子の方向を決定する。このようにして決定された液晶分子の方向によって液晶層を通過する光の偏光が変化する。画素電極１９１と共通電極はキャパシタ（以下、液晶キャパシタという）を構成し、薄膜トランジスタが非導通状態になった後にも印加された電圧を維持し、電圧維持能力を強化するために液晶キャパシタと並列に接続される別キャパシタを設けることもできる。
【００６０】
半導体層１５４には、ソース電極１７３とドレイン電極１７５の間をはじめとしてデータ線１７１及びドレイン電極１７５で覆われずに露出された部分がある。データ線１７１、ドレイン電極１７５、及び露出された半導体層１５４とゲート絶縁膜１４０部分上には、保護膜１８０が形成される。
【００６１】
保護膜１８０は、主に横方向にのびているゲート線１２１と縦方向にのびているデータ線１７１を覆っている。保護膜１８０はほぼソース電極１７３とドレイン電極１７５が形成される部分に下上に突出する拡張部を有し、隣接した画素電極１９１の一部周縁と重畳しているが、隣接した画素電極１９１と同じ境界線を有するか、重畳しないこともある。
【００６２】
保護膜１８０は、無機絶縁物または有機絶縁物などからなり、表面が平坦化されてもよい。無機絶縁物の例として、窒化シリコンと酸化シリコンがある。有機絶縁物は感光性を有してもよく、その誘電率が約４．０以下であることが好ましい。しかし、保護膜１８０は、有機膜の優れた絶縁特性を生かしつつ露出された半導体層１５４部分に害を及ぼさないように下部無機膜と上部有機膜の二重膜構造を有してもよい。
【００６３】
保護膜１８０上には、複数の柱状間隔材３２１を備える絶縁パターン３２２が形成される。絶縁パターン３２２は、保護膜１８０と同じ平面形状を有しているため、保護膜１８０と同様に、主にゲート線１２１とデータ線１７１に沿ってのびる。
【００６４】
複数の柱状間隔材３２１は、薄膜トランジスタ部分上のように光が透過しない部分にのみ形成されており、絶縁パターン３２２上で所定の厚さだけ突出している。これと異なり、複数の柱状間隔材３２１がゲート線１２１の一部やデータ線１７１の一部上に形成されてもよい。
【００６５】
次に、図１〜図２Ｂに示す薄膜トランジスタ表示板の本発明の一実施形態による製造方法について図３〜図１５Ｂ及び図１〜図２Ｂを参照して詳細に説明する。
【００６６】
図７、図１２及び図１７は各々図１〜図２Ｂに示した薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程の配置図であり、工程順に示す図面である。図３Ａ及び図３Ｂは各々図１の薄膜トランジスタ表示板のＩＩａ−ＩＩａ線及びＩＩｂ−ＩＩｂ線に沿った断面図であり、薄膜トランジスタ表示板を製造する第１の工程を示す図面である。図４Ａ及び図４Ｂは各々図３Ａ及び図３Ｂに続く工程を示す図面であり、図５Ａ及び図５Ｂは各々図４Ａ及び図４Ｂに続く工程を示す図面であり、図６Ａ及び図６Ｂは各々図５Ａ及び図５Ｂに続く工程を示す図面である。また、図８Ａ及び図８Ｂは各々図７に示す薄膜トランジスタ表示板のＶＩＩＩａ−ＶＩＩＩａ線及びＶＩＩＩｂ−ＶＩＩＩｂ線に沿った断面図である。図９Ａ及び図９Ｂは各々図７に示す薄膜トランジスタ表示板のＶＩＩＩａ−ＶＩＩＩａ線及びＶＩＩＩｂ−ＶＩＩＩｂ線に沿った断面図であり、図８Ａ及び図８Ｂは各々図７に示す薄膜トランジスタ表示板のＶＩＩＩａ−ＶＩＩＩａ線及びＶＩＩＩｂ−ＶＩＩＩｂ線による断面図で、図９Ａ及び図９Ｂは図８Ａ及び図８Ｂに続く工程を示す図面である。図１０Ａ及び図１０Ｂは各々図９Ａ及び図９Ｂに続く工程を示す図面であり、図１１Ａ及び図１１Ｂは各々図１０Ａ及び図１０Ｂに続く工程を示す図面である。図１３Ａ及び図１３Ｂは各々図１２に示す薄膜トランジスタ表示板のＸＩＩＩａ−ＸＩＩＩａ線及びＸＩＩＩｂ−ＸＩＩＩｂ線に沿った断面図である。図１４Ａ及び図１４Ｂは各々図１２に示す薄膜トランジスタ表示板のＸＩＩＩａ−ＸＩＩＩａ線及びＸＩＩＩｂ−ＸＩＩＩｂ線に沿った断面図で、図１３Ａ及び図１３Ｂに続く工程を示す図面であり、図１５Ａ及び図１５Ｂは各々図１４Ａ及び図１４Ｂに続く工程を示す図面であり、図１６Ａ及び図１６Ｂは各々図１５Ａ及び図１５Ｂに続く工程を示す図面である。図１８Ａ及び図１８Ｂは各々図１７に示す薄膜トランジスタ表示板のＸＶＩＩＩａ−ＸＶＩＩＩａ線及びＸＶＩＩＩｂ−ＸＶＩＩＩｂ線に沿った断面図であり、図１９Ａ及び図１９Ｂは各々図１８Ａ及び図１８Ｂに続く工程を示す図面であり、図２０Ａ及び図２０Ｂは各々図１９Ａ及び図１９Ｂに続く工程を示す図面である。
【００６７】
まず、図３Ａ及び図３Ｂに示すように、透明なガラスなどからなる絶縁基板１１０上に、非晶質ＩＴＯ（ａ−ＩＴＯ）膜をスパッタリングなどによって積層して透明導電体層１９０を形成する。
【００６８】
次に金属からなる導電体層１２０（第１導電体層）を透明導電体操１９０上に形成する。導電体層１２０は、下部モリブデン層１２０ｐ、中間アルミニウム層１２０ｑ、及び上部モリブデン層１２０ｒを含み、これらを順次スパッタリングなどの方法で積層したものである。
【００６９】
その後、導電体層１２０上に第１感光膜４０を１μｍ乃至２μｍの厚さで塗布する。
【００７０】
その後、基板１１０上に光マスク５０を整列させ後、光マスク５０を介して感光膜４０を露光する。
【００７１】
光マスク５０は透明な基板５１とその上の不透明な遮光層５２を含み、透光領域（ＴＡ１）、遮光領域（ＢＡ１）、及び半透過領域（ＳＡ）に区分される。遮光層５２は透光領域（ＴＡ１）に位置する開口部と半透過領域（ＳＡ）に位置するスリットとを有する。開口部とスリットはその幅が所定値より大きいかによって決定されるが、開口部はその幅が所定値より大きい場合であり、スリットはその幅が所定値より小さい場合である。
【００７２】
このような光マスク５０を介して感光膜４０に光を照射した後、現像すると、出来上がった感光膜４０（すなわちエッチングマスク）の厚さは位置によって異なり、適切な工程条件を付与することで、感光膜４０の厚さの差のため下部層を選択的にエッチングすることができる。一連のエッチング工程によりゲート電極１２４を備える複数のゲート線１２１及び複数の画素電極１９１と複数の透明導電体９５を形成する。
【００７３】
複数のゲート線１２１及び画素電極１９１と透明導電体９５を形成する過程をより詳細に説明する。
【００７４】
図３Ａ及び図３Ｂに示すように、半透過領域（ＳＡ）は画素電極１９１と対向し、遮光領域（ＢＡ１）はゲート線１２１と対向し、その他の部分は透光領域（ＴＡ１）と対向する。
【００７５】
このような光マスク５０を介して感光膜４０に光を照射した後、現像すると、図４Ａ及び図４Ｂに示すように、厚さが厚い第１部分４２と、厚さが第１部分４２より薄い第２部分４４とが残る。図３Ａ及び図３Ｂに斜線で表示する部分は現像後に除去される部分を指す。
【００７６】
図５Ａ及び図５Ｂに示すように、残留する感光膜部分４２、４４をエッチングマスク（第１マスク）として、そこから露出された導電体層１２０を一度にエッチングする。
【００７７】
この際、使用されるエッチング液はリン酸、硝酸、酢酸、及び添加剤を適正な割合で含有するエッチング液を使用し、好ましくはリン酸６０〜７５％、硝酸２〜８％、酢酸５〜１５％、及び添加剤０．５〜３％を含有する統合エッチング液（第１エッチング液）を使用することができる。
【００７８】
統合エッチング液は、エッチング時にプロファイルが良好で且つ下に形成される透明導電体層１９０に影響を与えことがなく、望まない透明導電体層１９０のエッチングによるパターン不良が防止される。
【００７９】
残留する感光膜部分４２、４４を再びエッチングマスクとして露出された透明導電体層１９０をエッチングして画素電極１９１及び透明導電体９５を形成する。この際、エッチングされた導電体層２０の下部にはエッチングされた画素電極１９１及び透明導電体９５の一部が内側に切り込まれれるアンダーカットが生じることがある。なお各図においては、エッチング前の導電体層を符号１２０（１２０ｐ、１２０ｑ、１２０ｒ）で示し、エッチング後の導電体層を符号２０（２０ｐ、２０ｑ、２０ｒ）として示した（以下同様）。
【００８０】
この際に使用されるエッチング液は、透明導電体層１９０がエッチングされるときプロファイルの良い硫酸及び硝酸を適正な割合で含有するエッチング液を使用し、好ましくは硫酸２〜１５％、硝酸０．０２〜１０％を含有する画素統合エッチング液（第２エッチング液）を使用することができる。
【００８１】
しかし、統合エッチング液と画素統合エッチング液のように、互いに異なる二つのエッチング液を使用して導電体層１２０と透明導電体層１９０を順次にエッチングする代わりに、一つのエッチング液を使用して導電体層１２０と透明導電体層１９０を同時にエッチングすることもできる。この場合、製造工程が単純になり製造費用も減少する。
【００８２】
次に、図６Ａ及び図６Ｂに示すように、アッシング（ａｓｈｉｎｇ）工程などを実施して感光膜４０の第２部分４４を除去する一方、第１部分４２の厚さを減少させて感光膜部分４７（第２マスクとなる）を形成する。これにより、感光膜４０の第２部分４４下に位置する導電体層２０の上部膜２０ｒが露出される。
【００８３】
図７〜図８Ｂに示すように、この感光膜部分４７をエッチングマスク（第２マスク）として露出された導電体層２０を一度にエッチングしてゲート電極１２４を含むゲート線１２１を形成する。この際、使用されるエッチング液はリン酸、硝酸、酢酸、及び添加剤を適正な割合で含有するエッチング液であり、好ましくは統合エッチング液を使用することができる。この際、側面に露出される導電体層２０も共にエッチングされる側面エッチング（ｓｉｄｅ  ｅｔｃｈｉｎｇ）が実施されるため、導電体層２０の下部に発生したアンダーカットは除去される。
【００８４】
図９Ａ及び図９Ｂに示すように、ゲート絶縁層１４１、不純物がドーピングされない真性非晶質シリコン（ａ−Ｓｉ）層１５０（真性非晶質シリコン層）、不純物がドーピングされた非晶質シリコン（ｎ＋  ａ−Ｓｉ）層１６０（不純物非晶質シリコン層）をプラズマ化学気相蒸着法（ＰＥＣＶＤ）などで連続して成膜、積層した後、その上に感光膜６０（第２の感光膜）を１μｍ〜２μｍの厚さで塗布する。
【００８５】
ゲート絶縁層１４１の材料としては窒化シリコンが良く、積層温度は下に積層される画素電極１９１の表面損傷を防止するため、約２４０℃〜２８０℃の低温であることが好ましく、厚さは２，０００〜５，０００Å程度であることが好ましい。ここで、ゲート絶縁層１４１を形成する際に、約２４０℃〜２８０℃で行う低温蒸着方式の代りに下部の画素電極１９１が還元されない蒸着方式を利用しても良い。ゲート絶縁層１４１を形成する際に発生する熱によって透明導電体層１９０の材料として使用する非晶質ＩＴＯがポリＩＴＯ（ｐｏｌｙ−ＩＴＯ）に変換し、画素の透過率などを向上させることができる。
【００８６】
次に、光マスク（図示せず）を介して感光膜６０（第２の感光膜）に光を照射した後、現像して、所定パターンの第３マスクを形成する。現像された感光膜（第３マスクとなる）の厚さは位置によって異なり、図９Ａ及び９ｂのように、感光膜６０は厚さが次第に薄くなる第１乃至第３部分からなる。領域Ａに位置する第１部分と領域Ｂに位置する第２部分はそれぞれ図面符号６２と６４で示し、領域Ｃに位置する第３部分に対しては図面符号を付けなかった。これは第３部分が０の厚さを有し、下の不純物がドーピングされた非晶質シリコン層１６０が露出しているためである。第１部分６２と第２部分６４との厚さの比は、後続工程における工程条件によって異なるようにするが、第２部分６４の厚さを第１部分６２の厚さの１／２以下とすることが好ましく、例えば約４，０００Å以下が良い。
【００８７】
このように、位置によって感光膜の厚さを異なるようにする方法の一例としては、露光マスクに透光領域（ｌｉｇｈｔ  ｔｒａｎｓｍｉｔｔｉｎｇ  ａｒｅａ）と遮光領域（ｌｉｇｈｔ  ｂｌｏｃｋｉｎ  ｇａｒｅａ）だけでなく、半透過領域（ｔｒａｎｓｌｕｃｅｎｔ  ａｒｅａ）を設ける方法がある。半透過領域にはスリット（ｓｌｉｔ）パターン、格子（ｌａｔｔｉｃｅ）パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する場合には、スリットの幅やスリット間の間隔がフォト工程に使用する露光器の分解能（ｒｅｓｏｌｕｔｉｏｎ）より小さいものが好ましい。他の例としては、リフロー（ｒｅｆｌｏｗ）が可能な感光膜を使用することである。つまり、透光領域と遮光領域のみを有する通常のマスクにリフロー可能な感光膜を形成した後、リフローさせて感光膜が残留しない領域に流れるようにして薄い部分を形成する。
【００８８】
図１０Ａ及び図１０Ｂに示すように、残留する感光膜部分６２、６４をエッチングマスク（第３マスク）として露出された非晶質シリコン層１６０、１５０と露出されたゲート絶縁層１４１を順次にエッチングし、島状非晶質シリコン層６３、５４と複数のゲート絶縁膜１４０を形成した後、図１１Ａ及び図１１Ｂに示すように、アッシング（ａｓｈｉｎｇ）工程などを実施して感光膜６０の第２部分６４を除去する一方、第１部分６２の厚さを減少させて感光膜部分６７を形成する。
【００８９】
次に、図１２〜図１３Ｂに示すように、この感光膜部分６７をエッチングマスク（第４マスク）として露出された島状非晶質シリコン層６３、５４を順次にエッチングして複数の島状非晶質シリコン層６３ａ及び複数の島状の半導体層１５４（第１半導体層）を形成する。
【００９０】
次に、図１４Ａ及び図１４Ｂに示すように、金属などの導電体層１７０（第１導電体層またはデータ導電層）をスパッタリングなどの方法で所定の厚さに蒸着した後、光マスク（図示せず）を介して感光膜（第３の感光膜、ただし図示せず）に光を照射した後、現像する。
【００９１】
次に、図１５Ａ及び図１５Ｂに示すように、第３の感光膜の残っている感光膜部分７７をエッチングマスクとして露出される導電体層７５をエッチングしてソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。この際、感光膜部分７７下部にはアンダーカットが発生する。
【００９２】
図１６Ａ及び図１６Ｂに示すように、感光膜部分７７を再びエッチングマスクとしてソース電極１７３及びドレイン電極１７５で覆われずに露出された島状不純物シリコン層６３を除去し島状オーミック接触部材１６３、１６５を形成した後、感光膜部分７７を除去する（図１７〜図１８Ｂ）。このとき、露出された島状非晶質シリコン層６３の下部にある半導体層１５４の一部がエッチングされるが、エッチングされないこともある。感光膜部分７７に発生するアンダーカットによってオーミック接触部材１６３、１６５は、その下部の半導体層１５４と共にソース電極１７３及びドレイン電極１７５の間に一部突出する。
【００９３】
次に、図１９Ａ及び図１９Ｂに示すように、第１絶縁層８０と感光性物質とからなる第２絶縁層３２０を連続して積層する。
【００９４】
次に、図２０Ａ及び図２０Ｂに示すように、スリットマスク（図示せず）などを介して第２絶縁層３２０に光を照射した後、現像して複数の間隙材３２１を含む絶縁パターン３２２を形成する。
【００９５】
絶縁パターン３２２の厚さは位置によって異なるが、薄膜トランジスタ上の光が通過しない部分の一部上に形成される絶縁パターン３２２の高さを、他の部分に形成される絶縁パターン３２２の高さよりも高くし、上方に突出する突出部を形成するが、この突出部が柱状間隔材３２１として機能する。このようにして形成される柱状間隔材３２１は、データ線１７１上の一部やゲート線１２１上の一部にも形成しても良い。
【００９６】
次に、柱状間隔材３２１を含めて前記絶縁パターン３２２をマスクとして露出される第１絶縁層８０をエッチングして保護膜１８０を完成する（図１〜図２Ｂ参照）。この際、第２絶縁層３２０がゲート線１２１とデータ線１７１に沿ってのびる形状にエッチングされ絶縁パターン３２２を形成するため、保護膜１８０もゲート線１２１とデータ線１７１に沿ってのびている。
【００９７】
このように、本実施形態は、一つのマスクを用いてゲート線１２１と共に画素電極１９１が形成されるので、製造工程が簡単で、製造費用も減少する。
【００９８】
また、薄膜トランジスタ表示板を製造する際に間隔材を備える絶縁パターンを同時に形成し、別のマスクを用いることなく前記絶縁パターンを使用して保護膜を形成するため、薄膜トランジスタ表示板の製造時間及び費用が低減される。
【００９９】
さらに、画素電極が保護膜下に形成するため、画素電極を形成するためのエッチング工程からその下部膜を保護するために所定以上の厚さを保持する保護膜の厚さを薄くすることができる。
【０１００】
次に、図２１〜図２２Ｂを参照して本発明の他の実施形態よる薄膜トランジスタについて詳細に説明する。
【０１０１】
図２１は本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図２２Ａ及び図２２Ｂは各々図２１の薄膜トランジスタ表示板のＸＸＩＩａ−ＸＸＩＩａ線及びＸＸＩＩｂ−ＸＸＩＩｂ線に沿った断面図である。
【０１０２】
本実施形態における薄膜トランジスタの層状構造は図１〜図２Ｂとほぼ同様である。
【０１０３】
即ち、複数の画素電極１９１及び複数の透明導電体９５が基板１１０上に形成され、その上に複数のゲート絶縁膜１４０、複数の島状半導体層１５４、複数の島状オーミック接触部材１６３、１６５が順次に形成される。ソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５がオーミック接触部材１６３、１６５上に形成され、保護膜１８０がその上に形成され、保護膜１８０上に複数の柱状間隔材３２１を含む絶縁パターン３２２が形成される。
【０１０４】
図１〜図２Ｂの薄膜トランジスタ表示板とは異なり、ゲート絶縁膜１４０及びドレイン電極１７５と重畳する画素電極１９１部分に導電体２０ｐ、２０ｑ、２０ｒの一部が残留する。
【０１０５】
このような薄膜トランジスタ表示板を製造する方法について図３Ａ〜図２０Ｂとともに、図２１〜図２２Ｂ、図２３Ａ〜図４０Ｂを参照して説明する。
【０１０６】
図２３Ａ及び図２３Ｂは各々図２１の薄膜トランジスタ表示板のＸＸＩＩａ−ＸＸＩＩａ線及びＸＸＩＩｂ−ＸＸＩＩｂ線に沿った断面図で、薄膜トランジスタ表示板を製造する第１工程を示す図面であり、図２４Ａ及び図２４Ｂは各々図２３Ａ及び図２３Ｂに続く工程を示す図面であり、図２５Ａ及び図２５Ｂは各々図２４Ａ及び図２４Ｂに続く工程を示す図面である。図２６、図３１及び図３７は各々図２１〜図２２Ｂに示す薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程を示す配置図で、工程順に示す図面である。図２７Ａ及び図２７Ｂは各々図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩａ−ＸＸＶＩＩａ線及びＸＸＶＩＩｂ−ＸＸＶＩＩｂ線に沿った断面図であり、図２８Ａ及び図２８Ｂは各々図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩａ−ＸＸＶＩＩａ線及びＸＸＶＩＩｂ−ＸＸＶＩＩｂ線に沿った断面図で、図２７Ａ及び図２７Ｂに続く工程を示す図面であり、図２９Ａ及び図２９Ｂは各々図２８Ａ及び図２８Ｂに続く工程を示す図面であり、図３０Ａ及び図３０Ｂは各々図２９Ａ及び図２９Ｂに続く工程を示す図面である。図３２Ａ及び図３２Ｂは各々図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩａ−ＸＸＸＩＩａ線及びＸＸＸＩＩｂ−ＸＸＸＩＩｂ線に沿った断面図であり、図３３Ａ及び図３３Ｂは各々図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩａ−ＸＸＸＩＩａ線及びＸＸＸＩＩｂ−ＸＸＸＩＩｂ線に沿った断面図で、図３２Ａ及び図３２Ｂに続く工程を示す図面であり、図３４Ａ及び図３４Ｂは各々図３３Ａ及び図３３Ｂに続く工程を示す図面であり、図３５Ａ及び図３５Ｂは各々図３４Ａ及び図３４Ｂに続く工程を示す図面であり、図３６Ａ及び図３６Ｂは各々図３５Ａ及び図３５Ｂに続く工程を示す図面であり、図３８Ａ及び図３８Ｂは各々図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩａ−ＸＸＸＶＩＩＩａ線及びＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ線に沿った断面図である。図３９Ａ及び図３９Ｂは各々図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩａ−ＸＸＸＶＩＩＩａ線及びＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ線に沿った断面図であり、図３８Ａ及び図３８Ｂに続く工程を示す図面である。図４０Ａ及び図４０Ｂは各々図３９Ａ及び図３９Ｂに続く工程を示す図面であり。
【０１０７】
本発明の実施形態による薄膜トランジスタ表示板を製造する方法において、画素電極１９１上に形成される導電体２０ｐ、２０ｑ、２０ｒをデータ線１７１及びドレイン電極１７５を形成する工程中に同時に除去する工程を含む。
【０１０８】
即ち、図２３Ａ及び図２３Ｂに示すように、図３Ａ及び図３Ｂとは異なり、図３Ａ及び図３Ｂで光マスク５０´の半透過領域（ＳＡ）に相当する部分、つまり画素電極１９１と対向する部分を遮光領域（ＢＡ２）とする。
【０１０９】
図２４Ａ及び図２５Ｂに示すように、この光マスク５０´を介して感光膜４０に光を照射した後、残留する感光膜４２をマスクとして露出される導電層１２０を一度にエッチングし、再びこの感光膜４２をマスクとして透明導電体層１９０をエッチングした後、残留する感光膜４２を除去することで、図２６〜図２７Ｂに示すように、ゲート電極１２４を備える複数のゲート線１２１及びエッチングされた導電体２０ｐ、２０ｑ、２０ｒ、エッチングされた導電体２０ｐ、２０ｑ、２０ｒ下の画素電極１９１、及びゲート線１２１下の透明導電体９５が形成される。ここで形成されたゲート電極１２４、導電体層２０、ゲート線１２１の端部１２９を合わせてゲートパターンという。
【０１１０】
続いて図２８Ａ〜図３２Ｂに示すように、前記ゲートパターンなどの上にゲート絶縁層１４１、不純物がドーピングされない真性非晶質シリコン（ａ−Ｓｉ）層１５０、不純物がドーピングされる非晶質シリコン（ｎ＋  ａ−Ｓｉ）層１６０を順次に積層した後、感光膜６０を用いて複数の島状不純物非晶質シリコン層６３、複数の島状半導体層１５４、及び複数のゲート絶縁膜１４０を形成する。
【０１１１】
次に、図３３Ａ及び図３８Ｂに示すように、金属などの導電体層１７０を蒸着した後、ウェットエッチングなどでエッチングしてソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。この際、ドレイン電極１７５とゲート絶縁膜１４０をマスクとしてその下の導電体２０ｐ、２０ｑ、２０ｒ、１２９ｐ、１２９ｑ、１２９ｒも同時にエッチングする。このように、ドレイン電極１７５とゲート絶縁膜１４０に重畳する部分を除いて、画素電極１９１上に形成されている導電体２０ｐ、２０ｑ、２０ｒ、１２９ｐ、１２９ｑ、１２９ｒ部分を除去し画素電極１９１と透明導電体９５の一部を露出させる。
【０１１２】
次いで、ソース電極１７３及びドレイン電極１７５で覆われずに露出される不純物非晶質シリコン層６３を除去し島状オーミック接触部材１６３、１６５を形成する。
【０１１３】
次に、図３９Ａ〜図４０Ｂに示すように、図１９Ａ〜図２０Ｂのように第１及び第２絶縁層８０、３２０を連続して積層した後、エッチングして複数の柱状間隔材３２１を含む絶縁パターン３２２と保護膜１８０を形成する（図２１、図２２Ａ及び図２２Ｂ参照）。
【０１１４】
本実施形態では図１〜図２０Ｂに示すように、一つのマスクを用いてゲート線１２１と共に画素電極１９１が形成されるため、製造工程が簡単で、製造費用も低減する。また、別のマスクを用いることなく、間隔材を使用して保護膜を形成するため、薄膜トランジスタ表示板の製造時間及び費用が節減される。さらに、画素電極が保護膜下に形成されるため、保護膜の厚さを薄くすることができる。
【０１１５】
これに加えて、第１実施形態で説明したように、画素電極の表面損傷を防止するために画素電極上に形成されるゲート絶縁膜等は約２４０℃乃至２８０℃の低温で形成されるのが良いが、本実施形態では、画素電極上に形成されるゲート線が保護部材として作用するため、画素電極上に形成されるゲート絶縁膜などを約３２０℃乃至３６０℃の高温で形成しても画素電極の表面が損傷することが防止される。このように、画素電極の表面に損傷が発生しないため、画素電極の透過率減少及び液晶表示装置の画質不良が発生しない。
【０１１６】
次に、図４１〜図４２Ｂを参照して本発明の他の実施形態による薄膜トランジスタについて詳細に説明する。
【０１１７】
図４１は本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図４２Ａ及び図４２Ｂは各々図４１の薄膜トランジスタ表示板のＸＬＩＩａ−ＸＬＩＩａ線及びＸＬＩＩｂ−ＸＬＩＩｂ線に沿った断面図である。
【０１１８】
本発明の他の実施形態による薄膜トランジスタの層状構造は、オーミック接触部材１６３ａ、１６５ａとその下部の半導体層１５４ａの境界面がその上部のソース電極１７３及びドレイン電極１７５の境界面と同じであること以外は、図１〜図２Ｂと同様である。
【０１１９】
このような薄膜トランジスタ表示板の製造方法について図３Ａ〜図１５Ｂと、図４１〜図４２Ｂ、並びに図４３Ａ〜図４４Ｂを参照して説明する。
【０１２０】
図４３Ａ及び図４３Ｂは各々図１５Ａ及び図１５Ｂに続く工程を示す図面であり、図４４Ａ及び図４４Ｂは各々図４３Ａ及び図４３Ｂに続く工程を示す図面である。
【０１２１】
図３Ａ〜図１３Ｂに示すように、複数の画素電極１９１及び複数の透明導電体９５を基板１１０上に形成し、その上に複数のゲート絶縁膜１４０を形成した後、複数の島状半導体層１５４と複数の島状不純物非晶質シリコン層６３を形成する。次に、図１４Ａ〜図１５Ｂに示すように、複数の島状半導体層１５４及び複数の島状非晶質シリコン層６３上に導電体層１７０を蒸着した後、感光膜部分７７をエッチングマスクとして露出された導電体層７５をエッチングしてソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。
【０１２２】
次に、図４３Ａ及び図４３Ｂに示すように、エッチングバック（ｅｔｃｈ  ｂａｃｋ）工程を実施し、感光膜部分７７のアンダーカット部分を除去してその下部のデータ線１７１及びドレイン電極１７５と同一の境界面を有しかつ厚さが減少した感光膜部分７８を形成する。
【０１２３】
その後、図４４Ａ及び図４４Ｂに示すように、感光膜部分７８をエッチングマスクとして露出された非晶質シリコン層６３を除去し島状オーミック接触部材１６３ａ、１６５ａを形成した後、感光膜部分７８を除去することで、データ線１７１及びドレイン電極１７５の境界面とオーミック接触部材１６３ａ、１６５ａ及びその下部の半導体層１５４の境界面が一致することになる。次に、図１９Ａ〜図２０Ｂに示すように、第１絶縁層８０と第２絶縁層３２０を連続して積層した後、複数の間隙材３２１を含む絶縁パターン３２２と保護膜１８０を形成する（図４１〜図４２Ｂ参照）。
【０１２４】
このような本実施形態によれば、上記一実施形態による長所とともに、突出するオーミック接触部材による開口率の減少が減る。また、チャネル部に突出するオーミック接触部材とその下部の半導体によるチャネル部の非正常な電流の流れや干渉が減少し、設計通りチャネル部が形成されないことで発生する薄膜トランジスタの動作特性の変化が減少し、安定したトランジスタの動作が行われる。さらに、突出するオーミック接触部材とその下部の半導体部分で発生する光漏れなどが減少し、残像などのような画質劣化が減少する。
【０１２５】
次に、図４５〜図４６Ｂを参照して本発明の他の実施形態による薄膜トランジスタについて詳細に説明する。
【０１２６】
図４５は本発明の他の実施形態による薄膜トランジスタ表示板の配置図であり、図４６Ａ及び図４６Ｂは各々図４５の薄膜トランジスタ表示板のＸＬＶＩａ−ＸＬＶＩａ線及びＸＬＶＩｂ−ＸＬＶＩｂ線に沿った断面図である。
【０１２７】
本発明の他の実施形態による薄膜トランジスタの層状構造は、オーミック接触部材１６３ａ、１６５ａとその下部の半導体層１５４ａの境界面がその上部のソース電極１７３及びドレイン電極１７５の境界面と同じであること以外は、図２１〜図２２Ｂと同様である。
【０１２８】
このような薄膜トランジスタ表示板を製造する方法について図２３Ａ〜図３４Ｂと図４５〜図４６Ｂ、並びに図４７Ａ〜図４８Ｂを参照して説明する。
【０１２９】
図４７Ａ及び図４７Ｂは各々図３４Ａ及び図３４Ｂに続く工程を示す図面であり、図４８Ａ及び図４８Ｂは各々図４７Ａ及び図４７Ｂに続く工程を示す図面である。
【０１３０】
図２３Ａ〜図２７Ｂに示すように、ゲート電極１２４を備える複数のゲート線１２１、エッチングされる導電体２０ｐ、２０ｑ、２０ｒ、複数の画素電極１９１、及び複数の透明導電体９５が形成され、図２８Ａ〜図３２Ｂに示すように、複数の島状非晶質シリコン層６３、複数の島状半導体層１５４、及び複数のゲート絶縁膜１４０を形成する。次に、図３３Ａ〜図３４Ｂに示すように、複数の島状半導体層１５４及び複数の島状非晶質シリコン層６３上に導電体層１７０を蒸着した後、感光膜部分７７をエッチングマスクとして露出される導電体層１７０をエッチングしてソース電極１７３を含む複数のデータ線１７１と複数のドレイン電極１７５を形成する。
【０１３１】
次に、図４７Ａ及び図４７Ｂに示すように、エッチングバック工程を実施し、感光膜部分７７のアンダーカット部分を除去しその下部のデータ線１７１及びドレイン電極１７５と同一の境界面を有しかつ厚さが減少した感光膜部分７８を形成する。
【０１３２】
その後、図４８Ａ及び図４８Ｂに示すように、感光膜部分７８をエッチングマスクとして露出される非晶質シリコン層６３を除去し島状オーミック接触部材１６３ａ、１６５ａを形成した後、感光膜部分７８を除去することで、データ線１７１及びドレイン電極１７５の境界面とオーミック接触部材１６３ａ、１６５ａ及びその下部の半導体層１５４の境界面が一致することになる。
【０１３３】
次に、図３９Ａ〜図４０Ｂに示すように、第１絶縁層８０と第２絶縁層３２０を連続して積層した後、複数の間隙材３２１を含む絶縁パターン３２２と保護膜１８０を形成する（図４５〜図４６Ｂ参照）。
【０１３４】
本実施形態によれば、上記実施形態による長所とともに、図４１〜図４４Ｂを用いて説明した長所、つまり突出するオーミック接触部材１６３ａ、１６５ａによって開口率の減少が減り、チャネル部の非正常な電流の流れや干渉が減り、安定したトランジスタの動作が行われ、さらに、光漏れなどによる画質劣化が減少する。本発明の上記実施形態において、ゲート絶縁膜１４０はゲート線１２１に沿って横方向に形成されているが、データ線１７１が形成される部分に形成することもできる。
【０１３５】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【０１３６】
【図１】本発明の一実施形態に係る薄膜トランジスタ表示板の配置図である。
【図２Ａ】図１の薄膜トランジスタ表示板のＩＩａ−ＩＩａ線に沿った断面図の一例である。
【図２Ｂ】各々図１の薄膜トランジスタ表示板のＩＩｂ−ＩＩｂ線に沿った断面図の一例である。
【図３Ａ】各々図１の薄膜トランジスタ表示板のＩＩａ−ＩＩａ線に沿った断面図で、薄膜トランジスタ表示板を製造する第１の工程を示す図面である。
【図３Ｂ】各々図１の薄膜トランジスタ表示板のＩＩｂ−ＩＩｂ線に沿った断面図で、薄膜トランジスタ表示板を製造する第１の工程を示す図面である。
【図４Ａ】図３Ａに続く工程を示す図面である。
【図４Ｂ】図３Ｂに続く工程を示す図面である。
【図５Ａ】図４Ａに続く工程を示す図面である。
【図５Ｂ】図４Ｂに続く工程を示す図面である。
【図６Ａ】図５Ａに続く工程を示す図面である。
【図６Ｂ】図５Ｂに続く工程を示す図面である。
【図７】図１〜図２Ｂに示した薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程の配置図であり、工程順に示す図面である。
【図８Ａ】図７に示す薄膜トランジスタ表示板のＶＩＩＩａ−ＶＩＩＩａ線に沿った断面図である。
【図８Ｂ】図７に示す薄膜トランジスタ表示板のＶＩＩＩｂ−ＶＩＩＩｂ線に沿った断面図である。
【図９Ａ】図８Ａに続く工程を示す図面である。
【図９Ｂ】図８Ｂに続く工程を示す図面である。
【図１０Ａ】図９Ａに続く工程を示す図面である。
【図１０Ｂ】図９Ａに続く工程を示す図面である。
【図１１Ａ】図１０Ａに続く工程を示す図面である。
【図１１Ｂ】図１０Ｂに続く工程を示す図面である。
【図１２】図１〜図２Ｂに示した薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程の配置図であり、工程順に示す図面である。
【図１３Ａ】図１２に示す薄膜トランジスタ表示板のＸＩＩＩａ−ＸＩＩＩａ線に沿った断面図である。
【図１３Ｂ】図１２に示す薄膜トランジスタ表示板のＸＩＩＩｂ−ＸＩＩＩｂ線に沿った断面図である。
【図１４Ａ】図１２に示す薄膜トランジスタ表示板のＸＩＩＩａ−ＸＩＩＩａ線に沿った断面図で、図１３Ａに続く工程を示す図面である。
【図１４Ｂ】図１２に示す薄膜トランジスタ表示板のＸＩＩＩｂ−ＸＩＩＩｂ線に沿った断面図で、図１３Ｂに続く工程を示す図面である。
【図１５Ａ】図１４Ａに続く工程を示す図面である。
【図１５Ｂ】図１４Ｂに続く工程を示す図面である。
【図１６Ａ】図１５Ａに続く工程を示す図面である。
【図１６Ｂ】図１５Ｂに続く工程を示す図面である。
【図１７】図１〜図２Ｂに示した薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程の配置図であり、工程順に示す図面である。
【図１８Ａ】図１７の薄膜トランジスタ表示板のＸＶＩＩＩａ−ＸＶＩＩＩａ線に沿った断面図である。
【図１８Ｂ】図１７の薄膜トランジスタ表示板のＸＶＩＩＩｂ−ＸＶＩＩＩｂ線に沿った断面図である。
【図１９Ａ】図１８Ａに続く工程を示す図面である。
【図１９Ｂ】図１８Ｂに続く工程を示す図面である。
【図２０Ａ】図１９Ａに続く工程を示す図面である。
【図２０Ｂ】図１９Ｂに続く工程を示す図面である。
【図２１】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図２２Ａ】図２１の薄膜トランジスタ表示板のＸＸＩＩａ−ＸＸＩＩａ線に沿った断面図である。
【図２２Ｂ】図２１の薄膜トランジスタ表示板のＸＸＩＩｂ−ＸＸＩＩｂ線に沿った断面図である。
【図２３Ａ】図２１の薄膜トランジスタ表示板のＸＸＩＩａ−ＸＸＩＩａ線に沿った断面図であって、薄膜トランジスタ表示板を製造する第１の工程を示す図である。
【図２３Ｂ】図２１の薄膜トランジスタ表示板のＸＸＩＩｂ−ＸＸＩＩｂ線に沿った断面図であって、薄膜トランジスタ表示板を製造する第１の工程を示す図である。
【図２４Ａ】図２３Ａに続く工程を示す図面である。
【図２４Ｂ】図２３Ｂに続く工程を示す図面である。
【図２５Ａ】図２４Ａに続く工程を示す図面である。
【図２５Ｂ】図２４Ｂに続く工程を示す図面である。
【図２６】図２１〜図２２Ｂに示す薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程を示す配置図で、工程順に示す図面である。
【図２７Ａ】図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩａ−ＸＸＶＩＩａ線に沿った断面図である。
【図２７Ｂ】図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩｂ−ＸＸＶＩＩｂ線に沿った断面図である。
【図２８Ａ】図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩａ−ＸＸＶＩＩａ線に沿った断面図で、図２７Ａ及び図２７Ｂに続く工程を示す図面である。
【図２８Ｂ】図２６に示す薄膜トランジスタ表示板のＸＸＶＩＩｂ−ＸＸＶＩＩｂ線に沿った断面図で、図２７Ａ及び図２７Ｂに続く工程を示す図面である。
【図２９Ａ】図２８Ａに続く工程を示す図面である。
【図２９Ｂ】図２８Ｂに続く工程を示す図面である。
【図３０Ａ】図２９Ａに続く工程を示す図面である。
【図３０Ｂ】図２９Ｂに続く工程を示す図面である。
【図３１】図２１〜図２２Ｂに示す薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程を示す配置図で、工程順に示す図面である。
【図３２Ａ】図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩａ−ＸＸＸＩＩａ線に沿った断面図である。
【図３２Ｂ】図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩｂ−ＸＸＸＩＩｂ線に沿った断面図である。
【図３３Ａ】図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩａ−ＸＸＸＩＩａ線に沿った断面図で、図３２Ａ及び図３２Ｂに続く工程を示す図面である。
【図３３Ｂ】図３１に示す薄膜トランジスタ表示板のＸＸＸＩＩｂ−ＸＸＸＩＩｂ線に沿った断面図で、図３２Ａ及び図３２Ｂに続く工程を示す図面である。
【図３４Ａ】図３３Ａに続く工程を示す図面である。
【図３４Ｂ】図３３Ｂに続く工程を示す図面である。
【図３５Ａ】図３４Ａに続く工程を示す図面である。
【図３５Ｂ】図３４Ｂに続く工程を示す図面である。
【図３６Ａ】図３５Ａに続く工程を示す図面である。
【図３６Ｂ】図３５Ｂに続く工程を示す図面である。
【図３７】図２１〜図２２Ｂに示す薄膜トランジスタ表示板の本発明の一実施形態による製造方法の中間工程を示す配置図で、工程順に示す図面である。
【図３８Ａ】図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩａ−ＸＸＸＶＩＩＩａ線に沿った断面図である。
【図３８Ｂ】図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ線に沿った断面図である。
【図３９Ａ】図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩａ−ＸＸＸＶＩＩＩａ線に沿った断面図で図３８Ａに続く工程を示す図面である。
【図３９Ｂ】図３７に示す薄膜トランジスタ表示板のＸＸＸＶＩＩＩｂ−ＸＸＸＶＩＩＩｂ線に沿った断面図で図３８Ｂに続く工程を示す図面である。
【図４０Ａ】図３９Ａに続く工程を示す図面である。
【図４０Ｂ】図３９Ｂに続く工程を示す図面である。
【図４１】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図４２Ａ】図４１の薄膜トランジスタ表示板のＸＬＩＩａ−ＸＬＩＩａ線に沿った断面図である。
【図４２Ｂ】図４１の薄膜トランジスタ表示板のＸＬＩＩａ−ＸＬＩＩａ線に沿った断面図である。
【図４３Ａ】図１５Ａに続く工程を示す図面である。
【図４３Ｂ】図１５Ｂに続く工程を示す図面である。
【図４４Ａ】図４３Ａに続く工程を示す図面である。
【図４４Ｂ】図４３Ｂに続く工程を示す図面である。
【図４５】本発明の他の実施形態による薄膜トランジスタ表示板の配置図である。
【図４６Ａ】図４５の薄膜トランジスタ表示板のＸＬＶＩａ−ＸＬＶＩａ線に沿った断面図である。
【図４６Ｂ】図４５の薄膜トランジスタ表示板のＸＬＶＩｂ−ＸＬＶＩｂ線に沿った断面図である。
【図４７Ａ】図３４Ａに続く工程を示す図面である。
【図４７Ｂ】図３４Ｂに続く工程を示す図面である。
【図４８Ａ】図４７Ａに続く工程を示す図面である。
【図４８Ｂ】図４７Ｂに続く工程を示す図面である。
【符号の説明】
【０１３７】
４０、４２、４４、４７、６０、６２、６４、７７、７８…感光膜、
５０、５０′…光マスク、
９５…透明導電体、
８０…第１絶縁層、
１１０…基板、
１２０、２０…導電体層、
１２１、１２９…ゲート線、
１２４…ゲート電極、
１４０…ゲート絶縁膜、
１４１…ゲート絶縁層、
１５０、１６０…非晶質シリコン層、
１５４、１５４ａ…半導体、
１６３、１６５、１６３ａ、１６５ａ…オーミック接触部材、
１７１、１７９…データ線、
１７３…ソース電極、
１７５…ドレイン電極、
１８０…保護膜、
１９０…透明導電体層、
１９１…画素電極、
３２０…第２絶縁層、
３２１…間隔材、
３２２…絶縁パターン。
【図１】
2007102225.tif 000003
【図２Ａ】
2007102225.tif 000004
【図２Ｂ】
2007102225.tif 000005
【図３Ａ】
2007102225.tif 000006
【図３Ｂ】
2007102225.tif 000007
【図４Ａ】
2007102225.tif 000008
【図４Ｂ】
2007102225.tif 000009
【図５Ａ】
2007102225.tif 000010
【図５Ｂ】
2007102225.tif 000011
【図６Ａ】
2007102225.tif 000012
【図６Ｂ】
2007102225.tif 000013
【図７】
2007102225.tif 000014
【図８Ａ】
2007102225.tif 000015
【図８Ｂ】
2007102225.tif 000016
【図９Ａ】
2007102225.tif 000017
【図９Ｂ】
2007102225.tif 000018
【図１０Ａ】
2007102225.tif 000019
【図１０Ｂ】
2007102225.tif 000020
【図１１Ａ】
2007102225.tif 000021
【図１１Ｂ】
2007102225.tif 000022
【図１２】
2007102225.tif 000023
【図１３Ａ】
2007102225.tif 000024
【図１３Ｂ】
2007102225.tif 000025
【図１４Ａ】
2007102225.tif 000026
【図１４Ｂ】
2007102225.tif 000027
【図１５Ａ】
2007102225.tif 000028
【図１５Ｂ】
2007102225.tif 000029
【図１６Ａ】
2007102225.tif 000030
【図１６Ｂ】
2007102225.tif 000031
【図１７】
2007102225.tif 000032
【図１８Ａ】
2007102225.tif 000033
【図１８Ｂ】
2007102225.tif 000034
【図１９Ａ】
2007102225.tif 000035
【図１９Ｂ】
2007102225.tif 000036
【図２０Ａ】
2007102225.tif 000037
【図２０Ｂ】
2007102225.tif 000038
【図２１】
2007102225.tif 000039
【図２２Ａ】
2007102225.tif 000040
【図２２Ｂ】
2007102225.tif 000041
【図２３Ａ】
2007102225.tif 000042
【図２３Ｂ】
2007102225.tif 000043
【図２４Ａ】
2007102225.tif 000044
【図２４Ｂ】
2007102225.tif 000045
【図２５Ａ】
2007102225.tif 000046
【図２５Ｂ】
2007102225.tif 000047
【図２６】
2007102225.tif 000048
【図２７Ａ】
2007102225.tif 000049
【図２７Ｂ】
2007102225.tif 000050
【図２８Ａ】
2007102225.tif 000051
【図２８Ｂ】
2007102225.tif 000052
【図２９Ａ】
2007102225.tif 000053
【図２９Ｂ】
2007102225.tif 000054
【図３０Ａ】
2007102225.tif 000055
【図３０Ｂ】
2007102225.tif 000056
【図３１】
2007102225.tif 000057
【図３２Ａ】
2007102225.tif 000058
【図３２Ｂ】
2007102225.tif 000059
【図３３Ａ】
2007102225.tif 000060
【図３３Ｂ】
2007102225.tif 000061
【図３４Ａ】
2007102225.tif 000062
【図３４Ｂ】
2007102225.tif 000063
【図３５Ａ】
2007102225.tif 000064
【図３５Ｂ】
2007102225.tif 000065
【図３６Ａ】
2007102225.tif 000066
【図３６Ｂ】
2007102225.tif 000067
【図３７】
2007102225.tif 000068
【図３８Ａ】
2007102225.tif 000069
【図３８Ｂ】
2007102225.tif 000070
【図３９Ａ】
2007102225.tif 000071
【図３９Ｂ】
2007102225.tif 000072
【図４０Ａ】
2007102225.tif 000073
【図４０Ｂ】
2007102225.tif 000074
【図４１】
2007102225.tif 000075
【図４２Ａ】
2007102225.tif 000076
【図４２Ｂ】
2007102225.tif 000077
【図４３Ａ】
2007102225.tif 000078
【図４３Ｂ】
2007102225.tif 000079
【図４４Ａ】
2007102225.tif 000080
【図４４Ｂ】
2007102225.tif 000081
【図４５】
2007102225.tif 000082
【図４６Ａ】
2007102225.tif 000083
【図４６Ｂ】
2007102225.tif 000084
【図４７Ａ】
2007102225.tif 000085
【図４７Ｂ】
2007102225.tif 000086
【図４８Ａ】
2007102225.tif 000087
【図４８Ｂ】
2007102225.tif 000088