(57)【要約】【課題】消費電力の低減と表示品質の向上を両立することが可能な電気泳動装置を提供することを目的とする。【解決手段】電気泳動素子と、上記電気泳動素子に駆動電力を供給する駆動回路(242)と、を含む電気泳動装置であって、上記駆動回路が、メインドライバ(10)と、制御信号によって出力可否を選択可能なサブドライバ(12,14)と、を含む。より好ましくは、上記駆動回路は、上記サブドライバの出力可否を指示する選択信号と、上記駆動電力の供給可否を指示するイネーブル信号との論理積を演算するアンド回路(16,18)を更に含み、上記アンド回路の出力信号が上記制御信号として上記サブドライバに入力される。【選択図】図３
2007171240.tif 000002
【特許請求の範囲】
【請求項１】
電気泳動素子と、前記電気泳動素子に駆動電力を供給する駆動回路と、を含む電気泳動装置であって、
前記駆動回路は、
メインドライバと、
制御信号によって出力可否を選択可能なサブドライバと、を含む電気泳動装置。
【請求項２】
前記駆動回路は、前記サブドライバの出力可否を指示する選択信号と、前記駆動電力の供給可否を指示するイネーブル信号との論理積を演算するアンド回路を更に含み、
前記アンド回路の出力信号が前記制御信号として前記サブドライバに入力される、請求項１に記載の電気泳動装置。
【請求項３】
前記駆動回路は、前記メインドライバの出力端の電位と所定の参照電位とが入力される電圧比較器を更に含み、
前記電圧比較器の出力信号が前記制御信号として前記サブドライバに入力される、請求項１に記載の電気泳動装置。
【請求項４】
前記駆動回路は、
前記メインドライバの出力端電位と所定の参照電位とが入力される電圧比較器と、
前記電圧比較器の出力信号と、前記駆動電力の供給可否を指示するイネーブル信号との論理積を演算するアンド回路と、
を更に含み、
前記アンド回路の出力信号が前記制御信号として前記サブドライバに入力される、請求項１に記載の電気泳動装置。
【請求項５】
電気泳動素子と、前記電気泳動素子に駆動電力を供給する駆動回路と、を含む電気泳動装置であって、
前記駆動回路は、
メインドライバと、
制御信号によって出力可否を選択可能な複数のサブドライバと、
前記メインドライバの出力端電位と所定の参照電位とが入力される差動増幅器と、
前記差動増幅器の出力信号をデジタル信号に変換するアナログ−デジタル変換器と、
を含み、
前記サブドライバの各々に対して前記アナログ−デジタル変換器の複数の出力端のいずれかが割り当てられ、当該割り当てられた出力端からの出力信号が前記制御信号として前記サブドライバに入力される、電気泳動装置。
【請求項６】
電気泳動素子と、前記電気泳動素子に駆動電力を供給する駆動回路と、を含む電気泳動装置であって、
前記駆動回路は、
メインドライバと、
制御信号によって出力可否を選択可能な複数のサブドライバと、
前記メインドライバの出力端電位と所定の参照電位とが入力される差動増幅器と、
複数の出力端を備え、前記差動増幅器の出力信号をデジタル信号に変換するアナログ−デジタル変換器と、
前記サブドライバの各々と一対一に割り当てられ、前記アナログ−デジタル変換器の前記出力端からの出力信号と、前記駆動電力の供給可否を指示するイネーブル信号との論理積を演算し、出力信号を前記制御信号として前記サブドライバに入力する複数のアンド回路と、
を含む、電気泳動装置。
【請求項７】
前記サブドライバの数が前記アナログ−デジタル変換器の出力端の数よりも少ない、請求項５に記載の電気泳動装置。
【請求項８】
請求項１乃至７のいずれかに記載の電気泳動装置を表示部として備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示等を行うための電気泳動装置と、当該電気泳動装置を備える電子機器に関する。
【背景技術】
【０００２】
液体中に分散させた微粒子の電気泳動現象を利用した電気泳動ディスプレイは、紙媒体と同様に薄くフレキシブルな表示デバイス（いわゆる電子ペーパ）を容易に実現可能であり、かつ反射光を用いて画像形成がなされるので紙媒体と同様の視認特性が得られる。この電気泳動ディスプレイは、特に文字情報等を読むことを主眼とした表示デバイスの実現に非常に適している。また、電気泳動ディスプレイは、微粒子に電圧を加え続けなくてもある程度の期間、表示内容を保持できるという特徴（メモリ性）を有する上に、同様な特徴を有するコレステリック液晶を用いた液晶ディスプレイと比較しても安価に製造できるメリットがある。
【０００３】
ところで、電気泳動ディスプレイには、製造上のばらつきや使用時の状態（環境温度や湿度等）などの影響を受けて、電気泳動層（微粒子を含有する層）の内部抵抗が広範囲（例えば１ＭΩ〜１５ＭΩ程度の範囲）で変化してしまい、その結果、表示状態に不具合を生じる場合があった。このため従来は、電気泳動層の内部抵抗の最大負荷となった場合等、予想される悪条件下においても電気泳動層に必要十分な駆動電力を与えられるように、駆動能力の高いドライバを備えるようにしていた。しかし、多くの場合には、実際に必要とされる駆動能力に対してドライバの駆動能力が過剰な状態となる。駆動能力の高いドライバは消費電力も高いため、電気泳動ディスプレイの低消費電力化の観点で望ましくない。
【０００４】
【特許文献１】特開２００４−３２５４８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、消費電力の低減と表示品質の向上を両立することが可能な電気泳動装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
第１の態様の本発明は、電気泳動素子と、上記電気泳動素子に駆動電力を供給する駆動回路と、を備える電気泳動装置であって、上記駆動回路が、メインドライバと、制御信号によって出力可否を選択可能なサブドライバと、を含むものである。
【０００７】
かかる構成によれば、メインドライバによる駆動能力が不足した場合に適宜サブドライバを動作させることにより、駆動回路全体としての出力能力を可変に制御できる。したがって、駆動能力の高いドライバを用いる場合に比べて消費電力を低減することができる。また、電気泳動素子の内部抵抗の変化に駆動回路の出力能力を追随させることができるので、電気泳動装置の表示品質を向上させることができる。
【０００８】
好ましくは、上記駆動回路は、上記サブドライバの出力可否を指示する選択信号と、上記駆動電力の供給可否を指示するイネーブル信号との論理積を演算するアンド回路を更に含む。そして、上記アンド回路の出力信号が上記制御信号として上記サブドライバに入力される。なお、選択信号そのものが制御信号としてサブドライバに入力されてもよい。
【０００９】
これによれば、選択信号とイネーブル信号の両方が同論理となったときにサブドライバが動作するので、サブドライバによる消費電力を低減することができる。
【００１０】
好ましくは、上記駆動回路は、上記メインドライバの出力端の電位と所定の参照電位とが入力される電圧比較器を更に含み、上記電圧比較器の出力信号が上記制御信号として上記サブドライバに入力される。
【００１１】
これによれば、メインドライバの出力端電位の低下に対応して自律的にサブドライバの出力可否を切り替えることができる。
【００１２】
好ましくは、上記駆動回路は、上記メインドライバの出力端電位と所定の参照電位とが入力される電圧比較器と、上記電圧比較器の出力信号と、上記駆動電力の供給可否を指示するイネーブル信号との論理積を演算するアンド回路と、を更に含み、上記アンド回路の出力信号が上記制御信号として上記サブドライバに入力される。
【００１３】
かかる構成によっても、メインドライバの出力端電位の低下に対応して自律的にサブドライバの出力可否を切り替えることができる。また、かかる構成によれば、電圧比較器の出力信号とイネーブル信号の両方が同論理となったときにサブドライバが動作するので、サブドライバによる消費電力を低減することができる。
【００１４】
第２の態様の本発明は、電気泳動素子と、上記電気泳動素子に駆動電力を供給する駆動回路と、を含む電気泳動装置であって、上記駆動回路が、メインドライバと、制御信号によって出力可否を選択可能な複数のサブドライバと、上記メインドライバの出力端電位と所定の参照電位とが入力される差動増幅器と、上記差動増幅器の出力信号をデジタル信号に変換するアナログ−デジタル変換器と、を含む。そして、上記サブドライバの各々に対して上記アナログ−デジタル変換器の複数の出力端のいずれかが割り当てられ、当該割り当てられた出力端からの出力信号が上記制御信号として上記サブドライバに入力される。
【００１５】
上記の構成によっても、メインドライバによる駆動能力が不足した場合に適宜サブドライバを動作させることにより、駆動回路全体としての出力能力を可変に制御できる。したがって、駆動能力の高いドライバを用いる場合に比べて消費電力を低減することができる。また、電気泳動素子の内部抵抗の変化に駆動回路の出力能力を追随させることができるので、電気泳動装置の表示品質を向上させることができる。
【００１６】
第３の態様の本発明は、電気泳動素子と、上記電気泳動素子に駆動電力を供給する駆動回路と、を含む電気泳動装置であって、上記駆動回路が、メインドライバと、制御信号によって出力可否を選択可能な複数のサブドライバと、上記メインドライバの出力端電位と所定の参照電位とが入力される差動増幅器と、複数の出力端を備え、上記差動増幅器の出力信号をデジタル信号に変換するアナログ−デジタル変換器と、上記サブドライバの各々と一対一に割り当てられ、上記アナログ−デジタル変換器の上記出力端からの出力信号と、上記駆動電力の供給可否を指示するイネーブル信号との論理積を演算し、出力信号を上記制御信号として上記サブドライバに入力する複数のアンド回路と、を含む。
【００１７】
上記の構成によっても、メインドライバによる駆動能力が不足した場合に適宜サブドライバを動作させることにより、駆動回路全体としての出力能力を可変に制御できる。したがって、駆動能力の高いドライバを用いる場合に比べて消費電力を低減することができる。また、電気泳動素子の内部抵抗の変化に駆動回路の出力能力を追随させることができるので、電気泳動装置の表示品質を向上させることができる。また、かかる構成によれば、メインドライバの出力端電位の低下に対応して自律的にサブドライバの出力可否を切り替えることができる。また、かかる構成によれば、アナログ−デジタル変換器の出力端からの出力信号とイネーブル信号の両方が同論理となったときにサブドライバが動作するので、サブドライバによる消費電力を低減することができる。
【００１８】
第２又は第３の態様の電気泳動装置においては、上記サブドライバの数が上記アナログ−デジタル変換器の出力端の数よりも少ないことが好ましい。
【００１９】
これにより、アナログ−デジタル変換器から出力されるデジタル信号の値がある程度大きくなったときに１個のサブドライバを作動させ、アナログ−デジタル変換器から出力されるデジタル信号の値が更に大きくなったときに更にもう１個のサブドライバを作動させる、というような動作を実現できる。
【００２０】
また、上述した電気泳動装置を表示部として用いて電子機器を構成することも好ましい。ここで、「電子機器」は、上記電気光学装置を表示部として備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
（第１の実施形態）
図１は、電気泳動装置の回路構成を説明するブロック図である。図１に示す電気泳動装置は、互いに直交して配置されるｍ本の走査線２４４及びｎ本のデータ線２４６と、走査線２４４及びデータ線２４６の各交点に接続された画素部２４８と、各走査線２４４に走査信号を供給する走査線駆動回路２４０と、各データ線１４６にデータ信号を供給するデータ線駆動回路２４２と、共通電極用配線２５０及び保持容量線２５２と、これらの共通電極用配線２５０及び保持容量線２５２を駆動する対向電極変調回路２５４と、走査線駆動回路２４０、データ線駆動回路２４２及び対向電極変調回路２５４に各種制御信号やクロック信号などを供給するコントローラ２５６と、を含んで構成されている。走査線２４４、データ線２４６、画素部２４８、共通電極用配線２５０及び保持容量線２５２を含んでパネル部２００が構成されている。
【００２３】
各画素部２４８は、対向配置される二つの電極間に電気泳動層を介在させてなる電気泳動素子と、この電気泳動素子への電圧印加状態を制御する薄膜トランジスタ等のスイッチング素子と、を含んで構成される。薄膜トランジスタは、走査線２４４にゲートが接続され、データ線２４６にソースが接続され、一方の電極にドレインが接続される。
【００２４】
走査線駆動回路２４０は、走査信号Ｙ１、Ｙ２、Ｙ３、・・・Ｙｎを１行目、２行目、３行目、・・・ｎ行目の走査線２４４にそれぞれ供給する。例えば、走査信号Ｙ１が所定の高電位となったときに、１行目の走査線２４４に接続された薄膜トランジスタがオン状態（選択状態）となる。
【００２５】
データ線駆動回路２４２は、選択状態となった走査線２４４に接続された画素部２４８に対して、その表示内容（階調）に応じたデータ信号Ｘ１、Ｘ２、Ｘ３、・・・Ｘｍを１列目、２列目、３列目、・・・ｍ列目のデータ線２４６にそれぞれ供給する。なお、このデータ線駆動回路２４２が「駆動回路」に相当し、データ信号が「駆動電力」に相当する。
【００２６】
対向電極変調回路２５４は、画素部２４８の他方の電極及び保持容量の電極にそれぞれバイアス信号Ｖcom及び電源電圧Ｖsを供給する。例えば、正又は負の高レベルのバイアス信号Ｖcom（リセット信号）によって画像のリセットが設定される。リセット信号は、データ駆動回路２４２が画像データを出力する前の所定期間に出力される。リセットは、分散媒中を泳動している電気泳動粒子を画素電極又は共通電極に引き寄せ、空間的な状態を初期化するために用いられる。
【００２７】
コントローラ２５６は、走査線駆動回路１４０及びデータ線駆動回路１４２のそれぞれに対して各種の制御信号やクロック信号などを供給する。上述した表示制御部４００からの制御信号はこのコントローラ２５６に入力される。
【００２８】
図２は、第１の実施形態におけるデータ線駆動回路に対する信号の入出力状態について説明するためのブロック図である。データ線駆動回路２４２には、ｍ個の入力端子ＩＮ１、ＩＮ２、・・・ＩＮｍのそれぞれに対して、コントローラ２５６から各画素部２４８に対応した画像信号が入力される。そして、データ線駆動回路２４２は、各入力端子を介して入力された画像信号を増幅することにより上述したデータ信号Ｘ１、Ｘ２、Ｘ３、・・・Ｘｎを生成し、ｍ個の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍのそれぞれから出力する。データ線駆動回路２４２から出力されたデータ信号は、上述したように各データ線２４６を介して各画素部２４８に供給される。すなわち、画像書き込み動作が行われる。また、データ線駆動回路２４２には、画像書き込み動作の可否（すなわち、駆動電力の供給可否）を指示するイネーブル信号が入力端子ＥＮを介してコントローラ２５６から入力されている。例えばイネーブル信号がハイレベルの場合に、データ線駆動回路２４２による画像書き込み動作が許容される。また、データ線駆動回路２４２には、２ｍ個（すなわち入力端子の２倍）の入力端子ＳＬ１、ＳＬ２、・・・ＳＬ２ｍが備わっている。本実施形態のデータ線駆動回路２４２は、これらの入力端子ＳＬ１、ＳＬ２、・・・ＳＬ２ｍを用いて選択信号（セレクト信号）を入力することにより、適宜、データ信号の大きさを変化させることができる。
【００２９】
図３は、第１の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。なお、図３では入力端子ＩＮ１と出力端子ＯＵＴ１との間に設けられる電気回路の例を示すが、他の入力端子と出力端子の間にも同様の電気回路が設けられるものとする。図３に示すように、データ線駆動回路２４２は、メインドライバ１０と、２つのサブドライバ１２、１４と、２つのアンド回路１６、１８と、を含んで構成される。
【００３０】
メインドライバ１０は、入力端子ＩＮ１を介して入力される画像信号を増幅し、データ信号を生成する。生成されたデータ信号は出力端子ＯＵＴ１を介してパネル部２００へ出力される。ここで、メインドライバ１０の出力端電位は、出力端子ＯＵＴ１に接続される画素部２４８の電気泳動素子の内部抵抗の変化に影響を受けて変動する。よって、本実施形態では、サブドライバ１２、１４を適宜、動作させることにより、この変動分を補うようにしている。
【００３１】
各サブドライバ１２、１４は、入力端子ＩＮ１を介して入力される画像信号を増幅し、補助的データ信号を生成する。各サブドライバ１２、１４は、制御信号の状態に応じて出力可否（動作可否）を切り替え可能に構成されている。各サブドライバ１２、１４は、例えば制御信号がハイレベルのときに動作する。これらのサブドライバ１２、１４は、メインドライバ１の駆動能力が不足する際に補助的に用いられるものであり、メインドライバ１０に比較して駆動能力が低い（出力可能な駆動電力が低い）。
【００３２】
アンド回路１６は、入力端子ＳＬ１を介して入力される選択信号と入力端子ＥＮを介して入力されるイネーブル信号との論理積を演算する。同様に、アンド回路１８は、入力端子ＳＬ２を介して入力される選択信号と入力端子ＥＮを介して入力されるイネーブル信号との論理積を演算する。「選択信号」とはサブドライバの出力可否を指示する信号であり、「イネーブル信号」とはデータ信号（すなわち駆動電力）の供給可否を指示する信号であり、これらはコントローラ２５６から入力される。
【００３３】
本実施形態では、アンド回路１６の出力信号が出力可否を切り替えるための制御信号としてサブドライバ１２に入力される。これにより、入力端子ＳＬ１の選択信号がハイレベルかつイネーブル信号もハイレベルのときにサブドライバ１２の動作が許容され、サブドライバ１２から補助的なデータ信号が出力される。同様に、アンド回路１８の出力信号が出力可否を切り替えるための制御信号としてサブドライバ１４に入力される。これにより、入力端子ＳＬ２の選択信号がハイレベルかつイネーブル信号もハイレベルのときにサブドライバ１４の動作が許容され、サブドライバ１４から補助的なデータ信号が出力される。
【００３４】
なお、図３に示す電気回路においてアンド回路１６、１８を省略し、各入力端子ＳＬ１、ＳＬ２から入力される選択信号を直接的に各サブドライバ１２、１４に入力してもよい。すなわち、選択信号を各サブドライバ１２、１４の動作可否を指示する制御信号として用いてもよい。また、サブドライバの数は２個に限定されるものではない。サブドライバは最低限１個備わっていればよく、また３個以上備わっていてもよい。
【００３５】
（第２の実施形態）
上述した第１の実施形態では、入力端子ＳＬ１等を介して選択信号を与えることによってサブドライバの動作可否を切り替えていたが、選択信号を用いることなく、データ線駆動回路の内部においてサブドライバの動作可否を適宜、自動的に切り替えるようにすることも可能である。以下、その場合の実施形態について説明する。なお、電気泳動装置の全体構成は上述した図１に示した通りであり、ここでは説明を省略する。
【００３６】
図４は、第２の実施形態におけるデータ線駆動回路に対する信号の入出力状態について説明するためのブロック図である。このデータ線駆動回路２４２ａは、上述した第１の実施形態のデータ線駆動回路２４２と比較して、入力端子ＳＬ１、ＳＬ２、・・・ＳＬ２ｍが省略された点と、サブドライバの動作可否を判定する判定部が追加された点が異なっており、それ以外は同様の構成を有する。
【００３７】
図５は、第２の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。なお、図５では入力端子ＩＮ１と出力端子ＯＵＴ１との間に設けられる電気回路の例を示すが、他の入力端子と出力端子の間にも同様の電気回路が設けられるものとする。図５に示すデータ線駆動回路２４２ａは、メインドライバ１０と、２つのサブドライバ１２、１４と、２つの電圧比較器２０、２２と、２つのアンド回路２４、２６と、を含んで構成される。メインドライバ１０、サブドライバ１２、１４の詳細については上記と同様であるため、説明を省略する。
【００３８】
電圧比較器２０は、メインドライバ１０の出力端電位と所定の参照電位Ｖｒｅｆ１とが入力される。電圧比較器２０の出力信号は、メインドライバ１０の出力端電位が参照電位Ｖｒｅｆ１より低いときにハイレベル、出力端電位が参照電位より高いときにローレベルとなる。同様に、電圧比較器２２は、メインドライバ１０の出力端電位と所定の参照電位Ｖｒｅｆ２とが入力される。電圧比較器２２の出力信号は、メインドライバ１０の出力端電位が参照電位Ｖｒｅｆ２より低いときにハイレベル、出力端電位が参照電位より高いときにローレベルとなる。
【００３９】
アンド回路２４は、電圧比較器２０の出力信号と入力端子ＥＮを介して入力されるイネーブル信号との論理積を演算する。同様に、アンド回路２６は、電圧比較器２２の出力信号と入力端子ＥＮを介して入力されるイネーブル信号との論理積を演算する。
【００４０】
本実施形態では、アンド回路２４の出力信号は、動作可否を指示する制御信号としてサブドライバ１２に入力される。これにより、電圧比較器２０の出力信号がハイレベルかつイネーブル信号もハイレベルのときにサブドライバ１２の動作が許容され、サブドライバ１２から補助的データ信号が出力される。同様に、アンド回路２６の出力信号は、動作可否を指示する制御信号としてサブドライバ１４に入力される。これにより、電圧比較器２２の出力信号がハイレベルかつイネーブル信号もハイレベルのときにサブドライバ１４の動作が許容され、サブドライバ１４から補助的データ信号が出力される。したがって、外部から特段の選択信号を与えなくても、メインドライバ１０の出力端電位の低下に対応して、サブドライバ１２、１４の動作可否が判定され、制御されることになる。すなわち、電圧比較器２０、２２は、サブドライバ１２、１４の動作可否を判定する「判定部」として機能する。
【００４１】
更に本実施形態では、各電圧比較器２０、２２に入力される参照電位Ｖｒｅｆ１、Ｖｒｅｆ２の大きさが異なるように設定している。例えば、Ｖｒｅｆ１の方がＶｒｅｆ２よりも大きく設定される。それにより、各サブドライバ１２、１４のそれぞれが補助的データ信号を出力するタイミングをずらすことができる。具体的には、メインドライバ１０の出力端電位がＶｒｅｆ１より低くなったときにはサブドライバ１２が動作する。メインドライバ１０の出力端電位が更に低下してＶｒｅｆ２より低くなったときには、既に動作しているサブドライバ１２に加えて、サブドライバ１４も動作する。
【００４２】
なお、図５に示す電気回路においてアンド回路２４、２６を省略し、各電圧比較器２０２２からの出力信号を直接的に各サブドライバ１２、１４に入力してもよい。すなわち、各電圧比較器の出力信号を各サブドライバ１２、１４の動作可否を指示する制御信号として用いてもよい。また、サブドライバの数は２個に限定されるものではない。サブドライバは最低限１個備わっていればよく、また３個以上備わっていてもよい。
【００４３】
（第３の実施形態）
上述したデータ線駆動回路２４２ａ（図４参照）は、以下のような構成の電気回路によっても実現できる。
【００４４】
図６は、第３の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。なお、図６では入力端子ＩＮ１と出力端子ＯＵＴ１との間に設けられる電気回路の例を示すが、他の入力端子と出力端子の間にも同様の電気回路が設けられるものとする。図６に示すデータ線駆動回路２４２ａは、メインドライバ１０と、２つのサブドライバ１２、１４と、差動増幅器２８と、アナログーデジタル変換器３０と、２つのアンド回路３２、３４と、を含んで構成される。メインドライバ１０、サブドライバ１２、１４の詳細については上記と同様であるため、説明を省略する。
【００４５】
差動増幅器２８は、メインドライバの出力端電位と所定の参照電位Ｖｒｅｆとが入力され、これらの差を増幅して出力する。差動増幅器２８の出力信号の電位は、メインドライバ１０の出力端電位と参照電位Ｖｒｅｆとの差が大きくなるほど高くなる。なお、差動増幅器２８がサブドライバ１２、１４の動作可否を判定する「判定部」として機能する。
【００４６】
アナログ−デジタル変換器３０は、差動増幅器２８の出力信号をデジタル信号に変換する。例えば、本実施形態のアナログ−デジタル変換器３０は、入力されるアナログ信号を８ビットのデジタル信号に変換する。デジタル信号は各ビットに対応して設けられた８つの出力端を用いて出力される。
【００４７】
アンド回路３２は、アナログ−デジタル変換器３０の一の出力端からの出力信号と入力端子ＥＮからのイネーブル信号との論理積を演算する。アンド回路３２の出力信号は制御信号としてサブドライバ１２に入力される。同様に、アンド回路３４は、アナログ−デジタル変換器３０の一の出力端からの出力信号と入力端子ＥＮからのイネーブル信号との論理積を演算する。アンド回路３４の出力信号は制御信号としてサブドライバ１４に入力される。図示のように、各アンド回路３２、３４は各サブドライバ１２、１４と一対一に割り当てられている。また、アナログ−デジタル変換器３０の各出力端は各アンド回路３２、３４に対して重複なく割り当てられている。
【００４８】
ここで、各ビット信号の電位はハイ又はローの論理レベルをとるため、本実施形態ではこれを各サブドライバ１２、１４の動作可否を示す選択信号として用いている。また、本実施形態では、サブドライバの数（本例では２個）がアナログ−デジタル変換器の出力端の数（本例では８個）よりも少ない。そして、アンド回路３２にはアナログ−デジタル変換器３０の複数の出力端のうち、例えば１ビット目に対応した出力端が割り当てられる。また、アンド回路３４には、アナログ−デジタル変換器３０の複数の出力端のうち、例えば８ビット目に対応した出力端が割り当てられる。それにより、各サブドライバ１２、１４のそれぞれが補助的データ信号を出力するタイミングをずらすことができる。具体的には、アナログ−デジタル変換器３０から出力されるデジタル信号の値がある程度大きくなり１ビット目が“１”となったときにはサブドライバ１２が動作する。また、アナログ−デジタル変換器から出力されるデジタル信号の値が更に大きくなり８ビット目が“１”となったときにはサブドライバ１４が動作する。
【００４９】
なお、アナログ−デジタル変換器３０の各出力端のいずれが各アンド回路３２、３４に割り当てられるかは自由に設定できる。また、アナログ−デジタル変換器３０の各出力端の数と同数のアンド回路及びサブドライバを設けてもよい。また、サブドライバの各々に対してアナログ−デジタル変換器の複数の出力端のいずれかを重複なく割り当てておき、当該割り当てられた出力端からの出力信号を直接的に各サブドライバの制御信号として用いてもよい。
【００５０】
（第４の実施形態）
次に、上述した各実施形態にかかる電気泳動装置を表示部として備える電子機器について説明する。
【００５１】
図７は、電気泳動装置を適用した電子機器の具体例を説明する斜視図である。図７（Ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本実施形態に係る電気泳動装置によって構成された表示部１００４と、を備えている。図７（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本実施形態に係る電気泳動装置によって構成された表示部１１０１を備えている。図７（Ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本実施形態に係る電気泳動装置によって構成された表示部１２０２と、を備えている。なお、電気泳動装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。例えば、上記のような装置の他、電気泳動フィルムが貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも該当する。
【００５２】
以上の各実施形態によれば、メインドライバによる駆動能力が不足した場合に適宜サブドライバを動作させることにより、駆動回路全体としての出力能力を可変に制御できる。したがって、駆動能力の高いドライバを用いる場合に比べて消費電力を低減することができる。また、電気泳動素子の内部抵抗の変化に駆動回路の出力能力を追随させることができるので、電気泳動装置の表示品質を向上させることができる。
【００５３】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施形態において説明した電気回路の構成は一例であり、同等の機能を実現し得る他の構成例を排除するものではない。また、図５に示した電気回路において、各電圧比較器の後段にレジスタ等の記憶手段を更に設けてもよい。同様に、図６に示した電気回路において、アナログ−デジタル変換器の後段にレジスタ等の記憶手段を更に設けてもよい。これらによれば、サブドライバの動作可否を逐次行わずに、必要に応じて適宜（例えば、一定時間毎）行うようにすることができる。
【図面の簡単な説明】
【００５４】
【図１】電気泳動装置の回路構成を説明するブロック図である。
【図２】第１の実施形態におけるデータ線駆動回路に対する信号の入出力状態について説明するためのブロック図である。
【図３】第１の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。
【図４】第２の実施形態におけるデータ線駆動回路に対する信号の入出力状態について説明するためのブロック図である。
【図５】第２の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。
【図６】第３の実施形態のデータ線駆動回路の詳細構成を示す電気回路図である。
【図７】電子機器の具体例を説明する斜視図である。
【符号の説明】
【００５５】
１０…メインドライバ、１２、１４…サブドライバ、１６、１８…アンド回路、２００…パネル部、２４２…データ線駆動回路、２４８…画素部
【図１】
2007171240.tif 000003
【図２】
2007171240.tif 000004
【図３】
2007171240.tif 000005
【図４】
2007171240.tif 000006
【図５】
2007171240.tif 000007
【図６】
2007171240.tif 000008
【図７】
2007171240.tif 000009