(57)【要約】 【課題】ゲート信号の遅延時間をパネル別に自動に感知して補正することができる液晶表示装置及びその駆動方法を提供する。【解決手段】互いに交差するｍ（ｍは自然数）個のデータラインとｎ（ｎは自然数）個のゲートラインとを含む液晶表示パネルと、前記液晶表示パネルのゲートラインにゲート信号を供給し前記液晶表示パネルに内蔵されるゲート駆動部と、前記ゲート信号を生成するに必要なパワークロック信号を生成する信号変換部と、前記パワークロック信号の遅延値に対応する遅延制御信号を生成する遅延制御部と、前記遅延制御信号に応答して前記液晶表示パネルのデータラインに画素電圧信号を供給する画素電圧信号発生部とを具備する。【選択図】      図３
2007171964.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差するｍ（ｍは自然数）個のデータラインとｎ（ｎは自然数）個のゲートラインとを含む液晶表示パネルと、
前記液晶表示パネルのゲートラインにゲート信号を供給し前記液晶表示パネルに内蔵されるゲート駆動部と、
前記ゲート信号を生成するに必要なパワークロック信号を生成する信号変換部と、
前記パワークロック信号の遅延値に対応する遅延制御信号を生成する遅延制御部と、
前記遅延制御信号に応答して前記液晶表示パネルのデータラインに画素電圧信号を供給する画素電圧信号発生部とを具備することを特徴とする液晶表示装置。
【請求項２】
前記遅延制御部は、前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号と前記パワークロック信号とを比較することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記遅延制御部は、前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号がフィードバックされ入力されることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記遅延制御部は、前記信号変換部から前記ゲート駆動部に前記パワークロック信号が出力される時点から前記ゲート信号がフィードバックされ前記遅延制御部に入力される時点までをカウントするカウンタであることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記カウンタは、前記パワークロック信号が出力される時点から前記ゲート信号が前記遅延制御部に入力される時点までクロック発生部で生成されたクロック信号をカウントすることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記液晶表示パネルに内蔵され前記データラインを駆動するデータ駆動部をさらに具備することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記データ駆動部は、前記ｍ個のデータラインが各ブロック当たりｋ（ｋは自然数、ｍ＞ｋ）個ずつ分けられたデータラインに供給されるｋ個の画素電圧信号を供給するｋ個のバスラインと、
前記各ブロックに該当するサンプリング制御信号を生成して供給する複数のシフトレジスタと、
前記該当するサンプリング制御信号に応答して前記ｋ個のバスラインを該当ブロックの前記ｋ個のデータラインと接続させるｋ個のサンプリングスイッチとを含むことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記データ駆動部は、前記複数のデータラインに供給される画素電圧信号を供給する複数のバスラインと、
前記各データラインに該当するサンプリング制御信号を生成して順次に供給する複数のシフトレジスタと、
前記サンプリング制御信号それぞれに応答して前記バスラインを該当データラインと接続させる複数のサンプリングスイッチとを含むことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
前記ゲート駆動部及びデータ駆動部の内の少なくともいずれか一つはポリシリコン型薄膜トランジスタを用いて形成されることを特徴とする請求項６に記載の液晶表示装置。
【請求項１０】
互いに交差するｍ（ｍは自然数）個のデータラインとｎ（ｎは自然数）個のゲートラインとを含む液晶表示パネルを有する液晶表示装置の駆動方法であって、
信号変換部にてパワークロック信号を生成する段階と、
前記信号変換部からのパワークロック信号を用いて生成されたゲート信号を液晶表示パネルのゲート駆動部からゲートラインに供給する段階と、
前記パワークロック信号とゲート信号とを遅延制御部で比較して前記パワークロック信号の遅延値に対応する遅延制御信号を生成する段階と、
前記遅延制御信号に応答して前記液晶表示パネルのデータラインに画素電圧信号を供給する段階とを有することを特徴とする液晶表示装置の駆動方法。
【請求項１１】
前記遅延制御部には前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号がフィードバックされて入力されることを特徴とする請求項１０に記載の液晶表示装置の駆動方法。
【請求項１２】
前記遅延制御信号を生成する段階は、前記信号変換部から前記ゲート駆動部に前記パワークロック信号が出力される時点から前記ゲート信号がフィードバックされて前記遅延制御部に入力される時点までをカウントする段階を含むことを特徴とする請求項１１に記載の液晶表示装置の駆動方法。
【請求項１３】
前記カウントする段階は、前記パワークロック信号が出力される時点から前記ゲート信号が前記遅延制御部に入力される時点までクロック発生部で生成されたクロック信号をカウントする段階を含むことを特徴とする請求項１２に記載の液晶表示装置の駆動方法。
【請求項１４】
前記液晶表示パネルのデータラインに画素電圧信号を供給する段階は、前記液晶表示パネルのｍ個のデータラインが各ブロック当たりｋ（ｋは自然数、ｍ＞ｋ）個ずつ分けられたデータブロックに供給されるｋ個の画素電圧信号をｋ個のバスラインに入力する段階と、
前記各データブロックに該当するサンプリング制御信号を発生する段階と、
前記サンプリング制御信号に応答して前記ｋ個のデータ信号をサンプリングする段階とを含むことを特徴とする請求項１０に記載の液晶表示装置の駆動方法。
【請求項１５】
前記液晶表示パネルのデータラインに画素電圧信号を供給する段階は、前記液晶表示パネルのｍ個のデータラインに供給されるデータ信号をバスラインに順次に入力する段階と、
前記各データラインに該当するサンプリング制御信号を発生する段階と、
前記サンプリング制御信号に応答して前記ｍ個の画素電圧信号を順次にサンプリングする段階とを含むことを特徴とする請求項１０に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関し、特に、ゲート信号の遅延時間を液晶表示パネル別に自動に感知して補正することができる液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
通常の液晶表示装置はビデオ信号により液晶セルの光透過率を調節することで液晶セルがマトリックス形態に配置された画像表示部にビデオ信号に該当する画像を表示するようになる。液晶表示装置はアクティブマトリックス駆動のためにスイッチ素子である薄膜トランジスタを用いる。薄膜トランジスタはアモルファスシリコン薄膜または低温ポリシリコン（以下、ＬＴＰＳ）薄膜を用いる。ここで、ＬＴＰＳ薄膜はアモルファスシリコン薄膜をレーザーアニーリングなどの方法で結晶化した薄膜で電子移動度が早くて回路の高集積化が可能であり画像表示部の駆動回路を基板上に内蔵することができるという長所がある。
【０００３】
ＬＴＰＳ薄膜を用いて駆動回路が内蔵された液晶表示装置はブロック順次駆動方式または点順次駆動方式でデータを画像表示部に供給する。このようなブロック順次駆動方式及び点順次駆動方式は画素電圧信号を供給する集積回路形態の画素電圧信号発生部の出力端子数を減少させることができる。これにより、画素電圧発生部の大きさを減少させることができて実装度の自由度が高くなる。
【０００４】
また、液晶表示装置は液晶表示パネル内に内蔵されたゲート駆動部を用いてゲート信号を生成する。ゲート信号を生成する互いに反転した位相を有する第１及び第２パワークロック信号（Ａ）は図１に示すようにチップ形態のクロック信号発生部で生成され液晶表示パネル内に内蔵されたゲート駆動部に供給される。この際、第１及び第２パワークロック信号はゲート駆動部を経て液晶表示パネルの負荷に影響を受けるようになりこれらによって形成されるゲート信号（Ｂ）は所定時間「ｄ」だけ遅延された状態でゲートラインに供給される。遅延されたゲート信号が供給された後データラインに画素電圧信号（Ｃ）が供給され画素電圧信号の充電時間が減少され図２に示すような一部領域が相対的に明るく見えるゴースト不良（点線で囲った部分）が発生するという問題がある。
【０００５】
このような問題点を解決するためにゲート信号の遅延時間「ｄ」だけ遅延させた画素電圧信号（Ｄ）をデータラインに供給する。そのために画素電圧信号を発生する画素電圧信号発生部の初期設定の際、遅延時間を予測して固定された値を予め入力する。即ち、ゲート信号が１００ｎｓｅｃだけ遅延すると画素電圧信号も１００ｎｓｅｃだけ遅延するように遅延時間を固定値で入力する。しかし、液晶表示パネル別に偏差が発生する場合、液晶表示パネル別に遅延時間が異なって検査段階ですべてのパネルに遅延値を設定しなければならないので、検査工程の作業量が増加され生産性が低下されるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来の液晶表示装置及びその駆動方法における問題点に鑑みてなされたものであって、本発明の目的は、ゲート信号の遅延時間を液晶表示パネル別に自動に感知して補正することができる液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による液晶表示装置は、互いに交差するｍ（ｍは自然数）個のデータラインとｎ（ｎは自然数）個のゲートラインとを含む液晶表示パネルと、前記液晶表示パネルのゲートラインにゲート信号を供給し前記液晶表示パネルに内蔵されるゲート駆動部と、前記ゲート信号を生成するに必要なパワークロック信号を生成する信号変換部と、前記パワークロック信号の遅延値に対応する遅延制御信号を生成する遅延制御部と、前記遅延制御信号に応答して前記液晶表示パネルのデータラインに画素電圧信号を供給する画素電圧信号発生部とを具備することを特徴とする。
【０００８】
ここで、前記遅延制御部は、前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号と前記パワークロック信号とを比較することを特徴とする。
ここで、前記遅延制御部は、前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号がフィードバックされ入力されることを特徴とする。
そして、前記遅延制御部は、前記信号変換部から前記ゲート駆動部に前記パワークロック信号が出力される時点から前記ゲート信号がフィードバックされ前記遅延制御部に入力される時点までをカウントするカウンタであることを特徴とする。
具体的には、前記カウンタは、前記パワークロック信号が出力される時点から前記ゲート信号が前記遅延制御部に入力される時点までクロック発生部で生成されたクロック信号をカウントすることを特徴とする。
また、前記液晶表示パネルに内蔵され前記データラインを駆動するデータ駆動部をさらに具備することを特徴とする。
前記データ駆動部は、前記ｍ個のデータラインが各ブロック当たりｋ（ｋは自然数、ｍ＞ｋ）個ずつ分けられたデータラインに供給されるｋ個の画素電圧信号を供給するｋ個のバスラインと、前記各ブロックに該当するサンプリング制御信号を生成して供給する複数のシフトレジスタと、前記該当するサンプリング制御信号に応答して前記ｋ個のバスラインを該当ブロックの前記ｋ個のデータラインと接続させるｋ個のサンプリングスイッチとを含むことを特徴とする。
または、前記データ駆動部は、前記複数のデータラインに供給される画素電圧信号を供給する複数のバスラインと、前記各データラインに該当するサンプリング制御信号を生成して順次に供給する複数のシフトレジスタと、前記サンプリング制御信号それぞれに応答して前記バスラインを該当データラインと接続させる複数のサンプリングスイッチとを含むことを特徴とする。
前記ゲート駆動部及びデータ駆動部の内の少なくともいずれか一つはポリシリコン型薄膜トランジスタを用いて形成されることを特徴とする。
【０００９】
上記目的を達成するためになされた本発明による液晶表示装置の駆動方法は、互いに交差するｍ（ｍは自然数）個のデータラインとｎ（ｎは自然数）個のゲートラインとを含む液晶表示パネルを有する液晶表示装置の駆動方法であって、信号変換部にてパワークロック信号を生成する段階と、前記信号変換部からのパワークロック信号を用いて生成されたゲート信号を液晶表示パネルのゲート駆動部からゲートラインに供給する段階と、前記パワークロック信号とゲート信号とを遅延制御部で比較して前記パワークロック信号の遅延値に対応する遅延制御信号を生成する段階と、前記遅延制御信号に応答して前記液晶表示パネルのデータラインに画素電圧信号を供給する段階とを有することを特徴とする。
【００１０】
ここで、前記遅延制御部には前記ｎ個のゲートラインの内の少なくともいずれか一つのゲートラインに供給される前記ゲート信号がフィードバックされて入力されることを特徴とする。
前記遅延制御信号を生成する段階は、前記信号変換部から前記ゲート駆動部に前記パワークロック信号が出力される時点から前記ゲート信号がフィードバックされて前記遅延制御部に入力される時点までをカウントする段階を含むことを特徴とする。
そして、前記カウントする段階は、前記パワークロック信号が出力される時点から前記ゲート信号が前記遅延制御部に入力される時点までクロック発生部で生成されたクロック信号をカウントする段階を含むことを特徴とする。
前記液晶表示パネルのデータラインに画素電圧信号を供給する段階は、前記液晶表示パネルのｍ個のデータラインが各ブロック当たりｋ（ｋは自然数、ｍ＞ｋ）個ずつ分けられたデータブロックに供給されるｋ個の画素電圧信号をｋ個のバスラインに入力する段階と、前記各データブロックに該当するサンプリング制御信号を発生する段階と、前記サンプリング制御信号に応答して前記ｋ個のデータ信号をサンプリングする段階とを含むことを特徴とする。
または、前記液晶表示パネルのデータラインに画素電圧信号を供給する段階は、前記液晶表示パネルのｍ個のデータラインに供給されるデータ信号をバスラインに順次に入力する段階と、前記各データラインに該当するサンプリング制御信号を発生する段階と、前記サンプリング制御信号に応答して前記ｍ個の画素電圧信号を順次にサンプリングする段階とを含むことを特徴とする。
【発明の効果】
【００１１】
本発明に係る液晶表示装置及びその駆動方法によれば、各液晶表示パネル別にゲート信号の遅延値を測定してその遅延値分だけ遅延された画素電圧信号をデータラインに供給する。それにより、液晶表示パネルの動作環境、例えば温度が変化してもその環境に対応するゲート信号の遅延値を測定することができるので信頼性が向上するという効果がある。
【００１２】
また、検査工程でゲート信号の遅延量を固定値で入力した従来とは異なり液晶表示パネル動作中にゲート信号の遅延量を実時間で計算して画素電圧信号を自動に補正するので従来に比べて生産性及び効率が向上するという効果がある。
【００１３】
また、ゲート信号の遅延量を入力していた従来の検査工程が不必要であるので生産性及び効率が向上するという効果がある。
【発明を実施するための最良の形態】
【００１４】
次に、本発明に係る液晶表示装置及びその駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１５】
図３は本発明による液晶表示装置を示すブロック図である。
図３を参照すると、本発明による液晶表示装置はタイミング制御部１１６と、信号変換部１１８と、ゲート駆動部１１２及びデータ駆動部１１４が内蔵された液晶表示パネル１１０と、遅延制御部１２０と、画素電圧信号発生部１２２と、を具備する。
【００１６】
タイミング制御部１１６は、システム本体（図示せず）のグラフィック制御部から入力されるデジタルビデオデータ（ＲＧＢ）を再整列して画素電圧信号発生部１２２に供給する。
また、タイミング制御部１１６は、垂直同期信号、水平同期信号及びメインクロック信号などを用いてデータ駆動部１１４に供給するデータ制御信号ＤＣＳ及び信号変換部１１８に供給するゲート制御信号ＧＣＳを生成する。
【００１７】
データ制御信号ＤＣＳにはデータラインＤＬにアナログ画素電圧信号を印加することを命令する水平開始信号ＳＴＨ及び極性信号ＰＯＬなどが含まれる。
ゲート制御信号ＧＣＳには一番目のゲートラインＧＬの選択のための開始信号ＳＴＶと、次のゲートラインＧＬの選択のためのゲート選択信号ＣＰＶと、ゲート駆動部１１２の出力を制御する出力イネーブル信号ＯＥなどが含まれる。
【００１８】
信号変換部１１８は、タイミング制御部１１６から供給されるゲート制御信号ＧＣＳを用いて互いに反転した位相を有する第１及び第２パワークロック信号ＣＫＶ、ＣＫＶＢを生成してゲート駆動部１１２に供給する。
【００１９】
遅延制御部１２０はパワークロック信号の遅延量を測定して測定された遅延量に対応する遅延制御信号ＤＥＣＳを画素電圧信号発生部１２２に供給する。それのために、遅延制御部１２０はゲート信号とパワークロック信号とを比較してパワークロック信号の遅延量を測定する。
【００２０】
具体的には、遅延制御部１２０は、信号変換部１１８から第１及び第２パワークロック信号ＣＫＶ、ＣＫＶＢが入力される時点からゲート駆動部１１２から生成されたゲート信号がフィードバックされ入力される時点までカウンタする。または、図４に示すように別途のクロック発生部１５０から入力される別途のクロック信号ＣＬＫまたはタイミング制御部１１６に入力されるメインクロック信号を図５に示すように第１及び第２パワークロック信号が入力された後ゲート駆動部１１２からゲート信号がフィードバックされ入力される時点「ｔ」までカウンタする。カウンタされた値を用いて遅延制御部１２０はデジタルまたはアナログ形態の遅延制御信号ＤＥＣＳを生成する。
【００２１】
画素電圧信号発生部１２２は、集積回路形態に形成される。このような画素電圧信号発生部１２２はタイミング制御部１１６からのデータ制御信号ＤＣＳに応答してデジタル画素データＲ、Ｇ、Ｂをグレー値に対応するアナログ画素電圧信号ＶＲ、ＶＧ、ＶＢに変換しそのアナログ画素電圧信号ＶＲ、ＶＧ、ＶＢをデータラインＤＬ１〜ＤＬｍに供給する。この際、画素電圧信号ＶＲ、ＶＧ、ＶＢは遅延制御信号ＤＥＣＳに応答して所定時間だけ遅延された後、データラインＤＬ１〜ＤＬｍに供給する。
【００２２】
液晶表示パネル１１０は、図６に示すブロック順次駆動方式または図７に示す点順次駆動方式で駆動される。
【００２３】
図６を参照すると、液晶表示パネル１１０は、画像表示部１３０と、画像表示部１３０のデータラインＤＬｉ１〜ＤＬ（ｉ＋１）ｋをブロック順次に駆動するためのデータ駆動部１１４と、画像表示部のゲートラインＧＬ１〜ＧＬｎを駆動するためのゲート駆動部１１２と、を具備する。
【００２４】
画像表示部１３０はゲートラインＧＬ１〜ＧＬｎとデータラインＤＬ１１〜ＤＬｍｋ（ｍ＞ｋ）の交差で定義されたサブ画素領域に形成された液晶セルと、液晶セルＣｌｃを独立的に駆動するための薄膜トランジスタＴＦＴを具備する（図３参照）。ゲートラインＧＬ１〜ＧＬｎは液晶表示パネル１１０に内蔵されたゲート駆動部１１２によって順次駆動される。データラインＤＬ１１〜ＤＬｍｋはゲートラインＧＬ１〜ＧＬｎが駆動される各水平期間で画素ブロックＰＢｉ、ＰＢｉ＋１と順次に駆動され画素電圧信号発生部１２２を通じて供給された画素電圧信号を充電する。薄膜トランジスタＴＦＴはゲートラインＧＬ１〜ＧＬｎのゲート信号に応答して画素ブロックＰＢｉ、ＰＢｉ＋１内のデータラインＤＬ１１〜ＤＬｍｋに順次に供給された画素電圧信号を液晶セルに充電して保持する。
【００２５】
データ駆動部１１４は、各画素ブロックに供給されるｋ個の画素電圧信号ＶＲ１、ＶＧ１、ＶＢ１、．．．、ＶＢｋを供給するｋ個のバスラインＢＬ１〜ＢＬｋを具備する。そして、データ駆動部１１４は、各画素ブロックの順次駆動のためのシフトレジスタＳＲｉ、ＳＲｉ＋１とサンプリング部ＳＢｉ、ＳＢｉ＋１を具備する。
【００２６】
具体的には、データ駆動部１１４の第ｉ番目、第ｉ＋１番目シフトレジスタＳＲｉ、ＳＲｉ＋１は順次にサンプリング制御信号を供給する。第ｉ番目サンプリング部ＳＢｉに構成されたｋ個のサンプリングスイッチＳＷ１〜ＳＷｋは第ｉ番目シフトレジスタＳＲｉのサンプリング制御信号に応答して同時にターンオンされる。それにより、第１〜第ｋサンプリングスイッチＳＷ１〜ＳＷｋはｋ個のバスラインＢＬ１〜ＢＬｋから供給された画素電圧信号ＶＲ１、ＶＧ１、ＶＢ１、．．．、ＶＢｋそれぞれをサンプリングして第ｉ番目画素ブロックＰＢｉのｋ個のデータラインＤＬｉ１〜ＤＬｉｋそれぞれに供給する。この際、データラインＤＬｉ１〜ＤＬｉｋには遅延制御信号ＤＥＣＳに応答してゲート信号の遅延量分だけ遅延された画素電圧信号ＶＲ，ＶＧ、ＶＢが供給される。
【００２７】
図７を参照すると、液晶表示パネルは、画像表示部１３０、画像表示部１３０のデータラインを点順次に駆動するためのデータ駆動部１１４、及び画像表示部１３０のゲートラインＧＬ１〜ＧＬｎを駆動するためのゲート駆動部１１２を具備する。
【００２８】
画像表示部１３０は、ゲートラインＧＬ１〜ＧＬｎとデータラインＤＬ１〜ＤＬｍの交差で定義されたサブ画素領域に形成された液晶セルＣｌｃ、及び液晶セルＣｌｃを独立的に駆動するための薄膜トランジスタＴＦＴを具備する（図３参照）。ゲートラインは液晶パネルに内蔵されたゲート駆動部１１２によって順次駆動される。データラインはゲートラインが駆動される各水平期間で点順次に駆動され画素電圧信号発生部１２２を通じて供給された画素電圧信号が液晶セルに充電されるようにする。薄膜トランジスタＴＦＴはゲートラインＧＬ１〜ＧＬｎのスキャン信号に応答して点順次にデータラインＤＬ１１〜ＤＬｍｋに供給された画素電圧信号を液晶セルＣｌｃに充電して保持されるようになる。
【００２９】
データ駆動部１１４は各データラインＤＬに供給される画素電圧信号を供給するバスラインＢＬを具備する。そして、データ駆動部１１４はデータラインＤＬを点順次に駆動するためのシフトレジスタＳＲ１〜ＳＲｍとサンプリング部ＳＢを具備する。
【００３０】
具体的には、データ駆動部１１４の第１〜第ｍ番目シフトレジスタは順次にサンプリング制御信号を供給する。第１〜第ｍサンプリングスイッチＳＷ１〜ＳＷｍは該当シフトレジスタＳＲ１〜ＳＲｍのサンプリング制御信号に応答して順次にターンオンされる。それにより、第１〜第ｍサンプリングスイッチはバスラインＢＬから供給された画素電圧信号を順次にサンプリングして第１〜第ｍデータラインＤＬ１〜ＤＬｍに順次に供給される。このように、各水平期間の間、第１〜第ｍデータラインＤＬ１〜ＤＬｍに順次に画素電圧信号が供給される。この際、データラインＤＬ１〜ＤＬｍには遅延制御信号ＤＥＣＳに応答してゲート信号の遅延量分だけ遅延された画素電圧信号が供給される。
【００３１】
図６及び図７に示したゲート駆動部１１２はポリシリコンまたはアモルファスシリコン型薄膜トランジスタを用いて液晶表示パネル１１０上に形成される。このようなゲート駆動部１１２は、図８及び図９に示すようなゲート信号をゲートラインに順次に供給するための第１〜第ｎシフトレジスタＳＲ１〜ＳＲｎを具備する。
【００３２】
このような第１〜第ｎシフトレジスタＳＲ１〜ＳＲｎは互いに反転した位相を有する第１パワークロック信号及び第２パワークロック信号のうちいずれか一つの印加を受け、ゲート信号をゲートラインに順次に供給する。また、第１〜第ｎシフトレジスタのうち少なくともいずれか一つは遅延制御部１２０にゲート信号を供給して遅延制御部１２０でゲート信号の遅延量をカウントできるようにする。特に、図９に示すように各ゲートラインに供給されるゲート信号の遅延量をカウントできるように第１〜第ｎシフトレジスタそれぞれの出力端と遅延制御部１２０が接続されるのが好ましい。
【００３３】
このように、本発明による液晶表示装置は各液晶表示パネル別にゲート信号の遅延値を測定してその遅延値分だけ遅延された画素電圧信号をデータラインに供給する。それにより、本発明による液晶表示装置は液晶表示パネルの動作環境、例えば温度が変化されてもその環境に対応されるゲート信号の遅延値を測定することができるので信頼性が向上される。
【００３４】
また、本発明による液晶表示装置は検査工程でゲート信号の遅延量を固定値で入力した従来とは異なり液晶表示パネル動作中にゲート信号の遅延量を実時間で計算して画素電圧信号を自動に補正するので従来に比べて生産性及び効率が向上される。
【００３５】
また、本発明による液晶表示装置はゲート信号の遅延量を入力していた従来の検査工程が不必要であるので生産性及び効率が向上される。
【００３６】
図１０は、本発明による液晶表示装置の駆動方法を説明するための波形図である。
【００３７】
図１０に示すように互いに反転した位相を有する第１及び第２パワークロック信号ＣＫＶ、ＣＫＶＢがゲート駆動部に供給される。ゲート駆動部は第１及び第２パワークロック信号ＣＫＶ、ＣＫＶＢを用いてゲートラインＧＬに順次にゲート信号ＧＰを供給する。この際、ゲート信号ＧＰはパネルの負荷に影響を受けて所定時間「ｔ」だけ遅延されてゲートラインＧＬに供給される。このような遅延量「ｔ」を遅延制御部で測定して測定された遅延値に該当する遅延制御信号を画素電圧信号発生部に供給する。画素電圧信号発生部は遅延制御信号に応答してゲート信号の遅延値に対応するように画素電圧信号を「ｔ」だけ遅延させてデータラインＤＬに供給する。
【００３８】
また、本発明による液晶表示装置及びその駆動方法は液晶表示パネル駆動の前に液晶表示パネル別にゲート信号の遅延値を測定するか、液晶表示パネル駆動の際、液晶表示パネル別にゲート信号の遅延値を測定することができる。
【００３９】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４０】
【図１】従来の液晶表示装置のゲートライン及びデータラインそれぞれに供給されるゲート信号及び画素電圧信号を示す波形図である。
【図２】従来の液晶表示パネルに発生するゴースト不良を説明するための図面である。
【図３】本発明による液晶表示装置を示すブロック図である。
【図４】図３に示す遅延制御部で遅延制御信号を生成するための他の例を示すブロック図である。
【図５】図４に示すクロック発生部を用いた遅延制御部の動作過程を説明するための波形面である。
【図６】本発明による液晶表示パネルのブロック順次駆動方式を示すブロック図である。
【図７】本発明による液晶表示パネルの点順次駆動方式を示すブロック図である。
【図８】図３に示すゲート駆動部が具備するシフトレジスタの１例を示すブロック図である。
【図９】図３に示すゲート駆動部が具備するシフトレジスタの他の例を示すブロック図である。
【図１０】本発明による液晶表示装置の駆動方法を説明するための波形図である。
【符号の説明】
【００４１】
１１０      液晶表示パネル
１１２      ゲート駆動部
１１４      データ駆動部
１１６      タイミング制御部
１１８      信号変換部
１２０      遅延制御部
１２２      画素電圧信号発生部
１３０      画像表示部
１５０      クロック発生部
【図１】
2007171964.tif 000003
【図２】
2007171964.tif 000004
【図３】
2007171964.tif 000005
【図４】
2007171964.tif 000006
【図５】
2007171964.tif 000007
【図６】
2007171964.tif 000008
【図７】
2007171964.tif 000009
【図８】
2007171964.tif 000010
【図９】
2007171964.tif 000011
【図１０】
2007171964.tif 000012