(57)【要約】【課題】単結晶シリコン層の製造方法、及びこれを利用した薄膜トランジスタ（ＴＦＴ）の製造方法を提供する。【解決手段】基板上にシリコン窒化物層を形成する段階と；前記シリコン窒化物層上に絶縁層を形成する段階と；前記絶縁層中にホールを形成する段階と；選択的堆積過程により、前記ホール内の前記シリコン窒化物層の露出部上に第１シリコン層を堆積する段階と；前記絶縁層と前記ホール内に形成される第１シリコン層との上に第２シリコン層を堆積する段階と；前記第２シリコン層を熱処理により結晶化して単結晶シリコン層とする段階と、を含むことを特徴とする単結晶シリコン層の形成方法である。前記方法により、高品質の単結晶シリコン層を得ることが可能となる。【選択図】図３Ａ
2007067399.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコン窒化物層を形成する段階と；
前記シリコン窒化物層上に絶縁層を形成する段階と；
前記絶縁層中にホールを形成する段階と；
選択的堆積過程により、前記ホール内の前記シリコン窒化物層の露出部上に第１シリコン層を堆積する段階と；
前記絶縁層と前記ホール内に形成される前記第１シリコン層との上に第２シリコン層を堆積する段階と；
前記第２シリコン層を熱処理により結晶化して単結晶シリコン層とする段階と、
を含むことを特徴とする単結晶シリコン層の形成方法。
【請求項２】
前記基板は、プラスチック基板またはガラス基板であることを特徴とする請求項１に記載の単結晶シリコン層の形成方法。
【請求項３】
前記段階は、５５０℃以下の温度で実行されることを特徴とする請求項１または２に記載の単結晶シリコン層の形成方法。
【請求項４】
前記絶縁層は、ＳｉＯ２から形成されることを特徴とする、請求項１〜３のいずれか１項に記載の単結晶シリコン層の形成方法。
【請求項５】
前記第１シリコン層及び第２シリコン層は、連続的に形成されることを特徴とする、請求項１〜４のいずれか１項に記載の単結晶シリコン層の形成方法。
【請求項６】
前記第１シリコン層は、高真空化学気相成長（ＨＶＣＶＤ）法または低圧化学気相成長（ＬＰＣＶＤ）法により形成されることを特徴とする請求項１〜５のいずれか１項に記載の単結晶シリコン層の形成方法。
【請求項７】
前記第２シリコン層は、非晶質シリコンから形成され、１００ｎｍ以下の厚さを有することを特徴とする請求項１〜６のいずれか１項に記載の単結晶シリコン層の形成方法。
【請求項８】
請求項１〜７のいずれか１項に記載の単結晶シリコン層の形成方法より得られる前記単結晶シリコン層を、活性層として用いることを特徴とする、単結晶シリコン薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（ＴＦＴ）に係り、より詳しくは単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタ（ＴＦＴ）の製造方法に係る。
【背景技術】
【０００２】
多結晶シリコン（ｐｏｌｙ−Ｓｉ）は、非晶質シリコン（ａ−Ｓｉ）に比べて高い移動度を有するために、フラットパネルディスプレイのみならず、太陽電池など多様な電子素子に適用されている。しかしながら、かかる多結晶シリコンは単結晶シリコンと比べると、移動度及び均質性の点で劣っている。
【０００３】
特に、単結晶シリコンは、システムがディスプレイパネル上に配置されるＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐａｎｅｌ）構造に非常に有用である。単結晶シリコンの移動度は、
３００ｃｍ２／Ｖｓ以上である。かかる高移動度を有する単結晶シリコンを用いることで、ディスプレイ素子用の高品質なスイッチング素子を形成することができる。
【０００４】
しかし、単結晶シリコンの形成にあたっては、温度制限がかかってしまう。言い換えると、単結晶シリコンを製造するにあたり、例えばガラスやプラスチックなどのベース基板が耐えられる温度よりも高い温度で工程を実行することはできない。
【０００５】
「スマートカット工程」と呼ばれるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウエハーの形成工程は、約１，０００℃にまで達する高温のアニーリング工程を含む。前記の方法では、所定の厚さのベアウエハー（ｂａｒｅ  ｗａｆｅｒ）を熱処理して酸化する工程、水素イオン（Ｈ＋）をウエハー表面下に注入して境界層を形成する工程、ウエハーを別の基板に接着してから前記境界層を分離し、前記基板上に所定の厚さのシリコン層を残す工程、そして高温アニーリング工程を行う。
【０００６】
かかる工程において、熱酸化工程は９００℃以上、アニーリング工程は最高１，１００℃の温度で行われる。かかる高温の工程は、前記基板に大きなダメージを与える可能性がある。従って、従来のＳＯＩウエハー形成方法の高温工程は、前記基板の材料を制限し、前記基板の選択される材料にさえ熱的衝撃を与えることにより、シリコンから得られる素子の性能に悪影響を及ぼす。
【０００７】
基板上に直接単結晶を形成する他の方法として、いわゆる「位置制御された結晶シリコンの形成方法」が開示されており、所望の位置上に単結晶シリコンを形成することを目的としている（非特許文献１参照）。
【０００８】
この方法は、図１に図示されたように、ガラス基板（またはプラスチック基板）１に所定パターンのホール２ａを有する絶縁層２を形成した後、前記ホール２ａ内にシリコンシード層を形成する。しかし、かかる従来の方法により得られたシリコン層３の表面は、前記ホール２ａ近辺では平滑でないという欠点を有する。このように、前記シリコン層３が平坦でない表面を有するため、結晶性の高い単結晶シリコンを得ることが難しい。
【非特許文献１】Ｐａｕｌ  Ｃｈ．ｖａｎ  ｄｅｒ  Ｗｉｌｔ  ｅｔ  ａｌ．，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ７２（１２），ｐ．１８１９，２００１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、結晶性の高い単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタ（ＴＦＴ）の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態による単結晶シリコン層の形成方法は、基板上にシリコン窒化物層を形成する段階と；前記シリコン窒化物層上に絶縁層を形成する段階と；前記絶縁層中にホールを形成する段階と；選択的堆積過程（Ｓｅｌｅｃｔｉｖｅ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ）により、前記ホール内の前記シリコン窒化物層の露出部上に第１シリコン層を堆積する段階と；前記絶縁層と前記ホール内に形成される第１シリコン層との上に第２シリコン層を堆積する段階と；前記第２シリコン層を熱処理により結晶化して単結晶シリコン層とする段階と、を含む。
【００１１】
本発明の好ましい実施形態によれば、前記基板は、プラスチック基板またはガラス基板である。
【００１２】
本発明の好ましい実施形態によれば、前記段階は５５０℃以下の温度で実行される。
【００１３】
本発明の好ましい実施形態によれば、前記絶縁層は、ＳｉＯ２から形成される。
【００１４】
本発明の好ましい実施形態によれば、前記第１シリコン層及び第２シリコン層は、連続的に形成される。
【００１５】
本発明の好ましい実施形態によれば、前記第１シリコン層は、高真空化学気相成長（ＨＶＣＶＤ）法または低圧化学気相成長（ＬＰＣＶＤ）法により形成される。
【００１６】
本発明の好ましい実施形態によれば、前記第２シリコン層は、非晶質シリコンから形成されて１００ｎｍ以下の厚さを有する。
【００１７】
また、本発明の他の実施形態による単結晶シリコンＴＦＴの製造方法は、前記に記載の単結晶シリコン層の形成方法より得られる前記単結晶シリコン層を、活性層として用いる。
【発明の効果】
【００１８】
本発明によれば、高品質の単結晶シリコン層を容易に得ることができる。特に、従来の方法に比べ、より優れた表面平滑性や結晶性を有する単結晶シリコン層の形成が可能となる。また、本発明を、単結晶シリコンを用いるＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）半導体素子及びＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐｌａｓｔｉｃ）半導体素子に適用することもできる。従って、本発明により、優れた再現性及び構成要素間に性能差の少ない高性能ＴＦＴの製造が可能となる。
【発明を実施するための最良の形態】
【００１９】
本発明による単結晶シリコン層の形成方法は、基板上にシリコン窒化物層を形成する段階と；前記シリコン窒化物層上に絶縁層を形成する段階と；前記絶縁層中にホールを形成する段階と；選択的堆積過程（Ｓｅｌｅｃｔｉｖｅ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓ）により、前記ホール内の前記シリコン窒化物層の露出部上に第１シリコン層を堆積する段階と；前記絶縁層と前記ホール内に形成される第１シリコン層との上に第２シリコン層を堆積する段階と；前記第２シリコン層を熱処理により結晶化して単結晶シリコン層とする段階と、を含む。
【００２０】
以下、添付された図面を参照しつつ、本発明の好ましい実施形態について詳細に説明する。なお、本発明の製造方法における全ての段階については、特別に言及しない限り、５５０℃以下の工程温度で実行されうる。５５０℃を超える高温工程の場合、基板の変形等の熱的衝撃の問題が発生する恐れがある。好ましくは室温〜５５０℃の工程温度で実行されうる。
【００２１】
図２Ａに示すように、基板１０上に、化学気相成長法（ＣＶＤ法、またはＣｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法とも言う）を用いて、シリコン窒化物（ＳｉＮ）薄膜層２０を形成する。前記基板は、ガラスまたはプラスチックであることが好ましい。
【００２２】
図２Ｂに示すように、前記ＳｉＮ薄膜層２０上に、絶縁層３０を形成する。絶縁層に用いられる材料は、絶縁機能を果たすものであれば特に制限されることはないが、好ましくはＳｉＯ２である。従って図２Ｂ〜図２ＦではＳｉＯ２を採用している。ここで、前記ＳｉＮ薄膜層２０は、前記絶縁層３０に比べてより低いシリコン堆積率を示す。前記ＳｉＮ薄膜層２０及び前記絶縁層３０は、好ましくは５５０℃以下、より好ましくは５００℃以下の工程温度で、ＣＶＤ法により形成される。
【００２３】
図２Ｃに示すように、前記絶縁層３０をパターニングしてホール３０ａを形成する。前記ホールのサイズは、好ましくは０．１〜５．０μｍが可能である。ホール３０ａの存在により、前記ＳｉＮ薄膜２０の一部が露出する。実際には多数の前記ホール３０ａが前記絶縁層３０内に整列して存在するが、図２Ｃには唯１つのホール３０ａだけを示している。
【００２４】
図２Ｄに示すように、高真空化学気相成長法（ＨＶＣＶＤ法、またはＨｉｇｈ  Ｖａｃｕｕｍ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法とも言う）または低圧化学気相成長法（ＬＰＣＶＤ法、またはＬｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法とも言う）などの選択的堆積過程により、前記ホール３０ａの内部に第１シリコン層４０を形成する。前記工程では、前記ホール３０ａ内の前記ＳｉＮ薄膜層２０の露出部上だけでなく、前記絶縁層３０上にも、前記第１シリコン層４０を形成することが可能である。しかし、前記第１シリコン層４０を、まず前記ＳｉＮ薄膜層２０の露出部上に堆積し、所定の時間が経過した後に前記絶縁層３０上に堆積するため、堆積時間を適切に調節することにより、前記ホール３０ａ内にだけ前記第１シリコン層４０を選択的に堆積できる。前記絶縁層３０が前記第１シリコン層４０と共に１つの平面を形成するように、前記ホール３０ａを前記第１シリコン層４０で完全に埋め込む。かかる平面を得るためには、前記第１シリコン層４０の堆積時間、前記絶縁層３０の厚さ、及び前記ホール３０ａのサイズを適切に調節することが好ましい。
【００２５】
図２Ｅに示すように、前記絶縁層３０と前記第１シリコン層４０との上に、スパッタリング法などの物理的気相成長法（ＰＶＤ法、またはＰｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法とも言う）により、第２シリコン層５０を形成する。この場合、前記第２シリコン層５０を、非晶質シリコン（ａ−Ｓｉ）を用いて１００ｎｍ以下、例えば、約５０ｎｍの厚さに形成する。その際、前記第１シリコン層及び第２シリコン層は、連続的に形成されることが好ましい。すなわち、前記第１シリコン層を種層として、その上に引き続き前記第２シリコン層が形成されうる。
【００２６】
図２Ｆに示すように、前記第２シリコン層５０をエキシマレーザーアニーリング法（ＥＬＡ法）などにより熱処理し、単結晶シリコン（ｘ−Ｓｉ）層へと結晶化させる（以下、参照番号５０はｘ−Ｓｉ層を示す）。前記ｘ−Ｓｉの結晶は、前記ホール３０ａ内に形成された前記第１シリコン層４０から放射状横方向に成長する。この場合に得られるのは完全なｘ−Ｓｉ結晶ではなく、単結晶様のシリコン結晶であり、しかも前記単結晶様シリコン結晶は境界を有し、前記ホール３０ａの中心とは所定の距離だけ間隔を置いている。
【００２７】
以上のような方法によれば、位置制御された単結晶シリコンの形成方法によっても、表面全体が平坦であり、かつ結晶性にすぐれるｘ−Ｓｉ層５０を得ることができる。前述のｘ−Ｓｉ層５０を利用した公知の技術により、多様な形態のトランジスタを製造することができる。
【００２８】
以下に、前述のｘ−Ｓｉ層５０を用いて形成される２つのタイプの単結晶シリコンＴＦＴについて、図３Ａ及び図３Ｂを参照しながら簡潔に説明する。
【００２９】
図３Ａ及び図３Ｂに示すように、前述の方法により形成されるｘ−Ｓｉ層５０から活性層が得られる。前記活性層はトランジスタのチャンネル、並びにその両側にドーピングされたソース及びドレインを含む。前記ｘ−Ｓｉ層５０の中心部に対応するチャンネルの上に、ゲート絶縁層６０及びゲート７０を形成し、それらを層間絶縁膜（ＩＬＤ）層８０が覆う。前記ＩＬＤ層８０には、前記ソースとドレインとに対応するコンタクトホールが配置され、ソース電極９０ａ及びドレイン電極９０ｂがそれぞれ前記コンタクトホールを通って前記ソース及びドレインにつながっている。
【００３０】
図３Ａに図示されたトランジスタと図３Ｂに図示されたトランジスタとの違いは、前述の工程で前記第１シリコン層４０の形成に用いられる前記ホール３０ａの位置である。図３Ａに図示されたトランジスタは、結晶性が最も高い前記ホール３０ａを含まない前記ｘ−Ｓｉ層５０の一部をチャンネルとして使用するが、図３Ｂに図示されたトランジスタは、中心に前記ホール３０ａを有する前記ｘ−Ｓｉ層５０の一部をチャンネルとして使用する。
【００３１】
以下、本発明によるＴＦＴの製造方法の一例として、図４Ａ〜図４Ｈを参照しながら図３Ａに図示された単結晶シリコンＴＦＴの製造方法を説明する。なお、ｘ−Ｓｉ層をＥＬＡ法により得る段階までは、図２Ａ〜図２Ｆで示してきた方法、条件と同一である。
【００３２】
まず、前述の方法を介して得られる単結晶シリコン層は、前記ｘ−Ｓｉ層がＴＦＴの製造に用いられる前に、研磨装置を用いて、所定の厚さ及び平滑面を有するように任意に研磨される。図４Ａ〜図４Ｈは、前記ホール３０ａの片側（詳しくは、図面に示されるホール３０ａの右側）を利用してＴＦＴを製造する方法を示す。説明を明確にするために、ホール３０ａの左側にはｘ−Ｓｉ層の一部を図示していない（特に図４Ｄ）。しかし、設計により、前記ホール３０ａの両側にあるそれぞれの前記ｘ−Ｓｉ層の一部を利用して別個のトランジスタを製造することが可能である。本実施形態では、前記ｘ−Ｓｉ層の片側にのみトランジスタを製造することについて説明する。
【００３３】
まず、図４Ａに示すように、前述のｘ−Ｓｉ層５０を活性層として利用するＴＦＴを製造するために、まず、前記ｘ−Ｓｉ層５０上に、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）−ＣＶＤ法（誘導結合型プラズマ化学気相成長法）、ＰＥ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ）−ＣＶＤ法（プラズマ化学気相成長法）、スパッタリング法などを用いて、ゲート絶縁層６０を約１，０００Åの厚さに形成する。絶縁層に用いられる材料は、絶縁機能を果たすものであれば特に制限されることはないが、好ましくはＳｉＯ２である。従って、図４Ａ〜図４ＨではＳｉＯ２を採用している。
【００３４】
前記基板１０がプラスチック基板である場合、前記ゲート絶縁層６０の形成中に熱により変形する場合があるので、前記ゲート絶縁層６０のアニーリング温度は適切に調節せねばならない。従って、熱による前記基板１０の変形を抑制するために、本発明のＴＦＴの製造は好ましくは５５０℃、より好ましくは５００℃以下の温度でなされる。
【００３５】
図４Ｂに示すように、前記ゲート絶縁層６０上にゲート７０を形成する。前記ゲート７０の材料は金属原子から選択され、以下に制限されることはないが、例えばＡｌ、ＡｌＮ、Ｗ、Ｍｏなどが可能である。なお、図４Ａ〜図４ＨではＡｌを採用している。ここで、前記ゲート絶縁層６０及び前記ゲート７０は、まだ所定の機能に適した形態を有していないため、続く工程で適切にパターニングされる。
【００３６】
図４Ｃに示すように、第１マスクＭ１を用いた乾式エッチング法により、前記ゲート７０と前記ゲート絶縁層６０とをエッチングする。前記第１マスクＭ１は、所望の形状に対応するパターンを有する。かかるパターンにより、前記ゲート７０及び前記ゲート絶縁層６０も前記第１マスクＭ１と同じ形状にパターニングされる。これにより、前記ｘ−Ｓｉ層５０の前記ゲート７０に覆われていない部分は露出する。
【００３７】
図４Ｄに示すように、前記ｘ−Ｓｉ層５０の露出部を導電性イオンによるイオンシャワーで処理し、引き続き３０８ｎｍのＸｅＣｌエキシマーレーザ装置を用いて活性化する。
【００３８】
図４Ｅに示すように、第２マスクＭ２を用いた乾式エッチング法により、前記ｘ−Ｓｉ層５０の露出部をエッチングし、所望の活性層を形成する。一方、前記ｘ−Ｓｉ層５０の前記ゲート７０で覆われている部分は、ｘ−Ｓｉが何らドーピングされていない状態のまま存在し、以後チャンネルとしての機能を果たす。活性層の前記ゲート７０に覆われていない部分は、導電性イオンでドーピングされ、それぞれソースとドレインとに該当する。
【００３９】
図４Ｆに示すように、ＩＣＰ−ＣＶＤ法、ＰＥ−ＣＶＤ法、スパッタリング法などにより、前記積層物の表面上全体にＳｉＯ２を用いてＩＬＤ層８０を約３，０００Åの厚さに形成する。
【００４０】
図４Ｇに示すように、第３マスクＭ３（図示せず）を利用し、前記ＳｉＯ２のＩＬＤ８０内にソースコンタクトホール８０ａ及びドレインコンタクトホール８０ｂを形成する。
【００４１】
図４Ｈに示すように、前記ソースコンタクトホール８０ａ及びドレインコンタクトホール８０ｂ上に、それぞれソース電極９０ａ及びドレイン電極９０ｂを形成し、所望のＴＦＴを得る。
【００４２】
以上で説明したＴＦＴの製造方法は、本発明によって形成されるｘ−Ｓｉ層を利用してＴＦＴを製造する一例であって、多様な変更が可能である。
【００４３】
本発明によれば、高品質の単結晶シリコン層を容易に得ることができる。特に、従来の方法に比べ、より優れた表面平滑性や結晶性を有する単結晶シリコン層の形成が可能となる。また、本発明を、単結晶シリコンを用いるＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）半導体素子及びＳＯＰ（Ｓｙｓｔｅｍ  Ｏｎ  Ｐｌａｓｔｉｃ）半導体素子に適用することもできる。従って、本発明により、優れた再現性及び構成要素間に性能差の少ない高性能ＴＦＴの製造が可能となる。
【００４４】
更に、本発明による単結晶シリコン層の製造方法を、ＴＦＴのみならず、太陽電池など、シリコンを用いる他の素子にも適用することが可能である。
【００４５】
本発明については、いくつかの実施形態を挙げて図を用いつつ説明してきたが、本発明は特許請求の範囲によって定義されるものであり、本発明の目的と範囲を逸脱しない限り多様な変更を加えることが可能であり、このことは本分野の当業者には理解されうることである。
【産業上の利用可能性】
【００４６】
本発明の単結晶シリコン層の製造方法及びこれを利用したＴＦＴの製造方法は、ＴＦＴのみならず、シリコンを利用する技術分野、例えば太陽電池関連にも効果的に適用可能である。
【図面の簡単な説明】
【００４７】
【図１】従来の方法によって形成されたシリコン層の積層構造を示す断面図である。
【図２Ａ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図２Ｂ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図２Ｃ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図２Ｄ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図２Ｅ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図２Ｆ】本発明の一実施形態による単結晶シリコン層の形成方法を示す断面図である。
【図３Ａ】本発明の実施形態により製造された、別の構造を伴う単結晶シリコン薄膜トランジスタ（ＴＦＴ）の断面図である。
【図３Ｂ】本発明の実施形態により製造された、別の構造を伴う単結晶シリコン薄膜トランジスタ（ＴＦＴ）の断面図である。
【図４Ａ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｂ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｃ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｄ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｅ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｆ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｇ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【図４Ｈ】本発明の一実施形態による単結晶シリコンＴＦＴの製造工程を示す断面図である。
【符号の説明】
【００４８】
１、１０    ガラスまたはプラスチックの基板
２    絶縁層
２ａ、３０ａ    ホール
３    シリコン層
２０    ＳｉＮ薄膜層
３０    ＳｉＯ２絶縁層
４０    第１シリコン層
５０    第２シリコン層
６０    ゲート絶縁層
７０    ゲート
８０    ＩＬＤ層
８０ａ    ソースコンタクトホール
８０ｂ    ドレインコンタクトホール
９０ａ    ソース電極
９０ｂ    ドレイン電極
Ｍ１    第１マスク
Ｍ２    第２マスク
【図１】
2007067399.tif 000003
【図２Ａ】
2007067399.tif 000004
【図２Ｂ】
2007067399.tif 000005
【図２Ｃ】
2007067399.tif 000006
【図２Ｄ】
2007067399.tif 000007
【図２Ｅ】
2007067399.tif 000008
【図２Ｆ】
2007067399.tif 000009
【図３Ａ】
2007067399.tif 000010
【図３Ｂ】
2007067399.tif 000011
【図４Ａ】
2007067399.tif 000012
【図４Ｂ】
2007067399.tif 000013
【図４Ｃ】
2007067399.tif 000014
【図４Ｄ】
2007067399.tif 000015
【図４Ｅ】
2007067399.tif 000016
【図４Ｆ】
2007067399.tif 000017
【図４Ｇ】
2007067399.tif 000018
【図４Ｈ】
2007067399.tif 000019